

RX ファミリ

MTU3/GPTW を用いた同期動作

要旨

本アプリケーションノートでは、MTU3d および GPTW を用いて 同期動作（スタート、ストップ、クリア（リスタート））を行う方法について説明します。

RX66T グループには、マルチファンクションタイマパルスユニット 3（MTU3d）と汎用 PWM タイマ（GPTW）が内蔵されています。

本アプリケーションノートは、MTU3 および GPTW を搭載する RX ファミリデバイスが対象です。本アプリケーションノートを RX66T 以外のマイコンに適用する場合は、対象マイコンの仕様にあわせて変更し、十分評価してください。

対象デバイス

MTU3 および GPTW を搭載する RX ファミリデバイス

動作確認デバイス

RX66T グループ

以下、マルチファンクションタイマパルスユニット 3 を MTU と記述します。

目次

1. MTU と GPTW の仕様	5
1.1 同期動作の違い	6
2. 動作確認条件	8
3. MTU サンプルコード	9
3.1 共通	9
3.1.1 サンプルコード一覧	9
3.1.2 フォルダ構成	10
3.1.3 ファイル構成	11
3.1.4 コンポーネントの追加	12
3.1.5 端子設定	13
3.1.6 割り込み設定	14
3.2 PWM モード 2 の 12 相の PWM 出力	15
3.2.1 概要	15
3.2.2 動作詳細	18
3.2.3 スマート・コンフィグレータ設定	19
3.2.4 フローチャート	22
3.2.5 注意事項	23
3.2.5.1 複数チャネルのカウントスタート	23
3.2.5.2 オーバフロー／アンダフローとカウンタクリアの競合	23
3.3 コンペアマッチを使用したチャネル間の同期クリア	24
3.3.1 概要	24
3.3.2 動作詳細	26
3.3.3 スマート・コンフィグレータ設定	27
3.3.4 フローチャート	29
3.3.5 注意事項	30
3.3.5.1 複数チャネルのカウントスタート	30
3.3.5.2 同期動作のグループ	30
3.3.5.3 オーバフロー／アンダフローとカウンタクリアの競合	30
3.4 5 相の相補 PWM 出力	31
3.4.1 概要	31
3.4.2 動作詳細	33
3.4.3 スマート・コンフィグレータ設定	34
3.4.4 フローチャート	39
3.4.5 関連動作	41
3.4.5.1 同期動作中の停止	41
3.4.6 注意事項	41
3.4.6.1 複数チャネルのカウントスタート	41
3.4.6.2 相補 PWM モードでのカウント動作停止時のカウンタ値	41
3.4.6.3 相補 PWM モード同期クリアする時の異常動作防止の注意事項	41
3.4.6.4 バッファレジスタ更新時の注意事項	41
3.5 割り込みによる MTU6、MTU7 のカウンタ同期クリア	42
3.5.1 概要	42
3.5.2 動作詳細	44

3.5.3	スマート・コンフィグレータ設定	45
3.5.4	フローチャート	48
3.5.5	関連動作	49
3.5.5.1	複数の同期クリアを使用した場合	49
3.5.6	注意事項	51
3.5.6.1	複数チャネルのカウントスタート	51
3.5.6.2	割り込み信号タイミング	51
3.5.6.3	MTU6 について	51
3.6	ELC からのイベント入力による同期動作	52
3.6.1	概要	52
3.6.2	動作詳細	55
3.6.3	スマート・コンフィグレータ設定	57
3.6.4	フローチャート	63
3.6.5	注意事項	65
3.6.5.1	複数チャネルのカウントスタート	65
3.6.5.2	ELC からのイベント信号による動作	65
3.6.5.3	ELC イベント入力時のタイマモードレジスタ設定の注意事項	65
3.6.5.4	ELC へのイベント信号出力	65
3.6.5.5	ELC からのイベント信号受信による動作に関する注意事項	65
4.	GPTW サンプルコード	66
4.1	共通	66
4.1.1	サンプルコード一覧	66
4.1.2	フォルダ構成	67
4.1.3	ファイル構成	68
4.1.4	コンポーネントの追加	69
4.1.5	端子設定	70
4.1.6	割り込み設定	71
4.2	のこぎり波 PWM モード時のソフトウェアによる同期動作	72
4.2.1	概要	72
4.2.2	動作詳細	74
4.2.3	スマート・コンフィグレータ設定	76
4.2.4	フローチャート	80
4.2.5	注意事項	81
4.2.5.1	複数チャネルのカウントスタート	81
4.2.5.2	ソフトウェアによるチャネル間の同期動作設定レジスタ	81
4.2.5.3	イベントの優先順序	81
4.3	のこぎり波 PWM モード時のソフトウェアによる同期動作（位相シフト）	82
4.3.1	概要	82
4.3.2	動作詳細	84
4.3.3	スマート・コンフィグレータ設定	86
4.3.4	フローチャート	90
4.3.5	関連動作	91
4.3.5.1	カウンタ初期値>コンペア値となる位相差を設定した場合	91
4.3.5.2	位相シフトスタート後の同期ストップ／クリア操作による出力変化	92
4.3.6	注意事項	94
4.3.6.1	複数チャネルのカウントスタート	94

4.3.6.2	ソフトウェアによるチャネル間の同期動作設定レジスタ	94
4.3.6.3	イベントの優先順序	94
4.3.6.4	カウンタ初期値にコンペアレジスタより大きい値を設定	94
4.4	三角波 PWM モード時のソフトウェアによる同期動作（位相シフト）	95
4.4.1	概要	95
4.4.2	動作詳細	97
4.4.3	スマート・コンフィグレータ設定	99
4.4.4	フローチャート	102
4.4.5	関連動作	103
4.4.5.1	カウンタ初期値>コンペア値となる位相差を設定した場合	103
4.4.6	注意事項	104
4.4.6.1	複数チャネルのカウントスタート	104
4.4.6.2	イベントの優先順序	104
4.4.6.3	カウンタ初期値にコンペアレジスタより大きい値を設定	104
4.5	ELC からのイベント入力による同期動作	105
4.5.1	概要	105
4.5.2	動作詳細	108
4.5.3	スマート・コンフィグレータ設定	110
4.5.4	フローチャート	116
4.5.5	関連動作	117
4.5.5.1	ELC イベント入力を使用した MTU と GPTW の同期カウントスタート	117
4.5.6	注意事項	119
4.5.6.1	イベントの優先順序	119
4.5.6.2	GTCNT カウンタのスタート/ストップ	119
4.5.6.3	ハードウェアカウントスタート、カウントストップ、カウンタクリア動作タイミング	119
4.5.6.4	GPTW のイベント信号入力時の動作	119
4.6	外部トリガ入力による同期動作	120
4.6.1	概要	120
4.6.2	動作詳細	122
4.6.3	スマート・コンフィグレータ設定	123
4.6.4	フローチャート	128
4.6.5	関連動作	130
4.6.5.1	1つの外部入力トリガにスタートとストップ/クリアを割り当て	130
4.6.6	注意事項	132
4.6.6.1	複数チャネルのカウントスタート	132
4.6.6.2	イベントの優先順序	132
4.6.6.3	GTCNT カウンタのスタート/ストップ	132
4.6.6.4	ハードウェアカウントスタート、カウントストップ、カウンタクリア動作タイミング	132
5.	プロジェクトのインポート方法	133
5.1	e ² studio での手順	133
5.2	CS+ での手順	134
6.	参考ドキュメント	135
	改訂記録	136

1. MTU と GPTW の仕様

本アプリケーションノートでは、MTU と GPTW の同期動作（スタート、ストップ、クリア（リスタート））を説明します。

本アプリケーションノートでは、以下の意味で使用します。

- チャネル間 MTU、GPTW 内の信号やレジスタ等を使用し、MTU 内または GPTW 内で同期動作をすること
- モジュール間 MTU、GPTW 外のモジュールや端子等を使用し、MTU 外または GPTW 外のモジュールや端子等と同期動作をすること
外部トリガ入力、ELC イベント入力はこちらに分類する
- ソフトウェア レジスタの設定
- ハードウェア 端子、モジュール内／外の割り込み、内部信号等

MTU と GPTW の同期動作の違いを次ページ以降に説明します。

1.1 同期動作の違い

MTU と GPTW の同期動作（スタート、ストップ、クリア（リスタート））を以下に示します。

表 1-1 同期動作の機能（1/2）

項目	MTU	GPTW
チャンネル間の同期スタート	ソフトウェアによる同期スタート ● TSTRA、TSTRB レジスタを使用 — 対象チャンネルのビットに 1b を設定すると設定されたチャンネルの TCNT カウンタがカウントスタート — MTU0～MTU4、MTU9 と MTU6、MTU7 は同期できない ● TCSYSTR レジスタを使用 — 対象チャンネルのビットに 1b を設定すると設定されたチャンネルの TCNT カウンタがカウントスタート — MTU0～MTU4、MTU9 と MTU6、MTU7 は同期できる	ソフトウェアによる同期スタート ● GTSTR レジスタを使用 — 対象チャンネルのビットに 1b を設定すると設定されたチャンネルの GTCNT カウンタがカウントスタート — どのチャンネルの GTSTR レジスタを更新しても、1b が設定されたチャンネルの GTCNT カウンタのカウントスタートが可能
チャンネル間の同期ストップ	ソフトウェアによる同期ストップ ● TSTRA、TSTRB レジスタを使用 — 対象チャンネルのビットに 0b を設定すると設定されたチャンネルの TCNT カウンタがカウントストップ — MTU0～MTU4、MTU9 と MTU6、MTU7 は同期できない	ソフトウェアによる同期ストップ ● GTSTP レジスタを使用 — 対象チャンネルのビットに 1b を設定すると設定されたチャンネルの GTCNT カウンタがカウントストップ — どのチャンネルの GTSTP レジスタを更新しても、1b が設定されたチャンネルの GTCNT カウンタのカウントストップが可能
チャンネル間の同期クリア	ハードウェアによる同期クリア ● コンペアマッチを使用 — TSYRA、TSYRB と TCR の CCLR ビットを使用して、クリア発生要因とチャンネルを設定する — クリア発生要因が発生するとクリアされるチャンネルの TCNT カウンタがカウントクリア — MTU0～MTU4、MTU9 と MTU6、MTU7 は同期できない ● TGI_mn 割り込み（m = A～D、n = 0～2）を使用 — TSYCR レジスタにクリア要因を設定すると設定した割り込み発生タイミングで MTU6、MTU7 の TCNT カウンタがカウントクリア	ソフトウェアによる同期クリア ● GTCLR レジスタを使用 — 対象チャンネルのビットに 1b を設定すると設定されたチャンネルの GTCNT カウンタがカウントクリア — どのチャンネルの GTCLR レジスタを更新しても、1b が設定されたチャンネルの GTCNT カウンタのカウントストップが可能

表 1-2 同期動作の機能 (2/2)

項目	MTU	GPTW
モジュール間の同期スタート	ハードウェアによる同期スタート ● ELC イベント入力 — ELC の ELOPA、ELOPB、ELOPE の対象となるチャネル用のビットに“カウントスタート”を設定する — ELSRn レジスタで選択したイベント要因が発生すると TSTRA、TSTRB レジスタの CSTn ビットが 1b となり、カウントスタート — ELSRn レジスタに同じイベント要因を選択すれば、MTU0、MTU3、MTU4、MTU6、MTU7、MTU9 は同期できる	ハードウェアによる同期スタート ● GTSSR レジスタで要因を選択 選択できる要因は以下 — 外部トリガ入力 (GTETRGA、GTETRGB、GTETRG C、GTETRGD) — ELC イベント入力 — 端子入力 (GTIOCnA, GTIOCnB)
モジュール間の同期ストップ	—	ハードウェアによる同期ストップ ● GTPSR レジスタで要因を選択 選択できる要因は以下 — 外部トリガ入力 (GTETRGA、GTETRGB、GTETRG C、GTETRGD) — ELC イベント入力 — 端子入力 (GTIOCnA, GTIOCnB)
モジュール間の同期クリア	ハードウェアによる同期クリア ● ELC イベント入力 — ELC の ELOPA、ELOPB、ELOPE の対象となるチャネル用のビットに“カウントリスタート”を設定する — ELSRn レジスタで選択したイベント要因が発生すると選択したチャネルの TCNT がカウントクリア — ELSRn レジスタに同じイベント要因を選択すれば、MTU0、MTU3、MTU4、MTU6、MTU7、MTU9 は同期できる	ハードウェアによる同期クリア ● GTCSR レジスタで要因を選択 選択できる要因は以下 — 外部トリガ入力 (GTETRGA、GTETRGB、GTETRG C、GTETRGD) — ELC イベント入力 — 端子入力 (GTIOCnA, GTIOCnB)

2. 動作確認条件

本アプリケーションノートのサンプルコードは、以下に示す条件で動作を確認しています。

表 2-1 動作確認環境

項目	内容
使用 MCU	R5F566TEADFP (Renesas Starter Kit for RX66T 搭載)
動作周波数	メインクロック : 8MHz PLL : 160MHz (メインクロック x 1/1 x 20) HOCO : 停止 LOCO : 停止 システムクロック (ICLK) : 160MHz (PLL x 1/1) 周辺モジュールクロック A (PCLKA) : 80MHz (PLL x 1/2) 周辺モジュールクロック B (PCLKB) : 40MHz (PLL x 1/4) 周辺モジュールクロック C (PCLKC) : 160MHz (PLL x 1/1) 周辺モジュールクロック D (PCLKD) : 40MHz (PLL x 1/4) FlashIF クロック (FCLK) : 40MHz (PLL x 1/4)
動作電圧	3.3V
総合開発環境	ルネサスエレクトロニクス e ² studio Version 2022-01
C コンパイラ ^注	ルネサスエレクトロニクス C/C++ Compiler Package for RX Family v3.04.00 コンパイラオプション 統合開発環境のデフォルト設定が適用されます。
iodefine.h バージョン	V1.00
エンディアン	リトルエンディアン
動作モード	シングルチップモード
プロセッサモード	スーパバイザモード
サンプルコードバージョン	V1.00
使用ボード	Renesas Starter Kit for RX66T (型名 : RTK50566T0CxxxxxBE)
エミュレータ	E2Lite

注 元のプロジェクトで指定するツールチェーン (C コンパイラ) と同一のバージョンがインポートする先がない場合は、ツールチェーンが選択されない状態になり、エラーが発生します。プロジェクトの設定画面でツールチェーンの選択状態を確認してください。

設定方法は、FAQ 3000404 を参照してください。

FAQ 3000404 :インポートしたプロジェクトをビルドすると「PATH でプログラム"make"が見つかりません」エラーになる (e² studio)

3. MTU サンプルコード

3.1 共通

3.1.1 サンプルコード一覧

本アプリケーションノートは、スマート・コンフィグレータを使用した以下のサンプルコードを用意しています。

サンプルコードはルネサスエレクトロニクスホームページから入手してください。

表 3-1 MTU サンプルコード一覧

名称	サンプルコードの使用条件	参照
PWM モード 2 の 12 相の PWM 出力 r01an6282_rx66t_mtu3_pwm2_sync.zip	● PWM モード 2 ● ソフトウェア (TCSYSTR レジスタ) 同期スタート ● ハードウェア (コンペアマッチ) 同期クリア	3.2
コンペアマッチを使用したチャネル間の同期クリア r01an6282_rx66t_mtu3_cmp_sync.zip	● PWM モード 1 ● ソフトウェア (TCSYSTR レジスタ) 同期スタート ● ハードウェア (コンペアマッチ) 同期クリア	3.3
5 相の相補 PWM 出力 r01an6282_rx66t_mtu3_complementary_sync.zip	● 相補 PWM モード 2 (谷転送) ● ソフトウェア (TCSYSTR レジスタ) 同期スタート	3.4
割り込みによる MTU6、MTU7 のカウンタ同期クリア r01an6282_rx66t_mtu3_int_sync.zip	● PWM モード 1 ● ソフトウェア (TCSYSTR レジスタ) 同期スタート ● ハードウェア (TGImn 割り込み) 同期クリア	3.5
ELC からのイベント入力による同期動作 r01an6282_rx66t_mtu3_elc_sync.zip	● PWM モード 1 ● ハードウェア (ELC) 同期スタート ● ソフトウェア (TSTRA レジスタ) 同期ストップ ● ハードウェア (コンペアマッチ) 同期クリア	3.6

3.1.2 フォルダ構成

サンプルコードの主なフォルダ構成は以下のとおりです。




図 3-1 MTU フォルダ構成

3.1.3 ファイル構成

サンプルコードの主なファイル構成は以下のとおりです。

表 3-2 MTU ファイル構成

ファイル名	内容
[プロジェクト名].c	<u>main 関数</u> メイン関数です スマート・コンフィグレータが空関数を生成します。サンプルコード毎に必要な処理を記述します。
Config_MTUn.c※	<u>R Config MTUn Create 関数</u> MTU の初期設定関数です。 スマート・コンフィグレータの設定に従った初期化関数を、スマート・コンフィグレータが生成します。 本関数の呼び出しはスマート・コンフィグレータが生成します。main 関数前に実行される R_SystemInit 関数から呼び出されます。
	<u>R Config MTUn Start 関数</u> MTU のカウント開始関数です。 スマート・コンフィグレータが生成する関数です。 サンプルコードでは main 関数から呼び出します。
	<u>R Config MTUn Stop 関数</u> MTU のカウント停止関数です。 スマート・コンフィグレータが生成する関数です。 サンプルコードでは使用しません。
Config_MTUn_user.c※	<u>r Config MTUn Create UserInit 関数</u> MTU の初期設定用ユーザ関数です。 スマート・コンフィグレータが空関数を生成します。サンプルコード毎に必要な処理を記述します。 本関数は、スマート・コンフィグレータが生成する R_Config_MTUn_Create 関数の最後で呼び出されます。
	<u>r Config MTUn [割り込み名] interrupt 関数</u> 割り込みハンドラ関数です。 スマート・コンフィグレータが空関数を生成します。サンプルコード毎に必要な処理を記述します。
Config_MTUn.h※	MTU 関連関数が定義されたヘッダファイルです。 本ファイルはスマート・コンフィグレータが生成する r_smc_entry.h ファイルでインクルードされています。 MTU 関連関数を使用する場合は、r_smc_entry.h ファイルをインクルードします。


※：n はチャネル番号

3.1.4 コンポーネントの追加

サンプルコードは、スマート・コンフィグレータを使用して、以下のとおり MTU を追加しています。

表 3-3 コンポーネントの追加

項目	内容
コンポーネント	各サンプルコードの章を参照してください（下図①）
コンフィグレーション名	サンプルコードでは初期設定名を使用しています
動作	各サンプルコードの章を参照してください（下図②）
リソース	各サンプルコードの章を参照してください（下図③）



3.1.5 端子設定

スマート・コンフィグレータで端子を設定する例を図 3-3 に示します。

端子の設定は、MTU の設定後に行います。MTU の設定は、各サンプルコードの「スマート・コンフィグレータ設定」を参照してください。

端子設定は、スマート・コンフィグレータが生成する R_Config_MTUn_Create 関数内で行われます。




図 3-3 端子設定

3.1.6 割り込み設定

スマート・コンフィグレータで割り込みを設定する例を図 3-4 に示します。選択型割り込み A の詳細は、「RX66T グループ ユーザーズマニュアル ハードウェア編」の「14.4.5.1 選択型割り込み A」を参照してください。

割り込み設定は、MTU の設定後に行います。MTU の設定は、各サンプルコードの「スマート・コンフィグレータ設定」を参照してください。

割り込み設定は、スマート・コンフィグレータが生成する R_Config_MTUn_Create 関数、R_Config_MTUn_Start 関数、R_Config_MTUn_Stop 関数内で行われます。

割り込みハンドラ関数は、スマート・コンフィグレータが生成する Config_MTUn_user.c ファイル内に、r_Config_MTUn_[割り込み名]_interrupt の名称で作成されます。




図 3-4 割り込み設定

3.2 PWM モード 2 の 12 相の PWM 出力

- 対象サンプルコードファイル名 : r01an6282_rx66t_mtu3_pwm2_sync.zip

3.2.1 概要

MTU の PWM モード 2 で、最大 12 相の PWM 波形を同期して出力することができます。


本サンプルコードでは MTU0～MTU3、MTU9 は、TCSYSTR レジスタを使用してソフトウェア同期スタートを行い、PWM モード 2 を設定できない MTU3（チャンネル 3）のタイマカウンタ（TCNT）クリアを MTU0～MTU2、MTU9（チャンネル 0～チャンネル 2、チャンネル 9）の同期クリアとして使用することで、12 相の PWM を出力するサンプルコードについて説明します。

以下に、サンプルコードが使用する MTU の設定を示します。

- MTU3 (チャンネル 3)
 - ノーマルモードタイマを使用
 - 同期動作に設定
 - キャリア周期は 1ms
 - タイマカウントクロックは 40MHz (PCLKC/4)
 - MTU3.TGRA を周期レジスタとして使用
 - タイマカウンタクリア要因は MTU3.TGRA コンペアマッチ
 - TGRA コンペアマッチでトグル出力
- MTU0~MTU2、MTU9 (チャンネル 0~チャンネル 2、チャンネル 9)
 - PWM モード 2 を使用
 - 同期動作に設定
 - 初期出力値は Low
 - タイマカウントクロックは 40MHz (PCLKC/4)
 - カウンタクリア要因は同期動作をしているチャンネル 3 のカウンタクリア
 - MTU0.TGRA をデューティレジスタとして使用
 - MTU0.TGRA コンペアマッチで High 出力
 - MTU0.TGRB をデューティレジスタとして使用
 - MTU0.TGRB コンペアマッチで High 出力
 - MTU0.TGRC をデューティレジスタとして使用
 - MTU0.TGRC コンペアマッチで High 出力
 - MTU0.TGRD をデューティレジスタとして使用
 - MTU0.TGRD コンペアマッチで High 出力
 - MTU1.TGRA をデューティレジスタとして使用
 - MTU1.TGRA コンペアマッチで High 出力
 - MTU1.TGRB をデューティレジスタとして使用
 - MTU1.TGRB コンペアマッチで High 出力
 - MTU2.TGRA をデューティレジスタとして使用
 - MTU2.TGRA コンペアマッチで High 出力
 - MTU2.TGRB をデューティレジスタとして使用
 - MTU2.TGRB コンペアマッチで High 出力
 - MTU9.TGRA をデューティレジスタとして使用
 - MTU9.TGRA コンペアマッチで High 出力
 - MTU9.TGRB をデューティレジスタとして使用
 - MTU9.TGRB コンペアマッチで High 出力
 - MTU9.TGRC をデューティレジスタとして使用
 - MTU9.TGRC コンペアマッチで High 出力
 - MTU9.TGRD をデューティレジスタとして使用
 - MTU9.TGRD コンペアマッチで High 出力

スマート・コンフィグレータで
設定可能
設定方法は 3.2.3 を
参照してください

本サンプルコードにおける構成を以下に示します。



MTU3 : 周期カウント動作


MTU0 ~ MTU2、MTU9 : PWMモード2波形の生成

MPC : 使用する端子を汎用入出力ポートから周辺機能の入出力ポートに設定

図 3-5 サンプルコードの構成

3.2.2 動作詳細

本サンプルコードの動作を以下に示します。PWM モード 2 を設定できない MTU3 の TGRA を周期レジスタとして使用し、TGRA のコンペアマッチで MTU3 の TCNT はクリアされます、MTU0～MTU2、MTU9 の TCNT は MTU3 の TCNT クリアに同期してクリアされます。



注 サンプルコードの波形は PMR レジスタ設定時に初期値出力開始

図 3-6 サンプルコードの動作

3.2.3 スマート・コンフィグレータ設定

サンプルコードは、スマート・コンフィグレータを使用して、以下のとおり MTU を追加しています。コンポーネントの追加方法については、「3.1.4 コンポーネントの追加」を参照してください。

表 3-4 コンポーネントの追加 (MTU3)

項目	内容
コンポーネント	ノーマルモードタイマ
コンフィグレーション名	Config_MTU3
インプットキャプチャ/ アウトプットコンペア端子	4 端子
リソース	MTU3

ソフトウェアコンポーネント設定

コンポーネント

設定

同期動作設定

☒ このチャネルを同期動作に含める (他チャネルの同期操作を設定してください)

タイマカウンタクリア要因は MTU3. TGRAコンペアマッチ

TCNT3カウンタ設定

カウンタクリア要因 TGRA3コンペアマッチ/インプットキャプチャ (TGRA3を周期レジスタとして使用)

カウンタクロックの選択 PCLK/4 立上りエッジ

外部クロック端子設定

☐ MTCLKA端子のノイズフィルタを有効 ☐ MTCLKB端子のノイズフィルタを有効

ノイズフィルタクロックの選択 PCLK

タイマカウンタクロックは40MHz (PCLK/4)

ジェネラルレジスタの設定

TGRA3 アウトプットコンペアレジスタ 1 ms (実際の値: 1)

TGRB3 アウトプットコンペアレジスタ 100 μs (実際の値: 100)

TGRC3 アウトプットコンペアレジスタ 100

TGRD3 アウトプットコンペアレジスタ 100

キャリア周期1ms

入出力端子の設定

MTIOC3A端子 端子初期出力は0、コンペアマッチでトグル出力

MTIOC3B端子 端子出力は無効

MTIOC3C端子 端子出力は無効

MTIOC3D端子 端子出力は無効

端子初期出力はLow コンペアマッチでトグル出力

ノイズフィルタ設定

ノイズフィルタクロックの選択 PCLK

A/D変換開始トリガ設定

☐ TGRAのインプットキャプチャ/コンペアマッチにより、開始を要求(信号のMTU3.TRGAN)

割り込み設定

☐ TGRAインプットキャプチャ/コンペアマッチ割り込み許可(TGIA3) 優先順位 レベル15 (最高)

☐ TGRBインプットキャプチャ/コンペアマッチ割り込み許可(TGIB3) 優先順位 レベル15 (最高)

☐ TGRCインプットキャプチャ/コンペアマッチ割り込み許可(TGIC3) 優先順位 レベル15 (最高)

☐ TGRDインプットキャプチャ/コンペアマッチ割り込み許可(TGID3) 優先順位 レベル15 (最高)

☐ オーバーフロー割り込みを許可(TCIV3) 優先順位 レベル15 (最高)

A/D変換開始要求フレーム同期信号設定

☐ ADSTM0端子 要因 要因非選択

☐ ADSTM1端子 要因 要因非選択

図 3-7 MTU3 の設定

表 3-5 コンポーネントの追加 (MTU0~MTU2、MTU9)

項目	内容			
コンポーネント	PWM モードタイマ			
コンフィグレーション名	Config_MTU0	Config_MTU1	Config_MTU2	Config_MTU9
動作	PWM モード 2			
リソース	MTU0	MTU1	MTU2	MTU9

図 3-8 に Config_MTU0 の設定を示します。MTU1、MTU2、MTU9 の設定も基本同様です。デューティ比は異なりますので、TGRA、TGRB、TGRC、TGRD の設定を図 3-9~図 3-11 に示します。

図 3-8 MTU0 の設定

PWM出力設定		
PWM周期	100	μs (実際の値: 100)
TGRA初期値	17999	MTU1.TGRA初期値設定 MTU1.TGRB初期値設定
TGRB初期値	19999	

図 3-9 MTU1 の設定 (TGRA、TGRB コンペアマッチレジスタ設定)

PWM出力設定		
PWM周期	100	μs (実際の値: 100)
TGRA初期値	21999	MTU2.TGRA初期値設定 MTU2.TGRB初期値設定
TGRB初期値	23999	

図 3-10 MTU2 の設定 (TGRA、TGRB コンペアマッチレジスタ設定)

PWM出力設定			
PWM周期	100	μs (実際の値: 100)	
TGRA初期値	25999	MTU9.TGRA初期値設定 MTU9.TGRB初期値設定 MTU9.TGRC初期値設定 MTU9.TGRD初期値設定	
TGRB初期値	27999		
TGRC初期値	29999		
TGRD初期値	31999		
TGRE初期値	100		
TGRF初期値	100		

図 3-11 MTU9 の設定 (TGRA、TGRB、TGRC、TGRD コンペアマッチレジスタ設定)

3.2.4 フローチャート

以下にスマート・コンフィグレータによるコード生成後に追加した、処理を示します。

main 関数内でカウントスタート関数 `mtu_start` を読み出し、カウントをスタートします。




図 3-12 main 関数

カウントスタート関数では、MTU0～MTU3、MTU9 のカウントをスタートします。

本関数はスマート・コンフィグレータによるコード生成後、新規作成した関数です。




図 3-13 カウントスタート関数

3.2.5 注意事項

3.2.5.1 複数チャネルのカウントスタート

本サンプルコードでは、複数のカウントを同時にスタートするため、mtu_start 関数内でタイマカウンタシンクロスタートレジスタ TCSYSTR の SCH0～SCH3、SCH9 ビットを同時に設定しています。

スマート・コンフィグレータで生成される R_Config_MTUm_Start (m = 0～3, 9) 関数を使用した場合、各々の関数読み出しを行うため、カウントスタートタイミングにずれが生じます。

MTU0～MTU3、MTU9 のカウントを同時にスタートする方法は、タイマスタートレジスタ TSTRA の CST0～CST3、CST9 ビットを同時に設定する方法でも実現可能です。

詳細は「RX66T グループ ユーザーズマニュアル ハードウェア編」の「22.2.17 タイマスタートレジスタ (TSTRA, TSTRB, TSTR)」, 「22.2.19 タイマカウンタシンクロスタートレジスタ (TCSYSTR)」を参照してください。

3.2.5.2 オーバフロー／アンダフローとカウンタクリアの競合

オーバフロー／アンダフローとカウンタクリアが同時に発生すると、TCIV 割り込み、TCIU 割り込みは発生せず、TCNT のクリアが優先されます

詳細は「RX66T グループ ユーザーズマニュアル ハードウェア編」の「22.6.17 オーバフロー／アンダフローとカウンタクリアの競合」を参照してください。

3.3 コンペアマッチを使用したチャネル間の同期クリア

- 対象サンプルコードファイル名 : r01an6282_rx66t_mtu3_cmp_sync.zip

3.3.1 概要

同期動作を使って、複数の TCNT の値を同時に書き換えることができます（同期セット）。TCR レジスタの設定によって複数の TCNT の値を同時に 0000h にすることができます（同期クリア）。

本サンプルコードでは、MTU0 ~ MTU2 を同期動作かつ PWM モード 1 を設定し、MTU0 のカウンタクリア要因で MTU1、MTU2 に同期クリアを行う場合について説明します。MTU0~MTU2 は、TCSYSTR レジスタを使用してソフトウェア同期スタートを行います。

以下に、サンプルコードが使用する MTU の設定を示します。

- MTU0（チャネル 0）
 - PWM モード 1 を使用
 - 同期動作に設定
 - 初期出力値は Low
 - キャリア周期は 1ms
 - タイマカウントクロックは 40MHz（PCLKC/4）
 - MTU0.TGRB を周期レジスタとして使用
 - タイマカウンタクリア要因は MTU0.TGRB コンペアマッチ
 - TGRB コンペアマッチでトグル出力
 - MTU0.TGRA をデューティレジスタとして使用
 - TGRA コンペアマッチでトグル出力
- MTU1、MTU2（チャネル 1、チャネル 2）
 - PWM モード 1 を使用
 - 同期動作に設定
 - 初期出力値は Low
 - タイマカウントクロックは 40MHz（PCLKC/4）
 - カウンタクリア要因は同期動作をしているチャネル 0 のカウンタクリア
 - MTU1.TGRA をデューティレジスタとして使用
 - TGRA コンペアマッチでトグル出力
 - MTU1.TGRB をデューティレジスタとして使用
 - TGRB コンペアマッチでトグル出力
 - MTU2.TGRA をデューティレジスタとして使用
 - TGRA コンペアマッチでトグル出力
 - MTU2.TGRB をデューティレジスタとして使用
 - TGRB コンペアマッチでトグル出力

スマート・コンフィグレータで
設定可能
設定方法は 3.3.3 を
参照してください

本サンプルコードにおける構成を以下に示します。




図 3-14 サンプルコードの構成

3.3.2 動作詳細

本サンプルコードの動作を以下に示します。MTU0～MTU2 を同期動作かつ PWM モード 1 に設定し、MTU0 のカウンタクリア要因を MTU0.TGRB のコンペアマッチに、MTU1、MTU2 のカウンタクリア要因を同期クリアに設定します。3 相の PWM 波形を MTIOC0A、MTIOC1A、MTIOC2A 端子から出力します。




図 3-15 サンプルコードの動作

3.3.3 スマート・コンフィグレータ設定

サンプルコードは、スマート・コンフィグレータを使用して、以下のとおり MTU を追加しています。コンポーネントの追加方法については、「3.1.4 コンポーネントの追加」を参照してください。

表 3-6 コンポーネントの追加 (MTU0)

項目	内容
コンポーネント	PWM モードタイマ
コンフィグレーション名	Config_MTU0
動作	PWM モード 1
リソース	MTU0

The screenshot shows the '設定' (Settings) screen for the 'Config_MTU0' component. The left sidebar shows a tree view with 'Startup', 'ジェネリック' (Generic), 'Drivers', and 'タイマ' (Timer) categories. Under 'タイマ', 'Config_MTU0' is selected. The main area contains various configuration sections with annotations:

- 同期動作設定** (Synchronization Settings):
 - ☒ このチャンネルを同期動作に含める (Include this channel in synchronous operation) (他チャンネルの同期操作を設定してください) (Set synchronous operation for other channels)
- TCNT0カウンタ設定** (TCNT0 Counter Settings):
 - カウンタクリア要因: TGRB0コンペアマッチ (TGRB0を周期レジスタとして使用)
 - カウンタクロックの選択: PCLK/4
- 外部クロック端子設定** (External Clock Pin Settings):
 - MTCLKA端子のノイズフィルタを有効 (有効) (Enable noise filter for MTCLKA pin)
 - MTCLKB端子のノイズフィルタを有効 (有効) (Enable noise filter for MTCLKB pin)
 - MTCLKC端子のノイズフィルタを有効 (有効) (Enable noise filter for MTCLKC pin)
 - MTCLKD端子のノイズフィルタを有効 (有効) (Enable noise filter for MTCLKD pin)
 - ノイズフィルタクロックの選択: PCLK
- ジェネラルレジスタの設定** (General Register Settings):
 - TGRC0: アウトプットコンペアレジスタ (コンペアマッチA発生時、バッファ転送)
 - TGRD0: アウトプットコンペアレジスタ (コンペアマッチB発生時、バッファ転送)
 - TGRF0: アウトプットコンペアレジスタ
- 出力端子の設定** (Output Pin Settings):
 - MTIOC0A端子: 端子初期出力は0、コンペアマッチでトグル出力
 - TGRBコンペアマッチ一致時の動作: MTIOC0A端子からトグル出力
 - MTIOC0C端子: 端子出力は無効
 - TGRDコンペアマッチ一致時の動作: MTIOC0C端子から0出力
- PWM出力設定** (PWM Output Settings):
 - PWM周期: 1 ms (実際の値: 1)
 - TGRA初期値: 19999
 - TGRB初期値: 39999
 - TGRC初期値: 100
 - TGRD初期値: 100
 - TGRE初期値: 100
 - TGRF初期値: 100
- A/D変換開始トリガ設定** (A/D Conversion Start Trigger Settings):
 - ☐ TGRAのコンペアマッチにより、開始を要求 (信号のMTU0.TRGAN)
 - ☐ TGREのコンペアマッチにより、開始を要求 (信号のTRG0N)
- 割り込み設定** (Interrupt Settings):
 - ☐ TGRAコンペアマッチ割り込み許可 (TGIA0) 優先順位: レベル15 (最高)
 - ☐ TGRBコンペアマッチ割り込み許可 (TGIB0) 優先順位: レベル15 (最高)
 - ☐ TGRCコンペアマッチ割り込み許可 (TGIC0) 優先順位: レベル15 (最高)
 - ☐ TGRDコンペアマッチ割り込み許可 (TGID0) 優先順位: レベル15 (最高)
 - ☐ TGREコンペアマッチ割り込み許可 (TGIE0) 優先順位: レベル15 (最高)
 - ☐ TGRFコンペアマッチ割り込み許可 (TGIF0) 優先順位: レベル15 (最高)
 - ☐ オーバーフロー割り込みを許可 (TCIV0) 優先順位: レベル15 (最高)
- A/D変換開始要求フレーム同期信号設定** (A/D Conversion Start Request Frame Synchronization Signal Settings):
 - ☐ ADSTM0端子 要因: 要因非選択
 - ☐ ADSTM1端子 要因: 要因非選択

Annotations (Callouts) in the image:

- タイマカウンタクリア要因は MTU0.TGRBコンペアマッチ
- タイマカウントクロックは40MHz (PCLK/4)
- 端子初期出力はLow コンペアマッチでトグル出力
- TGRBコンペアマッチでトグル出力
- キャリア周期1ms
- MTU0.TGRA初期値設定

図 3-16 MTU0 の設定

表 3-7 コンポーネントの追加 (MTU1、MTU2)

項目	内容	
コンポーネント	PWM モードタイマ	
コンフィグレーション名	Config_MTU1	Config_MTU2
動作	PWM モード 1	
リソース	MTU1	MTU2

図 3-17 に Config_MTU1 の設定を示します。MTU2 の設定も基本同様です。デューティ比は異なりますので、TGRA、TGRB の設定を図 3-18 に示します。




図 3-17 MTU1 の設定




図 3-18 MTU2 の設定 (TGRA、TGRB コンペアマッチレジスタ設定)

3.3.4 フローチャート

以下にスマート・コンフィグレータによるコード生成後に追加した、処理を示します。

main 関数内でカウントスタート関数 `mtu_start` を読み出し、カウントをスタートします。




図 3-19 main 関数

カウントスタート関数では、MTU0～MTU2 ののカウントをスタートします。

本関数はスマート・コンフィグレータによるコード生成後、新規作成した関数です。




図 3-20 カウントスタート関数

3.3.5 注意事項

3.3.5.1 複数チャネルのカウントスタート

本サンプルコードでは、複数のカウントを同時にスタートするため、mtu_start 関数内でタイマカウンタシンクロスタートレジスタ TCSYSTR の SCH0～SCH2 ビットを同時に設定しています。

スマート・コンフィグレータで生成される R_Config_MTUm_Start (m = 0～2) 関数を使用した場合、各々の関数読み出しを行うため、カウントスタートタイミングにずれが生じます。MTU0～MTU2 のカウントを同時にスタートする方法は、タイマスタートレジスタ TSTRA の CST0～CST2 ビットを同時に設定する方法でも実現可能です。

詳細は「RX66T グループ ユーザーズマニュアル ハードウェア編」の「22.2.17 タイマスタートレジスタ (TSTRA, TSTRB, TSTR)」, 「22.2.19 タイマカウンタシンクロスタートレジスタ (TCSYSTR)」を参照してください。

3.3.5.2 同期動作のグループ

同期動作（セット／クリア）は以下の 2 つのグループで行うことができます。グループ内での同期動作は可能ですが、別のグループと同期動作を行うことはできません。また、MTU5 は同期動作できません。

- グループ A : MTU0、MTU1、MTU2、MTU3、MTU4、MTU9
- グループ B : MTU6、MTU7

各グループの同期動作、同期スタート／ストップとレジスタの関係を以下に示します。

表 3-8 グループとレジスタの関係

動作	グループ A (MTU0～MTU4、MTU9)	グループ B (MTU6、MTU7)
同期動作の対象チャネルの設定	TSYRA	TSYRB
カウント同期スタート／ストップ	TSTRA	TSTRB
カウント同期スタート	TCSYSTR	

3.3.5.3 オーバフロー／アンダフローとカウンタクリアの競合

オーバフロー／アンダフローとカウンタクリアが同時に発生すると、TCIV 割り込み、TCIU 割り込みは発生せず、TCNT のクリアが優先されます。

詳細は「RX66T グループ ユーザーズマニュアル ハードウェア編」の「22.6.17 オーバフロー／アンダフローとカウンタクリアの競合」を参照してください。

3.4 5 相の相補 PWM 出力

- 対象サンプルコードファイル名 : r01an6282_rx66t_mtu3_complementary_sync.zip

3.4.1 概要

MTU3、MTU4 と MTU6、MTU7 を同期動作させて 6 相の相補 PWM 出力をすることができます。

本サンプルコードでは、MTU3、MTU4 と MTU6、MTU7 を同期スタートさせて 5 相の相補 PWM 出力を行う場合について説明します。MTU7 の使用しない 1 相分の端子 (P93) は汎用入出力ポートとして使用します。

以下に、サンプルコードが使用する MTU および PORT の設定を示します。

- MTU3、MTU4、MTU6、MTU7 (チャンネル 3、4、6、7)
 - 相補 PWM モード 2 (谷で転送) を使用
 - キャリア周期は 1ms
 - デッドタイムは 30 μ s
 - タイマカウントクロックは 40MHz (PCLKC/4)
 - MTUn.TGRA は MTUn.TCNT の上限値を設定 (n = 3、6)
(キャリア周期の 1/2 + デッドタイム)
 - バッファ転送タイミングを設定
 - カウンタの谷で転送
 - 初期出力値は High、アクティブレベルは Low
 - MTUn.TGRB (n = 3、6) を U 相のデューティレジスタとして使用
 - 正相 : アップカウントコンペアマッチ時は Low 出力
 ダウンカウントコンペアマッチ時は High 出力
 - 逆相 : アップカウントコンペアマッチ時は High 出力
 ダウンカウントコンペアマッチ時は Low 出力
 - MTUn.TGRA (n = 4、7) を V 相のデューティレジスタとして使用
 - 正相 : アップカウントコンペアマッチ時は Low 出力
 ダウンカウントコンペアマッチ時は High 出力
 - 逆相 : アップカウントコンペアマッチ時は High 出力
 ダウンカウントコンペアマッチ時は Low 出力
 - MTUn.TGRB (n = 4) を W 相のデューティレジスタとして使用
 - 正相 : アップカウントコンペアマッチ時は Low 出力
 ダウンカウントコンペアマッチ時は High 出力
 - 逆相 : アップカウントコンペアマッチ時は High 出力
 ダウンカウントコンペアマッチ時は Low 出力
 - アンドフロー割り込みを許可
- PORT
 - P93 を汎用入出力ポートとして使用

スマート・コンフィグレータで
設定可能

設定方法は 3.4.3 を
参照してください

本サンプルコードにおける構成を以下に示します。





図 3-21 サンプルコードの構成

3.4.2 動作詳細

本サンプルコードの動作を以下に示します。MTU3、MTU4、MTU6、MTU7 を相補 PWM モード 2（谷で転送）に設定し、MTU.TCSYSTR レジスタに 1Bh を設定して同期スタートします。

P93 は、MTU のカウントをスタートする直前に High に設定し、アンダフロー割り込み（TCIV4）の度にトグル出力を行います。

相補PWMモード2（谷で転送）
出力波形はLowアクティブです。



注 サンプルコードの波形は PMR レジスタ 設定時に初期値出力開始

図 3-22 サンプルコードの動作

3.4.3 スマート・コンフィグレータ設定

サンプルコードは、スマート・コンフィグレータを使用して、以下のとおり MTU を追加しています。コンポーネントの追加方法については、「3.1.4 コンポーネントの追加」を参照してください。

表 3-9 コンポーネントの追加 (MTU3、MTU4)

項目	内容
コンポーネント	相補 PWM モードタイマ
コンフィグレーション名	Config_MTU3_MTU4
動作	相補 PWM モード 2 (谷で転送)
リソース	MTU3_MTU4

コンポーネント

- フィルタ入力
- Startup
 - ジェネリック
 - r_bsp
- Drivers
 - 入出力ポート
 - Config_PORT
 - タイマ
 - Config_MTU3_MTU4
 - Config_MTU6_MTU7

設定

基本設定

同期動作設定
☐ このチャンネルを同期動作に含める

TCNT3カウンタ設定
 カウンタクリア要因: カウンタクリアなし
 カウンタクロックの選択: PCLK/4 (立上りエッジ)

外部クロック端子設定
☐ MTCLKA端子のノイズフィルタを有効
☐ MTC
 ノイズフィルタクロックの選択: PCLK

タイマカウントクロックは40MHz (PCLK/4)

PWM出力設定

タイマ動作周期: 1 ms (実際の値: 1)
 キャリア周期1ms

☒ デッドタイム許可 デッドタイム: 30 μs (実際の値: 30)
 デッドタイム30us

MTU3.TGRAレジスタ値: 21200
 MTU3.TGRBレジスタ値: 16000
 MTU4.TGRAレジスタ値: 12000
 MTU4.TGRBレジスタ値: 8000

MTU3.TGRB初期値設定
 MTU4.TGRA初期値設定
 MTU4.TGRB初期値設定

詳細設定

ブラシレスDCモータ制御設定
☐ ソフトウェアまたは外部信号入力によるU、V、W相の出力制御を有効にする

出力制御方法: 外部入力
 正相出力制御 (初期値): レベル出力
 逆相出力制御 (初期値): レベル出力

出力端子設定
☐ MTIOC3Aトグル出力を有効にする

PWM出力レベルの設定のバッファ転送タイミング: カウンタの谷で転送
 バッファ転送タイミングを設定
 カウンタの谷で転送

☒ U相を許可: MTIOC3B端子の初期出力レベル (正相)
 アクティブレベル: L (初期出力: H、カウントアップでコンペアマッチで出力: L、ダウンカウントにコンペアマッチ時の出力: H)

☒ U相を許可: MTIOC3D端子の初期出力レベル (逆相)
 アクティブレベル: L (初期出力: H、カウントアップでコンペアマッチで出力: H、ダウンカウントにコンペアマッチ時の出力: L)

☒ V相を許可: MTIOC4A端子の初期出力レベル (正相)
 アクティブレベル: L (初期出力: H、カウントアップでコンペアマッチで出力: L、ダウンカウントにコンペアマッチ時の出力: H)

☒ V相を許可: MTIOC4C端子の初期出力レベル (逆相)
 アクティブレベル: L (初期出力: H、カウントアップでコンペアマッチで出力: H、ダウンカウントにコンペアマッチ時の出力: L)

☒ W相を許可: MTIOC4B端子の初期出力レベル (正相)
 アクティブレベル: L (初期出力: H、カウントアップでコンペアマッチで出力: L、ダウンカウントにコンペアマッチ時の出力: H)

☒ W相を許可: MTIOC4D端子の初期出力レベル (逆相)
 アクティブレベル: L (初期出力: H、カウントアップでコンペアマッチで出力: H、ダウンカウントにコンペアマッチ時の出力: L)

アクティブレベル: Low、初期出力値: High
 正相: アップカウントコンペアマッチ時はLow出力、ダウンカウントコンペアマッチ時はHigh出力
 逆相: アップカウントコンペアマッチ時はHigh出力、ダウンカウントコンペアマッチ時はLow出力

図 3-23 MTU3、MTU4 の設定 (1/2)

割り込み設定

割り込み間引きモード 割り込み間引き機能1(コンパアマチ割り込み間引き)

割り込み間引き回数 0回 (割り込み間引き機能を使用しない)

☐ コンパアマチ割り込み(TGIA3)許可 優先順位 レベル15 (最高)

割り込み間引き回数 0回 (割り込み間引き機能を使用しない)

☐ コンパアマチ割り込み(TGIB3)許可 優先順位 レベル15 (最高)

☐ コンパアマチ割り込み(TGIA4)許可 優先順位 レベル15 (最高)

☐ コンパアマチ割り込み(TGIB4)許可 優先順位 レベル15 (最高)

☒ アンダーフロー割り込み(TCIV4)許可 優先順位 レベル15 (最高)

割り込み間引き回数 0回 (割り込み間引き機能を使用しない)

バッファレジスタと同期クリア動作設定

☐ 同期カウンタクリア時、直前の波形を保持する

バッファレジスタからデンプラレジスタへの転送タイミング 割り込み間引き機能1と連動しない

A/D変換開始トリガ設定

☐ カウンタ値の山でA/D変換開始を要求(MTU3のトリガ信号 TRGA3N)

☐ カウンタ値の谷でA/D変換開始を要求(MTU4のトリガ信号 TRGA4N)

☐ 周期レジスタ値とカウンタ値のコンパアマチによりA/D変換開始を要求 (MTU4のトリガ信号 TRG4ABN)

☐ 周期レジスタAとカウンタの一致によるA/D変換開始を有効にする

A/D変換トリガ出力条件 カウントアップ時の一致で出力

A/D変換開始要求周期レジスタA初期値 65535

周期バッファレジスタA初期値 65535

☐ TGIA3割り込み間引き機能と連動

☐ TCIV4割り込み間引き機能と連動

☐ 周期レジスタBとカウンタの一致によるA/D変換開始を有効にする

A/D変換トリガ出力条件 カウントアップ時の一致で出力

A/D変換開始要求周期レジスタB初期値 65535

周期バッファレジスタB初期値 65535

☐ TGIA3割り込み間引き機能と連動

☐ TCIV4割り込み間引き機能と連動

☐ 周期設定バッファレジスタから周期設定レジスタへ転送する カウンタの山で転送

A/D変換開始要求フレーム同期信号設定

☐ AD5M0端子 要因 要因非選択

☐ AD5M1端子 要因 要因非選択

アンダーフロー割り込みを許可

図 3-24 MTU3、MTU4 の設定 (2/2)

表 3-10 コンポーネントの追加 (MTU6、MTU7)

項目	内容
コンポーネント	相補 PWM モードタイマ
コンフィグレーション名	Config_MTU6_MTU7
動作	相補 PWM モード 2 (谷で転送)
リソース	MTU6_MTU7

The screenshot displays the configuration interface for MTU6 and MTU7. The left sidebar shows a tree view with components like Startup, ジェネリック, Drivers, 入出力ポート, Config_PORT, タイマ, Config_MTU3_MTU4, and Config_MTU6_MTU7. The main panel is divided into '基本設定' (Basic Settings) and '詳細設定' (Detailed Settings).

基本設定 (Basic Settings):

- 同期動作設定:** ☐ このチャネルを同期動作に含める
- TCNT6カウンタ設定:**
 - カウンタクリア要因: カウンタクリアなし
 - カウンタクロックの選択: PCLK/4 (Callout: タイマカウンタクロックは40MHz (PCLK/4))
 - 立上りエッジ: 立上りエッジ
- 外部クロック端子設定:**
 - ☐ MTCLKA端子のノイズフィルタを有効
 - ノイズフィルタクロックの選択: PCLK (Callout: キャリア周期1ms)
- PWM出力設定:**
 - タイマ動作周期: 1 ms (Callout: (実際の値: 1))
 - ☒ デッドタイム許可: デッドタイム 30 us (Callout: (実際の値: 30))
 - MTU6.TGRAレジスタ値: 21200 (Callout: デッドタイム30us)
 - MTU6.TGRBレジスタ値: 16000 (Callout: MTU6.TGRB初期値設定)
 - MTU7.TGRAレジスタ値: 12000 (Callout: MTU7.TGRA初期値設定)
 - MTU7.TGRBレジスタ値: 8000

詳細設定 (Detailed Settings):

- ブラシレスDCモータ制御設定:**
 - ☐ ソフトウェアまたは外部信号入力によるU、V、W相の出力制御を有効にする
 - 出力制御方法: 外部入力
 - 正相出力制御 (初期値): レベル出力
 - 逆相出力制御 (初期値): レベル出力
- 出力端子設定:**
 - ☐ MTIOC6Aトグル出力を有効にする
 - PWM出力レベルの設定のバッファ転送タイミング: カウンタの谷で転送 (Callout: バッファ転送タイミングを設定 カウンタの谷で転送)
 - ☒ U相を許可: MTIOC6B端子の初期出力レベル (正相)
 - アクティブレベル: L (初期出力: H、カウントアップでコンペアマッチで出力: L、ダウンカウントにコンペアマッチ時の出力: H)
 - ☒ U相を許可: MTIOC6D端子の初期出力レベル (逆相)
 - アクティブレベル: L (初期出力: H、カウントアップでコンペアマッチで出力: H、ダウンカウントにコンペアマッチ時の出力: L)
 - ☒ V相を許可: MTIOC7A端子の初期出力レベル (正相)
 - アクティブレベル: L (初期出力: H、カウントアップでコンペアマッチで出力: L、ダウンカウントにコンペアマッチ時の出力: H)
 - ☒ V相を許可: MTIOC7C端子の初期出力レベル (逆相)
 - アクティブレベル: L (初期出力: H、カウントアップでコンペアマッチで出力: H、ダウンカウントにコンペアマッチ時の出力: L)
 - ☐ W相を許可: MTIOC7B端子の初期出力レベル (正相)
 - アクティブレベル: L (初期出力: H、カウントアップでコンペアマッチで出力: L、ダウンカウントにコンペアマッチ時の出力: H)
 - ☐ W相を許可: MTIOC7D端子の初期出力レベル (逆相)
 - アクティブレベル: L (初期出力: H、カウントアップでコンペアマッチで出力: H、ダウンカウントにコンペアマッチ時の出力: L)

Callouts and Legend:

- タイマカウンタクロックは40MHz (PCLK/4)
- キャリア周期1ms
- デッドタイム30us
- MTU6.TGRB初期値設定
- MTU7.TGRA初期値設定
- バッファ転送タイミングを設定 カウンタの谷で転送
- アクティブレベル: Low、初期出力値: High
- 正相: アップカウントコンペアマッチ時はLow出力、ダウンカウントコンペアマッチ時はHigh出力
- 逆相: アップカウントコンペアマッチ時はHigh出力、ダウンカウントコンペアマッチ時はLow出力

図 3-25 MTU6、MTU7 の設定

P93 を汎用入出力ポートとして使用する場合は、以下のとおり PORT を追加してください。

表 3-11 コンポーネントの追加 (PORT)

項目	内容
コンポーネント	ポート
コンフィグレーション名	Config_PORT
リソース	PORT




図 3-26 P93 の設定 (1/2)




図 3-27 P93 の設定 (2/2)

3.4.4 フローチャート

以下にスマート・コンフィグレータによるコード生成後に追加した、処理を示します。

main 関数内でカウントスタート関数 mtu_start を読み出し、カウントをスタートします。




図 3-28 main 関数

カウントスタート関数では、MTU3、MTU4、MTU6、MTU7 のカウントをスタートします。

本関数はスマート・コンフィグレータによるコード生成後、新規作成した関数です。




図 3-29 カウントスタート関数

TCIV4 割り込みハンドラ関数では、現在の P93 の値に応じて、P93 の値を変更します。




図 3-30 TCIV4 割り込みハンドラ関数

3.4.5 関連動作

3.4.5.1 同期動作中の停止

MTU3、MTU4、MTU6、MTU7 を停止する場合は、TSTRA、TSTRB レジスタを使用します。TSTRA レジスタの CST3、CST4 ビットに 0b を設定して MTU3、MTU4 を停止、TSTRB の CST6、CST7 ビットに 0b を設定して MTU6、MTU7 を停止します。

MTU3、MTU4 と MTU6、MTU7 では、停止するタイミングにずれが生じます。

3.4.6 注意事項

3.4.6.1 複数チャネルのカウントスタート

本サンプルコードでは、複数のカウントを同時にスタートするため、mtu_start 関数内でタイマカウンタシンクロスタートレジスタ TCSYSTR の SCH3、SCH4、SCH6、SCH7 ビットを同時に設定しています。

スマート・コンフィグレータで生成される R_Config_MTU3_MTU4_Start、R_Config_MTU6_MTU7_Start 関数を使用した場合、各々の関数読み出しを行うため、カウントスタートタイミングにずれが生じます。

詳細は「RX66T グループ ユーザーズマニュアル ハードウェア編」の「22.2.19 タイマカウンタシンクロスタートレジスタ (TCSYSTR)」を参照してください。

3.4.6.2 相補 PWM モードでのカウント動作停止時のカウンタ値

相補 PWM モードで動作中にカウント動作を停止すると、MTU3.TCNT (MTU6.TCNT) はタイマデッドタイムレジスタ TDDRA (TDDRB) の値、MTU4.TCNT (MTU7.TCNT) は 0000h になります。

詳細は、「RX66T グループ ユーザーズマニュアル ハードウェア編」の「22.6.13 相補 PWM モードでのカウント動作停止時のカウンタ値」を参照してください。

3.4.6.3 相補 PWM モード同期クリアする時の異常動作防止の注意事項

相補 PWM モードで同期クリアする時、異常動作が発生する場合があります。

詳細は、「RX66T グループ ユーザーズマニュアル ハードウェア編」の「22.6.25 相補 PWM モード同期クリアする時の異常動作防止の注意事項」を参照してください。

3.4.6.4 バッファレジスタ更新時の注意事項

相補 PWM モード時のバッファレジスタを更新する時の、それら更新したバッファ値の転送は、MTU3、MTU4 側は MTU4.TGRD への書き込み、MTU6、MTU7 側は MTU7.TGRD への書き込みがそれぞれトリガとなるため、両レジスタへの書き込みタイミングが転送タイミングを跨いだ場合、同時転送とならないので注意してください。

3.5 割り込みによる MTU6、MTU7 のカウンタ同期クリア

- 対象サンプルコードファイル名 : r01an6282_rx66t_mtu3_int_sync.zip

3.5.1 概要

MTU6、MTU7 は TSYCR レジスタを設定することにより、TGImn 割り込み発生タイミング (m = A ~ D、n = 0 ~ 2) を利用して、カウンタクリアすることができます。

本サンプルコードでは、タイマシンクロクリアレジスタ(TSYCR)を使用し、MTU0 の TGIB0 割り込み発生タイミングで MTU7 のカウンタクリアを行う方法を説明します。MTU0、MTU7 は、TCSYSTR レジスタを使用してソフトウェア同期スタートを行います。

以下に、サンプルコードが使用する MTU の設定を示します。

- MTU0 (チャンネル 0)
 - PWM モード 1 を使用
 - 初期出力値は Low
 - キャリア周期は 1ms
 - タイマカウンタクロックは 40MHz (PCLKC/4)
 - MTU0.TGRB を周期レジスタとして使用
 - タイマカウンタクリア要因は MTU0.TGRB コンペアマッチ
 - TGRB コンペアマッチで Low 出力
 - MTU0.TGRA をデューティレジスタとして使用
 - TGRA コンペアマッチで High 出力
- MTU7 (チャンネル 7)
 - PWM モード 1 を使用
 - 初期出力値は Low
 - タイマカウンタクロックは 40MHz (PCLKC/4)
 - カウンタクリアなし
 - MTU7.TGRA をデューティレジスタとして使用
 - TGRA コンペアマッチでトグル出力
 - MTU7.TGRB をデューティレジスタとして使用
 - TGRB コンペアマッチでトグル出力
 - MTU7.TGRC をデューティレジスタとして使用
 - TGRC コンペアマッチでトグル出力
 - MTU7.TGRD をデューティレジスタとして使用
 - TGRD コンペアマッチでトグル出力
 - MTU0 の TGIB0 割り込み発生タイミングでのクリア許可

スマート・コンフィグレータで
設定可能
設定方法は 3.5.3 を
参照してください

本サンプルコードにおける構成を以下に示します。




図 3-31 サンプルコードの構成

3.5.2 動作詳細

本サンプルコードの動作を以下に示します。MTU0、MTU7 を PWM モード 1 に設定し、MTU.TCSYSTR レジスタに 81h を設定して同期スタートします。

MTU0.TGRB は周期レジスタとして使用し、MTU0.TCNT は TGRB のコンペアマッチでカウントクリアされます（下図 ①）。MTU7.TCNT は MTU0.TGRB のコンペアマッチ割り込み（TGIB0）発生タイミングでカウントクリアされます（下図 ②）。①と②のタイミングは同時ではありませんので注意してください。詳細は、3.5.6.2 を参照してください。

MTIOC0A は、MTU0.TGRA のコンペアマッチで High を出力し、MTU0.TGRB のコンペアマッチで Low を出力します。MTIOC7A は、MTU7.TGRA のコンペアマッチおよび MTU7.TGRB のコンペアマッチが発生する度にトグル出力を行います。MTIOC7C は、MTU7.TGRC のコンペアマッチおよび MTU7.TGRD のコンペアマッチが発生する度にトグル出力を行います。




図 3-32 サンプルコードの動作

3.5.3 スマート・コンフィグレータ設定

サンプルコードは、スマート・コンフィグレータを使用して、以下のとおり MTU を追加しています。コンポーネントの追加方法については、「3.1.4 コンポーネントの追加」を参照してください。

表 3-12 コンポーネントの追加 (MTU0)

項目	内容	
コンポーネント	PWM モードタイマ	
コンフィグレーション名	Config_MTU0	Config_MTU7
動作	PWM モード 1	
リソース	MTU0	MTU7

The screenshot displays the MTU0 configuration interface. The left sidebar shows a tree view with 'Config_MTU0' selected. The main area is divided into several sections with various settings and callouts:

- 同期動作設定** (Synchronization Settings):
 - ☐ このチャネルを同期動作に含める (Include this channel in synchronization operation)
- TCNT0カウンタ設定** (TCNT0 Counter Settings):
 - カウンタクリア要因 (Counter clear cause): TGRB0コンペアマッチ (TGRB0を周期レジスタとして使用) (TGRB0 compare match (using TGRB0 as a period register))
 - カウンタクロックの選択 (Counter clock selection): PCLK/4 (Callout: タイマカウンタクリア要因は MTU0. TGRB コンペアマッチ (Timer counter clear cause is MTU0. TGRB compare match))
- 外部クロック端子設定** (External clock terminal settings):
 - MTCLKA端子のノイズフィルタを有効 (Enable noise filter for MTCLKA terminal)
 - MTCLKB端子のノイズフィルタを有効 (Enable noise filter for MTCLKB terminal)
 - MTCLKC端子のノイズフィルタを有効 (Enable noise filter for MTCLKC terminal)
 - MTCLKD端子のノイズフィルタを有効 (Enable noise filter for MTCLKD terminal)
 - ノイズフィルタクロックの選択 (Noise filter clock selection): PCLK
- ジェネラルレジスタの設定** (General register settings):
 - TGRC0: アウトプットコンペアレジスタ (Output compare register)
 - TGRD0: アウトプットコンペアレジスタ (Output compare register)
 - TGRF0: アウトプットコンペアレジスタ (Output compare register)
- 出力端子の設定** (Output terminal settings):
 - MTIOC0A端子: 端子初期出力は0、コンペアマッチで1出力 (Terminal initial output is 0, output 1 on compare match)
 - TGRBコンペアマッチ一致時の動作 (Action on TGRB compare match): MTIOC0A端子から0出力 (Output 0 from MTIOC0A terminal)
 - MTIOC0C端子: 端子出力は無効 (Terminal output is disabled)
 - TGRDコンペアマッチ一致時の動作 (Action on TGRD compare match): MTIOC0C端子から0出力 (Output 0 from MTIOC0C terminal)
- PWM出力設定** (PWM output settings):
 - PWM周期 (PWM period): 1 ms (Callout: キャリア周期1ms (Carrier period 1ms))
 - TGRA初期値 (TGRA initial value): 19999 (Callout: MTU0.TGRA初期値設定 (MTU0.TGRA initial value setting))
 - TGRB初期値 (TGRB initial value): 39999
 - TGRC初期値 (TGRC initial value): 100
 - TGRD初期値 (TGRD initial value): 100
 - TGRE初期値 (TGRE initial value): 100
 - TGRF初期値 (TGRF initial value): 100
- A/D変換開始トリガ設定** (A/D conversion start trigger settings):
 - ☐ TGRAのコンペアマッチにより、開始を要求 (信号のMTU0.TRGAN) (Start request by TGRA compare match (signal MTU0.TRGAN))
 - ☐ TGREのコンペアマッチにより、開始を要求 (信号のTRGON) (Start request by TGRE compare match (signal TRGON))
- 割り込み設定** (Interrupt settings):
 - ☐ TGRAコンペアマッチ割り込み許可 (TGIA0) 優先順位: レベル15 (最高) (TGRA compare match interrupt permission (TGIA0) priority: Level 15 (highest))
 - ☐ TGRBコンペアマッチ割り込み許可 (TGIB0) 優先順位: レベル15 (最高) (TGRB compare match interrupt permission (TGIB0) priority: Level 15 (highest))
 - ☐ TGRCコンペアマッチ割り込み許可 (TGIC0) 優先順位: レベル15 (最高) (TGRC compare match interrupt permission (TGIC0) priority: Level 15 (highest))
 - ☐ TGRDコンペアマッチ割り込み許可 (TGID0) 優先順位: レベル15 (最高) (TGRD compare match interrupt permission (TGID0) priority: Level 15 (highest))
 - ☐ TGREコンペアマッチ割り込み許可 (TGIE0) 優先順位: レベル15 (最高) (TGRE compare match interrupt permission (TGIE0) priority: Level 15 (highest))
 - ☐ TGRFコンペアマッチ割り込み許可 (TGIF0) 優先順位: レベル15 (最高) (TGRF compare match interrupt permission (TGIF0) priority: Level 15 (highest))
 - ☐ オーバーフロー割り込みを許可 (TCIV0) 優先順位: レベル15 (最高) (Allow overflow interrupt (TCIV0) priority: Level 15 (highest))
- A/D変換開始要求フレーム同期信号設定** (A/D conversion start request frame synchronization signal settings):
 - ☐ AD5M0端子 要因: 要因非選択 (AD5M0 terminal cause: Cause not selected)
 - ☐ AD5M1端子 要因: 要因非選択 (AD5M1 terminal cause: Cause not selected)

図 3-33 MTU0 の設定

The screenshot displays the MTU7 configuration interface. The left sidebar shows a tree view with 'Config_MTU7' selected. The main panel is divided into several sections:

- 同期動作設定**: Includes a checkbox for 'このチャネルを同期動作に含める'.
- TCNT7カウンタ設定**: 'カウンタクリア要因' is set to 'カウンタクリアなし'. 'カウンタクロックの選択' is set to 'PCLK/4'. A callout box states: 'タイマカウントクロックは40MHz (PCLK/4)'.
- 外部クロック端子設定**: Includes checkboxes for 'MTCLKA端子のノイズフィルタを有効' and 'MTCLKB端子のノイズフィルタを有効'. 'ノイズフィルタクロックの選択' is set to 'PCLK'.
- ジェネラルレジスタの設定**: 'TGR7' and 'TGRD7' are both set to 'アウトプットコンパレレジスタ'. A callout box states: '端子初期出力はLow コンペアマッチでトグル出力 TGRBコンペアマッチでトグル出力'.
- 出力端子の設定**: 'MTIOC7A端子' and 'MTIOC7C端子' are both set to '端子初期出力は0、コンペアマッチでトグル出力'. 'TGRBコンペアマッチ一致時の動作' and 'TGRDコンペアマッチ一致時の動作' are both set to 'MTIOC7A端子からトグル出力' and 'MTIOC7C端子からトグル出力' respectively.
- PWM出力設定**: 'PWM周期' is 100 μs. 'TGRA初期値' is 1999, 'TGRB初期値' is 7999, 'TGR7初期値' is 11999, and 'TGRD初期値' is 23999. A callout box states: '端子初期出力はLow コンペアマッチでトグル出力 TGRDコンペアマッチでトグル出力'. Another callout box lists: 'MTU7.TGRA初期値設定', 'MTU7.TGRB初期値設定', 'MTU7.TGR7初期値設定', 'MTU7.TGRD初期値設定'.
- A/D変換開始トリガ設定**: Includes checkboxes for 'TGRAのコンペアマッチにより、開始を要求 (信号のMTU7.TRGAN)', 'カウンタと周期レジスタの値の一致でA/D変換開始要求を有効にする (信号のTRG7ABN)', and '周期レジスタAとカウンタの一致によるA/D変換開始を有効にする (信号のTRG7AN)'. Below these are input fields for '周期レジスタA初期値 (TADCORA)', '周期バッファレジスタA初期値 (TADCORA)', '周期レジスタB初期値 (TADCORB)', and '周期バッファレジスタB初期値 (TADCORB)', all set to 65535. A checkbox for '周期設定バッファレジスタから周期設定レジスタへ転送する' is also present.
- 割り込み設定**: Includes checkboxes for 'TGRAコンペアマッチ割り込み許可 (TGIA7)', 'TGRBコンペアマッチ割り込み許可 (TGIB7)', 'TGR7コンペアマッチ割り込み許可 (TGIC7)', 'TGRDコンペアマッチ割り込み許可 (TGID7)', and 'オーバーフロー割り込みを許可 (TCIV7)'. A callout box states: 'MTU0のTGIB0割り込み発生 タイミングでのクリア許可'.
- MTU6, MTU7タイマー同期クリアの設定**: Includes checkboxes for 'MTU0のTGIA0割り込み発生タイミングでのクリア許可', 'MTU0のTGIB0割り込み発生タイミングでのクリア許可' (checked), 'MTU0のTGIC0割り込み発生タイミングでのクリア許可', 'MTU0のTGID0割り込み発生タイミングでのクリア許可', 'MTU1のTGIA1割り込み発生タイミングでのクリア許可', 'MTU1のTGIB1割り込み発生タイミングでのクリア許可', 'MTU2のTGIA2割り込み発生タイミングでのクリア許可', and 'MTU2のTGIB2割り込み発生タイミングでのクリア許可'.
- A/D変換開始要求フレーム同期信号設定**: Includes checkboxes for 'ADSM0端子' and 'ADSM1端子', each with a '要因' dropdown set to '要因非選択'.

図 3-34 MTU7 の設定

3.5.4 フローチャート

以下にスマート・コンフィグレータによるコード生成後に追加した、処理を示します。

main 関数内でカウントスタート関数 `mtu_start` を読み出し、カウントをスタートします。




図 3-35 main 関数

カウントスタート関数では、MTU0、MTU7 のカウントをスタートします。

本関数はスマート・コンフィグレータによるコード生成後、新規作成した関数です。




図 3-36 カウントスタート関数

3.5.5 関連動作

3.5.5.1 複数の同期クリアを使用した場合

本サンプルコードを例に複数の同期クリアを使用した場合を説明します。

MTU7 のスマート・コンフィグレータの設定を以下のように変更します。




図 3-37 MTU7 の設定

設定変更後は図 3-38 のような動作となります。

MTU0.TGRB は周期レジスタとして使用し、MTU0.TCNT は TGRB のコンペアマッチでカウントクリアされます（図 3-38 ①）。MTU7.TCNT は MTU0.TGRA のコンペアマッチ割り込み（TGIA0）発生タイミング（図 3-38 ②）と MTU0.TGRB のコンペアマッチ割り込み（TGIB0）発生タイミング（図 3-38 ③）でカウントクリアされます。MTU0.TGRA のコンペアマッチと②のタイミング、①と③のタイミングは同時ではありませんので注意してください。

MTIOC0A は、MTU0.TGRA のコンペアマッチで High を出力し、MTU0.TGRB のコンペアマッチで Low を出力します。MTIOC7A は、MTU7.TGRA のコンペアマッチおよび MTU7.TGRB のコンペアマッチが発生する度にトグル出力を行います。

MTIOC7C は、MTIOC7A と同様に MTU7.TGRC のコンペアマッチが発生する度にトグル出力を行います（図 3-38 ④）。MTU7.TGRD コンペアマッチが発生する前に MTU7.TCNT がクリアされるため MTU7.TGRD のコンペアマッチは発生せず、出力は変化しません。




図 3-38 設定変更後の動作

3.5.6 注意事項

3.5.6.1 複数チャネルのカウントスタート

本サンプルコードでは、複数のカウントを同時にスタートするため、mtu_start 関数内でタイマカウンタシンクロスタートレジスタ TCSYSTR の SCH0、SCH7 ビットを同時に設定しています。

スマート・コンフィグレータで生成される R_Config_MTU0_Start、R_Config_MTU7_Start 関数を使用した場合、各々の関数読み出しを行うため、カウントスタートタイミングにずれが生じます。

詳細は「RX66T グループ ユーザーズマニュアル ハードウェア編」の「22.2.19 タイマカウンタシンクロスタートレジスタ (TCSYSTR)」を参照してください。

3.5.6.2 割り込み信号タイミング

コンペアマッチ信号とコンペアマッチ割り込み (TGInm (m = A ~ D、n = 0 ~ 7, 9)) のタイミングは同時ではありません。

詳細は「RX66Tグループ ユーザーズマニュアル ハードウェア編」の「22.5.2 割り込み信号タイミング」を参照してください。

3.5.6.3 MTU6 について

本サンプルコードでは MTU7 のカウントクリア動作の確認を行いました。MTU6 も同様のカウントクリアを行うことができます。しかし、本アプリケーションノートで使用しているボード「Renesas Starter Kit for RX66T」は、MTIOC6A (PA1) と MTIOC6C (PA0) に CAN トランシーバが接続されているので、正しい出力結果が得られません。MTU6 の動作確認を行いたい場合は、MTIOC6A (PA1) と MTIOC6C (PA0) を使用しないか、CAN トランシーバと接続しないでください。

3.6 ELC からのイベント入力による同期動作

- 対象サンプルコードファイル名 : r01an6282_rx66t_mtu3_elc_sync.zip

3.6.1 概要

MTU は ELC（イベントリンクコントローラ）を使用し、同期動作（スタート、ストップ）を行うことができます。

本サンプルコードでは、ELC のイベント要因として GPTW0 の GTCCRA コンペアマッチを選択し、MTU0、MTU1 のカウントスタートを行う方法を説明します。MTU1 は、MTU0 のカウンタクリア要因で同期クリアを行います。GPTW1 は、GPTW0 と同時スタートを行い、MTU0 と同じ周期の PWM 出力を行います。

以下に、サンプルコードが使用する GPTW、MTU、ELC の設定を示します。

- GPTW0、GPTW1（チャンネル 0、チャンネル 1）
 - のこぎり波 PWM モードを使用
 - 初期出力値は Low
 - キャリア周期は 100 μ s
 - タイマカウントクロックは 160MHz（PCLKC）
 - GTPR を周期レジスタとして使用
 - カウント方向はアップカウント
 - カウンタ初期値は 0
 - GPTW0.GTCCRA をデューティレジスタとして使用
 - GTIOC0A 端子は PWM 出力端子として使用
 - GTCCRA コンペアマッチでトグル出力
 - 周期の終わりで出力保持
 - GPTW1.GTCCRA をデューティレジスタとして使用
 - GTIOC1A 端子は PWM 出力端子として使用
 - GTCCRA コンペアマッチでトグル出力
 - 周期の終わりでトグル出力
 - ソフトウェア要因カウントスタートを許可
- MTU0（チャンネル 0）
 - PWM モード 1 を使用
 - 初期出力値は Low
 - 同期動作に設定
 - キャリア周期は 100 μ s
 - タイマカウントクロックは 160MHz（PCLKC）
 - MTU0.TGRB を周期レジスタとして使用
 - タイマカウンタクリア要因は MTU0.TGRB コンペアマッチ
 - TGRB コンペアマッチでトグル出力
 - MTU0.TGRA をデューティレジスタとして使用
 - TGRA コンペアマッチでトグル出力
- MTU3（チャンネル 3）
 - PWM モード 1 を使用
 - 初期出力値は Low
 - 同期動作に設定
 - カウンタクリア要因は同期動作をしているチャンネル 0 のカウンタクリア
 - タイマカウントクロックは 160MHz（PCLKC）
 - MTU3.TGRA をデューティレジスタとして使用
 - TGRA コンペアマッチでトグル出力
 - MTU3.TGRB をデューティレジスタとして使用
 - TGRB コンペアマッチでトグル出力
- ELC
 - イベントに GPT0・コンペアマッチ A を選択
 - 送信先リソースに MTU0、動作はカウントスタートを選択
 - 送信先リソースに MTU3、動作はカウントスタートを選択

スマート・コンフィグレータで
設定可能

設定方法は 3.6.3 を
参照してください

本サンプルコードにおける構成を以下に示します。




図 3-39 サンプルコードの構成


3.6.2 動作詳細

本サンプルコードの動作を図 3-40 に示します。GPTW0、GPTW1 をのこぎり波 PWM モードに設定し、MTU0、MTU3 を PWM モード 1 に設定します。ELC のイベント要因に GPTW0.コンペアマッチ A を設定し、イベント発生時に MTU0、MTU3 のカウントスタートする設定にします。

以下の 1～8 の順で実行します。

1. GPTW0. GTSTR レジスタに 0003h を設定し、GPTW0、GPTW1 は同期スタートします（図 3-40 ①）。
2. GPTW0.GTCCRA のコンペアマッチが発生し、GTCIA0 が発生します（図 3-40 ②）。
3. GPTW0・コンペアマッチ A（GTCIA0）をイベント要因として、MTU の TSTRA.CST0、CST3 ビットは 1b になり、MTU0、MTU3 の TCNT はカウントを開始します（図 3-40 ③）。
4. MTU0.TGRB のコンペアマッチで MTU0.TCNT はクリアされ、MTU0.TGRB のコンペアマッチで同期クリアが設定されている MTU3.TCNT もクリアされます（図 3-40 ④）。
5. GPTW0・コンペアマッチ A は繰り返し発生しますが、MTU の TSTRA.CST0、CST3 ビットが 1b の間は無効となります（図 3-40 ⑤）。
6. GTCIA0 の発生の 3 回に 1 回毎に MTU の TSTRA.CST0 ビットに 0b を設定し、MTU0.TCNT のカウントを停止します（図 3-40 ⑥）。MTU3.TCNT は次の MTU0.TGRB のコンペアマッチが発生するまでカウントを継続します。
7. MTU0.TCNT のカウント停止時に GPTW0・コンペアマッチ A が発生すると MTU の TSTRA.CST0 ビットは 1b になり、MTU0.TCNT はカウントを開始します。TSTRA.CST3 ビットは 1b のままなので、GTCIA0 の発生は無効となります（図 3-40 ⑦）。
8. 以降 4～7 を繰り返します。

ELC を使用した同期動作の場合、イベント発生モジュール（サンプルコードでは GPTW0）とイベント発生を受けて連携動作を行うモジュール（サンプルコードでは MTU0、MTU3）の動作タイミングは同時ではありませんので注意してください。



注 サンプルコードの波形は PMR レジスタ設定時に初期値出力開始

図 3-40 サンプルコードの動作

3.6.3 スマート・コンフィグレータ設定

サンプルコードは、スマート・コンフィグレータを使用して、以下のとおり GPTW、MTU、ELC を追加しています。コンポーネントの追加方法については、「3.1.4 コンポーネントの追加」を参照してください。

表 3-13 コンポーネントの追加 (GPTW0、GPTW1)

項目	内容	
コンポーネント	汎用 PWM タイマ	
コンフィグレーション名	Config_GPT0	Config_GPT1
作業モード	のこぎり波 PWM モード	
リソース	GPT0	GPT1

タイマカウントクロックは160MHz (PCLKC)

キャリア周期100us

カウント方向はアップカウント
カウンタ初期値は0

GPTW0.GTCCRAをコンペアマッチとして使用
GTCCRAの初期値は1

GTIOC0A端子をPWM出力端子として設定

カウント開始時はLow出力
GPTW0.GTCCRAコンペアマッチでトグル出力
周期の終わりで出力保持

ソフトウェア要因カウントスタートを許可

図 3-41 GPT0 の設定 (1/2)

詳細設定

A/D変換開始要求設定

GTADTRA GTADTRB

☐ コンペアマッチ（アップカウント） A/D変換開始要求許可(GTADTRA)

☐ コンペアマッチ（ダウンカウント） A/D変換開始要求許可(GTADTRA)

コンペアマッチ値(GTADTRA) 100

バッファ動作 バッファ動作しない

バッファ転送タイミング 転送しない

A/D変換開始要求信号モニタ設定

☐ S12AD0値

☐ S12AD1値

GTCCRAコンペアマッチ割り込みを許可

割り込み設定

☒ GTCCRAコンペアマッチ/インプットキャプチャ割り込みを許可(GTCIA0) 優先順位 レベル15（最高）

☐ GTCCRBコンペアマッチ/インプットキャプチャ割り込みを許可(GTCIB0) 優先順位 レベル15（最高）

☐ GTCCRCコンペアマッチ割り込みを許可(GTCIC0) 優先順位 レベル15（最高）

☐ GTCCRDコンペアマッチ割り込みを許可(GTCID0) 優先順位 レベル15（最高）

☐ GTCCREコンペアマッチ割り込みを許可(GTCIE0) 優先順位 レベル15（最高）

☐ GTCCRFコンペアマッチ割り込みを許可(GTCIF0) 優先順位 レベル15（最高）

☐ GTCNTオーバーフロー（GTPRコンペアマッチ）割り込みを許可(GTCIV0) 優先順位 レベル15（最高）

☐ GTCNTアンダフロー割り込みを許可(GTCIU0) 優先順位 レベル15（最高）

割り込み、A/D変換開始要求間引き設定

GTCIV0/GTCIU0割り込み間引き機能 間引きしない

GTCIV0/GTCIU0割り込み間引き回数 間引き回数：1回

☐ GTCIA0をGTCIV0/GTCIU0割り込み間引き機能と連動する

☐ GTCIB0をGTCIV0/GTCIU0割り込み間引き機能と連動する

☐ GTCIC0をGTCIV0/GTCIU0割り込み間引き機能と連動する

☐ GTCID0をGTCIV0/GTCIU0割り込み間引き機能と連動する

☐ GTCIE0をGTCIV0/GTCIU0割り込み間引き機能と連動する

☐ GTCIF0をGTCIV0/GTCIU0割り込み間引き機能と連動する

☐ GTADTRA A/D変換開始要求を、GTCIV0/GTCIU0 割り込み間引き機能と連動する

☐ GTADTRB A/D変換開始要求を、GTCIV0/GTCIU0 割り込み間引き機能と連動する

拡張割り込み間引き設定

拡張割り込み間引きカウンタ1カウント要因 オーバフロー /アンダフロー-両方をカウントして間引き

間引き回数 間引き回数：1回

拡張割り込み間引きカウンタ2カウント要因 オーバフロー /アンダフロー-両方をカウントして間引き

間引き回数 間引き回数：1回

カウンタ2の初期間引き回数 間引き回数：1回

GTCCRA割り込み拡張間引き機能 拡張割り込み間引きカウンタ1または2が0以外でスキップする

GTCCRB割り込み拡張間引き機能 拡張割り込み間引きを行わない

GTCCRC割り込み拡張間引き機能 拡張割り込み間引きを行わない

GTCCRD割り込み拡張間引き機能 拡張割り込み間引きを行わない

GTCCRE割り込み拡張間引き機能 拡張割り込み間引きを行わない

GTCCRF割り込み拡張間引き機能 拡張割り込み間引きを行わない

オーバーフロー割り込み拡張間引き機能 拡張割り込み間引きを行わない

アンダフロー割り込み拡張間引き機能 拡張割り込み間引きを行わない

GTADTRA割り込み拡張間引き機能 拡張割り込み間引きを行わない

GTADTRB割り込み拡張間引き機能 拡張割り込み間引きを行わない

拡張バッファ転送間引き設定

GTCCRAバッファ転送拡張間引き機能 拡張割り込み間引きを行わない

GTCCRBバッファ転送拡張間引き機能 拡張割り込み間引きを行わない

GTPRバッファ転送拡張間引き機能 拡張割り込み間引きを行わない

GTADTRAバッファ転送拡張間引き機能 拡張割り込み間引きを行わない

GTADTRBバッファ転送拡張間引き機能 拡張割り込み間引きを行わない

HRPWM設定

高分解能PWM設定

☐ 高分解能PWM波形を出力許可

☐ 立ち上がり/立ち下がりエッジ調整回路の動作を許可

GTIOC0A端子立ち上がりエッジ調整 PCLKK周期の0/32倍の遅延を適用

GTIOC0A端子立ち下がりエッジ調整 PCLKK周期の0/32倍の遅延を適用

GTIOC0B端子立ち上がりエッジ調整 PCLKK周期の0/32倍の遅延を適用

GTIOC0B端子立ち下がりエッジ調整 PCLKK周期の0/32倍の遅延を適用

図 3-42 GPT0 の設定 (2/2)

コンポーネント

設定

基本設定

カウント設定

クロックソース: PCLKC (160.000 MHz)

タイマ動作周期: 100 μs (キャリア周期100us)

周期レジスタ値(GTPR1): 15999

バッファ動作: バッファ動作しない

カウント方向: アップカウント (カウント方向はアップカウント)

カウンタ初期値: 0 (カウンタ初期値は0)

☐ インプットキャプチャはカウント停止時に動作

コンパスマッチレジスタ、端子設定

GTCCRA: GTCCRAインプットキャプチャ要因 GTCCRB: GTCCRBインプットキャプチャ要因

GTCCRA機能: コンペアマッチ (GPTW1.GTCCRAをコンペアマッチとして使用)

GTCCRA初期値: 7999 (GTCCRA初期値設定)

GTCCRA動作: バッファ動作しない

GTIOC1A端子機能: PWM出力端子 (GTIOC1A端子をPWM出力端子として設定)

☐ ノイズフィルタ

GTIOC1A端子出力デューティ: PCLKC

GTIOC1A端子ネゲート制御: コンペアマッチによって決定

開始/停止時の出力レベル: 禁止

コンペアマッチ時の出力レベル: 開始時0出力、停止時0出力 (カウント開始時はLow出力)

周期の終わりの出力レベル: トグル出力 (GPTW1.GTCCRAコンペアマッチでトグル出力)

デューティサイクル解除後の出力: トグル出力 (周期の終わりでトグル出力)

解除後にデューティを設定したときの出力値

GTCCRC、GTCCRD、GTCCRE、GTCCRF設定

GTCCRC機能: コンペアマッチ (100)

GTCCRD機能: コンペアマッチ (100)

GTCCRE機能: コンペアマッチ (100)

GTCCRF機能: コンペアマッチ (100)

カウントソース設定

カウント開始要因: カウント停止要因: カウンタクリア要因: カウントアップ要因: カウントダウン要因

☒ ソフトウェア要因カウントスタート (ソフトウェア要因カウントスタートを許可)

GTETRG0端子入力エッジ選択: 禁止

GTETRG1端子入力エッジ選択: 禁止

GTETRG2端子入力エッジ選択: 禁止

GTETRG3端子入力エッジ選択: 禁止

GTIOC1A端子立ち上がりエッジ選択: 禁止

GTIOC1A端子立ち下がりエッジ選択: 禁止

GTIOC1B端子立ち上がりエッジ選択: 禁止

GTIOC1B端子立ち下がりエッジ選択: 禁止

☐ ELCAイベント入力 ☐ ELCCイベント入力

☐ ELCEイベント入力 ☐ ELCDイベント入力

☐ ELCCイベント入力 ☐ ELCEイベント入力

☐ ELCCイベント入力 ☐ ELCHイベント入力

出力停止設定

出力停止グループ選択: グループA

☐ 同時High出力停止検出を許可

☐ 同時Low出力停止検出を禁止

図 3-43 GPT1 の設定

表 3-14 コンポーネントの追加 (MTU0、MTU3)

項目	内容	
コンポーネント	PWM モードタイマ	
コンフィグレーション名	Config_MTU0	Config_MTU3
動作	PWM モード 1	
リソース	MTU0	MTU3

The screenshot shows the configuration window for MTU0. The left sidebar lists components under 'コンポーネント' (Components), with 'Config_MTU0' selected. The main area is titled '設定' (Settings) and contains several sections:

- 同期動作設定** (Synchronization Settings): A checkbox 'このチャンネルを同期動作に含める' (Include this channel in synchronization) is checked. A callout points to it with the text 'タイマカウンタクリア要因は MTU0.TGRBコンペアマッチ' (Timer counter clear factor is MTU0.TGRB compare match).
- TCNT0カウンタ設定** (TCNT0 Counter Settings): 'カウンタクリア要因' (Counter clear factor) is set to 'TGRB0コンペアマッチ (TGRB0を周期レジスタとして使用)' (TGRB0 compare match (using TGRB0 as period register)). 'カウンタクロックの選択' (Counter clock selection) is set to 'PCLK'. A callout points to 'PCLK' with the text 'タイマカウントクロックは160MHz (PCLK)' (Timer count clock is 160MHz (PCLK)).
- 外部クロック端子設定** (External clock terminal settings): Noise filter settings for MTCLKA, MTCLKB, MTCLKC, and MTCLKD are shown.
- ジェネラルレジスタの設定** (General register settings): TGRCO, TGRD0, and TGRF0 are set to 'アウトプットコンペアレジスタ' (Output compare register).
- 出力端子の設定** (Output terminal settings): 'MTIOC0A端子' (MTIOC0A terminal) is set to '端子初期出力は0、コンペアマッチでトグル出力' (Terminal initial output is 0, toggle output on compare match). 'TGRBコンペアマッチ一致時の動作' (Action on TGRB compare match) is set to 'MTIOC0A端子からトグル出力' (Toggle output from MTIOC0A terminal). 'MTIOC0C端子' (MTIOC0C terminal) is set to '端子出力は無効' (Terminal output is invalid). 'TGRDコンペアマッチ一致時の動作' (Action on TGRD compare match) is set to 'MTIOC0C端子から0出力' (0 output from MTIOC0C terminal). Callouts point to these settings with the text '端子初期出力はLow コンペアマッチでトグル出力' (Terminal initial output is Low, toggle output on compare match) and 'TGRBコンペアマッチでトグル出力' (Toggle output on TGRB compare match).
- PWM出力設定** (PWM output settings): 'PWM周期' (PWM period) is set to 100 μs. A callout points to it with the text 'キャリア周期100us' (Carrier period 100us). 'TGRA初期値' (TGRA initial value) is set to 7999. A callout points to it with the text 'MTU0.TGRA初期値設定' (MTU0.TGRA initial value setting).
- A/D変換開始トリガ設定** (A/D conversion start trigger settings): 'TGRAのコンペアマッチにより、開始を要求 (信号のMTU0.TRGAN)' (Request start by TGRA compare match (signal MTU0.TRGAN)) is checked.
- 割り込み設定** (Interrupt settings): Various compare match interrupt settings (TGIA0, TGIB0, TGIC0, TGID0, TGIE0, TGIF0, TCIV0) are shown, all set to '優先順位' (Priority) and 'レベル15 (最高)' (Level 15 (highest)).
- A/D変換開始要求フレーム同期信号設定** (A/D conversion start request frame synchronization signal settings): 'ADSM0端子' (ADSM0 terminal) and 'ADSM1端子' (ADSM1 terminal) are set to '要因' (Factor) and '要因非選択' (Factor not selected).

図 3-44 MTU0 の設定




図 3-45 MTU3 の設定

表 3-15 コンポーネントの追加 (ELC)

項目	内容
コンポーネント	イベントリンクコントローラ
コンフィグレーション名	Config_ELC
リソース	ELC




図 3-46 ELC の設定

3.6.4 フローチャート

以下にスマート・コンフィグレータによるコード生成後に追加した、処理を示します。

main 関数内では、ELC を有効にし、カウントスタート関数 gpt_start を読み出し、カウントをスタートします。割り込み発生回数フラグ (g_int_cnt) の値が STOP_INTERVAL (サンプルコードでは 3 に設定) と同じ場合、MTU0 のカウントをストップし、MTU0.TCNT をクリアし、割り込み発生回数フラグを 0 に更新します。

本サンプルコードでは以下の変数を使用します。

- g_int_cnt : 割り込み発生した回数を保持するための変数

本サンプルコードでは以下の定数を使用します。

- STOP_INTERVAL : MTU0 停止を行う間隔を決める設定値




図 3-47 main 関数

カウントスタート関数では、GTCIA0 割り込みを有効にし、GPT0、GPT1 のカウントをスタートします。

本関数はスマート・コンフィグレータによるコード生成後、新規作成した関数です。




図 3-48 カウントスタート関数

GTCIA0 割り込みハンドラ関数では、割り込み発生回数フラグを+1 します。




図 3-49 GTCIA0 割り込みハンドラ関数

3.6.5 注意事項

3.6.5.1 複数チャネルのカウントスタート

本サンプルコードでは、GPTW0、GPTW1 のカウントを同時にスタートするため、gpt_start 関数内でタイマソフトウェアスタートレジスタ GTSTR の CSTRT0、CSTRT1 ビットを同時に設定しています。

スマート・コンフィグレータで生成される R_Config_GPTm_Start (m = 0, 1) 関数を使用した場合、各々の関数読み出しを行うため、カウントスタートタイミングにずれが生じます。

詳細は「RX66T グループ ユーザーズマニュアル ハードウェア編」の「24.3.8.1 ソフトウェアによる同期動作」を参照してください。

3.6.5.2 ELC からのイベント信号による動作

本サンプルコードでは ELC からイベント信号を受信した際にカウントスタート動作を行う方法を説明しました。MTU は連携動作として他にもカウントリスタート（カウンタクリア）動作、インプットキャプチャ動作を行うことができます。

詳細は、RX66T グループ ユーザーズマニュアル ハードウェア編」の「22.8.2 ELC からのイベント信号受信によるアクション動作」を参照してください。

3.6.5.3 ELC イベント入力時のタイマモードレジスタ設定の注意事項

MTU を ELC の送信先リソースに設定する場合は、該当チャネルのタイマモードレジスタ (TMDR) は初期値 (00h) に設定してください。

詳細は、「RX66T グループ ユーザーズマニュアル ハードウェア編」の「22.6.26 ELC イベント入力の時タイマモードレジスタ設定の注意事項」を参照してください。

3.6.5.4 ELC へのイベント信号出力

本サンプルコードでは ELC からイベント信号を受信した動作を説明しましたが、MTU から ELC に割り込み要求信号をイベント信号として出力することができます。

詳細は、RX66T グループ ユーザーズマニュアル ハードウェア編」の「19. イベントリンクコントローラ (ELC)」、「22.8.1 ELC へのイベント信号出力」を参照してください。

3.6.5.5 ELC からのイベント信号受信による動作に関する注意事項

MTU をイベントリンクによるカウントスタート動作、カウントリスタート（カウンタクリア）動作で使用するときは、注意事項があります。

詳細は、「RX66T グループ ユーザーズマニュアル ハードウェア編」の「22.8.3 ELC からのイベント信号受信による動作に関する注意事項」を参照してください。

4. GPTW サンプルコード

4.1 共通

4.1.1 サンプルコード一覧

本アプリケーションノートは、スマート・コンフィグレータを使用した以下のサンプルコードを用意しています。

サンプルコードはルネサスエレクトロニクスホームページから入手してください。

表 4-1 GPTW サンプルコード一覧

名称	サンプルコードの使用条件	参照
のこぎり波 PWM モード時のソフトウェアによる同期動作 r01an6282_rx66t_gptw_sawtooth_pwm_sync.zip	- のこぎり波 PWM モード - ソフトウェア (GTSTR レジスタ) 同期スタート - ソフトウェア (GTSTP、GTCLR レジスタ) 同期ストップ/クリア	4.2
のこぎり波 PWM モード時のソフトウェアによる同期動作 (位相シフト) r01an6282_rx66t_gptw_sawtooth_pwm_sync_shift.zip	- のこぎり波 PWM モード - ソフトウェア (GTSTR レジスタ) 同期スタート - ソフトウェア (GTSTP、GTCLR レジスタ) 同期ストップ/クリア - GTCNT カウンタ値による位相シフト	4.3
三角波 PWM モード時のソフトウェアによる同期動作 (位相シフト) r01an6282_rx66t_gptw_triangle_sync_shift.zip	- 三角波 PWM モード 1 - ソフトウェア (GTSTR レジスタ) 同期スタート - GTCNT カウンタ値による位相シフト	4.4
ELC からのイベント入力による同期動作 r01an6282_rx66t_gptw_sawtooth_1st_elc_sync.zip	- のこぎり波 PWM モード - ハードウェア (ELC) 同期スタート - ハードウェア (ELC) 同期ストップ/クリア	4.5
外部トリガ入力による同期動作 r01an6282_rx66t_gptw_sawtooth_1st_trigger_sync.zip	- のこぎり波 PWM モード - ハードウェア (外部トリガ) 同期スタート - ハードウェア (外部トリガ) 同期ストップ/クリア	4.6

4.1.2 フォルダ構成

サンプルコードの主なフォルダ構成は以下のとおりです。




図 4-1 GPTW フォルダ構成

4.1.3 ファイル構成

サンプルコードの主なファイル構成は以下のとおりです。

表 4-2 GPTW ファイル構成

ファイル名	内容
[プロジェクト名].c	<u>main 関数</u> メイン関数です スマート・コンフィグレータが空関数を生成します。サンプルコード毎に必要な処理を記述します。
Config_GPTn.c [※]	<u>R Config GPTn Create 関数</u> GPTW の初期設定関数です。 スマート・コンフィグレータの設定に従った初期化関数を、スマート・コンフィグレータが生成します。 本関数の呼び出しはスマート・コンフィグレータが生成します。main 関数前に実行される R_SystemInit 関数から呼び出されます。
	<u>R Config GPTn Start 関数</u> GPTW のカウント開始関数です。 スマート・コンフィグレータが生成する関数です。 サンプルコードでは main 関数から呼び出します。
	<u>R Config GPTn Stop 関数</u> GPTW のカウント停止関数です。 スマート・コンフィグレータが生成する関数です。 サンプルコードでは使用しません。
Config_GPTn_user.c [※]	<u>r Config GPTn Create UserInit 関数</u> GPTW の初期設定用ユーザ関数です。 スマート・コンフィグレータが空関数を生成します。サンプルコード毎に必要な処理を記述します。 本関数は、スマート・コンフィグレータが生成する R_Config_GPTn_Create 関数の最後で呼び出されます。
	<u>r Config GPTn [割り込み名] interrupt 関数</u> 割り込みハンドラ関数です。 スマート・コンフィグレータが空関数を生成します。サンプルコード毎に必要な処理を記述します。
Config_GPTn.h [※]	GPTW 関連関数が定義されたヘッダファイルです。 本ファイルはスマート・コンフィグレータが生成する r_smc_entry.h ファイルでインクルードされています。 GPTW 関連関数を使用する場合は、r_smc_entry.h ファイルをインクルードします。


※：n はチャネル番号

4.1.4 コンポーネントの追加

サンプルコードは、スマート・コンフィグレータを使用して、以下のとおり GPTW を追加しています。

表 4-3 コンポーネントの追加

項目	内容
コンポーネント	汎用 PWM タイマ（下図①）
コンフィグレーション名	サンプルコードでは初期設定名を使用しています
作業モード	各サンプルコードの章を参照してください（下図②）
リソース	各サンプルコードの章を参照してください（下図③）



4.1.5 端子設定

スマート・コンフィグレータで端子を設定する例を図 4-3 に示します。

端子の設定は、GPTW の設定後に行います。GPTW の設定は、各サンプルコードの「スマート・コンフィグレータ設定」を参照してください。

端子設定は、スマート・コンフィグレータが生成する R_Config_GPTn_Create 関数内で行われます。




図 4-3 端子設定

4.1.6 割り込み設定

スマート・コンフィグレータで割り込みを設定する例を図 4-4 に示します。選択型割り込み A の詳細は、「RX66T グループ ユーザーズマニュアル ハードウェア編」の「14.4.5.1 選択型割り込み A」を参照してください。

割り込み設定は、GPTW の設定後に行います。GPTW の設定は、各サンプルコードの「スマート・コンフィグレータ設定」を参照してください。

割り込み設定は、スマート・コンフィグレータが生成する R_Config_GPTn_Create 関数、R_Config_GPTn_Start 関数、R_Config_GPTn_Stop 関数内で行われます。

割り込みハンドラ関数は、スマート・コンフィグレータが生成する Config_GPTn_user.c ファイル内に、r_Config_GPTn_[割り込み名]_interrupt の名称で作成されます。




図 4-4 割り込み設定

スマート・コンフィグレータの割り込みタブの初期設定において、GPTW の割り込みは GTCIE0、GTCIF0、GDTE0 のみが選択されています。コンポーネントタブで設定した割り込みを使用するには、割り込みタブでの選択が必要です。以下に選択が不足していた場合の状態とエラーメッセージを示します。




図 4-5 割り込み設定（割り込み選択の不足）

4.2 のこぎり波 PWM モード時のソフトウェアによる同期動作

- 対象サンプルコードファイル名 : r01an6282_rx66t_gptw_sawtooth_pwm_sync.zip

4.2.1 概要

GPTW ののこぎり波 PWM モードで、GTSTR レジスタを使用した同期スタート、GTSTP レジスタを使用した同期ストップ、GTCLR レジスタを使用した同期クリアを行うことができます。

本サンプルコードでは MTU0（チャンネル 0）のコンペアマッチ割り込みに応じて、ソフトウェア要因による GPTW0~GPTW3（チャンネル 0~チャンネル 3）のカウント同期スタートと同期ストップ/クリアを繰り返すサンプルコードについて説明します。

以下に、サンプルコードが使用する MTU と GPTW の設定を示します。

- MTU0（チャンネル 0）
 - ノーマルモードタイマを使用
 - 初期出力値は Low
 - キャリア周期は 200μs
 - タイマカウントクロックは 160MHz（PCLKC）
 - TGRA を周期レジスタとして使用
 - タイマカウンタクリア要因は TGRA コンペアマッチ
 - TGRA コンペアマッチでトグル出力
- GPTW0~GPTW3（チャンネル 0~チャンネル 3）
 - のこぎり波 PWM モードを使用
 - カウント開始時は Low 出力、停止時は Low 出力
 - 周期の終わりで Low 出力
 - キャリア周期は 400μs
 - タイマカウントクロックは 160MHz（PCLKC）
 - GTPR を周期レジスタとして使用
 - カウント方向はアップカウント
 - カウンタ初期値は 0
 - GPTWn.GTCCRA をデューティレジスタとして使用（n = 0~3）
 - GTIOCnA 端子を PWM 出力端子として使用
 - GPTWn.GTCCRA コンペアマッチで High 出力
 - GPTWn.GTCCRB をデューティレジスタとして使用（n = 0~3）
 - GTIOCnB 端子を PWM 出力端子として使用
 - GPTWn.GTCCRB コンペアマッチで High 出力
 - ソフトウェア要因カウントスタート、ソフトウェア要因カウントストップ、ソフトウェア要因カウンタクリアを許可

スマート・コンフィグレータで
設定可能

設定方法は 4.2.3 を
参照してください

本サンプルコードにおける構成を以下に示します。




図 4-6 サンプルコードの構成

4.2.2 動作詳細

本サンプルコードの動作を図 4-7 に示します。MTU0 の TGRA を周期レジスタとして使用し、TGRA のコンペアマッチ割り込み発生時に GPTW0～GPTW3 のカウント同期スタート、または同期ストップ／クリアを設定します。

- 同期スタート

最初の TGRA コンペアマッチ割り込み発生時にソフトウェアスタートレジスタ GPTW0.GTSTR を設定し GPTW0～GPTW3 は同期してカウントスタートします（図 4-7 ①）。

- 同期ストップ／クリア

3 回目の TGRA コンペアマッチ割り込み発生時にソフトウェアストップレジスタ GPTW0.GTSTP とソフトウェアクリアレジスタ GPTW0.GTCLR を設定し、GPTW0～GPTW3 は同期してカウントストップ、カウンタクリアされます（図 4-7 ②）。




図 4-7 サンプルコードの動作

4.2.3 スマート・コンフィグレータ設定

サンプルコードは、スマート・コンフィグレータを使用して、以下のとおり MTU と GPTW を追加しています。MTU のコンポーネントの追加方法については「3.1.4 コンポーネントの追加」を、GPTW のコンポーネントの追加方法については「4.1.4 コンポーネントの追加」を参照してください。

表 4-4 コンポーネントの追加 (MTU0)

項目	内容
コンポーネント	ノーマルモードタイマ
コンフィグレーション名	Config_MTU0
インプットキャプチャ/ アウトプットコンペア端子	2 端子
リソース	MTU0

The screenshot displays the MTU0 configuration interface. On the left, a tree view shows the configuration path: **コンポーネント** > **スタートアップ** > **ジェネリック** > **r_bsp** > **ドライバ** > **タイマ** > **Config_MTU0**.

The main configuration area includes the following sections and settings:

- 同期動作設定**: ☐ このチャネルを同期動作に含める
- TCNT0カウンタ設定**:
 - カウンタクリア要因: TGRA0コンペアマッチ/インプットキャプチャ (TGRA0を周期レジスタとして使用)
 - カウンタクロックの選択: PCLK (立上りエッジ)
- 外部クロック端子設定**:
 - ☐ MTCLKA端子のノイズフィルタを有効
 - ☐ MTCLKB端子のノイズフィルタを有効
 - ☐ MTCLKC端子のノイズフィルタを有効
 - ☐ MTCLKD端子のノイズフィルタを有効
 - ノイズフィルタクロックの選択: PCLK
- ジェネラルレジスタの設定**:

レジスタ	設定	値	単位	注釈
TGRA0	アウトプットコンペアレジスタ	200	μs	(実際の値: 200)
TGRB0	アウトプットコンペアレジスタ	100	μs	(実際の値: 100)
TGRC0	アウトプットコンペアレジスタ	100	μs	(実際の値: 100)
TGRD0	アウトプットコンペアレジスタ	100	μs	(実際の値: 100)
TGRE0	アウトプットコンペアレジスタ	100	μs	(実際の値: 100)
TGRF0	アウトプットコンペアレジスタ	100	μs	(実際の値: 100)
- 入出力端子の設定**:

端子	初期出力	コンペアマッチでトグル出力	ノイズフィルタ使用
MTIOC0A端子	端子初期出力は0、コンペアマッチでトグル出力	☒	☐
MTIOC0B端子	端子出力は無効	☐	☐
MTIOC0C端子	端子出力は無効	☐	☐
MTIOC0D端子	端子出力は無効	☐	☐
- ノイズフィルタ設定**:
 - ノイズフィルタクロックの選択: PCLK
- A/D変換開始トリガ設定**:
 - ☐ TGRAのインプットキャプチャ/コンペアマッチにより、開始を要求 (信号のMTU0.TRGAN)
 - ☐ TGREのコンペアマッチにより、開始を要求 (信号のTRGON)
- 割り込み設定**:

割り込み許可	優先順位
☒ TGRAインプットキャプチャ/コンペアマッチ割り込み許可 (TGIA0)	レベル15 (最高)
☐ TGRBインプットキャプチャ/コンペアマッチ割り込み許可 (TGIB0)	レベル15 (最高)
☐ TGRCインプットキャプチャ/コンペアマッチ割り込み許可 (TGIC0)	レベル15 (最高)
☐ TGRDインプットキャプチャ/コンペアマッチ割り込み許可 (TGID0)	レベル15 (最高)
☐ TGREコンペアマッチ割り込み許可 (TGIE0)	レベル15 (最高)
☐ TGRFコンペアマッチ割り込み許可 (TGIF0)	レベル15 (最高)
☐ オーバフロー割り込みを許可 (TCIV0)	レベル15 (最高)

Callouts in the image highlight the following specific settings:

- タイマカウンタクリア要因は TGRAコンペアマッチ**: Points to the counter clear factor setting.
- タイマカウントクロックは160MHz (PCLKC)**: Points to the counter clock selection.
- キャリア周期200μs**: Points to the TGRA0 period register value.
- 端子初期出力はLow コンペアマッチでトグル出力**: Points to the MTIOC0A output configuration.
- TGRAコンペアマッチ割り込みを許可**: Points to the TGRA interrupt enable checkbox.

At the bottom, a tabbed interface shows: 概要 | ボード | クロック | システム | **コンポーネント** | 端子 | 割り込み.

図 4-8 MTU0 の設定

表 4-5 コンポーネントの追加 (GPTW0~GPTW3)

項目	内容			
コンポーネント	汎用 PWM タイマ			
コンフィグレーション名	Config_GPT0	Config_GPT1	Config_GPT2	Config_GPT3
作業モード	のこぎり波 PWM モード			
リソース	GPT0	GPT1	GPT2	GPT3

図 4-9~図 4-12 に Config_GPT0 の設定を示します。GPT1~GPT3 の設定も基本同様です。出力するデューティ比が異なるため、各チャネルの GTCCRA、GTCCRB 設定値が異なります。

タイマカウンタクロックは160MHz (PCLKC)

キャリア周期400μs

カウント方向はアップカウント

カウンタ初期値は0

GPTW0.GTCCRAをコンペアマッチとして使用
GPTW0.GTCCRA初期値設定

GTIOC0A端子をPWM出力端子として設定

カウント開始時はLow出力、停止時はLow出力
GPTW0.GTCCRAコンペアマッチでHigh出力
周期の終わりでLow出力

ソフトウェア要因カウントスタートを許可

図 4-9 GPT0 の設定 (1/4)

カウントソース設定	
カウント開始要因	カウント停止要因
☒ ソフトウェア要因カウンタストップ	
ソフトウェア要因カウンタストップを許可	
GTETRG0C端子入力エッジ選択	禁止
GTETRGD端子入力エッジ選択	禁止
GTIOC0A端子立ち上がりエッジ選択	禁止
GTIOC0A端子立ち下がりエッジ選択	禁止
GTIOC0B端子立ち上がりエッジ選択	禁止
GTIOC0B端子立ち下がりエッジ選択	禁止
☐ ELCAイベント入力	☐ ELCBイベント入力
☐ ELCCイベント入力	☐ ELCDイベント入力
☐ ELCEイベント入力	☐ ELCFイベント入力
☐ ELCGイベント入力	☐ ELCHイベント入力

図 4-10 GPT0 の設定 (2/4)

カウントソース設定	
カウント開始要因	カウント停止要因
☒ ソフトウェア要因カウンタクリア	
ソフトウェア要因カウンタクリアを許可	
GTETRG0C端子入力エッジ選択	禁止
GTETRGD端子入力エッジ選択	禁止
GTIOC0A端子立ち上がりエッジ選択	禁止
GTIOC0A端子立ち下がりエッジ選択	禁止
GTIOC0B端子立ち上がりエッジ選択	禁止
GTIOC0B端子立ち下がりエッジ選択	禁止
☐ ELCAイベント入力	☐ ELCBイベント入力
☐ ELCCイベント入力	☐ ELCDイベント入力
☐ ELCEイベント入力	☐ ELCFイベント入力
☐ ELCGイベント入力	☐ ELCHイベント入力

図 4-11 GPT0 の設定 (3/4)

コンペアマッチレジスタ、端子設定	
GTCCRA	GTCCRB
GTCCRB機能	コンペアマッチ
バッファ動作	バッファ動作しない
GTIOC0B端子機能	PWM出力端子
☐ ノイズフィルタ	PCLKC
GTIOC0B端子出力デューティ	コンペアマッチによって決定
GTIOC0B端子ネゲート制御	禁止
開始/停止時の出力レベル	開始時0出力、停止時0出力
コンペアマッチ時の出力レベル	1出力
周期の終わり時の出力レベル	0出力
デューティサイクル解除後の出力	解除後にデューティを設定したときの出力値

19199

GPTW0.GTCCRBをコンペアマッチとして使用
GPTW0.GTCCRB初期値設定

GTIOC0B端子をPWM出力端子として設定

カウント開始時はLow出力、停止時はLow出力
GPTW0.GTCCRBコンペアマッチでHigh出力
周期の終わりでLow出力

図 4-12 GPT0 の設定 (4/4)

4.2.4 フローチャート

以下にスマート・コンフィグレータによるコード生成後に追加した、main 関数の処理を示します。




図 4-13 main 関数

TGIA0 割り込みハンドラ関数では、現在の割り込み発生回数に応じて、GPTW の同期スタート、または同期ストップ／クリアの制御レジスタを設定します。

本サンプルコードでは以下の変数を使用します。

- s_int_cnt : 同期スタートと同期ストップ／クリア動作を繰り返すための割り込み発生カウンタ変数




図 4-14 TGIA0 割り込みハンドラ関数

4.2.5 注意事項

4.2.5.1 複数チャネルのカウントスタート

本サンプルコードでは、GPTW0～GPTW3 のカウントを同時にスタートするため、`r_Config_MTU0_tgia0_interrupt` 関数内でタイマソフトウェアスタートレジスタ GTSTR の CSTRT0～CSTRT3 ビットを同時に設定しています。

スマート・コンフィグレータで生成される `R_Config_GPTm_Start` ($m = 0 \sim 3$) 関数を使用した場合、各々の関数読み出しを行うため、カウントスタートタイミングにずれが生じます。

詳細は「RX66T グループ ユーザーズマニュアル ハードウェア編」の「24.3.8.1 ソフトウェアによる同期動作」を参照してください。

4.2.5.2 ソフトウェアによるチャネル間の同期動作設定レジスタ

各チャネルの GTSTR、GTSTP、GTCLR レジスタは、共通のレジスタであり、どのチャネルのレジスタを更新しても、1b を書き込んだビット位置のチャネルの動作を行うことが可能です。0b の書き込みによる、カウンタの動作の変更およびレジスタ値の変更は発生しません。

詳細は「RX66T グループ ユーザーズマニュアル ハードウェア編」の「24.2.2 汎用 PWM タイマソフトウェアスタートレジスタ (GTSTR)」、「24.2.3 汎用 PWM タイマソフトウェアストップレジスタ (GTSTP)」、「24.2.4 汎用 PWM タイマソフトウェアクリアレジスタ (GTCLR)」を参照してください。

4.2.5.3 イベントの優先順序

本サンプルコードでは、GTSTR、GTSTP の複数ビットを同時に 1b にすることでソフトウェアによる同期スタート/ストップを実現しています。

GTSSR、GTPSR で設定されたハードウェア要因によるスタート/ストップと CPU 書き込み (GTSTR 書き込み/GTSTP 書き込み) が競合した場合、CPU 書き込みが優先されます。

詳細は「RX66T グループ ユーザーズマニュアル ハードウェア編」の「24.10.5 イベントの優先順序(2) GTCR.CST ビット」を参照してください。

4.3 のこぎり波 PWM モード時のソフトウェアによる同期動作（位相シフト）

- 対象サンプルコードファイル名：r01an6282_rx66t_gptw_sawtooth_pwm_sync_shift.zip

4.3.1 概要

GPTW ののこぎり波 PWM モードで、GTSTR レジスタを使用した同期スタート、GTSTP レジスタを使用した同期ストップを行うことができます。カウントスタート前に各チャンネルの GTCNT カウンタ値を設定して同期スタートをすると、各チャンネル間に位相差をつけたカウントスタートを行うことができます。

本サンプルコードではスマート・コンフィグレータでカウンタ初期値を設定しチャンネル間の位相差をつけ、ソフトウェア要因による GPTW0～GPTW3（チャンネル 0～チャンネル 3）の同期スタートと同期ストップ／クリアを繰り返すサンプルコードについて説明します。

以下に、サンプルコードが使用する MTU と GPTW の設定を示します。

- MTU0（チャンネル 0）
 - ノーマルモードタイマを使用
 - 初期出力値は Low
 - キャリア周期は 200μs
 - タイマカウントクロックは 160MHz（PCLKC）
 - TGRA を周期レジスタとして使用
 - タイマカウンタクリア要因は TGRA コンペアマッチ
 - TGRA コンペアマッチでトグル出力
- GPTW0～GPTW3（チャンネル 0～チャンネル 3）
 - のこぎり波 PWM モードを使用
 - カウント開始時は Low 出力、停止時は Low 出力
 - 周期の終わりで Low 出力
 - キャリア周期は 400μs
 - タイマカウントクロックは 160MHz（PCLKC）
 - GTPR を周期レジスタとして使用
 - カウント方向はアップカウント
 - GPTW0 カウンタ初期値は 9599（周期の 15%）
 - GPTW1 カウンタ初期値は 6399（周期の 10%）
 - GPTW2 カウンタ初期値は 3199（周期の 5%）
 - GPTW3 カウンタ初期値は 0
 - GPTWn.GTCCRA をデューティレジスタとして使用（n = 0～3）
 - GTIOCnA 端子を PWM 出力端子として使用
 - GPTWn.GTCCRA コンペアマッチで High 出力
 - GPTWn.GTCCRB をデューティレジスタとして使用（n = 0～3）
 - GTIOCnB 端子を PWM 出力端子として使用
 - GPTWn.GTCCRB コンペアマッチで High 出力
 - ソフトウェア要因カウントスタート、ソフトウェア要因カウントストップ、ソフトウェア要因カウンタクリアを許可

スマート・コンフィグレータで
設定可能
設定方法は 4.3.3 を
参照してください

本サンプルコードにおける構成を以下に示します。




図 4-15 サンプルコードの構成

4.3.2 動作詳細

本サンプルコードの動作を図 4-16 に示します。MTU0 の TGRA を周期レジスタとして使用し、TGRA のコンペアマッチ割り込み発生時に GPTW0～GPTW3 のカウント同期スタート、または同期ストップ／クリアを設定します。


- 同期スタート

最初の TGRA コンペアマッチ割り込み（TGIA0）発生時に GPTW0.GTSTR を設定することで、GPTW0～GPTW3 は各チャネルのカウンタ初期値から同期してカウントを開始し、位相シフトスタート（各チャネル間で位相差をつけたカウントスタート）が可能です（図 4-16 ①）。

2 回目のカウントスタート以降は、設定した各チャネルのカウンタ初期値が同期クリアにより初期化されるため位相差は発生しません（図 4-16 ②）。

- 同期ストップ／クリア

4 回目の TGRA コンペアマッチ割り込み発生時にソフトウェアストップレジスタ GPTW0.GTSTP とソフトウェアクリアレジスタ GPTW0.GTCLR を設定し、GPTW0～GPTW3 は同期してカウントストップ、カウンタクリアされます（図 4-16 ③）。



注 サンプルコードの波形は PMR レジスタ設定時に初期値出力開始

図 4-16 サンプルコードの動作

4.3.3 スマート・コンフィグレータ設定

サンプルコードは、スマート・コンフィグレータを使用して、以下のとおり MTU と GPTW を追加しています。MTU のコンポーネントの追加方法については「3.1.4 コンポーネントの追加」を、GPTW のコンポーネントの追加方法については「4.1.4 コンポーネントの追加」を参照してください。

表 4-6 コンポーネントの追加 (MTU0)

項目	内容
コンポーネント	ノーマルモードタイマ
コンフィグレーション名	Config_MTU0
インプットキャプチャ/ アウトプットコンペア端子	2 端子
リソース	MTU0

The screenshot displays the MTU0 configuration interface. On the left, a tree view shows the configuration path: **コンポーネント** > **スタートアップ** > **ジェネリック** > **r_bsp** > **ドライバ** > **タイマ** > **Config_MTU0**.

The main configuration area includes the following sections:

- 同期動作設定**: ☐ このチャネルを同期動作に含める. Callout: タイマカウンタクリア要因は TGRAコンペアマッチ.
- TCNT0カウンタ設定**:
 - カウンタクリア要因: TGRA0コンペアマッチ/インプットキャプチャ (TGRA0を周期レジスタとして使用).
 - カウンタクロックの選択: PCLK. Callout: タイマカウントクロックは160MHz (PCLKC).
- 外部クロック端子設定**:
 - ☐ MTCLKA端子のノイズフィルタを有効
 - ☐ MTCLKB端子のノイズフィルタを有効
 - ☐ MTCLKC端子のノイズフィルタを有効
 - ☐ MTCLKD端子のノイズフィルタを有効
 - ノイズフィルタクロックの選択: PCLK
- ジェネラルレジスタの設定**:

レジスタ	設定	値	単位	注釈
TGRA0	アウトプットコンペアレジスタ	200	μs	(実際の値: 200)
TGRB0	アウトプットコンペアレジスタ	100	μs	(実際の値: 100)
TGRC0	アウトプットコンペアレジスタ	100	μs	
TGRD0	アウトプットコンペアレジスタ	100	μs	(実際の値: 100)
TGRE0	アウトプットコンペアレジスタ	100	μs	(実際の値: 100)
TGRF0	アウトプットコンペアレジスタ	100	μs	(実際の値: 100)

 Callout: キャリア周期200μs.
- 入出力端子の設定**:

端子	初期出力	コンペアマッチでトグル出力	ノイズフィルタ使用
MTIOC0A端子	端子初期出力は0、コンペアマッチでトグル出力	☒	☐
MTIOC0B端子	端子出力は無効	☐	☐
MTIOC0C端子	端子出力は無効	☐	☐
MTIOC0D端子	端子出力は無効	☐	☐

 Callout: 端子初期出力はLow コンペアマッチでトグル出力.
- ノイズフィルタ設定**:
 - ノイズフィルタクロックの選択: PCLK
- A/D変換開始トリガ設定**:
 - ☐ TGRAのインプットキャプチャ/コンペアマッチにより、開始を要求 (信号のMTU0.TRGAN)
 - ☐ TGREのコンペアマッチにより、開始を要求 (信号のTRGON)
- 割り込み設定**:

割り込み許可	優先順位
☒ TGRAインプットキャプチャ/コンペアマッチ割り込み許可 (TGIA0)	レベル15 (最高)
☐ TGRBインプットキャプチャ/コンペアマッチ割り込み許可 (TGIB0)	レベル15 (最高)
☐ TGRCインプットキャプチャ/コンペアマッチ割り込み許可 (TGIC0)	レベル15 (最高)
☐ TGRDインプットキャプチャ/コンペアマッチ割り込み許可 (TGID0)	レベル15 (最高)
☐ TGREコンペアマッチ割り込み許可 (TGIE0)	レベル15 (最高)
☐ TGRFコンペアマッチ割り込み許可 (TGIF0)	レベル15 (最高)
☐ オーバフロー割り込みを許可 (TCIV0)	レベル15 (最高)

 Callout: TGRAコンペアマッチ割り込みを許可.

At the bottom, a tabbed menu includes: 概要 | ボード | クロック | システム | **コンポーネント** | 端子 | 割り込み.

図 4-17 MTU0 の設定

表 4-7 コンポーネントの追加 (GPTW0~GPTW3)

項目	内容			
コンポーネント	汎用 PWM タイマ			
コンフィグレーション名	Config_GPT0	Config_GPT1	Config_GPT2	Config_GPT3
作業モード	のこぎり波 PWM モード			
リソース	GPT0	GPT1	GPT2	GPT3

図 4-18~図 4-21 に Config_GPT0 の設定を示します。GPT1~GPT3 の設定も基本同様です。チャンネル間に位相差をつけるため、各チャンネルのカウント初期値が異なります。また、出力するデューティ比が異なるため、各チャンネルの GTCCRA、GTCCRB 設定値が異なります。

タイマカウントクロックは160MHz (PCLKC)

キャリア周期400µs

カウント方向はアップカウント

カウンタ初期値は9599

GPTW0.GTCCRAをコンペアマッチとして使用
GPTW0.GTCCRA初期値設定

GTIOC0A端子をPWM出力端子として設定

カウント開始時はLow出力、停止時はLow出力
GPTW0.GTCCRAコンペアマッチでHigh出力
周期の終わりでLow出力

ソフトウェア要因カウントスタートを許可

図 4-18 GPT0 の設定 (1/4)

カウンタソース設定

カウンタ開始要因 カウンタ停止要因 カウンタクリア要因 カウンタアップ要因 カウンタダウン要因

☒ ソフトウェア要因カウンタストップ

ソフトウェア要因カウンタストップを許可

GTETRG端子入力エッジ選択 禁止

GTETRGD端子入力エッジ選択 禁止

GTIOC0A端子立ち上がりエッジ選択 禁止

GTIOC0A端子立ち下がりエッジ選択 禁止

GTIOC0B端子立ち上がりエッジ選択 禁止

GTIOC0B端子立ち下がりエッジ選択 禁止

☐ ELCAイベント入力 ☐ ELCBイベント入力

☐ ELCCイベント入力 ☐ ELCDイベント入力

☐ ELCEイベント入力 ☐ ELCFイベント入力

☐ ELCGイベント入力 ☐ ELCHイベント入力

図 4-19 GPT0 の設定 (2/4)

カウンタソース設定

カウンタ開始要因 カウント停止要因 カウンタクリア要因 カウントアップ要因 カウントダウン要因

☒ ソフトウェア要因カウンタクリア

ソフトウェア要因カウンタクリアを許可

GTETRGC端子入力エッジ選択	禁止
GTETRGD端子入力エッジ選択	禁止
GTIOC0A端子立ち上がりエッジ選択	禁止
GTIOC0A端子立ち下がりエッジ選択	禁止
GTIOC0B端子立ち上がりエッジ選択	禁止
GTIOC0B端子立ち下がりエッジ選択	禁止
☐ ELCAイベント入力	☐ ELCBイベント入力
☐ ELCCイベント入力	☐ ELCDイベント入力
☐ ELCEイベント入力	☐ ELCFイベント入力
☐ ELCGイベント入力	☐ ELCHイベント入力

図 4-20 GPT0 の設定 (3/4)

図 4-21 GPT0 の設定 (4/4)

4.3.4 フローチャート

以下にスマート・コンフィグレータによるコード生成後に追加した、main 関数の処理を示します。




図 4-22 main 関数

TGIA0 割り込みハンドラ関数では、現在の割り込み発生回数に応じて、GPTW の同期スタート、または同期ストップ/クリアの制御レジスタを設定します。

本サンプルコードでは以下の変数を使用します。

- s_int_cnt : 同期スタートと同期ストップ/クリア動作を繰り返すための割り込み発生カウンタ変数




図 4-23 TGIA0 割り込みハンドラ関数

4.3.5 関連動作

4.3.5.1 カウンタ初期値>コンペア値となる位相差を設定した場合

カウンタ初期値にコンペア値より大きい値を設定した場合の位相シフトスタート動作例を以下に示します。

- GPTW0 : カウンタ初期値>GTCCRA、GTCCRB コンペア値
1 周期目はコンペア値より大きい 577Fh からカウントを開始し、GTCCRA、GTCCRB コンペアマッチが発生しないため、波形出力が変化しません（下図 ①）。2 周期目はカウンタ値 0000h からカウントするため、GTCCRA、GTCCRB コンペアマッチが発生し High 出力となります（下図 ②）。
- GPTW1 : カウンタ初期値<GTCCRA、GTCCRB コンペア値
1 周期目はコンペア値より小さい 18FFh からカウントを開始し、GTCCRA、GTCCRB コンペアマッチが発生するため、High 出力となります（下図 ③）。




図 4-24 位相シフトスタート動作例 (GPTW0 : カウンタ初期値>コンペア値)

4.3.5.2 位相シフトスタート後の同期ストップ／クリア操作による出力変化

GPTW0、GPTW1 の位相シフトスタート後、同期ストップまたは同期クリアを行った場合の動作例を以下に示します。

- 位相シフトスタート → 同期ストップ

位相シフトスタート後のカウント中に GPTW0.GTSTP を設定し GPTW0、GPTW1 を同期ストップ（下図 ①）します。次の同期スタート（下図 ②）以降は、ストップ時のカウンタ値からカウントアップするため、設定した位相差は保たれます。

以下の動作例は、GTIOR.OADFLT（OBDFLT）ビットをカウント停止時 Low 出力に設定している場合を示しており、①のストップ時、GPTW0 の端子出力レベルは High から Low に変化し、GPTW1 は Low のまま変化しません（下図 ③）。




図 4-25 位相シフトスタート後の同期ストップ動作例

- 位相シフトスタート → 同期クリア

位相シフトスタート後のカウント中に GPTW0.GTCLR を設定し GPTW0、GPTW1 を同期クリア

(下図 ①) した場合、カウンタ値 0000h からカウントアップするため、設定した位相差は無くなります。

以下の動作例は、GTIOR.GTIOA (GTIOB) ビットを周期の終わりで Low 出力に設定している場合を示しており、①のクリア時、GPTW0 の端子出力レベルは High から Low に変化し、GPTW1 は Low のまま変化しません (下図 ②)。




図 4-26 位相シフトスタート後の同期クリア動作例

4.3.6 注意事項

4.3.6.1 複数チャネルのカウントスタート

本サンプルコードでは、GPTW0～GPTW3 のカウントを同時にスタートするため、`r_Config_MTU0_tgia0_interrupt` 関数内でタイマソフトウェアスタートレジスタ GTSTR の CSTRTO～CSTRT3 ビットを同時に設定しています。

スマート・コンフィグレータで生成される `R_Config_GPTm_Start` ($m = 0 \sim 3$) 関数を使用した場合、各々の関数読み出しを行うため、カウントスタートタイミングにずれが生じます。

詳細は「RX66T グループ ユーザーズマニュアル ハードウェア編」の「24.3.8.1 ソフトウェアによる同期動作」を参照してください。

4.3.6.2 ソフトウェアによるチャネル間の同期動作設定レジスタ

各チャネルの GTSTR、GTSTP、GTCLR レジスタは、共通のレジスタであり、どのチャネルのレジスタを更新しても、1b を書き込んだビット位置のチャネルの動作を行うことが可能です。0b の書き込みによる、カウンタの動作の変更およびレジスタ値の変更は発生しません。

詳細は「RX66T グループ ユーザーズマニュアル ハードウェア編」の「24.2.2 汎用 PWM タイマソフトウェアスタートレジスタ (GTSTR)」、「24.2.3 汎用 PWM タイマソフトウェアストップレジスタ (GTSTP)」、「24.2.4 汎用 PWM タイマソフトウェアクリアレジスタ (GTCLR)」を参照してください。

4.3.6.3 イベントの優先順序

本サンプルコードでは、GTSTR、GTSTP の複数ビットを同時に 1b にすることでソフトウェアによる同期スタート/ストップを実現しています。

GTSSR、GTPSR で設定されたハードウェア要因によるスタート/ストップと CPU 書き込み (GTSTR 書き込み/GTSTP 書き込み) が競合した場合、CPU 書き込みが優先されます。

詳細は「RX66T グループ ユーザーズマニュアル ハードウェア編」の「24.10.5 イベントの優先順序(2) GTCR.CST ビット」を参照してください。

4.3.6.4 カウンタ初期値にコンペアレジスタより大きい値を設定

本サンプルコードでは、全チャネルのカウンタ初期値に初回コンペア値より小さい値を設定しています。

カウンタ初期値に初回コンペア値より大きい値を設定した場合、初回のコンペアマッチが発生せず出力波形が反転して見える場合があります。

詳細は、「4.3.5.1 カウンタ初期値 > コンペア値となる位相差を設定した場合」を参照してください。

4.4 三角波 PWM モード時のソフトウェアによる同期動作（位相シフト）

- 対象サンプルコードファイル名：r01an6282_rx66t_gptw_triangle_sync_shift.zip

4.4.1 概要

4.3 でのこぎり波 PWM モード時、カウントスタート前に各チャンネルの GTCNT カウンタ値を設定して同期スタートをすると、各チャンネル間に位相差をつけたカウントスタートができることを説明しましたが、三角波 PWM モード時も同様に位相差を付けたカウントスタートができます。

本サンプルコードではスマート・コンフィグレータでカウンタ初期値を設定しチャンネル間の位相差をつけ、ソフトウェア要因による GPTW0～GPTW5（チャンネル 0～チャンネル 5）の同期スタートを行い、6 相の相補 PWM を出力するサンプルコードについて説明します。

以下に、サンプルコードが使用する GPTW の設定を示します。

GPTW0～GPTW5（チャンネル 0～チャンネル 5）

- 三角波 PWM モード 1（谷 32 ビット転送）を使用
- 周期の終わりで出力保持
- キャリア周期は 1ms
- タイマカウントクロックは 160MHz（PCLKC）
- GTPR を周期レジスタとして使用
 - カウント方向はアップカウント
 - GPTW0 カウンタ初期値は 40000（周期の 50%）
 - GPTW1 カウンタ初期値は 32000（周期の 40%）
 - GPTW2 カウンタ初期値は 24000（周期の 30%）
 - GPTW3 カウンタ初期値は 16000（周期の 20%）
 - GPTW4 カウンタ初期値は 8000（周期の 10%）
 - GPTW5 カウンタ初期値は 0
- GPTWn.GTCCRA をデューティレジスタとして使用（n = 0～5）
 - GTIOCnA 端子を PWM 出力端子として使用
 - カウント開始時は High 出力、停止時は High 出力
 - GPTWn.GTCCRA コンペアマッチでトグル出力
- GPTWn.GTCCRB をデューティレジスタとして使用（n = 0～5）
 - GTIOCnB 端子を PWM 出力端子として使用
 - カウント開始時は Low 出力、停止時は Low 出力
 - GPTWn.GTCCRB コンペアマッチでトグル出力
- デッドタイム自動生成を使用
- ソフトウェア要因カウントスタートを許可

スマート・コンフィグレータで
設定可能
設定方法は 4.4.3 を
参照してください

本サンプルコードにおける構成を以下に示します。





図 4-27 サンプルコードの構成

4.4.2 動作詳細

本サンプルコードの動作を図 4-28 に示します。ソフトウェアスタートレジスタ GPTW0.GTSTR を設定することで、GPTW0～GPTW5 は各チャネルのカウンタ初期値から同期してカウントを開始し、位相シフトスタート（各チャネル間で位相差をつけたカウントスタート）が可能です（図 4-16 ①）。

また、サンプルコードの端子出力は、位相差を明確にするためデューティ比を均一に設定しています。



注 サンプルコードの波形は PMR レジスタ設定時に初期値出力開始

図 4-28 サンプルコードの動作

4.4.3 スマート・コンフィグレータ設定

サンプルコードは、スマート・コンフィグレータを使用して、以下のとおり GPTW を追加しています。GPTW のコンポーネントの追加方法については「4.1.4 コンポーネントの追加」を参照してください。

表 4-8 コンポーネントの追加 (GPTW0~5)

項目	内容		
コンポーネント	汎用 PWM タイマ		
コンフィグレーション名	Config_GPT0	...	Config_GPT5
作業モード	三角波 PWM モード 1		
リソース	GPT0	...	GPT5

図 4-29、図 4-30 に Config_GPT0 の設定を示します。GPT1~GPT5 の設定も基本同様です。チャンネル間に位相差をつけるため、各チャンネルのカウンタ初期値が異なります。

コンポーネント 設定

基本設定

カウント設定

クロックソース PCLKC 160.000 (MHz)

タイマ動作周期 1 ms (実際の値: 1.000000)

周期レジスタ値(GTPRO) 80000

バッファ動作 バッファ動作しない

カウント方向 アップカウント

カウンタ初期値 40000

☐ インพุットキャプチャはカウント停止時に動作

コンペアマッチレジスタ、端子設定

GTCCRA GTCCRAインพุットキャプチャ要因 GTCCRB GTCCRBインพุットキャプチャ要因

GTCCRA機能 コンペアマッチ 56000

バッファ動作 バッファ動作しない

GTIOC0A端子機能 PWM出力端子

☐ ノイズフィルタ PCLKC

GTIOC0A端子出力デューティ コンペアマッチによって決定

GTIOC0A端子ネゲート制御 禁止

開始/停止時の出力レベル 開始時1出力、停止時1出力

コンペアマッチ時の出力レベル トグル出力

周期の終わり時の出力レベル 出力保持

デューティサイクル解除後の出力 解除後にデューティを設定したときの出力値

GTCCRC、GTCCRD、GTCCRE、GTCCRF設定

GTCCRC機能 コンペアマッチ 100

GTCCRD機能 コンペアマッチ 100

GTCCRE機能 コンペアマッチ 100

GTCCRF機能 コンペアマッチ 100

カウントソース設定

カウント開始要因 カウント停止要因 カウントクリア要因 カウントアップ要因 カウントダウン要因

☒ ソフトウェア要因カウントスタート

GTETRGRD端子入力エッジ選択 禁止

GTIOC0A端子立ち上がりエッジ選択 禁止

GTIOC0A端子立ち下がりエッジ選択 禁止

GTIOC0B端子立ち上がりエッジ選択 禁止

GTIOC0B端子立ち下がりエッジ選択 禁止

☐ ELCAイベント入力 ☐ ELCBイベント入力

☐ ELCCイベント入力 ☐ ELCDイベント入力

☐ ELCEイベント入力 ☐ ELCFイベント入力

☐ ELCGイベント入力 ☐ ELCHイベント入力

出力停止設定

出力停止グループ選択 グループA

デッドタイム自動設定は有効

詳細設定

デッドタイム自動設定

☒ デッドタイム値とGTCCRA0値からGTCCRB0を自動設定する

GTDVU GTDVI

GTDVU値 4800 ☐ バッファを許可(GTDBU)

GTDVI値 0 ☐ バッファを許可(GTDBD)

GTDVU値を設定 GTDVIに同じ値を設定

☐ コンペアマッチ (アップカウント) A/D変換開始要求許可(GIADTRA)

☐ コンペアマッチ (ダウンカウント) A/D変換開始要求許可(GIADTRA)

コンペアマッチ値(GIADTRA) 100

バッファ動作 バッファ動作しない

バッファ転送タイミング 転送しない

概要 | ボード | クロック | システム | コンポーネント | 端子 | 割り込み

図 4-29 GPT0 の設定 (1/2)

コンペアマッチレジスタ、端子設定	
GTCCR0A	GTCCR0B
GTCCR0B機能	コンペアマッチ
バッファ動作	バッファ動作しない
GTIOC0B端子機能	PWM出力端子
☐ ノイズフィルタ	PCLKC
GTIOC0B端子出力デューティ	コンペアマッチによって決定
GTIOC0B端子ネゲート制御	禁止
開始/停止時の出力レベル	開始時0出力、停止時0出力
コンペアマッチ時の出力レベル	トグル出力
周期の終わり時の出力レベル	出力保持
デューティサイクル解除後の出力	解除後にデューティを設定したときの出力値

56000

GPTW0.GTCCR0Bをコンペアマッチとして使用

GTIOC0B端子をPWM出力端子として設定

カウント開始時はLow出力、停止時はLow出力
GPTW0.GTCCR0Bコンペアマッチでトグル出力
周期の終わりで出力保持

図 4-30 GPT0 の設定 (2/2)

4.4.4 フローチャート

以下にスマート・コンフィグレータによるコード生成後に追加した、main 関数の処理を示します。




図 4-31 main 関数

カウントスタート関数では、GPTW0～GPTW5 のカウントをスタートします。

本関数はスマート・コンフィグレータによるコード生成後、新規作成した関数です。




図 4-32 カウントスタート関数

4.4.5 関連動作

4.4.5.1 カウンタ初期値>コンペア値となる位相差を設定した場合

カウンタ初期値にコンペア値より大きい値を設定した場合の位相シフトスタート動作例を以下に示します。

- GPTW0 : カウンタ初期値>GTCCRA、GTCCRB コンペア値
コンペア値より大きい 9C40h からカウントを開始し、カウントアップ中は GTCCRA、GTCCRB コンペアマッチが発生しないため、波形出力が変化しません（下図 ①）。カウントダウン中に GTCCRA、GTCCRB コンペアマッチが発生し、GTIOC0A 端子は Low 出力、GTIOC0B 端子は High 出力となります（下図 ②）。
- GPTW1 : カウンタ初期値<GTCCRA、GTCCRB コンペア値
コンペア値より小さい 7D00h からカウントを開始し、GTCCRA、GTCCRB コンペアマッチが発生するため、GTIOC0A 端子は Low 出力、GTIOC0B 端子は High 出力となります（下図 ③）。




図 4-33 位相シフトスタート動作例 (GPTW0 : カウンタ初期値>コンペア値)

4.4.6 注意事項

4.4.6.1 複数チャネルのカウントスタート

本サンプルコードでは、GPTW0～GPTW5 のカウントを同時にスタートするため、gptw_start 関数内でタイムソフトウェアスタートレジスタ GTSTR の CSTRT0～CSTRT5 ビットを同時に設定しています。

スマート・コンフィグレータで生成される R_Config_GPTm_Start (m = 0～5) 関数を使用した場合、各々の関数読み出しを行うため、カウントスタートタイミングにずれが生じます。

詳細は「RX66T グループ ユーザーズマニュアル ハードウェア編」の「24.3.8.1 ソフトウェアによる同期動作」を参照してください。

4.4.6.2 イベントの優先順序

本サンプルコードでは、GTSTR の複数ビットを同時に 1b にすることでソフトウェアによる同期スタートを実現しています。

GTSSR、GTPSR で設定されたハードウェア要因によるスタート/ストップと CPU 書き込み (GTSTR 書き込み) が競合した場合、CPU 書き込みが優先されます。

詳細は「RX66T グループ ユーザーズマニュアル ハードウェア編」の「24.10.5 イベントの優先順序 (2) GTCR.CST ビット」を参照してください。

4.4.6.3 カウンタ初期値にコンペアレジスタより大きい値を設定

本サンプルコードでは、全チャネルのカウンタ初期値に初回コンペア値より小さい値を設定しています。

カウンタ初期値に初回コンペア値より大きい値を設定した場合、初回のコンペアマッチが発生せず出力波形が反転して見える場合があります。

詳細は、「4.4.5.1 カウンタ初期値>コンペア値となる位相差を設定した場合」を参照してください。

4.5 ELC からのイベント入力による同期動作

- 対象サンプルコードファイル名 : r01an6282_rx66t_gptw_sawtooth_1st_elc_sync.zip

4.5.1 概要

GPTW はハードウェア要因の ELC（イベントリンクコントローラ）イベント入力を使用し、同期動作（スタート、ストップ、クリア）を行うことができます。

本サンプルコードでは、ハードウェア要因の ELC イベント入力を使用し、MTU0（チャンネル 0）のコンペアマッチ割り込みに応じて、GPTW0、GPTW1（チャンネル 0、チャンネル 1）のカウンタ同期スタートと同期ストップ／クリアを繰り返すサンプルコードについて説明します。

以下に、サンプルコードが使用する MTU、GPTW、ELC の設定を示します。

- MTU0 (チャンネル 0)
 - PWM モード 1 を使用
 - 初期出力値は Low
 - キャリア周期は 400 μ s
 - タイマカウントクロックは 160MHz (PCLKC)
 - TGRA をデューティレジスタとして使用
 - TGRA コンペアマッチで High 出力
 - TGRB を周期レジスタとして使用
 - タイマカウンタクリア要因は TGRB コンペアマッチ
 - TGRB コンペアマッチで Low 出力
- GPTW0、GPTW1 (チャンネル 0、チャンネル 1)
 - のこぎり波ワンショットパルスモードを使用
 - カウント開始時は Low 出力、停止時は Low 出力
 - 周期の終わりで出力保持
 - キャリア周期は 200 μ s
 - タイマカウントクロックは 160MHz (PCLKC)
 - GTPR を周期レジスタとして使用
 - カウント方向はアップカウント
 - カウンタ初期値は 0
 - GPTWn.GTCCRA をデューティレジスタとして使用 (n = 0、1)
 - GTIOCnA 端子を PWM 出力端子として使用
 - GPTWn.GTCCRA コンペアマッチでトグル出力
 - GPTWn.GTCCRB をデューティレジスタとして使用 (n = 0、1)
 - GTIOCnB 端子を PWM 出力端子として使用
 - GPTWn.GTCCRB コンペアマッチでトグル出力
 - ダブルバッファレジスタを使用
 - GTCCRC、GTCCRD は GTCCRA のバッファレジスタ
 - GTCCRE、GTCCRF は GTCCRB のバッファレジスタ
 - カウント開始要因は ELCA イベント入力、
カウント停止要因は ELCB イベント入力、
カウントクリア要因は ELCB イベント入力を許可
- ELC
 - イベントに MTU0・コンペアマッチ 0A を選択
 - イベントに MTU0・コンペアマッチ 0B を選択
 - 送信先リソースに GPTW イベント要因 A を選択
 - 送信先リソースに GPTW イベント要因 B を選択

スマート・コンフィグレータで
設定可能
設定方法は 4.5.3 を
参照してください

本サンプルコードにおける構成を以下に示します。




図 4-34 サンプルコードの構成

4.5.2 動作詳細

本サンプルコードの動作を図 4-35 に示します。ELC のイベント要因として MTU0 の TGRA コンペアマッチを ELCA イベント、TGRB コンペアマッチを ELCB イベントに設定します。

- 同期スタート
MTU0 の TGRA コンペアマッチ発生時、ELCA イベント入力により、GPTW0、GPTW1 は同期カウントスタートします。（図 4-35 ①）。
- 同期ストップ／クリア
MTU0 の TGRB コンペアマッチ発生時、ELCB イベント入力により、GPTW0、GPTW1 は同期カウントストップ／クリアします（図 4-35 ②）。

のこぎり波ワンショットパルスモードの詳細は「RX ファミリ MTU3/GPTW を用いた PWM 出力方法 アプリケーションノート」の「4.5.2 動作詳細」を参照してください。




図 4-35 サンプルコードの動作

4.5.3 スマート・コンフィグレータ設定

サンプルコードは、スマート・コンフィグレータを使用して、以下のとおり MTU と GPTW を追加しています。MTU のコンポーネントの追加方法については「3.1.4 コンポーネントの追加」を、GPTW のコンポーネントの追加方法については「4.1.4 コンポーネントの追加」を参照してください。

表 4-9 コンポーネントの追加 (MTU0)

項目	内容
コンポーネント	PWM モードタイマ
コンフィグレーション名	Config_MTU0
動作	PWM モード 1
リソース	MTU0

The screenshot displays the MTU0 configuration interface with several callouts highlighting specific settings:

- 同期動作設定** (Synchronous Operation Setting):
 - ☐ このチャンネルを同期動作に含める (Include this channel in synchronous operation)
- TCNT0カウンタ設定** (TCNT0 Counter Setting):
 - カウンタクリア要因 (Counter Clear Cause): TGRB0コンペアマッチ (TGRB0 Compare Match) [Callout: タイマカウンタクリア要因は TGRBコンペアマッチ]
 - カウンタクロックの選択 (Counter Clock Selection): PCLK [Callout: タイマカウントクロックは160MHz (PCLKC)]
- 外部クロック端子設定** (External Clock Pin Setting):
 - MTCLKA端子のノイズフィルタを有効 (Enable noise filter for MTCLKA pin)
 - MTCLKB端子のノイズフィルタを有効 (Enable noise filter for MTCLKB pin)
 - MTCLKC端子のノイズフィルタを有効 (Enable noise filter for MTCLKC pin)
 - MTCLKD端子のノイズフィルタを有効 (Enable noise filter for MTCLKD pin)
 - ノイズフィルタクロックの選択 (Noise Filter Clock Selection): PCLK
- ジェネラルレジスタの設定** (General Register Setting):
 - TGRC0: アウトプットコンペアレジスタ (Output Compare Register) [Callout: 初期出力値はLow TGRAコンペアマッチでHigh出力]
 - TGRD0: アウトプットコンペアレジスタ
 - TGRF0: アウトプットコンペアレジスタ
- 出力端子の設定** (Output Pin Setting):
 - MTIOC0A端子: 端子初期出力は0、コンペアマッチで1出力 (Pin initial output is 0, output 1 on compare match)
 - TGRBコンペアマッチ一致時の動作 (Action on TGRB compare match): MTIOC0A端子から0出力 (Output 0 from MTIOC0A pin) [Callout: TGRBコンペアマッチでLow出力]
 - MTIOC0C端子: 端子出力は無効 (Pin output is disabled)
 - TGRDコンペアマッチ一致時の動作 (Action on TGRD compare match): MTIOC0C端子から0出力 (Output 0 from MTIOC0C pin)
- PWM出力設定** (PWM Output Setting):
 - PWM周期 (PWM Period): 400 μ s [Callout: キャリア周期400 μ s]
 - TGRA初期値 (TGRA Initial Value): 31999 [Callout: TGRA初期値設定]
 - TGRB初期値 (TGRB Initial Value): 63999
 - TGRC初期値 (TGRC Initial Value): 100
 - TGRD初期値 (TGRD Initial Value): 100
 - TGRE初期値 (TGRE Initial Value): 100
 - TGRF初期値 (TGRF Initial Value): 100
- A/D変換開始トリガ設定** (A/D Conversion Start Trigger Setting):
 - ☐ TGRAのコンペアマッチにより、開始を要求 (信号のMTU0.TRGAN)
 - ☐ TGREのコンペアマッチにより、開始を要求 (信号のTRG0N)
- 割り込み設定** (Interrupt Setting):
 - ☐ TGRAコンペアマッチ割り込み許可 (TGIA0) 優先順位: レベル15 (最高)
 - ☐ TGRBコンペアマッチ割り込み許可 (TGIB0) 優先順位: レベル15 (最高)
 - ☐ TGRCコンペアマッチ割り込み許可 (TGIC0) 優先順位: レベル15 (最高)
 - ☐ TGRDコンペアマッチ割り込み許可 (TGID0) 優先順位: レベル15 (最高)
 - ☐ TGREコンペアマッチ割り込み許可 (TGIE0) 優先順位: レベル15 (最高)
 - ☐ TGRFコンペアマッチ割り込み許可 (TGIF0) 優先順位: レベル15 (最高)
 - ☐ オーバーフロー割り込みを許可 (TCIV0) 優先順位: レベル15 (最高)
- A/D変換開始要求フレーム同期信号設定** (A/D Conversion Start Request Frame Synchronization Signal Setting):
 - ☐ ADSM0端子 要因: 要因非選択
 - ☐ ADSM1端子 要因: 要因非選択

Bottom navigation bar: 概要 | ボード | クロック | システム | コンポーネント | 端子 | 割り込み

図 4-36 MTU0 の設定

表 4-10 コンポーネントの追加（GPTW0、GPTW1）

項目	内容	
コンポーネント	汎用 PWM タイマ	
コンフィグレーション名	Config_GPT0	Config_GPT1
作業モード	のこぎり波ワンショットパルスモード	
リソース	GPT0	GPT1

図 4-37～図 4-40 に Config_GPT0 の設定を示します。GPT1 の設定も基本同様です。

基本設定

カウント設定
 クロックソース: PCLKC (160.000 MHz)
 タイマ動作周期: 200 µs (キャリア周期200µs)
 周期レジスタ値(GTPR0): 31999
 バッファ動作: バッファ動作しない
 カウント方向: アップカウント (カウント方向はアップカウント)
 カウンタ初期値: 0 (カウンタ初期値は0)
☐インプットキャプチャはカウント停止時に動作

コンペアマッチレジスタ、端子設定
 GTCCRA GTCCRAインプットキャプチャ要因 GTCCRB GTCCRBインプットキャプチャ要因

GTCCRA機能: コンペアマッチ (GPTW0.GTCCRAをコンペアマッチとして使用)
 GTCCRA機能: デュアルバッファとして動作する (GPTW0.GTCCRA初期値設定)
 GTIOC0A端子機能: PWM出力端子 (GTIOC0A端子をPWM出力端子として設定)
☐ノイズフィルタ
 GTIOC0A端子出力デューティ: コンペアマッチによって決定
 GTIOC0A端子ネグート制御: 禁止
 開始/停止時の出力レベル: 開始時0出力、停止時0出力
 コンペアマッチ時の出力レベル: トグル出力
 周期の終わり時の出力レベル: 出力保持
 デューティサイクル解除後の出力: 解除後にデューティを設定したときの出力値

GTCCRC、GTCCRD、GTCCRE、GTCCRF設定

GTCCRC機能: GTCCRAバッファレジスタ
 GTCCRD機能: GTCCRAデュアルバッファレジスタ
 GTCCRE機能: GTCCRBバッファレジスタ
 GTCCRF機能: GTCCRBデュアルバッファレジスタ

カウントソース設定
 カウント開始要因 カウント停止要因 カウントクリア要因 カウントアップ要因 カウントダウン要因
☐ソフトウェア要因カウントスタート

GTETRG端子入力エッジ選択: 禁止
 GTETRG端子入力エッジ選択: 禁止
 GTETRG端子入力エッジ選択: 禁止
 GTETRG端子入力エッジ選択: 禁止

GTIOC0B端子立ち下がりエッジ選択: 禁止
☒ELCAイベント入力 (カウント開始要因はELCAイベント入力を設定)
☐ELCCイベント入力
☐ELCEイベント入力
☐ELCGイベント入力
☐ELCBイベント入力
☐ELCDイベント入力
☐ELCFイベント入力
☐ELCHイベント入力

出力停止設定
 出力停止グループ選択: グループA
☐デッドタイムエラー出力停止検出を許可
☐同時High出力停止検出を許可
☐同時Low出力停止検出を禁止

詳細設定

デッドタイム自動設定
☐デッドタイム値とGTCCRA0値からGTCCRB0を自動設定する

デッドタイム波形図

GTDVU値: 0 (バッファを許可(GTDBU))
☐GTDVUと同じ値を、GTDVDにも自動設定する
 GTDVD値: 0 (バッファを許可(GTDBD))

A/D変換開始要求設定
 GTADTRA GTADTRB
☐コンペアマッチ (アップカウント) A/D変換開始要求許可(GTADTRA)
☐コンペアマッチ (ダウンカウント) A/D変換開始要求許可(GTADTRA)
 コンペアマッチ値(GTADTRA): 100
 バッファ動作: バッファ動作しない
 バッファ転送タイミング: 転送しない

図 4-37 GPT0 の設定 (1/4)

カウントソース設定	
カウント開始要因	カウント停止要因
☐ ソフトウェア要因カウンタストップ	
GTETRG A端子入力エッジ選択	禁止
GTETRG B端子入力エッジ選択	禁止
GTETRG C端子入力エッジ選択	禁止
GTETRG D端子入力エッジ選択	禁止
GTIOC0A端子立ち上がりエッジ選択	禁止
GTIOC0B端子立ち上がりエッジ選択	禁止
カウント停止要因はELCBイベント入力を設定	
☐ ELCAイベント入力 ☐ ELCCイベント入力 ☐ ELCEイベント入力 ☐ ELCGイベント入力	☒ ELCBイベント入力 ☐ ELCDイベント入力 ☐ ELCFイベント入力 ☐ ELCHイベント入力

図 4-38 GPT0 の設定 (2/4)

カウントソース設定	
カウント開始要因	カウント停止要因
☐ ソフトウェア要因カウンタクリア	
GTETRG A端子入力エッジ選択	禁止
GTETRG B端子入力エッジ選択	禁止
GTETRG C端子入力エッジ選択	禁止
GTETRG D端子入力エッジ選択	禁止
GTIOC0A端子立ち上がりエッジ選択	禁止
GTIOC0B端子立ち上がりエッジ選択	禁止
カウントクリア要因はELCBイベント入力を設定	
☐ ELCAイベント入力 ☐ ELCCイベント入力 ☐ ELCEイベント入力 ☐ ELCGイベント入力	☒ ELCBイベント入力 ☐ ELCDイベント入力 ☐ ELCFイベント入力 ☐ ELCHイベント入力

図 4-39 GPT0 の設定 (3/4)

コンペアマッチレジスタ、端子設定			
GTCCRA	GTCCRAインプットキャプチャ要因	GTCCRB	GTCCRBインプットキャプチャ要因
GTCCRB機能		コンペアマッチ	16959
バッファ動作		ダブルバッファとして動作する	
GTIOC0B端子機能		PWM出力端子	
☐ ノイズフィルタ		PCLKC	
GTIOC0B端子出力デューティ		コンペアマッチによって決定	
GTIOC0B端子ネゲート制御		禁止	
開始/停止時の出力レベル		開始時0出力、停止時0出力	
コンペアマッチ時の出力レベル		トグル出力	
周期の終わり時の出力レベル		出力保持	
デューティサイクル解除後の出力		解除後にデューティを設定したときの出力値	

GPTW0.GTCCRBをコンペアマッチとして使用
GPTW0.GTCCRB初期値設定

GPTW0.GTCCRBはダブルバッファとして動作

GTIOC0B端子をPWM出力端子として設定

カウント開始時はLow出力、停止時はLow出力
GPTW0.GTCCRBコンペアマッチでトグル出力
周期の終わりで出力保持

図 4-40 GPT0 の設定 (4/4)

ELC のコンポーネントの設定を以下に示します。

表 4-11 コンポーネントの追加 (ELC)

項目	内容
コンポーネント	イベントリンクコントローラ
コンフィグレーション名	Config_ELC1
リソース	ELC



注 GPTW イベント要因は全チャネル共通のため、GPTW0、GPTW1 両チャネル使用することができます。

図 4-41 ELC の設定

4.5.4 フローチャート

以下にスマート・コンフィグレータによるコード生成後に追加した、main 関数の処理を示します。




図 4-42 main 関数

main 関数より前に実行されるユーザ初期化関数 R_Config_GPT0_Create_UserInit で、バッファレジスタの値を設定します。1 周期目の 2 回目のコンペアマッチレジスタ値を設定するため、バッファレジスタ値設定後に強制バッファ転送を行い、テンポラリレジスタ、およびコンペアレジスタの値を設定しています。本関数は、R_Config_GPT0_Create 関数内から呼び出されます。

また、R_Config_GPT1_Create_UserInit も同様の処理を行います。




図 4-43 ユーザ初期化関数

4.5.5 関連動作

4.5.5.1 ELC イベント入力を使用した MTU と GPTW の同期カウントスタート

MTU0 のカウントスタート時に、GPTW0、GPTW1 を同期カウントスタートする動作例を図 4-44 に示します。

- 同期スタート

MTU0 の TGRA コンペアマッチ（TCNT カウント値：“0000h”）発生時、ELCA イベント入力により GPTW0、GPTW1 の同期カウントをスタートします。（図 4-44 ①）。

ELC を使用した同期動作の場合、イベント発生モジュール（サンプルコードでは MTU0）とイベント発生を受けて連携動作を行うモジュール（サンプルコードでは GPTW0、GPTW1）の動作タイミングは同時ではありませんので注意してください。

詳細は、4.5.6.3 を参照してください。




図 4-44 ELC イベント入力に MTU と GPTW の同期動作例

4.5.6 注意事項

4.5.6.1 イベントの優先順序

本サンプルコードでは、ハードウェア要因の ELC イベント入力を使用した同期スタート/ストップを実現しています。

GTSSR、GTPSR で設定されたハードウェア要因によるスタート/ストップと CPU 書き込み（GTSTR 書き込み/GTSTP 書き込み）が競合した場合、CPU 書き込みが優先されます。

詳細は「RX66T グループ ユーザーズマニュアル ハードウェア編」の「24.10.5 イベントの優先順序 (2) GTCR.CST ビット」を参照してください。

4.5.6.2 GTCNT カウンタのスタート/ストップ

同期カウントスタート/ストップにハードウェア要因を使用する場合、スタート要因のイベント入力発生時に GTCR.CST ビットは 1b に、ストップ要因のイベント入力発生時に GTCR.CST ビットは 0b になります。

GTCR.CST ビットが更新されてから TPCS[3:0]ビットで選択されたカウントクロック後に、GTCNT カウンタはスタート/ストップするため、実際に GTCNT カウンタがスタートするまでのイベントは無視され、CST ビットが 0b になったあとにイベントを受け付けたり、割り込みが発生する場合があります。

詳細は「RX66T グループ ユーザーズマニュアル ハードウェア編」の「24.10.4 GTCNT カウンタのスタート/ストップ」を参照してください。

4.5.6.3 ハードウェアカウントスタート、カウントストップ、カウンタクリア動作タイミング

使用するハードウェア要因やクロックに応じて同期動作の開始タイミングが異なります。

詳細は「RX66T グループ ユーザーズマニュアル ハードウェア編」の「24.3.7 ハードウェアカウントスタート、カウントストップ、カウンタクリア動作」を参照してください。

4.5.6.4 GPTW のイベント信号入力時の動作

ELC の ELSR48~ELSR55 レジスタで設定できる 8 個のイベント信号は、GPTW イベント要因 A~H として GPTW の全チャンネルに接続されています。

詳細は「RX66T グループ ユーザーズマニュアル ハードウェア編」の「19.3.4 GPTW のイベント信号入力時の動作」を参照してください。

4.6 外部トリガ入力による同期動作

- 対象サンプルコードファイル名 : r01an6282_rx66t_gptw_sawtooth_1st_trigger_sync.zip

4.6.1 概要

GPTW はハードウェア要因の外部トリガ入力を使用し、同期動作（スタート、ストップ、クリア）を行うことができます。

本サンプルコードではハードウェア要因の外部トリガ入力を使用し、GPTW0、GPTW1（チャンネル 0、チャンネル 1）のカウント同期スタートと同期ストップ／クリアを繰り返すサンプルコードについて説明します。

以下に、サンプルコードが使用する MTU、GPTW、POEG の設定を示します。

- MTU0、MTU1（チャンネル 0、チャンネル 1）
 - ノーマルモードタイマを使用
 - 同期動作に設定
 - キャリア周期は 200μs
 - タイマカウントクロックは 160MHz（PCLKC）
 - MTU0.TGRA を周期レジスタとして使用
 - タイマカウンタクリア要因は MTU0.TGRA コンペアマッチ
 - MTIOCnA 端子の初期出力は Low、MTUn.TGRA コンペアマッチでトグル出力（n = 0、1）
- GPTW0、GPTW1（チャンネル 0、チャンネル 1）
 - のこぎり波ワンショットパルスモードを使用
 - カウント開始時は Low 出力、停止時は Low 出力
 - 周期の終わりで出力保持
 - キャリア周期は 200μs
 - タイマカウントクロックは 160MHz（PCLKC）
 - GTPR を周期レジスタとして使用
 - カウント方向はアップカウント
 - カウンタ初期値は 0
 - GPTWn.GTCCRA をデューティレジスタとして使用（n = 0、1）
 - GTIOCnA 端子を PWM 出力端子として使用
 - GPTWn.GTCCRA コンペアマッチでトグル出力
 - GPTWn.GTCCRB をデューティレジスタとして使用（n = 0、1）
 - GTIOCnB 端子を PWM 出力端子として使用
 - GPTWn.GTCCRB コンペアマッチでトグル出力
 - カウント開始要因は GTETRGA 端子入力立上りエッジ検出、カウント停止要因は GTETRGB 端子入力立上りエッジ検出、カウントクリア要因は GTETRGB 端子入力立上りエッジ検出を設定
- POEG
 - GTETRGA 端子設定を有効
 - GTETRGB 端子設定を有効

スマート・コンフィグレータで
設定可能

設定方法は 4.6.3 を
参照してください

本サンプルコードにおける構成を以下に示します。




図 4-45 サンプルコードの構成

4.6.2 動作詳細

本サンプルコードの動作を以下に示します。出力端子 MTIOC0A (P31) は外部トリガ入力端子 GTETRG A (PB4) に、出力端子 MTIOC1A (P27) は外部トリガ入力端子 GTETRG B (P96) にボード上で接続されています。

- 同期スタート

外部トリガ入力端子 GTETRG A 立上りエッジを検出すると、GPTW0、GPTW1 は同期カウントスタートします (下図 ①)。

- 同期ストップ/クリア

外部トリガ入力端子 GTETRG B 立上りエッジを検出すると、GPTW0、GPTW1 は同期カウントストップ/クリアします (下図 ②)。

のこぎり波ワンショットパルスモードの詳細は「RX ファミリ MTU3/GPTW を用いた PWM 出力方法 アプリケーションノート」の「4.5.2 動作詳細」を参照してください。




図 4-46 サンプルコードの動作 (GTETRG A 端子入力の立ち上がりでスタート、GTETRG B 端子入力の立ち上がりでストップ/クリア時)

4.6.3 スマート・コンフィグレータ設定

サンプルコードは、スマート・コンフィグレータを使用して、以下のとおり MTU と GPTW を追加しています。MTU のコンポーネントの追加方法については「3.1.4 コンポーネントの追加」を、GPTW のコンポーネントの追加方法については「4.1.4 コンポーネントの追加」を参照してください。

表 4-12 コンポーネントの追加 (MTU0、MTU1)

項目	内容	
コンポーネント	ノーマルモードタイマ	
コンフィグレーション名	Config_MTU0	Config_MTU1
入力キャプチャ/ 出力コンペア端子	2 端子	
リソース	MTU0	MTU1

以下に Config_MTU0 の設定を示します。MTU1 の設定も基本同様です。端子出力レベルが異なるため、入出力端子の設定が異なります。

タイマカウンタクリア要因は MTU0.TGRAコンペアマッチ

タイマカウンタクロックは160MHz (PCLKC)

キャリア周期200μs

端子初期出力はLow
コンペアマッチでトグル出力

図 4-47 MTU0 の設定

表 4-13 コンポーネントの追加（GPTW0、GPTW1）

項目	内容	
コンポーネント	汎用 PWM タイマ	
コンフィグレーション名	Config_GPT0	Config_GPT1
作業モード	のこぎり波ワンショットパルスモード	
リソース	GPT0	GPT1

図 4-48～図 4-51 に Config_GPT0 の設定を示します。GPT1 の設定も基本同様です。

基本設定

カウント設定
 クロックソース: PCLKC (160.000 MHz)
 タイマ動作周期: 200 µs
 周期レジスタ値(GTPR0): 31999
 バッファ動作: バッファ動作しない
 カウント方向: アップカウント
 カウンタ初期値: 0
☐ インプットキャプチャはカウント停止時に動作

コンペアマッチレジスタ、端子設定
 GTCCRA GTCCRAインプットキャプチャ要因 GTCCRB GTCCRBインプットキャプチャ要因
 GTCCRA機能: コンペアマッチ (1919)
 バッファ動作: ダブルバッファとして動作する
 GTIOC0A端子機能: PWM出力端子
☐ ノイズフィルタ
 GTIOC0A端子出力デューティ: コンペアマッチによって決定
 GTIOC0A端子ネゲート制御: 禁止
 開始/停止時の出力レベル: 開始時0出力、停止時0出力
 コンペアマッチ時の出力レベル: トグル出力
 周期の終わり時の出力レベル: 出力保持
 デューティサイクル解除後の出力: 解除後にデューティを設定したときの出力値

GTCCRC、GTCCRD、GTCCRE、GTCCRF設定
 GTCCRC機能: GTCCRAバッファレジスタ
 GTCCRD機能: GTCCRAダブルバッファレジスタ
 GTCCRE機能: GTCCRBバッファレジスタ
 GTCCRF機能: GTCCRBダブルバッファレジスタ

カウントソース設定
 カウント開始要因 カウント停止要因 カウンタクリア要因 カウントアップ要因 カウントダウン要因
☐ ソフトウェア要因カウントスタート
 GTETRGA端子入力エッジ選択: 立上りエッジ
 GTETRGB端子入力エッジ選択: 禁止
 GTETRGC端子入力エッジ選択: 禁止
 GTETRGD端子入力エッジ選択: 禁止
 GTIOC0A端子立ち上がりエッジ選択: 禁止
 GTIOC0A端子立ち下がりエッジ選択: 禁止
 GTIOC0B端子立ち上がりエッジ選択: 禁止
 GTIOC0B端子立ち下がりエッジ選択: 禁止
☐ ELCAイベント入力 ☐ ELCBイベント入力
☐ ELCCイベント入力 ☐ ELCDイベント入力
☐ ELCEイベント入力 ☐ ELCFイベント入力
☐ ELCHイベント入力

出力停止設定
 出力停止グループ選択: グループA
☐ デッドタイムエラー出力停止検出を許可
☐ 同時High出力停止検出を許可
☐ 同時Low出力停止検出を禁止

詳細設定

デッドタイム自動設定
☐ デッドタイム値とGTCCRA0値からGTCCRB0を自動設定する
 GTDVU値: 0 ☐ バッファを許可(GTDBU)
☐ GTDVUと同じ値を、GTDVDにも自動設定する
 GTDVG値: 0 ☐ バッファを許可(GTDBD)

A/D変換開始要求設定
 GTADTRA GTADTRB
☐ コンペアマッチ (アップカウント) A/D変換開始要求許可(GTADTRA)
☐ コンペアマッチ (ダウンカウント) A/D変換開始要求許可(GTADTRA)
 コンペアマッチ値(GTADTRA): 100
 バッファ動作: バッファ動作しない
 バッファ転送タイミング: 転送しない

図 4-48 GPT0 の設定 (1/4)

カウントソース設定		カウントクリア要因	カウントアップ要因	カウントダウン要因
☐ ソフトウェア要因カウントストップ				
GTETRG A 端子入力エッジ選択	禁止			
GTETRG B 端子入力エッジ選択	立上りエッジ			
GTETRG C 端子入力エッジ選択	禁止			
GTETRG D 端子入力エッジ選択	禁止			
GTIOC0 A 端子立ち上がりエッジ選択	禁止			
GTIOC0 A 端子立ち下がりエッジ選択	禁止			
GTIOC0 B 端子立ち上がりエッジ選択	禁止			
GTIOC0 B 端子立ち下がりエッジ選択	禁止			
☐ ELCA イベント入力		☐ ELCB イベント入力		
☐ ELCC イベント入力		☐ ELCD イベント入力		
☐ ELCE イベント入力		☐ ELCF イベント入力		
☐ ELCG イベント入力		☐ ELCH イベント入力		

カウント停止要因はGTETRGB端子入力立上りエッジを設定

図 4-49 GPT0 の設定 (2/4)

カウントソース設定		カウントクリア要因	カウントアップ要因	カウントダウン要因
☐ ソフトウェア要因カウントクリア				
GTETRG A 端子入力エッジ選択	禁止			
GTETRG B 端子入力エッジ選択	立上りエッジ			
GTETRG C 端子入力エッジ選択	禁止			
GTETRG D 端子入力エッジ選択	禁止			
GTIOC0 A 端子立ち上がりエッジ選択	禁止			
GTIOC0 A 端子立ち下がりエッジ選択	禁止			
GTIOC0 B 端子立ち上がりエッジ選択	禁止			
GTIOC0 B 端子立ち下がりエッジ選択	禁止			
☐ ELCA イベント入力		☐ ELCB イベント入力		
☐ ELCC イベント入力		☐ ELCD イベント入力		
☐ ELCE イベント入力		☐ ELCF イベント入力		
☐ ELCG イベント入力		☐ ELCH イベント入力		

カウントクリア要因はGTETRGB端子入力立上りエッジを設定

図 4-50 GPT0 の設定 (3/4)

コンペアマッチレジスタ、端子設定		GTCCRB	GTCCRBインプットキャプチャ要因
GTCCRB機能		コンペアマッチ	16959
バッファ動作		ダブルバッファとして動作する	
GTIOC0B端子機能		PWM出力端子	
☐ ノイズフィルタ		PCLKC	
GTIOC0B端子出力デューティ		コンペアマッチによって決定	
GTIOC0B端子ネゲート制御		禁止	
開始/停止時の出力レベル		開始時0出力、停止時0出力	
コンペアマッチ時の出力レベル		トグル出力	
周期の終わり時の出力レベル		出力保持	
デューティサイクル解除後の出力		解除後にデューティを設定したときの出力	

GPTW0.GTCCRBをコンペアマッチとして使用
GPTW0.GTCCRB初期値設定

GPTW0.GTCCRBはダブルバッファとして動作

GTIOC0B端子をPWM出力端子として設定

カウント開始時はLow出力、停止時はLow出力
GPTW0.GTCCRBコンペアマッチでトグル出力
周期の終わりで出力保持

図 4-51 GPT0 の設定 (4/4)

外部トリガ入力端子を使用するため、以下のとおり POEG のコンポーネントを追加します。

表 4-14 コンポーネントの追加 (POEG)

項目	内容
コンポーネント	ポートアウトプットイネーブル
コンフィグレーション名	Config_POEG
リソース	POEG




図 4-52 POEG の設定

4.6.4 フローチャート

以下にスマート・コンフィグレータによるコード生成後に追加した、main 関数の処理を示します。




図 4-53 main 関数

カウントスタート関数では、MTU0、MTU1 のカウントをスタートします。

本関数はスマート・コンフィグレータによるコード生成後、新規作成した関数です。




図 4-54 カウントスタート関数

main 関数より前に実行されるユーザ初期化関数 `R_Config_GPT0_Create_UserInit` で、バッファレジスタの値を設定します。1 周期目の 2 回目のコンペアマッチレジスタ値を設定するため、バッファレジスタ値設定後に強制バッファ転送を行い、テンポラリレジスタ、およびコンペアレジスタの値を設定しています。本関数は、`R_Config_GPT0_Create` 関数内から呼び出されます。

また、`R_Config_GPT1_Create_UserInit` も同様の処理を行います。




図 4-55 ユーザ初期化関数

4.6.5 関連動作

4.6.5.1 1つの外部入力トリガにスタートとストップ／クリアを割り当て

本サンプルコードを例に1つの外部トリガ入力 GTETRGA の立上り／立下りエッジ検出により GPTW0、GPTW1 のカウンタ同期スタートとストップ／クリアを行う動作を説明します。

GPTW0、GPTW1 のスマート・コンフィグレータのカウンタ停止要因とカウンタクリア要因設定を以下のように変更します。

Figure 4-56 displays the configuration interface for GPTW0 and GPTW1, showing the selection of counter stop and clear causes.

Top Screenshot (Counter Stop Cause Configuration):

- Tab: カウンタ停止要因 (Counter Stop Cause)
- Callout: カウンタ停止要因はGTETRGA端子入力立上りエッジを設定 (Set counter stop cause to rising edge of GTETRGA input)
- Configuration:
 - ソフトウェア要因カウンタストップ (Software cause counter stop): ☐
 - GTETRGA端子入力エッジ選択 (GTETRGA input edge selection): 立下りエッジ (Falling edge)
 - GTETRGA端子入力エッジ選択 (GTETRGA input edge selection): 立下りエッジ (Falling edge)
 - GTETRGC端子入力エッジ選択 (GTETRGC input edge selection): 禁止 (Prohibited)
 - GTETRGD端子入力エッジ選択 (GTETRGD input edge selection): 禁止 (Prohibited)
 - GTIOC0A端子立ち上がりエッジ選択 (GTIOC0A rising edge selection): 禁止 (Prohibited)
 - GTIOC0A端子立ち下がりエッジ選択 (GTIOC0A falling edge selection): 禁止 (Prohibited)
 - GTIOC0B端子立ち上がりエッジ選択 (GTIOC0B rising edge selection): 禁止 (Prohibited)
 - GTIOC0B端子立ち下がりエッジ選択 (GTIOC0B falling edge selection): 禁止 (Prohibited)
 - ELCAイベント入力 (ELCA event input): ☐
 - ELCCイベント入力 (ELCC event input): ☐
 - ELCEイベント入力 (ELCE event input): ☐
 - ELCGイベント入力 (ELCG event input): ☐
 - ELCBイベント入力 (ELCB event input): ☐
 - ELCDイベント入力 (ELCD event input): ☐
 - ELCFイベント入力 (ELCF event input): ☐
 - ELCHイベント入力 (ELCH event input): ☐

Bottom Screenshot (Counter Clear Cause Configuration):

- Tab: カウンタクリア要因 (Counter Clear Cause)
- Callout: カウンタクリア要因はGTETRGA端子入力立下りエッジを設定 (Set counter clear cause to falling edge of GTETRGA input)
- Configuration:
 - ソフトウェア要因カウンタクリア (Software cause counter clear): ☐
 - GTETRGA端子入力エッジ選択 (GTETRGA input edge selection): 立下りエッジ (Falling edge)
 - GTETRGA端子入力エッジ選択 (GTETRGA input edge selection): 立下りエッジ (Falling edge)
 - GTETRGC端子入力エッジ選択 (GTETRGC input edge selection): 禁止 (Prohibited)
 - GTETRGD端子入力エッジ選択 (GTETRGD input edge selection): 禁止 (Prohibited)
 - GTIOC0A端子立ち上がりエッジ選択 (GTIOC0A rising edge selection): 禁止 (Prohibited)
 - GTIOC0A端子立ち下がりエッジ選択 (GTIOC0A falling edge selection): 禁止 (Prohibited)
 - GTIOC0B端子立ち上がりエッジ選択 (GTIOC0B rising edge selection): 禁止 (Prohibited)
 - GTIOC0B端子立ち下がりエッジ選択 (GTIOC0B falling edge selection): 禁止 (Prohibited)
 - ELCAイベント入力 (ELCA event input): ☐
 - ELCCイベント入力 (ELCC event input): ☐
 - ELCEイベント入力 (ELCE event input): ☐
 - ELCGイベント入力 (ELCG event input): ☐
 - ELCBイベント入力 (ELCB event input): ☐
 - ELCDイベント入力 (ELCD event input): ☐
 - ELCFイベント入力 (ELCF event input): ☐
 - ELCHイベント入力 (ELCH event input): ☐

図 4-56 GPTW0、GPTW1 の設定

設定変更後は図 4-57 のような動作となります。

- 同期スタート
外部トリガ入力端子 GTETRGA 立上りエッジを検出すると、GPTW0、GPTW1 は同期カウンタスタートします（図 4-57 ①）。
- 同期ストップ／クリア
外部トリガ入力端子 GTETRGA 立下りエッジを検出すると、GPTW0、GPTW1 は同期カウンタストップ／クリアします（図 4-57 ②）。




図 4-57 1つの外部入力トリガを使用した MTU と GPTW の同期動作例 (GTETRGA 端子入力の立ち上がりでスタート、立ち下がりでストップ/クリア時)

4.6.6 注意事項

4.6.6.1 複数チャネルのカウントスタート

本サンプルコードでは、MTU0、MTU1 のカウントを同時にスタートするため、mtu0_mtu1_start 関数内でタイマカウンタシンクロスタートレジスタ TCSYSTR の SCH0、SCH1 ビットを同時に設定しています。

スマート・コンフィグレータで生成される R_Config_MTUm_Start (m = 0, 1) 関数を使用した場合、各々の関数読み出しを行うため、カウントスタートタイミングにずれが生じます。MTU0、MTU1 のカウントを同時にスタートする方法は、タイマスタートレジスタ TSTRA の CST0、CST1 ビットを同時に設定する方法でも実現可能です。

詳細は「RX66T グループ ユーザーズマニュアル ハードウェア編」の「22.2.17 タイマスタートレジスタ (TSTRA, TSTRB, TSTR)」, 「22.2.19 タイマカウンタシンクロスタートレジスタ (TCSYSTR)」を参照してください。

4.6.6.2 イベントの優先順序

本サンプルコードでは、ハードウェア要因の外部トリガ入力を使用した同期スタート/ストップを実現しています。

GTSSR、GTPSR で設定されたハードウェア要因によるスタート/ストップと CPU 書き込み (GTSTR 書き込み/GTSTP 書き込み) が競合した場合、CPU 書き込みが優先されます。

詳細は「RX66T グループ ユーザーズマニュアル ハードウェア編」の「24.10.5 イベントの優先順序 (2) GTCR.CST ビット」を参照してください。

4.6.6.3 GTCNT カウンタのスタート/ストップ

同期カウントスタート/ストップにハードウェア要因を使用する場合、スタート要因のエッジ検出時に GTCR.CST ビットは 1b に、ストップ要因のエッジ検出時に GTCR.CST ビットは 0b になります。

GTCR.CST ビットが更新されてから TPCS[3:0] ビットで選択されたカウントクロック後に、GTCNT カウンタはスタート/ストップするため、実際に GTCNT カウンタがスタートするまでのイベントは無視され、CST ビットが 0b になったあとにイベントを受け付けたり、割り込みが発生する場合があります。

詳細は「RX66T グループ ユーザーズマニュアル ハードウェア編」の「24.10.4 GTCNT カウンタのスタート/ストップ」を参照してください。

4.6.6.4 ハードウェアカウントスタート、カウントストップ、カウンタクリア動作タイミング

使用するハードウェア要因やクロックに応じて同期動作の開始タイミングが異なります。

詳細は「RX66T グループ ユーザーズマニュアル ハードウェア編」の「24.3.7 ハードウェアカウントスタート、カウントストップ、カウンタクリア動作」を参照してください。

5. プロジェクトのインポート方法

サンプルコードは e² studio のプロジェクト形式で提供しています。本章では、e² studio および CS+ へプロジェクトをインポートする方法を示します。インポート完了後、ビルドおよびデバッガの設定を確認してください。

5.1 e² studio での手順

e² studio でご使用になる際は、以下の手順で e² studio にインポートしてください。

(使用する e² studio のバージョンによっては画面が異なる場合があります。)




図 5-1 プロジェクトを e² studio にインポートする方法

5.2 CS+ での手順

CS+ でご使用になる際は、以下の手順で CS+ にインポートしてください。

(使用する CS+ のバージョンによっては画面が異なる場合があります。)




図 5-2 プロジェクトを CS+ にインポートする方法

6. 参考ドキュメント

- ユーザーズマニュアル：ハードウェア
RX66T グループ ユーザーズマニュアル ハードウェア編 (R01UH0749)
(最新版をルネサス エレクトロニクス ホームページから入手してください)
- テクニカルアップデート／テクニカルニュース
(最新版をルネサス エレクトロニクス ホームページから入手してください)
- ユーザーズマニュアル：開発環境
RX ファミリ CC-RX コンパイラ ユーザーズマニュアル (R20UT3248)
(最新版をルネサス エレクトロニクス ホームページから入手してください)
- ユーザーズマニュアル：開発環境
RX66T グループ Renesas Starter Kit ユーザーズマニュアル (R20UT4150)
(最新版をルネサス エレクトロニクス ホームページから入手してください)
- アプリケーションノート
RX ファミリ MTU3/GPTW を用いた PWM 出力方法 (R01AN5995)
(最新版をルネサス エレクトロニクス ホームページから入手してください)

改訂記録

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	Mar.18.22	—	初版

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

1. 静電気対策

CMOS 製品の取り扱いの際は静電気防止を心がけてください。CMOS 製品は強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、当社が出荷梱包に使用している導電性のトレーやマガジンケース、導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。また、CMOS 製品を実装したボードについても同様の扱いをしてください。

2. 電源投入時の処置

電源投入時は、製品の状態は不定です。電源投入時には、LSI の内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. 電源オフ時における入力信号

当該製品の電源がオフ状態のときに、入力信号や入出力ブルアップ電源を入れないでください。入力信号や入出力ブルアップ電源からの電流注入により、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。資料中に「電源オフ時における入力信号」についての記載のある製品は、その内容を守ってください。

4. 未使用端子の処理

未使用端子は、「未使用端子の処理」に従って処理してください。CMOS 製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI 周辺のノイズが印加され、LSI 内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。

5. クロックについて

リセット時は、クロックが安定した後、リセットを解除してください。プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後、に切り替えてください。リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子（または外部発振回路）を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

6. 入力端子の印加波形

入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。CMOS 製品の入力がノイズなどに起因して、 V_{IL} (Max.) から V_{IH} (Min.) までの領域にとどまるような場合は、誤動作を引き起こす恐れがあります。入力レベルが固定の場合はもちろん、 V_{IL} (Max.) から V_{IH} (Min.) までの領域を通過する遷移期間中にチャタリングノイズなどが入らないように使用してください。

7. リザーブアドレス（予約領域）のアクセス禁止

リザーブアドレス（予約領域）のアクセスを禁止します。アドレス領域には、将来の拡張機能用に割り付けられている リザーブアドレス（予約領域）があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

8. 製品間の相違について

型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。同じグループのマイコンでも型名が違くと、フラッシュメモリ、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ輻射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

ご注意書き

1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。回路、ソフトウェアおよびこれらに関連する情報を使用する場合、お客様の責任において、お客様の機器・システムを設計ください。これらの使用に起因して生じた損害（お客様または第三者いずれに生じた損害も含みます。以下同じです。）に関し、当社は、一切その責任を負いません。
2. 当社製品または本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著作権その他の知的財産権に対する侵害またはこれらに関する紛争について、当社は、何らの保証を行うものではなく、また責任を負うものではありません。
3. 当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
4. 当社製品を組み込んだ製品の輸出入、製造、販売、利用、配布その他の行為を行うにあたり、第三者保有の技術の利用に関するライセンスが必要となる場合、当該ライセンス取得の判断および取得はお客様の責任において行ってください。
5. 当社製品を、全部または一部を問わず、改造、改変、複製、リバースエンジニアリング、その他、不適切に使用しないでください。かかる改造、改変、複製、リバースエンジニアリング等により生じた損害に関し、当社は、一切その責任を負いません。
6. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図しております。

標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット等

高品質水準： 輸送機器（自動車、電車、船舶等）、交通制御（信号）、大規模通信機器、金融端末基幹システム、各種安全制御装置等

当社製品は、データシート等により高信頼性、Harsh environment 向け製品と定義しているものを除き、直接生命・身体に危害を及ぼす可能性のある機器・システム（生命維持装置、人体に埋め込み使用するもの等）、もしくは多大な物的損害を発生させるおそれのある機器・システム（宇宙機器と、海底中継器、原子力制御システム、航空機制御システム、プラント基幹システム、軍事機器等）に使用されることを意図しておらず、これらの用途に使用することは想定していません。たとえ、当社が想定していない用途に当社製品を使用したことにより損害が生じても、当社は一切その責任を負いません。

7. あらゆる半導体製品は、外部攻撃からの安全性を 100%保証されているわけではありません。当社ハードウェア／ソフトウェア製品にはセキュリティ対策が組み込まれているものもありますが、これによって、当社は、セキュリティ脆弱性または侵害（当社製品または当社製品が使用されているシステムに対する不正アクセス・不正使用を含みますが、これに限られません。）から生じる責任を負うものではありません。当社は、当社製品または当社製品が使用されたあらゆるシステムが、不正な改変、攻撃、ウイルス、干渉、ハッキング、データの破壊または窃盗その他の不正な侵入行為（「脆弱性問題」といいます。）によって影響を受けないことを保証しません。当社は、脆弱性問題に起因したまたはこれに関連して生じた損害について、一切責任を負いません。また、法令において認められる限りにおいて、本資料および当社ハードウェア／ソフトウェア製品について、商品性および特定目的との合致に関する保証ならびに第三者の権利を侵害しないことの保証を含め、明示または黙示のいかなる保証も行いません。
8. 当社製品をご使用の際は、最新の製品情報（データシート、ユーザーズマニュアル、アプリケーションノート、信頼性ハンドブックに記載の「半導体デバイスの使用上の一般的な注意事項」等）をご確認の上、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他指定条件の範囲内でご使用ください。指定条件の範囲を超えて当社製品をご使用された場合の故障、誤動作の不具合および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は、データシート等において高信頼性、Harsh environment 向け製品と定義しているものを除き、耐放射線設計を行っておりません。仮に当社製品の故障または誤動作が生じた場合であっても、人身事故、火災事故その他社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
10. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。かかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
11. 当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。当社製品および技術を輸出、販売または移転等する場合は、「外国為替及び外国貿易法」その他日本国および適用される外国の輸出管理関連法規を遵守し、それらの定めるところに従い必要な手続きを行ってください。
12. お客様が当社製品を第三者に転売等される場合には、事前に当該第三者に対して、本ご注意書き記載の諸条件を通知する責任を負うものいたします。
13. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
14. 本資料に記載されている内容または当社製品についてご不明な点がございましたら、当社の営業担当者までお問合せください。

注 1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社が直接的、間接的に支配する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

(Rev.5.0-1 2020.10)

本社所在地

〒135-0061 東京都江東区豊洲 3-2-24（豊洲フォレシア）

www.renesas.com

お問合せ窓口

弊社の製品や技術、ドキュメントの最新情報、最寄の営業お問合せ窓口に関する情報などは、弊社ウェブサイトをご覧ください。

www.renesas.com/contact/

商標について

ルネサスおよびルネサスロゴはルネサス エレクトロニクス株式会社の商標です。すべての商標および登録商標は、それぞれの所有者に帰属します。