

RX111グループ

ユーザーズマニュアル ハードウェア編

ルネサス32ビットマイクロコンピュータ RXファミリ/RX100シリーズ

本資料に記載の全ての情報は本資料発行時点のものであり、ルネサス エレクトロニクスは、 予告なしに、本資料に記載した製品または仕様を変更することがあります。 ルネサス エレクトロニクスのホームページなどにより公開される最新情報をご確認ください。

ご注意書き

- 1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、 応用例を説明するものです。お客様の機器・システムの設計において、回路、ソフトウェアお よびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これ らの使用に起因して、お客様または第三者に生じた損害に関し、当社は、一切その責任を負い ません。
- 2. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
- 3. 本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著作権その他の知的財産権に対する侵害に関し、当社は、何らの責任を負うものではありません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 4. 当社製品を改造、改変、複製等しないでください。かかる改造、改変、複製等により生じた損害に関し、当社は、一切その責任を負いません。
- 5. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、 各品質水準は、以下に示す用途に製品が使用されることを意図しております。

標準水準: コンピュータ、OA機器、通信機器、計測機器、AV機器、

家電、工作機械、パーソナル機器、産業用ロボット等

高品質水準: 輸送機器(自動車、電車、船舶等)、交通用信号機器、

防災・防犯装置、各種安全装置等

当社製品は、直接生命・身体に危害を及ぼす可能性のある機器・システム(生命維持装置、人体に埋め込み使用するもの等)、もしくは多大な物的損害を発生させるおそれのある機器・システム(原子力制御システム、軍事機器等)に使用されることを意図しておらず、使用することはできません。 たとえ、意図しない用途に当社製品を使用したことによりお客様または第三者に損害が生じても、当社は一切その責任を負いません。 なお、ご不明点がある場合は、当社営業にお問い合わせください。

- 6. 当社製品をご使用の際は、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件 その他の保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の 故障および事故につきましては、当社は、一切その責任を負いません。
- 7. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
- 8. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
- 9. 本資料に記載されている当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。また、当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途に使用しないでください。当社製品または技術を輸出する場合は、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。
- 10. お客様の転売等により、本ご注意書き記載の諸条件に抵触して当社製品が使用され、その使用から損害が生じた場合、当社は何らの責任も負わず、お客様にてご負担して頂きますのでご了承ください。
- 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
- 注 1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネ サス エレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する 会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注1において定義された当社の開発、製造製品をいいます。

CMOSデバイスの一般的注意事項

入力端子の印加波形

入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。

CMOSデバイスの入力がノイズなどに起因して, VIL (MAX.) からVIH (MIN.) までの領域にとどまるような場合は, 誤動作を引き起こす恐れがあります。入力レベルが固定な場合はもちろん, VIL (MAX.) からVIH (MIN.) までの領域を通過する遷移期間中にチャタリングノイズ等が入らないようご使用ください。

未使用入力の処理

CMOSデバイスの未使用端子の入力レベルは固定してください。

未使用端子入力については、CMOSデバイスの入力に何も接続しない状態で動作させるのではなく、プルアップかプルダウンによって入力レベルを固定してください。また、未使用の入出力端子が出力となる可能性(タイミングは規定しません)を考慮すると、個別に抵抗を介してVpoまたはGNDに接続することが有効です。

資料中に「未使用端子の処理」について記載のある製品については、その内容を守ってください。

静電気対策

MOSデバイス取り扱いの際は静電気防止を心がけてください。

MOSデバイスは強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、当社が出荷梱包に使用している導電性のトレーやマガジン・ケース、または導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。

また、MOSデバイスを実装したボードについても同様の扱いをしてください。

初期化以前の状態

電源投入時,MOSデバイスの初期状態は不定です。

電源投入時の端子の出力状態や入出力設定,レジスタ内容などは保証しておりません。ただし,リセット動作やモード設定で定義している項目については,これらの動作ののちに保証の対象となります。

リセット機能を持つデバイスの電源投入後は、まずリセット動作を実行してください。

電源投入切断順序

内部動作および外部インタフェースで異なる電源を使用するデバイスの場合,原則として内部電源を投入した後に外部電源を投入してください。切断の際には,原則として外部電源を切断した後に内部電源を切断してください。逆の電源投入切断順により,内部素子に過電圧が印加され,誤動作を引き起こしたり,異常電流が流れ内部素子を劣化させたりする場合があります。

資料中に「電源投入切断シーケンス」についての記載のある製品については、その内容を守ってください。

電源OFF時における入力信号

当該デバイスの電源がOFF状態の時に,入力信号や入出力プルアップ電源を入れないでください。 入力信号や入出力プルアップ電源からの電流注入により,誤動作を引き起こしたり,異常電流が流れ内部素子を劣化させたりする場合があります。

資料中に「電源OFF時における入力信号」についての記載のある製品については、その内容を守ってください。

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意 事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

1. 未使用端子の処理

【注意】未使用端子は、本文の「未使用端子の処理」に従って処理してください。

CMOS 製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI 周辺のノイズが印加され、LSI 内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。未使用端子は、本文「未使用端子の処理」で説明する指示に従い処理してください。

2. 電源投入時の処置

【注意】電源投入時は、製品の状態は不定です。

電源投入時には、LSIの内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。

外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。

同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットの かかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. リザーブアドレス(予約領域)のアクセス禁止

【注意】リザーブアドレス(予約領域)のアクセスを禁止します。

アドレス領域には、将来の機能拡張用に割り付けられているリザーブアドレス(予約領域)があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

4. クロックについて

【注意】リセット時は、クロックが安定した後、リセットを解除してください。

プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。

リセット時、外部発振子(または外部発振回路)を用いたクロックで動作を開始するシステムでは、 クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子 (または外部発振回路)を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定し てから切り替えてください。

5. 製品間の相違について

【注意】型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。

同じグループのマイコンでも型名が違うと、内部 ROM、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ輻射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

製品間の仕様の相違点

本 MCU 製品は、パッケージの違いにより、以下のような仕様の相違点があります。

表1 パッケージによる仕様の相違点

÷		仕様差分		
_	7	40ピン以下のパッケージの製品	48ピン以上のパッケージの製品	
9. クロック発生回路			サブクロックの使用の有無に関わらず、コールドスタート時は、サブクロック制御回路を初期化してください。	

本 MCU 製品は、発注型名の違いにより、以下のような仕様の相違点があります。

表2 発注型名による仕様の相違点

章		仕様差分		
_	₹	発注型名 #3A/#UA	発注型名 #30/#U0	
23. リアルタイムクロッ ク (RTCA)	23.2.19 RTCコントロー ルレジスタ3 (RCR3)	b3 b1 1 0 0 : 標準CL用ドライブ能力(新規 追加)	b3 b1 1 0 0:設定しないでください	
30. 12ビットA/Dコン バータ(S12ADb)	30.7.10 アナログ電源端 子他の設定範囲	AVCC0, VCCは独立に設定可能です。	AVCC0 = VCCの制限があります。	
32. 温度セン サ(TEMPSA)	32.2.1 温度センサ校正 データレジスタ (TSCDRH、TSCDRL)	新規追加	なし	
35. フラッシュメモリ	35.4.26 ユニークIDレジ スタn (UIDRn) (n = 0~ 31)	新規追加	なし	

このマニュアルの使い方

1. 目的と対象者

このマニュアルは、本マイコンのハードウェア機能と電気的特性をユーザに理解していただくためのマニュアルです。本マイコンを用いた応用システムを設計するユーザを対象にしています。このマニュアルを使用するには、電気回路、論理回路、マイクロコンピュータに関する基本的な知識が必要です。

このマニュアルは、大きく分類すると、製品の概要、CPU、システム制御機能、周辺機能、電気的特性、 使用上の注意で構成されています。

本マイコンは、注意事項を十分確認の上、使用してください。注意事項は、各章の本文中、各章の最後、注意事項の章に記載しています。

改訂記録は旧版の記載内容に対して訂正または追加した主な箇所をまとめたものです。改訂内容すべてを記録したものではありません。詳細は、このマニュアルの本文でご確認ください。

RX111グループでは次のドキュメントを用意しています。ドキュメントは最新版を使用してください。 最新版はルネサスエレクトロニクスのホームページに掲載されています。

ドキュメントの種類	記載内容	資料名	資料番号
データシート	ハードウェアの概要と電気的特性	RX111グループ データシート	R01DS0190JJ
ユーザーズマニュアル ハードウェア編	ハードウェアの仕様(ピン配置、 メモリマップ、周辺機能の仕様、 電気的特性、タイミング)と動作 説明	RX111 グループ ユーザーズマニュアル ハードウェア編	本ユーザーズマニュアル
ユーザーズマニュアル ソフトウェア編	CPU・命令セットの説明	RXファミリ ユーザーズマニュアル ソフトウェア編	R01US0032JJ
アプリケーションノート	応用例参考プログラムなど	_	_
RENESAS TECHNICAL UPDATE	製品の仕様、ドキュメント等に 関する速報	_	_

2. レジスタの表記

各章において「レジスタの説明」には、ビットの並びを示すビット配置図とビットに設定する内容を 説明するビット機能表があります。使用する記号、用語を以下に説明します。

X.X.X •••• レジスタ

アドレス xxxx xxxxh



x:不定

ビット	シンボル	ビット名	機能	RW
b0	••••0	・・・・ビット (2)	0: ····· 1 (設定しないでください) (3)	(R/W)
b3-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b4	••••4	・・・・ビット	0: • • • • • • • • • • • • • • • • • • •	R
b6-b5	••••[1:0]	・・・・ビット	00:・・・・・ 01:・・・・・ 上記以外は設定しないでください	R/(W) (注1)
b7	_	予約ビット	読んだ場合、その値は不定。書き込みは無効になります	R

(1) R/W : 読み出し/書き込みともに有効です。

R/(W) : 読み出し/書き込みともに有効ですが、書き込みには制限があります。

制限の内容については、各レジスタの説明や注記を参照ください。

R: 読み出しのみ有効です。書き込みは無効になります。

(2) 予約ビットです。書き込みを行う場合には、指定された値を書き込んでください。指定外の値を書き込んだ場合の動作は保証されません。

(3) 設定しないでください。設定した場合の動作は保証されません。

3. 略語および略称の説明

略語/略称	フルスペル	備考
ACIA	Asynchronous Communications Interface Adapter	調歩同期式通信アダプタ
bps	bits per second	転送速度を表す単位、ビット/秒
CRC	Cyclic Redundancy Check	巡回冗長検査
DMA	Direct Memory Access	CPUの命令を介さずに直接データ転送を 行う方式
DMAC	Direct Memory Access Controller	DMA を行うコントローラ
GSM	Global System for Mobile Communications	FDD-TDMAの第二世代携帯電話の方式
Hi-Z	High Impedance	回路が電気的に接続されていない状態
IEBus	Inter Equipment Bus	_
I/O	Input / Output	入出力
IrDA	Infrared Data Association	赤外線通信の業界団体または規格
LSB	Least Significant Bit	最下位ビット
MSB	Most Significant Bit	最上位ビット
NC	Non-Connect	非接続
PWM	Pulse Width Modulation	パルス幅変調
SIM	Subscriber Identity Module	ISO/IEC 7816規格の接触型ICカード
UART	Universal Asynchronous Receiver / Transmitter	調歩同期式シリアルインタフェース
VCO	Voltage Controlled Oscillator	電圧制御発振器

すべての商標および登録商標は、それぞれの所有者に帰属します。 SuperFlash®は、米国Silicon Storage Technology, Inc.の米国、日本などの国における登録商標です。

注意: 本製品はSilicon Storage Technology, Inc. からライセンスを受けたSuperFlash®を使用しています。

目次

特	長		39
1.	概要		40
	1.1 仕	様概要	40
	1.2 製	品一覧	44
	1.3 ブ	ロック図	47
	1.4 端-	子機能	48
	1.5 ピ	ン配置図	51
2.	CPU		65
	2.1 特:	長	65
	2.2 CP	U レジスタセット	66
	2.2.1	汎用レジスタ(R0 ~ R15)	67
	2.2.2	制御レジスタ	67
	2.2.2.	1 割り込みスタックポインタ (ISP) /ユーザスタックポインタ (USP)	68
	2.2.2.	2 割り込みテーブルレジスタ(INTB)	68
	2.2.2.	3 プログラムカウンタ (PC)	68
	2.2.2.	4 プロセッサステータスワード (PSW)	69
	2.2.2.	5 バックアップ PC (BPC)	70
	2.2.2.	6 バックアップ PSW(BPSW)	71
	2.2.2.	7 高速割り込みベクタレジスタ(FINTV)	71
	2.2.3	DSP 機能命令関連レジスタ	71
	2.2.3.	1 アキュムレータ (ACC)	71
	2.3 プ	ロセッサモード	72
	2.3.1	スーパバイザモード	72
	2.3.2	ユーザモード	72
	2.3.3	特権命令	72
	2.3.4	プロセッサモード間の移行	72
		ータタイプ	
	2.5 工	ンディアン	
	2.5.1	エンディアンの設定	
	2.5.2	I/O レジスタアクセス	
	2.5.3	I/O レジスタアクセスの注意事項	
	2.5.4	データ配置	
	2.5.4.	1 レジスタのデータ配置	
	2.5.4.	2 メモリ上のデータ配置	
	2.5.5	命令コード配置の注意事項	
		クタテーブル	
	2.6.1	固定ベクタテーブル	
	2.6.2	可変ベクタテーブル	
		令動作	
	2.7.1	RMPA 命令、ストリング操作命令のデータプリフェッチ	81

	2.8 パ	イプライン	81
	2.8.1	概要	81
	2.8.2	命令とパイプライン処理	83
	2.8.2.	.1 単一のマイクロオペレーションに変換される命令とパイプライン処理	83
	2.8.2	2 複数のマイクロオペレーションに変換される命令とパイプライン処理	85
	2.8.2	3 パイプラインの基本動作	88
	2.8.3	命令処理時間の計算方法	90
	2.8.4	割り込み応答サイクル数	91
3.	動作モー	· F	92
	3.1 動	作モードの種類と選択	92
	3.2 レ	ジスタの説明	93
	3.2.1	モードモニタレジスタ(MDMONR)	93
	3.2.2	システムコントロールレジスタ 1(SYSCR1)	94
	3.3 動	作モードの説明	95
	3.3.1	シングルチップモード	95
	3.3.2	ブートモード	95
	3.3.2.	1 ブートモード (USB インタフェース)	95
	3.3.2.	2 ブートモード (SCI インタフェース)	95
	3.4 動	作モード遷移	95
	3.4.1	モード設定端子のレベルと動作モード遷移	95
4.	アドレス	空間	96
	4.1 P	ドレス空間	96
5.	1/0 レジ	スタ	98
	5.1 I/C) レジスタアドレス一覧(アドレス順)	100
6.	リセット		115
	6.1 概	要	115
	6.2 V	ジスタの説明	117
	6.2.1	リセットステータスレジスタ 0(RSTSR0)	117
	6.2.2	リセットステータスレジスタ 1(RSTSR1)	118
	6.2.3	リセットステータスレジスタ 2(RSTSR2)	119
	6.2.4	ソフトウェアリセットレジスタ(SWRR)	120
	6.3 動	作説明	121
	6.3.1	RES# 端子リセット	121
	6.3.2	パワーオンリセット	121
	6.3.3	電圧監視 1 リセット、電圧監視 2 リセット	123
	6.3.4	独立ウォッチドッグタイマリセット	124
	6.3.5	ソフトウェアリセット	125
	6.3.6	コールドスタート / ウォームスタート判定機能	125
	6.3.7	リセット発生要因の判定	126

7.	オプシ	ョン設定メモリ	127
	7.1	既要	127
	7.2	レジスタの説明	128
	7.2.1	オプション機能選択レジスタ 0(OFSO)	128
	7.2.2	オプション機能選択レジスタ 1(OFS1)	130
	7.2.3	エンディアン選択レジスタ (MDE)	132
	7.3	使用上の注意事項	133
	7.3.1	オプション設定メモリの設定例	133
8.	電圧検	出回路(LVDAa)	134
	8.1	既要	134
	8.2	レジスタの説明	137
	8.2.1	電圧監視 1 回路制御レジスタ 1(LVD1CR1)	137
	8.2.2	電圧監視 1 回路ステータスレジスタ(LVD1SR)	138
	8.2.3	電圧監視 2 回路制御レジスタ 1(LVD2CR1)	139
	8.2.4	電圧監視 2 回路ステータスレジスタ(LVD2SR)	140
	8.2.5	電圧監視回路制御レジスタ(LVCMPCR)	141
	8.2.6	電圧検出レベル選択レジスタ(LVDLVLR)	142
	8.2.7	電圧監視 1 回路制御レジスタ 0(LVD1CR0)	143
	8.2.8	電圧監視 2 回路制御レジスタ 0(LVD2CR0)	144
	8.3	VCC 入力電圧のモニタ	145
	8.3.1	Vdet1 のモニタ	145
	8.3.2	Vdet2 のモニタ	145
	8.4	電圧監視1割り込み、電圧監視1リセット	146
	8.5	電圧監視 2 割り込み、電圧監視 2 リセット	148
	8.6	イベントリンク出力機能	150
	8.6.1	割り込み処理とイベントリンクの関係	150
9.	クロッ	ク発生回路	151
	9.1	既要	151
	9.2	レジスタの説明	153
	9.2.1	システムクロックコントロールレジスタ(SCKCR)	153
	9.2.2	システムクロックコントロールレジスタ 3(SCKCR3)	155
	9.2.3	PLL コントロールレジスタ(PLLCR)	156
	9.2.4	PLL コントロールレジスタ 2(PLLCR2)	157
	9.2.5	メインクロック発振器コントロールレジスタ(MOSCCR)	158
	9.2.6	サブクロック発振器コントロールレジスタ(SOSCCR)	159
	9.2.7	低速オンチップオシレータコントロールレジスタ(LOCOCR)	160
	9.2.8	IWDT 専用オンチップオシレータコントロールレジスタ(ILOCOCR)	161
	9.2.9	高速オンチップオシレータコントロールレジスタ(HOCOCR)	162
	9.2.10	発振安定フラグレジスタ(OSCOVFSR)	163
	9.2.11	発振停止検出コントロールレジスタ(OSTDCR)	165

	9.2.12	発振停止検出ステータスレジスタ (OSTDSR)	166
	9.2.13	メインクロック発振器ウェイトコントロールレジスタ(MOSCWTCR)	167
	9.2.14	高速オンチップオシレータウェイトコントロールレジスタ(HOCOWTCR)	168
	9.2.15	CLKOUT 出力コントロールレジスタ(CKOCR)	169
	9.2.16	5 メインクロック発振器強制発振コントロールレジスタ(MOFCR)	170
	9.3	メインクロック発振器	171
	9.3.1	発振子を接続する方法	171
	9.3.2	外部クロックを入力する方法	172
	9.3.3	メインクロックを使用しない場合の端子処理	172
	9.3.4	外部クロック入力に関する注意事項	172
	9.4	サブクロック発振器	173
	9.4.1	32.768kHz 水晶振動子を接続する方法	173
	9.4.2	サブクロックを使用しない場合の端子処理	173
	9.5	発振停止検出機能	174
	9.5.1	発振停止検出と検出後の動作	174
	9.5.2	発振停止検出割り込み	175
	9.6	PLL 回路	176
	9.7	内部クロック	176
	9.7.1	システムクロック	176
	9.7.2	周辺モジュールクロック	176
	9.7.3	FlashIF クロック	176
	9.7.4	USB クロック	177
	9.7.5	CAC クロック	177
	9.7.6	RTC 専用クロック	177
	9.7.7	IWDT 専用クロック	177
	9.8	使用上の注意事項	178
	9.8.1	クロック発生回路に関する注意事項	178
	9.8.2	発振子に関する注意事項	178
	9.8.3	ボード設計上の注意	178
	9.8.4	サブクロックに関する注意事項	179
0.	クロッ	・ク周波数精度測定回路(CAC)	183
	10.1	概要	183
	10.2	レジスタの説明	184
	10.2.1	CAC コントロールレジスタ 0 (CACR0)	184
	10.2.2	CAC コントロールレジスタ 1 (CACR1)	185
	10.2.3	CAC コントロールレジスタ 2 (CACR2)	186
	10.2.4		
	10.2.5		
	10.2.6	CAC 上限値設定レジスタ(CAULVR)	189
	10.2.7	CAC 下限値設定レジスタ(CALLVR)	189

	10.2.8	3	CAC カウンタバッファレジスタ (CACNTBR)	189
	10.3	動作	説明	190
	10.3.1	l	CACREF 端子入力を基準にクロック周波数を測定	190
	10.3.2	2	他のクロックソースを基準にクロック周波数を測定	192
	10.3.3	3	CACREF 端子のデジタルフィルタ機能	193
	10.4	割り	込み要求	194
	10.5	使用	上の注意事項	194
	10.5.1	[モジュールストップ機能の設定	194
11.	消費電	②力低	.減機能	195
	11.1	概要		195
	11.2	レジ	スタの説明	199
	11.2.1	l	スタンバイコントロールレジスタ (SBYCR)	199
	11.2.2	2	モジュールストップコントロールレジスタ A (MSTPCRA)	200
	11.2.3	3	モジュールストップコントロールレジスタ B (MSTPCRB)	201
	11.2.4	1	モジュールストップコントロールレジスタ C (MSTPCRC)	202
	11.2.5	5	動作電力コントロールレジスタ(OPCCR)	203
	11.2.6	5	サブ動作電力コントロールレジスタ (SOPCCR)	204
	11.2.7	7	スリープモード復帰クロックソース切り替えレジスタ (RSTCKCR)	209
	11.3	クロ	ックの切り替えによる消費電力の低減	211
	11.4	モジ	ュールストップ機能	211
	11.5	動作	電力低減機能	211
	11.5.1	l	動作電力制御モード設定方法	211
	11.6	低消	費電力状態	213
	11.6.1	l	スリープモード	213
	11	.6.1.1	スリープモードへの移行	213
	11	.6.1.2	7 7 7 1 1 2 4 1 1 2 4 1	
	11	.6.1.3	3 スリープモード復帰クロックソース切り替え機能	214
	11.6.2	2	ディープスリープモード	
	11	.6.2.1	ディープスリープモードへの遷移	215
	11	.6.2.2	7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7 7	
	11.6.3	3	ソフトウェアスタンバイモード	217
	11	.6.3.1	ソフトウェアスタンバイモードへの移行	217
	11	.6.3.2	ソフトウェアスタンバイモードの解除	218
	11	.6.3.3	3 ソフトウェアスタンバイモードの応用例	219
	11.7	使用	上の注意事項	220
	11.7.1	l	I/O ポートの状態	220
	11.7.2	2	DTC のモジュールストップ	220
	11.7.3	3	内蔵周辺モジュールの割り込み	220
	11.7.4	1	MSTPCRA、MSTPCRB、MSTPCRC レジスタの書き込み	
	11.7.5	5	WAIT 命令の実行タイミング	220

	11.7.6	スリープモード中の DTC によるレジスタの書き換えについて	220
12.	レジスタラ	ライトプロテクション機能	221
	12.1 レジ	シスタの説明	222
	12.1.1	プロテクトレジスタ (PRCR)	222
13.	例外処理.		223
		事象	223
	13.1.1	未定義命令例外	224
	13.1.2	特権命令例外	224
	13.1.3	リセット	224
	13.1.4	ノンマスカブル割り込み	224
	13.1.5	割り込み	224
	13.1.6	無条件トラップ	224
	13.2 例外	- の処理手順	225
	13.3 例外	-事象の受け付け	227
	13.3.1	受け付けタイミングと退避される PC 値	227
	13.3.2	ベクタと PC、PSW の退避場所	227
	13.4 例外	- の受け付け/復帰時のハードウェア処理	228
	13.5	- ドウェア前処理	229
	13.5.1	未定義命令例外	229
	13.5.2	特権命令例外	229
	13.5.3	リセット	229
	13.5.4	ノンマスカブル割り込み	230
	13.5.5	割り込み	230
	13.5.6	無条件トラップ	230
	13.6 例外	- 処理ルーチンからの復帰	231
	13.7 例外	- 事象の優先順位	231
14.	割り込みコ	コントローラ(ICUb)	232
	14.1 概要	<u> </u>	232
	14.2 レジ	ジスタの説明	234
	14.2.1	割り込み要求レジスタ n (IRn) (n=割り込みベクタ番号)	234
	14.2.2	割り込み要求許可レジスタ m(IERm)($m=02h\sim1Fh$)	235
	14.2.3	割り込み要因プライオリティレジスタ n(IPRn)(n = 000 \sim 249)	236
	14.2.4	高速割り込み設定レジスタ(FIR)	237
	14.2.5	ソフトウェア割り込み起動レジスタ(SWINTR)	238
	14.2.6	DTC 起動許可レジスタ n (DTCERn) (n = 割り込みベクタ番号)	239
	14.2.7	IRQ コントロールレジスタ i(IRQCRi)(i =0 \sim 7)	240
	14.2.8	IRQ 端子デジタルフィルタ許可レジスタ 0(IRQFLTE0)	241
	14.2.9	IRQ 端子デジタルフィルタ設定レジスタ 0 (IRQFLTC0)	
	14.2.10	ノンマスカブル割り込みステータスレジスタ(NMISR)	243
	14.2.11	ノンマスカブル割り込み許可レジスタ(NMIER)	245

	14.2.12	ノンマスカブル割り込みステータスクリアレジスタ(NMICLR)	246
	14.2.13	NMI 端子割り込みコントロールレジスタ(NMICR)	247
	14.2.14	NMI 端子デジタルフィルタ許可レジスタ(NMIFLTE)	247
	14.2.15	NMI 端子デジタルフィルタ設定レジスタ(NMIFLTC)	248
	14.3	クタテーブル	249
	14.3.1	割り込みのベクタテーブル	249
	14.3.2	高速割り込みのベクタテーブル	256
	14.3.3	ノンマスカブル割り込みのベクタテーブル	256
	14.4 割り	0込みの動作説明	256
	14.4.1	割り込み検出	
	14.4.1	.1 エッジ検出の割り込みステータスフラグ	256
	14.4.1	.2 レベル検出の割り込みステータスフラグ	258
	14.4.2	割り込み要求の許可 / 禁止	259
	14.4.3	割り込み要求先の選択	259
	14.4.4	優先順位の判定	260
	14.4.5	多重割り込み	260
	14.4.6	高速割り込み	261
	14.4.7	デジタルフィルタ	261
	14.4.8	外部端子割り込み	262
	14.5	ノマスカブル割り込みの動作説明	263
	14.6 低剂	肖費電力状態からの復帰	264
	14.6.1	スリープモードおよびディープスリープモードからの復帰	264
	14.6.2	ソフトウェアスタンバイモードからの復帰	264
	14.7 使月	用上の注意事項	264
	14.7.1	ノンマスカブル割り込み使用時の WAIT 命令の注意事項	264
15.	バス		265
	15.1 概要	要	265
	15.2 バン	スの説明	267
	15.2.1	CPUバス	267
	15.2.2	メモリバス	267
	15.2.3	内部メインバス	267
	15.2.4	内部周辺バス	268
	15.2.5	ライトバッファ機能(内部周辺バス)	269
	15.2.6	並列動作	270
	15.2.7	制約事項	270
	15.3 レミ	ジスタの説明	
	15.3.1	バスエラーステータスクリアレジスタ(BERCLR)	271
	15.3.2	バスエラー監視許可レジスタ(BEREN)	271
	15.3.3	バスエラーステータスレジスタ 1(BERSR1)	272
	15.3.4	バスエラーステータスレジスタ 2 (BERSR2)	272

15	3.5	バスプライオリティ制御レジスタ(BUSPRI)	273
15.4	バ	スエラー監視部	275
15.4	4.1	バスエラーの種類	275
	15.4.1	.1 不正アドレスアクセス	275
	15.4.1	2 タイムアウト	275
15.4	4.2	バスエラー発生時の動作	275
15.4	4.3	バスエラーの発生条件	276
16. デー	-タト	ランスファコントローラ(DTCa)	277
16.1	概显	要	277
16.2	レ	ブスタの説明	279
16.	2.1	DTC モードレジスタ A(MRA)	279
16.	2.2	DTC モードレジスタ B(MRB)	280
16.3	2.3	DTC 転送元レジスタ(SAR)	281
16.3	2.4	DTC 転送先レジスタ(DAR)	281
16.2	2.5	DTC 転送カウントレジスタ A(CRA)	282
16.2	2.6	DTC 転送カウントレジスタ B(CRB)	283
16.2	2.7	DTC コントロールレジスタ (DTCCR)	283
16.2	2.8	DTC ベクタベースレジスタ(DTCVBR)	284
16.2	2.9	DTC アドレスモードレジスタ(DTCADMOD)	284
16.2	2.10	DTC モジュール起動レジスタ(DTCST)	285
16.2	2.11	DTC ステータスレジスタ(DTCSTS)	286
16.3	起動	動要因	287
16	3.1	転送情報の配置と DTC ベクタテーブル	287
16.4	動作	乍説明	289
16.4	4.1	転送情報リードスキップ機能	291
16.4	4.2	転送情報ライトバックスキップ機能	
16.4	4.3	ノーマル転送モード	
16.4	4.4	リピート転送モード	
16.4	4.5	ブロック転送モード	295
16.4	4.6	チェーン転送	296
16.4	4.7	動作タイミング	
16.4	4.8	DTC の実行サイクル	
16.4		DTC のバス権解放タイミング	
16.5		C の設定手順	
16.6		C 使用例	
16.0		ノーマル転送	
16.0		カウンタ = 0 のときのチェーン転送	
16.7		り込み要因	
16.8		ベントリンク	
16.9	消	貴電力低減機能	305

	16.10	使用.	上の注意事項	306
	16.10.1	l	転送情報先頭アドレス	306
	16.10.2	2	転送情報の配置	306
17.	イベン	トリ	ンクコントローラ(ELC)	307
	17.1	既要		307
	17.2	レジ	スタの説明	308
	17.2.1		イベントリンクコントロールレジスタ (ELCR)	308
	17.2.2		イベントリンク設定レジスタ n (ELSRn) (n = 1 ~ 4, 7, 15, 16, 18, 20, 22, 24, 25)	309
	17.2.3		イベントリンクオプション設定レジスタ A (ELOPA)	311
	17.2.4		イベントリンクオプション設定レジスタ B (ELOPB)	312
	17.2.5		イベントリンクオプション設定レジスタ C (ELOPC)	312
	17.2.6		ポートグループ指定レジスタ 1 (PGR1)	313
	17.2.7		ポートグループコントロールレジスタ 1 (PGC1)	314
	17.2.8		ポートバッファレジスタ 1 (PDBF1)	315
	17.2.9		イベント接続ポート指定レジスタ n (PELn) (n = 0、1)	316
	17.2.10)	イベントリンクソフトウェアイベント発生レジスタ (ELSEGR)	317
	17.3	動作	説明	318
	17.3.1		割り込み処理とイベントリンクの関係	318
	17.3.2		イベントのリンク	319
	17.3.3		タイマ系周辺モジュールのイベント入力時の動作	320
	17.3.4		A/D コンバータ、D/A コンバータのイベント入力時の動作	320
	17.3.5		I/O ポートのイベント入力動作とイベント発生動作	320
	17.3.6		イベントリンクの動作設定手順例	325
	17.4	使用.	上の注意事項	326
	17.4.1		ELSRn レジスタの設定について	326
	17.4.2		出力ポートグループのビットローテート動作の設定について	326
	17.4.3		DTC 転送終了のイベントリンク使用時の注意事項	326
	17.4.4		クロック設定について	326
	17.4.5		モジュールストップ機能の設定	326
18.	I/O ポー	- ト		327
	18.1	既要		327
	18.2	入出	カポートの構成	329
	18.3	レジ	スタの説明	334
	18.3.1		ポート方向レジスタ (PDR)	334
	18.3.2		ポート出力データレジスタ(PODR)	335
	18.3.3		ポート入力データレジスタ (PIDR)	336
	18.3.4		ポートモードレジスタ (PMR)	337
	18.3.5		オープンドレイン制御レジスタ 0 (ODR0)	338
	18.3.6		オープンドレイン制御レジスタ 1 (ODR1)	339

	18.3.7	プルアップ制御レジスタ (PCR)	340
	18.3.8	ポート切り替えレジスタ A (PSRA)	341
	18.3.9	ポート切り替えレジスタ B (PSRB)	342
	18.4 ポー	- ト方向レジスタ (PDR) の初期化	343
	18.5 未使	E用端子の処理	345
19.	マルチファ	ァンクションピンコントローラ(MPC)	346
	19.1 概要	Ţ	346
	19.2 レジ	ジスタの説明	351
	19.2.1	書き込みプロテクトレジスタ (PWPR)	351
	19.2.2	POn 端子機能制御レジスタ (POnPFS) (n = 3、5)	352
	19.2.3	P1n 端子機能制御レジスタ(P1nPFS)(n = 4 \sim 7)	353
	19.2.4	P2n 端子機能制御レジスタ(P2nPFS)(n = 6 \sim 7)	355
	19.2.5	P3n 端子機能制御レジスタ(P3nPFS)(n = 0 \sim 2)	356
	19.2.6	P4n 端子機能制御レジスタ(P4nPFS)(n = 0 ~ 4、6)	357
	19.2.7	P5n 端子機能制御レジスタ(P5nPFS)($n=4\sim5$)	357
	19.2.8	PAn 端子機能制御レジスタ (PAnPFS) (n = 0、1、3、4、6)	358
	19.2.9	PBn 端子機能制御レジスタ (PBnPFS) (n = 0、1、3、5 ~ 7)	361
	19.2.10	PCn 端子機能制御レジスタ(PCnPFS)(n = 2 \sim 7)	363
	19.2.11	PEn 端子機能制御レジスタ(PEnPFS)(n = 0 \sim 7)	365
	19.2.12	PJn 端子機能制御レジスタ (PJnPFS) (n = 6、7)	367
	19.3 使用	上の注意事項	368
	19.3.1	端子入出力機能設定手順	368
	19.3.2	MPC レジスタ設定する場合の注意事項	368
	19.3.3	アナログ機能を使う場合の注意事項	369
20.	マルチファ	ァンクションタイマパルスユニット2(MTU2a)	370
	20.1 概要		370
	20.2 レシ	ジスタの説明	376
	20.2.1	タイマコントロールレジスタ (TCR)	376
	20.2.2	タイマモードレジスタ (TMDR)	379
	20.2.3	タイマ I/O コントロールレジスタ(TIOR)	381
	20.2.4	タイマコンペアマッチクリアレジスタ(TCNTCMPCLR)	392
	20.2.5	タイマ割り込み許可レジスタ(TIER)	393
	20.2.6	タイマステータスレジスタ (TSR)	396
	20.2.7	タイマバッファ動作転送モードレジスタ(TBTM)	397
	20.2.8	タイマインプットキャプチャコントロールレジスタ (TICCR)	398
	20.2.9	タイマ A/D 変換開始要求コントロールレジスタ(TADCR)	399
	20.2.10	タイマ A/D 変換開始要求周期設定レジスタ A、B(TADCORA, TADCORB)	400
	20.2.11	タイマ A/D 変換開始要求周期設定バッファレジスタ A、B (TADCOBRA, TADCOBRB)	<i>A</i> 01
	20.2.12	タイマカウンタ(TCNT)	
	20.2.12	/ 1 · /v / v / (10111)	+∪1

	20.2.13	タイマジェネラルレジスタ (TGR)	402
	20.2.14	タイマスタートレジスタ(TSTR)	403
	20.2.15	タイマシンクロレジスタ(TSYR)	404
	20.2.16	タイマリードライト許可レジスタ (TRWER)	405
	20.2.17	タイマアウトプットマスタ許可レジスタ (TOER)	406
	20.2.18	タイマアウトプットコントロールレジスタ 1 (TOCR1)	407
	20.2.19	タイマアウトプットコントロールレジスタ 2 (TOCR2)	409
	20.2.20	タイマアウトプットレベルバッファレジスタ (TOLBR)	411
	20.2.21	タイマゲートコントロールレジスタ (TGCR)	412
	20.2.22	タイマサブカウンタ (TCNTS)	413
	20.2.23	タイマデッドタイムデータレジスタ(TDDR)	413
	20.2.24	タイマ周期データレジスタ(TCDR)	414
	20.2.25	タイマ周期バッファレジスタ (TCBR)	414
	20.2.26	タイマ割り込み間引き設定レジスタ(TITCR)	415
	20.2.27	タイマ割り込み間引き回数カウンタ(TITCNT)	416
	20.2.28	タイマバッファ転送設定レジスタ(TBTER)	417
	20.2.29	タイマデッドタイム許可レジスタ (TDER)	418
	20.2.30	タイマ波形コントロールレジスタ(TWCR)	419
	20.2.31	ノイズフィルタコントロールレジスタ (NFCR)	420
	20.2.32	バスマスタとのインタフェース	423
20	.3 動作	説明	424
	20.3.1	基本動作	424
	20.3.2	同期動作	430
	20.3.3	バッファ動作	432
	20.3.4	カスケード接続動作	437
	20.3.5	PWM モード	442
	20.3.6	位相計数モード	446
	20.3.7	リセット同期 PWM モード	452
	20.3.8	相補 PWM モード	455
	20.3.9	A/D 変換開始要求ディレイド機能	486
	20.3.10	外部パルス幅測定機能	490
	20.3.11	デッドタイム補償用機能	491
	20.3.12	ノイズフィルタ機能	493
20	.4 割り	込み要因	494
	20.4.1	割り込み要因と優先順位	494
	20.4.2	DTC の起動	496
	20.4.3	A/D コンバータの起動	496
20	.5 動作	タイミング	498
	20.5.1	入出力タイミング	498
	20.5.2	割り込み信号タイミング	504

20.6 使	[用上の注意事項	507
20.6.1	モジュールストップ機能の設定	507
20.6.2	カウントクロックの制限事項	507
20.6.3	周期設定上の注意事項	508
20.6.4	TCNT カウンタの書き込みとクリアの競合	508
20.6.5	TCNT カウンタの書き込みとカウントアップの競合	509
20.6.6	TGR レジスタの書き込みとコンペアマッチの競合	509
20.6.7	バッファレジスタの書き込みとコンペアマッチの競合	510
20.6.8	バッファレジスタの書き込みと TCNT カウンタクリアの競合	510
20.6.9	TGR レジスタの読み出しとインプットキャプチャの競合	511
20.6.10	TGR レジスタの書き込みとインプットキャプチャの競合	512
20.6.11	バッファレジスタの書き込みとインプットキャプチャの競合	513
20.6.12	カスケード接続における MTU2.TCNT カウンタの書き込みとオーバフロー / アンダフローの競合	514
20.6.13	相補 PWM モードでのカウント動作停止時のカウンタ値	515
20.6.14	相補 PWM モードでのバッファ動作の設定	515
20.6.15	リセット同期 PWM モードのバッファ動作とコンペアマッチフラグ	516
20.6.16	リセット同期 PWM モードのオーバフローフラグ	517
20.6.17	オーバフロー / アンダフローとカウンタクリアの競合	518
20.6.18	TCNT カウンタの書き込みとオーバフロー / アンダフローの競合	518
20.6.19	ノーマルモードまたは PWM モード 1 からリセット同期 PWM モードへ 遷移する場合の注意事項	519
20.6.20	相補 PWM モード、リセット同期 PWM モードの出力レベル	519
20.6.21	モジュールストップ状態時の割り込み	519
20.6.22	カスケード接続における MTU1.TCNT、MTU2.TCNT カウンタ同時インプット キャプチャ	519
20.6.23	相補 PWM モードの出力保護機能未使用時の注意事項	520
20.6.24	MTU5.TCNT カウンタと MTU5.TGR レジスタの注意事項	520
20.6.25	相補 PWM モード同期クリアするときの異常動作防止について	521
20.6.26	コンペアマッチによる割り込み信号の連続出力	523
20.6.27	相補 PWM モードにおける A/D 変換ディレイド機能の注意事項	523
20.7 M	TU 出力端子の初期化方法	525
20.7.1	動作モード	525
20.7.2	動作中の異常などによる再設定時の動作	525
20.7.3	動作中の異常などによる端子の初期化手順、モード遷移の概要	526
20.8 El	LC によるリンク動作	553
20.8.1	ELC へのイベント信号出力	
20.8.2	ELC からのイベント信号受信による MTU の動作	553
20.8.3	ELC からのイベント信号受信による MTU の注意事項	554
21. ポートア	プウトプットイネーブル 2(POE2a)	555
21.1 概	要	555

	21.2 レミ	ジスタの説明	558
	21.2.1	入力レベルコントロール/ステータスレジスタ1 (ICSR1)	558
	21.2.2	出力レベルコントロール/ステータスレジスタ1 (OCSR1)	560
	21.2.3	入力レベルコントロール/ステータスレジスタ 2 (ICSR2)	561
	21.2.4	ソフトウェアポートアウトプットイネーブルレジスタ(SPOER)	562
	21.2.5	ポートアウトプットイネーブルコントロールレジスタ 1 (POECR1)	563
	21.2.6	ポートアウトプットイネーブルコントロールレジスタ 2 (POECR2)	564
	21.2.7	入力レベルコントロール/ステータスレジスタ 3 (ICSR3)	565
	21.3 動作	乍説明	566
	21.3.1	入力レベル検出動作	568
	21.3.2	出力レベル比較動作	569
	21.3.3	レジスタによるハイインピーダンス制御	570
	21.3.4	発振停止検出によるハイインピーダンス制御	570
	21.3.5	ハイインピーダンスからの解除	570
	21.4 割り) 込み	571
	21.5 使月	用上の注意事項	
	21.5.1	ソフトウェアスタンバイモードへの移行について	571
	21.5.2	POE を使用しない場合について	571
	21.5.3	端子の MTU 機能設定について	571
22	コンペア	マッチタイマ(CMT)	572
	22.1 概要	要	572
	22.2 レシ	ジスタの説明	573
	22.2.1	コンペアマッチタイマスタートレジスタ 0 (CMSTR0)	573
	22.2.2	コンペアマッチタイマコントロールレジスタ (CMCR)	574
	22.2.3	コンペアマッチタイマカウンタ (CMCNT)	575
	22.2.4	コンペアマッチタイマコンスタントレジスタ (CMCOR)	575
	22.3 動作	乍説明	576
	22.3.1	周期カウント動作	576
	22.3.2	CMCNT カウンタのカウントタイミング	576
	22.4 割り	り込み	577
	22.4.1	割り込み要因	
	22.4.2	コンペアマッチ割り込みの発生タイミング	
	22.5 ELG	こによるリンク動作	578
	22.5.1	ELC へのイベント信号出力	578
	22.5.2	ELC からのイベント信号受信による CMT の動作	578
	22.5.3	ELC からのイベント信号受信による CMT の注意事項	578
	22.6 使月	用上の注意事項	
	22.6.1	モジュールストップ機能の設定	
	22.6.2	CMCNT カウンタへの書き込みとコンペアマッチの競合	
	22.6.3	CMCNT カウンタへの書き込みとカウントアップの競合	579

23. リアルタ	タイムクロック(RTCA)	580
23.1 相	既要	580
23.2 l	/ジスタの説明	582
23.2.1	64Hz カウンタ(R64CNT)	582
23.2.2	秒カウンタ (RSECCNT) / バイナリカウンタ 0 (BCNT0)	583
23.2.3	分カウンタ (RMINCNT) / バイナリカウンタ 1 (BCNT1)	584
23.2.4	時カウンタ (RHRCNT) / バイナリカウンタ 2 (BCNT2)	585
23.2.5	曜日カウンタ (RWKCNT) / バイナリカウンタ 3 (BCNT3)	586
23.2.6	日カウンタ (RDAYCNT)	587
23.2.7	月カウンタ(RMONCNT)	588
23.2.8	年カウンタ (RYRCNT)	588
23.2.9	秒アラームレジスタ(RSECAR)/ バイナリカウンタ 0 アラームレジスタ(BCNT0AR)	589
23.2.10	分アラームレジスタ(RMINAR)/ バイナリカウンタ1アラームレジスタ(BCNT1AR)	590
23.2.11	時アラームレジスタ(RHRAR)/ バイナリカウンタ 2 アラームレジスタ(BCNT2AR)	591
23.2.12	曜日アラームレジスタ(RWKAR)/ バイナリカウンタ 3 アラームレジスタ(BCNT3AR)	592
23.2.13		
23.2.14		
23.2.15		
23.2.16		
23.2.17		
23.2.18		
23.2.19		
23.2.20		
	动作説明	
23.3.1	電源投入後のレジスタの初期設定概要	605
23.3.2	クロックとカウントモード設定手順	
23.3.3	時刻設定手順	607
23.3.4	30 秒調整手順	
23.3.5	64Hz カウンタおよび時刻読み出し手順	608
23.3.6	アラーム機能	609
23.3.7	アラーム割り込み禁止手順	610
23.3.8	時計誤差補正機能	610
23.3	.8.1 自動補正機能	611
23.3	.8.2 ソフトウェアによる補正	612
23.3	83 補正モードの変更手順	612

	23.3.8.	4 補正機能の停止手順	612
	23.4 割り	込み要因	613
	23.5 使用	上の注意事項	615
	23.5.1	カウント動作時のレジスタ書き込みについて	615
	23.5.2	周期割り込みの使用について	615
	23.5.3	RTCOUT (1Hz/64Hz) 出力について	615
	23.5.4	レジスタ設定後の低消費電力モード移行について	616
	23.5.5	レジスタの書き込み / 読み出し時の注意事項	616
	23.5.6	カウントモードの変更について	616
	23.5.7	リアルタイムクロックを使用しない場合の初期化手順	617
24.	独立ウォッ	٫チドッグタイマ(IWDTa)	618
	24.1 概要	·	618
	24.2 レジ	スタの説明	620
	24.2.1	IWDT リフレッシュレジスタ(IWDTRR)	620
	24.2.2	IWDT コントロールレジスタ(IWDTCR)	621
	24.2.3	IWDT ステータスレジスタ(IWDTSR)	624
	24.2.4	IWDT リセットコントロールレジスタ (IWDTRCR)	625
	24.2.5	IWDT カウント停止コントロールレジスタ (IWDTCSTPR)	626
	24.2.6	オプション機能選択レジスタ 0(OFS0)	626
	24.3 動作	説明	627
	24.3.1	カウント開始条件別の各動作	
	24.3.1.		
	24.3.1.	2 オートスタートモード	629
	24.3.2	IWDTCR レジスタ、IWDTRCR レジスタ、IWDTCSTPR レジスタ書き込み制御	631
	24.3.3	リフレッシュ動作	632
	24.3.4	ステータスフラグ	
	24.3.5	リセット出力	634
	24.3.6	割り込み要因	
	24.3.7	カウンタ値の読み出し	
	24.3.8	オプション機能選択レジスタ 0 (OFS0) と IWDT レジスタの対応	
	24.4 使用	上の注意事項	
	24.4.1	リフレッシュ動作について	
	24.4.2	クロック分周比の設定	636
25.	USB2.0 ホ	スト / ファンクションモジュール(USBc)	637
		·	
	25.2 レジ	シスタの説明	
	25.2.1	システムコンフィギュレーションコントロールレジスタ (SYSCFG)	
	25.2.2	システムコンフィギュレーションステータスレジスタ 0 (SYSSTS0)	
	25.2.3	デバイスステートコントロールレジスタ 0 (DVSTCTR0)	643

25.2.4	CFIFO ポートレジスタ(CFIFO) D0FIFO ポートレジスタ(D0FIFO) D1FIFO ポートレジスタ(D1FIFO)	646
25.2.5	CFIFO ポート選択レジスタ(CFIFOSEL) D0FIFO ポート選択レジスタ(D0FIFOSEL) D1FIFO ポート選択レジスタ(D1FIFOSEL)	648
25.2.6	CFIFO ポートコントロールレジスタ(CFIFOCTR) D0FIFO ポートコントロールレジスタ(D0FIFOCTR) D1FIFO ポートコントロールレジスタ(D1FIFOCTR)	652
25.2.7	割り込み許可レジスタ 0 (INTENBO)	654
25.2.8	割り込み許可レジスタ 1 (INTENB1)	655
25.2.9	BRDY 割り込み許可レジスタ(BRDYENB)	656
25.2.10	NRDY 割り込み許可レジスタ(NRDYENB)	657
25.2.11	BEMP 割り込み許可レジスタ(BEMPENB)	658
25.2.12	SOF 出力コンフィギュレーションレジスタ(SOFCFG)	659
25.2.13	割り込みステータスレジスタ 0(INTSTSO)	660
25.2.14	割り込みステータスレジスタ 1(INTSTS1)	663
25.2.15	BRDY 割り込みステータスレジスタ(BRDYSTS)	666
25.2.16	NRDY 割り込みステータスレジスタ(NRDYSTS)	667
25.2.17	BEMP 割り込みステータスレジスタ(BEMPSTS)	668
25.2.18	フレームナンバレジスタ(FRMNUM)	669
25.2.19	USB リクエストタイプレジスタ (USBREQ)	670
25.2.20	USB リクエストバリューレジスタ(USBVAL)	671
25.2.21	USB リクエストインデックスレジスタ(USBINDX)	672
25.2.22	USB リクエストレングスレジスタ (USBLENG)	673
25.2.23	DCP コンフィギュレーションレジスタ(DCPCFG)	674
25.2.24	DCP マックスパケットサイズレジスタ (DCPMAXP)	675
25.2.25	DCP コントロールレジスタ(DCPCTR)	676
25.2.26	パイプウィンドウ選択レジスタ(PIPESEL)	680
25.2.27	パイプコンフィギュレーションレジスタ(PIPECFG)	681
25.2.28	パイプマックスパケットサイズレジスタ(PIPEMAXP)	683
25.2.29	パイプ周期制御レジスタ (PIPEPERI)	684
25.2.30	パイプ n コントロールレジスタ (PIPEnCTR) (n = 1 ~ 9)	685
25.2.31	パイプ n トランザクションカウンタイネーブルレジスタ (PIPEnTRE) (n = 1 ~ 5)	693
25.2.32	パイプ n トランザクションカウンタレジスタ (PIPEnTRN) $(n=1\sim5)$	694
25.2.33	デバイスアドレス n コンフィギュレーションレジスタ(DEVADDn) $(n=0\sim5)$	695
25.2.34	USB モジュール制御レジスタ(USBMC)	696
25.2.35	BC コントロールレジスタ 0 (USBBCCTRL0)	697
25.3 動作	乍説明	699
25.3.1	システム制御	699
25 3 1	1 USR 関連レジスタの設定	699

25.3.1	.2	コントローラ機能の選択設定	699
25.3.1	.3	USB データバス抵抗制御	699
25.3.1	.4	USB 外部接続回路例	700
25.3.2	割り	込み要因	705
25.3.3	割り	込みの説明	707
25.3.3	.1	BRDY 割り込み	707
25.3.3	.2	NRDY 割り込み	711
25.3.3	.3	BEMP 割り込み	713
25.3.3	.4	デバイスステート遷移割り込み	715
25.3.3	.5	コントロール転送ステージ遷移割り込み	716
25.3.3	.6	フレーム番号更新割り込み	717
25.3.3	.7	VBUS 割り込み	717
25.3.3	.8	レジューム割り込み	717
25.3.3	.9	OVRCR 割り込み	717
25.3.3	.10	BCHG 割り込み	718
25.3.3	.11	DTCH 割り込み	718
25.3.3	.12	SACK 割り込み	718
25.3.3	.13	SIGN 割り込み	718
25.3.3	.14	ATTCH 割り込み	718
25.3.3	.15	EOFERR 割り込み	718
25.3.3	.16	PortableDevice 検知割り込み	719
25.3.4	パイ	プコントロール	720
25.3.4	.1	パイプコントロールレジスタの切り替え手順	721
25.3.4	.2	転送タイプ	721
25.3.4	.3	エンドポイント番号	722
25.3.4	.4	マックスパケットサイズ設定	722
25.3.4	.5	トランザクションカウンタ(パイプ $1 \sim 5$ 読み出し方向)	722
25.3.4	.6	応答 PID	723
25.3.4	.7	データ PID シーケンスビット	724
25.3.4	.8	応答 PID = NAK 機能	724
25.3.4	.9	自動応答モード	724
25.3.4	.10	OUT-NAK モード	724
25.3.4	.11	Null 自動応答モード	725
25.3.5	FIF	Oバッファメモリ	725
25.3.5	.1	FIFO バッファメモリ	725
25.3.5	.2	FIFO バッファクリア	726
25.3.5	.3	FIFO ポートの機能	727
25.3.6	DCF) を使用したコントロール転送	729
25.3.6	.1	ホストコントローラ機能選択時のコントロール転送	729
25.3.6	5.2	ファンクションコントローラ機能選択時のコントロール転送	730

	25.3.7	バルク転送 (パイプ 1 ~ 5)	731
	25.3.8	インタラプト転送(パイプ 6 ~ 9)	732
	25.3.8.	1 ホストコントローラ機能選択時のインタラプト転送時のインターバル カウンタ	732
	25.3.9	アイソクロナス転送 (パイプ 1、2)	733
	25.3.9.		
	25.3.9.	DATA-PID	734
	25.3.9.	3 インターバルカウンタ	734
	25.3.10	SOF 補完機能	740
	25.3.11	パイプスケジュール	740
	25.3.11	.1 トランザクション発行条件	740
	25.3.11	.2 転送スケジュール	741
	25.3.11	.3 USB 通信許可	741
25.	.4 使用	上の注意事項	741
	25.4.1	モジュールストップ機能の設定	741
25.	.5 Batte	ery Charging 検知処理	742
	25.5.1	ファンクションコントローラ時の処理	742
	25.5.2	ホストコントローラ時の処理	744
26.	シリアルコ	ı ミュニケーションインタフェース(SCIe, SCIf)	747
26.		<u>i</u>	
26.	.2 レジ	ジスタの説明	753
	26.2.1	レシーブシフトレジスタ(RSR)	753
	26.2.2	レシーブデータレジスタ(RDR)	753
	26.2.3	トランスミットデータレジスタ(TDR)	754
	26.2.4	トランスミットシフトレジスタ (TSR)	754
	26.2.5	シリアルモードレジスタ(SMR)	755
	26.2.6	シリアルコントロールレジスタ (SCR)	759
	26.2.7	シリアルステータスレジスタ (SSR)	763
	26.2.8	スマートカードモードレジスタ(SCMR)	768
	26.2.9	ビットレートレジスタ (BRR)	770
	26.2.10	シリアル拡張モードレジスタ(SEMR)	777
	26.2.11	ノイズフィルタ設定レジスタ(SNFR)	779
	26.2.12	I ² C モードレジスタ 1 (SIMR1)	780
	26.2.13	I ² C モードレジスタ 2 (SIMR2)	781
	26.2.14	I ² C モードレジスタ 3 (SIMR3)	782
	26.2.15	I ² C ステータスレジスタ(SISR)	784
	26.2.16	SPI モードレジスタ (SPMR)	785
	26.2.17	拡張シリアルモード有効レジスタ (ESMER)	786
	26.2.18	コントロールレジスタ 0 (CR0)	787
	26.2.19	コントロールレジスタ 1 (CR1)	787

26.2.20	コントロールレジスタ 2(CR2)	788
26.2.21	コントロールレジスタ 3 (CR3)	789
26.2.22	ポートコントロールレジスタ (PCR)	789
26.2.23	割り込みコントロールレジスタ(ICR)	790
26.2.24	ステータスレジスタ(STR)	791
26.2.25	ステータスクリアレジスタ(STCR)	792
26.2.26	Control Field 0 データレジスタ(CF0DR)	792
26.2.27	Control Field 0 コンペアイネーブルレジスタ(CF0CR)	793
26.2.28	Control Field 0 受信データレジスタ(CF0RR)	793
26.2.29	プライマリ Control Field 1 データレジスタ(PCF1DR)	793
26.2.30	セカンダリ Control Field 1 データレジスタ(SCF1DR)	794
26.2.31	Control Field 1 コンペアイネーブルレジスタ(CF1CR)	794
26.2.32	Control Field 1 受信データレジスタ(CF1RR)	794
26.2.33	タイマコントロールレジスタ(TCR)	795
26.2.34	タイマモードレジスタ(TMR)	795
26.2.35	タイマプリスケーラレジスタ(TPRE)	796
26.2.36	タイマカウントレジスタ(TCNT)	796
26.3 調	『歩同期式モードの動作	797
26.3.1	シリアル送信 / 受信フォーマット	797
26.3.2	調歩同期式モードの受信データサンプリングタイミングと受信マージン	799
26.3.3	クロック	800
26.3.4	CTS、RTS 機能	800
26.3.5	SCI の初期化 (調歩同期式モード)	801
26.3.6	シリアルデータの送信(調歩同期式モード)	802
26.3.7	シリアルデータの受信(調歩同期式モード)	805
26.4	アルチプロセッサ通信機能	809
26.4.1	マルチプロセッサシリアルデータ送信	810
26.4.2	マルチプロセッサシリアルデータ受信	811
26.5 ク	['] ロック同期式モードの動作	814
26.5.1	クロック	814
26.5.2	CTS、RTS 機能	815
26.5.3	SCI の初期化(クロック同期式モード)	816
26.5.4	シリアルデータの送信(クロック同期式モード)	817
26.5.5	シリアルデータの受信(クロック同期式モード)	821
26.5.6	シリアルデータの送受信同時動作(クロック同期式モード)	824
26.6	マートカードインタフェースモードの動作	825
26.6.1	接続例	825
26.6.2	データフォーマット(ブロック転送モード時を除く)	826
26.6.3	ブロック転送モード	
26.6.4	受信データサンプリングタイミングと受信マージン	828

26.6.5	SCI の初期化(スマートカードインタフェースモード)	829
26.6.6	シリアルデータの送信(ブロック転送モードを除く)	831
26.6.7	シリアルの受信(ブロック転送モードを除く)	834
26.6.8	クロック出力制御	836
26.7 簡	易 I ² C モードの動作	837
26.7.1	開始条件、再開始条件、停止条件の生成	838
26.7.2	クロック同期化	840
26.7.3	SSDA 出力遅延	841
26.7.4	SCI の初期化(簡易 I ² C モード)	842
26.7.5	マスタ送信動作(簡易 I ² C モード)	843
26.7.6	マスタ受信動作(簡易 I ² C モード)	845
26.8 簡	易 SPI モードの動作	847
26.8.1	マスタモード、スレーブモードと各端子の状態	848
26.8.2	マスタモード時の SS 機能	848
26.8.3	スレーブモード時の SS 機能	848
26.8.4	クロックと送受信データの関係	849
26.8.5	SCI の初期化(簡易 SPI モード)	849
26.8.6	シリアルデータの送受信(簡易 SPI モード)	850
26.9 拡	張シリアルモード制御部の動作説明	851
26.9.1	シリアル通信プロトコル	851
26.9.2	Start Frame 送信	851
26.9.3	Start Frame 受信	855
26.9.3	3.1 プライオリティインタラプトビット	860
26.9.4	バス衝突検出機能	861
26.9.5	RXDX12 端子入力デジタルフィルタ機能	862
26.9.6	ビットレート測定機能	863
26.9.7	RXDX12 受信データサンプリングタイミング選択機能	864
26.9.8	タイマ	865
26.10	イズ除去機能	867
26.11 割	り込み要因	868
26.11.1	TXI 割り込みおよび RXI 割り込みバッファ動作	868
26.11.2	調歩同期式モード、クロック同期式モードおよび簡易 SPI モードにおける 割り込み	868
26.11.3	スマートカードインタフェースモードにおける割り込み	869
26.11.4	簡易 I ² C モードにおける割り込み	870
26.11.5	拡張シリアルモード制御部の割り込み要求	871
26.12 イ	ベントリンク機能	872
26.13 使	用上の注意事項	873
26.13.1	モジュールストップ機能の設定	873
26.13.2	ブレークの検出と処理について	873
26.13.3	マーク状態とブレークの送出	873

	26.13.4	受信エラーフラグと送信動作について (クロック同期式モードおよび簡易 SPI モード)	873
	26.13.5	TDR レジスタへのライトについて	
	26.13.6	クロック同期送信時の制約事項 (クロック同期式モードおよび簡易 SPI モード)	
	26.13.7	DTC 使用上の制約事項	875
	26.13.8	通信の開始に関する注意事項	875
	26.13.9	低消費電力状態時の動作について	875
	26.13.10	クロック同期式モードおよび簡易 SPI モードにおける外部クロック入力	877
	26.13.11	簡易 SPI モードの制約事項	878
	26.13.12	拡張シリアルモード制御部の使用上の制約事項1	878
	26.13.13	拡張シリアルモード制御部の使用上の制約事項 2	879
	26.13.14	トランスミットイネーブルビット(TE ビット)に関する注意事項	879
	26.13.15	RTS 機能使用時の受信停止に関する注意事項	880
27.	I ² C バスイ	ンタフェース (RIIC)	881
2	7.1 概要		881
2	7.2 レジ	スタの説明	884
	27.2.1	I ² C バスコントロールレジスタ 1 (ICCR1)	884
	27.2.2	I ² C バスコントロールレジスタ 2 (ICCR2)	886
	27.2.3	I ² C バスモードレジスタ 1 (ICMR1)	889
	27.2.4	I ² C バスモードレジスタ 2 (ICMR2)	890
	27.2.5	I ² C バスモードレジスタ 3 (ICMR3)	892
	27.2.6	I ² C バスファンクション許可レジスタ (ICFER)	894
	27.2.7	I ² C バスステータス許可レジスタ (ICSER)	896
	27.2.8	I ² C バス割り込み許可レジスタ (ICIER)	898
	27.2.9	I ² C バスステータスレジスタ 1 (ICSR1)	900
	27.2.10	I ² C バスステータスレジスタ 2 (ICSR2)	902
	27.2.11	スレーブアドレスレジスタ Ly (SARLy) (y=0 \sim 2)	905
	27.2.12	スレーブアドレスレジスタ Uy (SARUy) (y=0 \sim 2)	906
	27.2.13	I ² C バスビットレート Low レジスタ (ICBRL)	907
	27.2.14	I ² C バスビットレート High レジスタ (ICBRH)	908
	27.2.15	I ² C バス送信データレジスタ (ICDRT)	909
	27.2.16	I ² C バス受信データレジスタ (ICDRR)	910
	27.2.17	I ² C バスシフトレジスタ (ICDRS)	910
	27.2.18	タイムアウト内部カウンタ (TMOCNTL/TMOCNTU)	911
2	7.3 動作	説明	912
	27.3.1	通信データフォーマット	912
	27.3.2	初期設定	913
	27.3.3	マスタ送信動作	915
	27.3.4	マスタ受信動作	918
	27.3.5	スレーブ送信動作	924

27.	.3.6	スレーブ受信動作	927
27.4	SCL	_ 同期回路	930
27.5	SDA	A 出力遅延機能	931
27.6	デシ	ジタルノイズフィルタ回路	932
27.7	アト	ドレス一致検出機能	933
27.	.7.1	スレーブアドレス一致検出機能	933
27.	.7.2	ジェネラルコールアドレス検出機能	935
27.	.7.3	デバイス ID アドレス検出機能	936
27.	.7.4	ホストアドレス検出機能	938
27.8	SCL	. の自動 Low ホールド機能	939
27.	.8.1	送信データ誤送信防止機能	939
27.	.8.2	NACK 受信転送中断機能	940
27.	.8.3	受信データ取りこぼし防止機能	940
27.9	アー	-ビトレーションロスト検出機能	942
27.	.9.1	マスタアービトレーションロスト検出機能 (MALE ビット)	942
27.	.9.2	NACK 送信アービトレーションロスト検出機能 (NALE ビット)	944
27.	.9.3	スレーブアービトレーションロスト検出機能 (SALE ビット)	945
27.10		7ートコンディション、リスタートコンディション、 、ップコンディション発行機能	946
27.	.10.1	スタートコンディション発行動作	946
27.	.10.2	リスタートコンディション発行動作	946
27.	.10.3	ストップコンディション発行動作	947
27.11	バフ	スハングアップ	948
27.	.11.1	タイムアウト検出機能	948
27.	.11.2	SCL クロック追加出力機能	949
27.	.11.3	RIIC リセット、内部リセット	950
27.12	SMI	Bus 動作	951
27.	.12.1	SMBus タイムアウト測定	951
27.	.12.2	パケットエラーコード (PEC)	952
27.	.12.3	SMBus ホスト通知プロトコル (Notify ARP master コマンド)	953
27.13	割り	込み要因	954
27.	.13.1	TXI 割り込みおよび RXI 割り込みバッファ動作	954
27.14	リセ	マットと各コンディション発行時のレジスタおよび機能の状態	955
27.15	イ〜	ベントリンク機能 (出力)	956
27.	.15.1	割り込み処理とイベントリンクの関係	956
27.16	使用	月上の注意事項	957
27.	.16.1	モジュールストップ機能の設定	957
27.	.16.2	通信の開始に関する注意事項	957
28. シリ	ノアル ⁄	ペリフェラルインタフェース(RSPI)	958
28.1	概更		958

レジ	スタの説明	961
28.2.1	RSPI 制御レジスタ(SPCR)	961
28.2.2	RSPI スレーブセレクト極性レジスタ (SSLP)	963
28.2.3	RSPI 端子制御レジスタ(SPPCR)	964
28.2.4	RSPI ステータスレジスタ(SPSR)	965
28.2.5	RSPI データレジスタ(SPDR)	968
28.2.6	RSPI シーケンス制御レジスタ (SPSCR)	971
28.2.7	RSPI シーケンスステータスレジスタ (SPSSR)	972
28.2.8	RSPI ビットレートレジスタ (SPBR)	973
28.2.9	RSPI データコントロールレジスタ (SPDCR)	974
28.2.10	RSPI クロック遅延レジスタ(SPCKD)	976
28.2.11	RSPI スレーブセレクトネゲート遅延レジスタ (SSLND)	977
28.2.12	RSPI 次アクセス遅延レジスタ(SPND)	978
28.2.13	RSPI 制御レジスタ 2(SPCR2)	979
28.2.14	RSPI コマンドレジスタ 0 ~ 7(SPCMD0 ~ SPCMD7)	980
動作	説明	983
28.3.1	RSPI 動作の概要	983
28.3.2	RSPI 端子の制御	984
28.3.3	RSPI システム構成例	985
28.3.3.1	シングルマスタ / シングルスレーブ(本 MCU = マスタ)	985
28.3.3.2	シングルマスタ / シングルスレーブ(本 MCU = スレーブ)	986
28.3.3.3	シングルマスタ / マルチスレーブ(本 MCU = マスタ)	987
28.3.3.4	シングルマスタ / マルチスレーブ(本 MCU = スレーブ)	988
28.3.3.5	マルチマスタ / マルチスレーブ(本 MCU = マスタ)	989
28.3.3.6		990
28.3.3.7		990
28.3.4	データフォーマット	991
28.3.4.1	パリティ機能無効時(SPCR2.SPPE = 0)	992
28.3.4.2	パリティ機能有効時(SPCR2.SPPE = 1)	996
28.3.5	転送フォーマット	1000
28.3.5.1	CPHA ビット = 0 の場合	1000
28.3.5.2	CPHA ビット = 1 の場合	1001
28.3.6	通信動作モード	1002
28.3.6.1	全二重同期式シリアル通信 (SPCR.TXMD = 0)	1002
28.3.6.2	送信のみ動作(SPCR.TXMD = 1)	1003
28.3.7	送信バッファエンプティ/受信バッファフル割り込み	1004
28.3.8	エラー検出	1006
28.3.8.1	オーバランエラー	1007
28.3.8.2	パリティエラー	1009
	8.2.1 8.2.2 8.2.3 8.2.4 8.2.5 8.2.6 8.2.7 8.2.8 8.2.9 8.2.10 8.2.11 8.2.12 8.2.13 8.2.14 動作 8.3.1 28.3.3 28.3.3.1 28.3.3.2 28.3.3.3 28.3.3.6 28.3.3.6 28.3.5 28.3.5 28.3.5.1 28.3.5.2 8.3.6 28.3.5.2 8.3.6 28.3.5.2 8.3.6 28.3.6.2 8.3.7 8.3.8 28.3.8.3.6	8.2.1 RSPI 制御レジスタ(SPCR) 8.2.2 RSPI スレーブセレクト極性レジスタ(SSLP) 8.2.3 RSPI 端子制御レジスタ(SPPCR) 8.2.4 RSPI ステータスレジスタ(SPSR) 8.2.5 RSPI データレジスタ(SPSR) 8.2.6 RSPI シーケンス制御レジスタ(SPSCR) 8.2.7 RSPI シーケンス制御レジスタ(SPSCR) 8.2.8 RSPI ビットレートレジスタ(SPSCR) 8.2.9 RSPI データコントロールレジスタ(SPDCR) 8.2.10 RSPI クロック遅延レジスタ(SPCKD) 8.2.11 RSPI スレーブセレクトネゲート遅延レジスタ(SSLND) 8.2.12 RSPI 放アクセス遅延レジスタ(SPND) 8.2.13 RSPI 制御レジスタ(SPCR2) 8.2.14 RSPI コマンドレジスタの~7(SPCMDの~SPCMD7) 動作説明 8.2.15 RSPI 動作の概要 8.2.16 RSPI 動作の概要 8.2.17 RSPI 動作の概要 8.2.18 RSPI 端子の制御 8.2.19 RSPI 端子の制御 8.2.10 RSPI かクレマスタ/シングルスレーブ(本 MCU = マスタ) 8.2.11 RSPI シングルマスタ/マルチスレーブ(本 MCU = マスタ) 8.2.11 RSPI 動作の概要 8.3.1 マングルマスタ/マルチスレーブ(本 MCU = マスタ) 8.3.3.1 シングルマスタ/マルチスレーブ(本 MCU = マスタ) 8.3.3.1 シングルマスタ/マルチスレーブ(本 MCU = マスタ) 8.3.3.1 シングルマスタ/マルチスレーブ(本 MCU = マスタ) 8.3.3.1 マスタ(クロック同期式動作)/スレーブ(クロック同期式動作)(本 MCU = マスタ) 8.3.3.4 データフォーマット 8.3.3.6 マスタ(クロック同期式動作)/スレーブ(クロック同期式動作)(本 MCU = マスタ) 8.3.4.1 バリティ機能無効時(SPCR2.SPPE = 0) 8.3.4.1 バリティ機能育効時(SPCR2.SPPE = 0) 8.3.5 転送フォーマット 8.3.5 転送フォーマット 8.3.5 に対ける中心がある (SPCR2.SPPE = 1) 8.3.6 通信動作モード 8.3.6 通信動作モード 8.3.6 通信動作モード 8.3.6 通信動作モード

	28.3.8.	3 モードフ	オルトエラー	1010
	28.3.9	RSPI の初期化		1011
	28.3.9.	1 SPE ビッ	トのクリアによる初期化	1011
	28.3.9.	2 システム	リセット	1011
	28.3.10	SPI 動作		1012
	28.3.10	0.1 マスタモ	ード動作	1012
	28.3.10	0.2 スレーブ	モード動作	1022
	28.3.11	クロック同期コ	式動作	1026
	28.3.11	.1 マスタモ	ード動作	1026
	28.3.11	.2 スレーブ	モード動作	1030
	28.3.12	ループバック	モード	1032
	28.3.13	パリティビッ	ト機能の自己判断	1033
	28.3.14	割り込み要因		1034
	28.4 使用	上の注意事項 .		1035
	28.4.1	モジュールス	トップ機能の設定	1035
	28.4.2	消費電力低減棒	機能の注意事項	1035
	28.4.3	通信の開始に	関する注意事項	1035
	28.4.4	SPRF/SPTEF >	フラグに関する注意事項	1035
29.	CRC 演算	器(CRC)		1036
	29.1 概要	į		1036
	29.2 レジ	ジスタの説明		1037
	29.2.1	CRC コントロ	ールレジスタ (CRCCR)	1037
	29.2.2	CRC データ入	カレジスタ(CRCDIR)	1037
	29.2.3	CRC データ出	カレジスタ(CRCDOR)	1038
	29.3 CRC	こ演算器の動作詞	説明	1039
	29.4 使用	上の注意事項 .		1042
	29.4.1	モジュールス	トップ機能の設定	1042
	29.4.2	転送時の注意	事項	1042
30.	12 ビット	A/D コンバータ	(S12ADb)	1043
	30.1 概要	<u> </u>		1043
	30.2 レジ	ジスタの説明		1046
	30.2.1	A/D データレシ	ジスタ y(ADDRy) (y = 0 \sim 4、6、8 \sim 15)	1046
	30.2.2	A/D データニi	重化レジスタ(ADDBLDR)	1048
	30.2.3	A/D 温度センサ	サデータレジスタ(ADTSDR)	1049
	30.2.4	A/D 内部基準電	電圧データレジスタ(ADOCDR)	1050
	30.2.5	A/D コントロー	ールレジスタ(ADCSR)	1051
	30.2.6	A/D チャネルジ	選択レジスタ A(ADANSA)	1055
	30.2.7	A/D チャネルジ	選択レジスタ B(ADANSB)	1056
	30.2.8	A/D 変換値加算	算モード選択レジスタ(ADADS)	1057
	30.2.9	A/D 変換値加算	算回数選択レジスタ(ADADC)	1058

	30.2.10	A/D コントロール拡張レジスタ (ADCER)	1059
	30.2.11	A/D 開始トリガ選択レジスタ (ADSTRGR)	1060
	30.2.12	A/D 変換拡張入力コントロールレジスタ(ADEXICR)	1062
	30.2.13	A/D サンプリングステートレジスタ n(ADSSTRn) (n=0 ~ 4、6、L、T、O)	1063
30	.3 動作	説明	1064
	30.3.1	スキャンの動作説明	1064
	30.3.2	シングルスキャンモード	1065
	30.3.2.1	基本動作	1065
	30.3.2.2	温度センサ出力選択時の A/D 変換動作	1066
	30.3.2.3	内部基準電圧選択時の A/D 変換動作	1067
	30.3.2.4	ダブルトリガモード選択時の動作	1068
	30.3.3	連続スキャンモード	1069
	30.3.3.1	基本動作	1069
	30.3.4	グループスキャンモード	1070
	30.3.4.1	基本動作	1070
	30.3.4.2	ダブルトリガモード選択時の動作	1071
	30.3.4.3	ソフトウェアトリガ使用時の注意	1072
	30.3.5	アナログ入力のサンプリングとスキャン変換時間	1073
	30.3.6	レジスタのオートクリア機能の使用例	1074
	30.3.7	A/D 変換値加算機能	1074
	30.3.8	非同期トリガによる A/D 変換の開始	1075
	30.3.9	周辺モジュールからの同期トリガによる A/D 変換の開始	1075
30	.4 割り	込み要因	1076
	30.4.1	スキャン終了時の割り込み要求	1076
30	.5 イベ	ントリンク機能	1077
	30.5.1	ELC へのイベント出力動作	1077
	30.5.2	ELC からのイベントによる 12 ビット A/D コンバータの動作	1077
	30.5.3	ELC からのイベントによる 12 ビット A/D コンバータの注意事項	1077
30	.6 A/D	変換精度の定義	1077
30	.7 使用	上の注意事項	1078
	30.7.1	データレジスタの読出し注意事項	1078
	30.7.2	A/D 変換停止時の注意事項	1078
	30.7.3	A/D 変換強制停止と開始時の動作タイミング	1078
	30.7.4	スキャン終了割り込み処理の注意事項	1078
	30.7.5	モジュールストップ機能の設定	1078
	30.7.6	低消費電力状態への遷移時の注意	
	30.7.7	ソフトウェアスタンバイモード解除時の注意	
	30.7.8	許容信号源インピーダンスについて	1079
	30.7.9	絶対精度への影響	1081
	30.7.10	アナログ電源端子他の設定範囲	1081

30.7	7.11 ボード設計上の注意	1081
30.7	7.12 ノイズ対策上の注意	1082
30.7	7.13 12 ビット A/D コンバータ入力を使用する場合のポートの設定	1082
30.7	7.14 AVCC0 と VCC の電源投入順序について	1082
31. D/A	コンバータ (DA)	1083
31.1	概要	1083
31.2	レジスタの説明	1084
31.2	2.1 D/A データレジスタ m(DADRm) (m=0、1)	1084
31.2	2.2 D/A コントロールレジスタ(DACR)	1085
31.2	2.3 DADRm フォーマット選択レジスタ(DADPR)	1086
31.3	動作説明	1087
31.4	イベントリンクの動作設定手順	1087
31.5	イベントリンク動作における注意事項	1088
31.6	使用上の注意事項	1088
31.6	5.1 モジュールストップ機能の設定	1088
31.6	5.2 モジュールストップ時の D/A の動作	1088
31.6	5.3 ソフトウェアスタンバイモード時の D/A の動作	1088
32. 温度	センサ(TEMPSA)	1089
32.1	概要	1089
32.2	レジスタの説明	1090
32.2	2.1 温度センサ校正データレジスタ(TSCDRH、TSCDRL)	1090
32.3	温度センサの使用方法	1091
32.3	3.1 使用前の準備	1091
32.3	3.2 12 ビット A/D コンバータの設定	1093
32.3	3.3 温度センサの A/D 変換結果	1093
33. デー	- -タ演算回路(DOC)	1094
33.1	概要	1094
33.2	レジスタの説明	1095
33.2	2.1 DOC コントロールレジスタ (DOCR)	1095
33.2	2.2 DOC データインプットレジスタ(DODIR)	1096
33.2	2.3 DOC データセッティングレジスタ (DODSR)	1096
33.3	動作説明	1097
33.3	3.1 データ比較モード	1097
33.3	3.2 データ加算モード	1098
33.3	3.3 データ減算モード	1099
33.4	割り込み要求	1099
33.5	イベントリンク出力機能	1100
33.5	5.1 割り込み処理とイベントリンクの関係	1100
33.6	使用上の注意事項	1100
33.6	5.1 モジュールストップ機能の設定	1100

34.	RAM		1101
	34.1	概要	1101
	34.2	動作説明	1101
	34.2.1	消費電力低減機能	1101
35.	フラッ	·シュメモリ	1102
	35.1	概要	1102
	35.2	ROM の領域とメモリプレーン、ブロックの構成	1103
	35.3	E2 データフラッシュの領域とブロックの構成	1105
	35.4	レジスタの説明	1106
	35.4.1	E2 データフラッシュ制御レジスタ (DFLCTL)	1106
	35.4.2	フラッシュ P/E モードエントリレジスタ (FENTRYR)	1107
	35.4.3	プロテクト解除レジスタ (FPR)	1108
	35.4.4	プロテクト解除ステータスレジスタ (FPSR)	1108
	35.4.5	フラッシュ P/E モード制御レジスタ (FPMCR)	1109
	35.4.6	フラッシュ初期設定レジスタ (FISR)	1110
	35.4.7	フラッシュリセットレジスタ (FRESETR)	1112
	35.4.8	フラッシュ領域選択レジスタ (FASR)	1112
	35.4.9	フラッシュ制御レジスタ (FCR)	1113
	35.4.1	0 フラッシュエクストラ領域制御レジスタ (FEXCR)	1115
	35.4.1	1 フラッシュ処理開始アドレスレジスタ H (FSARH)	1116
	35.4.1	2 フラッシュ処理開始アドレスレジスタ L (FSARL)	1116
	35.4.1		
	35.4.1	,	
	35.4.1		
	35.4.1		
	35.4.1	7 フラッシュライトバッファレジスタ H (FWBH)	1118
	35.4.1		
	35.4.1	,	
	35.4.2		
	35.4.2		
	35.4.2		
	35.4.2	- , , , , , , , , , , , , , , , , , , ,	
	35.4.2	, , , , , , , , , , , , , , , , , , , ,	
	35.4.2		
	35.4.2		
	35.5	スタートアッププログラム保護機能	
	35.6	エリアプロテクション	
	35.7	プログラム / イレーズ	
	35.7.1		
	35	.7.1.1 E2 データフラッシュアクセス禁止モード	1128

	35.7.1.2	2	リードモード	1129
	35.7.1.3	3	P/E モード	1129
	35.7.2	モー	・ド遷移	1129
	35.7.2.1	l	E2 データフラッシュアクセス禁止モードからリードモードへの遷移	1129
	35.7.2.2	2	リードモードから P/E モードへの遷移	1130
	35.7.2.3	3	P/E モードからリードモードへの遷移	1132
	35.7.3	ソフ	トウェアコマンド一覧	1134
	35.7.4	ソフ	トウェアコマンド使用方法	1135
	35.7.4.1	[プログラム	1135
	35.7.4.2	2	ブロックイレーズ	1137
	35.7.4.3	3	ブランクチェック	1139
	35.7.4.4	ļ	スタートアップ領域情報プログラム/アクセスウィンドウ情報プログラム	1141
	35.7.4.5	5	ユニーク ID リード	1142
	35.7.4.6	5	ソフトウェアコマンドの強制停止	1143
	35.7.5	割り	込み	1143
35	.8 ブー	トモ	ード	1144
	35.8.1	ブー	トモード (USB インタフェース)	1145
	35.8.1.1	l	ブートモード (USB インタフェース)の動作条件	1145
	35.8.2	ブー	トモード (SCI インタフェース)	1149
	35.8.2.1	l	ブートモード (SCI インタフェース) のシステム構成	1149
	35.8.2.2	2	ブートモード (SCI インタフェース) の起動方法	1151
	35.8.3	ブー	トモード (FINE インタフェース)	1152
	35.8.3.1	l	ブートモード (FINE インタフェース) の動作条件	1152
35	.9 フラ	ッシ	ュメモリアクセス禁止機能	1153
	35.9.1	ID =	ュードプロテクト	1153
	35.9.1.1	l	ブートモード ID コードプロテクト	1154
	35.9.1.2	2	オンチップデバッギングエミュレータ ID コードプロテクト	1156
35	.10 通信	プロ	トコル	1157
	35.10.1	ブー	トモード (SCI インタフェース) の状態遷移	1157
	35.10.2	コマ	ンドとレスポンスの構成	1159
	35.10.3	ブー	トモードステータス問い合わせ	1159
	35.10.4	問い	合わせコマンド	1161
	35.10.4	.1	サポートデバイス問い合わせ	1161
	35.10.4	.2	データ領域有無問い合わせ	1161
	35.10.4	.3	ユーザ領域情報問い合わせ	1162
	35.10.4	.4	データ領域情報問い合わせ	1162
	35.10.4	.5	ブロック情報問い合わせ	1163
	35.10.5	設定	コマンド	1164
	35.10.5	.1	デバイス選択	1164
	35.10.5	.2	動作周波数選択	1165

35.1	0.5.3	プログラム / イレーズステート遷移	1166
35.10.6	ID	コード認証コマンド	1167
35.1	0.6.1	ID コードチェック	1167
35.1	0.6.2	イレーズレディ	1168
35.10.7	プロ	コグラム / イレーズコマンド	1168
35.1	0.7.1	ユーザ / データ領域プログラム準備	1169
35.1	0.7.2	プログラム	1169
35.1	0.7.3	イレーズ準備	1170
35.1	0.7.4	ブロックイレーズ	1170
35.10.8	IJ -	ードチェックコマンド	1171
35.1	0.8.1	メモリリード	1171
35.1	0.8.2	ユーザ領域チェックサム	1172
35.1	0.8.3	データ領域チェックサム	1172
35.1	0.8.4	ユーザ領域ブランクチェック	1173
35.1	0.8.5	データ領域ブランクチェック	1173
35.1	0.8.6	アクセスウィンドウ情報プログラム	1174
35.1	0.8.7	アクセスウィンドウリード	1175
35.10.9	ブー	ートモード(SCIインタフェース)でのシリアルプログラマ動作説明	1176
35.1	0.9.1	ビットレート自動調整の制御手順	1177
35.1	0.9.2	本 MCU の情報を取得する制御手順	1178
35.1	0.9.3	デバイス指定、ビットレート変更の制御手順	1179
35.1	0.9.4	プログラム / イレーズステートへの遷移	1180
35.1	0.9.5	ブートモード ID コードプロテクトの解除	
35.1	0.9.6	イレーズレディ処理	1182
35.1	0.9.7	ユーザ領域、データ領域のイレーズ	1183
35.1	0.9.8	ユーザ領域、データ領域のプログラム	1184
35.1	0.9.9	ユーザ領域のデータを確認	1185
35.1	0.9.10	データ領域のデータを確認	1186
35.1	0.9.11	ユーザ領域にアクセスウィンドウを設定	1187
35.11 t		プログラミングでの書き換え	
35.11.1	概要	更	1188
35.12	戸用上の)注意事項	1189
35.13	戸用上の)注意事項 (ブートモード)	1190
36. 電気的特	寺性		1191
36.1 維	的对最大	C定格	1191
36.2 D	C 特性		1192
36.2.1	標準	隼 I/O 端子出力特性(1)	1209
36.2.2	標準	隼 I/O 端子出力特性(2)	1211
36.2.3	標準	隼 I/O 端子出力特性(3)	1213
36.3 A	C 特性		1215

	36.3.1	.1 クロックタイミング	1215
	36.3.2	.2 リセットタイミング	1219
	36.3.3	.3 低消費電力状態からの復帰タイミング	1221
	36.3.4	.4 制御信号タイミング	1225
	36.3.5	.5 内蔵周辺モジュールタイミング	1226
	36.4	USB 特性	1237
	36.5	A/D 変換特性	1239
	36.6	D/A 変換特性	1244
	36.7	温度センサ特性	1244
	36.8	パワーオンリセット回路、電圧検出回路特性	1245
	36.9	発振停止検出タイミング	1248
	36.10	ROM(コード格納用フラッシュメモリ)特性	1249
	36.11	E2 データフラッシュ(データ格納用フラッシュメモリ)特性	1251
	36.12	使用上の注意事項	1252
	36.12	2.1 VCL コンデンサ、バイパスコンデンサ接続方法	1252
付釒	渌 1. 各処	型理状態におけるポートの状態	1255
付針	渌 2. 外形		1257
改記	打記録		1264



RX111 グループ

ルネサスマイクロコンピュータ

R01UH0365JJ0130 Rev.1.30 2016.05.31

32MHz、32ビットRX MCU、50DMIPS、最大512Kバイトフラッシュメモリ、USB2.0フルスピード ホスト/ファンクション/OTG、最大6本の通信機能、12ビットA/D、8ビットD/A、RTC

特長

■ 32 ビット RX CPU コア内蔵

- 最大動作周波数 32MHz 50DMIPS の性能(32MHz 動作時)
- 32×32 → 64 ビット演算結果 (1 命令) のアキュムレータ
- 乗除算器 32×32 ビット (乗算命令は 1CPU クロック)
- 高速割り込み
- 5 段パイプラインの CISC ハーバードアーキテクチャ
- 可変長命令形式:コードを大幅に短縮
- オンチップデバッグ回路内蔵

■消費電力低減機能

- 1.8V ~ 3.6V 動作の単一電源
- 3種類の低消費電力モード
- 消費電流

高速動作モード: 0.11mA/MHz

ソフトウェアスタンバイモード: 0.44μA

• ソフトウェアスタンバイからの復帰時間:4.8μs

■内蔵コードフラッシュメモリ(ウェイトなし)

- 32MHz 動作、31.25ns 読み出しサイクル
- CPU フルスピード読み出し時、ウェイトなし
- 16K ~ 512K バイトの容量
- 1.8V で書き換え可能
- 命令、オペランド用

■内蔵データフラッシュメモリ

- 8K バイト (プログラム/イレーズ回数:1,000,000 回 (typ))
- BGO (Back Ground Operation)

■内蔵 SRAM(ウェイトなし)

● 8K ~ 64K バイトの容量

■ DTC

- 4種類の転送モード
- 割り込要因ごとに転送設定可能

■ FLC

- 割り込みを介さず、イベント信号でモジュール動作が 可能
- CPU スリープ状態でも、モジュール間のリンク動作が可能

■リセットおよび電源電圧制御


- パワーオンリセット (POR) など6種類のリセットに対応
- 低電圧検出機能 (LVD) の設定可能

■クロック機能

- 外部クロック入力周波数:~20MHz
- メインクロック発振子周波数:1~20MHz
- サブクロック発振子周波数:32.768kHz
- PLL 回路入力: 4MHz ~ 8MHz
- 低速オンチップオシレータ:4MHz
- 高速オンチップオシレータ: 32MHz±1% (—20 ~ 85 ℃)
- IWDT 専用オンチップオシレータ内蔵:15kHz
- 32.768kHz RTC 専用クロックの生成
- クロック周波数精度測定回路(CAC)内蔵

■リアルタイムクロック内蔵

- 補正機能(30秒、うるう年、誤差)
- カレンダカウントモード/バイナリカウントモードを 選択可能
- RTC でソフトウェアスタンバイモードから復帰可能



PLQP0064KB-A 10x10mm、0.5mm ピッチ PLQP0064GA-A 14x14mm、0.8mm ピッチ PLQP0048KB-A 7x7mm、0.5mm ピッチ



PWQN0048KB-A 7x7mm、0.50mm ピッチ PWQN0040KC-A 6x6mm、0.50mm ピッチ



PWLG0064KA-A 5×5mm、0.5mmピッチ PWLG0036KA-A 4×4mm、0.5mmピッチ

■独立ウォッチドッグタイマ内蔵

 15kHz IWDT 専用低速オンチップオシレータクロック 動作

■ IEC60730 対応機能内蔵

クロック周波数精度測定回路、独立ウォッチドッグタイマ、RAM テストアシスト機能など

■最大6本の通信機能を内蔵

- USB: USB2.0 ホスト (ROM サイズ 32K バイト以上) / ファンクション /OTG (ON-The-Go) (1 チャネル)、フルスピード (12Mbps)、ロースピード (1.5Mbps)、アイソクロナス転送、BC (バッテリチャージャ) に対応
- SCI: 調歩同期式モード/クロック同期式モード/スマートカードインタフェースモード(最大3チャネル)
- I²C バスインタフェース最大 400kbps 転送 SMBus に対応 (1 チャネル)
- RSPI:最大16Mbps (1チャネル)

■最大8本の拡張タイマ機能

- 16 ビット MTU: インプットキャプチャ、アウトプット コンペア、相補 PWM 出力、位相計数モード (6 チャネル)
- 16 ビット CMT (2 チャネル)

■ 12 ビット A/D コンバータ内蔵

- 最大14チャネル
- 最小 1.0µs 変換が可能
- モータ制御に適したダブルトリガ (データ2重化) 機能

■8ビット D/A コンバータ内蔵

• 2 チャネル (64 ピンのみ)

■温度センサ内蔵

■汎用入出力ポート内蔵

• 5V トレラント、オープンドレイン、入力プルアップ

■ MPC

• 周辺機能の入出力端子を複数個所から選択可能

■ユニーク ID

● マイコン個体ごとの 32 バイト長の ID コード

■動作周囲温度

- —40 ∼+ 85 °C
- —40 ∼+ 105 °C



1. 概要

1.1 仕様概要

表 1.1 に仕様概要を、表 1.2 にパッケージ別機能比較一覧を示します。

表 1.1 の仕様概要には最大仕様を掲載しており、周辺モジュールのチャネル数はパッケージのピン数によって異なります。詳細は、「表 1.2 パッケージ別機能比較一覧」を参照してください。

表1.1 仕様概要(1/3)

分類	モジュール/機能	説明
CPU	中央演算処理装置	 最大動作周波数:32MHz 32ビットRX CPU 最小命令実行時間:1命令1クロック アドレス空間:4Gバイト・リニアアドレス レジスタ 汎用レジスタ:32ビット×16本 制御レジスタ:32ビット×8本 アキュムレータ:64ビット×1本 基本命令:73種類 DSP機能命令:9種類 アドレッシングモード:10種類 データ配置 命令:リトルエンディアン データ:リトルエンディアン データ:リトルエンディアン/ビッグエンディアンを選択可能 32ビット乗算器:32ビット×32ビット→64ビット 除算器:32ビット÷32ビット→32ビット バレルシフタ:32ビット
メモリ	ROM	 容量: 16K/32K/64K/96K/128K/256K/384K/512Kバイト 32MHz、ノーウェイトアクセス 書き換え方法: シリアルライタプログラミング(調歩同期式シリアル通信/USB通信)、 セルフプログラミング
	RAM	容量:8K/10K/16K/32K/64Kバイト32MHz、ノーウェイトアクセス
	E2データ フラッシュ	◆ 容量:8Kバイト◆ プログラム/イレーズ回数:1,000,000回(typ)
MCU動作モ	ード	シングルチップモード
クロック	クロック発生回路	 メインクロック発振器、サブクロック発振器、低速および高速オンチップオシレータ、PLL 周波数シンセサイザ、IWDT専用オンチップオシレータ 発振停止検出:あり クロック周波数精度測定回路(CAC):あり システムクロック(ICLK)、周辺モジュールクロック(PCLK)、FlashIFクロック(FCLK)を個別に設定可能 CPU、バスマスタなどのシステム系はICLK同期: Max 32MHz 周辺モジュールはPCLK同期: Max 32MHz フラッシュ周辺回路はFCLK同期: Max 32MHz ICLKの周波数は、FCLK、PCLKB、PCLKDのn倍(n:1, 2, 4, 8, 16, 32, 64) のみ設定可能
リセット		RES#端子リセット、パワーオンリセット、電圧監視リセット、独立ウォッチドッグタイマリセット、ソフトウェアリセット
電圧検出	電圧検出回路 (LVDAa)	VCC が電圧検出レベル以下になると、内部リセットまたは内部割り込みを発生 電圧検出1は検出電圧を10レベルから選択可能 電圧検出2は検出電圧を4レベルから選択可能 である。
低消費電力	消費電力低減機能	モジュールストップ機能3種類の低消費電力モードスリープモード、ディープスリープモード、ソフトウェアスタンバイモード
	動作電力低減機能	◆ 動作電力制御モード 高速動作モード、中速動作モード、低速動作モード
割り込み	割り込みコント ローラ(ICUb)	 割り込みベクタ数:82 外部割り込み:要因数9 (NMI、IRQ0~IRQ7端子) ノンマスカブル割り込み:要因数4 (NMI端子、電圧監視1割り込み、電圧監視2割り込み、IWDT割り込み) 16 レベルの割り込み優先順位を設定可能

表1.1 仕様概要(2/3)

分類	モジュール/機能	説明
DMA	データトランス	・ 転送モード: ノーマル転送モード、リピート転送モード、ブロック転送モード
DIVIA	ファコントローラ (DTCa)	転送モート: ノーマル転送モート、リピート転送モート、ノロック転送モート起動要因:割り込み要因により起動チェーン転送機能あり
VOポート	汎用入出力ポート	64ピン/48ピン/40ピン/36ピン ◆ 入出力: 46/30/24/20 ◆ 入力: 2/2/1/1 ◆ プルアップ抵抗: 38/24/19/16 ◆ オープンドレイン出力: 34/24/19/16 ◆ 5Vトレラント: 4/4/4/4
イベントリ: (ELC)	ンクコントローラ	35種類のイベント信号を直接モジュールへリンク可能タイマ系のモジュールはイベント入力時の動作の選択が可能ポートBのイベントリンク動作が可能
マルチファ: トローラ(N	ンクションピンコン MPC)	入出力機能を複数の端子から選択可能
タイマ	マルチファンク ションタイマパル スユニット2 (MTU2a)	 (16ビット×6チャネル) ×1ユニット 16ビットタイマ6チャネルをベースに最大16本のパルス入出力、および3本のパルス入力が可能 チャネルごとにカウントクロック(PCLK/1、PCLK/4、PCLK/16、PCLK/64、PCLK/256、PCLK/1024、MTCLKA、MTCLKB、MTCLKC、MTCLKD) を8種類または7種類選択可能(チャネル5は4種類) インプットキャプチャ機能 21本のアウトプットコンペアレジスタ兼インプットキャプチャレジスタ パルス出力モード 相補PWM出力モード リセット同期PWMモード 位相計数モード A/Dコンバータの変換開始トリガを生成可能
	ポートアウト プットイネーブル2 (POE2a)	MTU波形出力端子のハイインピーダンス制御
	コンペアマッチ タイマ(CMT)	● (16ビット×2チャネル) ×1ユニット ● 4種類のクロック (PCLK/8、PCLK/32、PCLK/128、PCLK/512) を選択可能
	独立ウォッチドッグ タイマ(IWDTa)	◆ 14 ビット×1 チャネル◆ カウントクロック: IWDT専用低速オンチップオシレータ1 分周、16分周、32 分周、64 分周、128 分周、256 分周
	リアルタイム クロック(RTCA)	 クロックソース:サブクロックにて動作 カレンダカウントモード/バイナリカウントモードを選択可能 割り込み:アラーム割り込み、周期割り込み、桁上げ割り込み
通信機能	シリアルコミュニ ケーションインタ フェース (SCIe、SCIf)	 3チャネル(チャネル1、5:SCIe、チャネル12:SCIf) シリアル通信方式:調歩同期式/クロック同期式/スマートカードインタフェース 内蔵ボーレートジェネレータで任意のビットレートを選択可能 LSBファースト/MSBファーストを選択可能 MTU2からの平均転送レートクロック入力が可能 簡易I²C機能 簡易SPI機能 マスタ/スレーブモードをサポート(SCIfのみ) スタートフレーム、インフォメーションフレームから構成(SCIfのみ) 調歩同期式モード時のスタートビットの検出:Lowまたは立ち下がりエッジを選択可能
	I ² Cバスインタ フェース(RIIC)	 1チャネル 通信フォーマット: I²Cバスフォーマット/SMBusフォーマット マスタ/スレーブを選択可能 ファストモード対応

表1.1 仕様概要(3/3)

分類 モジュール/	幾能 説明
通信機能 ペリフェラル インタフェース (RSPI)	 1 チャネル 転送機能 MOSI (Master Out Slave In)、MISO (Master In Slave Out)、SSL (Slave Select)、RSPCK (RSPI Clock) 信号を使用して、SPI動作(4線式) / クロック同期式動作(3線式) でシリアル通信が可能 マスタ/スレーブモードを選択可能 データフォーマット LSBファースト/MSBファーストを選択可能 転送ビット長(8~16、20、24、32ビット)を選択可能 送信/受信バッファは128ビット ー度の送受信で最大4フレームを転送(1フレームは最大32ビット) 送信/受信バッファ構成はダブルバッファ
USB2.0 ホスト ファンクション モジュール(U	 ホスト(ROMサイズ32Kバイト以上)/ファンクションモジュール:1ポート
12ビットA/Dコンバータ (S12ADb)	 1ユニット(1ユニット×14チャネル) 分解能: 12ビット 最小変換時間: 1チャネル当たり1.0µs (ADCLK = 32MHz動作時) 動作モード スキャンモード(シングルスキャンモード、連続スキャンモード、グループスキャンモード) ダブルトリガモード(A/D変換データ2重化機能) A/D変換開始条件 ソフトウェアトリガ、タイマ(MTU)のトリガ、外部トリガ、ELC
温度センサ(TEMPSA)	1 チャネル 温度を電圧に変換し12 ビット A/D コンバータでデジタル化
D/Aコンバータ (DA)	2チャネル分解能:8ビット出力電圧:0V~VCC
CRC演算器(CRC)	 8ビット単位の任意のデータ長に対してCRCコードを生成 3つの多項式から選択可能 X⁸ + X² + X + 1、X¹⁶ + X¹⁵ + X² + 1、X¹⁶ + X¹² + X⁵ + 1 LSBファースト/MSBファースト通信用CRCコード生成の選択が可能
データ演算回路(DOC)	16ビットのデータを比較、加算、減算する機能
ユニークID	マイコン個体ごとの32バイト長のIDコード
電源電圧/動作周波数	VCC = 1.8 ~ 2.4V : 8MHz、VCC=2.4 ~ 2.7V : 16MHz、VCC=2.7 ~ 3.6V : 32MHz
消費電流	3.2mA@32MHz(typ)
動作周囲温度	Dバージョン: −40~+85°C、Gバージョン: −40~+105°C
パッケージ	64ピンLFQFP (PLQP0064KB-A) 10×10mm、0.5mmピッチ 64ピンLQFP (PLQP0064GA-A) 14×14mm、0.8mmピッチ 64ピンWFLGA (PWLG0064KA-A) 5×5mm、0.5mmピッチ 48ピンLFQFP (PLQP0048KB-A) 7×7mm、0.5mmピッチ 48ピンHWQFN (PWQN0048KB-A) 7×7mm、0.5mmピッチ 40ピンHWQFN (PWQN0040KC-A) 6×6mm、0.50mmピッチ 36ピンWFLGA (PWLG0036KA-A) 4×4mm、0.5mmピッチ
オンチップデバッキングシス	テム E1エミュレータ(FINEインタフェース)

表 1.2 パッケージ別機能比較一覧

	モジュール/機能	RX111 グループ				
	こンユールバ 1成 日と		48ピン	40ピン	36ピン	
割り込み	外部割り込み		NMI、IR0	Q0~IRQ7		
DMA	データトランスファコントローラ		a.	5 4		
タイマ	マルチファンクションタイマパルス ユニット2		6チャネル(N	MTU0 ~ MTU5)		
	ポートアウトプットイネーブル2	POE0#∼PC	E3#、POE8#	POE0#、POE2#、	POE3#、POE8#	
	コンペアマッチタイマ		2チャネル	x1ユニット		
	リアルタイムクロック	b.	59	ti	: L	
	独立ウォッチドッグタイマ		あ	5 4		
通信機能	シリアルコミュニケーションインタ フェース(SCIe)[簡易I ² C、簡易SPI]		2チャネル	(SCI1, 5)		
	シリアルコミュニケーションインタ フェース(SCIf)[簡易I ² C、簡易SPI]		1チャネル	(SCI12)		
	I ² Cバスインタフェース		15-	ャネル		
	シリアルペリフェラルインタフェース	1チャネル	15-	ャネル	1チャネル	
			(SSLA1	、3なし)	(SSLA1~3なし)	
	USB2.0ホスト/ファンクション モジュール(USBc)	1チャネル (Host/Function/ OTG)		1チャネル (Host/Function)		
	A/Dコンバータ 度チャネル)	14チャネル (6チャネル)	10チャネル (4チャネル)	8チャネル (3チャネル)	7チャネル (2チャネル)	
D/Aコンバ	、 一タ	2チャネル		なし		
温度センサ	,		b.	5 4		
CRC演算			あ	5 4		
イベントリ	リンクコントローラ		b.	5 9		
パッケーシ	ž	64ピンLFQFP 64ピンLQFP 64ピンWFLGA	48ピンLFQFP 48ピンHWQFN	40ピンHWQFN	36ピンWFLGA	

1.2 製品一覧

表 1.3 に製品一覧表を、図 1.1 に型名とメモリサイズ・パッケージを示します。

表 1.3 製品一覧表 (1 / 2)

グループ	品名	発注型名	パッケージ	ROM容量	RAM容量	E2データ フラッシュ	動作 周波数 (max)	動作周囲温度
RX111	R5F51118AGFM	R5F51118AGFM#3A	PLQP0064KB-A					
	R5F51118AGFK	R5F51118AGFK#3A	PLQP0064GA-A					
	R5F51118AGFL	R5F51118AGFL#3A	PLQP0048KB-A	─ 512Kバイト				
	R5F51118AGNE	R5F51118AGNE#UA	PWQN0048KB-A		0.44 % 4.1			
	R5F51117AGFM	R5F51117AGFM#3A	PLQP0064KB-A		64Kバイト			
	R5F51117AGFK	R5F51117AGFK#3A	PLQP0064GA-A	00414 . * 4 . 1				
	R5F51117AGFL	R5F51117AGFL#3A	PLQP0048KB-A	- 384Kバイト				
	R5F51117AGNE	R5F51117AGNE#UA	PWQN0048KB-A					
	R5F51116AGFM	R5F51116AGFM#3A	PLQP0064KB-A					
	R5F51116AGFK	R5F51116AGFK#3A	PLQP0064GA-A	-	0014 % 4 1			
	R5F51116AGFL	R5F51116AGFL#3A	PLQP0048KB-A	256Kバイト	32Kバイト			
	R5F51116AGNE	R5F51116AGNE#UA	PWQN0048KB-A					
	R5F51115AGFM	R5F51115AGFM#3A	PLQP0064KB-A			1		
	R5F51115AGFK	R5F51115AGFK#3A	PLQP0064GA-A	4201/ 15 / 1				
	R5F51115AGFL	R5F51115AGFL#3A	PLQP0048KB-A	— 128Kバイト				
	R5F51115AGNE	R5F51115AGNE#UA	PWQN0048KB-A		4014			
	R5F51114AGFM	R5F51114AGFM#3A	PLQP0064KB-A		16Kバイト			
	R5F51114AGFK	R5F51114AGFK#3A	PLQP0064GA-A	061/15/1		8Kバイト	32MHz	-40~+105°C
	R5F51114AGFL	R5F51114AGFL#3A	PLQP0048KB-A	- 96Kバイト				
	R5F51114AGNE	R5F51114AGNE#UA	PWQN0048KB-A					
	R5F51113AGFM	R5F51113AGFM#3A	PLQP0064KB-A			1		
	R5F51113AGFK	R5F51113AGFK#3A	PLQP0064GA-A					
	R5F51113AGFL	R5F51113AGFL#3A	PLQP0048KB-A	64Kバイト				
	R5F51113AGNE	R5F51113AGNE#UA	PWQN0048KB-A					
	R5F51113AGNF	R5F51113AGNF#UA	PWQN0040KC-A		4014 \$ 4 1			
	R5F51111AGFM	R5F51111AGFM#3A	PLQP0064KB-A		10Kバイト			
	R5F51111AGFK	R5F51111AGFK#3A	PLQP0064GA-A					
	R5F51111AGFL	R5F51111AGFL#3A	PLQP0048KB-A	32Kバイト				
	R5F51111AGNE	R5F51111AGNE#UA	PWQN0048KB-A					
	R5F51111AGNF	R5F51111AGNF#UA	PWQN0040KC-A					
	R5F5111JAGFM	R5F5111JAGFM#3A	PLQP0064KB-A			1		
	R5F5111JAGFK	R5F5111JAGFK#3A	PLQP0064GA-A					
	R5F5111JAGFL	R5F5111JAGFL#3A	PLQP0048KB-A	16Kバイト	8Kバイト			
	R5F5111JAGNE	R5F5111JAGNE#UA	PWQN0048KB-A					
	R5F5111JAGNF	R5F5111JAGNF#UA	PWQN0040KC-A					

表 1.3 製品一覧表 (2 / 2)

グループ	品名	発注型名	パッケージ	ROM容量	RAM容量	E2データ フラッシュ	動作 周波数 (max)	動作周囲温度
RX111	R5F51118ADFM	R5F51118ADFM#3A	PLQP0064KB-A					
	R5F51118ADFK	R5F51118ADFK#3A	PLQP0064GA-A					
	R5F51118ADLF	R5F51118ADLF#UA	PWLG0064KA-A	512Kバイト				
	R5F51118ADFL	R5F51118ADFL#3A	PLQP0048KB-A					
	R5F51118ADNE	R5F51118ADNE#UA	PWQN0048KB-A					
	R5F51117ADFM	R5F51117ADFM#3A	PLQP0064KB-A		64Kバイト			
	R5F51117ADFK	R5F51117ADFK#3A	PLQP0064GA-A					
	R5F51117ADLF	R5F51117ADLF#UA	PWLG0064KA-A	384Kバイト				
	R5F51117ADFL	R5F51117ADFL#3A	PLQP0048KB-A					
	R5F51117ADNE	R5F51117ADNE#UA	PWQN0048KB-A					
	R5F51116ADFM	R5F51116ADFM#3A	PLQP0064KB-A					
	R5F51116ADFK	R5F51116ADFK#3A	PLQP0064GA-A					
	R5F51116ADLF	R5F51116ADLF#UA	PWLG0064KA-A	256Kバイト	32Kバイト			
	R5F51116ADFL	R5F51116ADFL#3A	PLQP0048KB-A	1				
	R5F51116ADNE	R5F51116ADNE#UA	PWQN0048KB-A	1				
	R5F51115ADFM	R5F51115ADFM#3A	PLQP0064KB-A			1		
	R5F51115ADFK	R5F51115ADFK#3A	PLQP0064GA-A					
	R5F51115ADLF	R5F51115ADLF#UA	PWLG0064KA-A	128Kバイト				
	R5F51115ADFL	R5F51115ADFL#3A	PLQP0048KB-A	=				
	R5F51115ADNE	R5F51115ADNE#UA	PWQN0048KA-A	=				
	R5F51114ADFM	R5F51114ADFM#3A	PLQP0064KB-A		16Kバイト			
	R5F51114ADFK	R5F51114ADFK#3A	PLQP0064GA-A					
	R5F51114ADLF	R5F51114ADLF#UA	PWLG0064KA-A	96Kバイト				
	R5F51114ADFL	R5F51114ADFL#3A	PLQP0048KB-A	1		8Kバイト	32MHz	-40~+85°C
	R5F51114ADNE	R5F51114ADNE#UA	PWQN0048KB-A					
	R5F51113ADFM	R5F51113ADFM#3A	PLQP0064KB-A					
	R5F51113ADFK	R5F51113ADFK#3A	PLQP0064GA-A	+				
	R5F51113ADLF	R5F51113ADLF#UA	PWLG0064KA-A	=				
	R5F51113ADFL	R5F51113ADFL#3A	PLQP0048KB-A	 64Kバイト				
	R5F51113ADNE	R5F51113ADNE#UA	PWQN0048KB-A					
	R5F51113ADLM	R5F51113ADLM#UA	PWLG0036KA-A	+				
	R5F51113ADNF	R5F51113ADNF#UA	PWQN0040KC-A					
					10Kバイト			
	R5F51111ADFM	R5F51111ADFM#3A	PLQP0064KB-A	-				
	R5F51111ADFK	R5F51111ADFK#3A	PLQP0064GA-A	_				
	R5F51111ADLF	R5F51111ADLF#UA	PWLG0064KA-A	2017 15 7 1				
	R5F51111ADFL	R5F51111ADFL#3A	PLQP0048KB-A	32Kバイト				
	R5F51111ADNE	R5F51111ADNE#UA	PWQN0048KB-A	-				
	R5F51111ADLM	R5F51111ADLM#UA	PWLG0036KA-A					
	R5F51111ADNF	R5F51111ADNF#UA	PWQN0040KC-A					
	R5F5111JADFM	R5F5111JADFM#3A	PLQP0064KB-A	4				
	R5F5111JADFK	R5F5111JADFK#3A	PLQP0064GA-A	4				
	R5F5111JADLF	R5F5111JADLF#UA	PWLG0064KA-A					
	R5F5111JADFL	R5F5111JADFL#3A	PLQP0048KB-A	16Kバイト	8Kバイト			
	R5F5111JADNE	R5F5111JADNE#UA	PWQN0048KB-A	_				
	R5F5111JADLM	R5F5111JADLM#UA	PWLG0036KA-A	_				
	R5F5111JADNF	R5F5111JADNF#UA	PWQN0040KC-A		<u></u>	<u></u>		

注. 発注型名は、本マニュアル発行時に量産もしくは開発中のものです。最新の発注型名は弊社ホームページでご確認ください。




図 1.1 型名とメモリサイズ・パッケージ

1.3 ブロック図

図 1.2 にブロック図を示します。




図 1.2 ブロック図

1.4 端子機能

表 1.4 に端子機能一覧を示します。

表1.4 端子機能一覧(1/3)

分類	端子名	入出力	機能
電源	VCC	入力	電源端子。システムの電源に接続してください
	VCL	_	内部電源安定用の平滑コンデンサ(4.7μF)を介してVSSに接続してください。コンデンサは端子近くに配置してください
	VSS	入力	グランド端子。システムの電源(OV)に接続してください
	VCC_USB	入力	USB用電源端子。VCCに接続してください
	VSS_USB	入力	USB用グランド端子。VSSに接続してください
アナログ電源	AVCC0	入力	12ビットA/Dコンバータのアナログ電源端子。12ビットA/D コンバータを使用しない場合は、VCCに接続してください
	AVSS0	入力	12ビットA/Dコンバータのアナロググランド端子。12ビットA/Dコンバータを使用しない場合は、VSSに接続してください
	VREFH0	入力	12ビットA/Dコンバータの基準電源端子。12ビットA/Dコンバータを使用しない場合は、VCCに接続してください
	VREFL0	入力	12ビットA/Dコンバータの基準グランド端子。12ビットA/D コンバータを使用しない場合は、VSSに接続してください
クロック	XTAL	出力/ 入力 ^(注1)	水晶発振子接続端子。また、XTAL端子は外部クロックを入 力することもできます
	EXTAL	入力	
	XCIN	入力	サブクロック発振器の入出力端子。XCINとXCOUTの間に
	XCOUT	出力	は、水晶発振子を接続してください
	CLKOUT	出力	クロック出力端子
動作モードコントロール	MD	入力	動作モードを設定。この端子は、動作中には変化させない でください
	UB#	入力	ブートモード(USBインタフェース)で使用する端子
	UPSEL	入力	ブートモード(USBインタフェース)で使用する端子
システム制御	RES#	入力	リセット端子。この端子がLowになると、リセット状態と なります
CAC	CACREF	入力	クロック周波数精度測定回路の入力端子
オンチップエミュレータ	FINED	入出力	FINEインタフェース端子
LVD	CMPA2	入力	電圧検出2用検出対象電圧端子
割り込み	NMI	入力	ノンマスカブル割り込み要求端子
	IRQ0∼IRQ7	入力	割り込み要求端子
マルチファンクションタ イマパルスユニット2	MTIOCOA, MTIOCOB MTIOCOC, MTIOCOD	入出力	TGRA0~TGRD0のインプットキャプチャ入力/アウト プットコンペア出力/PWM出力端子
	MTIOC1A、MTIOC1B	入出力	TGRA1、TGRB1のインプットキャプチャ入力/アウト プットコンペア出力/PWM出力端子
	MTIOC2A、MTIOC2B	入出力	TGRA2、TGRB2のインプットキャプチャ入力/アウト プットコンペア出力/PWM出力端子
	MTIOC3A、MTIOC3B MTIOC3C、MTIOC3D	入出力	TGRA3~TGRD3のインプットキャプチャ入力/アウト プットコンペア出力/PWM出力端子
	MTIOC4A、MTIOC4B MTIOC4C、MTIOC4D	入出力	TGRA4~TGRD4のインプットキャプチャ入力/アウト プットコンペア出力/ PWM 出力端子
	MTIC5U、MTIC5V、MTIC5W	入力	TGRU5、TGRV5、TGRW5のインプットキャプチャ入力/ 外部パルス入力端子
	MTCLKA、MTCLKB、 MTCLKC、MTCLKD	入力	外部クロックの入力端子

表 1.4 端子機能一覧(2/3)

分類	端子名	入出力	機能
ポートアウトプット イネーブル2	POE0#~POE3#、POE8#	入力	MTU用の端子をハイインピーダンスにする要求信号の入力 端子
リアルタイムクロック	RTCOUT	出力	1Hz/64Hzのクロックの出力端子
シリアル	調歩同期式モード/クロック	7 同期式モート	*
コミュニケーション インタフェース(SCIe)	SCK1、SCK5	入出力	クロック入出力端子
1 Jy J I — X (GOIE)	RXD1、RXD5	入力	受信データ入力端子
	TXD1、TXD5	出力	送信データ出力端子
	CTS1#、CTS5#	入力	送受信開始制御用入力端子
	RTS1#、RTS5#	出力	送受信開始制御用出力端子
	簡易I²Cモード	•	
	SSCL1、SSCL5	入出力	I ² Cクロック入出力端子
	SSDA1、SSDA5	入出力	I ² C データ入出力端子
	● 簡易SPIモード	•	
	SCK1、SCK5	入出力	クロック入出力端子
	SMISO1、SMISO5	入出力	スレーブ送出データ入出力端子
	SMOSI1, SMOSI5	入出力	マスタ送出データ入出力端子
	SS1#、SS5#	入力	チップセレクト入力端子
シリアル	● 調歩同期式モード/クロック	, 7 同期式モート	*
コミュニケーション	SCK12	入出力	クロック入出力端子
インタフェース(SCIf)	RXD12	入力	受信データ入力端子
	TXD12	出力	送信データ出力端子
	CTS12#	入力	送受信開始制御用入力端子
	RTS12#	出力	送受信開始制御用出力端子
	簡易I²Cモード		
	SSCL12	入出力	I ² Cクロック入出力端子
	SSDA12	入出力	I ² C データ入出力端子
	● 簡易SPIモード		
	SCK12	入出力	クロック入出力端子
	SMISO12	入出力	スレーブ送出データ入出力端子
	SMOSI12	入出力	マスタ送出データ入出力端子
	SS12#	入力	チップセレクト入力端子
	• 拡張シリアルモード		
	RXDX12	入力	SCIf受信データ入力端子
	TXDX12	出力	SCIf送信データ出力端子
	SIOX12	入出力	SCIf送受信データ入出力端子
I ² Cバスインタフェース	SCL0	入出力	I ² Cバスインタフェースのクロック入出力端子。Nチャネルオープンドレインでバスを直接駆動できます
	SDA0	入出力	I ² Cバスインタフェースのデータ入出力端子。Nチャネル オープンドレインでバスを直接駆動できます
シリアルペリフェラルイ	RSPCKA	入出力	RSPIのクロック入出力端子
ンタフェース	MOSIA	入出力	RSPIのマスタ送出データ端子
	MISOA	入出力	RSPIのスレーブ送出データ端子
	SSLA0	入出力	RSPIのスレーブセレクト入出力端子
	SSLA1~SSLA3	出力	RSPIのスレーブセレクト出力端子
		1	

表 1.4 端子機能一覧 (3/3)

分類	端子名	入出力	機能
USB2.0 ホスト/	USB0_DP	入出力	USB内蔵トランシーバD+ 入出力端子
ファンクション モジュール	USB0_DM	入出力	USB内蔵トランシーバD- 入出力端子
	USB0_VBUS	入力	USBケーブル接続モニタ端子
	USB0_EXICEN	出力	OTGチップのローパワー制御信号
	USB0_VBUSEN	出力	OTGチップへのVBUS(5V)の供給許可信号
	USB0_OVRCURA、 USB0_OVRCURB	入力	外部オーバカレント検出端子
	USB0_ID	入力	OTG動作時miniABコネクタのID入力端子
12ビットA/Dコンバータ	AN000~AN004、AN006、	入力	A/Dコンバータのアナログ入力端子
	AN008 ~ AN015		
	ADTRG0#	入力	A/D変換開始のための外部トリガ入力端子
D/Aコンバータ	DAO、DA1	出力	D/Aコンバータのアナログ出力端子
1/0ポート	P03、P05	入出力	2ビットの入出力端子
	P14~P17	入出力	4ビットの入出力端子
	P26、P27	入出力	2ビットの入出力端子
	P30~P32、P35	入出力	4ビットの入出力端子(P35は入力端子)
	P40~P44、P46	入出力	6ビットの入出力端子
	P54、P55	入出力	2ビットの入出力端子
	PAO、PA1、PA3、PA4、PA6	入出力	5ビットの入出力端子
	PB0、PB1、PB3、PB5∼PB7	入出力	6ビットの入出力端子
	PC0~PC7	入出力	8ビットの入出力端子
	PE0~PE7	入出力	8ビットの入出力端子
	PH7	入力	1ビットの入力端子
	PJ6、PJ7	入出力	2ビットの入出力端子

注1. 外部クロックを入力する場合です。

1.5 ピン配置図

図 1.3 ~図 1.7 にピン配置図を示します。また、表 1.5 ~表 1.9 に機能別端子一覧を示します。




図 1.3 64 ピン LFQFP/LQFP ピン配置図




図 1.4 64 ピン WFLGA ピン配置図




図 1.5 48 ピン LFQFP/HWQFN ピン配置図




図 1.6 40 ピン HWQFN ピン配置図

RX111グループ PWLG0036KA-A (36ピンWFLGA)




図 1.7 36 ピン WFLGA ピン配置図

端子構成は、本章 「機能別端子一覧表(36ピンWFLGA)」をご確認ください。

・パッケージのA1番ピンの位置は「外形寸法図」でご確認ください。

表 1.5 機能別端子一覧 (64ピンLFQFP/LQFP) (1/2)

7 RE 8 XC 9 XC 10 UF 11 X1 12 EX 13 VC 14 VS 15 VC 16 17 18 19 20 UE 21 VC 22 23	MD RES# COUT CIN IPSEL CTAL EXTAL CCC	P03 P27 P26 P30 P31 PH7 P35 PH7 P16 P15 P14	MTIOC2B MTIOC2A MTIOC4B/POE8# MTIOC4D MTIOC4D MTIOC0C/RTCOUT MTIOC0C/MTIOC3A/ MTIOC3B/POE8# MTIOC3C/MTIOC3D/ RTCOUT MTIOCOB/MTCLKB	SCK1/SCK12 TXD1/SMOSI1/SSDA1/ USB0_VBUSEN RXD1/SMISO1/SSCL1 CTS1#/RTS1#/SS1# SCK1/MISOA/SDA0/RXD12/ RXDX12/SMISO12/SSCL12 TXD1/SMOSI1/SSDA1/MOSIA/ SCL0/USB0_VBUS/ USB0_VBUSEN/USB0_OVRCURB	IRQ3/CMPA2/CACREF/ADTRG0# IRQ0 IRQ1 FINED NMI IRQ2 IRQ7 IRQ6/ADTRG0#
3 4 5 6 MI 7 RE 8 XC 9 XC 10 UF 11 X1 12 E) 13 VC 14 VS 15 VC 16 17 18 19 20 UE 21 VC 22 23 24 VS 25 26 27	RES# COUT CIN DPSEL CTAL EXTAL CCC	P26 P30 P31 PH7 P35 P17 P16 P15	MTIOC2A MTIOC4B/POE8# MTIOC4D MTIOC0C/RTCOUT MTIOC0C/MTIOC3A/ MTIOC3B/POE8# MTIOC3C/MTIOC3D/ RTCOUT	TXD1/SMOSI1/SSDA1/ USB0_VBUSEN RXD1/SMISO1/SSCL1 CTS1#/RTS1#/SS1# SCK1/MISOA/SDA0/RXD12/ RXDX12/SMISO12/SSCL12 TXD1/SMOSI1/SSDA1/MOSIA/ SCL0/USB0_VBUS/	IRQ0 IRQ1 FINED NMI IRQ2 IRQ7
4	RES# COUT CIN DPSEL CTAL EXTAL CCC	P30 P31 PH7 P35 P32 P17 P16	MTIOC4B/POE8# MTIOC4D MTIOC0C/RTCOUT MTIOC0C/MTIOC3A/ MTIOC3B/POE8# MTIOC3C/MTIOC3D/ RTCOUT	USB0_VBUSEN RXD1/SMISO1/SSCL1 CTS1#/RTS1#/SS1# SCK1/MISOA/SDA0/RXD12/ RXDX12/SMISO12/SSCL12 TXD1/SMOSI1/SSDA1/MOSIA/ SCL0/USB0_VBUS/	IRQ1 FINED NMI IRQ2 IRQ7
5 6 MI 7 RE 8 XC 9 XC 10 UF 11 XT 12 E2 13 VC 14 VS 15 VC 16 17 18 19 20 UE 21 VC 22 23 24 VS 25 26 27	RES# COUT CIN DPSEL CTAL EXTAL CCC	P31 PH7 P35 P32 P17 P16	MTIOC4D MTIOC0C/RTCOUT MTIOC0C/MTIOC3A/ MTIOC3B/POE8# MTIOC3C/MTIOC3D/ RTCOUT	SCK1/MISOA/SDA0/RXD12/ RXDX12/SMISO12/SSCL12 TXD1/SMOSI1/SSDA1/MOSIA/ SCL0/USB0_VBUS/	IRQ1 FINED NMI IRQ2 IRQ7
6 MI 7 RE 8 XC 9 XC 10 UF 11 X1 12 E) 13 VC 14 VS 15 VC 16 17 18	RES# COUT CIN DPSEL CTAL EXTAL CCL CSS	PH7 P35 P32 P17 P16	MTIOCOC/RTCOUT MTIOCOC/MTIOC3A/ MTIOC3B/POE8# MTIOC3C/MTIOC3D/ RTCOUT	SCK1/MISOA/SDA0/RXD12/ RXDX12/SMISO12/SSCL12 TXD1/SMOSI1/SSDA1/MOSIA/ SCL0/USB0_VBUS/	NMI IRQ2 IRQ7
7 RE 8 XC 9 XC 10 UF 11 X1 12 E2 13 VC 14 VS 15 VC 16 17 18 19 20 UE 21 VC 22 23 24 VS 25 26 27	RES# COUT CIN DPSEL CTAL EXTAL CCL CSS	P35 P32 P17 P16 P15	MTIOC0C/MTIOC3A/ MTIOC3B/POE8# MTIOC3C/MTIOC3D/ RTCOUT	RXDX12/SMISO12/SSCL12 TXD1/SMOSI1/SSDA1/MOSIA/ SCL0/USB0_VBUS/	IRQ2
8 XC 9 XC 10 UF 11 XT 12 E) 13 VC 14 VS 15 VC 16 17 18 19 20 UE 21 VC 22 23 24 VS 25 26 27	CCOUT CIN UPSEL CTAL CXTAL CCL CSS	P35 P32 P17 P16 P15	MTIOC0C/MTIOC3A/ MTIOC3B/POE8# MTIOC3C/MTIOC3D/ RTCOUT	RXDX12/SMISO12/SSCL12 TXD1/SMOSI1/SSDA1/MOSIA/ SCL0/USB0_VBUS/	IRQ2 IRQ7
9 XC 10 UF 11 X1 12 E> 13 VC 14 VS 15 VC 16 17 18	CCIN IPSEL CTAL EXTAL ICCL ICSS	P35 P32 P17 P16 P15	MTIOC0C/MTIOC3A/ MTIOC3B/POE8# MTIOC3C/MTIOC3D/ RTCOUT	RXDX12/SMISO12/SSCL12 TXD1/SMOSI1/SSDA1/MOSIA/ SCL0/USB0_VBUS/	IRQ2 IRQ7
10 UF 11 X1 12 E) 13 VC 14 VS 15 VC 16 17 18 19 20 UE 21 VC 22 23 24 VS 25 26 27	IPSEL EXTAL	P35 P32 P17 P16 P15	MTIOC0C/MTIOC3A/ MTIOC3B/POE8# MTIOC3C/MTIOC3D/ RTCOUT	RXDX12/SMISO12/SSCL12 TXD1/SMOSI1/SSDA1/MOSIA/ SCL0/USB0_VBUS/	IRQ2 IRQ7
11 X1 12 E) 13 VC 14 VS 15 VC 16 17 18 19 20 UE 21 VC 22 23 24 VS 25 26 27	TAL EXTAL FCL FSS FCC	P32 P17 P16	MTIOC0C/MTIOC3A/ MTIOC3B/POE8# MTIOC3C/MTIOC3D/ RTCOUT	RXDX12/SMISO12/SSCL12 TXD1/SMOSI1/SSDA1/MOSIA/ SCL0/USB0_VBUS/	IRQ2 IRQ7
12 EX 13 VC 14 VS 15 VC 16 17 18 19 19 20 UE 21 VC 22 23 24 VS 25 26 27	EXTAL VCL VSS VCC	P17 P16 P15	MTIOC0C/MTIOC3A/ MTIOC3B/POE8# MTIOC3C/MTIOC3D/ RTCOUT	RXDX12/SMISO12/SSCL12 TXD1/SMOSI1/SSDA1/MOSIA/ SCL0/USB0_VBUS/	IRQ7
13 VC 14 VS 15 VC 16 17 18 19 20 UE 21 VC 22 23 24 VS 25 26 27	CCL SSS CCC	P17 P16 P15	MTIOC0C/MTIOC3A/ MTIOC3B/POE8# MTIOC3C/MTIOC3D/ RTCOUT	RXDX12/SMISO12/SSCL12 TXD1/SMOSI1/SSDA1/MOSIA/ SCL0/USB0_VBUS/	IRQ7
14 VS 15 VC 16 17 18 19 20 UE 21 VC 22 23 24 VS 25 26 27	YSS YCC	P17 P16 P15	MTIOC0C/MTIOC3A/ MTIOC3B/POE8# MTIOC3C/MTIOC3D/ RTCOUT	RXDX12/SMISO12/SSCL12 TXD1/SMOSI1/SSDA1/MOSIA/ SCL0/USB0_VBUS/	IRQ7
15 VC 16 17 18 19 19 20 UE 21 VC 22 23 24 VS 25 26 27	/CC	P17 P16 P15	MTIOC0C/MTIOC3A/ MTIOC3B/POE8# MTIOC3C/MTIOC3D/ RTCOUT	RXDX12/SMISO12/SSCL12 TXD1/SMOSI1/SSDA1/MOSIA/ SCL0/USB0_VBUS/	IRQ7
16		P17 P16 P15	MTIOC0C/MTIOC3A/ MTIOC3B/POE8# MTIOC3C/MTIOC3D/ RTCOUT	RXDX12/SMISO12/SSCL12 TXD1/SMOSI1/SSDA1/MOSIA/ SCL0/USB0_VBUS/	IRQ7
17	/B#	P17 P16 P15	MTIOC3C/MTIOC3A/ MTIOC3B/POE8# MTIOC3C/MTIOC3D/ RTCOUT	RXDX12/SMISO12/SSCL12 TXD1/SMOSI1/SSDA1/MOSIA/ SCL0/USB0_VBUS/	IRQ7
18	IB#	P16	MTIOC3B/POE8# MTIOC3C/MTIOC3D/ RTCOUT	RXDX12/SMISO12/SSCL12 TXD1/SMOSI1/SSDA1/MOSIA/ SCL0/USB0_VBUS/	
19 UE 20 UE 21 VC 22 23 24 VS 25 26 27	IB#	P15	RTCOUT	SCL0/USB0_VBUS/	IRQ6/ADTRG0#
20 UE 21 VC 22 23 24 VS 25 26 27	JB#		MTIOC0B/MTCLKB		
21 VC 22 23 24 VS 25 26 27	JB#	P14	•	RXD1/SMISO1/SSCL1/RSPCKA	IRQ5/CLKOUT
22 23 24 VS 25 26 27			MTIOC0A/MTIOC3A/ MTCLKA	CTS1#/RTS1#/SS1#/SSLA0/TXD12/ TXDX12/SIOX12/SMOSI12/ SSDA12/USB0_OVRCURA	IRQ4
23 VS 24 VS 25 26 27	CC_USB				
24 VS 25 26 27				USB0_DM	
25 26 27				USB0_DP	
26 27	'SS_USB				
27		P55	MTIOC4D		
		P54	MTIOC4B		
28		PC7	MTIOC3A/MTCLKB	TXD1/SMOSI1/SSDA1/MISOA/ USB0_OVRCURB	CACREF
		PC6	MTIOC3C/MTCLKA	RXD1/SMISO1/SSCL1/MOSIA/ USB0_EXICEN	
29		PC5	MTIOC3B/MTCLKD	SCK1/RSPCKA/USB0_ID	
30		PC4	MTIOC3D/MTCLKC/POE0#	SCK5/SSLA0/USB0_VBUS (注1) / USB0_VBUSEN	IRQ2/CLKOUT
31		PC3	MTIOC4D	TXD5/SMOSI5/SSDA5	
32		PC2	MTIOC4B	RXD5/SMISO5/SSCL5/SSLA3	
33		PB7/PC1	MTIOC3B		
34		PB6/PC0	MTIOC3D		
35		PB5	MTIOC2A/MTIOC1B/POE1#		
36		PB3	MTIOC0A/MTIOC3B/ MTIOC4A/POE3#	USB0_OVRCURA	
37		PB1	MTIOC0C/MTIOC4C		IRQ4
38 VC	'CC				
39		PB0	MTIC5W/MTIOC0C/ RTCOUT	SCL0/RSPCKA	IRQ2/ADTRG0#

機能別端子一覧 (64ピンLFQFP/LQFP) (2/2) 表 1.5

ピン 番号	電源、クロック、 システム制御 I/Oポート		タイマ(MTU、POE、RTC)	通信 (SCle、SClf、RSPI、RIIC、USB)	その他
41		PA6	MTIC5V/MTCLKB/MTIOC2A/ POE2#	CTS5#/RTS5#/SS5#/SDA0/MOSIA	IRQ3
42		PA4	MTIC5U/MTCLKA/MTIOC2B	TXD5/SMOSI5/SSDA5/SSLA0	IRQ5
43		PA3	MTIOC0D/MTCLKD/ MTIOC1B/POE0#	RXD5/SMISO5/SSCL5/MISOA	IRQ6
44		PA1	MTIOC0B/MTCLKC/ RTCOUT	SCK5/SSLA2	
45		PA0	MTIOC4A	SSLA1	CACREF
46		PE5	MTIOC4C/MTIOC2B		IRQ5/AN013
47		PE4	MTIOC4D/MTIOC1A/ MTIOC3A	MOSIA	IRQ4/AN012
48		PE3	MTIOC0A/MTIOC1B/ MTIOC4B/POE8#	CTS12#/RTS12#/SS12#/RSPCKA	IRQ3/AN011
49		PE2	MTIOC4A	RXD12/RXDX12/SMISO12/SSCL12	IRQ7/AN010
50		PE1	MTIOC4C	TXD12/TXDX12/SIOX12/SMOSI12/ SSDA12	IRQ1/AN009
51		PE0	MTIOC2A/POE3#	SCK12	IRQ0/AN008
52		PE7			IRQ7/AN015
53		PE6			IRQ6/AN014
54		P46 ^(注2)			AN006
55		P44 ^(注2)			AN004
56		P43 ^(注2)			AN003
57		P42 ^(注2)			AN002
58		P41 ^(注2)			AN001
59	VREFL0	PJ7 ^(注2)			
60		P40 ^(注2)			AN000
61	VREFH0	PJ6 ^(注2)			
62	AVSS0				
63	AVCC0				
64		P05			DA1

注1. 5Vトレラントではありません。 注2. これら端子の入出力バッファの電源はAVCCOです。

表1.6 機能別端子一覧 (64ピンWFLGA) (1/2)

ピン 番号	電源、クロック、 システム制御	l/Oポート	タイマ (MTU、POE、RTC)	通信 (SCIe、SCIf、RSPI、RIIC、USB)	その他
A1	AVSS0				
A2	AVCC0				
А3	VREFH0	PJ6 ^(注2)			
A4	VREFL0	PJ7 ^(注2)			
A5		P43 ^(注2)			AN003
A6		P46 ^(注2)			AN006
A7		PE2	MTIOC4A	RXD12/RXDX12/SMISO12/SSCL12	IRQ7/AN010
A8		PE3	MTIOC0A/MTIOC1B/ MTIOC4B/POE8#	CTS12#/RTS12#/SS12#/RSPCKA	IRQ3/AN011
B1	XCOUT				
B2		P03			DA0
В3		P40 ^(注2)			AN000
B4		P42 ^(注2)			AN002
B5		P44 ^(注2)			AN004
B6		PE6			IRQ6/AN014
B7		PE1	MTIOC4C	TXD12/TXDX12/SIOX12/SMOSI12/ SSDA12	IRQ1/AN009
B8		PE4	MTIOC1A/MTIOC3A/ MTIOC4D	MOSIA	IRQ4/AN012
C1	XCIN	PH7			
C2		P05			DA1
C3		P27	MTIOC2B	SCK1/SCK12	IRQ3/CMPA2/CACREF/ ADTRG0#
C4		P41 ^(注2)			AN001
C5		PE7			IRQ7/AN015
C6		PE5	MTIOC2B/MTIOC4C		IRQ5/AN013
C7		PA1	MTIOC0B/MTCLKC/ RTCOUT	SCK5/SSLA2	
C8		PA0	MTIOC4A	SSLA1	CACREF
D1	RES#				
D2		P30	MTIOC4B/POE8#	RXD1/SMISO1/SSCL1	IRQ0
D3		P26	MTIOC2A	TXD1/SMOSI1/SSDA1/ USB0_VBUSEN	
D4		PE0	MTIOC2A/POE3#	SCK12	IRQ0/AN008
D5		PA6	MTIC5V/MTIOC2A/MTCLKB/ POE2#	CTS5#/RTS5#/SS5#/SDA0/MOSIA	IRQ3
D6		PA4	MTIC5U/MTIOC2B/MTCLKA	TXD5/SMOSI5/SSDA5/SSLA0	IRQ5
D7		PA3	MTIOC0D/MTCLKD/ MTIOC1B/POE0#	RXD5/SMISO5/SSCL5/MISOA	IRQ6
D8	VSS				
E1	XTAL				
E2	MD				FINED
E3		P31	MTIOC4D	CTS1#/RTS1#/SS1#	IRQ1
E4		P55	MTIOC4D		
E5		PB3	MTIOC0A/MTIOC3B/ MTIOC4A/POE3#	USB0_OVRCURA	
E6		PB1	MTIOC0C/MTIOC4C		IRQ4
E7		PB0	MTIC5W/MTIOC0C/ RTCOUT	SCL0/RSPCKA	IRQ2/ADTRG0#
E8	VCC				
F1	EXTAL				

機能別端子一覧(64ピンWFLGA)(2/2) 表1.6

ピン 番号	電源、クロック、 システム制御	l/Oポート	タイマ (MTU、POE、RTC)	通信 (SCIe、SCIf、RSPI、RIIC、USB)	その他
F2		P32	MTIOC0C/RTCOUT		IRQ2
F3	UPSEL	P35			NMI
F4	UB#	P14	MTIOC0A/MTIOC3A/ MTCLKA	CTS1#/RTS1#/SS1#/TXD12/ TXDX12/SIOX12/SMOSI12/ SSDA12/SSLA0/USB0_OVRCURA	IRQ4
F5		P54	MTIOC4B		
F6		PC7	MTIOC3A/MTCLKB	TXD1/SMOSI1/SSDA1/MISOA/ USB0_OVRCURB	CACREF
F7		PC4	MTCLKC/MTIOC3D/POE0#	MTCLKC/MTIOC3D/POE0# SCK5/SSLA0/USB0_VBUSEN/ USB0_VBUS (注1)	
F8		PB5	MTIOC1B/MTIOC2A/POE1#		
G1	VCL				
G2		P17	MTIOC0C/MTIOC3A/ MTIOC3B/POE8#	SCK1/MISOA/SDA0/RXD12/ RXDX12/SMISO12/SSCL12	IRQ7
G3		P16	MTIOC3C/MTIOC3D/ RTCOUT	TXD1/SMOSI1/SSDA1/SCL0/ MOSIA/USB0_VBUSEN/ USB0_OVRCURB/USB0_VBUS	IRQ6/ADTRG0#
G4		P15	MTIOC0B/MTCLKB	RXD1/SMISO1/SSCL1/RSPCKA	IRQ5/CLKOUT
G5		PC6	MTIOC3C/MTCLKA	RXD1/SMISO1/SSCL1/MOSIA/ USB0_EXICEN	
G6		PC5	MTIOC3B/MTCLKD	SCK1/RSPCKA/USB0_ID	
G7		PC3	MTIOC4D	TXD5/SMOSI5/SSDA5	
G8		PB6/PC0	MTIOC3D		
H1	VSS				
H2	VCC				
НЗ	VCC_USB				
H4				USB0_DM	
H5				USB0_DP	
H6	VSS_USB				
H7		PC2	MTIOC4B	RXD5/SMISO5/SSCL5/SSLA3	
H8		PB7/PC1	MTIOC3B		

注1. 5Vトレラントではありません。 注2. これら端子の入出力バッファの電源はAVCCOです。

表 1.7 機能別端子一覧 (48ピンLFQFP/HWQFN) (1/2)

ピン 番号	電源、クロック、 システム制御	1/0ポート	タイマ (MTU、POE、RTC)	通信 (SCle、SClf、RSPI、RIIC、USB)	その他
1		P27	MTIOC2B	SCK1/SCK12	IRQ3/CMPA2/CACREF/ ADTRG0#
2		P26	MTIOC2A	TXD1/SMOSI1/SSDA1/ USB0_VBUSEN	
3	MD				FINED
4	RES#				
5	XCOUT				
6	XCIN	PH7			
7	UPSEL	P35			NMI
8	XTAL				
9	EXTAL				
10	VCL				
11	VSS				
12	VCC				
13		P17	MTIOC0C/MTIOC3A/ MTIOC3B/POE8#	SCK1/MISOA/SDA0/RXD12/ RXDX12/SMISO12/SSCL12	IRQ7
14		P16	MTIOC3C/MTIOC3D/ RTCOUT	TXD1/SMOSI1/SSDA1/MOSIA/ SCL0/USB0_VBUS/ USB0_VBUSEN/USB0_OVRCURB	IRQ6/ADTRG0#
15		P15	MTIOC0B/MTCLKB	RXD1/SMISO1/SSCL1/RSPCKA	IRQ5/CLKOUT
16	UB#	P14	MTIOC0A/MTIOC3A/ MTCLKA	CTS1#/RTS1#/SS1#/SSLA0/TXD12/ TXDX12/SIOX12/SMOSI12/ SSDA12/USB0_OVRCURA	IRQ4
17	VCC_USB				
18				USB0_DM	
19				USB0_DP	
20	VSS_USB				
21		PC7	MTIOC3A/MTCLKB	TXD1/SMOSI1/SSDA1/MISOA/ USB0_OVRCURB	CACREF
22		PC6	MTIOC3C/MTCLKA	RXD1/SMISO1/SSCL1/MOSIA/ USB0_EXICEN	
23		PC5	MTIOC3B/MTCLKD	SCK1/RSPCKA/USB0_ID	
24		PC4	MTIOC3D/MTCLKC/POE0#	SCK5/SSLA0/USB0_VBUS ^(注1) / USB0_VBUSEN	IRQ2/CLKOUT
25		PB5/PC3	MTIOC2A/MTIOC1B/POE1#		
26		PB3/PC2	MTIOC0A/MTIOC3B/ MTIOC4A/POE3#	USB0_OVRCURA	
27		PB1/PC1	MTIOC0C/MTIOC4C		IRQ4
28	VCC				
29		PB0/PC0	MTIC5W/MTIOC0C/ RTCOUT	SCL0/RSPCKA	IRQ2/ADTRG0#
30	VSS				
31		PA6	MTIC5V/MTCLKB/MTIOC2A/ POE2#	CTS5#/RTS5#/SS5#/SDA0/MOSIA	IRQ3
32		PA4	MTIC5U/MTCLKA/MTIOC2B	TXD5/SMOSI5/SSDA5/SSLA0	IRQ5
33		PA3	MTIOC0D/MTCLKD/ MTIOC1B/POE0#	RXD5/SMISO5/SSCL5/MISOA	IRQ6
34		PA1	MTIOC0B/MTCLKC/ RTCOUT	SCK5/SSLA2	
35		PE4	MTIOC4D/MTIOC1A/ MTIOC3A	MOSIA	IRQ4/AN012
36		PE3	MTIOC0A/MTIOC1B/ MTIOC4B/POE8#	CTS12#/RTS12#/SS12#/RSPCKA	IRQ3/AN011
37		PE2	MTIOC4A	RXD12/RXDX12/SMISO12/SSCL12	IRQ7/AN010

表1.7 機能別端子一覧 (48ピンLFQFP/HWQFN) (2/2)

ピン 番号	電源、クロック、 システム制御	l/Oポート	タイマ(MTU、POE、RTC)	通信 (SCIe、SCIf、RSPI、RIIC、USB)	その他
38		PE1	MTIOC4C	TXD12/TXDX12/SIOX12/SMOSI12/ SSDA12	IRQ1/AN009
39		PE0	MTIOC2A/POE3#	SCK12	IRQ0/AN008
40		PE7			IRQ7/AN015
41		P46 ^(注2)			AN006
42		P42 ^(注2)			AN002
43		P41 ^(注2)			AN001
44	VREFL0	PJ7 ^(注2)			
45		P40 ^(注2)			AN000
46	VREFH0	PJ6 ^(注2)			
47	AVSS0				
48	AVCC0				

注1.

⁵Vトレラントではありません。 これら端子の入出力バッファの電源はAVCCOです。 注2.

表1.8 機能別端子一覧(40ピンHWQFN)(1/2)

ピン 番号	電源、クロック、 システム制御	l/Oポート	タイマ(MTU、POE、RTC)	通信 (SCIe、SCIf、RSPI、RIIC、USB)	その他
1		P27	MTIOC2B	SCK1/SCK12	IRQ3/CMPA2/CACREF/ ADTRG0#
2		P26	MTIOC2A	TXD1/SMOSI1/SSDA1/ USB0_VBUSEN	
3	MD				FINED
4	RES#				
5	UPSEL	P35			NMI
6	XTAL				
7	EXTAL				
8	VCL				
9	VSS				
10	VCC				
11		P32	MTIOC0C		IRQ2
12		P17	MTIOC0C/MTIOC3A/ MTIOC3B/POE8#	SCK1/MISOA/SDA0/RXD12/ RXDX12/SMISO12/SSCL12	IRQ7
13		P16	MTIOC3C/MTIOC3D	TXD1/SMOSI1/SSDA1/SCL0/ MOSIA/USB0_VBUSEN/ USB0_OVRCURB/USB0_VBUS	IRQ6/ADTRG0#
14		P15	MTIOC0B/MTCLKB	RXD1/SMISO1/SSCL1/RSPCKA	IRQ5/CLKOUT
15	UB#	P14	MTIOC0A/MTIOC3A/ MTCLKA	CTS1#/RTS1#/SS1#/SSLA0/TXD12/ TXDX12/SIOX12/SMOSI12/ SSDA12/USB0_OVRCURA	IRQ4
16	VCC_USB				
17				USB0_DM	
18				USB0_DP	
19	VSS_USB				
20		PC4	MTIOC3D/MTCLKC/POE0#	SCK5/SSLA0/USB0_VBUS (注1) / USB0_VBUSEN	IRQ2/CLKOUT
21		PB3	MTIOC0A/MTIOC3B/ MTIOC4A/POE3#	USB0_OVRCURA	
22	VCC				
23		PB0	MTIOC0C/MTIC5W	SCL0/RSPCKA	IRQ2/ADTRG0#
24	VSS				
25		PA6	MTIOC2A/MTIC5V/MTCLKB/ POE2#	CTS5#/RTS5#/SS5#/SDA0/MOSIA	IRQ3
26		PA4	MTIOC2B/MTIC5U/MTCLKA	TXD5/SMOSI5/SSDA5/SSLA0	IRQ5
27		PA3	MTIOC0D/MTIOC1B/ MTCLKD/POE0#	RXD5/SMISO5/SSCL5/MISOA	IRQ6
28		PA1	MTIOC0B/MTCLKC	SCK5/SSLA2	
29		PE4	MTIOC1A/MTIOC3A/ MTIOC4D	MOSIA	IRQ4/AN012
30		PE3	MTIOC0A/MTIOC1B/ MTIOC4B/POE8#	CTS12#/RTS12#/SS12#/RSPCKA	IRQ3/AN011
31		PE2	MTIOC4A	RXD12/RXDX12/SMISO12/SSCL12	IRQ7/AN010
32		PE1	MTIOC4C	TXD12/TXDX12/SIOX12/SMOSI12/ SSDA12	IRQ1/AN009
33		PE0	MTIOC2A/POE3#	SCK12	IRQ0/AN008
34		P46 ^(注2)			AN006
35		P42 ^(注2)			AN002
36		P41 ^(注2)			AN001
37	VREFL0	PJ7 ^(注2)			
38	VREFH0	PJ6 ^(注2)			
39	AVSS0				

表1.8 機能別端子一覧(40ピンHWQFN)(2/2)

ピン番号	電源、クロック、 システム制御	l/Oポート	タイマ(MTU、POE、RTC)	通信 (SCIe、SCIf、RSPI、RIIC、USB)	その他
40	AVCC0				

注1.

5Vトレラントではありません。 これら端子の入出力バッファの電源はAVCCOです。 注2.

表1.9 機能別端子一覧(36ピンWFLGA)

ピン 番号	電源、クロック、 システム制御	l/Oポート	タイマ (MTU、POE、RTC)	通信 (SCIe、SCIf、RSPI、RIIC、USB)	その他	
A1	AVSS0					
A2	AVCC0					
А3	VREFH0	PJ6 ^(注2)				
A4		P42 ^(注2)			AN002	
A5		P41 ^(注2)			AN001	
A6		PE2	MTIOC4A	RXD12/RXDX12/SMISO12/SSCL12	IRQ7/AN010	
B1	RES#					
B2		P27	P27 MTIOC2B SCK1/SCK12			
В3	VREFL0	PJ7 ^(注2)				
B4		PE0	MTIOC2A/POE3#	SCK12	IRQ0/AN008	
B5		PE1 MTIOC4C TXD12/TXDX12/SIOX12/SMOSI12/ SSDA12			IRQ1/AN009	
B6		PA3	MTIOC0D/MTCLKD/ MTIOC1B/POE0#	RXD5/SMISO5/SSCL5/MISOA	IRQ6	
C1	XTAL					
C2	MD				FINED	
C3		PE3	MTIOC0A/MTIOC1B/ MTIOC4B/POE8#	CTS12#/RTS12#/SS12#/RSPCKA	IRQ3/AN011	
C4		PE4	MTIOC1A/MTIOC3A/ MTIOC4D	MOSIA	IRQ4/AN012	
C5		PA4	MTIOC2B/MTIC5U/MTCLKA	TXD5/SMOSI5/SSDA5/SSLA0	IRQ5	
C6	VSS					
D1	EXTAL					
D2	UPSEL	P35			NMI	
D3	UB#	P14	MTIOC0A/MTIOC3A/ MTCLKA	CTS1#/RTS1#/SS1#/SSLA0/TXD12/ TXDX12/SIOX12/SMOSI12/ SSDA12/USB0_OVRCURA	IRQ4	
D4		PA6	MTIC5V/MTCLKB/MTIOC2A/ POE2#	CTS5#/RTS5#/SS5#/SDA0/MOSIA	IRQ3	
D5		PB3	MTIOC0A/MTIOC3B/ MTIOC4A/POE3#	USB0_OVRCURA		
D6		PB0	MTIOC0C/MTIC5W	SCL0/RSPCKA	IRQ2/ADTRG0#	
E1	VCL					
E2		P17	MTIOC0C/MTIOC3A/ MTIOC3B/POE8#	SCK1/MISOA/SDA0/RXD12/ RXDX12/SMISO12/SSCL12	IRQ7	
E3		P16	MTIOC3C/MTIOC3D	TXD1/SMOSI1/SSDA1/SCL0/ MOSIA/USB0_VBUSEN/ USB0_OVRCURB/USB0_VBUS	IRQ6/ADTRG0#	
E4		P15	MTIOC0B/MTCLKB	RXD1/SMISO1/SSCL1/RSPCKA	IRQ5/CLKOUT	
E5		PC4	MTIOC3D/MTCLKC/POE0#	SCK5/SSLA0/USB0_VBUSEN/ USB0_VBUS (注1)	IRQ2/CLKOUT	
E6	VCC					
F1	VSS					
F2	VCC					
F3	VCC_USB					
F4				USB0_DM		
F5				USB0_DP		
F6	VSS_USB					

注1. 5Vトレラントではありません。 注2. これら端子の入出力バッファの電源はAVCCOです。

2. CPU

本 MCU は、RX CPU を搭載するプロセッサです。

RX CPU は、可変長命令形式を採用しています。使用頻度の高い命令をより短い命令長に割り付けており、少ないメモリ容量で効率の良いプログラムを開発できます。

73 種類の基本命令、9 種類の DSP 機能命令の合計 82 種類の命令と、10 種類のアドレッシングモードを持ち、レジスターレジスタ間、レジスターメモリ間、即値ーレジスタ、即値ーメモリの演算をはじめ、ビット操作、メモリーメモリ間の転送を行います。レジスタ間演算命令だけでなく、いくつかの複合命令を 1 クロックで実行することで、高速な演算処理を実現しました。乗算器、除算器を内蔵していますので、高速な乗算処理、除算処理を行うことができます。

RX CPU は、命令フェッチ、デコード、実行、メモリアクセス、ライトバックの5ステージのパイプライン処理により、命令を処理します。メモリアクセスによりパイプラインが延びた場合、後続の演算が先に実行される場合があります。RX CPU は、このような「Out-of-Order Completion」の採用により、クロックサイクル数を無駄にしない命令実行制御を行います。

2.1 特長

- 最小命令実行時間:1命令1クロックで実行
- アドレス空間:4Gバイト・リニアアドレス
- CPU レジスタセット

汎用レジスタ:32 ビット×16 本 制御レジスタ:32 ビット×8 本 アキュムレータ:64 ビット×1 本

• 基本命令:73種類(算術/論理命令、転送命令、分岐命令、ビット操作命令、ストリング操作命令、 システム操作命令)

分岐距離に応じた相対分岐命令 可変長命令形式(1バイト長~8バイト長) 頻出命令に短縮フォーマットを用意

- DSP機能命令:9種類
 16ビット×16ビットの乗算、積和命令に対応 アキュムレータの丸め命令に対応
- アドレッシングモード:10種類
- 5段パイプライン
- 「Out-of-Order Completion」の採用

 プロセッサモード
 スーパバイザモード、ユーザモード
- データ配置 リトルエンディアン/ビッグエンディアン選択可能

2.2 CPU レジスタセット

RX CPU のレジスタには、汎用レジスタ(16 本)と、制御レジスタ(8 本)、および DSP 機能命令で使用 するアキュムレータ(1 本)があります。

汎用レジスタ
b31
R0 (SP) (注1)
R1
R2
R3
R4
R5 R6
R7
R8
R9
R10
R11
R12
R13
R14
R15
ISP (割り込みスタックポインタ) USP (ユーザスタックポインタ)
INTB (割り込みテーブルレジスタ)
INTB (割り込み) 一フルレンスタ)
PC (プログラムカウンタ)
PC (プログラムカウンタ)
PC (プログラムカウンタ) PSW (プロセッサステータスワード)

図 2.1 CPU レジスタセット

2.2.1 汎用レジスタ (R0 ~ R15)

汎用レジスタは、16本($R0 \sim R15$)あります。汎用レジスタ $R0 \sim R15$ は、データレジスタやアドレスレジスタとして使用します。


汎用レジスタ R0 には、汎用レジスタとしての機能に加えて、スタックポインタ (SP) としての機能が割り当てられています。SP は、プロセッサステータスワード (PSW) のスタックポインタ指定ビット (U) によって、割り込みスタックポインタ (ISP)、またはユーザスタックポインタ (USP) に切り替わります。

2.2.2 制御レジスタ

制御レジスタには、以下の8本のレジスタがあります。

- 割り込みスタックポインタ (ISP)
- ユーザスタックポインタ (USP)
- 割り込みテーブルレジスタ (INTB)
- プログラムカウンタ (PC)
- プロセッサステータスワード (PSW)
- バックアップ PC (BPC)
- バックアップ PSW (BPSW)
- 高速割り込みベクタレジスタ (FINTV)


2.2.2.1 割り込みスタックポインタ(ISP)/ユーザスタックポインタ(USP)



スタックポインタ (SP) には、割り込みスタックポインタ (ISP) と、ユーザスタックポインタ (USP) の2種類があります。使用するスタックポインタ (ISP/USP) は、プロセッサステータスワード (PSW) のスタックポインタ指定ビット (U) によって切り替えられます。


ISP、USPに4の倍数を設定すると、スタック操作を伴う命令や、割り込みシーケンスのサイクル数が短くなります。

2.2.2.2 割り込みテーブルレジスタ (INTB)



割り込みテーブルレジスタ(INTB)には、可変ベクタテーブルの先頭番地を設定してください。

2.2.2.3 プログラムカウンタ (PC)



プログラムカウンタ (PC) は、実行中の命令の番地を示します。

2.2.2.4 プロセッサステータスワード (PSW)

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	_	-		-		IPL	[3:0]	1	_	_		PM	_	_	U	I
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	_	_	_	_	_	_	_	_	_	_	_	_	0	S	Z	С
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	С	キャリフラグ	0:キャリの発生なし 1:キャリの発生あり	R/W
b1	Z	ゼロフラグ	0: 演算結果は0でなかった 1: 演算結果は0であった	R/W
b2	S	サインフラグ	0: 演算結果は正または0であった 1: 演算結果は負であった	R/W
b3	0	オーバフローフラグ	0:オーバフローの発生なし 1:オーバフローの発生あり	R/W
b15-b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b16	(注1)	割り込み許可ビット	0:割り込み禁止 1:割り込み許可	R/W
b17	U (注1)	スタックポインタ指定ビット	0:割り込みスタックポインタ (ISP) を指定 1:ユーザスタックポインタ (USP) を指定	R/W
b19-b18	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b20	PM (注1、注2、注3)	プロセッサモード設定ビット	0:スーパバイザモードに設定 1:ユーザモードに設定	R/W
b23-b21	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b27-b24	IPL[3:0] ^(注1)	プロセッサ割り込み優先レベル	b27 b24 0000:優先レベル0(最低) 0001:優先レベル1 0010:優先レベル2 0011:優先レベル3 0100:優先レベル4 0101:優先レベル5 0110:優先レベル6 011:優先レベル7 1000:優先レベル8 1001:優先レベル9 1010:優先レベル10 1011:優先レベル11 1100:優先レベル11	R/W
b31-b28	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

- 注1. ユーザモードのときは、MVTC、POPC命令によるIPL[3:0]、PM、U、I ビットへの書き込みは無視されます。 また、MVTIPL命令でIPL[3:0] ビットへの書き込みを行った場合は、特権命令例外が発生します。
- 注2. スーパバイザモードのときは、MVTC、POPC命令によるPMビットへの書き込みは無視されます。それ以外のビットへの書き込みはできます。
- 注3. スーパバイザモードからユーザモードに切り替える場合は、スタックに退避されたPSW.PMビットを"1"にした後、RTE命令を実行するか、BPSW.PMビットを"1"にした後、RTFI命令を実行してください。

プロセッサステータスワード (PSW) は、命令実行の結果や、CPU の状態を示します。

C フラグ (キャリフラグ)

演算結果にキャリ、ボロー、シフトアウトが発生したことを示します。

Zフラグ(ゼロフラグ)

演算結果が0であったことを示します。

S フラグ (サインフラグ)

演算結果が負であったことを示します。

Ο フラグ (オーバフローフラグ)

演算中にオーバフローしたことを示します。

Iビット(割り込み許可ビット)

割り込み要求の受け付けを許可するビットです。例外を受け付けると、このビットは"0"になります。

Uビット(スタックポインタ指定ビット)

使用するスタックポインタ (ISP/USP) を指定するビットです。例外を受け付けると、このビットは"0" になります。スーパバイザモードからユーザモードに移行すると、このビットは"1"になります。


PM ビット(プロセッサモード設定ビット)

プロセッサモードを設定するビットです。例外を受け付けると、このビットは"0"になります。

IPL[3:0] ビット(プロセッサ割り込み優先レベル)

IPL[3:0] ビットは、優先レベル 0 (最低) ~ 優先レベル 15 (最高) までの 16 段階のプロセッサ割り込み 優先レベルを指定します。要求があった割り込みの優先レベルが、プロセッサ割り込み優先レベルより高い 場合、その割り込みが許可されます。IPL[3:0] ビットをレベル 15 (Fh) に設定したとき、すべての割り込みが禁止されます。IPL[3:0] ビットは、ノンマスカブル割り込みが発生したとき、レベル 15 (Fh) になります。割り込みが発生したとき、受け付けた割り込みの優先レベルになります。

2.2.2.5 バックアップ PC (BPC)




バックアップ PC (BPC) は、割り込み応答を高速化するために設けられたレジスタです。高速割り込みが発生すると、プログラムカウンタ (PC) の内容が BPC に退避されます。

2.2.2.6 バックアップ PSW (BPSW)



バックアップ PSW (BPSW) は、割り込み応答を高速化するために設けられたレジスタです。 高速割り込みが発生すると、プロセッサステータスワード (PSW) の内容が BPSW に退避されます。 BPSW のビットの割り当ては、PSW に対応しています。

2.2.2.7 高速割り込みベクタレジスタ (FINTV)



高速割り込みベクタレジスタ(FINTV)は、割り込み応答を高速化するために設けられたレジスタです。 高速割り込み発生時の分岐先番地を設定してください。

2.2.3 DSP 機能命令関連レジスタ

2.2.3.1 アキュムレータ (ACC)



リセット後の値 不定

アキュムレータ (ACC) は、64 ビットのレジスタです。DSP 機能命令で使用されます。また、ACC は乗 算命令 (EMUL、EMULU、MUL)、積和演算命令 (RMPA) でも使用され、これらの命令実行の際は ACC の値が変更されます。

ACC への書き込みには、MVTACHI 命令と MVTACLO 命令を使用します。MVTACHI 命令は上位側 32 ビット(b63 \sim b32)に、MVTACLO 命令は下位側 32 ビット(b31 \sim b0)にデータを書きます。

読み出しには MVFACHI 命令、MVFACMI 命令を使用します。 MVFACHI 命令で上位側 32 ビット(b63 \sim b32)、MVFACMI 命令で中央の 32 ビット(b47 \sim b16)のデータをそれぞれ読みます。

2.3 プロセッサモード

RX CPU には、スーパバイザモード、およびユーザモードの2つのプロセッサモードがあります。プロセッサモードを使用して、CPU リソースに対する階層的な保護機構を実現することができます。

各プロセッサモードには、実行可能な命令、アクセス可能な CPU リソースに対する権限を規定しており、スーパバイザモードはユーザモードより高い権限を持っています。

リセット後は、スーパバイザモードで動作します。

2.3.1 スーパバイザモード

スーパバイザモードでは、すべての CPU リソースにアクセスすることができ、また、すべての命令を実行することができます。ただし、MVTC、POPC 命令によるプロセッサステータスワード (PSW) のプロセッサモード設定ビット (PM) への書き込みは無視されます。PM ビットへの書き込み方法については、「2.2.2.4 プロセッサステータスワード (PSW)」を参照してください。

2.3.2 ユーザモード

ユーザモードでは、一部の CPU リソースへのライトアクセスが制限されます。ライトアクセスが制限される CPU リソースは以下のとおりです。この制限はすべての命令からのアクセスが対象になります。

- プロセッサステータスワード (PSW) の一部のビット (IPL[3:0]、PM、U、I)
- 割り込みスタックポインタ (ISP)
- 割り込みテーブルレジスタ (INTB)
- バックアップ PSW (BPSW)
- バックアップ PC (BPC)
- 高速割り込みベクタレジスタ (FINTV)

2.3.3 特権命令

特権命令は、スーパバイザモードでのみ実行可能な命令です。ユーザモードで特権命令を実行すると、特権命令例外が発生します。特権命令には、RTFI、MVTIPL、RTE、WAIT 命令があります。

2.3.4 プロセッサモード間の移行

プロセッサモードは、プロセッサステータスワード (PSW) のプロセッサモード設定ビット (PM) によって切り替えられます。ただし、MVTC、POPC 命令による PM ビットの書き換えは無効です。以下に示す方法で切り替えてください。

(1) ユーザモードからスーパバイザモードへの移行

例外が発生すると PSW.PM ビットが "0" になり、CPU はスーパバイザモードへ移行します。ハードウェア前処理は、スーパバイザモードで実行されます。例外が発生する直前のプロセッサモードは、退避された PSW.PM ビットに保持されます。

(2) スーパバイザモードからユーザモードへの移行

スタック上に退避されている PSW.PM ビットを "1" にした後 RTE 命令を実行する、あるいはバックアップ PSW (BPSW) に退避されている PSW.PM ビットを "1" にした後 RTFI 命令を実行することにより、ユーザモードへ移行します。ユーザモードへ移行すると、PSW のスタックポインタ指定ビット (U) が "1" になります。

2.4 データタイプ

RX CPU は、整数、ビット、ストリングの3種類のデータを扱うことができます。 詳細は「RX ファミリユーザーズマニュアルソフトウェア編」を参照してください。

2.5 エンディアン

RX CPU の命令は、リトルエンディアン固定です。 データ配置は、リトルエンディアンとビッグエンディアンから選択できます。

2.5.1 エンディアンの設定

本 MCU では、バイトデータの並び方を、上位バイト (MSB) が 0 番地になるビッグエンディアン、下位バイト (LSB) が 0 番地になるリトルエンディアンのいずれも使用できます。

エンディアンの設定については、「3. 動作モード」を参照してください。

命令によって 8/16/32 ビットアクセスが選択され、リトルエンディアン、ビッグエンディアンの設定によってアクセス動作が異なります。それぞれのアクセス動作を表 2.1 ~表 2.12 に示します。

表中の

LL は、汎用レジスタの D7 \sim D0

LH は、汎用レジスタの D15 ~ D8

HL は、汎用レジスタの D23 ~ D16

HH は、汎用レジスタの D31 \sim D24 を示します。

	D31 ~ D24	D23 ~ D16	D15 ~ D8	D7 ~ D0
汎用レジスタ Rm	НН	HL	LH	LL

表2.1 リトルエンディアン設定時の32ビットリード動作

動作 src番地	0番地を 32ビットでリード	1番地を 32ビットでリード	2番地を 32ビットでリード	3番地を 32ビットでリード	4番地を 32ビットでリード
0番地	LLに転送	_	_		_
1番地	LHに転送	LLに転送	_	_	_
2番地	HLに転送	LHに転送	LLに転送	_	_
3番地	HHに転送	HLに転送	LHに転送	LLに転送	_
4番地	_	HHに転送	HLに転送	LHに転送	LLに転送
5番地	_	ĺ	HHに転送	HLに転送	LHに転送
6番地	_	_	_	HHに転送	HLに転送
7番地	_	_	_	_	HHに転送

表2.2 ビッグエンディアン設定時の32ビットリード動作

動作src番地	0番地を 32ビットでリード	1番地を 32ビットでリード	2番地を 32ビットでリード	3番地を 32ビットでリード	4番地を 32ビットでリード
0番地	HHに転送	_	_	_	_
1番地	HLに転送	HHに転送	_	_	_
2番地	LHに転送	HLに転送	HHに転送	_	_
3番地	LLに転送	LHに転送	HLに転送	HHに転送	_
4番地	_	LLに転送	LHに転送	HLに転送	HHに転送
5番地	_		LLに転送	LHに転送	HLに転送
6番地	_		_	LLに転送	LHに転送
7番地	_	_	_	_	LLに転送

表2.3 リトルエンディアン設定時の32ビットライト動作

動作dest番地	0番地に 32ビットでライト	1番地に 32 ビットでライト	2番地に 32ビットでライト	3番地に 32ビットでライト	4番地に 32ビットでライト
0番地	LLを転送	_	_	_	_
1番地	LHを転送	LLを転送	_	_	_
2番地	HLを転送	LHを転送	LLを転送	_	_
3番地	HHを転送	HLを転送	LHを転送	LLを転送	_
4番地	_	HHを転送	HLを転送	LHを転送	LLを転送
5番地	_	_	HHを転送	HLを転送	LHを転送
6番地	_	_	_	HHを転送	HLを転送
7番地	_	_	_	_	HHを転送

表2.4 ビッグエンディアン設定時の32ビットライト動作

動作 dest番地	0番地に 32ビットでライト	1番地に 32ビットでライト	2番地に 32ビットでライト	3番地に 32ビットでライト	4番地に 32ビットでライト
0番地	HHを転送			1	_
1番地	HLを転送	HHを転送	1		_
2番地	LHを転送	HLを転送	HHを転送	_	_
3番地	LLを転送	LHを転送	HLを転送	HHを転送	_
4番地	_	LLを転送	LHを転送	HLを転送	HHを転送
5番地	_		LLを転送	LHを転送	HLを転送
6番地	_		1	LLを転送	LHを転送
7番地	_	_	<u> </u>	_	LLを転送

表 2.5 リトルエンディアン設定時の 16 ビットリード動作

動作 src番地	0番地を 16ビットで リード	1番地を 16ビットで リード	2番地を 16ビットで リード	3番地を 16ビットで リード	4番地を 16ビットで リード	5番地を 16ビットで リード	6番地を 16ビットで リード
0番地	LLに転送		_	_			_
1番地	LHに転送	LLに転送	_	_			_
2番地	_	LHに転送	LLに転送	_	_	_	_
3番地	_	_	LHに転送	LLに転送	_	_	_
4番地	_	_	_	LHに転送	LLに転送	_	_
5番地	_	_	_	_	LHに転送	LLに転送	_
6番地			_	_		LHに転送	LLに転送
7番地	_	_	_	_	_	_	LHに転送

表 2.6 ビッグエンディアン設定時の 16 ビットリード動作

動作 src番地	0番地を 16ビットで リード	1番地を 16ビットで リード	2番地を 16ビットで リード	3番地を 16 ビットで リード	4番地を 16ビットで リード	5番地を 16ビットで リード	6番地を 16ビットで リード
0番地	LHに転送						_
1番地	LLに転送	LHに転送	_		_	_	_
2番地	_	LLに転送	LHに転送	_	_	_	_
3番地	_	_	LLに転送	LHに転送	_	_	_
4番地	_	_	_	LLに転送	LHに転送	_	_
5番地	_	_	_	_	LLに転送	LHに転送	_
6番地	_	_	_	_	_	LLに転送	LHに転送
7番地	_	_	_	_	_	_	LLに転送

表2.7 リトルエンディアン設定時の16ビットライト動作

動作 dest番地	0番地に 16ビットで ライト	1番地に 16ビットで ライト	2番地に 16ビットで ライト	3番地に 16 ビットで ライト	4番地に 16 ビットで ライト	5番地に 16ビットで ライト	6番地に 16ビットで ライト
0番地	LLを転送	_	_				
1番地	LHを転送	LLを転送	_				
2番地	_	LHを転送	LLを転送	_	_	_	_
3番地	_	_	LHを転送	LLを転送	_	_	_
4番地	_	_	_	LHを転送	LLを転送	_	_
5番地	_	_	_	_	LHを転送	LLを転送	_
6番地	_	_	_	_	_	LHを転送	LLを転送
7番地	_	_	_	_	_	_	LHを転送

表2.8 ビッグエンディアン設定時の16ビットライト動作

動作 dest番地	0番地に 16ビットで ライト	1番地に 16ビットで ライト	2番地に 16ビットで ライト	3番地に 16ビットで ライト	4番地に 16 ビットで ライト	5番地に 16ビットで ライト	6番地に 16ビットで ライト
0番地	LHを転送	_	_	_	_	_	_
1番地	LLを転送	LHを転送	_				_
2番地	_	LLを転送	LHを転送				_
3番地	_	_	LLを転送	LHを転送	_	_	_
4番地	_	_	_	LLを転送	LHを転送	_	_
5番地	_	_	_	_	LLを転送	LHを転送	_
6番地	_	_	_			LLを転送	LHを転送
7番地	_	_	_	_	_	_	LLを転送

表2.9 リトルエンディアン設定時の8ビットリード動作

動作 src番地	0番地を 8ビットでリード	1番地を 8ビットでリード	2番地を 8ビットでリード	3番地を 8ビットでリード
0番地	LLに転送	_	_	_
1番地	_	LLに転送	_	_
2番地	_	_	LLに転送	_
3番地	_	_	_	LLに転送

表2.10 ビッグエンディアン設定時の8ビットリード動作

動作src番地	0番地を 8ビットでリード	1番地を 8ビットでリード	2番地を 8ビットでリード	3番地を 8ビットでリード
0番地	LLに転送	_	_	_
1番地	_	LLに転送	_	_
2番地	_	_	LLに転送	_
3番地	_	_	_	LLに転送

表2.11 リトルエンディアン設定時の8ビットライト動作

動作dest番地	0番地に 8ビットでライト	1番地に 8ビットでライト	2番地に 8ビットでライト	3番地に 8ビットでライト
0番地	LLを転送	_	_	_
1番地	_	LLを転送	_	_
2番地	_	_	LLを転送	_
3番地		_	_	LLを転送

表2.12 ビッグエンディアン設定時の8ビットライト動作

動作dest番地	0番地に 8ビットでライト	1番地に 8ビットでライト	2番地に 8ビットでライト	3番地に 8ビットでライト
0番地	LLを転送			
1番地	1	LLを転送	1	
2番地	_	_	LLを転送	_
3番地	_	_	_	LLを転送

2.5.2 I/O レジスタアクセス

I/O レジスタはビッグエンディアン、リトルエンディアン設定に関わらず、固定アドレスに配置されています。したがってI/O レジスタへのアクセスは、エンディアン変更の影響を受けません。I/O レジスタの配置については、各章のレジスタの説明を参照してください。

2.5.3 I/O レジスタアクセスの注意事項

I/O レジスタは、以下の規則に従ってアクセスしてください。

- 8 ビットバス幅指定の I/O レジスタは、サイズ指定子 (.size) が .B であるか、サイズ拡張指定子 (.memex) が .B または .UB である命令を使用してアクセスしてください。
- 16 ビットバス幅指定の I/O レジスタは、サイズ指定子 (.size) が.W であるか、サイズ拡張指定子 (.memex) が.W または.UW である命令を使用してアクセスしてください。
- 32 ビットバス幅指定の I/O レジスタは、サイズ指定子 (.size) が.L であるか、サイズ拡張指定子 (.memex) が.L である命令を使用してアクセスしてください。

2.5.4 データ配置

2.5.4.1 レジスタのデータ配置

レジスタのデータサイズと、ビット番号の関係を図2.2に示します。




図 2.2 レジスタのデータ配置

2.5.4.2 メモリ上のデータ配置

メモリ上のデータサイズは、バイト (8 ビット)、ワード (16 ビット)、ロングワード (32 ビット) の 3 種類です。データ配置は、リトルエンディアンか、ビッグエンディアンかを選択することができます。メモリ上のデータ配置を図 2.3 に示します。




図 2.3 メモリ上のデータ配置

2.5.5 命令コード配置の注意事項

外部空間のエンディアン設定がチップのエンディアン設定と異なる設定を行った領域に命令コードは配置できません。命令コードを外部空間に配置する場合は、チップのエンディアンと同じエンディアン設定の領域に配置してください。

2.6 ベクタテーブル

ベクタテーブルには、固定ベクタテーブルと可変ベクタテーブルがあります。ベクタテーブルは、1ベクタあたり4バイトで構成されており、各ベクタに対応する例外処理ルーチンの先頭アドレスを設定します。

2.6.1 固定ベクタテーブル

固定ベクタテーブルは、テーブルの配置アドレスが固定されたベクタテーブルです。FFFFF80h~FFFFFFFh番地に、特権命令例外、未定義命令例外、ノンマスカブル割り込み、リセットの各ベクタを配置しています。図 2.4 に固定ベクタテーブルを示します。

_	MSB _L	I	LSB
FFFFFF80h		(予約領域)	
: [:	
FFFFFCCh		(予約領域)	
FFFFFFD0h		特権命令例外	
FFFFFFD4h		(予約領域)	
FFFFFFD8h		(予約領域)	
FFFFFDCh		未定義命令例外	
FFFFFE0h		(予約領域)	
FFFFFE4h		(予約領域)	
FFFFFE8h		(予約領域)	
FFFFFECh		(予約領域)	
FFFFFF0h		(予約領域)	
FFFFFFF4h		(予約領域)	
FFFFFF8h	/	ンマスカブル割り込み	, ,
FFFFFFCh		リセット	

図 2.4 固定ベクタテーブル

2.6.2 可変ベクタテーブル

可変ベクタテーブルは、テーブルの配置アドレスを変えることができるベクタテーブルです。割り込みテーブルレジスタ (INTB) の内容で示された値を先頭アドレス (IntBase) とする 1,024 バイトの領域に、無条件トラップ、割り込みの各ベクタを配置しています。 図 2.5 に可変ベクタテーブルを示します。

可変ベクタテーブルには、ベクタごとに番号 $(0\sim255)$ が付けられています。無条件トラップ発生要因の INT 命令ではオペランドで指定した番号 $(0\sim255)$ に対応したベクタが、BRK 命令では番号 0 のベクタが割り当てられています。また、割り込み要因では、製品ごとに決められたベクタ番号 $(0\sim255)$ が割り当てられています。割り込みのベクタ番号については、「14.3.1 割り込みのベクタテーブル」を参照してください。




図 2.5 可変ベクタテーブル

2.7 命令動作

2.7.1 RMPA 命令、ストリング操作命令のデータプリフェッチ

RMPA 命令、および SSTR 命令を除くストリング操作命令(SCMPU、SMOVB、SMOVF、SMOVU、SUNTIL、SWHILE)は、メモリからのデータ読み出し処理を高速化するため、データプリフェッチを行う場合があります。データ読み出し位置に対して、最大で 3 バイト先までデータプリフェッチを行います。各命令のデータ読み出し位置は、以下のとおりです。

- RMPA 命令: R1 で指定される被乗数番地、および R2 で指定される乗数番地
- SCMPU 命令: R1 で指定される比較元番地、および R2 で指定される比較先番地
- SUNTIL、SWHILE 命令: R1 で指定される比較先番地
- SMOVB、SMOVF、SMOVU 命令: R2 で指定される転送元番地

2.8 パイプライン

2.8.1 概要

RX CPU は 5 段のパイプラインステージで構成されています。RX CPU の命令は、1 つまたは、複数のマイクロオペレーションに変換され、RX CPU はマイクロオペレーションをパイプライン処理します。パイプラインステージは、IF ステージは命令単位、D ステージ以降は、マイクロオペレーション単位で動作します。

以下にパイプラインの動作と各ステージの概要を示します。

(1) IF ステージ(命令フェッチステージ)

命令フェッチを行うステージです。メモリから命令をフェッチします。RX CPU は 4 バイト $\times 4$ 本の命令 キューを備えており、D(デコード)ステージのデコード処理完了とは無関係に、命令キューがいっぱいに なるまでフェッチを続けます。

(2) Dステージ (デコードステージ)

Dステージは命令のデコード処理 (DEC) を行い、命令をマイクロオペレーションに変換します。このステージでは、レジスタの読み出し (RF) を行い、先行する命令の演算結果を参照する処理の場合は、バイパス (BYP) を行います。バイパスにより、演算結果のレジスタへの書き込み (RW) と同時に、Dステージでのレジスタ参照が可能です。

(3) Eステージ (実行ステージ)

演算やアドレス計算など(OP)を行います。

(4) Mステージ (メモリアクセスステージ)

オペランドのメモリアクセス (OA1、OA2) を行います。メモリアクセス時のみ、このステージを使用します。このステージはさらに M1、M2 の 2 段のサブステージに分かれます。 RX CPU では、M1、M2 の各ステージに 1 個のメモリアクセスが存在することができます。

M1 ステージ (メモリアクセスステージ 1)

オペランドのメモリアクセス (OA1) を行います。

ストア動作時:ライト要求がバスに受け付けられると、パイプライン処理は終了します。

ロード動作時: リード要求がバスに受け付けられると、M2 ステージに進みます。要求受け付けとロード データ到着が同時 (ノーウェイトのメモリアクセス) の場合は、WB ステージに進みます。

• M2 ステージ (メモリアクセスステージ 2)

オペランドのメモリアクセス (OA2) を行います。ロードデータの到着を待つステージです。ロードデータが到着すると、WB ステージに進みます。

(5) WB ステージ (ライトバックステージ)

演算結果やメモリから読み出したデータをレジスタに書きます (RW)。メモリからの読み出しデータとそれ以外の演算結果は同時(同じサイクル)にレジスタに書けます。

図 2.6 にパイプライン構成とその動作を示します。




図 2.6 パイプライン構成と動作

2.8.2 命令とパイプライン処理

表中のオペランド表記は、以下に従います。

#IMM:即值

flag: ビット、フラグ

Rs, Rs2, Rd, Rd2, Ri, Rb: 汎用レジスタ

CR:制御レジスタ

dsp:ディスプレースメント pcdsp:ディスプレースメント

2.8.2.1 単一のマイクロオペレーションに変換される命令とパイプライン処理

単一のマイクロオペレーションに変換される命令を以下に示します。サイクル数は、ノーウェイトメモリアクセス時のサイクル数を示します。

表2.13 単一マイクロオペレーションに変換される命令

命令	ニーモニック(サイズ省略時は、全サイズ共通の動作)	参照図	サイクル数
算術/論理演算命令 (レジスタ間、即値 - レジスタ) DIV、DIVU、EMUL、EMULU、 RMPA、SATR を除く	 {ABS, NEG, NOT} "Rd"/"Rs, Rd" {ADC, MAX, MIN, ROTL, ROTR, XOR} "#IMM, Rd"/"Rs, Rd" ADD "#IMM, Rd"/"Rs, Rd"/"#IMM, Rs, Rd"/"Rs, Rs2, Rd" {AND, MUL, OR, SUB} "#IMM, Rd"/"Rs, Rd"/"Rs, Rs2, Rd" {CMP, TST} "#IMM, Rs"/"Rs, Rs2" NOP {ROLC, RORC, SAT} "Rd" SBB "Rs, Rd" {SHAR, SHLL, SHLR} "#IMM, Rd"/"Rs, Rd"/"#IMM, Rs, Rd" 	図 2.7	1
算術/論理演算命令(除算)	DIV "#IMM, Rd"/"Rs, Rd"	図2.7	3~20 (注1)
	DIVU "#IMM, Rd"/"Rs, Rd"	図2.7	2~18 (注1)
転送命令 (レジスタ間、即値ーレジスタ)	 MOV "#IMM, Rd"/"Rs, Rd" {MOVU, REVL, REVW} "Rs, Rd" SC Cnd "Rd" {STNZ, STZ} "#IMM, Rd" 	図2.7	1
転送命令(ロード動作)	 {MOV, MOVU} "[Rs], Rd"/"dsp[Rs], Rd"/"[Rs+], Rd" /"[-Rs], Rd"/"[Ri, Rb], Rd" POP "Rd" 	図2.8	スループット:1 レイテンシ:2 ^(注2)
転送命令(ストア動作)	 MOV "Rs, [Rd]"/"Rs, dsp[Rd]"/"Rs, [Rd+]" /"Rs, [-Rd]"/"Rs, [Ri, Rb]"/"#IMM, dsp[Rd]"/"#IMM, [Rd]" PUSH "Rs" PUSHC "CR" SC Cnd "[Rd]"/"dsp[Rd]" 	図2.9	1
ビット操作命令(レジスタ)	 {BCLR, BNOT, BSET} "#IMM, Rd"/"Rs, Rd" BMCnd "#IMM, Rd" BTST "#IMM, Rs"/"Rs, Rs2" 	図2.7	1
分岐命令	BCnd "pcdsp" {BRA, BSR} "pcdsp"/"Rs" {JMP, JSR} "Rs"	図2.17	分岐成立:3 分岐不成立:1
システム操作命令	{CLRPSW, SETPSW} "flag" MVTC "#IMM, CR"/"Rs, CR" MVFC "CR, Rd" MVTIPL"#IMM"	_	1
DSP機能命令	{MACHI, MACLO, MULHI, MULLO} "Rs, Rs2" {MVFACHI, MVFACMI} "Rd" {MVTACHI, MVTACLO} "Rs" RACW"#IMM"	図2.7	1

注1. 除算命令のサイクル数は、除数、被除数の値により変動します。

注2. スループット、レイテンシ表記のサイクル数については「2.8.3 命令処理時間の計算方法」を参照してください。

基本的な単一のマイクロオペレーションに変換される命令動作を以下の図2.7~図2.9に示します。




図 2.7 レジスタ間、即値ーレジスタ演算




図 2.8 ロード動作




図 2.9 ストア動作

2.8.2.2 複数のマイクロオペレーションに変換される命令とパイプライン処理

複数のマイクロオペレーションに変換される命令を以下に示します。サイクル数は、ノーウェイトメモリアクセス時のサイクル数を示します。

表2.14 複数マイクロオペレーションに変換される命令 (1/2)

命令	ニーモニック(サイズ省略時は、全サイズ共通の動作)	参照図	サイクル数
算術/論理演算命令 (メモリソースオペランド)	 {ADC, ADD, AND, MAX, MIN, MUL, OR, SBB, SUB, XOR} "[Rs], Rd"/"dsp[Rs], Rd" {CMP, TST} "[Rs], Rs2"/"dsp[Rs], Rs2" 	図2.10	3
算術/論理演算命令(除算)	DIV "[Rs],Rd / dsp[Rs],Rd"	_	5~22
	DIVU"[Rs],Rd / dsp[Rs],Rd"	_	4~20
算術/論理演算命令 (乗算 32bit×32bit → 64bit) (レジスタ間、レジスター即値)	• {EMUL, EMULU} "#IMM, Rd"/"Rs, Rd"	図2.12	2
算術/論理演算命令 (乗算 32bit×32bit → 64bit) (メモリソースオペランド)	• {EMUL, EMULU} "[Rs], Rd"/"dsp[Rs], Rd"	_	4
算術/論理演算命令(積和演算)	• RMPA.B	_	6+7×floor(n/4)+4×(n%4) nは処理バイト数 ^(注1)
	• RMPA.W	_	6+5×floor(n/2)+4×(n%2) nは処理ワード数 ^(注1)
	• RMPA.L	_	6+4n nは処理ロングワード数 ^(注1)
算術/論理演算命令(RMPA命 令用64ビット符号付き飽和処 理)	• SATR	_	3
転送命令(メモリ間転送)	 MOV "[Rs], [Rd]"/"dsp[Rs], [Rd]"/"[Rs], dsp[Rd]" /"dsp[Rs], dsp[Rd]" PUSH "[Rs]"/"dsp[Rs]" 	図2.11	3
ビット操作命令 (メモリソースオペランド)	 {BCLR, BNOT, BSET} "#IMM, [Rd]"/"#IMM, dsp[Rd]" /"Rs, [Rd]"/"Rs, dsp[Rd]" BMCnd "#IMM, [Rd]"/"#IMM, dsp[Rd]" BTST "#IMM, [Rs]"/"#IMM, dsp[Rs]"/"Rs, [Rs2]"/"Rs, dsp[Rs2]" 	図2.11	3
転送命令 (ロード命令)	POPC "CR"	_	スループット:3 レイテンシ:4 ^(注2)
転送命令(複数レジスタの退避)	PUSHM "Rs-Rs2"	_	n nはレジスタ数 ^(注3)
転送命令(複数レジスタの復帰)	POPM "Rs-Rs2"	_	スループット: n レイテンシ: n+1 nはレジスタ数 ^(注2、注4)
転送命令(レジスタ間の交換)	XCHG "Rs, Rd"	図2.13	2
転送命令 (メモリーレジスタの交換)	XCHG "[Rs], Rd"/"dsp[Rs], Rd"	図2.14	2
分岐命令	• RTS	_	5
	RTSD "#IMM"	_	5
	RTSD "#IMM, Rd-Rd2"	_	スループット: n<5?5:1+n レイテンシ: n<4?5:2+n nはレジスタ数 ^(注2)

表 2.14 複数マイクロオペレーションに変換される命令 (2 / 2)

命令	ニーモニック(サイズ省略時は、全サイズ共通の動作)	参照図	サイクル数
ストリング操作命令 (注5)	• SCMPU	_	2+4×floor(n/4)+4×(n%4) nは比較バイト数 ^(注1)
	• SMOVB	_	n>3? 6+3×floor(n/4)+3×(n%4): 2+3n nは転送バイト数 ^(注1)
	SMOVF, SMOVU	_	2+3×floor(n/4)+3×(n%4) n は転送バイト数 ^(注1)
	• SSTR.B	_	2+floor(n/4)+n%4 nは転送バイト数 ^(注1)
	• SSTR.W	_	2+floor(n/2)+n%2 n は転送ワード数 ^(注1)
	• SSTR.L	_	2+n nは転送ロングワード数
	SUNTIL.B, SWHILE.B	_	3+3×floor(n/4)+3×(n%4) nは比較バイト数 ^(注1)
	SUNTIL.W, SWHILE.W	_	3+3×floor(n/2)+3×(n%2) nは比較ワード数 ^(注1)
	SUNTIL.L, SWHILE.L	_	3+3×n nは比較ロングワード数
システム操作命令	• RTE	_	6
	• RTFI	_	3

?:条件演算子

- 注1. floor(x): x以下の最大の整数
- 注2. スループット、レイテンシ表記のサイクル数については「2.8.3 命令処理時間の計算方法」を参照してください。 注3. PUSHM命令は、複数のストア動作に変換されます。MOV命令のストア動作が、指定したレジスタ分繰り返されるのと同じパ イプライン処理です。
- 注4. POPM命令は、複数のロード動作に変換されます。MOV命令のロード動作が、指定したレジスタ分繰り返されるのと同じパ イプライン処理です。
- 注5. SCMPU, SMOVU, SWHILE, SUNTILの各命令は、実行中に終了条件を満たした場合は、記載サイクルによらず実行を終了し

基本的な複数のマイクロオペレーションに変換される命令動作を以下の図 2.10 ~図 2.14 に示します。

注. mop:マイクロオペレーション、stall:パイプラインストール




図 2.10 算術論理演算命令(メモリソースオペランド)




図 2.11 MOV 命令(メモリ間転送)、ビット操作命令(メモリソースオペランド)




図 2.12 EMUL, EMULU 命令 (レジスタ間、レジスター即値)

XCHG R1, R2	IF	D	Е	WB		(mop1) xchg-1 レジスタ読み出し/書き込み
			D	Е	WB	(mop2) xchg-2 レジスタ書き込み

図 2.13 XCHG 命令(レジスタ)

XCHG [R1], R2	IF	D	Е	M1	WB	(mop1)	load
	`		D	Е	M1	(mop2)	store

図 2.14 XCHG 命令(メモリソースオペランド)

2.8.2.3 パイプラインの基本動作

理想的なパイプライン処理では、各ステージの実行サイクル数は1ですが、各ステージでの処理や分岐実行などによりパイプライン処理が乱れることがあります。

CPU は、IF ステージは命令単位、D ステージ以降は、マイクロオペレーション単位でパイプラインステージ制御を行います。

以下に代表的なケースについてパイプライン処理の状況を示します。

注. mop:マイクロオペレーション、stall:パイプラインストール

(1) パイプライン処理が乱れるケース




図 2.15 E ステージの実行に複数サイクルを要する命令の実行時




図 2.16 オペランドアクセスが 1 サイクルで終了しない場合




図 2.17 分岐 (無条件分岐または、条件分岐で条件が成立した場合)




図 2.18 メモリから読み出したオペランドを後続命令が使用する場合

(2) パイプライン処理が乱れないケース

(a) バイパス

先行命令が書き込んだレジスタを後続命令が使用する場合であっても、レジスタ間演算の場合はバイパスにより、パイプライン処理は乱れません。




図 2.19 バイパス

(b) メモリロードと演算の WB ステージが重なっている場合

メモリロードと演算のWBステージが重なっている場合であっても、ロードデータと演算結果はレジスタに同時に書けますので、パイプライン処理は乱れません。




図 2.20 メモリロードと演算の WB ステージが重なっている場合

(c) メモリロードを終了する前に後続命令が同じレジスタへ書き込みを行った場合

メモリロードを終了する前に、後続命令が同じレジスタへ書き込みを行った場合であっても、メモリロードのWBステージはキャンセルされますので、パイプライン処理は乱れません。




図 2.21 メモリロードを終了する前に、後続命令が同じレジスタへ書き込みを行った場合

(d) メモリロードしたデータを後続命令が参照しない場合

メモリロードしたデータを後続命令が参照しない場合、後続の命令が先に実行されて完了します。 (Out-of-Order Completion)




図 2.22 メモリロードしたデータを後続命令が参照しない場合

2.8.3 命令処理時間の計算方法

CPU の命令処理時間は、パイプライン処理によって変動しますが、次のような計算方法で命令処理時間を概算することができます。

- サイクル数をカウントします(表 2.13、表 2.14 を参照)。
- メモリロード結果を後続命令が参照する場合は、メモリロードを行う命令のサイクル数は"レイテンシ" として記載されているサイクル数をカウントします。それ以外は"スループット"として記載されてい るサイクル数をカウントします。
- 命令フェッチストールが起きた場合は、さらにサイクル数が追加されます。
- システム構成によっては、メモリアクセスに複数サイクルかかります。

2.8.4 割り込み応答サイクル数

表 2.15 に割り込み応答処理のサイクル数を示します。

表2.15 割り込み応答サイクル数

割り込み要求の種類/処理内容	高速割り込み	高速割り込み以外の割り込み
ICU 優先順位判定	2サイクル	
CPU 割り込み要求通知から割り込み受け付けまでのサイクル数	Nサイクル (実行している命令によって異なる)	
CPU ハードウェア前処理PC、PSWのRAMへの退避(高速割り込みは、制御レジスタへ退避)ベクタの読み出し例外処理ルーチンへ分岐	4サイクル	6サイクル

表 2.15 は、CPU からのメモリアクセスがすべてノーウェイトで処理をされた場合の割り込み応答時間です。本 MCU は、ノーウェイトアクセス可能な ROM、RAM を搭載しています。プログラム(含むベクタ)は ROM、スタック領域は RAM に配置することにより、割り込み応答サイクル数を最短にできます。また、例外処理ルーチンの先頭アドレスは、8 バイトアライメントを指定してください。

割り込み要求通知から割り込み受け付けまでのサイクル数 N は、「表 2.13 単一マイクロオペレーションに変換される命令」、「表 2.14 複数マイクロオペレーションに変換される命令」を参照してください。

割り込み受け付けタイミングはパイプラインの状態に依存します。割り込み受け付けタイミングについては、「13.3.1 受け付けタイミングと退避される PC 値」を参照してください。

3. 動作モード

3.1 動作モードの種類と選択

動作モードはリセット解除時の端子のレベルで選択します。

リセット解除時のモード設定端子 (MD、UB#) のレベルと、そのとき選択される動作モードの関係を表 3.1 に示します。各動作モードの詳細は「3.3 動作モードの説明」を参照してください。

表3.1 モード設定端子による動作モードの選択

モード設定端子		\$ <i>\\</i> ₽			
MD ^(注1)	UB#	動作モード			
Low	Low	ブートモード(USBインタフェース)			
Low	Highまたはオープン	ブートモード(SCIインタフェース)			
High	_	シングルチップモード			

注1. MCU動作中にMD端子を変化させないください。

シングルチップモードでは、エンディアンを選択することができます。エンディアンの設定は、オプション設定メモリの MDE.MDE[2:0] ビットで設定します。

設定値は表3.2を参照してください。


表3.2 シングルチップモードのエンディアンの設定

MDE.MDE[2:0]ビット	エンディアン
000b	ビッグエンディアン
111b	リトルエンディアン

3.2 レジスタの説明

3.2.1 モードモニタレジスタ (MDMONR)

アドレス 0008 0000h



注1. モード端子 (MD) の設定によって異なります。MD端子がLowの場合は"0"、Highの場合は"1"になります。

ビット	シンボル	ビット名	説明	R/W
b0	MD	MD端子ステータスフラグ	0:MD端子は"Low" 1:MD端子は"High"	R
b7-b1	_	予約ビット	読むと"0"が読めます	R
b8	_	予約ビット	読んだ場合、その値は不定	R
b15-b9	_	予約ビット	読むと"0"が読めます	R

3.2.2 システムコントロールレジスタ 1 (SYSCR1)

アドレス 0008 0008h



ビット	シンボル	ビット名	説明	R/W
b0	RAME	RAM有効ビット	0:RAM無効 1:RAM有効	R/W
b15-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注. このレジスタはPRCR.PRC1ビットを"1"(書き込み許可)にした後で書き換えてください。

RAME ビット(RAM 有効ビット)

RAM の有効または無効を選択します。

RAM をアクセスしているときは、"0" にしないでください。また、RAME ビットを"0" から"1" に書き換えた後は、RAME ビットが"1" になったことを確認してから RAM をアクセスするようにしてください。

RAME ビットを "0" にしても、RAM の値は保持されます。ただし、「36. 電気的特性」に規定する RAM スタンバイ電圧(VRAM)以上の電圧を保持する必要があります。

3.3 動作モードの説明

3.3.1 シングルチップモード

シングルチップモードは、すべての I/O ポートを汎用入出力ポート、周辺機能入出力、または割り込み入力端子として使用できるモードです。

MD 端子を High にしてリセットを解除すると、シングルチップモードで起動します。

3.3.2 ブートモード

MCU 内部の専用領域に格納された、内蔵フラッシュメモリ書き換えプログラム (ブートプログラム) が動作するモードです。USB または調歩同期式シリアルインタフェース (SCII) を使用して、MCU 外部から内蔵フラッシュメモリ (ROM、E2 データフラッシュ) を書き換えることができます。詳細は、「35. フラッシュメモリ」を参照してください。

MD 端子を Low にしてリセットを解除すると、ブートモードで起動します。

3.3.2.1 ブートモード(USB インタフェース)

MD 端子を Low、UB# 端子を Low にしてリセットを解除すると、ブートモード(USB インタフェース)で起動します。ブートモード(USB インタフェース)については、「35.8.1 ブートモード (USB インタフェース)」を参照してください。

3.3.2.2 ブートモード (SCI インタフェース)

MD 端子を Low、UB# 端子を High またはオープンにしてリセットを解除すると、ブートモード(SCI インタフェース)で起動します。ブートモード(SCI インタフェース)については、「35.8.2 ブートモード (SCI インタフェース)」を参照してください。

3.4 動作モード遷移

3.4.1 モード設定端子のレベルと動作モード遷移

MD 端子、UB# 端子の設定による動作モード遷移について、図 3.1 に状態遷移図を示します。




図 3.1 モード設定端子のレベルと動作モード

RX111 グループ 4. アドレス空間

4. アドレス空間


4.1 アドレス空間

アドレス空間は、 $0000\ 0000h$ 番地から FFFF FFFFh 番地までの 4G バイトあります。プログラム領域およびデータ領域合計最大 4G バイトをリニアにアクセス可能です。

図 4.1 にメモリマップを示します。



RX111 グループ 4. アドレス空間



注1. ブートモードは、シングルチップモードと同じアドレス空間となります。

注2. 製品によりROM/RAM容量が異なります。

	ROM (バイト)	RAM (バイト)				
容量	アドレス	容量	アドレス			
512K	FFF8 0000h ~ FFFF FFFFh	64K	0000 0000h ~ 0000 FFFFh			
384K	FFFA 0000h~FFFF FFFFh					
256K	FFFC 0000h~FFFF FFFFh	32K	0000 0000h ~ 0000 7FFFh			
128K	FFFE 0000h ~ FFFF FFFFh					
96K	FFFE 8000h ~ FFFF FFFFh	16K	0000 0000h ~ 0000 3FFFh			
64K	FFFF 0000h~FFFF FFFFh					
32K	FFFF 8000h~FFFF FFFFh	10K	0000 0000h ~ 0000 27FFh			
16K	FFFF C000h~FFFF FFFFh	8K	0000 0000h ~ 0000 1FFFh			

注.製品型名については「表1.3 製品一覧表」を参照してください。

注3. 予約領域は、アクセスしないでください。

図 4.1 メモリマップ

5. I/O レジスタ

I/O レジスタ一覧では、内蔵レジスタのアドレス、およびビット構成に関する情報をまとめています。表記方法は以下のとおりです。また、レジスタ書き込み時の注意事項についても以下に示します。

(1) I/O レジスタアドレス一覧(アドレス順)

- 割り付けアドレスの小さいレジスタから順に記載しています。
- モジュールシンボルによる分類をしています。
- アクセスサイクル数については、指定の基準クロックのサイクル数を示しています。
- 内部 I/O レジスタの領域で、レジスタ一覧に記載のないアドレスの領域は、予約領域です。予約領域の アクセスは禁止します。これらのレジスタをアクセスしたときの動作および継続する動作については保 証できませんので、アクセスしないようにしてください。

(2) I/O レジスタ書き込み時の注意事項

CPU が I/O レジスタに書き込む際、CPU は書き込み完了を待たずに後続の命令を実行します。そのため、I/O レジスタ書き込みによる設定変更が、動作に反映されるより前に、後続の命令が実行されることがあります。

以下の例のように、I/O レジスタの設定変更が反映された状態で後続の命令を実行させなければならないときには、注意が必要です。

[注意が必要な動作の例]

- 割り込み要求許可ビット (ICU.IERn.IENj ビット) のクリアを行い、割り込み要求を禁止とした状態で 後続の命令を実行させたい場合
- 低消費電力状態へ遷移するための前処理に続いて WAIT 命令を実行する場合

このような場合には、I/O レジスタの書き込みを行った後、以下の手順で書き込みの完了を待ってから、 後続の命令を実行するようにしてください。

- (a) I/O レジスタの書き込み
- (b) 書き込んだI/Oレジスタの値を汎用レジスタに読み出し
- (c) 読み出し値を使って演算を実行
- (d) 後続の命令を実行

[命令例]

• I/O レジスタがバイトサイズの場合

MOV.L #SFR_ADDR, R1 MOV.B #SFR_DATA, [R1] CMP [R1].UB, R1

;; 次処理

• I/O レジスタがワードサイズの場合

MOV.L #SFR_ADDR, R1 MOV.W #SFR_DATA, [R1] CMP [R1].W, R1

;; 次処理

• I/O レジスタがロングワードサイズの場合

MOV.L #SFR_ADDR, R1 MOV.L #SFR_DATA, [R1] CMP [R1].L, R1 ;; 次処理

なお、複数のレジスタに書き込みを行った後、それら書き込みの完了を待ってから後続の命令を実行させたい場合は、最後に書き込みを行った I/O レジスタを対象に読み出しと演算を実行してください。書き込みを行ったすべてのレジスタを対象にして実行する必要はありません。

(3) I/O レジスタアクセスサイクル数

I/O レジスタアクセスサイクル数は、「表 5.1 I/O レジスタアドレス一覧」を参照してください。 I/O レジスタヘアクセスした場合のアクセスサイクル数は、以下の計算式によって表されます。(注 1)

I/O レジスタアクセスサイクル数=内部メインバス 1 のバスサイクル数+ 分周クロック同期化サイクル数+ 内部周辺バス $1\sim 6$ のバスサイクル数

内部周辺バス1~6のバスサイクル数は、アクセス先のレジスタによって異なります。

内部周辺バス2~6に接続されている周辺機能のレジスタ (バスエラー関連のレジスタは除く) ヘアクセスする場合には、分周クロック同期化サイクルが追加されます。

分周クロック同期化サイクル数は、ICLK と PCLK(または FCLK)の周波数比やバスアクセスのタイミングによって異なります。

周辺機能部では ICLK \geq PCLK(または FCLK)の周波数関係の場合、内部メインバス 1 のバスサイクル数と分周クロック同期化サイクル数を合わせると、PCLK(または FCLK)で最大 1 サイクルとなるため、表 5.1 では 1PCLK(または FCLK)の幅を持たせて記載しています。

また、ICLK < PCLK (または FCLK) の周波数関係の場合、次のバスアクセスが周辺機能が終了した次の ICLK サイクルから開始されるため、ICLK 単位の記載となっています。

注 1. CPU からのレジスタアクセスが、異なるバスマスタ(DTC)のバスアクセスと競合せずに実行された場合のサイクル数です。

(4) スリープモード時およびモード遷移時の注意事項

スリープモード中、またはモード遷移中は、システム制御関連のレジスタ(「表 5.1 I/O レジスタアドレス一覧」のモジュールシンボル欄に SYSTEM と記載のレジスタ)への書き込みは禁止です。

5.1 I/O レジスタアドレス一覧 (アドレス順)

表5.1 I/O レジスタアドレス一覧 (1 / 15)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット数	アクセス サイズ	アクセス サイクル数	参照章
0008 0000h	SYSTEM	モードモニタレジスタ	MDMONR	16	16	3ICLK	3章
0008 0008h	SYSTEM	システムコントロールレジスタ1	SYSCR1	16	16	3ICLK	3章
0008 000Ch	SYSTEM	スタンバイコントロールレジスタ	SBYCR	16	16	3ICLK	11章
0008 0010h	SYSTEM	モジュールストップコントロールレジスタA	MSTPCRA	32	32	3ICLK	11章
0008 0014h	SYSTEM	モジュールストップコントロールレジスタB	MSTPCRB	32	32	3ICLK	11章
0008 0018h	SYSTEM	モジュールストップコントロールレジスタC	MSTPCRC	32	32	3ICLK	11章
0008 0020h	SYSTEM	システムクロックコントロールレジスタ	SCKCR	32	32	3ICLK	9章
0008 0026h	SYSTEM	システムクロックコントロールレジスタ3	SCKCR3	16	16	3ICLK	9章
0008 0028h	SYSTEM	PLLコントロールレジスタ	PLLCR	16	16	3ICLK	9章
0008 002Ah	SYSTEM	PLLコントロールレジスタ2	PLLCR2	8	8	3ICLK	9章
0008 0032h	SYSTEM	メインクロック発振器コントロールレジスタ	MOSCCR	8	8	3ICLK	9章
0008 0033h	SYSTEM	サブクロック発振器コントロールレジスタ	SOSCCR	8	8	3ICLK	9章
0008 0034h	SYSTEM	低速オンチップオシレータコントロールレジスタ	LOCOCR	8	8	3ICLK	9章
0008 0035h	SYSTEM	IWDT専用オンチップオシレータコントロールレジスタ	ILOCOCR	8	8	3ICLK	9章
0008 0036h	SYSTEM	高速オンチップオシレータコントロールレジスタ	HOCOCR	8	8	3ICLK	9章
0008 003Ch	SYSTEM	発振安定フラグレジスタ	OSCOVFSR	8	8	3ICLK	9章
0008 003Eh	SYSTEM	CLKOUT出力コントロールレジスタ	CKOCR	16	16	3ICLK	9章
0008 0040h	SYSTEM	発振停止検出コントロールレジスタ	OSTDCR	8	8	3ICLK	9章
0008 0041h	SYSTEM	発振停止検出ステータスレジスタ	OSTDSR	8	8	3ICLK	9章
0008 00A0h	SYSTEM	動作電力コントロールレジスタ	OPCCR	8	8	3ICLK	11章
0008 00A1h	SYSTEM	スリープモード復帰クロックソース切り替えレジスタ	RSTCKCR	8	8	3ICLK	11章
0008 00A2h	SYSTEM	メインクロック発振器ウェイトコントロールレジスタ	MOSCWTCR	8	8	3ICLK	9章
0008 00A5h	SYSTEM	高速オンチップオシレータウェイトコントロールレジスタ	HOCOWTCR	8	8	3ICLK	9章
0008 00AAh	SYSTEM	サブ動作電力コントロールレジスタ	SOPCCR	8	8	3ICLK	11章
0008 00C0h	SYSTEM	リセットステータスレジスタ2	RSTSR2	8	8	3ICLK	6章
0008 00C2h	SYSTEM	ソフトウェアリセットレジスタ	SWRR	16	16	3ICLK	6章
0008 00E0h	SYSTEM	電圧監視1回路制御レジスタ1	LVD1CR1	8	8	3ICLK	8章
0008 00E1h	SYSTEM	電圧監視1回路ステータスレジスタ	LVD1SR	8	8	3ICLK	8章
0008 00E2h	SYSTEM	電圧監視2回路制御レジスタ1	LVD2CR1	8	8	3ICLK	8章
0008 00E3h	SYSTEM	電圧監視2回路ステータスレジスタ	LVD2SR	8	8	3ICLK	8章
0008 03FEh	SYSTEM	プロテクトレジスタ	PRCR	16	16	3ICLK	12章
0008 1300h	BSC	バスエラーステータスクリアレジスタ	BERCLR	8	8	2ICLK	15章
0008 1304h	BSC	バスエラー監視許可レジスタ	BEREN	8	8	2ICLK	15章
0008 1308h	BSC	バスエラーステータスレジスタ1	BERSR1	8	8	2ICLK	15章
0008 130Ah	BSC	バスエラーステータスレジスタ2	BERSR2	16	16	2ICLK	15章
0008 1310h	BSC	バスプライオリティ制御レジスタ	BUSPRI	16	16	2ICLK	15章
0008 2400h	DTC	DTCコントロールレジスタ	DTCCR	8	8	2ICLK	16章
0008 2404h	DTC	DTCベクタベースレジスタ	DTCVBR	32	32	2ICLK	16章
0008 2408h	DTC	DTCアドレスモードレジスタ	DTCADMOD	8	8	2ICLK	16章
0008 240Ch	DTC	DTCモジュール起動レジスタ	DTCST	8	8	2ICLK	16章
0008 240Eh	DTC	DTCステータスレジスタ	DTCSTS	16	16	2ICLK	16章
0008 7010h	ICU	割り込み要求レジスタ 016	IR016	8	8	2ICLK	14章
0008 701Bh	ICU	割り込み要求レジスタ 027	IR027	8	8	2ICLK	14章
0008 701Ch	ICU	割り込み要求レジスタ 028	IR028	8	8	2ICLK	14章
0008 701Dh	ICU	割り込み要求レジスタ 029	IR029	8	8	2ICLK	14章
0008 7020h	ICU	割り込み要求レジスタ 032	IR032	8	8	2ICLK	14章
0008 7021h	ICU	割り込み要求レジスタ 033	IR033	8	8	2ICLK	14章
0008 7022h	ICU	割り込み要求レジスタ 034	IR034	8	8	2ICLK	14章
0008 7024h	ICU	割り込み要求レジスタ 036	IR036	8	8	2ICLK	14章
0008 7025h	ICU	割り込み要求レジスタ 037	IR037	8	8	2ICLK	14章
0008 7026h	ICU	割り込み要求レジスタ 038	IR038	8	8	2ICLK	14章

表 5.1 I/O レジスタアドレス一覧 (2 / 15)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット数	アクセス サイズ	アクセス サイクル数	参照章
0008 702Ch	ICU	割り込み要求レジスタ 044	IR044	8	8	2ICLK	14章
0008 702Dh	ICU	割り込み要求レジスタ 045	IR045	8	8	2ICLK	14章
0008 702Eh	ICU	割り込み要求レジスタ 046	IR046	8	8	2ICLK	14章
0008 702Fh	ICU	割り込み要求レジスタ 047	IR047	8	8	2ICLK	14章
0008 7039h	ICU	割り込み要求レジスタ 057	IR057	8	8	2ICLK	14章
0008 703Fh	ICU	割り込み要求レジスタ 063	IR063	8	8	2ICLK	14章
0008 7040h	ICU	割り込み要求レジスタ 064	IR064	8	8	2ICLK	14章
0008 7041h	ICU	割り込み要求レジスタ 065	IR065	8	8	2ICLK	14章
0008 7042h	ICU	割り込み要求レジスタ 066	IR066	8	8	2ICLK	14章
0008 7043h	ICU	割り込み要求レジスタ 067	IR067	8	8	2ICLK	14章
0008 7044h	ICU	割り込み要求レジスタ 068	IR068	8	8	2ICLK	14章
0008 7045h	ICU	割り込み要求レジスタ 069	IR069	8	8	2ICLK	14章
0008 7046h	ICU	割り込み要求レジスタ 070	IR070	8	8	2ICLK	14章
0008 7047h	ICU	割り込み要求レジスタ 071	IR071	8	8	2ICLK	14章
0008 7058h	ICU	割り込み要求レジスタ 088	IR088	8	8	2ICLK	14章
0008 7059h	ICU	割り込み要求レジスタ 089	IR089	8	8	2ICLK	14章
0008 705Ah	ICU	割り込み要求レジスタ 090	IR090	8	8	2ICLK	14章
0008 705Ch	ICU	割り込み要求レジスタ 092	IR092	8	8	2ICLK	14章
0008 705Dh	ICU	割り込み要求レジスタ 093	IR093	8	8	2ICLK	14章
0008 705BH	ICU	割り込み要求レジスタ 102	IR102	8	8	2ICLK	14章
0008 7067h	ICU	割り込み要求レジスタ 103	IR103	8	8	2ICLK	14章
0008 706Ah	ICU	割り込み要求レジスタ 106	IR106	8	8	2ICLK	14章
0008 700AH	ICU	割り込み要求レジスタ 114	IR114	8	8	2ICLK	14章
0008 7072h	ICU		IR115	8	8	2ICLK	14章
0008 7073h	ICU	割り込み要求レジスタ 115	IR116	8	8	2ICLK	-
0008 7074H	ICU	割り込み要求レジスタ 116	IR117	8	8	2ICLK	14章
0008 7075h	ICU	割り込み要求レジスタ 117	IR118	8	8	2ICLK	14章
0008 7076h	ICU	割り込み要求レジスタ 118	IR119	8	8	2ICLK	14章
0008 707711 0008 7078h	ICU	割り込み要求レジスタ 119	IR120	8	8	2ICLK	14章
	ICU	割り込み要求レジスタ 120	IR121	8	8	2ICLK	14章
0008 7079h		割り込み要求レジスタ 121					14章
0008 707Ah	ICU	割り込み要求レジスタ 122	IR122	8	8	2ICLK 2ICLK	14章
0008 707Bh	ICU	割り込み要求レジスタ 123	IR123	8	8		14章
0008 707Ch	ICU	割り込み要求レジスタ 124	IR124	8	8	2ICLK	14章
0008 707Dh	ICU	割り込み要求レジスタ 125	IR125	8	8	2ICLK	14章
0008 707Eh	ICU	割り込み要求レジスタ 126	IR126	8	8	2ICLK	14章
0008 707Fh	ICU	割り込み要求レジスタ 127	IR127	8	8	2ICLK	14章
0008 7080h	ICU	割り込み要求レジスタ 128	IR128	8	8	2ICLK	14章
0008 7081h	ICU	割り込み要求レジスタ 129	IR129	8	8	2ICLK	14章
0008 7082h	ICU	割り込み要求レジスタ 130	IR130	8	8	2ICLK	14章
0008 7083h	ICU	割り込み要求レジスタ 131	IR131	8	8	2ICLK	14章
0008 7084h	ICU	割り込み要求レジスタ 132	IR132	8	8	2ICLK	14章
0008 7085h	ICU	割り込み要求レジスタ 133	IR133	8	8	2ICLK	14章
0008 7086h	ICU	割り込み要求レジスタ 134	IR134	8	8	2ICLK	14章
0008 7087h	ICU	割り込み要求レジスタ 135	IR135	8	8	2ICLK	14章
0008 7088h	ICU	割り込み要求レジスタ 136	IR136	8	8	2ICLK	14章
0008 7089h	ICU	割り込み要求レジスタ 137	IR137	8	8	2ICLK	14章
0008 708Ah	ICU	割り込み要求レジスタ 138	IR138	8	8	2ICLK	14章
0008 708Bh	ICU	割り込み要求レジスタ 139	IR139	8	8	2ICLK	14章
0008 708Ch	ICU	割り込み要求レジスタ 140	IR140	8	8	2ICLK	14章
0008 708Dh	ICU	割り込み要求レジスタ 141	IR141	8	8	2ICLK	14章
0008 70AAh	ICU	割り込み要求レジスタ 170	IR170	8	8	2ICLK	14章
0008 70ABh	ICU	割り込み要求レジスタ 171	IR171	8	8	2ICLK	14章
0008 70DAh	ICU	割り込み要求レジスタ 218	IR218	8	8	2ICLK	14章
0008 70DBh	ICU	割り込み要求レジスタ 219	IR219	8	8	2ICLK	14章

表5.1 I/O レジスタアドレス一覧 (3 / 15)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット数	アクセス サイズ	アクセス サイクル数	参照章
0008 70DCh	ICU	割り込み要求レジスタ 220	IR220	8	8	2ICLK	14章
0008 70DDh	ICU	割り込み要求レジスタ 221	IR221	8	8	2ICLK	14章
0008 70DEh	ICU	割り込み要求レジスタ 222	IR222	8	8	2ICLK	14章
0008 70DFh	ICU	割り込み要求レジスタ 223	IR223	8	8	2ICLK	14章
0008 70E0h	ICU	割り込み要求レジスタ 224	IR224	8	8	2ICLK	14章
0008 70E1h	ICU	割り込み要求レジスタ 225	IR225	8	8	2ICLK	14章
0008 70EEh	ICU	割り込み要求レジスタ 238	IR238	8	8	2ICLK	14章
0008 70EFh	ICU	割り込み要求レジスタ 239	IR239	8	8	2ICLK	14章
0008 70F0h	ICU	割り込み要求レジスタ 240	IR240	8	8	2ICLK	14章
0008 70F1h	ICU	割り込み要求レジスタ 241	IR241	8	8	2ICLK	14章
0008 70F2h	ICU	割り込み要求レジスタ 242	IR242	8	8	2ICLK	14章
0008 70F3h	ICU	割り込み要求レジスタ 243	IR243	8	8	2ICLK	14章
0008 70F4h	ICU	割り込み要求レジスタ 244	IR244	8	8	2ICLK	14章
0008 70F5h	ICU	割り込み要求レジスタ 245	IR245	8	8	2ICLK	14章
0008 70F6h	ICU		IR246	8	8	2ICLK	
	ICU	割り込み要求レジスタ 246	IR240	8		2ICLK	14章
0008 70F7h		割り込み要求レジスタ 247			8		14章
0008 70F8h	ICU	割り込み要求レジスタ 248	IR248	8	8	2ICLK	14章
0008 70F9h	ICU	割り込み要求レジスタ 249	IR249	8	8	2ICLK	14章
0008 711Bh	ICU	DTC 起動許可レジスタ 027	DTCER027	8	8	2ICLK	14章
0008 711Ch	ICU	DTC 起動許可レジスタ 028	DTCER028	8	8	2ICLK	14章
0008 711Dh	ICU	DTC 起動許可レジスタ 029	DTCER029	8	8	2ICLK	14章
0008 7124h	ICU	DTC 起動許可レジスタ 036	DTCER036	8	8	2ICLK	14章
0008 7125h	ICU	DTC 起動許可レジスタ 037	DTCER037	8	8	2ICLK	14章
0008 712Dh	ICU	DTC 起動許可レジスタ 045	DTCER045	8	8	2ICLK	14章
0008 712Eh	ICU	DTC 起動許可レジスタ 046	DTCER046	8	8	2ICLK	14章
0008 7140h	ICU	DTC 起動許可レジスタ 064	DTCER064	8	8	2ICLK	14章
0008 7141h	ICU	DTC 起動許可レジスタ 065	DTCER065	8	8	2ICLK	14章
0008 7142h	ICU	DTC 起動許可レジスタ 066	DTCER066	8	8	2ICLK	14章
0008 7143h	ICU	DTC 起動許可レジスタ 067	DTCER067	8	8	2ICLK	14章
0008 7144h	ICU	DTC 起動許可レジスタ 068	DTCER068	8	8	2ICLK	14章
0008 7145h	ICU	DTC 起動許可レジスタ 069	DTCER069	8	8	2ICLK	14章
0008 7146h	ICU	DTC 起動許可レジスタ 070	DTCER070	8	8	2ICLK	14章
0008 7147h	ICU	DTC 起動許可レジスタ 071	DTCER071	8	8	2ICLK	14章
0008 7166h	ICU	DTC 起動許可レジスタ 102	DTCER102	8	8	2ICLK	14章
0008 7167h	ICU	DTC 起動許可レジスタ 103	DTCER103	8	8	2ICLK	14章
0008 716Ah	ICU	DTC 起動許可レジスタ 106	DTCER106	8	8	2ICLK	14章
0008 7172h	ICU	DTC 起動許可レジスタ 114	DTCER114	8	8	2ICLK	14章
0008 7173h	ICU	DTC 起動許可レジスタ 115	DTCER115	8	8	2ICLK	14章
0008 7174h	ICU	DTC 起動許可レジスタ 116	DTCER116	8	8	2ICLK	14章
0008 7175h	ICU	DTC 起動許可レジスタ 117	DTCER117	8	8	2ICLK	14章
0008 7179h	ICU	DTC 起動許可レジスタ 121	DTCER121	8	8	2ICLK	14章
0008 7179H	ICU	DTC 起動許可レジスタ 122	DTCER122	8	8	2ICLK	14章
0008 717AH 0008 717Dh	ICU		DTCER125	8	8	2ICLK	
0008 717DII 0008 717Eh	ICU	DTC 起動許可レジスタ 125	DTCER126	8	8	2ICLK	14章
		DTC 起動許可レジスタ 126		+			14章
0008 7181h	ICU	DTC 起動許可レジスタ 129	DTCER129	8	8	2ICLK	14章
0008 7182h	ICU	DTC 起動許可レジスタ 130	DTCER130	8	8	2ICLK	14章
0008 7183h	ICU	DTC 起動許可レジスタ 131	DTCER131	8	8	2ICLK	14章
0008 7184h	ICU	DTC 起動許可レジスタ 132	DTCER132	8	8	2ICLK	14章
0008 7186h	ICU	DTC 起動許可レジスタ 134	DTCER134	8	8	2ICLK	14章
0008 7187h	ICU	DTC 起動許可レジスタ 135	DTCER135	8	8	2ICLK	14章
0008 7188h	ICU	DTC 起動許可レジスタ 136	DTCER136	8	8	2ICLK	14章
0008 7189h	ICU	DTC 起動許可レジスタ 137	DTCER137	8	8	2ICLK	14章
0008 718Ah	ICU	DTC 起動許可レジスタ 138	DTCER138	8	8	2ICLK	14章
0008 718Bh	ICU	DTC 起動許可レジスタ 139	DTCER139	8	8	2ICLK	14章

表 5.1 I/O レジスタアドレス一覧 (4 / 1 5)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット数	アクセス サイズ	アクセス サイクル数	参照章
0008 718Ch	ICU	DTC 起動許可レジスタ 140	DTCER140	8	8	2ICLK	14章
0008 718Dh	ICU	DTC 起動許可レジスタ 141	DTCER141	8	8	2ICLK	14章
0008 71DBh	ICU	DTC 起動許可レジスタ 219	DTCER219	8	8	2ICLK	14章
0008 71DCh	ICU	DTC 起動許可レジスタ 220	DTCER220	8	8	2ICLK	14章
0008 71DFh	ICU	DTC 起動許可レジスタ 223	DTCER223	8	8	2ICLK	14章
0008 71E0h	ICU	DTC 起動許可レジスタ 224	DTCER224	8	8	2ICLK	14章
0008 71EFh	ICU	DTC 起動許可レジスタ 239	DTCER239	8	8	2ICLK	14章
0008 71F0h	ICU	DTC 起動許可レジスタ 240	DTCER240	8	8	2ICLK	14章
0008 71F7h	ICU	DTC 起動許可レジスタ 247	DTCER247	8	8	2ICLK	14章
0008 71F8h	ICU	DTC 起動許可レジスタ 248	DTCER248	8	8	2ICLK	14章
0008 7202h	ICU	割り込み要求許可レジスタ 02	IER02	8	8	2ICLK	14章
0008 7203h	ICU	割り込み要求許可レジスタ 03	IER03	8	8	2ICLK	14章
0008 7204h	ICU	割り込み要求許可レジスタ 04	IER04	8	8	2ICLK	14章
0008 7205h	ICU	割り込み要求許可レジスタ 05	IER05	8	8	2ICLK	14章
0008 7207h	ICU	割り込み要求許可レジスタ 07	IER07	8	8	2ICLK	14章
0008 7208h	ICU	割り込み要求許可レジスタ 08	IER08	8	8	2ICLK	14章
0008 720Bh	ICU	割り込み要求許可レジスタ OB	IER0B	8	8	2ICLK	14章
0008 720Ch	ICU	割り込み要求許可レジスタ OC	IER0C	8	8	2ICLK	14章
0008 720Dh	ICU	割り込み要求許可レジスタ OD	IER0D	8	8	2ICLK	14章
0008 720Eh	ICU	割り込み要求許可レジスタ OE	IER0E	8	8	2ICLK	14章
0008 720Fh	ICU	割り込み要求許可レジスタ OF	IER0F	8	8	2ICLK	14章
0008 7210h	ICU		IER10	8	8	2ICLK	
0008 7210H	ICU	割り込み要求許可レジスタ 10	IER11	8	8	2ICLK	14章
0008 721111 0008 7215h	ICU	割り込み要求許可レジスタ 11	IER15	8	8	2ICLK 2ICLK	14章
	ICU	割り込み要求許可レジスタ 15	IER1B			2ICLK 2ICLK	14章
0008 721Bh		割り込み要求許可レジスタ 1B		8	8		14章
0008 721Ch	ICU	割り込み要求許可レジスタ 1C	IER1C	8	8	2ICLK	14章
0008 721Dh	ICU	割り込み要求許可レジスタ 1D	IER1D	8	8	2ICLK	14章
0008 721Eh	ICU	割り込み要求許可レジスタ 1E	IER1E	8	8	2ICLK	14章
0008 721Fh	ICU	割り込み要求許可レジスタ 1F	IER1F	8	8	2ICLK	14章
0008 72E0h	ICU	ソフトウェア割り込み起動レジスタ	SWINTR	8	8	2ICLK	14章
0008 72F0h	ICU	高速割り込み設定レジスタ	FIR	16	16	2ICLK	14章
0008 7300h	ICU	割り込み要因プライオリティレジスタ 000	IPR000	8	8	2ICLK	14章
0008 7303h	ICU	割り込み要因プライオリティレジスタ 003	IPR003	8	8	2ICLK	14章
0008 7304h	ICU	割り込み要因プライオリティレジスタ 004	IPR004	8	8	2ICLK	14章
0008 7305h	ICU	割り込み要因プライオリティレジスタ 005	IPR005	8	8	2ICLK	14章
0008 7320h	ICU	割り込み要因プライオリティレジスタ 032	IPR032	8	8	2ICLK	14章
0008 7321h	ICU	割り込み要因プライオリティレジスタ 033	IPR033	8	8	2ICLK	14章
0008 7322h	ICU	割り込み要因プライオリティレジスタ 034	IPR034	8	8	2ICLK	14章
0008 7324h	ICU	割り込み要因プライオリティレジスタ 036	IPR036	8	8	2ICLK	14章
0008 7325h	ICU	割り込み要因プライオリティレジスタ 037	IPR037	8	8	2ICLK	14章
0008 7326h	ICU	割り込み要因プライオリティレジスタ 038	IPR038	8	8	2ICLK	14章
0008 732Ch	ICU	割り込み要因プライオリティレジスタ 044	IPR044	8	8	2ICLK	14章
0008 7339h	ICU	割り込み要因プライオリティレジスタ 057	IPR057	8	8	2ICLK	14章
0008 733Fh	ICU	割り込み要因プライオリティレジスタ 063	IPR063	8	8	2ICLK	14章
0008 7340h	ICU	割り込み要因プライオリティレジスタ 064	IPR064	8	8	2ICLK	14章
0008 7341h	ICU	割り込み要因プライオリティレジスタ 065	IPR065	8	8	2ICLK	14章
0008 7342h	ICU	割り込み要因プライオリティレジスタ 066	IPR066	8	8	2ICLK	14章
0008 7343h	ICU	割り込み要因プライオリティレジスタ 067	IPR067	8	8	2ICLK	14章
0008 7344h	ICU	割り込み要因プライオリティレジスタ 068	IPR068	8	8	2ICLK	14章
0008 7345h	ICU	割り込み要因プライオリティレジスタ 069	IPR069	8	8	2ICLK	14章
0008 7346h	ICU	割り込み要因プライオリティレジスタ 070	IPR070	8	8	2ICLK	14章
0008 7347h	ICU	割り込み要因プライオリティレジスタ 071	IPR071	8	8	2ICLK	14章
0008 7358h	ICU	割り込み要因プライオリティレジスタ 088	IPR088	8	8	2ICLK	14章
0008 7359h	ICU	割り込み要因プライオリティレジスタ 089	IPR089	8	8	2ICLK	14章

表 5.1 I/O レジスタアドレス一覧 (5 / 15)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット数	アクセス サイズ	アクセス サイクル数	参照章
0008 735Ah	ICU	割り込み要因プライオリティレジスタ 090	IPR090	8	8	2ICLK	14章
0008 735Ch	ICU	割り込み要因プライオリティレジスタ 092	IPR092	8	8	2ICLK	14章
0008 735Dh	ICU	割り込み要因プライオリティレジスタ 093	IPR093	8	8	2ICLK	14章
0008 7366h	ICU	割り込み要因プライオリティレジスタ 102	IPR102	8	8	2ICLK	14章
0008 7367h	ICU	割り込み要因プライオリティレジスタ 103	IPR103	8	8	2ICLK	14章
0008 736Ah	ICU	割り込み要因プライオリティレジスタ 106	IPR106	8	8	2ICLK	14章
0008 7372h	ICU	割り込み要因プライオリティレジスタ 114	IPR114	8	8	2ICLK	14章
0008 7376h	ICU	割り込み要因プライオリティレジスタ 118	IPR118	8	8	2ICLK	14章
0008 7379h	ICU	割り込み要因プライオリティレジスタ 121	IPR121	8	8	2ICLK	14章
0008 737Bh	ICU	割り込み要因プライオリティレジスタ 123	IPR123	8	8	2ICLK	14章
0008 737Dh	ICU	割り込み要因プライオリティレジスタ 125	IPR125	8	8	2ICLK	14章
0008 737Fh	ICU	割り込み要因プライオリティレジスタ 127	IPR127	8	8	2ICLK	14章
0008 7381h	ICU		IPR129	8	8	2ICLK	1
0008 7385h	ICU	割り込み要因プライオリティレジスタ 129	IPR133	8	8	2ICLK	14章
0008 7385h	ICU	割り込み要因プライオリティレジスタ 133	IPR134	8	8	2ICLK	14章
		割り込み要因プライオリティレジスタ 134					14章
0008 738Ah	ICU	割り込み要因プライオリティレジスタ 138	IPR138	8	8	2ICLK	14章
0008 738Bh	ICU	割り込み要因プライオリティレジスタ 139	IPR139	8	8	2ICLK	14章
0008 73AAh	ICU	割り込み要因プライオリティレジスタ 170	IPR170	8	8	2ICLK	14章
0008 73ABh	ICU	割り込み要因プライオリティレジスタ 171	IPR171	8	8	2ICLK	14章
0008 73DAh	ICU	割り込み要因プライオリティレジスタ 218	IPR218	8	8	2ICLK	14章
0008 73DEh	ICU	割り込み要因プライオリティレジスタ 222	IPR222	8	8	2ICLK	14章
0008 73EEh	ICU	割り込み要因プライオリティレジスタ 238	IPR238	8	8	2ICLK	14章
0008 73F2h	ICU	割り込み要因プライオリティレジスタ 242	IPR242	8	8	2ICLK	14章
0008 73F3h	ICU	割り込み要因プライオリティレジスタ 243	IPR243	8	8	2ICLK	14章
0008 73F4h	ICU	割り込み要因プライオリティレジスタ 244	IPR244	8	8	2ICLK	14章
0008 73F5h	ICU	割り込み要因プライオリティレジスタ 245	IPR245	8	8	2ICLK	14章
0008 73F6h	ICU	割り込み要因プライオリティレジスタ 246	IPR246	8	8	2ICLK	14章
0008 73F7h	ICU	割り込み要因プライオリティレジスタ 247	IPR247	8	8	2ICLK	14章
0008 73F8h	ICU	割り込み要因プライオリティレジスタ 248	IPR248	8	8	2ICLK	14章
0008 73F9h	ICU	割り込み要因プライオリティレジスタ 249	IPR249	8	8	2ICLK	14章
0008 7500h	ICU	IRQコントロールレジスタ 0	IRQCR0	8	8	2ICLK	14章
0008 7501h	ICU	IRQコントロールレジスタ1	IRQCR1	8	8	2ICLK	14章
0008 7502h	ICU	IRQコントロールレジスタ2	IRQCR2	8	8	2ICLK	14章
0008 7503h	ICU	IRQコントロールレジスタ3	IRQCR3	8	8	2ICLK	14章
0008 7504h	ICU	IRQコントロールレジスタ4	IRQCR4	8	8	2ICLK	14章
0008 7505h	ICU	IRQコントロールレジスタ5	IRQCR5	8	8	2ICLK	14章
0008 7506h	ICU	IRQコントロールレジスタ6	IRQCR6	8	8	2ICLK	14章
0008 7507h	ICU	IRQコントロールレジスタ7	IRQCR7	8	8	2ICLK	14章
0008 7510h	ICU	IRQ端子デジタルフィルタ許可レジスタ0	IRQFLTE0	8	8	2ICLK	+
0008 7510h	ICU		IRQFLTC0	16	16	2ICLK	14章
0008 7514fi 0008 7580h	ICU	IRQ端子デジタルフィルタ設定レジスタ0	NMISR	8	8	2ICLK 2ICLK	14章
	ICU	ノンマスカブル割り込みステータスレジスタ	NMIER			2ICLK 2ICLK	14章
0008 7581h		ノンマスカブル割り込み許可レジスタ		8	8		14章
0008 7582h	ICU	ノンマスカブル割り込みステータスクリアレジスタ	NMICLR	8	8	2ICLK	14章
0008 7583h	ICU	NMI 端子割り込みコントロールレジスタ	NMICR	8	8	2ICLK	14章
0008 7590h	ICU	NMI端子デジタルフィルタ許可レジスタ	NMIFLTE	8	8	2ICLK	14章
0008 7594h	ICU	NMI端子デジタルフィルタ設定レジスタ	NMIFLTC	8	8	2ICLK	14章
0008 8000h	CMT	コンペアマッチタイマスタートレジスタ0	CMSTR0	16	16	2~3PCLKB	22章
0008 8002h	CMT0	コンペアマッチタイマコントロールレジスタ	CMCR	16	16	2~3PCLKB	22章
0008 8004h	CMT0	コンペアマッチタイマカウンタ	CMCNT	16	16	2~3PCLKB	22章
0008 8006h	CMT0	コンペアマッチタイマコンスタントレジスタ	CMCOR	16	16	2~3PCLKB	22章
0008 8008h	CMT1	コンペアマッチタイマコントロールレジスタ	CMCR	16	16	2~3PCLKB	22章
0008 800Ah	CMT1	コンペアマッチタイマカウンタ	CMCNT	16	16	2~3PCLKB	22章
0008 800Ch	CMT1	コンペアマッチタイマコンスタントレジスタ	CMCOR	16	16	2~3PCLKB	22章
0008 8030h	IWDT	IWDT リフレッシュレジスタ	IWDTRR	8	8	2~3PCLKB	24章

表5.1 I/O レジスタアドレス一覧 (6 / 15)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット数	アクセス サイズ	アクセス サイクル数	参照章
0008 8032h	IWDT	IWDTコントロールレジスタ	IWDTCR	16	16	2~3PCLKB	24章
0008 8034h	IWDT	IWDTステータスレジスタ	IWDTSR	16	16	2~3PCLKB	24章
0008 8036h	IWDT	IWDTリセットコントロールレジスタ	IWDTRCR	8	8	2~3PCLKB	24章
0008 8038h	IWDT	IWDT カウント停止コントロールレジスタ	IWDTCSTPR	8	8	2~3PCLKB	24章
0008 80C0h	DA	D/A データレジスタ 0	DADR0	16	16	2~3PCLKB	37章
0008 80C2h	DA	D/A データ レジスタ 1	DADR1	16	16	2~3PCLKB	37章
0008 80C4h	DA	D/A制御レジスタ	DACR	8	8	2~3PCLKB	37章
0008 80C5h	DA	DADRmフォーマット選択レジスタ	DADPR	8	8	2~3PCLKB	37章
0008 8280h	CRC	CRCコントロールレジスタ	CRCCR	8	8	2~3PCLKB	29章
0008 8281h	CRC	CRC データ入力レジスタ	CRCDIR	8	8	2~3PCLKB	29章
0008 8282h	CRC	CRC データ出力レジスタ	CRCDOR	16	16	2~3PCLKB	29章
0008 8300h	RIIC0	I ² Cバスコントロールレジスタ1	ICCR1	8	8	2~3PCLKB	27章
0008 8301h	RIIC0	2Cバスコントロールレジスタ2	ICCR2	8	8	2~3PCLKB	27章
0008 8302h	RIIC0	2Cバスモードレジスタ1	ICMR1	8	8	2~3PCLKB	27章
0008 8303h	RIIC0	2Cバスモードレジスタ2	ICMR2	8	8	2~3PCLKB	27章
0008 8304h	RIIC0	I2Cバスモードレジスタ3	ICMR3	8	8	2~3PCLKB	27章
0008 8305h	RIIC0	IPCバスセートレンスタ3 IPCバスファンクション許可レジスタ	ICFER	8	8		<u> </u>
			ICSER			2~3PCLKB	27章
0008 8306h	RIIC0	2Cバスステータス許可レジスタ		8	8	2~3PCLKB	27章
0008 8307h	RIIC0	I2Cバス割り込み許可レジスタ	ICIER	8	8	2~3PCLKB	27章
0008 8308h	RIIC0	I ² Cバスステータスレジスタ1	ICSR1	8	8	2~3PCLKB	27章
0008 8309h	RIIC0	I ² Cバスステータスレジスタ2	ICSR2	8	8	2~3PCLKB	27章
0008 830Ah	RIIC0	スレーブアドレスレジスタL0	SARL0	8	8	2~3PCLKB	27章
0008 830Ah	RIIC0	タイムアウト内部カウンタL	TMOCNTL	8	8	2~3PCLKB	27章
0008 830Bh	RIIC0	スレーブアドレスレジスタU0	SARU0	8	8	2~3PCLKB	27章
0008 830Bh	RIIC0	タイムアウト内部カウンタU	TMOCNTU	8	8 (注1)	2~3PCLKB	27章
0008 830Ch	RIIC0	スレーブアドレスレジスタL1	SARL1	8	8	2~3PCLKB	27章
0008 830Dh	RIIC0	スレーブアドレスレジスタU1	SARU1	8	8	2∼3PCLKB	27章
0008 830Eh	RIIC0	スレーブアドレスレジスタL2	SARL2	8	8	2∼3PCLKB	27章
0008 830Fh	RIIC0	スレーブアドレスレジスタU2	SARU2	8	8	2~3PCLKB	27章
0008 8310h	RIIC0	I ² CバスビットレートLow レジスタ	ICBRL	8	8	2~3PCLKB	27章
0008 8311h	RIIC0	I ² CバスビットレートHigh レジスタ	ICBRH	8	8	2~3PCLKB	27章
0008 8312h	RIIC0	I ² Cバス送信データレジスタ	ICDRT	8	8	2~3PCLKB	27章
0008 8313h	RIIC0	I ² Cバス受信データレジスタ	ICDRR	8	8	2~3PCLKB	27章
0008 8380h	RSPI0	RSPI制御レジスタ	SPCR	8	8	2~3PCLKB	28章
0008 8381h	RSPI0	RSPIスレーブセレクト極性レジスタ	SSLP	8	8	2~3PCLKB	28章
0008 8382h	RSPI0	RSPI端子制御レジスタ	SPPCR	8	8	2~3PCLKB	28章
0008 8383h	RSPI0	RSPIステータスレジスタ	SPSR	8	8	2~3PCLKB	28章
0008 8384h	RSPI0	RSPIデータレジスタ	SPDR	32	16、32	2~3PCLKB 2ICLK	28章
0008 8388h	RSPI0	RSPIシーケンス制御レジスタ	SPSCR	8	8	2~3PCLKB	28章
0008 8389h	RSPI0	RSPIシーケンスステータスレジスタ	SPSSR	8	8	2~3PCLKB	28章
0008 838Ah	RSPI0	RSPIビットレートレジスタ	SPBR	8	8	2~3PCLKB	28章
0008 838Bh	RSPI0	RSPIデータコントロールレジスタ	SPDCR	8	8	2~3PCLKB	28章
0008 838Ch	RSPI0	RSPIクロック遅延レジスタ	SPCKD	8	8	2~3PCLKB	28章
0008 838Dh	RSPI0	RSPIスレーブセレクトネゲート遅延レジスタ	SSLND	8	8	2~3PCLKB 2~3PCLKB	28章
0008 838Eh	RSPI0		SPND	8	8		<u> </u>
		RSPI次アクセス遅延レジスタ				2~3PCLKB	28章
0008 838Fh	RSPI0	RSPI制御レジスタ2	SPCR2	8	8	2~3PCLKB	28章
0008 8390h	RSPI0	RSPIコマンドレジスタ0	SPCMD0	16	16	2~3PCLKB	28章
0008 8392h	RSPI0	RSPIコマンドレジスタ1	SPCMD1	16	16	2~3PCLKB	28章
0008 8394h	RSPI0	RSPIコマンドレジスタ2	SPCMD2	16	16	2~3PCLKB	28章
0008 8396h	RSPI0	RSPIコマンドレジスタ3	SPCMD3	16	16	2~3PCLKB	28章
0008 8398h	RSPI0	RSPIコマンドレジスタ4	SPCMD4	16	16	2~3PCLKB	28章
0008 839Ah	RSPI0	RSPIコマンドレジスタ5	SPCMD5	16	16	2~3PCLKB	28章
0008 839Ch	RSPI0	RSPIコマンドレジスタ6	SPCMD6	16	16	2~3PCLKB	28章
0008 839Eh	RSPI0	RSPIコマンドレジスタ7	SPCMD7	16	16	2~3PCLKB	28章

表 5.1 I/O レジスタアドレス一覧 (7 / 15)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット数	アクセス サイズ	アクセス サイクル数	参照章
0008 8600h	MTU3	タイマコントロールレジスタ	TCR	8	8	2~3PCLKB	20章
0008 8601h	MTU4	タイマコントロールレジスタ	TCR	8	8	2~3PCLKB	20章
0008 8602h	MTU3	タイマモードレジスタ	TMDR	8	8	2~3PCLKB	20章
0008 8603h	MTU4	タイマモードレジスタ	TMDR	8	8	2~3PCLKB	20章
0008 8604h	MTU3	タイマI/OコントロールレジスタH	TIORH	8	8	2~3PCLKB	20章
0008 8605h	MTU3	タイマI/OコントロールレジスタL	TIORL	8	8	2~3PCLKB	20章
0008 8606h	MTU4	タイマI/OコントロールレジスタH	TIORH	8	8	2~3PCLKB	20章
0008 8607h	MTU4	タイマI/OコントロールレジスタL	TIORL	8	8	2∼3PCLKB	20章
0008 8608h	MTU3	タイマ割り込み許可レジスタ	TIER	8	8	2~3PCLKB	20章
0008 8609h	MTU4	タイマ割り込み許可レジスタ	TIER	8	8	2~3PCLKB	20章
0008 860Ah	MTU	タイマアウトプットマスタ許可レジスタ	TOER	8	8	2~3PCLKB	20章
0008 860Dh	MTU	タイマゲートコントロールレジスタ	TGCR	8	8	2~3PCLKB	20章
0008 860Eh	MTU	タイマアウトプットコントロールレジスタ1	TOCR1	8	8	2~3PCLKB	20章
0008 860Fh	MTU	タイマアウトプットコントロールレジスタ2	TOCR2	8	8	2~3PCLKB	20章
0008 8610h	MTU3	タイマカウンタ	TCNT	16	16	2~3PCLKB	20章
0008 8612h	MTU4	タイマカウンタ	TCNT	16	16	2~3PCLKB	20章
0008 8614h	MTU	タイマ周期データレジスタ	TCDR	16	16	2~3PCLKB	20章
0008 8616h	MTU	タイマデッドタイムデータレジスタ	TDDR	16	16	2~3PCLKB	20章
0008 8618h	MTU3	タイマジェネラルレジスタ A	TGRA	16	16	2~3PCLKB	20章
0008 861Ah	MTU3	タイマジェネラルレジスタB	TGRB	16	16	2~3PCLKB	20章
0008 861Ch	MTU4	タイマジェネラルレジスタA	TGRA	16	16	2~3PCLKB	20章
0008 861Eh	MTU4	タイマジェネラルレジスタB	TGRB	16	16	2~3PCLKB	20章
0008 8620h	MTU	タイマサブカウンタ	TCNTS	16	16		<u> </u>
0008 8622h	MTU		TCBR	16	16	2~3PCLKB	20章
	_	タイマ周期バッファレジスタ				2~3PCLKB	20章
0008 8624h	MTU3	タイマジェネラルレジスタC	TGRC	16	16	2~3PCLKB	20章
0008 8626h	MTU3	タイマジェネラルレジスタD	TGRD	16	16	2~3PCLKB	20章
0008 8628h	MTU4	タイマジェネラルレジスタ C	TGRC	16	16	2~3PCLKB	20章
0008 862Ah	MTU4	タイマジェネラルレジスタD	TGRD	16	16	2~3PCLKB	20章
0008 862Ch	MTU3	タイマステータスレジスタ	TSR	8	8	2∼3PCLKB	20章
0008 862Dh	MTU4	タイマステータスレジスタ	TSR	8	8	2∼3PCLKB	20章
0008 8630h	MTU	タイマ割り込み間引き設定レジスタ	TITCR	8	8	2~3PCLKB	20章
0008 8631h	MTU	タイマ割り込み間引き回数カウンタ	TITCNT	8	8	2~3PCLKB	20章
0008 8632h	MTU	タイマバッファ転送設定レジスタ	TBTER	8	8	2~3PCLKB	20章
0008 8634h	MTU	タイマデッドタイム許可レジスタ	TDER	8	8	2~3PCLKB	20章
0008 8636h	MTU	タイマアウトプットレベルバッファレジスタ	TOLBR	8	8	2~3PCLKB	20章
0008 8638h	MTU3	タイマバッファ動作転送モードレジスタ	ТВТМ	8	8	2~3PCLKB	20章
0008 8639h	MTU4	タイマバッファ動作転送モードレジスタ	ТВТМ	8	8	2~3PCLKB	20章
0008 8640h	MTU4	タイマA/D変換開始要求コントロールレジスタ	TADCR	16	16	2~3PCLKB	20章
0008 8644h	MTU4	タイマA/D変換開始要求周期設定レジスタA	TADCORA	16	16	2~3PCLKB	20章
0008 8646h	MTU4	タイマA/D変換開始要求周期設定レジスタB	TADCORB	16	16	2~3PCLKB	20章
0008 8648h	MTU4	タイマA/D変換開始要求周期設定バッファレジスタA	TADCOBRA	16	16	2~3PCLKB	20章
0008 864Ah	MTU4	タイマA/D変換開始要求周期設定バッファレジスタB	TADCOBRB	16	16	2~3PCLKB	20章
0008 8660h	MTU	タイマ波形コントロールレジスタ	TWCR	8	8、16	2~3PCLKB	20章
0008 8680h	MTU	タイマスタートレジスタ	TSTR	8	8、16	2~3PCLKB	20章
0008 8681h	MTU	タイマシンクロレジスタ	TSYR	8	8、16	2~3PCLKB	20章
0008 8684h	MTU	タイマリードライト許可レジスタ	TRWER	8	8、16	2~3PCLKB	20章
0008 8690h	MTU0	ノイズフィルタコントロールレジスタ	NFCR	8	8、16	2~3PCLKB	20章
0008 8691h	MTU1	ノイズフィルタコントロールレジスタ	NFCR	8	8、16	2~3PCLKB	20章
0008 8692h	MTU2	ノイズフィルタコントロールレジスタ	NFCR	8	8、16	2~3PCLKB	20章
0008 8693h	MTU3		NFCR	8	1		20章
0008 8694h	MTU4	ノイズフィルタコントロールレジスタ	NFCR	8	8、16	2~3PCLKB	<u> </u>
		ノイズフィルタコントロールレジスタ			8、16	2~3PCLKB	20章
0008 8695h	MTU5	ノイズフィルタコントロールレジスタ	NFCR	8	8、16	2~3PCLKB	20章
0008 8700h	MTU0	タイマコントロールレジスタ	TCR	8	8	2~3PCLKB	20章
0008 8701h	MTU0	タイマモードレジスタ	TMDR	8	8	2~3PCLKB	20章

表5.1 I/O レジスタアドレス一覧 (8 / 15)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット数	アクセス サイズ	アクセス サイクル数	参照章
0008 8702h	MTU0	タイマI/OコントロールレジスタH	TIORH	8	8	2~3PCLKB	20章
0008 8703h	MTU0	タイマI/OコントロールレジスタL	TIORL	8	8	2~3PCLKB	20章
0008 8704h	MTU0	タイマ割り込み許可レジスタ	TIER	8	8	2~3PCLKB	20章
0008 8705h	MTU0	タイマステータスレジスタ	TSR	8	8	2~3PCLKB	20章
0008 8706h	MTU0	タイマカウンタ	TCNT	16	16	2~3PCLKB	20章
0008 8708h	MTU0	タイマジェネラルレジスタA	TGRA	16	16	2~3PCLKB	20章
0008 870Ah	MTU0	タイマジェネラルレジスタB	TGRB	16	16	2~3PCLKB	20章
0008 870Ch	MTU0	タイマジェネラルレジスタC	TGRC	16	16	2~3PCLKB	20章
0008 870Eh	MTU0	タイマジェネラルレジスタD	TGRD	16	16	2~3PCLKB	20章
0008 8720h	MTU0	タイマジェネラルレジスタE	TGRE	16	16	2~3PCLKB	20章
0008 8722h	MTU0	タイマジェネラルレジスタF	TGRF	16	16	2~3PCLKB	20章
0008 8724h	MTU0	タイマ割り込み許可レジスタ2	TIER2	8	8	2~3PCLKB	20章
0008 8726h	MTU0	タイマバッファ動作転送モードレジスタ	ТВТМ	8	8	2~3PCLKB	20章
0008 8780h	MTU1	タイマコントロールレジスタ	TCR	8	8	2~3PCLKB	20章
0008 8781h	MTU1	タイマモードレジスタ	TMDR	8	8	2~3PCLKB	20章
0008 8782h	MTU1	タイマ1/0コントロールレジスタ	TIOR	8	8	2~3PCLKB	20章
0008 8784h	MTU1	タイマ割り込み許可レジスタ	TIER	8	8	2~3PCLKB	20章
0008 8785h	MTU1	タイマステータスレジスタ	TSR	8	8	2~3PCLKB	20章
0008 8786h	MTU1	タイマカウンタ	TCNT	16	16	2~3PCLKB	20章
0008 8788h	MTU1	タイマジェネラルレジスタA	TGRA	16	16	2~3PCLKB	20章
0008 878Ah	MTU1	タイマジェネラルレジスタB	TGRB	16	16		1
0008 8790h	MTU1		TICCR	8	8	2~3PCLKB	20章
0008 8790H	MTU2	タイマインプットキャプチャコントロールレジスタ	TCR	8	8	2~3PCLKB	20章
		タイマコントロールレジスタ				2~3PCLKB	20章
0008 8801h	MTU2	タイマモードレジスタ	TMDR	8	8	2~3PCLKB	20章
0008 8802h	MTU2	タイマI/Oコントロールレジスタ	TIOR	8	8	2~3PCLKB	20章
0008 8804h	MTU2	タイマ割り込み許可レジスタ	TIER	8	8	2~3PCLKB	20章
0008 8805h	MTU2	タイマステータスレジスタ	TSR	8	8	2~3PCLKB	20章
0008 8806h	MTU2	タイマカウンタ	TCNT	16	16	2~3PCLKB	20章
0008 8808h	MTU2	タイマジェネラルレジスタ A	TGRA	16	16	2~3PCLKB	20章
0008 880Ah	MTU2	タイマジェネラルレジスタB	TGRB	16	16	2~3PCLKB	20章
0008 8880h	MTU5	タイマカウンタリ	TCNTU	16	16	2~3PCLKB	20章
0008 8882h	MTU5	タイマジェネラルレジスタU	TGRU	16	16	2~3PCLKB	20章
0008 8884h	MTU5	タイマコントロールレジスタU	TCRU	8	8	2~3PCLKB	20章
0008 8886h	MTU5	タイマI/OコントロールレジスタU	TIORU	8	8	2~3PCLKB	20章
0008 8890h	MTU5	タイマカウンタV	TCNTV	16	16	2~3PCLKB	20章
0008 8892h	MTU5	タイマジェネラルレジスタV	TGRV	16	16	2~3PCLKB	20章
0008 8894h	MTU5	タイマコントロールレジスタ∨	TCRV	8	8	2~3PCLKB	20章
0008 8896h	MTU5	タイマI/OコントロールレジスタV	TIORV	8	8	2~3PCLKB	20章
0008 88A0h	MTU5	タイマカウンタW	TCNTW	16	16	2~3PCLKB	20章
0008 88A2h	MTU5	タイマジェネラルレジスタW	TGRW	16	16	2~3PCLKB	20章
0008 88A4h	MTU5	タイマコントロールレジスタW	TCRW	8	8	2~3PCLKB	20章
0008 88A6h	MTU5	タイマI/OコントロールレジスタW	TIORW	8	8	2~3PCLKB	20章
0008 88B2h	MTU5	タイマ割り込み許可レジスタ	TIER	8	8	2~3PCLKB	20章
0008 88B4h	MTU5	タイマスタートレジスタ	TSTR	8	8	2~3PCLKB	20章
0008 88B6h	MTU5	タイマコンペアマッチクリアレジスタ	TCNTCMPCLR	8	8	2~3PCLKB	20章
0008 8900h	POE	入力レベルコントロール/ステータスレジスタ1	ICSR1	16	8、16	2~3PCLKB	21章
0008 8902h	POE	出力レベルコントロール/ステータスレジスタ1	OCSR1	16	8、16	2~3PCLKB	21章
0008 8908h	POE	入力レベルコントロール/ステータスレジスタ2	ICSR2	16	8、16	2~3PCLKB	21章
0008 890Ah	POE	ソフトウェアポートアウトプットイネーブルレジスタ	SPOER	8	8	2~3PCLKB	21章
0008 890Bh	POE	ポートアウトプットイネーブルコントロールレジスタ1	POECR1	8	8	2~3PCLKB	21章
0008 890Ch	POE	ポートアウトプットイネーブルコントロールレジスタ2	POECR2	8	8	2~3PCLKB	21章
0008 890Eh	POE	入力レベルコントロール/ステータスレジスタ3	ICSR3	16	8、16	2~3PCLKB	21章
0008 9000h	S12AD	A/Dコントロールレジスタ	ADCSR	16	16	2~3PCLKB	30章
	S12AD	A/Dチャネル選択レジスタA	ADANSA	16	16	2~3PCLKB	30章

表5.1 I/O レジスタアドレス一覧 (9 / 15)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット数	アクセス サイズ	アクセス サイクル数	参照章
0008 9008h	S12AD	A/D変換値加算モード選択レジスタ	ADADS	16	16	2~3PCLKB	30章
0008 900Ch	S12AD	A/D変換値加算回数選択レジスタ	ADADC	8	8	2~3PCLKB	30章
0008 900Eh	S12AD	A/Dコントロール拡張レジスタ	ADCER	16	16	2~3PCLKB	30章
0008 9010h	S12AD	A/D開始トリガ選択レジスタ	ADSTRGR	16	16	2~3PCLKB	30章
0008 9012h	S12AD	A/D変換拡張入力コントロールレジスタ	ADEXICR	16	16	2~3PCLKB	30章
0008 9014h	S12AD	A/Dチャネル選択レジスタB	ADANSB	16	16	2~3PCLKB	30章
0008 9018h	S12AD	A/Dデータニ重化レジスタ	ADDBLDR	16	16	2~3PCLKB	30章
0008 901Ah	S12AD	A/D 温度センサデータレジスタ	ADTSDR	16	16	2~3PCLKB	30章
0008 901Ch	S12AD	A/D内部基準電圧データレジスタ	ADOCDR	16	16	2~3PCLKB	30章
0008 9020h	S12AD	A/Dデータレジスタ0	ADDR0	16	16	2~3PCLKB	30章
0008 9022h	S12AD	A/Dデータレジスタ1	ADDR1	16	16	2~3PCLKB	30章
0008 9024h	S12AD	A/Dデータレジスタ2	ADDR2	16	16	2~3PCLKB	30章
0008 9026h	S12AD		ADDR3	16	16		
0008 9028h	S12AD	A/Dデータレジスタ3	ADDR4	16	16	2~3PCLKB	30章
	S12AD S12AD	A/Dデータレジスタ4				2~3PCLKB	30章
0008 902Ch		A/Dデータレジスタ6	ADDR6	16	16	2~3PCLKB	30章
0008 9030h	S12AD	A/Dデータレジスタ8	ADDR8	16	16	2~3PCLKB	30章
0008 9032h	S12AD	A/Dデータレジスタ9	ADDR9	16	16	2~3PCLKB	30章
0008 9034h	S12AD	A/Dデータレジスタ10	ADDR10	16	16	2~3PCLKB	30章
0008 9036h	S12AD	A/Dデータレジスタ11	ADDR11	16	16	2~3PCLKB	30章
0008 9038h	S12AD	A/Dデータレジスタ12	ADDR12	16	16	2~3PCLKB	30章
0008 903Ah	S12AD	A/Dデータレジスタ13	ADDR13	16	16	2~3PCLKB	30章
0008 903Ch	S12AD	A/Dデータレジスタ14	ADDR14	16	16	2~3PCLKB	30章
0008 903Eh	S12AD	A/Dデータレジスタ 15	ADDR15	16	16	2~3PCLKB	30章
0008 9060h	S12AD	A/Dサンプリングステートレジスタ 0	ADSSTR0	8	8	2~3PCLKB	30章
0008 9061h	S12AD	A/DサンプリングステートレジスタL	ADSSTRL	8	8	2~3PCLKB	30章
0008 9070h	S12AD	A/D サンプリングステートレジスタT	ADSSTRT	8	8	2~3PCLKB	30章
0008 9071h	S12AD	A/D サンプリングステートレジスタO	ADSSTRO	8	8	2~3PCLKB	30章
0008 9073h	S12AD	A/D サンプリングステートレジスタ1	ADSSTR1	8	8	2~3PCLKB	30章
0008 9074h	S12AD	A/D サンプリングステートレジスタ2	ADSSTR2	8	8	2~3PCLKB	30章
0008 9075h	S12AD	A/D サンプリングステートレジスタ3	ADSSTR3	8	8	2~3PCLKB	30章
0008 9076h	S12AD	A/D サンプリングステートレジスタ4	ADSSTR4	8	8	2~3PCLKB	30章
0008 9078h	S12AD	A/D サンプリングステートレジスタ6	ADSSTR6	8	8	2~3PCLKB	30章
0008 A020h	SCI1	シリアルモードレジスタ	SMR	8	8	2~3PCLKB	26章
0008 A021h	SCI1	ビットレートレジスタ	BRR	8	8	2~3PCLKB	26章
0008 A022h	SCI1	シリアルコントロールレジスタ	SCR	8	8	2~3PCLKB	26章
0008 A023h	SCI1	トランスミットデータレジスタ	TDR	8	8	2~3PCLKB	26章
0008 A024h	SCI1	シリアルステータスレジスタ	SSR	8	8	2~3PCLKB	26章
0008 A025h	SCI1	レシーブデータレジスタ	RDR	8	8	2~3PCLKB	26章
0008 A026h	SCI1	スマートカードモードレジスタ	SCMR	8	8	2~3PCLKB	26章
0008 A027h	SCI1		SEMR	8	8	2~3PCLKB	26章
0008 A02711	SCI1	シリアル拡張モードレジスタ	SNFR	8	8		
0008 A028h	SCI1	ノイズフィルタ設定レジスタ I ² Cモードレジスタ1	SIMR1	8	8	2~3PCLKB	26章
		1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1				2~3PCLKB	26章
0008 A02Ah	SCI1	2Cモードレジスタ2	SIMR2	8	8	2~3PCLKB	26章
0008 A02Bh	SCI1	I ² Cモードレジスタ3	SIMR3	8	8	2~3PCLKB	26章
0008 A02Ch	SCI1	I ² Cステータスレジスタ	SISR	8	8	2~3PCLKB	26章
0008 A02Dh	SCI1	SPIモードレジスタ	SPMR	8	8	2~3PCLKB	26章
0008 A0A0h	SCI5	シリアルモードレジスタ	SMR	8	8	2~3PCLKB	26章
0008 A0A1h	SCI5	ビットレートレジスタ	BRR	8	8	2~3PCLKB	26章
0008 A0A2h	SCI5	シリアルコントロールレジスタ	SCR	8	8	2~3PCLKB	26章
0008 A0A3h	SCI5	トランスミットデータレジスタ	TDR	8	8	2~3PCLKB	26章
0008 A0A4h	SCI5	シリアルステータスレジスタ	SSR	8	8	2~3PCLKB	26章
0008 A0A5h	SCI5	レシーブデータレジスタ	RDR	8	8	2~3PCLKB	26章
0008 A0A6h	SCI5	スマートカードモードレジスタ	SCMR	8	8	2~3PCLKB	26章
0008 A0A7h	SCI5	シリアル拡張モードレジスタ	SEMR	8	8	2~3PCLKB	26章

表5.1 I/O レジスタアドレス一覧 (10/15)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット数	アクセス サイズ	アクセス サイクル数	参照章
0008 A0A8h	SCI5	ノイズフィルタ設定レジスタ	SNFR	8	8	2~3PCLKB	26章
0008 A0A9h	SCI5	I ² Cモードレジスタ1	SIMR1	8	8	2~3PCLKB	26章
0008 A0AAh	SCI5	I ² Cモードレジスタ2	SIMR2	8	8	2~3PCLKB	26章
0008 A0ABh	SCI5	I ² Cモードレジスタ3	SIMR3	8	8	2~3PCLKB	26章
0008 A0ACh	SCI5	I ² Cステータスレジスタ	SISR	8	8	2~3PCLKB	26章
0008 A0ADh	SCI5	SPIモードレジスタ	SPMR	8	8	2~3PCLKB	26章
0008 B000h	CAC	CAC コントロールレジスタ 0	CACR0	8	8	2~3PCLKB	10章
0008 B001h	CAC	CAC コントロールレジスタ1	CACR1	8	8	2~3PCLKB	10章
0008 B002h	CAC	CACコントロールレジスタ2	CACR2	8	8	2~3PCLKB	10章
0008 B003h	CAC	CAC割り込み要求許可レジスタ	CAICR	8	8	2~3PCLKB	10章
0008 B004h	CAC	CACステータスレジスタ	CASTR	8	8	2~3PCLKB	10章
0008 B006h	CAC		CAULVR	16	16	2~3PCLKB	10章
0008 B008h	CAC	CAC上限値設定レジスタ	CALLVR	16	16		<u> </u>
0008 B00Ah	CAC	CAC下限値設定レジスタ	CACNTBR		16	2~3PCLKB	10章
		CACカウンタバッファレジスタ		16		2~3PCLKB	10章
0008 B080h	DOC	DOCコントロールレジスタ	DOCR	8	8	2~3PCLKB	33章
0008 B082h	DOC	DOCデータインプットレジスタ	DODIR	16	16	2~3PCLKB	33章
0008 B084h	DOC	DOCデータセッティングレジスタ	DODSR	16	16	2~3PCLKB	33章
0008 B100h	ELC	イベントリンクコントロールレジスタ	ELCR	8	8	2~3PCLKB	17章
0008 B102h	ELC	イベントリンク設定レジスタ1	ELSR1	8	8	2~3PCLKB	17章
0008 B103h	ELC	イベントリンク設定レジスタ2	ELSR2	8	8	2~3PCLKB	17章
0008 B104h	ELC	イベントリンク設定レジスタ3	ELSR3	8	8	2~3PCLKB	17章
0008 B105h	ELC	イベントリンク設定レジスタ4	ELSR4	8	8	2~3PCLKB	17章
0008 B108h	ELC	イベントリンク設定レジスタ7	ELSR7	8	8	2~3PCLKB	17章
0008 B110h	ELC	イベントリンク設定レジスタ 15	ELSR15	8	8	2~3PCLKB	17章
0008 B111h	ELC	イベントリンク設定レジスタ 16	ELSR16	8	8	2~3PCLKB	17章
0008 B113h	ELC	イベントリンク設定レジスタ 18	ELSR18	8	8	2~3PCLKB	17章
0008 B115h	ELC	イベントリンク設定レジスタ 20	ELSR20	8	8	2~3PCLKB	17章
0008 B117h	ELC	イベントリンク設定レジスタ22	ELSR22	8	8	2~3PCLKB	17章
0008 B119h	ELC	イベントリンク設定レジスタ 24	ELSR24	8	8	2~3PCLKB	17章
0008 B11Ah	ELC	イベントリンク設定レジスタ 25	ELSR25	8	8	2~3PCLKB	17章
0008 B11Fh	ELC	イベントリンクオプション設定レジスタ A	ELOPA	8	8	2~3PCLKB	17章
0008 B120h	ELC	イベントリンクオプション設定レジスタB	ELOPB	8	8	2~3PCLKB	17章
0008 B121h	ELC	イベントリンクオプション設定レジスタ C	ELOPC	8	8	2~3PCLKB	17章
0008 B123h	ELC	ポートグループ指定レジスタ1	PGR1	8	8	2~3PCLKB	17章
0008 B125h	ELC	ポートグループコントロールレジスタ1	PGC1	8	8	2~3PCLKB	17章
0008 B127h	ELC	ポートバッファレジスタ1	PDBF1	8	8	2~3PCLKB	17章
0008 B129h	ELC		PEL0	8	8		-
0008 B129H	ELC	イベント接続ポート指定レジスタ 0	PEL1	8	8	2~3PCLKB	17章
0008 B12An	ELC	イベント接続ポート指定レジスタ1	ELSEGR	8	8	2~3PCLKB	17章
		イベントリンクソフトウェアイベント発生レジスタ				2~3PCLKB	17章
0008 B300h	SCI12	シリアルモードレジスタ	SMR	8	8	2~3PCLKB	26章
0008 B301h	SCI12	ビットレートレジスタ	BRR	8	8	2~3PCLKB	26章
0008 B302h	SCI12	シリアルコントロールレジスタ	SCR	8	8	2~3PCLKB	26章
0008 B303h	SCI12	トランスミットデータレジスタ	TDR	8	8	2~3PCLKB	26章
0008 B304h	SCI12	シリアルステータスレジスタ	SSR	8	8	2~3PCLKB	26章
0008 B305h	SCI12	レシーブデータレジスタ	RDR	8	8	2~3PCLKB	26章
0008 B306h	SCI12	スマートカードモードレジスタ	SCMR	8	8	2~3PCLKB	26章
0008 B307h	SCI12	シリアル拡張モードレジスタ	SEMR	8	8	2~3PCLKB	26章
0008 B308h	SCI12	ノイズフィルタ設定レジスタ	SNFR	8	8	2~3PCLKB	26章
0008 B309h	SCI12	I ² Cモードレジスタ1	SIMR1	8	8	2~3PCLKB	26章
0008 B30Ah	SCI12	I ² Cモードレジスタ2	SIMR2	8	8	2~3PCLKB	26章
0008 B30Bh	SCI12	I ² Cモードレジスタ3	SIMR3	8	8	2~3PCLKB	26章
0008 B30Ch	SCI12	I ² Cステータスレジスタ	SISR	8	8	2~3PCLKB	26章
0008 B30Dh	SCI12	SPIモードレジスタ	SPMR	8	8	2~3PCLKB	26章
0008 B320h	SCI12	拡張シリアルモード有効レジスタ	ESMER	8	8	2~3PCLKB	26章

表5.1 I/O レジスタアドレス一覧 (11/15)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット数	アクセス サイズ	アクセス サイクル数	参照章
0008 B321h	SCI12	コントロールレジスタ0	CR0	8	8	2~3PCLKB	26章
0008 B322h	SCI12	コントロールレジスタ1	CR1	8	8	2~3PCLKB	26章
0008 B323h	SCI12	コントロールレジスタ2	CR2	8	8	2~3PCLKB	26章
0008 B324h	SCI12	コントロールレジスタ3	CR3	8	8	2~3PCLKB	26章
0008 B325h	SCI12	ポートコントロールレジスタ	PCR	8	8	2~3PCLKB	26章
0008 B326h	SCI12	割り込みコントロールレジスタ	ICR	8	8	2~3PCLKB	26章
0008 B327h	SCI12	ステータスレジスタ	STR	8	8	2~3PCLKB	26章
0008 B328h	SCI12	ステータスクリアレジスタ	STCR	8	8	2~3PCLKB	26章
0008 B329h	SCI12	Control Field 0 データレジスタ	CF0DR	8	8	2~3PCLKB	26章
0008 B32Ah	SCI12	Control Field 0 コンペアイネーブルレジスタ	CF0CR	8	8	2~3PCLKB	26章
0008 B32Bh	SCI12	Control Field 0 受信データレジスタ	CF0RR	8	8	2~3PCLKB	26章
0008 B32Ch	SCI12	プライマリ Control Field 1 データレジスタ	PCF1DR	8	8	2~3PCLKB	26章
0008 B32Dh	SCI12	セカンダリ Control Field 1 データ レジスタ	SCF1DR	8	8	2~3PCLKB	26章
0008 B32Eh	SCI12	Control Field 1コンペアイネーブルレジスタ	CF1CR	8	8	2~3PCLKB	26章
0008 B32Fh	SCI12	Control Field 1 受信データレジスタ	CF1RR	8	8	2~3PCLKB	26章
0008 B330h	SCI12	タイマコントロールレジスタ	TCR	8	8	2~3PCLKB	26章
0008 B331h	SCI12	タイマモードレジスタ	TMR	8	8	2~3PCLKB	26章
0008 B332h	SCI12	タイマプリスケーラレジスタ	TPRE	8	8	2~3PCLKB	26章
0008 B333h	SCI12	タイマカウントレジスタ	TCNT	8	8	2~3PCLKB	26章
0008 C000h	PORT0	ポート方向レジスタ	PDR	8	8	2~3PCLKB	18章
0008 C001h	PORT1	ポート方向レジスタ	PDR	8	8	2~3PCLKB	18章
0008 C002h	PORT2	ポート方向レジスタ	PDR	8	8	2~3PCLKB	18章
0008 C003h	PORT3	ポート方向レジスタ	PDR	8	8	2~3PCLKB	18章
0008 C004h	PORT4	ポート方向レジスタ	PDR	8	8	2~3PCLKB	18章
0008 C005h	PORT5	ポート方向レジスタ	PDR	8	8	2~3PCLKB	18章
0008 C00Ah	PORTA	ポート方向レジスタ	PDR	8	8	2~3PCLKB	18章
0008 C00Bh	PORTB	ポート方向レジスタ	PDR	8	8	2~3PCLKB	18章
0008 C00Ch	PORTC	ポート方向レジスタ	PDR	8	8	2~3PCLKB	18章
0008 C00Eh	PORTE	ポート方向レジスタ	PDR	8	8	2~3PCLKB	18章
0008 C012h	PORTJ	ポート方向レジスタ	PDR	8	8	2~3PCLKB	18章
0008 C020h	PORT0	ポート出力データレジスタ	PODR	8	8	2~3PCLKB	18章
0008 C021h	PORT1	ポート出力データレジスタ	PODR	8	8	2~3PCLKB	18章
0008 C022h	PORT2	ポート出力データレジスタ	PODR	8	8	2~3PCLKB	18章
0008 C023h	PORT3	ポート出力データレジスタ	PODR	8	8	2~3PCLKB	18章
0008 C024h	PORT4	ポート出力データレジスタ	PODR	8	8	2~3PCLKB	18章
0008 C025h	PORT5	ポート出力データレジスタ	PODR	8	8	2~3PCLKB	18章
0008 C02Ah	PORTA	ポート出力データレジスタ	PODR	8	8	2~3PCLKB	18章
0008 C02Bh	PORTB	ポート出力データレジスタ	PODR	8	8	2~3PCLKB	18章
0008 C02Ch	PORTC	ポート出力データレジスタ	PODR	8	8	2~3PCLKB	18章
0008 C02Eh	PORTE	ポート出力データレジスタ	PODR	8	8	2~3PCLKB	18章
0008 C032h	PORTJ	ポート出力データレジスタ	PODR	8	8	2~3PCLKB	18章
0008 C040h	PORT0	ポート入力データレジスタ	PIDR	8	8	リード時; 3~4PCLKB ライト時; 2~3PCLKB	18章
0008 C041h	PORT1	ポート入力データレジスタ	PIDR	8	8	リード時; 3~4PCLKB ライト時; 2~3PCLKB	18章
0008 C042h	PORT2	ポート入力データレジスタ	PIDR	8	8	リード時; 3~4PCLKB ライト時; 2~3PCLKB	18章
0008 C043h	PORT3	ポート入力データレジスタ	PIDR	8	8	リード時; 3~4PCLKB ライト時; 2~3PCLKB	18章
0008 C044h	PORT4	ポート入力データレジスタ	PIDR	8	8	リード時; 3~4PCLKB ライト時; 2~3PCLKB	18章
0008 C045h	PORT5	ポート入力データレジスタ	PIDR	8	8	リード時; 3~4PCLKB ライト時; 2~3PCLKB	18章
0008 C04Ah	PORTA	ポート入力データレジスタ	PIDR	8	8	リード時; 3~4PCLKB ライト時; 2~3PCLKB	18章
0008 C04Bh	PORTB	ポート入力データレジスタ	PIDR	8	8	リード時; 3~4PCLKB ライト時; 2~3PCLKB	18章

表5.1 I/O レジスタアドレス一覧 (12/15)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット数	アクセス サイズ	アクセス サイクル数	参照章
0008 C04Ch	PORTC	ポート入力データレジスタ	PIDR	8	8	リード時; 3~4PCLKB ライト時; 2~3PCLKB	18章
0008 C04Eh	PORTE	ポート入力データレジスタ	PIDR	8	8	リード時; 3~4PCLKB ライト時; 2~3PCLKB	18章
0008 C051h	PORTH	ポート入力データレジスタ	PIDR	8	8	リード時; 3~4PCLKB ライト時; 2~3PCLKB	18章
0008 C052h	PORTJ	ポート入力データレジスタ	PIDR	8	8	リード時; 3~4PCLKB ライト時; 2~3PCLKB	18章
0008 C060h	PORT0	ポートモードレジスタ	PMR	8	8	2~3PCLKB	18章
0008 C061h	PORT1	ポートモードレジスタ	PMR	8	8	2~3PCLKB	18章
0008 C062h	PORT2	ポートモードレジスタ	PMR	8	8	2~3PCLKB	18章
0008 C063h	PORT3	ポートモードレジスタ	PMR	8	8	2~3PCLKB	18章
0008 C064h	PORT4	ポートモードレジスタ	PMR	8	8	2~3PCLKB	18章
0008 C065h	PORT5	ポートモードレジスタ	PMR	8	8	2~3PCLKB	18章
0008 C06Ah	PORTA	ポートモードレジスタ	PMR	8	8	2~3PCLKB	18章
0008 C06Bh	PORTB	ポートモードレジスタ	PMR	8	8	2~3PCLKB	18章
0008 C06Ch	PORTC	ポートモードレジスタ	PMR	8	8	2~3PCLKB	18章
0008 C06Eh	PORTE	 ポートモードレジスタ	PMR	8	8	2~3PCLKB	18章
0008 C071h	PORTH	ポートモードレジスタ	PMR	8	8	2~3PCLKB	18章
0008 C072h	PORTJ	ポートモードレジスタ	PMR	8	8	2~3PCLKB	18章
0008 C083h	PORT1	オープンドレイン制御レジスタ1	ODR1	8	8、16	2~3PCLKB	18章
0008 C085h	PORT2	オープンドレイン制御レジスタ1	ODR1	8	8, 16	2~3PCLKB	18章
0008 C086h	PORT3	オープンドレイン制御レジスタ0	ODR0	8	8, 16	2~3PCLKB	18章
0008 C094h	PORTA	オープンドレイン制御レジスタ0	ODR0	8	8, 16	2~3PCLKB	18章
0008 C095h	PORTA	オープンドレイン制御レジスタ1	ODR1	8	· ·	2~3PCLKB	18章
0008 C095h	PORTB		ODR0	8	8、16		
		オープンドレイン制御レジスタの			8、16	2~3PCLKB	18章
0008 C097h	PORTB	オープンドレイン制御レジスタ1	ODR1	8	8、16	2~3PCLKB	18章
0008 C098h	PORTC	オープンドレイン制御レジスタの	ODR0	8	8、16	2~3PCLKB	18章
0008 C099h	PORTC	オープンドレイン制御レジスタ1	ODR1	8	8、16	2~3PCLKB	18章
0008 C09Ch	PORTE	オープンドレイン制御レジスタの	ODR0	8	8、16	2~3PCLKB	18章
0008 C09Dh	PORTE	オープンドレイン制御レジスタ1 	ODR1	8	8、16	2~3PCLKB	18章
0008 C0C0h	PORT0	プルアップ制御レジスタ	PCR	8	8	2~3PCLKB	18章
0008 C0C1h	PORT1	プルアップ制御レジスタ	PCR	8	8	2~3PCLKB	18章
0008 C0C2h	PORT2	プルアップ制御レジスタ	PCR	8	8	2~3PCLKB	18章
0008 C0C3h	PORT3	プルアップ制御レジスタ	PCR	8	8	2~3PCLKB	18章
0008 C0C5h	PORT5	プルアップ制御レジスタ	PCR	8	8	2~3PCLKB	18章
0008 C0CAh	PORTA	プルアップ制御レジスタ	PCR	8	8	2~3PCLKB	18章
0008 C0CBh	PORTB	プルアップ制御レジスタ	PCR	8	8	2~3PCLKB	18章
0008 C0CCh	PORTC	プルアップ制御レジスタ	PCR	8	8	2~3PCLKB	18章
0008 C0CEh	PORTE	プルアップ制御レジスタ	PCR	8	8	2~3PCLKB	18章
0008 C11Fh	MPC	書き込みプロテクトレジスタ	PWPR	8	8	2~3PCLKB	19章
0008 C120h	PORT	ポート切り替えレジスタB	PSRB	8	8	2~3PCLKB	18章
0008 C121h	PORT	ポート切り替えレジスタA	PSRA	8	8	2~3PCLKB	18章
0008 C143h	MPC	P03端子機能制御レジスタ	P03PFS	8	8	2~3PCLKB	19章
0008 C145h	MPC	P05端子機能制御レジスタ	P05PFS	8	8	2~3PCLKB	19章
0008 C14Ch	MPC	P14端子機能制御レジスタ	P14PFS	8	8	2~3PCLKB	19章
0008 C14Dh	MPC	P15端子機能制御レジスタ	P15PFS	8	8	2~3PCLKB	19章
0008 C14Eh	MPC	 P16端子機能制御レジスタ	P16PFS	8	8	2~3PCLKB	19章
0008 C14Fh	MPC	P17端子機能制御レジスタ	P17PFS	8	8	2~3PCLKB	19章
0008 C156h	MPC	P26端子機能制御レジスタ	P26PFS	8	8	2~3PCLKB	19章
0008 C157h	MPC	P27端子機能制御レジスタ	P27PFS	8	8	2~3PCLKB	19章
0008 C158h	MPC	P30端子機能制御レジスタ	P30PFS	8	8	2~3PCLKB	19章
0008 C159h	MPC	P31端子機能制御レジスタ	P31PFS	8	8	2~3PCLKB	19章
0008 C15Ah	MPC	P32端子機能制御レジスタ	P32PFS	8	8	2~3PCLKB	19章
	MPC	P40端子機能制御レジスタ	P40PFS	8	8	2~3PCLKB	19早
0008 C160h							

表5.1 I/O レジスタアドレス一覧 (13/15)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット数	アクセス サイズ	アクセス サイクル数	参照章
0008 C162h	MPC	P42端子機能制御レジスタ	P42PFS	8	8	2~3PCLKB	19章
008 C163h	MPC	P43端子機能制御レジスタ	P43PFS	8	8	2~3PCLKB	19章
008 C164h	MPC	P44端子機能制御レジスタ	P44PFS	8	8	2~3PCLKB	19章
0008 C166h	MPC	P46端子機能制御レジスタ	P46PFS	8	8	2~3PCLKB	19章
0008 C16Ch	MPC	P54端子機能制御レジスタ	P54PFS	8	8	2~3PCLKB	19章
0008 C16Dh	MPC	P55端子機能制御レジスタ	P55PFS	8	8	2~3PCLKB	19章
0008 C190h	MPC	PAO端子機能制御レジスタ	PA0PFS	8	8	2~3PCLKB	19章
0008 C191h	MPC	PA1端子機能制御レジスタ	PA1PFS	8	8	2~3PCLKB	19章
0008 C193h	MPC	PA3端子機能制御レジスタ	PA3PFS	8	8	2~3PCLKB	19章
0008 C194h	MPC	PA4端子機能制御レジスタ	PA4PFS	8	8	2~3PCLKB	19章
0008 C196h	MPC	PA6端子機能制御レジスタ	PA6PFS	8	8	2~3PCLKB	19章
0008 C198h	MPC	PB0端子機能制御レジスタ	PB0PFS	8	8	2~3PCLKB	19章
0008 C199h	MPC	PB1端子機能制御レジスタ	PB1PFS	8	8	2~3PCLKB	19章
0008 C19Bh	MPC	PB3端子機能制御レジスタ	PB3PFS	8	8	2~3PCLKB	19章
0008 C19Dh	MPC		PB5PFS	8	8		
0008 C19Eh	MPC	PB5端子機能制御レジスタ	PB6PFS	8	8	2~3PCLKB 2~3PCLKB	19章
0008 C19En	MPC	PB6端子機能制御レジスタ	PB7PFS	8	8		19章
	MPC	PB7端子機能制御レジスタ				2~3PCLKB	19章
0008 C1A2h		PC2端子機能制御レジスタ	PC2PFS	8	8	2~3PCLKB	19章
0008 C1A3h	MPC	PC3端子機能制御レジスタ	PC3PFS	8	8	2~3PCLKB	19章
0008 C1A4h	MPC	PC4端子機能制御レジスタ	PC4PFS	8	8	2~3PCLKB	19章
0008 C1A5h	MPC	PC5端子機能制御レジスタ	PC5PFS	8	8	2~3PCLKB	19章
0008 C1A6h	MPC	PC6端子機能制御レジスタ	PC6PFS	8	8	2~3PCLKB	19章
0008 C1A7h	MPC	PC7端子機能制御レジスタ	PC7PFS	8	8	2~3PCLKB	19章
0008 C1B0h	MPC	PE0端子機能制御レジスタ	PE0PFS	8	8	2~3PCLKB	19章
0008 C1B1h	MPC	PE1端子機能制御レジスタ	PE1PFS	8	8	2~3PCLKB	19章
0008 C1B2h	MPC	PE2端子機能制御レジスタ	PE2PFS	8	8	2~3PCLKB	19章
0008 C1B3h	MPC	PE3端子機能制御レジスタ	PE3PFS	8	8	2~3PCLKB	19章
0008 C1B4h	MPC	PE4端子機能制御レジスタ	PE4PFS	8	8	2~3PCLKB	19章
0008 C1B5h	MPC	PE5端子機能制御レジスタ	PE5PFS	8	8	2~3PCLKB	19章
0008 C1B6h	MPC	PE6端子機能制御レジスタ	PE6PFS	8	8	2~3PCLKB	19章
0008 C1B7h	MPC	PE7端子機能制御レジスタ	PE7PFS	8	8	2~3PCLKB	19章
0008 C1D6h	MPC	PJ6端子機能制御レジスタ	PJ6PFS	8	8	2~3PCLKB	19章
0008 C1D7h	MPC	PJ7端子機能制御レジスタ	PJ7PFS	8	8	2~3PCLKB	19章
0008 C290h	SYSTEM	リセットステータスレジスタ0	RSTSR0	8	8	4∼5PCLKB	6章
0008 C291h	SYSTEM	リセットステータスレジスタ1	RSTSR1	8	8	4∼5PCLKB	6章
0008 C293h	SYSTEM	 メインクロック発振器強制発振コントロールレジスタ	MOFCR	8	8	4∼5PCLKB	9章
0008 C297h	SYSTEM	電圧監視回路制御レジスタ	LVCMPCR	8	8	4∼5PCLKB	8章
0008 C298h	SYSTEM	電圧検出レベル選択レジスタ	LVDLVLR	8	8	4∼5PCLKB	8章
0008 C29Ah	SYSTEM	電圧監視1回路制御レジスタ0	LVD1CR0	8	8	4∼5PCLKB	8章
0008 C29Bh	SYSTEM	電圧監視2回路制御レジスタ0	LVD2CR0	8	8	4∼5PCLKB	8章
0008 C400h	RTC	64Hzカウンタ	R64CNT	8	8	2~3PCLKB	23章
0008 C402h	RTC	砂カウンタ	RSECCNT	8	8	2~3PCLKB	23章
0008 C402h	RTC	バイナリカウンタ0	BCNT0	8	8	2~3PCLKB	23章
0008 C402H	RTC	分カウンタ	RMINCNT	8	8	2~3PCLKB	23章
0008 C404h	RTC			8	8		
		バイナリカウンタ1	BCNT1			2~3PCLKB	23章
0008 C406h	RTC	時カウンタ	RHRCNT	8	8	2~3PCLKB	23章
0008 C406h	RTC	バイナリカウンタ2	BCNT2	8	8	2~3PCLKB	23章
0008 C408h	RTC	曜日カウンタ	RWKCNT	8	8	2~3PCLKB	23章
0008 C408h	RTC	バイナリカウンタ3	BCNT3	8	8	2~3PCLKB	23章
0008 C40Ah	RTC	日カウンタ	RDAYCNT	8	8	2~3PCLKB	23章
0008 C40Ch	RTC	月カウンタ	RMONCNT	8	8	2~3PCLKB	23章
0008 C40Eh	RTC	年カウンタ	RYRCNT	16	16	2~3PCLKB	23章
0008 C410h	RTC	秒アラームレジスタ	RSECAR	8	8	2~3PCLKB	23章
0008 C410h	RTC	バイナリカウンタ0アラームレジスタ	BCNT0AR	8	8	2~3PCLKB	23章

表5.1 I/O レジスタアドレス一覧 (14/15)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット数	アクセス サイズ	アクセス サイクル数	参照章
0008 C412h	RTC	分アラームレジスタ	RMINAR	8	8	2~3PCLKB	23章
0008 C412h	RTC	バイナリカウンタ1アラームレジスタ	BCNT1AR	8	8	2~3PCLKB	23章
0008 C414h	RTC	時アラームレジスタ	RHRAR	8	8	2~3PCLKB	23章
0008 C414h	RTC	バイナリカウンタ2アラームレジスタ	BCNT2AR	8	8	2~3PCLKB	23章
0008 C416h	RTC	曜日アラームレジスタ	RWKAR	8	8	2~3PCLKB	23章
0008 C416h	RTC	バイナリカウンタ3アラームレジスタ	BCNT3AR	8	8	2~3PCLKB	23章
0008 C418h	RTC	日アラームレジスタ	RDAYAR	8	8	2~3PCLKB	23章
0008 C418h	RTC	バイナリカウンタ0アラームイネーブルレジスタ	BCNT0AER	8	8	2~3PCLKB	23章
0008 C41Ah	RTC	月アラームレジスタ	RMONAR	8	8	2~3PCLKB	23章
0008 C41Ah	RTC	バイナリカウンタ1アラームイネーブルレジスタ	BCNT1AER	8	8	2~3PCLKB	23章
0008 C41Ch	RTC	年アラームレジスタ	RYRAR	16	16	2~3PCLKB	23章
0008 C41Ch	RTC	バイナリカウンタ2アラームイネーブルレジスタ	BCNT2AER	16	16	2~3PCLKB	23章
0008 C41Eh	RTC	年アラームイネーブルレジスタ	RYRAREN	8	8	2~3PCLKB	23章
0008 C41Eh	RTC	バイナリカウンタ3アラームイネーブルレジスタ	BCNT3AER	8	8	2~3PCLKB	23章
0008 C422h	RTC	RTCコントロールレジスタ1	RCR1	8	8	2~3PCLKB	23章
0008 C424h	RTC	RTCコントロールレジスタ2	RCR2	8	8	2~3PCLKB	23章
0008 C424H	RTC	RTCコントロールレジスタ3	RCR3	8	8	2~3PCLKB	23章
0008 C426H	RTC	時間誤差補正レジスタ	RADJ	8	8	2~3PCLKB	23章
0008 C42L11	USB0		SYSCFG	16	16		
		システムコンフィギュレーションコントロールレジスタ				3~4PCLKB	25章
000A 0004h	USB0	システムコンフィギュレーションステータスレジスタ0	SYSSTS0	16	16	9PCLKB以上	25章
000A 0008h	USB0	デバイスステートコントロールレジスタ0	DVSTCTR0	16	16	9PCLKB以上	25章
000A 0014h	USB0	CFIFOポートレジスタ	CFIFO	16	16	3~4PCLKB	25章
000A 0018h	USB0	D0FIFOポートレジスタ	D0FIFO	16	16	3~4PCLKB	25章
000A 001Ch	USB0	D1FIFOポートレジスタ	D1FIFO	16	16	3∼4PCLKB	25章
000A 0020h	USB0	CFIFOポート選択レジスタ	CFIFOSEL	16	16	3∼4PCLKB	25章
000A 0028h	USB0	DOFIFOポート選択レジスタ	D0FIFOSEL	16	16	3∼4PCLKB	25章
000A 002Ch	USB0	D1FIFOポート選択レジスタ	D1FIFOSEL	16	16	3∼4PCLKB	25章
000A 0022h	USB0	CFIFOポートコントロールレジスタ	CFIFOCTR	16	16	3∼4PCLKB	25章
000A 002Ah	USB0	D0FIFOポートコントロールレジスタ	D0FIFOCTR	16	16	3∼4PCLKB	25章
000A 002Eh	USB0	D1FIFOポートコントロールレジスタ	D1FIFOCTR	16	16	3∼4PCLKB	25章
000A 0030h	USB0	割り込み許可レジスタ0	INTENB0	16	16	9PCLKB以上	25章
000A 0032h	USB0	割り込み許可レジスタ1	INTENB1	16	16	9PCLKB以上	25章
000A 0036h	USB0	BRDY割り込み許可レジスタ	BRDYENB	16	16	9PCLKB以上	25章
000A 0038h	USB0	NRDY割り込み許可レジスタ	NRDYENB	16	16	9PCLKB以上	25章
000A 003Ah	USB0	BEMP割り込み許可レジスタ	BEMPENB	16	16	9PCLKB以上	25章
000A 003Ch	USB0	SOF出力コンフィギュレーションレジスタ	SOFCFG	16	16	9PCLKB以上	25章
000A 0040h	USB0	割り込みステータスレジスタ0	INTSTS0	16	16	9PCLKB以上	25章
000A 0042h	USB0	割り込みステータスレジスタ1	INTSTS1	16	16	9PCLKB以上	25章
000A 0046h	USB0	BRDY割り込みステータスレジスタ	BRDYSTS	16	16	9PCLKB以上	25章
000A 0048h	USB0	NRDY割り込みステータスレジスタ	NRDYSTS	16	16	9PCLKB以上	25章
000A 004Ah	USB0	BEMP割り込みステータスレジスタ	BEMPSTS	16	16	9PCLKB以上	25章
000A 004Ch	USB0	フレームナンバレジスタ	FRMNUM	16	16	9PCLKB以上	25章
000A 0054h	USB0	USBリクエストタイプレジスタ	USBREQ	16	16	9PCLKB以上	25章
000A 0056h	USB0	USBリクエストバリューレジスタ	USBVAL	16	16	9PCLKB以上	25章
000A 0058h	USB0	USBリクエストインデックスレジスタ	USBINDX	16	16	9PCLKB以上	25章
000A 005Ah	USB0	USBリクエストレングスレジスタ	USBLENG	16	16	9PCLKB以上	25章
000A 005An	USB0	DCPコンフィギュレーションレジスタ	DCPCFG	16	16	9PCLKB以上	25章
000A 005Eh	USB0		DCPMAXP	16	16		
		DCPマックスパケットサイズレジスタ				9PCLKB以上	25章
000A 0060h	USB0	DCPコントロールレジスタ	DCPCTR	16	16	9PCLKB以上	25章
000A 0064h	USB0	パイプウィンドウ選択レジスタ	PIPESEL	16	16	9PCLKB以上	25章
000A 0068h	USB0	パイプコンフィギュレーションレジスタ	PIPECFG	16	16	9PCLKB以上	25章
000A 006Ch	USB0	パイプマックスパケットサイズレジスタ	PIPEMAXP	16	16	9PCLKB以上	25章
000A 006Eh	USB0	パイプ周期制御レジスタ	PIPEPERI	16	16	9PCLKB以上	25章
000A 0070h	USB0	パイプ1コントロールレジスタ	PIPE1CTR	16	16	9PCLKB以上	25章

表5.1 I/O レジスタアドレス一覧 (15/15)

アドレス	モジュール シンボル	レジスタ名	レジスタ シンボル	ビット数	アクセス サイズ	アクセス サイクル数	参照章
000A 0072h	USB0	パイプ2コントロールレジスタ	PIPE2CTR	16	16	9PCLKB以上	25章
000A 0074h	USB0	パイプ3コントロールレジスタ	PIPE3CTR	16	16	9PCLKB以上	25章
000A 0076h	USB0	パイプ4コントロールレジスタ	PIPE4CTR	16	16	9PCLKB以上	25章
000A 0078h	USB0	パイプ5コントロールレジスタ	PIPE5CTR	16	16	9PCLKB以上	25章
000A 007Ah	USB0	パイプ6コントロールレジスタ	PIPE6CTR	16	16	9PCLKB以上	25章
000A 007Ch	USB0	パイプ7コントロールレジスタ	PIPE7CTR	16	16	9PCLKB以上	25章
000A 007Eh	USB0	パイプ8コントロールレジスタ	PIPE8CTR	16	16	9PCLKB以上	25章
000A 0080h	USB0	パイプ9コントロールレジスタ	PIPE9CTR	16	16	9PCLKB以上	25章
000A 0090h	USB0	パイプ1トランザクションカウンタイネーブルレジスタ	PIPE1TRE	16	16	9PCLKB以上	25章
000A 0092h	USB0	パイプ1トランザクションカウンタレジスタ	PIPE1TRN	16	16	9PCLKB以上	25章
000A 0094h	USB0	パイプ2トランザクションカウンタイネーブルレジスタ	PIPE2TRE	16	16	9PCLKB以上	25章
000A 0096h	USB0	パイプ2トランザクションカウンタレジスタ	PIPE2TRN	16	16	9PCLKB以上	25章
000A 0098h	USB0	パイプ3トランザクションカウンタイネーブルレジスタ	PIPE3TRE	16	16	9PCLKB以上	25章
000A 009Ah	USB0	パイプ3トランザクションカウンタレジスタ	PIPE3TRN	16	16	9PCLKB以上	25章
000A 009Ch	USB0	パイプ4トランザクションカウンタイネーブルレジスタ	PIPE4TRE	16	16	9PCLKB以上	25章
000A 009Eh	USB0	パイプ4トランザクションカウンタレジスタ	PIPE4TRN	16	16	9PCLKB以上	25章
000A 00A0h	USB0	パイプ5トランザクションカウンタイネーブルレジスタ	PIPE5TRE	16	16	9PCLKB以上	25章
000A 00A2h	USB0	パイプ5トランザクションカウンタレジスタ	PIPE5TRN	16	16	9PCLKB以上	25章
000A 00B0h	USB0	BCコントロールレジスタ 0	USBBCCTRL0	16	16	7PCLKB以上	25章
000A 00CCh	USB0	USBモジュール制御レジスタ	USBMC	16	16	7PCLKB以上	25章
000A 00D0h	USB0	デバイスアドレス0コンフィギュレーションレジスタ	DEVADD0	16	16	9PCLKB以上	25章
000A 00D2h	USB0	デバイスアドレス1コンフィギュレーションレジスタ	DEVADD1	16	16	9PCLKB以上	25章
000A 00D4h	USB0	デバイスアドレス2コンフィギュレーションレジスタ	DEVADD2	16	16	9PCLKB以上	25章
000A 00D6h	USB0	デバイスアドレス3コンフィギュレーションレジスタ	DEVADD3	16	16	9PCLKB以上	25章
000A 00D8h	USB0	デバイスアドレス4コンフィギュレーションレジスタ	DEVADD4	16	16	9PCLKB以上	25章
000A 00DAh	USB0	デバイスアドレス5コンフィギュレーションレジスタ	DEVADD5	16	16	9PCLKB以上	25章
007F C090h	FLASH	E2データフラッシュ制御レジスタ	DFLCTL	8	8	2~3FCLK	35章
007F C0ACh	TEMPS	温度センサ校正データレジスタ	TSCDRL	8	8	1~2PCLKB	32章
007F C0ADh	TEMPS	温度センサ校正データレジスタ	TSCDRH	8	8	1~2PCLKB	32章
007F C0B0h	FLASH	フラッシュスタートアップ設定モニタレジスタ	FSCMR	16	16	2~3FCLK	35章
007F C0B2h	FLASH	フラッシュアクセスウィンドウ開始アドレスモニタレジスタ	FAWSMR	16	16		
007F C0B4h	FLASH	フラッシュアクセスウィントリ開始アトレスモニタレジスタ	FAWEMR	16	16	2~3FCLK	35章
007F C0B4h	FLASH		FISR	8	8	2~3FCLK	35章
007F C0B6H	FLASH	フラッシュ初期設定レジスタ	FEXCR	8	8	2~3FCLK	35章
	FLASH	フラッシュエクストラ領域制御レジスタ		16	1	2~3FCLK	35章
007F C0B8h 007F C0BAh	FLASH	フラッシュエラーアドレスモニタレジスタL	FEAML		16 8	2~3FCLK	35章
007F C0BAN		フラッシュエラーアドレスモニタレジスタH	FEAMH	8		2~3FCLK	35章
	FLASH	プロテクト解除レジスタ	FPR	8	8	2~3FCLK	35章
007F C0C1h	FLASH	プロテクト解除ステータスレジスタ	FPSR	8	8	2~3FCLK	35章
007F C0C2h	FLASH	フラッシュリードバッファレジスタL	FRBL	16	16	2~3FCLK	35章
007F C0C4h	FLASH	フラッシュリードバッファレジスタH	FRBH	16	16	2~3FCLK	35章
007F FF80h	FLASH	フラッシュ P/E モード制御レジスタ	FPMCR	8	8	2~3FCLK	35章
007F FF81h	FLASH	フラッシュ領域選択レジスタ	FASR	8	8	2~3FCLK	35章
007F FF82h	FLASH	フラッシュ処理開始アドレスレジスタL	FSARL	16	16	2~3FCLK	35章
007F FF84h	FLASH	フラッシュ処理開始アドレスレジスタH	FSARH	8	8	2~3FCLK	35章
007F FF85h	FLASH	フラッシュ制御レジスタ	FCR	8	8	2~3FCLK	35章
007F FF86h	FLASH	フラッシュ処理終了アドレスレジスタL	FEARL	16	16	2~3FCLK	35章
007F FF88h	FLASH	フラッシュ処理終了アドレスレジスタH	FEARH	8	8	2∼3FCLK	35章
007F FF89h	FLASH	フラッシュリセットレジスタ	FRESETR	8	8	2~3FCLK	35章
007F FF8Ah	FLASH	フラッシュステータスレジスタ0	FSTATR0	8	8	2~3FCLK	35章
007F FF8Bh	FLASH	フラッシュステータスレジスタ1	FSTATR1	8	8	2~3FCLK	35章
007F FF8Ch	FLASH	フラッシュライトバッファレジスタL	FWBL	16	16	2~3FCLK	35章
007F FF8Eh	FLASH	フラッシュライトバッファレジスタH	FWBH	16	16	2~3FCLK	35章
007F FFB2h	FLASH	フラッシュ P/E モードエントリレジスタ	FENTRYR	16	16	2~3FCLK	35章

注1. 奇数アドレスへの16ビットアクセスはできません。レジスタを16ビットアクセスする場合は、TMOCNTLレジスタのアドレスへアクセスしてください。表27.6に16ビットアクセスのレジスタ配置を示します。



6. リセット

6.1 概要

リセットには、RES#端子リセット、パワーオンリセット、電圧監視1リセット、電圧監視2リセット、独立ウォッチドッグタイマリセット、ソフトウェアリセットがあります。

表 6.1 にリセットの名称と要因を示します。

表6.1 リセットの名称と要因

リセットの名称	要因
RES#端子リセット	RES#端子の入力電圧がLow
パワーオンリセット	VCCの上昇(監視電圧:VPOR) ^(注1)
電圧監視1リセット	VCCの下降(監視電圧:Vdet1) ^(注1)
電圧監視2リセット	VCCの下降(監視電圧:Vdet2) ^(注1)
独立ウォッチドッグタイマリセット	独立ウォッチドッグタイマのアンダフロー、またはリフレッシュエラー
ソフトウェアリセット	レジスタ設定

注1. 監視電圧 (VPOR、Vdet1、Vdet2) については、「8. 電圧検出回路 (LVDAa)」、「36. 電気的特性」を参照してください。

リセットによって内部状態は初期化され、端子は初期状態になります。 表 6.2 にリセット種別ごとの初期化対象を示します。

表6.2 リセット種別ごとの初期化対象

			リセッ	ト要因		
リセット対象	RES#端子 リセット	パワーオン リセット	独立ウォッチ ドッグタイマ リセット	電圧監視1 リセット	電圧監視2 リセット	ソフトウェア リセット
パワーオンリセット検出フラグ (RSTSR0.PORF)	0	_	_	_	_	_
コールドスタート/ウォームスタート 判別フラグ(RSTSR1.CWSF)	— (注 1)	0	1	1		_
独立ウォッチドッグタイマリセット 検出フラグ(RSTSR2.IWDTRF)	0	0		1	_	_
独立ウォッチドッグタイマのレジスタ (IWDTRR、IWDTCR、IWDTSR、IWDTRCR、 IWDTCSTPR、ILOCOCR)	0	0			_	_
電圧監視1リセット検出フラグ (RSTSR0.LVD1RF)	0	0	0	_	_	_
電圧監視機能1のレジスタ (LVD1CR0、LVCMPCR.LVD1E、 LVDLVLR.LVD1LVL[3:0])	0	0	0	_	_	_
(LVD1CR1、LVD1SR)	0	0	0	_	_	_
電圧監視2リセット検出フラグ (RSTSR0.LVD2RF)	0	0	0	0	_	_
電圧監視機能2のレジスタ (LVD2CR0、EXVCCINP2、 LVCMPCR.LVD2E、LVDLVLR.LVD2LVL[1:0])	0	0	0	0	_	_
(LVD2CR1、LVD2SR)	0	0	0	0	_	_
ソフトウェアリセット検出フラグ (RSTSR2.SWRF)	0	0	0	0	0	_
リアルタイムクロックのレジスタ ^(注2)	_	_			_	_
上記以外のレジスタ、CPUおよび 内部状態	0	0	0	0	0	0

〇:初期化されます。 —:変化しない

注1. 電源投入時は初期化されます。

注2. 一部の制御ビット(RCR1.CIE、RCR1.RTCOS、RCR2.RTCOE、ADJ30、RESET)は、すべてのリセットにより初期化されます。対象となる制御ビットについては、「23. リアルタイムクロック(RTCA)」を参照してください。

リセットが解除されると、リセット例外処理を開始します。リセット例外処理については、「13. **例外処理**」を参照してください。

表 6.3 にリセットに関連する入出力端子を示します。


表6.3 リセット関連の入出力端子

端子名	入出力	機能
RES#	入力	リセット端子

6.2 レジスタの説明

6.2.1 リセットステータスレジスタ 0 (RSTSR0)

アドレス 0008 C290h



注1. リセット後の値は、リセット要因で異なります。

ビット	シンボル	ビット名	機能	R/W
b0	PORF	パワーオンリセット検出フラグ	0:パワーオンリセット未検出 1:パワーオンリセット検出	R/(W) (注1)
b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b2	LVD1RF	電圧監視1リセット検出フラグ	0:電圧監視1リセット未検出 1:電圧監視1リセット検出	R/(W) (注1)
b3	LVD2RF	電圧監視2リセット検出フラグ	0:電圧監視2リセットの未検出 1:電圧監視2リセットの検出	R/(W) (注1)
b7-b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. フラグをクリアするための"0"書き込みのみ可能です。

PORF フラグ (パワーオンリセット検出フラグ)

パワーオンリセットが発生したことを示します。 ["1"になる条件]

- パワーオンリセットが発生したとき
- ["0"になる条件]
- 表 6.2 に示すリセットを行ったとき
- "1" を読んだ後、"0" を書いたとき

LVD1RF フラグ(電圧監視 1 リセット検出フラグ)

VCC 電圧が Vdet1 レベル以下を検知したことを示します。 ["1"になる条件]

- Vdet1 レベルの VCC 電圧を検知したとき ["0" になる条件]
- 表 6.2 に示すリセットを行ったとき
- "1" を読んだ後、"0" を書いたとき

LVD2RF フラグ(電圧監視 2 リセット検出フラグ)

VCC 電圧が Vdet2 レベル以下を検知したことを示します。 ["1"になる条件]

- Vdet2 レベルの VCC 電圧を検知したとき ["0" になる条件]
- **表 6.2** に示すリセットを行ったとき
- "1" を読んだ後、"0" を書いたとき

6.2.2 リセットステータスレジスタ 1 (RSTSR1)

アドレス 0008 C291h



注1. リセット後の値は、リセット要因で異なります。

ビット	シンボル	ビット名	機能	R/W
b0	CWSF	コールドスタート/ウォームスタート判別 フラグ	0:コールドスタート 1:ウォームスタート	R/(W) (注1)
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. フラグをセットするための"1"書き込みのみ可能です。

RSTSR1 レジスタは、電源が投入されたときのリセット処理(コールドスタート)か、動作中にリセット 信号が入力されたときのリセット処理(ウォームスタート)かを判定するレジスタです。

CWSF フラグ(コールドスタート/ウォームスタート判別フラグ)

コールドスタートかウォームスタートかを示します。

CWSFフラグは、電源投入時に初期化されます。

["1"になる条件]

- プログラムで"1"を書いたとき。"0"を書いても変化しません。 ["0"になる条件]
 - 表 6.2 に示すリセットを行ったとき

6.2.3 リセットステータスレジスタ 2 (RSTSR2)

アドレス 0008 00C0h



注1. リセット後の値は、リセット要因で異なります。

ビット	シンボル	ビット名	機能	R/W
b0	IWDTRF	独立ウォッチドッグタイマリセット検出 フラグ	0:独立ウォッチドッグタイマリセット未検出 1:独立ウォッチドッグタイマリセット検出	R/(W) (注1)
b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b2	SWRF	ソフトウェアリセット検出フラグ	0:ソフトウェアリセット未検出 1:ソフトウェアリセット検出	R/(W) (注1)
b7-b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. フラグをクリアするための"0"書き込みのみ可能です。

IWDTRF フラグ(独立ウォッチドッグタイマリセット検出フラグ)

独立ウォッチドッグタイマリセットが発生したことを示します。 ["1"になる条件]

- 独立ウォッチドッグタイマリセットが発生したとき ["0"になる条件]
 - **表 6.2** に示すリセットを行ったとき
 - "1" を読んだ後、"0" を書いたとき


SWRF フラグ(ソフトウェアリセット検出フラグ)

ソフトウェアリセットが発生したことを示します。 ["1"になる条件]

- ソフトウェアリセットを行なったとき
- ["0"になる条件]
 - 表 6.2 に示すリセットを行ったとき
 - "1"を読んだ後、"0"を書いたとき

6.2.4 ソフトウェアリセットレジスタ (SWRR)

アドレス 0008 00C2h



ビット	シンボル	ビット名	機能	R/W
b15-b0	SWRR[15:0]	ソフトウェアリセットビット	"A501h"を書くとMCUがリセットされます。読むと"0000h"が読めます	R/W

注. このレジスタはPRCR.PRC1ビットを"1"(書き込み許可)にした後で書き換えてください。

6.3 動作説明

6.3.1 RES# 端子リセット

RES# 端子によるリセットです。

RES# 端子が Low になると実行中の処理はすべて打ち切られ、リセット状態になります。

確実にリセットするために、電源投入時は規定の電源安定時間に従い、RES#端子がLowを保持するようにしてください。

RES# 端子を Low から High にした後、RES# 解除後待機時間(tRESWT)経過後に内部リセットが解除され、CPU はリセット例外処理を開始します。

詳細は、「36. 電気的特性」を参照してください。

6.3.2 パワーオンリセット

パワーオンリセットは、パワーオンリセット回路による内部リセットです。

RES# 端子に抵抗を介して VCC に接続した状態で電源を投入すると、パワーオンリセットが発生します。 RES# 端子にコンデンサを接続する場合も、RES# 端子の電圧が常に VIH 以上になるようにしてください。 VIH は、「36. 電気的特性」を参照してください。 VCC が VPOR を超えると、ある一定時間(パワーオンリセット時間)が経過後、内部リセットが解除され、CPU がリセット例外処理を開始します。パワーオンリセット時間は、外部電源および MCU が安定するための時間です。

また、パワーオンリセットが発生すると、RSTSRO.PORF フラグが "1" になります。PORF フラグは、RES# 端子リセットによって初期化されます。

図 6.1 にパワーオンリセット回路例と動作例を示します。




図 6.1 パワーオンリセット回路例と動作例

6.3.3 電圧監視 1 リセット、電圧監視 2 リセット

電圧監視回路による内部リセットです。

電圧監視 1 回路制御レジスタ 0(LVD1CR0)の電圧監視 1 割り込み / リセット許可ビット(LVD1RIE)が "1"(電圧検出回路によるリセット / 割り込み有効)で、かつ電圧監視 1 回路モード選択ビット(LVD1RI)が "1"(低電圧検出時、リセット発生)の状態で、VCC が Vdet1 以下になると、RSTSR0.LVD1RF フラグが "1"になり、電圧検出回路は電圧監視 1 リセットを発生します。

同様に、電圧監視 2 回路制御レジスタ 0 (LVD2CR0) の電圧監視 2 割り込み / リセット許可ビット (LVD2RIE) が "1" (電圧検出回路によるリセット / 割り込み有効) で、かつ電圧監視 2 回路モード選択ビット (LVD2RI) が "1" (低電圧検出時、リセット発生) の状態で、VCC が Vdet2 以下になると、RSTSR0.LVD2RF フラグが "1" になり、電圧検出回路は電圧監視 2 リセットを発生します。

電圧監視 1 リセットの解除タイミングは、LVD1CR0 レジスタの電圧監視 1 リセットネゲート選択ビット (LVD1RN) で選択可能です。LVD1CR0.LVD1RN ビットが"0"のとき、VCC が Vdet1 以下になり、その後 Vdet1 を超えてから LVD1 リセット時間(tLVD1)が経過すると内部リセットが解除され、CPU がリセット 例外処理を開始します。また、LVD1CR0.LVD1RN ビットが"1"のとき、VCC が Vdet1 以下になってから LVD1 リセット時間(tLVD1)経過後に内部リセットが解除され、CPU がリセット例外処理を開始します。電圧監視 2 リセットの解除タイミングも同様で、LVD2CR0 レジスタの電圧監視 2 リセットネゲート選択 ビット(LVD2RN)の設定により選択可能です。

Vdet1、および Vdet2 の電圧検出レベルは、電圧検出レベル選択レジスタ (LVDLVLR) の設定によって変更できます。

図 6.2 に電圧監視 1 リセット、および電圧監視 2 リセットの動作例を示します。

電圧監視1リセット、および電圧監視2リセットの詳細は、「8. 電圧検出回路(LVDAa)」を参照してください。




図 6.2 電圧監視 1 リセット、電圧監視 2 リセット動作例

6.3.4 独立ウォッチドッグタイマリセット

独立ウォッチドッグタイマによる内部リセットです。

IWDT リセットコントロールレジスタ(IWDTRCR)、あるいはオプション機能選択レジスタ 0(OFS0)の設定により、独立ウォッチドッグタイマから独立ウォッチドッグタイマリセットを出力するかどうかを選択できます。

独立ウォッチドッグタイマリセット出力を選択した場合、独立ウォッチドッグタイマがアンダフローしたとき、あるいはリフレッシュ許可期間以外で書き込みを行った場合に、独立ウォッチドッグタイマリセットが発生します。独立ウォッチドッグタイマリセット発生後、内部リセット時間(tRESW2)経過後に内部リセットは解除され、CPUがリセット例外処理を開始します。

独立ウォッチドッグタイマリセットの詳細は「24. 独立ウォッチドッグタイマ (IWDTa)」を参照してください。

6.3.5 ソフトウェアリセット

ソフトウェアリセット回路による内部リセットです。

SWRR レジスタに "A501h" を書くと、ソフトウェアリセットが発生します。ソフトウェアリセット発生後、内部リセット時間(tRESW2)経過後に内部リセットは解除され、CPU がリセット例外処理を開始します。

6.3.6 コールドスタート/ウォームスタート判定機能

RSTSR1.CWSF フラグにより、電源が投入されたときのリセット処理(コールドスタート)か、動作中にリセット信号が入力されたときのリセット処理(ウォームスタート)かの判定をすることができます。

RSTSR1.CWSF フラグはパワーオンリセットが発生すると "0" (コールドスタート) になります。その他のリセットを行っても "0" になりません。また、プログラムで "1" を書くと、"1" になります。 "0" を書いても変化しません。

図 6.3 にコールドスタート/ウォームスタート判定機能の動作例を示します。




図 6.3 コールドスタート/ウォームスタート判定機能の動作例

6.3.7 リセット発生要因の判定

RSTSR0 レジスタと RSTSR2 レジスタを読むことで、いずれのリセット発生によってリセット例外処理が実行されたかを確認することができます。

図 6.4 にリセット発生要因判定フロー例を示します。




図 6.4 リセット発生要因判定フロー例

7. オプション設定メモリ

7.1 概要

オプション設定メモリは、リセット後のマイコンの状態を選択するレジスタを備えています。オプション設定メモリは、ROM上にあります。

図7.1にオプション設定メモリ領域を示します。




図 7.1 オプション設定メモリ領域

7.2 レジスタの説明

7.2.1 オプション機能選択レジスタ 0 (OFS0)

アドレス FFFF FF8Ch

_	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	_		_	_	_	_	_		_	_	_	_	_	_	_	_
リセット後の値 ユーザの設定値 (注1)																
_	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	_	IWDTS		IWDTRS	IWDTRF	PSS[1:0]	IWDTRF	PES[1:0]		IWDTC	KS[3:0]		IWDTT	DPS[1:0]	IWDTS	_

リセット後の値

ユーザの設定値^(注1)

注1. ブランク品は、FFFF FFFFhです。ユーザでのプログラム後は、プログラムした値になります。

ビット	シンボル	ビット名	機能	R/W
b0	_	予約ビット	読んだ場合は、プログラムした値が読めます。プログラムする場合は、"1"にしてください	R
b1	IWDTSTRT	IWDTスタートモード選択ビット	0: リセット後、IWDTはオートスタートモードにて 自動的に起動 1: リセット後、IWDTは停止状態	R
b3-b2	IWDTTOPS[1:0]	IWDTタイムアウト期間選択ビット	b3 b2 0 0:128サイクル (007Fh) 0 1:512サイクル (01FFh) 1 0:1024サイクル (03FFh) 1 1:2048サイクル (07FFh)	R
b7-b4	IWDTCKS[3:0]	IWDTクロック分周比選択ビット	b7 b4 0 0 0 0:1分周(周期136ms) 0 0 1 0:16分周(周期2.18s) 0 0 1 1:32分周(周期4.36s) 0 1 0 0:64分周(周期8.73s) 1 1 1 1:128分周(周期17.5s) 0 1 0 1:256分周(周期34.9s) 上記以外は設定しないでください	R
b9-b8	IWDTRPES[1:0]	IWDTウィンドウ終了位置選択ビット	b9 b8 0 0:75% 0 1:50% 1 0:25% 1 1:0% (ウィンドウの終了位置設定なし)	R
b11-b10	IWDTRPSS[1:0]	IWDTウィンドウ開始位置選択ビット	b11 b10 0 0:25% 0 1:50% 1 0:75% 1 1:100%(ウィンドウの開始位置設定なし)	R
b12	IWDTRSTIRQS	IWDTリセット割り込み要求選択 ビット	0: ノンマスカブル割り込み要求を許可 1: リセットを許可	R
b13	_	予約ビット	読んだ場合は、プログラムした値が読めます。プログラムする場合は、"1"にしてください	R
b14	IWDTSLCSTP	IWDTスリープモードカウント停止 制御ビット	0:カウント停止無効 1:スリープモード、ソフトウェアスタンバイモード およびディープスリープモード遷移時のカウント 停止有効	R
b31-b15	_	予約ビット	読んだ場合は、プログラムした値が読めます。プログラムする場合は、"1"にしてください	R

OFSO レジスタは、リセット後の独立ウォッチドッグタイマ (IWDT) の動作を選択するレジスタです。

OFSO レジスタは ROM 上にあります。プログラムと一緒に書いてください。書いた後、OFSO レジスタに 追加書き込みをしないでください。

OFSO レジスタを含むブロックを消去すると、OFSO レジスタは "FFFF FFFFh" になります。 ブートモード時、OFSO レジスタの設定は無効となります。

IWDTSTRT ビット(IWDT スタートモード選択ビット)

リセット後の IWDT の起動モード(停止状態、またはオートスタートモードでの起動)が選択できます。 オートスタートモードでの起動の場合、IWDT の設定は、OFSO レジスタの設定が有効となります。

IWDTTOPS[1:0] ビット(IWDT タイムアウト期間選択ビット)

ダウンカウンタがアンダフローするまでのタイムアウト期間を IWDTCKS[3:0] ビットで設定した分周クロックを 1 サイクルとして、128 サイクル/512 サイクル/1024 サイクル/2048 サイクルから選択します。 リフレッシュ後、アンダフローするまでの時間(IWDT 専用クロック数)は、IWDTCKS[3:0] ビットと IWDTTOPS[1:0] ビットの組み合わせにより決定します。

詳細は「24. 独立ウォッチドッグタイマ (IWDTa)」を参照してください。

IWDTCKS[3:0] ビット(IWDT クロック分周比選択ビット)

IWDT 専用クロックを分周するプリスケーラの分周比設定を 1 分周 /16 分周 /32 分周 /64 分周 /128 分周 /256 分周から選択します。IWDTTOPS[1:0] ビットと組み合わせて、IWDT のカウント期間を IWDT 専用クロックの $128 \sim 524288$ クロックの間で設定できます。

詳細は「24. **独立ウォッチドッグタイマ(IWDTa)」**を参照してください。

IWDTRPES[1:0] ビット(IWDT ウィンドウ終了位置選択ビット)

ダウンカウンタのウィンドウ終了位置を、カウント期間の75%、50%、25%、0%から選択します。選択するウィンドウ終了位置は、ウィンドウ開始位置より小さい値を選択します(ウィンドウ開始位置>ウィンドウ終了位置)。ウィンドウ終了位置をウィンドウ開始位置よりも大きい値に設定した場合、ウィンドウ開始位置の設定のみが有効となります。

IWDTRPSS[1:0]、IWDTRPES[1:0] ビットで設定したウィンドウ開始 / 終了位置のカウンタ値は、IWDTTOPS[1:0] ビットの設定により変わります。

詳細は「24. 独立ウォッチドッグタイマ (IWDTa)」を参照してください。

IWDTRPSS[1:0] ビット(IWDT ウィンドウ開始位置選択ビット)

ダウンカウンタのウィンドウ開始位置を、カウント期間(カウント開始を100%、アンダフロー発生時を0%)の100%、75%、50%、25%から選択します。ウィンドウ開始位置からウィンドウ終了位置までの期間がリフレッシュ許可期間となり、それ以外はリフレッシュ禁止期間となります。

詳細は「24. 独立ウォッチドッグタイマ (IWDTa)」を参照してください。

IWDTRSTIRQS ビット(IWDT リセット割り込み要求選択ビット)

ダウンカウンタのアンダフロー、またはリフレッシュエラー発生時の動作を設定します。独立ウォッチドッグタイマリセットもしくは、ノンマスカブル割り込み要求のいずれかが選択できます。

詳細は「24. 独立ウォッチドッグタイマ (IWDTa)」を参照してください。

IWDTSLCSTP ビット(IWDT スリープモードカウント停止制御ビット)

スリープモード、ソフトウェアスタンバイモードおよびディープスリープモード遷移時のカウント停止を 選択します。

詳細は「24. 独立ウォッチドッグタイマ (IWDTa)」を参照してください。



7.2.2 オプション機能選択レジスタ 1 (OFS1)

アドレス FFFF FF88h

_	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	_		1	-	_		-	_	_	1	-	-	_		_	_
リセット後の値							그-	ーザの設	定値(注1)						
_	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	_			ı	_		1	HOCO EN	5	STUPLVD)1LVL[3:0)]	_		STUPLV D1REN	FASTS TUP
								11° ==		÷4\						

リセット後の値

ユーザの設定値 (注1)

注1. ブランク品は、FFFF FFFFhです。ユーザでのプログラム後は、プログラムした値になります。

ビット	シンボル	ビット名	機能	R/W
b0	FASTSTUP	電源立上げ時起動時間短縮ビット	0:電源立上げ時起動時間短縮 1:通常起動	R
b1	STUPLVD1REN	起動時電圧監視1リセット有効ビット	0:起動時電圧監視1リセット有効 1:起動時電圧監視1リセット無効	R
b3-b2	_	予約ビット	読んだ場合は、プログラムした値が読めます。プログラムする場合は、"1"にしてください	R
b7-b4	STUPLVD1LVL[3:0]	起動時電圧監視1リセット検出レベル 選択ビット	b7 b4 0 1 0 0: 3.10V 0 1 0 1: 3.00V 0 1 1 0: 2.90V 0 1 1 1: 2.79V 1 0 0 0: 2.68V 1 0 0 1: 2.58V 1 0 1 0: 2.48V 1 0 1 1: 2.06V 1 1 0 0: 1.96V 1 1 0 1: 1.86V STUPLVD1RENビット=0のときは、上記以外は設定しないでください	R
b8	HOCOEN	HOCO発振有効ビット	0: リセット後、HOCO 発振が有効 1: リセット後、HOCO 発振が無効	R
b31-b9	_	予約ビット	読んだ場合は、プログラムした値が読めます。プログラムする場合は、"1"にしてください	R

OFS1 レジスタは ROM 上にあります。プログラムと一緒に書いてください。書いた後、OFS1 レジスタに 追加書き込みをしないでください。

OFS1 レジスタを含むブロックを消去すると、OFS1 レジスタは "FFFF FFFFh" となります。 ブートモード時、OFS1 レジスタの設定は無効となります。

FASTSTUP ビット(電源立上げ時起動時間短縮ビット)

電気的特性の電源投入時 VCC 立ち上がり勾配 (起動時間短縮時)を満たせる場合、本ビットを"0"(電源立上げ時起動時間短縮)に設定すると、起動時間を短縮することができます。電源投入時 VCC 立ち上がり勾配 (起動時間短縮時)を満たせない場合は、本ビットに"0"を設定しないでください。

STUPLVD1REN ビット(起動時電圧監視1リセット有効ビット)

リセット後、電圧監視1リセットを有効にするか無効にするかを選択します。

電圧検出1回路で監視するVdet1電圧は、STUPLVD1LVL[3:0]ビットで選択されます。

このビットを"0"(起動時電圧監視 1 リセット有効)に設定して電源を立ち上げる場合、電源投入時 VCC 立ち上がり勾配の規定は、「36. 電気的特性」に掲載の電源投入時 VCC 立ち上がり勾配(起動時電圧監視 1 リセット有効時)となり、電源投入時 VCC 立ち上がり勾配の Max 値側の規定はありません。

なお、STUPLVD1REN ビットを"0"にした場合、FASTSTUP ビットの設定にかかわらず電圧監視1リセット有効で起動します。

STUPLVD1LVL ビット(起動時電圧監視 1 リセット検出レベル選択ビット)

STUPLVD1REN ビットを"0"にした場合の電圧検出1回路の電圧検出レベルを選択します。

HOCOEN ビット(HOCO 発振有効ビット)

リセット後、HOCO 用発振許可ビットを有効にするか無効にするかを選択します。

HOCOEN ビットを"0"にすることにより、CPU が動作する前に HOCO の発振を開始することができ、発振安定の待ち時間を減らすことができます。

なお、HOCOEN ビットを"0"にしても、システムクロックソースは HOCO に切り替わりません。CPU からクロックソース選択ビット(SCKCR3.CKSEL[2:0])を書き換えることにより、切り替わります。

また、OFS1.HOCOEN ビットに "0" を設定している場合、HOCO 発振安定時間 (tHOCO) はハードウェア で確保されているため、CPU リセット解除後から電気的特性に記載の HOCO 発振周波数 (fHOCO) の精度 のクロックが供給されます。

7.2.3 エンディアン選択レジスタ (MDE)

アドレス MDE (シングルチップモード時): FFFF FF80h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	l	_	ı	ı	l	l	ı	ı	1	ı	ı	l	l	ı		_
リセット後の値							ュ-	-ザの設	t定值 ⁽⁾	主1)						
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	-	_	_	-	-	_	-	_		_	_	-	_		MDE[2:0]	
リセット後の値							ュ-	ーザの設	定値(注	主1)					ı	

注1. ブランク品は、FFFF FFFFhです。ユーザでのプログラム後は、プログラムした値になります。

ビット	シンボル	ビット名	機能	R/W
b2-b0	MDE[2:0]	エンディアン選択ビット	b2 b0 000: ビッグエンディアン 111:リトルエンディアン 上記以外は設定しないでください	R
b31-b3	_	予約ビット	読んだ場合は、プログラムした値が読めます。プログラム する場合は、"1"にしてください	R

MDE レジスタは、CPU のエンディアンを選択するレジスタです。エンディアンの選択は、FFFF FF80h 番地のエンディアン選択レジスタ (MDE) で行います。

MDE レジスタは ROM 上にあります。プログラムと一緒に書いてください。書いた後、MDE レジスタに 追加書き込みをしないでください。

MDE レジスタを含むブロックを消去すると、MDE レジスタは "FFFF FFFFh" になります。

MDE[2:0] ビット(エンディアン選択ビット)

リトルエンディアン/ビッグエンディアンを選択します。

7.3 使用上の注意事項

7.3.1 オプション設定メモリの設定例

オプション設定メモリは ROM 上にありますので、命令の実行では書き換えられません。プログラム作成時に適切な値を書いてください。以下に設定例を示します。

• OFSO レジスタに "ffff fff8h" を設定する場合

.org Offff ff8ch .lword Offffff8h

注. プログラムの書式はコンパイラによって異なります。コンパイラのマニュアルで確認してください。

8. 電圧検出回路(LVDAa)

電圧検出回路は VCC 端子に入力する電圧を監視する回路です。 VCC 入力電圧をプログラムで監視できます。

8.1 概要

電圧検出 1 は、電圧検出レベル選択レジスタ(LVDLVLR)で、検出電圧を 10 レベルから選択できます。電圧検出 2 は、VCC と CMPA2 端子入力電圧の切り替えで、検出電圧を 4 レベルから選択できます。電圧監視 1 リセット/割り込み、電圧監視 2 リセット/割り込みを使用できます。

表 8.1 に電圧検出回路の仕様を示します。図 8.1 に電圧検出回路のブロック図を、図 8.2 に電圧監視 1 割り込み / リセット発生回路のブロック図を、図 8.3 に電圧監視 2 割り込み / リセット発生回路のブロック図を示します。

表8.1 電圧検出回路の仕様

1	項目	電圧監視1	電圧監視2
VCC監視	監視する電圧	Vdet1	Vdet2
	検出対象	上昇または下降して Vdet1 を通過した場合	上昇または下降して Vdet2 を通過した場合
			LVCMPCR.EXVCCINP2ビットでVCCとCMPA2 端子への入力電圧の切り替え可能
	検出電圧	LVDLVLR.LVD1LVL[3:0] ビットで10 レベルから 選択可能	LVDLVLR.LVD2LVL[1:0] ビットで4 レベルから 選択可能
	モニタフラグ	LVD1SR.LVD1MONフラグ: Vdet1より高いか低いかをモニタ	LVD2SR.LVD2MONフラグ: Vdet2より高いか低いかをモニタ
		LVD1SR.LVD1DETフラグ: Vdet1通過検出	LVD2SR.LVD2DETフラグ: Vdet2通過検出
電圧検出時	リセット	電圧監視1リセット	電圧監視2リセット
の処理		Vdet1 > VCCでリセット: VCC > Vdet1 の一定時間後にCPU動作再開、 またはVdet1 > VCCの一定時間後にCPU動作再開 を選択可能	Vdet2 > VCC またはCMPA2端子でリセット: VCC またはCMPA2端子 > Vdet2の一定時間後に CPU動作再開、またはVdet2 > VCC または CMPA2端子の一定時間後にCPU動作再開を選択 可能
	割り込み	電圧監視1割り込み	電圧監視2割り込み
		ノンマスカブルまたはマスカブルを選択可能	ノンマスカブルまたはマスカブルを選択可能
		Vdet1 > VCC、VCC > Vdet1の両方、 またはどちらかで割り込み要求	Vdet2>VCCまたはCMPA2端子、VCCまたは CMPA2端子>Vdet2の両方、またはどちらかで割 り込み要求
イベントリン	ンク機能	あり Vdet1通過検出イベント出力	なし




図 8.1 電圧検出回路ブロック図




図 8.2 電圧監視 1 割り込み / リセット発生回路のブロック図




図 8.3 電圧監視 2 割り込み / リセット発生回路のブロック図

表 8.2 に電圧検出回路で使用する入出力端子を示します。


表8.2 電圧検出回路の入出力端子

端子名	入出力	機能
CMPA2	入力	電圧検出2用検出対象電圧端子

8.2 レジスタの説明

8.2.1 電圧監視 1 回路制御レジスタ 1 (LVD1CR1)

アドレス 0008 00E0h



ビット	シンボル	ビット名	機能	R/W
b1-b0	LVD1IDTSEL [1:0]	電圧監視1割り込み ELCイベント発生条件選択ビット	b1 b0 0 0: VCC≧Vdet1(上昇)検出時 0 1: VCC <vdet1(下降)検出時 1 0: 下降および上昇検出時 1 1: 設定しないでください</vdet1(下降)検出時 	R/W
b2	LVD1IRQSEL	電圧監視1割り込み種類選択ビット	0:ノンマスカブル割り込み 1:マスカブル割り込み	R/W
b7-b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注. このレジスタはPRCR.PRC3ビットを"1"(書き込み許可)にした後で書き換えてください。

8.2.2 電圧監視 1 回路ステータスレジスタ(LVD1SR)

アドレス 0008 00E1h



ビット	シンボル	ビット名	機能	R/W
b0	LVD1DET	電圧監視1電圧変化検出フラグ	0:未検出 1:Vdet1通過検出	R/(W) (注1)
b1	LVD1MON	電圧監視1信号モニタフラグ	0:VCC <vdet1 1:VCC≧Vdet1またはLVD1MON無効</vdet1 	R
b7-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

- 注. このレジスタはPRCR.PRC3ビットを"1"(書き込み許可)にした後で書き換えてください。
- 注1. "0"のみ書けます。"0"を書いた後、LVD1DETビットの読み出し値に反映されるまでにシステムクロック2サイクルかかります。

LVD1DET フラグ (電圧監視1電圧変化検出フラグ)

LVD1DET フラグは、LVCMPCR.LVD1E ビットが "1" (電圧検出 1 回路有効)、かつ LVD1CR0.LVD1CMPE ビットが "1" (電圧監視 1 回路比較結果出力許可) のとき有効になります。

LVD1DET フラグを "0" にするときは、LVD1CR0.LVD1RIE を "0" (禁止) にしてから行ってください。再度、LVD1CR0.LVD1RIE を "1" (許可) にする場合は、PCLKB2 サイクル以上経過してから行ってください。 アクセスサイクル数が PCLKB で定義されている I/O レジスタを読み出すことによって、PCLKB2 サイクル以上の待ち時間を確保することが可能です。

LVD1MON フラグ(電圧監視 1 信号モニタフラグ)

LVD1MON フラグは、LVCMPCR.LVD1E ビットが "1" (電圧検出 1 回路有効)、かつ LVD1CR0.LVD1CMPE ビットが "1" (電圧監視 1 回路比較結果出力許可) のとき有効になります。

8.2.3 電圧監視 2 回路制御レジスタ 1(LVD2CR1)

アドレス 0008 00E2h



ビット	シンボル	ビット名	機能	R/W
b1-b0	LVD2IDTSEL [1:0]	電圧監視2割り込み発生条件選択ビット	b1 b0 0 0: VCCまたはCMPA2端子≧Vdet2(上昇)検出時 0 1: VCCまたはCMPA2端子 <vdet2(下降)検出時 1 0: 下降および上昇検出時 1 1:設定しないでください</vdet2(下降)検出時 	R/W
b2	LVD2IRQSEL	電圧監視2割り込み種類選択ビット	0:ノンマスカブル割り込み 1:マスカブル割り込み	R/W
b7-b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注. このレジスタはPRCR.PRC3ビットを"1"(書き込み許可)にした後で書き換えてください。

8.2.4 電圧監視 2 回路ステータスレジスタ(LVD2SR)

アドレス 0008 00E3h



ビット	シンボル	ビット名	機能	R/W
b0	LVD2DET	電圧監視2電圧変化検出フラグ	0:未検出 1:Vdet2通過検出	R/(W) (注1)
b1	LVD2MON	電圧監視2信号モニタフラグ	0: VCCまたはCMPA2端子 <vdet2 1: VCCまたはCMPA2端子≧ Vdet2またはLVD2MON 無効</vdet2 	R
b7-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

- 注. このレジスタはPRCR.PRC3ビットを"1"(書き込み許可)にした後で書き換えてください。
- 注1. "0"のみ書けます。"0"を書いた後、LVD2DETビットの読み出し値に反映されるまでにシステムクロック2サイクルかかります。

LVD2DET フラグ(電圧監視2電圧変化検出フラグ)

LVD2DET フラグは、LVCMPCR.LVD2E ビットが "1" (電圧検出 2 回路有効)、かつ LVD2CR0.LVD2CMPE ビットが "1" (電圧監視 2 回路比較結果出力許可) のとき有効になります。


LVD2DET フラグを "0" にするときは、LVD2CR0.LVD2RIE を "0" (禁止) にしてから行ってください。再度、LVD2CR0.LVD2RIE を "1" (許可) にする場合は、PCLKB2 サイクル以上経過してから行ってください。アクセスサイクル数が PCLKB で定義されている I/O レジスタを読み出すことによって、PCLKB2 サイクル以上の待ち時間を確保することが可能です。

LVD2MON フラグ(電圧監視 2 信号モニタフラグ)

LVD2MON フラグは、LVCMPCR.LVD2E ビットが "1" (電圧検出 2 回路有効)、かつ LVD2CR0.LVD2CMPE ビットが "1" (電圧監視 2 回路比較結果出力許可) のとき有効になります。

8.2.5 電圧監視回路制御レジスタ(LVCMPCR)

アドレス 0008 C297h



注1. OSF1.STUPLVD1RENビットが"0"の場合、リセット後の値は"1"になります。

ビット	シンボル	ビット名	機能	R/W
b2-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b3	EXVCCINP2	電圧検出2比較電圧外部入力 選択ビット ^(注1)	0:電源電圧 (VCC) 1:CMPA2端子入力電圧	R/W
b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b5	LVD1E	電圧検出1許可ビット	0:電圧検出1回路無効 1:電圧検出1回路有効	R/W
b6	LVD2E	電圧検出2許可ビット	0:電圧検出2回路無効 1:電圧検出2回路有効	R/W
b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

- 注. このレジスタはPRCR.PRC3ビットを"1"(書き込み許可)にした後で書き換えてください。 注1. EXVCCINP2ビットは、LVD1EおよびLVD2Eビットが共に"0"(電圧検出1回路および電圧検出2回路無効)の場合にのみ変 更可能です。

LVD1E ビット(電圧検出 1 許可ビット)


電圧検出1の割り込み/リセットを使用する場合、またはLVD1SR.LVD1MONフラグを使用する場合、 LVD1E ビットを "1" にしてください。LVD1E ビットを "0" から "1" にした後、td(E-A) 経過してから電圧検 出1回路が動作します。

LVD2E ビット (電圧検出 2 許可ビット)

電圧検出2の割り込み/リセットを使用する場合、またはLVD2SR.LVD2MONフラグを使用する場合、 LVD2E ビットを "1" にしてください。LVD2E ビットを "0" から "1" にした後、td(E-A) 経過してから電圧検 出2回路が動作します。

8.2.6 電圧検出レベル選択レジスタ(LVDLVLR)

アドレス 0008 C298h



注1. OSF1.STUPLVD1RENビットが"0"の場合、リセット後の値は、OFS1.STUPLVD1LVL[3:0]ビットと同じ値になります。

ビット	シンボル	ビット名	機能	R/W
b3-b0	LVD1LVL[3:0]	電圧検出1レベル選択ビット (電圧下降時の標準電圧)	b3 b0 0 1 0 0: 3.10V 0 1 0 1: 3.00V 0 1 1 0: 2.90V 0 1 1 1: 2.79V 1 0 0 0: 2.68V 1 0 1 0: 2.58V 1 0 1 0: 2.48V 1 0 1 1: 2.06V 1 1 0 0: 1.96V 1 1 0 1: 1.86V 上記以外は設定しないでください	R/W
b5-b4	LVD2LVL[1:0]	電圧検出2レベル選択ビット (電圧下降時の標準電圧)	b5 b4 0 0: 2.90V 0 1: 2.60V 1 0: 2.00V 1 1: 1.80V ^(注1)	R/W
b7-b6	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注. このレジスタはPRCR.PRC3ビットを"1"(書き込み許可)にした後で書き換えてください。

注1. LVCMPCR.EXVCCINP2ビットが"0"(電源電圧(VCC))の場合、"11b"は設定禁止です。

LVDLVLR レジスタを変更するときは、LVCMPCR.LVD1E ビットおよび LVCMPCR.LVD2E ビットを共に "0" (電圧検出 n 回路無効) (n=1、2) にしてから行ってください。

また、LVD1LVL レジスタで設定の電圧検出レベルの範囲と LVD2LVL レジスタで設定の電圧検出レベルの範囲とがオーバラップする設定をした場合、LVD1、LVD2 のどちらで電圧検出動作するかは特定できません。電圧検出レベルの範囲については、「36. 電気的特性」を参照してください。

8.2.7 電圧監視 1 回路制御レジスタ 0(LVD1CR0)

アドレス 0008 C29Ah

	b7	b6	b5	b4	b3	b2	b1	b0
	LVD1RN	LVD1RI	_	ı	_	LVD1C MPE	_	LVD1RI E
リセット後の値	1 (注1)	0 (注2)	0	0	Х	0 (注2)	0	0 (注2)

x:不定

注1. OSF1.STUPLVD1RENビットが"0"の場合、リセット後の値は"0"になります。

注2. OSF1.STUPLVD1RENビットが"0"の場合、リセット後の値は"1"になります。

ビット	シンボル	ビット名	機能	
b0	LVD1RIE	電圧監視1割り込み/リセット許可ビット	0:禁止 1:許可	R/W
b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b2	LVD1CMPE	電圧監視1回路比較結果出力許可ビット	0:電圧監視1回路比較結果出力禁止 1:電圧監視1回路比較結果出力許可	R/W
b3		予約ビット	読んだ場合、その値は不定。書く場合、"0"としてく ださい	R/W
b5-b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	LVD1RI	電圧監視1回路モード選択ビット	0: Vdet1通過時に電圧監視1割り込み 1: 下降してVdet1通過時に電圧監視1リセット	R/W
b7	LVD1RN	電圧監視1リセットネゲート選択ビット	0: VCC > Vdet1検出から一定時間(tLVD1)経過後 にネゲート 1:電圧監視1リセットアサートから一定時間 (tLVD1)経過後にネゲート	R/W

注. このレジスタはPRCR.PRC3ビットを"1"(書き込み許可)にした後で書き換えてください。

LVD1RIE ビット(電圧監視1割り込み/リセット許可ビット)

LVD1RIE ビットは、LVCMPCR.LVD1E ビットが "1" (電圧検出 1 回路有効) かつ LVD1CMPE ビットが "1" (電圧検出 1 回路比較結果出力許可) のとき有効になります。


フラッシュメモリの書き込み / 消去中は、電圧監視 1 リセットおよび電圧監視 1 ノンマスカブル割り込みを発生させないでください。

LVD1RN ビット(電圧監視 1 リセットネゲート選択ビット)

LVD1RN ビットを "1" (電圧監視 1 リセットアサートから一定時間経過後にネゲート) にする場合は、LOCOCR.LCSTP ビットは "0" (LOCO 動作) にしてください。また、ソフトウェアスタンバイモードへ移行する場合は、LVD1RN ビットを "0" (VCC > Vdet1 検出から一定時間経過後にネゲート) にすることのみ可能です。LVD1RN ビットを "1" (電圧監視 1 リセットアサートから一定時間経過後にネゲート) にしないでください。

8.2.8 電圧監視 2 回路制御レジスタ 0 (LVD2CR0)

アドレス 0008 C29Bh



x:不定

ビット	シンボル	ビット名	機能	
b0	LVD2RIE	電圧監視2割り込み/リセット許可ビット	0:禁止 1:許可	R/W
b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b2	LVD2CMPE	電圧監視2回路比較結果出力許可ビット	0:電圧監視2回路比較結果出力禁止 1:電圧監視2回路比較結果出力許可	R/W
b3		予約ビット	読んだ場合、その値は不定。書く場合、"0"としてく ださい	R/W
b5-b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	LVD2RI	電圧監視2回路モード選択ビット	0: Vdet2通過時に電圧監視2割り込み 1:下降してVdet2通過時に電圧監視2リセット	R/W
b7	LVD2RN	電圧監視2リセットネゲート選択ビット	0: VCC または CMPA2 端子 > Vdet2 検出から一定時間 (tLVD2) 経過後にネゲート1: 電圧監視2 リセットアサートから一定時間 (tLVD2) 経過後にネゲート	R/W

注. このレジスタはPRCR.PRC3ビットを"1"(書き込み許可)にした後で書き換えてください。

LVD2RIE ビット(電圧監視2割り込み/リセット許可ビット)

LVD2RIE ビットは、LVCMPCR.LVD2E ビットが "1" (電圧検出 2 回路有効) かつ LVD2CMPE ビットが "1" (電圧検出 2 回路比較結果出力許可) のとき有効になります。

フラッシュメモリの書き込み / 消去中は、電圧監視 2 リセットおよび電圧監視 2 ノンマスカブル割り込みを発生させないでください。

LVD2RN ビット(電圧監視 2 リセットネゲート選択ビット)

LVD2RN ビットを"1"(電圧監視 2 リセットアサートから一定時間経過後にネゲート)にする場合は、LOCOCR.LCSTP ビットは"0"(LOCO動作)にしてください。また、ソフトウェアスタンバイモードへ移行する場合は、LVD2RN ビットを"0"(VCCまたは CMPA2 端子> Vdet2 検出から一定時間経過後にネゲート)にすることのみ可能です。LVD2RN ビットを"1"(電圧監視 2 リセットアサートから一定時間経過後にネゲート)にしないでください。

8.3 VCC 入力電圧のモニタ

8.3.1 Vdet1 のモニタ

以下の設定をした後、LVD1SR.LVD1MON フラグで電圧監視 1 の比較結果をモニタできます。

- (1) LVDLVLR.LVD1LVL[3:0] ビット(電圧検出1検出電圧)を設定する
- (2) LVCMPCR.LVD1E ビットを"1"(電圧検出1回路有効)にする
- (3) td(E-A) 待ってから、LVD1CR0.LVD1CMPE ビットを"1"(電圧監視1回路比較結果出力許可)にする。

8.3.2 Vdet2 のモニタ

以下の設定をした後、LVD2SR.LVD2MON フラグで電圧監視 2 の比較結果をモニタできます。

- (1) LVDLVLR.LVD2LVL[1:0] ビット(電圧検出 2 検出電圧)を設定する
- (2) LVCMPCR.EXVCCINP2 ビットを "0" (VCC 電圧) または "1" (CMPA2 端子入力電圧) にする
- (3) LVCMPCR.LVD2E ビットを "1" (電圧検出 2 回路有効) にする
- (4) td(E-A) 待ってから、LVD2CR0.LVD2CMPE ビットを"1"(電圧監視 2 回路比較結果出力許可)にする。

8.4 電圧監視1割り込み、電圧監視1リセット

表 8.3 に電圧監視 1 割り込み、電圧監視 1 リセット関連ビットの動作設定手順を、表 8.4 に電圧監視 1 割り込み、電圧監視 1 リセット関連ビットの停止設定手順を、図 8.4 に電圧監視 1 割り込み動作例を示します。電圧監視 1 リセットの動作例については、「6. リセット」の図 6.2 を参照してください。

表8.3 電圧監視1割り込み、電圧監視1リセット関連ビットの動作設定手順

手順	電圧監視1割り込み 電圧監視1 ELC イベント出力	電圧監視1リセット
1 (注1)	LVDLVLR.LVD1LVL[3:0] ビットで検出電圧を選択する	
2 (注1)	LVD1CR0.LVD1RI ビットを"0"(電圧監視1割り込み)に する	LVD1CR0.LVD1RI ビットを"1"(電圧監視1 リセット)に する。 LVD1CR0.LVD1RN ビットでリセットネゲートの種類を選 択する
3	LVD1CR1.LVD1IDTSEL[1:0] ビットで割り込み要求のタイミングを選択する。 LVD1CR1.LVD1IRQSEL ビットで割り込みの種類を選択する。	_
4	_	LVD1CR0.LVD1RIE ビットを"1"(電圧監視1割り込み/ リセット許可)にする。
5 (注1)	LVCMPCR.LVD1E ビットを"1"(電圧検出1 回路有効)にす	<u>გ</u>
6 (注1)	td(E-A) 以上待つ	
7	LVD1CR0.LVD1CMPE ビットを"1"(電圧監視1 回路比較結:	果出力許可)にする
8	LVD1SR.LVD1DET ビットを"0"にする	_
9	LVD1CR0.LVD1RIE ビットを"1"(電圧監視1割り込み/ リセット許可)にする	_

注1. 電圧監視1割り込み設定 (LVD1CR0.LVD1RI = 0) で動作させている場合で、停止後にLVD1CR1.LVD1IRQSEL, LVD1IDTSELビットの設定のみ変更して再動作させる場合、あるいは、停止後に電圧検出回路関連の設定を変更せずに再動作させる場合は、手順1、2、5、6は不要です。電圧監視1リセット設定 (LVD1CR0.LVD1RI = 1) で動作させている場合の変更は、上記手順1~9で設定してください。

表8.4 電圧監視1割り込み、電圧監視1リセット関連ビットの停止設定手順

手順	電圧監視1割り込み 電圧監視1 ELC イベント出力	電圧監視1 リセット	
1	LVD1CR0.LVD1RIE ビットを"0"(電圧監視1割り込み/ リセット禁止)にする	_	
2	LVD1CR0.LVD1CMPE ビットを"0"(電圧監視1 回路比較結果出力禁止)にする		
3 (注1)	LVCMPCR.LVD1E ビットを"0"(電圧検出1 回路無効)にする		
4	_	LVD1CR0.LVD1RIE ビットを"0"(電圧監視1割り込み/ リセット禁止)にする	
5	LVCMPCR.LVD1E、LVD1CR0.LVD1RIE、LVD1CR0.LVD1C	MPE を除く電圧検出回路関連レジスタの設定を変更する	

注1. 電圧監視1割り込み設定(LVD1CR0.LVD1RI=0)で動作させている場合で、停止後にLVD1CR1.LVD1IRQSEL, LVD1IDTSELビットの設定のみ変更して再動作させる場合、あるいは、停止後に電圧検出回路関連の設定を変更せずに再動作 させる場合は、手順3は不要です。電圧監視1リセット設定(LVD1CR0.LVD1RI=1)で動作させている場合の変更は、上記 手順1~5で設定してください。




図 8.4 電圧監視 1 割り込み動作例

8.5 電圧監視2割り込み、電圧監視2リセット

表 8.5 に電圧監視 2 割り込み、電圧監視 2 リセット関連ビットの動作設定手順を、表 8.6 に電圧監視 2 割り込み、電圧監視 2 リセット関連ビットの停止設定手順を、図 8.5 に電圧監視 2 割り込み動作例を示します。電圧監視 2 リセットの動作例については、「6. リセット」の図 6.2 を参照してください。

表8.5 電圧監視2割り込み、電圧監視2リセット関連ビットの動作設定手順

手順	電圧監視2割り込み	電圧監視2リセット		
1 (注1)	LVDLVLR.LVD2LVL[1:0] ビットで検出電圧を選択する			
2 (注1)	LVCMPCR.EXVCCINP2 ビットを"0"(VCC 電圧)または"1"(CMPA2 端子入力電圧)にする			
3 (注1)	LVD2CR0.LVD2RI ビットを"0"(電圧監視2割り込み)に する LVD2CR0.LVD2RI ビットを"1"(電圧監視2 リセット) する。 LVD2CR0.LVD2RN ビットでリセットネゲートの種類な 択する。			
4	LVD2CR1.LVD2IDTSEL[1:0] ビットで割り込み要求のタイミングを選択する。 LVD2CR1.LVD2IRQSEL ビットで割り込みの種類を選択する	_		
5	_	LVD2CR0.LVD2RIE ビットを"1"(電圧監視2割り込み/ リセット許可)にする		
6 (注1)	LVCMPCR.LVD2E ビットを"1"(電圧検出2 回路有効)にす	<u></u> శ		
7 (注1)	td(E-A)以上待つ			
8	LVD2CR0.LVD2CMPE ビットを"1"(電圧監視2 回路比較結果出力許可)にする			
9	LVD2SR.LVD2DET ビットを"0"にする			
10	LVD2CR0.LVD2RIE ビットを"1"(電圧監視2割り込み/ リセット許可)にする	_		

注1. 電圧監視2割り込み設定 (LVD2CR0.LVD2RI = 0) で動作させている場合で、停止後にLVD2CR1.LVD2IRQSEL, LVD2IDTSELビットの設定のみ変更して再動作させる場合、あるいは、停止後に電圧検出回路関連の設定を変更せずに再動作させる場合は、手順1、2、3、6、7は不要です。電圧監視2リセット設定 (LVD2CR0.LVD2RI = 1) で動作させている場合の変更は、上記手順1~10で設定してください。

表8.6 電圧監視2割り込み、電圧監視2リセット関連ビットの停止設定手順

手順	電圧監視2割り込み	電圧監視2 リセット	
1	LVD2CR0.LVD2RIEビットを"0"(電圧監視2割り込み/ リセット禁止)にする	_	
2	LVD2CR0.LVD2CMPE ビットを"0"(電圧監視2 回路比較結:	果出力禁止)にする	
3 (注1)	LVCMPCR.LVD2E ビットを"0"(電圧検出 2 回路無効)にする		
4	_	LVD2CR0.LVD2RIE ビットを"0"(電圧監視2割り込み/ リセット禁止)にする	
5	LVCMPCR.LVD2E、LVD2CR0.LVD2RIE、LVD2CR0.LVD2C	MPE を除く電圧検出回路関連レジスタの設定を変更する	

注1. 電圧監視2割り込み設定(LVD2CR0.LVD2RI=0)で動作させている場合で、停止後にLVD2CR1.LVD2IRQSEL, LVD2IDTSELビットの設定のみ変更して再動作させる場合、あるいは、停止後に電圧検出回路関連の設定を変更せずに再動作 させる場合は、手順3は不要です。電圧監視2リセット設定(LVD2CR0.LVD2RI=1)で動作させている場合の変更は、上記 手順1~5で設定してください。




図 8.5 電圧監視 2 割り込み動作例

8.6 イベントリンク出力機能

イベントリンクコントローラ(ELC)に対して次のイベント出力を行う機能を持っています。

(1) Vdet1 通過検出イベント出力

電圧検出1回路有効かつ電圧検出1回路比較結果出力許可の状態において、Vdet1通過を検出した場合にイベントを出力します。

LVD のイベントリンク出力機能を有効にする場合は、LVD の有効設定を行った後で、ELC 側の LVD イベントリンク機能を有効にしてください。また、LVD のイベントリンク出力機能を停止する場合は、LVD の停止設定を行う前に、ELC 側の LVD イベントリンク機能を無効にしてください。

8.6.1 割り込み処理とイベントリンクの関係

電圧検出回路には、電圧監視1割り込み、電圧監視2割り込みそれぞれに割り込み許可/禁止を制御する許可ビットがあります。割り込み要因が発生すると割り込み許可ビットが許可の場合にCPUに対して割り込み要求信号を出力します。

これに対してイベントリンク出力信号は、割り込み要因が発生すると割り込み許可ビットに依存せず、 ELCを介して他のモジュールにイベント信号として出力します。

ソフトウェアスタンバイ中も電圧監視1、電圧監視2割り込みを出力することができますが、ELC用のイベント信号の出力については、以下の通りです。

• ソフトウェアスタンバイモード期間中に Vdet1 通過検出した場合、ソフトウェアスタンバイモード期間中はクロックが供給されていないため ELC 用のイベント信号は出力しません。ただし、Vdet1 通過検出フラグは保持されているため、ソフトウェアスタンバイモードから復帰してクロック供給が再開されると、Vdet1 通過検出フラグにしたがって ELC 用のイベント信号が出力されます。

9. クロック発生回路

9.1 概要

本 MCU には、クロック発生回路を内蔵しています。

表 9.1 にクロック発生回路の仕様を、図 9.1 にクロック発生回路のブロック図を示します。

表 9.1 クロック発生回路の仕様

項目	仕様
用途	 CPU、DTC、ROMおよびRAMに供給されるシステムクロック(ICLK)の生成 周辺モジュールに供給される周辺モジュールクロック(PCLKB、PCLKD)の生成 周辺モジュールクロック(PCLKD)はS12AD用、周辺モジュールクロック(PCLKB)は、 S12AD以外の周辺モジュール用の動作クロックです。 FlashIFに供給されるFlashIFクロック(FCLK)の生成 USBに供給されるUSBクロック(UCLK)の生成 CACに供給されるCACクロック(CACCLK)の生成 RTCに供給されるRTC専用サブクロック(RTCSCLK)の生成 IWDTに供給されるIWDT専用クロック(IWDTCLK)の生成
動作周波数 (注1)	 ICLK: 32MHz (max) (注2) PCLKB: 32MHz (max) (注2) PCLKD: 32MHz (max) (注2) PCLKD: 32MHz (max) (注2) FCLK: 1MHz~32MHz (ROM、E2データフラッシュ P/E時) 32MHz (max) (E2データフラッシュ読み出し時) UCLK: 48MHz CACCLK: 各発振器のクロックと同じ RTCSCLK: 32.768kHz IWDTCLK: 15kHz
メインクロック発振器	 発振子周波数: 1MHz~20MHz (VCC ≥ 2.4V)、1MHz~8MHz (VCC < 2.4V) 外部クロック入力周波数: 20MHz (max) 接続できる発振子、または付加回路: セラミック共振子、水晶振動子 接続端子: EXTAL、XTAL 発振停止検出機能:メインクロックの発振停止検出時、LOCOに切り替える機能、MTUの端子をハイインピーダンスにする機能
サブクロック発振器	 発振子周波数:32.768kHz 接続できる発振子、または付加回路:水晶振動子 接続端子:XCIN、XCOUT
PLL回路 ^(注3)	 入力クロック源:メインクロック 入力分周比:1、2、4分周から選択可能 入力周波数:4MHz~8MHz 逓倍比:6、8逓倍から選択可能 発振周波数:32MHz~48MHz(VCC≧2.4V)
高速オンチップオシレータ (HOCO)	発振周波数:32MHz
低速オンチップオシレータ (LOCO)	発振周波数:4MHz
IWDT専用オンチップ オシレータ	発振周波数:15kHz

- 注1. 高速動作モードでの最大動作周波数です。その他の動作電力モードにおける最大動作周辺数については、「11.2.5 動作電力 コントロールレジスタ(OPCCR)」を参照してください。
- 注2. ICLK:FCLK, PCLKB, PCLKD = 1:N (Nは整数) の分周比関係になるように設定してください。
- 注3. PLLは外部電圧(VCC)が2.4V以上で使用可能です。




図 9.1 クロック発生回路のブロック図

表 9.2 にクロック発生回路の入出力端子を示します。

表 9.2 クロック発生回路の入出力端子


端子名	入出力	機能	
XTAL	出力/入力 ^(注1)	発振子接続端子。また、XTAL端子は外部クロックを入力することもできます。詳細は、	
EXTAL	入力	「9.3.2 外部クロックを入力する方法」参照 	
XCIN	入力	32.768kHzの水晶振動子を接続	
XCOUT	出力		
CLKOUT	出力	クロック出力端子	

注1. 外部クロックを入力する場合です。

9.2 レジスタの説明

9.2.1 システムクロックコントロールレジスタ (SCKCR)

アドレス 0008 0020h



ビット	シンボル	ビット名	機能	R/W
b3-b0	PCKD[3:0]	周辺モジュールクロックD (PCLKD) 選択ビット ^(注1、注2)	b3 b0 0000:1分周 0001:2分周 0010:4分周 0011:8分周 0100:16分周 0101:32分周 0110:64分周 上記以外は設定しないでください	R/W
b7-b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b11-b8	PCKB[3:0]	周辺モジュールクロックB (PCLKB) 選択ビット ^(注1、注2)	b11 b8 0000:1分周 0001:2分周 0010:4分周 0011:8分周 0100:16分周 0101:32分周 0110:64分周 上記以外は設定しないでください	R/W
b23-b12	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b27-b24	ICK[3:0]	システムクロック(ICLK)選択ビット (注1、注2)	b27 b24 0000:1分周 0001:2分周 0010:4分周 0011:8分周 0100:16分周 0101:32分周 0110:64分周 上記以外は設定しないでください	R/W
b31-b28	FCK[3:0]	FlashIFクロック(FCLK)選択ビット (注1、注2)	b31 b28 0000:1分周 0001:2分周 0010:4分周 0011:8分周 0100:16分周 0101:32分周 0110:64分周 上記以外は設定しないでください	R/W

注. このレジスタはPRCR.PRC0ビットを"1"(書き込み許可)にした後で書き換えてください。

フラッシュメモリが P/E 中はこのレジスタへの書き込みができません。書き込みは無効になります。

注1. PLLを選択し、かつPLLの発振周波数が48MHzの場合、1分周は設定禁止です。

注2. ICLK:FCLK, PCLKB, PCLKD = 1:N (Nは整数) の分周比関係になるように設定してください。

SCKCR レジスタへの書き込み後、後続の命令で SCKCR レジスタ、SCKCR3 レジスタのいずれかのレジスタへ書き込みをする場合、以下の手順に従ってください。

- 1. SCKCR レジスタへの書き込み
- 2. SCKCR レジスタに値が書かれたことを確認する
- 3. 次のステップに進む

PCKD[3:0] ビット(周辺モジュールクロック D(PCLKD)選択ビット)

周辺モジュールクロック D (PCLKD) の周波数を選択します。

PCKB[3:0] ビット(周辺モジュールクロック B(PCLKB)選択ビット)

周辺モジュールクロックB (PCLKB) の周波数を選択します。

ICK[3:0] ビット(システムクロック(ICLK)選択ビット)


システムクロック(ICLK)の周波数を選択します。

FCK[3:0] ビット(FlashIF クロック(FCLK)選択ビット)

FlashIF クロック (FCLK) の周波数を選択します。

9.2.2 システムクロックコントロールレジスタ 3 (SCKCR3)

アドレス 0008 0026h



ビット	シンボル	ビット名	機能	R/W
b7-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b10-b8	CKSEL[2:0]	クロックソース選択ビット	b10 b8 000: LOCO選択 001: HOCO選択 010: メインクロック発振器選択 011: サブクロック発振器選択 100: PLL回路選択 上記以外は設定しないでください	R/W
b15-b11	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注. このレジスタはPRCR.PRC0ビットを"1"(書き込み許可)にした後で書き換えてください。

フラッシュメモリが P/E 中はこのレジスタへの書き込みができません。書き込みは無効になります。


CKSEL[2:0] ビット(クロックソース選択ビット)

システムクロック (ICLK)、周辺モジュールクロック (PCLKB、PCLKD)、FlashIF クロック (FCLK)、 USB クロック (UCLK) のクロックソースを低速オンチップオシレータ (LOCO)、高速オンチップオシレータ (HOCO)、メインクロック発振器、サブクロック発振器、PLL 回路から選択します。

停止しているクロックソースへの切り替えは禁止です。

9.2.3 PLL コントロールレジスタ(PLLCR)

アドレス 0008 0028h



ビット	シンボル	ビット名	機能	R/W
b1-b0	PLIDIV[1:0]	PLL入力分周比選択ビット	b1 b0 0 0:1分周 0 1:2分周 1 0:4分周 1 1:設定しないでください	R/W
b7-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b13-b8	STC[5:0]	周波数逓倍率設定ビット	b13 b8 001011: ×6 001111: ×8 上記以外は設定しないでください	R/W
b15-b14	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注. このレジスタはPRCR.PRC0ビットを"1" (書き込み許可) にした後で書き換えてください。

PLLCR2.PLLEN ビットが"0" (PLL 動作)のとき、PLLCR レジスタへの書き込みは禁止です。

PLIDIV[1:0] ビット(PLL 入力分周比選択ビット)

PLL のクロックソースの入力分周比を選択します。

PLIDIV[1:0] ビットは、PLL の入力周波数 (4MHz ~ 8MHz) の範囲に入るように設定してください。


STC[5:0] ビット(周波数逓倍率設定ビット)

PLL の周波数逓倍率を設定します。

STC[5:0] ビットは、PLL の発振周波数 (32MHz ~ 48MHz) の範囲に入るように設定してください。

9.2.4 PLL コントロールレジスタ 2 (PLLCR2)

アドレス 0008 002Ah



ビット	シンボル	ビット名	機能	R/W
b0	PLLEN	PLL停止制御ビット	0 : PLL動作 1 : PLL停止	R/W
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注. このレジスタはPRCR.PRC0ビットを"1"(書き込み許可)にした後で書き換えてください。

PLLEN ビット (PLL 停止制御ビット)

PLL の動作 / 停止を制御します。

PLLEN ビットで PLL を動作設定に変更後、OSCOVFSR.PLOVF フラグが "1" になっていることを確認してから、システムクロックを PLL クロックに切り替えてください。

PLL は、動作設定後発振が安定するまでに一定の時間を要します。また、停止設定後も、発振が停止するまでに一定の時間を要します。そのため、動作の開始および停止に関して以下の制限がありますので注意してください。


- PLL を停止設定後、再度動作設定にする場合、OSCOVFSR.PLOVF フラグの "0" を確認してから設定してください。
- PLL の停止設定は、PLL 動作かつ OSCOVFSR.PLOVF フラグの "1" を確認してから設定してください。
- システムクロックとして選択しているかどうかに関わらず、PLL を動作設定にしてソフトウェアスタン バイモードに遷移する場合は、OSCOVFSR.PLOVF フラグの"1"を確認してから WAIT 命令を実行して ください。
- PLL を停止設定後、ソフトウェアスタンバイモードに遷移する場合は、OSCOVFSR.PLOVF フラグの"0" を確認してから WAIT 命令を実行してください。

SCKCR3.CKSEL[2:0] ビットで PLL を選択しているときは、PLLEN ビットを"1" (PLL 停止) にする書き込みは禁止です。

外部電圧 (VCC) が 2.4V 未満のとき、もしくは SOPCCR.SOPCM ビットで低速動作モードを選択しているときは、PLLEN ビットを "0" (PLL 動作) にする書き込みは禁止です。

9.2.5 メインクロック発振器コントロールレジスタ(MOSCCR)

アドレス 0008 0032h



ビット	シンボル	ビット名	機能	R/W
b0	MOSTP	メインクロック発振器停止ビット	0:メインクロック発振器動作 1:メインクロック発振器停止	R/W
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注. このレジスタはPRCR.PRC0ビットを"1"(書き込み許可)にした後で書き換えてください。

メインクロック発振器ウェイトコントロールレジスタを設定してから本レジスタを設定してください。

MOSTP ビット(メインクロック発振器停止ビット)

メインクロック発振器の動作/停止を制御します。

MOSTP ビットにてメインクロックを動作設定に変更後、OSCOVFSR.MOOVF フラグが "1" になっていることを確認してから、メインクロックの使用を開始してください。

メインクロック発振器は、動作設定後発振が安定するまでに一定の時間を要します。また、停止設定後も、発振が停止するまでに一定の時間を要します。そのため、動作の開始および停止に関して以下の制限がありますので注意してください。

- メインクロック発振器を停止設定後、再度動作設定にする場合、OSCOVFSR.MOOVF フラグの "0" を確認してから設定してください。
- メインクロック発振器の停止設定は、メインクロック発振器動作かつ OSCOVFSR.MOOVF フラグの "1" を確認してから設定してください。
- システムクロックとして選択しているかどうかに関わらず、メインクロック発振器を動作設定にしてソフトウェアスタンバイモードに遷移する場合は、OSCOVFSR.MOOVF フラグの"I"を確認してからWAIT 命令を実行してください。
- メインクロック発振器を停止設定後、ソフトウェアスタンバイモードに遷移する場合は、OSCOVFSR.MOOVF フラグの "0" を確認してから WAIT 命令を実行してください。

以下のいずれかの条件を満たす場合、MOSTPビットを"1"にしないでください。


- システムクロックのクロックソースにメインクロックを選択しているとき (SCKCR3.CKSEL[2:0] = 010b)
- システムクロックのクロックソースに PLL クロックを選択しているとき (SCKCR3.CKSEL[2:0] = 100b)
- PLL を動作させているとき (PLLCR2.PLLEN = 0)

以下の条件を満たす場合、MOSTPビットを"0"にしないでください。

低速動作モードを選択しているとき (SOPCCR.SOPCM = 1)

9.2.6 サブクロック発振器コントロールレジスタ (SOSCCR)

アドレス 0008 0033h



ビット	シンボル	ビット名	機能	R/W
b0	SOSTP	サブクロック発振器停止ビット	0:サブクロック発振器動作 1:サブクロック発振器停止	R/W
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注. このレジスタはPRCR.PRC0ビットを"1"(書き込み許可)にした後で書き換えてください。

XCIN 端子はポートと兼用端子になっており初期設定状態ではサブクロック発振器機能となります。

SOSTP ビット(サブクロック発振器停止ビット)

サブクロック発振器の動作/停止を制御します。

サブクロック発振器の動作 / 停止は、SOSTP ビットおよび RTC コントロールレジスタ 3 のサブクロック 発振器制御ビット (RCR3.RTCEN) で制御され、いずれかのビットが動作に設定されているとサブクロック 発振器は動作状態となります。

SOSTP ビットまたは RCR3.RTCEN ビットの書き換えを行う場合は、書き込み後、読み出して書き換わったのを確認してから、後続の命令を実行するようにしてください(「5. I/O レジスタ」の「(2) I/O レジスタ書き込み時の注意事項」を参照してください)。

SOSTP ビット、または RCR3.RTCEN ビットでサブクロック発振器を動作設定に変更後、サブクロック発振安定時間 (t_{SUROSC}) が経過した後、サブクロックの使用を開始してください。

サブクロック発振器は、動作設定後発振が安定するまでに一定の時間を要します。また、停止設定後も、発振が停止するまでに一定の時間を要します。そのため、動作の開始および停止に関して以下の制限がありますので注意してください。

- サブクロック発振器を停止設定後、再度動作設定にする場合、停止期間はサブクロックで5サイクル以上の時間となるようにしてください。
- サブクロック発振器の停止設定は、サブクロック発振器の発振が安定している状態で行ってください。
- システムクロックとして選択しているかどうかに関わらず、サブクロック発振器を動作設定にしてソフトウェアスタンバイモードに移行する場合は、発振が安定した状態でWAIT命令を実行してください。
- サブクロック発振器を停止設定後、ソフトウェアスタンバイモードに移行する場合は、サブクロック発振器停止設定後、サブクロック 2 サイクル以上待ってから WAIT 命令を実行してください。

SCKCR3.CKSEL[2:0] ビットでサブクロック発振器を選択しているとき、SOSTP ビットを"1"(サブクロック発振器停止) にする書き込みは禁止です。

9.2.7 低速オンチップオシレータコントロールレジスタ(LOCOCR)

アドレス 0008 0034h



ビット	シンボル	ビット名	機能	R/W
b0	LCSTP	LOCO停止ビット	0 : LOCO動作 1 : LOCO停止	R/W
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注. このレジスタはPRCR.PRC0ビットを"1"(書き込み許可)にした後で書き換えてください。

LCSTP ビット(LOCO 停止ビット)

LOCO の動作 / 停止を制御します。

LCSTP ビットにて LOCO を停止設定から動作設定に変更後、LOCO クロックを使用する場合は、LOCO クロック発振安定時間 (t_{LOCO}) が経過した後、使用開始してください。

LOCO は、動作設定後発振が安定するまでに一定の時間を要します。また、停止設定後も、発振が停止するまでに一定の時間を要します。そのため、動作の開始および停止に関して以下の制限がありますので注意してください。

- LOCO を停止設定後、再度動作設定にする場合、停止期間は LOCO クロックで 5 サイクル以上の時間となるようにしてください。
- LOCO の停止設定は、LOCO の発振が安定している状態で行ってください。
- システムクロックとして選択しているかどうかに関わらず、LOCO を動作設定にしてソフトウェアスタンバイモードに移行する場合は、LOCO の発振が安定した状態で WAIT 命令を実行してください。
- LOCO を停止設定後、ソフトウェアスタンバイモードに移行する場合は、LOCO 停止設定後、LOCO クロック 3 サイクル以上待ってから WAIT 命令を実行してください。

システムクロックコントロールレジスタ 3 のクロックソース選択ビット (SCKCR3.CKSEL[2:0]) で LOCO を選択しているとき、LCSTP ビットを "1" (LOCO 停止) にする書き込みは禁止です。

SOPCCR.SOPCM ビットで低速動作モードを選択しているときは、LCSTP を "0" (LOCO 動作) にする書き込みは禁止です。

9.2.8 IWDT 専用オンチップオシレータコントロールレジスタ(ILOCOCR)

アドレス 0008 0035h



ビット	シンボル	ビット名	機能	R/W
b0	ILCSTP	IWDT専用オンチップオシレータ停止 ビット	0:IWDT専用オンチップオシレータ動作 1:IWDT専用オンチップオシレータ停止	R/W
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注. このレジスタはPRCR.PRC0ビットを"1" (書き込み許可) にした後で書き換えてください。

オプション機能選択レジスタ 0 の IWDT スタートモード選択ビット(OFS0.IWDTSTRT)が "0"(IWDT 動作)のとき、ILOCOCR レジスタの設定は無効です。OFS0.IWDTSTRT ビットが "1"(IWDT 停止)のとき、ILOCOCR レジスタの設定は有効です。ILOCOCR レジスタが有効、かつ ILCSTP ビットが "0"(IWDT 専用オンチップオシレータ動作)の後、"1"(IWDT 専用オンチップオシレータ停止)に設定することはできません。

ILCSTP ビット(IWDT 専用オンチップオシレータ停止ビット)


IWDT 専用オンチップオシレータの動作 / 停止を制御します。

ILCSTP ビットで、IWDT 専用オンチップオシレータを停止設定から動作設定に変更した場合、IWDT 専用クロック発振安定時間(t_{ILOCO})に相当する一定時間経過後、MCU 内部にクロックが供給開始されます。 IWDT 専用クロックを使用する場合は、この待ち時間が経過した後、使用開始してください。

IWDT 専用オンチップオシレータを動作設定にしてソフトウェアスタンバイモードに移行する場合は、発振が安定した状態で WAIT 命令を実行してください。

9.2.9 高速オンチップオシレータコントロールレジスタ(HOCOCR)

アドレス 0008 0036h



注1. オプション機能選択レジスタ1のHOCO発振有効ビット(OFS1.HOCOEN)が"0"のとき、HCSTPビットのリセット後の値は"0"になります。OFS1.HOCOENビットが"1"のとき、HCSTPビットのリセット後の値は"1"になります。

ビット	シンボル	ビット名	機能	R/W
b0	HCSTP	HOCO停止ビット	0 : HOCO動作 1 : HOCO停止	R/W
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注. このレジスタはPRCR.PRC0ビットを"1"(書き込み許可)にした後で書き換えてください。

高速オンチップオシレータウェイトコントロールレジスタを設定してから本レジスタを設定してください。

HCSTP ビット(HOCO 停止ビット)

HOCO の動作/停止を制御します。

HCSTP ビットで HOCO を停止設定から動作設定に変更した場合、OSCOVFSR.HCOVF フラグが "1" になっていることを確認してからシステムクロックを HOCO クロックに切り替えてください。

HOCO は、動作設定後発振が安定するまでに一定の時間を要します。また、停止設定後も、発振が停止するまでに一定の時間を要します。そのため、動作の開始および停止に関して以下の制限がありますので注意してください。


- HOCO を停止設定後、再度動作設定にする場合、OSCOVFSR.HCOVF フラグの "0" を確認してから設定してください。
- HOCO の停止設定は、HOCO 動作かつ OSCOVFSR.HCOVF フラグの "1" を確認してから設定してください。
- システムクロックとして選択しているかどうかに関わらず、HOCO を動作設定にしてソフトウェアスタンバイモードに遷移する場合は、OSCOVFSR.HCOVF フラグの"1"を確認してから WAIT 命令を実行してください。
- HOCO を停止設定後、ソフトウェアスタンバイモードに遷移する場合は、OSCOVFSR.HCOVF フラグの "0" を確認してから WAIT 命令を実行してください。

SCKCR3.CKSEL[2:0] ビットで HOCO を選択しているとき、HCSTP ビットを"1"(HOCO 停止) にする書き込みは禁止です。

SOPCCR.SOPCM ビットで低速動作モードを選択しているときは、HCSTP を "0" (HOCO 動作) にする書き込みは禁止です。

9.2.10 発振安定フラグレジスタ (OSCOVFSR)

アドレス 0008 003Ch



注1. オプション機能選択レジスタ1のHOCO発振有効ビット(OFS1.HOCOEN)が"0"のとき、HCOVFビットのリセット後の値は"1"になります。OFS1.HOCOENビットが"1"のとき、HCSTPビットのリセット後の値は"0"になります。

ビット	シンボル	ビット名	機能	R/W
b0	MOOVF	メインクロック発振安定フラグ	0:メインクロック停止 1:発振安定、システムクロックとして使用可能 ^(注1)	R
b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b2	PLOVF	PLL クロック発振安定フラグ	0:PLL停止、または発振安定待ち中 1:発振安定、システムクロックとして使用可能	R
b3	HCOVF	HOCOクロック発振安定フラグ	0: HOCO停止、または発振安定待ち中 1: 発振安定、システムクロックとして使用可能 ^(注1)	R
b7-b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. 各発振器のウェイトコントロールレジスタに適切な値を設定した場合。設定値(待ち時間)が不足している場合は、発振が安定する前にクロックの供給が開始されます。

OSCOVFSR レジスタは各発振器の発振が安定したかどうかをモニタするレジスタです。

それぞれの発振器にウェイトコントロールレジスタがある場合は、発振回路の安定時間以上になるように 待ち時間を設定してください。

MOOVF フラグ(メインクロック発振安定フラグ)

メインクロックの発振安定の状態を示します。

["1"になる条件]

• MOSCCR.MOSTP ビットが"1"(メインクロック発振器停止)のときに、MOSTP ビットを"0"(メインクロック発振器動作)にした後、MOSCWTCR レジスタの設定値に応じた時間が経過し、MCU 内部にメインクロックの供給が開始されたとき

["0"になる条件]

• MOSCCR.MOSTP ビットを"1"にした後、メインクロック発振器の発振停止処理が完了したとき

PLOVF フラグ (PLL クロック発振安定フラグ)

PLL クロックの発振安定の状態を示します。

["1"になる条件]

• PLLCR2.PLLEN ビットが"1" (PLL 停止) のときに、PLLEN ビットを"0" (PLL 動作) にした後、MOOVF フラグが"1"になり、かつ PLL クロック発振安定時間(tPLL)が経過し、MCU 内部に PLL クロックの 供給が開始されたとき

["0"になる条件]

• PLLCR2.PLLEN ビットを"1"にした後、PLL の発振停止処理が完了したとき

HCOVF フラグ(HOCO クロック発振安定フラグ)

HOCO クロックの発振安定の状態を示します。

["1"になる条件]

• HOCOCR.HCSTP ビットが"1"(HOCO 停止)のときに、HCSTP ビットを"0"(HOCO 動作)にした後、HOCOWTCR レジスタの設定値に応じた時間が経過し、MCU 内部に HOCO クロックの供給が開始されたとき

["0"になる条件]

• HOCOCR.HCSTP ビットを"1"にした後、HOCO の発振停止処理が完了したとき



9.2.11 発振停止検出コントロールレジスタ (OSTDCR)

アドレス 0008 0040h



ビット	シンボル	ビット名	機能	R/W
b0	OSTDIE	発振停止検出割り込み 許可ビット	0:発振停止検出割り込みを禁止、POEへの発振停止検出通知なし 1:発振停止検出割り込みを許可、POEへの発振停止検出通知あり	R/W
b6-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b7	OSTDE	発振停止検出機能 許可ビット	0:発振停止検出機能は無効 1:発振停止検出機能は有効	R/W

注. このレジスタはPRCR.PRC0ビットを"1"(書き込み許可)にした後で書き換えてください。

OSTDIE ビット(発振停止検出割り込み許可ビット)

発振停止検出ステータスレジスタの発振停止検出フラグ(OSTDSR.OSTDF)のクリアは、OSTDIE ビットを"0"にした後に行ってください。その後、OSTDIE ビットを再度"1"にする場合は、PCLKBで2サイクル以上待ってから行ってください。アクセスサイクル数が PCLKBで定義されている I/O レジスタを読み出すことによって、PCLKB2 サイクル以上の待ち時間を確保することが可能です。

OSTDE ビット (発振停止検出機能許可ビット)

発振停止検出機能の有効/無効を設定します。

OSTDE ビットを"1"(発振停止検出機能有効)にすると、LOCO 停止ビット(LOCOCR.LCSTP)も"0" となり、LOCO が動作します。発振停止検出機能が有効である間は、LOCO を停止させることはできません。LOCOCR.LCSTP ビットへ"1"(LOCO 停止)を書いても、その書き込みは無効になります。

発振停止検出ステータスレジスタの発振停止検出フラグ(OSTDSR.OSTDF)が"1"(メインクロック発振停止検出)のとき、OSTDE ビットへの"0"書き込みは無効になります。

OSTDE ビットが "1" の場合、ソフトウェアスタンバイモードに移行できません。ソフトウェアスタンバイモードへ移行する場合は、OSTDE ビットを "0" にして、WAIT 命令を実行してください。

9.2.12 発振停止検出ステータスレジスタ (OSTDSR)

アドレス 0008 0041h



ビット	シンボル	ビット名	機能	R/W
b0	OSTDF	発振停止検出フラグ	0:メインクロックの発振停止を未検出 1:メインクロックの発振停止を検出	R/(W) (注1)
b7-b1	_	予約ビット	読むと"0"が読めます。書き込みは無効になります	R

注. このレジスタはPRCR.PRC0ビットを"1"(書き込み許可)にした後で書き換えてください。

注1. "0"のみ書けます。

OSTDF フラグ(発振停止検出フラグ)

メインクロックの状態を示すステータスフラグです。OSTDF フラグが "1" のときメインクロックの発振 停止を検出したことを示します。

メインクロックの発振停止を検出した後で、メインクロックの発振が再開しても、OSTDF フラグは "0" になりません。OSTDF フラグは "1" を読んだ後、"0" を書くことによって "0" になります。OSTDF = 0 が読み出し値に反映されるまで ICLK3 サイクル以上待つ必要があります。メインクロックの発振を停止している状態で OSTDF フラグを "0" にした場合、OSTDF フラグは一度 "0" になった後、再度 "1" になります。

また、システムクロックコントロールレジスタ 3 のクロックソース選択ビット (SCKCR3.CKSEL[2:0]) でメインクロック発振器 ("010b") または PLL ("100b") を選択している場合は、OSTDF フラグを "0" にすることはできません。クロックソースをメインクロック発振器、PLL 以外に切り替えてから OSTDF フラグを "0" にしてください。

["1"になる条件]

• OSTDCR.OSTDE ビットが"1"(発振停止検出機能有効)の状態で、メインクロックの発振が停止したとき

["0"になる条件]

• SCKCR3.CKSEL[2:0] ビットが "010b"、または "100b" 以外の場合に、"1" を読んだ後、"0" を書いたとき

9.2.13 メインクロック発振器ウェイトコントロールレジスタ(MOSCWTCR)

アドレス 0008 00A2h



ビット	シンボル	ビット名	機能	R/W
b4-b0	MSTS[4:0]	メインクロック発振器ウェイト 時間設定ビット	b4 b0 0000: 待ち時間 = 2サイクル (0.5μs) 00001: 待ち時間 = 1024サイクル (256μs) 00010: 待ち時間 = 2048サイクル (512μs) 00011: 待ち時間 = 2048サイクル (512μs) 00011: 待ち時間 = 4096サイクル (1.024ms) 00100: 待ち時間 = 8192サイクル (2.048ms) 00101: 待ち時間 = 16384サイクル (4.096ms) 00110: 待ち時間 = 32768サイクル (8.192ms) 00111: 待ち時間 = 65536サイクル (16.384ms) 上記以外は設定しないでください 待ち時間はLOCO = 4.0MHz (0.25μs, TYP) の場合	R/W
b7-b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注. このレジスタはPRCR.PRC1 ビットを"1"(書き込み許可)にした後で書き換えてください。

MSTS[4:0](メインクロック発振器ウェイト時間設定ビット)

メインクロック発振器の発振安定待ち時間を選択します。

メインクロック発振安定待ち時間は、発振子メーカが推奨する発振安定時間以上になるように設定してください。メインクロックを外部入力で使用している場合は、発振安定待ち時間は必要ないため、"00000b"を設定してください。

MSTS[4:0] ビットで設定した待ち時間は、LOCO クロックを使用して計測されます。LOCO は、

LOCOCR.LOSTP ビットの値にかかわらず、必要なときに自動で発振します。

設定した待ち時間が経過した後、MCU内部へのメインクロック供給が開始され、OSCOVFSR.MOOVFフラグが"I"になります。なお、設定した待ち時間が短かった場合は、メインクロックの発振が安定する前にクロックの供給が開始されます。

MOSCWTCR レジスタは、MOSCCR.MOSTP ビットが "1" で、OSCOVFSR.MOOVF フラグが "0" のときに書き換えてください。これ以外のときは書き換えないでください。

9.2.14 高速オンチップオシレータウェイトコントロールレジスタ(HOCOWTCR)

アドレス 0008 00A5h



ビット	シンボル	ビット名	機能	R/W
b4-b0	HSTS[4:0]	高速オンチップオシレータ ウェイト時間設定ビット	b4 b0 00101: 待ち時間 = 138サイクル(34.5µs)(注1、注2、注4) 00110: 待ち時間 = 266サイクル(66.5µs)(注3、注4) 上記以外は設定しないでください	R/W
b7-b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

- 注. このレジスタはPRCR.PRC2ビットを"1"(書き込み許可)にした後で書き換えてください。
- 注1. この値を設定した場合、HOCO発振安定時間(t_{HOCO})を確保できないため、クロック供給開始時は電気的特性に記載の HOCO周波数精度は保証されません。なお、発振開始からt_{HOCO}経過後には、電気的特性に記載のHOCO周波数精度となり ます。
- 注2. OFS1.HOCOENビットに"0"を設定している場合、HOCO発振安定時間(t_{HOCO})はハードウェアで確保されているため、CPUリセット解除後から電気的特性に記載のHOCO発振周波数(f_{HOCO})の精度のクロックが供給されます。
- 注3. この値を設定するとHOCO発振安定時間(t_{HOCO})が確保され、クロック供給開始直後から電気的特性に記載のHOCO発振周 波数(f_{HOCO})の精度のクロックが供給されます。
- 注4. 待ち時間はLOCO = 4.0MHz (0.25µs, TYP) の場合

HSTS[4:0] ビット(高速オンチップオシレータウェイト時間設定ビット)

HOCO 動作(HOCOCR.HCSTP ビットに "0")設定時およびソフトウェアスタンバイモード解除時の HOCO の発振安定待ち時間を選択します。

HSTS[4:0] ビットで設定したサイクル分、LOCO でカウントした後、MCU 内部への HOCO クロック供給 が開始されます。LOCO によるカウントは、LOCOCR.LOSTP ビットの設定に関わらず行われ、ハードウェアで自動的に LOCO の動作、停止が制御されます。

カウントが完了するまでの間、MCU 内部へのクロック供給は行われません。


カウント完了後、MCU内部へのクロック供給が開始され、OSCOVFSR.HCOVFフラグが"1"になります。

HOCOWTCR レジスタは、次の場合には書き換え可能です。それ以外は書き換えないでください。

- HOCOCR.HCSTP ビットを"0"(動作)にし、かつ OSCOVFSR.HCOVF フラグの"1"を確認した場合
- HOCOCR.HCSTP ビットを "1" (停止) にし、かつ OSCOVFSR.HCOVF フラグの "0" を確認した場合

9.2.15 CLKOUT 出力コントロールレジスタ(CKOCR)

アドレス 0008 003Eh



ビット	シンボル	ビット名	機能	R/W
b7-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b10-b8	CKOSEL[2:0]	CLKOUT出力ソース選択ビット	b10 b8 000:LOCOクロック 001:HOCOクロック 010:メインクロック 011:サブクロック 上記以外は設定しないでください	R/W
b11	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b14-b12	CKODIV[2:0]	CLKOUT出力分周比選択ビット	b14 b12 000:分周なし 001:2分周 010:4分周 011:8分周 100:16分周 上記以外は設定しないでください	R/W
b15	CKOSTP	CLKOUT出力停止制御ビット	0:CLKOUT端子出力許可 ^(注1) 1:CLKOUT端子出力禁止(Low固定)	R/W

注. このレジスタはPRCR.PRC0ビットを"1"(書き込み許可)にした後で書き換えてください。

注1. 対応する端子の端子機能制御レジスタ、ポートモードレジスタの設定も必要です。

CKOSEL[2:0] ビット(CLKOUT 出力ソース選択ビット)

CLKOUT 端子から出力するクロックのソースを LOCO クロック、HOCO クロック、メインクロック、サブクロックから選択します。

CKODIV[2:0] ビット(CLKOUT 出力分周比選択ビット)

CKOSEL[2:0] ビットで選択したクロックの分周比を選択します。

変更するときは CKOSTP ビットを"1"にしてください。

なお、出力するクロックの周波数が、VCCが 2.7V以上の場合は8MHz以下、VCCが 2.7V未満のときは4MHz以下になるように分周比を設定してください。

CLKOUT 端子から出力されるクロックの特性は、「表 36.32 内蔵周辺モジュールタイミング (1)」を参照してください。

CKOSTP ビット(CLKOUT 出力停止制御ビット)


CLKOUT 端子の出力を制御します。

"0"にすると選択したクロックが出力されます。"1"にすると Low が出力されます。

クロックを発振させたまま CKOSTP ビットを書き換えると、出力にグリッチが発生することがあります。

9.2.16 メインクロック発振器強制発振コントロールレジスタ (MOFCR)

アドレス 0008 C293h



ビット	シンボル	ビット名	機能	R/W
b4-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b5	MODRV21	メインクロック発振器ドライブ 能力切り替えビット	VCC ≧ 2.4V 0:1MHz ~ 10MHz 1:10MHz ~ 20MHz VCC < 2.4V 0:1MHz ~ 8MHz 1:設定禁止	R/W
b6	MOSEL	メインクロック発振器切り替え ビット	0:発振子 1:外部発振入力	R/W
b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注. このレジスタはPRCR.PRC1 ビットを"1" (書き込み許可) にした後で書き換えてください。

MODRV21 (メインクロック発振器ドライブ能力切り替えビット)

メインクロック発振器のドライブ能力の切り替えをします。

MOSEL(メインクロック発振器切り替えビット)

メインクロック発振器の発振源の切り替えを行います。

9.3 メインクロック発振器

メインクロック発振器へクロックを供給する方法には、発振子を接続する方法と外部クロックを入力する 方法があります。

9.3.1 発振子を接続する方法

発振子を接続する場合の接続例を図9.2に示します。

必要に応じてダンピング抵抗(Rd)を挿入してください。抵抗値は発振子、発振駆動能力によって異なりますので発振子メーカの推奨する値に設定してください。また、発振子メーカから外部に帰還抵抗(Rf)を追加するよう指示があった場合は、その指示に従ってEXTAL、XTAL間にRfを挿入してください。

発振子を接続してクロックを供給する場合、接続する発振子は**表 9.1** のメインクロック発振器の発振子周波数の範囲内としてください。




図 9.2 水晶振動子の接続例

表9.3 ダンピング抵抗(参考値)

周波数(MHz)	2	8	16	20
Rd (Ω)	0	0	0	0

水晶振動子の等価回路を**図 9.3** に示します。水晶振動子は**表 9.4** に示す特性のものを参考として使用してください。




図 9.3 水晶振動子の等価回路

表 9.4 水晶振動子の特性(参考値)

周波数(MHz)	8	12	16
$R_S \max (\Omega)$	200	120	56
C ₀ max (pF)	1.3	1.3	1.4

9.3.2 外部クロックを入力する方法

外部クロック入力の接続例を**図 9.4** に示します。外部クロックを入力して動作させる場合には、MOFCR.MOSEL ビットを"1"にしてください。このとき EXTAL 端子は、Hi-Z になります。




図 9.4 外部クロックの接続例

9.3.3 メインクロックを使用しない場合の端子処理

メインクロックを使用しない場合の端子処理は、「18.5 未使用端子の処理」を参照ください。

9.3.4 外部クロック入力に関する注意事項

外部クロック入力周波数の変更は、メインクロック発振器が動作を停止しているときのみ可能です。メインクロック発振器停止ビット(MOSCCR.MOSTP)に"0"(メインクロック発振器動作)が設定されている間は、外部クロック入力周波数を変更しないでください。

9.4 サブクロック発振器

サブクロック発振器へクロックを供給する方法には、水晶振動子を接続する方法があります。

9.4.1 32.768kHz 水晶振動子を接続する方法

サブクロック発振器へクロックを供給するには、 $\mathbf 29.5$ に示すように 32.768kHz の水晶振動子を接続します。

必要に応じてダンピング抵抗(Rd)を挿入してください。抵抗値は発振子、発振駆動能力によって異なりますので発振子メーカの推奨する値に設定してください。また、発振子メーカから外部に帰還抵抗(Rf)を追加するよう指示があった場合は、その指示に従って XCIN、XCOUT 間に Rf を挿入してください。発振子を接続してクロックを供給する場合、接続する発振子は表 9.1 のサブクロック発振器の発振子周波数の範囲内としてください。




図 9.5 32.768kHz 水晶振動子の接続例

32.768kHz 水晶振動子の等価回路を図 9.6 に示します。水晶振動子は表 9.5 に示す特性のものを使用してください。




図 9.6 水晶振動子の等価回路

表 9.5 水晶振動子の特性 (参考値)

周波数(kHz)	32.768(低CL)
R _S max (kΩ)	37
C ₀ max (pF)	0.9

9.4.2 サブクロックを使用しない場合の端子処理

サブクロックを使用しない場合は、SOSCCR.SOSTP ビットを"1"(停止)に、かつ RCR3.RTCEN ビットを"0"(サブクロック発振器停止)にしてください(汎用ポート PH7 に設定)。ポート PH7 としても使用しない場合は、未使用端子の処理をしてください。未使用端子の処理については、「18.5 未使用端子の処理」を参照してください。

9.5 発振停止検出機能

9.5.1 発振停止検出と検出後の動作

発振停止検出機能は、メインクロック発振器の停止を検出し、システムクロックのクロックソースとしてメインクロックの代わりに低速オンチップオシレータが出力する低速クロックを供給する機能です。

発振停止検出時には発振停止検出割り込み要求を発生させることができます。また、発振停止検出時に、MTU の出力を強制的にハイインピーダンスとすることも可能です。詳細は、「20. マルチファンクションタイマパルスユニット 2(MTU2a)」、「21. ポートアウトプットイネーブル 2(POE2a)」を参照してください。

本 MCU は、メインクロック発振器の異常などによって入力クロックが一定期間 "0" または "1" となった場合に、(「36. 電気的特性」の発振停止検出回路特性参照)、メインクロックの発振停止を検出します。

発振停止を検出すると、クロックソース選択ビット(SCKCR3.CKSEL[2:0])で選択されるメインクロックが、前段のセレクタにて LOCO クロックに切り替わります。そのため、システムクロックのクロックソースにメインクロックを選択した状態で発振停止を検出すると、CKSEL[2:0] ビットの設定値は変わらないまま、システムクロックのクロックソースが LOCO クロックへと切り替わります。

システムクロックコントロールレジスタ3のクロックソース選択ビット(SCKCR3.CKSEL[2:0])でPLL クロックが選択されている場合に発振停止を検出すると、SCKCR3.CKSEL[2:0]の設定値は変わらないまま、システムクロックのクロックソースはPLLクロックのままです。ただし、固有の周波数(自励発振周波数)になります。

メインクロックと LOCO クロックの切り替えは、発振停止検出フラグ(OSTDSR.OSTDF)によって制御されます。OSTDF フラグが "1" になると LOCO クロックへ切り替わり、OSTDF フラグを "0" にするとメインクロックに戻ります。ただし、CKSEL[2:0] ビットでメインクロックあるいは PLL クロックを選択している場合は、OSTDF フラグを "0" にできません。発振停止検出後にクロックソースをメインクロックあるいは PLL クロックに戻したい場合は、一度 CKSEL[2:0] ビットの設定をメインクロックおよび PLL クロック以外に変更し、OSTDF フラグを "0" にしてください。その後、OSTDF フラグが "1" になっていないことを確認し、所定の発振安定時間経過後に CKSEL[2:0] ビットの設定をメインクロックまたは PLL クロックに変更してください。

リセット解除後、メインクロック発振器は停止、発振停止検出機能は無効です。発振停止検出機能を有効にする場合は、メインクロック発振器を動作させ、所定の発振安定時間経過後に発振停止検出機能許可ビット (OSTDCR.OSTDE) への書き込みを行ってください。

発振停止検出機能は、外部要因によるメインクロックの停止に備えた機能であるため、ソフトウェアでメインクロック発振器を停止させる場合や、ソフトウェアスタンバイモードに移行する場合は、あらかじめ発振停止検出機能を無効にしてください。

発振停止検出によって LOCO クロックに切り替わるのは、システムクロックソースとしてメインクロック、CAC メインクロック (CACMCLK) を選択していた場合です。LOCO クロック動作時のシステムクロック (ICLK) の周波数については、LOCO 発振周波数とシステムクロック (ICLK) 選択ビット (SCKCR.ICK[3:0]) の分周比の設定で決まります。

発振停止検出によって PLL の自励発振周波数で動作するのは、システムクロックソースとして PLL クロックを選択していた場合の UCLK です。




図 9.7 発振停止検出からの復帰のフローチャート例

9.5.2 発振停止検出割り込み

発振停止検出割り込み許可ビット(OSTDCR.OSTDIE)が"1"になると発振停止検出割り込みを許可)のとき、発振停止検出フラグ(OSTDSR.OSTDF)が"1"になると発振停止検出割り込み(OSTDI)要求が発生します。また、このときポートアウトプットイネーブル 2(POE)へメインクロック発振器の停止を通知します。POE は、発振停止の通知を受けて入力レベルコントロール/ステータスレジスタ 3 の OSTST ハイインピーダンスフラグ(ICSR3.OSTSTF)を"1"にします。この ICSR3.OSTSTF フラグは、発振停止を検出後、PCLKで10 サイクル経過するまで書き込みできませんので注意してください。OSTDSR.OSTDF フラグのクリアは、発振停止検出割り込み許可ビット(OSTDCR.OSTDIE)を"0"にした後に行ってください。その後、OSTDCR.OSTDIE ビットを再度"1"にする場合は、PCLKBで2サイクル以上待ってから行ってください。アクセスサイクル数が PCLKBで定義されている I/O レジスタを読み出すことによって、PCLKB2 サイクル以上の待ち時間を確保することが可能です。

発振停止検出割り込みはノンマスカブル割り込みです。リセット解除後の初期状態では、「ノンマスカブル割り込み禁止」となっていますので、発振停止検出割り込みを使用する場合は、ソフトウェアでノンマスカブル割り込みを有効にしてください。詳細は「14. 割り込みコントローラ (ICUb)」を参照してください。

9.6 PLL 回路

PLL 回路は、発振器からの周波数を逓倍する機能を持っています。

9.7 内部クロック

内部クロックは、クロック源としてメインクロック、サブクロック、HOCO クロック、LOCO クロック、PLL クロック、IWDT 専用クロックがあり、これらのクロックから以下に示す内部クロックを生成します。

- (1) CPU、DTC、ROM および RAM の動作クロック:システムクロック (ICLK)
- (2) 周辺モジュールの動作クロック:周辺モジュールクロック (PCLKB、PCLKD)
- (3) FlashIF の動作クロック: FlashIF クロック (FCLK)
- (4) USB モジュール用の動作クロック: USB クロック (UCLK)
- (5) CAC モジュール用の動作クロック: CAC クロック (CACCLK)
- (6) RTC モジュール用の動作クロック: RTC 専用サブクロック (RTCSCLK)
- (7) IWDT モジュール用の動作クロック: IWDT 専用クロック (IWDTCLK)

内部クロックの周波数は、分周比を選択する SCKCR.FCK[3:0], ICK[3:0], PCKB[3:0], PCKD[3:0] ビット、クロック源を選択する SCKCR3.CKSEL[2:0] ビット、PLL 回路の周波数を選択する PLLCR.STC[5:0], PLIDIV[1:0] ビットの組み合わせで設定します。各ビットの書き換え後に、変更後の周波数で動作します。

9.7.1 システムクロック

システムクロック (ICLK) は、CPU、DTC、ROM および RAM の動作クロックです。 ICLK の周波数は、SCKCR.ICK[3:0] ビット、SCKCR3.CKSEL[2:0] ビット、PLLCR.STC[5:0], PLIDIV[1:0] ビットで設定します。

9.7.2 周辺モジュールクロック

周辺モジュールクロック (PCLKB、PCLKD) は、周辺モジュール用の動作クロックです。

PCLKB、PCLKD の周波数は、SCKCR.PCKB[3:0], PCKD[3:0] ビット、SCKCR3.CKSEL[2:0] ビット、PLLCR.STC[5:0], PLIDIV[1:0] ビットで設定します。

周辺モジュールクロック (PCLKD) は S12AD 用、周辺モジュールクロック (PCLKB) は、S12AD 以外の周辺モジュール用の動作クロックです。

9.7.3 FlashIF クロック

FlashIF クロック (FCLK) は、FlashIF 用の動作クロックです。

FCLK の周波数は、SCKCR.FCK[3:0] ビット、SCKCR3.CKSEL[2:0] ビット、PLLCR.STC[5:0], PLIDIV[1:0] ビットで設定します。

9.7.4 USB クロック

USB クロック (UCLK) は、USB モジュール用の動作クロックです。UCLK の周波数は、SCKCR3.CKSEL[2:0] ビット、PLLCR.STC[5:0], PLIDIV[1:0] ビットで設定します。
USB モジュールへは 48MHz のクロックを供給する必要があります。USB モジュールを使用する場合は
UCLK が 48MHz となるようにしてください。

9.7.5 CAC クロック

CAC クロック(CACCLK)は、CAC モジュール用の動作クロックです。
CACCLK にはメインクロック発振器で生成される CACMCLK、サブクロック発振器で生成される
CACSCLK、高速オンチップオシレータで生成される CACHCLK、低速オンチップオシレータで生成される
CACLCLK、IWDT 専用オンチップオシレータで生成される CACILCLK があります。

9.7.6 RTC 専用クロック

RTC 専用クロック(RTCSCLK)は、RTC モジュールの動作クロックです。 RTCSCLK はサブクロック発振器で生成されたクロックです。

9.7.7 IWDT 専用クロック

IWDT 専用クロック (IWDTCLK) は、IWDT モジュールの動作クロックです。
IWDTCLK は、IWDT 専用オンチップオシレータで内部発振によって生成されたクロックです。

9.8 使用上の注意事項

9.8.1 クロック発生回路に関する注意事項

(1) SCKCR レジスタで、各モジュールに供給されるシステムクロック (ICLK)、周辺モジュールクロック (PCLKB、PCLKD)、FlashIF クロック (FCLK) の周波数を選択します。各周波数は、以下のようにしてください。

各周波数は電気的特性の AC タイミングのクロックサイクル時間 teyc の動作保証範囲内に収まるように 選択してください。

周波数は表 9.1 の周波数範囲内に収まるように設定してください。。

周辺モジュールは、基本的に PCLKB、PCLKD を基準に動作します。このため、周波数変更の前後でタイマや SCI などの動作速度が変わりますので注意してください。

(2) システムクロック (ICLK)、周辺モジュールクロック B、D (PCLKB、PCLKD)、FlashIF クロック (FCLK) との間には下記の周波数関係が必要です。

ICLK:FCLK、PCLKB、PCLKD = N:1 (N は整数) の周波数関係

(3) クロック周波数を変更後、確実に次の処理を実行するためには、周波数変更の書き込みをした後、同レジスタの読み出しを行ってから次の処理を実行してください。

9.8.2 発振子に関する注意事項

発振子に関する諸特性は、ユーザのボード設計に密接に関係しますので、本章で案内する発振子の接続例を参考に、ユーザ側での十分な評価を実施してご使用願います。発振子の回路定数は発振子、実装回路の浮遊容量などによって異なるため、発振子メーカと十分ご相談の上決定してください。発振端子に印加される電圧が最大定格を超えないようにしてください。

9.8.3 ボード設計上の注意

発振子を使用する場合は、発振子およびコンデンサはできるだけ発振子接続端子の近くに配置してください。**図 9.8** に示すように発振回路の近くには信号線を通過させないでください。電磁誘導によって正常に発振しなくなることがあります。




図 9.8 発振回路部のボード設計に関する注意事項(メインクロック発振器の場合、サブクロック発振器 も同様)

9.8.4 サブクロックに関する注意事項

サブクロックは、システムクロックとして使用される場合、リアルタイムクロックのカウントソースとして使用される場合、およびその両方に使用される場合があります。また、サブクロックを使用しない場合も含めて、設定に関して以下のような注意および制限事項があります。

- サブクロックの動作/停止は、サブクロック発振器コントロールレジスタのサブクロック発振器停止 ビット (SOSCCR.SOSTP) および RTC コントロールレジスタ 3 のサブクロック発振器制御ビット (RCR3.RTCEN) で制御され、いずれかのビットが動作に設定されているとサブクロックは動作状態となります。
- サブクロックをシステムクロックとして使用し、かつリアルタイムクロックのカウントソースとして使用する場合は、図 9.9 のフローチャートの例に従って初期設定してください。その後、「23.3.2 クロックとカウントモード設定手順」に記載されたクロック設定手順に従って設定してください。




図 9.9 サブクロックをリアルタイムクロックのカウントソースに使用する場合の初期化フローチャート 例

• サブクロックをリアルタイムクロックのカウントソースのみに使用する場合は、図 9.10 のフローチャートの例に従って初期設定してください。その後、「23.3.2 クロックとカウントモード設定手順」に記載されたクロック設定手順に従って設定してください。




図 9.10 サブクロックをリアルタイムクロックのカウントソースのみに使用する場合の初期化フロー チャート例

RX111 グループ 9. クロック発生回路

• サブクロックをシステムクロックのみに使用する場合は、図 9.11 のフローチャートの例に従って初期設定してください。




図 9.11 サブクロックをシステムクロックのみに使用する場合の初期化フローチャート例

RX111 グループ 9. クロック発生回路

• サブクロックを使用しない場合は、図 9.12 のフローチャートの例に従って初期設定してください。




図 9.12 サブクロックを使用しない場合の初期化フローチャート例

- RCR3.RTCEN ビットの状態によらず、SOSCCR.SOSTP ビットを"0"(動作)に変更した場合は、発振安 定時間を待ってから使用してください。
- コールドスタート後、サブクロック制御回路の状態は不定であるため、サブクロックの使用有無に関わらず、初期化が必要です。初期化は SOSCCR.SOSTP ビットおよび RCR3.RTCEN ビットの両方を停止側に設定することで行ってください。RCR3.RTCEN ビットの初期化については、「23.2.19 RTC コントロールレジスタ 3 (RCR3)」を参照してください。
 - 40 ピン以下のパッケージ製品はサブクロック発振器の端子がありませんが、同様にサブクロック制御 回路を初期化してください。
- サブクロック発振器を動作させる場合、RCR3.RTCDV[2:0] ビットの設定も必要です。また、 RCR3.RTCDV[2:0] ビットの設定は、サブクロック発振器停止中に行ってください。動作中の書き換え は禁止です。
- SOSCCR.SOSTP ビットの書き換え後、RCR3.RTCEN ビットの書き換えを行う場合、またはその逆を行う場合、先に書き換えを行った方のビットが書き換わっていることを確認してから、後のビットの書き換えを行ってください。

10. クロック周波数精度測定回路(CAC)

クロック周波数精度測定回路(CAC)は、MCU外部から入力される基準信号や他のクロックソースをも とにクロックの周波数を監視し、測定の終了または設定した範囲を外れた場合に割り込みを発生する機能で す。

10.1 概要

表 10.1 に CAC の仕様を、図 10.1 に CAC のブロック図を示します。

表 10.1 CAC の仕様

項目	内容	
クロック周波数測定	以下のクロックの周波数を測定可能	
選択機能	デジタルフィルタ機能	
割り込み要因	 測定終了割り込み 周波数エラー割り込み オーバフロー割り込み	
消費電力低減機能	モジュールストップ状態への設定が可能	




図 10.1 CAC のブロック図

表 10.2 に CAC の入出力端子を示します。


表 10.2 CAC の入出力端子

端子名	入出力	機能
CACREF	入力	クロック周波数精度測定回路の入力端子

10.2 レジスタの説明

10.2.1 CAC コントロールレジスタ 0 (CACR0)

アドレス 0008 B000h



ビット	シンボル	ビット名	機能						
b0	CFME	クロック周波数測定イネーブルビット	0:クロック周波数測定無効 1:クロック周波数測定有効	R/W					
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W					


CFME ビット(クロック周波数測定イネーブルビット)

このビットが"1"の場合、クロック周波数測定が有効になります。

このビットを書き換えても内部回路に反映されるまでは時間がかかります。前値が内部回路に反映されていない状態でこのビットを書き換えると無視されます。書き換えが反映されたかはビットの読み出しで確認できます。

10.2.2 CAC コントロールレジスタ 1 (CACR1)

アドレス 0008 B001h



ビット	シンボル	ビット名	機能	R/W
b0	CACREFE	CACREF 端子入力イネーブル ビット	0:CACREF端子入力無効 1:CACREF端子入力有効	R/W
b3-b1	FMCS[2:0]	周波数測定クロック選択ビット	b3 b1 000:メインクロック発振器出カクロック 001:サブクロック発振器出カクロック 010:高速オンチップオシレータ出カクロック 011:低速オンチップオシレータ出カクロック 100:IWDT専用オンチップオシレータ出カクロック 101:周辺モジュールクロック(PCLKB) 上記以外は設定しないでください	R/W
b5-b4	TCSS[1:0]	タイマカウントクロックソース 選択ビット	b5 b4 0 0: 分周なしクロック 0 1: 4分周クロック 1 0:8分周クロック 1 1:32分周クロック	R/W
b7-b6	EDGES[1:0]	有効エッジ選択ビット	b7 b6 0 0: 立ち上がりエッジ 0 1: 立ち下がりエッジ 1 0: 立ち上がり/立ち下がり両エッジ 1 1: 設定しないでください	R/W

注1. CACR1レジスタは、CACR0.CFMEビットが"0"のときに設定してください。

CACREFE ビット(CACREF 端子入力イネーブルビット)

このビットが"1"の場合、CACREF端子の入力が有効になります。

FMCS[2:0] ビット(周波数測定クロック選択ビット)

このビットの設定により周波数を測定するクロックを選択できます。

TCSS[1:0] ビット (タイマカウントクロックソース選択ビット)


このビットの設定によりクロック周波数精度測定回路のカウントクロックソースを選択します。

EDGES[1:0] ビット(有効エッジ選択ビット)

このビットの設定により基準信号の有効エッジを選択できます。

10.2.3 CAC コントロールレジスタ 2 (CACR2)

アドレス 0008 B002h



ビット	シンボル	ビット名	機能	R/W
b0	RPS	基準信号選択ビット	0:CACREF端子入力 1:内部生成信号	R/W
b3-b1	RSCS[2:0]	基準信号生成クロック選択ビット	b3 b1 000:メインクロック発振器出力クロック 001:サブクロック発振器出力クロック 010:高速オンチップオシレータ出力クロック 010:低速オンチップオシレータ出力クロック 100:IWDT専用オンチップオシレータ出力クロック 101:周辺モジュールクロック(PCLKB) 上記以外は設定しないでください	R/W
b5-b4	RCDS [1:0]	基準信号生成クロック分周比選択 ビット	b5 b4 0 0:32分周クロック 0 1:128分周クロック 1 0:1024分周クロック 1 1:8192分周クロック	R/W
b7-b6	DFS[1:0]	デジタルフィルタ機能選択ビット	b7 b6 0 0: デジタルフィルタ機能無効 0 1: 周波数測定クロック 1 0: 周波数測定クロックの4分周クロック 1 1: 周波数測定クロックの16分周クロック	R/W

注1. CACR2レジスタは、CACR0.CFMEビットが"0"のときに設定してください。

RPS ビット(基準信号選択ビット)

このビットの設定により基準信号として CACREF 端子入力か内部生成信号のどちらを使用するか選択できます。

RSCS[2:0] ビット(基準信号生成クロック選択ビット)

このビットの設定により基準信号を生成するクロックソースを選択できます。

RCDS[1:0] ビット(基準信号生成クロック分周比選択ビット)


このビットの設定により基準信号生成クロックの分周比を選択します。

DFS[1:0] ビット(デジタルフィルタ機能選択ビット)

このビットの設定により、デジタルフィルタの有効/無効、サンプリングクロックを選択します。

10.2.4 CAC 割り込みコントロールレジスタ(CAICR)

アドレス 0008 B003h



ビット	シンボル	ビット名	機能	R/W
b0	FERRIE	周波数エラー割り込み許可ビット	0:周波数エラー割り込み無効 1:周波数エラー割り込み有効	R/W
b1	MENDIE	測定終了割り込み許可ビット	0:測定終了割り込み無効 1:測定終了割り込み有効	R/W
b2	OVFIE	オーバフロー割り込み許可ビット	0:オーバフロー割り込み無効 1:オーバフロー割り込み有効	R/W
b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b4	FERRFCL	FERRFフラグクリアビット	このビットを"1"にすると FERRF フラグをクリアします。 読み出すと0が読み出されます	R/W
b5	MENDFCL	MENDF フラグクリアビット	このビットを"1"にするとMENDFフラグをクリアします。 読み出すと0が読み出されます	R/W
b6	OVFFCL	OVFFフラグクリアビット	このビットを"1"にするとOVFFフラグをクリアします。 読み出すとOが読み出されます	R/W
b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

FERRIE ビット(周波数エラー割り込み許可ビット)

このビットが"1"の場合、周波数エラー割り込みを許可します。

MENDIE ビット (測定終了割り込み許可ビット)

このビットが"1"の場合、測定終了割り込みを許可します。

OVFIE ビット(オーバフロー割り込み許可ビット)

このビットが"1"の場合、オーバフロー割り込みを許可します。

FERRFCL ビット(FERRF フラグクリアビット)

このビットを"1"にすると FERRF をクリアします。

MENDFCL ビット(MENDF フラグクリアビット)

このビットを"1"にすると MENDF をクリアします。

OVFFCL ビット(OVFF フラグクリアビット)

このビットを "1" にすると OVFF をクリアします。

10.2.5 CAC ステータスレジスタ(CASTR)

アドレス 0008 B004h



ビット	シンボル	ビット名	機能	R/W
b0	FERRF	周波数エラーフラグ	[1になる条件]	R
b1	MENDF	測定終了フラグ	[1になる条件] ● 測定終了したとき [0になる条件] ● MENDFCLに"1"を書き込んだとき	R
b2	OVFF	オーバフローフラグ	[1になる条件] ● カウンタがオーバフローしたとき [0になる条件] ● OVFFCLに"1"を書き込んだとき	R
b7-b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

FERRF フラグ(周波数エラーフラグ)

クロックの周波数が設定値を外れたとき"1"になります。

MENDF フラグ(測定終了フラグ)


測定終了したとき"1"になります。

OVFF フラグ(オーバフローフラグ)

カウンタがオーバフローしたとき"1"になります。

10.2.6 CAC 上限値設定レジスタ(CAULVR)

アドレス 0008 B006h




CAULVR レジスタは周波数の上限値を格納する 16 ビットの読み出し/書き込み可能なレジスタです。 CACRO.CFME ビットが "0" のときに設定してください。

デジタルフィルタ、エッジ検出回路と CACREF 端子入力信号の位相差により CACNTBR レジスタに保持されるカウンタ値がずれることがありますので余裕をもった値を設定してください。

10.2.7 CAC 下限値設定レジスタ (CALLVR)

アドレス 0008 B008h




CALLVR レジスタは周波数の下限値を格納する 16 ビットの読み出し/書き込み可能なレジスタです。 CACRO.CFME ビットが "0" のときに設定してください。

デジタルフィルタ、エッジ検出回路と CACREF 端子入力信号の位相差により CACNTBR レジスタに保持 されるカウンタ値がずれることがありますので余裕をもった値を設定してください。

10.2.8 CAC カウンタバッファレジスタ(CACNTBR)

アドレス 0008 B00Ah



基準信号の有効エッジが入力されたときのカウンタ値を保持する16ビットの読み出し専用レジスタです。

10.3 動作説明

10.3.1 CACREF 端子入力を基準にクロック周波数を測定

図 10.2 に CACREF 端子入力を基準としたクロック周波数精度測定回路の動作例を示します。 クロック周波数精度測定回路は、クロック周波数測定時、以下のように動作します。

- (1) CACR2.RPS ビットを "0"、CACR1.CACREFE ビットを "1" にした状態で CACR0.CFME ビットに "1" を 書き込むと、CACREF 端子入力を基準としたクロック周波数測定が有効になります。
- (2) CFME ビットに "1" を書き込み後、CACREF 端子から CACR1.EDGES[1:0] ビットで選択した有効エッジ が入力されるとタイマのカウントアップが開始します。
- (3) 次の有効エッジが入力されると、カウンタ値を CACNTBR レジスタに保持し、CAULVR レジスタおよび CALLVR レジスタと比較をします。CACNTBR レジスタ \leq CAULVR レジスタかつ CACNTBR レジスタ \geq CALLVR レジスタのときはクロック周波数が正常なので CASTR.MENDF フラグだけが "1" にセットされます。また、CAICR.MENDIE ビットを "1" に設定している場合は、測定終了割り込みが発生します。
- (4) 次の有効エッジが入力されると、カウンタ値を CACNTBR レジスタに保持し、CAULVR レジスタおよび CALLVR レジスタと比較をします。CACNTBR レジスタ> CAULVR レジスタのときはクロック周波数が異常なので CASTR.FERRF フラグが "1" にセットされます。また、CAICR.FERRIE ビットを "1" に設定している場合は、周波数エラー割り込みが発生します。さらに CASTR.MENDF フラグも "1" にセットされます。また、CAICR.MENDIE ビットを "1" に設定している場合は、測定終了割り込みが発生します。
- (5) 次の有効エッジが入力されると、カウンタ値を CACNTBR レジスタに保持し、CAULVR レジスタおよび CALLVR レジスタと比較をします。CACNTBR レジスタ CALLVR レジスタのときはクロック周波数が異常なので CASTR.FERRF フラグが "1" にセットされます。また、CAICR.FERRIE ビットを "1" に設定している場合は、周波数エラー割り込みが発生します。さらに CASTR.MENDF フラグも "1" にセットされます。また、CAICR.MENDIE ビットを "1" に設定している場合は、測定終了割り込みが発生します。
- (6) CACR0.CFME ビットが "1" の間は、有効エッジが入力されるたびにカウンタ値を CACNTBR レジスタ に保持し、CAULVR レジスタおよび CALLVR レジスタと比較をします。CACR0.CFME ビットに "0" を 書き込むと、カウンタをクリアしカウントアップが停止します。




図 10.2 CACREF 端子入力を基準としたクロック周波数精度測定回路の動作例

10.3.2 他のクロックソースを基準にクロック周波数を測定

図 10.3 に他のクロックソースを基準としたクロック周波数精度測定回路の動作例を示します。 クロック周波数精度測定回路は、クロック周波数測定時、以下のように動作します。

- (1) CACR2.RPS ビットを "1" に設定した状態で CACR0.CFME ビットに "1" を書き込むと、他のクロック ソースを基準としたクロック周波数測定が有効になります。
- (2) CFME ビットに "1" を書き込み後、CACR2.RSCS[2:0] ビットで選択したクロックソースを元に CACR1.EDGES[1:0] ビットで選択した有効エッジが入力されるとタイマのカウントアップが開始します。
- (3) 次の有効エッジが入力されると、カウンタ値を CACNTBR レジスタに保持し、CAULVR レジスタおよび CALLVR レジスタと比較をします。CACNTBR レジスタ \leq CAULVR レジスタかつ CACNTBR レジスタ \geq CALLVR レジスタのときはクロック周波数が正常なので CASTR.MENDF フラグだけが "1" にセットされます。また、CAICR.MENDIE ビットを "1" に設定している場合は、測定終了割り込みが発生します。
- (4) 次の有効エッジが入力されると、カウンタ値を CACNTBR レジスタに保持し、CAULVR レジスタおよび CALLVR レジスタと比較をします。CACNTBR レジスタ > CAULVR レジスタのときはクロック周波数が異常なので CASTR.FERRF フラグが "1" にセットされます。また、CAICR.FERRIE ビットを "1" に設定している場合は、周波数エラー割り込みが発生します。さらに CASTR.MENDF フラグも "1" にセットされます。また、CAICR.MENDIE ビットを "1" に設定している場合は、測定終了割り込みが発生します。
- (5) 次の有効エッジが入力されると、カウンタ値を CACNTBR レジスタに保持し、CAULVR レジスタおよび CALLVR レジスタと比較をします。CACNTBR レジスタ CALLVR レジスタのときはクロック周波数が異常なので CASTR.FERRF フラグが "1" にセットされます。また、CAICR.FERRIE ビットを "1" に設定している場合は、周波数エラー割り込みが発生します。さらに CASTR.MENDF フラグも "1" にセットされます。また、CAICR.MENDIE ビットを "1" に設定している場合は、測定終了割り込みが発生します。
- (6) CACRO.CFME ビットが "1" の間は、有効エッジが入力されるたびにカウンタ値を CACNTBR レジスタ に保持し、CAULVR レジスタおよび CALLVR レジスタと比較をします。CACRO.CFME ビットに "0" を書き込むと、カウンタをクリアしカウントアップが停止します。




図 10.3 他のクロックソースを基準としたクロック周波数精度測定回路の動作例

10.3.3 CACREF 端子のデジタルフィルタ機能

CACREF 端子はデジタルフィルタ機能を持っています。デジタルフィルタ機能は、設定したサンプリング 周期に応じて3回サンプリングした端子のレベルが一致した場合、内部に一致したレベルを伝達し、再度3回のサンプリングした端子レベルが一致するまで内部へは同じレベルを伝達し続けます。

デジタルフィルタ機能はデジタルフィルタ機能の有効/無効とサンプリングクロックが設定できます。 デジタルフィルタと CACREF 端子入力信号の位相差により CACNTBR レジスタに保持されるカウンタ値 は、最大サンプリングクロック1周期分の誤差があります。

カウントソースクロックに分周クロックを選択している場合は、以下の計算式でカウント値誤差を表すことができます。

カウント値誤差= (カウントソースクロック1周期) / (サンプリングクロック1周期)

10.4 割り込み要求

クロック周波数精度測定回路が生成する割り込み要求には、周波数エラー割り込み、測定終了割り込みおよびオーバフロー割り込みの3種類があります。各割り込み要因が発生すると各ステータスフラグが"1"にセットされます。表 10.3 にクロック周波数精度測定回路割り込み要求を示します。

表 10.3 クロック周波数精度測定回路割り込み要求

割り込み要求	割り込み許可ビット	ステータスフラグ	割り込み要因
周波数エラー割り込み	CAICR.FERRIE	CASTR.FERRF	CACNTBR レジスタをCAULVR レジスタおよびCALLVR レジスタと比較をした結果がCACNTBR レジスタ>CAULVR レジスタまたはCACNTBR レジスタ <callvr td="" レジスタのとき<=""></callvr>
測定終了割り込み	CAICR.MENDIE	CASTR.MENDF	基準信号の有効エッジが入力されたとき ただし、CACRO.CFME ビットを"1"に書き込み後、1回目の有効 エッジでは測定終了割り込みは発生しない。
オーバフロー割り込み	CAICR.OVFIE	CASTR.OVFF	カウンタがオーバフローしたとき

10.5 使用上の注意事項

10.5.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ C (MSTPCRC) により、クロック周波数精度測定回路の動作禁止/許可を設定することが可能です。初期値では、クロック周波数精度測定回路の動作は停止します。モジュールストップ状態を解除することにより、レジスタのアクセスが可能になります。詳細は「11. 消費電力低減機能」を参照してください。

11. 消費電力低減機能

11.1 概要

本 MCU には、消費電力低減機能としてクロックの切り替えによる消費電力の低減、モジュールストップ機能、通常動作時の低消費電力機能、および低消費電力状態への遷移機能があります。

表 11.1 に消費電力低減機能の仕様を、表 11.2 に低消費電力状態への遷移条件と CPU や周辺モジュールなどの状態および各モードの解除方法を示します。

リセット後は、通常のプログラム動作で DTC、RAM 以外のモジュールは停止状態になります。

表11.1 消費電力低減機能の仕様

項目	内容
クロックの切り替えによる消費 電力の低減	システムクロック(ICLK)、周辺モジュールクロック(PCLKB)、S12AD用クロック(PCLKD)、FlashIFクロック(FCLK)に対し、個別に分周比を設定することが可能 ^(注1)
モジュールストップ機能	周辺モジュールごとに機能を停止させることが可能
低消費電力状態への遷移機能	CPU、周辺モジュール、発振器を停止させる低消費電力状態にすることが可能
低消費電力状態	スリープモードディープスリープモードソフトウェアスタンバイモード
動作電力低減機能	 動作周波数、動作電圧範囲に応じて動作電力制御モードを選択することにより、通常動作時、スリープモード時およびディープスリープモード時の消費電力を低減することが可能 動作電力制御状態:3種類高速動作モード中速動作モード低速動作モード低速動作モード


注1. 詳細は「9. クロック発生回路」を参照してください。

各モードにおける遷移および解除方法と動作状態 表 11.2

遷移および解除方法と動作状態	スリープモード	ディープスリープモード	ソフトウェア スタンバイモード
遷移方法	制御レジスタ+命令	制御レジスタ+命令	制御レジスタ+命令
リセット以外の解除方法	割り込み	割り込み	割り込み ^(注1)
解除後の状態 (注2)	プログラム実行状態 (割り込み処理)	プログラム実行状態 (割り込み処理)	プログラム実行状態 (割り込み処理)
メインクロック発振器	動作可能	動作可能	停止
サブクロック発振器	動作可能	動作可能	動作可能
高速オンチップオシレータ	動作可能	動作可能	停止
低速オンチップオシレータ	動作可能	動作可能	停止
IWDT専用オンチップオシレータ	動作可能 ^(注3)	動作可能 ^(注3)	動作可能 ^(注3)
PLL	動作可能	動作可能	停止
CPU	停止 (保持)	停止 (保持)	停止 (保持)
RAM0 (0000 0000h ~ 0000 3FFFh)	動作可能 (保持)	停止 (保持)	停止 (保持)
DTC	動作可能 ^(注5)	停止 (保持)	停止 (保持)
フラッシュメモリ	動作	停止 (保持)	停止 (保持)
独立ウォッチドッグタイマ(IWDT)	動作可能 ^(注3)	動作可能 ^(注3)	動作可能 ^(注3)
リアルタイムクロック(RTC)	動作可能	動作可能	動作可能
電圧検出回路(LVD)	動作可能	動作可能	動作可能
パワーオンリセット回路	動作	動作	動作
周辺モジュール	動作可能	動作可能	停止(保持)(注4)
I/Oポート	動作	動作 (注7)	保持
RTCOUT出力	動作可能	動作可能	動作可能
CLKOUT出力	動作可能	動作可能	動作可能 (注6)

動作可能は、制御レジスタ設定によって動作/停止を制御可能であることを示します。 停止(保持)は、内部レジスタ値保持、内部状態は動作中断を示します。

- 注1. 外部端子割り込み (NMI、IRQ0~IRQ7)、周辺機能割り込み (RTCアラーム、RTC周期、IWDT、電圧監視、USB)
- 注2. RES#端子リセット、パワーオンリセット、電圧監視リセット、独立ウォッチドッグタイマリセットによる解除は除きます。 RES#端子リセット、パワーオンリセット、電圧監視リセット、独立ウォッチドッグタイマリセットによる解除の場合は、リ セット状態に遷移します。
- 注3. IWDTオートスタートモード時、オプション機能選択レジスタ0のIWDTスリープモードカウント停止制御ビット (OFSO.IWDTSLCSTP)の設定により、動作/停止を選択することができます。IWDTオートスタートモードではないとき、 IWDT カウント停止コントロールレジスタのスリープモードカウント停止制御ビット(IWDTCSTPR.SLCSTP)の設定によ り、動作/停止を選択することができます。
- 注4. 周辺モジュールは状態を保持します。 注5. スリープモード中は、システム制御関連のレジスタ(「表5.1 I/Oレジスタアドレス一覧」のモジュールシンボル欄に SYSTEMと記載のレジスタ)への書き込みは禁止です。
- 注6. クロック出力ソース選択ビット(CKOCR.CKOSEL[2:0]) = 011b(サブクロック発振器)以外を選択している場合は、停止し ます。
- 注7. ELCのポートBのイベントリンク動作はできません。



- 移行せず、割り込み例外処理を実行します。
- 注2. 外部端子割り込み (NMI、IRQ0~IRQ7)、周辺機能割り込み (RTCアラーム、RTC周期、IWDT、電圧監視、USB)。
- 注3. RESET状態からの遷移はノーマルモードのLOCOクロックソースとなります。
- 注4. スリープモード、ディープスリープモード、ソフトウェアスタンバイモードから割り込みにより通常動作モードへ移行し ます。

その際スリープモードに関しては復帰後のクロックソースを選択することが可能です。詳細はRSTCLKCRレジスタのレ ジスタ説明を参照ください。

またディープスリープモードとソフトウェアスタンバイモードに関しては復帰時と復帰前は同じクロックソースとなりま

すべての状態において、RES#端子リセット、パワーオンリセット、電圧監視リセット、IWDTリセットおよびソフトウェアリセッ トが発生するとリセット状態に遷移します。

図 11.1 モード遷移




図 11.2 動作モード

- ソフトウェアスタンバイモードに遷移した場合に、サブクロック発振器の停止は行いません。
- スリープモードからはスリープモードへ遷移する前の動作状態に戻ることができます。ただし、低速動作モードからスリープモードへ遷移した場合は低速動作モードへ遷移する前の状態へ遷移することができます。
- リセット解除後は高速動作モードで動作開始します。

表11.3 各動作モードでの発振器の使用可否

	PLL	НОСО	LOCO	ILOCO	メインクロック 発振器	サブクロック 発振器
高速動作モード	O ^(注 1)	0	0	0	0	0
中速動作モード	〇 (注 1)	0	0	0	0	0
低速動作モード	×	×	×	0	×	0

〇:使用可能

×:使用不可能

注1. PLLは電源電圧が2.4V以上で使用可能です。

11.2 レジスタの説明

11.2.1 スタンバイコントロールレジスタ (SBYCR)

アドレス 0008 000Ch

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	SSBY	_	_	_	_			_	_		_	_	-	_	-	_
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b14-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b15	SSBY	ソフトウェアスタンバイ ビット	0:WAIT命令実行後、スリープモードまたはディープスリープモードに 遷移 1:WAIT命令実行後、ソフトウェアスタンバイモードに遷移	R/W

注. このレジスタはPRCR.PRC1 ビットを"1"(書き込み許可)にした後で書き換えてください。

SSBY ビット(ソフトウェアスタンパイビット)

WAIT 命令実行後の遷移先を設定します。

SSBY ビットが "1" の状態で WAIT 命令を実行すると、ソフトウェアスタンバイモードへ遷移します。 なお、割り込みによってソフトウェアスタンバイモードが解除され通常モードに遷移したときは、SSBY ビットは "1" のままです。 SSBY ビットを "0" にするときは "0" を書いてください。

発振停止検出コントロールレジスタの発振停止検出機能許可ビット(OSTDCR.OSTDE)が"1"のときは、SSBY ビットに設定された値は無効になります。SSBY ビットが"1"のときも、WAIT 命令実行後は、スリープモードまたはディープスリープモードに遷移します。

11.2.2 モジュールストップコントロールレジスタ A(MSTPCRA)

アドレス 0008 0010h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	_		_	MSTPA 28	_	_		_	_	_	_	_	MSTPA 19	_	MSTPA 17	-
リセット後の値	1	1	1	0	1	1	1	1	1	1	1	1	1	1	1	1
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	MSTPA 15		_	_	_	_	MSTPA 9	_	_	_	_	_	_	_	_	_
リセット後の値	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

ビット	シンボル	ビット名	機能	R/W
b8-b0	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b9	MSTPA9	マルチファンクションタイマパルス ユニット2モジュール ストップ設定ビット	対象モジュール: MTU (MTU0~MTU5) 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
b14-b10	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b15	MSTPA15	コンペアマッチタイマ(ユニットO) モジュールストップ設定ビット	対象モジュール: CMTユニット0 (CMT0、CMT1) 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
b16	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b17	MSTPA17	12ビットA/Dコンバータモジュール ストップ設定ビット	対象モジュール: S12AD 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
b18	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b19	MSTPA19	D/Aコンバータモジュールストップ設定 ビット	対象モジュール: DA 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
b27-b20	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b28	MSTPA28	データトランスファコントローラ モジュールストップ設定ビット	対象モジュール: DTC 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
b31-b29	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W

注. このレジスタはPRCR.PRC1ビットを"1"(書き込み許可)にした後で書き換えてください。

11.2.3 モジュールストップコントロールレジスタ B(MSTPCRB)

アドレス 0008 0014h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	_	MSTPB 30	_		_	MSTPB 26	-	_	MSTPB 23	_	MSTPB 21	_	MSTPB 19	_	MSTPB 17	_
リセット後の値	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	_	_	_	_	_	_	MSTPB 9	_	_	MSTPB 6	_	MSTPB 4	_	_	_	-
リセット後の値	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

ビット	シンボル	ビット名	機能	R/W
b3-b0	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b4	MSTPB4	シリアルコミュニケーション インタフェース SClf モジュール ストップ設定ビット	対象モジュール: SCIf (SCI12) 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
b5	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b6	MSTPB6	DOCモジュールストップ設定ビット	対象モジュール: DOC 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
b8-b7	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b9	MSTPB9	ELCモジュールストップ設定ビット	対象モジュール: ELC 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
b16-b10	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b17	MSTPB17	シリアルペリフェラルインタフェース 0 モジュールストップ設定ビット	対象モジュール:RSPI0 0:モジュールストップ状態の解除 1:モジュールストップ状態へ遷移	R/W
b18	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b19 (注1)	MSTPB19	USB0モジュールストップ設定ビット	対象モジュール: USB0 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
b20	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b21	MSTPB21	I ² Cバスインタフェース0モジュール ストップ設定ビット	対象モジュール: RIIC0 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
b22	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b23	MSTPB23	CRC演算器モジュールストップ設定 ビット	対象モジュール: CRC 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
b25-b24	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b26	MSTPB26	シリアルコミュニケーション インタフェース5モジュールストップ 設定ビット	対象モジュール: SCI5 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
b29-b27	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b30	MSTPB30	シリアルコミュニケーション インタフェース1モジュールストップ 設定ビット	対象モジュール: SCI1 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
b31	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W

注. このレジスタはPRCR.PRC1ビットを"1"(書き込み許可)にした後で書き換えてください。

注1. 本ビットの書き換えは、本ビットによって制御するクロックの発振が安定しているときに行ってください。本ビットを書き変えた後、ソフトウェアスタンバイモードに遷移する場合は、書き換え後UCLKで2サイクル経過したのち、WAIT命令を実行してください。

11.2.4 モジュールストップコントロールレジスタ C (MSTPCRC)

アドレス 0008 0018h

	b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
	DSLPE	_	1	1	ı	ı	l	_	ı	_	_	_	MSTPC 19	_		
リセット後の値	0	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	_	_	-	-	_	_	_	_	_	_	_	_	_	_	_	MSTPC 0
リセット後の値	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	0

ビット	シンボル	ビット名	機能	R/W
b0	MSTPC0	RAMO モジュールストップ設定ビット ^(注1)	対象モジュール:RAM0(0000 0000h~0000 FFFFh) 0:RAM0動作 1:RAM0停止	R/W
b18-b1	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b19	MSTPC19	クロック周波数精度測定回路モジュールストップ設定ビット (注2)	対象モジュール: CAC 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
b30-b20	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b31	DSLPE	ディープスリープモード許可ビット	0:ディープスリープモード禁止 1:ディープスリープモード許可	R/W


- 注. このレジスタはPRCR.PRC1ビットを"1"(書き込み許可)にした後で書き換えてください。
- 注1. RAMアクセス中に該当するMSTPC0ビットを"1"にしないでください。また、MSTPC0ビットが"1"の状態で、該当するRAMにアクセスしないでください。
- 注2. MSTPC19ビットの書き換えは、本ビットによって制御するクロックの発振が安定しているときに行ってください。本ビットを書き換えた後、ソフトウェアスタンバイモードに遷移する場合は、書き換え後、そのときに発振している発振器のうち、最も遅いクロックを出力する発振器の出力クロックで2サイクル経過したのち、WAIT命令を実行してください。

DSLPE ビット(ディープスリープモード許可ビット)

DSLPE ビットにて、ディープスリープモードへの移行の許可または禁止を設定します。DSLPE ビットを "1" にし、SBYCR.SSBY ビットおよび MSTPCRA.MSTPA28 ビットが所定の条件を満たした状態で、CPU が WAIT 命令を実行した場合、ディープスリープモードに移行します。詳細は「11.6.2 ディープスリープモード」を参照してください。

11.2.5 動作電力コントロールレジスタ (OPCCR)

アドレス 0008 00A0h



ビット	シンボル	ビット名	機能	R/W
b2-b0	OPCM[2:0]	動作電力制御モード 選択ビット	b2 b0 000:高速動作モード 010:中速動作モード 上記以外は設定しないでください	R/W
b3	_	予約ビット	読むと"O"が読めます。書く場合、"O"としてください	R/W
b4	OPCMTSF	動作電力制御モード 遷移状態フラグ	0:遷移完了 1:遷移中	R
b7-b5	_	予約ビット	読むと"O"が読めます。書く場合、"O"としてください	R/W

注. このレジスタはPRCR.PRC1ビットを"1"(書き込み許可)にした後で書き換えてください。

OPCCR レジスタは、通常動作モード、スリープモード、ディープスリープモード時の消費電力を低減させるためのレジスタです。

OPCCR レジスタの設定によって、使用する動作周波数、動作電圧に応じて消費電力を低減させることができます。

以下に該当する場合、OPCCR レジスタの書き換えは無効になります。

- OPCCR.OPCMTSF フラグが "1" (遷移中) のとき
- スリープモードへ移行するための WAIT 命令実行から、スリープモードから通常動作へ復帰するまでの期間
- ディープスリープモードへ移行するための WAIT 命令実行から、ディープスリープモードから通常動作 へ復帰するまでの期間
- SOPCCR.SOPCM ビットが "1" (低速動作モード) のとき

フラッシュメモリがプログラム / イレーズ (P/E) 中は、OPCCR レジスタのライトアクセスはできません。書き込みは無効になります。

動作電力制御モードへの遷移手順は、「11.5 動作電力低減機能」を参照してください。

なお、動作電力制御モードへの遷移中(OPCCR.OPCMTSFフラグが"1")は、E2データフラッシュから 正しい値が読み出せません。DTC 転送を使用してE2データフラッシュを読み出す設定をしている場合は、 OPCCR.OPCM[2:0] ビットを書き換える前にDTC モジュールを停止させてください。

スリープモード中、またはモード遷移中は、システム制御関連のレジスタ (「表 5.1 I/O レジスタアドレス一覧」のモジュールシンボル欄に SYSTEM と記載のレジスタ) への書き込みは禁止です。

OPCM[2:0] ビット(動作電力制御モード選択ビット)

通常動作モード、スリープモード、ディープスリープモード時の動作電力制御モードを選択します。 **表 11.4** に動作電力制御モードと OPCM[2:0] ビットおよび SOPCM ビット設定値と、動作周波数範囲・動作電圧範囲の関係を示します。


OPCMTSF フラグ (動作電力制御モード遷移状態フラグ)

動作電力制御モード切り替え時の切り替え制御状態を表します。

OPCM[2:0] ビットの値を書き換えると "1" になり、モード遷移が完了すると "0" になります。このフラグが "0" になったことを確認してから次の処理を行ってください。また、OPCM[2:0] ビットの書き換えは、このフラグが "0" のときに行ってください。

11.2.6 サブ動作電力コントロールレジスタ(SOPCCR)

アドレス 0008 00AAh



ビット	シンボル	ビット名	機能	R/W
b0	SOPCM	サブ動作電力制御モード選択 ビット	0:高速動作モードまたは中速動作モード ^(注1) 1:低速動作モード	R/W
b3-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b4	SOPCMTSF	サブ動作電力制御モード遷移 状態フラグ	0 : 遷移完了 1 : 遷移中	R
b7-b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注. このレジスタはPRCR.PRC1ビットを"1"(書き込み許可)にした後で書き換えてください。

注1. OPCCR.OPCM[2:0]の設定による。

SOPCCR レジスタは、低速動作モードへの遷移を制御し、通常動作モード、スリープモード時、ディープスリープモード時の消費電力を低減させるためのレジスタです。

SOPCCR レジスタの設定によって、低速動作モードへ遷移、または低速動作モードから復帰することができます。

低速動作モードはサブクロック発振器専用の動作モードです。

低速動作モード中(SOPCM=1のとき)はOPCCRレジスタの書き換えは無効になります。

以下に該当する場合、SOPCCR レジスタの書き換えは無効になります。

- SOPCCR.SOPCMTSF フラグが "1" (遷移中) のとき
- スリープモードへ遷移するための WAIT 命令実行から通常動作へ復帰するまでの期間
- ディープスリープモードへ移行するための WAIT 命令実行から、ディープスリープモードから通常動作 へ復帰するまでの期間

フラッシュメモリが P/E 中はこのレジスタのライトアクセスはできません。書き込みは無効になります。 動作電力制御モードへの遷移手順は「11.5 動作電力低減機能」を参照してください。

なお、動作電力制御モードへの遷移中(SOPCCR.SOPCMTSF フラグが"1")は、E2 データフラッシュから正しい値が読み出せません。DTC 転送を使用して E2 データフラッシュを読み出す設定をしている場合は、SOPCCR.SOPCM ビットを書き換える前に DTC モジュールを停止させてください。

スリープモード中、またはモード遷移中は、システム制御関連のレジスタ (「表 5.1 I/O レジスタアドレス一覧」のモジュールシンボル欄に SYSTEM と記載のレジスタ) への書き込みは禁止です。

SOPCM ビット(サブ動作電力制御モード選択ビット)

通常動作モード、スリープモード、ディープスリープモード時の動作電力制御を選択します。 このビットに"1"を設定すると低速動作モードに遷移します。"0"に設定すると、低速動作モードへ遷移 する前の動作モード (OPCCR.OPCM[2:0] に設定されている動作モード) に戻ります。

表 11.4 に動作電力制御モードと OPCM[2:0] ビットおよび SOPCM ビット設定値と、動作周波数範囲・動作電圧範囲の関係を示します。

SOPCMTSF フラグ(サブ動作電力制御モード遷移状態フラグ)

サブ動作電力制御モード切り替え時の切り替え制御状態を表します。

SOPCM ビットの値を書き換えると "1" になり、モード遷移が完了すると "0" になります。このフラグが "0" になったことを確認してから次の処理を行ってください。また、**SOPCM** ビットの書き換えは、このフラグが "0" のときに行ってください。

表 11.4 に動作電力制御モードと OPCM[2:0] ビットおよび SOPCM ビット設定値と、動作周波数範囲・動作電圧範囲の関係を示します。

表 11.4 動·	作電力制御モー	ドと動作周波数範囲・	動作電圧範囲の関係
-----------	---------	------------	-----------

	0.0014					動作周波数範圍	#			
動作電力制御 モード	OPCM [2:0] ビット	SOPCM ビット	動作電圧 範囲	フラッシュメモリ リード時 フラッシュ メモリ P/EF						
	1			ICLK	FCLK	PCLKD	PCLKB	FCLK		
高速動作モード	000b	0	2.7 ~ 3.6V	~ 32MHz	~ 32MHz	~ 32MHz	~ 32MHz	1MHz ~ 32MHz		
			2.4 ~ 2.7V	~ 16MHz	~ 16MHz	~ 16MHz	~ 16MHz	_		
			1.8 ~ 2.4V	~ 8MHz	~ 8MHz	~ 8MHz	~ 8MHz	_		
中速動作モード	010b	0	2.4 ~ 3.6V	~ 12MHz	~ 12MHz	~ 12MHz	~ 12MHz	1MHz ~ 12MHz		
			1.8 ~ 2.4V	~ 8MHz	~ 8MHz	~ 8MHz	~ 8MHz	1MHz ~ 8MHz		
低速動作モード	000b	1	1.8 ~ 3.6V	~ 32.768kHz	~ 32.768kHz	~ 32.768kHz	~ 32.768kHz	_		
	010b	1	1.8 ~ 3.6V							

注. フラッシュメモリP/E時、FCLKを4MHz未満で使用する場合は、設定可能な周波数は1MHz、2MHz、3MHzです。

各動作電力制御モードについて以下に説明します。

• 高速動作モード

FLASH リード時の最高動作周波数は、ICLK、FCLK、PCLKD、PCLKB が 32MHz です。FLASH リード時の動作電圧範囲は $1.8V\sim3.6V$ です。ただし、 $2.4V\sim2.7V$ 未満の電圧範囲での FLASH リード時の最高動作周波数は、ICLK、FCLK、PCLKD、PCLKB とも 16MHz に制限されます。また、 $1.8V\sim2.4V$ 未満の電圧範囲での FLASH リード時の最高動作周波数は、ICLK、FCLK、PCLKD、PCLKB とも 8MHz に制限されます。

P/E 時の動作周波数範囲は $1 \sim 32 MHz$ 、動作電圧範囲は $2.7V \sim 3.6V$ です。

リセット解除後は、本モードで起動します。

図 11.3 に高速動作モードにおける動作電圧と動作周波数の関係を示します。




図 11.3 高速動作モードにおける動作電圧と動作周波数の関係

注. フラッシュメモリ P/E 時、FCLK を 4MHz 未満で使用する場合は、設定可能な周波数は 1MHz、2MHz、3MHz です。

• 中速動作モード

高速動作モードよりも低速動作向けに消費電力を低減したモードです。

FLASH リード時の最高動作周波数は、ICLK、FCLK、PCLKD、PCLKB が 12MHz です。FLASH リード時の動作電圧範囲は $1.8V\sim3.6V$ です。ただし、 $1.8V\sim2.4V$ 未満の電圧範囲での FLASH リード時の最高動作周波数は、ICLK、FCLK、PCLKD、PCLKB とも 8MHz に制限されます。

P/E 時は、動作周波数範囲が $1\sim12 MHz$ 、動作電圧範囲が $1.8V\sim3.6V$ となります。ただし、 $1.8V\sim2.4V$ 未満の電圧範囲での P/E 時の最大動作周波数は 8MHz に制限されます。

同条件(周波数・電圧)で同じ動作をさせる場合、高速動作モードよりも消費電力を低減できます。 中速動作モード選択時には以下の制限事項があります。

• PLL は 2.4V 以上で使用可能です。

図 11.4 に中速動作モードにおける動作電圧と動作周波数の関係を示します。




図 11.4 中速動作モードにおける動作電圧と動作周波数の関係

注. フラッシュメモリ P/E 時、FCLK を 4MHz 未満で使用する場合は、設定可能な周波数は 1MHz、2MHz、3MHz です。

• 低速動作モード

SOPCCR レジスタの SOPCM ビットに "1" を書くことにより、低速動作モードに遷移します。低速動作モード中に OPCM の設定を変更することはできません。低速動作モードは 32.768kHz のサブ発振器専用の動作モードです。

FLASH リード時の最高動作周波数は、ICLK、FCLK、PCLKD、PCLKB とも 32.768kHz で、動作電圧範囲は、 $1.8V \sim 3.6V$ です。

低速動作モード選択時には以下の制限事項があります。

- フラッシュメモリの P/E 動作は禁止です。
- PLL、メインクロック発振器、LOCO 及び HOCO は使用禁止です。
- 注. PLLCR2.PLLEN ビットが "0" (PLL 動作) のとき、SOPCM ビットへの "1" 書き込みは無効になります。 "HOCOCR.HCSTP ビットが "0" (HOCO 動作) のとき、SOPCM ビットへの "1" 書き込みは無効になります。 MOSCCR.MOSTP ビットが "0" (MOSC 動作) のとき、SOPCM ビットへの "1" 書き込みは無効になります。 LOCOCR.LCSTP ビットが "0" (LOCO 動作) のとき、SOPCM ビットに "1" を書き込まないでください。

図 11.5 に低速動作モードにおける動作電圧と動作周波数の関係を示します。




図 11.5 低速動作モードにおける動作電圧と動作周波数の関係

11.2.7 スリープモード復帰クロックソース切り替えレジスタ (RSTCKCR)

アドレス 0008 00A1h



ビット	シンボル	ビット名	機能	R/W
b2-b0	RSTCKSEL [2:0]	スリープモード復帰クロック ソース選択ビット	b2 b0 0 0 0: LOCO選択 0 0 1: HOCO選択 ^(注1) 0 1 0: メインクロック発振器選択 RSTCKENビットが"1"のとき、上記以外は設定しないでください	R/W
b6-b3		予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b7	RSTCKEN	スリープモード復帰クロック ソース切り替え許可ビット	0:スリープモード解除時クロックソース切り替え無効 1:スリープモード解除時クロックソース切り替え有効	R/W

注. このレジスタはPRCR.PRC1ビットを"1"(書き込み許可)にした後で書き換えてください。

注1. HOCOは復帰先が高速動作モード時のみ選択可能です。

RSTCKCR レジスタは、スリープモード解除時のクロックソース切り替えの制御を行うレジスタです。 RSTCKCR レジスタの設定によってスリープモードから復帰する場合、復帰するクロックソースに対応したメインクロック発振器コントロールレジスタのメインクロック停止ビット(MOSCCR.MOSTP)、高速オンチップオシレータコントロールレジスタの HOCO 停止ビット(HOCOCR.HCSTP)、低速オンチップオシレータコントロールレジスタの LOCO 停止ビット(LOCOCR.LCSTP)は、自動的に動作状態に書き換えられます。また、RSTCKSEL[2:0] ビットの値が自動的にシステムクロックコントロールレジスタ 3 のクロックソース選択ビット(SCKCR3.CKSEL[2:0])にリロードされます。

RSTCKSEL[2:0] ビット(スリープモード復帰クロックソース選択ビット)

スリープモード解除時のクロックソースを選択します。

RSTCKSEL[2:0] ビットでのクロックソース選択は、RSTCKEN ビットが "1" の場合のみ有効です。

図 11.2 の動作モードで、スリープモードから高速動作モードへ復帰する場合は、LOCO、HOCO、メインクロック発振器が選択可能です。また、スリープモードから中速動作モードへ復帰する場合は、LOCO、メインクロック発振器が選択可能です。ただし、この場合、各クロック(ICLK、FCLK、PCLKD、PCLKB)の周波数は電源電圧が 2.4V 以上では 12MHz 以下に、2.4V 未満では 8MHz 以下にしてください。

表11.5 スリープモードから高速動作モードおよび中速動作モードへ復帰する場合

スリープ時の動作モード	スリープ時の クロックソース	RSTCKSEL	復帰後の 動作モード	復帰後のクロックソース
高速動作モードまたは、 高速動作モードから遷移 した低速動作モード	サブクロック発振器	000b (LOCO)	高速動作モード	LOCO
		001b (HOCO)		НОСО
		010b(メインクロック発振器)		メインクロック発振器
中速動作モードまたは、 中速動作モードから遷移 した低速動作モード	サブクロック発振器	000b (LOCO)	中速動作モード	LOCO
		010b(メインクロック発振器)		メインクロック発振器 (注1)

注1. 各クロック(ICLK、FCLK、PCLKD、PCLKB)の周波数は電源電圧が2.4V以上では12MHz以下に、2.4V未満では8MHz以下 にしてください。

RSTCKEN ビット(スリープモード復帰クロックソース切り替え許可ビット)

スリープモード解除時のクロックソース切り替えの有効/無効を制御します。

本ビットを有効に設定した状態でスリープモードから復帰する場合は、SOPCCR レジスタの SOPCM ビットは自動的に "0" (中速動作モードまたは高速動作モード) に書き換わります。

分周設定(SCKCR レジスタ)の値は保持されます。

スリープモードから中速動作モードへメインクロック発振器を選択して復帰する場合は、各クロックの周波数は電源電圧が 2.4V 以上では 12MHz 以下に、2.4V 未満では 8MHz 以下になるようにしてください。

11.3 クロックの切り替えによる消費電力の低減

SCKCR.FCK[3:0], ICK[3:0], PCKB[3:0], PCKD[3:0] ビットを設定すると、クロック周波数が切り替わります。CPU、DTC、ROM、RAM は、ICK[3:0] ビットで設定した動作クロックで動作します。

周辺モジュールは、PCKB[3:0]、PCKD[3:0] ビットで設定した動作クロックで動作します。フラッシュインタフェースは FCK[3:0] ビットで設定した動作クロックで動作します。 詳細は「9. **クロック発生回路**」を参照してください。

11.4 モジュールストップ機能

モジュールストップ機能は、内蔵周辺モジュール単位で設定することができます。

MSTPCRA \sim MSTPCRC レジスタに対応する MSTPmi ビット ($m=A \sim C$ 、 $i=31 \sim 0$) を "1" にすると、モジュールは動作を停止してモジュールストップ状態へ遷移します。このとき CPU は独立して動作を継続します。対応する MSTPmi ビットを "0" にすることによって、モジュールストップ状態は解除され、バスサイクルの終了時点でモジュールは動作を再開します。モジュールストップ状態では、モジュールの内部状態が保持されています。

リセット解除後は、DTC、RAM を除くすべてのモジュールがモジュールストップ状態になっています。 モジュールストップ状態に設定されたモジュールのレジスタは、読み出し、書き込みともにできません が、モジュールストップ設定直後に書き込みを行った場合、書き込める場合がありますので注意してください。

11.5 動作電力低減機能

動作周波数、動作電圧に応じて動作電力制御モードを選択することにより、通常動作時、スリープモード時、ディープスリープモード時の消費電力を低減することができます。

11.5.1 動作電力制御モード設定方法

動作電力制御モードの遷移手順を以下に示します。

- (1) 消費電力が大きいモードから消費電力が小さいモードへ切り替える場合
 - 例1:高速動作モードから中速動作モードへの切り替え (高速動作モードで高速動作)

↓
OPCCR.OPCMTSF フラグが "0" (遷移完了) であることを確認
↓
(中速動作モードで中速動作)

例2: 高速 / 中速動作モードから低速動作モードへの切り替え 高速動作モードで高速動作 / 中速動作モードで中速動作 各クロックの周波数を低速動作モードの最大動作周波数以下に設定 サブクロック発振器以外がすべて停止していることを確認 SOPCCR.SOPCMTSF フラグが"0"(遷移完了)であることを確認 SOPCCR.SOPCM ビットを"1"(低速動作モード)に設定 SOPCCR.SOPCMTSF フラグが"0"(遷移完了)であることを確認 低速動作モードで低速動作 (2) 消費電力が小さいモードから消費電力が大きいモードへ切り替える場合 • 例1: 低速動作モードから高速 / 中速動作モードへの切り替え 低速動作モードで低速動作 SOPCCR.SOPCMTSF フラグが "0" (遷移完了) であることを確認 SOPCCR.SOPCM ビットを"0"(高速動作モードまたは中速動作モード)に設定 SOPCCR.SOPCMTSFフラグが"0"(遷移完了)であることを確認 各クロックの周波数を高速/中速動作モードの最大動作周波数以下に設定 高速動作モードで高速動作 / 中速動作モードで中速動作 例2:中速動作モードから高速動作モードへの切り替え 中速動作モードで中速動作 OPCCR.OPCMTSF フラグが"0"(遷移完了)であることを確認 OPCCR.OPCM[2:0] ビットを "000b" (高速動作モード) に設定 OPCCR.OPCMTSF フラグが"0"(遷移完了)であることを確認 各クロックの周波数を高速動作モードの最大動作周波数以下に設定

高速動作モードでの高速動作

11.6 低消費電力状態

11.6.1 スリープモード

11.6.1.1 スリープモードへの移行

SBYCR.SSBY ビットが "0" の状態で WAIT 命令を実行すると、スリープモードになります。スリープモード時、CPU の動作は停止しますが、CPU の内部レジスタは値を保持します。CPU 以外の周辺機能は停止しません。

IWDT をオートスタートモードで使用している場合、OFSO.IWDTSLCSTP ビットが"1"のときにスリープモードへ移行すると、IWDT はカウントを停止します。同様に、レジスタスタートモードで使用している場合、IWDTCSTPR.SLCSTP ビットが"1"のときにスリープモードへ移行すると、IWDT はカウントを停止します。

また、IWDT をオートスタートモードで使用している場合、OFSO.IWDTSLCSTP ビットが "0"(低消費電力モード遷移時 IWDT カウント継続)のときは、スリープモードへ移行後も IWDT はカウントを継続します。同様に、レジスタスタートモードで使用している場合、IWDTCSTPR.SLCSTP ビットが "0" のときは、スリープモードへ移行後も IWDT はカウントを継続します。

スリープモードを使用する場合、以下の設定を行った後、WAIT 命令を実行してください。

- (1) CPUの PSW.I ビット (注1) を "0" にする。
- (2) スリープモードからの復帰に使用する割り込みの要求先(注2)を CPU に設定する。
- (4) スリープモードからの復帰に使用する割り込みの $IERm.IEN_i$ ビット (注3) を "1" にする。
- (5) 最後に書き込みを行った I/O レジスタを読み出し、書き込み値が反映されていることを確認する。
- (6) WAIT 命令の実行(WAIT 命令の実行により CPU の PSW.I ビット (注1) は自動的に "1" になります)。
 - 注 1. 詳細は「2. CPU」を参照してください。
 - 注 2. 詳細は「14.4.3 割り込み要求先の選択」を参照してください。
 - 注 3. 詳細は「14. 割り込みコントローラ (ICUb)」を参照しください。

11.6.1.2 スリープモードの解除

スリープモードの解除は、すべての割り込み、RES#端子リセット、パワーオンリセット、電圧監視リセット、IWDTのアンダフローによるリセットによって行われます。

• 割り込みによる解除

割り込みが発生すると、スリープモードは解除され、割り込み例外処理を開始します。マスカブル割り込みが CPU でマスクされている場合(割り込み優先レベルが(注1) CPU の PSW.IPL[3:0] ビット(注2)以下に設定されている場合)には、スリープモードは解除されません。

• RES# 端子リセットによる解除

RES# 端子を Low にすると、リセット状態になります。規定のリセット入力期間が経過した後、RES# 端子を High にすると、CPU はリセット例外処理を開始します。

- パワーオンリセットによる解除パワーオンリセットによって、スリープモードが解除されます。
- 電圧監視リセットによる解除 電圧検出回路の電圧監視リセットによって、スリープモードが解除されます。
- 独立ウォッチドッグタイマリセットによる解除
 IWDT のアンダフローの内部リセットによって、スリープモードが解除されます。ただし、スリープモード時に IWDT がカウントを停止する条件(OFS0.IWDTSTRT=0かつ OFS0.IWDTSLCSTP=1、またはOFS0.IWDTSTRT=1かつ IWDTCSTPR.SLCSTP=1)では、IWDT が停止しますので、独立ウォッチドッグタイマリセットによる解除はできません。
- 注 1. 詳細は「14. 割り込みコントローラ (ICUb)」を参照しください。
- 注 2. 詳細は「2. CPU」を参照してください。

11.6.1.3 スリープモード復帰クロックソース切り替え機能

スリープモード復帰クロック切り替えを行うには、スリープモード復帰クロックソース切り替えレジスタ (RSTCKCR) による復帰後のクロックの設定と、クロックのウェイトコントロールレジスタの設定が必要となります。復帰割り込みが発生すると、復帰クロックとして設定された発振器の発振安定を待った後、自動的にクロックソースを切り替え、スリープモードから復帰します。その際、クロックソース切り替えに関連するレジスタが自動的に書き換えられます。

詳細は「11.2.7 スリープモード復帰クロックソース切り替えレジスタ(RSTCKCR)」を参照してください。また、発振安定待ち時間の設定については、「9.2.13 メインクロック発振器ウェイトコントロールレジスタ(MOSCWTCR)」または「9.2.14 高速オンチップオシレータウェイトコントロールレジスタ(HOCOWTCR)」を参照してください。

11.6.2 ディープスリープモード

11.6.2.1 ディープスリープモードへの遷移

MSTPCRC.DSLPE ビットを "1" に設定し、かつ MSTPCRA.MSTPA28 ビットを "1" に設定し SBYCR.SSBY ビットを "0" にクリアした状態で WAIT 命令を実行すると、ディープスリープモードに遷移します。

ディープスリープモードでは、CPUに加え、DTC、ROM、RAMのクロックも停止します。周辺機能は停止しません。

IWDT をオートスタートモードで使用している場合、OFSO.SLCSTP ビットが"1"のときに、ディープスリープモードへ遷移すると、IWDT はカウントを停止します。同様に、レジスタスタートモードで使用している場合、IWDTCSTPR.SLCSTP ビットが"1"のときに、ディープスリープモードへ遷移すると、IWDT はカウントを停止します。

また、IWDT をオートスタートモードで使用している場合、OFS.SLCSTP ビットが "0"(低消費電力モード遷移時 IWDT カウント継続)のときは、ディープスリープモードへ遷移後も、IWDT はカウントを継続します。同様にレジスタスタートモードで使用している場合、IWDTCSTPR.SLCSTP ビットが "0" のときは、ディープスリープモードへ遷移後、IWDT はカウントを継続します。

ディープスリープモードを使用する場合、以下の設定を行った後、WAIT命令を実行してください。

- (1) CPU.PSW.I ビット ^(注 1) を "0" にする。
- (2) ディープスリープモードからの復帰に使用する割り込みの要求先 (注2) を CPU に設定する。
- (3) ディープスリープモードからの復帰に使用する割り込みの優先レベル (注3) を、 CPU の PSW.IPL[3:0] ビット (注1) よりも高く設定する。
- (4) ディープスリープモードからの復帰に使用する割り込みの IERm.IENn (注3) を "1" にする。
- (5) 最後に書きこみを行った I/O レジスタを読み出し、書き込み値が反映されていることを確認する。
- (6) WAIT 命令を実行する (WAIT 命令の実行により CPU の PSW.I (注 1) は自動的に "1" になります)。
 - 注 1. 詳細は「2. CPU」を参照してください。
 - 注 2. 詳細は「14.4.3 割り込み要求先の選択」を参照してください。
 - 注 3. 詳細は「14. 割り込みコントローラ (ICUb)」を参照してください。

11.6.2.2 ディープスリープモードの解除

ディープスリープモードの解除は、すべての割り込み、RES#端子リセット、パワーオンリセット、電圧 監視リセット、IWDTのアンダフローによるリセットによって行われます。

- 割り込みによる解除
 - 割り込みが発生すると、ディープスリープモードは解除され、割り込み例外処理を開始します。マスカブル割り込みが CPU でマスクされている場合(割り込みの優先レベル $(^{2} 1)$ が CPU の PSW.IPL[3:0] ビット $(^{2} 2)$ 以下に設定されている場合)には、ディープスリープモードは解除されません。
- RES# 端子リセットによる解除 RES# 端子を Low にすると、リセット状態になります。規定のリセット入力期間が経過した後、RES# 端子を High にすると、CPU はリセット例外処理を開始します。
- パワーオンリセットによる解除 パワーオンリセットによって、ディープスリープモードが解除されます。
- 電圧監視リセットによる解除 電圧検出回路の電圧監視リセットにより、ディープスリープモードが解除されます。
- 独立ウォッチドッグタイマによる解除
 IWDT のアンダフローの内部リセットによって、ディープスリープモードが解除されます。ただし、ディープスリープモード時に IWDT がカウントを停止する条件(OFS0.IWDTSTRT=0 かつ
 OFS0.IWDTSLCSTP=1、または OFS0.IWDTSTRT=1 かつ IWDTCSTPR.SLCSTP=1)では、IWDT が停止しますので、独立ウォッチドッグタイマリセットによる解除はできません。
- 注 1. 詳細は「14. 割り込みコントローラ (ICUb)」を参照しください。
- 注 2. 詳細は「2. CPU」を参照してください。

11.6.3 ソフトウェアスタンバイモード

11.6.3.1 ソフトウェアスタンバイモードへの移行

SBYCR.SSBY ビットを"1"にした状態で WAIT 命令を実行すると、ソフトウェアスタンバイモードに移行します。このモードでは、CPU、内蔵周辺機能、およびサブクロック発振器以外のすべての機能が停止します。ただし、CPU の内部レジスタの値と RAM のデータ、内蔵周辺機能と I/O ポートの状態、サブクロック発振器の状態は保持されます。ソフトウェアスタンバイモードでは、発振器が停止するため、消費電力は著しく低減されます。

WAIT 命令を実行する前に DTC の DTCST.DTCST ビットを "0" にしてください。

IWDT をオートスタートモードで使用している場合、OFSO.IWDTSLCSTP ビットが"1"のときに、ソフトウェアスタンバイモードへ移行すると、IWDT はカウントを停止します。同様に、レジスタスタートモードで使用している場合、IWDTCSTPR.SLCSTP ビットが"1"のときにソフトウェアスタンバイモードへ移行すると、IWDT はカウントを停止します。

また、IWDT をオートスタートモードで使用している場合、OFS0.IWDTSLCSTP ビットが "0"(低消費電力モード遷移時 IWDT カウント継続)のときは、ソフトウェアスタンバイモードへ移行後も IWDT はカウントを継続します。同様に、レジスタスタートモードで使用している場合、IWDTCSTPR.SLCSTP ビットが "0" のときは、ソフトウェアスタンバイモードへ移行後も IWDT はカウントを継続します。

ソフトウェアスタンバイモードを使用する場合、以下の設定を行った後、WAIT 命令を実行してください。

- (1) CPUの PSW.I ビット (注1) を "0" にする。
- (2) ソフトウェアスタンバイモードからの復帰に使用する割り込みの要求先(注2)を CPU に設定する。

- (5) 最後に書き込みを行った I/O レジスタを読み出し、書いた値が反映されていることを確認する。
- (6) WAIT 命令を実行する (WAIT 命令の実行によって CPU の PSW.I ビット (注 1) は自動的に "1" になります)。
 - 注 1. 詳細は「2. CPU」を参照してください。
 - 注 2. 詳細は「14.4.3 割り込み要求先の選択」を参照してください。
 - 注3. 詳細は「14. 割り込みコントローラ (ICUb)」を参照してください。

11.6.3.2 ソフトウェアスタンバイモードの解除

ソフトウェアスタンバイモードの解除は、外部端子割り込み(NMI、IRQ0~IRQ7)、周辺機能割り込み(RTC アラーム、RTC 周期、IWDT、電圧監視、USB)、RES#端子リセット、パワーオンリセット、電圧監視リセット、独立ウォッチドッグタイマリセットによって行われます。ソフトウェアスタンバイモードの解除要因が発生すると、ソフトウェアスタンバイモード移行前に動作していた各発振器は動作を再開します。その後、これらすべての発振器の発振が安定するのを待ってソフトウェアスタンバイモードから復帰します。

• 割り込みによる解除

NMI、IRQ0 ~ IRQ7、RTC アラーム、RTC 周期、IWDT、電圧監視、USB の割り込み要求が発生すると、ソフトウェアスタンバイモード移行前に動作していた各発振器は動作を再開します。その後、MOSCWTCR.MSTS[4:0] ビットまたは HOCOWTCR.HSTS[4:0] ビットで設定した各発振器の発振安定待ち時間が経過したところで、ソフトウェアスタンバイモードは解除され、割り込み例外処理を開始します。

• RES# 端子リセットによる解除

RES# 端子を Low にすると、クロックは発振を開始します。クロックの発振開始と同時に、MCU にクロックを供給します。このとき RES# 端子はクロックの発振が安定するまで Low を保持するようにしてください。RES# 端子を High にすると、CPU はリセット例外処理を開始します。

- パワーオンリセットによる解除 電源電圧の低下によってパワーオンリセットが発生すると、ソフトウェアスタンバイモードは解除されます。
- 電圧監視リセットによる解除 電源電圧の低下によって電圧監視リセットが発生すると、ソフトウェアスタンバイモードは解除されます。
- 独立ウォッチドッグタイマリセットによる解除
 IWDT のアンダフローの内部リセットによって、ソフトウェアスタンバイモードが解除されます。
 ただし、ソフトウェアスタンバイモード時に独立ウォッチドッグタイマがカウントを停止する条件
 (OFS0.IWDTSTRT=0 かつ OFS0.IWDTSLCSTP=1、または OFS0.IWDTSTRT=1 かつ
 IWDTCSTPR.SLCSTP=1)では、独立ウォッチドッグタイマが停止しますので、独立ウォッチドッグタイマリセットによる解除はできません。

11.6.3.3 ソフトウェアスタンバイモードの応用例

IRQn 端子の立ち下がりエッジでソフトウェアスタンバイモードに移行し、IRQn 端子の立ち上がりエッジでソフトウェアスタンバイモードの解除を行う例を図 11.6 に示します。

この例では、ICU の IRQCRi.IRQMD[1:0] ビットが "01b" (立ち下がりエッジ) の状態で、IRQn 割り込み を受け付けた後、IRQCRi.IRQMD[1:0] ビットを "10b" (立ち上がりエッジ) に設定し、SBYCR.SSBY ビットを "1" にした後、WAIT 命令を実行してソフトウェアスタンバイモードに移行しています。その後、IRQn 端子の立ち上がりエッジでソフトウェアスタンバイモードが解除されます。

なお、ソフトウェアスタンバイモードからの復帰には、割り込みコントローラ (ICU) の設定も必要となります。詳細は、「14. 割り込みコントローラ (ICUb)」を参照してください。




図 11.6 ソフトウェアスタンバイモードの応用例

11.7 使用上の注意事項

11.7.1 I/O ポートの状態

ソフトウェアスタンバイモードでは、I/O ポートの状態を保持します。したがって、High を出力している場合は出力電流分の消費電流は低減されません。

11.7.2 DTC のモジュールストップ

MSTPCRA.MSTPA28 ビットを"1"にする前に、DTC の DTCST.DTCST ビットを"0"にして、DTC が起動していない状態にしてください。

詳細は「16. データトランスファコントローラ (DTCa)」を参照してください。

11.7.3 内蔵周辺モジュールの割り込み

モジュールストップ状態では当該割り込みの動作ができません。したがって、割り込み要求が発生した状態でモジュールストップとすると、CPUの割り込み要因またはDTCの起動要因のクリアができません。事前に割り込みを禁止してからモジュールストップ状態にしてください。

11.7.4 MSTPCRA、MSTPCRB、MSTPCRC レジスタの書き込み

MSTPCRA、MSTPCRB および MSTPCRC レジスタへの書き込みは、CPU のみで行ってください。

11.7.5 WAIT 命令の実行タイミング

WAIT 命令は、先行して実行されたレジスタへの書き込みの完了を待たずに実行されます。レジスタへの書き込みによる設定変更が反映される前に WAIT 命令が実行される場合があり、意図していない動作を起す恐れがあります。最後のレジスタへの書き込みが完了していることを確認してから WAIT 命令を実行してください。

11.7.6 スリープモード中の DTC によるレジスタの書き換えについて

スリープモード中は OFS0.IWDTSLCSTP ビット、IWDTCSTPR.SLCSTP ビットの設定によって IWDT が停止します。その場合、スリープモード中に DTC によって IWDT 関連のレジスタを書き換えないでください。 RSTCKCR レジスタはスリープモードから復帰するときにクロックソースを切り替える機能に関するレジスタです。そのため、スリープモード中に書き換えを行うと意図しない動作となる可能性がありますので、スリープモード中は RSTCKCR レジスタを書き換えないでください。

12. レジスタライトプロテクション機能

レジスタライトプロテクション機能は、プログラムが暴走したときに備え、重要なレジスタを書き換えられないように保護します。保護するレジスタは、プロテクトレジスタ(PRCR)で設定します。

表 12.1 に PRCR レジスタと保護されるレジスタの対応を示します。


表 12.1 PRCR レジスタと保護されるレジスタの対応

PRCR レジスタ	保護されるレジスタ
PRC0ビット	● クロック発生回路関連レジスタ SCKCR、SCKCR3、PLLCR、PLLCR2、MOSCCR、SOSCCR、LOCOCR、ILOCOCR、HOCOCR、 OSTDCR、OSTDSR、CKOCR
PRC1 ビット	 動作モード関連レジスタ SYSCR1 消費電力低減機能関連レジスタ SBYCR、MSTPCRA、MSTPCRB、MSTPCRC、OPCCR、RSTCKCR、SOPCCR クロック発生回路関連レジスタ MOFCR、MOSCWTCR ソフトウェアリセットレジスタ SWRR
PRC2ビット	● クロック発生回路関連レジスタ HOCOWTCR
PRC3ビット	● LVD関連レジスタ LVCMPCR、LVDLVLR、LVD1CR0、LVD1CR1、LVD1SR、LVD2CR0、LVD2CR1、LVD2SR

12.1 レジスタの説明

12.1.1 プロテクトレジスタ (PRCR)

アドレス 0008 03FEh



ビット	シンボル	ビット名	機能	R/W
b0	PRC0	プロテクトビット0	クロック発生回路関連レジスタへの書き込み許可 0:書き込み禁止 1:書き込み許可	R/W
b1	PRC1	プロテクトビット1	動作モード、消費電力低減機能関連レジスタ、ソフトウェアリセットレジスタへの書き込み許可0:書き込み禁止1:書き込み許可	R/W
b2	PRC2	プロテクトビット2	クロック発生回路関連レジスタの書き込み許可 0:書き込み禁止 1:書き込み許可	R/W
b3	PRC3	プロテクトビット3	LVD関連レジスタへの書き込み許可 0:書き込み禁止 1:書き込み許可	R/W
b7-b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b15-b8	PRKEY[7:0]	PRCキーコードビット	PRCR レジスタの書き換えの可否を制御します。 PRCR レジスタを書き換える場合、上位8ビットに"A5h"、下位8ビット に任意の値を、16ビット単位で書いてください	R/W (注1)

注1. 書き込みデータは保持されません。

PRCi ビット (プロテクトビット i) (i=0 ~ 3)

保護するレジスタへの書き込み許可/禁止を選択します。

PRCi ビットが "1" のとき、保護されるレジスタへの書き込みができます。PRCi ビットが "0" のとき、レジスタへの書き込みができません。

13. 例外処理

13.1 例外事象

CPU が通常のプログラムを実行している途中で、ある事象の発生によってそのプログラムの実行を中断し、別のプログラムを実行する必要が生じる場合があります。このような事象を総称して例外事象と呼びます。

RX CPU は、6 種類の例外に対応します。 図 13.1 に例外事象の種類を示します。 例外が発生すると、プロセッサモードはスーパバイザモードに移行します。




図 13.1 例外事象の種類

13.1.1 未定義命令例外

未定義命令例外は、未定義命令(実装されていない命令)の実行を検出した場合に発生します。

13.1.2 特権命令例外

特権命令例外は、ユーザモードで特権命令の実行を検出した場合に発生します。特権命令はスーパバイザモードでのみ実行可能です。

13.1.3 リセット

CPU にリセット信号を入力することによって発生します。リセットは最高度の優先順位を持ち、常に受け付けられます。

13.1.4 ノンマスカブル割り込み

CPU にノンマスカブル割り込み信号を入力することによって発生します。システムに致命的な障害が発生したと考えられる場合にのみ使用します。例外処理ルーチン処理後、例外発生時に実行していた元のプログラムに復帰しない条件で使用してください。

13.1.5 割り込み

CPU に割り込み信号を入力することによって発生します。割り込みのうち1つの要因を、高速割り込みとして割り当てることが可能です。高速割り込みは、通常の割り込みに比べ、ハードウェア前処理とハードウェア後処理が高速です。高速割り込みの優先レベルは15(最高)です。

PSWのIビットが"0"のとき、割り込みの受け付けは禁止されます。

13.1.6 無条件トラップ

INT 命令、および BRK 命令を実行すると無条件トラップが発生します。

13.2 例外の処理手順

例外処理には、ハードウェアが自動的に処理する部分と、ユーザが記述したプログラム(例外処理ルーチン)によって処理される部分があります。リセットを除く、例外受け付け時の処理手順を**図 13.2** に示します。




図 13.2 例外の処理手順の概要

例外が受け付けられると、RX CPU はハードウェア処理を行った後、ベクタにアクセスし、分岐先アドレスを取得します。ベクタには各例外ごとにベクタアドレスが割り当てられており、そこに例外処理ルーチンへの分岐先アドレスを書きます。

RX CPU のハードウェア前処理では、高速割り込みの場合は、プログラムカウンタ(PC)の内容をバックアップ PC(BPC)に、プロセッサステータスワード(PSW)の内容をバックアップ PSW(BPSW)へ退避します。高速割り込み以外の例外では、PC、PSW をスタック領域に退避します。例外処理ルーチン中で使用する汎用レジスタ、および PC、PSW 以外の制御レジスタについては、例外処理ルーチンの先頭でユーザプログラムによってスタックに退避してください。

例外処理ルーチン完了後、スタックに退避したレジスタを復帰して RTE 命令を実行することで、例外処理から元のプログラムに復帰します。高速割り込みの場合のみ、RTFI 命令を実行します。ただし、ノンマスカブル割り込みの場合には、元のプログラムに復帰せず、プログラムを終了、またはシステムリセットを行ってください。

RX CPU のハードウェア後処理では、高速割り込みの場合は BPC を PC に、また、BPSW の値を PSW に 戻します。高速割り込み以外の例外では、スタック領域から PC、PSW の値を復帰します。

13.3 例外事象の受け付け

例外事象が発生すると、それまで実行していたプログラムを中断して、例外処理ルーチンに分岐します。

13.3.1 受け付けタイミングと退避される PC 値

各例外事象の受け付けタイミングと退避されるプログラムカウンタ (PC) の値を表 13.1 に示します。

表 13.1 受け付けタイミングと退避される PC値

	例外事象	処理型	受け付け タイミング	BPC /スタックに退避されるPC値
未定義命令例外		命令処理取消型	命令実行中	例外が発生した命令のPC値
特権命令例外		命令処理取消型	命令実行中	例外が発生した命令のPC値
リセット		命令処理放棄型	各マシンサイクル	なし
ノンマスカブル 割り込み	RMPA、SCMPU、SMOVB、 SMOVF、SMOVU、SSTR、 SUNTIL、SWHILE命令実行中	命令処理中断型	命令実行中	実行中の命令のPC値
	上記以外の状態	命令処理完了型	命令の区切り	次の命令のPC値
割り込み	RMPA、SCMPU、SMOVB、 SMOVF、SMOVU、SSTR、 SUNTIL、SWHILE命令実行中	命令処理中断型	命令実行中	実行中の命令のPC値
	上記以外の状態	命令処理完了型	命令の区切り	次の命令のPC値
無条件トラップ	•	命令処理完了型	命令の区切り	次の命令のPC値

13.3.2 ベクタと PC、PSW の退避場所

各例外事象のベクタとプログラムカウンタ (PC)、プロセッサステータスワード (PSW) の退避場所を**表** 13.2 に示します。

表 13.2 ベクタと PC、PSW の退避場所

例外事象		ベクタ	PC、PSWの退避場所
未定義命令例外		固定ベクタテーブル	スタック
特権命令例外		固定ベクタテーブル	スタック
リセット		固定ベクタテーブル	なし
ノンマスカブル害	り込み	固定ベクタテーブル	スタック
割り込み	高速割り込み	FINTV	BPC、BPSW
高速割り込み以外		可変ベクタテーブル(INTB)	スタック
無条件トラップ		可変ベクタテーブル(INTB)	スタック

13.4 例外の受け付け/復帰時のハードウェア処理

リセットを除く、例外の受け付けおよび復帰時のハードウェア処理について説明します。

- (1) 例外受け付け時のハードウェア前処理
- (a) PSW の退避

(高速割り込みの場合)

 $PSW \to BPSW$

(高速割り込み以外の例外の場合)

PSW→スタック領域

(b) PSW の PM、U、I ビットの更新

I: 0にするU: 0にするPM: 0にする

(c) PC の退避

(高速割り込みの場合)

 $PC \rightarrow BPC$

(高速割り込み以外の例外の場合)

PC→スタック領域

(d) PC に例外処理ルーチン分岐先アドレスをセット

各例外に対応したベクタを取得し分岐することにより、例外処理ルーチン処理へ移行します。

(2) RTE 命令、RTFI 命令実行時のハードウェア後処理

(a) PSW の復帰

(高速割り込みの場合)

 $BPSW \to PSW$

(高速割り込み以外の例外の場合)

スタック領域→ PSW

(b) PC の復帰

(高速割り込みの場合)

 $BPC \to PC$

(高速割り込み以外の例外の場合)

スタック領域→PC

13.5 ハードウェア前処理

例外要求が受け付けられてから例外処理ルーチンが実行されるまでのハードウェア前処理について説明します。

13.5.1 未定義命令例外

- 1. プロセッサステータスワード (PSW) の内容をスタック領域 (ISP) に退避します。
- 2. PSW のプロセッサモード設定ビット (PM)、スタックポインタ指定ビット (U)、割り込み許可ビット (I) を "0" にします。
- 3. プログラムカウンタ (PC) の内容をスタック領域 (ISP) に退避します。
- 4. FFFFFDCh 番地からベクタを取得します。
- 5. 取得したベクタを PC にセットし、例外処理ルーチンへ分岐します。

13.5.2 特権命令例外

- 1. プロセッサステータスワード (PSW) の内容をスタック領域 (ISP) に退避します。
- 2. PSW のプロセッサモード設定ビット (PM)、スタックポインタ指定ビット (U)、割り込み許可ビット (I) を "0" にします。
- 3. プログラムカウンタ (PC) の内容をスタック領域 (ISP) に退避します。
- 4. FFFFFFD0h 番地からベクタを取得します。
- 5. 取得したベクタを PC にセットし、例外処理ルーチンへ分岐します。

13.5.3 リセット

- 1. 制御を初期化します。
- 2. FFFFFFCh 番地からベクタを取得します。
- 3. 取得したベクタをプログラムカウンタ (PC) にセットします。

13.5.4 ノンマスカブル割り込み

- 1. プロセッサステータスワード (PSW) の内容をスタック領域 (ISP) に退避します。
- 2. PSW のプロセッサモード設定ビット (PM)、スタックポインタ指定ビット (U)、割り込み許可ビット (I) を "0" にします。
- 3. RMPA、SCMPU、SMOVB、SMOVF、SMOVU、SSTR、SUNTIL、SWHILE 命令を実行中は、実行中の 命令のプログラムカウンタ (PC) の内容を、それ以外の状態では次の命令の PC の内容をスタック領域 (ISP) に退避します。
- 4. PSW のプロセッサ割り込み優先レベル (IPL[3:0]) を "Fh" にします。
- 5. FFFFFF8h 番地からベクタを取得します。
- 6. 取得したベクタを PC にセットし、例外処理ルーチンへ分岐します。

13.5.5 割り込み

- 1. プロセッサステータスワード (PSW) の内容をスタック領域 (ISP) に退避します。高速割り込みの場合は、バックアップ PSW (BPSW) に退避します。
- 2. PSW のプロセッサモード設定ビット (PM)、スタックポインタ指定ビット (U)、割り込み許可ビット (I) を "0" にします。
- 3. RMPA、SCMPU、SMOVB、SMOVF、SMOVU、SSTR、SUNTIL、SWHILE 命令を実行中は、実行中の命令のプログラムカウンタ(PC)の内容を、それ以外の状態では次の命令のPCの内容をスタック領域(ISP)に退避します。高速割り込みの場合は、バックアップPC(BPC)に退避します。
- 4. PSW のプロセッサ割り込み優先レベル (IPL[3:0]) に、受け付けた割り込みの割り込み優先レベルを設定します。
- 5. 可変ベクタテーブルから受け付けた割り込み要因のベクタを取得します。高速割り込みの場合は、高速割り込みベクタレジスタ(FINTV)からベクタを取得します。
- 6. 取得したベクタを PC にセットし、例外処理ルーチンへ分岐します。

13.5.6 無条件トラップ

- 1. プロセッサステータスワード (PSW) の内容をスタック領域 (ISP) に退避します。
- 2. PSW のプロセッサモード設定ビット (PM)、スタックポインタ指定ビット (U)、割り込み許可ビット (I) を "0" にします。
- 3. 次の命令のプログラムカウンタ (PC) の内容をスタック領域 (ISP) に退避します。
- 4. INT 命令の場合は、可変ベクタテーブルから INT 命令番号に対応したベクタを取得します。 BRK 命令の場合は、可変ベクタテーブルの先頭番地からベクタを取得します。
- 5. 取得したベクタを PC にセットし、例外処理ルーチンへ分岐します。

13.6 例外処理ルーチンからの復帰

例外処理ルーチンの最後で表 13.3 に示す命令を実行すると、例外処理シーケンス直前にスタック領域または制御レジスタ (BPC、BPSW) に退避されていたプログラムカウンタ (PC) とプロセッサステータスワード (PSW) の内容が復帰されます。

表 13.3 例外処理ルーチンからの復帰命令

	例外事象	復帰命令
未定義命令例外		RTE
特権命令例外		RTE
リセット		復帰不可能
ノンマスカブル割り込み		復帰不可能
割り込み	高速割り込み	RTFI
	高速割り込み以外	RTE
無条件トラップ		RTE

13.7 例外事象の優先順位

例外事象の優先順位を**表 13.4** に示します。複数の例外が同時に発生した場合は、より優先度の高い事象が先に受け付けられます。

表13.4 例外事象の優先順位

優先順位		例外事象
高い	1	リセット
1	2	ノンマスカブル割り込み
	3	割り込み
	4	未定義命令例外 特権命令例外
低い	5	無条件トラップ

14. 割り込みコントローラ (ICUb)

本章に記載している PCLK とは PCLKB を指します。

14.1 概要

割り込みコントローラは、周辺モジュール、外部端子からの割り込みを受け付け、CPU への割り込みおよび DTC の起動を行います。

表 14.1 に割り込みコントローラの仕様を、図 14.1 に割り込みコントローラのブロック図を示します。

表14.1 割り込みコントローラの仕様

	項目	内容
割り込み	周辺機能割り込み	周辺モジュールからの割り込み割り込み検出:エッジ検出/レベル検出 接続している周辺モジュールの要因ごとの検出方法は固定
	外部端子割り込み	 IRQ0~IRQ7端子からの割り込み 要因数:8 割り込み検出:Low/立ち下がりエッジ/立ち上がりエッジ/両エッジを要因ごとに設定可能 デジタルフィルタ機能:あり
	ソフトウェア割り込み	● レジスタ書き込みによる割り込み● 要因数: 1
	イベントリンク割り込み	ELCイベントより、ELSR18I割り込みを発生
	割り込み優先順位	レジスタにより優先順位を設定
	高速割り込み機能	CPUの割り込み処理を高速化可能。1要因にのみ設定
	DTC制御	割り込み要因によりDTCを起動可能 (注1)
ノンマスカブル 割り込み	NMI端子割り込み	NMI端子からの割り込み割り込み検出:立ち下がりエッジ/立ち上がりエッジデジタルフィルタ機能:あり
	発振停止検出割り込み	発振停止検出時の割り込み
	IWDTアンダフロー / リフレッシュエラー	ダウンカウンタがアンダフローしたとき、もしくはリフレッシュエラーが発生したと きの割り込み
	電圧監視1割り込み	電圧検出回路1 (LVD1) の電圧監視割り込み
	電圧監視2割り込み	電圧検出回路2 (LVD2) の電圧監視割り込み
低消費電力状態か	らの復帰	 スリープモード、ディープスリープモード:ノンマスカブル割り込み、全割り込み要因で復帰 ソフトウェアスタンバイモード:ノンマスカブル割り込み、IRQ0~IRQ7割り込み、RTCアラーム/周期割り込みで復帰

注1. DTCの起動要因については、「表14.3 割り込みのベクタテーブル」を参照してください。




図 14.1 割り込みコントローラのブロック図

表 14.2 に割り込みコントローラで使用する入出力端子を示します。

表14.2 割り込みコントローラの入出力端子

端子名	入出力	機能
NMI	入力	ノンマスカブル割り込み要求端子
IRQ0~IRQ7	入力	外部割り込み要求端子

14.2 レジスタの説明

14.2.1 割り込み要求レジスタ n(IRn)(n = 割り込みベクタ番号)

アドレス 0008 7010h~0008 70F9h



ビット	シンボル	ビット名	機能	R/W
b0	IR	割り込みステータスフラグ	0:割り込み要求なし 1:割り込み要求あり	R/(W) (注1)
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. エッジ検出要因の場合、"0"のみ書けます。"1"を書かないでください。 レベル検出要因の場合、書き込みできません。

IRn レジスタは割り込み要因ごとに存在し、n は割り込みベクタ番号に対応しています。

割り込み要因と割り込みベクタ番号の対応は、「表 14.3 割り込みのベクタテーブル」を参照してください。

IR フラグ(割り込みステータスフラグ)

割り込み要求のステータスフラグです。割り込み要求が発生すると"1"になります。割り込み要求を検出するためには、周辺モジュールの割り込みイネーブルビットで割り込み要求の出力を許可する必要があります。割り込み要求の検出方法は、エッジ検出とレベル検出があります。周辺モジュールからの割り込みは、要因ごとにエッジ検出 / レベル検出が決まっています。IRQi 端子からの割り込みは、IRQCRi.IRQMD[1:0] ビット($i=0\sim7$)の設定によって、エッジ検出とレベル検出が切り替わります。各要因の検出方法については、「表 14.3 割り込みのベクタテーブル」を参照してください。

(1) エッジ検出の場合

["1"になる条件]

• 周辺モジュール、IRQi 端子の割り込み要求が発生すると"1"になります。周辺モジュールごとの割り込み要求発生については、各周辺モジュールの章を参照してください。

["0"になる条件]

- 割り込み要求先が割り込み要求を受け付けると"0"になります。
- IR フラグに "0" を書くと "0" になります。ただし、割り込み要求先を DTC に設定している場合、IR フラグ への "0" 書き込みは禁止です。

(2) レベル検出の場合

["1"になる条件]

• 周辺モジュール、IRQi 端子の割り込み要求が発生している間は"1"になります。周辺モジュールごとの割り込み要求発生については、各周辺モジュールの章を参照してください。


["0"になる条件]

• 割り込み要求の出力元をクリアすると "0" になります。(割り込み要求先が割り込み要求を受け付けても "0" になりません。) 周辺モジュールごとの割り込み要求クリアについては、各周辺モジュールの章を参照してください。

IRQi 端子をレベル検出で使用する場合に、割り込みを取り下げるには IRQi 端子を High にしてください。 レベル検出時は、IR フラグへの "0"、"1" ともに書き込みは禁止です。

14.2.2 割り込み要求許可レジスタ m (IERm) (m = 02h ~ 1Fh)

アドレス 0008 7202h ~ 0008 721Fh



ビット	シンボル	ビット名	機能	R/W
b0	IEN0	割り込み要求許可ビット0	0:割り込み要求禁止	R/W
b1	IEN1	割り込み要求許可ビット1	1:割り込み要求許可	R/W
b2	IEN2	割り込み要求許可ビット2		R/W
b3	IEN3	割り込み要求許可ビット3		R/W
b4	IEN4	割り込み要求許可ビット4		R/W
b5	IEN5	割り込み要求許可ビット5		R/W
b6	IEN6	割り込み要求許可ビット6		R/W
b7	IEN7	割り込み要求許可ビット7		R/W

注. 予約となっているベクタ番号に対応するビットへの書き込みは"0"としてください。読むと"0"が読み出されます。

IENj ビット(割り込み要求許可ビット)(j=7~0)

IENi ビットが"1"のとき、割り込み要求先に割り込み要求を出力します。

IENj ビットが"0"のとき、割り込み要求先に割り込み要求を出力しません。

IRn.IR フラグは、IENj ビットの影響を受けません。IENj ビットが "0" であっても、「14.2.1 割り込み要求レジスタ n(IRn)(n =割り込みベクタ番号)」に示す条件で IR フラグは変化します。

IERm.IENj ビットは、割り込み要因(ベクタ番号)ごとに存在します。

割り込み要因と IERm.IENj ビットの対応は、「表 14.3 割り込みのベクタテーブル」を参照してください。

割り込み要求先の選択における IERm.IENj ビットの設定手順は、「14.4.3 割り込み要求先の選択」を参照してください。

14.2.3 割り込み要因プライオリティレジスタ n(IPRn)(n = 000 ~ 249)

アドレス 0008 7300h~0008 73F9h



ビット	シンボル	ビット名	機能	R/W
b3-b0	IPR[3:0]	割り込み優先レベル設定ビット	b3 b0 0 0 0 0: レベル0 (割り込み禁止) ^(注1) 0 0 0 1: レベル1 0 0 1 0: レベル2 0 0 1 1: レベル3 0 1 0 0: レベル4 0 1 0 1: レベル5 0 1 1 0: レベル6 0 1 1 1: レベル7 1 0 0 0: レベル8 1 0 0 1: レベル9 1 0 1 0: レベル10 1 0 1 1: レベル11 1 1 0 0: レベル12 1 1 0 1: レベル13 1 1 1 0: レベル14 1 1 1 1: レベル15 (最高)	R/W
b7-b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. 高速割り込みに設定している場合は、レベル0であっても割り込みの発行が可能です。

割り込み要因と IPRn レジスタの対応は、「表 14.3 割り込みのベクタテーブル」を参照してください。

IPR[3:0] ビット(割り込み優先レベル設定ビット)

対応する割り込み要因の優先レベルを選択するビットです。

IPR[3:0] ビットで選択した優先レベルは、CPU への割り込み要求の優先順位判定にのみ参照され、DTC への起動要求には影響を与えません。


CPU は、PSW.IPL[3:0] ビットが示すレベルより高いレベルの割り込み要求のみを受け付け、割り込み処理を行います。

複数の割り込み要求が同時に発生した場合、IPR[3:0] ビットの設定値で優先順位比較を行います。同一レベルの割り込み要求が同時に発生した場合には、ベクタ番号の小さい割り込み要因が優先となります。

書き込みは、割り込み要求を禁止(IERm.IENj ビット=0)した状態で行ってください。

14.2.4 高速割り込み設定レジスタ (FIR)

アドレス 0008 72F0h



ビット	シンボル	ビット名	機能	R/W
b7-b0	FVCT[7:0]	高速割り込みベクタ設定ビット	高速割り込みにするベクタ番号を指定します	R/W
b14-b8	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b15	FIEN	高速割り込み許可ビット	0:高速割り込みを禁止 1:高速割り込みを許可	R/W

FIR レジスタの設定による高速化の機能は、CPU への割り込みにのみ有効です。DTC への起動要求には影響を与えません。

書き込みは、割り込み要求を禁止(IERm.IENjビット=0)した状態で行ってください。

FVCT[7:0] ビット(高速割り込みベクタ設定ビット)

高速割り込み機能を使用する割り込みのベクタ番号を指定するビットです。

FIEN ビット(高速割り込み許可ビット)

高速割り込みを許可するビットです。

FIEN ビットを "1" にすると、FVCT[7:0] ビットに設定したベクタ番号の割り込みが高速割り込みになります。

FIEN ビットが "1" のとき、割り込み要求先が CPU で、かつ FVCT[7:0] ビットで指定したベクタ番号の割り込み要求が発生すると、IPRn レジスタ の設定に関係なく、高速割り込みとして CPU に要求を出力します。ただし、高速割り込みをソフトウェアスタンバイモードからの復帰に使用する場合については「14.6.2 ソフトウェアスタンバイモードからの復帰」を参照してください。

IERm.IENj ビット $(m=02h \sim 1Fh, j=7 \sim 0)$ で割り込み要求が禁止されている割り込み要因は、CPU に割り込み要求が出力されません。

設定できるベクタ番号は、「表 14.3 割り込みのベクタテーブル」を参照してください。

FVCT[7:0] ビットには、予約のベクタ番号を指定しないでください。

高速割り込みの詳細は、「13. 例外処理」および「14.4.6 高速割り込み」を参照してください。

14.2.5 ソフトウェア割り込み起動レジスタ (SWINTR)

アドレス 0008 72E0h



ビット	シンボル	ビット名	機能	R/W
b0	SWINT	ソフトウェア割り込み起動ビット	読むと"0"が読み出されます。"1"書き込みでソフトウェア割り 込み要求を発行します。"0"書き込みは無効です	R/(W) (注1)
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. "1"のみ書けます。

SWINT ビット(ソフトウェア割り込み起動ビット)

SWINT ビットに "1" を書くと、割り込み要求レジスタ 027 (IR027) が "1" になります。

DTC 起動許可レジスタ 027 (**DTCER**027) を "0" にして、**SWINT** ビットに "1" を書くと **CPU** への割り込みが発生します。

DTC 起動許可レジスタ 027 (DTCER027) を "1" にして、SWINT ビットに "1" を書くと DTC 起動要求を 発行します。

14.2.6 DTC 起動許可レジスタ n (DTCERn) (n = 割り込みベクタ番号)

アドレス 0008 711Bh ~ 0008 71F8h



ビット	シンボル	ビット名	機能	R/W
b0	DTCE	DTC起動許可ビット	0: DTC起動禁止 1: DTC起動許可	R/W
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

割り込み要因との対応は「表 14.3 割り込みのベクタテーブル」を参照してください。

DTCE ビット(DTC 起動許可ビット)

DTCE ビットを"1"にすると、対応する割り込み要因が DTC 起動要因として選択されます。

["1"になる条件]

• DTCE ビットに "1" を書いたとき

["0"になる条件]

- 指定した回数のデータ転送が終了したとき(チェーン転送の場合は、最後のチェーン転送の指定した回数のデータ転送が終了したとき)
- DTCE ビットに "0" を書いたとき

14.2.7 IRQ コントロールレジスタ i(IRQCRi)(i =0 ~ 7)

アドレス 0008 7500h ~ 0008 7507h



ビット	シンボル	ビット名	機能	R/W
b1-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b3-b2	IRQMD[1:0]	IRQ検出設定ビット	b3 b2 0 0: Low 0 1: 立ち下がりエッジ 1 0: 立ち上がりエッジ 1 1: 両エッジ	R/W
b7-b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

該当する割り込み要求許可ビットが割り込み要求禁止 (IERm.IENj ビットが"0") の状態でこのレジスタの設定変更を行ってください。レジスタ変更後はIR フラグをクリアし、その後割り込み要求許可ビットを許可に設定してください。ただし、Low に変更する場合は、IR フラグをクリアする必要はありません。


IRQMD[1:0] ビット(IRQ 検出設定ビット)

外部端子割り込み要因(IRQ0~IRQ7)の検出方法を設定します。

外部端子割り込みの検出設定手順は、「14.4.8 外部端子割り込み」を参照してください。

14.2.8 IRQ 端子デジタルフィルタ許可レジスタ 0(IRQFLTE0)

アドレス 0008 7510h



ビット	シンボル	ビット名	機能	R/W
b0	FLTEN0	IRQ0デジタルフィルタ許可ビット	0:デジタルフィルタ無効	R/W
b1	FLTEN1	IRQ1 デジタルフィルタ許可ビット	】1:デジタルフィルタ有効 	R/W
b2	FLTEN2	IRQ2デジタルフィルタ許可ビット		R/W
b3	FLTEN3	IRQ3デジタルフィルタ許可ビット		R/W
b4	FLTEN4	IRQ4デジタルフィルタ許可ビット		R/W
b5	FLTEN5	IRQ5デジタルフィルタ許可ビット		R/W
b6	FLTEN6	IRQ6デジタルフィルタ許可ビット		R/W
b7	FLTEN7	IRQ7デジタルフィルタ許可ビット		R/W

FLTENi ビット (IRQi デジタルフィルタ許可ビット) ($i = 0 \sim 7$)

外部端子割り込み要因(IRQ0~IRQ7)のデジタルフィルタの使用を許可するビットです。


FLTENi ビットが "1" のとき、デジタルフィルタが有効になります。FLTENi ビットが "0" のとき、デジタルフィルタ機能は無効です。

IRQFLTC0.FCLKSELi[1:0] ビットで設定したサンプリングクロックごとに IRQi 端子のレベルをサンプリングし、レベルが 3 回一致したときにデジタルフィルタからの出力レベルを変更します。

デジタルフィルタの詳細は、「14.4.7 **デジタルフィルタ」**を参照してください。

14.2.9 IRQ 端子デジタルフィルタ設定レジスタ 0 (IRQFLTC0)

アドレス 0008 7514h



ビット	シンボル	ビット名	機能	R/W
b1-b0	FCLKSEL0[1:0]	IRQ0デジタルフィルタサンプリングクロック設定ビット	0 0 : PCLK	R/W
b3-b2	FCLKSEL1[1:0]	IRQ1 デジタルフィルタサンプリングクロック設定ビット	0 1 : PCLK/8 1 1 0 : PCLK/32	R/W
b5-b4	FCLKSEL2[1:0]	IRQ2デジタルフィルタサンプリングクロック設定ビット	1 1 : PCLK/64	R/W
b7-b6	FCLKSEL3[1:0]	IRQ3デジタルフィルタサンプリングクロック設定ビット		R/W
b9-b8	FCLKSEL4[1:0]	IRQ4デジタルフィルタサンプリングクロック設定ビット		R/W
b11-b10	FCLKSEL5[1:0]	IRQ5 デジタルフィルタサンプリングクロック設定ビット		R/W
b13-b12	FCLKSEL6[1:0]	IRQ6デジタルフィルタサンプリングクロック設定ビット		R/W
b15-b14	FCLKSEL7[1:0]	IRQ7デジタルフィルタサンプリングクロック設定ビット		R/W

FCLKSELi[1:0] ビット(IRQi デジタルフィルタサンプリングクロック設定ビット)($i=0\sim7$)


外部端子割り込み要求端子(IRQ0 \sim IRQ7)のデジタルフィルタのサンプリングクロックを選択するビットです。

サンプリングクロックは、PCLK (毎クロック)、PCLK/8 (8 クロックに 1 回)、PCLK/32 (32 クロックに 1 回)、PCLK/64 (64 クロックに 1 回) より選択します。

デジタルフィルタの詳細は、「14.4.7 **デジタルフィルタ」**を参照してください。

14.2.10 ノンマスカブル割り込みステータスレジスタ (NMISR)

アドレス 0008 7580h



ビット	シンボル	ビット名	機能	R/W
b0	NMIST	NMIステータスフラグ	0:NMI端子割り込み要求なし 1:NMI端子割り込み要求あり	R
b1	OSTST	発振停止検出割り込みステータス フラグ	0:発振停止検出割り込み要求なし 1:発振停止検出割り込み要求あり	R
b2	_	予約ビット	読むと"0"が読めます。書き込みは無効になります	R
b3	IWDTST	IWDTアンダフロー / リフレッシュ エラーステータスフラグ	0:IWDTアンダフロー/リフレッシュエラー割り込み要求なし 1:IWDTアンダフロー/リフレッシュエラー割り込み要求あり	R
b4	LVD1ST	電圧監視1割り込みステータス フラグ	0:電圧監視1割り込み要求なし 1:電圧監視1割り込み要求あり	R
b5	LVD2ST	電圧監視2割り込みステータス フラグ	0:電圧監視2割り込み要求なし 1:電圧監視2割り込み要求あり	R
b7-b6	_	予約ビット	読むと"0"が読めます。書き込みは無効になります	R

NMISR レジスタは、ノンマスカブル割り込み要因のステータスをモニタするレジスタです。NMISR レジスタへの書き込みは無視されます。

ノンマスカブル割り込み許可レジスタ(NMIER)の設定はこれらステータスフラグには影響しません。 ノンマスカブル割り込みハンドラが終了する前に NMISR レジスタを読み出し、他のノンマスカブル割り 込みの発生状況を確認してください。NMISR レジスタの全ビットが"0"であることを確認してから、ハン ドラを終了してください。

NMIST フラグ (NMI ステータスフラグ)

NMI 端子割り込み要求を示します。

NMIST フラグは読み出しのみ可能で、クリアは NMICLR.NMICLR ビットによって行います。 ["1" になる条件]

- NMI 端子に NMICR.NMIMD ビットに設定したエッジが入力されたとき ["0" になる条件]
- NMICLR.NMICLR ビットに "1" を書いたとき

OSTST フラグ (発振停止検出割り込みステータスフラグ)

発振停止検出割り込み要求を示します。

OSTST フラグは読み出しのみ可能で、クリアは NMICLR.OSTCLR ビットによって行います。 ["1"になる条件]

- 発振停止検出割り込みが発生したとき
- ["0"になる条件]
- NMICLR.OSTCLR ビットに "1" を書いたとき



IWDTST フラグ (IWDT アンダフロー/リフレッシュエラーステータスフラグ)

IWDT アンダフロー/リフレッシュエラー割り込み要求を示します。

IWDTST フラグは読み出しのみ可能で、クリアは NMICLR.IWDTCLR ビットによって行います。 ["1" になる条件]

- 発生元が割り込み発生許可で、IWDT アンダフロー / リフレッシュエラー割り込みが発生したとき ["0" になる条件]
- NMICLR.IWDTCLR ビットに "1" を書いたとき

LVD1ST フラグ(電圧監視1割り込みステータスフラグ)

電圧監視1割り込み要求を示します。

LVD1ST フラグは読み出しのみ可能で、クリアは NMICLR.LVD1CLR ビットによって行います。 ["1" になる条件]

- 発生元が割り込み発生許可で、電圧監視1割り込みが発生したとき ["0" になる条件]
- NMICLR.LVD1CLR ビットに "1" を書いたとき

LVD2ST フラグ(電圧監視 2 割り込みステータスフラグ)


電圧監視2割り込み要求を示します。

LVD2ST フラグは読み出しのみ可能で、クリアは NMICLR.LVD2CLR ビットによって行います。 ["1" になる条件]

- 発生元が割り込み発生許可で、電圧監視2割り込みが発生したとき ["0"になる条件]
- NMICLR.LVD2CLR ビットに "1" を書いたとき

14.2.11 ノンマスカブル割り込み許可レジスタ (NMIER)

アドレス 0008 7581h



ビット	シンボル	ビット名	機能	R/W
b0	NMIEN	NMI端子割り込み許可ビット	0:NMI端子割り込み禁止 1:NMI端子割り込み許可	R/(W) (注1)
b1	OSTEN	発振停止検出割り込み許可ビット	0:発振停止検出割り込み禁止 1:発振停止検出割り込み許可	R/(W) (注1)
b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/(W)
b3	IWDTEN	IWDTアンダフロー / リフレッシュ エラー許可ビット	0:IWDTアンダフロー/リフレッシュエラー割り込み禁止 1:IWDTアンダフロー/リフレッシュエラー割り込み許可	R/(W) (注1)
b4	LVD1EN	電圧監視1割り込み許可ビット	0:電圧監視1割り込み禁止 1:電圧監視1割り込み許可	R/(W) (注1)
b5	LVD2EN	電圧監視2割り込み許可ビット	0:電圧監視2割り込み禁止 1:電圧監視2割り込み許可	R/(W) (注1)
b7-b6	_	予約ビット	読むと"0"が読めます。書く場合、 "0" としてください	R/W

注1. 1回だけ"1"を書くことができます。以後の書き込みは無効です。

NMIEN ビット (NMI 端子割り込み許可ビット)

NMI 端子割り込みの使用を許可するビットです。 1 回だけ "1" を書くことができます。以後の書き込みは無効です。 "0" を書くことはできません。

OSTEN ビット(発振停止検出割り込み許可ビット)

発振停止検出割り込みの使用を許可するビットです。 1回だけ"1"を書くことができます。以後の書き込みは無効です。 "0"を書くことはできません。

IWDTEN ビット(IWDT アンダフロー/リフレッシュエラー許可ビット)

IWDT アンダフロー / リフレッシュエラー割り込みの使用を許可するビットです。 1 回だけ "1" を書くことができます。以後の書き込みは無効です。 "0" を書くことはできません。

LVD1EN ビット(電圧監視1割り込み許可ビット)

電圧監視1割り込みの使用を許可するビットです。 1回だけ"1"を書くことができます。以後の書き込みは無効です。 "0"を書くことはできません。


LVD2EN ビット(電圧監視 2 割り込み許可ビット)

電圧監視2割り込みの使用を許可するビットです。 1回だけ"1"を書くことができます。以後の書き込みは無効です。 "0"を書くことはできません。



14.2.12 ノンマスカブル割り込みステータスクリアレジスタ (NMICLR)

アドレス 0008 7582h



ビット	シンボル	ビット名	機能	R/W
b0	NMICLR	NMIクリアビット	読むと"0"が読み出されます。"1"書き込みで、NMISR.NMISTフラグ をクリアします。"0"書き込みは無効です	R/(W) (注1)
b1	OSTCLR	OSTクリアビット	読むと"0"が読み出されます。"1"書き込みで、NMISR.OSTSTフラグをクリアします。"0"書き込みは無効です	R/(W) (注1)
b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/(W)
b3	IWDTCLR	IWDTクリアビット	読むと"0"が読み出されます。"1"書き込みで、NMISR.IWDTSTフラグをクリアします。"0"書き込みは無効です	R/(W) (注1)
b4	LVD1CLR	LVD1クリアビット	読むと"0"が読み出されます。"1"書き込みで、NMISR.LVD1STフラグをクリアします。"0"書き込みは無効です	R/(W) (注1)
b5	LVD2CLR	LVD2クリアビット	読むと"0"が読み出されます。"1"書き込みで、NMISR.LVD2STフラグをクリアします。"0"書き込みは無効です	R/(W) (注1)
b7-b6	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. "1"のみ書けます。

NMICLR ビット(NMI クリアビット)

"1"を書くと、NMISR.NMIST フラグは"0"になります。読むと"0"が読めます。

OSTCLR ビット (OST クリアビット)

"1"を書くと、NMISR.OSTST フラグは"0"になります。読むと"0"が読めます。

IWDTCLR ビット(IWDT クリアビット)

"1"を書くと、NMISR.IWDTSTフラグは"0"になります。読むと"0"が読めます。

LVD1CLR ビット (LVD1 クリアビット)


"1"を書くと、NMISR.LVD1ST フラグは"0"になります。読むと"0"が読めます。

LVD2CLR ビット(LVD2 クリアビット)

"1"を書くと、NMISR.LVD2ST フラグは"0"になります。読むと"0"が読めます。

14.2.13 NMI 端子割り込みコントロールレジスタ (NMICR)

アドレス 0008 7583h



ビット	シンボル	ビット名	機能	R/W
b2-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b3	NMIMD	NMI検出設定ビット	0:立ち下がりエッジ 1:立ち上がりエッジ	R/W
b7-b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

NMICR レジスタによる設定変更は、NMI 端子割り込みの使用を許可(NMIER.NMIEN ビットを"1"にする)する前に行ってください。

NMIMD ビット(NMI 検出設定ビット)

NMI 端子割り込みの検出方法を設定します。

14.2.14 NMI 端子デジタルフィルタ許可レジスタ (NMIFLTE)

アドレス 0008 7590h



ビット	シンボル	ビット名	機能	R/W
b0	NFLTEN	NMIデジタルフィルタ許可ビット	0: デジタルフィルタ無効 1: デジタルフィルタ有効	R/W
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

NFLTEN ビット (NMI デジタルフィルタ許可ビット)

NMI 端子割り込みのデジタルフィルタの使用を許可するビットです。

NFLTEN ビットが "1" のとき、デジタルフィルタが有効になります。NFLTEN ビットが "0" のとき、デジタルフィルタ機能は無効です。

NMIFLTC.NFCLKSEL[1:0] ビットで設定したサンプリングクロックごとに NMI 端子のレベルをサンプリングし、レベルが 3 回一致したときにデジタルフィルタからの出力レベルを変更します。

デジタルフィルタの詳細は、「14.4.7 **デジタルフィルタ」**を参照してください。



14.2.15 NMI 端子デジタルフィルタ設定レジスタ (NMIFLTC)

アドレス 0008 7594h



ビット	シンボル	ビット名	機能	R/W
b1-b0	NFCLKSEL[1:0]	NMI デジタルフィルタ サンプリングクロック設定ビット	b1 b0 0 0 : PCLK 0 1 : PCLK/8 1 0 : PCLK/32 1 1 : PCLK/64	R/W
b7-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

NFCLKSEL[1:0] ビット(NMI デジタルフィルタサンプリングクロック設定ビット)

NMI 端子割り込みのデジタルフィルタのサンプリングクロックを選択するビットです。

サンプリングクロックは、PCLK (毎クロック)、PCLK/8 (8 クロックに 1 回)、PCLK/32 (32 クロックに 1 回)、PCLK/64 (64 クロックに 1 回) より選択します。

デジタルフィルタの詳細は、「14.4.7 **デジタルフィルタ」**を参照してください。

14.3 ベクタテーブル

割り込みコントローラで検出する例外事象には、割り込みとノンマスカブル割り込みがあります。 CPU が割り込み、またはノンマスカブル割り込みを受け付けた場合は、ベクタテーブルから 4 バイトのベクタアドレスを取得します。

14.3.1 割り込みのベクタテーブル

割り込みのベクタテーブルは、CPU の割り込みテーブルレジスタ(INTB)に設定した番地から、1024 バイト(4 バイト ×256 要因分)の領域に連続に配置されます。INTB レジスタは割り込みを許可する前に設定してください。INTB レジスタに 4 の倍数を設定してください。

なお、INT 命令、および BRK 命令を実行すると無条件トラップが発生します。無条件トラップのベクタは、**表 14.3** の割り込みのベクタテーブルと同じ領域を利用します。BRK 命令はベクタ番号 0 のみ、INT 命令は指定した番号 $(0\sim255)$ のベクタとなります。

表 14.3 に割り込みのベクタテーブルを示します。表 14.3 の各項目の内容は以下のとおりです。

項目	内容
割り込み要求発生元	割り込み要求発生元の名称を示します
名称	割り込み名称を示します
ベクタ番号	ベクタ番号を示します。
ベクタアドレスオフセット	ベクタベースアドレスオフセット値を示します。
割り込みの検出方法	割り込みの検出方法を"エッジ"、"レベル"で示します
CPU割り込み	CPU割り込み要因を"〇"で示します
DTC起動	DTC起動要因を"〇"で示します
sstb復帰	ソフトウェアスタンバイモードからの復帰要因を"O"で示します
IER	ベクタ番号に対応するIERレジスタ、ビット名を示します。
IPR	割り込み要因に対応するIPRレジスタを示します
DTCER	DTC起動要因に対応するDTCERレジスタを示します

表 14.3 割り込みのベクタテーブル (1/6)

表 14.3	割り込みのへ			İ	1	i		i	1	ì
割り込み 要求発生元	名称	ベクタ番号 ^(注1)	ベクタアドレス オフセット	割り込みの 検出方法	CPU 割り込み	DTC 起動	sstb 復帰	IER	IPR	DTCER
_	無条件 トラップ専用	0	0000h	_	×	×	×	_	_	_
_	無条件トラップ専用	1	0004h		×	×	×	_	_	_
_	無条件トラップ専用	2	0008h	_	×	×	×	_	_	_
_	無条件トラップ専用	3	000Ch	_	×	×	×	_	_	_
_	無条件トラップ専用	4	0010h	_	×	×	×	_	_	_
_	無条件 トラップ専用	5	0014h	_	×	×	×	_	_	_
_	無条件トラップ専用	6	0018h	_	×	×	×	_	_	_
_	無条件 トラップ専用	7	001Ch	_	×	×	×	_	_	_
_	無条件 トラップ専用	8	0020h	_	×	×	×	_	_	_
_	無条件 トラップ専用	9	0024h	_	×	×	×	_	_	_
_	無条件 トラップ専用	10	0028h	_	×	×	×	_	_	_
_	無条件 トラップ専用	11	002Ch	_	×	×	×	_	_	_
_	無条件 トラップ専用	12	0030h	_	×	×	×	_	_	_
_	無条件 トラップ専用	13	0034h	_	×	×	×	_	_	_
_	無条件 トラップ専用	14	0038h	_	×	×	×	_	_	_
_	無条件 トラップ専用	15	003Ch	_	×	×	×	_	_	_
BSC	BUSERR	16	0040h	レベル	0	×	×	IER02.IEN0	IPR000	_
_	予約	17	0044h	_	×	×	×	_	_	_
_	予約	18	0048h	_	×	×	×	_	_	_
_	予約	19	004Ch	_	×	×	×	_	_	_
_	予約	20	0050h	_	×	×	×	_	_	_
_	予約	21	0054h	_	×	×	×	_	_	_
_	予約	22	0058h	_	×	×	×	_	_	-
FCU	FRDYI	23	005Ch	エッジ	0	×	×	IER02.IEN7	IPR002	
	予約	24	0060h		×	×	×	_		
_	予約	25	0064h	_	×	×	×			
_	予約	26	0068h	_	×	×	×			_
ICU	SWINT	27	006Ch	エッジ	0	0	×	IER03.IEN3	IPR003	DTCER027
CMT0	CMI0	28	0070h	エッジ	0	0	×	IER03.IEN4	IPR004	DTCER028
CMT1	CMI1	29	0074h	エッジ	0	0	×	IER03.IEN5	IPR005	DTCER029
_	予約	30	0078h	_	×	×	×			_
_	予約	31	007Ch	_	×	×	×	_	_	_
CAC	FERRF	32	0080h	レベル	0	×	×	IER04.IEN0	IPR032	_
	MENDF	33	0084h	レベル	0	×	×	IER04.IEN1	IPR033	_
	OVFF	34	0088h	レベル	0	×	×	IER04.IEN2	IPR034	_

表 14.3 割り込みのベクタテーブル (2 / 6)

割り込み 要求発生元	名称	ベクタ番号 ^(注1)	ベクタアドレス オフセット	割り込みの 検出方法	CPU 割り込み	DTC 起動	sstb 復帰	IER	IPR	DTCER
_	予約	35	008Ch	_	×	×	×	_	_	_
USB0	D0FIFO0	36	0090h	エッジ	0	0	×	IER04.IEN4	IPR036	DTCER036
İ	D1FIFO0	37	0094h	エッジ	0	0	×	IER04.IEN5	IPR037	DTCER037
	USBI0	38	0098h	エッジ	0	×	×	IER04.IEN6	IPR038	_
_	予約	39	009Ch	_	×	×	×	_	_	_
_	予約	40	00A0h	_	×	×	×	_	_	_
_	予約	41	00A4h	_	×	×	×	_	_	_
_	予約	42	00A8h	_	×	×	×	_	_	_
_	予約	43	00ACh	_	×	×	×	_	_	_
RSPI0	SPEI0	44	00B0h	レベル	0	×	×	IER05.IEN4	IPR044	_
	SPRI0	45	00B4h	エッジ	0	0	×	IER05.IEN5		DTCER045
	SPTI0	46	00B8h	エッジ	0	0	×	IER05.IEN6		DTCER046
	SPII0	47	00BCh	レベル	0	×	×	IER05.IEN7		_
_	予約	48	00C0h	_	×	×	×	_	_	_
_	予約	49	00C4h	_	×	×	×	_		_
_	予約	50	00C8h	_	×	×	×	_	_	_
_	予約	51	00CCh	_	×	×	×	_	_	_
_	予約	52	00D0h	_	×	×	×	_	_	_
_	予約	53	00D4h	_	×	×	×	_	_	_
_	予約	54	00D8h	_	×	×	×	_	_	_
_	予約	55	00DCh	_	×	×	×	_	_	_
_	予約	56	00E0h	_	×	×	×	_	_	_
DOC	DOPCF	57	00E4h	レベル	0	×	×	IER07.IEN1	IPR057	_
_	予約	58	00E8h	_	×	×	×	_	_	_
_	予約	59	00ECh	_	×	×	×	_	_	_
_	予約	60	00F0h	_	×	×	×	_	_	_
_	予約	61	00F4h	_	×	×	×	_	_	_
_	予約	62	00F8h	_	×	×	×	_	_	_
RTC	CUP	63	00FCh	エッジ	0	×	×	IER07.IEN7	IPR063	_
ICU	IRQ0	64	0100h	エッジ/レベル	0	0	0	IER08.IEN0	IPR064	DTCER064
	IRQ1	65	0104h	エッジ/レベル	0	0	0	IER08.IEN1	IPR065	DTCER065
	IRQ2	66	0108h	エッジ/レベル	0	0	0	IER08.IEN2	IPR066	DTCER066
	IRQ3	67	010Ch	エッジ/レベル	0	0	0	IER08.IEN3	IPR067	DTCER067
	IRQ4	68	0110h	エッジ/レベル	0	0	0	IER08.IEN4	IPR068	DTCER068
	IRQ5	69	0114h	エッジ/レベル	0	0	0	IER08.IEN5	IPR069	DTCER069
	IRQ6	70	0118h	エッジ/レベル	0	0	0	IER08.IEN6		DTCER070
	IRQ7	71	011Ch	エッジ/レベル	0	0	0	IER08.IEN7	IPR071	DTCER071
_	予約	72	0120h	_	×	×	×	_		_
_	予約	73	0124h	_	×	×	×	_	_	_
_	予約	74	0128h	_	×	×	×	_	_	_
_	予約	75	012Ch	_	×	×	×	_	_	_
_	予約	76	0130h	_	×	×	×	_		
_	予約	77	0134h		×	×	×			
	予約	78	0138h	_	×	×	×	_	_	
_	予約	79	013Ch	_	×	×	×			_
_	予約	80	0140h		×	×	×			-

表 14.3 割り込みのベクタテーブル (3 / 6)

表 14.3 割り込み 要求発生元	名称		ベクタアドレス オフセット	割り込みの 検出方法	CPU 割り込み	DTC 起動	sstb 復帰	IER	IPR	DTCER
_	予約	81	0144h	_	×	×	×	_	_	_
_	予約	82	0148h	_	×	×	×	_	_	_
_	予約	83	014Ch	_	×	×	×	_	_	_
_	予約	84	0150h	_	×	×	×	_	_	_
_	予約	85	0154h	_	×	×	×	_	_	_
_	予約	86	0158h	_	×	×	×	_	_	_
_	予約	87	015Ch		×	×	×	_	_	_
LVD	LVD1	88	0160h	エッジ	0	×	0	IER0B.IEN0	IPR088	_
	LVD2	89	0164h	エッジ	0	×	0	IER0B.IEN1		_
USB0	USBR0	90	0168h	レベル	0	×	0	IER0B.IEN2		_
_	予約	91	016Ch	_	×	×	×	_	_	_
RTC	ALM	92	0170h	エッジ	0	×	0	IER0B.IEN4	IPR092	_
	PRD	93	0174h	エッジ	0	×	0	IER0B.IEN5		
_		94	0178h	_	×	×	×			_
	予約 予約	95	017Gh							
		96	0180h	_	×	×	×			
	予約	97	0184h	_	×	×	×		_	_
	予約	98	0188h		×	×	×			
	予約			<u> </u>	×	×	×	_	_	_
_	予約	99	018Ch	_	×	×	×	_		_
_	予約	100	0190h	_	×	×	×	_	_	_
_	予約	101	0194h		×	×	×			_
S12AD	S12ADI0	102	0198h	エッジ	0	0	×	IER0C.IEN6		DTCER102
	GBADI	103	019Ch	エッジ	0	0	×	IER0C.IEN7	IPR103	DTCER103
_	予約	104	01A0h	_	×	×	×	_	_	_
_	予約	105	01A4h	_	×	×	×	_	_	_
ELC	ELSR18I	106	01A8h	エッジ	0	0	×	IER0D.IEN2	IPR106	DTCER106
_	予約	107	01ACh	_	×	×	×	_	_	_
_	予約	108	01B0h	_	×	×	×	_		_
_	予約	109	01B4h	_	×	×	×	_	_	_
_	予約	110	01B8h	_	×	×	×	_	_	_
_	予約	111	01BCh	_	×	×	×	_	_	_
_	予約	112	01C0h	_	×	×	×	_	_	_
_	予約	113	01C4h	_	×	×	×	_	_	_
MTU0	TGIA0	114	01C8h	エッジ	0	0	×	IER0E.IEN2	IPR114	DTCER114
	TGIB0	115	01CCh	エッジ	0	0	×	IER0E.IEN3		DTCER115
	TGIC0	116	01D0h	エッジ	0	0	×	IER0E.IEN4		DTCER116
	TGID0	117	01D4h	エッジ	0	0	×	IER0E.IEN5		DTCER117
	TCIV0	118	01D8h	エッジ	0	×	×	IER0E.IEN6	IPR118	_
	TGIE0	119	01DCh	エッジ	0	×	×	IER0E.IEN7		_
	TGIF0	120	01E0h	エッジ	0	×	×	IER0F.IEN0	1	_
MTU1	TGIA1	121	01E4h	エッジ	0	0	×	IER0F.IEN1	IPR121	DTCER121
	TGIB1	122	01E8h	エッジ	0	0	×	IER0F.IEN2		DTCER122
	TCIV1	123	01ECh	エッジ	0	×	×	IER0F.IEN3	IPR123	_
	TCIU1	124	01F0h	エッジ			×	IER0F.IEN4		_
	10101	124	UTFUII	エツン	0	×	×	IERUF.IEN4		

表 14.3 割り込みのベクタテーブル (4 / 6)

表14.3	割り込みの~	1	,	T	_			1	T	1
割り込み 要求発生元	名称	ベクタ番号 (注1)	ベクタアドレス オフセット	割り込みの 検出方法	CPU 割り込み	DTC 起動	sstb 復帰	IER	IPR	DTCER
MTU2	TGIA2	125	01F4h	エッジ	0	0	×	IER0F.IEN5	IPR125	DTCER125
	TGIB2	126	01F8h	エッジ	0	0	×	IER0F.IEN6		DTCER126
	TCIV2	127	01FCh	エッジ	0	×	×	IER0F.IEN7	IPR127	_
	TCIU2	128	0200h	エッジ	0	×	×	IER10.IEN0		_
MTU3	TGIA3	129	0204h	エッジ	0	0	×	IER10.IEN1	IPR129	DTCER129
	TGIB3	130	0208h	エッジ	0	0	×	IER10.IEN2		DTCER130
	TGIC3	131	020Ch	エッジ	0	0	×	IER10.IEN3		DTCER131
	TGID3	132	0210h	エッジ	0	0	×	IER10.IEN4		DTCER132
	TCIV3	133	0214h	エッジ	0	×	×	IER10.IEN5	IPR133	_
MTU4	TGIA4	134	0218h	エッジ	0	0	×	IER10.IEN6	IPR134	DTCER134
	TGIB4	135	021Ch	エッジ	0	0	×	IER10.IEN7		DTCER135
	TGIC4	136	0220h	エッジ	0	0	×	IER11.IEN0		DTCER136
	TGID4	137	0224h	エッジ	0	0	×	IER11.IEN1		DTCER137
	TCIV4	138	0228h	エッジ	0	0	×	IER11.IEN2	IPR138	DTCER138
MTU5	TGIU5	139	022Ch	エッジ	0	0	×	IER11.IEN3		DTCER139
	TGIV5	140	0230h	エッジ	0	0	×	IER11.IEN4		DTCER140
	TGIW5	141	0234h	エッジ	0	0	×	IER11.IEN5		DTCER141
_	予約	142	0238h		×	×	×	_	_	_
	予約	143	023Ch	_	×	×	×	_	_	_
	予約	144	0240h	_	×	×	×	_	_	_
_	予約	145	0244h	_	×	×	×	_	_	_
_	予約	146	0248h	_	×	×	×	_	_	_
_	予約	147	024Ch	_	×	×	×	_	_	
	予約	148	0250h	_	×	×	×	_		_
_	予約	149	0254h		×	×	×			
_		150	0258h		×	×	×			_
_	予約 予約	151	025Ch		×	×	×			
	予約	152	0260h							
		153	0264h		×	×	×			
	予約		0264h		×	×	×			
	予約	154 155	026Ch	_	×	×	×	_	_	_
	予約			_	×	×	×		_	_
	予約	156	0270h	_	×	×	×	_	_	_
	予約	157	0274h	_	×	×	×	_	_	_
	予約	158	0278h	_	×	×	×	_	_	_
	予約	159	027Ch	_	×	×	×	_		_
	予約	160	0280h	_	×	×	×	_	_	_
_	予約	161	0284h	_	×	×	×	_	_	_
	予約	162	0288h	_	×	×	×	_	_	_
	予約	163	028Ch	_	×	×	×	_		_
	予約	164	0290h	_	×	×	×	_		
	予約	165	0294h	_	×	×	×	_	_	_
_	予約	166	0298h	_	×	×	×	_	_	_
_	予約	167	029Ch	_	×	×	×	_	_	-
_	予約	168	02A0h	_	×	×	×	_	_	_
	予約	169	02A4h	_	×	×	×			_

表 14.3 割り込みのベクタテーブル (5 / 6)

割り込み 要求発生元	名称	ベクタ番号 ^(注1)	ベクタアドレス オフセット	割り込みの 検出方法	CPU 割り込み	DTC 起動	sstb 復帰	IER	IPR	DTCER
POE	OEI1	170	02A8h	レベル	0	×	×	IER15.IEN2	IPR170	_
	OEI2	171	02ACh	レベル	0	×	×	IER15.IEN3	IPR171	_
_	予約	172	02B0h	_	×	×	×	_	_	_
_	予約	173	02B4h	_	×	×	×	_	_	_
_	予約	174	02B8h	_	×	×	×	_	_	_
_	予約	175	02BCh	_	×	×	×	_	_	_
_	予約	176	02C0h	_	×	×	×	_	_	_
_	予約	177	02C4h	_	×	×	×	_	_	_
_	予約	178	02C8h	_	×	×	×	_	_	_
_	予約	179	02CCh	_	×	×	×	_	_	_
_	予約	180	02D0h	_	×	×	×	_	_	_
_	予約	181	02D4h		×	×	×	_	_	_
_	予約	182	02D8h	_	×	×	×	_	_	_
_	予約	183	02DCh	_	×	×	×			
	予約	184	02E0h	_	×	×	×			
_	予約	185	02E4h	_	×	×	×	_	_	_
_	予約	186	02E8h		×	×	×	_	_	_
_	予約	187	02ECh	_	×	×	×	_	_	_
_	予約	188	02F0h		×	×	×	_	_	_
_	予約	189	02F4h		×	×	×	_	_	_
_	予約	190	02F8h	_	×	×	×	_	_	_
_	予約	191	02FCh		×	×	×	_	_	_
_	予約	192	0300h	_	×	×	×	_	_	_
_	予約	193	0304h	_	×	×	×	_	_	_
_	予約	194	0308h		×	×	×	_	_	_
_	予約	195	030Ch	_	×	×	×	_	_	_
_	予約	196	0310h	_	×	×	×	_	_	_
_	予約	197	0314h		×	×	×	_	_	_
_	予約	198	0318h	_	×	×	×	_	_	_
_	予約	199	031Ch		×	×	×	_	_	_
_	予約	200	0320h	_	×	×	×	_	_	_
	予約	201	0324h	_	×	×	×			
_	予約	202	0328h	_	×	×	×		_	
_	予約	203	032Ch	_	×	×	×	_	_	
_	予約	204	0330h	— -	×	×	×		_	_
	予約	205	0334h		×	×	×			
_	予約	206	0338h		×	×	×		_	_
	予約	207	033Ch		×	×	×			
_	予約	208	0340h		×	×	×		_	
_	予約	209	0344h	_	×	×	×	_	_	_
	予約	210	0348h		×	×	×			
	予約	211	034Ch	_	×	×	×		_	_
_	予約	212	0350h	_	×	×	×	_	_	_
	予約	213	0354h		×	×	×		_	
_	予約	214	0358h	_	×	×	×	_	_	_
_	予約	215	035Ch	_	×	×	×	_	_	_

表 14.3 割り込みのベクタテーブル (6 / 6)

割り込み 要求発生元	名称	ベクタ番号 (注1)	ベクタアドレス オフセット	割り込みの 検出方法	CPU 割り込み	DTC 起動	sstb 復帰	IER	IPR	DTCER
_	予約	216	0360h	_	×	×	×		_	_
_	予約	217	0364h	_	×	×	×	_	_	_
SCI1	ERI1	218	0368h	レベル	0	×	×	IER1B.IEN2	IPR218	_
	RXI1	219	036Ch	エッジ	0	0	×	IER1B.IEN3		DTCER219
	TXI1	220	0370h	エッジ	0	0	×	IER1B.IEN4		DTCER220
	TEI1	221	0374h	レベル	0	×	×	IER1B.IEN5		_
SCI5	ERI5	222	0378h	レベル	0	×	×	IER1B.IEN6	IPR222	_
	RXI5	223	037Ch	エッジ	0	0	×	IER1B.IEN7		DTCER223
	TXI5	224	0380h	エッジ	0	0	×	IER1C.IEN0		DTCER224
	TEI5	225	0384h	レベル	0	×	×	IER1C.IEN1		_
_	予約	226	0388h	_	×	×	×	_	_	_
_	予約	227	038Ch	_	×	×	×	_	_	_
_	予約	228	0390h	_	×	×	×	_	_	_
_	予約	229	0394h	_	×	×	×	_	_	_
_	予約	230	0398h	_	×	×	×	_	_	_
_	予約	231	039Ch	_	×	×	×	_	_	_
_	予約	232	03A0h	_	×	×	×	_	_	_
_	予約	233	03A4h	_	×	×	×	_	_	_
_	予約	234	03A8h	_	×	×	×	_	_	_
_	予約	235	03ACh	_	×	×	×	_	_	_
_	予約	236	03B0h	_	×	×	×	_	_	_
_	予約	237	03B4h	_	×	×	×	_	_	_
SCI12	ERI12	238	03B8h	レベル	0	×	×	IER1D.IEN6	IPR238	_
	RXI12	239	03BCh	エッジ	0	0	×	IER1D.IEN7		DTCER239
	TXI12	240	03C0h	エッジ	0	0	×	IER1E.IEN0		DTCER240
	TEI12	241	03C4h	レベル	0	×	×	IER1E.IEN1		_
	SCIX0	242	03C8h	レベル	0	×	×	IER1E.IEN2	IPR242	_
	SCIX1	243	03CCh	レベル	0	×	×	IER1E.IEN3	IPR243	_
	SCIX2	244	03D0h	レベル	0	×	×	IER1E.IEN4	IPR244	_
	SCIX3	245	03D4h	レベル	0	×	×	IER1E.IEN5	IPR245	_
RIIC0	EEI0	246	03D8h	レベル	0	×	×	IER1E.IEN6	IPR246	_
	RXI0	247	03DCh	エッジ	0	0	×	IER1E.IEN7	IPR247	DTCER247
	TXI0	248	03E0h	エッジ	0	0	×	IER1F.IEN0	IPR248	DTCER248
	TEI0	249	03E4h	レベル	0	×	×	IER1F.IEN1	IPR249	_
	予約	250	03E8h	_	×	×	×	_		_
_	予約	251	03ECh	_	×	×	×	_	_	_
	予約	252	03F0h		×	×	×			
_	予約	253	03F4h	_	×	×	×	_	_	_
_	予約	254	03F8h	_	×	×	×	_	_	_
_	予約	255	03FCh	_	×	×	×	_	_	_

注1. ベクタ番号が小さいほど、優先順位は高くなります。

14.3.2 高速割り込みのベクタテーブル

高速割り込みに設定された割り込みのベクタテーブルは、CPU の高速割り込みベクタレジスタ (FINTV) です。

14.3.3 ノンマスカブル割り込みのベクタテーブル

ノンマスカブル割り込みのベクタ領域は "FFFF FFF8h" です。

14.4 割り込みの動作説明

割り込みコントローラは次の処理を行います。

- 割り込み検出
- 割り込み許可/禁止制御
- 割り込み要求先(CPU割り込み、DTC 起動)の選択
- 割り込み優先順位判定

14.4.1 割り込み検出

割り込み要求の検出方法は、レベル検出とエッジ検出の2種類があります。

IRQi 端子 ($i=0 \sim 7$) からの外部割り込み要求は、IRQCRi.IRQMD[1:0] ビットの設定によってエッジ検出とレベル検出を切り替えることができます。

周辺モジュールからの割り込み要求は、要因ごとにエッジ検出 / レベル検出が決まっています。 各要因に対応する検出方法は、「表 14.3 割り込みのベクタテーブル」を参照してください。

14.4.1.1 エッジ検出の割り込みステータスフラグ

周辺機能割り込みと、外部端子割り込みのエッジ検出の IRn.IR フラグの動作を図 14.2 に示します。 割り込み要求が発生したときの割り込み信号の変化点で IRn.IR フラグが "1" になります。割り込み要求先が CPU の場合、割り込みを受け付けると IRn.IR フラグは自動的に "0" になります。割り込み要求先が DTC の場合は、DTC の転送設定、転送回数によって異なります。詳細は「表 14.4 DTC 起動時の動作」を参照してください。ソフトウェアで IRn.IR フラグをクリアする必要はありません。




図 14.2 エッジ検出の IRn.IR フラグの動作

図 14.3 \sim 図 14.5 の割り込み信号は、割り込みコントローラの信号です。割り込みベクタ番号 64 \sim 95 の割り込みでは、タイミングが他の割り込みと異なります。割り込みベクタ番号 64 \sim 79 の IRQ 端子割り込みの場合、IRQ 端子入力から内部遅延 + 2PCLK 分の遅延が増加します。割り込みベクタ番号 80 \sim 95 の割り込みの場合、2PCLK 分の遅延が増加します。

割り込み要求が発生し IRn.IR フラグが "1" の状態では、再度発生した割り込み要求は無視されます。(注 1) IRn.IR フラグの再セットのタイミングを図 14.3 に示します。

注 1. ただし、SCI、RSPI、RIIC の各送信割り込み/受信割り込みの場合、IRn.IR フラグが "1" の状態で発生した割り込み要求は保持され、IRn.IR フラグが "0" になった後、保持された要求によって再度 IRn.IR フラグが "1" になります。詳細は、「26. シリアルコミュニケーションインタフェース (SCIe, SCIf)」、「27. I²C バスインタフェース (RIIC)」、「28. シリアルペリフェラルインタフェース (RSPI)」の各割り込みの説明を参照してください。




図 14.3 IRn.IR フラグの再セットのタイミング

IRn.IR フラグが "1" になった後、割り込みを禁止 (周辺モジュールの割り込み許可ビットで割り込み要求 の出力を禁止) としても、IRn.IR フラグは影響を受けず保持されます。割り込みを禁止した場合の動作を図 14.4 に示します。




図 14.4 割り込み要求の禁止と IRn.IR フラグの関係

14.4.1.2 レベル検出の割り込みステータスフラグ

周辺機能割り込みと外部端子割り込みのレベル検出時の IRn.IR フラグの動作を図 14.5 に示します。

割り込み信号がアサートされている間、IRn.IR フラグを "1" にし続けます。IRn.IR フラグを "0" にするためには、割り込み発生元の割り込み要求を "0" にしてください。割り込み要求発生元の割り込み要求フラグが "0" になったことを確認、および IRn.IR フラグが "0" になったことを確認してから、割り込みハンドラを終了してください。




図 14.5 レベル検出時の IRn.IR フラグの動作

レベル検出割り込みの処理手順を図14.6に示します。




図 14.6 レベル検出割り込み処理手順

14.4.2 割り込み要求の許可 / 禁止

割り込み要求を許可するためには、以下の設定が必要です。

- 1. 周辺機能割り込みの場合、周辺モジュールの割り込み許可ビットで割り込み要求の出力を許可
- 2. IERm.IENj ビットによって割り込み要求を許可

割り込み発生元で割り込み出力が許可された割り込み要求が発生すると、対応する IRn.IR フラグが "1" になります。

IERm.IENj ビットで割り込み要求を許可することで、IRn.IR フラグが"1"である割り込み要求が割り込み要求先へ出力されます。また、IERm.IENj ビットで割り込み要求を禁止することで、IRn.IR フラグが"1"になった割り込み要求は保留されます。

IRn.IR フラグは、IERm.IENj ビットの影響を受けません。

割り込み要求を禁止にする手順は以下のとおりです。

- 1. IERm.IENj ビットを割り込み要求禁止に設定する。
- 2. 周辺モジュールの割り込み出力許可ビットを禁止に設定し、書き込みを行ったレジスタを読んで、書き込み完了を確認する。
- 3. 必要に応じて、IRn.IR フラグを確認、もしくは IRn.IR フラグを "0" にする。(注1)
 - 注 1. SCI、RSPI、RIIC の各送信割り込み / 受信割り込みを許可状態から禁止状態に変更する場合、上記の手順で IRn.IR フラグを "0" にしてください。詳細は、「26. シリアルコミュニケーションインタフェース (SCIe, SCIf)」、「27. I²C バスインタフェース (RIIC)」、「28. シリアルペリフェラルインタフェース (RSPI)」の各割り込みの説明を参照してください。

14.4.3 割り込み要求先の選択

割り込み要因ごとに設定できる割り込み要求先は決められており、「表 14.3 割り込みのベクタテーブル」に示された要求先が設定できます。表 14.3 に「〇」の記載がない割り込み要求先を選択しないでください。 IRQ 端子で DTC を割り込み要求先に設定する場合は、IRQCRi.IRQMD[1:0] ビットをエッジ検出に設定してください。

割り込み要求先の設定方法を以下に示します。

(1) DTC 起動

各要因ごとに、IERm.IENj ビットが"0"のときに以下の設定を行ってください。

1. 当該要因の DTC 起動許可レジスタの DTC 転送許可ビット (DTCERn.DTCE) を "1" に設定する

上記の状態で、IERm.IENj ビットを"1"にしてください。

また、DTC モジュール起動ビット (DTCST.DTCST) を "1" にしてください。各要因ごとの設定と DTC モジュール起動ビットの設定はどちらを先に行っても構いません。

DTC の設定手順は、「16. **データトランスファコントローラ**(**DTCa**)」の「16.5 **DTC の設定手順**」を 参照してください。

(2) CPU 割り込み要求

割り込み要求先が DTC でない要因は、CPU 割り込み対象となります。 上記の DTC 起動の設定がされていない状態で、IERm.IEN; ビットを"I"にしてください。

DTC を割り込み要求先に設定した場合の動作は、表 14.4 に示すとおりになります。



			••		
割り込み 要求先	DISEL	残り 転送回数	1要求ごとの動作	IR ^(注1)	転送後の割り込み要求先
DTC	1	≠ 0	DTC転送→CPU割り込み	CPU割り込み受け付け時にクリア	DTC
(注2)		= 0	DTC転送→CPU割り込み	CPU割り込み受け付け時にクリア	DTCER.DTCEビットがクリア されCPUに切り替え
	0	≠ 0	DTC転送	DTC 転送情報読み出し後のDTC データ 転送開始時にクリア	DTC
		= 0	DTC転送→CPU割り込み	CPU割り込み受け付け時にクリア	DTCER.DTCEビットがクリア されCPUに切り替え

表 14.4 DTC 起動時の動作

DTC の DISEL は DTC.MRB.DISEL ビットで設定します。

- 注1. IRn.IR フラグが"1"のとき、再度発生した割り込み要求(DTC起動要求)は無視されます。
- 注2. チェーン転送の場合は、チェーン最終転送までDTC転送を継続します。チェーン最終転送時のCPU割り込みの有無、IRn.IR フラグのクリア、転送後の割り込み要求先の各動作は、チェーン最終転送のDISEL、および残り転送回数によって決まります。チェーン転送については、「16. データトランスファコントローラ (DTCa)」の「表16.3 チェーン転送の条件」を参照してください。

割り込み要求先を変更する場合は IERm.IENi ビットが "0" のときに行ってください。

- 「(1) DTC 起動」を設定してから転送が完了していない状態(DTCERn.DTCE ビットがクリアされていない状態)で、割り込み要求先を変更する場合、または DTC 転送設定内容を変更する場合は、以下の手順で行ってください。
- 1. 取り下げる要因、および新たに起動対象とする要因の IERm.IENi ビットを "0" にする。
- 2. DTC 転送状況を確認する。転送中であれば、転送完了を待つ。
- 3. 「(1) DTC 起動」の設定を行う。

14.4.4 優先順位の判定

割り込みコントローラは、割り込み要求先ごとに優先順位の判定を行います。それぞれの割り込み要求先に対する優先順位判定方法は以下のとおりです。

(1) 割り込み要求先が CPU の場合の優先順位判定

高速割り込みに設定された要因が最も優先されます。その次に割り込み優先レベル設定ビット (IPRn.IPR[3:0]) の値が大きい要因が優先されます。IPRn.IPR[3:0] ビットの値が同一レベルの要因が複数ある場合には、ベクタ番号が小さい要因が優先されます。

(2) 割り込み要求先が DTC の場合の優先順位判定

IPRn.IPR[3:0] ビットの影響を受けません。ベクタ番号が小さい要因が優先されます。

14.4.5 多重割り込み

CPU の多重割り込みを許可するには、受け付けた割り込みの処理ルーチン内で PSW.I ビットを "1" (割り込み許可) にしてください。

割り込み処理ルーチンに分岐した直後の PSW.IPL[3:0] ビットは、受け付けた割り込み要求の割り込み優先レベルと同じ値になっています。このとき、PSW.IPL[3:0] ビットより高い割り込み優先レベルの割り込み要求が発生すると、この割り込み要求の受け付け(多重割り込み)が行われます。

受け付けた割り込み要求の割り込み優先レベルが 15 (高速割り込み、IPR[3:0] を "1111b" に設定した割り込み) の場合は、多重割り込みは発生しません。



14.4.6 高速割り込み

高速割り込みは、CPUの割り込み応答を高速に実行できる割り込みで、割り込み要因のうちの1つだけを割り当てることができます。

高速割り込みの割り込み優先レベルは、IPRn.IPR[3:0] ビットの設定にかかわらず、15 (最高) です。また、他のレベル 15 の割り込み要因よりも優先的に受け付けられます。ただし、PSW.IPL[3:0] ビットの値が "1111b" (優先レベル 15) の場合は、高速割り込みも受け付けられません。

割り込み要因を高速割り込みに割り当てるには、FIR.FVCT[7:0] ビットにその要因のベクタ番号を設定し、FIR.FIEN ビットを"1"(高速割り込みを許可)にしてください。

高速割り込みについては「2. CPU」や「13. 例外処理」も参照してください。

14.4.7 デジタルフィルタ

外部割り込み要求端子 IRQi(i=0 \sim 7)と NMI 端子割り込みには、デジタルフィルタ機能を持っています。

デジタルフィルタは入力信号をフィルタ用サンプリングクロック (PCLK) でサンプリングし、サンプリング周期3回に満たないパルスを除去します。

IRQi 端子のデジタルフィルタを使用する場合、IRQFLTC0.FCLKSELi[1:0] ビット (i=0 ~ 7) でサンプリング周波数 (PCLK、PCLK/8、PCLK/32、PCLK/64) を設定し、IRQFLTE0.FLTENi ビットを "1" (デジタルフィルタ有効) にしてください。

NMI 端子割り込みのデジタルフィルタを使用する場合、NMIFLTC.NFCLKSEL[1:0] ビットでサンプリング 周波数 (PCLK、PCLK/8、PCLK/32、PCLK/64) を設定し、NMIFLTE.NFLTEN ビットを"1" (デジタルフィルタ有効) にしてください。

図 14.7 にデジタルフィルタの動作例を示します。




図 14.7 デジタルフィルタ動作例

ソフトウェアスタンバイモードに移行する際は、IRQFLTE0.FLTENi ビット、および NMIFLTE.NFLTEN ビットを "0"(デジタルフィルタ無効)にしてください。ソフトウェアスタンバイモードからの復帰後に再度デジタルフィルタを使用する場合は、IRQFLTE0.FLTENi ビット、もしくは NMIFLTE.NFLTEN ビットを "1"(デジタルフィルタ有効)にしてください。

14.4.8 外部端子割り込み

外部端子割り込みを使用する手順は以下のとおりです。

- 1. IERm.IENj ビットを "0" (割り込み要求禁止) にする。
- 2. IRQFLTE0.FLTENi ビット ($i=0 \sim 7$) を "0" (デジタルフィルタ無効) にする。
- 3. IRQFLTC0.FCLKSELi[1:0] ビットでデジタルフィルタのサンプリングクロックを設定する。
- 4. I/O ポートの設定、および確認を行う。
- 5. IRQCRi.IRQMD[1:0] ビットで検出方法を設定する。
- 6. IRn.IR フラグを "0" にする (エッジ検出の場合)。
- 7. IRQFLTE0.FLTENi ビットを"1" (デジタルフィルタ有効) にする。
- 8. DTC 起動の場合 DTCERn.DTCE ビットを設定する (設定しない場合は CPU 割り込み)。
- 9. IERm.IENj ビットを"1" (割り込み要求許可) にする。

14.5 ノンマスカブル割り込みの動作説明

ノンマスカブル割り込みには NMI 端子割り込み、発振停止検出割り込み、IWDT アンダフロー/リフレッシュエラー、電圧監視 1 割り込み、電圧監視 2 割り込みがあります。ノンマスカブル割り込みは CPU への割り込みのみであり、DTC の起動はできません。高速割り込みを含むすべての割り込みの中で最優先の割り込みです。

ノンマスカブル割り込み要求は、CPUのPSW.I ビット(割り込み許可ビット)、PSW.IPL[3:0] ビット(プロセッサ割り込み優先レベル)の状態にかかわらず受け付けられます。ノンマスカブル割り込みの有無はノンマスカブル割り込みステータスレジスタ(NMISR)で確認できます。

ノンマスカブル割り込みハンドラでは、NMISR レジスタの全ビットが "0" であることを確認してください。

初期状態では「ノンマスカブル割り込み禁止」となっています。ノンマスカブル割り込みを使用するシステムでは、プログラム処理の先頭で以下の手順に従ってください。

ノンマスカブル割り込み使用手順

- 1. スタックポインタ (SP) を設定する。
- 2. NMI 端子を使用する場合は、NMIFLTE.NFLTEN ビットを "0" (デジタルフィルタ無効) にする。
- 3. NMI 端子を使用する場合は、NMIFLTC.NFCLKSEL[1:0] ビットでデジタルフィルタのサンプリングクロックを設定する。
- 4. NMI 端子を使用する場合は、NMICR.NMIMD ビットで NMI 端子割り込みの検出方法を設定する。
- 5. NMI 端子を使用する場合は、NMICLR.NMICLR ビットに "1" を書いて、NMISR.NMIST フラグを "0" に する。
- 6. NMI 端子を使用する場合は、NMIFLTE.NFLTEN ビットを"1"(デジタルフィルタ有効)にする。
- 7. ノンマスカブル割り込み許可レジスタ (NMIER) の許可する割り込みに対応するビットを"1"にして、 ノンマスカブル割り込みの使用を許可する。

NMIER レジスタに "1" を書くと、以後の NMIER レジスタへの書き込みは無視されます。 ノンマスカブル 割り込みを禁止することはできません。 リセットでのみ禁止になります。

ノンマスカブル割り込みの処理の流れは、「13. 例外処理」を参照してください。

NMI ステータスフラグ(NMISR.NMIST)は、NMICLR.NMICLR ビットに "1" を書くことで "0" になります。

発振停止検出割り込みステータスフラグ(NMISR.OSTST)は、NMICLR.OSTCLR ビットに "1" を書くことで "0" になります。

IWDT アンダフロー / リフレッシュエラーステータスフラグ(NMISR.IWDTST)は、NMICLR.IWDTCLR ビットに "1" を書くことで "0" になります。

電圧監視1割り込み ステータスフラグ (NMISR.LVD1ST) は、NMICLR.LVD1CLR ビットに "1" を書くことで "0" になります。

電圧監視 2 割り込み ステータスフラグ (NMISR.LVD2ST) は、NMICLR.LVD2CLR ビットに "1" を書くことで "0" になります。

14.6 低消費電力状態からの復帰

スリープモード、ディープスリープモード、ソフトウェアスタンバイモードからの復帰割り込みとして使用可能な割り込み要因を「表 14.3 割り込みのベクタテーブル」に示します。

詳細は「11. 消費電力低減機能」を参照してください。各低消費電力モードにおける、復帰対象割り込みの設定方法は以下のとおりです。

14.6.1 スリープモードおよびディープスリープモードからの復帰

ノンマスカブル割り込み、および全要因の割り込みによって復帰することができます。復帰するための条件は以下のとおりです。

- 割り込み
- (1) 割り込み要求先が CPU であること
- (2) IERm.IENi ビットによって該当する割り込み要求が許可されていること
- (3) CPU.PSW.IPL[3:0] ビットよりも高い割り込み優先レベルであること
- ノンマスカブル割り込み

NMIER レジスタによって該当する割り込み要求が許可されていること

14.6.2 ソフトウェアスタンバイモードからの復帰

ノンマスカブル割り込み、およびソフトウェアスタンバイモードからの復帰可能な割り込みによって復帰することができます。復帰するための条件は以下のとおりです。

- 割り込み
- (1) ソフトウェアスタンバイモードから復帰可能な要因であること
- (2) 割り込み要求先が CPU であること
- (3) IERm.IENi ビットによって該当する割り込み要求が許可されていること
- (4) CPU.PSW.IPL[3:0] ビットよりも高い割り込み優先レベルであること (高速割り込みに設定した要因には高速割り込み設定レジスタ (FIR) だけでなく、対応する割り込み優 先レベル (IPRn) も CPU.PSW.IPL より高い設定にしてください。)

上記条件を満たさないIRQ端子では、ソフトウェアスタンバイモードでクロック停止期間中に発生した割り込み要因は検出されません。

• ノンマスカブル割り込み

NMIER レジスタによって該当する割り込み要求が許可されていること

- ソフトウェアスタンバイモードへの移行/復帰の手順
- (1) ソフトウェアスタンバイモードに移行する前に、復帰対象の割り込み要因のデジタルフィルタを無効 (IRQFLTE0.FLTENi ビットを "0"、NMIFLTE.NFLTEN ビットを "0") にしてください。
- (2) ソフトウェアスタンバイモードから復帰後に再度デジタルフィルタを使用する場合は、デジタルフィルタを有効(IRQFLTE0.FLTENi ビットを"1"、NMIFLTE.NFLTEN ビットを"1")にしてください。

14.7 使用上の注意事項

14.7.1 ノンマスカブル割り込み使用時の WAIT 命令の注意事項

WAIT 命令を実行する場合は、NMISR レジスタのすべてのステータスフラグが "0" であることを確認した 後で行ってください。



15. バス

15.1 概要

表 15.1 にバスの仕様を、図 15.1 にバスの構成図を、表 15.2 にバス種類別アドレス対応表を示します。

表 15.1 バスの仕様

バ	スの種類	内容
CPUバス	命令バス	◆ CPU (命令) を接続◆ 内蔵メモリを接続 (RAM、ROM)◆ システムクロック (ICLK) に同期して動作
	オペランドバス	 CPU (オペランド) を接続 内蔵メモリを接続 (RAM、ROM) システムクロック (ICLK) に同期して動作
メモリバス	メモリバス1	● RAMを接続
	メモリバス2	● ROMを接続
内部メインバス	内部メインバス1	CPUを接続システムクロック (ICLK) に同期して動作
	内部メインバス2	● DTCを接続● 内蔵メモリを接続(RAM、ROM)● システムクロック(ICLK)に同期して動作
内部周辺バス	内部周辺バス1	● 周辺機能(DTC、割り込みコントローラ、バスエラー監視部)を接続 ● システムクロック(ICLK)に同期して動作
	内部周辺バス2	● 周辺機能を接続● 周辺モジュールクロック (PCLKB) に同期して動作
	内部周辺バス3	● 周辺機能(USB) を接続● 周辺モジュールクロック(PCLKB) に同期して動作
	内部周辺バス6	● ROM(P/E 時)、E2 データフラッシュを接続 ● FlashIF クロック(FCLK)に同期して動作

P/E: プログラム / イレーズ




図 15.1 バスの構成図

表 15.2 バス種類別アドレス対応表

アドレス	バス	内容
0000 0000h ~ 0000 FFFFh	メモリバス1	RAM
0008 0000h ~ 0008 7FFFh	内部周辺バス 1	周辺 I/O レジスタ
0008 8000h ~ 0009 FFFFh	内部周辺バス 2	
000A 0000h ~ 000B FFFFh	内部周辺バス 3	
0010 0000h ~ 00FF FFFFh	内部周辺バス6	E2データフラッシュ、ROM (プログラム/イレーズ用)
8000 0000h ~ FEFF FFFFh	メモリバス2	ROM
FF00 0000h ~ FFFF FFFFh		(読み出し専用)

15.2 バスの説明

15.2.1 CPU バス

CPU バスには、命令バスとオペランドバスがあり、内部メインバス1に接続されています。命令バスは CPU の命令フェッチに、オペランドバスは CPU のオペランドアクセスに使用されます。

命令バスとオペランドバスは、RAM、ROMに接続しており、内部メインバス1を介さずに CPU から直接アクセスすることが可能です。ただし、ROMは読み出しのみ CPU からの直接アクセスが可能であり、書き込み/消去は内部周辺バスを介して行います。

内部メインバス1は、命令フェッチとオペランドのバス権要求を調停します。優先順位は、オペランド>命令フェッチの順となります。

命令フェッチとオペランドアクセスからの要求が異なるバス(メモリバス 1、メモリバス 2、内部メインバス 1)に対するものであれば、それぞれのバスアクセスを同時に行うことが可能です。たとえば、ROM と RAM などの並列動作が可能となります。

15.2.2 メモリバス

メモリバスには、メモリバス 1 とメモリバス 2 があり、メモリバス 1 には RAM、メモリバス 2 には ROM が接続されています。メモリバス 1 とメモリバス 2 は、CPU バス (命令フェッチとオペランド)、内部メインバス 2 からのバス権要求を調停します。

2本のバスの優先順位は、それぞれバスプライオリティ制御レジスタのメモリバス 1 (RAM) プライオリティ制御ビット (BUSPRI.BPRA[1:0])、メモリバス 2 (ROM) プライオリティ制御ビット

(BUSPRI.BPRO[1:0]) により設定可能です。優先順位固定の場合は、2本のバスの優先順位は、内部メインバス 2 > CPU バス (オペランド>命令フェッチ) の順となります。優先順位トグルの場合は、内部メインバス 2 と CPU バスとでバス要求を受け付けられた方の優先順位が低くなります。

15.2.3 内部メインバス

内部メインバスは、CPU が使用するバス(内部メインバス 1)と、CPU 以外のバスマスタ(DTC)が使用するバス(内部メインバス 2)の 2 本で構成されます。

内部メインバス1は、命令フェッチとオペランドのバス権要求を調停します。優先順位は、オペランド> 命令フェッチの順となります。

内部メインバス 2 では、DTC のバス権要求を調停します。優先順位は、表 15.3 に示すようになります。 CPU と CPU 以外のバスマスタからの要求が異なるバス(内蔵メモリ、内部周辺バス 1 ~内部周辺バス 3、内部周辺バス 6)に対するものであれば、それぞれのバスアクセスを同時に行うことが可能です。

ただし、CPU により XCHG 命令が実行された場合には、バスプライオリティ制御レジスタ(BUSPRI)の 設定にかかわらず、XCHG 命令によるバスアクセスが完了するまで、CPU 以外のバスアクセスは受け付け ません。また、DTC の転送情報リードおよびライトバック中も DTC 以外のバスアクセスは受け付けませ ん。

表15.3 バスマスタ優先順位

優先度	バスマスタ
高	DTC
↑ 低	CPU

15.2.4 内部周辺バス

表 15.4 に内部周辺バスに接続される周辺機能を示します。

表 15.4 内部周辺バスに接続される周辺機能

バスの種類	周辺機能
内部周辺バス1	DTC、割り込みコントローラ、バスエラー監視部
内部周辺バス2	内部周辺バス1、3以外の周辺機能
内部周辺バス3	USB
内部周辺バス6	ROM (P/E 時) / E2 データフラッシュ

内部周辺バス $1 \sim 3$ 、6 は、それぞれ、CPU(内部メインバス 1)と CPU 以外のバスマスタ(内部メインバス 2)からのバス権要求を調停します。

2本の内部メインバスの優先順位は、バスプライオリティ制御レジスタ(BUSPRI)により設定可能です。優先順位は、内部周辺バス1プライオリティ制御ビット(BUSPRI.BPIB[1:0])、内部周辺バス2、3プライオリティ制御ビット(BUSPRI.BPGB[1:0])、内部周辺バス6プライオリティ制御ビット(BUSPRI.BPFB[1:0])によりバスごとに設定できます。優先順位固定の場合は、内部メインバス2>内部メインバス1の順となります。優先順位トグルの場合は、内部メインバス1と内部メインバス2とでバス要求を受け付けられた方の優先順位が低くなります。

BUSPRI レジスタの設定の違いにより、受け付けられる要求の順番が変わることがありますので注意してください。図 15.2 に示すとおり、受け付けられたバス要求の優先順位が低い場合は、その優先順位は変わりません。




図 15.2 内部周辺バス優先順位

15.2.5 ライトバッファ機能(内部周辺バス)

内部周辺バスはライトバッファ機能を持っており、ライトアクセスの場合は、動作の終了を待たずに、次のアクセスを受け付けることができます。ただし、同じバスマスタからのアクセスの場合、ライトアクセスの次のアクセスが異なる内部周辺バスに対するものであれば、ライトアクセスが終了するまで次のアクセスは、待たされます。CPU から内部周辺バスのライトアクセス後に内蔵メモリへのリードアクセスがある場合には、動作の終了を待たずに次のアクセスが受け付けられるため、アクセスの順番が入れ替わることがありますので注意してください。




図 15.3 ライトバッファ機能

15.2.6 並列動作

それぞれのバスマスタが異なるスレーブにアクセスする場合、並列に動作することが可能です。たとえば、CPU の命令フェッチが ROM を、オペランドが RAM をアクセス中に、DTC は周辺-周辺バス間の転送を行うことができます。図 15.4 に並列動作の例を示します。この例の場合、CPU は命令バスとオペランドバスを使って、それぞれ ROM と RAM を同時にアクセスすることが可能です。また、CPU が ROM と RAMをアクセス中に、DTC は内部メインバス 2 を使って、周辺バスを同時にアクセスすることができます。




図 15.4 並列動作の例

15.2.7 制約事項

(1) アドレス空間の複数領域にまたがるアクセスの禁止

1つのアクセスでアドレス空間の複数領域をまたがるアクセスは禁止しており、その場合の動作は保証していません。1つのワード、ロングワードアクセスがアドレス空間の各領域境界を挟んで2つの領域にまたがらないようにしてください。

(2) RMPA 命令、ストリング操作命令に関する制約事項

(a) RMPA命令、ストリング操作命令の操作対象データをI/Oレジスタに配置することは禁止しており、 その場合の動作は保証していません。

15.3 レジスタの説明

15.3.1 バスエラーステータスクリアレジスタ (BERCLR)

アドレス 0008 1300h

	b7	b6	b5	b4	b3	b2	b1	b0
	1	_	_	_	_	_	1	STSCL R
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	STSCLR	ステータスクリアビット	0:無効 1:バスエラーステータスレジスタクリア	(W) (注1)
b7-b1	1	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. "1"書き込みのみ有効で、"0"書き込みは無効です。

STSCLR ビット(ステータスクリアビット)

"1"を書き込むと、バスエラーステータスレジスタ 1(BERSR1)とバスエラーステータスレジスタ 2(BERSR2)がクリアされます。

"0" 書き込みは無効です。読むと"0" が読み出されます。

15.3.2 バスエラー監視許可レジスタ (BEREN)

アドレス 0008 1304h



ビット	シンボル	ビット名	機能	R/W
b0	IGAEN	不正アドレスアクセス検出許可ビット	0:不正アドレスアクセス検出禁止 1:不正アドレスアクセス検出許可	R/W
b1	TOEN	タイムアウト検出許可ビット (注1、注2)	0:バスタイムアウト検出禁止 1:バスタイムアウト検出許可	R/W
b7-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

- 注1. 検出禁止(TOENビット=0)にしてバスアクセスを行った場合、バスがフリーズすることがあります。
- 注2. タイムアウトエラー検出中にTOENビットを"0"(検出禁止)にしないようにしてください。

15.3.3 バスエラーステータスレジスタ 1 (BERSR1)

アドレス 0008 1308h




ビット	シンボル	ビット名	機能	R/W
b0	IA	不正アドレスアクセスビット	0: 不正アドレスアクセスの発生なし 1: 不正アドレスアクセスの発生あり	R
b1	ТО	タイムアウトビット	0:タイムアウトの発生なし 1:タイムアウトの発生あり	R
b3-b2	_	予約ビット	読むと"0"が読めます。書き込みは無効になります	R
b6-b4	MST[2:0]	バスマスタコードビット	b6 b4 0 0 0 : CPU 0 0 1 : 予約 0 1 0 : 予約 0 1 1 : DTC 1 0 0 : 予約 1 0 1 : 予約 1 1 0 : 予約 1 1 1 : 予約	R
b7	_	予約ビット	読むと"0"が読めます。書き込みは無効になります	R

MST[2:0] ビット (バスマスタコードビット)

バスエラーを発生させたアクセスのバスマスタを示します。

15.3.4 バスエラーステータスレジスタ 2 (BERSR2)


アドレス 0008 130Ah



ビット	シンボル	ビット名	機能	R/W
b2-b0	_	予約ビット	読むと"0"が読めます。書き込みは無効になります	R
b15-b3	ADDR[12:0]	バスエラー発生アド レスビット	バスエラーが発生したアクセスのアドレスの上位13ビット(512Kバイト 単位)	R

15.3.5 バスプライオリティ制御レジスタ(BUSPRI)

アドレス 0008 1310h



ビット	シンボル	ビット名	機能	R/W
b1-b0	BPRA[1:0]	メモリバス1(RAM)プライオリティ制御 ビット	b1 b0 0 0:優先順位固定 0 1:優先順位トグル 1 0:設定しないでください 1 1:設定しないでください	R/(W) (注1)
b3-b2	BPRO[1:0]	メモリバス2(ROM)プライオリティ制御 ビット	b3 b2 0 0:優先順位固定 0 1:優先順位トグル 1 0:設定しないでください 1 1:設定しないでください	R/(W) (注1)
b5-b4	BPIB[1:0]	内部周辺バス1プライオリティ制御ビット	b5 b4 0 0:優先順位固定 0 1:優先順位トグル 1 0:設定しないでください 1 1:設定しないでください	R/(W) (注1)
b7-b6	BPGB[1:0]	内部周辺バス2、3プライオリティ制御 ビット	b7 b6 0 0:優先順位固定 0 1:優先順位トグル 1 0:設定しないでください 1 1:設定しないでください	R/(W) (注1)
b9-b8	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b11-b10	BPFB[1:0]	内部周辺バス6プライオリティ制御ビット	bii bi0 0 0:優先順位固定 0 1:優先順位トグル 1 0:設定しないでください 1 1:設定しないでください	R/(W) (注1)
b15-b12	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. DTCが停止した状態で、1回のみ書き込みできます。2回以上、書き込んだ場合、動作は保証されません。

BPRA[1:0] ビット(メモリバス 1(RAM)プライオリティ制御ビット)

メモリバス1 (RAM) に対する優先順位を設定します。

優先順位固定の場合は、内部メインバス2>CPUバスとなります。

優先順位トグルの場合は、内部メインバス 2 と CPU バスとでバス要求を受け付けられた方の優先順位が低くなります。

BPRO[1:0] ビット(メモリバス 2(ROM)プライオリティ制御ビット)

メモリバス 2 (ROM) に対する優先順位を設定します。

優先順位固定の場合は、内部メインバス2>CPUバスとなります。

優先順位トグルの場合は、内部メインバス1とCPUバスとでバス要求を受け付けられた方の優先順位が低くなります。

BPIB[1:0] ビット(内部周辺バス1プライオリティ制御ビット)

内部周辺バス1に対する優先順位を設定します。

優先順位固定の場合は、内部メインバス2>内部メインバス1となります。

優先順位トグルの場合は、内部メインバス1と内部メインバス2とでバス要求を受け付けられた方の優先順位が低くなります。

BPGB[1:0] ビット(内部周辺バス 2、3 プライオリティ制御ビット)

内部周辺バス2と内部周辺バス3に対する優先順位を設定します。

優先順位固定の場合は、内部メインバス2>内部メインバス1となります。

優先順位トグルの場合は、内部メインバス 1 と内部メインバス 2 とでバス要求を受け付けられた方の優先順位が低くなります。

BPFB[1:0] ビット(内部周辺バス6プライオリティ制御ビット)

内部周辺バス 6 に対する優先順位を設定します。

優先順位固定の場合は、内部メインバス2>内部メインバス1となります。

優先順位トグルの場合は、内部メインバス1と内部メインバス2とでバス要求を受け付けられた方の優先順位が低くなります。

15.4 バスエラー監視部

バスエラー監視部は、領域ごとのバスエラーを監視し、バスエラーが発生した場合、バスマスタへ通知します。

15.4.1 バスエラーの種類

バスエラーには、不正アドレスアクセスのバスエラーがあります。 不正アドレスアクセスは不正な領域へのアクセスがあった場合に検出します。

15.4.1.1 不正アドレスアクセス

不正アドレスアクセスは、バスエラー監視許可レジスタの不正アドレスアクセス検出許可ビットが有効 (BEREN.IGAEN = 1) に設定された場合で、不正アドレス領域にアクセスしたときに発生します。 どの領域が不正アドレスアクセスエラーを発生するかを表 15.5 に示します。

15.4.1.2 タイムアウト

タイムアウトは、バスエラー監視許可レジスタのタイムアウト検出許可ビットが有効(BEREN.TOEN = 1)に設定された場合で、バスアクセスが 768 サイクル以内に終了しない場合に発生します。

- 内部周辺バス (2、3): バスアクセス開始後、周辺モジュールクロック (PCLKB) で 768 サイクル以内 にバスアクセスが終了しない場合 タイムアウトが発生すると PCLKB で 256 サイクル間、バスマスタからのアクセスは受け付けられません
- 内部周辺バス (6): バスアクセス開始後、FlashIF クロック (FCLK) で 768 サイクル以内にバスアクセスが終了しない場合 タイムアウトが発生すると FCLK で 256 サイクル間、バスマスタからのアクセスは受け付けられません。

15.4.2 バスエラー発生時の動作

バスエラーが発生すると、CPU にバスエラーを通知します。バスエラーが発生した場合には、その動作を保証していません。

• CPU へのバスエラー発生通知: 割り込みが発生します。割り込みを発生させるかどうかは、ICU.IERn レジスタで制御できます。

15.4.3 バスエラーの発生条件

表 15.5 にアドレス空間の領域ごとに発生するバスエラーの種類を示します。

バスエラーが発生していない状態 (バスエラーステータスレジスタ n (BERSRn) (n=1、2) がクリアされている場合) で、不正アドレスアクセスエラーが検出されると、BERSRn レジスタにその時点の状態が記憶されます。一度バスエラーが発生すると、その後バスエラーが発生しても BERSRn がクリアされていない場合はその状態を記憶しません。

2つ以上のバスマスタについてバスエラーが同時に発生する場合は、1つのバスマスタの情報のみ記憶します。バスエラーの発生後は、BERSRn レジスタがクリアされるまで状態を保持します。

表15.5 発生するバスエラーの種類

アドレス	内容	種	類
7 + 02	内谷	不正アドレスアクセス	タイムアウト
0000 0000h ~ 0007 FFFFh	メモリバス1	_	_
0008 0000h ~ 0008 7FFFh	内部周辺バス1	_	
0008 8000h ~ 0009 FFFFh	内部周辺バス2	Δ	_
000A 0000h ~ 000B FFFFh	内部周辺バス3	Δ	_
000C 0000h ~ 000E FFFFh	予約領域	0	_
0010 0000h ~ 00FF FFFFh	内部周辺バス6	Δ	_
0100 0000h ~ 07FF FFFFh	予約領域	0	_
0800 0000h ~ 0FFF FFFFh	予約領域	_	_
1000 0000h ~ 7FFF FFFFh	予約領域	0	
8000 0000h ~ FFFF FFFFh	メモリバス2	_	_

^{—:}バスエラーは発生しません。

^{△:}バスエラーは不定です。

〇:バスエラーを発生します。

注. 実装されるRAM、データフラッシュ、ROMの容量は製品により異なります。製品ごとの仕様については、「34. RAM」、「35. フラッシュメモリ」を参照してください。

16. データトランスファコントローラ (DTCa)

本 MCU は、データトランスファコントローラ (DTC) を内蔵しています。 DTC は、割り込み要求によって起動し、データ転送を行うことができます。

16.1 概要

表 16.1 に DTC の仕様を、図 16.1 に DTC のブロック図を示します。

表 16.1 DTC の仕様

項目	内容
転送モード	 ノーマル転送モード 1回の起動で1データ転送する リピート転送モード 1回の起動で1データ転送する リピートサイズ分データを転送すると転送開始アドレスに復帰 リピート回数は最大256回設定可能で、256×32ビットで、最大1024バイト転送可能 ブロック転送モード 1回の起動で1ブロックのデータを転送する プロックサイズは、最大256×32ビット=1024バイト設定可能
転送チャネル	 割り込み要因に対応するチャネルの転送が可能(ICUからのDTC転送要求で転送) 1回の転送要求に対して複数のデータ転送が可能(チェーン転送) チェーン転送は「カウンタ=0のとき実施」/「毎回実施」のいずれかを選択可能
転送空間	 ショートアドレスモードのとき16Mバイト ("0000 0000h"~"007F FFFFh"と"FF80 0000h"~"FFFF FFFFh"のうち、予約領域以外の領域) フルアドレスモードのとき4Gバイト ("0000 0000h"~"FFFF FFFFh"のうち、予約領域以外の領域)
データ転送単位	 1データ: 1バイト(8ビット)、1ワード(16ビット)、1ロングワード(32ビット) 1ブロックサイズ: 1~256データ
CPU割り込み要求	DTC を起動した割り込みでCPUへの割り込み要求を発生可能 1回のデータ転送終了後にCPUへの割り込み要求を発生可能 指定したデータ数のデータ転送終了後にCPUへの割り込み要求を発生可能
イベントリンク機能	1回のデータ転送後(ブロックの場合は1ブロック転送後)、イベントリンク要求を発生
リードスキップ	転送情報のリードスキップを指定可能
ライトバックスキップ	転送元アドレス固定の場合、または転送先アドレス固定の場合、ライトバックスキップを実行可能
消費電力低減機能	モジュールストップ状態への設定が可能




図 16.1 DTC のブロック図

16.2 レジスタの説明

MRA、MRB、SAR、DAR、CRA、CRB レジスタは DTC の内部レジスタです。CPU から直接アクセスすることはできません。これら内部レジスタの設定値は RAM 領域に転送情報として配置します。DTC は転送要求が発生すると、RAM 領域から転送情報を読み出し、内部レジスタに設定します。データ転送が行われた後、DTC の内部レジスタは転送情報として RAM 領域にライトバックされます。

16.2.1 DTC モードレジスタ A (MRA)

アドレス (CPUから直接アクセス不可)




x:不定

ビット	シンボル	ビット名	機能	R/W
b1-b0	_	予約ビット	読んだ場合、その値は不定。書く場合、"0"としてください	_
b3-b2	SM[1:0]	転送元アドレスアドレッシングモードビット	b3 b2 0 0: SAR レジスタはアドレス固定 (SAR レジスタのライトバックはスキップされます) 0 1: SAR レジスタはアドレス固定 (SAR レジスタのライトバックはスキップされます) 1 0: 転送後 SAR レジスタをインクリメント (SZ[1:0] ビットが "00b" のとき 1、 "01b" のとき +2、"10b" のとき +4) 1 1: 転送後 SAR レジスタをデクリメント (SZ[1:0] ビットが "00b" のとき -1、 "01b" のとき -2、"10b" のとき -4)	
b5-b4	SZ[1:0]	DTCデータトランスファサイズビット	b5 b4 0 0: バイト(8ビット)転送 0 1: ワード(16ビット)転送 1 0: ロングワード(32ビット)転送 1 1: 設定しないでください	
b7-b6	MD[1:0]	DTC転送モード選択ビット	b7 b6 0 0: ノーマル転送モード 0 1: リピート転送モード 1 0: ブロック転送モード 1 1: 設定しないでください	_

MRA レジスタは、CPU から直接アクセスすることはできません。

16.2.2 DTC モードレジスタ B (MRB)

アドレス (CPUから直接アクセス不可)



x:不定

ビット	シンボル	ビット名	機能	R/W
b1-b0	_	予約ビット	読んだ場合、その値は不定。書く場合、"0"としてください	_
b3-b2	DM[1:0]	転送先アドレスアドレッシング モードビット	b3 b2 0 0: DAR レジスタはアドレス固定 (DAR レジスタのライトバックはスキップされます) 0 1: DAR レジスタはアドレス固定 (DAR レジスタはアドレス固定 (DAR レジスタのライトバックはスキップされます) 1 0: 転送後、DAR レジスタをインクリメント (MRA.SZ[1:0] ビットが"00b"のとき+1、 "01b"のとき+2、"10b"のとき+4) 1 1: 転送後 DAR レジスタをデクリメント (MRA.SZ[1:0] ビットが"00b"のとき-1、 "01b"のとき-2、"10b"のとき-4)	
b4	DTS	DTC転送モード選択ビット	0:転送先がリピート領域またはブロック領域 1:転送元がリピート領域またはブロック領域	_
b5	DISEL	DTC割り込み選択ビット	0:指定されたデータ転送終了時、CPUへの割り込みが発生 1:DTCデータ転送のたびに、CPUへの割り込みが発生	_
b6	CHNS	DTCチェーン転送選択ビット	0:連続してチェーン転送を行う 1:転送カウンタが1→0、または1→CRAHとなったとき、 チェーン転送を行う	_
b7	CHNE	DTCチェーン転送許可ビット	0: チェーン転送禁止 1: チェーン転送許可	_

MRB レジスタは、CPU から直接アクセスすることはできません。

DTS ビット(DTC 転送モード選択ビット)

リピート転送モードまたはブロック転送モードのとき、転送元と転送先のいずれをリピート領域またはブロック領域とするかを指定します。

CHNS ビット(DTC チェーン転送選択ビット)

チェーン転送の条件を選択します。

CHNE ビットが "0" のときは CHNS ビットの設定は無視されます。チェーン転送が選択される条件の詳細は、「表 16.3 チェーン転送の条件」を参照してください。

次の転送がチェーン転送の場合、指定した転送回数の終了判定、割り込みステータスフラグのクリアは行われず、CPU への割り込み要求は発生しません。

CHNE ビット(DTC チェーン転送許可ビット)


チェーン転送を指定します。

チェーン転送の条件の選択は、CHNS ビットで行います。チェーン転送の詳細は、「16.4.6 チェーン転送」を参照してください。



16.2.3 DTC 転送元レジスタ (SAR)

アドレス (CPUから直接アクセス不可)



SAR レジスタは、転送元の開始アドレスを設定するレジスタです。


フルアドレスモードでは32ビットが有効となります。

ショートアドレスモードでは下位 24 ビットが有効で、上位 8 ビット (b31~b24) の設定は無視され、b23 で指定した値でビット拡張を行います。

SAR レジスタは CPU から直接アクセスすることはできません。

16.2.4 DTC 転送先レジスタ (DAR)

アドレス (CPUから直接アクセス不可)



DAR レジスタは、転送先の開始アドレスを設定するレジスタです。

フルアドレスモードでは32ビットが有効となります。


ショートアドレスモードでは下位 24 ビットが有効で、上位 8 ビット (b31~b24) の設定は無視され、b23 で指定した値でビット拡張を行います。

DAR レジスタは CPU から直接アクセスすることはできません。


16.2.5 DTC 転送カウントレジスタ A (CRA)

アドレス (CPUから直接アクセス不可)

ノーマル転送モード



・リピート転送モード、ブロック転送モード



x:不定

シンボル	レジスタ名	機能	R/W
CRAL	転送カウンタA下位レジスタ	転送回数を設定します	_
CRAH	転送カウンタA上位レジスタ		_

- 注. 転送モードによって機能が異なります。
- 注. リピート転送モード時およびブロック転送モード時は、CRAH、CRALレジスタには同じ値を設定してください。

CRA レジスタは CPU から直接アクセスすることはできません。

(1) ノーマル転送モードの場合 (MRA.MD[1:0] ビット = 00b)

ノーマル転送モードでは、CRA レジスタは 16 ビットの転送カウンタとして機能します。

転送回数は、設定値が "0001h" のときは 1 回、"FFFFh" のときは 65535 回、"0000h" のときは 65536 回となります。

1回のデータ転送を行うたびにデクリメント(-1)されます。

(2) リピート転送モードの場合 (MRA.MD[1:0] ビット = 01b)

CRAH レジスタは転送回数を保持し、CRAL レジスタは 8 ビットの転送カウンタとして機能します。 転送回数は、設定値が "01h" のときは 1 回、"FFh" のときは 255 回、"00h" のときは 256 回となります。 CRAL レジスタは 1 回のデータ転送を行うたびにデクリメント (-1) され、"00h" になると CRAH レジスタの値が転送されます。


(3) ブロック転送モードの場合(MRA.MD[1:0] ビット = 10b)

CRAH レジスタはブロックサイズを保持し、CRAL レジスタは 8 ビットのブロックサイズカウンタとして機能します。

転送回数は、設定値が "01h" のときは 1 回、"FFh" のときは 255 回、"00h" のときは 256 回となります。 CRAL レジスタは 1 回のデータ転送を行うたびにデクリメント (-1) され、"00h" になると CRAH レジスタの値が転送されます。

16.2.6 DTC 転送カウントレジスタ B (CRB)

アドレス (CPUから直接アクセス不可)



CRB レジスタは、ブロック転送モード時のブロック転送回数を指定するレジスタです。

転送回数は、設定値が "0001h" のときは 1 回、"FFFFh" のときは 65535 回、"0000h" のときは 65536 回となります。


1ブロックサイズの最終データ転送時にデクリメント(-1)されます。

ノーマル転送モードおよびリピート転送モード設定時は、CRB レジスタを使用しません。設定値は無視されます。

CRB レジスタは、CPU から直接アクセスすることはできません。

16.2.7 DTC コントロールレジスタ (DTCCR)

アドレス DTC.DTCCR 0008 2400h



ビット	シンボル	ビット名	機能	R/W
b2-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b3	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b4	RRS	DTC転送情報リードスキップ 許可ビット	0:転送情報リードスキップを行わない 1:ベクタ番号の値が一致したとき、転送情報リードスキップを 行う	R/W
b7-b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

RRS ビット(DTC 転送情報リードスキップ許可ビット)


DTC ベクタ番号は、前回起動のベクタ番号と比較されます。

ベクタ番号が一致しRRS ビットが"1"のとき、転送情報リードを行わずDTCのデータ転送を行います。 ただし、前回の起動がチェーン転送のときは、RRS ビットの値に関わらず転送情報リードが行われます。

また、前回の転送が、ノーマル転送で転送カウンタ(CRA レジスタ)が"0"になった場合と、ブロック転送で転送カウンタ(CRB レジスタ)が"0"になった場合も、RRS ビットの値に関わらず転送情報リードが行われます。

16.2.8 DTC ベクタベースレジスタ(DTCVBR)

アドレス DTC.DTCVBR 0008 2404h



DTCVBR レジスタは、DTC ベクタテーブルアドレス算出時のベースアドレスを設定するレジスタです。 上位 4 ビットへの書き込みは無視され、b27 の値が拡張されて設定されます。また、下位 10 ビットは予約 ビットで、値は "0" 固定です。書く場合、"0" を書いてください。

0000 0000h ~ 07FF FC00h、および F800 0000h ~ FFFF FC00h の範囲で、1K バイト単位で設定可能です。

16.2.9 DTC アドレスモードレジスタ(DTCADMOD)

アドレス DTC.DTCADMOD 0008 2408h



ビット	シンボル	ビット名	機能	R/W
b0	SHORT	ショートアドレスモード設定ビット	0: フルアドレスモード 1: ショートアドレスモード	R/W
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

DTCADMOD レジスタは、DTC がアクセス可能な領域を設定するレジスタです。


SHORT ビット(ショートアドレスモード設定ビット)

フルアドレスモードでは、4G バイト空間(0000 0000h \sim FFFF FFFFh)のアクセスが可能です。

ショートアドレスモードでは、16M バイト空間($0000~0000h \sim 007F$ FFFFh と FF80 $0000h \sim FFFF$ FFFFh)のアクセスが可能です。

16.2.10 DTC モジュール起動レジスタ (DTCST)

アドレス DTC.DTCST 0008 240Ch



ビット	シンボル	ビット名	機能	R/W
b0	DTCST	DTCモジュール起動ビット	0 : DTCモジュール停止 1 : DTCモジュール動作	R/W
b7-b1	1	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

DTCST ビット (DTC モジュール起動ビット)

DTC を転送要求受け付け可能とするためには、DTCST ビットを "1" にしてください。DTCST ビットを "0" にすると新たな転送要求を受け付けません。


動作中に"0"に書き換えた場合、受け付け済みの転送要求は処理が終わるまで動作します。

モジュールストップ状態、ディープスリープモード、ソフトウェアスタンバイモードへ移行する際は、 DTCST ビットを "0" にしてください。

モジュールストップ状態、ディープスリープモード、ソフトウェアスタンバイモードへの移行については 「16.9 消費電力低減機能」、および「11. 消費電力低減機能」を参照してください。

16.2.11 DTC ステータスレジスタ(DTCSTS)

アドレス DTC.DTCSTS 0008 240Eh



ビット	シンボル	ビット名	機能	R/W
b7-b0	VECN[7:0]	DTC アクティブベクタ番号モニタ ビット	DTC転送動作中にその起動要因をベクタ番号で示します DTC転送動作中(ACT フラグが"1"のとき)にのみ有効値を示します	R
b14-b8	_	予約ビット	読むと"0"が読めます。書き込みは無効になります	R
b15	ACT	DTCアクティブフラグ	0:DTC転送動作なし 1:DTC転送動作中	R

VECN[7:0] ビット(DTC アクティブベクタ番号モニタビット)

DTC 転送動作中に、その転送の起動要因をベクタ番号で示します。

DTCSTS レジスタを読んだときに、ACT フラグが "1" (DTC 転送動作中) であれば、読み出された VECN[7:0] ビットの値は有効値を示しています。DTCSTS レジスタを読んだときに ACT フラグが "0" (DTC 転送動作なし) であれば、読み出された VECN[7:0] ビットの値は無効値です。

DTC 起動要因とベクタアドレスの関係は、「14. 割り込みコントローラ (ICUb)」の「14.3.1 割り込み のベクタテーブル」を参照してください。

ACT フラグ (DTC アクティブフラグ)

DTC の転送動作状態を示します。

["1"になる条件]

• 転送要求に対して DTC が起動したとき

「"0"になる条件]

• 1回の転送要求に対する DTC 動作が終了したとき

16.3 起動要因

DTC は割り込み要求によって起動します。DTC を起動する割り込みに対応する ICU.DTCERn.DTCE ビット (n=1) り込みベクタ番号)を "1" にすると DTC 起動要因となります。

DTC 起動要因とベクタアドレスの関係は、「14. 割り込みコントローラ (ICUb)」の「14.3.1 割り込みのベクタテーブル」を参照してください。また、ソフトウェア起動については、「14. 割り込みコントローラ (ICUb)」の「14.2.5 ソフトウェア割り込み起動レジスタ (SWINTR)」を参照してください。

DTC が一度、転送要求を受け付けると、その1要求分の転送が終わるまでは、優先順位に関わりなく新たな転送要求を受け付けません。DTC 転送中に複数の転送要求が発生した場合、その転送が終わった時点で最も優先順位の高い要求が受け付けられます。DTC モジュール起動ビット(DTCST.DTCST)が"0"の状態で複数の転送要求が発生した場合、その後、DTCST.DTCST ビットを"1"にした時点で最も優先順位の高い要求が受け付けられます。

1回のデータ転送(チェーン転送の場合、連続した最後の転送)を行うごとに、DTC は以下の動作を行います。

- 指定した総転送数の最終終了時は、データ転送後にICU.DTCERn.DTCEビットを"0"にしてCPUに割り込みを要求します。
- MRB.DISEL ビットが "1" のときは、データ転送後に CPU に割り込みを要求します。
- 上記のいずれでもない場合は、データ転送開始時に起動要因となった割り込みステータスフラグを"0" にします。

16.3.1 転送情報の配置と DTC ベクタテーブル

DTC は起動要因別に DTC ベクタテーブルから転送情報の先頭アドレスをリードし、この先頭アドレスから転送情報を読みます。

DTC ベクタテーブルは、ベースアドレス (先頭アドレス) の下位 10 ビットが "0" になるように、1K バイト境界に配置してください。DTC ベクタテーブルのベースアドレスは、DTC ベクタベースレジスタ (DTCVBR) に設定してください。

転送情報は、RAM 領域に配置します。ベクタ番号 n の転送情報 (n) の先頭アドレスは、ベクタテーブルのベースアドレスに対し、+4n 番地としてください。

転送情報は、ショートアドレスモード(3 ロングワード)、フルアドレスモード(4 ロングワード)のいずれかで配置できます。 DTCADMOD.SHORT ビットで、ショートアドレスモード(SHORT ビット = 1)、フルアドレスモード(SHORT ビット = 0)の設定を行います。

DTC ベクタテーブルと転送情報の対応を図 16.2 に示します。

RAM 領域上の転送情報の配置を図 16.3 に示します。配置領域のエンディアンによって下位アドレスが異なります。詳細は、「16.10.2 転送情報の配置」を参照してください。




図 16.2 DTC ベクタテーブルと転送情報の対応




図 16.3 RAM 領域上の転送情報の配置

16.4 動作説明

DTC は、転送情報を元にデータを転送します。DTC を動作させるためには、あらかじめ転送情報を RAM 領域に格納しておく必要があります。

DTC が起動すると、ベクタ番号に対応する DTC ベクタを読みます。次に DTC ベクタが示す転送情報格納アドレスから転送情報を読んでデータ転送を行い、データ転送後の転送情報をライトバックします。転送情報を RAM 領域に格納することで、任意のチャネル数のデータ転送を行うことができます。

転送モードには、ノーマル転送モード、リピート転送モード、ブロック転送モードがあります。
DTC は転送元アドレスを SAR レジスタ、転送先アドレスを DAR レジスタで指定します。 SAR レジスタ、
DAR レジスタは、転送後個々にインクリメント、デクリメント、あるいはアドレス固定になります。
DTC の転送モードを表 16.2 に示します。

表 16.2 DTC の転送モード

転送モード	1回の転送要求で転送可能なデータサイズ	メモリアドレスの増減	指定可能な転送回数
ノーマル転送モード	1バイト/1ワード/1ロングワード	1、2または4増減あるいは アドレス固定	1~65536回
リピート転送モード ^{(注} 1)	1バイト/1ワード/1ロングワード	1、2または4増減あるいは アドレス固定	1~256回 (注3)
ブロック転送モード ^{(注} 2)	CRAH レジスタで指定したブロックサイズ (1~256バイト/1~256ワード/1~256ロング ワード)	1、2または4増減あるいは アドレス固定	1~65536回

- 注1. 転送元または転送先のいずれかをリピート領域に設定
- 注2. 転送元または転送先のいずれかをブロック領域に設定
- 注3. 指定回数の転送終了後は、初期状態を回復し動作を継続(リピート)する。

また、MRB.CHNE ビットを "1" にしておくことにより、1 回の転送要求で複数の転送を行うことができます(チェーン転送)。MRB.CHNS ビットの設定で、指定されたデータ転送終了時にチェーン転送を行う設定も可能です。

DTC 動作フローチャートを図 16.4 に示します。チェーン転送の条件を表 16.3 に示します。




図 16.4 DTC 動作フローチャート

表 16.3	チェーン転送の条件

		第1の転	 送		第2の転送 (注3)			
CHNE ビット	CHNS ビット	DISEL ビット	転送カウンタ (注1、注2)	CHNE ビット	CHNS ビット	DISEL ビット	転送カウンタ (注1、注2)	DTC転送
0	_	0	(1→0) 以外	_	_	_	_	第1転送で終了
0	_	0	(1 → 0)	_	_	_	_	第1転送で終了
0	_	1	_	_	_	_	_	CPUへ割り込み要求
1	0	_	_	0	_	0	(1→0) 以外	第2転送で終了
				0	_	0	(1 → 0)	第2転送で終了
				0	_	1	_	CPUへ割り込み要求
1	1	0	(1→*)以外	_	_	_	_	第1転送で終了
1	1	_	(1 → *)	0	_	0	(1→0) 以外	第2転送で終了
				0	_	0	(1 → 0)	第2転送で終了
				0	_	1	_	CPUへ割り込み要求
1	1	1	(1→*)以外		1	1	_	第1転送で終了 CPUへ割り込み要求

- 注1. 転送カウンタは各転送モードで異なります。各転送モードでの転送カウンタは以下のとおりです。 ノーマル転送モード:CRAレジスタ、リピート転送モード:CRALレジスタ、ブロック転送モード:CRBレジスタ
- 注2. 転送終了時のカウンタ動作は、ノーマル転送モード、ブロック転送モードでは(1 \rightarrow 0)、リピート転送モードでは(1 \rightarrow CRAH)となります。表中の(1 \rightarrow *)はこの両方を指しています。
- 注3. 第2の転送、またはそれ以降の転送でチェーン転送を選択することは可能ですが、第2の転送でCHNE ビットが"1"の組み合わせを省略しています。

16.4.1 転送情報リードスキップ機能

DTCCR.RRS ビットの設定で、ベクタアドレスのリードと転送情報のリードをスキップすることができます。

DTC 転送要求時、今回起動の DTC ベクタ番号と前回起動の DTC ベクタ番号が比較されます。比較結果が一致し、DTCCR.RRS ビットが "1" のとき、ベクタアドレスのリードと転送情報のリードを行わず、DTC のデータ転送を行います。前回の起動がチェーン転送のときは、ベクタアドレスのリードと転送情報のリードが行われます。また、前回の転送がノーマル転送で、転送カウンタ(CRA レジスタ)が "0" になった場合と、ブロック転送で転送カウンタ(CRB レジスタ)が "0" になった場合も、DTCCR.RRS ビットの値に関わらず転送情報リードが行われます。転送情報リードスキップの動作例を図 16.13 に示します。

DTC ベクタテーブルと転送情報を更新する場合には、一度 DTCCR.RRS ビットを "0" にして、DTC ベクタテーブルと転送情報を更新した後、DTCCR.RRS ビットを設定してください。DTCCR.RRS ビットを "0" にすることによって保持されていたベクタ番号は破棄されます。次回の起動時は、更新された DTC ベクタテーブルおよび転送情報がリードされます。

16.4.2 転送情報ライトバックスキップ機能

MRA.SM[1:0] ビット、または MRB.DM[1:0] ビットをアドレス固定に設定すると、転送情報の一部がライトバックされません。この機能は、ショートアドレスモード、フルアドレスモードの設定にかかわらず行われます。転送情報ライトバックスキップ条件とライトバックスキップされるレジスタを表 16.4 に示します。なお、CRA レジスタ、CRB レジスタはショートアドレスモード、フルアドレスモードの設定にかかわらずライトバックされます。また、フルアドレスモードでは、MRA レジスタ、MRB レジスタはライトバックスキップされます。

表16.4 転送情報ライトバックスキップ条件とライトバックスキップされるレジスタ

MRA.SM[MRA.SM[1:0]ビット MRB.DM[1:0]ビット				
b3	b2	b3	b2	- SAR レジスタ	DAR レジスタ
0	0	0	0	スキップ	スキップ
0	0	0	1		
0	1	0	0		
0	1	0	1		
0	0	1	0	スキップ	ライトバック
0	0	1	1		
0	1	1	0		
0	1	1	1		
1	0	0	0	ライトバック	スキップ
1	0	0	1		
1	1	0	0		
1	1	0	1		
1	0	1	0	ライトバック	ライトバック
1	0	1	1		
1	1	1	0		
1	1	1	1		

16.4.3 ノーマル転送モード

1回の転送要求で、1 バイト、1 ワードまたは 1 ロングワードの転送を行います。転送回数は 1 \sim 65536 です。

転送元アドレスと転送先アドレスは、インクリメント、デクリメント、または固定にそれぞれ設定できます。指定回数の転送が終了すると、CPU への割り込み要求を発生させることができます。

ノーマル転送モードのレジスタ機能を**表 16.5** に、ノーマル転送モードのメモリマップを**図 16.5** に示します。

表 16.5 ノーマル転送モードのレジスタ機能

レジスタ	機能	転送情報をライトバックするときに書き戻される値
SAR	転送元アドレス	インクリメント/デクリメント/固定 ^(注1)
DAR	転送先アドレス	インクリメント/デクリメント/固定 ^(注1)
CRA	転送カウンタA	CRA – 1
CRB	転送カウンタB	更新されない

注1. アドレス固定のときは、ライトバックはスキップされます。




図 16.5 ノーマル転送モードのメモリマップ

16.4.4 リピート転送モード

1回の転送要求で、1バイト、1ワードまたは1ロングワードの転送を行います。

MRB.DTS ビットで、転送元、転送先のいずれか一方をリピート領域に指定します。転送回数は1~256 まで指定可能で、指定回数の転送が終了すると、転送カウンタおよびリピート領域に設定した方のアドレスレジスタは初期状態を回復し、転送を繰り返します。他方のアドレスレジスタは、連続してインクリメントまたはデクリメント、あるいはアドレス固定になります。

リピート転送モードでは、転送カウンタ CRAL レジスタが "00h" になると、CRAL レジスタの値は CRAH レジスタで設定した値に更新されます。このため、転送カウンタは "00h" にならないので、MRB.DISEL ビットが "0"(指定されたデータ転送終了時、CPU への割り込みが発生)のときに CPU への割り込み要求 は発生しません。

リピート転送モードのレジスタ機能を**表 16.6** に、リピート転送モードのメモリマップを**図 16.6** に示します。

表 16.6	リピート転送モー	ドのレジスタ機能
--------	----------	----------

しぶっち	機能	転送情報をライトバックするときに書き戻される値					
レジスタ	が成用に	CRALが1以外のとき	CRALが1のとき				
SAR	転送元アドレス	インクリメント/デクリメント/固定 ^(注1)	(MRB.DTS ビット= 0のとき) インクリメント/デクリメント/固定 ^(注1) (MRB.DTS ビット= 1 のとき) SAR レジスタの初期値				
DAR	転送先アドレス	インクリメント/デクリメント/固定 ^(注1)	(MRB.DTS ビット= 0のとき) DAR レジスタの初期値 (MRB.DTS ビット= 1のとき) インクリメント/デクリメント/固定 ^(注1)				
CRAH	転送カウンタ保持	CRAH	CRAH				
CRAL	転送カウンタA	CRAL – 1	CRAH				
CRB	転送カウンタB	更新されない	更新されない				

注1. アドレス固定のときは、ライトバックはスキップされます。




図 16.6 リピート転送モードのメモリマップ(転送元をリピート領域に設定した場合)

16.4.5 ブロック転送モード

1回の転送要求で、1ブロックの転送を行います。

MRB.DTS ビットで、転送元、転送先のいずれか一方をブロック領域に指定します。ブロックサイズは $1 \sim 256$ バイト、 $1 \sim 256$ ワードまたは $1 \sim 256$ ロングワードの指定が可能です。

指定された1ブロックの転送が終了すると、ブロックサイズカウンタ CRAL レジスタと、ブロック領域に 指定したアドレスレジスタ (MRB.DTS ビットが "1" のとき SAR レジスタ、DTS ビットが "0" のとき DAR レジスタ) の初期状態が回復します。他方のアドレスレジスタは、連続してインクリメント、またはデクリ メント、あるいはアドレス固定になります。

転送回数(ブロック回数)は、 $1 \sim 65536$ まで指定可能です。指定回数のブロック転送が終了すると、 CPU \sim の割り込みを発生させることができます。

ブロック転送モードのレジスタ機能を**表 16.7** に、ブロック転送モードのメモリマップを**図 16.7** に示します。

表 16.7	ノロック転送モー	トのレンスタ機能

レジスタ	機能	転送情報をライトバックするときに書き戻される値
SAR	転送元アドレス	(MRB.DTS ビット= 0のとき) インクリメント/デクリメント/固定 ^(注1) (MRB.DTS ビット= 1のとき) SAR レジスタの初期値
DAR	転送先アドレス	(MRB.DTS ビット= 0のとき) DAR レジスタの初期値 (MRB.DTS ビット= 1のとき) インクリメント/デクリメント/固定 ^(注1)
CRAH	ブロックサイズ保持	CRAH
CRAL	ブロックサイズカウンタ	CRAH
CRB	ブロック転送回数カウンタ	CRB – 1

注1. アドレス固定のときは、ライトバックはスキップされます。




図 16.7 ブロック転送モードのメモリマップ(転送先をブロック領域に指定した場合)

16.4.6 チェーン転送

MRB.CHNE ビットを"1"にするとチェーン転送ができます。チェーン転送は、1回の転送要求で複数のデータ転送を行います。

MRB.CHNE ビットを "1"、MRB.CHNS ビットを "0" にした場合、指定した転送回数の終了による CPU への割り込み要求や、MRB.DISEL ビット = 1(DTC データ転送のたびに、CPU に割り込み要求を発生)による CPU への割り込み要求は発生しません。また、起動要因となった割り込みステータスフラグに影響を与えません。

データ転送を定義する SAR、DAR、CRA、CRB、および MRA、MRB レジスタはそれぞれ個別に設定できます。図 16.8 にチェーン転送の動作を示します。




図 16.8 チェーン転送の動作

MRB.CHNE ビットを"1"、MRB.CHNS ビットを"1"にした場合、指定されたデータ転送終了時のみチェーン転送を行います。リピート転送モードでも、指定されたデータ転送終了時にチェーン転送を行います。

チェーン転送の条件の詳細については、表 16.3 のチェーン転送の条件を参照してください。

16.4.7 動作タイミング

DTC の動作タイミングの例を図 16.9 ~図 16.13 に示します。




図 16.9 DTC 動作タイミング例(1) (ショートアドレスモード、ノーマル転送モード、リピート転送モードの場合)




図 16.10 DTC 動作タイミング例(2) (ショートアドレスモード、ブロック転送モード、ブロックサイズ = 4 の場合)




図 16.11 DTC 動作タイミング例(3)(ショートアドレスモード、チェーン転送の場合)




図 16.12 DTC 動作タイミング例(4) (フルアドレスモード、ノーマル転送モード、リピート転送モードの場合)




図 16.13 転送情報リードスキップ時の動作例 (ベクタ、転送情報、転送先が RAM、転送元は周辺モジュールの場合)

DTC の実行サイクル 16.4.8

DTC の 1回のデータ転送の実行サイクルを表 16.8 に示します。

各処理状態の実施順序は、「16.4.7 動作タイミング」を参照してください。

表 16.8 DTCの実行サイクル

転送モード	ベクタ	u — к	亩 元:	送情報リード		車を 注	き情報ライト		データ	タ転送	内部	動作
+4,25 -		, ,	+4.			+42			リード	ライト	PIDE	13/JTF
ノーマル	Cv + 1	0	4 × Ci + 1	3 × Ci + 1	0	3 x Ci	2 x Ci	Ci	Cr + 1	Cw	2	0
リピート		(注 1)	(注 2)	(注3)	(注 1)	(注 4)	(注5)	(注6)	Cr + 1	Cw		(注 1)
ブロック (注7)									P × Cr	P×Cw		

- 注1. 転送情報リードスキップのとき
- 注2. フルアドレスモード動作のとき
- 注3. ショートアドレスモード動作のとき
- 注4. SAR レジスタ、DAR レジスタがともにアドレス固定でないとき注5. SAR レジスタ、またはDAR レジスタがアドレス固定のとき
- 注6. SAR レジスタと DAR レジスタがともにアドレス固定のとき
- 注7. ブロックサイズが2以上の場合です。ブロックサイズが1の場合は、ノーマル転送のサイクル数となります。

P: ブロックサイズ (CRAH、CRAL レジスタの設定値)

Cv: ベクタ転送情報格納先アクセスサイクル

Ci: 転送情報格納先アドレスアクセスサイクル

Cr: データリード先アクセスサイクル

Cw:データライト先アクセスサイクル

(ベクタリード、転送情報リード、データ転送リードの「+1」、内部動作の「2」の単位はいずれもシステムクロック (ICLK) です。)

(Cv、Ci、Cr、Cw はアクセス先で異なります。アクセス先ごとのサイクル数は、「34. RAM」、「35. フラッシュメモリ」、 「5. I/O レジスタ」を参照してください。)

16.4.9 DTC のバス権解放タイミング

DTC は、転送情報リード中と転送情報ライト中にはバス権を解放しません。その他のタイミングでは、 バスマスタ調停部で決められた優先順位によってバス調停が行われます。

バス調停については、「15. バス」を参照してください。

16.5 DTC の設定手順

DTC を使用する前に、DTC ベクタベースレジスタ (DTCVBR) を設定してください。 図 16.14 に DTC の起動に必要な設定手順を示します。




図 16.14 DTC の設定手順

16.6 DTC 使用例

16.6.1 ノーマル転送

DTC の使用例として、SCI による 128 バイトのデータ受信を行う例を示します。

(1) 転送情報の設定

MRA レジスタに、転送元アドレス固定(MRA.SM[1:0] ビット = 00b)、ノーマル転送モード (MRA.MD[1:0] ビット = 00b)、バイトサイズ(MRA.SZ[1:0] ビット = 00b)を設定します。MRB レジス タは、転送先アドレスインクリメント(MRB.DM[1:0] ビット = 10b)、1 回の割り込みで 1 回のデータ転送(MRB.CHNE ビット = 0、MRB.DISEL ビット = 0)を設定します。MRB.DTS ビットは、任意の値と することができます。SAR レジスタには SCI の RDR レジスタのアドレス、DAR レジスタにはデータを 格納する RAM の先頭アドレス、CRA レジスタには 128("0080h")を設定します。CRB レジスタは、任意の値とすることができます。

- (2) DTC ベクタテーブルの設定
 - 受信完了割り込み(RXI)用の転送情報の先頭アドレスを、DTC ベクタテーブルに設定します。
- (3) ICU の設定と DTC モジュール起動 対応する ICU.DTCERn.DTCE ビットを "1" に、ICU.IERi.IENj ビットを "1" にします。DTCST.DTCST ビットを "1" にします。
- (4) SCI の設定

SCI の SCR.RIE ビットを "1" にして、RXI 割り込みを許可します。なお、SCI の受信動作中に受信エラーが発生すると以後の受信が行われませんので、CPU が受信エラー割り込みを受け付けられるようにしてください。

(5) DTC 転送

SCI の 1 バイトのデータ受信が完了するごとに RXI 割り込みが発生し、DTC が起動されます。DTC によって、受信データが SCI の RDR レジスタから RAM へ転送され、DAR レジスタのインクリメント、CRA レジスタのデクリメントを行います。

(6) 割り込み処理

128 回のデータ転送終了後、CRA レジスタが "0" になると、CPU に RXI 割り込みが要求されます。割り込み処理ルーチンで終了処理を行ってください。

16.6.2 カウンタ = 0 のときのチェーン転送

第1のデータ転送の転送カウンタが"0"になったときのみ第2のデータ転送を行い、第2の転送において 第1のデータ転送情報を変更します。このチェーン転送を繰り返すことで、転送回数が256回以上のリピー ト転送を行うことができます。

128K バイトの入力バッファを構成する例を示します。ただし、入力バッファは下位アドレス "0000h" から始まるように設定するものとします。カウンタ = 0 のときのチェーン転送を図 16.15 に示します。

- (1) 第1のデータ転送として、入力データ用のノーマル転送モードを設定します。転送元アドレスは固定、 CRA レジスタ = 0000h(65536 回)、MRB.CHNE ビット = 1(チェーン転送許可)、MRB.CHNS ビット = 1(転送カウンタ = 0 のときのみチェーン転送を行う)、MRB.DISEL ビット = 0(指定されたデータ転送 終了時、CPU への割り込みが発生)としてください。
- (2) 第 1 のデータ転送の転送先アドレスの 65536 回ごとの先頭アドレスの上位 8 ビットアドレスを別の領域 (ROM など) に用意してください。たとえば、入力バッファを "20 0000h" ~ "21 FFFFh" とするときには、"21h"、"20h"を用意します。
- (3) 第2のデータ転送として、第1のデータ転送の転送先アドレス再設定用のリピート転送モード(転送元をリピート領域)とします。転送先は第1の転送情報領域の DAR レジスタの上位8ビットとします。 このとき MRB.CHNE ビット = 0(チェーン転送禁止)、MRB.DISEL ビット = 0(指定されたデータ転送終了時、CPU への割り込みが発生)としてください。上記入力バッファを "20 0000h" ~ "21 FFFFh" と する場合には、転送カウンタ = 2 としてください。
- (4) 割り込みによって第1のデータ転送を 65536 回実行します。第1のデータ転送の転送カウンタが "0" になると、第2のデータ転送が開始します。第1のデータ転送の転送元アドレス上位8 ビットを "21h" にします。第1のデータ転送の転送先アドレス下位16 ビットの転送カウンタは、"0000h" になっています。
- (5) 引き続き割り込みによって第1のデータ転送を、第1のデータ転送で指定した 65536 回実行します。第 1のデータ転送の転送カウンタが "0" になると、第2のデータ転送が開始します。第1のデータ転送の転送元アドレス上位8ビットを"20h"にします。第1のデータ転送の転送先アドレス下位16ビットの転送カウンタは"0000h"になっています。
- (6) 上記(4)、(5) を無限に繰り返します。第2のデータ転送がリピート転送モードのため、CPU には割り込みを要求しません。




図 16.15 カウンタ = 0 のときのチェーン転送

16.7 割り込み要因

DTC が指定された回数のデータ転送を終了したとき、および MRB.DISEL ビットが"I" (DTC データ転送のたびに、CPU への割り込みが発生)のデータ転送が終了したとき、DTC を起動した割り込み要因で CPU に対して割り込みが発生します。これらの CPU に対する割り込みは、CPU の PSW.I ビット (割り込み許可ビット)、PSW.IPL[3:0] ビット (プロセッサ割り込み優先レベル)、および割り込みコントローラの優先順位の制御を受けます。

16.8 イベントリンク

DTC は1要求分の転送完了後にイベントリンク要求を出力します。

16.9 消費電力低減機能

モジュールストップ状態、ディープスリープモード、ソフトウェアスタンバイモードへ移行する際は、DTCST.DTCST ビットに "0" (DTC モジュール停止) を書いた後、それぞれ以下の処理をしてください。

(1) モジュールストップ機能

MSTPCRA.MSTPA28 ビットに "1" (モジュールストップ状態への遷移) を書くことによって、DTC のモジュールストップ機能が有効になります。MSTPCRA.MSTPA28 ビットに "1" を書いたときに DTC が転送動作中の場合、DTC 転送終了後にモジュールストップ状態に遷移します。

MSTPCRA.MSTPA28 ビットが"1"のとき、DTC のレジスタにアクセスしないでください。

MSTPCRA.MSTPA28 ビットに "0" (モジュールストップ状態の解除) を書くことにより、DTC のモジュールストップが解除されます。

(2) ディープスリープモード

「11. 消費電力低減機能」の「11.6.2.1 ディープスリープモードへの遷移」の手順に従って設定してください。

WAIT 命令実行時点で DTC が転送動作中の場合、DTC 転送終了後にディープスリープモードに移行します。

ディープスリープモードから復帰後、MSTPCRA.MSTPA28 ビットに "0" を書くことにより、DTC のモジュールストップが解除されます。

(3) ソフトウェアスタンバイモード

「11. 消費電力低減機能」の「11.6.3.1 ソフトウェアスタンバイモードへの移行」の手順に従って設定してください。

WAIT 命令実行時点で DTC が転送動作中の場合、DTC 転送終了後にソフトウェアスタンバイモードに移行します。

(4) 消費電力低減機能における注意事項

WAIT 命令とレジスタ設定順については、「11. 消費電力低減機能」の「11.7.5 WAIT 命令の実行タイミング」を参照してください。

低消費電力モードから復帰後、DTC 転送を行うには、再度 DTCST.DTCST ビットに "1" を書いてください。

ディープスリープモード期間、ソフトウェアスタンバイモード期間に発生した要求を DTC 起動でなく CPU 割り込みとする場合は、「14. 割り込みコントローラ (ICUb)」の「14.4.3 割り込み要求先の選択」の設定方法にそって、割り込み要求先を CPU に切り替えてから WAIT 命令を実行してください。

16.10 使用上の注意事項

16.10.1 転送情報先頭アドレス

ベクタテーブルに指定する転送情報の先頭アドレスは、4n番地を指定してください。4n番地以外を指定すると、アドレスの最下位2ビットは"00b"としてアクセスします。

16.10.2 転送情報の配置

転送情報をメモリに配置するときには、配置する領域のエンディアンによって、**図 16.16** に示すとおり配置してください。

たとえば、CRA、CRB 設定データを 16 ビットで書く場合、ビッグエンディアンの場合は下位アドレス 0 に CRA 設定データ、下位アドレス 2 に CRB 設定データを書いてください。リトルエンディアンの場合は下位アドレス 0 に CRB 設定データ、下位アドレス 2 に CRA 設定データを書いてください。32 ビットで書く場合は、エンディアンにかかわらず 32 ビットの MSB 側に CRA 設定データ、LSB 側に CRB 設定データを配置して下位アドレス 0 に書いてください。




図 16.16 転送情報の配置

17. イベントリンクコントローラ(ELC)

17.1 概要

イベントリンクコントローラ (ELC) は、各周辺モジュールで発生する割り込み要求をイベント信号とし、モジュール間を相互に接続(リンク)することにより、CPU を介さず直接モジュール間で連携動作ができます。イベント信号は、該当する割り込み要求許可ビットの設定に関係なく出力することができます。 **表 17.1** に ELC の仕様を示します。 **図 17.1** に ELC のブロック図を示します。

表 17.1 ELC の仕様

項目	内容
イベントリンク機能	 36種類のイベント信号を、直接モジュールへリンク可能 タイマ系のモジュールは、イベント入力時の動作の選択が可能 ポートBのイベントリンク動作が可能 シングルポート (注1): 指定した1ビットのポートにイベントリンクの動作設定が可能ポートグループ (注1): 8本ある I/Oポート内で、指定した複数ビットをグループ化してイベントリンクの動作設定が可能
消費電力低減機能	モジュールストップ状態への設定が可能

注1. 入力に指定されている、シングルポート、ポートグループでは、接続している信号値の変化により、イベントを発生します。 64 ピンパッケージ製品で、ポート切り替えレジスタ A (PSRA) で PCO、PC1 を選択した場合、ELCの PB6、PB7 を入力および出力のイベントとして使用できません。 48 ピンパッケージ製品で、ポート切り替えレジスタ B (PSRB) で PC0 ~ PC3を選択した場合、ELCの PB0、PB1、PB3、PB5 を入力および出力のイベントとして使用できません。




図 17.1 ELC のブロック図 (n = 1 ~ 4, 7, 15, 16, 18, 20, 22, 24, 25)

17.2 レジスタの説明

17.2.1 イベントリンクコントロールレジスタ (ELCR)

アドレス 0008 B100h




R/W ビット シンボル ビット名 機能 b6-b0 予約ビット 読むと"1"が読めます。書く場合、"1"としてください R/W ELCON b7 R/W 全イベントリンク 0:ELC機能は無効 許可ビット 1:ELC機能は有効

ELCR レジスタは、ELC の動作を制御するレジスタです。

17.2.2 イベントリンク設定レジスタ n (ELSRn) (n = 1 ~ 4, 7, 15, 16, 18, 20, 22, 24, 25)

ELSR1 0008 B102h, ELSR2 0008 B103h, ELSR3 0008 B104h, ELSR4 0008 B105h, アドレス ELSR7 0008 B108h, ELSR15 0008 B110h, ELSR16 0008 B111h, ELSR18 0008 B113h, ELSR20 0008 B115h, ELSR22 0008 B117h, ELSR24 0008 B119h, ELSR25 0008 B11Ah



ビット	シンボル	ビット名	機能	R/W
b7-b0	ELS[7:0]	イベントリンク選択ビット	b7 b0 000000000:該当する周辺モジュールへのイベントの出力は無効 00001000~01101010:リンクするイベント信号の番号を指定 上記以外は設定しないでください	R/W

ELSRn レジスタは、周辺モジュールごとに、リンクするイベント信号を指定するレジスタです。ELSRn レジスタと周辺モジュールの対応を表 17.2 に示します。また、ELSRn レジスタに設定するイベント信号の名称と信号番号の対応を表 17.3 に示します。

表 17.2 ELSRn レジスタと周辺モジュールの対応

レジスタ名	周辺モジュール
ELSR1	MTU1
ELSR2	MTU2
ELSR3	MTU3
ELSR4	MTU4
ELSR7	CMT1
ELSR15	12ビットA/Dコンバータ
ELSR16	DA0
ELSR18	ICU (割り込み1) ^(注1)
ELSR20	出力ポートグループ1
ELSR22	入力ポートグループ1
ELSR24	シングルポート0 ^(注2)
ELSR25	シングルポート1 ^(注2)

注1. イベント信号は"01100011b (63h)" ~ "01101010b (6Ah)"の中から指定してください。これ以外の値は、設定しないでください。

注2. ELSR24、ELSR25 レジスタにDOC・データ演算条件成立信号(01101010b(6Ah))は、設定しないでください。

表 17.3 ELSRn.ELS[7:0] ビットに設定するイベント信号名と信号番号の対応

ELS[7:0]ビットの値	周辺モジュール	ELSRn設定イベント信号
08h	マルチファンクションタイマパル	MTU1・コンペアマッチ1A
09h	スユニット2	MTU1・コンペアマッチ1B
0Ah		MTU1・オーバフロー
0Bh		MTU1・アンダフロー
0Ch		MTU2・コンペアマッチ2A
0Dh		MTU2・コンペアマッチ2B
0Eh		MTU2・オーバフロー
0Fh		MTU2・アンダフロー
10h		MTU3・コンペアマッチ3A
11h		MTU3・コンペアマッチ3B
12h		MTU3・コンペアマッチ3C
13h		MTU3・コンペアマッチ3D
14h		MTU3・オーバフロー
15h		MTU4・コンペアマッチ4A
16h		MTU4・コンペアマッチ4B
17h		MTU4・コンペアマッチ4C
18h		MTU4・コンペアマッチ4D
19h		MTU4・オーバフロー
1Ah		MTU4・アンダフロー
1Fh	コンペアマッチタイマ	CMT1・コンペアマッチ1
3Ah	シリアルコミュニケーション	SCI5・エラー(受信エラー・エラーシグナル検出)
3Bh	インタフェース	SCI5・受信データフル
3Ch		SCI5・送信データエンプティ
3Dh		SCI5・送信完了
4Eh	I ² Cバスインタフェース	RIICO・通信エラー、イベント発生
4Fh		RIICO・受信データフル
50h		RIIC0・送信データエンプティ
51h		RIICO・送信終了
58h	12ビットA/Dコンバータ	12ビットA/Dコンバータ・A/D変換終了
5Bh	電圧検出回路	LVD1・電圧検出
61h	データトランスファコントローラ	DTC・転送終了
63h	1/0ポート	入力ポートグループ1・入力エッジ検出
65h		シングル入力ポート0・入力エッジ検出
66h		シングル入力ポート1・入力エッジ検出
69h	イベントリンクコントローラ	ソフトウェアイベント
6Ah	データ演算回路	DOC・データ演算条件成立信号
上記以外は設定しない	でください	

17.2.3 イベントリンクオプション設定レジスタ A(ELOPA)

アドレス 0008 B11Fh



ビット	シンボル	ビット名	機能	R/W
b1-b0	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b3-b2	MTU1MD[1:0]	MTU1動作選択ビット	b3 b2 0 0:カウントスタート 0 1:カウントリスタート 1 0:インプットキャプチャ ^(注1) 1 1:イベント無効	R/W
b5-b4	MTU2MD[1:0]	MTU2動作選択ビット	b5 b4 0 0:カウントスタート 0 1:カウントリスタート 1 0:インプットキャプチャ ^(注2) 1 1:イベント無効	R/W
b7-b6	MTU3MD[1:0]	MTU3動作選択ビット	b7 b6 0 0:カウントスタート 0 1:カウントリスタート 1 0:インプットキャプチャ ^(注3) 1 1:イベント無効	R/W

- 注1. MTU1.TCNT レジスタの値がMTU1.TGRA レジスタにキャプチャされます。
- 注2. MTU2.TCNT レジスタの値がMTU2.TGRA レジスタにキャプチャされます。
- 注3. MTU3.TCNT レジスタの値がMTU3.TGRA レジスタにキャプチャされます。

ELOPA レジスタは、 $MTU1 \sim MTU3$ のイベント入力時の動作を設定するレジスタです。ELC 機能を使用しないときは、"11b" (イベント無効) にしてください。

17.2.4 イベントリンクオプション設定レジスタ B(ELOPB)

アドレス 0008 B120h



ビット	シンボル	ビット名	機能	R/W
b1-b0	MTU4MD[1:0]	MTU4動作選択ビット	b1 b0 0 0:カウントスタート 0 1:カウントリスタート 1 0:インプットキャプチャ ^(注1) 1 1:イベント無効	R/W
b7-b2	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W

注1. MTU4.TCNT レジスタの値がMTU4.TGRA レジスタにキャプチャされます。

ELOPB レジスタは、MTU4 のイベント入力時の動作を設定するレジスタです。ELC 機能を使用しないときは、"11b" (イベント無効) にしてください。

17.2.5 イベントリンクオプション設定レジスタ C(ELOPC)

アドレス 0008 B121h




ビット	シンボル	ビット名	機能	R/W
b1-b0	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b3-b2	CMT1MD[1:0]	CMT1動作選択ビット	b3 b2 0 0:カウントスタート 0 1:カウントリスタート 1 0:イベントカウンタ 1 1:イベント無効	R/W
b7-b4	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W

ELOPC レジスタは、CMT1 のイベント入力時の動作を設定するレジスタです。ELC 機能を使用しないときは、"11b" (イベント無効) にしてください。

17.2.6 ポートグループ指定レジスタ 1 (PGR1)

アドレス PGR1 0008 B123h



ビット	シンボル	ビット名	機能	R/W
b0	PGR0	ポートグループ指定0ビット	0:ポートグループ指定しない	R/W
b1	PGR1	ポートグループ指定1ビット	1:ポートグループ指定する	R/W
b2	PGR2	ポートグループ指定2ビット		R/W
b3	PGR3	ポートグループ指定3ビット		R/W
b4	PGR4	ポートグループ指定4ビット		R/W
b5	PGR5	ポートグループ指定5ビット		R/W
b6	PGR6	ポートグループ指定6ビット		R/W
b7	PGR7	ポートグループ指定7ビット		R/W


PGR1 レジスタは、入出力ポートのグループ設定をするレジスタです。8 本ある I/O ポート内の個々のポート (1 ビット) に対してグループ指定を行います。 $1 \sim 8$ ビットの任意のポートを同一グループに指定できます。**表 17.4** に PGR1 レジスタとポートの対応を示します。

表 17.4 ポートグループ関連レジスタとポート番号の対応

ポート番号	ポートグループ指定レジスタ	ポートグループコントロールレジスタ	ポートバッファレジスタ
	(PGR)	(PGC)	(PDBF)
ポートB	PGR1 レジスタ	PGC1 レジスタ	PDBF1 レジスタ

17.2.7 ポートグループコントロールレジスタ 1 (PGC1)

アドレス PGC1 0008 B125h



ビット	シンボル	ビット名	機能	R/W
b1-b0	PGCI[1:0]	イベント出力エッジ 選択ビット	b1 b0 0 0:外部入力信号の立ち上がりエッジを検出して、イベント発生 0 1:外部入力信号の立ち下がりエッジを検出して、イベント発生 1 x:外部入力信号の立ち上がり/立ち下がりの両エッジを検出して、 イベント発生	R/W
b2	PGCOVE	PDBF上書き指定 ビット	0 : PDBF1 レジスタへの上書き無効 1 : PDBF1 レジスタへの上書き有効	
b3	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	
b6-b4	PGCO[2:0]	ポートグループ動作 セレクトビット	b6 b4 000:イベント入力時、Lowを出力 001:イベント入力時、Highを出力 010:イベント入力時、トグル(反転)出力 011:イベント入力時、バッファ値を出力 1 xx:イベント入力時、グループ内でビットローテート出力 (MSB→LSBへローテート)	
b7	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W


x : Don't care

PGC1 レジスタは、出力に設定されたポートグループに対して、イベント信号入力時のポートから外部へ出力する信号の出力形式を指定します。また、入力ポートグループに対して、PDBF レジスタへの上書き有効/無効の指定およびイベント発生する条件(外部からの入力する信号の変化)を設定します。

PGR1 レジスタとポートの対応については、表 17.4 を参照してください。

17.2.8 ポートバッファレジスタ 1 (PDBF1)

アドレス PDBF1 0008 B127h




ビット	シンボル	ビット名	機能	R/W
b0	PDBF0	ポートバッファ 0 ビット	PODRとPDBFの間で、イベント入力により、データが転送されま	R/W
b1	PDBF1	ポートバッファ 1 ビット	す。入力ポートグループに指定したビットへの書き込みは無効と なります。	R/W
b2	PDBF2	ポートバッファ 2 ビット	詳細は、「17.3 動作説明」を参照してください	R/W
b3	PDBF3	ポートバッファ 3 ビット		R/W
b4	PDBF4	ポートバッファ 4ビット		R/W
b5	PDBF5	ポートバッファ 5ビット		R/W
b6	PDBF6	ポートバッファ 6ビット		R/W
b7	PDBF7	ポートバッファ 7ビット		R/W

PDBF1 レジスタは、PGR1 レジスタと対になる 8 ビットのレジスタです。PDBF1 レジスタの動作については、「17.3.5 I/O ポートのイベント入力動作とイベント発生動作」を参照してください。

PGR1 レジスタとポートの対応については、表 17.4 を参照してください。

17.2.9 イベント接続ポート指定レジスタ n (PELn) (n = 0、1)

アドレス PEL0 0008 B129h, PEL1 0008 B12Ah




ビット	シンボル	ビット名	機能	R/W
b2-b0	PSB[2:0]	ビット番号指定ビット	8本あるI/Oポートのビット番号を指定	
b4-b3	PSP[1:0]	ポート番号指定ビット	b4 b3 0 0:設定無効 0 1:ポートB(PGR1レジスタに対応) 1 x:設定しないでください	R/W
b6-b5	PSM[1:0]	イベントリンク指定ビット	 ポート出力設定時:ポート出力データを指定 b6 b5 0 0:イベント入力時、Lowを出力 0 1:イベント入力時、Highを出力 1 x:イベント入力時、トグル(反転)出力 ポート入力設定時:イベント出力エッジ選択 b6 b5 0 0:立ち上がりエッジを検出して、イベント出力 0 1:立ち下がりエッジを検出して、イベント出力 1 x:立ち上がり/立ち下がりの両エッジを検出して、イベント出力 	R/W
b7	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W

x : Don't care

PELn レジスタは、イベントをリンクするシングルポートの指定とイベント入力時の動作および、イベント発生条件を設定するレジスタです。本 MCU では、ポートBの内、いずれかのビットに対して、最大2つのシングルポートを設定できます。

17.2.10 イベントリンクソフトウェアイベント発生レジスタ (ELSEGR)

アドレス 0008 B12Dh



ビット	シンボル	ビット名	機能	R/W
b0	SEG	ソフトウェアイベン ト発生ビット	0:通常動作 1:ソフトウェアイベント発生	W
b5-b1	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b6	WE	SEGビット書き込み 許可ビット	0 : SEGビットへの書き込み禁止 1 : SEGビットへの書き込み許可	R/W
b7	WI	ELSEGR レジスタ書 き込み禁止ビット	0 : ELSEGR レジスタへの書き込み許可 1 : ELSEGR レジスタへの書き込み禁止	W

本レジスタへの書き込みは MOV 命令を使用してください。

SEG ビット(ソフトウェアイベント発生ビット)

WE ビットが "1" の状態で、本ビットに "1" を書き込むとソフトウェアイベントが発生します。 本ビットは読むと "0" が読めます。 "1" を書いても "1" になりません。

WE ビット(SEG ビット書き込み許可ビット)

WE ビットが "1" のときのみ、SEG ビットに対する書き込みが可能になります。 ["1" になる条件]

- WI ビットに "0"、WE ビットに "1" を書き込んだとき ["0" になる条件]
 - WI ビットに "0"、WE ビットに "0" を書き込んだとき

WI ビット(ELSEGR レジスタ書き込み禁止ビット)

WI ビットの書き込み値が "0" のときのみ、ELSEGR レジスタに対する書き込みが可能になります。 読むと "1" が読めます。

17.3 動作説明

17.3.1 割り込み処理とイベントリンクの関係

本 MCU に内蔵しているモジュールには、割り込み要求ステータスフラグと、これらの割り込みの許可/禁止を制御する許可ビットがあります。各モジュールで割り込み要求が発生すると、割り込み要求ステータスフラグがセットされ、当該割り込み要求が許可のとき、CPU に対して割り込みを要求します。

これに対して、ELC は、各周辺モジュールで発生する割り込み要求をイベント信号とし、モジュール間を相互に接続(リンク)することにより、CPU を介さず直接モジュール間で連携動作ができます。イベント信号は、該当する割り込み要求許可ビットの設定に関係なく出力することができます。図 17.2 に割り込み処理と ELC の関係を示します。




図 17.2 割り込み処理と ELC の関係

17.3.2 イベントのリンク

ELSRn レジスタにイベントを設定することにより、設定したイベントが発生した場合、対応するモジュールが起動します。1つのモジュールに、1種類のイベントのみリンクできます。起動するモジュールの初期設定が完了してから ELC でモジュールを起動してください。表 17.5 にイベントを入力したときのモジュール別動作一覧を示します。

表 17.5 イベント入力時のモジュール別動作一覧

モジュール		イベント入力	寺の動作	
MTU CMT	ELOPA~ELOPCレジスタの設定により以下の動作となります イベント信号入力により、カウントスタート イベント信号入力により、カウントリスタート 入力したイベント数をカウント (CMT) イベント信号入力により、キャプチャ動作 (MTU)			
POE	イベント信号入力により、MTU相	補PWM出力端子および	MTU0の出力端子がハイインピーダンス状態	
A/Dコンバータ	イベント信号入力により、A/D変担			
D/Aコンバータ	イベント信号入力により、D/A変担	 與開始		
I/Oポート(出力)	イベント信号入力により、PODR レジスタ(ポート出力データレ ジスタ)の値が変化	ポートグループ	 PODR レジスタの値が、指定された値に変化 PDBF1 レジスタの値をPODR レジスタに転送 ローテート出力 	
	(外部端子の出力値が変化する) 	シングルポート	PODRレジスタの値が指定された値に変化	
I/Oポート (入力)	入力端子の信号値が変化	ポートグループ	イベント発生	
		シングルポート		
	イベント入力時	ポートグループ	外部端子の信号値をPDBF1 レジスタに転送	
		シングルポート	イベントの接続はできません	
割り込み制御	イベント信号入力により、CPUへ	割り込み要求、DTCデ-	ータ転送開始	

17.3.3 タイマ系周辺モジュールのイベント入力時の動作

ELOPA ~ ELOPC レジスタによりイベント入力時の動作を設定します。

(1) カウントスタート動作

イベント入力により、タイマのカウントをスタートし、各タイマの制御レジスタのカウントスタートビット (注1) が"I"にセットされます。カウントスタートビットが"I"の状態で入力されたイベントは、無効です。

(2) カウントリスタート動作

イベント入力により、タイマのカウンタ (注1) を初期化します。各タイマの制御レジスタのカウントスタートビット (注1) は保持されるため、カウントスタートビットが "1" の状態でイベント入力するとカウントリスタート動作します。

(3) イベントカウンタ動作

タイマのクロックソースとして、イベント入力が選択されタイマが動作します。

(4) インプットキャプチャ動作

イベント入力により、キャプチャ動作します。

注 1. 各タイマ系周辺モジュール章にあるタイマスタートに関するレジスタの説明を参照してください。

17.3.4 A/D コンバータ、D/A コンバータのイベント入力時の動作

ADCSR.ADST ビット、DACR.DAOE0 ビット $(\dot{z} 1)$ が "l" にセットされ、A/D 変換または D/A の変換が スタートします。

注 1. A/D コンバータ、D/A コンバータ章のビット説明を参照してください。

17.3.5 I/O ポートのイベント入力動作とイベント発生動作

I/O ポートは、イベント入力による動作の設定とイベントを発生させる動作の設定ができます。

(1) シングルポートとポートグループ

I/O ポートへのイベントリンクは、8 本ある I/O ポートへのイベントリンク(シングルポートへのイベントリンク)と、8 本ある I/O ポート内の任意の複数ビットをまとめたグループへのイベントリンク(ポートグループへのイベントリンク)ができます。

シングルポートの設定は、PEL0、PEL1 レジスタでイベント接続が可能な I/O ポート (注1) 内の任意の ビットを指定します。ポートグループの設定は、PGC1 レジスタにより、イベント接続が可能な I/O ポート (注1) の任意のビット (1 ビット以上) を指定します。グループ指定は、同一 I/O ポート内で入力ポートグループと出力ポートグループ、それぞれ 1 つのグループが設定できます。

当該ビットがシングルポートとポートグループの両方の指定があるとき、入力ポートは、両方の機能が有効となり、出力ポートの場合は、ポートグループの機能のみが有効となります。

I/O ポートの入力、出力は、PDR レジスタにより設定してください。

注 1. ポートBです。



(2) シングル入力ポートでのイベント発生

入力に設定されているシングルポートは当該ポートに接続している外部端子(外部ピン)の信号値の変化により、イベントを発生します。イベント発生条件は、PEL0、PEL1レジスタにより設定します。図 17.3 にシングルポートのイベントリンク動作を示します。

(3) シングル出力ポートのイベント入力動作

出力に設定されているシングルポートにイベントが入力されると、PEL0、PEL1 レジスタの設定により、当該ポートに接続している外部端子(外部ピン)の信号が変化します。これにより、当該ポートに接続している外部端子(外部ピン)の信号値が変化します。図 17.3 にシングルポートのイベントリンク動作を示します。




図 17.3 シングルポートのイベントリンク動作(ポート B の場合)

(4) 入力ポートグループのイベントの入力と発生

入力に設定されているポートグループは当該ポートに接続しているいずれかの外部端子(外部ピン)の信号値の変化により、イベントを発生します。イベント発生条件は PGC1 レジスタにより、設定します。また入力ポートグループにイベントが入力されると、イベント入力時の外部端子の信号値が PDBF1 レジスタに転送されます。転送は、入力ポートグループに指定されたビットのみ転送されます。図 17.4 に入力ポートグループのイベントリンク動作を示します。




図 17.4 入力ポートグループのイベントリンク動作(ポート B の場合)

(5) 出力ポートグループのイベントの入力

出力ポートグループにイベントが入力されると、PODR レジスタの値が PGC1 レジスタで設定された値に変化します。図 17.5 に出力ポートグループのイベントリンク動作を示します。

(6) ポートバッファレジスタの動作

(a) 入力ポートグループ

入力ポートグループにイベントが入力されると、入力ポートグループに指定されているビットの外部端子の信号値が、PDBF1 レジスタに転送されます。この状態で、再度入力ポートグループにイベントが入力されたとき、PGC1.PGCOVE ビットの設定により、以下の動作となります。

- PGC1.PGCOVE = 0 (上書き無効) のとき 前回のイベント入力により PDBF1 レジスタに転送された値が、CPU によりリード (DTC による転送を 含む) されているとき、外部端子の信号値が、PDBF1 レジスタに転送されます。リードされていない ときは、外部端子の信号値は PDBF1 レジスタに転送されず、入力したイベントは無効となります。
- PGC1.PGCOVE = 1 (上書き有効) のとき 入力ポートグループにイベントが入力されると、外部端子の信号値が、PDBF1 レジスタに転送されま す。

(b) 出力ポートグループ

出力ポートグループが PDBF1 レジスタの値を出力する設定になっているとき、出力ポートグループにイベントが入力されると、PDBF1 レジスタの値が PODR レジスタに転送されます。このとき出力ポートグループに設定されているビットのみが、PODR レジスタに転送されます。

出力ポートグループがグループ内でのビットローテート出力(PGC1.PGCO[2:0] ビット= 1xxb)に設定されていると、PDBF1 レジスタから PODR レジスタにデータ転送後に、当該グループ内で PODR レジスタ値が MSB \rightarrow LSB にローテートします。ポートに出力する初期値を PDBF1 レジスタに設定しておいてください。

図 17.5 と図 17.6 に動作を示します。

(7) PODR レジスタ、PDBF レジスタへの書き込み制限

ELCR.ELCON ビットが"1"のとき、下記レジスタへの書き込みが無効となります。

- 入力ポートグループに指定し、イベントリンクを設定すると、PDBF1 レジスタの入力ポートグループに 指定されたビットへの書き込みは無効になります。ただし、イベント入力として DOC を選択した場合 は、書き込みは有効です。
- 出力ポートグループに指定すると、PODR レジスタの当該ビットへの書き込みは無効になります。
- シングル出力ポートに指定されているとき、当該ポートへイベント接続設定(ELSRn レジスタの設定) をすると、PODR レジスタの当該ビットへの書き込みは無効になります。ただし、イベント入力として DOC を選択した場合は、書き込みは有効です。




図 17.5 出力ポートグループのイベントリンク動作 (ポート B の場合)




図 17.6 出力ポートグループのビットローテート動作(ポート B の場合)

17.3.6 イベントリンクの動作設定手順例

イベントリンク動作手順を以下に示します。

- 1. イベントをリンクするモジュールの初期設定をします。
- 2. ポートに対してイベントリンクを設定するときは、対応するポートの下記レジスタを設定します。

PODR レジスタ: 出力に設定したポートの初期値を設定します。

PDR レジスタ: ポートの入力または出力の設定をします。

PGR1 レジスタ: ポートグループとして動作させるときに、グループ化の対象となるポート

(ビット単位)を設定します。

PGC1 レジスタ: ポートグループとして動作させるときの動作を設定します。

PELO、PEL1 レジスタ: シングルポートとして動作させるときの対象とするポートとイベント入力の動

作およびイベント発生条件の設定をします。

- 3. イベントをリンクするモジュールの ELSRn レジスタに、リンクするイベント信号の番号を設定します。
- 4. イベントをリンクするモジュールがタイマ系の周辺モジュールのときは、必要に応じて対応する ELOPA ~ ELOPC レジスタを設定します。
- 5. ELCR.ELCON ビットを "1" にします。これによりイベントリンクが設定されている全モジュールのイベントリンク動作が有効となります。
- 6. イベント出力元のモジュールの初期設定をし、起動させます。モジュールから出力されるイベントにより、イベントリンク先のモジュールが事前に設定した動作を開始します。
- 7. モジュール単位でイベントリンク動作を停止するときは、対応する ELSRn.ELS[7:0] ビットに "00000000b" を設定してください。また ELCR.ELCON ビットを"0"にすることにより、全モジュールの イベントリンク動作が停止します。

17.4 使用上の注意事項

17.4.1 ELSRn レジスタの設定について

(1) ELSR18 レジスタの設定

イベント信号は "01100011b(63h)" ~ "01101010b(6Ah)"の中から指定してください。これ以外の値は、設定しないでください。

(2) ELSR24、ELSR25 レジスタの設定

DOC・データ演算条件成立信号 (01101010b (6Ah)) は、設定しないでください。

17.4.2 出力ポートグループのビットローテート動作の設定について

出力ポートグループのビットローテート動作モードで、PDBF1 レジスタの値を変更する場合、ELSRn レジスタを再度設定してください。ビットローテート動作に使用するイベントは発生間隔を 1PCLKB 分空けないと正常動作できません。

17.4.3 DTC 転送終了のイベントリンク使用時の注意事項

DTC 転送終了のイベントリンクを使用する場合、その DTC 転送先とイベントリンク起動先を同一周辺モジュールに設定しないでください。周辺モジュールへの DTC 転送が完了する前に周辺モジュールが起動する可能性があります。

17.4.4 クロック設定について

イベントリンクを使用するには ELC の設定の他に ELC と対象モジュールが動作可能状態である必要があります。対象のモジュールがモジュールストップ状態の場合や低消費電力状態の中でモジュールが停止状態となるモード(ソフトウェアスタンバイモード)の場合は動作できません。

17.4.5 モジュールストップ機能の設定

モジュールストップコントロールレジスタ B(MSTPCRB)により、ELC の動作を禁止 / 許可することが可能です。リセット解除後は、ELC の動作は停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は「11. 消費電力低減機能」を参照してください。

18. 1/0 ポート

18.1 概要

I/O ポートは、汎用入出力ポートと周辺機能の入出力、または割り込み入力端子として機能します。 各ポートは、周辺モジュールの入出力端子や、割り込み入力端子と兼用となっています。リセット直後は 入力ポートになっていますが、レジスタの設定により機能が切り替わります。各ポートの設定は、I/O ポートのレジスタ、および内蔵周辺モジュールのレジスタの設定によって決まります。

各ポートは、入力/出力を指定するポート方向レジスタ(PDR)、出力データを格納するポート出力データレジスタ(PODR)、端子の状態を反映するポート入力データレジスタ(PIDR)、端子の出力形態を選択するオープンドレイン制御レジスタ y(ODRy)(y=0、1)、入力プルアップ MOS のオン/オフを制御するプルアップ制御レジスタ (PCR)、機能端子を指定するポートモードレジスタ(PMR)を備えています。PMRレジスタの詳細については、「19. マルチファンクションピンコントローラ(MPC)」を参照してください。また、64 ピンパッケージ製品と 48 ピンパッケージ製品にはそれぞれ、一部端子の汎用入出力機能を切り替えて PORTC を 8 ビットのポートとして使用することが可能なポート切り替えレジスタ A(PSRA)、ポート切り替えレジスタ B(PSRB)を備えています。ただし、ポート切り替えレジスタ A(PSRA)で PCO、PC1 を選択した場合、イベントリンクコントローラ(ELC)の PB6、PB7 の入力および出力ポートイベント機能は使用できません。ポート切り替えレジスタ B(PSRB)で PC0 ~ PC3 を選択した場合、イベントリンクコントローラ(ELC)の PB0、PB1、PB3、PB5 の入力および出力ポートイベント機能は使用できません。パッケージによって、I/O ポートの構成が異なります。表 18.1 に I/O ポートの仕様を、表 18.2 に I/O ポートの機能を示します。

表 18.1 / 〇ポートの仕様

ポート	パッケージ		パッケージ	パッケージ		パッケージ		パッケージ	
シンボル	64ピン	本数	48ピン	本数	40ピン	本数	36ピン	本数	
PORT0	P03、P05	2	なし	0	なし	0	なし	0	
PORT1	P14~P17	4	P14~P17	4	P14~P17	4	P14~P17	4	
PORT2	P26、P27	2	P26、P27	2	P26、P27	2	P27	1	
PORT3	P30~P32、P35	4	P35	1	P32、P35	2	P35	1	
PORT4	P40~P44、P46	6	P40~P42、P46	4	P41、P42、P46	3	P41、P42	2	
PORT5	P54、P55	2	なし	0	なし	0	なし	0	
PORTA	PAO、PA1、PA3、 PA4、PA6	5	PA1、PA3、PA4、 PA6	4	PA1、PA3、PA4、 PA6	4	PA3、PA4、PA6	3	
PORTB	PB0、PB1、PB3、 PB5~PB7	6	PB0、PB1、PB3、 PB5	4	PB0、PB3	2	PB0、PB3	2	
PORTC	PC2~PC7 ^(注1)	6	PC4~PC7 ^(注2)	4	PC4	1	PC4	1	
PORTE	PE0~PE7	8	PE0~PE4、PE7	6	PE0~PE4	5	PE0~PE4	5	
PORTH	PH7	1	PH7	1	なし	0	なし	0	
PORTJ	PJ6、PJ7	2	PJ6、PJ7	2	PJ6、PJ7	2	PJ6、PJ7	2	
	ポートの合計数	48	ポートの合計数	32	ポートの合計数	25	ポートの合計数	21	

注1. 64ピンパッケージ製品では、ポート切り替えレジスタA (PSRA) で、PB6とPC0、PB7とPC1が切り替え可能です。

注2. 48ピンパッケージ製品では、ポート切り替えレジスタB(PSRB)で、PB0とPC0、PB1とPC1、PB3とPC2、PB5とPC3 が切り替え可能です。

表 18.2 I/Oポートの機能

ポートシンボル	ポートレジスタ	入力プルアップ 機能	オープンドレイン出力 機能	5V トレラント	入出レベル
PORT0	P03、P05	0	_	_	VCC
PORT1	P14、P15	0	0	_	
	P16、P17	0	0	0	
PORT2	P26、P27	0	0	_	
PORT3	P30~P32	0	0	_	
	P35	_	_	_	
PORT4	P40~P44、P46	_	_	_	AVCC0
PORT5	P54、P55	0	_	_	VCC
PORTA	PAO、PA1、PA3、PA4	0	0	_	
	PA6	0	0	0	
PORTB	PB1、PB3、PB5~PB7	0	0	_	
	PB0	0	0	0	
PORTC	PC0~PC7	0	0	_	
PORTE	PE0~PE7	0	0	_	
PORTH	PH7	_	_	_	
PORTJ	PJ6、PJ7	_	_	_	AVCC0

入力プルアップ機能、オープンドレイン出力機能、5Vトレラントの設定は、汎用入出力ポートと端子を 共有している他の信号に対しても有効です。

18.2 入出力ポートの構成




図 18.1 入出力ポートの構成 (1)




図 18.2 入出カポートの構成 (2)




図 18.3 入出力ポートの構成 (3)




図 18.4 入出力ポートの構成 (4)




図 18.5 入出力ポートの構成 (5)

18.3 レジスタの説明

18.3.1 ポート方向レジスタ (PDR)

PORT0.PDR 0008 C000h, PORT1.PDR 0008 C001h, PORT2.PDR 0008 C002h, PORT3.PDR 0008 C003h, アドレス PORT4.PDR 0008 C004h, PORT5.PDR 0008 C005h, PORT4.PDR 0008 C004h, PORTB.PDR 0008 C006h, PORT5.PDR 0008 C006h, PORT5.PDR 0008 C012h

_	b7	b6	b5	b4	b3	b2	b1	b0
	В7	В6	B5	B4	В3	B2	B1	В0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	B0	Pm0方向制御ビット	0:入力(入力ポートとして機能)	R/W
b1	B1	Pm1方向制御ビット	1:出力(出力ポートとして機能)	R/W
b2	B2	Pm2方向制御ビット		R/W
b3	B3	Pm3方向制御ビット		R/W
b4	B4	Pm4方向制御ビット		R/W
b5	B5	Pm5方向制御ビット		R/W
b6	B6	Pm6方向制御ビット		R/W
b7	B7	Pm7方向制御ビット		R/W

 $m = 0 \sim 5$, $A \sim C$, E, J

PDR レジスタは、汎用入出力ポートの機能が選択されているとき、ポートの入力 / 出力を指定するレジスタです。

PORTm.PDR レジスタはポート m の方向レジスタで、各ビットがポート m の各端子に対応しており、1 ビット単位で指定できます。表 18.1 に記載されていない端子に対応するビットおよび入力専用である P35 端子の PORT3.PDR.B5 ビットは予約ビットです。予約ビットには、表 18.3~表 18.6 に従って "0" または "1" を設定してください。予約ビットに値を設定する場合は、バイト単位でアクセスしてください。

18.3.2 ポート出力データレジスタ (PODR)

PORT0.PODR 0008 C020h, PORT1.PODR 0008 C021h, PORT2.PODR 0008 C022h, PORT3.PODR 0008 C023h, PORT4.PODR 0008 C024h, PORT5.PODR 0008 C025h, PORTA.PODR 0008 C02Ah, PORTB.PODR 0008 C02Bh, PORTC.PODR 0008 C02Ch, PORTE.PODR 0008 C02Eh, PORTJ.PODR 0008 C032h

_	b7	b6	b5	b4	b3	b2	b1	b0
	В7	В6	B5	B4	В3	B2	B1	В0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	В0	Pm0出力データ格納ビット	出力データ格納	R/W
b1	B1	Pm1出力データ格納ビット		R/W
b2	B2	Pm2出力データ格納ビット		R/W
b3	B3	Pm3出力データ格納ビット		R/W
b4	B4	Pm4出力データ格納ビット		R/W
b5	B5	Pm5出力データ格納ビット		R/W
b6	B6	Pm6出力データ格納ビット		R/W
b7	B7	Pm7出力データ格納ビット		R/W

 $m = 0 \sim 5$, $A \sim C$, E, J

PODR レジスタは、汎用出力ポートとして使用する端子の出力データを格納するレジスタです。

表 18.1 に記載されていない端子に対応するビットおよび入力専用である P35 端子の PORT3.PODR.B5 ビットは予約ビットです。予約ビットは、読むと "0" が読めます。書く場合、"0" としてください。予約ビットに値を設定する場合は、バイト単位でアクセスしてください。

18.3.3 ポート入力データレジスタ (PIDR)

PORT0.PIDR 0008 C040h, PORT1.PIDR 0008 C041h, PORT2.PIDR 0008 C042h, PORT3.PIDR 0008 C043h, PORT4.PIDR 0008 C044h, PORT5.PIDR 0008 C045h, PORTA.PIDR 0008 C04Ah, PORTB.PIDR 0008 C04Bh, PORTC.PIDR 0008 C04Ch, PORTE.PIDR 0008 C04Eh, PORTH.PIDR 0008 C051h, PORTJ.PIDR 0008 C052h

	b7	b6	b5	b4	b3	b2	b1	b0
	В7	В6	B5	B4	В3	B2	B1	В0
リセット後の値	Х	Х	Х	Х	Х	Х	Х	Х

x:不定

ビット	シンボル	ビット名	機能	R/W
b0	B0	Pm0ビット	ポートの端子状態を反映	R
b1	B1	Pm1 ビット		R
b2	B2	Pm2ビット		R
b3	B3	Pm3ビット		R
b4	B4	Pm4ビット		R
b5	B5	Pm5ビット		R
b6	B6	Pm6ビット		R
b7	B7	Pm7ビット		R

 $m = 0 \sim 5$, $A \sim C$, E, H, J

PIDR レジスタは、ポートの端子の状態を反映するレジスタです。

PORTm.PIDR レジスタを読むと、PORTm.PDR レジスタ、PORTm.PMR の値に関係なく端子の状態が読めます。

P35 は NMI 端子の状態が読み出されます。

表 18.1 に記載されていない端子に対応するビットは予約ビットです。予約ビットは、読むと不定値が読めます。書き込みは無効になります。

<PH7 を汎用入力ポート、PJ6、PJ7 を汎用入出力ポートとして使用する場合の注意点>

PH7 を汎用入力ポートとして使用する場合、下記手順に従い設定してください。

- 1. RTC コントロールレジスタ 3 のサブクロック発振器制御ビット (RCR3.RTCEN) を "0" にする。 (レジスタの詳細は、「23.2.19 RTC コントロールレジスタ 3 (RCR3)」を参照してください。)
- 2. サブクロック発振器コントロールレジスタのサブクロック発振器停止ビット(SOSCCR.SOSTP)を"1" にする。(レジスタの機能や書き換えに関する詳細は、「9.2.6 サブクロック発振器コントロールレジ スタ (SOSCCR)」を参照してください。)

PJ6、PJ7 を汎用入出力ポートとして使用する場合、下記手順に従い設定してください。

- PJ6PFS.ASEL ビットを "0" にする。(PJ6 ポートを使用する場合)
 PJ7PFS.ASEL ビットを "0" にする。(PJ7 ポートを使用する場合)
- PORTJ.PMR.B6 を "0" にする。 (PJ6 ポートを使用する場合)
 PORTJ.PMR.B7 を "0" にする。 (PJ7 ポートを使用する場合)

18.3.4 ポートモードレジスタ (PMR)

PORT0.PMR 0008 C060h, PORT1.PMR 0008 C061h, PORT2.PMR 0008 C062h, PORT3.PMR 0008 C063h, PORT4.PMR 0008 C064h, PORT5.PMR 0008 C065h, PORT4.PMR 0008 C06Ah, PORTB.PMR 0008 C06Bh, PORTC.PMR 0008 C06Ch, PORTE.PMR 0008 C06Eh, PORTH.PMR 0008 C071h, PORTJ.PMR 0008 C072h

	b7	b6	b5	b4	b3	b2	b1	b0
	В7	В6	B5	B4	В3	B2	B1	В0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	В0	Pm0端子モード制御ビット	0:汎用入出力ポートとして使用	R/W
b1	B1	Pm1端子モード制御ビット	1:周辺機能として使用	R/W
b2	B2	Pm2端子モード制御ビット		R/W
b3	B3	Pm3端子モード制御ビット		R/W
b4	B4	Pm4端子モード制御ビット		R/W
b5	B5	Pm5端子モード制御ビット		R/W
b6	B6	Pm6端子モード制御ビット		R/W
b7	B7	Pm7端子モード制御ビット		R/W

 $m = 0 \sim 5$, $A \sim C$, E, H, J

PORTm.PMR レジスタの各ビットは、それぞれポート m の端子 1 本ずつに対応しており、1 ビット単位で指定できます。

表 18.1 に記載されていない端子に対応するビットおよび入力専用である P35 端子の PORT3.PMR.B5 ビットは予約ビットです。予約ビットは、読むと "0" が読めます。書く場合、"0" としてください。予約ビットに値を設定する場合は、バイト単位でアクセスしてください。

18.3.5 オープンドレイン制御レジスタ 0 (ODR0)

アドレス PORT3.ODR0 0008 C086h, PORTA.ODR0 0008 C094h, PORTB.ODR0 0008 C096h, PORTC.ODR0 0008 C098h, PORTE.ODR0 0008 C09Ch

_	b7	b6	b5	b4	b3	b2	b1	b0
	В7	В6	B5	B4	В3	B2	B1	В0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	В0	Pm0出力形態指定ビット	0 : CMOS出力 1 : Nチャネルオープンドレイン	R/W
b1	B1	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b2	B2	Pm1出力形態指定ビット	• P31, PA1, PB1	R/W
b3	В3		b2 0: CMOS出力 1: Nチャネルオープンドレイン b3 読むと"0"が読めます。書く場合、"0"としてください ● PE1 b3 b2 0 0: CMOS出力 0 1: Nチャネルオープンドレイン 1 0: Pチャネルオープンドレイン 1 1: 設定しないでください	R/W
b4	B4	Pm2出力形態指定ビット	0 : CMOS出力 1 : Nチャネルオープンドレイン	R/W
b5	B5	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	B6	Pm3出力形態指定ビット	0 : CMOS出力 1 : Nチャネルオープンドレイン	R/W
b7	B7	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

m = 3, $A \sim C$, E

表 18.1 に記載されていない端子に対応するビットは予約ビットです。予約ビットは、読むと "0" が読めます。書く場合、"0" としてください。予約ビットに値を設定する場合は、バイト単位でアクセスしてください。

18.3.6 オープンドレイン制御レジスタ 1 (ODR1)

アドレス PORT1.ODR1 0008 C083h, PORT2.ODR1 0008 C085h, PORTA.ODR1 0008 C095h, PORTB.ODR1 0008 C097h, PORTC.ODR1 0008 C099h, PORTE.ODR1 0008 C09Dh

_	b7	b6	b5	b4	b3	b2	b1	b0
	В7	В6	B5	B4	В3	B2	B1	В0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	B0	Pm4出力形態指定ビット	• PA4, PC4, PE4	R/W
b1	B1		b2 0: CMOS出力 1: Nチャネルオープンドレイン b3 読むと"0"が読めます。書く場合、"0"としてください ● P14 b3 b2 0 0: CMOS出力 0 1: Nチャネルオープンドレイン 1 0: Pチャネルオープンドレイン 1 1: 設定しないでください	R/W
b2	B2	Pm5出力形態指定ビット	0 : CMOS出力 1 : Nチャネルオープンドレイン	R/W
b3	B3	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b4	B4	Pm6出力形態指定ビット	0 : CMOS出力 1 : Nチャネルオープンドレイン	R/W
b5	B5	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	B6	Pm7出力形態指定ビット	0 : CMOS出力 1 : Nチャネルオープンドレイン	R/W
b7	B7	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

 $m = 1 \sim 2$, $A \sim C$, E

表 18.1 に記載されていない端子に対応するビットおよび入力専用である P35 端子の PORT3.ODR1.B2 ビットは予約ビットです。予約ビットは、読むと "0" が読めます。書く場合、"0" としてください。予約ビットに値を設定する場合は、バイト単位でアクセスしてください。

18.3.7 プルアップ制御レジスタ (PCR)

PORT0.PCR 0008 C0C0h, PORT1.PCR 0008 C0C1h, PORT2.PCR 0008 C0C2h, PORT3.PCR 0008 C0C3h, PORT5.PCR 0008 C0C5h, PORTA.PCR 0008 C0CAh, PORTB.PCR 0008 C0CBh, PORTC.PCR 0008 C0CCh, PORTE.PCR 0008 C0CEh

	b7	b6	b5	b4	b3	b2	b1	b0	
	В7	В6	B5	B4	В3	B2	B1	В0	
リセット後の値	0	0	0	0	0	0	0	0	•

ビット	シンボル	ビット名	機能	R/W
b0	B0	Pm0入力プルアップ抵抗制御ビット	0:入力プルアップ抵抗無効	R/W
b1	B1	Pm1入力プルアップ抵抗制御ビット	1:入力プルアップ抵抗有効 	R/W
b2	B2	Pm2入力プルアップ抵抗制御ビット		R/W
b3	B3	Pm3入力プルアップ抵抗制御ビット		R/W
b4	B4	Pm4入力プルアップ抵抗制御ビット		R/W
b5	B5	Pm5入力プルアップ抵抗制御ビット		R/W
b6	B6	Pm6入力プルアップ抵抗制御ビット		R/W
b7	B7	Pm7入力プルアップ抵抗制御ビット		R/W

 $m = 0 \sim 3$, 5, $A \sim C$, E

端子が入力状態のとき、PORTm.PCR レジスタが"1"のビットに対応する端子の入力プルアップ抵抗が有効になります。

汎用ポート出力、周辺機能出力として使用している場合には、PCR レジスタの設定値にかかわらず、プルアップ抵抗は無効になります。

リセット中もプルアップ抵抗は無効になります。

表 18.1 に記載されていない端子に対応するビットおよび PORT3.PCR.B5 は予約ビットです。予約ビットは、読むと "0" が読めます。書く場合、"0" としてください。予約ビットに値を設定する場合は、バイト単位でアクセスしてください。

18.3.8 ポート切り替えレジスタ A (PSRA)

アドレス PORT.PSRA 0008 C121h

	b7	b6	b5	b4	b3	b2	b1	b0	
	PSEL7	PSEL6	_		l				
リセット後の値	0	0	0	0	0	0	0	0	_

ビット	シンボル	ビット名	機能	R/W
b5-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	PSEL6	PB6/PC0切り替えビット	0:PB6汎用入出力ポート機能を選択 1:PC0汎用入出力ポート機能を選択	R/W
b7	PSEL7	PB7/PC1切り替えビット	0:PB7汎用入出力ポート機能を選択 1:PC1汎用入出力ポート機能を選択	R/W

注. PSRA レジスタは64 ピンパッケージ製品用のレジスタです。

PSRA レジスタは、PB6、PB7 の汎用入出力機能と、PC0、PC1 の汎用入出力機能のどちらを使用するか選択します。PSEL6、PSEL7 ビットに "1" を書き込むと PORTC を 8 ビットのポートとして使用することができます。「図 18.6 PSRA レジスタによる汎用入出力ポートの切り替え例」に各ポートの対応を示します。

周辺機能の入出力機能は、PB6、PB7 にマルチプレクスされた機能が有効となります。周辺機能を有効にする場合は、PORTB.PMR レジスタで対応する端子モード制御ビットに"1"を書き込んでください。

本レジスタの書き換えは、該当端子の PMR レジスタ、PDR レジスタ、PCR レジスタが "0" の状態で行ってください。




図 18.6 PSRA レジスタによる汎用入出カポートの切り替え例

18.3.9 ポート切り替えレジスタ B (PSRB)

アドレス PORT.PSRB 0008 C120h

_	b7	b6	b5	b4	b3	b2	b1	b0
		ı	PSEL5	_	PSEL3	_	PSEL1	PSEL0
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	PSEL0	PB0/PC0切り替えビット	0:PB0汎用入出カポート機能を選択 1:PC0汎用入出カポート機能を選択	R/W
b1	PSEL1	PB1/PC1切り替えビット	0:PB1汎用入出カポート機能を選択 1:PC1汎用入出カポート機能を選択	R/W
b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b3	PSEL3	PB3/PC2切り替えビット	0:PB3汎用入出カポート機能を選択 1:PC2汎用入出カポート機能を選択	R/W
b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b5	PSEL5	PB5/PC3切り替えビット	0:PB5汎用入出カポート機能を選択 1:PC3汎用入出カポート機能を選択	R/W
b7-b6	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注. PSRB レジスタは48 ピンパッケージ製品用のレジスタです。

PSRB レジスタは、PB5、PB3、PB1、PB0 の汎用入出力機能と、PC3、PC2、PC1、PC0 の汎用入出力機能 のどちらを使用するか選択します。PSEL5、PSEL3、PSEL1、PSEL0 ビットに "1" を書き込むと PORTC を 8 ビットのポートとして使用することができます。「図 18.7 PSRB レジスタによる汎用入出力ポートの切り 替え例」に各ポートの対応を示します。

周辺機能の入出力機能は、PB0、PB1、PB3、PB5 にマルチプレクスされた機能が有効となります。周辺機能を有効にする場合は、PORTB.PMR レジスタで対応する端子モード制御ビットに"1"を書き込んでください。

本レジスタの書き換えは、該当端子の PMR レジスタ、PDR レジスタ、PCR レジスタが "0" の状態で行ってください。




図 18.7 PSRB レジスタによる汎用入出力ポートの切り替え例

18.4 ポート方向レジスタ (PDR) の初期化

PDR レジスタの予約ビットは、表 18.3~表 18.6 を参照して初期化してください。

• 表 18.3 ~表 18.6 の空欄は、「表 18.1 I/O ポートの仕様」に記載されている端子に対応するビットです。 使用するシステムに応じて"1"(出力)か"0"(入力)を設定してください。 ただし、入力専用である P35 端子の PORT3.PDR.B5 ビットは予約ビットです。 このビットには"0"(入力)を設定してください。

• 表 18.3 ~表 18.6 の空欄以外は、予約ビットです。 予約ビットには表 18.3 ~表 18.6 に従って"0"(入力)または"1"(出力)を設定ください。 予約ビットを設定する場合は、バイト単位でアクセスしてください。

表 18.3 64 ピンの PDR レジスタの設定値

-10 1 2 2 -12		PDR レジスタ									
ポートシンボル	b7	b6	b5	b4	b3	b2	b1	b0			
PORT0	1	1		1		1	1	1			
PORT1					1	1	1	1			
PORT2			1	1	1	1	1	1			
PORT3	1	1	0	1	1						
PORT4	1		1								
PORT5	1	1			1	1	1	1			
PORTA	1		1			1					
PORTB				1		1					
PORTC											
PORTE											
PORTJ			1	1	1	1	1	1			

表 18.4 48 ピンの PDR レジスタの設定値

10 1 2 2 18 11		PDR レジスタ									
ポートシンボル	b7	b6	b5	b4	b3	b2	b1	b0			
PORT0	1	1	1	1	1	1	1	1			
PORT1					1	1	1	1			
PORT2			1	1	1	1	1	1			
PORT3	1	1	0	1	1	1	1	1			
PORT4	1		1	1	1						
PORT5	1	1	1	1	1	1	1	1			
PORTA	1		1			1		1			
PORTB	1	1		1		1					
PORTC											
PORTE		1	1								
PORTJ			1	1	1	1	1	1			

表 18.5 40 ピンの PDR レジスタの設定値

ポートシンボル				PDR L	, ジスタ			
ホートシンホル	b7	b6	b5	b4	b3	b2	b1	b0
PORT0	1	1	1	1	1	1	1	1
PORT1					1	1	1	1
PORT2			1	1	1	1	1	1
PORT3	1	1	0	1	1		1	1
PORT4	1		1	1	1			1
PORT5	1	1	1	1	1	1	1	1
PORTA	1		1			1		1
PORTB	1	1	1	1		1	1	
PORTC	1	1	1		1	1	1	1
PORTE	1	1	1					
PORTJ			1	1	1	1	1	1

表 18.6 36 ピンの PDR レジスタの設定値

ー ポートシンボル		PDR レジスタ									
ホートシンホル	b7	b6	b5	b4	b3	b2	b1	b0			
PORT0	1	1	1	1	1	1	1	1			
PORT1					1	1	1	1			
PORT2		1	1	1	1	1	1	1			
PORT3	1	1	0	1	1	1	1	1			
PORT4	1	1	1	1	1			1			
PORT5	1	1	1	1	1	1	1	1			
PORTA	1		1			1	1	1			
PORTB	1	1	1	1		1	1				
PORTC	1	1	1		1	1	1	1			
PORTE	1	1	1								
PORTJ			1	1	1	1	1	1			

18.5 未使用端子の処理

表 18.7 に未使用端子の処理内容を示します。

表18.7 未使用端子の処理内容

端子名	処理内容
MD	(モード端子として使用)
RES#	抵抗を介してVCCに接続(プルアップ)
P35/NMI	抵抗を介してVCCに接続(プルアップ)
VCC_USB	VCCに接続
VSS_USB	VSSに接続
USB0_DM、USB0_DP	端子を開放
EXTAL	抵抗を介してVSSに接続(プルダウン)
XTAL	端子を開放
PH7/XCIN	サブクロックを使用しない場合は、RCR3.RTCENビットを"0"、およびSOSCCR.SOSTPビットを "1"(汎用ポートPH7)に設定 ポートPH7としても使用しない場合は、ポート0~3、5、A~C、E、Hの入力設定の処理と同様
XCOUT	端子を開放
ポート0~3、5、A~C、E、H	 入力に設定 (PORTn.PDR ビット= 0) し、1端子ごとに抵抗を介してVCCに接続 (プルアップ)、または1端子ごとに抵抗を介してVSSに接続 (プルダウン) (注1) 出力に設定 (PORTn.PDR ビット= 1) し、出力データを "0" に設定 (PORTn.PODR ビット= 0) とし、端子を開放 (注1、注2)
ポート4、J	 入力に設定(PORTn.PDR ビット= 0) し、1端子ごとに抵抗を介してAVCC0に接続(プルアップ)、または1端子ごとに抵抗を介してAVSS0に接続(プルダウン) (注1) 出力に設定(PORTn.PDR ビット= 1) し、出力データを "0" に設定(PORTn.PODR ビット= 0)とし、端子を開放 (注1、注2)
ポート0~5、A~C、E、H、J (存在しない端子に対して)	出力に設定(PORTn.PDR ビット= 1)し、出力データを"0"に設定(PORTn.PODR ビット= 0)とし、端子を開放 ^(注 1、注 2) (「18.4 ポート方向レジスタ (PDR)の初期化」参照)
VREFH0	VREFHOとして使用しない場合は、PJ6PFS.ASELビットを"0"(汎用ポートPJ6)に設定ポートPJ6としても使用しない場合は、ポート4、Jの処理と同様
VREFL0	VREFLOとして使用しない場合は、PJ7PFS.ASELビットを"0"(汎用ポートPJ7)に設定ポートPJ7としても使用しない場合は、ポート4、Jの処理と同様
AVCC0	12ビットA/Dコンバータを使用しない場合は、VCCに接続
AVSS0	12ビットA/Dコンバータを使用しない場合は、VSSに接続

注1. PORTn.PMRビットを"0"、およびPmnPFS.ISEL、ASELビットを"0"にしてください。

注2. 出力に設定し開放する場合、リセット解除からポートを出力にするまでの間、ポートは入力になっています。そのため、ポートが入力になっている間、端子の電圧レベルが不定となり、電源電流が増加する場合があります。

19. マルチファンクションピンコントローラ (MPC)

19.1 概要

マルチファンクションピンコントローラ (MPC) は、周辺機能入出力、および割り込み入力信号を複数のポートから選択し割り付ける機能です。

表 19.1 にマルチプル端子の割り当て端子一覧を示します。パッケージの違いによる端子の有無については、表内で○、×で示します。同一機能を複数端子で有効にすることは禁止です。

表 19.1 マルチプル端子の割り当て端子一覧 (1/5)

T 2~ 11 / 1 (4)(4)(4)	7.41	1世 フ 10k Ar.	割り当てポート		パッケ	ケージ	
モジュール/機能	チャネル	チャネル 端子機能		64ピン	48ピン	40ピン	36ピン
割り込み		NMI(入力)	P35	0	0	0	0
割り込み	IRQ0	IRQ0 (入力)	P30	0	×	×	×
			PE0	0	0	0	0
	IRQ1	IRQ1(入力)	P31	0	×	×	×
			PE1	0	0	0	0
	IRQ2	IRQ2 (入力)	P32	0	×	0	×
			PB0	0	0	0	0
			PC4	0	0	0	0
	IRQ3	IRQ3 (入力)	P27	0	0	0	0
			PE3	0	0	0	0
			PA6	0	0	0	0
	IRQ4	IRQ4 (入力)	P14	0	0	0	0
			PB1	0	0	×	×
			PE4	0	0	0	0
	IRQ5	IRQ5 (入力)	P15	0	0	0	0
			PA4	0	0	0	0
			PE5	0	×	×	×
	IRQ6	IRQ6 (入力)	P16	0	0	0	0
			PA3	0	0	0	0
			PE6	0	×	×	×
	IRQ7	IRQ7(入力)	P17	0	0	0	0
			PE2	0	0	0	0
			PE7	0	0	×	×
マルチファンクション	MTU0	MTIOC0A(入出力)	P14	0	0	0	0
タイマユニット2			PB3	0	0	0	0
			PE3	0	0	0	0
		MTIOC0B(入出力)	P15	0	0	0	0
			PA1	0	0	0	×
		MTIOC0C(入出力)	P17	0	0	0	0
			P32	0	×	0	×
			PB0	0	0	0	0
			PB1	0	0	×	×
		MTIOC0D(入出力)	PA3	0	0	0	0

表 19.1 マルチプル端子の割り当て端子一覧 (2/5)

モジュール/機能	チャネル	端子機能	割り当てポート		パッ	ケージ		
モンユ ー ル/		<u>地</u> 丁茂形		64ピン	48ピン	40ピン	36ピン	
マルチファンクション	MTU1	MTIOC1A(入出力)	PE4	0	0	0	0	
タイマユニット2		MTIOC1B(入出力)	PA3	0	0	0	0	
			PB5	0	0	×	×	
			PE3	0	0	0	0	
	MTU2	MTIOC2A(入出力)	P26	0	0	0	×	
			PA6	0	0	0	0	
			PB5	0	0	×	×	
			PE0	0	0	0	0	
		MTIOC2B(入出力)	P27	0	0	0	0	
			PA4	0	0	0	0	
			PE5	0	×	×	×	
	MTU3	MTIOC3A(入出力)	P14	0	0	0	0	
			P17	0	0	0	0	
			PC7	0	0	×	×	
			PE4	0	0	0	0	
		MTIOC3B (入出力)	P17	0	0	0	0	
			PB3	0	0	0	0	
			PB7	0	×	×	×	
			PC5	0	0	×	×	
		MTIOC3C(入出力)	P16	0	0	0	0	
			PC6	0	0	×	×	
		MTIOC3D(入出力)	P16	0	0	0	0	
			PB6	0	×	×	×	
			PC4	0	0	0	0	
	MTU4	MTIOC4A(入出力)	PA0	0	×	×	×	
			PB3	0	0	0	0	
			PE2	0	0	0	0	
		MTIOC4B(入出力)	P30	0	×	×	×	
			P54	0	×	×	×	
			PC2	0	×	×	×	
			PE3	0	0	0	0	
		MTIOC4C(入出力)	PB1	0	0	×	×	
			PE1	0	0	0	0	
			PE5	0	×	×	×	
		MTIOC4D(入出力)	P31	0	×	×	×	
			P55	0	×	×	×	
			PC3	0	×	×	×	
			PE4	0	0	0	0	
	MTU5	MTIC5U (入力)	PA4	0	0	0	0	
		MTIC5V (入力)	PA6	0	0	0	0	
		MTIC5W (入力)	PB0	0	0	0	0	

表19.1 マルチプル端子の割り当て端子一覧 (3 / 5)

T >> 11 /14% 44:	T. 411	↓Ⅲ → ₩₩ ÅÞ.	######################################		パッケ	ケージ	
モジュール/機能	チャネル	端子機能	割り当てポート	64ピン	48ピン	40ピン	36ピン
マルチファンクション	MTU	MTCLKA(入力)	P14	0	0	0	0
タイマユニット2			PA4	0	0	0	0
			PC6	0	0	×	×
		MTCLKB (入力)	P15	0	0	0	0
			PA6	0	0	0	0
			PC7	0	0	×	×
		MTCLKC (入力)	PA1	0	0	0	×
			PC4	0	0	0	0
		MTCLKD (入力)	PA3	0	0	0	0
			PC5	0	0	×	×
ポートアウトプット	POE0	POE0#(入力)	PC4	0	0	0	0
イネーブル2			PA3	0	0	0	0
	POE1	POE1#(入力)	PB5	0	0	×	×
	POE2	POE2#(入力)	PA6	0	0	0	0
	POE3	POE3#(入力)	PB3	0	0	0	0
			PE0	0	0	0	0
		POE8#(入力)	P17	0	0	0	0
			P30	0	×	×	×
			PE3	0	0	0	0
シリアルコミュニケーション	SCI1	RXD1(入力)/ SMISO1(入出力)/ SSCL1(入出力)	P15	0	0	0	0
インタフェース 			P30	0	×	×	×
		TXD1 (出力) / SMOSI1 (入出力) / SSDA1 (入出力)	PC6	0	0	×	×
			P16	0	0	0	0
			P26	0	0	0	×
			PC7	0	0	×	×
		SCK1 (入出力)	P17	0	0	0	0
			P27	0	0	0	0
			PC5	0	0	×	×
		CTS1# (入力) /	P14	0	0	0	0
		RTS1#(出力)/ SS1#(入力)	P31	0	×	×	×
	SCI5	RXD5 (入力) /	PA3	0	0	0	0
		SMISO5(入出力)/ SSCL5(入出力)	PC2	0	×	×	×
		TXD5 (出力) /	PA4	0	0	0	0
		SMOSI5(入出力)/ SSDA5(入出力)	PC3	0	×	×	×
		SCK5 (入出力)	PA1	0	0	0	×
			PC4	0	0	0	0
		CTS5# (入力) / RTS5# (出力) / SS5# (入力)	PA6	0	0	0	0

表 19.1 マルチプル端子の割り当て端子一覧 (4 / 5)

エンジュー ロ / 比較会に	エレナリ	チャネル 端子機能	実に サイナー	パッケージ			
モジュール/機能	ナヤイル	〜 〜 〜 〜 〜 〜 〜 〜 〜 〜 〜 〜 〜 〜 〜 〜 〜 〜 〜 	割り当てポート	64ピン	48ピン	40ピン	36ピン
シリアルコミュニケーション	SCI12	SCK12 (入出力)	PE0	0	0	0	0
インタフェース			P27	0	0	0	0
		RXD12 (入力) /	PE2	0	0	0	0
		SMISO12 (入出力) / SSCL12 (入出力) / RXDX12 (入力)	P17	0	0	0	0
		TXD12 (出力) /	PE1	0	0	0	0
		SMOSI12 (入出力) / SSDA12 (入出力) / TXDX12 (出力) / SIOX12 (入出力)	P14	0	0	0	0
		CTS12#(入力)/ RTS12#(出力)/ SS12#(入力)	PE3	0	0	0	0
l ² Cバスインタフェース	RIIC0	SCL0 (入出力)	P16	0	0	0	0
			PB0	0	0	0	0
		SDA0(入出力)	P17	0	0	0	0
			PA6	0	0	0	0
シリアルペリフェラル	RSPI0	RSPCKA (入出力)	P15	0	0	0	0
インタフェース			PB0	0	0	0	0
			PC5	0	0	×	×
			PE3	0	0	0	0
		MOSIA(入出力)	P16	0	0	0	0
			PA6	0	0	0	0
			PE4	0	0	0	0
			PC6	0	0	×	×
		MISOA(入出力)	P17	0	0	0	0
			PC7	0	0	×	×
			PA3	0	0	0	0
		SSLA0(入出力)	P14	0	0	0	0
			PA4	0	0	0	0
			PC4	0	0	0	0
		SSLA1 (出力)	PA0	0	×	×	×
		SSLA2 (出力)	PA1	0	0	0	×
		SSLA3 (出力)	PC2	0	×	×	×
USB2.0ホスト/	USB0	USB0_EXICEN(出力)	PC6	0	0	×	×
ファンクションモジュール		USB0_VBUSEN(出力)	P16	0	0	0	0
			PC4	0	0	0	0
			P26	0	0	0	×
		USB0_OVRCURA(入力)	P14	0	0	0	0
			PB3	0	0	0	0
		USB0_OVRCURB(入力)	P16	0	0	0	0
			PC7	0	0	×	×
		USB0_ID (入力)	PC5	0	0	×	×
		USB0_VBUS (入力) ^(注2)	P16	0	0	0	0
		USB0_VBUS (入力) (注3)	PC4	0	0	0	0

マルチプル端子の割り当て端子一覧(5/5) 表 19.1

エンシー ロ / 世後分析	7 . 4	4世 マ 10k 4k.	中ロリケーユ		パツ	ケージ	
ト モジュール/機能	チャネル	端子機能	割り当てポート	64ピン	48ピン	40ピン	36ピン
リアルタイムクロック		RTCOUT(出力)	P16	0	0	×	×
			P32	0	×	×	×
			PB0	0	0	×	×
			PA1	0	0	×	×
12ビットA/Dコンバータ		AN000(入力) ^(注1)	P40	0	0	×	×
		AN001(入力) ^(注1)	P41	0	0	0	0
		AN002(入力) ^(注1)	P42	0	0	0	0
		AN003(入力) ^(注1)	P43	0	×	×	×
		AN004(入力) ^(注1)	P44	0	×	×	×
		AN006(入力) ^(注1)	P46	0	0	0	×
		AN008(入力) ^(注1)	PE0	0	0	0	0
		AN009(入力) ^(注1)	PE1	0	0	0	0
		AN010(入力) ^(注1)	PE2	0	0	0	0
		AN011(入力) ^(注1)	PE3	0	0	0	0
		AN012(入力) ^(注1)	PE4	0	0	0	0
		AN013(入力) ^(注1)	PE5	0	×	×	×
		AN014(入力) ^(注1)	PE6	0	×	×	×
		AN015(入力) ^(注1)	PE7	0	0	×	×
		VREFH0(入力)	PJ6	0	0	0	0
		VREFL0(入力)	PJ7	0	0	0	0
		ADTRG0#(入力)	P16	0	0	0	0
			P27	0	0	0	0
			PB0	0	0	0	0
D/Aコンバータ		DA0(出力) ^(注1)	P03	0	×	×	×
		DA1(出力) ^(注1)	P05	0	×	×	×
クロック	·	CLKOUT (出力)	P15	0	0	0	0
			PC4	0	0	0	0
クロック周波数精度測定回路		CACREF (入力)	P27	0	0	0	0
			PA0	0	×	×	×
			PC7	0	0	×	×
電圧検出回路		CMPA2 (入力) ^(注1)	P27	0	0	0	0

注1. この端子機能を使用する場合は、該当端子の設定を汎用入力にしてください(PORT.PDR.BmビットおよびPORT.PMR.Bm ビットを"0"にする)。

注2. 5V トレラント対応 注3. 5V トレラント非対応

19.2 レジスタの説明

パッケージの違いにより、端子がないレジスタ、ビットは予約です。該当するビットに値を書く場合は、 リセット後の値を書いてください。

19.2.1 書き込みプロテクトレジスタ (PWPR)

アドレス 0008 C11Fh



ビット	シンボル	ビット名	機能	R/W
b5-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	PFSWE	PFSレジスタ書き込み許可ビット	0 : PFS レジスタへの書き込みを禁止 1 : PFS レジスタへの書き込みを許可	R/W
b7	B0WI	PFSWE ビット書き込み禁止ビット	0:PFSWEビットへの書き込みを許可 1:PFSWEビットへの書き込みを禁止	R/W

PFSWE ビット (PFS レジスタ書き込み許可ビット)

PFSWE ビットを"1"にしたときのみ、PmnPFS レジスタに対する書き込みが許可されます。 PFSWE ビットを"1"にする場合は、BOWI ビットに"0"を書いた後、PFSWE ビットを"1"にしてください。

BOWI ビット(PFSWE ビット書き込み禁止ビット)

BOWI ビットを "0" にしたときのみ、PFSWE ビットに対する書き込みが許可されます。

19.2.2 POn 端子機能制御レジスタ (POnPFS) (n = 3、5)

アドレス P03PFS 0008 C143h, P05PFS 0008 C145h



ビット	シンボル	ビット名	機能	R/W
b6-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b7	ASEL	アナログ機能選択ビット	0:アナログ端子以外に使用する 1:アナログ端子として使用する P03:DA0(64ピン) P05:DA1(64ピン)	R/W

Pmn 端子機能制御レジスタ (PmnPFS) は、端子の機能を選択します。

PSEL[4:0] ビットで端子に割り付ける周辺機能を設定します。

ISEL ビットは、IRQ 入力端子として使用する場合に設定します。周辺機能と組み合わせても使用できます。ただし、同じ番号の IRQn(外部端子割り込み)を2つ以上の端子で許可することは禁止です。

ASEL ビットは、端子をアナログ端子として使用する場合に設定します。ASEL ビットでアナログ端子として設定する場合、ポートモードレジスタ(PORTm.PMR)で汎用入出力ポートを選択し、プルアップ制御レジスタ(PORTm.PCR)で入力プルアップ抵抗無効を選択し、ポート方向レジスタ(PORTm.PDR)で入力としてください。このとき、端子状態を読むことはできません。PmnPFS レジスタは書き込みプロテクトレジスタ(PWPR)によってプロテクトされています。書き換える場合にはプロテクトを解除してから行ってください。

IRQn 機能のない端子の ISEL ビットは予約です。アナログ入出力機能のない端子の ASEL ビットは予約です。

19.2.3 P1n 端子機能制御レジスタ (P1nPFS) (n = 4 ~ 7)

アドレス P14PFS 0008 C14Ch, P15PFS 0008 C14Dh, P16PFS 0008 C14Eh, P17PFS 0008 C14Fh



ビット	シンボル	ビット名	機能	R/W
b4-b0	PSEL[4:0]	端子機能選択ビット	周辺機能を選択します。個々の端子機能については、下表を参照 してください	R/W
b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	ISEL	割り込み入力機能選択ビット	0: IRQn入力端子として使用しない 1: IRQn入力端子として使用する P14: IRQ4 (64ピン、48ピン、40ピン、36ピン) P15: IRQ5 (64ピン、48ピン、40ピン、36ピン) P16: IRQ6 (64ピン、48ピン、40ピン、36ピン) P17: IRQ7 (64ピン、48ピン、40ピン、36ピン)	R/W
b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

表 19.2 64 ピン、48 ピン端子入出力機能レジスタ設定

PSEL[4:0] 設定値	端子							
	P14	P15	P16	P17				
00000b (初期値)	·	ŀ	Hi-Z					
00001b	MTIOC3A	MTIOC0B	MTIOC3C	MTIOC3A				
00010b	MTCLKA	MTCLKB	MTIOC3D	MTIOC3B				
00011b	MTIOC0A	_	_	MTIOC0C				
00111b	_	_	RTCOUT	POE8#				
01001b	_	CLKOUT	ADTRG0#	_				
01010b	_	RXD1 SMISO1 SSCL1	TXD1 SMOSI1 SSDA1	SCK1				
01011b	CTS1# RTS1# SS1#	_	_					
01100b	TXD12 SMOSI12 SSDA12 TXDX12 SIOX12	_	_	RXD12 SMISO12 SSCL12 RXDX12				
01101b	SSLA0	RSPCKA	MOSIA	MISOA				
01111b	_	_ _	SCL0	SDA0				
10001b	_	_	USB0_VBUSEN	_				
10010b	_	_	USB0_VBUS (注1)	_				
10011b	USB0_OVRCURA	_	USB0_OVRCURB	_				

一:設定しないでください。

注1. 5Vトレラント対応


表 19.3 40 ピン、36 ピン端子入出力機能レジスタ設定

PSEL[4:0]		端子							
設定値	P14	P15	P16	P17					
00000b (初期値)	·		Hi-Z						
00001b	MTIOC3A	MTIOC0B	MTIOC3C	MTIOC3A					
00010b	MTCLKA	MTCLKB	MTIOC3D	MTIOC3B					
00011b	MTIOC0A	_	_	MTIOC0C					
00111b	_	_	_	POE8#					
01001b	_	CLKOUT	ADTRG0#	_					
01010b	-	RXD1 SMISO1 SSCL1	TXD1 SMOSI1 SSDA1	SCK1					
01011b	CTS1# RTS1# SS1#	_	_	_					
01100b	TXD12 SMOSI12 SSDA12 TXDX12 SIOX12	_	_	RXD12 SMISO12 SSCL12 RXDX12					
01101b	SSLA0	RSPCKA	MOSIA	MISOA					
01111b	_	_	SCL0	SDA0					
10001b	_	_	USB0_VBUSEN	_					
10010b	_	_	USB0_VBUS (注1)	_					
10011b	USB0_OVRCURA	_	USB0_OVRCURB	_					

: 設定しないでください。注1. 5Vトレラント対応

19.2.4 P2n 端子機能制御レジスタ(P2nPFS)(n = 6 ~ 7)

アドレス P26PFS 0008 C156h, P27PFS 0008 C157h



ビット	シンボル	ビット名	機能	R/W
b4-b0	PSEL[4:0]	端子機能選択ビット	周辺機能を選択します。個々の端子機能については、下表を参照 してください	R/W
b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	ISEL	割り込み入力機能選択ビット	0: IRQn入力端子として使用しない 1: IRQn入力端子として使用する P27: IRQ3(64ピン、48ピン、40ピン、36ピン)	R/W
b7	ASEL	アナログ機能選択ビット	0:アナログ端子以外に使用する 1:アナログ端子として使用する P27:CMPA2(64ピン、48ピン、40ピン、36ピン)	R/W

表 19.4 64 ピン、48 ピン、40 ピン端子入出力機能レジスタ設定

PSEL[4:0]	端子			
設定値	P26	P27		
00000b (初期値)	Н	i-Z		
00001b	MTIOC2A	MTIOC2B		
00111b	_	CACREF		
01001b	_	ADTRG0#		
01010b	TXD1 SMOSI1 SSDA1	SCK1		
01100b	_	SCK12		
10011b	USB0_VBUSEN	_		

^{—:}設定しないでください。

表 19.5 36 ピン端子入出力機能レジスタ設定

PSEL[4:0] 設定値	端子 P27
00000b (初期値)	Hi-Z
00001b	MTIOC2B
00111b	CACREF
01001b	ADTRG0#
01010b	SCK1
01100b	SCK12

19.2.5 P3n 端子機能制御レジスタ (P3nPFS) (n = 0 ~ 2)

アドレス P30PFS 0008 C158h, P31PFS 0008 C159h, P32PFS 0008 C15Ah



ビット	シンボル	ビット名	機能	R/W
b4-b0	PSEL[4:0]	端子機能選択ビット	周辺機能を選択します。個々の端子機能については、下表を参照してください	R/W
b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	ISEL	割り込み入力機能選択ビット	0: IRQn入力端子として使用しない 1: IRQn入力端子として使用する P30: IRQ0 (64ピン) P31: IRQ1 (64ピン) P32: IRQ2 (64ピン、40ピン)	R/W
b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

表 19.6 64 ピン端子入出力機能レジスタ設定

PSEL[4:0]		端子		
設定値	P30	P31	P32	
00000b (初期値)	Hi-Z			
00001b	MTIOC4B	MTIOC4D	MTIOC0C	
00111b	POE8#	_	RTCOUT	
01010b	RXD1 SMISO1 SSCL1	_	_	
01011b	_	CTS1# RTS1# SS1#	_	

一:設定しないでください。

表 19.7 40 ピン端子入出力機能レジスタ設定

PSEL[4:0]	端子
設定値	P32
00000b (初期値)	Hi-Z
00001b	MTIOC0C

19.2.6 P4n 端子機能制御レジスタ (P4nPFS) (n = 0 ~ 4、6)


アドレス P40PFS 0008 C160h, P41PFS 0008 C161h, P42PFS 0008 C162h, P43PFS 0008 C163h, P44PFS 0008 C164h, P46PFS 0008 C166h



ビット	シンボル	ビット名	機能	R/W
b6-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b7	ASEL	アナログ機能選択ビット	0:アナログ端子以外に使用する 1:アナログ端子として使用する P40:AN000 (64ピン、48ピン) P41:AN001 (64ピン、48ピン、40ピン、36ピン) P42:AN002 (64ピン、48ピン、40ピン、36ピン) P43:AN003 (64ピン) P44:AN004 (64ピン) P46:AN006 (64ピン、48ピン、40ピン)	R/W

19.2.7 P5n 端子機能制御レジスタ (P5nPFS) (n = 4 ~ 5)

アドレス P54PFS 0008 C16Ch, P55PFS 0008 C16Dh




ビット	シンボル	ビット名	機能	R/W
b4-b0	PSEL[4:0]	端子機能選択ビット	周辺機能を選択します。個々の端子機能については、下表を参照してください	R/W
b7-b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

表 19.8 64 ピン端子入出力機能レジスタ設定

PSEL[4:0]	端子		
設定値	P54 P55		
00000b (初期値)	Hi-Z		
00001b	MTIOC4B	MTIOC4D	

19.2.8 PAn 端子機能制御レジスタ (PAnPFS) (n = 0、1、3、4、6)

アドレス PA0PFS 0008 C190h, PA1PFS 0008 C191h, PA3PFS 0008 C193h, PA4PFS 0008 C194h, PA6PFS 0008 C196h



ビット	シンボル	ビット名	機能	R/W
b4-b0	PSEL[4:0]	端子機能選択ビット	周辺機能を選択します。個々の端子機能については、下表を参照してください	R/W
b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	ISEL	割り込み入力機能選択ビット	0: IRQn入力端子として使用しない 1: IRQn入力端子として使用する PA3: IRQ6(64ピン、48ピン、40ピン、36ピン) PA4: IRQ5(64ピン、48ピン、40ピン、36ピン) PA6: IRQ3(64ピン、48ピン、40ピン、36ピン)	R/W
b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

表 19.9 64 ピン端子入出力機能レジスタ設定

PSEL[4:0]	端子					
設定値	PA0	PA1	PA3	PA4	PA6	
00000b (初期値)			Hi-Z			
00001b	MTIOC4A	MTIOC0B	MTIOC0D	MTIC5U	MTIC5V	
00010b	_	MTCLKC	MTCLKD	MTCLKA	MTCLKB	
00011b	_	_	MTIOC1B	MTIOC2B	MTIOC2A	
00111b	CACREF	RTCOUT	POE0#	_	POE2#	
01010b	_	SCK5	RXD5 SMISO5 SSCL5	TXD5 SMOSI5 SSDA5	_	
01011b	_	_	_	_	CTS5# RTS5# SS5#	
01101b	SSLA1	SSLA2	MISOA	SSLA0	MOSIA	
01111b	_		ſ	_	SDA0	

一:設定しないでください。

表 19.10 48 ピン端子入出力機能レジスタ設定

PSEL[4:0]	端子				
設定値	PA1	PA3	PA4	PA6	
00000b (初期値)		Н	-Z		
00001b	MTIOC0B	MTIOC0D	MTIC5U	MTIC5V	
00010b	MTCLKC	MTCLKD	MTCLKA	MTCLKB	
00011b	_	MTIOC1B	MTIOC2B	MTIOC2A	
00111b	RTCOUT	POE0#	_	POE2#	
01010b	SCK5	RXD5 SMISO5 SSCL5	TXD5 SMOSI5 SSDA5	_	
01011b	_	_	_	CTS5# RTS5# SS5#	
01101b	SSLA2	MISOA	SSLA0	MOSIA	
01111b	_	_	_	SDA0	

^{—:}設定しないでください。

表 19.11 40 ピン端子入出力機能レジスタ設定

PSEL[4:0]	端子				
設定値	PA1	PA3	PA4	PA6	
00000b (初期値)		Н	i-Z		
00001b	MTIOC0B	MTIOC0D	MTIC5U	MTIC5V	
00010b	MTCLKC	MTCLKD	MTCLKA	MTCLKB	
00011b	_	MTIOC1B	MTIOC2B	MTIOC2A	
00111b	_	POE0#	_	POE2#	
01010b	SCK5	RXD5 SMISO5 SSCL5	TXD5 SMOSI5 SSDA5	_	
01011b	_	_	_	CTS5# RTS5# SS5#	
01101b	SSLA2	MISOA	SSLA0	MOSIA	
01111b	_	_	_	SDA0	

一:設定しないでください。

表 19.12 36 ピン端子入出力機能レジスタ設定

PSEL[4:0] 設定値	端子		
	PA3	PA4	PA6
00000b (初期値)	Hi-Z		
00001b	MTIOC0D	MTIC5U	MTIC5V
00010b	MTCLKD	MTCLKA	MTCLKB
00011b	MTIOC1B	MTIOC2B	MTIOC2A
00111b	POE0#	_	POE2#
01010b	RXD5 SMISO5 SSCL5	TXD5 SMOSI5 SSDA5	_
01011b	_	_	CTS5# RTS5# SS5#
01101b	MISOA	SSLA0	MOSIA
01111b	_	_	SDA0

^{—:}設定しないでください。

19.2.9 PBn 端子機能制御レジスタ(PBnPFS)(n = 0、1、3、5 ~ 7)

アドレス PB0PFS 0008 C198h, PB1PFS 0008 C199h, PB3PFS 0008 C19Bh, PB5PFS 0008 C19Dh, PB6PFS 0008 C19Eh, PB7PFS 0008 C19Fh



ビット	シンボル	ビット名	機能	R/W
b4-b0	PSEL[4:0]	端子入出力機能ビット	周辺機能を選択します。個々の端子機能については、下表を参照してください	R/W
b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	ISEL	割り込み入力機能選択ビット	0: IRQn入力端子として使用しない 1: IRQn入力端子として使用する PB0: IRQ2(64ピン、48ピン、40ピン、36ピン) PB1: IRQ4(64ピン、48ピン)	R/W
b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

表 19.13 64 ピン端子入出力機能レジスタ設定

PSEL[4:0]	端子							
設定値	PB0	PB1	PB3	PB5	PB6	PB7		
00000b (初期値)		Hi-Z						
00001b	MTIC5W	MTIOC0C	MTIOC0A	MTIOC2A	MTIOC3D	MTIOC3B		
00010b	MTIOC0C	MTIOC4C	MTIOC4A	MTIOC1B	_	_		
00011b	_	_	МТІОСЗВ	<u> </u>	_	_		
00111b	RTCOUT	_	POE3#	POE1#	_	_		
01001b	ADTRG0#	_	_	_	_	_		
01101b	RSPCKA	_	_	_	_	_		
01111b	SCL0	_	_	_	_	_		
10011b	_	_	USB0_OVRCURA	_	_	_		

一:設定しないでください。

表 19.14 48 ピン端子入出力機能レジスタ設定

PSEL[4:0]	端子							
設定値	PB0	PB1	PB3	PB5				
00000b (初期値)								
00001b	MTIC5W	MTIOC0C	MTIOC0A	MTIOC2A				
00010b	MTIOC0C	MTIOC4C	MTIOC4A	MTIOC1B				
00011b	_	_	MTIOC3B	_				
00111b	RTCOUT	<u> </u>	POE3#	POE1#				
01001b	ADTRG0#	_	_	_				
01101b	RSPCKA	_	_	_				
01111b	SCL0	_	_	_				
10011b	_	_	USB0_OVRCURA	_				

^{—:}設定しないでください。


表 19.15 40 ピン、36 ピン端子入出力機能レジスタ設定

PSEL[4:0]	端子					
設定値	PB0	PB3				
00000b (初期値)	Н	i-Z				
00001b	MTIC5W	MTIOC0A				
00010b	MTIOC0C	MTIOC4A				
00011b	_	MTIOC3B				
00111b	_	POE3#				
01001b	ADTRG0#	_				
01101b	RSPCKA	_				
01111b	SCL0	_				
10011b	_	USB0_OVRCURA				

^{—:}設定しないでください。

19.2.10 PCn 端子機能制御レジスタ (PCnPFS) (n = 2 ~ 7)

アドレス PC2PFS 0008 C1A2h, PC3PFS 0008 C1A3h, PC4PFS 0008 C1A4h, PC5PFS 0008 C1A5h, PC6PFS 0008 C1A6h, PC7PFS 0008 C1A7h



ビット	シンボル	ビット名	機能	R/W
b4-b0	PSEL[4:0]	端子入出力機能ビット	周辺機能を選択します。個々の端子機能については、下表を参照 してください	R/W
b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	ISEL	割り込み入力機能選択ビット	0: IRQn入力端子として使用しない 1: IRQn入力端子として使用する PC4: IRQ2(64ピン、48ピン、40ピン、36ピン)	R/W
b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

表 19.16 64 ピン端子入出力機能レジスタ設定

PSEL[4:0]	端子								
設定値	PC2	PC3	PC4	PC5	PC6	PC7			
00000b (初期値)		Hi-Z							
00001b	MTIOC4B	MTIOC4D	MTIOC3D	MTIOC3B	MTIOC3C	MTIOC3A			
00010b	_	_	MTCLKC	MTCLKD	MTCLKA	MTCLKB			
00111b	_	_	POE0#	_	_	CACREF			
01001b	_	_	CLKOUT		_	_			
01010b	RXD5 SMISO5 SSCL5	TXD5 SMOSI5 SSDA5	SCK5	_	_	_			
01011b	_	_	_	SCK1	RXD1 SMISO1 SSCL1	TXD1 SMOSI1 SSDA1			
01101b	SSLA3	_	SSLA0	RSPCKA	MOSIA	MISOA			
10001b	_	_	USB0_VBUSEN	_	_	_			
10010b	_	_	USB0_VBUS (注1)	_	_	_			
10011b	_	_	_	USB0_ID	USB0_EXICEN	USB0_OVRCURB			

: 設定しないでください。注1. 5Vトレラント非対応

表 19.17 48 ピン端子入出力機能レジスタ設定

PSEL[4:0]	端子							
設定値	PC4	PC5	PC6	PC7				
00000b (初期値)		Hi-Z						
00001b	MTIOC3D	MTIOC3B	MTIOC3C	MTIOC3A				
00010b	MTCLKC	MTCLKD	MTCLKA	MTCLKB				
00111b	POE0#	_	_	CACREF				
01001b	CLKOUT	_	_	_				
01010b	SCK5	_	_	_				
01011b	_	SCK1	RXD1 SMISO1 SSCL1	TXD1 SMOSI1 SSDA1				
01101b	SSLA0	RSPCKA	MOSIA	MISOA				
10001b	USB0_VBUSEN	_	_	_				
10010b	USB0_VBUS (注1)	_	_	_				
10011b	_	USB0_ID	USB0_EXICEN	USB0_OVRCURB				

: 設定しないでください。注1. 5Vトレラント非対応


表 19.18 40 ピン、36 ピン端子入出力機能レジスタ設定

PSEL[4:0]	端子
設定値	PC4
00000b (初期値)	Hi-Z
00001b	MTIOC3D
00010b	MTCLKC
00111b	POE0#
01001b	CLKOUT
01010b	SCK5
01101b	SSLA0
10001b	USB0_VBUSEN
10010b	USB0_VBUS ^(注1)

: 設定しないでください。注1. 5Vトレラント非対応

19.2.11 PEn 端子機能制御レジスタ(PEnPFS)(n = 0 ~ 7)

アドレス PE0PFS 0008 C1B0h, PE1PFS 0008 C1B1h, PE2PFS 0008 C1B2h, PE3PFS 0008 C1B3h, PE4PFS 0008 C1B4h, PE5PFS 0008 C1B5h, PE6PFS 0008 C1B6h, PE7PFS 0008 C1B7h



ビット	シンボル	ビット名	機能	R/W
b4-b0	PSEL[4:0]	PEn端子入出力機能ビット	周辺機能を選択します。個々の端子機能については、下表を参照してください	R/W
b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	ISEL	入力機能選択ビット	0:IRQn入力端子として使用しない 1:IRQn入力端子として使用する PE0:IRQ0(64ピン、48ピン、40ピン、36ピン) PE1:IRQ1(64ピン、48ピン、40ピン、36ピン) PE2:IRQ7(64ピン、48ピン、40ピン、36ピン) PE3:IRQ3(64ピン、48ピン、40ピン、36ピン) PE4:IRQ4(64ピン、48ピン、40ピン、36ピン) PE5:IRQ5(64ピン) PE6:IRQ6(64ピン) PE7:IRQ7(64ピン、48ピン)	R/W
b7	ASEL	PEnアナログ機能選択ビット	0:アナログ端子以外に使用する 1:アナログ端子として使用する PE0:AN008 (64ピン、48ピン、40ピン、36ピン) PE1:AN009 (64ピン、48ピン、40ピン、36ピン) PE2:AN010 (64ピン、48ピン、40ピン、36ピン) PE3:AN011 (64ピン、48ピン、40ピン、36ピン) PE4:AN012 (64ピン、48ピン、40ピン、36ピン) PE5:AN013 (64ピン、48ピン、40ピン、36ピン) PE6:AN014 (64ピン) PE7:AN015 (64ピン、48ピン)	R/W

表 19.19 64 ピン端子入出力機能レジスタ設定

PSEL[4:0]	端子							
設定値	PE0	PE1	PE2	PE3	PE4	PE5	PE6	PE7
00000b (初期値)		Hi-Z						
00001b	_	MTIOC4C	MTIOC4A	MTIOC4B	MTIOC4D	MTIOC4C	_	_
00010b	MTIOC2A	_	_	MTIOC1B	MTIOC1A	MTIOC2B	_	_
00011b	_	_	_	MTIOC0A	MTIOC3A	_	_	_
00111b	POE3#	_	_	POE8#	_	_	_	_
01100b	SCK12	TXD12 SMOSI12 SSDA12 TXDX12 SIOX12	RXD12 SMISO12 SSCL12 RXDX12	CTS12# RTS12# SS12#	_	_	_	_
01101b	_	_	_	RSPCKA	MOSIA	_	_	_

一:設定しないでください。

表 19.20 48 ピン端子入出力機能レジスタ設定

PSEL[4:0]	端子								
設定値	PE0	PE1	PE2	PE3	PE4	PE7			
00000b (初期値)		Hi-Z							
00001b	_	MTIOC4C	MTIOC4A	MTIOC4B	MTIOC4D	_			
00010b	MTIOC2A	_	_	MTIOC1B	MTIOC1A	_			
00011b	_	_	_	MTIOC0A	MTIOC3A	_			
00111b	POE3#	_	_	POE8#	_	_			
01100b	SCK12	TXD12 SMOSI12 SSDA12 TXDX12 SIOX12	RXD12 SMISO12 SSCL12 RXDX12	CTS12# RTS12# SS12#	_	_			
01101b	_	_	_	RSPCKA	MOSIA	_			

^{—:}設定しないでください。

表 19.21 40 ピン、36 ピン端子入出力機能レジスタ設定

PSEL[4:0]	端子							
設定値	PE0	PE1	PE2	PE3	PE4			
00000b (初期値)			Hi-Z					
00001b	_	MTIOC4C	MTIOC4A	MTIOC4B	MTIOC4D			
00010b	MTIOC2A	_	_	MTIOC1B	MTIOC1A			
00011b	_	_	_	MTIOC0A	MTIOC3A			
00111b	POE3#	_	_	POE8#	_			
01100b	SCK12	TXD12 SMOSI12 SSDA12 TXDX12 SIOX12	RXD12 SMISO12 SSCL12 RXDX12	CTS12# RTS12# SS12#	_			
01101b	_	_	_	RSPCKA	MOSIA			

一:設定しないでください。

19.2.12 PJn 端子機能制御レジスタ (PJnPFS) (n = 6、7)

アドレス PJ6PFS 0008 C1D6h, PJ7PFS 0008 C1D7h

	b7	b6	b5	b4	b3	b2	b1	b0	
	ASEL	1	_		_		1	_	
リセット後の値	0	0	0	0	0	0	0	0	

ビット	シンボル	ビット名	機能	R/W
b6-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b7	ASEL	アナログ機能選択ビット	PJ6PFS.ASELビット(64ピン、48ピン、40ピン、36ピン) 0:高電位側の基準電源端子にAVCC0端子を選択 1:高電位側の基準電源端子にVREFH0端子を選択 PJ7PFS.ASELビット(64ピン、48ピン、40ピン、36ピン) 0:低電位側の基準電源グランド端子にAVSS0端子を選択 1:低電位側の基準電源グランド端子にVREFL0端子を選択	R/W

19.3 使用上の注意事項

19.3.1 端子入出力機能設定手順

端子入出力機能の設定は下記の手順で行ってください。

- 1. ポートモードレジスタ (PMR) を "0" にして汎用入出力ポートに設定します。
- 2. 当該端子にアサインされる入出力信号を周辺モジュール内の I/O レジスタで設定します。
- 3. 書き込みプロテクトレジスタ (PWPR) を設定して、Pmn 端子機能制御レジスタ (PmnPFS) を書き込み有効にします ($m=0\sim5$ 、 $A\sim C$ 、E、J、 $n=0\sim7$)。
- 4. PmnPFS.PSEL[4:0] ビットにより端子入出力機能を設定します。
- 5. PWPR.PFSWE ビットを "0" 設定し、PmnPFS レジスタへの書き込み禁止してください。
- 6. 必要に応じて PMR レジスタを "1" に設定し、選択された端子入出力機能に切り替えます。

19.3.2 MPC レジスタ設定する場合の注意事項

- 1. Pmn 端子機能制御レジスタ (PmnPFS) を設定するときは、当該端子の PMR レジスタが "0" の状態で設定してください。PMR レジスタが "1" の状態で PmnPFS レジスタを設定すると、入力機能の場合は意図しないエッジが入力されたり、出力機能の場合は、意図しないパルスが出力されたりする可能性があります。
- 2. PmnPFS レジスタで設定可能な機能以外に設定しないでください。指定機能以外に設定した場合、動作は保証されません。
- 3. MPC レジスタにより同一の機能を複数の端子に割り当てる設定はしないでください。
- 4. ポート 4、E は A/D コンバータのアナログ入力端子の機能も兼ねています。アナログ入力端子として使用する場合は、精度劣化させないために、ポートモードレジスタ (PMR) の当該ビットを "0"、ポート方向レジスタ (PDR) の当該ビットを "0"、プルアップ制御レジスタ (PCR) の当該ビットを "0"にして当該端子を汎用入力にし、PmnPFS.ASEL ビットを "1"にしてください。

5. マルチプル端子のポートモードレジスタ (PMR)、ポート方向レジスタ (PDR) と、Pmn 端子機能制御 レジスタ (PmnPFS) の設定および注意事項を表 19.22 に示します。

表 19.22 レジスタの設定

15 D	項目 PMR.Bn PDR.Bn ASEL ISEL		PmnPFS			注意事項	
坦日			ISEL	PSEL[4:0]	注思 争 填		
リセット解除後	0	0	0	0	0000b	リセット解除後は汎用入力ポートとして機能します	
汎用入力ポート	0	0	0	0/1	Х	割り込み入力と併用する場合は、ISELビットを"1"にしてください	
汎用出力ポート	0	1	0	0	Х		
周辺機能	1	х	0	0/1	周辺機能 (表19.2~ 表19.21参照)	割り込み入力と併用する場合は、ISELビットを"1"にしてください	
割り込み入力	0	0	0	1	Х		
NMI	х	х	Х	x ^(注1)	Х	レジスタの設定は不要です	
アナログ入出力	0	0	1	x ^(注1)	Х	出力バッファをOFFにするため、汎用入力ポートに設定してください	
XCIN	0	0	Х	x ^(注1)	Х	出力バッファをOFFするため、汎用入力ポートに設定してください	

x:設定不要

0/1: PmnPFS.ISEL ビットを "0" にすれば、IRQ 端子として機能しません

PmnPFS.ISEL ビットを "1" にすれば、IRQ 端子として機能します (IRQ がマルチプルされている場合)

- 注1. PmnPFS.ISELビットを"1"にしても、IRQn入力端子として機能しません。
- 注. ・端子状態の読み出しは、PmnPFS.ASEL ビットが "0" のとき可能です。
 - ・PmnPFS.PSEL[4:0] ビットの変更は、PMR.Bn ビットが "0" の状態で行ってください。
 - ・RIIC をアサインしたポートは、PCR.Bn ビットを "0" にしてください (RIIC 以外の周辺機能出力では自動的 にプルアップが OFF になります)。

19.3.3 アナログ機能を使う場合の注意事項

アナログ機能を使用するときは、ポートモードレジスタ (PMR) の当該ビットを "0"、ポート方向レジスタ (PDR) の当該ビットを "0"、プルアップ制御レジスタ (PCR) の当該ビットを "0" にし、当該端子を汎用入力にしてから、Pmn 端子機能制御レジスタ (PmnPFS) の ASEL ビットを "1" にしてください。

20. マルチファンクションタイマパルスユニット 2 (MTU2a)

本章に記載している PCLK とは PCLKB を指します。

20.1 概要

本 MCU は、6 チャネル(MTU0 ~ MTU5)の 16 ビットタイマにより構成されるマルチファンクションタイマパルスユニット 2(MTU)を内蔵しています。

表 20.1 に MTU の仕様を、表 20.2 に MTU の機能一覧を示します。また、図 20.1 に MTU のブロック図を示します。

表 20.1 MTU の仕様

項目	内容
パルス入出力	最大16本
パルス入力	3本
カウントクロック	チャネルごとに8または7種類(MTU5は4種類)
設定可能動作	 【MTU0~MTU4】 コンペアマッチによる波形出力 インプットキャプチャ機能(ノイズフィルタ設定機能) カウンタクリア動作 複数のタイマカウンタ(TCNT)への同時書き込み コンペアマッチ/インプットキャプチャによる同時クリア カウンタの同期動作による各レジスタの同期入出力 同期動作と組み合わせることによる最大12相のPWM出力
	 【MTU0, MTU3, MTU4】 ● バッファ動作を設定可能 ● 相補 PWM、リセット同期 PWM を用いた AC 同期モータ (ブラシレス DC モータ) 駆動モードが設定可能で、2種類 (チョッピング、レベル) の波形出力が選択可能
	【MTU1, MTU2】 ■ 独立に位相計数モードを設定可能 ■ カスケード接続動作
	【MTU3, MTU4】 ● 連動動作による相補PWM、リセットPWM3相のポジ、ネガ計6相の出力が可能
	【MTU5】 ● デッドタイム補償用カウンタ機能 ● インプットキャプチャ機能(ノイズフィルタ設定可能) ● カウンタクリア動作
相補PWMモード	カウンタの山/谷での割り込みA/Dコンバータの変換スタートトリガを間引き機能
割り込み要因	28種類
バッファ動作	レジスタデータの自動転送
トリガ生成	A/Dコンバータの変換スタートトリガを生成可能
消費電力低減機能	モジュールストップ状態への設定が可能

表 20.2 MTUの機能一覧 (1/2)

I	頁目	MTU0	MTU1	MTU2	MTU3	MTU4	MTU5
カウントクロック		PCLK/1 PCLK/4 PCLK/16 PCLK/64 MTCLKA MTCLKB MTCLKC MTCLKD	PCLK/1 PCLK/4 PCLK/16 PCLK/64 PCLK/256 MTCLKA MTCLKB	PCLK/1 PCLK/4 PCLK/16 PCLK/64 PCLK/1024 MTCLKA MTCLKB MTCLKC	PCLK/1 PCLK/4 PCLK/16 PCLK/64 PCLK/256 PCLK/1024 MTCLKA	PCLK/1 PCLK/4 PCLK/16 PCLK/64 PCLK/256 PCLK/1024 MTCLKA	PCLK/1 PCLK/4 PCLK/16 PCLK/64
位相計数モ 外部クロッ			MTCLKA MTCLKB	MTCLKC MTCLKD	_	_	_
ジェネラル (TGR)	レジスタ	TGRA TGRB TGRE	TGRA TGRB	TGRA TGRB	TGRA TGRB	TGRA TGRB	TGRU TGRV TGRW
ジェネラル バッファレ		TGRC TGRD TGRF	_	_	TGRC TGRD	TGRC TGRD	_
入出力端子	2	MTIOCOA MTIOCOB MTIOCOC MTIOCOD	MTIOC1A MTIOC1B	MTIOC2A MTIOC2B	MTIOC3A MTIOC3B MTIOC3C MTIOC3D	MTIOC4A MTIOC4B MTIOC4C MTIOC4D	入力端子 MTIC5U MTIC5V MTIC5W
カウンタク	リア機能	TGRの コンペアマッチ または インプット キャプチャ	TGRの コンペアマッチ または インプット キャプチャ	TGRの コンペアマッチ または インプット キャプチャ	TGRの コンペアマッチ または インプット キャプチャ	TGRの コンペアマッチ または インプット キャプチャ	TGRの コンペアマッチ または インプット キャプチャ
コンペア	Low出力	0	0	0	0	0	_
マッチ 出力	High出力	0	0	0	0	0	_
шл	トグル出力	0	0	0	0	0	_
インプット: 能	キャプチャ機	0	0	0	0	0	0
同期動作		0	0	0	0	0	_
PWMモー	۴ 1	0	0	0	0	0	_
PWMモー	ド2	0	0	0	_	_	_
相補PWM	モード	_	_	_	0	0	_
リセット同	期 PWM	_	_	_	0	0	_
AC同期モー モード	ータ駆動	0	_	_	0	0	_
位相計数モ	- F	_	0	0	_	_	_
バッファ動	作	0	_	_	0	0	_
デッドタイム補償用 カウンタ機能		_	_	_	_	_	0
DTCの起動	h	TGRの コンペアマッチ または インプット キャプチャ	TGRの コンペアマッチ または インプット キャプチャ	TGRの コンペアマッチ または インプット キャプチャ	TGRの コンペアマッチ または インプット キャプチャ	TGRの コンペアマッチ または インプット キャプチャと TCNT オーバフロー/ アンダフロー	TGRの コンペアマッチ または インプット キャプチャ

表 20.2 MTUの機能一覧 (2/2)

項目	化一覧 (2/2) MTU0	MTU1	MTU2	MTU3	MTU4	MTU5
- ^{塡日} A/D変換開始トリガ	TGRAØ	TGRAØ	TGRAØ	TGRAØ	TGRA Ø	
かし 変換 開始 ドリガ	コンペアマッチ または	コンペアマッチまたはインプットキャプチャ	コンペアマッチまたはインプットキャプチャ	コンペアマッチまたはインプットキャプチャ	コンペイマッチ または インプット キャプチャ 相補 PWM モード時 TCNTの アンダフロー (谷)	
割り込み要因	7要因 ・コンプテャ OA ・コンプチャ OA ・コンプテャ OB ・コンププチャ OB ・コンププチャ OC ・コンププチャ OC ・コンププチャ OD ・コンプテア・マッチのE ・コンッチのF	4要因 ●コンペアマッチ /インプット キャプチャ 1A ●コンペアマッチ /インプット キャプチャ 1B	4要因 ●コンペアマッチ /インプット キャプチャ 2A ●コンペアマッチ /インプット キャプチャ 2B	5要因 •コンペアマッチ /インプット キャプチャ 3A •コンペアット キコンペアマット キョンペアット キャンプテャ 3B •コンペプット キャンプテャ 3C •コンペアット キャンプテャ 3D	/インプット キャプチャ 4A ●コンペアマッチ /インプット キャプチャ 4B ●コンペアマッチ /インプット キャプチャ 4C	/インプット キャプチャ5U ●コンペアマッチ /インプット キャプチャ5V
	• オーバフロー	• オーバフロー • アンダフロー	• オーバフロー • アンダフロー	• オーバフロー	• オーバフロー / アンダフロー	
イベントリンク機能 (出力)	_	4要因 ● コンペアマッチ 1A ● コンペアマッチ 1B ● オーバフロー ● アンダフロー	4要因 ● コンペアマッチ 2A ● コンペアマッチ 2B ● オーバフロー ● アンダフロー	5要因 ●コンペアマッチ 3A ●コンペアマッチ 3B ●コンペアマッチ 3C ●コンペアマッチ 3D ●オーバフロー	6要因	
イベントリンク機能 (入力)	_	(1) カウント スタート動作 (2) インプット キャプチャ動 作 (TRGAに キャプチャ) (3) カウントリス タート動作	(1) カウント スタート動作 (2) インプット キャプチャ動 作 (TRGAに キャプチャ) (3) カウントリス タート動作	(1) カウント スタート動作 (2) インプット キャプチャ動 作 (TRGAに キャプチャ) (3) カウントリス タート動作	(1) カウント スタート動作 (2) インプット キャプチャ動 作 (TRGAに キャプチャ) (3) カウントリス タート動作	
A/D変換開始 要求ディレイド機能	_	_	_	_	● TADCORA と TCNTの一致 で、A/D変換開 始要求 または TADCORB と TCNTの一致 で、A/D変換開 始要求	_
割り込み間引き機能	_	_	_	●TGRAの コンペアマッチ 割り込みを間引 き	● TCIV割り込み を間引き	_
モジュールストップ			MSTPCRA.M	ISTPA9 ^(注1)		

〇:可能

一:不可能

注1. モジュールストップの詳細については、「11. 消費電力低減機能」を参照してください。




図 20.1 MTU のブロック図

表 20.3 に MTU で使用する入出力端子を示します。

表20.3 MTUの入出力端子


モジュール シンボル	端子名	入出力	機能
MTU	MTCLKA	入力	外部クロックA入力端子(MTU1の位相計数モードA相入力)
	MTCLKB	入力	外部クロックB入力端子(MTU1の位相計数モードB相入力)
	MTCLKC	入力	外部クロックC入力端子(MTU2の位相計数モードA相入力)
	MTCLKD	入力	外部クロックD入力端子(MTU2の位相計数モードB相入力)
MTU0	MTIOC0A	入出力	MTU0.TGRAのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	MTIOC0B	入出力	MTU0.TGRBのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	MTIOC0C	入出力	MTU0.TGRCのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	MTIOC0D	入出力	MTU0.TGRDのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
MTU1	MTIOC1A	入出力	MTU1.TGRAのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	MTIOC1B	入出力	MTU1.TGRBのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
MTU2	MTIOC2A	入出力	MTU2.TGRAのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	MTIOC2B	入出力	MTU2.TGRBのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
MTU3	MTIOC3A	入出力	MTU3.TGRAのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	MTIOC3B	入出力	MTU3.TGRBのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	MTIOC3C	入出力	MTU3.TGRCのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	MTIOC3D	入出力	MTU3.TGRDのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
MTU4	MTIOC4A	入出力	MTU4.TGRAのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	MTIOC4B	入出力	MTU4.TGRBのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	MTIOC4C	入出力	MTU4.TGRCのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
	MTIOC4D	入出力	MTU4.TGRDのインプットキャプチャ入力/アウトプットコンペア出力/PWM出力端子
MTU5	MTIC5U	入力	MTU5.TGRUのインプットキャプチャ入力/外部パルス入力端子
	MTIC5V	入力	MTU5.TGRVのインプットキャプチャ入力/外部パルス入力端子
	MTIC5W	入力	MTU5.TGRWのインプットキャプチャ入力/外部パルス入力端子

20.2 レジスタの説明

20.2.1 タイマコントロールレジスタ(TCR)

• MTU0.TCR, MTU1.TCR, MTU2.TCR, MTU3.TCR, MTU4.TCR

アドレス MTU0.TCR 0008 8700h, MTU1.TCR 0008 8780h, MTU2.TCR 0008 8800h, MTU3.TCR 0008 8600h, MTU4.TCR 0008 8601h



ビット	シンボル	ビット名	機能	R/W
b2-b0	TPSC[2:0]	タイマプリスケーラ選択ビット	表20.6~表20.9を参照してください	R/W
b4-b3	CKEG[1:0]	クロックエッジ選択ビット	b4 b3 0 0:立ち上がりエッジでカウント 0 1:立ち下がりエッジでカウント 1 x:両エッジでカウント	R/W
b7-b5	CCLR[2:0]	カウンタクリアビット	表20.4、表20.5を参照してください	R/W

x : Don't care

• MTU5.TCRU, MTU5.TCRV, MTU5.TCRW

アドレス MTU5.TCRU 0008 8884h, MTU5.TCRV 0008 8894h, MTU5.TCRW 0008 88A4h



ビット	シンボル	ビット名	機能	R/W
b1-b0	TPSC[1:0]	タイマプリスケーラ選択ビット	表20.10を参照してください	R/W
b7-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

MTU には、MTU0 \sim MTU4 に各 1 本、MTU5 には TCRU/V/W の 3 本、計 8 本の TCR レジスタがあります。

TCR レジスタは、各チャネルの TCNT カウンタを制御するレジスタです。TCR レジスタの設定は、TCNT カウンタの動作が停止した状態で行ってください。

TPSC[2:0] ビット(タイマプリスケーラ選択ビット)

TCNT カウンタのカウントクロックソースを選択します。各チャネル独立に選択することができます。詳細は表 20.6 ~表 20.10 を参照してください。

CKEG[1:0] ビット(クロックエッジ選択ビット)

カウントクロックソースのエッジを選択します。内部クロックを両エッジでカウントすると、カウントクロックの周期が 1/2 になります (例: PCLK/4 の両エッジ = PCLK/2 の立ち上がりエッジ)。MTU1、MTU2 で位相計数モードを使用する場合は、本設定は無視され、位相計数モードの設定が優先されます。内部クロックのエッジ選択は、カウントクロックソースが PCLK/4 もしくはそれより遅い場合に有効です。カウントク



ロックソースに PCLK/1、あるいは他のチャネルのオーバフロー / アンダフローを選択した場合、値は書き込めますが、動作は初期値になります。

CCLR[2:0] ビット(カウンタクリアビット)

TCNT カウンタのカウンタクリア要因を選択します。詳細は表 20.4、表 20.5 を参照してください。

表 20.4 CCLR[2:0] (MTU0, MTU3, MTU4)

T . 4 11	ビット7	ビット6	ビット5	=¥np
チャネル	CCLR[2]	CCLR[1]	CCLR[0]	説明
MTU0	0	0	0	TCNTのクリア禁止
MTU3 MTU4	0	0	1	TGRAのコンペアマッチ/インプットキャプチャでTCNTクリア
101104	0	1	0	TGRBのコンペアマッチ/インプットキャプチャでTCNTクリア
	0	1	1	同期クリア/同期動作をしている他のチャネルのカウンタクリアでTCNTをクリア (注1)
	1	0	0	TCNTのクリア禁止
	1	0	1	TGRCのコンペアマッチ/インプットキャプチャでTCNTクリア ^(注2)
	1	1	0	TGRDのコンペアマッチ/インプットキャプチャでTCNTクリア ^(注2)
	1	1	1	同期クリア/同期動作をしている他のチャネルのカウンタクリアでTCNTをクリア (注1)

- 注1. 同期動作の設定は、TSYR.SYNCn (n=0,3,4) ビットを"1"にすることにより行います。
- 注2. TGRCまたはTGRDをバッファレジスタとして使用している場合は、バッファレジスタの設定が優先され、コンペアマッチ/インプットキャプチャが発生しないため、TCNTカウンタはクリアされません。

表 20.5 CCLR[2:0] (MTU1, MTU2)

	ビット7	ビット6	ビット5	
チャネル	予約 ビット ^(注2)	CCLR[1]	CCLR[0]	説明
MTU1	0	0	0	TCNTのクリア禁止
MTU2	0	0	1	TGRAのコンペアマッチ/インプットキャプチャでTCNTクリア
	0	1	0	TGRBのコンペアマッチ/インプットキャプチャでTCNTクリア
	0	1	1	同期クリア/同期動作をしている他のチャネルのカウンタクリアでTCNTをクリア (注1)

- 注1. 同期動作の設定は、TSYR.SYNCn (n = 1, 2) ビットを"1"にすることにより行います。
- 注2. MTU1、MTU2ではb7は予約ビットです。読むと"0"が読めます。書く場合、"0"としてください。

表20.6 TPSC[2:0] (MTU0)

エレナリ	ビット2	ビット1	ビット0	= H op
チャネル	TPSC[2]	TPSC[1]	TPSC[0]	説明
MTU0	0	0	0	内部クロック: PCLK/1 でカウント
	0	0	1	内部クロック: PCLK/4でカウント
	0	1	0	内部クロック: PCLK/16でカウント
	0	1	1	内部クロック: PCLK/64でカウント
	1	0	0	外部クロック: MTCLKA端子入力でカウント
	1	0	1	外部クロック: MTCLKB端子入力でカウント
	1	1	0	外部クロック: MTCLKC端子入力でカウント
	1	1	1	外部クロック:MTCLKD端子入力でカウント

表20.7 TPSC[2:0] (MTU1)

エレナリ	ビット2	ビット1	ビット0	=H op	
チャネル	TPSC[2]	TPSC[1]	TPSC[0]	説明	
MTU1	0	0	0	内部クロック:PCLK/1でカウント	
	0	0	1	内部クロック: PCLK/4でカウント	
	0	1	0	内部クロック: PCLK/16でカウント	
	0	1	1	内部クロック: PCLK/64でカウント	
	1	0	0	外部クロック:MTCLKA端子入力でカウント	
	1	0	1	外部クロック:MTCLKB端子入力でカウント	
	1	1	0	9部クロック:PCLK/256でカウント	
	1	1	1	MTU2.TCNTのオーバフロー / アンダフローでカウント	

注. MTU1が位相計数モード時、この設定は無効になります。

表 20.8 TPSC[2:0] (MTU2)

T. 40	ビット2	ビット1	ビット0	=¥ np
チャネル	TPSC[2]	TPSC[1]	TPSC[0]	説明
MTU2	0	0	0	内部クロック: PCLK/1 でカウント
	0	0	1	内部クロック: PCLK/4でカウント
	0	1	0	内部クロック: PCLK/16でカウント
	0	1	1	内部クロック: PCLK/64でカウント
	1	0	0	外部クロック: MTCLKA端子入力でカウント
	1	0	1	外部クロック: MTCLKB端子入力でカウント
	1	1	0	外部クロック: MTCLKC端子入力でカウント
	1	1	1	内部クロック: PCLK/1024でカウント

注. MTU2が位相計数モード時、この設定は無効になります。

表 20.9 TPSC[2:0] (MTU3, MTU4)

T 1. 4 II	ビット2	ビット1	ビット0	= H op	
チャネル	TPSC[2]	TPSC[1]	TPSC[0]	説明	
MTU3	0	0	0	内部クロック:PCLK/1でカウント	
MTU4	0	0	1	内部クロック: PCLK/4でカウント	
	0	1	0	内部クロック: PCLK/16でカウント	
	0	1	1	内部クロック: PCLK/64でカウント	
	1	0	0	内部クロック: PCLK/256でカウント	
	1	0	1	内部クロック: PCLK/1024でカウント	
	1	1	0	外部クロック:MTCLKA端子入力でカウント	
	1	1	1	外部クロック:MTCLKB端子入力でカウント	

表 20.10 TPSC[1:0] (MTU5)

チャネル	ビット1	ビット0	説明
テヤイル	TPSC[1]	TPSC[0]	ᇓᄖ
MTU5	0	0	内部クロック:PCLK/1でカウント
	0	1	内部クロック:PCLK/4でカウント
	1	0	内部クロック: PCLK/16でカウント
	1	1	内部クロック: PCLK/64でカウント



20.2.2 タイマモードレジスタ(TMDR)

アドレス MTU0.TMDR 0008 8701h, MTU1.TMDR 0008 8781h, MTU2.TMDR 0008 8801h, MTU3.TMDR 0008 8602h, MTU4.TMDR 0008 8603h



ビット	シンボル	ビット名	機能	R/W
b3-b0	MD[3:0]	モード選択ビット	タイマの動作モードを設定します。表20.11を参照してください	R/W
b4	BFA	バッファ動作Aビット	0:TGRAとTGRCレジスタは通常動作 1:TGRAとTGRCレジスタはバッファ動作	R/W
b5	BFB	バッファ動作Bビット	0 : TGRBとTGRDレジスタは通常動作 1 : TGRBとTGRDレジスタはバッファ動作	R/W
b6	BFE	バッファ動作Eビット	0:MTU0.TGREとMTU0.TGRFレジスタは通常動作 1:MTU0.TGREとMTU0.TGRFレジスタはバッファ動作	R/W
b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

TMDR レジスタは、各チャネルの動作モードを設定するレジスタです。TMDR レジスタの設定は、TCNT カウンタの動作が停止した状態で行ってください。

表 20.11 MD[3:0] ビットによる動作モードの設定

ビット3	ビット2	ビット1	ビット0	説明	MTUO	MTU1	MTU2	MTU3	MTU4
MD[3]	MD[2]	MD[1]	MD[0]	נפונם	wiio		02	WITOO	
0	0	0	0	ノーマルモード	0	0	0	0	0
0	0	0	1	設定しないでください					
0	0	1	0	PWM モード1	0	0	0	0	0
0	0	1	1	PWMモード2	0	0	0		
0	1	0	0	位相計数モード1		0	0		
0	1	0	1	位相計数モード2		0	0		
0	1	1	0	位相計数モード3		0	0		
0	1	1	1	位相計数モード4		0	0		
1	0	0	0	リセット同期PWMモード ^(注1)				0	
1	0	0	1	設定しないでください。					
1	0	1	х	設定しないでください。					
1	1	0	0	設定しないでください。					
1	1	0	1	相補PWMモード1(山で転送) ^(注1)				0	
1	1	1	0	相補PWMモード2(谷で転送) ^(注1)				0	
1	1	1	1	相補PWMモード3(山・谷で転送) ^(注1)				0	

x : Don't care

注. 各チャネルで〇が付いている動作モード以外の動作モードは設定しないでください。

注1. リセット同期PWMモード、相補PWMモードの設定は、MTU3のみ可能です。 MTU3をリセット同期PWMモードまたは相補PWMモードに設定した場合、MTU4の設定は無効となりMTU3の設定に従います。MTU4はノーマルモードに設定してください。

BFA ビット(バッファ動作 A ビット)

TGRA レジスタを通常動作にするか、TGRA レジスタと TGRC レジスタを組み合わせてバッファ動作させるかを設定します。TGRC レジスタをバッファレジスタとして使用した場合、相補 PWM モード以外では TGRC レジスタのインプットキャプチャ/アウトプットコンペアは発生しませんが、相補 PWM モード時は TGRC レジスタのコンペアマッチが発生します。また、MTU4 のコンペアマッチが相補 PWM モードの Tb 区間に発生した場合は、MTU4.TIER.TGIEC ビットは "0" にしてください。

また、リセット同期 PWM モードおよび相補 PWM モードの MTU3 および MTU4 のバッファ動作は、MTU3 の設定に従います。MTU4.TMDR レジスタの BFA ビットには "0" を書いてください。

TGRC レジスタを持たない MTU1、MTU2 では、このビットは予約ビットです。 読むと "0" が読めます。 書く場合、"0" としてください。 相補 PWM モードの Tb 区間については、図 20.40 を参照してください。

BFB ビット(バッファ動作 B ビット)

TGRB レジスタを通常動作にするか、TGRB レジスタと TGRD レジスタを組み合わせてバッファ動作させるかを設定します。TGRD レジスタをバッファレジスタとして使用した場合、相補 PWM モード以外では TGRD レジスタのインプットキャプチャ/アウトプットコンペアは発生しませんが、相補 PWM モード時は TGRD レジスタのコンペアマッチが発生します。また、コンペアマッチが相補 PWM モードの Tb 区間に発生した場合は、MTU3.TIER.TGIED ビット、MTU4.TIER.TGIED ビットは "0" にしてください。

また、リセット同期 PWM モードおよび相補 PWM モードの MTU3 および MTU4 のバッファ動作は、MTU3 の設定に従います。MTU4 の TMDR.BFB ビットには "0" にしてください。

TGRD レジスタを持たない MTU1、MTU2 では、このビットは予約ビットです。読むと "0" が読めます。書く場合、"0" としてください。相補 PWM モードの Tb 区間については、図 20.40 を参照してください。

BFE ビット(バッファ動作 E ビット)


MTU0.TGRE レジスタと MTU0.TGRF レジスタを通常動作またはバッファ動作させるかどうかを選択します。TGRF レジスタをバッファレジスタとして使用した場合も、TGRF レジスタのコンペアマッチは発生します。

MTU1~MTU4では予約ビットです。読むと"0"が読めます。書く場合、"0"としてください。

20.2.3 タイマ I/O コントロールレジスタ (TIOR)

• MTU0.TIORH, MTU1.TIOR, MTU2.TIOR, MTU3.TIORH, MTU4.TIORH

アドレス MTU0.TIORH 0008 8702h, MTU1.TIOR 0008 8782h, MTU2.TIOR 0008 8802h, MTU3.TIORH 0008 8604h, MTU4.TIORH 0008 8606h




ビット	シンボル	ビット名	機能	R/W
b3-b0	IOA[3:0]	I/OコントロールA ビット	下記の表を参照してください (注1) MTU0.TIORH:表20.20 MTU1.TIOR:表20.22 MTU2.TIOR:表20.23 MTU3.TIORH:表20.24 MTU4.TIORH:表20.26	R/W
b7-b4	IOB[3:0]	I/OコントロールBビット	下記の表を参照してください ^(注1) MTU0.TIORH:表20.12 MTU1.TIOR:表20.14 MTU2.TIOR:表20.15 MTU3.TIORH:表20.16 MTU4.TIORH:表20.18	R/W

注1. コンペアマッチでLow 出力/High 出力/トグル出力中に、IOm[3:0] ビット (m = A, B) の値を出力禁止 ("0000b"または"0100b") へ変 更するとHi-Zになります。

• MTU0.TIORL, MTU3.TIORL, MTU4.TIORL

アドレス MTU0.TIORL 0008 8703h, MTU3.TIORL 0008 8605h, MTU4.TIORL 0008 8607h



ビット	シンボル	ビット名	機能	R/W
b3-b0	IOC[3:0]	I/OコントロールC ビット	下記の表を参照してください ^(注1) MTU0.TIORL:表20.21 MTU3.TIORL:表20.25 MTU4.TIORL:表20.27	R/W
b7-b4	IOD[3:0]	I/OコントロールDビット	下記の表を参照してください ^(注1) MTU0.TIORL:表20.13 MTU3.TIORL:表20.17 MTU4.TIORL:表20.19	R/W

注1. コンペアマッチでLow出力/High出力/トグル出力中に、IOm[3:0]ビット(m = C, D)の値を出力禁止("0000b"または"0100b")へ変 更するとHi-Zになります。

MTU5.TIORU, MTU5.TIORV, MTU5.TIORW

アドレス MTU5.TIORU 0008 8886h, MTU5.TIORV 0008 8896h, MTU5.TIORW 0008 88A6h



ビット	シンボル	ビット名	機能	R/W
b4-b0	IOC[4:0]	I/OコントロールCビット	下記の表を参照してください MTU5.TIORU, MTU5.TIORV, MTU5.TIORW:表20.28	R/W
b7-b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

MTU には、MTU0、MTU3、MTU4 に各 2 本、MTU1、MTU2 に各 1 本、MTU5 には MTU5.TIORU/V/W の 3 本、計 11 本の TIOR レジスタがあります。

TIOR レジスタは TMDR レジスタの設定が、ノーマルモード、PWM モード、位相計数モードの場合に設定します。

TIOR レジスタで指定した初期出力はカウンタ停止した(TSTR.CST ビットを"0"にした)状態で有効になります。また、PWM モード2の場合にはカウンタが"0"になった時点での出力を指定します。

TGRC レジスタあるいは TGRD レジスタをバッファ動作に設定した場合は、本設定は無効となり、バッファレジスタとして動作します。

表20.12 TIORH (MTU0)

ビット7	ビット6	ビット5	ビット4		説明
IOB[3]	IOB[2]	IOB[1]	IOB[0]	MTU0.TGRBの機能	MTIOC0B端子の機能
0	0	0	0	アウトプットコンペア	出力禁止
0	0	0	1	レジスタ	初期出力はLow出力 コンペアマッチでLow出力
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力
1	0	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ
1	0	0	1	レジスタ	立ち下がりエッジでインプットキャプチャ
1	0	1	х		両エッジでインプットキャプチャ
1	1	х	х		キャプチャ入力元はMTU1/カウントクロック MTU1.TCNTのカウントアップ/カウントダウンでイン プットキャプチャ ^(注1)

x : Don't care

注1. MTU1のカウントクロックにPCLK/1を選択した場合、MTU0のインプットキャプチャは発生しません。MTU1のカウントクロックにはPCLK/1以外のクロックを選択してください。

表20.13 TIORL (MTU0)

ビット7	ビット6	ビット5	ビット4	説明		
IOD[3]	IOD[2]	IOD[1]	IOD[0]	MTU0.TGRDの機能	MTIOC0D端子の機能	
0	0	0	0	アウトプットコンペアレ	出力禁止	
0	0	0	1	ジスタ ^(注1)	初期出力はLow出力 コンペアマッチでLow出力	
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力	
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力	
0	1	0	0		出力禁止	
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力	
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力	
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力	
1	0	0	0	インプットキャプチャレ	立ち上がりエッジでインプットキャプチャ	
1	0	0	1	ジスタ ^(注1)	立ち下がりエッジでインプットキャプチャ	
1	0	1	х		両エッジでインプットキャプチャ	
1	1	х	х		キャプチャ入力元はMTU1/カウントクロック MTU1.TCNTのカウントアップ/カウントダウンでイン プットキャプチャ ^(注2)	

- 注1. MTU0.TMDR.BFBビットを"1"にしてMTU0.TGRDレジスタをバッファレジスタとして使用した場合は、本設定は無効になり、インプットキャプチャ/アウトプットコンペアは発生しません。
- 注2. MTU1のカウントクロックにPCLK/1を選択した場合、MTU0のインプットキャプチャは発生しません。MTU1のカウントクロックにはPCLK/1以外のクロックを選択してください。

表20.14 TIOR (MTU1)

ビット7	ビット6	ビット5	ビット4		説明
IOB[3]	IOB[2]	IOB[1]	IOB[0]	MTU1.TGRBの機能	MTIOC1B端子の機能
0	0	0	0	アウトプットコンペア	出力禁止
0	0	0	1	レジスタ	初期出力はLow出力 コンペアマッチでLow出力
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力
1	0	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ
1	0	0	1	レジスタ	立ち下がりエッジでインプットキャプチャ
1	0	1	Х		両エッジでインプットキャプチャ
1	1	х	х		MTU0.TGRCのコンペアマッチ/インプットキャプチャの 発生でインプットキャプチャ



表20.15 TIOR (MTU2)

ビット7	ビット6	ビット5	ビット4		説明
IOB[3]	IOB[2]	IOB[1]	IOB[0]	MTU2.TGRBの機能	MTIOC2B端子の機能
0	0	0	0	アウトプットコンペア	出力禁止
0	0	0	1	レジスタ	初期出力はLow出力 コンペアマッチでLow出力
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力
0	1	1	1		初期出力はHigh 出力 コンペアマッチでトグル出力
1	х	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ
1	х	0	1	レジスタ	立ち下がりエッジでインプットキャプチャ
1	х	1	х		両エッジでインプットキャプチャ

表20.16 TIORH (MTU3)

ビット7	ビット6	ビット5	ビット4		説明
IOB[3]	IOB[2]	IOB[1]	IOB[0]	MTU3.TGRBの機能	MTIOC3B端子の機能
0	0	0	0	アウトプットコンペア	出力禁止
0	0	0	1	レジスタ	初期出力はLow出力 コンペアマッチでLow出力
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1	初期出力はHigh出力 コンペアマッチでLow出力	
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力
1	х	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ
1	х	0	1	レジスタ	立ち下がりエッジでインプットキャプチャ
1	х	1	х		両エッジでインプットキャプチャ

表20.17 TIORL (MTU3)

ビット7	ビット6	ビット5	ビット4		説明
IOD[3]	IOD[2]	IOD[1]	IOD[0]	MTU3.TGRDの機能	MTIOC3D端子の機能
0	0	0	0	アウトプットコンペア	出力禁止
0	0	0	1	レジスタ ^(注1)	初期出力はLow出力 コンペアマッチでLow出力
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力
1	х	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ
1	х	0	1	レジスタ ^(注1)	立ち下がりエッジでインプットキャプチャ
1	х	1	х		両エッジでインプットキャプチャ

注1. MTU3.TMDR.BFBビットを"1"にしてMTU3.TGRDレジスタをバッファレジスタとして使用した場合は、本設定は無効になり、インプットキャプチャ/アウトプットコンペアは発生しません。

表20.18 TIORH (MTU4)

ビット7	ビット6	ビット5	ビット4		説明
IOB[3]	IOB[2]	IOB[1]	IOB[0]	MTU4.TGRBの機能	MTIOC4B端子の機能
0	0	0	0	アウトプットコンペア	出力禁止
0	0	0	1	レジスタ	初期出力はLow出力 コンペアマッチでLow出力
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力
0	1	1	0		初期出力はHigh 出力 コンペアマッチでHigh 出力
0	1	1	1		初期出力はHigh 出力 コンペアマッチでトグル出力
1	х	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ
1	х	0	1	レジスタ	立ち下がりエッジでインプットキャプチャ
1	х	1	х		両エッジでインプットキャプチャ

表20.19 TIORL (MTU4)

ビット7	ビット6	ビット5	ビット4		説明
IOD[3]	IOD[2]	IOD[1]	IOD[0]	MTU4.TGRDの機能	MTIOC4D端子の機能
0	0	0	0	アウトプットコンペア	出力禁止
0	0	0	1	レジスタ ^(注1)	初期出力はLow出力 コンペアマッチでLow出力
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力
1	х	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ
1	х	0	1	レジスタ ^(注1)	立ち下がりエッジでインプットキャプチャ
1	х	1	х		両エッジでインプットキャプチャ

注1. MTU4.TMDR.BFBビットを"1"にして、MTU4.TGRDレジスタをバッファレジスタとして使用した場合は、本設定は無効になりインプットキャプチャ/アウトプットコンペアは発生しません。

表20.20 TIORH (MTU0)

ビット3	ビット2	ビット1	ビット0		説明
IOA[3]	IOA[2]	IOA[1]	IOA[0]	MTU0.TGRAの機能	MTIOC0A端子の機能
0	0	0	0	アウトプットコンペア	出力禁止
0	0	0	1	レジスタ	初期出力はLow出力 コンペアマッチでLow出力
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力
0	0	1	1	初期出力はLow出力 コンペアマッチでトグル出力	
0	1	0	0		出力禁止
0	1	0	1		初期出力はHigh 出力 コンペアマッチでLow出力
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力
1	0	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ
1	0	0	1	レジスタ	立ち下がりエッジでインプットキャプチャ
1	0	1	х		両エッジでインプットキャプチャ
1	1	х	х		キャプチャ入力元はMTU1/カウントクロック MTU1.TCNTのカウントアップ/カウントダウンでイン プットキャプチャ ^(注1)

x : Don't care

注1. MTU1のカウントクロックにPCLK/1を選択した場合、MTU0のインプットキャプチャは発生しません。MTU1のカウントクロックにはPCLK/1以外のクロックを選択してください。

表20.21 TIORL (MTU0)

ビット3	ビット2	ビット1	ビット0		説明
IOC[3]	IOC[2]	IOC[1]	IOC[0]	MTU0.TGRCの機能	MTIOC0Cの端子の機能
0	0	0	0	アウトプットコンペア	出力禁止
0	0	0	1	レジスタ ^(注1)	初期出力はLow出力 コンペアマッチでLow出力
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力
0	0	1	1	初期出力はLow出力 コンペアマッチでトグル出力	
0	1	0	0		出力禁止
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力
1	0	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ
1	0	0	1	レジスタ ^(注1)	立ち下がりエッジでインプットキャプチャ
1	0	1	х		両エッジでインプットキャプチャ
1	1	х	х		キャプチャ入力元はMTU1/カウントクロック MTU1.TCNTのカウントアップ/カウントダウンでイン プットキャプチャ ^(注2)

- 注1. MTU0.TMDR.BFA ビットを"1"にしてMTU0.TGRC レジスタをバッファレジスタとして使用した場合は、本設定は無効になり、インプットキャプチャ/アウトプットコンペアは発生しません。
- 注2. MTU1のカウントクロックにPCLK/1を選択した場合、MTU0のインプットキャプチャは発生しません。MTU1のカウントクロックにはPCLK/1以外のクロックを選択してください。

表20.22 TIOR (MTU1)

ビット3	ビット2	ビット1	ビット0	説明		
IOA[3]	IOA[2]	IOA[1]	IOA[0]	MTU1.TGRAの機能	MTIOC1A端子の機能	
0	0	0	0	アウトプットコンペア	出力禁止	
0	0	0	1	レジスタ	初期出力はLow出力 コンペアマッチでLow出力	
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力	
0	0	1	1	初期出力はLow出力 コンペアマッチでトグル出力	the state of the s	
0	1	0	0		出力禁止	
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力	
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力	
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力	
1	0	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ	
1	0	0	1	レジスタ	立ち下がりエッジでインプットキャプチャ	
1	0	1	х		両エッジでインプットキャプチャ	
1	1	х	х		MTU0.TGRAのコンペアマッチ/インプットキャプチャの 発生でインプットキャプチャ	

表20.23 TIOR (MTU2)

ビット3	ビット2	ビット1	ビット0		説明
IOA[3]	IOA[2]	IOA[1]	IOA[0]	MTU2.TGRAの機能	MTIOC2A端子の機能
0	0	0	0	アウトプットコンペア	出力禁止
0	0	0	1	レジスタ	初期出力はLow出力 コンペアマッチでLow出力
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力
0	1	1	1		初期出力はHigh 出力 コンペアマッチでトグル出力
1	х	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ
1	х	0	1	レジスタ	立ち下がりエッジでインプットキャプチャ
1	х	1	х		両エッジでインプットキャプチャ

表20.24 TIORH (MTU3)

ビット3	ビット2	ビット1	ビット0		説明
IOA[3]	IOA[2]	IOA[1]	IOA[0]	MTU3.TGRAの機能	MTIOC3A端子の機能
0	0	0	0	アウトプットコンペア	出力禁止
0	0	0	1	レジスタ	初期出力はLow出力 コンペアマッチでLow出力
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1	初期出力はHigh出力 コンペアマッチでLow出力	
0	1	1	0		初期出力はHigh 出力 コンペアマッチでHigh 出力
0	1	1	1		初期出力はHigh 出力 コンペアマッチでトグル出力
1	х	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ
1	х	0	1	レジスタ	立ち下がりエッジでインプットキャプチャ
1	х	1	х		両エッジでインプットキャプチャ

表20.25 TIORL (MTU3)

ビット3	ビット2	ビット1	ビット0		説明
IOC[3]	IOC[2]	IOC[1]	IOC[0]	MTU3.TGRCの端子	MTIOC3C端子の機能
0	0	0	0	アウトプットコンペア	出力禁止
0	0	0	1	レジスタ ^(注1)	初期出力はLow出力 コンペアマッチでLow出力
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1	初期出力はHigh出力 コンペアマッチでHigh出 初期出力はHigh出力	初期出力はHigh出力 コンペアマッチでLow出力
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力
1	х	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ
1	х	0	1	レジスタ ^(注1)	立ち下がりエッジでインプットキャプチャ
1	х	1	х		両エッジでインプットキャプチャ

注1. MTU3.TMDR.BFA ビットを"1"にしてMTU3.TGRC レジスタをバッファレジスタとして使用した場合は、本設定は無効になり、インプットキャプチャ/アウトプットコンペアは発生しません。

表20.26 TIORH (MTU4)

ビット3	ビット2	ビット1	ビット0		説明
IOA[3]	IOA[2]	IOA[1]	IOA[0]	MTU4.TGRAの機能	MTIOC4A端子の機能
0	0	0	0	アウトプットコンペア	出力禁止
0	0	0	1	レジスタ	初期出力はLow出力 コンペアマッチでLow出力
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力
1	х	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ
1	х	0	1	レジスタ	立ち下がりエッジでインプットキャプチャ
1	х	1	х		両エッジでインプットキャプチャ

表20.27 TIORL (MTU4)

ビット3	ビット2	ビット1	ビット0		説明
IOC[3]	IOC[2]	IOC[1]	IOC[0]	MTU4.TGRCの機能	MTIOC4C端子の機能
0	0	0	0	アウトプットコンペア	出力禁止
0	0	0	1	レジスタ ^(注1)	初期出力はLow出力 コンペアマッチでLow出力
0	0	1	0		初期出力はLow出力 コンペアマッチでHigh出力
0	0	1	1		初期出力はLow出力 コンペアマッチでトグル出力
0	1	0	0		出力禁止
0	1	0	1		初期出力はHigh出力 コンペアマッチでLow出力
0	1	1	0		初期出力はHigh出力 コンペアマッチでHigh出力
0	1	1	1		初期出力はHigh出力 コンペアマッチでトグル出力
1	х	0	0	インプットキャプチャ	立ち上がりエッジでインプットキャプチャ
1	х	0	1	レジスタ ^(注1)	立ち下がりエッジでインプットキャプチャ
1	х	1	х		両エッジでインプットキャプチャ

注1. MTU4.TMDR.BFA ビットを"1"にして、MTU4.TGRC レジスタをバッファレジスタとして使用した場合は、本設定は無効になり、インプットキャプチャ / アウトプットコンペアは発生しません。

表 20.28 TIORU, TIORV, TIORW(MTU5)

ビット4	ビット3	ビット2	ビット1	ビット0		説明
IOC[4]	IOC[3]	IOC[2]	IOC[1]	IOC[0]	MTU5.TGRU、MTU5.TGRV、 MTU5.TGRWの機能	MTIC5U、MTIC5V、MTIC5W端子の機能
0	0	0	0	0	コンペアマッチレジスタ	コンペアマッチ
0	0	0	0	1		設定しないでください
0	0	0	1	х		設定しないでください
0	0	1	х	х		設定しないでください
0	1	х	х	х		設定しないでください
1	0	0	0	0	インプットキャプチャレジスタ	設定しないでください
1	0	0	0	1	(注1)	立ち上がりエッジでインプットキャプチャ
1	0	0	1	0		立ち下がりエッジでインプットキャプチャ
1	0	0	1	1		両エッジでインプットキャプチャ
1	0	1	х	х		設定しないでください
1	1	0	0	0		設定しないでください
1	1	0	0	1		外部入力信号のLowパルス幅測定用 相補PWMモードの谷でキャプチャ
1	1	0	1	0		外部入力信号のLowパルス幅測定用 相補PWMモードの山でキャプチャ
1	1	0	1	1		外部入力信号のLowパルス幅測定用 相補PWMモードの山と谷でキャプチャ
1	1	1	0	0		設定しないでください
1	1	1	0	1		外部入力信号のHighパルス幅測定用 相補PWMモードの谷でキャプチャ
1	1	1	1	0		外部入力信号のHighパルス幅測定用 相補 PWMモードの山でキャプチャ
1	1	1	1	1		外部入力信号のHighパルス幅測定用 相補PWMモードの山と谷でキャプチャ

注1. IOC[4:0]ビットへの"19h"、"1Ah"、"1Bh"、"1Dh"、"1Eh"、"1Fh"の設定は、外部パルス幅測定機能使用時か、MTU3、MTU4と連動したデッドタイム補償用機能使用時のみとしてください。詳細は「20.3.10 外部パルス幅測定機能」、「20.3.11 デッドタイム補償用機能」を参照してください。

20.2.4 タイマコンペアマッチクリアレジスタ(TCNTCMPCLR)

アドレス MTU5.TCNTCMPCLR 0008 88B6h

	b7	b6	b5	b4	b3	b2	b1	b0
	_	1	ı	1	1	CMPCL R5U	CMPCL R5V	CMPCL R5W
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	CMPCLR5W	TCNTコンペアクリア 5Wビット	0: MTU5.TCNTWカウンタとMTU5.TGRW レジスタのコンペアマッチ/インプットキャプチャによる、MTU5.TCNTWカウンタの0000hクリアを禁止 1: MTU5.TCNTWカウンタとMTU5.TGRW レジスタのコンペアマッチ/インプットキャプチャによる、MTU5.TCNTWカウンタの0000hクリアを許可	R/W
b1	CMPCLR5V	TCNTコンペアクリア 5V ビット	0: MTU5.TCNTVカウンタとMTU5.TGRVレジスタのコンペアマッチ /インプットキャプチャによる、MTU5.TCNTVカウンタの0000h クリアを禁止 1: MTU5.TCNTVカウンタとMTU5.TGRVレジスタのコンペアマッチ /インプットキャプチャによる、MTU5.TCNTVカウンタの0000h クリアを許可	R/W
b2	CMPCLR5U	TCNTコンペアクリア 5Uビット	0: MTU5.TCNTUカウンタとMTU5.TGRUレジスタのコンペアマッチ /インプットキャプチャによる、MTU5.TCNTUカウンタの0000h クリアを禁止 1: MTU5.TCNTUカウンタとMTU5.TGRUレジスタのコンペアマッチ /インプットキャプチャによる、MTU5.TCNTUカウンタの0000h クリアを許可	R/W
b7-b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

TCNTCMPCLR レジスタは、MTU5.TCNTU、TCNTV、TCNTW カウンタのクリア要求を設定するレジスタです。

20.2.5 タイマ割り込み許可レジスタ (TIER)

• MTU0.TIER, MTU3.TIER

アドレス MTU0.TIER 0008 8704h, MTU3.TIER 0008 8608h

	b7	b6	b5	b4	b3	b2	b1	b0
	TTGE	1	_	TCIEV	TGIED	TGIEC	TGIEB	TGIEA
リセット後の値	0	0	0	0	0	0	0	0

• MTU1.TIER, MTU2.TIER

アドレス MTU1.TIER 0008 8784h, MTU2.TIER 0008 8804h

	b7	b6	b5	b4	b3	b2	b1	b0
	TTGE	_	TCIEU	TCIEV	_	_	TGIEB	TGIEA
リセット後の値	0	0	0	0	0	0	0	0

• MTU4.TIER

アドレス MTU4.TIER 0008 8609h

	b7	b6	b5	b4	b3	b2	b1	b0
	TTGE	TTGE2	_	TCIEV	TGIED	TGIEC	TGIEB	TGIEA
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TGIEA	TGR割り込み許可Aビット	0:割り込み要求(TGIA)を禁止 1:割り込み要求(TGIA)を許可	R/W
b1	TGIEB	TGR割り込み許可Bビット	0:割り込み要求(TGIB)を禁止 1:割り込み要求(TGIB)を許可	R/W
b2	TGIEC	TGR割り込み許可Cビット	0:割り込み要求(TGIC)を禁止 1:割り込み要求(TGIC)を許可	R/W
b3	TGIED	TGR割り込み許可Dビット	0:割り込み要求(TGID)を禁止 1:割り込み要求(TGID)を許可	R/W
b4	TCIEV	オーバフロー割り込み許可ビット	0:割り込み要求(TCIV)を禁止 1:割り込み要求(TCIV)を許可	R/W
b5	TCIEU	アンダフロー割り込み許可ビット	0:割り込み要求(TCIU)を禁止 1:割り込み要求(TCIU)を許可	R/W
b6	TTGE2	A/D変換開始要求許可2ビット	0: MTU4.TCNT カウンタのアンダフロー(谷)による A/D 変換 要求を禁止 1: MTU4.TCNT カウンタのアンダフロー(谷)による A/D 変換 要求を許可	R/W
b7	TTGE	A/D変換開始要求許可ビット	0:A/D変換開始要求の発生を禁止 1:A/D変換開始要求の発生を許可	R/W

MTU には、MTU0 に 2 本、MTU1 ~ MTU5 に各 1 本、計 7 本の TIER レジスタがあります。 TIER レジスタは、各チャネルの割り込み要求の許可、禁止を設定するレジスタです。

TGIEA、TGIEBビット(TGR 割り込み許可 A、B ビット)

割り込み要求 (TGIm) を許可または禁止します。 (m = A, B)

TGIEC、TGIED ビット(TGR 割り込み許可 C、D ビット)

MTU0、MTU3、MTU4で割り込み要求(TGIm)を許可または禁止します。 (m = C, D) MTU1、MTU2では予約ビットです。読むと "0" が読めます。書く場合、"0" としてください。

TCIEV ビット(オーバフロー割り込み許可ビット)

割り込み要求 (TCIV) を許可または禁止します。

TCIEU ビット(アンダフロー割り込み許可ビット)

MTU1、MTU2で割り込み要求(TCIU)を許可または禁止します。

MTU0、MTU3、MTU4では予約ビットです。読むと"0"が読めます。書く場合、"0"としてください。

TTGE2 ビット(A/D 変換開始要求許可 2 ビット)

相補 PWM モードで、MTU4.TCNT カウンタのアンダフロー(谷)による A/D 変換要求の発生を許可または禁止します。


MTU0 ~ MTU3 では予約ビットです。読むと "0" が読めます。書く場合、"0" としてください。

TTGE ビット(A/D 変換開始要求許可ビット)

TGRA レジスタのインプットキャプチャ / コンペアマッチによる A/D コンバータ開始要求の発生を許可または禁止します。

MTU0.TIER2

アドレス MTU0.TIER2 0008 8724h



ビット	シンボル	ビット名	機能	R/W
b0	TGIEE	TGR割り込み許可Eビット	0:割り込み要求(TGIE)を禁止 1:割り込み要求(TGIE)を許可	R/W
b1	TGIEF	TGR割り込み許可Fビット	0:割り込み要求(TGIF)を禁止 1:割り込み要求(TGIF)を許可	R/W
b7-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W


TGIEE、TGIEF ビット(TGR 割り込み許可 E、F ビット)

MTU0.TCNT カウンタと MTU0.TGRm レジスタのコンペアマッチによる割り込み要求の発生を許可または禁止します。 (m=E,F)



• MTU5.TIER

アドレス MTU5.TIER 0008 88B2h




ビット	シンボル	ビット名	機能	R/W
b0	TGIE5W	TGR割り込み許可5Wビット	0 : TGI5W割り込み要求を禁止 1 : TGI5W割り込み要求を許可	R/W
b1	TGIE5V	TGR割り込み許可5Vビット	0 : TGI5V割り込み要求を禁止 1 : TGI5V割り込み要求を許可	R/W
b2	TGIE5U	TGR割り込み許可5Uビット	0 : TGI5U割り込み要求を禁止 1 : TGI5U割り込み要求を許可	R/W
b7-b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

TGIE5W、TGIE5V、TGIE5U ビット(TGR 割り込み許可 5m ビット)

割り込み要求(TGI5m)を許可または禁止します。(m = W, V, U)

20.2.6 タイマステータスレジスタ(TSR)

アドレス MTU0.TSR 0008 8705h, MTU1.TSR 0008 8785h, MTU2.TSR 0008 8805h, MTU3.TSR 0008 862Ch, MTU4.TSR 0008 862Dh



x:不定

ビット	シンボル	ビット名	機能	R/W
b5-b0	_	予約ビット	読んだ場合、その値は不定。書く場合、"1"としてください	R/W
b6	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b7	TCFD	カウント方向フラグ	0 : TCNT カウンタはダウンカウント 1 : TCNT カウンタはアップカウント	R

MTU には、MTU0 \sim MTU4 に各 1 本、計 5 本の TSR レジスタがあります。 TSR レジスタは、各チャネルのステータスを表示するレジスタです。


TCFD フラグ(カウント方向フラグ)

MTU1 ~ MTU4 の TCNT カウンタのカウント方向を示すステータスフラグです。 MTU0 では予約ビットです。読むと "1" が読めます。書く場合、"1" としてください。

20.2.7 タイマバッファ動作転送モードレジスタ (TBTM)

MTU0.TBTM

アドレス MTU0.TBTM 0008 8726h



MTU3.TBTM, MTU4.TBTM

アドレス MTU3.TBTM 0008 8638h, MTU4.TBTM 0008 8639h

_	b7	b6	b5	b4	b3	b2	b1	b0
	_		_	_		_	TTSB	TTSA
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	TTSA	タイミング選択Aビット	0: TGRC レジスタから TGRA レジスタへの転送タイミングは各 チャネルのコンペアマッチ A 発生時 1: TGRC レジスタから TGRA レジスタへの転送タイミングは各 チャネルの TCNT カウンタクリア時	R/W
b1	TTSB	タイミング選択Bビット	0: TGRD レジスタから TGRB レジスタへの転送タイミングは各 チャネルのコンペアマッチ B 発生時 1: TGRD レジスタから TGRB レジスタへの転送タイミングは各 チャネルの TCNT カウンタクリア時	R/W
b2	TTSE	タイミング選択Eビット	0: MTU0.TGRF レジスタから MTU0.TGRE レジスタへの転送タ イミングは各チャネルのMTU0のコンペアマッチ E発生時 1: MTU0.TGRF レジスタから MTU0.TGRE レジスタへの転送タ イミングは各チャネルのMTU0.TCNTカウンタクリア時	R/W
b7-b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

MTUには、MTU0、MTU3、MTU4に各1本、計3本のTBTMレジスタがあります。

TBTM レジスタは、PWM モード時のバッファレジスタからタイマジェネラルレジスタへの転送タイミングを設定するレジスタです。

TTSA ビット(タイミング選択 A ビット)

各チャネルのバッファ動作時の TGRC レジスタから TGRA レジスタへの転送タイミングを設定します。なお、PWM モード以外で使用するチャネルでは、TTSA ビットを "1" に設定しないでください。

TTSB ビット(タイミング選択 B ビット)

各チャネルのバッファ動作時のTGRD レジスタからTGRB レジスタへの転送タイミングを設定します。なお、PWM モード以外で使用するチャネルでは、TTSB ビットを"1"に設定しないでください。

TTSE ビット(タイミング選択 E ビット)

バッファ動作時の MTU0.TGRF レジスタから MTU0.TGRE レジスタへの転送タイミングを設定します。 MTU3、MTU4 では予約ビットです。読むと "0" が読めます。書く場合、"0" としてください。なお、MTU0 を PWM モード以外で使用する場合は、TTSE ビットを "1" に設定しないでください。



20.2.8 タイマインプットキャプチャコントロールレジスタ (TICCR)

アドレス MTU1.TICCR 0008 8790h




ビット	シンボル	ビット名	機能	R/W
b0	I1AE	インプットキャプチャ許可ビット	0: MTIOC1A端子をMTU2.TGRAレジスタのインプットキャプチャ条件に追加しない 1: MTIOC1A端子をMTU2.TGRAレジスタのインプットキャプチャ条件に追加する	R/W
b1	I1BE	インプットキャプチャ許可ビット	0: MTIOC1B端子をMTU2.TGRBレジスタのインプットキャプチャ条件に追加しない 1: MTIOC1B端子をMTU2.TGRBレジスタのインプットキャプチャ条件に追加する	R/W
b2	I2AE	インプットキャプチャ許可ビット	0: MTIOC2A端子をMTU1.TGRA レジスタのインプットキャプ チャ条件に追加しない 1: MTIOC2A端子をMTU1.TGRA レジスタのインプットキャプ チャ条件に追加する	R/W
b3	I2BE	インプットキャプチャ許可ビット	0: MTIOC2B端子をMTU1.TGRB レジスタのインプットキャプチャ条件に追加しない 1: MTIOC2B端子をMTU1.TGRB レジスタのインプットキャプチャ条件に追加する	R/W
b7-b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

MTUには、MTU1に1本のTICCRレジスタがあります。

TICCR レジスタは、MTU1.TCNT カウンタと MTU2.TCNT カウンタのカスケード接続時のインプットキャプチャ条件を設定するレジスタです。

20.2.9 タイマ A/D 変換開始要求コントロールレジスタ(TADCR)

アドレス MTU4.TADCR 0008 8640h



ビット	シンボル	ビット名	機能	R/W
b0	ITB4VE	TCIV4割り込み間引き連動許可ビット (注1、注2、注3)	0:TCI4V割り込み間引き機能と連動しない 1:TCI4V割り込み間引き機能と連動する	R/W
b1	ITB3AE	TGIA3割り込み間引き連動許可ビット (注1、注2、注3)	0:TGI3A割り込み間引き機能と連動しない 1:TGI3A割り込み間引き機能と連動する	
b2	ITA4VE	TCIV4割り込み間引き連動許可ビット (注1、注2、注3)	0:TCI4V割り込み間引き機能と連動しない 1:TCI4V割り込み間引き機能と連動する	R/W
b3	ITA3AE	TGIA3割り込み間引き連動許可ビット (注1、注2、注3)	0:TGI3A割り込み間引き機能と連動しない 1:TGI3A割り込み間引き機能と連動する	R/W
b4	DT4BE	ダウンカウントTRG4BN許可ビット (注3)	0:MTU4.TCNTカウンタのダウンカウント時にA/D変核の開始要求(TRG4BN)を禁止1:MTU4.TCNTカウンタのダウンカウント時にA/D変核の開始要求(TRG4BN)を許可	
b5	UT4BE	アップカウントTRG4BN許可ビット	0: MTU4.TCNTカウンタのアップカウント時にA/D変換の開始要求(TRG4BN)を禁止 1: MTU4.TCNTカウンタのアップカウント時にA/D変換の開始要求(TRG4BN)を許可	R/W
b6	DT4AE	ダウンカウントTRG4AN許可ビット (注3)	0:MTU4.TCNTカウンタのダウンカウント時にA/D変換の開始要求(TRG4AN)を禁止 1:MTU4.TCNTカウンタのダウンカウント時にA/D変換の開始要求(TRG4AN)を許可	R/W
b7	UT4AE	アップカウントTRG4AN許可ビット	0:MTU4.TCNTカウンタのアップカウント時にA/D変換の開始要求(TRG4AN)を禁止 1:MTU4.TCNTカウンタのアップカウント時にA/D変換の開始要求(TRG4AN)を許可	R/W
b13-b8	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b15-b14	BF[1:0]	MTU4.TADCOBRA/B転送タイミング 選択ビット	詳細は表20.29を参照してください	R/W

- 注. TADCRレジスタの8ビット単位でのアクセスは禁止です。16ビット単位でアクセスしてください。
- 注1. 割り込み間引きが禁止のとき(TITCR.T3AEN, T4VEN ビットを"0"にしたとき、またはTITCRの間引き回数設定ビット (T3ACOR[2:0], T4VCOR[2:0])を"000b"にしたとき)は、割り込み間引き機能と連動しない(TADCR.ITA3AE, ITA4VE, ITB3AE, ITB4VE ビットを"0")設定にしてください。
- 注2. 割り込み間引きが禁止のときに、割り込み間引きと連動する設定にした場合、A/D変換の開始要求が行われません。
- 注3. b6、b4~b0は、相補PWMモード以外では、"0"にしてください。


TADCR レジスタは、A/D 変換開始要求の許可 / 禁止の設定と、割り込み間引きと A/D 変換開始要求を連動する / しないを設定するレジスタです。

表 20.29 BF[1:0] ビットによる転送タイミングの設定

ビット15	ビット14		訪	胡	
BF[1]	BF[0]	相補PWMモード時	リセット同期 PWM モード時	PWMモード1時	ノーマルモード時
0	0	周期設定バッファレジス タ(MTU4.TADCOBRA, MTU4.TADCOBRB)か ら、周期設定レジスタ (MTU4.TADCORA, MTU4.TADCORB) へ転 送しない	周期設定バッファレジス タ (MTU4.TADCOBRA, MTU4.TADCOBRB) か ら、周期設定レジスタ (MTU4.TADCORA, MTU4.TADCORB) へ転 送しない	周期設定バッファレジス タ(MTU4.TADCOBRA, MTU4.TADCOBRB)か ら、周期設定レジスタ (MTU4.TADCORA, MTU4.TADCORB) へ転 送しない	周期設定バッファレジス タ(MTU4.TADCOBRA, MTU4.TADCOBRB)か ら、周期設定レジスタ (MTU4.TADCORA, MTU4.TADCORB) へ転 送しない
0	1	MTU4.TCNTの山で周期 設定バッファレジスタ (MTU4.TADCOBRA, MTU4.TADCOBRB) から周期設定レジスタ (MTU4.TADCORA, MTU4.TADCORB) へ転送する	MTU3.TCNTが MTU3.TGRAとコンペア マッチしたとき周期設定 バッファレジスタ (MTU4.TADCOBRA, MTU4.TADCOBRB) から周期設定レジスタ (MTU4.TADCORA, MTU4.TADCORA, MTU4.TADCORB) へ転送する	MTU4.TCNTが MTU4.TGRA とコンペア マッチしたとき周期設定 バッファレジスタ (MTU4.TADCOBRA, MTU4.TADCOBRB) か ら周期設定レジスタ (MTU4.TADCORA, MTU4.TADCORA)	MTU4.TCNTが MTU4.TGRAとコンペア マッチしたとき周期設定 バッファレジスタ (MTU4.TADCOBRA, MTU4.TADCOBRB) か ら周期設定レジスタ (MTU4.TADCORA, MTU4.TADCORB) へ転 送する
1	0	MTU4.TCNTの谷で周期 設定バッファレジスタ (MTU4.TADCOBRA, MTU4.TADCOBRB) から周期設定レジスタ (MTU4.TADCORA, MTU4.TADCORB) へ転送する	設定禁止	設定禁止	設定禁止
1	1	MTU4.TCNTの山と谷で 周期設定バッファレジス タ(MTU4.TADCOBRA, MTU4.TADCOBRB)か ら周期設定レジスタ (MTU4.TADCORA, MTU4.TADCORB) へ転 送する	設定禁止	設定禁止	設定禁止

20.2.10 タイマ A/D 変換開始要求周期設定レジスタ A、B(TADCORA, TADCORB)

アドレス MTU4.TADCORA 0008 8644h, MTU4.TADCORB 0008 8646h




注. TADCORA、TADCORBレジスタの8ビット単位でのアクセスは禁止です。16ビット単位でアクセスしてください。

TADCORA、TADCORB レジスタは、A/D 変換開始要求周期を設定するレジスタです。MTU4.TCNT カウンタと一致したとき、対応する A/D 変換開始要求を発生します。

20.2.11 タイマ A/D 変換開始要求周期設定バッファレジスタ A、B (TADCOBRA, TADCOBRB)

アドレス MTU4.TADCOBRA 0008 8648h, MTU4.TADCOBRB 0008 864Ah




注. TADCOBRA、TADCOBRB レジスタの8ビット単位でのアクセスは禁止です。16ビット単位でアクセスしてください。

TADCOBRA、TADCOBRB レジスタは、TADCORA、TADCORB レジスタのバッファレジスタで、A/D 変換開始要求周期を設定するレジスタです。TADCOBRA、TADCOBRB レジスタから山か谷でTADCORA、TADCORB レジスタに転送します。

20.2.12 タイマカウンタ (TCNT)

MTU0.TCNT 0008 8706h, MTU1.TCNT 0008 8786h, MTU2.TCNT 0008 8806h, アドレス MTU3.TCNT 0008 8610h, MTU4.TCNT 0008 8612h, MTU5.TCNTU 0008 8880h, MTU5.TCNTV 0008 8890h, MTU5.TCNTW 0008 88A0h



注. TCNTカウンタの8ビット単位でのアクセスは禁止です。16ビット単位でアクセスしてください。

MTU には、MTU0 \sim MTU4 に各 1 本、MTU5 に MTU5.TCNTU/V/W の 3 本、計 8 本の TCNT カウンタがあります。

TCNT カウンタは、読み出し/書き込み可能なカウンタです。

リセット後の値

20.2.13 タイマジェネラルレジスタ(TGR)

MTU0.TGRA 0008 8708h, MTU0.TGRB 0008 870Ah, MTU0.TGRC 0008 870Ch, MTU0.TGRD 0008 870Eh, MTU0.TGRE 0008 8720h, MTU0.TGRF 0008 8722h, MTU1.TGRA 0008 8788h, MTU1.TGRB 0008 878Ah, MTU2.TGRA 0008 8808h, アドレス MTU2.TGRB 0008 880Ah, MTU3.TGRA 0008 8618h, MTU3.TGRB 0008 861Ah, MTU3.TGRC 0008 8624h, MTU3.TGRD 0008 8626h, MTU4.TGRA 0008 861Ch, MTU4.TGRB 0008 861Eh, MTU4.TGRC 0008 8628h, MTU4.TGRD 0008 862Ah, MTU5.TGRU 0008 8882h, MTU5.TGRV 0008 8892h, MTU5.TGRW 0008 88A2h b0 b15 b14 b13 b12 b11 b10 b8 b7 b6 b5 b3 b2 b9 b4 b1

1

1

注. TGRレジスタの8ビット単位でのアクセスは禁止です。16ビット単位でアクセスしてください。

MTU には、MTU0 に 6 本、MTU1、MTU2 に各 2 本、MTU3、MTU4 に各 4 本、MTU5 に 3 本、計 21 本 のジェネラルレジスタがあります。

TGRA、TGRB、TGRC、TGRD レジスタはアウトプットコンペア / インプットキャプチャ兼用のレジスタです。MTU0、MTU3、MTU4の TGRC レジスタと TGRD レジスタは、バッファレジスタとして動作設定することができます。TGR レジスタとバッファレジスタの組み合わせは、TGRA-TGRC、TGRB-TGRD になります。


MTU0.TGRE、MTU0.TGRF レジスタはコンペアレジスタとして機能し、MTU0.TCNT カウンタと MTU0.TGRE レジスタが一致したとき、A/D 変換開始要求を発生することができます。TGRF レジスタは、バッファレジスタとして動作設定することができます。TGR レジスタとバッファレジスタの組み合わせは、TGRE-TGRF になります。

MTU5.TGRU、MTU5.TGRV、MTU5.TGRW レジスタはコンペアマッチ / インプットキャプチャ / 外部パルス幅測定兼用のレジスタです。

20.2.14 タイマスタートレジスタ (TSTR)

• MTU.TSTR (MTU0 ~ MTU4)

アドレス MTU.TSTR 0008 8680h



ビット	シンボル	ビット名	機能	R/W
b0	CST0	カウンタスタート0ビット	0:MTU0.TCNTカウンタはカウント停止 1:MTU0.TCNTカウンタはカウント動作	R/W
b1	CST1	カウンタスタート1ビット	0:MTU1.TCNTカウンタはカウント停止 1:MTU1.TCNTカウンタはカウント動作	R/W
b2	CST2	カウンタスタート2ビット	0 : MTU2.TCNTカウンタはカウント停止 1 : MTU2.TCNTカウンタはカウント動作	R/W
b5-b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	CST3	カウンタスタート3ビット	0 : MTU3.TCNTカウンタはカウント停止 1 : MTU3.TCNTカウンタはカウント動作	R/W
b7	CST4	カウンタスタート4ビット	0:MTU4.TCNTカウンタはカウント停止 1:MTU4.TCNTカウンタはカウント動作	R/W

TSTR レジスタは MTU0 ~ MTU4 の TCNT カウンタの動作 / 停止を選択するレジスタです。

TMDR レジスタへ動作モードを設定する場合や TCR レジスタへ TCNT カウンタのカウントクロックを設定する場合は、TCNT カウンタのカウンタ動作を停止してから行ってください。


CSTn ビット (カウントスタート n ビット) (n = 0 ~ 4)

各チャネルの TCNT カウンタの動作または停止を選択します。

MTIOC 端子を出力状態で動作中に、CSTn ビットに "0" を書くとカウンタは停止しますが、MTIOC 端子のアウトプットコンペア出力レベルは保持されます。CSTn ビットが "0" の状態で TIOR レジスタへの書き込みを行うと、設定した初期出力値に端子の出力レベルが更新されます。

• MTU5.TSTR (MTU5)

アドレス MTU5.TSTR 0008 88B4h



ビット	シンボル	ビット名	機能	R/W
b0	CSTW5	カウンタスタートW5ビット	0 : MTU5.TCNTWカウンタはカウント停止 1 : MTU5.TCNTWカウンタはカウント動作	R/W
b1	CSTV5	カウンタスタートV5ビット	0 : MTU5.TCNTVカウンタはカウント停止 1 : MTU5.TCNTVカウンタはカウント動作	R/W
b2	CSTU5	カウンタスタートU5ビット	0 : MTU5.TCNTUカウンタはカウント停止 1 : MTU5.TCNTUカウンタはカウント動作	R/W
b7-b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

20.2.15 タイマシンクロレジスタ(TSYR)

アドレス MTU.TSYR 0008 8681h



ビット	シンボル	ビット名	機能	R/W
b0	SYNC0	タイマ同期0ビット	0: MTU0.TCNTカウンタは独立して動作 (TCNTカウンタのセット/クリアは他のチャネルと無関係)1: MTU0.TCNTカウンタは同期動作 TCNTカウンタの同期セット/同期クリアが可能	
b1	SYNC1	タイマ同期1ビット	0:MTU1.TCNTカウンタは独立して動作 (TCNTカウンタのセット/クリアは他のチャネルと無関係) 1:MTU1.TCNTカウンタは同期動作 TCNTカウンタの同期セット/同期クリアが可能	R/W
b2	SYNC2	タイマ同期2ビット	0:MTU2.TCNTカウンタは独立して動作 (TCNTカウンタのセット/クリアは他のチャネルと無関係) 1:MTU2.TCNTカウンタは同期動作 TCNTカウンタの同期セット/同期クリアが可能	R/W
b5-b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	SYNC3	タイマ同期3ビット	0: MTU3.TCNT カウンタは独立して動作 (TCNT カウンタのセット/クリアは他のチャネルと無関係) 1: MTU3.TCNT カウンタは同期動作 TCNT カウンタの同期セット/同期クリアが可能	R/W
b7	SYNC4	タイマ同期4ビット	0: MTU4.TCNTカウンタは独立して動作 (TCNTカウンタのセット/クリアは他のチャネルと無関係) 1: MTU4.TCNTカウンタは同期動作 TCNTカウンタの同期セット/同期クリアが可能	R/W

TSYR レジスタは MTU0 \sim MTU4 の TCNT カウンタの独立動作または同期動作を選択するレジスタです。 対応するビットを "1" にしたチャネルが同期動作を行います。

SYNCn ビット (タイマ同期 n ビット) (n = 0 ~ 4)


独立動作または他のチャネルとの同期動作を選択します。

同期動作を選択すると、複数の TCNT カウンタの同期セットや、他チャネルのカウンタクリアによる同期 クリアが可能となります。

同期動作の設定には、最低 2 チャネルの SYNCn ビットを "1" にする必要があります。同期クリアの設定には、SYNCn ビットの他に TCR.CCLR[2:0] ビットで、TCNT カウンタのクリア要因を設定する必要があります。

20.2.16 タイマリードライト許可レジスタ (TRWER)

アドレス MTU.TRWER 0008 8684h



ビット	シンボル	ビット名	機能	
b0	RWE		0:レジスタの読み出し/書き込みを禁止する 1:レジスタの読み出し/書き込みを許可する	R/W
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

TRWER レジスタは、MTU3、MTU4の誤書き込み防止の対象レジスタ / カウンタのアクセス許可 / 禁止を設定するレジスタです。

RWE ビット(リードライト許可ビット)


誤書き込み防止のレジスタへの読み出し/書き込みの許可/禁止を設定します。 ["0"になる条件]

- RWE ビット=1を読み出し後、RWE ビットに"0"を書いたとき
- 誤書き込み防止の対象レジスタおよび対象カウンタ

MTUn.TCR、MTUn.TIORR、MTUn.TIORH、MTUn.TIORL、MTUn.TIER、MTUn.TGRA、MTUn.TGRB、MTU.TOER、MTU.TOCR1、MTU.TOCR2、MTU.TGCR、MTU.TCDR、MTU.TDDR と MTUn.TCNT の計 22 レジスタです。 (n=3,4)

20.2.17 タイマアウトプットマスタ許可レジスタ (TOER)

アドレス MTU.TOER 0008 860Ah



ビット	シンボル	ビット名	機能	R/W
b0	OE3B	マスタ許可MTIOC3Bビット	0:MTU出力禁止 ^(注1) 1:MTU出力許可	R/W
b1	OE4A	マスタ許可MTIOC4A ビット	0:MTU出力禁止 ^(注1) 1:MTU出力許可	R/W
b2	OE4B	マスタ許可MTIOC4B ビット	0:MTU出力禁止 ^(注1) 1:MTU出力許可	R/W
b3	OE3D	マスタ許可MTIOC3D ビット	0:MTU出力禁止 ^(注1) 1:MTU出力許可	R/W
b4	OE4C	マスタ許可MTIOC4C ビット	0:MTU出力禁止 ^(注1) 1:MTU出力許可	R/W
b5	OE4D	マスタ許可MTIOC4D ビット	0:MTU出力禁止 ^(注1) 1:MTU出力許可	R/W
b7-b6	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W

注1. MTU出力禁止を設定したときに、各端子から非アクティブレベルを出力する場合は、I/Oポートのデータ方向レジスタ(PDR)、ポート出力データレジスタ(PODR)にあらかじめ汎用入出力ポートに非アクティブレベルを出力する設定をした上で、ポートモードレジスタ(PMR)で汎用入出力ポート使用に切り替えてください。

TOER レジスタは、出力端子の MTIOC4D、MTIOC4C、MTIOC3D、MTIOC4B、MTIOC4A、MTIOC3B の 出力設定の許可 / 禁止を設定するレジスタです。

これらの端子は TOER レジスタの各ビットの設定をしないと正しく出力されません。MTU3、MTU4 において、TOER レジスタは MTU3、MTU4 の TIOR レジスタ設定の前に値を設定してください。

TOER レジスタは、TSTR.CST3、CST4 ビットを "0" にした後で設定してください (図 20.35、図 20.38 を 参照)。

20.2.18 タイマアウトプットコントロールレジスタ 1 (TOCR1)

アドレス MTU.TOCR1 0008 860Eh



ビット	シンボル	ビット名	機能	R/W
b0	OLSP	出力レベル選択Pビット ^(注2、注3)	表20.30を参照してください	R/W
b1	OLSN	出カレベル選択Nビット(注2、注3)	表20.31を参照してください	R/W
b2	TOCS	TOC選択ビット	0 : TOCR1 レジスタの設定を有効にする 1 : TOCR2 レジスタの設定を有効にする	R/W
b3	TOCL	TOC レジスタ書き込み禁止ビット (注1)	0: TOCS ビット、OLSN ビット、OLSP ビットへの書き込みを許可 1: TOCS ビット、OLSN ビット、OLSP ビットへの書き込みを禁止	R/W (注4)
b5-b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	PSYE	PWM同期出力許可ビット	0: トグル出力を禁止 1: トグル出力を許可	R/W
b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

- 注1. TOCR1.TOCLビットを"1"に設定することにより、CPU暴走時の誤書き込みを防止することができます。
- 注2. TOCR1.TOCSビットを"0"に設定することにより、本設定が有効になります。
- 注3. デッドタイムを生成しない場合、逆相の出力は正相の逆のレベルになります。このとき、OLSPビットのみ有効となります。
- 注4. リセット後、1回だけ"1"を書き込むことができます。"1"書き込み後は、"0"を書き込むことはできません。

TOCR1 レジスタは、相補 PWM モード/リセット同期 PWM モードの PWM 周期に同期したトグル出力の許可/禁止、および PWM 出力の出力レベル反転の制御を設定するレジスタです。

OLSP ビット(出力レベル選択 P ビット)

リセット同期 PWM モード / 相補 PWM モード時に、正相の出力レベルを選択します。

OLSN ビット(出力レベル選択 N ビット)

リセット同期 PWM モード/相補 PWM モード時に、逆相の出力レベルを選択します。

TOCS ビット(TOC 選択ビット)

相補 PWM モード / リセット同期 PWM モードの出力レベルの設定を TOCR1 レジスタと TOCR2 レジスタ のどちらの設定を有効にするか選択します。

TOCL ビット(TOC レジスタ書き込み禁止ビット)

TOCR1.TOCS, OLSN, OLSP ビットへの書き込み禁止/許可の設定をします。

PSYE ビット (PWM 同期出力許可ビット)

PWM 周期に同期したトグル出力の許可/禁止を設定します。



表20.30 出力レベル選択機能

ビット0	機能				
OLSP	カサルカ アクティブ		P 初期出力 アクティブ コンペアマッチ出力		マッチ出力
OLSF	初期正刀	レベル	アップカウント	ダウンカウント	
0	High	Low	Low	High	
1	Low	High	High	Low	

表20.31 出力レベル選択機能

ビット1		機能						
OLSN	初期出力	アクティブ	コンペアマッチ出力					
	彻别压力	レベル	アップカウント	ダウンカウント				
0	High	Low	High	Low				
1	Low	High	Low	High				

注. 逆相波形の初期出力値は、カウント開始後デッドタイム経過後にアクティブレベルに変化します。

OLSN = 1、OLSP = 1 の場合の相補 PWM モードの出力例 (1 相分) を図 20.2 に示します。





図 20.2 相補 PWM モードの出力レベルの例

20.2.19 タイマアウトプットコントロールレジスタ 2 (TOCR2)

アドレス MTU.TOCR2 0008 860Fh



ビット	シンボル	ビット名	機能	R/W
b0	OLS1P	出力レベル選択1Pビット (注1、注2)	リセット同期PWMモード/相補PWMモード時に、 MTIOC3Bの出力レベルを選択します。 表20.32を参照してください	R/W
b1	OLS1N	出力レベル選択1Nビット (注1、注2)	リセット同期PWMモード/相補PWMモード時に、 MTIOC3Dの出力レベルを選択します。 表20.33を参照してください	R/W
b2	OLS2P	出力レベル選択2Pビット (注1、注2)	リセット同期PWMモード/相補PWMモード時に、 MTIOC4Aの出力レベルを選択します。 表20.34を参照してください	R/W
b3	OLS2N	出力レベル選択2Nビット (注1、注2)	リセット同期PWMモード/相補PWMモード時に、 MTIOC4Cの出カレベルを選択します。 表20.35を参照してください	R/W
b4	OLS3P	出力レベル選択3Pビット (注1、注2)	リセット同期PWMモード/相補PWMモード時に、 MTIOC4Bの出力レベルを選択します。 表20.36を参照してください	R/W
b5	OLS3N	出力レベル選択3Nビット (注1、注2)	リセット同期PWMモード/相補PWMモード時に、 MTIOC4Dの出カレベルを選択します。 表20.37を参照してください	R/W
b7-b6	BF[1:0]	TOLBRバッファ転送タイミング選択 ビット	TOLBR レジスタから TOCR2 レジスタへのバッファ転送 タイミングを選択します。 詳細は表 20.38 を参照してください	R/W

- 注1. TOCR1.TOCSビットを"1"に設定することにより、本レジスタの設定が有効になります。
- 注2. デッドタイムを生成しない場合、逆相の出力は正相の逆のレベルになります。このとき、OLSiPビットのみ有効となります。(i = 1 ~3)

TOCR2 レジスタは、相補 PWM モード / リセット同期 PWM モードにおける PWM 出力の出力レベル反転の制御を設定するレジスタです。

表 20.32 MTIOC3B 出力レベル選択機能

ビット0	機能						
OLS1P	初期出力	アクティブ	コンペアマッチ出力				
	物舟山刀	レベル	アップカウント	ダウンカウント			
0	High	Low	Low	High			
1	Low	High	High	Low			

表 20.33 MTIOC3D 出力レベル選択機能

ビット1	機能						
OLS1N	初期出力	アクティブ	コンペアマッチ出力				
OLSTN	物熟山力	レベル	アップカウント	ダウンカウント			
0	High	Low	High	Low			
1	Low	High	Low	High			

注. 逆相波形の初期出力値は、カウント開始後デッドタイム経過後にアクティブレベルに変化します。



表 20.34 MTIOC4A 出力レベル選択機能

ビット2	機能						
OLS2P	初期出力	アクティブ	コンペアマッチ出力				
	初期山刀	レベル	アップカウント	ダウンカウント			
0	High	Low	Low	High			
1	Low	High	High	Low			

表 20.35 MTIOC4C 出力レベル選択機能

ビット3	機能						
OLS2N	初期出力	アクティブ	コンペアマッチ出力				
OLOZIV	物熟山力	レベル	アップカウント	ダウンカウント			
0	High	Low	High	Low			
1	Low	High	Low	High			

注. 逆相波形の初期出力値は、カウント開始後デッドタイム経過後にアクティブレベルに変化します。

表 20.36 MTIOC4B 出力レベル選択機能

ビット4	機能						
OLS3P	初期出力	アクティブ	コンペアマッチ出力				
	物舟山刀	レベル	アップカウント	ダウンカウント			
0	High	Low	Low	High			
1	Low	High	High	Low			

表 20.37 MTIOC4D 出力レベル選択機能

ビット5	機能						
OLS3N	初期出力	アクティブ	コンペア	マッチ出力			
OLOSIN	が新山力	レベル	アップカウント	ダウンカウント			
0	High	Low	High	Low			
1	Low	High	Low	High			


注. 逆相波形の初期出力値は、カウント開始後デッドタイム経過後にアクティブレベルに変化します。

表20.38 TOCR2.BF[1:0]ビットの設定

ビット7	ビット6	説明					
BF[1]	BF[0]	相補PWMモード時	リセットPWMモード時				
0	0	TOLBR レジスタから TOCR2 レジスタへ転送しない	TOLBR レジスタから TOCR2 レジスタへ転送しない				
0	1	MTU4.TCNTの山でTOLBR レジスタからTOCR2 レジスタへ転送する	MTU4.TCNT、MTU3.TCNTカウンタクリア時に TOLBR レジスタから TOCR2 レジスタへ転送する				
1	0	MTU4.TCNTの谷でTOLBR レジスタからTOCR2 レジスタへ転送する	設定しないでください				
1	1	MTU4.TCNTの山と谷でTOLBR レジスタからTOCR2 レジスタへ転送する	設定しないでください				

20.2.20 タイマアウトプットレベルバッファレジスタ(TOLBR)

アドレス MTU.TOLBR 0008 8636h



ビット	シンボル	ビット名	機能	R/W
b0	OLS1P	出力レベル選択1Pビット	TOCR2.OLS1Pビットにバッファ転送する値を設定してください	R/W
b1	OLS1N	出力レベル選択1Nビット	TOCR2.OLS1Nビットにバッファ転送する値を設定してください	R/W
b2	OLS2P	出力レベル選択2Pビット	TOCR2.OLS2Pビットにバッファ転送する値を設定してください	R/W
b3	OLS2N	出力レベル選択2Nビット	TOCR2.OLS2Nビットにバッファ転送する値を設定してください	R/W
b4	OLS3P	出力レベル選択3Pビット	TOCR2.OLS3Pビットにバッファ転送する値を設定してください	R/W
b5	OLS3N	出力レベル選択3Nビット	TOCR2.OLS3Nビットにバッファ転送する値を設定してください	R/W
b7-b6	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

TOLBR レジスタは TOCR2 レジスタのバッファレジスタで、相補 PWM モード / リセット同期 PWM モードにおける PWM 出力レベルを設定するレジスタです。

PWM 出力レベルの設定をバッファ動作で行う場合の設定手順例を図 20.3 に示します。





図 20.3 PWM 出力レベルの設定をバッファ動作で行う場合の設定手順例

20.2.21 タイマゲートコントロールレジスタ(TGCR)

アドレス MTU.TGCR 0008 860Dh



ビット	シンボル	ビット名	機能	R/W
b0	UF	出力相切り替えビット	正相/逆相の出力相のON/OFFを設定します。これらのビットの	R/W
b1	VF		設定はTGCR.FBビットが"1"のときのみ有効です。このときは、 b0∼b2の設定が、外部入力の代わりになります。	R/W
b2	WF		表20.39を参照してください	R/W
b3	FB	外部フィードバック信号許可 ビット	0:出力の切り替え切り替えは、外部入力(入力元は、 MTU0.TGRA, TGRB, TGRC レジスタのインプットキャプチャ信号) 1:出力の切り替えはソフトウェアで行う(TGCR.UF、VF、 WFビットの設定値)	R/W
b4	Р	正相出力(P)制御ビット	0 : レベル出力 1 : リセット同期PWM/相補PWM出力	R/W
b5	N	逆相出力(N)制御ビット	0 : レベル出力 1 : リセット同期PWM/相補PWM出力	R/W
b6	BDC	ブラシレスDCモータビット	0:通常出力 1:本レジスタの機能を有効	R/W
b7	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W

TGCR レジスタは、リセット同期 PWM モード / 相補 PWM モード時、ブラシレス DC モータ制御に必要な波形出力の制御を設定するレジスタです。相補 PWM モード / リセット同期 PWM モード以外では、TGCR レジスタの設定は無効です。

UF、VF、WF ビット(出力相切り替えビット)

これらのビットの設定は TGCR.FB ビットが "1" のときのみ有効です。このときは、ビット $0 \sim 2$ の設定が、外部入力の代わりになります。 **表 20.39** を参照してください。

FB ビット(外部フィードバック信号許可ビット)

正相 / 逆相の出力の切り替えを MTU0.TGRA, TGRB, TGRC レジスタのインプットキャプチャ信号で自動 的に行うか、TGCR レジスタのビット $2\sim 0$ に "0" または "1" を書き込むことによって行うかを選択します。

P ビット(正相出力(P)制御ビット)

正相端子の出力(MTIOC3B 端子、MTIOC4A 端子、MTIOC4B 端子)を出力時、レベル出力をするか、リセット同期 PWM/ 相補 PWM 出力するかを選択します。

N ビット(逆相出力(N)制御ビット)

逆相端子(MTIOC3D 端子、MTIOC4C 端子、MTIOC4D 端子)を出力時、レベル出力するか、リセット同期 PWM/ 相補 PWM 出力するかの選択をします。



BDC ビット(ブラシレス DC モータビット)


TGCR レジスタの機能を有効にするか、無効にするかを選択します。

表20.39 出力レベル選択機能

ビット2	ビット1	ビット0		機能				
WF	WF VF	UF	MTIOC3B	MTIOC4A	MTIOC4B	MTIOC3D	MTIOC4C	MTIOC4D
VVI	VI	OF	U相	V相	W相	U相	V相	W相
0	0	0	OFF	OFF	OFF	OFF	OFF	OFF
0	0	1	ON	OFF	OFF	OFF	OFF	ON
0	1	0	OFF	ON	OFF	ON	OFF	OFF
0	1	1	OFF	ON	OFF	OFF	OFF	ON
1	0	0	OFF	OFF	ON	OFF	ON	OFF
1	0	1	ON	OFF	OFF	OFF	ON	OFF
1	1	0	OFF	OFF	ON	ON	OFF	OFF
1	1	1	OFF	OFF	OFF	OFF	OFF	OFF

20.2.22 タイマサブカウンタ(TCNTS)

アドレス MTU.TCNTS 0008 8620h




注. TCNTSカウンタの8ビット単位でのアクセスは禁止です。16ビット単位でアクセスしてください。

TCNTS カウンタは、相補 PWM モードに設定したときのみ使用される読み出し専用カウンタです。

20.2.23 タイマデッドタイムデータレジスタ (TDDR)

アドレス MTU.TDDR 0008 8616h



注. TDDRレジスタの8ビット単位でのアクセスは禁止です。16ビット単位でアクセスしてください。

TDDR レジスタは、相補 PWM モード時 MTU3.TCNT と MTU4.TCNT カウンタのオフセット値を設定する レジスタです。相補 PWM モード時に MTU3.TCNT、MTU4.TCNT カウンタをクリアして再スタートすると きは、TDDR レジスタの値が MTU3.TCNT カウンタにロードされカウント動作を開始します。

20.2.24 タイマ周期データレジスタ(TCDR)

アドレス MTU.TCDR 0008 8614h




注. TCDRレジスタの8ビット単位でのアクセスは禁止です。16ビット単位でアクセスしてください。

TCDR レジスタは、TCNTS カウンタのカウント方向を切り替えるカウント値を設定するレジスタです。 相補 PWM モード時のみ使用します。TCDR レジスタの値は PWM 周期の 1/2 の値を設定してください。 TCDR レジスタは、相補 PWM モード時 TCNTS カウンタと常時比較され、一致すると TCNTS カウンタはカウント方向を切り替えます(ダウンカウント→アップカウント)。

20.2.25 タイマ周期バッファレジスタ (TCBR)

アドレス MTU.TCBR 0008 8622h




注. TCBR レジスタの8ビット単位でのアクセスは禁止です。16ビット単位でアクセスしてください。

TCBR レジスタは TCDR レジスタのバッファレジスタで、TCNTS カウンタのカウント方向を切り替えるカウント値を設定するレジスタです。相補 PWM モード時のみ使用します。TMDR レジスタで設定した転送タイミングで TCBR レジスタの値が TCDR レジスタに転送されます。

20.2.26 タイマ割り込み間引き設定レジスタ(TITCR)

アドレス MTU.TITCR 0008 8630h



ビット	シンボル	ビット名	機能	R/W
b2-b0	T4VCOR[2:0]	TCIV4割り込み間引き回数設定 ビット	TCIV4割り込みの間引き回数を0~7回で設定します。(注1) 詳細は表20.40を参照してください	R/W
b3	T4VEN	T4VEN ビット	0 : TCIV4割り込みの間引きを禁止する 1 : TCIV4割り込みの間引きを許可する	R/W
b6-b4	T3ACOR[2:0]	TGIA3割り込み間引き回数設定 ビット	TGIA3割り込みの間引き回数を0~7回で設定します。(注1) 詳細は表20.41を参照してください	R/W
b7	T3AEN	T3AEN ビット	0 : TGIA3割り込みの間引きを禁止する 1 : TGIA3割り込みの間引きを許可する	R/W

注1. 割り込み間引き回数に"0"を設定すると間引きは行いません。 また、割り込み間引き回数の変更前に、TITCR.T3AEN、TITCR.T4VENビットを"0"に設定してTITCNTカウンタをクリアしてください。

表 20.40 T4VCOR[2:0] ビットによる割り込み間引き回数の設定


ビット2	ビット1	ビット0	説明	
T4VCOR[2]	T4VCOR[1]	T4VCOR[0]	武明	
0	0	0	TCIV4の割り込み間引きを行わない	
0	0	1	TCIV4の割り込み間引き回数を1回に設定	
0	1	0	TCIV4の割り込み間引き回数を2回に設定	
0	1	1	TCIV4の割り込み間引き回数を3回に設定	
1	0	0	TCIV4の割り込み間引き回数を4回に設定	
1	0	1	TCIV4の割り込み間引き回数を5回に設定	
1	1	0	TCIV4の割り込み間引き回数を6回に設定	
1	1	1	TCIV4の割り込み間引き回数を7回に設定	

表 20.41 T3ACOR[2:0] ビットによる割り込み間引き回数の設定

ビット6	ビット5	ビット4	説明	
T3ACOR[2]	T3ACOR[1]	T3ACOR[0]	ਜ਼ਿੰਦ ਸ਼ਹੀ	
0	0	0	TGIA3の割り込み間引きを行わない	
0	0	1	TGIA3の割り込み間引き回数を1回に設定	
0	1	0	TGIA3の割り込み間引き回数を2回に設定	
0	1	1	TGIA3の割り込み間引き回数を3回に設定	
1	0	0	TGIA3の割り込み間引き回数を4回に設定	
1	0	1	TGIA3の割り込み間引き回数を5回に設定	
1	1	0	TGIA3の割り込み間引き回数を6回に設定	
1	1	1	TGIA3の割り込み間引き回数を7回に設定	

20.2.27 タイマ割り込み間引き回数カウンタ (TITCNT)

アドレス MTU.TITCNT 0008 8631h



ビット	シンボル	ビット名	機能	R/W
b2-b0	T4VCNT[2:0]	TCIV4割り込みカウンタビット	TITCR.T4VENビットに1を設定時、TCIV4割り込み要因が発生したときに1カウントアップします	R
b3	_	予約ビット	読むと"0"が読めます。書き込みは無効になります	R
b6-b4	T3ACNT[2:0]	TGIA3割り込みカウンタビット	TITCR.T3AENビットに1を設定時、TGIA3割り込み要因が発生したときに1カウントアップします	R
b7	_	予約ビット	読むと"0"が読めます。書き込みは無効になります	R

注. TITCNTカウンタの値をクリアするには、TITCR.T3AENビットとTITCR.T4VENビットを"0"にしてください。

TITCNT カウンタは、割り込み間引き対象の割り込み要因発生回数をカウントするカウンタです。
TITCNT カウンタは、MTU3.TCNT および MTU4.TCNT カウンタのカウント動作停止後も、値を保持します。

T4VCNT[2:0] ビット(TCIV4 割り込みカウンタビット)

["0"になる条件]

- TITCR.T4VCOR[2:0] ビットと TITCNT.T4VCNT[2:0] ビットが一致したとき
- TITCR.T4VEN ビットが "0" のとき
- TITCR.T4VCOR[2:0] ビットが "000b" のとき

T3ACNT[2:0] ビット(TGIA3 割り込みカウンタビット)

["0"になる条件]

- TITCR.T3ACOR[2:0] ビットと TITCNT.T3ACNT[2:0] ビットが一致したとき
- TITCR.T3AEN ビットが "0" のとき
- TITCR.T3ACOR[2:0] ビットが "000b" のとき

20.2.28 タイマバッファ転送設定レジスタ(TBTER)

アドレス MTU.TBTER 0008 8632h



ビット	シンボル	ビット名	機能	R/W
b1-b0	BTE[1:0]	バッファ転送抑止および割り込み 間引き連動設定ビット	相補PWMモードで使用するバッファレジスタからテンポラリレジスタへの転送を抑止する/しない、または割り込み間引き機能と連動する/しないを設定します。詳細は表20.42を参照してください	R/W
b7-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

TBTER レジスタは、相補 PWM モードで使用するバッファレジスタからテンポラリレジスタへの転送を 抑止する/しない、または割り込み間引き機能と連動する/しないを設定するレジスタです。

表20.42 TBTER.BTE[1:0]ビットの設定


ビット1	ビット0	=H nn	
BTE[1]	BTE[0]	- 説明	
0	0	バッファレジスタからテンポラリレジスタへの転送を抑止しない (注1) また、割り込み間引き機能と連動しない	
0	1	バッファレジスタからテンポラリレジスタへの転送を抑止する	
1	0	バッファレジスタからテンポラリレジスタへの転送を割り込み間引き機能と連動する ^(注2)	
1	1	設定しないでください	

- 対象バッファレジスタ:MTU3.TGRC、MTU3.TGRD、MTU4.TGRC、MTU4.TGRD、MTU.TCBR レジスタ
- 注1.
- TMDR.MD[3:0]ビットの設定に従い転送します。詳細は「20.3.8 相補PWMモード」を参照してください。 割り込み間引きが禁止のとき(TITCR.T3AEN、T4VENビットを"0"に設定したとき、またはTITCRレジスタの間引き回数設 注2. 定ビット (T3ACOR[2:0], T4VCOR[2:0]) を"000b"に設定したとき) は、バッファ転送を割り込み間引きと連動しない設定 (TBTER.BTE[1]ビットを"0"に設定)にしてください。

割り込み間引きが禁止のときに、バッファ転送を割り込み間引きと連動する設定にした場合、バッファ転送は行われませ ん。

20.2.29 タイマデッドタイム許可レジスタ (TDER)

アドレス MTU.TDER 0008 8634h



ビット	シンボル	ビット名	機能	R/W
b0	TDER	デッドタイム許可レジスタビット	0: デッドタイムを生成しない 1: デッドタイムを生成する ^(注1)	R/(W)
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. TDDR≥1に設定してください。

TDER レジスタは、相補 PWM モードのデッドタイム生成を設定するレジスタです。TDER レジスタは MTU3 に 1 本あります。TDER レジスタの設定は、TCNT カウンタの動作が停止した状態で行ってください。

TDER ビット(デッドタイム許可レジスタビット)

デッドタイムの生成をする/しないを設定します。

「"0"になる条件]

• TDER = 1 を読み出し後、TDER ビットに "0" を書いたとき

20.2.30 タイマ波形コントロールレジスタ(TWCR)

アドレス MTU.TWCR 0008 8660h



ビット	シンボル	ビット名	機能	R/W
b0	WRE	初期出力抑止許可ビット	0: TOCR レジスタで設定した初期出力値を出力 1: 初期出力を抑止する	R/(W) (注1)
b6-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b7	CCE	コンペアマッチクリア許可ビット	0: MTU3.TGRA レジスタのコンペアマッチによるカウンタクリアを しない 1: MTU3.TGRA レジスタのコンペアマッチによるカウンタクリアを する	R/(W) (注2)

- 注1. 相補PWMモードのとき以外は、"1"に設定しないでください。
- 注2. 相補PWMモード1のとき以外は、"1"に設定しないでください。

TWCR レジスタは、相補 PWM モードで MTU3.TNCT, MTU4.TNCT カウンタの同期カウンタクリアが発生した場合の出力波形の制御と、MTU3.TGRA レジスタのコンペアマッチによるカウンタクリアをする / しないを設定するレジスタです。

TWCR.CCE, WRE ビットの設定は、TCNT カウンタの動作が停止した状態で行ってください。

WRE ビット(初期出力抑止許可ビット)

相補 PWM モードで同期カウンタクリアが起きたときの出力波形を選択します。

本機能によって初期出力が抑止されるのは、相補 PWM モードの谷の Tb 区間で同期クリアが発生したときのみです。それ以外のときに同期クリアが発生した場合は、WRE ビットの設定によらず、TOCR レジスタで設定した初期値を出力します。また、MTU3.TCNT, MTU4.TCNT カウンタスタート直後の谷の Tb 区間で同期クリアが発生した場合も、TOCR レジスタで設定した初期値を出力します。

相補 PWM モードの谷の Tb 区間については、図 20.40 を参照してください。 「"1" になる条件]

● WRE = 0 を読み出し後、WRE ビットに "1" を書いたとき

CCE ビット(コンペアマッチクリア許可ビット)

相補 PWM モード 1 で、MTU3.TGRA レジスタのコンペアマッチによるカウンタクリアをする / しないを設定します。


["1"になる条件]

• CCE = 0 を読み出し後、CCE ビットに "1" を書いたとき

20.2.31 ノイズフィルタコントロールレジスタ(NFCR)

MTU0.NFCR, MTU1.NFCR, MTU2.NFCR, MTU3.NFCR, MTU4.NFCR

アドレス MTU0.NFCR 0008 8690h, MTU1.NFCR 0008 8691h, MTU2.NFCR 0008 8692h, MTU3.NFCR 0008 8693h, MTU4.NFCR 0008 8694h



ビット	シンボル	ビット名	機能	R/W
b0	NFAEN	ノイズフィルタ A許可ビット	0:MTIOCnA端子のノイズフィルタは無効 1:MTIOCnA端子のノイズフィルタを有効	R/W
b1	NFBEN	ノイズフィルタ B許可ビット	0:MTIOCnB端子のノイズフィルタは無効 1:MTIOCnB端子のノイズフィルタを有効	R/W
b2	NFCEN	ノイズフィルタ C許可ビット	0:MTIOCnC端子のノイズフィルタは無効 1:MTIOCnC端子のノイズフィルタを有効	R/W (注1)
b3	NFDEN	ノイズフィルタ D許可ビット	0:MTIOCnD端子のノイズフィルタは無効 1:MTIOCnD端子のノイズフィルタを有効	R/W (注1)
b5-b4	NFCS[1:0]	ノイズフィルタクロック選択ビット	b5 b4 0 0 : PCLK/1 0 1 : PCLK/8 1 0 : PCLK/32 1 1 : カウントソースを外部クロックに設定	R/W
b7-b6	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. MTU1.NFCR レジスタ、MTU2.NFCR レジスタでは予約ビットになります。読むと"0"が読みだされます。書き込み値は無効です。

MTUn.NFCR レジスタ $(n=0 \sim 4)$ は、MTIOCnm 端子 $(n=0 \sim 4, m=A \sim D)$ のノイズフィルタの有効 / 無効、ノイズフィルタのサンプリングクロックを設定するレジスタです。

NFAEN ビット(ノイズフィルタ A 許可ビット)

MTIOCnA 端子の入力のノイズフィルタ機能の有効 / 無効を設定します。NFAEN ビットを切り替えたとき、意図しない内部エッジが発生することがあるため、タイマ I/O コントロールレジスタの該当端子機能をアウトプットコンペア機能に設定、または TMDR.MD[3:0] ビットでノーマルモード (0000b) 以外に設定した状態で、NFAEN ビットを切り替えてください。

NFBEN ビット(ノイズフィルタ B 許可ビット)

MTIOCnB 端子の入力のノイズフィルタ機能の有効 / 無効を設定します。NFBEN ビットを切り替えたとき、意図しない内部エッジが発生することがあるため、タイマ I/O コントロールレジスタの該当端子機能をアウトプットコンペア機能に設定、または TMDR.MD[3:0] ビットでノーマルモード (0000b) 以外に設定した状態で、NFBEN ビットを切り替えてください。

NFCEN ビット(ノイズフィルタ C 許可ビット)

MTIOCnC 端子の入力のノイズフィルタ機能の有効 / 無効を設定します。NFCEN ビットを切り替えたとき、意図しない内部エッジが発生することがあるため、タイマ I/O コントロールレジスタの該当端子機能をアウトプットコンペア機能に設定または、TMDR.MD[3:0] ビットでノーマルモード(0000b)以外に設定した状態で、NFCEN ビットを切り替えてください。

NFDEN ビット(ノイズフィルタ D 許可ビット)


MTIOCnD 端子の入力のノイズフィルタ機能の有効 / 無効を設定します。NFDEN ビットを切り替えたとき、意図しない内部エッジが発生することがあるため、タイマ I/O コントロールレジスタの該当端子機能をアウトプットコンペア機能に設定または、TMDR.MD[3:0] ビットでノーマルモード(0000b)以外に設定した状態で、NFDEN ビットを切り替えてください。

NFCS[1:0] ビット(ノイズフィルタクロック選択ビット)

ノイズフィルタのサンプリング周期を設定します。NFCS[1:0] ビットの設定後、設定したサンプリング周期の2周期分待った後、インプットキャプチャ機能に設定してください。NFCS[1:0] ビットを"11b"に設定しカウントソースを外部クロックとした場合、NFCS[1:0] ビット設定後外部クロックを2回入力した後インプットキャプチャ機能に設定してください。

MTU5.NFCR

アドレス MTU5.NFCR 0008 8695h



ビット	シンボル	ビット名	機能	R/W
b0	NFUEN	ノイズフィルタU許可ビット	0:MTIC5U端子のノイズフィルタは停止 1:MTIC5U端子のノイズフィルタを許可	R/W
b1	NFVEN	ノイズフィルタV許可ビット	0:MTIC5V端子のノイズフィルタは停止 1:MTIC5V端子のノイズフィルタを許可	R/W
b2	NFWEN	ノイズフィルタ W許可ビット	0:MTIC5W端子のノイズフィルタは停止 1:MTIC5W端子のノイズフィルタを許可	R/W
b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b5-b4	NFCS[1:0]	ノイズフィルタクロック選択ビット	b5 b4 0 0 : PCLK/1 0 1 : PCLK/8 1 0 : PCLK/32 1 1 : カウントソースを外部クロックに設定	R/W
b7-b6	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

MTU5.NFCR レジスタは、8 ビットの読み出し / 書き込み可能なレジスタです。MTU5.NFCR レジスタは、MTIC5m 端子のノイズフィルタを許可 / 停止を制御します。また、ノイズフィルタのサンプリングクロックを設定します。 (m=U,V,W)

NFUEN ビット(ノイズフィルタ U 許可ビット)

MTIC5U 端子の入力のノイズフィルタ機能の許可/停止を設定します。NFUEN ビットを切り替えたとき、意図しない内部エッジが発生することがあるため、タイマ I/O コントロールレジスタの該当端子機能をコンペアマッチ機能に設定した状態で NFUEN ビットを切り替えてください。

NFVEN ビット(ノイズフィルタ V 許可ビット)

MTIC5V 端子の入力のノイズフィルタ機能の許可 / 停止を設定します。NFVEN ビットを切り替えたとき、意図しない内部エッジが発生することがあるため、タイマ I/O コントロールレジスタの該当端子機能をコンペアマッチ機能に設定した状態で NFVEN ビットを切り替えてください。

NFWEN ビット(ノイズフィルタ W 許可ビット)

MTIC5W 端子の入力のノイズフィルタ機能の許可 / 停止を設定します。NFWEN ビットを切り替えたとき、意図しない内部エッジが発生することがあるため、タイマ I/O コントロールレジスタの該当端子機能をコンペアマッチ機能に設定した状態で NFWEN ビットを切り替えてください。

NFCS[1:0] ビット(ノイズフィルタクロック選択ビット)

ノイズフィルタのサンプリング周期を設定するレジスタです。NFCS[1:0] ビットの設定後、設定したサンプリング周期の2周期分待った後インプットキャプチャ機能に設定してください。



20.2.32 バスマスタとのインタフェース

TCNT カウンタ、TGR レジスタ、TCNTS カウンタ、TCBR レジスタ、TDDR レジスタ、TCDR レジスタ、TADCR レジスタ、TADCORA/TADCORB レジスタ、および TADCOBRA/TADCOBRB レジスタは 16 ビットのレジスタです。バスマスタとの間のデータバスは 16 ビット幅なので、16 ビット単位での読み出し/書き込みが可能です。8 ビット単位での読み出し/書き込みはできません。16 ビット単位でアクセスしてください。

上記以外のレジスタは8ビットのレジスタです。8ビット単位での読み出し/書き込みを行ってください。

20.3 動作説明

20.3.1 基本動作

各チャネルには、TCNT カウンタと TGR レジスタがあります。TCNT カウンタは、アップカウント動作を行い、フリーランニング動作、周期カウンタ動作、または外部イベントカウント動作が可能です。

TGR レジスタは、それぞれインプットキャプチャレジスタまたはアウトプットコンペアレジスタとして 使用することができます。

(1) カウンタの動作

TSTR.CST0 ~ CST4 ビット、MTU5.TSTR.CSTU5, CSTV5, CSTW5 ビットを "1" にすると、対応するチャネルの TCNT カウンタはカウント動作を開始します。フリーランニングカウンタ動作、周期カウンタ動作などが可能です。

(a) カウント動作の設定手順例

カウンタ動作設定手順例を図 20.4 に示します。




図 20.4 カウンタ動作設定手順例

(b) フリーランニングカウント動作と周期カウント動作

MTUの TCNT カウンタは、リセット直後はすべてフリーランニングカウンタの設定となっており、TSTR レジスタの対応する CSTn ビットを "1" にするとフリーランニングカウンタとしてアップカウント動作を開始します。 TCNT カウンタがオーバフロー("FFFFh" \rightarrow "0000h")すると、対応する TIER.TCIEV ビットが "1" ならば、MTU は割り込みを要求します。 TCNT カウンタはオーバフロー後、"0000h" からアップカウント動作を継続します。

フリーランニングカウンタの動作を図 20.5 に示します。




図 20.5 フリーランニングカウンタの動作

TCNT カウンタのクリア要因にコンペアマッチを選択したときは、対応するチャネルの TCNT カウンタは 周期カウント動作を行います。周期設定用の TGR レジスタをアウトプットコンペアレジスタに設定し、 TCR.CCLR[2:0] ビットによりコンペアマッチによるカウンタクリアを選択します。 設定後、TSTR レジスタ の対応するビットを "1" にすると、周期カウンタとしてアップカウント動作を開始します。カウント値が TGR レジスタの値と一致すると、TCNT カウンタは "0000h" になります。

このとき対応する TIER.TGIE ビットが "1" ならば、MTU は割り込みを要求します。 TCNT カウンタはコンペアマッチ後、"0000h" からアップカウント動作を継続します。

周期カウンタの動作を図20.6に示します。




図 20.6 周期カウンタの動作

(2) コンペアマッチによる波形出力機能

MTU は、コンペアマッチにより対応する出力端子から Low 出力 /High 出力 / トグル出力を行うことができます。

(a) コンペアマッチによる波形出力動作の設定手順例

コンペアマッチによる波形出力動作の設定手順例を図 20.7 に示します。




図 20.7 コンペアマッチによる波形出力動作例

(b) 波形出力動作例

Low 出力 /High 出力例を図 20.8 に示します。

TCNT カウンタをフリーランニングカウント動作とし、コンペアマッチ A により High 出力、コンペアマッチ B により Low 出力となるように設定した場合の例です。設定したレベルと端子のレベルが一致した場合には、端子のレベルは変化しません。




図 20.8 Low 出力 /High 出力の動作例

トグル出力の例を図 20.9 に示します。

TCNT カウンタを周期カウント動作(コンペアマッチ B によりカウンタクリア)に、コンペアマッチ A、B ともトグル出力となるように設定した場合の例です。




図 20.9 トグル出力の動作例

(3) インプットキャプチャ機能

MTIOCnm 端子 ($n=0\sim4$, $m=A\sim D$)、および MTIC5m 端子 (m=W, V, U) の入力エッジを検出して TCNT カウンタの値を TGR レジスタに転送することができます。

検出エッジは立ち上がりエッジ/立ち下がりエッジ/両エッジから選択できます。また、MTU0、MTU1は別のチャネルのカウントクロックやコンペアマッチ信号をインプットキャプチャの要因とすることもできます。

注. MTU0、MTU1 で別のチャネルのカウントクロックをインプットキャプチャ入力とする場合は、インプットキャプチャ入力とするカウントクロックに PCLK/1 を選択しないでください。PCLK/1 を選択した場合は、インプットキャプチャは発生しません。

(a) インプットキャプチャ動作の設定手順例

インプットキャプチャ動作の設定手順例を図 20.10 に示します。




図 20.10 インプットキャプチャ動作の設定手順例

(b) インプットキャプチャ動作例

インプットキャプチャ動作例を図 20.11 に示します。

MTIOCnA 端子のインプットキャプチャ入力エッジは立ち上がり / 立ち下がりの両エッジ、また MTIOCnB 端子のインプットキャプチャ入力エッジは立ち下がりエッジを選択し、TCNT カウンタは TGRB レジスタのインプットキャプチャでカウンタクリアされるように設定した場合の例です。




図 20.11 インプットキャプチャ動作例

20.3.2 同期動作


同期動作は、複数の TCNT カウンタの値を同時に書き換えることができます(同期セット)。また、TCR の設定により複数の TCNT カウンタを同時にクリアすることができます(同期クリア)。

同期動作により、1つのタイムベースに対して動作する TGR レジスタの本数を増加することができます。 $MTU0 \sim MTU4$ はすべて同期動作の設定が可能です。

MTU5 は同期動作できません。

(1) 同期動作の設定手順例

同期動作の設定手順例を図 20.12 に示します。



- [1] 同期動作に設定するチャネルに対応したTSYR.SYNCnビット (n=0~4) を"1"にしてください。
- [2] 同期動作に設定したチャネルのいずれかのTCNTカウンタに書き込むと、他のTCNTカウンタにも同じ値が同時に書き込まれます。
- [3] TCR.CCLR[2:0] ビットで、インプットキャプチャ/アウトプットコンペアなどでTCNTカウンタをクリアするように設定してください。
- [4] TCR.CCLR[2:0] ビットで、カウンタクリア要因を同期クリアに設定してください。
- [5] 対象となるチャネルに対応するTSTR.CSTビットを"1"にしてカウント動作を開始してください。

図 20.12 同期動作の設定手順例

(2) 同期動作の例

同期動作の例を図 20.13 に示します。

MTU0 ~ MTU2 を同期動作かつ PWM モード 1 に設定し、MTU0 のカウンタクリア要因を MTU0.TGRB レジスタのコンペアマッチ、また MTU1、MTU2 のカウンタクリア要因を同期クリアに設定した場合の例で $^{\rm th}$

3 相の PWM 波形を MTIOC0A、MTIOC1A、MTIOC2A 端子から出力します。このとき、MTU0 ~ MTU2 の TCNT カウンタは同期セット、MTU0.TGRB レジスタのコンペアマッチによる同期クリアを行い、MTU0.TGRB レジスタに設定したデータが PWM 周期となります。

PWM モードについては、「20.3.5 PWM モード」を参照してください。




図 20.13 同期動作の動作例

20.3.3 バッファ動作

バッファ動作は、MTU0、MTU3、MTU4 が持つ機能です。TGRC レジスタと TGRD レジスタをバッファレジスタとして使用することができます。また、MTU0 は TGRF レジスタもバッファレジスタとして使用することができます。

バッファ動作は、TGR レジスタをインプットキャプチャレジスタに設定した場合と、コンペアマッチレジスタに設定した場合のそれぞれで動作内容が異なります。

注. MTU0.TGRE レジスタはインプットキャプチャレジスタに設定できません。コンペアマッチレジスタとしての み動作します。

表 20.43 にバッファ動作時のレジスタの組み合わせを示します。

表20.43 レジスタの組み合わせ

チャネル	タイマジェネラルレジスタ	バッファレジスタ
MTU0	TGRA	TGRC
	TGRB	TGRD
	TGRE	TGRF
MTU3	TGRA	TGRC
	TGRB	TGRD
MTU4	TGRA	TGRC
	TGRB	TGRD

• TGR レジスタがアウトプットコンペアレジスタの場合

コンペアマッチが発生すると、対応するチャネルのバッファレジスタの値がタイマジェネラルレジスタに 転送されます。

この動作を図 20.14 に示します。




図 20.14 コンペアマッチバッファ動作

• TGR レジスタがインプットキャプチャレジスタの場合

インプットキャプチャが発生すると、TCNT カウンタの値を TGR レジスタに転送すると同時に、それまで格納されていた TGR レジスタの値をバッファレジスタに転送します。

この動作を図 20.15 に示します。




図 20.15 インプットキャプチャバッファ動作

(1) バッファ動作の設定手順例

バッファ動作の設定手順例を図 20.16 に示します。




図 20.16 バッファ動作の設定手順例

(2) バッファ動作例

(a) TGR レジスタがアウトプットコンペアレジスタの場合

MTU0 を PWM モード 1 に設定し、TGRA レジスタと TGRC レジスタをバッファ動作に設定した場合の動作例を図 20.17 に示します。 TCNT カウンタはコンペアマッチ B によりクリア、出力はコンペアマッチ A で High 出力、コンペアマッチ B で Low 出力に設定した例です。この例では、TBTM.TTSA ビットは "0" に設定しています。

バッファ動作が設定されているため、コンペアマッチ A が発生すると出力を変化させると同時に、バッファレジスタ TGRC の値がタイマジェネラルレジスタ TGRA に転送されます。この動作は、コンペアマッチ A が発生する度に繰り返されます。

PWM モードについては、「20.3.5 PWM モード」を参照してください。




図 20.17 バッファ動作例(1)

(b) TGR レジスタがインプットキャプチャレジスタの場合

TGRA レジスタをインプットキャプチャレジスタに設定し、TGRA レジスタと TGRC レジスタをバッファ動作に設定したときの動作例を図 20.18 に示します。

TCNT カウンタは TGRA レジスタのインプットキャプチャでカウンタクリア、MTIOCnA 端子のインプットキャプチャ入力エッジは立ち上がりエッジ/立ち下がりエッジの両エッジが選択されています。

バッファ動作が設定されているため、インプットキャプチャ A により TCNT カウンタの値が TGRA レジスタに転送されると同時に、それまで TGRA レジスタに格納されていた値が TGRC レジスタに転送されます。




図 20.18 バッファ動作例(2)

(3) バッファ動作時のバッファレジスタからタイマジェネラルレジスタへの転送タイミング選択

MTU0.TBTM, MTU3.TBTM, MTU4.TBTM レジスタを設定することで、MTU0 では PWM モード 1、2 時の、MTU3、MTU4 では PWM モード 1 時の、バッファレジスタからタイマジェネラルレジスタへの転送タイミングを選択できます。選択できるバッファ転送タイミングは、コンペアマッチ発生時(初期値)と TCNT カウンタクリア時のいずれか一方です。ここで TCNT カウンタのクリア時とは次の条件のいずれかが成立したときです。

- TCNT カウンタがオーバフローしたとき ("FFFFh" → "0000h")
- カウンタ動作中、TCNT カウンタに "0000h" が書き込まれたとき
- TCR.CCLR[2:0] ビットで設定したクリア要因で、TCNT カウンタが "0000h" になったとき

注. TBTM レジスタの設定は TCNT カウンタが停止した状態で行ってください。

MTU0を PWM モード 1 に設定し、MTU0.TGRA レジスタと MTU0.TGRC レジスタをバッファ動作に設定した場合の動作例を図 20.19 に示します。MTU0.TCNT カウンタはコンペアマッチ B によりクリア、出力はコンペアマッチ A で High 出力、コンペアマッチ B で Low 出力、MTU0.TBTM.TTSA ビットは "1" に設定しています。




図 20.19 MTU0.TGRC レジスタから MTU0.TGRA レジスタのバッファ転送タイミングを MTU0.TCNT カウンタクリア時に選択した場合の動作例

20.3.4 カスケード接続動作

カスケード接続動作は、2 チャネルの 16 ビットカウンタを接続して 32 ビットカウンタとして動作させる 機能です。

この機能は、MTU1 のカウントクロックを TCR.TPSC[2:0] ビットで "111b" (MTU2.TCNT のオーバフロー/アンダフローでカウント) に設定することにより動作します。

アンダフローが発生するのは、下位 16 ビットの TCNT カウンタが位相計数モードのときのみです。 **表 20.44** にカスケード接続の組み合わせを示します。

注. MTU1、MTU2 を位相計数モードに設定した場合は、カウントクロックの設定は無効となり、独立して位相計数モードで動作します。

表20.44 カスケード接続組み合わせ

組み合わせ	上位16ビット	下位 16 ビット
MTU1とMTU2	MTU1.TCNT	MTU2.TCNT

カスケード動作時に、MTU1.TCNT カウンタと MTU2.TCNT カウンタの同時インプットキャプチャをする場合、TICCR レジスタで設定することで、インプットキャプチャ条件となる入力端子を追加することができます。インプットキャプチャの条件となるエッジ検出は、本来の入力端子の入力レベルと、追加した入力端子の入力レベルの論理和をとった信号に対して行われます。したがって、いずれか一方が High のとき、もう一方が変化してもエッジ検出は行われません。詳細は、「(4) カスケード接続動作例(c)」を参照してください。カスケード接続時のインプットキャプチャについては「20.6.22 カスケード接続におけるMTU1.TCNT、MTU2.TCNT カウンタ同時インプットキャプチャ」を参照してください。

TICCR レジスタ設定値とインプットキャプチャ入力端子の対応を表 20.45 に示します。

表 20.45 TICCR レジスタ設定値とインプットキャプチャ入力端子の対応

対象となるインプットキャプチャ	TICCR レジスタ設定値	インプットキャプチャ入力端子
MTU1.TCNTからMTU1.TGRA	I2AE ビット= 0(初期値)	MTIOC1A
へのインプットキャプチャ	I2AE ビット= 1	MTIOC1A, MTIOC2A
MTU1.TCNTからMTU1.TGRB	I2BE ビット= 0(初期値)	MTIOC1B
へのインプットキャプチャ	I2BE ビット= 1	MTIOC1B, MTIOC2B
MTU2.TCNTからMTU2.TGRA	I1AE ビット= 0(初期値)	MTIOC2A
へのインプットキャプチャ	I1AE ビット= 1	MTIOC2A, MTIOC1A
MTU2.TCNTからMTU2.TGRB	I1BE ビット= 0(初期値)	MTIOC2B
へのインプットキャプチャ	I1BE ビット= 1	MTIOC2B, MTIOC1B

(1) カスケード接続動作の設定手順例

カスケード接続動作の設定手順例を図 20.20 に示します。




図 20.20 カスケード接続動作設定手順

(2) カスケード接続動作例(a)

MTU1.TCNT, MTU2.TCNT カウンタをカスケード接続し、MTU1.TCNT カウンタは MTU2.TCNT カウンタ のオーバフロー/アンダフローでカウント、MTU2 を位相計数モード 1 に設定したときの動作を図 20.21 に示します。

MTU1.TCNT カウンタは MTU2.TCNT カウンタのオーバフローでアップカウント、MTU2.TCNT カウンタのアンダフローでダウンカウントされます。




図 20.21 カスケード接続動作例 (a)

(3) カスケード接続動作例(b)

MTU1.TCNT, MTU2.TCNT カウンタをカスケード接続し、TICCR.I2AE ビットを "1" にして、MTIOC2A 端子を MTU1.TGRA レジスタのインプットキャプチャ条件に追加した場合の動作を図 20.22 に示します。この例では MTU1.TIOR.IOA[3:0] ビットの設定は、(MTIOC1A の) 立ち上がりエッジでインプットキャプチャに設定しています。また、MTU2.TIOR.IOA[3:0] ビットの設定は、(MTIOC2A の) 立ち上がりエッジでインプットキャプチャに設定しています。

この場合、MTIOC1A と MTIOC2A の両方の立ち上がりエッジが MTU1.TGRA レジスタのインプットキャプチャ条件に設定されます。また、MTU2.TGRA レジスタのインプットキャプチャ条件は MTIOC2A の立ち上がりエッジとなります。




図 20.22 カスケード接続動作例(b)

(4) カスケード接続動作例(c)

MTU1.TCNT, MTU2.TCNT カウンタをカスケード接続し、TICCR.I2AE ビットと TICCR.I1AE に "1"を設定して、MTIOC2A 端子を MTU1.TGRA レジスタのインプットキャプチャ条件に追加し、MTIOC1A 端子を MTU2.TGRA レジスタのインプットキャプチャ条件に追加した場合の動作を図 20.23 に示します。この例では MTU1.TIOR レジスタ、MTU2.TIOR.IOA[3:0] ビットの設定は、どちらも両エッジでインプットキャプチャに設定しています。この場合、MTIOC1A と MTIOC2A 入力の OR が MTU1.TGRA レジスタおよび MTU2.TGRA レジスタのインプットキャプチャ条件となります。




図 20.23 カスケード接続動作例(c)

(5) カスケード接続動作例(d)

MTU1.TCNT, MTU2.TCNT カウンタをカスケード接続し、TICCR.I2AE ビットを "1" にして、MTIOC2A 端子を MTU1.TGRA レジスタのインプットキャプチャ条件に追加した場合の動作を図 20.24 に示します。この例では MTU1.TIOR.IOA[3:0] ビットの設定は、MTU0.TGRA レジスタのコンペアマッチ / インプットキャプチャの発生でインプットキャプチャに設定しています。また、MTU2.TIOR.IOA[3:0] ビットの設定は、(MTIOC2A の) 立ち上がりエッジでインプットキャプチャに設定しています。

この場合、MTU1.TIOR の設定が MTU0.TGRA レジスタのコンペアマッチ / インプットキャプチャの発生 でインプットキャプチャのため、TICCR.I2AE ビットを "1" にしても MTIOC2A のエッジが MTU1.TGRA レ ジスタのインプットキャプチャ条件になることはありません。




図 20.24 カスケード接続動作例 (d)

20.3.5 PWM モード

PWM モードは出力端子よりそれぞれ PWM 波形を出力するモードです。各 TGR レジスタのコンペアマッチによる出力レベルは Low 出力 /High 出力 / トグル出力の中から選択可能です。

各 TGR レジスタの設定により、デューティ $0\% \sim 100\%$ の PWM 波形が出力できます。

TGR レジスタのコンペアマッチをカウンタクリア要因とすることにより、そのレジスタに周期を設定することができます。全チャネル個々に PWM モードに設定できます。PWM モードに設定したチャネルの同期動作、および PWM モードに設定したチャネルと他のモードに設定したチャネルとの同期動作も可能です。

PWM モードには以下に示す2種類のモードがあります。

(a) PWM モード 1

TGRA レジスタと TGRB, TGRC レジスタと TGRD レジスタをペアで使用して、MTIOCnA、MTIOCnC 端子から PWM 出力を生成します。MTIOCnA、MTIOCnC 端子からコンペアマッチ A、C によって TIOR.IOA[3:0], IOC[3:0] ビットで指定した出力を、また、コンペアマッチ B、D によって TIOR.IOB[3:0], IOD[3:0] ビットで指定した出力を行います。初期出力値は TGRA, TGRC レジスタに設定した値になります。ペアで使用する TGR レジスタの設定値が同一の場合、コンペアマッチが発生しても出力値は変化しません。 PWM モード 1 では、最大 8 相の PWM 波形出力が可能です。

(b) PWM モード 2

TGR レジスタの1本を周期レジスタ、他の TGR レジスタをデューティレジスタに使用して PWM 出力を生成します。コンペアマッチによって、TIOR レジスタで指定した出力を行います。また、周期レジスタのコンペアマッチによるカウンタのクリアで各端子の出力値は TIOR レジスタで設定した初期値が出力されます。周期レジスタとデューティレジスタの設定値が同一の場合、コンペアマッチが発生しても出力値は変化しません。

PWM モード 2 では、同期動作と併用することにより最大 8 相の PWM 出力が可能です。

PWM 出力端子とレジスタの対応を**表 20.46** に示します。

表20.46 各PWM出力のレジスタと出力端子

チャネル	しごった		出力端子	
	レジスタ	PWMモード1	PWMモ− F2	
MTU0	MTU0.TGRA	MTIOC0A	MTIOC0A	
	MTU0.TGRB		MTIOC0B	
	MTU0.TGRC	MTIOC0C	MTIOC0C	
	MTU0.TGRD		MTIOC0D	
MTU1	MTU1.TGRA	MTIOC1A	MTIOC1A	
	MTU1.TGRB		MTIOC1B	
MTU2	MTU2.TGRA	MTIOC2A	MTIOC2A	
	MTU2.TGRB		MTIOC2B	
MTU3	MTU3.TGRA	MTIOC3A	設定できません	
	MTU3.TGRB			
	MTU3.TGRC	MTIOC3C		
	MTU3.TGRD			
MTU4	MTU4.TGRA	MTIOC4A		
	MTU4.TGRB			
	MTU4.TGRC	MTIOC4C		
	MTU4.TGRD			

注. PWMモード2のとき、周期を設定したTGRレジスタのPWM出力はできません。



(1) PWM モードの設定手順例

PWM モードの設定手順例を図 20.25 に示します。




図 20.25 PWM モードの設定手順例

(2) PWM モードの動作例

PWM モード1の動作例を図 20.26 に示します。

この図は、TCNT カウンタのクリア要因を TGRA レジスタのコンペアマッチとし、TGRA レジスタの初期 出力値と出力値を Low、TGRB レジスタの出力値を High に設定した場合の例です。

この場合、TGRA レジスタに設定した値が周期となり、TGRB レジスタに設定した値がデューティになります。




図 20.26 PWM モードの動作例

PWM モード2の動作例を図 20.27 に示します。

この図は、MTU0 と MTU1 を同期動作させ、TCNT カウンタのクリア要因を MTU1.TGRB レジスタのコンペアマッチとし、他の TGR レジスタ(MTU0.TGRA ~ MTU0.TGRD, MTU1.TGRA)の初期出力値を Low、出力値を High に設定して 5 相の PWM 波形を出力させた場合の例です。

この場合、MTU1.TGRB レジスタに設定した値が周期となり、他の TGR レジスタに設定した値がデューティになります。




図 20.27 PWM モードの動作例

PWM モード 1 で、デューティ 0%、デューティ 100%の PWM 波形を出力する例を図 20.28 に示します。 この図は、TCNT カウンタのクリア要因を TGRA レジスタのコンペアマッチとし、TGRA レジスタの初期出力値と出力値を Low、TGRB レジスタの出力値を High に設定した場合の例です。




図 20.28 PWM モード動作例

20.3.6 位相計数モード

位相計数モードに設定すると、TCR.TPSC[2:0], CKEG[1:0] ビットの設定にかかわらずカウントクロックには外部クロックが選択され、TCNT カウンタはアップカウンタ / ダウンカウンタとして動作します。ただし、TCR.CCLR[1:0] ビット、TIOR, TIER, TGR レジスタの機能は有効ですので、インプットキャプチャ / コンペアマッチ機能や割り込み機能は使用することができます。

2相エンコーダパルスの入力として使用できます。

TCNT カウンタがアップカウント時、オーバフローが発生すると、対応する TIER.TCIEV ビットが "1" ならば、TCIV 割り込みが発生します。また、ダウンカウント時アンダフローが発生すると、対応する TIER.TCIEU ビットが "1" ならば TCIU 割り込みが発生します。

TSR.TCFD フラグはカウント方向フラグです。TCFD フラグの読み出しにより、TCNT カウンタがアップ カウントしているかダウンカウントしているかを確認することができます。

位相計数モードでは、外部クロック端子 MTCLKA、MTCLKB、MTCLKC、MTCLKD を 2 相エンコーダ パルスの入力端子として使用できます。表 20.47 に外部クロック端子とチャネルの対応を示します。

表 20.47	位相計数モー	ドクロッ	ク入力端子

チャネル	外部クロック端子	
ナヤイル	A相	B相
MTU1	MTCLKA	MTCLKB
MTU2	MTCLKC	MTCLKD

(1) 位相計数モードの設定手順例

位相計数モードの設定手順例を図 20.29 に示します。




図 20.29 位相計数モードの設定手順例

(2) 位相計数モードの動作例

位相計数モードでは、2本の外部クロックの位相差でTCNTカウンタがアップカウント/ダウンカウントします。また、カウント条件により4つのモードがあります。

(a) 位相計数モード1

位相計数モード 1 の動作例を**図 20.30** に、TCNT カウンタのアップカウント / ダウンカウント条件を**表 20.48** に示します。




図 20.30 位相計数モード1の動作例

表20.48 位相計数モード1のアップカウント/ダウンカウント条件

MTCLKA (MTU1) MTCLKC (MTU2)	MTCLKB (MTU1) MTCLKD (MTU2)	動作内容
High		アップカウント
Low	T•	
<u>_</u>	Low	
₹_	High	
High	T	ダウンカウント
Low		
	High	
7_	Low	

(b) 位相計数モード 2

位相計数モード 2 の動作例を**図 20.31** に、TCNT カウンタのアップカウント / ダウンカウント条件を**表 20.49** に示します。




図 20.31 位相計数モード2の動作例

表20.49 位相計数モード2のアップカウント/ダウンカウント条件

MTCLKA (MTU1) MTCLKC (MTU2)	MTCLKB (MTU1) MTCLKD (MTU2)	動作内容
High		カウントしない(Don't care)
Low	₹_	カウントしない(Don't care)
	Low	カウントしない(Don't care)
₹_	High	アップカウント
High	₹_	カウントしない(Don't care)
Low		カウントしない(Don't care)
	High	カウントしない(Don't care)
₹_	Low	ダウンカウント

(c) 位相計数モード3

位相計数モード 3 の動作例を**図 20.32** に、TCNT カウンタのアップカウント / ダウンカウント条件を**表 20.50** に示します。




図 20.32 位相計数モード3の動作例

表20.50 位相計数モード3のアップカウント/ダウンカウント条件

MTCLKA (MTU1) MTCLKC (MTU2)	MTCLKB (MTU1) MTCLKD (MTU2)	動作内容
High		カウントしない (Don't care)
Low	₹_	カウントしない (Don't care)
	Low	カウントしない (Don't care)
₹_	High	アップカウント
High	₹_	ダウンカウント
Low		カウントしない (Don't care)
	High	カウントしない (Don't care)
₹_	Low	カウントしない (Don't care)

(d) 位相計数モード 4

位相計数モード 4 の動作例を**図 20.33** に、TCNT カウンタのアップカウント / ダウンカウント条件を**表 20.51** に示します。




図 20.33 位相計数モード4の動作例

表20.51 位相計数モード4のアップカウント/ダウンカウント条件

MTCLKA (MTU1) MTCLKC (MTU2)	MTCLKB (MTU1) MTCLKD (MTU2)	動作内容
High		アップカウント
Low	₹_	
	Low	カウントしない(Don't care)
₹_	High	
High	₹.	ダウンカウント
Low		
	High	カウントしない(Don't care)
₹_	Low	

(3) 位相計数モード応用例

MTU1 を位相計数モードに設定し、MTU0 と連携してサーボモータの 2 相エンコーダパルスを入力して位置または速度を検出する例を図 20.34 に示します。

MTU1 は位相計数モード 1 に設定し、MTCLKA と MTCLKB にエンコーダパルスの A 相、B 相を入力します。

MTU0.TCNT カウンタを MTU0.TGRC レジスタのコンペアマッチでカウンタクリアとして動作させ、MTU0.TGRA レジスタと MTU0.TGRC レジスタはコンペアマッチ機能で使用して、速度制御周期と位置制御周期を設定します。MTU0.TGRB レジスタはインプットキャプチャ機能で使用し、MTU0.TGRB レジスタと MTU0.TGRD レジスタをバッファ動作させます。MTU0.TGRB レジスタのインプットキャプチャ要因は、MTU1 のカウントクロックとし、2 相エンコーダの 4 逓倍パルスのパルス幅を検出します。

MTU1.TGRA レジスタと MTU1.TGRB レジスタは、インプットキャプチャ機能に設定し、インプットキャプチャ要因は MTU0.TGRA レジスタと MTU0.TGRC レジスタのコンペアマッチを選択し、それぞれの制御 周期時のアップカウンタ / ダウンカウンタの値を格納します。

これにより、正確な位置/速度検出を行うことができます。




図 20.34 位相計数モードの応用例

20.3.7 リセット同期 PWM モード

リセット同期 PWM モードは、MTU3、MTU4 を組み合わせることにより、一方の波形変化点が共通の関係となる PWM 波形(正相・逆相)を 6 相出力します。

リセット同期 PWM モードに設定すると、MTIOC3B、MTIOC3D、MTIOC4A、MTIOC4C、MTIOC4B、および MTIOC4D 端子は PWM 出力端子となり、MTU3.TCNT カウンタはアップカウンタとして機能します。 PWM 出力端子を表 20.52 に、レジスタの設定を表 20.53 に示します。

表 20.52 リセット同期 PWM モード時の出力端子

チャネル	出力端子	説明
MTU3	MTIOC3B	PWM出力端子1
	MTIOC3D	PWM出力端子1'(PWM出力1の逆相波形)
MTU4	MTIOC4A	PWM出力端子2
	MTIOC4C	PWM出力端子2' (PWM出力2の逆相波形)
	MTIOC4B	PWM出力端子3
	MTIOC4D	PWM出力端子3' (PWM出力3の逆相波形)

表20.53 リセット同期PWMモード時のレジスタ設定

レジスタ	設定内容
MTU3.TCNT	"0000h"を初期設定
MTU4.TCNT	"0000h"を初期設定
MTU3.TGRA	MTU3.TCNTのカウント周期を設定
MTU3.TGRB	MTIOC3B、MTIOC3D端子より出力されるPWM波形の変化点を設定
MTU4.TGRA	MTIOC4A、MTIOC4C端子より出力されるPWM波形の変化点を設定
MTU4.TGRB	MTIOC4B、MTIOC4D端子より出力されるPWM波形の変化点を設定

(1) リセット同期 PWM モードの設定手順例

リセット同期 PWM モードの設定手順例を図 20.35 に示します。




図 20.35 リセット同期 PWM モードの設定手順例

(2) リセット同期 PWM モードの動作例

リセット同期 PWM モードの動作例を図 20.36 に示します。

リセット同期 PWM モードでは、MTU3.TCNT カウンタと MTU4.TCNT カウンタはアップカウンタとして動作します。MTU3.TCNT カウンタが MTU3.TGRA レジスタとコンペアマッチするとカウンタはクリアされ "0000h" からカウントアップを再開します。PWM 出力端子は、それぞれ MTU3.TGRB、MTU4.TGRA、MTU4.TGRB レジスタのコンペアマッチおよびカウンタクリアが発生する度にトグル出力を行います。




図 20.36 リセット同期 PWM モードの動作例(TOCR1 レジスタの OLSN = 1、OLSP = 1 に設定した場合)

20.3.8 相補 PWM モード

相補 PWM モードでは、出力する PWM 波形にデッドタイムを設定できます。デッドタイムとは、アーム 短絡を防止するために上下アームトランジスタを両方とも非アクティブレベルにする期間のことです。

MTU3、MTU4 を組み合わせることによりデッドタイムを設定した PWM 波形(正相・逆相)を 6 相出力します。また、デッドタイムがない PWM 波形を出力することもできます。

相補 PWM モードに設定すると、MTIOC3B、MTIOC3D、MTIOC4A、MTIOC4B、MTIOC4C、MTIOC4D 端子は PWM 出力端子となり、MTIOC3A 端子は PWM 周期に同期したトグル出力として設定することが可能です。

また、MTU3.TCNT カウンタと MTU4.TCNT カウンタはアップ / ダウンカウンタとして機能します。 使用される PWM 出力端子を表 20.54 に、使用するレジスタの設定を表 20.55 に示します。 また、PWM 出力を外部信号により直接 OFF する機能が、ポートの機能としてサポートされています。

表20.54 相補PWMモード時の出力端子

チャネル	出力端子	説明
MTU3	MTIOC3A	PWM周期に同期したトグル出力(または入出力ポート)
	MTIOC3B	PWM出力端子1
	MTIOC3C	入出カポート ^(注1)
	MTIOC3D	PWM出力端子1'(PWM出力1の逆相波形出力)
MTU4	MTIOC4A	PWM出力端子2
	MTIOC4C	PWM出力端子2'(PWM出力2の逆相波形出力)
	MTIOC4B	PWM出力端子3
	MTIOC4D	PWM出力端子3'(PWM出力3の逆相波形出力)

注1. MTIOC3C端子は相補PWMモード時、タイマ入出力端子に設定しないでください。

表 20.55 相補 PWMモード時のレジスタ設定

チャネル	カウンタ/ レジスタ	説明	CPUからの読み出し/書き込み
MTU3	MTU3.TCNT	デッドタイムレジスタに設定した値からカウント アップスタート	TRWER レジスタの設定 (注1) によりマスク可能
	MTU3.TGRA	MTU3.TCNTの上限値を設定 (キャリア周期の1/2+ デッドタイム)	TRWER レジスタの設定 (注1) によりマスク可能
	MTU3.TGRB	PWM出力1のコンペアレジスタ	TRWER レジスタの設定 (注1) によりマスク可能
	MTU3.TGRC	MTU3.TGRAのバッファレジスタ	読み出し/書き込み可能
	MTU3.TGRD	PWM出力1/MTU3.TGRBのバッファレジスタ	読み出し/書き込み可能
MTU4	MTU4.TCNT	0000h を初期設定しカウントアップスタート	TRWER レジスタの設定 (注1) によりマスク可能
	MTU4.TGRA	PWM出力2のコンペアレジスタ	TRWER レジスタの設定 (注1) によりマスク可能
	MTU4.TGRB	PWM出力3のコンペアレジスタ	TRWER レジスタの設定 (注1) によりマスク可能
	MTU4.TGRC	PWM出力2/MTU4.TGRAのバッファレジスタ	読み出し/書き込み可能
	MTU4.TGRD	PWM出力3/MTU4.TGRBのバッファレジスタ	読み出し/書き込み可能
タイマデッドタイムデータ レジスタ(TDDR)		MTU4.TCNTとMTU3.TCNTのオフセット値(デッドタイムの値)を設定	TRWER レジスタの設定 (注1) によりマスク可能
タイマ周期データレジスタ (TCDR)		MTU4.TCNTの上限値の値を設定(キャリア周期の 1/2)	TRWER レジスタの設定 (注1) によりマスク可能
タイマ周期バッファレジス タ(TCBR)		TCDR レジスタのバッファレジスタ	読み出し/書き込み可能
サブカウンタ(TCNTS)		デッドタイム生成のためのサブカウンタ	読み出しのみ可能
テンポラリレジスタ1 (TEMP1)		PWM出力1/MTU3.TGRBのテンポラリレジスタ	読み出し/書き込み不可
テンポラリレジスタ2 (TEMP2)		PWM出力2/MTU4.TGRAのテンポラリレジスタ	読み出し/書き込み不可
テンポラリレジスタ3 (TEMP3)		PWM出力3/MTU4.TGRBのテンポラリレジスタ	読み出し/書き込み不可

注1. TRWER レジスタ (タイマリードライト許可レジスタ) の設定によりアクセスの許可/禁止が可能です。





図 20.37 相補 PWM モード時の MTU3、MTU4 ブロック図

(1) 相補 PWM モードの設定手順例

相補 PWM モードの設定手順例を図 20.38 に示します。



- [1] TSTR.CST3, CST4ビットを"0"にし、TCNTカウンタのカウント動作を 停止してください。相補PWMモードの設定はMTU3.TCNT, MTU4.TCNT カウンタが停止した状態で行ってください。
- [2] Pmn端子機能制御レジスタとポートI/Oレジスタの設定をしてください。
- [3] TCR.TPSC[2:0]ビットとCKEG[1:0]ビットでMTU3、MTU4に同一のカウンタクロックソースとクロックエッジを設定してください。 TCR.CCLR[2:0]ビットは相補PWMモードの動作中に他チャネルからの同期クリアで再スタートさせる場合のみ同期クリアを設定してください。
- [4] ブラシレスDCモータ用の制御をする場合、TGCR.BDCビットを設定し、フィードバック信号の入力元と出力のチョッピングまたはゲート信号直接出力を設定してください。
- [5] MTU3.TCNTカウンタにはデッドタイムを設定してください。 MTU4.TCNTカウンタは"0000h"としてください。
- [6] 相補PWMモードの動作中に他チャネルからの同期クリアで再スタートさせる場合のみ設定してください。このときTSYRレジスタでMTU3、MTU4と同期クリア発生するチャネルを同期させてください。
- [7] 出力するPWMデューティをコンペアレジスタ(MTU3.TGRB, MTU4.TGRA, MTU4.TGRB)とバッファレジスタ(MTU3.TGRD, MTU4.TGRC, MTU4.TGRD)に設定します。バッファレジスタとコンペアレジスタには、同じ値を設定してください。
- [8] デッドタイムを生成しない場合のみ設定してください。TDERレジスタで デッドタイムを生成しないを選択します。
- [9] TDDRレジスタにデッドタイムを設定し、TCDR, TCBRレジスタにキャリア周期の1/2を、MTU3.TGRAレジスタとMTU3.TGRCレジスタにキャリア周期の1/2にデッドタイム分加えた値を設定してください。デッドタイムを生成しない設定をした場合は、TDDRレジスタに"1"、MTU3.TGRAレジスタとMTU3.TGRCレジスタにキャリア周期の1/2 + 1を設定してください。
- [10] TOCR1.PSYEビットでPWM周期に同期したトグル出力の許可/禁止を選択し、OLSP、OLSNビットでPWM出力レベルを設定してください。MTU.TOCR2、TOLBRレジスタにより、PWM出力レベルの設定をバッファ動作で行う場合は、「PWM出力レベルの設定をバッファ動作で行う場合の設定手順例」を参照してください。
- [11] MTU3.TMDRレジスタで相補PWMモードと必要に応じてTGRAレジスタとTGRCレジスタのバッファ動作(BFA = 1)とTGRBレジスタとTGRDレジスタのバッファ動作(BFB = 1)を選択してください。MTU4.TMDRレジスタには設定しないでください。
- [12] TOERレジスタでPWM波形出力端子の出力の許可/禁止を設定してください。
- [13] TSTR.CST3, CST4ビットを同時に"1"にして、カウント動作を開始してください。

図 20.38 相補 PWM モードの設定手順例

(2) 相補 PWM モードの動作概要

相補 PWM モードでは、6 相(正相 3 本、逆相 3 本)の PWM 出力が可能です。**図 20.39** に相補 PWM モードのカウンタ動作を示します。**図 20.40** に相補 PWM モード動作例を示します。

(a) カウンタの動作

相補 PWM モードでは、MTU3.TCNT, MTU4.TCNT カウンタおよび TCNTS カウンタの 3 本のカウンタが アップダウンカウント動作を行います。

MTU3.TCNT カウンタは、相補 PWM モードに設定され TSTR.CST ビットが "0" のとき、TDDR レジスタ に設定された値が自動的に初期値として設定されます。

CST ビットが "1" に設定されると、MTU3.TGRA レジスタに設定された値までアップカウント動作を行い、MTU3.TGRA レジスタと一致するとダウンカウントに切り替わります。その後、TDDR レジスタと一致するとアップカウントに切り替わり、この動作を繰り返します。

また、MTU4.TCNT カウンタは、初期値として"0000h"を設定します。

CST ビットが "1" に設定されると、MTU3.TCNT カウンタに同期して動作しアップカウントを行い、TCDR レジスタと一致するとダウンカウントに切り替わります。この後、"0000h" と一致するとアップカウントに切り替わり、この動作を繰り返します。

TCNTS カウンタは、読み出しのみ可能なカウンタです。初期値を設定する必要はありません。

MTU3 と MTU4 の TCNT カウンタがアップダウンカウント時、MTU3.TCNT カウンタが TCDR レジスタ と一致するとダウンカウントを開始し、TCNTS カウンタが TCDR レジスタと一致するとアップカウントに 切り替わります。また、MTU3.TGRA レジスタと一致すると "0000h" になります。

MTU3.TCNT、MTU4.TCNT カウンタがダウンカウント時、MTU4.TCNT カウンタが TDDR レジスタと一致するとアップカウントを開始し、TCNTS カウンタが TDDR レジスタと一致するとダウンカウントに切り替わります。また、"0000h" に一致すると TCNTS カウンタは MTU3.TGRA レジスタの値が設定されます。

TCNTS カウンタは、カウント動作をしている期間だけ PWM デューティが設定されているコンペアレジスタおよびテンポラリレジスタと比較されます。




図 20.39 相補 PWM モードのカウンタ動作

(b) レジスタの動作

相補 PWM モードでは、コンペアレジスタ、バッファレジスタおよびテンポラリレジスタの9本のレジスタを使用して PWM 出力のデューティ制御を行います。図 20.40 に相補 PWM モードの動作例を示します。

PWM 出力を行うためにカウンタと比較されているレジスタが、MTU3.TGRB, MTU4.TGRA, MTU4.TGRB レジスタです。これらのレジスタとカウンタが一致すると TOCR1.OLSN, OLSP ビットで設定した値が PWM 出力端子から出力されます。

これらのコンペアレジスタのバッファレジスタが、MTU3.TGRD, MTU4.TGRC, MTU4.TGRD レジスタです。

また、バッファレジスタとコンペアレジスタの間にはテンポラリレジスタがあります。テンポラリレジスタは、CPU からアクセスできません。

コンペアレジスタのデータを変更するためには、対応するバッファレジスタに変更するデータを書き込んでください。バッファレジスタは、常時読み出し/書き込みが可能です。

バッファレジスタのデータを書き換える場合は、最後に必ず MTU4.TGRD レジスタへの書き込みを行い、バッファレジスタからテンポラリレジスタへのデータ転送を許可してください。このとき、タイマ周期レジスタのバッファレジスタとして動作する TCBR レジスタ、MTU3.TGRC レジスタからテンポラリレジスタへの転送も許可されます。転送は5本すべてのテンポラリレジスタ同時に行われます。

Ta 区間で転送を許可すると、バッファレジスタに書き込まれたデータはすぐにテンポラリレジスタに転送されます。また Tb1 区間と Tb2 区間では、テンポラリレジスタには転送されません。この区間で転送を許可されたデータは区間が終了後、テンポラリレジスタに転送されます。

テンポラリレジスタに転送された値は、Tb1 区間が終了したとき(TCNTS カウンタがアップカウント時に MTU3.TGRA レジスタと一致したとき)、または Tb2 区間が終了したとき(TCNTS カウンタがダウンカウント時に "0000h" と一致したとき)にコンペアレジスタに転送されます。テンポラリレジスタからコンペアレジスタに転送するタイミングは、TMDR.MD[3:0] ビットで選択できます。図 20.40 は、谷で変更するモードを選択した例です。

テンポラリレジスタへのデータの転送が行われない Tb(図 20.40 では Tb2)区間では、テンポラリレジスタは、コンペアレジスタと同じ機能を持ち、カウンタと比較されます。このため、この区間では、1 相の出力に対して 2 本のコンペアマッチレジスタを持つことになり、コンペアレジスタには変更前のデータ、テンポラリレジスタには新しく変更するデータが入っています。この区間では、MTU3.TCNT, MTU4.TCNT カウンタおよび TCNTS カウンタの 3 本、カウンタとコンペアレジスタ、テンポラリレジスタの各 2 本のレジスタが比較され、PWM 出力を制御します。




図 20.40 相補 PWM モード動作例

(c) 初期設定

相補 PWM モードでは、初期設定の必要なレジスタが 6 本あります。また、デッドタイム生成の有無を設定するレジスタが 1 本あります(デッドタイムを生成しない場合のみ設定してください)。

TMDR.MD[3:0] ビットで相補 PWM モードに設定する前に、次のレジスタの初期値を設定してください。 MTU3.TGRC レジスタは MTU3.TGRA レジスタのバッファレジスタとして動作し、PWM 周期の 1/2 + デッドタイム Td を設定します。 TCBR レジスタは、TCDR レジスタのバッファレジスタとして動作し、PWM 周期の 1/2 を設定します。また、TDDR レジスタには、デッドタイム Td を設定します。

デッドタイムを生成しない場合は、TDER.TDER ビットを "0" に設定し、MTU3.TGRC, MTU3.TGRA レジスタには、PWM 周期の 1/2+1 を、TDDR レジスタには "1" を設定します。

バッファレジスタ MTU3.TGRD, MTU4.TGRC, MTU4.TGRD レジスタの 3 本には、それぞれ PWM デューティの初期値を設定します。

TDDR レジスタを除く 5 本のバッファレジスタに設定した値は、相補 PWM モードに設定すると同時にそれぞれ対応するコンペアレジスタに転送されます。

また、MTU4.TCNT カウンタは、相補 PWM モードに設定する前に "0000h" に設定してください。

表20.56 初期設定の必要なレジスタとカウンタ

レジスタ/カウンタ	設定値
MTU3.TGRC	PWM周期の1/2 + デッドタイムTd (TDERでデッドタイム生成をなしに設定した場合はPWM周期の1/2+1)
TDDR	デッドタイムTd(TDERでデッドタイム生成をなしに設定した場合1)
TCBR	PWM周期の1/2
MTU3.TGRD, MTU4.TGRC, MTU4.TGRD	各相のPWMデューティの初期値
MTU4.TCNT	0000h

注. MTU3.TGRC レジスタの設定値は、TCBR レジスタに設定するPWM周期の1/2の値とTDDR レジスタに設定するデッドタイム Tdの値の和としてください。ただし、TDER レジスタでデッドタイム生成をなしに設定した場合は、PWM周期の1/2+1 としてください。

(d) PWM 出力レベルの設定

相補 PWM モードでは、PWM 出力の出力レベルを TOCR1.OLSN, OLSP ビット、または、TOCR2.OLS1P ~ OLS3P, OLS1N ~ OLS3N ビットで設定します。

出力レベルは、6相出力の正相の3相、逆相の3相ごとに設定できます。 なお、出力レベルの設定/変更は、相補PWMモードを解除した状態で行ってください。

(e) デッドタイムの設定

相補 PWM モードでは、PWM 出力にデッドタイムを設定できます。

デッドタイムは、TDDR レジスタに設定します。TDDR レジスタに設定した値が、MTU3.TCNT カウンタのカウンタスタート値となり、MTU3.TCNT カウンタと MTU4.TCNT カウンタのデッドタイムを生成します。TDDR レジスタの内容変更は、相補 PWM モードを解除した状態で行ってください。

(f) デッドタイムを生成しない設定

デッドタイムを生成しない設定は、TDER.TDER ビットを "0" に設定します。TDER レジスタは、"1" を読み出し後、"0" を書いたときのみ、"0" に設定できます。

MTU3.TGRA, TGRC レジスタには PWM 周期の 1/2 + 1 を設定し、TDDR レジスタには "1" を設定します。 デッドタイムを生成しない設定にすると、デッドタイムなしの PWM 波形を出力できます。 **図 20.41** に デッドタイムを生成しない場合の動作例を示します。




図 20.41 デッドタイムを生成しない場合の動作例

(g) PWM 周期の設定

相補 PWM モードでは、PWM 周期を MTU3.TCNT カウンタの上限値を設定する MTU3.TGRA レジスタと MTU4.TCNT カウンタの上限値を設定する TCDR レジスタの 2 つのレジスタに設定します。これらの 2 つのレジスタの関係は、次の関係になるよう設定してください。

デッドタイム生成あり: MTU3.TGRA の設定値 = TCDR の設定値 + TDDR の設定値 = TCDR の設定値 + TDDR の設定値 = TCDR の設定値 + 1

TCDR レジスタと TDDR レジスタの関係が、次の関係になるように設定してください。 TCDR の設定値 > TDDR の設定値 × 2 + 2

また、MTU3.TGRA, TCDR レジスタの設定は、バッファレジスタの MTU3.TGRC, TCBR レジスタに値を 設定することで行ってください。MTU4.TGRD レジスタへの書き込みを行い転送を許可すると、 MTU3.TGRC, TCBR レジスタに設定した値は、TMDR.MD[3:0] ビットで選択した転送タイミングで MTU3.TGRA, TCDR レジスタに同時に転送されます。 変更した PWM 周期は、データ更新が山で行われる場合は次の周期から、谷で行われる場合はその周期から反映されます。 図 20.42 に PWM 周期を山で変更する場合の動作例を示します。

なお、各バッファレジスタのデータの更新方法については、次の「(h) レジスタデータの更新」の項を 参照してください。




図 20.42 PWM 周期の変更例

(h) レジスタデータの更新

相補 PWM モードでは、コンペアレジスタのデータを更新する場合はバッファレジスタを使用します。更新データは、バッファレジスタに常時書き込むことができます。また、バッファレジスタを持った動作中に変更可能なレジスタは、PWM デューティ用および PWM 周期用の 5 本あります。

これらのレジスタとバッファレジスタの間には、それぞれテンポラリレジスタがあります。サブカウンタTCNTS カウンタがカウント動作していない期間では、バッファレジスタのデータが更新されるとテンポラリレジスタの値も書き換ります。TCNTS カウンタがカウント動作中は、バッファレジスタからテンポラリレジスタへの転送は行われず、TCNTS カウンタが停止後、バッファレジスタに書かれている値が転送されます。

テンポラリレジスタの値は、TMDR.MD[3:0] ビットで設定したデータ更新タイミングでコンペアレジスタ へ転送されます。図 20.43 に相補 PWM モードのデータ更新例を示します。この図は、カウンタの山と谷の 両方でデータが更新されるモードの例です。

また、バッファレジスタのデータを書き換える場合は、最後に MTU4.TGRD レジスタへの書き込みを行ってください。バッファレジスタからテンポラリレジスタへのデータ転送は、MTU4.TGRD レジスタに書き込みした後、5 本すべてのレジスタ同時に行われます。

なお、5 本すべてのレジスタの更新を行わない場合、または MTU4.TGRD レジスタのデータを更新しない場合も、更新するレジスタのデータを書き込んだ後、MTU4.TGRD レジスタに書き込み動作を行ってください。またこのとき、MTU4.TGRD レジスタに書き込むデータは、書き込み動作以前と同じデータを書き込んでください。




図 20.43 相補 PWM モードのデータ更新例

(i) 相補 PWM モードの初期出力

相補 PWM モードでは、TOCR1.OLSN, OLSP ビットの設定または、TOCR2.OLS1N \sim OLS3N, OLS1P \sim OLS3P ビットの設定で、初期出力が決まります。

この初期出力は、PWM 出力の非アクティブレベルで、TMDR レジスタで相補 PWM モードを設定してから MTU4.TCNT カウンタが TDDR レジスタに設定された値より大きくなるまで出力されます。図 20.44 に相補 PWM モードの初期出力例を示します。

また、PWM デューティの初期値が TDDR レジスタの値より小さい場合の波形例を図 20.45 に示します。




図 20.44 相補 PWM モードの初期出力例(1)




図 20.45 相補 PWM モードの初期出力例(2)

(j) 相補 PWM モードの PWM 出力生成方法

相補 PWM モードでは、6 相(正相 3 本、逆相 3 本)の PWM 波形を出力します。出力する PWM 波形に デッドタイムを設定できます。

PWM 波形は、カウンタとコンペアレジスタのコンペアマッチが発生したとき、タイマアウトプットコントロールレジスタで選択した出力レベルが出力されることで生成されます。また、TCNTS カウンタがカウント動作する期間では、デューティ 0% ~ 100% まで連続した PWM 出力を作るため、コンペアレジスタの値とテンポラリレジスタの値が同時に比較されます。このとき、ON、OFF のコンペアマッチが発生するタイミングが前後することがありますが、デッドタイムを確保し正相 / 逆相の ON 時間が重ならないようにするため、各相を OFF するコンペアマッチが優先されます。図 20.46 ~図 20.48 に相補 PWM モードの波形生成例を示します。

正相 / 逆相の OFF タイミングは、実線のカウンタとのコンペアマッチで生成され、ON タイミングは、実線のカウンタからデッドタイム分遅れて動作している点線のカウンタとのコンペアマッチで生成されます。ここで、T1 期間では、逆相を OFF する a のコンペアマッチが最優先され、a より先に発生したコンペアマッチは無視されます。また、T2 期間では、正相を OFF する c のコンペアマッチが最優先され、c より先に発生したコンペアマッチは無視されます。

また、**図 20.46** に示すように通常の場合のコンペアマッチは、 $a \to b \to c \to d$ (または $c \to d \to a' \to b'$) の順番で発生します。

コンペアマッチが $a \to b \to c \to d$ の順番からはずれる場合は、逆相の OFF されている時間がデッドタイムの 2 倍より短いため、正相が ON しないことを示します。または $c \to d \to a' \to b'$ の順番からはずれる場合は、正相の OFF されている時間がデッドタイムの 2 倍より短いため、逆相が ON しないことを示します。 図 20.47 に示すように a のコンペアマッチの次に c のコンペアマッチが先に発生した場合は、b のコンペアマッチを無視して d のコンペアマッチで、逆相を ON します。これは、正相の ON タイミングである b の

アマッチを無視して d のコンペアマッチで、逆相を ON します。これは、正相の ON タイミングである b のコンペアマッチより正相の OFF である c のコンペアマッチが先に発生することにより、正相を OFF することが優先されるためです(ゆえに正相は OFF から OFF のため波形は変化しません)。

同様に、図 20.48 に示す例では、逆相の ON タイミングである d のコンペアマッチより逆相の OFF である a' のコンペアマッチが先に発生することにより、逆相を OFF することが優先されます。このため、逆相は ON しません。

このように、相補 PWM モードでは、OFF するタイミングのコンペアマッチが優先され、ON するタイミングのコンペアマッチが OFF より先に発生しても無視されます。




図 20.46 相補 PWM モード波形出力例(1)




図 20.47 相補 PWM モード波形出力例(2)




図 20.48 相補 PWM モード波形出力例(3)

(k) 相補 PWM モードのデューティ比 0%、100% 出力

相補 PWM モードでは、デューティ比 0%、100% の PWM 出力を任意に出力可能です。図 20.49 \sim 図 20.53 に出力例を示します。

デューティ比 100% 出力は、データレジスタの値を "0000h" に設定すると出力されます。このときの波形は、正相が 100% ON 状態の波形です。また、デューティ比 0% 出力は、データレジスタの値を MTU3.TGRA レジスタの値と同じ値を設定すると出力されます。このときは、正相が 100% OFF 状態の波形です。

このとき、コンペアマッチは ON、OFF 同時に発生しますが、同じ相の ON するコンペアマッチと OFF するコンペアマッチが同時に発生すると、両方のコンペアマッチとも無視され波形は変化しません。




図 20.49 相補 PWM モード 0%、100% 波形出力例(1)




図 20.50 相補 PWM モード 0%、100% 波形出力例(2)




図 20.51 相補 PWM モード 0%、100% 波形出力例 (3)




図 20.52 相補 PWM モード 0%、100% 波形出力例(4)




図 20.53 相補 PWM モード 0%、100% 波形出力例(5)

(I) PWM 周期に同期したトグル出力

相補 PWM モードでは、TOCR1.PSYE ビットを "1" にすることにより PWM 出力端子から PWM 周期に同期したトグル出力が可能です。トグル出力の波形例を図 20.54 に示します。

この出力は、MTU3.TCNT カウンタと MTU3.TGRA レジスタのコンペアマッチと MTU4.TCNT カウンタと "0000h" のコンペアマッチでトグルを行います。

このトグル出力の出力端子は、MTIOC3A端子です。また、初期出力はHigh出力です。




図 20.54 PWM 出力に同期したトグル出力波形例

(m) 他のチャネルによるカウンタクリア

相補 PWM モード時、TSYR レジスタにより他のチャネルとの同期モードに設定し、また MTU3.TCR.CCLR[2:0] ビットで同期クリアを選択することにより他のチャネルの要因で MTU3.TCNT, MTU4.TCNT カウンタおよび TCNTS カウンタをクリアすることが可能です。

図 20.55 に動作例を示します。

この機能を使うことによって、外部信号によるカウンタクリアおよび再スタートが可能です。




図 20.55 他のチャネルに同期したカウンタクリア

(n) 相補 PWM モードでの同期カウンタクリア時出力波形制御

TWCR.WRE ビットを"1"に設定することにより、相補 PWM モードの谷の Tb 区間(Tb2 区間)で同期カウンタクリアが起こった場合の初期出力を抑止することができます。これにより、同期カウンタクリア時の急激なデューティ比の変化を抑止することができます。

TWCR.WRE ビットを "1" に設定することで初期出力を抑止することができるのは、同期クリアが図 20.56 の⑩、⑪のような Tb2 区間で入ってきたときのみです。それ以外のタイミングで同期クリアが起こった場合は、TOCR1.OLSN, OLSP ビットで設定した初期値が出力されます。また、Tb2 区間であっても、図 20.56 の①で示すカウンタスタート直後の初期出力期間で同期クリアが起こった場合には、初期出力の抑止は行いません。

MTU3、MTU4 のカウンタクリア要因は MTU0 ~ MTU2 からの同期クリアです。




図 20.56 同期カウンタクリアタイミング

• 相補 PWM モードでの同期カウンタクリア時出力波形制御の設定手順例

相補 PWM モードでの同期カウンタクリア時出力波形制御の設定手順例を図 20.57 に示します。




図 20.57 相補 PWM モードでの同期カウンタクリア時出力波形制御の設定手順例

• 相補 PWM モードでの同期カウンタクリア時出力波形制御動作例

図 20.58 \sim 図 20.61 に、TWCR.WRE ビットを "1" に設定した状態で MTU を相補 PWM 動作させ、同期カウンタクリアをした場合の動作例を示します。ここで、図 20.58 \sim 図 20.61 の同期カウンタクリアのタイミングは、それぞれ図 20.56 の③、⑥、⑧、⑪で示したタイミングです。




図 20.58 アップカウント中のデッドタイム時に同期クリアが発生した場合 (図 20.56 のタイミング③、TWCR.WRE ビット = 1)




図 20.59 山の Tb 区間で同期クリアが発生した場合 (図 20.56 のタイミング⑥、TWCR.WRE ビット = 1)




図 20.60 ダウンカウント中のデッドタイム時に同期クリアが発生した場合 (図 20.56 のタイミング®、TWCR.WRE ビット = 1)




図 20.61 谷の Tb 区間で同期クリアが発生した場合 (図 20.56 のタイミング⑪、TWCR.WRE ビット = 1)

(o) MTU3.TGRA レジスタのコンペアマッチによるカウンタクリア

相補 PWM モードでは、TWCR.CCE ビットを設定することにより、MTU3.TGRA レジスタのコンペアマッチで MTU3.TCNT カウンタ、MTU4.TCNT カウンタおよび TCNTS カウンタをクリアすることが可能です。 図 20.62 に動作例を示します。

- 注. 相補 PWM モード1(山で転送)でのみ使用してください。
- 注. 他のチャネルとの同期クリア機能に設定しないでください。(TSYR.SYNCn ビット($n=0\sim4$)を "1" に設定しないでください)
- 注. PWM デューティ比は、"0000h" を設定しないでください。
- 注. TOCR1.PSYE ビットを "1" に設定しないでください。




図 20.62 MTU3.TGRA レジスタのコンペアマッチにおけるカウンタクリアの動作例

(p) AC 同期モータ (ブラシレス DC モータ) の駆動波形出力例

相補 PWM モードでは、TGCR レジスタを使ってブラシレス DC モータを簡単に制御することができます。 図 20.63 ~図 20.66 に TGCR レジスタを使用したブラシレス DC モータの駆動波形例を示します。

3 相ブラシレス DC モータの出力相の切り替えに、ホール素子などで検出した外部信号で行う場合、TGCR.FB ビットを"0"に設定します。この場合、磁極位置を示す外部信号を MTU0 のタイマ入力端子 MTIOC0A、MTIOC0B、MTIOC0C 端子に入力します。MTIOC0A、MTIOC0B、MTIOC0C 端子の 3 つの端子にエッジが発生すると、出力の ON/OFF が自動的に切り替わります。

TGCR.FB ビットが "1" の場合は、TGCR.UF, VF, WF ビットの各ビットに "0" または "1" を設定すると、出力の ON/OFF が切り替わります。

駆動波形の出力は、相補 PWM モードの 6 相 PWM 出力端子から出力されます。

この 6 相出力は TGCR.N ビットまたは TGCR.P ビットを "1" に設定することにより、ON 出力時、相補 PWM モードの出力を使用し、チョッピング出力を行うことが可能です。TGCR.N ビットまたは TGCR.P ビットが "0" の場合は、レベル出力になります。

また、6 相出力のアクティブレベル (ON 出力時レベル) は、TGCR.N ビットまたは TGCR.P ビットの設定にかかわらず、TOCR1.OLSN, TOCR1.OLSP ビットで設定できます。




図 20.63 外部入力による出力相の切り替え動作例(1)




図 20.64 外部入力による出力相の切り替え動作例(2)




図 20.65 UF、VF、WF ビット設定による出力相の切り替え動作例(1)




図 20.66 UF、VF、WF ビット設定による出力相の切り替え動作例(2)

(q) A/D 変換開始要求の設定

相補 PWM モード時、A/D 変換の開始要求は MTU3.TGRA レジスタのコンペアマッチ、MTU4.TCNT カウンタのアンダフロー(谷)、MTU3、MTU4 以外のチャネルのコンペアマッチを使用して行うことが可能です。

MTU3.TGRA レジスタのコンペアマッチを使用して開始要求を設定すると、MTU3.TCNT カウンタの山で A/D 変換を開始させることができます。

A/D 変換の開始要求は、TIER.TTGE ビットを "1" にすることで設定できます。MTU4.TCNT カウンタのアンダフロー(谷)の A/D 変換の開始要求は、MTU4.TIER.TTGE2 ビットを "1" にすることで設定できます。

(3) 相補 PWM モードの割り込み間引き機能

MTU3 と MTU4 の TGIA3 (山の割り込み)、および TCIV4 (谷の割り込み) は、TITCR レジスタを設定することにより、最大で 7 回まで割り込みを間引くことが可能です。

TBTER レジスタを設定することにより、バッファレジスタからテンポラリレジスタ/コンペアレジスタへの転送を連動して間引くことが可能です。バッファレジスタとの連動については、「(c) 割り込み間引きと連動したバッファ転送制御」を参照してください。

TADCR レジスタを設定することにより、A/D 変換開始要求ディレイド機能の A/D 変換開始要求を連動して間引くことが可能です。A/D 変換開始要求ディレイド機能との連動については「20.3.9 A/D 変換開始要求ディレイド機能」を参照してください。

TITCR レジスタの設定は、MTU3.TIER、MTU4.TIER レジスタの設定で TGIA3 と TCIV4 割り込み要求を禁止した状態、かつコンペアマッチが発生しない状態、かつコンペアマッチによる TGIA3、TGIA4 割り込み要求が発生しない状態で行ってください。また、間引き回数の変更前に、TITCR.T3AEN, T4VEN ビットを"0"にして、間引きカウンタをクリアしてください。

(a) 割り込み間引き機能の設定手順例

割り込み間引き機能の設定手順例を図 20.67 に示します。また、割り込み間引き回数の変更可能期間を図 20.68 に示します。




図 20.67 割り込み間引き機能の設定手順例




図 20.68 割り込み間引き回数の変更可能期間

(b) 割り込み間引き機能の動作例

TITCR.T3ACOR[2:0] ビットで割り込みの間引き回数を 3 回に設定し、TITCR.T3AEN ビットを "1" に設定した場合の、MTU3.TGIA 割り込み間引きの動作例を図 20.69 に示します。




図 20.69 割り込み間引き機能の動作例

(c) 割り込み間引きと連動したバッファ転送制御

TBTER.BTE[1:0] ビットを設定することで、相補 PWM モード時、バッファレジスタからテンポラリレジスタへのバッファ転送をする / しない、または割り込み間引きと連動する / しないを選択することが可能です。

バッファ転送を抑止する設定(TBTER.BTE[1:0] = 01b) にした場合の動作例を**図 20.70** に示します。設定期間中は、バッファレジスタからテンポラリレジスタへの転送を行いません。

バッファ転送を割り込み間引きと連動する設定(TBTER.BTE[1:0] = 10b)にした場合の動作例を図 20.71 に示します。この設定にした場合、バッファ転送許可期間内にバッファレジスタへの書き込みを行った場合は、バッファレジスタからテンポラリレジスタへのバッファ転送を即時に行います。バッファ転送許可期間外でバッファレジスタへの書き込みを行った場合は、次のバッファ転送許可期間が始まるタイミングで、バッファレジスタからテンポラリレジスタへのバッファ転送を行います。

なお、TITCR.T3AEN ビットを "1" に設定した場合、TITCR.T4VEN ビットを "1" に設定した場合、TITCR.T3AEN ビットと TITCR.T4VEN ビットをともに "1" に設定した場合で、それぞれバッファ転送許可期間が異なります。TITCR.T3AEN ビットと TITCR.T4VEN ビットの設定とバッファ転送許可期間の関係を図 20.72 に示します。

注. 本機能は、割り込み間引き機能と組み合わせて使用してください。

割り込み間引きが禁止のとき(TITCR.T3AEN、T4VEN ビットを "0" に設定したとき、または TITCR レジスタの間引き回数設定ビット(T3ACOR[2:0], T4VCOR[2:0])を "000b" に設定したとき)は、バッファ転送を割り込み間引きと連動しない設定(TBTER.BTE[1] ビットを "0" に設定)してください。

割り込み間引きが禁止のときに、バッファ転送を割り込み間引きと連動する設定にした場合、バッファ転送は行われません。




図 20.70 バッファ転送を抑止する設定(TBTER.BTE[1:0] ビット = 01b) にした場合の動作例




図 20.71 バッファ転送を割り込み間引きと連動する設定(TBTER.BTE[1:0] ビット = 10b) にした場合の 動作例




図 20.72 TITCR.T3AEN, T4VEN ビットの設定とバッファ転送許可期間の関係

(4) 相補 PWM モードの出力保護機能

相補 PWM モードの出力は、次の保護機能をもっています。

(a) レジスタ、カウンタの誤書き込み防止機能

モードレジスタ、コントロールレジスタ、コンペアレジスタおよびカウンタは、TRWER.RWE ビットの設定により CPU からのアクセスの許可 / 禁止を選択することが可能です。対象となるレジスタは MTU3 および MTU4 のレジスタの一部が対象となっており、次のレジスタに適用されます。

MTU3.TCR および MTU4.TCR、MTU3.TMDR および MTU4.TMDR、MTU3.TIORH および MTU4.TIORH、MTU3.TIORL および MTU4.TIORL、MTU3.TIER および MTU4.TER、MTU3.TCNT および MTU4.TCNT、MTU3.TGRA および MTU4.TGRA、MTU3.TGRB および MTU4.TGRB、MTU.TOER、MTU.TOCR1、MTU.TOCR2、MTU.TGCR、MTU.TCDR、MTU.TDDR

計 22 レジスタ

この機能で、モードレジスタ、コントロールレジスタやカウンタを CPU からアクセス禁止に設定することにより、CPU の暴走による誤書き込みを防止することが可能です。アクセス禁止状態では、対象レジスタの読み出し値は不定で、書き込みは無効です。

(b) PWM 出力の停止機能

MTU0、MTU3、MTU4の PWM 出力端子は、自動的にハイインピーダンス状態にすることが可能です。 詳細は、「21. ポートアウトプットイネーブル 2 (POE2a)」を参照してください。

20.3.9 A/D 変換開始要求ディレイド機能

MTU4.TADCR, TADCORA, TADCORB, TADCOBRA, TADCOBRB レジスタを設定することで、A/D 変換の 開始要求を行うことが可能です。

A/D 変換開始要求ディレイド機能は、MTU4.TCNT カウンタと MTU4.TADCORA, TADCORB レジスタを比較し、これらが一致したとき、それぞれの A/D 変換の開始要求(TRG4AN, TRG4BN)を行います。

また、TADCR.ITA3AE, ITA4VE, ITB3AE, ITB4VE ビットビットの設定により、割り込み間引き機能と連動して A/D 変換の開始要求(TRG4AN, TRG4BN)を間引くことが可能です。

(1) A/D 変換開始要求ディレイド機能の設定手順例

A/D 変換開始要求ディレイド機能の設定手順例を図 20.73 に示します。




図 20.73 A/D 変換開始要求ディレイド機能の設定手順例

(2) A/D 変換開始要求ディレイド機能の基本動作例

バッファ転送タイミングを MTU4.TCNT カウンタの谷に設定し、MTU4.TCNT カウンタのダウンカウント時に A/D 変換の開始要求信号(TRG4AN)を出力する設定にした場合の、A/D 変換の開始要求信号(TRG4AN)の基本動作例を図 20.74 に示します。




図 20.74 A/D 変換の開始要求信号(TRG4AN)の基本動作例

(3) A/D 変換の開始要求の許可期間

MTU4.TADCR レジスタの UT4AE, UT4BE ビットで許可した期間内に MTU4.TCNT カウンタと MTU4.TADCORA, MTU4.TADCORB レジスタが一致したとき、それぞれの A/D 変換の開始要求(TRG4AN, TRG4BN)を行います。

相補 PWM モードで MTU4.TADCR レジスタの UT4AE, UT4BE ビットを "1" にすると、MTU4.TCNT カウンタのアップカウント期間($0 \le \text{MTU4.TCNT} \le \text{TCDR} - 1$)に A/D 変換の開始要求を許可します。 MTU4.TADCR レジスタの DT4AE, DT4BE ビットを "1" にすると、MTU4.TCNT カウンタのダウンカウント期間(TCDR $\ge \text{MTU4.TCNT} \ge 1$)に A/D 変換の開始要求を許可します(\mathbf{Z} 20.74)。

(4) バッファ転送

タイマ A/D 変換開始要求周期設定レジスタ(MTU4.TADCORA, MTU4.TADCORB)のデータ更新は、タイマ A/D 変換開始要求周期設定バッファレジスタ(MTU4.TADCOBRA, MTU4.TADCOBRB)にデータを書き込むことにより行います。タイマ A/D 変換開始要求周期設定バッファレジスタからタイマ A/D 変換開始要求周期設定レジスタへの転送タイミングは、MTU4.TADCR.BF[1:0] ビットを設定することにより選択することができます。

相補 PWM モードでバッファ転送を使用する場合、バッファ転送のタイミングについて注意事項があります。詳細は、「20.6.27 相補 PWM モードにおける A/D 変換ディレイド機能の注意事項」を参照してください。

また、相補 PWM モード以外のときは、MTU4.TADCR レジスタの BF[1] ビットを "0" にしてください。

(5) 割り込み間引き機能と連動した A/D 変換開始要求ディレイド機能

相補 PWM モードでは、TADCR.ITA3AE, ITA4VE, ITB3AE, ITB4VE ビットの設定により、割り込み間引き機能と連動して A/D 変換の開始要求(TRG4AN, TRG4BN)を行うことが可能です。MTU4.TCNT カウンタのアップカウント時、およびダウンカウント時に TRG4AN 出力を許可する設定にし、割り込み間引き機能と連動した場合の A/D 変換の開始要求信号(TRG4AN)の動作例を図 20.75 に示します。

また、MTU4.TCNT カウンタのアップカウント時に TRG4AN 出力を許可する設定にし、割り込み間引き機能と連動した場合の A/D 変換の開始要求信号(TRG4AN)の動作例を図 20.76 に示します。

相補 PWM モード以外では、割り込み間引き機能と連動した A/D 変換開始要求ディレイド機能は使用できません。

MTU4.TADCR レジスタの ITA3AE, ITA4VE, ITB3AE, ITB4VE ビットを "0" にしてください。

注. 本機能は割り込み間引き機能と組み合わせて使用してください。

割り込み間引きが禁止のとき(TITCR.T3AEN, T4VEN ビットを "0" にしたとき、または TITCR.T3ACOR[2:0], T4VCOR[2:0] ビットを "000b" にしたとき)は、割り込み間引き機能と連動しない(TADCR.ITA3AE, ITA4VE, ITB3AE, ITB4VE ビットを "0")設定にしてください。

A/D コンバータへの変換要求信号は、TRG4ABN(TRG4AN または TRG4BN)になりますので注意してください。また、本機能使用時、MTU4.TADCORA, MTU4.TADCORB レジスタには 0002h ~ TCDR – 2 を設定してください。




図 20.75 割り込み間引き機能と連動した場合の A/D 変換の開始要求信号(TRG4AN)の動作例 (TCNT カウンタのアップカウント時およびダウンカウント時に TRG4AN 出力を許可したとき)




図 20.76 割り込み間引き機能と連動した場合の A/D 変換の開始要求信号(TRG4AN)の動作例 (TCNT カウンタのアップカウント時に TRG4AN 出力を許可したとき)

20.3.10 外部パルス幅測定機能

MTU5は、最大3本の外部パルス幅を測定することができます。

MTU5.TIORU, TIORV レジスタの IOC[4:0] ビットにパルス幅測定を設定すると、MTIC5U 端子、MTIC5V 端子、MTIC5W 端子に入力された信号のパルス幅を測定します。IOC[4:0] ビットで指定したレベルが入力されている間、TCNTU, TCNTV, TCNTW カウンタはカウントアップします。

外部パルス幅測定の設定例を図 20.77、動作例を図 20.78 に示します。




図 20.77 外部パルス幅測定の設定手順例




図 20.78 外部パルス幅測定の動作例(High 幅測定)

20.3.11 デッドタイム補償用機能

デッドタイム遅れ (相補 PWM 出力とインバータ出力間の遅延) を MTU5 にフィードバックするモータ制 御回路を構成します (図 20.79)。 MTU5 の外部パルス測定機能でデッドタイム遅れを測定してデューティ 比に反映することで、MTU3、MTU4 を使用した相補 PWM 動作時の PWM 出力波形に対するデッドタイム 補償として使用することができます (図 20.80)。 MTU5 を使用したデッドタイム補償の設定手順を図 20.81 に示します。このときの MTU5 の動作については、(2) 相補 PWM の「山/谷」での TCNTU、TCNTV、TCNTW カウンタキャプチャ動作を参照してください。




図 20.79 モータ制御回路構成例





図 20.80 相補 PWM モード動作時のデッドタイム遅れ

(1) デッドタイム補償用機能の設定手順例

MTU5 の 3 本のカウンタを使用したデッドタイム補償用機能の設定手順例を図 20.81 に示します。



- [1] MTU3、MTU4に相補PWMモードの設定をします。詳細は「相補 PWMモード」を参照してください。
- [2] 使用するMTU5.TIORレジスタに外部パルス幅測定機能の設定をします。詳細は「外部パルス幅測定機能」を参照してください。
- [3] MTU.TSTR.CST3、CST4ビットとMTU5.TSTR.CSTU5、CSTV5、CSTW5ビットに"1"を設定して、カウント動作を開始してください。
- [4] TIORレジスタに設定したキャプチャ条件が発生したとき、 MTU5.TCNTカウンタの値をMTU5.TGRレジスタに取り込みます。
- [5] U相のデッドタイム補償は、相補PWMモードの山(TGIA3)もしくは谷(TCIV4)の割り込み処理で、MTU5.TGRUレジスタの値を読み出し、MTU3.TGRBレジスタとの時間差を算出して、補正した値をMTU3.TGRDレジスタに書き込みます。
 V相とW相についても同様にMTU5.TGRVレジスタとMTU5.TGRWレジスタの値をMTU4.TGRCレジスタとTGRDレジスタに補正した値を書き込みます。MTU5.TCNTカウンタのクリアは、TCNTCMPCLRレジスタの設定もしくはソフトウェアで行ってください。
 - 注1. TIORレジスタに設定したキャプチャ条件で割り込みが発生 しないように、MTU5.TIERレジスタで割り込み要求を許可 に設定しないでください。

図 20.81 デッドタイム補償用機能の設定手順例

(2) 相補 PWM の「山 / 谷」での TCNTU、TCNTV、TCNTW カウンタキャプチャ動作

MTU5 の外部パルス幅測定機能は、相補 PWM モードで動作時に相補 PWM の「山、谷、山 / 谷」で TCNTU, TCNTV, TCNTW カウンタの値を TGRU, TGRV, TGRW レジスタに転送します。転送タイミングは TIORU, TIORV, TIORW レジスタに設定します。また TCNTCMPCLR.CMPCLR5U, CMPCLR5V, CMPCLR5W ビットを "1" にすると TGRU, TGRV, TGRW レジスタへの転送タイミングで TCNTU, TCNTV, TCNTW カウンタを "0" にします。

図 20.82 は TCNTU カウンタをフリーランでクリアせずに使用し、相補 PWM の「山、谷」で TGRU レジスタにキャプチャを行った動作例です。




図 20.82 相補 PWM モード時の「山 / 谷」での MTU5.TCNTU カウンタキャプチャ動作

20.3.12 ノイズフィルタ機能

MTUのインプットキャプチャ入力端子または外部パルス入力端子には、ノイズフィルタ機能を持っています。ノイズフィルタ機能は、入力信号をサンプリングクロックでサンプリングし、サンプリング周期3回に満たないパルスを除去します。

ノイズフィルタ機能は端子ごとにノイズフィルタ機能の許可 / 停止が設定でき、サンプリングクロックは、チャネルごとに設定が可能です。図 20.83 にノイズフィルタのタイミングを示します。




図 20.83 ノイズフィルタのタイミング

20.4 割り込み要因

20.4.1 割り込み要因と優先順位

割り込み要因には、TGR レジスタのインプットキャプチャ/コンペアマッチ、TCNT カウンタのオーバフロー、アンダフローの3種類があります。各割り込み要因は、許可/禁止ビットを持っているため、割り込み要求信号の発生を独立に許可または禁止することができます。

割り込み要因が発生すると、TIER レジスタの対応する許可 / 禁止ビットが "1" であれば、割り込みを要求します。チャネル間の優先順位は、割り込みコントローラにより変更可能です。チャネル内の優先順位は固定です。詳細は「14. 割り込みコントローラ (ICUb)」を参照してください。

表 20.57 に MTU の割り込み要因の一覧を示します。

表 20.57 MTU割り込み要因 (1)

チャネル	名称	割り込み要因	DTCの起動	優先順位
MTU0	TGIA0	MTU0.TGRAのインプットキャプチャ/コンペアマッチ	可能	高
	TGIB0	MTU0.TGRBのインプットキャプチャ/コンペアマッチ	可能	↑
	TGIC0	MTU0.TGRCのインプットキャプチャ/コンペアマッチ	可能	
	TGID0	MTU0.TGRDのインプットキャプチャ/コンペアマッチ	可能	
	TCIV0	MTU0.TCNTのオーバフロー	不可能	
	TGIE0	MTU0.TGREのコンペアマッチ	不可能	
	TGIF0	MTU0.TGRFのコンペアマッチ	不可能	
MTU1	TGIA1	MTU1.TGRAのインプットキャプチャ/コンペアマッチ	可能	
	TGIB1	MTU1.TGRBのインプットキャプチャ/コンペアマッチ	可能	1
	TCIV1	MTU1.TCNTのオーバフロー	不可能	
	TCIU1	MTU1.TCNTのアンダフロー	不可能	
MTU2	TGIA2	MTU2.TGRAのインプットキャプチャ/コンペアマッチ	可能	
	TGIB2	MTU2.TGRBのインプットキャプチャ/コンペアマッチ	可能	
	TCIV2	MTU2.TCNTのオーバフロー	不可能	
	TCIU2	MTU2.TCNTのアンダフロー	不可能	
MTU3	TGIA3	MTU3.TGRAのインプットキャプチャ/コンペアマッチ	可能	
	TGIB3	MTU3.TGRBのインプットキャプチャ/コンペアマッチ	可能	
	TGIC3	MTU3.TGRCのインプットキャプチャ/コンペアマッチ	可能	
	TGID3	MTU3.TGRDのインプットキャプチャ/コンペアマッチ	可能	
	TCIV3	MTU3.TCNTのオーバフロー	不可能	
MTU4	TGIA4	MTU4.TGRAのインプットキャプチャ/コンペアマッチ	可能	
	TGIB4	MTU4.TGRBのインプットキャプチャ/コンペアマッチ	可能	
	TGIC4	MTU4.TGRCのインプットキャプチャ/コンペアマッチ	可能	
	TGID4	MTU4.TGRDのインプットキャプチャ/コンペアマッチ	可能	
	TCIV4	MTU4.TCNTのオーバフロー/アンダフロー	可能	
MTU5	TGIU5	MTU5.TGRUのインプットキャプチャ/コンペアマッチ	可能	
	TGIV5	MTU5.TGRVのインプットキャプチャ/コンペアマッチ	可能	
	TGIW5	MTU5.TGRWのインプットキャプチャ/コンペアマッチ	可能	低

注. リセット直後の初期状態について示しています。チャネル間の優先順位は割り込みコントローラにより変更可能です。

(1) インプットキャプチャ/コンペアマッチ割り込み

TIER.TGIE ビットが "1" のとき、各チャネルの TGR レジスタのインプットキャプチャ/コンペアマッチの発生により、割り込み要求を発生します。MTU には、MTU0 に 6 本、MTU3、MTU4 に各 4 本、MTU1、MTU2 に各 2 本、MTU5 に各 3 本、計 21 本のインプットキャプチャ/コンペアマッチ割り込みがあります。

(2) オーバフロー割り込み

TIER.TCIEV ビットが "1" のとき、各チャネルの TCNT カウンタのオーバフローの発生により、割り込み要求を発生します。MTU には、各チャネルに 1 本、計 5 本のオーバフロー割り込みがあります。

(3) アンダフロー割り込み

TIER.TCIEU ビットが "1" のとき、各チャネルの TCNT カウンタのアンダフローの発生により、割り込み要求を発生します。 MTU には、MTU1、MTU2 に各 1 本、計 2 本のアンダフロー割り込みがあります。

20.4.2 DTC の起動

各チャネルの TGR レジスタのインプットキャプチャ/コンペアマッチ割り込み、MTU4 のオーバフロー割り込みによって、DTC を起動することができます。詳細は「16. データトランスファコントローラ (DTCa)」を参照してください。

MTU では、MTU3 が各 4 本、MTU1、MTU2 が各 2 本、MTU4 が 5 本、MTU5 が 3 本、計 20 本のインプットキャプチャ/コンペアマッチ割り込み、オーバフロー割り込みを DTC の起動要因とすることができます。

20.4.3 A/D コンバータの起動

MTU では、次の 5 種類の方法で A/D コンバータを起動できます。 各割り込み要因と A/D 変換開始要求の対応を、**表 20.58** に示します。

(1) TGRA レジスタのインプットキャプチャ / コンペアマッチと、相補 PWM モード時の MTU4.TCNT カウンタの谷での A/D コンバータの起動

各チャネルの TGRA レジスタのインプットキャプチャ/コンペアマッチによって、A/D コンバータを起動できます。また、MTU4.TIER.TTGE2 ビットを "1" にした状態で、相補 PWM モード動作をさせた場合は MTU4.TCNT カウンタが谷(MTU4.TCNT = 0000h)になったときも A/D コンバータを起動できます。 次に示す条件で、A/D コンバータに対して A/D 変換開始要求 TRGAN を発生します。

- 各チャネルの TGRA レジスタのインプットキャプチャ/コンペアマッチが発生したとき、TIER.TTGE ビットが "1" にされていた場合
- MTU4.TIER.TTGE2 ビットを "1" にした状態で、相補 PWM モード動作をさせ、MTU4.TCNT カウンタが谷 (MTU4.TCNT = 0000h) になった場合

これらのとき A/D コンバータ側で MTU の変換開始トリガ TRGAN が選択されていれば、A/D 変換が開始されます。

(2) MTU0.TCNT カウンタと MTU0.TGRE レジスタのコンペアマッチによる A/D コンバータの起動

MTU0.TCNT カウンタと MTU0.TGRE のコンペアマッチによって、A/D コンバータを起動できます。 MTU0.TCNT カウンタと MTU0.TGRE のコンペアマッチの発生により、A/D 変換開始要求 TRG0EN を発生します。このとき、A/D コンバータ側で MTU の変換開始トリガ TRG0EN が選択されていれば、A/D 変換が開始されます。

(3) MTU0.TCNT カウンタと MTU0.TGRF レジスタのコンペアマッチによる A/D コンバータの起動

MTU0.TCNT カウンタと MTU0.TGRF レジスタのコンペアマッチによって、A/D コンバータを起動できます。

MTU0.TCNT カウンタと MTU0.TGRF レジスタのコンペアマッチの発生により、A/D 変換開始要求 TRG0FN を発生します。このとき、A/D コンバータ側で MTU の変換開始トリガ TRG0FN が選択されていれば、A/D 変換が開始されます。

(4) MTU0.TGRA レジスタと MTU0.TGRB レジスタのインプットキャプチャ / コンペアマッチによる A/D コンバータの起動

MTU0.TCNT カウンタと MTU0.TGRA, MTU0.TGRB レジスタのインプットキャプチャ / コンペアマッチによって、A/D コンバータを起動できます。

MTU0.TCNT カウンタと MTU0.TGRA, MTU0.TGRB レジスタのインプットキャプチャ / コンペアマッチの



発生により、A/D 変換開始要求 TRG0AN, TRG0BN を発生します。このとき、A/D コンバータ側で MTU の変換開始トリガ TRG0AN, TRG0BN が選択されていれば、A/D 変換が開始されます。

(5) A/D 変換開始要求ディレイド機能による A/D コンバータの起動

TADCR.UT4AE, DT4AE, UT4BE, DT4BE ビットを"1"にした場合、TADCORA, TADCORB レジスタと MTU4.TCNT カウンタの一致によって、TRG4AN、TRG4BN を発生し、A/D コンバータを起動できます。詳細は「20.3.9 A/D 変換開始要求ディレイド機能」を参照してください。

TRG4AN または TRG4BN が発生したとき、TRG4ABN が発生します。A/D コンバータ側で MTU の変換開始トリガ TRG4ABN が選択されていれば、A/D 変換が開始されます。

表20.58 各割り込み要因とA/D変換開始要求の対応

対象	A/Dコンバータ起動要因	A/D変換開始要求
MTU0.TGRA と MTU0.TCNT	インプットキャプチャ/コンペアマッチ	TRGAN
MTU1.TGRA と MTU1.TCNT		
MTU2.TGRA と MTU2.TCNT		
MTU3.TGRA と MTU3.TCNT		
MTU4.TGRA と MTU4.TCNT		
MTU4.TCNT	相補PWMモード時のMTU4.TCNTの谷	
MTU0.TGRA & MTU0.TCNT	インプットキャプチャ/コンペアマッチ	TRG0AN
MTU0.TGRB & MTU0.TCNT		TRG0BN
MTU0.TGRE & MTU0.TCNT	コンペアマッチ	TRG0EN
MTU0.TGRFとMTU0.TCNT		TRG0FN
TADCORA & MTU4.TCNT		TRG4AN
TADCORB & MTU4.TCNT		TRG4BN
TADCORAとMTU4.TCNTまたは TADCORBとMTU4.TCNT		TRG4ABN

20.5 動作タイミング

20.5.1 入出力タイミング

(1) TCNT カウンタのカウントタイミング

内部クロック動作の場合の TGI 割り込みのカウントタイミングを図 20.84、図 20.85 に示します。また、外部クロック動作(ノーマルモード)の場合の TCNT カウンタのカウントタイミングを図 20.86 に、外部クロック動作(位相計数モード)の場合の TCNT カウンタのカウントタイミングを図 20.87 に示します。




図 20.84 内部クロック動作時のカウントタイミング (MTU0 ~ MTU4)




図 20.85 内部クロック動作時のカウントタイミング (MTU5)




図 20.86 外部クロック動作時のカウントタイミング (MTU0 ~ MTU4)




図 20.87 外部クロック動作時のカウントタイミング(位相計数モード)

(2) アウトプットコンペア出カタイミング

コンペアマッチ信号は、TCNT カウンタと TGR レジスタが一致した最後のステート(TCNT カウンタが一致したカウント値を更新するタイミング)で発生します。コンペアマッチ信号が発生したとき、TIOR レジスタで設定した出力値がアウトプットコンペア出力端子(MTIOC 端子)に出力されます。TCNT カウンタと TGR レジスタが一致した後、TCNT カウントクロックが発生するまで、コンペアマッチ信号は発生しません。

アウトプットコンペア出力タイミング(ノーマルモード、PWM モード)を**図 20.88** に、アウトプットコンペア出力タイミング(相補 PWM モード、リセット同期 PWM モード)を**図 20.89** に示します。




図 20.88 アウトプットコンペア出力タイミング(ノーマルモード、PWM モード)




図 20.89 アウトプットコンペア出力タイミング(相補 PWM モード、リセット同期 PWM モード)

(3) インプットキャプチャ信号タイミング

インプットキャプチャのタイミングを図 20.90 に示します。




図 20.90 インプットキャプチャ入力信号タイミング

(4) コンペアマッチ / インプットキャプチャによるカウンタクリアタイミング

コンペアマッチの発生によるカウンタクリアを指定した場合のタイミングを**図 20.91、図 20.92** に示します。

インプットキャプチャの発生によるカウンタクリアを指定した場合のタイミングを図 20.93 に示します。




図 20.91 カウンタクリアタイミング (コンペアマッチ) (MTU0 ~ MTU4)




図 20.92 カウンタクリアタイミング (コンペアマッチ) (MTU5)




図 20.93 カウンタクリアタイミング (インプットキャプチャ) (MTU0 ~ MTU5)

(5) バッファ動作タイミング

バッファ動作の場合のタイミングを図 20.94~図 20.96 に示します。




図 20.94 バッファ動作タイミング (コンペアマッチ)




図 20.95 バッファ動作タイミング (インプットキャプチャ)




図 20.96 バッファ動作タイミング (TCNT カウンタクリア時)

(6) バッファ転送タイミング(相補 PWM モード時)

相補 PWM モード時のバッファ転送のタイミングを図 20.97 ~図 20.99 に示します。




図 20.97 バッファレジスタからテンポラリレジスタへの転送タイミング(TCNTS カウンタ停止中)




図 20.98 バッファレジスタからテンポラリレジスタへの転送タイミング (TCNTS カウンタ動作中)




図 20.99 テンポラリレジスタからコンペアレジスタへの転送タイミング

20.5.2 割り込み信号タイミング

(1) コンペアマッチ時の TGI 割り込みタイミング

コンペアマッチの発生による TGI 割り込み要求信号のタイミングを図 20.100、図 20.101 に示します。




図 20.100 TGI 割り込みタイミング (コンペアマッチ) (MTU0 ~ MTU4)




図 20.101 TGI 割り込みタイミング (コンペアマッチ) (MTU5)

(2) インプットキャプチャ時の TGI 割り込みタイミング

インプットキャプチャの発生による TGI 割り込み要求信号のタイミングを**図 20.102、図 20.103** に示します。




図 20.102 TGI 割り込みタイミング (インプットキャプチャ) (MTU0 ~ MTU4)




図 20.103 TGI 割り込みタイミング (インプットキャプチャ) (MTU5)

(3) TCIV/TCIU 割り込みタイミング

オーバフローの発生による TCIV 割り込み要求信号のタイミングを図 20.104 に示します。 アンダフローの発生による TCIU 割り込み要求信号のタイミングを図 20.105 に示します。




図 20.104 TCIV 割り込みタイミング




図 20.105 TCIU 割り込みタイミング

20.6 使用上の注意事項

20.6.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタにより、MTUの動作禁止/許可を設定することが可能です。 初期値では、MTUの動作は停止します。モジュールクロックストップモードを解除することにより、レジスタのアクセスが可能になります。詳細は、「11. 消費電力低減機能」を参照してください。

20.6.2 カウントクロックの制限事項

カウントクロックソースのパルス幅は、単エッジの場合は1.5PCLKクロック以上、両エッジの場合は2.5PCLKクロック以上が必要です。これ以下のパルス幅では正しく動作しませんのでご注意ください。

位相計数モードの場合は、2本の入力クロックの位相差およびオーバラップはそれぞれ 1.5PCLK クロック以上、パルス幅は 2.5PCLK クロック以上必要です。位相計数モードの入力クロックの条件を図 20.106 に示します。




図 20.106 位相計数モード時の位相差、オーバラップ、およびパルス幅

20.6.3 周期設定上の注意事項

コンペアマッチによるカウンタクリアを設定した場合、TCNT カウンタは TGR レジスタの値と一致した 最後のステート(TCNT カウンタが一致したカウント値を更新するタイミング)でクリアされます。このため、実際のカウンタの周波数は次の式のようになります。

• MTU0~MTU4の場合

$$f \, = \, \frac{CNTCLK}{N+1}$$

• MTU5 の場合

$$f = \frac{CNTCLK}{N}$$

f:カウンタ周波数

CNTCLK: TCR.TPSC[2:0] ビットで設定したカウントクロックの周波数

N:TGR レジスタの設定値

20.6.4 TCNT カウンタの書き込みとクリアの競合

TCNT カウンタの書き込みサイクル中で、カウンタクリア信号が発生すると、TCNT カウンタへの書き込みは行われずに、TCNT カウンタのクリアが優先されます。

このタイミングを図 20.107 に示します。




図 20.107 TCNT カウンタの書き込みとカウンタクリアの競合

20.6.5 TCNT カウンタの書き込みとカウントアップの競合

TCNT カウンタの書き込みサイクル中にカウントアップが発生しても、カウントアップされず、TCNT カウンタへの書き込みが優先されます。

このタイミングを図 20.108 に示します。




図 20.108 TCNT カウンタの書き込みとカウントアップの競合

20.6.6 TGR レジスタの書き込みとコンペアマッチの競合

TGR レジスタの書き込みサイクル中にコンペアマッチが発生した場合、TGR レジスタの書き込みが実行され、コンペアマッチ信号も発生します。

このタイミングを図 20.109 に示します。




図 20.109 TGR レジスタの書き込みとコンペアマッチの競合

20.6.7 バッファレジスタの書き込みとコンペアマッチの競合

TGR レジスタの書き込みサイクル中にコンペアマッチが発生すると、バッファ動作によって TGR レジスタに転送されるデータは書き込み前のデータです。

このタイミングを図 20.110 に示します。




図 20.110 バッファレジスタの書き込みとコンペアマッチの競合

20.6.8 バッファレジスタの書き込みと TCNT カウンタクリアの競合

TBTM レジスタでバッファ転送タイミングを TCNT カウンタクリア時に設定した場合、TGR レジスタの書き込みサイクル中に TCNT カウンタクリアが発生すると、バッファ動作によって TGR レジスタに転送されるデータは書き込み前のデータです。

このタイミングを図 20.111 に示します。




図 20.111 バッファレジスタの書き込みと TCNT カウンタクリアの競合

20.6.9 TGR レジスタの読み出しとインプットキャプチャの競合

TGR レジスタの読み出しサイクル中にインプットキャプチャ信号が発生すると、読み出しされるデータは、インプットキャプチャ転送前のデータとなります。

このタイミングを図 20.112 に示します。




図 20.112 TGR レジスタの読み出しとインプットキャプチャの競合 (MTU0 ~ MTU5)

20.6.10 TGR レジスタの書き込みとインプットキャプチャの競合

TGR レジスタの書き込みサイクル中にインプットキャプチャ信号が発生すると、MTU0 \sim MTU4 では TGR レジスタへの書き込みは行われず、インプットキャプチャが優先され、MTU5 では TGR レジスタへの書き込みが実行され、インプットキャプチャ信号も発生します。

このタイミングを図 20.113、図 20.114 に示します。




図 20.113 TGR レジスタの書き込みとインプットキャプチャの競合 (MTU0 ~ MTU4)




図 20.114 TGR レジスタの書き込みとインプットキャプチャの競合 (MTU5)

20.6.11 バッファレジスタの書き込みとインプットキャプチャの競合

バッファの書き込みサイクル中にインプットキャプチャ信号が発生すると、バッファレジスタへの書き込みは行われず、バッファ動作が優先されます。

このタイミングを図 20.115 に示します。




図 20.115 バッファレジスタの書き込みとインプットキャプチャの競合

20.6.12 カスケード接続における MTU2.TCNT カウンタの書き込みとオーバフロー / アンダフローの競合

MTU1.TCNT, MTU2.TCNT カウンタをカスケード接続し、MTU1.TCNT カウンタがカウントする瞬間 (MTU2.TCNT カウンタがオーバフロー / アンダフローする瞬間) と MTU2.TCNT カウンタの書き込みが競合すると、MTU2.TCNT カウンタへの書き込みが行われ、MTU1.TCNT カウンタのカウント信号が禁止されます。このとき、MTU1.TGRA レジスタがコンペアマッチレジスタとして動作し MTU1.TCNT カウンタの値と一致していた場合、コンペアマッチ信号が発生します。

また、MTU0 のインプットキャプチャ要因に MTU1.TCNT カウントクロックを選択した場合には、 MTU0.TGRA ~ TGRD レジスタはインプットキャプチャ動作します。 さらに MTU1.TGRB レジスタのイン プットキャプチャ要因に MTU0.TGRC レジスタのコンペアマッチ / インプットキャプチャを選択した場合に は、MTU1.TGRB レジスタはインプットキャプチャ動作します。

このタイミングを図 20.116 に示します。

また、カスケード接続動作でTCNTカウンタのクリア設定を行う場合には、MTU1とMTU2の同期設定を行ってください。




図 20.116 カスケード接続における MTU2.TCNT カウンタの書き込みとオーバフロー / アンダフローの競合

20.6.13 相補 PWM モードでのカウント動作停止時のカウンタ値

MTU3.TCNT, MTU4.TCNT カウンタが相補 PWM モードで動作している時にカウント動作を停止すると、MTU3.TCNT カウンタは TDDR レジスタの値、MTU4.TCNT カウンタは "0000h" になります。

相補 PWM を再スタートすると自動的に初期状態からカウントを開始します。

この説明図を図 20.117 に示します。

また、他の動作モードでカウントを開始する場合は MTU3.TCNT, MTU4.TCNT カウンタにカウント初期値の設定を行ってください。




図 20.117 相補 PWM モード停止時のカウンタ値(MTU3、MTU4 動作)

20.6.14 相補 PWM モードでのバッファ動作の設定

相補 PWM モードでは、PWM 周期設定レジスタ(MTU3.TGRA)、タイマ周期データレジスタ(TCDR)、コンペアレジスタ(MTU3.TGRB,MTU4.TGRA,MTU4.TGRB)の書き替えは、バッファ動作で行ってください。また、MTU4.TMDR.BFA ビット、MTU4.TMDR.BFB ビットは"0"にしてください。MTU4.TMDR.BFA ビットを"1"に設定すると MTIOC4C 端子の波形出力ができなくなります。同様に MTU4.TMDR.BFB ビットを"1"に設定すると MTIOC4D 端子の波形出力ができなくなります。

相補 PWM モード時の MTU3 および MTU4 のバッファ動作は、MTU3.TMDR.BFA ビット、MTU3.TMDR.BFB ビットの設定に従い動作します。MTU3.TMDR.BFA ビットを "1" にした場合、MTU3.TGRC レジスタは MTU3.TGRA レジスタのバッファレジスタとして機能します。同時に MTU4.TGRC レジスタは MTU4.TGRA レジスタのバッファレジスタとして機能し、さらに TCBR レジスタは TCDR レジスタのバッファレジスタとして機能します。

20.6.15 リセット同期 PWM モードのバッファ動作とコンペアマッチフラグ

リセット同期 PWM モードでバッファ動作を設定する場合には、MTU4.TMDR.BFA ビット、MTU4.TMDR.BFB ビットを "0" に設定してください。MTU4.TMDR.BFA ビットを "1" に設定すると、MTIOC4C 端子の波形出力ができなくなります。同様に MTU4.TMDR.BFB ビットを "1" に設定すると MTIOC4D 端子の波形出力ができなくなります。

リセット同期 PWM モード時の MTU3 および MTU4 のバッファ動作は MTU3.TMDR.BFA ビット、MTU3.TMDR.BFB ビットの設定に従い動作します。たとえば、MTU3.TMDR.BFA ビットを "1" にした場合、MTU3.TGRC レジスタは MTU3.TGRA レジスタのバッファレジスタとして機能します。同時に MTU4.TGRC レジスタは MTU4.TGRA レジスタのバッファレジスタとして機能します。

MTU3.TGRC、MTU3.TGRD レジスタがバッファレジスタとして動作している場合、対応する TGIC、TGID 割り込み要求は発生しません。

MTU3.TMDR.BFA ビット、MTU3.TMDR.BFB ビットを "1" にし、MTU3.TMDR.BFA ビット、MTU3.TMDR.BFB ビットを "0" にした場合の MTU3.TGR, MTU4.TGR レジスタ、MTIOC3m、MTIOC4m の 動作例を図 20.118 に示します。 $(m = A \sim D)$




図 20.118 リセット同期 PWM モードのバッファ動作とコンペアマッチフラグ

20.6.16 リセット同期 PWM モードのオーバフローフラグ

リセット同期 PWM モードを設定し、TSTR.CST3 ビットを"1"に設定すると、MTU3.TCNT カウンタと MTU4.TCNT カウンタのカウント動作が開始します。このとき、MTU4.TCNT カウンタのカウントクロック ソースとカウントエッジは MTU3.TCR レジスタの設定に従います。

リセット同期 PWM モードで周期レジスタ MTU3.TGRA レジスタの設定値を "FFFFh" とし、カウンタクリア要因に MTU3.TGRA レジスタのコンペアマッチを指定した場合、MTU3.TCNT、MTU4.TCNT カウンタがアップカウントし "FFFFh" になると、MTU3.TGRA レジスタとのコンペアマッチが発生し、MTU3.TCNT、MTU4.TCNT カウンタともにカウントクリアされます。このとき、対応する TCIV 割り込み要求は発生しません。

リセット同期 PWM モードで周期レジスタ MTU3.TGRA レジスタの設定値を "FFFFh" とし、カウンタクリア要因に MTU3.TGRA レジスタのコンペアマッチを指定した場合の動作例を図 20.119 に示します。




図 20.119 リセット同期 PWM モードのオーバフローフラグ

20.6.17 オーバフロー/アンダフローとカウンタクリアの競合

オーバフロー/アンダフローとカウンタクリアが同時に発生すると、TCNT カウンタのクリアが優先されて、対応する TCIV 割り込みは発生しません。オーバフローとインプットキャプチャによるカウンタクリアが同時に発生すると、インプットキャプチャ割り込み信号が出力され、オーバフロー割り込み信号は出力されません。

TGR レジスタのコンペアマッチをクリア要因とし、TGR レジスタに "FFFFh" を設定した場合の動作タイミングを図 20.120 に示します。




図 20.120 オーバフローとカウンタクリアの競合

20.6.18 TCNT カウンタの書き込みとオーバフロー / アンダフローの競合

TCNT カウンタの書き込みサイクルで、アップカウント/ダウンカウントが発生し、オーバフロー/アンダフローが発生しても、TCNT カウンタへの書き込みが優先されます。対応する割り込みは発生しません。TCNT カウンタの書き込みとオーバフロー競合時の動作タイミングを図 20.121 に示します。




図 20.121 TCNT カウンタの書き込みとオーバフローの競合

20.6.19 ノーマルモードまたは PWM モード 1 からリセット同期 PWM モードへ遷移する場合の注意事項

MTU3、MTU4のノーマルモードまたは PWM モード 1 からリセット同期 PWM モードへ遷移する場合、 出力端子 (MTIOC3B, MTIOC3D, MTIOC4A, MTIOC4C, MTIOC4B, MTIOC4D) を High の状態にしたままカ ウンタを止め、リセット同期 PWM モードに遷移して動作させると、端子の初期出力が正しく出力されませ んのでご注意ください。

ノーマルモードからリセット同期 PWM モードに遷移する場合には、MTU3.TIORH, MTU3.TIORL, MTU4.TIORH, MTU4.TIORL レジスタに 11h を書いて出力端子を Low に初期化した後、レジスタの初期値 "00h" を設定してからモード遷移を行ってください。

PWM モード 1 からリセット同期 PWM モードに遷移する場合には、いったんノーマルモードに遷移してから出力端子を Low へ初期化した後、レジスタの初期値 "00h" を設定してからリセット同期 PWM モードに遷移してください。

20.6.20 相補 PWM モード、リセット同期 PWM モードの出力レベル

MTU3、MTU4 が相補 PWM モードまたはリセット同期 PWM モードの場合、PWM 波形の出力レベルは TOCR1.OLSP, OLSN ビットで設定します。相補 PWM モードまたはリセット同期 PWM モードの場合、TIOR レジスタは "00h" にしてください。相補 PWM モードで TDER.TDER ビットを "0"(デッドタイムを生成しない)に設定した場合の逆相の出力レベルは、TOCR1.OLSN ビットの設定によらず、TOCR1.OLSP ビットの設定による正相出力の反転レベルとなります。

20.6.21 モジュールストップ状態時の割り込み

割り込みが要求された状態でモジュールストップ状態になると、CPUの割り込み要因、または DTC の起動要因のクリアができません。

事前に割り込みを無効にするなどしてからモジュールストップ状態に設定してください。

20.6.22 カスケード接続における MTU1.TCNT、MTU2.TCNT カウンタ同時インプットキャ プチャ

MTU1.TCNT, MTU2.TCNT カウンタをカスケード接続して、32 ビットカウンタとして動作させている場合、MTIOC1A と MTIOC2A または MTIOC1B と MTIOC2B に同時にインプットキャプチャ入力を行っても、MTU1.TCNT、MTU2.TCNT カウンタに入力される外部からのインプットキャプチャ信号を、内部クロックに同期させて内部に取り込む際に、MTIOC1A、MTIOC2A、または MTIOC1B と MTIOC2B の取り込みタイミングにずれが生じ、カスケードカウンタ値を正常にキャプチャできない可能性があります。

例として、MTU1.TCNT カウンタ(上位 16 ビットのカウンタ)が MTU2.TCNT カウンタ(下位 16 ビットのカウンタ)のオーバフローによるカウントアップ値をキャプチャすべきところを、カウントアップ前のカウント値をキャプチャします。その場合、正しくは MTU1.TCNT = FFF1h、MTU2.TCNT = 0000hの値を MTU1.TGRA レジスタと MTU2.TGRA レジスタ、もしくは MTU1.TGRB レジスタと MTU2.TGRB レジスタに転送すべきところを誤って MTU1.TCNT = FFF0h、MTU2.TCNT = 0000h の値を転送します。

1本のインプットキャプチャ入力で MTU1.TCNT カウンタと MTU2.TCNT カウンタを同時にキャプチャできる機能を使用すれば、MTU1.TCNT カウンタと MTU2.TCNT カウンタのキャプチャタイミングのずれなく、32 ビットカウンタの取り込みを行うことができます。詳細は、「20.2.8 タイマインプットキャプチャ



コントロールレジスタ (TICCR)」を参照してください。

20.6.23 相補 PWM モードの出力保護機能未使用時の注意事項

相補 PWM モードの出力保護機能は、初期状態では有効となっています。詳細は、「21. ポートアウト プットイネーブル 2 (POE2a)」を参照してください。

20.6.24 MTU5.TCNT カウンタと MTU5.TGR レジスタの注意事項

MTU5.TCNTm カウンタ(m = U, V, W)のカウント動作を停止した状態で、MTU5.TGRm レジスタに「MTU5.TCNTm カウンタ値 + 1」の値を設定しないでください。MTU5.TCNTm カウンタのカウント動作を停止した状態で、MTU5.TGRm レジスタに「MTU5.TCNTm カウンタ値 + 1」の値を設定した場合、カウンタ停止状態にもかかわらずコンペアマッチが発生します。

このとき、コンペアマッチ割り込み許可ビット(MTU5.TIER.TGIE5m ビットが"1"(許可)になっていると、コンペアマッチ割り込みが発生します。なお、タイマコンペアマッチクリアレジスタが"1"(許可)になっていると、MTU5.TCNTm カウンタは、コンペアマッチ割り込みの禁止 / 許可にかかわらず、コンペアマッチが発生すると"0000h"に自動クリアされます。

20.6.25 相補 PWM モード同期クリアするときの異常動作防止について

相補 PWM モードで、同期カウンタクリア時出力波形制御が有効(TWCR.WRE ビット = 1)である状態で、条件 1、条件 2 のいずれかを満たすと、以下の現象が発生します。

- PWM 出力端子のデッドタイムが短くなる(もしくは消失する)
- PWM 逆相出力端子から、アクティブレベル出力期間以外でアクティブレベルが出力される

条件1: 初期出力の抑止期間⑩にて、PWM 出力がデッドタイム期間中に同期クリアした場合 (図 20.122 参照)。

条件 2: 初期出力の抑止期間⑩、⑪にて、MTU3.TGRB ≦ TDDR、MTU4.TGRA ≦ TDDR、MTU4.TGRB ≦ TDDR のいずれかが成立する状態で、同期クリアした場合(図 20.123 参照)。

本現象は以下の方法により、回避することができます。

• コンペアレジスタ MTU3.TGRB, MTU4.TGRA, MTU4.TGRB レジスタのすべてが、デッドタイムデータレジスタ (TDDR) の 2 倍以上になるように設定した状態で、同期クリアする




図 20.122 同期クリア例(条件1の場合)




図 20.123 同期クリア例(条件2の場合)

20.6.26 コンペアマッチによる割り込み信号の連続出力

TGR レジスタに "0000h"、カウントクロックを PCLK/1、コンペアマッチでカウンタクリアに設定した場合、TCNT カウンタは "0000h" のままとなり、割り込み信号は 1 サイクルの信号ではなく、レベル状の連続出力信号となります。これにより、2 回目以降のコンペアマッチによる割り込み信号を認識できなくなります。

図 20.124 にコンペアマッチによる割り込み信号の連続出力タイミングを示します。




図 20.124 コンペアマッチによる割り込み信号の連続出力

20.6.27 相補 PWM モードにおける A/D 変換ディレイド機能の注意事項

- MTU4.TADCOBRA, MTU4.TADCOBRB レジスタに "0"、かつ、MTU4.TADCR レジスタの UT4AE, UT4BE ビットに "1" を設定して、MTU4.TCNT カウンタの谷でバッファ転送したとき、転送直後のアップカウント期間については A/D 変換の開始要求を行いません (図 20.125)。
- MTU4.TADCOBRA, MTU4.TADCOBRB レジスタに TCDR レジスタと同じ値、かつ、MTU4.TADCR レジスタの DT4AE, DT4BE ビットに "1" を設定して、MTU4.TCNT カウンタの山でバッファ転送したとき、転送直後のダウンカウント期間については A/D 変換の開始要求を行いません(図 20.126)。
- 割り込み間引き機能と連動して A/D 変換の開始要求を行う場合、2 ≦ MTU4.TADCORA/TADCORB ≦ TCDR 2 を満たすように MTU4.TADCORA, MTU4.TADCORB レジスタを設定してください。




図 20.125 MTU4.TADCOBRA に "0" を書き込んだときの A/D 変換の開始要求




図 20.126 MTU4.TADCOBRA に TCDR と同じ値を書き込んだときの A/D 変換の開始要求

20.7 MTU 出力端子の初期化方法

20.7.1 動作モード

MTU には以下の6つの動作モードがあり、いずれのモードでも波形出力することができます。

- ノーマルモード (MTU0 ~ MTU4)
- PWM モード1 (MTU0 ~ MTU4)
- PWM モード 2 (MTU0 ~ MTU2)
- 位相計数モード1~4 (MTU1, MTU2)
- 相補 PWM モード (MTU3, MTU4)
- リセット同期 PWM モード (MTU3, MTU4)

ここでは、各モードでの MTU 出力端子の初期化方法について示します。

20.7.2 動作中の異常などによる再設定時の動作

MTUの動作中に異常が発生した場合、システムで MTU の出力を遮断してください。遮断は I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR)、ポートモードレジスタ (PMR) で端子を汎用出力ポートに切り替え、非アクティブレベルを出力することにより行ってください。MTU 端子を出力禁止とするには TIOR レジスタで設定してください。相補 PWM 出力端子 (MTIOC3B, MTIOC3D,

MTIOC4A, MTIOC4B, MTIOC4C, MTIOC4D) は、TOER レジスタで設定してください。また、PWM 出力端子に関してはポートアウトプットイネーブル 2 (POE) を使用し、ハード的に出力を遮断することも可能です。以下、動作中の異常などによる再設定時の端子の初期化手順と、再設定後別の動作モードで再スタートする場合の手順について示します。

MTUには前述のように6つの動作モードがあります。モード遷移の組み合わせは36通りとなりますがチャネルとモードの組み合わせ上存在しない遷移が存在します。この一覧表を表20.59に示します。

ただし、下記の表記を使用します。

Normal: ノーマルモード PWM1: PWM モード1 PWM2: PWM モード2

PCM:位相計数モード1~4 CPWM:相補 PWM モード RPWM:リセット同期 PWM モード

表20.59 モード遷移の組み合わせ

	Normal	PWM1	PWM2	PCM	CPWM	RPWM
Normal	(1)	(2)	(3)	(4)	(5)	(6)
PWM1	(7)	(8)	(9)	(10)	(11)	(12)
PWM2	(13)	(14)	(15)	(16)	none	none
PCM	(17)	(18)	(19)	(20)	none	none
CPWM	(21)	(22)	none	none	(23), (24)	(25)
RPWM	(26)	(27)	none	none	(28)	(29)

20.7.3 動作中の異常などによる端子の初期化手順、モード遷移の概要

- TIOR レジスタの設定で端子の出力レベルを選択するモード(Normal, PWM1, PWM2, PCM)に移行する場合は TIOR レジスタの設定により端子を初期化してください。
- PWM モード 1 では MTIOCnB/MTIOCnD (n = 3, 4) 端子に波形が出力されません。端子の機能を MTIOCnB/MTIOCnD に設定している場合、当該端子はハイインピーダンス状態になります。出力すべき レベルがある場合は、当該端子を汎用出力ポートに設定してください。
- PWM モード 2 では周期レジスタの端子に波形が出力されません。端子の機能を MTIOCnm 端子 ($n=0\sim 2$ 、 $m=A\sim D$) に設定している場合、当該端子はハイインピーダンス状態になります。出力すべきレベルがある場合は、当該端子を汎用出力ポートに設定してください。
- ノーマルモードまたは PWM モード 2 では TGRC、TGRD レジスタがバッファレジスタとして動作している場合、対応する MTIOCnC/MTIOCnD 端子 (n = 0, 3, 4) に波形が出力されません。端子の機能を MTIOCnC/MTIOCnD 端子に設定している場合、当該端子はハイインピーダンス状態になります。出力 すべきレベルがある場合は、当該端子を汎用出力ポートに設定してください。
- PWM モード1ではTGRC、TGRD レジスタのいずれか一方がバッファレジスタとして動作している場合、 対応する MTIOCnC/MTIOCnD 端子 (n = 0, 3, 4) に波形が出力されません。端子の機能を MTIOCnC/ MTIOCnD 端子に設定している場合、当該端子はハイインピーダンス状態になります。出力すべきレベ ルがある場合は、当該端子を汎用出力ポートに設定してください。
- タイマアウトプットコントロールレジスタ(TOCR)の設定で端子の出力レベルを選択するモード (CPWM, RPWM) に移行する場合は、TOER レジスタで MTU3、MTU4 を 1 度出力禁止にしてください。このとき、端子の機能を MTIOCnm 端子(n=3,4、 $m=A\sim D$)に設定している場合、当該端子は ハイインピーダンス状態になります。出力すべきレベルがある場合は、当該端子を汎用出力ポートに設定してください。ノーマルモードに移行し TIOR レジスタで初期化、TIOR レジスタを初期値に戻した後、モード設定手順(TOCR 設定、TMDR 設定、TOER 設定)に従い動作させてください。
- 注. 特に断りがない場合、本項記述中の n にはチャネル番号が入ります。

以下、表 20.59 の組み合わせ No. に従い端子の初期化手順を示します。なお、アクティブレベルは Low とします。

(1) ノーマルモードで動作中に異常が発生し、ノーマルモードで再スタートする場合の動作

ノーマルモードで異常が発生し、再設定後ノーマルモードで再スタートする場合の説明図を**図 20.127** に示します。




図 20.127 ノーマルモードで異常が発生し、ノーマルモードで復帰する場合

- [1] リセットにより MTU 出力は Low、ポートはハイインピーダンスになります。
- [2] リセットにより TMDR レジスタはノーマルモード設定になります。
- [3] MTU3、MTU4 では TIOR レジスタで端子を初期化する前に TOER レジスタで出力を許可してください。
- [4] TIOR レジスタで端子を初期化してください(例は初期出力が High、コンペアマッチで Low 出力です)。
- [5] MPCとI/Oポートのポートモードレジスタ (PMR) でMTU出力としてください。
- [6] TSTR レジスタでカウント動作を開始します。
- [7] コンペアマッチの発生により Low を出力します。
- [8] 異常が発生しました。
- [9] I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR)、ポートモードレジスタ (PMR) で端子を汎用出力ポートに切り替え、非アクティブレベルを出力してください。
- [10] TSTR レジスタでカウント動作を停止します。
- [11] ノーマルモードで再スタートする場合は必要ありません。
- [12] TIOR レジスタで端子を初期化してください。
- [13] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [14] TSTR レジスタで再スタートします。

(2) ノーマルモードで動作中に異常が発生し、PWM モード1で再スタートする場合の動作

ノーマルモードで異常が発生し、再設定後 PWM モード 1 で再スタートする場合の説明図を図 20.128 に示します。




図 20.128 ノーマルモードで異常が発生し、PWM モード 1 で復帰する場合

[1]~[10]は図20.127と共通です。

- [11] PWM モード 1 を設定します。
- [12] TIOR レジスタで端子を初期化してください。なお、PWM モード 1 では MTIOCnB (MTIOCnD) 端子 に波形が出力されません。出力すべきレベルがある場合は、I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR) で汎用出力ポートの設定をしてください。
- [13] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [14] TSTR レジスタで再スタートします。

(3) ノーマルモードで動作中に異常が発生し、PWM モード2で再スタートする場合の動作

ノーマルモードで異常が発生し、再設定後 PWM モード 2 で再スタートする場合の説明図を図 20.129 に示します。




図 20.129 ノーマルモードで異常が発生し、PWM モード2で復帰する場合

- [1]~[10]は図20.127と共通です。
- [11] PWM モード2を設定します。
- [12] TIOR レジスタで端子を初期化してください。なお、PWM モード2では周期レジスタの端子は初期化されません。初期化したい場合にはノーマルモードで初期化した後 PWM モード2 に移行してください。
- [13] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [14] TSTR レジスタで再スタートします。
 - 注. PWM モード 2 は MTU0 ~ MTU2 でのみ設定可能です。したがって TOER レジスタの設定は不要です。

(4) ノーマルモードで動作中に異常が発生し、位相計数モードで再スタートする場合の動作

ノーマルモードで異常が発生し、再設定後位相計数モードで再スタートする場合の説明図を**図 20.130** に示します。




図 20.130 ノーマルモードで異常が発生し、位相計数モードで復帰する場合

- [1]~[10]は図20.127と共通です。
- [11] 位相計数モードを設定します。
- [12] TIOR レジスタで端子を初期化してください。
- [13] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [14] TSTR レジスタで再スタートします。
 - 注. 位相計数モードは MTU1、MTU2 でのみ設定可能です。したがって TOER レジスタの設定は不要です。

(5) ノーマルモードで動作中に異常が発生し、相補 PWM モードで再スタートする場合の動作

ノーマルモードで異常が発生し、再設定後相補 PWM モードで再スタートする場合の説明図を**図 20.131** に示します。




図 20.131 ノーマルモードで異常が発生し、相補 PWM モードで復帰する場合

- [1]~[10]は図20.127と共通です。
- [11] TIOR レジスタでノーマルモードの波形生成部を初期化してください。
- [12] TIOR レジスタでノーマルモードの波形生成部の動作を禁止してください。
- [13] TOER レジスタで MTU3、MTU4 の出力を禁止してください。
- [14] TOCR レジスタで相補 PWM モードの出力レベルと周期出力の許可 / 禁止を選択してください。
- [15] 相補 PWM モードを設定します。
- [16] TOER レジスタで MTU3、MTU4 の出力を許可してください。
- [17] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [18] TSTR レジスタで再スタートします。

(6) ノーマルモードで動作中に異常が発生し、リセット同期 PWM モードで再スタートする場合 の動作

ノーマルモードで異常が発生し、再設定後リセット同期 PWM モードで再スタートする場合の説明図を**図** 20.132 に示します。




図 20.132 ノーマルモードで異常が発生し、リセット同期 PWM モードで復帰する場合

[1]~[13]は図20.131と共通です。

- [14] TOCR レジスタでリセット同期 PWM モードの出力レベルと周期出力の許可/禁止を選択してください。
- [15] リセット同期 PWM モードを設定します。
- [16] TOER レジスタで MTU3、MTU4 の出力を許可してください。
- [17] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [18] TSTR レジスタで再スタートします。

(7) PWM モード 1 で動作中に異常が発生し、ノーマルモードで再スタートする場合の動作

PWM モード 1 で異常が発生し、再設定後ノーマルモードで再スタートする場合の説明図を図 20.133 に示します。




図 20.133 PWM モード 1 で異常が発生し、ノーマルモードで復帰する場合

- [1] リセットにより MTU 出力は Low、ポートはハイインピーダンスになります。
- [2] PWM モード1を設定してください。
- [3] MTU3、MTU4 では TIOR レジスタで端子を初期化する前に TOER レジスタで出力を許可してください。
- [4] TIOR レジスタで端子を初期化してください (例は初期出力が High、コンペアマッチで Low 出力です。 PWM モード 1 では MTIOCnB 側は初期化されません)。
- [5] MPCとI/Oポートのポートモードレジスタ(PMR)でMTU出力としてください。
- [6] TSTR レジスタでカウント動作を開始します。
- [7] コンペアマッチの発生により Low を出力します。
- [8] 異常が発生しました。
- [9] I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR)、ポートモードレジスタ (PMR) で端子を汎用出力ポートに切り替え、非アクティブレベルを出力してください。
- [10] TSTR レジスタでカウント動作を停止します。
- [11] ノーマルモードを設定してください。
- [12] TIOR レジスタで端子を初期化してください。
- [13] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [14] TSTR レジスタで再スタートします。

(8) PWM モード1で動作中に異常が発生し、PWM モード1で再スタートする場合の動作

PWM モード1で異常が発生し、再設定後 PWM モード1で再スタートする場合の説明図を図 20.134 に示します。




図 20.134 PWM モード 1 で異常が発生し、PWM モード 1 で復帰する場合

[1]~[10]は図 20.133と共通です。

- [11] PWM モード 1 で再スタートする場合には必要ありません。
- [12] TIOR レジスタで端子を初期化してください。なお、PWM モード 1 では MTIOCnB (MTIOCnD) 端子 に波形が出力されません。出力すべきレベルがある場合は、I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR) で汎用出力ポートの設定をしてください。
- [13] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [14] TSTR レジスタで再スタートします。

(9) PWM モード1で動作中に異常が発生し、PWM モード2で再スタートする場合の動作

PWM モード 1 で異常が発生し、再設定後 PWM モード 2 で再スタートする場合の説明図を**図 20.135** に示します。




図 20.135 PWM モード 1 で異常が発生し、PWM モード 2 で復帰する場合

- [1]~[10]は図20.133と共通です。
- [11] PWM モード2を設定します。
- [12] TIOR レジスタで端子を初期化してください。なお、PWM モード 2 では周期レジスタの端子に波形が出力されません。出力すべきレベルがある場合は、I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR) で汎用出力ポートの設定をしてください。
- [13] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [14] TSTR レジスタで再スタートします。
 - 注. PWM モード 2 は MTU0 ~ MTU2 でのみ設定可能です。したがって TOER レジスタの設定は不要です。

(10) PWM モード 1 で動作中に異常が発生し、位相計数モードで再スタートする場合の動作

PWM モード 1 で異常が発生し、再設定後位相計数モードで再スタートする場合の説明図を**図 20.136** に示します。




図 20.136 PWM モード 1 で異常が発生し、位相計数モードで復帰する場合

- [1]~[10]は図20.133と共通です。
- [11] 位相計数モードを設定します。
- [12] TIOR レジスタで端子を初期化してください。
- [13] MPC と I/O ポートのポートモードレジスタ(PMR)で MTU 出力としてください。
- [14] TSTR レジスタで再スタートします。
 - 注. 位相計数モードは MTU1、MTU2 でのみ設定可能です。したがって TOER レジスタの設定は不要です。

(11) PWM モード 1 で動作中に異常が発生し、相補 PWM モードで再スタートする場合の動作

PWM モード 1 で異常が発生し、再設定後相補 PWM モードで再スタートする場合の説明図を図 20.137 に示します。




図 20.137 PWM モード 1 で異常が発生し、相補 PWM モードで復帰する場合

[1]~[10]は図20.133と共通です。

- [11] 波形生成部の初期化のためノーマルモードを設定してください。
- [12] TIOR レジスタで PWM モード 1 の波形生成部を初期化してください。
- [13] TIOR レジスタで PWM モード 1 の波形生成部の動作を禁止してください。
- [14] TOER レジスタで MTU3、MTU4 の出力を禁止してください。
- [15] TOCR レジスタで相補 PWM モードの出力レベルと周期出力の許可 / 禁止を選択してください。
- [16] 相補 PWM モードを設定します。
- [17] TOER レジスタで MTU3、MTU4 の出力を許可してください。
- [18] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [19] TSTR レジスタで再スタートします。

(12) PWM モード 1 で動作中に異常が発生し、リセット同期 PWM モードで再スタートする場合 の動作

PWM モード1で異常が発生し、再設定後リセット同期 PWM モードで再スタートする場合の説明図を**図** 20.138 に示します。




図 20.138 PWM モード 1 で異常が発生し、リセット同期 PWM モードで復帰する場合

- [1]~[14]は図 20.137と共通です。
- [15] TOCR レジスタでリセット同期 PWM モードの出力レベルと周期出力の許可/禁止を選択してください。
- [16] リセット同期 PWM モードを設定します。
- [17] TOER レジスタで MTU3、MTU4 の出力を許可してください。
- [18] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [19] TSTR レジスタで再スタートします。

(13) PWM モード2で動作中に異常が発生し、ノーマルモードで再スタートする場合の動作

PWM モード 2 で異常が発生し、再設定後ノーマルモードで再スタートする場合の説明図を図 20.139 に示します。




図 20.139 PWM モード 2 で異常が発生し、ノーマルモードで復帰する場合

- [1] リセットにより MTU 出力は Low、ポートはハイインピーダンスになります。
- [2] PWM モード2を設定してください。
- [3] TIOR レジスタで端子を初期化してください (例は初期出力が High、コンペアマッチで Low 出力です。 PWM モード 2 では周期レジスタの端子は初期化されません。例は MTIOCnA が周期レジスタの場合です)。
- [4] MPCと I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [5] TSTR レジスタでカウント動作を開始します。
- [6] コンペアマッチの発生により Low を出力します。
- [7] 異常が発生しました。
- [8] I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR)、ポートモードレジスタ (PMR) で端子を汎用出力ポートに切り替え、非アクティブレベルを出力してください。
- [9] TSTR レジスタでカウント動作を停止します。
- [10] ノーマルモードを設定してください。
- [11] TIOR レジスタで端子を初期化してください。
- [12] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [13] TSTR レジスタで再スタートします。

(14) PWM モード2で動作中に異常が発生し、PWM モード1で再スタートする場合の動作

PWM モード 2 で異常が発生し、再設定後 PWM モード 1 で再スタートする場合の説明図を図 20.140 に示します。




図 20.140 PWM モード 2 で異常が発生し、PWM モード 1 で復帰する場合

[1]~[9]は図 20.139と共通です。

- [10] PWM モード 1 を設定します。
- [11] TIOR レジスタで端子を初期化してください。なお、PWM モード 1 では MTIOCnB (MTIOCnD) 端子 に波形が出力されません。出力すべきレベルがある場合は、I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR) で汎用出力ポートの設定をしてください。
- [12] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [13] TSTR レジスタで再スタートします。

(15) PWM モード2で動作中に異常が発生し、PWM モード2で再スタートする場合の動作

PWM モード 2 で異常が発生し、再設定後 PWM モード 2 で再スタートする場合の説明図を**図 20.141** に示します。




図 20.141 PWM モード 2 で異常が発生し、PWM モード 2 で復帰する場合

[1]~[9]は図 20.139と共通です。

- [10] PWM モード2で再スタートする場合には必要ありません。
- [11] TIOR レジスタで端子を初期化してください。なお、PWM モード2では周期レジスタの端子に波形が 出力されません。出力すべきレベルがある場合は、I/O ポートのポート方向レジスタ (PDR)、ポート出 カデータレジスタ (PODR) で汎用出力ポートの設定をしてください。
- [12] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [13] TSTR レジスタで再スタートします。

(16) PWM モード 2 で動作中に異常が発生し、位相計数モードで再スタートする場合の動作

PWM モード 2 で異常が発生し、再設定後位相計数モードで再スタートする場合の説明図を図 20.142 に示します。




図 20.142 PWM モード 2 で異常が発生し、位相計数モードで復帰する場合

- [1]~[9]は図20.139と共通です。
- [10] 位相計数モードを設定します。
- [11] TIOR レジスタで端子を初期化してください。
- [12] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [13] TSTR レジスタで再スタートします。

(17) 位相計数モードで動作中に異常が発生し、ノーマルモードで再スタートする場合の動作

位相計数モードで異常が発生し、再設定後ノーマルモードで再スタートする場合の説明図を**図 20.143** に示します。




図 20.143 位相計数モードで異常が発生し、ノーマルモードで復帰する場合

- [1] リセットにより MTU 出力は Low、ポートはハイインピーダンスになります。
- [2] 位相計数モードを設定してください。
- [3] TIOR レジスタで端子を初期化してください (例は初期出力が High、コンペアマッチで Low 出力です)。
- [4] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [5] TSTR レジスタでカウント動作を開始します。
- [6] コンペアマッチの発生により Low を出力します。
- [7] 異常が発生しました。
- [8] I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR)、ポートモードレジスタ (PMR) で端子を汎用出力ポートに切り替え、非アクティブレベルを出力してください。
- [9] TSTR レジスタでカウント動作を停止します。
- [10] ノーマルモードで設定してください。
- [11] TIOR レジスタで端子を初期化してください。
- [12] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [13] TSTR レジスタで再スタートします。

(18) 位相計数モードで動作中に異常が発生し、PWM モード1で再スタートする場合の動作

位相計数モードで異常が発生し、再設定後 PWM モード 1 で再スタートする場合の説明図を図 20.144 に示します。




図 20.144 位相計数モードで異常が発生し、PWM モード1 で復帰する場合

- [1]~[9]は図20.143と共通です。
- [10] PWM モード 1 を設定します。
- [11] TIOR レジスタで端子を初期化してください。なお、PWM モード 1 では MTIOCnB (MTIOCnD) 端子 に波形が出力されません。出力すべきレベルがある場合は、I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR) で汎用出力ポートの設定をしてください。
- [12] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [13] TSTR レジスタで再スタートします。

(19) 位相計数モードで動作中に異常が発生し、PWM モード2で再スタートする場合の動作

位相計数モードで異常が発生し、再設定後 PWM2 モードで再スタートする場合の説明図を**図 20.145** に示します。




図 20.145 位相計数モードで異常が発生し、PWM モード2で復帰する場合

- [1]~[9]は図20.143と共通です。
- [10] PWM モード2を設定します。
- [11] TIOR レジスタで端子を初期化してください。なお、PWM モード 1 では MTIOCnB (MTIOCnD) 端子 に波形が出力されません。出力すべきレベルがある場合は、I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR) で汎用出力ポートの設定をしてください。
- [12] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [13] TSTR レジスタで再スタートします。

(20) 位相計数モードで動作中に異常が発生し、位相計数モードで再スタートする場合の動作

位相計数モードで異常が発生し、再設定後位相計数モードで再スタートする場合の説明図を**図 20.146** に示します。




図 20.146 位相計数モードで異常が発生し、位相計数モードで復帰する場合

- [1]~[9]は図20.143と共通です。
- [10] 位相計数モードで再スタートする場合には必要ありません。
- [11] TIOR レジスタで端子を初期化してください。
- [12] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [13] TSTR レジスタで再スタートします。



(21) 相補 PWM モードで動作中に異常が発生し、ノーマルモードで再スタートする場合の動作

相補 PWM モードで異常が発生し、再設定後ノーマルモードで再スタートする場合の説明図を**図 20.147** に示します。




図 20.147 相補 PWM モードで異常が発生し、ノーマルモードで復帰する場合

- [1] リセットにより MTU 出力は Low、ポートはハイインピーダンスになります。
- [2] TOCR レジスタで相補 PWM モードの出力レベルと周期出力の許可 / 禁止を選択してください。
- [3] 相補 PWM モードを設定します。
- [4] TOER レジスタで MTU3、MTU4 の出力を許可してください。
- [5] MPCとI/Oポートのポートモードレジスタ(PMR)でMTU出力としてください。
- [6] TSTR レジスタでカウント動作を開始します。
- [7] コンペアマッチの発生により相補 PWM 波形を出力します。
- [8] 異常が発生しました。
- [9] I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR)、ポートモードレジスタ (PMR) で端子を汎用出力ポートに切り替え、非アクティブレベルを出力してください。
- [10] TSTR レジスタでカウント動作を停止します(MTU 出力は相補 PWM 出力初期値となります)。
- [11] ノーマルモードを設定してください (MTU 出力は Low となります)。
- [12] TIOR レジスタで端子を初期化してください。
- [13] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [14] TSTR レジスタで再スタートします。

(22) 相補 PWM モードで動作中に異常が発生し、PWM モード1で再スタートする場合の動作

相補 PWM モードで異常が発生し、再設定後 PWM モード 1 で再スタートする場合の説明図を**図 20.148** に示します。




図 20.148 相補 PWM モードで異常が発生し、PWM モード 1 で復帰する場合

[1]~[10]は図20.147と共通です。

- [11] PWM モード 1 を設定してください (MTU 出力は Low となります)。
- [12] TIOR レジスタで端子を初期化してください。なお、PWM モード 1 では MTIOCnB (MTIOCnD) 端子 に波形が出力されません。出力すべきレベルがある場合は、I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR) で汎用出力ポートの設定をしてください。
- [13] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [14] TSTR レジスタで再スタートします。

(23) 相補 PWM モードで動作中に異常が発生し、相補 PWM モードで再スタートする場合の動作

相補 PWM モードで異常が発生し、再設定後相補 PWM モードで再スタートする場合の説明図を図 20.149 に示します (周期、デューティ設定をカウンタを止めたときの値から再スタートする場合)。




図 20.149 相補 PWM モードで異常が発生し、相補 PWM モードで復帰する場合

[1]~[10]は図20.147と共通です。

- [11] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [12] TSTR レジスタで再スタートします。
- [13] コンペアマッチの発生により相補 PWM 波形を出力します。

(24) 相補 PWM モードで動作中に異常が発生し、相補 PWM モードで新たに再スタートする場合 の動作

相補 PWM モードで異常が発生し、再設定後相補 PWM モードで再スタートする場合の説明図を**図 20.150** に示します (周期、デューティ設定を全く新しい設定値で再スタートする場合)。




図 20.150 相補 PWM モードで異常が発生し、相補 PWM モードで復帰する場合

[1]~[10]は図20.147と共通です。

- [11] ノーマルモードを設定し新しい設定値を設定してください(MTU出力はLowとなります)。
- [12] TOER レジスタで MTU3、MTU4 の出力を禁止してください。
- [13] TOCR レジスタで相補 PWM モードの出力レベルと周期出力の許可 / 禁止を選択してください。
- [14] 相補 PWM モードを設定します。
- [15] TOER レジスタで MTU3、MTU4 の出力を許可してください。
- [16] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [17] TSTR レジスタで再スタートします。

(25) 相補 PWM モードで動作中に異常が発生し、リセット同期 PWM モードで再スタートする場合の動作

相補 PWM モードで異常が発生し、再設定後リセット同期 PWM モードで再スタートする場合の説明図を **図 20.151** に示します。




図 20.151 相補 PWM モードで異常が発生し、リセット同期 PWM モードで復帰する場合

- [1]~[10]は図 20.147と共通です。
- [11] ノーマルモードを設定してください (MTU 出力は Low となります)。
- [12] TOER レジスタで MTU3、MTU4 の出力を禁止してください。
- [13] TOCR レジスタでリセット同期 PWM モードの出力レベルと周期出力の許可/禁止を選択してください。
- [14] リセット同期 PWM モードを設定します。
- [15] TOER レジスタで MTU3、MTU4 の出力を許可してください。
- [16] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [17] TSTR レジスタで再スタートします。

(26) リセット同期 PWM モードで動作中に異常が発生し、ノーマルモードで再スタートする場合 の動作

リセット同期 PWM モードで異常が発生し、再設定後ノーマルモードで再スタートする場合の説明図を**図** 20.152 に示します。




図 20.152 リセット同期 PWM モードで異常が発生し、ノーマルモードで復帰する場合

- [1] リセットにより MTU 出力は Low、ポートはハイインピーダンスになります。
- [2] TOCR レジスタでリセット同期 PWM の出力レベルと周期出力の許可 / 禁止を選択してください。
- [3] リセット同期 PWM モードを設定します。
- [4] TOER レジスタで MTU3、MTU4 の出力を許可してください。
- [5] MPCとI/Oポートのポートモードレジスタ(PMR)でMTU出力としてください。
- [6] TSTR レジスタでカウント動作を開始します。
- [7] コンペアマッチの発生によりリセット同期 PWM 波形を出力します。
- [8] 異常が発生しました。
- [9] I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR)、ポートモードレジスタ (PMR) で端子を汎用出力ポートに切り替え、非アクティブレベルを出力してください。
- [10] TSTR レジスタでカウント動作を停止します(MTU 出力はリセット同期 PWM 出力初期値となります)。
- [11] ノーマルモードを設定してください(MTU 出力は正相側が Low、逆相側が High となります)。
- [12] TIOR レジスタで端子を初期化してください。
- [13] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [14] TSTR レジスタで再スタートします。

(27) リセット同期 PWM モードで動作中に異常が発生し、PWM モード 1 で再スタートする場合 の動作

リセット同期 PWM モードで異常が発生し、再設定後 PWM モード 1 で再スタートする場合の説明図を**図** 20.153 に示します。




図 20.153 リセット同期 PWM モードで異常が発生し、PWM モード1で復帰する場合

[1]~[10]は図20.152と共通です。

- [11] PWM モード1を設定してください (MTU 出力は正相側が Low、逆相側が High となります)。
- [12] TIOR レジスタで端子を初期化してください。なお、PWM モード 1 では MTIOCnB (MTIOCnD) 端子 に波形が出力されません。出力すべきレベルがある場合は、I/O ポートのポート方向レジスタ (PDR)、ポート出力データレジスタ (PODR) で汎用出力ポートの設定をしてください。
- [13] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [14] TSTR レジスタで再スタートします。

(28) リセット同期 PWM モードで動作中に異常が発生し、相補 PWM モードで再スタートする場合の動作

リセット同期 PWM モードで異常が発生し、再設定後相補 PWM モードで再スタートする場合の説明図を **図 20.154** に示します。




図 20.154 リセット同期 PWM モードで異常が発生し、相補 PWM モードで復帰する場合

- [1]~[10]は図20.152と共通です。
- [11] TOER レジスタで MTU3、MTU4 の出力を禁止してください。
- [12] TOCR レジスタで相補 PWM モードの出力レベルと周期出力の許可 / 禁止を選択してください。
- [13] 相補 PWM を設定します (MTU の周期出力端子は Low になります)。
- [14] TOER レジスタで MTU3、MTU4 の出力を許可してください。
- [15] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [16] TSTR レジスタで再スタートします。

(29) リセット同期 PWM モードで動作中に異常が発生し、リセット同期 PWM モードで再スタートする場合の動作

リセット同期 PWM モードで異常が発生し、再設定後リセット同期 PWM モードで再スタートする場合の説明図を図 20.155 に示します。




図 20.155 リセット同期 PWM モードで異常が発生し、リセット同期 PWM モードで復帰する場合

- [1] ~ [10] は図 20.152 と共通です。
- [11] MPC と I/O ポートのポートモードレジスタ (PMR) で MTU 出力としてください。
- [12] TSTR レジスタで再スタートします。
- [13] コンペアマッチの発生によりリセット同期 PWM 波形を出力します。

20.8 ELC によるリンク動作

20.8.1 ELC へのイベント信号出力

MTU はイベントリンクコントローラ (ELC) により、割り込み要求信号をイベント信号として使用して、あらかじめ設定したモジュールに対してリンク動作が可能です。

イベント信号は、該当する割り込み要求許可ビットの設定に関係なく出力することができます。

20.8.2 ELC からのイベント信号受信による MTU の動作

MTU は ELC の ELSRn レジスタの設定により、あらかじめ設定したイベントによる次の動作が可能です。

(1) カウントスタート動作

ELC の ELOPA、ELOPB レジスタで MTU のカウントスタート動作を選択します。ELOPA レジスタは MTU1 \sim MTU3、ELOPB レジスタは MTU4 に機能します。MTU の設定するチャネルの TMDR レジスタは リセット後の値(00h)にしてください。ELSRn レジスタで指定したイベントが発生すると、**表 20.60** に示した TSTR.CSTn ビットが "1" になり、MTU のカウントがスタートします。

ただし、TSTR.CSTn ビットが"1"のときに指定したイベントが発生した場合は、そのイベントは無効となります。各チャネルに対して使用する TSTR レジスタのビット名は表 20.60 を参照してください。

カウントスタート動作の設定手順の詳細については「20.3.1(1) カウンタの動作」を参照ください。

表 20.60 ELC とリンク動作するタイマスタートレジスタ

チャネル番号	タイマスタートレジスタ
MTU1	TSTR.CST1 ビット
MTU2	TSTR.CST2ビット
MTU3	TSTR.CST3ビット
MTU4	TSTR.CST4ビット

(2) インプットキャプチャ動作

ELC の ELOPA、ELOPB レジスタで MTU2 のインプットキャプチャ動作を選択します。ELOPA レジスタは MTU1 ~ MTU3、ELOPB レジスタは MTU4 に対応します。MTU の設定するチャネルの TMDR レジスタはリセット後の値(00h)にしてください。ELSRn レジスタで指定したイベントが発生すると、TCNT カウンタの値を TGR レジスタヘキャプチャします。イベントリンクによるインプットキャプチャ動作を使用する場合は、MTU の TIOR レジスタのビットをインプットキャプチャに設定し、TSTR.CSTn ビットを "1" にしカウンタをスタートさせてください。

このとき TIOCnA 端子(インプットキャプチャ端子)の入力は無効となります。

各チャネルに対して使用する TGR レジスタ、TIOR レジスタのビット名は表 20.61 を参照してください。 インプットキャプチャの設定手順の詳細については「20.3.1 (3) インプットキャプチャ機能」を参照く ださい。

表20.61 ELC動作時のインプットキャプチャ動作において使用する各チャネルでのタイマジェネラルレジスタ、タイマI/O コントロールレジスタ

チャネル番号	タイマジェネラルレジスタ	タイマI/Oコントロールレジスタのビット名
MTU1	MTU1.TGRA レジスタ	MTU1.TIOR.IOA[3:0] ビット
MTU2	MTU2.TGRA レジスタ	MTU2.TIOR.IOA[3:0] ビット
MTU3	MTU3.TGRA レジスタ	MTU3.TIORH.IOA[3:0] ビット
MTU4	MTU4.TGRA レジスタ	MTU4.TIORH.IOA[3:0] ビット

(3) カウントリスタート動作

ELC の ELOPA、ELOPB レジスタで MTU のカウントリスタート動作を選択します。ELOPA レジスタは MTU1 ~ MTU3、ELOPB レジスタは MTU4 に対応します。MTU の設定するチャネルの TMDR レジスタは リセット後の値 (00h) にしてください。ELSRn レジスタで指定したイベントが発生すると、TCNT カウン タの値が初期値に書き換わります。TSTR.CSTn ビットが "1" にしていればカウント動作を継続することができます。対応する TSTR.CSTn ビットは表 20.60 を参照ください。

20.8.3 ELC からのイベント信号受信による MTU の注意事項

以下に MTU をイベントリンクによる動作で使用するときの注意事項を示します。

(1) カウントスタート動作

TSTR.CSTn ビットへのライトサイクル中に ELSRn レジスタで指定したイベントが発生すると、TSTR.CSTn ビットへの書き込みサイクルは行われずイベント発生による1セットが優先されます。

(2) カウントリスタート動作

TCNT カウンタへのライトサイクル中に ELSRn レジスタで指定したイベントが発生すると、TCNT カウンタへの書き込みサイクルは行われずイベント発生によるカウント値の初期化が優先されます。

21. ポートアウトプットイネーブル 2(POE2a)

ポートアウトプットイネーブル 2(POE)は、POE0# ~ POE3#、POE8# 端子の入力変化、MTU 相補 PWM 出力端子(MTIOC3B、MTIOC3D、MTIOC4A、MTIOC4B、MTIOC4C、MTIOC4D)の出力状態、クロック発生回路の発振停止検出、レジスタ設定(SPOER レジスタ)によって MTU 相補 PWM 出力端子および MTU0 出力端子(MTIOC0A、MTIOC0B、MTIOC0C、MTIOC0D)をハイインピーダンスにすることができます。

また、同時に割り込み要求を発行することができます。 本章に記載している PCLK とは PCLKB を指します。

21.1 概要

表 21.1 に POE の仕様を、図 21.1 に POE のブロック図を示します。

表 21.1 POE の仕様

項目	内容
入力レベル検出による ハイインピーダンス制御	 POE0#~POE3#、POE8#の各入力端子に立ち下がりエッジ、PCLK/8クロックごとに16回、PCLK/16クロックごとに16回、PCLK/128クロックごとに16回のLowサンプリングが設定可能 POE0#~POE3#端子の立ち下がりエッジまたはLowサンプリングによって、MTU相補PWM出力端子をハイインピーダンスに設定可能 POE8#端子の立ち下がりエッジまたはLowサンプリングによって、MTU0出力端子をハイインピーダンスに設定可能
出カレベル比較による ハイインピーダンス制御	● MTU相補 PWM出力端子の出力レベルを比較し、同時にアクティブレベル出力が1PCLKクロック以上続いた場合、MTU相補 PWM出力端子をハイインピーダンスに設定可能
発振停止検出による ハイインピーダンス制御	クロック発生回路が発振停止した場合、MTU相補PWM出力端子およびMTU0出力端子をハイインピーダンスに設定可能
ソフトウェア(レジスタ)による ハイインピーダンス制御	POEのレジスタ書き込みをすることで、MTU相補PWM出力端子およびMTU0出力端子をハイインピーダンスに設定可能
割り込み	POE0#~POE3#、POE8#の入力レベル検出結果またはMTU相補PWM出力端子の出力レベルの比較結果により、それぞれの割り込みを発生

POE は、**図 21.1** のブロック図に示すように入力レベル検出回路、出力レベル比較回路、クロック発生回路 の発振停止検出信号の入力、およびハイインピーダンス要求/割り込み要求生成回路から構成されます。




図 21.1 POE のブロック図

表 21.2 に POE で使用する入出力端子を示します。

表21.2 POEの入出力端子

端子名	入出力	機能
POE0#~POE3#	入力	MTU相補PWM出力端子をハイインピーダンスにする要求信号
POE8#	入力	MTU0の出力端子をハイインピーダンスにする要求信号
MTIOC3B	出力	MTU3相補PWM出力端子
MTIOC3D	出力	MTU3相補PWM出力端子
MTIOC4A	出力	MTU4相補PWM出力端子
MTIOC4B	出力	MTU4相補PWM出力端子
MTIOC4C	出力	MTU4相補PWM出力端子
MTIOC4D	出力	MTU4相補PWM出力端子
MTIOC0A	出力	MTU0 出力端子
MTIOC0B	出力	MTU0 出力端子
MTIOC0C	出力	MTU0 出力端子
MTIOC0D	出力	MTU0出力端子

表 21.3 に示す端子の組み合わせで出力レベルの比較を行います。


表21.3 端子の組み合わせ

端子の組み合わせ	入出力	機能
MTIOC3B & MTIOC3D	出力	どの組み合わせに対して出カレベル比較を行いハイインピーダンス制御を行うかは、POEの
MTIOC4A & MTIOC4C	出力	】レジスタで設定できます。 ■ 1PCLKクロック以上同時にアクティブレベル出力が続いた場合、MTU相補PWM出力端子を
MTIOC4B & MTIOC4D	出力	ハイインピーダンスにします。 (MTU.TOCR1.TOCS ビット="0"のときに、MTU.TOCR1.OLSP, OLSN ビットが"0"の場合は Low出力、"1"の場合はHigh出力。 MTU.TOCR1.TOCS ビット="1"のときに、MTU.TOCR2.OLS3N, OLS3P, OLS2N, OLS2P, OLS1N, OLS1P ビットが"0"の場合はLow出力、"1"の場合はHigh出力)

21.2 レジスタの説明

21.2.1 入力レベルコントロール/ステータスレジスタ 1 (ICSR1)

アドレス 0008 8900h



ビット	シンボル	ビット名	機能	R/W
b1-b0	POE0M[1:0]	POE0モード選 択ビット	b1 b0 0 0: POE0#端子入力の立ち下がりエッジでハイインピーダンス要求を受け付ける 0 1: POE0#端子入力のレベルをPCLK/8クロックごとに16回サンプリングし、すべてLowだった場合、ハイインピーダンス要求を受け付ける 1 0: POE0#端子入力のレベルをPCLK/16クロックごとに16回サンプリングし、すべてLowだった場合、ハイインピーダンス要求を受け付ける 1 1: POE0#端子入力のレベルをPCLK/128クロックごとに16回サンプリング	R/W (注1)
b3-b2	POE1M[1:0]	POE1モード選 択ビット	し、すべてLowだった場合、ハイインピーダンス要求を受け付ける b3 b2 0 0: POE1#端子入力の立ち下がりエッジでハイインピーダンス要求を受け付ける ける 0 1: POE1#端子入力のレベルをPCLK/8クロックごとに16回サンプリングし、すべてLowだった場合、ハイインピーダンス要求を受け付ける 1 0: POE1#端子入力のレベルをPCLK/16クロックごとに16回サンプリングし、すべてLowだった場合、ハイインピーダンス要求を受け付ける 1 1: POE1#端子入力のレベルをPCLK/128クロックごとに16回サンプリングし、すべてLowだった場合、ハイインピーダンス要求を受け付ける	R/W (注1)
b5-b4	POE2M[1:0]	POE2モード選 択ビット	b5 b4 0 0: POE2#端子入力の立ち下がりエッジでハイインピーダンス要求を受け付ける 0 1: POE2#端子入力のレベルをPCLK/8クロックごとに16回サンプリングし、すべてLowだった場合、ハイインピーダンス要求を受け付ける 1 0: POE2#端子入力のレベルをPCLK/16クロックごとに16回サンプリングし、すべてLowだった場合、ハイインピーダンス要求を受け付ける 1 1: POE2#端子入力のレベルをPCLK/128クロックごとに16回サンプリングし、すべてLowだった場合、ハイインピーダンス要求を受け付ける	R/W (注1)
b7-b6	POE3M[1:0]	POE3モード選 択ビット	b7 b6 0 0: POE3#端子入力の立ち下がりエッジでハイインピーダンス要求を受け付ける 0 1: POE3#端子入力のレベルをPCLK/8クロックごとに16回サンプリングし、すべてLowだった場合、ハイインピーダンス要求を受け付ける 1 0: POE3#端子入力のレベルをPCLK/16クロックごとに16回サンプリングし、すべてLowだった場合、ハイインピーダンス要求を受け付ける 1 1: POE3#端子入力のレベルをPCLK/128クロックごとに16回サンプリングし、すべてLowだった場合、ハイインピーダンス要求を受け付ける	R/W (注1)
b8	PIE1	ポート割り込み 許可1ビット	0: 入力レベル検出によるOEI1割り込み要求を禁止 1: 入力レベル検出によるOEI1割り込み要求を許可	R/W
b11-b9	_	予約ビット	読むと"O"が読めます。書く場合、"O"としてください	R/W
b12	POE0F	POE0フラグ	0:POE0#端子にハイインピーダンス要求なし 1:POE0#端子にハイインピーダンス要求あり	R/(W) (注2)
b13	POE1F	POE1フラグ	0: POE1#端子にハイインピーダンス要求なし 1: POE1#端子にハイインピーダンス要求あり	R/(W) (注2)
b14	POE2F	POE2フラグ	0: POE2#端子にハイインピーダンス要求なし 1: POE2#端子にハイインピーダンス要求あり	R/(W) (注2)
b15	POE3F	POE3フラグ	0: POE3#端子にハイインピーダンス要求なし 1: POE3#端子にハイインピーダンス要求あり	R/(W) (注2)

- 注1. リセット後、1回のみ書けます。
- 注2. フラグを"0"にするため、"1"を読み出した後に"0"のみ書けます。

POE0M[1:0] ~ POE3M[1:0] ビットで Low サンプリングを設定している場合、POE0F ~ POE3F フラグに "0" を書き込むには、POE0# ~ POE3# 端子に High を入力する必要があります。

詳細は「21.3.5 ハイインピーダンスからの解除」を参照してください。

PIE1 ビット (ポート割り込み許可1ビット)

 $POE3F \sim POE0F$ フラグのいずれかが "1" になったときに、OEI1 割り込みを要求するかどうかを指定します。

POE0F フラグ(POE0 フラグ)

POE0# 端子にハイインピーダンス要求が入力されたことを示すフラグです。 「"1"になる条件〕

- POE0# 端子に POE0M[1:0] ビットで設定した入力が発生したとき ["0" になる条件]
 - "1" を読んだ後、"0" を書いたとき

POE1F フラグ(POE1 フラグ)

POE1#端子にハイインピーダンス要求が入力されたことを示すフラグです。 ["1"になる条件]

- POE1# 端子に POE1M[1:0] ビットで設定した入力が発生したとき「"0" になる条件]
- "1"を読んだ後、"0"を書いたとき

POE2F フラグ(POE2 フラグ)

POE2# 端子にハイインピーダンス要求が入力されたことを示すフラグです。 「"1" になる条件〕

- POE2# 端子に POE2M[1:0] ビットで設定した入力が発生したとき「"0" になる条件]
- "1" を読んだ後、"0" を書いたとき

POE3F フラグ(POE3 フラグ)

POE3# 端子にハイインピーダンス要求が入力されたことを示すフラグです。 「"1" になる条件〕

- POE3# 端子に POE3M[1:0] ビットで設定した入力が発生したとき ["0" になる条件]
 - "1" を読んだ後、"0" を書いたとき

21.2.2 出力レベルコントロール / ステータスレジスタ 1 (OCSR1)

アドレス 0008 8902h

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0	
	OSF1	_	_	_	_	_	OCE1	OIE1	_	-	_	_	-	_	-	_	
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	

ビット	シンボル	ビット名	機能	R/W
b7-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b8	OIE1	出力短絡割り込み許可1ビット	0:出カレベル比較によるOEI1割り込み要求を禁止 1:出カレベル比較によるOEI1割り込み要求を許可	R/W
b9	OCE1	出力短絡ハイインピーダンス 許可1ビット	0: 端子をハイインピーダンスにしない 1: 端子をハイインピーダンスにする	R/W (注1)
b14-b10	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b15	OSF1	出力短絡フラグ1	0:同時にアクティブレベルになっていない 1:同時にアクティブレベルになった	R/(W) (注2)

- 注1. リセット後、1回のみ書けます。
- 注2. フラグを"0"にするため、"1"を読んだ後に"0"のみ書けます。

OIE1 ビット(出力短絡割り込み許可1ビット)

OSF1 フラグが "1" のときに、OEI1 割り込みを要求するかどうかを指定します。

OCE1 ビット(出力短絡ハイインピーダンス許可1ビット)

OSF1 フラグが "1" のときに、MTU 相補 PWM 出力端子をハイインピーダンスにするかどうかを指定します。

OSF1 フラグ (出力短絡フラグ 1)


表 21.3 に示す MTU 相補 PWM 出力端子の比較する 3 組の 2 相出力のうち、1 組でも同時にアクティブレベルになったことを示すフラグです。POECR2.PnCZEA (n=1,2,3) ビットが "0" のとき、または MTU のアウトプットコンペア機能を有効にしていないとき、対応する MTU 相補 PWM 出力端子が同時にアクティブレベルになっても OSF1 フラグは "1" になりません。

「"1"になる条件]

- 3組の2相出力のうち、1組でも同時にアクティブレベルになったとき
- ["0"になる条件]
 - "1" を読んだ後、"0" を書いたとき "0" を書くには、MTU 相補 PWM 出力端子から非アクティブを出力する必要があります。 詳細は「21.3.5 ハイインピーダンスからの解除」参照してください。

21.2.3 入力レベルコントロール / ステータスレジスタ 2 (ICSR2)

アドレス 0008 8908h



ビット	シンボル	ビット名	機能	R/W
b1-b0	POE8M[1:0]	POE8モード選択ビット	b1 b0 0 0: POE8#端子入力の立ち下がりエッジで要求を受け付ける 0 1: POE8#端子入力のレベルをPCLK/8クロックごとに16回サンプリングし、すべてLowだった場合、要求を受け付ける 1 0: POE8#端子入力のレベルをPCLK/16クロックごとに16回サンプリングし、すべてLowだった場合、要求を受け付ける 1 1: POE8#端子入力のレベルをPCLK/128クロックごとに16回サンプリングし、すべてLowだった場合、要求を受け付ける	R/W (注1)
b7-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b8	PIE2	ポート割り込み許可2 ビット	0: OEI2割り込み要求を禁止 1: OEI2割り込み要求を許可	R/W
b9	POE8E	POE8ハイインピーダン ス許可ビット	0: MTIOCOA、MTIOCOB、MTIOCOC、MTIOCOD端子をハイインピー ダンスにしない 1: MTIOCOA、MTIOCOB、MTIOCOC、MTIOCOD端子をハイインピー ダンスにする	R/W (注1)
b11-b10	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b12	POE8F	POE8フラグ	0:POE8#端子にハイインピーダンス要求なし 1:POE8#端子にハイインピーダンス要求あり	R/(W) (注2)
b15-b13	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. リセット後、1回のみ書けます。

PIE2 ビット (ポート割り込み許可 2 ビット)

POE8F フラグが "1" になったときに、OEI2 割り込みを要求するかどうかを指定します。

POE8E ビット(POE8 ハイインピーダンス許可ビット)

POE8F フラグが"1"になったときに、MTU0 用端子をハイインピーダンスにするかどうかを指定します。

POE8F フラグ(POE8 フラグ)

POE8# 端子にハイインピーダンス要求が入力されたことを示すフラグです。

["1"になる条件]

• POE8# 端子に POE8M[1:0] ビットで設定した入力が発生したとき

["0"になる条件]

• "1" を読んだ後、"0" を書いたとき

POE8M[1:0] ビットで Low サンプリングを設定している場合、"0" を書くには、POE8# 端子に High を入力する必要があります。


詳細は「21.3.5 ハイインピーダンスからの解除」参照してください。



注2. フラグを"0"にするため、"1"を読み出した後に"0"のみ書けます。

21.2.4 ソフトウェアポートアウトプットイネーブルレジスタ(SPOER)

アドレス 0008 890Ah



ビット	シンボル	ビット名	機能	R/W
b0	CH34HIZ	MTU3、MTU4出力ハイインピーダン ス許可ビット	0: ハイインピーダンスにしない 1: ハイインピーダンスにする	R/W
b1	CH0HIZ	MTU0出力ハイインピーダンス許可 ビット	0: ハイインピーダンスにしない 1: ハイインピーダンスにする	R/W
b7-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

CH34HIZ ビット(MTU3、MTU4 出力ハイインピーダンス許可ビット)

MTU 相補 PWM 出力端子(MTIOC3B/MTIOC3D/MTIOC4A/MTIOC4B/MTIOC4C/MTIOC4D)をハイインピーダンスにする制御を行うかどうかを選択します。

["1"になる条件]

"1"を書いたとき

「"0"になる条件]

• "1" を読んだ後、"0" を書いたとき

CH0HIZ ビット (MTU0 出力ハイインピーダンス許可ビット)

MTU0 用端子 (MTIOC0A/MTIOC0B/MTIOC0C/MTIOC0D) をハイインピーダンスにする制御を行うかどうかを選択します。

["1"になる条件]


"1"を書いたとき

["0"になる条件]

• "1" を読んだ後、"0" を書いたとき

21.2.5 ポートアウトプットイネーブルコントロールレジスタ 1 (POECR1)

アドレス 0008 890Bh




ビット	シンボル	ビット名	機能	R/W
b0	PE0ZE	MTIOC0Aハイインピーダンス 許可ビット	0: ハイインピーダンスにしない 1: ハイインピーダンスにする	R/W (注1)
b1	PE1ZE	MTIOC0Bハイインピーダンス 許可ビット	0: ハイインピーダンスにしない 1: ハイインピーダンスにする	R/W (注1)
b2	PE2ZE	MTIOC0Cハイインピーダンス 許可ビット	0: ハイインピーダンスにしない 1: ハイインピーダンスにする	R/W (注1)
b3	PE3ZE	MTIOC0Dハイインピーダンス 許可ビット	0: ハイインピーダンスにしない 1: ハイインピーダンスにする	R/W (注1)
b7-b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. リセット後、1回のみ書けます。

21.2.6 ポートアウトプットイネーブルコントロールレジスタ 2 (POECR2)

アドレス 0008 890Ch



ビット	シンボル	ビット名	機能	R/W
b3-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b4	P3CZEA	MTUポート3ハイインピーダンス 許可ビット	0:出カレベル比較を行わず、ハイインピーダンスにしない 1:ハイインピーダンスにする	R/W (注1)
b5	P2CZEA	MTUポート2ハイインピーダンス 許可ビット	0:出カレベル比較を行わず、ハイインピーダンスにしない 1:ハイインピーダンスにする	R/W (注1)
b6	P1CZEA	MTUポート1ハイインピーダンス 許可ビット	0:出カレベル比較を行わず、ハイインピーダンスにしない 1:ハイインピーダンスにする	R/W (注1)
b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. リセット後、1回のみ書けます。

本機能を使用しない場合、"00h"を書いてください。

P3CZEA ビット (MTU ポート 3 ハイインピーダンス許可ビット)

MTU 相補 PWM 出力端子の MTIOC4B と MTIOC4D をハイインピーダンスするかどうかを許可します。また、MTIOC4B と MTIOC4D の出力レベル比較を行うかどうかを許可します。

P2CZEA ビット(MTU ポート2 ハイインピーダンス許可ビット)

MTU 相補 PWM 出力端子の MTIOC4A と MTIOC4C をハイインピーダンスするかどうかを許可します。また、MTIOC4A と MTIOC4C の出力レベル比較を行うかどうかを許可します。

P1CZEA ビット(MTU ポート1ハイインピーダンス許可ビット)

MTU 相補 PWM 出力端子の MTIOC3B と MTIOC3D をハイインピーダンスするかどうかを許可します。また、MTIOC3B と MTIOC3D の出力レベル比較を行うかどうかを許可します。

21.2.7 入力レベルコントロール/ステータスレジスタ 3 (ICSR3)

アドレス 0008 890Eh

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0	_
	l	ı		OSTST F	_	_	OSTST E	_	_		l	1	_	ı	_	1	
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	-

ビット	シンボル	ビット名	機能	R/W
b8-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b9	OSTSTE	OSTSTハイインピーダンス 許可ビット	0: MTIOCOA、MTIOCOB、MTIOCOC、MTIOCOD、MTIOC3B、MTIOC3D、MTIOC4A、MTIOC4B、MTIOC4C、MTIOC4D端子をハイインピーダンスにしない 1: MTIOCOA、MTIOCOB、MTIOCOC、MTIOCOD、MTIOC3B、MTIOC3D、MTIOC4A、MTIOC4B、MTIOC4C、MTIOC4D端子をハイインピーダンスにする	R/W (注1)
b11-b10	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b12	OSTSTF	OSTSTハイインピーダンス フラグ	0:発振停止ハイインピーダンス要求なし 1:発振停止ハイインピーダンス要求あり	R/(W) (注2)
b15-b13	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. リセット後、1回のみ書けます。

注2. フラグを"0"にするため、"1"を読み出した後に"0"のみ書けます。

OSTSTE ビット (OSTST ハイインピーダンス許可ビット)

発振停止検出時に MTU 相補 PWM 出力端子、MTU0 用端子をハイインピーダンスにするかどうかを許可します。

OSTSTF フラグ (OSTST ハイインピーダンスフラグ)

OSTSTF フラグは、発振停止ハイインピーダンス要求を示すステータスフラグです。発振停止状態になると"1"になります。OSTSTF フラグを"0"にするときは、発振停止検出信号がネゲート状態のときに"0"を書いてください。発振停止検出信号がアサート中に OSTSTF フラグに"0"を書いても"0"になりません。アサート中とは、発振停止を検出後、10PCLK クロック経過するまでの期間です。

["1"になる条件]

• 発振停止状態を検出したとき

["0"になる条件]

• "1" を読んだ後、"0" を書いたとき

21.3 動作説明

以下にハイインピーダンスの対象になる端子と条件を示します。

(1) MTU0 用端子 (MTIOC0A)

以下のいずれかの条件が成立したとき、端子をハイインピーダンスにします。

• POE8# 端子の入力レベル検出

POECR1.PE0ZE ビットと ICSR2.POE8E ビットが "1" の状態で、ICSR2.POE8F フラグが "1" になったとき

• SPOER レジスタ設定

POECR1.PEOZE ビットが"1"の状態で、SPOER.CHOHIZ ビットを"1"にしたとき

• 発振停止検出

POECR1.PE0ZE ビットと ICSR3.OSTSTE ビットが "1" の状態で、OSTSTF フラグが "1" になったとき

(2) MTU0 用端子 (MTIOC0B)

以下のいずれかの条件が成立したとき、端子をハイインピーダンスにします。

• POE8# 端子の入力レベル検出

POECR1.PE1ZE ビットと ICSR2.POE8E ビットが "1" の状態で、ICSR2.POE8F フラグが "1" になったとき

• SPOER レジスタ設定

POECR1.PE1ZE ビットが "1" の状態で、SPOER.CH0HIZ ビットを "1" にしたとき

• 発振停止検出

POECR1.PE1ZE ビットと ICSR3.OSTSTE ビットが "1" の状態で、OSTSTF フラグが "1" になったとき

(3) MTU0 用端子 (MTIOC0C)

以下のいずれかの条件が成立したとき、端子をハイインピーダンスにします。

• POE8# 端子の入力レベル検出

POECR1.PE2ZE ビットと ICSR2.POE8E ビットが "1" の状態で、ICSR2.POE8F フラグが "1" になったとき

• SPOER レジスタ設定

POECR1.PE2ZE ビットが "1" の状態で、SPOER.CH0HIZ ビットを "1" にしたとき

発振停止検出

POECR1.PE2ZE ビットと ICSR3.OSTSTE ビットが "1" の状態で、OSTSTF フラグが "1" になったとき

(4) MTU0 用端子 (MTIOC0D)

以下のいずれかの条件が成立したとき、端子をハイインピーダンスにします。

• POE8# 端子の入力レベル検出

POECR1.PE3ZE ビットと ICSR2.POE8E ビットが "1" の状態で、ICSR2.POE8F フラグが "1" になったとき

• SPOER レジスタ設定

POECR1.PE3ZE ビットが "1" の状態で、SPOER.CH0HIZ ビットを "1" にしたとき

• 発振停止検出

POECR1.PE3ZE ビットと ICSR3.OSTSTE ビットが "1" の状態で、OSTSTF フラグが "1" になったとき

(5) MTU3 用端子(MTIOC3B、MTIOC3D)

以下のいずれかの条件が成立したとき、端子をハイインピーダンスにします。

- POE0# ~ POE3# 端子の入力レベル検出
 - POECR2.P1CZEA ビットが "1" の状態で、ICSR1.POE3F、POE2F、POE1F、または POE0F フラグが "1" になったとき
- MTIOC3B 端子と MTIOC3D 端子の出力レベル比較 POECR2.P1CZEA ビットと OCSR1.OCE1 ビットが "1" の状態で、OCSR1.OSF1 フラグが "1" になったとき
- SPOER レジスタ設定

POECR2.P1CZEA ビットが"1"の状態で、SPOER.CH34HIZ ビットを"1"にしたとき

• 発振停止検出

POECR2.P1CZEA ビットと ICSR3.OSTSTE ビットが "1" の状態で、ICSR3.OSTSTF フラグが "1" になったとき

(6) MTU4 用端子 (MTIOC4A、MTIOC4C)

以下のいずれかの条件が成立したとき、端子をハイインピーダンスにします。

- POE0# ~ POE3# 端子の入力レベル検出
 - POECR2.P2CZEA ビットが "1" の状態で、ICSR1.POE3F、POE2F、POE1F、または POE0F フラグが "1" になったとき
- MTIOC4A 端子と MTIOC4C 端子の出力レベル比較
 - POECR2.P2CZEA ビットと OCSR1.OCE1 ビットが "1" の状態で、OCSR1.OSF1 フラグが "1" になったとき
- SPOER レジスタ設定
 - POECR2.P2CZEA ビットが "1" の状態で、SPOER.CH34HIZ ビットを "1" にしたとき
- 発振停止検出

POECR2.P2CZEA ビットと ICSR3.OSTSTE ビットが "1" の状態で、ICSR3.OSTSTF フラグが "1" になったとき

(7) MTU4 用端子(MTIOC4B、MTIOC4D)

以下のいずれかの条件が成立したとき、端子をハイインピーダンスにします。

- POE0# ~ POE3# 端子の入力レベル検出
 - POECR2.P3CZEA ビットが "1" の状態で、ICSR1.POE3F、POE2F、POE1F、または POE0F フラグが "1" になったとき
- MTIOC4B 端子と MTIOC4D 端子の出力レベル比較
 - POECR2.P3CZEA ビットと OCSR1.OCE1 ビットが "1" の状態で、OCSR1.OSF1 フラグが "1" になったとき
- SPOER レジスタ設定
 - POECR2.P3CZEA ビットが "1" の状態で、SPOER.CH34HIZ ビットを "1" にしたとき
- 発振停止検出
 - POECR2.P3CZEA ビットと ICSR3.OSTSTE ビットが "1" の状態で、ICSR3.OSTSTF フラグが "1" になったとき

21.3.1 入力レベル検出動作

ICSR1、ICSR2 レジスタで設定した入力条件が POE0# ~ POE3#、POE8# 端子に発生した場合、MTU 相補 PWM 出力端子および MTU0 用端子をハイインピーダンスにします。

(1) 立ち下がりエッジ検出

POE0# ~ POE3#、POE8# 端子に High から Low の変化が入力されたとき、MTU 相補 PWM 出力端子および MTU0 用端子をハイインピーダンスにします。

立ち下がりエッジは、PCLK でサンプリングを行った後、検出します。POE0# \sim POE3#、POE8# 端子に 1PCLK クロック未満の Low が入力された場合、立ち下がりエッジが検出できるかどうかは保証できません。 POE0# \sim POE3#、POE8# 端子入力から端子のハイインピーダンスまでのタイミング例を図 21.2 に示します。




図 21.2 立ち下がりエッジ検出動作

(2) Low 検出

図 21.3 に Low 検出動作を示します。ICSR1、ICSR2 レジスタで設定したサンプリングクロックで、16 回連続して Low を検出すると Low 検出とみなし、MTU 相補 PWM 出力端子および MTU0 用端子をハイインピーダンス状態にします。このとき、一度でも High を検出した場合は Low 検出とみなしません。また、サンプリングクロックが出力されていない期間は、POE0# ~ POE3#、POE8# 端子が変化しても無視されます。




図 21.3 Low 検出動作

21.3.2 出力レベル比較動作

MTIOC3B と MTIOC3D の組み合わせを例に、MTU 相補 PWM 出力端子の出力レベル比較動作を図 21.4 に示します。他の端子の組み合わせについても同様です。




図 21.4 出力レベル比較動作

21.3.3 レジスタによるハイインピーダンス制御

ソフトウェアポートアウトプットイネーブルレジスタ(SPOER)への書き込みによって、MTU 相補 PWM 出力端子および MTU0 用端子のハイインピーダンス制御をします。

SPOER.CH34HIZ ビットを "1" にすることで、POECR2 レジスタで設定した MTU 相補 PWM 出力の端子 (MTU3、MTU4) をハイインピーダンスにします。

SPOER.CH0HIZ ビットを"1"にすることで、POECR1 レジスタで設定した MTU0 用出力端子をハイインピーダンスにします。

21.3.4 発振停止検出によるハイインピーダンス制御

ICSR3.OSTSTE ビットが "1" のとき、クロック発生回路の発振停止検出機能により発振停止が検出されると、POECR2 レジスタで設定した MTU 相補 PWM 出力端子および POECR1 レジスタで設定した MTU0 用端子をハイインピーダンスにします。

21.3.5 ハイインピーダンスからの解除

入力レベル検出でハイインピーダンスになった MTU 相補 PWM 出力端子および MTU0 用端子は、リセットで初期状態に戻すか、ICSR1.POE3F, POE2F, POE1F, POE0F フラグ、ICSR2.POE8F フラグを "0" にすることにより解除されます。ただし、ICSR1.POE3M[1:0], POE2M[1:0], POE1M[1:0], POE0M[1:0] ビット、ICSR2.POE8M[1:0] ビットで Low サンプリングに設定している場合には、POE0# ~ POE3#、POE8#端子から High を入力して High を検出した後でないと、フラグに対して "0" を書いても無効となりフラグは "0" になりません。

出力レベル比較でハイインピーダンスになった MTU 相補 PWM 出力端子は、リセットで初期状態に戻すか、OCSR1.OSF1 フラグを "0" にすることにより解除されます。ただし、MTU 相補 PWM 出力端子から非アクティブレベルを出力するようにした後でないと、フラグに対して "0" を書いても無効となりフラグは "0" になりません。非アクティブレベル出力は、MTU のレジスタを設定することで行うことができます。

クロック発生回路の発振停止によりハイインピーダンスになった MTU 相補 PWM 出力端子および MTU0 用端子は、ICSR3.OSTSTF ビットまたは ICSR3.OSTSTE ビットを "0" にすることによりハイインピーダンスが解除されます。

SPOER.CH34HIZ ビットまたは SPOER.CH0HIZ ビットによりハイインピーダンスになった MTU 相補 PWM 出力端子または MTU0 用端子は、端子に対応するビット(SPOER.CH34HIZ, SPOER.CH0HIZ)を "0" にすることによりハイインピーダンスが解除されます。

21.4 割り込み

POE は入力レベル検出動作、出力レベル比較動作、クロック発生回路の発振停止において、条件が一致したときに割り込み要求を出して割り込みを発生することができます。表 21.4 に割り込みの種類と割り込み要求を出す条件を示します。OEII 割り込みと OEI2 割り込みを受け付けたとき、当該割り込みの例外処理ルーチンの先頭で当該フラグが"1"になっていることを確認してください。

表21.4 割り込み要求の種類と条件

名称	割り込み要因	該当フラグ	条件
OEI1	アウトプットイネーブル割り込み1	POE0F、POE1F、POE2F、 POE3F、OSF1	ICSR1.PIE1ビットが"1"の状態でICSR1.POE0F、 POE1F、POE2F、またはPOE3Fフラグが"1"になった とき、もしくはOCSR1.OIE1ビットが"1"の状態で OCSR1.OSF1フラグが"1"になったとき
OEI2	アウトプットイネーブル割り込み2	POE8F	ICSR2.PIE2ビットが"1"の状態でICSR2.POE8Fフラグが"1"になったとき

21.5 使用上の注意事項

21.5.1 ソフトウェアスタンバイモードへの移行について

POE を使用する場合は、ソフトウェアスタンバイモードに移行しないでください。ソフトウェアスタンバイモードでは、POE の動作が停止するため、端子のハイインピーダンス制御はできません。

21.5.2 POE を使用しない場合について

POE を使用しない場合は、ポートアウトプットイネーブルコントロールレジスタ 1 (POECR1) に "00h" を、ポートアウトプットイネーブルコントロールレジスタ 2 (POECR2) に "00h" をそれぞれ書き込んでください。

21.5.3 端子の MTU 機能設定について

POEによるハイインピーダンス制御は、端子が PMR レジスタと PmnPFS レジスタによって MTU の該当端子に選択されている場合のみ機能します。汎用入出力ポートに選択されている場合は、ハイインピーダンス制御はできません。

また、POE0# ~ POE3#、POE8# を入力レベル検出機能として使用する場合、端子の機能を PMR レジスタ や PmnPFS レジスタによって POE の入力端子に設定した後、MTU を動作させる前に ICSR1.POEkF フラグ、ICSR2.POE8F フラグをクリアしてください($k=0\sim3$)。

22. コンペアマッチタイマ (CMT)

本 MCU は、2 チャネルの 16 ビットタイマにより構成されるコンペアマッチタイマ (CMT) を 1 ユニット (ユニット 0)、合計 2 チャネル内蔵しています。CMT は、16 ビットのカウンタを持ち、設定した周期ごとに割り込みを発生させることができます。

本章に記載している PCLK とは PCLKB を指します。

22.1 概要

表 22.1 に CMT の仕様を示します。

図 22.1 に CMT (ユニット 0) のブロック図を示します。 2 チャネルの CMT で 1 ユニットを構成しています。

表 22.1 CMT の仕様

項目	機能
カウントクロック	● 4種類の分周クロック PCLK/8、PCLK/32、PCLK/128、PCLK/512の中からチャネルごとに選択可能
割り込み	コンペアマッチ割り込みをチャネルごとに要求することが可能
イベントリンク機能(出力)	CMT1のコンペアマッチによりイベント信号出力
イベントリンク機能(入力)	設定したモジュールに対してリンク動作が可能 CMT1のカウントスタート、イベントカウンタ、カウントリスタート動作が可能
消費電力低減機能	モジュールストップ状態への設定が可能





図 22.1 CMT (ユニット 0) のブロック図

22.2 レジスタの説明

22.2.1 コンペアマッチタイマスタートレジスタ 0 (CMSTR0)

アドレス 0008 8000h



ビット	シンボル	ビット名	機能	R/W
b0	STR0	カウントスタート0ビット	0 : CMT0.CMCNTカウンタのカウント動作停止 1 : CMT0.CMCNTカウンタのカウント動作開始	R/W
b1	STR1		0 : CMT1.CMCNTカウンタのカウント動作停止 1 : CMT1.CMCNTカウンタのカウント動作開始	R/W
b15-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

22.2.2 コンペアマッチタイマコントロールレジスタ (CMCR)

アドレス CMT0.CMCR 0008 8002h, CMT1.CMCR 0008 8008h



x:不定

ビット	シンボル	ビット名	機能	R/W
b1-b0	CKS[1:0]	クロック選択ビット	b1 b0 0 0 : PCLK/8 0 1 : PCLK/32 1 0 : PCLK/128 1 1 : PCLK/512	R/W
b5-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	CMIE	コンペアマッチ割り込み 許可ビット	0:コンペアマッチ割り込み(CMIn)を禁止 1:コンペアマッチ割り込み(CMIn)を許可	R/W
b7	_	予約ビット	読んだ場合、その値は不定。書く場合、"1"としてください	R/W
b15-b8	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

CKS[1:0] ビット(クロック選択ビット)

周辺モジュールクロック (PCLK) を分周して得られる 4 種類の分周クロックからカウントソースを選択します。


CMSTR0.STRn ビット (n=0,1) を "1" に設定すると、CKS[1:0] ビットで選択されたクロックにより対応する CMCNT カウンタがカウントアップを開始します。

CMIE ビット(コンペアマッチ割り込み許可ビット)

CMCNT と CMCOR の値が一致したとき、コンペアマッチ割り込み(CMIn)(n=0、1) の発生を許可する か禁止するかを選択します。

22.2.3 コンペアマッチタイマカウンタ (CMCNT)

アドレス CMT0.CMCNT 0008 8004h, CMT1.CMCNT 0008 800Ah




CMCNT カウンタは、読み出し/書き込み可能なアップカウンタです。

CMCR.CKS[1:0] ビットで分周クロックを選択して、CMSTR0.STRn ビット (n=0,1) を "1" にすると、そのクロックによって CMCNT カウンタはカウントアップを開始します。

CMCNT カウンタの値が CMCOR レジスタの値と一致すると、CMCNT カウンタは "0000h" になります。このとき、コンペアマッチ割り込み(CMIn) (n=0,1) が発生します。

22.2.4 コンペアマッチタイマコンスタントレジスタ (CMCOR)

アドレス CMT0.CMCOR 0008 8006h, CMT1.CMCOR 0008 800Ch



CMCOR レジスタは、CMCNT カウンタとのコンペアマッチする値を設定する読み出し/書き込み可能なレジスタです。

22.3 動作説明

22.3.1 周期カウント動作

CMCR.CKS[1:0] ビットで分周クロックを選択し、CMSTR0.STRn ビット (n=0,1) を "1" にすると、選択したクロックによって CMCNT カウンタはカウントアップを開始します。

CMCNT カウンタの値が CMCOR レジスタの値と一致すると、コンペアマッチ割り込み (CMIn) (n=0、1) が発生します。CMCNT カウンタは "0000h" からカウントアップを再開します。CMCNT カウンタの動作を図 22.2 に示します。




図 22.2 CMCNT カウンタの動作

22.3.2 CMCNT カウンタのカウントタイミング

CMCR.CKS[1:0] ビットで、周辺モジュールクロック (PCLK) を分周した4種類の分周クロック (PCLK/8、PCLK/32、PCLK/128、PCLK/512) から CMCNT カウンタに入力するカウントクロックを選択できます。 このときの CMCNT カウンタのカウントタイミングを図 22.3 に示します。




図 22.3 CMCNT カウンタのカウントタイミング

22.4 割り込み

22.4.1 割り込み要因

CMT は、チャネルごとにコンペアマッチ割り込み(CMIn)(n=0、1)があり、それぞれ個々にベクタアドレスが割り当てられています。コンペアマッチ割り込みが発生すると、該当する割り込み要求が出力されます。

割り込み要求により CPU 割り込みを発生させる場合、チャネル間の優先順位は割り込みコントローラの 設定により変更可能です。詳しくは「14. 割り込みコントローラ (ICUb)」を参照してください。

表22.2 CMTの割り込み要因

名称	割り込み要因	DTCの起動
CMI0	CMT0のコンペアマッチ	可能
CMI1	CMT1のコンペアマッチ	可能

22.4.2 コンペアマッチ割り込みの発生タイミング

CMCNT カウンタの値と CMCOR レジスタの値が一致したときに、コンペアマッチ割り込み(CMIn) (n=0,1) が発生します。

コンペアマッチ信号は、一致した最後のステート(CMCNT カウンタが一致したカウント値を更新するタイミング)で発生します。したがって、CMCNT カウンタの値と CMCOR レジスタの値とが一致した後、CMCNT 入力クロックが発生するまでコンペアマッチ信号は発生しません。

コンペアマッチ割り込みのタイミングを図 22.4 に示します。




図 22.4 コンペアマッチ割り込みタイミング

22.5 ELC によるリンク動作

22.5.1 ELC へのイベント信号出力

CMT はイベントリンクコントローラ (ELC) により、割り込み要求信号をイベント信号として使用して、あらかじめ設定したモジュールに対してリンク動作が可能です。CMT1 のコンペアマッチによりイベント信号を出力します。

イベント信号は該当する割り込み要求許可ビット (CMTn.CMCR.CMIE ビット)の設定に関係なく出力することができます。

22.5.2 ELC からのイベント信号受信による CMT の動作

CMT は ELC の ELSR7 レジスタにあらかじめ設定したイベントにより次の動作が可能です。

(1) カウントスタート動作

ELC の ELOPC レジスタで CMT のカウントスタート動作を選択します。ELSR7 レジスタで指定したイベントが発生すると、CMSTR0.STR1 ビットが "1" になり、CMT のカウントがスタートします。

ただし、CMSTRO.STR1 ビットが"1"になった状態で指定したイベントが発生した場合は、そのイベントは無効となります。

(2) イベントカウンタ動作

ELC の ELOPC レジスタで CMT のイベントカウンタ動作を選択します。CMSTR0.STR1 ビットが"1"の状態で、ELSR7 レジスタで指定したイベントが発生すると、CMT1.CMCR.CKS[1:0] ビットの設定に関係なくそのイベントをカウントソースとして、イベントカウント動作を行います。カウント値を読み出すと、実際に入力されたイベント数が読み出されます。

(3) カウントリスタート動作

ELC の ELOPC レジスタで CMT のカウントリスタート動作を選択します。ELSR7 レジスタで指定したイベントが発生すると、CMT1.CMCNT カウンタの値が初期値に書き換わります。CMSTR0.STR1 ビットが "1" の状態であればカウント動作を継続することができます。

22.5.3 ELC からのイベント信号受信による CMT の注意事項

以下に CMT をイベントリンクによる動作で使用するときの注意事項を示します。

(1) カウントスタート動作

CMSTR0.STR1 ビットへのライトサイクル中に ELSR7 レジスタで指定したイベントが発生すると、CMSTR0.STR1 ビットへの書き込みは行われずイベント発生による "1" の設定が優先されます。

(2) イベントカウンタ動作

CMT1.CMCNT カウンタへのライトサイクル中に ELSR7 レジスタで指定したイベントが発生すると、CMT1.CMCNT カウンタへの書き込みは行われずイベント発生によるカウント動作が優先されます。

(3) カウントリスタート動作

CMT1.CMCNT カウンタへのライトサイクル中に ELSR7 レジスタで指定したイベントが発生すると、CMT1.CMCNT カウンタへの書き込みは行われずイベント発生によるカウント値の初期化が優先されます。



22.6 使用上の注意事項

22.6.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタにより、CMT の動作を禁止 / 許可することが可能です。リセット後、CMT はモジュールストップ状態です。モジュールストップ状態を解除することにより、レジスタのアクセスが可能になります。詳細は「11. 消費電力低減機能」を参照してください。

22.6.2 CMCNT カウンタへの書き込みとコンペアマッチの競合

CMCNT カウンタへの書き込み中にコンペアマッチ信号が発生すると、CMCNT カウンタへの書き込みは 行われず CMCNT カウンタのクリアが優先されます。このタイミングを図 22.5 に示します。




図 22.5 CMCNT カウンタへの書き込みとコンペアマッチの競合

22.6.3 CMCNT カウンタへの書き込みとカウントアップの競合

CMCNT カウンタへの書き込みと、カウントアップが競合した場合、CMCNT カウンタへの書き込みが優先されます。このタイミングを図 22.6 に示します。




図 22.6 CMCNT カウンタへの書き込みとカウントアップの競合

23. リアルタイムクロック (RTCA)

本章に記載している PCLK とは PCLKB を指します。

23.1 概要

RTC はカウントモードとして、カレンダカウントモードとバイナリカウントモードの 2 種類を持ち、レジスタの設定により切り替えて使用します。

カレンダカウントモードは、2000 年から 2099 年の 100 年間を、うるう年を自動で判定してカウントする モードです。

バイナリカウントモードは、年、月、日、曜日、時、分の概念を持たず、秒のみをカウントし、その情報をシリアル値として保持するモードで、西暦以外のカレンダに対応できます。

RTC は、カウントソースをプリスケーラで分周した 128Hz クロックを基準クロックとして年、月、日、曜日、午前/午後(12 時間モード時)、時、分、秒、または 32 ビットバイナリを 1/128 秒単位でカウントします。

表 23.1 に RTC の仕様を、図 23.1 に RTC のブロック図を、表 23.2 に RTC の入出力端子を示します。

表 23.1 RTC の仕様

項目	内容
カウントモード	カレンダカウントモード/バイナリカウントモード
カウントソース ^(注1)	サブクロック (XCIN)
時計/カレンダ機能	 カレンダカウントモード 年、月、日、曜日、時、分、秒をカウント、BCD表示 12時間/24時間モード切り替え機能 30秒調整機能(30秒未満は00秒に切り捨て、30秒以降は1分に桁上げ) うるう年自動補正機能 バイナリカウントモード 秒を32ビットでカウント、バイナリ表示 両モード共通 スタート/ストップ機能 秒以下の桁のバイナリ表示(1Hz、2Hz、4Hz、8Hz、16Hz、32Hz、64Hz) 時計誤差補正機能 クロック(1Hz/64Hz)出力
割り込み	 アラーム割り込み(ALM) アラーム割り込み条件として、以下のいずれと比較するか選択可能 カレンダカウントモード:年、月、日、曜日、時、分、秒 バイナリカウントモード:32ビットバイナリカウンタの各ビット 周期割り込み(PRD) 割り込み周期として、2秒、1秒、1/2秒、1/4秒、1/8秒、1/16秒、1/32秒、1/64秒、1/128秒、1/256秒周期から選択可能 析上げ割り込み(CUP) 次のいずれかのタイミングで割り込み要求発生 ・64Hzカウンタから秒カウンタへの析上げが発生したとき ・64Hzカウンタの変化とR64CNTレジスタの読み出しタイミングが重なったとき アラーム割り込み、周期割り込みによる、ソフトウェアスタンバイモードからの復帰が可能

注1. 周辺モジュールクロック周波数 (PCLK) ≧カウントソースクロック周波数となるようにしてください。




図 23.1 RTC のブロック図

表23.2 RTCの入出力端子

端子名	入出力	機能
XCIN	入力	32.768kHzの水晶振動子を接続します。
XCOUT	出力	
RTCOUT	出力	1Hz/64Hzの波形を出力します。

23.2 レジスタの説明


RTC のレジスタの書き込み/読み出しは、「23.5.5 レジスタの書き込み/読み出し時の注意事項」に従って行う必要があります。

RTC のレジスタのビットで、リセット後の値が x(不定)のビットは、リセットでは初期化されません。また、カウント動作時(RCR2.START ビット = "1" のとき)にリセット状態または低消費電力状態へ遷移した場合、年 / 月 / 曜日 / 日 / 時 / 分 / 秒 /64Hz カウンタは動作を継続します。レジスタ書き込みおよびレジスタ更新処理中にリセットが発生した場合は、レジスタ値を破壊する可能性がありますので、ご注意ください。また、レジスタ設定直後にソフトウェアスタンバイモードへ遷移しないでください。詳細は、

「23.5.4 レジスタ設定後の低消費電力モード移行について」を参照ください。

23.2.1 64Hz カウンタ(R64CNT)

アドレス 0008 C400h



x:不定

ビット	シンボル	ビット名	機能	R/W
b0	F64HZ	64Hzビット	秒以下の桁の1Hz~64Hzの状態を示します	R
b1	F32HZ	32Hz ビット		R
b2	F16HZ	16Hz ビット		R
b3	F8HZ	8Hz ビット		R
b4	F4HZ	4Hz ビット		R
b5	F2HZ	2Hz ビット		R
b6	F1HZ	1Hz ビット		R
b7	_	予約ビット	読むと"0"が読めます。書き込みは無効になります	R

R64CNT カウンタは、カレンダカウントモード/バイナリカウントモード共通で使用します。

R64CNT カウンタは、128Hz クロックでアップカウントするカウンタで、秒周期を生成します。

R64CNT カウンタを読み出すことで、秒以下の状態が確認できます。


RTC ソフトウェアリセットまたは 30 秒調整を実行すると "00h" になります。

読み出し時は、「23.3.5 64Hz カウンタおよび時刻読み出し手順」に従ってください。

23.2.2 秒カウンタ (RSECCNT) / バイナリカウンタ 0 (BCNT0)

(1) カレンダカウントモード時

アドレス RSECCNT 0008 C402h



x:不定

ビット	シンボル	ビット名	機能	R/W
b3-b0	SEC1[3:0]	1秒カウントビット	一秒の位は1秒ごとに0から9をカウントします。桁上げが発生 すると、十秒の位が+1されます	R/W
b6-b4	SEC10[2:0]	10秒カウントビット	十秒の位は0から5をカウントして、60秒のカウントを行います	R/W
b7	_	予約ビット	"0"を設定してください。読むと設定値が読めます	R/W


RSECCNT カウンタは、BCD コード化された秒部分の設定・カウント用のカウンタであり、64Hz カウンタの1秒ごとの桁上げによってカウント動作を行います。

設定可能範囲は、10 進(BCD)で"00"~"59"です。それ以外の値が設定されると、正常に動作しません。また、書き込みは、スタートビット(RCR2.START)でカウント動作を停止させてから行ってください。

読み出し時は、「23.3.5 64Hz カウンタおよび時刻読み出し手順」に従ってください。

(2) バイナリカウントモード時

アドレス BCNT0 0008 C402h




BCNT0 カウンタは、書き込み / 読み出し可能な 32 ビットバイナリカウンタの $b7 \sim b0$ です。 32 ビットバイナリカウンタは、64Hz カウンタの 1 秒ごとの桁上げによってカウント動作を行います。 書き込みは、スタートビット(RCR2.START)でカウント動作を停止させてから行ってください。 読み出し時は、「23.3.5 64Hz カウンタおよび時刻読み出し手順」に従ってください。

23.2.3 分カウンタ (RMINCNT) / バイナリカウンタ 1 (BCNT1)

(1) カレンダカウントモード時

アドレス RMINCNT 0008 C404h



x:不定

ビット	シンボル	ビット名	機能	R/W
b3-b0	MIN1[3:0]	1分カウントビット	一分の位は1分ごとに0から9をカウントします。桁上げが発生 すると、十分の位が+1されます	R/W
b6-b4	MIN10[2:0]	10分カウントビット	十分の位は0から5をカウントして、60分のカウントを行います	R/W
b7	_	予約ビット	"0"を設定してください。読むと設定値が読めます	R/W


RMINCNT カウンタは、BCD コード化された分部分の設定、カウント用のカウンタであり、秒カウンタの1分ごとの桁上げによってカウント動作を行います。

設定可能範囲は、10 進(BCD)で"00"~"59"です。それ以外の値が設定されると、正常に動作しません。また、書き込みは、スタートビット(RCR2.START)でカウント動作を停止させてから行ってください。

読み出し時は、「23.3.5 64Hz カウンタおよび時刻読み出し手順」に従ってください。

(2) バイナリカウントモード時

アドレス BCNT1 0008 C404h




BCNT1 カウンタは、書き込み / 読み出し可能な 32 ビットバイナリカウンタの b15 ~ b8 です。 32 ビットバイナリカウンタは、64Hz カウンタの 1 秒ごとの桁上げによってカウント動作を行います。 書き込みは、スタートビット (RCR2.START) でカウント動作を停止させてから行ってください。 読み出し時は、「23.3.5 64Hz カウンタおよび時刻読み出し手順」に従ってください。

23.2.4 時カウンタ (RHRCNT) / バイナリカウンタ 2 (BCNT2)

(1) カレンダカウントモード時

アドレス RHRCNT 0008 C406h



x:不定

ビット	シンボル	ビット名	機能	R/W
b3-b0	HR1[3:0]	1時間カウントビット	一時間の位は1時間ごとに0から9をカウントします。桁上げが発生 すると、十時間の位が+1されます	R/W
b5-b4	HR10[1:0]	10時間カウントビット	十時間の位は一時間の位の桁上げごとに0から2をカウントします	R/W
b6	PM	PM ビット	時カウンタの AM/PM の設定 0:午前 1:午後	R/W
b7	_	予約ビット	"0"を設定してください。読むと設定値が読めます	R/W

RHRCNT カウンタは、BCD コード化された時部分の設定・カウント用のカウンタであり、分カウンタの1時間ごとの桁上げによってカウント動作を行います。

設定可能範囲は、時間モードビット(RCR2.HR24)によってそれぞれ以下の範囲となります。

RCR2.HR24 ビットが "0":10 進 (BCD) で "00" ~ "11"

RCR2.HR24 ビットが "1": 10 進 (BCD) で "00" ~ "23"


上記以外の値が設定されると、正常に動作しません。また、書き込みは、スタートビット (RCR2.START) でカウント動作を停止させてから行ってください。

RHRCNT カウンタを読み出す場合は、RCR2.HR24 ビットが "0" の場合のみ PM ビットが有効になります。 RCR2.HR24 ビットが "1" の場合は、PM ビットの値を無視してください。

読み出し時は、「23.3.5 64Hz カウンタおよび時刻読み出し手順」に従ってください。

(2) バイナリカウントモード時

アドレス BCNT2 0008 C406h



x:不定

BCNT2 カウンタは、書き込み / 読み出し可能な 32 ビットバイナリカウンタの b23 ~ b16 です。 32 ビットバイナリカウンタは、64Hz カウンタの 1 秒ごとの桁上げによってカウント動作を行います。 書き込みは、スタートビット(RCR2.START)でカウント動作を停止させてから行ってください。 読み出し時は、「23.3.5 64Hz カウンタおよび時刻読み出し手順」に従ってください。

23.2.5 曜日カウンタ (RWKCNT) / バイナリカウンタ 3 (BCNT3)

(1) カレンダカウントモード時

アドレス RWKCNT 0008 C408h



x:不定


ビット	シンボル	ビット名	機能	R/W
b2-b0	DAYW[2:0]	曜日カウントビット	b2 b0 0 0 0:日 0 0 1:月 0 1 0:火 0 1 1:水 1 0 0:木 1 0 1:金 1 1 0:土 1 1 1:設定しないでください	R/W
b7-b3	_	予約ビット	"0"を設定してください。読むと設定値が読めます	R/W

RWKCNT カウンタはコード化された曜日部分の設定・カウント用のカウンタであり、時カウンタの1日 ごとの桁上げによってカウント動作を行います。設定可能範囲は、10 進で"0"~"6"です。それ以外の値が設定されると、正常に動作しません。また、書き込みは、スタートビット(RCR2.START)でカウント動作を停止させてから行ってください。

読み出し時は、「23.3.5 64Hz カウンタおよび時刻読み出し手順」に従ってください。

(2) バイナリカウントモード時


アドレス BCNT3 0008 C408h



BCNT3 カウンタは、書き込み / 読み出し可能な 32 ビットバイナリカウンタの b31 ~ b24 です。 32 ビットバイナリカウンタは、64Hz カウンタの 1 秒ごとの桁上げによってカウント動作を行います。 書き込みは、スタートビット (RCR2.START) でカウント動作を停止させてから行ってください。 読み出し時は、「23.3.5 64Hz カウンタおよび時刻読み出し手順」に従ってください。

23.2.6 日カウンタ (RDAYCNT)

アドレス 0008 C40Ah



x:不定

ビット	シンボル	ビット名	機能	R/W
b3-b0	DATE1[3:0]	1日カウントビット	一日の位は1日ごとに0~9をカウントします。桁上げが発生すると十日の位が+1されます	R/W
b5-b4	DATE10[1:0]	10日カウントビット	十日の位は一日の位の桁上げごとに0~3をカウントします	R/W
b7-b6	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

RDAYCNT カウンタは、カレンダカウントモード時に使用します。

RDAYCNT カウンタは、BCD コード化された日部分の設定・カウント用のカウンタであり、時カウンタの1日ごとの桁上げによってカウント動作を行います。また、うるう年、月に対応したカウント動作を行います。


うるう年は年カウンタ(RYRCNT)の "00" を 2000 年とみなして 2000 年から 2099 年を、400、100、4 で割り切れるかどうかによって計算されます。

設定可能範囲は、10 進 (BCD) で "01" ~ "31" です。それ以外の値が設定されると、正常に動作しません (月ごとおよびうるう年によって設定可能範囲が変化しますので、確認の上、設定してください)。また、書き込みは、スタートビット (RCR2.START) でカウント動作を停止させてから行ってください。

読み出し時は、「23.3.5 64Hz カウンタおよび時刻読み出し手順」に従ってください。

23.2.7 月カウンタ (RMONCNT)

アドレス 0008 C40Ch



x:不定

ビット	シンボル	ビット名	機能	R/W
b3-b0	MON1[3:0]	1月カウントビット	一月の位は1月ごとに0~9をカウントします。桁上げが発生すると十月の位が+1されます	R/W
b4	MON10	10月カウントビット	十月の位は一月の位の桁上げごとに0~1をカウントします	R/W
b7-b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

RMONCNT カウンタは、カレンダカウントモード時に使用します。


RMONCNT カウンタは、BCD コード化された月部分の設定・カウント用のカウンタであり、日カウンタの月ごとの桁上げによってカウント動作を行います。

設定可能範囲は、10 進(BCD)で"01"~"12"です。それ以外の値が設定されると、正常に動作しません。また、書き込みは、スタートビット(RCR2.START)でカウント動作を停止させてから行ってください

読み出し時は、「23.3.5 64Hz カウンタおよび時刻読み出し手順」に従ってください。

23.2.8 年カウンタ (RYRCNT)

アドレス 0008 C40Eh



x:不定

ビット	シンボル	ビット名	機能	R/W
b3-b0	YR1[3:0]	1年カウントビット	一年の位は1年ごとに0~9をカウントします。桁上げが発生すると十年の位が+1されます	R/W
b7-b4	YR10[3:0]	10年カウントビット	十年の位は一年の位の桁上げごとに0~9をカウントします	R/W
b15-b8	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

RYRCNT カウンタは、カレンダカウントモード時に使用します。

RYRCNT カウンタは、BCD コード化された年部分の設定・カウント用のカウンタであり、月カウンタの1年ごとの桁上げによって、カウント動作を行います。


設定可能範囲は、10 進(BCD)で"00"~"99"です。それ以外の値が設定されると、正常に動作しません。また、書き込みは、スタートビット(RCR2.START)でカウント動作を停止させてから行ってください。

読み出し時は、「23.3.5 64Hz カウンタおよび時刻読み出し手順」に従ってください。

23.2.9 秒アラームレジスタ (RSECAR) / バイナリカウンタ 0 アラームレジスタ (BCNT0AR)

(1) カレンダカウントモード時

アドレス RSECAR 0008 C410h



x:不定

ビット	シンボル	ビット名	機能	R/W
b3-b0	SEC1[3:0]	1秒ビット	一秒の位の設定値	R/W
b6-b4	SEC10[2:0]	10秒ビット	十秒の位の設定値	R/W
b7	ENB	ENBビット	0: RSECCNTカウンタの値と比較を行わない 1: RSECCNTカウンタの値と比較を行う	R/W


RSECAR レジスタは、BCD コード化された秒カウンタ(RSECCNT)に対応するアラームレジスタです。 ENB ビットが "I" であれば、RSECAR レジスタの値と RSECCNT カウンタの値との比較を行います。ア ラームレジスタ(RSECAR、RMINAR、RHRAR、RWKAR、RDAYAR、RMONAR、RYRAREN)のうち、 ENB ビットが "I" になっているもののみ、カウンタとアラームレジスタの比較を行い、おのおのがすべて一致するとき、ALM 割り込みに対応した IR フラグが "I" になります。

設定可能範囲は、10 進(BCD)で"00"~"59"であり、それ以外の値が設定されると、正常に動作しません。

RTC ソフトウェアリセットを実行すると 00h になります。

(2) バイナリカウントモード時

アドレス BCNT0AR 0008 C410h



x:不定

BCNT0AR カウンタは、32 ビットバイナリカウンタの $b7 \sim b0$ に対応する書き込み / 読み出し可能なアラームレジスタです。

23.2.10 分アラームレジスタ(RMINAR)/ バイナリカウンタ 1 アラームレジスタ (BCNT1AR)

(1) カレンダカウントモード時

アドレス RMINAR 0008 C412h



x:不定

ビット	シンボル	ビット名	機能	R/W
b3-b0	MIN1[3:0]	1分ビット	一分の位の設定値	R/W
b6-b4	MIN10[2:0]	10分ビット	十分の位の設定値	R/W
b7	ENB	ENBビット	0:RMINCNTカウンタの値と比較を行わない 1:RMINCNTカウンタの値と比較を行う	R/W


RMINAR レジスタは、BCD コード化された分カウンタ(RMINCNT)に対応するアラームレジスタです。 ENB ビットが "1" であれば、RMINAR レジスタの値と RMINCNT カウンタの値との比較を行います。アラームレジスタ(RSECAR、RMINAR、RHRAR、RWKAR、RDAYAR、RMONAR、RYRAREN)のうち、 ENB ビットが "1" になっているもののみ、カウンタとアラームレジスタの比較を行い、おのおのがすべて一致するとき、ALM 割り込みに対応した IR フラグが "1" になります。

設定可能範囲は、10 進(BCD)で"00"~"59"であり、それ以外の値が設定されると、正常に動作しません。

RTC ソフトウェアリセットを実行すると 00h になります。

(2) バイナリカウントモード時

アドレス BCNT1AR 0008 C412h



x:不定

BCNT1AR カウンタは、32 ビットバイナリカウンタの b15 \sim b8 に対応する書き込み / 読み出し可能なアラームレジスタです。

23.2.11 時アラームレジスタ (RHRAR) / バイナリカウンタ 2 アラームレジスタ (BCNT2AR)

(1) カレンダカウントモード時

アドレス RHRAR 0008 C414h



x:不定

ビット	シンボル	ビット名	機能	R/W
b3-b0	HR1[3:0]	1時間ビット	一時間の位の設定値	R/W
b5-b4	HR10[1:0]	10時間ビット	十時間の位の設定値	R/W
b6	PM	PM ビット	時アラームのAM/PMの設定 0:午前 1:午後	R/W
b7	ENB	ENBビット	0:RHRCNTカウンタの値と比較を行わない 1:RHRCNTカウンタの値と比較を行う	R/W

RHRAR レジスタは、BCD コード化された時カウンタ(RHRCNT)に対応するアラームレジスタです。 ENB ビットが "1" であれば、RHRAR レジスタの値と RHRCNT カウンタの値との比較を行います。アラームレジスタ(RSECAR、RMINAR、RHRAR、RWKAR、RDAYAR、RMONAR、RYRAREN)のうち、ENB ビットが "1" になっているもののみ、カウンタとアラームレジスタの比較を行い、おのおのがすべて一致するとき、ALM 割り込みに対応した IR フラグが "1" になります。

設定可能範囲は、時間モードビット(RCR2.HR24)によってそれぞれ以下の範囲となります。

RCR2.HR24 ビットが "0": 10 進 (BCD) で "00" ~ "11"

RCR2.HR24 ビットが "1": 10 進 (BCD) で "00" ~ "23"

上記以外の値が設定されると、正常に動作しません。


RCR2.HR24 ビットが"0"の場合は、PM ビットの設定も行ってください。

RCR2.HR24 ビットが"1"の場合は、PM ビットの値は無効となります。

RTC ソフトウェアリセットを実行すると 00h になります。

(2) バイナリカウントモード時

アドレス BCNT2AR 0008 C414h



BCNT2AR カウンタは、32 ビットバイナリカウンタの b23 \sim b16 に対応する書き込み / 読み出し可能なアラームレジスタです。

23.2.12 曜日アラームレジスタ (RWKAR) / バイナリカウンタ 3 アラームレジスタ (BCNT3AR)

(1) カレンダカウントモード時

アドレス RWKAR 0008 C416h



x:不定


ビット	シンボル	ビット名	機能	R/W
b2-b0	DAYW[2:0]	曜日の設定値ビット	b2 b0 0 0 0:日 0 0 1:月 0 1 0:火 0 1 1:水 1 0 0:木 1 0 1:金 1 1 0:土 1 1 1:設定しないでください	R/W
b6-b3	_	予約ビット	"0"を設定してください。読むと設定値が読めます	R/W
b7	ENB	ENBビット	0:RWKCNTカウンタの値と比較を行わない 1:RWKCNTカウンタの値と比較を行う	R/W

RWKAR レジスタは、コード化された曜日カウンタ(RWKCNT)に対応するアラームレジスタです。ENB ビットが"1"であれば、RWKAR レジスタの値と RWKCNT カウンタの値との比較を行います。アラームレジスタ(RSECAR、RMINAR、RHRAR、RWKAR、RDAYAR、RMONAR、RYRAREN)のうち、ENB ビットが"1"になっているもののみ、カウンタとアラームレジスタの比較を行い、おのおのがすべて一致するとき、ALM 割り込みに対応した IR フラグが"1"になります。

設定可能範囲は、10進で"0"~"6"であり、それ以外の値が設定されると、正常に動作しません。 RTC ソフトウェアリセットを実行すると 00h になります。

(2) バイナリカウントモード時

アドレス BCNT3AR 0008 C416h




x:不定

BCNT3AR カウンタは、32 ビットバイナリカウンタの b31 \sim b24 に対応する書き込み / 読み出し可能なアラームレジスタです。

23.2.13 日アラームレジスタ (RDAYAR) / バイナリカウンタ 0 アラーム許可レジスタ (BCNT0AER)

(1) カレンダカウントモード時

アドレス RDAYAR 0008 C418h



x:不定

ビット	シンボル	ビット名	機能	R/W
b3-b0	DATE1[3:0]	1日ビット	一日の位の設定値	R/W
b5-b4	DATE10[1:0]	10日ビット	十日の位の設定値	R/W
b6	_	予約ビット	"O"を設定してください。読むと設定値が読めます	R/W
b7	ENB	ENBビット	0: RDAYCNTカウンタの値と比較を行わない 1: RDAYCNTカウンタの値と比較を行う	R/W


RDAYAR レジスタは、BCD コード化された日カウンタ(RDAYCNT)に対応するアラームレジスタです。 ENB ビットが "1" であれば、RDAYAR レジスタの値と RDAYCNT カウンタの値との比較を行います。アラームレジスタ(RSECAR、RMINAR、RHRAR、RWKAR、RDAYAR、RMONAR、RYRAREN)のうち、 ENB ビットが "1" になっているもののみ、カウンタとアラームレジスタの比較を行い、おのおのがすべて一致するとき、ALM 割り込みに対応した IR フラグが "1" になります。

設定可能範囲は、10 進(BCD)で "01" \sim "31" であり、それ以外の値が設定されると、正常に動作しません。

RTC ソフトウェアリセットを実行すると 00h になります。

(2) バイナリカウントモード時

アドレス BCNT0AER 0008 C418h




x:不定

BCNT0AER レジスタは、32 ビットバイナリカウンタの b7 \sim b0 に対応するアラーム許可を設定する書き込み/読み出し可能なレジスタです。ENB[31:0] ビットのうち、"1" になっているビットに対応したバイナリカウンタ(BCNT[31:0])とバイナリアラームレジスタ(BCNTAR[31:0])の比較を行い、おのおのすべてが一致するとき、ALM 割り込みに対応した IR フラグが "1" になります。

23.2.14 月アラームレジスタ(RMONAR)/ バイナリカウンタ 1 アラーム許可レジスタ (BCNT1AER)

(1) カレンダカウントモード時

アドレス RMONAR 0008 C41Ah



x:不定

ビット	シンボル	ビット名	機能	R/W
b3-b0	MON1[3:0]	1月ビット	一月の位の設定値	R/W
b4	MON10	10月ビット	十月の位の設定値	R/W
b6-b5	_	予約ビット	"0"を設定してください。読むと設定値が読めます	R/W
b7	ENB	ENBビット	0:RMONCNTカウンタの値と比較を行わない 1:RMONCNTカウンタの値と比較を行う	R/W


RMONAR レジスタは、BCD コード化された月カウンタ(RMONCNT)に対応するアラームレジスタです。ENB ビットが"1"であれば、RMONAR レジスタの値と RMONCNT カウンタの値との比較を行います。アラームレジスタ(RSECAR、RMINAR、RHRAR、RWKAR、RDAYAR、RMONAR、RYRAREN)のうち、ENB ビットが"1"になっているもののみ、カウンタとアラームレジスタの比較を行い、おのおのがすべて一致するとき、ALM 割り込みに対応した IR フラグが"1"になります。

設定可能範囲は、10 進(BCD)で"01"~"12"であり、それ以外の値が設定されると、正常に動作しませ

RTC ソフトウェアリセットを実行すると 00h になります。

(2) バイナリカウントモード時

アドレス BCNT1AER 0008 C41Ah




x:不定

BCNT1AER レジスタは、32 ビットバイナリカウンタの b15 \sim b8 に対応するアラーム許可を設定する書き込み/読み出し可能なレジスタです。ENB[31:0] ビットのうち、"1" になっているビットに対応したバイナリカウンタ(BCNT[31:0])とバイナリアラームレジスタ(BCNTAR[31:0])の比較を行い、おのおのすべてが一致するとき、ALM 割り込みに対応した IR フラグが"1"になります。

23.2.15 年アラームレジスタ (RYRAR) / バイナリカウンタ 2 アラーム許可レジスタ (BCNT2AER)

(1) カレンダカウントモード時

アドレス RYRAR 0008 C41Ch



x:不定

ビット	シンボル	ビット名	機能	R/W
b3-b0	YR1[3:0]	1年ビット	一年の位の設定値	R/W
b7-b4	YR10[3:0]	10年ビット	十年の位の設定値	R/W
b15-b8	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

RYRAR レジスタは、BCD コード化された年カウンタ(RYRCNT)に対応するアラームレジスタです。 設定可能範囲は、10 進(BCD)で"00"~"99"であり、それ以外の値が設定されると、正常に動作しませ

RTC ソフトウェアリセットを実行すると 0000h になります。

(2) バイナリカウントモード時

アドレス BCNT2AER 0008 C41Ch



x:不定

BCNT2AER レジスタは、32 ビットバイナリカウンタの b23 ~ b16 に対応するアラーム許可を設定する書き込み/読み出し可能なレジスタです。ENB[31:0] ビットのうち、"1" になっているビットに対応したバイナリカウンタ(BCNT[31:0])とバイナリアラームレジスタ(BCNTAR[31:0])の比較を行い、おのおのすべてが一致するとき、ALM 割り込みに対応した IR フラグが "1" になります。

23.2.16 年アラーム許可レジスタ(RYRAREN)/ バイナリカウンタ 3 アラーム許可レジスタ (BCNT3AER)

(1) カレンダカウントモード時

アドレス RYRAREN 0008 C41Eh

	b7	b6	b5	b4	b3	b2	b1	b0	
	ENB	1	l	ı	ı	_	1		
リセット後の値	Х	Х	Х	Х	Х	Х	Х	Х	-

x:不定


ビット	シンボル	ビット名	機能	R/W
b6-b0	_	予約ビット	"0"を設定してください。読むと設定値が読めます	R/W
b7	ENB	ENBビット	0:RYRCNTカウンタの値と比較を行わない 1:RYRCNTカウンタの値と比較を行う	R/W

RYRAREN レジスタは、ENB ビットが "1" であれば、RYRAR レジスタの値と RYRCNT カウンタの値と の比較を行います。アラームレジスタ(RSECAR、RMINAR、RHRAR、RWKAR、RDAYAR、RMONAR、RYRAREN)のうち、ENB ビットが "1" になっているもののみ、カウンタとアラームレジスタの比較を行い、おのおのがすべて一致するとき、ALM 割り込みに対応した IR フラグが "1" になります。

RTC ソフトウェアリセットを実行すると 00h になります。

(2) バイナリカウントモード時

アドレス BCNT3AER 0008 C41Eh




x:不定

BCNT3AER レジスタは、32 ビットバイナリカウンタの b31 ~ b24 に対応するアラーム許可を設定する書き込み/読み出し可能なレジスタです。ENB[31:0] ビットのうち、"1" になっているビットに対応したバイナリカウンタ(BCNT[31:0])とバイナリアラームレジスタ(BCNTAR[31:0])の比較を行い、おのおのすべてが一致するとき、ALM 割り込みに対応した IR フラグが "1" になります。

23.2.17 RTC コントロールレジスタ 1 (RCR1)

アドレス 0008 C422h



x:不定

ビット	シンボル	ビット名	機能	R/W
b0	AIE	アラーム割り込み許可ビット	0:アラーム割り込み要求を禁止 1:アラーム割り込み要求を許可	R/W
b1	CIE	桁上げ割り込み許可ビット	0:桁上げ割り込み要求を禁止 1:桁上げ割り込み要求を許可	R/W
b2	PIE	周期割り込み許可ビット	0:周期割り込み要求を禁止 1:周期割り込み要求を許可	R/W
b3	RTCOS	RTCOUT出力選択ビット	0:RTCOUTは1Hzを出力 1:RTCOUTは64Hzを出力	R/W
b7-b4	PES[3:0]	周期割り込み選択ビット	b7 b4 0 1 1 0: 周期割り込み発生の周期は1/256秒ごと 0 1 1 1: 周期割り込み発生の周期は1/128秒ごと 1 0 0 0: 周期割り込み発生の周期は1/64秒ごと 1 0 0 1: 周期割り込み発生の周期は1/64秒ごと 1 0 1 0: 周期割り込み発生の周期は1/16秒ごと 1 0 1 1: 周期割り込み発生の周期は1/16秒ごと 1 0 1 1: 周期割り込み発生の周期は1/4秒ごと 1 1 0 0: 周期割り込み発生の周期は1/2秒ごと 1 1 0 1: 周期割り込み発生の周期は1/2秒ごと 1 1 1 1: 周期割り込み発生の周期は1秒ごと 1 1 1 1: 周期割り込み発生の周期は1秒ごと 1 1 1 1: 周期割り込み発生の周期は2秒ごと 上記以外は、周期割り込みを発生しない	R/W

RCR1 レジスタは、カレンダカウントモード/バイナリカウントモード共通で使用します。

AIE、PIE、PES[3:0] ビットは、カウントソースに同期して更新されるので、RCR1 レジスタを書き換えた場合は、全ビットの値が更新されたことを確認してから次の処理を実行してください。

AIE ビット(アラーム割り込み許可ビット)

アラーム割り込み要求の許可または禁止を選択します。

CIE ビット(桁上げ割り込み許可ビット)

秒カウンタ (RSECCNT) / バイナリカウンタ 0 (BCNT0) への桁上げ、または 64Hz カウンタ (R64CNT) 読み出しと、64Hz カウンタへの桁上げが重なったときの割り込み要求の許可または禁止を選択します。

PIE ビット (周期割り込み許可ビット)

周期割り込み要求の許可または禁止を選択します。

RTCOS ビット(RTCOUT 出力選択ビット)

RTCOUT の出力周期を選択するビットです。RTCOS ビットは、カウント動作停止中(RCR2.START ビット = "0")かつ RTCOUT 出力禁止(RCR2.RTCOE ビット = "0")のときに書き換えてください。RTCOUT を外部端子に出力する場合は、RCR2.RTCOE ビットを有効にしてください。I/O ポートの制御については、「19.3.1 端子入出力機能設定手順」を参照してください。




PES[3:0] ビット(周期割り込み選択ビット)

周期割り込みの周期を設定します。PES[3:0] ビットで設定した周期に応じて周期割り込みを要求します。

23.2.18 RTC コントロールレジスタ 2 (RCR2)

(1) カレンダカウントモード時

アドレス 0008 C424h



x:不定

ビット	シンボル	ビット名	機能	R/W
b0	START	スタートビット	0:プリスケーラと時計カウンタは停止 1:プリスケーラと時計カウンタは通常動作	R/W
b1	RESET	RTC ソフトウェアリセット ビット	 書き込み時 3 : 書き込み無効 1: プリスケーラおよびRTCソフトウェアリセット対象レジスタ (注1) を初期化 読み出し時 3 : 通常の時計動作またはRTCソフトウェアリセット完了 1: RTCソフトウェアリセット中 	R/W
b2	ADJ30	30秒調整ビット	● 書き込み時 0:書き込み無効 1:30秒調整の実行 ● 読み出し時 0:通常の時計動作または30秒調整が完了 1:30秒調整中	R/W
b3	RTCOE	RTCOUT出力許可ビット	0:RTCOUT出力禁止 1:RTCOUT出力許可	R/W
b4	AADJE	自動補正機能許可ビット	0:自動補正機能禁止 1:自動補正機能許可	R/W
b5	AADJP	自動補正周期選択ビット	0:1分ごとにRADJ.ADJ[5:0] ビットをプリスケーラのカウント値 から加減する 1:10秒ごとにRADJ.ADJ[5:0] ビットをプリスケーラのカウント 値から加減する	R/W
b6	HR24	時間モードビット	0:RTCは12時間モードで動作 1:RTCは24時間モードで動作	R/W
b7	CNTMD	カウントモード選択ビット	0:カレンダカウントモード 1:バイナリカウントモード	R/W

注1. R64CNT、RSECAR/BCNT0AR、RMINAR/BCNT1AR、RHRAR/BCNT2AR、RWKAR/BCNT3AR、RDAYAR/BCNT0AER、RMONAR/BCNT1AER、RYRAR/BCNT2AER、RYRAREN/BCNT3AER、RADJ、RCR2.ADJ30、RCR2.AADJE、RCR2.AADJP

RCR2 レジスタは、時間モード、自動補正機能、RTCOUT 出力許可、30 秒調整、RTC ソフトウェアリセット、カウント制御に関するレジスタです。

START ビット(スタートビット)

プリスケーラおよび時計カウンタの停止または動作を制御するビットです。

START ビットは、カウントソースに同期して更新されるので、START ビットを書き換えた場合は、値が更新されたことを確認してから次の処理を実行してください。

RESET ビット(RTC ソフトウェアリセットビット)

プリスケーラおよび RTC ソフトウェアリセット対象レジスタを初期化するビットです。

RESET ビットに"1" が書き込まれた場合、カウントソースに同期して初期化が実行され、初期化が完了す

ると RESET ビットは自動的に "0" になります。

RESET ビットに "1" を書き込んだ場合は、"0" になったことを確認してから次の処理を実行してください。

ADJ30 ビット (30 秒調整ビット)

30 秒調整を行うビットです。

ADJ30 ビットに "1" が書き込まれたときの RSECCNT カウンタの値が 30 秒未満の場合は 00 秒に切り捨て、30 秒以上の場合は 1 分に桁上げします。

30 秒調整は、カウントソースに同期して行われます。ADJ30 ビットに "1" が書き込まれた場合、30 秒調整が完了すると ADJ30 ビットは自動的に "0" になります。ADJ30 ビットに "1" を書き込んだ場合は、"0" になったことを確認してから次の処理を実行してください。

30 秒調整が行われると、プリスケーラおよび R64CNT カウンタもリセットされます。

RTC ソフトウェアリセットを実行すると ADJ30 ビットは、"0" になります。

RTCOE ビット(RTCOUT 出力許可ビット)

RTCOUT (1Hz/64Hz クロック) の出力を許可するビットです。

RTCOE ビットの書き換えは、START ビットでカウント動作を停止させてから行ってください。カウント動作を停止(START ビットへの"0"書き込み)するときは、同時にRTCOE ビットの値を書き換えないでください。

RTCOUT を外部端子に出力する場合は、RTCOE ビットを許可にし、かつポート制御の設定もしてください。

AADJE ビット(自動補正機能許可ビット)

自動補正機能の禁止、許可を制御するビットです。

AADJE ビットの書き換えは、プラスマイナスビット (RADJ.PMADJ[1:0]) を "00b" (補正しない) にして から行ってください。

RTC ソフトウェアリセットを実行すると AADJE ビットは、"0" になります。

AADJP ビット(自動補正周期選択ビット)

自動補正周期を選択するビットです。

AADJP ビットの書き換えは、プラスマイナスビット (RADJ.PMADJ[1:0]) を "00b" (補正しない) にして から行ってください。

RTC ソフトウェアリセットを実行すると AADJP ビットは、"0" になります。

HR24 ビット(時間モードビット)

RTC の時間モードを 12 時間モードで動作させるか、24 時間モードで動作させるかを指定するビットです。

HR24 ビットの書き換えは、START ビットでカウント動作を停止させてから行ってください。START ビットと同時に HR24 ビットの値を書き換えないでください。



CNTMD ビット(カウントモード選択ビット)


RTC のカウントモードを、カレンダカウントモードで動作させるか、バイナリカウントモードで動作させるかを指定するビットです。

カウントモード設定時は、RTC ソフトウェアリセットを実行し、初期設定からやり直してください。 本ビットは、カウントソースに同期して更新され、RTC ソフトウェアリセット完了までに値が確定します。

初期設定の詳細は、「23.3.1 電源投入後のレジスタの初期設定概要」を参照してください。

(2) バイナリカウントモード時

アドレス 0008 C424h



x:不定

ビット	シンボル	ビット名	機能	R/W
b0	START	スタートビット	0:32ビットバイナリカウンタ、64Hzカウンタ、およびプリスケーラは停止 1:32ビットバイナリカウンタ、64Hzカウンタ、およびプリスケーラは通常動作	R/W
b1	RESET	RTCソフトウェアリセット ビット	 書き込み時 3 : 書き込み無効 1 : プリスケーラおよびRTCソフトウェアリセット対象レジスタ (注1) を初期化 読み出し時 3 : 通常の時計動作またはRTCソフトウェアリセット完了 1 : RTCソフトウェアリセット中 	R/W
b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b3	RTCOE	RTCOUT出力許可ビット	0:RTCOUT出力禁止 1:RTCOUT出力許可	R/W
b4	AADJE	自動補正機能許可ビット	0:自動補正機能禁止 1:自動補正機能許可	R/W
b5	AADJP	自動補正周期選択ビット	0:32秒ごとにRADJ.ADJ[5:0] ビットをプリスケーラのカウント 値から加減する 1:8秒ごとにRADJ.ADJ[5:0] ビットをプリスケーラのカウント値 から加減する	R/W
b6	_	予約ビット	読んだ場合、その値は不定。書く場合、"0"としてください	R/W
b7	CNTMD	カウントモード選択ビット	0:カレンダカウントモード 1:バイナリカウントモード	R/W

注1. R64CNT、RSECAR/BCNT0AR、RMINAR/BCNT1AR、RHRAR/BCNT2AR、RWKAR/BCNT3AR、RDAYAR/BCNT0AER、RMONAR/BCNT1AER、RYRAR/BCNT2AER、RYRAREN/BCNT3AER、RADJ、RCR2.ADJ30、RCR2.AADJE、RCR2.AADJP

START ビット(スタートビット)

プリスケーラおよびカウンタ (時計) の停止または動作を制御するビットです。

START ビットは、カウントソースに同期して更新されます。START ビットを書き換えた場合は、値が更新されたことを確認してから次の処理を実行してください。



RESET ビット (RTC ソフトウェアリセットビット)

プリスケーラおよび RTC ソフトウェアリセット対象レジスタを初期化するビットです。

RESET ビットに "1" が書き込まれた場合、カウントソースに同期して初期化が実行され、初期化が完了すると RESET ビットは自動的に "0" になります。

RESET ビットに "1" を書き込んだ場合は、"0" になったことを確認してから次の処理を実行してください。

RTCOE ビット(RTCOUT 出力許可ビット)

RTCOUT (1Hz/64Hz クロック) の出力を許可するビットです。

RTCOE ビットの書き換えは、START ビットでカウント動作を停止させてから行ってください。カウント動作を停止する(START ビットへ"0"を書く)ときは、同時にRTCOE ビットの値を書き換えないでください。

RTCOUT を外部端子に出力する場合は、RTCOE ビットを有効にし、かつポート制御も有効にしてください。

AADJE ビット(自動補正機能許可ビット)

自動補正機能の禁止、許可を制御するビットです。

AADJE ビットの書き換えは、プラスマイナスビット (RADJ.PMADJ[1:0]) を "00b" (補正しない) にして から行ってください。

RTC ソフトウェアリセットを実行すると AADJE ビットは、"0" になります。

AADJP ビット(自動補正周期選択ビット)

自動補正周期を選択するビットです。

バイナリカウントモードでは32秒ごとまたは8秒ごとの補正周期を選択することができます。

AADJP ビットの書き換えは、プラスマイナスビット (RADJ.PMADJ[1:0]) を "00b" (補正しない) にして から行ってください。

RTC ソフトウェアリセットを実行すると AADJP ビットは、"0" になります。

CNTMD ビット(カウントモード選択ビット)

RTC のカウントモードを、カレンダカウントモードで動作するか、バイナリカウントモードで動作するかを指定するビットです。

カウントモード設定時は、RTC ソフトウェアリセットを実行し、初期設定からやり直してください。 本ビットは、カウントソースに同期して更新され、RTC ソフトウェアリセット完了までに値が確定します。

初期設定の詳細は、「23.3.1 電源投入後のレジスタの初期設定概要」を参照してください。

23.2.19 RTC コントロールレジスタ 3 (RCR3)

アドレス 0008 C426h



x:不定

ビット	シンボル	ビット名	機能	R/W
b0	RTCEN	サブクロック発振器制御ビット	0:サブクロック発振器停止 1:サブクロック発振器動作	R/W
b3-b1	RTCDV[2:0]	サブクロック発振器ドライブ能 カ制御ビット	b3 b1 000:低CL用ドライブ能力中 001:低CL用ドライブ能力高 010:低CL用ドライブ能力低 100:標準CL用ドライブ能力 上記以外は設定しないでください	R/W
b7-b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

RCR3 レジスタは、クロック発生回路にあるサブクロック発振器を制御するためのレジスタです。サブクロック発振器の制御については、「9. **クロック発生回路」**を参照してください。

本レジスタはカレンダカウントモード/バイナリカウントモードで共通の機能です。

本レジスタを書き換えた場合は、全ビットの値が更新されたことを確認してから次の処理を実行してください。

RTCEN ビット(サブクロック発振器制御ビット)

サブクロック発振器の動作/停止を制御します。

サブクロック発振器の動作/停止は、RTCENビットおよびクロック発生回路のレジスタで制御され、いずれかのビットが動作に設定されているとサブクロック発振器は動作状態となります。

サブクロックを RTC のカウントソースとして使用する場合は、RTCEN ビットでサブクロック発振器の動作設定を行ってください。

RTCDV[2:0] ビット(サブクロック発振器ドライブ能力制御ビット)


サブクロック発振器のドライブ能力を制御します。RTCDV[2:0] ビットの設定は、SOSCCR.SOSTP ビットが "1"、かつ RCR3.RTCEN ビットが "0" のときに行ってください。

(1) 32.768kHz 水晶振動子の使用に関する注意事項

XCIN 端子や XCOUT 端子の近傍の信号が変化すると、サブクロック発振器の発振精度に影響する可能性があります。影響の大きさは、基板の配線パターンや近傍の信号変化の状況により異なります。水晶振動子を使用した基板を作成する際には、アプリケーションノート「サブクロック回路のデザインガイド」(R01AN1830JJ)を参考に、ノイズ対策を実施してください。

23.2.20 時間誤差補正レジスタ (RADJ)

アドレス 0008 C42Eh



x:不定

ビット	シンボル	ビット名	機能	R/W
b5-b0	ADJ[5:0]	補正値ビット	誤差補正値を設定します	R/W
b7-b6	PMADJ[1:0]	プラスマイナスビット	b7b6 00:補正動作を行いません 01:時計を進める 10:時計を遅らせる 11:設定しないでください	R/W

RADJ レジスタは、カレンダカウントモード/バイナリカウントモード共通で使用します。

時計を誤差補正値に応じて進めるか、遅らせることによって、補正を行います。

自動補正機能許可ビット (RCR2.AADJE) が "0" の場合は、RADJ レジスタを書き込むときに補正動作を行います。

RCR2.AADJE ビットが"1"の場合は、自動補正周期選択ビット(RCR2.AADJP)で設定した間隔で補正動作を行います。

ソフトウェア設定(自動補正しない設定)による補正時は、レジスタ設定後、カウントソースで320サイクル以内に次の補正値を設定すると前回の補正設定が無効となる場合があります。連続して補正を行う場合は、レジスタ設定後、カウントソースで320サイクル以上待ってから再設定してください。

RADJ レジスタは、カウントソースに同期して更新されます。RADJ レジスタを書き換えた場合は、全ビットの値が更新されたことを確認してから次の処理を実行してください。

RTC ソフトウェアリセットを実行すると 00h になります。

ADJ[5:0] ビット(補正値ビット)

時計の誤差に応じて補正値(サブクロックのクロックサイクル数)を設定します。

PMADJ[1:0] ビット (プラスマイナスビット)

ADJ[5:0] ビットで設定した誤差補正値に応じて時計を進めるか、遅らせるかを選択します。

23.3 動作説明

23.3.1 電源投入後のレジスタの初期設定概要

電源投入後、クロック設定、カウントモード設定、時刻設定、時計誤差補正、アラーム、割り込みの初期設定をしてください。




図 23.2 電源投入後の初期設定概要

23.3.2 クロックとカウントモード設定手順

図23.3 にクロック設定手順を示します。




図 23.3 クロック設定手順

23.3.3 時刻設定手順

図 23.4 に時刻設定手順を示します。




図 23.4 時刻設定手順

23.3.4 30 秒調整手順

図 23.5 に 30 秒調整手順を示します。30 秒調整機能はカレンダカウントモードでのみ使用可能です。




図 23.5 30 秒調整手順

23.3.5 64Hz カウンタおよび時刻読み出し手順

図 23.6 に 64Hz カウンタおよび時刻読み出し手順を示します。




図 23.6 時刻読み出し手順

64Hz カウンタおよび時刻読み出し中に桁上げが起こると正しい時刻が得られないため、再度読み出す必要があります。割り込みを使用しない方法を図 23.6 の (a) に、桁上げ割り込みを使用する方法を図 23.6 の (b) に示します。通常、プログラムを容易にするために、割り込みを使用しない方法を利用します。

23.3.6 アラーム機能

図 23.7 にアラーム機能の使用方法を示します。




図 23.7 アラーム機能の使用方法

カレンダカウントモードでは、アラームは、年、月、日、曜日、時、分、秒のいずれか、あるいは組み合わせで発生させることができます。アラームの対象とする各アラームレジスタの ENB ビットに"1"を書き込み、下位ビットにアラーム時刻を設定します。アラームの対象外のレジスタは、ENB ビットに"0"を書き込みます。

バイナリカウントモードでは、32 ビットの任意のビットの組み合わせでアラームを発生させることができます。アラームの対象とするビットに対応するアラーム許可レジスタの ENB ビットに "1" を書き込み、アラームレジスタにアラーム時刻を設定します。アラームの対象外とするビットには、アラーム許可レジスタの ENB ビットに "0" を書き込みます。

カウンタとアラーム時刻が一致した場合は、ALM割り込みに対応したIRフラグが"1"になります。アラームの検出はこのフラグを読み出すことによって確認できますが、通常は割り込みで行います。ALM割り込みに対応した割り込み要求許可ビットに"1"が書き込まれている場合、アラーム割り込みが発生しアラームを検出することができます。

ALM 割り込みに対応した IR フラグは "0" を書き込むと "0" になります。

低消費電力状態のときにカウンタとアラーム時刻が一致すると低消費電力状態から復帰します。

23.3.7 アラーム割り込み禁止手順

図 23.8 に許可状態のアラーム割り込み要求を禁止する手順を示します。




図 23.8 アラーム割り込み要求を禁止する手順

23.3.8 時計誤差補正機能

時計誤差補正機能は、サブクロックの発振精度による時計の誤差(遅れる/進む)を補正します。サブクロック選択時、32,768 クロックサイクルを 1 秒として動作するため、サブクロックの周波数が高い場合は時計が進み、低い場合は時計が遅れます。本機能により、時計を進めるか、遅らせることで誤差を補正することができます。

時計誤差補正機能には、自動補正とソフトウェアによる補正の2種類の補正機能があります。 自動補正、ソフトウェアによる補正の選択は、RCR2.AADJE ビットで設定してください。

23.3.8.1 自動補正機能

RCR2.AADJE ビットが"1"の場合、自動補正機能が有効です。

自動補正機能では、RCR2.AADJP ビットで選択した補正周期ごとに RADJ レジスタ設定に応じて時計を進めるか、遅らせます。以下に例を示します。

例 1) サブクロック = 32.769kHz

補正方法:

サブクロックの周波数が 32.769kHz の場合、32,769 クロックサイクルで 1 秒になりますが、RTC は、32,768 クロックサイクルを 1 秒として動作するため、1 秒につき 1 クロックサイクル分、時計が進みます。1 分なら 60 クロックサイクル分、時計が進むため、1 分ごとに 60 クロックサイクル分、時計を遅らせることで補正できます。

レジスタ設定内容: (RCR2.CNTMD = "0" の場合)

- RCR2.AADJP ビット= 0 (1 分ごとに補正)
- RADJ.PMADJ[1:0] ビット= 10b (遅らせる)
- RADJ.ADJ[5:0] ビット= 60 (3Ch)

例 2) サブクロック = 32.766kHz

補正方法:

サブクロックの周波数が 32.766kHz の場合、32,766 クロックサイクルで 1 秒になりますが、RTC は 32,768 クロックサイクルを 1 秒として動作するため、1 秒につき 2 クロックサイクル分、時計が遅れます。10 秒なら 20 クロックサイクル分、時計が遅れるため、10 秒ごとに 20 クロックサイクル分、時計を進めることで補正できます。

レジスタ設定内容: (RCR2.CNTMD = "0" の場合)

- RCR2.AADJP ビット= 1 (10 秒ごとに補正)
- RADJ.PMADJ[1:0] ビット= 01b (進める)
- RADJ.ADJ[5:0] ビット= 20 (14h)

例 3) サブクロック = 32.764kHz

補正方法:

サブクロックの周波数が 32.764kHz の場合、32,764 クロックサイクルで 1 秒になりますが、RTC は 32,768 クロックサイクルを 1 秒として動作するため、1 秒につき 4 クロックサイクル分、時計が遅れます。8 秒なら 32 クロックサイクル分、時計が遅れるため、8 秒ごとに "32" クロックサイクル分、時計を進めることで補正できます。

レジスタ設定内容: (RCR2.CNTMD = "1" の場合)

- RCR2.AADJP ビット= 1 (8 秒ごとに補正)
- RADJ.PMADJ[1:0] ビット= 01b (進める)
- RADJ.ADJ[5:0] ビット= 32 (20h)



23.3.8.2 ソフトウェアによる補正

RCR2.AADJE ビットが "0" の場合、ソフトウェアによる補正が有効です。

ソフトウェアによる補正では、RADJ レジスタへの書き込み命令を実行したタイミングで RADJ レジスタ 設定に応じて時計を進めるか、遅らせます。

例 1) サブクロック = 32.769kHz

補正方法:

サブクロックの周波数が 32.769kHz の場合、32,769 クロックサイクルで 1 秒になりますが、RTC は 32,768 クロックサイクルを 1 秒として動作するため、1 秒につき 1 クロックサイクル分、時計が進みます。1 秒ごとに 1 クロックサイクル分、時計が進むため、1 秒ごとに 1 クロックサイクル分、時計を遅らせることで補正できます。

レジスタ設定内容:

- RADJ.PMADJ[1:0] ビット= 10b (遅らせる)
- RADJ.ADJ[5:0] ビット= 1 (01h)
 1 秒の割り込みごとに RADJ レジスタに書き込む

23.3.8.3 補正モードの変更手順

補正モードを変更する場合は、RADJ.PMADJ[1:0] ビットを "00b" (補正しない) にした後、RCR2.AADJE ビットを変更してください。

ソフトウェアによる補正から、自動補正に切り替える場合

- (1) RADJ.PMADJ[1:0] ビットを "00b" (補正しない) にする
- (2) RCR2.AADJE ビットを "1" (自動補正機能許可) にする
- (3) RCR2.AADJP ビットで補正周期を選択する
- (4) RADJ.PMADJ[1:0] ビットに補正方向を、RADJ.ADJ[5:0] ビットに時計誤差補正値を設定する

自動補正から、ソフトウェアによる補正に切り替える場合

- (1) RADJ.PMADJ[1:0] ビットを "00b" (補正しない) にする
- (2) RCR2.AADJE ビットを"0" (ソフトウェアによる補正機能有効) にする
- (3) 任意のタイミングで RADJ.PMADJ[1:0] ビットに補正方向を、RADJ.ADJ[5:0] ビットに時計誤差補正 値を書き込むと補正を行う。以降、RADJ レジスタに書き込むごとに補正を行う。

23.3.8.4 補正機能の停止手順

補正機能を停止する場合は、RADJ.PMADJ[1:0] ビットを "00b" (補正しない) にしてください。

23.4 割り込み要因

RTC の割り込み要因には、以下の3種類があります。表23.3にRTC の割り込み要因を示します。

表23.3 RTCの割り込み要因

名称	割り込み要因
ALM	アラーム割り込み
PRD	周期割り込み
CUP	桁上げ割り込み

(1) アラーム割り込み (ALM)

アラームレジスタと時計カウンタとの比較結果によって割り込みが発生します(詳細は「23.3.6 アラーム機能」を参照してください)。

アラームレジスタの設定中に時計カウンタと一致し、割り込みフラグが"1"になる可能性があるため、アラームレジスタの変更後、アラーム時刻設定の確定を待ち、一度 ALM 割り込みに対応した IR フラグを"0"にしてください。アラーム割り込みの割り込みフラグは、一度"0"にすると、再度アラームレジスタと時計カウンタが不一致状態になった後、再び一致するかアラームの再設定を行うまで"1"になりません。




図 23.9 アラーム割り込み (ALM) のタイミングチャート

(2) 周期割り込み (PRD)

2 秒、1 秒、1/2 秒、1/4 秒、1/8 秒、1/16 秒、1/32 秒、1/64 秒、1/128 秒、1/256 秒周期で発生する割り込みです。RCR1.PES[3:0] ビットによって周期の選択が可能です。

(3) 桁上げ割り込み (CUP)

秒カウンタ / バイナリカウンタ 0 への桁上げが発生したとき、または 64Hz カウンタ読み出しと R64CNT カウンタへの桁上げが重なったときに発生する割り込みです。




図 23.10 桁上げ割り込み(CUP)のタイミングチャート

23.5 使用上の注意事項

23.5.1 カウント動作時のレジスタ書き込みについて

カウント動作時 (RCR2.START ビット= 1 のとき) は、以下のレジスタに書き込みを行わないでください。

RSECCNT/BCNT0、RMINCNT/BCNT1、RHRCNT/BCNT2、RDAYCNT、RWKCNT/BCNT3、RMONCNT、RYRCNT、RCR1.RTCOS、RCR2.RTCOE、RCR2.HR24

上記のレジスタへの書き込みを行う場合は、一度カウント動作を停止してから書き込んでください。

23.5.2 周期割り込みの使用について

周期割り込みの使用方法を図 23.11 に示します。

周期割り込みは、RCR1.PES[3:0] ビットの設定によって割り込みの発生および周期を切り替えることができます。しかし、割り込み発生にプリスケーラ、R64CNT、RSECCNT/BCNT0 カウンタを使用しているため、RCR1.PES[3:0] ビット設定直後の割り込み発生周期は保証されません。

RCR2 レジスタによって、カウント動作の停止/動作、RTC ソフトウェアリセット、30 秒調整を行うと、割り込み発生周期に影響を与えます。また、時計誤差補正機能を使用した場合、補正後の割り込み発生周期は、補正値の分だけ周期がずれます。




図 23.11 周期割り込み機能の使用方法

23.5.3 RTCOUT (1Hz/64Hz) 出力について

RCR2 レジスタによって、カウント動作の停止 / 動作、RTC ソフトウェアリセット、30 秒調整を行うと、RTCOUT(1Hz/64Hz)出力の周期に影響を与えます。また、時計誤差補正機能を使用した場合、補正後のRTCOUT(1Hz/64Hz)出力の周期は、補正値の分だけ周期がずれます。

23.5.4 レジスタ設定後の低消費電力モード移行について

RTC 内レジスタへの書き込み、およびレジスタ更新処理中に低消費電力状態(ソフトウェアスタンバイモード)へ遷移すると、レジスタ値を破壊する可能性があります。レジスタ設定後は、設定されたことを確認してから低消費電力状態に遷移してください。

23.5.5 レジスタの書き込み / 読み出し時の注意事項

- 秒カウンタ / バイナリカウンタなど、カウントレジスタの読み出しは、「23.3.5 64Hz カウンタおよび時刻読み出し手順」に従ってください。
- カウントレジスタ、アラームレジスタ、年アラーム許可レジスタ、RCR2.AADJE, AADJP, HR24 ビット、RCR3 レジスタに書いた値は、書き込み後4回目の読み出しから反映されます。
- RCR1.CIE, RTCOS ビット、RCR2.RTCOE ビットは、書き込み後すぐに書いた値を読み出すことができます。
- リセットまたはソフトウェアスタンバイモード状態から復帰した後に時計カウンタの値を読み出すときは、時計動作中(RCR2.STARTビット="1")で1/128秒待ってから読み出しを行ってください。
- リセット発生後、RTC レジスタへの書き込みは、カウントソースクロック 6 サイクル経過後に行ってください。

23.5.6 カウントモードの変更について

カウントモード (カレンダ / バイナリ) を変更する場合には、RCR2.START ビットを "0" に設定し、カウント動作を停止させてから初期設定からやり直してください。初期設定の詳細は「23.3.1 電源投入後のレジスタの初期設定概要」を参照してください。

23.5.7 リアルタイムクロックを使用しない場合の初期化手順

RTC 内のレジスタは、リセットによる初期化が行われないため、初期状態によっては意図しない割り込み要求が発生したり、カウンタが動作することにより、電力消費量が多くなります。

リアルタイムクロックを必要としない製品では、**図 23.12** に示す初期化手順に従って、レジスタの初期化をしてください。




図 23.12 初期化手順

24. 独立ウォッチドッグタイマ (IWDTa)

本章に記載している PCLK とは PCLKB を指します。

24.1 概要

独立ウォッチドッグタイマ(IWDT)は、プログラムの暴走を検知するために使用できます。IWDT のカウンタがアンダフローする前にリフレッシュするようプログラムを作成しておき、アンダフローが発生したら暴走したと判断できます。

WDTとは以下の点で機能が異なります。

- カウントソースは IWDT 専用低速クロック (IWDTCLK) を分周したもの (PCLK の影響を受けない)
- スリープモード、ソフトウェアスタンバイモード、またはディープスリープモードに遷移する場合に、 カウンタを停止しない選択が可能 (IWDTCSTPR.SLCSTP ビットまたは、OFS0.IWDTSLCSTP ビットで 選択)

表 24.1 に IWDT の仕様を、図 24.1 に IWDT のブロック図を示します。

表 24.1 IWDT の仕様

項目	内容	
カウントソース ^(注1)	IWDT専用クロック(IWDTCLK)	
クロック分周比	1分周/16分周/32分周/64分周/128分周/256分周	
カウント動作	14ビットのダウンカウンタによるダウンカウント	
カウント開始条件	 リセット後、自動的にカウント開始(オートスタートモード) リフレッシュ(IWDTRR レジスタに00hを書き込み後、FFhを書き込む)により、カウント開始 (レジスタスタートモード) 	
カウント停止条件	 リセット(ダウンカウンタ、レジスタは初期値に戻る) アンダフロー、リフレッシュエラー発生時カウント再開(オートスタートモード:リセットもしくはノンマスカブル割り込み要求を出力後に自動でカウント再開、レジスタスタートモード:リフレッシュ後にカウント再開) 	
ウィンドウ機能	ウィンドウ開始/終了位置を設定可能(リフレッシュ許可/禁止期間)	
リセット出力要因	ダウンカウンタがアンダフローしたときリフレッシュ許可期間以外でリフレッシュを行った場合(リフレッシュエラー)	
ノンマスカブル割り込み要 因	● ダウンカウンタがアンダフローしたとき● リフレッシュ許可期間以外でリフレッシュを行った場合(リフレッシュエラー)	
カウンタ値の読み出し	IWDTSR レジスタを読み出すことで、ダウンカウンタのカウント値の読み出しが可能	
出力信号(内部信号)	リセット出力割り込み要求出力スリープモードカウント停止制御出力	
オートスタートモード (オプション機能選択レジス タ 0(OFS0)制御)	 リセット後のクロック分周比の選択(OFS0.IWDTCKS[3:0]ビット) 独立ウォッチドッグタイマのタイムアウト期間の選択(OFS0.IWDTTOPS[1:0]ビット) 独立ウォッチドッグタイマのウィンドウ開始位置の選択(OFS0.IWDTRPSS[1:0]ビット) 独立ウォッチドッグタイマのウィンドウ終了位置の選択(OFS0.IWDTRPES[1:0]ビット) リセット出力、または割り込み要求出力の選択(OFS0.IWDTRSTIRQSビット) スリープモード、ソフトウェアスタンバイモード、またはディープスリープモード遷移時のダウンカウント停止の選択(OFS0.IWDTSLCSTPビット) 	
レジスタスタートモード (IWDT レジスタ制御)	 リフレッシュ動作後のクロック分周比の選択(IWDTCR.CKS[3:0] ビット) 独立ウォッチドッグタイマのタイムアウト期間の選択(IWDTCR.TOPS[1:0] ビット) 独立ウォッチドッグタイマのウィンドウ開始位置の選択(IWDTCR.RPSS[1:0] ビット) 独立ウォッチドッグタイマのウィンドウ終了位置の選択(IWDTCR.RPES[1:0] ビット) リセット出力、または割り込み要求出力の選択(IWDTRCR.RSTIRQS ビット) スリープモード、ソフトウェアスタンバイモード、またはディープスリープモード遷移時のダウンカウント停止の選択(IWDTCSTPR.SLCSTP ビット) 	

注1. 周辺モジュールクロック周波数 (PCLK) ≧4x (カウントソースの分周後周波数) となるようにしてください。

IWDT 使用時は、周辺モジュールクロック(PCLK)が停止した場合に備え、IWDT 専用クロック (IWDTCLK) が必要です。バスインタフェース部とレジスタ部は PCLK で動作し、14 ビットのカウンタと 制御回路は IWDTCLK で動作します。

図 24.1 に IWDT のブロック図を示します。





図 24.1 IWDT のブロック図

24.2 レジスタの説明

24.2.1 IWDT リフレッシュレジスタ(IWDTRR)

アドレス IWDT.IWDTRR 0008 8030h



ビット	機能	R/W
b7-b0	"00h"書き込み後、"FFh"の書き込みでリフレッシュ	R/W

IWDTRR レジスタは、IWDT のカウンタをリフレッシュするレジスタです。

リフレッシュ許可期間中に、IWDTRR レジスタに "00h" を書き込み後、"FFh" を書き込む(リフレッシュ動作)ことにより IWDT のカウンタをリフレッシュします。


カウンタはリフレッシュされると、オートスタートモードの場合、オプション機能選択レジスタ 0 (OFS0) の IWDT タイムアウト期間選択ビット (OFS0.IWDTTOPS[1:0]) で設定した値からダウンカウントを行います。レジスタスタートモードの場合、IWDT コントロールレジスタのタイムアウト期間選択ビット (IWDTCR.TOPS[1:0]) で設定した値からダウンカウントを行います。また、レジスタスタートモードの場合、リセット解除後の最初のリフレッシュ動作により、IWDTCR.TOPS[1:0] ビットで設定した値からダウンカウントを開始します。

読み出される値は、"00h"を書き込んだ場合は"00h"が、"00h"以外の値を書き込んだ場合は"FFh"となります

リフレッシュ動作の詳細については、「24.3.3 リフレッシュ動作」を参照してください。

24.2.2 IWDT コントロールレジスタ(IWDTCR)

アドレス IWDT.IWDTCR 0008 8032h



ビット	シンボル	ビット名	機能	R/W
b1-b0	TOPS[1:0]	タイムアウト期間選択ビット	b1 b0 0 0: 128サイクル (007Fh) 0 1: 512サイクル (01FFh) 1 0: 1024サイクル (03FFh) 1 1: 2048サイクル (07FFh)	R/W
b3-b2	_	予約ビット	読むと"0"が読めます。書き込みは無効になります	R
b7-b4	CKS[3:0]	クロック分周比選択ビット	b7 b4 0000:分周なし 0010:16分周 0011:32分周 0100:64分周 1111:128分周 0101:256分周 上記以外は設定しないでください	R/W
b9-b8	RPES[1:0]	ウィンドウ終了位置選択ビット	b9 b8 0 0: 75% 0 1: 50% 1 0: 25% 1 1: 0%(ウィンドウの終了位置設定なし)	R/W
b11-b10	_	予約ビット	読むと"0"が読めます。書き込みは無効になります	R
b13-b12	RPSS[1:0]	ウィンドウ開始位置選択ビット	b13 b12 0 0: 25% 0 1: 50% 1 0: 75% 1 1: 100%(ウィンドウの開始位置設定なし)	R/W
b15-b14	_	予約ビット	読むと"0"が読めます。書き込みは無効になります	R

IWDTCR レジスタへの書き込みには制限があります。詳細については、「24.3.2 IWDTCR レジスタ、IWDTCSTPR レジスタ書き込み制御」を参照してください。

オートスタートモードの場合は、IWDTCR レジスタの設定は無効となり、オプション機能選択レジスタ 0 (OFS0) の設定が有効となります。オプション機能選択レジスタ 0 (OFS0) の設定は、IWDTCR レジスタの各ビットと同様の設定が可能です。詳細については、「24.3.8 オプション機能選択レジスタ 0 (OFS0) と IWDT レジスタの対応」を参照してください。

TOPS[1:0] ビット(タイムアウト期間選択ビット)

カウンタがアンダフローするまでのタイムアウト期間を CKS[3:0] ビットで設定した分周クロックを1サイクルとして、128 サイクル/512 サイクル/1024 サイクル/2048 サイクルから選択します。

リフレッシュ後、アンダフローするまでの時間(IWDTCLK 数)は、CKS[3:0] ビットと TOPS[1:0] ビット の組み合わせにより決定します。

表 24.2 に CKS[3:0] ビット、TOPS[1:0] ビットの設定と、タイムアウト期間および IWDTCLK 数の関係を示します。

表24.2 タイムアウト期間設定表

	CKS[3:0	0]ビット		TOPS[1:	:0]ビット	5 D . 5 A 图 Us	タイムアウト期間	NA/DTOLIC#h
b7	b6	b5	b4	b1	b0	クロック分周比	(サイクル数)	IWDTCLK数
0	0	0	0	0	0	分周なし	128	128
				0	1		512	512
				1	0		1024	1024
				1	1		2048	2048
0	0	1	0	0	0	16分周	128	2048
				0	1		512	8192
				1	0		1024	16384
				1	1		2048	32768
0	0	1	1	0	0	32分周	128	4096
				0	1		512	16384
				1	0		1024	32768
				1	1		2048	65536
0	1	0	0	0	0	64分周	128	8192
				0	1		512	32768
				1	0		1024	65536
				1	1		2048	131072
1	1	1	1	0	0	128分周	128	16384
				0	1		512	65536
				1	0		1024	131072
				1	1]	2048	262144
0	1	0	1	0	0	256分周	128	32768
				0	1]	512	131072
				1	0]	1024	262144
				1	1]	2048	524288

CKS[3:0] ビット(クロック分周比選択ビット)

IWDT は、IWDTCLK を分周する分周比設定を 1 分周 /16 分周 /32 分周 /64 分周 /128 分周 /256 分周から選択します。TOPS[1:0] ビットと組み合わせて、IWDT のカウント期間を IWDTCLK の $128 \sim 524288$ クロックの間で設定できます。

RPES[1:0] ビット(ウィンドウ終了位置選択ビット)

カウンタのウィンドウ終了位置を、カウント期間の75%、50%、25%、0%から選択します。選択するウィンドウ終了位置は、ウィンドウ開始位置より小さい値を選択します(ウィンドウ開始位置>ウィンドウ終了位置)。ウィンドウ終了位置をウィンドウ開始位置よりも大きい値に設定した場合、ウィンドウ開始位置の設定のみが有効となります。

RPSS[1:0] ビット、RPES[1:0] ビットで設定したウィンドウ開始 / 終了位置のカウンタ値は、TOPS[1:0] ビットの設定により変わります。

表 24.3 に TOPS[1:0] ビットの値に対応したウィンドウ開始 / 終了位置のカウンタ値を示します。

表 24.3	タイム	ノワト	・期间と	ワイン	トワ許ら	可/終了	カワンタ	他对 心表	

TOPS[1:	:0]ビット	タイムア	ウト期間		リフレッシュ許可	√終了カウンタ値	
b1	b0	サイクル数	カウンタ値	100%	75%	50%	25%
0	0	128	007Fh	007Fh	005Fh	003Fh	001Fh
0	1	512	01FFh	01FFh	017Fh	00FFh	007Fh
1	0	1024	03FFh	03FFh	02FFh	01FFh	00FFh
1	1	2048	07FFh	07FFh	05FFh	03FFh	01FFh

RPSS[1:0] ビット(ウィンドウ開始位置選択ビット)

カウンタのウィンドウ開始位置を、カウント期間(カウント開始を 100%、アンダフロー発生時を 0%)の 100%、75%、50%、25% から選択します。ウィンドウ開始位置からウィンドウ終了位置までの期間がリフレッシュ許可期間となり、それ以外はリフレッシュ禁止期間となります。

図 24.2 に RPSS[1:0] ビット、RPES[1:0] ビットの設定値と、リフレッシュ許可 / 禁止期間の関係を示します。





図 24.2 RPSS[1:0] ビット、RPES[1:0] ビットとリフレッシュ許可期間

24.2.3 IWDT ステータスレジスタ(IWDTSR)

アドレス IWDT.IWDTSR 0008 8034h



ビット	シンボル	ビット名	機能	R/W
b13-b0	CNTVAL[13:0]	カウンタ値ビット	カウンタのカウンタ値	R
b14	UNDFF	アンダフローフラグ	0:アンダフローなし 1:アンダフロー発生	R/(W) (注1)
b15	REFEF	リフレッシュエラーフラグ	0:リフレッシュエラーなし 1:リフレッシュエラー発生	R/(W) (注1)

注1. フラグを"0"にするための"0"書き込みのみ可能です。

IWDTSR レジスタは、IWDT へのリセット要因により初期化されます。それ以外のリセット要因では初期化されません。

CNTVAL[13:0] ビット(カウンタ値ビット)

カウンタのカウンタ値を確認することができます。ただし、読み出されるカウンタ値は、カウンタの実際 の値に対し1カウントずれることがあります。

UNDFF フラグ(アンダフローフラグ)

カウンタのアンダフロー発生状態を確認することができます。

読み出した値が "1" のとき、カウンタはアンダフローが発生した状態です。読み出した値が "0" のとき、アンダフローは発生していません。

値を "0" にするには、UNDFF フラグに "0" を書き込んでください。"1" の書き込みは無効です。

REFEF フラグ(リフレッシュエラーフラグ)

リフレッシュエラー (リフレッシュ禁止期間中のリフレッシュ動作) の発生状態を確認することができます。

読み出した値が"1"のとき、リフレッシュエラーが発生した状態です。読み出した値が"0"のとき、リフレッシュエラーは発生していません。

値を"0"にするには、REFEFフラグに"0"を書き込んでください。"1"の書き込みは無効です。

24.2.4 IWDT リセットコントロールレジスタ(IWDTRCR)

アドレス IWDT.IWDTRCR 0008 8036h




ビット	シンボル	ビット名	機能	
b6-b0		予約ビット	読むと"0"が読めます。書き込みは無効になります	R
b7	RSTIRQS	リセット割り込み要求選択ビット	0:ノンマスカブル割り込み要求出力を許可 1:リセット出力を許可	R/W

IWDTRCR レジスタへの書き込みには制限があります。詳細については、「24.3.2 IWDTCR レジスタ、IWDTRCR レジスタ、IWDTCSTPR レジスタ書き込み制御」を参照してください。

オートスタートモードの場合は、IWDTRCR レジスタの設定は無効となり、オプション機能選択レジスタ 0 (OFS0) の設定が有効となります。オプション機能選択レジスタ 0 (OFS0) の設定は、IWDTRCR レジスタの各ビットと同様の設定が可能です。詳細については、「24.3.8 オプション機能選択レジスタ 0 (OFS0) と IWDT レジスタの対応」を参照してください。

24.2.5 IWDT カウント停止コントロールレジスタ(IWDTCSTPR)

アドレス IWDT.IWDTCSTPR 0008 8038h



ビット	シンボル	ビット名	機能	R/W
b6-b0	_	予約ビット	読むと"0"が読めます。書き込みは無効になります	R
b7	SLCSTP	スリープモードカウント停止制御ビット	0:カウント停止無効 1:スリープモード、ソフトウェアスタンバイモード、お よびディープスリープモード遷移時のカウント停止有 効	R/W

低消費電力状態時、IWDT のカウンタを停止させるかどうかを設定するレジスタです。なお、IWDTCSTPR レジスタへの書き込みには制限があります。詳細については、「24.3.2 IWDTCR レジスタ、IWDTCSTPR レジスタ書き込み制御」を参照してください。

オートスタートモードの場合は、IWDTCSTPR レジスタの設定は無効となり、オプション機能選択レジスタ 0 (OFS0) の設定が有効となります。オプション機能選択レジスタ 0 (OFS0) の設定は、IWDTCSTPR レジスタの各ビットと同様の設定が可能です。詳細については、「24.3.8 オプション機能選択レジスタ 0 (OFS0) と IWDT レジスタの対応」を参照してください。

SLCSTP ビット(スリープモードカウント停止制御ビット)

スリープモード、ソフトウェアスタンバイモード、およびディープスリープモード遷移時のカウント停止 を選択します。

24.2.6 オプション機能選択レジスタ 0 (OFS0)

オプション機能選択レジスタ 0 (OFS0) については、「24.3.8 オプション機能選択レジスタ 0 (OFS0) と IWDT レジスタの対応」を参照してください。

24.3 動作説明

24.3.1 カウント開始条件別の各動作

IWDT のスタートモードの選択は、オプション機能選択レジスタ 0 (OFS0) の IWDT スタートモード選択ビット (OFS0.IWDTSTRT) で行います。

OFS0.IWDTSTRT ビットが"1"(レジスタスタートモード)の場合、IWDT コントロールレジスタ (IWDTCR)、IWDT リセットコントロールレジスタ (IWDTRCR)、IWDT カウント停止コントロールレジスタ (IWDTCSTPR) の設定が有効となり、IWDT リフレッシュレジスタ (IWDTRR) へのリフレッシュ動作でカウントが開始されます。OFS0.IWDTSTRT ビットが"0"(オートスタートモード)の場合、オプション機能選択レジスタ 0(OFS0)が有効となり、リセット後、自動的にカウントが開始されます。

24.3.1.1 レジスタスタートモード

オプション機能選択レジスタ 0 (OFS0) の IWDT スタートモード選択ビット (OFS0.IWDTSTRT) が "1" の場合、レジスタスタートモードとなり、IWDT コントロールレジスタ (IWDTCR)、IWDT リセットコントロールレジスタ (IWDTCR)、および IWDT カウント停止コントロールレジスタ (IWDTCSTPR) が有効となります。

リセット解除後、IWDTCR レジスタにクロック分周比、ウィンドウ開始 / 終了位置、タイムアウト期間、IWDTRCR レジスタにリセット出力 / 割り込み要求出力、また IWDTCSTPR レジスタに低消費電力状態への 遷移時での IWDT のカウンタのカウント停止制御の設定を行います。その後、リフレッシュ動作でカウンタ にタイムアウト期間選択ビット(IWDTCR.TOPS[1:0])で選択した値がセットされダウンカウントを開始します。

以後、プログラムが正常に動作していてリフレッシュ許可期間内でリフレッシュされている場合は、リフレッシュごとにカウンタ値が再設定されダウンカウントを続けます。この間、IWDT はリセットを出力しません。しかし、プログラムの暴走などによりカウンタのリフレッシュが行われず、カウンタのアンダフローが発生した場合、またはリフレッシュ許可期間以外でのリフレッシュ動作によりリフレッシュエラーが発生した場合は、IWDT はリセットを出力するか、もしくはノンマスカブル割り込み要求(WUNI)を出力します。IWDT リセット割り込み要求選択ビット(IWDTRCR.RSTIRQS)で、リセット出力、または割り込み要求出力のいずれかを選択します。

図 24.3 に以下の条件での動作例を示します。

- IWDT スタートモード選択ビット (OFS0.IWDTSTRT): "1" (レジスタスタートモード)
- IWDT リセット割り込み要求選択ビット (IWDTRCR.RSTIRQS): "1" (リセット出力許可)
- IWDT ウィンドウ開始位置選択ビット (IWDTCR.RPSS[1:0]): "10b" (75%)
- IWDT ウィンドウ終了位置選択ビット (IWDTCR.RPES[1:0]): "10b" (25%)




図 24.3 レジスタスタートモード動作例

24.3.1.2 オートスタートモード

オプション機能選択レジスタ 0 (OFS0) の IWDT スタートモード選択ビット (OFS0.IWDTSTRT) が "0" の場合、オートスタートモードとなり、IWDT コントロールレジスタ 0 (IWDTCR)、IWDT リセットコントロールレジスタ (IWDTCSTPR) が無効となります。

また、リセット期間中にオプション機能選択レジスタ 0 (OFS0) の値を使ってクロック分周比、ウィンドウ開始/終了位置、タイムアウト期間、リセット出力/割り込み要求出力、また低消費電力状態への遷移時での IWDT のカウンタのカウント停止制御の設定が行われます。その後、リセット解除でカウンタに IWDT タイムアウト期間選択ビット (OFS0.IWDTTOPS[1:0]) で設定されたタイムアウト期間の値がセットされ自動でダウンカウントを開始します。

以後、プログラムが正常に動作していてリフレッシュ許可期間内でリフレッシュされている場合は、リフレッシュごとにカウンタ値が再設定されダウンカウントを続けます。この間、IWDT はリセットを出力しません。しかし、プログラムの暴走などによりカウンタのリフレッシュが行われず、カウンタのアンダフローが発生した場合、またはリフレッシュ許可期間以外でのリフレッシュ動作によりリフレッシュエラーが発生した場合は、IWDT はリセットを出力するか、もしくはノンマスカブル割り込み要求(WUNI)を出力します。リセットまたはノンマスカブル割り込み要求(WUNI)が発生後、1 サイクルカウント後にカウンタはタイムアウト期間をリロードし、カウント動作を再開します。IWDT リセット割り込み要求選択ビット(OFSO.IWDTRSTIRQS)で、リセット出力、または割り込み要求出力のいずれかを選択します。

図 24.4 に以下の条件での動作例を示します。

- IWDT スタートモード選択ビット (OFS0.IWDTSTRT): "0" (オートスタートモード)
- IWDT リセット割り込み要求選択ビット (OFS0.IWDTRSTIRQS): "0" (ノンマスカブル割り込み要求出力許可)
- IWDT ウィンドウ開始位置選択ビット (OFS0.IWDTRPSS[1:0]): "10b" (75%)
- IWDT ウィンドウ終了位置選択ビット (OFS0.IWDTRPES[1:0]): "10b" (25%)




図 24.4 オートスタートモード動作例

24.3.2 IWDTCR レジスタ、IWDTRCR レジスタ、IWDTCSTPR レジスタ書き込み制御

IWDT コントロールレジスタ(IWDTCR)、IWDT リセットコントロールレジスタ(IWDTRCR)、および IWDT カウント停止コントロールレジスタ(IWDTCSTPR)への書き込みは、リセット解除後から最初のリフレッシュ動作までの間に1回のみ可能です。

リフレッシュ動作(カウントスタート)後、もしくは IWDTCR、IWDTRCR、または IWDTCSTPR レジスタへ書き込みを行うと、IWDT 内部のプロテクト信号が"1"となり、以後 IWDTCR、IWDTRCR、および IWDTCSTPR レジスタへの書き込みをプロテクトします。

IWDT へのリセット要因により、プロテクトは解除されます。それ以外のリセット要因では解除されません。

図 24.5 に IWDTCR レジスタ書き込み制御波形を示します。




図 24.5 IWDTCR レジスタ書き込み制御波形

24.3.3 リフレッシュ動作

カウンタのリフレッシュ、およびカウンタ動作開始(リフレッシュによるカウント開始)を行うには、IWDT リフレッシュレジスタ(IWDTRR)へ"00h"書き込みに続けて"FFh"書き込みを行います。"00h"書き込み後に"FFh"以外を書き込んだ場合、リフレッシュは行いません。再度、IWDTRR レジスタへ"00h"→"FFh"の順で書き込むことにより、リフレッシュを正常に行うことができます。

なお、"00h" (1回目) \rightarrow "00h" (2回目) の書き込みを行った場合でも、その後 "FFh" を書き込むことにより、"00h" \rightarrow "FFh" 順の書き込み動作が成立するため、"00h" (n-1回目) \rightarrow "00h" (n回目) \rightarrow "FFh" のような書き込み動作も有効となり、リフレッシュを行います。"00h" 以前の書き込みが "00h" 以外でも同様に、"00h" \rightarrow "FFh" 順の書き込み動作が成立すると、リフレッシュを行います。また、IWDTRR レジスタへの "00h" 書き込みと "FFh" 書き込みの間に、IWDTRR レジスタ以外へのアクセス、または IWDTRR レジスタの読み出しを行った場合でもリフレッシュを行います。

【リフレッシュ有効書き込み例】

- "00h" → "FFh"
- "00h" (n-1 回目) → "00h" (n 回目) → "FFh"
- "00h" →別レジスタアクセスまたは IWDTRR レジスタの読み出し→ "FFh"

【リフレッシュ無効書き込み例】

- "23h" ("00h" 以外) → "FFh"
- "00h" → "54h" ("FFh" 以外)
- "00h" → "AAh" ("00h" および "FFh" 以外) → "FFh"

リフレッシュ動作として、IWDTRR レジスタへの "00h" の書き込みがリフレッシュ許可期間外であって も、IWDTRR レジスタへの "FFh" の書き込みがリフレッシュ許可期間内であれば、書き込み動作が成立と なりリフレッシュを行います。

なお、カウンタがリフレッシュされるタイミングは、IWDTRR レジスタに "FFh" を書き込み後、カウントサイクル数で最大 4 サイクル必要となります(1 サイクル間の IWDT 専用クロック(IWDTCLK)数は、クロック分周比選択ビット(IWDTCR.CKS[3:0])の設定値により異なります)。そのため、リフレッシュ許可期間終了位置から 4 カウント前、もしくはカウンタがアンダフローする 4 カウント前までに、IWDTRR レジスタへの "FFh" 書き込みを完了してください。カウンタの値はカウンタ値ビット(IWDTSR.CNTVAL[13:0])で確認できます。

【リフレッシュ動作タイミング例】

- ウィンドウ開始位置が "03FFh" とした場合、IWDTRR レジスタへの "00h" の書き込みが "03FFh" より前 (たとえば "0402h") であっても、IWDTSR.CNTVAL[13:0] ビットの値が "03FFh" になってから、 IWDTRR レジスタへ "FFh" を書き込めばリフレッシュを行います。
- ウィンドウ終了位置が "03FFh" とした場合、IWDTRR レジスタへ "00h" → "FFh" を書き込み直後に IWDTSR.CNTVAL[13:0] ビットの値を読み出して "0403h" ("03FFh" の 4 カウント前) 以上であればリ フレッシュを行います。
- "0000h" までがリフレッシュ許可期間である場合、アンダフロー直前にリフレッシュが可能となりますが、この場合 IWDTRR レジスタへ "00h" → "FFh" を書き込み直後に IWDTSR.CNTVAL[13:0] ビットの値を読み出して "0003h" (アンダフローの 4 カウント前) 以上であればアンダフローは発生せず、リフレッシュを行います。



図 24.6 に PCLK > IWDTCLK、クロック分周比が IWDTCLK の場合の IWDT リフレッシュ動作波形を示します。




図 24.6 IWDT リフレッシュ動作波形(IWDTCR.CKS[3:0] = 0000b、IWDTCR.TOPS[1:0] = 11b)

24.3.4 ステータスフラグ

リフレッシュエラーフラグ(IWDTSR.REFEF)、アンダフローフラグ(IWDTSR.UNDFF)は、IWDT がリセットを出力した場合のリセット要因、または IWDT の割り込み要求が発生した場合の割り込み要因を保持します。

リセット解除後、もしくは割り込み要求発生時に IWDTSR.REFEF フラグ、または IWDTSR.UNDFF フラグを読むことで、リセット要因、または割り込み要因の発生状態を確認することができます。

各フラグの値を"0"にするには"0"を書き込んでください。"1"の書き込みは無効です。

各フラグは、"0" にしなくても動作に影響を与えません。"0" にしない場合は、次に IWDT がリセットを出力したときに古いリセット要因はクリアされ、新しいリセット要因が書き込まれます。または、次に IWDT の割り込み要求が発生したときに古い割り込み要因はクリアされ、新しい割り込み要因が書き込まれます。

なお、各フラグに "0" を書いた後、その値が反映されるまでには、最大で IWDTCLK 3 クロックと PCLK 2 クロック必要です。

24.3.5 リセット出力

レジスタスタートモード時、リセット割り込み選択ビット(IWDTRCR.RSTIRQS)を"1"にした場合、またはオートスタートモード時、オプション機能選択レジスタ 0(OFSO)の IWDT リセット割り込み要求選択ビット(OFSO.IWDTRSTIRQS)を"1"にした場合、カウンタのアンダフロー、またはリフレッシュエラーにより、リセットを出力します。

レジスタスタートモードでは、リセット出力後、カウンタは初期状態(ALL"0")で保持されます。リセットを解除し再起動後、リフレッシュ動作を行うことによりカウンタ値が再設定されダウンカウントを開始します。

オートスタートモードでは、リセット出力後、自動でダウンカウントを開始します。

24.3.6 割り込み要因

レジスタスタートモード時、リセット割り込み選択ビット(IWDTRCR.RSTIRQS)を"0"にした場合、またはオートスタートモード時、オプション機能選択レジスタ 0(OFS0)の IWDT リセット割り込み要求選択ビット(OFS0.IWDTRSTIRQS)を"0"にした場合、カウンタのアンダフローまたはリフレッシュエラーが発生したとき、割り込み(WUNI)が発生します。本割り込みはノンマスカブル割り込みに対応しています。詳細は、「14. 割り込みコントローラ(ICUb)」を参照してください。

表24.4 IWDTの割り込み要因

名称	割り込み要因	DTCの起動
WUNI	カウンタのアンダフロー リフレッシュエラー	不可能

24.3.7 カウンタ値の読み出し

IWDT のカウンタは IWDT 専用クロック (IWDTCLK) で動作しているため、カウンタ値を直接読み出すことはできません。そのため、IWDT はカウンタ値を周辺モジュールクロック (PCLK) で同期化し、IWDT ステータスレジスタのカウンタ (IWDTSR.CNTVAL[13:0] ビット) へ格納します。IWDTSR.CNTVAL[13:0] ビットへ格納された値を読み出すことで、間接的にカウンタ値を確認することができます。

なお、読み出しには PCLK で数クロック(最大4クロック)必要となるため、読み出されるカウンタ値は、カウンタの実際の値に対し1カウントずれることがあります。

図 24.7 に PCLK > IWDTCLK、クロック分周比が IWDTCLK の場合の IWDT カウンタ値の読み出し処理を示します。




図 24.7 IWDT カウンタ値の読み出し処理 (IWDTCR.CKS[3:0] = 0000b、IWDTCR.TOPS[1:0] = 11b)

24.3.8 オプション機能選択レジスタ 0 (OFS0) と IWDT レジスタの対応

表 24.5 にオートスタートモードで使用するオプション機能選択レジスタ 0 (OFS0) とレジスタスタートモードで使用するレジスタとの対応を示します。

OFSO レジスタの設定は、IWDT 動作中は変更しないでください。

オプション機能選択レジスタ 0 (OFS0) については、「7.2.1 オプション機能選択レジスタ 0 (OFS0)」を参照してください。

表24.5 オプション機能選択レジスタ0(OFS0)とIWDTレジスタの対応

制御	機能	OFS0 レジスタ (オートスタートモード時有効) OFS0.IWDTSTRT = 0	IWDT レジスタ (レジスタスタートモード時有効) OFS0.IWDTSTRT = 1
カウンタ	タイムアウト期間選択	OFS0.IWDTTOPS[1:0]	IWDTCR.TOPS[1:0]
	クロック分周比選択	OFS0.IWDTCKS[3:0]	IWDTCR.CKS[3:0]
	ウィンドウ開始位置選択	OFS0.IWDTRPSS[1:0]	IWDTCR.RPSS[1:0]
	ウィンドウ終了位置選択	OFS0.IWDTRPES[1:0]	IWDTCR.RPES[1:0]
リセット出力/ 割り込み要求出力	リセット出力/割り込み要求出力選択	OFS0.IWDTRSTIRQS	IWDTRCR.RSTIRQS
カウント停止	スリープモードカウント停止制御	OFS0.IWDTSLCSTP	IWDTCSTPR.SLCSTP

24.4 使用上の注意事項

24.4.1 リフレッシュ動作について

リフレッシュタイミングの設定においては、PCLK と IWDTCLK の精度を考慮し、誤差の範囲で周期が変化してもリフレッシュできる値を設定してください。

24.4.2 クロック分周比の設定

周辺モジュールクロック周波数 (PCLK) $\ge 4 \times ($ カウントソースの分周後周波数) となるようにしてください。

25. USB2.0 ホスト/ファンクションモジュール(USBc)

25.1 概要

本 MCU は、USB2.0 ホスト/ファンクションモジュールを内蔵しています。

USB は、ホストコントローラとファンクションコントローラを備えた USB コントローラです。

ホストコントローラと、ファンクションコントローラは、USB (Universal Serial Bus) 規格 2.0 のフルスピードおよびロースピード転送に対応します。また、USB は USB トランシーバを内蔵し、USB 規格 2.0 で定義されている全転送タイプに対応しています。Battery Charging Specification Revision 1.2 に対応しています。

データ転送用にバッファメモリを内蔵し、最大 10 本のパイプを使用できます。また、パイプ $1\sim 9$ に対しては、通信を行う周辺デバイスやユーザシステムに合わせた任意のエンドポイント番号の割り付けが可能です。

表 25.1 に USB の仕様を示します。

表 25.1 USB の仕様

項目	内容
特長	 USB2.0に対応したUDC (USB Device Controller) およびトランシーバを内蔵ホストコントローラ機能/ファンクションコントローラ機能/OTG (On-The-Go)に対応 (1チャネル) ホストコントローラ機能とファンクションコントローラ機能はソフトウェアで切り替え可能 セルフパワーモードおよびバスパワーモードを選択可能 BC1.2 (Battery Charging Specification Revision 1.2) に対応
	ホストコントローラ機能選択時(ROM容量が32Kバイト以上の製品のみ) ● フルスピード転送(12 Mbps)およびロースピード転送(1.5 Mbps)に対応 ● SOF、パケット送信のスケジュールを自動化 ● アイソクロナス転送、インタラプト転送の転送インターバル設定機能
	ファンクションコントローラ機能選択時
通信データ転送タイプ	コントロール転送バルク転送インタラプト転送アイソクロナス転送
パイプコンフィギュレーション	 USB通信用バッファメモリを内蔵 最大10本のパイプを選択可能(デフォルトコントロールパイプを含む) パイプ1~9は任意のエンドポイント番号を割り付け可能
	各パイプの設定可能な転送条件
その他の機能	 トランザクションカウントによる受信トランスファ終了機能 BRDY割り込みイベント通知タイミング変更機能(BFRE) DnFIFO(n = 0, 1)ポートで指定したパイプのデータ読み出し後自動バッファメモリクリア機能(DCLRM) トランスファ終了による応答PIDのNAK設定機能(SHTNAK) D+/D-のプルアップ抵抗、プルダウン抵抗をチップに内蔵
消費電力低減機能	モジュールストップ状態への設定が可能

図 25.1 に USB のブロック図を示します。




図 25.1 USB のブロック図

表 25.2 に USB の入出力端子を示します。

表25.2 USBの入出力端子

ポート	端子名	入出力	機能
USB	USB0_DP	入出力	USB内蔵トランシーバD+入出力端子。USBバスのD+端子に接続してください
	USB0_DM	入出力	USB内蔵トランシーバD-入出力端子。USBバスのD-端子に接続してください
	USB0_VBUS	入力	USBケーブル接続モニタ端子。USBバスのVBUSに接続してください。ファンクション 動作時のVBUSの接続/切断を検出することができます (注1)
	USB0_EXICEN	出力	外部電源(OTG)チップのローパワー制御信号
	USB0_VBUSEN	出力	外部電源チップへのVBUS(5 V)の供給許可信号
	USB0_OVRCURA USB0_OVRCURB	入力	外部オーバカレント検出信号を接続します。また、OTG電源チップとの接続時には VBUSコンパレータ信号を接続します
	USB0_ID	入力	OTG動作時miniABコネクタのID入力信号を接続します
共通	VCC_USB	入力	USB用電源端子
	VSS_USB	入力	USB用グランド端子


注1. P16は5Vトレラントです。

5VトレラントでないPC4を使用する場合は、VBUSを3.3Vまで降圧して接続してください。

25.2 レジスタの説明

25.2.1 システムコンフィギュレーションコントロールレジスタ (SYSCFG)

アドレス 000A 0000h



ビット	シンボル	ビット名	機能	R/W
b0	USBE	USB動作許可ビット	0: USBの動作禁止 1: USBの動作許可	R/W
b2-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b3	DMRPU	D-ライン抵抗制御ビット (注1)	0:プルアップ禁止 1:プルアップ許可	R/W
b4	DPRPU	D+ライン抵抗制御ビット (注1)	0:プルアップ禁止 1:プルアップ許可	R/W
b5	DRPD	D+/D-ライン抵抗制御ビット	0: プルダウン禁止 1: プルダウン許可	R/W
b6	DCFM	コントローラ機能選択ビット	0:ファンクションコントローラ機能を選択 1:ホストコントローラ機能を選択	R/W
b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b8	CNEN	シングルエンドレシーバ許可ビット	0:シングルエンドレシーバ動作禁止 1:シングルエンドレシーバ動作許可	R/W
b9	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b10	SCKE	USBクロック許可ビット ^(注2)	0: USBへのクロック供給停止 1: USBへのクロック供給許可	R/W
b15-b11	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. DMRPUビットとDPRPUビットを同時に許可することは禁止です。

USBE ビット(USB 動作許可ビット)

USB の動作禁止/許可を指定します。

USBE ビットを "1" から "0" に変更したときに初期化されるレジスタとビットを**表 25.3** に示します。 USBE ビットの変更は、SCKE ビットが "1" のときに行ってください。

ホストコントローラ機能選択時は、DRPD ビットを "1" にした後、SYSSTSO.LNST[1:0] フラグのチャタリング除去を行い、USB バスの状態が安定したことを確認した後で、USBE ビットを "1" にしてください。

注2. SCKEビットに"1"を書いた後、SCKEビットを読み出し、"1"となっていることを確認してください。

選択機能	レジスタ	ビット	備考
ファンクションコントローラ機能	SYSSTS0	LNST[1:0]	ホストコントローラ機能選択時は値保持
	DVSTCTR0	RHST[2:0]	
	INTSTS0	DVSQ[2:0]	ホストコントローラ機能選択時は値保持
	USBREQ	BREQUEST[7:0], BMREQUESTTYPE[7:0]	ホストコントローラ機能選択時は値保持
	USBVAL	WVALUE[15:0]	ホストコントローラ機能選択時は値保持
	USBINDX	WINDEX[15:0]	ホストコントローラ機能選択時は値保持
	USBLENG	WLENGTH[15:0]	ホストコントローラ機能選択時は値保持
ホストコントローラ機能	DVSTCTR0	RHST[2:0]	
	FRMNUM	FRNM[10:0]	ファンクションコントローラ機能選択時は値保持

表 25.3 USBE ビットへの "0" 書き込みにより初期化されるレジスタ

DMRPU ビット(D-ライン抵抗制御ビット)

ファンクションコントローラ機能選択時、D-ラインのプルアップの禁止 / 許可を指定します。 ファンクションコントローラ機能選択時に DMRPU ビットを "1" にすると、USB は D-ラインをプルアップ許可し、USB ホストに対してロースピードデバイスとしてアタッチを通知することができます。また、DMRPU ビットを "1" から "0" に変更することにより、USB は D-ラインのプルアップを禁止にするので、USB ホストに対してデタッチしたと見せることができます。

DMRPU ビットへの "1" 書き込みは、ファンクションコントローラ機能選択時に行ってください。ホストコントローラ機能選択時は、"0" にしてください。

DPRPU ビット(D+ライン抵抗制御ビット)

ファンクションコントローラ機能選択時、D+ ラインのプルアップの禁止 / 許可を指定します。 ファンクションコントローラ機能選択時に DPRPU ビットを "1" にすると、USB は D+ ラインをプルアップ許可し、USB ホストに対してフルスピードデバイスとしてアタッチを通知することができます。また、DPRPU ビットを "1" から "0" に変更することにより、USB は D+ ラインのプルアップを禁止にするので、USB ホストに対してデタッチしたと見せることができます。

DPRPU ビットへの"1" 書き込みは、ファンクションコントローラ機能選択時に行ってください。ホストコントローラ機能選択時は、"0" にしてください。

DRPD ビット (D+/D- ライン抵抗制御ビット)

ホストコントローラ機能選択時、D+/D- ラインのプルダウンの禁止/許可を指定します。

DRPD ビットへの "1" 書き込みは、ホストコントローラ機能選択時に行ってください。ファンクションコントローラ機能選択時は、"0" にしてください。

DCFM ビット(コントローラ機能選択ビット)

USBの機能を選択します。

DCFM ビットの変更は、DMRPU ビットが "0"、DPRPU ビットが "0"、かつ DRPD ビットが "0" のときに 行ってください。

CNEN ビット(シングルエンドレシーバ許可ビット)

CNEN ビットを "1" にすると、USB はシングルエンドレシーバを許可し、LNST[1:0] フラグで D+/D- のステータスをモニタすることができます。

CNEN ビットは、Battery Charging の Portable Device 動作時に使用します。



SCKE ビット (USB クロック許可ビット)


USBへの48 MHzクロック供給の停止/許可を指定します。

SCKE ビットが "0" の場合、SYSCFG レジスタのみ、読み出し/書き込みができます。

USB 関連の他のレジスタは、SCKE ビットが"0"の場合には、読み出し/書き込みはできません。

25.2.2 システムコンフィギュレーションステータスレジスタ 0 (SYSSTS0)

アドレス 000A 0004h



ビット	シンボル	ビット名	機能	R/W
b1-b0	LNST[1:0]	USB データラインステータスモニタ フラグ	表25.4を参照してください	R
b2	IDMON	外部ID0入力端子モニタフラグ	0 : USB0_ID端子がLowのとき 1 : USB0_ID端子がHighのとき	R
b5-b3	_	予約ビット	読むと"0"が読めます。書き込みは無効になります	R
b6	HTACT	USBホストシーケンサステータスモ ニタフラグ	0: USBのホストシーケンサが完全に停止している 1: USBのホストシーケンサが完全に停止していない	R
b13-b7	_	予約ビット	読むと"0"が読み出されます。書き込みは無効になります	R
b15-b14	OVCMON [1:0]	外部 USB0_OVRCURA/ USB0_OVRCURB 入力端子モニタフ ラグ	OVCMON[1] フラグにUSB0_OVRCURA 端子の状態が表示されます OVCMON[0] フラグにUSB0_OVRCURB端子の状態が表示されます	R

注1. USB0_OVRCURA/USB0_OVRCURB端子およびUSB0_ID端子の状態に依存します。

LNST[1:0] フラグ (USB データラインステータスモニタフラグ)

USB データバスライン (D+ ライン、D- ライン) のステータスが表示されます。詳細は**表 25.4** を参照してください。

LNST[1:0] フラグの参照は、ファンクションコントローラ機能選択時にはアタッチ処理(SYSCFG.DPRPU ビットを"1"にする)以後、ホストコントローラ機能選択時には、プルダウン許可(SYSCFG.DRPD ビットを"1"にする)以後に行ってください。

HTACT フラグ(USB ホストシーケンサステータスモニタフラグ)

USB のホストシーケンサが完全に停止しているとき、HTACT フラグは "0" になります。

OVCMON[1:0] フラグ(外部 USB0_OVRCURA/USB0_OVRCURB 入力端子モニタフラグ)


外部電源チップからのオーバカレントのステータスが表示されます。

表25.4 USBデータバスライン(D+ライン、D-ライン)のステータス

LNST[1:0] フラグ	ロースピード動作時	フルスピード動作時
00b	SE0	SE0
01b	K-State	J-State
10b	J-State	K-State
11b	SE1	SE1

25.2.3 デバイスステートコントロールレジスタ 0 (DVSTCTR0)

アドレス 000A 0008h



ビット	シンボル	ビット名	機能	R/W
b2-b0	RHST[2:0]	USBバスリセットステータスフラグ	 ホストコントローラ機能選択時 b2 b0 000:通信速度不定(パワード時あるいは非接続時) 1 x x: USBバスリセット処理中 001:ロースピード接続時 010:フルスピード接続時 ファンクションコントローラ機能選択時 b2 b0 000:通信速度不定 001:USBバスリセット処理中またはロースピード接続時 010:USBバスリセット処理中またはフルスピード接続時 	R
b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b4	UACT	USBバス許可ビット	0: ダウンポート動作禁止(SOF送出禁止) 1: ダウンポート動作許可(SOF送出許可)	R/W
b5	RESUME	レジューム出力ビット	0:レジューム信号を出力しない 1:レジューム信号を出力する	R/W
b6	USBRST	USBバスリセット出力ビット	0: USBバスリセット信号を出力しない 1: USBバスリセット信号を出力する	R/W
b7	RWUPE	ウェイクアップ検出許可ビット	0:ダウンポートリモートウェイクアップ出力禁止 1:ダウンポートリモートウェイクアップ許可	R/W
b8	WKUP	ウェイクアップ出力ビット	0: リモートウェイクアップ信号を出力しない 1: リモートウェイクアップ信号を出力する	R/W
b9	VBUSEN	USB0_VBUSEN出力端子制御ビット	0:外部USB0_VBUSEN端子はLowを出力する 1:外部USB0_VBUSEN端子はHighを出力する	R/W
b10	EXICEN	USB0_EXICEN出力端子制御ビット	0:外部USB0_EXICEN端子はLowを出力する 1:外部USB0_EXICEN端子はHighを出力する	R/W
b11	HNPBTOA	ホストネゴシエーションプロトコル (HNP) 制御ビット	OTGにて使用時に、BデバイスからAデバイスに切り替えるときに使用します。HNPBTOAビットが"1"であれば、内部ファンクション制御はSYSCFG.DPRPU = 0またはSYSCFG.DCFM = 1にしてもHNP処理が終了するまでサスペンド状態を維持します	R/W
b15-b12	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

x : Don't care

RHST[2:0] フラグ(USB バスリセットステータスフラグ)

USB バスリセットの状態を表示します。

ホストコントローラ機能選択時に、ソフトウェアで USBRST ビットに "1" を書いた後、RHST[2:0] フラグは "100b" を示します。

ソフトウェアで USBRST ビットに "0" を書き、USB が SEO ドライブを終了した時点で、USB は RHST[2:0] フラグの値を確定します。

ファンクションコントローラ機能選択時に、USB が USB バスリセットを検出すると、RHST[2:0] フラグは "010b"(DPRPU = 1 にてアタッチ時)または "001b"(DMRPU = 1 にてアタッチ時)を示し、DVST 割り込みが発生します。

UACT ビット(USB バス許可ビット)

ホストコントローラ機能選択時に、USB バス動作許可(USB バス上への SOF パケットの送出制御)を行います。

UACT ビットを"1" にすると、USB は USB ポートを USB バス許可状態にし、SOF パケット出力および データ送受信を行います。

ソフトウェアで UACT ビットに "I" を書いてから、1 フレーム時間以内に SOF パケット出力を開始します。 UACT ビットを "0" にした場合、USB は SOF パケット出力後アイドル状態に遷移します。 以下の場合に、USB は UACT ビットを "0" にします。

- 通信中(UACT ビットが "1" のとき) に DTCH 割り込みを検出した場合
- 通信中(UACT ビットが "1" のとき) に EOFERR 割り込みを検出した場合

UACT ビットに "1" を書くときは、USB バスリセット処理終了時(USBRST ビットへの "0" 書き込み)、または、サスペンドからのレジューム処理終了時(RESUME ビットへの "0" 書き込み)のいずれかのタイミングで行ってください。

ファンクションコントローラ機能選択時は、"0"にしてください。

RESUME ビット(レジューム出力ビット)

ホストコントローラ機能選択時に、レジューム信号の出力制御を行います。

RESUME ビットを"1"にすると、USB はポートを K-State ドライブし、レジューム出力を行います。

RWUPE = 1 かつ USB サスペンド状態でリモートウェイクアップ信号を検出したときに、USB は RESUME ビットを "I" にします。

USB は、RESUME ビットが "1" の期間(ソフトウェアで RESUME ビットに "0" を書き込むまで)K-State 出力を継続します。RESUME ビットが "1" の期間(レジューム期間)は USB 規格 2.0 に準拠した時間を確保してください。

RESUME ビットへの "1" 書き込みは、サスペンド中にのみ行ってください。

レジューム終了 (RESUME ビットへの "0" 書き込み) と同時に UACT ビットに "1" を書いてください。 ファンクションコントローラ機能選択時は、"0" にしてください。



USBRST ビット (USB パスリセット出力ビット)

ホストコントローラ機能選択時に、USB バスリセット信号の出力制御を行います。

ホストコントローラ機能選択時、USBRST ビットを "1" にすると、USB は USB ポートの SEO ドライブを 行い、USB バスリセット処理を行います。

USB は、USBRST ビットが "1" の期間 (ソフトウェアで USBRST ビットに "0" を書くまで) SEO 出力を継続します。USBRST ビットが "1" の期間 (USB バスリセット期間) は USB 規格 2.0 に準拠した時間を確保してください。

通信中(UACT ビットが"1") またはレジューム中(RESUME ビットが"1") に USBRST ビットに"1"を書いた場合、USB は UACT ビットが"0"かつ RESUME ビットが"0"の状態になるまで USB バスリセットを開始しません。

USB バスリセット終了(USBRST ビットへの "0" 書き込み)と同時に UACT ビットに "1" を書いてください。

ファンクションコントローラ機能選択時は、"0"にしてください。

RWUPE ビット(ウェイクアップ検出許可ビット)

ホストコントローラ機能選択時に、ダウンポートの周辺デバイスに対して、リモートウェイクアップ (レジューム信号出力) の禁止 / 許可を指定します。

RWUPE ビットを "1" にすると、リモートウェイクアップ信号を検出した場合にダウンポートに対してレジューム信号 (2.5 μ s 間の K-State) を検出し、レジューム処理 (K-State のドライブ) を行います。

RWUPE ビットを "0" にした場合、USB が USB ポートに接続された周辺デバイスからのリモートウェイクアップ信号(K-State)を検出しても無視します。

RWUPE ビットを "1" にしたときには、サスペンド中であっても内部クロックを停止しないでください (SYSCFGSCKE ビットを "1" にしてください)。

ファンクションコントローラ機能選択時は、"0"にしてください。

WKUP ビット(ウェイクアップ出力ビット)

ファンクションコントローラ機能選択時に、USBバス上へのリモートウェイクアップ(レジューム信号出力)禁止/許可を指定します。

USB は、リモートウェイクアップ信号の出力時間を管理しています。WKUP ビットを "1" にすると、USB は 10 ms の K-State を出力した後、WKUP ビットを "0" にします。

USB 規格 2.0 では、リモートウェイクアップ信号の送信までに最短 5~ms の USB バスアイドル状態を保持する必要があります。このため、USB は、サスペンド状態を検出した直後に WKUP ビットに "1" を書いて、2~ms 待ってから K-State を出力します。

WKUP ビットへの "1" 書き込みは、デバイスステートがサスペンド (INTSTS0.DVSQ[2:0] フラグが "1xxb") であり、かつ USB ホストからリモートウェイクアップが許可されている場合のみ行ってください。 WKUP ビットを "1" にする場合は、サスペンド中であっても内部クロックを停止しないでください。 (SYSCFG.SCKE ビットが "1" の状態で WKUP ビットに "1" を書いてください。)

ホストコントローラ機能選択時は、"0"を書いてください。

HNPBTOA ビット(ホストネゴシエーションプロトコル(HNP)制御ビット)


OTG にて使用時に、B デバイスから A デバイスに切り替えるときに使用します。HNPBTOA ビットが "1" であれば、内部ファンクション制御は SYSCFG.DPRPU ビットを "0" または SYSCFG.DCFM ビットを "1" にしても HNP 処理が終了するまでサスペンド状態を維持します。このとき、D+ の立ち下がりを検出しても、レジューム(RESM)割り込みは発生しません。

"1" にした後、ホストアタッチ(相手のプルアップ)検出または HNP 処理タイムアウト時にソフトウェアにて "0" を書き、HNP 処理を終了させます。

25.2.4 CFIFO ポートレジスタ(CFIFO) D0FIFO ポートレジスタ(D0FIFO) D1FIFO ポートレジスタ(D1FIFO)

(1) MBW ビットが "1" の場合


アドレス CFIFO 000A 0014h, D0FIFO 000A 0018h, D1FIFO 000A 001Ch



ビット	シンボル	ビット名	機能	R/W
b15-b0	_	FIFOポートビット	FIFOバッファからの受信データの読み出し、FIFOバッファへの 送信データの書き込みを行うポートです	R/W

(2) MBW ビットが "0" の場合

アドレス CFIFO 000A 0014h, D0FIFO 000A 0018h, D1FIFO 000A 001Ch



リセット後の値

ビット	シンボル	ビット名	機能	R/W
b7-b0	L[7:0]	FIFOポートビット	FIFOバッファからの受信データの読み出し、FIFOバッファへの 送信データの書き込みを行うポートです	R/W

FIFO ポートビット

FIFO ポートビットにアクセスすることにより、FIFO バッファからの受信データを読み出し、もしくは FIFO バッファへの送信データの書き込みを行います。

FIFO ポートレジスタへのアクセスは、FIFO ポートコントロールレジスタ (CFIFOCTR、D0FIFOCTR、D1FIFOCTR) の FRDY フラグが "1" を示しているときのみ可能です。

FIFO ポートレジスタの有効ビットは、ポート選択レジスタ (CFIFOSEL、D0FIFOSEL、D1FIFOSEL) の MBW ビットの設定値により異なります。

MBW ビットが"1"(16 ビット幅)の場合は、MDE.MDE[2:0] ビットの値と、BIGEND ビット (CFIFOSEL.BIGEND、D0FIFOSEL.BIGEND、D1FIFOSEL.BIGEND) の設定値との関係により、RAM 上と データ配置が変わる場合があります。16 ビットアクセス時のエンディアン動作を表 25.5 に示します。

なお、送信データ総数が奇数バイトの場合、最後のデータを書くときは L[7:0] ビットにバイトアクセスしてください。

MBW ビットが "0" (8 ビット幅) の場合は、L[7:0] ビットにバイトアクセスしてください。

表 25.5 16 ビットアクセス時のエンディアン動作表

MDE.MDE[2:0] ビット	CFIFOSEL.BIGENDビット D0FIFOSEL.BIGENDビット D1FIFOSEL.BIGENDビット	ビット15~8	ビット7~0	備考
000b(ビッグエンディアン)	0(リトルエンディアン)	N+1 番地のデータ	N 番地のデータ	バイト逆転あり
	1(ビッグエンディアン)	N 番地のデータ	N+1 番地のデータ	
111b(リトルエンディアン)	0(リトルエンディアン)	N+1 番地のデータ	N 番地のデータ	
	1(ビッグエンディアン)	N 番地のデータ	N+1 番地のデータ	バイト逆転あり

25.2.5 CFIFO ポート選択レジスタ(CFIFOSEL) D0FIFO ポート選択レジスタ(D0FIFOSEL) D1FIFO ポート選択レジスタ(D1FIFOSEL)

• CFIFOSEL

アドレス 000A 0020h



ビット	シンボル	ビット名	機能	R/W
b3-b0	CURPIPE [3:0]	CFIFOポートアクセスパイプ指定ビット	b3 b0 0000:DCP(デフォルトコントロールパイプ) 0001:パイプ1 0010:パイプ2 0011:パイプ3 0100:パイプ4 0101:パイプ5 0110:パイプ6 0111:パイプ7 1000:パイプ8 1001:パイプ9 上記以外は設定しないでください	R/W
b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b5	ISEL	DCP選択時のCFIFOポートアクセス方 向ビット	0:バッファメモリ読み出し選択 1:バッファメモリ書き込み選択	R/W
b7-b6	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b8	BIGEND	CFIFOポートエンディアン制御ビット	0: リトルエンディアン 1: ビッグエンディアン	R/W
b9	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b10	MBW	CFIFOポートアクセスビット幅ビット	0:8ビット幅 1:16ビット幅	R/W
b13-b11	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b14	REW	バッファポインタリワインドビット	0: バッファポインタリワインドしない 1: バッファポインタリワインドする	R/W (注1)
b15	RCNT	リードカウントモードビット	0: CFIFOの全受信データ読み出し終了時にDTLN[8:0]フラグ(CFIFOCTR.DTLN[8:0]、D0FIFOCTR.DTLN[8:0]、D1FIFOCTR.DTLN[8:0])を "0"クリア (ダブルバッファの場合は一面のみ読み出し終了時) 1: CFIFO受信データ読み出しごとにDTLN[8:0]フラグをカウントダウン	R/W

注1. 読むと"0"が読めます。

CFIFOSEL、D0FIFOSEL、D1FIFOSEL レジスタの CURPIPE[3:0] ビットに同一のパイプを指定しないでください。また、D0FIFOSEL、D1FIFOSEL レジスタの CURPIPE[3:0] ビットの設定が "0000b" の場合には、パイプ指定なしとなります。

なお、DTC 転送許可状態でパイプ番号の変更は行わないでください。

CURPIPE[3:0] ビット(CFIFOポートアクセスパイプ指定ビット)

CFIFO ポート経由で、データの読み出しまたは書き込みを行いたいパイプ番号を設定してください。

CURPIPE[3:0] ビットを変更するときは、CURPIPE[3:0] ビットへの書き込み後、読み出しを行い、書き込み値と読み出し値が一致することを確認してから、次の処理に進んでください。

CFIFOSEL、D0FIFOSEL および D1FIFOSEL レジスタの CURPIPE[3:0] ビットに同じパイプ番号を設定しないでください。

FIFO バッファへのアクセスの途中で CURPIPE[3:0] ビットの設定を変更した場合、それまでのアクセスを保持し、CURPIPE[3:0] ビットの書き戻し後、続けてアクセスすることができます。

ISEL ビット(DCP 選択時の CFIFO ポートアクセス方向ビット)

選択パイプが DCP のときに、ISEL ビットを変更するときは、ISEL ビットへの書き込み後、読み出しを行い、書き込み値と読み出し値が一致することを確認してから、次の処理に進んでください。

ISEL ビットの設定は、CURPIPE[3:0] ビットの設定と同時に行ってください。

MBW ビット(CFIFO ポートアクセスビット幅ビット)

CFIFO ポートへのアクセスビット幅を指定します。

選択パイプが受信方向の場合、MBW ビットの設定後読み出しを開始したときには、すべてのデータの読み出しが完了するまで MBW ビットの変更を行わないでください。

また、選択パイプが受信方向の場合、一度 CURPIPE[3:0] ビットに異なる値を設定してから、

CURPIPE[3:0] ビットと MBW ビットを同時に設定してください。CURPIPE[3:0] ビットの変更手順は、CURPIPE[3:0] ビットの説明に従ってください。

選択パイプが送信方向の場合、バッファメモリへの書き込み処理実行中に8ビット幅から16ビット幅へのビット幅切り替えは行えません。

16 ビット幅の設定でも、バイトアクセス制御することにより、奇数バイトの書き込みは可能です。

REW ビット(バッファポインタリワインドビット)

バッファポインタのリワインドをする/しないを指定します。

選択パイプが受信方向の場合に、FIFO バッファの読み出し中に REW ビットを "1" にすると、FIFO バッファの最初のデータから読み出しを行うことができます(ダブルバッファの場合は読み出し中の一面の最初のデータからの再読み出し可能状態になります)。

REW ビットを "1" にすることと CURPIPE[3:0] ビットの設定変更を同時に行わないでください。REW ビットを "1" にするときは、FRDY フラグが "1" であることを確認してから行ってください。

送信方向のパイプに対して FIFO バッファの最初のデータから書き込みをやり直す場合は、BCLR ビットを使用してください。

• D0FIFOSEL, D1FIFOSEL

アドレス D0FIFOSEL 000A 0028h, D1FIFOSEL 000A 002Ch



ビット	シンボル	ビット名	機能	R/W
b3-b0	CURPIPE [3:0]	FIFOポートアクセスパイプ指定ビット	b3 b0 0000:DCP(デフォルトコントロールパイプ) 0001:パイプ1 0010:パイプ2 0011:パイプ3 0100:パイプ4 0101:パイプ5 0110:パイプ6 0111:パイプ7 1000:パイプ8 1001:パイプ9 上記以外は設定しないでください	R/W
b7-b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b8	BIGEND	FIFOポートエンディアン制御ビット	0: リトルエンディアン 1: ビッグエンディアン	R/W
b9	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b10	MBW	FIFOポートアクセスビット幅ビット	0:8ビット幅 1:16ビット幅	R/W
b11	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b12	DREQE	DTC転送要求許可ビット	0:DTC転送要求禁止 1:DTC転送要求許可	R/W
b13	DCLRM	選択パイプのデータ読み出し後の自動 バッファメモリクリアモード	0:自動バッファクリアモード禁止 1:自動バッファクリアモード許可	R/W
b14	REW	バッファポインタリワインドビット	0 : バッファポインタリワインドしない 1 : バッファポインタリワインドする	R/W (注1)
b15	RCNT	リードカウントモードビット	0: DnFIFOの全受信データ読み出し終了時にDTLN[8:0] フラグ(CFIFOCTR.DTLN[8:0]、 D0FIFOCTR.DTLN[8:0]、D1FIFOCTR.DTLN[8:0])を "0"クリア (ダブルバッファの場合は一面のみ読み出し終了時) 1: DnFIFO受信データ読み出しごとにDTLN[8:0] フラグ をカウントダウン (n = 0, 1)	R/W

注1. 読むと"0"が読めます。

CFIFOSEL、D0FIFOSEL、D1FIFOSEL レジスタの CURPIPE[3:0] ビットに同一のパイプを指定しないでください。また、D0FIFOSEL、D1FIFOSEL レジスタの CURPIPE[3:0] ビットを "0000b" にした場合には、パイプ指定なしとなります。

なお、DTC 転送許可状態でパイプ番号の変更は行わないでください。

CURPIPE[3:0] ビット(FIFO ポートアクセスパイプ指定ビット)

D0FIFO/D1FIFO ポート経由で、データの読み出しまたは書き込みを行いたいパイプ番号を設定してください。

CURPIPE[3:0] ビットを変更するときは、CURPIPE[3:0] ビットへの書き込み後、読み出しを行い、書き込み値と読み出し値が一致することを確認してから、次の処理に進んでください。



CFIFOSEL、D0FIFOSEL および D1FIFOSEL レジスタの CURPIPE[3:0] ビットに同じパイプ番号を設定しないでください。

FIFO バッファへのアクセスの途中で CURPIPE[3:0] ビットの設定を変更した場合、それまでのアクセスを保持し、CURPIPE[3:0] ビットの書き戻し後、続けてアクセスすることができます。

MBW ビット(FIFO ポートアクセスビット幅ビット)

D0FIFO ポート、D1FIFO ポートへのアクセスビット幅を指定します。

選択パイプが受信方向の場合、MBW ビットの設定後読み出しを開始したときには、すべてのデータの読み出しが完了するまで MBW ビットの変更を行わないでください。

また、選択パイプが受信方向の場合、一度 CURPIPE[3:0] ビットに異なる値を設定してから、

CURPIPE[3:0] ビットと MBW ビットを同時に設定してください。CURPIPE[3:0] ビットの変更手順は、CURPIPE[3:0] ビットの説明に従ってください。

選択パイプが送信方向の場合、バッファメモリへの書き込み処理実行中に8ビット幅から16ビット幅へのビット幅切り替えは行えません。

16 ビット幅の設定でも、バイトアクセス制御することにより、奇数バイトの書き込みは可能です。

DREQE ビット(DTC 転送要求許可ビット)

DTC 転送要求発行の禁止 / 許可を指定します。

DTC 転送要求発行を許可する場合、CURPIPE[3:0] ビット設定後に DREQE ビットを "1" にしてください。 CURPIPE[3:0] ビットの設定を変更するときには、CURPIPE[3:0] ビットを "0" にした後で変更を行ってください。

DCLRM ビット(選択パイプのデータ読み出し後の自動バッファメモリクリアモード)

選択パイプのデータ読み出し後、自動バッファメモリクリアの禁止/許可を指定します。

DCLRM ビットを "1" にした場合、選択パイプに割り当てた FIFO バッファが空の状態で Zero-Length packet を受信したとき、または PIPECFG.BFRE ビットを "1" にしたときにショートパケットを受信しデータ 読み出しを完了時に、FIFO バッファへの BCLR ビットへの "1" 書き込みを USB が行います。

SOFCFG.BRDYM ビットを "1" にして USB を使用するときには、DCLRM ビットを "0" にしてください。

REW ビット(バッファポインタリワインドビット)

バッファポインタのリワインドをする/しないを指定します。

選択パイプが受信方向の場合に、FIFO バッファの読み出し中に REW ビットを "1" にすると、FIFO バッファの最初のデータから読み出しを行うことができます(ダブルバッファの場合は読み出し中の一面の最初のデータからの再読み出し可能状態になります)。

REW ビットを "1" にすることと "1" の設定と CURPIPE[3:0] ビットの設定変更を同時に行わないでください。REW ビットを "1" にするときは、FRDY フラグが "1" であることを確認してから行ってください。

送信方向のパイプに対して FIFO バッファの最初のデータから書き込みをやり直す場合は、BCLR ビットを使用してください。

RCNT ビット(リードカウントモードビット)


CFIFOCTR.DTLN[8:0] フラグの読み出しモードを指定します。

PIPECFG.BFRE ビットを "1" にして DnFIFO にアクセスを行う場合は、RCNT ビットを "0" にしてください。



25.2.6 CFIFO ポートコントロールレジスタ(CFIFOCTR) D0FIFO ポートコントロールレジスタ(D0FIFOCTR) D1FIFO ポートコントロールレジスタ(D1FIFOCTR)

アドレス CFIFOCTR 000A 0022h, D0FIFOCTR 000A 002Ah, D1FIFOCTR 000A 002Eh



ビット	シンボル	ビット名	機能	R/W
b8-b0	DTLN[8:0]	受信データ長表示フラグ	受信データ長が表示されます。ポート選択レジスタのRCNTビットの設定により、表示が異なります。詳細は下記DTLN[8:0] フラグの説明を参照してください	R
b12-b9	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b13	FRDY	FIFOポートレディフラグ	0 : FIFOポートアクセス不可能 1 : FIFOポートアクセス可能	R
b14	BCLR	CPUバッファクリアビット	0 : 何もしない 1 : CPU側バッファメモリクリア	R/W (注1)
b15	BVAL	バッファメモリ有効ビット	0:無効1:書き込み終了	R/W

注1. 読むと"0"が読めます。

CFIFOCTR、D0FIFOCTR、D1FIFOCTR レジスタは、それぞれ CFIFO、D0FIFO、D1FIFO レジスタに対応しています。

DTLN[8:0] フラグ(受信データ長表示フラグ)

受信データ長が表示されます。

FIFO バッファ読み出し中の DTLN[8:0] フラグの値は、DnFIFOSEL.RCNT ビット (n=0,1) の設定値により以下のように異なります。

• RCNT ビットが "0" のとき

CPU または DTC が FIFO バッファ 1 面分の受信データを読み出し完了するまで、USB は受信データ長を DTLN[8:0] フラグに表示します。

PIPECFG.BFRE ビットが "1" のときには、読み出しが完了しても BCLR = 1 を行うまでは USB は受信データ長を保持します。

• RCNT ビットが "1" のとき

読み出しごとに USB は DTLN[8:0] フラグの表示をダウンカウントします。(MBW ビットが "0" のときは 1 ずつ、MBW ビットが "1" のときは 2 ずつダウンカウント)

1面分の FIFO バッファ読み出し完了時に、USB は DTLN[8:0] フラグを "0" にします。ただし、ダブルバッファ設定時かつ FIFO バッファ 1 面分の受信データの読み出しを完了する前にもう 1 面分の FIFO バッファに受信完了した場合は、先の 1 面分の読み出し完了時に後の 1 面分の受信データ長を FIFO ポートコントロールレジスタの DTLN[8:0] フラグに表示します。

FRDY フラグ(FIFO ポートレディフラグ)

CPU または DTC から FIFO ポートにアクセス可能かどうかが表示されます。

以下の場合には、USB は FRDY フラグを "1" にしますが、読み出すべきデータがないため FIFO ポートからのデータ読み出しはできません。これらのケースでは、BCLR ビットを "1" にして FIFO バッファのクリアを行い、次のデータ送受信を行える状態にしてください。

- 選択パイプにアサインされている FIFO バッファが空の状態で Zero-Length パケットを受信した場合
- PIPECFG.BFRE ビットが "1" のときに、ショートパケットを受信し、データ読み出しを完了した場合

BCLR ビット(CPU バッファクリアビット)

選択パイプの CPU 側の FIFO バッファをクリアする場合に "1" にします。

選択パイプにアサインされている FIFO バッファがダブルバッファ設定の場合で、両面ともに読み出し可能な状態である場合でも、USB は片面の FIFO バッファのみをクリアします。

選択パイプが DCP の場合は、FIFO バッファが CPU 側、SIE 側にかかわらず、BCLR ビットを "1" にすると、USB は FIFO バッファをクリアします。SIE 側のバッファをクリアするときには、DCP の DCPCTR.PID[1:0] ビットを "00b" (NAK) に設定した後で BCLR ビットを "1" にしてください。

選択パイプが送信方向の場合、BVAL ビットと BCLR ビットへ同時に "1" を書いた場合には、USB はそれ 以前に書き込んだデータをクリアし、Zero-Length パケットを送信可能な状態にします。

選択パイプが DCP 以外の場合、BCLR ビットへの "1" 書き込みは、USB が FIFO ポートコントロールの FRDY フラグが "1" を示しているときに実施してください。

BVAL ビット(バッファメモリ有効ビット)

CURPIPE[3:0] ビットに指定したパイプ(選択パイプ)の CPU 側の FIFO バッファの書き込み終了時に "1" にします。

選択パイプが送信方向のとき、以下の場合に BVAL ビットを "1" にしてください。 USB は CPU 側の FIFO バッファを SIE 側にし、送信可能状態にします。


- ショートパケットの送信を行いたいとき、データ書き込み終了時に BVAL ビットを "1" にする
- Zero-Length パケットの送信を行いたいとき、FIFO バッファヘデータを書き込む前に BVAL ビットを "1" に する

MaxPacketSize 分のデータを書くと、USB が BVAL ビットを "1" にし、CPU 側の FIFO バッファを SIE 側 にして、送信可能状態にします。

BVAL ビットへの "1" 書き込みは、USB が FRDY フラグに "1" を示しているときに実施してください。 選択パイプが受信方向のときには、BVAL ビットへの "1" 書き込みを行わないでください。

25.2.7 割り込み許可レジスタ 0 (INTENBO)

アドレス 000A 0030h



ビット	シンボル	ビット名	機能	R/W
b7-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b8	BRDYE	バッファレディ割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b9	NRDYE	バッファノットレディ応答割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b10	ВЕМРЕ	バッファエンプティ割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b11	CTRE	コントロール転送ステージ遷移割り込み 許可ビット ^(注1)	0:割り込み出力禁止 1:割り込み出力許可	R/W
b12	DVSE	デバイスステート遷移割り込み許可ビット (注1)	0:割り込み出力禁止 1:割り込み出力許可	R/W
b13	SOFE	フレーム番号更新割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b14	RSME	レジューム割り込み許可ビット ^(注1)	0:割り込み出力禁止 1:割り込み出力許可	R/W
b15	VBSE	VBUS割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W

注1. RSME ビット、DVSE ビットおよびCTRE ビットは、ファンクションコントローラ機能選択時のみ設定できます。ホストコントローラ機能選択時は、"1"にしないでください。

ソフトウェアで INTENBO レジスタを "1" にしたビットに対応する割り込みを USB が検出した場合に、USB は USB 割り込み要求を発生させます。

USB は、INTENBO レジスタの設定値(割り込み通知の禁止/許可)にかかわらず、各割り込み要因の検出条件を満たしたときに INTSTSO レジスタの対応するステータスビットは"1"になります。

各割り込み要因に対応する INTSTSO レジスタのステータスビットが "1" の状態で、ソフトウェアで INTENBO レジスタの対応する割り込み許可ビットを "0" から "1" に変更すると、USB は USB 割り込み要求を発生させます。

25.2.8 割り込み許可レジスタ 1 (INTENB1)

アドレス 000A 0032h

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	OVRC RE	BCHGE	_	DTCHE	ATTCH E		1	1	1	EOFER RE	SIGNE	SACKE	_	1	_	PDDET INTE0
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	PDDETINTE0	PDDETINTO検知割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b3-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b4	SACKE	セットアップトランザクション正常応答割り込み 許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b5	SIGNE	セットアップトランザクションエラー割り込み 許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b6	EOFERRE	EOFエラー検出割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b10-b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"として ください	R/W
b11	ATTCHE	接続検出割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b12	DTCHE	切断検出割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b13	_	予約ビット	読むと"0"が読めます。書く場合、"0"として ください	R/W
b14	BCHGE	USBバス変化割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b15	OVRCRE	オーバカレント入力変化割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W

注. INTENB1 レジスタによる割り込み許可は、ホストコントローラ機能選択時のみ設定できます。ファンクションコントローラ機能選択時は、"1"にしないでください。

INTENB1 レジスタは、ホストコントローラ機能選択時の割り込みマスクの設定、および SETUP トランザックションの割り込みマスクレジスタの設定を行うレジスタです。

ソフトウェアで INTENB1 レジスタを "1" にしたビットに対応する割り込みを USB が検出した場合に、USB は USB 割り込み要求を発生させます。

USB は、INTENB1 レジスタの設定値(割り込み通知の禁止/許可)にかかわらず、各割り込み要因の検出条件を満たしたときに INTSTS1 レジスタの対応するステータスビットは"1"になります。

各割り込み要因に対応する INTSTS1 レジスタのステータスビットが "1" の状態で、ソフトウェアで INTENB1 レジスタの対応する割り込み許可ビットを "0" から "1" に変更すると、USB は USB 割り込み要求を発生させます。

ファンクションコントローラ機能選択時は、割り込み許可を行わないでください。

25.2.9 BRDY 割り込み許可レジスタ (BRDYENB)

アドレス 000A 0036h

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	-		_	_	_	_	PIPE9B RDYE	PIPE8B RDYE	PIPE7B RDYE	PIPE6B RDYE	PIPE5B RDYE	PIPE4B RDYE	PIPE3B RDYE	PIPE2B RDYE	PIPE1B RDYE	PIPE0B RDYE
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	PIPE0BRDYE	パイプ0のBRDY割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b1	PIPE1BRDYE	パイプ1のBRDY割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b2	PIPE2BRDYE	パイプ2のBRDY割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b3	PIPE3BRDYE	パイプ3のBRDY割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b4	PIPE4BRDYE	パイプ4のBRDY割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b5	PIPE5BRDYE	パイプ5のBRDY割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b6	PIPE6BRDYE	パイプ6のBRDY割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b7	PIPE7BRDYE	パイプ7のBRDY割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b8	PIPE8BRDYE	パイプ8のBRDY割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b9	PIPE9BRDYE	パイプ9のBRDY割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b15-b10	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

BRDYENB レジスタは、各パイプの BRDY 割り込み検出時に、INTSTS0.BRDY フラグを "1" にすること を禁止するか、許可するかを指定します。

ソフトウェアで BRDYENB レジスタを "1" にしたパイプに対して、USB が BRDY 割り込みを検出した場合に、USB は BRDYSTS.PIPEnBRDY フラグ($n=0\sim9$)の対応するフラグを "1" にし、INTSTS0.BRDY フラグを "1" にします。このときに INTENB0.BRDYE = 1 であれば、USB は BRDY 割り込みを発生させます。

BRDYSTS.PIPEnBRDY フラグのうち、少なくともひとつのビットが"1"の状態で、ソフトウェアでBRDYENB レジスタの対応する割り込み許可ビットを"0"から"1"に変更すると、USB は BRDY 割り込みを発生させます。

25.2.10 NRDY 割り込み許可レジスタ (NRDYENB)

アドレス 000A 0038h

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
		_	-	_	_	_	PIPE9N RDYE	PIPE8N RDYE	PIPE7N RDYE	PIPE6N RDYE	PIPE5N RDYE		PIPE3N RDYE	PIPE2N RDYE	PIPE1N RDYE	PIPE0N RDYE
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	PIPE0NRDYE	パイプ0のNRDY割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b1	PIPE1NRDYE	パイプ1のNRDY割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b2	PIPE2NRDYE	パイプ2のNRDY割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b3	PIPE3NRDYE	パイプ3のNRDY割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b4	PIPE4NRDYE	パイプ4のNRDY割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b5	PIPE5NRDYE	パイプ5のNRDY割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b6	PIPE6NRDYE	パイプ6のNRDY割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b7	PIPE7NRDYE	パイプ7のNRDY割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b8	PIPE8NRDYE	パイプ8のNRDY割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b9	PIPE9NRDYE	パイプ9のNRDY割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b15-b10	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

NRDYENB レジスタは、各パイプの NRDY 割り込み検出時に INTSTS0.NRDY フラグを "1" にすることを 禁止するか、許可するかを指定します。

ソフトウェアで NRDYENB レジスタを "1" にしたパイプに対して、USB が NRDY 割り込み要因を検出した場合に、USB は NRDYSTS.PIPEnNRDY フラグ $(n=0\sim9)$ の対応するビットを "1" にし、

INTSTS0.NRDY フラグを "1" にします。このときに INTENB0.NRDYE = 1 であれば、USB は NRDY 割り込みを発生させます。

NRDYSTS.PIPEnNRDY フラグの少なくともひとつのフラグが"1"の状態で、ソフトウェアで NRDYENB レジスタの対応する割り込み許可ビットを"0"から"1"に変更すると、USB は NRDY 割り込み要求を発生させます。

25.2.11 BEMP 割り込み許可レジスタ (BEMPENB)

アドレス 000A 003Ah

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	-	-		-	-	_	PIPE9B EMPE	PIPE8B EMPE	PIPE7B EMPE	PIPE6B EMPE	PIPE5B EMPE	PIPE4B EMPE	PIPE3B EMPE	PIPE2B EMPE	PIPE1B EMPE	PIPE0B EMPE
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	PIPE0BEMPE	パイプ0のBEMP割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b1	PIPE1BEMPE	パイプ1のBEMP割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b2	PIPE2BEMPE	パイプ2のBEMP割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b3	PIPE3BEMPE	パイプ3のBEMP割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b4	PIPE4BEMPE	パイプ4のBEMP割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b5	PIPE5BEMPE	パイプ5のBEMP割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b6	PIPE6BEMPE	パイプ6のBEMP割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b7	PIPE7BEMPE	パイプ7のBEMP割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b8	PIPE8BEMPE	パイプ8のBEMP割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b9	PIPE9BEMPE	パイプ9のBEMP割り込み許可ビット	0:割り込み出力禁止 1:割り込み出力許可	R/W
b15-b10	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

BEMPENB レジスタは、各パイプの BEMP 割り込み検出時に INTSTS0.BEMP フラグを "1" にすることを 禁止するか、許可するかを指定するレジスタです。


ソフトウェアで BEMPENB レジスタを "1" にしたパイプに対して、USB が BEMP 割り込み要因を検出した場合に、USB は BEMPSTS.PIPEnBEMP フラグ $(n=0\sim9)$ の対応するフラグを "1" にし、

INTSTS0.BEMP フラグを "1" にします。このときに INTENB0.BEMPE = 1 であれば、USB は BEMP 割り込みを発生させます。

BEMPSTS.PIPEnBEMP フラグのうち、少なくともひとつのフラグが"1"の状態で、ソフトウェアでBEMPENB レジスタの対応する割り込み許可ビットを"0"から"1"に変更すると、USB は BEMP 割り込み要求を発生させます。

25.2.12 SOF 出力コンフィギュレーションレジスタ (SOFCFG)

アドレス 000A 003Ch



ビット	シンボル	ビット名	機能	R/W
b3-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b4	EDGESTS	エッジ割り込み出力ステータスモニタフ ラグ ^(注1)	エッジ割り込み出力信号がエッジ処理中であるとき"1" を示します	R
b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	BRDYM	BRDY割り込みステータスクリアタイミ ング設定ビット	0:ソフトウェアでステータスをクリア 1:FIFOバッファの読み出しまたはFIFOバッファへの 書き込み動作によりUSBがステータスをクリア	R/W
b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b8	TRNENSEL	トランザクション有効期間切り替えビット (注1)	0:ロースピード未対応 1:ロースピード対応	R/W
b15-b9	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. USBモジュールのクロックを停止するときには、本ビットが"0"であることを確認してください。

EDGESTS フラグ(エッジ割り込み出力ステータスモニタフラグ)

エッジ割り込み出力信号がエッジ処理中であるとき、"1"を示します。 USBのクロックを停止するときは、EDGESTSフラグが"0"であることを確認してください。

BRDYM ビット(BRDY 割り込みステータスクリアタイミング設定ビット)

各パイプの BRDY 割り込みステータスをクリアするタイミングを指定します。

TRNENSEL ビット(トランザクション有効期間切り替えビット)

フルスピードまたはロースピード通信中のポートにおいて、1フレーム中に USB がトークン発行を行う期間(トランザクション有効期間)を指定します。


TRNENSEL ビットには、ロースピードデバイスが接続されたときに"1"にしてください。

TRNENSELビットは、ホストコントローラ機能選択時のみ有効です。

ファンクションコントローラ機能選択時は、"0"にしてください。

25.2.13 割り込みステータスレジスタ 0 (INTSTS0)

アドレス 000A 0040h



ビット	シンボル	ビット名	機能	R/W
b2-b0	CTSQ[2:0]	コントロール転送ステージフラ グ	b2 b0 0 0 0: アイドルまたはセットアップステージ 0 0 1: コントロールリードデータステージ 0 1 0: コントロールリードステータスステージ 0 1 1: コントロールライトデータステージ 1 0 0: コントロールライトステータスステージ 1 0 1: コントロールライト(NoData)ステータスステージ 1 1 0: コントロール転送シーケンスエラー	R
b3	VALID	USBリクエストフラグ	0:セットアップパケットを受信していない 1:セットアップパケットを受信した	R/W (注4)
b6-b4	DVSQ[2:0]	デバイスステートフラグ	b6 b4 0 0 0 : Powered ステート 0 0 1 : Default ステート 0 1 0 : Address ステート 0 1 1 : Configured ステート 1 x x : Suspended ステート	R
b7	VBSTS	VBUS入力ステータスフラグ	0:USB0_VBUS端子がLow 1:USB0_VBUS端子がHigh	R
b8	BRDY	バッファレディ割り込みステー タスフラグ	0:BRDY割り込み発生なし 1:BRDY割り込み発生あり	R
b9	NRDY	バッファノットレディ割り込み ステータスフラグ	0:NRDY割り込み発生なし 1:NRDY割り込み発生あり	R
b10	BEMP	バッファエンプティ割り込みス テータスフラグ	0:BEMP割り込み発生なし 1:BEMP割り込み発生あり	R
b11	CTRT	コントロール転送ステージ遷移 割り込みステータスフラグ ^(注5)	0:コントロール転送ステージ遷移割り込み発生なし 1:コントロール転送ステージ遷移割り込み発生あり	R/W (注4)
b12	DVST	デバイスステート遷移割り込み ステータスフラグ ^(注5)	0:デバイスステート遷移割り込み発生なし 1:デバイスステート遷移割り込み発生あり	R/W (注4)
b13	SOFR	フレーム番号更新割り込みス テータスフラグ	0:SOF割り込み発生なし 1:SOF割り込み発生あり	R/W (注4)
b14	RESM	レジューム割り込みステータス フラグ ^{(注5、注6})	0:レジューム割り込み発生なし 1:レジューム割り込み発生あり	R/W (注4)
b15	VBINT	VBUS割り込みステータスフラグ (注6)	0:VBUS割り込み発生なし 1:VBUS割り込み発生あり	R/W (注4)

x : Don't care

- 注1. MCUがリセットされると"0"、USBバスリセットのとき"1"になります。
- 注2. USB0_VBUS端子がHighのとき"1"、Lowのとき"0"になります。
- 注3. MCUがリセットされると"000b"、USBバスリセットのとき"001b"になります。
- 注4. VBINTフラグ、RESMフラグ、SOFRフラグ、DVSTフラグ、CTRTフラグまたはVALIDフラグをクリアする場合は、クリア したいフラグにのみ"0"を、その他のフラグには"1"を書き込んでください。"0"を示しているステータスフラグへの"0"書き込 みを行わないでください。
- 注5. RESMフラグ、DVSTフラグ、CTRTフラグのステータス変化は、ファンクションコントローラ機能選択時のみ発生します。 ホストコントローラ機能選択時には対応する割り込み許可ビットを"0"(禁止)にしてください。
- 注6. VBINTフラグ、RESMフラグが示すステータス変化をクロック停止中(SCKEビットが"0")でも検出し、対応する割り込みが許可されていれば割り込みを通知します。ソフトウェアによるステータスのクリアはクロック許可後に行ってください。



CTSQ[2:0] フラグ (コントロール転送ステージフラグ)

ホストコントローラ機能選択時、読み出しは無効です。

VALID フラグ(USB リクエストフラグ)

ホストコントローラ機能選択時、読み出しは無効です。

DVSQ[2:0] フラグ (デバイスステートフラグ)

USB バスリセットで DVSQ[2:0] フラグは初期化されます。 ホストコントローラ機能選択時、読み出しは無効です。

BRDY フラグ(バッファレディ割り込みステータスフラグ)

BRDY 割り込みステータスが表示されます。

BRDYENB.PIPEnBRDYE ビット $(n=0\sim9)$ を "1" にしたパイプに対応する BRDYSTS.PIPEnBRDY フラグ $(n=0\sim9)$ のうち、少なくともひとつが "1" になったとき(ソフトウェアで BRDY 割り込み通知を許可したパイプのうち少なくともひとつに対し USB が BRDY 割り込み状態を検出したとき)に、USB は BRDY フラグを "1" にします。

PIPEnBRDY ステータスのアサート条件は、「25.3.3.1 BRDY 割り込み」を参照ください。

ソフトウェアで、PIPEnBRDYE ビットで許可しているパイプに対応する PIPEnBRDY フラグのすべてに "0" を書くと、USB は BRDY フラグを "0" にします。

ソフトウェアで BRDY フラグに対して "0" を書いても、BRDY フラグを "0" にすることはできません。

NRDY フラグ(バッファノットレディ割り込みステータスフラグ)

NRDYENB.PIPEnNRDYE ビット $(n=0\sim9)$ を "1" にしたパイプに対応する NRDYSTS.PIPEnNRDY フラグ $(n=0\sim9)$ のうち、少なくともひとつが "1" になったとき(ソフトウェアで NRDY 割り込み通知を許可したパイプのうち少なくともひとつに対し USB が NRDY 割り込み状態を検出したとき)に、USB は NRDY フラグを "1" にします。

PIPEnNRDY ステータスのアサート条件は、「25.3.3.2 NRDY 割り込み」」を参照ください。

ソフトウェアで、PIPEnNRDYE ビットで許可しているパイプに対応する PIPEnNRDY フラグのすべてに "0" を書くと、USB は NRDY フラグを "0" にします。

ソフトウェアで NRDY フラグに対して "0" を書いても、NRDY フラグを "0" にすることはできません。

BEMP フラグ(バッファエンプティ割り込みステータスフラグ)

BEMPENB.PIPEnBEMPE ビット $(n=0\sim9)$ を "1" にしたパイプに対応する BEMPSTS.PIPEnBEMP フラグ $(n=0\sim9)$ のうち、少なくともひとつが "1" になったとき(ソフトウェアで BEMP 割り込み通知を許可したパイプのうち少なくともひとつに対し USB が BEMP 割り込み状態を検出したとき)に、USB は BEMP フラグを "1" にします。

PIPEnBEMP ステータスのアサート条件は、「25.3.3.3 BEMP 割り込み」を参照ください。

ソフトウェアで、PIPEnBEMPE ビットで許可しているパイプに対応する PIPEnBEMP フラグすべてに "0" を書くと、USB は BEMP フラグを "0" にします。

ソフトウェアで BEMP フラグに対して "0" を書いても、BEMP フラグを "0" にすることはできません。



CTRT フラグ (コントロール転送ステージ遷移割り込みステータスフラグ)

ファンクションコントローラ機能設定時、USB がコントロール転送のステージ遷移を検出したときに、USB は CTSQ[2:0] フラグの値を更新し、CTRT フラグを "1" にします。

コントロール転送ステージ遷移割り込みが発生したときには、USB がコントロール転送の次のステージ遷移を検出するまでに、ステータスクリアを実施してください。

ホストコントローラ機能選択時、読み出し値は無効です。

DVST フラグ(デバイスステート遷移割り込みステータスフラグ)

ファンクションコントローラ機能設定時、USB がデバイスステートの変化を検出したときに、USB は DVSQ[2:0] フラグの値を更新し、DVST フラグを "1" にします。

デバイスステート遷移割り込みが発生したときには、USBが次のデバイスステートステート遷移を検出する前に、ステータスクリアを実施してください。

ホストコントローラ機能選択時、読み出し値は無効です。

SOFR フラグ(フレーム番号更新割り込みステータスフラグ)

(1) ホストコントローラ機能設定時

ソフトウェアで DVSTCTR0.UACT ビットを "1" にしているとき、フレームナンバの更新タイミングで SOFR フラグを "1" にします。(SOFR 割り込みは、1 ms ごとに検出します。)

(2) ファンクションコントローラ機能設定時

フレームナンバの更新時に USB は SOFR フラグを "1" にします。(SOFR 割り込みは、1 ms ごとに検出します。)

USB ホストからの SOF パケットが破損したときでも、内部補完により、USB は SOFR 割り込みを検出します。

RESM フラグ(レジューム割り込みステータスフラグ)

ファンクションコントローラ機能設定時、USB がサスペンド状態(DVSQ[2:0] フラグが "1xxb") であり、かつ、USB0_DP 端子の立ち下りを検出したときに、RESM フラグを "1" にします。

ホストコントローラ機能選択時、読み出し値は無効です。

VBINT フラグ (VBUS 割り込みステータスフラグ)

USB が USBO_VBUS 端子入力値の変化(High から Low への変化あるいは Low から High への変化)を検出したときに、VBINT フラグを "1" にします。USB は USBO_VBUS 端子の入力値を、VBSTS フラグに表示します。VBINT 割り込み発生時は、ソフトウェアで VBSTS フラグ読み出しの数度一致を行い、チャタリング除去を実施してください。

25.2.14 割り込みステータスレジスタ 1 (INTSTS1)

アドレス 000A 0042h

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	OVRC R	BCHG	1	DTCH	ATTCH	_	1		1	EOFER R	SIGN	SACK	1	1	1	PDDET INT0
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b0	PDDETINT0	PDDET0検知割り込みステータスフラグ	0: PDDET0検知割り込み発生あり 1: PDDET0検知割り込み発生なし	R/W (注1)
b3-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b4	SACK	セットアップトランザクション正常応答 割り込みステータスフラグ	0:SACK割り込み発生なし 1:SACK割り込み発生あり	R/W (注1)
b5	SIGN	セットアップトランザクションエラー割 り込みステータスフラグ	0: SIGN割り込み発生なし 1: SIGN割り込み発生あり	R/W (注1)
b6	EOFERR	EOFエラー検出割り込みステータスフラグ	0: EOFERR割り込み発生なし 1: EOFERR割り込み発生あり	R/W (注1)
b10-b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b11	ATTCH	ATTCH割り込みステータスフラグ	0:ATTCH割り込み発生なし 1:ATTCH割り込み発生あり	R/W (注1)
b12	DTCH	USB切断検出割り込みステータスフラグ	0: DTCH割り込み発生なし 1: DTCH割り込み発生あり	R/W (注1)
b13	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b14	BCHG	USBバス変化割り込みステータスフラグ (注2)	0:BCHG割り込み発生なし 1:BCHG割り込み発生あり	R/W (注1)
b15	OVRCR	オーバカレント入力変化割り込みステー タスフラグ ^(注2)	0:OVRCR割り込み発生なし 1:OVRCR割り込み発生あり	R/W (注1)

- 注1. INTSTS1 レジスタの各フラグが示すステータスをクリアする場合は、クリアしたいフラグにのみ"0"を、その他のフラグには "1"を書き込んでください。
- 注2. OVRCR フラグおよびBCHG フラグが示すステータス変化をクロック停止中(SYSCFG.SCKE ビットが"0")でも検出し、対応する割り込みが許可されていれば割り込みを通知します。ソフトウェアによるステータスのクリアはSYSCFG.SCKE ビットを"1"にした後に行ってください。OVRCR フラグおよびBCHG フラグ以外の割り込みは、クロック停止中(SYSCFG.SCKE ビットが"0")は検出しません。

INTSTS1 レジスタは、ホストコントローラ機能選択時の各割り込みのステータスを確認するレジスタです。

INTSTS1 レジスタの各ビットが示すステータス変化による割り込みは、ホストコントローラ機能選択時のみ許可してください。

PDDETINTO フラグ (PDDETO 検知割り込みステータスフラグ)

ホストコントローラ機能選択時、PortableDevice 検知割り込みステータスを表示します。

USB が USB Physical Layer トランシーバ (PHY) の VDPDET 入力値の変化 (High から Low への変化ある いは Low から High への変化) を検出したときに、本フラグを "1" にします。 USB は VDPDET 入力値を、 PDDETSTS0 フラグに表示します。 PDDETINT 割り込み発生時は、ソフトウェアで PDDETSTS0 フラグ読み出しの数度一致を行い、チャタリング除去を実施してください。

SACK フラグ(セットアップトランザクション正常応答割り込みステータスフラグ)

ホストコントローラ機能選択時、セットアップトランザクション正常応答割り込みステータスを表示します。

USB が発行した SETUP トランザクションにおいて、周辺デバイスからの ACK 応答を受信したときに、 USB は SACK 割り込みを検出し、SACK フラグを "1" にします。このとき、ソフトウェアで該当する割り込み許可ビットを "1" にしていれば、USB は SACK 割り込みを発生します。

ファンクションコントローラ機能選択時、読み出し値は無効です。

SIGN フラグ(セットアップトランザクションエラー割り込みステータスフラグ)

ホストコントローラ機能選択時、セットアップトランザクションエラー割り込みステータスが表示されます。

USB が発行した SETUP トランザクションにおいて、周辺デバイスが ACK 応答を行わない状態が連続 3 回発生したときに、USB は SIGN 割り込みを検出し、SIGN フラグを "1" にします。このとき、ソフトウェアで該当する割り込み許可ビットを "1" にしていれば、USB は SIGN 割り込み発生をします。

USB の SIGN 割り込み検出条件は、具体的には 3 回の連続した SETUP トランザクションに対して、以下のいずれかの応答が発生したときです。

- 周辺デバイスが何も応答しない状態で USB がタイムアウトを検出したとき
- ACK パケットが破損したとき
- ACK 以外のハンドシェイク (NAK、NYET、または STALL) を受信したとき

ファンクションコントローラ機能選択時、読み出し値は無効です。

EOFERR フラグ(EOF エラー検出割り込みステータスフラグ)

ホストコントローラ機能選択時、EOFERR 割り込みステータスが表示されます。

USB2.0 仕様に定められている EOF2 タイミング時点で通信が終了しないことを USB が検出したときに、 EOFERR 割り込みを検出し、EOFERR フラグを "1" にします。このとき、ソフトウェアで該当する割り込み 許可ビットを "1" にしていれば、USB は EOFERR 割り込みを発生します。

USB は、EOFERR 割り込みを検出後(該当する割り込み許可ビットの設定に関わらず)以下のハードウェア制御を行います。ソフトウェアで、USB ポートに対して通信を行っているパイプをすべて通信終了させ、USB ポートへの再 Enumeration を行ってください。

- EOFERR 割り込みを検出したポートの DVSTCTR0.UACT ビットを "0" に変更し表示
- EOFERR 割り込みが発生したポートをアイドル状態に遷移させる

ファンクションコントローラ機能選択時、読み出し値は無効です。

ATTCH フラグ (ATTCH 割り込みステータスフラグ)

ホストコントローラ機能選択時、ATTCH 割り込みステータスが表示されます。

USB がポートにフルスピード信号レベルまたはロースピード信号レベルの J-State または K-State を $2.5 \, \mu s$ 間検出したとき、USB は ATTCH 割り込みを検出し、ATTCH フラグを "1" にします。このとき、ソフトウェアで該当する割り込み許可ビットを "1" にしていれば、USB は割り込み発生をします。

USB の ATTCH 割り込み検出条件は、具体的には以下のとおりです。

- K-State、SE0 または SE1 から J-State に変化し J-State のまま 2.5 μs 間継続したとき
- J-State、SE0 または SE1 から K-State に変化し K-State のまま 2.5 μs 間継続したとき

ファンクションコントローラ機能選択時、読み出し値は無効です。



DTCH フラグ (USB 切断検出割り込みステータスフラグ)

ホストコントローラ機能選択時、USB 切断検出割り込みステータスが表示されます。

USB バスディスコネクト検出時に、USB は DTCH 割り込みを検出し、DTCH フラグを "1" にします。このとき、ソフトウェアで該当する割り込み許可ビットを "1" にしていれば、USB は割り込み発生します。

USBは、USB 2.0 仕様に準じた基準でバスディスコネクトを検出します。

USB は、DTCH 割り込みを検出後(該当する割り込み許可ビットの設定値にかかわらず)以下のハードウェア制御を行います。ソフトウェアで、USB ポートに対して通信を行っているパイプをすべて通信終了させ、USB ポートへのアタッチ(ATTCH 割り込み発生)待ちの状態に遷移してください。

- DTCH 割り込みを検出したポートの DVSTCTRO.UACT ビットを "0" に変更し表示
- DTCH 割り込みが発生したポートをアイドル状態に遷移

ファンクションコントローラ機能選択時、読み出し値は無効です。

BCHG フラグ(USB バス変化割り込みステータスフラグ)

USB バス変化割り込みステータスが表示されます。

USB ポートでフルスピード信号レベルまたはロースピード信号レベルでの状態変化が発生した(J-State、K-State、または SEO のいずれかの状態から、J-State、K-State、または SEO のいずれかの状態に変化した)ときに、USB は BCHG 割り込みを検出し、BCHG フラグを"1"にします。このとき、ソフトウェアで該当する割り込み許可ビットを"1"にしていれば、USB は割り込みを発生させます。

USB ポートの現在の入力状態を、SYSSTSO.LNST[1:0] フラグに表示します。BCHG 端子割り込み発生時は、ソフトウェアで LNST[1:0] フラグ読み出しの数度一致を行い、チャタリング除去を実施してください。 USB バス変化は、内部クロック停止状態でも検出します。

ファンクションコントローラ機能選択時、読み出し値は無効です。


OVRCR フラグ(オーバカレント入力変化割り込みステータスフラグ)

USBO_OVRCURA および USBO_OVRCURB 入力端子の変化割り込みステータスが表示されます。

USB0_OVRCURA または USB0_OVRCURB 端子入力値の少なくともどちらか一方が変化(High から Low への変化あるいは Low から High への変化)したときに、USB は OVRCR 割り込みを検出し、OVRCR フラグを"1"にします。このとき、ソフトウェアで該当する割り込み許可ビットを"1"にしていれば、USB は割り込みを発生させます。

25.2.15 BRDY 割り込みステータスレジスタ (BRDYSTS)

アドレス 000A 0046h




ビット	シンボル	ビット名	機能	R/W
b0	PIPE0BRDY	パイプ0のBRDY割り込みステータス フラグ ^(注2)	0:割り込み発生なし 1:割り込み発生あり	R/W (注1)
b1	PIPE1BRDY	パイプ1のBRDY割り込みステータス フラグ ^(注2)	0:割り込み発生なし 1:割り込み発生あり	R/W (注1)
b2	PIPE2BRDY	パイプ2のBRDY割り込みステータス フラグ ^(注2)	0:割り込み発生なし 1:割り込み発生あり	R/W (注1)
b3	PIPE3BRDY	パイプ3のBRDY割り込みステータス フラグ ^(注2)	0:割り込み発生なし 1:割り込み発生あり	R/W (注1)
b4	PIPE4BRDY	パイプ4のBRDY割り込みステータス フラグ ^(注2)	0:割り込み発生なし 1:割り込み発生あり	R/W (注1)
b5	PIPE5BRDY	パイプ5のBRDY割り込みステータス フラグ ^(注2)	0:割り込み発生なし 1:割り込み発生あり	R/W (注1)
b6	PIPE6BRDY	パイプ6のBRDY割り込みステータス フラグ ^(注2)	0:割り込み発生なし 1:割り込み発生あり	R/W (注1)
b7	PIPE7BRDY	パイプ7のBRDY割り込みステータス フラグ ^(注2)	0:割り込み発生なし 1:割り込み発生あり	R/W (注1)
b8	PIPE8BRDY	パイプ8のBRDY割り込みステータス フラグ ^(注2)	0:割り込み発生なし 1:割り込み発生あり	R/W (注1)
b9	PIPE9BRDY	パイプ9のBRDY割り込みステータス フラグ ^(注2)	0:割り込み発生なし 1:割り込み発生あり	R/W (注1)
b15-b10	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. SOFCFG.BRDYM ビットが "0" の場合、BRDYSTS レジスタの各フラグが示すステータスをクリアする場合は、クリアしたいフラグにのみ "0" を、その他のフラグには "1" を書いてください。

注2. SOFCFG.BRDYMビットが"0"の場合、BRDY割り込みのクリアは、FIFOアクセスを行う前に実施してください。

25.2.16 NRDY 割り込みステータスレジスタ (NRDYSTS)

アドレス 000A 0048h



ビット	シンボル	ビット名	機能	R/W
b0	PIPE0NRDY	パイプ0のNRDY割り込みステータス フラグ	0:割り込み発生なし 1:割り込み発生あり	R/W (注1)
b1	PIPE1NRDY	パイプ1のNRDY割り込みステータス フラグ	0:割り込み発生なし 1:割り込み発生あり	R/W (注1)
b2	PIPE2NRDY	パイプ2のNRDY割り込みステータス フラグ	0:割り込み発生なし 1:割り込み発生あり	R/W (注1)
b3	PIPE3NRDY	パイプ3のNRDY割り込みステータス フラグ	0:割り込み発生なし 1:割り込み発生あり	R/W (注1)
b4	PIPE4NRDY	パイプ4のNRDY割り込みステータス フラグ	0:割り込み発生なし 1:割り込み発生あり	R/W (注1)
b5	PIPE5NRDY	パイプ5のNRDY割り込みステータス フラグ	0:割り込み発生なし 1:割り込み発生あり	R/W (注1)
b6	PIPE6NRDY	パイプ6のNRDY割り込みステータス フラグ	0:割り込み発生なし 1:割り込み発生あり	R/W (注1)
b7	PIPE7NRDY	パイプ7のNRDY割り込みステータス フラグ	0:割り込み発生なし 1:割り込み発生あり	R/W (注1)
b8	PIPE8NRDY	パイプ8のNRDY割り込みステータス フラグ	0:割り込み発生なし 1:割り込み発生あり	R/W (注1)
b9	PIPE9NRDY	パイプ9のNRDY割り込みステータス フラグ	0:割り込み発生なし 1:割り込み発生あり	R/W (注1)
b15-b10	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. NRDYSTS レジスタの各フラグが示すステータスを"0"にする場合は、クリアしたいフラグにのみ"0"を、その他のフラグには "1"を書いてください。

25.2.17 BEMP 割り込みステータスレジスタ (BEMPSTS)

アドレス 000A 004Ah




ビット	シンボル	ビット名	機能	R/W
b0	PIPE0BEMP	パイプ0のBEMP割り込みステータス フラグ	0:割り込み発生なし 1:割り込み発生あり	R/W (注1)
b1	PIPE1BEMP	パイプ1のBEMP割り込みステータス フラグ	0:割り込み発生なし 1:割り込み発生あり	R/W (注1)
b2	PIPE2BEMP	パイプ2のBEMP割り込みステータス フラグ	0:割り込み発生なし 1:割り込み発生あり	R/W (注1)
b3	PIPE3BEMP	パイプ3のBEMP割り込みステータス フラグ	0:割り込み発生なし 1:割り込み発生あり	R/W (注1)
b4	PIPE4BEMP	パイプ4のBEMP割り込みステータス フラグ	0:割り込み発生なし 1:割り込み発生あり	R/W (注1)
b5	PIPE5BEMP	パイプ5のBEMP割り込みステータス フラグ	0:割り込み発生なし 1:割り込み発生あり	R/W (注1)
b6	PIPE6BEMP	パイプ6のBEMP割り込みステータス フラグ	0:割り込み発生なし 1:割り込み発生あり	R/W (注1)
b7	PIPE7BEMP	パイプ7のBEMP割り込みステータス フラグ	0:割り込み発生なし 1:割り込み発生あり	R/W (注1)
b8	PIPE8BEMP	パイプ8のBEMP割り込みステータス フラグ	0:割り込み発生なし 1:割り込み発生あり	R/W (注1)
b9	PIPE9BEMP	パイプ9のBEMP割り込みステータス フラグ	0:割り込み発生なし 1:割り込み発生あり	R/W (注1)
b15-b10	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. BEMPSTS レジスタの各フラグが示すステータスを"0"にする場合は、クリアしたいフラグにのみ"0"を、その他のフラグには "1"を書いてください。

25.2.18 フレームナンバレジスタ (FRMNUM)

アドレス 000A 004Ch



ビット	シンボル	ビット名	機能	R/W
b10-b0	FRNM[10:0]	フレーム番号フラグ	最新のフレーム番号	R
b13-b11	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b14	CRCE	受信データエラーフラグ	0:エラーなし 1:エラー発生	R/W (注1)
b15	OVRN	オーバラン/アンダラン検出ステータスフ ラグ	0:エラーなし 1:エラー発生	R/W (注1)

注1. 各ステータスを"0"にする場合は、クリアしたいフラグに"0"を、その他のフラグには"1"を書いてください。

FRNM[10:0] フラグ (フレーム番号フラグ)

USB は、1 ms に $1 \text{ 回} \sigma$ SOF 発行タイミングまたは SOF 受信時に FRNM[10:0] フラグを書き換え、最新のフレーム番号を表示します。

CRCE フラグ(受信データエラーフラグ)

アイソクロナス転送中のパイプに対する CRC エラーやビットスタッフィングエラーの検出ステータスが表示されます。

ソフトウェアで、CRCE フラグに "0" を書くことにより CRCE フラグを "0" にすることができます。このとき、FRMNUM レジスタの他のフラグには "1" を書いてください。

CRC エラーの検出時には、USB は内部 NRDY 割り込み要求を発生させます。

OVRN フラグ(オーバラン/アンダラン検出ステータスフラグ)

アイソクロナス転送を行っているパイプに対するオーバラン / アンダランエラー検出の有無が表示されます。

ソフトウェアで、OVRN フラグに "0" を書くことにより OVRN フラグを "0" にすることができます。このとき、FRMNUM レジスタの他のフラグには "1" を書いてください。

(1) ホストコントローラ機能選択時

以下のいずれかの場合に、USBが OVRN フラグを"1"にします。

- 転送タイプがアイソクロナスの送信方向パイプにおいて、FIFO バッファに送信データの書き込みが完了 していないのに OUT トークン発行タイミングに達したとき
- 転送タイプがアイソクロナスの受信方向パイプにおいて、少なくとも一面分の FIFO バッファの空がない 状態で、IN トークン発行タイミングに達したとき
- (2) ファンクションコントローラ機能選択時


以下のいずれかの場合に、USBが OVRN フラグを"1"にします。

- 転送タイプがアイソクロナスの送信方向パイプにおいて、FIFO バッファに送信データの書き込みが完了 していないのに IN トークンを受信したとき
- 転送タイプがアイソクロナスの受信方向パイプにおいて、少なくとも一面分の FIFO バッファの空がない 状態で、OUT トークンを受信したとき



25.2.19 USB リクエストタイプレジスタ (USBREQ)

アドレス 000A 0054h



ビット	シンボル	ビット名	機能	R/W
b7-b0	BMREQUESTTYPE[7:0]	リクエストタイプビッ ト	USBリクエストbmRequestTypeの値	R/W (注1)
b15-b8	BREQUEST[7:0]	リクエストビット	USBリクエストbRequestの値	R/W (注1)

注1. ファンクションコントローラ機能を選択したときは、読み出しのみ可能で書き込みは無効です。一方、ホストコントローラ機能を選択したときは、読み出し/書き込み可能です。

USBREQ レジスタは、コントロール転送のセットアップリクエストを格納するためのレジスタです。

USBREQ レジスタは、ファンクションコントローラ機能選択時、受信した bRequest および bmRequestType の値が格納されます。ホストコントローラ機能選択時、送信する bRequest および bmRequestType の値を設定します。

USBREQ レジスタは、USB バスリセットで初期化されます。

BMREQUESTTYPE[7:0] ビット(リクエストタイプビット)

USB リクエスト bmRequestType の値を格納します。

- ホストコントローラ機能選択時 送信する SETUP トランザクションの USB リクエストデータ値を設定してください。DCPCTR.SUREQ ビットが "1" の状態で BMREQUESTTYPE[7:0] ビットの書き換えは行わないでください
- ファンクションコントローラ機能選択時 SETUP トランザクションで受信した USB リクエストデータ値を表示します。書き込みは無効です


BREQUEST[7:0] ビット(リクエストビット)

USB リクエスト bRequest の値を格納します。

- ホストコントローラ機能選択時 送信する SETUP トランザクションの USB リクエストデータ値を設定してください。DCPCTR.SUREQ ビットが "1" の状態で BREQUEST[7:0] ビットの書き換えは行わないでください。
- ファンクションコントローラ機能選択時 SETUP トランザクションで受信した USB リクエストデータ値を表示します。書き込みは無効です。

25.2.20 USB リクエストバリューレジスタ (USBVAL)

アドレス 000A 0056h



ビット	シンボル	ビット名	機能	R/W
b15-b0	WVALUE[15:0]	バリュービット	USB リクエスト wValue の値	R/W (注1)

注1. ファンクションコントローラ機能を選択したときは、読み出しのみ可能で書き込みは無効です。一方、ホストコントローラ機能を選択したときは、読み出し/書き込み可能です。

USBVAL レジスタは、ファンクションコントローラ機能選択時、受信した wValue の値が格納されます。 ホストコントローラ機能選択時、送信する wValue の値を設定します。

USBVAL レジスタは、USB バスリセットで初期化されます。


WVALUE[15:0] ビット(バリュービット)

USB リクエスト wValue の値を格納します。

- ホストコントローラ機能を選択時 送信する SETUP トランザクションの USB リクエスト wValue の値を設定してください。
 DCPCTR.SUREQ ビットが "1" の状態で WVALU[15:0] ビットの書き換えは行わないでください。
- ファンクションコントローラ選択時 SETUPトランザクションで受信した USB リクエスト wValue の値を表示します。WVALU[15:0] ビット への書き込みは無効です。

25.2.21 USB リクエストインデックスレジスタ(USBINDX)

アドレス 000A 0058h



ビット	シンボル	ビット名	機能	R/W
b15-b0	WINDEX[15:0]	インデックスビット	USBリクエストwIndexの値	R/W (注1)

注1. ファンクションコントローラ機能を選択したときは、読み出しのみ可能で書き込みは無効です。一方、ホストコントローラ機能を選択したときは、読み出し/書き込み可能です。

USBINDX レジスタは、コントロール転送のセットアップリクエストを格納するためのレジスタです。 USBINDX レジスタは、ファンクションコントローラ機能選択時、受信した wIndex の値が格納されます。 ホストコントローラ機能選択時、送信する wIndex の値を設定します。

USBINDX レジスタは、USB バスリセットで初期化されます。


WINDEX[15:0] ビット(インデックスビット)

USB リクエスト wIndex の値を格納します。

- ホストコントローラ機能を選択時 送信する SETUP トランザクションの USB リクエスト wIndex の値を設定してください。
 DCPCTR.SUREQ ビットが "1" の状態で WINDEX[15:0] ビットの書き換えは行わないでください
- ファンクションコントローラ選択時 SETUPトランザクションで受信した USB リクエスト wIndex の値を表示します WINDEX[15:0] ビットへの書き込みは無効です。

25.2.22 USB リクエストレングスレジスタ (USBLENG)

アドレス 000A 005Ah



ビット	シンボル	ビット名	機能	R/W
b15-b0	WLENGTH[15:0]	レングスビット	USBリクエストwLengthの値	R/W (注1)

注1. ファンクションコントローラ機能を選択したときは、読み出しのみ可能で書き込みは無効です。一方、ホストコントローラ機能を選択したときは、読み出し/書き込み可能です。

USBLENG レジスタはコントロール転送のセットアップリクエストを格納するためのレジスタです。 USBLENG レジスタは、ファンクションコントローラ機能選択時、受信した wLength の値が格納されます。ホストコントローラ機能選択時、送信する wLength の値を設定します。

USBLENG レジスタは、バスリセットで初期化されます。


WLENGTH[15:0] ビット(レングスビット)

USB リクエスト wLength の値を格納します。

- ホストコントローラ機能を選択時 送信する SETUP トランザクションの USB リクエスト wLength の値を設定してください。 DCPCTR.SUREQ ビットが "1" の状態でビットの書き換えは行わないでください。
- ファンクションコントローラ選択時 SETUPトランザクションで受信した USB リクエスト wLength の値を表示します。WLENGTH [15:0] ビットへの書き込みは無効です。

25.2.23 DCP コンフィギュレーションレジスタ(DCPCFG)

アドレス 000A 005Ch



ビット	シンボル	ビット名	機能	R/W
b3-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b4	DIR	転送方向設定ビット ^(注1)	0: データ受信方向 1: データ送信方向	R/W
b6-b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b7	SHTNAK	トランスファ終了時のパイプ禁止ビット (注1)	0:トランスファ終了時にパイプ継続 1:トランスファ終了時にパイプ禁止	R/W
b15-b8	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. 設定の変更は、DCPCTR.PID[1:0] = 00b (NAK)の状態のときに実施してください。DCPのDCPCTR.PID[1:0] ビットを"01b" (BUF) から"00b" (NAK) へ変更してから設定変更する場合には、DCPCTR.PBUSY フラグが"0"であることを確認してから変更してください。ただし USB が PID[1:0] ビットを"00b" (NAK) に変更した場合には、ソフトウェアによる PBUSY フラグの確認は必要ありません。

DIR ビット(転送方向設定ビット)

ホストコントローラ機能選択時、コントロール転送のデータステージ、ステータスステージの転送方向を 設定します。

ファンクションコントローラ機能選択時には、DIR ビットを "0" にしてください。

SHTNAK ビット(トランスファ終了時のパイプ禁止ビット)

コントロール転送が受信方向の場合に、トランスファ終了時に DCPCTR.PID[1:0] を "00b" (NAK) に変更するかどうかを指定します。


SHTNAK ビットは、受信方向である場合に有効なビットです。

SHTNAK ビットを "1" にしている場合、USB は、トランスファの終了を判定したときに DCP の DCPCTR.PID[1:0] ビットを "00b" (NAK) に変更します。USB は、以下条件が満たされたときにトランスファ終了と判定します。

• ショートパケットデータ(Zero-Lengthパケットを含む)を正常に受信したとき

25.2.24 DCP マックスパケットサイズレジスタ (DCPMAXP)

アドレス 000A 005Eh



ビット	シンボル	ビット名	機能	R/W
b6-b0	MXPS[6:0]	マックスパケットサイズビット (注 1)	DCPの最大データペイロード(マックスパケットサイズ) 設定 b6	R/W
b11-b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b15-b12	DEVSEL[3:0]	デバイス選択ビット(注2)	b15 b12 0000:アドレス0000 0001:アドレス0001 0010:アドレス0010 0011:アドレス0011 0100:アドレス0100 0101:アドレス0101 上記以外は設定しないでください	R/W

- 注1. MXPS[6:0] ビットの設定の変更は、DCPCTR.PID[1:0] = 00b (NAK)の状態のときに実施してください。DCPのDCPCTR.PID[1:0] ビットを"01b" (BUF) から"00b" (NAK) へ変更してから設定変更する場合には、DCPCTR.PBUSY フラグが "0"であることを確認してから変更してください。ただしUSBが PID[1:0] ビットを"00b" (NAK)に変更した場合には、ソフトウェアによる PBUSY フラグの確認は必要ありません。また MXPS[6:0] ビットの設定変更後には、ポート選択レジスタの CURPIPE[3:0] ビットへ DCPを設定後、ポートコントロールレジスタの BCLR ビットを"1"にしてバッファクリア処理を実施してください。
- 注2. DEVSEL[3:0] ビットの設定の変更は、DCPCTR.PID[1:0] = 00b (NAK) の状態および DCPCTR.SUREQ ビットが "0" の期間に実施してください。DCPの DCPCTR.PID[1:0] ビットを "01b" (BUF) から "00b" (NAK) へ変更してから設定変更する場合には、DCPCTR.PBUSY フラグが "0" であることを確認してから変更してください。ただし USBが PID[1:0] ビットを "00b" (NAK) に変更した場合には、ソフトウェアによる PBUSY フラグの確認は必要ありません。

MXPS[6:0] ビット(マックスパケットサイズビット)

DCP の最大データペイロード (マックスパケットサイズ) を MXPS[6:0] ビットに設定してください。初期値は、40h(64 バイト)です。

MXPS[6:0] ビットの設定は、USB 規格 2.0 に準拠した値を設定してください。

MXPS[6:0] ビットが "0" の状態で FIFO バッファへの書き込み、または PID[1:0] = 01b (BUF) の設定は行わないでください。

DEVSEL[3:0] ビット(デバイス選択ビット)

ホストコントローラ機能選択時、コントロール転送の通信相手である周辺デバイスのアドレスを指定します。

DEVSEL[3:0] ビットの設定値に対応する DEVADDn $(n=0\sim5)$ レジスタの設定を行ったあとで、 DEVSEL[3:0] ビットを設定してください。例えば、DEVSEL[3:0] ビットを "0010b" にする場合、DEVADD2 レジスタにアドレスの設定を行ってください。

ファンクションコントローラ機能選択時は、DEVSEL[3:0] ビットの値を "0000b" にしてください。

25.2.25 DCP コントロールレジスタ (DCPCTR)

アドレス 000A 0060h

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	BSTS	SUREQ	_	1	SUREQ CLR		1	SQCLR	SQSET	SQMO N	PBUSY	_	1	CCPL	PID	[1:0]
リセット後の値	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	PID[1:0]	応答PIDビット	b1 b0 0 0: NAK応答 0 1: BUF応答(バッファ状態に従う) 1 0: STALL応答 1 1: STALL応答	R/W
b2	CCPL	コントロール転送終了許可ビット	0:コントロール転送終了許可しない 1:コントロール転送終了許可	R/W
b4-b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b5	PBUSY	パイプビジーフラグ	0:DCPはトランザクションで未使用 1:DCPはトランザクションで使用	R
b6	SQMON	シーケンストグルビットモニタフラグ	0 : DATA0 1 : DATA1	R
b7	SQSET	シーケンストグルビットセットビット (注2)	0:書き込みは無効 1:DATA1指定	R/W (注1)
b8	SQCLR	シーケンストグルビットクリアビット (注2)	0:書き込みは無効 1:DATAO指定	R/W (注1)
b10-b9	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b11	SUREQCLR	SUREQビットクリアビット	0:書き込みは無効 1:SUREQビットの"0"クリア実行	R/W
b13-b12	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b14	SUREQ	SETUPトークン送出ビット	0:書き込みは無効 1:セットアップパケット送出	R/W
b15	BSTS	バッファステータスフラグ	0:バッファアクセス不可能 1:バッファアクセス可能	R

- 注1. 読むと"0"が読めます。
- 注2. SQSET ビットおよび SQCLR ビットへの"1"書き込みは、PID[1:0] = 00b (NAK)の状態のときに実施してください。DCPの PID[1:0] ビットを"01b" (BUF)から"00b" (NAK)へ変更してから設定変更する場合には、PBUSY フラグが"0"であることを確認 してから変更してください。ただし USB が PID[1:0] ビットを"00b" (NAK) に変更した場合には、ソフトウェアによる PBUSY フラグの確認は必要ありません。

PID[1:0] ビット(応答 PID ビット)

PID[1:0] ビットでコントロール転送における USB の応答を制御します。

(1) ホストコントローラ機能選択時

以下の手順で PID[1:0] ビットを "00b" (NAK) から "01b" (BUF) に変更してください。

• 送信方向設定時

DVSTCTR0.UACT ビットが "1" かつ PID[1:0] = 00b (NAK) の状態で FIFO バッファに送信データを書き込み完了し、"01b" (BUF 応答)を書いてください。PID[1:0] = 01b (BUF) の書き込み後、USB は OUTトランザクションを実行します。

• 受信方向設定時

DVSTCTR0.UACT ビットが "1" かつ PID[1:0] = 00b (NAK) の状態で FIFO バッファが空の状態であることを確認し(空の状態にし)、PID[1:0] = 01b (BUF) を書き込んでください。PID[1:0] = 01b (BUF) の書き込み後、USB は IN トランザクションを実行します。

以下の場合に、USB が PID[1:0] ビットの値を変更します。

- ソフトウェアでPID[1:0]ビットに"01b" (BUF)を設定しているときに、USBがMaxPacketSizeを超えるデータを受信した場合、USBは PID[1:0] = 11b (STALL)を表示します。
- CRC エラーなどの受信エラーを 3 回連続で検出した場合には、USB は PID[1:0] = 00b (NAK) を表示します。
- STALL ハンドシェイクを受信した場合、USB は PID[1:0] = 11b (STALL) を表示します。

(2) ファンクションコントローラ機能選択時

以下の場合に、USB が PID[1:0] ビットの値を変更します。

- USB が SETUP パケットを受信したときに、USB は PID[1:0] ビットを PID[1:0] = 00b (NAK) に変更します。 このとき、USB は INTSTS0.VALID フラグを "1" にし、ソフトウェアで VALID フラグを "0" にするまでは、ソフトウェアで PID[1:0] ビットを変更できません。
- ソフトウェアでPID[1:0] ビットに "01b" (BUF) を設定しているときに、USB が MaxPacketSize を超えるデータを受信した場合、USB は PID[1:0] = 11b (STALL) を表示します。
- USB がコントロール転送シーケンスエラーを検出した場合、PID[1:0] = 1xb (STALL) を表示します。
- USB が USB バスリセットを検出した場合、PID[1:0] = 00b (NAK) を表示します。

SET_ADDRESS リクエスト処理(自動処理)時には、USB は PID[1:0] ビットの設定値を参照しません。 PID[1:0] ビットは USB バスリセットで初期化されます。

CCPL ビット(コントロール転送終了許可ビット)

ファンクションコントローラ機能選択時に、CCPL ビットを"1"にすることによりコントロール転送のステータスステージの終了許可を設定します。

対応する PID[1:0] ビットが "01b" (BUF) のとき、ソフトウェアで CCPL ビットを "1" にすると、USB はコントロール転送のステータスステージを完了させます。

コントロールリード転送時では USB ホストからの OUT トランザクションに対して ACK ハンドシェイク を送信し、コントロールライトおよびノーデータコントロール転送時では USB ホストからの IN トランザクションに対して Zero-Length パケットを送信します。ただし、SET_ADDRESS リクエスト検出時は、CCPL ビットの設定値に関係なく USB は SETUP ステージからステータスステージ完了まで自動応答を行います。 新たな SETUP パケットを受信したときに、USB は CCPL ビットを "1" から "0" に変更します。

INTSTS0.VALID フラグが "1" のとき、ソフトウェアで CCPL ビットへの "1" 書き込みを行うことができません。

CCPL ビットは USB バスリセットで初期化されます。

ホストコントローラ機能選択時には、CCPL ビットへは"0"を書き込んでください。

PBUSY フラグ (パイプビジーフラグ)

DCP が PID[1:0] ビットを "01b" (BUF) から "00b" (NAK) に変更した場合に、DCP のトランザクションで使用されなくなったかを表示します。

USB は、当該パイプの USB トランザクションを開始したときに PBUSY フラグを "0" から "1" に変更します。ひとつのトランザクションが終了したときに PBUSY フラグを "1" から "0" に変更します。

ソフトウェアで PID[1:0] = 00b (NAK) を設定した後、PBUSY フラグを読むことにより、パイプ設定変更が可能になったかどうかを確認することができます。

詳細は「25.3.4.1 パイプコントロールレジスタの切り替え手順」を参照してください。

SQMON フラグ(シーケンストグルビットモニタフラグ)

DCP の転送において、次のトランザクションのシーケンストグルビット値が表示されます。

トランザクションが正常処理すると USB は SQMON フラグをトグルさせます。ただし、受信方向転送時の DATA-PID 不一致発生時には、SOMON フラグをトグルさせません。

ファンクションコントローラ機能選択時、SETUP パケット正常受信時に、USB は SQMON フラグを "1" (期待値を DATA1 に設定) にします。

また、ファンクションコントローラ機能選択時、USB はステータスステージの IN/OUT トランザクションでは SQMON フラグを参照しません。また正常終了してもトグルさせません。

SQSET ビット(シーケンストグルビットセットビット)

DCP の転送において、次のトランザクションのシーケンストグルビット値を DATA1 に設定することができます。

SQCLR ビットと SQSET ビットを同時に"1" にしないでください。

SQCLR ビット(シーケンストグルビットクリアビット)

DCP の転送において、次のトランザクションのシーケンストグルビット値を DATA0 に設定することができます。SQCLR ビットは "0" になります。

SQCLR ビットと SQSET ビットを同時に"1"にしないでください。



SUREQCLR ビット (SUREQ ビットクリアビット)

ホストコントローラ機能選択時に、SUREQCLR ビットを"1"にすることによって SUREQ ビットをクリア することができます。SUREQCLR ビットは"0"になります。

SETUPトランザクションにおいて、SUREQ ビットが "1" のまま通信が停止したときに、ソフトウェアで SUREQCLR ビットを "1" にしてください。正常な SETUPトランザクションでは、トランザクション終了時に USB が自動的に SUREQ ビットを "0" にしますので、ソフトウェアによるクリア処理は不要です。

SUREQCLR ビットによる SUREQ ビットの制御は、DVSTCTR0.UACT ビットの"0"による通信停止時、またはデタッチ検出時で転送を行っていないことが確実なときに行ってください。

ファンクションコントローラ機能選択時、SUREQCLR ビットへは"0"を書いてください。

SUREQ ビット(SETUP トークン送出ビット)

ホストコントローラ機能選択時、SUREQ ビットを"1"にすることにより、セットアップパケットを送信します。

SETUPトランザクション処理終了後、USB は SACK 割り込み、もしくは SIGN 割り込みのどちらかを発生させ、SUREQ ビットを"0"にします。

また、SUREQCLR ビットをソフトウェアで"1"にすることにより、USB は SUREQ ビットを"0"にします。

DCPMAXP.DEVSEL[3:0] ビット、USBREQ レジスタ、USBVAL レジスタ、USBINDX レジスタおよび USBLENG レジスタに SETUPトランザクションで送信したい USB リクエストを設定した後で、SUREQ ビットを "1" にしてください。SUREQ ビットを "1" にする前に、DCP の PID[1:0] ビットを "00b" (NAK) に 設定していることを確認してください。また、SUREQ ビットを "1" にした後、SETUPトランザクションが終了するまで(SUREQ ビットが "1")の期間は DCPMAXP.DEVSEL[3:0] ビット、USBREQ レジスタ、USBVAL レジスタ、USBINDX レジスタ、および USBLENG レジスタの値を変更しないでください。

SETUP トークンを出すときのみ SUREQ ビットを "1" にしてください。その他のときには、"0" を書いてください。

ファンクションコントローラ機能選択時、SUREQ ビットへは"0"を書いてください。

BSTS フラグ(バッファステータスフラグ)


DCP FIFO バッファへのアクセス可否ステータスが表示されます。

BSTS フラグの意味は、ポート選択レジスタの ISEL ビットの設定値により以下のように異なります。

- ISEL ビットが "0" のとき、受信データの読み出しが可能かどうかを表示
- ISEL ビットが"1"のとき、送信データの書き込みが可能かどうかを表示

25.2.26 パイプウィンドウ選択レジスタ (PIPESEL)

アドレス 000A 0064h



ビット	シンボル	ビット名	機能	R/W
b3-b0	PIPESEL[3:0]	パイプウィンドウ選択ビット	b3 b0 0000:未選択 0001:パイプ1 0010:パイプ2 0011:パイプ3 0100:パイプ4 0101:パイプ5 0110:パイプ6 0111:パイプ7 1000:パイプ8 1001:パイプ9 上記以外は設定しないでください	R/W
b15-b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

パイプ 1 ~ 9 の設定は、PIPESEL、PIPECFG、PIPEMAXP、PIPEPERI、PIPEnCTR、PIPEnTRE、および PIPEnTRN レジスタで行ってください。

PIPESEL レジスタにて使用するパイプを設定した後、PIPECFG、PIPEMAXP、および PIPEPERI レジスタに、各パイプの機能設定を行います。なお、PIPEnCTR、PIPEnTRE、および PIPEnTRN レジスタは、PIPESEL レジスタによるパイプ選択とは無関係に設定可能です。

PIPESEL[3:0] ビット(パイプウィンドウ選択ビット)


書き込み / 読み出しを対象とする PIPECFG、PIPEMAXP、PIPEPERI レジスタに対応するパイプ番号を指定します。

PIPESEL[3:0] ビットで指定したパイプ番号に対応する PIPECFG、PIPEMAXP、PIPEPERI レジスタの 読み出し/書き込みができます。

PIPESEL[3:0] ビットを "0000b" にしたときは、PIPECFG、PIPEMAXP および PIPEPERI レジスタの各ビットは、すべて "0" が読めます。書き込みは無効です。

25.2.27 パイプコンフィギュレーションレジスタ (PIPECFG)

アドレス 000A 0068h



ビット	シンボル	ビット名	機能	R/W
b3-b0	EPNUM[3:0]	エンドポイント番号ビット ^(注1)	選択パイプのエンドポイント番号を指定します。 0000bの設定は、未使用パイプを意味します	R/W
b4	DIR	転送方向指定ビット (注2、注3)	0:受信方向 1:送信方向	R/W
b6-b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b7	SHTNAK	トランスファ終了時のパイプ禁止ビット (注1)	0:トランスファ終了時にパイプの割り付けを継続 1:トランスファ終了時にパイプの割り付けを禁止	R/W
b8	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b9	DBLB	ダブルバッファモードビット ^(注2、注3)	0:シングルバッファ 1:ダブルバッファ	R/W
b10	BFRE	BRDY割り込み動作指定ビット (注2、注3)	0:データ送受信でBRDY割り込み 1:データ読み出し完了時にBRDY割り込み	R/W
b13-b11	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b15-b14	TYPE[1:0]	転送タイプビット (注1)	● パイプ1、2の場合 b15 b14	R/W

- 注1. TYPE[1:0] ビット、SHTNAK ビットおよびEPNUM[3:0] ビットの設定の変更は、PIPEnCTR.PID[1:0] = 00b (NAK) の状態のときに実施してください。選択パイプのPIPEnCTR.PID[1:0] ビットを"01b" (BUF) から"00b" (NAK) へ変更してから設定変更する場合には、PIPEnCTR.PBUSY = 0を確認してから変更してください。ただしUSBがPID[1:0] ビットを"00b" (NAK) に変更した場合には、ソフトウェアによる PBUSY フラグの確認は必要ありません。
- 注2. BFRE ビット、DBLB ビットおよびDIR ビットの設定の変更は、PIPEnCTR.PID[1:0] = 00b (NAK) およびポート選択レジスタの CURPIPE[3:0] ビットにパイプ未設定の状態のときに実施してください。選択パイプのPIPEnCTR.PID[1:0] ビットを"01b" (BUF) から"00b" (NAK) へ変更してから設定変更する場合には、PIPEnCTR.PBUSY フラグが"0"であることを確認してから変 更してください。ただし USB が PID[1:0] ビットを"00b" (NAK) に変更した場合には、ソフトウェアによる PBUSY フラグの確認 は必要ありません。
- 注3. 選択パイプを使用したUSB通信を行った後、BFRE ビット、DBLB ビットおよびDIR ビットの設定を変更する場合には、注2. の注意事項の状態に加え、ソフトウェアでPIPEnCTR.ACLRM ビットに"1"、"0"を連続して書き込み、選択パイプに割り付けられたFIFOバッファのクリアを実行してください。

PIPECFG レジスタは、パイプ 1~9 に対して、各パイプの転送タイプ、バッファメモリのアクセス方向、およびエンドポイント番号の指定、またシングルバッファかダブルバッファか、および転送終了時のパイプ動作を禁止するか否かの選択をするレジスタです。

EPNUM[3:0] ビット(エンドポイント番号ビット)

選択パイプのエンドポイント番号を指定します。 "0000b"の設定は、未使用パイプを意味します。

DIR ビットと EPNUM[3:0] ビットの設定の組み合わせが他のパイプの設定と重複しないように設定してください。(EPNUM[3:0] ビットが "0000b" の設定は重複可能です。)

DIR ビット(転送方向指定ビット)

選択パイプの転送方向を指定します。

ソフトウェアで DIR ビットを "0" にしている場合、USB は選択パイプを受信方向に、DIR ビットを "1" にしている場合、USB は選択パイプを送信方向に使用します。

SHTNAK ビット(トランスファ終了時のパイプ禁止ビット)

選択パイプが受信方向の場合に、トランスファ終了時に PID[1:0] ビットを "00b" (NAK) に変更するかどうかを指定します。

SHTNAK ビットは、選択パイプがパイプ 1~パイプ 5 であり、かつ、受信方向である場合に有効なビットです。

受信方向パイプに対してソフトウェアで SHTNAK ビットを "1" にしている場合、USB は、選択パイプに対しトランスファの終了を判定したときに選択パイプに対応する PIPEnCTR.PID[1:0] ビットを "00b" (NAK) に変更します。USB は、以下条件が満たされたときにトランスファ終了と判定します。

- ショートパケットデータ (Zero-Length パケットを含む) を正常に受信したとき
- トランザクションカウンタを使用し、トランザクションカウンタ分のパケットを正常受信したとき

DBLB ビット(ダブルバッファモードビット)

選択パイプが使用する FIFO バッファがシングルバッファかダブルバッファかを指定します。 DBLB ビットはパイプ $1 \sim 5$ 選択時に有効です。

BFRE ビット(BRDY 割り込み動作指定ビット)

USB から CPU への選択パイプに関する BRDY 割り込みの発行タイミングを指定します。

ソフトウェアで BFRE ビットを "1" にし、かつ選択パイプを受信方向で使用している場合、USB は、トランスファの終了を検出し、そのパケットを読み出し終えたときに BRDY 割り込みを発行します。

この設定でBRDY割り込みが発生したときには、ソフトウェアでポートコントロールレジスタのBCLR ビットに"I"を書く必要があります。BCLR ビットに"I"を書くまでは選択パイプに割り付けられたFIFO バッファは受信可能状態になりません。

ソフトウェアで BFRE ビットを "1" にし、かつ、選択パイプを送信方向で使用している場合、USB は BRDY 割り込みを発生させません。

詳細は、「25.3.3.1 BRDY割り込み」を参照してください。

TYPE[1:0] ビット(転送タイプビット)

PIPESEL.PIPESEL[3:0] ビットに指定したパイプ(選択パイプ)の転送タイプを指定します。 選択パイプを PID[1:0] = 01b (BUF) に設定する(選択したパイプを使用した USB 通信を開始する)前に、 TYPE[1:0] ビットを 00b 以外の値に設定してください。



25.2.28 パイプマックスパケットサイズレジスタ (PIPEMAXP)

アドレス 000A 006Ch



ビット	シンボル	ビット名	機能	R/W
b8-b0	MXPS[8:0]	MAXパケットサイズビット ^(注2)	 パイプ1、2: 1バイト (001h) ~256バイト (100h) パイプ3~5: 8バイト (008h)、16バイト (010h)、32バイト (020h)、64バイト (040h) ([8:7] ビットおよび[2:0]のビットはありません) パイプ6~9: 1バイト (001h) ~64バイト (040h) ([8:7] ビットのビットはありません) 	R/W
b11-b9	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b15-b12	DEVSEL[3:0]	デバイス選択ビット ^(注3)	b15 b12 0000:アドレス0000 0001:アドレス0001 0010:アドレス0010 0011:アドレス0011 0100:アドレス0100 0101:アドレス0101 上記以外は設定しないでください	R/W

- 注1. PIPESEL.PIPESEL[3:0]ビットでパイプを選択していないとき"0000h"、選択しているとき"0040h"です。
- 注2. MXPS[8:0] ビットの設定の変更は、PIPEnCTR.PID[1:0] = 00b (NAK) およびポート選択レジスタのCURPIPE[3:0] ビットにパイプ未設定の状態のときに実施してください。選択パイプのPIPEnCTR.PID[1:0] ビットを"01b" (BUF) から"00b" (NAK) へ変更してから設定変更する場合には、PIPEnCTR.PBUSY フラグが"0"であることを確認してから変更してください。ただしUSBがPID[1:0] ビットを"00b" (NAK) に変更した場合には、ソフトウェアによる PBUSY フラグの確認は必要ありません。
- 注3. DEVSEL[3:0] ビットの設定の変更は、PIPEnCTR.PID[1:0] = 00b (NAK)の状態のときに実施してください。選択パイプの PIPEnCTR.PID[1:0] ビットを "01b" (BUF) から "00b" (NAK) へ変更してから設定変更する場合には、PIPEnCTR.PBUSY フラグ が "0" であることを確認してから変更してください。ただしUSB が PID[1:0] ビットを "00b" (NAK) に変更した場合には、ソフト ウェアによる PBUSY フラグの確認は必要ありません。

PIPEMAXP レジスタは、パイプ $1 \sim 9$ に対して、マックスパケットサイズを指定するレジスタです。

MXPS[8:0] ビット(MAX パケットサイズビット)

選択パイプの最大データペイロード(マックスパケットサイズ)を指定します。

MXPS[8:0] ビットの設定は、転送タイプごとに USB 規格 2.0 に準拠した値を設定してください。ただし、パイプ 1、2 の最大値は "256" です。 MXPS[8:0] ビットが "000h" のとき、FIFO バッファへの書き込み、または PIPEnCTR.PID[1:0] ビットを "01b" (BUF) にしないでください。


DEVSEL[3:0] ビット(デバイス選択ビット)

ホストコントローラ機能選択時に、通信相手の周辺デバイスの USB デバイスアドレスを指定します。 DEVSEL[3:0] ビットの設定値に対応する DEVADDn $(n=0\sim5)$ レジスタの設定を行ったあとで、 DEVSEL[3:0] ビットを設定してください。例えば、DEVSEL[3:0] ビットを "0010b" にする場合、DEVADD2 アドレスの設定を行ってください。

ファンクションコントローラ機能を選択したときは、DEVSEL[3:0] ビットの値を "0000b" にしてください。

25.2.29 パイプ周期制御レジスタ (PIPEPERI)

アドレス 000A 006Eh



ビット	シンボル	ビット名	機能	R/W
b2-b0	IITV[2:0]	インターバルエラー検出間隔ビット (注 1)	選択パイプのインターバルエラー検出間隔をフレーム タイミングの2のn乗で指定してください。	R/W
b11-b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b12	IFIS	アイソクロナス IN バッファフラッシュ ビット	0 : バッファフラッシュしない 1 : バッファフラッシュする	R/W
b15-b13	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. IITV[2:0] ビットの設定の変更は、PIPEnCTR.PID[1:0] = 00b (NAK) の状態のときに実施してください。選択パイプの PIPEnCTR.PID[1:0] ビットを "01b" (BUF) から "00b" (NAK) へ変更してから設定変更する場合には、PIPEnCTR.PBUSY フラグ が "0" であることを確認してから変更してください。ただし USB が PID[1:0] ビットを "00b" (NAK) に変更した場合には、ソフト ウェアによる PBUSY フラグの確認は必要ありません。

PIPEPERI レジスタはパイプ $1\sim9$ に対して、アイソクロナス IN 転送時のインターバルエラーによって バッファフラッシュ機能を動作させるか否かの選択、およびインターバルエラーの検出間隔の設定をするレジスタです。

IITV[2:0] ビット(インターバルエラー検出間隔ビット)

IITV[2:0] ビットを設定し、USB 通信を行った後で別の値に変更する場合には、PID[1:0] = 00b (NAK) 設定 後 PIPEnCTR.ACLRM ビットを"1"にして、インターバルタイマの初期化を行ってください。

パイプ $3 \sim 5$ に対しては、IITV[2:0] ビットは存在しません。パイプ $3 \sim 5$ に対応する IITV[2:0] ビットの位置には "000b" を設定してください。

IFIS ビット(アイソクロナス IN バッファフラッシュビット)

PIPESEL.PIPESEL[3:0] ビットに指定したパイプ (選択パイプ) がアイソクロナス IN 転送の場合に、バッファフラッシュ有無を指定します。

ファンクションコントローラ機能選択時に、選択パイプの転送タイプがアイソクロナス、かつ転送方向が IN 転送の場合において、IITV[2:0] ビットに設定したインターバルごとのフレーム中に USB ホストから IN トークンを USB が受信しなかった場合に、USB が自動的に FIFO バッファをクリアする機能です。

ダブルバッファ設定時 (PIPECFG.DBLB ビットを"1"にしたとき) は、USB がクリアするのは古い方の1面分データのみです。

FIFO バッファクリアのタイミングは、IN トークンを受信するはずのフレーム直後の SOF パケット受信時です。また SOF パケットが破損した場合でも内部補完機能により SOF を受信すべきタイミングにクリアを行います。


ホストコントローラ機能選択時には、IITV[2:0] ビットを "000b" にしてください。

選択パイプの転送タイプがアイソクロナス以外の場合は、IITV[2:0] ビットを "000b" にしてください。

25.2.30 パイプ n コントロールレジスタ (PIPEnCTR) $(n = 1 \sim 9)$

• PIPEnCTR (n = 1 ~ 5)

アドレス PIPE1CTR 000A 0070h, PIPE2CTR 000A 0072h, PIPE3CTR 000A 0074h, PIPE4CTR 000A 0076h, PIPE5CTR 000A 0078h



ビット	シンボル	ビット名	機能	R/W
b1-b0	PID[1:0]	応答PIDビット	b1 b0 0 0: NAK応答 0 1: BUF応答(バッファ状態に従う) 1 0: STALL応答 1 1: STALL応答	R/W
b4-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b5	PBUSY	パイプビジーフラグ	0: 当該パイプはトランザクションで未使用 1: 当該パイプはトランザクションで使用	R
b6	SQMON	シーケンストグルビット確認フラグ	0 : DATA0 1 : DATA1	R
b7	SQSET	シーケンストグルビットセットビット (注2)	0:書き込み無効 1:DATA1指定	R/W (注1)
b8	SQCLR	シーケンストグルビットクリアビット (注2)	0:書き込み無効 1:DATAO指定	R/W (注1)
b9	ACLRM	自動バッファクリアモードビット (注 3)	0:禁止 1:許可(全バッファ初期化)	R/W
b10	ATREPM	自動応答モードビット ^(注2)	0:自動応答禁止 1:自動応答許可	R/W
b13-b11	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b14	INBUFM	送信バッファモニタフラグ	0:バッファメモリに送信可能データなし 1:バッファメモリに送信可能データあり	R
b15	BSTS	バッファステータスフラグ	0: CPUからのバッファアクセス不可能 1: CPUからのバッファアクセス可能	R

- 注1. 読むと"0"が読めます。
- 注2. ATREPM ビットの設定の変更およびSQCLR ビットまたはSQSET ビットへの"1"書き込みは、PID[1:0] = 00b (NAK)の状態のときに実施してください。選択パイプのPID[1:0] ビットを"01b" (BUF) から"01b" (NAK)へ変更してから設定する場合には、PBUSY フラグが"0"であることを確認してから変更してください。ただしUSBがPID[1:0] ビットを"01b" (NAK)に変更した場合には、ソフトウェアによるPBUSY フラグの確認は必要ありません。
- 注3. ACLRM ビットの設定の変更は、PID[1:0] = 00b (NAK) およびポート選択レジスタの CURPIPE[3:0] ビットにパイプ未設定の状態のときに実施してください。選択パイプの PID[1:0] ビットを"01b" (BUF) から"01b" (NAK) へ変更してから設定変更する場合には、PBUSY フラグが"0"であることを確認してから変更してください。ただし USB が PID[1:0] ビットを"01b" (NAK) に変更した場合には、ソフトウェアによる PBUSY フラグの確認は必要ありません。

PIPEnCTR レジスタの設定は、PIPESEL レジスタによるパイプ選択とは無関係に設定可能です。

PID[1:0] ビット(応答 PID ビット)

当該パイプの次回トランザクションにおける応答方法を指定します。

PID[1:0] ビットの初期値は "00b" (NAK) です。当該パイプで USB 転送を行う場合には PID[1:0] ビットを "01b" (BUF) に変更してください。PID[1:0] ビット設定値ごとの基本動作(通信パケットにエラーがない場合の動作) は表 25.6 および表 25.7 のとおりです。

当該パイプが USB 通信中であるときに、ソフトウェアで PID[1:0] ビットを "01b" (BUF) から "00b" (NAK) に変更する場合、"00b" (NAK) を書いた後、実際に当該パイプの USB 転送が NAK 状態に遷移したことを確認するために PBUSY フラグが "1" であることを確認してください。

以下の場合には USB が PID[1:0] ビットの値を変更します。

- 当該パイプが受信方向の場合、かつソフトウェアで選択パイプの PIPECFG.SHTNAK ビットを "1" にしている場合、USB がトランスファ終了を認識したときに、PID[1:0] = 00b (NAK) を表示します。
- 当該パイプに対し、MaxPacketSize を超えるペイロードのデータパケットを受信した場合、USB は PID[1:0] = 11b (STALL) を表示します。
- ファンクションコントローラ機能選択時に、USB バスリセットを検出した場合、USB は PID[1:0] = 00b (NAK) を表示します。
- ホストコントローラ機能選択時に、CRC エラーなどの受信エラーを 3 回連続で検出した場合には、USB は PID[1:0] = 00b (NAK) を表示します。
- ホストコントローラ機能選択時に、STALL ハンドシェイクを受信した場合、USB は PID[1:0] = 11b (STALL) を表示します。

PID[1:0] ビットの設定は以下の手順で行ってください。

- NAK (00b) 状態から STALL 状態にする場合には、"10b" を書いてください。
- BUF (01b) 状態から STALL 状態にする場合には、"11b" を書いてください。
- STALL (11b) 状態から NAK 状態にする場合には、一度 "10b" を書いてから "00b" を書いてください。
- STALL (11b) 状態から BUF 状態にする場合には、一度 NAK 状態にしてから "01b" を書いてください。
- STALL (10b) 状態から BUF 状態にする場合には、一度 "00b" を書いてから "01b" を書いてください。

PBUSY フラグ (パイプビジーフラグ)

当該パイプを現在トランザクションで使用中かどうかが表示されます。

USB は、当該パイプの USB トランザクションを開始したときに PBUSY フラグを "0" から "1" に変更します。ひとつのトランザクションが終了したときに PBUSY フラグを "1" から "0" に変更します。

ソフトウェアで PID[1:0] = 00b (NAK) を設定した後、PBUSY フラグを読み出すことにより、パイプ設定変更が可能になったかどうかを確認することができます。

詳細は「25.3.4.1 パイプコントロールレジスタの切り替え手順」を参照してください。

SQMON フラグ(シーケンストグルビット確認フラグ)

当該パイプの次回トランザクションにおけるシーケンストグルビット値が表示されます。

当該パイプの転送タイプがアイソクロナス転送以外の場合、トランザクションが正常処理すると USB は SQMON フラグをトグルさせます。ただし、受信方向転送時の DATA-PID 不一致発生時には、SQMON フラグをトグルさせません。

SQSET ビット(シーケンストグルビットセットビット)

当該パイプの次回トランザクションにおけるシーケンストグルビット値を DATA1 にセットするときに "1" を指定します。



ソフトウェアで SQSET ビットを "1" にすると USB は当該パイプのシーケンストグルビットの期待値を DATA1 に設定します。USB は、SOSET ビットを "0" にします。

SQCLR ビット(シーケンストグルビットクリアビット)

当該パイプの次回トランザクションにおけるシーケンストグルビット値を DATA0 にクリアするときに "1" を指定します。

ソフトウェアで **SQCLR** ビットを "1" にすると **USB** は当該パイプのシーケンストグルビットの期待値を **DATA**0 に設定します。**USB** は、**SQCLR** ビットを "0" にします。

ACLRM ビット(自動バッファクリアモードビット)

当該パイプの自動バッファクリアモードの禁止 / 許可を指定します。

当該パイプに割り付けた FIFO バッファの内容をすべて削除したい場合に、ACLRM ビットに "1"、"0" を連続して書いてください。

ACLRM ビットに "1"、"0" を連続して設定した場合に USB がクリアする内容と、当該項目のクリアが必要なケースについて表 25.8 に示します。

ATREPM ビット(自動応答モードビット)

当該パイプの自動応答禁止/許可を指定します。

ファンクションコントローラ機能選択時に、当該パイプの転送タイプをバルクに設定している場合、ATREPM ビットを "1" にすることが可能です。

ATREPM ビットを"1"にした場合、USB ホストからのトークンに対し USB は以下のように応答します。

(1) 当該パイプが Bulk-IN 転送 (PIPECFG.TYPE[1:0] ビットに "01b" かつ PIPECFG.DIR ビットに "1" を設定) の場合

ATREPM ビットが "1" かつ PID[1:0] = 01b (BUF) にしている場合、IN トークンに対して USB は Zero-Length パケットを送信します。

USB ホストからの ACK 受信のたびに(1 トランザクションは IN トークン受信 \rightarrow Zero Length パケット送信 \rightarrow ACK 受信)、USB はシーケンストグルビット(DATA-PID)の更新(トグル)を行います。

BRDY 割り込み、BEMP 割り込みは発生させません。

(2) 当該パイプが Bulk-OUT 転送 (PIPECFG.TYPE[1:0] ビットに "01b" かつ PIPECFG.DIR ビットに "0" を設定) の場合

ATREPM ビットが "1" かつ PID[1:0] = 01b (BUF) にしている場合、OUT トークンに対して USB は NAK 応答を行い、NRDY 割り込みを発生させます。

ATREPM ビットを "1" にして USB 通信を行う場合、FIFO バッファは空の状態で設定を行ってください。 ATREPM ビットを "1" にして USB 通信を行っている期間は FIFO バッファへの書き込みを行わないでください。

当該パイプの転送タイプがアイソクロナス転送の場合、ATREPM ビットは"0"にしてください。 ホストコントローラ機能選択時には、ATREPM ビットは"0"を書いてください。

INBUFM フラグ(送信バッファモニタフラグ)

当該パイプが送信方向の場合に、当該パイプの FIFO バッファステータスが表示されます。

当該パイプを送信方向 (PIPECFG.DIR ビットが "1") に設定している場合に、CPU または DTC が少なくとも 1 面分のデータを FIFO バッファに書き込み完了したときに、USB は INBUFM フラグを "1" にします。

書き込みが完了している面の FIFO バッファ上のデータを USB がすべて送信完了したときに、USB は INBUFM フラグを "0" にします。ダブルバッファ使用時(PIPECFG.DBLB ビットが "1")には、USB が 2 面 分のデータを送信完了しかつ CPU または DTC が 1 面分のデータ書き込みを完了していないときに、 INBUFM フラグを "0" にします。



当該パイプを受信方向(PIPECFG.DIR ビットが "0") に設定している場合には、INBUFM フラグは BSTS フラグと同じ値を示します。

BSTS フラグ(バッファステータスフラグ)

当該パイプの FIFO バッファステータスが表示されます。

BSTS フラグの意味は、PIPECFG.DIR ビット、PIPECFG.BFRE ビット、および DnFIFOSEL.DCLRM ビットの設定値により表 25.9 に示すように異なります。

表25.6 PID[1:0]ビットによるUSBの動作一覧(ホストコントローラ機能選択時)

PID[1:0] ビット	転送タイプ	転送方向 (DIR ビット)	USBの動作
"00b" (NAK)	設定値に依存しない	設定値に依存しない	トークンを発行しない
"01b" (BUF)	バルク または インタラプト	設定値に依存しない	DVSTCTR0.UACTビットが"1"で、かつ当該パイプに対応するFIFO バッファが送受信可能な状態ならばトークンを発行する DVSTCTR0.UACTビットが"0"である、または送受信可能でなけれ ばトークンを発行しない
	アイソクロナス	設定値に依存しない	当該パイプに対応するFIFOバッファの状態にかかわらずトークン を発行する
"10b" (STALL) または "11b" (STALL)	設定値に依存しない	設定値に依存しない	トークンを発行しない

表25.7 PID[1:0]ビットによるUSBの動作一覧(ファンクションコントローラ機能選択時)

PID[1:0] ビット	転送タイプ	転送方向 (DIR ビット)	USBの動作
"00b" (NAK)	バルク、または インタラプト	設定値に依存しない	USBホストからのトークンにNAK応答を行う
	アイソクロナス	設定値に依存しない	USBホストからのトークンに無応答を行う
"01b" (BUF)	バルク	受信方向 (DIR ビットが"0")	USBホストからのOUTトークンに対し、当該パイプに対応する FIFOバッファが受信可能な状態ならばデータを受信しACK応答 を行う。受信可能な状態でなければNAK応答を行う
	インタラプト	受信方向 (DIR ビットが"0")	USBホストからのOUTトークンに対し、当該パイプに対応する FIFOバッファが受信可能な状態ならばデータを受信しACK応答 を行う。受信可能な状態でなければNAK応答を行う
	バルク、または インタラプト	送信方向 (DIR ビットが"1")	対応するFIFOバッファが送信可能な状態ならばUSBホストからのトークンに対しデータを送信する。送信可能でなければNAK 応答を行う
	アイソクロナス	受信方向 (DIR ビットが"0")	USBホストからのOUTトークンに対し、当該パイプに対応する FIFOバッファが受信可能な状態ならばデータを受信する。受信 可能な状態でなければデータを破棄する
		送信方向 (DIR ビットが"1")	対応するFIFOバッファが送信可能な状態ならばUSBホストからのトークンに対しデータを送信する。送信可能でなければZero- Lengthパケットを送信する
"10b" (STALL) または	バルク、または インタラプト	設定値に依存しない	USBホストからのトークンにSTALL応答を行う
"11b" (STALL)	アイソクロナス	設定値に依存しない	USBホストからのトークンに無応答を行う

表 25.8 ACLRM = 1 設定時に USB がクリアする内容

番号	ACLRM ビット操作によるクリア内容	クリアが必要なケース
1	当該パイプに割り付けたFIFOバッファのすべての内容(ダブ ルバッファ設定時はFIFOバッファを2面ともクリア)	パイプの初期化をしたい場合
2	当該パイプの転送タイプがアイソクロナス転送の場合、イン ターバルカウント値	インターバルカウント値のリセットを行いたい場合
3	PIPECFG.BFREビットに関する内部フラグ	PIPECFG.BFRE ビットの設定値変更時
4	FIFOバッファトグル制御	PIPECFG.DBLB ビットの設定値変更時
5	トランザクションカウントに関する内部フラグ	トランザクションカウント機能の強制終了実行時

表 25.9 BSTS フラグの動作

DIR ビット	BFRE ビット	DCLRM ビット	BSTS フラグの機能
0	0	0	FIFOバッファからの受信データの読み出しが可能になったときに"1"になり、データの読み出しが完了したときに"0"になります
		1	この組み合わせは設定しないでください
	1	0	FIFOバッファからの受信データの読み出しが可能になったときに"1"になり、データの読み出しが完了した後でソフトウェアでポートコントロールレジスタのBCLRビットに"1"を書いたときに"0"になります
		1	FIFOバッファからの受信データの読み出しが可能になったときに"1"になり、データの読み出しが完了したときに"0"になります
1	0	0	FIFOバッファへの送信データの書き込みが可能になったときに"1"になり、データの書き 込みが完了したときに"0"になります
		1	この組み合わせは設定しないでください
	1	0	この組み合わせは設定しないでください
		1	この組み合わせは設定しないでください

• PIPEnCTR (n = 6 ~ 9)

アドレス PIPE6CTR 000A 007Ah, PIPE7CTR 000A 007Ch, PIPE8CTR 000A 007Eh, PIPE9CTR 000A 0080h

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	BSTS	ı	_	_	_	_	ACLRM	SQCLR	SQSET	SQMO N	PBUSY	_	1	1	PID	[1:0]
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	PID[1:0]	応答PIDビット	b1 b0 0 0: NAK応答 0 1: BUF応答(バッファ状態に従う) 1 0: STALL応答 1 1: STALL応答	R/W
b4-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b5	PBUSY	パイプビジーフラグ	0:当該パイプをUSBバスにて未使用 1:当該パイプはUSBバスにて使用	R
b6	SQMON	シーケンストグルビット確認フラ グ	0 : DATA0 1 : DATA1	R
b7	SQSET	シーケンストグルビットセット ビット ^(注2)	0:無効 1:DATA1指定	R/W (注1)
b8	SQCLR	シーケンストグルビットクリア ビット ^(注2)	0:無効 1:DATA0指定	R/W (注1)
b9	ACLRM	自動バッファクリアモードビット (注2、注3)	0:自動バッファクリアモード禁止 1:自動バッファクリアモード許可(全バッファ初期化)	R/W
b14-b10	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b15	BSTS	バッファステータスフラグ	0:バッファアクセス不可能 1:バッファアクセス可能	R

- 注1. 読むと"0"が読めます。"1"のみ書けます。
- 注2. SQCLR ビットまたはSQSET ビットへの"1"書き込みは、PID[1:0] = 00b (NAK)の状態のときに実施してください。選択パイプのPID[1:0] ビットを"01b" (BUF)から"00b" (NAK)へ変更してから設定する場合には、PBUSY フラグが"0"であることを確認してから変更してください。ただしUSBがPID[1:0] ビットを"00b" (NAK) に変更した場合には、ソフトウェアによるPBUSY フラグの確認は必要ありません。
- 注3. ACLRM ビットの設定の変更は、PID[1:0] = 00b (NAK) およびポート選択レジスタの CURPIPE[3:0] ビットにパイプ未設定の状態のときに実施してください。選択パイプの PID[1:0] ビットを "01b" (BUF) から "00b" (NAK) へ変更してから設定変更する場合には、PBUSY フラグが "0" であることを確認してから変更してください。ただし USB が PID[1:0] ビットを "00b" (NAK) に変更した場合には、ソフトウェアによる PBUSY フラグの確認は必要ありません。

PID[1:0] ビット(応答 PID ビット)

当該パイプの次回トランザクションにおける応答方法を指定します。

PID[1:0] ビットの初期値は "00b" (NAK) です。当該パイプで USB 転送を行う場合には PID[1:0] ビットを "01b" (BUF) に変更してください。PID[1:0] ビットの設定値ごとの基本動作(通信パケットにエラーがない 場合の動作)は表 25.6 および表 25.7 のとおりです。

当該パイプが USB 通信中であるときに、ソフトウェアで PID[1:0] ビットを "01b" (BUF) から "00b" (NAK) に変更する場合、"00b" (NAK) を書き込んだ後、実際に当該パイプの USB 転送が NAK 状態に遷移したことを確認するために PBUSY フラグが "1" であることを確認してください。

以下の場合には USB が PID[1:0] ビットの値を変更します。

- 当該パイプに対し、MaxPacketSize を超えるペイロードのデータパケットを受信した場合、USB は PID[1:0] = 11b (STALL) を表示します。
- ファンクションコントローラ機能選択時に、USB バスリセットを検出した場合、USB は PID[1:0] = 00b (NAK) を表示します。
- ホストコントローラ機能選択時に、CRC エラーなどの受信エラーを3回連続で検出した場合には、USB



は PID[1:0] = 00b (NAK) を表示します。

• ホストコントローラ機能選択時に、STALL ハンドシェイクを受信した場合、USB は PID[1:0] = 11b (STALL) を表示します。

PID[1:0] ビットの設定は以下の手順で行ってください。

- NAK (00b) 状態から STALL 状態にする場合には、"10b" を書いてください。
- BUF (01b) 状態から STALL 状態にする場合には、"11b" を書いてください。
- STALL (11b) 状態から NAK 状態にする場合には、一度 "10b" を書いてから "00b" を書いてください。
- STALL (11b) 状態から BUF 状態にする場合には、一度 NAK 状態にしてから "01b" を書いてください。
- STALL (10b) 状態から BUF 状態にする場合には、一度 "00b" を書いてから "01b" を書いてください。

PBUSY フラグ (パイプビジーフラグ)

当該パイプを現在 USB バスで使用中かどうかが表示されます。

USB は、当該パイプの USB トランザクションを開始したときに PBUSY フラグを "0" から "1" に変更します。ひとつのトランザクションが終了したときに PBUSY フラグを "1" から "0" に変更します。

ソフトウェアで PID[1:0] = 00b (NAK) を設定した後、PBUSY フラグを読むことにより、パイプ設定変更が可能になったかどうかを確認することができます。

SQMON フラグ(シーケンストグルビット確認フラグ)

当該パイプの次回トランザクションにおけるシーケンストグルビットの期待値が表示されます。 トランザクションが正常処理すると USB は SQMON フラグをトグルさせます。ただし、受信方向転送時の DATA-PID 不一致発生時には、SQMON フラグをトグルさせません。

SQSET ビット(シーケンストグルビットセットビット)

当該パイプの次回トランザクションにおけるシーケンストグルビットの期待値を DATA1 にセットするときに "1" を指定します。

ソフトウェアで SQSET ビットを "1" にすると USB は当該パイプのシーケンストグルビットの期待値を DATA1 に設定します。USB は、SQSET ビットを "0" にします。

SQCLR ビット(シーケンストグルビットクリアビット)

当該パイプの次回トランザクションにおけるシーケンストグルビットの期待値を DATA0 にクリアするときに "1" を指定します。

ソフトウェアで SQCLR ビットを "1" にすると USB は当該パイプのシーケンストグルビットの期待値を DATA0 に設定します。USB は、SQCLR ビットを "0" にします。

ACLRM ビット(自動パッファクリアモードビット)

当該パイプの自動バッファクリアモードの禁止/許可を指定します。

当該パイプに割り付けた FIFO バッファの内容をすべて削除したい場合に、ACLRM ビットに "1"、"0" を連続して書いてください。

ACLRM ビットに "1"、"0" を連続して設定した場合に USB がクリアする内容と、当該項目のクリアが必要なケースについて表 25.10 に示します。



BSTS フラグ(バッファステータスフラグ)

当該パイプの FIFO バッファステータスが表示されます。

BSTS フラグの意味は、PIPECFG.DIR ビット、PIPECFG.BFRE ビット、および DnFIFOSEL.DCLRM ビットの設定値により表 25.9 に示すように異なります。

表25.10 ACLRMビットを"1"にしたときにUSBがクリアする内容

番号	ACLRM ビット操作によるクリア内容	クリアが必要なケース
1	選択パイプに割り付けたFIFOバッファのすべての内容	パイプの初期化をしたい場合
2	ホストコントローラ機能選択時、選択パイプの転送タイプが インタラプト転送の場合、インターバルカウント値	インターバルカウント値のリセットを行いたい場合
3	PIPECFG.BFRE ビットに関する内部フラグ	PIPECFG.BFRE ビットの設定値変更時
4	トランザクションカウントに関する内部フラグ	トランザクションカウント機能の強制終了実行時

25.2.31 \mathcal{N}

アドレス PIPE1TRE 000A 0090h, PIPE2TRE 000A 0094h, PIPE3TRE 000A 0098h, PIPE4TRE 000A 009Ch, PIPE5TRE 000A 00A0h

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0	_
	_	_	_	_	_	_	TRENB	TRCLR	_	_	_	_	_	_	_	_	
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	

ビット	シンボル	ビット名	機能	R/W
b7-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b8	TRCLR	トランザクションカウンタクリアビッ ト	0:無効 1:カレントカウンタクリア	R/W
b9	TRENB	トランザクションカウンタ許可ビット	0:トランザクションカウンタ機能無効 1:トランザクションカウンタ機能有効	R/W
b15-b10	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注. PIPEnTRE レジスタの各ビットの変更は、PID[1:0] = 00b (NAK)時に実施してください。 対応するパイプのPIPEnCTR.PID[1:0] ビットを"01b" (BUF) から"00b" (NAK)へ変更したあとで各ビットの設定値を変更する場合には、PIPEnCTR.PBUSY フラグが"0"であることを確認してから各ビットを変更してください。ただし、USBがPID[1:0] ビットを"00b" (NAK)に変更した場合には、ソフトウェアによる PBUSY フラグの確認は必要ありません。

TRCLR ビット(トランザクションカウンタクリアビット)

当該パイプに対応するトランザクションカウンタの現在のカウント値をクリアし、TRCLR ビットを"0" にします。

TRENB ビット(トランザクションカウンタ許可ビット)

トランザクションカウンタ無効/有効を指定します。

受信パイプに対して、ソフトウェアで PIPEnTRN.TRNCNT[15:0] ビットに総パケット数を設定した後で TRENB ビットを "1" にすると、USB は TRNCNT[15:0] ビットの設定値と同数のパケット受信を終了したときに以下の制御を行います。

- PIPECFG.SHTNAK ビットが"1"のとき、TRNCNT[15:0] ビットの設定値と同数のパケット受信を終了時点で対応するパイプの PIPEnCTR.PID[1:0] ビットを "00b" (NAK) に変更します。
- PIPECFG.BFRE ビットが"1"のとき、TRNCNT[15:0] ビットの設定値と同数のパケット受信し最後のデータを読み出し終えたときに、BRDY 割り込みをアサートします


送信パイプについては、TRENB ビットを"0"にしてください。

トランザクションカウント機能を使用しない場合は、TRENBビットを"0"にしてください。

トランザクションカウント機能を使用する場合、TRENB ビットを "1" にする前に TRNCNT[15:0] ビットの設定を行ってください。また、トランザクションカウントの対象となる最初のパケットを受信する前に TRENB ビットを "1" にしてください。

25.2.32 パイプ n トランザクションカウンタレジスタ (PIPEnTRN) $(n = 1 \sim 5)$

אר PIPE1TRN 000A 0092h, PIPE2TRN 000A 0096h, PIPE3TRN 000A 009Ah, PIPE4TRN 000A 009Eh, PIPE5TRN 000A 00A2h



ビット	シンボル	ビット名	機能	R/W
b15-b0	TRNCNT[15:0]	トランザクションカウンタビット	 レジスタ書き込み時: 当該PIPEが受信すべき総パケット数(トランザクション回数)を設定します レジスタ読み出し時: PIPEnTRE.TRENBビットが"0"の場合は、設定したトランザクション回数が表示されます。 PIPEnTRE.TRENBビットが"1"の場合は、カウント中のトランザクション回数が表示されます 	R/W

PIPEnTRN レジスタは、USB バスリセットで設定値が保持されます。

TRNCNT[15:0] ビット(トランザクションカウンタビット)

USBは、受信時の状態が以下のすべて満たしたときにTRNCNT[15:0] ビットを1インクリメントします。

- PIPEnTRE.TRENB ビットが "1" である
- パケット受信時に (TRNCNT[15:0] 設定値≠現在のカウント値 +1) である
- 受信したパケットのペイロードが PIPEMAXP.MXPS[8:0] ビットへの設定値と一致した

USB は、以下のいずれかの条件が満たされたときに TRNCNT[15:0] ビットの表示を "0" にします。

- (1) 以下の条件がすべて満たされたとき
- PIPEnTRE.TRENB ビットが"1"である
- パケット受信時に (TRNCNT[15:0] 設定値 = 現在のカウント値 +1) である
- 受信したパケットのペイロードが PIPEMAXP.MXPS[8:0] ビットへの設定値と一致した
- (2) 以下条件がすべて満たされたとき
- PIPEnTRE.TRENB ビットが"1"である
- ショートパケットを受信した
- (3) 以下の条件がすべて満たされたとき
 - PIPEnTRE.TRENB ビットが"1"である
- ソフトウェアで PIPEnTRE.TRCLR ビットを "1" にした

送信パイプついては、TRNCNT[15:0] ビットを "0" にしてください。

トランザクションカウント機能を使用しない場合は、TRNCNT[15:0] ビットを "0" にしてください。 TRNCNT[15:0] ビットのトランザクション回数の設定は、PIPEnTRE.TRENB ビットが "0" のときのみ 可能です。また、トランザクション回数設定値を変更する場合には、開始(PIPEnTRE.TRENB ビットが "1")前に PIPEnTRE.TRCLR ビットに "1" を書いてください(カレントカウンタ値のクリア)。



25.2.33 デバイスアドレス n コンフィギュレーションレジスタ (DEVADDn) $(n = 0 \sim 5)$

アドレス DEVADD0 000A 00D0h, DEVADD1 000A 00D2h, DEVADD2 000A 00D4h, DEVADD3 000A 00D6h, DEVADD4 000A 00D8h, DEVADD5 000A 00DAh



ビット	シンボル	ビット名	機能	R/W
b5-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b7-b6	USBSPD[1:0]	通信対象デバイスの転送速度ビット	b7 b6 0 0 : DEVADDn レジスタ未使用 0 1 : ロースピード 1 0 : フルスピード 1 1 : 設定しないでください	R/W
b15-b8	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

DEVADDn レジスタは、パイプ $0 \sim 9$ に対して、通信対象の周辺デバイスが接続されている通信速度を指定するレジスタです。

ホストコントローラ機能選択時、各パイプに対する通信を開始する前に、DEVADDn レジスタの各ビットを設定してください。

DEVADDn レジスタの各ビットの変更は、各ビットの設定を使用している有効なパイプが存在しないときに行ってください。有効なパイプとは以下両方の条件を満たしているパイプです。

- DEVSEL[3:0] ビットの設定が、DEVADDn レジスタを指定している
- 選択パイプの PID[1:0] ビットに "01b" (BUF) を設定しているとき、または選択パイプが DCP であり DCPCTR.SUREQ ビットが "1" になっている

USBSPD[1:0] ビット(通信対象デバイスの転送速度ビット)

通信対象の周辺デバイスの USB 転送速度を設定します。


ロースピードデバイスが接続されたときには、"01b" にしてしてください。フルスピードデバイスに対しては "10b" にしてください。

ホストコントローラ機能選択時、USB は、USBSPD[1:0] ビットの設定値を参照してパケットを生成します。

ファンクションコントローラ機能選択時、"00b" にしてください。

25.2.34 USB モジュール制御レジスタ (USBMC)

アドレス 000A 00CCh



ビット	シンボル	ビット名	機能	R/W
b0	VDDUSBE	USB電源回路 ON/OFF制御ビット	0: USB電源回路はOFF 1: USB電源回路はON	R/W
b1	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b15-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

VDDUSBE ビット(USB 電源回路 ON/OFF 制御ビット)

USB 電源回路では、バッテリチャージ用の基準電圧を生成しています。バッテリチャージ機能を使用するときに"1"を設定してください。

25.2.35 BC コントロールレジスタ 0 (USBBCCTRL0)

アドレス 000A 00B0h

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0	
		ı	ı				PDDET STS0	CHGDE TSTS0		_	VDMS RCE0	IDPSIN KE0	VDPSR CE0	IDMSIN KE0	IDPSR CE0	RPDM E0	
リセット後の値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	

ビット	シンボル	ビット名	機能	R/W
b0	RPDME0	D-端子プルダウン制御ビット	0 : プルダウンOFF 1 : プルダウンON	R/W
b1	IDPSRCE0	D+端子IDPSRC出力制御ビット	0:停止 1:10uA出力	R/W
b2	IDMSINKE0	D-端子0.6V入力検知(コンパレータ &シンク)制御ビット	0:検知OFF 1:検知ON(コンパレータ&シンク電流ON)	R/W
b3	VDPSRCE0	D+端子VDPSRC(0.6V)出力制御 ビット	0:停止 1:0.6V出力	R/W
b4	IDPSINKE0	D+端子0.6V入力検知(コンパレータ &シンク)制御ビット	0:検知OFF 1:検知ON(コンパレータ&シンク電流ON)	R/W
b5	VDMSRCE0	D-端子VDMSRC(0.6V)出力制御 ビット	0:停止 1:0.6V出力	R/W
b6	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b7	BATCHGE0	BC(バッテリーチャージャ)機能Ch0 全般の許可制御ビット	0:禁止 1:許可	R/W
b8	CHGDETSTS0	D-端子0.6V入力検知ステータスフラ グ ^(注1)	0:未検知 1:検知	R
b9	PDDETSTS0	D+端子0.6V入力検知ステータスフラ グ ^(注2)	0:未検知 1:検知	R
b15-b10	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. IDMSINKE0 = 1のとき有効 注2. IDPSINKE0 = 1のとき有効

RPDME0 ビット(D- 端子プルダウン制御ビット)

バッテリチャージ機能を使用するときに"1"を設定して、D-端子プルダウン制御してください。

IDPSRCE0 ビット (D+ 端子 IDPSRC 出力制御ビット)

本ビットに"1"を設定していれば、ファンクションコントローラ機能選択時、データ端子接続検知した際に電流出力許可を実施し、D+端子をプルアップします。

IDMSINKE0 ビット(D-端子 0.6V 入力検知(コンパレータ&シンク)制御ビット)

本ビットに"1"を設定していれば、ファンクションコントローラ機能選択時、Primary Detection 時にホスト側より D- に出力される VDMSRC(0.6V)の接続検知、もしくはファンクション側より D+ に出力される VDPSRC(0.6V)がホスト経由でファンクション側の D- に接続されていることの検知を許可します。

VDPSRCE0 ビット(D+ 端子 VDPSRC(0.6V) 出力制御ビット)

本ビットに"1"を設定していれば、ファンクションコントローラ機能選択時、Primary Detection 時に出力許可を実施し、D+ に VDPSRC(0.6V)を電圧印加します。



IDPSINKE0 ビット(D+端子 0.6V 入力検知(コンパレータ&シンク)制御ビット)

本ビットに "1" を設定していれば、ファンクションコントローラ機能選択時、Secondary Detection 時に ファンクション側より D- に出力される VDMSRC(0.6V)がホスト経由でファンクション側の D+ に接続されていること(DCP)の検知を許可します。またホストコントローラ機能選択時、Primary Detection 時に ファンクション側より D+ に出力される VDPSRC(0.6V)の接続検知を許可します。

VDMSRCE0 ビット(D-端子 VDMSRC(0.6V) 出力制御ビット)

本ビットに"1"を設定していれば、ファンクションコントローラ機能選択時、Secondary Detection 時に出力許可を実施し、D- に VDMSRC(0.6V)を電圧印加します。またホストコントローラ機能選択時、Primary Detection 時に出力許可を実施し、D- に VDMSRC(0.6V)を電圧印加します。

CHGDETSTS0 フラグ (D-端子 0.6V 入力検知ステータスフラグ)

ファンクションコントローラ機能選択時、Primary Detection 時にホスト側より D- に出力される VDMSRC (0.6V) の接続検知、もしくはファンクション側より D+ に出力される VDPSRC (0.6V) がホスト経由でファンクション側の D- に接続されていることを検知した場合、本フラグが "1" にセットされます。

PDDETSTS0 フラグ (D+ 端子 0.6V 入力検知ステータスフラグ)

ファンクションコントローラ機能選択時、Secondary Detection 時にファンクション側より D- に出力される VDMSRC(0.6V)がホスト経由でファンクション側の D+ に接続されている(DCP)ことを検知した場合、本ビットが "1" にセットされます。

ホストコントローラ機能選択時、Primary Detection 時にファンクション側より D+ に出力される VDPSRC (0.6V) の接続検知した場合、本フラグが "1" にセットされます。

25.3 動作説明

25.3.1 システム制御

USB の初期設定に必要なレジスタの設定および消費電力制御を行うために必要なレジスタについて説明します。

25.3.1.1 USB 関連レジスタの設定

USB へのクロック供給が開始された(SYSCFG.SCKE ビットが"1")状態で、SYSCFG.USBE ビットを"1" にすることにより、動作が許可され、USB は動作を開始します。

25.3.1.2 コントローラ機能の選択設定

USB は、ホストコントローラ機能またはファンクションコントローラ機能を選択することができます。コントローラ機能の選択は、SYSCFG.DCFM ビットで行います。ただし、DCFM ビットの設定は、リセット解除直後の初期設定時、または D+ のプルアップと D+/D- のプルダウンがともに禁止(SYSCFG.DPRPU = 0 かつ DRPD=0)のときに行ってください。

25.3.1.3 USB データバス抵抗制御

USB は、D+/D-のプルアップ抵抗およびプルダウン抵抗を内蔵しています。SYSCFG.DPRPU、SYSCFG.DRPD ビットの設定によりプルアップ、プルダウンを設定してください。

ファンクションコントローラ機能選択時は、USBホストへの接続を認識したあとで、SYSCFG.DPRPUビットを"1"に設定し、D+(フルスピード時)/D-(ロースピード時)をプルアップしてください。

また、PC と通信中に SYSCFG.DPRPU ビットに "0" を設定した場合は、USB データラインのプルアップ抵抗を無効にするので、USB ホストにデバイス切断を通知することができます。

ホストコントローラ機能選択時は、SYSCFG.DRPD ビットを"1"に設定し、D+/D- をプルダウンしてください。

表 25.11 USB データバス抵抗制御

	設定内容		USBデータバス抵抗制御			
DRPD	DPRPU	DMRPU	D–	D+	Remarks	
0	0	0	Open	Open	未使用時	
0	1	0	Open	Pull-Up	ファンクションコントローラ (フルスピード) として動作させる 場合	
0	0	1	Pull-Up	Open	ファンクションコントローラ (ロースピード) として動作させる 場合	
1	1 0 0		Pull-Down	Pull-Down	ホストコントローラとして動作させる場合	
	上記以外		_		設定禁止	

25.3.1.4 USB 外部接続回路例

図 25.2 にセルフパワード時の USB コネクタの OTG 接続例を示します。

USB は、D+信号のプルアップ抵抗とD+、D-信号のプルダウン抵抗を制御します。SYSCFGDPRPU ビット、SYSCFGDRPD ビットの設定により、各信号のプルアップ、プルダウンを設定してください。

なお、ファンクションコントローラ機能を選択し、ホストコントローラと通信中に DPRPU ビットに "0" を設定した場合は、USB データラインのプルアップ抵抗を無効にするので、USB ホストにデバイスの切断を通知することができます。




図 25.2 セルフパワード時の USB コネクタの OTG 接続例

図 25.3 にセルフパワード時の USB コネクタのファンクション接続例を示します。




図 25.3 セルフパワード時の USB コネクタのファンクション接続例

図 25.4 に Battery Charging Specification Revision 1.2 対応時の USB コネクタのファンクション接続例を示します。




図 25.4 Battery Charging Specification Rev.1.2 対応時の USB コネクタのファンクション接続例

図 25.5 に USB コネクタのホスト接続例を示します。




図 25.5 USB コネクタのホスト接続例

図 25.6 にバスパワード時の USB コネクタのファンクション接続例を示します。




図 25.6 バスパワード時の USB コネクタのファンクション接続例

本章に記載した各外部回路例は、概略回路であり、すべてのシステムにおいて動作保証するものではありません。

25.3.2 割り込み要因

表 25.12 に USB の割り込み要因一覧を示します。

これらの割り込み発生条件が成立し、対応する割り込み許可レジスタにて割り込み出力許可に設定されているとき、USB は割り込みコントローラ (ICU) に対して USB 割り込み要求を発行し、USB 割り込みが発生します。

表25.12 割り込み要因一覧

設定する ビット	名称	割り込み要因	発生する機能	ステータス フラグ
VBINT	VBUS割り込み	● USB0_VBUS入力端子の状態変化を検出したとき(Low→High、 High→Lowの両方の変化)	ホスト/ ファンクション ^(注1)	INTSTS0. VBSTS
RESM	レジューム割り込 み	サスペンド状態においてUSBバスの状態変化を検出したとき (J-State→K-StateまたはJ-State→SE0)	ファンクション	_
SOFR	フレーム番号更新 割り込み	[ホストコントローラ機能選択時]● フレーム番号の異なるSOFパケットを送信したとき[ファンクションコントローラ機能選択時]● フレーム番号の異なるSOFパケットを受信したとき	ホスト/ ファンクション	_
DVST	デバイスステート 遷移割り込み	● デバイスステートの遷移を検出したとき(以下) USBバスリセット検出 サスペンド状態検出 SET_ADDRESS リクエストの受信 SET_CONFIGURATION リクエストの受信	ファンクション	INTSTS0. DVSQ[2:0]
CTRT	コントロール転送 ステージ遷移割り 込み	 ■ コントロール転送のステージ遷移を検出したとき(以下)セットアップステージ完了コントロールライト転送ステータスステージ遷移コントロールリード転送ステータスステージ遷移コントロール転送完了コントロール転送シーケンスエラー発生 	ファンクション	INTSTS0. CTSQ[2:0]
BEMP	バッファエンプ ティ割り込み	・ バッファメモリ中の全データを送信してバッファが空になったとき・ マックスパケットサイズを超えたパケットを受信したとき	ホスト/ ファンクション	BEMPSTS. PIPEnBEMP
NRDY	バッファノット レディ割り込み	 [ホストコントローラ機能選択時] 発行したトークンに対して周辺デバイス側からのSTALLを受信したとき 発行したトークンに対して周辺デバイス側からの応答を正しく受信できなかったとき (無応答が3回連続、またはパケット受信エラーが3回連続) アイソクロナス転送時にオーバラン/アンダランが発生したとき [ファンクションコントローラ機能選択時] PID[1:0] = 01b (BUF) を設定しているときに、INトークン/OUTトークンに対してNAKを応答したとき アイソクロナス転送でデータ受信時にCRCエラー、ビットスタッフィングエラーが発生したとき アイソクロナス転送でデータ受信時にオーバラン/アンダランが発生したとき 	ホスト/ ファンクション	NRDYSTS. PIPEnNRDY
BRDY	バッファレディ 割り込み	 ● バッファがレディ(リードまたはライト可能状態)になったとき 	ホスト/ ファンクション	BRDYSTS. PIPEnBRDY
OVRCR	オーバカレント変 化割り込み	USB0_OVRCURA およびUSB0_OVRCURB入力端子の状態変化を検出したとき(Low→High、High→Lowの両方の変化)	ホスト	INTSTS1. OVRCR
BCHG	バス変化割り込み	● USBバスステートの変化を検出したとき	ホスト/ ファンクション	SYSSTS0. LNST[1:0]
DTCH	フルスピード動作 時切断検出	● フルスピード動作時周辺デバイスの切断を検出したとき	ホスト	DVSTCTR0. RHST[2:0]
ATTCH	デバイス接続検出	● USBバスステートが2.5 µs連続したJ-STATE、または2.5 µs連続した K-STATE を検出したとき。周辺デバイスの接続検出に使用可能。	ホスト	_
EOFERR	EOFエラー検出	● 周辺デバイスのEOFェラーを検出	ホスト	_
SACK	SETUP正常	● セットアップトランザクションの正常応答(ACK)を受信したとき	ホスト	_
SIGN	SETUPエラー	● セットアップトランザクションのエラー (無応答またはACKパケット破損) を3回連続で検出したとき	ホスト	_
PDDETINT0	PortableDevice検 知割り込み	● PortableDeviceの接続を検知したとき	ホスト	INTSTS1. PDDETINT0

注1. 本割り込みは、ホスト機能時も発生しますが、通常ホスト機能時には使用しません。



図 25.7 に USB の割り込み関連図を示します。




図 25.7 USB 割り込みの関連図

表 25.13 に USB の割り込み一覧を示します。

表 25.13 USB の割り込み一覧

割り込み名称	割り込みステータスフラグ	DTCの起動	優先順位
D0FIFO	DTC転送要求0	可能	高
D1FIFO	DTC転送要求1	可能	↑
USBI	VBUS割り込み、レジューム割り込み、フレーム番号更新割り込み、デバイスステート遷移割り込み、コントロール転送ステージ遷移割り込み、バッファエンプティ割り込み、バッファノットレディ割り込み、バッファレディ割り込み、オーバカレント変化割り込み、バス変化割り込み、フルスピード動作時切断検出、デバイス接続検出、EOFエラー検出、SETUP正常、SETUPエラー、PortableDevice 検知割り込み	不可能	低
USBR	VBUS割り込み、レジューム割り込み、オーバカレント変化割り込み、 バス変化割り込み、PortableDevice 検知割り込み	不可能	_

25.3.3 割り込みの説明

25.3.3.1 BRDY 割り込み

BRDY 割り込みは、ホストコントローラ、ファンクションコントローラのどちらの機能を選択したときでも発生します。各パイプが下記の条件を満たしたときに、USB は BRDYSTS レジスタの当該ビットを"1"にします。このとき、ソフトウェアで当該パイプに対応する BRDYENB.PIPEnBRDYE ビットを"1"にし、かつ、INTENBO.BRDYE ビットを"1"にしていれば、USB は BRDY 割り込みを発生させます。

BRDY 割り込みは、SOFCFG.BRDYM ビットおよび各パイプの PIPECFG.BFRE ビットの設定により、発生条件およびクリア方法が異なります。

(1) SOFCFG.BRDYM ビットが "0" かつ PIPECFG.BFRE ビットが "0" のとき

この設定の場合、BRDY 割り込みは FIFO ポートにアクセス可能になったことを示す割り込みになります。 USB は、下記に示す条件の場合に、内部 BRDY 割り込み要求トリガを発生させ、要求トリガ発生パイプ に対応する BRDYSTS.PIPEnBRDY フラグを "1" にします。

(a) 送信方向に設定したパイプの場合

- ソフトウェアで DIR ビットを "0" から "1" に変更したとき
- 当該パイプに割り付けた FIFO バッファへの CPU からの書き込みが不可能な状態のとき (BSTS フラグ読み出し値が "0" のとき) に、USB が当該パイプのパケット送信を完了したとき
- FIFO バッファをダブルバッファに設定しているときで、FIFO バッファ書き込み完了時にもう一方の FIFO バッファが空であったとき
- FIFO バッファ書き込み中にもう一方が送信完了になっても、現在書き込み中の面が書き込み完了になるまでは要求トリガは発生しません。
- 転送タイプがアイソクロナスのパイプにおいて、ハードウェアによるバッファフラッシュが発生したとき
- PIPEnCTR.ACLRM ビットに "1" を書くことより、FIFO バッファが書き込み不可能な状態から書き込み可能な状態になったとき

DCPに対しては(すなわち、コントロール転送でのデータ送信においては)要求トリガは発生しません。

(b) 受信方向に設定したパイプの場合

• 当該パイプに割り付けた FIFO バッファへの CPU からの読み出しが不可能な状態のとき (BSTS フラグ読み出し値が "0" のとき) に、パケット受信が正常に完了し、FIFO バッファが読み出し可能状態になったとき

データ PID 不一致のトランザクションに対し、要求トリガは発生しません。

• FIFO バッファをダブルバッファに設定しているときで、FIFO バッファ読み出し完了時にもう一方の FIFO バッファも読み出し可能状態であったとき

読み出し中にもう一方が受信完了しても、現在読み出し中の面が読み出し完了になるまで要求トリガは 発生しません。

ファンクションコントローラ機能選択時のコントロール転送のステータスステージでの通信では BRDY 割り込みは発生しません。

ソフトウェアで、当該パイプに対応する PIPEnBRDY フラグに "0" を書くことにより、当該パイプの PIPEBRDY 割り込みステータスを "0" にすることができます。このとき、他のパイプに対応するビットには "1" を書いてください。

この割り込みステータスのクリアは、FIFO バッファへのアクセスを行う前に実施してください。

(2) SOFCFG.BRDYM ビットが "0" かつ PIPECFG.BFRE ビットが "1" のとき

この設定の場合、USB は、受信パイプにおいて 1 トランスファ分の全データ読み出し完了時に、BRDY 割り込み発生と判断し、BRDYSTS レジスタの当該パイプに対応するビットを "1" にします。

USBは、以下のいずれかのときに1トランスファにおける最後のデータを受信したと判定します。

- Zero-Length パケットを含むショートパケットを受信したとき
- パイプ n トランザクションカウンタ (PIPEnTRN) を使用し、PIPEnTRN.TRNCNT[15:0] ビット設定値分 のパケットを受信したとき

上記判定条件を満たした後、そのデータの読み出しが完了したときに、USB は 1 トランスファ分の全データ読み出し完了と判断します。

FIFO バッファが空の状態で Zero-Length パケット受信した場合は、FIFO ポートコントロールレジスタのFRDY フラグが "1"、DTLN[8:0] フラグが "0" の状態になった時点で、USB は 1 トランスファ分の全データ読み出し完了と判断します。この場合、次のトランスファを開始するためには、対応するポートコントロールレジスタの BCLR ビットにソフトウェアで "1" を書いてください。

この設定の場合には、USB は送信パイプに対して BRDY 割り込みを検出しません。

ソフトウェアで、当該パイプに対応する BRDYSTS.PIPEnBRDY フラグに "0" を書くことにより、当該パイプの PIPEBRDY 割り込みステータスを "0" にすることができます。このとき他のパイプに対応するビットには "1" を書いてください。

このモードを使用するときには、トランスファ分の処理を終了するまで PIPECFG.BFRE ビットの設定値を 変更しないでください。

途中で BFRE ビットを変更する場合には、PIPEnCTR.ACLRM ビットにより対応するパイプの FIFO バッファをすべてクリアしてください。

(3) SOFCFG.BRDYM ビットが "1" かつ PIPECFG.BFRE ビットが "0" のとき

この設定の場合、BRDYSTS.PIPEnBRDY フラグの値は各パイプの BSTS フラグに連動します。即ち、BRDY 割り込みステータスは FIFO バッファの状態によって USB が "1"、"0" にします。

(a) 送信方向に設定したパイプの場合

FIFO ポートにデータが書き込み可能な状態であれば"1"になり、書き込み不可能な状態になれば"0"になります。ただし、DCP の送信パイプが書き込み可能であっても、BRDY 割り込みは発生しません。

(b) 受信方向に設定したパイプの場合

FIFO ポートにデータが読み出し可能な状態であれば"1"になり、すべてのデータを読み出したら(読み出しが不可能の状態になったら)"0"になります。

FIFO バッファが空で Zero-Length パケットを受信した場合、ソフトウェアで BCLR = 1 を書くまで該当ビットには "1" が表示され BRDY 割り込みは発生し続けます。

受信方向に設定したパイプ設定時、ソフトウェアで、PIPEnBRDY フラグを "0" にすることはできません。

SOFCFG.BRDYM ビットが "1" のときは、PIPECFG.BFRE ビットはすべて(全パイプ) "0" にしてください。

図 25.8 に、BRDY 割り込み発生タイミング図を示します。




図 25.8 BRDY 割り込み発生タイミング図

USB が INTSTS0.BRDY フラグをクリアする条件は、SOFCFG.BRDYM ビットの設定値によって異なります。表 25.14 に BRDY フラグクリア条件表を示します。

表 25.14 BRDY フラグクリア条件表

BRDYMビット	BRDY フラグのクリア条件
0	ソフトウェアでBRDYSTSレジスタの全ビットを"0"にすると、USBはBRDYフラグを"0"にします
1	全パイプのBSTSフラグが"0"になったときに、USBはBRDYフラグを"0"にします

25.3.3.2 NRDY 割り込み

ソフトウェアで PID[1:0] = 01b (BUF) に設定したパイプに対して、USB が内部 NRDY 割り込み要求を発生させた場合に、USB は NRDYSTS.PIPEnNRDY フラグの対応するビットを "1" にします。このとき、ソフトウェアによって NRDYENB レジスタの対応するビットを "1" にしている場合、USB は INTSTS0.NRDY フラグを "1" にし、USB 割り込みを発生させます。

USB が、あるパイプに対して内部 NRDY 割り込み要求を発生させる条件を以下に示します。

ただし、ホストコントローラ機能選択時の SETUP トランザクション実行時は以下の割り込み発生条件に該当しません。ホストコントローラ機能選択時の SETUP トランザクションでは、SACK 割り込みまたは SIGN 割り込みを検出します。

また、ファンクションコントローラ機能選択時のコントロール転送ステータスステージ実行時は割り込み要求を発生させません。

(1) ホストコントローラ機能選択時

(a) 送信方向パイプの場合

USB は、以下のいずれかの条件を満たした場合に、NRDY 割り込みを検出します。

- 転送タイプがアイソクロナスのパイプにおいて、FIFO バッファに送信データがない状態で OUT トークン発行タイミングに達したとき
 - このとき、USB は OUT トークンに続けて Zero-Length パケットを送信し、NRDYSTS.PIPEnNRDY フラグの対応するフラグを "1" にし、FRMNUM.OVRN フラグも "1" にします。
- 転送タイプがアイソクロナス以外のパイプ、かつ SETUP トランザクション以外の通信において、周辺デバイスが無応答(周辺デバイスからの Handshake パケットを検出しないままタイムアウトを検出) した、または周辺デバイスからのパケットにエラーを検出したケースが任意の組み合わせで3回連続して発生したとき
 - このとき、USB は、PIPEnNRDY フラグの対応するビットを "1" にし、対応するパイプの PID[1:0] ビットを "00b" (NAK) に変更します。
- SETUPトランザクション以外の通信において、周辺デバイスから STALL Handshake を受信したとき このとき USB は、PIPEnNRDY フラグの対応するビットを "1" にし、対応するパイプの PID[1:0] ビットを "11b" (STALL) に変更します。

(b) 受信方向パイプの場合

- 転送タイプがアイソクロナスのパイプにおいて、FIFO バッファに空きがない状態で IN トークン発行タイミングに達したとき
 - このとき USB は、IN トークンに対する受信データを破棄し、当該パイプに対応する PIPEnNRDY フラグを "1" にし、OVRN フラグも "1" にします。
 - 更に、IN トークンに対する受信データにパケットエラーを検出した場合には、FRMNUM.CRCE フラグも "1" にします。
- 転送タイプがアイソクロナス転送以外のパイプで、USB が発行した IN トークンに対して周辺デバイスが 無応答 (周辺デバイスからの DATA パケットを検出しないままタイムアウトを検出) した場合、また は周辺デバイスからのパケットにエラーを検出したケースが任意の組み合わせで3回連続して発生した とき
 - このとき USB は、当該パイプに対応する PIPEnNRDY フラグを "1" にし、対応するパイプの PID[1:0] ビットを "00b" (NAK) に変更します。

- 転送タイプがアイソクロナスのパイプにおいて、INトークンに対して周辺デバイスが無応答(周辺デバイスからのDATAパケットを検出しないままタイムアウトを検出) した場合、または周辺デバイスからのパケットにエラーを検出したときこのとき USB は、当該パイプに対応する PIPEnNRDY フラグを "1" にします (対応するパイプのPID[1:0] ビットの変更は行いません)。
- 転送タイプがアイソクロナスのパイプにおいて、受信したデータパケットに CRC エラーまたはビットス タッフィングエラーを検出したとき このとき USB は、当該パイプに対応する PIPEnNRDY フラグを "1" にし、CRCE フラグを "1" にしま す。
- STALL Handshake を受信したとき このとき USB は、当該パイプに対応する PIPEnNRDY フラグを "1" にし、対応するパイプの PID[1:0] ビットを "11b" (STALL) に変更します。

(2) ファンクションコントローラ機能選択時

(a) 送信方向パイプの場合

• FIFO バッファに送信データがない状態で IN トークンを受信したとき IN トークン受信時に USB は NRDY 割り込み要求を発生させ NRDYSTS.PIPEnNRDY フラグを "1" にします。

割り込み発生パイプの転送タイプがアイソクロナスの場合、USB は Zero-Length パケットを送信し、FRMNUM.OVRN フラグを "1" にします。

(b) 受信方向パイプの場合

• FIFO バッファに空きがない状態で OUT トークンを受信したとき 割り込み発生パイプの転送タイプがアイソクロナスの場合、OUT トークン受信時に USB は NRDY 割り 込み要求を発生させ、PIPEnNRDY フラグを "1" にし、OVRN フラグを "1" にします。 割り込み発生パイプの転送タイプがアイソクロナス以外の場合、USB は、OUT トークンに続くデータ 受信後 NAK Handshake を送信するときに NRDY 割り込み要求を発生させ、PIPEnNRDY フラグを "1" に します。

ただし、再送時(DATA-PID 不一致発生時)には、NRDY 割り込み要求を発生させません。また、DATA パケットにエラーがある場合にも、発生させません。

• 転送タイプがアイソクロナスのパイプにおいて、インターバルフレーム内に正常受信されなかったとき SOF 受信のタイミングで USB は、NRDY 割り込み要求を発生させ、PIPEnNRDY フラグを "1" にします。

図 25.9 に、ファンクションコントローラ機能選択時の NRDY 割り込み発生タイミング図を示します。




図 25.9 NRDY 割り込み発生タイミング図 (ファンクションコントローラ機能選択時)

25.3.3.3 BEMP 割り込み

ソフトウェアで PID[1:0] = 01b (BUF) に設定したパイプに対して、USB が、BEMP 割り込みを検出した場合に、USB は BEMPSTS.PIPEnBEMP フラグの対応するフラグを "1" にします。このとき、ソフトウェアによって BEMPENB レジスタの対応するビットを "1" にしている場合、USB は INTSTS0.BEMP フラグを "1" にし、USB 割り込みが発生します。

以下の場合に、USB は内部 BEMP 割り込み要求を発生させます。

(1) 送信方向パイプの場合

送信完了時(Zero-Length パケットの送信時を含む)に、対応するパイプの FIFO バッファが空のとき、シングルバッファ設定時は、DCP 以外のパイプに対しては BRDY 割り込みと同時に内部 BEMP 割り込み要求を発生させます。ただし、以下の場合は内部 BEMP 割り込み要求を発生させません。

- ダブルバッファ設定時に、1面分のデータ送信完了時にCPUまたはDTCがCPU側のFIFOバッファに対する書き込みを開始している場合
- また、PIPEnCTR.ACLRM ビットまたはポートコントロールレジスタの BCLR ビットに "1" を書くことに よるバッファクリア (エンプティ)。
- ファンクションコントローラ機能設定時、コントロール転送 Status ステージの IN 転送 (Zero-Length パケット送信) 時

(2) 受信方向パイプの場合

MaxPacketSize の設定値より大きなデータサイズを正常受信したとき、USB は、BEMP 割り込み要求を発生させ、BEMPSTS.PIPEnBEMP フラグの対応するビットを"1"にし、受信データを破棄し、対応するパイプの PID[1:0] ビットを"11b" (STALL) に変更します。このとき USB は、ホストコントローラ機能設定時には無応答し、ファンクションコントローラ機能設定時には STALL 応答を行います。ただし、以下の場合は内部 BEMP 割り込み要求を発生させません。

- 受信データに CRC エラー、またはビットスタッフィングエラー等を検出したとき
- SETUPトランザクション実行時
 BEMPSTS.PIPEnBEMPフラグに"0"を書くことにより、ステータスをクリアすることができます。
 BEMPSTS.PIPEnBEMPフラグに"1"を書いても、動作に影響ありません。

図 25.10 に、ファンクションコントローラ機能選択時の BEMP 割り込み発生タイミング図を示します。




図 25.10 ファンクションコントローラ機能選択時の BEMP 割り込み発生タイミング図

25.3.3.4 デバイスステート遷移割り込み

図 25.11 に USB のデバイスステート遷移図を示します。USB は、デバイスステートを管理し、デバイスステート遷移割り込みが発生します。ただし、サスペンドからの復帰(レジューム信号検出)は、レジューム割り込みで検出します。デバイスステート遷移割り込みは、INTENBO レジスタで個別に割り込みの許可または禁止を設定することができます。また、遷移したデバイスステートは、INTSTSO.DVSQ[2:0] フラグにて確認できます。

デフォルトステートに遷移する場合には、USB バスリセット検出後に、デバイスステート遷移割り込みが発生します。

デバイスステートの管理は、ファンクションコントローラ機能選択時のみ行います。デバイスステート遷 移割り込みもファンクションコントローラ機能選択時のみ発生します。




図 25.11 デバイスステート遷移図

25.3.3.5 コントロール転送ステージ遷移割り込み

図 25.12 に USB のコントロール転送ステージ遷移図を示します。USB は、コントロール転送のシーケンスを管理し、コントロール転送ステージ遷移割り込みが発生します。コントロール転送ステージ遷移割り込みは、INTENBO レジスタで個別に割り込みの許可または禁止を設定することができます。また、遷移した転送ステージは INTSTSO.CTSQ[2:0] フラグにて確認できます。

コントロール転送ステージ遷移割り込みは、ファンクションコントローラ機能を選択した場合のみ発生します。

コントロール転送のシーケンスエラーを下記に示します。エラーが発生した場合は、DCPCTR.PID[1:0] ビットが "1xb" (STALL 応答) になります。

コントロールリード転送時

- データステージの IN トークンに対して、1度もデータ転送していない状態で OUT トークンを受信
- ステータスステージで IN トークン受信
- ステータスステージでデータパケットが DATAPID = DATA0 のパケットを受信

コントロールライト転送時

- データステージの OUT トークンに対して、一度も ACK 応答していない状態で IN トークンを受信
- データステージで最初のデータパケットが DATAPID = DATA0 のパケットを受信
- ステータスステージで OUT トークン受信

コントロールライトノーデータコントロール転送時

• ステータスステージで OUT トークン受信

なお、コントロールライト転送データステージで、受信データ数が USB リクエストの wLength 値を超えた場合は、コントロール転送シーケンスエラーと認識できません。また、コントロールリード転送ステータスステージで、Zero-Length パケット以外のパケット受信には、ACK 応答を行い正常終了します。

シーケンスエラーによる CTRT 割り込み発生時(INTSTSO.CTRT = 1)は、CTSQ[2:0] = 110b の値がシステムから CTRT フラグに "0" を書く(割り込みステータスクリア)まで保持されます。このため、CTSQ[2:0] = 110b が保持されている状態では、新しい USB リクエストを受信しても、セットアップステージ完了の CTRT 割り込みは発生しません(セットアップステージ完了は、USB で保持されており、ソフトウェアによる割り込みステータスクリア後に、CTRT 割り込みが発生します)。




図 25.12 コントロール転送ステージ遷移図

25.3.3.6 フレーム番号更新割り込み

ホストコントローラ機能を選択した場合は、フレーム番号更新のタイミングで割り込みが発生します。 ファンクションコントローラ機能を選択した場合は、フレーム番号が更新されたときに SOFR 割り込みが発生します。

ファンクションコントローラ機能を選択した場合、USB は、フルスピード動作中に新しい SOF パケット を検出すると、フレーム番号を更新して SOFR 割り込みを発生します。

25.3.3.7 VBUS 割り込み

USB0_VBUS 端子に変化があった場合に VBUS 割り込みが発生します。INTSTS0.VBSTS フラグにて USB0_VBUS 端子のレベルを確認できます。VBUS 割り込みによってホストコントローラの接続および切断 の確認ができます。ただし、ホストコントローラが接続された状態でシステムが起動された場合は、 USB0_VBUS 端子が変化しないため、最初の VBUS 割り込みが発生しません。

25.3.3.8 レジューム割り込み

ファンクションコントローラ機能選択時、デバイスステートがサスペンド状態で USB バス状態が変化 (J-State \rightarrow K-State または J-State \rightarrow SE0) したときにレジューム割り込みが発生します。レジューム割り込みによってサスペンド状態からの復帰を検出します。

ホストコントローラ機能選択時、レジューム割り込みは発生しません。USB バスの変化は BCHG 割り込みを用いて検出してください。

25.3.3.9 OVRCR 割り込み

USB0_OVRCURA 端子または USB0_OVRCURB 端子に変化があった場合に OVRCR 割り込みが発生します。 SYSSTS0.OVCMON[1:0] フラグにて USB0_OVRCURA 端子および USB0_OVRCURB 端子のレベルを確認できます。 OVRCR 割り込みによって外部電源 IC からオーバカレント検出の確認ができます。また OTG 接続時には VBUS コンパレータ変化検出の確認ができます。



25.3.3.10 BCHG 割り込み

USB バスステートに変化があった場合に、BCHG 割り込みが発生します。ホストコントローラ機能選択時の周辺デバイスの接続、リモートウェイクアップの検出に使用します。BCHG 割り込みは、ホストコントローラ機能またはファンクションコントローラ機能のどちらを選択していても発生します。

25.3.3.11 DTCH 割り込み

ホストコントローラ機能選択時に、USB バスのディスコネクトを検出した場合、DTCH 割り込みが発生します。USB は、USB 規格 2.0 に準じた基準でバスディスコネクトを検出します。

USB は、DTCH 割り込みを検出後(該当する割り込み許可ビットの設定値にかかわらず)以下のハードウェア制御を行います。ソフトウェアで、当該ポートに対して通信を行っているパイプをすべて通信終了させ、当該ポートへのアタッチ(ATTCH 割り込み発生)待ちの状態に遷移してください。

- DTCH 割り込みを検出したポートの DVSTCTRO.UACT ビットを "0" に変更し表示する
- DTCH 割り込みが発生したポートをアイドル状態に遷移させる

25.3.3.12 SACK 割り込み

ホストコントローラ機能選択時に、送信したセットアップパケットに対して周辺デバイスからの ACK 応答を受信した場合に SACK 割り込みが発生します。SACK 割り込みにより、セットアップトランザクションが正常に終了したことを知ることができます。

25.3.3.13 SIGN 割り込み

ホストコントローラ機能選択時に、送信したセットアップパケットに対して周辺デバイスからの ACK 応答を 3 回連続で正常に受信できなかった場合に SIGN 割り込みが発生します。周辺デバイスが ACK を送信しなかった場合(無応答)や、ACK パケットの破損を検出することができます。

25.3.3.14 ATTCH 割り込み

ホストコントローラ機能選択時、USB ポートにフルスピード信号レベルの J-State または K-State を 2.5 μ s 間検出した場合、ATTCH 割り込みが発生します。ATTCH 割り込み検出条件は、具体的には以下のとおりです。

- K-State、SE0 または SE1 から J-State に変化し J-State のまま 2.5 μs 間継続したとき
- J-State、SE0 または SE1 から K-State に変化し K-State のまま 2.5 µs 間継続したとき

25.3.3.15 EOFERR 割り込み

USB 2.0 規格で定められている EOF2 タイミング時点で通信が終了しないことを検出した場合、EOFERR 割り込みを発生します。

USB は、EOFERR 割り込みを検出後(該当する割り込み許可ビットの設定値にかかわらず)以下のハードウェア制御を行います。ソフトウェアで、該当ポートに対して通信を行っているパイプをすべて通信終了させ、該当ポートへの再 Enumeration を行ってください。

- EOFERR 割り込みを検出したポートの DVSTCTR0.UACT ビットを "0" に変更し表示する
- EOFERR 割り込みが発生したポートをアイドル状態に遷移させる



25.3.3.16 PortableDevice 検知割り込み

USB-PHY からの PDDET 出力の変化 ("High" から "Low" への変化、および "Low" から "High" への変化)を検出したときに割り込みを発生します。PortableDevice 検知割り込み発生時は、ソフトウェアでPDDETSTSO フラグ読み出しの数度一致を行い、デバウンス処理を実施してください。

25.3.4 パイプコントロール

表 25.15 に USB のパイプ設定項目一覧を示します。 USB データ転送は、エンドポイントと呼ばれる論理パイプにて、データ通信を行います。 USB にはデータ転送用に 10 本のパイプがあります。各パイプは、システムの仕様に合わせて設定を行ってください。

表25.15 パイプ設定項目一覧

レジスタ名	ビット名	設定内容	備考
DCPCFG	TYPE[1:0]	転送タイプを指定	パイプ1~9:設定可能
PIPECFG	BFRE	BRDY割り込みモードを選択	パイプ1~5:設定可能
	DBLB	ダブルバッファを選択	パイプ1~5:設定可能
	DIR	転送方向を選択	INまたはOUT設定可能
	EPNUM[3:0]	エンドポイント番号	パイプ1~9:設定可能 パイプ使用時は"0000b"以外に設定
	SHTNAK	トランスファ終了時のパイプ禁 止選択	パイプ1、2:設定可能(バルク転送選択時のみ設定可能) パイプ3~5:設定可能
DCPMAXP	DEVSEL[3:0]	デバイス選択	ホストコントローラ機能選択時のみ参照
PIPEMAXP	MXPS[8:0]	マックスパケットサイズ	USB規格2.0に準拠した設定
PIPEPERI	IFIS	バッファフラッシュ	パイプ1、2:設定可能(アイソクロナス転送選択時のみ) パイプ3~9:設定不可能
	IITV[2:0]	インターバルカウンタ	パイプ1、2:設定可能(アイソクロナス転送選択時のみ) パイプ3~5:設定不可能 パイプ6~9:ホストコントローラ機能選択時のみ設定可能
DCPCTR	BSTS	バッファステータス	DCPはISELビットにより、受信/送信バッファ状態の切り替え
PIPEnCTR	INBUFM	INバッファモニタ	パイプ1~5のみ内蔵
	SUREQ	SETUPリクエスト	DCPのみ設定可能 ホストコントローラ機能選択時のみ制御可能
	SUREQCLR	SUREQクリア	DCPのみ設定可能 ホストコントローラ機能選択時のみ制御可能
	ATREPM	自動応答モード	パイプ1~5:設定可能 ファンクションコントローラ機能選択時のみ設定可能
	ACLRM	自動バッファクリア	パイプ1~9:設定可能
	SQCLR	シーケンスクリア	データトグルビットのクリア
	SQSET	シーケンスセット	データトグルビットのセット
	SQMON	シーケンス確認	データトグルビットの確認
	PBUSY	パイプビジー確認	
	PID[1:0]	応答PID	「25.3.4.6 応答PID」を参照してください。
PIPEnTRE	TRENB	トランザクションカウント許可	パイプ1~5:設定可能
	TRCLR	カレントトランザクションカウ ンタのクリア	パイプ1~5:設定可能
PIPEnTRN	TRNCNT[15:0]	トランザクションカウンタ	パイプ1~5:設定可能

25.3.4.1 パイプコントロールレジスタの切り替え手順

パイプコントロールレジスタの以下のビットは、USB 通信が禁止 (PID[1:0] = 00b (NAK)) されているときのみ書き換えが可能になります。

USB 通信が許可 (PID[1:0] = 01b (BUF)) されているとき、書き換えが禁止されているレジスタおよびビットを以下に示します。

- DCPCFG レジスタ、DCPMAXP レジスタの各ビット
- DCPCTR.SQCLR, SQSET ビット
- PIPECFG レジスタ、PIPEMAXP レジスタ、PIPEPERI レジスタの各ビット
- PIPEnCTR.ATREPM, ACLRM, SOCLR, SOSET ビット
- PIPEnTRE レジスタ、PIPEnTRN レジスタの各ビット

USB 通信許可 (PID[1:0] = 01b (BUF)) 状態から、上記ビットを切り替える際は以下の手順に従ってください。

- 1. パイプコントロールレジスタのビット変更要求が発生します。
- 2. 当該パイプの PID[1:0] ビットを "00b" (NAK) に変更します。
- 3. 当該パイプの PBUSY フラグが "0" になるまで待ちます。
- 4. パイプコントロールレジスタのビット変更が開始されます。

また、パイプコントロールレジスタの以下のビットは、CFIFOSEL、D0FIFOSEL、D1FIFOSEL レジスタのいずれの CURPIPE[3:0] ビットにも設定されていないパイプ情報のみ書き換えが可能です。

CURPIPE[3:0] に設定中に設定禁止であるレジスタ

- DCPCFG レジスタ、DCPMAXP レジスタの各ビット
- PIPECFG レジスタ、PIPEMAXP レジスタ、PIPEPERI レジスタの各ビット

パイプ情報を変更する場合には、ポート選択レジスタの CURPIPE[3:0] ビットの設定を変更パイプ以外に指定してください。なお、DCP についてはパイプ情報修正後、ポートコントロールレジスタの BCLR ビットにてバッファのクリア処理をしてください。

25.3.4.2 転送タイプ

PIPECFG.TYPE[1:0] ビットにて各パイプの転送タイプを設定します。各パイプに設定可能な転送タイプを下記に示します。

- DCP: 設定不要 (コントロール転送固定) です。
- パイプ 1、2:バルク転送またはアイソクロナス転送を設定してください。
- パイプ3~5:バルク転送を設定してください。
- パイプ6~9:インタラプト転送を設定してください。

25.3.4.3 エンドポイント番号

PIPECFG.EPNUM[3:0] ビットにて各パイプのエンドポイント番号を設定します。DCP は、エンドポイント "0" に固定されています。他のパイプは、エンドポイント 1 からエンドポイント 15 までの設定が可能です。

- DCP: 設定不要 (エンドポイント "0" 固定) です。
- パイプ1~9:1から15までを選択して設定してください。 ただし、PIPECFG.DIR ビットと EPNUM[3:0] ビットの組み合わせが重複しないように設定してください。

25.3.4.4 マックスパケットサイズ設定

DCPMAXP.MXPS[6:0] ビットおよび PIPEMAXP.MXPS[8:0] ビットにて各パイプのマックスパケットサイズ を設定します。DCP およびパイプ $1 \sim 5$ は USB 規格 2.0 で定義されているすべてのマックスパケットサイズに設定が可能です。パイプ $6 \sim 9$ は最大 64 バイトがマックスパケットサイズの上限です。マックスパケットサイズは転送を開始する前(PID[1:0] = 01b (BUF))に設定してください。

- DCP: 8、16、32、64から選択して設定してください。
- パイプ1~5:バルク転送時は、8、16、32、64から選択して設定してください。
- パイプ1、2:アイソクロナス転送時は、1から256の値を設定してください。
- パイプ6~9:1から64の値を設定してください。

25.3.4.5 トランザクションカウンタ (パイプ1~5読み出し方向)

USB は、データパケット受信方向で、指定回数のトランザクションが終了した場合に、トランスファ終了と認識できます。トランザクションカウンタには、トランザクション回数を指定する PIPEnTRN レジスタと、内部でトランザクションをカウントするカレントカウンタがあり、PIPECFG.SHTNAK ビット設定が "1" との組み合わせによりカレントカウンタが指定回数に一致すると、当該 PIPEnTR.PID[1:0] ビットを NAK 状態とし、次の転送を禁止状態にします。 PIPEnTRE.TRCLR ビットにて、トランザクションカウンタ機能のカレントカウンタを初期化し、トランザクションを最初からカウントし直すことができます。 PIPEnTRE.TRENB ビットの設定により、PIPEnTRN レジスタ読み出し時の情報が異なります。

- TRENB ビットが "0": 設定したトランザクションカウンタ値が読めます。
- TRENB ビットが "1": 内部でカウントしたカレントカウンタ値が読めます。

TRCLRビットの操作条件は下記のとおりです。

- トランザクションカウント中、かつ、PID[1:0] = 01b (BUF) の場合は、カレントカウンタはクリアできません。
- バッファ内にデータが残っている状態ではカレントカウンタはクリアできません。

25.3.4.6 応答 PID

DCPCTR レジスタおよび PIPEnCTR レジスタの PID[1:0] ビットにて各パイプの応答 PID を設定します。 各設定における USB の動作は下記のとおりです。

(1) ホストコントローラ機能選択時の応答 PID 設定

応答 PID は、トランザクションの実施を指定します。

- NAK 設定:パイプ禁止状態です。トランザクションは実施されません。
- BUF 設定:バッファメモリの状況に応じてトランザクションが実施されます。 OUT 方向の場合、バッファメモリに送信データがある場合、OUT トークンを発行します。 IN 方向の場合、バッファメモリに空きがあり受信可能な場合、IN トークンを発行します。
- STALL 設定:パイプ禁止状態です。トランザクションは実施されません。
- 注. DCP のセットアップトランザクションは、DCPCTR.SUREQ ビットで設定します。

(2) ファンクションコントローラ機能選択時の応答 PID 設定

応答 PID は、ホストからのトランザクションに対する応答を指定します。

- NAK 設定:発生したトランザクションに対して NAK 応答します。
- BUF 設定:バッファメモリの状況に応じてトランザクションに応答します。
- STALL 設定:発生したトランザクションに対して STALL 応答します。
- 注. セットアップトランザクションに対しては、PID[1:0] ビットの設定にかかわらず、ACK 応答し、レジスタに USB リクエストを格納します。

PID[1:0] ビットは、トランザクション結果により USB による書き込みが発生する場合があります。USB により PID[1:0] ビットへの書き込みが発生するのは以下の場合です。

(3) ホストコントローラ機能選択時にハードウェアが応答 PID を設定する場合

• NAK 設定:以下の場合に PID[1:0] = 00b (NAK) となり、トークンの発行を自動的に停止します。 アイソクロナス以外の転送で、NRDY 割り込みが発生したとき

(詳細は、「25.3.3.2 NRDY割り込み」を参照してください。)

- ーバルク転送時に PIPECFG.SHTNAK ビットを "1" にした場合でショートパケットを受信したとき
- ーバルク転送時に SHTNAK ビットを "1" にし、トランザクションカウンタが終了したとき
- BUF 設定: USB による BUF 書き込みはありません。
- STALL 設定:以下の場合に PID[1:0] = 1xb (STALL) となり、トークンの発行を自動的に停止します。
 一送信したトークンに対して STALL を受信したとき
 - -受信したデータパケットがマックスパケットサイズを超えたとき

(4) ファンクションコントローラ機能選択時にハードウェアが応答 PID を設定する場合

- NAK 設定:以下の場合に PID[1:0] = 00b (NAK) となり、トランザクションに対して NAK 応答します。 SETUP トークンを正常に受信したとき (DCP のみ) バルク転送時に PIPECFG.SHTNAK ビットを "1" にし、トランザクションカウンタが終了したとき、またはショートパケットを受信したとき
- BUF 設定: USB による BUF 書き込みはありません。
- STALL 設定: 以下の場合に PID[1:0] = 1xb (STALL) となり、トランザクションに対して STALL 応答します。
 - -受信データパケットでマックスパケットサイズオーバエラーを検出したとき
 - ーコントロール転送シーケンスエラーを検出したとき (DCP のみ)



25.3.4.7 データ PID シーケンスビット

コントロール転送のデータステージ、バルク転送、インタラプト転送において正常なデータ転送が行われると、USBによりデータ PID のシーケンスビットが自動的にトグル動作します。次に送出されるデータ PID のシーケンスビットは、DCPCTR レジスタおよび PIPEnCTR レジスタの SQMON フラグにて確認できます。データ送信時は ACK ハンドシェイク受信タイミングで、データ受信時は ACK ハンドシェイク送信タイミングでシーケンスビットが切り替わります。また、DCPCTR レジスタおよび PIPEnCTR レジスタの SQCLR ビット、SQSET ビットにてデータ PID シーケンスビットを変更可能です。

ファンクションコントローラ機能選択時のコントロール転送では、ステージ遷移時に USB が自動的に シーケンスビットを設定します。セットアップステージ終了時は DATA1 になります。ステータスステージ ではシーケンスビットは参照せず、PID = DATA1 で応答します。このため、ソフトウェアによる設定は必要 ありません。ホストコントローラ機能選択時のコントロール転送では、ステージ遷移時にシーケンスビット をソフトウェアで設定する必要があります。

ホストまたはファンクションのどちらの機能を選択した場合でも、ClearFeature リクエストの送信または 受信時などは、ソフトウェアでデータ PID シーケンスビットを設定する必要がありますので注意してください。

25.3.4.8 応答 PID = NAK 機能

USB には、PIPECFG.SHTNAK ビットを "I" にすることで、トランスファの最後(ショートパケット受信またはトランザクションカウンタでモジュールが自動識別)のデータパケット受信タイミングで、パイプ動作を禁止(応答 PID = NAK)する機能があります。

この機能を使用することで、バッファメモリをダブルバッファで使用している場合に、トランスファ単位でのデータパケットの受信が可能です。また、パイプ動作が禁止された場合は、ソフトウェアで再度パイプ許可(応答 PID = BUF)設定を行う必要があります。

なお、応答 PID = NAK 機能はバルク転送時のみ動作することが可能です。

25.3.4.9 自動応答モード

バルク転送のパイプ (パイプ $1\sim5$) において、PIPEnCTR.ATREPM ビットを"1"にすると、自動応答 モードとなります。OUT 転送時 (PIPECFG.DIR ビットが"0") には OUT-NAK モードとなり、IN 転送時 (DIR ビットが"1") には Null 自動応答モードとなります。

25.3.4.10 OUT-NAK ₹- ド

バルク OUT 転送のパイプにおいて、PIPEnCTR.ATREPM ビットを "1" にすると、OUT トークンに対して NAK 応答し、NRDY 割り込みを出力します。通常モードから OUT-NAK モードへ設定するためには、パイプ動作禁止状態(応答 PID = NAK)で OUT-NAK モードに設定して、パイプ動作許可(応答 PID = BUF)を 行ってください。パイプ動作許可後に、OUT-NAK モードが有効になります。ただし、パイプ動作禁止にする直前で OUT トークンを受け付けた場合には、そのトークンのデータは正常に受信され、ホストへ ACK 応答されます。

OUT-NAK モードから通常モードへ遷移させるためには、パイプ動作禁止状態(応答 PID = NAK)で OUT-NAK モードを解除して、パイプ動作許可(応答 PID = BUF)を行ってください。通常モードでは、 OUT データ受信が可能となります。

25.3.4.11 Null 自動応答モード

バルク IN 転送のパイプにおいて、PIPEnCTR.ATREPM ビットを"1"にすると、Zero-Length パケットを送信し続けます。

通常モードから Null 自動応答モードへ設定するためには、パイプ動作禁止状態(応答 PID = NAK)で、Null 自動応答モードに設定して、パイプ動作許可(応答 PID = BUF)を行ってください。パイプ動作許可後に、Null 自動応答モードが有効になります。ただし、Null 自動応答モードへ設定する場合には、バッファ内は空の状態である必要があります。PIPEnCTR.INBUFM フラグが"0"であることで確認してください。INBUFM フラグが"1"の場合には、バッファ内にデータが存在しているため、PIPEnCTR.ACLRM ビットにより空にしてください。また、Null 自動応答モードへの設定中には、FIFO ポートからのデータ書き込みは行わないでください。

Null 自動応答モードから通常モードへ遷移させるためには、パイプ動作禁止状態(応答 PID = NAK)を Zero-Length パケット送信分ウェイト(約 $10\,\mu s$)した後、Null 自動応答モードを解除してください。通常 モードでは、FIFO ポートからの書き込みが可能となり、パイプ動作許可(応答 PID = BUF)を行うことに より、ホストへのパケット送信が可能となります。

25.3.5 FIFO バッファメモリ

25.3.5.1 FIFO バッファメモリ

USB はデータ転送用の FIFO バッファメモリを内蔵します。各 PIPE の使用領域は、USB にて管理しています。FIFO バッファメモリの状況には、アクセス権がシステム(CPU 側)にある場合と USB(SIE 側)にある場合があります。

(1) バッファステータス

表 25.16 および表 25.17 に USB のバッファステータス表を示します。バッファメモリステータスを DCPCTR.BSTS フラグおよび PIPEnCTR.INBUFM フラグにて確認できます。バッファメモリの転送方向は、 PIPECFG.DIR ビットまたは CFIFOSEL.ISEL ビット (DCP 選択時) で指定します。

なお、INBUFM フラグは送信方向のパイプ1~5でのみ有効です。

送信側の転送パイプをダブルバッファに設定している場合、BSTS フラグは CPU 側のバッファの状態を、INBUFM フラグは SIE 側のバッファの状態を判断するために使用します。 CPU または DTC による FIFO ポートへの書き込みが遅く、BEMP 割り込みではバッファの空きが判別できない場合に、INBUFM フラグで送信完了を確認できます。

表 25.16 BSTS フラグによるバッファステータス

ISELまたはDIR	BSTS	バッファメモリの状態
0(受信方向)	0	受信データなし、または受信中 FIFOポートからの読み出し不可能
0(受信方向)	1	受信データあり、またはZero-Lengthパケット受信 FIFOポートからの読み出し可能 ただし、Zero-Lengthパケット受信時は読み出し不可能のためバッファクリアが必要
1(送信方向)	0	送信を完了していない FIFOポートへの書き込み不可能
1(送信方向)	1	送信完了 CPUは書き込み可能

表 25.17 INBUFM フラグによるバッファステータス

DIR	INBUFM	バッファメモリの状態	
0(受信方向)	無効	無効	
1(送信方向)	0	送信可能データを送信完了した 送信可能データなし	
1(送信方向)	1	送信可能データがFIFOポートから書き込まれた 送信可能データあり	

25.3.5.2 FIFO バッファクリア

表 25.18 に USB による FIFO バッファメモリのクリア一覧表を示します。バッファメモリは、ポートコントロールレジスタの BCLR ビット、DnFIFOSEL.DCLRM ビット、PIPEnCTR.ACLRM ビットでクリアすることができます。

 $パイプ1\sim5$ は、PIPECFG.DBLB ビットにてシングルバッファまたはダブルバッファを選択できます。

表25.18 各バッファクリア一覧

FIFOバッファ クリアの種類	CPU側バッファメモリをクリア します	指定パイプのデータを読み出した後 で、自動でバッファメモリをクリア するモードです	受信したパケットをすべて破棄する 自動バッファクリアモードです
当該レジスタ	CFIFOCTR レジスタ DnFIFOCTR レジスタ	DnFIFOSEL レジスタ	PIPEnCTR レジスタ
当該ビット	BCLRビット	DCLRMビット	ACLRMビット
"0"になる条件	"1"書き込みで"0"になる	1:モード有効 0:モード無効	1:モード有効 0:モード無効

(1) 自動バッファクリアモード機能

USB には、PIPEnCTR.ACLRM ビットを "1" にすることで、受信したすべてのデータパケットを破棄します。ただし、正常なデータパケットを受信した場合は、ホストコントローラに対して ACK 応答を行います。なお、自動バッファクリアモード機能はバッファメモリ読み出し方向のみ設定可能です。

また、ACLRM ビットを "1" にし、続けて "0" にすることで、アクセス方向に関係なく、選択パイプの バッファメモリをクリアできます。

ハードウェアの内部シーケンス実行時間として、ACLRM ビットへの "1" 書き込みと "0" 書き込みの間隔 を 100ns 以上とってください。

25.3.5.3 FIFO ポートの機能

表 25.19 に USB の FIFO ポート機能設定表を示します。データ書き込み時は、マックスパケットサイズ数まで書き込みを行うと、自動的に送信可能状態となります。マックスパケットサイズ数未満のデータを送信可能状態にするには、ポートコントロールレジスタの BVAL ビットによる書き込み終了設定が必要です。また、Zero-Length パケットの送信は、同レジスタの BCLR ビットによるバッファクリアの上、BVAL ビットによる書き込み終了設定が必要です。

読み出し時は、すべてのデータを読み出すと、自動的に新しいパケット受信可能状態になります。ただし、Zero-Length パケット受信時(DTLN[8:0] フラグが "0")は、データは読み出せませんので、同レジスタの BCLR ビットによるバッファクリアが必要です。受信データ長は、ポートコントロールレジスタの DTLN[8:0] フラグにて確認します。

表 25.19	FIFOポー	ト機能設定
---------	--------	-------

レジスタ名	ビット名	機能			
CFIFOSEL、	RCNT	DTLN読み出しモード選択			
DnFIFOSEL $(n = 0, 1)$	REW	バッファメモリリワインド(再読み出し、再書き込み)			
	DCLRM	指定パイプの受信データ読み出し後自動クリア(DnFIFO専用)			
	DREQE	DTC 転送許可(DnFIFO専用)			
	MBW	FIFOポートアクセスビット幅			
	BIGEND	FIFOポートエンディアン選択			
	ISEL	FIFOポートアクセス方向(DCP専用)			
	CURPIPE	カレントパイプ選択			
CFIFOCTR,	BVAL	バッファメモリ書き込み終了			
DnFIFOCTR $(n = 0, 1)$	BCLR	CPU側バッファメモリクリア			
	DTLN	受信データ長確認			

(1) FIFO ポート選択

表 25.20 に各 FIFO ポートで選択可能なパイプ表を示します。ポート選択レジスタの CURPIPE[3:0] ビットにて、アクセスするパイプを選択します。パイプ選択後、書き込んだ CURPIPE[3:0] ビット値が正しく読み出せたのを確認してから(前回のパイプ番号が読み出された場合には、USB コントローラがパイプ変更処理中である事を示します)、ポートコントロールレジスタの FRDY フラグが "1" であることを確認し、FIFO ポートへアクセスしてください。

また、ポート選択レジスタの MBW ビットでアクセスするバス幅を選択してください。バッファメモリアクセス方向は、PIPECFG.DIR ビットに従います。ただし、DCP のみポート選択レジスタの ISEL ビットにより決定します。

表 25.20 パイプ別 FIFOポートアクセス表

パイプ	アクセス方法	使用可能なポート
DCP	CPUアクセス	CFIFOポートレジスタ
パイプ1~9	CPUアクセス	CFIFOポートレジスタ D0FIFO/D1FIFOポートレジスタ
	DTCアクセス	D0FIFO/D1FIFOポートレジスタ

(2) REW ビット

現在アクセス中のパイプアクセスを一時的に中断し、別のパイプに対するアクセスを行い、再度現在のパイプ処理を継続して行うことができます。このような処理には、ポート選択レジスタの REW ビットを使用します。

ポート選択レジスタの CURPIPE[3:0] ビット設定と同時に REW ビットを "1" にしてパイプ選択を行うと、バッファメモリの読み出しまたは書き込みポインタをリセットし、最初のバイトから読み出しまたは書き込みを行うことができます。また、"0" にしパイプ選択を行うと、バッファメモリの読み出しまたは書き込みポインタをリセットせずに、前回選択時の続きから継続してデータの読み書きができます。

FIFO ポートへアクセスするには、パイプ選択後、ポートコントロールレジスタの FRDY フラグが "1" であることを確認する必要があります。

25.3.6 DCP を使用したコントロール転送

コントロール転送のデータステージのデータ転送は、デフォルトコントロールパイプ(DCP)を使用します。DCP のバッファメモリは、コントロールリードおよびコントロールライト共用の固定領域で 64 バイトシングルバッファです。バッファメモリへのアクセスは、CFIFO ポートのみ可能です。

25.3.6.1 ホストコントローラ機能選択時のコントロール転送

(1) セットアップステージ

USBREQ レジスタ、USBVAL レジスタ、USBINDX レジスタ、および USBLENG レジスタはセットアップトランザクションの USB リクエスト送信用のレジスタです。セットアップパケットのデータをレジスタに書き込み、DCPCTR.SUREQ ビットに"1"を書き込むことで設定されているデータがセットアップトランザクションとして送出されます。SUREQ ビットは、トランザクションが終了すると、"0"になります。SUREO = 1 中は上記 USB リクエストレジスタを操作しないでください。

接続されたファンクションデバイスのアタッチ検出後、そのデバイスに対する最初のセットアップトランザクションは、DCPMAXP.DEVSEL[3:0] ビットを "0" にし、DEVADDO.USBSPD[1:0] ビットを設定し上記シーケンスでセットアップトランザクションを発行してください。

接続されたファンクションデバイスが Address ステートに遷移した以降は、DEVSEL[3:0] ビットに割り付けた USB Address 値を設定し、USB Address に対応する DEVADDn レジスタの各ビットを設定後に上記シーケンスでセットアップトランザクションを発行してください。例えば、PIPEMAXP.DEVSEL[3:0] = 0010b のときは DEVADD2 レジスタを、PIPEMAXP.DEVSEL[3:0] = 0101b のときは DEVADD5 レジスタを設定してください。

トランザクションを送出すると、周辺デバイスからの応答により割り込み要求が発生します(INTSTS1 レジスタの SIGN フラグおよび SACK フラグ)。この割り込み要求によりセットアップトランザクション結果を確認することができます。

セットアップトランザクションのデータパケットは、DCPCTR.SQMON フラグの内容にかかわらず、DATAO のデータパケット(USB リクエスト)が送信されます。

(2) データステージ

DCP バッファメモリを使用してデータの転送を行います。

DCP バッファメモリへのアクセスには CFIFOSEL.ISEL ビットでアクセス方向を指定してください。また、 DCPCFG.DIR ビットで転送方向を指定してください。

データステージの第1データパケットはデータ PID を DATA1 として通信する必要があります。

DCPCTR.SQSET ビットでデータ PID を DATA1 にセットし、PID[1:0] ビットを "01b" (BUF) に設定することでトランザクションを実行します。データ転送の完了は、BRDY 割り込みまたは BEMP 割り込みによって検出します。

また、コントロールライト転送の場合、送信データがマックスパケットサイズの整数倍の場合は最後に Zero-Length パケットを送出するようにソフトウェアで制御してください。

(3) ステータスステージ

データステージと逆方向の Zero-Length パケットのデータ転送です。データステージ同様に DCP バッファメモリを使用したデータ転送になります。データステージと同様手順でトランザクションを実行します。ステータスステージのデータパケットはデータ PID を DATA1 として通信する必要があります。

DCPCTR.SQSET ビットでデータ PID を DATA1 にセットしてください。

また、Zero-Length パケットの受信は、BRDY 割り込み発生後 CFIFOCTR.DTLN[8:0] フラグで受信データ 長を確認のうえ、CFIFOCTR.BCLR ビットでバッファメモリクリアを行ってください。



25.3.6.2 ファンクションコントローラ機能選択時のコントロール転送

(1) セットアップステージ

USB は、USB に対する正常なセットアップパケットに対して ACK 応答します。セットアップステージの USB の動作を以下に示します。

新しいセットアップパケットを受信すると、USB は以下のビットをセットします。

- INTSTS0.VALID フラグを "1" にする
- DCPCTR.PID[1:0] ビットを "00b" (NAK) にセット
- DCPCTR.CCPL ビットを "0" にする

セットアップパケットに引き続きデータパケット受信すると、USB は、USB リクエストのパラメータを、USBREQ レジスタ、USBVAL レジスタ、USBINDX レジスタ、および USBLENG レジスタに格納します。

コントロール転送に対する応答処理は、VALID フラグを"0"にした後にしてください。VALID フラグが"1"の状態では PID[1:0] = 01b (BUF) 設定が行えず、データステージを終了することができません。

VALID フラグの機能により、USB は、コントロール転送中に新しい USB リクエストを受信した場合には 処理中のリクエスト処理を中断し、最新のリクエストに対する応答を行うことができます。

また、USB は、受信した USB リクエストの方向ビット(bmRequestType のビット 8)およびリクエストデータ長(wLength)を自動判別し、コントロールリード転送、コントロールライト転送、およびコントロールライトノーデータ転送を識別し、ステージ遷移を管理します。間違ったシーケンスに対しては、コントロール転送ステージ遷移割り込みのシーケンスエラーが発生し、ソフトウェアに通知します。USB のステージ管理については図 25.12 を参照してください。

(2) データステージ

受信した USB リクエストに対応したデータ転送を DCP にて行ってください。DCP バッファメモリヘアクセスする前に、CFIFOSEL.ISEL ビットにてアクセス方向指定を行ってください。

転送データが DCP バッファメモリのサイズより大きい場合には、コントロールライト転送では BRDY 割り込みを、コントロールリード転送では BEMP 割り込みを使用してデータ転送を行ってください。

(3) ステータスステージ

DCPCTR.PID[1:0] ビットが "01b" (BUF) の状態で、DCPCTR.CCPL ビットを "1" にすることによりコントロール転送を終了します。

上記設定後、セットアップステージで確定したデータ転送方向に従い、USB が自動的にステータスステージを実行します。具体的には下記のとおりです。

- コントロールリード転送の場合
 USB ホストからの Zero-Length パケットを受信し、ACK 応答を送信します。
- コントロールライト転送、ノーデータコントロール転送の場合
 USB は Zero-Length パケットの送信を行い、USB ホストからの ACK 応答を受信します。

(4) コントロール転送自動応答機能

USB は、正常な SET_ADDRESS リクエストに自動応答します。SET_ADDRESS リクエストに下記のエラーがある場合はソフトウェアによる応答が必要です。

- bmRequestType が "00h" でない場合: コントロールライト転送以外
- wIndex が "00h" でない場合: リクエストエラー
- wLength が "00h" でない場合: ノーデータコントロール転送以外
- wValue が "7Fh" より大きい場合: リクエストエラー
- INTSTS0.DVSQ[2:0] フラグが "011b" (Configured ステート) の場合:デバイスステートエラーのコントロール転送

SET_ADDRESS 以外のすべてのリクエストには対応するソフトウェアによる応答が必要です。

25.3.7 バルク転送 (パイプ1~5)

バルク転送は、バッファメモリ使用方法(シングル/ダブルバッファ設定)の選択ができます。 USBは、バルク転送専用として下記の機能を備えています。

- BRDY 割り込み選択機能(PIPECFG.BFRE ビット: 「25.3.3.1 (2) SOFCFG.BRDYM ビットが "0" かつ PIPECFG.BFRE ビットが "1" のとき」参照)
- トランザクションカウント機能
 (PIPEnTRE.TRENB, TRCLR ビット、PIPEnTRN.TRNCNT[15:0] ビット: 「25.3.4.5 トランザクションカウンタ(パイプ1~5 読み出し方向)」参照)
- 応答 PID = NAK 機能(PIPECFG.SHTNAK ビット:「25.3.4.8 応答 PID = NAK 機能」参照)
- 自動応答モード (PIPEnCTR.ATREPM ビット: 「25.3.4.9 自動応答モード」参照)

25.3.8 インタラプト転送 (パイプ6~9)

ファンクションコントローラ機能選択時、USB は、ホストコントローラが管理している周期に従ってインタラプト転送を行います。

ホストコントローラ機能選択時は、インターバルカウンタによりトークン発行タイミングの設定を行うことができます。

25.3.8.1 ホストコントローラ機能選択時のインタラプト転送時のインターバルカウンタ

インタラプト転送を行う場合、PIPEPERI.IITV[2:0] ビットに、トランザクションのインターバルを設定します。USB コントローラは設定されたインターバルに従ってインタラプト転送のトークンを発行します。

(1) カウンタの初期化

インターバルカウンタは、MCU がリセットされたとき、または PIPEnCTR.ACLRM ビットを "1" にしたときに初期化されます。なお、ACLRM ビットによる初期化時は、PIPEPERI.IITV[2:0] ビットは初期化されません。

以下の場合にはインターバルカウンタは初期化されませんのでご注意ください。

• USB バスリセット、USB サスペンド IITV[2:0] ビットは初期化されません。DVSTCTRO.UACT ビットを"1"にすることにより、USB バスリセット、USB サスペンド状態とする前の値からカウントを開始します。

(2) トークンの発生タイミングに送受信できない場合の動作

以下のような場合、トークンの発生タイミングであってもトークンを発生させません。このような場合、次のインターバルにトランザクションの実行を試みます。

- PID[1:0] を "00b" (NAK) または "1xb" (STALL) に設定した場合
- IN 方向(受信)の転送でトークンの送信タイミングにバッファメモリに空き領域がない場合
- OUT 方向(送信)の転送でトークンの送信タイミングにバッファメモリに送信データがない場合

25.3.9 アイソクロナス転送(パイプ1、2)

USBは、アイソクロナス転送に対して下記の機能を備えています。

- アイソクロナス転送のエラー情報通知
- インターバルカウンタ (PIPEPERI.IITV[2:0] ビット指定)
- アイソクロナス IN 転送データセットアップコントロール (IDLY 機能)
- アイソクロナス IN 転送バッファフラッシュ機能 (PIPEPERI.IFIS ビット指定)

25.3.9.1 アイソクロナス転送のエラー検出

USB は、アイソクロナス転送のエラー発生を、ソフトウェアで管理可能なように、下記のエラー情報の検出機能を持っています。表 25.21 および表 25.22 に USB がエラーを検出する優先順位とエラー検出に伴って発生させる割り込みについて示します。

(a) PIDエラー

● 受信パケットの PID が不正な場合

(b) CRC エラー、ビットスタッフィングエラー

• 受信パケットの CRC にエラーがあった場合またはビットスタッフィングが不正な場合

(c) マックスパケットサイズオーバ

• 受信パケットのデータサイズがマックスパケットサイズの設定値を超えていた場合

(d) オーバラン、アンダランエラー

• ホストコントローラ機能選択時

IN 方向(受信)の転送時にトークンの送信タイミングにバッファメモリに空き領域がない場合 OUT 方向(送信)の転送時にトークンの送信タイミングにバッファメモリにデータがない場合

• ファンクションコントローラ機能選択時

IN 方向(送信)の転送時に IN トークン受信時にバッファメモリにデータがない場合 OUT 方向(受信)の転送時に OUT トークン受信したがバッファメモリに空き領域がない場合

(e) インターバルエラー

ファンクションコントローラ機能選択時に、以下のときにインターバルエラーとします。

- アイソクロナス IN 転送でインターバルフレームに IN トークンを受信できなかった場合
- アイソクロナス OUT 転送でインターバルフレームに OUT トークンを受信できなかった場合

表 25.21 トークン受信時のエラー検出

検出の 優先順位	エラー	発生する割り込みとステータス
1	PID エラー	ホスト/ファンクションのどちらの機能を選択した場合にも、割り込み発生せず(破損パケットとして無視)
2	CRCエラー、ビットスタッフィングエラー	ホスト/ファンクションのどちらの機能を選択した場合にも、割り込み発生せず(破損パケットとして無視)
3	オーバラン、アンダランエラー	ホスト/ファンクションのどちらの機能を選択した場合にも、NRDY割り 込みを発生させ、FRMNUM.OVRNフラグを"1"にします。ファンクション コントローラ機能選択時は、INトークンに対してZero-Lengthパケットを 送信します。OUTトークンに対してはデータパケットを受信しません
4	インターバルエラー	ファンクションコントローラ機能選択時は、NRDY割り込みを発生させます。ホストコントローラ機能選択時は発生しません

表 25.22 データパケット受信時のエラー検出

検出の 優先順位	エラー	発生する割り込みとステータス
1	PIDエラー	割り込み発生せず (破損パケットとして無視)
2	CRCエラー、ビットスタッフィングエラー	ホスト/ファンクションのどちらの機能を選択した場合にも、NRDY割り 込みを発生させて、FRMNUM.CRCEフラグを"1"にします
3	マックスパケットサイズオーバエラー	ホスト/ファンクションのどちらの機能を選択した場合にも、BEMP割り 込みを発生させて、PID[1:0]ビットを1xb (STALL)にセットします

25.3.9.2 DATA-PID

ファンクションコントローラ機能選択時に、受信した PID に対する対応を以下に示します。 IN 方向

• DATA0: データパケットの PID として送信します

DATA1:送信しませんDATA2:送信しませんmDATA:送信しません

OUT 方向

DATA0: データパケットの PID として正常受信します
 DATA1: データパケットの PID として正常受信します

DATA2:パケットを無視しますmDATA:パケットを無視します

25.3.9.3 インターバルカウンタ

PIPEPERI.IITV[2:0] ビットによりアイソクロナス転送のインターバルを設定できます。インターバルカウンタにより、ファンクションコントローラ機能選択時、表 25.23 に示す機能を実現します。ホストコントローラ機能選択時は、トークンの発行タイミングを生成します。ホストコントローラ機能選択時のインターバルカウンタの動作は、インタラプト転送と同じ動作となります。

表25.23 ファンクションコントローラ機能選択時のインターバルカウンタの機能

転送方向	機能	検出条件
IN	送信バッファフラッシュ機能	アイソクロナスIN転送でインターバルフレームにINトークンを正常受信できない
OUT	トークン未受信の通知	アイソクロナスOUT転送でインターバルフレームにOUTトークンを正常受信できない

インターバルのカウントは、SOF の受信または補完された SOF で行いますので、SOF が破損しても等時性を保つことができます。設定できるフレーム間隔は 2^{IITV[2:0]} フレームです。

(1) ファンクションコントローラ機能選択時でのカウンタの初期化

インターバルカウンタは、MCU がリセットされたとき、または PIPEnCTR.ACLRM ビットを "1" にしたときに初期化されます。なお、ACLRM ビットによる初期化時は、PIPEPERI.IITV[2:0] ビットは初期化されません。

インターバルカウンタが初期化された後は、正常にパケットを転送したあとに、下記の条件でインターバルのカウントを開始します。

- 1. PID[1:0] = 01b (BUF) 状態で IN トークンに対して、データを送信後の SOF 受信
- 2. PID[1:0] = 01b (BUF) 状態で OUT トークンのデータを受信後の SOF 受信

なお、下記の条件ではインターバルカウンタは初期化されません。

- PID[1:0] ビットを "00b" (NAK) または "1xb" (STALL) に設定した場合 インターバルタイマは停止しません。次のインターバルにトランザクションの実行を試みます。
- USB バスリセットおよび USB サスペンド IITV[2:0] ビットは初期化されません。SOF を受信すると、受信前の値からカウントを開始します。

(2) ホストコントローラ機能選択時のインターバルカウントと転送制御

PIPEPERI.IITV[2:0] ビットの設定値に従って USB はトークン発行間隔を制御します。USB は $2^{\text{IITV}[2:0]}$ 回のフレームに 1 回の間隔で選択パイプに対するトークンを発行します。

USB は、ソフトウェアで PID[1:0] ビットを "01b" (BUF) に設定した次のフレームからトークン発行間隔のカウントを開始します。




図 25.13 IITV[2:0] = 000b の場合のトークン発行有無




図 25.14 IITV[2:0] = 001b の場合のトークン発行有無

選択パイプの転送タイプがアイソクロナスの場合には、USB はトークン発行間隔の制御に付随して以下の動作を行います。NRDY 割り込み発生条件を満たした場合でも USB はトークンを発行します。

(a) 選択パイプがアイソクロナス IN 転送パイプの場合

IN トークンを発行し、周辺デバイスから正常にパケットを受信しなかった場合(無応答やパケットエラー等の場合)に、NRDY 割り込みを発生させます。

CPU または DTC が FIFO バッファからデータを読み出すのが遅いなどの原因で FIFO バッファがフルのために、USB がデータを受信できない状態で、IN トークン発行タイミングに至った場合、USB は FRMNUM.OVRN フラグを "1" にし、NRDY 割り込みを発生させます。

(b) 選択パイプがアイソクロナス OUT 転送パイプの場合

CPU または DTC が FIFO バッファにデータを書き込むのが遅いなどの原因で)送信可能なデータが FIFO バッファに無い状態で OUT トークン発行タイミングに至った場合、USB は OVRN フラグを "1" にし、NRDY 割り込みを発生させ、Zero-Length パケットを送信します。

トークン発行間隔のリセット条件は以下の場合です。

- USB が端子リセットされた場合 (このとき、IITV[2:0] ビットへの設定値も"0"になります。)
- ソフトウェアで PIPEnCTR.ACLRM ビットを "1" にした場合

(3) ファンクションコントローラ機能選択時のインターバルカウントと転送制御

(a) 選択パイプがアイソクロナス OUT 転送パイプの場合

PIPEPERI.IITV[2:0] ビットに設定したインターバルごとのフレーム中に DATA パケットを受信しなかったとき、USB は NRDY 割り込みを発生させます。

DATA パケットに CRC エラー等のエラーが発生したために受信できなかったとき、または FIFO バッファ がフルのために USB がデータを受信できなかったときにも NRDY 割り込みを発生させます。

NRDY 割り込みの発生のタイミングは、SOF パケット受信時です。また SOF パケットが破損した場合でも内部補完機能により SOF を受信すべきタイミングに割り込みを発生させます。

ただし IITV[2:0] = 000b 以外のときには、インターバルカウント開始後のインターバルごとの SOF パケット受信時に NRDY 割り込みを発生させます。

インターバルタイマ起動後、ソフトウェアで PID[1:0] ビットに "00b" (NAK) を設定した場合、USB は SOF パケットを受信しても NRDY 割り込みを発生させません。

インターバルのカウント開始条件は、IITV[2:0] ビットの設定値により異なります。

• IITV[2:0] = 000b の場合 選択パイプの PID[1:0] ビットを "01b" (BUF) に変更した時点でインターバルのカウントを開始します。




図 25.15 IITV[2:0] = 000b の場合のフレームとトークン受信期待有無の関係

• IITV[2:0] = 000b 以外の場合

選択パイプの PID[1:0] ビットを "01b" (BUF) に変更した後、最初の DATA パケット正常受信完了時点からインターバルのカウントを開始します。




図 25.16 IITV[2:0] = 000b 以外の場合のフレームとトークン受信期待有無の関係

(b) 選択パイプがアイソクロナス IN 転送パイプの場合

PIPEPERI.IFIS ビットを"1"にして使用します。

IFIS ビットが "0" の場合には PIPEPERI.IITV[2:0] ビットへの設定値とは関係なく、受信したトークンに応答してデータパケットを送信します。

IFIS ビットが"1"のときは、FIFO バッファに送信可能なデータが存在している状態で、IITV[2:0] ビット に設定したインターバルごとのフレーム中に IN トークンを受信しなかったとき、USB は FIFO バッファを クリアします。

IN トークンに CRC エラー等のバスエラーが発生したために USB が正常受信できなかった場合にもクリアを行います。

FIFO バッファクリアのタイミングは、SOF パケット受信時です。また SOF パケットが破損した場合でも 内部補完機能により SOF を受信すべきタイミングに FIFO バッファクリアを行います。

インターバルのカウント開始条件は、IITV[2:0] ビットの設定値により異なります。(OUT 時と同様です)ファンクションコントローラ機能選択時のインターバルカウント条件は以下のいずれかの場合です。

- USB がハードウェアリセットされた場合(このとき、IITV[2:0] ビットへの設定値も "000b" になります。)
- ソフトウェアで PIPEnCTR.ACLRM ビットを "1" にした場合
- USB が USB バスリセットを検出した場合

(4) ファンクションコントローラ機能選択時のアイソクロナス転送送信データセットアップ

ファンクションコントローラ機能選択時、USBのアイソクロナスデータ送信では、バッファメモリにデータ書き込み後、SOFパケットを検出した次のフレームでデータパケットの送出が可能になります。この機能をアイソクロナス転送送信データセットアップ機能と呼びます。この機能により、送信を開始したフレームを特定することができます。

バッファメモリをダブルバッファで使用している場合で、両方のバッファの書き込みが終了している場合も、転送可能状態になるバッファメモリは先に書き込みを終了した1面だけとなります。このため同一フレームで、複数のINトークンを受信しても、送出されるバッファメモリは1パケット分だけとなります。

IN トークンの受信時に、バッファメモリが送信可能状態であればデータ転送し正常応答します。しかし、バッファメモリが送信不能状態であれば、Zero-Length パケットを送出しアンダランエラーとなります。

図 25.17 に USB で、IITV[2:0] = 000b(毎フレーム)にした場合のアイソクロナス転送送信データセットアップ機能による送信例を示します。




図 25.17 データセットアップ機能動作例

(5) ファンクションコントローラ機能選択時のアイソクロナス転送送信バッファフラッシュ

ファンクションコントローラ機能選択時、USB は、アイソクロナスデータ送信でインターバルフレームに IN トークンを受信せず、次フレームの SOF パケットを受信した場合は、IN トークン破損として扱い、送信 可能状態となっているバッファをクリアし、そのバッファを書き込み可能状態とします。

また、このときにダブルバッファで使用しており両方のバッファの書き込みが終了している場合は、破棄したバッファメモリを同インターバルフレームで送信されたものとみなして、SOFパケット受信で破棄されていないバッファメモリを転送可能状態とします。

バッファフラッシュ機能は PIPEPERI.IITV[2:0] ビットの設定値により動作開始タイミングが異なります。

- IITV[2:0] = 000b の場合
 パイプが有効となった次のフレームからバッファフラッシュ動作します。
- IITV[2:0] = 000b 以外の場合
 最初の正常なトランザクション以降バッファフラッシュ動作します。



図 25.18 に USB のバッファフラッシュ機能の動作例を示します。ただし、設定されたインターバル間隔外 (インターバルフレーム前のトークン) に対しては、データセットアップ状態に従い、書き込みデータの送出またはアンダランエラーとして Zero-Length パケットを送出します。



図 25.18 バッファフラッシュ機能動作例

図 25.19 に USB のインターバルエラー発生例を示します。インターバルエラーは下記の 5 種類です。図中の①タイミングでインターバルエラーが発生しバッファフラッシュ機能が動作します。

インターバルエラーは IN 転送時にバッファフラッシュ機能が動作し、OUT 転送時は NRDY 割り込みが発生します。

受信パケットエラーなどの NRDY 割り込みとオーバランエラーとの区別は FRMNUM.OVRN フラグで判定してください。

図中網掛けのトークンに対してはバッファメモリの状態に応じた応答になります。

【IN 方向】

- バッファ転送可能状態であればデータ転送し正常応答
- バッファ転送不能状態であれば Zero-Length パケット送信しアンダランエラー

【OUT 方向】

- バッファ受信可能状態であればデータ受信し正常応答
- バッファ受信不能状態であればデータ破棄しオーバランエラー




図 25.19 IITV[2:0] = 001b のときのインターバルエラー発生例

25.3.10 SOF 補完機能

ファンクションコントローラ機能を選択時に SOF パケットの破損または欠落のために、1 ms 間隔で SOF パケットを受信できなかった場合に、USB は SOF を補完します。 SOF 補完動作の開始は SYSCFG. USB ビットが "1"、SYSCFG. SCKE ビットが "1" かつ SOF パケット受信となります。また、下記の条件で補完機能が初期化されます。

- MCUのリセット
- USB バスリセット
- サスペンド検出

また、SOF 補完は次の仕様で動作します。

- SOFパケット受信までは補完機能は動作しない。
- 最初の SOF パケット受信後は内部クロック 48 MHz で 1 ms をカウントし補完する
- 2回目以降の SOF パケットを受信後は前回の受信間隔を用いて補完する
- サスペンド時および USB バスリセット受信中は補完しない

USB は、SOF パケットの受信に基づいて下記の機能を動作させますが、SOF パケットが欠落した場合には SOF 補完を行うため、正常動作を継続させることができます。

- フレーム番号の更新
- SOFR 割り込みタイミング
- アイソクロナス転送インターバルカウント

SOF パケットが欠落した場合には、FRMNUM.FRNM[10:0] フラグは更新されません。

25.3.11 パイプスケジュール

25.3.11.1 トランザクション発行条件

USB は、ホストコントローラ機能選択時、DVSTCTR0.UACT ビットを "1" にしたあと、表 25.24 に示す 条件でトランザクションを発行します。

表25.24 トランザクション発行条件

トランザクション	発行条件				
トランサラション	DIR	PID[1:0]	IITV[0]	バッファの状態	SUREQ
セットアップ	(注1)	(注1)	(注1)	(注1)	"1"設定
コントロール転送のデータステージ、	IN	BUF	無効	受信領域あり	(注1)
ステータスステージ、バルク転送	OUT	BUF	無効	送信データあり	(注1)
インタラプト転送	IN	BUF	有効	受信領域あり	(注1)
	OUT	BUF	有効	送信データあり	(注1)
アイソクロナス転送	IN	BUF	有効	(注2)	(注1)
	OUT	BUF	有効	(注3)	(注1)

注1. 表中の「一」は、トークンの発行に関係のない条件であることを示します。有効はインタラプト転送とアイソクロナス転送において、インターバルカウンタによる転送フレームでのみ発行されることを示します。無効はインターバルカウンタに関わらず発行されることを示します。

注3. 送信データの有無にかかわらずトランザクションを発行します。ただし送信データがなかった場合は、Zero-Lengthパケットを送信します。



注2. 受信領域の有無にかかわらずトランザクションを発行します。ただし、受信領域がなかった場合は受信データを破棄します。

25.3.11.2 転送スケジュール

USB のフレーム内の転送スケジューリング方法について説明します。USB は、SOF を送信後、以下に示す順番で転送を行います。

- 1. 周期的転送の実行
 - パイプ $1 \rightarrow$ パイプ $2 \rightarrow$ パイプ $6 \rightarrow$ パイプ $7 \rightarrow$ パイプ $8 \rightarrow$ パイプ 9 の順に検索し、アイソクロナス転送またはインタラプト転送のトランザクション発行が可能なパイプがあれば、トランザクションを発行します。
- 2. コントロール転送のセットアップトランザクション DCP を確認してセットアップトランザクションが可能であれば送信します。
- 3. バルク、コントロール転送データステージ、ステータスステージの実行 DCP →パイプ 1 →パイプ 2 →パイプ 3 →パイプ 4 →パイプ 5 の順にパイプを検索し、バルク、コントロール転送データステージ、コントロール転送ステータスステージのトランザクションの発行が可能なパイプがあれば、トランザクションを実行します。トランザクションを発行したとき、周辺デバイスからの応答が ACK であっても NAK であっても次のパイプのトランザクションに移ります。また、フレーム内に転送を行う時間があれば、3. を繰り返しま

25.3.11.3 USB 通信許可

DVSTCTR0.UACT ビットを "1" にすることにより、SOF の送信を開始し、トランザクションの発行が可能となります。

UACT ビットを "0" にすると、SOF の送信を停止しサスペンドとなります。UACT ビットを "1" から "0" にする場合、次の SOF を送信してから停止します。

25.4 使用上の注意事項

25.4.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ B(MSTPCRB)により、USBの動作禁止/許可することができます。リセット後の値では、USBの動作は停止します。モジュールストップ状態を解除することによりレジスタをアクセスできます。詳細は、「11. 消費電力低減機能」を参照してください。

25.5 Battery Charging 検知処理

Battery Charging 規格が定める Data Contact Detection 処理(D+線接触確認)、Primary Detection 処理(Charger 検知処理)、Secondary Detection 処理(Charger 判定処理)の制御をコントロールすることができます。

以下の項で、Function Device, Host Device それぞれの場合に求められる動作を説明します。

25.5.1 ファンクションコントローラ時の処理

Battery Charging の Portable Device として動作させる場合、以下の処理が求められます。

- (1) Data 線(D+/D-)の接触を検知し、Primary Detection 処理を開始。
- (2) Primary Detection 開始後、40 ms のマスク期間後、D- の電圧レベルにより、Primary Detection の結果を確認
- (3) Primary Detection で Charger 検知となった場合、さらに、Secondary Detection を開始する。
- (4) Secondary Detection 開始後、40 ms のマスク期間後、D+ の電圧レベルにより、Secondary Detection の結果を確認。
- (1) に対しては、VBINT 割り込み、VBSTS フラグにより、VBUS を検知した後、300 ms ~900 ms のソフトウェアウェイト後、USBBCCTRL0 レジスタの VDPSRCE0 ビット、IDMSINKE0 ビットを "1" にします。もしくは、IDPSRCE0 ビットを "1" にし、LNST[1:0] フラグにより、D+線が High から Low になることを検知し、IDPSRCE0 ビットを "0"、VDPSRCE0 ビット、IDMSINKE0 ビットを "1" にします。VDPSRCE0 ビット、IDMSINKE0 ビットは同時に "1" にしてください。(注 1)
- (2) に対しては、VDPSRCE0 ビット、IDMSINKE0 ビットを"1" にして 40 ms のソフトウェアウェイト後、CHGDETSTS0 フラグにより、Primary Detection の結果を判断します。(注 2)
- (3) に対しては、(2) の処理で CHGDETSTS0 フラグが "1" になっている場合、Charger 検知したとして判断し、VDPSRCE0 ビット、IDMSINKE0 ビットを "0" にし、VDMSRCE0 ビット、IDPSINKE0 ビットを "1" にします。
- (4) に対しては、VDMSRCE0 ビット、IDPSINKE0 ビットを "1" にして 40 ms のソフトウェアウェイト後、PDDETSTS0 フラグにより、Secondary Detection の結果を判断します。

以下に処理フロー図を示します。

- 注 1. Battery Charging 規格では、Data Contact Detection(D+/D- ラインの接触確認)のための処理フローとして 2 通りの実装方法を示してあります。一つは、D+ ラインに 7 ~ 13 μA の電流を印加することで D+ ラインを Logic High 状態にしておき、D+/D- ラインが相手と接触するとホスト機器側のプルダウン抵抗により Logic Low になることを検知する方法です。もう一方の方法は、VBUS 検知後 300 ms ~ 900 ms 間ウェイトする方法です。
- 注 2. Primary Detection では、D- ラインが 0.25 V ~ 0.4 V 以上、0.8 V ~ 2.0 V 以下であることを検知することで相手機器が Battery Charging 対応ホスト機器 (Charging Downstream Port) と判断します。CHGDETSTS0 フラグが D- ラインの 0.25 V ~ 0.4 V 以上ということだけを示すような PHY を使用される場合、LNST[1:0] フラグにより D- ラインが 0.8 V ~ 2.0 V 以下であることの確認処理を適宜追加してください。






図 25.20 Portable Device としての処理フロー

25.5.2 ホストコントローラ時の処理

Battery Charging の Charging Downstream Port として動作させる場合は、以下の処理が求められます。

- (1) VBUS のドライブを開始。
- (2) Portable Device 検知回路を有効にする。
- (3) PortableDevice 検知信号をモニタし、PortableDevice 検知信号が High であれば D- ラインのドライブを開始。
- (4) PortableDevice 検知信号が Low であることを検知して、D- ラインのドライブを終了。 Battery Charging 規格では、もしくは、以下の処理でもよいとなっています。
 - (A) 切断検知後、200 ms以内にD-ラインのドライブを開始。
 - (B) 接続検知後、10 ms以内にD-ラインのドライブを終了。
- つまり、Portable Device が「25.5.1 ファンクションコントローラ時の処理」で示した Primary Detection を検知することができるために、D– ラインをドライブすることが求められます。上記の (1) \sim (4) の方式は、ハードウェアとして Portable Device 検知機能を持っている場合であり、Portable Device を検知した場合に D– ラインをドライブする方式です。(A) \sim (B) はハードウェアとして Portable Device 検知機能を持たない場合、もしくは使用しない場合であり、Portable Device 検知の有無に関わらず、Dis-Connect 状態で D– ラインのドライブ ON、Connect 状態でドライブ OFF の制御を行う方式です。Battery Charging 規格では、どちらの方式を採用してもよいとされています。
- (3)、(4) に対しては、PDDETINT 割り込みで PortableDevice 検知信号の変化を検知し、PDDETSTS0 フラグをリードし、現在の信号状態を知ることができます。
 - (A)、(B) はソフトウェアタイマのみで実現可能です。
 - (1) \sim (4) の処理、(A) \sim (B) の処理の処理フロー図を、それぞれ以下に示します。




図 25.21 Charging Downstream Port としての処理フロー ((1) ~ (4) の処理)




図 25.22 Charging Downstream Port としての処理フロー ((A) ~ (B) の処理)

26. シリアルコミュニケーションインタフェース(SCIe, SCIf)

本 MCU は、独立した 3 チャネルのシリアルコミュニケーションインタフェース(SCI: Serial Communications Interface)を備えています。SCI は、SCIe モジュール(SCI1, SCI5)と、SCIf モジュール(SCI12)から構成されています。

SCIe (SCI1, SCI5) は、調歩同期式とクロック同期式のシリアル通信が可能です。調歩同期式では Universal Asynchronous Receiver/Transmitter (UART) や、Asynchronous Communications Interface Adapter (ACIA) などの標準の調歩同期式通信用 LSI とのシリアル通信ができます。この他、調歩同期式モードの拡張機能として、ISO/IEC 7816-3 (Identification Card) に対応したスマートカード (IC カード) インタフェースに対応しています。さらに、簡易 I²C バスインタフェースのシングルマスタ動作、および簡易 SPI インタフェースに対応しています。

SCIf (SCI12) は、SCIe の機能に加えて、Start Frame、Information Frame から構成される拡張シリアル通信プロトコルに対応しています。

本章に記載している PCLK とは PCLKB を指します。

26.1 概要

表 26.1 に SCIe の仕様を、表 26.2 に SCIf の仕様を、表 26.3 に SCI チャネル別機能一覧を示します。 図 26.1 に SCII、SCI5 のブロック図を、図 26.2 に SCI12(SCIf)のブロック図を示します。

表 26.1 SCIe の仕様 (1/2)

	項目	内容
シリアル通信方式		 調歩同期式 クロック同期式 スマートカードインタフェース 簡易I²Cバス 簡易SPIバス
転送速度		ボーレートジェネレータ内蔵により任意のビットレートを設定可能
全二重通信		送信部:ダブルバッファ構成による連続送信が可能 受信部:ダブルバッファ構成による連続受信が可能
入出力端子		表26.4~表26.6参照
データ転送		LSBファースト/MSBファースト選択可能 (注1)
割り込み要因		送信終了、送信データエンプティ、受信データフル、受信エラー、 開始条件/再開始条件/停止条件生成終了(簡易I ² Cモード用)
消費電力低減機能		チャネルごとにモジュールストップ状態への遷移が可能
調歩同期式モード	データ長	7ビット/8ビット
	送信ストップビット	1ビット/2ビット
	パリティ機能	偶数パリティ/奇数パリティ/パリティなし
	受信エラー検出機能	パリティエラー、オーバランエラー、フレーミングエラー
	ハードウェアフロー制御	CTSn#端子、RTSn#端子を用いた送受信制御が可能
	スタートビットの検出	Lowまたは立ち下がりエッジを選択可能
	ブレーク検出	フレーミングエラー発生時、RXDn端子のレベルを直接リードすることでブレークを検出可能
クロックソース		内部クロック/外部クロックの選択が可能 MTUからの転送レートクロック入力が可能(SCI1, SCI5)
	マルチプロセッサ通信機能	複数のプロセッサ間のシリアル通信機能
	ノイズ除去	RXDn端子入力経路にデジタルノイズフィルタを内蔵
クロック同期式モード	データ長	8ビット
	受信エラーの検出	オーバランエラー
	ハードウェアフロー制御	CTSn#端子、RTSn#端子を用いた送受信制御が可能

表26.1 SCIeの仕様 (2/2)

	項目	内容		
スマートカード	エラー処理	受信時パリティエラーを検出するとエラーシグナルを自動送出		
インタフェースモード 		送信時エラーシグナルを受信するとデータを自動再送信		
	データタイプ	ダイレクトコンベンション/インバースコンベンションをサポート		
簡易I ² Cモード	通信フォーマット	I ² Cバスフォーマット		
	動作モード	マスタ(シングルマスタ動作のみ)		
	転送速度	ファストモード対応 (転送速度は「26.2.9 ビットレートレジスタ (BRR)」 を参照して設定してください)		
	ノイズ除去	SSCLn、SSDAn入力経路にデジタルノイズフィルタを内蔵 ノイズ除去幅調整可能		
簡易SPIモード	データ長	8ビット		
	エラーの検出	オーバランエラー		
	SS入力端子機能	SSn#端子がHighのとき、出力端子をハイインピーダンスにすることが可能		
	クロック設定	クロック位相、クロック極性の設定を4種類から選択可能		
イベントリンク機能(SCI5のみ対応)		エラー(受信エラー・エラーシグナル検出)イベント出力		
		受信データフルイベント出力		
		送信データエンプティイベント出力		
		送信終了イベント出力		

注1. 簡易I²Cモードでは、MSBファーストでのみ使用可能です。

表26.2 SCIfの仕様 (1/2)

	項目	内容	
シリアル通信方式		 調歩同期式 クロック同期式 スマートカードインタフェース 簡易I²Cバス 簡易SPIバス 	
転送速度		ボーレートジェネレータ内蔵により任意のビットレートを設定可能	
全二重通信		送信部:ダブルバッファ構成による連続送信が可能 受信部:ダブルバッファ構成による連続受信が可能	
入出力端子		表26.4~表26.7参照	
データ転送		LSBファースト/MSBファースト選択可能 (注1)	
割り込み要因		送信終了、送信データエンプティ、受信データフル、受信エラー、 開始条件/再開始条件/停止条件生成終了(簡易I ² Cモード用)	
消費電力低減機能		モジュールストップ状態への遷移が可能	
調歩同期式モード	データ長	7ビット/8ビット	
	送信ストップビット	1ビット/2ビット	
	パリティ機能	偶数パリティ/奇数パリティ/パリティなし	
	受信エラー検出機能	パリティエラー、オーバランエラー、フレーミングエラー	
	ハードウェアフロー制御	CTSn#端子、RTSn#端子を用いた送受信制御が可能	
	スタートビットの検出	Lowまたは立ち下がりエッジを選択可能	
	ブレーク検出	フレーミングエラー発生時、RXDn端子のレベルを直接リードすることでブレークを検出可能	
	クロックソース	内部クロック/外部クロックの選択が可能 MTUからの転送レートクロック入力が可能(SCI12)	
	マルチプロセッサ通信機能	複数のプロセッサ間のシリアル通信機能	
	ノイズ除去	RXDn端子入力経路にデジタルノイズフィルタを内蔵	
クロック同期式モード	データ長	8ビット	
	受信エラーの検出	オーバランエラー	
	ハードウェアフロー制御	CTSn#端子、RTSn#端子を用いた送受信制御が可能	

表26.2 SCIfの仕様 (2/2)

項目		内容		
スマートカード	エラー処理	受信時パリティエラーを検出するとエラーシグナルを自動送出		
インタフェースモード 		送信時エラーシグナルを受信するとデータを自動再送信		
	データタイプ	ダイレクトコンベンション/インバースコンベンションをサポート		
簡易I ² Cモード	通信フォーマット	I ² Cバスフォーマット		
	動作モード	マスタ(シングルマスタ動作のみ)		
	転送速度	ファストモード対応(転送速度は「26.2.9 ビットレートレジスタ (BRR)」 を参照して設定してください)		
	ノイズ除去	SSCLn、SSDAn入力経路にデジタルノイズフィルタを内蔵 ノイズ除去幅調整可能		
簡易SPIモード	データ長	8ビット		
	エラーの検出	オーバランエラー		
	SS入力端子機能	SSn#端子がHighのとき、出力端子をハイインピーダンスにすることが可能		
	クロック設定	クロック位相、クロック極性の設定を4種類から選択可能		
拡張シリアルモード	Start Frame送信	Break Field Low widthの出力が可能/出力完了割り込み機能ありバス衝突検出機能あり/検出割り込み機能あり		
	Start Frame受信	 Break Field Low widthの検出が可能/検出完了割り込み機能あり Control Field 0、Control Field 1のデータ比較/一致割り込み機能あり Control Field 1にはプライマリ/セカンダリの2種類の比較データを設定可能 Control Field 1にプライオリティインタラプトビットを設定可能 Break FieldがないStart Frameにも対応可能 Control Field 0がないStart Frameにも対応可能 ビットレート測定機能あり 		
	入出力制御機能	 TXDX12/RXDX12信号の極性選択が可能 RXDX12信号にデジタルフィルタ機能を設定可能 RXDX12端子とTXDX12端子を兼用した半二重通信が可能 RXDX12端子受信データサンプリングタイミング選択可能 拡張シリアルモード制御部OFF時、RXDX12受信信号をSCIeへスルー出力可能 		
	タイマ機能	● リロードタイマ機能として使用可能		

注1. 簡易I²Cモードでは、MSBファーストでのみ使用可能です。

表 26.3 SCI チャネル別機能一覧

項目	SCI1	SCI5	SCI12
調歩同期式モード	0	0	0
クロック同期式モード	0	0	0
スマートカードインタフェースモード	0	0	0
簡易I ² Cモード	0	0	0
簡易SPIモード	0	0	0
拡張シリアルモード	_	_	0
MTUクロック入力	0	0	0
イベントリンク機能	_	0	_




図 26.1 SCIe (SCI1, SCI5) のブロック図




図 26.2 SCIf (SCI12) のブロック図

表 26.4 ~表 26.7 に SCI の入出力端子をモード別に示します。

表 26.4 SCIの入出力端子(調歩同期式/クロック同期式モード)

チャネル	端子名	入出力	機能
SCI1	SCK1	入出力	SCI1のクロック入出力端子
	RXD1	入力	SCI1の受信データ入力端子
	TXD1	出力	SCI1の送信データ出力端子
	CTS1#/RTS1#	入出力	SCI1送受信開始制御用入出力端子
SCI5	SCK5	入出力	SCI5のクロック入出力端子
	RXD5	入力	SCI5の受信データ入力端子
	TXD5	出力	SCI5の送信データ出力端子
	CTS5#/RTS5#	入出力	SCI5送受信開始制御用入出力端子
SCI12	SCK12	入出力	SCI12のクロック入出力端子
	RXD12	入力	SCI12の受信データ入力端子
	TXD12	出力	SCI12の送信データ出力端子
	CTS12#/RTS12#	入出力	SCI12送受信開始制御用入出力端子

表 26.5 SCIの入出力端子(簡易 I²Cモード)

チャネル	端子名	入出力	機能
SCI1	SSCL1	入出力	SCI1のI ² Cクロック入出力端子
	SSDA1	入出力	SCI1のI ² Cデータ入出力端子
SCI5	SSCL5	入出力	SCI5のI ² Cクロック入出力端子
	SSDA5	入出力	SCI5のI ² Cデータ入出力端子
SCI12	SSCL12	入出力	SCI12のI ² Cクロック入出力端子
	SSDA12	入出力	SCI12のI ² Cデータ入出力端子

表 26.6 SCIの入出力端子(簡易 SPIモード)

チャネル	端子名	入出力	機能
SCI1	SCK1	入出力	SCI1のクロック入出力端子
	SMISO1	入出力	SCI1のスレーブ送出データ入出力端子
	SMOSI1	入出力	SCI1のマスタ送出データ入出力端子
	SS1#	入力	SCI1チップセレクト入力端子
SCI5	SCK5	入出力	SCI5のクロック入出力端子
	SMISO5	入出力	SCI5のスレーブ送出データ入出力端子
	SMOSI5	入出力	SCI5のマスタ送出データ入出力端子
	SS5#	入力	SCI5チップセレクト入力端子
SCI12	SCK12	入出力	SCI12のクロック入出力端子
	SMISO12	入出力	SCI12のスレーブ送出データ入出力端子
	SMOSI12	入出力	SCI12のマスタ送出データ入出力端子
	SS12#	入力	SCI12チップセレクト入力端子

表 26.7 SCIの入出力端子(拡張シリアルモード)

チャネル	端子名	入出力	機能
SCI12	RXDX12	入力	SCI12の受信データ入力端子
	TXDX12	出力	SCI12の送信データ出力端子
	SIOX12	入出力	SCI12送受信データ入出力端子



26.2 レジスタの説明

26.2.1 レシーブシフトレジスタ (RSR)


RSR レジスタは、RXDn 端子から入力されたシリアルデータをパラレルデータに変換するための受信用シフトレジスタです。

1フレーム分のデータを受信すると、データは自動的に RDR レジスタへ転送されます。

CPU から直接アクセスすることはできません。

26.2.2 レシーブデータレジスタ (RDR)

アドレス SCI1.RDR 0008 A025h, SCI5.RDR 0008 A0A5h, SCI12.RDR 0008 B305h



RDR レジスタは、受信データを格納するための8ビットのレジスタです。

1フレーム分のデータを受信すると、RSR レジスタから受信データがこのレジスタへ転送され、RSR レジスタは次のデータを受信可能となります。

RSR レジスタと RDR レジスタはダブルバッファ構造になっているため、連続受信動作が可能です。

RDR レジスタのリードは、受信データフル割り込み (RXI) 要求が発生したときに1回だけ行ってください。受信データを RDR からリードしないまま次の1フレーム分のデータを受け取るとオーバランエラーになりますので注意してください。

RDR レジスタへは CPU から書き込みできません。

26.2.3 トランスミットデータレジスタ(TDR)

アドレス SCI1.TDR 0008 A023h, SCI5.TDR 0008 A0A3h, SCI12.TDR 0008 B303h



TDR レジスタは、送信データを格納するための8ビットのレジスタです。

TSR レジスタに空きを検出すると、TDR レジスタに書き込まれた送信データは、TSR レジスタに転送されて送信を開始します。

TDR レジスタと TSR レジスタはダブルバッファ構造になっているため、連続送信動作が可能です。1フレーム分のデータを送信したとき、TDR レジスタに次の送信データが書き込まれていれば TSR レジスタへ転送して送信を継続します。

TDR レジスタは CPU からリード/ライト可能です。TDR レジスタへの送信データの書き込みは、送信 データエンプティ割り込み(TXI)要求が発生したときに1回だけ行ってください。

26.2.4 トランスミットシフトレジスタ(TSR)

TSR レジスタは、シリアルデータを送信するためのシフトレジスタです。

TDR レジスタに書き込まれた送信データは、自動的に TSR レジスタに転送され、TXDn 端子に送出することでシリアルデータの送信を行います。


CPU からは直接アクセスすることはできません。

26.2.5 シリアルモードレジスタ (SMR)

SMR レジスタは、スマートカードインタフェースモードと非スマートカードインタフェースモードに応じて一部のビットの機能が異なります。

(1) 非スマートカードインタフェースモードのとき (SCMR.SMIF ビット = 0)

アドレス SCI1.SMR 0008 A020h, SCI5.SMR 0008 A0A0h, SCI12.SMR 0008 B300h



ビット	シンボル	ビット名	機能	R/W
b1-b0	CKS[1:0]	クロックセレクトビット	b1 b0 0 0: PCLK (n = 0) (注1) 0 1: PCLK/4 (n = 1) (注1) 1 0: PCLK/16 (n = 2) (注1) 1 1: PCLK/64 (n = 3) (注1)	R/W (注4)
b2	MP	マルチプロセッサモードビット	(調歩同期式モードのみ有効) 0:マルチプロセッサ通信機能を禁止 1:マルチプロセッサ通信機能を許可	R/W (注4)
b3	STOP	ストップビットレングスビット	(調歩同期式モードのみ有効) 0:1ストップビット 1:2ストップビット	R/W (注4)
b4	PM	パリティモードビット	(PE ビット= 1のときのみ有効) 0:偶数パリティで送受信 1:奇数パリティで送受信	R/W (注4)
b5	PE	パリティイネーブルビット	(調歩同期式モードのみ有効) ■ 送信時 0:パリティビットなし 1:パリティビットを付加 ■ 受信時 0:パリティなしで受信 1:パリティチェックを行う	R/W (注4)
b6	CHR	キャラクタレングスビット	(調歩同期式モードのみ有効)0:データ長8ビットで送受信 (注2)1:データ長7ビットで送受信 (注3)	R/W (注4)
b7	СМ	コミュニケーションモードビット	0:調歩同期式モード、または簡易I ² Cモードで動作 1:クロック同期式モード、または簡易SPIモードで動作	R/W (注4)

- 注1. nは設定値の10進表示で、「26.2.9 ビットレートレジスタ (BRR)」中のnの値を表します。
- 注2. 調歩同期式モード以外では、設定は無効でデータ長は8ビット固定です。
- 注3. LSBファースト固定となり、送信ではTDRレジスタのMSB(b7)は送信されません。
- 注4. SCR.TE ビット= 0、SCR.RE ビット= 0(シリアル送信動作を禁止、かつシリアル受信動作を禁止)の場合のみ書き込み可能です。

CKS[1:0] ビット(クロックセレクトビット)

内蔵ボーレートジェネレータのクロックソースを選択します。

CKS[1:0] ビットの設定値とボーレートの関係については、「26.2.9 ビットレートレジスタ (BRR)」を参照してください。

MP ビット(マルチプロセッサモードビット)

マルチプロセッサ通信機能の許可 / 禁止を選択します。マルチプロセッサモードでは、PE、PM ビットの設定は無効です。

STOP ビット(ストップビットレングスビット)

送信データのストップビット長を選択します。

受信時はこのビットの設定にかかわらずストップビットの1ビット目のみチェックし、2ビット目が"0" の場合は次の送信フレームのスタートビットと見なします。

PM ビット(パリティモードビット)

送受信時のパリティ(偶数パリティ/奇数パリティ)を選択します。

マルチプロセッサモードでは、PM ビットの設定は無効です。

PE ビット(パリティイネーブルビット)

PE ビットが"1"のとき、送信時はパリティビットを付加し、受信時はパリティチェックを行います。 マルチプロセッサフォーマットでは、PE ビットの設定にかかわらずパリティビットの付加、チェックは 行いません。

CHR ビット(キャラクタレングスビット)

送受信データのデータ長を選択します。

調歩同期式モード以外では、データ長は8ビット固定です。

アドレス SMCI1.SMR 0008 A020h, SMCI5.SMR 0008 A0A0h, SMCI12.SMR 0008 B300h

_	b7	b6	b5	b4	b3	b2	b1	b0
	GM	BLK	PE	PM	ВСР	[1:0]	CKS	[1:0]
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	CKS[1:0]	クロックセレクト ビット	b1 b0 0 0: PCLK (n = 0) (注1) 0 1: PCLK/4 (n = 1) (注1) 1 0: PCLK/16 (n = 2) (注1) 1 1: PCLK/64 (n = 3) (注1)	R/W (注2)
b3-b2	BCP[1:0]	基本クロック パルスビット	SCMR.BCP2 ビットと組み合わせて選択します。 表 26.8に SCMR.BCP2 ビットと SMR.BCP[1:0] ビットの組み合わせを示します。	R/W (注2)
b4	PM	パリティモード ビット	(PEビット=1のときのみ有効)0:偶数パリティで送受信1:奇数パリティで送受信	R/W (注2)
b5	PE	パリティ イネーブルビット	PE ビットが "1"のとき、送信時はパリティビットを付加し、受信時はパリティチェックを行います。スマートカードインタフェースモードでは、PE ビットは "1"にして使用してください	R/W (注2)
b6	BLK	ブロック転送 モードビット	0:通常モードで動作します 1:ブロック転送モードで動作します	R/W (注2)
b7	GM	GSMモードビット	0:通常モードで動作します 1:GSMモードで動作します	R/W (注2)

- 注1. nは設定値の10進表示で、「26.2.9 ビットレートレジスタ (BRR)」中のnの値を表します。
- 注2. SCR.TE ビット= 0、SCR.RE ビット= 0(シリアル送信動作を禁止、かつシリアル受信動作を禁止)の場合のみ書き込み可能です。

CKS[1:0] ビット(クロックセレクトビット)

内蔵ボーレートジェネレータのクロックソースを選択します。

CKS[1:0] ビットの設定値とボーレートの関係については、「26.2.9 ビットレートレジスタ (BRR)」を参照してください。

BCP[1:0] ビット(基本クロック パルスビット)

スマートカードインタフェースモードにおいて、1ビット転送期間中の基本クロック数を選択します。 SCMR.BCP2 ビットと組み合わせて選択します。

詳細は、「26.6.4 受信データサンプリングタイミングと受信マージン」を参照してください。

表26.8 SCMR.BCP2ビットとSMR.BCP[1:0]ビットの組み合わせ

SCMR.BCP2ビット	SMR.BCP	[1:0] ビット	1ビット転送期間中の基本クロック数
0	0	0	93クロック (S = 93) ^(注1)
0	0	1	128クロック (S = 128) ^(注1)
0	1	0	186クロック (S = 186) ^(注1)
0	1	1	512クロック (S = 512) ^(注1)
1	0	0	32 クロック (S = 32) ^(注1) (初期値)
1	0	1	64クロック (S = 64) ^(注1)
1	1	0	372クロック (S = 372) ^(注1)
1	1	1	256クロック (S = 256) ^(注1)

注1. Sは「26.2.9 ビットレートレジスタ (BRR)」中のSの値を表します。



PM ビット(パリティモードビット)

送受信時のパリティ(偶数パリティ/奇数パリティ)を選択します。 スマートカードインタフェースモードにおけるこのビットの使用方法については、「26.6.2 データフォーマット(ブロック転送モード時を除く)」を参照してください。

PE ビット (パリティ イネーブルビット)

PE ビットは"1" にしてください。

送信時はパリティビットを付加し、受信時はパリティチェックを行います。

BLK ビット(ブロック転送 モードビット)

BLK ビットを"1"にすると、ブロック転送モードで動作します。 ブロック転送モードについては、「26.6.3 ブロック転送モード」を参照してください。

GM ビット (GSM モードビット)

GM ビットを"1"にすると、GSM モードで動作します。

GSM モードでは、SSR.TEND フラグのセットタイミングが先頭から 11.0 etu (etu: Elementary Time Unit、1 ビットの転送期間) に前倒しされ、クロック出力制御機能が追加されます。詳細は、「26.6.6 シリアルデータの送信(ブロック転送モードを除く)」、「26.6.8 クロック出力制御」を参照してください。

26.2.6 シリアルコントロールレジスタ (SCR)

- 注. SCR レジスタは、スマートカードインタフェースモードと非スマートカードインタフェースモードに応じて一部のビットの機能が異なります。
- (1) 非スマートカードインタフェースモードのとき (SCMR.SMIF ビット = 0)

アドレス SCI1.SCR 0008 A022h, SCI5.SCR 0008 A0A2h, SCI12.SCR 0008 B302h

_	b7	b6	b5	b4	b3	b2	b1	b0
	TIE	RIE	TE	RE	MPIE	TEIE	CKE	[1:0]
リセット後の値	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b1-b0	CKE[1:0]	クロックイネーブルビット	(調歩同期式の場合) bt b0 0 0:内蔵ボーレートジェネレータ I/Oポートの設定によって、SCKn端子は入出カポートと して使用できます 0 1:内蔵ボーレートジェネレータ SCKn端子からビットレートと同じ周波数のクロックを 出力します 1 x:外部クロックまたはMTUクロック ・外部クロック使用時は、SCKn端子からビットレートの 16倍の周波数のクロックを入力してください。 SEMR.ABCSビットが"1"のときは8倍の周波数のクロックを入力してください ・MTUクロックを使用可能 MTUクロックを使用可能 MTUクロック使用時は、I/Oポートの設定によって、 SCKn端子は入出カポートとして使用できます。 (クロック同期式の場合) bt b0 0 x:内部クロック: SCKn端子はクロック出力端子となります 1 x:外部クロック SCKn端子はクロック入力端子となります	R/W (注1)
b2	TEIE	トランスミットエンド インタラプトイネーブルビット	0:TEI割り込み要求を禁止 1:TEI割り込み要求を許可	R/W
b3	MPIE	マルチプロセッサインタラプト イネーブルビット	(調歩同期式モードで、SMR.MPビット=1のとき有効) 0:通常の受信動作 1:マルチプロセッサビットが"0"の受信データは読み飛ばし、 SSR.ORER, FERの各ステータスフラグのセット("1")を 禁止します。マルチプロセッサビットが"1"のデータを受信 すると、MPIE ビットは自動的に"0"になり、通常の受信動 作に戻ります	R/W
b4	RE	レシーブイネーブルビット	0:シリアル受信動作を禁止 1:シリアル受信動作を許可	R/W (注2)
b5	TE	トランスミットイネーブルビット	0:シリアル送信動作を禁止 1:シリアル送信動作を許可	R/W (注2)
b6	RIE	レシーブインタラプトイネーブル ビット	0:RXIおよびERI割り込み要求を禁止 1:RXIおよびERI割り込み要求を許可	R/W
b7	TIE	トランスミットインタラプト イネーブルビット	0:TXI割り込み要求を禁止 1:TXI割り込み要求を許可	R/W

x : Don't care

注1. TEビット=0、REビット=0の場合のみ書き込み可能です。

注2. SMR.CMビットが"1"のときは、TEビット=0、REビット=0の場合のみ"1"を書き込み可能です。

一度、TE、REビットのいずれかを"1"にした後は、TEビット= 0、REビット= 0の書き込みのみ可能になります。SMR.CMビットが"0"かつSIMR1のIICMビットが"0"のときは、任意のタイミングで書き込みが可能です。

CKE[1:0] ビット(クロックイネーブルビット)

クロックソースおよび SCKn 端子の機能を選択します。

内蔵 MTU クロックは SEMR.ACSO ビットと組み合わせて設定します。

TEIE ビット(トランスミットエンド インタラプトイネーブルビット)

TEI割り込み要求を許可、または禁止します。

TEI 割り込み要求の禁止は、TEIE ビットを"0"にすることで行うことができます。

簡易 I^2C モードでは、開始 / 再開始 / 停止条件生成完了割り込み(STI 割り込み)が TEI 割り込みに割り当てられます。その場合も TEIE ビットにより STI 割り込み要求を許可、または禁止することができます。

MPIE ビット(マルチプロセッサインタラプト イネーブルビット)

MPIE ビットを"1"にすると、マルチプロセッサビットが"0"の受信データは読み飛ばし、SSR.ORER、FER フラグの各ステータスフラグは"1"になりません。マルチプロセッサビットが"1"のデータを受信すると、MPIE ビットは自動的にクリアされ、通常の受信動作に戻ります。詳細は「26.4 マルチプロセッサ通信機能」を参照してください。

マルチプロセッサビットが "0" の受信データを受信しているときは、RSR レジスタから RDR レジスタへの受信データの転送、および受信エラーの検出と、ORER、FER の各フラグのセット ("1") は行いません。マルチプロセッサビットが "1" の受信データを受信すると、SSR.MPB ビットを "1" にし、MPIE ビットを自動的に "0" にし、RXI、ERI 割り込み要求(SCR の RIE ビットが "1" の場合)と、ORER、FER フラグのセット ("1") が許可されます。

マルチプロセッサ通信機能を使用しない場合は、MPIE ビットには "0" を書き込んでください。

RE ビット(レシーブイネーブルビット)

シリアル受信動作を許可、または禁止します。

RE ビットを "1" にすると、調歩同期式モードの場合はスタートビットを、クロック同期式モードの場合は同期クロック入力をそれぞれ検出するとシリアル受信を開始します。 なお、RE ビットを "1" にする前に SMR レジスタの設定を行い、受信フォーマットを決定してください。

RE ビットを "0" にして受信動作を停止しても、SSR.ORER、FER、PER、RDRF の各フラグは影響を受けず、状態を保持します。

TE ビット(トランスミットイネーブルビット)

シリアル送信動作を許可、または禁止します。

TE ビットを"1"にすると、TDR レジスタに送信データを書き込むことでシリアル送信を開始します。なお、TE ビットを"1"にする前に SMR レジスタの設定を行い、送信フォーマットを決定してください。

RIE ビット(レシーブインタラプトイネーブルビット)

RXI および ERI 割り込み要求を許可、または禁止します。

RXI 割り込み要求の禁止は、RIE ビットを"0"にすることで行うことができます。

ERI 割り込み要求の解除は、SSR レジスタの ORER、FER、PER フラグをすべてクリアするか、RIE ビットを "0" にすることで行うことができます。

TIE ビット(トランスミットインタラプト イネーブルビット)

TXI割り込み要求を許可、または禁止します。

TXI割り込み要求の禁止は、TIEビットを"0"にすることで行うことができます。



アドレス SMCI1.SCR 0008 A022h, SMCI5.SCR 0008 A0A2h, SMCI12.SCR 0008 B302h

	b7	b6	b5	b4	b3	b2	b1	b0	
	TIE	RIE	TE	RE	MPIE	TEIE	CKE	[1:0]	
リセット後の値	0	0	0	0	0	0	0	0	-

ビット	シンボル	ビット名	機能	R/W
b1-b0	CKE[1:0]	クロックイネーブルビット	 SMR.GMビット=0の場合 bt b0 0 0: 出力ディスエーブル (I/Oポートの設定によって、SCKn端子は入出力ポートとして使用できます) 0 1: クロック出力 1 x: (設定しないでください) SMR.GMビット=1の場合 bt b0 0 0: Low出力固定 x 1: クロック出力 1 0: High出力固定 	R/W (注1)
b2	TEIE	トランスミットエンド インタラプトイネーブルビット	スマートカードインタフェースモードでは、"0"としてください	R/W
b3	MPIE	マルチプロセッサインタラプト イネーブルビット	スマートカードインタフェースモードでは、"0"としてください	R/W
b4	RE	レシーブイネーブルビット	0:シリアル受信動作を禁止 1:シリアル受信動作を許可	R/W (注2)
b5	TE	トランスミットイネーブルビット	0:シリアル送信動作を禁止 1:シリアル送信動作を許可	R/W (注2)
b6	RIE	レシーブインタラプトイネーブル ビット	0:RXIおよびERI割り込み要求を禁止 1:RXIおよびERI割り込み要求を許可	R/W
b7	TIE	トランスミットインタラプト イネーブルビット	0:TXI割り込み要求を禁止 1:TXI割り込み要求を許可	R/W

x : Don't care

- 注1. TEビット=0、REビット=0の場合のみ書き込み可能です。
- 注2. TEビット=0、REビット=0の場合のみ"1"を書き込みしてください。

一度、TE、REビットのいずれかを"1"にした後は、TEビット= 0、REビット= 0の書き込みのみ行ってください。

各割り込み要求については、「26.11 割り込み要因」を参照してください。

CKE[1:0] ビット(クロックイネーブルビット)

SCKn 端子からのクロック出力を制御します。

GSM モードではクロックの出力をダイナミックに切り替えることができます。詳細は、「26.6.8 **クロック出力制御」**を参照してください。

TEIE ビット(トランスミットエンド インタラプトイネーブルビット)

スマートカードインタフェースモードでは"0"としてください。

MPIE ビット(マルチプロセッサインタラプト イネーブルビット)

スマートカードインタフェースモードでは"0"としてください。

RE ビット (レシーブイネーブルビット)

シリアル受信動作を許可、または禁止します。

RE ビットを "1" にすると、スタートビットを検出するとシリアル受信を開始します。なお、RE ビットを "1" にする前に SMR レジスタの設定を行い、受信フォーマットを決定してください。

RE ビットを "0" にして受信動作を停止しても、SSR レジスタの ORER、FER、PER フラグは影響を受けず、状態を保持します。

TE ビット(トランスミットイネーブルビット)

シリアル送信動作を許可、または禁止します。

TE ビットを"1"にすると、TDR レジスタに送信データを書き込むことでシリアル送信を開始します。なお、TE ビットを"1"にする前に SMR レジスタの設定を行い、送信フォーマットを決定してください。

RIE ビット(レシーブインタラプトイネーブルビット)

RXI および ERI 割り込み要求を許可、または禁止します。

RXI 割り込み要求の禁止は、RIE ビットを"0"にすることで行うことができます。

ERI 割り込み要求の解除は、SSR レジスタの ORER、FER、PER フラグをすべてクリアするか、RIE ビットを "0" にすることで行うことができます。

TIE ビット(トランスミットインタラプト イネーブルビット)

TXI割り込み要求を許可、または禁止します。


TXI 割り込み要求の禁止は、TIE ビットを"0"にすることで行うことができます。

26.2.7 シリアルステータスレジスタ (SSR)

SSR レジスタは、スマートカードインタフェースモードと非スマートカードインタフェースモードに応じて一部のビットの機能が異なります。

(1) 非スマートカードインタフェースモードのとき (SCMR.SMIF ビット = 0)

アドレス SCI1.SSR 0008 A024h, SCI5.SSR 0008 A0A4h, SCI12.SSR 0008 B304h



ビット	シンボル	ビット名	機能	R/W
b0	MPBT	マルチプロセッサビットトランス ファビット	送信フレームに付加するマルチプロセッサビットの設定 0:データ送信サイクル 1:ID送信サイクル	R/W
b1	MPB	マルチプロセッサビット	受信フレーム中のマルチプロセッサビットの値 0:データ送信サイクル 1:ID送信サイクル	R
b2	TEND	トランスミットエンドフラグ	0:キャラクタを送信中 1:キャラクタを送信終了	R
b3	PER	パリティエラーフラグ	0:パリティエラーの発生なし 1:パリティエラーの発生あり	R/(W) (注1)
b4	FER	フレーミングエラーフラグ	0:フレーミングエラーの発生なし 1:フレーミングエラーの発生あり	R/(W) (注1)
b5	ORER	オーバランエラーフラグ	0:オーバランエラーの発生なし 1:オーバランエラーの発生あり	R/(W) (注1)
b6	RDRF	受信データフルフラグ	0 : RDR レジスタに有効なデータなし 1 : RDR レジスタに受信データあり	R/(W) (注2)
b7	TDRE	送信データエンプティフラグ	0 : TDR レジスタに未送信のデータあり 1 : TDR レジスタにデータなし	R/(W) (注2)

注1. フラグをクリアするための"0"書き込みのみ可能です。フラグをクリアする場合は、フラグが"1"であることを確認してから "0"を書いてください。

MPB ビット(マルチプロセッサビット)

受信フレーム中のマルチプロセッサビットの値が格納されます。SCR.RE ビットが"0"のときは変化しません。

TEND フラグ(トランスミットエンドフラグ)

送信が終了したことを表示します。

「"1"になる条件]

- SCR.TE ビットが "0" (シリアル送信動作を禁止) のとき SCR.TE ビットを "0" から "1" にするときは、TEND フラグは影響を受けず "1" の状態を保持します。
- 送信キャラクタの最後尾ビットの送信時、TDR レジスタが更新されていないとき

「"0"になる条件]

• SCR.TE ビットが "1" の状態で TDR レジスタへ送信データを書き込んだとき TEND フラグを "0" にして割り込みハンドラを終了する場合は、「14.4.1.2 レベル検出の割り込みステータスフラグ」の手順を参照してください。



注2. 書く場合"1"としてください。

PER フラグ(パリティエラーフラグ)

調歩同期式モードで受信時にパリティエラーが発生して異常終了したことを表示します。 ["1"になる条件]

• 受信中にパリティエラーを検出したとき パリティエラーが発生したときの受信データは RDR レジスタに転送されますが、RXI 割り込み要求は 発生しません。なお、PER フラグが"1"になった状態では、以降の受信データは RDR レジスタに転送 されません。

["0"になる条件]

• "1" の状態を読み出した後、"0" を書き込んだとき

PER フラグを "0" にして割り込みハンドラを終了する場合は、「14.4.1.2 レベル検出の割り込みステータスフラグ」の手順を参照してください。

SCR.RE ビットを "0" (シリアル受信動作を禁止) にしても、PER フラグは影響を受けず以前の状態を保持します。

FER フラグ(フレーミングエラーフラグ)

調歩同期式モードで受信時にフレーミングエラーが発生して異常終了したことを表示します。 ["1"になる条件]

• ストップビットが"0"のとき

2ストップモードのときは、1ビット目のストップビットが"1"であるかどうかのみを判定し、2ビット目のストップビットはチェックしません。なお、フレーミングエラーが発生したときの受信データはRDRレジスタに転送されますが、RXI割り込み要求は発生しません。さらに、FERフラグが"1"になった状態では、以降の受信データはRDRレジスタに転送されません。

["0"になる条件]

• "1" の状態を読み出した後、"0" を書き込んだとき

FER フラグを "0" にして割り込みハンドラを終了する場合は、「14.4.1.2 レベル検出の割り込みステータスフラグ」の手順を参照してください。

SCR.RE ビットを"0"にしても、FER フラグは影響を受けず以前の状態を保持します。

ORER フラグ(オーバランエラーフラグ)

受信時にオーバランエラーが発生して異常終了したことを表示します。「"1"になる条件

• RDR レジスタの受信データをリードしないで次のデータを受信したとき RDR レジスタはオーバランエラーが発生する前の受信データを保持し、後から受信したデータが失われます。ORER フラグが"1"になった状態では、以降のシリアル受信を続けることはできません。なお、クロック同期式モードでは、シリアル送信も続けることはできません。

["0"になる条件]

• "1" の状態を読み出した後、"0" を書き込んだとき

ORER フラグを "0" にして割り込みハンドラを終了する場合は、「14.4.1.2 レベル検出の割り込みステータスフラグ」の手順を参照してください。

SCR.RE ビットを "0" にしても、ORER フラグは影響を受けず以前の状態を保持します。

RDRF フラグ(受信データフルフラグ)

RDR レジスタ内の受信データの有無を表示します。

["1"になる条件]

- 受信が正常終了し、RSR レジスタから RDR レジスタへ受信データが転送されたとき ["0" になる条件]
 - RDR レジスタからデータを読み出したとき

TDRE フラグ(送信データエンプティフラグ)

TDR レジスタ内の送信データの有無を表示します。

["1"になる条件]

• TDR レジスタから TSR レジスタにデータが転送されたとき

["0"になる条件]

• TDR レジスタへ送信データを書いたとき

アドレス SMCI1.SSR 0008 A024h, SMCI5.SSR 0008 A0A4h, SMCI12.SSR 0008 B304h

	b7	b6	b5	b4	b3	b2	b1	b0
	TDRE	RDRF	ORER	ERS	PER	TEND	MPB	MPBT
リセット後の値	1	0	0	0	0	1	0	0

ビット	シンボル	ビット名	機能	R/W
b0	MPBT	マルチプロセッサビット トランスファビット	スマートカードインタフェースモードでは"0"としてください	R/W
b1	MPB	マルチプロセッサビット	スマートカードインタフェースモードでは使用しません。"0" としてください	R
b2	TEND	トランスミットエンドフラグ	0:キャラクタを送信中 1:キャラクタを送信終了	R
b3	PER	パリティエラーフラグ	0:パリティエラーの発生なし 1:パリティエラーの発生あり	R/(W) (注1)
b4	ERS	エラーシグナルステータスフラグ	0:エラーシグナルLow応答なし 1:エラーシグナルLow応答あり	R/(W) (注1)
b5	ORER	オーバランエラーフラグ	0:オーバランエラーの発生なし 1:オーバランエラーの発生あり	R/(W) (注1)
b6	RDRF	受信データフルフラグ	0:RDR レジスタに有効なデータなし 1:RDR レジスタに受信データあり	R/(W) (注2)
b7	TDRE	送信データエンプティフラグ	0 : TDR レジスタに未送信のデータあり 1 : TDR レジスタにデータなし	R/(W) (注2)

注1. フラグをクリアするための"0"書き込みのみ可能です。フラグをクリアする場合は、フラグが"1"であることを確認してから "0" を書いてください。

"0"を書いてください。 注2. 書く場合"1"としてください。

TEND フラグ(トランスミットエンドフラグ)

受信側からのエラーシグナルの応答がなく、次の送信データを TDR レジスタに転送可能になったとき "1" になります。

["1"になる条件]

- SCR.TE ビット = 0 (シリアル送信動作を禁止) のとき SCR.TE ビットを "0" から "1" にするときは、TEND フラグは影響を受けず "1" の状態を保持します。
- 1 バイトのデータを送信して一定期間後、ERS フラグ = 0 かつ TDR レジスタが更新されていないとき セットされるタイミングは、レジスタの設定により以下のように異なります。

SMR.GM ビット=0、SMR.BLK ビット=0 のとき、送信開始から 12.5 etu 後

SMR.GM ビット=0、SMR.BLK ビット=1 のとき、送信開始から 11.5 etu 後

SMR.GM ビット=1、SMR.BLK ビット=0のとき、送信開始から11.0 etu 後

SMR.GM ビット=1、SMR.BLK ビット=1のとき、送信開始から11.0 etu 後

["0"になる条件]

• SCR.TE ビットが "1" の状態で TDR レジスタへ送信データを書き込んだとき TEND フラグを "0" にして割り込みハンドラを終了する場合は、「14.4.1.2 レベル検出の割り込みステータスフラグ」の手順を参照してください。

PER フラグ(パリティエラーフラグ)

調歩同期式モードで受信時にパリティエラーが発生して異常終了したことを表示します。 ["1"になる条件]

• 受信中にパリティエラーを検出したとき パリティエラーが発生したときの受信データは RDR レジスタに転送されますが、RXI 割り込み要求は 発生しません。なお、PER フラグが "1" になった状態では、以降の受信データは RDR レジスタに転送 されません。

「"0"になる条件]

• "1" の状態を読み出した後、"0" を書き込んだとき

PER フラグを "0" にして割り込みハンドラを終了する場合は、「14.4.1.2 レベル検出の割り込みステータスフラグ」の手順を参照してください。

SCR.RE ビットを "0" (シリアル受信動作を禁止) にしても、PER フラグは影響を受けず以前の状態を保持します。

ERS フラグ(エラーシグナルステータスフラグ)

["1"になる条件]

• エラーシグナル Low をサンプリングしたとき

["0"になる条件]

• "1" の状態を読み出した後、"0" を書き込んだとき

ERS フラグを "0" にして割り込みハンドラを終了する場合は、「14.4.1.2 レベル検出の割り込みステータスフラグ」の手順を参照してください。

SCR.RE ビットを"0"にしても、ERS フラグは影響を受けず以前の状態を保持します。

ORER フラグ (オーバランエラーフラグ)

受信時にオーバランエラーが発生して異常終了したことを表示します。 ["1"になる条件]

- RDR レジスタの受信データをリードしないで次のデータを受信したとき RDR レジスタではオーバランエラーが発生する前の受信データを保持し、後から受信したデータが失 われます。ORER フラグが "1" になった状態では、以降のシリアル受信を続けることはできません。 「"0" になる条件〕
 - "1"の状態を読み出した後、"0"を書き込んだとき
 ORER フラグを "0"にして割り込みハンドラを終了する場合は、「14.4.1.2 レベル検出の割り込みステータスフラグ」の手順を参照してください。
 SCR.RE ビットを "0"にしても、ORER フラグは影響を受けず以前の状態を保持します。

RDRF フラグ(受信データフルフラグ)

RDR レジスタ内の受信データの有無を表示します。

["1"になる条件]

- 受信が正常終了し、RSR レジスタから RDR レジスタへ受信データが転送されたとき ["0" になる条件]
 - RDR レジスタからデータを読み出したとき

TDRE フラグ(送信データエンプティフラグ)

TDR レジスタ内の送信データの有無を表示します。

「"1"になる条件】

- TDR レジスタから TSR レジスタにデータが転送されたとき
- ["0"になる条件]
 - TDR レジスタへ送信データを書いたとき

26.2.8 スマートカードモードレジスタ (SCMR)

アドレス SMCI1.SCMR 0008 A026h, SMCI5.SCMR 0008 A0A6h, SMCI12.SCMR 0008 B306h



ビット	シンボル	ビット名	機能	R/W
b0	SMIF	スマートカードインタフェース モードセレクトビット	0: 非スマートカードインタフェースモード (調歩同期式モード、クロック同期式モード、簡易SPIモード、 簡易I ² Cモード) 1: スマートカードインタフェースモード	R/W (注1)
b1	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b2	SINV	送受信データインバートビット	0: TDR レジスタの内容をそのまま送信、受信データをそのまま RDR レジスタに格納 1: TDR レジスタの内容を反転して送信、受信データを反転して RDR レジスタに格納	R/W (注1)
b3	SDIR	送受信データトランスファ ディレクションビット	以下のモードで使用可能です。	R/W (注1)
b6-b4	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b7	BCP2	基本クロックパルスビット2	SMR.BCP[1:0] ビットと組み合わせて選択します 表 26.9に SCMR.BCP2 ビットと SMR.BCP[1:0] ビットの組み合わ せを示します。	R/W (注1)

注1. SCR.TE ビット= 0、SCR.RE ビット= 0(シリアル送信動作を禁止、かつシリアル受信動作を禁止)の場合のみ書き込み可能です。

SMIF ビット(スマートカードインタフェース モードセレクトビット)

スマートカードインタフェースモードで動作させるときは、"1"を設定します。

非スマートカードインタフェースモードである調歩同期式(マルチプロセッサモード含む)、クロック同期式モード、簡易 SPI モード、および簡易 I^2C モードで動作させるときは、"0"を設定します。

SINV ビット(送受信データインバートビット)

送受信データのロジックレベルを反転します。SINV ビットは、パリティビットのロジックレベルには影響しません。パリティビットを反転させる場合は、SMR.PM ビットを反転してください。

BCP2 ビット(基本クロックパルスビット2)

スマートカードインタフェースモードにおいて1ビット転送期間中の基本クロック数を、SMR.BCP[1:0] ビットと組み合わせて選択します。


表26.9 SCMR.BCP2ビットとSMR.BCP[1:0]ビットの組み合わせ

SCMR.BCP2ビット	SMR.BCP	[1:0]ビット	1ビット転送期間中の基本クロック数
0	0	0	93クロック (S = 93) ^(注1)
0	0	1	128クロック (S = 128) ^(注1)
0	1	0	186クロック (S = 186) ^(注1)
0	1	1	512クロック (S = 512) ^(注1)
1	0	0	32 クロック(S = 32) ^(注1) (初期値)
1	0	1	64クロック (S = 64) ^(注1)
1	1	0	372クロック (S = 372) ^(注1)
1	1	1	256クロック (S = 256) ^(注1)

注1. Sは「26.2.9 ビットレートレジスタ (BRR)」中のSの値を表します。

26.2.9 ビットレートレジスタ (BRR)

アドレス SCI1.BRR 0008 A021h, SCI5.BRR 0008 A0A1h, SCI12.BRR 0008 B301h



BRR レジスタはビットレートを調整するための8ビットのレジスタです。

SCI はチャネルごとにボーレートジェネレータが独立しているため、異なるビットレートを設定できます。通常の調歩同期式モード、マルチプロセッサ通信、クロック同期式モード、スマートカードインタフェースモード、簡易 SPI モードおよび簡易 I^2C モードにおける BRR レジスタの設定値 I^2C とビットレート B の関係を表 26.10 に示します。

BRR レジスタへの書き込みは、SCR.TE ビット = 0、SCR.RE ビット = 0 の場合のみ可能です。

表 26.10 BRR レジスタの設定値NとビットレートBの関係

モード	SEMR.ABCS ビット	BRR レジスタの設定値	誤差 [%]		
調歩同期式、 マルチプロ セッサ通信	0	$N = \frac{PCLK \times 10^6}{64 \times 2^{2n-1} \times B} - 1$	誤差 = $\left\{ \frac{PCLK \times 10^6}{B \times 64 \times 2^{2n-1} \times (N+1)} - 1 \right\} \times 100$		
	1	$N = \frac{PCLK \times 10^6}{32 \times 2^{2n-1} \times B} - 1$	誤差 = $\left\{ \frac{PCLK \times 10^6}{B \times 32 \times 2^{2n-1} \times (N+1)} - 1 \right\} \times 100$		
クロック同期 簡易SPI	t.	$N = \frac{PCLK \times 10^6}{8 \times 2^{2n-1} \times B} - 1$			
スマートカート	ドインタフェース	$N = \frac{PCLK \times 10^6}{S \times 2^{2n+1} \times B} - 1$	誤差 = $\left\{ \frac{PCLK \times 10^6}{B \times S \times 2^{2n+1} \times (N+1)} - 1 \right\} \times 100$		
簡易I ² C ^(注1)		$N = \frac{PCLK \times 10^6}{64 \times 2^{2n-1} \times B} - 1$			

B:ビットレート[bps]

N : BRR レジスタの設定値(0 \leq N \leq 255)

PCLK:周辺モジュールクロック周波数 [MHz]

n と S:表 26.11 のとおり SMR、SCMR レジスタの設定値によって決まります。

注1. 簡易I²CモードでのSCL出力のHigh/Low幅がI²C-bus規格を満たすようビットレートを調整してください。

表 26.11 SCL High/Low幅算出式

モード	SCL	算出式 (秒(s))
I ² C	High幅 (min値)	$(N+1) \times 4 \times 2^{2n-1} \times 7 \times \frac{1}{PCLK \times 10^6}$
. 0	Low幅 (min値)	$(N+1)\times4\times2^{2n-1}\times8\times\frac{1}{PCLK\times10^{6}}$

表26.12 クロックソースの設定

SMR.CKS[1:0]ビットの設定	クロックソース	n
0 0	PCLK	0
0 1	PCLK/4	1
1 0	PCLK/16	2
11	PCLK/64	3

表26.13 スマートカードインタフェースモード時の基本クロックの設定

SCMR.BCP2ビットの設定	SMR.BCP[1:0] ビットの設定	1ビット期間中の 基本クロックパルス数	S
0	0 0	93クロック	93
0	0 1	128クロック	128
0	10	186クロック	186
0	11	512クロック	512
1	0 0	32クロック	32
1	0 1	64クロック	64
1	10	372クロック	372
1	11	256クロック	256

通常の調歩同期式モードにおける BRR レジスタの値 N の設定例を表 26.14 に、各動作周波数における設定可能な最大ビットレートを表 26.15 に示します。また、クロック同期式モードおよび簡易 SPI モードにおける BRR レジスタの値 N の設定例を表 26.18 に、スマートカードインタフェースモードにおける BRR レジスタの値 N の設定例を表 26.20 に、簡易 I^2C モードにおける BRR レジスタの値 N の設定例を表 26.20 に、簡易 I^2C モードにおける BRR レジスタの値 N の設定例を表 26.22 に示します。スマートカードインタフェースモードでは I ビット転送期間の基本クロック数 S を選択できます。詳細は「I06.6.4 受信データサンプリングタイミングと受信マージン」を参照してください。また、表 26.16、表 26.19 に外部クロック入力時の最大ビットレートを示します。

調歩同期式モードでシリアル拡張モードレジスタ (SEMR) の調歩同期基本クロックセレクトビット (ABCS) を "1" にしたときのビットレートは表 26.14 の 2 倍になります。

表26.14 ビットレートに対するBRRの設定例(調歩同期式モード)

ビット							動作周	波数Ⅰ	PCLK (MHz))					
レート			8		9.8304			10			,	12		12.	.288
(bps)	n	Ν	誤差 (%)	n	N	誤差 (%)	n	Ν	誤差 (%)	n	N	誤差 (%)	n	Ν	誤差 (%)
110	2	141	0.03	2	174	-0.26	2	177	-0.25	2	212	0.03	2	217	0.08
150	2	103	0.16	2	127	0.00	2	129	0.16	2	155	0.16	2	159	0.00
300	1	207	0.16	1	255	0.00	2	64	0.16	2	77	0.16	2	79	0.00
600	1	103	0.16	1	127	0.00	1	129	0.16	1	155	0.16	1	159	0.00
1200	0	207	0.16	0	255	0.00	1	64	0.16	1	77	0.16	1	79	0.00
2400	0	103	0.16	0	127	0.00	0	129	0.16	0	155	0.16	0	159	0.00
4800	0	51	0.16	0	63	0.00	0	64	0.16	0	77	0.16	0	79	0.00
9600	0	25	0.16	0	31	0.00	0	32	-1.36	0	38	0.16	0	39	0.00
19200	0	12	0.16	0	15	0.00	0	15	1.73	0	19	-2.34	0	19	0.00
31250	0	7	0.00	0	9	-1.70	0	9	0.00	0	11	0.00	0	11	2.40
38400	_	_		0	7	0.00	0	7	1.73	0	9	-2.34	0	9	0.00

ビット							動作周	波数F	PCLK (MHz))					
レート		,	14		•	16		17.	2032		1	18		19.0	6608
(bps)	n	Ν	誤差(%)	n	N	誤差(%)	n	N	誤差(%)	n	N	誤差(%)	n	N	誤差 (%)
110	2	248	-0.17	3	70	0.03	3	75	0.48	3	79	-0.12	3	86	0.31
150	2	181	0.16	2	207	0.16	2	223	0.00	2	233	0.16	2	255	0.00
300	2	90	0.16	2	103	0.16	2	111	0.00	2	116	0.16	2	127	0.00
600	1	181	0.16	1	207	0.16	1	223	0.00	1	233	0.16	1	255	0.00
1200	1	90	0.16	1	103	0.16	1	111	0.00	1	116	0.16	1	127	0.00
2400	0	181	0.16	0	207	0.16	0	223	0.00	0	233	0.16	0	255	0.00
4800	0	90	0.16	0	103	0.16	0	111	0.00	0	116	0.16	0	127	0.00
9600	0	45	-0.93	0	51	0.16	0	55	0.00	0	58	-0.69	0	63	0.00
19200	0	22	-0.93	0	25	0.16	0	27	0.00	0	28	1.02	0	31	0.00
31250	0	13	0.00	0	15	0.00	0	16	1.20	0	17	0.00	0	19	-1.70
38400				0	12	0.16	0	13	0.00	0	14	-2.34	0	15	0.00

ビット				動作周	波数I	PCLK (MHz))			
レート		2	20		2	25	30			
(bps)	n	N	誤差(%)	n	N	誤差 (%)	n	N	誤差 (%)	
110	3	88	-0.25	3	110	-0.02	3	132	0.13	
150	3	64	0.16	3	80	0.47	3	97	-0.35	
300	2	129	0.16	2	162	-0.15	2	194	0.16	
600	2	64	0.16	2	80	0.47	2	97	-0.35	
1200	1	129	0.16	1	162	-0.15	1	194	0.16	
2400	1	64	0.16	1	80	0.47	1	97	-0.35	
4800	0	129	0.16	0	162	-0.15	0	194	0.16	
9600	0	64	0.16	0	80	0.47	0	97	-0.35	
19200	0	32	-1.36	0	40	-0.76	0	48	-0.35	
31250	0	19	0.00	0	24	0.00	0	29	0.00	
38400	0	15	1.73	0	19	1.73	0	23	1.73	

注. SEMR.ABCSビット=0のときの例です。 ABCSビット=1にしたときは、ビットレートが2倍になります。

表26.15 各動作周波数における最大ビットレート (調歩同期式モード)

PCLK (MHz)	n	N	最大ビットレート (bps)	PCLK (MHz)	n	N	最大ビットレート (bps)
8	0	0	250000	17.2032	0	0	537600
9.8304	0	0	307200	18	0	0	562500
10	0	0	312500	19.6608	0	0	614400
12	0	0	375000	20	0	0	625000
12.288	0	0	384000	25	0	0	718250
14	0	0	437500	30	0	0	937500
16	0	0	500000				

注. SEMR.ABCSビット=1にしたときは、ビットレートが2倍になります。

表26.16 外部クロック入力時の最大ビットレート (調歩同期式モード)

PCLK (MHz)	外部入力クロック	最大ビットし	ノート (bps)	
PCLK (IVIHZ)	(MHz)	SEMR.ABCS ビット= 0	SEMR.ABCSビット= 1	
8	2.0000	125000	250000	
9.8304	2.4576	153600	307200	
10	2.5000	156250	312500	
12	3.0000	187500	375000	
12.288	3.0720	192000	384000	
14	3.5000	218750	437500	
16	4.0000	250000	500000	
17.2032	4.3008	268800	537600	
18	4.5000	281250	562500	
19.6608	4.9152	307200	614400	
20	5.0000	312500	625000	
25	6.2500	390625	781250	
30	7.5000	468750	937500	

表26.17 MTUクロック入力時の最大ビットレート (調歩同期式モード)

PCLK (MHz)	MTUクロック(MHz)	最大ビットし	ノート (bps)
FOLK (WITE)	WITO 9 LI 99 (WITE)	SEMR.ABCSビット=0	SEMR.ABCSビット=1
8	4	250000	500000
9.8304	4.9152	307200	614400
10	5	312500	625000
12	6	375000	750000
12.288	6.144	384000	768000
14	7	437500	875000
16	8	500000	1000000
17.2032	8.6016	537600	1075200
18	9	562500	1125000
19.6608	9.8304	614400	1228800
20	10	625000	1250000
25	12.5	781250	1562500
30	15	937500	1875000

表26.18 ビットレートに対するBRRの設定例(クロック同期式モード、簡易SPIモード)

		動作周波数PCLK(MHz)													
ビットレート	3	3	1	0	1	6	2	.0	2	5	3	0			
(bps)	n	N	n	N	n	N	n	N	n	N	n	N			
110															
250	3	124	_	_	3	249									
500	2	249	_	_	3	124	_	_			3	23			
1k	2	124	_	_	2	249	_		3	97	3	11			
2.5k	1	199	1	249	2	99	2	124	2	155	2	18			
5k	1	99	1	124	1	199	1	249	2	77	2	9			
10k	0	199	0	249	1	99	1	124	1	155	1	18			
25k	0	79	0	99	0	159	0	199	0	249	1	7			
50k	0	39	0	49	0	79	0	99	0	124	0	14			
100k	0	19	0	24	0	39	0	49	0	62	0	7			
250k	0	7	0	9	0	15	0	19	0	24	0	2			
500k	0	3	0	4	0	7	0	9	_	_	0	1			
1M	0	1			0	3	0	4	_	_	_	-			
2M	0	0 (注1)			0	1			_	_	_	-			
2.5M			0	0 (注1)			0	1			0				
4M					0	0 (注1)					_				
5M							0	0 (注1)							
6.25M									0	0 (注1)					
7.5M											0	(注			

空欄:設定できません。

― :設定可能ですが誤差がでます。

注1. 連続送信/連続受信はできません。1フレームの送信/受信終了後、次のフレームの送信/受信を開始するまで1ビット期間の間隔が空きます(同期クロックの出力が1ビット期間停止します)。そのため、1フレーム(8ビット)のデータ転送に9ビット分の時間がかかり、平均した転送レートは8/9倍になります。

表26.19 外部クロック入力時の最大ビットレート(クロック同期式モード、簡易SPIモード)

PCLK (MHz)	外部入力クロック(MHz)	最大ビットレート(Mbps)
8	1.3333	1.3333
10	1.6667	1.6667
12	2.0000	2.0000
14	2.3333	2.3333
16	2.6667	2.6667
18	3.0000	3.0000
20	3.3333	3.3333
25	4.1667	4.1667
30	5.0000	5.0000

表 26.20 ビットレートに対する BRRの設定例(スマートカードインタフェースモードでn=0、S=372 のとき)

ビットレート (bps)	PCLK (MHz)	n	N	誤差(%)
9600	7.1424	0	0	0.00
	10.00	0	1	30
	10.7136	0	1	25
	13.00	0	1	8.99
	14.2848	0	1	0.00
	16.00	0	1	12.01
	18.00	0	2	15.99
	20.00	0	2	6.66
	25.00	0	3	12.49
	30.00	0	3	5.01

表 26.21 各動作周波数における最大ビットレート (スマートカードインタフェースモードでS=32のとき)

PCLK (MHz)	最大ビットレート(bps)	n	N
10.00	156250	0	0
10.7136	167400	0	0
13.00	203125	0	0
16.00	250000	0	0
18.00	281250	0	0
20.00	312500	0	0
25.00	390625	0	0
30.00	468750	0	0

表 26.22 ビットレートに対する BRR の設定例 (簡易 I²C モード)

ビット		動作周波数PCLK(MHz)													
レート			8		,	10	16			20			25		
(bps)	n	Ν	誤差(%)	n	Ν	誤差(%)	n	N	誤差(%)	n	N	誤差(%)	n	N	誤差(%)
10k	0	24	0.0	0	31	-2.3	1	12	-3.8	1	15	-2.3	1	19	-2.3
25k	0	9	0.0	0	12	-3.8	1	4	0.0	1	6	-10.7	1	7	-2.3
50k	0	4	0.0	0	6	-10.7	1	2	-16.7	1	3	-21.9	1	3	-2.3
100k	0	2	-16.7	0	3	-21.9	0	4	0.0	0	6	-10.7	1	1	-2.3
250k	0	0	0.0	0	1	-37.5	0	1	0.0	0	2	-16.7	0	3	-21.9
350k										0	1	-10.7	0	2	-25.6

ビット レート (bps)	動	(M	皮数 PCLK IHz) 30
(ph2)	n	N	誤差 (%)
10k	1	23	-2.3
25k	1	9	-6.3
50k	1	4	-6.3
100k	1	2	-21.9
250k	0	3	-6.3
350k	0	2	-10.7


表 26.23 各ビットレート設定での SCL High/Low 幅最小値(簡易 I²C モード)

		動作周波数PCLK(MHz)										
ビット レート			8	10		16			20			
(bps)	n	Z	SCL High/Low幅 min値(μs)	n	Z	SCL High/Low幅 min値(μs)	n	Z	SCL High/Low幅 min値(μs)	n	Ν	SCL High/Low幅 min値(μs)
10k	0	24	43.75/50.00	0	31	44.80/51.20	1	12	45.50/52.00	1	15	44.80/51.20
25k	0	9	17.50/20.00	0	12	18.20/20.80	1	4	17.50/20.00	1	6	19.60/22.40
50k	0	4	8.75/10.00	0	6	9.80/11.20	1	2	10.50/12.00	1	3	11.20/12.80
100k	0	2	5.25/6.00	0	3	5.60/6.40	0	4	4.37/5.00	0	6	4.90/5.60
250k	0	0	1.75/2.00	0	1	2.80/3.20	0	1	1.75/2.00	0	2	2.10/2.40
350k										0	1	1.40/1.60

. * .	動作周波数PCLK(MHz)						
ビット レート			25	30			
(bps)	n	Z	SCL High/Low幅 min値(μs)	n	Z	SCL High/Low幅 min値(μs)	
10k	1	19	44.80/51.20	1	23	44.80/51.20	
25k	1	7	17.92/20.48	1	9	18.66/21.33	
50k	1	3	8.96/10.24	1	4	9.33/10.66	
100k	1	1	4.48/5.12	1	2	5.60/6.40	
250k	0	3	2.24/2.56	0	3	1.86/2.13	
350k	0	2	1.68/1.92	0	2	1.40/1.60	

26.2.10 シリアル拡張モードレジスタ (SEMR)

アドレス SCI1.SEMR 0008 A027h, SCI5.SEMR 0008 A0A7h, SCI12.SEMR 0008 B307h



ビット	シンボル	ビット名	機能	R/W
b0	ACS0	調歩同期クロックソースセレ クトビット	(調歩同期式モードのみ有効) 0:外部クロック 1:MTUから出力される2つのコンペアマッチ出力の論理積	R/W (注1)
b3-b1		予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b4	ABCS	調歩同期基本クロックセレク トビット	(調歩同期式モードのみ有効) 0:基本クロック16サイクルの期間が1ビット期間の転送レートになります 1:基本クロック8サイクルの期間が1ビット期間の転送レートになります	R/W (注1)
b5	NFEN	デジタルノイズフィルタ機能 イネーブルビット	(調歩同期式モード) 0:RXDn入力信号のノイズ除去機能無効 1:RXDn入力信号のノイズ除去機能有効 (簡易I ² Cモード) 0:SSCLn、SSDAn入力信号のノイズ除去機能無効 1:SSCLn、SSDAn入力信号のノイズ除去機能有効 上記以外のモードでは、NFENビットを"0"にしてください。	R/W (注1)
b6	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b7	RXDESEL	調歩同期スタートビットエッ ジ検出セレクトビット	(調歩同期式モードのみ有効)0:RXDn端子入力のLowレベルでスタートビットを検出1:RXDn端子入力の立ち下がりエッジでスタートビットを検出	R/W (注1)

注1. SCR.TE ビット= 0、SCR.RE ビット= 0(シリアル送信動作を禁止、かつシリアル受信動作を禁止)の場合のみ書き込み可能です。

SEMR レジスタは、調歩同期式モード時の1ビット期間のクロックを選択したり、スタートビットの検出 方法を選択するためのレジスタです。

ACS0 ビット (調歩同期クロックソースセレクトビット)

調歩同期式モードにおける、クロックソースを選択します。

ACS0 ビットは、調歩同期式モード(SMR.CM ビット = 0)で、外部クロック入力(SCR.CKE[1:0] ビット = 10b、11b)のときに有効です。外部クロックまたは、内蔵 MTU のコンペアマッチ出力の論理積を選択できます。

調歩同期式モード以外では、ACS0 ビットを"0"にしてください。

MTU の MTIOC1A、MTIOC2A 出力をシリアル転送ベースクロックにすることができます。詳細は**表 26.24** を参照してください。

表26.24 SCIのチャネルと使用できるコンペアマッチ出力

SCI	MTU	コンペアマッチ出力
SCI1	MTU1, MTU2	MTIOC1A, MTIOC2A
SCI5	MTU1, MTU2	MTIOC1A, MTIOC2A
SCI12	MTU1, MTU2	MTIOC1A, MTIOC2A

MTU の MTIOC1A、MTIOC2A 出力を選択したときの設定例を図 26.3 に示します。






図 26.3 MTU クロック入力時の平均転送レート設定例

NFEN ビット(デジタルノイズフィルタ機能イネーブルビット)

デジタルノイズフィルタ機能の有効、無効を選択します。

有効にすると、調歩同期式モードの場合は、RXDn 入力信号のノイズを除去し、簡易 I^2C モードの場合は SSDAn、SSCLn の入力信号のノイズを除去します。


上記以外のモードでは NFEN ビットを "0" にし、デジタルノイズフィルタ機能を無効にしてください。 デジタルノイズフィルタ機能を無効にすると、入力信号がそのまま内部信号として伝えられます。

RXDESEL ビット(調歩同期スタートビットエッジ検出セレクトビット)

調歩同期式モード受信動作におけるスタートビットの検出方法を選択します。本ビットの設定によりブレーク時の動作が異なります。ブレーク中に受信動作を停止させたい場合、およびブレーク終了後に RXDn端子入力を1フレーム期間以上 High レベルに保持せず受信を開始する場合は"1"を設定してください。調歩同期式モード以外では"0"を設定してください。

26.2.11 ノイズフィルタ設定レジスタ (SNFR)

アドレス SCI1.SNFR 0008 A028h, SCI5.SNFR 0008 A0A8h, SCI12.SNFR 0008 B308h



ビット	シンボル	ビット名	機能	R/W
b2-b0	NFCS[2:0]	ノイズフィルタクロックセレクト ビット	調歩同期式モード時、基本クロック基準で b2 b0 0 0 : 1分周のクロックをノイズフィルタに使用 簡易I ² Cモード時、SMR.CKS[1:0]ビットで選択した内蔵ボーレートジェネレータのクロックソース基準で b2 b0 0 0 1 : 1分周のクロックをノイズフィルタに使用 0 1 0 : 2分周のクロックをノイズフィルタに使用 0 1 1 : 4分周のクロックをノイズフィルタに使用 1 0 0 : 8分周のクロックをノイズフィルタに使用 1 に i i i i i i i i i i i i i i i i i i	R/W (注1)
b7-b3	 —	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. SCR.TE ビット= 0、SCR.RE ビット= 0(シリアル送信動作を禁止、かつシリアル受信動作を禁止)の場合のみ書き込み可能です。


NFCS[2:0] ビット(ノイズフィルタクロックセレクトビット)

デジタルノイズフィルタのサンプリングクロックを選択します。

調歩同期式モード時にノイズフィルタを使用する場合、"000b"を設定してください。簡易 I^2C モード時は "001b" \sim "100b" の中で設定してください。

26.2.12 $I^{2}C$ モードレジスタ 1 (SIMR1)

アドレス SCI1.SIMR1 0008 A029h, SCI5.SIMR1 0008 A0A9h, SCI12.SIMR1 0008 B309h



ビット	シンボル	ビット名	機能	R/W
b0	IICM	簡易I ² Cモードセレクトビット	SMIF IICM 0 0: 調歩同期式モード、マルチプロセッサモード、クロック同期式モード (調歩同期式、クロック同期式モードまたは簡易 SPIモード) 0 1: 簡易I ² Cモード 1 0: スマートカードインタフェースモード 1 1: 設定しないでください	R/W (注1)
b2-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b7-b3	IICDL[4:0]	SSDA出力遅延セレクトビット	(内蔵ボーレートジェネレータのクロックソース基準) b7 b3 00000:出力遅延なし 0001:0~1サイクル 0001:2~3サイクル 00010:3~4サイクル 00101:4~5サイクル : 11110:29~30サイクル 11111:30~31サイクル	R/W (注1)

注1. SCR.TE ビット= 0、SCR.RE ビット= 0(シリアル送信動作を禁止、かつシリアル受信動作を禁止)の場合のみ書き込み可能です。

SIMR1 レジスタは、簡易 I^2C モード、および SSDA 出力遅延段数を選択するためのレジスタです。

IICM ビット(簡易 I²C モードセレクトビット)


SCMR.SMIF ビットとの組み合わせで、動作モードを選択します。

IICDL[4:0] ビット(SSDA 出力遅延セレクトビット)

SSCLn 端子出力の立ち下がりに対する SSDAn 端子出力の遅延を選択します。内蔵ボーレートジェネレータのクロックソースを 1 サイクルとし、遅延なし~ 31 サイクルまでの選択が可能です。内蔵ボーレートジェネレータのクロックソースとは、PCLK を SMR.CKS[1:0] ビットの設定により分周されたクロックを指します。簡易 I^2 C モード以外では "00000b" を設定してください。簡易 I^2 C モード時は、"00001b" ~ "11111b" のいずれかを設定してください。

26.2.13 I²C モードレジスタ 2 (SIMR2)

アドレス SCI1.SIMR2 0008 A02Ah, SCI5.SIMR2 0008 A0AAh, SCI12.SIMR2 0008 B30Ah



ビット	シンボル	ビット名	機能	R/W
b0	IICINTM	I ² C割り込みモードセレクトビット	0:ACK/NACK割り込みを使用 1:受信割り込み、送信割り込みを使用	R/W (注1)
b1	IICCSC	クロック同期化ビット	0: クロック同期を行わない 1: クロック同期を行う	R/W (注1)
b4-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b5	IICACKT	ACK送信データビット	0:ACK送信 1:NACK送信またはACK/NACK受信	R/W
b7-b6	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. SCR.TE ビット= 0、SCR.RE ビット= 0(シリアル送信動作を禁止、かつシリアル受信動作を禁止)の場合のみ書き込み可能です。

SIMR2 レジスタは、簡易 I²C モードの送受信制御を選択するためのレジスタです。

IICINTM ビット (I²C 割り込みモードセレクトビット)

簡易 I²C モード時の割り込み要求の要因を選択します。

IICCSC ビット(クロック同期化ビット)

他のデバイスがウェイトを挿入するなどの目的で、SSCLn 端子を Low にしたとき、内部で生成する SSCLn クロックを同期化する場合は、IICCSC ビットに "1" を設定します。

IICCSC ビットに"0"を設定すると、SSCLn クロックの同期化は行いません。SSCLn 端子入力に関わらず、BRR レジスタで設定したビットレートにしたがって SSCLn クロックを生成します。


デバッグ時を除いて IICCSC ビットには"1"を設定してください。

IICACKT ビット(ACK 送信データビット)

送信データの ACK ビットを格納します。ACK/NACK ビット受信時は"1"を設定してください。

26.2.14 $I^{2}C$ モードレジスタ 3 (SIMR3)

アドレス SCI1.SIMR3 0008 A02Bh, SCI5.SIMR3 0008 A0ABh, SCI12.SIMR3 0008 B30Bh



ビット	シンボル	ビット名	機能	R/W
b0	IICSTAREQ	開始条件生成ビット	0:開始条件を生成しない 1:開始条件を生成 (注1、注3、注4、注5)	R/W
b1	IICRSTAREQ	再開始条件生成ビット	0:再開始条件を生成しない 1:再開始条件を生成 (注2、注3、注4、注5)	R/W
b2	IICSTPREQ	停止条件生成ビット	0:停止条件を生成しない 1:停止条件を生成 (注2、注3、注4、注5)	R/W
b3	IICSTIF	開始/再開始/停止条件生成完了フラグ	0:各条件生成要求がない状態、または生成中の状態 1:各条件生成が完了した状態	R/W
b5-b4	IICSDAS[1:0]	SSDA出力セレクトビット	b5 b4 0 0:シリアルデータ出力 0 1:開始条件、再開始条件、停止条件の生成 1 0:SSDAn端子はLowを出力 1 1:SSDAn端子はハイインピーダンス状態	R/W
b7-b6	IICSCLS[1:0]	SSCL出力セレクトビット	b7 b6 0 0:シリアルクロック出力 0 1:開始条件、再開始条件、停止条件の生成 1 0:SSCLn端子はLowを出力 1 1:SSCLn端子はハイインピーダンス状態	R/W

- 注1. バスの状態を確認し、バスフリー状態のときに開始条件生成を行ってください。
- 注2. バスの状態を確認し、バスビジー状態のときに再開始条件生成または停止条件生成を行ってください。
- 注3. IICSTAREQビット、IICRSTAREQビット、IICSTPREQビットの2つ以上を"1"にしないでください。
- 注4. IICSTIFフラグを"0"にしてから、各条件生成を行ってください。
- 注5. "1"の状態で"0"を書き込まないでください。"1"の状態で"0"を書きこむと、コンディション生成が中断します。

SIMR3 レジスタは、簡易 I^2C モードの開始条件、停止条件生成、および、SSDAn 端子、SSCLn 端子の出力値固定を制御するためのレジスタです。

IICSTAREQ ビット(開始条件生成ビット)

開始条件の生成を行うときは、IICSTAREQ ビットを "1" にするとともに、IICSDAS[1:0] ビット、IICSCLS[1:0] ビットをそれぞれ "01b" にしてください。

["1"になる条件]

• "1"を書き込んだとき

["0"になる条件]

• 開始条件の生成が完了したとき

IICRSTAREQ ビット(再開始条件生成ビット)

再開始条件の生成を行うときは、IICRSTAREQ ビットを "1" にするとともに、IICSDAS[1:0] ビット、IICSCLS[1:0] ビットをそれぞれ "01b" にしてください。

["1"になる条件]

• "1" を書き込んだとき

["0"になる条件]

• 再開始条件の生成が完了したとき

IICSTPREQ ビット(停止条件生成ビット)

停止条件の生成を行うときは、IICSTPREQ ビットを"1"にするとともに、IICSDAS[1:0] ビット、IICSCLS[1:0] ビットをそれぞれ"01b"にしてください。

「"1"になる条件〕

• "1"を書き込んだとき

「"0"になる条件]

• 停止条件の生成が完了したとき

IICSTIF フラグ (開始 / 再開始 / 停止条件生成完了フラグ)

各条件生成実行後、生成完了した状態を示します。IICSTAREQ ビット、IICRSTAREQ ビット、IICSTPREQ ビットにより各条件の生成を行うときは、IICSTIF フラグを "0" にしてから生成を実行してください。

SCR.TEIE ビットで割り込み要求が許可された状態で、IICSTIF フラグが"1"の場合に開始 / 再開始 / 停止条件生成完了割り込み(STI)要求が出力されます。

["1"になる条件]

• 開始/再開始/停止の各条件の生成が完了したとき(ただし"0"になる条件と競合した場合は"0"になる条件が優先されます。)

["0"になる条件]

- "0" を書き込んだとき (IICSTIF フラグが "0" になったことを確認してください。)
- SIMR1.IICM ビットが "0" のとき (簡易 I²C モード以外のとき)
- SCR.TE ビットが "0" のとき

IICSDAS[1:0] ビット(SSDA 出力セレクトビット)

SSDAn 端子からの出力を制御します。

通常動作時は、IICSDAS[1:0] ビットと IICSCLS[1:0] ビットは同じ値にしてください。

IICSCLS[1:0] ビット(SSCL 出力セレクトビット)


SSCLn 端子からの出力を制御します。

通常動作時は、IICSCLS[1:0] ビットと IICSDAS[1:0] ビットは同じ値にしてください。



26.2.15 I²C ステータスレジスタ (SISR)

アドレス SCI1.SISR 0008 A02Ch, SCI5.SISR 0008 A0ACh, SCI12.SISR 0008 B30Ch



x:不定

ビット	シンボル	ビット名	機能	R/W
b0	IICACKR	ACK受信データフラグ	0 : ACK受信 1 : NACK受信	R/W (注1)
b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b2	_	予約ビット	読み出し値は不定です	R
b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b5-b4	_	予約ビット	読み出し値は不定です	R
b7-b6	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. フラグをクリアするための"0"書き込みのみ可能です。

SISR レジスタは、簡易 I²C モード関連のステータスをモニタします。


IICACKR フラグ(ACK 受信データフラグ)

受信された ACK/NACK ビットを読み出すことができます。

IICACKR フラグは、ACK/NACK を受信するビットの SSCLn クロックの立ち上がりのタイミングで更新されます。

26.2.16 SPI モードレジスタ (SPMR)

アドレス SCI1.SPMR 0008 A02Dh, SCI5.SPMR 0008 A0ADh, SCI12.SPMR 0008 B30Dh



ビット	シンボル	ビット名	機能	R/W
b0	SSE	SSn#端子機能イネーブルビット	0:SSn#端子機能禁止 1:SSn#端子機能許可	R/W (注1)
b1	CTSE	CTSイネーブルビット	0:CTS機能禁止(RTS出力機能有効) 1:CTS機能許可	R/W (注1)
b2	MSS	マスタスレーブセレクトビット	0:TXDn端子:送信、RXDn端子:受信(マスタモード) 1:TXDn端子:受信、RXDn端子:送信(スレーブモード)	R/W (注1)
b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b4	MFF	モードフォルトフラグ	0:モードフォルトエラーなし 1:モードフォルトエラーあり	R/W (注2)
b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	CKPOL	クロック極性セレクトビット	0:クロック極性反転なし 1:クロック極性反転あり	R/W (注1)
b7	CKPH	クロック位相セレクトビット	0: クロック遅れなし 1: クロック遅れあり	R/W (注1)

注1. SCR.TE ビット=0、SCR.RE ビット=0(シリアル送信動作を禁止、かつシリアル受信動作を禁止)の場合のみ書き込み可能です。

注2. フラグをクリアするための"0"書き込みのみ可能です。

SPMR レジスタは、調歩同期式モードおよびクロック同期式モードの拡張設定を選択するためのレジスタです。

SSE ビット(SSn# 端子機能イネーブルビット)

SSn# 端子を用いて送受信制御を行う場合(簡易 SPI モード)は"1"を設定します。それ以外の通信モードでは"0"を設定してください。なお、簡易 SPI モードでも、マスタモード(SCR.CKE[1:0] ビット = 00b かつ MSS ビット = 0)かつシングルマスタで使用するときは、マスタ側の SSn# 端子を用いた送受信制御は不要であり、SSE ビットは"0"を設定します。SSE ビット、CTSE ビットの両方を有効にしないでください(設定した場合、両ビット共に"0"にしたときと同じ動作となります)。

CTSE ビット (CTS イネーブルビット)

SSn# 端子を CTS 制御信号入力として用いて送受信制御を行う場合は"1"を設定します。"0"を設定している状態では RTSn#信号を出力します。スマートカードインタフェースモード、簡易 SPI モード、簡易 I²C モード時は"0"を設定してください。CTSE ビット、SSE ビットの両方を有効にしないでください(設定した場合、両ビット共に"0"にしたときと同じ動作となります)。

MSS ビット(マスタスレーブセレクトビット)

簡易 SPI モード時にマスタモード、スレーブモードを選択します。 MSS ビットを "1" にすると、TXDn 端子、RXDn 端子の機能が逆になり、TXDn 端子から受信データを入力し、RXDn 端子から送信データを出力します。

簡易 SPI モード以外のモード時は"0" にしてください。



MFF フラグ(モードフォルトフラグ)

モードフォルトエラーが発生したことを表示します。

マルチマスタ時は MFF フラグの読み出しにより、モードフォルトエラーを判定してください。

「"1"になる条件]

• 簡易 SPI モードのマスタモード設定時 (SSE ビット = 1 かつ MSS ビット = 0) に、SSn# 端子入力が Low に なったとき

["0"になる条件]

• "1" の状態を読み出した後、"0" を書き込んだとき

CKPOL ビット(クロック極性セレクトビット)


SCKn 端子からのクロック出力の極性を選択します。詳細は、図 26.55 を参照してください。 簡易 SPI モードおよびクロック同期式モード以外では "0" としてください。

CKPH ビット(クロック位相セレクトビット)

SCKn 端子からのクロック出力の位相設定を選択します。詳細は、**図 26.55** を参照してください。 簡易 SPI モードおよびクロック同期式モード以外では"0" としてください。

26.2.17 拡張シリアルモード有効レジスタ (ESMER)

アドレス SCI12.ESMER 0008 B320h



ビット	シンボル	ビット名	機能	R/W
b0	ESME	拡張シリアルモード有効ビット	0:拡張シリアルモード無効 1:拡張シリアルモード有効	R/W
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

ESME ビット(拡張シリアルモード有効ビット)

ESME ビットが"1"の場合、拡張シリアルモード制御部が有効となります。

ESME ビットを"0"にすると、拡張シリアルモード制御部は初期化された状態になります。


表 26.25 ESME ビットの設定とタイマ動作モード

ESME ビット	タイマモード	Break Field Low width判定モード	Break Field Low width出力モード
0	使用可能 (注1)	使用不可能	使用不可能
1	使用可能	使用可能	使用可能

注1. PCLK選択時のみ動作します。

26.2.18 コントロールレジスタ 0 (CR0)


アドレス SCI12.CR0 0008 B321h



ビット	シンボル	ビット名	機能	R/W
b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b1	SFSF	Start Frameステータスフラグ	0:Start Frame検出機能無効状態 1:Start Frame検出機能有効状態	R
b2	RXDSF	RXDX12入力ステータスフラグ	0:RXDX12入力許可状態 1:RXDX12入力禁止状態	R
b3	BRME	ビットレート測定イネーブルビット	0: ビットレート測定無効 1: ビットレート測定有効	R/W
b7-b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

26.2.19 コントロールレジスタ 1 (CR1)


アドレス SCI12.CR1 0008 B322h



ビット	シンボル	ビット名	機能	R/W
b0	BFE	Break Fieldイネーブルビット	0 : Break Fieldの検出が無効 1 : Break Fieldの検出が有効	R/W
b1	CF0RE	Control Field 0受信イネーブル ビット	0:Control Field 0 受信無効 1:Control Field 0 受信有効	R/W
b3-b2	CF1DS[1:0]	Control Field 1データレジスタ 選択ビット	b3 b2 0 0 : PCF1DRを比較データに選択 0 1 : SCF1DRを比較データに選択 1 0 : PCF1DRおよびSCF1DRを比較データに選択 1 1 : 設定しないでください	R/W
b4	PIBE	プラリオリティインタラプト ビットイネーブルビット	0:プライオリティインタラプトビット無効 1:プライオリティインタラプトビット有効	R/W
b7-b5	PIBS[2:0]	プラリオリティインタラプト ビットセレクトビット	b7 b5 000: Control Field 1 0ビット目 001: Control Field 1 1ビット目 010: Control Field 1 2ビット目 011: Control Field 1 3ビット目 100: Control Field 1 4ビット目 101: Control Field 1 5ビット目 110: Control Field 1 6ビット目 111: Control Field 1 7ビット目	R/W

コントロールレジスタ 2 (CR2) 26.2.20

アドレス SCI12.CR2 0008 B323h




ビット	シンボル	ビット名	機能	R/W
b2-b0	DFCS[2:0]	RXDX12信号デジタルフィルタ クロック選択ビット	b2 b0 0 0 0: フィルタ無効 0 0 1: フィルタクロックはSCI基本クロック (注1) 0 1 0: フィルタクロックはPCLK/8 0 1 1: フィルタクロックはPCLK/16 1 0 0: フィルタクロックはPCLK/32 1 0 1: フィルタクロックはPCLK/64 1 1 0: フィルタクロックはPCLK/128 1 1 1: 設定しないでください	R/W
b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b5-b4	BCCS[1:0]	バス衝突検出クロック選択 ビット	b5 b4 0 0 : SCI基本クロック 0 1 : SCI基本クロックの2分周 1 0 : SCI基本クロックの4分周 1 1 : 設定しないでください	R/W
b7-b6	RTS[1:0]	RXDX12受信サンプリング タイミング選択ビット	 SCI12.SEMR.ABCSビット=0の場合 b7 b6 0 0: SCI基本クロックの8クロック目の立ち上がり 0 1: SCI基本クロックの10クロック目の立ち上がり 1 0: SCI基本クロックの12クロック目の立ち上がり 1 1: SCI基本クロックの14クロック目の立ち上がり SCI12.SEMR.ABCSビット=1の場合 b7 b6 0 0: SCI基本クロックの4クロック目の立ち上がり 0 1: SCI基本クロックの5クロック目の立ち上がり 1 0: SCI基本クロックの6クロック目の立ち上がり 1 1: SCI基本クロックの7クロック目の立ち上がり 	R/W

注. SCI基本クロックとは、SCI12.SEMR.ABCS = 0のとき、1データ期間の1/16の周期、SCI12.SEMR.ABCS = 1のとき、1 データ期間の1/8の周期です。 注1. SCI基本クロックを使用する場合、SCI12.SCR.TEビットを"1"にしてください。

26.2.21 コントロールレジスタ 3 (CR3)

アドレス SCI12.CR3 0008 B324h




ビット	シンボル	ビット名	機能	R/W
b0	SDST	Start Frame検出開始ビット	0 : Start Frameの検出を行わない 1 : Start Frameの検出を行う	R/W
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

SDST ビット(Start Frame 検出開始ビット)

SDST ビットを"1"にすると Start Frame の検出を開始します。読むと"0"が読み出されます。

26.2.22 ポートコントロールレジスタ (PCR)

アドレス SCI12.PCR 0008 B325h




ビット	シンボル	ビット名	機能	R/W
b0	TXDXPS	TXDX12信号極性選択ビット	0 : TXDX12信号極性を反転せずに出力 1 : TXDX12信号極性を反転して出力	R/W
b1	RXDXPS	RXDX12信号極性選択ビット	0:RXDX12極性を反転せずに入力 1:RXDX12極性を反転して入力	R/W
b3-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b4	SHARPS	TXDX12/RXDX12端子兼用選択 ビット	0:TXDX12端子、RXDX12端子独立 1:TXDX12/RXDX12端子兼用	R/W
b7-b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

SHARPS ビット(TXDX12/RXDX12 端子兼用選択ビット)

SHARPS ビットが"1"の場合、TXDX12/RXDX12端子を兼用した半二重通信が可能となります。

26.2.23 割り込みコントロールレジスタ (ICR)


アドレス SCI12.ICR 0008 B326h



ビット	シンボル	ビット名	機能	R/W
b0	BFDIE	Break Field Low width検出割り込み許可 ビット	0 : Break Field Low width 検出割り込み禁止 1 : Break Field Low width 検出割り込み許可	R/W
b1	CF0MIE	Control Field 0一致割り込み許可ビット	0 : Control Field 0一致割り込み禁止 1 : Control Field 0一致割り込み許可	R/W
b2	CF1MIE	Control Field 1一致割り込み許可ビット	0 : Control Field 1一致割り込み禁止 1 : Control Field 1一致割り込み許可	R/W
b3	PIBDIE	プライオリティインタラプトビット検出 割り込み許可ビット	0:プライオリティインタラプトビット検出割り込み禁止 1:プライオリティインタラプトビット検出割り込み許可	R/W
b4	BCDIE	バス衝突検出割り込み許可ビット	0:バス衝突検出割り込み禁止 1:バス衝突検出割り込み許可	R/W
b5	AEDIE	有効エッジ検出割り込み許可ビット	0:有効エッジ検出割り込み禁止 1:有効エッジ検出割り込み許可	R/W
b7-b6	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

26.2.24 ステータスレジスタ (STR)


アドレス SCI12.STR 0008 B327h



ビット	シンボル	ビット名	機能	R/W
b0	BFDF	Break Field Low width検出フラグ	 ["1"になる条件] Break Field Low width検出したとき Break Field Low width出力完了したとき タイマがアンダフローしたとき ["0"になる条件] STCR.BFDCLビットに"1"を書いたとき 	R
b1	CF0MF	Control Field 0一致フラグ	["1"になる条件] • Control Field 0 受信データが設定データと一致したとき ["0"になる条件] • STCR.CF0MCL ビットに"1"を書いたとき	R
b2	CF1MF	Control Field 1一致フラグ	["1"になる条件] • Control Field 1 受信データが設定データと一致したとき ["0"になる条件] • STCR.CF1MCL ビットに"1"を書いたとき	R
b3	PIBDF	プライオリティインタラプト ビット検出フラグ	["1"になる条件] ● プライオリティインタラプトビットを検出したとき ["0"になる条件] ● STCR.PIBDCL ビットに"1"を書いたとき	R
b4	BCDF	バス衝突検出フラグ	["1"になる条件] ■ バス衝突を検出したとき ["0"になる条件] ■ STCR.BCDCLビットに"1"を書いたとき	R
b5	AEDF	有効エッジ検出フラグ	["1"になる条件] • 有効エッジを検出したとき ["0"になる条件] • STCR.AEDCL ビットに"1"を書いたとき	R
b7-b6	_	予約ビット	読むと"0"が読めます。書き込みは無効になります	R

26.2.25 ステータスクリアレジスタ (STCR)


アドレス SCI12.STCR 0008 B328h



ビット	シンボル	ビット名	機能	R/W
b0	BFDCL	BFDFクリアビット	BFDCL ビットを"1"にするとSTR.BFDF フラグをクリアします。読むと"0"が読み出されます	R/W
b1	CF0MCL	CF0MF クリアビット	CF0MCL ビットを"1"にするとSTR.CF0MF フラグをクリアします。読むと"0"が読み出されます	R/W
b2	CF1MCL	CF1MFクリアビット	CF1MCL ビットを"1"にするとSTR.CF1MFフラグをクリアします。読むと"0"が読み出されます	R/W
b3	PIBDCL	PIBDFクリアビット	PIBDCLビットを"1"にするとSTR.PIBDFフラグをクリアします。読むと"0"が読み出されます	R/W
b4	BCDCL	BCDFクリアビット	BCDCL ビットを"1"にするとSTR.BCDFフラグをクリアします。読むと"0"が読み出されます	R/W
b5	AEDCL	AEDFクリアビット	AEDCL ビットを"1"にするとSTR.AEDF フラグをクリアします。読むと"0"が読み出されます	R/W
b7-b6	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

26.2.26 Control Field 0 データレジスタ (CF0DR)


アドレス SCI12.CF0DR 0008 B329h



CF0DR レジスタは、Control Field 0 の比較データを格納する 8 ビットのリード / ライト可能なレジスタです。

26.2.27 Control Field 0 コンペアイネーブルレジスタ(CF0CR)

アドレス SCI12.CF0CR 0008 B32Ah



ビット	シンボル	ビット名	機能	R/W
b0	CF0CE0	Control Field 0 0 ビットコンペアイネーブルビット	0 : Control Field 0 ビット0コンペア無効 1 : Control Field 0 ビット0コンペア有効	R/W
b1	CF0CE1	Control Field 0 1ビットコンペアイネーブルビット	0 : Control Field 0 ビット1コンペア無効 1 : Control Field 0 ビット1コンペア有効	R/W
b2	CF0CE2	Control Field 0 2ビットコンペアイネーブルビット	0 : Control Field 0 ビット2コンペア無効 1 : Control Field 0 ビット2コンペア有効	R/W
b3	CF0CE3	Control Field 0 3ビットコンペアイネーブルビット	0 : Control Field 0 ビット3コンペア無効 1 : Control Field 0 ビット3コンペア有効	R/W
b4	CF0CE4	Control Field 0 4ビットコンペアイネーブルビット	0 : Control Field 0 ビット4コンペア無効 1 : Control Field 0 ビット4コンペア有効	R/W
b5	CF0CE5	Control Field 0 5 ビットコンペアイネーブルビット	0 : Control Field 0 ビット5コンペア無効 1 : Control Field 0 ビット5コンペア有効	R/W
b6	CF0CE6	Control Field 0 6 ビットコンペアイネーブルビット	0 : Control Field 0 ビット6コンペア無効 1 : Control Field 0 ビット6コンペア有効	R/W
b7	CF0CE7	Control Field 0 7ビットコンペアイネーブルビット	0 : Control Field 0 ビット7コンペア無効 1 : Control Field 0 ビット7コンペア有効	R/W

26.2.28 Control Field 0 受信データレジスタ (CF0RR)


アドレス SCI12.CF0RR 0008 B32Bh



CF0RR レジスタは、Control Field 0 の受信データを格納する 8 ビットのリード可能なレジスタです。 CF0RR レジスタは CPU、DTC からライトできません。

26.2.29 プライマリ Control Field 1 データレジスタ(PCF1DR)


アドレス SCI12.PCF1DR 0008 B32Ch



PCF1DR レジスタは、Control Field 1 のプライマリ比較データを格納する 8 ビットのリード / ライト可能なレジスタです。

26.2.30 セカンダリ Control Field 1 データレジスタ(SCF1DR)


アドレス SCI12.SCF1DR 0008 B32Dh



SCF1DR レジスタは、Control Field 1 のセカンダリ比較データを格納する 8 ビットのリード / ライト可能なレジスタです。

26.2.31 Control Field 1 コンペアイネーブルレジスタ (CF1CR)


アドレス SCI12.CF1CR 0008 B32Eh



ビット	シンボル	ビット名	機能	R/W
b0	CF1CE0	Control Field 1 0ビットコンペアイネーブル	0 : Control Field 1 ビット0コンペア無効 1 : Control Field 1 ビット0コンペア有効	R/W
b1	CF1CE1	Control Field 1 1ビットコンペアイネーブル	0 : Control Field 1 ビット1コンペア無効 1 : Control Field 1 ビット1コンペア有効	R/W
b2	CF1CE2	Control Field 1 2ビットコンペアイネーブル	0 : Control Field 1 ビット2コンペア無効 1 : Control Field 1 ビット2コンペア有効	R/W
b3	CF1CE3	Control Field 1 3ビットコンペアイネーブル	0 : Control Field 1 ビット3コンペア無効 1 : Control Field 1 ビット3コンペア有効	R/W
b4	CF1CE4	Control Field 1 4ビットコンペアイネーブル	0 : Control Field 1 ビット4コンペア無効 1 : Control Field 1 ビット4コンペア有効	R/W
b5	CF1CE5	Control Field 1 5ビットコンペアイネーブル	0 : Control Field 1 ビット5コンペア無効 1 : Control Field 1 ビット5コンペア有効	R/W
b6	CF1CE6	Control Field 1 6ビットコンペアイネーブル	0 : Control Field 1 ビット6コンペア無効 1 : Control Field 1 ビット6コンペア有効	R/W
b7	CF1CE7	Control Field 1 7ビットコンペアイネーブル	0 : Control Field 1 ビット7コンペア無効 1 : Control Field 1 ビット7コンペア有効	R/W

26.2.32 Control Field 1 受信データレジスタ (CF1RR)


アドレス SCI12.CF1RR 0008 B32Fh



CF1RR レジスタは Control Field 1 の受信データを格納する 8 ビットのリード可能なレジスタです。CF1RR レジスタは CPU、DTC からライトできません。

26.2.33 タイマコントロールレジスタ(TCR)


アドレス SCI12.TCR 0008 B330h



ビット	シンボル	ビット名	機能	R/W
b0	TCST	タイマカウント開始ビット	0:タイマカウント停止 1:タイマカウント開始	R/W
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

26.2.34 タイマモードレジスタ (TMR)

アドレス SCI12.TMR 0008 B331h



ビット	シンボル	ビット名	機能	R/W
b1-b0	TOMS[1:0]	タイマ動作モード選択ビット (注1)	b1 b0 0 0 : タイマモード 0 1 : Break Field Low width判定モード 1 0 : Break Field Low width出力モード 1 1 : 設定しないでください	R/W
b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b3	TWRC	カウンタ書き込み制御ビット	0: リロードレジスタとカウンタへの書き込み 1: リロードレジスタのみ書き込み	R/W
b6-b4	TCSS[2:0]	タイマカウントクロックソース選択 ビット ^(注1)	b6 b4 0 0 0 : PCLK 0 0 1 : PCLK/2 0 1 0 : PCLK/4 0 1 1 : PCLK/8 1 0 0 : PCLK/16 1 0 1 : PCLK/32 1 1 0 : PCLK/64 1 1 1 : PCLK/128	R/W
b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W


注1. TOMS[1:0] および TCSS[2:0] ビットの書き換えは、タイマカウント停止時(TCST=0)に行ってください。

TWRC ビット(カウンタ書き込み制御ビット)

TCNT、TPRE レジスタにライトしたときに、リロードレジスタのみ書き込むのか、リロードレジスタとカウンタに書き込むのか選択します。

26.2.35 タイマプリスケーラレジスタ(TPRE)

アドレス SCI12.TPRE 0008 B332h



TPRE レジスタは、8 ビットのリロードレジスタ、リードバッファおよびカウンタで構成され、初期値は それぞれ FFh です。TMR.TCSS[2:0] ビットで選択されたカウントクロックソースでダウンカウントを行い、アンダフローするとカウンタへリロードレジスタの値がロードされます。またアンダフローは TCNT レジスタのカウントクロックソースとなります。リロードレジスタとリードバッファは同じアドレスに配置されており、ライト時はリロードレジスタへ書き込まれ、リード時はリードバッファに転送されたカウンタ値が読み出されます。なお、リロードレジスタ値をカウンタへロードする際は、PCLK の1クロックが必要です。

26.2.36 タイマカウントレジスタ (TCNT)

アドレス SCI12.TCNT 0008 B333h



TCNT レジスタは、8 ビットのリロードレジスタ、リードバッファおよびカウンタで構成され、初期値は それぞれ FFh です。TPRE レジスタのアンダフローをダウンカウントし、TCNT レジスタがアンダフローするとカウンタへリロードレジスタの値がロードされます。リロードレジスタとリードバッファは同じアドレスに配置されており、ライト時はリロードレジスタへ書き込まれ、リード時はリードバッファに転送されたカウンタ値が読み出されます。なお、リロードレジスタ値をカウンタへロードする際は、PCLK の1クロックが必要です。

26.3 調歩同期式モードの動作

調歩同期式シリアル通信の一般的なデータフォーマットを図 26.4 に示します。

1フレームは、スタートビット(Low)から始まり送受信データ、パリティビット、ストップビット (High) の順で構成されます。

調歩同期式シリアル通信では、通信回線は通常マーク状態(High)に保たれています。

SCI は通信回線を監視し、スペース (Low) を検出するとスタートビットとみなしてシリアル通信を開始します。

SCI 内部では、送信部と受信部は独立していますので、全二重通信を行うことができます。また、送信部と受信部が共にダブルバッファ構造になっていますので、送信および受信中にデータのリード/ライトができ、連続送受信が可能です。




図 26.4 調歩同期式シリアル通信のデータフォーマット (8 ビットデータ / パリティあり /2 ストップビットの例)

26.3.1 シリアル送信 / 受信フォーマット

調歩同期式モードで設定できるシリアル送信/受信フォーマットを表 26.26 に示します。

フォーマットは12種類あり、SMR レジスタの選定により選択できます。マルチプロセッサ機能の詳細については「26.4 マルチプロセッサ通信機能」を参照してください。

表26.26 シリアル送信/受信フォーマット (調歩同期式モード)

SMRの設定				シリアル送信/受信フォーマットとフレーム長
CHR	PE	MP	STOP	1 2 3 4 5 6 7 8 9 10 11 12
0	0	0	0	S 8ビットデータ STO P
0	0	0	1	S 8ビットデータ STO P P
0	1	0	0	S 8ビットデータ P STO P
0	1	0	1	S 8ビットデータ P STO STO P
1	0	0	0	S 7ビットデータ STO P
1	0	0	1	S 7ビットデータ STO P P
1	1	0	0	S 7ビットデータ P STO P
1	1	0	1	S 7ビットデータ P STO P P
0	ı	1	0	S 8ビットデータ MPB STO P
0	_	1	1	S 8ビットデータ MPB STO P P
1	_	1	0	S 7ビットデータ MPB STO P
1	_	1	1	S 7ビットデータ MPB STO P P

S : スタートビット STOP : ストップビット P : パリティビット

MPB : マルチプロセッサビット

26.3.2 調歩同期式モードの受信データサンプリングタイミングと受信マージン

調歩同期式モードでは、SCI はビットレートの 16 倍 (注1) の周波数の基本クロックで動作します。 受信時はスタートビットの立ち下がりを基本クロックでサンプリングして内部を同期化します。また、図 26.5 に示すように受信データを基本クロックの 8 サイクル目 (注1) の立ち上がりエッジでサンプリングすることで、各ビットの中央でデータを取り込みます。したがって、調歩同期式モードでの受信マージンは式 (1) のように表わすことができます。

$$M = \left| (0.5 - \frac{1}{2N}) - (L - 0.5)F - \frac{|D - 0.5|}{N} (1 + F) \right| \times 100 \, [\%] \qquad \cdots \, \vec{x}(1)$$

M:受信マージン

N: クロックに対するビットレートの比

- SEMR.ABCS ビットが"0"のときN = 16
- SEMR.ABCS ビットが"1"のときN = 8
- $D: D = 0.5 \sim 1.0$
- L:フレーム長 (L=9~13)
- F: クロック周波数の偏差の絶対値

式(1)で、F=0、D=0.5とすると、

 $M = \{0.5 - 1/(2 \times 16)\} \times 100 \, [\%] = 46.875 \, [\%]$

となります。ただし、この値はあくまでも計算上の値ですので、システム設計の際には $20\sim30\%$ の余裕を持たせてください。

注 1. SEMR.ABCS ビットが "0" のときの例です。ABCS ビットが "1" のときは、ビットレートの 8 倍の周波数が基本 クロックとなり、受信データは基本クロックの 4 番目の立ち上がりエッジでサンプリングします。




図 26.5 調歩同期式モードの受信データサンプリングタイミング

26.3.3 クロック

SCI の送受信クロックは、SMR.CM ビットと SCR.CKE[1:0] ビットの設定により、内蔵ボーレートジェネレータの生成する内部クロックまたは SCKn 端子から入力される外部クロックのいずれかを選択できます。 外部クロックを使用する場合は、SCKn 端子にビットレートの 16 倍(SEMR.ABCS ビット=0 のとき)、8 (第 (SEMR_ARCS ビット = 1 のとき)、の関連数のクロックを入力してください。また、外部クロックを選択

倍(SEMR.ABCS ビット=1 のとき)の周波数のクロックを入力してください。また、外部クロックを選択した場合は、SCIn.SEMR.ACS0 ビット(n=1,5,12)の設定により、MTIOC1A、MTIOC2A からの基本クロックを選択することが可能です。

内部クロックで動作させるときは SCKn 端子からクロックを出力することができます。このとき出力されるクロックの周波数はビットレートと等しく、送信時の位相は**図 26.6** に示すように送信データの中央でクロックが立ち上がります。




図 26.6 出カクロックと送信データの位相関係 (調歩同期式モード: SMR.CHR = 0、PE = 1、MP = 0、STOP = 1)

26.3.4 CTS、RTS 機能

CTS 機能は、CTSn# 端子入力を使用して送信制御を行う機能です。

SPMR.CTSE ビットを "1" にすると CTS 機能が有効になります。 CTS 機能が有効のとき、CTSn# 端子入力が Low のときのみ送信動作を開始します。

送信動作中に CTSn# 端子を High にした場合、送信中のフレームは影響を受けず送信を継続します。

RTS 機能は、RTSn# 端子出力を使用して受信要求を行う機能で、受信可能状態になると Low を出力します。RTSn# 端子から Low、High を出力する条件は以下の通りです。

[Low になる条件]

以下の条件をすべて満たす場合

- SCR.RE ビットが "1"
- 受信動作中でない
- 未読の受信データがない
- SSR レジスタの ORER、FER、PER フラグがすべて "0"

[High になる条件]

Low になる条件を満たさない場合

なお、CTS/RTS はどちらか一方しか選択できません。

SCI の初期化(調歩同期式モード) 26.3.5


データの送受信前に SCR レジスタに初期値 "00h" を書き込み、図 26.7 のフローチャートの例に従って初 期化してください。動作モードの変更、通信フォーマットの変更の場合も、SCR レジスタを初期値にしてか ら変更してください。

調歩同期式モードで外部クロックを使用する場合は、初期化の期間も含めてクロックを供給してくださ 11,

なお、SCR.RE ビットを "0" にしても、SSR レジスタの ORER、FER、PER、RDRF フラグおよび RDR レ ジスタは初期化されませんので注意してください。

SCR.TIE ビットが "1" の場合に SCR.TE ビットを "1" から "0"、または "0" から "1" にすると、送信データ エンプティ割り込み (TXI) 要求が発生しますので注意してください。

また、SCR レジスタの TIE ビット、TE ビット、TEIE ビットを同時に "1" にすると、TXI 割り込み要求が 発生する前に送信終了割り込み(TEI)要求が発生しますので注意してください。



SCI の初期化フローチャートの例 (調歩同期式モード) 図 26.7

26.3.6 シリアルデータの送信(調歩同期式モード)

図 26.8 ~図 26.10 に調歩同期式モードのシリアル送信時の動作例を示します。 シリアルデータの送信時、SCI は以下のように動作します。

- 1. SCI は TXI 割り込み処理ルーチンで TDR レジスタにデータが書き込まれると、TDR レジスタから TSR レジスタにデータを転送します。なお、送信開始時の TXI 割り込み要求は、SCR.TIE ビットを "1" にした後に SCR.TE ビットを "1" にするか、1 命令で同時に "1" にすることで発生します。
- 2. SPMR.CTSE ビットが "0"(CTS 機能禁止)、または CTSn# 端子入力が Low で、TDR レジスタから TSR レジスタにデータを転送し、送信を開始します。このとき、SCR.TIE ビットが "1" であると、TXI 割り 込み要求が発生します。TXI 割り込み処理ルーチンで、前に転送したデータの送信が終了するまでに TDR レジスタに次の送信データを書き込むことで連続送信が可能です。TEI 割り込み要求を使用する場合、TXI 割り込み要求処理ルーチン内で最終送信データを TDR レジスタに書いた後、SCR.TIE ビットを "0"(TXI 割り込み要求を禁止)に、SCR.TEIE ビットを "1"(TEI 割り込み要求を許可)にします。
- 3. TXDn 端子からスタートビット、送信データ、パリティビットまたはマルチプロセッサビット(フォーマットによってはない場合もあります)、ストップビットの順に送り出します。
- 4. ストップビットを送り出すタイミングで TDR レジスタの更新(書き込み)をチェックします。
- 5. TDR レジスタが更新されていると、SPMR.CTSE ビットが "0" (CTS 機能禁止)、または CTSn# 端子入力が Low で、次の送信データを TDR レジスタから TSR レジスタに転送し、ストップビット送出後、次のフレームの送信を開始します。
- 6. TDR レジスタが更新されていなければ、SSR.TEND フラグを "1" にし、ストップビット送出後、"1" を 出力してマーク状態になります。このとき、SCR.TEIE ビットが "1" であると、SSR.TEND フラグが "1" になり TEI 割り込み要求が発生します。

図 26.11 にシリアル送信のフローチャートの例を示します。




図 26.8 調歩同期式モードのシリアル送信の動作例(1) (8 ビットデータ / パリティあり /1 ストップビット /CTS 機能使用しない / 送信開始時)




図 26.9 調歩同期式モードのシリアル送信の動作例(2) (8 ビットデータ / パリティあり /1 ストップビット /CTS 機能使用する / 送信開始時)





図 26.10 調歩同期式モードのシリアル送信の動作例(3) (8 ビットデータ / パリティあり /1 ストップビット /CTS 機能使用しない / 送信中~送信終了時)



- [1] SCIの初期化: データ送信に設定します。SCR.TEビットを "1" にした後、1フレーム分の1を 出力して送信可能状態になります。
- [2] TXI割り込み要求で送信データをTDRレジスタにライト: 送信データがTDRレジスタからTSRレジスタに転送 されると、送信データエンプティ割り込み(TXI)要求が 発生します。TXI割り込み処理ルーチンでTDRレジスタに 送信データを1回だけライトしてください。
- [3] シリアル送信の継続手順: シリアル送信を続けるときには、TXI割り込み要求で TDRレジスタに送信データを1回だけライトしてください。 TXI割り込み要求でDTCを起動し、TDRレジスタに データをライトすることも可能です。 TEI割り込み要求を使用する場合、最終送信データを TDRレジスタにライトした後、SCR.TIEビットを "0" に、 SCR.TEIEビットを "1"にします。
- [4] シリアル送信の終了時にブレークを出力: シリアル送信時にブレークを出力するときには、TXDn端子に 対応するI/Oポート機能を設定(Low出力に設定)し、TXDn 端子を汎用入出力ポート機能に切り替えた後、SCR.TEビット を"0"にします。

図 26.11 調歩同期式モードのシリアル送信のフローチャート例

26.3.7 シリアルデータの受信(調歩同期式モード)

図 26.12、図 26.13 に調歩同期式モードのシリアル受信時の動作例を示します。 シリアルデータの受信時、SCI は以下のように動作します。

- 1. SCR.RE ビットが "1" になると、RTSn# 端子出力を Low にします (RTS 機能使用時)。
- 2. 通信回線を監視しスタートビットを検出すると、内部を同期化して受信データを RSR レジスタに取り 込み、パリティビットとストップビットをチェックします。
- 3. オーバランエラーが発生したときは、SSR.ORER フラグをセットします。このとき、SCR.RIE ビットが "1" であると、ERI 割り込み要求が発生します。受信データは RDR レジスタに転送しません。
- 4. パリティエラーを検出した場合は SSR.PER フラグをセットし、受信データを RDR レジスタに転送します。このとき、RIE ビットが "1" であると、ERI 割り込み要求が発生します。
- 5. フレーミングエラー (ストップビットが "0" のとき) を検出した場合は SSR.FER フラグをセットし、 受信データを RDR レジスタに転送します。このとき、RIE ビットが "1" であると、ERI 割り込み要求が 発生します。
- 6. 正常に受信したときは、受信データを RDR レジスタに転送します。このとき、RIE ビットが"1"であると、RXI 割り込み要求が発生します。この RXI 割り込み処理ルーチンで RDR レジスタに転送された 受信データを次のデータ受信完了までにリードすることで連続受信が可能です。RDR レジスタに転送された受信データが読み出されると、RTSn# 端子出力を Low にします。




図 26.12 調歩同期式モードのシリアル受信時の動作例(1)(RTS 機能未使用時) (8 ビットデータ / パリティあり /1 ストップビットの例)




図 26.13 調歩同期式モードのシリアル受信時の動作例(2)(RTS 機能使用時) (8 ビットデータ / パリティあり /1 ストップビットの例)

受信エラーを検出した場合の SSR レジスタの各ステータスフラグの状態と受信データの処理を表 26.27 に示します。

受信エラーを検出すると、ERI割り込み要求が発生し、RXI割り込み要求は発生しません。受信エラーフラグがセットされた状態では以後の受信動作ができません。したがって、受信を継続する前にORER、FER、およびPERフラグを"0"にしてください。また、オーバランエラー処理ではRDRレジスタをリードしてください。また、受信動作中にSCR.REビットを"0"にし受信動作を強制終了した場合、RDRレジスタに読み出し前の受信データが残る場合があるため、RDRレジスタをリードしてください。

図 26.14、図 26.15 にシリアル受信のフローチャートの例を示します。

表 26.27 SSR レジスタのステータスフラグの状態と受信データの処理

SSR レジスタのステータスフラグ			变层兰 九	受信エニ の作能
ORER	FER	PER	受信データ	受信エラーの状態
1	0	0	消失	オーバランエラー
0	1	0	RDRへ転送	フレーミングエラー
0	0	1	RDRへ転送	パリティエラー
1	1	0	消失	オーバランエラー+フレーミングエラー
1	0	1	消失	オーバランエラー+パリティエラー
0	1	1	RDRへ転送	フレーミングエラー+パリティエラー
1	1	1	消失	オーバランエラー+フレーミングエラー+パリティエラー




図 26.14 調歩同期式モードのシリアル受信のフローチャート例(1)




図 26.15 調歩同期式モードのシリアル受信のフローチャート例(2)

26.4 マルチプロセッサ通信機能

マルチプロセッサ通信機能を使用すると、マルチプロセッサビットを付加した調歩同期式シリアル通信により複数のプロセッサ間で通信回線を共有してデータの送受信を行うことができます。マルチプロセッサ通信では受信局に各々固有の ID コードを割り付けます。シリアル通信サイクルは、受信局を指定する ID 送信サイクルと指定された受信局に対するデータ送信サイクルで構成されます。ID 送信サイクルとデータ送信サイクルの区別はマルチプロセッサビットで行います。マルチプロセッサビットが"I"のとき ID 送信サイクル、"0"のときデータ送信サイクルとなります。図 26.16 にマルチプロセッサフォーマットを使用したプロセッサ間通信の例を示します。送信局は、まず受信局の ID コードにマルチプロセッサビット 1 を付加した通信データを送信します。続いて、送信データにマルチプロセッサビット 0 を付加した通信データを送信します。受信局は、マルチプロセッサビットが"I"の通信データを受信すると自局の ID と比較し、一致した場合は続いて送信される通信データを受信します。一致しなかった場合は、再びマルチプロセッサビットが"I"の通信データを受信するまで通信データを読みとばします。

SCI はこの機能をサポートするため、SCR.MPIE ビットが設けてあります。MPIE ビットを"1"にすると、マルチプロセッサビットが"1"のデータを受け取るまで RSR レジスタから RDR レジスタへの受信データの転送、および受信エラーの検出と SSR レジスタの ORER、FER フラグのセットを禁止します。マルチプロセッサビットが"1"の受信キャラクタを受け取ると、SSR.MPB フラグが"1"になるとともに SCR.MPIE ビットが"0"になって通常の受信動作に戻ります。このとき SCR.RIE ビットが"1"であると RXI 割り込みが発生します。

マルチプロセッサフォーマットを指定した場合は、パリティビットの指定は無効です。それ以外は通常の調歩同期式モードと変わりません。マルチプロセッサ通信を行うときのクロックも通常の調歩同期式モードと同一です。





図 26.16 マルチプロセッサフォーマットを使用した通信例(受信局 A へのデータ "AAh" の送信の例)

マルチプロセッサシリアルデータ送信 26.4.1

図 26.17 にマルチプロセッサシリアル送信のフローチャートの例を示します。ID 送信サイクルでは SSR.MPBT ビットを"1"にして送信してください。データ送信サイクルでは SSR.MPBT ビットを"0"にして 送信してください。その他の動作は調歩同期式モードの動作と同じです。



- データ送信に設定します。
 - SCR.TEビットを1にした後、1フレーム分の1を出力して 送信可能状態になります。
- [2] TXI割り込み要求:

送信データがTDRレジスタからTSRレジスタに転送されると、 送信データエンプティ割り込み(TXI)要求が発生します。 TXI割り込み処理ルーチンでSSR.MPBTビットを"0" または "1"にし、TDRに送信データを1回だけライトしてください。

[3] シリアル送信の継続手順:

シリアル送信を続けるときには、TXI割り込み要求でTDRに 送信データを1回だけライトしてください。DTCを起動し、 TDRにデータをライトすることも可能です。 TEI割り込み要求を使用する場合、最終送信データをTDRレジスタに ライトした後、SCR.TIEビットを"0"に、SCR.TEIEビットを "1"にします。

[4] シリアル送信の終了時にブレークを出力: シリアル送信時にブレークを出力するときには、TXDn端子に 対応するI/Oポート機能を設定(Low出力に設定)し、TXDn端子を 汎用入出力ポート機能に切り替えた後に、SCR.TEビットを"0"に します。

図 26.17 マルチプロセッサシリアル送信のフローチャートの例

26.4.2 マルチプロセッサシリアルデータ受信

図 26.19、図 26.20 にマルチプロセッサデータ受信のフローチャートの例を示します。SCR.MPIE ビットを"1"にするとマルチプロセッサビットが"1"の通信データを受信するまで通信データを読み飛ばします。マルチプロセッサビットが"1"の通信データを受信すると受信データを RDR レジスタに転送します。このとき RXI 割り込み要求が発生します。その他の動作は調歩同期式モードの動作と同じです。

図 26.18 に受信時の動作例を示します。




図 26.18 SCI の受信時の動作例(8 ビットデータ/マルチプロセッサビットあり/1 ストップビットの例)




図 26.19 マルチプロセッサシリアル受信のフローチャートの例(1)




図 26.20 マルチプロセッサシリアル受信のフローチャートの例(2)

26.5 クロック同期式モードの動作

クロック同期式シリアル通信のデータフォーマットを図 26.21 に示します。

クロック同期式モードではクロックパルスに同期してデータを送受信します。通信データの1キャラクタは8ビットデータで構成されます。クロック同期式モードでは、パリティビットの付加はできません。

SCI は、データ送信時は同期クロックの立ち下がりから次の立ち下がりまで出力します。データ受信時は同期クロックの立ち上がりに同期してデータを取り込みます。8 ビット出力後の通信回線は最終ビット出力状態を保ちます。

SCI 内部では送信部と受信部が独立していますので、クロックを共有することで全二重通信を行うことができます。また、送信部/受信部は共にダブルバッファ構造になっていますので、送信中に次の送信データのライト、受信中に前の受信データのリードを行うことで連続送受信が可能です。




図 26.21 クロック同期式シリアル通信のデータフォーマット(LSB ファーストの場合)

26.5.1 クロック

SCR.CKE[1:0] ビットの設定により、内蔵ボーレートジェネレータが生成する内部クロック、または SCKn 端子から入力される外部同期クロックを選択できます。

内部クロックで動作させるとき、SCKn 端子から同期クロックが出力されます。同期クロックは1キャラクタの送受信で8パルス出力され、送信および受信を行わないときは High に固定されます。ただし、受信動作のみのときは、CTS 機能が無効な場合は SCR.RE ビットを "1" にするとともに同期クロックの出力を開始し、オーバランエラーが発生するか、SCR.RE ビットを "0" にすると、同期クロックは High レベルで停止します。

受信動作のみでかつ CTS 機能が有効な場合は、SCR.RE ビットが "0" のときに CTSn# 端子入力が High であれば、SCR.RE ビットを "1" にしてもクロック出力を開始しません。SCR.RE ビットを "1" にしかつ CTSn# 端子入力が Low になると同期クロックの出力を開始します。 その後、フレームの受信が完了した時点で CTSn# 端子入力が High であれば同期クロック出力を High レベルで停止します。 CTSn# 端子入力が Low を継続のときは、オーバランエラーが発生するか、SCR.RE ビットを "0" にすると、同期クロックは High レベルで停止します。

26.5.2 CTS、RTS 機能

CTS 機能は、内部クロック時に CTSn# 端子入力を使用して送受信開始制御を行う機能です。SPMR.CTSE ビットを "1" にすると、CTS 機能が有効になります。

CTS機能が有効のとき、CTSn#端子入力がLowのときのみ送受信動作を開始します。

送受信動作中に CTSn# 端子を High にした場合、送受信中のフレームは影響を受けず送受信を継続しま

RTS機能は、外部同期クロック時にRTSn#端子出力を使用して送受信開始要求を行う機能で、シリアル通信が可能な状態になるとLowを出力します。Low、Highを出力する条件は以下のとおりです。

[Low になる条件]

以下の条件をすべて満たす場合

- SCR.RE ビットまたは SCR.TE ビットが "1"
- 送受信動作中でない
- 読み出し前の受信データがない(SCR.RE ビットが"1"のとき)
- 送信データを書き込み済 (SCR.TE ビットが"1"のとき)
- SSR.ORER フラグが "0"

[High になる条件]

Low になる条件を満たさない場合

26.5.3 SCI の初期化 (クロック同期式モード)

データの送受信前に SCR レジスタに初期値 "00h" を書き込み、図 26.22 のフローチャートの例に従って 初期化してください。動作モードの変更、通信フォーマットの変更の場合も、SCR レジスタを初期値にして から変更してください。

SCR.RE ビットを "0" にしても、SSR レジスタの ORER、FER、PER フラグおよび RDR レジスタは初期化 されませんので注意してください。

SCR.TE ビットを "1" から "0"、または "0" から "1" にすると、SCR.TIE ビットが "1" の場合、TXI 割り込みが発生しますので注意してください。




図 26.22 SCI の初期化フローチャートの例(クロック同期式モード)

26.5.4 シリアルデータの送信(クロック同期式モード)

図 26.23、図 26.24、図 26.25 にクロック同期式モードのシリアル送信時の動作例を示します。 シリアルデータの送信時、SCI は以下のように動作します。

- 1. SCI は TXI 割り込みルーチンにより TDR レジスタにデータが書き込まれると、TDR レジスタから TSR レジスタにデータを転送します。なお、送信開始時の TXI 割り込み要求は、SCR.TIE ビットを "1" にした後に SCR.TE ビットを "1" にするか、1 命令で同時に "1" にすることで発生します。
- 2. TDR レジスタから TSR レジスタにデータを転送し、送信を開始します。このとき、SCR.TIE ビットが "1" であると、TXI 割り込み要求が発生します。この TXI 割り込み処理ルーチンで、前に転送したデータの送信が終了するまでに TDR レジスタに次の送信データを書き込むことで連続送信が可能です。 TEI 割り込み要求を使用する場合、TXI 割り込み要求処理ルーチン内で最終送信データを TDR レジスタに データを書いた後、SCR.TIE ビットを "0"(TXI 割り込み要求を禁止)に、SCR.TEIE ビットを "1" (TEI 割り込み要求を許可) にします。
- 3. クロック出力モードにしたときには出力クロックに同期して、外部クロックにしたときには入力クロックに同期して、TXDn 端子から 8 ビットのデータを出力します。出力クロックは、SPMR.CTSE ビットが"1"(CTS 機能許可)のとき、CTS 信号入力が Low になるまで待ってから開始します。
- 4. 最終ビットを送り出すタイミングで TDR レジスタの更新(書き込み)をチェックします。
- 5. TDR レジスタが更新されていれば、TDR レジスタから TSR レジスタにデータを転送し、次のフレーム の送信を開始します。
- 6. TDR レジスタが更新されていなければ、SSR.TEND フラグを"1"にし、最終ビット出力状態を保持します。このとき SCR.TEIE ビットが"1"であると、TEI 割り込み要求が発生します。SCKn 端子は High に固定されます。

図 26.26 にシリアル送信のフローチャートの例を示します。

受信エラーフラグ (SSR.ORER, FER, PER) が "1" になった状態では送信を開始しません。送信開始の前に、受信エラーフラグを "0" にしてください。また、受信エラーフラグは SCR.RE ビットを "0" にしただけではクリアされませんので注意してください。




図 26.23 クロック同期式モードのシリアル送信の動作例(1)(送信開始・CTS 機能使用しない)




図 26.24 クロック同期式モードのシリアル送信の動作例(2)(送信開始・CTS 機能使用する)





図 26.25 クロック同期式モードのシリアル送信の動作例(3)(送信中~送信終了時)



[1] SCIの初期化:データ送信に設定します。

です。

- [2] TXI割り込み要求で送信データをTDRレジスタにライト: 送信データがTDRレジスタからTSRレジスタに転送され ると、送信データエンプティ割り込み (TXI) 要求が発生 します。TXI割り込み処理ルーチンでTDRレジスタに送信 データを1回ライトします。
- [3] シリアル送信の継続手順: シリアル送信を続けるときには、送信データエンプティ 割り込み (TXI) 要求によりTDR レジスタにデータをライ トしてください。TXI割り込み要求でDTC を起動し、TDR レジスタにデータをライトすることも可能

TEI割り込み要求を使用する場合、最終送信データをTDR レジスタにライトした後、SCR.TIE ビットを"0"に、 SCR.TEIE ビットを"1"にします。

注. 外部クロック(SCR.CKE[1:0]ビット=10b、11b)のときは、最終ビットのSCK端子立ち上がりでSSR.TENDフラグが "1"になります。このとき、SCR.TEビットを直ぐ "0"にすると受信デバイス側の受信データのホールド時間が不足する場合があります。

図 26.26 クロック同期式モードのシリアル送信のフローチャート例

26.5.5 シリアルデータの受信(クロック同期式モード)

図 26.27、図 26.28 にクロック同期式モードのシリアル受信時の動作例を示します。 シリアルデータの受信時、SCI は以下のように動作します。

- 1. SCR.RE ビットが "1" になると、RTSn# 信号出力を Low にします (RTS 機能使用時)。
- 2. SCI は同期クロックの入力、または出力に同期して内部を初期化して受信を開始し、受信データを RSR レジスタに取り込みます。
- 3. オーバランエラーが発生したときは、SSR.ORER フラグをセットします。このとき SCR.RIE ビットが "1" であると、ERI 割り込み要求が発生します。受信データは RDR レジスタに転送しません。
- 4. 正常に受信したときは、受信データを RDR レジスタに転送します。このとき RIE ビットが "1" である と、RXI 割り込み要求が発生します。この RXI 割り込み処理ルーチンで RDR レジスタに転送された受信データを次のデータ受信完了までにリードすることで連続受信が可能です。 RDR レジスタに転送された受信データが読み出されると、RTSn# 信号出力を Low にします(RTS 機能使用時)。




図 26.27 クロック同期式モードのシリアル受信時の動作例(1)(RTS 機能未使用時)




図 26.28 クロック同期式モードのシリアル受信時の動作例(2)(RTS機能使用時)

受信エラーフラグがセットされた状態では以後の送受信動作ができません。したがって、受信を継続する 前に SSR レジスタの ORER、FER、PER フラグを "0" にしてください。また、オーバランエラー処理では RDR レジスタをリードしてください。また、受信動作中に SCR.RE ビットを "0" にし受信動作を強制終了し た場合、RDR レジスタに読み出し前の受信データが残る場合があるため、RDR レジスタをリードしてくだ さい。

図 26.29 にシリアル受信のフローチャートの例を示します。





図 26.29 クロック同期式モードのシリアル受信のフローチャート例

26.5.6 シリアルデータの送受信同時動作(クロック同期式モード)

図 26.30 にクロック同期式モードのシリアル送受信同時動作のフローチャートの例を示します。 シリアル送受信同時動作は、SCI の初期化後、以下の手順に従って行ってください。

送信から同時送受信へ切り替えるときには、SCI が送信終了状態であることを SSR.TEND フラグが "1" になっていることで確認してください。その後、SCR レジスタを初期化してから SCR レジスタの TIE、RIE、TE、RE ビットを 1 命令で同時に "1" にしてください。

受信から同時送受信へ切り替えるときには、SCI が受信完了状態であることを確認した後、SCR レジスタの RIE、RE ビットを "0" にしてから、エラーフラグ (SSR.ORER, FER, PER) が "0" であることを確認した後、SCR レジスタの TIE、RIE、TE、RE ビットを 1 命令で同時に "1" にしてください。



[1] SCI初期化:

TXDn端子は送信データ出力端子に、RXDn端子は受信データ入力端子にして送受信同時動作可能状態になります。

[2] 送信データのライト: TXI割り込みでTDR レジスタに送信データを1回 ライトします。

[3] 受信エラー処理:

受信エラーが発生したときには、SSR.ORERフラグをリードしてから、所定のエラー処理を行った後、ORERフラグを"0"にしてください。ORERフラグが"1"のままでは受信を再開できません。

[4] 受信データのリード:

RXI割り込みでRDRレジスタの受信データを1回リードします。

[5] シリアル送受信の継続手順:

シリアル送受信を続けるときには、現在のフレームのMSB(ビット7)を受信する前にRXI割り込みでRDRレジスタのリードを終了しておいてください。また、現在のフレームのMSB(ビット7)を送信する前にTXI割り込みでTDRレジスタにデータをライトしてください。送信データエンプティ割り込み(TXI)要求でDTCを起動し、TDRレジスタにデータをライトすることや、受信データフル割り込み(RXI)要求でDTCを起動し、RDRレジスタの値をリードすることも可能です。

注. 送信、または受信動作から同時送受信に切り替えるときは、 SCR.TIE, RIE, TE, RE, TEIEビットを"0"にしてから、 SCR.TIE, RIE, TE, REビットを同時に"1"にしてください。

図 26.30 クロック同期式モードのシリアル送受信同時動作のフローチャート例

26.6 スマートカードインタフェースモードの動作

SCI の拡張機能として、ISO/IEC 7816-3 (Identification Card) に対応したスマートカード (IC カード) インタフェースに対応しています。

スマートカードインタフェースモードへの切り替えはレジスタにより行います。

26.6.1 接続例

図 26.31 にスマートカード (IC カード) との接続例を示します。

IC カードとは 1 本のデータ伝送線で送受信が行われるので、TXDn 端子と RXDn 端子とを結線し、データ 伝送線を抵抗で電源 VCC 側にプルアップしてください。

IC カードを接続しない状態で SCR.TE ビット = 1、SCR.RE ビット = 1 に設定すると、閉じた送信 / 受信が可能となり自己診断をすることができます。

SCI で生成するクロックを IC カードに供給する場合は、SCKn 端子出力を IC カードの CLK 端子に入力してください。

リセット信号の出力には本 MCU の出力ポートを使用できます。




図 26.31 スマートカード (IC カード) との接続例

26.6.2 データフォーマット (ブロック転送モード時を除く)

図 26.32 にスマートカードインタフェースモードでの送受信フォーマットを示します。

- 調歩同期式で、1フレームは8ビットデータとパリティビットで構成されます。
- 送信時は、パリティビットの終了から次のフレーム開始まで 2 etu(Elementary Time Unit: 1 ビットの転送期間)以上のガードタイムをおきます。
- 受信時にパリティエラーを検出した場合、スタートビットから 10.5 etu 経過後、エラーシグナル(Low)を 1 etu 期間出力します。
- 送信時にエラーシグナルをサンプリングすると、2 etu 以上経過後、自動的に同じデータを再送信します。




図 26.32 スマートカードインタフェースモードのデータフォーマット

ダイレクトコンベンションタイプと、インバースコンベンションタイプの2種類のICカードとの送受信は、以下のように行ってください。

(1) ダイレクトコンベンションタイプ

ダイレクトコンベンションタイプは、図 26.33 に示す開始キャラクタの例のように、論理 1 レベルを状態 2 に、論理 0 レベルを状態 3 に対応付け、LSB ファーストで送受信します。図 26.33 の開始キャラクタでは、データは "3Bh" となります。

ダイレクトコンベンションタイプでは、SCMR レジスタの SDIR、SINV ビットをともに "0" にしてください。また、スマートカードの規定により偶数パリティとなるよう SMR.PM ビットには "0" を設定してください。




図 26.33 ダイレクトコンベンション (SCMR.SDIR ビット = 0、SCMR.SINV ビット = 0、SMR.PM ビット = 0)

(2) インバースコンベンションタイプ

インバースコンベンションタイプは、論理 1 レベルを状態 A に、論理 0 レベルを状態 Z に対応付け、MSB ファーストで送受信します。図 26.34 の開始キャラクタでは、データは "3Fh" となります。

インバースコンベンションタイプでは、SCMR レジスタの SDIR、SINV ビットをともに"1"にしてください。パリティビットはスマートカードの規定により偶数パリティで論理 0 となり、状態 Z が対応します。

本 MCU では、SINV ビットはデータビット D7 \sim D0 のみ反転させます。このため、送受信とも SMR.PM ビットに "1" を設定してパリティビットを反転させてください。




図 26.34 インバースコンベンション (SCMR.SDIR ビット = 1、SCMR.SINV ビット = 1、SMR.PM ビット = 1)

26.6.3 ブロック転送モード

ブロック転送モードは、通常のスマートカードインタフェースモードと比較して以下の点が異なります。

- 受信時にパリティチェックを行いますが、エラーを検出してもエラーシグナルは出力しません。 SSR.PER フラグはセットされますので、次のフレームのパリティビットを受信する前にクリアしてくだ さい。
- 送信時のパリティビットの終了から、次のフレーム開始までのガードタイムは最小 1 etu 以上です。
- 再送信を行わないため、SSR.TEND フラグは送信開始から 11.5 etu 後にセットされます。
- SSR.ERS フラグは通常のスマートカードインタフェースモードと同じで、エラーシグナルのステータスを示しますが、エラーシグナルの送受信を行わないため "0" となります。

26.6.4 受信データサンプリングタイミングと受信マージン

スマートカードインタフェースモードで使用できる送受信クロックは、内蔵ボーレートジェネレータの生成した内部クロックのみです。

スマートカードインタフェースモードでは、SCI は SCMR.BCP2 ビット、SMR.BCP[1:0] ビットの設定により、ビットレートの 32 倍、64 倍、372 倍、256 倍、93 倍、128 倍、186 倍、512 倍(通常の調歩同期式モードでは 16 倍に固定されています)の周波数の基本クロックで動作します。

受信時は、スタートビットの立ち下がりを基本クロックでサンプリングして内部を同期化します。また、 **図 26.35** に示すように、受信データを基本クロックのそれぞれ 16、32、186、128、46、64、93、256 サイクルの立ち上がりエッジでサンプリングすることで、各ビットの中央でデータを取り込みます。このときの受信マージンは次の式で表わすことができます。

$$M = \left| \left(0.5 - \frac{1}{2N} \right) - (L - 0.5)F - \frac{|D - 0.5|}{N} (1 + F) \right| \times 100 \, [\%]$$

M : 受信マージン(%)

N: クロックに対するビットレートの比(N = 32, 64, 372, 256)

D : 0 - 7 - 7 - 7 = 0 - 1.0

L : フレーム長(L=10)

F : クロック周波数の偏差の絶対値

上の式で、F = 0、D = 0.5、N = 372 とすると、受信マージンは次のようになります。

 $M = \{0.5 - 1/(2 \times 372)\} \times 100 [\%] = 49.866 [\%]$




図 26.35 スマートカードインタフェースモード時の受信データサンプリングタイミング (372 倍のクロック使用時)

26.6.5 SCI の初期化 (スマートカードインタフェースモード)

図 26.36 のフローチャートの例に従って初期化してください。

送信モードから受信モードへの切り替え、受信モードから送信モードへの切り替えにおいても初期化してから変更してください。なお、RE ビットを"0"にしても RDR レジスタは初期化されません。

受信モードから送信モードに切り替える場合、受信動作が完了していることを確認した後、初期化から開始し、TE ビット = 1、RE ビット = 0 に設定してください。受信動作の完了は、RXI 割り込み要求、SSR.ORER フラグ、あるいは SSR.PER フラグで確認できます。

送信モードから受信モードに切り替える場合、送信動作が完了していることを確認した後、初期化から開始し、TE ビット = 0、RE ビット = 1 に設定してください。送信動作の完了は SSR.TEND フラグで確認できます。




図 26.36 SCI の初期化フローチャートの例 (スマートカードインタフェースモード)

26.6.6 シリアルデータの送信(ブロック転送モードを除く)

スマートカードインタフェースモードにおけるシリアル送信は、エラーシグナルのサンプリングと再送信処理があるため、非スマートカードインタフェースモードとは動作が異なります(ブロック転送モードを除く)。送信時の再転送動作を図 26.37 に示します。

- 1. 1フレーム分の送信を完了した後、受信側からのエラーシグナルをサンプリングすると SSR.ERS フラグが "1" になります。このとき SCR.RIE ビットが "1" であると、ERI 割り込み要求が発生します。次のパリティビットのサンプリングまでに ERS フラグをクリアしてください。
- 2. エラーシグナルを受信したフレームでは、SSR.TEND フラグはセットされません。TDR レジスタから TSR レジスタに再度データが転送され、自動的に再送信を行います。
- 3. 受信側からエラーシグナルが返ってこない場合は、ERS フラグはセットされません。
- 4. 再転送を含む 1 フレームの送信が完了したと判断して、SSR.TEND フラグがセットされます。このとき、SCR.TIE ビットが"1"であれば、TXI 割り込み要求が発生します。送信データを TDR レジスタに書き込むことにより次のデータが送信されます。

シリアル送信のフローチャートの例を**図 26.39** に示します。これらの一連の処理は、TXI 割り込み要因によって DTC を起動することで自動的に行うことができます。

送信動作では、SCR.TIE ビットを "1" にしておくと、SSR.TEND フラグが "1" になったときに TXI 割り込み要求が発生します。あらかじめ DTC の起動要因に TXI 割り込み要求を設定しておけば、TXI 割り込み要求により DTC が起動されて送信データの転送を行います。 TEND フラグは、DTC によるデータ転送時に自動的に "0" になります。

エラーが発生した場合は SCI が自動的に同じデータを再送信します。この間、TEND フラグは "0" のまま保持され、DTC は起動されません。したがって、エラー発生時の再送信を含め、SCI と DTC が指定されたバイト数を自動的に送信します。ただし、エラー発生時、ERS フラグは自動的にはクリアされませんので、RIE ビットを "1" にしておき、エラー発生時に ERI 割り込み要求を発生させ、ERS フラグをクリアしてください

なお、DTC を使って送受信を行う場合は、先に DTC を設定し、許可状態にしてから SCI の設定を行ってください。

DTC の設定方法は「16. データトランスファコントローラ (DTCa)」を参照してください。




図 26.37 SCI 送信モードの場合の再転送動作(送信時の再転送動作)

なお、SMR.GM ビットの設定により、SSR.TEND フラグのセットタイミングが異なります。**図 26.38** に TEND フラグ発生タイミングを示します。




図 26.38 送信時の SSR.TEND フラグの発生タイミング




図 26.39 スマートカードインタフェース送信のフローチャート例

26.6.7 シリアルの受信 (ブロック転送モードを除く)

スマートカードインタフェースモードにおけるシリアル受信は、非スマートカードインタフェースモードと同様の処理手順になります。受信モードの場合の再転送動作を**図 26.40** に示します。

- 1. 受信データにパリティエラーを検出すると SSR.PER フラグが "1" になります。このとき、SCR.RIE ビットが "1" であると、ERI 割り込み要求が発生します。次のパリティビットのサンプリングタイミン グまでに PER フラグをクリアしてください。
- 2. パリティエラーを検出したフレームでは RXI 割り込みは発生しません。
- 3. パリティエラーが検出されない場合は、SSR.PER フラグはセットされません。
- 4. 正常に受信を完了したと判断して、RIE ビットが"1"であれば、RXI 割り込み要求を生成します。

シリアル受信のフローチャートの例を**図 26.41** に示します。これらの一連の処理は、RXI 割り込み要求によって DTC を起動することで自動的に行うことができます。

受信動作では、RIE ビットを"I"にしておくと、RXI割り込み要求が発生します。あらかじめ DTC の起動要因に RXI割り込み要求を設定しておけば、RXI割り込み要求により DTC が起動されて受信データの転送を行います。

また、受信時にエラーが発生し SSR レジスタの ORER、PER フラグのいずれかが "I" になると、受信エラー割り込み (ERI) 要求が発生しますのでエラーフラグをクリアしてください。エラーが発生した場合は DTC は起動されず、受信データはスキップされるため DTC に設定したバイト数だけ受信データを転送します。

なお、受信時にパリティエラーが発生し PER フラグが "1" になった場合でも、受信したデータは RDR レジスタに転送されるのでこのデータをリードすることは可能です。

注. ブロック転送モードの場合は、「26.3 調歩同期式モードの動作」を参照してください。




図 26.40 SCI 受信モードの場合の再転送動作(受信時の再転送動作)




図 26.41 スマートカードインタフェース受信のフローチャート例

26.6.8 クロック出力制御

SMR.GM ビットが "1" であるとき、SCR.CKE[1:0] ビットによってクロック出力を固定することができます。このときクロックパルスの最小幅を指定の幅とすることができます。

図 26.42 にクロック出力の固定タイミングを示します。GM ビット = 1、CKE[1] ビット = 0 とし、CKE[0] ビットを制御した場合の例です。




図 26.42 クロック出力固定タイミング

電源投入時からクロックデューティを確保するため、以下の切り替え手順で処理をしてください。

- 1. 初期状態は、ポート入力でありハイインピーダンスです。電位を固定するには、プルアップ抵抗/プル ダウン抵抗を使用してください。
- 2. SCR.CKE[1] ビットおよび I/O ポート機能を設定し、SCKn 端子を指定の出力に固定してください。
- 3. SMR レジスタと SCMR レジスタを設定し、スマートカードインタフェースモードの動作に切り替えてください。
- 4. SCR.CKE[0] ビットを"1" にして、クロック出力を開始させてください。

26.7 簡易 I²C モードの動作

簡易 I²C バスフォーマットは、8 ビットのデータと 1 ビットのアクノリッジから構成されます。開始条件 および再開始条件に続くフレームはスレーブアドレスフレームで、マスタデバイスが通信先であるスレーブ デバイスを指定するのに使用します。指定されたスレーブデバイスは新たにスレーブデバイスが指定される か、停止条件まで有効です。各フレーム中の 8 ビットのデータは、MSB から順に送信されます。

図 26.43 に I²C バスフォーマットを、図 26.44 に I²C バスタイミングを示します。




図 26.43 I²C バスフォーマット




図 26.44 I²C バスタイミング (SLA = 7 ビットの場合)

- S : スタートコンディションを示します。マスタデバイスが、SSCLnラインが High の状態で SSDAn ラインが High から Low に変化します。
- SLA : スレーブアドレスを示します。マスタデバイスがスレーブデバイスを選択します。
- R/W#:送信/受信の方向を示します。"1"のときスレーブデバイスからマスタデバイスへ、"0"のときマスタデバイスから スレーブデバイスへデータを送信します。
- A/A#: アクノリッジを示します。(マスタ送信モード時:スレーブデバイスがアクノリッジを返します。マスタ受信モード時:マスタデバイスがアクノリッジを返します)。Lowを返すことをACK、Highを返すことをNACKと言います。
- Sr : リスタートコンディションを示します。マスタデバイスが、SSCLn ラインが High の状態でセットアップ時間経過後に SSDAn ラインが High から Low に遷移します。
- DATA : 送受信データを示します。
- P : ストップコンディションを示します。マスタデバイスが、SSCLnラインがHighの状態でSSDAnラインがLowからHighに変化します。

26.7.1 開始条件、再開始条件、停止条件の生成

SIMR3.IICSTAREQ ビットに "1" を書き込むことにより、開始条件生成を行います。開始条件の生成では、 以下の動作が行われます。

- SSDAn ラインを立ち下げ (High から Low に遷移)、SSCLn ラインは開放状態を保持
- BRR レジスタで設定したビットレートの半分の時間、開始条件のホールド時間を確保
- SSCLn ラインの立ち下げ(High から Low に遷移)、SIMR3.IICSTAREQ ビットは"0"にし、開始条件生成割り込み要求を出力

SIMR3.IICRSTAREQ ビットに "1" を書き込むことにより、再開始条件生成を行います。再開始条件の生成では、以下の動作が行われます。

- SSDAn ラインを開放、SSCLn ラインは Low を保持
- BRR レジスタで設定したビットレートの半分の時間、SSCLn ラインの Low 期間を確保
- SSCLn ラインを開放 (Low から High に遷移)
- SSCLn ラインの High を検出後、BRR レジスタで設定したビットレートの半分の時間、再開始条件のセットアップ時間を確保
- SSDAn ラインを立ち下げ (High から Low に遷移)
- BRR レジスタで設定したビットレートの半分の時間、再開始条件のホールド時間を確保
- SSCLn ラインを立ち下げ (High から Low に遷移)、SIMR3.IICRSTAREQ ビットは "0" にし、再開始条件生成割り込み要求を出力

SIMR3.IICSTPREQ ビットに"1"を書き込むことにより、停止条件の生成を行います。停止条件の生成では、以下の動作が行われます。

- SSDAn ラインを立ち下げ (High から Low に遷移)、SSCLn ラインは Low を保持
- BRR レジスタで設定したビットレートの半分の時間、SSCLn ラインの Low 期間を確保
- SSCLn ラインを開放 (Low から High に遷移)
- SSCLn ラインの High を検出後、BRR レジスタで設定したビットレートの半分の時間、停止条件のセットアップ時間を確保
- SSDAn ラインを開放(Low から High に遷移)、SIMR3.IICSTPREQ ビットは "0" にし、停止条件生成割り込み要求を出力



図 26.45 に開始条件、再開始条件、停止条件生成の動作タイミングを示します。




図 26.45 開始条件、再開始条件、停止条件生成の動作タイミング

26.7.2 クロック同期化

通信先のスレーブデバイスがウェイトを挿入する目的で SSCLn ラインを Low にすることがあります。 SIMR2.IICCSC ビットに "1" を設定すると、内部 SSCLn クロックが SSCLn 端子入力のレベルと異なる場合 に、同期を取るための制御を行います。

SIMR2.IICCSC ビットが "1" の場合、内部 SSCLn クロックが Low から High に遷移したとき、SSCLn 端子入力が Low の間は High 期間のカウントを停止し、SSCLn 端子入力が High に遷移すると High 期間のカウントを開始します。このとき、SSCLn 端子が High に遷移して High 期間のカウントを開始するまで、SSCLn 端子入力遅延、SSCLn 端子入力のノイズフィルタ遅延(ノイズフィルタのサンプリングクロックで $2 \sim 3$ サイクル)、内部処理遅延(PCLK で $1 \sim 2$ サイクル)の合計分かかります。この間他のデバイスが SSCLn ラインを Low にしていなくても、内部 SSCLn クロックの High 期間は延長されます。

SIMR2.IICCSC ビットが "1" の場合、データ送信および受信は、SSCLn 端子入力と内部 SSCLn クロックの 論理積に同期して行われます。SIMR2.IICCSC ビットが "0" の場合、データ受信および送信は、内部 SSCLn クロックに同期して行われます。

開始条件、再開始条件および停止条件生成要求発行後、内部 SSCLn クロックが Low から High に遷移するまでの間にスレーブデバイスからウェイトを挿入された場合、その期間分、生成完了は延長されます。

内部 SSCLn クロックが High に遷移後にスレーブデバイスがウェイトを挿入した場合は、そのウェイト期間も停止はせず、生成完了割り込み要求を発行しますが、条件生成自体は保証されません。

図 26.46 にクロック同期化の動作例を示します。




図 26.46 クロック同期化の動作例

26.7.3 SSDA 出力遅延

SIMR1.IICDL[4:0] ビットにより、SSCLn 端子出力の立ち下がりに対して、SSDAn 端子出力を遅延させることが可能です。遅延時間は内蔵ボーレートジェネレータのクロックソース基準(PCLK ベースに SMR.CKS[1:0] で選択された分周クロック)で 0 ~ 31 サイクルの間で選択可能です。SSDAn 端子出力を遅延させる対象は、開始条件 / 再開始条件 / 停止条件信号と 8 ビットの送信データおよびアクノリッジです。 SSDA 出力遅延が SSCLn 端子出力の立ち下がり時間より小さい場合、SSCLn 端子出力の立ち下がり中に SSDAn 端子出力が変化開始し、スレーブデバイスが誤動作する可能性があります。SSDA 出力遅延が SSCLn 端子出力の立ち下がり時間の最大値(I²C の標準モード、ファストモードでは 300ns)より大きくなるように設定してください。

図 26.47 に SSDA 出力遅延のタイミングを示します。





図 26.47 SSDA 出力遅延のタイミング

26.7.4 SCI の初期化(簡易 I²C モード)

データの送受信前に、SCR レジスタに初期値 "00h" を書き込み、図 26.48 のフローチャートの例に従って、初期化してください。

動作モードの変更、通信フォーマットの変更などの場合も、SCR レジスタを初期値にしてから変更してください。また、簡易 I²C モード時の通信ポートのオープンドレイン設定は、ポート側でしてください。



- [1] SSCLn端子、SSDAn端子機能が有効(Nチャネルオープンドレイン)となるようにI/Oポートを設定します。
- [2] SSCLn端子、SSDAn端子が開始条件生成開始まで ハイインピーダンスになるようにします。
- [3] SMR、SCMRレジスタに送信/受信フォーマットを設定します。 SMRレジスタのCKS[1:0]ビットを設定し、それ以外のビットを "0"にします。 SCMRレジスタのSDIRビットを"1"、SINVビットを"0"、
- [4] BRRレジスタにビットレートに対応する値をライトします。
- [5] SEMR、SNFR、SIMR1、SIMR2、SPMRレジスタに値を設定します。

SEMRレジスタのNFENビットを設定します。

SMIFビットを"0"にします。

SNFRレジスタのNFCS[2:0]ビットを設定します。

SIMR1レジスタのIICMビットを"1"にし、IICDL[4:0]ビットを 設定します。

SIMR2レジスタのIICACKT、IICCSCビットを"1"にし、 IICINTMビットを設定します。

SPMRレジスタの全ビット"0"にします。

[6] SCR.TE, REビットを"1"にします。また、SCR.TIE, RIE, TEIE ビットを設定してください。

(送信動作かつSIMR2.IICINTM= "1" のときはRIEビットを "0" にします。)

TE、RE両ビットを"1"にすることによりSSCLn、SSDAn端子が使用可能になります。

注. SCR.TE, RE ビットの "0" 設定、 "1" 設定は、同時に行ってください。

図 26.48 SCI の初期化フローチャート例 (簡易 I²C モード)

26.7.5 マスタ送信動作(簡易 I²C モード)

図 26.49、図 26.50 に簡易 I^2C モードのマスタ送信の動作例を、図 26.51 にデータ送信のフローチャートの例を示します。STI 割り込みについては、表 26.32 を参照してください。

10 ビットスレーブアドレス時は、図 26.51 の [3] ~ [4] の手順を 2 回繰り返します。

簡易 I^2C モードでの送信データエンプティ割り込み(TXI)は、クロック同期式送信時の TXI 割り込み要求発生のタイミングとは異なり、1 フレームの通信を完了した時点で発生します。




図 26.49 簡易 I²C バスモードのマスタ送信の動作例 1 (7 ビットスレーブアドレス、送信割り込み、受信割り込み使用時)

マスタ送信で、SIMR2.IICINTM ビットを"0"(ACK 割り込み、NACK 割り込みを使用)にした場合、ACK 割り込みをトリガに DTC を起動し、データを必要バイト数送信します。NACK を受信した場合はNACK 割り込みをトリガに送信中止、再送などのエラー処理を行います。




図 26.50 簡易 I²C バスモードのマスタ送信の動作例 2 (7 ビットスレーブアドレス、ACK 割り込み、NACK 割り込み使用時)




図 26.51 簡易 I²C モードのマスタ送信動作のフローチャート例(送信割り込み、受信割り込み使用時)

26.7.6 マスタ受信動作(簡易 I²C モード)

簡易 I^2C モードでの送信データエンプティ割り込み(TXI)は、クロック同期式送信時の TXI 割り込み要求発生のタイミングとは異なり、1 フレームの通信を完了した時点で発生します。




図 26.52 簡易 I²C バスモードのマスタ受信の動作例 (7 ビットスレーブアドレス、送信割り込み、受信割り込み使用時)




図 26.53 簡易 I²C モードのマスタ受信動作のフローチャート例(送信割り込み、受信割り込み使用時)

26.8 簡易 SPI モードの動作

SCIの拡張機能として、1つまたは複数のマスタから複数のスレーブに通信が可能な簡易 SPI モードをサポートしています。

クロック同期式モードの設定(SCMR.SMIF ビット = 0、SIMR1.IICM ビット = 0、SMR.CM ビット = 1)、かつ、SPMR.SSE ビットを "1" にすることにより、簡易 SPI モードになります。なお、簡易 SPI モード用途でも、マスタモードかつ、シングルマスタで使用するときは、マスタ側の SS 端子機能は不要であり、SPMR.SSE ビットを "0" にします。

図 26.54 に簡易 SPI モードの接続例を示します。マスタからの SS 信号出力については、汎用ポートで制御してください。

簡易 SPI モードではクロック同期式モード同様、クロックパルスに同期してデータを送受信します。通信 データの 1 キャラクタは 8 ビットデータで構成され、パリティビットの付加はできません。SCMR.SINV ビットを "1" にすることで、送受信データを反転できます。

SCI 内部では送信部と受信部が独立していますので、クロックを共有することで全二重通信ができます。 また、送信部 / 受信部はともにダブルバッファ構造になっており、送信中に次の送信データの書き込み、受 信中に前の受信データを読み込むことで連続送受信ができます。




図 26.54 簡易 SPI モードの接続例 (シングルマスタ時 (SPMR.SSE ビット = 0))

26.8.1 マスタモード、スレーブモードと各端子の状態

簡易 SPI モードでは、マスタモード(SCR.CKE[1:0] ビット = "00b" または "01b"、かつ SPMR.MSS ビット = 0)とスレーブモード(SCR.CKE[1:0] ビット = "10b" または "11b"、かつ SPMR.MSS ビット = 1)で各端子の入出力方向が変わります。

表 26.28 にモードおよび SSn# 端子入力と各端子の状態の関係を示します。

表 26.28 モードおよび SSn#端子入力と各端子の状態の関係

モード	SSn#端子入力	SMOSIn端子状態	SMISOn端子状態	SCKn 端子状態
マスタモード ^(注1)	High (通信可能)	送信データ出力 ^(注2)	受信データ入力	クロック出力 ^(注3)
	Low (通信不可)	ハイインピーダンス	受信データ入力(無効)	ハイインピーダンス
スレーブモード	High (通信不可)	受信データ入力(無効)	ハイインピーダンス	クロック入力 (無効)
	Low (通信可能)	受信データ入力	送信データ出力	クロック入力

- 注1. シングルマスタ時(SPMR.SSE ビット=0)は、SSn#端子の入力レベルに関わらず通信可能(SSn#端子入力が High のときと 等価)となります。SSn#端子は未使用であり、別の用途として使用できます。
- 注2. 送信禁止時(SCR.TEビット=0)はハイインピーダンスです。
- 注3. マルチマスタ(SPMR.SSEビット= 1)かつ送受信禁止時(SCR.TE, REビット= 00b)はハイインピーダンスです。

26.8.2 マスタモード時の SS 機能

SCR.CKE[1:0] = 00b かつ SPMR.MSS = 0 を設定することで、マスタモードになります。

シングルマスタ時(SPMR.SSE ビット = 0)は SSn# 端子は未使用であり、SSn# 端子入力のレベルに関わらず送受信動作が可能です。

マルチマスタ時(SPMR.SSE ビット = 1)、かつ、SSn# 端子入力が High のとき、他にマスタが存在しないか、他のマスタが送受信を受信動作を行っていないことを示すためマスタとして SCKn 端子からクロックを出力し、送受信動作を行います。マルチマスタ時(SPMR.SSE ビット = 1)、かつ、SSn# 端子入力が Low のとき、他のマスタが存在し、送受信を行っていることを示します。そのとき SCI は SMOSIn 端子出力、SCKn 端子出力をハイインピーダンスにし、送受信動作は開始しません。また、モードフォルトエラーとして SPMR.MFF フラグが "1" になります。マルチマスタ時は SPMR.MFF フラグを読むことでエラー処理を行ってください。なお、送受信動作中にモードフォルトが発生しても、送受信動作は停止せず、送受信動作完了後に SMOSIn 端子出力、SCKn 端子出力をハイインピーダンスになります。

マスタからの SS 信号出力については、汎用ポートで制御してください。

26.8.3 スレーブモード時の SS 機能

SCR.CKE[1:0] = 10b かつ SPMR.MSS = 1 を設定することで、スレーブモードになります。

SSn# 端子入力が High のとき、SMISOn 端子出力はハイインピーダンスになり、SCKn 端子からのクロック入力は無視されます。SSn# 端子入力が Low のとき、SCKn 端子からのクロック入力が有効になり、送受信動作が可能になります。

送受信動作中に SSn# 端子入力が Low から High に変化した場合、SMISOn 端子出力をハイインピーダンスにします。なお、内部の送受信動作は継続し、SCKn 端子からのクロック入力に従って 1 キャラクタ分の送受信動作完了後動作を停止します。その際、割り込み(TXI、RXI、TEI のいずれか)が発生します。

26.8.4 クロックと送受信データの関係

SPMR.CKPOL,CKPH ビットにより、送受信に用いるクロックを4種類から選択可能です。クロックと送受信データの関係を図26.55に示します。マスタモード、スレーブモードともクロックと送受信データの関係は同じです。




図 26.55 簡易 SPI モードのクロックと送受信データの関係

26.8.5 SCI の初期化(簡易 SPI モード)

クロック同期式モードの初期化手順(図 26.22 の SCI の初期化フローチャート例)と同様です。SPMR レジスタの CKPOL、CKPH ビットにより選択されるクロックの種類は、マスタデバイスとスレーブデバイスで合わせます。

初期化、動作モードの変更、通信フォーマットの変更などの場合、SCR レジスタを初期値にしてから変更してください。

RE ビットを "0" にしても、SSR レジスタの ORER、FER、PER フラグ、および RDR レジスタは初期化されませんので注意してください。

TE ビットを "1" から "0" または "0" から "1" にすると、SCR.TIE ビットが "1" の場合、TXI 割り込みが発生しますので注意してください。

26.8.6 シリアルデータの送受信(簡易 SPI モード)

マスタモード時は、送受信開始前に送受信先のスレーブデバイスの SSn# 端子を Low にし、送受信が終了すると送受信先のスレーブデバイスの SSn# 端子を High にします。それ以外の手順はクロック同期式モードと同様です。

26.9 拡張シリアルモード制御部の動作説明

26.9.1 シリアル通信プロトコル

SCIf の拡張シリアルモード制御部は、SCIe と連携し、図 26.56 に示すような Start Frame、Information Frame から構成されるシリアル通信プロトコルを実現します。

Start Frame は Break Field と Control Field 0、Control Field 1 で構成されています。また、Information Frame はいくつかの Data Field と CRC16 Upper Field、CRC16 Lower Field で構成することができます。




図 26.56 拡張シリアルモード制御部シリアル通信プロトコル

26.9.2 Start Frame 送信

図 26.57 に Break Field Low width、Control Field 0 および Control Field 1 で構成される Start Frame の送信時の動作例を示します。また、図 26.58、図 26.59 に Start Frame の送信を行うためのフローチャートを示します。

拡張シリアルモード制御部は、Start Frame 送信時、以下のように動作します。なお、SCI12 は調歩同期式モードで使用します。

- (1) タイマの動作モードを Break Field Low width 出力モードにした状態で、TCR.TCST ビットに"1"を書き 込むと、タイマがカウントを開始し、TCNT、TPRE レジスタに設定した期間、TXDX12 端子から Low が出力されます。
- (2) タイマがアンダフローすると TXDX12 端子の出力が反転し、STR.BFDF フラグが "1" になります。また、ICR.BFDIE ビットを "1" にしている場合は、SCIX0 割り込みが発生します。
- (3) TCR.TCST ビットに "0" を書き込んでタイマのカウントを停止させた後、SCI12 を使用して Control Field 0 のデータを送信します。Break Field Low width 出力後、次にアンダフローするまでにカウントを停止してください。
- (4) Control Field 0 のデータの送信が完了した後、SCI12 を使用して Control Field 1 のデータを送信します。
- (5) Control Field 1 のデータの送信が完了した後、SCI12 を使用して Information Frame の通信を行います。

Start Frame の構成にあわせて Break Field および Control Field 0 を省略してください。






図 26.57 Start Frame 送信時の動作例




図 26.58 Start Frame 送信フローチャート例 (1)




図 26.59 Start Frame 送信フローチャート例 (2)

26.9.3 Start Frame 受信

拡張シリアルモード制御部では、表 26.29 のような構成の Start Frame を検出することができます。

表 26.29 Start Frame の構成




図 26.60 に Break Field Low width、Control Field 0 および Control Field 1 で構成される Start Frame の受信時の動作例を示します。また、図 26.61、図 26.62 に Start Frame の受信を行うためのフローチャート、図 26.63 に拡張シリアルモード制御部の状態遷移図を示します。

拡張シリアルモード制御部は、Start Frame 受信時、以下のように動作します。なお、SCI12 は調歩同期式モードで使用します。

- (1) タイマの動作モードを Break Field Low width 検出モードに設定して、CR3.SDST ビットに "1" を書き込むと、Break Field Low width 検出が可能になります。このとき、SCI12 内部への RXDX12 入力は禁止となります。
- (2) タイマの TCNT、TPRE レジスタに設定した期間以上の Low が RXDX12 端子から入力されると、Break Field Low width として検出します。このとき、STR.BFDF フラグが "1" になります。また、ICR.BFDIE ビットを "1" にしている場合は、SCIXO 割り込みが発生します。
- (3) Break Field Low width 検出後、RXDX12 端子からの入力が High になると CR0.RXDSF フラグが "0" になり、SCI12 により、Control Field 0 の受信を開始します。
- (4) Control Field 0 で受信したデータが CF0DR レジスタに設定したデータと一致した場合、STR.CF0MF フラグが "1" になります。また、ICR.CF0MIE ビットを "1" にしている場合は、SCIX1 割り込みが発生します。その後、SCI12 により Control Field 1 の受信を開始します。Control Field 0 で受信したデータが CF0DR レジスタに設定したデータと一致しない場合は、Break Field Low width 検出前の状態に遷移します。
- (5) Control Field 1 で受信したデータが PCF1DR レジスタまたは SCF1DR レジスタに設定したデータと一致した場合、STR.CF1MF フラグが "1" になります。また、ICR.CF1MIE ビットを "1" にしている場合は、SCIX1 割り込みが発生します。その後、SCI12 を使用して Information Frame の通信を行います。Control Field 1 で受信したデータが PCF1DR レジスタまたは SCF1DR レジスタに設定したデータのどちらとも一致しない場合は、Break Field Low width 検出前の状態に遷移します。

Start Frame の構成にあわせ、Break Field および Control Field 0 の処理を省略してください。




図 26.60 Start Frame 受信時の動作例




図 26.61 Start Frame 受信フローチャート例 (1)




図 26.62 Start Frame 受信フローチャート例 (2)




図 26.63 Start Frame 受信時の状態遷移図

26.9.3.1 プライオリティインタラプトビット

図 26.64 にプライオリティインタラプトビットを使用した Start Frame 受信時の動作例を示します。プライオリティインタラプトビットは CR1.PIBE ビットを "1" にすることで有効となります。

拡張シリアルモード制御部は、プライオリティインタラプトビットを使用した Start Frame 受信時、以下のように動作します。

- $(1) \sim (4)$ は図 26.60 の Start Frame 受信時の動作例 $(1) \sim (4)$ と同様になります。
- (5) CR1.PIBS[2:0] ビットで指定したビットの値が PCF1DR レジスタに設定した値と一致した場合、STR.PIBDF フラグが "1" になります。また、ICR.PIBDIE ビットを "1" にしている場合は、SCIX1 割り込みが発生します。その後、SCI12 により、Information Frame の通信を行います。Control Field 1 で受信したデータが PCF1DR レジスタまたは SCF1DR レジスタに設定したデータのどちらとも一致せず、プライオリティインタラプトビットも検出しない場合は、Break Field Low width 検出前の状態に遷移します。




図 26.64 Start Frame の受信時の動作例(プライオリティインタラプトビット使用時)

26.9.4 バス衝突検出機能

ESMER.ESME ビット = 1、かつ SCI12.SCR.TE ビット = 1 の状態で、Break Field Low width 出力中および SCI12 によりデータを送信中にバス衝突検出機能が働きます。

図 26.65 にバス衝突検出機能の動作例を示します。TXDX12 端子の出力と RXDX12 端子の入力を CR2.BCCS[1:0] ビットで設定されたバス衝突検出クロックでサンプリングし、3 回連続不一致が発生すると STR.BCDF フラグが "1" になります。また、ICR.BCDIE ビットを "1" にしている場合は、SCIX2 割り込みが 発生します。




図 26.65 バス衝突検出機能の動作例

26.9.5 RXDX12 端子入力デジタルフィルタ機能

RXDX12 端子の入力信号は、デジタルフィルタ回路を通して内部に取り込むことができます。デジタルフィルタ回路は、3 段直列に接続されたフリップフロップ回路と一致検出回路で構成されます。RXDX12 端子入力信号は CR2.DFCS[2:0] ビットによって選択されたクロックでサンプリングされ、3 つのラッチ出力が一致すると、後段へそのレベルを伝えます。一致しないときは、前の値を保持します。すなわち、3 サンプリングクロック以上同一のレベルを保持した場合は信号として認識しますが、3 サンプリングクロック以下の信号変化はノイズとして判断し、信号変化として認識しません。図 26.66 にデジタルフィルタ機能の動作例を示します。





図 26.66 デジタルフィルタ機能の動作例

26.9.6 ビットレート測定機能

RXDX12 端子から入力される信号の立ち上がり — 立ち下がり間または、立ち下がり — 立ち上がり間を測定する機能です。図 26.67 にビットレート測定機能の動作例を示します。

- (1) CR0.BRME ビットに "1" を書き込むとビットレート測定が有効となります。BRME ビットは、測定を行いたいときのみ "1" を設定してください。また、BRME ビットを "1" にしても Break Field 中は、ビットレートの測定動作を行いません。
- (2) Break Field Low width を検出後、RXDX12 端子の入力が High になると、ビットレート測定が開始します
- (3) ビットレート測定開始後、RXDX12 端子から有効エッジ(立ち上がりエッジおよび立ち下がりエッジ) が入力されるとタイマはそのときのカウント値をリードバッファに保持し、カウンタをリロードしま す。ICR.AEDIE ビットを "1" にしている場合は、SCIX3 割り込みが発生します。TCNT、TPRE レジスタをリードすることで保持は解除されます。
- (4) 有効エッジ間のカウント値からビットレートを算出し、SCI12 の設定を変更することで、ビットレート を調整することができます。Control Field 1 一致後、ビットレート測定機能を無効にする場合は CR0.BRME ビットに "0" を書き込んでください。



- 注1. TCNT、TPREレジスタを読むと、リードバッファの内容が読めます。
- 注2. 有効エッジを検出するとSTR.AEDFフラグが"1"になります。
- 注3. 有効エッジを検出すると、現在のカウンタ値をリードバッファへ保持します。
- 注4. 一度有効エッジを検出しリードバッファに保持した値は、再び有効エッジを検出しても更新されません。
- 注5. 有効エッジによりリードバッファに保持された値は、TCNT、TPREレジスタをリードすることで保持が解除されます。

図 26.67 ビットレート測定機能動作例

26.9.7 RXDX12 受信データサンプリングタイミング選択機能

拡張シリアルモード制御部では、SCI12のRXDX12受信データのサンプリングタイミングをCR2.RTS[1:0] ビットにより、SCI 基本クロックの8クロック目の立ち上がり、10クロック目の立ち上がり、12クロック目の立ち上がりおよび14クロック目の立ち上がりから選択することができます。SCI12.SEMR.ABCS ビットが"1"の場合はPCLKの4クロック目の立ち上がり、5クロック目の立ち上がり、6クロック目の立ち上がりおよび7クロック目の立ち上がりから選択することができます。図 26.68にRXDX12受信データサンプリングタイミングを示します。




図 26.68 RXDX12 受信データサンプリングタイミング

26.9.8 タイマ

タイマには次の動作モードがあります。

(1) Break Field Low width 出力モード

Start Frame 送信時、Break Field Low width の Low を TXDX12 端子から出力するモードです。 TMR.TOMS[1:0] ビットを "10b" に設定すると、Break Field Low width 出力モード動作になります。カウントクロックソースは TMR.TCSS[2:0] ビットで選択します。 TCR.TCST ビットに "1" を書き込むと、TXDX12 端子の出力を Low にし、カウントを開始します。タイマがアンダフローすると TXDX12 端子の出力を High にし、STR.BFDF フラグが "1" になります。また、ICR.BFDIE ビットを "1" にしている場合は、SCIX0 割り込みが発生します。 TCR.TCST ビットに "0" を書き込むと、TPRE レジスタおよび TCNT レジスタはリロード後カウントを停止します。 Break Field Low width 出力完了後、タイマが再度アンダフローする前にカウントを停止してください。 図 26.69 に Break Field Low width 出力モードの動作例を示します。




図 26.69 Break Field Low width 出力モードの動作例

(2) Break Field Low width 判定モード

Start Frame 受信時、RXDX12 端子から入力される Break Field Low width 判定するモードです。 TMR.TOMS[1:0] ビットを "01b" に設定すると、Break Field Low width 判定モード動作になります。カウントクロックソースは TMR.TCSS[2:0] ビットで選択します。TCR.TCST ビットに"1"を書き込むと、Break Field Low width 判定可能状態になります。RXDX12 端子から Low が入力されると判定を開始します。RXDX12 端子から High が入力されると TPRE レジスタおよび TCNT レジスタはリロードを行い Break Field Low width 判定可能状態になります。Break Field Low width 判定中にタイマがアンダフローすると STR.BFDF フラグが"1"になります。また、ICR.BFDIE ビットを"1"にしている場合は、SCIX0 割り込みが発生します。データ 通信中にタイマがアンダフローし、割り込みが発生することが問題となる場合は、Break Field Low width 判定後、タイマを停止してください。図 26.70 に Break Field Low width 判定モードの動作例を示します。




図 26.70 Break Field Low width 判定モードの動作例

(3) タイマモード

内部クロックをカウントクロックソースとしてカウントするモードです。TMR.TOMS[1:0] ビットを "00b" に設定すると、タイマモード動作になります。カウントクロックソースは TMR.TCSS[2:0] ビットで選択します。TCR.TCST ビットに "1" を書き込むと、カウントを開始し、TCST ビットに "0" を書き込むとカウントを停止します。TPRE レジスタに入力するカウントクロックソースの周期で TPRE レジスタがダウンカウントします。TPRE レジスタのアンダフローをカウントクロックソースにして、TCNT レジスタがダウンカウントします。タイマがアンダフローすると STR.BFDF フラグが "1" になります。また、ICR.BFDIE ビットを "1" にしている場合は、SCIX0 割り込みが発生します。

26.10 ノイズ除去機能

ノイズ除去機能に用いるノイズフィルタの構成を図 26.71 に示します。ノイズフィルタは 2 段のフリップフロップ回路と一致検出回路で構成されます。設定したサンプリング周期に応じて 3 回サンプリングした端子のレベルが一致した場合、内部に一致したレベルを伝達し、再度 3 回のサンプリングした端子レベルが一致するまで内部へは同じレベルを伝達し続けます。

調歩同期式モード時は、RXDn の入力信号にノイズ除去機能を使用できます。サンプリング周期は、基本クロックの周期(SEMR.ABCS = 0 のとき 1 ビット期間の 1/16、SEMR.ABCS = 1 のとき 1 ビット期間の 1/8)となります。

簡易 I^2C モード時は SSDAn、SSCLn の入力信号に、ノイズ除去機能を使用できます。サンプリングクロックは、内蔵ボーレートジェネレータのクロックソースの 1/2/4/8 分周クロックから SNFR.NFCS[2:0] ビットの設定により選択します。

ノイズフィルタを有効にした状態で基本クロックが停止した場合、基本クロック入力再開時は停止時のノイズフィルタの状態の続きから動作を開始します。基本クロックが入力されている期間に SCR.TE ビット = 0、SCR.RE ビット = 0 にした場合、ノイズフィルタのフリップフロップはすべて "1" に初期化され、受信再開時の入力データが "1" の場合は一致検出として内部信号に伝えられます。 "0" の場合は 3 回サンプリングした端子のレベルが一致するまではノイズフィルタの出力は初期値を保持します。




図 26.71 デジタルノイズフィルタ回路のブロック図

26.11 割り込み要因

26.11.1 TXI 割り込みおよび RXI 割り込みバッファ動作

TXI 割り込みおよび RXI 割り込みに関しては、割り込みコントローラの割り込みステータスフラグが "1" のときに割り込み発生条件が成立しても、SCI は割り込み要求を出力せず内部で保持します(内部で保持できる容量は、1 要因ごとに 1 要求までです)。

割り込みコントローラの割り込みステータスフラグが "0" になると、SCI は割り込みコントローラに対して保持していた割り込み要求を出力します。その後、保持していた割り込み要求をクリアします。なお、内部で保持している割り込み要求は、対応する割り込みイネーブルビット(SCR.TIE ビットまたは SCR.RIE ビット)を "0" にすることでもクリアできます。

26.11.2 調歩同期式モード、クロック同期式モードおよび簡易 SPI モードにおける割り 込み

表 26.30 に調歩同期式モード、クロック同期式モードおよび簡易 SPI モードにおける割り込み要因を示します。各割り込み要因には異なる割り込みベクタが割り当てられており、SCR レジスタのイネーブルビットにより独立に許可することができます。

SCR.TIE ビットが "1" のとき、送信データが TDR レジスタから TSR レジスタに転送されると TXI 割り込み要求が発生します。また、TXI 割り込み要求は、SCR.TIE ビットを "1" にした後で SCR.TE ビットを "1" にするか、SCR.TIE ビットと SCR.TE ビットを 1 命令で同時に "1" にすることでも発生します。 TXI 割り込み要求により、DTC を起動してデータ転送を行うことができます。

TXI 割り込み要求は、SCR.TIE ビットが "0" の状態で SCR.TE ビットを "1" にした場合、および SCR.TE ビットが "1" の状態で SCR.TIE ビットを "1" にした場合には発生しません。 (注 1)

SCR.TEIE ビットが "1" のとき、送信データの最終ビットを送信するタイミングまでに TDR レジスタに次のデータをライトしていないと SSR.TEND フラグが "1" になり、TEI 割り込み要求が発生します。また、SCR.TE ビットを "1" にしてから TDR レジスタに送信データをライトするまでの間は、SSR.TEND フラグは "1" を保持しており、SCR.TEIE ビットを "1" にすると TEI 割り込み要求が発生します。

TDR レジスタにデータを書き込むと、SSR.TEND フラグがクリアされて TEI 割り込み要求は取り消されますが、取り消されるまで時間がかかります。

SCR.RIE ビットが"1"のとき、受信データが RDR レジスタに格納されると RXI 割り込み要求が発生します。RXI 割り込み要求により、DTC を起動してデータ転送を行うことができます。

SCR.RIE ビットが "1" のとき、SSR レジスタの ORER、FER、PER フラグのいずれかが "1" になると ERI 割り込み要求が発生します。このとき RXI 割り込み要求は発生しません。SSR レジスタの ORER、FER、PER フラグをすべてクリアすることにより ERI 割り込み要求を取り下げることができます。

注 1. 最終データの送信時など、TXI 割り込みを一時的に禁止し、送信終了割り込みによる処理を行ってから新たにデータ送信を開始したいときには、SCR.TIE ビットではなく TXI 割り込みに対応する割り込みコントローラの割り込み要求許可ビットで割り込みの禁止 / 許可を制御してください。新データ送信のための TXI 割り込み要求の発生が抑止されてしまうことを防ぐことができます。

表 26.30 SCI割り込み要因

名称	割り込み要因	割り込みフラグ	DTCの起動	優先順位
ERI	受信エラー	ORER, FER, PER	不可能	高
RXI	受信データフル	RDRF	可能	↑
TXI	送信データエンプティ	TDRE	可能	
TEI	送信終了	TEND	不可能	低

26.11.3 スマートカードインタフェースモードにおける割り込み

スマートカードインタフェースモードでは、**表 26.31** の割り込み要因があります。送信終了割り込み (TEI) 要求は使用できません。

表 26.31 SCI割り込み要因

名称	割り込み要因	割り込みフラグ	DTCの起動	優先順位
ERI	受信エラー、エラーシグナル検出	ORER, PER, ERS	不可能	高
RXI	受信データフル		可能	↑
TXI	送信データエンプティ	TEND	可能	低

スマートカードインタフェースモードの場合も通常の SCI の場合と同様に、DTC を使って送受信を行うことができます。送信動作では、SSR.TEND フラグが "1" になると、TXI 割り込み要求が発生します。あらかじめ DTC の起動要因に TXI 割り込み要求を設定しておけば、TXI 割り込み要求により DTC が起動されて送信データの転送を行います。TEND フラグは、DTC によるデータ転送時に自動的に "0" になります。

エラーが発生した場合は SCI が自動的に同じデータを再送信します。この間、TEND フラグは "0" のまま保持され、DTC は起動されません。したがって、エラー発生時の再送信を含め、SCI と DTC が指定されたバイト数を自動的に送信します。ただし、エラー発生時、SSR.ERS フラグは自動的にクリアされませんので、SCR.RIE ビットを "1" にしておき、エラー発生時に ERI 割り込み要求を発生させ ERS フラグをクリアしてください。

なお、DTC を使って送受信を行う場合は、先に DTC を設定し、許可状態にしてから SCI の設定を行ってください。DTC の設定方法は「16. データトランスファコントローラ (DTCa)」を参照してください。

また、受信動作では、受信データが RDR レジスタにセットされると RXI 割り込み要求が発生します。あらかじめ DTC の起動要因に RXI 割り込み要求を設定しておけば、RXI 割り込み要求で DTC が起動されて 受信データの転送を行います。エラーが発生した場合は、エラーフラグがセットされます。そのため DTC は起動されず、代わりに CPU に対し ERI 割り込み要求を生成しますのでエラーフラグをクリアしてください。

26.11.4 簡易 I²C モードにおける割り込み

簡易 I^2C モードでは、表 26.32 の割り込み要因があります。STI 割り込みは、送信終了割り込み(TEI)要求に割り当てられます。受信エラー割り込み(ERI)要求は使用できません。

簡易 I²C モードも、DTC を使って送受信を行うことができます。

SIMR2.IICINTM ビットが"1"のとき、8 ビット目の SSCLn 端子立ち下がりで、RXI 割り込み要求が発生します。あらかじめ DTC の起動要因に RXI 割り込み要求を設定しておけば、RXI 割り込み要求で DTC が起動されて受信データの転送を行います。また、9 ビット目(アクノリッジビット)の SSCLn 端子立ち下がりで、TXI 割り込み要求が発生します。あらかじめ DTC の起動要因に TXI 割り込み要求を設定しておけば、TXI 割り込み要求により DTC が起動されて送信データの転送を行います。

SIMR2.IICINTM ビットが "0" のとき、9 ビット目(アクノリッジビット)の SSCLn 端子立ち上がりで、 SSDAn 端子入力が Low だと RXI 割り込み要求(ACK 検出)、SSDAn 端子入力が High だと TXI 割り込み要求 (NACK 検出) が発生します。あらかじめ DTC の起動要因に RXI 割り込み要求を設定しておけば、RXI 割り込み要求で DTC が起動されて受信データまたは送信データの転送が可能です。

なお、DTC を使って送受信を行う場合は、先に DTC を設定し、許可状態にしてから SCI の設定を行ってください。

SIMR3.IICSTAREQ、IICRSTAREQ、IICSTPREQの各ビットを用いて開始条件、再開始条件、停止条件を 生成した場合、生成が完了すると STI 割り込み要求が発生します。

表 26.32 SCI割り込み要因

名称	割り込み要因		割り込みフラグ	DTCの起動	優先順位
42 7小	IICINTMビット=0	IICINTMビット= 1	割り込みノブブ	ロルの起動	愛光順位
RXI	ACK検出	受信	_	可能	高
TXI	NACK検出	送信	_	可能 ^(注 1)	†
STI	開始条件、再開始条件、 停止条件生成終了		IICSTIF	不可能	 低

注1. SIMR2.IICINTMビット=1(受信割り込み、送信割り込みを選択)の場合のみDTCの起動が可能です。

26.11.5 拡張シリアルモード制御部の割り込み要求

SCIf の拡張シリアルモード制御部が生成する割り込み要求には、SCIX0割り込み(Break Field Low width 検出)、SCIX1割り込み(Control Field 0 一致、Control Field 1 一致、プライオリティインタラプトビット検出)、SCIX2割り込み(バス衝突検出)および SCIX3割り込み(有効エッジ検出)の計 6 種類があります。各割り込み要因が発生するとステータスフラグが"1"になります。表 26.33 に各割り込み要求の内容を示します。

表 26.33 拡張シリアルモード制御部の割り込み要求

割り込み要求	ステータスフラグ	割り込み要因
SCIX0割り込み (Break Field Low width検出)	BFDF	 タイマに設定した期間より長いBreak Field Low widthを検出したとき タイマに設定した期間、Break Field Low width出力が完了したとき タイマがアンダフローしたとき
SCIX1割り込み (Control Field 0一致)	CF0MF	Control Field 0の受信データがCF0DRに設定したデータと一致したとき
SCIX1割り込み (Control Field 1一致)	CF1MF	Control Field 1の受信データがPCF1DRまたはSCF1DRに設定したデータと一致したとき
SCIX1割り込み (プライオリティ インタラプトビット検出)	PIBDF	プライオリティインタラプトビットに指定したビットのデータがPCF1DRに 設定したデータと一致したとき
SCIX2割り込み (バス衝突検出)	BCDF	TXDX12端子の出力とRXDX12端子の入力をバス衝突検出クロックでサンプリングし、3回連続不一致が発生とき
SCIX3割り込み (有効エッジ検出)	AEDF	ビットレート測定中、有効エッジを検出したとき

26.12 イベントリンク機能

SCI5 は、各割り込み要因をイベントとしてイベントリンクコントローラ (ELC) へ出力し、あらかじめ設定していたモジュールを動作させることができます。

イベントは、対応する割り込みの割り込み要求許可ビットの設定に関係なく出力することができます。また、割り込みステータスフラグが"1"の状態で次の割り込み要因が発生した場合でもイベントは出力可能です。

(1) エラー(受信エラー・エラーシグナル検出)イベント出力

- 受信時にパリティエラーが発生して異常終了したことを示します。
- 受信時にフレーミングエラーが発生して異常終了したことを示します。
- 受信時にオーバランエラーが発生して異常終了したことを示します。
- スマートカードインタフェースモードで送信時にエラーシグナルを検出したことを示します。

(2) 受信データフルイベント出力

- 受信データが受信データレジスタ (RDR レジスタ) にセットされたことを示します。
- 簡易 I²C モードで、SIMR2.IICINTM ビットが "0" のとき、ACK を検出したことを示します。
- 簡易 I²C モードで、SIMR2.IICINTM ビットが "1" のとき、8 ビット目の SSCL5 端子立ち下がりを検出した ことを示します。
- 簡易I²Cモードのマスタ送信かつSIMR2.IICINTMビットが"I"のときは、受信データフルイベントを使用しないようにイベントリンクコントローラ(ELC)を設定してください。

(3) 送信データエンプティイベント出力

- SCR.TE ビットが "0" から "1" に変化したことを示します。
- 送信データレジスタ (TDR レジスタ) から送信シフトレジスタ (TSR レジスタ) に送信データを転送したことを示します。
- スマートカードインタフェースモードで送信が完了したことを示します。
- 簡易 I²C モードで、SIMR2.IICINTM ビットが "0" のとき、NACK を検出したことを示します。
- 簡易 I^2 C モードで、SIMR2.IICINTM ビットが "1" のとき、9 ビット目の SSCL5 端子立ち下がりを検出したことを示します。

(4) 送信終了イベント出力

- 送信が完了したことを示します。
- 簡易 I²C モードで開始条件、再開始条件、停止条件の生成が完了したことを示します。

26.13 使用上の注意事項

26.13.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ B (MSTPCRB) により、SCI の動作を禁止/許可することができます。リセット後の値では、SCI の動作は停止します。モジュールストップ状態を解除することによりレジスタをアクセスできます。詳細は、「11. 消費電力低減機能」を参照してください。

26.13.2 ブレークの検出と処理について

フレーミングエラー検出時に、RXDn 端子の値を直接リードすることでブレークを検出できます。ブレークではRXDn 端子からの入力がすべて Low になりますので、SSR.FER フラグが "1"(フレーミングエラーの発生あり)になり、また SSR.PER フラグも "1"(パリティエラーの発生あり)になる可能性があります。 SEMR.RXDESEL ビットが "0" のとき、SCI は、ブレークを受信した後も受信動作を続けます。したがって、FER フラグを "0"(フレーミングエラーの発生なし)にしても、再び FER フラグが "1" になりますので注意してください。SEMR.RXDESEL ビットが "1" のとき、SCI は、SSR.FER フラグを "1" にし、次のフレームのスタートビット検出待ちの状態で受信動作を停止します。このとき SSR.FER フラグを "0" にすれば、ブレーク中は SSR.FER フラグの "0" を保持します。RXDn 端子が High になりブレークが終了した後、最初のRXDn 端子の立ち下がりでスタートビットの始まりを検出し、受信動作を開始します。

26.13.3 マーク状態とブレークの送出

SCR.TE ビットが "0"(シリアル送信動作を禁止)のとき、I/O ポート機能を設定することにより、TXDn 端子を入出力方向とレベルを選択できる I/O ポートとして使用できます。これを利用して TXDn 端子をマーク状態にしたりデータ送信時にブレークを送出することができます。SCR.TE ビットを "1"(シリアル送信動作を許可)にするまで、通信回線をマーク状態("1"の状態)にするためには、I/O ポート機能により TXDn 端子を High 出力に設定し、端子モードを汎用入出力ポートに設定します。一方、データ送信時にブレークを送出したいときは、I/O ポート機能設定により TXDn 端子を Low 出力に設定し、端子モードを汎用入出力ポートに設定します。SCR.TE ビットを "0"にすると現在の送信状態とは無関係に送信部は初期化されます。

26.13.4 受信エラーフラグと送信動作について (クロック同期式モードおよび簡易 SPI モード)

受信エラーフラグ (SSR.ORER) が "1" になった状態では、TDR レジスタにデータをライトしても送信を開始できません。送信開始時には、受信エラーフラグを "0" にしておいてください。また、SCR.RE ビットを "0" (シリアル受信動作を禁止) にしても受信エラーフラグは "0" になりませんので注意してください。

26.13.5 TDR レジスタへのライトについて

TDR レジスタへのデータのライトを行うことができます。しかし、TDR レジスタに送信データが残っている状態で新しいデータを TDR レジスタにライトすると、TDR レジスタに格納されていたデータは TSR レジスタに転送されていないため失われてしまいます。したがって、TDR レジスタへの送信データのライトは、TXI 割り込み要求によって行ってください。



26.13.6 クロック同期送信時の制約事項 (クロック同期式モードおよび簡易 SPI モード)

同期クロックに外部クロックソースを使用する場合、以下の制約があります。

(1) 送信開始時

CPU または DTC による TDR レジスタの更新後、PCLK で 5 クロック以上経過した後に送信クロックを入力してください(図 26.72 参照)。

(2) 連続送信時

- (a) ビット7の送信クロックの立ち下がり以前に、TDRまたはTDRLレジスタに次の送信データを書き込んでください(図26.72参照)。
- (b) ビット7送信開始以降にTDRを更新する場合は、同期クロックがLowの期間にTDRを更新し、かつビット7の送信クロックのHigh幅を、4 PCLK以上にしてください(図26.72参照)。




図 26.72 クロック同期式モード送信での外部クロック使用の制約事項

26.13.7 DTC 使用上の制約事項

DTC により、RDR レジスタのリードを行うときは起動要因を当該 SCI の受信データフル割り込み (RXI) に設定してください。

26.13.8 通信の開始に関する注意事項

通信開始時点で割り込みコントローラの割り込みステータスフラグ(IRn.IR ビット)が"1"のときは、動作許可(SCR.TE ビットを"1"に設定、または SCR.RE ビットを"1"に設定)前に以下の手順で割り込み要求をクリアしてください。割り込みステータスフラグの詳細については、「14. 割り込みコントローラ (ICUb)」を参照してください。

- 通信が停止していること (SCR.TE ビットまたは SCR.RE ビットが "O" となっていること) を確認
- 対応する割り込みイネーブルビット (SCR.TIE ビットまたは SCR.RIE ビット) を "0" に設定
- 対応する割り込みイネーブルビット (SCR.TIE ビットまたは SCR.RIE ビット) を読み出し、"0" を確認
- 割り込みコントローラの割り込みステータスフラグ (IRn.IR ビット) に "0" を設定

26.13.9 低消費電力状態時の動作について

(1) 送信

モジュールストップ状態への遷移、またはソフトウェアスタンバイモードへの遷移は、TXDn端子を汎用入出力ポート機能に切り替えた後、動作を停止(SCR.TIE ビット=0、TE ビット=0、TEIE ビット=0)してから行ってください。TE ビットを"0"にすることによって、TSR レジスタおよび SSR.TEND フラグは初期化されます。モジュールストップ状態、ソフトウェアスタンバイモード時の出力端子の状態は、ポートの設定に依存し、解除後は低消費電力へ遷移前のレベルを出力します。送信中に遷移すると、送信中のデータは不確定になります。

低消費電力状態を解除した後、送信モードを変えないで送信する場合は、TE ビット = 1 に設定し、SSR レジスタリード \rightarrow TDR レジスタライトで送信開始できます。送信モードを変えて送信する場合は、初期設定から行ってください。

図 26.73 に送信時のソフトウェアスタンバイモード遷移フローチャートの例を示します。図 26.74、図 26.75 にソフトウェアスタンバイモード遷移時のポートの端子状態を示します。

また、DTC 転送による送信からモジュールストップ状態への遷移、または、ソフトウェアスタンバイモード遷移は、動作を停止(TE ビット = 0)してから行ってください。解除後、DTC による送信を再開する場合は、TE ビット = 1、TIE ビット = 1 に設定すると TXI 割り込みフラグが立ち、DTC による送信が始まります。

(2) 受信

モジュールストップ状態への遷移または、ソフトウェアスタンバイモードへの遷移は、受信動作を停止 (SCR.RE ビット = 0) してから行ってください。受信中に遷移すると、受信中のデータは無効になります。 低消費電力状態からの解除の後、受信モードを変えないで受信する場合は、RE ビット = 1 に設定して受信を開始してください。受信モードを変えて受信する場合は、初期設定から行ってください。

図 26.76 に受信時のソフトウェアスタンバイモード遷移フローチャートの例を示します。




図 26.73 送信時のソフトウェアスタンバイモード遷移フローチャートの例




図 26.74 ソフトウェアスタンバイモード遷移時のポートの端子状態(内部クロック、調歩同期送信)




図 26.75 ソフトウェアスタンバイモード遷移時のポートの端子状態(内部クロック、クロック同期送信)




図 26.76 受信時のソフトウェアスタンバイモード遷移フローチャートの例

26.13.10 クロック同期式モードおよび簡易 SPI モードにおける外部クロック入力

クロック同期式モードおよび簡易 SPI モード時、外部クロック SCKn への入力信号は、High 幅および Low 幅を 2 PCLK 以上、周期を 6 PCLK 以上としてください。

26.13.11 簡易 SPI モードの制約事項

(1) マスタモード

- SPMR.SSE ビットが "1" のとき、SPMR.CKPH、CKPOL ビットにより設定した送受信クロックの初期値に合わせてクロック線を抵抗でプルアップ (プルダウン) してください。
 SCR.TE ビットを "0" にしたときにクロック線がハイインピーダンスになるのを防ぐ、また SCR.TE ビットを "0" から "1" にしたときにクロック線に意図しないエッジが発生するのを防ぐためです。シングルマスタモードで SPMR.SSE ビットが "0" のときは、SCR.TE ビットを "0" にしてもクロック線はハイインピーダンスになりませんのでプルアップ (プルダウン) は不要です。
- クロック遅れあり設定 (SPMR.CKPH ビット = 1) の場合、図 26.77 に示すように SCKn 端子の最終クロックエッジ手前のクロックエッジで受信データフル割り込み (RXI) が発生します。このとき、SCR レジスタの TE、RE ビットを SCKn 端子の最終クロックエッジより前に "0" に設定すると SCKn 端子出力がハイインピーダンスとなり、最終送受信クロックのクロックパルス幅が短くなります。また、RXI 割り込み後、SCKn 端子の最終クロックエッジより前に接続先スレーブに対する SSn# 端子入力信号を Highにするとスレーブが誤動作する可能性があります。
- マルチマスタ時、送受信キャラクタの途中でモードフォルトエラーが発生すると、SSn#端子入力が Low の間 SCKn 端子出力がハイインピーダンスとなり、接続先スレーブへの送受信クロック供給が停止します。送受信動作再開時のビットずれを回避するために、接続先スレーブの再設定を行ってください。




図 26.77 簡易 SPI モード (クロック遅れあり) RXI 割り込み発生タイミング

(2) スレーブモード

- マスタからの外部クロックの供給は転送データ長と同じにしてください。
- SSn# 端子入力は、データ転送開始前と完了後に制御してください。
- SSn# 端子入力が送受信キャラクタの途中で Low から High に変化した場合は、SCR レジスタの TE、RE ビットを"0"にし、再設定後、1 バイト目から転送をやり直してください。

26.13.12 拡張シリアルモード制御部の使用上の制約事項1

PCR.SHARPS ビットを"1"にした場合、TXDX12/RXDX12端子は以下のときのみ出力となります。

- SCIf タイマを Break Field Low width 出力モードで TCR.TCST ビットを "1" にしたとき (TCR.TCST ビットを "1" にし、Low が出力されるまで、最大でタイマカウントクロックソースの 1 サイクルの High が出力されます。)
- SCI12.SCR.TE ビットが "1" のとき



26.13.13 拡張シリアルモード制御部の使用上の制約事項2

拡張シリアルモードを有効にした場合も、SCIe の割り込み要求は生成されます。スタートフレーム受信中は SCIf が SCIe の割り込み要求イベントを使用するため、SCIe の割り込み要求は使用しないでください。この対応として下記 2 つがあります。なお、受信エラーを検出したときは、図 26.78 のフローチャートの例に従って SCIe のエラーフラグのクリアおよび SCIf 制御部を初期化してください。

- (1) SCIe の SCR.RIE ビットを "0" にし、割り込み要求出力を禁止してください。この場合受信エラーが発生した場合に ERI 割り込みが発生しないため、スタートフレームの受信終了タイミングで、SCIe の SSR レジスタのエラーフラグを確認してください。スタートフレーム受信完了後インフォメーションフレームの第1バイト受信完了するまでの間に、SCIe の SCR.RIE ビットを "1" に切り替えてください。
- (2) SCIe の SCR.RIE ビットを"1"にし、ICU の RXI 割り込みを禁止し、ICU の ERI 割り込みを許可してください。スタートフレーム受信完了後インフォメーションフレームの第 1 バイト受信完了するまでの間に、ICU の RXI 割り込みに対応する IRn.IR フラグをクリアし、ICU の RXI 割り込みを許可に切り替えてください。




図 26.78 受信エラー処理のフローチャートの例(スタートフレーム受信中)

26.13.14 トランスミットイネーブルビット(TE ビット)に関する注意事項

端子の機能を「TXDn」に設定した状態で、SCR.TE ビットを"0"(シリアル送信動作を禁止)にすると、端子の出力がハイインピーダンスになります。

以下のいずれかの方法により、TXDnラインがハイインピーダンスにならないようにしてください。

- (1) TXDn ラインにプルアップ抵抗を接続する。
- (2) SCR.TE ビットを"0"にする前に、端子の機能を「汎用入出力ポート、出力」に変更する。また、SCR.TE ビットを"1"にしてから、端子の機能を「TXDn」に変更する。



26.13.15 RTS 機能使用時の受信停止に関する注意事項

SCR.RE ビットを "0" にしてから RTS 信号生成回路が停止するまでには、PCLK で 1 サイクル必要です。 RE ビットを "0" にしてから RDR(または RDRL)レジスタを読み出す場合は、これら 2 つの処理が連続して行われないように、RE ビットが "0" になったのを確認してから RDR(または RDRL)レジスタを読み出してください。

27. I²C バスインタフェース (RIIC)

本 MCU は、1 チャネルの I²C バスインタフェース (RIIC) を内蔵しています。

RIIC は、NXP 社が提唱する I^2 C バス (Inter-IC-bus) インタフェース方式に準拠しており、そのサブセット機能を内蔵しています。

本章に記載している PCLK とは PCLKB を指します。

27.1 概要

表 27.1 に RIIC の仕様を、図 27.1 に RIIC のブロック図を、図 27.2 に入出力端子の外部回路接続例 (I^2 C バス構成例) を示します。表 27.2 に RIIC で使用する入出力端子を示します。

表 27.1 RIIC の仕様 (1/2)

項目	内容
通信フォーマット	 I²Cバスフォーマット/SMBusフォーマット マスタ/スレーブ選択可能 設定した転送速度に応じた各種セットアップ時間、ホールド時間、バスフリー時間を自動確保
転送速度	ファストモード対応 (~400 kbps)
SCLクロック	マスタ時、SCLクロックのデューティ比を4%~96%の範囲で設定可能
コンディション発行・ コンディション検出	スタートコンディション/リスタートコンディション/ストップコンディションの自動生成、 スタートコンディション(リスタートコンディション含む)/ストップコンディション検出可能
スレーブアドレス	 異なるスレーブアドレスを3種類まで設定可能 7 ビット/10 ビットアドレスフォーマット対応(混在可能) ジェネラルコールアドレス検出、デバイスIDアドレス検出、SMBusのホストアドレス検出可能
アクノリッジ応答	 ● 送信時、アクノリッジビットの自動ロード ノットアクノリッジ受信時に次送信データ転送の自動中断が可能 ● 受信時、アクノリッジビットの自動送出 8クロック目と9クロック目の間にウェイトありを選択すると、受信データ内容に応じたアクノリッジビット応答のソフトウェア制御が可能
ウェイト機能	● 受信時、SCLクロックのLowホールドによるウェイトが可能 8クロック目と9クロック目の間をウェイト 9クロック目と1クロック目の間をウェイト
SDA出力遅延機能	アクノリッジ送信を含むデータ送信の出力タイミングを遅延させることが可能
アービトレーション	 マルチマスタ対応 他のマスタとのSCLクロック衝突時、SCLクロックの同期動作可能 スタートコンディション発行競合時、SDAライン上の信号の状態が不一致ならアービトレーションロスト検出可能 マスタ時、送信データ不一致でアービトレーションロスト検出可能 バスビジー中のスタートコンディション発行でアービトレーションロスト検出可能(スタートコンディションの二重発行防止) ノットアクノリッジ送信時、SDAライン上の信号の状態が不一致ならアービトレーションロスト検出可能 スレーブ送信時、データ不一致でアービトレーションロスト検出可能
タイムアウト検出機能	内蔵タイムアウト検出機能によりSCLクロックの長時間停止を検出可能
ノイズ除去	SCL、SDA入力にデジタルノイズフィルタを内蔵、ノイズ除去幅をソフトウェアで調整可能
割り込み要因	 4種類 ● 通信エラー /通信イベント発生 アービトレーション検出 NACK検出 タイムアウト検出 スタートコンディション検出(リスタートコンディション含む) ストップコンディション検出 ● 受信データフル(スレーブアドレス一致時含む) ● 送信データエンプティ (スレーブアドレス一致時含む) ● 送信終了
消費電力低減機能	モジュールストップ状態への遷移が可能

表27.1 RIICの仕様 (2/2)

項目	内容
RIICの動作モード	● 4種類 マスタ送信モード、マスタ受信モード、スレーブ送信モード、スレーブ受信モード
イベントリンク機能 (出力)	 4種類(RIIC0) ● 通信エラー/通信イベント発生 アービトレーション検出 NACK検出 タイムアウト検出 スタートコンディション検出(リスタートコンディション含む) ストップコンディション検出) ● 受信データフル(スレーブアドレス一致時含む) ● 送信データエンプティ(スレーブアドレス一致時含む) ● 送信終了




図 27.1 RIIC のブロック図




図 27.2 入出力端子の外部回路接続例 (I²C バス構成例)

RIIC の各信号の入力レベルは、 I^2 C バス選択時 (ICMR3.SMBS ビット = 0) は CMOS レベルであり、SMBus 選択時 (ICMR3.SMBS ビット = 1) は TTL レベルです。


表27.2 RIICの入出力端子

チャネル	端子名	入出力	機能
RIIC0	SCL0	入出力	RIIC0シリアルクロック入出力端子
	SDA0	入出力	RIIC0シリアルデータ入出力端子

27.2 レジスタの説明

27.2.1 I²C バスコントロールレジスタ 1 (ICCR1)

アドレス RIICO.ICCR1 0008 8300h



ビット	シンボル	ビット名	機能	R/W
b0	SDAI	SDA ラインモニタビット	0: SDA0 ラインはLow 1: SDA0 ラインはHigh	R
b1	SCLI	SCLラインモニタビット	0: SCL0ラインはLow 1: SCL0ラインはHigh	R
b2	SDAO	SDA出力制御/モニタビット	 リード時 SDA0端子をLowにしている SDA0端子を解放している ライト時 SDA0端子をLowにする SDA0端子を解放する 	R/W
b3	SCLO	SCL出力制御/モニタビット	 リード時 SCL0端子をLowにしている SCL0端子を解放している ライト時 SCL0端子をLowにする SCL0端子を解放する (外部プルアップ抵抗によりHigh出力) 	R/W
b4	SOWP	SCLO/SDAO ライトプロテクトビット	0 : SCLO、SDAOビットの書き換え許可 1 : SCLO、SDAOビットを保護 (読むと"1"が読めます)	R/W
b5	CLO	SCLクロック追加出カビット	0: SCLクロックを追加で出力しない(通常状態) 1: SCLクロックを追加で出力する (1クロック出力後、自動的に"0"になる)	R/W
b6	IICRST	I ² Cバスインタフェース内部リセットビット	0:RIICリセット、内部リセット解除 1:RIICリセット、内部リセット状態 (ビットカウンタのクリア、SCL0/SDA0出力ラッチを解除)	R/W
b7	ICE	I ² Cバスインタフェース許可ビット	0:禁止(SCL0、SDA0端子非駆動状態) 1:許可(SCL0、SDA0端子駆動状態) (IICRSTビットとの組み合わせで、RIICリセット、内部リセットを選択)	R/W

SDAO ビット (SDA 出力制御 / モニタビット)、SCLO ビット (SCL 出力制御 / モニタビット)

RIIC が出力する SDA0 信号、SCL0 信号を直接操作するためのビットです。

これらのビットに値を書く場合は、同時に SOWP ビットにも "0" を書いてください。

これらのビットを操作した結果は入力バッファを介してRIICに入力されます。スレーブモードに設定していると、ビットの操作内容によってはスタートコンディションを検出してバスを解放することがあります。

スタートコンディション、ストップコンディション、リスタートコンディション期間中、および送受信中にこれらのビットを書き換えないでください。これらの期間に書き換えた場合の動作は保証できません。これらのビットを読んだ場合は、そのとき RIIC が出力している信号の状態が読めます。

CLO ビット (SCL クロック追加出力ビット)

SCL クロックを 1 クロック単位で追加出力をする機能で、デバッグ時または異常処理時に使用します。

通常は"0"にしてください。正常な通信動作中に使用すると通信エラーの原因になります。本機能の詳細については、「27.11.2 SCL クロック追加出力機能」を参照してください。

IICRST ビット (I²C バスインタフェース内部リセットビット)

RIIC の内部状態をリセットします。

IICRST ビットを"1"にすると、RIIC リセットまたは内部リセットを行うことができます。

RIIC リセット、内部リセットは ICE ビットとの組み合わせによって決定します。表 27.3 に RIIC のリセットの種類を示します。

RIIC リセットでは全レジスタおよび内部状態を、内部リセットではビットカウンタ (ICMR1.BC[2:0] ビット)、 I^2 C バスシフトレジスタ (ICDRS)、 I^2 C バスステータスレジスタ (ICSR1, ICSR2) および内部状態をリセットします。各レジスタのリセット状況については、「27.14 リセットと各コンディション発行時のレジスタおよび機能の状態」を参照してください。

動作中 (ICE ビット = 1 の状態)、通信不具合などによりバス状態や RIIC がハングアップしたときに IICRST ビットを "1" にすると、ポートの設定、RIIC の各コントロールレジスタや設定レジスタを初期化せ ずに RIIC の内部状態をリセットすることができます。

また RIIC が Low を出力したままハングアップした場合、内部状態をリセットすることで SCL0 端子 / SDA0 端子をハイインピーダンスにしてバスを解放することができます。

注. スレーブモード時でマスタデバイスと通信中にバスハングアップなどにより IICRST ビットで内部リセットを行うと、マスタデバイスの状態と異なる状態 (主に双方のビットカウンタ情報に差異が生じる)になる可能性があるため、スレーブモード時には基本的に内部リセットは行わず、復帰処理はマスタデバイスから行うようにしてください。もし、RIIC がスレーブモード時に SCLO ラインを Low 出力状態のままハングアップして内部リセットが必要な場合には、内部リセット後にマスタデバイスからリスタートコンディション発行、またはストップコンディション発行後スタートコンディション発行から通信をやり直すようにしてください。スレーブデバイスのみ単独でリセットを行い、マスタデバイスからスタートコンディションまたはリスタートコンディション発行がないまま通信が再開された場合、双方の動作状態に差異が生じたまま動作することになるため同期ずれの原因になります。

表27.3 RIICのリセットの種類

IICRST	ICE	状態	内容
1	0	RIICリセット	RIIC全レジスタおよび内部状態をリセット
	1	内部リセット	ICMR1.BC[2:0]ビット、ICSR1、ICSR2、ICDRS レジスタおよび内部状態をリセット

ICE ビット(I²C バスインタフェース許可ビット)

SCL0、SDA0 端子の駆動状態、非駆動状態を選択します。また、ICE ビットは IICRST ビットとの組み合わせにより、2 種類のリセットを行うことができます。リセットの種類については「表 27.3 RIIC のリセットの種類」を参照してください。

RIIC を使用するときは、ICE ビットを"1"に設定してください。ICE ビットが"1"のとき、SCL0、SDA0端子駆動状態になります。

RIIC を使用しないときは、ICE ビットを "0" に設定してください。ICE ビットが "0" のとき、SCL0、SDA0 端子非駆動状態になります。また、マルチファンクションピンコントローラ (MPC) の設定で SCL0、SDA0 端子を RIIC に割り当てないでください。RIIC に割り当てられている場合、スレーブアドレス比較動作を行いますので注意してください。

27.2.2 I²C バスコントロールレジスタ 2 (ICCR2)

アドレス RIICO.ICCR2 0008 8301h



ビット	シンボル	ビット名	機能	R/W
b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b1	ST	スタートコンディション 発行要求ビット	0: スタートコンディションの発行を要求しない 1: スタートコンディションの発行を要求する	R/W
b2	RS	リスタートコンディション 発行要求ビット	0: リスタートコンディションの発行を要求しない 1: リスタートコンディションの発行を要求する	R/W
b3	SP	ストップコンディション 発行要求ビット	0:ストップコンディションの発行を要求しない 1:ストップコンディションの発行を要求する	R/W
b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b5	TRS	送信/受信モードビット	0: 受信モード 1: 送信モード	R/W (注1)
b6	MST	マスタ/スレーブモード ビット	0: スレーブモード 1: マスタモード	R/W (注1)
b7	BBSY	バスビジー検出フラグ	0:I ² Cバスが解放状態(バスフリー状態) 1:I ² Cバスが占有状態(バスビジー状態)	R

注1. ICMR1.MTWPビットが"1"のとき、MST、TRSビットへの書き込みができます。

ST ビット (スタートコンディション 発行要求ビット)

マスタモードへの移行およびスタートコンディションの発行を要求します。

ST ビットが "1" になるとスタートコンディションの発行を要求し、BBSY フラグが "0" (バスフリー) のときスタートコンディションの発行を行います。

スタートコンディション発行の詳細については、「27.10 **スタートコンディション、リスタートコンディション、ストップコンディション発行機能**」を参照してください。

["1"になる条件]

"1"を書いたとき

["0"になる条件]

- "0"を書いたとき
- スタートコンディションの発行が完了したとき(スタートコンディションを検出したとき)
- ICSR2.AL フラグが "1" になったとき (アービトレーションロスト)
- ICCR1.IICRST ビットに "1" を書き、RIIC リセットまたは内部リセットしたとき
- 注. ST ビットは、BBSY フラグが "0" (バスフリー) のとき、"1" (スタートコンディション発行要求) にしてください。

BBSY フラグが "1" (バスビジー) のとき、ST ビットを "1" (スタートコンディション発行要求) にすると、スタートコンディション発行エラーとしてアービトレーションロストが発生しますので注意してください。

RS ビット(リスタートコンディション発行要求ビット)

マスタモードでリスタートコンディションの発行を要求します。

RS ビットが "1" になるとリスタートコンディションの発行を要求し、BBSY フラグが "1" (バスビジー) でかつ MST ビットが "1" (マスタモード) のとき、リスタートコンディションの発行を行います。

リスタートコンディション発行の詳細動作については、「27.10 スタートコンディション、リスタートコンディション、ストップコンディション発行機能」を参照してください。

「"1"になる条件〕

- ICCR2.BBSY フラグが "1" の状態で、"1" を書いたとき
- 「"0"になる条件]
 - "0" を書いたとき
- リスタートコンディションの発行が完了したとき(スタートコンディションを検出したとき)
- ICSR2.AL フラグが "1" になったとき (アービトレーションロスト)
- ICCR1.IICRST ビットに "1" を書き、RIIC リセットまたは内部リセットしたとき
- 注. ストップコンディション発行中に RS ビットを "1" にしないでください。
- 注. スレーブモードでは RS ビットに "1" (リスタートコンディション発行要求)を書いた場合、リスタートコンディションは発行されずに RS ビットは "1" のままになります。この状態からマスタモードに移行させた場合、リスタートコンディションが発行される可能性がありますので注意してください。

SP ビット(ストップコンディション 発行要求ビット)

マスタモードでストップコンディションの発行を要求します。

SP ビットが "1" になるとストップコンディションの発行を要求し、BBSY フラグが "1" (バスビジー) でかつ MST ビットが "1" (マスタモード) のとき、ストップコンディションの発行を行います。

ストップコンディション発行の詳細動作については、「27.10 スタートコンディション、リスタートコンディション、ストップコンディション発行機能」を参照してください。

["1"になる条件]

- ICCR2.BBSY フラグが "1" でかつ ICCR2.MST ビットが "1" の状態で、"1" を書いたとき ["0" になる条件]
- "0"を書いたとき
- ストップコンディションの発行が完了したとき(ストップコンディションを検出したとき)
- ICSR2.AL フラグが "1" になったとき (アービトレーションロスト)
- スタートコンディションおよびリスタートコンディションを検出したとき
- ICCR1.IICRST ビットに "1" を書き、RIIC リセットまたは内部リセットしたとき
- 注. BBSY フラグが "0" (バスフリー) のとき書き込みはできません。
- 注. リスタートコンディション発行中に SP ビットを "1" にしないでください。

TRS ビット(送信/受信モードビット)

送信/受信モードを示すビットです。

TRS ビットが "0" のとき受信モード、TRS ビットが "1" のとき送信モードを表し、MST ビットとの組み合わせで RIIC の動作モードを表します。

TRS ビットは、スタートコンディションの発行 / 検出および R/W# ビットの値で "1" または "0" になり、 RIIC の動作モードは自動的に送信モードまたは受信モードに移行します。 ICMR1.MTWP ビットが "1" のと き書き込みはできますが、通常では書き込みの必要はありません。

["1"になる条件]

- スタートコンディション発行要求により正常にスタートコンディションが発行されたとき (ST ビットが "1" の状態で、スタートコンディションを検出したとき)
- リスタートコンディション発行要求により正常にリスタートコンディションが発行されたとき (RS ビットが"1"の状態で、リスタートコンディションを検出したとき)



- マスタモード時、スレーブアドレスに付加した R/W# ビットが "0" のとき
- スレーブモード時、受信したスレーブアドレスが ICSER レジスタで有効にしたアドレスと一致し、かつ R/W# ビットに "1" を受信したとき
- ICMR1.MTWP ビットが "1" の状態で "1" を書いたとき

["0"になる条件]

- ストップコンディションを検出したとき
- ICSR2.AL フラグが "1" になったとき (アービトレーションロスト)
- マスタモード時、スレーブアドレスに付加した R/W# ビットが "1" のとき
- スレーブモード時、受信したスレーブアドレスが ICSER レジスタで有効にしたアドレスと一致し、かつ R/W# ビットに "0" を受信したとき (ジェネラルコールアドレス含む)
- スレーブモード時、リスタートコンディションを検出したとき (ICCR2.BBSY フラグ = 1、ICCR2.MST ビット = 0 の状態でスタートコンディションを検出したとき)
- ICMR1.MTWP ビットが "1" の状態で "0" を書いたとき
- ICCR1.IICRST ビットに "1" を書き、RIIC リセットまたは内部リセットしたとき

MST ビット(マスタ/スレーブモードビット)

マスタモード/スレーブモードを示すビットです。

MST ビットが "0" のときスレーブモード、MST ビットが "1" のときマスタモードを表し、TRS ビットとの組み合わせで RIIC の動作モードを表します。

MST ビットは、スタートコンディションの発行、ストップコンディションの発行 / 検出などで "1" または "0" になり、RIIC の動作モードは自動的にマスタモードまたはスレーブモードに移行します。ICMR1.MTWP ビットが "1" のとき書き込みはできますが、通常では書き込みの必要はありません。

["1"になる条件]

- スタートコンディション発行要求によるスタートコンディションが正常に発行されたとき (ST ビットが "1" の状態で、スタートコンディションを検出したとき)
- ICMR1.MTWP ビットが "1" の状態で "1" を書いたとき

["0"になる条件]

- ストップコンディションを検出したとき
- ICSR2.AL フラグが "1" になったとき (アービトレーションロスト)
- ICMR1.MTWP ビットが "1" の状態で "0" を書いたとき
- ICCR1.IICRST ビットに "1" を書き、RIIC リセットまたは内部リセットしたとき

BBSY フラグ(バスビジー検出フラグ)

I²C バスの占有 (バスビジー)/解放状態 (バスフリー)を示します。

SCL0 ラインが High の状態で SDA0 ラインが High から Low に変化すると、スタートコンディションが発行されたと認識して "1" になります。

SCL0 ラインが High の状態で SDA0 ラインが Low から High に変化すると、ストップコンディションが発行されたと認識し、バスフリーの時間 (ICBRL レジスタに設定した時間) スタートコンディション検出がないとき "0" になります。

["1"になる条件]

スタートコンディションを検出したとき

["0"になる条件]


• ストップコンディションを検出後、バスフリーの時間 (ICBRL レジスタに設定した時間) スタートコン

ディション検出がないとき

• ICCR1.ICE ビットが "0" の状態で ICCR1.IICRST ビットに "1" を書いたとき (RIIC リセット)

27.2.3 I²C バスモードレジスタ 1 (ICMR1)

アドレス RIICO.ICMR1 0008 8302h



ビット	シンボル	ビット名	機能	R/W
b2-b0	BC[2:0]	ビットカウンタ	b2 b0 000:9ビット 001:2ビット 010:3ビット 011:4ビット 100:5ビット 101:6ビット 110:7ビット 111:8ビット	R/W (注1)
b3	BCWP	BCライトプロテクトビット	0:BC[2:0]の値を設定許可(読むと"1"が読めます)	R/W (注1)
b6-b4	CKS[2:0]	内部基準クロック選択ビット	RIICの内部基準クロック(IIC _Φ)ソースを選択します b6 b4 0 0 0: PCLK/1クロック 0 0 1: PCLK/2クロック 0 1 0: PCLK/4クロック 0 1 1: PCLK/8クロック 1 0 0: PCLK/16クロック 1 0 1: PCLK/32クロック 1 1 1: PCLK/32クロック 1 1 1: PCLK/64クロック 1 1 1: PCLK/128クロック	R/W
b7	MTWP	MST/TRSライトプロテクトビット	0: ICCR2.MST, TRS ビットへの書き込み禁止 1: ICCR2.MST, TRS ビットへの書き込み許可	R/W

注1. BC[2:0] ビットを書き換える場合は、BCWPビットを"0"にするのと同時に書き換えてください。

BC[2:0] ビット(ビットカウンタ)

SCL0 ラインの立ち上がりでダウンカウントを行うカウンタで、読み出すと残りの転送ビット数を知ることができます。読み出しおよび書き込みはできますが、通常ではアクセスする必要はありません。

なお、書く場合には転送するデータのビット数 +1 を指定し(データにアクノリッジ1ビットが付加されて転送される)、転送バイト間でかつ SCL0 ラインが Low の状態で行ってください。

BC[2:0] ビットはアクノリッジを含むデータ転送終了時、またはスタートコンディション検出(リスタートコンディション含む)で自動的に "000b" に戻ります。

27.2.4 I²C バスモードレジスタ 2 (ICMR2)

アドレス RIIC0.ICMR2 0008 8303h



ビット	シンボル	ビット名	機能	R/W
b0	TMOS	タイムアウト検出時間選択ビット	0:ロングモードを選択 1:ショートモードを選択	R/W
b1	TMOL	タイムアウトLカウント制御ビット	0:SCL0ラインがLow期間中のカウントアップを禁止 1:SCL0ラインがLow期間中のカウントアップを許可	R/W
b2	ТМОН	タイムアウトHカウント制御ビット	0:SCL0ラインがHigh期間のカウントアップを禁止 1:SCL0ラインがHigh期間のカウントアップを許可	R/W
b3	TMWE	タイムアウト内部カウンタ書き込み 許可ビット	0:タイムアウト機能の内部カウンタへの書き込み禁止 1:タイムアウト機能の内部カウンタへの書き込み許可	R/W
b6-b4	SDDL[2:0]	SDA出力遅延カウンタ	 ICMR2.DLCSビット=0(IICφ)のとき b6 b4 000:出力遅延なし 001:IICφの1サイクル 010:IICφの2サイクル 011:IICφの3サイクル 100:IICφの3サイクル 101:IICφの5サイクル 101:IICφの6サイクル 11:IICφの7サイクル 11:IICφの7サイクル 11:IICφの7サイクル 11:IICφの7サイクル 11:IICφの7サイクル 00:IICφの1~2サイクル 00:IICφの3~4サイクル 00:IICφの3~4サイクル 01:IICφの5~6サイクル 10:IICφの7~8サイクル 10:IICφの9~10サイクル 10:IICφの9~10サイクル 10:IICφの911~12サイクル 11:IICφの11~12サイクル 11:IICφの11~12サイクル 11:IICφの11~12サイクル 11:IICφの11~12サイクル 	R/W
b7	DLCS	SDA出力遅延クロックソース 選択ビット	0: SDA出力遅延カウンタのクロックソースに 内部基準クロック (IICφ) を選択1: SDA出力遅延カウンタのクロックソースに 内部基準クロックの2分周 (IICφ/2) を選択 (注1)	R/W

注1. SCL端子がLowのときのみDLCS ビット= 1 ($IIC\phi/2$)の設定が有効になります。SCL端子がHighのときDLCS ビット= 1の設定は無効となり内部基準クロック ($IIC\phi$)となります。

TMOS ビット(タイムアウト検出時間選択ビット)

タイムアウト検出機能有効時 (ICFER.TMOE ビット = 1) にタイムアウト検出時間を選択するビットで、"0"にするとロングモード、"1"にするとショートモードになります。ロングモードではタイムアウト検出用内部カウンタが 16 ビットカウンタとして、またショートモードでは 14 ビットカウンタとして動作し、SCL0 ラインが TMOH、TMOL ビットで選択された状態になったとき、内部基準クロック (IICφ) をカウントソースとしてアップカウントを行います。

タイムアウト検出機能の詳細については、「27.11.1 タイムアウト検出機能」を参照してください。

TMOL ビット (タイムアウトLカウント制御ビット)

タイムアウト検出機能有効時 (ICFER.TMOE ビット = 1) に SCL0 ラインが Low 期間中にタイムアウト検出機能の内部カウンタのカウントアップを許可するか禁止するかを選択するビットです。

TMOH ビット(タイムアウトHカウント制御ビット)

タイムアウト検出機能有効時 (ICFER.TMOE ビット = 1) に SCL0 ラインが High 期間中にタイムアウト検出機能の内部カウンタのカウントアップを許可するか禁止するかを選択するビットです。

TMWE ビット (タイムアウト内部カウンタ書き込み許可ビット)

スレーブアドレスレジスタ (SARLO/SARUO) のアドレスにタイムアウト内部カウンタ (TMOCNTL/TMOCNTU) を割り当てるかどうかを選択するビットです。

本ビットを1にすると、SARLO/SARU0のアドレスにタイムアウト内部カウンタ (TMOCNTL/TMOCNTU) のアドレスが割り当てられます。

SDDL[2:0] ビット (SDA 出力遅延カウンタ)

SDDL[2:0] ビットの設定値により、SDA 出力を遅延させることができます。SDA 出力遅延カウンタは、DLCS ビットで選択したクロックソースによりカウントします。また、この機能の設定はアクノリッジビット送出を含むすべての SDA 出力に適用されます。


本機能の詳細については、「27.5 SDA 出力遅延機能」を参照してください。

注 1. データ有効時間 / アクノリッジ有効時間

3,450 ns (~ 100 kbps : スタンダードモード (Sm)) 900 ns (~ 400 kbps : ファストモード (Fm))

27.2.5 I²C バスモードレジスタ 3 (ICMR3)

アドレス RIICO.ICMR3 0008 8304h



ビット	シンボル	ビット名	機能	R/W
b1-b0	NF[1:0]	ノイズフィルタ段数選択 ビット	b1 b0 0 0:1 IICφ以下のノイズを除去(フィルタは1段) 0 1:2 IICφ以下のノイズを除去(フィルタは2段) 1 0:3 IICφ以下のノイズを除去(フィルタは3段) 1 1:4 IICφ以下のノイズを除去(フィルタは4段)	R/W
b2	ACKBR	受信アクノリッジビット	0:アクノリッジビットに"0"を受信(ACK受信) 1:アクノリッジビットに"1"を受信(NACK受信)	R
b3	ACKBT	送信アクノリッジビット	0:アクノリッジビットに"0"を送出(ACK送信) 1:アクノリッジビットに"1"を送出(NACK送信)	R/W (注1)
b4	ACKWP	ACKBTライトプロテク トビット	0: ACKBTビットへの書き込み禁止 1: ACKBTビットへの書き込み許可	R/W (注1)
b5	RDRFS	RDRF フラグセット タイミング選択ビット	0: SCLクロックの9クロック目の立ち上がり時に"1"になる (8クロック目の立ち下がりでSCL0ラインをLowにホールドしない) 1: SCLクロックの8クロック目の立ち上がり時に"1"になる (8クロック目の立ち下がりでSCL0ラインをLowにホールドする) LowホールドはACKBTビットへの書き込みで解除	R/W (注2)
b6	WAIT	WAITビット	0:WAITなし (9クロック目と1クロック目の間をLowにホールドしない) 1:WAITあり (9クロック目と1クロック目の間をLowにホールドする) LowホールドはICDRR レジスタの読み出しで解除	R/W (注2)
b7	SMBS	SMBus/I ² Cバス選択 ビット	0:I ² Cバス選択 1:SMBus選択	R/W

注1. ACKBTビットに書く場合には、ACKWPビットが"1"の状態で行ってください。ACKBTビットへの書き込みと同時に"1"にしても、ACKBTビットに書き込みはできません。

NF[1:0] ビット(ノイズフィルタ段数選択ビット)

デジタルノイズフィルタの段数を選択します。

デジタルノイズフィルタ機能の詳細については、**「27.6 デジタルノイズフィルタ回路」**を参照してください。

注. ノイズフィルタで除去するノイズ幅の設定は、SCL0 ラインの High/Low 幅よりも狭くしてください。ノイズフィルタ幅を、[SCL クロックの High 幅または Low 幅のいずれか短い方] – $\{1.5 \times t_{IICcyc}$ (内部基準クロック (IIC ϕ) の周期) + 120 ns (アナログノイズフィルタノイズ除去幅、参考値)} と同じか、それ以上に設定した場合は、RIIC のノイズフィルタ機能により SCL クロックをノイズとみなし、正常に動作することができなくなる可能性がありますので注意してください。

ACKBR ビット(受信アクノリッジビット)

送信モード時に受信デバイスから受け取ったアクノリッジビットの内容を格納します。 ["1"になる条件]

- ICCR2.TRS ビットが "1" の状態でアクノリッジビットに "1" を受信したとき ["0" になる条件]
- ICCR2.TRS ビットが "1" の状態でアクノリッジビットに "0" を受信したとき

注2. WAITビットおよびRDRFSビットは、受信モードのみ有効、送信モード時は無効です。

• ICCR1.ICE ビットが "0" の状態で ICCR1.IICRST ビットに "1" を書いたとき (RIIC リセット)

ACKBT ビット(送信アクノリッジビット)

受信モード時にアクノリッジのタイミングで送出するビットを設定します。 ["1"になる条件]

• ACKWP ビットが "1" の状態で "1" を書いたとき

「"0"になる条件〕

- ACKWP ビットが "1" の状態で "0" を書いたとき
- ストップコンディションの発行を検出したとき(ICCR2.SPビットが"1"の状態でストップコンディション を検出したとき)
- ICCR1.ICE ビットが "0" の状態で ICCR1.IICRST ビットに "1" を書いたとき (RIIC リセット)

ACKWP ビット (ACKBT ライトプロテクトビット)

ACKBT ビットへの書き込みを制御します。

RDRFS ビット (RDRF フラグセット タイミング選択ビット)

受信モードにおいて RDRF フラグのセットタイミングおよび SCL クロックの 8 クロック目の立ち下がりで SCL0 ラインの Low ホールドを行うかどうかを選択します。

RDRFS ビットが "0" のとき、8 クロック目の立ち下がりで SCL0 ラインの Low ホールドは行わず、9 クロック目の立ち上がりで RDRF フラグを "1" にします。

RDRFS ビットが "1" のとき、RDRF フラグは 8 クロック目の立ち上がりで "1" にし、8 クロック目の立ち下がりで SCL0 ラインを Low にホールドします。この SCL0 ラインの Low ホールドは ACKBT ビットへの書き込みにより解除されます。

この設定のとき、データ受信後アクノリッジビット送出前に SCL0 ラインを自動的に Low にホールドするため、受信データの内容に応じて ACK (ACKBT ビットが "0") または NACK (ACKBT ビットが "1") を送出する処理が可能です。

WAIT ビット(WAIT ビット)

WAIT ビットは、受信モードにおいて1バイト受信ごとに I^2 Cバス受信データレジスタ(ICDRR)の読み出しが 完了するまで、SCL クロックの 9 クロック目と 1 クロック目の間を Low にホールドするかどうかを制御します。

WAIT ビットが "0" のとき、SCL クロックの 9 クロック目と 1 クロック目の間の Low ホールドは行わず、受信動作をそのまま継続します。 RDRFS ビットと WAIT ビットがともに "0" のとき、ダブルバッファによる連続受信動作が可能です。

WAIT ビットが"I"のとき、1 バイト受信ごとに9クロック目の立ち下がり以降、ICDRR レジスタの値が読み出されるまでの間 SCL0 ラインを Low にホールドします。これにより1 バイトごとの受信動作が可能です。

注. WAIT ビットを "0" にする場合は、ICDRR レジスタを先に読んでから "0" にしてください。


SMBS ビット (SMBus/I²C バス選択 ビット)

SMBS ビットを"1"にすると、SMBus が選択され ICSER.HOAE ビットが有効になります。



27.2.6 I²C バスファンクション許可レジスタ (ICFER)

アドレス RIICO.ICFER 0008 8305h



ビット	シンボル	ビット名	機能	R/W
b0	TMOE	タイムアウト検出機能有効 ビット	0:タイムアウト検出機能無効 1:タイムアウト検出機能有効	R/W
b1	MALE	マスタアービトレーションロ スト検出許可ビット	0:マスタアービトレーションロスト検出禁止 (アービトレーションロスト検出機能を無効にし、アービトレーションロスト発生によるICCR2.MST, TRS ビットの自動クリアを行わない) 1:マスタアービトレーションロスト検出許可 (アービトレーションロスト検出機能を有効にし、アービトレーションロスト発生によるICCR2.MST, TRS ビットの自動クリアを行う)	R/W
b2	NALE	NACK送信アービトレーション ロスト検出許可ビット	0:NACK送信アービトレーションロスト検出禁止 1:NACK送信アービトレーションロスト検出許可	R/W
b3	SALE	スレーブアービトレーション ロスト検出許可ビット	0:スレーブアービトレーションロスト検出禁止 1:スレーブアービトレーションロスト検出許可	R/W
b4	NACKE	NACK受信転送中断許可ビット	0:NACK受信時、転送を中断しない(転送中断禁止) 1:NACK受信時、転送を中断する(転送中断許可)	R/W
b5	NFE	デジタルノイズフィルタ回路 有効ビット	0: デジタルノイズフィルタ回路を使用しない 1: デジタルノイズフィルタ回路を使用する	R/W
b6	SCLE	SCL同期回路有効ビット	0:SCL同期回路無効 1:SCL同期回路有効	R/W
b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

TMOE ビット(タイムアウト検出機能有効ビット)

タイムアウト検出機能の有効/無効を選択します。

タイムアウト検出機能の詳細については、「27.11.1 タイムアウト検出機能」を参照してください。

MALE ビット(マスタアービトレーションロスト検出許可ビット)

マスタモード時にアービトレーションロスト検出機能の有効/無効を決定します。通常は"1"にしてください。

NALE ビット (NACK 送信アービトレーションロスト検出許可ビット)

受信モード時、NACK 送出中に ACK が検出された場合(同じアドレスのスレーブがバス上に存在した場合や、2つ以上のマスタが同時に同一のスレーブデバイスを選択しそれぞれ受信バイト数が異なる場合など)にアービトレーションロストを発生させるかどうかを選択します。

SALE ビット (スレーブアービトレーションロスト検出許可ビット)

スレーブ送信モード時、送出中の値と異なる値がバス上で検出された場合(同じアドレスのスレーブがバス上に存在した場合や、ノイズの影響などにより送信データと不一致が生じた場合など)にアービトレーションロストを発生させるかどうかを選択します。

NACKE ビット (NACK 受信転送中断許可ビット)

送信モード時、スレーブデバイスから NACK を受信した場合に転送動作を継続するか中断するかを選択します。通常は"1"にしてください。

NACKE ビットが"1"のとき、NACK を受信した場合、次の転送動作を中断します。

NACKE ビットが"0"のとき、受信アクノリッジの内容に関わらず次の転送動作を継続します。

NACK 受信転送中断機能の詳細については、「27.8.2 NACK 受信転送中断機能」を参照してください。

SCLE ビット (SCL 同期回路有効ビット)


SCL 入力クロックに対して、SCL クロックの同期化を行うかどうかを選択します。通常は"1"にしてください。

SCLE ビットを "0" (SCL 同期回路無効)にすると、クロック同期を行いません。この設定の場合、RIIC は SCLO ラインの状態に関わらず ICBRH および ICBRL レジスタで設定された転送速度の SCL クロックを出力します。そのため、I²C バスラインのバス負荷が仕様に定められた値よりも大幅に大きい場合や、マルチマスタにおいて SCL クロック出力が重なった場合など、仕様外の短いクロックになる可能性がありますので注意してください。また SCL 同期回路無効の場合、スタートコンディション・リスタートコンディション・ストップコンディションの発行および SCL クロック追加出力の連続出力にも影響します。

SCLE ビットは、設定した転送速度が出力されているかどうかを確認する場合などを除き"0"にしないでください。

27.2.7 I²C バスステータス許可レジスタ (ICSER)

アドレス RIICO.ICSER 0008 8306h



ビット	シンボル	ビット名	機能	R/W
b0	SAR0E	スレーブアドレスレジスタ0許可ビット	0: SARL0、SARU0の設定値は無効 1: SARL0、SARU0の設定値は有効	R/W
b1	SAR1E	スレーブアドレスレジスタ1許可ビット	0 : SARL1、SARU1の設定値は無効 1 : SARL1、SARU1の設定値は有効	R/W
b2	SAR2E	スレーブアドレスレジスタ2許可ビット	0 : SARL2、SARU2の設定値は無効 1 : SARL2、SARU2の設定値は有効	R/W
b3	GCAE	ジェネラルコールアドレス許可ビット	0:ジェネラルコールアドレス検出は無効 1:ジェネラルコールアドレス検出は有効	R/W
b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b5	DIDE	デバイスIDアドレス検出許可ビット	0 : デバイスIDアドレス検出は無効 1 : デバイスIDアドレス検出は有効	R/W
b6	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b7	HOAE	ホストアドレス許可ビット	0:ホストアドレス検出は無効 1:ホストアドレス検出は有効	R/W

SARyE ビット (スレーブアドレスレジスタ y 許可ビット) (y = 0 ~ 2)

SARLy、SARUy レジスタで設定したスレーブアドレスを有効にするかどうかを選択します。

SARyE ビットを"1"にすると、SARLy、SARUy レジスタの設定値が有効になり、受信したスレーブアドレスと比較が行われます。

SARyE ビットを"0"にすると、SARLy、SARUy レジスタの設定値が無効になり、受信したスレーブアドレスと一致しても無視されます。

GCAE ビット(ジェネラルコールアドレス許可ビット)

ジェネラルコールアドレス (0000 000b + 0 (write): All "0") を受信した場合、無視するかどうかを選択します。

GCAE ビットが "1" の場合、受信したスレーブアドレスがジェネラルコールアドレスと一致すると、RIIC は SARLy、SARUy レジスタ ($y=0\sim2$) で設定したスレーブアドレスとは無関係にジェネラルコールアドレスと認識し、受信動作を行います。

GCAE ビットが "0" の場合、受信したスレーブアドレスがジェネラルコールアドレスと一致しても無視されます。

DIDE ビット(デバイス ID アドレス検出許可ビット)

スタートコンディションまたはリスタートコンディション検出後の第一バイトにデバイス ID アドレス (1111 100b) を受信した場合、デバイス ID アドレスと認識して動作させるかどうかを選択します。

DIDE ビットが "1" の場合、受信した第一バイトがデバイス ID アドレスと一致した場合、RIIC はデバイス ID アドレスを受信したと認識し、続く R/W# ビットが "0" (write) のとき第二バイト目以降をスレーブアドレスとみなして受信動作を継続します。

DIDE ビットが "0" の場合、受信した第一バイトがデバイス ID アドレスと一致しても無視され、第一バイトを通常のスレーブアドレスとみなして動作します。

デバイス ID アドレス検出の詳細については、「27.7.3 デバイス ID アドレス検出機能」を参照してください。

HOAE ビット(ホストアドレス許可ビット)


ICMR3.SMBS ビットが "1" の場合、ホストアドレス (0001 000b) を受信したとき、無視するかどうかを選択します。

ICMR3.SMBS ビットが "1" でかつ HOAE ビットが "1" の場合、受信したスレーブアドレスがホストアドレスと一致すると、RIIC は SARLy、SARUy レジスタ ($y=0\sim2$) で設定したスレーブアドレスとは無関係にホストアドレスと認識し、受信動作を行います。

ICMR3.SMBS ビットが"0"またはHOAE ビットが"0"の場合、受信したスレーブアドレスがホストアドレスと一致しても無視されます。

27.2.8 I²C バス割り込み許可レジスタ (ICIER)

アドレス RIICO.ICIER 0008 8307h



ビット	シンボル	ビット名	機能	R/W
b0	TMOIE	タイムアウト割り込み要求許可ビット	0:タイムアウト割り込み(TMOI)要求の禁止 1:タイムアウト割り込み(TMOI)要求の許可	R/W
b1	ALIE	アービトレーションロスト割り込み 要求許可ビット	0:アービトレーションロスト割り込み(ALI)要求の禁止 1:アービトレーションロスト割り込み(ALI)要求の許可	R/W
b2	STIE	スタートコンディション検出割り込み 要求許可ビット	0:スタートコンディション検出割り込み(STI)要求の禁止 1:スタートコンディション検出割り込み(STI)要求の許可	R/W
b3	SPIE	ストップコンディション検出割り込み 要求許可ビット	0:ストップコンディション検出割り込み(SPI)要求の禁止 1:ストップコンディション検出割り込み(SPI)要求の許可	R/W
b4	NAKIE	NACK受信割り込み要求許可ビット	0: NACK受信割り込み(NAKI)要求の禁止 1: NACK受信割り込み(NAKI)要求の許可	R/W
b5	RIE	受信データフル割り込み要求許可ビット	0: 受信データフル割り込み(RXI)要求の禁止 1: 受信データフル割り込み(RXI)要求の許可	R/W
b6	TEIE	送信終了割り込み要求許可ビット	0:送信終了割り込み(TEI)要求の禁止 1:送信終了割り込み(TEI)要求の許可	R/W
b7	TIE	送信データエンプティ割り込み要求許可 ビット	0:送信データエンプティ割り込み(TXI)要求の禁止 1:送信データエンプティ割り込み(TXI)要求の許可	R/W

TMOIE ビット(タイムアウト割り込み要求許可ビット)

ICSR2.TMOF フラグが "1" になったとき、タイムアウト割り込み (TMOI) 要求の許可 / 禁止を選択します。 TMOI 割り込みは、TMOF フラグを "0" にするか、または TMOIE ビットを "0" にすることで解除できます。

ALIE ビット(アービトレーションロスト割り込み 要求許可ビット)

ICSR2.AL フラグが "1" になったとき、アービトレーションロスト割り込み (ALI) 要求の許可 / 禁止を選択します。ALI 割り込みは、AL フラグを "0" にするか、または ALIE ビットを "0" にすることで解除できます。

STIE ビット(スタートコンディション検出割り込み 要求許可ビット)

ICSR2.START フラグが "1" になったとき、スタートコンディション検出割り込み (STI) 要求の許可 / 禁止を選択します。STI 割り込みは、START フラグを "0" にするか、または STIE ビットを "0" にすることで解除できます。

SPIE ビット(ストップコンディション検出割り込み 要求許可ビット)

ICSR2.STOP フラグが "1" になったとき、ストップコンディション検出割り込み (SPI) 要求の許可 / 禁止を選択します。SPI 割り込みは、STOP フラグを "0" にするか、または SPIE ビットを "0" にすることで解除できます。

NAKIE ビット (NACK 受信割り込み要求許可ビット)

ICSR2.NACKF フラグが "1" になったとき、NACK 受信割り込み (NAKI) 要求の許可 / 禁止を選択します。 NAKI 割り込みは、NACKF フラグを "0" にするか、または NAKIE ビットを "0" にすることで解除できます。

RIE ビット(受信データフル割り込み要求許可ビット)

ICSR2.RDRF フラグが"1"になったとき、受信データフル割り込み(RXI)要求の許可/禁止を選択します。

TEIE ビット(送信終了割り込み要求許可ビット)

ICSR2.TEND フラグが "1" になったとき、送信終了割り込み (TEI) 要求の許可 / 禁止を選択します。TEI 割り込みは、TEND フラグを "0" にするか、または TEIE ビットを "0" にすることで解除できます。

TIE ビット(送信データエンプティ割り込み要求許可ビット)

ICSR2.TDRE フラグが 1" になったとき、送信データエンプティ割り込み (TXI) 要求の許可 / 禁止を選択します。

27.2.9 I²C バスステータスレジスタ 1 (ICSR1)

アドレス RIICO.ICSR1 0008 8308h



ビット	シンボル	ビット名	機能	R/W
b0	AAS0	スレーブアドレス0検出フラグ	0:スレーブアドレス0未検出 1:スレーブアドレス0検出	R/(W) (注1)
b1	AAS1	スレーブアドレス1検出フラグ	0:スレーブアドレス1未検出 1:スレーブアドレス1検出	R/(W) (注1)
b2	AAS2	スレーブアドレス2検出フラグ	0:スレーブアドレス2未検出 1:スレーブアドレス2検出	R/(W) (注1)
b3	GCA	ジェネラルコールアドレス検出 フラグ	0:ジェネラルコールアドレス未検出 1:ジェネラルコールアドレス検出	R/(W) (注1)
b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b5	DID	デバイスIDアドレス検出フラグ	 0: デバイスIDアドレス未検出 1: デバイスIDアドレス検出 スタートコンディション直後の第一バイトがデバイスIDアドレス (1111 100b) + 0 (write) と一致した場合 	R/(W) (注1)
b6	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b7	HOA	ホストアドレス検出フラグ	0:ホストアドレス未検出1:ホストアドレス検出受信したスレーブアドレスがホストアドレス (0001 000b) と一致した場合	R/(W) (注1)

注1. "0"のみ書けます。

AASy フラグ (スレーブアドレス y 検出フラグ) (y=0 ~ 2)

["1"になる条件]

【7ビットアドレスフォーマット選択時:SARUy.FSビット=0】

- ICSER.SARyE ビットが "1" (スレーブアドレス y 検出有効)の状態で、受信したスレーブアドレスが SARLy.SVA[6:0] ビットと一致したとき、第一バイトの SCL クロックの 9 クロック目の立ち上がり
- 【10 ビットアドレスフォーマット選択時:SARUy.FS ビット=1】
 - ICSER.SARyEビットが"1"(スレーブアドレスy検出有効)の状態で、受信したスレーブアドレスが1111 0b + SARUy.SVA[1:0] ビットと一致し、それに続くアドレスが SARLy レジスタと一致したとき、第二バイトの SCL クロックの 9 クロック目の立ち上がり

「"0"になる条件]

- "1" を読んだ後、"0" を書いたとき
- ストップコンディションを検出したとき
- ICCR1.IICRST ビットに "1" を書き、RIIC リセットまたは内部リセットしたとき

【7ビットアドレスフォーマット選択時:SARUy.FSビット=0】

- ICSER.SARyE ビットが"1"(スレーブアドレス y 検出有効)の状態で、受信したスレーブアドレスが SARLy.SVA[6:0] ビットと不一致のとき、第一バイトの SCL クロックの 9 クロック目の立ち上がり
- 【10 ビットアドレスフォーマット選択時:SARUy.FS ビット=1】
 - ICSER.SARyEビットが"1"(スレーブアドレスy検出有効)の状態で、受信したスレーブアドレスが1111 0b + SARUy.SVA[1:0] ビットと不一致のとき、第一バイトの SCL クロックの 9 クロック目の立ち上がり

• ICSER.SARyEビットが"1"(スレーブアドレスy検出有効)の状態で、受信したスレーブアドレスが1111 0b + SARUy.SVA[1:0] ビットと一致し、それに続くアドレスが SARLy レジスタと不一致のとき、第二バイトの SCL クロックの 9 クロック目の立ち上がり

GCA フラグ(ジェネラルコールアドレス検出フラグ)

「"1"になる条件]

• ICSER.GCAE ビットが"1"(ジェネラルコールアドレス検出有効)の状態で、受信したスレーブアドレスがジェネラルコールアドレス (0000 000b + 0 (write)) と一致したとき、第一バイトの SCL クロックの 9 クロック目の立ち上がり

「"0"になる条件]

- "1" を読んだ後、"0" を書いたとき
- ストップコンディションを検出したとき
- ICSER.GCAE ビットが"1"(ジェネラルコールアドレス検出有効)の状態で、受信したスレーブアドレスが ジェネラルコールアドレス (0000 000b + 0 (write)) と不一致のとき、第一バイトの SCL クロックの 9 ク ロック目の立ち上がり
- ICCR1.IICRST ビットに "1" を書き、RIIC リセットまたは内部リセットしたとき

DID フラグ(デバイス ID アドレス検出フラグ)

["1"になる条件]

• ICSER.DIDE ビットが"1"(デバイスIDアドレス検出有効)の状態で、スタートコンディション検出または リスタートコンディション検出後の第一バイトがデバイスIDアドレス (1111 100b) + 0 (write) と一致し たとき、第一バイトの SCL クロックの 9 クロック目の立ち上がり

「"0"になる条件〕

- "1" を読んだ後、"0" を書いたとき
- ストップコンディションを検出したとき
- ICSER.DIDE ビットが"1"(デバイス ID アドレス検出有効)の状態で、スタートコンディション検出または リスタートコンディション検出後の第一バイトがデバイス ID アドレス (1111 100b) と不一致のとき、第 一バイトの SCL クロックの 9 クロック目の立ち上がり
- ICSER.DIDE ビットが"1" (デバイス ID アドレス検出有効)の状態で、スタートコンディション検出または リスタートコンディション検出後の第一バイトがデバイス ID アドレス (1111 100b) + 0 (write) と一致し、 続く第二バイトがスレーブアドレス $0\sim 2$ のすべてと不一致のとき、第二バイトの SCL クロックの 9 クロック目の立ち上がり
- ICCR1.IICRST ビットに "1" を書き、RIIC リセットまたは内部リセットしたとき

HOA フラグ(ホストアドレス検出フラグ)

「"1"になる条件〕

• ICSER.HOAE ビットが"1"(ホストアドレス検出有効)の状態で、受信したスレーブアドレスがホストアドレス (0001 000b) と一致したとき、第一バイトの SCL クロックの 9 クロック目の立ち上がり


["0"になる条件]

- "1" を読んだ後、"0" を書いたとき
- ストップコンディションを検出したとき
- ICSER.HOAE ビットが"1"(ホストアドレス検出有効)の状態で、受信したスレーブアドレスがホストアドレス (0001 000b) と不一致のとき、第一バイトの SCL クロックの 9 クロック目の立ち上がり
- ICCR1.IICRST ビットに "1" を書き、RIIC リセットまたは内部リセットしたとき



27.2.10 I²C バスステータスレジスタ 2 (ICSR2)

アドレス RIICO.ICSR2 0008 8309h



ビット	シンボル	ビット名	機能	R/W
b0	TMOF	タイムアウト検出フラグ	0:タイムアウト未検出 1:タイムアウト検出	R/(W) (注1)
b1	AL	アービトレーションロストフラグ	0:アービトレーションロストの発生なし 1:アービトレーションロストの発生あり	R/(W) (注1)
b2	START	スタートコンディション検出フラグ	0:スタートコンディション未検出 1:スタートコンディション検出	R/(W) (注1)
b3	STOP	ストップコンディション検出フラグ	0:ストップコンディション未検出 1:ストップコンディション検出	R/(W) (注1)
b4	NACKF	NACK検出フラグ	0:NACK未検出 1:NACK検出	R/(W) (注1)
b5	RDRF	受信データフルフラグ	0:ICDRR レジスタに受信データなし 1:ICDRR レジスタに受信データあり	R/(W) (注1)
b6	TEND	送信終了フラグ	0: データ送信中 1: データ送信終了	R/(W) (注1)
b7	TDRE	送信データエンプティフラグ	0:ICDRTレジスタに送信データあり 1:ICDRTレジスタに送信データなし	R

注1. "0"のみ書けます。

TMOF フラグ(タイムアウト検出フラグ)

SCL0 ラインの状態が一定期間変化しない場合、タイムアウトを認識して"1"になります。 ["1"になる条件]

• ICFER.TMOE ビットが"1"(タイムアウト検出機能有効)で、かつマスタモードまたはスレーブモードで受信スレーブアドレスが一致した状態で ICMR2.TMOH, TMOL, TMOS ビットで選択された条件の期間 SCL0 ラインの状態に変化がないとき

["0"になる条件]

- "1" を読んだ後、"0" を書いたとき
- ICCR1.IICRST ビットに "1" を書き、RIIC リセットまたは内部リセットしたとき

AL フラグ(アービトレーションロストフラグ)

スタートコンディション発行時やアドレスおよびデータ送信時において、バス競合などによりバス占有権を喪失(アービトレーションロスト)したことを示します。RIIC は送信中に SDA0 ラインのレベルを監視し、出力データと SDA0 ラインのレベルが一致しない場合 AL フラグを "1" にしてバスが他のデバイスによって占有されたことを示します。

このほか、RIIC では設定によりマスタモード時に NACK 送信中のアービトレーションロストの検出やスレーブモード時にデータ送信中のアービトレーションロストの検出も可能です。
["1" になる条件]

【マスタアービトレーションロスト検出有効時:ICFER.MALE ビット=1】

• マスタ送信モード時のデータ送信(スレーブアドレス送信含む)において、ACK期間を除くSCLクロックの立ち上がりで出力したSDA信号とSDA0ライン上の信号の状態が不一致のとき(内部SDA出力が

High 出力 (SDA0 端子はハイインピーダンス)で、SDA0 ラインに Low を検出したとき)

- ICCR2.ST ビットが"1"(スタートコンディション発行要求)の状態でスタートコンディションを検出したとき、出力した SDA 信号と SDA0 ライン上の信号の状態が不一致のとき
- ICCR2.BBSYフラグが"1"の状態でICCR2.STビットが"1"(スタートコンディション発行要求)に設定した とき

【NACK アービトレーションロスト検出有効時:ICFER.NALE ビット=1】

• 受信モード時のNACK送信において、ACK期間のSCLクロックの立ち上がりで出力したSDA信号とSDA0ライン上の信号の状態が不一致のとき

【スレーブアービトレーションロスト検出有効時:ICFER.SALE ビット=1】

• スレーブ送信モード時のデータ送信において、ACK 期間を除く SCL クロックの立ち上がりで出力した SDA 信号と SDAO ライン上の信号の状態が不一致のとき

["0"になる条件]

- "1" を読んだ後、"0" を書いたとき
- ICCR1.IICRST ビットに "1" を書き、RIIC リセットまたは内部リセットしたとき

表27.4 アービトレーションロスト発生要因と各アービトレーションロスト許可機能との関係

	ICFER		ICSR2	エラー内容	アービトレーションロスト発生要因
MALE	NALE	SALE	AL	エラー内谷	アーヒトレーションロスト先生委囚
1	х	х	1	スタートコンディ ション発行エラー	ICCR2.STビットが"1"の状態でスタートコンディション検出時に出力した SDA 信号と SDA0 ライン上の信号の状態が不一致のとき
					ICCR2.BBSYフラグが"1"の状態でICCR2.STビットを"1"にしたとき
			1	送信データ不一致	マスタ送信モードで送信データ(スレーブアドレス送信含む)とバス状態が不一致のとき
х	1	х	1	NACK送信不一致	マスタ受信モードまたはスレーブ受信モードでNACK送信時にACKを検出したとき
х	х	1	1	送信データ不一致	スレーブ送信モードで送信データとバス状態が不一致のとき

x : Don't care

START フラグ (スタートコンディション検出フラグ)

["1"になる条件]

• スタートコンディション(リスタートコンディション含む)を検出したとき

["0"になる条件]

- "1" を読んだ後、"0" を書いたとき
- ストップコンディションを検出したとき
- ICCR1.IICRST ビットに "1" を書き、RIIC リセットまたは内部リセットしたとき

STOP フラグ (ストップコンディション検出フラグ)

["1"になる条件]

• ストップコンディションを検出したとき

「"0"になる条件]

- "1" を読んだ後、"0" を書いたとき
- ICCR1.IICRST ビットに "1" を書き、RIIC リセットまたは内部リセットしたとき

NACKF フラグ (NACK 検出フラグ)

["1"になる条件]

• ICFER.NACKE ビットが "1" (転送中断許可)の状態で、送信モード時に受信デバイスからアクノリッジがなかった (NACK を受信した)とき

["0"になる条件]

- "1" を読んだ後、"0" を書いたとき
- ICCR1.IICRST ビットに "1" を書き、RIIC リセットまたは内部リセットしたとき
- 注. NACKF フラグが "1" になると RIIC は通信動作を中断します。NACKF フラグが "1" の状態で送信モード時に ICDRT レジスタへの書き込みや、受信モード時に ICDRR レジスタの読み出しを行っても、送信 / 受信動作は 行われません。通信動作を再開する場合は NACKF フラグを "0" にしてください。

RDRF フラグ(受信データフルフラグ)

["1"になる条件]

- ICDRS レジスタから ICDRR レジスタに受信データが転送されたとき、ICMR3.RDRFS ビットの設定により SCL クロックの 8 または 9 クロック目の立ち上がりで"1"になります。
- スタートコンディション(リスタートコンディション含む)検出後、受信したスレーブアドレスが一致し ICCR2.TRS ビットが "0" のとき

["0"になる条件]

- "1"を読んだ後、"0"を書いたとき
- ICDRR レジスタを読んだとき
- ICCR1.IICRST ビットに "1" を書き、RIIC リセットまたは内部リセットしたとき

TEND フラグ(送信終了フラグ)

["1"になる条件]

• TDRE フラグが "1" の状態で、SCL クロックの 9 クロック目の立ち上がり

["0"になる条件]

- "1" を読んだ後、"0" を書いたとき
- ICDRT レジスタヘデータを書いたとき
- ストップコンディションを検出したとき
- ICCR1.IICRST ビットに "1" を書き、RIIC リセットまたは内部リセットしたとき

TDRE フラグ(送信データエンプティフラグ)

["1"になる条件]

- ICDRT レジスタから ICDRS レジスタにデータ転送が行われ、ICDRT レジスタが空になったとき
- ICCR2.TRS ビットが "1" になったとき
- 受信したスレーブアドレスが一致し、TRS ビットが "1" のとき


["0"になる条件]

- ICDRT レジスタヘデータを書いたとき
- ICCR2.TRS ビットが "0" になったとき
- ICCR1.IICRST ビットに "1" を書き、RIIC リセットまたは内部リセットしたとき
- 注. ICFER.NACKE ビットが "1" の状態で NACKF フラグが "1" になると RIIC は通信動作を中断します。このとき、TDRE フラグが "0" の状態 (次の送信データがすでに書き込まれている状態) の場合、9 クロック目の立ち上がりで ICDRS レジスタへのデータ転送が行われ ICDRT レジスタが空になりますが、TDRE フラグは "1" になりません。



27.2.11 スレーブアドレスレジスタ Ly (SARLy) (y=0 ~ 2)

アドレス RIICO.SARLO 0008 830Ah, RIICO.SARL1 0008 830Ch, RIICO.SARL2 0008 830Eh



ビット	シンボル	ビット名	機能	R/W
b0	SVA0	10ビットアドレス最下位ビット	スレーブアドレスを設定してください。	R/W
b7-b1	SVA[6:0]	7ビットアドレス/ 10ビットアドレス下位ビット	スレーブアドレスを設定してください。	R/W

SVA0 ビット (10 ビットアドレス最下位ビット)

10 ビットアドレスフォーマット選択時 (SARUy.FS ビット=1)、10 ビットアドレス最下位ビットとして機能し、SVA[6:0] ビットと合わせて 10 ビットアドレス下位 8 ビットを設定します。

ICSER.SARyE ビットが "1" (SARLy、SARUy レジスタ有効) でかつ SARUy.FS ビットが "1" のとき設定値 が有効になり、SARUy.FS ビットまたは SARyE ビットが "0" のとき設定値は無視されます。

SVA[6:0] ビット (7 ビットアドレス / 10 ビットアドレス下位ビット)

7 ビットアドレスフォーマット選択時 (SARUy.FS ビット = 0)、7 ビットアドレスとして機能し、10 ビットアドレスフォーマット選択時 (SARUy.FS ビット = 1)、SVA0 ビットと合わせて 10 ビットアドレス下位 8 ビットとして機能します。

ICSER.SARyE ビットが"0"のとき設定値は無視されます。

27.2.12 スレーブアドレスレジスタ Uy (SARUy) (y=0 ~ 2)

アドレス RIICO.SARU0 0008 830Bh, RIICO.SARU1 0008 830Dh, RIICO.SARU2 0008 830Fh



ビット	シンボル	ビット名	機能	R/W
b0	FS	7ビット/10ビットアドレス フォーマット選択ビット	0:7ビットアドレスフォーマット選択 1:10ビットアドレスフォーマット選択	R/W
b2-b1	SVA[1:0]	10ビットアドレス上位ビット	スレーブアドレスを設定してください	R/W
b7-b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

FS ビット (7 ビット/10 ビットアドレスフォーマット選択ビット)

スレーブアドレス y (SARLy、SARUy レジスタ) を 7 ビットアドレスにするか、10 ビットアドレスにするかを選択します。

ICSER.SARyE ビットが "1" (SARLy、SARUy レジスタ有効) でかつ SARUy.FS ビットが "0" のとき、スレーブアドレス y は 7 ビットアドレスフォーマットが選択され、SARLy.SVA[6:0] ビットの設定値が有効になり SVA[1:0] ビットおよび SARLy.SVA0 ビットの設定値は無視されます。

ICSER.SARyE ビットが "1" (SARLy、SARUy レジスタ有効) でかつ SARUy.FS ビットが "1" のとき、スレーブアドレス y は 10 ビットアドレスフォーマットが選択され、SVA[1:0] ビット、SARLy レジスタの設定値が有効になります。

ICSER.SARyE ビットが "0" (SARLy、SARUy レジスタ無効) のとき SARUy.FS ビットの設定値は無効です。


SVA[1:0] ビット (10 ビットアドレス上位ビット)

10 ビットアドレスフォーマット選択時 (FS ビット = 1)、10 ビットアドレスの上位 2 ビットアドレスとして機能します。

ICSER.SARyE ビットが "1" (SARLy、SARUy レジスタ有効) でかつ SARUy.FS ビットが "1" のとき設定値 が有効になり、SARUy.FS ビットまたは SARyE ビットが "0" のとき設定値は無視されます。

27.2.13 I²C バスビットレート Low レジスタ (ICBRL)

アドレス RIICO.ICBRL 0008 8310h



ビット	シンボル	ビット名	機能	R/W
b4-b0	BRL[4:0]	ビットレートLow幅設定ビット	SCLクロックのLow幅の値を設定	R/W
b7-b5	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W

ICBRL レジスタは SCL クロックの Low 幅を設定するための 5 ビットのレジスタです。

また ICBRL レジスタは、SCL 自動 Low ホールド発生時(「27.8 SCL の自動 Low ホールド機能」参照)のデータセットアップ時間確保レジスタとしても機能します。そのため RIIC を常にスレーブモードで使用する場合には、データセットアップ時間(注1)以上の値を設定してください。

ICBRL レジスタは ICMR1.CKS[2:0] ビットで選択した内部基準クロック (IIC φ) で Low 幅をカウントします。


デジタルノイズフィルタ回路の使用を許可 (ICFER.NFE ビット = 1) した場合、ICBRL レジスタは、ノイズフィルタの段数 + 1 以上の値を設定してください。ノイズフィルタの段数については、ICMR3.NF[1:0] ビットを参照してください。

注 1. データセットアップ時間 (tSU:DAT)

250 ns (~ 100 kbps : スタンダードモード (Sm)) 100 ns (~ 400 kbps : ファストモード (Fm))

27.2.14 I²C バスビットレート High レジスタ (ICBRH)

アドレス RIICO.ICBRH 0008 8311h



ビット	シンボル	ビット名	機能	R/W
b4-b0	BRH[4:0]	ビットレートHigh幅設定ビット	SCLクロックのHigh幅の値を設定	R/W
b7-b5	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてださい。	R/W

ICBRH レジスタは SCL クロックの High 幅を設定するための 5 ビットのレジスタで、マスタモード時に有効です。 RIIC を常にスレーブモードで使用する場合には、High 幅を設定する必要はありません。

ICBRH レジスタは ICMR1.CKS[2:0] ビットで選択された内部基準クロック (IIC ϕ) で High 幅をカウントします。

デジタルノイズフィルタ回路の使用を許可 (ICFER.NFE ビット = 1) した場合、ICBRH レジスタは、ノイズフィルタの段数 + 1 以上の値を設定してください。ノイズフィルタの段数については、ICMR3.NF[1:0] ビットを参照してください。

I²C 転送速度および SCL クロックのデューティ比は以下の式で算定します。

転送速度 = 1 / { ((ICBRH + 1) + (ICBRL + 1)) / IICφ ^(注 1) + SCL0 ライン立ち上がり時間 (tr)

+ SCL0 ライン立ち下がり時間 (tf) }

デューティ比 = {SCL0 ライン立ち上がり時間 (tr) (± 2) + (ICBRH + 1) / IIC ϕ } / {SCL0 ライン立ち下がり時間 (tf) (± 2) + (ICBRL + 1) / IIC ϕ }

注 1. IICφ = PCLK x 分周比

注 2. SCL0 ライン立ち上がり時間 (tr)、SCL0 ライン立ち下がり時間 (tf) は、バスライン総容量 (Cb) とプルアップ抵抗 (Rp) に依存します。詳細については NXP 社の I²C バス仕様書を参照してください。

ICBRH、ICBRL レジスタの値の設定例を表 27.5 に示します。

				動作	周波数PCLK	(MHz)			
転送速度 (kbps)	8				10			12.5	
(****)	CKS[2:0]	ICBRH	ICBRL	CKS[2:0]	ICBRH	ICBRL	CKS[2:0]	ICBRH	ICBRL
10	100b	22 (F6h)	25 (F9h)	101b	13 (EDh)	15 (EFh)	101b	16 (F0h)	20 (F4h)
50	010b	16 (F0h)	19 (F3h)	010b	21 (F5h)	24 (F8h)	011b	12 (ECh)	15 (EFh)
100	001b	15 (EFh)	18 (F2h)	001b	19 (F3h)	23 (F7h)	001b	24 (F8h)	29 (FDh)
400	000b	4 (E4h)	10 (EAh)	000b	5 (E5h)	12 (ECh)	000b	7 (E7h)	16 (F0h)

表27.5 転送速度に対するICBRH、ICBRLレジスタの設定例


L	1								
	動作周波数PCLK (MHz)								
転送速度 (kbps)		16			20			25	
(****)	CKS[2:0]	ICBRH	ICBRL	CKS[2:0]	ICBRH	ICBRL	CKS[2:0]	ICBRH	ICBRL
10	101b	22 (F6h)	25 (F9h)	110b	13 (EDh)	15 (EFh)	110b	16 (F0h)	20 (F4h)
50	011b	16 (F0h)	19 (F3h)	011b	21 (F5h)	24 (F8h)	100b	12 (ECh)	15 (EFh)
100	010b	15 (EFh)	18 (F2h)	010b	19 (F3h)	23 (F7h)	010b	24 (F8h)	29 (FDh)
400	000b	9 (E9h)	20 (F4h)	000b	11 (EBh)	25 (F9h)	001b	7 (E7h)	16 (F0h)

±= ±	動作	₣周波数 PCLK	(MHz)	動作周波数PCLK (MHz)		
転送速度 (kbps)		30			32	
(-1 -7	CKS[2:0]	ICBRH	ICBRL	CKS[2:0]	ICBRH	ICBRL
10	110b	20 (F4h)	24 (F8h)	110b	22 (F6h)	25 (F9h)
50	100b	15 (EFh)	18 (F2h)	100b	16 (F0h)	19 (F3h)
100	010b	2 (E2h)	3 (E3h)	011b	15 (EFh)	18 (F2h)
400	001b	8 (E8h)	19 (F3h)	001b	9 (E9h)	20 (F4h)

注. SCL0 ラインの立ち上がり時間(tr) を 100 kbps以下(Sm) は 1000 ns、400 kbps以下(Fm) は 300 ns、SCL0 ラインの立ち下がり時間(tf) を 400 kbps以下(Sm/Fm) は 300 ns として計算した場合の設定例です。 SCL0 ライン立ち上がり時間(tr)、SCL0 ライン立ち下がり時間(tf)の値についてはNXP社の I²C バス仕様書を参照してください。

27.2.15 I²C バス送信データレジスタ (ICDRT)

アドレス RIICO.ICDRT 0008 8312h




I²C バスシフトレジスタ (ICDRS) の空きを検出すると、ICDRT レジスタに書き込まれた送信データが ICDRS レジスタへ転送され、送信モード時にデータ送信を開始します。

ICDRT レジスタと ICDRS レジスタはダブルバッファ構造になっているため、ICDRS レジスタのデータ送信中に、次に送信するデータを ICDRT レジスタに書いておくと連続送信動作が可能です。

ICDRT レジスタは常に読み出し/書き込み可能です。ICDRT レジスタへの送信データの書き込みは、送信 データエンプティ割り込み (TXI) 要求が発生したときに1回だけ行ってください。

27.2.16 I²C バス受信データレジスタ (ICDRR)

アドレス RIICO.ICDRR 0008 8313h




1 バイトのデータの受信が終了すると、受信したデータは I^2 C バスシフトレジスタ (ICDRS) から ICDRR レジスタへ転送され、次のデータを受信可能にします。

ICDRS レジスタと ICDRR レジスタはダブルバッファ構造になっているため、ICDRS レジスタのデータ受信中に、すでに受信したデータを ICDRR レジスタから読んでおくと連続受信動作が可能です。

ICDRR レジスタに書き込みはできません。ICDRR レジスタの読み出しは、受信データフル割り込み (RXI) 要求が発生したときに1回だけ行ってください。

受信データを ICDRR レジスタから読み出さないまま (ICSR2.RDRF フラグが "1" の状態のまま) 次の受信 データを受け取ると、RIIC は RDRF フラグが次に "1" になるタイミングの 1 つ手前の SCL0 クロックの立ち下がりで SCL0 ラインを Low にホールドします。

27.2.17 I²C バスシフトレジスタ (ICDRS)



ICDRS レジスタは、データを送信 / 受信するためのシフトレジスタです。


送信時は ICDRT レジスタから送信データが ICDRS レジスタに転送され、SDA0 端子からデータが送信されます。受信時は 1 バイトのデータの受信が終了すると、データが ICDRS レジスタから ICDRR レジスタへ転送されます。

ICDRS レジスタは直接アクセスするこはできません。


27.2.18 タイムアウト内部カウンタ (TMOCNTL/TMOCNTU)

アドレス RIICO.TMOCNTL 0008 830Ah, RIICO.TMOCNTU 0008 830Bh

・ICMR2.TMOS = 0 (ロングモード)時



・ICMR2.TMOS = 1 (ショートモード)時



注. 本レジスタはSARLO、SARUO レジスタと同一アドレスに配置されています。ICMR2.TMWE ビットを"1"にしてから値を設定してください。

タイムアウト内部カウンタ (TMOCNTL/TMOCNTU) は、タイムアウト検出のための内部カウンタです。 ロングモード時は16 ビットカウンタとして、ショートモード時は14 ビットカウンタとして動作し、カウン タがオーバフローするとタイムアウトとなります。

TMOCNTL、TMOCNTU レジスタは、SARL0、SARU0 レジスタと同一アドレスに配置されており、ICMR2.TMWE ビットが "1" のときは TMOCNTL、TMOCNTU レジスタ、ICMR2.TMWE ビットが "0" のときは SARL0、SARU0 レジスタが選択されます。

TMOCNTL、TMOCNTU レジスタは、ライトオンリーのレジスタです。読み出しはできません。

タイムアウト内部カウンタ (TMOCNTL/TMOCNTU) は、リセット時、ICCR1.IICRST ビットを "1" にしたとき、もしくは ICFER.TMOE ビットが "1" でかつ、ICMR1.CKS[2:0] ビットが "000b" (PCLK/1) の場合に、ICMR2 レジスタの TMOH/TMOL ビットで設定したカウンタクリア条件 (SCL 立ち上がり/立ち下がりエッジ検出)が成立したとき、クリア (TMOCNTL = 00h, TMOCNTU = 00h) されます。

ICMR1.CKS[2:0] ビットが "000b" (PCLK/1) のとき以外は、自動でクリアされませんので、必要に応じて TMOCNTL カウンタと TMOCNTU カウンタに "00h" を書いてクリアしてください。

TMOCNTL カウンタと TMOCNTU カウンタは、16 ビットレジスタとして 16 ビットアクセスすることもできます。

16 ビットアクセスする場合は、表 27.6 に記載のアドレスへアクセスしてください。

表 27.6 16 ビットアクセスのレジスタ配置

アドレス	上位8ビット	下位8ビット
0008 830Ah	RIIC0.TMOCNTU	RIIC0.TMOCNTL

27.3 動作説明

27.3.1 通信データフォーマット

I²C バスフォーマットは、8 ビットのデータと 1 ビットのアクノリッジで構成されています。スタートコンディションおよびリスタートコンディションに続く第一バイトは、アドレスバイトでマスタデバイスが通信先であるスレーブデバイスを指定するのに使用します。指定されたスレーブは新たにスレーブが指定されるか、ストップコンディションが発行されるまで有効です。

図 27.3 に I^2 C バスフォーマットを、図 27.4 に I^2 C バスタイミングを示します。




図 27.3 I²C バスフォーマット




図 27.4 I²C バスタイミング (SLA=7 ビットの場合)

S: スタートコンディションを示します。マスタデバイスが、SCL0ラインがHighの状態でSDA0ラインがHighからLowに変化します。

SLA: スレーブアドレスを示します。マスタデバイスがスレーブデバイスを選択します。

R/W#: 送信/受信の方向を示します。"1"のときスレーブデバイスからマスタデバイスへ、"0"のときマスタデバイスから スレーブデバイスへデータを送信します。

A: アクノリッジを示します。受信デバイスがSDA0ラインをLowにします(マスタ送信モード時:スレーブデバイスがアクノリッジを返します。マスタ受信モード時:マスタデバイスがアクノリッジを返します)。

A#: ノットアクノリッジを示します。受信デバイスがSDAOラインをHighにします。

Sr: リスタートコンディションを示します。マスタデバイスが、SCL0ラインがHighの状態でセットアップ時間経過後に SDA0ラインがHighからLowに変化します。

DATA: 送受信データを示します。

P: ストップコンディションを示します。マスタデバイスが、SCL0ラインがHighの状態でSDA0ラインがLowからHighに変化します。

27.3.2 初期設定

データの送信 / 受信を開始する場合、図 27.5 に示す手順に従って RIIC を初期化してください。 ICCR1.ICE ビットを "0" (SCL0、SDA0 端子非駆動状態) にしたまま ICCR1.IICRST ビットを "1" (RIIC リセット) にした後、ICCR1.ICE ビットを "1" (内部リセット) にします。これにより ICSR1 レジスタの各フラグや内部状態の初期化を行います。その後、SARLy、SARUy、ICSER、ICMR1、ICBRH、ICBRL レジスタ ($y=0\sim2$) を設定し、その他のレジスタは必要に応じて設定してください (RIIC の初期設定については図 27.5 参照)。必要なレジスタの設定が終了したら、ICCR1.IICRST ビットを "0" (RIIC リセット解除) にしてください。すでに RIIC の初期化が完了している場合、この手順は不要です。



図 27.5 RIIC の初期化フローチャート例

27.3.3 マスタ送信動作

マスタ送信では、マスタデバイスである RIIC が SCL クロックと送信データを出力して、スレーブデバイスがアクノリッジを返します。図 27.6 にマスタ送信の使用例を、図 27.7 ~図 27.9 にマスタ送信の動作タイミングを示します。

以下にマスタ送信の送信手順と動作を示します。

動的に SCL0 ラインを Low にホールドします。

- (1) 初期設定を行います。詳細は「27.3.2 初期設定」を参照してください。
- (2) ICCR2.BBSY フラグを読んでバスが解放状態であることを確認した後、ICCR2.ST ビットに"1"を書きます(スタートコンディション発行要求)。RIIC はスタートコンディション発行要求を受け付けると、スタートコンディションを発行します。RIIC はスタートコンディションを検出すると BBSY フラグ、ICSR2.START フラグを自動的に"1"にし、ST ビットを自動的に"0"にします。このとき ST ビットが"1"の状態で出力した SDA 信号と SDA0 ラインの状態がずれることなくスタートコンディションを検出した場合、RIIC は ST ビットによるスタートコンディション発行が正しく行われたと認識し、ICCR2.MST, TRS ビットを自動的に"1"にしてマスタ送信モードになります。また ICSR2.TDRE は、TRS ビットが"1"になることにより自動的に"1"になります。
- (3) ICSR2.TDRE フラグが "1" であることを確認した後、ICDRT レジスタに送信データ(スレーブアドレスと R/W# ビット)を書いてください。ICDRT レジスタに送信データを書くと TDRE フラグは自動的に "0" になり、ICDRT レジスタから ICDRS レジスタにデータが転送されて、再び TDRE フラグが "1" になります。R/W# ビットを含むスレーブアドレスの送信が完了すると、送信された R/W# ビットにより 自動的に TRS ビットが変更され送信モード / 受信モードが選択されます。RIIC は R/W# ビットが "0" の第一バイトを受信すると、引き続きマスタ送信モードの状態を継続します。 このとき ICSR2.NACKF フラグが "1" なら、スレーブデバイスが認識されていないか、あるいは通信不良が発生しているかですので、ストップコンディションを発行してください。ストップコンディションの発行は ICCR2.SP ビットに "1" を書くことで行われます。
- ジスタにスレーブアドレスの下位 8 ビットを書いてください。
 (4) ICSR2.TDRE フラグが "1" であることを確認した後、送信データを ICDRT レジスタに書いてください。 なお、送信データの準備ができるまで、またはストップコンディションを発行するまでの間 RIIC は自

スタに 1111 0b + スレーブアドレスの上位 2 ビット + W を書き、2 回目のアドレス送信処理で ICDRT レ

- (5) 送信する全バイトを ICDRT レジスタに書いた後、ICSR2.TEND フラグが "1" になるまで待ってから ICCR2.SP ビットに "1" を書いてください (ストップコンディション発行要求)。RIIC はストップコンディション発行要求を受け付けると、ストップコンディションを発行します。
- (6) RIIC はストップコンディションを検出すると、ICCR2.MST, TRS ビットが自動的に "00b" になり、スレーブ受信モードに移行します。また、ストップコンディション検出により ICSR2.TDRE, TEND フラグも自動的に "0" になり、ICSR2.STOP フラグが "1" になります。
- (7) ICSR2.STOP フラグが "1" であることを確認した後、次通信のために ICSR2.NACKF, STOP フラグを "0" にしてください。




図 27.6 マスタ送信のフローチャート例




図 27.7 マスタ送信の動作タイミング (1) (7 ビットアドレスフォーマットのとき)




図 27.8 マスタ送信の動作タイミング (2) (10 ビットアドレスフォーマットのとき)




図 27.9 マスタ送信の動作タイミング (3)

27.3.4 マスタ受信動作

マスタ受信では、マスタデバイスである RIIC が SCL クロックを出力し、スレーブデバイスからデータを 受信して、アクノリッジを返します。最初にスレーブデバイスにスレーブアドレスを送信する必要があるた め、まずマスタ送信モードでスレーブアドレスを送信し、その後マスタ受信モードでデータを受信します。

図 27.10、図 27.11 にマスタ受信の使用例 (7 ビットアドレスフォーマットの場合) を、図 27.12 ~図 27.14 にマスタ受信の動作タイミングを示します。

以下にマスタ受信の受信手順と動作を示します。

- (1) 初期設定を行います。詳細は「27.3.2 初期設定」を参照してください。
- (2) ICCR2.BBSY フラグを読んでバスが解放状態であることを確認した後、ICCR2.ST ビットに"1"を書きます(スタートコンディション発行要求)。RIIC はスタートコンディション発行要求を受け付けると、スタートコンディションを発行します。RIIC はスタートコンディションを検出すると BBSY フラグ、ICSR2.START フラグを自動的に"1"にし、ST ビットを自動的に"0"にします。このとき ST ビットが"1"の状態で出力した SDA 信号と SDA0 ラインの状態がずれることなくスタートコンディションを検出した場合、RIIC は ST ビットによるスタートコンディション発行が正しく行われたと認識し、ICCR2.MST, TRS ビットを自動的に"1"にしてマスタ送信モードになります。また ICSR2.TDRE フラグは、TRS ビットが"1"になることにより自動的に"1"になります。
- (3) ICSR2.TDRE フラグが "1" であることを確認した後、ICDRT レジスタに送信データ (スレーブアドレス と R/W# ビット)を書いてください。ICDRT レジスタに送信データを書くと TDRE フラグは自動的に "0" になり、ICDRT レジスタから ICDRS レジスタにデータが転送されて、再び TDRE フラグが "1" に なります。R/W# ビットを含むスレーブアドレスの送信が完了すると、送信された R/W# ビットにより 自動的に ICCR2.TRS ビットが変更され送信モード/受信モードが選択されます。RIIC は R/W# ビットが "1" の第一バイトを受信すると、9 クロック目の立ち上がりで TRS ビットを "0" にしてマスタ受信

モードに移行します。このとき TDRE フラグは "0" に、ICSR2.RDRF フラグは自動的に "1" になります。

このとき ICSR2.NACKF フラグが "1" なら、スレーブデバイスが認識されていないか、あるいは通信不良が発生しているかですので、ストップコンディションを発行してください。ストップコンディションの発行は ICCR2.SP ビットに "1" を書くことで行えます。

なお、10 ビットアドレスフォーマットでマスタ受信を行う場合は、まずマスタ送信で 10 ビットアドレスを送信した後、リスタートコンディションを発行します。その後、1111 0b + スレーブアドレスの上位 2 ビット + R を送信することで、マスタ受信モードに移行します。

- (4) ICSR2.RDRF フラグが "1" であることを確認した後、ダミーで ICDRR レジスタを読むと、RIIC は SCL クロックを出力して受信動作を開始します。
- (5) 1 バイトのデータ受信が終了し、ICMR3.RDRFS ビットで設定した SCL クロックの 8 クロック目、あるいは 9 クロック目の立ち上がりで、ICSR2.RDRF フラグが "1" になります。このとき ICDRR レジスタを読むと、受信したデータを読むことができ、同時に RDRF フラグは自動的に "0" になります。また SCL クロックの 9 クロック目のアクノリッジビットには、ICMR3.ACKBT ビットに設定された値が返信されます。また、次の受信バイトが最終バイト 1 の場合、ICDRR レジスタ (最終バイト 2 バイト目)を読む前に ICMR3.WAIT ビットを "1" (WAIT あり)にしてください。これにより、続く (6) の ICMR3.ACKBT ビットを "1" (NACK) にする処理が他割り込みなどにより遅れた場合でも最終バイトで NACK 出力を可能にするとともに、最終バイトの受信時に 9 クロック目の立ち下がりで SCL0 ラインを Low に固定して、ストップコンディション発行可能状態にすることができます。
- (6) ICMR3.RDRFS ビットが "0" でスレーブデバイスに次のデータ受信で通信終了であることを通知する必要がある場合には、ICMR3.ACKBT ビットを "1" (NACK) にしてください。
- (7) ICDRR レジスタ (最終バイト-1 バイト目) 読み出し後、ICSR2.RDRF フラグが "1" であることを確認してから、ICCR2.SP ビットに "1" を書いて (ストップコンディション発行要求)、ICDRR レジスタ (最終バイト) を読んでください。RIIC は ICDRR レジスタの読み出しにより、WAIT 状態が解除され、9 クロック目の Low 出力終了または SCL0 ラインの Low ホールド解除後にストップコンディションを発行します。
- (8) RIIC はストップコンディションを検出すると、ICCR2.MST, TRS ビットは自動的に "00b" になり、スレーブ受信モードに移行します。また、ストップコンディション検出により ICSR2.STOP フラグが "1" になります。
- (9) ICSR2.STOP フラグが "1" であることを確認した後、次通信のために ICSR2.NACKF, STOP フラグを "0" にしてください。




図 27.10 マスタ受信のフローチャート例 (7 ビットアドレスフォーマットの場合、2 バイト以下の場合)




図 27.11 マスタ受信のフローチャート例 (7 ビットアドレスフォーマット、3 バイト以上の場合)




図 27.12 マスタ受信の動作タイミング (1) (7 ビットアドレスフォーマット、RDRFS ビット = 0 のとき)




図 27.13 マスタ受信の動作タイミング (2) (10 ビットアドレスフォーマット、RDRFS ビット = 0 のとき)




図 27.14 マスタ受信の動作タイミング (3) (RDRFS ビット = 0 のとき)

27.3.5 スレーブ送信動作

スレーブ送信では、マスタデバイスが SCL クロックを出力し、スレーブデバイスである RIIC がデータを送信し、マスタデバイスがアクノリッジを返します。

図 27.15 にスレーブ送信の使用例を示します。図 27.16、図 27.17 にスレーブ送信の動作タイミングを示します。

以下にスレーブ送信の送信手順と動作を示します。

- (1) 初期設定を行います。詳細は「27.3.2 初期設定」を参照してください。 初期設定完了後、RIIC はスレーブアドレスが一致するまで待機状態となります。
- (2) RIIC はスレーブアドレスが一致した場合、SCL クロックの 9 クロック目の立ち上がりで該当する ICSR1.HOA, GCA, AASy ビット (y=0 \sim 2) のいずれかを "1" にし、SCL クロックの 9 クロック目のアク ノリッジビットに ICMR3.ACKBT ビットに設定した値を返信します。このとき受信した R/W# ビットが "1" のとき、ICCR2.TRS ビットおよび ICSR2.TDRE フラグを "1" にし、自動的にスレーブ送信モードに 切り替わります。
- (3) ICSR2.TDRE フラグが "1" であることを確認した後、ICDRT レジスタに送信データを書いてください。 このとき、ICFER.NACKE ビットが "1" の状態でマスタデバイスからアクノリッジがなかった (NACK を受信した) 場合、RIIC は次の通信動作を中断します。
- (4) ICSR2.NACKF フラグが "1" になるか、または最終送信データを ICDRT レジスタに書いた後、 ICSR2.TDRE フラグが "1" の状態で、ICSR2.TEND フラグが "1" になるまで待ってください。 ICSR2.NACKF フラグが "1" または TEND フラグが "1" の場合、RIIC は 9 クロック目の立ち下がり以降 SCL0 ラインを Low にホールドします。
- (5) ICSR2.NACKF フラグが "1" または ICSR2.TEND フラグが "1" の場合、終了処理のため ICDRR レジスタ をダミーで読んでください。これにより SCL0 ラインを開放します。
- (6) RIIC はストップコンディションを検出すると、ICSR1.HOA, GCA, AASy ビット (y=0 \sim 2)、 ICSR2.TDRE, TEND フラグ、ICCR2.TRS ビットを自動的に "0" にし、スレーブ受信モードに移行します。
- (7) ICSR2.STOP フラグが "1" であることを確認した後、次通信のために ICSR2.NACKF, STOP フラグを "0" にしてください。




図 27.15 スレーブ送信のフローチャート例




図 27.16 スレーブ送信の動作タイミング (1) (7 ビットアドレスフォーマットのとき)




図 27.17 スレーブ送信の動作タイミング (2)

27.3.6 スレーブ受信動作

スレーブ受信では、マスタデバイスが SCL クロックと送信データを出力し、スレーブデバイスである RIIC がアクノリッジを返します。

図 27.18 にスレーブ受信の使用例を**図 27.19**、**図 27.20** にスレーブ受信の動作タイミングを示します。 以下にスレーブ受信の受信手順と動作を示します。

- (1) 初期設定を行います。詳細は「27.3.2 初期設定」を参照してください。 初期設定完了後、RIIC はスレーブアドレスが一致するまで待機状態となります。
- (2) RIIC はスレーブアドレスが一致した場合、RIIC は SCL クロックの 9 クロック目の立ち上がりで該当する ICSR1.HOA, GCA, AASy ビット $(y=0\sim2)$ のいずれかを "1" にし、SCL クロックの 9 クロック目のアクノリッジビットに ICMR3.ACKBT ビットに設定した値を返信します。このとき受信した R/W# ビットが "0" なら、スレーブ受信モードの状態を継続し、ICSR2.RDRF フラグを "1" にします。
- (3) ICSR2.STOP フラグが "0" で、かつ ICSR2.RDRF フラグが "1" であることを確認したら、最初の 1 回目 は ICDRR レジスタをダミーで読んでください (なお、ダミーで読んだ受信データは 7 ビットアドレス フォーマット時にスレーブアドレス + R/W# ビット、10 ビットアドレスフォーマット時は下位 8 ビットアドレスになります)。
- (4) ICDRR レジスタを読むと RIIC は ICSR2.RDRF フラグを自動的に "0" にします。なお、ICDRR レジスタ の読み出しが遅れて、RDRF フラグが "1" になった状態で次のデータを受信すると、RIIC は RDRF フラグが "1" になるタイミングの 1 つ手前の SCL クロック立ち下がりで SCL0 ラインを Low にホールドします。この Low ホールドは ICDRR レジスタを読むことで解除され RIIC は SCL0 ラインを開放します。 ICSR2.STOP フラグが "1" で、かつ ICSR2.RDRF フラグが "1" の場合、または全データ受信が完了する タイミングで ICDRR レジスタを読んでください。
- (5) RIIC はストップコンディションを検出すると、ICSR1.HOA, GCA, AASy ビット ($y=0 \sim 2$) を自動的に "0" にします。
- (6) ICSR2.STOP フラグが "1" であることを確認した後、次通信のために ICSR2.STOP フラグを "0" にして ください。




図 27.18 スレーブ受信のフローチャート例




図 27.19 スレーブ受信の動作タイミング (1) (7 ビットアドレスフォーマット、RDRFS ビット=0 のとき)




図 27.20 スレーブ受信の動作タイミング (2) (RDRFS ビット = 0 のとき)

27.4 SCL 同期回路

RIIC の SCL クロック生成は SCL0 ラインの立ち上がりを検出すると、ICBRH レジスタで設定された High 幅のカウントを開始し、High 幅のカウントが終了すると SCL0 ラインを Low にドライブして立ち下げます。また SCL0 ラインの立ち下がりを検出すると、ICBRL レジスタで設定された Low 幅のカウントを開始し、Low 幅のカウントが終了すると SCL0 ラインの Low ドライブを終了して SCL0 ラインを開放します。これにより SCL クロックを生成します。

I²C バスをマルチマスタで使用する場合、SCL クロックは他のマスタデバイスとの競合により SCL クロック同士が衝突する場合があります。SCL クロックが衝突した場合、マスタデバイスは SCL クロックの同期 化を行う必要があります。この SCL クロックの同期はビットごとに行う必要があり、RIIC はマスタモード 時に SCL0 ラインを監視してビットごとに同期を取りながら SCL クロックを生成する機能 (SCL 同期回路) を備えています。

RIIC が SCL0 ラインの立ち上がりを検出し ICBRH レジスタで設定された High 幅のカウント中に他のマスタデバイスの SCL クロック出力により SCL0 ラインが立ち下げられた場合、RIIC は SCL0 ラインの立ち下がりを検出すると High 幅のカウントアップ動作を中断し、SCL0 ラインの Low ドライブを行うのと同時に ICBRL レジスタで設定された Low 幅のカウントアップを開始します。Low 幅のカウントが終了すると SCL0 ラインの Low ドライブを終了して SCL0 ラインを開放します。このとき他のマスタデバイスの SCL クロックの Low 幅が RIIC で設定された Low 幅よりも長い場合、SCL クロックの Low 幅は延長されます。他のマスタデバイスの Low 幅出力が終了すると、SCL0 ラインが開放され SCL クロックが立ち上がります。そのため SCL クロック出力衝突時の SCL クロックの High 幅は短いクロックに同期し、Low 幅は長いクロックに同期化されます。なお、この SCL 同期は ICFER.SCLE ビットが "1" のとき有効です。




図 27.21 RIIC の SCL クロック生成および SCL 同期化動作

27.5 SDA 出力遅延機能

RIIC は SDA 出力遅延機能を備えています。SDA 出力遅延機能は、すべての SDA 出力タイミング (発行動作 (開始 / 再開始 / 停止)、データ出力、ACK/NACK 出力) を遅延させることができます。

SDA 出力遅延機能は、SCL クロックの立ち下がり検出から SDA 出力を遅延させ、確実に SCL クロックの Low 期間中に SDA 出力を行うことで、通信デバイスの誤認動作を防ぐ目的で使用する機能で、SMBus の データホールド時間: 300 ns (min) の仕様を満たす目的でも使用することができます。

この SDA 出力遅延機能は ICMR2.SDDL[2:0] ビットが "000b" 以外のとき有効で、SDDL[2:0] ビットが "000b" のとき無効です。

SDA 出力遅延機能が有効 (SDDL[2:0] ビットが "000b" 以外)のとき、SDA 出力遅延カウンタは ICMR2.DLCS ビットで選択された内部基準クロック (IIC φ) またはその 2 分周クロック (IIC φ /2) をカウント ソースとして SDDL[2:0] ビットで設定されたサイクル数分のカウント動作を行い、遅延サイクル分のカウントが終了した時点で RIIC は SDA 出力 (発行動作 (開始 / 再開始 / 停止)、データ出力、ACK/NACK 出力) を行います。




図 27.22 SDA 出力遅延タイミング

27.6 デジタルノイズフィルタ回路

SCL0 端子および SDA0 端子の状態は、アナログノイズフィルタ回路およびデジタルノイズフィルタ回路 を経由して内部に取り込まれます。図 27.23 にデジタルノイズフィルタ回路のブロック図を示します。

RIIC に内蔵されているデジタルノイズフィルタ回路は、4段の直列に接続されたフリップフロップ回路と一致検出回路で構成されています。

デジタルノイズフィルタの有効段数は ICMR3.NF[1:0] ビットで選択し、ノイズ除去能力は選択した有効段数に応じて 1 IIC ϕ ~ 4 IIC ϕ サイクル分となります。

SCL0 端子入力信号(または SDA0 端子入力信号)は IICφ の立ち下がりでサンプリングされ、

ICMR3.NF[1:0] ビットで設定された有効段数のフリップフロップ回路出力がすべて一致したとき、そのレベルが内部信号として伝えられ、一致しない場合は前の値を保持します。

なお、PCLK = 4 MHz 時の 400 kbps 通信のように内部動作クロック (PCLK) と通信速度の比が小さい場合、デジタルノイズフィルタの特性上、ノイズ発生時に必要な信号まで除去してしまう場合があります。そのような場合は、デジタルノイズフィルタ回路の使用を禁止 (ICFER.NFE ビット = 0) し、アナログノイズフィルタ回路のみを使用することが可能です。




図 27.23 デジタルノイズフィルタ回路のブロック図

27.7 アドレス一致検出機能

RIIC はジェネラルコールアドレス、ホストアドレスの他に 3 種類のスレーブアドレスを設定可能です。またスレーブアドレスには 7 ビットアドレスまたは 10 ビットアドレスの設定が可能です。

27.7.1 スレーブアドレスー致検出機能

RIIC は 3 種類のスレーブアドレスを設定可能で、それぞれに応じたスレーブアドレス検出機能を備えています。ICSER.SARyE ビット ($y=0\sim2$) が "1" のとき、SARUy/SARLy レジスタ ($y=0\sim2$) に設定されたスレーブアドレスを検出することができます。

RIIC は設定されたスレーブアドレス一致を検出すると、SCL クロックの 9 クロック目の立ち上がりで該当する ICSR1.AASy フラグ $(y=0\sim2)$ を "1" にし、続く R/W# ビットにより ICSR2.RDRF フラグまたは ICSR2.TDRE フラグを "1" にします。これにより受信データフル割り込み (RXI) または送信データエンプティ割り込み (TXI) を発生させることができ、AASy フラグを確認することでどのスレーブアドレスが指定されたかを識別することができます。

図 27.24 ~図 27.26 に AASy フラグが "1" になるタイミングを示します。




図 27.24 7 ビットアドレスフォーマット選択時に AASy フラグが "1" になるタイミング




図 27.25 10 ビットアドレスフォーマット選択時に AASy フラグが "1" になるタイミング




図 27.26 7 ビット /10 ビットアドレスフォーマット混在時に AASy フラグが "1" または "0" になるタイミング

27.7.2 ジェネラルコールアドレス検出機能

RIIC はジェネラルコールアドレス (0000 000b + 0 (write)) の検出機能を備えています。ICSER.GCAE ビットが "1" のとき、ジェネラルコールアドレスを検出することができます。

スタートコンディションまたはリスタートコンディション後のアドレスが 0000 000b + 1 (read) (スタートバイト) だった場合、RIIC はこのアドレスを All "0" のスレーブアドレスと認識し、ジェネラルコールアドレスとみなしません。

RIIC はジェネラルコールアドレスを検出すると、SCL クロックの 9 クロック目の立ち上がりで ICSR1.GCA フラグを "1" にし、同時に ICSR2.RDRF フラグを "1" にします。これにより受信データフル割り 込み (RXI) を発生させることができ、GCA フラグを確認することでジェネラルコールアドレスが送信されたことを認識することができます。

なお、ジェネラルコールアドレス検出後の動作は通常のスレーブ受信動作と同じです。




図 27.27 ジェネラルコールアドレス受信時に GCA フラグが "1" になるタイミング

27.7.3 デバイス ID アドレス検出機能

RIIC は I^2 C バス (Rev.03) に準拠したデバイス ID アドレスの検出機能を備えています。ICSER.DIDE ビットを "1" にした状態で、スタートコンディションまたはリスタートコンディション後の 1 バイト目に 1111 100b を受信すると、RIIC はこのアドレスをデバイス ID アドレスと認識し、続く R/W# ビットが "0" のとき SCL クロックの 8 クロック目の立ち上がりで ICSR1.DID フラグを "1" にした後、2 バイト目以降と自スレーブアドレスとの比較動作を行います。この 2 バイト目以降のアドレスがスレーブアドレスレジスタの値と一致した場合、該当する ICSR1.AASy フラグ ($y=0\sim2$) が "1" になります。

その後スタートコンディションまたはリスタートコンディション後の1 バイト目が再びデバイス ID アドレス (1111 100b) と一致し、続くR/W# ビットが"1"のときRIIC は続く2 バイト目以降はアドレス比較動作を行わず、ICSR2.TDRE フラグを"1"にします。

デバイス ID アドレス検出機能は、自スレーブアドレスと不一致あるいは自スレーブアドレス一致後のリスタートコンディション後のアドレスがデバイス ID アドレスと不一致の場合、DID フラグを"0"にし、スタートコンディションまたはリスタートコンディション後の 1 バイト目がデバイス ID アドレス (1111 100b) と一致し、かつ R/W# ビットが"0"のとき DID フラグを"1"にセットし、続く 2 バイト目以降をスレーブアドレスと比較します。 R/W# ビットが"1"の場合、DID フラグは前値の状態を継続し、2 バイト目以降のスレーブアドレス比較を行いません。 そのため、TDRE フラグが"1"であることを確認後 DID フラグをチェックすることで、デバイス ID を受信したことを確認することができます。

なお、一連のデバイス ID 受信後にホストに送信するデバイス ID フィールドとして必要な情報 (3 バイト分:メーカ [12 ビット] + 部品識別 [9 ビット] + リビジョン [3 ビット]) は、通常の送信データと同様あらかじめ準備してください。また、デバイス ID フィールドに必要な情報の詳細については NXP 社にお問い合わせください。




図 27.28 デバイス ID アドレス受信時の AASy、DID フラグセット / クリアタイミング

27.7.4 ホストアドレス検出機能

RIIC には SMBus 動作時にホストアドレス検出機能を備えています。ICMR3.SMBS ビットが "1" のとき ICSER.HOAE ビットを "1" にすると、スレーブ受信モード (ICCR2.MST, TRS ビット = 00b) にホストアドレス (0001 000b) を検出することが可能です。

RIIC はホストアドレスを検出すると、SCL クロックの 9 クロック目の立ち上がりで ICSR1.HOA フラグを "1"にし、Wr ビット (R/W# ビットに "0"を受信)のとき ICSR2.RDRF フラグを "1"にします。これにより受信データフル割り込み (RXI) を発生させることができ、HOA フラグを確認することでスマートバッテリな どからホストアドレスが送信されたことを認識することができます。

なお、ホストアドレス (0001 000b) に続くビットが Rd ビット (R/W# ビットに "1" を受信) の場合において もホストアドレスを検出することが可能です。また、ホストアドレス検出後の動作は通常のスレーブ動作と 変わりありません。




図 27.29 ホストアドレス受信時に HOA フラグが "1" になるタイミング

27.8 SCL の自動 Low ホールド機能

27.8.1 送信データ誤送信防止機能

RIIC は送信モード時 (ICCR2.TRS ビット = 1)、シフトレジスタ (ICDRS レジスタ) が空の状態でかつ送信 データ (ICDRT レジスタ) が書かれていない場合、以下に示す区間、自動的に SCL0 ラインの Low ホールド を行います。この Low ホールドは送信データの書き込みが行われるまでの期間 Low 区間を延長し、意図しない送信データの誤送信を防止します。

《マスタ送信モード》

- スタートコンディション / リスタートコンディション発行後の Low 区間
- 9クロック目と1クロック目の Low 区間

《スレーブ送信モード》

● 9クロック目と1クロック目の Low 区間




図 27.30 送信モードの自動 Low ホールド動作

27.8.2 NACK 受信転送中断機能

RIIC は送信モード時 (ICCR2.TRS ビット = 1) に NACK を受信した場合、転送動作を中断する機能を備えています。この機能は ICFER.NACKE ビットが "1" (転送中断許可)のとき有効で、NACK 受信時にすでに次の送信データが書き込まれていた場合 (ICSR2.TDRE フラグ = 0 の状態)、SCL クロックの 9 クロック目の立ち下がり時の次のデータ送信動作を自動的に中断します。これにより次送信データの MSB が "0" のときの SDA0 ライン Low 出力固定を防止することができます。

なお NACK 受信転送中断機能で転送動作が中断された場合 (ICSR2.NACKF フラグ = 1)、以後の送信動作 および受信動作は行いません。動作を再開するには NACKF フラグを "0" にしてください。またマスタ送信 モードの場合には NACKF フラグを "0" にした後、リスタートコンディション発行またはストップコンディション発行後にスタートコンディション発行を行って、動作をやり直してください。




図 27.31 NACK 受信時の転送中断動作 (NACKE ビット = 1 のとき)

27.8.3 受信データ取りこぼし防止機能

RIIC は受信モード時 (ICCR2.TRS ビット = 0)、受信データフル (ICSR2.RDRF フラグ = 1) の状態で受信 データ (ICDRR レジスタ) の読み出しが 1 転送バイト以上遅れるなどの応答処理遅延が発生した場合、次の データ受信の 1 つ手前で自動的に SCL0 ラインの Low ホールドを行い、受信データの取りこぼしを未然に防止します。

この自動 Low ホールドによる取りこぼし防止機能は、最終受信データの読み出し処理が遅れて、その間にストップコンディション後に自スレーブアドレスを指定された場合にも有効で、ストップコンディション後自スレーブアドレスと不一致の場合にはこの Low ホールドは行わないため、他の通信を阻害しません。

また、RIIC では ICMR3.WAIT, RDRFS ビットの組み合わせにより Low ホールドを行う区間を選択することができます。

(1) WAIT ビットによる 1 バイト受信動作 / 自動 Low ホールド機能

ICMR3.WAIT ビットを"1"にすると、RIIC は WAIT ビット機能による 1 バイト受信動作になります。 ICMR3.RDRFS ビットが"0"のとき、RIIC は SCL クロックの 8 クロック目の立ち下がりから 9 クロック目の立ち下がり期間のアクノリッジビットには自動的に ICMR3.ACKBT ビットの内容が送出され、9 クロック目立ち下がりを検出すると WAIT ビット機能により自動的に SCL0 ラインを Low にホールドします。この Low ホールドは ICDRR レジスタの読み出しによって解除されます。そのため 1 バイトごとの受信動作が可能となります。

なお WAIT ビット機能は、マスタ受信モード時またはスレーブ受信モード時でかつ自スレーブアドレス (ジェネラルコールアドレス、ホストアドレス含む)と一致した以降の受信バイトから有効になります。

(2) RDRFS ビットによる 1 バイト受信動作 (ACK/NACK 送出制御)/ 自動 Low ホールド機能

ICMR3.RDRFS ビットを "1" にすると、RIIC は RDRFS ビット機能による 1 バイト受信動作になります。 RDRFS ビットを "1" にすると、受信データフルフラグ (ICSR2.RDRF フラグ) が "1" になるタイミングが SCL クロックの 8 クロック目の立ち上がりに変更され、8 クロック目の立ち下がりを検出すると自動的に SCLO ラインを Low にホールドします。この Low ホールドは ICMR3.ACKBT ビットへの書き込みによって 解除され、ICDRR レジスタの読み出しでは解除されません。そのため 1 バイトごとに受信したデータの内 容に応じた ACK/NACK 送出の受信動作が可能となります。

なお RDRFS ビット機能は、マスタ受信モード時またはスレーブ受信モード時でかつ自スレーブアドレス (ジェネラルコールアドレス、ホストアドレス含む)と一致した以降の受信バイトから有効になります。




図 27.32 受信モードの自動 Low ホールド動作 (RDRFS、WAIT ビット)

27.9 アービトレーションロスト検出機能

RIICには I²C バス仕様で定められている通常のアービトレーションロスト検出機能の他に、スタートコンディションの二重発行防止、NACK 送信時のアービトレーションロスト検出やスレーブ送信時におけるアービトレーションロスト検出機能も備えています。

27.9.1 マスタアービトレーションロスト検出機能 (MALE ビット)

RIIC はスタートコンディション発行の際 SDA0 ラインを Low にしますが、これよりも早く他のマスタデバイスがスタートコンディションを発行して SDA0 ラインを Low にした場合、アービトレーションロストを発生させ、他のマスタデバイスの通信を優先します。同様に ICCR2.BBSY フラグが "1" (バスビジー中)のときに ICCR2.ST ビットを "1" にするとアービトレーションロストが発生し、他のマスタデバイスの通信を優先します。スタートコンディションは生成しません。

またスタートコンディション発行が正常に行われた場合、アドレス送信を含む送信データ (SDA 信号) と SDA0 ラインに不一致が生じた場合 (SDA 出力が High 出力 (SDA0 端子はハイインピーダンス) で、SDA ラインに Low を検出したとき)、アービトレーションロストを発生させます。

マスタアービトレーションロストが発生した場合、RIIC はスレーブ受信モードに移行します。このとき ジェネラルコールアドレスを含むスレーブアドレス一致があった場合にはスレーブ動作を継続します。 なおマスタアービトレーションロスト検出は、ICFER.MALE ビットが"1"(マスタアービトレーションロ スト検出許可)の状態で以下に示す条件が成立したとき、アービトレーションロストを検出します。

[マスタアービトレーションロスト条件]

- ICCR2.BBSYフラグが"0"の状態でICCR2.STビットを"1"にしてスタートコンディションを発行したときに SDA 信号と SDA0 ライン上の信号の状態が不一致のとき(スタートコンディション発行エラー)
- ICCR2.BBSYフラグが"1"でICCR2.STビットを"1"にしたとき(スタートコンディション二重発行エラー)
- マスタ送信モード時(ICCR2.MST, TRS ビット=11b)、アクノリッジを除く送信データ(SDA信号)と SDA0 ライン上の信号の状態が不一致のとき




図 27.33 マスタアービトレーションロスト検出動作例 (MALE ビット = 1 のとき)




図 27.34 スタートコンディション発行時のアービトレーションロスト (MALE ビット = 1 のとき)

27.9.2 NACK 送信アービトレーションロスト検出機能 (NALE ビット)

RIIC は受信モード時で NACK 送信時に出力した SDA 信号と SDA0 ライン上の信号の状態が不一致の場合 (SDA 出力が High 出力 (SDA0 端子はハイインピーダンス)で、SDA0 ラインに Low を検出したとき)、アービトレーションロストを発生させる機能を備えています。このアービトレーションロスト機能は、主にマルチマスタのシステムにおいて 2 つ以上のマスタが同時に同一スレーブデバイスからデータを受信する際に NACK 送信と ACK 送信が衝突することで発生します。これは 2 つ以上のマスタデバイスが 1 つのスレーブデバイスを介して共通の情報のやり取りする際に起こり得ます。図 27.35 に NACK 送信アービトレーションロスト検出動作例を示します。




図 27.35 NACK 送信アービトレーションロスト検出動作例 (NALE ビット = 1 のとき)

2つのマスタデバイス (マスタ A、マスタ B) と 1つのスレーブデバイスがバス上に接続されている場合を 例に挙げて説明します。マスタ A はスレーブデバイスから 2 バイト受信、マスタ B はスレーブデバイスから 4 バイト分のデータ受信を行うものとします。

このときマスタ A とマスタ B が同時にスレーブデバイスをアクセスした場合、スレーブアドレスは同じであるため、マスタ A、マスタ B ともスレーブデバイスアクセス時にアービトレーションロストが発生しません。そのためマスタ A、マスタ B ともどちらもバス権を取得したものと認識して動作します。ここでマスタ A は、スレーブデバイスから最終バイトである 2 バイト分の受信が完了した時点で A に、アーガデバイスから必要な 4 バイト受信に満たないため A に、スレーブデバイスから必要な 4 バイト受信に満たないため A に 送信を行います。このときマスタ A の A の A に 送信とマスタ B の A に 大場合、マスタ A はマスタ B が出した A に 送信を検出できないままストップコンディション発行動作を行うため、マスタ B の

RIIC はこのような NACK 送信時に ACK を受信した場合、他のマスタデバイスと競合負けが発生したことを検知しアービトレーションロストを発生させることができます。

NACK 送信アービトレーションロストが発生した場合、RIIC はスレーブー致状態を解除してスレーブ受信モードに移行します。これによりストップコンディション発行を未然に防ぎ、バスの通信阻害を防止することが可能です。

また SMBus の ARP コマンド処理において、アサインアドレスの UDID (ユニークデバイスアイデンティファイ) 不一致時の NACK 送信以降、およびアサインアドレス確定後の Get UDID (汎用)の NACK 送信以降の余剰処理 ("FFh" 送信処理) を省くことができます。

なお NACK 送信アービトレーションロスト検出は、ICFER.NALE ビットが "1" (NACK 送信アービトレーションロスト検出許可)の状態で以下に示す条件が成立したとき、アービトレーションロストを検出します。

[NACK 送信アービトレーションロスト条件]

• NACK送信時(ICMR3.ACKBTビット=1)、出力したSDA信号とSDA0ライン上の信号の状態が不一致のとき (ACK を受信したとき)

27.9.3 スレーブアービトレーションロスト検出機能 (SALE ビット)

RIIC は、スレーブ送信時に送信データ(出力した SDA 信号)と SDA0 ライン上の信号の状態に不一致が生じた場合(出力した SDA 出力が High 出力(SDA0 端子はハイインピーダンス)で、SDA0 ラインに Low を検出したとき)、アービトレーションロストを発生させる機能を備えています。このアービトレーションロスト機能は、主に SMBus の UDID(ユニークデバイスアイデンティファイ)送信時に使用します。

スレーブアービトレーションロストが発生した場合、RIIC はスレーブー致状態を解除してスレーブ受信モードに移行します。

この機能により SMBus の UDID 送信時のデータ衝突検出およびデータ衝突以降の余剰処理 ("FFh" 送信処理) を省くことができます。

なおスレーブアービトレーションロスト検出は、ICFER.SALE ビットが"1"(スレーブアービトレーションロスト検出許可)の状態で以下に示す条件が成立したとき、アービトレーションロストを検出します。

[スレーブアービトレーションロスト条件]

• スレーブ送信モード時(ICCR2.MST, TRS ビット=01b)、アクノリッジを除く送信データ(出力した SDA信号)と SDA0 ライン上の信号の状態が不一致のとき




図 27.36 スレーブアービトレーションロスト検出動作例 (SALE ビット = 1 のとき)

27.10 スタートコンディション、リスタートコンディション、ストップコンディション 発行機能

27.10.1 スタートコンディション発行動作

RIIC は、ICCR2.ST ビットによりスタートコンディションの発行を行います。

ST ビットを"1"にすると、スタートコンディション発行の要求が行われ ICCR2.BBSY フラグが "0"(バスフリー)の状態のときスタートコンディションの発行を行います。スタートコンディションが正常に発行された場合、RIIC は自動的にマスタ送信モードに移行します。

スタートコンディションの発行は、以下のシーケンスに従って行われます。

[スタートコンディション発行動作]

- (1) SDA0 ラインを立ち下げ (High から Low に遷移)
- (2) ICBRH レジスタで設定した時間スタートコンディションのホールド時間を確保
- (3) SCL0 ラインを立ち下げ (High から Low に遷移)
- (4) SCL0 ラインの Low を検出後、ICBRL レジスタで設定した時間 SCL0 ラインの Low 幅を確保

27.10.2 リスタートコンディション発行動作

RIIC は ICCR2.RS ビットによりリスタートコンディションの発行を行います。

RS ビットを"1"にするとリスタートコンディション発行の要求が行われ、RIIC は ICCR2.BBSY フラグが "1"(バスビジー)の状態でかつ ICCR2.MST ビットが"1"(マスタモード)のとき、リスタートコンディションの発行を行います。

リスタートコンディションの発行は、以下のシーケンスに従って行われます。

「リスタートコンディション発行動作】

- (1) SDA0 ラインを開放
- (2) ICBRL レジスタで設定した時間 SCL0 ラインの Low 幅を確保
- (3) SCL0 ラインを開放 (Low から High に遷移)
- (4) SCL0 ラインの High 検出後、ICBRL レジスタで設定した時間リスタートコンディションのセットアップ時間を確保
- (5) SDA0 ラインを立ち下げ (High から Low に遷移)
- (6) ICBRH レジスタで設定した時間リスタートコンディションのホールド時間を確保
- (7) SCL0 ラインを立ち下げ (High から Low に遷移)
- (8) SCL0 ラインの Low を検出後、ICBRL レジスタで設定した時間 SCL0 ラインの Low 幅を確保




図 27.37 スタートコンディション / リスタートコンディション発行動作タイミング (ST、RS ビット)

27.10.3 ストップコンディション発行動作

RIIC は ICCR2.SP ビットによりストップコンディションの発行を行います。

SP ビットを "1" にするとストップコンディション発行の要求が行われ、RIIC は ICCR2.BBSY フラグが "1" (バスビジー) の状態でかつ ICCR2.MST ビットが "1" (マスタモード) のとき、ストップコンディションの発行を行います。

ストップコンディションの発行は、以下のシーケンスに従って行われます。

[ストップコンディション発行動作]

- SDA0 ラインを立ち下げ (High から Low に遷移)
- ICBRL レジスタで設定した時間 SCL0 ラインの Low 幅を確保
- SCL0 ラインを開放 (Low から High に遷移)
- SCL0 ラインの High 検出後、ICBRH レジスタで設定した時間ストップコンディションのセットアップ時間を確保
- SDA0 ラインを開放 (Low から High に遷移)
- ICBRL レジスタで設定した時間バスフリー時間を確保
- BBSY フラグクリア (バス権解放)




図 27.38 ストップコンディション発行動作タイミング (SP ビット)

27.11 バスハングアップ

I²C バスでは主にノイズ等の影響により、マスタデバイスとスレーブデバイス間で同期ずれが発生すると、SCLO ラインや SDAO ラインが固定されたままバスハングアップを起こす場合があります。

RIIC は、このバスハングアップ状態に対し SCL0 ラインを監視することで、バスハングアップ状態を検出できるタイムアウト検出機能や、同期ずれによるバスハングアップ状態を解除するための SCL クロック追加出力機能および RIIC リセット機能、内部リセット機能を備えています。

また、ICCR1.SCLO, SDAO, SCLI, SDAI ビットを確認することで、RIIC 自身が SCLO ライン /SDAO ライン に Low 出力しているか、あるいは通信デバイス側が Low 出力しているかどうかを確認することが可能です。

27.11.1 タイムアウト検出機能

RIIC には SCL0 ラインに一定時間以上変化が見られない状態を検出するタイムアウト検出機能を備えています。RIIC は、SCL0 ラインが Low または High に固定されたまま一定時間以上経過したことを検知し、バスの異常状態を検出することができます。

タイムアウト検出機能は SCL0 ラインの状態を監視し、Low または High の時間を内部カウンタでカウントします。タイムアウト検出機能は SCL0 ラインに変化(立ち上がり/立ち下がり)があった場合、内部カウンタをリセットし、変化がない場合カウント動作を続けます。SCL0 ラインに変化がないまま内部カウンタがオーバフローすると、RIIC はタイムアウトを検出しバスハングアップを知らせることができます。

このタイムアウト検出機能は ICFER.TMOE ビットが "1" のとき有効で、以下の期間に SCL0 ラインの Low 固定または High 固定のバスハングアップを検出します。

- マスタモード (ICCR2.MST ビット=1) で、バスビジー (ICCR2.BBSY フラグ=1)
- スレーブモード (ICCR2.MST ビット=0) で、自スレーブアドレス一致 (ICSR1 レジスタ≠00h) かつバスビジー (ICCR2.BBSY フラグ=1)
- スタートコンディション発行要求中 (ICCR2.ST ビット = 1) で、バスフリー (ICCR2.BBSY フラグ = 0) タイムアウト検出機能の内部カウンタは、ICMR1.CKS[2:0] ビットで設定された内部基準クロック (IIC φ) をカウントソースとして動作し、ロングモード選択時 (ICMR2.TMOS ビット = 0) 16 ビットカウンタ、ショートモード選択時 (TMOS ビット = 1) 14 ビットカウンタとなります。

また内部カウンタのカウント動作は、SCL0 ラインが Low のときカウントさせるか、High のときカウントさせるか、あるいはその両方をカウントさせるかを ICMR2.TMOH, TMOL ビットの設定により選択することが可能です。なお TMOH, TMOL ビットの両方を "0" にした場合は、内部カウント動作を行いません。

注. タイムアウト検出機能を使用するときは、「27.2.4 I²C バスモードレジスタ 2 (ICMR2)」、「27.2.18 タイムアウト内部カウンタ (TMOCNTL/TMOCNTU)」、「27.3.2 初期設定」を参照してください。




図 27.39 タイムアウト検出機能 (ICMR1.CKS[2:0] = 000b に設定した場合)

27.11.2 SCL クロック追加出力機能

RIIC にはマスタモード時、スレーブデバイスとの同期ずれによるスレーブデバイスの SDA0 ライン Low 固定状態を開放するための SCL クロック追加出力機能を備えています。

SCL クロック追加出力機能は、SCL クロックを 1 クロック単位で追加出力をする機能で、主にマスタモード時にスレーブデバイスが SDA0 ラインを Low 固定状態のままストップコンディションを発行できない場合に、スレーブデバイスの SDA0 ライン固定状態を開放させることに使用します。通常は使用しないでください。正常な通信動作中に使用すると通信異常の原因になります。

SCL クロック追加出力は、ICCR1.CLO ビットを "1" にすると、ICMR1.CKS[2:0] ビット、ICBRH、ICBRL レジスタで設定された転送速度の SCL クロックが 1 クロック分追加クロックとして出力されます。1 クロック分の追加クロック出力が終了すると CLO ビットは自動的に "0" になります。そのためソフトウェアで CLO ビットが "0" であることを確認後 "1" を書くことにより、追加クロックを連続的に出力することができます。

RIIC がマスタモード時にノイズ等の影響によりスレーブデバイスとの同期ずれが原因でスレーブデバイスが SDA0 ラインを Low 固定状態のままストップコンディションを発行できないバスハングアップのとき、SCL クロック追加出力機能を使用して追加クロックを 1 クロックずつ出力することでスレーブデバイスの SDA0 ラインの Low 固定状態を開放させ、バス状態を復帰させることができます。このスレーブデバイスの SDA0 ライン開放は ICCR1.SDAI ビットをチェックすることで確認することができます。スレーブデバイスの SDA0 ライン開放を確認した後、通信を終了させるため再度ストップコンディション発行を行ってください。

なお、この機能を使用する場合は ICFER.MALE ビットを "0" (マスタアービトレーションロスト検出禁

止) にして使用してください。MALE ビットが"1"(マスタアービトレーションロスト検出許可)の場合、ICCR1.SDAO ビットの値と SDAO ラインが不一致のときアービトレーションロストが発生しますので注意してください。

[ICCR1.CLO ビットの出力条件]

- バスフリー状態(ICCR2.BBSY フラグ=0)またはマスタモード(ICCR2.MST ビット=1、BBSY フラグ=1の 状態)のとき
- 通信デバイスが SCL0 ラインを Low ホールドにしていない状態のとき

図 27.40 に SCL クロック追加出力機能 (CLO ビット) を示します。




図 27.40 SCL クロック追加出力機能 (CLO ビット)

27.11.3 RIIC リセット、内部リセット

RIIC は RIIC モジュールをリセットするための機能を備えています。リセットには 2 種類のリセットがあり、1 つは ICCR2.BBSY フラグを含めた全レジスタの初期化を行う RIIC リセット、もう 1 つは各種設定値を保持したままスレーブアドレス一致状態の解除や内部カウンタの初期化などを行う内部リセットです。リセット後は ICCR1.IICRST ビットを "0" にしてください。

いずれのリセットも SCL0 端子 /SDA0 端子の出力状態を解除しハイインピーダンスに戻すため、バスハングアップ状態の解除にも利用できます。

なおスレーブ動作時のリセットは、マスタデバイスとの同期ずれを引き起こす原因になりますので使用は極力避けてください。また RIIC リセット (ICCR1.ICE, IICRST ビット = 01b) のリセット中はスタートコンディションなどのバス状態を監視できませんので注意してください。

RIIC リセット、内部リセットの詳細については、「27.14 リセットと各コンディション発行時のレジスタおよび機能の状態」を参照してください。

27.12 SMBus 動作

RIIC は SMBus (Ver.2.0) に準拠した通信動作が可能です。 SMBus 通信を行うには、ICMR3.SMBS ビットを "1" にしてください。転送速度は SMBus 仕様の $10~\rm kbps$ ~ $100~\rm kbps$ の範囲に収まるよう ICMR1.CKS[2:0] ビット、ICBRH、ICBRL レジスタを設定し、データホールド時間: $300~\rm ns$ (min) の仕様を守るよう ICMR2.DLCS ビットおよび ICMR2.SDDL[2:0] ビットの値を決定してください。 RIIC をスレーブデバイスの みの動作で使用する場合には、転送速度の設定は不要ですが、ICBRL はデータセットアップ時間 ($250~\rm ns$) 以上の値を設定してください。

なお SMBus デバイスデフォルトアドレス (1100 001b) はスレーブアドレスレジスタ L0 \sim L2 (SARL0、SARL1、SARL2) のいずれか 1 本を使用し、該当する SARUy.FS ビット ($y=0\sim2$) (7 ビット/10 ビットアドレスフォーマット選択ビット) を "0" (7 ビットアドレスフォーマット) を選択してください。

また、UDID (ユニークデバイスアイデンティファイ)送信時には、ICFER.SALE ビットを"1"にしてスレーブアービトレーションロスト検出機能を有効にしてください。

27.12.1 SMBus タイムアウト測定

(1) スレーブデバイスのタイムアウト測定

SMBus 通信では、スレーブデバイスは以下に示す区間 (タイムアウト間隔: $T_{LOW:SEXT}$) を計測する必要があります。

• スタートコンディションからストップコンディション

スレーブデバイスでタイムアウト測定を行う場合、RIIC のスタートコンディション検出割り込み (STI)、ストップコンディション検出割り込み (SPI) を利用してスタートコンディション検出からストップコンディション検出までの時間を MTU タイマを使用してその区間を計測することで行います。このタイムアウト測定時間は SMBus 仕様のクロック Low の累積時間 (スレーブデバイス) $T_{LOW:SEXT}$: 25 ms (max) 以内である必要があります。

MTU で計測した時間が、SMBus 仕様のクロック Low 検出のタイムアウト $T_{TIMEOUT}$: 25 ms (min) を超えた場合、スレーブデバイスはバス解放動作を行う必要があります。スレーブデバイスのバス解放動作を行うには ICCR1.IICRST ビットに "1" を書き、RIIC の内部リセットを行ってください。内部リセットを行うとRIIC は SCL0 端子 /SDA0 端子のバス駆動を中止し、端子をハイインピーダンスにすることができます。これによりバス解放を行うことができます。

(2) マスタデバイスのタイムアウト測定

SMBus 通信のマスタデバイスは以下に示す区間 (タイムアウト間隔: $T_{LOW:MEXT}$) を計測する必要があります。

- スタートコンディションからアクノリッジビット
- アクノリッジビットから次のアクノリッジビット
- アクノリッジビットからストップコンディション

マスタデバイスでタイムアウト測定を行う場合、RIIC のスタートコンディション検出割り込み (STI)、ストップコンディション検出割り込み (SPI)、および送信終了割り込み (TEI) または受信データフル割り込み (RXI) を利用して、それぞれの区間を MTU タイマを使用して各区間の時間を計測することで行います。このタイムアウト測定時間は SMBus 仕様のクロック Low の累積時間 (マスタデバイス) $T_{LOW:MEXT}$: 10 ms (max) 以内である必要があり、スタートコンディションからストップコンディションまでのすべての $T_{LOW:MEXT}$ を加算した結果が $T_{LOW:SEXT}$: 25 ms (max) 以内である必要があります。



ACK 受信タイミング (SCL の 9 クロック目の立ち上がり)は、マスタ送信モード時(マスタトランスミッタ)は ICSR2.TEND フラグ、マスタ受信モード時(マスタレシーバ)は ICSR2.RDRF フラグで見る必要があります。そのためマスタ送信時は1バイト送信動作を行い、マスタ受信時は最終バイト受信の1つ手前までは ICMR3.RDRFS ビットを "0" で使用してください。RDRFS ビットが "0" のとき、RDRF フラグは SCL の 9 クロック目の立ち上がりで "1" になります。

MTU で計測した時間が、SMBus 仕様のクロック Low の累積時間 (マスタデバイス) $T_{LOW:MEXT}$: 10 ms (max) または各計測時間の加算した結果が、SMBus 仕様のクロック Low 検出のタイムアウト $T_{TIMEOUT}$: 25 ms (min) を超えた場合、マスタデバイスはトランザクションの中止動作を行う必要があります。マスタ送信時には即座に送信動作 (ICDRT レジスタへの書き込み動作) を中止してください。マスタデバイスのトランザクション中止動作はストップコンディションを発行することで行われます。




図 27.41 SMBus タイムアウト測定

27.12.2 パケットエラーコード (PEC)

本 MCU は CRC 演算器を内蔵しています。RIIC の通信動作に CRC 演算器を利用することで SMBus のパケットエラーコード (PEC) の送信または受信データチェックを行うことができます。CRC 演算器の多項式については「29. CRC 演算器 (CRC)」を参照してください。

マスタ送信の PEC データ生成は、全送信データを CRC 演算器の CRC データ入力レジスタ (CRCDIR) に 書くことで生成することができます。

マスタ受信の PEC データチェックは、全受信データを CRC 演算器の CRCDIR レジスタに書き、そこで得られた CRC データ出力レジスタ (CRCDOR) の値と受信した PEC データを比較することで行います。

なお PEC コードチェックにおいて最終バイト受信時に一致 / 不一致に応じて ACK/NACK 送出を行う場合には、最終バイト受信の SCL の 8 クロック目の立ち上がりまでに ICMR3.RDRFS ビットを "1" にし、8 クロック目の立ち下がりで SCL0 ラインを Low にホールドしてください。

27.12.3 SMBus ホスト通知プロトコル (Notify ARP master コマンド)

SMBus ではスレーブデバイスが SMBus ホスト (または ARP マスタ)に対し、一時的にマスタデバイスとなり自スレーブアドレスを通知 (または要求) することができます。

本 MCU を SMBus ホスト(または ARP マスタ)として動作させる場合、スレーブデバイスからのホストアドレス (0001 000b) 送信をスレーブアドレスとして検出する必要があり、RIIC ではこのホストアドレスの検出機能を備えています。ホストアドレスをスレーブアドレスとして検出する場合は、ICMR3.SMBS ビットを"1"、ICSER.HOAE ビットを"1"にしてください。なおホストアドレス検出後の動作は、通常のスレーブ動作と同じです。

27.13 割り込み要因

RIIC の割り込み要因には、通信エラー/通信イベント発生(アービトレーションロスト検出、NACK 検出、タイムアウト検出、スタートコンディション検出、ストップコンディション検出)、受信データフル、送信データエンプティ、送信終了の4種類があります。

表 27.7 に割り込み一覧を示します。受信データフルおよび送信データエンプティ割り込み要求により、 DTC を起動してデータ転送を行うことができます。

名称	割り込み要因	割り込みフラグ	DTCの起動	優先順位	割り込み条件
EEI	通信エラー /通信イベント発生	AL	不可能	高	AL=1かつALIE=1
		NACKF		↑	NACKF=1かつNAKIE=1
		TMOF			TMOF=1かつTMOIE=1
		START			START=1かつSTIE=1
		STOP			STOP=1かつSPIE=1
RXI (注2)	受信データフル	RDRF	可能		RDRF=1かつRIE=1
TXI (注 1)	送信データ エンプティ	TDRE	可能		TDRE=1かつTIE=1
TEI (注	送信終了	TEND	不可能	低	TEND=1かつTEIE=1

表27.7 割り込み要因

- 注. CPUから周辺モジュールへの書き込みと命令と、実際にモジュールに書き込まれるタイミングには、遅延があります。割り 込みフラグをクリアまたは割り込み要求をマスクした場合は再度フラグを読み、クリアまたはマスクビット書き込みの完了を 確認した後に割り込み処理から復帰させてください。モジュールへの書き込み完了を確認せずに割り込み処理から復帰させた 場合、再度同一の割り込みが発生する可能性があります。
- 注1. TXI割り込みはエッジ割り込みのためクリアする必要はありません。またTXI割り込みの条件となるICSR2.TDREフラグは、ICDRTレジスタへの送信データの書き込み、あるいはストップコンディションの検出(ICSR2.STOPフラグ=1)で自動的に"0"になります。
- 注2. RXI割り込みはエッジ割り込みのためクリアする必要はありません。またRXI割り込みの条件となるICSR2.RDRFフラグは、ICDRRレジスタの読み出しで自動的に"0"になります。
- 注3. TEI割り込みを使用する場合、TEI割り込み処理の中でICSR2.TENDフラグをクリアしてください。 なおICSR2.TENDフラグは、ICDRTレジスタへの送信データの書き込み、あるいはストップコンディションの検出 (ICSR2.STOPフラグ=1)で自動的に"0"になります。

割り込み処理の中でそれぞれのフラグをクリアまたは割り込み要求をマスクしてください。

27.13.1 TXI 割り込みおよび RXI 割り込みバッファ動作

TXI 割り込みおよび RXI 割り込みは、TXI 割り込みおよび RXI 割り込みに対応した IR フラグが "1" のときに割り込み発生の条件が整った場合、ICU に対して割り込み要求を出力せず内部で保持します (内部で保持できる容量は、1 要因ごとに 1 要求までです)。

IR フラグが "0" になると、ICU に対して保持していた割り込み要求を出力します。通常の使用状態では、内部で保持している割り込み要求は自動的にクリアされます。

また、内部で保持している割り込み要求は、ICIER レジスタの対応する割り込み許可ビットを"0"にすることでクリアが可能です。

27.14 リセットと各コンディション発行時のレジスタおよび機能の状態

RIIC は MCU リセット、RIIC リセットおよび内部リセットによってリセットできます。表 27.8 にリセットと各コンディション発行時のレジスタおよび機能の状態を示します。

表27.8 リセットと各コンディション発行時のレジスタおよび機能

1		1	I	I	T	
		MCU リセット	RIIC リセット (ICE ビット=0、 IICRST ビット=1)	内部リセット (ICEビット=1、 IICRSTビット=1)	スタートコンディション/ リスタートコンディション 検出	ストップコンディション 検出
ICCR1	ICE, IICRST	リセット	保持	保持	保持	保持
	SCLO, SDAO		リセット	リセット		
	それ以外			保持		
ICCR2	BBSY	リセット	リセット	保持	保持	保持
	ST			リセット	リセット	保持
	それ以外					リセット
ICMR1	BC[2:0]	リセット	リセット	リセット	リセット	保持
	それ以外			保持	保持	
ICMR2		リセット	リセット	保持	保持	保持
ICMR3		リセット	リセット	保持	保持	保持
ICFER		リセット	リセット	保持	保持	保持
ICSER		リセット	リセット	保持	保持	保持
ICIER		リセット	リセット	保持	保持	保持
ICSR1		リセット	リセット	リセット	保持	リセット
ICSR2	TDRE, TEND	リセット	リセット	リセット	保持	リセット
	START				保持	
	STOP				保持	保持
	それ以外				保持	保持
SARLO, SA SARL2, SA SARU1, SA	ARU0,	リセット	リセット	保持	保持	保持
ICBRH, ICBRL		リセット	リセット	保持	保持	保持
ICDRT		リセット	リセット	保持	保持	保持
ICDRR		リセット	リセット	保持	保持	保持
ICDRS		リセット	リセット	リセット	保持	保持
タイムアウ	フト検出機能	リセット	リセット	動作	動作	動作
バスフリー	-時間計測	リセット	リセット	動作	動作	動作

27.15 イベントリンク機能(出力)

RIICO は次の要因が発生すると、イベントリンクコントローラ (ELC) に対してイベント出力を行います。

- 通信エラー/通信イベント
- 受信データフル
- 送信データエンプティ
- 送信終了

27.15.1 割り込み処理とイベントリンクの関係

RIIC の割り込みには、通信エラー/通信イベント発生(アービトレーションロスト検出、NACK 検出、タイムアウト検出、スタートコンディション検出、ストップコンディション検出)、受信データフル、送信データエンプティ、送信終了の4種類があり、それぞれに割り込み許可/禁止を制御する許可ビットがあります。割り込み要因が発生すると割り込み許可ビットが許可の場合に CPU に対して割り込み要求信号を出力します。

これに対してイベント信号は、割り込み許可ビットに依存せず、割り込み要因が発生すると出力され、 ELCを介して他のモジュールに伝達されます。

割り込み要因については、表 27.7 を参照してください。

27.16 使用上の注意事項

27.16.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ B (MSTPCRB) により、モジュールストップ状態への遷移 / 解除を行うことができます。初期値では RIIC はモジュールストップ状態です。モジュールストップ状態を解除することにより、RIIC のレジスタへのアクセスが可能になります。

モジュールストップコントロールレジスタ B の詳細は、「11. 消費電力低減機能」を参照してください。

27.16.2 通信の開始に関する注意事項

通信開始 (ICCR1.ICE ビット = 1) 時点で RIIC の割り込みに対応した IR フラグが "1" のときは、動作許可前に下記の手順で割り込み要求をクリアしてください。IR フラグが "1" で通信を開始 (ICCR1.ICE ビット = 1) すると、通信開始後の割り込み要求が内部で保持されるため、IR フラグが予期しない挙動となる可能性があります。

- (1) ICCR1.ICE ビットが "0" であることを確認
- (2) 対応する周辺側の割り込み許可ビット(ICIER.TIE など)を"0"にする
- (3) 対応する周辺側の割り込み許可ビット (ICIER.TIE など) を読み出し、"0"を確認
- (4) IR フラグを "0" にする

28. シリアルペリフェラルインタフェース (RSPI)

本章に記載している PCLK とは PCLKB を指します。

28.1 概要

本 MCU は、1 チャネルのシリアルペリフェラルインタフェース (RSPI) を内蔵しています。

RSPI は、全二重同期式のシリアル通信ができます。複数のプロセッサや周辺デバイスとの高速なシリアル通信機能を内蔵しています。

表 28.1 に RSPI の仕様を、図 28.1 に RSPI のブロック図を示します。

なお、本章では、RSPI コマンドレジスタ m(SPCMDm)で使用している m は、 $0 \sim 7$ と規定しています。

表 28.1 RSPIの仕様 (1/2)

項目	内容
チャネル数	1チャネル
RSPI転送機能	 MOSI (Master Out Slave In)、MISO (Master In Slave Out)、SSL (Slave Select)、RSPCK (RSPI Clock) 信号を使用して、SPI動作 (4線式) /クロック同期式動作 (3線式) でシリアル通信が可能 送信のみの動作が可能 通信モード:全二重または送信のみを選択可能 RSPCKの極性を変更可能 RSPCKの位相を変更可能
データフォーマット	 MSBファースト/LSBファーストの切り替え可能 転送ビット長を8、9、10、11、12、13、14、15、16、20、24、32ビットから選択可能 送信/受信バッファは128ビット 一度の送受信で最大4フレームを転送(1フレームは最大32ビット)
ビットレート	 マスタモード時、内蔵ボーレートジェネレータでPCLKを分周してRSPCKを生成(分周比は2~4096分周) スレーブ時は、PCLKの最小8分周のクロックを、RSPCKとして入力可能(RSPCKの最大周波数はPCLKの8分周) High幅: PCLKの4サイクル、Low幅: PCLKの4サイクル
バッファ構成	・ 送信および受信バッファはそれぞれダブルバッファ構造・ 送信および受信バッファは128ビット
エラー検出	モードフォルトエラー検出オーバランエラー検出パリティエラー検出
SSL制御機能	 1チャネルあたり4本のSSL端子(SSLA0~SSLA3) シングルマスタ設定時には、SSLA0~SSLA3端子を出力 マルチマスタ設定時: SSLA0端子は入力、SSLA1~SSLA3端子は出力または未使用 スレーブ設定時: SSLA0端子は入力、SSLA1~SSLA3端子は未使用 SSL出力のアサートからRSPCK動作までの遅延(RSPCK遅延)を設定可能設定範囲: 1~8 RSPCK 設定単位: 1 RSPCK RSPCK停止からSSL出力のネゲートまでの遅延(SSLネゲート遅延)を設定可能設定範囲: 1~8 RSPCK 設定単位: 1 RSPCK 次アクセスのSSL出力アサートのウェイト(次アクセス遅延)を設定可能設定範囲: 1~8 RSPCK 設定単位: 1 RSPCK SSL極性変更機能
マスタ転送時の制御方式	 最大8コマンドで構成された転送を連続してループ実行可能 各コマンドに以下の項目を設定可能 SSL信号値、ビットレート、RSPCK極性/位相、転送データ長、LSB/MSBファースト、バースト、RSPCK遅延、SSLネゲート遅延、次アクセス遅延 送信バッファへのライトで転送を起動可能 SSLネゲート時のMOSI信号値を設定可能
割り込み要因	● 割り込み要因 受信バッファフル割り込み 送信バッファエンプティ割り込み RSPIエラー割り込み(モードフォルト、オーバラン、パリティエラー) RSPIアイドル割り込み(RSPIアイドル)

表 28.1 RSPIの仕様 (2/2)

項目	内容
その他の機能	 CMOS/オープンドレイン出力切り替え機能 RSPI初期化機能 ループバックモード機能
消費電力低減機能	モジュールストップ状態への設定が可能




図 28.1 RSPI のブロック図

表 28.2 に RSPI で使用する入出力端子を示します。

SSLA0 端子の入出力方向は、シングルマスタ設定の場合は出力、マルチマスタ設定とスレーブ設定の場合は入力に、RSPI が自動的に切り替えます。RSPCKA、MOSIA、MISOA 端子の入出力方向は、マスタ/スレーブ設定と SSLA0 端子の入力レベルに応じて、RSPI が自動的に切り替えます。

詳細は、「28.3.2 RSPI 端子の制御」を参照してください。


表28.2 RSPIの入出力端子

チャネル	端子名	入出力	機能
RSPI0	RSPCKA	入出力	クロック入出力
	MOSIA	入出力	マスタ送出データ入出力
	MISOA	入出力	スレーブ送出データ入出力
	SSLA0	入出力	スレーブセレクト入出力
	SSLA1	出力	スレーブセレクト出力
	SSLA2	出力	スレーブセレクト出力
	SSLA3	出力	スレーブセレクト出力

28.2 レジスタの説明

28.2.1 RSPI 制御レジスタ (SPCR)

アドレス RSPI0.SPCR 0008 8380h



ビット	シンボル	ビット名	機能	R/W
b0	SPMS	RSPIモード選択ビット	0:SPI動作(4線式) 1:クロック同期式動作(3線式)	R/W
b1	TXMD	通信動作モード選択ビット	0:全二重同期式シリアル通信 1:送信動作のみのシリアル通信	R/W
b2	MODFEN	モードフォルトエラー検出許可ビット	0:モードフォルトエラー検出を禁止 1:モードフォルトエラー検出を許可	R/W
b3	MSTR	RSPIマスタ/スレーブモード選択ビット	0:スレーブモード 1:マスタモード	R/W
b4	SPEIE	RSPIエラー割り込み許可ビット	0:RSPIエラー割り込み要求の発生を禁止1:RSPIエラー割り込み要求の発生を許可	R/W
b5	SPTIE	送信バッファエンプティ割り込み許可 ビット	0:送信バッファエンプティ割り込み要求の発生を禁止 1:送信バッファエンプティ割り込み要求の発生を許可	R/W
b6	SPE	RSPI機能許可ビット	0:RSPI機能は無効 1:RSPI機能は有効	R/W
b7	SPRIE	RSPI受信バッファフル割り込み許可 ビット	0:RSPI受信バッファフル割り込み要求の発生を禁止 1:RSPI受信バッファフル割り込み要求の発生を許可	R/W

SPCR.SPE ビットが "1" の状態において、SPCR.MSTR ビット、SPCR.MODFEN ビット、SPCR.TXMD ビットの設定値を変更した場合は、以降の動作はしないでください。

SPMS ビット(RSPI モード選択ビット)

SPI 動作(4線式)/クロック同期式動作(3線式)を選択するためのビットです。

クロック同期式動作を行う場合は SSLA0 ~ SSLA3 端子を使用せず、RSPCKA 端子、MOSIA 端子、MISOA 端子の 3 端子を用いて通信を行います。また、マスタモード時(SPCR.MSTR = 1)でクロック同期式動作を行う場合は、SPCMDm.CPHA ビットを "0"、"1" どちらにも設定できます。スレーブモード時(SPCR.MSTR = 0)でクロック同期式動作を行う場合は CPHA ビットを "1" に設定してください。スレーブモード時(SPCR.MSTR = 0)でクロック同期式動作を行う場合に、CPHA ビットを "0" に設定した場合の動作はしないでください。

TXMD ビット(通信動作モード選択ビット)

全二重同期式のシリアル通信、送信のみの動作を選択するためのビットです。 TXMD ビットを "1" にして、通信を行う場合は、送信動作のみを行い、受信動作を行いません (「28.3.6 通信動作モード」参照)。

また、TXMD ビットを"1"に設定した場合、受信バッファフルの割り込み要求を使用することはできません。

MODFEN ビット(モードフォルトエラー検出許可ビット)

モードフォルトエラーの検出を許可 / 禁止するためのビットです(「28.3.8 エラー検出」を参照)。また、RSPI は MODFEN ビットと MSTR ビットとの組み合わせに従って、SSLA0 \sim SSLA3 端子の入出力方向を決定します(「28.3.2 RSPI 端子の制御」を参照)。

MSTR ビット (RSPI マスタ/スレーブモード選択ビット)

RSPI のマスタ / スレーブモードを選択するためのビットです。また、RSPI は MSTR ビットの設定に従って、RSPCKA、MOSIA、MISOA、SSLA0 \sim SSLA3 端子の方向を決定します。

SPEIE ビット(RSPI エラー割り込み許可ビット)

RSPI がモードフォルトエラーを検出して SPSR.MODF フラグを "1" にした場合、RSPI がオーバランエラーを検出して SPSR.OVRF フラグを "1" にした場合、またはパリティエラーを検出して SPSR.PERF フラグを "1" にした場合の RSPI エラー割り込み要求の発生を許可 / 禁止します。詳細については、「28.3.8 エラー検出」を参照してください。

SPTIE ビット(送信バッファエンプティ割り込み許可ビット)

RSPI が送信バッファエンプティを検出し、送信バッファエンプティ割り込み要求の発生を許可 / 禁止します。

送信開始時の送信バッファエンプティ割り込み要求は、SPTIE ビットと同時または後に、SPE ビットを"1"にすることで発生します。

RSPI機能は無効(SPE ビットが"0")に遷移しても、SPTIE ビットを"1"にしていると、送信バッファエンプティ割り込みが発生することに注意してください。

SPE ビット (RSPI 機能許可ビット)

RSPI機能の有効/無効を選択します。

SPSR.MODF フラグが "1" の場合には、SPE ビットを "1" にすることはできません。詳細は「28.3.8 エラー検出」を参照してください。

SPE ビットを "0" にすると、RSPI 機能が無効化され、モジュール機能の一部が初期化されます。詳細は 「28.3.9 RSPI の初期化」を参照してください。また、SPE ビットを "0" の状態から "1" または "1" の状態 から "0" になることで送信バッファエンプティ割り込み要求が発生します。


SPRIE ビット(RSPI 受信バッファフル割り込み許可ビット)

RSPI がシリアル転送完了後の受信バッファフルを検出し、RSPI 受信バッファフル割り込み要求の発生を許可 / 禁止します。



28.2.2 RSPI スレーブセレクト極性レジスタ(SSLP)

アドレス RSPI0.SSLP 0008 8381h




ビット	シンボル	ビット名	機能	R/W
b0	SSL0P	SSL0信号極性設定ビット	0 : SSL0信号はアクティブLow 1 : SSL0信号はアクティブHigh	R/W
b1	SSL1P	SSL1信号極性設定ビット	0 : SSL1信号はアクティブLow 1 : SSL1信号はアクティブHigh	R/W
b2	SSL2P	SSL2信号極性設定ビット	0 : SSL2信号はアクティブLow 1 : SSL2信号はアクティブHigh	R/W
b3	SSL3P	SSL3信号極性設定ビット	0 : SSL3信号はアクティブLow 1 : SSL3信号はアクティブHigh	R/W
b7-b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

SPCR.SPE ビットが"1"の状態において、SSLP レジスタを書き換えた場合には、以降の動作はしないでください。

28.2.3 RSPI 端子制御レジスタ(SPPCR)

アドレス RSPI0.SPPCR 0008 8382h



ビット	シンボル	ビット名	機能	R/W
b0	SPLP	RSPIループバックビット	0:通常モード 1:ループバックモード(データを反転して送信)	R/W
b1	SPLP2	RSPIループバック2ビット	0:通常モード 1:ループバックモード(データを反転せずに送信)	R/W
b3-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b4	MOIFV	MOSIアイドル固定値ビット	0:MOSIアイドル時のMOSIA端子の出力値はLow 1:MOSIアイドル時のMOSIA端子の出力値はHigh	R/W
b5	MOIFE	MOSIアイドル値固定許可ビット	0:MOSI出力値は前回転送の最終データ 1:MOSI出力値はMOIFVビットの設定値	R/W
b7-b6	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

SPCR.SPE ビットが"1"の状態において、SPPCR レジスタを書き換えた場合には、以降の動作はしないでください。

SPLP ビット (RSPI ループバックビット)

RSPI の端子モードを選択します。

SPLP ビットを "1" にすると、RSPI は SPCR.MSTR ビットが "1" ならば、MISOA 端子とシフトレジスタ間 を、SPCR.MSTR ビットが "0" ならば、MOSIA 端子とシフトレジスタ間の経路を遮断し、シフトレジスタの入力経路と出力経路(反転)を接続します。(ループバックモード)

SPLP2 ビット (RSPI ループバック 2 ビット)

RSPI の端子モードを選択します。

SPLP2 ビットを "1" にすると、RSPI は SPCR.MSTR ビットが "1" ならば、MISOA 端子とシフトレジスタ 間を、SPCR.MSTR ビットが "0" ならば、MOSIA 端子とシフトレジスタ間の経路を遮断し、シフトレジスタの入力経路と出力経路を接続します。 (ループバックモード)

MOIFV ビット(MOSI アイドル固定値ビット)

マスタモードで MOIFE ビットが "1" の場合、SSL ネゲート期間(バースト転送における SSL 保持期間を含む)の MOSIA 端子の出力値を選択します。


MOIFE ビット(MOSI アイドル値固定許可ビット)

マスタモードの RSPI が、SSL ネゲート期間(バースト転送における SSL 保持期間を含む)に MOSIA 出力値を固定するために使用するビットです。MOIFE が "0" の場合には、RSPI は SSL ネゲート期間中に前回のシリアル転送の最終データを MOSIA に出力します。MOIFE が "1" の場合には、RSPI は MOIFV ビットに設定された固定値を MOSIA に出力します。



28.2.4 RSPI ステータスレジスタ(SPSR)

アドレス RSPI0.SPSR 0008 8383h



ビット	シンボル	ビット名	機能	R/W
b0	OVRF	オーバランエラーフラグ	0:オーバランエラーなし 1:オーバランエラー発生	R/(W) (注1)
b1	IDLNF	RSPIアイドルフラグ	0:RSPIがアイドル状態 1:RSPIが転送状態	R
b2	MODF	モードフォルトエラーフラグ	0:モードフォルトエラーなし 1:モードフォルトエラー発生	R/(W) (注1)
b3	PERF	パリティエラーフラグ	0:パリティエラーなし 1:パリティエラー発生	R/(W) (注1)
b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b5	SPTEF	送信バッファエンプティフラ グ	0:送信バッファに有効なデータあり 1:送信バッファに有効なデータなし	R/W (注2)
b6	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b7	SPRF	受信バッファフルフラグ	0: 受信バッファに有効なデータなし 1: 受信バッファに有効なデータあり	R/W (注2)

注1. フラグをクリアするため、"1"を読んだ後に"0"を書くことのみ可能です。

注2. 書く場合、"1"としてください。

OVRF フラグ(オーバランエラーフラグ)

オーバランエラーの発生状況を示します。

["1"になる条件]

• SPCR.TXMD ビットが "0"、受信バッファフル状態で次のシリアル受信が終了したとき

["0"になる条件]

• OVRF フラグが "1" になったときの SPSR レジスタを読んだ後、OVRF フラグに "0" を書いたとき

IDLNF フラグ(RSPI アイドルフラグ)

RSPI の転送状況を示します。

["1"になる条件]

【マスタモード】

• 下記「"0" になる条件」のマスタモード時の(条件1)と(条件2)の両方が満たされないとき

【スレーブモード】

• SPCR.SPE ビットが "1" (RSPI 機能が有効) のとき

["0"になる条件]

【マスタモード】

- 下記 1. が満たされたとき(条件 1)、または下記 2. ~ 4. がすべて満たされたとき(条件 2)
- 1. SPCR.SPE ビットが "0" (RSPI 初期化) のとき
- 2. 送信用バッファ (SPTX) が空 (次転送データがセットされていない) のとき
- 3. SPSSR.SPCP[2:0] ビットが "000b" (シーケンス制御の先頭) であるとき
- 4. RSPI 内部シーケンサがアイドル状態へ遷移したとき(次アクセス遅延までが動作完了された状態)

【スレーブモード】

• SPCR.SPE ビットが "0" (RSPI 初期化) のとき

MODF フラグ(モードフォルトエラーフラグ)

モードフォルトエラーの発生を示します。

["1"になる条件]

【マルチマスタモードのとき】

• SPCR.MSTR ビットが "1" (マスタモード)、SPCR.MODFEN ビットが "1" (モードフォルトエラー検出を 許可)の状態で、SSLAi 端子の入力レベルがアクティブレベルになり、RSPI がモードフォルトエラー を検出したとき

【スレーブモードのとき】

• SPCR.MSTR ビットが "0" (スレーブモード)、SPCR.MODFEN ビットが "1" (モードフォルトエラー検出 を許可) の状態で、データ転送に必要な RSPCK サイクルが終了する前に SSLAi 端子がネゲートされ、 RSPI がモードフォルトエラーを検出したとき

なお、SSLAi 信号のアクティブレベルは、SSLP.SSLiP ビット (SSL 信号極性設定ビット) によって決定されます。

["0"になる条件]

• MODF フラグが "1" の状態の SPSR レジスタを読んだ後、MODF フラグに "0" を書いたとき

PERF フラグ(パリティエラーフラグ)

パリティエラーの発生を示すフラグです。

["1"になる条件]

• SPCR.TXMD ビットが "0"、SPCR2.SPPE ビットが "1" の状態でシリアル転送が終了し、パリティエラーが 検出されたとき

["0"になる条件]

• PERF フラグが "1" の状態の SPSR レジスタを読んだ後、PERF フラグに "0" を書いたとき

SPTEF フラグ(送信バッファエンプティフラグ)

RSPI データレジスタの送信バッファ (SPTX) 内にある有効データの有無を示すフラグです。

["1"になる条件]

- SPCR.SPE ビットが "0" (RSPI 初期化) のとき
- 送信バッファからシフトレジスタに送信データが転送されたとき

["0"になる条件]

• SPDR レジスタに SPDCR.SPFC[1:0] ビットで設定したフレーム数分の送信データを書き込んだとき

なお、SPDR レジスタは SPTEF フラグが "1" のときのみデータを設定できます。SPTEF フラグが "0" のときにデータを設定しても、送信バッファのデータは更新されません。

SPRF フラグ(受信パッファフルフラグ)

RSPI データレジスタの受信バッファ (SPRX) 内にある有効データの有無を示すフラグです。

["1"になる条件]


• SPCR.TXMD ビットが "0" (全二重)、SPRF フラグが "0" のときに、SPDCR.SPFC[1:0] ビットで設定したフレーム数分の受信データがシフトレジスタから受信バッファ (SPRX) に転送されたときただし、OVRF フラグが "1" のときは、"1" に変化しません。

["0"になる条件]


• SPDR レジスタから受信データをすべて読み出したとき

28.2.5 RSPI データレジスタ (SPDR)

アドレス RSPI0.SPDR 0008 8384h



アドレス RSPI0.SPDR.H 0008 8384h



SPDR レジスタは、RSPI 送受信用のデータを格納するバッファです。

ロングワードアクセス (SPLW ビットが"1") のときは、SPDR をアクセスしてください。

ワードアクセス (SPLW ビットが "0") のときは、SPDR の上位側 16 ビット (H) をアクセスしてください。

送信バッファと受信バッファは独立したバッファです。SPDR レジスタの構造図を図 28.2 に示します。




図 28.2 SPDR レジスタの構造図

送信バッファと受信バッファは、それぞれ 4 バッファあります。使用するバッファ数は、RSPI データコントロールレジスタのフレーム数設定ビット(SPDCR.SPFC[1:0])で設定できます。SPDR レジスタには、これらの合計 8 バッファが 1 アドレスにマッピングされています。

送信バッファ SPTXn $(n=0\sim3)$ は、SPDR レジスタへの書き込みによって送信バッファへ値を書くことができ、書いたデータを送信します。

受信バッファは、データの受信が完了すると受信データを格納します。オーバラン発生時は、受信バッファの値を更新しません。

また、データ長が 32 ビット以外の場合、SPRXn($n=0\sim3$)の非参照ビットには、SPTXn($n=0\sim3$)の非参照ビットが格納されます。

たとえば、データ長が9ビットのデータを受信した場合はSPRXn[8:0]には受信データが格納され、SPRXn[31:9]にSPTXn[31:9]が格納されます。

(1) バスインタフェース

SPDR レジスタは、32 ビットの送信バッファと受信バッファがそれぞれ 4 バッファ分、合計 32 バイトあります。これらの 32 バイトを SPDR レジスタの 4 バイト空間にマッピングしています。また、SPDR レジスタへのアクセスは、RSPI データコントロールレジスタの RSPI ロングワードアクセス/ワードアクセス設定ビット(SPDCR.SPLW)で設定したアクセスサイズで行ってください。

送信データは、LSB 詰めで書いてください。受信データは LSB 詰めで格納されます。 SPDR レジスタへの書き込みと、読み出しの動作を以下に示します。

(a) 書き込み

SPDR レジスタに書き込むことによって、送信バッファ(SPTXn)に値を書くことができます。SPDR レジスタの読み出し時と異なり、SPDCR.SPRDTD ビットの値に影響されません。

送信バッファには、送信バッファライトポインタがあり、SPDR レジスタへの書き込みによって自動的に次のバッファを指し示すようになります。

図 28.3 に送信バッファのバスインタフェース (ライト時) の構成図を示します。




図 28.3 SPDR レジスタの構成図 (ライト時)

送信バッファライトポインタの切り替え順序は、RSPI データコントロールレジスタのフレーム数設定 ビット(SPDCR.SPFC[1:0])の設定によって異なります。

• SPFC[1:0] ビットの設定と SPTX0 ~ SPTX3 の切り替え順序

SPFC[1:0] ビットが "00b" のとき: SPTX0 \rightarrow SPTX0 \rightarrow SPTX0 \rightarrow · ・・

SPFC[1:0] ビットが "01b" のとき: SPTX0 → SPTX1 → SPTX0 → SPTX1 →・・・

SPFC[1:0] ビットが "10b" のとき:SPTX0 → SPTX1 → SPTX2 → SPTX0 → SPTX1 →・・・

SPFC[1:0] ビットが "11b" のとき:SPTX0 → SPTX1 → SPTX2 → SPTX3 → SPTX0 → SPTX1 →・・・

RSPI 制御レジスタの RSPI 機能許可ビット(SPCR.SPE)が "0" の状態で "1" を書くと、次の書き込み先は SPTX0 になります。

送信バッファ(SPTXn)への書き込みは、送信バッファエンプティ割り込み発生後(SPSR.SPTEF フラグが"I"になった後)、RSPI データコントロールレジスタ(SPDCR)のフレーム数設定ビット(SPFC[1:0])で設定したフレーム数分の送信データを書き込んでください。同書き込み完了から次の送信バッファエンプティ割り込み発生までの期間(SPSR.SPTEF フラグが"0"の期間)は、送信バッファ(SPTXn)に書き込みを行っても同バッファの値は更新されません。

(b) 読み出し

SPDR レジスタを読み出すことによって、受信バッファ(SPRXn)、または送信バッファ(SPTXn)の値を読むことができます。RSPI データコントロールレジスタの RSPI 受信 / 送信データ選択ビット

(SPDCR.SPRDTD) によって、受信バッファを読み出すか、送信バッファを読み出すかを選択できます。

SPDR レジスタの読み出し順は、独立した受信バッファリードポインタと送信バッファリードポインタによって制御されます。

図 28.4 に受信バッファと送信バッファのバスインタフェース(リード時)の構成図を示します。




図 28.4 SPDR レジスタの構成図 (リード時)


受信バッファをリードすると、受信バッファリードポインタが次のバッファに自動的に切り替わります。 受信バッファリードポインタの切り替え順序は、送信バッファライトポインタと同様の順序で切り替わりま す。ただし、RSPI 制御レジスタの RSPI 機能許可ビット(SPCR.SPE)が "0" の状態で "1" を書くと、次の読 み出し先は SPRX0 になります。

送信バッファリードポインタは SPDR への書き込み時に更新され、送信バッファリード時には更新されません。送信バッファをリードすると、SPDR に最後に書き込んだ値が読み出せます。ただし、送信バッファエンプティ割り込み発生後、RSPI データコントロールレジスタのフレーム数設定ビット

(SPDCR.SPFC[1:0]) で設定したフレーム数分のデータの書き込み完了から次の送信バッファエンプティ割り込みが発生するまでの期間 (SPSR.SPTEF フラグが "0" の期間) は、送信バッファの読み出し値は、すべて "0" となります。

28.2.6 RSPI シーケンス制御レジスタ (SPSCR)

アドレス RSPI0.SPSCR 0008 8388h



ビット	シンボル	ビット名	機能	R/W
b2-b0	SPSLN[2:0]	RSPIシーケンス長設定 ビット	b2 b0 シーケンス長 参照するSPCMD0~7レジスタ (番号) 0 0 0: 1 0→0→ 0 1 1: 2 0→1→0→ 0 1 0: 3 0→1→2→0→ 0 1 1: 4 0→1→2→3→0→ 1 0 0: 5 0→1→2→3→4→0→ 1 0 1: 6 0→1→2→3→4→5→0→ 1 1 0: 7 0→1→2→3→4→5→6→0→ 1 1 1: 8 0→1→2→3→4→5→6→7→0→ 2	R/W
b7-b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

SPSCR レジスタは、RSPI がマスタ動作する場合のシーケンス長を設定するためのレジスタです。 SPCR.MSTR、SPE ビットがともに "1" の状態において、SPSCR.SPSLN[2:0] ビットを書き換える場合、SPSR.IDLNF フラグが "0" の状態で書き換えてください。


SPSLN[2:0] ビット(RSPI シーケンス長設定ビット)

マスタモードの RSPI がシーケンス動作する場合のシーケンス長を設定します。マスタモードの RSPI は SPSLN[2:0] ビットで設定されたシーケンス長に応じて、参照する SPCMD0 ~ 7 レジスタと参照順を変更します。

スレーブモードでは、SPCMD0 レジスタが参照されます。

28.2.7 RSPI シーケンスステータスレジスタ(SPSSR)

アドレス RSPI0.SPSSR 0008 8389h



ビット	シンボル	ビット名	機能	R/W
b2-b0	SPCP[2:0]	RSPIコマンドポインタビット	b2 b0 0 0 0 : SPCMD0 0 0 1 : SPCMD1 0 1 0 : SPCMD2 0 1 1 : SPCMD3 1 0 0 : SPCMD4 1 0 1 : SPCMD5 1 1 0 : SPCMD6 1 1 1 : SPCMD7	R
b3	_	予約ビット	読むと"0"が読めます	R
b6-b4	SPECM[2:0]	RSPIエラーコマンドビット	b6 b4 0 0 0 : SPCMD0 0 0 1 : SPCMD1 0 1 0 : SPCMD2 0 1 1 : SPCMD3 1 0 0 : SPCMD4 1 0 1 : SPCMD5 1 1 0 : SPCMD6 1 1 1 : SPCMD7	R
b7	_	予約ビット	読むと"0"が読めます	R

SPSSR レジスタは、RSPI がマスタ動作する場合のシーケンス制御の状態を示します。 SPSSR レジスタへの書き込みは無効です。

SPCP[2:0] ビット(RSPI コマンドポインタビット)

RSPI のシーケンス制御で、現在ポインタで指されている SPCMDm レジスタを示します。 なお、RSPI のシーケンス制御については、「28.3.10.1 マスタモード動作」を参照してください。


SPECM[2:0] ビット (RSPI エラーコマンドビット)

RSPI のシーケンス制御で、エラー検出時に SPCP[2:0] ビットで指定されていた SPCMDm レジスタを示します。RSPI は、エラー検出時にのみ SPECM[2:0] ビットを更新します。SPSR.OVRF、MODF フラグがともに "0" で、エラーが発生していない場合には、SPECM[2:0] ビットの値には意味がありません。

なお、RSPI のエラー検出機能については、「28.3.8 エラー検出」を参照してください。また、RSPI のシーケンス制御については、「28.3.10.1 マスタモード動作」を参照してください。

28.2.8 RSPI ビットレートレジスタ (SPBR)

アドレス RSPI0.SPBR 0008 838Ah



SPBR レジスタは、マスタモード時のビットレート設定に使用します。SPCR.MSTR, SPE ビットがともに "1"の状態において、SPBR レジスタを書き換えた場合には、以降の動作はしないでください。

RSPI をスレーブモードで使用する場合には、SPBR レジスタ、SPCMDm.BRDV[1:0] ビット (ビットレート分周設定ビット)の設定に関係なく、入力クロックのビットレートに依存します。(電気的特性を満足するビットレートを使用してください)

ビットレートは SPBR レジスタの設定値と SPCMDm.BRDV[1:0] ビットの設定値の組み合わせで決定されます。ビットレートの計算式は下記のとおりです。計算式中で n は SPBR レジスタの設定値($0,1,2,\ldots$, 255)、N は BRDV[1:0] ビットの設定値(0,1,2,3)です。

ビットレート =
$$\frac{f(PCLK)}{2 \times (n+1) \times 2^{N}}$$


SPBR レジスタ、BRDV[1:0] ビットの設定値とビットレートの関係の例を表 28.3 に示します。 相手デバイスの AC スペックを考慮の上、電気的特性を満足するビットレートを使用してください。

表28.3 SPBR レジスタ、BRDV[1:0]ビットの設定値とビットレート

SPBR レジスタの	BRDV[1:0]ビット	分周比	ビットレート
設定値(n)	の設定値(N)	75	PCLK = 32 MHz
0	0	2	16.0 Mbps
1	0	4	8.00 Mbps
2	0	6	5.33 Mbps
3	0	8	4.00 Mbps
4	0	10	3.20 Mbps
5	0	12	2.67 Mbps
5	1	24	1.33 Mbps
5	2	48	667 kbps
5	3	96	333 kbps
255	3	4096	7.81 kbps

28.2.9 RSPI データコントロールレジスタ(SPDCR)

アドレス RSPIO.SPDCR 0008 838Bh



ビット	シンボル	ビット名	機能	R/W
b1-b0	SPFC[1:0]	フレーム数設定ビット	b1 b0 0 0:1フレーム 0 1:2フレーム 1 0:3フレーム 1 1:4フレーム	R/W
b3-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b4	SPRDTD	RSPI受信/送信データ選択 ビット	0 : SPDRは受信バッファを読み出す 1 : SPDRは送信バッファを読み出す (ただし、送信バッファが空のとき)	R/W
b5	SPLW	RSPIロングワードアクセス/ ワードアクセス設定ビット	0 : SPDR レジスタへはワードアクセス 1 : SPDR レジスタへはロングワードアクセス	R/W
b7-b6	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

SPCMDm.SPB[3:0] ビット、SPSCR.SPSLN[2:0] ビット、SPDCR.SPFC[1:0] ビットの組み合わせから 1 回の送受信起動で最大 4 フレームを送受信できます。

SPCR.SPE ビットが "1" の状態において、SPDCR.SPFC[1:0] ビットを書き換える場合、SPSR.IDLNF フラグが "0" のときに書き換えてください。

SPFC[1:0] ビット(フレーム数設定ビット)

SPDR レジスタに格納できる(1回の転送起動)フレーム数を設定します。SPSCR.SPSLN[2:0] ビット、SPDCR.SPFC[1:0] ビットの設定により 1回の送受信起動で最大 4 フレームを送受信できます。また、SPFC[1:0] ビットの設定により、RSPI 受信バッファフル割り込みが発生と送信バッファエンプティ割り込みが発生または送信開始するためのフレーム数も変更します。

SPDR レジスタに SPFC[1:0] ビットで設定したフレーム数分の送信データを書き込むと、SPSR.SPTEF フラグが "0" になり送信が開始されます。その後、設定したフレーム数分の送信データがシフトレジスタに転送されると、SPTEF フラグが "1" になり RSPI 送信バッファエンプティ割り込みが発生します。

また、SPFC[1:0] ビットで設定したフレーム数分の受信を行うと、SPSR.SPRF フラグが "1" になり RSPI 受信バッファフル割り込みが発生します。

表 28.4 に、SPDR レジスタに格納できるフレームの構成と送受信設定の組み合わせ例を示します。組み合わせ例に示した以外の設定を行った場合、以後の動作はしないでください。

表 28.4 SPSLN[2:0] ビットと SPFC[1:0] ビットの設定可能な組み合わせ

設定	SPSLN[2:0]	SPFC[1:0]	1シーケンスで 転送するフレーム数	送信バッファ、受信バッファが 「有効データあり」になるフレーム数
1-1	000b	00b	1	1
1-2	000b	01b	2	2
1-3	000b	10b	3	3
1-4	000b	11b	4	4
2-1	001b	01b	2	2
2-2	001b	11b	4	4
3	010b	10b	3	3
4	011b	11b	4	4
5	100b	00b	5	1
6	101b	00b	6	1
7	110b	00b	7	1
8	111b	00b	8	1

SPRDTD ビット(RSPI 受信 / 送信データ選択ビット)

SPDR レジスタの読み出す値を受信バッファとするか、送信バッファとするか選択します。

送信バッファを読む場合 SPDR レジスタへ直前に書いた値が読めます。

送信バッファの読み出しは、送信バッファエンプティ割り込み発生後、SPFC[1:0] ビットで設定したフレーム数を書き終える前(SPSR.SPTEF フラグが"1"の期間)に行ってください。

詳細は、「28.2.5 RSPIデータレジスタ (SPDR)」を参照してください。


SPLW ビット(RSPI ロングワードアクセス / ワードアクセス設定ビット)

SPDR レジスタへのアクセス幅を設定します。SPLW ビットが "0" のときはワードアクセス、SPLW ビットが "1" のときはロングワードアクセスで SPDR レジスタにアクセスしてください。

また、SPLW ビットが "0" のとき、SPCMDm.SPB[3:0] ビット (RSPI データ長設定ビット) の設定は、8 \sim 16 ビットに設定してください。20、24、32 ビットに設定した場合の動作はしないでください。

28.2.10 RSPI クロック遅延レジスタ (SPCKD)

アドレス RSPI0.SPCKD 0008 838Ch



ビット	シンボル	ビット名	説明	R/W
b2-b0	SCKDL[2:0]	RSPCK遅延設定ビット	b2 b0 0 0 0: 1 RSPCK 0 0 1: 2 RSPCK 0 1 0: 3 RSPCK 0 1 1: 4 RSPCK 1 0 0: 5 RSPCK 1 0 1: 6 RSPCK 1 1 0: 7 RSPCK 1 1 1: 8 RSPCK	R/W
b7-b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W


SPCKD レジスタは、SPCMDm.SCKDEN ビットが "1" の状態における、SSLAi 信号アサート開始から RSPCK 発振までの期間 (RSPCK 遅延) を設定するためのレジスタです。SPCR.MSTR ビットと、SPCR.SPE ビットが "1" の状態において、SPCKD レジスタを書き換えた場合には、以降の動作はしないでください。

SCKDL[2:0] ビット(RSPCK 遅延設定ビット)

SPCMDm.SCKDEN ビットが "1" の場合の RSPCK 遅延値を設定します。 RSPI をスレーブモードで使用する場合には、SCKDL[2:0] ビットを "000b" にしてください。

28.2.11 RSPI スレーブセレクトネゲート遅延レジスタ (SSLND)

アドレス RSPI0.SSLND 0008 838Dh



ビット	シンボル	ビット名	機能	R/W
b2-b0	SLNDL[2:0]	SSLネゲート遅延設定ビット	b2 b0 0 0 0 : 1 RSPCK 0 0 1 : 2 RSPCK 0 1 0 : 3 RSPCK 0 1 1 : 4 RSPCK 1 0 0 : 5 RSPCK 1 0 1 : 6 RSPCK 1 1 0 : 7 RSPCK 1 1 1 : 8 RSPCK	R/W
b7-b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

SSLND レジスタは、マスタモードの RSPI がシリアル転送の最終 RSPCK エッジを送出してから SSLAi 信 号をネゲートするまでの期間 (SSL ネゲート遅延) を設定するためのレジスタです。SPCR.MSTR ビットと、SPCR.SPE ビットが "1" の状態において、SSLND レジスタを書き換えた場合には、以降の動作はしないでください。

SLNDL[2:0] ビット(SSL ネゲート遅延設定ビット)

マスタモードの RSPI の SSL ネゲート遅延値を設定します。

RSPI をスレーブモードで使用する場合には、SLNDL[2:0] ビットを "000b" にしてください。

28.2.12 RSPI 次アクセス遅延レジスタ (SPND)

アドレス RSPI0.SPND 0008 838Eh



ビット	シンボル	ビット名	機能	R/W
b2-b0	SPNDL[2:0]	RSPI次アクセス遅延設定ビット	b2 b0 0 0 0: 1 RSPCK + 2 PCLK 0 0 1: 2 RSPCK + 2 PCLK 0 1 0: 3 RSPCK + 2 PCLK 0 1 1: 4 RSPCK + 2 PCLK 1 0 0: 5 RSPCK + 2 PCLK 1 0 1: 6 RSPCK + 2 PCLK 1 1 0: 7 RSPCK + 2 PCLK 1 1 1: 8 RSPCK + 2 PCLK	R/W
b7-b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

SPND レジスタは、SPCMDm.SPNDEN ビットが "1" の状態で、シリアル転送終了後の SSLAi 信号の非アクティブ期間 (次アクセス遅延) を設定するためのレジスタです。SPCR.MSTR ビットと、SPCR.SPE ビットが "1" の状態において、SPND レジスタを書き換えた場合には、以降の動作はしないでください。

SPNDL[2:0] ビット(RSPI 次アクセス遅延設定ビット)

SPCMDm.SPNDEN ビットが "1" の場合の次アクセス遅延を設定します。 RSPI をスレーブモードで使用する場合には、SPNDL[2:0] ビットを "000b" にしてください。

28.2.13 RSPI 制御レジスタ 2 (SPCR2)

アドレス RSPI0.SPCR2 0008 838Fh



ビット	シンボル	ビット名	機能	R/W
b0	SPPE	パリティ許可ビット	0: 送信データパリティビットを付加しない 受信データのパリティチェックを行わない 1: 送信データにパリティビットを付加し、受信データのパ リティチェックを行う (SPCR.TXMD = 0のとき) 送信データにパリティビットを付加するが、受信データ のパリティチェックは行わない (SPCR.TXMD = 1のと き)	R/W
b1	SPOE	パリティモードビット	0:偶数パリティで送受信 1:奇数パリティで送受信	R/W
b2	SPIIE	RSPIアイドル割り込み許可ビット	0:アイドル割り込み要求の発生を禁止 1:アイドル割り込み要求の発生を許可	R/W
b3	PTE	パリティ自己診断ビット	0:パリティ回路自己診断機能は無効 1:パリティ回路自己診断機能が有効	R/W
b7-b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

SPCR.SPE ビットが "1" の状態において、SPCR2 レジスタの SPPE、SPOE ビットの設定値を変更した場合には、以降の動作はしないでください。

SPPE ビット(パリティ許可ビット)

パリティ機能の有効、無効を選択するビットです。

SPCR.TXMD ビットが "0"、SPCR2.SPPE ビットが "1" のとき、送信データにパリティビットを付加し、受信データのパリティチェックを行います。

SPCR.TXMD ビットが "1"、SPCR2.SPPE ビットが "1" の場合、送信データにパリティビットを付加しますが、受信データのパリティチェックを行いません。

SPOE ビット(パリティモードビット)

偶数パリティ/奇数パリティを設定するビットです。

偶数パリティでは、パリティビットと送受信キャラクタを合わせて、1の数の合計が偶数個になるようにパリティビットを決定します。同様に、奇数パリティでは、パリティビットと送受信キャラクタを合わせて、1の数の合計が奇数個になるようにパリティビットを決定します。

SPOE ビットは、SPPE ビットが "1" のときのみ有効です。

SPIIE ビット(RSPI アイドル割り込み許可ビット)

RSPI がアイドル状態であることを検出し、SPSR.IDLNF フラグが "0" になった場合に、RSPI アイドル割り込み要求の発生を許可 / 禁止します。


PTE ビット(パリティ自己診断ビット)

パリティ機能が正常であることを確認するために、パリティ回路の自己診断を有効にするビットです。



28.2.14 RSPI コマンドレジスタ 0 ~ 7 (SPCMD0 ~ SPCMD7)

RSPI0.SPCMD0 0008 8390h, RSPI0.SPCMD1 0008 8392h, RSPI0.SPCMD2 0008 8394h, RSPI0.SPCMD3 0008 8396h, RSPI0.SPCMD4 0008 8398h, RSPI0.SPCMD5 0008 839Ah, RSPI0.SPCMD6 0008 839Ch, RSPI0.SPCMD7 0008 839Eh



ビット	シンボル	ビット名	機能	R/W
b0	СРНА	RSPCK位相設定ビット	0:奇数エッジでデータサンプル、偶数エッジでデータ変化 1:奇数エッジでデータ変化、偶数エッジでデータサンプル	R/W
b1	CPOL	RSPCK極性設定ビット	1:アイドル時のRSPCKがHigh	
b3-b2	BRDV[1:0]	ビットレート分周設定ビット	b3 b2 0 0:ベースのビットレートを選択 0 1:ベースのビットレートの2分周を選択 1 0:ベースのビットレートの4分周を選択 1 1:ベースのビットレートの8分周を選択	R/W
b6-b4	SSLA[2:0]	SSL信号アサート設定ビット	b6 b4 0 0 0 : SSL0 0 0 1 : SSL1 0 1 0 : SSL2 0 1 1 : SSL3 1 x x : 設定しないでください	R/W
b7	SSLKP	SSL信号レベル保持ビット	0:転送終了時に全SSL信号をネゲート 1:転送終了後から次アクセス開始までSSL信号レベルを保持	R/W
b11-b8	SPB[3:0]	RSPIデータ長設定ビット	b11 b8 0100~0111:8ビット 1 0 0 0:9ビット 1 0 0 1:10ビット 1 0 1 0:11ビット 1 0 1 1:12ビット 1 1 0 0:13ビット 1 1 0 1:14ビット 1 1 1 1 1:16ビット 1 1 1 1:16ビット 0 0 0 0:20ビット 0 0 0 1:24ビット 0010,0011:32ビット	R/W
b12	LSBF	RSPI LSB ファーストビット	0: MSBファースト 1: LSBファースト	R/W
b13	SPNDEN	RSPI次アクセス遅延許可 ビット	0:次アクセス遅延は1 RSPCK + 2 PCLK 1:次アクセス遅延はRSPI次アクセス遅延レジスタ(SPND)の設 定値	R/W
b14	SLNDEN	SSLネゲート遅延設定許可 ビット	0:SSLネゲート遅延は1RSPCK 1:SSLネゲート遅延はRSPIスレーブセレクトネゲート遅延レジス タ(SSLND)の設定値	R/W
b15	SCKDEN	RSPCK遅延設定許可ビット	0:RSPCK遅延は1RSPCK 1:RSPCK遅延はRSPIクロック遅延レジスタ(SPCKD)の設定値	R/W

x : Don't care

SPCMDm レジスタは、マスタモードの RSPI の転送フォーマットを設定します。1 チャネルの RSPI には、RSPI コマンドレジスタが 8 本あります(SPCMD0 ~ SPCMD7 レジスタ)。また、SPCMD0 レジスタの一部のビットは、スレーブモードの RSPI の転送フォーマットを設定するためにも使用されます。マスタモードの RSPI は SPSCR.SPSLN[2:0] ビットの設定に従ってシーケンシャルに SPCMDm レジスタを参照し、参照した SPCMDm レジスタに設定されたシリアル転送を実行します。

SPCMDm レジスタの設定は、送信バッファが空の(次転送のデータがセットされていない)状態でその SPCMDm レジスタを参照して送信するデータを設定する前に実施してください。

マスタモードの RSPI が参照している SPCMDm レジスタは、SPSSR.SPCP[2:0] ビットにより確認できます。また、SPCR.MSTR ビットが "0"、SPCR.SPE ビットが "1" の状態において、SPCMDm レジスタを書き換えた場合、以降の動作はしないでください。

CPHA ビット(RSPCK 位相設定ビット)

マスタモード/スレーブモードの RSPI の RSPCK 位相を設定します。 RSPI モジュール間のデータ通信を 行う場合、モジュール間で同一の RSPCK 位相を設定する必要があります。

CPOL ビット(RSPCK 極性設定ビット)

マスタモード / スレーブモードの RSPI の RSPCK 極性を設定します。 RSPI モジュール間のデータ通信を 行う場合、モジュール間で同一の RSPCK 極性を設定する必要があります。

BRDV[1:0] ビット (ビットレート分周設定ビット)

ビットレートを決定するために使用するレジスタです。BRDV[1:0] ビットと SPBR レジスタの設定値の組み合わせでビットレートを決定します(「28.2.8 RSPI ビットレートレジスタ(SPBR)」を参照)。SPBR レジスタの設定値は、ベースとなるビットレートを決定します。BRDV[1:0] ビットの設定値は、ベースのビットレートに対して分周なし/2 分周 /4 分周 /8 分周したビットレートを選択するために使用します。SPCMDm レジスタにはそれぞれ異なる BRDV[1:0] ビットの設定を行えます。このため、コマンドごとに異なるビットレートでシリアル転送を実行できます。

SSLA[2:0] ビット (SSL 信号アサート設定ビット)

マスタモードの RSPI がシリアル転送する場合の SSLAi 信号のアサートを制御するためのビットです。 SSLA[2:0] ビットの設定値が、SSLAi 信号のアサートを制御します。SSLAi 信号アサート時の信号極性は、 SSLP レジスタの設定値に依存します。マルチマスタモードで SSLA[2:0] ビットを "000b" にした場合には、全 SSL 信号がネゲート状態でシリアル転送が実行されます(SSLAO 端子は入力になるため)。

なお、RSPI をスレーブモードで使用する場合には、SSLA[2:0] ビットを "000b" にしてください。

SSLKP ビット(SSL 信号レベル保持ビット)

マスタモードの RSPI がシリアル転送する場合に、現コマンドに対応する SSL ネゲートタイミングから次コマンドに対応する SSL アサートタイミングの間、現コマンドの SSLAi 信号レベルを保持するか、ネゲートするかを設定するビットです。

SSLKP ビットを"1"とすることによってバースト転送が可能となります。詳細は「28.3.10.1 マスタモード動作の(4) バースト転送」を参照してください。

RSPI をスレーブモードで使用する場合には、SSLKP ビットを "0" にしてください。



SPB[3:0] ビット (RSPI データ長設定ビット)

マスタモード/スレーブモードの RSPI の転送データ長を設定します。SPDCR.SPLW ビットが "0" のときは、"0100b" (8 ビット) ~"1111b" (16 ビット) の範囲で値を設定してください。

LSBF ビット(RSPI LSB ファーストビット)

マスタモード/スレーブモードの RSPI のデータフォーマットを、MSB ファーストにするか LSB ファーストにするかを選択します。

SPNDEN ビット(RSPI 次アクセス遅延許可ビット)

マスタモードの RSPI がシリアル転送を終了して SSLAi 信号を非アクティブにしてから、次アクセスの SSLAi 信号アサートを可能にするまでの期間(次アクセス遅延)を設定します。 SPNDEN ビットが "0" のとき、RSPI は次アクセス遅延を 1 RSPCK + 2 PCLK にします。 SPNDEN ビットが "1" のとき、RSPI は SPND レジスタの設定に従った次アクセス遅延を挿入します。

RSPI をスレーブモードで使用する場合には、SPNDEN ビットを "0" にしてください。

SLNDEN ビット(SSL ネゲート遅延設定許可ビット)

マスタモードの RSPI が、RSPCK を発振停止してから SSLAi 信号を非アクティブにするまでの期間(SSL ネゲート遅延)を設定します。 SLNDEN ビットが "0" のとき、RSPI は SSL ネゲート遅延を 1 RSPCK にします。 SLNDEN ビットが "1" のとき、RSPI は SSLND レジスタの設定に従った RSPCK 遅延で SSL をネゲートします。

RSPI をスレーブモードで使用する場合には、SLNDEN ビットを "0" にしてください。

SCKDEN ビット(RSPCK 遅延設定許可ビット)

マスタモードの RSPI が、SSLAi 信号をアクティブにしてから RSPCK を発振するまでの期間(RSPCK 遅延)を設定します。SCKDEN ビットが "0" のとき、RSPI は RSPCK 遅延を 1 RSPCK にします。SCKDEN ビットが "1" のとき、RSPI は SPCKD レジスタの設定に従った RSPCK 遅延で RSPCK の発振を開始します。RSPI をスレーブモードで使用する場合には、SCKDEN ビットを "0" にしてください。

28.3 動作説明

本章では、シリアル転送期間という用語を、有効データのドライブ開始から最終有効データの取り込みまでの期間を意味する用語として使用しています。

28.3.1 RSPI 動作の概要

RSPI は、スレーブモード(SPI 動作)、シングルマスタモード(SPI 動作)、マルチマスタモード(SPI 動作)、スレーブモード(クロック同期式動作)、マスタモード(クロック同期式動作)での同期式のシリアル 転送ができます。RSPI のモードは、SPCR.MSTR, MODFEN, SPMS ビットによって設定できます。表 28.5 に RSPI のモードと SPCR レジスタの設定の関係および各モードの概要を示します。

表28.5 RSPIのモードとSPCRレジスタの設定の関係および各モードの概要

モード	スレーブ (SPI動作)	シングルマスタ (SPI動作)	マルチマスタ (SPI動作)	スレーブ (クロック同期式動作)	マスタ (クロック同期式動作)
MSTR ビットの設定	0	1	1	0	1
MODFENビットの設定	0 or 1	0	1	0	0
SPMS ビットの設定	0	0	0	1	1
RSPCKA信号	入力	出力	出力/Hi-Z	入力	出力
MOSIA信号	入力	出力	出力/Hi-Z	入力	出力
MISOA信号	出力/Hi-Z	入力	入力	出力	入力
SSLA0信号	入力	出力	入力	Hi-Z ^(注1)	Hi-Z ^(注1)
SSLA1~SSLA3信号	Hi-Z ^(注1)	出力	出力/Hi-Z	Hi-Z ^(注1)	Hi-Z ^(注1)
SSL極性変更機能	あり	あり	あり	_	_
転送レート	~ PCLK/8	~PCLK/2	~PCLK/2	~ PCLK/8	~ PCLK/2
クロックソース	RSPCK入力	内蔵ボーレート ジェネレータ	内蔵ボーレート ジェネレータ	RSPCK入力	内蔵ボーレート ジェネレータ
クロック極性		2種			
クロック位相	2種	2種	2種	1種(CPHA = 1)	2種
先頭転送ビット			MSB/LSB		
転送データ長			8~16、20、24、32ビッ	٢	
バースト転送	可能 (CPHA = 1)	可能 (CPHA = 0,1)	可能 (CPHA = 0,1)	_	_
RSPCK遅延制御	なし	あり	あり	なし	あり
SSLネゲート遅延制御	なし	あり	あり	なし	あり
次アクセス遅延制御	なし	あり	あり	なし	あり
転送起動方法	SSL入力 アクティブ または RSPCK発振	送信バッファエンプ ティ割り込み要求、 またはSPTEF = 1で 送信バッファ書き込み	送信バッファエンプ ティ割り込み要求、 またはSPTEF = 1で 送信バッファ書き込み	RSPCK発振	送信バッファエンプ ティ割り込み要求、 またはSPTEF = 1で 送信バッファ書き込み
シーケンス制御	なし	あり	あり	なし	あり
送信バッファエンプティ 検出	あり				
受信バッファフル検出	あり ^(注2)				
オーバランエラー検出	あり ^(注2)				
パリティエラー検出			あり (注2、注3)		
モードフォルトエラー 検出	あり (MODFEN = 1)	なし	あり	なし	なし

注1. 本モードでは使用しません。

注2. SPCR.TXMDビットが"1"のときは、受信バッファフル検出、オーバランエラー検出、パリティエラー検出を行いません。

注3. SPCR2.SPPEビットが"0"のときは、パリティエラー検出を行いません。

28.3.2 RSPI 端子の制御

RSPI は、SPCR.MSTR, MODFEN, SPMS ビットと I/O ポートの ODRn.Bi ビットの設定により、端子の状態を切り替えます。I/O ポートの ODRn.Bi ビットの設定値を "0" にすると CMOS 出力に、"1" にするとオープンドレイン出力となります。端子状態と各ビットの設定値の関係を表 28.6 に示します。I/O ポートの設定も同じとなるよう設定してください。

表 28.6 RSPI 端子の状態と制御ビット設定値の関係

モード	端子	端子状	態 (注2)
£-r	师士	I/OポートのODRn.Bi ビット= 0	I/OポートのODRn.Bi ビット= 1
シングルマスタ(SPI動作)	RSPCKA	CMOS出力	オープンドレイン出力
(MSTR = 1, MODFEN = 0, SPMS = 0)	SSLA0~SSLA3	CMOS出力	オープンドレイン出力
	MOSIA	CMOS出力	オープンドレイン出力
	MISOA	入力	入力
マルチマスタ(SPI動作)	RSPCKA ^(注3)	CMOS出力/Hi-Z	オープンドレイン出力/Hi-Z
(MSTR = 1, MODFEN = 1, SPMS = 0)	SSLA0	入力	入力
	SSLA1~SSLA3 (注3)	CMOS出力/Hi-Z	オープンドレイン出力/Hi-Z
	MOSIA (注3)	CMOS出力/Hi-Z	オープンドレイン出力/Hi-Z
	MISOA	入力	入力
スレーブ(SPI動作)	RSPCKA	入力	入力
(MSTR = 0, SPMS = 0)	SSLA0	入力	入力
	SSLA1~SSLA3 (注5)	Hi-Z ^(注1)	Hi-Z ^(注1)
	MOSIA	入力	入力
	MISOA ^(注4)	CMOS出力/Hi-Z	オープンドレイン出力/Hi-Z
マスタ(クロック同期式動作)	RSPCKA	CMOS出力	オープンドレイン出力
(MSTR = 1, MODFEN = 0, SPMS = 1)	SSLA0~SSLA3 (注5)	Hi-Z ^(注1)	Hi-Z ^(注1)
	MOSIA	CMOS出力	オープンドレイン出力
	MISOA	入力	入力
スレーブ (クロック同期式動作)	RSPCKA	入力	入力
(MSTR = 0, SPMS = 1)	SSLA0~SSLA3 (注5)	Hi-Z ^(注1)	Hi-Z ^(注1)
	MOSIA	入力	入力
	MISOA	CMOS出力	オープンドレイン出力

- 注1. 本モードでは使用しません。
- 注2. RSPI機能が選択されていないマルチファンクションピンには、RSPIの設定値は反映されません。
- 注3. SSLAOがアクティブレベルの場合、端子状態がHi-Zになります。
- 注4. SSLAOが非アクティブレベルまたはSPCR.SPEビットが"0"の場合、端子状態がHi-Zになります。
- 注5. I/Oポートとして使用できます。

シングルマスタモード(SPI 動作)、マルチマスタモード(SPI 動作)の RSPI は、SPPCR.MOIFE, MOIFV ビットの設定に従って、SSL ネゲート期間(バースト転送における SSL 保持期間を含む)の MOSI 信号値 を表 28.7 のように決定します。

表28.7 SSLネゲート期間のMOSI信号値の決定方法

MOIFE ビット	MOIFVビット	SSLネゲート期間のMOSIA信号値
0	0, 1	前回転送の最終データ
1	0	Low
1	1	High

28.3.3 RSPI システム構成例

28.3.3.1 シングルマスタ / シングルスレーブ (本 MCU = マスタ)

図 28.5 に、本 MCU をマスタとして使用した場合のシングルマスタ / シングルスレーブの RSPI システム の構成例を示します。シングルマスタ / シングルスレーブの構成では、本 MCU(マスタ)の SSLA0 ~ SSLA3 出力は使用しません。SPI スレーブの SSL 入力は Low に固定して、SPI スレーブを選択できる状態に します。(注 1)

本 MCU(マスタ)は、RSPCKA と MOSIA をドライブします。SPI スレーブは、MISO をドライブします。

注 1. SPCMDm.CPHA ビットが "0" の場合に相当する転送フォーマットでは、SSL 信号をアクティブレベルに固定することができないスレーブデバイスも存在します。SSL 信号を固定にできない場合には、本 MCU の SSLAi 出力をスレーブデバイスの SSL 入力に接続してください。




図 28.5 シングルマスタ / シングルスレーブの構成例(本 MCU = マスタ)

28.3.3.2 シングルマスタ / シングルスレーブ (本 MCU = スレーブ)

図 28.6 に、本 MCU をスレーブとして使用した場合のシングルマスタ / シングルスレーブの RSPI システム構成例を示します。本 MCU をスレーブとして使用する場合には、SSLA0 端子を SSL 入力として使用します。SPI マスタは、SPCK と MOSI をドライブします。本 MCU(スレーブ)は、MISOA をドライブします。(注 1)

SPCMDm.CPHA ビットを "1" にしたシングルスレーブ構成の場合には、本 MCU(スレーブ)の SSLA0 入力を Low に固定して本 MCU(スレーブ)を選択できる状態とし、シリアル転送を実行することも可能です (図 28.7)。

注 1. SSLAO が非アクティブレベルの場合、端子状態が Hi-Z になります。




図 28.6 シングルマスタ / シングルスレーブの構成例(本 MCU = スレーブ、CPHA = 0)




図 28.7 シングルマスタ / シングルスレーブの構成例(本 MCU = スレーブ、CPHA = 1)

28.3.3.3 シングルマスタ / マルチスレーブ(本 MCU = マスタ)

図 28.8 に、本 MCU をマスタとして使用した場合のシングルマスタ / マルチスレーブの RSPI システム構成例を示します。図 28.8 の例では、本 MCU (マスタ) と 4 つのスレーブ (SPI スレーブ $0 \sim SPI$ スレーブ 3) から RSPI システムを構成しています。

本 MCU(マスタ)の RSPCKA 出力と MOSIA 出力は、SPI スレーブ $0 \sim \text{SPI}$ スレーブ 3 の RSPCK 入力と MOSI 入力に接続します。SPI スレーブ $0 \sim \text{SPI}$ スレーブ 3 の MISO 出力は、すべて本 MCU(マスタ)の MISOA 入力に接続します。本 MCU(マスタ)の SSLA $0 \sim \text{SSLA}3$ 出力は、それぞれ SPI スレーブ $0 \sim \text{SPI}$ スレーブ 3 の SSL 入力に接続します。

本 MCU (マスタ) は、RSPCKA、MOSIA、SSLA0 \sim SSLA3 をドライブします。SPI スレーブ 0 \sim SPI スレーブ 3 のうち、SSL 入力に Low を入力されているスレーブが、MISO をドライブします。




図 28.8 シングルマスタ/マルチスレーブの構成例(本 MCU = マスタ)

28.3.3.4 シングルマスタ / マルチスレーブ(本 MCU = スレーブ)

図 28.9 に、本 MCU をスレーブとして使用した場合のシングルマスタ / マルチスレーブの RSPI システム構成例を示します。図 28.9 の例では、SPI マスタと 2 つの本 MCU (スレーブ X、スレーブ Y) から RSPI システムを構成しています。

SPI マスタの SPCK 出力と MOSI 出力は、本 MCU(スレーブ X、スレーブ Y)の RSPCKA 入力と MOSIA 入力に接続します。本 MCU(スレーブ X、スレーブ Y)の MISOA 出力は、SPI マスタの MISO 入力に接続します。SPI マスタの SSLX 出力、SSLY 出力は、本 MCU(スレーブ X、スレーブ Y)の SSLA0 入力に接続します。

SPI マスタは、SPCK、MOSI、SSLX、SSLY をドライブします。本 MCU (スレーブ X、スレーブ Y) の うち、SSLA0 入力に Low を入力されているスレーブが、MISOA をドライブします。




図 28.9 シングルマスタ/マルチスレーブの構成例(本 MCU = スレーブ)

28.3.3.5 マルチマスタ / マルチスレーブ (本 MCU = マスタ)

図 28.10 に、本 MCU をマスタとして使用した場合のマルチマスタ / マルチスレーブの RSPI システム構成 例を示します。図 28.10 の例では、2 つの本 MCU(マスタ X、マスタ Y)と 2 つの SPI スレーブ(SPI スレーブ 1、SPI スレーブ 2)から RSPI システムを構成しています。

本 MCU(マスタ X、マスタ Y)の RSPCKA 出力と MOSIA 出力は、SPI スレーブ 1、SPI スレーブ 2の RSPCK 入力と MOSI 入力に接続します。SPI スレーブ 1、SPI スレーブ 2の MISO 出力は、本 MCU(マスタ X、マスタ Y)の MISOA 入力に接続します。本 MCU(マスタ X)の任意の汎用ポート Y 出力は、本 MCU(マスタ Y)の SSLA0 入力に接続します。本 MCU(マスタ Y)の任意の汎用ポート X 出力は、本 MCU(マスタ X)の SSLA0 入力に接続します。本 MCU(マスタ X、マスタ Y)の SSLA1 出力と SSLA2 出力は、SPI スレーブ 1、SPI スレーブ 2の SSL 入力に接続します。この構成例では、SSLA0 入力、スレーブ接続用の SSLA1 出力、SSLA2 出力のみでシステムを構成できるので、本 MCU の SSLA3 出力を使用していません。

本 MCU は、SSLA0 入力レベルが High の場合には、RSPCKA、MOSIA、SSLA1、SSLA2 をドライブします。SSLA0 入力レベルが Low の場合には、モードフォルトエラーを検出し、RSPCKA、MOSIA、SSLA1、SSLA2 を Hi-Z にして、他方のマスタに RSPI バス権を解放します。SPI スレーブ 1、SPI スレーブ 2 のうち、SSL 入力に Low を入力されているスレーブが、MISO をドライブします。




図 28.10 マルチマスタ / マルチスレーブの構成例 (本 MCU = マスタ)

28.3.3.6 マスタ (クロック同期式動作) / スレーブ (クロック同期式動作) (本 MCU = マスタ)

図 28.11 に、本 MCU をマスタとして使用した場合のマスタ(クロック同期式動作)/ スレーブ(クロック同期式動作)の RSPI システムの構成例を示します。マスタ(クロック同期式動作)/ スレーブ(クロック同期式動作)の構成では、本 MCU(マスタ)の SSLA0 \sim SSLA3 は使用しません。

本 MCU(マスタ)は、RSPCKA と MOSIA をドライブします。SPI スレーブは、MISO をドライブします。




図 28.11 マスタ (クロック同期式動作) / スレーブ (クロック同期式動作) の構成例 (本 MCU = マスタ)

28.3.3.7 マスタ (クロック同期式動作) / スレーブ (クロック同期式動作) (本 MCU = スレーブ)

図 28.12 に、本 MCU をスレーブとして使用した場合のマスタ(クロック同期式動作)/ スレーブ(クロック同期式動作)の RSPI システム構成例を示します。本 MCU をスレーブ(クロック同期式動作)として使用する場合には、本 MCU (スレーブ) は、MISOA をドライブし、SPI マスタは、SPCK と MOSI をドライブします。また、本 MCU (スレーブ)の SSLA0 \sim SSLA3 は使用しません。

SPCMDm.CPHA ビットを"1"にしたシングルスレーブ構成の場合のみ、本 MCU(スレーブ)はシリアル 転送を実行することが可能です。




図 28.12 マスタ (クロック同期式動作) / スレーブ (クロック同期式動作) の構成例 (本 MCU = スレーブ、CPHA = 1)

28.3.4 データフォーマット

RSPI のデータフォーマットは、RSPI コマンドレジスタ m(SPCMDm)、RSPI 制御レジスタ 2 のパリティ許可ビット(SPCR2.SPPE)の設定値に依存します。MSB/LSB ファーストに関わらず、RSPI は RSPI データレジスタ(SPDR)の LSB から設定データ長分の範囲を転送データとして扱います。

送受信時の1フレームのデータフォーマットを下記に示します。

(a) パリティ機能無効時

パリティ機能無効時は、RSPI コマンドレジスタ m の RSPI データ長設定ビット(SPCMDm.SPB[3:0])で設定したビット長のデータの送受信を行います。

(b) パリティ機能有効時

パリティ機能有効時は、RSPI コマンドレジスタ m の RSPI データ長設定ビット(SPCMDm.SPB[3:0])で設定したビット長のデータの送受信を行います。ただし、最終ビットは、パリティビットとなります。




図 28.13 データフォーマット概要 (パリティ機能無効時 / 有効時)

28.3.4.1 パリティ機能無効時(SPCR2.SPPE = 0)

パリティ機能無効時は、送信バッファのデータを加工せず、シフトレジスタにコピーします。以下に RSPI データレジスタ (SPDR) とシフトレジスタの関係を MSB/LSB ファーストとビット長の組み合わせで 説明します。

(1) MSB ファースト転送(32 ビットデータ)

図 28.14 に、パリティ機能無効時、RSPI がデータ長 32 ビットの MSB ファースト転送を実施する場合の SPDR レジスタとシフトレジスタの動作内容を示します。

送信時は、送信バッファの T31 ~ T00 をシフトレジスタにコピーします。送信データは、 T31 \rightarrow T30 \rightarrow ・・・T00 の順番にシフトレジスタの値をシフトし送信します。

受信時は、受信データをシフトレジスタのビット0に格納し、1 データごとに受信データをシフトします。必要分の RSPCK が入力され、 $R31 \sim R00$ までデータがたまると、シフトレジスタの値を受信バッファにコピーします。




図 28.14 MSB ファースト転送 (32 ビットデータ / パリティ機能無効)

(2) MSB ファースト転送(24 ビットデータ)

図 28.15 に、RSPI がパリティ機能無効時、32 ビット以外のデータを MSB ファースト転送する例として、24 ビットのデータ転送を実施する場合の RSPI データレジスタ (SPDR) とシフトレジスタの動作内容を示します。

送信時は、送信バッファの下位 24 ビット(T23 ~ T00)をシフトレジスタにコピーします。送信データは、T23 \rightarrow T22 \rightarrow ・・・T00 の順番にシフトレジスタの値をシフトし送信します。

受信時は、受信データをシフトレジスタのビット 0 に格納し、1 データごとに受信データをシフトします。必要分の RSPCK が入力され、 $R23 \sim R00$ までデータがたまると、シフトレジスタの値を受信バッファにコピーします。このとき、受信バッファの上位 8 ビットには送信バッファの上位 8 ビットの値が格納されます。送信時に $T31 \sim T24$ に "0" を書き込んでおくことにより、受信バッファの上位 8 ビットに "0" を入れることができます。




図 28.15 MSB ファースト転送(24 ビットデータ/パリティ機能無効)

(3) LSB ファースト転送(32 ビットデータ)

図 28.16 に、RSPI がパリティ機能無効時、データ長 32 ビットの LSB ファースト転送を実施する場合の RSPI データレジスタ (SPDR) とシフトレジスタの動作内容を示します。

送信時は、送信バッファのデータ(T31 ~ T00)をビット単位で入れ替え、シフトレジスタに T00 ~ T31 の順番に並び替えコピーします。送信データは、T00 \rightarrow T01 \rightarrow ・・ T31 の順番にシフトレジスタの値をシフトし送信します。

受信時は、最初のデータをシフトレジスタのビット 0 に格納し、1 データごとに受信データをシフトします。必要分の RSPCK が入力され、 $R00 \sim R31$ までデータがたまると、シフトレジスタの値を受信バッファにコピーします。




図 28.16 LSB ファースト転送 (32 ビットデータ / パリティ機能無効)

(4) LSB ファースト転送(24 ビットデータ)

図 28.17 に、RSPI がパリティ機能無効時、32 ビット以外のデータを LSB ファースト転送する例として、24 ビットのデータ転送を実施する場合の RSPI データレジスタ (SPDR) とシフトレジスタの動作内容を示します。

送信時は、送信バッファの下位 24 ビット(T23 ~ T00)をビット単位で T00 ~ T23 と入れ替えシフトレジスタにコピーします。送信データは、T00 \rightarrow T01 \rightarrow ・・・T23 の順番にシフトレジスタの値をシフトし送信します。

受信時は、受信データをシフトレジスタのビット 8 に格納し、1 データごとに受信データをシフトします。必要分の RSPCK が入力され、 $800 \sim 823$ までデータがたまると、シフトレジスタの値を受信バッファにコピーします。

このとき、受信バッファの上位 8 ビットには送信バッファの上位 8 ビットの値が格納されます。送信時に $T31 \sim T24$ に "0" を書き込んでおくことにより、受信バッファの上位 8 ビットに "0" を入れることができます。




図 28.17 LSB ファースト (24 ビットデータ / パリティ機能無効)

28.3.4.2 パリティ機能有効時(SPCR2.SPPE = 1)

パリティ機能有効時は、送受信データの最下位ビットをパリティビットに変換します。パリティビットの 値は、ハードウェアで計算を行い変換します。

(1) MSB ファースト転送 (32 ビットデータ)

図 28.18 に、パリティ機能有効時、RSPI がデータ長 32 ビットの MSB ファースト転送を実施する場合の RSPI データレジスタ (SPDR) とシフトレジスタの動作内容を示します。

送信時は、最初に T31 ~ T01 までのデータ値より、パリティビット (P) の値を演算し、最終ビットである T00 と置き換え、シフトレジスタにコピーします。送信データは、T31 → T30 →・・・T01 → P の順番に送信します。

受信時は、受信データをシフトレジスタのビット 0 に格納し、1 データごとに受信データをシフトします。必要分の RSPCK が入力され、 $R31 \sim P$ まで受信データがたまると、シフトレジスタの値を受信バッファにコピーします。シフトレジスタにデータをコピーすると、 $R31 \sim P$ のデータをチェックし、パリティエラーの判定を行います。




図 28.18 MSB ファースト転送 (32 ビットデータ / パリティ機能有効)

(2) MSB ファースト転送(24 ビットデータ)

図 28.19 に、RSPI がパリティ機能有効時、32 ビット以外のデータを MSB ファースト転送する例として、24 ビットのデータ転送を実施する場合の RSPI データレジスタ (SPDR) とシフトレジスタの動作内容を示します。

送信時は、最初に T23 ~ T01 までのデータ値より、パリティビット (P) の値を演算し、最終ビットである T00 と置き換え、シフトレジスタにコピーします。送信データは、T23 \rightarrow T22 \rightarrow ・・・T01 \rightarrow P の順番に送信します。

受信時は、受信データをシフトレジスタのビット 0 に格納し、1 データごとに受信データをシフトします。必要分の RSPCK が入力され、 $R23 \sim P$ まで受信データがたまると、シフトレジスタの値を受信バッファにコピーします。シフトレジスタにデータをコピーすると、 $R23 \sim P$ のデータをチェックし、パリティエラーの判定を行います。このとき、受信バッファの上位 8 ビットには送信バッファの上位 8 ビットの値が格納されます。送信時に $T31 \sim T24$ に "0" を書き込んでおくことにより、受信バッファの上位 8 ビットに "0" を入れることができます。




図 28.19 MSB ファースト転送 (24 ビットデータ / パリティ機能有効)

(3) LSB ファースト転送(32 ビットデータ)

図 28.20 に、RSPI がパリティ機能有効時、データ長 32 ビットの LSB ファースト転送を実施する場合の RSPI データレジスタ (SPDR) とシフトレジスタの動作内容を示します。

送信時は、最初に $T30 \sim T00$ までのデータ値より、パリティビット (P) の値を演算し、最終ビットである T31 と置き換え、シフトレジスタにコピーします。送信データは、 $T00 \rightarrow T01 \rightarrow \cdot \cdot \cdot T30 \rightarrow P$ の順番に送信します。

受信時は、受信データをシフトレジスタのビット 0 に格納し、1 データごと受信データをシフトします。 必要分の RSPCK が入力され $R00 \sim P$ まで受信データがたまると、シフトレジスタの値を受信バッファにコピーします。シフトレジスタにデータをコピーすると、 $R00 \sim P$ のデータをチェックし、パリティエラーの 判定を行います。




図 28.20 LSB ファースト転送 (32 ビットデータ / パリティ機能有効)

(4) LSB ファースト転送(24 ビットデータ)

図 28.21 に、RSPI がパリティ機能有効時、32 ビット以外のデータを LSB ファースト転送する例として、24 ビットのデータ転送を実施する場合の RSPI データレジスタ (SPDR) とシフトレジスタの動作内容を示します。

送信時は、最初に $T22 \sim T00$ までのデータ値より、パリティビット (P) の値を演算し、最終ビットである T23 と置き換え、シフトレジスタにコピーします。送信データは、 $T00 \rightarrow T01 \rightarrow \cdot \cdot \cdot T22 \rightarrow P$ の順番に送信します。

受信時は、受信データをシフトレジスタのビット 8 に格納し、1 データごとに受信データをシフトします。必要分の RSPCK が入力され、R00 ~ P まで受信データがたまると、シフトレジスタの値を受信バッファにコピーします。シフトレジスタにデータをコピーすると、R00 ~ P のデータをチェックし、パリティエラーの判定を行います。このとき、受信バッファの上位 8 ビットには送信バッファの上位 8 ビットの値が格納されます。送信時に T31 ~ T24 に "0" を書き込んでおくことにより、受信バッファの上位 8 ビットに "0" を入れることができます。




図 28.21 LSB ファースト(24 ビットデータ/パリティ機能有効)

28.3.5 転送フォーマット

28.3.5.1 CPHA ビット = 0 の場合

図 28.22 に SPCMDm.CPHA ビットが "0" の場合に、8 ビットのデータをシリアル転送した場合の転送フォーマット例を示します。ただし、RSPI がスレーブモード(SPCR.MSTR = 0)で CPHA ビットが "0" の場合のクロック同期式動作(SPCR.SPMS ビットが "1" の場合)はしないでください。図 28.22 において、RSPCKA(CPOL = 0)は SPCMDm.CPOL ビットが "0" の場合、RSPCKA(CPOL = 1)は SPCMDm.CPOL ビットが "1" の場合の RSPCKA 信号波形です。サンプリングタイミングは、RSPI がシフトレジスタにシリアル転送データを取り込むタイミングを示しています。各信号の入出力方向は、RSPI の設定に依存します。詳細は「28.3.2 RSPI 端子の制御」を参照してください。

SPCMDm.CPHA ビットが "0" の場合には、SSLAi 信号のアサートタイミングで、MOSIA 信号と MISOA 信号への有効データのドライブが開始されます。SSLAi 信号のアサート後に発生する最初の RSPCKA 信号変化タイミングが最初の転送データ取り込みタイミングになり、このタイミング以降 1 RSPCK 周期ごとにデータがサンプリングされます。MOSIA 信号と MISOA 信号の変化タイミングは、転送データ取り込みタイミングの 1/2 RSPCK 周期後になります。CPOL ビットの設定値は、RSPCKA 信号の動作タイミングには影響を与えず、信号極性のみに影響を与えます。

t1 は、SSLAi 信号のアサートから RSPCKA 発振までの期間(RSPCK 遅延)です。t2 は、RSPCKA 発振停止から SSLAi 信号のネゲートまでの期間(SSL ネゲート遅延)です。t3 は、シリアル転送終了後に次転送のための SSLAi 信号アサートを抑制するための期間(次アクセス遅延)です。t1、t2、t3 は、RSPI システム上のマスタデバイスによって制御されます。本 MCU の RSPI がマスタモードである場合の t1、t2、t3 については、「28.3.10.1 マスタモード動作」を参照してください




図 28.22 RSPI 転送フォーマット (CPHA ビット = 0)

28.3.5.2 CPHA ビット = 1 の場合

図 28.23 に SPCMDm.CPHA ビットが "1" の場合に、8 ビットのデータをシリアル転送した場合の転送フォーマット例を示します。ただし、SPCR.SPMS ビットが "1" の場合は SSLAi 信号を用いず、RSPCKA 信号、MOSIA 信号、MISOA 信号のみで通信を行います。図 28.23 において、RSPCKA(CPOL = 0)はSPCMDm.CPOL ビットが "0" の場合、RSPCKA(CPOL = 1)は SPCMDm.CPOL ビットが "1" の場合のRSPCKA 信号波形です。サンプリングタイミングは、RSPI がシフトレジスタにシリアル転送データを取り込むタイミングを示しています。各信号の入出力方向は、RSPI のモード(マスタ / スレーブ)に依存します。詳細は「28.3.2 RSPI 端子の制御」を参照してください。

SPCMDm.CPHA ビットが"I"の場合には、SSLAi 信号のアサートタイミングで、MISOA 信号に無効データのドライブが開始されます。SSLAi 信号のアサート後に発生する最初の RSPCKA 信号変化タイミングで、MOSIA 信号と MISOA 信号への有効データへの出力が開始され、このタイミング以降 1 RSPCK 周期ごとにデータが更新されます。転送データの取り込みは、このタイミングの 1/2 RSPCK 周期後になります。SPCMDm.CPOL ビットの設定値は RSPCKA 信号の動作タイミングには影響を与えず、信号極性のみに影響を与えます。

t1、t2、t3 の内容は、CPHA ビット = 0 の場合と同様です。本 MCU の RSPI がマスタモードである場合の t1、t2、t3 については、「28.3.10.1 マスタモード動作」を参照してください。




図 28.23 RSPI 転送フォーマット (CPHA ビット = 1)

28.3.6 通信動作モード

SPCR.TXMD ビットの設定により、全二重同期式シリアル通信または送信のみの動作を選択します。図 28.24、図 28.25 に記載した "SPDR アクセス"は、SPDR レジスタへのアクセス状況を示しています。"W" は書き込みサイクルを示しています。

28.3.6.1 全二重同期式シリアル通信 (SPCR.TXMD = 0)

図 28.24 に、SPCR.TXMD ビットを "0" にした場合の動作例を示します。図 28.24 の例では、SPDCR.SPFC[1:0] ビットが "00b"、SPCMDm.CPHA ビットが "1"、SPCMDm.CPOL ビットが "0" の設定で、RSPI が 8 ビットのシリアル転送を実行しています。RSPCKA 波形の下に記載した数字は RSPCK サイクル数 (= 転送ビット数) を示しています。




図 28.24 SPCR.TXMD = 0 の動作例

以下に、図中の(1)、(2)に示したタイミングでのフラグの動作内容を説明します。

- (1) SPDR レジスタの受信バッファが空の状態でシリアル転送が終了すると、RSPI は受信バッファフル割り 込み要求 (SPRI) を発生 (SPSR.SPRF フラグを"1") してシフトレジスタの受信データを受信バッファ にコピーします。
- (2) SPDR レジスタの受信バッファに以前の受信データがある状態でシリアル転送が終了すると、RSPI は SPSR.OVRF フラグを "1" にしてシフトレジスタの受信データを破棄します。

全二重同期式シリアル通信時(SPCR.TXMD = 0)は、送信と同時に受信も行います。そのため、SPSR.SPRF, OVRF フラグは受信バッファの状態に応じて、それぞれ (1)、(2) のタイミングで "1" になります。

28.3.6.2 送信のみ動作(SPCR.TXMD = 1)

図 28.25 に、SPCR.TXMD ビットを "1" に設定した場合の動作例を示します。図 28.25 の例では、SPDCR.SPFC[1:0] ビットが "00b"、SPCMDm.CPHA ビットが "1"、SPCMDm.CPOL ビットが "0" の設定で、RSPI が 8 ビットのシリアル転送を実行しています。RSPCKA 波形の下に記載した数字は RSPCK サイクル数 (= 転送ビット数) を示しています。




図 28.25 SPCR.TXMD = 1 の動作例

以下に、図中の(1)、(2)、(3)に示したタイミングでのフラグの動作内容を説明します。

- (1) 送信のみ動作(SPCR.TXMD=1) への遷移は、受信バッファにデータが残っていないこと、 SPSR.SPRF, OVRF フラグが "0" であることを確認してから、行ってください。
- (2) SPDR レジスタの受信バッファが空の状態でシリアル転送が終了すると、送信のみ動作 (SPCR.TXMD = 1) のときは、SPRF フラグは "0" を維持し、シフトレジスタのデータを受信バッファヘコピーしません。
- (3) SPDR レジスタの受信バッファに以前の受信データは存在しないため、シリアル転送が終了しても、 SPSR.OVRF フラグは "0" を保持し、シフトレジスタのデータを受信バッファヘコピーしません。

送信のみ動作時 (SPCR.TXMD = 1) は、データ送信を実施するだけで、受信は行いません。そのため、SPSR.SPRF, OVRF フラグは (1)、(2)、(3) いずれのタイミングでも "0" を保持します。

28.3.7 送信バッファエンプティ/受信バッファフル割り込み

図 28.26 に送信バッファエンプティ割り込み(SPTI)と受信バッファフル割り込み(SPRI)の動作例を示します。図 28.26 に記載した "SPDR アクセス"は、SPDR レジスタへのアクセス状況を示しています。"W"は書き込みサイクル、"R"は読み出しサイクルを示しています。図 28.26 の例では、SPCR.TXMD ビットが"0"、SPDCR.SPFC[1:0] ビットが"00b"、SPCMDm.CPHA ビットが"1"、SPCMDm.CPOL ビットが"0"の設定で、RSPI が 8 ビットのシリアル転送を実行しています。RSPCKA 波形の下に記載した数字は RSPCK サイクル数(= 転送ビット数)を示しています。




図 28.26 SPTI、SPRI 割り込みの動作例

以下に、図中の(1)~(5)に示したタイミングでの割り込みの動作内容を説明します。

- (1) SPDR レジスタの送信バッファが空の(次転送のデータがセットされていない)状態で、SPDR レジスタに送信データを書き込むと、RSPI は送信バッファにデータを書き込み、SPSR.SPTEF フラグを"0"にします。
- (2) シフトレジスタが空の場合には、RSPI は送信バッファのデータをシフトレジスタにコピーして送信 バッファエンプティ割り込み要求(SPTI)を発生し、SPSR.SPTEF フラグを"1"にします。なお、シリ アル転送の開始方法は、RSPI のモードに依存します。(「28.3.10 SPI 動作」、「28.3.11 **クロック同期** 式動作」参照)
- (3) 送信バッファエンプティ割り込みルーチンまたは SPTEF フラグによる送信バッファエンプティ判定処理で、SPDR レジスタに送信データを書き込むと、送信バッファにデータが転送され、SPSR.SPTEF フラグが "0" になります。シフトレジスタにはシリアル転送中のデータが格納されているため、RSPI は送信バッファのデータをシフトレジスタにコピーしません。
- (4) SPDR レジスタの受信バッファが空の状態でシリアル転送が終了すると、RSPI はシフトレジスタの受信 データを受信バッファにコピーし、受信バッファフル割り込み要求(SPRI)を発生させ、SPSR.SPRF フラグを"1"にします。また、シリアル転送が終了するとシフトレジスタが空になるため、シリアル転 送が終了する前に送信バッファがフルであった場合には、RSPI が SPSR.SPTEF フラグを"1"にして送

信バッファのデータをシフトレジスタにコピーします。なお、オーバランエラー発生状態で、シフトレジスタから受信バッファへ受信データをコピーしなかった場合でも、シリアル転送が終了すると RSPI はシフトレジスタを空であると判定し、送信バッファからシフトレジスタへのデータ転送は可能な状態になります。

(5) 受信バッファフル割り込みルーチンまたは SPRF フラグによる受信バッファフル判定処理で、SPDR レジスタを読み出すと、受信データが読み出せます。受信データを読み出すと、SPRF フラグが "0" になります。

送信バッファに未送信のデータがある状態(SPTEF フラグが "0")で、SPDR レジスタに送信データを書き込んだ場合には、RSPI は送信バッファのデータを更新しません。SPDR レジスタに送信データを書き込む場合には、送信バッファエンプティ割り込みルーチンまたは SPTEF フラグによる送信バッファエンプティ判定処理で行ってください。また、送信バッファエンプティ割り込みを利用する場合には、SPCR の SPTIE ビットを "1" にしてください。

SPCR.SPE ビットを "0" (RSPI 機能は無効) にするときは、SPCR.SPTIE ビットも同時に "0" にしてください。SPCR.SPE ビットが "0" のときに SPCR.SPTIE ビットが "1" であると、送信バッファエンプティ割り込み要求が発生します。

受信バッファフル (SPRF フラグが"1") の状態で、シリアル転送が終了した場合には、RSPI はシフトレジスタから受信バッファへのデータのコピーを行わず、オーバランエラーを検出します (「28.3.8 エラー検出」参照)。受信データのオーバランを防ぐために、受信バッファフル割り込み要求で、次のシリアル転送終了よりも前に受信データを読み出してください。また RSPI 受信バッファフル割り込みを利用する場合には、SPCR.SPRIE ビットを"1"にしてください。

送信 / 受信バッファの状態は、送信 / 受信割り込み、または対応する ICU の IRn.IR フラグ(n=割り込みベクタ番号)によって確認することができます。割り込みベクタ番号については、「14. 割り込みコントローラ (ICUb)」を参照してください。また、SPTEF フラグ / SPRF フラグによって確認することもできます。

28.3.8 エラー検出

通常の RSPI のシリアル転送では、SPDR レジスタの送信バッファに書き込んだデータが送信され、受信されたデータを SPDR レジスタの受信バッファから読み出すことができます。SPDR レジスタヘアクセスした場合の送受信バッファの状態やシリアル転送の開始 / 終了時の RSPI の状態によっては、通常以外の転送が実行される場合があります。

一部の通常以外の転送動作が発生した場合には、RSPI はオーバランエラー、パリティエラーまたはモードフォルトエラーとして検出します。表 28.8 に、通常以外の転送動作と RSPI のエラー検出機能の関係を示します。

表 28.8	通常以外の転送の発生条件とRSPIのエラー検出機能

	発生条件	RSPI動作	エラー検出
1	送信バッファフルの状態でSPDR レジスタを書き込 み	送信バッファ内容を保持書き込みデータ欠落	なし
2	受信バッファエンプティの状態で SPDR レジスタを 読み出し	前回受信したデータをバスに出力	なし
3	スレーブモードで送信データをシフトレジスタに セットしていない状態で、シリアル転送開始	前回シリアル転送時の受信データを 送信	なし
4	受信バッファフルの状態で、シリアル転送が終了	受信バッファ内容を保持 受信データ欠落	オーバランエラー検出
5	全二重同期式シリアル通信時にパリティ機能が有効 な状態で誤ったパリティビットを受信	パリティエラーフラグのアサート	パリティエラー検出
6	マルチマスタモードでシリアル転送アイドル時に SSLAO入力信号アサート	RSPCKA、MOSIA、SSLA1~3出 力信号のドライブ停止RSPI機能は無効	モードフォルトエラー検出
7	マルチマスタモードでシリアル転送中にSSLA0入力 信号アサート	 シリアル転送を中断 送受信データ欠落 RSPCKA、MOSIA、SSLA1~3出 カ信号のドライブ停止 RSPI機能は無効 	モードフォルトエラー検出
8	スレーブモードでシリアル転送中にSSLAO入力信号 がネゲート	シリアル転送中断送受信データ欠落MISOA出力信号のドライブ停止RSPI機能は無効	モードフォルトエラー検出

表 28.8 の 1 に示した動作に対しては、RSPI はエラーを検出しません。SPDR レジスタへの書き込み時に データを欠落させないために、送信バッファエンプティ割り込み要求発生時、または SPSR.SPTEF フラグが "1" のときに SPDR レジスタへの書き込みを実施してください。

2 に示した動作に対しても、RSPI はエラーを検出しません。不要なデータを読み出さないようにするためには、RSPI 受信バッファフル割り込み要求発生時、または SPSR.SPRF フラグが "I" のときに SPDR レジスタの読み出しを実行するようにしてください。

3に示した動作に対しても、RSPIはエラーを検出しません。RSPIでは、シフトレジスタの更新前に起動されたシリアル転送において、前回シリアル転送時の受信データを送信し、3に示した動作をエラーとして扱いません。なお、前回シリアル転送時の受信データはSPDRレジスタの受信バッファに保持されているので、正しく読み出されます(シリアル転送が終了する前にSPDRレジスタを読み出さないと、オーバランエラーが発生します)。

4に示したオーバランエラーについては「28.3.8.1 **オーバランエラー**」で、5に示したパリティエラーについては「28.3.8.2 パリティエラー」で説明します。また、 $6 \sim 8$ に示したモードフォルトエラーについては「28.3.8.3 モードフォルトエラー」で説明します。

なお、送受信の割り込みについては、「28.3.7 **送信バッファエンプティ/受信バッファフル割り込み」**を 参照してください。

28.3.8.1 オーバランエラー

SPDR レジスタの受信バッファフル状態でシリアル転送が終了すると、RSPI はオーバランエラーを検出して SPSR.OVRF フラグを "1" にします。OVRF フラグが "1" の状態では、RSPI はシフトレジスタのデータを 受信バッファにコピーしないので、受信バッファにはエラー発生前のデータが保持されます。OVRF フラグを "0" にするためには、OVRF フラグが "1" にセットされた状態の SPSR レジスタを読み出した後に、OVRF フラグに "0" を書く必要があります。

図 28.27 に、SPRF フラグと OVRF フラグの動作を示します。図 28.27 に記載した SPSR アクセスと SPDR アクセスは、それぞれ SPSR、SPDR レジスタへのアクセス状況を示しています。"W" は書き込みサイクル、"R" は読み出しサイクルを示しています。図 28.27 の例では、SPCMDm.CPHA ビットが "1"、SPCMDm.CPOL ビットが "0" の設定で、RSPI が 8 ビットのシリアル転送を実行しています。RSPCKA 波形の下に記載した数字は RSPCK サイクル数(= 転送ビット数)を示しています。




図 28.27 SPRF フラグと OVRF フラグの動作例

以下に、図中の(1)~(4)に示したタイミングでのフラグの動作内容を説明します。

- (1) 受信バッファフル (SPRF フラグが "1") の状態でシリアル転送が終了すると、RSPI がオーバランエラーを検出し、OVRF フラグを "1" にします。RSPI はシフトレジスタのデータを受信バッファにコピーしません。また、SPPE ビットが "1" であっても、パリティエラーの検出は行いません。マスタモードの場合には、SPSSR.SPECM[2:0] ビットに、SPCMDm レジスタに対するポインタの値をコピーします。
- (2) SPDR レジスタを読み出すと、RSPI は受信バッファのデータが読み出せます。このとき SPRF フラグは "0" になります。受信バッファが空になっても、OVRF フラグは "0" になりません。
- (3) OVRF フラグが "1" の状態(オーバランエラー)でシリアル転送が終了した場合には、RSPI はシフトレジスタのデータを受信バッファにコピーしません(SPRF フラグは "0" のままです)。受信バッファフル 割り込みも発生しません。また、SPPE ビット "1" であってもパリティエラーの検出は行いません。マスタモードの RSPI の場合に、RSPI は SPECM[2:0] ビットを更新しません。オーバランエラー発生状態で、シフトレジスタから受信バッファへ受信データをコピーしなかった場合でも、シリアル転送が終了すると RSPI はシフトレジスタを空であると判定し、送信バッファからシフトレジスタへのデータ転送は可能な状態になります。
- (4) OVRF フラグが "1" の状態で SPSR レジスタを読んだ後、OVRF フラグに "0" を書くと、RSPI は OVRF フラグを "0" にします。

オーバランの発生は、SPSR レジスタの読み出しあるいは RSPI エラー割り込みと SPSR レジスタの読み出

しによって確認できます。シリアル転送を実行する場合には、SPDR レジスタの読み出し直後に SPSR レジスタを読み出すなどの方法で、オーバランエラー発生を早期に検出できるように対処してください。RSPIをマスタモードで使用する場合、SPSSR.SPECM[2:0] ビットを読み出すことで、エラー発生時の SPCMDm レジスタに対するポインタ値を確認できます。

オーバランエラーが発生して OVRF フラグが "1" になると、OVRF フラグが "0" になるまで正常な受信動作ができなくなります。

28.3.8.2 パリティエラー

SPCR.TXMD ビットが "0"、SPCR2.SPPE ビットが "1" の状態で全二重同期式シリアル通信を行い、転送が終了すると、パリティエラーの判定を行います。RSPI は、受信データにパリティエラーを検出すると、SPSR.PERF フラグを "1" にします。SPSR.OVRF フラグが "1" の状態では、RSPI はシフトレジスタのデータを受信バッファにコピーしないので、受信データに対するパリティエラーの検出は行いません。PERF フラグを "0" にするためには、PERF フラグが "1" の状態の SPSR レジスタを読んだ後、PERF フラグに "0" を書く必要があります。

図 28.28 に、OVRF フラグと PERF フラグの動作を示します。図 28.28 に記載した "SPSR アクセス"は、SPSR レジスタへのアクセス状況を示しています。"W"は書き込みサイクル、"R"は読み出しサイクルを示しています。図 28.28 の例では、SPCR.TXMD ビットが"0"、SPCR2.SPPE ビットが"1"の状態で全二重同期式シリアル通信を行います。SPCMDm.CPHA ビットが"1"、SPCMDm.CPOL ビットが"0"の設定で、RSPIが8ビットのシリアル転送を実行しています。RSPCKA 波形の下に記載した数字は RSPCK サイクル数(=転送ビット数)を示しています。




図 28.28 PERF フラグの動作例

以下に、図中の(1)~(3)に示したタイミングでのフラグの動作内容を説明します。

- (1) RSPI がオーバランエラーを検出せず、シリアル転送が終了すると、シフトレジスタのデータを受信 バッファにコピーします。このとき、RSPI が受信データを判定し、パリティエラーを検出すると PERF フラグを "1" にします。マスタモードの場合には、SPSSR.SPECM[2:0] ビットに、SPCMDm レジスタに 対するポインタの値をコピーします。
- (2) PERF フラグが "1" の状態で SPSR レジスタを読んだ後、PERF フラグに "0" を書くと、PERF フラグが "0" になります。
- (3) RSPI がオーバランエラーを検出し、シリアル転送が終了すると、シフトレジスタのデータを受信バッファにコピーしません。このとき、RSPI はパリティエラーを検出しません。

パリティエラーの発生は、SPSR レジスタの読み出し、あるいは RSPI エラー割り込みと SPSR レジスタの 読み出しによって確認できます。シリアル転送を実行する場合には、SPSR フラグを読み出すなどの方法で、 パリティエラー発生を早期に検出できるように対処してください。RSPI をマスタモードで使用する場合、 SPSSR.SPECM[2:0] ビットを読み出すことで、エラー発生時の SPCMDm レジスタに対するポインタ値を確 認できます。

28.3.8.3 モードフォルトエラー

SPCR.MSTR ビットが "1"、SPCR.SPMS ビットが "0"、SPCR.MODFEN ビットが "1" の場合には、RSPI はマルチマスタモードで動作します。マルチマスタモードの RSPI の SSLA0 入力信号に対してアクティブレベルが入力されると、シリアル転送状態にかかわらず、RSPI はモードフォルトエラーを検出して SPSR.MODFフラグを "1" にします。モードフォルトエラーを検出すると、RSPI は SPSSR.SPECM[2:0] ビットに、SPCMDm レジスタに対するポインタの値をコピーします。なお、SSLA0 信号のアクティブレベルは、SSLP.SSLOP ビットによって決定されます。

MSTR ビットが "0" の場合には、RSPI はスレーブモードで動作します。スレーブモードの RSPI の MODFEN ビットが "1"、SPMS ビットが "0" の場合、シリアル転送期間(有効データのドライブ開始から最終有効データの取り込みまで)に SSLAO 入力信号がネゲートされると、RSPI はモードフォルトエラーを検出します。

RSPI はモードフォルトエラーを検出すると、出力信号のドライブ停止および SPCR.SPE ビットのクリア を実施します(「28.3.9 RSPI の初期化」を参照)。マルチマスタ構成の場合には、モードフォルトエラーを利用して出力信号のドライブと RSPI 機能を停止させ、マスタ権の解放を実現できます。

モードフォルトエラーの発生は、SPSR レジスタの読み出し、あるいは RSPI エラー割り込みと SPSR レジスタの読み出しによって確認できます。RSPI エラー割り込みを利用せずにモードフォルトエラーを検出するためには、SPSR レジスタをポーリングする必要があります。RSPI をマスタモードで使用する場合、SPSSR.SPECM[2:0] ビットを読み出すことで、エラー発生時の SPCMDm レジスタに対するポインタ値を確認できます。

MODF フラグが "1" の状態では、RSPI は SPE ビットへの "1" の書き込みを無視します。モードフォルトエラー検出後に RSPI 機能を有効にするためには、MODF フラグを "0" にしてください。

28.3.9 RSPI の初期化

SPCR.SPE ビットに "0" を書いた場合、またはモードフォルトエラー検出により RSPI が SPE ビットを "0" にした場合には、RSPI は RSPI 機能を無効化し、モジュール機能の一部を初期化します。また、システムリセットが発生した場合には、RSPI はモジュール機能をすべて初期化します。以下に、SPCR.SPE ビットを "0" にすることによる初期化とシステムリセットによる初期化について説明します。

28.3.9.1 SPE ビットのクリアによる初期化

SPCR.SPE ビットを"0"にしたとき、RSPI は以下に示す初期化を実施します。

- 実行中のシリアル転送を中断
- スレーブモードの場合、出力信号のドライブ停止(Hi-Z)
- RSPI 内部ステートの初期化
- RSPI 送信バッファを空にする(SPTEF フラグを"1"にする)

SPE ビットを "0" にする初期化では、RSPI の制御ビットは初期化されません。このため、再度 SPE ビットを "1" にすれば初期化前と同じ転送モードで RSPI を起動できます。

SPSR.SPRF, OVRF, MODF, PERF フラグの値は初期化されません。また、SPSSR レジスタの値も初期化されません。このため、RSPI の初期化後も受信バッファのデータの読み出し、RSPI 転送時のエラー発生状況の確認ができます。

送信バッファは空(SPTEF フラグが"1")の状態に初期化されます。このため、RSPI 初期化後に SPCR.SPTIE ビットを"1"にしていると、送信バッファエンプティ割り込みが発生します。CPU で RSPI を 初期化する場合に、送信バッファエンプティ割り込みを禁止するためには、SPE ビットへの"0" 書き込みと 同時に SPTIE ビットにも"0"を書いてください。

28.3.9.2 システムリセット

システムリセットによる初期化では、「28.3.9.1 SPE ビットのクリアによる初期化」に記載の事項に加え、RSPI 制御用の全ビットの初期化、ステータスビットの初期化、データレジスタの初期化が実施され、RSPI が完全に初期化されます。

28.3.10 SPI 動作

28.3.10.1 マスタモード動作

シングルマスタモード動作とマルチマスタモード動作の違いは、モードフォルトエラー検出 (「28.3.8 **エラー検出」**を参照)のみです。シングルマスタモードの RSPI ではモードフォルトエラーを検 出しません。マルチマスタモードの RSPI ではモードフォルトエラーを検出します。本節では、シングル/ マルチマスタモードで共通する動作について説明します。

(1) シリアル転送の開始

RSPI 送信バッファが空(SPTEF フラグが"1"、次転送のデータがセットされていない)の状態で、SPDR レジスタへデータを書き込むと、RSPI は SPDR レジスタの送信バッファ(SPTX)のデータを更新します。 SPDR レジスタへ SPDCR.SPFC[1:0] ビットで設定したフレーム分のデータの書き込み後、シフトレジスタが空の場合には、RSPI は送信バッファのデータをシフトレジスタにコピーしてシリアル転送を開始します。 RSPI は、シフトレジスタに送信データをコピーするとシフトレジスタのステータスをフルに変更し、シリアル転送が終了するとシフトレジスタのステータスを空に変更します。シフトレジスタのステータスを参照することはできません。

なお、RSPIの転送フォーマットの詳細については「28.3.5 転送フォーマット」を参照してください。 SSLAi 出力端子の極性は、SSLP レジスタの設定値に依存します。

(2) シリアル転送の終了

SPCMDm.CPHA ビットにかかわらず、RSPI は最終サンプリングタイミングに対応する RSPCKA エッジを送出するとシリアル転送を終了します。受信バッファ(SPRX)が空(SPRF フラグが"0")の場合には、シリアル転送終了後にシフトレジスタから SPDR レジスタの受信バッファにデータをコピーします。

なお、最終サンプリングタイミングは転送データのビット長に依存して変化します。マスタモードの RSPI のデータ長は、SPCMDm.SPB[3:0] ビットの設定値に依存します。SSLAi 出力端子の極性は、SSLP レジスタの設定値に依存します。RSPI の転送フォーマットの詳細については「28.3.5 転送フォーマット」を参照してください。

(3) シーケンス制御

マスタモード時の転送フォーマットは、SPSCR レジスタ、SPCMDm レジスタ、SPBR レジスタ、SPCKD レジスタ、SSLND レジスタ、SPND レジスタによって決定されます。

SPSCR レジスタは、マスタモードの RSPI で実行するシリアル転送のシーケンス構成を決定するためのレジスタです。SPCMDm レジスタには、SSLAi 端子の出力信号値、MSB/LSB ファースト、データ長、ビットレート設定の一部、RSPCK 極性 / 位相、SPCKD レジスタの参照要否、SSLND レジスタの参照要否、SPND レジスタの参照要否が設定されています。SPBR レジスタにはビットレート設定の一部、SPCKD レジスタには RSPI クロック遅延値、SSLND レジスタには SSL ネゲート遅延、SPND レジスタには RSPI 次アクセス遅延値が設定されています。

RSPI は、SPSCR レジスタに設定されたシーケンス長に従って、SPCMDm レジスタの一部 / 全部からなるシーケンスを構成します。RSPI には、シーケンスを構成している SPCMDm レジスタに対するポインタが存在します。このポインタの値は、SPSSR.SPCP[2:0] ビットを読むことによって確認できます。SPCR.SPE ビットを"1"にして RSPI 機能を許可すると、RSPI はコマンドに対するポインタを SPCMD0 レジスタにセットし、シリアル転送の開始時に SPCMD0 レジスタの設定内容を転送フォーマットに反映します。RSPI は、各データ転送の次アクセス遅延期間が終了するたびにポインタをインクリメントします。シーケンスを構成している最終コマンドに対応するシリアル転送が終了すると、RSPI はポインタを SPCMD0 レジスタにセットするので、シーケンスは繰り返し実行されます。




図 28.29 マスタモードでのシリアル転送方式の決定方法

本章では、データ(SPDR)と設定(SPCMDm)の2つを合わせてフレームとします。




図 28.30 フレームの概念図

表 28.4 の設定でシーケンス動作を行ったときのコマンドと送信バッファ / 受信バッファの関係を**図 28.31** に示します。




図 28.31 シーケンス動作時の RSPI コマンドレジスタと送受信バッファの対応

(4) バースト転送

RSPI が現在のシリアル転送で参照している SPCMDm.SSLKP ビットが "1" の場合には、RSPI はシリアル 転送中の SSLAi 信号レベルを次のシリアル転送の SSLAi 信号アサート開始まで保持します。次のシリアル 転送での SSLAi 信号レベルが、現在のシリアル転送での SSLAi 信号レベルと同じであれば、RSPI は SSLAi 信号アサート状態を保持したまま連続的にシリアル転送を実行することができます (バースト転送)。

図 28.32 に、SPCMD0、SPCMD1 レジスタの設定を使用してバースト転送を実現した場合の SSLAi 信号動作例を示します。図 28.32 に記載した (1) \sim (7) の RSPI 動作内容について、以下に説明します。なお、SSLAi 出力信号の極性は、SSLP レジスタの設定値に依存します。




図 28.32 SSLKP ビットを利用したバースト転送動作の例

- (1) SPCMD0 レジスタに従った SSLAi 信号のアサートと RSPCK 遅延の挿入を実施します。
- (2) SPCMD0 レジスタに従ったシリアル転送を実行します。
- (3) SSL ネゲート遅延を挿入します。
- (4) SPCMD0.SSLKP ビットが"1"であるため、SPCMD0 レジスタでの SSLAi 信号値を保持します。この期間は、最短の場合には SPCMD0 レジスタの次アクセス遅延と同じだけ継続されます。最短期間を経過後にシフトレジスタが空の場合には、次転送のための送信データがシフトレジスタに格納されるまで、この期間を継続します。
- (5) SPCMD1 レジスタに従った SSLAi 信号のアサートと RSPCK 遅延の挿入を実施します。
- (6) SPCMD1 レジスタに従ったシリアル転送を実行します。
- (7) SPCMD1.SSLKP ビットが "0" であるため、SSLAi 信号をネゲートします。また、SPCMD1 レジスタに 従った次アクセス遅延が挿入されます。

SSLKP ビットを"1"にした SPCMDm レジスタでの SSLAi 信号出力設定と、次転送で使用する SPCMDm レジスタでの SSLAi 信号出力設定が異なる場合、RSPI は次転送のコマンドに対応した SSLAi 信号のアサート時(図 28.32 の (5))に SSLAi 信号状態を切り替えます。このような SSLAi 信号の切り替えが発生した場合、MISOA をドライブするスレーブが競合して信号レベルの衝突が発生する可能性があるので注意してください。

マスタモードの RSPI は、SSLKP ビットを使用しない場合の SSLAi 信号動作をモジュール内部で参照しています。SPCMDm.CPHA ビットが "0" の場合でも、RSPI は内部で検出した次転送の SSLAi 信号のアサートを使用してシリアル転送を正確に開始できます。このため、マスタモードのバースト転送は、CPHA ビットの設定値にかかわらず実行できます。

(5) RSPCK 遅延(t1)

マスタモードの RSPI の RSPCK 遅延値は、SPCMDm.SCKDEN ビットの設定と SPCKD レジスタの設定に依存します。RSPI は、シリアル転送で参照する SPCMDm レジスタをポインタ制御によって決定し、選択した SPCMDm.SCKDEN ビットと SPCKD レジスタを使用して、表 28.9 のようにシリアル転送時の RSPCK 遅延値を決定します。なお、RSPCK 遅延の定義については、「28.3.5 転送フォーマット」を参照してください。

表28.9 SCKDENビット、SPCKDレジスタとRSPCK遅延値の関係

SPCMDm.SCKDENビット	SPCKD.SCKDL[2:0]ビット	RSPCK 遅延値
0	000b ~ 111b	1 RSPCK
1	000b	1 RSPCK
	001b	2 RSPCK
	010b	3 RSPCK
	011b	4 RSPCK
	100b	5 RSPCK
	101b	6 RSPCK
	110b	7 RSPCK
	111b	8 RSPCK

(6) SSL ネゲート遅延(t2)

マスタモードの RSPI の SSL ネゲート遅延値は、SPCMDm.SLNDEN ビットの設定と SSLND レジスタの設定に依存します。RSPI は、シリアル転送で参照する SPCMDm レジスタをポインタ制御によって決定し、選択した SPCMDm.SLNDEN ビットと SSLND レジスタを使用して、表 28.10 のようにシリアル転送時の SSL ネゲート遅延値を決定します。なお、SSL ネゲート遅延の定義については、「28.3.5 転送フォーマット」を参照してください。

表28.10 SLNDENビット、SSLNDレジスタとSSLネゲート遅延値の関係

SPCMDm.SLNDENビット	SSLND.SLNDL[2:0] ビット	SSLネゲート遅延値
0	000b ~ 111b	1 RSPCK
1	000b	1 RSPCK
	001b	2 RSPCK
	010b	3 RSPCK
	011b	4 RSPCK
	100b	5 RSPCK
	101b	6 RSPCK
	110b	7 RSPCK
	111b	8 RSPCK

(7) 次アクセス遅延(t3)

マスタモードの RSPI の次アクセス遅延は、SPCMDm.SPNDEN ビットの設定と SPND レジスタの設定に依存します。RSPI は、シリアル転送で参照する SPCMDm レジスタをポインタ制御によって決定し、選択した SPCMDm.SPNDEN ビットと SPND レジスタを使用して、表 28.11 のようにシリアル転送時の RSPCK 遅延を決定します。なお、次アクセス遅延の定義については、「28.3.5 転送フォーマット」を参照してください。

表28.11 SPNDEN ビット、SPND レジスタと次アクセス遅延値の関係

SPCMDm.SPNDENビット	SPND.SPNDL[2:0] ビット	次アクセス遅延値	
0	000b ~ 111b	1 RSPCK + 2 PCLK	
1	000b	1 RSPCK + 2 PCLK	
	001b	2 RSPCK + 2 PCLK	
	010b	3 RSPCK + 2 PCLK	
	011b	4 RSPCK + 2 PCLK	
	100b	5 RSPCK + 2 PCLK	
	101b	6 RSPCK + 2 PCLK	
	110b	7 RSPCK + 2 PCLK	
	111b	8 RSPCK + 2 PCLK	

(8) 初期化フロー

図 28.33 に、SPI 動作時、RSPI をマスタモードで使用する場合の初期化フローの例を示します。なお、割り込みコントローラ、入出力ポートの設定方法については各ブロックの説明を参照してください。




図 28.33 マスタモード時の初期化フロー例 (SPI 動作)

(9) ソフトウェア処理フロー

ソフトウェア処理フローの例を図 28.34 ~図 28.36 に示します。

(a) 送信処理フロー

送信を行う場合、最終データの書き込み完了後 SPII 割り込みを許可することによって、全データ送信完了を CPU に通知することが可能です。

SPII 割り込みの代わりに、SPSR.IDLNF フラグが"0"になったかどうかをポーリングすることでも全データ送信完了を確認できます。ただし、SPDR レジスタに送信データを書いてから IDLNF フラグが"1"になるまでには、PCLK で 1 サイクル必要です。SPDR レジスタに最終データを書いた後は、"1"になる前のIDLNF フラグで判定しないように、一度 SPSR レジスタの値を読み捨てて、次に読み出した SPSR.IDLNF フラグの値から全データ送信完了の確認に使用してください。




図 28.34 マスタモード時のフローチャート (送信)

(b) 受信処理フロー

RSPI は受信のみの動作を持たないため、送信を必要とします。




図 28.35 マスタモード時のフローチャート (受信)

(c) エラー処理フロー

RSPI は3種類のエラーを持ちます。モードフォルトエラー発生時は、SPCR.SPE ビットが自動的にクリアされ、送信/受信動作を停止させます。しかし、その他のエラー要因ではSPCR.SPE ビットはクリアされず送信/受信動作は継続されるため、最初に起きたエラー要因ではない他の要因でエラーが発生した場合は、SPSSR.SPECM[2:0] ビットが更新されてしまうため、SPCR.SPE ビットをクリアし動作を停止することを推奨します。

割り込み使用時にエラーが発生したときは、ICU.IRn.IR フラグに SPTI 割り込みまたは SPRI 割り込み要求 が保持されている可能性がありますので、エラー処理にて ICU.IRn.IR フラグをクリアしてください。また、SPRI 割り込み要求が保持されている場合、受信バッファを読み出して RSPI の内部シーケンサを初期化して ください。




図 28.36 マスタモード時のフローチャート (エラー)

28.3.10.2 スレーブモード動作

(1) シリアル転送の開始

SPCMD0.CPHA ビットが "0" の場合、RSPI は SSLA0 入力信号のアサートを検出すると、MISOA 出力信号への有効データのドライブを開始する必要があります。このため、CPHA ビットが "0" の場合には、SSLA0 入力信号のアサートがシリアル転送開始のトリガになります。

CPHA ビットが"1"の場合には、RSPI は SSLA0 入力信号のアサート状態で最初の RSPCKA エッジを検出 すると、MISOA 出力信号への有効データのドライブを開始する必要があります。このため、CPHA ビットが"1"の場合には、SSLA0 信号アサート状態における最初の RSPCKA エッジがシリアル転送開始のトリガ になります。

RSPI は、シフトレジスタが空の状態でシリアル転送の開始を検出した場合、シフトレジスタの状態をフルに変更し、シリアル転送中に送信バッファからシフトレジスタにデータがコピーできないようにします。シリアル転送の開始よりも前にシフトレジスタがフルであった場合、RSPI はシフトレジスタの状態をフルのまま変更しません。

CPHA ビットの設定に依存せず、RSPI が MISOA 出力信号のドライブを開始するタイミングは、SSLA0 信号アサートタイミングです。CPHA ビットの設定によって、RSPI が出力するデータの有効 / 無効が異なります。

なお、RSPIの転送フォーマットの詳細については、「28.3.5 転送フォーマット」を参照してください。 SSLA0 入力信号の極性は、SSLP.SSLOP ビットの設定値に依存します。

(2) シリアル転送の終了

SPCMD0.CPHA ビットにかかわらず、RSPI は最終サンプリングタイミングに相当する RSPCKA エッジを検出するとシリアル転送を終了します。受信バッファに空きがある場合(SPRF フラグが"0"の場合)には、シリアル転送の終了後に、RSPI はシフトレジスタから SPDR レジスタの受信バッファに受信データをコピーします。また、受信用バッファの状態に関わらず、RSPI はシリアル転送の終了後にシフトレジスタの状態を空に変更します。シリアル転送開始からシリアル転送終了の間に RSPI が SSLA0 入力信号のネゲートを検出するとモードフォルトエラーが発生します(「28.3.8 エラー検出」を参照)。

なお、最終サンプリングタイミングは転送データのビット長に依存して変化します。スレーブモードの RSPI のデータ長は SPCMD0.SPB[3:0] ビットの設定値に依存します。SSLA0 入力信号の極性は、SSLP.SSLOP ビットの設定値に依存します。RSPI の転送フォーマットの詳細については、「28.3.5 転送フォーマット」を参照してください。

(3) シングルスレーブ時の注意点

SPCMD0.CPHA ビットが "0" の場合には、RSPI は SSLA0 入力信号のアサートエッジを検出するとシリアル転送を開始します。図 28.7 の例に示したような構成で RSPI をシングルスレーブで使用する場合には、SSLA0 入力信号がアクティブ状態に固定されるため、CPHA ビットを "0" に設定した RSPI ではシリアル転送を正しく開始できません。SSLA0 入力信号をアクティブ状態に固定する構成で、スレーブモード RSPI の送受信を正しく実行するためには、CPHA ビットを "1" にしてください。CPHA ビットを "0" にする必要がある場合には、SSLA0 入力信号を固定しないでください。

(4) バースト転送

SPCMD0.CPHA ビットが"1"の場合には、SSLA0 入力信号のアサート状態を保持したままで連続的なシリアル転送(バースト転送)を実行できます。CPHA ビットが"1"の場合には、SSLA0 入力信号アクティブ状態における最初の RSPCKA エッジから最終ビット受信のためのサンプリングタイミングまでが、シリアル転送期間に相当します。SSLA0 入力信号がアクティブレベルのままであっても、アクセスの開始を検出可能であるので、バースト転送に対応できます。

CPHA ビットが "0" の場合には、バースト転送の2回目以降のシリアル転送を正しく実行できません。

(5) 初期化フロー

図 28.37 に、SPI 動作時、RSPI をスレーブモードで使用する場合の初期化フローの例を示します。なお、割り込みコントローラ、入出力ポートの設定方法については各ブロックの説明を参照してください。




図 28.37 スレーブモード時の初期化フロー例 (SPI 動作)

(6) ソフトウェア処理フロー

ソフトウェア処理フローの例を図 28.38 ~図 28.40 に示します。

(a) 送信処理フロー




図 28.38 スレーブモード時のフローチャート(送信)

(b) 受信処理フロー

RSPI は受信のみの動作を持たないため、送信を必要とします。




図 28.39 スレーブモード時のフローチャート (受信)

(c) エラー処理フロー

スレーブ動作では、モードフォルトエラーが発生しても SSLA0 端子の状態にかかわらず、SPSR.MODF フラグをクリアすることができます。

割り込み使用時にエラーが発生したときは、ICU.IRn.IR フラグに SPTI 割り込みまたは SPRI 割り込み要求 が保持されている可能性があるためエラー処理にて ICU.IRn.IR フラグをクリアしてください。また、SPRI 割り込み要求が保持されている場合、受信バッファを読み出して RSPI の内部シーケンサを初期化してください。




図 28.40 スレーブモード時のフローチャート (エラー処理)

28.3.11 クロック同期式動作

RSPI は、SPCR.SPMS ビットが "1" であるとき、クロック同期式動作となります。クロック同期式動作は、SSLAi 端子を使用せず、RSPCKA、MOSIA、MISOA の 3 本の端子を用いて通信を行い、SSLAi 端子は I/O ポートとして使用することができます。

クロック同期式動作は、SSLAi 端子を使用せず通信を行いますが、モジュール内部の動作は SPI 動作と同様の動作を行います。マスタ動作、スレーブ動作において、SPI 動作時と同様のフローで通信を行うことができますが、SSLAi 端子を使用しませんので、モードフォルトエラーの検出を行いません。

また、クロック同期式動作では、スレーブモード時(SPCR.MSTR = 0)に SPCMDm.CPHA ビットを "0" にした場合の動作はしないでください。

28.3.11.1 マスタモード動作

(1) シリアル転送の開始

送信バッファが空(SPSR.SPTEF フラグが"1"、次転送のデータがセットされていない)の状態で、SPDR レジスタへデータを書くと、RSPI は SPDR レジスタの送信バッファ(SPTX)のデータを更新します。
SPDR レジスタへ SPDCR.SPFC[1:0] ビットで設定したフレーム分のデータの書き込み後、シフトレジスタが空の場合には、RSPI は送信バッファのデータをシフトレジスタにコピーしてシリアル転送を開始します。
RSPI は、シフトレジスタに送信データをコピーするとシフトレジスタのステータスをフルに変更し、シリアル転送が終了するとシフトレジスタのステータスを空に変更します。シフトレジスタのステータスを参照することはできません。

なお、RSPIの転送フォーマットの詳細については、「28.3.5 転送フォーマット」を参照してください。 ただし、クロック同期式動作時は、SSLA0 出力信号を用いずに通信を行います。

(2) シリアル転送の終了

RSPI は最終サンプリングタイミングに対応する RSPCKA エッジを送出するとシリアル転送を終了します。受信バッファ(SPRX)が空(SPSR.SPRF フラグが "0")の場合には、シリアル転送終了後にシフトレジスタから SPDR レジスタの受信バッファにデータをコピーします。

なお、最終サンプリングタイミングは転送データのビット長に依存して変化します。マスタモードの RSPI のデータ長は、SPCMDm.SPB[3:0] ビットの設定値に依存します。RSPI の転送フォーマットの詳細については、「28.3.5 転送フォーマット」を参照してください。ただし、クロック同期式動作時は、SSLA0 出力信号を用いずに通信を行います。

(3) シーケンス制御

マスタモード時の転送フォーマットは、SPSCR レジスタ、SPCMDm レジスタ、SPBR レジスタ、SPCKD レジスタ、SSLND レジスタ、SPND レジスタによって決定されます。クロック同期式動作時は、SSLAi 信号の出力を行いませんが、これらの設定は有効です。

SPSCR レジスタは、マスタモードの RSPI で実行するシリアル転送のシーケンス構成を決定するためのレジスタです。SPCMDm レジスタには、SSLAi 出力信号値、MSB/LSB ファースト、データ長、ビットレート設定の一部、RSPCKA 極性 / 位相、SPCKD レジスタの参照要否、SSLND レジスタの参照要否、SPND レジスタの参照要否が設定されています。SPBR レジスタにはビットレート設定の一部、SPCKD レジスタには RSPI クロック遅延値、SSLND レジスタには SSL ネゲート遅延、SPND レジスタには次アクセス遅延値が設定されています。

RSPI は、SPSCR レジスタに設定されたシーケンス長に従って、SPCMDm レジスタの一部 / 全部からなるシーケンスを構成します。RSPI には、シーケンスを構成している SPCMDm レジスタに対するポインタが存在します。このポインタの値は、SPSSR.SPCP[2:0] ビットの読み出しによって確認できます。SPCR.SPE ビットが "1" で RSPI 動作が許可された状態にすると、RSPI はコマンドに対するポインタを SPCMD0 レジ

スタにセットし、シリアル転送の開始時に SPCMD0 レジスタの設定内容を転送フォーマットに反映します。 RSPI は、各データ転送の次アクセス遅延期間が終了するたびにポインタをインクリメントします。シーケンスを構成している最終コマンドに対応するシリアル転送が終了すると、RSPI はポインタを SPCMD0 レジスタにセットするので、シーケンスは繰り返し実行されます。




図 28.41 マスタモードでのシリアル転送方式の決定方法

本章では、データ (SPDR) と設定 (SPCMDm) の2つを合わせてフレームとします。




図 28.42 フレーム概念図

表 28.4 の設定でシーケンス動作を行ったときのコマンドと送信バッファ / 受信バッファの関係を図 28.43 に示します。




図 28.43 シーケンス動作時の RSPI コマンドレジスタと送受信バッファの対応

(4) 初期化フロー

図 28.44 に、クロック同期式動作時の RSPI をマスタモードで使用する場合の初期化フローの例を示します。なお、割り込みコントローラ、入出力ポートの設定方法については、各ブロックの説明を参照してください。




図 28.44 マスタモード時の初期化フロー例(クロック同期式動作)

(5) ソフトウェア処理フロー

クロック同期式動作時のマスタモード動作のソフトウェア処理は、SPI 動作時のマスタモード動作のソフトウェア処理フローと同様になります。詳細は、「28.3.10.1 (9) ソフトウェア処理フロー」を参照してください。ただし、モードフォルトエラーの発生はありません。

28.3.11.2 スレーブモード動作

(1) シリアル転送の開始

RSPI は、SPCR.SPMS ビットが"1"であるとき、最初の RSPCKA エッジがシリアル転送開始のトリガになります。

RSPI は、シフトレジスタが空の状態でシリアル転送の開始を検出した場合、シフトレジスタの状態をフルに変更し、シリアル転送中に送信バッファからシフトレジスタにデータがコピーできないようにします。シリアル転送の開始よりも前にシフトレジスタがフルであった場合、RSPI はシフトレジスタの状態をフルのまま変更しません。

SPMS ビットが "1" であるときは、RSPI は MISOA 出力信号をドライブします。

なお、RSPI の転送フォーマットの詳細については、「28.3.5 転送フォーマット」を参照してください。 ただし、クロック同期式動作時は SSLA0 入力信号を使用しません。

(2) シリアル転送の終了

RSPI は最終サンプリングタイミングに相当する RSPCKA エッジを検出するとシリアル転送を終了します。受信バッファが空(SPSR.SPRF フラグが"0")の場合には、シリアル転送の終了後に、RSPI はシフトレジスタから SPDR レジスタの受信バッファに受信データをコピーします。また、受信バッファの状態にかかわらず、RSPI はシリアル転送の終了後にシフトレジスタの状態を空に変更します。なお、最終サンプリングタイミングは転送データのビット長に依存して変化します。スレーブモードの RSPI のデータ長は SPCMD0.SPB[3:0] ビットの設定値に依存します。RSPI の転送フォーマットの詳細については、「28.3.5 転送フォーマット」を参照してください。

(3) 初期化フロー

図 28.45 に、クロック同期式動作時の RSPI をスレーブモードで使用する場合の初期化フローの例を示します。なお、割り込みコントローラ、入出力ポートの設定方法については、各ブロックの説明を参照してください。




図 28.45 スレーブモード時の初期化フロー例(クロック同期式動作)

(4) ソフトウェア処理フロー

クロック同期式動作時のスレーブモード動作のソフトウェア処理は、SPI 動作時のスレーブモード動作のソフトウェア処理フローと同様になります。詳細は、「28.3.10.2 (6) ソフトウェア処理フロー」を参照してください。ただし、モードフォルトエラーの発生はありません。

28.3.12 ループバックモード

SPPCR.SPLP2 ビットまたは SPLP ビットに "1" を書くと、RSPI は SPCR.MSTR ビットが "1" ならば、MISOA 端子とシフトレジスタ間を、SPCR.MSTR ビットが "0" ならば、MOSIA 端子とシフトレジスタ間の経路を遮断し、シフトレジスタの入力経路と出力経路を接続します。また、SPCR.MSTR ビットが "1" ならば、MOSIA 端子とシフトレジスタ間を、SPCR.MSTR ビットが "0" ならば、MISOA 端子とシフトレジスタ間の経路を遮断しません。これをループバックモードと呼びます。ループバックモードでシリアル転送を実行すると、RSPI の送信データまたは送信データの反転が RSPI の受信データになります。

表 28.12 に SPLP2 ビット、SPLP ビットの設定と受信データの関係を示します。また、図 28.46 に、マスタモードの RSPI をループバックモード(SPPCR.SPLP2 = 0、SPPCR.SPLP = 1)に設定した場合のシフトレジスタ入出力経路の構成を示します。

表28.12 SPLP2ビット、SPLPビットの設定と受信データ

SPPCR.SPLP2ビット	SPPCR.SPLP ビット	受信データ	
0	0	MOSIA端子またはMISOA端子からの入力データ	
0	1	送信データの反転	
1	0	送信データ	
1	1	送信データ	




図 28.46 ループバックモード時のシフトレジスタ入出力構成(マスタモード)

28.3.13 パリティビット機能の自己判断

パリティ回路は、送信データに対するパリティ付加部と受信データに対するエラー検出部で構成されます。パリティ回路のパリティ付加部とエラー検出部の故障を検出するために、**図 28.47** に示すのフローに従い、パリティ回路の自己診断を行います。




図 28.47 パリティ回路の自己判断フロー

28.3.14 割り込み要因

RSPI の割り込み要因には、受信バッファフル、送信バッファエンプティ、モードフォルト、オーバラン、パリティエラー、RSPI アイドルがあります。また、受信バッファフル、送信バッファエンプティの割り込み要求で DTC を起動し、データ転送を行うことができます。

モードフォルト、オーバラン、パリティエラーの割り込み要求が SPEI のベクタアドレスに割り付けられているため、フラグによる要因の判断が必要です。表 28.13 に RSPI の割り込み要因を示します。表 28.13 の割り込み条件が成立すると、割り込みが発生します。受信バッファフルと送信バッファエンプティの要因は、データ転送で割り込み要因をクリアしてください。

DTC を使って送受信を行う場合は、先に DTC を設定し、許可状態にしてから RSPI の設定を行ってください。 DTC の設定方法は「16. データトランスファコントローラ (DTCa)」を参照してください。

送信バッファエンプティ割り込み、および受信バッファフル割り込みは、ICU.IRn.IR フラグが"1"のときに割り込み発生条件となっても、ICUに対して割り込み要求を出力せず内部で保持します(内部で保持できる容量は、1 要因ごとに1 要求までです)。ICU.IRn.IR フラグが"0"になると、ICUに対して保持していた割り込み要求を出力します。保持している割り込み要求を出力すると、保持している割り込み要求は自動的にクリアされます。また、内部で保持している割り込み要求は、対応する割り込み許可ビット(SPCR.SPTIE ビットまたは SPCR.SPRIE ビット)を"0"にすることでクリアが可能です。

表28.13 RSPIの割り込み要因

割り込み要因	略称	割り込み条件	DTC起動
受信バッファフル	SPRI	SPCR.SPRIE ビットが"1"の状態で受信バッファフル(SPRF フラグが"1")になったとき	可能
送信バッファエンプティ	SPTI	SPCR.SPTIE ビットが"1"の状態で送信バッファエンプティ(SPTEFフラグが"1")になったとき	可能
RSPIエラー(モードフォルト、 オーバラン、パリティエラー)	SPEI	SPCR.SPEIE ビットが"1"の状態でSPSR.MODF、OVRF、または PERFフラグが"1"になったとき	不可能
RSPIアイドル	SPII	SPCR2.SPIIEビットが"1"の状態でIDLNFフラグが"0"になったとき	不可能

28.4 使用上の注意事項

28.4.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタB (MSTPCRB) により、RSPI の動作禁止/許可を設定できます。リセット後の値では、RSPI の動作は停止します。モジュールストップ状態を解除することにより、レジスタをアクセスできます。詳細は「11. 消費電力低減機能」を参照してください。

28.4.2 消費電力低減機能の注意事項

モジュールストップ機能の使用、およびスリープモードを除く低消費電力モードに遷移する場合は、あらかじめ SPCR.SPE ビットを"0"に設定し通信を終了させてください。

28.4.3 通信の開始に関する注意事項

ICU.IRn.IR フラグが"1"で通信を開始すると、通信開始後の割り込み要求が内部で保持されるため、ICU.IRn.IR フラグが予期しない挙動となる可能性があります。

通信開始時点で ICU.IRn.IR フラグが "1" のときは、動作許可(SPCR.SPE ビットを "1" にする)前に下記の手順で割り込み要求をクリアしてください。

- (1) 通信が停止していること (SPCR.SPE ビットが "0" となっていること) を確認
- (2) 対応する割り込み許可ビット (SPCR.SPTIE ビットまたは SPCR.SPRIE ビット)を "0" にする
- (3) 対応する割り込み許可ビット (SPCR.SPTIE ビットまたは SPCR.SPRIE ビット) を読み出し、"0" を確認
- (4) ICU.IRn.IR フラグを "0" にする

28.4.4 SPRF/SPTEF フラグに関する注意事項

SPSR.SPRF, SPTEF フラグをポーリングして使用する場合、SPCR.SPRIE, SPTIE ビットを "0" にしてください。

29. CRC 演算器 (CRC)

CRC (Cyclic Redundancy Check) 演算器は、CRC コード生成を行います。

29.1 概要

表 29.1 に CRC 演算器の仕様を示します。図 29.1 に CRC 演算器のブロック図を示します。

表29.1 CRC演算器の仕様

項目	内容	
CRC演算対象データ ^(注1)	8nビットのデータに対してCRCコードを生成(n=自然数)	
CRC演算処理方式	8ビット並列実行	
CRC生成多項式	3つの多項式から選択可能 • 8ビットCRC X ⁸ + X ² + X + 1 • 16ビットCRC X ¹⁶ + X ¹⁵ + X ² + 1 X ¹⁶ + X ¹² + X ⁵ + 1	
CRC演算切り替え	LSBファーストまたはMSBファーストでの通信用に、CRC演算結果のビットオーダを切り替えることが可能	
消費電力低減機能	モジュールストップ状態への設定が可能	

注1. 演算対象データをCRC演算の単位に分割する機能はありません。8ビット単位で書いてください。




図 29.1 CRC 演算器のブロック図

29.2 レジスタの説明

29.2.1 CRC コントロールレジスタ (CRCCR)

アドレス 0008 8280h



ビット	シンボル	ビット名	機能	R/W
b1-b0	GPS[1:0]	CRC生成多項式切り替え ビット	b1 b0 0 0: 演算しません 0 1:8ビットCRC(X ⁸ + X ² + X + 1) 1 0:16ビットCRC(X ¹⁶ + X ¹⁵ + X ² + 1) 1 1:16ビットCRC(X ¹⁶ + X ¹² + X ⁵ + 1)	R/W
b2	LMS	CRC演算切り替えビット	0 : LSBファースト通信用にCRC を生成 1 : MSBファースト通信用にCRC を生成	R/W
b6-b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b7	DORCLR	CRCDOR レジスタクリア ビット	1: CRCDOR レジスタをクリア 読むと "0" が読めます	R/W (注1)

注1. "1"のみ書けます。

LMS ビット(CRC 演算切り替えビット)

生成した 16 ビットの CRC コードのビットオーダを選択します。LSB ファーストで通信を行う場合は CRC コードの下位バイト ($b7 \sim b0$) から先に、MSB ファーストで通信を行う場合は CRC コードの上位バイト ($b15 \sim b8$) から先に送信してください。CRC コードの送信および受信については、「29.3 CRC 演算器の動作説明」を参照してください。

DORCLR ビット (CRCDOR レジスタクリアビット)

DORCLR ビットを "1" にすると、CRCDOR レジスタが "0000h" になります。 読むと "0" が読めます。 "1" のみ書けます。

29.2.2 CRC データ入力レジスタ(CRCDIR)


アドレス 0008 8281h



CRCDIR レジスタは、読み出し/書き込み可能なレジスタです。CRC 演算対象となるデータを書いてください。

29.2.3 CRC データ出力レジスタ(CRCDOR)

アドレス 0008 8282h



CRCDOR レジスタは、読み出し/書き込み可能なレジスタです。

初期値は "0000h" ですので、初期値以外を用いて演算する場合は、CRCDOR を書き換えてください。 データを CRCDIR レジスタに書くと、演算結果が CRCDOR レジスタに格納されます。また、通信データ に続いて CRC コードを CRC 演算し、結果が "0000h" の場合、誤りがないと判断できます。

8 ビット CRC($X^8 + X^2 + X + 1$ の多項式)を使用した場合は、下位バイト($b7 \sim b0$)に有効な CRC コードが得られます。上位バイト($b15 \sim b8$)は、更新されません。

29.3 CRC 演算器の動作説明

CRC 演算器は、LSB ファースト/ MSB ファースト通信用 CRC コードを生成します。

16 ビットの CRC 生成多項式($X^{16} + X^{12} + X^5 + 1$)を使用して、入力データ("F0h")の CRC コードを 生成する例を以下に示します。この例では CRC 演算の前に、CRC データ出力レジスタ(CRCDOR)の値を クリアします。

8 ビット CRC($X^8 + X^2 + X + 1$ の多項式)を使用した場合は、CRCDOR レジスタの下位バイトに有効な CRC コードが得られます。




図 29.2 LSB ファーストでのデータ送信




図 29.3 MSB ファーストでのデータ送信




図 29.4 LSB ファーストでのデータ受信




図 29.5 MSB ファーストでのデータ受信

29.4 使用上の注意事項

29.4.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ B(MSTPCRB)により、CRC 演算器の動作を禁止/許可することが可能です。リセット後、CRC はモジュールストップ状態です。モジュールストップ状態を解除することにより、レジスタのアクセスが可能になります。

詳細は「11. 消費電力低減機能」を参照してください。

29.4.2 転送時の注意事項

LSB ファーストで送信する場合と、MSB ファーストで送信する場合とでは、CRC コードを送る順序が異なりますので注意してください。




図 29.6 LSB ファーストと MSB ファーストの送信データ

30. 12 ビット A/D コンバータ (S12ADb)

本章に記載している PCLK とは PCLKB を指します。

30.1 概要

本 MCU は、逐次比較方式の 12 ビットの A/D コンバータを 1 ユニット内蔵しています。最大 14 チャネルのアナログ入力、温度センサ出力、または内部基準電圧を選択できます。

12 ビット A/D コンバータは、選択した最大 14 チャネルのアナログ入力か、温度センサ出力、または内部 基準電圧を逐次比較方式で 12 ビットのデジタル値に変換します。動作モードは、任意に選択した最大 14 チャネルのアナログ入力を若いチャネル番号順に 1 回のみ変換するシングルスキャンモードと、任意に選択した最大 14 チャネルのアナログ入力を順次若いチャネル番号順に連続して変換する連続スキャンモードと、最大 14 チャネルのアナログ入力を任意に選択して 2 つのグループ (グループ A とグループ B) に分け、グループ単位で選択したチャネルのアナログ入力を若いチャネル番号順に変換するグループスキャンモードがあります。

グループスキャンモードでは、グループ A とグループ B のスキャン開始条件を個別に選択することで、グループ A とグループ B は異なるタイミングで A/D 変換を開始することができます。

ダブルトリガモードは、任意に選択した1チャネルのアナログ入力をシングルスキャンモードかグループスキャンモード(グループA)で変換し、1回目のA/D変換開始トリガで変換したデータと2回目のA/D変換開始トリガで変換したデータを別々のレジスタに格納(A/D変換データの二重化)します。

温度センサ出力または内部基準電圧は、それぞれ単独で A/D 変換を行います。

高電位側の基準電源端子には、VREFHO 端子か AVCCO 端子を選択することができます。

低電位側の基準電源グランド端子には、VREFLO 端子か AVSSO 端子を選択することができます。

表 30.1 に 12 ビット A/D コンバータの仕様を、**表 30.2** に 12 ビット A/D コンバータの機能概要を示します。図 30.1 に 12 ビット A/D コンバータのブロック図を示します。

表30.1 12ビットA/Dコンバータの仕様 (1 / 2)

項目	内容
ユニット数	1ユニット
入力チャネル	14チャネル
拡張アナログ入力	温度センサ出力、内部基準電圧
A/D変換方式	逐次比較方式
分解能	12ビット
変換時間	1チャネル当たり1.0μs (A/D変換クロック ADCLK=32MHz動作時)
A/D変換クロック	周辺モジュールクロック PCLK ^(注1) と A/D 変換クロック ADCLK ^(注1) を以下の分周比で設定可能 PCLK: ADCLK分周比 = 1:1、1:2、1:4、1:8、2:1、4:1 ADCLKの設定はクロック発生回路で行います
データレジスタ	アナログ入力用14本、ダブルトリガモードでのA/D変換データ二重化用1本温度センサ用1本、内部基準電圧用1本A/D変換結果を12ビットA/Dデータレジスタに保持加算モード時はA/D変換結果の加算値を14ビットでA/Dデータレジスタに保持A/D変換データの二重化・選択した1つのチャネルのアナログ入力のA/D変換データを1回目はA/Dデータレジスタyに保持、2回目のA/Dデータは二重化レジスタに保持・シングルスキャンモードとグループスキャンモードでダブルトリガモード選択時のみ二重化が可能
動作モード	 シングルスキャンモード: 任意に選択した最大14チャネルのアナログ入力を1回のみA/D変換 温度センサ出力を1回のみA/D変換 内部基準電圧を1回のみA/D変換 ・ 連続スキャンモード:任意に選択した最大14チャネルのアナログ入力を繰り返しA/D変換 ・ グループスキャンモード: 最大14チャネルのアナログ入力をグループAとグループBに分け、グループ単位で選択した全チャネルのアナログ入力を1回のみ変換 グループAとグループBは、各々の変換開始条件を選択することで異なるタイミングで変換開始可能

表30.1 12ビットA/Dコンバータの仕様 (2 / 2)

項目	内容
A/D変換開始条件	 ソフトウェアトリガ 同期トリガ MTU、ELCからのトリガ 非同期トリガ ADTRG0#端子によるA/D変換の開始が可能
機能	 サンプリングステート数可変機能 A/D変換値加算モード ダブルトリガモード(A/D変換データニ重化機能)
割り込み要因	 ダブルトリガモードとグループスキャンモードを除き、1回のスキャン終了でスキャン終了割り込み要求 (S12ADI0) を発生 ダブルトリガモードの設定では、2回のスキャン終了でスキャン終了割り込み要求 (S12ADI0) を発生 グループスキャンモードの設定では、グループAのスキャン終了でスキャン終了割り込み要求 (S12ADI0) を発生。グループBのスキャン終了でグループB専用のスキャン終了割り込み要求 (GBADI) を発生 グループスキャンモードでダブルトリガモードの設定では、グループAの2回のスキャン終了でスキャン 終了割り込み要求 (S12ADI0) を発生。グループBのスキャン終了でグループB専用のスキャン終了割り込み要求 (GBADI) を発生。 S12ADI0またはGBADI割り込みでデータトランスファコントローラ (DTC) を起動可能
イベントリンク機能	グループスキャンモードでのグループBのスキャン終了を除くスキャン終了時にELCイベント発生可能 ELCからのトリガによりA/D変換開始可能
基準電圧	高電位側の基準電源端子は、PJ6PFS.ASELビットで、VREFH0端子かAVCC0端子を選択可能低電位側の基準電源グランド端子は、PJ7PFS.ASELビットで、VREFL0端子かAVSS0端子を選択可能
消費電力低減機能	モジュールストップ状態への設定が可能 ^(注3)

- 注1. 周辺モジュールクロック PCLK は SCKCR.PCKB[3:0] ビットで設定した周波数、A/D変換クロック ADCLK は SCKCR.PCKD[3:0] ビットで設定した周波数になります。
- 注2. 温度センサ出力または内部基準電圧を選択した場合は、連続スキャンモードおよびグループスキャンモードを使用しないでください。
- 注3. モジュールストップ状態を解除後は、1µs待ってからA/D変換を開始してください。

表30.2 12ビットA/Dコンバータの機能概要

		機能	
アナログ入力チャネル			AN000~AN004、AN006、 AN008~AN015、 温度センサ出力、内部基準電圧
A/D変換開始	ソフトウェア	ソフトウェアトリガ	可能
条件	非同期トリガ	ADTRG0#	可能
	同期トリガ	MTU0のTGRAのコンペアマッチ/インプットキャプチャ	TRG0AN
		MTU0のTGRBのコンペアマッチ/インプットキャプチャ	TRG0BN
		MTU0~MTU4のTGRAのコンペアマッチ/インプットキャプチャまたは相補PWMモード時のMTU4.TCNTのアンダフロー(谷)	TRGAN
		MTU0のTRGEのコンペアマッチ	TRG0EN
		MTU0のTRGFのコンペアマッチ	TRG0FN
		MTU4.TADCORAとMTU4.TCNTのコンペアマッチ(割り込み間引き機能1)	TRG4AN
		MTU4.TADCORBとMTU4.TCNTのコンペアマッチ(割り込み間引き機能1)	TRG4BN
		MTU4.TADCORAとMTU4.TCNT、MTU4.TADCORBとMTU4.TCNTコンペアマッチ(割り込み間引き機能1)	TRG4ABN
		ELCからのトリガ	可能
割り込み		S12ADIO、GBADI割り込み	
モジュールス	トップ機能の設定	(注1)	MSTPCRA.MSTPA17ビット

注1. 詳細は「11. 消費電力低減機能」を参照してください。




図 30.1 12 ビット A/D コンバータのブロック図

表 30.3 に 12 ビット A/D コンバータで使用する入力端子を示します。

表30.3 12ビットA/Dコンバータの入力端子

端子名	入力	機能
AVCC0	入力	アナログ部の電源端子
AVSS0	入力	アナログ部のグランド端子
VREFH0	入力	基準電源端子
VREFL0	入力	基準グランド端子
AN000~AN004、AN006、AN008~AN015	入力	アナログ入力端子
ADTRG0#	入力	A/D変換開始のための外部トリガ入力端子

30.2 レジスタの説明


30.2.1 A/D データレジスタ y (ADDRy) $(y = 0 \sim 4, 6, 8 \sim 15)$

ADDRy レジスタは、チャネルのアナログ入力(AN000 \sim AN004、AN006、AN008 \sim AN015)を A/D 変換した結果を格納する 16 ビットの読み出し専用レジスタです。

A/D データレジスタフォーマット選択ビット(ADCER.ADRFMT)、A/D 変換値加算モードの設定によって、以下に示すフォーマットとなります。

● ADCER.ADRFMT=0 (右詰めのフォーマットに設定)


アドレス ADDR0 0008 9020h~ADDR4 0008 9028h, ADDR6 0008 902Ch, ADDR8 0008 9030h~ADDR15 0008 903Eh



ビット	シンボル	ビット名	機能	R/W
b11-b0	AD[11:0]	_	12ビットA/D変換値	R
b15-b12	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

● ADCER.ADRFMT=1(左詰めのフォーマットに設定)


アドレス ADDR0 0008 9020h~ADDR4 0008 9028h, ADDR6 0008 902Ch, ADDR8 0008 9030h~ADDR15 0008 903Eh



ビット	シンボル	ビット名	機能	R/W
b3-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b15-b4	AD[11:0]	_	12ビットA/D変換値	R

• A/D 変換値加算モードを選択した場合

アドレス ADDR0 0008 9020h ~ ADDR4 0008 9028h, ADDR6 0008 902Ch, ADDR8 0008 9030h ~ ADDR15 0008 903Eh



ビット	シンボル	ビット名	機能	R/W
b1-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b15-b2	AD[13:0]	_	14ビットA/D変換値加算結果	R

A/D 変換値加算モードに設定した場合、ADDRy.AD[13:0] ビットは同一チャネルの A/D 変換値を加算した値を示します。A/D 変換値加算モードに設定すると、ADCER.ADRFMT ビットの設定は無効となり、左詰めのフォーマットになります。

A/D 変換値加算モードを選択したチャネルに対しての最小値と最大値を以下に示します。

1 回変換時: $0000h \le ADDRy$ $(y = 0 \sim 4, 6, 8 \sim 15) \le 3FFCh$

ADDRy $(y = 0 \sim 4, 6, 8 \sim 15)$: $\forall y \mid 15, 14 = 00b, \forall y \mid 13 \sim 2 = AD[11:0],$

ビット1、0=00b

2 回変換時: $0000h \le ADDRy (y = 0 \sim 4, 6, 8 \sim 15) \le 7FF8h$

ADDRy $(y = 0 \sim 4, 6, 8 \sim 15)$: $\forall y \mid 15 = 0, \forall y \mid 14 \sim 2 = AD[12:0],$

ビット 1、0 = 00b

3 回変換時: $0000h \le ADDRy (y = 0 \sim 4, 6, 8 \sim 15) \le BFF4h$

ADDRy $(y = 0 \sim 4, 6, 8 \sim 15)$: $\forall y \mid 15 \sim 2 = AD[13:0], \forall y \mid 1, 0 = 00b$

4 回変換時: $0000h \le ADDRy (y = 0 \sim 4, 6, 8 \sim 15) \le FFF0h$

ADDRy $(y = 0 \sim 4, 6, 8 \sim 15)$: $\forall y \mid 15 \sim 2 = AD[13:0], \forall y \mid 1, 0 = 00b$


30.2.2 A/D データニ重化レジスタ (ADDBLDR)

ADDBLDR レジスタは、二重化を選択したチャネルのアナログ入力をダブルトリガモード選択時の2回目のトリガによってA/D変換した結果を格納する16ビットの読み出し専用レジスタです。

A/D データレジスタフォーマット選択ビット(ADCER.ADRFMT)、A/D 変換値加算モードの設定によって、以下に示すフォーマットとなります。

● ADCER.ADRFMT=0(右詰めのフォーマットに設定)


アドレス 0008 9018h



ビット	シンボル	ビット名	機能	R/W
b11-b0	AD[11:0]	_	12ビットA/D変換値	R
b15-b12	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

● ADCER.ADRFMT=1(左詰めのフォーマットに設定)


アドレス 0008 9018h



ビット	シンボル	ビット名	機能	R/W
b3-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b15-b4	AD[11:0]	_	12ビットA/D変換値	R

• A/D 変換値加算モードを選択した場合

アドレス 0008 9018h



ビット	シンボル	ビット名	機能	R/W
b1-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b15-b2	AD[13:0]	_	14ビットA/D変換値加算結果	R

A/D 変換値加算モードに設定した場合、ADDBLDR.AD[13:0] ビットは同一チャネルの A/D 変換値を加算した値を示します。A/D 変換値加算モードに設定すると、ADCER.ADRFMT ビットの設定は無効となり、左詰めのフォーマットになります。


30.2.3 A/D 温度センサデータレジスタ (ADTSDR)

ADTSDR レジスタは、温度センサ出力を A/D 変換した結果を格納する 16 ビットの読み出し専用レジスタです。

A/D データレジスタフォーマット選択ビット(ADCER.ADRFMT)、A/D 変換値加算モードの設定によって、以下に示すフォーマットになります。

● ADCER.ADRFMT=0(右詰めのフォーマットに設定)


アドレス 0008 901Ah



ビット	シンボル	ビット名	機能	R/W
b11-b0	AD[11:0]	_	12ビットA/D変換値	R
b15-b12	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

● ADCER.ADRFMT=1 (左詰めのフォーマットに設定)


アドレス 0008 901Ah



ビット	シンボル	ビット名	機能	R/W
b3-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b15-b4	AD[11:0]	_	12ビットA/D変換値	R

• A/D 変換値加算機能を選択した場合

アドレス 0008 901Ah



ビット	シンボル	ビット名	機能	R/W
b1-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b15-b2	AD[13:0]	_	温度センサ出力の A/D変換値加算結果	R


A/D 変換値加算モードに設定した場合、ADTSDR.AD[13:0] ビットは、温度センサ出力の A/D 変換値を加算した値を示します。A/D 変換値加算モードに設定すると、ADCER.ADRFMT ビットの設定は無効となり、左詰めのフォーマットになります。

30.2.4 A/D 内部基準電圧データレジスタ (ADOCDR)

ADOCDR レジスタは、内部基準電圧を A/D 変換した結果を格納する 16 ビットの読み出し専用レジスタです。 A/D データレジスタフォーマット選択ビット (ADCER.ADRFMT)、A/D 変換値加算モードの設定によって、以下に示すフォーマットとなります。

● ADCER.ADRFMT=0 (右詰めのフォーマットに設定)


アドレス 0008 901Ch



ビット	シンボル	ビット名	機能	R/W
b11-b0	AD[11:0]	_	12ビットA/D変換値	R
b15-b12	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

• ADCER.ADRFMT=1 (左詰めのフォーマットに設定)


アドレス 0008 901Ch



ビット	シンボル	ビット名	機能	R/W
b3-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b15-b4	AD[11:0]	_	12ビットA/D変換値	R

• A/D 変換値加算モードを選択した場合

アドレス 0008 901Ch



ビット	シンボル	ビット名	機能	R/W
b1-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b15-b2	AD[13:0]	_	14ビットA/D変換値加算結果	R

A/D 変換値加算モードに設定した場合、ADOCDR.AD[13:0] ビットは内部基準電圧の A/D 変換値を加算した値を示します。A/D 変換値加算モードに設定すると、ADCER.ADRFMT ビットの設定は無効となり、左詰めのフォーマットになります。

30.2.5 A/D コントロールレジスタ (ADCSR)

アドレス 0008 9000h



ビット	シンボル	ビット名	機能	R/W
b4-b0	DBLANS[4:0]	A/D変換データ二重化チャネル 選択ビット	A/D変換データを二重化するアナログ入力を14チャネルから1 チャネル選択します。ダブルトリガモード選択時のみ有効です	R/W
b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	GBADIE	グループBスキャン終了割り込 み許可ビット	0:グループBのスキャン終了後にGBADI割り込み発生を禁止 1:グループBのスキャン終了後にGBADI割り込み発生を許可	R/W
b7	DBLE	ダブルトリガモード選択ビット	0:ダブルトリガモード非選択 1:ダブルトリガモード選択	R/W
b8	EXTRG	トリガ選択ビット ^(注1)	0:同期トリガ(MTU、ELC)によるA/D変換の開始を選択 1:非同期トリガ(ADTRG0#)によるA/D変換の開始を選択	R/W
b9	TRGE	トリガ開始許可ビット	0:同期、非同期トリガによるA/D変換の開始を禁止 1:同期、非同期トリガによるA/D変換の開始を許可	R/W
b10	ADHSC	A/D変換動作モード選択ビット	0:通常変換動作 1:高速変換動作	R/W
b11	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b12	ADIE	スキャン終了割り込み許可ビット	0:スキャン終了後のS12ADI0割り込み発生の禁止1:スキャン終了後のS12ADI0割り込み発生の許可	R/W
b14-b13	ADCS[1:0]	スキャンモード選択ビット	b14 b13 0 0: シングルスキャンモード 0 1: グループスキャンモード 1 0: 連続スキャンモード 1 1: 設定禁止	R/W
b15	ADST	A/D変換スタートビット	0: A/D変換停止 1: A/D変換開始	R/W

注1. 外部端子(非同期トリガ)でA/D変換を開始する方法

外部端子(ADTRGO#)にHighを入力した状態で、ADCSR.TRGEビットを"1"、ADCSR.EXTRGビットを"1"にします。その後、ADTRGO#の信号をLowに変化させると、ADTRGO#の立ち下がりエッジを検出し、スキャン変換を開始します。このときのLow入力のパルス幅は、1.5PCLKクロック以上必要です。

DBLANS[4:0] ビット(A/D 変換データ二重化チャネル選択ビット)

ダブルトリガモードで A/D 変換データを二重化する 1 チャネルを選択します。DBLANS[4:0] ビットで選択したチャネルのアナログ入力を、ダブルトリガモードの 1 回目の A/D 変換開始トリガで変換した結果が A/D データレジスタ y に格納され、2 回目の A/D 変換開始トリガで変換した結果が A/D データ二重化レジスタ に格納されます。 表 30.4 に A/D 変換データ二重化チャネルの選択表を示します。ダブルトリガモードでの加算モードは、DBLANS[4:0] ビットで選択したチャネルを ADADS レジスタで選択することで可能です。ダブルトリガモードを選択した場合は、ADANSA レジスタで選択したチャネルは無効になり、

DBLANS[4:0] ビットで選択した 1 チャネルが A/D 変換を行うチャネルとなります。チャネルのアナログ入力を A/D 変換する場合は、温度センサ出力および内部基準電圧の A/D 変換は選択しないでください。 DBLANS[4:0] ビットは、ADST ビットが "0" のときに設定してください(ADST ビットへの "1" 書き込みと同時設定もしないでください)。

DBLANS[4:0]	2重化チャネル	DBLANS[4:0]	2重化チャネル				
00000	AN000	01001	AN009				
00001	AN001	01010	AN010				
00010	AN002	01011	AN011				
00011	AN003	01100	AN012				
00100	AN004	01101	AN013				
00110	AN006	01110	AN014				
01000	AN008	01111	AN015				

表30.4 DBLANSビット設定値とダブルトリガ有効チャネルの関係

GBADIE ビット(グループBスキャン終了割り込み許可ビット)

グループスキャンモードでのグループBのスキャン終了割り込み(GBADI)の発生を許可/禁止します。

DBLE ビット(ダブルトリガモード選択ビット)

ダブルトリガモードは、ADSTRGR.TRSA[3:0] ビットで選択した MTU、ELC からのトリガでスキャンを開始したことを条件に以下 1 と 2 の動作となります。

- 1. ADIE ビットが"1"に設定されている場合に、1回目のスキャン終了時はスキャン終了割り込みを出力せず、2回目のスキャン終了時にスキャン終了割り込みを出力します。
- 2. DBLANS[4:0] ビットで選択したアナログ入力の A/D 変換データを、1回目は A/D データレジスタ y に 格納し、2回目は A/D データ二重化レジスタに格納します。

DBLE ビットを "1" にすると ADANSA レジスタで選択したチャネルは無効になります。連続スキャンモードではダブルトリガモードを選択しないでください。また、温度センサ出力および内部基準電圧の A/D 変換は選択しないでください。ダブルトリガモード選択中はソフトウェアトリガは使用しないでください。DBLE ビットは、ADST ビットが "0" のときに設定してください(ADST ビットへの "1" 書き込みと同時設定もしないでください)。

TRGE ビット(トリガ開始許可ビット)

同期トリガ、非同期トリガによる A/D 変換の開始を許可 / 禁止します。 グループスキャンモードでは、このビットを "1" にしてください。

ADHSC ビット(A/D変換動作モード選択ビット)

A/D 変換動作モードを通常変換モードにするか、高速変換モードにするかを選択します。

通常変換モードは、AVCC0 は $1.8V \sim 3.6V$ で動作できます。

高速変換モードは AVCCO は 2.4V 以上で動作できます。

 $1\mu s$ 変換を実現するためには、高速変換モードを選択、AVCC0 を 2.7V 以上、ADCLK クロックを 32MHz にしてください。

ADIE ビット (スキャン終了割り込み許可ビット)

グループスキャンモードでのグループ B を除く、A/D スキャン変換終了割り込み(S12ADI0)の発生を許可 / 禁止します。

ダブルトリガモードを非選択に設定した場合は、1回のスキャンが終了したときに、ADIE ビットが"1" にセットされていれば、S12ADIO 割り込みが発生します。

温度センサ出力または内部基準電圧を選択した場合も A/D 変換が終了したときに、ADIE ビットが"1"にセットされていれば S12ADIO 割り込みが発生します。

ダブルトリガモードを選択した場合は、ADSTRGR.TRSA[3:0] ビットで選択した MTU、ELC からのトリガで開始したスキャンに限り、2回目のスキャンが終了したときに ADIE ビットが "1" にセットされていれば S12ADIO 割り込みが発生します。

ソフトウェアトリガでスキャンを開始した場合は、ダブルトリガモードを選択した場合であっても、スキャンが終了した時に ADIE ビットが "1" にセットされていれば S12ADIO 割り込みが発生します。

ADCS[1:0] ビット (スキャンモード選択ビット)

スキャン変換モードを選択します。

シングルスキャンモードは、ADANSA レジスタで選択した最大 14 チャネルのアナログ入力を若いチャネル番号順に A/D 変換を実施し、選択されたすべてのチャネルの変換が終了するとスキャン変換を停止します。

連続スキャンモードは、ADCSR.ADST ビットが"1"の間、ADANSA レジスタで選択した最大 14 チャネルのアナログ入力を若いチャネル番号順に A/D 変換を実施し、選択されたすべてのチャネルの変換が終了すると最初のチャネルに戻り A/D 変換を継続します。ADCSR.ADST ビットを"0"にすると A/D 変換を停止します。

グループスキャンモードは ADSTRGR.TRSA[3:0] ビットで選択した MTU、ELC からのトリガを開始条件として、ADANSA レジスタで選択した最大 14 チャネルのアナログ入力(グループ A)を若いチャネル番号順に A/D 変換を実施し、選択したすべてのチャネルの A/D 変換が終了すると停止します。また同様に ADSTRGR.TRSB[3:0] ビットで選択した MTU、ELC からのトリガを A/D 変換開始条件として、ADANSB レジスタで選択した最大 14 チャネルのアナログ入力(グループ B)を若いチャネル番号順に A/D 変換を実施し、選択したすべてのチャネルの A/D 変換が終了すると停止します。グループスキャンモードを選択する場合は、グループ A とグループ B で異なるチャネルと異なるトリガを選択してください。

温度センサ出力または内部基準電圧を選択した場合は、シングルスキャンモードを選択し、ADANSA レジスタで選択したチャネルをすべて非選択としてから A/D 変換を行います。選択した温度センサ出力または内部基準電圧の A/D 変換が終了すると停止します。

ADCS ビットは、ADST ビットが "0" のときに設定してください (ADST ビットへの "1" 書き込みと同時 設定もしないでください)。

ADST ビット(A/D変換スタートビット)

A/D 変換の開始 / 停止を制御します。

ADST ビットを"1"に設定する前に、A/D 変換クロック、変換モード、変換対象アナログ入力の設定を行ってください。

["1"になる条件]


- ソフトウェアで"1"を書き込んだとき
- ADCSR.EXTRG に "0"、ADCSR.TRGE ビットに "1" を設定し、ADSTRGR.TRSA[3:0] ビットで選択した同期トリガ (MTU、ELC) を検出したとき
- グループスキャンモードでADCSR.TRGEビットに"1"を設定しADSTRGR.TRSB[3:0]ビットで選択した同期トリガ (MTU、ELC) を検出したとき
- ADCSR.TRGE ビットと ADCSR.EXTRG ビットを "1"、ADSTRGR.TRSA[3:0] ビットを "0000b" に設定し、 非同期トリガを検出したとき

["0"になる条件]

- ソフトウェアで"0"を書き込んだとき
- シングルスキャンモードで、選択したすべてのチャネルの A/D 変換が終了したとき
- シングルスキャンモードで、温度センサ出力または内部基準電圧の A/D 変換が終了したとき
- グループスキャンモードでグループ A のスキャンが終了したとき
- グループスキャンモードでグループBのスキャンが終了したとき

30.2.6 A/D チャネル選択レジスタ A (ADANSA)

アドレス 0008 9004h



ビット	シンボル	ビット名	機能	R/W
b4-b0	ANSA[4:0]	A/D変換チャネル0~4選択ビット	0:AN000~AN004を変換対象から外す 1:AN000~AN004を変換対象とする	R/W
b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	ANSA [6]	A/D変換チャネル6選択ビット	0:AN006を変換対象から外す 1:AN006を変換対象とする	R/W
b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b15-b8	ANSA[15:8]	A/D変換チャネル8~15選択ビット	0:AN008~AN015を変換対象から外す 1:AN008~AN015を変換対象とする	R/W

ADANSA レジスタは、A/D 変換を行うチャネルのアナログ入力 AN000 \sim AN004、AN006、AN008 \sim AN015 を選択するレジスタです。グループスキャンモードでは、グループ Λ のチャネルを選択します。

ANSA[15:8, 6, 4:0] ビット(A/D 変換チャネル 0 ~ 4、6、8 ~ 15 選択ビット)

A/D 変換を行うチャネルのアナログ入力 AN000 \sim AN004、AN006、AN008 \sim AN015 の選択を行います。 選択するチャネルおよびチャネル数は任意に設定可能です。ANSA[0] ビットが AN000、ANSA[15] ビットが AN015 に対応します。チャネルのアナログ入力を A/D 変換する場合は、温度センサ出力および内部基準電 圧の A/D 変換は行わないでください。

ダブルトリガモードを選択した場合は、ADCSR.DBLANS[4:0] ビットで選択した 1 チャネルがグループ Aの選択チャネルとなり、ANSA[15:8, 6, 4:0] ビットの設定は無効になります。

ANSA[15:8, 6, 4:0] ビットは、ADCSR.ADST ビットが "0" のときに設定してください。

30.2.7 A/D チャネル選択レジスタ B (ADANSB)

アドレス 0008 9014h



ビット	シンボル	ビット名	機能	R/W
b4-b0	ANSB[4:0]	A/D変換チャネル0~4選択ビット	0:AN000~AN004を変換対象から外す 1:AN000~AN004を変換対象とする	R/W
b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	ANSB [6]	A/D変換チャネル6選択ビット	0: AN006を変換対象から外す 1: AN006を変換対象とする	R/W
b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b15-b8	ANSB[15:8]	A/D変換チャネル8~15選択ビット	0:AN008~AN015を変換対象から外す 1:AN008~AN015を変換対象とする	R/W

ADANSB レジスタは、グループスキャンモード選択時にグループ B で A/D 変換を行うチャネルのアナログ入力 $0 \sim 4$ 、6、 $8 \sim 15$ の選択を行います。ADANSB レジスタは他のスキャンモードでは使用しません。

ANSB[15:8, 6, 4:0] ビット(A/D 変換チャネル 0 ~ 4、6、8 ~ 15 選択ビット)

ADANSB レジスタは、グループスキャンモード選択時にグループ B で A/D 変換を行うチャネル AN000 ~ AN004、AN006、AN008 ~ AN015 の選択を行います。ADANSB レジスタは他のスキャンモードでは使用しません。選択するチャネルおよびチャネル数は、ADANSA レジスタまたはダブルトリガモードでの ADCSR.DBLANS[4:0] ビットで選択したグループ A のチャネル以外から設定します。ANSB[0] ビットが AN000、ANSB[15] ビットが AN015 に対応します。チャネルのアナログ入力を A/D 変換する場合は、温度センサ出力および内部基準電圧の A/D 変換はしないでください。

ANSB[15:8, 6, 4:0] ビットは、ADST ビットが "0" のときに設定してください。

30.2.8 A/D 変換値加算モード選択レジスタ (ADADS)

アドレス 0008 9008h



ビット	シンボル	ビット名	機能	R/W
b4-b0	ADS[4:0]	A/D変換値加算チャネル0~4選択 ビット	0:AN000~AN004のA/D変換値加算モード非選択 1:AN000~AN004のA/D変換値加算モード選択	R/W
b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	ADS [6]	A/D変換値加算チャネル6選択ビット	0:AN006のA/D変換値加算モード非選択 1:AN006のA/D変換値加算モード選択	R/W
b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b15-b8	ADS[15:8]	A/D変換値加算チャネル8~15選択 ビット	0:AN008~AN015のA/D変換値加算モード非選択 1:AN008~AN015のA/D変換値加算モード選択	R/W

ADADS レジスタは、A/D 変換を連続 2 ~ 4 回実施して加算(積算)する A/D 変換チャネル 0 ~ 4、6、8 ~ 15 を選択します。

ADS[15:8, 6, 4:0] ビット(A/D 変換値加算チャネル 0 ~ 4、6、8 ~ 15 選択ビット)

ADANSA.ANSA[15:8, 6, 4:0] ビットまたは ADCSR.DBLANS[4:0] ビットと ADANSB.ANSB[15:8, 6, 4:0] ビットで選択した A/D 変換チャネルと同一番号の ADS[15:8, 6, 4:0] ビットを "1" にすると、

ADADC.ADC[1:0] ビットで設定した回数($2\sim4$ 回)分、選択したチャネルのアナログ入力を連続して A/D 変換し、加算(積算)した値を A/D データレジスタに返します。加算モードが非選択の A/D 変換チャネルは、通常の 1 回変換を実施し、A/D データレジスタに値を返します。

ADS[15:8, 6, 4:0] ビットは、ADCSR.ADST ビットが "0" のときに設定してください。

図 30.2 にビット ADS[2] と ADS[4] を "1" にしたときのスキャン動作シーケンスを示します。

連続スキャンモード(ADCSR.ADCS[1:0] = 10b)で、加算回数は3回に設定(ADADC.ADC[1:0] = 11b)、AN000 ~ AN004、AN006 が選択(ADANSA.ANSA[15:0] = 005Fh)されているものとします。AN000 から変換を開始します。AN002 の変換は4回連続変換し、加算(積算)値をA/D データレジスタ 2 に返します。その後、AN003 の変換を開始し、AN004 の変換で4回連続変換し、加算(積算)値をA/D データレジスタ 4 に返します。AN006 の変換後、再度 AN000 から同じシーケンスで動作します。

加算モードを選択しないチャネルの A/D データレジスタのフォーマットは、ADCER.ADRFMT ビット (右詰め/左詰め) の設定により決定されます。




図 30.2 ADADC.ADC[1:0] = 11b かつ ADS[2] = 1、ADS[4] = 1 選択時のスキャン変換シーケンス

30.2.9 A/D 変換値加算回数選択レジスタ (ADADC)

アドレス 0008 900Ch



ビット	シンボル	ビット名	機能	R/W
b1-b0	ADC[1:0]	加算回数選択ビット	b1 b0 0 0:1回変換(加算なし。通常変換と同じ) 0 1:2回変換(1回加算を行う) 1 0:3回変換(2回加算を行う) 1 1:4回変換(3回加算を行う)	R/W
b7-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

ADADC レジスタは、A/D 変換値加算モードが選択されたチャネル、温度センサ出力、内部基準電圧の A/D 変換に対して加算回数の設定を行います。


ADC[1:0] ビット (加算回数選択ビット)

ダブルトリガモードでの選択チャネル (ADCSR.DBLANS[4:0] ビットでの選択チャネル) を含む A/D 変換 および加算モードが選択されたチャネル、内部基準電圧の A/D 変換に対して共通の加算回数を設定します。 ADC[1:0] ビットの設定は、ADCSR.ADST ビットが "0" のときに行ってください。



30.2.10 A/D コントロール拡張レジスタ (ADCER)

アドレス 0008 900Eh



ビット	シンボル	ビット名	機能	R/W
b4-b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b5	ACE	自動クリアイネーブルビット	0:自動クリアを禁止 1:自動クリアを許可	R/W
b14-b6	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b15	ADRFMT	A/Dデータレジスタフォーマット選択 ビット	0 : A/Dデータレジスタのフォーマットを右詰めにする 1 : A/Dデータレジスタのフォーマットを左詰めにする	R/W

ACE ビット(自動クリアイネーブルビット)

CPU、DTC によって ADDRy、ADOCDR、ADDBLDR、ADTSDR レジスタを読み出した後、当該レジスタの自動クリア (All"0") を行うか行わないかを選択します。自動クリアにより ADDRy、ADOCDR、ADDBLDR、ADTSDR レジスタの未更新故障を検出することができます。


ADRFMT ビット(A/D データレジスタフォーマット選択ビット)

ADDRy、ADOCDR、ADDBLDR、ADTSDR レジスタに格納するデータの右詰め / 左詰めを選択します。 A/D 変換値加算モードが選択されている場合、各データレジスタのフォーマットは、ADCER.ADRFMT ビットの設定によらず左詰め固定です。

データレジスタのフォーマットの詳細は、「30.2.1 A/D データレジスタ y(ADDRy)($y = 0 \sim 4$ 、6、8 \sim 15)」、「30.2.2 A/D データ二重化レジスタ(ADDBLDR)」、「30.2.3 A/D 温度センサデータレジスタ(ADTSDR)」、「30.2.4 A/D 内部基準電圧データレジスタ(ADOCDR)」を参照してください。

30.2.11 A/D 開始トリガ選択レジスタ(ADSTRGR)

アドレス 0008 9010h



ビット	シンボル	ビット名	機能	R/W
b3-b0	TRSB[3:0]	グループB専用A/D変換開始トリガ選 択ビット	グループスキャンモードでグループBのA/D変換開始ト リガを選択します	R/W
b7-b4	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b11-b8	TRSA[3:0]	A/D変換開始トリガ選択ビット	シングルスキャンモード、連続スキャンモードでのA/D 変換開始トリガを選択します。グループスキャンモード ではグループAのA/D変換開始トリガを選択します	R/W
b15-b12	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

TRSB[3:0] ビット(グループ B 専用 A/D 変換開始トリガ選択ビット)

グループ B で選択したアナログ入力のスキャンを開始するトリガを選択します。TRSB[3:0] ビットはグループスキャンモードでのみ設定が必要なビットで、他のスキャンモードでは使用しません。グループ B のスキャン変換開始トリガには、ソフトウェアトリガと非同期トリガの設定は禁止です。よって、グループスキャンモードでは、TRSB[3:0] ビットを "0000b" 以外に設定し、ADCSR.TRGE ビットを "1" に設定してください。

表 30.5 に TRSB[3:0] ビットでの A/D 起動要因選択一覧を示します。

TRSA[3:0] ビット (A/D 変換開始トリガ選択ビット)

シングルスキャンモード、連続スキャンモードでの A/D 変換開始トリガの選択を行います。グループスキャンモードではグループ A で選択したアナログ入力のスキャンを開始するトリガを選択します。グループスキャンモードまたはダブルトリガモードでスキャンを実行する場合は、ソフトウェアトリガと非同期トリガは使用できません。

- 同期トリガ (MTU、ELC) の A/D 変換起動要因を使用する場合は、ADCSR.TRGE ビットを "1" に設定し、かつ ADCSR.EXTRG ビットを "0" に設定してください。
- 非同期トリガ (ADTRGO#) を使用する場合は、ADCSR.TRGE ビットを "1" に設定し、かつ ADCSR.EXTRG ビットを "1" に設定してください。
- ソフトウェアトリガ (ADCSR.ADST) は、ADCSR.TRGE ビット、ADCSR.EXTRG ビット、TRSA[3:0] ビットの設定値にかかわらず有効です。

表 30.6 に TRSA[3:0] ビットでの A/D 起動要因選択一覧を示します。

表 30.5 TRSB[3:0] ビットでの A/D 起動要因選択一覧


モジュール	要因	備考	TRSB[3]	TRSB[2]	TRSB[1]	TRSB[0]
MTU	TRG0AN	MTU0のTGRAのインプットキャプチャ/コンペアマッチ	0	0	0	1
	TRG0BN	MTU0のTGRBのインプットキャプチャ/コンペアマッチB	0	0	1	0
	TRGAN	MTU0~MTU4のTGRAのインプットキャプチャ/コンペア マッチまたは相補PWMモード時のMTU4.TCNTのアンダフ ロー(谷)	0	0	1	1
	TRG0EN	MTU0のTGREのコンペアマッチ	0	1	0	0
	TRG0FN	MTU0のTGRFのコンペアマッチ	0	1	0	1
	TRG4AN	MTU4.TADCORAとMTU4.TCNTのコンペアマッチ(割り込み間引き機能1)	0	1	1	0
	TRG4BN	MTU4.TADCORBとMTU4.TCNTのコンペアマッチ(割り込み間引き機能1)	0	1	1	1
	TRG4ABN	MTU4.TADCORAとMTU4.TCNT、MTU4.TADCORBと MTU4.TCNTコンペアマッチ(割り込み間引き機能1)	1	0	0	0
ELC	ELC	ELCからのトリガ	1	0	0	1

表30.6 TRSA[3:0] ビットでのA/D起動要因選択一覧

モジュール	要因	備考	TRSA[3]	TRSA[2]	TRSA[1]	TRSA[0]
ADC	ADST	ソフトウェアトリガ	_	_	_	-
外部入力	ADTRG0#	A/D変換起動トリガ端子	0	0	0	0
MTU	TRG0AN	MTU0のTGRAのインプットキャプチャ/コンペアマッチ	0	0	0	1
	TRG0BN	MTU0のTGRBのインプットキャプチャ/コンペアマッチB	0	0	1	0
	TRGAN	MTU0~MTU4のTGRAのインプットキャプチャ/コンペア マッチまたは相補PWMモード時のMTU4.TCNTのアンダフ ロー(谷)	0	0	1	1
	TRG0EN	MTU0のTGREのコンペアマッチ	0	1	0	0
	TRG0FN	MTU0のTGRFのコンペアマッチ	0	1	0	1
	TRG4AN	MTU4.TADCORAとMTU4.TCNTのコンペアマッチ(割り込み間引き機能1)	0	1	1	0
	TRG4BN	MTU4.TADCORBとMTU4.TCNTのコンペアマッチ(割り込み間引き機能1)	0	1	1	1
	TRG4ABN	MTU4.TADCORAとMTU4.TCNT、MTU4.TADCORBとMTU4.TCNTコンペアマッチ(割り込み間引き機能1)	1	0	0	0
ELC	ELC	ELCからのトリガ	1	0	0	1

30.2.12 A/D 変換拡張入力コントロールレジスタ (ADEXICR)

アドレス 0008 9012h



ビット	シンボル	ビット名	機能	R/W
b0	TSSAD	温度センサ出カA/D変換値加算機能選択 ビット	0:温度センサ出カA/D変換値加算機能非選択 1:温度センサ出カA/D変換値加算機能選択	R/W
b1	OCSAD	内部基準電圧A/D変換値加算モード選択 ビット	0:内部基準電圧A/D変換値加算モード非選択 1:内部基準電圧A/D変換値加算モード選択	R/W
b7-b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b8	TSS	温度センサ出力A/D変換選択ビット	0:温度センサ出力をA/D変換しない 1:温度センサ出力をA/D変換する	R/W
b9	ocs	内部基準電圧 A/D変換選択ビット	0:内部基準電圧をA/D変換しない 1:内部基準電圧をA/D変換する	R/W
b15-b10	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

TSSAD ビット(温度センサ出力 A/D 変換値加算機能選択ビット)

温度センサ出力の A/D 変換を選択し TSSAD ビットに "1" をセットすると、ADADC.ADC[1:0] で設定した 回数($2\sim4$ 回)分、温度センサ出力を連続して A/D 変換し、積算した値を A/D 温度センサデータレジス タに返します。 TSSAD ビットの設定は、ADST ビットが "0" のときに行ってください。

OCSAD ビット(内部基準電圧 A/D 変換値加算モード選択ビット)

内部基準電圧の A/D 変換を選択し、OCSAD ビットを "I" にすると、ADADC.ADC[1:0] ビットで設定した 回数($2\sim4$ 回)分、内部基準電圧を連続して A/D 変換し、積算した値を A/D 内部基準電圧データレジスタ (ADOCDR) に返します。OCSAD ビットの設定は、ADCSR.ADST ビットが "0" のときに行ってください。

TSS ビット(温度センサ出力 A/D 変換選択ビット)

温度センサ出力の A/D 変換を選択します。温度センサ出力の A/D 変換を行う場合は、ADANSA レジスタ、ADANSB レジスタの全ビットと ADCSR.DBLE ビット、OCS ビットの全てに "0" を設定し、シングルスキャンモードで実行してください。 TSS ビットの設定は、ADST ビットが "0" のときに行ってください。 TSS ビットを "1" にセットした後の 1 回目の変換結果は使用しないでください。 なお、1 回目の変換完了後から 2 回目の変換開始までの間に 5μ s の安定化待ち時間を入れてください。

OCS ビット(内部基準電圧 A/D 変換選択ビット)


内部基準電圧の A/D 変換を選択します。内部基準電圧の A/D 変換を行う場合は、シングルスキャンモードを選択し、ADANSA レジスタの全ビットを "0" にしてください。OCS ビットの設定は、ADST ビットが "0" のときに行ってください。

OCS ビットを "1" にセットした後の 1 回目の変換結果は使用しないでください。なお、1 回目の変換完了後から 2 回目の変換開始までの間に $5\mu s$ の安定化待ち時間を入れてください。



30.2.13 A/D サンプリングステートレジスタ n(ADSSTRn)(n=0 ~ 4、6、L、T、O)

ADSSTR0 0008 9060h, ADSSTR1 0008 9073h, ADSSTR2 0008 9074h, ADSSTR3 0008 9075h, アドレス ADSSTR4 0008 9076h, ADSSTR6 0008 9078h, ADSSTRL 0008 9061h, ADSSTRT 0008 9070h, ADSSTRO 0008 9071h



ビット	シンボル	ビット名	機能	
b7-b0	SST[7:0]	サンプリング時間設定ビット	6~255ステートの間でサンプリング時間を設定します	R/W

ADSSTRn は、アナログ入力のサンプリング時間の設定を行うレジスタです。

実際のサンプリング時間はレジスタ設定値の+1ステートになります。

1 ステート= 1ADCLK (A/D 変換クロック) 幅で ADCLK クロックが 32MHz であれば 1 ステート= 31.25ns になります。初期値は 20 ステートです。アナログ入力信号源のインピーダンスが高くサンプリング時間が不足する場合や、ADCLK クロックが低速な場合に、サンプリング時間を調整することができます。本ビットの設定は ADCSR.ADST が "0" のときに行ってください。サンプリング時間の設定値は、6 ステート以上 255 ステート以下の値を設定してください。

表 30.7 に A/D サンプリングステートレジスタと対象チャネルの関係を示します。

表30.7 A/Dサンプリングステートレジスタと対象チャネルの関係

ビット名	対象チャネル	
ADSSTR0.SST[7:0]ビット	AN000	
ADSSTR1.SST[7:0]ビット	AN001	
ADSSTR2.SST[7:0] ビット	AN002	
ADSSTR3.SST[7:0]ビット	AN003	
ADSSTR4.SST[7:0]ビット	AN004	
ADSSTR6.SST[7:0] ビット	AN006	
ADSSTRL.SST[7:0] ビット	AN008 ~ AN015	
ADSSTRT.SST[7:0] ビット	温度センサ出力	
ADSSTRO.SST[7:0]ビット	内部基準電圧	

30.3 動作説明

30.3.1 スキャンの動作説明

スキャンとは、選択したチャネルのアナログ入力を順次 A/D 変換する動作です。

スキャン変換の動作モードには、シングルスキャンモードと連続スキャンモードとグループスキャンモードの3種類の動作モードがあります。また、変換モードには高速変換モードと通常変換モードがあります。シングルスキャンモードは、指定した1チャネル以上のスキャンを1回実施して終了するモードです。連続スキャンモードは指定した1チャネル以上のスキャンをソフトウェアで ADCSR.ADST ビットを "0"("1" の状態から "0")にクリアするまで無制限に繰り返し実施するモードです。グループスキャンモードは、グループ A とグループ B のスキャンをそれぞれ選択したトリガで開始し、グループ A とグループ B で選択したチャネルのスキャンをそれぞれ1回ずつ実施して終了するモードです。

シングルスキャンモード、連続スキャンモードはスキャン変換が開始すると、ADANSA レジスタで選択した ANn の n が小さい番号順から A/D 変換を行います。グループスキャンモードは、グループ A が ADANSA レジスタで選択した ANn の n が小さい番号順から、グループ B が ADANSB レジスタで選択した ANn の n が小さい番号順から A/D 変換を行います。

高速変換モードは $AVCC0 \ge 2.4V$ で選択可能なモードです。通常変換モードは $AVCC0 \ge 1.8V$ で選択可能なモードです。高速変換モードは通常変換モードに比べて、6 サイクル分変換時間が短縮されます。

温度センサ出力、または内部基準電圧を選択する場合は、シングルスキャンモードで A/D 変換を行ってください。

この動作は、シングルスキャンモードで1チャネルのみを選択したスキャンと同じ動作になります。

ダブルトリガモードは、シングルスキャンモード、またはグループスキャンモードで使用します。ダブルトリガモードを許可すると、ADSTRGR.TRSA[3:0] ビットで選択した、MTU、ELC からのトリガでのスキャン起動でのみ、ADCSR.DBLANS[4:0] ビットで選択した 1 チャネルの A/D 変換データを二重化します。

どのスキャンモードであっても ADCSR.ADST ビットが "1" の期間(スキャン中)は、A/D 変換開始条件となるソフトウェアトリガ、同期トリガ、または非同期トリガ入力は無効となります。

30.3.2 シングルスキャンモード

30.3.2.1 基本動作

シングルスキャンモードの基本動作は、指定されたチャネルのアナログ入力を以下のように 1 サイクルの み A/D 変換します。チャネル選択でのスキャン時は、温度センサ出力 A/D 変換選択ビット (ADEXICR.TSS) と内部基準電圧 A/D 変換選択ビット (ADEXICR.OCS) を "0" (非選択) に設定します。 ダブルトリガモードは非選択とした動作を説明します。

- (1) ソフトウェア、同期トリガ(MTU、ELC)または非同期トリガ入力によって、ADCSR.ADST ビットが "1" (A/D 変換開始) になると、ADANSA レジスタで選択した ANn の n が小さい番号順に A/D 変換を 開始します。
- (2) 1 チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納されます。
- (3) 選択されたすべてのチャネルの A/D 変換終了後、ADCSR.ADIE ビットが"1"(スキャン終了による S12ADIO 割り込み許可) に設定されていると、S12ADIO 割り込み要求を発生します。
- (4) ADCSR.ADST ビットは A/D 変換中は "1" (A/D 変換開始) を保持し、選択されたすべてのチャネルの A/D 変換が終了すると自動的にクリアされ、12 ビット A/D コンバータは待機状態になります。




図 30.3 シングルスキャンモードの動作例(基本動作: AN003、AN004、AN006 選択)

30.3.2.2 温度センサ出力選択時の A/D 変換動作

温度センサ出力の A/D 変換を行う場合は、変換動作開始前に次の設定を行ってください。

- ADCSR.ADST ビットを "0" (A/D 変換停止) にする。
- ADCSR.ADCS[1:0] ビットを "00b" (シングルスキャンモード) にする。
- ADANSA レジスタを"0000h"(すべての外部アナログ入力を変換対象から外す)に設定する。
- ADCSR.DBLE ビットを"0"(ダブルトリガモード非選択)に設定する。
- ADEXICR.TSS ビットを"1"(温度センサ出力を A/D 変換する)に設定する。
- ADEXICR.OCS ビットを "0" (内部基準電圧を A/D 変換しない) に設定する。 また、サンプリング時間が 5µs 以上になるように、ADSSTRO レジスタに適切な値を設定してください。

図30.4 に温度センサ出力の A/D 変換手順と動作を示します。

- (1) A/D コンバータ内にたまった電荷を抜くために、ADST ビットを "1" (A/D 変換開始) にします (図中①)。
 - このときの変換結果は使用しないでください。
- (2) トリガが入力されるか、あるいは ADST ビットを "1" にすると、温度センサ出力の A/D 変換が開始されます (図中②)。
- (3) A/D 変換が終了すると、変換結果が ADTSDR レジスタに格納されます。このとき ADCSR.ADIE ビットが "1" (スキャン終了後の S12ADIO 割り込み発生の許可) であれば、S12ADIO 割り込み要求が発生します (図中③)。
- (4) ADST ビットが "0" になり、A/D コンバータは待機状態になります (図中④)。




図 30.4 シングルスキャンモードの動作例(温度センサ出力選択)

30.3.2.3 内部基準電圧選択時の A/D 変換動作

内部基準電圧の A/D 変換を行う場合は、変換動作開始前に次の設定を行ってください。

- ADCSR.ADST ビットが "0" (A/D 変換停止) にする。
- ADCSR.ADCS[1:0] ビットを "00b" (シングルスキャンモード) にする。
- ADANSA レジスタを"0000h"(すべての外部アナログ入力を変換対象から外す)に設定する。
- ADCSR.DBLE ビットを "0" (ダブルトリガモード非選択) に設定する。
- ADEXICR.TSS ビットを "0" (温度センサ出力を A/D 変換しない) に設定する。
- ADEXICR.OCS ビットを"1"(内部基準電圧を A/D 変換する)に設定する。 また、サンプリング時間が 5µs 以上になるように、ADSSTRO レジスタに適切な値を設定してください。

図 30.5 に内部基準電圧の A/D 変換手順と動作を示します。

- (1) A/D コンバータ内にたまった電荷を抜くために、ADST ビットを "1" (A/D 変換開始) にします (図中①)。
 - このときの変換結果は使用しないでください。
- (2) トリガが入力されるか、あるいは ADST ビットを "1" にすると、内部基準電圧の A/D 変換が開始されます (図中②)。
- (3) A/D 変換が終了すると、変換結果が ADOCDR レジスタに格納されます。このとき ADCSR.ADIE ビットが "1" (スキャン終了後の S12ADIO 割り込み発生の許可) であれば、S12ADIO 割り込み要求が発生します (図中③)。
- (4) ADST ビットが "0" になり、A/D コンバータは待機状態になります (図中④)。




図 30.5 シングルスキャンモードの動作例(内部基準電圧選択)

30.3.2.4 ダブルトリガモード選択時の動作

シングルスキャンモードでダブルトリガモードを選択した場合は、以下のように同期トリガで開始するシングルスキャンモードを2回行います。

温度センサ出力 A/D 変換選択ビット(ADEXICR.TSS)と内部基準電圧 A/D 変換選択ビット (ADEXICR.OCS) を "0" に設定してください。

A/D 変換データ二重化は、二重化するチャネルの番号を ADCSR.DBLANS[4:0] ビットに設定し、ADCSR.DBLE ビットを "1" にすると有効となります。ADCSR.DBLE を "1" にした場合は ADANSA レジスタのチャネル選択は無効になります。またダブルトリガモードを選択する場合は、ADSTRGR.TRSA[3:0] ビットで同期トリガを選択し、ADCSR.EXTRG ビットを "0" に、ADCSR.TRGE ビットを "1" に設定してください。また、ソフトウェアトリガは使用しないでください。

- (1) 同期トリガ入力によって ADCSR.ADST ビットが "1" (A/D 変換開始) にセットされると、ADCSR.DBLANS[4:0] ビットで選択した 1 チャネルの A/D 変換を開始します。
- (2) A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) へ格納されます。
- (3) ADST は自動的にクリアされ、12 ビット A/D コンバータは待機状態になります。このとき、ADCSR.ADIE ビット(スキャン終了による S12ADIO 割り込み許可)の設定に関わらず、S12ADIO 割り込みは発生しません。
- (4) 2回目のトリガ入力によって ADCSR.ADST ビットが "1" (A/D 変換開始) になると、ADCSR.DBLANS[4:0] ビットで選択した 1 チャネルの A/D 変換を開始します。
- (5) A/D 変換が終了すると、A/D 変換結果はダブルトリガモード専用の A/D データ二重化レジスタ (ADDBLDR) に格納されます。
- (6) ADCSR.ADIE ビットが "1" (スキャン終了による S12ADIO 割り込み許可) に設定されていれば、 S12ADIO 割り込み要求を発生します。
- (7) ADCSR.ADST ビットは A/D 変換中は "1" (A/D 変換開始) を保持し、A/D 変換が終了すると自動的に クリアされ、12 ビット A/D コンバータは待機状態になります。




図 30.6 シングルスキャンモードの動作例(ダブルトリガモード選択、AN003 を二重化)

30.3.3 連続スキャンモード

30.3.3.1 基本動作

連続スキャンモードの基本動作は、選択されたチャネルのアナログ入力を以下のように繰り返し A/D 変換します。

連続スキャンモード時は、温度センサ出力 A/D 変換選択ビット(ADEXICR.TSS)と内部基準電圧 A/D 変換選択ビット(ADEXICR.OCS)はともに "0"(非選択)に設定します。

- (1) ソフトウェア、同期トリガ (MTU、ELC) または非同期トリガ入力によって ADCSR.ADST ビットが "1" (A/D 変換開始) になると、ADANSA レジスタで選択した ANn の n が小さい番号順に A/D 変換を 開始します。
- (2) 1 チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) に格納 されます。
- (3) 選択されたすべてのチャネルの A/D 変換終了後、ADCSR.ADIE ビットが"1"(スキャン終了による S12ADIO 割り込み許可)に設定されていると、S12ADIO 割り込み要求を発生します。 また 12 ビット A/D コンバータは、継続して ADANSA レジスタで選択した ANn の n が小さい番号順に A/D 変換を開始します。
- (4) ADCSR.ADST ビットは自動的にクリアされず、"1"(A/D 変換開始)の間は(2)~(3)を繰り返します。ADCSR.ADST ビットを"0"(A/D 変換停止)に設定すると A/D 変換を中止し、12 ビット A/D コンバータは待機状態になります。
- (5) その後、ADCSR.ADST ビットを"1" (A/D 変換開始) にセットすると再び ADANSA レジスタで選択した ANn の n が小さい番号順に A/D 変換を開始します。




図 30.7 連続スキャンモードの動作例(基本動作: AN000 ~ AN002 選択)

30.3.4 グループスキャンモード

30.3.4.1 基本動作

グループスキャンモードの基本動作は、同期トリガをスキャン開始条件とし、グループ A とグループ B のそれぞれで選択したすべてのチャネルのアナログ入力を以下のように 1 回のみ A/D 変換します。グループ A とグループ B のそれぞれのスキャン動作は、シングルスキャンモードと同じ動作になります。

グループスキャンモードのトリガ設定は、ADSTRGR.TRSA[3:0] ビットでグループ A のトリガを選択し、ADSTRGR.TRSB[3:0] ビットでグループ B のトリガを選択します。グループ A とグループ B の A/D 変換が同時に起こらないように、グループ A とグループ B のトリガは別々のトリガにしてください。また、ソフトウェアトリガは使用しないでください。

A/D 変換対象とするチャネルは、ADANSA レジスタでグループ A のチャネルを選択し、ADANSB レジスタでグループ B のチャネルを選択します。グループ A とグループ B で同一のチャネルを選択することはできません。

グループスキャンモード時は、温度センサ出力 A/D 変換選択ビット(ADEXICR.TSS) と内部基準電圧 A/D 変換選択ビット(ADEXICR.OCS) はともに "0"(非選択)に設定してください。

以下に MTU からのトリガによるグループスキャンモードの動作例を示します。グループ A は MTU からの TRG4AN トリガで変換開始し、グループ B は MTU からの TRG4BN トリガで変換開始する設定です。

- (1) MTU からの TRG4AN トリガでグループ A のスキャンを開始します。
- (2) グループ A のスキャン終了時に ADCSR.ADIE ビットが "1" (S12ADIO 割り込み許可) に設定されていると、S12ADIO 割り込みを出力します。
- (3) MTU からの TRG4BN トリガでグループ B のスキャンを開始します。
- (4) グループBのスキャン終了時にADCSR.GBADIE ビットが"1"(GBADI 割り込み許可)に設定されていると、GBADI 割り込みを出力します。




図 30.8 グループスキャンモードの動作(MTU からのトリガ発生による基本動作)

30.3.4.2 ダブルトリガモード選択時の動作

グループスキャンモードでダブルトリガモードを選択した場合は、グループ A を同期トリガで開始するシングルスキャンモードを 2 回行います。グループ B は同期トリガで開始するシングルスキャンモードと同じ動作になります。

グループスキャンモードのトリガ設定は、ADSTRGR.TRSA[3:0] ビットでグループ A のトリガを選択し、ADSTRGR.TRSB[3:0] ビットでグループ B のトリガを選択します。グループ A とグループ B の A/D 変換が同時に起こらないように、グループ A とグループ B のトリガは別々のトリガにしてください。また、ソフトウェアトリガ、および非同期トリガ(ADTRG0#)は使用しないでください。

A/D 変換対象とするチャネルは、ADCSR.DBLANS[4:0] ビットでグループ A のチャネルを選択し、ADANSB レジスタでグループ B のチャネルを選択します。グループ A とグループ B で同一のチャネルを選択することはできません。

グループスキャンモード時は、温度センサ出力 A/D 変換選択ビット(ADEXICR.TSS)と内部基準電圧 A/D 変換選択ビット(ADEXICR.OCS)はともに "0"(非選択)に設定してください。

A/D 変換データ二重化は、二重化するチャネルの番号を ADCSR.DBLANS[4:0] ビットに設定し、ADCSR.DBLE ビットを "1" にすると有効となります。

以下に MTU からのトリガによるグループスキャンモードかつダブルトリガモード設定時の動作例を示します。グループ A は MTU からの TRG4BN トリガで変換開始し、グループ B は MTU からの TRG0AN トリガで変換開始する設定です。

- (1) MTU からの TRGOAN トリガでグループ B のスキャンを開始します。
- (2) グループBのスキャン終了時にADCSR.GBADIE ビットが"1"(GBADI 割り込み許可)に設定されていると、GBADI 割り込みを出力します。
- (3) MTU からの1回目のTRG4BN トリガでグループAの1回目のスキャンを開始します。
- (4) グループ A の 1 回目のスキャン終了時は、変換データを ADDRy に格納し、ADCSR.ADIE ビットの設定に関わらず S12ADIO 割り込み要求は発生しません。
- (5) MTU からの 2 回目の TRG4BN トリガでグループ A の 2 回目のスキャンを開始します。
- (6) グループ A の 2 回目のスキャン終了時は、変換データを ADDBLDR に格納し、ADCSR.ADIE ビットが "1" (S12ADIO 割り込み許可) に設定されていると、S12ADIO 割り込みを出力します。




図 30.9 グループスキャンモードでダブルトリガモード選択時の動作(MTU からのトリガ発生による基本動作)

30.3.4.3 ソフトウェアトリガ使用時の注意

ダブルトリガモード選択時にソフトウェアトリガを入力すると、選択したチャネルのスキャンを行い ADCSR.ADIE ビットが"1"(S12ADIO 割り込み許可)に設定されていると、スキャンの偶数回、奇数回に関係なく S12ADIO 割り込みを出力します。また、ソフトウェアトリガによるスキャンが偶数回であってもデータの二重化は行われません。以下にダブルトリガモード選択時に、同期トリガによるスキャンの間にソフトウェアトリガが入力された場合を示します。




図 30.10 ソフトウェアトリガ使用時のダブルトリガ動作注意例

アナログ入力のサンプリングとスキャン変換時間 30.3.5

スキャン変換は、ソフトウェア起動、MTU、ELCによる起動および ADTRG0#(外部トリガ)による起動 が選択できます。スキャン変換開始遅延時間(t_D)の後に A/D 変換処理が開始されます。

図 30.11 にシングルスキャンモード、ソフトウェア起動と MTU、ELC によるスキャン変換を行う場合の タイミングを示します。また、図 30.12 にシングルスキャンモード、ADTRG0#(外部トリガ)要因による スキャン変換を行う場合のタイミングを示します。スキャン変換時間(t_{SCAN})はスキャン変換開始遅延時 間(t_D)、A/D 変換処理時間(t_{CONV})、スキャン変換終了遅延時間(t_{ED})を含めた時間となります。スキャ ン変換時間を表 30.8 に示します。

選択チャネル数がnのシングルスキャンのスキャン変換時間(t_{SCAN})は、次のように表されます。

$$t_{SCAN} = t_D + (t_{SPL} + t_{CONV}) n + t_{ED}$$

連続スキャンの1サイクル目は、シングルスキャンのt_{SCAN}からt_{ED}を省いた時間です。 連続スキャンの2サイクル目以降は、 $(t_{SPL} + t_{CONV})$ n 固定となります。

項目	記号	種類/条件	サイクル	
スキャン変換開始遅延時間 (注1)	t _D	MTU、ELC、ソフトウェアトリガ	2 PCLK + 3 ADCLK	
		外部トリガ	4 PCLK + 3 ADCLK	
サンプリング時間 ^(注1)	t _{SPL}	ADSSTRn.SST[7:0]ビット(初期設定値14h)	(レジスタの設定値+1) ADCLK	
A/D変換処理時間 ^(注1)	t _{CONV}	高速変換モード	23 ADCLK	
		通常変換モード	29 ADCLK	
スキャン変換終了遅延時間 ^(注1) t _{ED}		_	1 PCLK + 2 ADCLK (注2)	

- 注1. t_D、t_{SPL}、t_{CONV}、t_{ED}の各タイミングについては図30.11、図30.12を参照してください。 注2. 2ADCLKは固定値で、プラス1PCLK以内に割り込みが出力されます。強制停止の処理時間は、「30.7.3 A/D変換強制停止と 開始時の動作タイミング」を参照してください。




図 30.11 スキャン変換のタイミング(ソフトウェア起動、MTU、ELC の場合)




図 30.12 スキャン変換のタイミング (ADTRG0# 要因の場合)

30.3.6 レジスタのオートクリア機能の使用例

ADCER.ACE ビットを "1" にすることにより、CPU、DTC によって A/D データレジスタ(ADDRy、ADOCDR、ADTSDR、ADDBLDR) を読み出す際、自動的に ADDRy、ADOCDR、ADTSDR、ADDBLDR レジスタを 0000h にクリアできます。

この機能を使うことにより、ADDRy、ADOCDR、ADTSDR、ADDBLDR レジスタの未更新故障を検出することができます。以下に ADDRy レジスタの自動クリア機能が無効 / 有効時の例を示します。

ADCER.ACE ビットが "0" (自動クリア禁止) の場合、A/D 変換結果 (0222h) が何らかの原因で ADDRy レジスタに書き込みされなかったとき、古いデータ (0111h) が ADDRy レジスタの値となります。さらに A/D 変換終了割り込みを利用して、この ADDRy レジスタの値を汎用レジスタに読み出した場合、古いデータ (0111h) が汎用レジスタなどに保存できます。ただし、未更新のチェックを行う場合、古いデータを RAM、汎用レジスタに逐一保持しながらチェックを行う必要があります。

ADCER.ACE ビットが "1" (自動クリア許可) の場合には、ADDRy = 0111h を CPU、DTC により読み出す際、ADDRy レジスタは自動的に 0000h にクリアされます。その後、A/D 変換結果の 0222h が ADDRy レジスタに何らかの原因で転送できなかったとき、クリアされたデータ (0000h) が ADDRy レジスタ値として残ります。ここで A/D 変換終了割り込みを利用して、この ADDRy レジスタの値を汎用レジスタなどに読み出した場合、0000h が汎用レジスタなどに保持されます。読み出されたデータ値が 0000h であることをチェックするだけで、ADDRy レジスタの未更新故障があったことを判断できます。

30.3.7 A/D 変換値加算機能

同じチャネルを $2\sim4$ 回連続で A/D 変換し、その変換値の合計をデータレジスタに保持します。この結果の平均値を使用することで、ノイズ成分によっては A/D 変換精度が良くなります。ただし、A/D 変換精度が良くなることを保証する機能ではありません。

A/D 変換値加算機能は、チャネル選択アナログ入力 A/D 変換、温度センサ出力 A/D 変換、内部基準電圧 A/D 変換選択時に使用できます。

30.3.8 非同期トリガによる A/D 変換の開始

非同期トリガの入力により A/D 変換を開始することができます。非同期トリガを使用して A/D 変換を開始する場合、A/D 変換開始トリガ選択ビット(ADSTRGR.TRSA[3:0])を "0000b" に設定し、非同期トリガ (ADTRG0#端子)に High を入力した後、ADCSR.TRGE ビットを "1"、ADCSR.EXTRG ビットを "1" にします。図 30.13 に非同期トリガ入力タイミングを示します。

ADST ビットがセットされてから A/D 変換が開始するまでの時間は、「30.7.3 A/D 変換強制停止と開始 時の動作タイミング」を参照してください。

グループスキャンモードで使用するグループ B 専用 A/D 変換開始トリガ選択ビット (ADSTRGR.TRSB[3:0]) は、非同期トリガを選択できません。




図 30.13 非同期トリガ入力タイミング

30.3.9 周辺モジュールからの同期トリガによる A/D 変換の開始

MTU、ELC からの同期トリガによって、A/D 変換を開始することができます。同期トリガで A/D 変換を開始するときには、ADCSR.TRGE ビットを "1"、ADCSR.EXTRG ビットを "0"、ADSTRGR.TRSA[3:0]、TRSB[3:0] ビットで該当の起動要因にセットします。

グループスキャンモードで使用するグループ B の A/D 変換開始要因は、ADSTRGR.TRSB[3:0] ビットで選択します。グループスキャンモードでは、ADSTRGR.TRSA[3:0] ビットと ADSTRGR.TRSB[3:0] ビットで異なる A/D 変換開始要因を選択してください。

30.4 割り込み要因

30.4.1 スキャン終了時の割り込み要求

12 ビット A/D コンバータは、CPU へのスキャン終了割り込み要求である S12ADI0、GBADI 割り込みを発生することができます。

ADCSR.ADIE ビットを "1" にすると S12ADIO を許可、"0" にすると S12ADIO を禁止できます。 ADCSR.GBADIE ビットを "1" にすると GBADI を許可、"0" にすると GBADI を禁止できます。

また、S12ADI0、GBADI 発生時に DTC を起動できます。S12ADI0、GBADI 割り込みで変換されたデータの読み出しを DTC で行うと、連続変換がソフトウェアの負担なく実現できます。 DTC の設定は「16. データトランスファコントローラ (DTCa)」を参照してください。

30.5 イベントリンク機能

30.5.1 ELC へのイベント出力動作

ELCでは、S12ADIO割り込み要求信号をイベント信号として使用して、あらかじめ設定したモジュールに対してリンク動作が可能です。GBADI割り込み要求信号をイベント信号として使用することはできません。イベント信号は該当する割り込み要求許可ビットの設定に関係なく出力することができます。12 ビット A/D コンバータは、A/D 変換終了イベントを出力します。

30.5.2 ELC からのイベントによる 12 ビット A/D コンバータの動作

12 ビット A/D コンバータは ELC の ELSRn の設定により、あらかじめ設定したイベントによる A/D 変換 開始動作が可能です。

30.5.3 ELC からのイベントによる 12 ビット A/D コンバータの注意事項

A/D 変換中にイベントが発生した場合は、イベントは無効になります。

30.6 A/D 変換精度の定義

以下に、A/D変換精度の定義を示します。

- 分解能
 - 12 ビット A/D コンバータのデジタル変換出力コード数
- オフセット誤差

デジタル出力が最小電圧値 000000000000 から 00000000001 に変化するときのアナログ入力電圧値の理想 A/D 変換特性からの偏差。ただし、量子化誤差を含まない。

- フルスケール誤差
 - デジタル出力が 11111111110 から 11111111111 に変化するときのアナログ入力電圧値の理想 A/D 変換特性からの偏差。ただし、量子化誤差を含まない。
- 量子化誤差
 - 12 ビット A/D コンバータが本質的に有する誤差であり、1/2LSB で与えられる。
- 非直線性誤差
 - ゼロ電圧からフルスケール誤差までの間の理想 A/D 変換特性からの誤差。ただし、オフセット誤差、フルスケール誤差、量子化誤差を含まない。
- 絶対精度
 - デジタル値とアナログ入力値との偏差。オフセット誤差、フルスケール誤差、量子化誤差および非直線 性誤差を含む。

30.7 使用上の注意事項

30.7.1 データレジスタの読出し注意事項

A/D データレジスタ、A/D データ二重化レジスタ、A/D 温度センサデータレジスタ、A/D 内部基準電圧 データレジスタの読み出しは、ワード単位で行ってください。バイト単位で上位バイト / 下位バイトの 2 回 に分けて読み出すことにより、1 回目に読み出した A/D 変換値と 2 回目に読み出した A/D 変換値が変化するのを避けるため、バイト単位の読み出しは行わないでください。

30.7.2 A/D 変換停止時の注意事項

A/D 変換開始条件に非同期トリガ、または同期トリガを選択している場合、A/D 変換を停止させるためには、ADCSR.TRGE ビットを "0" に設定し、A/D 変換開始条件をソフトウェアトリガにした後、ADCSR.ADST ビットを "0" (A/D 変換停止) に設定してください。

30.7.3 A/D 変換強制停止と開始時の動作タイミング

12 ビット A/D コンバータのアナログ部が停止した状態で ADCSR.ADST ビットを "1" に設定し 12 ビット A/D コンバータのアナログ部が動作を開始するのに ADCLK で最大 4 クロックの時間を必要とします。 ADCSR.ADST ビットを "0" に設定して A/D 変換を強制停止させると、12 ビット A/D コンバータのアナログ部が動作を停止するのに、ADCLK で最大 2 クロックの時間を必要とします。

30.7.4 スキャン終了割り込み処理の注意事項

トリガ起動による同一アナログ入力のスキャンを 2 回行う場合等で、1 回目のスキャン終了割り込み発生から、2 回目のスキャンによる最初のアナログ入力の A/D 変換が終了するまでに、CPU が A/D 変換データを読み出し終えていなければ、1 回目の A/D 変換データが 2 回目の A/D 変換データで上書きされます。

30.7.5 モジュールストップ機能の設定

モジュールストップコントロールレジスタ A(MSTPCRA)により、12 ビット A/D コンバータの動作禁止/許可を設定することが可能です。初期値では、12 ビット A/D コンバータの動作は停止します。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。モジュールストップ状態を解除した後は、 1μ s 待ってから A/D 変換を開始してください。詳細は「11. 消費電力低減機能」を参照してください。

30.7.6 低消費電力状態への遷移時の注意

モジュールストップモードやソフトウェアスタンバイモードへ移行する場合は、A/D変換を停止させてください。A/D変換を停止させる際、ADCSR.ADST ビットを"0"に設定後、12 ビット A/D コンバータのアナログ部が停止するまでの時間を確保する必要があります。この時間を確実に確保するために以下の手順で設定してください。

ADCSR.TRGE ビットを "0" (ソフトウェアトリガ) に設定し、ADCSR.ADST ビットを "0" に設定してください。その後、A/D 変換が停止していることを確認した後、モジュールストップやソフトウェアスタンバイモードへ遷移させてください。

30.7.7 ソフトウェアスタンバイモード解除時の注意

ソフトウェアスタンバイモードを解除した後は、水晶発振安定時間または PLL 回路の安定時間経過後、 さらに 1μs 以上待ってから A/D 変換を開始してください。詳細は「11. 消費電力低減機能」を参照して ください。

30.7.8 許容信号源インピーダンスについて

本 MCU のアナログ入力は、高速変換 $1.0 \mu s$ を実現するために、信号源インピーダンスが $0.3 k\Omega$ 以下の入力信号に対し、変換精度が保証される設計となっています。シングルスキャンモードで 1 端子のみ変換を行うときに外部に大容量を設けている場合は、入力の負荷は実質的に内部入力抵抗の $2.6 k\Omega$ だけになりますので、信号源インピーダンスは不問となります。ただし、ローパスフィルタとなりますので、微分係数の大きなアナログ信号には追従できないことがあります(図 30.14)。高速のアナログ信号を変換する場合や、スキャンモードで複数端子の変換を行う場合には、低インピーダンスのバッファを入れてください。




図 30.14 アナログ入力端子の内部等価回路

図 30.15 にアナログ入力端子と外部センサの等価回路を示します。

A/D 変換を正しく行うためには、図 30.15 に示す内部コンデンサ C への充電が所定の時間内に終了することが必要です。この所定の時間をサンプリング時間と言います。




図 30.15 アナログ入力端子と外部センサの等価回路

サンプリング時間を T[s]、センサの出力インピーダンスを $R0[\Omega]$ 、マイコンの内部抵抗を $R[\Omega]$ 、A/D コンバータの精度 (誤差) を x[LSB]、分解能を y[階調] (12 ビットでは 4096) とすると、コンデンサ C の両端の電位差 VC は、

$$VC = VIN \left\{ 1 - e^{-\frac{T}{C(R0 + R)}} \right\}$$

で表され、t=Tのとき、変換誤差をx以下にするには、

$$VC = VIN - \frac{x}{y}VIN = VIN \bigg(1 - \frac{x}{y}\bigg)$$

でなければならないため、

$$e^{-\frac{T}{C(R0+R)}} = \frac{x}{y}$$

$$-\frac{T}{C(R0+R)} = \ln \frac{x}{y}$$

$$R0 = -\frac{T}{C \ln \frac{x}{y}} - R$$

と計算できます。

fPCLKD = 32MHz 時に、誤差を 0.1LSB 以下にするセンサの出力インピーダンス R0 は、 $T=0.3\mu s$ 、x=0.1、y=4096、 $R=2.6k\Omega$ (参考値)、C=7pF(参考値)を代入して、

$$R0 = -\frac{0.3 \times 10^{-6}}{7 \times 10^{-12} \times 1n \left(\frac{0.1}{4096}\right)} - 2.6 \times 10^{3}$$
$$= 1435$$

と計算できます。

以上から、A/D コンバータの精度 (誤差) を 0.1LSB 以下にするためには、センサの出力インピーダンス R0 が約 $1.4k\Omega$ 以下でないといけないことがわかります。

なお、実際の誤差は、上記の 0.1LSB に絶対精度が加わった値になります。

これらの値は目安であり、評価により動作確認が必要になります。

30.7.9 絶対精度への影響

容量を付加することにより、GND とのカップリングを受け、ノイズがある GND だと絶対精度が悪化する可能性がありますので、AVSSO 等の電気的に安定な GND に接続してください。

またフィルタ回路が実装基板上でデジタル信号と干渉したり、アンテナとならないように注意してください。

30.7.10 アナログ電源端子他の設定範囲

以下に示す電圧の設定範囲を超えて MCU を使用した場合は、MCU の信頼性に悪影響を及ぼすことがあります。

- アナログ入力電圧の設定範囲
 - アナログ入力端子 ANn に印加する電圧は、VREFL0 \leq VAN \leq VREFH0 の範囲としてください。 VREFH0 端子によるリファレンス電圧の設定範囲は、VREFH0 \leq AVCC0 にしてください。 アナログ入力端子 ANn (n=0 \sim 4、6) に印加する電圧は、AVSS0 \leq VAN \leq AVCC0 にしてください。 アナログ入力端子 ANn (n=8 \sim 15) に印加する電圧は、VSS \leq VAN \leq VCC、および VSS \leq VAN \leq AVCC にしてください。
- 各電源端子(AVCC0 AVSS0、VREFH0 VREFL0、VCC VSS)の関係
 AVSS0 と VSS との関係は AVSS0 = VSS としてください。また、図 30.16 に示すように各々の電源間に最短で閉ループが形成できるように 0.1µF のコンデンサを接続し、供給元で VREFL0 = AVSS0 = VSS になるように接続してください。12 ビット A/D コンバータを使用しない場合は、AVCC0 = VCC、AVSS0 = VSS としてください。




図 30.16 各電源端子の接続例

30.7.11 ボード設計上の注意

ボード設計時には、デジタル回路とアナログ回路をできるだけ分離してください。また、デジタル回路の信号線とアナログ回路の信号線を交差させたり、近接させたりしないでください。アナログ信号にノイズが乗って、A/D 変換値の精度に悪影響を及ぼします。アナログ入力端子(AN000 \sim AN004、AN006、AN008 \sim AN015)、基準電源端子(VREFH0)、基準グランド端子(VREFL0)、アナログ電源(AVCC0)は、アナロググランド(AVSS0)で、デジタル回路と分離してください。さらにアナロググランド(AVSS0)は、ボード上の安定したデジタルグランド(VSS)に一点接続してください。

30.7.12 ノイズ対策上の注意

過大なサージなど異常電圧によるアナログ入力端子(AN000 \sim AN004、AN006、AN008 \sim AN015)の破壊を防ぐために、 $\mathbf Z$ 30.17 に示すように AVCC0 \sim AVSS0 間、VREFHO \sim VREFLO 間に容量を、またアナログ入力端子(AN000 \sim AN004、AN006、AN008 \sim AN015)を基準に保護回路を接続してください。




図 30.17 アナログ入力保護回路の例

30.7.13 12 ビット A/D コンバータ入力を使用する場合のポートの設定

12 ビット A/D コンバータを使用する場合は、ポート4のポート出力は使用しないでください。ポート4の回路の一部で、アナログ電源を使用しているためです。

30.7.14 AVCC0 と VCC の電源投入順序について

AVCC0 と VCC の電源投入順序は、同時もしくは VCC を先に投入してください。

31. D/A コンバータ (DA)

31.1 概要

本 MCU は、8 ビットの D/A コンバータを 2 チャネル内蔵しています。

表 31.1 に D/A コンバータの仕様を示します。図 31.1 に D/A コンバータのブロック図を示します。

表31.1 D/Aコンバータの仕様

項目	内容
分解能	8ビット
出力チャネル	2チャネル
消費電力低減機能	モジュールストップ状態への設定が可能
イベントリンク機能 (入力)	イベント信号の入力により、D/AO変換開始が可能




図 31.1 D/A コンバータのブロック図

表 31.2 に D/A コンバータで使用する入出力端子を示します。

表31.2 D/Aコンバータの入出力端子

端子名	入出力	機能
VCC	入力	電源端子
VSS	入力	グランド端子
DA0	出力	チャネル0のアナログ出力
DA1	出力	チャネル1のアナログ出力

31.2 レジスタの説明

31.2.1 D/A データレジスタ m (DADRm) (m=0、1)

アドレス DADR0:0008 80C0h、DADR1:0008 80C2h

・DADPR.DPSELビット=0(データは右詰め)



・DADPR.DPSELビット=1 (データは左詰め)




DADRm レジスタは、D/A 変換を行うデータを格納するための 16 ビットのリード / ライト可能なレジスタです。アナログ出力を許可すると、DADRm レジスタの値が変換されアナログ出力端子に出力されます。

DADPR.DPSEL ビットの設定によって 8 ビットのデータの配置を変更できます。"—"のビットは、読むと"0"が読めます。書く場合、"0"としてください。

31.2.2 D/A コントロールレジスタ(DACR)

アドレス 0008 80C4h



ビット	シンボル	ビット名	機能	R/W
b4-b0	_	予約ビット	読むと"1"が読めます。書く場合、"1"としてください	R/W
b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	DAOE0	D/A出力許可0ビット	0:チャネル0のアナログ出力(DA0)を禁止 1:チャネル0のD/A変換を許可 チャネル0のアナログ出力(DA0)を許可 ^(注1)	R/W
b7	DAOE1	D/A出力許可1ビット	0:チャネル1のアナログ出力(DA1)を禁止 1:チャネル1のD/A変換を許可 チャネル1のアナログ出力(DA1)を許可 ^(注1)	R/W

注1. アナログ出力として使用する端子のP0.PDR.Bmビット(m=3、5)は"0"にし、P0.PMR.Bmビット(m=3、5)も"0"にしてください。また、P03PFS、P05PFS レジスタによって、アナログ端子に設定してください。詳細については「18. I/Oポート」および「19. マルチファンクションピンコントローラ(MPC)」を参照してください。

表31.3 D/A 変換の制御

b7	b6	5X ap
DAOE1	DAOE0	説明
0	0	チャネル0、1のD/A 変換を許可 チャネル0、1のアナログ出力(DAO、DA1)を禁止 ^(注1)
	1	チャネル0、1のD/A変換を許可 チャネル0のアナログ出力(DA0)を許可、チャネル1のアナログ出力(DA1)を禁止 ^(注1)
1	0	チャネル0、1のD/A変換を許可 チャネル0のアナログ出力(DA0)を禁止 ^(注1) 、チャネル1のアナログ出力(DA1)を許可
	1	チャネル0、1のD/A変換を許可 チャネル0、1のアナログ出力(DAO、DA1)を許可

注1. アナログ出力禁止時、アナログ出力はHi-Zになります。

DAOE0 ビット(D/A 出力許可 0 ビット)

D/A 変換とアナログ出力を制御します。


イベントリンク機能により、DAOE0 ビットを"1"にできます。ELC の ELSR16 レジスタで設定されたイベントが発生すると、DAOE0 ビットが"1"になり、D/A 変換出力を開始します。

DAOE1 ビット (D/A 出力許可 1 ビット)

D/A 変換とアナログ出力を制御します。

31.2.3 DADRm フォーマット選択レジスタ(DADPR)

アドレス 0008 80C5h



ビット	シンボル	ビット名	機能	R/W
b6-b0	-	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b7	DPSEL	DADRmフォーマット選択ビット	0 : D/A データレジスタは右詰め 1 : D/A データレジスタは左詰め	R/W

31.3 動作説明

2 チャネルの D/A コンバータは、それぞれ独立して変換を行うことができます。DACR.DAOEi ビット (i=0,1) を "1" にすると、D/A 変換が許可され変換結果が出力されます。

チャネル 0 の D/A 変換を行う場合の動作例を以下に示します。このときの動作タイミングを**図 31.2** に示します。

- 1. DADPR.DPSEL ビットの設定と DADRO レジスタに D/A 変換を行うためのデータを設定します。
- 2. DACR.DAOE0 ビットを"1"にすると、D/A 変換を開始します。tDCONV 時間経過後、変換結果をアナログ出力端子 DAO より出力します。DADRO レジスタを書き換えるか、DAOE0 ビットを"0"にするまで、この変換結果が出力され続けます。出力値は以下の式で計算します。

- 3. DADRO レジスタを書き換えると変換を開始します。tDCONV時間経過後、変換結果が出力されます。
- 4. DAOE0 ビットを"0"に設定するとアナログ出力を禁止します。




図 31.2 D/A コンバータの動作例

31.4 イベントリンクの動作設定手順

以下にイベントリンク動作手順を示します。

- 1. DADPR.DPSEL ビットの設定と DADRO レジスタに D/A 変換を行うためのデータを設定します。
- 2. ELC の ELSR16 レジスタにリンクする ELS16 設定イベント信号のビットの値を設定します。
- 3. ELCR.ELCON ビットを "1" にします。これによりイベントリンクが設定されている全モジュールのイベントリンク動作が有効となります。
- 4. イベント出力元のモジュールを設定し、起動します。モジュールから出力されるイベントにより、 DACR.DAOE0 ビットが "1" になり、チャネル 0 の D/A 変換が開始されます。
- 5. D/A コンバータのチャネル 0 のイベントリンク動作を停止するときは ELSR16.ELS[7:0] ビットに 0000 0000b を設定してください。また ELCR.ELCON ビットを "0" にすることにより、全モジュールのイベントリンク動作が停止します。

31.5 イベントリンク動作における注意事項

DACR.DAOE0 ビットへのライトサイクル中に ELSR16 レジスタで設定されたイベントが発生すると、 DACR.DAOE0 ビットへの書き込みサイクルは行われず、イベント発生による "1" セットが優先されます。

31.6 使用上の注意事項

31.6.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ A (MSTPCRA) により、D/A コンバータの動作禁止 / 許可を設定することが可能です。初期値では、D/A コンバータの動作は停止します。モジュールストップ状態を解除することにより、レジスタのアクセスが可能になります。詳細は「11. 消費電力低減機能」を参照してください。

31.6.2 モジュールストップ時の D/A の動作

D/A 変換を許可した状態でモジュールストップ状態になると D/A 出力は保持され、アナログ電源電流は D/A 変換中と同等になります。モジュールストップ時にアナログ電源電流を低減する必要がある場合は、 DACR.DAOE1, DAOE0 ビットをすべて "0" にして D/A 出力を禁止してください。

31.6.3 ソフトウェアスタンバイモード時の D/A の動作

D/A 変換を許可した状態で本 MCU がソフトウェアスタンバイモードになると D/A 出力は保持され、アナログ電源電流は D/A 変換中と同等になります。ソフトウェアスタンバイモードでアナログ電源電流を低減する必要がある場合は、DACR.DAOE1, DAOE0 ビットをすべて "0" にして D/A 出力を禁止してください。

32. 温度センサ(TEMPSA)

32.1 概要

本 MCU は、温度センサを内蔵しています。温度センサは温度により変化する電圧を出力します。温度センサの出力電圧を 12 ビット A/D コンバータでデジタル値に変換し、温度に換算することで、MCU 周辺の温度を求めることができます。

表 32.1 に温度センサの仕様を示します。図 32.1 に温度センサ周りのブロック図を示します。

表32.1 温度センサの仕様

項目	内容
温度センサ電圧出力	12ビットA/Dコンバータへ出力





図 32.1 温度センサ周りのブロック図


32.2 レジスタの説明

32.2.1 温度センサ校正データレジスタ(TSCDRH、TSCDRL)

アドレス TSCDRL 007F C0ACh



アドレス TSCDRH 007F C0ADh



TSCDRH, TSCDRL レジスタは、工場出荷時に個々のチップごとに測定された温度センサ校正データが格納されています。

温度センサ校正データは、Ta=Tj=88 $^{\circ}$ $^{\circ}$ $^{\circ}$ $^{\circ}$ $^{\circ}$ AVCC0 = VREFH0 = 3.3V の条件における温度センサの出力電圧を、12 ビット A/D コンバータでデジタル変換した値です。 TSCDRH レジスタには変換値の上位 4 ビット、TSCDRL レジスタには下位 8 ビットが格納されています。

32.3 温度センサの使用方法

温度センサは、温度により変化する電圧を出力します。この電圧を 12 ビット A/D コンバータを用いてデジタル変換し、温度に換算することで MCU の周辺の温度を求めることができます。

32.3.1 使用前の準備

温度センサの温度特性を示します。温度センサ出力電圧は、温度変化と比例関係にあり、以下の式で表されます。

温度特性の式

T = (Vs - V1) / Slope + T1

T: 測定温度 (℃)

Vs:温度測定時の温度センサの出力電圧 (V)

T1:1点目の試行測定時の温度 (°C)

V1:1点目の試行測定時の温度センサの出力電圧(V)

T2:2点目の試行測定時の温度 (°C)

V2:2点目の試行測定時の温度センサの出力電圧 (V)

Slope:温度センサの温度傾斜 (V/℃) Slope = (V2 – V1) / (T2 – T1)

温度センサには個体間ばらつきがあるため、以下のような異なる温度 2 点の試行測定を実施しておくことを推奨します。

まず、温度 T1 のときの温度センサの出力電圧 V1 を 12 ビット A/D コンバータで試行測定することで求めます。

次に、温度 T1 と異なる温度 T2 のときの温度センサの出力電圧 V2 を 12 ビット A/D コンバータにて試行 測定することで求めます。

両者の測定結果から、温度傾斜 (Slope = (V2 - V1) / (T2 - T1)) を求めます。

この Slope を温度特性の式に代入し、温度特性 T = (Vs - V1) / Slope + T1 を求めます。

また、「36. 電気的特性」に記載の温度傾斜を用いることで、温度 T1 のときの温度センサの出力電圧 V1 を、12 ビット A/D コンバータで試行測定することで求め、下記式により測定温度を算出します。なお、本 測定温度精度は 2 点測定方法よりも劣ります。

T = (Vs - V1) / Slope + T1

また、本 MCU は、TSCDRH, TSCDRL レジスタに、Ta=Tj=88 $^{\circ}$ 、AVCC0 = VREFH0 = 3.3V の条件における温度センサの温度測定値(CAL $_{88}$)を格納しています。この値を 1 点目の試行測定結果として使用することで、使用前の準備を省略することができます。

この測定値 CAL88 は、以下のように計算できます。

CAL₈₈ = (TSCDRH レジスタ値 << 8) + TSCDRL レジスタ値

CAL₈₈ から V1 を求めると、

 $V1 = 3.3 \times CAL_{88}/4096$ [V]



となり、これを用いると、測定温度は下記の式にて算出できます。

 $T = (V_s - V_1) / Slope + 88 [^{\circ}C]$

T: 測定温度 (°C)

Vs:温度測定時の温度センサの出力電圧(V)

V1: Ta = Tj = 88 ℃、AVCC0 = VREFH0 = 3.3V 時の温度センサの出力電圧 (V)

Slope:表 36.44 に記載の温度傾斜÷1000 (V/℃)

なお、測定温度誤差(ばらつき範囲は3σ)は、図32.2のとおりです。




図 32.2 測定温度誤差(設計値)

32.3.2 12 ビット A/D コンバータの設定

温度センサは出力を A/D 変換することで温度を知ることができますが、温度センサの出力を A/D 変換するために、12 ビット A/D コンバータのレジスタを以下のように設定する必要があります。

• 温度センサ出力の A/D 変換対象への選択

ADEXICR.TSS ビットを"1"にし、温度センサを A/D 変換対象に選択します。このとき、ADANSA、ADANSB、および ADEXICR.OCS ビットはすべて"0"に設定し、変換対象から外してください。

シングルスキャンモードの設定

ADCSR.ADCS[1:0] ビットを "00b" にし、シングルスキャンモードを選択します。シングルスキャンモード以外には設定しないでください。

32.3.3 温度センサの A/D 変換結果

温度センサの A/D 変換が完了すると、変換結果が ADTSDR レジスタ(A/D 温度センサデータレジスタ) に格納されます。サンプリング時間は、 5μ s 以上になるように設定してください。温度センサ出力の A/D 変換に切り替えた後、ADST ビットを "1" にして、1 回目の変換を開始してください。ただし、1 回目の変換結果は使用しないでください。図 32.3 に温度センサの動作例を示します。




図 32.3 温度センサの動作例

33. データ演算回路 (DOC)

33.1 概要

データ演算回路(DOC)は、16ビットのデータを比較、加算または減算をする機能です。

表 33.1 にデータ演算回路 (DOC) の仕様を示します。データ演算回路のブロック図を図 33.1 に示します

16 ビットのデータを比較し、選択した条件に該当する場合に割り込みを発生させることができます。

表33.1 データ演算回路(DOC)の仕様

項目	内容
データ演算機能	16ビットデータの比較、加算、または減算
消費電力低減機能	モジュールストップ状態への設定が可能
割り込み	データ比較の結果が一致または不一致のときデータ加算の結果が"FFFFh"より大きくなったときデータ減算の結果が"0000h"より小さくなったとき
イベントリンク機能(出力)	データ比較の結果が一致または不一致のときデータ加算の結果が"FFFFh"より大きくなったときデータ減算の結果が"0000h"より小さくなったとき





図 33.1 データ演算回路のブロック図

33.2 レジスタの説明

33.2.1 DOC コントロールレジスタ (DOCR)

アドレス 0008 B080h



ビット	シンボル	ビット名	機能	R/W
b1-b0	OMS[1:0]	動作モード選択ビット	b1 b0 0 0: データ比較モード 0 1: データ加算モード 1 0: データ減算モード 1 1: 設定しないでください	R/W
b2	DCSEL ^(注1)	検出条件選択ビット	データ比較の結果 0:不一致を検出する 1:一致を検出する	R/W
b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b4	DOPCIE	データ演算回路割り込み許可 ビット	0:データ演算回路割り込み無効 1:データ演算回路割り込み有効	R/W
b5	DOPCF	データ演算回路フラグ	演算結果を示します	R
b6	DOPCFCL	DOPCFクリアビット	0 : DOPCFフラグ状態を保持 1 : DOPCFフラグをクリア	R/W
b7	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	RW

注1. データ比較モード選択時のみ有効

OMS[1:0] ビット(動作モード選択ビット)

本ビットの設定によりデータ演算回路の動作モードを選択します。

DCSEL ビット(検出条件選択ビット)

データ比較モード選択時のみ有効です。

本ビットの設定によりデータ比較モード時の結果の検出条件を選択します。

DOPCIE ビット(データ演算回路割り込み許可ビット)

本ビットが"1"の場合、データ演算回路割り込みを許可します。

DOPCF フラグ(データ演算回路フラグ)

["1"になる条件]

- DCSEL ビットで選択した条件になったとき
- データ加算の結果が "FFFFh" より大きくなったとき
- データ減算の結果が "0000h" より小さくなったとき

["0"になる条件]

• DOPCFCL ビットに "1" を書き込んだとき

DOPCFCL ビット(DOPCF クリアビット)

本ビットを"1"にすると DOPCF フラグをクリアします。 読むと"0"が読めます。

33.2.2 DOC データインプットレジスタ(DODIR)


アドレス 0008 B082h



DODIR は、演算対象の 16 ビットのデータを格納する 16 ビットの読み出し/書き込み可能なレジスタです。

33.2.3 DOC データセッティングレジスタ(DODSR)

アドレス 0008 B084h



DODSR は、16 ビットの読み出し/書き込み可能なレジスタです。データ比較モードでは、基準となる 16 ビットのデータを格納します。また、データ加算モードおよびデータ減算モードでは、演算結果を格納します。

33.3 動作説明

33.3.1 データ比較モード

図33.2 にデータ比較モードの動作例を示します。

データ演算回路は、データ比較モード時、以下のように動作します。 以下は DCSEL=0 (データ比較の結果、不一致を検出) 設定時の動作例です。

- (1) DOCR.OMS[1:0] ビットに "00b" を書き込むと、データ比較モードになります。
- (2) DODSR レジスタに基準となる 16 ビットのデータを設定します。
- (3) DODIR レジスタに比較する 16 ビットのデータを書き込みます。
- (4) すべての比較するデータの書き込みが完了するまで、DODIR レジスタに比較する 16 ビットのデータを 書き込みます。
- (5) DODIR レジスタに書き込まれたデータが DODSR レジスタに設定されているデータと一致しなかった (注1) とき DOCR.DOPCF フラグが "1" になります。また、DOCR.DOPCIE ビットが "1" の場合は、データ演算回路割り込みが発生します。

注 1. DOCR.DCSEL=0 の場合




図 33.2 データ比較モードの動作例

33.3.2 データ加算モード

図33.3 にデータ加算モードの動作例を示します。

データ演算回路は、データ加算モード時、以下のように動作します。

- (1) DOCR.OMS[1:0] ビットに "01b" を書き込むと、データ加算モードになります。
- (2) DODSR レジスタに初期値として 16 ビットのデータを設定します。
- (3) DODIR レジスタに加算する 16 ビットのデータを書き込みます。演算結果は DODSR レジスタに格納されます。
- (4) すべての加算するデータの書き込みが完了するまで、DODIR レジスタに加算する 16 ビットのデータを 書き込みます。
- (5) 演算結果が "FFFFh" よりも大きくなったとき DOCR.DOPCF フラグが "1" になります。また、DOCR.DOPCIE ビットが "1" の場合は、データ演算回路割り込みが発生します。




図 33.3 データ加算モードの動作例

33.3.3 データ減算モード

図33.4 にデータ減算モードの動作例を示します。

データ演算回路は、データ減算モード時、以下のように動作します。

- (1) DOCR.OMS[1:0] ビットに "10b" を書き込むと、データ減算モードになります。
- (2) DODSR レジスタに初期値として 16 ビットのデータを設定します。
- (3) DODIR レジスタに減算する 16 ビットのデータを書き込みます。演算結果は DODSR レジスタに格納されます。
- (4) すべての減算するデータの書き込みが完了するまで、DODIR レジスタに減算する 16 ビットのデータを 書き込みます。
- (5) 演算結果が "0000h" よりも小さくなったとき DOCR.DOPCF フラグが "1" になります。また、DOCR.DOPCIE ビットが "1" の場合は、データ演算回路割り込みが発生します。




図 33.4 データ減算モードの動作例

33.4 割り込み要求

データ演算回路が生成する割り込み要求には、データ演算回路割り込みがあります。割り込み要因が発生するとデータ演算回路フラグが"1"になります。表 33.2 に割り込み要求の内容を示します。

表33.2 データ演算回路割り込み要求

割り込み要求	データ演算回路フラグ	割り込み発生タイミング
データ演算回路割り込み	DOPCF	データ比較の結果が一致または不一致のときデータ加算の結果が"FFFFh"より大きくなったときデータ減算の結果が"0000h"より小さくなったとき

33.5 イベントリンク出力機能

DOC はイベントリンクコントローラ (ELC) へ以下の条件でイベントを出力し、あらかじめ設定していたモジュールを動作させることができます。

- データ比較の結果が一致または不一致のとき
- データ加算の結果が "FFFFh" より大きくなったとき
- データ減算の結果が "0000h" より小さくなったとき

33.5.1 割り込み処理とイベントリンクの関係

DOCには、割り込みを許可/禁止するビットがあります。割り込み要因が発生すると割り込み許可ビットが許可の場合にCPUに対して割り込み要求信号を出力します。

これに対してイベントリンク出力信号は、割り込み要因が発生すると割り込み許可ビットに依存せず、 ELCを介して他のモジュールにイベント信号として出力します。

33.6 使用上の注意事項

33.6.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ B (MSTPCRB) により、データ演算回路の動作を禁止/許可することが可能です。初期値では、データ演算回路の動作は停止します。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は「11. 消費電力低減機能」を参照してください。

RX111 グループ 34. RAM

34. RAM

本 MCU は、高速スタティック RAM を内蔵しています。

34.1 概要

表 34.1 に RAM の仕様を示します。

表34.1 RAMの仕様

項目	内容
RAM容量	最大64Kバイト ^(注2)
アクセス	 読み出し、書き込みともに1サイクルで動作 RAM有効/無効選択可能 (注1)
消費電力低減機能	モジュールストップ状態への設定が可能

- 注1. SYSCR1.RAME ビットにより選択可能です。SYSCR1 レジスタについては、「3.2.2 システムコントロールレジスタ1 (SYSCR1)」を参照してください。
- 注2. 製品によってRAM容量が異なります。

RAM容量	RAMアドレス
64Kバイト	RAM0: 0000 0000h~0000 FFFFh
32Kバイト	RAM0: 0000 0000h~0000 7FFFh
16Kバイト	RAM0: 0000 0000h~0000 3FFFh
10Kバイト	RAM0: 0000 0000h~0000 27FFh
8Kバイト	RAM0: 0000 0000h~0000 1FFFh

34.2 動作説明

34.2.1 消費電力低減機能

モジュールストップコントロールレジスタ C(MSTPCRC)の設定により、RAM へのクロック供給を停止させることで、消費電力を低減ができます。

MSTPCRC.MSTPC0 ビットを"1"にセットすると RAM0 に供給されるクロックが停止します。

クロック供給の停止により、RAM0 はモジュールストップ状態になります。リセット後の初期値では、RAM は動作状態です。

モジュールストップ状態になると、RAM へのアクセスができなくなります。RAM のアクセス中にモジュールストップ状態へ遷移しないでください。

MSTPCRC レジスタの詳細については、「11. 消費電力低減機能」を参照してください。

35. フラッシュメモリ

本 MCU は、 $16\text{K}/32\text{K}/64\text{K}/96\text{K}/128\text{K}/256\text{K}/384\text{K}/512\text{K}}$ バイトのユーザ領域 (ROM) と 8K バイトのデータ領域 (E2 データフラッシュ) を内蔵しています。

本章に記載している PCLK とは PCLKB を指します。

35.1 概要

表 35.1 にフラッシュメモリの仕様を示します。

表 35.6 にブートモードで使用する入出力端子を示します。

表35.1 フラッシュメモリの仕様

項目	内容
メモリ空間	 ユーザ領域:最大512Kバイト データ領域:8Kバイト エクストラ領域:スタートアップ領域情報、アクセスウィンドウ情報、ユニークIDを格納
ソフトウェアコマンド	 以下のソフトウェアコマンドを実装 プログラム、ブランクチェック、ブロックイレーズ、ユニークIDリード エクストラ領域のプログラム用に以下のコマンドを実装 スタートアップ領域情報プログラム、アクセスウィンドウ情報プログラム
イレーズ後の値	 ROM : FFh E2 データフラッシュ : FFh
割り込み	ソフトウェアコマンド処理の完了、または強制停止処理の完了により割り込み(FRDYI)が発生
オンボードプログラミング	ブートモード(SCIインタフェース) (注1) • シリアルコミュニケーションインタフェースのチャネル1 (SCI1)を調歩同期式モードで使用 • ユーザ領域とデータ領域を書き換え可能 ブートモード(FINEインタフェース) • FINEを使用 • ユーザ領域とデータ領域を書き換え可能 ブートモード(USBインタフェース) (注1) • USB2.0ファンクションモジュールのチャネル0 (USB0)を使用 • ユーザ領域とデータ領域を書き換え可能 • セルフパワー、バスパワーいずれのモードでもフラッシュ書き換えが可能 • USBケーブルだけを用いてパソコンと接続が可能 セルフプログラミング(シングルチップモード) • ユーザプログラム内のフラッシュ書き換えルーチンによるユーザ領域とデータ領域の書き換えが可能
オフボードプログラミング	本MCUに対応したフラッシュプログラマを使用して、ユーザ領域とデータ領域の書き換えが可能
IDコードプロテクト	● ブートモード時、シリアルプログラマとの接続の許可または禁止を、IDコードにより制御可能● オンチップデバッギングエミュレータ接続時、IDコードにより制御可能
スタートアッププログラム保護 機能	ブロック0~15の書き換えを安全に行うための機能
エリアプロテクション	セルフプログラミング時、ユーザ領域内の指定された範囲のみ書き換えを許可し、それ以外への書き換えを禁止することが可能
バックグラウンドオペレーショ ン(BGO)機能	E2データフラッシュの書き換え中に、ROM上に配置されたプログラムを実行可能

注1. 詳細については『PG-FP5フラッシュメモリプログラマユーザーズ・マニュアル』、『Renesas Flash Programmerフラッシュ書き込みソフトウェア・ユーザーズ・マニュアル』をご参照ください。

35.2 ROM の領域とメモリプレーン、ブロックの構成

本 MCU の ROM は最大で 512K バイトありますが、256K バイトを超える製品では 256K バイトを境界に 2 つのメモリプレーンに分割されています。また、各プレーンは 1K バイトのブロックと呼ばれる単位に分割されており、1 プレーンには最大で 256 のブロックがあります。ブロックイレーズコマンドはブロック単位でメモリの消去を実行します。図 35.1 に ROM の領域とメモリプレーン、ブロックの構成を示します。




図 35.1 ROM の領域とメモリプレーン、ブロックの構成

表35.2 ROM容量と読み出し用アドレス対応表

ROM容量	読み出し用アドレス
512Kバイト	FFF8 0000h ~ FFFF FFFFh
384Kバイト	FFFA 0000h∼FFFF FFFFh
256Kバイト	FFFC 0000h~FFFF FFFFh
128Kバイト	FFFE 0000h~FFFF FFFFh
96Kバイト	FFFE 8000h ~ FFFF FFFFh
64Kバイト	FFFF 0000h∼FFFF FFFFh
32Kバイト	FFFF 8000h∼FFFF FFFFh
16Kバイト	FFFF C000h~FFFF FFFFh

35.3 E2 データフラッシュの領域とブロックの構成

本 MCU の E2 データフラッシュは 8K バイトで構成されています。ブロックに分割されており、イレーズはこのブロック単位で行います。図 35.2 に E2 データフラッシュの領域とブロックの構成を示します。





図 35.2 E2 データフラッシュの領域とブロックの構成

35.4 レジスタの説明

35.4.1 E2 データフラッシュ制御レジスタ (DFLCTL)

アドレス 007F C090h



ビット	シンボル	ビット名	機能	R/W
b0	DFLEN	E2データフラッシュアクセス許可 ビット	0: E2データフラッシュへのアクセスおよびP/Eモード時に おけるエクストラ領域へのアクセス (注1) 禁止 1: E2データフラッシュへのアクセスおよびP/Eモード時に おけるエクストラ領域へのアクセス(注1) 許可	R/W
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

注1. ユニークIDリード、スタートアップ領域情報プログラム、およびアクセスウィンドウ情報プログラム


DFLCTL レジスタは、E2 データフラッシュへのアクセス (読み出し、プログラム、イレーズ)の許可 / 禁止および P/E モード時におけるエクストラ領域へのアクセス (ユニーク ID リード、スタートアップ領域情報プログラム、アクセスウィンドウ情報プログラム)を許可 / 禁止するためのレジスタです。

E2 データフラッシュの読み出し、プログラム、イレーズを行う場合は、DFLCTL.DFLEN ビットを "I" にして E2 データフラッシュ STOP 解除時間 (tDSTOP) 経過後に E2 データフラッシュの読み出しと E2 データフラッシュ P/E モードへの遷移を行ってください。 E2 データフラッシュ STOP 解除時間 (tDSTOP) を経過するまでは E2 データフラッシュの読み出しと E2 データフラッシュ P/E モードへの遷移を行わないでください。

E2 データフラッシュ P/E モードについては、「35.7.1 シーケンサのモード」を、E2 データフラッシュ STOP 解除時間 (tDSTOP) については、「36. 電気的特性」を参照してください。

35.4.2 フラッシュ P/E モードエントリレジスタ (FENTRYR)

アドレス 007F FFB2h



ビット	シンボル	ビット名	機能	R/W
b0	FENTRY0	ROM P/Eモードエントリビット0	0 : ROMはリードモード 1 : ROMはP/Eモードエントリ可能	R/W
b6-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b7	FENTRYD	E2データフラッシュ P/E モード エントリビット	0 : E2データフラッシュはリードモード 1 : E2データフラッシュはP/Eモードエントリ可能	R/W
b15-b8	FEKEY[7:0]	キーコード	FENTRYR レジスタの書き換えを制御します。 下位8ビットの値を書き換える場合、このビットを "AAh"にして16ビット単位で同時に書いてください。 読むと"00h"が読めます	R/W

ROM や E2 データフラッシュを書き換えるためには、FENTRYD, FENTRY0 ビットのいずれかのビットを "1" にして P/E モードに移行させる必要があります。

リードモードに戻るときは、FENTRYR レジスタを設定した後、値が書き換わっていることを確認してから、ROM やE2 データフラッシュのリードを行ってください。

P/E モード、リードモードについては、「35.7.1 シーケンサのモード」を参照してください。

FENTRYO ビット (ROM P/E モードエントリビット 0)

ROM を P/E モードに移行させるためのビットです。 ["1" になる条件]

- FENTRYR レジスタが "0000h" のときに、FENTRYR レジスタに "AA01h" を書いた場合
- 注. ROM P/E モードへ遷移する場合、ROM に対する命令フェッチを実行させないため、命令フェッチ番地を ROM 以外の領域に移す必要があります。必要な命令コードを内蔵 RAM ヘコピーして内蔵 RAM ヘジャンプしてください。ただし、E2 データフラッシュは、ROM 上に配置されたプログラムで書き換え可能です。

["0"になる条件]

• FENTRYR レジスタに "AA00h" を書いた場合

FENTRYD ビット(E2 データフラッシュ P/E モードエントリビット)


E2 データフラッシュを P/E モードに移行させるためのビットです。

["1"になる条件]

- FENTRYR レジスタが "0000h" のときに、FENTRYR レジスタに "AA80h" を書いた場合 ["0" になる条件]
 - FENTRYR レジスタに "AA00h" を書いた場合

35.4.3 プロテクト解除レジスタ (FPR)

アドレス 007F C0C0h



本レジスタは、CPU が暴走したときに備え、FPMCR レジスタが容易に書き換えられないように保護するための書き込み専用のレジスタです。以下に示す手順でレジスタをアクセスした場合のみ、FPMCR レジスタへの書き込みが有効になります。


プロテクト解除手順

- (1) FPR レジスタに "A5h" を書き込む
- (2) FPMCR レジスタに設定したい値を書き込む
- (3) FPMCR レジスタに設定したい値の反転値を書き込む
- (4) FPMCR レジスタに再び設定したい値を書き込む

上記プロテクト解除手順以外で書き込みを行った場合、FPSR.PERR フラグが"1"になります。

35.4.4 プロテクト解除ステータスレジスタ (FPSR)

アドレス 007F C0C1h



ビット	シンボル	ビット名	機能	R/W
b0	PERR	プロテクトエラーフラグ	0:エラーなし 1:エラー発生	R
b7-b1	_	予約ビット	読むと"0"が読めます	R

PERR フラグ (プロテクトエラーフラグ)


FPMCR レジスタに対して、プロテクト解除手順どおりのアクセスを行わなかった場合、レジスタへの書き込みは行われず、このフラグが"1"になります。

["1"になる条件]

- FPMCR レジスタに対して、プロテクト解除手順どおりのアクセスを行わなかった場合 ["0" になる条件]
- 「35.4.3 プロテクト解除レジスタ (FPR)」に記載のプロテクト解除手順でレジスタをアクセスした場合

35.4.5 フラッシュ P/E モード制御レジスタ (FPMCR)

アドレス 007F FF80h



ビット	シンボル	ビット名	機能	R/W
b0	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b1	FMS0	フラッシュ動作モード選択ビット0	FMS2 FMS1 FMS0 0 0:ROM/E2データフラッシュリードモード 0 1 0:E2データフラッシュ P/E モード 0 1 1:ディスチャージモード1 1 0 1:ROM P/E モード 1 1 1:ディスチャージモード2 上記以外は設定しないでください	R/W
b2	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b3	RPDIS	ROM P/E禁止ビット	0:ROMはプログラム/イレーズ可能 1:ROMはプログラム/イレーズ不可能	R/W
b4	FMS1	フラッシュ動作モード選択ビット1	FMS0ビットを参照してください	R/W
b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	LVPE	低電圧P/Eモード有効ビット	0:低電圧 P/E モード無効 1:低電圧 P/E モード有効	R/W
b7	FMS2	フラッシュ動作モード選択ビット2	FMS0ビットを参照してください	R/W

フラッシュメモリの動作モードを設定するレジスタです。

本レジスタはプロテクトされています。プロテクト解除手順を用いて値を設定してください(詳細は

「35.4.3 プロテクト解除レジスタ (FPR)」を参照)。

ディスチャージモード 2、ROM P/E モードに遷移する場合、もしくはそのモード中は RAM 上で命令を実行する必要があります。

FMS0, FMS1, FMS2 ビット (フラッシュ動作モード 0 ~フラッシュ動作モード 2 ビット)

フラッシュの動作モードを設定します。

[リードモードから ROM P/E モードに遷移する場合]

FMS2 ビット=0, FMS1 ビット=1, FMS0 ビット=1, RPDIS ビット=0 に設定します。

ROM モード遷移待ち時間 1 (tDIS、「36. 電気的特性」を参照) 待ちます。

FMS2 ビット = 1, FMS1 ビット = 1, FMS0 ビット = 1, RPDIS ビット = 0 に設定します。

FMS2 ビット = 1, FMS1 ビット = 0, FMS0 ビット = 1, RPDIS ビット = 0 に設定します。

ROM モード遷移待ち時間 2 (tMS、「36. 電気的特性」を参照) 待ちます。

[ROM P/E モードからリードモードに遷移する場合]

FMS2 ビット = 1, FMS1 ビット = 1, FMS0 ビット = 1, RPDIS ビット = 0 に設定します。

ROM モード遷移待ち時間 1 (tDIS、「36. 電気的特性」を参照) 待ちます。

FMS2 ビット = 0, FMS1 ビット = 1, FMS0 ビット = 1, RPDIS ビット = 0 に設定します。

FMS2 ビット = 0, FMS1 ビット = 0, FMS0 ビット = 0, RPDIS ビット = 1 に設定します。

ROM モード遷移待ち時間 2 (tMS、「36. 電気的特性」を参照) 待ちます。

[リードモードから E2 データフラッシュ P/E モードに遷移する場合]

FMS2 ビット = 0, FMS1 ビット = 1, FMS0 ビット = 0, RPDIS ビット = 0 に設定します。

[E2 データフラッシュ P/E モードからリードモードに遷移する場合]

FMS2 ビット = 0, FMS1 ビット = 0, FMS0 ビット = 0, RPDIS ビット = 1 に設定します。

ROM モード遷移待ち時間 2 (tMS、「36. 電気的特性」を参照) 待ちます。

RPDIS ビット (ROM P/E 禁止ビット)

ROM のプログラム / イレーズ実行をソフトウェアによって禁止します。

LVPE ビット(低電圧 P/E モード選択ビット)

高速モード時にプログラム / イレーズを実施する場合は "0" に、中速モード時にプログラム / イレーズを 実施する場合は "1" にしてください。

35.4.6 フラッシュ初期設定レジスタ (FISR)

アドレス 007F C0B6h



ビット	シンボル	ビット名	機能	R/W
b4-b0	PCKA[4:0]	周辺クロック通知ビット	FlashIFクロック(FCLK)の周波数を設定するためのビットです	R/W
b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b7-b6	SAS[1:0]	スタートアップ領域選択ビット	b7 b6 0 x:エクストラ領域内のスタートアップ領域設定に従う 1 0:一時的にスタートアップ領域をデフォルト領域に切り 替える 1 1:一時的にスタートアップ領域を代替領域に切り替える	R/W

x : Don't care

FISR レジスタは、ROM P/E モードまたは E2 データフラッシュ P/E モード時に書き込みができます。

PCKA[4:0] ビット(周辺クロック通知ビット)

ROM/E2 データフラッシュのプログラム / イレーズ時に、FlashIF クロック (FCLK) の周波数を設定するためのビットです。

プログラム / イレーズを行う前に PCKA[4:0] ビットに FCLK の周波数を設定してください。ROM/E2 データフラッシュのプログラム / イレーズ中は、FCLK の周波数を変更しないでください。

[FCLK が 4 MHz より高い場合]

小数部がある場合は切り上げて設定してください。

たとえば 31.5 MHz の場合は、32 MHz (PCKA[4:0] ビット = 11111b) に設定してください。

[FCLK が 4 MHz 以下の場合]

小数部のある周波数は使用しないでください。

1 MHz, 2 MHz, 3 MHz または 4 MHz の周波数で使用してください。

注. FCLK と異なる周波数を PCKA[4:0] ビットに設定した場合、ROM/E2 データフラッシュのデータが破壊される可能性があります。

表35.3 FlashIFクロック周波数設定例

FlashIFのクロック 周波数[MHz]	PCKA[4:0] ビット 設定値	FlashIFのクロック 周波数[MHz]	PCKA[4:0] ビット 設定値	FlashIFのクロック 周波数[MHz]	PCKA[4:0] ビット 設定値
32	11111b	31	11110b	30	11101b
29	11100b	28	11011b	27	11010b
26	11001b	25	11000b	24	10111b
23	10110b	22	10101b	21	10100b
20	10011b	19	10010b	18	10001b
17	10000b	16	01111b	15	01110b
14	01101b	13	01100b	12	01011b
11	01010b	10	01001b	9	01000b
8	00111b	7	00110b	6	00101b
5	00100b	4	00011b	3	00010b
2	00001b	1	00000b	_	_

SAS[1:0] ビット(スタートアップ領域選択ビット)

スタートアップ領域を選択します。スタートアップ領域を変更するには、以下の3種類の方法があります。

①エクストラ領域のスタートアップ領域設定に従いスタートアップ領域を選択する場合

SAS[1:0] ビットが "00b" または "01b" の場合、エクストラ領域のスタートアップ領域設定に従ってスタートアップ領域が選択されます。スタートアップ領域情報プログラムコマンドを使用して、スタートアップ領域を変更してください。

2一時的にスタートアップ領域をデフォルト領域に切り替える場合

SAS[1:0] ビットを "10b" にすると、エクストラ領域のスタートアップ領域設定に関わらず、スタートアップ領域をデフォルト領域に変更できます。

③一時的にスタートアップ領域を代替領域に切り替える場合

SAS[1:0] ビットを "11b" にすると、エクストラ領域のスタートアップ領域設定に関わらず、スタートアップ領域を代替領域に変更できます。

35.4.7 フラッシュリセットレジスタ (FRESETR)

アドレス 007F FF89h



ビット	シンボル	ビット名	機能	R/W
b0	FRESET		0:フラッシュ制御回路のリセットを解除する 1:フラッシュ制御回路をリセットする	R/W
b7-b1		予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

FRESET ビット(フラッシュリセットビット)

このビットを"1"にすると、FASR, FSARH, FSARL, FEARH, FEARL, FWBH, FWBL, FCR, FEXCR レジスタ がリセットされます。また、FEAMH, FEAML レジスタの値が不定になります。リセット中はこれらのレジ スタにアクセスしないでください。リセットを解除するときは、このビットを"0"にしてください。

なお、ソフトウェアコマンド実行中やエクストラ領域書き換え中は、本レジスタへ書き込まないでください。

35.4.8 フラッシュ領域選択レジスタ (FASR)

アドレス 007F FF81h



ビット	シンボル	ビット名	機能	R/W
b0	EXS	エクストラ領域選択ビット	0:ユーザ領域、データ領域 1:エクストラ領域	R/W
b7-b1	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W

FASR レジスタは、ROM P/E モードまたは E2 データフラッシュ P/E モード時に書き込みができます。 FASR レジスタは、リセットもしくは FRESETR.FRESET ビットを "1" にすることによって初期化されます。


FRESETR.FRESET ビットが"1"の期間中は書き込みできません。

EXS ビット(エクストラ領域選択ビット)

エクストラ領域に対するソフトウェアコマンド(ユニーク ID リード、スタートアップ領域情報プログラム、アクセスウィンドウ情報プログラム)を発行する前に"1"にします。また、ユーザ領域に対するソフトウェアコマンド(プログラム、ブランクチェック、ブロックイレーズ)を発行する前に"0"にします。ソフトウェアコマンド発行後は、次のソフトウェアコマンドの発行まで値を変更しないでください。

35.4.9 フラッシュ制御レジスタ (FCR)

アドレス 007F FF85h



ビット	シンボル	ビット名	機能	R/W
b3-b0	CMD[3:0]	ソフトウェアコマンド設定 ビット	b3 b0 0 0 0 1:プログラム 0 0 1 1:ブランクチェック 0 1 0 0:ブロックイレーズ 0 1 0 1:ユニークIDリード 上記以外は設定しないでください (注1)	R/W
b4	DRC	データリード完了ビット	0:データリード開始 1:データリード完了	R/W
b5	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b6	STOP	強制処理停止ビット	"1"にすると、実行中の処理を強制的に停止させることができます	R/W
b7	OPST	処理開始ビット	0:処理停止 1:処理開始	R/W

注1. FSTATR1.FRDYフラグが"1"のとき、FCRレジスタを"00h"にする場合を除きます。

FCR レジスタは、ROM P/E モードでかつ ROM がプログラム / イレーズ可能時、または E2 データフラッシュ P/E モード時に書き込みができます。

FCR レジスタは、リセットもしくは FRESETR.FRESET ビットを "1" にすることによって初期化されます。 FRESETR.FRESET ビットが "1" の期間中は書き込みできません。

ただし、ソフトウェアコマンド実行中は FRESETR.FRESET ビットによる初期化はできません。 [ROM が 384K バイトまたは 512K バイトの製品の場合]

メモリプレーン境界 (256K バイト境界) をまたいだブランクチェック、ブロックイレーズはできません。

CMD[3:0] ビット(ソフトウェアコマンド設定ビット)

ソフトウェアコマンド (プログラム、ブランクチェック、ブロックイレーズ、ユニーク ID リード)を設定します。それぞれのコマンドの機能を以下に示します。

- FSARH/FSARL レジスタに設定したアドレスに、FWBH/FWBL レジスタに設定した値を書き込みます。 [ブランクチェック]
 - FSARH/FSARL レジスタに設定したアドレスから、FEARH/FEARL レジスタに設定したアドレスまでの ブランクチェックを行います。書き込みが行われていないことを確認します。消去状態の保持を保証す るものではありません。

[ブロックイレーズ]

[プログラム]

• 同一メモリプレーン内の任意の連続した領域をブロック単位で消去します。 消去したいブロックの先頭アドレスと最終アドレスを、それぞれ FSARH/FSARL レジスタと FEARH/ FEARL レジスタに設定してください。それ以外の値を設定した場合、消去が正しく行えない場合があ ります。

[ユニーク ID リード]

• FSARH レジスタに "00h"、FSARL レジスタに "0850h" を、FEARH レジスタに "00h"、FEARL レジスタに

"086Fh" を設定しユニーク ID リードを実行すると、FRBH/FRBL レジスタにユニーク ID データが順次格納されます。

DRC ビット(データリード完了ビット)

ユニーク ID リードコマンドとともに用いて、シーケンサの状態を制御します。

このビットを"0"にしてユニーク ID リードコマンドを発行すると、FSARH/FSARL レジスタに設定した アドレスからデータが読み出され、FRBH/FRBL レジスタに格納されます。

FRBH/FRBL レジスタからデータを読み出した後、このビットを"1"にしてユニーク ID リードコマンドを発行すると、シーケンサのリードサイクルが終了し、待機状態になります。

再び、このビットを "0" にしてユニーク ID リードコマンドを発行すると、シーケンサの内部アドレスが インクリメント (+4) され、次のデータが読み出されます。

STOP ビット(強制処理停止ビット)

実行中の処理(ブランクチェック、ブロックイレーズ)を強制的に停止させるときに使用します。 このビットを"1"にした後は、FSTATR1.FRDY フラグが"1"(処理完了)になるのを待ってから OPST ビットを"0"にしてください。

OPST ビット(処理開始ビット)

CMD[2:0] ビットに設定したコマンドを実行するために使用します。

処理が完了しても "0" には戻りません。FSTATR1.FRDY フラグが "1"(処理完了)になったのを確認して から "0" に戻してください。また、その後 FSTATR1.FRDY フラグが "0" になったのを確認してから次の処理を実施してください。

35.4.10 フラッシュエクストラ領域制御レジスタ (FEXCR)

アドレス 007F C0B7h



ビット	シンボル	ビット名	機能	R/W
b2-b0	CMD[2:0]	ソフトウェアコマンド設定ビッ ト	b2 b0 0 0 1:スタートアップ領域情報プログラム 0 1 0:アクセスウィンドウ情報プログラム 上記以外は設定しないでください(注1)	R/W
b6-b3	_	予約ビット	読むと"0"が読めます。書く場合、"0"としてください	R/W
b7	OPST	処理開始ビット	0:処理停止 1:処理開始	R/W

注1. FSTATR1.EXRDYビットが"1"のとき、FEXCRレジスタを"00h"にする場合を除きます。

FEXCR レジスタは、ROM P/E モードでかつ ROM がプログラム / イレーズ可能時に書き込みができます。 FEXCR レジスタは、リセットもしくは FRESETR.FRESET ビットを "1" にすることによって初期化されます。FRESETR.FRESET ビットが "1" の期間中は書き込みできません。

ただし、ソフトウェアコマンド実行中はFRESETR.FRESET ビットによる初期化はできません。

CMD[2:0] ビット(ソフトウェアコマンド設定ビット)

ソフトウェアコマンド(スタートアップ領域情報プログラム、またはアクセスウィンドウ情報プログラム)を設定します。

各コマンドの詳細を以下に示します。

[スタートアップ領域情報プログラム]

スタートアッププログラム保護機能で使用するスタートアップ領域切り替えに使用します。

- スタートアップ領域をデフォルト領域に設定する場合 FWBH, FWBL レジスタに "FFFFh" を設定してこのコマンドを実行します。
- スタートアップ領域を代替領域に設定する場合

FWBH レジスタに "FFFFh" を、FWBL レジスタに "FEFFh" を設定してこのコマンドを実行します。 なお、FWBH, FWBL レジスタに上記以外の設定をした場合、スタートアップ領域情報プログラムを実行しないでください。

[アクセスウィンドウ情報プログラム]

エリアプロテクションで使用するアクセスウィンドウを設定するために使用します。

アクセスウィンドウはブロック単位で設定します。

FWBL レジスタにアクセスウィンドウの先頭アドレス (アクセスウィンドウ開始アドレス)を、FWBH レジスタにアクセスウィンドウの最終アドレスの次のアドレス (アクセスウィンドウ終了アドレス)を指定してこのコマンドを発行します。各レジスタにはプログラム / イレーズ用アドレスの b19-b10 を設定してください

なお、開始アドレスと終了アドレスに同じ値を指定した場合、全領域がアクセス可能になります。また、 開始アドレスに終了アドレスより大きい値を指定しないでください。

OPST ビット(処理開始ビット)

CMD[2:0] ビットに設定したコマンドを実行するために使用します。

処理が完了しても "0" には戻りません。FSTATR1.EXRDY フラグが "1" (処理完了) になったのを確認してから "0" に戻してください。また、その後 FSTATR1.EXRDY フラグが "0" になったのを確認してから次の処理を実施してください。

OPST ビットに "1" を書き込むことで、エクストラ領域への書き込みが開始されます。ソフトウェアコマンド実行中は、CMD[2:0] ビットへの書き込みは禁止です。

35.4.11 フラッシュ処理開始アドレスレジスタ H (FSARH)

アドレス 007F FF84h



ソフトウェアコマンド実行時のフラッシュメモリの処理対象アドレス、または、フラッシュメモリの処理 対象範囲の先頭アドレスを設定するためのレジスタです。

このレジスタにはフラッシュメモリのプログラム / イレーズ用アドレスの b19-b16 を設定します。

このレジスタは、ROM P/E モードまたは E2 データフラッシュ P/E モード時に書き込みができます。


このレジスタは、リセットもしくは FRESETR.FRESET ビットを "1" にすることによって初期化されます。 FRESETR.FRESET ビットが "1" の期間中は書き込みできません。

また、FEXCR レジスタによるソフトウェアコマンド実行中にこのレジスタを読み出した場合、不定値が読み出されます。

フラッシュメモリのアドレスは、図35.1、図35.2を参照してください。

35.4.12 フラッシュ処理開始アドレスレジスタ L (FSARL)

アドレス 007F FF82h



ソフトウェアコマンド実行時のフラッシュメモリの処理対象アドレス、または、フラッシュメモリの処理 対象範囲の先頭アドレスを設定するためのレジスタです。

このレジスタにはフラッシュメモリのプログラム / イレーズ用アドレスの b15-b0 を設定します。

なお、ROM 領域を設定する場合、b1-b0 には "00b" を設定してください。

このレジスタは、ROM P/E モードまたは E2 データフラッシュ P/E モード時に書き込みができます。


このレジスタは、リセットもしくは FRESETR.FRESET ビットを "1" にすることによって初期化されます。 FRESETR.FRESET ビットが "1" の期間中は書き込みできません。

また、FEXCR レジスタによるソフトウェアコマンド実行中にこのレジスタを読み出した場合、不定値が読み出されます。

フラッシュメモリのアドレスは、図35.1、図35.2を参照してください。

35.4.13 フラッシュ処理終了アドレスレジスタ H (FEARH)

アドレス 007F FF88h



ソフトウェアコマンド実行時のフラッシュメモリの処理対象範囲の最終アドレスを設定するためのレジスタです。

このレジスタにはフラッシュメモリのプログラム / イレーズ用アドレスの b19-b16 を設定します。

このレジスタは、ROM P/E モードまたは E2 データフラッシュ P/E モード時に書き込みができます。


このレジスタは、リセットもしくは FRESETR.FRESET ビットを "1" にすることによって初期化されます。 FRESETR.FRESET ビットが "1" の期間中は書き込みできません。

また、FEXCR レジスタによるソフトウェアコマンド実行中にこのレジスタを読み出した場合、不定値が読み出されます。

フラッシュメモリのアドレスは、図35.1、図35.2を参照してください。

35.4.14 フラッシュ処理終了アドレスレジスタ L (FEARL)

アドレス 007F FF86h



ソフトウェアコマンド実行時のフラッシュメモリの処理対象範囲の最終アドレスを設定するためのレジスタです。

このレジスタにはフラッシュメモリのプログラム / イレーズ用アドレスの b15-b0 を設定します。

なお、ROM 領域を設定する場合、b1-b0 には "00b" を設定してください。

このレジスタは、ROM P/E モードまたは E2 データフラッシュ P/E モード時に書き込みができます。

このレジスタは、リセットもしくは FRESETR.FRESET ビットを "1" にすることによって初期化されます。 FRESETR.FRESET ビットが "1" の期間中は書き込みできません。

また、FEXCR レジスタによるソフトウェアコマンド実行中にこのレジスタを読み出した場合、不定値が読み出されます。


フラッシュメモリのアドレスは、図35.1、図35.2を参照してください。

[ROM が 384K バイトまたは 512K バイトの製品の場合]

フラッシュ処理開始アドレスレジスタとフラッシュ終了アドレスレジスタには、同一メモリプレーン内の アドレスを指定してください。

35.4.15 フラッシュリードバッファレジスタ H (FRBH)


アドレス 007F C0C4h



ユニーク ID リードを実行したときに、エクストラ領域から 4 バイト単位で読み出されたユニーク ID の上位 2 バイトが格納されるレジスタです。

35.4.16 フラッシュリードバッファレジスタ L (FRBL)


アドレス 007F C0C2h



ユニーク ID リードを実行したときに、エクストラ領域から 4 バイト単位で読み出されたユニーク ID の下位 2 バイトが格納されるレジスタです。

35.4.17 フラッシュライトバッファレジスタ H (FWBH)

アドレス 007F FF8Eh



ROM に書き込むデータの上位 16 ビットを設定するレジスタです。

このレジスタは、ROM P/E モードまたは E2 データフラッシュ P/E モード時に書き込みができます。 このレジスタは、リセットもしくは FRESETR.FRESET ビットを "1" にすることによって初期化されます。 FRESETR.FRESET ビットが "1" の期間中は書き込みできません。


ソフトウェアコマンド実行中は、このレジスタのリード値は不定になります。

E2 データフラッシュの書き込みデータは、FWBL レジスタの下位 8 ビットに指定してください。

また、FEXCR レジスタによるソフトウェアコマンド実行中にこのレジスタを読み出した場合、不定値が読み出されます。

35.4.18 フラッシュライトバッファレジスタ L (FWBL)

アドレス 007F FF8Ch



ROM に書き込むデータの下位 16 ビット、または、E2 データフラッシュに書き込むデータを設定するレジスタです。

E2 データフラッシュに書くデータは、b7-b0 に設定してください。


このレジスタは、ROM P/E モードまたは E2 データフラッシュ P/E モード時に書き込みができます。

このレジスタは、リセットもしくは FRESETR.FRESET ビットを "1" にすることによって初期化されます。 FRESETR.FRESET ビットが "1" の期間中は書き込みできません。

また、FEXCR レジスタによるソフトウェアコマンド実行中にこのレジスタを読み出した場合、不定値が読み出されます。

35.4.19 フラッシュステータスレジスタ 0 (FSTATR0)

アドレス 007F FF8Ah



ビット	シンボル	ビット名	機能	R/W
b0	ERERR	イレーズエラーフラグ	0: イレーズは正常終了 1: イレーズ中にエラー発生	R
b1	PRGERR	プログラムエラーフラグ	0:プログラムは正常終了 1:プログラム中にエラー発生	R
b2	_	予約ビット	読んだ場合、その値は不定	R
b3	BCERR	ブランクチェックエラーフラグ	0:ブランクチェックは正常終了 1:ブランクチェック中にエラー発生	R
b4	ILGLERR	イリーガルコマンドエラーフラグ	0: 不正なソフトウェアコマンドや、不正なアクセスを検出していない 1: 不正なソフトウェアコマンドや、不正なアクセスを検出	R
b5	EILGLERR	エクストラ領域イリーガルコマン ドエラーフラグ	0: エクストラ領域に対し、不正なコマンドや、不正なアクセスを検出していない 1: エクストラ領域に対し、不正なコマンドや、不正なアクセスを検出	R
b7-b6	_	予約ビット	読んだ場合、その値は不定	R

ソフトウェアコマンドの実行結果を確認するためのステータスレジスタです。各エラーフラグは、次のソフトウェアコマンドを実行すると "0" になります。

ERERR フラグ(イレーズエラーフラグ)

ROM/E2 データフラッシュに対するイレーズ処理の結果を示すフラグです。

["1"になる条件]

• イレーズ中にエラーが発生した

["0"になる条件]

• 次のソフトウェアコマンドを実行した

イレーズ中に FCR.STOP ビットを "1"(強制処理停止)にするとフラグの値は不定になります。

PRGERR フラグ(プログラムエラーフラグ)

ROM/E2 データフラッシュに対するプログラム処理の結果を示すフラグです。

["1"になる条件]

• プログラム中にエラーが発生した

["0"になる条件]

• 次のソフトウェアコマンドを実行した

BCERR フラグ (ブランクチェックエラーフラグ)

ROM/E2 データフラッシュに対するブランクチェック処理の結果を示すフラグです。 ["1" になる条件]

• ブランクチェック中にエラーが発生した

["0"になる条件]

• 次のソフトウェアコマンドを実行した ブランクチェック中に FCR.STOP ビットを "1" (強制処理停止)にするとフラグの値は不定になります。

ILGLERR フラグ (イリーガルコマンドエラーフラグ)

ソフトウェアコマンドの実行結果を示すフラグです。 ["1"になる条件]

- アクセスウィンドウの範囲外の領域に対して、プログラム/イレーズを実行した
- FSARH/FSARL レジスタの設定値が FEARH/FEARL レジスタの設定値より大きいときに、ブランク チェック、ブロックイレーズのいずれかのコマンドを実行した
- FASR.EXS ビットが "1" のときに、プログラムコマンド、ブロックイレーズコマンドを実行した
- ROMがP/EモードのときにFSARH/FSARLレジスタにE2データフラッシュのアドレスを設定して、ソフトウェアコマンドを実行した
- E2データフラッシュが P/E モードのときに FSARH/FSARL レジスタに ROM のアドレスを設定して、ソフトウェアコマンドを実行した
- ROM/E2 データフラッシュとも P/E モードに設定して、ソフトウェアコマンドを実行した ["0" になる条件]
 - 次のソフトウェアコマンドを実行した


EILGLERR フラグ (エクストラ領域イリーガルコマンドエラーフラグ)

エクストラ領域に対するソフトウェアコマンドの実行結果を示すフラグです。 ["1"になる条件]

- FASR.EXS ビットが "0" のときに、エクストラ領域に対するソフトウェアコマンドを実行した ["0" になる条件]
 - 次のソフトウェアコマンドを実行した

35.4.20 フラッシュステータスレジスタ 1 (FSTATR1)

アドレス 007F FF8Bh



ビット	シンボル	ビット名	機能	R/W
b0	_	予約ビット	読むと"0"が読めます	R
b1	DRRDY	データリードレディフラグ	0:FRBH,FRBLレジスタに有効なデータなし 1:FRBH,FRBLレジスタに有効なデータあり	R
b2	_	予約ビット	読むと"1"が読めます	R
b5-b3	_	予約ビット	読むと"0"が読めます	R
b6	FRDY	フラッシュレディフラグ	0: 下記以外 1: FCR レジスタに"00h"を書き込むこと (ソフトウェアコマン ド終了処理)が可能	R
b7	EXRDY	エクストラ領域レディフラグ	0:下記以外 1:FEXCR レジスタに"00h" を書き込むこと (ソフトウェアコ マンド終了処理)が可能	R

ソフトウェアコマンドの実行結果を確認するためのステータスレジスタです。各フラグは、次のソフトウェアコマンドを実行すると "0" になります。

DRRDY フラグ (データリードレディフラグ)

FRBH、FRBL レジスタへのリードデータの格納状態を確認するためのフラグです。

シーケンサがフラッシュメモリから読み出したデータを FRBH、FRBL レジスタに格納すると、DRRDY フラグが "1" になります。FCR.DRC ビットを "1" にしてユニーク ID コマンドを発行すると、シーケンサの リードサイクルが終了し、DRRDY フラグが "0" になります。

なお、FEARH/FEARL レジスタに設定したアドレスのデータを読み出した後は、FCR.DRC ビットを "0" にしてユニーク ID コマンドを発行しても DRRDY フラグは "1" にならず、FRDY フラグが "1" になります。

FRDY フラグ (フラッシュレディフラグ)

ソフトウェアコマンドの実行状態を確認するためのフラグです。

実行したソフトウェアコマンドの処理が完了するか、または強制停止処理が完了すると"1"になり、FCR.OPST ビットを"0"にすると、"0"になります。

また、FRDY フラグが"1"になると割り込み (FRDYI) が発生します。


EXRDY フラグ (エクストラ領域用レディフラグ)

エクストラ領域に対するソフトウェアコマンドの実行状態を確認するためのフラグです。 実行したソフトウェアコマンドの処理が完了すると "1" になり、FEXCR.OPST ビットを "0" にする と、"0" になります。

また、EXRDY フラグが"1"になると割り込み (FRDYI) が発生します。

35.4.21 フラッシュエラーアドレスモニタレジスタ H (FEAMH)

アドレス 007F C0BAh



ソフトウェアコマンドの処理中にエラーが発生した場合、フラッシュメモリのエラー発生アドレスを確認するためのレジスタです。エラーが発生したアドレスの b19-b16(プログラムコマンド、ブランクチェックコマンド)、または、エラーが発生した領域の先頭アドレスの b19-b16(ブロックイレーズコマンド)が格納されます。


なお、FRESETR.FRESET ビットを"1"にすると不定になりますので、エラー処理を行う際はリセット前に値を読み出しておいてください。

ソフトウェアコマンドが正常に終了した場合は、コマンド実行時の最終アドレスの b19-b16 が格納されます。

フラッシュメモリのアドレスは、図35.1、図35.2を参照してください。

35.4.22 フラッシュエラーアドレスモニタレジスタ L (FEAML)

アドレス 007F C0B8h



ソフトウェアコマンドの処理中にエラーが発生した場合、フラッシュメモリのエラー発生アドレスを確認するためのレジスタです。エラーが発生したアドレスの b15-b0(プログラムコマンド、ブランクチェックコマンド)、または、エラーが発生した領域の先頭アドレスの b15-b0(ブロックイレーズコマンド)が格納されます。

なお、FRESETR.FRESET ビットを"1"にすると不定になりますので、エラー処理を行う際はリセット前に値を読み出しておいてください。

ソフトウェアコマンドが正常に終了した場合は、コマンド実行時の最終アドレスの b15-b0 が格納されます。

なお、ROM に対するソフトウェアコマンドを実行した場合、およびユニーク ID リードコマンドを実行した場合、下位 2 ビットは "00b" になります。

フラッシュメモリのアドレスは、図35.1、図35.2を参照してください。

35.4.23 フラッシュスタートアップ設定モニタレジスタ (FSCMR)

アドレス 007F C0B0h

	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
	_	_	1	ı	ı	l		SASMF		1	-	_	1	1	1	_
リセット後の値	0	1	1	1	1	1	1	ユーザ の設定 値 (注1)	0	0	0	0	0	0	0	0

ビット	シンボル	ビット名	機能	R/W
b7-b0	_	予約ビット	読むと"0"が読めます	R
b8	SASMF	スタートアップ領域設定モニタ フラグ	0:代替領域から起動する設定になっています 1:デフォルト領域から起動する設定になっています	R
b14-b9	_	予約ビット	読むと"1"が読めます。書き込みは無効になります	R
b15	_	予約ビット	読むと"0"が読めます。書き込みは無効になります	R

注1. ブランク品は"1"です。スタートアップ領域情報プログラムコマンドを実行した後は、FWBLレジスタのb8に設定した値と同じ値になります。

SASMF フラグ (スタートアップ領域制御モニタフラグ)

スタートアップ領域の設定内容を確認するためのフラグです。

"0" の場合、ユーザプログラムは代替領域から起動する設定になっています。

"1" の場合、ユーザプログラムはデフォルト領域から起動する設定になっています。

35.4.24 フラッシュアクセスウィンドウ開始アドレスモニタレジスタ (FAWSMR)

アドレス 007F C0B2h




注1. ブランク品は"1"です。アクセスウィンドウ情報プログラムコマンドを実行した後は、FWBL レジスタのb9-b0に設定した値と同じ値になります。

エリアプロテクションに使用するアクセスウィンドウの開始アドレス設定値を確認するためのレジスタです。

35.4.25 フラッシュアクセスウィンドウ終了アドレスモニタレジスタ (FAWEMR)

アドレス 007F C0B4h




注1. ブランク品は"1"です。アクセスウィンドウ情報プログラムコマンドを実行した後は、FWBHレジスタのb9-b0に設定した値と同じ値になります。

エリアプロテクションに使用するアクセスウィンドウの終了アドレス設定値を確認するためのレジスタです。

35.4.26 ユニーク ID レジスタ n (UIDRn) (n = 0 ~ 31)

アドレス 0850h~086Fh (エクストラ領域)



UIDRn レジスタは、MCU の個体を識別するために用意された 32 バイト長の ID コード (ユニーク ID) を格納しているレジスタです。

ユニーク ID はフラッシュメモリのエクストラ領域に格納されており、ユーザが書き換えることはできません。値を読み出す場合は、フラッシュメモリのユニーク ID リードコマンドを使用してください。

35.5 スタートアッププログラム保護機能

をデフォルト領域、ブロック 16~31 を代替領域と呼びます。

セルフプログラミングでスタートアッププログラム(注)の書き換えを行うとき、電源の瞬断などで書き換えが中断すると、スタートアッププログラムが正しく書き込まれず、ユーザプログラムを正しく起動できなくなる可能性があります。

この機能を使用することで、スタートアッププログラムを消去せずに書き換えることができるようになり、上記のような問題が回避できます。なお、この機能は ROM 容量が 32K バイト以上の製品で有効です。 図 35.3 にスタートアッププログラム保護機能の概念を示します。ここでは説明のため、ブロック $0 \sim 15$

注 1. ユーザプログラムを起動するための処理を行うプログラム。固定ベクタテーブルも含まれる。




図 35.3 スタートアッププログラム保護機能の概念

35.6 エリアプロテクション

セルフプログラミング時に、ユーザ領域の指定された範囲(アクセスウィンドウ)のみ書き換えを許可し、それ以外は書き換えを禁止する機能です。データ領域にアクセスウィンドウを設定することはできません。 アクセスウィンドウの範囲設定は、開始アドレスと終了アドレスを指定して行います。アクセスウィンドウの範囲は、ブートモードおよびセルフプログラミングのいずれでも設定できますが、エリアプロテクションが有効になるのはシングルチップモードでセルフプログラミングを行うときだけです。

図 35.4 にエリアプロテクションの概念を示します。




図 35.4 エリアプロテクションの概念 (ROM 容量が 128K バイトの製品で、ブロック 4 からブロック 6 をアクセスウィンドウに設定した場合)

35.7 プログラム / イレーズ

ROM や E2 データフラッシュへのプログラム / イレーズは、プログラム / イレーズ用の専用シーケンサのモードへ移行して、プログラム / イレーズ用のコマンドを発行することで行います。

ROM やE2 データフラッシュへのプログラム / イレーズに必要なモード移行とコマンドについて以下に説明します。これらはブートモード / シングルチップモードで共通です

35.7.1 シーケンサのモード

シーケンサには、4種類のモードがあります。モードの移行は、DFLCTL レジスタ、FENTRYR レジスタ への書き込み、および FPMCR レジスタの設定で行います。図 35.5 にフラッシュメモリのモード遷移図を示します。




図 35.5 フラッシュメモリのモード遷移図

35.7.1.1 E2 データフラッシュアクセス禁止モード

E2 データフラッシュアクセス禁止モードは、E2 データフラッシュのアクセスが禁止されているモードです。リセット直後はこのモードに遷移します。

DFLCTL.DFLEN ビットを"1"にすると、E2 データフラッシュはリードモードに遷移します。

35.7.1.2 リードモード

リードモードは、ROM または E2 データフラッシュの高速読み出しを行うためのモードです。読み出し用アドレスに対してリードアクセスを実行した場合、IICLK クロックの高速読み出しが可能です。

(1) ROM/E2 データフラッシュリードモード

ROM、E2 データフラッシュともにリードモードになっているモードを、ROM/E2 データフラッシュリードモードと言います。P/E モードからは、FPMCR レジスタを "08h"、FENTRYR.FENTRYD ビットを "0"、FENTRYR.FENTRYO ビットを "0" にした場合にこのモードに遷移します。

35.7.1.3 P/E モード

P/E モードは、ROM または E2 データフラッシュのプログラム / イレーズを行うモードです。

(1) ROM P/E モード

ROM が P/E モード、E2 データフラッシュがリードモードになっているモードを、ROM P/E モードと言います。FENTRYR.FENTRYD ビットを "0"、FENTRYR.FENTRY0 ビットを "1"、FPMCR レジスタを "82h" または "C2h" にした場合にこのモードに遷移します。

(2) E2 データフラッシュ P/E モード

ROM がリードモード、E2 データフラッシュが P/E モードになっているモードを、E2 データフラッシュ P/E モードと言います。FENTRYR.FENTRYD ビットを "1"、FENTRYR.FENTRY0 ビットを "0"、FPMCR レジスタを "10h" または "50h" にした場合にこのモードに遷移します。

35.7.2 モード遷移

35.7.2.1 E2 データフラッシュアクセス禁止モードからリードモードへの遷移

E2 データフラッシュをリードするためには、E2 データフラッシュアクセス禁止モードから、ROM/E2 データフラッシュリードモードに遷移させる必要があります。

ROM/E2 データフラッシュリードモードに遷移させるためには、DFLCTL.DFLEN ビットを"1"にします。 図 35.6 に E2 データフラッシュアクセス禁止モードから ROM/E2 データフラッシュリードモードへの遷移フローを示します。




図 35.6 E2 データフラッシュアクセス禁止モードから ROM/E2 データフラッシュリードモードへの遷移 フロー

35.7.2.2 リードモードから P/E モードへの遷移

ROM 関連のソフトウェアコマンドを実行するためには、ROM P/E モードに遷移させる必要があります。 図 35.7 に ROM/E2 データフラッシュリードモードから ROM P/E モードへの遷移フローを、図 35.8 に ROM/E2 データフラッシュリードモードから E2 データフラッシュ P/E モードへの遷移フローを示します。




図 35.7 ROM/E2 データフラッシュリードモードから ROM P/E モードへの遷移フロー




図 35.8 ROM/E2 データフラッシュリードモードから E2 データフラッシュ P/E モードへの遷移フロー

35.7.2.3 P/E モードからリードモードへの遷移

ROM の高速読み出しを行うためには、ROM/E2 データフラッシュリードモードに遷移させる必要があります。

図 35.9 に ROM P/E モードから ROM/E2 データフラッシュリードモードへの遷移フローを、図 35.10 に E2 データフラッシュ P/E モードから ROM/E2 データフラッシュリードモードへの遷移フローを示します。




図 35.9 ROM P/E モードから ROM/E2 データフラッシュリードモードへの遷移フロー




図 35.10 E2 データフラッシュ P/E モードから ROM/E2 データフラッシュリードモードへの遷移フロー

35.7.3 ソフトウェアコマンド一覧

ソフトウェアコマンドには、プログラム/イレーズを行うためのコマンドや、スタートアッププログラム 領域情報のプログラムを行うコマンド、アクセスウィンドウ情報プログラムを行うコマンドなどがありま す。表 35.4 にフラッシュメモリで使用可能なソフトウェアコマンドの一覧を示します。

表35.4 ソフトウェアコマンド一覧

コマンド	機能
プログラム	ROMへの書き込み(4バイト)E2データフラッシュへの書き込み(1バイト)
ブロックイレーズ	ROM/E2データフラッシュの消去
ブランクチェック	指定した領域内のブランクチェックを行います 書き込みが行われていないことを確認します。消去状態の保持を保証するものではあり ません
スタートアップ領域情報プログラム	スタートアッププログラム保護機能で使用するスタートアップ領域切り替え情報を書き 換えます
アクセスウィンドウ情報プログラム	エリアプロテクションで使用するアクセスウィンドウを設定します
ユニークIDリード	エクストラ領域にあるユニークIDのリードを行います

35.7.4 ソフトウェアコマンド使用方法

ここでは各ソフトウェアコマンドの使用方法について、フローチャートを用いて説明します。

35.7.4.1 プログラム

図 35.11、図 35.12 にプログラムコマンドの発行フローを示します。




図 35.11 プログラムコマンドの発行フロー (ROM)




図 35.12 プログラムコマンドの発行フロー (E2 データフラッシュ)

35.7.4.2 ブロックイレーズ

図 35.13、図 35.14 にブロックイレーズコマンドの発行フローを示します。




図 35.13 ブロックイレーズコマンドの発行フロー (ROM)




図 35.14 ブロックイレーズコマンドの発行フロー (E2 データフラッシュ)

35.7.4.3 ブランクチェック

図 35.15、図 35.16 にブランクチェックコマンドの発行フローを示します。




図 35.15 ブランクチェックコマンドの発行フロー (ROM)




図 35.16 ブランクチェックコマンドの発行フロー (E2 データフラッシュ)

35.7.4.4 スタートアップ領域情報プログラム/アクセスウィンドウ情報プログラム

図 35.17 にスタートアップ領域情報プログラムコマンド/アクセスウィンドウ情報プログラムコマンドの発行フローを示します。

なお、E2 データフラッシュアクセス禁止モードから直接 ROM P/E モードに遷移した場合は、フローの先頭で DFLCTL.DFLEN ビットを "1" にしてください。




図 35.17 スタートアップ領域情報プログラムコマンド / アクセスウィンドウ情報プログラムコマンドの発行フロー

35.7.4.5 ユニーク ID リード

図 35.18 にユニーク ID リードコマンドの発行フローを示します。




図 35.18 ユニーク ID リードコマンドの発行フロー

35.7.4.6 ソフトウェアコマンドの強制停止

ブランクチェックコマンド、ブロックイレーズコマンドを強制的に停止させるには、**図 35.19** に従って実施してください。

強制停止を実行すると、FEAMH/FEAML レジスタに中断した時点のアドレスが格納されます。ブランクチェックの場合は、FEAMH/FEAML レジスタの値を FSARH/FSARL レジスタにコピーすることで、中断した処理を続きから再開させることができます。




図 35.19 ソフトウェアコマンド強制停止の実行フロー

35.7.5 割り込み

ソフトウェアコマンド処理が完了するか、または強制停止処理が完了すると割り込み (FRDYI) が発生します。FCR.OPST ビットを "0" にすると FSTATR1.FRDY フラグが "0" に、また、FEXCR.OPST ビットを "0" にすると FSTATR1.EXRDY フラグが "0" になり、次の割り込み (FRDYI) を受け付けられるようになります。本割り込みに対応する ICU の IERm.IEN ビットを "1" にする前に、IRn.IR フラグをクリアしてください。

35.8 ブートモード

ブートモードは、USB インタフェース、SCI インタフェース、または FINE インタフェースを使用します。

表 35.5 にブートモードでプログラム / イレーズ可能な領域と使用する周辺モジュールを、**表 35.6** にブートモードで使用する入出力端子を示します。

表35.5 ブートモードでプログラム/イレーズ可能な領域と使用する周辺モジュール

項目	ブートモード				
块 日	USBインタフェース	SCIインタフェース	FINEインタフェース		
プログラム/イレーズ可能な領域	ユーザ領域 データ領域	ユーザ領域 データ領域	ユーザ領域 データ領域		
使用する周辺モジュール	USB0	SCI1 (調歩同期式シリアル通信)	FINE		

表35.6 ブートモードで使用する入出力端子

端子名	入出力	使用するモード	用途
P14/UB# (注1)	入力	ブートモード	動作モードを選択(「3. 動作モード」参照)
MD	入力		動作モードを選択(「3. 動作モード」参照)
MD/FINED	入出力	ブートモード (FINEインタフェース)	動作モードを選択、FINEデータ入出力
USB0_DP, USB0_DM	入出力	ブートモード	データ入出力
P16/USB0_VBUS	入力	(USBインタフェース)	USBケーブルの接続/切断検出
P35/UPSEL	入力		バスパワーモードかセルフパワーモードの設定
P15/RXD1	入力	ブートモード	データ受信 ^(注2)
P16/TXD1	出力	(SCIインタフェース)	データ送信 ^(注2)

注1. ブートモード起動時に一定時間、本MCU内蔵の入力プルアップ抵抗によりHighになります。

注2. SCIインタフェースを使用する場合は、抵抗を介してVCCに接続(プルアップ)してください。

35.8.1 ブートモード (USB インタフェース)

ブートモード (USB インタフェース) は、フラッシュメモリのプログラム / イレーズに USB インタフェースを用いるモードです。ユーザ領域とデータ領域を書き換えることができます。

MD 端子、UB# 端子を Low にしてリセットを解除すると、MCU はブートモード (USB インタフェース) で起動します。また、リセット解除時の UPSEL 端子の状態に応じてセルフパワードまたはバスパワードを 選択できます。リセット解除時に UPSEL 端子が Low であればセルフパワーモード、UPSEL 端子が High であればバスパワーモードで動作します。

シリアルプログラマ (USB プログラマ) についてはメーカにお問い合わせください。


35.8.1.1 ブートモード (USB インタフェース) の動作条件

ブートモード (USB インタフェース) では、シリアルプログラマとの通信に、USB0 を使用します。シリアルプログラマには、USB で制御コマンドやステートを送受信するためのツールと、書き込み用データを準備してください。メインクロック発振器への入力周波数は、 $6,8,12,16\,\mathrm{MHz}$ のいずれかが使用できます。動作電圧は、 $3.0\,\mathrm{V}$ 以上 $3.6\,\mathrm{V}$ 以下です。

また UB# 端子は、VSS に接続、または抵抗を介して VSS に接続 (プルダウン) してください。プルダウンする場合、 $2.5 \, \mathrm{k}\Omega$ 以下の抵抗を接続してください。

図 35.20 にブートモード (USB インタフェース) 時の端子接続例 (セルフパワーモード) を、表 35.7 にブートモード (USB インタフェース) での端子処理 (セルフパワーモード) を、図 35.21 にブートモード (USB インタフェース) 時の端子接続例 (バスパワーモード) を、表 35.8 にブートモード (USB インタフェース) での端子処理 (バスパワーモード) を示します。

本章に記載した各端子接続例は、概略回路です。すべてのシステムにおいて動作を保証するものではありません。



- 注1. メインクロック発振器には、6,8,12,16 MHzの発振子または発振器を接続してください。
- 注2. ブートモード起動時に一定時間、本MCU内蔵の入力プルアップ抵抗により端子はプルアップされます。
- 注3. UPSELは、NMIと同じ端子に割り付けられています。この接続例は、NMI検出設定ビットで立ち下がりエッジを選択する場合の例です。

図 35.20 ブートモード (USB インタフェース) 時の端子接続例 (セルフパワーモード)

表35.7 ブートモード(USBインタフェース)での端子処理(セルフパワーモード)

端子名	名称	入出力	機能
VCC, VSS	電源	1	VCC端子にはプログラム、イレーズの保証電圧を、VSS端子には0 Vを入力してください
VCC_USB, VSS_USB	USB電源	1	VCC_USBはVCCに接続してください。VSS_USBはVSSに接続してください
AVCC0, AVSS0	12ビットA/Dコンバータ電源	1	AVCC0はVCCに接続してください。AVSS0はVSSに接続してください
VCL	平滑コンデンサ接続端子	1	内部電源安定用の平滑コンデンサを介してVSSに接続してください
XTAL, EXTAL	メインクロック入出力端子	入出力	6, 8, 12, 16 MHzの発振子または発振器を接続してください
XCIN, XCOUT	サブクロック入出力端子	入出力	High を入力、Low を入力、または開放してください
MD	動作モードコントロール	入力	VSSに接続、または抵抗を介してVSSに接続(プルダウン)してください
P14/UB#	動作モードコントロール	入力	VSSに接続、または抵抗を介してVSSに接続(プルダウン)してください。プルダウンする場合、2.5 kΩ以下の抵抗を接続してください
P35/UPSEL	USBパワーモード コントロール	入力	VSSに接続、または抵抗を介してVSSに接続(プルダウン)してください
RES#	リセット入力	入力	リセット端子です。リセット回路と接続してください
USB0_DP	USB内蔵トランシーバ D+入出力端子	入出力	「25. USB2.0ホスト/ファンクションモジュール (USBc)」記載の回路へ接続してください
USB0_DM	USB内蔵トランシーバ D-入出力端子	入出力	「25. USB2.0ホスト/ファンクションモジュール (USBc)」記載の回路へ接続してください
P16/USB0_VBUS	USBケーブル接続モニタ端子	入力	「25. USB2.0ホスト/ファンクションモジュール (USBc)」記載の回路へ接続してください
上記以外のポート	入力ポート	入力	High を入力、Low を入力、または開放してください




図 35.21 ブートモード (USB インタフェース) 時の端子接続例 (バスパワーモード)

表35.8 ブートモード(USBインタフェース)での端子処理(バスパワーモード)

端子名	名称	入出力	機能
VCC, VSS	電源	_	VCC端子にはプログラム、イレーズの保証電圧を、VSS端子には0Vを入力してください
VCC_USB, VSS_USB	USB電源	_	VCC_USBはVCCに接続してください。VSS_USBはVSSに接続してください
AVCC0, AVSS0	12ビットA/Dコンバータ電源	_	AVCC0はVCCに接続してください。AVSS0はVSSに接続してください
VCL	平滑コンデンサ接続端子	_	内部電源安定用の平滑コンデンサを介してVSSに接続してください
XTAL, EXTAL	メインクロック入出力端子	入出力	6, 8, 12, 16 MHzの発振子または発振器を接続してください
XCIN, XCOUT	サブクロック入出力端子	入出力	High を入力、Lowを入力、または開放してください
MD	動作モードコントロール	入力	VSSに接続、または抵抗を介してVSSに接続(プルダウン)してください
P14/UB#	動作モードコントロール	入力	VSSに接続、または抵抗を介してVSSに接続(プルダウン)してください。プルダウンする場合、2.5 kΩ以下の抵抗を接続してください
P35/UPSEL	USBパワーモード コントロール	入力	VCCに接続、または抵抗を介してVCCに接続(プルアップ)してください
RES#	リセット入力	入力	リセット端子です。リセット回路と接続してください
USB0_DP	USB内蔵トランシーバ D+入出力端子	入出力	「25. USB2.0ホスト/ファンクションモジュール (USBc)」記載の回路へ接続してください
USB0_DM	USB内蔵トランシーバ D-入出力端子	入出力	「25. USB2.0ホスト/ファンクションモジュール (USBc)」記載の回路へ接続してください
P16/USB0_VBUS	USBケーブル接続モニタ端子	入力	USB0_VBUSはVCCに接続してください
上記以外のポート	入力ポート	入力	High を入力、Lowを入力、または開放してください

35.8.2 ブートモード (SCI インタフェース)

ブートモード(SCIインタフェース)は、フラッシュメモリのプログラム/イレーズにSCIの調歩同期式モードを用いるモードです。ユーザ領域とデータ領域を書き換えることができます。

MD 端子を Low、UB# 端子を High または解放にしてリセットを解除すると、MCU はブートモード (SCI インタフェース) で起動します。

シリアルプログラマ (SCI プログラマ) についてはメーカにお問い合わせください。

35.8.2.1 ブートモード (SCI インタフェース) のシステム構成

ブートモード(SCIインタフェース)は、シリアルプログラマとの通信に、SCII(調歩同期式モード)を使用します。

シリアルプログラマには、調歩同期式シリアル通信で制御コマンドやステータスを送受信するためのツールと、書き込み用データを準備してください。図 35.22 にブートモード (SCI インタフェース) 時の端子接続例を、表 35.9 にブートモード (SCI インタフェース) での端子機能を示します。

本章に記載した各端子接続例は、概略回路です。すべてのシステムにおいて動作保証するものではありません。




図 35.22 ブートモード (SCI インタフェース) 時の端子接続例

表35.9 ブートモード(SCIインタフェース)での端子機能

端子名	名称	入出力	機能
VCC, VSS	電源		VCC端子にはプログラム、イレーズの保証電圧を、VSS端子には0Vを入力してください
VCC_USB, VSS_USB	USB電源	_	VCC_USBはVCCに接続してください。VSS_USBはVSSに接続してください
AVCC0, AVSS0	12ビットA/Dコンバータ電源		AVCC0はVCCに接続してください。AVSS0はVSSに接続してください
VCL	平滑コンデンサ接続端子	-	内部電源安定用の平滑コンデンサを介してVSSに接続してください
XTAL, EXTAL	メインクロック入出力端子	入出力	High を入力、Low を入力、または開放してください
XCIN, XCOUT	サブクロック入出力端子	入出力	High を入力、Lowを入力、または開放してください
MD	動作モードコントロール	入力	VSSに接続、または抵抗を介してVSSに接続(プルダウン)してください
P14/UB#	動作モードコントロール	入力	抵抗を介してVCCに接続(プルアップ)、または開放してください
RES#	リセット入力	入力	リセット端子です。リセット回路と接続してください
P15/RXD1	データ入力RXD	入力	シリアルデータの入力端子です
P16/TXD1	データ出力TXD	出力	シリアルデータの出力端子です
USB0_DP	USB内蔵トランシーバ D+入出力端子	入出力	端子を開放してください
USB0_DM	USB内蔵トランシーバ D-入出力端子	入出力	端子を開放してください
上記以外のポート	入力ポート	入力	High を入力、Lowを入力、または開放してください

シリアルプログラマとの通信フォーマットは、**図 35.23** に示すとおり、8 ビットデータ、1 ストップビット、パリティなし、LSB ファーストに設定してください。




図 35.23 通信フォーマット

シリアルプログラマとの初期通信は、9,600 bps または 19,200 bps で行います。通信ビットレートは、接続後に変更できます。

ブートモード (SCI インタフェース) で通信が可能な最大通信ビットレートを表 35.10 に示します。

表35.10 通信可能な条件

動作電圧	最大通信ビットレート
1.8 V以上3.0 V未満	500 kbps
3.0 V以上3.6 V以下	2 Mbps

35.8.2.2 ブートモード (SCI インタフェース) の起動方法

ブートモード (SCI インタフェース) で起動するには、MD 端子を Low、UB# 端子を High または開放にして、リセットを解除 (RES# 端子を Low から High に) する必要があります。ブートモード (SCI インタフェース) で起動した後、400 ms 経過すると本 MCU との通信が可能になります。

図 35.24 に示すとおり、リセット解除後 400 ms の間は各端子の信号を変化させないでください。リセットに関しては、「36.3.2 リセットタイミング」に示す規格を守ってください。




図 35.24 ブートモード (SCI インタフェース) で通信が可能になるまでの待ち時間

35.8.3 ブートモード (FINE インタフェース)

ブートモード (FINE インタフェース) は、フラッシュメモリのプログラム / イレーズに FINE を使用するモードです。ユーザ領域とデータ領域を書き換えることができます。

シリアルプログラマについてはメーカにお問い合わせください。

35.8.3.1 ブートモード (FINE インタフェース) の動作条件

ブートモード (FINE インタフェース) は、シリアルプログラマとの通信に、FINE を使用します。**図 35.25** にブートモード (FINE インタフェース) 時の端子接続例を、**表 35.11** にブートモード (FINE インタフェース) での端子機能を示します。

なお、**図 35.25** に記載した端子接続例は、一例です。すべてのシステムにおいて動作を保証するものではありません。




図 35.25 ブートモード (FINE インタフェース) 時の端子接続例

表35.11 ブートモード(FINEインタフェース)での端子機能

端子名	名称	入出力	機能
VCC, VSS	電源	_	VCC端子には1.8 V以上の電圧を、VSS端子には0 Vを入力してください
VCL	平滑コンデンサ接続端子	_	内部電源安定用の平滑コンデンサを介してVSSに接続してください
MD	動作モードコントロール/ データ入出力	入出力	抵抗を介してVCCに接続(プルアップ)してください
P14/UB#	動作モードコントロール	入力	抵抗を介してVCCに接続(プルアップ)、または開放してください ^(注1)
RES#	リセット入力	入力	リセット端子です。リセット回路と接続してください

注1. 入力レベルはリセット解除後、2 ms以上、保持してください。

35.9 フラッシュメモリアクセス禁止機能

フラッシュメモリアクセス禁止機能は、フラッシュメモリの読み出し、書き込みを禁止する機能で、ブートモードにはブートモード ID コードプロテクト、オンチップデバッギングエミュレータ ID コードプロテクトがあります。詳細は以下に示します。

35.9.1 ID コードプロテクト

ID コードプロテクトには、シリアルプログラマを接続したときのブートモード ID コードプロテクト、オンチップデバッギングエミュレータを接続したときのオンチップデバッギングエミュレータ ID コードプロテクトの2つがあります。どちらも使用するID コードは同じものですが、動作が異なります。

ID コードは、制御コード + ID コード $1 \sim ID$ コード 15 で構成されています。32 ビット長 4 ワードのデータで、32 ビット単位で設定してください。図 35.26 に ID コードの構成を示します。

ı	31 24	23 16	15 8	7 0
FFFF FFA0h	制御コード	IDコード1	ID⊐− F2	IDコード3
FFFF FFA4h	ID⊐− F4	ID⊐− F5	ID⊐− F6	IDコード7
FFFF FFA8h	ID⊐− ⊬8	IDコード9	IDコード10	IDコード11
FFFF FFACh	ID⊐— F12	ID⊐- F13	ID⊐ — F14	IDコード15
'				

図 35.26 ID コードの構成

ID コードを設定するプログラム例を以下に示します。

制御コード、ID コード 1 ~ ID コード 15 を順に "45h, 01h, 02h, 03h, 04h, 05h, 06h, 07h, 08h, 09h, 0Ah, 0Bh, 0Ch, 0Dh, 0Eh, 0Fh" に設定する場合

C 言語:

#pragma address ID_CODE = 0xFFFFFA0 const unsigned long ID_CODE [4] = {0x45010203, 0x04050607, 0x08090A0B, 0x0C0D0E0F};

アセンブリ言語:

- .SECTION ID_CODE,CODE
- .ORG 0FFFFFA0h
- .LWORD 45010203h
- .LWORD 04050607h
- .LWORD 08090A0Bh
- .LWORD 0C0D0E0Fh

35.9.1.1 ブートモード ID コードプロテクト

ブートモード ID コードプロテクトは、ユーザ領域とデータ領域の読み出し、書き込みを禁止します。 制御コードがブートモード ID コードプロテクト無効でユーザ領域とデータ領域にデータがない場合は、 ユーザ領域とデータ領域の読み出し、書き込みを許可します。

制御コードがブートモード ID コードプロテクト無効でユーザ領域とデータ領域にデータがある場合は、ユーザ領域とデータ領域を消去するイレーズレディへ遷移します。イレーズレディでユーザ領域とデータ領域の全ブロックが消去されると、ユーザ領域とデータ領域の読み出し、書き込みを許可します。

制御コードがブートモード ID コードプロテクト有効の場合は、プログラマから送られてくる ID コード と、ユーザ領域上にある制御コードと ID コード $1 \sim ID$ コード 15 を比較し、その結果に従って、ユーザ領域とデータ領域の読み出し、書き込みを禁止します。

(1) 制御コード

制御コードでは、プロテクトの有効もしくは無効とプログラマとの認証方法を設定することができます。 表 35.12 にプロテクト仕様を、図 35.27 にプロテクトの認証フローを示します。

表35.12 ブートモードIDコードプロテクト仕様

	IDコード		IDコードの	¬ 北西+	
制御コード	IDコード1~ IDコード15	プロテクト	判定結果	ユーザ領域、 データ領域の内容	動作
45h	任意	有効	一致	ı	ブートモードIDコード認証ステートを完了 し、プログラム/イレーズステートに遷移す る
			不一致		ブートモードIDコード認証ステートを継続 する
			不一致 (3回連続)	データがある	ユーザ領域とデータ領域のイレーズを行う イレーズレディに遷移する
52h	50h, 72h, 6Fh, 74h, 65h, 63h, 74h, + FFh,, FFh (8バイトすべてFFh)	有効	1	_	シリアルプログラマが送信したコードの値 に関係なく、フラッシュメモリの読み出し、 書き換えを許可しない
	上記以外		一致	1	ブートモードIDコード認証ステートを完了 し、プログラム/イレーズステートに遷移す る
			不一致	ı	ブートモードIDコード認証ステートを継続 する
上記以外	任意	無効	_	データがない	プログラム/イレーズステートに遷移する
				データがある	ユーザ領域とデータ領域のイレーズを行う イレーズレディに遷移する




図 35.27 ブートモード ID コードプロテクトの認証フロー

(2) ID $\neg - | | 1 \sim | | 10 \neg - | | 15 |$

ID コード $1 \sim ID$ コード 15 は、任意の値が設定できます。

35.9.1.2 オンチップデバッギングエミュレータ ID コードプロテクト

オンチップデバッギングエミュレータ ID コードプロテクトは、オンチップデバッギングエミュレータとの接続を許可 / 禁止する機能です。

オンチップデバッギングエミュレータ ID コードプロテクトが無効の場合、もしくはプロテクトが有効でオンチップデバッギングエミュレータから送られてくる 16 バイトのコードとユーザ領域にある ID コードが一致した場合、オンチップデバッギングエミュレータとの接続を許可します。

オンチップデバッギングエミュレータ ID コードは、図 35.26 に示す ID コードの構成を使用します。プロテクト仕様は、表 35.13 に示します。

表35.13 オンチップデバッギングエミュレータIDコードプロテクト仕様

IDコード			וים	
制御コード	IDコード1~ IDコード15	プロテクト	IDコードの 判定結果	動作
FFh	FFh,, FFh (15バイ トすべてFFh)	無効	_	オンチップデバッギングエミュレータとの接続を許可する
52h	50h, 72h, 6Fh, 74h, 65h, 63h, 74h, + 任意の8バイト	有効	-	オンチップデバッギングエミュレータが送信したコードの値に 関係なく、オンチップデバッギングエミュレータの接続を許可 しない
上記以外	上記以外	有効	一致	オンチップデバッギングエミュレータとの接続を許可する
			不一致	IDコード待ちを継続する

35.10 通信プロトコル

ここでは、ブートモードで使用するプロトコルについて説明します。シリアルプログラマを開発する場合には、この通信プロトコルに従って制御してください。

35.10.1 ブートモード (SCI インタフェース) の状態遷移

図 35.28 にブートモード (SCI インタフェース) の状態遷移図を示します。




図 35.28 ブートモード (SCI インタフェース) の状態遷移図

(1) ビットレート自動調整ステート

ビットレート自動調整ステートでは、ホストとの通信ビットレート自動調整を実行します。 ビットレート自動調整が終了すると、本 MCU からホストへ "00h" を送信します。その後、ホストから 送信された "55h" を本 MCU が受信すると、本 MCU からホストへ "E6h" を送信し、問い合わせ/設定 ホストコマンド待ちステートに遷移します。

なお、ホストは、本MCUのリセットを解除した後、400 ms以上経過するまではデータを送信しないでください。

(2) 問い合わせ/設定ホストコマンド待ちステート

問い合わせ/設定ホストコマンド待ちステートでは、領域構成、領域サイズ、領域のアドレスなど本 MCU の情報問い合わせや、デバイス、ビットレートの選択ができます。

ホストからプログラム / イレーズステート遷移コマンドを送信すると、ブートモード ID コード認証ステートに遷移します。

問い合わせ/設定コマンドに関する詳細は、「35.10.4 問い合わせコマンド」、「35.10.5 設定コマンド」を参照してください。

(3) ブートモード ID コード認証ステート

ブートモード ID コード認証ステートでは、ブートモード ID コードプロテクトの ID コードの比較を行います。

ブートモード ID コードプロテクト無効でユーザ領域とデータ領域にデータがない場合は、プログラム/イレーズステートへ遷移します。ブートモード ID コードプロテクト無効でユーザ領域とデータ領域にデータがある場合、ユーザ領域とデータ領域を消去するイレーズレディへ遷移します。イレーズレディでユーザ領域とデータ領域の全ブロックが消去されると、プログラム/イレーズステートへ遷移します。ブートモード ID コード不一致の場合は、ブートモード ID コード認証ステートから他のステートへ遷移することはありません。

ブートモード ID コードプロテクトに関する詳細は、「35.9.1.1 ブートモード ID コードプロテクト」を、ID コード認証コマンドに関する詳細は、「35.10.6 ID コード認証コマンド」を参照してください。

(4) プログラム/イレーズステート

プログラム/イレーズステートでは、ホストからのコマンドに従って、プログラムやイレーズやリードチェックのコマンド処理を実行します。

プログラム / イレーズコマンドに関する詳細は、「35.10.7 プログラム / イレーズコマンド」を、リードチェックコマンドに関する詳細は、「35.10.8 リードチェックコマンド」参照してください。

35.10.2 コマンドとレスポンスの構成

通信プロトコルは、ホストから本 MCU へ送信する"コマンド"と本 MCU からホストへの応答である "レスポンス"で構成されています。コマンドには1バイトコマンドと複数バイトコマンドがあり、レスポ ンスには1バイトレスポンスと複数バイトレスポンス、エラーレスポンスがあります。

複数バイトコマンド、複数バイトレスポンスには、送受信データのバイト数を通知する"サイズ"と、通信異常を検出するための"SUM"があります。

"サイズ"はコマンドコード(コマンドの先頭1バイト)、サイズ、SUM を除いた送受信データのバイト 数を指します。

"SUM"は、コマンドもしくはレスポンスの各バイトを合計した値が、"00h"になるように計算されたバイトデータを指します。

プログラムコマンドのプログラムアドレス、ブロックイレーズコマンドのブロック先頭アドレス、アクセスウィンドウ情報プログラムコマンドとアクセスウィンドウリードコマンドのAW 先頭アドレス、AW 最終アドレスはフラッシュメモリの読み出し用アドレスを使用します。フラッシュメモリの読み出し用アドレスは、図 35.1、図 35.2 を参照してください。

また、ホストが未定義のコマンドを送信した場合、本 MCU はコマンドエラーのレスポンスを返します。 コマンドエラーのレスポンスの内容は以下のとおりです。エラーレスポンスのコマンドには、本 MCU が受信したコマンドコードが格納されています。

エラーレスポンス

80h コマン コート	Ļ
----------------	---

35.10.3 ブートモードステータス問い合わせ

ブートモードの、現在のステートと前回のエラー内容を確認するコマンドです。本 MCU は現在のステートと前回のエラー内容として、表 35.14、表 35.15 にあるコードを応答します。

ブートモードステータス問い合わせコマンドは、問い合わせ/設定ホストコマンド待ちステートとプログラム/イレーズステートで使用することができます。

コマンド 4Fh

レスポンス 5Fh サイズ ステート エラー SUM

サイズ (1 バイト) : ステート、エラーのデータの総バイト数 (固定値で "02h")

ステート (1 バイト) : 本 MCU の状態 (表 35.14 を参照)

エラー (1 バイト) : 本 MCU のエラー発生状況 (表 35.15 を参照) SUM (1 バイト) : レスポンスデータを合計して "00h" になる値

表35.14 ステートの内容

コード	ステート(注1)	詳細
11h	問い合わせ/設定ホストコマンド待ちステート	デバイス選択待ち
12h/13h		動作周波数選択待ち
1Fh		プログラム/イレーズステート遷移コマンド待ち
3Fh	プログラム/イレーズステート	プログラム/イレーズホストコマンド待ち
4Fh		プログラム待ち
5Fh		イレーズ待ち

注1. ステートは、図35.28に記載しています。図の内容を合わせて確認してください。

表35.15 エラーの内容

コード	内容
00h	エラーなし
11h	SUMエラー
21h	デバイスコードエラー
24h	ビットレート選択エラー
29h	ブロックアドレスエラー
2Ah	アドレスエラー
2Bh	データ長エラー
51h	イレーズエラー
52h	データあり
53h	プログラムエラー
80h	コマンドエラー
FFh	ビットレート自動調整エラー

35.10.4 問い合わせコマンド

問い合わせコマンドは、設定コマンドとプログラム/イレーズコマンドとリードチェックコマンドを送信するために必要な情報を取得するコマンドです。**表 35.16** に問い合わせコマンドの一覧を示します。一覧にあるコマンドは、問い合わせ/設定ホストコマンド待ちステートでのみ使用できます。

表35.16 問い合わせコマンド

コマンド	問い合わせ内容
サポートデバイス問い合わせ	デバイスコードとシリーズ名
データ領域有無問い合わせ	データ領域の有無
ユーザ領域情報問い合わせ	ユーザ領域の個数、領域先頭/領域最終アドレス
データ領域情報問い合わせ	データ領域の個数、領域先頭/領域最終アドレス
ブロック情報問い合わせ	ユーザ領域、データ領域の先頭アドレス、1ブロックのブロックサイズ、ブロック数

35.10.4.1 サポートデバイス問い合わせ

ホストがこのコマンドを送信すると、本 MCU はプログラムデータがリトルエンディアンの場合とビッグエンディアンの場合に選択するデバイスの情報を順に送信します。

コマンド 20h

レスポンス

30h	サイズ	デバイス数		
文字数	デバイスコード(リトルエンディアン)			シリーズ名(リトルエンディアン)
文字数	デバイスコード(ビッグエンディアン)			シリーズ名(ビッグエンディアン)
SUM				

サイズ (1 バイト) : デバイス数、文字数、デバイスコード、シリーズ名のデータの総バイト数

デバイス数 (1 バイト) : プログラムデータのエンディアンの種別数 (固定値で "02h")

文字数 (1 バイト) : デバイスコードとシリーズ名の文字数

デバイスコード (4 バイト) : プログラムデータのエンディアンを選択する識別コード

シリーズ名 (n バイト) : サポートデバイスのシリーズ名の ASCII コード SUM (1 バイト) : レスポンスデータを合計して "00h" になる値

35.10.4.2 データ領域有無問い合わせ

ホストがデータ領域有無問い合わせコマンドを送信すると、本 MCU はデータ領域あり、エリアプロテクションありの情報を送信します。

コマンド 2Ah

レスポンス 3Ah サイズ 領域有無 SUM


サイズ (1 バイト) : 領域有無の文字数 (固定値で "01h") 領域有無 (1 バイト) : データ領域の有無 (固定値で "19h")

"19h": データ領域あり、エリアプロテクションあり

SUM (1 バイト) : レスポンスデータを合計して "00h" になる値 (固定値で "ACh")

35.10.4.3 ユーザ領域情報問い合わせ

ホストがユーザ領域情報問い合わせコマンドを送信すると、本 MCU はユーザ領域の領域数とアドレスの情報を送信します。



サイズ (1 バイト) : 領域数、領域先頭アドレス、領域最終アドレスのデータの総バイト数 (固定値で "09h")


領域数 (1 バイト) : ユーザ領域の領域数 (固定値で "01h")

領域先頭アドレス (4 バイト): ユーザ領域の先頭アドレス 領域最終アドレス (4 バイト): ユーザ領域の最終アドレス

SUM (1 バイト) : レスポンスデータを合計して "00h" になる値

35.10.4.4 データ領域情報問い合わせ

ホストがデータ領域情報問い合わせコマンドを送信すると、本 MCU は、データ領域の領域数とアドレスの情報を送信します。



サイズ (1 バイト) : 領域数、領域先頭アドレス、領域最終アドレスのデータの総バイト数 (固定値で "09h")

領域数 (1 バイト) : データ領域の領域数 (固定値で "01h")

領域先頭アドレス (4 バイト): データ領域の先頭アドレス (固定値で "0010 0000h") 領域最終アドレス (4 バイト): データ領域の最終アドレス (固定値で "0010 1FFFh")

SUM (1 バイト) : レスポンスデータを合計して "00h" になる値 (固定値で "7Dh")

35.10.4.5 ブロック情報問い合わせ

ホストがブロック情報問い合わせコマンドを送信すると、本 MCU は、ユーザ領域の先頭アドレス、1 ブロックのブロックサイズ、ブロック数とデータ領域の先頭アドレス、1 ブロックのブロックサイズ、ブロック数を送信します。

 コマンド
 26h

 レスポンス
 36h
 サイズ
 DDh

 ユーザ領域先頭アドレス

 1ブロックブロックサイズ(ユーザ領域)

 ユーザ領域ブロック数

 ボータ領域先頭アドレス

 1ブロックブロックサイズ(データ領域)

 データ領域ブロック数

 SUM

サイズ (2 バイト)

: "DDh" からデータ領域のブロック数までのデータの総バイト数(固

定値で "00 19h")

ユーザ領域先頭アドレス (4 バイト)

:ユーザ領域の先頭アドレス

1 ブロックブロックサイズ (ユーザ領域)(4 バイト)

: 1 ブロックのメモリサイズ (固定値で "00 00 04 00h")

ユーザ領域ブロック数 (4 バイト)

:ユーザ領域を構成するブロックの数

データ領域先頭アドレス (4 バイト)

: データ領域の先頭アドレス (固定値で "00 10 00 00h")

1 ブロックブロックサイズ (データ領域) (4 バイト)

: 1 ブロックのメモリサイズ (固定値で "00 00 04 00h")

データ領域ブロック数 (4 バイト)

: データ領域を構成するブロックの数 (固定値で "00 00 00 08h")

SUM (1 バイト)

:レスポンスデータを合計して "00h" になる値

35.10.5 設定コマンド

設定コマンドは、本 MCU のプログラムやイレーズを実行するために必要な基本設定を行うためのコマンドです。

表 35.17 に設定コマンドの一覧を示します。一覧にあるコマンドは、問い合わせ/設定ホストコマンド待ちステートでのみ使用できます。

表35.17 設定コマンド一覧

コマンド	機能
デバイス選択	デバイスコードの選択
動作周波数選択	通信のビットレートを変更
プログラム/イレーズステート遷移	イレーズレディに遷移

35.10.5.1 デバイス選択

ホストから送信するデバイスコードは、サポートデバイス問い合わせコマンドで取得したデバイスコードを指定して、デバイス選択コマンドで送信してください。その際、プログラムデータのエンディアンによって、いずれかのエンディアン指定のデバイスコードを選択してください。

本 MCU はサポート可能なデバイスの場合、レスポンスを送信します。サポート可能なデバイスでなかった場合や、送信されたコマンドが不正であった場合には、エラーレスポンスを送信します。

コマンド	10h	サイズ	デバイスコード	SUM
------	-----	-----	---------	-----

サイズ (1 バイト) : デバイスコードの文字数 (固定値で "04h")

デバイスコード (4 バイト) : プログラムデータのエンディアンを選択する識別コード

(サポートデバイス問い合わせコマンドの応答と同一のデバイスコード)

SUM (1 バイト) : コマンドデータを合計して "00h" になる値

レスポンス 46h

エラーレスポンス 90h エラー

エラー (1 バイト) : エラーコード

"11h": SUM エラー

"21h": デバイスコードエラー

35.10.5.2 動作周波数選択

ホストから送信するコマンドで指定するビットレートは、入力クロックが 16 MHz で、誤差が 4% 未満となる設定をしてください。

本 MCU はサポート可能な設定変更の場合、レスポンスを送信します。サポート可能な設定変更でなかった場合や、送信されたコマンドが不正であった場合には、エラーレスポンスを送信します。

ホストはレスポンスを受信した後、旧ビットレートで1ビット期間以上待ってから新ビットレートで通信確認データを送信してください。本MCUは通信確認データを正しく受信できた場合、レスポンスを送信します。正しく受信できなかった場合には、エラーレスポンスを送信します。

コマンド

3Fh	サイズ	ビットレート		入力周波数
クロック数	逓倍率1	逓倍率2		
SUM			•	

サイズ (1 バイト) : ビットレート、入力周波数、クロック数、逓倍率のデータの総バイト数 (固定値で "07h")

ビットレート(2バイト) : 新ビットレート

ビットレート値を 1/100 した値を設定 (例: 19200 bps の場合、"00C0h"を設定)

入力周波数 (2 バイト) : 本 MCU の入力周波数 (固定値で "0640h"。16 MHz)

クロック数 (1 バイト) : クロックの種類 (固定値: "02h")

逓倍率 1 (1 バイト) : 入力周波数に対するシステムクロック (ICLK) の逓倍率 (固定値で "01h")

逓倍率 2 (1 バイト) : 入力周波数に対する周辺モジュールクロック (PCLK) の逓倍率 (固定値で "01h")

SUM (1 バイト) : コマンドデータを合計して "00h" になる値

レスポンス

06h

エラーレスポンス



エラー(1 バイト):エラーコード

"11h": SUM エラー

"24h": ビットレート選択エラー

コマンド (通信確認データ) 06h

レスポンス

06h

エラーレスポンス

FFh

• ビットレート選択エラー

動作周波数選択コマンドで指定したビットレートを、誤差 4% 未満で設定できない場合にビットレート選択エラーが発生します。動作周波数選択コマンドで指定したビットレートを B に、SCI のビットレートレジスタ (BRR) の設定値を N にした場合のビットレート誤差は、以下の計算式で求められます。

誤差 [%] =
$$\left(\frac{16 \times 10^6}{B \times 64 \times 2^{-1} \times (N+1)} - 1\right) \times 100$$

35.10.5.3 プログラム / イレーズステート遷移

ホストがプログラム / イレーズステート遷移コマンドを送信すると、本 MCU はブートモード ID コードプロテクトの有効 / 無効を判定します。

ブートモード ID コードプロテクトが無効でユーザ領域、データ領域にデータがない場合、ID コードプロテクト無効かつプログラム / イレーズステート遷移のレスポンス (06h) を送信します。

ブートモード ID コードプロテクトが無効でユーザ領域、データ領域にデータがある場合、ID コードプロテクト無効かつイレーズレディに遷移のレスポンス (56h) を送信します。

ブートモード ID コードプロテクトが有効の場合、ID コードプロテクト有効のレスポンス (16h) を送信します。

コマンド 40h ACK ACK (1 バイト) : ACK コード

"06h": ID コードプロテクト無効 (ユーザ領域、データ領域にデータがない)(注1)

"56h": ID コードプロテクト無効 "16h": ID コードプロテクト有効

注1. プログラムコマンドを発行する前に、対象となるブロックをイレーズしてください。

35.10.6 ID コード認証コマンド

ID コード認証コマンドは、ブートモード ID コードプロテクトが有効の場合に、ROM 上にある制御コード + ID コード $1 \sim ID$ コード 15 と比較するデータをホストから送信するためのコマンドです。表 35.18 に ID コード認証コマンドの一覧を示します。一覧にあるコマンドは、ブートモード ID コード認証ステートでのみ使用できます。

表35.18 IDコード認証コマンド一覧

コマンド	機能
IDコードチェック	ブートモードIDコードプロテクトで、制御コード + IDコード1~IDコード15のデータと比較する

35.10.6.1 ID コードチェック

ホストから送信する ID コードは、ユーザ領域の制御コードおよび ID コード $1 \sim ID$ コード 15 に設定した データを送信してください。本 MCU はユーザ領域の制御コードおよび ID コード $1 \sim ID$ コード 15 とブートモード ID コードが一致した場合、プログラム / イレーズステートへ遷移し、レスポンス (06h) を送信します。

制御コードが "45h" で ID が連続 3 回不一致となった場合、イレーズレディへ遷移し、レスポンス (56h) を送信します。一致しなかった場合や正しく受信できなかった場合、エラーレスポンスを送信します。



サイズ (1 バイト) : ID コードのバイト数 (固定値で "10h")

ID コード (16 バイト):制御コード (1 バイト) + ID コード 1 ~ ID コード 15 (15 バイト)

SUM (1 バイト) : コマンドデータを合計して "00h" になる値

レスポンス ACK

ACK (1 バイト) : ACK コード

"06h": プログラム / イレーズステートへ遷移します

"56h": イレーズレディへ遷移します

エラーレスポンス E0h エラー エラー (1 バイト) : エラーコード

> "11h":SUM エラー "61h":ID コード不一致

35.10.6.2 イレーズレディ

ブートモード ID コードプロテクトの一部で、プロテクトが無効でユーザ領域、データ領域にデータがある場合や制御コードが "45h" で ID が 3 回不一致となった場合に、ユーザ領域、データ領域に格納しているデータを読み出せなくする機能です。

イレーズレディでは、イレーズ準備コマンド、ブロックイレーズコマンドのみ受け付けます。

表 35.19 にイレーズレディで使用可能なコマンドの一覧を示します。

表35.19 イレーズレディで使用可能なコマンド

コマンド	機能	
イレーズ準備	イレーズ待ちステートへ遷移	
ブロックイレーズ	指定ブロックのイレーズ。またはプログラムイレーズステートへ遷移(イレーズの終了)	

注. イレーズ準備コマンド、ブロックイレーズコマンドの詳細は、「35.10.7 プログラム/イレーズコマンド」を参照してください。

35.10.7 プログラム / イレーズコマンド

プログラム / イレーズコマンドは、問い合わせコマンドのレスポンスをもとに、本 MCU のユーザ領域またはデータ領域に対してプログラムやイレーズを行うコマンドです。表 35.20 にプログラム / イレーズコマンド待ち、プログラム待ち、イレーズ待ちで使用可能なプログラム / イレーズコマンドの一覧を、表 35.21 に各ステートで受け付け可能なコマンドを示します。

表 35.21 に示すステートのとき、受け付けられないコマンドを受信するとコマンドエラーのレスポンスを 送信します。

表35.20 プログラム/イレーズコマンド


コマンド	機能	
ユーザ/データ領域プログラム準備	書き込み対象にユーザ領域またはデータ領域を選択し、プログラム待ちステートへ遷移	
プログラム	指定領域にプログラム。またはプログラムイレーズステートへ遷移(プログラムの終了)	
イレーズ準備	イレーズ待ちステートへ遷移	
ブロックイレーズ	指定ブロックのイレーズ、またはプログラムイレーズステートへ遷移(イレーズの終了)	

表35.21 ステート毎の受け付け可能なコマンド

ステート	受け付け可能なコマンド	
プログラム/イレーズホストコマンド待ちステート	ユーザ/データ領域プログラム準備コマンド、イレーズ準備コマンド	
プログラム待ちステート	プログラムコマンド	
イレーズ待ちステート	ブロックイレーズコマンド	

35.10.7.1 ユーザ/データ領域プログラム準備

ホストがユーザ/データ領域プログラム準備コマンドを送信すると、本 MCU はプログラムの準備の指示がホストから行われたと判断し、ユーザ領域またはデータ領域へのプログラムのみ受け付ける、プログラム待ちステートへ遷移し、レスポンスを送信します。



35.10.7.2 プログラム

ホストから送信するプログラムアドレスのアライメントは、256 バイトアライメントとしてください。プログラムデータ長が 256 バイトに満たないデータを書き込むことはできません。不足部分は "FFh" を追加して送信してください。

本 MCU は指定されたアドレスからのプログラムが正常に終了すると、レスポンスを送信します。プログラム処理中にエラーが発生すると、本 MCU はエラーレスポンスを送信します。

プログラムを終了してプログラム/イレーズホストコマンド待ちステートへ遷移する場合、ホストから "50h FFh FFh FFh FFh B4h" を送信してください。本 MCU はプログラム/イレーズホストコマンド待ちステートへ遷移し、レスポンスを送信します。



プログラムアドレス (4 バイト): プログラム先のアドレス

プログラムデータ長でアライメントしたアドレス プログラムを終了する場合は "FFFF FFFFh" を設定

プログラムデータ (n NITE) : プログラムデータ (n = 256 (ブートモード) または 0 (終了時)

プログラム不要なバイトには "FFh" を設定

プログラムを終了する場合はプログラムデータなし

SUM (1 バイト) : コマンドデータを合計して "00h" になる値




"11h" : SUM エラー

"2Ah": アドレスエラー(アドレスが指定の領域内にない) "53h": プログラムエラー(プログラムが書き込めない)

35.10.7.3 イレーズ準備

ホストがイレーズ準備コマンドを送信すると、本 MCU はイレーズの準備の指示がホストから行われたと 判断し、ユーザ領域またはデータ領域のブロックイレーズコマンドのみを受け付けるイレーズ待ちステート へ遷移し、レスポンスを送信します。




35.10.7.4 ブロックイレーズ

ホストから送信するブロック先頭アドレスは、ブロック情報問い合わせで応答された情報を元に指定してください。

本 MCU はブロック先頭アドレスで指定されたブロックのイレーズが正常に終了すると、レスポンスを送信します。イレーズ処理中にエラーが発生すると、本 MCU はエラーレスポンスを送信します。

イレーズを終了してプログラム / イレーズホストコマンド待ちステートへ遷移する場合、ホストから "59h 04h FFh FFh FFh A7h" を送信してください。本 MCU はプログラム / イレーズホストコマンド待ちステートへ遷移し、レスポンスを送信します。



35.10.8 リードチェックコマンド

リードチェックコマンドは、問い合わせコマンドのレスポンスをもとに、本 MCU のユーザ領域または データ領域に対してリードチェックを行うコマンドです。表 35.22 にプログラム / イレーズコマンド待ちで 使用可能なリードチェックコマンドの一覧を示します。

表35.22 リードチェックコマンド


コマンド	機能
メモリリード	ユーザ領域のデータ読み出し データ領域のデータ読み出し
ユーザ領域チェックサム	ユーザ領域のチェックサムを取得
データ領域チェックサム	データ領域のチェックサムを取得
ユーザ領域ブランクチェック	ユーザ領域の書き込みデータの有無をチェック
データ領域ブランクチェック	データ領域の書き込みデータの有無をチェック
アクセスウィンドウ情報プログラム	アクセスウィンドウの設定
アクセスウィンドウリード	アクセスウィンドウの設定読み出し

35.10.8.1 メモリリード

ホストから送信する読み出し先頭アドレスは、ユーザ領域情報問い合わせコマンド、データ領域情報問い合わせコマンドのレスポンスで受信した領域先頭アドレスから領域最終アドレスまでの範囲で設定してください。ホストから送信する読み出しサイズは、読み出し先頭アドレスに読み出しサイズを加算したアドレスが、ユーザ領域情報問い合わせコマンド、データ領域情報問い合わせコマンドのレスポンスで受信した領域先頭アドレスから領域最終アドレスまでの範囲に入るように設定してください。

本 MCU はデータを正常にリードできた場合、読み出し先頭アドレスから読み出しサイズ分のデータを送信します。リードを正常に実行できなかった場合、エラーレスポンスを送信します。

コマンド




サイズ (1 バイト) : 領域、読み出し先頭アドレス、読み出しサイズのデータの総バイト数

領域 (1 バイト) : 読み出し対象の領域

"01h": ユーザ / データ領域

読み出し先頭アドレス (4 バイト) : 読み出し対象領域の先頭アドレス 読み出しサイズ (4 バイト) : 読み出すデータのサイズ (バイト単位) SUM (1 バイト) : コマンドデータを合計して "00h" になる値


レスポンス



読み出しサイズ (4 バイト) : 読み出すデータのサイズ (バイト単位)

読み出しデータ (n バイト) : 指定アドレスから読み出したデータ (n = 読み出しサイズ)

SUM (1 バイト) : レスポンスデータを合計して "00h" になる値



エラー(1 バイト): エラーコード

"11h": SUM エラー "2Ah": アドレスエラー

・コマンドの「領域」に "01h" 以外を指定した

・コマンドの読み出し先頭アドレスが読み出し対象領域の範囲外である

"2Bh": サイズエラー


・コマンドの読み出しサイズに "0000 0000h" が指定されている

・コマンドの読み出しサイズが読み出し対象領域のサイズを超えている

・コマンドの読み出し先頭アドレスと読み出しサイズを加算したアドレスが読み出し対象領域の 範囲外である

35.10.8.2 ユーザ領域チェックサム

ホストがユーザ領域チェックサムコマンドを送信すると、本 MCU はユーザ領域情報問い合わせコマンドのレスポンス内の先頭アドレスから最終アドレスまでのデータをバイト単位で加算し、加算結果(チェックサム)をレスポンスとして送信します。




サイズ (1 バイト) : ユーザ領域チェックサムのバイト数 (固定値で "04h")

ユーザ領域チェックサム (4 バイト): ユーザ領域チェックサムの結果

SUM (1 バイト) : レスポンスデータを合計して "00h" になる値

35.10.8.3 データ領域チェックサム

ホストがデータ領域チェックサムコマンドを送信すると、本 MCU はデータ領域情報問い合わせコマンドのレスポンス内の先頭アドレスから最終アドレスまでのデータをバイト単位で加算し、加算結果(チェックサム)をレスポンスとして送信します。




サイズ (1 バイト) : データ領域チェックサムのバイト数 (固定値で "04h")

データ領域チェックサム(4バイト):データ領域チェックサムの結果

SUM (1 バイト) : レスポンスデータを合計して "00h" になる値


35.10.8.4 ユーザ領域ブランクチェック

ホストがユーザ領域ブランクチェックコマンドを送信すると、本 MCU はユーザ領域情報問い合わせコマンドのレスポンスで送信した先頭アドレスから最終アドレスまでのすべてにデータがない場合、レスポンスを送信します。1 バイトでもデータがある場合には、エラーレスポンスを送信します。



35.10.8.5 データ領域ブランクチェック

ホストがデータ領域ブランクチェックコマンドを送信すると、本MCU はデータ領域情報問い合わせコマンドのレスポンスで送信した先頭アドレスから最終アドレスまでのすべてにデータがない場合、レスポンスを送信します。1 バイトでもデータがある場合には、エラーレスポンスを送信します。



35.10.8.6 アクセスウィンドウ情報プログラム

ホストから送信するアクセスウィンドウ先頭アドレスは、ユーザ領域のブロック先頭アドレスを指定してください。アクセスウィンドウ最終アドレスは、ユーザ領域のブロック最終アドレスを指定してください。 本 MCU は指定されたアクセスウィンドウの設定が正常に終了すると、レスポンスを送信します。プログラム処理中にエラーが発生すると、エラーレスポンスを送信します。

アクセスウィンドウの設定は、セーフティ機能の一部であるため、設定の上書きはできます。

_	マ	ン	ド

74h	05h	AW区分	
AW 先頭 アドレス LH	AW 先頭 アドレス HL	AW最終 アドレスLH	AW 最終 アドレス HL
SUM			

AW 区分 (1 バイト) : アクセスウィンドウの設定 / 解除

アクセスウィンドウを設定する場合には "00h" を設定

アクセスウィンドウを解除する場合には "FFh" を設定

AW 先頭アドレス LH (1 バイト) : アクセスウィンドウ範囲の先頭アドレス (A15 \sim A8)

ブロックの先頭アドレスから A15 ~ A8 を設定 アクセスウィンドウを解除する場合には "FFh" を設定

AW 先頭アドレス HL (1 バイト) : アクセスウィンドウ範囲の先頭アドレス (A23 ~ A16)

ブロックの先頭アドレスから A23 ~ A16 を設定

アクセスウィンドウを解除する場合には "FFh" を設定

AW 最終アドレス LH (1 バイト) : アクセスウィンドウ範囲の最終アドレス (A15 ~ A8)

ブロックの最終アドレスから A15 ~ A8 を設定

アクセスウィンドウを解除する場合には "FFh" を設定

AW 最終アドレス HL (1 バイト) : アクセスウィンドウ範囲の最終アドレス (A23 ~ A16)

ブロックの最終アドレスから A23 ~ A16 を設定

アクセスウィンドウを解除する場合には "FFh" を設定

SUM (1 バイト) : コマンドデータを合計して "00h" になる値

レスポンス

06h

エラーレスポンス

F4h エラー

エラー(1 バイト) : エラーコード

"11h": SUM エラー

"2Ah": アドレスエラー (アドレスが指定の領域内にない)

"53h": プログラムエラー(アクセスウィンドウの設定ができない)

35.10.8.7 アクセスウィンドウリード

ホストから送信するコマンドは、本 MCU では "73h 01h FFh 8Dh" を送信してください。

本 MCU はリードが正常に実行できた場合、読み出したアクセスウィンドウ先頭アドレスとアクセスウィンドウ最終アドレスを送信します。受信したコマンドの SUM 値が一致しなかった場合、エラーレスポンスを送信します。

01h FFh 8Dh 73h コマンド 73h 05h レスポンス AW先頭 AW先頭 AW最終 AW最終 アドレスLH アドレスHL アドレスLH アドレスHL FFh SUM

AW 先頭アドレス LH (1 バイト) : アクセスウィンドウ範囲の先頭アドレス (A15 \sim A8) AW 先頭アドレス HL (1 バイト) : アクセスウィンドウ範囲の先頭アドレス (A23 \sim A16) AW 最終アドレス LH (1 バイト) : アクセスウィンドウ範囲の最終アドレス (A15 \sim A8) AW 最終アドレス HL (1 バイト) : アクセスウィンドウ範囲の最終アドレス (A23 \sim A16)

SUM (1 バイト) : レスポンスデータを合計して "00h" になる値

エラーレスポンス

F3h エラー

エラー (1 バイト):エラーコード

"11h": SUM エラー

35.10.9 ブートモード (SCI インタフェース) でのシリアルプログラマ動作説明

ブートモード(SCIインタフェース)を用いたシリアルプログラマが、ユーザ領域、データ領域のプログラム/イレーズを行う手順を説明します。

- 1. ビットレート自動調整
- 2. 本 MCU の情報を取得 (注 1)
- 3. デバイスの指定、ビットレートの変更
- 4. プログラム/イレーズステートへの遷移
- 5. ブートモード ID コードプロテクトの解除
- 6. イレーズレディ処理
- 7. ユーザ領域、データ領域のイレーズ(注2)
- 8. ユーザ領域、データ領域のプログラム(注2)
- 9. ユーザ領域のデータを確認(注2)
- 10. データ領域のデータを確認(注2)
- 11. ユーザ領域にアクセスウィンドウを設定(注3)
- 12. 本 MCU のリセット
- 注 1. 2. の処理は、取得する情報が既にある場合、省略できます。
- 注 2. 7. ~ 11. の処理は、処理の省略や実行順の入れ替えを行っても構いません。
- 注 3. タイムアウトが発生した場合や無効な応答データを受信した場合は、処理を中断し、12. の処理を行います。

上記に示す手順の詳細は、「35.10.9.1 ビットレート自動調整の制御手順」から「35.10.9.11 ユーザ領域にアクセスウィンドウを設定」を参照ください。また各コマンドに関する詳細は、「35.10.4 問い合わせコマンド」、「35.10.5 設定コマンド」、「35.10.6 IDコード認証コマンド」、「35.10.7 プログラム / イレーズコマンド」、「35.10.8 リードチェックコマンド」を参照してください。

35.10.9.1 ビットレート自動調整の制御手順

シリアルプログラマから送信されるデータ "00h" の Low 期間を測定してビットレートの自動調整を行います。




図 35.29 ビットレート自動調整時の送受信データ

ブートモードで起動して 400 ms 以上経過した後にプログラマから本 MCU に "00h" を送信してください。 プログラマから本 MCU に "00h" を送信する操作は、最大 30 回実行できます。本 MCU はビットレート調整 が終了すると "00h" をプログラマへ送信します。 プログラマが "00h" を受信した場合には、プログラマから 本 MCU に "55h" を送信してください。 "00h" を受信できなかった場合には、本 MCU をブートモードで再起動し、再度ビットレートを調整してください。

本 MCU は "55h" を受信すると "E6h" を送信して問い合わせ/設定コマンド待ちステートになります。 "55h" を受信できなかった場合には "FFh" を送信します。 プログラマは "FFh" を受信したら、本 MCU を ブートモードで再起動し、再度ビットレートを調整してください。




図 35.30 ビットレート自動調整の手順

35.10.9.2 本 MCU の情報を取得する制御手順

問い合わせコマンドを送信し、設定コマンドとプログラム/イレーズコマンドとリードチェックコマンド を送信するために必要な情報を取得します。

- (1) 接続するデバイスがどのデバイスなのかを確認するため、サポートデバイス問い合わせコマンド (20h) を送信します。本 MCU はデバイスコードとシリーズ名を応答します。
- (2) データ領域の有無とエリアプロテクション機能の有無を確認するため、データ領域有無問い合わせコマンド (2Ah) を送信します。本 MCU はデータ領域の有無とエリアプロテクション機能の有無を応答します。
- (3) ユーザ領域の先頭アドレスと最終アドレスを確認するため、ユーザ領域情報問い合わせコマンド (25h) を送信します。本 MCU はユーザ領域の先頭アドレスと最終アドレスを応答します。
- (4) ブロックの構成を確認するため、ブロック情報問い合わせコマンド (26h) を送信します。本 MCU は ユーザ領域の先頭アドレス、1 ブロックのブロックサイズ、ブロック数とデータ領域の先頭アドレス、1 ブロックのブロックサイズ、ブロック数を応答します。
- (5) データ領域の先頭アドレスと最終アドレスを確認するため、データ領域情報問い合わせコマンド (2Bh) を送信します。本 MCU はデータ領域の先頭アドレスと最終アドレスを応答します。




図 35.31 問い合わせコマンドの制御手順

35.10.9.3 デバイス指定、ビットレート変更の制御手順

プログラマと接続するデバイスの指定と通信ビットレートの変更を行います。

- (1) プログラマと接続するデバイスとプログラムするデータのエンディアンを指定するため、デバイス選択 コマンド (10h) を送信します。プログラムデータがリトルエンディアンの場合、サポートデバイス問い合わせで応答された"デバイスコード(リトルエンディアン)"を指定します。プログラムデータがビッグエンディアンの場合、サポートデバイス問い合わせで応答された"デバイスコード(ビッグエンディアン)"を指定します。本 MCU は正常にデバイスが指定されるとレスポンス (46h) を送信します。正常に受信できなかった場合には、エラーレスポンス (90h) を送信します。
- (2) 通信ビットレートを変更するため、動作周波数選択コマンド (3Fh) を送信します。本 MCU は正常に通信ビットレートが指定されるとレスポンス (06h) を送信します。ビットレート変更ができない場合や、正常に受信できなかった場合には、エラーレスポンス (BFh) を送信します。
- (3) プログラマはレスポンス (06h) を受信すると、動作周波数選択コマンド送信時のビットレートで1ビット期間ウェイトし、プログラマのビットレートを変更後のビットレートに設定します。その後、変更後のビットレートで通信確認データ (06h) を送信します。本 MCU は正常にコマンドを受信すると通信確認データのレスポンス (06h) を送信します。




図 35.32 デバイス指定、ビットレート変更の制御手順

35.10.9.4 プログラム / イレーズステートへの遷移

プログラム / イレーズを行うため、本 MCU をプログラム / イレーズステートに遷移させます。 プログラム / イレーズステート遷移コマンド (40h) を送信します。本 MCU は ID コード、ユーザ領域、 データ領域の状態に応じて応答します。

- (1) ブートモード ID コードによるプロテクトが無効、かつユーザ領域、データ領域の全領域にデータがない場合、レスポンス (06h) を送信します。レスポンス送信後、本 MCU はプログラム / イレーズステートになっており、「35.10.9.7 ユーザ領域、データ領域のイレーズ」から「35.10.9.11 ユーザ領域にアクセスウィンドウを設定」の処理を引き続き実行します。このとき、書き込む前に「35.10.9.7 ユーザ領域、データ領域のイレーズ」に示すイレーズ手順を行ってください。
- (2) ブートモード ID コードによるプロテクトが無効、かつユーザ領域、データ領域にデータがある場合、レスポンス (56h) を送信します。レスポンス送信後、本 MCU はイレーズレディの処理待ちとなっており、「35.10.9.6 イレーズレディ処理」の処理を行います。
- (3) ブートモード ID コードによるプロテクトが有効の場合、レスポンス (16h) を送信します。レスポンス 送信後、本 MCU は ID コード認証の処理待ちとなっており、「35.10.9.5 ブートモード ID コードプロ テクトの解除」の処理を行います。




図 35.33 プログラム / イレーズステート遷移の手順

35.10.9.5 ブートモード ID コードプロテクトの解除

プログラマと接続した本 MCU はプログラム / イレーズ / リードチェックができないように、ブートモード ID コードプロテクトが設定されています。このブートモード ID コードプロテクトを解除します。

ID コードチェックコマンド (60h) を送信します。本 MCU は送信された ID コードとユーザ領域に格納されている ID コードを比較し、ID コードの一致、不一致に応じて応答します。

- (1) ID コードが一致の場合、レスポンス (06h) を送信します。レスポンス送信後、本 MCU はプログラム / イレーズステートになっており、「35.10.9.7 ユーザ領域、データ領域のイレーズ」から
 - 「35.10.9.11 ユーザ領域にアクセスウィンドウを設定」の処理を引き続き実行します。このとき、ユーザ領域、データ領域のデータは消去されません。書き込む前に「35.10.9.7 ユーザ領域、データ領域のイレーズ」に示すイレーズ手順を行ってください。
 - ID コードが不一致の場合、エラーレスポンス (E0h) を送信します。レスポンス送信後、本 MCU は ID コード認証の処理待ちから遷移していません。
 - 制御コードが "52h" で、ID コードの不一致が続く場合、MCU をリセット後、「35.10.9.1 ビットレート自動調整の制御手順」からやり直してください。
- (2) ID コードのうち制御コードが "45h" で、ID コードの不一致が 3 回発生した場合、レスポンス (56h) を送信します。レスポンス送信後、本 MCU はイレーズレディの処理待ちとなっており、「35.10.9.6 イレーズレディ処理」の処理を行います。




図 35.34 ID コードチェックの手順

35.10.9.6 イレーズレディ処理

本 MCU のユーザ領域、データ領域を消去します。

(1) 本 MCU をイレーズ待ちにするため、イレーズ準備コマンド (48h) を送信します。本 MCU はイレーズ 待ちとなっており、レスポンス (06h) を送信します。

- (2) 本 MCU のブロックをイレーズするため、ブロックイレーズコマンド (59h) を送信します。本 MCU は 正常にブロックが消去されるとレスポンス (06h) を送信します。正常に受信できなかった場合には、エ ラーレスポンス (D9h) を送信します。
 - 全ブロック数分のブロックイレーズのコマンドを送信するまでブロックイレーズコマンドの送信を繰り返してください。全ブロック数とは、事前にブロック情報問い合わせコマンドで取得したユーザ領域ブロック数とデータ領域ブロック数を加算したブロック数です。途中で終了させると、次のプログラム/イレーズステートで正しいコマンドを送信しても、コマンドエラーとなる場合があります。
- (3) イレーズを終了するブロックイレーズコマンド (59h 04h FFh FFh FFh FFh A7h) を送信します。本 MCU は、レスポンス (06h) を送信します。
- (4) イレーズレディが終了したことを確認するため、ブートモードステータス問い合わせコマンド (4Fh) を 送信します。本 MCU は、イレーズレディが終了している場合、ブートモードステータス問い合わせの 結果を応答し、イレーズレディが終了していない場合、エラーレスポンス (80h 4Fh) を送信します。エ ラーレスポンスを受信したら、本 MCU をブートモードで再起動し、「35.10.9.1 ビットレート自動調 整の制御手順」からやり直してください。




図 35.35 イレーズレディ処理のコマンド制御手順

35.10.9.7 ユーザ領域、データ領域のイレーズ

ユーザプログラムを書き込むために、ユーザ領域、データ領域のうち書き込む領域のブロックを消去します。

- (1) イレーズ待ちステートに遷移するため、イレーズ準備コマンド (48h) を送信します。本 MCU はイレー ズ待ちステートへ遷移し、レスポンス (06h) を送信します。
- (2) ブロックイレーズコマンド (59h) を送信します。イレーズするブロックは、ブロック先頭アドレスで指定します。
 - 本 MCU は指定ブロックが正常に消去されるとレスポンス (06h) を送信します。正常に受信できなかった場合には、エラーレスポンス (D9h) を送信します。
- (3) プログラム / イレーズステートへ遷移するため、イレーズを終了するブロックイレーズコマンド (59h 04h FFh FFh FFh A7h) を送信します。本 MCU はプログラム / イレーズステートに遷移し、レスポンス (06h) を送信します。




図 35.36 ユーザ領域、データ領域をイレーズする手順

35.10.9.8 ユーザ領域、データ領域のプログラム

ユーザ領域、データ領域にユーザプログラムを書き込みます。

(1) プログラム待ちステートに遷移するため、ユーザ/データ領域プログラム準備コマンド (43h) を送信します。

本 MCU はプログラム待ちステートへ遷移し、レスポンス (06h) を送信します。

- (2) プログラムコマンド (50h) を送信します。プログラムアドレスは 256 バイトでアライメントされたアドレスを、プログラムデータは 256 バイト単位で指定します。本 MCU はプログラムが正常に書き込むとレスポンス (06h) を送信します。正常に受信できなかった場合には、エラーレスポンス (D0h) を送信します。
- (3) プログラム / イレーズステートへ遷移するため、プログラムを終了するプログラムコマンド (50h FFh FFh FFh B4h) を送信します。本 MCU はプログラム / イレーズステートに遷移し、レスポンス (06h) を送信します。




図 35.37 ユーザ領域、データ領域をプログラムする手順

35.10.9.9 ユーザ領域のデータを確認

ユーザ領域に書き込まれたデータを確認するため、ユーザ領域のリードチェック、チェックサム、ブランクチェックを行います。

- (1) リードチェックは、ユーザ領域にあるデータを読み出して書き込んだ値と比較することで、書き込み動作が正常に行われたかを確認します。ユーザ領域にあるデータを読み出すために、メモリリードコマンド (52h) を送信します。読み出す領域は、読み出しアドレスと読み出しサイズで設定します。本 MCU は読み出しアドレスで指定されたアドレスから読み出しサイズ分のデータを応答します。正常に受信できなかった場合には、エラーレスポンス (D2h) を送信します。
- (2) ユーザ領域のチェックサム値でプログラムデータを確認するため、ユーザ領域チェックサムコマンド (4Bh) を送信します。本 MCU はユーザ領域の先頭アドレスから最終アドレスまでのデータをバイト単位で読み出した結果をレスポンスとして送信します。
- (3) ユーザ領域にデータがあるかないかを確認するため、ユーザ領域ブランクチェックコマンド (4Dh) を送信します。本 MCU はユーザ領域の先頭アドレスから最終アドレスまでのすべてにデータがない場合、レスポンス (06h) を送信します。1 バイトでもデータがある場合は、データありレスポンス (CDh 52h) を送信します。




図 35.38 ユーザ領域のデータを確認する手順

35.10.9.10 データ領域のデータを確認

データ領域に書き込まれたデータを確認するため、データ領域のリードチェック、チェックサム、ブランクチェックを行います。

- (1) リードチェックは、データ領域にあるデータを読み出して書き込んだ値と比較することで、書き込み動作が正常に行われたかを確認します。データ領域にあるデータを読み出すために、メモリリードコマンド (52h) を送信します。読み出す領域は、読み出しアドレスと読み出しサイズで設定します。本 MCU は読み出しアドレスで指定されたアドレスから読み出しサイズ分のデータを応答します。正常に受信できなかった場合には、エラーレスポンス (D2h) を送信します。
- (2) データ領域のチェックサム値でプログラムデータを確認するため、データ領域チェックサムコマンド (61h) を送信します。本 MCU はデータ領域の先頭アドレスから最終アドレスまでのデータをバイト単位 で読み出した結果をレスポンスとして送信します。
- (3) データ領域にデータがあるかないかを確認するため、データ領域ブランクチェックコマンド (62h) を送信します。本 MCU はデータ領域の先頭アドレスから最終アドレスまでのすべてにデータがない場合、レスポンス (06h) を送信します。1 バイトでもデータがある場合は、データありレスポンス (E2h 52h) を送信します。




図 35.39 データ領域のデータを確認する手順

35.10.9.11 ユーザ領域にアクセスウィンドウを設定

セルフプログラミング時に、ユーザ領域の意図しない書き換えを防ぐため、アクセスウィンドウの設定を 行います。

(1) アクセスウィンドウの設定、設定解除を行うため、アクセスウィンドウ情報プログラムコマンド (74h) を送信します。

アクセスウィンドウの設定を行う場合は、AW 区分には"設定"(00h) を、AW 先頭アドレス、AW 最終アドレスにはセルフプログラミング時に書き換えを許可する領域の、それぞれ先頭アドレスと最終アドレスを指定します。

アクセスウィンドウの設定解除を行う場合は、AW 区分には"解除"(FFh)を、AW 先頭、AW 最終アドレスには"FFh, FFh"を指定します。

本 MCU は正常にアドレスを書き込むとレスポンス (06h) を送信します。正常に受信できなかった場合には、エラーレスポンス (F4h) を送信します。

(2) アクセスウィンドウの設定を確認するため、アクセスウィンドウリードコマンド (73h) を送信します。 本 MCU は設定されたアクセスウィンドウの設定情報を応答します。正常に受信できなかった場合に は、エラーレスポンス (F3h) を送信します。




図 35.40 ユーザ領域にアクセスウィンドウを設定する手順

35.11 セルフプログラミングでの書き換え

35.11.1 概要

本 MCU は、ユーザプログラム自身によるフラッシュメモリの書き換えをサポートします。ユーザプログラム内にフラッシュ書き換えルーチンを用意することにより、ROM と E2 データフラッシュを書き換えることができます。

E2 データフラッシュは、BGO 機能を利用して ROM 上でフラッシュ書き換えルーチンを実行して、書き換えることができます。また、あらかじめ内蔵 RAM に転送したフラッシュ書き換えルーチンを実行して、E2 データフラッシュを書き換えることもできます。




図 35.41 セルフプログラミングの概念

RX111 グループ 35. フラッシュメモリ

35.12 使用上の注意事項

(1) イレーズ処理強制停止後の該当ブロックへのアクセス

イレーズ処理を強制停止した場合、処理が中断されたブロックの格納データは不定です。不定データの 読み出しが原因で発生する誤動作を回避するために、当該ブロックでの命令実行や、データ読み出しが 発生しないように注意してください。

- (2) イレーズ処理強制停止後の処理
 - イレーズ処理を強制停止した場合は、もう一度同一ブロックに対して、ブロックイレーズコマンドを発行してください。
- (3) 追加書き込み禁止
 - 同一アドレスに2回以上の書き込みを行うことはできません。書き込み済みの領域を書き換えたい場合 には、当該ブロックを消去してください。
- (4) プログラム/イレース中のリセット
 - プログラム / イレーズ中に RES# 端子リセットを発生させた場合には、電気的特性に定める動作電圧範囲内で、tRESW (「36. 電気的特性」を参照)以上のリセット入力期間の後にリセットを解除してください。
 - プログラム / イレーズ中の IWDT リセット、ソフトウェアリセットについては、上記の時間保持に関係なく使用できます。
- (5) プログラム/イレーズ中のノンマスカブル割り込み禁止
 - プログラム/イレーズ中にノンマスカブル割り込み (NMI 端子割り込み、発振停止検出割り込み、IWDT アンダフロー/リフレッシュエラー、電圧監視1割り込み、電圧監視2割り込み)が発生すると、ROM からのベクタフェッチが発生し、不定データが読み出されます。
 - このため、ROM へのプログラム / イレーズ中にノンマスカブル割り込みが発生しないようにしてください。(本禁止事項はROM のみに適用されます)。
- (6) プログラム / イレース中の割り込みベクタの配置
 - プログラム / イレーズ中に割り込みが発生すると ROM からのベクタのフェッチが発生する場合があります。 ROM からのベクタのフェッチを回避するには、CPU の INTB レジスタにより割り込みベクタのフェッチ先を ROM 以外に設定する方法があります。
- (7) 低速動作モードでの書込み/消去
 - 消費電力低減機能の SOPCCR レジスタで低速動作モードを選択した場合は、フラッシュへのプログラム / イレーズを行わないでください。
- (8) プログラム/イレーズ中の異常終了
 - プログラム / イレーズ中、動作電圧範囲を超える電圧変動、リセット、および事項 (9) の禁止事項により、プログラム / イレーズが正常に終了しなかった場合、再度該当領域のイレーズを行ってください。
- (9) プログラム/イレーズ中の禁止事項
 - プログラム / イレーズ中は、フラッシュメモリへのダメージを防ぐため、以下の動作は行わないでください。
 - ・本 MCU の電源を動作電圧範囲外にする。
 - ・OPCCR.OPCM[2:0] ビットの値を更新する。
 - ・SOPCCR.SOPCM ビットの値を更新する。
 - ・SCKCR3 レジスタのクロックソース選択ビットを変更する。
 - ・RSTCKCR.RSTCKEN ビットの設定により、スリープモード復帰時のクロックソース切り替えを有効に する。
 - ・FlashIF クロック (FCLK) の分周比を変更する。
 - ディープスリープモード、ソフトウェアスタンバイモードに移行する。
 - ・ROM のプログラム / イレーズ中に E2 データフラッシュヘアクセスする。
 - ・E2 データフラッシュのプログラム / イレーズ中に DFLCTL.DFLEN ビットの値を変更する。



RX111 グループ 35. フラッシュメモリ

(10) プログラム / イレーズ時の FCLK について

セルフプログラミングでプログラム / イレーズを行う場合、FlashIF クロック (FCLK) の周波数を設定し、FISR.PCKA[4:0] ビットに FCLK 周波数を MHz 単位の整数値で設定してください。ただし、FCLK が $4 \sim 32$ MHz の場合は、たとえば 12.5 MHz など整数値でない周波数を使用する場合に、小数点以下を切り上げて設定してください (12.5 MHz の場合は 13 MHz)。FCLK が 4 MHz 以下の場合は、1 MHz, 2 MHz, 3 MHz または 4 MHz 以外の周波数は使用できません。

35.13 使用上の注意事項(ブートモード)

- (1) ブートモードで通信異常が発生した場合に関する注意事項 本 MCU と正常な通信ができなくなった場合、本 MCU をリセットして、再度ブートモードで起動させ てください。
- (2) ブートモード (SCI インタフェース) での電源電圧に関する注意事項 500 kbps を超える通信ビットレートを使用する際は、3.0 V 以上で動作させてください。
- (3) ブートモード(SCI インタフェース)と USB0 のセルフパワードを使用する場合の注意事項 ブートモード(SCI インタフェース)を使用時、USB ケーブルを接続しないでください。
- (4) USB0 の Battery Charging 機能を使用する場合の注意事項 ブートモード (SCI インタフェース) を使用しないでください。
- (5) ブートモードでのオプション設定メモリに関する注意事項 ブートモードではオプション機能選択レジスタ 0 (OFS0)、オプション機能選択レジスタ 1 (OFS1)、エン ディアン選択レジスタ (MDE) の設定は無効になります。
- (6) ブートモード (USB インタフェース) でのクロックに関する注意事項 ブートモード (USB インタフェース) を使用する場合は、EXTAL, XTAL 端子に外部から入力するか、発 振子を接続してクロックを供給してください。 ブートモード (USB インタフェース) では、6,8,12,16 MHz の外部クロックを使用してください。6,8, 12,16 MHz 以外の外部クロックでは使用できません。
- (7) ブートモード (USB インタフェース) での電源電圧に関する注意事項 ブートモード (USB インタフェース) では、3.0 V 以上で動作させてください。3.0 V 未満の電圧では使用できません。
- (8) スタートアップ領域の切り替えに関する注意事項 スタートアップ領域の切り替えは、セルフプログラミングで実施してください。

36. 電気的特性

36.1 絶対最大定格

表 36.1 絶対最大定格

条件: VSS = AVSS0 = VREFL0 = VSS_USB = 0V

	項目	記号	定格值	単位
電源電圧		VCC, VCC_USB	−0.3 ~ +4.6	V
入力電圧	5V トレラント対応ポート (注1)	V _{in}	-0.3 ~ +6.5	V
	ポートP40~P44、P46、 ポートPJ6、PJ7	V _{in}	-0.3 ~ AVCC0+0.3	V
	上記以外のポート	V _{in}	-0.3 ~ VCC+0.3	V
リファレンス電源電圧		VREFH0	-0.3 ~ AVCC0+0.3	V
アナログ電源電圧		AVCC0	−0.3 ~ +4.6	V
アナログ入力電圧		V_{AN}	-0.3 ~ AVCC0+0.3 (AN000 ~ AN004、AN006 使 用時) -0.3 ~ VCC+0.3 (AN008 ~ AN015 使用時)	V
動作温度 (注2)		T _{opr}	-40 ~ +85 -40 ~ +105	°C
保存温度		T _{stg}	−55 ~ +125	°C

【使用上の注意】絶対最大定格を超えて MCU を使用した場合、MCU の永久破壊となることがあります。

ノイズによる誤動作を防止するため、各 VCC 端子と VSS 端子間、AVCC0 端子と AVSS0 間、VCC_USB 端子と VSS_USB 端子間、VREFH0 端子と VREFL0 間には周波数特性の良いコンデンサを挿入してください。コンデンサは 0.1 μF 程度の容量のものを、できる限り電源端子の近くに配置し、最短距離かつできる限り太いパターンを使用して接続してください。また安定化容量を接続ください。

VCL 端子は、4.7μF のコンデンサを介して VSS に接続してください。コンデンサは端子の近くに配置してください。 詳細は、「36.12.1 VCL コンデンサ、バイパスコンデンサ接続方法」を参照してください。

当該デバイスの電源が OFF 状態の時に、5V トレラントポート以外のポートに入力信号や入出力プルアップ電源を入れないでください。入力信号や入出力プルアップからの電流注入により、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。なお、5V トレラントポートには、-0.3 ~ +6.5V の電圧を入力しても MCU 破壊などの問題は発生しません。

- 注1. ポートP16、P17、PA6、PB0は、5Vトレラント対応です。
- 注2. 製品により動作温度の上限が85℃の製品と105℃の製品とあります。詳細は「1.2 製品一覧」を参照ください。

表 36.2 推奨動作条件

項目	記号	条件	min	typ	max	単位
電源電圧	VCC (注1)	USB 未使用時	1.8	1	3.6	V
		USB 使用時	3.0	_	3.6	V
	VSS		_	0	_	V
USB電源電圧	VCC_USB		_	VCC	_	V
	VSS_USB		_	0	_	V
アナログ電源電圧	AVCC0 (注1、注2)		1.8	_	3.6	V
	AVSS0		_	0	_	V
	VREFH0		1.8	_	AVCC0	V
	VREFL0		_	0	_	V

- 注1. AVCC0とVCCの電源投入順序は、同時もしくはVCCを先に投入してください。
- 注2. 詳細は、「30.7.10 アナログ電源端子他の設定範囲」を参照してください。

36.2 DC 特性

表36.3 DC特性(1)

条件: $2.7V \le VCC = VCC_USB \le 3.6V$ 、 $2.7V \le AVCC0 \le 3.6V$ 、 $VSS = AVSS0 = VSS_USB = 0V$ 、 $T_a = -40 \sim +105\,^{\circ}C$

項目			min	typ	max	単位	測定条件
シュミット トリガ入力電圧	RIIC入力端子 (SMBus を除く、5V トレラント)	V _{IH}	VCC × 0.7	_	5.8	V	
	ポートP16、P17、ポートPA6、 ポートPB0(5Vトレラント)		VCC × 0.8	_	5.8		
	ポートP03、P05、 ポートP14、P15、 ポートP26、P27、 ポートP30~P32、P35、 ポートP54、P55、 ポートPA0、PA1、PA3、PA4、 ポートPB1、PB3、PB5~PB7、 ポートPC2~PC7、 ポートPE0~PE7、 ポートPH7、 RES#		VCC × 0.8	_	VCC + 0.3		
	RIIC入力端子(SMBus を除く)	V _{IL}	-0.3	_	VCC × 0.3		
	RIIC入力端子以外		-0.3	_	VCC × 0.2		
	RIIC入力端子(SMBusを除く)	ΔV_{T}	VCC × 0.05	_	_		
	RIIC入力端子以外		VCC × 0.1	_	_		
入力電圧	MD	V _{IH}	VCC × 0.9	_	VCC + 0.3	V	
(シュミット トリガ入力端子	XTAL (外部クロック入力)		VCC × 0.8	_	VCC + 0.3		
を除く)	ポートP40~P44、P46、 ポートPJ6、PJ7		AVCC0 × 0.7	_	AVCC0 + 0.3		
	RIIC入力端子(SMBus)		2.1	_	VCC + 0.3		
	MD	V _{IL}	-0.3		VCC × 0.1		
	XTAL (外部クロック入力)		-0.3	_	VCC × 0.2		
	ポートP40~P44、P46、 ポートPJ6、PJ7		-0.3	_	AVCC0 × 0.3		
	RIIC入力端子(SMBus)		-0.3		0.8		

表36.4 DC特性(2)

条件: $1.8V \le VCC = VCC_USB < 2.7V$ 、 $1.8V \le AVCC0 < 2.7V$ 、 $VSS = AVSS0 = VSS_USB = 0V$ 、 $T_a = -40 \sim +105 ^{\circ}C$

項目			min	typ	max	単位	測定条件
シュミット トリガ入力電圧	ポートP16、P17、ポートPA6、 ポートPB0(5Vトレラント)	V _{IH}	VCC × 0.8	_	5.8	V	
	ポートP03、P05、 ポートP14、P15、 ポートP26、P27、 ポートP30~P32、P35、 ポートP54、P55、 ポートPA0、PA1、PA3、PA4、 ポートPB1、PB3、PB5~PB7、 ポートPC2~PC7、 ポートPE0~PE7、 ポートPH7、 RES#		VCC × 0.8		VCC + 0.3		
	全端子		-0.3	_	VCC × 0.2		
	全端子	ΔV_{T}	VCC × 0.01	_	_		
入力電圧	MD	V _{IH}	VCC × 0.9	_	VCC + 0.3	V	
┃(シュミット ┃ トリガ入力端子	XTAL (外部クロック入力)		VCC × 0.8	_	VCC + 0.3		
を除く)	ポートP40~P44、P46、 ポートPJ6、PJ7		AVCC0 × 0.7	_	AVCC0 + 0.3		
	MD	V _{IL}	-0.3	_	VCC × 0.1		
	XTAL (外部クロック入力)		-0.3	_	VCC × 0.2		
	ポートP40~P44、P46、 ポートPJ6、PJ7		-0.3	_	AVCC0 × 0.3		

表36.5 DC特性(3)

条件: $1.8V \le VCC = VCC_USB \le 3.6V$ 、 $1.8V \le AVCC0 \le 3.6V$ 、 $VSS = AVSS0 = VSS_USB = 0V$ 、 $T_a = -40 \sim +105 ^{\circ}C$

	項目	記号	min	typ	max	単位	測定条件
入力リーク電流	RES#、MD、ポートP35、 ポートPH7	I _{in}	_	_	1.0	μΑ	V _{in} = 0V, VCC
スリーステートリーク	5V トレラント対応ポート	I _{TSI}	_	_	1.0	μΑ	V _{in} = 0V、5.8V
電流(オフ状態)	それ以外の端子		_	_	1.0		V _{in} = 0V, VCC
入力容量	全入力端子 (ポートP16、ポートP35、 USB0_DM、USB0_DP以外)	C _{in}	_	_	15	pF	V _{in} = 0mV、 周波数:1MHz、 T _a = 25℃
	ポートP16、ポートP35、 USB0_DM、USB0_DP				30		

表36.6 DC特性(4)

条件: $1.8V \le VCC = VCC_USB \le 3.6V$ 、 $1.8V \le AVCC0 \le 3.6V$ 、 $VSS = AVSS0 = VSS_USB = 0V$ 、 $T_a = -40 \sim +105 ^{\circ}C$

	記号	min	typ	max	単位	測定条件	
入力プルアップ抵抗	全ポート (ポートP35、ポートPH7を除く)	R _U	10	20	100	kΩ	$V_{in} = 0V$

[フラッシュメモリの容量が 128K バイト以下の場合]

表36.7 DC特性(5)(1/2)

条件: $1.8V \le VCC = VCC_USB \le 3.6V$ 、 $1.8V \le AVCC0 \le 3.6V$ 、 $VSS = AVSS0 = VSS_USB = 0V$ 、 $T_a = -40 \sim +105$ °C

		項目			記号	typ (注4)	max	単位	測定条件
消費電流	高速動作モード	通常動作モード	周辺動作なし ^(注2)	ICLK = 32MHz	I _{CC}	3.2	_	mA	
注1)				ICLK = 16MHz		2.2	_		
				ICLK = 8MHz		1.7	_		
			全周辺動作	ICLK = 32MHz		10.6	_		
			通常動作 ^(注3)	ICLK = 16MHz		6.1	_		
				ICLK = 8MHz		3.7			
			全周辺動作 最大動作 ^(注3)	ICLK = 32MHz		_	24		
		スリープモード	周辺動作なし (注2)	ICLK = 32MHz		1.8			
				ICLK = 16MHz		1.4			
				ICLK = 8MHz		1.1			
			全周辺動作	ICLK = 32MHz		6.4	_		
			通常動作 ^(注3)	ICLK = 16MHz		3.7	_		
				ICLK = 8MHz		2.4	_		
		ディープ	周辺動作なし ^(注2)	ICLK = 32MHz		1.2	_		
		スリープモード		ICLK = 16MHz		1.0	_		
				ICLK = 8MHz		0.90	_		
			全周辺動作	ICLK = 32MHz		4.6	_		
			通常動作 ^(注3)	ICLK = 16MHz		2.8	_		
				ICLK = 8MHz		1.8	_		
		フラッシュメモリ	L J書き換え時の増加分	(注5)		2.5	_		
	中速動作モード	通常動作モード		ICLK = 12MHz	I _{CC}	2.0	_	mA	
				ICLK = 8MHz		1.3	_		
				ICLK = 1MHz		0.75	_		
			全周辺動作	ICLK = 12MHz		4.9	_		
			通常動作 ^(注7)	ICLK = 8MHz		3.5	_		
				ICLK = 1MHz		1.2	_		
			全周辺動作 最大動作 ^(注7)	ICLK = 12MHz		_	11		
		スリープモード	周辺動作なし ^(注6)	ICLK = 12MHz		1.4	_		
				ICLK = 8MHz		0.85	_		
				ICLK = 1MHz		0.65	_		
			全周辺動作	ICLK = 12MHz		3.2	_		
			通常動作 ^(注7)	ICLK = 8MHz		2.2	_		
				ICLK = 1MHz		1.0	_		
		ディープ	周辺動作なし ^(注6)	ICLK = 12MHz		1.2	_		
		スリープモード		ICLK = 8MHz		0.70	_		
				ICLK = 1MHz		0.60	_		
			 全周辺動作	ICLK = 12MHz		2.5	_		
			通常動作 (注7)	ICLK = 8MHz		1.8	_		
				ICLK = 1MHz		0.90	_		
		7= 2 4 1	L J書き換え時の増加分		1	2.5			

表36.7 DC特性(5)(2/2)

条件: $1.8V \le VCC = VCC_USB \le 3.6V$ 、 $1.8V \le AVCC0 \le 3.6V$ 、 $VSS = AVSS0 = VSS_USB = 0V$ 、 $T_a = -40 \sim +105$ °C

		項目			記号	typ (注4)	max	単位	測定条件
消費電流	低速動作モード	通常動作モード	周辺動作なし ^(注8)	ICLK = 32.768kHz	I_{CC}	4.0		μΑ	
(注1)			全周辺動作 通常動作 ^(注9、注10)	ICLK = 32.768kHz		11.5			
			全周辺動作 最大動作 ^(注9、注10)	ICLK = 32.768kHz			40		
		スリープモード	周辺動作なし ^(注8)	ICLK = 32.768kHz		2.2	_		
			全周辺動作 通常動作 ^(注9)	ICLK = 32.768kHz		7.1			
		ディープ	周辺動作なし (注8)	ICLK = 32.768kHz		1.8	_		
		スリープモード	全周辺動作 通常動作 ^(注9)	ICLK = 32.768kHz		5.3			

- 注1. 消費電流値はすべての端子での出力充放電電流を含みません。さらに内蔵プルアップMOSをオフ状態にした場合の値です。
- 注2. 周辺機能はクロック停止状態。BGO動作は除きます。クロックソースはPLLです。FCLK、PCLKは64分周設定です。
- 注3. 周辺機能はクロック供給状態。BGO動作は除きます。クロックソースはPLLです。FCLK、PCLKはICLKと同じ周波数です。
- 注4. VCC = 3.3Vの値です。
- 注5. プログラム実行中に、ROM、またはE2データフラッシュにデータをプログラム/イレーズを実行した場合の増加分です。
- 注6. 周辺機能はクロック停止状態。クロックソースはICLK = 12MHzの時はPLL、その他はHOCOです。FCLK、PCLKは64分周設定です。
- 注7. 周辺機能はクロック供給状態。クロックソースはICLK = 12MHzの時はPLL、その他はHOCOです。FCLK、PCLKはICLKと同じ周波数です。
- 注8. 周辺機能はクロック停止状態。クロックソースはサブクロック発振器です。FCLK、PCLKは64分周設定です。
- 注9. 周辺機能はクロック供給状態。クロックソースはサブクロック発振器です。FCLK、PCLKはICLKと同じ周波数です。
- 注10. MSTPCRA.MSTPA17(12ビットA/Dコンバータモジュールストップ設定ビット) をモジュールストップ状態に設定した時の値です。




図 36.1 高速動作モードの電圧依存性 (参考データ)




図 36.2 中速動作モードの電圧依存性(参考データ)




図 36.3 低速動作モードの電圧依存性(参考データ)

[フラッシュメモリの容量が 256K バイト以上の場合]

表36.8 DC特性(6)(1/2)

条件: $1.8V \le VCC = VCC_USB \le 3.6V$ 、 $1.8V \le AVCC0 \le 3.6V$ 、 $VSS = AVSS0 = VSS_USB = 0V$ 、 $T_a = -40 \sim +105$ °C

		項目			記号	typ (注4)	max	単位	測定条件
消費電流	高速動作モード	通常動作モード	周辺動作なし ^(注2)	ICLK = 32MHz	I _{CC}	3.6	_	mA	
(注1)				ICLK = 16MHz		2.4	_		
				ICLK = 8MHz		1.8	_		
			全周辺動作	ICLK = 32MHz		13.4	_		
			通常動作 ^(注3)	ICLK = 16MHz		7.5	_		
				ICLK = 8MHz		4.5	_		
			全周辺動作 最大動作 ^(注3)	ICLK = 32MHz		_	27		
		スリープモード	周辺動作なし (注2)	ICLK = 32MHz		1.9	_		
				ICLK = 16MHz		1.5	_		
				ICLK = 8MHz		1.3	_		
			全周辺動作	ICLK = 32MHz		7.6	_		
			通常動作 ^(注3)	ICLK = 16MHz		4.4	_		
				ICLK = 8MHz		2.8	_		
		ディープ	周辺動作なし ^(注2)	ICLK = 32MHz		1.1	_		
		スリープモード		ICLK = 16MHz		1.0	_		
				ICLK = 8MHz		0.9	_		
			全周辺動作	ICLK = 32MHz		5.8	_		
			通常動作 ^(注3)	ICLK = 16MHz		3.4	_		
				ICLK = 8MHz		2.1	_		
		フラッシュメモリ	L J書き換え時の増加分	(注5)		2.5	_		
	中速動作モード		周辺動作なし (注6)	ICLK = 12MHz	I _{CC}	2.1	_	mA	
				ICLK = 8MHz		1.4	_		
				ICLK = 1MHz		0.8	_		
			全周辺動作	ICLK = 12MHz		5.9	_		
			通常動作 (注7)	ICLK = 8MHz		4.2	_		
				ICLK = 1MHz		1.3	_		
			全周辺動作 最大動作 ^(注7)	ICLK = 12MHz		_	12.2		
		スリープモード	周辺動作なし ^(注6)	ICLK = 12MHz		1.4	_		
				ICLK = 8MHz		0.9	_		
				ICLK = 1MHz		0.7	_		
			全周辺動作	ICLK = 12MHz		3.6	_		
			通常動作 ^(注7)	ICLK = 8MHz		2.5	_		
				ICLK = 1MHz		1.1	_		
		ディープ	- 周辺動作なし ^(注6)	ICLK = 12MHz		1.1	_		
		スリープモード		ICLK = 8MHz		0.6	_		
				ICLK = 1MHz		0.6	_		
			 全周辺動作	ICLK = 12MHz		2.9	_		
			通常動作 (注7)	ICLK = 8MHz		2.0	_		
				ICLK = 1MHz		0.9	_		
			L J書き換え時の増加分			2.5			

表36.8 DC特性(6)(2/2)

条件: $1.8V \le VCC = VCC_USB \le 3.6V$ 、 $1.8V \le AVCC0 \le 3.6V$ 、 $VSS = AVSS0 = VSS_USB = 0V$ 、 $T_a = -40 \sim +105$ $^{\circ}$ C

		項目			記号	typ (注4)	max	単位	測定条件
消費電流	低速動作モード	通常動作モード	周辺動作なし ^(注8)	ICLK = 32.768kHz	I_{CC}	4.3		μΑ	
(注1)			全周辺動作 通常動作 ^(注9、注10)	ICLK = 32.768kHz		14.7			
			全周辺動作 最大動作 ^(注9、注10)	ICLK = 32.768kHz			60		
		スリープモード	周辺動作なし ^(注8)	ICLK = 32.768kHz		2.2	_		
			全周辺動作 通常動作 ^(注9)	ICLK = 32.768kHz		8.3			
		ディープ	周辺動作なし (注8)	ICLK = 32.768kHz		1.7	_		
		スリープモード	全周辺動作 通常動作 ^(注9)	ICLK = 32.768kHz		6.7			

- 注1. 消費電流値はすべての端子での出力充放電電流を含みません。さらに内蔵プルアップMOSをオフ状態にした場合の値です。
- 注2. 周辺機能はクロック停止状態。BGO動作は除きます。クロックソースはPLLです。FCLK、PCLKは64分周設定です。
- 注3. 周辺機能はクロック供給状態。BGO動作は除きます。クロックソースはPLLです。FCLK、PCLKはICLKと同じ周波数です。
- 注4. VCC = 3.3Vの値です。
- 注5. プログラム実行中に、ROM、またはE2データフラッシュにデータをプログラム/イレーズを実行した場合の増加分です。
- 注6. 周辺機能はクロック停止状態。クロックソースはICLK = 12MHzの時はPLL、その他はHOCOです。FCLK、PCLKは64分周設定です。
- 注7. 周辺機能はクロック供給状態。クロックソースはICLK = 12MHzの時はPLL、その他はHOCOです。FCLK、PCLKはICLKと同じ周波数です。
- 注8. 周辺機能はクロック停止状態。クロックソースはサブクロック発振器です。FCLK、PCLKは64分周設定です。
- 注9. 周辺機能はクロック供給状態。クロックソースはサブクロック発振器です。FCLK、PCLKはICLKと同じ周波数です。
- 注10. MSTPCRA.MSTPA17(12ビットA/Dコンバータモジュールストップ設定ビット) をモジュールストップ状態に設定した時の値です。




図 36.4 高速動作モードの電圧依存性 (参考データ)




図 36.5 中速動作モードの電圧依存性(参考データ)




図 36.6 低速動作モードの電圧依存性 (参考データ)

[フラッシュメモリの容量が 128K バイト以下の場合]

表36.9 DC特性(7)

条件: $1.8V \le VCC = VCC_USB \le 3.6V$ 、 $1.8V \le AVCC0 \le 3.6V$ 、 $VSS = AVSS0 = VSS_USB = 0V$ 、 $T_a = -40 \sim +105 ^{\circ}C$

	項目		記号	typ ^(注3)	max	単位	測定条件
消費電流	ソフトウェア	T _a = 25°C	I _{CC}	0.35	0.53	μA	
(注1)	スタンバイモード (注2)	T _a = 55°C		0.58	1.45		
		T _a = 85°C		1.60	7.30		
		T _a = 105°C		3.30	16.50		
	RTC動作の増加分	(注4)		0.31	_		RCR3.RTCDV[2:0] = 010bの場合
				1.09	1		RCR3.RTCDV[2:0] = 100bの場合
	独立ウォッチドック の増加分	ッタイマ動作		0.37			

- 注1. 消費電流値はすべての端子での出力充放電電流を含みません。さらに内蔵プルアップMOSをオフ状態にした場合の値です。
- 注2. IWDTとLVDは動作停止です。
- 注3. VCC = 3.3Vの場合です。
- 注4. 発振回路を含みます。




図 36.7 ソフトウェアスタンバイモード時の電圧依存性 (参考データ)




図 36.8 ソフトウェアスタンバイモード時の温度依存性(参考データ)

[フラッシュメモリの容量が 256K バイト以上の場合]

表36.10 DC特性(8)

条件: $1.8V \le VCC = VCC_USB \le 3.6V$ 、 $1.8V \le AVCC0 \le 3.6V$ 、 $VSS = AVSS0 = VSS_USB = 0V$ 、 $T_a = -40 \sim +105$ °C

	項目		記号	typ ^(注3)	max	単位	測定条件
消費電流	ソフトウェア	T _a = 25°C	I _{CC}	0.44	0.98	μΑ	
(注1)	スタンバイモード (注2)	T _a = 55°C		0.80	3.47		
		T _a = 85°C		2.7	12.0		
		T _a = 105°C		6.17	42.7		
	RTC動作の増加分	(注4)		0.31	_		RCR3.RTCDV[2:0] = 010bの場合
				1.09	1		RCR3.RTCDV[2:0] = 100bの場合
	独立ウォッチドック の増加分	ッタイマ動作		0.37			

- 注1. 消費電流値はすべての端子での出力充放電電流を含みません。さらに内蔵プルアップMOSをオフ状態にした場合の値です。
- 注2. IWDTとLVDは動作停止です。
- 注3. VCC = 3.3Vの場合です。
- 注4. 発振回路を含みます。




図 36.9 ソフトウェアスタンバイモード時の電圧依存性(参考データ)




図 36.10 ソフトウェアスタンバイモード時の温度依存性(参考データ)

表36.11 DC特性(9)

条件: $1.8V \le VCC = VCC_USB \le 3.6V$ 、 $1.8V \le AVCC0 \le 3.6V$ 、 $VSS = AVSS0 = VSS_USB = 0V$

項目	記号	typ	max	単位	測定条件
許容総消費電力 (注1)	Pd	_	300	mW	Dバージョン (-40≦T _a ≦85°C)
		_	105		G バージョン(−40≦T _a ≦105°C) ^(注2)

注1. チップ全体(出力電流を含む)の総電力です。

注2. $T_a = 85$ $^{\circ}$ $^{\circ}$ $^{\circ}$ $^{\circ}$ で使用する場合のディレーティングについては、当社営業および発売店営業へお問い合わせください。なお、ディレーティングとは、信頼性を改善するために計画的に負荷を定格から軽減することです。

表36.12 DC特性(10)

条件: $1.8V \le VCC = VCC_USB \le 3.6V$ 、 $1.8V \le AVCC0 \le 3.6V$ 、 $VSS = AVSS0 = VSS_USB = 0V$ 、 $T_a = -40 \sim +105 ^{\circ}C$

	項目	記号	min	typ ^(注7)	max	単位	測定条件
アナログ	A/D変換中(高速変換時)	I _{AVCC}	_	0.7	1.2	mA	_
電源電流	A/D変換待機時(全ユニット)		_	_	0.3	μΑ	
	D/A変換中(1チャネル当り) ^(注5)		_	_	1.5	mA	
リファレンス電	A/D変換中(高速変換時)	I _{REFH0}	_	25	52	μΑ	
源電流	A/D変換待機時(全ユニット)		_	_	60	nA	
温度センサ (注6)		I _{TEMP}	_	75	_	μΑ	
LVD1, 2	1チャネル当り	I_{LVD}	_	0.15	_	μΑ	
USB動作電流	以下の設定、条件におけるUSB通信動作時 ● フルスピードモードのホスト動作設定 バルクOUT転送(64バイト)1本、 バルクIN転送(64バイト)1本 ● USBポートからUSBケーブル(1m)を経由し て周辺機器に接続	I _{USBH} (注 2)	_	4.3 (VCC) 0.9 (VCC_USB) (注 4)	_	mA	
	以下の設定,条件におけるUSB通信動作時 ● フルスピードモードのファンクション動作設定 バルクOUT転送(64バイト)1本 バルクIN転送(64バイト)1本 ● USBポートからUSBケーブル(1m)を経由し てホスト機器に接続	I _{USBF} (注 2)		3.6 (VCC) 1.1 (VCC_USB) (注 4)		mA	
	以下の設定、条件におけるサスペンド時 フルスピードモードのファンクション動作設定(USB0_DP端子をプルアップ) ソフトウェアスタンバイモード USBポートからUSBケーブル(1m)を経由してホスト機器に接続	I _{SUSP} (注3)	_	0.35 (VCC) 170 (VCC_USB) (注 4)	_	μA	

- 注1. D/Aコンバータの電源電流の値はリファレンス電源電流も含みます。
- 注2. USBモジュールのみの消費電流です。
- 注3. サスペンド状態における本製品の自己消費電流に加えて、USBO_DP端子のプルアップ抵抗からホスト機器側のプルダウン 抵抗に供給される電流を含みます。
- 注4. VCC = VCC_USB = 3.3Vのとき。
- 注5. VCCに流れる電流値です。
- 注6. 電源 (VCC) の消費電流です。
- 注7. VCC=AVCC0=VCC_USB=3.3Vのとき。

表36.13 DC特性(11)

条件: $1.8V \le VCC = VCC_USB \le 3.6V$ 、 $1.8V \le AVCC0 \le 3.6V$ 、 $VSS = AVSS0 = VSS_USB = 0V$ 、 $T_a = -40 \sim +105$ °C

項目	記号	min	typ	max	単位	測定条件
RAM保持電圧	V_{RAM}	1.8	_	_	V	

表36.14 DC特性(12)

条件: $0V \le VCC = VCC_USB \le 3.6V$ 、 $VSS = AVSSO = VSS_USB = 0V$ 、 $T_a = -40 \sim +105$ °C

	項目	記号	min	typ	max	単位	測定条件
電源投入時 VCC立ち上がり勾配	通常起動時 ^(注1)	SrVCC	0.02	_	20	ms/V	
	起動時間短縮時 ^(注2)		0.02	_	2		
	起動時電圧監視1リセット 有効時 ^(注3、注4)		0.02	_	_		

- 注. AVCC0とVCCの電源投入順序は、同時もしくはVCCを先に投入してください。
- 注1. OFS1.(STUPLVD1REN, FASTSTUP) = 11bを設定した場合です。
- 主2. OFS1.(STUPLVD1REN, FASTSTUP) = 10bを設定した場合です。
- 注3. OFS1.STUPLVD1REN = 0を設定した場合です。
- 注4. ブートモード時はOFS1にて設定したレジスタ設定は読み込まれませんので、通常起動時の立ち上げ勾配にて電源電圧を立ち上げてください。

表36.15 DC特性(13)

条件: $1.8V \le VCC = VCC_USB \le 3.6V$ 、 $1.8V \le AVCC0 \le 3.6V$ 、 $VSS = AVSS0 = VSS_USB = 0V$ 、 $T_a = -40 \sim +105$ $^{\circ}$ 電源リップルは、VCCの上限(3.6V) と下限(1.8V) は超えない範囲で許容電源リップル周波数 f_{r} (VCC) を満たしてください。VCC変動が $VCC \pm 10$ %を超える場合は、許容電源変動立ち上がり/立ち下がり勾配dt/dVCC を満たしてください。

項目	記号	min	typ	max	単位	測定条件
許容電源リップル周波数	f _{r (VCC)}	_		10	kHz	図 36.11 V _{r(VCC)} ≦ VCC × 0.2 の場合
		_	_	1	MHz	図 36.11 V _{r(VCC)} ≦ VCC × 0.08 の場合
		_	_	10	MHz	図 36.11 V _{r(VCC)} ≦ VCC×0.06 の場合
許容電源変動立ち上がり/ 立ち下がり勾配	dt/dVCC	1.0	_	_	ms/V	VCC 変動が VCC±10%を超える場合




図 36.11 電源リップル波形

表36.16 DC特性(14)

条件: $1.8V \le VCC = VCC_USB \le 3.6V$ 、 $1.8V \le AVCC0 \le 3.6V$ 、 $VSS = AVSS0 = VSS_USB = 0V$ 、 $T_a = -40 \sim +105 ^{\circ}C$

項目	記号	min	typ	max	単位	測定条件
VCL端子外付け容量 許容誤差	C _{VCL}	1.4	4.7	7.0	μF	

注. 推奨は4.7µFです。接続するコンデンサのばらつきは、上記の範囲内にしてください。

表36.17 出力許容電流値(1)

条件:1.8V \leq VCC = VCC_USB \leq 3.6V、1.8V \leq AVCC0 \leq 3.6V、VSS = AVSS0 = VSS_USB = 0V、 $T_a = -40 \sim +85$ °C(Dバージョン)

	上記以外のポート			単位	
出力Low レベル許容電流	ポートP40~P44、P46、ポートPJ6、PJ7	I _{OL}	0.4	mA	
(1端子あたりの平均値)	上記以外のポート		8.0		
出力Low レベル許容電流	ポートP40~P44、P46、ポートPJ6、PJ7		0.4		
(1端子あたりの最大値)	上記以外のポート		8.0		
出力Low レベル許容電流	ポートP40~P44、P46、ポートPJ6、PJ7の合計	Σl _{OL}	2.4		
			30		
	1 , , , , , , ,		30		
			30		
	全出力端子の総和		60 OH -0.1		
出力High レベル許容電流	ポートP40~P44、P46、ポートPJ6、PJ7	I _{OH}	-0.1		
(1端子あたりの平均値)	上記以外のポート		-4.0		
出力High レベル許容電流	ポートP40~P44、P46、ポートPJ6、PJ7		-0.1		
(1端子あたりの最大値)	上記以外のポート		-4.0		
出力High レベル許容電流	ポートP40~P44、P46、ポートPJ6、PJ7の合計	ΣI_{OH}	-0.6		
			-10		
	ポートP14~P17、ポートP32、ポートP54、P55、 ポートPB0、PB1、PB3、PB5~PB7、 ポートPC2~PC7の合計		-15		
	ポートPAO、PA1、PA3、PA4、PA6、 ポートPE0~PE7の合計		-15		
	全出力端子の総和		-40		

注. 許容総消費電流は超えないようにしてください。

表36.18 出力許容電流値(2)

条件:1.8V \leq VCC = VCC_USB \leq 3.6V、1.8V \leq AVCC0 \leq 3.6V、VSS = AVSS0 = VSS_USB = 0V、 $T_a = -40 \sim +105$ °C(Gバージョン)

	上記以外のポート			単位
出力Low レベル許容電流	ポートP40~P44、P46、ポートPJ6、PJ7	I _{OL}	0.4	mA
(1端子あたりの平均値)	上記以外のポート		8.0	
出力Low レベル許容電流	ポートP40~P44、P46、ポートPJ6、PJ7		0.4	
(1端子あたりの最大値)	上記以外のポート		8.0	
出力Low レベル許容電流	ポートP40~P44、P46、ポートPJ6、PJ7の合計	Σl _{OL}	1.6	
			20	
	1 , , , , , , ,		20	
			20	
	全出力端子の総和		40 -0.1	
出力High レベル許容電流	ポートP40~P44、P46、ポートPJ6、PJ7	I _{OH}	-0.1	
(1端子あたりの平均値)	上記以外のポート		-4.0	
出力High レベル許容電流	ポートP40~P44、P46、ポートPJ6、PJ7		-0.1	
(1端子あたりの最大値)	上記以外のポート		-4.0	
出力High レベル許容電流	ポートP40~P44、P46、ポートPJ6、PJ7の合計	ΣI_{OH}	-0.6	
			-10	
	ポートP14~P17、ポートP32、ポートP54、P55、 ポートPB0、PB1、PB3、PB5~PB7、 ポートPC2~PC7の合計		-15	
	ポートPAO、PA1、PA3、PA4、PA6、 ポートPE0~PE7の合計		-15	
	全出力端子の総和		-40	

注. 許容総消費電流は超えないようにしてください。

表36.19 出力電圧値(1)

条件: $2.7V \le VCC = VCC_USB \le 3.6V$ 、 $2.7V \le AVCC0 \le 3.6V$ 、 $VSS = AVSS0 = VSS_USB = 0V$ 、 $T_a = -40 \sim +105$ °C

	項目		記号	min	max	単位	測定条件
Lowレベル	全出力端子(RIIC、ポートP40~P44、P46、ポートPJ6、PJ7以外) ポートP40~P44、P46、ポートPJ6、PJ7		V _{OL}	_	0.6	V	$I_{OL} = 3.0 \text{mA}$
出力電圧				_	0.4		I _{OL} = 1.5mA
				_	0.4		$I_{OL} = 0.4 \text{mA}$
	RIIC端子	スタンダードモード		_	0.4		I _{OL} = 3.0mA
		ファストモード		_	0.6		I _{OL} = 6.0mA
High レベル 出力電圧	全出力端子(ポポートPJ6、PJ	ートP40~P44、P46、 7以外)	V _{OH}	VCC - 0.5		V	I _{OH} = -2.0mA
	ポートP40~P4	14、P46、ポートPJ6、PJ7		AVCC0 - 0.5			$I_{OH} = -0.1 \text{mA}$

表 36.20 出力電圧値(2)

条件: $1.8V \le VCC = VCC_USB \le 2.7V$ 、 $1.8V \le AVCC0 \le 2.7V$ 、 $VSS = AVSS0 = VSS_USB = 0V$ 、 $T_a = -40 \sim +105 ^{\circ}C$

	項目	記号	min	max	単位	測定条件
Low レベル 出力電圧	全出力端子(ポートP40~P44、P46、 ポートPJ6、PJ7以外)	V _{OL}	_	0.6	V	I _{OL} = 1.5mA
	ポートP40~P44、P46、ポートPJ6、PJ7		_	0.4		I _{OL} = 0.4mA
High レベル 出力電圧	全出力端子(ポートP40~P44、P46、 ポートPJ6、PJ7以外)	V _{OH}	VCC - 0.5	_	V	I _{OH} = -1.0mA
	ポートP40~P44、P46、ポートPJ6、PJ7		AVCC0 - 0.5	_		$I_{OH} = -0.1 \text{mA}$

36.2.1 標準 I/O 端子出力特性(1)

図 36.12 \sim 図 36.15 に汎用ポート(RIIC 出力端子、ポート P40 \sim P44、P46、ポート PJ6、PJ7 以外)の特性を示します。




図 36.12 汎用ポート(RIIC 出力端子、ポート P40 ~ P44、P46、ポート PJ6、PJ7 以外)の V_{OH}/V_{OL}、I_{OH}/I_{OL} 電圧特性 T_a = 25 °C(参考データ)




図 36.13 汎用ポート(RIIC 出力端子、ポート P40 ~ P44、P46、ポート PJ6、PJ7 以外)の V_{OH}/V_{OL} 、 I_{OH}/I_{OL} 温度特性 VCC = 1.8V(参考データ)




図 36.14 汎用ポート(RIIC 出力端子、ポート P40 ~ P44、P46、ポート PJ6、PJ7 以外)の V_{OH}/V_{OL}、I_{OH}/I_{OL} 温度特性 VCC = 2.7V(参考データ)




図 36.15 汎用ポート(RIIC 出力端子、ポート P40 ~ P44、P46、ポート PJ6、PJ7 以外)の V_{OH}/V_{OL}、I_{OH}/I_{OL} 温度特性 VCC = 3.3V(参考データ)

36.2.2 標準 I/O 端子出力特性(2)

図 36.16 ~図 36.18 に RIIC 出力端子の特性を示します。




図 36.16 RIIC 出力端子の V_{OL} 、 I_{OL} 電圧特性 T_a = 25 $^{\circ}$ C (参考データ)




図 36.17 RIIC 出力端子の V_{OL} 、 I_{OL} 温度特性 VCC = 2.7V(参考データ)




図 36.18 RIIC 出力端子の V_{OL}、I_{OL} 温度特性 VCC = 3.3V(参考データ)

36.2.3 標準 I/O 端子出力特性(3)

図 36.19 ~図 36.22 にポート P40 ~ P44、P46、ポート PJ6、PJ7 以外の特性を示します。




図 36.19 ポート P40 ~ P44、P46、ポート PJ6、PJ7 以外の V_{OH}/V_{OL}、I_{OH}/I_{OL} 電圧特性 T_a = 25 ℃ (参考データ)




図 36.20 ポート P40 ~ P44、P46、ポート PJ6、PJ7 以外の V_{OH}/V_{OL}、I_{OH}/I_{OL} 温度特性 VCC = 1.8V (参考データ)




図 36.21 ポート P40 ~ P44、P46、ポート PJ6、PJ7 以外の V_{OH}/V_{OL}、I_{OH}/I_{OL} 温度特性 VCC = 2.7V (参考データ)




図 36.22 ポート P40 ~ P44、P46、ポート PJ6、PJ7 以外の V_{OH}/V_{OL}、I_{OH}/I_{OL} 温度特性 VCC = 3.3V (参考データ)

36.3 AC 特性

36.3.1 クロックタイミング

表36.21 動作周波数(高速動作モード)

条件: $1.8V \le VCC = VCC_USB \le 3.6V$ 、 $1.8V \le AVCC0 \le 3.6V$ 、 $VSS = AVSS0 = VSS_USB = 0V$ 、 $T_a = -40 \sim +105$ $^{\circ}$ C

			VCC					
	項目	記号	1.8~2.4V	2.4~2.7V	2.7~3.6V	USB使用時 ^(注4)	単位	
最大動作周波数	システムクロック(ICLK)	f _{max}	8	16	32	24	MHz	
	FlashIFクロック(FCLK) ^(注1、注2)		8	16	32	24		
	周辺モジュールクロック(PCLKB)		8	16	32	24		
	周辺モジュールクロック(PCLKD) ^(注3)		8	16	32	24		
	USBクロック (UCLK)	f _{usb}	_	_	_	48		

- 注1. フラッシュメモリP/E時、FCLKの下限周波数は1MHzです。FCLKを4MHz未満で使用する場合は、設定可能な周波数は 1MHz、2MHz、3MHzです。例えば1.5MHzのように整数値でない周波数は設定できません。
- 注2. FCLKの周波数精度は±3.5%である必要があります。クロックソースの周波数精度をご確認ください。
- 注3. A/Dコンバータ使用時のPCLKDの下限周波数は2.4V以上では4MHz、2.4V未満では1MHzです。
- 注4. USBクロック使用時のVCC_USBは3.0~3.6Vです。

表36.22 動作周波数(中速動作モード)

条件: $1.8V \le VCC = VCC_USB \le 3.6V$ 、 $1.8V \le AVCC0 \le 3.6V$ 、 $VSS = AVSS0 = VSS_USB = 0V$ 、 $T_a = -40 \sim +105$ $^{\circ}$ C

項目		記号	1.8~2.4V	2.4~2.7V	2.7~3.6V	USB使用時 ^(注4)	単位
最大動作周波数	システムクロック(ICLK)	f _{max}	8	12	12	12	MHz
	FlashIFクロック(FCLK) ^(注1、注2)		8	12	12	12	
	周辺モジュールクロック(PCLKB)		8	12	12	12	
	周辺モジュールクロック(PCLKD) ^(注3)		8	12	12	12	
	USBクロック (UCLK)	f _{usb}	_		1	48	

- 注1. フラッシュメモリP/E時、FCLKの下限周波数は1MHzです。FCLKを4MHz未満で使用する場合は、設定可能な周波数は 1MHz、2MHz、3MHzです。例えば1.5MHzのように整数値でない周波数は設定できません。
- 注2. FCLKの周波数精度は±3.5%である必要があります。
- 注3. A/Dコンバータ使用時のPCLKDの下限周波数は2.4V以上では4MHz、2.4V未満では1MHzです。
- 注4. USBクロック使用時のVCC_USBは3.0~3.6Vです。

表36.23 動作周波数(低速動作モード)

条件: $1.8V \le VCC = VCC_USB \le 3.6V$ 、 $1.8V \le AVCC0 \le 3.6V$ 、 $VSS = AVSS0 = VSS_USB = 0V$ 、 $T_a = -40 \sim +105$ °C

項目				₩ /⊥		
	記号	1.8~2.4V	2.4 ~ 2.7V	2.7~3.6V	単位	
最大動作周波数	システムクロック(ICLK)	f _{max}	32.768			kHz
	FlashIFクロック(FCLK) ^(注1)		32.768			
	周辺モジュールクロック(PCLKB)		32.768			
	周辺モジュールクロック(PCLKD) ^(注2)					

- 注1. フラッシュメモリのP/Eはできません。
- 注2. A/Dコンバータは使用できません。

表36.24 クロックタイミング

条件:1.8V \leq VCC = VCC_USB \leq 3.6V、1.8V \leq AVCC0 \leq 3.6V、VSS = AVSS0 = VSS_USB = 0V、T $_a$ = $-40 \sim$ +105 $^{\circ}$ C

項目		記号	min	typ	max	単位	測定条件
XTAL外部クロック入力サイクル時	t _{Xcyc}	50	_	_	ns	図36.23	
XTAL外部クロック入力パルス幅Hi	t _{XH}	20	_	_	ns		
XTAL外部クロック入力パルス幅Lo	wレベル	t _{XL}	20	_	_	ns	
XTAL外部クロック立ち上がり時間		t _{Xr}	_	_	5	ns	
XTAL外部クロック立ち下がり時間		t _{Xf}	1	_	5	ns	
XTAL外部クロック入力待機時間(シ	± 1)	t _{EXWT}	0.5	_	1	μs	
メインクロック発振器発振周波数	2.4 ≦ VCC ≦ 3.6	f _{MAIN}	1	_	20	MHz	
	1.8 \le VCC < 2.4		1	_	8		
メインクロック発振安定時間(水晶	撮動子) ^(注2)	t _{MAINOSC}	1	3	1	ms	図36.25
メインクロック発振安定時間(セラ (注2)	メインクロック発振安定時間(セラミック共振子) (注2)			50		μs	
LOCOクロック発振周波数		f _{LOCO}	3.44	4.0	4.56	MHz	
LOCOクロック発振安定時間		t _{LOCO}	_	_	0.5	μs	図36.26
IWDT専用クロック発振周波数		f _{ILOCO}	12.75	15	17.25	kHz	
IWDT専用クロック発振安定時間		t _{ILOCO}	1	_	50	μs	図36.24
HOCOクロック発振周波数		f _{HOCO}	31.52	32	32.48	MHz	$T_a = -40 \sim 85 ^{\circ}\text{C}$
			31.68	32	32.32		$T_a = -20 \sim 85 ^{\circ}\text{C}$
			31.36	32	32.64		$T_a = -40 \sim 105$ °C
HOCOクロック発振安定時間		t _{HOCO}	1	_	56	μs	図36.28
PLL入力周波数 ^(注3)		f _{PLLIN}	4	_	8	MHz	
PLL回路発振周波数 (注3)		f _{PLL}	32	_	48	MHz	
PLLクロック発振安定時間		t _{PLL}	1	_	50	μs	図36.29
PLL自励発振周波数		f _{PLLFR}	1	8	_	MHz	
サブクロック発振器発振周波数 ^{(注}	5)	f _{SUB}		32.768		kHz	
サブクロック発振安定時間 ^(注4)		t _{SUBOSC}	1	0.5		s	図36.30

- 注1. 外部クロックが安定している場合に、メインクロック発振器停止ビット(MOSCCR.MOSTP)を"0"(動作)にしてから、使用できるまでの時間です。
- るまでの時间です。 注2. 8MHzの発振子を使用した場合の参考値です。 メインクロック発振安定時間は、発振子メーカが推奨する安定時間以上の値をMOSCWTCRレジスタに設定してください。 MOSCCR.MOSTPビットでメインクロック発振器を動作設定に変更後、OSCOVFSR.MOOVFフラグが"1"になっていることを確認 してから、メインクロックの使用を開始してください。
- 注3. PLLが使用可能なVCC範囲は2.4~3.6Vです。
- 注4. SOSCCR.SOSTPビット、またはRCR3.RTCENビットでサブクロック発振器を動作設定に変更後、サブクロック発振安定時間として発振子メーカが推奨する安定時間以上の時間が経過した後、サブクロックの使用を開始してください。 32.768kHz の発振子を使用した参考値です。
- 注5. 32.768kHzのみ使用可能です。




図 36.23 XTAL 外部クロック入力タイミング




図 36.24 IWDT 専用クロック発振開始タイミング




図 36.25 メインクロック発振開始タイミング




図 36.26 LOCO クロック発振開始タイミング




図 36.27 HOCO クロック発振開始タイミング (OFS1.HOCOEN ビット "0" 設定時のリセット解除後)




図 36.28 HOCO クロック発振開始タイミング(HOCOCR.HCSTP ビット設定による発振開始)




図 36.29 PLL クロック発振開始タイミング (メインクロック発振安定後に PLL を動作させたとき)




図 36.30 サブクロック発振開始タイミング

36.3.2 リセットタイミング

表36.25 リセットタイミング

条件: $1.8V \le VCC = VCC_USB \le 3.6V$ 、 $1.8V \le AVCC0 \le 3.6V$ 、 $VSS = AVSS0 = VSS_USB = 0V$ 、 $T_a = -40 \sim +105 ^{\circ}C$

	項目	記号	min	typ	max	単位	測定条件
RES#パルス幅	電源投入時	t _{RESWP}	3	1	1	ms	図 36.31
	上記以外	t _{RESW}	30	1	1	μs	図 36.32
RES#解除後待機時間	通常起動時 ^(注1)	t _{RESWT}	_	8.5	_	ms	図 36.31
(電源投入時) 	起動時間短縮時 (注2)	t _{RESWT}	_	560	_	μs	
RES#解除後待機時間 (電源立ち上がった状態)	t _{RESWT}	_	114	_	μs	図 36.32	
独立ウォッチドッグタイ	t _{RESWIW}	_	1	_	IWDT clock cycle	図 36.33	
ソフトウェアリセット期	t _{RESWSW}	_	1	_	ICLK cycle		
独立ウォッチドッグタイマリセット解除後待機時間 ^(注3)			_	300	_	μs	
ソフトウェアリセット解	除後待機時間	t _{RESW2}	_	168	_	μs	

- 注1. OFS1.(STUPLVD1REN, FASTSTUP) = 11bを設定した場合です。
- 注2. OFS1.(STUPLVD1REN, FASTSTUP) ≠ 11bを設定した場合です。
- 注3. IWDTCR.CKS[3:0] = 0000bを設定した場合です。




図 36.31 電源投入時リセット入力タイミング




図 36.32 リセット入力タイミング(1)




図 36.33 リセット入力タイミング(2)

36.3.3 低消費電力状態からの復帰タイミング

表36.26 低消費電力状態からの復帰タイミング(1)

項目			記 号	min	typ	max	単位	測定条件		
ソフトウェア 高速モード スタンバイ	メインクロック 発振器に水晶振	メインクロック発振器動作 (注2)	t _{SBYMC}	_	2	3	ms 図 36.34	図 36.34		
モード解除後 復帰時間 ^(注1) 		動子を接続	動子を接続	メインクロック発振器、 PLL回路動作 ^(注3)	t _{SBYPC}	_	2	3	ms	
		メインクロック 発振器に外部ク ロックを入力	メインクロック発振器動作 (注4)	t _{SBYEX}	_	35	50	μs]	
			メインクロック発振器、 PLL回路動作 ^(注5)	t _{SBYPE}	_	70	95	μs		
		サブクロック発振器動作		t _{SBYSC}	_	650	800	μs		
		HOCOクロック	HOCOクロック動作 ^(注6)			40	55	μs		
		LOCOクロック動作		t _{SBYLO}	1	40	55	μs		

- 注. PCLKB、PCLKD、FCLK、ICLKの分周比を、全て1分周に設定した場合です。
- 注1. WAIT命令実行時の各発振器の状態によって復帰時間が異なります。複数の発振器が動作している場合の復帰時間は、システムクロックのクロックソースに選択されていない発振器の動作状態によって異なります。各項目に記載している発振器のみ動作しており、他の発振器は停止している場合です。
- 注2. 水晶振動子の周波数が20MHzの場合です。
 - メインクロック発振器ウエイトコントロールレジスタ(MOSCWTCR)に"04h"を設定した場合です。
- 注3. PLLの周波数が32MHzの場合です。 メインクロック発振器ウエイトコントロー
 - メインクロック発振器ウエイトコントロールレジスタ(MOSCWTCR)に"04h"を設定した場合です。
- 注4. 外部クロックの周波数が20MHzの場合です。
- メインクロック発振器ウエイトコントロールレジスタ(MOSCWTCR)に"00h"を設定した場合です。
- 注5. PLLの周波数が32MHzの場合です。
 - メインクロック発振器ウエイトコントロールレジスタ(MOSCWTCR)に"00h"を設定した場合です。
- 注6. HOCOの周波数が32MHzの場合です。 高速クロック発振器ウエイトコントロールレジスタ(HOCOWTCR)に"05h"を設定した場合です。

表 36.27 低消費電力状態からの復帰タイミング(2)

条件:1.8V \leq VCC = VCC_USB \leq 3.6V、1.8V \leq AVCC0 \leq 3.6V、VSS = AVSS0 = VSS_USB = 0V、V_a = -40 \sim +105 $^{\circ}$ C

項目			記号	min	typ	max	単位	測定条件	
ソフトウェア スタンバイ	スタンバイ E一ド解除後 复帰時間 (注1)	メインクロック 発振器に水晶振	メインクロック発振器動作 (注2)	t _{SBYMC}	_	2	3	ms	図 36.34
モード解除後 復帰時間 ^(注1)		動子を接続 	動子を接続 メインクロック発振器、 PLL回路動作 ^(注3)	t _{SBYPC}	_	2	3	ms	
		メインクロック 発振器に外部ク ロックを入力	メインクロック発振器動作 (注4)	t _{SBYEX}	_	3	4	μs	
			メインクロック発振器、 PLL回路動作 ^(注5)	t _{SBYPE}	_	65	85	μs	
		サブクロック発振器動作		t _{SBYSC}	_	600	750	μs	
		HOCOクロック動作 ^(注6)		t _{SBYHO}	_	40	50	μs	
		LOCOクロック重	协作	t _{SBYLO}	ı	4.8	7	μs	

- PCLKB、PCLKD、FCLK、ICLKの分周比を、全て1分周に設定した場合です。
- 注1. WAIT命令実行時の各発振器の状態によって復帰時間が異なります。複数の発振器が動作している場合の復帰時間は、シス テムクロックのクロックソースに選択されていない発振器の動作状態によって異なります。各項目に記載している発振器の み動作しており、他の発振器は停止している場合です。
- 注2. 水晶振動子の周波数が12MHzの場合です。
 - メインクロック発振器ウエイトコントロールレジスタ(MOSCWTCR)に"04h"を設定した場合です。
- PLLの周波数が12MHzの場合です。 注3.
 - メインクロック発振器ウエイトコントロールレジスタ(MOSCWTCR)に"04h"を設定した場合です。
- 外部クロックの周波数が12MHzの場合です。 注4.
 - メインクロック発振器ウエイトコントロールレジスタ(MOSCWTCR)に"00h"を設定した場合です。 PLLの周波数が12MHzの場合です。

注5.

- メインクロック発振器ウエイトコントロールレジスタ(MOSCWTCR)に"00h"を設定した場合です。
- 注6. HOCOの周波数が8MHzの場合です。

高速クロック発振器ウエイトコントロールレジスタ (HOCOWTCR) に"05h"を設定した場合です。

表 36.28 低消費電力状態からの復帰タイミング(3)

条件: $1.8V \le VCC = VCC_USB \le 3.6V$ 、 $1.8V \le AVCC0 \le 3.6V$ 、 $VSS = AVSS0 = VSS_USB = 0V$ 、 $T_a = -40 \sim +105$ $^{\circ}$ C

項目			記号	min	typ	max	単位	測定条件	
ソフトウェア スタンバイ モード解除後 復帰時間 ^(注1)	低速モード	サブクロック発振器動作		t _{SBYSC}		600	750	μs	図 36.34

- PCLKB、PCLKD、FCLK、ICLKの分周比を、全て1分周に設定した場合です。 注
- 注1. 低速モード時のソフトウェアスタンバイモードではサブクロックは発振を継続します。




図 36.34 ソフトウェアスタンバイモード解除タイミング

表36.29 低消費電力状態からの復帰タイミング(4)

条件: $1.8V \le VCC = VCC_USB \le 3.6V$ 、 $1.8V \le AVCC0 \le 3.6V$ 、 $VSS = AVSS0 = VSS_USB = 0V$ 、 $T_a = -40 \sim +105 ^{\circ}C$

項目		記号	min	typ	max	単位	測定条件
ディープスリープモード 解除後復帰時間 ^(注1)	高速モード (注2)	t _{DSLP}	_	2	3.5	μs	
	中速モード (注3)	t _{DSLP}	_	3	4	μs	
	低速モード ^(注4)	t _{DSLP}		400	500	μs	

- 注. PCLKB、PCLKD、FCLK、ICLKの分周比を、全て1分周に設定した場合です。
- 注1. ディープスリープモードでは発振器は発振を継続します。
- 注2. システムクロック周波数が32MHzの場合です。
- 注3. システムクロック周波数が12MHzの場合です。
- 注4. システムクロック周波数が32.768kHzの場合です。




図 36.35 ディープスリープモード解除タイミング

表36.30 低消費電力状態からの復帰タイミング(5) 動作モード遷移時間

条件: $1.8V \le VCC = VCC_USB \le 3.6V$ 、 $1.8V \le AVCC0 \le 3.6V$ 、 $VSS = AVSS0 = VSS_USB = 0V$ 、 $T_a = -40 \sim +105$ °C

・亜な台ェード	で はなべ ナー・ド	101 以田 沈粉		27 /T			
遷移前モード 	遷移後モード 	ICLK周波数	min	typ	max	単位	
高速動作モード	中速動作モード	8MHz	_	10	_	μs	
中速動作モード	高速動作モード	8MHz	_	37.5	_	μs	
低速動作モード	中速動作・高速動作モード	32.768kHz	_	213.62	_	μs	
中速動作・高速動作モード	低速動作モード	32.768kHz	_	183.11	_	μs	

注. PCLKB、PCLKD、FCLK、ICLKの分周比を、全て1分周に設定した場合です。


36.3.4 制御信号タイミング

制御信号タイミング 表36.31


条件: $1.8V \le VCC = VCC_USB \le 3.6V$ 、 $1.8V \le AVCC0 \le 3.6V$ 、 $VSS = AVSS0 = VSS_USB = 0V$ 、 $T_a = -40 \sim +105 ^{\circ}C$

項目	記号	min	typ	max	単位	測定条件		
NMIパルス幅	t _{NMIW}	200	_	_	ns	NMI デジタルフィルタ無効設定時	$t_{Pcyc}x \ 2 \le 200ns$	
		t _{Pcyc} ×2 ^(注1)	_	_		(NMIFLTE.NFLTEN = 0)	t _{Pcyc} x 2 > 200ns	
		200	_	_		NMI デジタルフィルタ有効設定時	t _{NMICK} × 3 ≦ 200ns	
		t _{NMICK} ×3.5 ^(注 2)	_	_		(NMIFLTE.NFLTEN = 1)	t _{NMICK} × 3 > 200ns	
IRQパルス幅	t _{IRQW}	200	_	_	ns	IRQ デジタルフィルタ無効設定時	t_{Pcyc} x 2 \leq 200ns	
		t _{Pcyc} ×2 ^(注1)	_	_		(IRQFLTE0.FLTENi = 0)	t _{Pcyc} x 2 > 200ns	
		200	_	_		IRQ デジタルフィルタ有効設定時	$t_{IRQCK} x 3 \le 200 ns$	
		t _{IRQCK} ×3.5 (注3)	_	_		(IRQFLTE0.FLTENi = 1)	t _{IRQCK} × 3 > 200ns	

- 注. ソフトウェアスタンバイ時は最小200nsです。
- t_{Pcyc}はPCLKBの周期を指します。 注1.
- 注2.
- t_{NMICK} はNMIデジタルフィルタサンプリングクロックの周期です。 t_{IRQCK} はIRQiデジタルフィルタサンプリングクロック(i=0~7)の周期を指します。 注3.



NMI 割り込み入力タイミング 図 36.36



IRQ 割り込み入力タイミング 図 36.37

36.3.5 内蔵周辺モジュールタイミング

表36.32 内蔵周辺モジュールタイミング(1)

条件: $1.8V \le VCC = VCC_USB \le 3.6V$ 、 $1.8V \le AVCC0 \le 3.6V$ 、 $VSS = AVSS0 = VSS_USB = 0V$ 、 $T_a = -40 \sim +105 ^{\circ}C$

	項目			記号	min	max	単位 (注1)	測定条件
l/Oポート	入力データパルス幅			t _{PRW}	1.5	_	t _{Pcyc}	図36.38
MTU2	インプットキャプチャ入	 ታ	単エッジ指定	t _{TICW}	1.5		t _{Pcyc}	図36.39
	パルス幅		両エッジ指定		2.5	_		
	タイマクロックパルス幅		単エッジ指定	t _{TCKWH} ,	1.5	_	t _{Pcyc}	図36.40
			両エッジ指定	t _{TCKWL}	2.5	_		
			位相係数モード		2.5	_		
POE	POE#入力パルス幅			t _{POEW}	1.5	_	t _{Pcyc}	図36.41
SCI	入力クロックサイクル		調歩同期	t _{Scyc}	4	1	t _{Pcyc}	図36.42
	入力クロックパルス幅		クロック同期		6	_		
				t _{SCKW}	0.4	0.6	t _{Scyc}	
	入力クロック立ち上がり	寺間		t _{SCKr}	_	20	ns	
	入力クロック立ち下がり	寺間		t _{SCKf}	_	20	ns	
	出力クロックサイクル		調歩同期	t _{Scyc}	16		t _{Pcyc}	図36.43
			クロック同期		4	_		C = 30pF
	出力クロックパルス幅			t _{SCKW}	0.4	0.6	t _{Scyc}	
	出力クロック立ち上がり	寺間		t _{SCKr}	_	20	ns	
	出力クロック立ち下がり	寺間		t _{SCKf}	_	20	ns	
	送信データ遅延時間 (マスタ)	期	t _{TXD}	_	40	ns		
	送信データ遅延時間 (スレーブ)				_	65	ns	1
		同期	1.8V以上		_	100	ns	1
	受信データセットアップ	クロック	2.7V以上	t _{RXS}	65	_	ns	1
	時間(マスタ) 同期		1.8V以上		90	_	ns	1
	受信データセットアップ 時間(スレーブ)	クロック同	期		40	_	ns	
	受信データホールド時間	クロック同	期	t _{RXH}	40	_	ns	
A/Dコンバータ	トリガ入力パルス幅	•		t _{TRGW}	1.5	_	t _{Pcyc}	図36.44
CAC	CACREF入力パルス幅		t _{Pcyc} ≦t _{cac} (注2)	t _{CACREF}	4.5 t _{cac} + 3 t _{Pcyc}	_	ns	
			t _{Pcyc} >t _{cac} (注2)		5 t _{cac} + 6.5 t _{Pcyc}			
CLKOUT	CLKOUT端子出力サイク	ル ^(注4)	VCC = 2.7V以上	t _{Ccyc}	125		ns	
			VCC = 1.8V以上		250			
	CLKOUT端子High レベル	パルス幅	VCC = 2.7V以上	t _{CH}	35	_	ns	1
	(注3)		VCC = 1.8V以上	1	70			
		CLKOUT端子Low レベルパルス幅			35	_	ns	1
	(注3)	パルス幅 VCC = 2.7V以上 VCC = 1.8V以上		t _{CL}	70			
	CLKOUT端子出力立ち上	 CLKOUT端子出力立ち上がり時間			_	15	ns	1
			VCC = 1.8V以上	t _{Cr}		30		
	CLKOUT端子出力立ち下	がり時間	VCC = 2.7V以上	t _{Cf}	_	15	ns	-
			VCC = 1.8V以上	1		30	1	

注1. t_{Pcyc}: PCLKの周期

注2. t_{cac}: CACカウントクロックソースの周期

注3. クロック出力ソースにLOCO選択 (CKOCR.CKOSEL[2:0]ビット=000b) の場合は、クロック出力分周比選択を2分周 (CKOCR.CKODIV[2:0]ビット=001b) に設定してください。

注4. XTAL外部クロック入力または発振子を使用して1分周 (CKOCR.CKOSEL[2:0] ビット = 010b かつ CKOCR.CKODIV[2:0] ビット = 000b) を CLKOUT より出力する場合は、入力デューティ比45~55%で上記を満たします。

内蔵周辺モジュールタイミング(2) 表 36.33

条件: $1.8V \le VCC = VCC_USB \le 3.6V$ 、 $1.8V \le AVCC0 \le 3.6V$ 、 $VSS = AVSS0 = VSS_USB = 0V$ 、 $T_a = -40 \sim +105 ^{\circ}C$, C = 30pF

	項	B		記号	min	max	単位	測定条件
RSPI	RSPCKクロックサイクル	マスタ		t _{SPcyc}	2	4096	t _{Pcyc}	図36.46
		スレーブ			8	4096	(注1)	
	RSPCKクロック High レベルパルス幅	マスタ		t _{SPCKWH}	$(t_{SPcyc} - t_{SPCKr} - t_{SPCKf})$ /2 – 3	_	ns	
		スレーブ			(t _{SPcyc} – t _{SPCKr} – t _{SPCKf}) /2	_		
	RSPCKクロック Low レベルパルス幅	マスタ		t _{SPCKWL}	$(t_{SPcyc} - t_{SPCKr} - t_{SPCKr})$ /2 – 3	_	ns	
		スレーブ			(t _{SPcyc} – t _{SPCKr} – t _{SPCKf}) /2	ı		
	RSPCKクロック	出力	2.7V以上	t _{SPCKr} ,		10	ns	
	立ち上がり/立ち下がり 時間		1.8V以上	t _{SPCKf}	_	15		
		入力			_	1	μs	
	データ入力セットアップ	マスタ	2.7V以上	t _{SU}	10	_	ns	図36.47~
	時間		1.8V以上		30	_		図36.52
		スレーブ	•		25 – t _{Pcyc}	_		
	データ入力ホールド時間	マスタ	RSPCKをPCLKB の2分周以外に 設定	t _H	t _{Pcyc}	П	ns	
			RSPCKをPCLKB の2分周に設定	t _{HF}	0	ı		
		スレーブ		t _H	20 + 2 × t _{Pcyc}	_		
	SSLセットアップ時間	マスタ	スタ		-30 + N ^(注 2) × t _{SPcyc}	_	ns	
		スレーブ			2	-	t _{Pcyc}	
	SSLホールド時間	マスタ		t _{LAG}	-30 + N ^(注 3) x t _{SPcyc}	_	ns	
		スレーブ			2	_	t _{Pcyc}	
	データ出力遅延時間	マスタ	2.7V以上	t _{OD}	_	14	ns	
			1.8V以上			30		
		スレーブ	2.7V以上			$3 \times t_{Pcyc} + 65$		
			1.8V以上			$3 \times t_{Pcyc} + 105$		
	データ出力ホールド時間	マスタ	2.7V以上	t _{OH}	0	1	ns	
			1.8V以上		-20			
		スレーブ			0	_		
	連続送信遅延時間	マスタ		t _{TD}	t _{SPcyc} + 2 × t _{Pcyc}	8 × t _{SPcyc} + 2 × t _{Pcyc}	ns	
		スレーブ			4 × t _{Pcyc}			
	MOSI, MISO	出力	2.7V以上	t _{Dr、} t _{Df}	_	10	ns	
	立ち上がり/立ち下がり 時間		1.8V以上		_	20		
		入力			_	1	μs	
	SSL立ち上がり/立ち下が	出力		t _{SSLr} ,		20	ns	
	り時間	入力		t _{SSLf}		1	μs	
	スレーブアクセス時間		2.7V以上	t _{SA}	_	6	t _{Pcyc}	図36.51、
		1.8V以上			_	7		図36.52
	スレーブ出力開放時間 2.7V以上		2.7V以上	t _{REL}	_	5	t _{Pcyc}	
			1.8V以上		_	6		

注1. t_{Pcyc}: PCLKの周期 注2. N: RSPIクロック遅延レジスタ(SPCKD)にて設定可能な1~8の整数 注3. N: RSPIスレーブセレクトネゲート遅延レジスタ(SSLND)にて設定可能な1~8の整数

表36.34 内蔵周辺モジュールタイミング(3)

条件: $1.8V \le VCC = VCC_USB \le 3.6V$ 、 $1.8V \le AVCC0 \le 3.6V$ 、 $VSS = AVSS0 = VSS_USB = 0V$ 、 $T_a = -40 \sim +105$ °C、C = 30pF

	項目		記号	min	max	単位 (注1)	測定条件
簡易	SCKクロックサイクル出力(マス	(タ)	t _{SPcyc}	4	65536	t _{Pcyc}	図36.46
SPI	SCKクロックサイクル入力(スレ	, 一ブ)		6	65536	t _{Pcyc}	
	SCK入力クロック High レベルパル	レス幅	t _{SPCKWH}	0.4	0.6	t _{SPcyc}	
	SCK入力クロックLow レベルパル	ス幅	t _{SPCKWL}	0.4	0.6	t _{SPcyc}	
	SCKクロック立ち上がり/立ち下が	がり時間	t _{SPCKr} , t _{SPCKf}	_	20	ns	
	データ入力セットアップ時間	2.7V以上	t _{SU}	65	_	ns	図36.47、
	(マスタ)	1.8V以上		95	_		図36.49
	データ入力セットアップ時間(ス	レーブ)		40	_		
	データ入力ホールド時間		t _H	40	_	ns	
	SS入力セットアップ時間		t _{LEAD}	3	_	t _{SPcyc}	
	SS入力ホールド時間		t _{LAG}	3	_	t _{SPcyc}	
	データ出力遅延時間 (マスタ)		t _{OD}	_	40	ns	
	データ出力遅延時間(スレーブ)	2.7V以上		_	65		
		1.8V以上		_	100		
	データ出力ホールド時間	2.7V以上	t _{OH}	-10	_	ns	
	(マスタ)	1.8V以上		-20	_		
	データ出力ホールド時間(スレー	·ブ)		-10	1		
	データ立ち上がり/立ち下がり時間		t _{Dr} , t _{Df}		20	ns	
	SS入力立ち上がり/立ち下がり時間		t _{SSLr} , t _{SSLf}		20	ns	
	スレーブアクセス時間		t _{SA}	_	6	t _{Pcyc}	図36.51、
	スレーブ出力開放時間		t _{REL}	_	6	t _{Pcyc}	図 36.52

注1. t_{Pcyc}: PCLKの周期

表36.35 内蔵周辺モジュールタイミング(4)

条件: $2.7V \le VCC = VCC_USB \le 3.6V$ 、 $2.7V \le AVCC0 \le 3.6V$ 、 $VSS = AVSS0 = VSS_USB = 0V$ 、 $fPCLKB \le 32MHz$ 、 $T_a = -40 \sim +105 ^{\circ}C$

	項目	記号	min ^(注1)	max	単位	測定条件
RIIC (スタンダード	SCL0 入力サイクル時間	t _{SCL}	6 (12) × t _{IICcyc} + 1300	_	ns	図36.53
モード、SMBus)	SCL0入力Highパルス幅	t _{SCLH}	3 (6) x t _{IICcyc} + 300	_	ns	
	SCL0入力Lowパルス幅	t _{SCLL}	3 (6) x t _{IICcyc} + 300	_	ns	
	SCL0、SDA0入力立ち上がり時間	t _{Sr}	_	1000	ns	
	SCL0、SDA0入力立ち下がり時間	t _{Sf}	_	300	ns	
	SCLO、SDAO入力スパイクパルス除去 時間	t _{SP}	0	1 (4) × t _{IICcyc}	ns	
	SDA0入力バスフリー時間	t _{BUF}	3 (6) x t _{IICcyc} + 300	_	ns	
	開始条件入力ホールド時間	t _{STAH}	t _{IICcyc} + 300	_	ns	
	再送開始条件入力セットアップ時間	t _{STAS}	1000	_	ns	
	停止条件セットアップ時間	t _{STOS}	1000	_	ns	
	データ入力セットアップ時間	t _{SDAS}	t _{IICcyc} + 50	_	ns	
	データ入力ホールド時間	t _{SDAH}	0	_	ns	
	SCL0、SDA0の容量性負荷	C _b	_	400	pF	
RIIC	SCL0入力サイクル時間	t _{SCL}	6 (12) × t _{IICcyc} + 600	_	ns	図36.53
(ファストモード)	SCL0入力Highパルス幅	t _{SCLH}	3 (6) x t _{IICcyc} + 300	_	ns	
	SCL0入力Lowパルス幅	t _{SCLL}	3 (6) x t _{IICcyc} + 300	_	ns	
	SCL0、SDA0入力立ち上がり時間	t _{Sr}	(注 2)	300	ns	
	SCL0、SDA0入力立ち下がり時間	t _{Sf}	(注 2)	300	ns	
	SCL0、SDA0入力スパイクパルス除去 時間	t _{SP}	0	1 (4) × t _{IICcyc}	ns	
	SDA0入力バスフリー時間	t _{BUF}	3 (6) x t _{IICcyc} + 300	_	ns	
	開始条件入力ホールド時間	t _{STAH}	t _{IICcyc} + 300	_	ns	
	再送開始条件入力セットアップ時間	t _{STAS}	300		ns	
	停止条件入力セットアップ時間	t _{STOS}	300		ns	
	データ入力セットアップ時間	t _{SDAS}	t _{IICcyc} + 50		ns	
	データ入力ホールド時間	t _{SDAH}	0		ns	
	SCL0、SDA0の容量性負荷	C _b	_	400	pF	

注. t_{IICcyc}: RIICの内部基準クロック(IICφ)の周期 注1. ()内の数値は、ICFER.NFE = 1でデジタルフィルタを有効にした状態でICMR3.NF[1:0] = 11bの場合を示します。

注2. ファストモードのtsr/tsfのmin規格は設定していません。

内蔵周辺モジュールタイミング(5) 表36.36

条件: $2.7V \le VCC = VCC_USB \le 3.6V$ 、 $2.7V \le AVCC0 \le 3.6V$ 、 $VSS = AVSS0 = VSS_USB = 0V$ 、 $fPCLKB \le 32MHz$ 、 $T_a = -40 \sim +105$ °C

	項目	記号	min	max	単位	測定条件
簡易I ² C	SDA0入力立ち上がり時間	t _{Sr}	_	1000	ns	図36.53
(スタンダード モード)	SDA0入力立ち下がり時間	t _{Sf}	_	300	ns	
	SDA0入力スパイクパルス除去時間	t _{SP}	0	4 x t _{pcyc} ^(注 1)	ns	
	データ入力セットアップ時間	t _{SDAS}	250	_	ns	
	データ入力ホールド時間	t _{SDAH}	0	_	ns	
	SCL0、SDA0の容量性負荷	C _b	_	400	pF	
簡易I ² C	SCL0、SDA0入力立ち上がり時間	t _{Sr}	_	300	ns	図36.53
(ファストモード)	SCL0、SDA0入力立ち下がり時間	t _{Sf}	_	300	ns	
	SCLO、SDAO入力スパイクパルス除去 時間	t _{SP}	0	4 x t _{pcyc} ^(注 1)	ns	
	データ入力セットアップ時間	t _{SDAS}	100	_	ns	
	データ入力ホールド時間	t _{SDAH}	0	_	ns	
	SCL0、SDA0の容量性負荷	C _b	_	400	pF	

注.

t_{Pcyc}: PCLKの周期 SNFR.NFE ビット= 1でデジタルフィルタを有効にした状態でSMR.CKS[1:0] ビット= 00b、SNFR.NFCS[2:0] ビット= 010b 注1. の場合を示します。




図 36.38 I/O ポート入力タイミング




図 36.39 MTU2 入出力タイミング




図 36.40 MTU2 クロック入力タイミング




図 36.41 POE# 入力タイミング




図 36.42 SCK クロック入力タイミング




図 36.43 SCI 入出力タイミング / クロック同期式モード




図 36.44 A/D コンバータ外部トリガ入力タイミング




図 36.45 CLKOUT 出力タイミング




図 36.46 RSPI クロックタイミング / 簡易 SPI クロックタイミング




図 36.47 RSPI タイミング(マスタ、CPHA = 0)(ビットレート: PCLKB を 2 分周以外に設定)/ 簡易 SPI タイミング(マスタ、CKPH = 1)




図 36.48 RSPI タイミング (マスタ、CPHA = 0) (ビットレート: PCLKB を 2 分周に設定)




図 36.49 RSPI タイミング(マスタ、CPHA = 1) (ビットレート: PCLKB を 2 分周以外に設定) / 簡易 SPI タイミング(マスタ、CKPH = 0)




図 36.50 RSPI タイミング (マスタ、CPHA = 1) (ビットレート: PCLKB を 2 分周に設定)




図 36.51 RSPI タイミング(スレーブ、CPHA = 0) / 簡易 SPI タイミング(スレーブ、CKPH = 1)




図 36.52 RSPI タイミング (スレーブ、CPHA = 1) / 簡易 SPI タイミング (スレーブ、CKPH = 0)




図 36.53 RIIC バスインタフェース入出力タイミング / 簡易 I²C バスインタフェース入出力タイミング

36.4 USB 特性

表 36.37 USB特性(USB0_DP, USB0_DM 端子特性)

条件: $3.0\text{V} \le \text{VCC} = \text{VCC_USB} \le 3.6\text{V}$ 、 $3.0\text{V} \le \text{AVCC0} \le 3.6\text{V}$ 、 $\text{VSS} = \text{AVSS0} = \text{VSS_USB} = 0\text{V}$ 、 $\text{T}_a = -40 \sim +105\,^{\circ}\text{C}$

	項目		記号	min	max	単位	測5	定条件
入力特性	入力 High レベル電圧		V _{IH}	2.0	_	V		
	入力Low レベル電圧		V_{IL}	_	0.8	V		
	差動入力感度		V _{DI}	0.2	_	V	USB0_DP	- USB0_DM
	差動コモンモードレン	ノ ジ	V _{CM}	0.8	2.5	V		
出力特性	出力High レベル電圧		V _{OH}	2.8	VCC_USB	V	I _{OH} = -200μΑ	١
	出力Low レベル電圧	出力Low レベル電圧		0.0	0.3	V	I _{OL} = 2mA	
	クロスオーバ電圧		V _{CRS}	1.3	2.0	V		図36.54
	立ち上がり時間	FS	t _r	4	20	ns		図36.55
		LS		75	300			
	立ち下がり時間	FS	t _f	4	20	ns		
		LS		75	300			
	立ち上がり/ 立ち下がり時間比	FS	t _r /t _f	90	111.11	%	t _r /t _f	
		LS		80	125			
	出力抵抗		Z _{DRV}	28	44	Ω	(外部素子に 不要)	よる抵抗調整
VBUS特性	VBUS入力電圧		V _{IH}	VCC×0.8	_	V		
			V _{IL}	_	VCC×0.2	V		
	VBUS(P16) 入力リー	ク電流	I _{VBUSIN}	_	10	μΑ	USB0_VBUS	S = 5.5V
プルアップ、	プルダウン抵抗		R _{PD}	14.25	24.80	kΩ		
プルダウン	プルアップ抵抗		R _{PUI}	0.9	1.575	kΩ	アイドル時	
			R _{PUA}	1.425	3.09	kΩ	受信時	
バッテリ	USB0_DP シンク電流		I _{DP_SINK}	25	175	μΑ		
チャージング 規格 Ver1.2	USB0_DM シンク電流	i.	I _{DM_SINK}	25	175	μΑ		
	DCDソース電流		I _{DP_SRC}	7	13	μΑ		
	データ検出電圧		V _{DAT_REF}	0.25	0.4	V		
	USB0_DPソース電圧		V _{DP_SRC}	0.5	0.7	V	出力電流=25	50μA
	USB0_DMソース電圧	:	V_{DM_SRC}	0.5	0.7	V	出力電流=25	50μA




図 36.54 USB0_DP、USB0_DM 出力タイミング




図 36.55 測定回路

36.5 A/D 変換特性

表36.38 A/D変換特性(1)

条件: $2.7V \le VCC = VCC_USB \le 3.6V$ 、 $2.7V \le AVCC0 \le 3.6V$ 、 $2.7V \le VREFH0 \le AVCC0$ 、 $VSS = AVSS0 = VREFL0 = VSS_USB = 0V$ 、 $T_a = -40 \sim +105 ^{\circ}C$

Į	目	min	typ	max	単位	測定条件
周波数		4	_	32	MHz	
分解能		_	_	12	ビット	
変換時間 ^(注1) (PCLKD = 32MHz時)	許容信号源 インピーダンス max = 0.3kΩ	1.031 (0.313) (注 2)	_	_	μs	高精度チャネル ADCSR.ADHSC ビット= 1 ADSSTRn.SST[7:0] ビット= 09h
		1.375 (0.641) (注 2)	_	_	μs	通常精度チャネル ADCSR.ADHSC ビット= 1 ADSSTRn.SST[7:0] ビット= 14h
アナログ入力電圧有効領	節囲	0	_	VREFH0	٧	
オフセット誤差		_	±0.5	±4.5	LSB	高精度チャネル PJ6PFS.ASELビット= 1 PJ7PFS.ASELビット= 1
				±6.0	LSB	上記以外
フルスケール誤差		_	±0.75	±4.5	LSB	高精度チャネル PJ6PFS.ASELビット= 1 PJ7PFS.ASELビット= 1
				±6.0	LSB	上記以外
量子化誤差		_	±0.5	_	LSB	
絶対精度		_	±1.25	±5.0	LSB	高精度チャネル PJ6PFS.ASELビット= 1 PJ7PFS.ASELビット= 1
				±8.0	LSB	上記以外
DNL微分非直線性誤差			±1.0		LSB	
INL積分非直線性誤差			±1.0	±3.0	LSB	

- 注. A/Dコンバータ入力以外の端子機能を使用していない場合の特性です。絶対精度は、量子化誤差を含みます。オフセット誤差、フルスケール誤差、DNL微分非直線性誤差、INL積分非直線性誤差は、量子化誤差を含みません。
- 注1. 変換時間はサンプリング時間と比較時間の合計です。各項目には、測定条件にサンプリングステート数を示します。
- 注2. ()はサンプリング時間を示します。




図 36.56 AVCCO-AVREFHO 電圧範囲

表 36.39 A/D 変換特性 (2)

項	目	min	typ	max	単位	測定条件
周波数		4	_	16	MHz	
分解能		_	_	12	ビット	
変換時間 ^(注1) (PCLKD = 16MHz時)	許容信号源 インピーダンス max = 1.0kΩ	2.062 (0.625) (注 2)	ı	_	μs	高精度チャネル ADCSR.ADHSC ビット= 1 ADSSTRn.SST[7:0] ビット= 09h
		2.750 (1.313) (注2)	_		μs	通常精度チャネル ADCSR.ADHSC ビット= 1 ADSSTRn.SST[7:0] ビット= 14h
アナログ入力電圧有効領		0	_	VREFH0	V	
オフセット誤差		_	±0.5	±6.0	LSB	
フルスケール誤差		_	±1.25	±6.0	LSB	
量子化誤差		_	±0.5	_	LSB	
絶対精度		_	±3.0	±8.0	LSB	
DNL微分非直線性誤差		_	±1.0	_	LSB	
INL積分非直線性誤差		_	±1.5	±3.0	LSB	

- 注. A/Dコンバータ入力以外の端子機能を使用していない場合の特性です。絶対精度は、量子化誤差を含みます。オフセット誤差、フルスケール誤差、DNL微分非直線性誤差、INL積分非直線性誤差は、量子化誤差を含みません。
- 注1. 変換時間はサンプリング時間と比較時間の合計です。各項目には、測定条件にサンプリングステート数を示します。
- 注2. ()はサンプリング時間を示します。

表 36.40 A/D 変換特性 (3)

条件: $1.8V \le VCC = VCC_USB \le 3.6V$ 、 $1.8V \le AVCC0 \le 3.6V$ 、 $1.8V \le VREFH0 \le AVCC0$ 、 $VSS = AVSS0 = VREFL0 = VSS_USB = 0V$ 、 $T_a = -40 \sim +105$ °C

Į	目	min	typ	max	単位	測定条件
周波数		1	_	8	MHz	
分解能	分解能		_	12	ビット	
変換時間 ^(注1) (PCLKD = 8MHz時)	許容信号源 インピーダンス max = 5.0kΩ	4.875 (1.250) (注 2)	_	_	μs	高精度チャネル ADCSR.ADHSC ビット= 0 ADSSTRn.SST[7:0] ビット= 09h
		6.250 (2.625) (注 2)	_	_	μs	通常精度チャネル ADCSR.ADHSC ビット= 0 ADSSTRn.SST[7:0] ビット= 14h
アナログ入力電圧有効領		0	_	VREFH0	V	
オフセット誤差		_	±0.5	±24.0	LSB	
フルスケール誤差		_	±1.25	±24.0	LSB	
量子化誤差		_	±0.5	_	LSB	
絶対精度		_	±2.75	±32.0	LSB	
DNL微分非直線性誤差		_	±1.0	_	LSB	
INL積分非直線性誤差		_	±1.25	±12.0	LSB	

- 注. A/Dコンバータ入力以外の端子機能を使用していない場合の特性です。絶対精度は、量子化誤差を含みます。オフセット誤差、フルスケール誤差、DNL 微分非直線性誤差、INL 積分非直線性誤差は、量子化誤差を含みません。
- 注1. 変換時間はサンプリング時間と比較時間の合計です。各項目には、測定条件にサンプリングステート数を示します。
- 注2. ()はサンプリング時間を示します。

表36.41 A/Dコンバータチャネル分類表

分類	対象チャネル	条件	備考
高精度チャネル	AN000~AN004、AN006	AVCC0 = 1.8 ~ 3.6V	A/Dコンバータ使用時、AN000~
通常精度チャネル	AN008 ~ AN015		AN004、AN006端子をデジタル出力 として使用することはできません。
内部基準電圧入力チャネル	内部基準電圧	AVCC0 = 2.0 ~ 3.6V	
温度センサ入力チャネル	温度センサ出力	AVCC0 = 2.0 ~ 3.6V	

表 36.42 A/D 内部基準電圧特性

条件: $2.0V \le VCC = VCC_USB \le 3.6V$ 、 $2.0V \le AVCC0 \le 3.6V$ $\stackrel{(注1)}{}$ 、 $VSS = AVSS0 = VREFL0 = VSS_USB = 0V$ 、 $T_a = -40 \sim +105\,^{\circ}C$

項目	min	typ	max	単位	測定条件
内部基準電圧入力チャネル ^(注2)	1.36	1.43	1.50	V	

注1. AVCC0<2.0Vで、内部基準電圧を入力チャネルに選択することはできません。

注2. A/D内部基準電圧は、内部基準電圧をA/Dコンバータへの入力する場合を示します。




図 36.57 A/D コンバータ特性用語説明図

絶対精度

絶対精度とは、理論的な A/D 変換特性における出力コードと、実際の A/D 変換結果の差です。絶対精度の測定時は、理論的な A/D 変換特性において同じ出力コードを期待できるアナログ入力電圧の幅(1LSB幅)の中点の電圧を、アナログ入力電圧として使用します。例えば分解能 12 ビット、基準電圧(VREFH0 = 3.072V)の場合、1LSB幅は 0.75mVで、アナログ入力電圧には 0mV、0.75mV、1.5mV… を使用します。絶対精度 = ± 5 LSBとは、アナログ入力電圧が 6mV の場合、理論的な A/D 変換特性では出力コード "008h"

を期待できますが、実際の A/D 変換結果は "003h" ~ "00Dh" になることを意味します。

積分非直線性誤差(INL)

積分非直線性誤差とは、測定されたオフセット誤差とフルスケール誤差をゼロにした場合の理想的な直線と実際の出力コードとの最大偏差です。

微分非直線性誤差(DNL)

微分非直線性誤差とは、理想的な A/D 変換特性における 1LSB 幅と実際に出力された出力コード幅の差です。

オフセット誤差

オフセット誤差とは、理想的な最初の出力コードの変化点と実際の最初の出力コードとの差です。

フルスケール誤差

フルスケール誤差とは、理想的な最後の出力コードの変化点と実際の最後の出力コードとの差です。



36.6 D/A 変換特性

表 36.43 D/A 変換特性

条件: $1.8V \le VCC = VCC_USB \le 3.6V$ 、 $1.8V \le AVCC0 \le 3.6V$ 、 $VSS = AVSS0 = VSS_USB = 0V$ 、 $fPCLKB \le 32MHz$ 、 $T_a = -40 \sim +105 \,^{\circ}C$

	項目	min	typ	max	単位	測定条件
分解能		_	_	8	ビット	
変換時間	变换時間 VCC = 2.7~3.6V		_	3.0	μs	負荷容量35pF
	VCC = 1.6 ~ 2.7V	_	_	6.0		
絶対精度	VCC = 2.4 ~ 3.6V	_	_	±3.0	LSB	負荷抵抗2MΩ
	VCC = 1.8 ~ 2.4V	_	_	±3.5		
	VCC = 2.4 ~ 3.6V	_	_	±2.0	LSB	負荷抵抗4MΩ
VCC = 1.8 ~ 2.4V		_	_	±2.5		
RO出力抵抗	•	_	6.4	_	kΩ	

36.7 温度センサ特性

表36.44 温度センサ特性

条件: $2.0V \le VCC = VCC_USB \le 3.6V$ 、 $2.0V \le AVCC0 \le 3.6V$ 、 $VSS = AVSS0 = VSS_USB = 0V$ 、 $T_a = -40 \sim +105 ^{\circ}C$

項目	記号	min	typ	max	単位	測定条件
相対精度	_	_	±1.5	_	°C	2.4V以上
		_	±2.0	_		2.4V未満
温度傾斜	_	1	-3.65	_	mV/ ℃	
出力電位 (25°C)	_	_	1.05	_	V	VCC = 3.3V
温度センサ起動時間	t _{START}		_	5	μs	
サンプリング時間	_	5	_	_	μs	

36.8 パワーオンリセット回路、電圧検出回路特性

表36.45 パワーオンリセット回路、電圧検出回路特性(1)

条件: $1.8V \le VCC = VCC_USB \le 3.6V$ 、 $1.8V \le AVCC0 \le 3.6V$ 、 $VSS = AVSS0 = VSS_USB = 0V$ 、 $T_a = -40 \sim +105$ $^{\circ}$ C

項	目	記号	min	typ	max	単位	測定条件	
電圧検出レベル	パワーオンリセット (POR)	V _{POR}	1.35	1.50	1.65	V	図 36.58、図 36.59	
	電圧検出回路	V _{det1_4}	3.00	3.10	3.20	V	図 36.60	
	(LVD1) ^(注1)	(LVD1) ^(注1)	V _{det1_5}	2.91	3.00	3.09		VCC 立ち下がり時
		V _{det1_6}	2.81	2.90	2.99			
		V _{det1_7}	2.70	2.79	2.88			
		V _{det1_8}	2.60	2.68	2.76			
		V _{det1_9}	2.50	2.58	2.66			
		V _{det1_A}	2.40	2.48	2.56			
		V _{det1_B}	1.99	2.06	2.13			
		V _{det1_C}	1.90	1.96	2.02			
		V _{det1_D}	1.80	1.86	1.92			

- 注. 電源にノイズが重畳されていない状態での特性です。電圧検出回路(LVD2)の電圧検出レベルとオーバラップする設定を行った場合、LVD1、LVD2のどちらで電圧検出動作するかは特定できません。
- 注1. 記号Vdet1_nのnは、LVDLVLR.LVD1LVL[3:0]ビットの値です。

表36.46 パワーオンリセット回路、電圧検出回路特性(2)

条件: $1.8V \le VCC = VCC_USB \le 3.6V$ 、 $1.8V \le AVCC0 \le 3.6V$ 、 $VSS = AVSS0 = VSS_USB = 0V$ 、 $T_a = -40 \sim +105 ^{\circ}C$

	 項目	記号	min	typ	max	単位	測定条件
電圧検出レベル	電圧検出回路(LVD2)	V _{det2_0}	2.71	2.90	3.09	V	図 36.61
	(注1)	V _{det2_1}	2.43	2.60	2.77		VCC 立ち下がり時
		V _{det2_2}	1.87	2.00	2.13		
		V _{det2_3} (注 2)	1.69	1.80	1.91		
パワーオンリセット			_	9.1	_	ms	図 36.59
解除後待機時間	解除後待機時間 起動時間短縮時 (注4)		_	1.6	_		
電圧監視1リセット 解除後待機時間			_	568	_	μs	図 36.60
	起動時電圧監視1 リセット有効時 ^(注4)		_	100	_		
電圧監視2リセット解		t _{LVD2}	_	100	_	μs	図 36.61
応答遅延時間		t _{det}	_	_	350	μs	図36.58
最小VCC低下時間 (注	E 5)	t _{VOFF}	350	_	_	μs	図36.58、VCC = 1.0V以上
パワーオンリセット有	可効時間	t _{W (POR)}	1	_	_	ms	図36.59、VCC = 1.0V未満
LVD動作安定時間(LVD有効切り替え時)		Td _(E-A)	_	_	300	μs	図36.60、図36.61
ヒステリシス幅(電圧検出回路		V_{LVH}	_	70	_	mV	Vdet1_4選択時
(LVD1、LVD2))			_	60	_		Vdet1_5~9, LVD2選択時
			_	50	_		Vdet1_A~B選択時
			_	40	_		Vdet1_C~D選択時

- 注. 電源にノイズが重畳されていない状態での特性です。電圧検出回路(LVD1)の電圧検出レベルとオーバラップする設定を行った場合、LVD1、LVD2のどちらで電圧検出動作するかは特定できません。
- 注1. 記号Vdet2_nのnは、LVDLVLR.LVD2LVL[3:0] ビットの値です。
- 注2. Vdet2_3選択はCMPA2端子入力電圧選択時のみ使用可能で、電源電圧(VCC)選択時は使用できません。
- 注3. OFS1.(STUPLVD1REN, FASTSTUP) = 11bを設定した場合です。
- 注4. OFS1.(STUPLVD1REN, FASTSTUP) = 11b以外を設定した場合です。
- 注5. 最小VCC低下時間は、VCCがPOR/LVDの電圧検出レベル V_{POR} 、 V_{det0} 、 V_{det1} 、 V_{det2} の min値を下回っている時間です。




図 36.58 電圧検出リセットタイミング





図 36.59 パワーオンリセットタイミング



_____ 図 36.60 電圧検出回路タイミング(V_{det1})




図 36.61 電圧検出回路タイミング (V_{det2})

36.9 発振停止検出タイミング

表 36.47 発振停止検出回路特性

条件: $1.8V \le VCC = VCC_USB \le 3.6V$ 、 $1.8V \le AVCC0 \le 3.6V$ 、 $VSS = AVSS0 = VSS_USB = 0V$ 、 $T_a = -40 \sim +105 ^{\circ}C$

項目	記号	min	typ	max	単位	測定条件
検出時間	t _{dr}	_	_	1	ms	図 36.62




図 36.62 発振停止検出タイミング

36.10 ROM (コード格納用フラッシュメモリ) 特性

表 36.48 ROM (コード格納用フラッシュメモリ) 特性 (1)

項	ĪΕ	記号	min	typ	max	単位	条件
再プログラム/イレ-	ーズサイクル ^(注1)	N _{PEC}	1000	_	_	回	
データ保持時間	N _{PEC} 1000回後	t _{DRP}	20 (注 2、注 3)	_	_	年	T _a = +85°C

注1. 再プログラム/イレーズサイクルの定義:再プログラム/イレーズサイクルは、ブロックごとの消去回数です。再プログラム/イレーズサイクルがn回(n = 1000 回)の場合、ブロックごとにそれぞれn回ずつ消去することができます。例えば、1Kバイトのブロックについて、それぞれ異なる番地に4バイト書込みを256回に分けて行った後に、そのブロックを消去した場合も、再プログラム/イレーズサイクル回数は1回と数えます。ただし、消去1回に対して、同一アドレスに複数回の書込みを行うことはできません。(上書き禁止)

注2. フラッシュメモリライタを使用時、および当社提供のセルフプログラミングライブラリ使用時の特性です。

注3. 信頼性試験から得られた結果です。

表36.49 ROM (コード格納用フラッシュメモリ) 特性(2)

高速動作モード 条件: 2.7V \leq VCC = VCC_USB \leq 3.6V、2.7V \leq AVCC0 \leq 3.6V、VSS = AVSS0 = VSS_USB = 0V プログラム/イレーズ時の動作温度範囲: T_a = -40 \sim +105 $^{\circ}$ C

-		- 71 P	F	CLK = 1MH	z	F	CLK = 32MI	Нz	単位
項目		記号	min	typ	max	min	typ	max	単位
プログラム時間	4バイト	t _{P4}	1	103	931	1	52	489	μs
イレーズ時間	1Kバイト	t _{E1K}	_	8.23	267	_	5.48	214	ms
	256Kバイト	t _{E256K}	_	407	925	_	39	457	ms
ブランクチェック時間	4バイト	t _{BC4}	_	_	48	_	_	15.9	μs
	1Kバイト	t _{BC1K}	_	_	1.58	_	_	0.127	ms
イレーズ処理強制停止時	間	t _{SED}	_	_	21.6	_	_	12.8	μs
スタートアップ領域入れ	は替え設定時間	t _{SAS}	_	12.6	543	_	6.16	432	ms
アクセスウィンドウ設定時間		t _{AWS}	_	12.6	543	_	6.16	432	ms
ROMモード遷移待ち時間1		t _{DIS}	2	_	_	2	_	_	μs
ROMモード遷移待ち時間	間2	t _{MS}	5	_	_	5	_	_	μs

注. ソフトウェアの命令実行からFlashの各動作が起動するまでの時間は含みません。

注. フラッシュメモリP/E 時、FCLKの下限周波数は1MHzです。FCLKを4MHz未満で使用する場合は、設定可能な周波数は 1MHz、2MHz、3MHzです。例えば1.5MHzのように整数値でない周波数は設定できません。

注. FCLKの周波数精度は±3.5%である必要があります。クロックソースの周波数精度をご確認ください。

表36.50 ROM(コード格納用フラッシュメモリ)特性(3) 中速動作モード 条件:1.8V≦VCC = VCC_USB≦3.6V、1.8V≦AVCC0≦3.6V、VSS = AVSS0 = VSS_USB = 0V プログラム/イレーズ時の動作温度範囲:T_a = −40~+85°C

42		記号	F	CLK = 1MH	z	F	CLK = 8MH	lz	∺4 /⊥
項目	· · · · · · · · · · · · · · · · · · ·		min	typ	max	min	typ	max	単位
プログラム時間	4バイト	t _{P4}	_	143	1330	_	96.8	932	μs
イレーズ時間	1Kバイト	t _{E1K}	1	8.3	269	1	5.85	219	ms
	256Kバイト	t _{E256K}		407	928		93	520	ms
ブランクチェック時間	4バイト	t _{BC4}	_	_	78	_	_	50	μs
	1Kバイト	t _{BC1K}	_	_	1.61	_	_	0.369	ms
イレーズ処理強制停止時	間	t _{SED}	_	_	33.6	_	_	25.6	μs
スタートアップ領域入れ	は替え設定時間	t _{SAS}	_	13.2	549	_	7.6	445	ms
アクセスウィンドウ設定時間		t _{AWS}	_	13.2	549	_	7.6	445	ms
ROMモード遷移待ち時間1		t _{DIS}	2	_	_	2	_	_	μs
ROMモード遷移待ち時	間2	t _{MS}	3			3		_	μs

- 注. ソフトウェアの命令実行からFlashの各動作が起動するまでの時間は含みません。
- 注. フラッシュメモリP/E 時、FCLKの下限周波数は1MHzです。FCLKを4MHz未満で使用する場合は、設定可能な周波数は 1MHz、2MHz、3MHzです。例えば1.5MHzのように整数値でない周波数は設定できません。
- 注. FCLKの周波数精度は±3.5%である必要があります。クロックソースの周波数精度をご確認ください。

36.11 E2 データフラッシュ (データ格納用フラッシュメモリ) 特性

表36.51 E2データフラッシュ特性(1)

項目		記号	min	typ	max	単位	条件
再プログラム/イレ-	再プログラム/イレーズサイクル ^(注1)		100000	1000000	_	回	
データ保持時間	N _{DPEC} 10000回後	t _{DDRP}	20 (注2、注3)	_	_	年	$T_a = +85$ °C
	N _{DPEC} 100000回後		5 (注2、注3)	_	_	年	
	N _{DPEC} 1000000回後		_	1 (注2、注3)	_	年	T _a = +25°C

注1. 再プログラム/イレーズサイクルの定義:再プログラム/イレーズサイクルは、ブロックごとの消去回数です。再プログラム/イレーズサイクルがn回(n = 100000回)の場合、ブロックごとにそれぞれn回ずつ消去することができます。例えば、1Kバイトのブロックについて、それぞれ異なる番地に1バイト書込みを1000回に分けて行った後に、そのブロックを消去した場合も、再プログラム/イレーズサイクル回数は1回と数えます。ただし、消去1回に対して、同一アドレスに複数回の書込みを行うことはできません。(上書き禁止)

注2. フラッシュメモリライタを使用時、および当社提供のセルフプログラミングライブラリ使用時の特性です。

注3. 信頼性試験から得られた結果です。

表36.52 E2データフラッシュ特性(2) 高速動作モード

条件: $2.7V \le VCC \le 3.6V$ 、 $2.7V \le AVCC0 \le 3.6V$ 、 $VSS = AVSS0 = VSS_USB = 0V$

プログラム/イレーズ時の動作温度範囲: T_a = −40 ~ +105 °C

42	項目		FCL	FCLK = 1MHz			FCLK = 32MHz			
		記号	min	typ	max	min	typ	max	単位	
プログラム時間	1バイト	t _{DP1}	_	86	761	_	40.5	374	μs	
イレーズ時間	1Kバイト	t _{DE1K}	_	17.4	456	_	6.15	228	ms	
	8Kバイト	t _{DE8K}	_	60.4	499	_	9.3	231	ms	
ブランクチェック時間	1バイト	t _{DBC1}	_	_	48	_	_	15.9	μs	
	1Kバイト	t _{DBC1K}	_	_	1.58	_	_	0.127	μs	
イレーズ処理強制停止時間		t _{DSED}	_	_	21.5	_	_	12.8	μs	
データフラッシュ STOF	P解除時間	t _{DSTOP}	5	_		5	_	_	μs	

注. ソフトウェアの命令実行からFlashの各動作が起動するまでの時間は含みません。

注. フラッシュメモリP/E 時、FCLKの下限周波数は1MHzです。FCLKを4MHz未満で使用する場合は、設定可能な周波数は 1MHz、2MHz、3MHzです。例えば1.5MHzのように整数値でない周波数は設定できません。

注. FCLKの周波数精度は±3.5%である必要があります。クロックソースの周波数精度をご確認ください。

表 36.53 E2データフラッシュ特性(3) 中速動作モード

条件: $1.8V \le VCC \le 3.6V$ 、 $1.8V \le AVCC0 \le 3.6V$ 、 $VSS = AVSS0 = VSS_USB = 0V$

プログラム/イレーズ時の動作温度範囲: T_a = -40~+85℃

		u								
		÷1 P	FCL	FCLK = 1MHz			FCLK = 8MHz			
項目		記号	min	typ	max	min	typ	max	単位	
プログラム時間	1バイト	t _{DP1}	_	126	1160	_	85.4	818	μs	
イレーズ時間	1Kバイト	t _{DE1K}	_	17.5	457	_	7.76	259	ms	
	8Kバイト	t _{DE8K}	_	60.5	500	_	16.7	267.6	ms	
ブランクチェック時間	1バイト	t _{DBC1}	_	_	78	1	_	50	μs	
	1Kバイト	t _{DBC1K}	_	_	1.61	_	_	0.369	ms	
イレーズ処理強制停止時間		t _{DSED}	_	_	33.5		_	25.5	μs	
データフラッシュ STOF	P解除時間	t _{DSTOP}	720	_	_	720	_	_	ns	

注. ソフトウェアの命令実行からFlashの各動作が起動するまでの時間は含みません。

注. フラッシュメモリP/E 時、FCLKの下限周波数は1MHzです。FCLKを4MHz未満で使用する場合は、設定可能な周波数は 1MHz、2MHz、3MHzです。例えば1.5MHzのように整数値でない周波数は設定できません。

注. FCLKの周波数精度は±3.5%である必要があります。クロックソースの周波数精度をご確認ください。

36.12 使用上の注意事項

36.12.1 VCL コンデンサ、バイパスコンデンサ接続方法

本 MCU では、マイコン内部の電源電圧を自動的に最適なレベルに電圧降下するための内部降圧回路を内蔵しています。この内部降圧電源(VCL 端子)と VSS 端子間には、内部電圧安定用のコンデンサ 4.7μF を接続する必要があります。外付けコンデンサ接続方法を図 36.63 ~図 36.64 に示します。外付けコンデンサは端子の近くに配置してください。VCL 端子には、電源電圧を印加しないでください。

また、電源端子のペアごとに積層セラミックコンデンサをバイパスコンデンサとして入れてください。バイパスコンデンサはできるかぎり MCU の電源端子の近くに実装してください。コンデンサの容量値は 0.1μF(推奨値)を使用してください。水晶発振関連のコンデンサについては「9. クロック発生回路」も参照してください。アナログ関連のコンデンサについては「30. 12 ビット A/D コンバータ (S12ADb)」も参照してください。

基板設計の注意事項についてはアプリケーションノート「ハードウェアデザインガイド」(R01AN1411JJ)でも説明していますので、最新版をルネサスエレクトロニクスホームページから入手して参照ください。




図 36.63 コンデンサ接続方法(64 ピン)




図 36.64 コンデンサ接続方法(48 ピン LFQFP)

付録 1. 各処理状態におけるポートの状態

表1.1 各処理状態におけるポートの状態

ポート名(端子名)	リセット	ソフトウェアス	タンバイモード			
P03 (DA0)	Hi-Z	DA0出力時(DAOE0 = 1)	DA出力保持			
		上記以外 (DAOE0 = 0)	Keep-O			
P05 (DA1)	Hi-Z	DA1出力時(DAOE1 = 1)	DA出力保持			
		上記以外(DAOE1 = 0)	Keep-O			
P14 (OVRCURA/IRQ4)	Hi-Z	Keep-O	(注1、注2)			
P15 (IRQ5/CLKOUT)	Hi-Z	CLKOUT選択時	CLKOUT出力			
		上記以外	Keep-O ^(注1)			
P16 (VBUS/OVRCURB/IRQ6/RTCOUT)	Hi-Z	RTCOUT選択時	RTCOUT出力			
		上記以外	Keep-O (注1、注2、注3)			
P17 (IRQ7)	Hi-Z	Keep-	〇 (注1)			
P26	Hi-Z		ер-О			
P27 (IRQ3)	Hi-Z		〇 (注1)			
P30 (IRQ0)	Hi-Z	Keep-	〇 (注1)			
P31 (IRQ1)	Hi-Z	Keep-	〇 (注1)			
P32 (IRQ2/RTCOUT)	Hi-Z	RTCOUT選択時	RTCOUT出力			
		上記以外	Keep-O ^(注1)			
P35 (NMI)	Hi-Z) (注1)			
P40~P44、P46	Hi-Z	Kee	эр-О			
P54、P55	Hi-Z	Kee	эр-О			
PA0	Hi-Z	Kee	эр-О			
PA1 (RTCOUT)	Hi-Z	RTCOUT選択時	RTCOUT出力			
		上記以外	Keep-O			
PA3 (IRQ6)	Hi-Z	Keep-	〇 (注1)			
PA4 (IRQ5)	Hi-Z	Keep-	〇 (注1)			
PA6 (IRQ3)	Hi-Z	Keep-	〇 (注1)			
PB0 (IRQ2/RTCOUT)	Hi-Z	RTCOUT選択時	RTCOUT出力			
		上記以外	Keep-O ^(注1)			
PB1 (IRQ4)	Hi-Z	Keep-	〇 (注1)			
PB3 (OVRCURA)	Hi-Z		〇 (注2)			
PB5~PB7	Hi-Z	Kee	эр-О			
PC2、PC3	Hi-Z	Kee	ер-О			
PC4 (VBUS/IRQ2/CLKOUT)	Hi-Z	CLKOUT選択時	CLKOUT出力			
		上記以外	Keep-O (注1、注2)			
PC5	Hi-Z	Kee				
PC6	Hi-Z	Kee	ер-О			
PC7 (OVRCURB)	Hi-Z	Keep-	〇 (注2)			
PE0 (IRQ0)	Hi-Z	Keep-	〇 (注1)			
PE1 (IRQ1)	Hi-Z	Keep-	〇 (注1)			
PE2 (IRQ7)	Hi-Z		〇 (注1)			
PE3 (IRQ3)	Hi-Z	Keep-O (注1)				
PE4 (IRQ4)	Hi-Z	Keep-O (注1)				
PE5 (IRQ5)	Hi-Z	Keep-	〇 (注1)			
PE6 (IRQ6)	Hi-Z		〇 (注1)			
PE7 (IRQ7)	Hi-Z	Keep-	〇 (注1)			
PH7	Hi-Z	Ke	еер			
PJ6	Hi-Z	Kee	ер-О			
PJ7	Hi-Z	Kee	ер-О			
USB0_DM	Hi-Z	Keep-O ^(注4)				
USB0_DP	Hi-Z	•	〇 (注4)			

: High レベル : Low レベル

Keep-O:出力端子として使用時は直前値を保持、入力端子として使用時はハイインピーダンス Keep:ソフトウェアスタンバイモードでの端子状態を保持(プルアップ、オープンドレイン設定も保持されます) Hi-Z:ハイモードでの端子状態を保持(プルアップ、オープンドレイン設定も保持されます)

外部端子割り込みとして使用時は、ソフトウェアスタンバイモード解除要因として設定されている場合、入力できます。

- USB端子(VBUS/OVRCURA/OVRCURB)として使用時は入力できます。 周辺機能や外部端子割り込みとして選択した場合、ソフトウェアスタンパイモード時にHighを入力または出力しないでくだ さい。 入力端子として使用時は入力可能です。

付録 2. 外形寸法図

外形寸法図の最新版や実装に関する情報は、ルネサス エレクトロニクスホームページの「パッケージ」 に掲載されています。




図 A. 64 ピン LFQFP (PLQP0064KB-A)




図 B. 64ピンLQFP (PLQP0064GA-A)




図 C. 64 ピン WFLGA (PWLG0064KA-A)




図 D. 48 ピン LFQFP (PLQP0048KB-A)

RX111 グループ 付録2. 外形寸法図




図 E. 48 ピン HWQFN (PWQN0048KB-A)

RX111 グループ 付録2. 外形寸法図




図 F. 40 ピン HWQFN (PWQN0040KC-A)

RX111 グループ 付録2. 外形寸法図




図 G. 36 ピン WFLGA (PWLG0036KA-A)

			改訂内容
Rev.	発行日	ページ	ポイント
1.00	2013.05.31		初版発行
1.10	2014.03.31	1. 概要	
		43、44	表1.3 製品一覧表 変更
		45	図1.1 型名とメモリサイズ・パッケージ 変更
		46	図1.2 ブロック図 変更
		5. I/O レジス	λ λ
		113	表5.1 I/O レジスタアドレス一覧 変更
		9. クロック	発生回路
		156	9.2.4 PLL コントロールレジスタ2(PLLCR2) 変更
		158	9.2.6 サブクロック発振器コントロールレジスタ(SOSCCR) 変更
		175	9.7 内部クロック
		11. 消費電力	
		195	表11.2 各モードにおける遷移および解除方法と動作状態 注7 追記
		196	図11.1 モード遷移 注4 変更
		197	表11.3 各動作モードでの発振器の使用可否変更
		200	11.2.3 モジュールストップコントロールレジスタB(MSTPCRB) 注1 変更
		14. 割り込a 259	みコントローラ(ICUb)
		260	14.4.5 多重割り込み 追記
		15. バス	14.4.0 高迷剖り込み 変更
		270	15.3.2 バスエラー監視許可レジスタ(BEREN) 変更、 注1、注2 追記
		271	15.3.3 バスエラーステータスレジスタ 1(BERSR1) 変更
		274	15.4.1.2 タイムアウト 追記
		275	表 15.5 発生するバスエラーの種類 変更
		17. イベン	トリンクコントローラ (ELC)
		306	17.1 概要 変更
		307	17.2.1 イベントリンクコントロールレジスタ(ELCR) 変更
		308	17.2.2 イベントリンク設定レジスタ n(ELSRn) 変更
		309	表 17.3 ELSRn.ELS[7:0] ビットに設定するイベント信号名と信号番号の対応 変更
		312	表 17.4 ポートグループ関連レジスタとポート番号の対応 追記
		314	表 17.4 ポートグループ関連レジスタとポート番号の対応 削除
		317	17.3.1 割り込み処理とイベントリンクの関係 変更
		320	(3) シングル出力ポートのイベント入力動作 変更
		325	17.4.4 クロック設定について 変更
		18. 1/0ポー	
		331	図18.4 入出力ポートの構成(4) 変更
		333	18.3.1 ポート方向レジスタ(PDR) 変更
		334 335	18.3.2 ポート出力データレジスタ(PODR) 変更
		336	18.3.3 ポート入力データレジスタ(PIDR) 変更
		337	18.3.4 ポートモードレジスタ(PMR) 変更 18.3.5 オープンドレイン制御レジスタ 0(ODR0) 変更
		338	18.3.6 オープンドレイン制御レジスタ1 (ODR1) 変更
		339	18.3.7 プルアップ制御レジスタ(PCR) 変更
		342、343	18.4 ポート方向レジスタ (PDR) の初期化 追記
			ファンクションピンコントローラ(MPC)
		350	19.2.1 書き込みプロテクトレジスタ(PWPR) 変更
		351	19.2.2 POn 端子機能制御レジスタ(POnPFS)(n=3、5) 変更
		367	19.3.2 MPC レジスタ設定する場合の注意事項 変更
		368	19.3.3 アナログ機能を使う場合の注意事項 変更
		20. マルチ	ファンクションタイマパルスユニット2(MTU2a)
		404	20.2.17 タイマアウトプットマスタ許可レジスタ(TOER)、注1 変更
		22. コンペ	アマッチタイマ(CMT)
		572	22.3.1 周期カウント動作 変更

改訂記録

New 1.10 2014-03.31 23.17 p. p. p. p. p. p. p. p. p. p. p. p. p.				改訂内容
1.10 2014.03.31 23. リアルタイムクロック(RTCA) 585 23.2.18 RTC コントロールレジスタ2(RCR2)注1 変更 605 23.3.6 アラー L機能 変更 24. 独立ウォッチドッグライマ(IWDTa) 614 24.1 観象 変更 630 24.1 8色 数更 変更 25. USB2.0 メネト/アンアンションモジュール (USBc) 638 25.2 2 システムコンフィギュレーションステータスレジスタ0(SYSSTS0)変更 638 25.2 2 システムコンフィギュレーションステータスレジスタ0(SYSSTS0)変更 628 25.2 2 SERD(ボートコントロールレジスタ(ODEFOCTR) 20.1 FIDFO ボートコントロールレジスタ(ODEFOCTR) 21.1 FIDFO ボーコントロールレジスタ(ODEFOCTR) 21.1 FIDFO ボーコントロールレジスタ(ODEFOCTR) 22.2 2 SERD(新別込み許可レジスタ(BRDYENB)変更 653 25.2 10 NRD 割り込み許可レジスタ(BRDYENB)変更 721 (1) パッファステータス 変更 725 (4) コントロール自動転送機能 削除 26. シリアルコミューケーションインタフェース(SCIG、SCII) 774、755 (2) スマートカードインタフェースモードのとき(SCMR SMIF ビット=1)変更 752 26.2 6 シリアルコントロールレジスタ(SCR)変更 759 (2) スマートカードインタフェースモードのとき(SCMR SMIF ビット=1)変更 762 762 763 (2) スマートカードインタフェースモードのとき(SCMR SMIF ビット=1)変更 764 765 26.2 6 スマートカードインジスタ(SCMP)変更 765 表26.9 SCMR BCP2ビットと SMIT BCP1101ビットの総み合わせ 追記 812 20.8 23.7 b 1.0 カッド・ドンジスタ(SCMP)変更 765 表26.3 スマートカードモードンジスタ(SCMR)変更 765 表26.3 スマートカードモードンジスタ(SCMR SMIF ビット=1)変更 870 20.8 2 3 7 b 1.0 カッド・ドンジスタ(SCMR)を表 2 2 3 2 7 アンバ・リファンリーク 同期式モード送信でのかおりコック使用の動物項 注:追記 875 26.13141 トランスミットイネーブルビット(TE ビット)に関する注意事項 追記 27.3 4 マスタを影解を要要 28.2 1 T SMIP MP W P V SMIP MP M P W P V SMIP MP W P V SMIP MP	Rev.	発行日	~-:	
595 23.18 RTC コントロールレジスタ2(RCR2)注1 東更 605 23.36 アラー 23.8 アラー 24.8 東京	1 10	2014 03 31		
605 23.3.6 アラーム機能 変更 24.4独立ウォッチドッグタイマ(WDTa) 614 24.1 概要 表24.1 WDT DOT 位性 変更 630 24.3.6 割り込み受図 変更 25.USB2のホスト/ファンクションモジュール (USBC) 638 25.2 ピンステムコンフィギュレーションステクスしごスタの(SYSSTSO)変更 25.1 CEPCOTR) DOFFIC ボートコントロールレジスタ(DOFFOCTR) DOFFIC ボートコントロールレジスタ(DOFFOCTR) DOFFIC ボートコントロールレジスタ(DOFFOCTR) DOFFIC ボートコントロールレジスタ(DOFFOCTR) DOFFIC ボートコントロールレジスタ(DOFFOCTR) 25.2 CEPCOTR) DOFFIC ボーカントロールレジスタ(DOFFOCTR) 25.2 DOFFIC DOFFIC TR) 25.2 DOFFIC TR) 2	1.10	2014.00.01		
24. 独立ウォッチドッグタイマ(WDTa) 614 24.1 報要、張名・INDTの仕様 変更 630 24.3.6 割り込み・夏図 変更 25. USB2.0 ホスト・ノファンクションモジュール(USBc) 638 25.2 システムコンフィギューションステータスレジスタの(SYSSTSの)変更 648 25.2 を CFIFO ボートコントロールレジスタ(OFIFOCTR) DOFIFO ボートコントロールレジスタ(OFIFOCTR) DOFIFO ボートコントロールレジスタ(OFIFOCTR) DOFIFO ボートコントロールレジスタ(OFIFOCTR) DOFIFO ボートコントロールレジスタ(OFIFOCTR) DOFIFO ボートコントロールレジスタ(OFIFOCTR) DIFIFO ボートコントロールレジスタ(OFIFOCTR) E52 25.2 9 BRDY 割り込み許可レジスタ(BRDYENB)変更 653 25.2 10 NRDY 割り込み許可レジスタ(BRDYENB)変更 721 (1) バッファステータス 変更 725 (4) コントロール自動送機能 削除 26.5 1/ファルョニューケーションインタフェース(SCIR、SCII) 754、756 (2) スマートカードインタフェースモードのとき(SCMR、SMIF ピット=1)変更、表26.8 SCMR BCP2ピットと SMR BCP[1:0] ピットの組み合わせ 追記 757 26.2 8 ンリプルコントロールレジスタ(SCMR)変更 759 (2) スマートカードインタフェースモードのとき(SCMR、SMIF ピット=1)変更 764 26.2 8 スマートカードモードレジスタ(SCMR)変更、注2 削除 765 表26.9 SCMR BCP2ピットと SMR BCP1ピットの組み合わせ 追記 812 図を23 SCI の初期化フローチャートの例(クロック同期まモード)変更 870 図を6.73 クロック同期まモードの開ビリントの組み合わせ 追記 812 図を23 SCI の初期化フローチャートの例(クロック同期まモード)変更 871 図を7.3 クロック同期まモードの関係のアンク(関係の制的)事項 注1 追記 872 (2) スマートカードマンタフェス (RSPI) 985 30.9 28.2 1 RSPI) 判断 20.3 を更 1031 28.4 2 消費電力経過機能の注意事項 変更 30.12 ドンクフェース(SSPI) 985 30.9 2 8.2 1 RSPI 計解レジスタ(SSPCR)変更 1031 28.4 2 消費電力経過解中化の変変範囲 変更 1077 30.7 1.0 アナログ電解子化の変変範囲 変更 30.12 ドンクコンバータ(SIZADB) 1088 ま3.3 1 データ演覧回路(DOC) 1188 ま3.3 1 データ演覧回路(DOC) 1198 ま3.3 3 2 データ演回路(DOC) 1198 ま3.3 3 2 データ演面的器(DOC) 1199 3 30.2 1 2 4 0 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2 2				
(614 24.1 概要、表24.1 NOTOの仕様 変更 (630 24.3 6 割り込み要因 変更 25. USB2.0 ホスト/ファンクションモジュール (USBc) (630 25.2 を ステルコンフィギュレージョンステータスレジスタの (SYSSTSO) 変更 25. USB2.0 ホスト/ファンクションモジュール (USBc) (638 25.2 を ステルコンフィギュレージョンステータスレジスタの (SYSSTSO) 変更 (648 25.2 6 CEIPC ボーコントロールレジスタ (DEFFOCTR) DOFFO ボーコントロールレジスタ (DEFFOCTR) DOFFO ボーコントロールレジスタ (DEFFOCTR) と 1 NFIPFO ボーコントロールレジスタ (DEFFOCTR) と 1 NFIPFO ボーコントロールレジスタ (DEMPENB) 変更 (652 25.2 0 NFD) 割り込み許可レジスタ (DRDYENB) 変更 (653 25.2 10 NFD) 割り込み許可レジスタ (DRDYENB) 変更 (64) コントロール自動転送機能 削除 (26.5 リアルコュニケーショングンタフェース (SCIe, SCIF) ア21 (1) パンファステータス 変更 ア25 (4) コントロール自動転送機能 削除 (26.5 リファルコニーケーショングンタフェースモードのとき (SCMR.SMIF ピット=1) 変更 表 26.8 SCMR BCP2ピットと SMR.BCP1で)ピットの組み合わせ 追記 ア57 (26.2 6 シリアルコントロールレジスタ (SCR) 変更 (2) スマートカードインタフェースモードのとき (SCMR.SMIF ピット=1) 変更 ア62 (2) スマートカードインタフェースモードのとき (SCMR.SMIF ピット=1) 変更 ア65 表 26.9 SCMR.BCP2ピットと SMR.BCP1で)ピットの組み合わせ 追記 図26.23 SCIの 初期化フローチャートの例 (フロック回期式モード) 変更 870 図26.23 OLD 初期化フローチャートの例 (フロック回期式モード) 変更 875 え 26.13.14 トランスミットイネーブルピット (TE ピット) に関する注意事項 追記 27.PCパスインタフェス (RIIC) 915 27.3.4 マスタを信動作 変更 28.3 シリアルペリフェラルインタフェース (RSPI) 968、950 28.2 HSPI 制御レジスタ (SPCR) 変更 1031 28.4.2 消費者が低減機能の注意事項 変更 30.1 ピットルのコングータ (対域・関連を) 22.1 RSPI 制御レジスタ (SPCR) 変更 1031 28.4.2 消費者が低減機能の注意事項 変更 30.1 ピットルのコングータ (対域・関連を) 変更 30.2 (27.1 アログで高端年他の設定能囲 変更 35.フラッシュメモリ 1096~1179 変更 36.2 電販的時性 (1) 表36.3 DC特性 (1) 変更 1188 表36.1 DC特性 (1) 変更 1198 表36.2 ので特性 (1) 変更 1199 表36.2 ので特性 (1) 変更 1198 表36.3 AO を接触性 (2) 変更 1199 表36.3 AO の変換性性 (1) 変更 1198 表36.3 AO の変換性性 (1) 変更 1199 表36.3 AO の変換性性 (1) 変更 1199 表36.3 AO の変換性性 (1) 変更 1199 表36.3 AO の変換性性 (1) 変更 1199 表36.3 AO の変換性性 (1) 変更 1199 表36.3 AO の変換性性 (1) 変更 1199 表36.3 AO の変換性性 (1) 変更 1199 表36.3 AO の変換解性 (1) 変更 1199 表36.3 AO の変換性性 (1) 変更 1199 表36.4 AO の変換性性 (1) 変更 1199 表36.4 AO の変換性性 (1) 変更 1199 表36.4 AO の変換性性 (1) 変更 表36.4 AO の変換機性 (2) 変更 表36.4 AO の変換機能 (2) 表36.3 AO の変換性 (2) 変更 表36.4 AO の変換性 (2) 変更 表36.4 AO の変換機能 (2) 表36.3 AO の変換性 (2) 変更 表36.4 AO の変換機能 (2) 対数の変換性 (2) 変更 表36.4 AO の変換機能 (2) 表36.3 AO の変換性 (2) 対数の変換性				
630 24.3.6 割り込み要因 変更 25.USB2.Oホスト/ファンクションモジュール (USBc) 638 25.2.2 システムコンフィギュール (USBc) 638 25.2.2 システムコンフィギュール・ションステータスレジスタの (SYSSTSO) 変更 648 25.2.6 CFIFO ボートコントロールレジスタ (DFIFOCTR) DFIFO ボートコントロールレジスタ (DFIFOCTR) DFIFO ボートコントロールレジスタ (DFIFOCTR) DFIFO ボートコントロールレジスタ (DFIFOCTR) 25.2.9 BRD/ 助り込み持可レジスタ (BRDYENB) 変更 653 25.2.10 NRDY 割り込み持可レジスタ (BRDYENB) 変更 654 25.2.11 BEMP 割り込み持可レジスタ (BRDYENB) 変更 721 (1) パッファステータス 変更 725 (4) コントロール电助路送機能 削除 26.5.11 PEMP 割り込み持可レジスタ (SCMR SMIF ビット= 1) 変更、表3.8.5 SCMR BCDYビットと SMR BCDYビットと SMR BCDY (ジートを SMR BCDY (ジートで SMR BCDY SMR BCDY SMR BCDY (ジートで SMR BCDY SMR BCDY SMR BCDY SMR BCDY SMR BCDY SMR BCDY (ジートで SMR BCDY SMR BCD				
25. USB2.0 ホスト/ファンクションモジュール (USBc) 638				
638 25.22 システムコンフィギュレーションステータスレジスタの(SYSSTSO) 変更 648 25.26 CFIFO ボートコントロールレジスタ(DOFIFOCTR)				
648				
DOFIFO ボーコントロールレジスタ(DIFIFOCTR) 注1 削除 652 25.29 BRDY 割り込み許可レジスタ(RRDYENB) 変更 653 25.2.10 NRDY 割り込み許可レジスタ(RRDYENB) 変更 654 25.2.11 BEMP 割り込み許可レジスタ(REDYENB) 変更 721 (1) パッファステータス 変更 725 (4) コントロール自動転送機能 削除 26.シリアルコミュニケーションインタフェース(SCIe、SCII) 754 755 (2) スマートカードインタフェース(SCIe、SCII) 754 756 (2) スマートカードインタフェース(SCIe、SCIII) 757 26.2.6 シリアルコミュニケーションインタフェース(SCIe、SCIII) 759 (2) スマートカードインタフェース・「OC 2 (SCMR.SMIF ピット= 1) 変更 762 763 (2) スマートカードインタフェースモードのとき(SCMR.SMIF ピット= 1) 変更 762 763 (2) スマートカードインタフェースモードのとき(SCMR.SMIF ピット= 1) 変更 764 26.2.8 スマートカードモードレジスタ(SCIR) 変更 720 764 26.2.8 スマートカードモードレジスタ(SCIR) 変更 765 765 326.9 SCMR SCIP ピットと SMR SCIP (10) ピットの組合わけ				
DIFIFO ボートコントロールレジスタ(BRDYENB) 変更 652 25.2.9 BRDY 割り込み許可レジスタ(BRDYENB) 変更 653 25.2.10 NRDY 割り込み許可レジスタ(BEMPENB) 変更 654 25.2.11 BEMP 割り込み許可レジスタ(BEMPENB) 変更 721 (1) パッファステータス 変更 725 (4) コントロール目動転送機能 削除 26.5 リアルコミュニケーションインタフェース(SCIe、SCII) 754、755 (2) スマートカードインタフェース (SCIe、SCII) 764、755 (2) スマートカードインタフェースモードのとき(SCMR.SMIF ピット= 1) 変更 759 (2) スマートカードインタフェースモードのとき(SCMR.SMIF ピット= 1) 変更 762、763 (2) スマートカードインタフェースモードのとき(SCMR.SMIF ピット= 1) 変更 764 26.2 象スマートカードードーレジフタ (5MR) 200・12 カーリの開新さード) 変更 26.3 3 7 0 m 26.3 3 CI の初別化フローチャートの例 (70 m) の間所式モード) 変更 870 26.3 14 1 5 2 2 3 2 1 2 1 2 2 2 2 2 2 2 2 2 2 2 2 2			040	
652 25.2.9 BRDY 割り込み許可レジスタ(BRDYENB)変更 653 25.2.10 NRDY 割り込み許可レジスタ(NRDYENB)変更 654 25.2.11 BEMP 割り込みが計可レジスタ(DEMPENB)変更 721 (1) パッファステータス 変更 725 (4) コントロール自動転送機能 削除 26.シリプルコミュニケーションインタフェース (SCIe、SCII) 754、755 (2) スマートカードインタフェースモードのとき (SCMR.SMIF ビット=1) 変更、				
653 25.2.10 NEDY 割り込み許可レジスタ(NRDYENB)変更 654 25.2.11 BEMP 割り込み許可レジスタ(BEMPENB)変更 721 (1) パッファステータス 変更 725 (4) コントロール自動転送機能 削除 26. シリアルコミュニケーションインタフェース(SCIe、SCII) 764、755 (2) スマートカードインタフェース(SCIe、SCII) 764、755 (2) スマートカードインタフェースモードのとき(SCMR.SMIF ピット= 1)変更、表 26.8 SCMR.BCP2ピットと SMR.BCP1・ロノットの組み合わけ 追記 757 26.2 をシリアルコントロールレジスタ(SCR) 変更 759 (2) スマートカードインタフェースモードのとき(SCMR.SMIF ピット= 1)変更 762、763 (2) スマートカードインタフェースモードのとき(SCMR.SMIF ピット= 1)変更 764 26.2 8 スマートカードインタフェースモードのとき(SCMR.SMIF ピット= 1)変更 765 表 26.9 SCMR.BCP2ピットと SMR.BCP1・ロノットの組み合わせ 追記 812 図 26.23 SCI の初期化フローチャートの例(クロック同期式モード)変更 870 図 26.73 クロック同期式モード送信での外部クロック使用の制約率項 21 追記 875 26.13.14 トランスミットイネーブルピット(TE ピット)に関する注意事項 追記 875 26.13.14 トランスミットイネーブルピット(TE ピット)に関する注意事項 追記 875 26.13.14 トランスミットイネーブルピット(TE ピット)に関する注意事項 追記 875 26.13.14 トランスミットイネーブルビット(TE ピット)に関する注意事項 28.シリアルペリフェラルインタフェース(RIC) 915 27.3.4 マスタ受信動作 変更 28.2 ISSEN 制御レンスタ(SPCR)変更 28.2 ISSEN 制御レンスタ(SPCR)変更 30.1 12ピットルロコンバータ(SI2ADb) 1058 30.2 12 AD 変換が基入カコントロールレジスタ(ADEXICR)変更 30.2 12 AD 変換が基入カコントロールレジスタ(ADEXICR)変更 33.5 プラク波回路(DOC) 1088 表 33.1 データ演算回路(DOC) の仕様 変更 33.5 ブラク波可能の 1091 33.5 イントリンク出力機能 変更 35.7 ラク波回路(DOC) 1080 表 33.1 データ演算回路(DOC) の仕様 変更 1181 表 36.3 DC特性(1)表 36.4 DC特性(2)変更 1182 表 36.5 DC特性(1)表 36.1 AD 変換特性(2)変更 1196 表 36.2 3 程準IO 域弁出力特性(3)変更 1197 表 36.2 3 DE特性(1)変更 1198 表 36.2 4 DC 特性(1)変更 1198 表 36.3 DC 特性(1)変更 22.0 表 36.3 AD 変換特性(2) 変更 22.0 表 36.3 AD 変換特性(2) 変更 22.0 表 36.4 ROM(以合作用変) は 20.0 素 36.3 AD 変換特性(2) 22.0 産 36.4 ROM(1 一ド格納用フラッシュメモリ) 194 (2) 高速動作モード・ での			652	
721 (1) バッファステータス 変更 725 (4) コントロール自動転送機能 削除 26.シリアルコミュニケーションインタフェース(SCIe、SCIF) 754、755 (2) スマートカードインタフェース(SCIe、SCIF) 754、755 (2) スマートカードインタフェースモードのとき(SCMR.SMIF ピット= 1)変更、表26.8 SCMR BCP2 ピットと SMR.BCP1(1) ピットの組み合わせ 追記 757 (26.26 シリアルコシュースモードのとき(SCMR.SMIF ピット= 1)変更 769 (2) スマートカードインタフェースモードのとき(SCMR.SMIF ピット= 1)変更 762、763 (2) スマートカードインタフェースモードのとき(SCMR.SMIF ピット= 1)変更 764 (26.28 スマートカードモードレジスタ(SCMR)変更、注文 制除 765 表26.9 SCMR BCP2 ピットと SMR.BCP1(1) ピットの組み合わせ 追記 812 図26.23 SCI の初期化フローチャートの例 (クロック同期式モード)変更 870 図26.73 クロック同期式モード 送信の外部グロック使用の制勢事項 注1 追記 875 (26.13.14 トランスミットイネーブルビット(TE ビット)に関する注意事項 追記 27.12C バスインタフェース(RIIC) 915 27.3 ギスタ受信動作 変更 28.シリアルベリフェラルインタフェース(RSPI) 958、959 (28.2 In SPI 制御レジスタ(SPCR)変更 1031 (28.42 I消費金 加減機能の注意事項 変更 30.12 ピット ADコンバータ(S12ADb) 1058 30.2.12 AD 変換施張入カコントロールレジスタ(ADEXICR)変更 1091 表33.7 データ演算回路(DOC) の性様 変更 33.7 データ演算回路(DOC) の性様 変更 33.7 データ演算回路(DOC)の性様 変更 1094 (3) 3.5 イベントリンク出力機能 変更 35.7 ラッシュメモリ 1181 表36.3 DC特性(3)変更 1188 表36.11 DC特性(9) 変更 1188 表36.11 DC特性(9) 変更 1188 表36.20 助作周波数(中速動作モード)変更 表36.36 AD 変換特性(1)変更 1197 表36.20 助作周波数(中速動作モード)変更 11220 表36.36 AD 変換特性(1)変更 11221 表36.37 AD 変換特性(1)変更 12221 表36.37 AD 変換特性(2)表36.38 AD 変換特性(3)変更 12221 表36.47 ROM(コード格納用フラッシュメモリ)特性(2)高速動作モード・変更 33.48 ROM(コード格納用フラッシュメモリ)特性(2) 直速動作モード・変更 33.48 ROM(コード格納用フラッシュメモリ)特性(3) 中速動作モード、変更 33.48 ROM(コード格納用フラッシュメモリ)特性(3) 中速動作モード、表36.48 ROM(コード格納用フラッシュメモリ)特性(3) 中速動作モード・変更 33.48 ROM(コード格納用フラッシュメモリ)特性(3) 中速動作モード、表36.48 ROM(コード格納用フラッシュメモリ)特性(3) 中速動作モード 変更 33.48 ROM(コード格納用フラッシュメモリ)特性(3) 中速動作モード・変更 33.48 ROM(コードを動作ファンシュメモリ)特性(3) 中途動作モード 変更 33.48 ROM(コード格納用フラッシュメモリ)特性(3) 中途動作モード・変更 33.48 ROM(コード格納用フラッシュメモリ)特性(3) 中途の 33.48 ROM(コード格納用フラッシュメモリ)特性(3) 中途の 33.48 ROM(コード格納用ファンコード・ロードのと同様の 34.48 ROM(コード格) 35.44 ROM(コード格) 35.44 ROM(コード格) 35.44 ROM(コード格) 35.44 ROM(コード格) 35.44 ROM(コード格) 35.44 ROM(コード格) 35.44 ROM(コード格) 35.44 ROM(コード格) 35.44 ROM(コード格) 35.44 ROM(コード格)			653	
725			654	25.2.11 BEMP 割り込み許可レジスタ(BEMPENB) 変更
725			721	(1) バッファステータス 変更
754、755			725	
754, 755			26. シリアノ	()
表26.8 SCMR BCP2 ビットと SMR BCP[1:0] ビットの組み合わせ 追記 757 26.26 シリアルコントロールレジスタ(SCR) 変更 759 (2) スマートカードインタフェースモードのとき(SCMR.SMIF ビット=1) 変更 762、763 (2) スマートカードモードレジスタ(SCMR) 変更、注2 削除 764 26.28 スマートカードモードレジスタ(SCMR) 変更、注2 削除 876 表26.9 SCMR BCP2 ビットと SMR BCP[1:0] ビットの組み合わせ 追記 812 図26.23 SCI の初期化フローチャートの例(クロック同期式モード) 変更 870 図26.73 クロック同期式モード送信での外部クロック使用の制約事項 注1 追記 875 26.13 14 トランスミットイネーブルビット(TE ビット)に関する注意事項 追記 27. I*2Cパスインタフェース(RIIC) 915 27.3.4 マスタ受信動作 変更 28.シリアルベリフェラルインタフェース(RSPI) 958、959 28.2.1 RSPI 制御レジスタ(SPCR) 変更 1031 28.4.2 消費電力低減機能の注意事項 変更 30.12 ビットACDコンパータ(S12ADb) 1058 30.212 ADD 変換拡張入カコントロールレジスタ(ADEXICR) 変更 1077 30.7.10 アナログ電源端子他の設定範囲 変更 33. データ演算回路(DOC) 1088 表33.1 データ演算回路(DOC)の仕様 変更 1093 表33.2 データ演算回路(DOC)の仕様 変更 1094 表3.5 イベントリンク出力機能 変更 36. 電気的特性 1181 表36.1 DC特性(3)変更 36. 電気的特性 1181 表36.3 DC特性(1)、表36.4 DC特性(2)変更 1182 表36.5 DC特性(3)変更 1188 表36.1 DC特性(9)変更 注4、注5 追記 1195 38.2 3集単(0 端子出力特性(3)変更 1188 表36.2 0 動作周波数(中速動作モード)変更、注4 追記 表36.2 3 MD 変換特性(1)変更 1220 表36.3 AD 変換特性(1)変更 1221 表36.3 AD 変換特性(1)変更 1222 表36.3 AD 変換特性(1)変更 1226 表36.4 A (アワーオンリセット回路、電圧検出回路特性(2)、注2 変更 1227 表36.4 A R C M (コード格納用フラッシュメモリ)特性(2) 高速動作モード・中速動作モード、表36.4 B C M (コード格納用フラッシュメモリ)特性(2) 高速動作モード・中速動作モード、表36.4 B C M (コード格納用フラッシュメモリ)特性(2) 高速動作モード、東変更			-	
759 (2) スマートカードインタフェースモードのとき (SCMR.SMIF ピット= 1) 変更 762、763 (2) スマートカードインタフェースモードのとき (SCMR.SMIF ピット= 1) 変更 764 26.2.8 スマートカードモードレジスタ (SCMR) 変更、注2 削除 765 表26.9 SCMR.BCP2ピットと SMR.BCP[1:0] ピットの組み合わせ 追記 812 図26.23 SCI の初期化フローチャートの例 (クロック同期式モード) 変更 870 図26.73 クロック同期式モード送信での外部クロック使用の制約事項 注1 追記 875 26.13.14 トランスミットイネーブルビット (TE ピット) に関する注意事項 追記 27.12C/バスインタフェース (RIIC) 915 27.3.4 マスタ受信動作 変更 28.シリアルベリフェラルインタフェース (RSPI) 958、959 28.2.1 RSPI 制御レジスタ (SPCR) 変更 1031 28.4.2 消費電力低減機能の注意事項 変更 30.12ピット ADコンバータ (S12ADb) 1058 30.2.12 AID 変換拡張入カコントロールレジスタ (ADEXICR) 変更 1077 30.7.10 アナログ電源端子他の設定範囲 変更 33.データ演算回路 (DOC) の仕様 変更 1094 33.5 イベントリンク出力機能 変更 35. フラッシュメモリ 1096 ~1179 変更 36. 電気的特性 (1)、表36.4 DC特性 (2) 変更 1182 表36.5 DC特性 (3) 変更 1182 表36.5 DC特性 (1)、表36.4 DC特性 (2) 変更 1182 表36.20 軟作周波数 (中連動作モード) 変更 1197 表36.22 軟作周波数 (中連動作モード) 変更 1220 表36.23 標準I/O 端子出力特性 (3) 変更 1221 表36.37 A/D変換特性 (1) 変更 1220 表36.36 A/D変換特性 (2)、表36.38 A/D変換特性 (3) 変更 1221 表36.37 A/D変換特性 (2)、表36.38 A/D変換特性 (3) 変更 1226 表36.44 R/OM (コード格納用フラッシュメモリ) 特性 (2) 高速動作モード・中速動作モード、変更 1220 表36.44 R/OM (コード格納用フラッシュメモリ) 特性 (2) 高速動作モード・更更 1230 表36.44 R/OM (コード格納用フラッシュメモリ) 特性 (2) 高速動作モード・要更 1230 表36.44 R/OM (コード格納用フラッシュメモリ) 特性 (2) 高速動作モード・要更 1230 表36.48 R/OM (コード格納用フラッシュメモリ) 特性 (2) 高速動作モード・要更 1230 表36.48 R/OM (コード格納用フラッシュメモリ) 特性 (2) 高速動作モード・要更 1230 表36.48 R/OM (コード格納用フラッシュメモリ) 特性 (2) 高速動作モード・要更 1230 表36.48 R/OM (コード格納用フラッシュメモリ) 特性 (2) 高速動作モード・要更 1230 20.44 R/OM (コード格納用フラッシュメモリ) 特性 (2) 高速動作モード・要更 1230 表36.48 R/OM (コード格納用フラッシュメモリ) 特性 (2) 高速動作モード・要更 1230 表36.48 R/OM (コード格納用フラッシュメモリ) 特性 (3) 中国助作モード・要更 1230 表36.48 R/OM (コード格納用フラッシュメモリ) 特性 (3) 中国助作モード・要更 1230 表36.48 R/OM (コード格納用フラッシュメモリ) 特性 (3) 中国助作日 (3) 中国助作日 (3) 中国助作日 (3) 中国助作日 (3) 中国助作日 (3) 中国助作日 (3) 中国助作日 (3) 中国助作日 (3) 中国助作日 (3) 中国助作日 (3) 中国助作日 (3) 中国助作日 (3) 中国助作日 (3) 中国助作日 (3) 中国助作日 (3) 中国助作日 (3) 中国助作日 (3) 中国 (3) 中国 (3) 中国 (3) 中国 (3) 中国 (3) 中国 (3) 中国 (3) 中国 (3) 中国 (3) 中国 (3) 中国 (3) 中国 (3)				
762、763			757	26.2.6 シリアルコントロールレジスタ(SCR) 変更
764 26.28 スマートカードモードレジスタ(SCMR)変更、注2 削除 765 表26.9 SCMR.BCP2ビットと SMR.BCP[1:0]ビットの組み合わせ 追記 図26.23 SCI の初期化フローチャートの例(クロック同期式モード)変更 870 図26.73 クロック同期式モード送信での外部クロック使用の制約事項 注1 追記 875 26.13.14 トランスミットイネーブルビット(TE ビット)に関する注意事項 追記 27.12 C/スインタフェース(RIIC) 915 27.34 マスタ受信動作 変更 28.シリアルベリフェラルインタフェース(RSPI) 958、959 28.2.1 RSPI 制御レジスタ(SPCR)変更 1031 28.4.2 消費電力低減機能の注意事項 変更 30.12 ビット人のコンバータ(S12ADD) 1058 30.2.12 A/D 変換拡張入カコントロールレジスタ(ADEXICR)変更 1097 30.7.10 アナログ電源端子他の設定範囲 変更 33.データ演算回路(DOC) 1088 表33.1 データ演算回路(DOC) 1088 表33.1 データ演算回路(DOC) 1088 表33.2 データ演算回路(DOC) 1094 33.5 イベントリンク出力機能 変更 35. フラッシュメモリ 1096 ~1179 変更 36. 電気的特性 1181 表36.3 DC特性(3)変更 1182 表36.5 DC特性(3)変更 1182 表36.5 DC特性(3)変更 1182 表36.5 DC特性(9)変更 122 表36.23 標準1/O 端子出力特性(3)変更 1197 表36.20 動作周波数(中速動作モード)変更 1221 表36.27 A/D変換特性(1) 変更 1221 表36.37 A/D変換特性(2)、表36.38 A/D変換特性(3) 変更 1221 表36.47 ROM(コード格納用フラッシュメモリ)特性(2) 連動作モード・中速動作モード、表36.48 ROM(コード格納用フラッシュメモリ)特性(2) 中速動作モード・中速動作モード、表36.48 ROM(コード格納用フラッシュメモリ)特性(3) 中速動作モード・中速動作モード、表36.48 ROM(コード格納用フラッシュメモリ)特性(3) 中速動作モード・東重			759	(2) スマートカードインタフェースモードのとき(SCMR.SMIF ビット= 1) 変更
765 表26.9 SCMR.BCP2ピットとSMR.BCP[1:0]ピットの組み合わせ 追記 812 図26.23 SCI の初期化フローチャートの例(クロック同期式モード) 変更 870 図26.73 クロック同期式モード送信での外部クロック使用の制約事項 注1 追記 875 26.13.14 トランスミットイネーブルピット(TE ピット)に関する注意事項 追記 27.12Cパスインタフェース(RICO 915 27.3.4 マスタ受信動作 変更 28.シリアルペリフェラルインタフェース(RSPI) 958、959 28.2.1 RSPI 制御レジスタ(SPCR) 変更 1031 28.4.2 消費電力低減機能の注意事項 変更 30.12ピットA/Dコンパータ(S12ADb) 1058 30.2.12 A/D 変換拡張入カコントロールレジスタ(ADEXICR) 変更 1077 30.7.10 アナログ電源端子他の設定範囲 変更 33. データ演算回路(DOC)の仕様 変更 1088 表33.1 データ演算回路(DOC)の仕様 変更 1093 表33.2 データ演算回路(DOC)の仕様 変更 1094 33.5 イベントリンク出力機能 変更 35. フラッシュメモリ 1096~1179 変更 36. 電気的特性 1181 表36.3 DC特性(1)、表36.4 DC特性(2) 変更 1182 表36.5 DC特性(3) 変更 1188 表36.11 DC特性(9) 変更、注4、注5 追記 1195 36.23 標準I/O 端子出力特性(3) 変更 1197 表36.20 動作周波数(中速動作モード) 変更、注4 違記 1197 表36.20 動作周波数(中速動作モード) 変更 1220 表36.36 A/D 変換特性(1) 変更 1221 表36.37 A/D 変換特性(2)、表36.38 A/D 変換特性(3) 変更 1221 表36.37 A/D 変換特性(1) 変更 1221 表36.47 R/OM(コード格納用フラッシュメモリ)特性(2) 高速動作モード・中速動作モード、表36.48 R/OM(コード格納用フラッシュメモリ)特性(2) 高速動作モード・中速動作モード、表36.48 R/OM(コード格納用フラッシュメモリ)特性(2) 高速動作モード・中速動作モード、表36.48 R/OM(コード格納用フラッシュメモリ)特性(2) 高速動作モード・中速動作モード、表36.48 R/OM(コード格納用フラッシュメモリ)特性(2) 高速動作モード・中速動作モード、表36.48 R/OM(コード格納用フラッシュメモリ)特性(2) 高速動作モード・東動作モード、表36.48 R/OM(コード格納用フラッシュメモリ)特性(2) 高速動作モード・東動作モード・表36.48 R/OM(コード格納用フラッシュメモリ)特性(2) 高速動作モード・表36.48 R/OM(コード格納用フラッシュメモリ)特性(2) 高速動作モード・表36.48 R/OM(コード格納用フラッシュメモリ)特性(3) 中 20.20 20.			762、763	(2) スマートカードインタフェースモードのとき(SCMR.SMIF ビット= 1) 変更
812 図26.23 SCI の初期化フローチャートの例(クロック同期式モード)変更 870 図26.73 クロック同期式モード送信での外部クロック使用の制約事項 注1 追記 875 26.13.14 トランスミットイネーブルビット(TE ビット)に関する注意事項 追記 27.1/2C/ズスインタフェース(RIIC) 915 27.3.4 マスタ受信動作 変更 28.シリアルベリフェラルインタフェース(RSPI) 958、959 28.2.1 RSPI 制御レジスタ(SPCR)変更 1031 28.4.2 消費電力低減機能の注意事項 変更 30.12 ビットADコンバータ(S12ADb) 1058 30.2.12 A/D 変換拡張入力コントロールレジスタ(ADEXICR)変更 1077 30.7.10 アナログ電源端子他の設定範囲 変更 33. データ演算回路(DOC)の仕様 変更 1093 表33.2 データ演算回路(DOC)の仕様 変更 1093 表33.2 データ演算回路(DOC)の仕様 変更 1094 33.5 イベントリンク出力機能 変更 35. フラッシュメモリ 1096~1179 変更 36. 電気的特性 1181 表36.3 DC特性(3)変更 1182 表36.5 DC特性(3)変更 1188 表36.11 DC特性(9)変更、注4、注5 追記 1195 36.2.3 標準I/O 端子出力特性(3)変更 1197 表36.20 動作問波数(中速動作モード)変更、注4 違記 1198 表36.20 カロックタイミング、注4 変更 1220 表36.36 A/D 変換特性(1)変更 1221 表36.37 A/D 変換特性(2)表36.38 A/D 変換特性(3)変更 1221 表36.37 A/D 変換特性(1)変更 1222 表36.48 ROM(コード格納用フラッシュメモリ)特性(3) 南速動作モード・中速動作モード、表36.48 ROM(コード格納用フラッシュメモリ)特性(3) 南速動作モード・中速動作モード、表36.48 ROM(コード格納用フラッシュメモリ)特性(3) 南速動作モード・中速動作モード、表36.48 ROM(コード格納用フラッシュメモリ)特性(3) 南速動作モード・中速動作モード、表36.48 ROM(コード格納用フラッシュメモリ)特性(3) 中速動作モード・中速動作モード、表36.48 ROM(コード格納用フラッシュメモリ)特性(3) 中速動作モード・中速動作モード、表36.48 ROM(コード格納用フラッシュメモリ)特性(2) 高速動作モード・中速動作モード、表36.48 ROM(コード格納用フラッシュメモリ)特性(2) 高速動作モード・東動作モード、表36.48 ROM(コード格納用フラッシュメモリ)特性(2) 高速動作モード・東動作モード・表36.48 ROM(コード格納用フラッシュメモリ)特性(2) 高速動作モード・変更			764	26.2.8 スマートカードモードレジスタ(SCMR) 変更、注2 削除
870 図26.73 クロック同期式モード送信での外部クロック使用の制約事項 注1 追記 875 26.13.14 トランスミットイネーブルビット (TE ビット) に関する注意事項 追記 27.12Cパスインタフェース (RIIC) 915 27.3.4 マスタ受信動作 変更 28. シリアルペリフェラルインタフェース (RSPI) 958、959 28.2.1 RSPI 制御レジスタ (SPCR) 変更 1031 28.4.2 消費電力低減機能の注意事項 変更 30. 12 ビットA/D コンパータ (S12ADb) 1058 30.2.12 A/D 変換拡張入カコントロールレジスタ (ADEXICR) 変更 1077 30.7.10 アナログ電源端子他の設定範囲 変更 33. データ演算回路 (DOC) 1088 表33.1 データ演算回路 (DOC) の仕様 変更 1094 33.5 イペントリンク出力機能 変更 35. フラッシュメモリ 1096~1179 変更 36. 電気的特性 1181 表36.3 DC特性 (1)、表36.4 DC特性 (2) 変更 1182 表36.5 DC特性 (3) 変更 1188 表36.11 DC特性 (9) 変更、注4、注5 追記 1195 36.2.3 標準I/O 端子出力特性 (3) 変更 11181 表36.2 0動作周波数 (中速動作モード) 変更、1220 表36.36 A/D変換特性 (1) 変更 1221 表36.37 A/D変換特性 (1) 変更 1222 表36.37 A/D変換特性 (2)、表36.38 A/D変換特性 (3) 変更 1221 表36.37 A/D変換特性 (1) 変更 表36.44 ROM (コード格納用フラッシュメモリ) 特性 (2) 高速動作モード・中速動作モード、表36.44 ROM (コード格納用フラッシュメモリ) 特性 (2) 高速動作モード・中速動作モード、表36.48 ROM (コード格納用フラッシュメモリ) 特性 (2) 高速動作モード・中速動作モード、表36.48 ROM (コード格納用フラッシュメモリ) 特性 (2) 高速動作モード・中速動作モード、表36.48 ROM (コード格納用フラッシュメモリ) 特性 (2) 高速動作モード・中速動作モード、表36.48 ROM (コード格納用フラッシュメモリ) 特性 (2) 高速動作モード・中速動作モード、表36.48 ROM (コード格納用フラッシュメモリ) 特性 (2) 高速動作モード・中速動作モード、表36.48 ROM (コード格納用フラッシュメモリ) 特性 (2) 高速動作モード・変更			765	表 26.9 SCMR.BCP2 ビットと SMR.BCP[1:0] ビットの組み合わせ 追記
875 26.13.14 トランスミットイネーブルビット (TE ビット) に関する注意事項 追記 27.1 ² C/バスインタフェース (RIIC) 915 27.3.4 マスタ受信動作 変更 28. シリアルペリフェラルインタフェース (RSPI) 958、959 28.2.1 RSPI 制御レジスタ (SPCR) 変更 1031 28.4.2 消費電力低減機能の注意事項 変更 30.12 ビットA/Dコンパータ (S12ADb) 1058 30.2.12 A/D 変換拡張人カコントロールレジスタ (ADEXICR) 変更 1077 30.7.10 アナログ電源端子他の設定範囲 変更 33. データ演算回路 (DOC) 1088 表33.1 データ演算回路 (DOC) の仕様 変更 1093 表33.2 データ演算回路 (DOC) の仕様 変更 1094 33.5 イベントリンク出力機能 変更 35. フラッシュメモリ 1096~1179 変更 36. 電気的特性 1181 表36.3 DC特性 (1)、表36.4 DC特性 (2) 変更 1182 表36.5 DC特性 (3) 変更 1188 表36.11 DC特性 (9) 変更 1188 表36.11 DC特性 (9) 変更 1197 表36.23 標準I/O 端子出力特性 (3) 変更 1197 表36.20 動作周波数 (中速動作モード) 変更、注4、違記 1197 表36.20 動作周波数 (中速動作モード) 変更、注4 違記 1198 表36.27 A/D 変換特性 (1) 変更 1220 表36.36 A/D 変換特性 (1) 変更 1221 表36.37 A/D 変換特性 (2) 表36.38 A/D 変換特性 (3) 変更 1226 表36.44 パワーオンリセット回路、電圧検出回路特性 (2)、注2 変更 1230 表36.47 ROM (コード格納用フラッシュメモリ) 特性 (2) 高速動作モード・中速動作モード、表36.48 ROM (コード格納用フラッシュメモリ) 特性 (2) 南速動作モード・中速動作モード、表36.48 ROM (コード格納用フラッシュメモリ) 特性 (3) 中速動作モード・東36.48 ROM (コード格納用フラッシュメモリ) 特性 (3) 中速動作モード・変更			812	図26.23 SCI の初期化フローチャートの例(クロック同期式モード) 変更
27.				図26.73 クロック同期式モード送信での外部クロック使用の制約事項 注1 追記
915 27.3.4 マスタ受信動作 変更 28. シリアルベリフェラルインタフェース (RSPI) 958、959 28.2.1 RSPI 制御レジスタ (SPCR) 変更 1031 28.4.2 消費電力板減機能の注意事項 変更 30. 12 ピットA/D コンバータ (S12ADb) 1058 30.2.12 A/D 変換拡張入カコントロールレジスタ (ADEXICR) 変更 1077 30.7.10 アナログ電源端子他の設定範囲 変更 33. データ演算回路 (DOC) の仕様 変更 1093 表33.1 データ演算回路 (DOC) の仕様 変更 1094 33.5 イベントリンク出力機能 変更 1094 33.5 イベントリンク出力機能 変更 35. フラッシュメモリ 1096~1179 変更 36. 電気的特性 1181 表36.3 DC特性 (1)、表36.4 DC特性 (2) 変更 1182 表36.5 DC特性 (3) 変更 1188 表36.11 DC特性 (9) 変更 1181 表36.11 DC特性 (9) 変更 1182 表36.23 標準 I/O 端子出力特性 (3) 変更 1197 表36.20 動作周波数 (中速動作モード) 変更、注4 追記 1198 表36.22 クロックタイミング、注4 変更 1220 表36.36 A/D変換特性 (1) 変更 1221 表36.37 A/D変換特性 (2)、表36.38 A/D変換特性 (3) 変更 1221 表36.37 A/D変換特性 (2)、表36.38 A/D変換特性 (2) 注2 変更 1220 表36.47 ROM (コード格納用フラッシュメモリ) 特性 (2) 高速動作モード・中速動作モード、表36.48 ROM (コード格納用フラッシュメモリ) 特性 (2) 高速動作モード・中速動作モード、表36.48 ROM (コード格納用フラッシュメモリ) 特性 (2) 南速動作モード・ 変更				1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1
28. シリアルベリフェラルインタフェース (RSPI) 958、959 28.2.1 RSPI 制御レジスタ (SPCR) 変更 1031 28.4.2 消費電力低減機能の注意事項 変更 30. 12 ピットA/Dコンバータ (S12ADb) 1058 30.2.12 A/D 変換拡張入カコントロールレジスタ (ADEXICR) 変更 1077 30.7.10 アナログ電源端子他の設定範囲 変更 33. データ演算回路 (DOC) 1088 表33.1 データ演算回路 (DOC) の仕様 変更 1093 表33.2 データ演算回路割り込み要求 変更 1094 33.5 イベントリンク出力機能 変更 35. フラッシュメモリ 1096~1179 変更 36. 電気的特性 1181 表36.3 DC特性 (1)、表36.4 DC特性 (2) 変更 1182 表36.5 DC特性 (3) 変更 1188 表36.11 DC特性 (9) 変更、注4、注5 追記 1195 36.2.3 標準I/O 端テ出力特性 (3) 変更 1197 表36.20 動作周波数 (中速動作モード) 変更、注4 違記 1198 表36.37 A/D変換特性 (1) 変更 1220 表36.36 A/D変換特性 (1) 変更 1221 表36.37 A/D変換特性 (2) 表36.38 A/D変換特性 (3) 変更 1222 表36.44 パワーオンリセット回路、電圧検出回路特性 (2)、注2 変更 1230 表36.48 ROM (コード格納用フラッシュメモリ) 特性 (2) 高速動作モード・中速動作モード、表36.48 ROM (コード格納用フラッシュメモリ) 特性 (2) 高速動作モード・変更				
958、959 28.2.1 RSPI 制御レジスタ(SPCR)変更 1031 28.4.2 消費電力低減機能の注意事項 変更 30. 12 ピットA/Dコンパータ(S12ADb) 30.2.12 A/D 変換拡張入カコントロールレジスタ(ADEXICR)変更 1077 30.7.10 アナログ電源端子他の設定範囲 変更 33. データ演算回路(DOC) 1088 表33.1 データ演算回路(DOC)の仕様 変更 1093 表33.2 データ演算回路割り込み要求 変更 1094 33.5 イベントリンク出力機能 変更 35. フラッシュメモリ 1096~1179 変更 36.電気的特性 1181 表36.3 DC特性(1)、表36.4 DC特性(2) 変更 1182 表36.5 DC特性(3) 変更 1188 表36.11 DC特性(9) 変更、注4、注5 追記 1195 36.2.3 標準I/O 端子出力特性(3) 変更 1197 表36.20 動作周波数(中速動作モード)変更、注4 違記 1198 表36.22 クロックタイミング、注4 変更 1220 表36.36 A/D変換特性(1) 変更 1221 表36.37 A/D変換特性(1) 変更 1221 表36.37 A/D変換特性(2)、表36.38 A/D変換特性(2)、決2 変更 1230 表36.44 パワーオンリセット回路、電圧検出回路特性(2)、注2 変更 1230 表36.47 ROM (コード格納用フラッシュメモリ)特性(2) 高速動作モード・東連動作モード、表36.48 ROM (コード格納用フラッシュメモリ)特性(3) 中連動作モード・表36.48 ROM (コード格納用フラッシュメモリ)特性(3) 中連動作・エード・表36.48 ROM (コード格納用フラッシュメモリ)特性(3) 中連動作・エード・表36.48 ROM (コード格納用フラッシュメモリ)特性(3) 中連動作・エード・表36.48 ROM (コード格納用フラッシュメモリ)特性(3) 中連動作・エード・表36.48 ROM (コード				
1031 28.4.2 消費電力低減機能の注意事項 変更 30.12 ビットA/Dコンバータ(S12ADb) 1058 30.2.12 A/D 変換拡張入カコントロールレジスタ(ADEXICR) 変更 1077 30.7.10 アナログ電源端子他の設定範囲 変更 33. データ演算回路(DOC) の仕様 変更 1098 表33.1 データ演算回路(DOC)の仕様 変更 1099 33.5 イベントリンク出力機能 変更 1094 33.5 イベントリンク出力機能 変更 35. フラッシュメモリ 1096~1179 変更 36. 電気的特性 1181 表36.3 DC特性(1)、表36.4 DC特性(2) 変更 1182 表36.5 DC特性(3) 変更 1188 表36.11 DC特性(9) 変更、注4、注5 追記 1195 36.2.3 標準I/O 端子出力特性(3) 変更 1197 表36.20 動作周波数(中速動作モード) 変更 1220 表36.36 A/D変換特性(1) 変更 1221 表36.37 A/D変換特性(2)、表36.38 A/D変換特性(3) 変更 1221 表36.37 A/D変換特性(2)、表36.44 パワーオンリセット回路、電圧検出回路特性(2)、流速動作モード・中速動作モード、表36.48 ROM(コード格納用フラッシュメモリ)特性(2) 高速動作モード・中速動作モード、表36.48 ROM(コード格納用フラッシュメモリ)特性(3) 中速動作モード・東東				
30.12 ビット A/D コンパータ(S12ADb)				
1058 30.2.12 A/D 変換拡張入カコントロールレジスタ(ADEXICR) 変更 1077 30.7.10 アナログ電源端子他の設定範囲 変更 33. データ演算回路(DOC) の仕様 変更 1088 表33.1 データ演算回路(DOC)の仕様 変更 1093 表33.2 データ演算回路割り込み要求 変更 1094 33.5 イベントリンク出力機能 変更 35. フラッシュメモリ 1096~1179 変更 36. 電気的特性 1181 表36.3 DC特性(1)、表36.4 DC特性(2) 変更 1182 表36.5 DC特性(3) 変更 1188 表36.11 DC特性(9) 変更、注4、注5 追記 1195 36.2.3 標準I/O 端子出力特性(3) 変更 1197 表36.20 動作周波数(中速動作モード) 変更、注4 違記 1197 表36.20 動作周波数(中速動作モード) 変更、注4 違記 1198 表36.22 クロックタイミング、注4 変更 1220 表36.36 A/D変換特性(1) 変更 1221 表36.37 A/D変換特性(2)、表36.38 A/D変換特性(3) 変更 1226 表36.44 パワーオンリセット回路、電圧検出回路特性(2)、注2 変更 表36.47 ROM(コード格納用フラッシュメモリ)特性(2)高速動作モード・中速動作モード、表36.48 ROM(コード格納用フラッシュメモリ)特性(3) 中速動作モード・中速動作モード、表36.48 ROM(コード格納用フラッシュメモリ)特性(3) 中速動作モード・中速動作モード、表36.48 ROM(コード格納用フラッシュメモリ)特性(3) 中速動作モード・中速動作モード、表36.48 ROM(コード格納用フラッシュメモリ)特性(3) 中速動作モード・東動作モード、表36.48 ROM(コード格納用フラッシュメモリ)特性(3) 中速動作モード・東動作モード、表36.48 ROM(コード格納用フラッシュメモリ)特性(3) 中速動作モード・変更				
1077 30.7.10 アナログ電源端子他の設定範囲 変更 33. データ演算回路 (DOC)				
33. データ演算回路 (DOC)				
1088 表33.1 データ演算回路 (DOC) の仕様 変更 1093 表33.2 データ演算回路割り込み要求 変更 1094 33.5 イベントリンク出力機能 変更 35. フラッシュメモリ 1096~1179 変更 36. 電気的特性 1181 表36.3 DC特性 (1)、表36.4 DC特性 (2) 変更 1182 表36.5 DC特性 (3) 変更 1188 表36.11 DC特性 (9) 変更、注4、注5 追記 1195 36.2.3 標準I/O 端子出力特性 (3) 変更 1197 表36.20 動作周波数 (中速動作モード) 変更、注4 追記 1198 表36.22 クロックタイミング、注4 変更 1220 表36.36 A/D変換特性 (1) 変更 1221 表36.37 A/D変換特性 (2)、表36.38 A/D変換特性 (3) 変更 1226 表36.44 パワーオンリセット回路、電圧検出回路特性 (2)、注2 変更 1230 表36.47 ROM (コード格納用フラッシュメモリ) 特性 (2) 高速動作モード・中速動作モード、表36.48 ROM (コード格納用フラッシュメモリ) 特性 (3) 中速動作モード・変更			_	
1093 表33.2 データ演算回路割り込み要求 変更 1094 33.5 イベントリンク出力機能 変更 35. フラッシュメモリ 1096~1179 変更 36. 電気的特性 1181 表36.3 DC特性 (1)、表36.4 DC特性 (2) 変更 1182 表36.5 DC特性 (3) 変更 1188 表36.11 DC特性 (9) 変更、注4、注5 追記 1195 36.2.3 標準I/O 端子出力特性 (3) 変更 1197 表36.20 動作周波数 (中速動作モード) 変更、注4 追記 1198 表36.22 クロックタイミング、注4 変更 1220 表36.36 A/D変換特性 (1) 変更 1221 表36.37 A/D変換特性 (2)、表36.38 A/D変換特性 (3) 変更 1226 表36.44 パワーオンリセット回路、電圧検出回路特性 (2)、注2 変更 1230 表36.47 ROM (コード格納用フラッシュメモリ) 特性 (2) 高速動作モード・中速動作モード、表36.48 ROM (コード格納用フラッシュメモリ) 特性 (3) 中速動作モード 変更				
1094 33.5 イベントリンク出力機能 変更 35. フラッシュメモリ 1096~1179 変更 36. 電気的特性 1181 表36.3 DC特性 (1)、表36.4 DC特性 (2) 変更 1182 表36.5 DC特性 (3) 変更 1188 表36.11 DC特性 (9) 変更、注4、注5 追記 1195 36.2.3 標準I/O 端子出力特性 (3) 変更 1197 表36.20 動作周波数 (中速動作モード) 変更、注4 追記 1198 表36.22 クロックタイミング、注4 変更 1220 表36.36 A/D変換特性 (1) 変更 1221 表36.37 A/D変換特性 (2)、表36.38 A/D変換特性 (3) 変更 1226 表36.44 パワーオンリセット回路、電圧検出回路特性 (2)、注2 変更 1230 表36.47 ROM (コード格納用フラッシュメモリ) 特性 (2) 高速動作モード・中速動作モード、表36.48 ROM (コード格納用フラッシュメモリ) 特性 (3) 中速動作モード 変更				
35. フラッシュメモリ 1096~1179 変更 36. 電気的特性 1181				
1096~1179 変更 36. 電気的特性 1181				
36. 電気的特性				
1181 表 36.3 DC特性 (1)、表 36.4 DC特性 (2) 変更 1182 表 36.5 DC特性 (3) 変更 1188 表 36.11 DC特性 (9) 変更、注4、注5 追記 1195 36.2.3 標準I/O 端子出力特性 (3) 変更 1197 表 36.20 動作周波数 (中速動作モード) 変更、注4 追記 1198 表 36.22 クロックタイミング、注4 変更 1220 表 36.36 A/D変換特性 (1) 変更 1221 表 36.37 A/D変換特性 (2)、表 36.38 A/D変換特性 (3) 変更 1226 表 36.44 パワーオンリセット回路、電圧検出回路特性 (2)、注2 変更 1230 表 36.47 ROM (コード格納用フラッシュメモリ) 特性 (2) 高速動作モード・中速動作モード、表 36.48 ROM (コード格納用フラッシュメモリ) 特性 (3) 中速動作モード 変更				
1182 表36.5 DC特性 (3) 変更				
1188 表36.11 DC特性 (9) 変更、注4、注5 追記 1195 36.2.3 標準I/O 端子出力特性 (3) 変更 1197 表36.20 動作周波数 (中速動作モード) 変更、注4 追記 1198 表36.22 クロックタイミング、注4 変更 1220 表36.36 A/D変換特性 (1) 変更 1221 表36.37 A/D変換特性 (2)、表36.38 A/D変換特性 (3) 変更 1226 表36.44 パワーオンリセット回路、電圧検出回路特性 (2)、注2 変更 1230 表36.47 ROM (コード格納用フラッシュメモリ) 特性 (2) 高速動作モード・中速動作モード、表36.48 ROM (コード格納用フラッシュメモリ) 特性 (3) 中速動作モード 変更				
1195 36.2.3 標準 I/O 端子出力特性 (3) 変更 1197 表36.20 動作周波数 (中速動作モード) 変更、注4 追記 1198 表36.22 クロックタイミング、注4 変更 1220 表36.36 A/D変換特性 (1) 変更 1221 表36.37 A/D変換特性 (2)、表36.38 A/D変換特性 (3) 変更 1222 表36.44 パワーオンリセット回路、電圧検出回路特性 (2)、注2 変更 1230 表36.47 ROM (コード格納用フラッシュメモリ) 特性 (2) 高速動作モード・中速動作モード、表36.48 ROM (コード格納用フラッシュメモリ) 特性 (3) 中速動作モード 変更				
1197 表36.20 動作周波数 (中速動作モード) 変更、注4 追記 1198 表36.22 クロックタイミング、注4 変更 1220 表36.36 A/D変換特性 (1) 変更 1221 表36.37 A/D変換特性 (2)、表36.38 A/D変換特性 (3) 変更 1226 表36.44 パワーオンリセット回路、電圧検出回路特性 (2)、注2 変更 1230 表36.47 ROM (コード格納用フラッシュメモリ) 特性 (2) 高速動作モード・中速動作モード、表36.48 ROM (コード格納用フラッシュメモリ) 特性 (3) 中速動作モード 変更				
1198 表36.22 クロックタイミング、注4 変更 1220 表36.36 A/D変換特性 (1) 変更 1221 表36.37 A/D変換特性 (2)、表36.38 A/D変換特性 (3) 変更 1226 表36.44 パワーオンリセット回路、電圧検出回路特性 (2)、注2 変更 1230 表36.47 ROM (コード格納用フラッシュメモリ) 特性 (2) 高速動作モード・中速動作モード、表36.48 ROM (コード格納用フラッシュメモリ) 特性 (3) 中速動作モード 変更				
1220 表36.36 A/D変換特性 (1) 変更 1221 表36.37 A/D変換特性 (2)、表36.38 A/D変換特性 (3) 変更 1226 表36.44 パワーオンリセット回路、電圧検出回路特性 (2)、注2 変更 1230 表36.47 ROM (コード格納用フラッシュメモリ) 特性 (2) 高速動作モード・中速動作モード、表36.48 ROM (コード格納用フラッシュメモリ) 特性 (3) 中速動作モード 変更				
1221 表36.37 A/D変換特性 (2)、表36.38 A/D変換特性 (3) 変更				
1226 表 36.44 パワーオンリセット回路、電圧検出回路特性(2)、注2 変更 1230 表 36.47 ROM(コード格納用フラッシュメモリ)特性(2) 高速動作モード・中速動作モード、表 36.48 ROM(コード格納用フラッシュメモリ)特性(3) 中速動作モード 変更				
1230 表36.47 ROM(コード格納用フラッシュメモリ)特性(2)高速動作モード・中速動作モード、 表36.48 ROM(コード格納用フラッシュメモリ)特性(3)中速動作モード 変更				
表36.48 ROM(コード格納用フラッシュメモリ)特性(3)中速動作モード 変更				表36.47 ROM(コード格納用フラッシュメモリ)特性(2)高速動作モード・中速動作モード、
			1231	表 36.50 E2 データフラッシュ特性 (2) 高速動作モード・中速動作モード、表 36.51 E2 データ
フラッシュ特性(3)中速動作モード 変更				フラッシュ特性(3)中速動作モード 変更

改訂区分の説明

- テクニカルアップデート発行番号のある項目:発行済みの該当テクニカルアップデートを反映した変更
- テクニカルアップデート発行番号のない項目:テクニカルアップデートを発行しない軽微な変更

Rev.	発行日		改訂内容	改訂区分
		ページ	ポイント	以前四月
1.20	2014.12.09	1. 概要		
		40~42	表1.1 仕様概要 ROM容量、RAM容量 変更、ユニークID 追加	Th. D. (1. 4. 4. 6. 4. 4. 4. 4. 4. 4. 4. 4. 4. 4. 4. 4. 4.
		44、45	表1.3 製品一覧表 変更	TN-RX*-A109A/J
		46	図1.1型名とメモリサイズ・パッケージ 変更	
		53 54	図1.5 48 ピンLQFP/HWQFN ピン配置図 注 追加	
			│図1.6 40 ピンHWQFN ピン配置図 注 追加 □□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□□	
		4. アドレス空 97	ミ៲ฅ │ 図 4.1 メモリマップ 変更	
		5. I/O レジス・		
			ァ 5.1 I/O レジスタアドレス一覧 変更	TN-RX*-A109A/J
		7. オプション		
		128	7.2.1 オプション機能選択レジスタ 0(OFS0) ビット機能表 変更	
		9. クロック乳		
		163	9.2.10 発振安定フラグレジスタ(OSCOVFSR) PLOVFフラグ説明 変更	
		176	9.7 内部クロック 変更	
		179	図9.9 サブクロックをリアルタイムクロックのカウントソースに使用する場	
			合の初期化フローチャート例 変更	
		180	図9.10 サブクロックをリアルタイムクロックのカウントソースのみに使用する場合の初期化フローチャート例 変更	
		181	図9.11 サブクロックをシステムクロックのみに使用する場合の初期化フローチャート例 変更	
		11. 消費電力·	低減機能	
		203	11.2.5 動作電力コントロールレジスタ(OPCCR) 変更	
		204	11.2.6 サブ動作電力コントロールレジスタ(SOPCCR) 変更	
		213	11.6.1.1 スリープモードへの移行 注2 追加	
		215	11.6.2.1 ディープスリープモードへの遷移 注2 追加	
		217	11.6.3.1 ソフトウェアスタンバイモードへの移行 注2 追加	
			コントローラ(ICUb)	
		232	14.割り込みコントローラ(ICUb) PCLKBの説明 追加	
			ランスファコントローラ(DTCa)	
		303	16.6.2 カウンタ=0 のときのチェーン転送 変更	
		309	リンクコントローラ(ELC) 17.2.2 イベントリンク設定レジスタn(ELSRn)(n = 1 ~ 4、7、15、16、	
			18、20、22、24、25) 変更	
		319	表17.5 イベント入力時のモジュール別動作一覧 変更	
		326	17.4.2 出カポートグループのビットローテート動作の設定について 用語変更 PCLK → PCLKB	
		18. 1/0ポート		
		327	表18.1 I/Oポートの仕様 変更	TNI D)/* 44004/:
		345	表18.7 未使用端子の処理内容 変更	TN-RX*-A109A/J
			アンクションピンコントローラ(MPC)	
		356	19.2.5 P3n 端子機能制御レジスタ(P3nPFS) 変更 アンクションタイマパルスユニット2(MTU2a)	
		全体	用語変更 カウンタクロック → カウントクロック、プリセット → セット、 同期プリセット → 同期セット	
		370	20. マルチファンクションタイマパルスユニット2(MTU2a) PCLKBの説明 追加	
		371	~	
		390	表20.28 TIORU、TIORV、TIORW(MTU5) 変更	1
		421	20.2.31 ノイズフィルタコントロールレジスタ(NFCR) ビット機能表変更	
		436	20.3.3 バッファ動作 (2) バッファ動作例 (b) TGR レジスタがインプット キャプチャレジスタの場合 変更	
		439	20.3.4 カスケード接続動作 (2) カスケード接続動作例 (a) 変更	
		I	The state of the s	<u> </u>

Rev.	発行日		改訂内容	改訂区分
4.00		ページ	ポイント	
1.20	2014.12.09	444	図20.25 PWM モードの設定手順例 変更	
		447	20.3.6 位相計数モード 変更	
		453	20.3.7 リセット同期 PWM モード 変更	
		456	20.3.8 相補 PWM モード 変更	
		460	(2) 相補 PWM モードの動作概要 変更	
		461	(b) レジスタの動作 変更	TILD)(# 40004/1
		469	(j) 相補 PWM モードの PWM 出力生成方法、図 20.46 相補 PWM モード波形 出力例(1) 変更	TN-RX*-A099A/J
		470	図20.47 相補 PWM モード波形出力例(2)、図20.48 相補 PWM モード波形出 力例(3) 変更	TN-RX*-A099A/J
		471	図20.49 相補PWM モード0%、100% 波形出力例(1)、図20.50 相補PWM モード0%、100% 波形出力例(2) 変更	TN-RX*-A099A/J
		472	図20.51 相補PWM モード0%、100% 波形出力例(3)、図20.52 相補PWM モード0%、100% 波形出力例(4) 変更	TN-RX*-A099A/J
		473	図20.53 相補 PWM モード 0%、100% 波形出力例(5) 変更	TN-RX*-A099A/J
		475	(n) 相補 PWM モードでの同期カウンタクリア時出力波形制御、図20.56 同期 カウンタクリアタイミング 変更	
		484	図20.71 バッファ転送を割り込み間引きと連動する設定 (TBTER.BTE[1:0] ビット= 10b) にした場合の動作例 変更	TN-RX*-A099A/J
		485	図20.72 TITCR.T3AEN, T4VEN ビットの設定とバッファ転送許可期間の関係変更	TN-RX*-A099A/J
		486	タエ (4) 相補PWM モードの出力保護機能 変更	
		490	20.3.10 外部パルス幅測定機能 変更	
		491	20.3.11 デッドタイム補償用機能、図20.79 モータ制御回路構成例、図20.80	
		492	相補PWM モード動作時のデッドタイム遅れ 変更	
			図20.81 デッドタイム補償用機能の設定手順例 変更	
		493	(2) 相補PWM の「山/ 谷」でのTCNTU、TCNTV、TCNTW カウンタキャプ チャ動作 変更	
		515	20.6.13 相補 PWM モードでのカウント動作停止時のカウンタ値 タイトル 変更	
			ウトプットイネーブル2(POE2a)	
		552	21. ポートアウトプットイネーブル2(POE2a) PCLKBの説明 追加	
		568	21.5.3 端子のMTU 機能設定について 変更	TN-RX*-A103A/J
		22. コンペア	マッチタイマ(CMT)	
		569	22. コンペアマッチタイマ(CMT) PCLKBの説明 追加	
		23. リアルタ	イムクロック(RTCA)	
		577	23. リアルタイムクロック(RTCA) PCLKBの説明 追加	
		600	23.2.19 RTC コントロールレジスタ3 (RCR3) ビット機能表、 (1) 32.768kHz 水晶振動子の使用に関する注意事項 変更	TN-RX*-A109A/J
		24. 独立ウォ	ッチドッグタイマ(IWDTa)	
		615	24. 独立ウォッチドッグタイマ(IWDTa) PCLKBの説明 追加	
		626	24.3.1.2 オートスタートモード 変更	
	I	•		
		629		
		629 630	24.3.3 リフレッシュ動作 【リフレッシュ動作タイミング例】 変更図24.6 IWDT リフレッシュ動作波形 (IWDTCR.CKS[3:0] = 0000b、	
			24.3.3 リフレッシュ動作【リフレッシュ動作タイミング例】 変更図24.6 IWDT リフレッシュ動作波形 (IWDTCR.CKS[3:0] = 0000b、 IWDTCR.TOPS[1:0] = 11b) 変更24.3.8 オプション機能選択レジスタ0 (OFS0) とIWDT レジスタの対応	
		630	24.3.3 リフレッシュ動作【リフレッシュ動作タイミング例】 変更図24.6 IWDT リフレッシュ動作波形 (IWDTCR.CKS[3:0] = 0000b、 IWDTCR.TOPS[1:0] = 11b) 変更24.3.8 オプション機能選択レジスタ0 (OFS0) とIWDT レジスタの対応 変更	
		630 633 25. USB2.07	24.3.3 リフレッシュ動作 【リフレッシュ動作タイミング例】 変更図24.6 IWDT リフレッシュ動作波形 (IWDTCR.CKS[3:0] = 0000b、 IWDTCR.TOPS[1:0] = 11b) 変更24.3.8 オプション機能選択レジスタ 0 (OFS0) とIWDT レジスタの対応 変更ホスト/ファンクションモジュール (USBc)	
		630 633 25. USB2.07 634	24.3.3 リフレッシュ動作 【リフレッシュ動作タイミング例】 変更図24.6 IWDT リフレッシュ動作波形 (IWDTCR.CKS[3:0] = 0000b、 IWDTCR.TOPS[1:0] = 11b) 変更24.3.8 オプション機能選択レジスタ 0 (OFS0) とIWDT レジスタの対応 変更ホスト/ファンクションモジュール (USBc)25.1 概要、表25.1 USBの仕様 変更	TN-RX*-A1064/1
		630 633 25. USB2.07	24.3.3 リフレッシュ動作 【リフレッシュ動作タイミング例】 変更図24.6 IWDT リフレッシュ動作波形 (IWDTCR.CKS[3:0] = 0000b、 IWDTCR.TOPS[1:0] = 11b) 変更24.3.8 オプション機能選択レジスタ0 (OFS0) とIWDT レジスタの対応変更スト/ファンクションモジュール (USBc)25.1 概要、表25.1 USBの仕様 変更25.2.3 デバイスステートコントロールレジスタ0 (DVSTCTR0) 注1 削除25.2.4 CFIFO ポートレジスタ (CFIFO)、D0FIFO ポートレジスタ	TN-RX*-A106A/J TN-RX*-A106A/J
		630 633 25. USB2.07 634 640	24.3.3 リフレッシュ動作 【リフレッシュ動作タイミング例】 変更図24.6 IWDT リフレッシュ動作波形 (IWDTCR.CKS[3:0] = 0000b、IWDTCR.TOPS[1:0] = 11b) 変更24.3.8 オプション機能選択レジスタ0 (OFS0) とIWDT レジスタの対応変更スト/ファンクションモジュール (USBc)25.1 概要、表25.1 USBの仕様 変更25.2.3 デバイスステートコントロールレジスタ0 (DVSTCTR0) 注1 削除25.2.4 CFIFO ポートレジスタ (CFIFO)、D0FIFO ポートレジスタ (D0FIFO)、D1FIFO ポートレジスタ (D1FIFO) 変更25.2.6 CFIFO ポートコントロールレジスタ (CFIFOCTR)、D0FIFO ポートコントロールレジスタ (D0FIFOTR)、D0FIFO ポートコントロールレジスタ (D0FIFOTR)、D1FIFO ポートコントロールレジスタ (D0FIFOTR)、D1FIFO ポートコントロールレジスタ (D0FIFOTR)、D1FIFO ポートコントロールレジスタ (D0FIFOTR)	TN-RX*-A106A/J
		630 633 25. USB2.07 634 640 643、644	24.3.3 リフレッシュ動作 【リフレッシュ動作タイミング例】 変更図24.6 IWDT リフレッシュ動作波形 (IWDTCR.CKS[3:0] = 0000b、 IWDTCR.TOPS[1:0] = 11b) 変更24.3.8 オプション機能選択レジスタ0 (OFS0) とIWDT レジスタの対応変更たスト/ファンクションモジュール (USBc)25.1 概要、表25.1 USBの仕様 変更25.2.3 デバイスステートコントロールレジスタ0 (DVSTCTR0) 注1 削除25.2.4 CFIFO ポートレジスタ (CFIFO)、D0FIFO ポートレジスタ (D0FIFO)、D1FIFO ポートレジスタ (D1FIFO) 変更25.2.6 CFIFO ポートコントロールレジスタ (CFIFOCTR)、D0FIFO ポートコントロールレジスタ (D0FIFOCTR)、D1FIFO ポートコントロールレジスタ (D1FIFOCTR) 注1 変更25.2.13 割り込みステータスレジスタ0 (INTSTS0) ビット機能表、注1、	TN-RX*-A106A/J
		630 633 25. USB2.07 634 640 643, 644 649	24.3.3 リフレッシュ動作 【リフレッシュ動作タイミング例】 変更図24.6 IWDT リフレッシュ動作波形 (IWDTCR.CKS[3:0] = 0000b、 IWDTCR.TOPS[1:0] = 11b) 変更24.3.8 オプション機能選択レジスタ0 (OFS0) とIWDT レジスタの対応変更たスト/ファンクションモジュール (USBc)25.1 概要、表25.1 USBの仕様 変更25.2.3 デバイスステートコントロールレジスタ0 (DVSTCTR0) 注1 削除25.2.4 CFIFO ポートレジスタ (CFIFO)、D0FIFO ポートレジスタ (D0FIFO)、D1FIFO ポートレジスタ (D1FIFO) 変更25.2.6 CFIFO ポートコントロールレジスタ (CFIFOCTR)、D0FIFO ポートコントロールレジスタ (D0FIFOCTR)、D1FIFO ポートコントロールレジスタ (D1FIFOCTR)	

改訂記録

Rev.	発行日	ページ	改訂内容	改訂区分
1.20	2014.12.09	680	ポイント 25.2.28 パイプマックスパケットサイズレジスタ(PIPEMAXP) MXPS[8:0]	TN-RX*-A106A/J
1.20	2014.12.09	000	E'ット説明 変更	114-100/2/3
		682	25.2.30 パイプn コントロールレジスタ(PIPEnCTR)(n = 1 ~ 9) 注 1 変更	TN-RX*-A106A/J
		696	25.3.1.2 コントローラ機能の選択設定 変更	TN-RX*-A106A/J
		705	25.3.3.1 BRDY 割り込み (2) SOFCFG.BRDYM ビットが"0" かつ PIPECFG.BFRE ビットが"1" のとき 変更	
		707	図25.8 BRDY 割り込み発生タイミング図 変更	TN-RX*-A106A/J
		710	図25.9 NRDY 割り込み発生タイミング図(ファンクションコントローラ機 能選択時) 変更	TN-RX*-A106A/J
		711	図25.10 ファンクションコントローラ機能選択時のBEMP 割り込み発生タイミング図 変更	TN-RX*-A106A/J
		728	25.3.6.2 ファンクションコントローラ機能選択時のコントロール転送 (4) コントロール転送自動応答機能 追加	TN-RX*-A106A/J
		729	25.3.8.1 ホストコントローラ機能選択時のインタラプト転送時のインターバルカウンタ (1) カウンタの初期化 変更	TN-RX*-A106A/J
		732	25.3.9.3 インターバルカウンタ (1) ファンクションコントローラ機能選択時でのカウンタの初期化 変更	TN-RX*-A106A/J
		737	25.3.10 SOF 補完機能 変更	TN-RX*-A106A/J
		26. シリアル	コミュニケーションインタフェース(SCIe、SCIf)	
		744	26. シリアルコミュニケーションインタフェース(SCIe、SCIf) PCLKBの 説明 追加	
		761 ~ 764	26.2.7 シリアルステータスレジスタ(SSR) 変更	
		826	26.6.5 SCI の初期化(スマートカードインタフェースモード) 本文 変更	
		27. I ² Cバスイ	インタフェース(RIIC)	
		877	27. I ² C パスインタフェース(RIIC) PCLKBの説明 追加	
		877、878	表27.1 RIICの仕様 変更	
		883、884	27.2.2 l ² C バスコントロールレジスタ2(ICCR2) TRS ビット 変更	
		888	27.2.5 l ² C バスモードレジスタ3(ICMR3) ビット機能表 変更	
		905	表27.5 転送速度に対するICBRH、ICBRL レジスタの設定例 変更	
		907		
		950	27.2.18 タイムアウト内部カウンタ(TMOCNT) 変更	
			表27.7 割り込み要因 変更	
			ペリフェラルインタフェース(RSPI)	
		全体	用語変更 「常に」を削除	
		954	28. シリアルペリフェラルインタフェース(RSPI) PCLKBの説明 追加	
		961	28.2.4 RSPI ステータスレジスタ(SPSR) ビット機能表 変更	
		968	28.2.8 RSPI ビットレートレジスタ(SPBR) 変更、表28.3 SPBR レジス	
			タ、BRDV[1:0]ビットの設定値とビットレート 変更	
		30. 12 ビット	A/Dコンバータ(S12ADb)	
		1038	30. 12 ビットA/Dコンバータ(S12ADb) PCLKBの説明 追加	
		1076	30.7.10 アナログ電源端子他の設定範囲 変更	TN-RX*-A109A/J
		1077	30.7.13 12 ビットA/D コンバータ入力を使用する場合のポートの設定 変更、30.7.14 AVCC0 と VCC の電源投入順序について 追加	
		22 沿度45	サ(TEMPSA)	
		1085	32.2.1 温度センサ校正データレジスタ(TSCDRH、TSCDRL) 追加	TN-RX*-A109A/J
			32.3.1 使用前の準備 変更、図32.2 測定温度誤差(設計値) 追加	111100 - 1100/10
			32.3.1 使用削の準備 変更、図 32.2 測定温度誤差(設計値) 追加 算回路(DOC)	
		1090	33.2.1 DOC コントロールレジスタ(DOCR) ビット機能表 変更	
		35. フラッシ	ュメモリ	
		全体	用語変更 連続リード → ユニークIDリード	
		1097	35. フラッシュメモリ、表35.1 フラッシュメモリの仕様 変更	TN-RX*-A110A/J
		1098	図35.1 ROM の領域とブロックの構成 変更	
		1099	表35.2 ROM容量と読み出し用アドレス対応表 変更	
		1101	表 35.2 ROM 存重と読み出し用アトレス対応表 変更 35.4.1 E2 データフラッシュ制御レジスタ(DFLCTL) 変更	TN-RX*-A109A/J
		1102	35.4.2 フラッシュ P/E モードエントリレジスタ(FENTRYR)レジスタ説明、	TN-RX*-A110A/J
		1103	FENTRYO ビット説明、FENTRYD ビット説明 変更 35.4.5 フラッシュ P/E モード制御レジスタ(FPMCR) ビット機能表、レジ	
			スタ説明、FMS0, FMS1, FMS2ビット説明 変更	

Rev.	発行日		改訂内容	改訂区分
1.00		ページ 1107	ポイント	34.27
1.20	2014.12.09	1107	35.4.7 フラッシュリセットレジスタ(FRESETR) レジスタ説明 変更 35.4.8 フラッシュ領域選択レジスタ(FASR) EXS ビット説明 変更	TN-RX*-A110A/J
		1108、1109	35.4.9 フラッシュ制御レジスタ(FCR) 変更	TN-RX*-A109A/J
				TN-RX*-A110A/J
		1109、1110	35.4.10 フラッシュエクストラ領域制御レジスタ(FEXCR) ビット機能表注1、CMD[2:0] ビット説明 変更	TN-RX*-A110A/J
		1110	35.4.11 フラッシュ処理開始アドレスレジスタH(FSARH) レジスタ説明 変更	TN-RX*-A110A/J
		1111	35.4.12 フラッシュ処理開始アドレスレジスタL(FSARL) レジスタ説明 変更	TN-RX*-A110A/J
		1111	35.4.13 フラッシュ処理終了アドレスレジスタH(FEARH) レジスタ説明 変更	
		1112	35.4.14 フラッシュ処理終了アドレスレジスタL(FEARL) 変更	
		1112	35.4.15 フラッシュリードバッファレジスタH(FRBH)、35.4.16 フラッシュ リードバッファレジスタL(FRBL) 変更	TN-RX*-A109A/J
		1114、1115	35.4.19 フラッシュステータスレジスタ 0(FSTATR0) ビット機能表、 PRGERR フラグ説明、BCERR フラグ説明、ILGLERR フラグ説明 変更	TN-RX*-A110A/J
		1116	35.4.20 フラッシュステータスレジスタ1(FSTATR1) DRRDYフラグ説明 追加、FRDYフラグ説明 変更	TN-RX*-A109A/J TN-RX*-A110A/J
		1117	35.4.21 フラッシュエラーアドレスモニタレジスタH(FEAMH) レジスタ 説明、35.4.22 フラッシュエラーアドレスモニタレジスタL(FEAML) レジ スタ説明 変更	TN-RX*-A110A/J
		1118	35.4.24 フラッシュアクセスウィンドウ開始アドレスモニタレジスタ (FAWSMR) 注1 変更	TN-RX*-A110A/J
		1119	35.4.25 フラッシュアクセスウィンドウ終了アドレスモニタレジスタ (FAWEMR) 注1 変更	TN-RX*-A110A/J
		1119	35.4.26 ユニークID レジスタn(UIDRn)(n=0 ~ 31) 追加	TN-RX*-A109A/J
		1120	図35.3 スタートアッププログラム保護機能の概念 変更	TN-RX*-A110A/J
		1121	35.6 エリアプロテクション 本文、図35.4 エリアプロテクションの概念 (ROM 容量が128K バイトでブロック4 からブロック6 をアクセスウィンド ウに設定した場合) 変更	TN-RX*-A110A/J
		1122~1137	35.7 プログラム/イレーズ 章構成 変更	TN-RX*-A110A/J
		1122	35.7.1 シーケンサのモード、図35.5 フラッシュメモリのモード遷移図 変更、 35.7.1.1 E2 データフラッシュアクセス禁止モード 追加	TN-RX*-A110A/J
		1123	35.7.1.2 リードモード 変更	TN-RX*-A110A/J
		1123	35.7.1.3 P/E モード 変更	TN-RX*-A109A/J TN-RX*-A110A/J
		1123	35.7.2.1 E2 データフラッシュアクセス禁止モードからリードモードへの遷 移、図35.6 E2 データフラッシュアクセス禁止モードから ROM/E2 データフ ラッシュリードモードへの遷移フロー 追加	TN-RX*-A110A/J
		1124	図35.7 ROM/E2 データフラッシュリードモードから ROM P/E モードへの遷 移フロー 変更	TN-RX*-A110A/J
		1125	図35.8 ROM/E2 データフラッシュリードモードからE2 データフラッシュ P/E モードへの遷移フロー 変更	TN-RX*-A110A/J
		1126	図35.9 ROM P/E モードから ROM/E2 データフラッシュリードモードへの遷 移フロー 変更	TN-RX*-A110A/J
		1127	図35.10 E2 データフラッシュ P/E モードから ROM/E2 データフラッシュ リードモードへの遷移フロー 変更	TN-RX*-A110A/J
		1128	表35.4 ソフトウェアコマンド一覧 変更	TN-RX*-A109A/J
		1129	35.7.4 ソフトウェアコマンド使用方法、図35.11 プログラムコマンドの発行 フロー(ROM) 変更	TN-RX*-A110A/J
		1130	図35.12 プログラムコマンドの発行フロー(E2 データフラッシュ) 変更	TN-RX*-A110A/J
		1131 1132	図35.13 ブロックイレーズコマンドの発行フロー(ROM) 変更 図35.14 ブロックイレーズコマンドの発行フロー(E2 データフラッシュ) 変更	TN-RX*-A110A/J TN-RX*-A110A/J
		1133	変更 図35.15 ブランクチェックコマンドの発行フロー(ROM) 変更	TN-RX*-A110A/J
		1134	図35.16 ブランクチェックコマンドの発行フロー(E2 データフラッシュ) 変更	TN-RX*-A110A/J
		1135	35.7.4.4 スタートアップ領域情報プログラム/ アクセスウィンドウ情報プログラム 本文、図35.17 スタートアップ領域情報プログラムコマンド/ アクセスウィンドウ情報プログラムコマンドの発行フロー 変更	TN-RX*-A110A/J
				ı

Rev.	発行日		改訂内容	改訂区分
		ページ	ポイント	
1.20	2014.12.09	1136	35.7.4.5 ユニークID リード、図35.18 ユニークID リードコマンドの発行フ ロー 追加	TN-RX*-A109A/J
		1137	35.7.4.6 ソフトウェアコマンドの強制停止、図35.19 ソフトウェアコマンド 強制停止の実行フロー 追加	TN-RX*-A110A/J
		1147	表35.11 ブートモードIDコードプロテクト仕様 変更	
		1148	図35.26 ブートモードID コードプロテクトの認証フロー 変更、(2) ID コード1 ~ ID コード15 変更	
		1149	表35.12 オンチップデバッギングエミュレータ ID コードプロテクト仕様 変更	
		1154	35.10.4.5 ブロック情報問い合わせ 変更	
		1158	35.10.5.2 動作周波数選択 項番号 変更	TN-RX*-A110A/J
		1159	35.10.5.3 プログラム/ イレーズスステート遷移 項番号 変更	TN-RX*-A110A/J
		1160	35.10.6 ID コード認証コマンド 削除、 項番号、35.10.6.1 ID コードチェッ ク 変更	TN-RX*-A110A/J
		1161	35.10.6.2 イレーズレディ、表35.20 ステート毎の受付可能なコマンド 変更	
		1164	35.10.8.1 メモリリード 変更	
		1167	35.10.8.6 アクセスウィンドウ情報プログラム 変更	
		1168	35.10.8.7 アクセスウィンドウリード 変更	
		1170	図35.28 ビットレート自動調整時の送受信データ 変更	
		1174	35.10.9.5 ブートモードID コードプロテクトの解除 変更	
		1180	35.10.9.11 ユーザ領域にアクセスウィンドウを設定 変更	
		1181	35.11.1 概要 本文、図35.40 セルフプログラミングの概念 変更	TN-RX*-A110A/J
		1182、1183		TN-RX*-A110A/J
			アクセス、(2) イレーズ処理強制停止後の処理、(10) プログラム/イレーズ 時のFCLK について 変更	
		36. 電気的特		
		1184		
		1184	表36.2 推奨動作条件 変更	TN-RX*-A109A/J
		1185	表 36.3 DC 特性 (1)、表 36.4 DC 特性 (2) 変更	TN-RX*-A109A/J
		1186	表 36.5 DC 特性 (3) 変更	
		1190、1191	表 36.8 DC 特性 (6) 追加	
		1191	表 36.9 DC 特性 (7) 変更	
		1193	表 36.10 DC 特性 (8) 追加	
		1194	表 36.13 DC 特性(11) 変更	
		1196	表36.19 出力電圧値(1)、表36.20 出力電圧値(2) 変更	TN-RX*-A109A/J
		1204	表36.24 クロックタイミング 変更	
		1216	表36.35 内蔵周辺モジュールタイミング(4) 変更	
		1217	表36.36 内蔵周辺モジュールタイミング (5) 注2 削除	
		1224	表36.37 USB特性(USB0_DP, USB0_DM端子特性)、図36.49 USB0_DP、 USB0_DM 出カタイミング 変更	
		1225	図36.50 測定回路 変更	
		1226	図36.51 AVCC0-AVREFH0 電圧範囲 変更	
		1236	表36.49 ROM(コード格納用フラッシュメモリ)特性(2)、表36.50 ROM (コード格納用フラッシュメモリ)特性(3) 変更	
		1237	表36.52 E2データフラッシュ特性(2)、表36.53 E2データフラッシュ特性(3) 中速動作モード 変更	
1.30	2016.05.31	1. 概要		
		56 ~ 63	表1.5~表1.9 ポート(P4、PJ6、PJ7)のI/O電源がAVCC0であること(注2)を追記	
		14. 割り込み	コントローラ(ICUb)	
		250	表14.3 割り込みのベクタテーブル(1/6)に、FCUを追加	TN-RX*-A132A/J
		16. データト	ランスファコントローラ(DTCa)	
		全体	【用語統一】 1つの起動要因→1回の転送要求	
		205	起動要求→転送要求	
		285	・16.2.10 DTC モジュールスタートレジスタ (DTCST) DTDTCST ビット説明変更	
			ロロロのコピッド 説明冬丈	

Rev. 発行日 ページ ポイント 1.30 2016.05.31 305 16.9 消費電力低減機能	—————————————————————————————————————
1.30 2016.05.31 305 16.9 消貨電力低減機能	
(2) ディープスリープモードを追加	
18. 1/0 ポート	
328 表 18.2 I/Oポートの機能に、入出力レベル欄を追加	
332 図18.4 発振器制御の極性の誤記を修正	
0 : ON → OFF	
1 : OFF → ON	
341 図18.6 PSRA レジスタによる汎用入出力ポートの切り替え例を追	鱼加
342 図18.7 PSRBレジスタによる汎用入出カポートの切り替え例を	追加
345 表18.7 未使用端子の処理内容 を修正	
20. マルチファンクションタイマパルスユニット2(MTU2a)	
382 表20.12 TIORH(MTU0) 注1 追加	
383 表20.13 TIORL (MTU0) 注2 追加	
386 表20.20 TIORH(MTU0) 注1 追加	
387 表20.21 TIORL (MTU0) 注2 追加	
391 表20.28 TIORU, TIORV, TIORW(MTU5)変更	TN-RX*-A148A/J
399 20.2.9 タイマ A/D 変換開始要求コントロールレジスタ(TADCR) 更	注3 変 TN-RX*-A118A/J
400 表20.29 BF[1:0] ビットによる転送タイミングの設定 変更	TN-RX*-A118A/J
486 図20.73 A/D 変換開始要求ディレイド機能の設定手順例 図中の	注 変更 TN-RX*-A118A/J
487 図20.74 A/D 変換の開始要求信号(TRG4AN)の基本動作例 変	更 TN-RX*-A118A/J
487 (3) A/D 変換の開始要求の許可期間 追加	TN-RX*-A118A/J
487 (4) バッファ転送に文章 追加	TN-RX*-A118A/J
488 (5) 割り込み間引き機能と連動したA/D 変換開始要求ディレイド	機能 変更 TN-RX*-A118A/J
523 20.6.27 相補 PWM モードにおける A/D 変換ディレイド機能の注意	意事項 追 TN-RX*-A118A/J
22. コンペアマッチタイマ(CMT)	
572 表 22.1 CMTの仕様 項目: イベントリンク機能(入力) 機能 変更	
572 図22.1 CMT (ユニット0) のブロック図 図中に注1 追加	
25. USB2.0ホスト/ファンクションモジュール(USBc)	
648~718 25.2.5 CFIFO ポート選択レジスタ(CFIFOSEL)	
D0FIFO ポート選択レジスタ(D0FIFOSEL)	
D1FIFO ポート選択レジスタ(D1FIFOSEL)	
· CFIFOSEL	
MBW ビットの説明変更	
D0FIFOSEL、D1FIFOSEL MBW ビットの説明変更	
MBW とり下の説明変更 685~692 27.2.30 パイプn コントロールレジスタ (PIPEnCTR) (n = 1~)	9)
PIPEnCTR (n = 1 ~ 5)	<u> </u>
PID[1:0] ビットの説明変更	
• PIPEnCTR (n = 6 ~ 9)	
PID[1:0] ビットの説明変更	
26. シリアルコミュニケーションインタフェース(SCIe、SCIf)	
751 図26.2 SCIe (SCI1) のブロック図を削除し、	
図 26.3 SCIe (SCI5) のブロック図のタイトルを 図 26.2 SCIa (SCI4 SCI5) のブロック図に亦更	
図 26.2 SCIe(SCI1, SCI5)のブロック図に変更 755 26.2.5 シリアルモードレジスタ(SMR)	
20.2.3 フリアルビードレンスメ(SMR/) (1) 非スマートカードインタフェースモードのとき(SCMR.SMIF b7変更	・ビット= 0)
763 26.2.7 シリアルステータスレジスタ(SSR) (1) 非スマートカードインタフェースモードのとき(SCMR.SMIF	TN-RX*-A138A/J
b6, b7 変更	
763 26.2.7 シリアルステータスレジスタ(SSR)	TN-RX*-A138A/J
(1) 非スマートカードインタフェースモードのとき(SCMR.SMIF 注1., 注2. 変更	· ビット=0)
765 26.2.7 シリアルステータスレジスタ(SSR)	TN-RX*-A138A/J
(1) 非スマートカードインタフェースモードのとき(SCMR.SMIF	
RDRF フラグ(受信データフルフラグ)、TDRE フラグ(送信デーティフラグ)の説明追加	ーダエンノ

Rev.	発行日		改訂内容	改訂区分
		ページ	ポイント	
1.30	2016.05.31	765	26.2.7 シリアルステータスレジスタ(SSR)	TN-RX*-A138A/J
			(2) スマートカードインタフェースモードのとき (SCMR.SMIF ビット= 1) b6, b7 変更	
		765	26.2.7 シリアルステータスレジスタ(SSR)	TN-RX*-A138A/J
			(2) スマートカードインタフェースモードのとき (SCMR.SMIF ビット= 1) の注1., 注2. 変更	
		767	26.2.7 シリアルステータスレジスタ(SSR)	TN-RX*-A138A/J
			RDRF フラグ(受信データフルフラグ)、TDRE フラグ(送信データエンプティフラグ)の説明追加	
		869	表28.30 SCI割り込み要因 変更	TN-RX*-A138A/J
		875	26.13.9 低消費電力状態時の動作について (1) 送信 変更	
		880	26.13.15 RTS 機能使用時の受信停止に関する注意事項 追加	TN-RX*-A151A/J
		27. I ² Cバス・	^{上の時} インタフェース (RIIC)	
		全体	各シンボル+「端子」、「ビット」、または「フラグ」	-
		± 14*	【用語統一】	
			通信エラー/イベント発生→通信エラー/通信イベント発生	
			転送フレーム→転送バイト	
			1フレーム,2フレーム→第一バイト	
			2フレーム→第二バイト	
			アドレスフレーム→アドレスバイト	
			規格→仕様	
			[Sm], [Fm], [W], [R]→(Sm), (Fm), (write), (read)	
		901	27.2.9 I ² C バスステータスレジスタ1(ICSR1)	TN-RX*-A141A/J
			HOA フラグ説明変更	
			ペリフェラルインタフェース(SPI)	
		965	28.2.4 RSPI ステータスレジスタ(SPSR) SPRF フラグ、SPTEF フラグ、注2 追加	TN-RX*-A138A/J
		965	28.2.4 RSPI ステータスレジスタ(SPSR) SPRF フラグ、SPTEF フラグ説明 追加	TN-RX*-A138A/J
			SPRFフラグ、SPTEFフラグ追加による変更	TN-RX*-A138A/J
		1019	(a) 送信処理フロー 変更	TN-RX*-A147A/J
		35. フラッシ		
		1102	表35.1 フラッシュメモリの仕様 イレーズ後の値、割り込み 欄を追加	TN-RX*-A132A/J
		1103	35.2 ROM の領域とメモリプレーン、ブロックの構成 変更	TN-RX*-A132A/J
		1103	図35.1 ROM の領域とメモリプレーン、ブロックの構成 変叉	TN-RX*-A132A/J
		1113	35.4.9 フラッシュ制御レジスタ (FCR)	TN-RX*-A132A/J
		1113	S.4.9 ブラッフェデー [ROM が384K バイトまたは512K バイトの製品の場合] 変更	111100 410240
		1113	35.4.9 フラッシュ制御レジスタ (FCR) [ブロックイレーズ] 変更	TN-RX*-A132A/J
		1117	35.4.14 フラッシュ処理終了アドレスレジスタL (FEARL)	TN-RX*-A132A/J
		1122	[ROM が384K バイトまたは512K バイトの製品の場合] 変更 35.4.20 フラッシュステータスレジスタ 1 (FSTATR1)	TN-RX*-A132A/J
			FRDY フラグの説明に文章 追加	
		1122	35.4.20 フラッシュステータスレジスタ1 (FSTATR1) EXRDY フラグの説明に文章 追加	TN-RX*-A132A/J
		1143	35.7.5 割り込み 追加	TN-RX*-A132A/J
		1152	35.8.3 ブートモード(FINE インタフェース)章を追加	TN-RX*-A132A/J
		36. 電気的特	,	
		1191	表36.1 絶対最大定格 項目:アナログ電源電圧 AVCCO 追加	
		1191	表36.2 推奨動作条件 項目: VREFHO/VREFLO 追加	†
		1198	図36.4 高速動作モードの電圧依存性(参考データ) 追加	1
		1199		-
		1200	図36.5 中速動作モードの電圧依存性(参考データ) 追加	-
			図36.6 低速動作モードの電圧依存性(参考データ) 追加	-
		1200	表36.9 DC特性(7) 項目:独立ウォッチドックタイマ動作の増加分 追加	
		1202	表36.10 DC特性(8)	
]	項目:独立ウォッチドックタイマ動作の増加分 追加	

D	3% /= FI		改訂内容	75-T F /
Rev.	発行日	ページ	ポイント	改訂区分
1.30	2016.05.31	1202	図36.9 ソフトウェアスタンバイモード時の電圧依存性(参考データ) 追加	
		1203	図36.10 ソフトウェアスタンバイモード時の温度依存性(参考データ) 追	
			加	
		1203	表36.11 DC特性(9) 追加	TN-RX*-A134A/J
		1204	表 36.12 DC 特性(10)	
			項目:LVD1, 2 追加	
		1206, 1207	表36.18 出力許容電流値(1)を(Dバージョン)と(Gバージョン)に分割	TN-RX*-A134A/J
		1249	表36.49 ROM(コード格納用フラッシュメモリ)特性(2)	TN-RX*-A132A/J
			項目:イレーズ時間に256Kバイト 追加	
		1250	表 36.50 ROM(コード格納用フラッシュメモリ)特性(3)	TN-RX*-A132A/J
			プログラム/イレーズ時の動作温度範囲 変更	
			項目:イレーズ時間に256Kバイト 追加	
		1251	表 36.52 E2 データフラッシュ特性(2) 高速動作モード	TN-RX*-A132A/J
			低速側のFCLK 変更	
		1051	項目:イレーズ時間に8Kバイト 追加	TN D)/# 44004/1
		1251	表 36.53 E2 データフラッシュ特性(3) 中速動作モード	TN-RX*-A132A/J
			プログラム/イレーズ時の動作温度範囲 変更	
			低速側の FCLK 変更 項目:イレーズ時間に8Kバイト 追加	
		1252 ~ 1254	36.12 使用上の注意事項を追加	
I		1202 - 1204	00.12 区川工VI工志中央で足川	

RX111 グループ ユーザーズマニュアル ハードウェア編

発行年月日 2013年5月31日 Rev.1.00 2016年5月31日 Rev.1.30

発行 ルネサス エレクトロニクス株式会社

〒135-0061 東京都江東区豊洲3-2-24 (豊洲フォレシア)



ルネサスエレクトロニクス株式会社 ^{営業お問合せ窓口} http://www.renesas.com

営業お問合せ窓口の住所は変更になることがあります。最新情報につきましては、弊社ホームページをご覧ください。

ルネサス エレクトロニクス株式会社 〒135-0061 東京都江東区豊洲3-2-24(豊洲フォレシア)

技術的なお問合せおよび資料のご請求は下記へどうぞ。 総合お問合せ窓口:http://japan.renesas.com/contact/

