



RENESAS


The GreenPAK™

应用示例手册



GreenPAK 简介

Renesas Electronics 的 GreenPAK IC 是一系列可配置混合信号 IC [CMIC]，为系统级电路设计人员面临的常见问题提供小型、成本友好且个性化的解决方案。GreenPAK 提供了一种显著降低 PCB 尺寸，BOM 成本和设计时间的方法。



使用 GreenPAK 降低 PCB 板尺寸的示例

由于 GreenPAK 的各种功能和可配置性，所以 GreenPAK 的应用范围非常广，凭借对产品需求正确的认知，设计人员可以将 GreenPAK 应用到大多数行业的几乎任何的应用中。

本文档旨在加强这种认知和技术诀窍：我们为设计人员提供应用示例手册，指出 GreenPAK 可以应用在项目中的那些地方。我们概述了不同的技巧，并提供了完整的应用示例，以帮助设计人员灵活使用 GreenPAK。

本手册的结构

本文档中每个小节都包含两种类型的内容：技巧和应用示例。技巧专注于仅使用一个或几个宏单元来完成的任务。应用示例部分描述了如何将技巧组合在一起以创建有实际应用价值的方案。最简单的技巧和应用将放在第一章的开头。

每个应用对应的 GreenPAK Designer 设计文件，都可以查看、编辑。

Resources

[Go Configure Software™ Hub Download](#)

[The GreenPAK Cookbook GP Files Download](#)

[Product Selection Guide](#)


[The GreenPAK Cookbook EN](#)

[The GreenPAK Cookbook JP](#)

使用本手册构建你的设计

本手册列举的实例都是已经得到实际应用的工程案例。不仅如此，GreenPAK IC 还具有本手册实例中未使用到的更多宏单元和功能。Renesas Electronics 帮助工程师实现了数以千计的独特设计，这些设计或多或少与本手册中的案例相似或不同，但它们都是可扩展、可结合和可定制化的。

例如，电源序列发生器应用实例与第 4 章节的安全应用实例相结合，从而成为可调节的、定制化的序列发生器应用。



如把上述实例中的几个方案整合在同一电路中，系统将变得十分复杂且造成宏单元的浪费。而使用 GreenPAK 系列 IC 及本手册中的技巧，可以助您轻松实现设计，并且可以随意置换和修改您的设计。您可以重复使用本手册中显示的设计，或者将本文中的一些技术融入您自己的设计中。因为，这是属于你的技巧。

目录

GreenPAK 简介	2
本手册的结构	2
使用本手册构建你的设计	3
目录	4
第 1 章: 基本功能模块	9
技巧: 如何了解宏单元的更多信息	10
概述: 数字宏单元	10
技巧: 配置标准逻辑	11
概述: 振荡器	11
概述: 模拟比较器	11
概述: I/O	12
概述: 连接	12
技巧: 使用 GreenPAK Designer 进行仿真	13
技巧: GreenPAK 烧录	14
技巧: OE 脚	15
应用: 奇偶校验位发生器	16
应用: 8 位多路复用器	17
应用: 多路输出选择器	18
应用: 独热编码器	19
技巧: 更改 I2C 地址	20
第 2 章: 时序逻辑	21
技巧: 优化 CNT/DLY 的精度	22
技巧: CNT/DLY 的级联	23
应用: 系统复位	24
应用: 多按钮复位	25
应用: 电源序列发生器	26
应用: 电源时序控制器	27
应用: 电压监测电源时序控制器	28
应用: 运输模式控制器	29
技巧: 由异步状态机创建同步状态机	30
应用: N 比特流	31
技巧: 多路复用比特流	32
应用: 10 年定时器	33
应用: 方波发生器	34
应用: 按下多个事件按钮	35
应用: 高级电压监控电源时序控制器	36
第 3 章: 信号调理	37
技巧: 利用 CNT/DLY 滤除毛刺	38

技巧: 边沿检测器	39
应用: 中断控制器	40
技巧: 构建一个双向计数器	41
应用: 编码器	42
应用: 距离感应器	43
应用: 频率范围探测器	44
应用: 分频器	45
技巧: 过零检测	46
应用: 模拟存储元件	47
第 4 章: 安全功能	48
技巧: 如何降低 ACMP 的功耗	49
技巧: 唤醒与休眠	50
应用: 窗口比较器	51
应用: 过温保护	52
应用: 充电指示器	53
应用: 信息娱乐系统低压指示器	54
应用: 看门狗定时器	55
应用: 电压检测	56
应用: 电源后备管理	57
应用: N 脉冲看门狗	58
技巧: 温度传感器模块的应用	59
应用: 通过外部采样电阻进行电流检测	60
应用: 使用一个复用 ACMP 监控一个模拟量的四个电平	61
应用: 用一个 MS ACMP 监控四个独立模拟信号	62
第 5 章: 通讯协议	63
技巧: 利用 I ² C 更改设计	64
技巧: 创建一个 I ² C 命令	65
技巧: 串行-并行接口 (SPI) 模块	66
技巧: 电平转换	67
技巧: 发送预设数量脉冲	68
技巧: 移位寄存器	69
应用: 通过 I ² C 接口进行 IO 扩展	70
应用: 串口转并口(外部时钟)	71
应用: 串口转并口(内部时钟)	72
应用: 并口转串口	73
应用: 双向通信 (发送优先)	74
应用: 双向通信 (接收优先)	75
应用: 采用 ASM 和 I ² C 的 7 段数码显示	76
应用: 采用 I ² C 的通讯多路复用器	77
应用: I ² C 电平转换器	78

应用: 连接检测	79
应用: 自定义模式发生器	80
技巧: 使用占空比检测发送串行协议	81
技巧: 使用移位寄存器读取串行协议	82
技巧: 利用管道延时(Pipe Delay)读取串行协议	83
技巧: 数模转换器	84
技巧: EPG	85
应用: 带 ACK 检查和数据比较的 I ² C 主设备读指令	86
应用: 带 ACK 检查的 I ² C 主设备写指令	87
应用: 移位寄存器构建 I ² C 可编程模式发生器	88
应用: 固定长码发生器	89
应用: 简单 SPI 主机	90
第 6 章: 基于脉冲的控制	91
技巧: 恒定占空比 PWM	92
技巧: 输出一个高脉冲信号	93
应用: LED 恒流驱动器	94
应用: 用 I ² C 控制 RGB LED	95
技巧: LED 呼吸模式	96
应用: RGB LED 呼吸灯	97
应用: 用 I ² C 实现 RGB LED 呼吸灯的控制	98
技巧: DCMP/PWM 宏单元在 PWM 模式下的应用	99
应用: PWM 选择器	100
应用: 采用 ACMP 和 DAC 的 PWM 发生器	101
应用: 采用 ADC 的 PWM 发生器	102
技巧: 占空比检测	103
应用: 频率/模拟电压转换器	104
应用: 频率/占空比转换器	105
应用: 线性调频	106
应用: 压控振荡器	107
第 7 章: 电源管理	108
技巧: 输出放电	109
应用: 电荷泵	110
应用: 二级电荷泵	111
应用: 具有输出调节功能的电荷泵	112
技巧: LDO 稳压器	113
应用: 灵活的电源岛	114
应用: 升压转换器	115
应用: 降压型转换器	116
应用: 背对背的反向电流阻断	117
技巧: 远端检测功能	118

技巧: LDO 详解	119
技巧: 延时宏单元	120
技巧: Crash Sequence 模块	121
技巧: GPIO 功能	122
技巧: 保护功能	123
技巧: 电源时序控制器说明	124
技巧: SLG51002 HC_LDO 自动旁路模式说明	125
技巧: SLG51002、SLG51003 I2C Control Code 选择	126
技巧: SLG5100x 器件中断请求 (Device Interrupt Request) 模块	127
应用: 两组独立时序场景	128
应用: 用于 SLG51000C 的两路摄像头供电时序控制及两种工作场景	129
应用: SLG51002/3 在无需重新编程 OTP 的情况下进行 I2C 地址配置	130
第 8 章: 电机控制	131
应用: H 桥控制	132
技巧: 使用 HV OUT CTRL 模块	133
技巧: 在常规模式下使用 SLG47105 PWM 模块	134
技巧: 在预设寄存器模式下使用 SLG47105 PWM 模块	135
应用: 恒压有刷直流电机驱动器	136
应用: 恒流有刷直流电机驱动器	137
应用: PWM 恒流斩波器	138
应用: 带有软开关的单向直流电机控制	139
应用: 带软启动/软停止功能的双向有刷直流电机控制	140
应用: 助推启动/堵转停止	141
应用: 双极步进电机驱动器	142
第九章: 高级模拟功能	143
应用: 采用 OpAmp 可调有源滤波器	144
应用: 可调反相 OpAmp	145
应用: 可调同相 OpAmp	146
应用: 仪表放大器	147
应用: 使用运放创建电压跟随器	148
应用: 使用运放和 N 沟道 FET 创建电流阱(Current Sink)	149
应用: 自动校准	150
应用: 使用运放和 P 沟道 FET 创建电流源	151
应用: 使用运算放大器的稳压器	152
技巧: 带数字变阻器的斩波比较器	153
应用: 取样保持电路	154
应用: 寻找输入电压的最大值	155
技巧: 在 SLG47011 中使用电源控制器	156
应用: 使用 Memory Table 实现波形发生器	157
技巧: ADC 校准流程	158

应用：使用 Memory Table 的信号发生器159

应用：使用 MathCore 进行信号调制（PWM）160

应用：使用 MathCore 进行信号调制161

应用：直流功率测量162

应用：带有数据缓冲表的 4 通道 ADC 测量163

应用：模拟到并行转换器164

技巧：Math Core 使用方法165

应用：频率倍频器166

应用：算术运算 $f(x)=kx+b$ 167

应用：存储模式下带有 Memory Table 的 ADC168

技巧：多通道 DCOMP169

技巧：SLG47011 中通过 SPI 读取/写入数据170

技巧：PGA 不同模式171

技巧：使用 Data Buffer172

应用：ADC 开/关功能173

技巧：ADC 通道间延时174

历史版本175

第 1 章: 基本功能模块

本章介绍了许多在 GreenPAK 中发现的基本构建模块，它们将在整本 Cookbook 中使用。它还将介绍一些使用查找表 look-up tables (LUTs) 的简单组合逻辑设计。

技巧：如何了解宏单元的更多信息

这个技巧适用于所有版本的 *GreenPAK Designer*。

在使用 *GreenPAK Designer* 时，您可能希望了解有关特定宏单元的更多信息。你可以在 *GreenPAK Designer* 中选中该宏单元，然后点击 **Properties** 窗口左下角的 **Information** 按钮来查看。



Info Button

概述：数字宏单元

数字宏单元是 *GreenPAK* 的基本功能组件，包含以下几种类型：

通用数字宏单元：


- 查找表 Look-Up Tables (LUTs)
- D 类触发器/锁存器 D Flip-Flop (DFF) / Latch
- 计数器/延时器 Counter / Delay (CNT/DLY)

通讯：

- I²C (大部分器件包含该单元)
- SPI (少数器件包含该单元)

少见：

- 模式发生器 Pattern Generator (PGEN)
- 管道延时 Pipe Delay
- 可设定延时 Programmable delay (PDLY)
- 滤波器/边沿检测器 Filter / Edge Detector



Digital Macrocells

数字宏单元


在 *GreenPAK Designer* 中很多的宏单元都是多用途的，你可以配置其中的一种功能作为该宏单元的功能，宏单元有哪些可供选择的功能可以从该宏单元的名字得知，比如 **2-bit LUT0/DFF/LATCH0** 暗示它可以被配置成查找表、D 类触发器或者锁存器，使用 **Properties** 窗口中的 **Type** 选项来选择宏单元的功能。

技巧：配置标准逻辑

此技巧适用于所有 GreenPAK 芯片。

查找表(LUT)是在 GreenPAK Designer 中可配置的两输入、三输入或者四输入逻辑宏单元，可以在 **Properties** 窗口中编辑逻辑配置。

大多数的标准化逻辑已经在 GreenPAK Designs 中实现，比如 MUX、AND、OR 等，为了加快这些常见逻辑的配置，在 **Properties** 窗口中有一个 **Standard gates** 选项可以自动将查找表转换成标准逻辑门配置。如果 **Regular shape** 选项没有被选中，查找表的形状将会以标准的逻辑门符号显示。



配置 3-bit LUT0


概述：振荡器

GreenPAK IC 至少包含 2 个振荡器[OSC]，很多 GreenPAK 芯片，比如 SLG46826 包含 3 个振荡器，常见的未分频频率有：

- 2KHz 低速低功耗振荡器
- 2MHz 中速振荡器
- 25MHz 高速振荡器

每一个振荡器都有几个可选择预分频系数的输出。通过配置 **Auto-power on** 可以让你在不需要时钟的时候自动关闭振荡器以降低功耗。

更多关于振荡器的信息，可以在组件被选中时，通过在 **Properties** 窗口中点击 **Information** 按钮来查看。




振荡器

概述：模拟比较器

大多数 GreenPAK 都包含 2 个或者更多的模拟比较器 [ACMP]，每个比较器都有一个 **IN+** 和一个 **IN-** 输入源，可以在 **Properties** 窗口中选择输入源。

更多关于模拟比较器的信息，可以在组件被选中时，通过在 **Properties** 窗口中点击 **Information** 按钮来查看。




模拟比较器

概述：I/O

GreenPAK 的 I/O 是非常灵活的。无论是在同一个芯片内或是不同芯片之间，每个输入输出脚的属性均不相同，因此选型时必须先考虑输入输出脚可以实现的功能与所需要的数量。

输出可以配置成推挽输出、N 型或 P 型开漏输出，可以选择不同的输出能力，比如 **2x** 表示两倍的输出驱动能力，还可以选择上拉电阻或者下拉电阻，有 **10kΩ**、**100kΩ** 和 **1MΩ** 可选。

输入也有多种配置可选：数字输入、施密特数字输入、低电平数字输入和模拟输入。模拟输入可以作为模拟比较器的输入源。




典型的 I/O 结构

概述：连接

在 GreenPAK Designer 中连接非常容易，软件会自动指示你那些连接是允许的，当你点击一个连接点时：

- 会绿色高亮所有可以连接的连接点。
- 给你一根类似橡皮筋的线，你可以拉伸到任何一个被绿色高亮的连接点。
- 如果一个连接已完成会用一根绿色的线来指示。



连接

技巧：使用 GreenPAK Designer 进行仿真

Emulation 适用于所有 GreenPAK 芯片，Simulation 适用于大部分 GreenPAK 芯片。



GreenPAK Designer 中的工具栏

当进行一项设计时，非常重要的一点是可以快速进行功能测试。


可通过以下两种方式检验你的设计：

1. Simulation
2. Emulation


Simulation 在没有芯片的情况下，使用 GreenPAK Designe 模拟电路的实际性能。需要注意的是软件模拟不能完全识别真实系统的所有细节(极少数特殊条件下会存在细微差异，需要使用芯片实际测试确认)。

Emulation 使用 GreenPAK 芯片和相应的演示板，提前检验设计中的问题，避免量产中因永久性烧录造成的损失。这可以让您快速地对项目进行更改，并使用仿真来验证您的猜测。

1. 当设计完成后，单击 **Debug** 按钮（上图中的红色按钮），进入仿真/模拟界面。
2. 选择将要使用的验证平台。
3. 完成平台设置后，将出现 **Debug** 菜单，根据您选择的平台，将提示进一步的步骤。
4. 如果需要更改仿真平台，您可以随时通过单击 **Change Platform** 按钮来进行更改。




平台选择菜单



Debugging 菜单

技巧：GreenPAK 烧录

Debugging control 适用于所有 GreenPAK 芯片。



GreenPAK Designer 软件的工具栏

当进行一项设计时，非常重要的一点是可以快速进行功能验证。GreenPAK Designer 软件使调试变得更加高效便捷。

Change platform

选择对应功能的硬件平台。

Import configuration

从其他硬件平台导入仿真配置。

Device

允许用户在指定的设备地址上使用外部芯片。

I²C Reset

假设与设备建立了 I²C 串行通信。在这种情况下，可以将设备重置为初始上电条件，包括所有宏单元的配置以及 Connection Matrix 提供的所有连接。通过将寄存器 I²C Reset 位设置为“1”来实现复位，复位时芯片将重新启用 Power-On Reset (POR) 序列，包括从 NVM 重新加载所有寄存器数据。

Emulation

- Emulation，当前设计将加载到芯片中(但未烧录)，并准备好在硬件板上进行测试。
- Emulation (sync), 除了 Emulation(仿真)之外，项目中所做的每个更改都将立即加载到芯片上。

Test mode

Test mode(测试模式)用于连接或断开芯片的输入/输出引脚与用户配置的 TP controls。打开 Test mode 和内部 VDD 按钮，用户可以使用测试模式来检查已烧录的芯片，而无需仿真。测试模式可以在芯片不上电的情况下工作，用户可以手动控制电源开关。

Read

通过硬件开发板读取芯片数据。


Program

将当前设计烧录到芯片中。对于某些芯片型号，用户可以通过点击 Program 按钮中的 Programming 选项来设置烧录过程。可以选择的烧录选项有：

- Program NVM (对芯片的 NVM 进行烧录)
- Program EEPROM (对芯片的 EEPROM 进行烧录)

Project Data

NVM 和 EEPROM 数据表（适用于特定芯片版本）。




应用：奇偶校验位发生器

奇偶校验位生成器可以用来校验信息的完整性，是循环冗余校验最简单的实现，奇偶校验位在将数据提交给 MCU 或其他控制单元之前使用，以确保输入数据未被干扰破坏。




所需元器件

- 任意 GreenPAK IC(CMIC)
- 无需其他元器件



GreenPAK 设计图



设计步骤

- 使用技巧：配置标准逻辑 将所有输入通过 XOR 门来连接，XOR 门被用来计算 1 的个数。
- 添加 ENABLE 信号逻辑。

应用：8 位多路复用器



多路复用器(MUX)用于从多路输入信号中选择一个作为输出，用 GreenPAK 实现的 MUX 传输延时可以和分立式逻辑 IC 相当，为纳秒级别。


[设计文件](#)

所需元器件

- 任意 GreenPAK IC(CMIC)
- 无需其他元器件

GreenPAK 设计图



设计步骤

- 使用 **技巧：配置标准逻辑** 将 4 个 3-bit LUT0/DFF/LATCH 配置为 **Multiplexer**，然后将 **Multiplexer** 的 **A** 输入或 **B** 输入与各路输入相连接，最后将 4 个 **Multiplexer** 的 **S** 都连接到 **SEL0** 位。
- 添加第二级和第三级 **Multiplexer** 以创建更高位的 **SEL** 位[SEL1 和 SEL2]。
- 将最后一级 **Multiplexer** 的输出信号连接至输出脚。

应用：多路输出选择器



多路输出选择器用于从几个通道中选择其中一个(或几个)作为一个输入信号的输出通道。在需要通过单根线发送几种不同类型的数据应用中，多路输出选择器被使用。这在通信系统中很常见。



所需元器件

- 任意 GreenPAK IC
- 无需其他元器件

GeenPAK 设计图



设计步骤

- 配置输入脚为 1 个信号输入（IN）,2 个选择线（SELx）及 4 个输出脚（OUTx）配置输入引脚。
- 将 LUT 配置为每个通过选择线上的特定逻辑输入传递来自 IN 的信号。例如，当 SEL0、SEL1 和 IN 为 HIGH 时，3-L3 输出为 HIGH。


应用：独热编码器

独热码 (One-Hot) 是一组二进制位，其中只有一个位为高电平 (1)，其余所有位均为低电平 (0)，例如 0001。与之相反，由多个 1 和单个 0 组成的编码称为独冷码 (One-Cold)。本设计是一种编码器，可根据输入端的两位二进制代码，在输出端输出指定的独热码信号。




所需元器件

- 任意 GreenPAK IC
- 无需其他元器件



GreenPAK 设计图



设计步骤

1. 配置两个输入引脚 (INx) 和四个输出引脚 (OUTx)。
2. 配置各个查找表 (LUT)，使每个查找表对应一个唯一的两位输入代码，并在匹配时输出高电平。例如，当 IN0 和 IN1 均为低电平时，2-L3 输出高电平。

技巧：更改 I2C 地址

该技术文档介绍了 SLG46855 器件的 I2C 地址选择方式。

I2C 串行通信宏单元允许对其从设备地址进行灵活配置，并提供两种不同的地址选择方法：

1. 基于寄存器的地址选择（默认）

默认情况下，4 位 I2C Control Code 直接来自内部配置寄存器。

当 I2C 从设备在编程时设置为一个固定的、预定义的地址时，通常使用这种方法。

优点：

- 1.1 地址固定且可预测。
- 1.2 适用于只有一个 I2C 从设备的系统，或地址冲突可能性较低的系统。
- 1.3 硬件设置更简单——无需额外引脚用于地址选择。

2. 基于外部引脚的地址选择

另外，I2C Control Code 的每一位都可以由外部 GPIO 引脚（PIN 2、PIN 5、PIN 9 和 PIN 10）提供。当启用外部地址选择时，地址的二进制值由运行时这些引脚上的电压电平决定：


- PIN 2 → 最低有效位（LSB）
- PIN 10 → 最高有效位（MSB）

优点：

- 2.1 可以在无需重新编程器件的情况下更改 I2C 地址。
- 2.2 可以通过硬件配置（例如上拉/下拉电阻）为多个相同器件分配不同地址，从而方便在同一 I2C 总线上使用多个相同器件。
- 2.3 适用于模块化或可配置系统，在这些系统中可能会发生地址冲突。

注意：

此功能仅适用于 **SLG46855**。并非所有 Renesas GreenPAK 或 AnalogPAK 器件都支持外部 I2C 地址配置。在使用特定芯片时，请务必查阅产品数据手册以确认是否支持该功能。



第 2 章:时序逻辑


本章会介绍涉及时序逻辑的应用。一些时序逻辑应用程序是指计数器、系统复位电路、电源时序器和状态机。

技巧：优化 CNT/DLY 的精度

此技巧适用于所有 GreenPAK，振荡器和 CNT/DLY 的精度因器件而异。

和所有带内部振荡器的芯片一样，GreenPAK 在时序上也带有固有的偏差，这归因于制造、温度以及用户设计等因素。通过遵循一些简单的设计规则，可以提高 GreenPAK 中 Counter 和 Delay 的精度。

应当考虑振荡器和 CNT/DLY 之间的联系，振荡器是全局的，可以用在所有的 CNT/DLY 中，而且不会和 counter 和 delay 的起始和结束信号同步，因此 counter 或者 delay 在使能信号到来之后，只有等到振荡器的下一个时钟沿到来之后才会真的开始，就如下图所示，一个 delay 的使能信号[DLY_IN]的上升沿发生在时钟电平[CLK]的中间，所以只会等到下一个时钟上升沿到来之后[DLY DATA]才会开始向下计数减一。



上升沿延时时序

将这个因素考虑进去之后，CNT/DLY 延时时间计算公式如下：

$$Delay_{time}(typical) = \frac{(Counter_Data + 1) + t}{clock}, \text{ where } t \text{ is between } 0 \text{ and } 1$$


因此随着 Counter data 值的增大，t 对延时时间的影响将会减小，使用了更大的 Counter data 之后，如果要保持延时时间不变，就需要使用一个更快的时钟 [更大的 F Clock]，在 **Properties** 窗口，可以为 CNT/DLY 配置 **Counter data** 和 **时钟源**。

此外，参考各个 GreenPAK 数据表内关于时序的特性时，应当考虑 Power-ON 时间、频率稳定时间、温度变化等因素所造成的偏差。

技巧：CNT/DLY 的级联


此技巧适用于所有 GreenPAK。

DLY 可以进行级联，通过把前一个 DLY 的 OUT 连接到后一个 DLY 的 DLY_IN 的方式可以将一连串的 DLY 连接起来，也就是 DLY 的级联。




级联上升沿延时

先在 **Properties** 窗口的 **Mode** 选项里选择 **Delay** 模式，通常还需要将所有 DLY 的 **Edge select** 设置为一样，下图显示了将 2 个设置为上升沿延时 8ms 的 CNT/DLY 级联作用于 **Power-ON-Reset (POR)** 信号上的效果。



级联延时仿真

CNT 同样可以级联以获得更长的计时，CNT 是通过将前一个 CNT 的 OUT 连接到后一个 CNT 的 CLK 上来实现级联的，先用鼠标选择后一个 CNT，然后在 **Properties** 窗口的 **Connections** 栏的 **Clock** 选项里选择前一个 CNTx/DLYx 的 OUT 作为时钟源。



级联计数器


应用：系统复位

复位IC 被用在故障、手动复位、欠压等情况下为微处理器提供一个复位信号。




所需元器件

- 任意 GreenPAK IC(CMIC)
- 无需其他元器件



GreenPAK 设计图



设计步骤

1. 将输入信号的 I/O 配置为 **Digital input**。
2. 添加 LUT 逻辑单元以在任何复位信号激活时发出正确的复位信号，逻辑关系取决于高电平有效还是低电平有效。
3. 配置一个 **CNT/DLY** 模块为 **One shot** 模式，**Edge select** 为 **Rising**，根据所需的脉冲宽度设置相应的 **Counter data**，对于低电平有效的脉冲，将 **Output polarity** 选择为 **Inverted(nOUT)**。
4. 将 **CNT/DLY** 模块的 **OUT** 连接至输出引脚。

应用：多按钮复位



同时按住多个按钮来触发复位是许多设备常见的交互方式，用一个独立的 IC 实现此功能是为了确保系统中的其他部分遇到一个或者多个软件、固件或者硬件故障时，复位仍然能够得到确认和响应。



所需元器件

- 任意 GreenPAK IC(CMIC)
- 无需其他元器件

GreenPAK 设计图



设计步骤

- 将每个按钮对应的 I/O 配置为 **Digital input**。
- 添加 LUT 逻辑单元以在所有按钮都处于活动状态时发出正确的复位信号，逻辑关系取决于高电平有效还是低电平有效。
- 将一个 **CNT/DLY** 模块配置为 **Delay** 模式，**Edge select** 选为 **Rising**，根据按钮所要求按下的时间长度设置相应的 **Counter data**，对于低电平有效的脉冲，将 **Output polarity** 选择为 **Non-inverted (OUT)**。
- 将一个 **CNT/DLY** 模块配置为 **One shot** 模式，**Edge select** 选为 **Rising**，根据复位信号所需的脉冲宽度设置相应的 **Counter data**，对于低电平有效的脉冲，**Output polarity** 选择 **Inverted(nOUT)**。
- 将 **CNT / DLY** 模块的 **OUT** 连接至输出引脚。


应用：电源序列发生器

当设计人员需要按顺序激活系统的不同部分时会用到电源序列发生器。这对于有多个电源轨的系统来说至关重要。




所需元器件

- 任意 GreenPAK IC(CMIC)
- 无需其他元器件



GreenPAK 设计图



设计步骤

- 按照所需的启动条件配置 LUT。
- 使用一个锁存器或 DFF 来维持启动信号，以便 DLY 模块可以读取它。
- 使用 **技巧：CNT/DLY 的级联** 将各个 DLY 模块级联。
- 将各个 DLY 模块的 OUT 连接到相应的输出引脚。


应用：电源时序控制器

当设计人员需要按顺序激活系统的不同部分时会用到电源序列发生器。这是一种很典型的电源时序，只有当其他电源轨关闭后，这个控制芯片的电源才会关闭。




所需元器件

- 任意 GreenPAK IC(CMIC)
- 无需其他元器件



GreenPAK 设计图



设计步骤

- 配置输入信号源，可以通过 **PIN17** 在 Level 和 Lactching 两个模式间进行选择。
- 通过多路选择器 **Multiplex** 将控制信号输入给到 DLY 模块，使用这样一个多功能复用模块达到级联时序的效果。
- 将各个 DLY 模块的 OUT 连接到相应的输出引脚。


应用：电压监测电源时序控制器

设计人员可以通过序列时序来实现按顺序激活系统的各个部分，通过监控电源轨和故障条件来调整系统所需的时序。




所需元器件

- 任何带有 3 个模拟比较器的 GreenPAK IC(CMIC)
- 6 个电阻




GreenPAK 设计图



设计步骤

1. 将 EN 和 Voltage Monitoring 的 PINs 脚配置为输入。
2. 将系统电源控制时序信号的 PINs 脚配置为输出。
3. 启动 ACMP, 将 POR 连接到 **PWR UP**, 并将每个 ACMP 的 **IN-** 端配置到所需的电压阈值（比较器反转电压阈值）。
4. 根据需要的延时时间配置 DLY 的 **Counter data**。
5. 根据需要的逻辑功能配置 LUT。




应用：运输模式控制器

在产品还未交付到用户手上之前，使用一个超低功耗的按钮监视器能够延长电池放电时间，可以为用户提供更好的上手体验。




所需元器件

- 任意 GreenPAK IC(CMIC)
- 外部 PMOS 负载开关



GreenPAK 设计图




设计步骤

1. 配置 PIN2 为带 1MΩ 上拉电阻的输入引脚。
2. 根据需要的去抖动时间配置 **CNT1/DLY1** 的 **Counter data**。
3. 根据进入运输模式和退出运输模式对应的输出电平配置 LUT 的逻辑。

技巧：由异步状态机创建同步状态机

同步状态机 (SSM) 是在转换条件满足的情况下在时钟沿到达时进行状态转移。把 GreenPAK 芯片中的 **异步状态机 (ASM)** 宏单元转换成同步状态机的通常方法是使用脉冲宽度大于 ASM 状态转换时间的时钟信号。



上图展示了 SSM 在 3 位计数器中的应用。CNT2 和 2-bit LUT1 用于生成时钟信号。ASM 的 8 个状态位串联连接。2-bit LUT0 和 2-bit LUT3 用于防止一个逻辑高电平信号使两个相邻状态位同时发生状态转换。ASM 输出的状态值如下表所示。

State name	Connection Matrix Output RAM							
	OUT7	OUT6	OUT5	OUT4	OUT3	OUT2	OUT1	OUT0
State 0	0	0	0	0	0	0	0	0
State 1	0	0	0	0	0	0	0	1
State 2	0	0	0	0	0	0	1	0
State 3	0	0	0	0	0	0	1	1
State 4	0	0	0	0	0	1	0	0
State 5	0	0	0	0	0	1	0	1
State 6	0	0	0	0	0	1	1	0
State 7	0	0	0	0	0	1	1	1

当 6 脚变为高电平时，ASM 由复位状态 (State 0) 转移为下一状态 (State 1)。以下状态转换是随着时钟信号 CNT2 不断切换为高低电平而完成的。

更多关于异步状态机转换为同步状态机的信息，请参考 [“AN-1126 ASM 到同步状态机转换”](#)

应用：N 比特流


比特流是在通信路径上连续传输的比特序列。*GreenPAK* 能够创建多达 64 位的重复字符串。



所需元器件

- 任意带有 ASM 模块的 GreenPAK IC(CMIC)

GreenPAK 设计图



设计步骤


1. 使用 [应用：8 位多路复用器](#) 配置信号发生器和 8 位多路复用器。
2. 配置 **CNT1** 定义比特流的长度。
3. 使用 [技巧：由异步状态机创建同步状态机](#) 配置 ASM。
4. 将 8 位多路复用器和信号发生器的输出连接至输出脚。
5. 可以通过 I²C 改变比特流的长度 (**CNT1** 的 counter data)。
6. 也可以通过 I²C 改变 ASM 输出 RAM 中的数据。

技巧：多路复用比特流


此技巧适用于所有GreenPAK 芯片。



GreenPAK 常用于数据传输。通过 GreenPAK 传输数据 或 从 SoC 传输多路数据， 必须将数据合并从而在一条线路上进行传输。以下是 GreenPAK 传输源自 ASM 输出 RAM 的多路数据的一个示例。



发生电路如上图所示。由 EN 信号控制，发生器可实现由 CLK 产生，可实现数据的同步传输。发生器设定了将传输数据复合到一条线上的操作规则。



IN3	IN2	IN1	IN0	OUT
0	0	0	0	0
0	0	0	1	1
0	0	1	0	0
0	0	1	1	1
0	1	0	0	0
0	1	0	1	0
0	1	1	0	1
0	1	1	1	1
1	0	0	0	0
1	0	0	1	0
1	0	1	0	0
1	0	1	1	0
1	1	0	0	0
1	1	0	1	0
1	1	1	0	0
1	1	1	1	0

8 位多路复用器如上图所示。将 7 个 3-bit LUT 配置为 8 位多路复用器 (参考 AN-1003)。多路复用[MUX]真值表如右上所示。多路复用器按照发生器设定的复合规则将 ASM 模块输出的数据组合在一起后传输到 DATA。当 EN 为低电平时，DATA 的输出结果与 ASM 输出 RAM 的最高有效位一致。ASM 输出 RAM 可以通过 I²C 改变，也可以通过触发 ASM 的状态改变来改变数据的各个位。如果 ASM 不可用也可以通过手动将输入拉高或拉低来修改数据位。


应用：10 年定时器

超长定时器用于确定产品的使用寿命，而无需占用太多功耗预算。




所需元器件

- 任意 GreenPAK IC(CMIC)
- 无需其他元器件



GreenPAK 设计图



设计步骤

1. 使用技巧：[CNT/DLY 的级联](#) 将各个 Counter 模块级联。
2. 连接输入引脚和输出引脚。
3. 配置 CNT 的 Properties。


应用：方波发生器

方波对于数字时钟系统是必不可少的。它们可以通过使用振荡器块或定制频率的延迟逻辑，从而很容易地在 GreenPAK 中实现。




所需元器件

- 任意 GreenPAK IC
- 无需其他元器件



GreenPAK 设计图



设计步骤

- 配置 **EN** 输入和方波输出。
- 使用内部振荡器在 **PIN20** 上产生一个方波。“**CLK**”预分频器和“**OUT0**”二次分频器可以更改以自定义频率。
- 使用边缘延迟(CNT1)和 LUT 在 **PIN19** 上产生一个方波。这种配置允许用户通过更精细的调整来分割方波的频率。


$$\text{Division Coefficient} = \text{Counter Data} + 2$$

应用：按下多个事件按钮


使用单个按钮生成多个事件是节省外部控制组件的常见解决方案。使用一个按钮和预定的时间间隔，您可自定义控制一个 LED 手电筒。

所需元器件

- 任意 Green PAK IC
- 1 个 LED
- 1 个电阻器



GreenPAK 设计图



设计步骤

1. 将 GPIO 引脚配置为按钮的输入和 LED 控制的输出。
2. 添加 CNT0/DLY0, CNT1/DLY1 和一个 DFF 来记住最后的状态。
3. 将 CNT/DLY 模块配置为“延迟”模式，Edge select 选为“Rising”。
4. 将 CNT0/DLY0 的输出配置为“nOUT”。


应用：高级电压监控电源时序控制器

当设计人员需要监控多个电源轨并按照预先定义的顺序启用它们时，会使用时序控制器。在本设计中，系统只有在每个被监测的输入电压达到其有效阈值后，才会依次使能四路电压轨。在前一路电压轨稳定之前，下一路电压轨不会开启，从而确保电源上电过程受控且安全。



[设计文件](#)

所需元器件

- 任何具有 4 个 ACMP 的 Green PAK IC



GreenPAK 设计图



设计步骤

- 配置输入引脚，用于监测四路电压轨（1.8 V、2.5 V、3.3 V、5 V）以及 **Trigger_IN_Start** 控制引脚。
- 设置输出引脚，这些引脚将作为每一路电源轨的时序使能信号。
- 使能 ACMP，将 Q1、Q2、Q3 和 Q4（DFF 的输出）连接到 **PWR UP**，并为每个 ACMP 的 IN- 端配置所需的电压阈值。
- 实现时序逻辑：每个已验证电源轨的输出触发下一路电源轨的延时级，从而形成级联的启动链。
- 使用 LUT 配置故障逻辑：如果任何被监测的电压低于其阈值，则禁用整个时序。
- 生成最终的 **Trigger_OUT** 信号，在所有电源轨都已使能后指示时序完成。

第 3 章:信号调理


本章通过详细讲解外部信号并使其成为对系统操作有用的应用。涉及到这方面的一些应用包括分频/倍增、滤波器和传感器控制器。

技巧：利用 CNT/DLY 滤除毛刺


此技巧适用于所有 GreenPAK 芯片。

去毛刺/去抖动过滤器用于消除毛刺[虚假的信号暂态]。毛刺可以在很多情况下产生，比如，按钮的按压、释放或电压非常接近不带迟滞的引脚阈值的时候。

有 3 种可选的边沿触发选项来抑制毛刺：上升沿、下降沿和双边沿，Delay 将会滤除短于 Delay 值的脉冲，3 种不同配置的影响见下图：



防抖延时示例




不同边沿延时时序

技巧：边沿检测器

此技巧适用于所有GreenPAK 芯片。




边沿检测器在数字电路中是非常重要的组件。它是一种单路输入和单路输出的简单电路。边沿检测器在检测到边沿信号时（上升沿，下降沿，或者两者兼具的双边沿）产生一个短的脉冲信号。通常用于实现复位功能、看门狗定时器或者其他需要边沿触发的应用。有以下几种方法实现边沿检测（见下图）。了解更详细的如何建立一个边沿触发器以及更多的应用案例请参考 [AN-1046 多种边沿检测电路](#)。



边沿检测器示例

方法 1 使用边沿检测(EDGE DET)、可设定延时器(P DLY)和计数器/延时器(CNT/DLY)模块来获得边沿检测器。与方法 2（如下图）相比，这些模块可产生一个持续时间更长的脉冲。



不同的边沿检测器时序

方法 2 利用信号经由缓冲器传输的短暂延迟。这个延迟信号通过一个 2 位的 XOR（异或）与初始输入信号进行逻辑异或，原始输入信号的传输时间非常短。通过缓冲器的短暂延迟会导致 XOR 输入之间的差异，从而在其输出上生成一个短脉冲。由于查找表的内部结构，它们的每个输入具有不同的传输延迟时间。

应用：中断控制器





GreenPAK 可以配置为监控多个不同中断信号，并将这些不同的中断信号整合为一个中断信号以通知处理器进行处理，微处理器或者 SOC 可以通过 PC 接口读取每个 DFF 的输出值来确定中断源。

所需元器件

- 任意 GreenPAK IC(CMIC)
- 无需其他元器件

GreenPAK 设计图



设计步骤


1. 配置 PIN16、PIN17、PIN18 为 Analog Input/Output。
2. 根据需求为 ACMP 配置合适的阈值。
3. 将所有 DFF 的输出连接到 OR 门，并将 PIN4 配置为 Digital output。
4. 根据需要的去抖时间配置 DLY1 的 Counter data。

技巧：构建一个双向计数器

此技巧适用于所有带有 SPI 接口的 GreenPAK 芯片。另外一种方法是使用其他带有 FSM 模块的 GreenPAK 芯片，使用 PC 读取命令、并行输出或其他方式存储计数器信息。



计数器是用于记录事件（脉冲、边沿）数量的基本电路，它主要由具有记忆功能的触发器构成。GreenPAK 芯片中，CNT/DLY 模块的功能非常强大，可用作有限状态机（FSM），进行向上计数、向下计数或保持当前值，具体由 GreenPAK 电路的连接方式而定。此技巧通过使用 GreenPAK 芯片中的 2 个 FSM 模块，监测脉冲输入（时钟）数量和利用 SLG46140V 的 SPI 宏单元输出 16 位脉冲序列。



带有 SPI 输出的 16 位 FSM

“16 位 FSM 输出连接至 SPI”通过一个 16 位寄存器 (FSM0, FSM1) 对输入时钟脉冲计数。用户可以随时通过 SPI 读取该数值，复位 16 位寄存器或者改变计数方式。

该 16 位计数器使用 2 个计数模块 (FSM0 和 FSM1 模块) 和一些额外的逻辑单元。高位 [15:8] 存储在 FSM0，低位 [7:0] 存储在 FSM1。两个 FSM 均连接到 SPI 模块转换成串行数据输出。计数模式由连接到 FSM 模块的 Up/Down 脚控制，直接连接到 FSM 模块的 UP 脚。当该脚为高电平时，系统向上计数；当该脚为低电平时，系统向下计数。Gen Reset 脚用于复位两个计数器的值（高电平有效）。

时钟输入脚同时连接到 FSM1 和 FSM0 的 CLK。FSM1 对每个时钟周期进行计数；当 FSM1 的数值达到计数上限值 255 且 Up/Down 信号为高电平或者当 FSM1 的数值达到计数下限值 0 且 Up/Down 信号为低电平时，FSM0 开始进行计数。上述控制通过 FSM0 的 Keep 脚实现。当该信号为高电平时，无论是否有时钟信号输入，FSM0 的计数值不变。FSM1 的输出信号通过一个反相器连接到 FSM0 的 KEEP 脚。FSM1 计数时，输出信号为低电平；只有当 FSM1 的数值达到计数上限值 255 且 Up/Down 信号为高电平或者当 FSM1 的数值达到计数下限值 0 且 Up/Down 信号为低电平时，FSM1 输出信号为高电平。


应用：编码器

编码器用来将旋转运动或者线性运动转换为数字信号，下面的设计非常适合鼠标滚轮和耳机音量控制这类应用。




所需元器件

- 任意 GreenPAK IC(CMIC)
- 无需其他元器件



GreenPAK 设计图



设计步骤

1. 将 A 和 B 信号输入脚配置为 **Digital input**。
2. 将两个引脚配置为输出来指定编码器的运动方向。
3. 根据滤波需要，将 CNT3/DLY3 和 CNT5/DLY5 配置为 **One shot** 模式并设置相应的 **Counter data**。
4. 配置 DFF 以检测运动方向 (上或下)。
5. 根据需要输出的脉冲宽度，将 CNT1/DLY1 和 CNT2/DLY2 配置为 **One shot** 模式，并设置相应的 **Counter data**。


应用：距离感应器

超声波测距模块可提供非接触式距离感测功能。本设计是一种基于 *HC-SR04* 的超声波测距仪控制器。



[设计文件](#)

所需元器件

- 任意 GreenPAK IC(CMIC)
- 每个距离测量所需的 LED
- 每个距离测量所需的电阻



GreenPAK 设计图



设计步骤

1. 配置 **ECHO** 对应的 I/O 为 Digital input, **TRIG** 对应的 I/O 为 Digital output。
2. 添加 LUT 逻辑单元和 **CNT/DLY0** 以创建一个带有 **ENABLE** 信号的发生器。
3. 添加 **Pipe Delay** 和 **CNT/DLY2** 以创建一个距离探测发生器。
4. 将 **CNT/DLY** 模块配置为 **rising edge delay** 模式以测量不同的距离。
5. 添加并配置 **DFFs** 来保存距离信息。
6. 将各个 **DFF** 模块的 **OUT** 连接到相应的输出引脚并配置为 **open drain**。

应用：频率范围探测器




许多设备都有特定的工作频率范围，这要求它们运行并要求对输入时钟信号进行检测，确保此时钟频率符合要求。本设计可用于检测输入时钟频率是否在所需的频率范围内。



所需元器件

- 任意 GreenPAK IC(CMIC)

GreenPAK 设计图



设计步骤

- 配置时钟信号对应的 I/O 为 Digital input, 标志位对应的 I/O 为 Digital output。
- 将 CNT/DLY 模块配置为 **Frequency detect** 模式, Edge detect 选为 **rising**。
- 将每个 CNT/DLY 模块分别设置为最小和最大频率值。
- 把一个 LUT 配置成如果频率在所需范围之外将会输出高。

应用：分频器



分频器用于按不同的系数降低输入信号源频率，可用于提高电子对抗设备、通信系统和实验室仪器的性能。



所需元器件

- 任意 GreenPAK IC(CMIC)
- 无需其他元器件

GreenPAK 设计图



设计步骤

1. 配置信号输入源对应的 I/O 为 **Digital input**
2. 利用 DFF 和 Pipe Delay 分割一次频率。
3. 利用另外一个 DFF 将信号频率又分割一次。
4. 为各个输出添加并配置 LUT。


技巧：过零检测

此技巧适用于包含 ACMP 的 GreenPAK。


过零检测通常应用于检测准确的交流特性，比如频率和相位。

GreenPAK 的输入电压范围为 0V 到 VDD，VDD 最大为 5.5V，利用 GreenPAK 检测一个交流信号的过零点，需要先将一个直流偏置信号叠加到交流信号上，如右图 - 基本的直流偏置电路 所示的那样，通过在 VDD 和交流信号中间添加一个 1:1 的分压电阻来实现。

过零检测至少需要一个或者两个比较器和一个计数器，比较器根据参考电压检测交流输入信号，参考电压既可以是 GreenPAK 内部的参考电压也可以是外部参考电压，如果所需的过零检测阈值电压大于 GreenPAK 内部所有的参考电压，可通过在 Properties 窗口中设置 IN+ gain 以降低交流信号幅值。



基本的直流偏置电路



利用 IN+ 增益进行 1.7V 阈值检测


应用：模拟存储元件

该应用可用于在输出上存储模拟电压，直到上升沿被应用到 *Store* 输入。输入输出模拟电压在 0-1V 范围内。




[设计文件](#)

所需元器件

- 任意带有 ADC, SPI, 和 DAC 模块的 GreenPAK IC



GreenPAK 设计图



设计步骤

- 配置 SPI 为“ADC/FSM buffer”模式，修改 **PAR input data source** 为“ADC”。
- 配置 **FSM0** 为“Set (counter value = FSM data)”，修改 **FSM data source** 为“SPI[7:0]”。
- 配置 DAC **Input selection** 为“From DCMP1's input”，**VREF Source selector** 为“DAC0 out”。
- 将 Store 输入直接连接到 SPI **SCLK**，通过 P DLY (设置为)边缘延迟后连到 FSM1 **SET IN**。

第 4 章:安全功能

本章介绍了一些应用程序，这些应用程序旨在响应系统中的故障条件，并保护系统免受损坏。一些为电子系统提供安全性的应用是指充电量示器、看门狗定时器和温度传感器。

技巧：如何降低 ACMP 的功耗

此技巧适用于包含 ACMP 的 GreenPAK，但是不同芯片功耗降低的多少会有所不同。

GreenPAK 通常用来降低系统功耗，然而 GreenPAK 内有几种组件在启用时会显著增大功耗，其中最明显的就是模拟比较器，表 1 截取自 SLG46826 的数据手册，并用红框突出显示了 ACMP 在各种条件下的电流消耗值。


幸运的是，ACMP 可以在不使用时关闭，这可以通过 2 种方式来实现：

- 1. 通过控制 ACMP 的 PWR UP 脚。
- 2. 为 ACMP 启用唤醒-休眠定时器(WS Ctrl)。

唤醒-休眠控制需要将一个专用的定时器配置在“Wake sleep controller”模式，许多(但不是所有) GreenPAK 都包含此功能。PWR UP 的控制方式可以应用于所有带 ACMP 的 GreenPAK 芯片中，当信号为高时 ACMP 启用，通过使用逻辑、计数器或者其他组件去关闭 ACMP，这样可以显著降低功耗，例如如果需要 2 个不同的电压比较阈值，则高阈值的比较器可以只等低阈值的比较器达到阈值之后，才启用。

表 1 SLG46826 电流消耗值

Note	V _{DD} = 2.5 V	V _{DD} = 3.3 V	V _{DD} = 5.0 V	Unit
Chip Quiescent	0.39	0.43	0.53	μA
Vref OUT0 (Source none, Source Temp Sensor, Buffer On)	12.79	12.95	13.57	μA
Vref OUT0 (Source none, Source Temp Sensor, Buffer Off)	7.62	7.67	7.87	μA
Vref OUT1 (Source none, Buffer On)	6.53	6.61	7.02	μA
Vref OUT1 (Source none, Buffer Off)	1.40	1.44	1.54	μA
Vref (ACMPxH, 0.32 mV, Buffer On)	12.24	12.59	12.21	μA
Vref (ACMPxL, 0.32 mV, Buffer On)	6.93	7.01	7.43	μA
ACMP0H, 1H, 2L, 3L, hysteresis disabled, gain = 1, +IN - IO11, 12, 13, 14 Pull Up 1M, Vref = 32 mV	65.86	67.12	70.77	μA
ACMP0H, 1H, 2L, 3L, hysteresis disabled, gain = 1, +IN - IO11, 12, 13, 14 Pull Down 1M, Vref = 32 mV	37.34	38.05	40.29	μA
ACMP0H, 1H, 100 μA disabled, hysteresis disabled, gain = 1, +IN - IO13, 14 Pull Up 1M	63.85	65.11	68.71	μA
ACMP0H, 1H, 100 μA disabled, hysteresis disabled, gain = 1, +IN - IO13, 14 Pull Down 1M	35.97	36.68	38.87	μA
ACMP0H, 100 μA disabled, hysteresis disabled, gain = 1, +IN - VDD, Vref = 32 mV	36.30	36.96	38.85	μA
ACMP0H, 100 μA enabled, hysteresis disabled, gain = 1, +IN - IO14 Pull Up 1M, Vref = 32 mV	46.77	47.31	49.23	μA
ACMP0H, 100 μA enabled, hysteresis disabled, gain = 1, +IN - IO14 Pull Down 1M, Vref = 32 mV	49.02	50.29	53.75	μA




常见的 PWR UP 配置

技巧：唤醒与休眠


让宏单元进行休眠与唤醒可以有效降低系统功耗。模拟宏单元如 ACMP 和 ADC 均可进行唤醒-休眠控制。



唤醒-休眠控制，允许周期性地打开和关闭这些宏单元。对于带有 **WS Ctrl** 模块的 GreenPAK 芯片，可利用 **WS Ctrl** 模块实现唤醒-休眠控制。对于没含有此模块的 GreenPAK 芯片，可以使用 2 个计数器，1 个 D 类触发器和 1 个反相器来实现该功能。下图中展示了上述方法的实例。




WS Ctrl 方式



2 个计数器 方式

没有唤醒/休眠功能时，电路消耗的总电流由以下两部分构成：

- 静态电流
- ACMP 电流



唤醒-休眠 时序

增加唤醒/休眠控制后，静态电流近似计算如下：

$$I_{ws} = \frac{\text{System Wake}}{\text{System Wake} + \text{System Sleep}} * I_{\text{without WS}} = \frac{\text{System Wake}}{\text{WS Period}} * I_{\text{without WS}}$$

带有唤醒/休眠功能时，电路的总电流为：

$$\text{Total Current} = I_{\text{Quiescent}} + I_{\text{OSC}} + I_{\text{Wake Sleep}}$$


应用：窗口比较器

在一个利用电池或者超级电容等存储型电源来供电的设计中，窗口比较器是必须的，通过监测电池电压，设备可以在低电池电量下停止使用不必要的资源，以防止造成设备的永久性损坏。




所需元器件

- 任意带有 ACMP 的 GreenPAK IC(CMIC)
- 无需其他元器件



GreenPAK 设计图



设计步骤

- 配置比较器 ACMP2L 的 IN- source 和 IN+ gain 选项，以满足窗口需要的高侧阈值。
- 重复步骤 1 配置比较器 ACMP3L，以满足窗口需要的低侧阈值。
- 将 ACMP3L 的 IN+ source 配置为 ACMP2L IN+ source，使得比较的是同一个输入源。
- 添加 LUT 逻辑使得当窗口低侧阈值的比较器输出低或者高侧阈值的比较器输出高时，触发中断。


应用：过温保护

过温保护电路广泛应用于高温状态提醒系统，当内部温度超过安全阈值时，该电路可以防止系统过热。




所需元器件

- 任意带有 ACMP 的 GreenPAK IC(CMIC)
- 1 个电阻
- 1 个 NTC 型热敏电阻



GreenPAK 设计图



设计步骤

- 配置 ACMP2L 的 IN+ source 为 Pin18，IN- source 为所需的安全阈值。
- 将一个电阻的一端连到 VDD 另一端连到 Pin18。
- 将 NTC 电阻一端连接到 Pin18 另一端连接到 GND。

应用：充电指示器



充电指示器用于指示电池供电设备的充电状态，该设计适用于锂电池供电设备。



所需元器件

- 任意带有 ACMP 的 GreenPAK IC(CMIC)
- 无需其他元器件

GreenPAK 设计图



设计步骤

- 将 ENABLE 信号连接到所有 ACMP 的 PWR UP 脚。
- 将所有 ACMP 的 IN+ source 设置为 VDD/PIN20，并将每个 ACMP 的 IN- source 设置为所需的阈值电压。

应用：信息娱乐系统低压指示器



电压指示器用于电池供电设备，用来指示充电状态。该设备可以监测汽车电池的电压水平，并根据需要调整信息娱乐活动以节省电力。

↓ 设计文件

所需元器件

- 任意 GreenPAK IC(CMIC)
- 两个分压电阻

GreenPAK 设计图



设计步骤

1. 将 **ACMPOH IN+** 端配置为 **PIN 20**，其它 **ACMPs** 的 **ACMPOH IN+** 端配置为 **ACMPOH IN+ source**。
2. 为 **PIN 20** 添加一个电压分压器以处理来自汽车电池的高电压。
3. 将 **IN- source** 配置为所需的电压阈值。
4. 配置逻辑单元以确定输出的电压窗口。
5. 在 **ACMP2L** 和 **3-bit LUT0** 之间添加去抖延迟。

应用：看门狗定时器



如果微控制器或者微处理器没有周期性发送喂狗信号，看门狗定时器将产生一个系统复位信号，看门狗芯片一般还附带监测系统电压的功能。



所需元器件

- 任意带有 ACMP 的 GreenPAK IC(CMIC)
- 无需其他元器件

GreenPAK 设计图



设计步骤

1. 用 ACMP 设置看门狗的欠压阈值。
2. 将一个 CNT 配置为 **Frequency detects** 模式。
3. 设置数字逻辑，以组合欠压和看门狗超时的有效信号。
4. 添加一个 One-shot 模式的 CNT 以输出所需脉冲宽度的复位信号，可以反转为低电平有效的输出。

应用：电压检测



在某些设计中，系统需要区分/监控电压多种阈值等级，而不仅仅是极少数几个不同电压等级。本设计阐述了使用带有 ACMP、DCMP 和 ADC 的 GreenPAK 进行电压幅值检测。



所需元器件

- 任意带有 ACMP, DCMP 和 1 个 ADC 的 GreenPAK IC(CMIC)
- 8 个 LED 和电阻

GreenPAK 设计图



设计步骤

- 启用 ADC，DCMP 和 ACMP 模块。
- 使用 技巧：PWM 模式下的 DCMP PWM 模块应用 配置 DCMP。
- 将每个 ACMP 和 DCMP 的 **IN- source** 设置为所需的阈值电压。
- 添加 LUT 和 DFF 逻辑单元，用以选择和写入来自于 **DCMP1** 中电压幅值，从而区分不同幅值的电压等级，并将对应等级用 GPO 输出。


应用：电源后备管理

电源后备管理用于单一电源输入的设备使用多路电源供电时，需要为设备提供不间断供电的系统，防止因为某一路电源异常而造成设备掉电的情况。




所需元器件

- 任意带有 3 个 ACMP 的 GreenPAK IC(CMIC)
- 外接电阻分压器以将输入电压调整至 ACMP 的工作电压范围



GreenPAK 设计图



设计步骤

1. 使用 3 个 ACMP 以检测不同的电源输入信号。
2. 配置一个 CNT/DLY 模块为 delay 模式以建立去抖滤波。
3. 添加逻辑单元以建立不同电源系统的切换优先顺序。

应用：N 脉冲看门狗




看门狗定时器用于在微控制器或微处理器无法定期发送脉冲时自动产生系统复位信号。此应用可监测在看门狗周期内进入 GreenPAK 的脉冲数。如果脉冲数量小于预定义的脉冲数，将触发系统复位。



所需元器件

- 任意 GreenPAK IC(CMIC)

GreenPAK 设计图



设计步骤


1. 将 CNT0/DLY0/FSM0 配置为在所需的看门狗周期内的一个单脉冲发生器。
2. 在 Pipe Delay 中定义脉冲数量（注意：Pulse number = OUT1 PD num + 1）。
3. 将单脉冲发生器(CNT0/DLY0/FSM0)的输出反相并连接到 DFF0 的 CLK 输入端。
4. 将 Pipe Delay 的 nOUT1 连接到 DFF0 的 D 输入端。

技巧：温度传感器模块的应用

此技巧适用于所有带有温度传感器宏单元的 GreenPAK 芯片。



某些 IC 包含一个模拟**温度传感器 (TS)**，其输出电压与摄氏温度成线性比例。**温度传感器**的额定工作温度范围为 -40°C 至 85°C。整个温度范围内的误差不超过 ±0.85%。**温度传感器**的输出可以直接连接到**模拟输出**或模拟比较器的正输入端。**温度传感器**可以有两个输出电压范围和一个**上电(使能)输入端子(PWR UP)**。**上电(使能)输入**可以选择使用(芯片内部)矩阵输入或使用寄存器激活(使能)。温度传感器也可以通过 I²C 激活并更改温度范围。在恒定温度下温度传感器输出电压随 VDD 变化的变化非常小（例如，在 SLG46826 中，输出电压误差在所有温度下均小于 ±0.08%）。



温度传感器宏单元

温度传感器的输出电压可以通过以下公式计算：

$$V_{ts} = K \times T + V_0$$


其中：

V_{ts} - 温度传感器输出电压

K - 系数

T - 摄氏温度


V_0 - 0°C 时的输出电压



温度传感器连接到模拟输出

温度比例电压信号可以作为到**模拟输出(16 脚)**。**Power down source** 配置应设置为 “From register”。

温度传感器输出的信号可以与模拟比较器模块中的参考电压进行比较(见下图)，在离散输出处产生双态信号。为了降低功耗，启用了 **TS_EN**。**TS_EN** 使能温度传感器，打开 **ACMP3L**。**Power down source** 应设置为 “From matrix”。



温度比较器

带有温度传感器宏单元的 GreenPAK 芯片可以实现：

- 测量 PCB 元件的温度
- 测量 FET 或晶体管外壳温度
- 为 SoC 或在闭环应用中创建报警信号
- 最小化 adc, dac, OpAmps 和其他温度相关器件的误差


应用：通过外部采样电阻进行电流检测

GreenPAK 可应用于通过检测电阻的电压来检测通过设备的电流。此应用输出一个串行代码来表示它的采样值。




所需元器件

- 任意带 PGA, ADC 和 SPI 的 GreenPAK IC
- 1 个电阻



GreenPAK 设计图



设计步骤

1. 通过移除 **PWR DOWN** 输入端子上的 VDD 来启动 ADC。
2. 将 PGA 配置为“Differential”差分模式。它将自动连接 ADC 相应输入端子到 **PIN6** 和 **PIN7**。
3. 将 SPI 设置为“P2S”模式，将 **PAR input data source** 设置为“ADC”。

应用：使用一个复用 ACMP 监控一个模拟量的四个电平



用 GreenPAK 监测一个模拟信号的四个电平在各种应用中都被广泛使用。例如，它可以用于电池电源管理、液位控制、温度/亮度/距离/压力/湿度检测等。



所需元器件

- SLG46811V 或带有相应数量 ACMPs 的任一 GPAK

GreenPAK 设计图



设计步骤

1. 配置 MS ACMP 的 ACMP Mode 为 Multi-channel 模式，Number of Channels 选择 4。
2. 选择 Enable mode 为 Rising Edge Activation，使能 MS ACMP。
3. 为 Channel 0 - Channel 3 调整适当 IN-source 参数。
4. 配置 PIN6 为数字输入(digital input)，连接到 MS ACMP 的 Enable 引脚。每当 PIN6 脚出现上升沿时，MS ACMP 都将 VDD 电压与 4 个阈值相比较，其结果输出到对应端口 PIN9-PIN12。
5. I²C 可以重写 ACMP 的阈值。


应用：用一个 MS ACMP 监控四个独立模拟信号

使用 SLG46811V 中的 MS ACMP 宏单元或其他 GreenPAK 芯片中 4 个单独的 ACMP 来监控四个不同的模拟信号。




所需元器件

- SLG46811V 或带有相应数量 ACMPs 的任一 GPAK



GreenPAK 设计图



设计步骤

- 配置 MS ACMP 为 ACMP Mode 为 Multi-channel 模式，Number of Channels 选择 4。
- 选择 Enable mode 为 High-Level Activation，并连接到 POR (MS ACMP 将连续采样)使能 MS ACMP。
- 为 Channel 0 - Channel 3 调整适当 IN- source 参数。将 PIN8 - PIN11 的电压与参考电压进行比较，并相应地将比较结果输出到 PIN3-PIN6。
- I²C 可以重写 ACMP 的阈值。

第 5 章: 通讯协议

本章介绍了器件之间的通讯应用。涉及到以下应用和技术：I2C、串行、并行通讯协议。


本节中提供的许多技巧和应用都依赖于 GreenPAK 的 I²C 功能，要了解 GreenPAK 中 I²C 的详细信息，请查阅芯片的数据手册。

技巧：利用 I²C 更改设计

该技巧可以应用于任何包含 I²C 接口的 GreenPAK 中。


如果该 GreenPAK 带有 I²C 接口，那么在芯片烧录之后，还可以通过 I²C 接口实时编辑芯片的功能，但是如果需要在掉电后保存设计更改，需要设备支持 MTP 和 ISP[In-System Programming]，该技巧提供了一种快速了解更改设计所需 I²C 命令的方法。

1. 利用 GreenPAK Designer 完成你的初始设计，该设计将会在上电时装载并运行。
2. GreenPAK Designer 中, 选择 **I²C Tools** 按钮以打开 **I²C Reconfigurator** 窗口(新版软件，需要先点开 debug)。




I²C 工具按钮

3. 在 **I²C Reconfigurator** 窗口点击 **snapshot** 快照按钮(右图红框), 或者按下快捷键 SHIFT+A, 这将产生一个对应当前设计的 I²C 命令行表快照。
4. 将您的设计更改为下一个配置。
5. 利用步骤 3 的方法为第二个设计产生一个快照。
6. 点击 **Snapshot Diffs** 快照差异按钮(右图绿框), 这将显示创建此设计需要的 I²C 命令。
7. 向下滚动 **Snapshot diffs** 命令行, 找到第二个快照, 这将仅显示第一个设计快照和第二个设计快照之间的差异。
8. 这些差异如右图红框所示, 显示了改变 ACMP 的阈值(或者其他可能的更改)需要通过 I²C 接口发送的地址和数据信息, 以十六进制显示。



I²C Reconfigurator



Snapshot Diffs

技巧：创建一个 I²C 命令

此技巧可以应用于任何包含 I²C 宏单元的 GreenPAK 芯片。



利用 I²C generator，通过逻辑信号生成器，设计者可以生成 I²C 信号。它由 SDA 和 SCL 两组逻辑信号构成。设计者可以通过将预先定义的 I²C 信号进行组合而产生需要的信号波形，并选择 SCL 的频率：

对于 GreenPAK Advanced Development 平台，可选频率为 1k, 2.5k 和 5k Hz；


对于 GreenPAK Pro Development 平台，可选频率为 1k, 2.5k, 5k, 10k, 20k, 50k, 100k, 200k, 400k, 1000 kHz。

使用 I²C generator 通过以下步骤生成一个 I²C 信号：

1. 选择 Debug 按钮。
2. 选择“ I²C generator”仿真信号并添加到 I²C 模块的 SDA 引脚的外部输入端。
3. 单击 EDIT 转到信号配置向导。
4. 选择 PIN8 作为 SCL 输入 并设置时钟频率。
5. 选择 Read 或 Write 复合命令。
6. 展开复合命令并设定 Slave address（设备地址）和 Word address（字地址）。对于“读”命令，设置字节数。对于“写”命令，设置需要写入的数据。



I²C “写” 命令




I²C “读” 命令

技巧：串行-并行接口 (SPI) 模块

此技巧介绍了**串行转并行接口 (SPI)** 模块, 适用于 SLG46140, SLG46620 和 SLG46621。



SPI 模块是一种特殊的宏单元, 可用于 GreenPAK 和 SOC (系统级芯片) 之间的通讯。它可以将串行数据转换为并行数据, 也可以将并行数据转换为串行数据。其输入是标准的 SPI I/O 接口 (**MOSI**, **MISO**, **nCSB**, **SCLK**, and **INTR**)。nCSB 是低电平有效片选信号。**SCLK** 是 SPI 宏单元的串行时钟信号。



SPI 宏单元

SPI 可以传输数据到如下模块:

- FSM
- DCMP
- DAC (through DCMP)

同样地, SPI 可以传输来自以下模块的数据:

- ADC
- FSM

SPI 可以和其他宏单元组合实现如下功能:


- 脉宽调制
- 模数比较
- 数模比较
- 结合 DCMP, 比较两种结果
- SDIO 和 LCD

SPI 可工作于 8 位或 16 位模式。需要注意的是 SPI 宏单元不能在同一个程序文件中发送和接收串行数据。必须设置为 “S2P” 或 “P2S” 模式。


在 P2S 模式下, 每次数据传输完成后, **INTR**

脚将输出一个周期高电平。此外, GreenPAK 芯片中的 SPI 模块符合通用标准。其时钟频率最高可达 2 MHz。

CPOL 决定时钟脉冲的有效脉冲方式 (正脉冲、负脉冲), **CPHA** 定义数据传输和串行时钟间的相位关系。当 **CPHA** = 0, 数据仅允许从串行到并行传输, 不允许从并行到串行传输。当 **CPHA** = 1, 数据既可以从串行到并行传输, 也可以从并行到串行传输。



SPI 宏单元将串行数据转换为并行数据




SPI 宏单元将并行数据转换为串行数据

技巧：电平转换


该技巧适用于任何具有双电压轨的GreenPAK，例如SLG46826V。

通常在系统级设计中，需要组合来自两个不同电平的信号，例如模拟电压轨工作在 5V ,而数字电压轨工作在 3.3V。许多 GreenPAK 通过使用双电压轨来解决这个问题，来自不同电平的信号都可以输入到 GreenPAK，进行处理，然后从任意电压轨输出。

当使用双电压轨的器件来开始进行一个设计的时候，需要如右图所示的那样，分别输入 2 个电压轨的电压范围，两个电压轨的工作范围随不同器件而有所不同，但是 VDD 轨总是电压较高的轨，而不是 VDD2 轨。



双电压轨项目信息



双电压轨逻辑示例

如左边的图所示，在 GreenPAK Designer 中处在不同电压轨的 GPIO 使用不同的颜色来表示，处在 VDD 轨的 GPIO 用蓝色显示，处在 VDD2 轨的 GPIO 用琥珀色来显示，不同电平的信号在进入 GreenPAK 矩阵后都将表现一致。


技巧：发送预设数量脉冲

此技巧适用于所有 GreenPAK，但是含有 Multi-Function 组件的 GreenPAK 可以降低设计复杂度。



在许多通信协议中都需要由一个 IC 发送或者接收一定位数的比特数据，这通常意味着 GreenPAK 需要实时跟踪发送或者接收到的脉冲个数，例如利用一个移位寄存器来接收数据的时候，需要监测接收到的位数，而不会错误地偏移和失控地不停移位，以确保寄存器中存放的是正确的数据。

在 GreenPAK 中设置预定数量的脉冲有很多办法。此技巧描述了一种有效的并且方便扩展位数的方法。此方法还通过每次传输完成后都重置时钟偏差来限制 GreenPAK 和其他芯片之间累积的时钟偏差。下图显示了此方法类似流水线结构的 GreenPAK 设计图。它包括两级电路：一个脉冲计数单元和一个脉冲发生器。



预设脉冲发生器设计图


脉冲计数单元由一个单次脉冲模块组成，该模块由脉冲发生器的输出脉冲提供时钟源。在 PIN 4 (Start) 的上升沿，CNT1/DLY1 输出将设置为高电平，直到输入时钟达到 Counter data 设置的脉冲数量。在达到设定的脉冲数后，它将返回 LOW。

脉冲发生器采用 MF0。在 MF0 中，CNT0/DLY0 是一个带有反相输出的双沿延迟。它的延迟时间即是设置脉冲发生器的周期。其输出反馈到 4 位 LUT0，该 LUT0 配置为仅在 CNT/DLY1 的输出为高电平时反转来自 CNT0/DLY0 的信号。(CNT0/DLY0) 单次脉冲完成后，脉冲发生器将停止发送脉冲。

技巧：移位寄存器


此技巧适用于任意 GreenPAK IC (CMIC)，能够配置成多少位数的移位寄存器取决于 GreenPAK 中可用的组件。

移位寄存器是串行器和解串器关键的组成部分，移位寄存器就是一串触发器的集合，并且每个触发器的输出都可以单独访问，所有触发器都共享一个时钟，在这个时钟的上升沿，寄存器按顺序将数据移位到下一个触发器，下图显示了一个基本的 4 位大小的移位寄存器，并且可以通过一个共享的复位信号进行全局复位。



基本移位寄存器

通常，移位寄存器需要能够装载初始值，所以需要在每个 DFF 之前加一个 MUX，当预载数据已经准备好时，切换 MUX 的输入通道（GreenPAK Designer 中的 **S**），然后触发 DFF 的时钟，完成装载，下图显示了如何从上述设计中的基本移位寄存器添加 MUX 形成可以装载的移位寄存器，**Load_EN** 被用来切换 MUX 的输入外，还用来触发 **DFF3** 和 **DFF4** 以完成装载。



可以装载的移位寄存器


应用：通过 I²C 接口进行 IO 扩展

IO 扩展器用于使用较少的线控制更多的 IO，因为 I²C 可以通过使用不同的地址将扩展器连接在同一条总线上以扩展更多的 IO，所以是 IO 扩展器中一种常见的输入接口。




所需元器件

- 任意带 I²C 接口的 GreenPAK IC(CMIC)
- 无需其他元器件



GreenPAK 设计图



设计步骤

1. 将 GPIO 配置为 **Digital output**。
2. 将配置好的 GPIO 连接到 **I²C virtual inputs**。
3. 通过访问 **I²C Virtual inputs** 对应的寄存器[寄存器地址参见特定 GreenPAK 数据手册的 Connection Matrix Virtual Inputs 部分]，每个 I²C Virtual Input 都可以单独更改或者同时更改。


应用：串口转并口(外部时钟)

解串器[串口转并口]是将单线发送的串行多位数据由接收器解码为并行数据，通常还需要添加一条时钟线以避免不正确的数据移位。




所需元器件

- 任意 GreenPAK IC (CMIC)
- 1 颗可以输出时钟信号的芯片



GreenPAK 设计图



设计步骤

- 使用 **技巧：移位寄存器** 将移位寄存器配置成 GreenPAK 设计图那样。
- 为时钟信号配置一个 **Digital input** 引脚，并将其连接到移位寄存器 **CK**[组成寄存器 DFF 的 **CK**]。
- 为复位信号配置一个 **Digital input** 引脚，并将其连接到移位寄存器 **nRESET**[组成寄存器 DFF 的 **nRESET**]。


应用：串口转并口(内部时钟)

解串器串口转并口是将单线发送的串行多位数据由接收器解码为并行数据。当现实无法添加额外一条时钟线的时候，解串器可以作用为单线传输的功能。例如利用外部一个长达特定时间的低电平信号来触发 GreenPAK 内部的振荡器。




所需元器件

- 任意 GreenPAK IC(CMIC)
- 无需其他元器件



GreenPAK 设计图



设计步骤

- 使用 **技巧：移位寄存器** 配置好移位寄存器。
- 为复位信号配置一个 **Digital input** 引脚，并将其连接到移位寄存器 **nRESET** [组成寄存器的 DFF nRESET]。
- 使用 **技巧：发送预设数量脉冲** 配置好一个发送数量与移位寄存器位数相匹配的脉冲发生器。

应用：并口转串口


串行器[并口转串口]一般用于芯片间通过一根或者两根线[Data 和 Clock]进行数据传输，可以使用内部也可以使用外部时钟信号，并口的位数取决于 GPAK 可用的 I/O 和相关的内部资源。

↓ 设计文件

所需元器件

- 任意 GreenPAK IC(CMIC)
- 无需其他元器件

GreenPAK 设计图



设计步骤

- 使用 技巧：移位寄存器 配置好移位寄存器。
- 使用 技巧：配置标准逻辑 为每个移位寄存器的 DFF 添加一个 3-bit LUT 并配置为 MUX。
- 配置装载/移位切换功能，并将并行输入引脚和串行输出引脚连接到内部模块。


应用：双向通信 (发送优先)

在主板空间不足或设备间（如可穿戴设备或充电器）相连的端口数目有限的设计中，双向通信系统显得尤为重要。发送优先设计中发送设备将始终在通讯事件中按第一优先级启用。




所需元器件

- 任意包含 OE 脚的 GreenPAK IC(CMIC)
- 无需其他元器件



GreenPAK 设计图



设计步骤

- 将 2 个 GPIO 配置为 Digital Input/Output, 1 个为数据信号, 1 个为时钟信号。
- 将一个 CNT/DLY 模块配置为 **Reset counter** 以建立一个内部时钟信号。
- 使用 **技巧：移位寄存器** 配置一个移位寄存器以存储传入数据。I²C 可以读取移位寄存器的数据。
- 添加 PGEN 以发送传出数据。I²C 可以改变 PGEN 的内容。
- 配置 DFF 以使能数据传送。将输出连接至传送时钟信号，并连接 输入/输出 的 OE 脚。
- 添加 CNT/DLY 模块并配置为 **Reset counter** 以终止传输，并选择内部时钟信号为 DFF 的输出。其输出经过 Edge Det 模块后，到达设定的时钟脉冲后将 DFF 复位。
- 添加 CNT/DLY 模块并配置为 **Reset counter**，并选择外部时钟信号作为输入，其输出用于使能传输 DFF。
- 将外部时钟信号连接至移位寄存器，并将内部时钟信号连接至 **PGEN** 和 输入/输出脚。

应用：双向通信 (接收优先)



在主板空间不足或设备间（如可穿戴设备或充电器）相连的端口数目有限的设计中，双向通信系统显得尤为重要。接收优先设计中接收设备将始终在通讯事件中按第二优先级启用。



所需元器件

- 任意包含 OE 脚的 GreenPAK IC(CMIC)
- 无需其他元器件

GreenPAK 设计图



设计步骤

1. 将 2 个 GPIO 配置为 Digital Input/Output, 1 个为数据信号, 1 个为时钟信号。
2. 将一个 CNT/DLY 模块配置为 **Reset counter** 以建立一个内部时钟信号。
3. 使用 **技巧：移位寄存器** 配置一个移位寄存器以存储传入数据。I²C 可以读取移位寄存器的数据。
4. 添加 PGEN 以发送传出数据。I²C 可以改变 PGEN 的内容。
5. 配置 DFF 以使能数据传送。将输出连接至传送时钟信号, 并连接 输入/输出 的 OE 脚。
6. 添加 CNT/DLY 模块并配置为 **Reset counter** 以终止传输, 并选择内部时钟信号为 DFF 的输出, 其输出经过 Edge Det 模块后, 到达设定的时钟脉冲后将 DFF 复位。
7. 添加 CNT/DLY 模块并配置为 **Reset counter**, 并选择外部时钟信号作为输入, 其输出用于使能传输 DFF。
8. 将外部时钟信号连接至移位寄存器, 并将内部时钟信号连接至 PGEN 和 输入/输出脚。

应用：采用 ASM 和 I²C 的 7 段数码显示


七段数码指示器是一种常见的数值显示装置。GreenPAK 的异步状态机和 I²C 可用于控制数码管进行数值显示。本实例展示了 4 位包含小数位的十进制数字显示。



所需元器件

- 任意包含 I²C 和 ASM 的 GreenPAK IC(CMIC)
- 7 段数码显示管
- 8 个电阻

GreenPAK 设计图



设计步骤

1. 将 GPIO 配置为 Digital Output 并连接到 ASM 的输出。
2. 使用 **技巧：移位寄存器** 添加一个移位寄存器。
3. 使用 PGEN 模块创建一个逻辑生成器，对应所需的位数。
4. 添加并配置异步状态机 (ASM) 以与初始数字序列相匹配。
5. 通过 I²C 将一个或多个数字更新到 ASM 状态中。

应用：采用 I²C 的通讯多路复用器



当设计人员需要整合几个不同设备的输入信号并将它们转发到一条输出线时，或者将单路输入信号通过指定的单个或者多个输出时，需要用到 I²C 控制的通信多路复用器。



所需元器件

- 任意包含 I²C 的 GreenPAK IC(CMIC)
- 2 个电阻
- 2 个电容

GreenPAK 设计图



设计步骤

1. 用 LUT 配置 1: 3 多路解复用器以共享来自 MCU 的 TX 信号，并发送至外部 UART 端口。
2. 用 LUT 配置 3: 1 多路复用器以接收从外部 UART 端口到 MCU 的 RX 信号。
3. 使用 I²C 进行输入端口的切换。


应用：I²C 电平转换器

I²C 电平转换器允许两个含有 I²C 的设备在两个不同电压下进行通讯。本实例展示了电压由 3.3V 转换为 1.8V。




所需元器件

- 任意 GreenPAK IC(CMIC)
- 4 个电阻



GreenPAK 设计图



设计步骤

1. 将 GPIO 配置为 Digital Input/Output 并将 Output mode 设置为 open drain NMOS。
2. 将一个引脚配置为 Digital Input 作为使能信号。
3. 为每个输入/输出添加一个 AND gate (逻辑与门)。
4. 将 4 个 Multi-function 组件(当缺少 Multi-function 组件时，可用 4 个 LUT 和 4 个 CNT/DLY 组件)配置为 Nor gate，接上一个下降沿延时。
5. 选择 OSC2 作为 DLY 组件的时钟源并设置为“Force Power On”。


应用：连接检测

该应用程序通过测量与电阻成比例的电压来检测电缆的存在。ACMP 的 100uA 电流源用于在电缆上产生电压降。这种配置还能够根据不同的电线长度或连接负载来确定哪种类型的连接。




所需元器件

- 带 ADC 功能 GreenPAK IC(CMIC)




GreenPAK 设计图



设计步骤

1. 启用 **ACMP1** 中的 input 100uA current source，并配置 **IN- source**。
2. 配置 ADC 和 PGA 块。
3. 使 DCMP/PWM 模块(从 **SHARED PD** 输入端子上移除 VDD)。将 DCMP/PWM Power 寄存器设置为 Power on。确保 **IN+ selector** 连接到 ADC, **IN- selector** 器连接到内部寄存器。
4. 在 DCMP/PWM 模块中设置寄存器所需的值，并配置 **MTRX SEL** 输入。
5. 配置 2-bit LUT0 和 2-bit LUT1。
6. 设置 **CNT1-CNT3** 为上升沿延时模式。
7. 配置 **PIN10-PIN12** 为数字输出 1x push pull。




应用：自定义模式发生器

GreenPAK 中的模式发生器(PGEN)存储一组逻辑 1 和 0(最多 16 位)的数据组，该数据组可以串行地发送到内部矩阵。这个设计在输入上的上升沿之后输出一个 16 位的代码。它可以用于顺序逻辑。




所需元器件

- 任意带 PGEN 的 GreenPAK IC(CMIC)
- 无需其他元器件



GreenPAK 设计图



设计步骤

- 在 PGEN 中配置自定义 N_bits 模式。
- 将 CNT1/DLY1 模式配置为 One Shot 模式。设置 Counter Data 为“Counter Data = $N_{bits} - 1$ ”。
- “CNT2/DLY2”模式配置为“One Shot”模式，“Counter Data”设置为“Counter Data = $N_{bits} - 2$ ”。
- 将 CNT3/DLY3 配置为上升沿延迟，使用 2 位 LUT1 创建发生器。
- 通过使用带有 I²C 的 GreenPAK 来动态修改 PGEN 数据、时钟频率和计数器数据，这样可以改进设计。


技巧：使用占空比检测发送串行协议

此技巧适用于任何带有模式发生器、计数器/延时器和 I²C 的 GreenPAK 芯片。请阅读 [技巧：使用移位寄存器读取串行协议](#) 和 [技巧：使用管道延时\(Pipe Delay\)读取串行协议](#) 以了解此处所讨论的如何利用 GreenPAK 芯片读取协议。




串行数据传输具有非常广泛的通讯应用包括电力线、无线系统和单片机系统。单线数据传输可以使用不同的占空比来传输数据，以供另一个 GreenPAK 或 MCU 读取。

占空比检测技术如下图所示。每一个数据位由一个特定占空比的周期脉冲来表示。在此设计中，当脉冲持续时间 $\leq$ 整个周期的 $1/5$ 时，传输位被设置为“0”，当脉冲持续时间 $\geq$ 整个周期的 $4/5$ 时，被设置为“1”。可以使用其他占空比范围，前提是逻辑“0”和逻辑“1”的占空比范围之间有足够的区分。



占空比检测技术 -- 逻辑 0 和逻辑 1

在如下所示的设计中，数据传输由 **Enable** 脚发起，这个操作可以通过一个外部的 **GPIO** 或者一个 **I²C** 虚拟输入实现。**CNT4/DLY4** 设置数据传输的位周期。**MF1** 和 **MF2** 模块定义传输的占空比。传输的数据通过 **I²C** 或非易失性存储器写入 **PGEN**。**PGEN** 最多可传输 16 位数据，而该设计展示了单线输出上的 8 位数据传输。有关更多如何利用 **I²C** 通过 **PGEN** 生成不同的模式，请参阅[应用：自定义模式发生器](#)。



数据包长度由 **CNT3/DLY3** 确定，在本实例中它被设置为传输 8 位数据。数据嵌入到传输信号的占空比后，4 位 **LUT0** 通过 **Single-Wire** 输出脚传输数据。当数据传输完成后，可以通过 I²C 对 **PGEN** 重写。


如果用户希望中断传输，CNT5/DLY5 会产生一个中断信号，向外部 MCU 表明传输包已经完成。

技巧：使用移位寄存器读取串行协议


此技巧适用于所有带有足够的 D 类触发器、1 个 Ripple Counter 和 3 个计数器/定时器的 GreenPAK 芯片。请阅读 [技巧：使用占空比检测发送串行协议](#) 以了解一种读取单线协议的方法。



串行数据传输具有非常广泛的通讯应用包括电力线、无线系统和单片机系统。移位寄存器可以用作单线传输中高度通用的串行接收器。



上图显示了在单线拓扑中所讨论的[技巧:使用占空比检测发送串行协议](#)。上升沿上的延迟边沿检测用于在信号周期（位长度）的一半进行采样。对这种特殊设计的移位寄存器记录数据时，当脉冲宽度 $\leq 1/5$ 位周期时信号



为低电平，当脉冲宽度 $\geq 4/5$ 位周期时，信号为高电平。

上图显示了一种以 8 位增量获取单线数据的方法。每次对移位寄存器输入移位时钟，Ripple Counter 也会递增。当 Ripple Counter 收到 8 个脉冲，CNT2/DLY2 在 DATA READY 脚输出一个高脉冲信号以通知 MCU 已读取完整的单线传输数据并准备好由 I2C 读取。本设计中，由于 CNT1/DLY1 将上升沿延迟 500 μ s，因此该设计以 1ms 周期读取传输数据，但这可以通过调整其计数器值轻松改变。

技巧：利用管道延时(Pipe Delay)读取串行协议


此技巧适用于所有 GreenPAK 芯片。在技巧：使用占空比检测发送串行协议中介绍了一种读取单线协议的方法。



串行数据传输具有非常广泛的通讯应用，包括电力系统、无线系统和单片机系统。可以使用单个 Pipe Delay 模块代替资源繁重的移位寄存器，作为单线传输的串行接收器。但需要注意，与移位寄存器方式不同的是，这种 Pipe Delay 方式只能串行输出其数据，而不具备并行输出的能力。

可以把 Pipe Delay 想象成一个有 3 个可用输出的 16 位移位寄存器。其中 2 个输出可配置为 Pipe Delay 里 16 个内部 DEF 输出中的任何一个。对于这个 16 位的输出，如下图所示，Pipe Delay 的 **OUT0** 设置为代表第 16 个 DFF 输出。MCU 用于为 Pipe Delay 提供外部时钟的输入与 **Single-Wire In** 输入复用，以允许它在不增加位计数器的情况下卸载 Pipe Delay 的数据。

本设计采用了与技巧：使用移位寄存器读取串行协议相同的延时数据采样机制，但它使用计数器模块而不是异位计数器来跟踪其数据位。每检测到一个数据位时，该计数器都会递增。当达到 16 位时，它将 **DATA_READY** 引脚设置为高电平，直到发送下一个数据位。很重要的一点是，在发送任何数据之前，必须重置这个计数器模块，以确保正确的操作，这可以由 POR 在内部完成，也可以由一个输入在外部完成(如本设计中所示)。



技巧：数模转换器


此技巧适用于 SLG46140、SLG46620 和 SLG46621 GreenPAK 芯片。



有些 GreenPAK 芯片包含数模转换器(DAC)。它们是 8 位、最大采样速度为 100ksps 的数模转换器。其微分非线性小于 1LSB，积分非线性小于 1LSB。DAC 输出至 pin 的电阻是 1 k Ω 。建议负载电阻不小于 10k Ω ，负载电容不大于 100pf。通常，DAC 输出范围为 0V ~ 1V，但在 SLG46620/1 中，DAC1 输出范围为 50mV ~ 1.05V。


寄存器、SPI 或 FSM 均可配置为 DAC 的输入。DAC 的输出可以配置为 VREF 的输出引脚、PGA 或 ACMP。

在某些 IC 中，DAC0 用作 PGA 宏单元伪差分模式的一部分。因此，当 PGA 处于伪差分模式时，DAC0 不可用。此外，DAC1 与 ADC 宏单元复用。因此，使用 ADC 时不能使用 DAC1。要将 DAC 宏单元输出连接到 VREF 宏单元，必须将此引脚配置为 analog input/output，并将 VREF 的 Source selector 配置为 DAC。



锯齿波发生器

DAC 可用于创建如上所示的简单锯齿波发生器。在这种情况下，DAC0 使用 FSM1 作为其 data source。DAC output 连接到 VREF，VREF 连接到 PIN3 (DAC_OUTPUT)。输出信号周期和分辨率由 FSM1 的 counter data 和时钟频率设置。此外，您可以添加一个 toggling DFF 并将其连接到 FSM 的 UP 输入以产生如下所示的三角波发生器。counter data 值随时间上下变化，取决于 DFF0 的输出。



三角波发生器

DAC 可用作“差分”和“伪差分”模式下 ACMP 或 PGA 负输入端的基准。如果 ACMP 的基准使用 DAC，则用户可以将模拟信号与离散数据进行比较，而无需使用 ADC 模块。

GreenPAK DAC:

- 可用于创建波形发生器；
- 创建通过 SPI 控制的基准电压源；
- 可用于不同的转换器，因为它将温度、湿度和其他数字化值转换为模拟电压。



技巧： EPG

扩展模式/序列发生器 (EPG) 能够产生一系列 92 字节(92 Bytes)长度的输出。 它从非易失性存储器 (NVM) 检索数据，并在每个时钟输入信号的上升沿输出一个字节。此外，EPG 与 I2C Virtual Inputs 共享其输出端子(OUT0~7)。最大时钟频率可达 1 MHz。

系统上电后，EPG 根据 nReset 引脚收到的信号，呈现不同的行为。当 nReset 输入为有效低电平时，EPG 将输出初始值。相反地，当 nReset 输入为有效高电平时，EPG 将输出用户自定义的模式。此功能使用户能够根据自己的特定需求定制 EPG 的输出。

当 CLK(CNT overflow/keep) 设置为 Overflow 模式时，EPG 可以连续工作，或者在 Stop at boundary 模式下保持最后一个字节。

EPG 波形编辑器允许用户从各种预定义的发生器(Generator 下拉项目 SPI、I2C、PWM 或手动配置)中进行选择，并相应地配置输出。每个发生器的预定义配置都提供一系列可调设置，使用户更容易构建他们期望的模式。



资源栏呈现可视化展示，指示模式/序列中所使用的位数。它使用户可以清楚地了解已分配给当前模式/序列的内存和资源量。

 设计文件

2026 Renesas Electronics 86


应用：带 ACK 检查的 I²C 主设备写指令

本案例展示了通过 SLG46811，构建一个简单的 I²C 主设备。利用该芯片创建的 I²C 主设备能够重复写入一个或多个字节，这使其成为无需复杂设计的系统的绝佳解决方案。




所需元器件

- SLG46811V
- 2 个电阻器



GreenPAK 设计图



设计步骤

1. 配置 EPG 发生器（请参阅 [技巧：EPG](#)）以创建 I²C 写命令并设置多种 SDA 和 SCL 模式。
2. 在 EPG 中增加一个通道，用于 SCL 时钟的第 9 个时钟进行一次的 ACK 位校验。
3. 创建一个 4 位多路复用器，参考 [应用：8 位多路复用器](#)。SEL0 和 SEL1 选择要输出的数据(SDA)。
4. 基于 CNT1/DLY1 和 LUT9 创建时钟源，为 EPG 提供时钟。
5. 通过 CNT0/DLY0 去抖/滤波的信号可触发使能 I²C 模式。
6. DFF8 用于监控 I²C 指令传输期间是否存在 ACK 位，如果 I²C 从设备没有响应，则传输停止。


应用：移位寄存器构建 I²C 可编程模式发生器

本实例展示了利用 SLG46811 构建一个简单的、容量高达 32 位的移位模式发生器。这是一种经济高效的应用。




所需元器件

- SLG46811V 或者任意带有移位寄存器的 GreenPAK 芯片



GreenPAK 设计图



设计步骤

- 配置移位寄存器模块并将它们串行连接。
- 将 SHR3 的输出连接到 SHR0 的 D 输入脚。
- 使用 MF1 中 CNT1/DLY1 和 LUT9 创建时钟源。
- 使用 I²C virtual inputs 清零 SHR0-SHR3，之后再次写入 32bit 的移位数据并开始发送。
- 增加 PIN9 并连接至 CLK 输出同步时钟用于识别数据。


应用：固定长码发生器

利用SLG46811的EPG宏单元构造一个容量高达736位的模式发生器，低成本和低功耗的优点使其可以应用在许多实际场景下。




所需元器件

- SLG46811V



GreenPAK 设计图



设计步骤

1. 配置 EPG 发生器(参见技巧：EPG)，设置固定模式输出的数据。
2. 创建一个 8 位多路复用器，如参考应用：8 位多路复用器，并连接到适当的 EPG 输出。
3. 创建一个基于 CNT0/DLY0 和 LUT0 的频率发生器，为 EPG 产生输入时钟。
4. 配置 CNT3/DLY3 用来计数频率发生器产生的 92 个时钟。
5. 基于 DFF8、DFF9 和 DFF11 的 3 位计数器用于选择从 EPG 输出的数据，参见技巧：多路复用比特流
6. 添加 EN 从 PIN5 输入，高/低电平分别使能/关断 EPG。


应用：简单 SPI 主机

这个应用演示了如何使用 SLG46811 设备构建一个简单的 SPI 主控器。使用该设备的 SPI 主控器能够重复输出一个或多个字节，对于一些不需要复杂功能的系统提供了有效的解决方案。




所需元器件

- SLG46811V



GreenPAK 设计图



设计步骤

1. 配置 EPG 发生器(参见 EPG technique)来创建 SPI 发生器(Generator 选择为 SPI)，并选择相应的 MOSI, SCL, CS 信号输出。
2. 创建基于 CNT1/DLY1 和 LUT-9 的频率发生器，为 EPG 提供输入时钟。
3. CNT0/DLY0 构成 Deglitch 滤波器，被滤波的信号会通过 DFF10 产生 EN 信号使能 SPI 主机模式。
4. 使用 EDGE DET 为 Rising edge detect 并配置成 nOUT 模式以复位 DFF10。当 CS 重新变高时，EDGE DET 产生短暂的低电平以复位 DFF10，EN 信号因此变低。


第 6 章: 基于脉冲的控制

本章介绍了控制信号脉冲宽度的应用。这些应用常常涉及 PWM 控制，通常用于 LED 控制器，电机控制器，声音控制器。

技巧：恒定占空比 PWM

此技巧适用于所有 GreenPAK。

设定一个固定占空比的 PWM 信号需要一个 CNT/DLY，一个振荡器和一个 DFF，设计图如下图所示。




简单的占空比设计图


DFF 作为一个上升沿检测器，DFF 的 CLK 信号(或者图中振荡器 OSC 的输出时钟)确定 PWM 信号的周期，CNT/DLY 如 Figure 26 所示配置为上升沿 Delay，决定 PWM 信号的占空比，当 DFF 的 CLK 接收到上升沿，将输出一个低电平的脉冲到 CNT1/DLY1，由于 CNT1/DLY1 配置为上升沿 Delay，CNT1/DLY1 将输出低电平，并在设定的延时间后输出高。

将 DFF 的 Q output polarity 配置为 Inverted (nQ)，并且连接 DFF 的 nQ 连到 nRESET，这样 DFF 将工作作为一个上升沿检测器，除了 CLK 检测到上升沿时输出一个短时低电平脉冲外，其余时间将维持在高电平，FILTER/EDGE DET 组件也可以配置为类似的功能。

可以用振荡器的 OUT0 或者 OUT1 作为 DFF 的 CLK 以确定输出 PWM 的周期，周期应当始终大于高电平时间，在这个例子当中，‘OUT1’ second divider by 设置为 64，因此周期为 $T_{osc} \times 64$ CNT/DLY 的 Counter data 设定 PWM 低电平时间，PWM 的占空比计算公式：
$$D = \frac{T_{period} - T_{delay}}{T_{period}}$$



CNT/DLY 配置




占空比 = 50% 的仿真结果

技巧：输出一个高脉冲信号

此技巧适用于所有 GreenPAK 芯片。




单脉冲电路生成具有事先定义的持续时间长度的输出脉冲。在电路产生脉冲后，它会返回其稳定状态，并且在再次触发之前不再产生脉冲。它是复位功能、看门狗定时器和许多其他应用中一个非常重要的组件。在 GreenPAK 中可以轻松输出一个脉冲信号。下图显示了几种由输入 EN 上升沿触发建立一次性脉冲的方法。脉冲持续时间可以通过改变所使用的 DLY 模块中的计数器数据值来调整。



几种一次性脉冲信号实现方法

在许多 GreenPAK 芯片（见下图）中，实现一次性脉冲只需要一个 DLY 模块。用户唯一需要做的就是将模块属性窗口中的模式切换为“**One shot**”并选择它将检测到的边沿。可以是上升沿、下降沿或两者兼而有之。



使用 SLG46826 实现一次性脉冲

应用：LED 恒流驱动器



LED 驱动器为LED 提供恒定的电流，可以将输出功率维持在安全水平内，防止热失控。



所需元器件

- 任意 GreenPAK IC(CMIC)
- 2 个电容
- 4 个二极管 (2 个 LED, 2 个普通二极管)
- 2 个电阻

GreenPAK 设计图



设计步骤

1. 配置 2 个 ACMP，并将每一个比较器的 **IN-source** 设置为所需的阈值。
2. 配置 LUT 逻辑以使能 LED 的输出。
3. 将引脚 **LED1_1** 和 **LED1_2** 连接到普通二极管的阳极，然后将普通二极管的阴极接到 LED 的阳极。
4. 在 LED 的阴极和 GND 之间插入一个电阻。
5. 在 LED 的阳极和 GND 之间并入一个电容。
6. 重复步骤 3 到 5 连接 LED2 的输出。
7. 将 **V_SENSE1** 脚和 **V_SENSE2** 脚分别连接到 LED1 和 LED2 的阴极。


应用：用 I²C 控制 RGB LED

RGB LED 可用于多样化色彩输出 LED 显示系统，并可通过 GreenPAK 进行控制。在本实例中展示了一种利用 GreenPAK I²C，通过改变占空比以实现 LED 显示不同颜色的简单方法。




所需元器件

- 任意包含 I²C 的 GreenPAK IC(CMIC)
- RGB LED
- 3 个电阻



GreenPAK 设计图



设计步骤

1. 将 RGB 阴极连接的 Pin 脚配置为 open-drain outputs。
2. 添加 LUT 逻辑单元和 CNT/DLY2 模块以创建一个包含 EN 使能信号的发生器。
3. 将 CNT/DLY 模块配置为 rising-edge delay。
4. 使用 [技巧：配置标准逻辑](#) 为各个输出添加并配置 LUT。
5. 将各个 LUT 的输出连接至相应的输出脚。
6. 通过访问 I²C Virtual inputs 对应的寄存器，每个 I²C Virtual Input 都可以单独更改或者同时更改。
7. 通过 I²C，可以单独或同时更改 CNT/DLY 模块的 Counter data。


应用：RGB LED 呼吸灯

RGB LED 可用于多样化色彩输出 LED 显示系统，并可通过 GreenPAK 进行控制。也可以搭配一个软开关电路来实现呼吸模式。




所需元器件

- 任意 GreenPAK IC(CMIC)
- RGB LED
- 3 个电阻



GreenPAK 设计图



设计步骤

1. 将 GPIO 配置为 open drain NMOS。
2. 参考 [技巧：LED 呼吸模式](#) 创建一个软开关电路。
3. 配置 Ripple Counter 的 Functionality mode 为： range: SV-EV cycles (SV=1, EV=3)。
4. 将 LUTs 配置为一个多路解复用器。
5. 添加使能（EN）信号以控制 RGB 呼吸灯的启动/停止。

 设计文件

The diagram shows four signals over time (t):

- EN**: A high-level enable signal that is active for the entire duration of the breathing period.
- RED**: A triangular pulse that ramps up from zero and then ramps down to zero.
- GREEN**: A triangular pulse that ramps down from a maximum value and then ramps up to zero.
- BLUE**: A triangular pulse that ramps up from zero and then ramps down to zero.


Vertical dashed lines indicate the boundaries of the breathing period. The text "Internal enable signal controlled via I2C" is placed above the EN signal, and "Breathing period controlled via I2C" is placed below the BLUE signal.

技巧：DCMP/PWM 宏单元在 PWM 模式下的应用

此技巧适用于 DCMP 组件，可应用于 SLG46140、SLG46620 和 SLG46621。

DCMP/PWM 宏单元概述

DCMP/PWM 宏单元可用于两个 8 位数值的比较或生成 PWM 信号。每个 GreenPAK 芯片包含 3 个相互独立的 DCMP/PWM 组件，每个 DCMP/PWM 组件有两个 8 位输入端(IN+, IN-)，可以生成一个 PWM 信号。输入脚 **MTRX SEL#0** 和 **MTRX SEL#1** 用于在静态 PWM 生成过程中在 4 个寄存器中进行切换。输入脚 **SHARED PD** 用于控制 DCMP/PWM 组件的启用或停用。PWM 输出占空比范围可配置为 0% 至 99.61% 或 0.39% 至 100%。




创建 PWM 信号

PWM 发生器的一个输入信号来自于计数器，它可以根据 PWM ramp 值线性循环，计数范围从 255 到 0，反之亦然。

另外一个输入至少在 1 个 PWM 信号周期内 (PWM 斜坡计数器周期) 是稳定的。它可以是来自 SPI、ADC、FSM 组件的数据，也可以是来自 DCMP/PWM 的内部寄存器的数据。


右图显示了当 **IN-** 连接到一个由 255 计数到 0 (PWM 斜坡计数器)的 CNT/DLY 组件，**IN+** 是一个设置为 250 的内部寄存器时 DCMP/PWM 的工作波形。



DCMP/PWM 在 PWM 模式下的时序

IN+ 信号的配置是该宏单元配置的关键因素。可以通过内部寄存器设定静态 PWM 值，通过 ADC 监控 PWM 动态反馈，MCU 也可以通过 SPI 接口调节发出的 PWM。

输出 **OUT-** 和 **OUT+** 的死区时间可以设定为 10 - 80 ns，可以通过 DCMP/PWM 的属性面板进行设定。



OUT- 和 OUT+ 的死区时间

应用：PWM 选择器



PWM 选择通常用于 LED 亮度调节和风扇转速控制等功能。在本实例中，基于两个按键的输入，可实现两颗 LED 的亮度调节。



所需元器件


- 任意包含 DCMP 的 GreenPAK IC(CMIC)
- 无需其他元器件

GreenPAK 设计图



设计步骤

- 断开 VDD 与 **SHARED PD** 的连接，启用 DCMP。将 DCMP/PWM 的 power register 设置为 **Power on**，将 **IN+ selector** 配置为 **Register selected through from matrix**，**IN- selector** 配置为 **FSM1[7:0]**。将 DCMP0 的各个寄存器配置如下：register 0 – 51; register 1 – 102; register 2 – 154; register 3 – 0。
- 添加 CNT/DLY 模块并配置 Counter/FSM，设置 counter data 为 255。
- 将 RC OSC power mode 配置为 Force power on。
- 将 **PIN10** 和 **PIN9** 配置为 open drain NMOS。
- 添加 LUT 作为反相器。
- 将输入脚连接到 DCMP/PWM 模块的 **MTRX SEL** 脚。




应用：采用 ACMP 和 DAC 的 PWM 发生器

PWM 发生器可以用来控制直流电机和 LED 等设备。本实例使用 ACMP 将输入的模拟信号和 DAC0 输出信号进行比较，CNT3 用于生成 DAC 的值。




所需元器件

- 任意包含 DAC 的 GreenPAK IC(CMIC)
- 无需其他元器件




GreenPAK 设计图



设计步骤

1. 将 ACMP0 的 PWR UP 连接到 POR，IN- source 配置为 Ext. Vref (DAC0 out)。
2. 将 DAC0 的 power on signal 配置为 Power on，input selection 选择为 From DCMP1's input。
3. 将兼容 FSM 的 CNT/DLY 配置为 Counter/FSM 模式，设置 counter data = 255。
4. 将 RC OSC power mode 配置为 Force power on。




应用：采用 ADC 的 PWM 发生器

PWM 发生器可以用来控制直流电机和 LED 等设备。本实例使用连接到 ADC 的模拟信号与 PWM0 中的 CNT2 值进行比较。如果 CNT2 值小于被数字化的模拟信号值，PWM0 输出高电平。CNT2 值变为 0 后，PWM0 输出低电平。




所需元器件

- 任意包含 ADC 的 GreenPAK IC(CMIC)
- 无需其他元器件




GreenPAK 设计图



设计步骤

- 断开 VDD 与 ADC-PWR DOWN 的连接，将 PGA power on signal 配置为 Power on。
- 将 PIN 6 配置为 Analog input/output。
- 配置 DCMP0/PWM0，断开 VDD 与 SHARED PD 的连接。DCMP/PWM power register 配置为 Power on。确认 IN+ selector 连接到 ADC [7:0]，IN- selector 连接到 FSM0 [7:0]。
- 配置一个 4 位的 LUT1/ 14 位的 CNT2/DLY2/FSM0 作为 Counter/FSM，设置 counter data 为 255。
- 将 DCMP0/PWM0 OUT+ 连接到输出脚。




技巧：占空比检测

此技巧适用于所有 GreenPAK。由于输入频率范围受到最大 FSM 计数器数据的限制，所以最好使用 16 位


FSM。PWM 检测输入频率应大大低于占空比参考频率，以提高精度。



占空比检测对于过载保护、DC/DC 转换、伺服电机控制和协议检测等功能非常重要。使用包含 FSM 组件的 GreenPAK 可以很容易地实现这种设计(以下实例采用了 SLG46826，如下图)。



在上述实例中,当 4 脚转为高电平, FSM0 根据内部振荡器时钟频率,开始向下计数(减小计数值)。在 4 脚脉冲的上升沿, FSM0 被置为 65535。当 4 脚转为低电平, FSM0 开始以内部振荡器除以 CNT1 的值为频率进行向上计数。如果 FSM0 计数值达到 65535, DFF3 将在 4 脚的下一个上升边沿转为低电平,这表示占空比低于设置的阈值。



占空比的参考频率可通过利用 I2C 来改变 CNT1 的 counter data value 以进行调整。使用以下公式计算占空比阈值：

$$\text{Duty Cycle Threshold} = \frac{100}{\text{CNT1 Counter data} + 2} (\%)$$


应用：频率/模拟电压转换器

该应用将输入频率转换为模拟电压。输入频率在一定范围内可由设计元件选择和调节。输出模拟电压恒定并且可根据需要进行调整。





所需元器件

- 任意带 SPI 和 DAC 功能的 GreenPAK IC (CMIC)



GreenPAK 设计图



设计步骤

- 配置 SPI 为“ADC/FSM Buffer”模式，修改 **PAR input data** 源为“FSM0[15:8]”。
- 配置 **FSM0** 模块为“Set (counter value)”，将时钟源修改为 **CNT1**。
- 配置 DAC **Input selector** 为“From DCMP1's Input”，VREF **Source selector** 为“DAC0 out”。
- 输入频率范围和输出模拟电压的计算公式如下：

$$f_{min} = \frac{f_{osc}}{(CNT1+1) \cdot FSM0} \quad f_{max} = \frac{f_{osc}}{(CNT1+1)} \quad An_output_{operating} = V_{ref_max} - \frac{f_{min} \cdot V_{ref_max}}{f_{operating}}$$


应用：频率/占空比转换器

该应用可以用来将输入频率转换为一定的占空比。输入频率在预定的范围内，可以通过调整计数器来改变。输出 PWM 频率是恒定的，但可以根据给定的要求改变。





所需元器件

- 任意带 SPI 跟 DCMP 的 GreenPAK IC (CMIC)



GreenPAK 设计图



设计步骤

- 配置 SPI 为“ADC/FSM buffer”模式，修改 PAR 输入数据源为“FSM0[15:8] FSM1[7:0]”。
- 配置 **FSM0** 模块为“Set (counter value)”，将时钟源修改为“8 位 CNT1/DLY1 (OUT)”。
- 配置 DCMP0 为比较“SPI[15:8]”数据和“FSM1[7:0]”数据。
- 使用以下公式计算输入频率范围和工作占空比：

$$f_{min} = \frac{f_{osc}}{(CNT1+1) \cdot FSM1} \quad f_{max} = \frac{f_{osc}}{(CNT1+1)} \quad Duty\ Cycle_{operating} = \left(1 - \frac{f_{min}}{f_{operating}}\right) \cdot 100\%.$$

应用：线性调频




该应用可以用来产生一个频率，它的频率可以在特定的时间内从 f_{min} 逐渐改变为 f_{max} ，反之亦然。在较大的频率范围内，频率不会线性变化。



所需元器件

- 任意带 DCMP GreenPAK IC (CMIC)

GreenPAK 设计图



设计步骤

- 配置所需的 GPIO 引脚。
- 如上图所示，添加连接并配置 LUTs、P DLY、DFF、DCMPs 和 CNT/DLY/FSM 模块。
- 最小、最大频率计数器数据及上升/下降周期计算如下：

$$Counter\ Data_{max(min)} = 255 - \left(\frac{f_{osc}}{f_{max(min)}} - 1 \right) \quad T_{step} = \frac{t \cdot f_{max} \cdot f_{min}}{f_{osc} \cdot (f_{max} - f_{min})}$$

- 为特定的 DCMPs 选择器设置适当的 counter data。
- 为步长时间 T_{step} 设置适当的 CNT/DLY0 counter data。


应用：压控振荡器

本设计可用于将输入模拟电压转换为频率。该频率由 FSM0 生成，其 counter data 由 ADC 确定。FSM0 的 counter data 决定了分频系数。为了增加频率范围，CNT1 被用作预分频器。





所需元器件

- 任意带有 ADC 的 GreenPAK IC (CMIC)



GreenPAK 设计图



设计步骤

1. 将 PIN6 配置为 Analog input/output。
2. 修改 FSM0 的连接：将 FSM data source 连接到 ADC，Clock 连接到 8 位的 CNT1/DLY1(输出脚)。
3. 将 ADC 的 Power on signal 配置为 Power up, 将 PGA Gain 由“x0.25”修改为“x1”。
4. 利用以下公式计算输出频率范围和工作频率：

$$f_{max} = \frac{f_{osc} \cdot Vinp_{max}}{2 \cdot (CNT1+1)} \quad f_{min} = \frac{f_{osc}}{256 \cdot (CNT1+1)} \quad Frequency(operating) = f_{max} \cdot \frac{Vinp_{max}}{Voltage(operating)}$$

第 7 章:电源管理



本章介绍电子系统中电源管理的相关应用。一些涉及到电源管理的应用有电荷泵、LDO 及放电电路。

技巧：输出放电


此技巧适用于所有 GreenPAK。



输出放电电路是一种防止输出引脚悬空或系统欠压的方法。当器件未启用但其在工作期间没有泄放回路时，输出放电电路可以确保输出引脚设置为已知的“零”状态。



上图显示了负载开关输出 **VOUT** 的快速放电电路的实现方法。GreenPAK 中的开漏 NMOS 输出的漏极连接到 **VOUT**。NMOS 的栅极在 GPIO 结构内是反相的，因此不需要在矩阵内反相 **VOUT_EN** 信号。当 **VOUT_EN** 为高电平时，负载开关打开，到 GND 的放电路径断开以防止泄放。当 **VOUT_EN** 为低电平时，负载开关关闭，到 GND 的放电路径闭合以快速对 **VOUT** 放电。为了限制通过 FET 的电流并控制放电，添加了两个电阻器 **Rlim** 和 **Rdisch**。



上图显示了电源时序器中的条件输出放电电路示例，该电路监控其之前的电源电平。将 **PS2_EN** 配置为推挽输出，将 **DISCH** 配置为开漏 NMOS 输出。当 **V_PS1** 降至 1024mV 以下时，该电路将关闭电源并将输出对 GND 放电。**CNT1/DLY1** 增加了一个 50μs 的死区时间。

应用：电荷泵



电荷泵是一种利用电容进行能量存储的DC-DC转换器，以产生高于输入的电压，应用于传感器或者特定的接口电路以提供更高的电压。为了达到最佳性能，推荐使用肖特基二极管。



所需元器件

- 任意 GreenPAK IC(CMIC)
- 2 个电容
- 2 个二极管

GreenPAK 设计图



设计步骤

1. 在 **OSC1** 中设置分频器以获得所需的输出频率。
2. 配置逻辑以提供关闭充电泵的接口[I/O 和 I²C]。
3. 在 VDD 和 **CP_DRIVE** 之间连入二极管 D1 和电容 C_{pump}。
4. 将 D1 的阴极与 D2 的阳极相连。
5. 将 C_{out} 和 R_{load} 并联在 D2 的阴极和 GND 之间。


应用：二级电荷泵

电荷泵是一种利用电容进行能量存储的DC-DC转换器，以产生高于输入的电压。多级电荷泵可以将输出电压推至输入电压的二倍以上，为了获得最佳的性能，推荐使用肖特基二极管。




所需元器件

- 任意 GreenPAK IC(CMIC)
- 3 个电容
- 3 个二极管



GreenPAK 设计图



设计步骤

1. 根据 [应用：电荷泵](#) 的步骤创建基本电荷泵。
2. 添加一个 LUT 并配置为 Inverter，将这个反相器连接在振荡器输出和另一个电容驱动脚之间。
3. 在电荷泵的第一级和输出级之间添加额外的二极管和电容，新添加的二极管和电容应该和第一级使用的二极管和电容具有相同的类型和大小。


应用：具有输出调节功能的电荷泵

电荷泵是一种DC-DC转换器，它使用电容器进行高能电荷存储以产生不同的电压阈值等级。这种带有输出调节电路的电荷泵可以通过I²C改变输出电压值。建议使用肖特基二极管以实现最佳性能。




所需元器件

- 任意带有ACMP的GreenPAK IC (CMIC)
- 两颗电容
- 两个二极管
- 两只电阻



GreenPAK 设计图



设计步骤

- 参考 [应用：电荷泵](#) 创建一个基本的电荷泵设计。
- 将ACMP3L的IN+ source配置为PIN17 (FEEDBACK)，IN- source设置为所需的基准电压。
- 使用两只电阻R1和R2建立一个分压电路，将分压输出连接到PIN17。
- 利用公式 $V_{out} = V_{ref} \cdot \frac{R1}{R2}$ 计算出输出电压。
- GreenPAK可以通过I²C设置ACMP3L的IN- source基准电压，改变输出电压。也可以通过改变反馈电阻分压器系数，以将输出电压调节到不同的值。

技巧：LDO 稳压器

此技巧介绍了 SLG46580、SLG46582、SLG46583 和 SLG46585 中的低压差 (LDO) 稳压器宏单元。




尽管负载阻抗发生变化或电源电压发生变化，低压差 (LDO) 稳压器仍可将电源的输出电压维持在一个稳定值，并具有最小的压差电压。这使得它们对于使用干电池的便携式设备和必须处理周期性波纹的射频系统非常有用。一些 GreenPAK 芯片配备了 LDO 稳压器宏单元。

每个 LDO 宏单元有 32 种可能的输出电压等级，范围从 0.90V 到 4.35V。可以对两种不同的输出电压 (VOUT1 和 VOUT2) 进行编程。根据输入的状态确定 VOUT1/VOUT2 输出哪个电压电平。有关每个输出电压对应的最小 VIN 和 VDD 值，请参阅 SLG46580 数据表。

LP MODE EN 输入端子配置为 LOW (默认)，选择高功率 (HP) 模式，将其配置为 HIGH，选择低功率 (LP) 模式。HP 模式可以实现最高额定输出电流，但 LP 模式具有更小的静态电流，可在更小的额定值内提供更高的效率。只有在每个 LDO 的 VOUT 脚上都连接 1 个 >2μF 的电容时，LDO 才能在 HP 模式下保持稳定。

在属性面板中，可以更改每个 LDO 的 slew rate 以设置软启动。每个 LDO 都可以选择在其输出上启用 300 Ohm 放电电阻。每个 LDO 还可以同时启用 210mA 的过流限制和短路检测，如果在 HP 模式下输出电压降至 0.5V 以下，则将电流限制为 20mA。




在 LDO 中启用 UVLO 连接，可以设置 ACMP 检测其 VIN，并在 VIN 低于某个欠压锁定(UVLO)阈值(ACMP in - level)时关闭 LDO。

配置 LDO 稳压器时必须考虑器件的散热。这些器件在 85° C 环境温度下的额定功耗为 0.6W。启用 **Temp sensor**，将 ACMP2 配置为检测 GreenPAK 的温度传感器，以便在超过适当的编程温度时关闭 LDO，并在 LDO 冷却后重新启动。

器件规格

- SLG46580/SLG46585:
- 4 个 LDO 稳压器;
- I_{max}: HP Mode = 150mA, LP Mode = 100μA
- SLG46582:
- 2 个 LDO 稳压器;
- HP Mode I_{max} = 300mA, LP Mode I_{max} = 200μA
- SLG46583:
- 1 个 LDO 稳压器
- HP Mode I_{max} = 600mA, LP Mode I_{max} = 400μA




应用：灵活电源岛

灵活的电源岛可以帮助设计人员将电源系统划分为分布在系统中的电源区域的小“岛”。它可以提供不同级别的调节电压以满足特定的系统要求。




所需元器件

- 任意带有内部 LDO 的 GreenPAK IC (CMIC)
- 7 颗电容



GreenPAK 设计图



设计步骤

- 将每个 LDO 的 VOUT0 电压和 VOUT1 电压设置为所需的电压。
- 为每个 LDO 的 ENABLE 脚连接 POR。
- 将一个 LDO 配置为 VOUT0/PWR switch 模式，并设置 OUT MODE 脚为高电平以将其设置为电源开关输出。


应用：升压转换器

本实例展示了 SLG47105 作为升压转换驱动器的方法。在本设计实例中，升压转换器将 VDD2 电压从 3V 升高到 5V。




所需元器件

- SLG47105
- MOSFET
- 肖特基二极管
- 电感
- 3 个电容
- 4 个电阻器



GreenPAK 设计图



设计步骤

1. 完成电路设计。按照上述电路图所示连接所有组件。
2. 启用 HV OUT CTRL0，将它的 OE0/1 端子连接到 POR，并将其 Slew rate 设置为“Fast for pre-drive”，HV OUT mode 为“Half-Bridge”。
3. 将 PIN7 和 PIN8 配置为“HIGH and LOW side on”
4. 启用 ACMP0H。将其 IN- source 设置为“1920 mV”，从而把输出电压调节到 5 V。将其输出连接到 2-bit LUT2 的 IN0 端子。
5. 将 CNT1/DLY1 配置为 Delay，并将其输出连接到 DFF10 的 nRESET 端子和 2-bit LUT2 的 IN1 端子。将 CNT1/DLY1 的 DLY IN 端子连接到 OSC1 的 Flex-Div OUT 端子，配置 OSC1 属性中 Flexible divider 的值为 125。
6. 将 DFF 的 D 端子连接到 POR，将其 CLK 端子连接到 2-bit LUT2 的输出。
7. 将 DFF 的输出连接到 HV OUT CTRL0 的 IN0 和 IN1 端子。

应用：降压型转换器



在本应用中，SLG47105 用作降压转换器。在本设计示例中，VDD2 电压被降至 3.3 V。此外，本设计还展示了如何构建模拟 PWM 模块。



所需元器件

- SLG47105
- 电感
- 3 个电容

GreenPAK 设计图



设计步骤

1. 电路外围配置: PIN7 和 PIN8 同时连接 L1 的一端，PIN19 连接 L1 的另一端，PIN19 同时并入 C2 和负载电阻 load。
2. 连接 OE0/1 到 POR 使能 HV OUT CTRL0，并将其 Slew rate 设置为“Fast for pre-drive”和 HV OUT mode 设置为“Half-Bridge”。
3. 配置 PIN7 和 8 为“HIGH and LOW side on”。
4. 通过连接 PWR_UP 到 POR 使能 ACMP0H。将其 IN + gain 设置为 x0.5，IN - source 设置为“1664 mV”，以调节输出电压至 3.3 V。将其输出连接到 2-bit LUT2 的 IN0。
5. 配置 CNT1/DLY1 为 Delay，并将其输出连接到 DFF10 的 nRESET 和 2-bit LUT2 的 IN1。将 DLY IN 连接到 OSC1 的 Flex-Div OUT。将 Flexible divider 设置为 125。
6. 将 DFF 的 D 连接到 POR，其 CLK 连接到 2-bit LUT2 的输出。
7. 将 DFF 的输出连接到 HV OUT CTRL0 的 IN0 和 IN1。

应用: 背对背的反向电流阻断



背对背的反向电流阻断是用于防止反向漏电流倒灌，一般会使用两个反向连接的 MOSFET 去阻断反向的电流。这种架构普遍使用在电源、电池驱动的终端和 DC-DC 转换器上，以提高效率及防止倒灌电流产生的损害。



所需元器件


- 集成两个 PMOS 的 GreenPAK

GreenPAK 设计图



设计步骤


- 配置 P-FET Power Switch0 和 Switch1 的控制模式为 “Internal (ON input)”
- 连接 PIN 7 到 PIN 10
- 连接负载 到 PIN 11



技巧：远端检测功能


此技巧可在 SLG51003 中使用。

当长距离或高电阻的电源线路上存在显著电压压降时，带有远端检测（Remote Sense）功能的 SLG51003 可以通过在负载端而不是在 LDO 输出端检测电压来进行补偿，从而确保负载能够获得正确的电压。



远端检测模式

Remote Sense 模式可由 LD01 (LDO_HP) 使用，用于在负载端进行电压调节。在该模式下，GPIO1 引脚被配置为模拟输入，用作远端检测引脚。GPIO1 应连接到由 LD01 供电的负载端。由于 GPIO1 依赖于 VDDIO，因此 VDDIO 电压应高于 LD01 输出电压。



上图展示了 LD01 在启用 Remote Sense 和未启用 Remote Sense 两种工作模式下的对比。随着负载电流增加，会观察到电压下降。这是由于 PCB 上的寄生参数所导致的。在 Remote Sense 模式下，这种电压下降可以得到补偿。如有需要，LD01 会通过提高或降低输出电压，使负载端电压保持在设定的电压水平。有关该模式的更多信息，请参阅 [AN-CM-405 SLG51003 Remote Sense Functionality](#)。

负载调整率性能取决于系统的寄生参数，在远端检测模式下运行时，LD01 的电气规格可能会受到影响。

技巧：LDO 详解

该技术可在 SLG51000/1/2/3 中使用。

低压差线性稳压器（LDO）是一种电压调节器，即使当输入电压非常接近输出电压时，仍然能够保持稳定的输出电压。SLG51000/1/2/3 产品系列在一个封装内集成了 3 到 8 个 LDO，适用于高级传感器应用以及其他电池供电设备。借助这些 LDO，该产品系列可支持不同项目，0.8 V 到 3.75 V 的输出电压，以及最高 1.3 A 的输出电流。

LDOx 模块具有用于使能/禁用 LDO 的输入端，同时还提供 VOUT OK 和电流限制的输出标志，这些信号可以与其他模块配合使用，从而实现灵活的设计。



LDO 模块包含用于设置输出电压、最小和最大电压、电流限制设置等参数的配置项。该模块是可配置的，LDO 的设置会根据类型和规格不同而有所变化，其主要设置包括：输出电压、启动和工作电流限制、压摆率（Slew Rate）、下拉电阻等。

The screenshot shows the 'Properties' window for the LDO2 module. The window has a title bar 'Properties' and a close button. The main title is 'LDO2'. Below the title, there is a 'Mode:' dropdown menu set to 'LDO'. The configuration parameters are listed in a table-like structure with input fields and dropdown menus:

Parameter	Value
Voltage selection:	3.30 V
Minimum voltage:	1.20 V
Maximum voltage:	3.75 V
Current limit, startup mode:	0.150 A
ILIM Debounce:	2 us
VOUT OK Debounce:	2 us
Current limit, func mode:	0.570 A
Slew rate:	100 mV/us
2ND IBIAS:	Enable
Pull down resistor:	37.50hm
Alarm dropout Debounce:	None

At the bottom of the window, there are three buttons: an information icon (i), a refresh icon, and an 'Apply' button.


技巧：延时宏单元

该技术可在SLG51002 和SLG51003 中使用。


该 IC 中使用的延时模块能够设置 **UP** 和 **DOWN** 时间，使其非常适合用于创建电源时序控制器，以控制 LDO 和 GPIO。该模块具有 **UP** 和 **DOWN** 信号的灵敏度设置、延时设置，以及选择不同时钟（CLK）的功能。



此外，还可以使用额外的 **CNT/DLY** 模块作为分频器，从而显著增加延时设置的时间范围。下面是一个客户设计中使用 **DLY1** 模块的示例。CLK 使用 125 kHz 的频率，并通过额外的 **CNT** 模块进行 255 分频。在 **DLY1** 模块输入端，CLK 频率为 500 Hz，随后可以通过设置寄存器值（1 到 31）来设定 UP 和 DOWN 信号的延时时间。




在下面的时序图中，可以看到该模块的工作方式。通过使用单个模块，可以设置不同的开启时间和关闭时间。UP 和 DOWN 信号也可以连接在一起。有关此功能的更多信息，请参阅该应用笔记（[AN-CM-357 Power Profile for Advanced Sensor Applications](#)）。



技巧：Crash Sequence 模块


该技术可在 SLG51003 中使用。

Crash Sequence 数字模块作为一个可配置的看门狗，用于执行软关机时序。它可以由系统状态机的错误条件触发，也可以由矩阵互连的输入信号触发。**Crash Detect** 和 **Force Reset** 输入都可以通过 OTP 配置为高电平有效或低电平有效。



该模块由两个输入和一个输出组成。当“**Crash Detect**”输入接收到高电平，或者触发了使芯片进入复位状态的任一条件（CS 去使能、过温检测、Crash 检测、软件复位请求或 UVLO 检测）时，模块的输出会立即拉高。该信号可用于禁用 LDO/GPIO 或执行其他操作。经过一个可配置的延时（10 ms、50 ms、100 ms、200 ms）后，芯片进入复位模式，并关闭所有内部模块和所有数字逻辑。

“**Force Reset**”模块输入会立即关闭所有模块和数字逻辑，并绕过配置的延时（10 ms、50 ms、100 ms、200 ms）。




技巧：GPIO 功能

该技术可在任何SLG5100x 器件中使用。

SLG5100x 系列芯片全部配备 GPIO，其中两个用于 I2C（SCL、SDA），其余可供使用。如果不使用 I2C，这些 GPIO 也可以在项目中使用。所有 GPIO 都具有可配置的内部去抖动（debouncer）和边沿去抖动设置。此外，如有需要，GPIO 还可以配置为反相。



在 SLG51002 和 SLG51003 中，使用的是增强型 GPIO，具有更高的电压范围、上拉电阻以及额外的工作模式。




下面是 SLG5100x 系列产品 GPIO 功能对比表：

型号	SLG51000	SLG51001	SLG51002	SLG51003
GPIO 总数量	6	4	6	5
从地址选择	否	否	是	是
去抖动	是	是	是	是
边沿去抖动	是	是	是	是
去抖时间	30 μ s、5 ms、10 ms、50 ms	30 μ s、5 ms、10 ms、50 ms	30 μ s、5 ms、10 ms、50 ms	0 ms、5 ms、10 ms、50 ms
反相	是	是	是	是
旁路	是	是	是	是
电阻	否	否	浮空、上拉、下拉	浮空、上拉、下拉
输入模式	输入	输入	超低电压数字输入 低电压数字输入 带施密特触发器的数字输入 不带施密特触发器的数字输入	超低电压数字输入 低电压数字输入 带施密特触发器的数字输入 不带施密特触发器的数字输入
输出模式	开漏	开漏	推挽 开漏 NMOS/PMOS	推挽 开漏 NMOS/PMOS
电压范围	1.2 V 或 1.8 V	1.2 V 或 1.8 V	1.2 V 至 5 V	1.2 V 至 5 V

技巧：保护功能

该技术可在任何SLG5100x 器件中使用。

SLG5100x 器件具有启动电流限制和工作电流限制、欠压锁定（UVLO）、过温关断以及可配置的温度报警功能。这些器件中实现了 I2C 接口，允许用户读取器件的各种状态，例如电流限制状态、VOUT_OK 状态、温度传感器（通过 GPIO）以及其他各种寄存器信息。



在 SLG5100x 器件中，可以通过 I2C 或 GPIO 获取错误信息，并且在紧急情况下，PMIC 还可以按照预设时序关闭 LDO。有关 SLG5100x 保护功能的简要概述如下表所示。更多信息请参阅应用笔记（[AN-CM-377 Introduction to SLG5100x Protection Features](#)）。


类型	触发条件	可编程性
欠压锁定（UVLO）	内部 UVLO 监测器通过可编程阈值监测 VDD 输入电压，当电压低于阈值时关闭系统	2.215 V – 2.658 V
过温关断	当器件温度达到 140 °C 时触发过温保护	关断温度为 140 °C
可配置温度报警	当温度高于设定阈值时触发温度警告标志	温度报警 = 90 / 100 / 110 / 120 °C 去抖时间
每个 LDO 的电压输出 OK 标志	当 VOUT 达到目标值的 90% 时	去抖时间
每个 LDO 的电流限制标志	检测到电流限制	启动和工作电流限制 去抖时间
器件中断请求	• LDO 电流限制 • 上电复位 • 系统复位 • 电源时序崩溃 • 过温 • 矩阵事件（输入）	事件灵敏度

技巧：电源时序控制器说明

该技术可在 SLG51000/1/2 中使用。

SLG51000/1/2 PMIC 的电源时序控制器用于控制六路资源使能输出的上电和下电时序。作为电源/资源控制器，电源时序控制器仅在 **READY** 状态（电源时序控制器可以控制电源/资源且所有数字资源已使能）和

SEQUENCE DOWN 状态（CS 去使能、过温、电源时序控制器崩溃请求、UVLO 故障条件、软件复位）下启用。电源时序控制器功能的触发和控制可以直接来自输入信号，也可以通过 LUT 逻辑对输入信号进行逻辑处理后实现。




两个专用的可配置时序（上电和下电）由来自矩阵互连的 **Trigger up** 和 **Trigger down** 控制信号启动。**Trigger up** 和 **Trigger down** 输入分别只在 **Idle** 和 **Seq up** 状态下被响应。如果在 **Idle** 状态下同时请求 **Trigger down**，则不会触发上电时序。如果在上电时序过程中（在槽位 0 到 5 期间）发生 **Trigger down**，时序控制器会继续上电直到进入 **Seq up** 状态。在 **Seq up** 状态下，会重新评估 **Trigger down** 信号。如果在 **Seq up** 状态触发 **Trigger down**，则电源时序控制器将通过 PS5 到 PS0 状态崩溃下电回到 **Idle** 状态。

电源时序控制器还提供崩溃时序（Crash sequence），该时序可以由主 FSM 错误条件或来自矩阵互连的 **trigger-crash** 输入触发。**trigger-crash** 输入可以通过 OTP 配置为高电平有效或低电平有效。崩溃时序的工作方式与下电时序相同，不同之处在于仅使用最小（延时）槽计时器来控制槽位推进。在崩溃时序期间，来自矩阵互连的下电使能输入将被忽略。

如需了解如何自定义电源时序控制器的详细说明及查看更多示例，请参阅 [AN-CM-356 SLG51000, SLG51001 and SLG51002 Power Sequencer](#)

技巧：SLG51002 HC_LDO 自动旁路模式说明

HC LDO4 和 LDO5 的自动旁路模式允许在 LDO 模式和负载开关模式之间自动切换。



进入自动旁路模式：

从 LDO 模式开始，当 VIN 下降时，在 VOUT 无法继续调节以抵抗 VIN 的进一步下降的点，LDO 将自动进入旁路模式。

- 通道 PMOS 完全导通
- VOUT 跟随 VIN， $VOUT = VIN - ILOAD \times RDSON$

退出自动旁路模式：

从旁路模式开始，当 VIN 上升时，VOUT 最初会跟随 VIN 上升；一旦 VOUT 达到调节电压，LDO 将自动切换回 LDO 模式。

- 通道 PMOS 进入调节状态
- VOUT 被调节在目标电压

强制旁路模式：

- 通道 PMOS 始终完全导通
- VOUT 不再调节，始终跟随 VIN， $VOUT = VIN - ILOAD \times RDSON$

Properties	
LDO4	
Mode:	Auto bypass
Voltage selection:	3.30 V
Minimum voltage:	1.20 V
Maximum voltage:	3.75 V
Current limit, startup mode:	0.150 A
ILIM Debounce:	2 us
VOUT OK Debounce:	2 us
Current limit, func mode:	0.570 A
Slew rate:	1 mV/us
Pull down resistor:	3000hm
Alarm dropout Debounce:	2 us
<i>i</i> ↶ ↷ Apply	

技巧：SLG51002、SLG51003 I2C Control Code 选择

SLG51002/SLG51003 的 I2C 从地址默认设置为 0x75。从设备基地址可以通过 OTP 编程进行设置。在 SLG51002 中，从地址的 4 个最低有效位（LSB），在 SLG51003 中的 3 个最低有效位，每一位都可以独立选择来自 OTP 或由 GPIO1–GPIO4 和 GPIO1–GPIO3 外部定义的值。由 GPIO 控制的 I2C 从地址取决于其引脚状态。

Control Code 中每一位的逻辑电平都可以独立选择来自寄存器或 GPIO。下表显示了与每一位对应的 GPIO 和引脚。I2C 从地址的最低有效位由 GPIO1 的值决定。SLG51002 可通过 GPIO1、2、3、4 控制共 16 种地址情况，SLG51003 可控制 8 种地址情况。

SLG51002			SLG51003	
GPIO	PIN	Control Code	PIN	Control Code
GPIO1	D2	I2C SA1	14	I2C SA0
GPIO2	D3	I2C SA2	13	I2C SA1
GPIO3	C3	I2C SA3	12	I2C SA2
GPIO4	B2	I2C SA4		

I2C 从地址控制步骤：



- 将所选 GPIO 的 I2C_ADDR_SEL 设置为非零
- 在需要时，通过 GPIO 输入端的外部逻辑电平更改 I2C 地址。

示例：

SLG51002 的 I2C 从地址默认设置为 0x75。将 I2C_ADDR_SEL 设置为 0x0F，可定义 GPIO1–GPIO4 通过其输入逻辑电平来控制外部 I2C 从地址。I2C_ADDR_SEL 寄存器位与 GPIO 引脚的对应关系见下表。

Control code selection:				
	#3	#2	#1	#0
Reg	0	1	0	1
PIN	GPIO4	GPIO3	GPIO2	GPIO1

若要保持默认地址 0x75，应将 GPIO1 和 GPIO3 上拉为高电平。如果 GPIO1 拉低而 GPIO3 保持高电平，则 I2C 地址变为 0x74。GPIO1 对应 I2C_ADDR_SEL 的 bit[0]。保持 GPIO1 为低、GPIO3 为高，同时将 GPIO2 拉高。GPIO2 对应 I2C_ADDR_SEL 的 bit[1]，这会使 I2C 地址增加 2，对应地址变为 0x76。当 GPIO1–GPIO4 全部拉低时，设备地址最小为 0x70；当 GPIO1–GPIO4 全部拉高时，设备地址最大为 0x7F。




技巧：SLG5100x 器件中断请求（Device Interrupt Request）模块

该技术可用于SLG51000/1/2/3。

器件中断请求是所有未屏蔽事件寄存器信号的逻辑或（OR）。每个事件寄存器都对应一个中断屏蔽寄存器，用于控制该事件寄存器信号是否通过逻辑或参与器件中断请求。DIR 模块的输出（或中断）可以配置为连接到矩阵互连，在芯片中为高电平有效（fault = 1）。“Matrix event”用于检测来自矩阵互连单个输出的事件。它具有可配置的灵敏度，并提供一种锁存并保持短时间信号事件的方法。

“Matrix event”字段的灵敏度控制选项：

- 事件禁用
- 上升沿触发事件
- 下降沿触发事件
- 双边沿触发
- 高电平触发事件，直到信号再次上升才释放
- 低电平触发事件，直到信号再次下降才释放



中断、状态和屏蔽寄存器表

Interrupts (Logical OR of EVENTS)					STATUS (Read Only)		MASK (Default 0x00)	
EVENT Name	EVENT Symbol	EVENT Description	Address	Bit	Address	Bit	Address	Bit
SYSCTL_FAULT_LOG1	FLT_POR	Power-on reset event occurred	0x1115	5	-	-	-	-
	FLT_RST	System reset event occurred		4				
	FLT_POWER_SEQ_CRASH_REQ	Power sequencer requested shutdown occurred		2				
	FLT_OVER_TEMP	Over temperature shutdown occurred		1				
LDO1_EVENT	EVT_ILIM_FLAG	Current Limit Flag Event Detected	0x20C0	0	0x20C1	0	0x20C2	0
LDO2_EVENT	EVT_ILIM_FLAG	Current Limit Flag Event Detected	0x22C0	0	0x22C1	0	0x22C2	0
LDO3_EVENT	EVT_ILIM_FLAG	Current Limit Flag Event Detected	0x23C0	0	0x23C1	0	0x23C2	0
LDO4_EVENT	EVT_ILIM_FLAG	Current Limit Flag Event Detected	0x25C0	0	0x25C1	0	0x25C2	0
LDO5_EVENT	EVT_ILIM_FLAG	Current Limit Flag Event Detected	0x27C0	0	0x27C1	0	0x27C2	0
LDO6_EVENT	EVT_ILIM_FLAG	Current Limit Flag Event Detected	0x29C0	0	0x29C1	0	0x29C2	0
LDO7_EVENT	EVT_ILIM_FLAG	Current Limit Flag Event Detected	0x31C0	0	0x31C1	0	0x31C2	0
LDO8_EVENT	EVT_ILIM_FLAG	Current Limit Flag Event Detected	0x32C0	0	0x32C1	0	0x32C2	0
SYSCTL_EVENT	EVT_MATRIX	Matrix input event Detected	0x1116	1	0x1117	1	0x1118	1
	EVT_HIGH_TEMP_WARNING	High temperature warning Detected	0x1116	0	0x1117	0		0

Event: Triggered by Status signal.
Status (Read Only): Current signal.
Mask: Enable Mask to IRQ. Default = 0x00

应用：两组独立时序场景


该应用可在 SLG51002 中使用。




使用 SLG51002，最多可为八路电压轨供电，并可设置多个时序以实现独立控制。这使得该 PMIC 可用于需要为两个设备提供独立且稳定电源的应用中。

所需元器件

- SLG51002
- 电容



GreenPAK 设计图



设计步骤

1. 为每个 LDO 设置 VOUT、压摆率 (Slew Rate)、电流限制及其他参数。
2. 使用 Power Sequencer 模块为 Camera 1 设置各电源轨之间的延时时间。
3. 使用延时 (DLYx) 模块为 Camera 2 设置各电源轨之间的延时时间。
4. 配置 GPIO，以触发每个摄像头的上电/下电时序控制器。

应用: 用于 SLG51000C 的两路摄像头供电时序控制及两种工作场景


在该应用中，SLG51000 的配置设计具有两种原理图功能：

1. 包含 GPIO1-2 控制，LD0 输出基于 GPIO 的状态。特点：开启第二个摄像头时，将复位电源时序控制器，并按照预设的延时和时序同时开启两个摄像头。
2. GPIO3 控制所有 LD0 输出使能，忽略 GPIO1-2 的状态。




所需元器件

- SLG51000
- 13 个电容




GreenPAK 设计图



设计步骤

1. 完成电路连接。按照电路图连接所有元件。
2. 为每个 LD0 通道设置输出电压、启动电流限制和工作电流限制。
3. 按照电路图设置电源时序控制器和 LUT。

如需了解如何自定义电源时序控制器的详细说明及查看更多示例，请参阅 [AN-CM-356 SLG51000, SLG51001 and SLG51002 Power Sequencer](#)



通过在 GPIO 上使用外部信号，可以在不重新编程 OTP 的情况下更改 I2C 从设备地址。当系统中使用两个具有相同 OTP 配置的 PMIC 时，可以应用此方法。



第 8 章:电机控制

本章介绍直流电机控制的相关应用。着重于使用 SLG47105 的集成 H-Bridge 及其配套模块来提供电流和电压调节。


应用：H 桥控制

H 桥是一种由四个晶体管构成的电子电路，能够向负载施加反向电压。通常用于直流电机控制。




所需元器件

- 任意 GreenPAK IC(CMIC)
- 4 个晶体管
- 4 个二极管



GreenPAK 设计图



设计步骤

1. 添加并配置所需的输入引脚和输出引脚。
2. 使用 **技巧：优化 CNT/DLY 的精度** 添加和配置 2 个 DLY 组件，以设置精确的死区时间。
3. 使用 **技巧：配置标准逻辑** 为各个输出添加并配置 LUT。

技巧：使用 HV OUT CTRL 模块

此技巧描述了 SLG47105V 中 HV OUT CTRL 模块的使用。

SLG47105V 包含 2 个名为 HV OUT CTRL0 和 HV OUT CTRL1 的 HV OUT CTRL 宏单元。每个宏单元可用于驱动 2 个单向直流电机或 1 个双向直流电机。HV OUT CTRL0 和 HV OUT CTRL1 均可用于驱动步进电机。

要启用 HV OUT CTRL0/1，需将 Sleep 0/1 连接到有效的低电平。每个 Sleep 引脚都可以单独激活。驱动单向直流电机，选择 HV OUT mode 为“Half-Bridge”，驱动双向电机选择“Full-Bridge”。在“Full-Bridge”模式下，可将 Mode control 选择为“IN-IN”或“PH-EN”。表 2 显示了“Half-Bridge”控制逻辑。表 1 和表 3 分别描述了“IN-IN”和“PH-EN”模式控制。引脚 7/8/9/10（默认为 Hi-Z）用于使用 PWM 控制电机速度。这些引脚可以从外部上拉/下拉。在“Full Bridge”模式下，引脚 7/9 和引脚 8/10 可以在外部并联。

要使用 PWM0/1 通过“IN-IN”模式控制来控制直流电机，需将 IN1 连接到 LOW 信号时快速模式有效和连接到 HIGH 信号慢衰减模式有效。将 IN0 连接到 PWM0/1 输出。快速衰减模式用于立即降低感应电流并将电机滑行至零速度。慢衰减模式实现感应电流缓慢减少和快速减速。




Figure 1. HV OUT CTRL0/1

Table 1. IN-IN Mode Logic for Full Bridge Mode

Sleep 0/1	IN0	IN1	Pin 7/9	Pin 8/10	Function
1	X	X	Hi-Z	Hi-Z	Off
0	0	0	Hi-Z	Hi-Z	Coast
0	0	1	L	H	Reverse
0	1	0	H	L	Forward
0	1	1	L	L	Brake

Table 2. Half-Bridge Mode Logic

Sleep 0/1	OE	IN0/1	Pin 7/8	Function
1	X	X	Hi-Z	Off
0	0	X	Hi-Z	Off (Coast)
0	1	0	L	Brake
0	1	1	H	Forward

Table 3. PH-EN Mode Logic for Full Bridge Mode


Sleep 0/1	Decay	EN/PWM	PH/Direct	Pin 7/9	Pin 8/10	Function
1	X	X	X	Hi-Z	Hi-Z	Off (Coast)
0	0 (fast)	0	X	Hi-Z	Hi-Z	Coast
0	1 (slow)	0	X	L	L	Brake
0	X	1	0	H	L	Forward
0	X	1	1	L	H	Reverse

发生任何故障时，Fault A/B 引脚变为高电平且 HV OUT CTRL0/1 被禁用。当故障引脚变为低电平时，恢复正常操作。Fault A 和 Fault B 分别包含 VDD2_A 和 VDD2_B 的所有故障信号。当发生过流情况时，OCP Fault A/B 变为高电平。可以在引脚 7/8/9/10 上启用过流保护的设置过流保护去抖时间(OCP deglitch time)。OCP deglitch time enable 在引脚 7/8 和引脚 9/10 之间共用。OCP 的恢复时间是用户可选择的，并且每个引脚都是独立的。当芯片温度超过安全限值时，Thermal Fault 变为高电平。VDD2_A 和 VDD2_B 具有单独的 UVLO（欠压锁定）使能。

技巧：在常规模式下使用 SLG47105 PWM 模块

此技巧适用于 SLG47105 中的 PWM 模块。

PWM 通常用于直流电机控制，LED 亮度控制及其他应用中。SLG47105 配备了先进的 PWM 模块来处理更高电压等级的专用 PIN。PWM 模块已在其他 GreenPAK 芯片中使用，如技巧：在 PWM 模式下使用 DCMP/PWM 宏单元，但 SLG47105 中的两个 PWM 模块在“常规模式”下集成了与其操作相关的计数器，并且包含更高级的设置。




该块中包含的第一个 8 位计数器是 **PWM Period CNT**，它可设置 PWM 信号的频率，从 0 计数到 255 等等。该有两个 PWM 输出：“OUT+”和“OUT-”。OUT+ 在周期开始时为逻辑高电平，一旦 **PWM period counter** 达到占空比值，输出变为逻辑低电平，直到 PWM 周期结束，如下图所示。OUT+ 是正 PWM 输出，OUT- 是负 PWM 输出，它与 OUT+ 反转并在死区时间（如果定义）内移位。两者都可以通过寄存器设置反转它们的输出。

在常规模式下（如此节所述），**Duty cycle source** 设置为 Duty Cycle CNT。包含的第二个 8 位计数器，称为 **Duty Cycle CNT**，根据 UP/DOWN 输入递增或递减下一个 PWM 周期的占空比值。Duty Cycle CLK 默认是来自矩阵的外部时钟。它通过上升沿改变占空比值。它也可以设置为由周期计数器溢出或每第 2 或第 8 个脉冲的溢出提供时钟。

默认情况下，PWM 模块具有 8 位分辨率，但也可以选择 7 位分辨率以允许更高的 PWM 频率。对于 8 位分辨率，PWM 占空比以 0.4% 的步进变化，而对于 7 位分辨率，则以 0.8% 的步进变化。占空比可以从真正的 0% 变为真正的 100%。PWM 从初始占空比值开始。该模块有一个 **UP/DOWN** 内部连接，用于定义占空比变化的方向。如果设置为 HIGH，占空比将逐步增大，如果设置为 LOW，则占空比将逐步减小。

可以选择 **Keep/Stop** 连接以保持占空比（“Keep”设置）或在设置为高电平时保持占空比和 OUT+ 和 OUT- 输出恒定（“Stop”设置）。**Continuous/Autostop** 模式要么设置为“Continuous”，PWM 输出占空比在达到满量程值（默认设置）时溢出，要么设置为“Autostop”，PWM 输出在达到 0% 或 100% 占空比时停止。选择“Autostop”时，可以激活“Boundary OSC disable”选项。这允许在达到 0% 或 100% 占空比时，自动禁用 PWM 单元使用的振荡器。




技巧：在预设寄存器模式下使用 SLG47105 PWM 模块

此技巧适用于 SLG47105 中的 PWM 模块。有关该模块如何工作的更多信息，请参阅[技巧：在常规模式下使用 SLG47105 PWM 模块](#)。

之前的技巧解释了如何在“常规模式”下使用 SLG47105 PWM 模块，并将 **Duty Cycle Source** 设置为“Duty Cycle CNT”。此技巧将改为解释如何在“预设寄存器模式”下使用该模块，其中占空比循环通过 16 个预定义值（Reg File）。使用“预设寄存器模式”允许产生一组非线性的 PWM 控制电机（即正弦或对数）。

保留可选择的预设寄存器以定义 16 个不同的 PWM 占空比值。Duty Cycle CLK 可以选择 Matrix 或 PWM period CNT ovf（溢出）为时钟。**Duty Cycle CNT CLK** 输入的时钟会改变了其寄存器的值与 Period CNT 进行比较。Reg 文件在两个 PWM 宏单元之间共用。可以使用全部 16 个字节、较低 8 个字节有效或较高 8 个字节有效。初始字节受每个设置的唯一范围限制。

内部连接具有与常规模式类似的功能，但适用于 16 字节结构而不是 8 位计数器。Up/Down 的极性决定是应用下一个寄存器（HIGH）还是上一个寄存器（LOW）。Keep/Stop 的操作方式相同，但会暂停寄存器序列。




应用：恒压有刷直流电机驱动器

在有刷直流电动机上保持恒定的电压可以确保它保持恒定的速度。在本设计中，集成积分器和比较器的差动放大器控制PWM 模块来调节负载电压。




所需元器件

- SLG47105V
- 有刷直流电机



GreenPAK 设计图



设计步骤

1. 通过 **PIN2** 启用 **HV OUT CTRL0**，并设置其 Mode 为“Full bridge”，Mode control 为“PH-EN”。
2. 要改变电机方向，请将 **PIN3** 连接到 **HV OUT CTRL0** 的 **PH** 脚。
3. 使能集成了积分器和比较器的差动放大器，并选择积分器参考电压为所需的阈值(threshold = $V_{REF} - 4$)。
4. 为了使集成积分器和比较器的差动放大器正确运行，通过 **PIN2** 使能 **PWM0**，并将 **Duty Period CLK** 设置为“**OSC1**”。PWM 频率必须为 44khz 或更高，以确保积分器正常工作。将 **UPWARD** 和 **Equal** 输出分别连接到 **PWM0** 的 **UP/DOWN** 和 **Keep**。
5. 设置 **PWM0 Resolution** 为“8-bits”，**Duty Cycle Source** 为“**Duty Cycle CNT**”，**Duty Cycle CLK** 为“**Period CNT ovf/8**”，**Initial Duty Cycle Value** 为“50%”。
6. 将 **PWM0 OUT+** 与 **HV OUT CTRL0** 的 **EN** 脚连接，以恒速驱动电机。


应用：恒流有刷直流电机驱动器

在有刷直流电动机上保持恒定的电流可以确保它保持恒定的转矩。在本设计中，电流检测比较器(CCMP0)用于限制通过采样电阻的电流，当电流超过规定的限制值时，关闭电机。




所需元器件

- SLG47105V
- 有刷直流电机
- 1 个电阻器



GreenPAK 设计图



设计步骤

1. 通过 PIN7 和 PIN8 连接有刷直流电机，在 PIN5 与 GND 连接采样电阻。
2. 将 PIN2 的反转信号连接到其 Sleep 0/1，使能 HV OUT CTRL0。
3. 配置 HV OUT CTRL0 的模式为“全桥”，模式控制为“PH-EN”。
4. 为了改变电机方向，连接 Pin 3 到 HV OUT CTRL0 的 PH 脚。
5. 将 Sleep CTRL 更改为“Auto”来启用 CCMP0。
6. 设置 CCMP0 的 IN- source 为“192mV”，以限制电流为 0.218mA。
7. 配置 CNT1/DLY1，当电流超过规定的限制值时，关闭电机 100ms。
8. 配置 3-bit LUT7，只有在电流在范围内且 PIN2 为 HIGH 时才启动电机。
9. 将 3-bit LUT7 输出连接到 HV OUT CTRL0 的 EN 脚上。

应用：PWM 恒流斩波器



在有刷直流电动机上保持恒定的电流可以确保它保持恒定的转矩。这个应用程序展示了如何用 PWM 斩波器限制电流。



所需元器件

- SLG47105V
- 有刷直流电机
- 1 个电阻器

GreenPAK 设计图



设计步骤

1. 通过 **PIN7** 和 **PIN8** 连接有刷直流电机，在 **Pin5** 与 **GND** 间连接采样电阻。
2. 配置 **HV OUT CTRL0** 模式为“Full bridge”，模式控制为“PH-EN”。
3. 更改 **Sleep CTRL** 为“Auto”以启用 **CCMP0**。
4. 选择 **CCMP0** 的 **IN- source** 为“320mV”以限制电流~0.36mA。
5. 添加 **PWM0** 模块，初始占空比为 230，调整 **OSC1** 预分压器。
6. 将 **CNT1/DLY1** 设置为下降沿延时，以设置“消隐时间”。
7. 添加 **PWM 斩波器 0**，并与 **PWM0**、**CNT1/DLY1** 和 **CCMP0** 进行适当的连接，以创建占空比斩波器并限制电机电流。
8. 添加 **Pin2** 作为启动按钮，启动/停止电机和内部电机控制模块。
9. 将 **3-bit LUT7** 输出连接到 **HV OUT CTRL0** 的 **EN** 脚上。

应用：带有软开关的单向直流电机控制




软开/关可以降低有刷直流电机启动时的电流和负载转矩。这个应用程序是单向直流电机，允许一个单一的方向的机械元件，或运行或停止。这种调节是重要的，因为负载转矩启动和停止不能超过电机轴上的转矩。



所需元器件

- SLG47105
- 单向有刷电机
- 2 个电容

GreenPAK 设计图



设计步骤

1. 设置“PIN9”和“PIN10 Output mode”为“High and Low side”。PIN10 Output mode 设置为“Half Bridge” HV OUT mode。
2. 将 PWM1 块的 Duty Cycle CLK 设置为“Period CNT ovf/2”。Period CLK 设置为“Ext.Clk”。连接 OSC1 Flex-DIV OUT 到 PWM1 周期时钟输入。在 OSC1 属性中设置 flexible divider 的值。
3. 配置 DFF1 Initial Polarity 为“HIGH”，Q Output Polarity 为“Inverted (nQ)”。将 DFF 的输出连接到 PWM1 UP/DOWN 输入。
4. 加入 CNT1/DLY1 进行设计。将其配置为反向输出的“Falling Edge Delay”。来自这个延迟的信号使 PWM1 块失效，并在停止信号到来后使能 HV OUT CTRL1 的睡眠模式。
5. 2-bit LUT2 用于形成 HV Outputs 脚的 Hi-Z 和停止信号。

应用：带软启动/软停止功能的双向有刷直流电机控制



软启动 (Soft ON) 和软停止 (Soft OFF) 可用于降低有刷直流电机启动时的启动电流和负载转矩。本应用适用于双向有刷直流电机，可实现机械部件的正反向运动。为了保证在切换电机转向之前机构能够完全停止，电机产生的制动转矩必须大于负载转矩。



所需元器件

- SLG47105
- 双向有刷直流电机
- 1 个电容

GreenPAK 设计图



设计步骤

1. 将 PIN9 和 PIN10 配置为 **High and Low Side** (高低边驱动) 输出模式。在 HV OUT CTRL1 模块中，将 HV OUT Mode 设置为 **Half Bridge** (半桥)。
2. 在 PWM1 模块中，将 **Duty Cycle CLK** (占空比时钟) 设置为 Period CNT ovf/2。将 Period CLK (周期时钟) 设置为 Ext. Clk. (外部时钟)。将 OSC1 的 Flex-DIV OUT 输出连接至 PWM1 的 Period Clock 输入，并在 OSC1 属性中设置可编程分频器 (Flexible Divider) 的分频值。
3. 将 DFF1 的 Initial Polarity (初始极性) 设置为 High (高电平)，并将 Q Output Polarity (Q 输出极性) 设置为 Inverted (nQ) (反相输出)。DFF0 采用相同配置。将两个 D 触发器 (DFF) 的输出连接至 3-bit LUT0 (三输入查找表 0)。
4. 将 CNT1/DLY1 配置为 **Falling Edge Delay** (下降沿延时)，并使其输出反相。该延时信号在接收到 Stop (停止) 信号后，用于关闭 PWM1 模块，并使 HV OUT CTRL1 进入睡眠模式 (**Sleep Mode**)。
5. 将 CNT2/DLY2 配置为 **Both Edge Delay** (双边沿延时)，用于设置电机换向之前的停止延时时间，确保电机完全停止后再进行反向驱动。
6. 将 CNT3/DLY3 配置为 **Falling Edge One Shot** (下降沿单稳态)，并将计数器输出连接至 3-bit LUT1 和 3-bit LUT2。
7. 3-bit LUT0 用于生成 PWM 模块的 **UP/DOWN** (正反转) 输入信号；3-bit LUT1 和 3-bit LUT2 用于生成 HV OUT CTRL1 模块所需的正常运行 (Normal Running)、制动 (Braking) 以及高阻态 (Hi-Z) 控制信号；2-bit LUT3 用于生成 HV OUT CTRL1 模块的使能 (Enable) 信号。

应用：助推启动/堵转停止


本应用展示了 SLG47105 在有刷直流电机应用中实现助推启动、按压停止的功能。该特性可用于电子玩具、电动工具和其他应用场景。



所需元器件

- SLG47105
- 有刷直流电机
- 2 个电阻器

GreenPAK 设计图



设计步骤

1. 按如下步骤连接有刷直流电机：绕组 1 连接到 PIN7, 绕组 2 连接到 PIN8 并连接 10k 的下拉电阻，在 PIN5 与 GND 间连接采样电阻。PIN 7 和 PIN 8 的 Output mode 设置为“HIGH and LOW side”。
2. 启用 HV OUT CTRL0, 将它的 Sleep 0/1 端子连接到有效的低电平(CNT4/DLY4 输出脚 HV Sleep), 并设置其 HV OUT mode 为“Full Bridge”, Mode controls 为“PN-EN”。将 Decay 端子连接到 POR、PH 端子连接到 GND。
3. 更改 Sleep CTRL 为“Auto”以启用 CCMP0, 设置 CCMP0 的 IN+ gain 为“x4”, IN- source 为“736 mV” 以实现“堵转停止”功能。
4. 将 CNT2/DLY2 配置为“Delay”, 并将其输出脚连接到 CNT3/DLY3 (Mode 为 Delayed edge detect), 以保证系统在检测到过流 500 ms 后关闭 – 实现堵转停止。
5. 将 PIN20 配置为“Analog input/output”并连接到 ACMP1H 的 IN+ source, 选择 IN- source 为“128mV”, 并连接比较器的输出脚至 DFF13 的 CLK(其 Q Output Polarity 配置为 Inverted (nQ), Initial Polarity 配置为 Low) – 实现助推启动。
6. 将 CNT4/DLY4 配置为(Rising)Delay, 以保证 300 ms 的电机停转时间(HV Sleep 信号)。
7. 添加 PWM0 模块并与差分放大器 (Integrator reference volt 设置为 352 mV) 进行适当的连接, 以确保有刷直流电机的驱动电压保持恒定值 (参考应用示例: 恒压有刷直流电机驱动器), 与 DFF13 和 HV OUT CTRL0 连接以获得需要的占空比。

应用：双极步进电机驱动器



本应用展示了利用 SLG47105 作为步进电机驱动器的方法。在本设计实例中，驱动器支持全步双极性驱动。同时，本设计也展示了如何通过 PWM 斩波器实现限流功能



所需元器件

- SLG47105
- 步进电机
- 2 个电阻器

GreenPAK 设计图



设计步骤

- 按以下步骤连接步进电机：
 - 通过 PIN7 和 PIN8 连接绕组 1, 在 PIN5 与 GND 连接采样电阻；
 - 通过 PIN9 和 PIN10 连接绕组 2, 在 PIN12 与 GND 连接采样电阻。
- 将 HV OUT CTRL0/1 的 Sleep 0/1 端子连接到有效的低电平，并设置其 HV OUT mode 为“Full Bridge”，Mode controls 为“PN-EN”。
- 更改 Sleep CTRL 为“Auto”以启用 CCMP0/1，设置 CCMP0/1 的 IN-source 为“64 mV”以限制电流为 80 mA。
- 将 CNT2/DLY2 配置为 Reset Counter，并将其输出端子 OUT 脚连接到 CNT1/DLY1 (Mode 为 Delay) 的输入端子 DLY_IN 以设置“消隐时间”。
- 添加 PWM0/1 Chopper 模块并与 POR、CNT1/DLY1 和 CCMP0/1 进行适当的连接，以创建占空比斩波器并限制电机电流，将其输出连接至 HV OUT CTRL0/1 的 EN 端子。
- 将 PIN2 (Start/Stop) 和 PIN14 (Direction) 配置为“Digital Inputs”并与以下组件进行适当的连接：CNT3/DLY3 的 Delay 脚、DFF3、DFF7、DFF6 (Q Output Polarity 设置为 Inverted (nQ), Initial Polarity 设置为 Low)、2-bit LUT0 (配置为 Inverter)、3 位多路复用器 LUT5、LUT6。为了控制电机启动/停止和改变电机转向，请将 LUT5/6 的输出脚连接到 HV OUT CTRL0/1 的 PH 端子。

第九章：高级模拟功能


本章展示了利用 AnalogPAK 中的组件实现模拟功能的应用。应用涉及使用内置运算放大器、数字变阻器、斩波比较器等最常见的电路拓扑。

应用：采用 OpAmp 可调有源滤波器

众所周知，任意滤波器只允许输入频率范围中的一部分从输入传递到输出。在 10 MHz 以上的频率范围，这类滤波器通常由无源元件组成，例如电感 L 、电容 C 和电阻 R 。在较低频率下，电感需要较大的电感值，这会导致体积较大，因此理想的解决方案是使用基于运算放大器单元的有源滤波器。




该设计实现了一个采用 Sallen-Key 拓扑结构的二阶低通有源滤波器。I2C 主机可以向 rheostat 寄存器写入数据，从而调节截止频率。其他类型的滤波器也可以采用类似方式实现。这些类型的有源滤波器也可以使用 SLG47001V 或 SLG47003V 实现，具体取决于其内部运算放大器的特性。



所需元器件

- SLG47004V
- 2 个电阻
- 2 个电容

GreenPAK 设计图



设计步骤

1. 使能 OpAmp0 和 OpAmp1。设置所需带宽（128 kHz、512 kHz、2 MHz 或 8 MHz）。
2. 将 Digital Rheostat 0 和 Digital Rheostat 1 的 Charge Pump Enable 设置为 Always On。将 FIFO 的 nRST 输入连接到 POR，并为两个数字电位器设置所需的电阻值（初始数据）。

应用：可调反相 OpAmp

反相放大器是运算放大器电路的一种，它产生的输出与输入移相 180° 。这意味着如果输入脉冲是正的，输出脉冲将是负的，反之亦然。外部控制信号允许用户双向调整反相放大器的增益。此外， $RH0$ 、 $RH1$ 和 $VREFOA0$ 的数值也可以通过 I2C 进行更改。



用户也可以使用 **SLG47001** 或 **SLG47003** 中的运算放大器来实现反相放大器的功能。



所需元器件

- SLG47004V

GreenPAK 设计图



$$V_{out} = -\frac{RH1}{RH0} \cdot V_{inp} + V_{ref} \cdot \left(1 + \frac{RH1}{RH0}\right)$$

设计步骤

1. 启用 **OpAmp0**。设置所需带宽（128 kHz、512 kHz、2 MHz 或 8 MHz），并将 **Vref** 连接到 **IN+**。
2. 启用 **Vref OA0**，并设置所需的输出电压。
3. 将 **Digital Rheostat 0** 和 **Digital Rheostat 1** 的 Charge Pump Enable 设置为 Always On。将 **FIFO** 的 nRST 输入连接到 POR，并为两个 **Rheostat** 设置所需的电阻值（初始数据）。
4. 使用数字输入引脚 PIN 19 和 PIN 20，或通过 I2C 调节增益和 Vref 电压。

应用：可调同相 OpAmp


同相放大器是一种基于运算放大器的、具有正电压增益的放大器。当您有任何信号应用于同相输入端，当它在输出端被放大时，极性不会改变。所以，在这种情况下，放大器的增益总是正的。外部控制信号允许用户双向调整同相放大器的增益。此外，RH0、RH1 和 VREF0A0 的数值也可以通过 I2C 进行更改。

用户也可以使用 SLG47001 或 SLG47003 中的运算放大器来实现同相放大器的功能。




所需元器件

- SLG47004V



GreenPAK 设计图



$$V_{out} = V_{inp} \cdot \left(1 + \frac{RH1}{RH0}\right)$$

设计步骤

1. 启用 **OpAmp0**。设置所需带宽（128 kHz、512 kHz、2 MHz 或 8 MHz）。
2. 将 **Digital Rheostat 0** 和 **Digital Rheostat 1** 的 Charge Pump Enable 设置为 Always On。将 **FIFO** 的 nRST 输入连接到 POR，并为两个 **Rheostat** 设置所需的电阻值（初始数据）。,
3. 使用数字输入引脚 PIN 19 和 PIN 20，或通过 I2C 调节增益。

应用：仪表放大器


仪表放大器是一种配备了输入缓冲放大器的差分放大器，消除了输入阻抗匹配的需要。其他特性还包括极低的直流偏置、低漂移、低噪声、极高的开环增益、极高的共模抑制比和极高的输入阻抗。

在我们的设计中，可以通过调节 $RH1$ 和 $RH0$ 来独立改变增益和参考电压。这些数值可以通过 I2C 进行更改。此外，还可使用内部参考电压源。


↓ 设计文件

所需元器件

- SLG47004V
- 3 个电阻



GreenPAK 设计图



$$V_{OUT} = \left(1 + \frac{R_1 + R_2}{R_{H1}}\right) (V_{IN+} - V_{IN-}) + V_{DDA} \cdot \frac{R_3}{R_{H0} + R_3}$$

设计步骤

1. 启用 **OpAmp0**, **OpAmp1** 和 **OpAmp Internal**。设置所需带宽（128 kHz、512 kHz、2 MHz 或 8 MHz）。将 **OpAmp Internal** 的 V_{ref} 连接设置为 **RH0** PIN B, 并启用 V_{ref} 输入缓冲器。
2. 将 **Digital Rheostat 0** 和 **Digital Rheostat 1** 的 Charge Pump Enable 设置为 Always On。为两个 **Rheostat** 设置所需的电阻值（初始数据）。

应用：使用运放创建电压跟随器


电压跟随器(也称为缓冲放大器)是一种输出电压等于输入电压的运放电路。因此,电压跟随器中的运放不会放大输入信号,其电压增益是 1。电压跟随器电路具有非常高的输入阻抗。这一特性使其常用于需要在输入和输出信号之间进行隔离的各种电路中。




电压跟随器也可以使用 SLG47001 或 SLG47003 中的运算放大器来实现。

所需元器件

- SLG47004V



GreenPAK 设计图



设计步骤

1. 启用 **OpAmp0**。设置所需带宽 (128 kHz、512 kHz、2 MHz 或 8 MHz)。
2. 从 PIN5 到 PIN3 添加外部反馈回路。
3. 配置输入信号源并对设计进行测试。


应用：使用运放和 N 沟道 FET 创建电流阱(Current Sink)

通过特定的连接，运算放大器可以用作电流阱(current sink)。该电流阱(current sink)通过一个固定检测电阻保持恒定电压。因此，无论负载电阻值如何，流过负载的电流也是恒定的。电流值取决于检测电阻的阻值和参考电压。参考电压值可以通过 I2C 进行调整。




所需元器件

- SLG47004V
- 1 个电阻器



GreenPAK 设计图



$$I_{\text{load}} = \frac{V_{\text{ref}}}{R_{\text{sense}}}$$

设计步骤

1. 启用 **OpAmp1**。设置所需带宽（128 kHz、512 kHz、2 MHz 或 8 MHz）。
2. 启用 **Vref OA1**。设置所需参考电压（内部 2.048V 参考电压或使用 VDDA 通过 6 位电压分压器设置）。
3. 将 **Switch1** 模式设置为 Analog Switch，并将 **Big NMOS Control** 设置为由 OpAmp 控制。

应用：自动校准

Auto-Trim 功能允许用户为各种应用设计简单的校准电路，也可以用于不同传感器或放大器电路的偏移补偿。

在本实例中, *SLG47004* 用于实现单点校准的自动校准功能。






Chopper ACMP 始终比较两个电压——输入电压 (V_{in}) 和参考电压 (V_{ref})。如果这两个电压不相等, *Chopper ACMP* 将控制 *rheostat* (增加或减小其电阻值), 以使 V_{in} 与 V_{ref} 相等。相应地, *rheostat* 必须作为形成 V_{in} 的电路的一部分。

所需元器件

- SLG47004V
- 电阻器

GreenPAK 设计图



设计步骤

1. 将 **VSET** 脉冲通过 **PIN 12** (“Trim”) 连接到 **RHO** 的 “SET” 输入。
2. 将 **PIN 7** 连接到 **GND**; 将电阻 **R1** (气体传感器、热敏电阻等) 连接到 **PIN 6** 和 V_{in} 。确保从 **PIN 6** 到 **PIN 15** 建立反馈连接。
3. 将内部 **Vref** 设置为 1024 mV, 作为 **Chopper ACMP** 的参考电压。选择 Channel0, CH0 时钟为 OSC0, IN+ CH0 输入源为外部 V_{ref} (PIN 15)。将 **Chopper ACMP** 输出连接到 **RHO** 的 nUP/Down 输入。
4. 配置 **RHO**: 启用 Auto-Trim; UP/DOWN 的有效电平设置为 LOW 时向上调整; 电阻初始值设置为 511 (约 50.7096 kΩ)。

应用：使用运放和 P 沟道 FET 创建电流源

通过特定的连接，运算放大器可以用作电流源。该电流源在恒定检测电阻上保持恒定电压。因此，无论负载电阻值如何，流过负载的电流也是恒定的。电流值取决于检测电阻的阻值和参考电压。参考电压值可以通过 I2C 进行调整。



该电流源也可以使用 SLG47001 或 SLG47003 中的运算放大器和模拟开关实现。

↓ 设计文件

所需元器件

- SLG47004V
- 1 个电阻器

GreenPAK 设计图



$$I_{\text{load}} = \frac{V_{\text{ref}}}{R_{\text{sense}}}$$

设计步骤

1. 启用 **OpAmp0**。设置所需带宽（128 kHz、512 kHz、2 MHz 或 8 MHz），并将 Vref 连接到 IN-。
2. 启用 **Vref OA0**。设置所需参考电压（内部 2.048V 参考电压或使用 VDDA 通过 6 位电压分压器设置）。
3. 将 **Switch0** 模式设置为 Analog Switch，并将 Big PMOS Control 设置为由 OpAmp 控制。

应用：使用运算放大器的稳压器


基于运算放大器的稳压器是一种使用运算放大器来调节和稳定输出电压的电路。通过将输出电压与基准电压进行比较，运算放大器调整其输出以保持恒定的电压。这种反馈机制使得稳压器可以根据输入电压的变化来进行调整，从而提供恒定且可靠的输出电压。




该稳压器也可以使用SLG47001 或SLG47003 中的运算放大器和模拟开关来实现。

所需元器件

- SLG47004V
- 两个电容



GreenPAK 设计图



设计步骤

1. 启用 **OpAmp0**。设置所需带宽（128 kHz、512 kHz、2 MHz 或 8 MHz），并将 **Vref** 连接到 **IN-**。
2. 启用 **Vref OA0**。设置所需参考电压（内部 2.048V 参考电压，或使用 **VDDA** 通过 6 位电压分压器设置）。
3. 将 **Switch0** 模式设置为 **Analog Switch**，并将 **Big PMOS Control** 设置为由 **OpAmp** 控制。
4. 加入输入电压后，输出电压将保持稳定，并且始终等于 $V_{out} = V_{ref}$ ，而不受输入电压变化的影响。

技巧：带数字变阻器的斩波比较器

SLG47004 中有一个轨对轨斩波模拟比较器(Chopper ACMP) 宏单元。可以利用该斩波比较器改变在 *Auto-Trim* 模式下变阻器(Rheostat)的电阻，进行系统校准（详见[应用：自动校准](#)）。

Activation 激活

在 *Auto-Trim* 模式下，当变阻器正在校准时，自动校准控制逻辑会自动启用斩波比较器。

要使用自动校准功能，必须执行以下预先本配置：

- 在 Digital Rheostat0/1 属性栏中将 Auto-Trim 设置为“Enable”。

- 配置 Chopper ACMP 的 IN+ CH0/1, IN+ 作为反馈电压源。如果自动校准功能用于两个变阻器，则必须为两个变阻器都配置 IN+ CH0/1（对于 SET0 被锁存和 SET1 被锁存的情况）。

- 配置 IN- CH0/1, IN- 作为用户设定的阈值电压。如果自动校准功能用于两个变阻器，则必须为两个变阻器配置 IN- CH0/1（对于 Set0 被锁存和 Set1 被锁存的情况）。

- 在 Chopper ACMP 属性中配置 Channel Selection 以与斩波比较器配合使用。

- 设置 Chopper ACMP 的输出属性: inverting 或 non-inverting。

- 选择时钟源 (来自内部 OSC 预分频输出或连接内部其它宏单元输出)。请注意，在 *Auto-Trim* 模式下，时钟源频率受斩波比较器响应速度的限制。因此，时钟源频率不得大于 $<f_{ChACMP}>kHz$ 。



- 通过将 RH0/1 模块的 SET0/1 输入设置为高电平来启动自动校准过程。校准过程在 Set 信号的上升沿开始。在自动校准过程结束前，此 Set 信号是锁死的。如果之前未启用 Chopper ACMP 和 Vref，则此 SET 信号将启用它们。计数器开始向上或向下计数，具体取决于 RH0/1（Chopper ACMP 的输出）的 UP/nDOWN 输入脚的电平。如果用户为 Clock 输入选择“Internal Clock”选项，这些时钟脉冲将在校准期间自动生成。时钟脉冲的每个上升沿都会改变计数器的值，从而改变变阻器的值。

如果出现以下三种停止条件之一，自动校准过程就会停止：

1. 在时钟输入上升沿，up/Down 上的信号第二次翻转。
2. 变阻器的值达到最大值（1023）。
3. 变阻器的值达到最小值（0）。

停止条件导致 IDLE/nACTIVE 信号发生变化，从而重置内部自动校准逻辑。需要注意的是 SET 信号是边沿敏感的，但如果用户在达到设定点后在此输入脚保持高逻辑电平，可编程校准模块将继续运行并继续围绕设定点调整变阻器。

- 要开始一次新的自动校准过程，用户需要重新将 SET 信号设置为高电平。



应用：取样保持电路


在该应用中，SLG47004 被配置为一个采样保持电路，该电路由一个模拟开关、电容以及两个缓冲器组成。




采样保持电路也可以使用 SLG47001 或 SLG47003 中的运算放大器和模拟开关来实现。

所需元器件

- SLG47004V
- 电容



GreenPAK 设计图



设计步骤

1. 启用 **OpAmp0** 和 **OpAmp1**。设置所需带宽（128 kHz、512 kHz、2 MHz 或 8 MHz）。
2. 将 **OpAmp0** 和 **OpAmp1** 连接为电压跟随器。
3. 通过连接到 PIN16 来使能 SWITCH0。
4. 配置 SWITCH0 的“Enable by Matrix” Small NMOS 使能。
5. 设置 S&H En 信号，并将其连接到 PIN16（数字输入，下拉 1M）。
6. 将 PIN4 连接到 Vin 信号源，PIN5 连接到 PIN20，PIN19 连接到 PIN23，并接入采样电容（本例中为 1nF）。
7. PIN22 为采样保持电路的输出 Vout。


应用：寻找输入电压的最大值

该应用演示了如何使用SLG47011 查找输入电压的最大值。




所需元器件

- SLG47011V



GreenPAK 设计图



设计步骤


- 添加并配置 ADC（技巧：ADC 通道间延时；ADC 校准流程）和 PGA（技巧：PGA 不同模式）。
- 将 Data Buffer0 和 Data Buffer1（技巧：使用 Data Buffer）配置为 Moving Average，然后将 Data Buffer0 连接到 ADC，将 Data Buffer1 连接到 Data Buffer0 的输出。
- 添加并配置多通道 DCMP。将 Data Buffer0 连接到 IN+ CH0，将 Data Buffer1 连接到 IN- CH0。
- 添加 LUT 逻辑以及 CNT7/DLY7、CNT8/DLY8，以实现 Data Buffer1 的复位功能。
- 最大电压值可以通过 I2C 从 Data Buffer1 中读取。

技巧：在 SLG47011 中使用电源控制器

SLG47011 具有 Power Controller 微单元，可用于管理电源模式并实现 Wake-Sleep 控制器以降低电流消耗。Power Controller 有两个用户可控的矩阵输出：SLP 和 RET。该宏单元允许设置三种电源模式：All ON、RETENTION 或 SLEEP，这些模式分别控制对应的电源域：Always ON、Retention 和 Sleep。

在 All ON 模式下，所有电源域均处于活动状态，电流消耗最大。在 RETENTION 模式下，仅 Always ON 和 Retention 电源域处于活动状态。在该模式下，Storage 模式中的 Buffer 和 Memory Table 数据不会被复位，并且在 All ON 与 RETENTION 模式之间切换时保持不变。而在切换到 SLEEP 模式时，这些数据在每次切换后都会被复位。

从 SLEEP 切换到 RETENTION 电源模式的过程如下：先切换到 All ON 模式，将数据从 NVM 加载到 RAM，然后再切换到 RETENTION 模式。所有涉及 Memory Table 或 Data Buffer 的操作必须在进入 SLEEP 或 RETENTION 模式前至少 5 μ s 完成。下表给出了 Power Controller 矩阵输出配置、电源域状态、功耗以及从 SLEEP 和 RETENTION 模式切换到 All ON 模式的延迟时间。



电源模式	矩阵输入配置		电源域状态			ADC (in Analog)		功耗	模式切换延迟
	SLP	RET	Always ON	Retention	Sleep	CV _{DD}	AV _{DDIO} , AV _{DD} , V _{REF}		
All ON	0	X	ON	ON	ON	ON	ON/OFF	30.36 μ A at VDD = 2.5 V	RETENTION to All ON 0.41 ms SLEEP to All ON 1.37 ms
RETENTION	1	1	ON	ON	OFF	ON	OFF	4.75 μ A at VDD = 2.5 V	--
SLEEP	1	0	ON	OFF	OFF	OFF	OFF	0.50 μ A at VDD = 2.5 V	--

电源模式、电源域状态、功耗和模式切换延迟

在器件启动以及从 SLEEP 或 RETENTION 模式切换到 All ON 模式时，Memory Table 数据可以从 NVM 加载到 RAM，或选择跳过加载。该行为由 Skip NVM Load 内存设置控制：

- No Skip: 在器件启动以及从 SLEEP 或 RETENTION 模式切换到 All ON 模式时，Memory Table 数据会从 NVM 加载到 RAM
- Skip: 跳过 Memory Table 数据加载。如果设计中未使用 Memory Table 宏单元，则必须选择 Skip 选项。




应用：使用 Memory Table 实现波形发生器

该应用演示了如何使用 SLG47011 生成正弦波信号。




所需元器件

- SLG47011V



GreenPAK 设计图



设计步骤

1. 添加并配置 DAC（技巧：数模转换器）。
2. 添加 **Memory Table**，并填入表示输出波形的代码。本示例使用的是正弦波，但你也可以根据需要自定义设计并生成任意波形信号。
3. 将 DAC 输入源连接到 **Memory Table**。
4. 添加并配置 **Memory Control Counter**，并通过选择合适的 **Address source select** 选项将其连接到 **Memory Table**。

技巧：ADC 校准流程

ADC 中有两种偏移校准类型：


内部偏移校准（Internal Offset Calibration），属于 SAR ADC 的固有校准；

系统偏移校准（System Offset Calibration），专为客户设计，用于简化某些差分模式测量。

内部校准用于测量 ADC 的偏移量，然后从 ADC 转换数据中减去该偏移值。ADC 的内部校准会在器件上电后以及从 SLEEP 模式切换到 All ON 模式后自动启动。内部偏移校准过程需要 6415 个 ADC 时钟周期，在用户设计中需要考虑这一点。在设计中，ADC 应与 ADC Conversion Start 的延时（DLY）配合使用，以确保内部校准完成。该延时时间需要根据 ADC 时钟频率进行计算。

系统偏移校准会考虑整个信号路径，包括外部信号源、内部输入多路复用器（MUX）和 PGA。要启动系统偏移校准，外部设备或传感器必须处于零信号状态，并将 ADC Start Calibration 信号置位。

对于通道 0、1 和通道 2、3，有两种配置选项，用于选择要进行校准的差分 GPIO 端口对，以及在运行过程中需要进行偏移修正的差分通道。系统偏移校准通过 Start Calibration 输入的上升沿启动。在转换运行期间，ADC Start Calibration 信号会被屏蔽。同样，在系统校准运行期间，输入的 ADC Conversion Start 信号将被忽略。当系统偏移校准完成后，系统偏移校准值会被存储，并且 ADC 内部偏移校准值将从 ADC 转换数据中减去。下图展示了使用系统偏移校准的设计示例。



使用系统偏移校准的设计示例

在 ADC 工作或处于校准模式时，不应更改 ADC 配置寄存器。如果 ADC 与 PGA 配合使用，则在 PGA 上电后，ADC 应等待 PGA 信号稳定。


如果选择 PGA 差分模式，所有测量都将基于 $V_{REF}/2$ 电压进行采样。ADC 的零输出码也位于其码值范围的一半。系统偏移校准结果等于校准启动后的 ADC 数据减去中间码值（Midscale value）。

例如，如果在 10 位分辨率下测得的零刻度输出码为 500，则偏移码为 $500 - 512 = -12$ 。该值将从 ADC 原始数据中减去（ADC raw data - (-12)，即在 ADC 原始数据上加 12）。校准寄存器可用于从每个 ADC 采样值中减去所需的偏移量。

该应用演示了如何使用SLG47011 通过Memory Table 和Width Converter 生成逻辑模式。



- SLG47011

[illegible]

1. 添加并配置 **Width Converter**。
2. 添加 **MF2** 模块并将其配置为频率发生器，然后将 **CNT2/DLY2** 的输出连接到 **Width Converter** 的 Clk IN 输入。
3. 添加 Memory Table，并填入表示输出逻辑模式的代码。
4. 将 **Width Converter** 的输入源连接到 Memory Table。
5. 添加并配置 **Memory Control Counter**，并通过选择合适的 Address source select 选项将其连接到 Memory Table。

应用：使用 MathCore 进行信号调制（PWM）




在该应用中，SLG47011 被配置为一个具有平滑占空比变化的 PWM 调制示例。



所需元器件

- SLG47011

GreenPAK 设计图



设计步骤

- 在 **Memory Table** 中配置所需的信号波形。
- 设置 **Memory Control Counter** 的上限值。
- 根据所需的调制设置 **CNT2/DLY2** 的计数数据。
- 根据所需的占空比设置 **FSM1** 的计数数据。
- 按照技巧：多通道 DCMP 配置 Multichannel DCMP。

应用：使用 MathCore 进行信号调制




在该应用中，SLG47011 被配置为一个具有平滑幅度变化的正弦波调制示例。



所需元器件

- SLG47011

GreenPAK 设计图



设计步骤

1. 在 **Memory Table** 中配置波形形状。
2. 设置 **Memory Control Counter** 的上限值。
3. 根据所需的调制设置 **DLY2** 的计数数据。
4. 按照技巧：[Math Core 使用方法](#) 配置 **MathCore**。
5. 配置 **DAC**：1) 选择 **MathCore** 作为输入源。2) 将 **Math selection** 设置为：Math OUT [11:0]。

由于 **Math Core** 的输出为 16 位，而 **DAC** 输入为 12 位，因此需要使用 **Math selection** 进行匹配。Math OUT [11:0] 仅使用 **Math Core** 输出的前 12 位，而其余位 [12:15] 将被忽略。


应用：直流功率测量

在该应用中，SLG47011 被配置为一个直流功率测量的示例。




所需元器件

- SLG47011



GreenPAK 设计图



设计步骤

1. 使用[应用：ADC 开/关功能](#) 打开 ADC。
2. 设置 PGA：
第 1 通道：单端模式，用于电压测量。
第 2 通道：差分模式（5a Vref/2 偏置）用于电流测量。同时需要选择合适的增益，使放大后的电压范围在 $\pm 0.810V$ 以内。
3. 按照[应用：带有数据缓冲表的 4 通道 ADC 测量](#) 设置 ADC。
4. 按照[技巧：使用 Data Buffer](#) 设置 Data Buffer。
5. 将 Math Core 设置为 Subtractor $\rightarrow$ Multiplier。

由于在差分模式下，ADC 存在一个等于 $V_{ref}/2$ 的固定偏移（在数字格式中对应 8192），为了获得实际测量的电流值，需要先从第二通道的数据中减去 8192 的偏移值。之后，Math Core 将电压值与电流值相乘。由于最大电流值（8192）与最大电压值（16384）相乘后得到的结果会超过 16 位，为了能够正确地将数据存储到 Buffer 中，需要将结果右移 12 位（相当于除以 2^{12} ）。

得到的功率值可以通过以下公式进行转换:

$$P = X * 4096 * \frac{1.62 * 0.81 * Gain}{16384 * 8192}$$

X = Buffer 1 的数值


应用：带有数据缓冲表的 4 通道 ADC 测量

该应用演示了如何配置 SLG47011，使其结合 Data Buffer 实现 4 通道 ADC 测量。




所需元器件

- SLG47011




GreenPAK 设计图



设计步骤

- 添加并配置 ADC (技巧：ADC 通道间延时; ADC 校准流程)、PGA (技巧：PGA 不同模式)以及 CNT2/DLY2。
- 配置 Data Buffer0、1、2、3 (技巧：使用 Data Buffer)为移动平均（Moving Average），然后将所有 Data Buffer 连接到 ADC。
- 每个通道的测量电压值可以通过 I2C 从 Data Buffer 中读取。

每个 Data Buffer 具有 16 位输入和输出数据总线，字长为 16 位。然而 ADC 的输出分辨率可以不同：8、10、12 或 14 位。为了进行数据对齐，ADC 提供两种选项：LSB 对齐或 MSB 对齐。当选择 LSB 对齐时，数据会写入缓冲区字的前 8、10、12 或 14 位。如果选择 MSB 对齐，则数据从位 D6、D4、D2 或 D0 开始写入，具体取决于分辨率。下面给出了将 10 位字写入 Data Buffer 的示例。



10 位 ADC 分辨率下向缓冲区写入一个字的示例


应用：模拟到并行转换器

在该应用中，SLG47011 被配置为一个10 位ADC 到并行转换器的示例。




所需元器件

- SLG47011



GreenPAK 设计图




设计步骤

- 参考应用：ADC 开/关功能 为ADC 上电。
- 在ADC 的数据对齐（Data alignment）中设置为LSB 对齐，并在Memory Table 中设置Memory truncate。
- 配置Memory Table，使其复制来自ADC 的数据。
- 将Width Converter 设置为12 → 12 模式。对于10 位模拟到并行转换，仅使用12 个输出中的10 个。

技巧：Math Core 使用方法


该技术适用于包含 Math Core 的 GreenPAK 器件，例如 SLG47011。Math Core 可以执行四种数学运算：加法、减法、乘法、除法（循环移位），以及这些运算的组合。

数学运算
共有四种基本模式：



- 乘法模式 ($\text{Math_OUT} = K \times X$)
- 加/减模式 ($\text{Math_OUT} = A + B$ 或 $\text{Math_OUT} = A - B$)
- 乘法 + 加/减模式 ($\text{Math_OUT} = K \times X + B$ 或 $\text{Math_OUT} = K \times X - B$)
- 加/减 + 乘法模式 ($\text{Math_OUT} = (A + B) \times K$ 或 $\text{Math_OUT} = (A - B) \times K$)

1. 在乘法模式中，输出由 Multiplier/Shifter 单元的“K”和“X”输入值相乘得到。由于两个 16 位数相乘会产生 32 位结果，因此需要进行循环移位操作，将结果转换为与数据总线宽度兼容的 16 位数值。
2. 在加/减模式中，输出由 Adder/Subtractor 单元的“A”和“B”输入值的和或差得到。
3. 在乘法 + 加/减模式中，运算分两个阶段进行。首先对 Multiplier/Shifter 的“K”和“X”输入值进行乘法运算，然后在第二阶段，将 Multiplier/Shifter 的输出结果（F_out）传递到 Adder/Subtractor 单元的“A”输入，并与“B”输入的值进行加法或减法运算。在该模式下，Multiplier/Shifter 的输出（F_out）会自动作为 Adder/Subtractor 单元“A”输入的来源。
4. 在加/减 + 乘法模式中，同样分为两个阶段。首先计算 Adder/Subtractor 单元“A”和“B”输入值的和或差，然后将得到的结果（Y_out）输入到 Multiplier 的“X”输入端，并与“K”输入的值相乘。在该模式下，Adder/Subtractor 单元的输出（Y_out）会自动作为 Multiplier/Shifter 单元输入的来源。



如果任何运算结果超过最大 16 位数值（0xFFFF），输出值将被设置为 0xFFFF。MathCore 不支持负数运算。如果输入“A”的值小于输入“B”的值（即减法结果小于 0），输出值将为 0x0000。

应用：频率倍频器



在该应用中，SLG47011 被配置为一个具有多种变化形式的频率倍频器示例。



所需元器件

- SLG47011

GreenPAK 设计图



设计步骤

- 将 Memory Table 设置为复制来自 Math Core 的数据（例如 Math Core 输出 = 399，则 Memory Table 输出 = 399）。
Data Buffer 1 用于将 Math Core 的结果转换为 Memory Table 的地址。
 - 从 Memory Table 设置 CNT9/DLY9 的计数数据。
 - 使用 Data Buffer 0 设置 CNT11/DLY11。
Data Buffer 0 用于将 CNT11/DLY11 的计数数据传输到 Math Core 的输入。
 - 按照技巧：Math Core 使用方法 配置 Math Core。
- CNT11/DLY11 用于测量输入频率，然后 Math Core 对获得的数据进行数学处理。为了实现频率倍增，使用右移（Right Shift）操作；为了实现频率除法，使用乘法操作。

例如，要实现频率加倍，需要设置 Right Shift = 1（相当于除以 2）。

因此，如果 CNT11/DLY11 的计数值为 240，经过 Math Core 处理后将得到 120，并将该值写入 CNT9/DLY9。这样，输出频率将变为原来的两倍。


应用：算术运算 $f(x)=kx+b$

本应用程序介绍了在 SLG47011V 上实现的电压监测系统的设计与仿真。该设计可以测量输入电压，通过 ADC 将其转换为数字值，并对结果进行数学运算 ($K \times X + B$)。


↓ 设计文件

所需元器件

- SLG47011
- 无需其他元件



GreenPAK 设计图



设计步骤

- 配置 PGA 模块，对输入电压信号 (V_{in}) 进行缓冲，以便后续处理（有关 PGA 设置的更详细信息，请参阅[技巧：PGA 不同模式](#)）。
- 将缓冲后的信号连接到 ADC 模块，并将其配置为单端模式、12 位分辨率运行。
- 使用内部振荡器使能 ADC 时钟源，并配置采样时间，以确保在不同采样速率下都能获得稳定且准确的转换结果。
- 配置 Math Core，实现数学运算 $Result = K \times X + B$ （参见[技巧：Math Core 使用方法](#)）。
- 在 Math Core 设置中，将乘法系数 (K) 设置为 3，将偏移量 (B) 设置为 100。
- 添加 Data Buffer 模块，用于存储来自 Math Core 的处理结果（参见[技巧：使用 Data Buffer](#)）。将一个 GPIO 引脚（例如 PIN 6）配置为数字输出，用于指示缓冲区何时准备好处理下一个数据。


应用：存储模式下带有 Memory Table 的 ADC

该项目在 *GreenPAK Designer* 中实现，演示了 ADC（模数转换器）与存储模式 Memory Table 的使用。主要目标是将输入的模拟信号数字化，将数值存储在 Memory Table 中，并通过输出总线显示结果。




所需元器件

- SLG47011
- 无需其他元件



GreenPAK 设计图



设计步骤

1. 设置模拟输入信号。设置输入电压范围并定义 ADC 转换的采样速率。有关外部电源开/关控制，请参阅 [应用：ADC 开/关功能](#)。
2. 将 PGA 设置为模式 6（详见 [技巧：PGA 不同模式](#)）。
3. 配置 ADC 数值存储到 Memory Table 中，使用 Storage Mode 的 Memory Table 存储数字化后的数据。
4. 使用 I2C 读取存储的数值，并实现一个数据就绪引脚（PIN 14），用于指示何时有新数据可用。

注意：

ADC 会持续采样信号，直到 Conversion Start 输入变为低电平。当 Conversion Start 输入从高电平变为低电平后，ADC 会完成当前采样序列，然后停止（只有当整个已配置大小的 Memory Table 被 ADC 采样数据填满后，采样过程才会停止）。ADC 具有 Data Ready 输出，当 ADC 空闲时为高电平，在转换过程中为低电平，并且当 ADC 完成当前通道采样时会输出一个高电平脉冲。在连续转换模式下，ADC Data Ready 脉冲宽度至少为一个 ADC 时钟周期。

技巧：多通道 DCMP

SLG47011 器件提供一个 16 位多通道数字比较器 (DCMP)，可对最多四个输入通道进行周期性比较。这些比较结果可以锁存到四个独立的输出通道。DCMP 支持两种工作模式，并可配置输入源选择、迟滞控制和同步选项。

输入通道和输入源

多通道 DCMP 的四个通道中的每一个都可以配置特定的正输入和负输入源。

四个正输入通道可选择的输入源包括：

- Memory Table 输出
- MathCore 输出
- Data Buffer 0-3 输出
- 来自寄存器的固定值（每个通道一个静态阈值）

可选择的负输入源包括：

- Data Buffer 0-3 输出
- 来自寄存器的固定值

迟滞模式

DCMP 允许为每个通道配置一个 16 位迟滞值。共有两种迟滞模式：

普通迟滞模式：

当启用时，多通道 DCMP 类似带迟滞的模拟比较器工作：

- 当 $In+ > (In- + \text{Hysteresis})$ 时，输出从低电平变为高电平；
- 当 $In+ \leq In-$ 时，输出从高电平变为低电平。

偏移叠加模式：

在该模式下， $In+$ 始终与 $(In- + \text{Hysteresis})$ 进行比较：

- 当 $In+ > (In- + \text{Hysteresis})$ 时，输出从低电平变为高电平；
- 当 $In+ \leq (In- + \text{Hysteresis})$ 时，输出从高电平变为低电平。

用户还可以选择“等于 (=)”作为 DCMP 输出条件，而不是“大于 (>)”。该选项对每个通道分别设置。该功能仅在偏移叠加模式下可用，其定义如下：

- 当 $In+ = (In- + \text{Hysteresis})$ 时，输出为高电平；
- 当 $In+ < (In- + \text{Hysteresis})$ 或 $In+ > (In- + \text{Hysteresis})$ 时，输出为低电平。

DCMP 工作模式

DCMP 提供多种工作模式以控制比较方式：

- 连续模式：

在接收到 Enable 信号后，DCMP 持续对输入数据进行比较。当 Enable 信号释放时停止比较。


- 序列转换模式（由 Enable 信号触发）：

当 Enable 信号从低电平变为高电平时，按通道顺序进行比较。重新施加 Enable 信号可以启动新的比较。

- 序列转换模式（由 Buffer Ready 信号触发）：

当 Buffer Ready 信号（或 Memory Table Data Ready）从低电平变为高电平时，DCMP 执行比较。当涉及来自 ADC 或存储缓冲区的数据时，此模式非常有用。

DCMP 可以通过 Reset 输入进行复位，这将清除输出通道 (OUT0 - OUT3) 和 Data Ready 输出，终止任何正在进行的比较，并将 DCMP 恢复到初始状态。




技巧：SLG47011 中通过 SPI 读取/写入数据

SLG47011 中的 SPI（串行外设接口）为 GreenPAK 器件与外部微控制器或外设之间提供高速通信接口。它支持读和写操作，可实现控制、监测和配置任务的数据传输。

SPI 接口和工作条件

SLG47011 中的 SPI 宏单元工作在从机模式，并使用以下信号：


- nCS（Chip Select）—— 当拉低时启用 SPI 通信。
- CLK（时钟）—— 用于同步数据传输。
- MOSI（Master Out Slave In）—— 从主机发送数据到 SLG47011。
- MISO（Master In Slave Out）—— 从 SLG47011 发送数据到主机



SPI 时钟极性与相位（CPOL、CPHA）

SLG47011 支持 4 种 SPI 模式，这些模式由 CPOL（时钟极性）和 CPHA（时钟相位）决定：


CPOL	CPHA	空闲状态下的时钟极性	数据采样沿	数据移出沿
0	0	逻辑低	上升沿（LOW → HIGH）	下降沿（HIGH → LOW）
0	1	逻辑低	下降沿（HIGH → LOW）	上升沿（LOW → HIGH）
1	0	逻辑高	下降沿（HIGH → LOW）	上升沿（LOW → HIGH）
1	1	逻辑高	上升沿（LOW → HIGH）	下降沿（HIGH → LOW）



CPHA = “0” 表示在前导（第一个）时钟沿进行采样，而 CPHA = “1” 表示在后随（第二个）时钟沿进行采样，无论该时钟沿是上升沿还是下降沿。

请注意，当 CPHA = “0” 时，数据必须在第一个时钟周期到来之前提前半个周期保持稳定。

要向 SPI 从设备的寄存器写入数据时，首先发送写位，然后发送寄存器地址（0xA202），最后发送数据（MSB）。



要读取 SPI 从设备的寄存器时，首先发送读位，然后发送寄存器地址（0x2202）。当 MISO 连接后，从设备会返回该寄存器的内容。在上述示例中，寄存器长度为 8 位，因此从设备会向主机返回 8 位数据。

使用之前，务必查阅器件的数据手册。

注意： SPI 写命令存在不同，因此在


技巧：PGA 不同模式

该技术适用于具有可编程增益放大器（PGA）的 GreenPAK 器件，包括 SLG47011。PGA 在信号被 ADC 转换之前对微弱模拟信号进行放大，并提供增益选择和输入配置的灵活性。

PGA 模式概述

SLG47011 中的 PGA 支持多种模式，使用户能够根据不同信号类型和放大需求进行配置。这些模式包括：

1. 单端模式（Single-Ended Mode）——PGA 放大相对于地的信号，适用于直接电压测量。
2. 差分模式（Differential Mode）——PGA 放大两个输入信号之间的电压差，从而降低共模噪声。
3. 伪差分模式（Pseudo-Differential Mode）——类似差分模式，但其中一个输入在内部固定为参考电压。



选择合适的模式

- 模式 1a、1b —— 适用于信号幅度较高的信号源，或采样频率较低且精度要求不高的应用；
- 模式 2（单端模式）—— 当需要高输入阻抗 PGA（HiZ）且精度要求不严格时适用；
- 模式 3（差分模式）—— 推荐用于差分信号，具有很小偏移和高输入阻抗。适用于噪声环境或需要良好共模抑制的传感器应用；
- 模式 4（伪差分模式）—— 具有扩展共模电压范围的伪差分模式。可替代模式 2 以提高精度并增强抗噪能力；
- 模式 5a、5b —— 具有低输入阻抗并以 VREF/2 为参考电压的差分放大器；
 - 模式 5a —— 单端输出；
 - 模式 5b —— 差分输出；
- 模式 6（缓冲模式）—— SAR ADC 的基本推荐模式，可对信号源提供很小负载。


通过选择合适的模式，用户可以在应用中优化信号完整性和 ADC 转换精度

技巧：使用 Data Buffer

适用于 SLG47011 等 GreenPAK 器件，Data Buffer 用于临时存储 ADC 读数或其他数据，以便进行处理、平均和数据传输。

Data Buffer 功能

SLG47011 包含四个独立的 8 字（16 位）数据缓冲区，并支持三种模式：



1. 存储模式（Storage Mode）


存储模式基于 FIFO（先进先出）原理，新数据会覆盖最旧的数据。

- 可以将多个 Buffer 串联（daisy-chain）以将存储容量从 8 字扩展到 32 字，适用于需要更大数据窗口的应用；
- 在 daisy-chain 配置中，Data Buffer0 的输出连接到 Data Buffer1 的输入，并通过内部连接实现无缝数据传输；
- 一个 Buffer 的 LOAD 信号可以直接由前一个 Buffer 的 READY 信号触发，从而绕过连接矩阵，提高效率。

2. 移动平均模式（Moving Average Mode）

移动平均模式通过计算最近 N 个采样的平均值来平滑信号变化。

- 每添加一个新样本，平均值会动态更新；
- 通过串联四个 Data Buffer，最多可以对等效 4096 个样本进行平均；
- 在 daisy-chain 结构中，下一个 Buffer 的 LOAD 信号每隔 X 个时钟周期触发一次，其中 X 为前一个 Buffer 的长度。



Daisy Chain for Averaging 4096 Equivalent Samples

3. 过采样模式（Oversampling Mode）

过采样模式通过累加多个样本并取平均来提高 ADC 分辨率。

- 14 位 ADC 通过 Oversampling Mode 可以达到 15 位分辨率，两个串联 Buffer 可进一步提高到 16 位分辨率，即每增加一个 Data Buffer，分辨率增加 1 位；
- 适用于 4 字或 8 字缓冲长度：
 - 4 字 Buffer：累加 4 个样本后除以 2；
 - 8 字 Buffer：累加 8 个样本后除以 4；
- 与其他模式一样，支持 daisy-chain，无需通过连接矩阵进行额外布线即可实现数据流连接。

配置与优化

- 由寄存器驱动，新数据写入为新的采样值；
- 可通过 SPI/I2C 读取数据；溢出会产生中断或停止；
- 可根据需要选择不同模式：噪声滤波、更高分辨率或原始数据记录。

合理使用 Data Buffer 可以提高信号稳定性、降低噪声并改善数据采集效果。

应用：ADC 开/关功能



确保 SLG47011 器件中的模数转换器 (ADC) 具有正确的上电、初始化和关断时序，对于实现稳定运行、可靠采样以及最小测量误差至关重要。本应用笔记提供了一种结构化实现方法，用于高效管理 ADC 的电源时序。



所需元器件

- SLG47011

GreenPAK 设计图



设计步骤

- 将 PWR UP 输入信号连接到引脚 6，将 Vin 连接到引脚 7。
- 使用 CNT5/DLY5、CNT6/DLY6、CNT7/DLY7 设置 ADC 转换延时。
- 使用 CNT5/DLY5、CNT7/DLY7 设置 ADC 开启延时。
- 使用 CNT7/DLY7 设置 ADC 关闭延时。
- 将 Data Buffer 配置为移动平均模式（详见[技巧：使用 Data Buffer](#)）。
- 将 PGA 配置为模式 6：带有 Single-Ended 输入的缓冲模式（详见[技巧：PGA 不同模式](#)）。

计算部分

- $CNT5 / DLY5 = \frac{ADC_{clocks}}{F_{base}} + t_{V_{ref}} + t_{delay_{min}}$
- $CNT6 / DLY6 = t_{V_{ref}} + t_{SC}$
- $CNT7 / DLY7 = n_{cycles} \cdot t_{ADC_{clock}} = n_{CH} \cdot n_{sample \text{ per } CH} \cdot t_{ADC_{clock}}$

其中

$ADC_{clocks} = 6415$; $F_{base} = 20MHz$ - 所选时钟源（Oscillator1 或矩阵输出时钟）的基频； $t_{V_{ref}} = 60\mu s$ - Vref 上电时间； $t_{delay_{min}} = 20\mu s$ - 最小延时； t_{SC} - 系统校准时间（参见第 11.3 节 ADC 偏移校准）； n_{cycles} - 关闭或进入省电模式所需的周期数； $n_{CH} = 1 \dots 4$ - 有效通道数量； $n_{sample \text{ per } CH} = 1 / 2 / 4 / 8$ - 每个通道的采样次数； $t_{ADC_{clock}}$ - 单个 ADC 时钟采样周期时间

注意：上述计算表示最小所需延迟值。在该设计中，这些数值被放大了 2.5 倍以确保性能。


技巧：ADC 通道间延时

该技术适用于SLG47011。该器件中的ADC可以按顺序对多个通道进行采样，但为了确保采样精度，在通道切换之间通常需要设置延时。

用于精确采样的稳定延时

在通道切换时，由于残余电荷效应以及可编程增益放大器（PGA）的增益稳定过程，输入信号需要一定时间才能稳定。为了解决这个问题，SLG47011提供了通道间延时功能，用于控制通道切换之间的延时。

默认情况下，该延时设置为7个ADC时钟周期（当寄存器值为0时），但可以扩展到最多65535个周期，以提供更长的稳定时间。



ADC 通道间延时设置

配置通道间延时

延时数值定义了开始下一个通道转换之前需要等待的ADC时钟周期数。较大的延时值可以提高信号稳定性，但会降低整体采样速率。

最佳延时取决于以下因素：

- PGA 的增益设置（增益越高，可能需要更长的稳定时间，详见技巧：PGA 不同模式）。
- 信号源的阻抗会影响稳定时间，阻抗越高，稳定时间越长。
- 所需的ADC转换精度。

要调整延时，可通过器件配置接口将所需的延时数值写入通道间延时。这样可以确保在进行下一次转换之前，每个通道都有足够的稳定时间，从而提高测量精度。

历史版本

版本	日期	描述
1.40	2026.5.15	在章节中加入了“设计文件”链接 更新： GreenPAK 简介 使用本手册构建你的设计
1.30	2025.12.16	第 2 章 时序逻辑 新增： 高级电压监控电源时序控制器 第九章 高级模拟功能 更新： 应用：采用 OpAmp 可调有源滤波器 应用：可调反相 OpAmp 应用：可调同相 OpAmp 应用：仪表放大器 应用：使用运放创建电压跟随器 应用：使用运放和 N 沟道 FET 创建电流阱(Current Sink) 应用：自动校准 应用：使用运放和 P 沟道 FET 创建电流源 应用：使用运算放大器的稳压器 技巧：带数字变阻器的斩波比较器 应用：取样保持电路
1.20	2025.6.30	第 1 章: 基本功能模块 更新： 技巧：更改 I2C 地址 第 7 章:电源管理 新增： 技巧：远端检测功能 技巧：LDO 详解 技巧：延时宏单元 技巧：Crash Sequence 模块 技巧：GPIO 功能 技巧：保护功能 技巧：电源时序控制器说明 技巧：SLG51002 HC_LDO 自动旁路模式说明 技巧：SLG51002、SLG51003 I2C Control Code 选择 技巧：SLG5100x 器件中断请求（Device Interrupt Request）模块 应用：两组独立时序场景 应用: 用于 SLG51000C 的两路摄像头供电时序控制及两种工作场景 应用: SLG51002/3 在无需重新编程 OTP 的情况下进行 I2C 地址配置

版本	日期	描述
		第九章：高级模拟功能 新增： 应用：寻找输入电压的最大值 技巧：在 SLG47011 中使用电源控制器 应用：使用 Memory Table 实现波形发生器 技巧：ADC 校准流程 应用：使用 Memory Table 的信号发生器 应用：使用 MathCore 进行信号调制（PWM） 应用：使用 MathCore 进行信号调制 应用：直流功率测量 应用：带有数据缓冲表的 4 通道 ADC 测量 应用：模拟到并行转换器 技巧：Math Core 使用方法 应用：频率倍频器 应用：算术运算 $f(x)=kx+b$ 应用：存储模式下带有 Memory Table 的 ADC 技巧：多通道 DCMP 技巧：SLG47011 中通过 SPI 读取/写入数据 技巧：PGA 不同模式 技巧：使用 Data Buffer 应用：ADC 开/关功能 技巧：ADC 通道间延时
1.00	2019.9.17	初始版本

@2026 Renesas Electronics America Inc. (REA)。保留所有权利。所有商标均为其各自所有者的财产。REA 认为本文所载信息在提供时是准确的，但对于该等信息的质量或使用不承担任何风险。所有信息均按“现状” (as-is) 提供，不附带任何形式的保证，无论是明示、默示、法定保证，还是因交易过程、使用方式或贸易惯例而产生的保证，包括但不限于对适销性、特定用途适用性或不侵权的任何保证。对于因使用或依赖本文所载信息而产生的任何直接、间接、特殊、后果性、附带性或其他任何损害，即使 REA 已被告知可能发生此类损害，REA 亦不承担任何责任。REA 保留在不另行通知的情况下停止生产产品，或更改其产品的设计、规格以及本文所载其他信息的权利。所有内容均受中国、美国及国际版权法保护。除本文明确允许的情况外，未经 Renesas Electronics America Inc. 事先书面许可，不得以任何形式或任何方式复制本材料的任何部分。访问者或用户不得出于任何公共或商业目的，对本材料的任何内容进行修改、分发、出版、传播或创作衍生作品。