

RA2L1 グループ

ルネサスマイクロコントローラ

R01DS0385JJ0160 Rev.1.60 Nov 12, 2025

超低消費電力 48 MHz Arm® Cortex®-M23 コア、最大 256 KB のコードフラッシュメモリ、32 KB の SRAM、静電容量式セン シングユニット (CTSU2)、12 ビット A/D コンバータ、12 ビット D/A コンバータ、セキュリティ&セーフティ機能

特長

- Arm Cortex-M23 コア
 - Armv8-M アーキテクチャ
 - 最高動作周波数: 48 MHz
 - Arm メモリプロテクションユニット (Arm MPU) (8 領域)
 - デバッグ&トレース: DWT、FPB、CoreSight™ MTB-M23
 - CoreSight デバッグポート: SW-DP

■メモリ

- 最大 256 KB のコードフラッシュメモリ
- 8 KB のデータフラッシュメモリ (100,000 回のプログラム/ イレース (P/E) サイクル)
- 32 KB Ø ŠRÁM
- メモリプロテクションユニット
- 128 ビットのユニーク ID

■ コネクティビティ

- シリアルコミュニケーションインタフェース (SCI)×5 調歩同期式インタフェース

 - 8 ビットクロック同期式インタフェース
 - 簡易 IIC

 - 簡易 SPI
- スマートカードインタフェース
- シリアルペリフェラルインタフェース (SPI) × 2
- I²C バスインタフェース (IIC) × 2
- CAN モジュール (CAN)

■ アナログ

- 12 ビット A/D コンバータ (ADC12)
- 12 ビット D/A コンバータ (DAC12)低消費電力アナログコンパレータ (ACMPLP) ×2
- 温度センサ (TSN)

■タイマ

- 32 ビット汎用 PWM タイマ (GPT32)×4
 16 ビット汎用 PWM タイマ (GPT16)×6
 低消費電力非同期汎用タイマ (AGT)×2
 ウォッチドッグタイマ (WDT)

■ セーフティ

- ECC 搭載の SRAM
- SRAM のパリティエラー検査フラッシュ領域の保護
- ADC 自己診断機能
- クロック周波数精度測定回路 (CAC)
- 巡回冗長検査 (CRC) 演算器
- 巡回几長検宜(CKC) (展昇命
 データ演算回路 (DOC)
 GPT 用のポートアウトプットイネーブル (POEG)
 独立ウォッチドッグタイマ (IWDT)
 GPIO リードバックレベル検出
 レジスタライトプロテクション
 メインクロック発振器停止検出
 不正メモリアクセス

■ セキュリティおよび暗号化

- AES128/256
- 真性乱数生成器 (TRNG)

■ システムおよびパワーマネジメント

- 低消費電力モード

- 低相質电/リエート
 スイッチングレギュレータ
 リアルタイムクロック (RTC)
 イベントリンクコントローラ (ELC)
 データトランスファコントローラ (DTC)
- ◆ キー割り込み機能 (KINT)
- パワーオンリセット
- 低電圧検出機能 (LVD) の設定可能

■ ヒューマンマシーンインタフェース (HMI)

● 静電容量式センシングユニット (CTSU2)

■ マルチクロックソース

- メインクロック発振器 (MOSC) (1~20 MHz)
- サインクロック発振器 (MOSC) (1~20 MHz)
 サブクロック発振器 (SOSC) (32.768 kHz)
 高速オンチップオシレータ (HOCO) (24/32/48/64 MHz)
 中速オンチップオシレータ (MOCO) (8 MHz)
 低速オンチップオシレータ (LOCO) (32.768 kHz)
 HOCO/MOCO/LOCO に対するクロックトリム機能
 IWDT専用オンチップオシレータ (15 kHz)

- クロックアウトのサポート

■ 最大 85 本の汎用入出カポート内蔵

5 V トレランス、オープンドレイン、入力プルアップ

■ 動作電圧

• VCC: 1.6~5.5 V

■ 動作温度およびパッケージ

- Ta = -40 °C ~+85 °C
- 100 ピン LQFP (14 mm × 14 mm, 0.5 mm ピッチ)
- 80 ピン LQFP (12 mm × 12 mm, 0.5 mm ピッチ)
- 64 ピン LQFP (10 mm × 10 mm, 0.5 mm ピッチ) 48 ピン LQFP (7 mm × 7 mm, 0.50 mm ピッチ)
- 48 ピン HWQFN (7 mm × 7 mm, 0.50 mm ピッチ)
- Ta = -40 °C ~+105 °C 100 ピン LQFP (14 mm × 14 mm, 0.5 mm ピッチ)
- 80 ピン LQFP (12 mm × 12 mm, 0.5 mm ピッチ)
- 64 ピン LQFP (10 mm × 10 mm, 0.5 mm ピッチ)
- 48 ピン LQFP (7 mm×7 mm, 0.50 mm ピッチ) - 48 ピン HWQFN (7 mm×7 mm, 0.50 mm ピッチ)

1. 概要

MCUは、さまざまなシリーズのソフトウェアおよび端子と互換性のある Arm®ベースの 32 ビットコアを統合しています。同じ一連のルネサス周辺デバイスを共有することで、設計の拡張性が高まります。

本 MCU は高効率な Arm Cortex®-M23 32 ビットコアを内蔵しており、特にコスト重視かつ低消費電力のアプリケーションへの適合性が高いです。 本 MCU には以下の特長があります。

- 最大 256KB のコードフラッシュメモリ
- 32-KB SRAM
- 12 ビット A/D コンバータ (ADC12)
- 12 ビット D/A コンバータ (DAC12)
- セキュリティ機能

1.1 機能の概要

表 1.1 Arm コア

機能	機能の説明
Arm Cortex-M23 コア	 最高動作周波数: 48 MHz Arm Cortex-M23 コア: リビジョン: r1p0-00rel0 Armv8-M アーキテクチャプロファイル シングルサイクル整数乗算器 19 サイクル整数除算器 Arm メモリプロテクションユニット (Arm MPU):

表 1.2 メモリ

機能	機能の説明
コードフラッシュメモリ	最大 256 KB のコードフラッシュメモリ。
データフラッシュメモリ	8 KB のデータフラッシュメモリ。
オプション設定メモリ	オプション設定メモリはリセット後の MCU の状態を決めます。
SRAM	高速 SRAM を内蔵しています。(パリティビットまたは ECC)

表 1.3 システム (1/2)

機能	機能の説明
動作モード	2 種類の動作モード: ■ シングルチップモード ■ SCI ブートモード
リセット	本 MCU は、13 種類のリセットをサポートしています。
低電圧検出 (LVD)	低電圧検出モジュール (LVD) は、VCC 端子への入力電圧レベルを監視します。検出レベルはレジスタ設定で選択できます。LVD は、3 つの独立した電圧監視回路(LVD0、LVD1、LVD2)で構成され、LVD0、LVD1、LVD2 は VCC 端子への入力電圧レベルを監視します。LVD のレジスタを設定することにより、さまざまな電圧しきい値で VCC 端子への入力電圧の変動を監視できます。
クロック	 メインクロック発振器 (MOSC) サブクロック発振器 (SOSC) 高速オンチップオシレータ (HOCO) 中速オンチップオシレータ (MOCO) 低速オンチップオシレータ (LOCO) IWDT 専用オンチップオシレータ (IWDTLOCO) クロックアウトのサポート

表 1.3 システム (2/2)

機能	機能の説明
クロック周波数精度測定回路 (CAC)	クロック周波数精度測定回路 (CAC) は、測定の対象となるクロック (測定対象クロック) に対して、測定の基準となるクロック (測定基準クロック) で生成した時間内のクロックのパルスを数え、それが許容範囲内にあるか否かで精度を判定します。測定終了時、または測定基準クロックで生成した時間内のパルスの数が許容範囲内にない時、割り込み要求を発生します。
割り込みコントローラユニット (ICU)	割り込みコントローラユニット (ICU) は、ネスト型ベクタ割り込みコントローラ (NVIC)、および データトランスファコントローラ (DTC) モジュールにリンクされるイベント信号を制御します。 ICU はノンマスカブル割り込みも制御します。
キー割り込み機能 (KINT)	キー割り込み機能 (KINT) は、キー割り込み入力端子の立ち上がりエッジまたは立ち下がりエッジが検出されると、キー割り込みを生成します。
低消費電力モード	クロック分周器の設定、モジュールストップ設定、通常動作時の電力制御モード選択、低消費電力モードへの遷移など、さまざまな方法で消費電力を低減できます。
レジスタライトプロテクション	レジスタライトプロテクション機能は、ソフトウェアエラーによって重要なレジスタが書き換えられないように保護します。保護するレジスタは、プロテクトレジスタ (PRCR) で設定します。
メモリプロテクションユニット (MPU)	本 MCU は、4 つのメモリプロテクションユニットと、CPU スタックポインタモニタ機能を備えています。
ウォッチドッグタイマ (WDT)	ウォッチドッグタイマ (WDT) は 14 ビットのダウンカウンタです。システムが暴走すると WDT をリフレッシュできなくなるため、カウンタがアンダーフローした際に MCU をリセットするのに使用できます。さらに、WDT はノンマスカブル割り込み、アンダーフロー割り込み、またはウォッチドッグタイマリセットを発生させるためにも使用できます。
独立ウォッチドッグタイマ (IWDT)	独立ウォッチドッグタイマ (IWDT) は 14 ビットのダウンカウンタで、システム暴走時に MCU をリセットすることができます。 IWDT は、MCU をリセットする機能や、カウンタのアンダーフロー発生時に、割り込み/ノンマスカブル割り込みを発生させることが可能です。

表 1.4 イベントリンク

機能	機能の説明
	イベントリンクコントローラ (ELC) は、各周辺モジュールで発生するイベント要求をソース信号として使用し、それらのモジュールを別のモジュールと接続することによって、CPU を介さずにモジュール間の直接リンクを実現します。

表 1.5 ダイレクトメモリアクセス

機能	機能の説明
データトランスファコントローラ (DTC)	データトランスファコントローラ (DTC) は、割り込み要求によって起動するとデータ転送を行います。

表 1.6 タイマ

機能	機能の説明
汎用 PWM タイマ (GPT)	汎用 PWM タイマ (GPT) は、GPT32 ×4 チャネルの 32 ビットタイマおよび GPT16 ×6 チャネルの 16 ビットタイマにより構成されます。PWM 波形はアップカウンタ、ダウンカウンタ、またはその両方を制御することにより生成が可能です。さらに、ブラシレス DC モーター制御用のPWM 波形の生成が可能です。GPT は、汎用タイマとしても使用できます。
GPT 用のポートアウトプットイネーブル (POEG)	ポートアウトプットイネーブル (POEG) は、汎用 PWM タイマ (GPT) の出力端子を出力禁止状態にすることが可能です。
非同期汎用タイマ (AGT)	低消費電力非同期汎用タイマ (AGT) は、パルス出力、外部パルスの幅または周期の測定、および外部イベントのカウントに利用可能な 16 ビットのタイマです。このタイマは、リロードレジスタとダウンカウンタで構成されています。これらのリロードレジスタとダウンカウンタは、同一アドレスに配置され、AGT レジスタでアクセス可能です。
リアルタイムクロック (RTC)	RTC には、通常動作モードと低消費電力クロックモードの 2 種類の動作モードがあります。各動作モードで、RTC にはカレンダカウントモードとバイナリカウントモードの 2 種類のカウントモードがあります。これらはレジスタ設定の切り替えで使用できます。カレンダカウントモードは、2000 年から 2099 年の 100 年間のカレンダを保持し、うるう年の日付を自動補正します。バイナリカウントモードでは、秒をカウントし、その情報をシリアル値として保持します。バイナリカウントモードは、西暦以外のカレンダに利用可能です。

表 1.7 通信インタフェース

機能	機能の説明
シリアルコミュニケーションインタフェース (SCI)	 シリアルコミュニケーションインタフェース (SCI) × 5 チャネルには調歩同期式および同期式のシリアルインタフェースがあります。 ● 調歩同期式インタフェース (UART および調歩同期式通信インタフェースアダプタ (ACIA)) ● 8 ビットクロック同期式インタフェース ● 簡易 IIC (マスタのみ) ● 簡易 SPI ● スマートカードインタフェース スマートカードインタフェースは、電子信号と伝送プロトコルに関して ISO/IEC 7816-3 規格に準拠しています。SCIn (n = 0) は FIFO バッファを内蔵しており、連続した全二重通信が可能です。また、内蔵のボーレートジェネレータを用いて、データ転送速度の個別設定が可能です。
I ² C バスインターフェース (IIC)	I ² C バスインタフェース (IIC) は 2 チャネルあります。IIC は、NXP 社の I ² C バス (Inter-Integrated Circuit Bus) インタフェース方式に準拠しており、そのサブセット機能を備えています。
シリアルペリフェラルインタフェース (SPI)	シリアルペリフェラルインタフェース (SPI) には 2 つのチャネルがあります。SPI によって、複数のプロセッサや周辺デバイスとの高速な全二重同期式シリアル通信が可能です。
CAN (Controller Area Network) モジュール	CAN (Controller Area Network) モジュールは、電磁的にノイズの高いアプリケーション内で、メッセージベースのプロトコルを使用して複数のスレーブとマスタの間でデータを送信および受信します。このモジュールは、ISO 11898-1 (CAN 2.0A/CAN 2.0B) 規格に準拠し、最大 32 個のメールボックスに対応します。これらのメールボックスは、通常のメールボックスおよび FIFO モードで送信または受信用に設定できます。標準(11 ビット)と拡張(29 ビット)の両方のメッセージングフォーマットに対応しています。CAN モジュールには外付け CAN トランシーバが必要です。

表 1.8 アナログ

機能	機能の説明
12 ビット A/D コンバータ (ADC12)	逐次比較方式の 12 ビット A/D コンバータを内蔵しています。最大 19 チャネルのアナログ入力を選択できます。変換には、温度センサ出力および内部基準電圧を選択できます。
12 ビット D/A コンバータ (DAC12)	12 ビット D/A コンバータ (DAC12) を内蔵しています。
温度センサ (TSN)	デバイス動作の信頼性確保のため、内蔵されている温度センサ (TSN) でチップの温度を測定し、監視します。センサはチップの温度と正比例する電圧を出力します。チップ温度と出力電圧はほとんどリニアの関係にあります。出力された電圧は ADC12 で変換されてから、末端の応用機器で使用できます。
低消費電力アナログコンパレータ (ACMPLP)	低消費電力アナログコンパレータ (ACMPLP) は、基準入力電圧とアナログ入力電圧を比較します。ACMPLP0 と ACMPLP1 は、それぞれ独立しています。 基準入力電圧およびアナログ入力電圧の比較結果はソフトウェアで読み出すことができます。 比較結果は外部に出力することもできます。基準入力電圧は、CMPREFi (i = 0, 1) 端子への入力、または MCU の内部に生成された内部基準電圧 (Vref) から選択できます。 ACMPLP の応答速度は、動作開始前に設定可能です。高速モードを設定すると、応答遅延時間が短くなりますが、電流消費は増加します。低速モードを設定すると、応答遅延時間が長くなりますが、電流消費は低減します。

表 1.9 ヒューマンマシーンインタフェース

機能	機能の説明
静電容量式センシングユニット (CTSU2)	静電容量式センシングユニット (CTSU2) は、センサの静電容量を測定します。CTSU は、ソフトウェアで静電容量の変化を判定することによって、指がセンサに接触したことを検出します。通常、センサの電極表面は誘電体で覆われており、指が電極に直接接触することはありません。

表 1.10 データ処理

機能	機能の説明
巡回冗長検査 (CRC) 演算器	巡回冗長検査 (CRC: Cyclic Redundancy Check) は、CRC コードを生成してデータエラーを検出します。LSB ファーストまたは MSB ファーストでの通信用に、CRC 演算結果のビットオーダーを切り替えることができます。さらに、さまざまな CRC 生成多項式を使用できます。スヌープ機能により、特定のアドレスに対するアクセスを監視できます。この機能は、シリアル送信バッファへの書き込みとシリアル受信バッファからの読み出しを監視する場合など、特定のイベントで CRC コードの自動生成が必要となるアプリケーションで役立ちます。
データ演算回路 (DOC)	データ演算回路 (DOC) は、16 ビットのデータを比較、加算、または減算する機能です。選択した条件に一致する場合、割り込み要求が発生します。

表 1.11 I/O ポート

機能	機能説明
I/O ポート	 100 ピン LQFP 用 I/O ポート 入出力端子:82 入力端子:3 プルアップ抵抗:82 Nチャネルオープンドレイン出力:65 5Vトレランス:5 80 ピン LQFP 用 I/O ポート 入力端子:3 ブルアップ抵抗:66 Nチャネルオープンドレイン出力:51 5Vトレランス:5 64 ピン LQFP 用 I/O ポート 入力端子:3 プルアップ抵抗:50 Nチャネルオープンドレイン出力:37 5Vトレランス:5 48 ピン LQFP/HWQFN 用 I/O ポート 入出力端子:34 入力端子:3 プルアップ抵抗:34 N チャネルオープンドレイン出力:23 5Vトレランス:4 トレランス:4

1.2 ブロック図

図 1.1 に、本 MCU のスーパーセットのブロック図を示します。グループ内の個々のデバイスによっては、その機能のサブセットを持つ場合があります。




図 1.1 ブロック図

1.3 型名

図 1.2 に、メモリ容量およびパッケージタイプを含む製品の型名情報を示します。表 1.12 に、製品一覧表を示します。




図 1.2 型名の読み方

表 1.12 製品一覧

製品型名	パッケージコード	コードフラッ シュ	データフ ラッシュ	SRAM	動作周囲温度
R7FA2L1AB3CFP	PLQP0100KB-B	256 KB	8 KB	32 KB	-40∼+105°C
R7FA2L1AB3CFN	PLQP0080KB-B				
R7FA2L1AB3CFM	PLQP0064KB-C PLQP0064KL-A				
R7FA2L1AB3CFL	PLQP0048KB-B PLQP0048KL-A				
R7FA2L1AB3CNE	PWQN0048KC-A				
R7FA2L1AB2DFP	PLQP0100KB-B				-40∼+85°C
R7FA2L1AB2DFN	PLQP0080KB-B				
R7FA2L1AB2DFM	PLQP0064KB-C PLQP0064KL-A				
R7FA2L1AB2DFL	PLQP0048KB-B PLQP0048KL-A				
R7FA2L1AB2DNE	PWQN0048KC-A				
R7FA2L1A93CFP	PLQP0100KB-B	128 KB	8 KB	32 KB	-40∼+105°C
R7FA2L1A93CFN	PLQP0080KB-B				
R7FA2L1A93CFM	PLQP0064KB-C PLQP0064KL-A				
R7FA2L1A93CFL	PLQP0048KB-B PLQP0048KL-A				
R7FA2L1A93CNE	PWQN0048KC-A				
R7FA2L1A92DFP	PLQP0100KB-B				-40∼+85°C
R7FA2L1A92DFN	PLQP0080KB-B				
R7FA2L1A92DFM	PLQP0064KB-C PLQP0064KL-A				
R7FA2L1A92DFL	PLQP0048KB-B PLQP0048KL-A				
R7FA2L1A92DNE	PWQN0048KC-A				

1.4 機能の比較

表 1.13 機能の比較 (1/2)

型名		R7FA2L1A BxxFP	R7FA2L1A 9xxFP	R7FA2L1A BxxFN	R7FA2L1A 9xxFN	R7FA2L1A BxxFM	R7FA2L1A 9xxFM	R7FA2L1A BxxFL R7FA2L1A BxxNE	R7FA2L1A 9xxFL R7FA2L1A 9xxNE
端子総数		10	00	8	30	6	64	4	18
パッケージ		LQFP	LQFP	LQFP	LQFP	LQFP	LQFP	LQFP/QFN	LQFP/QFN
コードフラッシ	/ ュメモリ	256 KB	128 KB	256 KB	128 KB	256 KB	128 KB	256 KB	128 KB
データフラッシ	/ュメモリ				8	KB	•		
SRAM					32	KB			
	パリティ				16	KB			
	ECC				16	KB			
システム	CPU クロ ック				48	MHz			
	サブクロッ ク発振器				あ	, 6)			
	ICU				あ	, 1)			
	KINT				8				5
イベントコン トロール	ELC				あ	, IJ			
DMA	DTC				あ	, <i>l</i>)			
タイマ	GPT32					4			
	GPT16				6			;	3
	AGT					2			
	RTC				あ	, 6)			
	WDT/IWDT				あ	, 4)			
通信	SCI				,	5			
	IIC					2			
	SPI					2			
	CAN				あ	, 4)			
アナログ	ADC12	1	9	1	7	1	13		9
	DAC12					1			
	ACMPLP				;	2			
	TSN				あ	, <i>l</i>)			
НМІ	CTSU		3	32		3	30	20	
データ処理	CRC				あ	, b)			
	DOC				あ	, 4)			
セキュリティ	•				AES およ	: び TRNG			

表 1.13 機能の比較 (2/2)

型名		R7FA2L1A R7FA2L1A BxxFP 9xxFP		R7FA2L1A BxxFN			R7FA2L1A R7FA2L1A 9xxFM		R7FA2L1A 9xxFL R7FA2L1A 9xxNE	
I/O ポート	入出力端子	8	2	6	66	5	0	3	4	
	入力端子	;	3	;	3	;	3	3		
	プルアップ 抵抗	82		6	66	5	60	3	4	
	N チャネル オープンド レイン出力	6	5	5	51	3	7	2	3	
	5 V トレラ ンス	,	5	,	5	,	5	4	4	

1.5 端子機能

表 1.14 端子機能 (1/3)

機能	端子名	入出力	説明
電源	VCC	入力	電源端子。システムの電源に接続してください。この端子は 0.1μF のコンデンサを介して VSS に接続してください。コンデンサは端子近くに配置してください。
	VCL	入出力	この端子は、内部電源を安定化するための平滑コンデンサを介して VSS 端子に接続してください。コンデンサは端子近くに配置してく ださい。
	VSS	入力	グランド端子。システムの電源 (0 V) に接続してください。
	VCC_DCDC	入力	スイッチングレギュレータ電源端子
	VLO	入出力	スイッチングレギュレータ端子
	VSS_DCDC	入力	スイッチングレギュレータグラウンド端子システムの電源 (0 V) に接続してください。
クロック	XTAL	出力	水晶振動子用の接続端子。EXTAL 端子を通じて外部クロック信号の
	EXTAL	入力	▼ 入力が可能です。
	XCIN	入力	サブクロック発振器用の入出力端子。XCOUT と XCIN の間には、水
	XCOUT	出力	
	CLKOUT	出力	クロック出力端子
動作モードコントロール	MD	入力	動作モード設定用の端子。本端子の信号レベルは、リセット解除時 の動作モードの遷移中に変更しないでください。
システム制御	RES	入力	リセット信号入力端子。本端子が Low になると、MCU はリセット状態となります。
CAC	CACREF	入力	測定基準クロックの入力端子
オンチップデバッグ	SWDIO	入出力	シリアルワイヤデバッグデータの入出力端子
	SWCLK	入力	シリアルワイヤクロック端子
割り込み	NMI	入力	ノンマスカブル割り込み要求端子
	IRQ0~IRQ7	入力	マスカブル割り込み要求端子
GPT	GTETRGA, GTETRGB	入力	外部トリガ入力端子
	GTIOCnA (n = $0 \sim 9$), GTIOCnB (n = $0 \sim 9$)	入出力	インプットキャプチャ、アウトプットコンペア、または PWM 出力 端子
	GTIU	入力	ホールセンサ入力端子 U
	GTIV	入力	ホールセンサ入力端子 V
	GTIW	入力	ホールセンサ入力端子 W
	GTOUUP	出力	BLDC モータ制御用3相 PWM 出力(正相 U 相)
	GTOULO	出力	BLDC モータ制御 3 相 PWM 出力(逆相 U 相)
	GTOVUP	出力	BLDC モータ制御用3相 PWM 出力(正相 V 相)
	GTOVLO	出力	BLDC モータ制御用3相 PWM 出力(逆相 V 相)
	GTOWUP	出力	BLDC モータ制御用 3 相 PWM 出力(正相 W 相)
	GTOWLO	出力	BLDC モータ制御用 3 相 PWM 出力(逆相 W 相)
AGT	AGTEE0, AGTEE1	入力	外部イベント入力イネーブル信号
	AGTIO0, AGTIO1	入出力	外部イベント入力およびパルス出力端子
	AGTO0, AGTO1	出力	パルス出力端子
	AGTOA0, AGTOA1	出力	出力コンペアマッチ A 出力端子
	AGTOB0, AGTOB1	出力	出力コンペアマッチ B 出力端子
RTC	RTCOUT	出力	│ 1Hz または 64Hz のクロック出力端子

表 1.14 端子機能 (2/3)

機能	端子名	入出力	説明
SCI	SCKn (n = 0~3, 9)	入出力	クロック用の入出力端子 (クロック同期式モード)
	RXDn (n = 0~3, 9)	入力	受信データ用の入力端子 (調歩同期式モード/クロック同期式モード)
	TXDn (n = 0∼3, 9)	出力	送信データ用の出力端子 (調歩同期式モード/クロック同期式モード)
	CTSn_RTSn (n = $0 \sim 3, 9$)	入出力	送受信の開始制御用の入出力端子(調歩同期式モード/クロック同期式モード)、アクティブ Low
	SCLn (n = 0~3, 9)	入出力	IIC クロック用の入出力端子(簡易 IIC モード)
	SDAn (n = 0~3, 9)	入出力	IIC データ用の入出力端子(簡易 IIC モード)
	SCKn (n = 0~3, 9)	入出力	クロック用の入出力端子(簡易 SPI モード)
	MISOn (n = 0~3, 9)	入出力	データのスレーブ送信用の入出力端子(簡易 SPI モード)
	MOSIn (n = 0~3, 9)	入出力	データのマスタ送信用の入出力端子(簡易 SPI モード)
	SSn (n = 0~3, 9)	入力	チップセレクト入力端子(簡易 SPI モード)、アクティブ Low
IIC	SCLn (n = 0, 1)	入出力	クロック入出力端子
	SDAn (n = 0, 1)	入出力	データ用の入出力端子
SPI	RSPCKA, RSPCKB	入出力	クロック入出力端子
	MOSIA, MOSIB	入出力	マスタからの出力データ用の入出力端子
	MISOA, MISOB	入出力	スレーブからの出力データ用の入出力端子
	SSLA0, SSLB0	入出力	スレーブ選択用の入出力端子
	SSLA1~SSLA3, SSLB1~ SSLB3	出力	スレーブ選択用の出力端子
CAN	CRX0	入力	受信データ
	СТХ0	出力	送信データ
アナログ電源	AVCC0	入力	ADC12、DAC12 用のアナログ電源端子。
	AVSS0	入力	ADC12、DAC12 用のアナロググランド端子。
	VREFH0	入力	ADC12 用のアナログ基準電圧源端子。ADC12 を使用しない場合はAVCC0 に接続してください。
	VREFL0	入力	ADC12 用のアナログ基準グランド端子。ADC12 を使用しない場合は AVSSO に接続してください。
ADC12	AN000~AN014, AN017 ~AN020	入力	A/D コンバータで処理されるアナログ信号用の入力端子
	ADTRG0	入力	A/D 変換を開始する外部トリガ信号用の入力端子、アクティブ Low
DAC12	DA0	出力	D/A コンバータで処理されるアナログ信号用の出力端子
ACMPLP	VCOUT	出力	コンパレータ出力端子
	CMPREF0, CMPREF1	入力	基準電圧入力端子
	CMPIN0, CMPIN1	入力	アナログ電圧入力端子
CTSU	TS00, TS02-CFC, TS04~ TS07, TS08-CFC~TS16- CFC, TS17, TS18, TS21 ~TS25, TS26-CFC~ TS35-CFC	入力	静電容量式タッチ検出端子(タッチ端子)
	TSCAP	_	タッチドライバ用の二次電源端子
KINT	KR00~KR07	入力	キー割り込み入力端子

表 1.14 端子機能 (3/3)

機能	端子名	入出力	説明
I/O ポート	P000~P008, P010~ P015	入出力	汎用入出力端子
	P100~P115	入出力	汎用入出力端子
	P200	入力	汎用入力端子
	P201~P208, P212, P213	入出力	汎用入出力端子
	P214, P215	入力	汎用入力端子
	P300~P307	入出力	汎用入出力端子
	P400~P415	入出力	汎用入出力端子
	P500~P505	入出力	汎用入出力端子
	P600~P603, P608~ P610	入出力	汎用入出力端子
	P708, P714	入出力	汎用入出力端子
	P808, P809	入出力	汎用入出力端子

1.6 ピン配置図

図 1.3~図 1.7 にピン配置図 (上面図) を示します。




図 1.3 100 ピン LQFP のピン配置図(上面図)




図 1.4 80 ピン LQFP のピン配置図(上面図)




図 1.5 64 ピン LQFP のピン配置図(上面図)




図 1.6 48 ピン LQFP のピン配置図(上面図)




図 1.7 48 ピン QFN のピン配置図(上面図)

1.7 端子一覧

表 1.15 端子一覧 (1/4)

No.				JE (1/1		タイマ				通信イン	タフェース			アナログ			нмі	
LQFP100	LQFP80	LQFP64	LQFP48/QFN48	間部、システム、 クロック、 デパッグ、CAC	10ポート	AGT	GPT_OPS, POEG	GPT	RTC	CAN	SCI	알	SPI	ADC12	DAC12	ACMPLP	crsu	割り込み
1	1	1	1	CACREF _C	P400	AGTIO1_	_	GTIOC6A	_	_	SCK0_B/ SCK1_B	SCL0_A	_	_	_	_	-	IRQ0_A
2	2	2	2	_	P401	_	GTETRG A_B	_A GTIOC6B _A	_	СТХО_В	CTS0_RT S0_B/ SS0_B/ TXD1_B/ MOSI1_B/ SDA1_B	SDA0_A	_	_	_	_	_	IRQ5
3	3	3	-	_	P402	AGTIO0_ E/ AGTIO1_ D	_	_	_	CRX0_B	RXD1_B/ MISO1_B/ SCL1_B	_	_	_	_	_	TS18	IRQ4
4	4	4	_	_	P403	AGTIO0_ F/ AGTIO1_ E	_	GTIOC3A _B	_	_	CTS1_RT S1_B/ SS1_B	_	_	_	_	_	TS17	_
5	_	_	_	_	P404	_	_	GTIOC3B	_	_	_	_	_	_	_	_	-	-
6	_	_	_	_	P405	_	_	GTIOC1A	_	_	_	_	_	_	_	-	-	_
7	5	_	_	=	P406	_	=	_B GTIOC1B _B	=	_	_	_	_	=	=	=	=	_
8	6	_	_	_	P714	_	_	-	_	_	-	_	-	_	_	_	_	-
9	7	5	3	VCL	-	-	_	_	_	_	-	-	-	_	_	-	_	-
10	8	6	4	XCIN	P215	_	_	_	_	-	_	_	_	_	_	_	_	_
11	9	7	5	XCOUT	P214	_	_	-	_	-	-	-	_	_	_	_	-	_
13	11	9	7	VSS	P213	_	GTETRG A_D	GTIOC0A _D	_	_	TXD1_A/ MOSI1_A/ SDA1_A	_	_	_	_	_	_	IRQ2_B
14	12	10	8	EXTAL	P212	AGTEE1	GTETRG B_D	GTIOC0B _D	_	_	RXD1_A/ MISO1_A/ SCL1_A	_	_	_	_	_	_	IRQ3_B
15	13	11	9	VCC	_	_	_	-	-	_	_	_	_	_	-	_	_	_
16	14	_	_	_	P708	_	_	_	_	_	RXD1_D/ MISO1_D /SCL1_D	_	SSLA3_B	_	_	_	_	_
17	15	_	_	_	P415	_	_	GTIOC0A _C	_	_	-	_	SSLA2_B	_	_	_	_	_
18	_	_	_	_	P414	_	_	GTIOC0B _C	_	_	_	_	SSLA1_B	_	_	_	_	_
19	_	_	-	=	P413	_	GTOUUP _B	_	_	_	CTS0_RT S0_E/ SS0_E	_	SSLA0_B	=	_	_	_	_
20	_	_	_	_	P412	_	GTOULO _B	_	_	_	SCK0_E	-	RSPCKA _B	_	_	-	-	_
21	16	12	=	_	P411	AGTOA1	GTOVUP _B	GTIOC9A _A	_	_	TXD0_B/ MOSI0_B/ SDA0_B/ CTS3_RT S3_A/ SS3_A	_	MOSIA_B	_	_	_	TS07	IRQ4_B
22	17	13	_	_	P410	AGTOB1	GTOVLO _B	GTIOC9B _A	_	-	RXD0_B/ MISO0_B/ SCL0_B/ SCK3_A	_	MISOA_B	_	_	-	TS06	IRQ5_B
23	18	14	10	_	P409	_	GTOWUP _B	GTIOC5A _B	=	_	TXD3_A/ MOSI3_A/ SDA3_A	_	_	=	=	_	TS05	IRQ6_B
24	19	15	11	_	P408	_	GTOWLO _B	GTIOC5B _B	_	_	CTS1_RT S1_D/ SS1_D/ RXD3_A/ MISO3_A/ SCL3_A	SCL0_C	_	_	_	_	TS04	IRQ7_B
25	20	16	12	_	P407	AGTIO0_ C	_	_	RTCOUT	_	CTS0_RT S0_D/ SS0_D	SDA0_B	SSLB3_A	ADTRG0_ B	_	_	_	_

表 1.15 端子一覧 (2/4)

No.				一覧 (2/		タイマ				通信イン	タフェース			アナログ			нмі	
LQFP100	LQFP80	LQFP64	LQFP48/QFN48	電源、システム、 クロック、 デバッグ、CAC	1/0 ポート	AGT	GPT_OPS, POEG	GPT	RTC	CAN	SCI	<u></u>	Ids	ADC12	DAC12	ACMPLP	стѕп	割り込み
26	21	17	13	VSS_DC DC	-	_	-	_	-	-	_	-	_	_	-	-	-	-
27	22	18	14	VLO	_	_	_	_	_	_	_	_	_	_	_	-	_	<u> </u>
28	23	19	15	VCC_DC DC	-	_	_	-	_	-	-	_	-	-	_	-	_	-
29	24	20	16	_	P208	AGTOB0_	_	_	_	_	_	_	_	_	_	_	_	-
30	25	21	17	_	P207	=	_	_	_	_	_	_	_	_	-	=	_	_
31	26	22	18	_	P206	_	GTIU_A	_	=	_	RXD0_D/ MISO0_D /SCL0_D	SDA1_A	SSLB1_A	_	-	_	_	IRQ0
32	27	23	_	CLKOUT_ A	P205	AGTO1	GTIV_A	GTIOC4A _B	_	_	TXD0_D/ MOSI0_D /SDA0_D/ CTS9_RT S9_A/ SS9_A	SCL1_A	SSLB0_A	_	_	_	_	IRQ1
33	28	24	_	CACREF _A	P204	AGTIO1_	GTIW_A	GTIOC4B _B	_	_	SCK0_D/ SCK9_A	SCL0_B	RSPCKB _A	_	_	-	TS00	-
34	=	=	=	_	P203	_	_	_	_	_	CTS2_RT S2_A/ SS2_A/ TXD9_A/ MOSI9_A/ SDA9_A	_	MOSIB_A	_	_	_	_	_
35	_	_	_	-	P202	-	_	-	-	_	SCK2_A/ RXD9_A/ MISO9_A/ SCL9_A	-	MISOB_A	_	-	-	-	_
36	-	-	_	VSS	_	_	_	_	_	_	_	-	_	_	_	_	_	_
37		_	_	vcc	-	_	_	_	_	_	_		_	-	_	_	_	
38	29	25	19	RES	_	_	-	_	_	_		-		-	_	-	-	
39	30	26	20	MD	P201	_	_	_	_	_	_	_	_	_	-	-	_	-
40	31	27	21	_	P200	_	_	_	_	_	_	-	_	_	-	_	_	NMI
41	-	_	_	_	P307	_	_	_	_	_	-	_	_	_	-	-	-	-
42	32	_	_	_	P306 P305	- -	_	_	_	- -	- -	- -	- -	_	- -	-	_	- -
44	34	28	-	_	P304	_	_	GTIOC7A _A	_	_	_	_	_	_	-	_	-	-
45	35	_	_	_	P808	_	_	_	_	_	_	_	_	_	_	_	_	_
46	36	_	-	_	P809	_	-	_	-	_	_	-	_	_	-	-	-	_
47	37	29	-	_	P303	_	_	GTIOC7B _A	_		_	_		_	_	-	TS02- CFC	=
48	38	30	22	_	P302	_	GTOUUP _A	GTIOC4A _A	_	_	TXD2_A/ MOSI2_A/ SDA2_A	_	SSLB3_B	_	-	_	TS08- CFC	IRQ5_A
49	39	31	23	_	P301	AGTIO0_ D	GTOULO _A	GTIOC4B _A	-	_	RXD2_A/ MISO2_A/ SCL2_A/ CTS9_RT S9_D/ SS9_D	_	SSLB2_B	_	_	_	TS09- CFC	IRQ6_A
50	40	32	24	SWCLK	P300	_	GTOUUP _C	GTIOC0A _A	_	_	_	_	SSLB1_B	_	-	-	_	-
51	41	33	25	SWDIO	P108	_	GTOULO _C	GTIOC0B _A	_	_	CTS9_RT S9_B/ SS9_B	_	SSLB0_B	_	-	-	_	_
52	42	34	26	CLKOUT_ B	P109	-	GTOVUP _A	GTIOC1A _A	-	CTX0_A	SCK1_E/ TXD9_B/ MOSI9_B/ SDA9_B	-	MOSIB_B	_	-	-	TS10- CFC	-
53	43	35	27	_	P110	_	GTOVLO _A	GTIOC1B _A	_	CRX0_A	CTS2_RT S2_B/ SS2_B/ RXD9_B/ MISO9_B/ SCL9_B	_	MISOB_B	-	_	VCOUT	TS11- CFC	IRQ3_A
54	44	36	28	_	P111	AGTOA0	_	GTIOC3A _A	_	-	SCK2_B/ SCK9_B	-	RSPCKB _B	_	-	_	TS12- CFC	IRQ4_A

表 1.15 端子一覧 (3/4)

No.						タイマ				通信イン	タフェース			アナログ			нмі	
LQFP100	LQFP80	LQFP64	LQFP48/QFN48	観測、システム、 クロック、 デパッグ、CAC	i/O ポート	AGT	GPT_OPS, POEG	GРТ	RTC	CAN	SCI	<u></u>	Ids	ADC12	DAC12	ACMPLP	стѕп	割り込み
55	45	37	29	- E 40 IL	P112	AGTOB0	_	GTIOC3B	_	_	SCK1_D/	_	SSLB0_C	_ 4	_	_	TSCAP-C	-
55		0,	23		1112	NOTOBO		_A			TXD2_B/ MOSI2_B/ SDA2_B		00220_0				100/11-0	
56	46	38	_	_	P113	_	_	GTIOC2A _C	_	-	-	-	-	_	-	-	TS27- CFC	-
57	47	-	-	_	P114	_	_	GTIOC2B _C	_	_	_	_	_	_	_	_	TS29- CFC	_
58	48	-	-	_	P115	_	-	GTIOC4A _C	_	-	-	-	-	-	-	-	TS35- CFC	-
59	-	-	_	_	P608	_	_	GTIOC4B _C	_	_	_	_	_	_	_	_	_	-
60	-	-	-	_	P609	_	_	GTIOC5A _C	_	_	-	_	_	_	-	-	_	-
61	-	-	_	_	P610	_	_	GTIOC5B _C	_	_	_	_	_	_	-	-	_	-
62	49	39	30	vcc	_	_	_	_	_	_	_	_	_	_	_	-	_	-
63	50	40	31	vss	_	_	_	-	_	_	_	-	_	-	_	<u> </u>	-	-
64	_	_	_	_	P603	_	_	GTIOC7A _B	_	_	CTS9_RT S9_C/ SS9_C	_	_	_	_	_	_	_
65	-	-	_	=	P602	=	=	GTIOC7B _B	_	=	TXD9_C/ MOSI9_C /SDA9_C	_	=	_	_	=	_	_
66	51	_	_	_	P601	_	_	GTIOC6A _C	_	_	RXD9_C/ MISO9_C /SCL9_C	_	-	_	_	-	_	_
67	52	-	-	_	P600	_	_	GTIOC6B _C	_	_	SCK9_C	_	_	_	_	-	=	_
68	53	41	_	_	P107	_	_	GTIOC8A _A	_	-	_	_	-	-	_	-	_	KR07
69	54	42	-	_	P106	_	_	GTIOC8B _A	_	_	_	_	SSLA3_A	_	_	_	_	KR06
70	55	43	-	_	P105	_	GTETRG A_C	GTIOC1A _C	_	=	_	_	SSLA2_A	_	-	-	TS34- CFC	KR05/ IRQ0_B
71	56	44	32	_	P104	_	GTETRG B_B	GTIOC1B _C	_	_	RXD0_C/ MISO0_C /SCL0_C	_	SSLA1_A	_	_	_	TS13- CFC	KR04/ IRQ1_B
72	57	45	33	=	P103	=	GTOWUP _A	GTIOC2A _A	_	CTX0_C	CTS0_RT S0_A/ SS0_A	_	SSLA0_A	_	_	CMPREF 1	TS14- CFC	KR03
73	58	46	34	_	P102	AGTO0	GTOWLO _A	GTIOC2B _A	_	CRX0_C	SCK0_A/ TXD2_D/ MOSI2_D /SDA2_D	_	RSPCKA _A	ADTRG0_ A	_	CMPIN1	TS15- CFC	KR02
74	59	47	35	_	P101	AGTEE0	GTETRG B_A	GTIOC5A _A	_	_	TXD0_A/ MOSI0_A/ SDA0_A/ CTS1_RT S1_A/ SS1_A	SDA1_B	MOSIA_A	_	_	CMPREF 0	TS16- CFC	KR01/ IRQ1_A
75	60	48	36	_	P100	AGTIO0_ A	GTETRG A_A	GTIOC5B _A	-	_	RXD0_A/ MISO0_A/ SCL0_A/ SCK1_A	SCL1_B	MISOA_A	_	-	CMPIN0	TS26- CFC	KR00/ IRQ2_A
76	61	49	37	_	P500	_	GTIU_B	GTIOC2A _B	_	_	_	_	_	_	_	_	_	_
77	62	50	_	_	P501	_	GTIV_B	GTIOC2B _B	_	-	TXD1_C/ MOSI1_C /SDA1_C	_	-	AN017	_	_	_	-
78	63	51	_	=	P502	_	GTIW_B	GTIOC3B _C	_	-	RXD1_C/ MISO1_C /SCL1_C	_	=	AN018	_	=	_	-
79	64	-	_	_	P503	_	GTETRG A_E	_	_	_	SCK1_C	_	_	AN019	_	_	_	_
80	65	-	_	_	P504	_	GTETRG B_E	_	_	_	CTS1_RT S1_C/ SS1_C	_	_	AN020	_	_		_
81	_	-	_	_	P505	_	_	_	_	_		_	_	_	_	-	_	_
82	_	_	_	vcc	_	_	_	_	_	_	_	_	_	_	_	_	_	_

表 1.15 端子一覧 (4/4)

No.						タイマ				通信イン	タフェース			アナログ			НМІ	
LQFP100	LQFP80	LQFP64	LQFP48/QFN48	電源、システム、 クロック、 デパッグ、CAC	1/0ポート	AGT	GPT_OPS, POEG	GPT	RTC	CAN	SCI	OH C	SPI	ADC12	DAC12	ACMPLP	CTSU	መሀ込み
83	_	_	_	vss	_	_	_	_	_	_	_	_	_	_	_	_	_	_
84	66	52	38	_	P015	_	_	_	_	_	_	_	_	AN010	-	_	TS28- CFC	IRQ7_A
85	67	53	39	_	P014	_	_	_	_	_	_	_	_	AN009	DA0	_	_	_
86	68	54	40	_	P013	_	_	_	_	_	_	_	_	AN008	_	_	TS33- CFC	_
87	69	55	41	_	P012	_	_	_	_	_	_	_	_	AN007	_	_	TS32- CFC	_
88	70	56	42	AVCC0	_	_	_	_	_	_	_	_	_	_	_	_	_	_
89	71	57	43	AVSS0	_	_	_	_	_	_	_	_	_	_	_	=	_	_
90	72	58	44	VREFL0	P011	_	_	_	_	_	_	_	_	AN006	_	_	TS31- CFC	_
91	73	59	45	VREFH0	P010	_	-	_	_	_	_	_	_	AN005	_	_	TS30- CFC	_
92	_	_	_	_	P008	_	_	_	_	_	_	_	_	AN014	_	_	_	_
93	_	_	_	_	P007	_	_	_	_	_	_	_	_	AN013	_	_	_	_
94	74	_	-	_	P006	_	_	_	_	_	_	_	_	AN012	_	_	_	_
95	75	_		_	P005	_	_	_	_	_	_	_	_	AN011	_	_	_	_
96	76	60	_	_	P004	_	_	_	_	_	-	_	_	AN004	_	_	TS25	IRQ3
97	77	61	_	_	P003	_	_	_	_	_	_	_	_	AN003	_	_	TS24	_
98	78	62	46	_	P002	_	_	_	_	_	_	_	_	AN002	_	_	TS23	IRQ2
99	79	63	47	_	P001	_	_	_	_	_	_	_	_	AN001	_	_	TS22	IRQ7
100	80	64	48	_	P000	_	_	_	_	_	_	_	=	AN000	_	_	TS21	IRQ6

注. いくつかの端子名には、 $_A$ 、 $_B$ 、 $_C$ 、 $_D$ 、 $_E$ 、および $_F$ という接尾語が付加されています。これらの接尾語は、機能の割り当て時には無視できます。

2. 電気的特性

特に記載のない限り、本 MCU の電気的特性は以下の条件で定義されています。

 $VCC^{(\stackrel{\star}{\boxtimes}1)} = AVCC0 = VCC \ DCDC^{(\stackrel{\star}{\boxtimes}2)} = 1.6 \sim 5.5 \text{ V}, \text{ VREFH} 0 = 1.6 \text{ V} \sim \text{AVCC} 0$

 $VSS = AVSS0 = VREFL0 = 0 V, Ta = T_{opr}$

注 1. 通常は VCC = 3.3 V に設定されています。

注 2. VCC_DCDC 使用時: VCC = AVCC0 = VCC_DCDC = 2.4~5.5 V

図 2.1 は、タイミング条件を示しています。




図 2.1 入出力タイミング計測条件

各周辺モジュールのタイミング仕様の計測条件は、最適な周辺動作に推奨されるものです。ただし、ユーザーシステムの条件に合うように、各端子の駆動能力を調整してください。

同じ機能に使用される各機能端子は、同じ駆動能力を選択してください。各機能端子の I/O 駆動能力が混在する場合、各機能の A/C 仕様は保証されません。

2.1 絶対最大定格

表 2.1 絶対最大定格

項目		シンボル	值	単位
電源電圧		VCC	-0.5~+6.5	V
入力電圧	5 V トレラントポート ^(注1)	V _{in}	-0.3~+6.5	V
	P000~P008、P010~P015	V _{in}	-0.3~AVCC0 + 0.3	V
	その他	V _{in}	-0.3~VCC + 0.3	V
リファレンス電源電圧		VREFH0	-0.3~+6.5	V
アナログ電源電圧		AVCC0	-0.5~+6.5	V
スイッチングレギュレータ電源	電圧	VCC_DCDC	-0.5~+6.5	V
アナログ入力電圧	AN000~AN014 使用時	V _{AN}	-0.3~AVCC0 + 0.3	V
	AN017~AN020 使用時		-0.3~VCC + 0.3	V
動作温度(注2)(注3)(注4)		T _{opr}	-40~+85 -40~+105	°C
保存温度		T _{stg}	-55~+125	°C

- 注 1. P205、P206、P400、P401、P407 は 5 V トレラント対応ポートです。
 - デバイスの電源が切れている状態で信号や I/O プルアップ電源を入力しないでください。信号または I/O プルアップの入力による電流注入は、デバイスの故障や異常電流を引き起こし、内部素子を劣化させる恐れがあります。
- 注 2. 「2.2.1. Tj/Ta の定義」を参照してください。
- 注 3. Ta = $+85\,^{\circ}$ C \sim + $105\,^{\circ}$ C でのディレーティング動作については、弊社営業窓口にお問い合わせください。 ディレーティングとは、信頼性を改善するために負荷を系統的に軽減することです。
- 注 4. 動作温度の上限は、85°C または 105°C です (製品による)。

【使用上の注意】絶対最大定格を超えて MCU を使用した場合、MCU の永久破壊となることがあります。

VREFH0 が ADC12 の高電位基準電圧に選択されている場合にノイズ干渉による誤動作を防止するには、 VCC 端子と VSS 端子の間、AVCC0 端子と AVSS0 端子の間、VREFH0 端子と VREFL0 端子の間には周波 特性の良いコンデンサを挿入してください。各電源端子になるべく近い場所に以下の値のコンデンサを配 置し、最も短く重いトレースを使用してください。

VCC と VSS:約 0.1 µF
 AVCC0 と AVSS0:約 0.1 µF
 VREFH0 と VREFL0:約 0.1 µF

また、コンデンサは安定容量として接続してください。

VCL 端子は、 $4.7~\mu F$ のコンデンサを介して VSS 端子に接続してください。VCC_DCDC 端子は、 $1.0~\mu F$ のコンデンサを介して VSS_DCDC 端子に接続してください。各コンデンサは端子の近くに配置してください。

表 2.2 推奨動作条件

項目	シンボル		Min	Тур	Max	単位
電源電圧	VCC ^{(注1) (注2)}		1.6	_	5.5	٧
	VSS		_	0	_	V
スイッチングレギュレータ電源電圧	VCC_DCDC	VCC_DCDC = VCC	2.4	_	5.5	٧
アナログ電源電圧	AVCC0 ^{(注1) (注2)}		1.6	_	5.5	٧
	AVSS0		_	0	_	V
	VREFH0	ADC12 基準として使用時	1.6	_	AVCC0	V
	VREFL0		_	0	_	V

- 注 1. 下記の条件で AVCC0 と VCC を使用してください:
 - AVCC0 = VCC
- 注 2. VCC 端子および AVCC0 端子に電源を投入する場合、両方同時に電源投入するか、最初に VCC 端子、次に AVCC0 端子の順番で電源投入してください。

VCC 端子および AVCC0 端子の電源供給を停止する場合、両方同時に電源供給を停止するか、最初に AVCC0 端子、次に VCC 端子の順番で電源供給を停止してください。

表 2.3 推奨動作条件

条件: VCC = AVCC0 = 1.8~5.5 V

項目	シンボル	值
TSCAP 端子に接続された外付け安定容量	C _{TSCAP}	10 nF ± 10% ^(注1)

注 1. 静電容量の公称値が 10 nF、静電容量の許容差が± 10%以下の積層セラミックコンデンサを使用してください。温度特性は X7R (EIA) 等、± 15%以下のものから使用環境に合わせてコンデンサを選択してください。

2.2 DC 特性

2.2.1 Tj/Ta の定義

表 2.4 DC 特性

条件:動作温度 (Ta) が-40~+105°C の製品

項目	シンボル	Тур	Max	単位	測定条件
許容ジャンクション温度	Tj	_	125	°C	High-speed モード
			105 ^(注1)		Middle-speed モード Low-Speed モード Subosc-Speed モード

注. $T_J = T_a + \theta_{Ja} \times$ 総消費電力 (W) となるようにしてください。このとき、総消費電力 = (VCC - V $_{OH}$) × $\Sigma I_{OH} +$ V $_{OL}$ × $\Sigma I_{OL} +$ I_{CC} max × VCC です。

注 1. 動作温度の上限は、85°C または 105°C です (製品による)。型名が動作温度の上限 85°C を示している場合、Tj の最大値は 105°C になります。それ以外の場合 125°C になります。

2.2.2 I/O V_{IH} , V_{IL}

表 2.5 I/O V_{IH}, V_{IL}

項目	ポート&機能		シンボル	Min	Max	単位	測定条件
入力電圧	入力ポート端		V _{IH}	AVCC0 × 0.8	_	V	_
	P000~P008,	P010~P015	V _{IL}	_	AVCC0 × 0.2		
		P010~P015 を	V _{IH}	VCC × 0.8	_	_	
	除く入力ポー	卜斒于	V _{IL}	_	VCC × 0.2		
	EXTAL		V _{IH}	VCC × 0.8	_		
	5 V トレラントポート RES, NMI, IRQ		V _{IL}	_	VCC × 0.2		
		トポート ^(注3)	V _{IH}	VCC × 0.8	5.8		
			V _{IL}	_	VCC × 0.2		
		Q	V _{IH}	VCC × 0.8	_		
			V _{IL}	_	VCC × 0.2		
			ΔV _T ^(注5)	VCC × 0.10	_		VCC = 2.7∼5.5 V
				VCC × 0.05	_		VCC = 1.6~2.7 V
	周辺機能	AGT, GPT, SPI, その他 ^(注4)	V _{IH}	VCC × 0.8	_		_
			V _{IL}	_	VCC × 0.2		
			$\Delta V_T^{(abla 5)}$	VCC × 0.10	_		VCC = 2.7∼5.5 V
				VCC × 0.05	_		VCC = 1.6~2.7 V
		IIC (SMBus を 除く) ^(注1)	V _{IH}	VCC × 0.7	5.8		_
		除く)(二)	V _{IL}	_	VCC × 0.3		
			ΔV_T ^(注5)	VCC × 0.10	_		VCC = 2.7∼5.5 V
				VCC × 0.05	_		VCC = 1.6~2.7 V
		IIC (SMBus)	V _{IH}	2.2	_		VCC = 3.6∼5.5 V
		(/12)	V _{IL}	2.0	_		VCC = 2.7∼3.6 V
			V _{IL}	_	0.8		VCC = 3.6∼5.5 V
			V _{IL}	_	0.5		VCC = 2.7~3.6 V

- 注 1. SCL0_A, SDA0_A, SDA0_B, SCL1_A, SDA1_A(合計 5 端子)
- 注 2. SCL0_A, SCL0_B, SCL0_C, SDA0_A, SDA0_B, SCL1_A, SCL1_B, SDA1_A, SDA1_B (合計 9 端子)
- 注 3. P205, P206, P400, P401, P407 (合計 5 端子)
- 注 4. section x.x Peripheral Select Settings for Each Product を参照してください。
- 注 5. ΔVT 付き I/O ポートには、PMR = 1 または ISEL = 1 のとき、シュミットトリガの性能があります。周辺機能選択については、section x.x Peripheral Select Settings for Each Product を参照してください

2.2.3 I/O I_{OH}, I_{OL}

表 2.6 I/O I_{OH}, I_{OL} (1/5)

項目			シンボル	Min	Тур	Max	単位	測定条件
許容出力電流(端子ご			Іон	_	_	-4.0	mA	
との平均値)	P205、P206、P212、 P401、P407	P213、P400、	I _{OL}	_	_	8.0	mA	
	その他の出力端子 ^(注1)		I _{OH}	-	_	-4.0	mA	
			I _{OL}	_	_	20.0	mA	
許容出力電流(端子ご	ポート P000~P008、I		Гон	_	_	-4.0	mA	
との最大値)	P205、P206、P212、P213、P400、 P401、P407		I _{OL}	-	_	8.0	mA	
	その他の出力端子 ^(注1)		Іон	-	_	-4.0	mA	
		ポート P000~P008、P010~P015 の合計		_	_	20.0	mA	
許容出力電流 (全端子 の最大値) ^(注2)	ポート P000~P008、P			_	_	-30	mA	AVCC0 = 2.7 ~5.5 V
				_	_	-8	mA	AVCC0 = 1.8 ~2.7 V
				_	_	-4	mA	AVCC0 = 1.6 ~1.8 V
			ΣI _{OL (max)}	_	_	50	mA	AVCC0 = 2.7 ~5.5 V
				_	_	4	mA	AVCC0 = 1.8 ~2.7 V
				_	_	2	mA	AVCC0 = 1.6 ~1.8 V
	ポート P212、P213 の	合計	ΣI _{OH}	_	_	-8.0	mA	VCC = 2.7∼ 5.5 V
				_	_	-2	mA	VCC = 1.8∼ 2.7 V
				_	_	-1	mA	VCC = 1.6~ 1.8 V
			ΣI _{OL}	_	_	16.0	mA	VCC = 2.7~ 5.5 V
				_	_	1.2	mA	VCC = 1.8∼ 2.7 V
				_	_	0.6	mA	VCC = 1.6∼ 1.8 V
	ポート P400~P415、 P708、P714 の合計	100 ピン製品	ΣI _{OH (max)}	_	_	-30	mA	VCC = 2.7~ 5.5 V
				_		-8	mA	VCC = 1.8∼ 2.7 V
				_	_	-4	mA	VCC = 1.6∼ 1.8 V
			ΣI _{OL (max)}	_	_	50	mA	VCC = 2.7∼ 5.5 V
				_		4	mA	VCC = 1.8∼ 2.7 V
				_	_	2	mA	VCC = 1.6~ 1.8 V

表 2.6 I/O I_{OH}, I_{OL} (2/5)

項目			シンボル	Min	Тур	Max	単位	測定条件
許容出力電流 (全端子 の最大値) ^(注2)	P303~P307、P808、	100 ピン製品	ΣI _{OH (max)}	_		-30	mA	VCC = 2.7∼ 5.5 V
	P809 の合計			_		-8	mA	VCC = 1.8∼ 2.7 V
				_		-4	mA	VCC = 1.6~ 1.8 V
			ΣI _{OL (max)}	_		50	mA	VCC = 2.7∼ 5.5 V
				_		4	mA	VCC = 1.8∼ 2.7 V
				_		2	mA	VCC = 1.6~ 1.8 V
	ポートP108~P115、 P300~P302、P600~	100 ピン製品	ΣI _{OH (max)}	_	_	-30	mA	VCC = 2.7∼ 5.5 V
P603、P60 の合計	P603、P608~P610 の合計			_		-8	mA	VCC = 1.8∼ 2.7 V
				_	_	-4	mA	VCC = 1.6~ 1.8 V
			ΣI _{OL (max)}	_	_	50	mA	VCC = 2.7∼ 5.5 V
				_		4	mA	VCC = 1.8∼ 2.7 V
				_		2	mA	VCC = 1.6∼ 1.8 V
	ポート P100~P107、 P500~P505 の合計	100 ピン製品	ΣI _{OH (max)}	_	_	-30	mA	VCC = 2.7∼ 5.5 V
				_		-8	mA	VCC = 1.8∼ 2.7 V
				_	_	-4	mA	VCC = 1.6∼ 1.8 V
	ΣΙ _{ΟL (ι}	ΣI _{OL (max)}	_	_	50	mA	VCC = 2.7∼ 5.5 V	
				_	_	4	mA	VCC = 1.8∼ 2.7 V
				_	_	2	mA	VCC = 1.6∼ 1.8 V

表 2.6 I/O I_{OH}, I_{OL} (3/5)

項目			シンボル	Min	Тур	Max	単位	測定条件			
午容出力電流 (全端子	全出力端子の総和	100 ピン製品	ΣI _{OH (max)}	_	_	-100	mA				
)最大値) ^(注2)			ΣI _{OL (max)}	_	_	100	mA				
	ポート P204~P208、 P400~P403、P406~ P411、P415、P708、 P714 の合計	80 ピン製品	ΣI _{OH (max)}	_		-30	mA	VCC = 2.7~ 5.5 V			
				_	_	-8	mA	VCC = 1.8~ 2.7 V			
				_	_	-4	mA	VCC = 1.6~ 1.8 V			
		ΣI _{OL (max)}	_	_	50	mA	VCC = 2.7~ 5.5 V				
				_	_	4	mA	VCC = 1.8~ 2.7 V			
				_	_	2	mA	VCC = 1.6~ 1.8 V			
	ポート P100~P115、 P201、P300~P306、 P500~P504、P600、 P601、P808、P809 の合計	80 ピン製品	ΣI _{OH (max)}	_	_	-30	mA	VCC = 2.7~ 5.5 V			
				_	_	-8	mA	VCC = 1.8~ 2.7 V			
								_	_	-4	mA
			ΣI _{OL (max)}	_	_	50	mA	VCC = 2.7~ 5.5 V			
				_	_	4	mA	VCC = 1.8~ 2.7 V			
				_	_	2	mA	VCC = 1.6~ 1.8 V			
	全出力端子の総和	80 ピン製品	ΣI _{OH (max)}	_	_	-60	mA				
			ΣI _{OL (max)}	_	_	100	mA				

表 2.6 I/O I_{OH}, I_{OL} (4/5)

項目			シンボル	Min	Тур	Max	単位	測定条件
許容出力電流 (全端子 の最大値) ^(注2)	P400~P403、P407~	64 ピン製品	ΣI _{OH (max)}	_	_	-30	mA	VCC = 2.7∼ 5.5 V
	P411 の合計			_		-8	mA	VCC = 1.8∼ 2.7 V
				_	_	-4	mA	VCC = 1.6∼ 1.8 V
			ΣI _{OL (max)}	_	_	50	mA	VCC = 2.7∼ 5.5 V
				_	_	4	mA	VCC = 1.8∼ 2.7 V
				_		2	mA	VCC = 1.6~ 1.8 V
	ポートP100~P113、 P201、P300~P304、	64 ピン製品	ΣI _{OH (max)}	_		-30	mA	VCC = 2.7∼ 5.5 V
	P500~P502 の合計			_	_	-8	mA	VCC = 1.8∼ 2.7 V
				_		-4	mA	VCC = 1.6~ 1.8 V
			ΣI _{OL (max)}	_	_	50	mA	VCC = 2.7∼ 5.5 V
				_		4	mA	VCC = 1.8∼ 2.7 V
				_	_	2	mA	VCC = 1.6~ 1.8 V
	全出力端子の総和	64 ピン製品	ΣI _{OH (max)}	_	_	-60	mA	
			ΣI _{OL (max)}	_	_	100	mA	

表 2.6 I/O I_{OH}, I_{OL} (5/5)

条件: VCC = AVCC0 = 1.6~5.5 V

項目			シンボル	Min	Тур	Max	単位	測定条件
許容出力電流 (全端子 の最大値) ^(注2)	P400、P401、P407~	48 ピン製品	ΣI _{OH (max)}	_	_	-30	mA	VCC = 2.7∼ 5.5 V
	P409 の合計			_	_	-8	mA	VCC = 1.8∼ 2.7 V
				_	_	-4	mA	VCC = 1.6~ 1.8 V
			ΣI _{OL (max)}	_	_	50	mA	VCC = 2.7∼ 5.5 V
				_		4	mA	VCC = 1.8∼ 2.7 V
				_	_	2	mA	VCC = 1.6∼ 1.8 V
	ポート P100~P104、 P108~P112、P201、	48 ピン製品	ΣI _{OH (max)}	_		-30	mA	VCC = 2.7∼ 5.5 V
	P300~P302、P500 の合計			_		-8	mA	VCC = 1.8∼ 2.7 V
				_	_	-4	mA	VCC = 1.6~ 1.8 V
			ΣI _{OL (max)}	_	_	50	mA	VCC = 2.7∼ 5.5 V
				_		4	mA	VCC = 1.8∼ 2.7 V
				_		2	mA	VCC = 1.6~ 1.8 V
	全出力端子の総和	48 ピン製品	ΣI _{OH (max)}	_	_	-60	mA	
			ΣI _{OL (max)}		_	100	mA	

- 注 1. 入力ポートである P200、P214、P215 を除きます。
- 注 2. デューティ比≦70%の条件下での仕様です。

デューティ比が 70%を超えた場合、出力電流値は次式で計算できます(デューティ比を 70%から n%に変更するとき)。

端子の合計出力電流 = (I_{OH} × 0.7)/(n × 0.01)

<例> n = 80%で、I_{OH} = -30.0 mA のとき

端子の合計出力電流 = (−30.0 × 0.7)/(80 × 0.01) ≅ −26.2 mA

ただし、1つの端子に入力可能な電流はデューティ比によって変化しません。

【使用上の注意】MCU の信頼性を確保するため、出力電流値は表 2.6 の値を超えないようにしてください。

2.2.4 I/O V_{OH}、V_{OL}、その他の特性

表 2.7 I/O V_{OH}、V_{OL}(1)

条件: VCC = AVCC0 = 4.0~5.5 V

項目	項目		Min	Тур	Max	単位	測定条件
出力電圧	ポート P000~P008, P010~P015	V _{OH}	AVCC0 - 0.8	_	_	V	I _{OH} = -4.0 mA
	P000~P008 および P010~P015 以外の出力端子 ^(注1)	V _{OH}	VCC - 0.8	_	_		I _{OH} = -4.0 mA
	ポート P000~P008, P010~P015	V _{OL}	_	_	0.8		I _{OL} = 8.0 mA
	ポート P205, P206, P212, P213, P400, P401, P407	V _{OL}	_	_	0.8		I _{OL} = 8.0 mA
	P000~P008, P010~P015, P205, P206, P212, P213, P400, P401, P407 以外の出力 端子 ^(注1)	V _{OL}	_	_	1.2		I _{OL} = 20.0 mA

注 1. 入力ポートである P200、P214、P215 を除きます。

表 2.8 I/O V_{OH} 、 V_{OL} (2)

条件: VCC = AVCC0 = 2.7~4.0 V

項目		シンボル	Min	Тур	Max	単位	測定条件
出力電圧	ポート P000~P008, P010~P015	V _{OH}	AVCC0 - 0.8	_	_	٧	I _{OH} = -4.0 mA
	P000~P008 および P010~P015 以外の出力端子 ^(注1)	V _{OH}	VCC - 0.8	_	_		I _{OH} = -4.0 mA
	ポート P000~P008, P010~P015	V _{OL}	_	_	0.8		I _{OL} = 8.0 mA
	P000~P008 および P010~P015 以外の出力端子 ^(注1)	V _{OL}	_	_	0.8		I _{OL} = 8.0 mA

表 2.9 I/O V_{OH}、V_{OL}(3)

条件: VCC = AVCC0 = 1.6~2.7 V

項目		シンボル	Min	Тур	Max	単位	測定条件
出力電圧	ポート P000~P008, P010~P015	V _{OH}	AVCC0 - 0.5	_	_	V	I _{OH} = -1.0 mA AVCC0 = 1.8~2.7 V
			AVCC0 - 0.5	_	_		I _{OH} = -0.5 mA AVCC0 = 1.6~1.8 V
	P000~P008 および P010~P015 以外 の出力端子 ^(注1)	V _{OH}	VCC - 0.5	_	_		I _{OH} = -1.0 mA VCC = 1.8~2.7 V
		VCC - 0.5 — —			I _{OH} = -0.5 mA VCC = 1.6~1.8 V		
	ポート P000~P008, P010~P015	V _{OL}	_	_	0.4		I _{OL} = 0.6 mA AVCC0 = 1.8~2.7 V
			_	_	0.4		I _{OL} = 0.3 mA AVCC0 = 1.6~1.8 V
	P000~P008 および P010~P015 以外 の出力端子 ^(注1)	V _{OL}	_	_	0.4		I _{OL} = 0.6 mA VCC = 1.8~2.7 V
			_	_	0.4		I _{OL} = 0.3 mA VCC = 1.6~1.8 V

注 1. 入力ポートである P200、P214、P215 を除きます。

表 2.10 I/O その他の特性

条件: VCC = AVCC0 = 1.6~5.5 V

項目		シンボル	Min	Тур	Max	単位	測定条件
入カリーク電流	RES、ポート P200、P214、P215	I _{in}	_	_	1.0	μА	V _{in} = 0 V V _{in} = VCC
スリーステートリーク 電流 (オフ状態)	5 V トレラント対応ポート ^(注1)	I _{TSI}	_	_	1.0	μА	V _{in} = 0 V V _{in} = 5.8 V
	その他のポート (P200、P214、P215、5 V トレラ ント対応ポートを除く)		_	_	1.0		V _{in} = 0 V V _{in} = VCC
入力プルアップ抵抗	全ポート (P200、P214、P215 を除く)	R _U	10	20	100	kΩ	V _{in} = 0 V
入力容量	P200 ビット	C _{in}	_	_	30	pF	V _{in} = 0 V
	その他の入力端子		_	_	15		f = 1 MHz T _a = 25°C

注 1. P205, P206, P400, P401, P407(合計 5端子)

2.2.5 動作電流とスタンバイ電流

表 2.11 動作電流とスタンパイ電流(1) (1/2)

		= 1.6~5.5				LDO T	- ⊧	DCDC (注12)	モード		
項目					シンボル	Typ (注10)	Max	Typ (注10)	Max	単位	測定条件
消費電流	High-	通常モ	すべての周辺クロ	ICLK = 48 MHz	I _{CC}	5.50	_	3.05	_	mA	(注7) (注11)
(注1)	speed モード	- F	ックが無効、 CoreMark コード	ICLK = 32 MHz]	3.65	_	2.20	_		(注7)
	(注2)		はフラッシュから 実行 ^(注5)	ICLK = 16 MHz		2.20	_	1.35	_		
			大 1八一八	ICLK = 8 MHz		1.45	_	0.90	_		
			すべての周辺クロックが有効、コードはフラッシュから 実行 ^(注5)	ICLK = 48 MHz		_	14.5	_	12.5		(注9) (注11)
		スリー	すべての周辺クロ	ICLK = 48 MHz	1	1.05	_	0.65	_		(注7)
		プモー ド	ックが無効 ^(注5)	ICLK = 32 MHz	1	0.85	_	0.55	_		(注7)
				ICLK = 16 MHz	1	0.70	_	0.45	_		
				ICLK = 8 MHz]	0.60	_	0.35	_		
			すべての周辺クロ	ICLK = 48 MHz]	4.85	_	2.95	_		(注9)
			ックが有効 ^(注5) 	ICLK = 32 MHz		4.68	_	2.85	_		(注8)
				ICLK = 16 MHz		2.55 — 1.55 —					
				ICLK = 8 MHz		1.50	_	0.95	_		
		BGO 動作	 ■時の増加分 ^(注6)			2.1	_	1.95	_		_
消費電流	Middle-	通常モ	すべての周辺クロ	ICLK = 24 MHz	I _{CC}	2.80	_	1.65	_	mA	(注7)
(注1)	speed モード (注2)	- F	ックが無効、 CoreMark コード はフラッシュから 実行 ^(注5)	ICLK = 4 MHz		0.90	_	0.55	_		
			すべての周辺クロックが有効、コードはフラッシュから 実行 ^(注5)	ICLK = 24 MHz		_	10.0	_	8.8		(注8)
		スリー	すべての周辺クロ	ICLK = 24 MHz	1	0.70	_	0.45	_	1	(注7)
		プモー ド	ックが無効 ^(注5) 	ICLK = 4 MHz	1	0.55	_	0.35	_		
			すべての周辺クロ	ICLK = 24 MHz	3.50 —	2.10	_		(注8)		
			ックが有効 ^(注5)	ICLK = 4 MHz]	0.95	_	0.60	_		
		BGO 動作	 ■時の増加分 ^(注6)			2.00	_	1.65	_		_

表 2.11 動作電流とスタンパイ電流(1) (2/2)

*#: 000						LDO T	:- ド	DCDC (注12)	モード		
項目					シンボル	Typ (注10)	Max	Typ (注10)	Max	単位	測定条件
消費電流 (注1)	Low- Speed モード (注3)	通常モ 一ド	すべての周辺クロ ックが無効、 CoreMark コード はフラッシュから 実行 ^(注5)	ICLK = 2 MHz	Icc	0.33	_	_	_	mA	(注7)
			すべての周辺クロ ックが有効、コード はフラッシュから 実行 ^(注5)	ICLK = 2 MHz		_	3.1	_	_		(注8)
		スリー プモー ド	すべての周辺クロ ックが無効 ^(注5)	ICLK = 2 MHz		0.13	_	_	_		(注7)
		,	すべての周辺クロ ックが有効 ^(注5)	ICLK = 2 MHz		0.35	_	_	_		(注8)
	Subosc- Speed モード (注4)	通常モード	すべての周辺クロ ックが有効、コード はフラッシュから 実行 ^(注5)	ICLK = 32.768 kHz	Icc	_	540	_	_	μА	(注8)
		スリープモー	すべての周辺クロ ックが無効 ^(注5)	ICLK = 32.768 kHz		2.00	_	_	_		(注8)
		۴	すべての周辺クロ ックが有効 ^(注5)	ICLK = 32.768 kHz		5.85	_				(注8)

- 注 1. 供給電流値には、全端子からの出力充放電電流は含まれません。内部プルアップ MOS が OFF 状態のとき、この値が適用されます。 LDO モードでは、電源電流は VCC に流れる合計電流です。 DCDC モードでは、供給電流は VCC と VCC_DCDC に流れる合計電流です。
- 注 2.
- クロックソースは HOCO です。 クロックソースは MOCO です。 注 3.
- 注 4. クロックソースはサブクロック発振器です。
- 注 5.
- これは BGO および A/D 動作を含みません。 プログラム実行中に、データ格納用のフラッシュメモリのプログラム/イレースを実行した場合の増加分です。 注 6.
- PCLKB と PCLKD は、64 分周に設定されています。 注 7.
- 注 8. PCLKB と PCLKD は、ICLK と同じ周波数です。
- 注 9. PCLKB は 2 分周に設定されています。PCLKD は ICLK と同じ周波数です。
- 注 10. VCC = 3.3 V
- 注 11. プリフェッチが動作中です。 注 12. VCC = AVCC0 = VCC_DCDC = 2.4~5.5 V

表 2.12 動作電流とスタンパイ電流 (2)

条件: VCC = AVCC0 = 1.6~5.5 V

項目				シンボル	Typ ^(注3)	Max	単位	測定条件	
消費電流 (注1)	ソフトウェア	すべての SRAM	T _a = 25°C	I _{CC}	0.30	2.2	μΑ	_	
(注1)	スタンバイモ ード ^(注2)	(0x2000_4000~ 0x2000_7FFF) がオ	T _a = 55°C		0.65	5.3	1		
		۷	T _a = 85°C		2.0	20			
			T _a = 105°C		4.0	70			
		8 KB SRAM	T _a = 25°C		0.25	2.2			
		(0x2000_4000~ 0x2000_5FFF) のみ	T _a = 55°C		0.6	5.3			
		オン	T _a = 85°C		1.8	20			
			T _a = 105°C		3.65	70			
	低速オンチップ ^(注4)	プオシレータでの RTC	動作時増加分		0.30	_		_	
	サブクロック系 RTC 動作時増加	⁷ 発振器でのノーマル動作 [:] 曽加分 ^(注4)	ドモードの)	0.20	_		SOMCR.SODRV[1:0] = 11b (低 消費電カモード 3) RCR4.ROPSEL = 0 (ノーマル 動作モードの RTC 動作)	
					0.95	_		SOMCR.SODRV[1:0] = 00b(通 常モード) RCR4.ROPSEL = 0(ノーマル 動作モードの RTC 動作)	
	サブクロック発 ドの RTC 動作	養振器での低消費電力ぐ 時増加分 ^(注4)	フロックモー			0.11	_		SOMCR.SODRV[1:0] = 11b (低 消費電カモード 3) RCR4.ROPSEL = 1 (低消費電 カクロックモードの RTC 動 作)
					0.90	_		SOMCR.SODRV[1:0] = 00b(通 常モード) RCR4.ROPSEL = 1(低消費電 カクロックモードの RTC 動 作)	

注 1. 供給電流値には、全端子からの出力充放電電流は含まれません。内部プルアップ MOS トランジスタが OFF 状態のとき、この値が適用されます。電源電流は、VCC に流れ込む合計電流です。

- 注 2. IWDT と LVD は動作していません。
- 注 3. VCC = 3.3 V
- 注 4. 低速オンチップオシレータまたはサブ発振回路の電流を含みます。

表 2.13 動作電流とスタンパイ電流 (3) (1/2)

項目		シンボル	Min	Тур	Max	単位	測定条件
アナログ電源電流	12 ビット A/D 変換中(高速 A/D 変換モード 時)	I _{AVCC0}	_	_	1.44	mA	_
	12 ビット A/D 変換中(低消費電力 A/D 変換 モード時)		_	_	0.78	mA	_
	12 ビット D/A 変換中 ^(注1)		_	_	0.8	mA	_
	12 ビット A/D および 12 ビット D/A 変換待 機時(全ユニット) ^(注2)		_	_	1.0	μΑ	_
リファレンス電	12 ビット A/D 変換中	I _{REFH0}	_	_	120	μA	_
源電流	12 ビット A/D 変換待ち		_	_	60	nA	_
温度センサ (TSN)) 動作電流	I _{TNS}	_	95	_	μΑ	_

表 2.13 動作電流とスタンパイ電流 (3) (2/2)

条件: VCC = AVCC0 = 1.6~5.5 V

項目		シンボル	Min	Тур	Max	単位	測定条件
ログコンパレー	- •	I _{CMPLP}	_	12	_	μΑ	_
タ (ACMPLP) の 動作電流	コンパレータ(High-speed モード)		_	6.4	_	μΑ	_
	コンパレータ(Low-speed モード)		_	1.8	_	μΑ	_

- 注 1. D/A 変換の電源電流値には、リファレンス電源電流も含まれています。
- 注 2. 本 MCU がソフトウェアスタンドバイモードの場合または MSTPCRD.MSTPD16(ADC120 モジュールストップビット)がモジュールストップ状態の場合

2.2.6 VCC 立ち上がり/立ち下がり勾配とリップル周波数

表 2.14 立ち上がり/立ち下がり勾配の特性

条件: VCC = AVCC0 = 0~5.5 V

項目		シンボル	Min	Тур	Max	単位	測定条件
電源投入時の	起動時電圧モニタ0リセット無効	SrVCC	0.02	_	2	ms/V	_
VCC 立ち上がり 勾配	起動時電圧モニタ 0 リセット有効 ^{(注1) (注2)}						
	SCI ブートモード ^(注2)				2		

- 注 1. OFS1.LVDAS = 0 のとき
- 注 2. ブートモード時は、OFS1.LVDAS ビットの値にかかわらず、電圧モニタ 0 からのリセットは無効です。

表 2.15 立ち上がり/立ち下がり勾配とリップル周波数特性

条件: VCC = AVCC0 = 1.6~5.5 V

リップル電圧は、VCC 上限 (5.5 V) と下限 (1.6 V) の範囲内で、許容リップル周波数 f_{r(VCC)}を満たす必要があります。

VCC 変動が VCC±10%を超える場合は、許容電圧変動立ち上がり/立ち下がり勾配 dt/dVCC を満たす必要があります。

項目	シンボル	Min	Тур	Max	単位	測定条件
許容リップル周波数	f _{r(VCC)}	_	_	10	kHz	$ extstyle extstyle extstyle 2.2 \ V_{r (VCC)} \le VCC \times 0.2 \ extstyle extstyle $
		_	_	1	MHz	$ extstyle 2.2$ $V_{r (VCC)} \leq VCC \times 0.08$
		_	_	10	MHz	$ extstyle extstyle extstyle extstyle 2.2 \ V_{r (VCC)} \leq VCC \times 0.06 \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \ \$
許容電圧変動の立ち上がり/立ち下がり 勾配	dt/dVCC	1.0	_	_	ms/V	VCC 変動が VCC±10%を超える場合




図 2.2 リップル波形

2.2.7 熱特性

ジャンクション温度 (Tj) の最大値は、「2.2.1. Tj/Ta の定義」の値を超えないようにしてください。 Tj は、以下のいずれかの式で計算されます。

Tj = Ta + θja × 総消費電力

• Tj = Tt + Ψjt × 総消費電力

Tj: ジャンクション温度 (°C)

Ta:周囲温度(℃)

Tt:ケース上面中央部温度 (℃)

θja:「ジャンクション」-「周囲」間の熱抵抗 (℃/W)

Ψit:「ジャンクション」-「ケース上面中央部」間の熱抵抗 (°C/W)

総消費電力 = 電圧 × (リーク電流 + ダイナミック電流)

IO のリーク電流 = Σ (IOL × VOL) / 電圧 + Σ (|IOH| × |VCC – VOH|) / 電圧

● IO のダイナミック電流 = Σ IO (Cin + Cload) × IO のスイッチング周波数 × 電圧

Cin:入力容量 Cload:出力容量

 θ ja と Ψ jt については、表 2.16 を参照してください。

表 2.16 熟抵抗

項目	パッケージ	シンボル	值 ^(注1)	単位	測定条件
熱抵抗	48 ピン HWQFN	θја	18.0	°C/W	JESD 51-2 および
	48ピンLQFP		59.7		51-7 準拠
	64ピンLQFP		50.8		
	80ピンLQFP		52.0		
	100ピンLQFP		52.2		
	48 ピン HWQFN	Ψjt	0.14	°C/W	JESD 51-2 および
	48ピンLQFP		1.97		51-7 準拠
	64ピンLQFP		1.48		
	80ピンLQFP		1.48		
	100 ピン LQFP		1.48		

注 1. 値は、4 層基板使用時の基準値です。熱抵抗は、基板の層数やサイズによって変わります。詳細は、JEDEC 規格を参照してください。

2.3 AC 特性

2.3.1 周波数

表 2.17 High-speed 動作モードの動作周波数

項目			シンボル	Min	Тур	Max ^(注4)	単位
動作周波数	システムクロック (ICLK) ^{(注1)(注2)}	1.8~5.5 V	f	0.032768	_	48	MHz
	周辺モジュールクロック (PCLKB)	1.8~5.5 V		_	_	32	
	周辺モジュールクロック (PCLKD) ^(注3)	1.8~5.5 V		_	_	64	

- 注 1. フラッシュメモリのプログラムまたはイレース実行時の ICLK 下限周波数は 1 MHz です。フラッシュメモリのプログラムまたはイレースに ICLK を 4 MHz 未満で使用する場合、周波数は 1 MHz、2 MHz、または 3 MHz に設定できます。1.5 MHz などの非整数周波数は使用できません。
- 注 2. フラッシュメモリのプログラムまたはイレース実行時の ICLK の周波数精度は±1.0%とします。クロックソースの周波数精度を確認してください。
- 注 3. ADC12 使用時の PCLKD の下限周波数は 1 MHz です。
- 注 4. 動作周波数の最高値には内蔵オシレータの誤差は含まれていません。保証される動作範囲の詳細は、表 2.21 を参照してください。

表 2.18 Middle-speed モードの動作周波数

条件: VCC = AVCC0 = 1.6~5.5 V

項目			シンボル	Min	Тур	Max ^(注4)	単位
動作周波数	システムクロック (ICLK) ^{(注1)(注2)}	1.8~5.5 V	f	0.032768	_	24	MHz
		1.6~1.8 V		0.032768	_	4	
	周辺モジュールクロック (PCLKB)	1.8~5.5 V		_	_	24	
		1.6~1.8 V		_	_	4	
	周辺モジュールクロック (PCLKD) ^(注3)	1.8~5.5 V		_	_	24	
		1.6~1.8 V		_	_	4	

- 注 1. フラッシュメモリのプログラムまたはイレース実行時の ICLK 下限周波数は 1 MHz です。フラッシュメモリのプログラムまたはイレースに ICLK を 4 MHz 未満で使用する場合、周波数は 1 MHz、2 MHz、または 3 MHz に設定できます。1.5 MHz などの非整数周波数は使用できません。
- 注 2. フラッシュメモリのプログラムまたはイレース実行時の ICLK の周波数精度は±1.0%とします。クロックソースの周波数精度を確認してください。
- 注 3. ADC12 使用時の PCLKD の下限周波数は 1 MHz です。
- 注 4. 動作周波数の最高値には内蔵オシレータの誤差は含まれていません。保証される動作範囲の詳細は、表 2.21 を参照してください。

表 2.19 Low-speed モードの動作周波数

条件: VCC = AVCC0 = 1.6~5.5 V

項目	項目			Min	Тур	Max ^(注4)	単位
動作周波数	システムクロック (ICLK) ^{(注1)(注2)}	1.6~5.5 V	f	0.032768		2	MHz
	周辺モジュールクロック (PCLKB)	1.6~5.5 V				2	
	周辺モジュールクロック (PCLKD) ^(注3)	1.6~5.5 V				2	

- 注 1. フラッシュメモリのプログラムまたはイレース実行時の ICLK 下限周波数は 1 MHz です。
- 注 2. フラッシュメモリのプログラムまたはイレース実行時の ICLK の周波数精度は±1.0%とします。クロックソースの周波数精度を確認してください。
- 注3. ADC12 使用時の PCLKD の下限周波数は 1 MHz です。
- 注 4. 動作周波数の最高値には内蔵オシレータの誤差は含まれていません。保証される動作範囲の詳細は、表 2.21 を参照してください。

表 2.20 Subosc-speed モードの動作周波数

条件: VCC = AVCC0 = 1.6~5.5 V

項目			シンボル	Min	Тур	Max	単位
動作周波数	システムクロック (ICLK) ^(注1)	1.6~5.5 V	f	27.8528	32.768	37.6832	kHz
	周辺モジュールクロック (PCLKB)	1.6~5.5 V		_	_	37.6832	
	周辺モジュールクロック (PCLKD) ^(注2)	1.6~5.5 V		_	_	37.6832	

- 注 1. フラッシュメモリのプログラムまたはイレースはできません。
- 注 2. ADC12 は使用できません。

2.3.2 クロックタイミング

表 2.21 クロックタイミング (1/2)

項目	シンボル	Min	Тур	Max	単位	測定条件
EXTAL 外部クロック入力サイクル時間	t _{Xcyc}	50	_	_	ns	図 2.3
EXTAL 外部クロック入力 High レベルパルス幅	t _{XH}	20	_	_	ns	
EXTAL 外部クロック入力 Low レベルパルス幅	t _{XL}	20	_	_	ns	
EXTAL 外部クロック立ち上がり時間	t _{Xr}	_	_	5	ns	
EXTAL 外部クロック立ち下がり時間	t _{Xf}	_	_	5	ns	
EXTAL 外部クロック入力待機時間 ^(注1)	t _{EXWT}	0.3	_	_	μs	_
EXTAL 外部クロック入力周波数	f _{EXTAL}	_	_	20	MHz	1.8 ≦ VCC ≦ 5.5
		_	_	4		1.6 ≦ VCC < 1.8
メインクロック発振器発振周波数	f _{MAIN}	1		20	MHz	1.8 ≦ VCC ≦ 5.5

表 2.21 クロックタイミング (2/2)

項目	シンボル	Min	Тур	Max	単位	測定条件
		1	_	4		1.6 ≦ VCC < 1.8
LOCO クロック発振周波数	f _{LOCO}	27.8528	32.768	37.6832	kHz	_
LOCO クロック発振安定時間	t _{LOCO}	_	_	100	μs	図 2.4
IWDT 専用クロック発振周波数	f _{ILOCO}	12.75	15	17.25	kHz	_
MOCO クロック発振周波数	f _{MOCO}	6.8	8	9.2	MHz	_
MOCO クロック発振安定時間	t _{MOCO}	_	_	1	μs	_
HOCO クロック発振周波数 ^(注5)	f _{HOCO24}	23.76	24	24.24	MHz	Ta = -40~105°C 1.6 ≤ VCC ≤ 5.5
	f _{HOCO32}	31.68	32	32.32		Ta = $-40 \sim 105$ °C 1.6 \le VCC \le 5.5
	f _{HOCO48}	47.52	48	48.48		Ta = -40~105°C 1.6 ≦ VCC ≦ 5.5
	f _{HOCO64}	63.36	64	64.64		Ta = $-40 \sim 105$ °C 1.6 \le VCC \le 5.5
HOCO クロック発振安定待機時間 ^{(注3)(注4)}	thoco24 thoco32 thoco48 thoco64	_	1.9	_	μs	図 2.5
サブクロック発振器発振周波数	f _{SUB}	_	32.768		kHz	_
サブクロック発振安定時間 ^(注2)	t _{SUBOSC}	_	0.5	_	s	図 2.6

- 注 1. 外部クロックが安定しているとき、メインクロック発振器停止ビット (MOSCCR.MOSTP) を 0 (動作中) にしてからクロックが使用できるようになるまでの時間
- 注 2. サブクロック発振器の動作を開始するために SOSCCR.SOSTP ビットの設定を変更したら、サブクロック発振器の使用は必ずサブクロック発振安定待機時間が経過してから開始してください。サブクロック発振安定待ち時間は発振器製造者の推奨値以上にしてください。
- 注 3. MOCO 停止状態で HOCOCR.HCSTP ビットを 0 (発振) にした場合の特性です。MOCO 発振中に HOCOCR.HCSTP ビットを 0 (動作) にすると、この仕様は 1 µs 短くなります。
- 注 4. OSCSF.HOCOSFを確認して、安定時間が経過したか確認してください。
- 注 5. 出荷テスト時の精度




図 2.3 EXTAL 外部クロック入力タイミング





図 2.4 LOCO クロック発振開始タイミング



HOCO クロック発振開始タイミング(HOCOCR.HCSTP ビット設定により開始) 図 2.5




図 2.6 サブクロック発振開始タイミング

2.3.3 リセットタイミング

表 2.22 リセットタイミング

項目		シンボル	Min	Тур	Max	単位	測定条件
RES パルス幅	電源投入時	t _{RESWP}	10	_	_	ms	図 2.7
	電源投入時以外	t _{RESW}	30	_	_	μs	図 2.8
RES 解除後の待機時間(電源投入時)	LVD0 有効 ^(注1)	t _{RESWT}	_	0.9	_	ms	図 2.7
	LVD0 無効 ^(注2)		_	0.2	_		
RES 解除後の待機時間(電源投入中)	LVD0 有効 ^(注1)	t _{RESWT2}	_	0.9	_	ms	図 2.8
	LVD0 無効 ^(注2)		_	0.2	_		
内部リセット解除後の待機時間(ウォッ	LVD0 有効 ^(注1)	t _{RESWT3}	_	0.9	_	ms	図 2.9
チドッグタイマリセット、SRAM パリティエラーリセット、SRAM ECC エラーリセット、バスマスタ MPU エラーリセット、バススレーブ MPU エラーリセット、スタックポインタエラーリセット、ソフトウェアリセット)	LVD0 無効 ^(注2)		_	0.15	_		

注 1. OFS1.LVDAS = 0 のとき 注 2. OFS1.LVDAS = 1 のとき




図 2.7 電源投入時リセット入力タイミング




図 2.8 リセット入力タイミング (1)




図 2.9 リセット入力タイミング (2)

2.3.4 ウェイクアップ時間

低消費電力モードからの復帰タイミング (1) 表 2.23

項目				シンボル	Min	Тур	Max	単位	測定条件
ソフトウェアスタ ンバイモードから の復帰時間 ^(注1)	High-speed モ ード	メインクロック発 振器に水晶振動子 を接続	システムクロックソース はメインクロック発振器 (20 MHz) ^(注2)	tsbymc	_	2	3	ms	
		メインクロック発 振器に外部クロッ クを入力	システムクロックソース はメインクロック発振器 (20 MHz) ^(注3)	t _{SBYEX}	_	2.4	3.1	μs	
		システムクロックン ロックは 32 MHz)	ノースは HOCO (HOCO ク	t _{SBYHO}	_	4.9	6.2	μs	図 2.10
		システムクロックン ロックは 48 MHz)	ノースは HOCO (HOCO ク	t _{SBYHO}	_	4.8	6	μs	
		システムクロックン ロックは 64 MHz)	ノースは HOCO (HOCO ク	t _{SBYHO}	_	4.9	6.2	μs	
		システムクロックン	ノースは MOCO (8 MHz)	t _{SBYMO}	_	4	5	μs	

- 注 1. ICLK と PCLKx の分周比は許容周波数範囲の最小分周比です。復帰時間は、システムクロックソースにより決定されます。注 2. メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) の設定値は 0x05 です。
- メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) の設定値は 0x00 です。 注 3.

表 2.24 低消費電力モードからの復帰タイミング (2)

項目				シンボル	Min	Тур	Max	単位	測定条件
ソフトウェアスタ ンバイモードから の復帰時間 ^(注1)	Middle-speed モード	メインクロック発 振器に水晶振動子 を接続	システムクロックソース はメインクロック発振器 (20 MHz) ^(注2)	t _{SBYMC}	_	2	3	ms	
		メインクロック発 振器に外部クロッ クを入力	システムクロックソース はメインクロック発振器 (20 MHz) ^(注3) VCC = 1.8 V~5.5 V	tsbyex	_	2.4	3.1	μs	
			システムクロックソース はメインクロック発振器 (4 MHz) ^(注3) VCC = 1.6 V~1.8 V		_	8.5	9.1		
		システムクロック	VCC = 1.8 V~5.5 V ^(注4)	t _{SBYHO}	_	5.2	6.5	μs	図 2.10
		ソースは HOCO	VCC = 1.6 V~1.8 V		_	13.2	15		
		システムクロック	VCC = 1.8 V∼5.5 V	t _{SBYMO}	_	4	5	μs	
		ソースは MOCO (8 MHz)	VCC = 1.6 V~1.8 V			7.2	9		

- 注 1. ICLK と PCLKx の分周比は許容周波数範囲の最小分周比です。復帰時間は、システムクロックソースにより決定されます。
- 注 2. メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) の設定値は 0x05 です。 注 3. メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) の設定値は 0x00 です。
- 注 4. システムクロックは 24 MHz です。

表 2.25 低消費電力モードからの復帰タイミング(3)

項目	項目						Max	単位	測定条件
ソフトウェアスタ ンバイモードから の復帰時間 ^(注1)	Low-speed モ ード	振器に水晶振動子	システムクロックソース はメインクロック発振器 (2 MHz) ^(注2)	tsbymc	_	2	3	ms	図 2.10
		振器に外部クロッ	システムクロックソース はメインクロック発振器 (2 MHz) ^(注3)	t _{SBYEX}	_	14.5	16	μs	
		システムクロックン	ノースは MOCO (8 MHz)	t _{SBYMO}	_	12	15	μs	

- 注 1. ICLK と PCLKx の分周比は許容周波数範囲の最小分周比です。復帰時間は、システムクロックソースにより決定されます。
- 注 2. メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) の設定値は 0x05 です。
- 注 3. メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) の設定値は 0x00 です。

表 2.26 低消費電力モードからの復帰タイミング (4)

項目			シンボル	Min	Тур	Max	単位	測定条件
ソフトウェアスタ ンバイモードから の復帰時間 ^(注1)	Subosc-speed モード	システムクロックソースは サブクロック発振器 (32.768 kHz)	tsbysc	_	0.85	1	ms	図 2.10
		システムクロックソースは LOCO (32.768 kHz)	t _{SBYLO}	_	0.85	1.2	ms	

注 1. Subosc-speed モードでは、サブクロック発振器または LOCO はソフトウェアスタンバイモードでも引き続き発振します。




図 2.10 ソフトウェアスタンバイモード解除タイミング

表 2.27 低消費電力モードからの復帰タイミング (5)

項目		シンボル	Min	Тур	Max	単位	測定条件
ソフトウェアスタンバイモードから スヌーズモードへの復帰時間	High-speed モード システムクロックソースは HOCO	t _{SNZ}	_	4.1	5.2	μs	図 2.11
	Middle-speed モード システムクロックソースは HOCO (24 MHz) VCC = 1.8 V~5.5 V	t _{SNZ}	_	4.2	5.3	μs	
	Middle-speed モード システムクロックソースは HOCO (24 MHz) VCC = 1.6 V~1.8 V	t _{SNZ}	_	8.3	10 μs		
	Low-speed モード システムクロックソースは MOCO (2 MHz)	t _{SNZ}	_	6.7	8.0	μs	




図 2.11 ソフトウェアスタンパイモードからスヌーズモードへの復帰タイミング

2.3.5 NMI/IRQ ノイズフィルタ

表 2.28 NMI/IRQ ノイズフィルタ

項目	シンボル	Min	Тур	Max	単位	測定条件	
NMI パルス幅	t _{NMIW}	200	_	_	ns	NMI デジタルフィルタ無効	t _{Pcyc} × 2 ≦ 200ns
		t _{Pcyc} × 2 ^(注1)	_	_			t _{Pcyc} × 2 > 200ns
		200	_	_		NMI デジタルフィルタ有効	t _{NMICK} × 3 ≦ 200ns
		t _{NMICK} × 3.5 ^(注2)	_	_			t _{NMICK} × 3 > 200ns
IRQ パルス幅	t _{IRQW}	200	_	_	ns	IRQ デジタルフィルタ無効	t _{Pcyc} × 2 ≦ 200ns
		t _{Pcyc} × 2 ^(注1)	_	_			t _{Pcyc} × 2 > 200ns
		200	_	_		IRQ デジタルフィルタ有効	$t_{\text{IRQCK}} \times 3 \le 200 \text{ns}$
		t _{IRQCK} × 3.5 ^(注3)	_	_			t _{IRQCK} × 3 > 200ns

- 注. ソフトウェアスタンバイモード時は最小 200 ns です。
- 注. クロックソースを切り替える場合、切り替えるソースの4クロックサイクルを足す必要があります。
- 注 1. t_{Pcyc} は PCLKB の周期を意味します。
- 注 2. t_{NMICK} は、NMI デジタルフィルタサンプリングクロックの周期を意味します。
- 注 3. t_{IRQCK} は、IRQi デジタルフィルタサンプリングクロックの周期を示します(i = 0~7)。




図 2.12 NMI 割り込み入力タイミング




図 2.13 IRQ 割り込み入力タイミング

2.3.6 I/O ポート、POEG、GPT、AGT、KINT、ADC12 トリガタイミング

表 2.29 I/O ポート、POEG、GPT、AGT、KINT、ADC12 トリガタイミング

項目			シンボル	Min	Max	単位	測定条件
I/O ポート	入力データパルス幅	2.7 V ≦ VCC ≦ 5.5 V	t _{PRW}	2	_	t _{Pcyc}	図 2.14
		2.4 V ≦ VCC < 2.7 V		3			
		1.6 V ≦ VCC < 2.4 V		4			
POEG	POEG 入力トリガパルス幅		t _{POEW}	3	_	t _{Pcyc}	図 2.15
GPT	インプットキャプチャパルス幅	単エッジ	t _{GTICW}	1.5	_	t _{PDcyc}	図 2.16
		両エッジ		2.5	_		
AGT	AGTIO、AGTEE 入力サイクル	1.8 V ≦ VCC ≦ 5.5 V	t _{ACYC} (注1)	250	_	ns ns	図 2.17
		1.6 V ≦ VCC < 1.8 V		2000	_		
	AGTIO、AGTEE 入力 High レベル	1.8 V ≦ VCC ≦ 5.5 V	t _{ACKWH} ,	100	_	ns	
	幅、Low レベル幅	1.6 V ≦ VCC < 1.8 V	t _{ACKWL}	800	_	ns	
	AGTIO, AGTO, AGTOA, AGTOB	2.7 V ≦ VCC ≦ 5.5 V	t _{ACYC2}	62.5	_	ns	図 2.17
	出力サイクル 	2.4 V ≦ VCC < 2.7 V		125	_	ns	
		1.8 V ≦ VCC < 2.4 V		250	_	ns	
		1.6 V ≦ VCC < 1.8 V		500	_	ns	
ADC12 ビット	12 ビット A/D コンバータトリガ入	ト A/D コンバータトリガ入力パルス幅 t		1.5	-	t _{Pcyc}	図 2.18
KINT	KRn (n = 00~07) パルス幅		t _{KR}	250	_	ns	図 2.19

注 1. AGTIO 入力の制約: t_{Pcyc} × 2(t_{Pcyc} : PCLKB サイクル) $< t_{ACYC}$




図 2.14 I/O ポート入力タイミング




図 2.15 POEG 入力トリガタイミング




図 2.16 GPT インプットキャプチャタイミング




図 2.17 AGT 入出力タイミング




図 2.18 ADC12 トリガ入力タイミング




図 2.19 キー割り込み入力タイミング

CAC タイミング 2.3.7

CAC タイミング 表 2.30

条件: VCC = AVCC0 = 1.6~5.5 V

項目		シンボル	Min	Тур	Max	単位	測定条件	
CAC	CACREF 入力パルス 幅	t _{Pcyc} ^(注1) ≦ t _{CAC} ^(注2)	tCACREF	4.5 × t _{CAC} + 3 × t _{Pcyc}	_	_	ns	
		t _{Pcyc} (注1)> t _{CAC} (注2)		5 × t _{CAC} + 6.5 × t _{Pcyc}	_	_	ns	

注 1. t_{Pcyc}: PCLKB の周期。 注 2. t_{CAC}: CAC カウントクロックソースの周期

2.3.8 SCI タイミング

表 2.31 SCI タイミング (1)

条件: VCC = AVCC0 = 1.6~5.5 V

			シンボル	Min	Max	単位	測定条件
入力クロックサイク	調歩同期式	2.7 V ≤ VCC ≤ 5.5 V	t _{Scyc}	125	_	ns	図 2.20
ル		2.4 V ≦ VCC < 2.7 V		250	_		
		1.8 V ≦ VCC < 2.4 V		500	_		
		1.6 V ≦ VCC < 1.8 V		1000	_		
	クロック同期式	2.7 V ≦ VCC ≦ 5.5 V		187.5	_		
		2.4 V ≦ VCC < 2.7 V		375	_		
		1.8 V ≦ VCC < 2.4 V		750	_		
		1.6 V ≦ VCC < 1.8 V		1500	_		
入力クロックパルス帽			t _{SCKW}	0.4	0.6	t _{Scyc}	
入力クロック立ち上か	 『り時間		t _{SCKr}	_	20	ns	
入力クロック立ち下か	 ヾり時間		t _{SCKf}	_	20	ns	
出力クロックサイク	調歩同期式	2.7 V ≦ VCC ≦ 5.5 V	t _{Scyc}	187.5	_	ns	
ル	11.3797	$2.4 \text{ V} \leq \text{VCC} < 2.7 \text{ V}$	_ Scyc	375	_	-	
		1.8 V ≦ VCC < 2.4 V	1	750		-	
		1.6 V ≦ VCC < 1.8 V		1500	_	_	
	クロック同期式	2.7 V ≦ VCC ≦ 5.5 V		125	_	_	
	7 - 7 7 1-1/0120	$2.4 \text{ V} \leq \text{VCC} < 2.7 \text{ V}$		250	_	_	
		$1.8 \text{ V} \leq \text{VCC} < 2.4 \text{ V}$		500			
		$1.6 \text{ V} \le \text{VCC} < 1.8 \text{ V}$	-	1000			
出力クロックパルス幅	_ <u> </u>	1.0 V = V00 \ 1.0 V	t _{SCKW}	0.4	0.6	t _{Scyc}	
出力クロック立ち上か		1.8 V ≦ VCC ≦ 5.5 V	t _{SCKr}	1_	20	ns	
1137 - 77 - 32%) +3 (H)	1.6 V ≦ VCC < 1.8 V	SCKI	_	30	- "	
出カクロック立ち下か	 ヾり 時間	1.8 V ≦ VCC ≦ 5.5 V	t _{SCKf}		20	ns	
	2 - 3 -3	1.6 V ≦ VCC < 1.8 V	JOCKI		30	-	
 送信データ遅延時間	クロック同期式	1.8 V ≦ VCC ≦ 5.5 V	t _{TXD}	_	40	ns	図 2.21
(マスタ)	7 - 7 7 1-1/0120	1.6 V ≦ VCC < 1.8 V	1,170		45	- "	2.2.
送信データ遅延時間	クロック同期式	$2.7 \text{ V} \leq \text{VCC} \leq 5.5 \text{ V}$			55	ns	
(スレーブ)	7 - 7 7 1-170120	$2.4 \text{ V} \leq \text{VCC} < 2.7 \text{ V}$	_		60		
		$1.8 \text{ V} \leq \text{VCC} < 2.4 \text{ V}$	1		100		
		$1.6 \text{ V} \subseteq \text{VCC} < 2.4 \text{ V}$ $1.6 \text{ V} \subseteq \text{VCC} < 1.8 \text{ V}$			125		
受信データセットア	クロック同期式	$2.7 \text{ V} \leq \text{VCC} \leq 1.5 \text{ V}$ $2.7 \text{ V} \leq \text{VCC} \leq 5.5 \text{ V}$	4	45		no.	
ップ時間(マスタ)	グロググ同類式	$2.4 \text{ V} \leq \text{VCC} \leq 3.3 \text{ V}$ $2.4 \text{ V} \leq \text{VCC} < 2.7 \text{ V}$	t _{RXS}	55	_	ns	
						_	
		$1.8 \text{ V} \leq \text{VCC} < 2.4 \text{ V}$	_	90	_		
<u>π</u> Ε=* Δ	4 D 4 D ## -*	$1.6 \text{ V} \leq \text{VCC} < 1.8 \text{ V}$	1	110	_		ns
受信データセットア ップ時間(スレーブ)	クロック同期式	$2.7 \text{ V} \leq \text{VCC} \leq 5.5 \text{ V}$		40	_	ns	
₩ = - × + 1 ··· · · · · · · · · · · · · · · · ·		$1.6 \text{ V} \leq \text{VCC} < 2.7 \text{ V}$		45	_	ns	\dashv
受信データホールド 時間 (マスタ)	クロック同期式		t _{RXH}	5		ns	ns
受信データホールド 時間 (スレーブ)	クロック同期式		t _{RXH}	40	-	ns	




図 2.20 SCK クロック入力タイミング




図 2.21 クロック同期式モードにおける SCI 入出力タイミング

表 2.32 SCI タイミング (2) (1/2)

条件: VCC = AVCC0 = 1.6~5.5 V

			シンボル	Min	Max	単位 (注1)	測定条件
	ナイクル出	2.7 V ≦ VCC ≦ 5.5 V	t _{SPcyc}	125	_	ns	図 2.22
力(マスタ)		2.4 V ≦ VCC < 2.7 V		250	_		
		1.8 V ≦ VCC < 2.4 V		500	_		
		1.6 V ≦ VCC < 1.8 V		1000	_		
SCK クロックサ	ナイクル入	2.7 V ≦ VCC ≦ 5.5 V		187.5	_		
カ(スレーブ)		2.4 V ≦ VCC < 2.7 V		375	_		
		1.8 V ≦ VCC < 2.4 V		750	_		
		1.6 V ≦ VCC < 1.8 V		1500	_		
SCK クロックト	High レベル	パルス幅	t _{SPCKWH}	0.4	0.6	t _{SPcyc}	1
SCK クロック l	Low レベル	パルス幅	tspckwl	0.4	0.6	t _{SPcyc}	1
SCK クロックゴ	時間	1.8 V ≦ VCC ≦ 5.5 V	t _{SPCKr} ,	_	20	ns	†
/立ち下がり時	間	1.6 V ≦ VCC < 1.8 V	tspckf	_	30		
データ入力セ	マスタ	2.7 V ≦ VCC ≦ 5.5 V	t _{SU}	45	_		図 2.23 ~
ットアップ時 間		2.4 V ≦ VCC < 2.7 V		55	_		2.26
Inj		1.8 V ≦ VCC < 2.4 V		80	_		
		1.6 V ≦ VCC < 1.8 V		110	_		
	スレーブ	2.7 V ≦ VCC ≦ 5.5 V		40	_	1	
		1.6 V ≦ VCC < 2.7 V		45	_		
データ入力ホ	マスタ		t _H	33.3	_	ns	1
ールド時間	スレーブ			40	_		
SS 入力セット	_ アップ時間		t _{LEAD}	1	_	t _{SPcyc}	1
SS 入力ホール	ド時間		t _{LAG}	1	<u> </u>	t _{SPcyc}	1
データ出力遅	マスタ	1.8 V ≦ VCC ≦ 5.5 V	t _{OD}	_	40	ns	1
延時間		1.6 V ≦ VCC < 1.8 V		_	50		
	スレーブ	2.4 V ≦ VCC ≦ 5.5 V		_	65	1	
		1.8 V ≦ VCC < 2.4 V		_	100	1	
		1.6 V ≦ VCC < 1.8 V		_	125		
データ出力ホ	マスタ	2.7 V ≦ VCC ≦ 5.5 V	t _{OH}	-10	_	ns	1
ールド時間		2.4 V ≦ VCC < 2.7 V		-20	_		
	1.8 V ≦ VCC < 2.4 V	1.8 V ≦ VCC < 2.4 V		-30	_	7	
		1.6 V ≦ VCC < 1.8 V		-40	_		
データ立ち上 マスタ	スレーブ			-10	_		
	マスタ	1.8 V ≦ VCC ≦ 5.5 V	t _{Dr} , t _{Df}	_	20	ns	1
がり/立ち下 がり時間		1.6 V ≦ VCC < 1.8 V		_	30		
	スレーブ	1.8 V ≦ VCC ≦ 5.5 V		_	20		
		1.6 V ≦ VCC < 1.8 V		_	30		

表 2.32 SCI タイミング (2) (2/2)

条件: VCC = AVCC0 = 1.6~5.5 V

項目			シンボル	Min	Max	単位 (注1)	測定条件	
簡易	スレーブアクセス時間	2.4 V ≦ VCC ≦ 5.5 V	t _{SA}	_	6	t _{Pcyc}	図 2.26	
SPI		1.8 V ≦ VCC < 2.4 V	24 MHz ≦ PCLKB ≦ 32 MHz		_	7		
		PCLKB < 24 MHz			_	6		
		1.6 V ≦ VCC < 1.8 V			_	6		
	スレーブ出力開放時間	2.4 V ≦ VCC ≦ 5.5 V	,	t _{REL}	_	6	t _{Pcyc}	
		1.8 V ≦ VCC < 2.4 24 MHz ≦ PCLKB V ≤ 32 MHz			_	7		
		PCLKB < 24 MHz			_	6		
		1.6 V ≦ VCC < 1.8 V	,		_	6		

注 1. t_{Pcyc}: PCLKB の周期




図 2.22 SCI 簡易 SPI モードクロックタイミング




図 2.23 SCI 簡易 SPI モードタイミング(マスタ、CKPH = 1)




図 2.24 SCI 簡易 SPI モードタイミング(マスタ、CKPH = 0)




図 2.25 SCI 簡易 SPI モードタイミング(スレーブ、CKPH = 1)




図 2.26 SCI 簡易 SPI モードタイミング(スレーブ、CKPH = 0)

表 2.33 SCI タイミング (3)

条件: VCC = AVCC0 = 2.7~5.5 V

項目		シンボル	Min	Max	単位	測定条件
簡易 IIC(標準モ	SDA 入力立ち上がり時間	t _{Sr}	_	1000	ns	図 2.27
一ド)	SDA 入力立ち下がり時間	t _{Sf}	_	300	ns	
	SDA 入力スパイクパルス除去時間	t _{SP}	0	4×t _{IICcyc} (注1)	ns	
	データ入力セットアップ時間	t _{SDAS}	250	_	ns	
	データ入力ホールド時間	t _{SDAH}	0	_	ns	
	SCL、SDA の容量性負荷	C _b (注2)	_	400	pF	
簡易 IIC(ファス	SDA 入力立ち上がり時間	t _{Sr}	_	300	ns	図 2.27
トモード)	SDA 入力立ち下がり時間	t _{Sf}	_	300	ns	
	SDA 入力スパイクパルス除去時間	t _{SP}	0	4×t _{IICcyc} (注1)	ns	
	データ入力セットアップ時間	t _{SDAS}	100	_	ns	
	データ入力ホールド時間	t _{SDAH}	0	_	ns	
	SCL、SDA の容量性負荷	C _b (注2)	_	400	pF	

- 注 1. t_{IICcyc} : SMR.CKS[1:0]ビットによって選択されたクロックサイクル。
- 注 2. C_b はバスラインの容量総計を意味します。




図 2.27 SCI 簡易 IIC モードタイミング

2.3.9 SPI タイミング

表 2.34 SPI タイミング (1/3)

項目				シンボル	Min	Max	単位 (注1)	測定条件
SPI		マスタ	2.7 V ≦ VCC ≦ 5.5 V	t _{SPcyc}	62.5	_	ns	図 2.28
	ックサイク ル		2.4 V ≦ VCC < 2.7 V		125	_		C = 30 pF
			1.8 V ≦ VCC < 2.4 V		250	_		
			1.6 V ≦ VCC < 1.8 V		500	_		
		スレー	2.7 V ≦ VCC ≦ 5.5 V		187.5	_		
		ブ	2.4 V ≦ VCC < 2.7 V		375	_		
			1.8 V ≦ VCC < 2.4 V		750	_		
			1.6 V ≦ VCC < 1.8 V		1500	_		
	RSPCK クロック High レベルパルス幅	マスタ		tspcкwh	(t _{SPcyc} - t _{SPCKr} - t _{SPCKf}) / 2 - 3	_	ns	
		スレーフ	Ϋ́		3 × t _{Pcyc}	_		
	RSPCK クロック Low レベルパルス 幅	マスタ		tspckwl	(t _{SPcyc} t _{SPCKr} t _{SPCKf}) / 2 3	_	ns	
		スレーフ	Ĵ		3 × t _{Pcyc}	_		
	RSPCKクロ	出力	2.7 V ≦ VCC ≦ 5.5 V	t _{SPCKr} ,	_	10	ns	7
	ック立ち上 がり/立ち		2.4 V ≦ VCC < 2.7 V	t _{SPCKf}	_	15		
	下がり時間		1.8 V ≦ VCC ≦ 2.4 V		_	20		
			1.6 V ≦ VCC < 1.8 V		_	30		
		入力			_	0.1	μs/V	

表 2.34 SPI タイミング (2/3)

項目					シンボル	Min	Max	単位 (注1)	測定条件
SPI	データ入力	マスタ	2.7 V ≦ VCC ≦ 5.5	V	t _{SU}	10	_	ns	図 2.29~図
	セットアッ プ時間		2.4 V ≦ VCC < 2.7 V	16 MHz ≦ PCLKB ≦ 32 MHz		30	_		2.34 C = 30 pF
				PCLKB ≦ 16 MHz		10	_]	
			1.8 V ≦ VCC < 2.4 V	16 MHz ≦ PCLKB ≦ 32 MHz		55	_		
		_		8 MHz ≦ PCLKB ≦ 16 MHz		30	_		
				PCLKB ≤ 8 MHz		10	_		
			1.6 V ≤ VCC < 1.8 V	/		10	_		
		スレー	2.4 V ≦ VCC ≦ 5.5	V		10	_	1	
		ブ	1.8 V ≤ VCC < 2.4 V	/		15	_		
			1.6 V ≤ VCC < 1.8 V	/		20	_		
	データ入力 ホールド時 (RSPCK は PCLKB/2) マスタ (RSPCK は PCLKB/2 以外)			t _{HF}	0	_	ns		
			· ·			t _{Pcyc}	_		
		スレーブ			t _H	20	_		
SPI	PI SSL セット アップ時間	マスタ	マスタ 1.8 V ≦ VCC ≦ 5.5 V			-30 + N × t _{Spcyc} (注2)	_	ns	
			1.6 V ≦ VCC < 1.8 V	J.		-50 + N × t _{Spcyc} (注2)	_		
		スレーフ	ĵ		6 × t _{Pcyc}	_	ns		
	SSL ホール ド時間	マスタ		t _{LAG}	-30 + N × t _{Spcyc} (注3)	_	ns		
		スレーフ	ĵ	1	6 × t _{Pcyc}	_	ns		
	データ出力	マスタ	2.7 V ≦ VCC ≦ 5.5	V	t _{OD}	_	14	ns	1
	遅延時間		2.4 V ≦ VCC < 2.7 V	/		_	20	1	
			1.8 V ≦ VCC < 2.4 V	/		_	25	1	
			1.6 V ≦ VCC < 1.8 V	/		_	30	1	
		スレー	2.7 V ≦ VCC ≦ 5.5	V		_	50	1	
		ブ	2.4 V ≦ VCC < 2.7 V	J		_	60	1	
			1.8 V ≦ VCC < 2.4 V		_	85			
			1.6 V ≦ VCC < 1.8 V	J		_	110		
	データ出力	マスタ			t _{OH}	0	_	ns	
	ホールド時 間					0			
	連続転送遅延時間	マスタ			t _{TD}	t _{SPcyc} + 2 × t _{Pcyc}	8 × t _{SPcyc} + 2 × t _{Pcyc}	ns	
		スレーフ	j		7	6 × t _{Pcyc}	_	1	

表 2.34 SPI タイミング (3/3)

項目				シンボル	Min	Max	単位 (注1)	測定条件
SPI	MOSI, MISO	出力	2.7 V ≦ VCC ≦ 5.5 V	t _{Dr} , t _{Df}	_	10	ns	図 2.29~図
	立ち上がり /立ち下が		2.4 V ≦ VCC < 2.7 V		_	15		2.34 C = 30 pF
	り時間		1.8 V ≦ VCC < 2.4 V		_	20		_
	入力		1.6 V ≦ VCC < 1.8 V		_	30		
		入力	•		_	1	μs	
	SSL 立ち上 がり/立ち 下がり時間	出力	2.7 V ≦ VCC ≦ 5.5 V	t _{SSLr} ,	_	10	ns	
			2.4 V ≦ VCC < 2.7 V	tsslf	_	15		
			1.8 V ≦ VCC < 2.4 V		_	20		
			1.6 V ≦ VCC < 1.8 V		_	30		
		入力			_	1	μs	
	スレーブアク 間	セス時 2.4 V ≦ VCC ≦ 5.5 V		t _{SA}		2 × t _{Pcyc} + 100	ns	図 2.33 と 図 2.34
			1.8 V ≦ VCC < 2.4 V		_	2 × t _{Pcyc} + 140		C = 30 pF
			1.6 V ≦ VCC < 1.8 V		_	2 × t _{Pcyc} + 180		
	スレーブ出力開間	スレーブ出力開放時 2.4 V ≦ VCC ≦ 5.5 V		t _{REL}		2 × t _{Pcyc} + 100	ns	
			1.8 V ≦ VCC < 2.4 V		_	2 × t _{Pcyc} + 140		
			1.6 V ≦ VCC < 1.8 V		_	2 × t _{Pcyc} + 180		

- 注 1.
- t_{Pcyc}: PCLKB サイクル N は、SPCKD レジスタで設定可能な 1~8 の整数です。 N は、SSLND レジスタで設定可能な 1~8 の整数です。 注 2.




図 2.28 SPI クロックタイミング




図 2.29 SPI タイミング(マスタ、CPHA = 0) (ビットレート: PCLKA を 2 分周以外に設定)




図 2.30 SPI タイミング(マスタ、CPHA = 0)(ビットレート: PCLKB を 2 分周に設定)




図 2.31 SPI タイミング(マスタ、CPHA = 1)(ビットレート: PCLKA を 2 分周以外に設定)




図 2.32 SPI タイミング(マスタ、CPHA = 1)(ビットレート: PCLKB を 2 分周に設定)




図 2.33 SPI タイミング (スレーブ、CPHA = 0)




図 2.34 SPI タイミング (スレーブ、CPHA = 1)

2.3.10 IIC タイミング

表 2.35 IIC タイミング

条件: VCC = AVCC0 = 2.7~5.5 V

項目		シンボル	Min ^(注1)	Max	単位	測定条件	
IIC(標準モード、	SCL 入力サイクル時間	t _{SCL}	6 (12) × t _{IICcyc} + 1300	_	ns	図 2.35	
SMBus)	SCL 入力 High レベルパルス幅	t _{SCLH}	3 (6) × t _{IICcyc} + 300	_	ns		
	SCL 入力 Low レベルパルス幅	t _{SCLL}	3 (6) × t _{IICcyc} + 300	_	ns		
	SCL、SDA 入力立ち上がり時間	t _{Sr}	_	1000	ns		
	SCL、SDA 入力立ち下がり時間	t _{Sf}	_	300	ns		
	SCL、SDA 入力スパイクパルス除去 時間	t _{SP}	0	1 (4) × t _{IICcyc}	ns	ns ns	
	SDA 入力バスフリー時間(ウェイクアップ機能無効時)	t _{BUF}	3 (6) × t _{IICcyc} + 300	_	ns		
	SDA 入力バスフリー時間(ウェイクアップ機能有効時)	t _{BUF}	3 (6) × t _{IICcyc} + 4 × t _{Pcyc} + 300	_	ns		
	START 条件入力ホールド時間(ウェイクアップ機能無効時)	t _{STAH}	t _{IICcyc} + 300	_	ns		
	START 条件入力ホールド時間(ウェイクアップ機能有効時)	tstah	1 (5) × t _{IICcyc} + t _{Pcyc} + 300	_	ns		
	再送 START 条件入力セットアップ 時間	t _{STAS}	1000	_	ns		
	STOP 条件入力セットアップ時間	t _{STOS}	1000	_	ns		
	データ入力セットアップ時間	t _{SDAS}	t _{IICcyc} + 50	_	ns		
	データ入力ホールド時間	t _{SDAH}	0	_	ns	;	
	SCL、SDA の容量性負荷	C _b	_	400	pF		
IIC (ファストモー	SCL 入力サイクル時間	t _{SCL}	6 (12) × t _{IICcyc} + 600	_	ns	図 2.35	
ド)	SCL 入力 High レベルパルス幅	t _{SCLH}	3 (6) × t _{IICcyc} + 300	_	ns		
	SCL 入力 Low レベルパルス幅	t _{SCLL}	3 (6) × t _{IICcyc} + 300	_	ns		
	SCL、SDA 入力立ち上がり時間	t _{Sr}	_	300	ns		
	SCL、SDA 入力立ち下がり時間	t _{Sf}	_	300	ns	1	
	SCL、SDA 入力スパイクパルス除去 時間	t _{SP}	0	1 (4) × t _{IICcyc}	ns		
	SDA 入力バスフリー時間(ウェイクアップ機能無効時)	t _{BUF}	3 (6) × t _{IICcyc} + 300	_	ns		
	SDA 入力バスフリー時間(ウェイクアップ機能有効時)	t _{BUF}	3 (6) × t _{IICcyc} + 4 × t _{Pcyc} + 300	_	ns		
	START 条件入力ホールド時間(ウェイクアップ機能無効時)	t _{STAH}	t _{IICcyc} + 300	_	ns		
	START 条件入力ホールド時間(ウェイクアップ機能有効時)	t _{STAH}	1 (5) × t _{IICcyc} + t _{Pcyc} + 300	_	ns	_	
	再送 START 条件入力セットアップ 時間	t _{STAS}	300	_	ns		
	STOP 条件入力セットアップ時間	t _{STOS}	300	_	ns	1	
	データ入力セットアップ時間	t _{SDAS}	t _{IICcyc} + 50	_	ns	1	
	データ入力ホールド時間	t _{SDAH}	0	_	ns	1	
	SCL、SDA の容量性負荷	C _b	_	400	pF	1	

- 注. t_{IICcyc} : IIC 内部基準クロック (IIC ϕ) の周期、 t_{Pcyc} : PCLKB の周期
- 注 1. ICFER.NFE が 1 でデジタルフィルタが有効な場合、ICMR3.NF[1:0]が 11b であると () 内の値が適用されます。




図 2.35 I²C バスインタフェース入出力タイミング

2.3.11 CLKOUT タイミング

表 2.36 CLKOUT タイミング

項目			シンボル	Min	Max	単位	測定条件
CLKOUT	CLKOUT 端子出力サイクル	2.7 V ≦ VCC ≦ 5.5 V	t _{Ccyc}	62.5	_	ns	図 2.36
	(注1)	1.8 V ≦ VCC < 2.7 V		125	_		
		1.6 V ≦ VCC < 1.8 V		250	_		
	CLKOUT 端子 High レベルパ	2.7 V ≦ VCC ≦ 5.5 V	t _{CH}	15	_	ns	
	ルス幅 ^(注2)	1.8 V ≦ VCC < 2.7 V		30	_		
	1.6 V ≦ VCC < 1.8 V		150	_			
	CLKOUT 端子 Low レベルパ	2.7 V ≦ VCC ≦ 5.5 V	t _{CL}	15	_	ns	
	ルス幅 ^(注2) 	1.8 V ≦ VCC < 2.7 V		30	_		
		1.6 V ≦ VCC < 1.8 V		150	_		
	CLKOUT 端子出力立ち上がり	2.7 V ≦ VCC ≦ 5.5 V	t _{Cr}	_	12	ns	
	時間	1.8 V ≦ VCC < 2.7 V		_	25		
		1.6 V ≦ VCC < 1.8 V		_	50		
	CLKOUT 端子出力立ち下がり	2.7 V ≦ VCC ≦ 5.5 V	t _{Cf}	_	12	ns	
時間 	時间	1.8 V ≦ VCC < 2.7 V		_	25		
		1.6 V ≦ VCC < 1.8 V		_	50		

注 1. EXTAL 外部クロック入力または発振器の 1 分周(CKOCR.CKOSEL[2:0]ビット = 011b かつ CKOCR.CKODIV[2:0]ビット = 000b)を 使用して CLKOUT から出力する場合は、入力デューティーサイクル 45~55%で表 2.36 の仕様を満たします。

注 2. クロック出力ソースに MOCO が選択されている場合(CKOCR.CKOSEL[2:0]ビット = 001b)、クロック出力分周比を 2 分周 (CKOCR.CKODIV[2:0]ビット = 001b) に設定してください。




図 2.36 CLKOUT 出力タイミング

2.4 ADC12 特性




図 2.37 AVCC0~VREFH0 電圧範囲

表 2.37 高速 A/D 変換モードにおける A/D 変換特性(1) (1/2)

条件:VCC = AVCC0 = VREFH0 = 4.5~5.5 $V^{(25)}$, VSS = AVSS0 = VREFL0 = 0 V 基準電圧範囲を VREFH0 および VREFL0 に印加

項目		Min	Тур	Max	単位	測定条件
PCLKD (ADCLK) 周波数		1	_	64	MHz	ADACSR.ADSAC = 0
				48	MHz	ADACSR.ADSAC = 1
アナログ入力容量 ^(注2)	Cs	_	_	9(注3)	pF	高精度チャネル
		_	_	10 ^(注3)	pF	通常精度チャネル
アナログ入力抵抗	ナログ入力抵抗 Rs		_	1.3 ^(注3)	kΩ	高精度チャネル
		_	_	5.0 ^(注3)	kΩ	通常精度チャネル
アナログ入力電圧範囲	Ain	0	_	VREFH0	V	_
分解能		_	_	12	ビット	_
変換時間 ^(注1) (PCLKD = 64 MHz で動作)	許容信号源 インピーダ ンス Max = 0.3 kΩ	0.70 (0.211) (注4)	_	_	μs	高精度チャネル ADCSR.ADHSC = 0 ADSSTRn.SST[7:0] = 0x0D ADACSR.ADSAC = 0
		1.34 (0.852) (注4)	_	_	μs	通常精度チャネル ADCSR.ADHSC = 0 ADSSTRn.SST[7:0] = 0x36 ADACSR.ADSAC = 0

表 2.37 高速 A/D 変換モードにおける A/D 変換特性(1) (2/2)

条件:VCC = AVCC0 = VREFH0 = 4.5~5.5 $V^{(\pm 5)}$, VSS = AVSS0 = VREFL0 = 0 V 基準電圧範囲を VREFH0 および VREFL0 に印加

項目		Min	Тур	Max	単位	測定条件
変換時間 ^(注1) (PCLKD = 48 MHz で動作)			_	_	μs	高精度チャネル ADCSR.ADHSC = 0 ADSSTRn.SST[7:0] = 0x0A ADACSR.ADSAC = 1
		1.29 (0.844) (注4)	_	_	μs	通常精度チャネル ADCSR.ADHSC = 0 ADSSTRn.SST[7:0] = 0x28 ADACSR.ADSAC = 1
オフセット誤差		_	±1.0	±4.5	LSB	高精度チャネル
				±6.0	LSB	指定以外
フルスケール誤差		_	±1.0	±4.5	LSB	高精度チャネル
				±6.0	LSB	指定以外
量子化誤差		_	±0.5	_	LSB	_
絶対精度		_	±2.5	±5.0	LSB	高精度チャネル
				±8.0	LSB	指定以外
DNL 微分非直線性誤差		_	±1.0	_	LSB	_
INL 積分非直線性誤差		_	±1.5	±3.0	LSB	_

- 注. 12 ビット A/D コンバータ入力以外の端子機能が使用されていない場合にこの特性が適用されます。絶対精度には量子化誤差は含まれていません。オフセット誤差、フルスケール誤差、DNL 微分非直線性誤差、INL 積分非直線性誤差に量子化誤差は含まれていません。
- 注 1. 変換時間は、サンプリング時間と比較時間の合計です。各項目には、測定条件にサンプリングステート数を示します。
- 注 2. I/O 入力容量 (Cin) 以外は、「2.2.4. I/O V_{OH}、V_{OL}、その他の特性」を参照してください。
- 注 3. 参考データ。
- 注 4. () はサンプリング時間を示します。
- 注 5. VREFH0 < AVCCO のとき、Max 値は次のとおりです。

絶対精度/オフセット誤差/フルスケール誤差:

AVCC0 と VREFHO の電圧差に対して、Max 値に±0.75 LSB/V 加算する必要があります。

INL 積分非直線性誤差:

AVCCOと VREFHO の電圧差に対して、Max 値に±0.2 LSB/V 加算する必要があります。

表 2.38 高速 A/D 変換モードにおける A/D 変換特性(2) (1/2)

条件: VCC = AVCC0 = VREFH0 = 2.7~5.5 V^(注5), VSS = AVSS0 = VREFL0 = 0 V 基準電圧範囲を VREFH0 および VREFL0 に印加

項目		Min	Тур	Max	単位	測定条件
PCLKD (ADCLK) 周波数		1	_	48	MHz	_
アナログ入力容量 ^(注2)	Cs	_	_	9(注3)	pF	高精度チャネル
		_	_	10 ^(注3)	pF	通常精度チャネル
アナログ入力抵抗	Rs	_	_	1.9 ^(注3)	kΩ	高精度チャネル
		_	_	6.0(注3)	kΩ	通常精度チャネル
アナログ入力電圧範囲	Ain	0	_	VREFH0	V	_
分解能	•	_	_	12	ビット	_
変換時間 ^(注1) (PCLKD = 48 MHz で動作)	許容信号源 インピーダ ンス Max = 0.3 kΩ	0.67 (0.219) (注4)	_	_	μs	高精度チャネル ADCSR.ADHSC = 0 ADSSTRn.SST[7:0] = 0x0A ADACSR.ADSAC = 1
		1.29 (0.844)	_	_	μs	通常精度チャネル ADCSR.ADHSC = 0 ADSSTRn.SST[7:0] = 0x28 ADACSR.ADSAC = 1

表 2.38 高速 A/D 変換モードにおける A/D 変換特性(2) (2/2)

条件:VCC = AVCC0 = VREFH0 = 2.7~5.5 V^(注5), VSS = AVSS0 = VREFL0 = 0 V 基準電圧範囲を VREFH0 および VREFL0 に印加

項目	Min	Тур	Max	単位	測定条件
オフセット誤差	_	±1.0	±5.5	LSB	高精度チャネル
			±7.0	LSB	指定以外
フルスケール誤差	_	±1.0	±5.5	LSB	高精度チャネル
			±7.0	LSB	指定以外
量子化誤差	_	±0.5	_	LSB	_
絶対精度	_	±2.5	±6.0	LSB	高精度チャネル
			±9.0	LSB	指定以外
DNL 微分非直線性誤差		±1.0	_	LSB	_
INL 積分非直線性誤差	_	±1.5	±3.0	LSB	_

- 注. 12 ビット A/D コンバータ入力以外の端子機能が使用されていない場合にこの特性が適用されます。絶対精度には量子化誤差は含まれていません。オフセット誤差、フルスケール誤差、DNL 微分非直線性誤差、INL 積分非直線性誤差に量子化誤差は含まれていません。
- 注 1. 変換時間は、サンプリング時間と比較時間の合計です。各項目には、測定条件にサンプリングステート数を示します。
- 注 2. I/O 入力容量 (Cin) 以外は、「2.2.4. I/O V_{OH} 、 V_{OL} 、その他の特性」を参照してください。
- 注 3. 参考データ。
- 注 4. ()はサンプリング時間を示します。
- 注 5. VREFH0 < AVCCO のとき、Max 値は次のとおりです。 絶対精度/オフセット誤差/フルスケール誤差: AVCCO と VREFHO の電圧差に対して、Max 値に±0.75 LSB/V 加算する必要があります。 INL 積分非直線性誤差: AVCCO と VREFHO の電圧差に対して、Max 値に±0.2 LSB/V 加算する必要があります。

表 2.39 高速 A/D 変換モードにおける A/D 変換特性 (3) (1/2)

条件: VCC = AVCC0 = VREFH0 = 2.4~5.5 V $^{({\pm}5)}$, VSS = AVSS0 = VREFL0 = 0 V 基準電圧範囲を VREFH0 および VREFL0 に印加

項目		Min		Max	単位	測定条件
PCLKD (ADCLK) 周波数		1	_	32	MHz	_
アナログ入力容量 ^(注2)	Cs	_	_	9(注3)	pF	高精度チャネル
		_	_	10 ^(注3)	pF	通常精度チャネル
アナログ入力抵抗	Rs	_	_	2.2 ^(注3)	kΩ	高精度チャネル
		_	_	7.0 ^(注3)	kΩ	通常精度チャネル
アナログ入力電圧範囲	Ain	0	_	VREFH0	V	_
分解能		_	_	12	ビット	_
変換時間 ^(注1) (PCLKD = 32 MHz で動作)	許容信号源 インピーダ ンス Max = 1.3 kΩ	1.00 (0.328) (注4)	_	_	μs	高精度チャネル ADCSR.ADHSC = 0 ADSSTRn.SST[7:0] = 0x0A ADACSR.ADSAC = 1
		1.94 (1.266) (注4)	_	_	μs	通常精度チャネル ADCSR.ADHSC = 0 ADSSTRn.SST[7:0] = 0x28 ADACSR.ADSAC = 1
オフセット誤差		_	±1.0	±5.5	LSB	高精度チャネル
				±7.0	LSB	指定以外
フルスケール誤差		_	±1.0	±5.5	LSB	高精度チャネル
				±7.0	LSB	指定以外
量子化誤差			±0.5	_	LSB	_
絶対精度			±2.50	±6.0	LSB	高精度チャネル
				±9.0	LSB	指定以外

表 2.39 高速 A/D 変換モードにおける A/D 変換特性(3) (2/2)

条件: VCC = AVCC0 = VREFH0 = $2.4 \sim 5.5 \text{ V}^{(\pm 5)}$, VSS = AVSS0 = VREFL0 = 0 V

基準電圧範囲を VREFHO および VREFLO に印加

項目	Min		Max	単位	測定条件
DNL 微分非直線性誤差	_	±1.0	_	LSB	_
INL 積分非直線性誤差	_	±1.5	±3.0	LSB	_

- 注. 12 ビット A/D コンバータ入力以外の端子機能が使用されていない場合にこの特性が適用されます。絶対精度には量子化誤差は含まれていません。オフセット誤差、フルスケール誤差、DNL 微分非直線性誤差、INL 積分非直線性誤差に量子化誤差は含まれていません。
- 注 1. 変換時間は、サンプリング時間と比較時間の合計です。各項目には、測定条件にサンプリングステート数を示します。
- 注 2. I/O 入力容量 (Cin) 以外は、「2.2.4. I/O V_{OH} 、 V_{OL} 、その他の特性」を参照してください。
- 注 3. 参考データ。
- 注 4. () はサンプリング時間を示します。
- 注 5. VREFH0 < AVCCO のとき、Max 値は次のとおりです。

絶対精度/オフセット誤差/フルスケール誤差:

AVCC0 と VREFHO の電圧差に対して、Max 値に±0.75 LSB/V 加算する必要があります。

INL 積分非直線性誤差:

AVCC0 と VREFHO の電圧差に対して、Max 値に±0.2 LSB/V 加算する必要があります。

表 2.40 低消費電力 A/D 変換モードにおける A/D 変換特性(4)

条件: $VCC = AVCC0 = VREFH0 = 2.7 \sim 5.5 V^{(注5)}$, VSS = AVSS0 = VREFL0 = 0 V

基準電圧範囲を VREFH0 および VREFL0 に印加

項目		Min	Тур	Max	単位	測定条件
PCLKD (ADCLK) 周波数		1	_	24	MHz	_
アナログ入力容量 ^(注2)	Cs	_	_	9(注3)	pF	高精度チャネル
		_	_	10 ^(注3)	pF	通常精度チャネル
アナログ入力抵抗	Rs	_	_	1.9 ^(注3)	kΩ	高精度チャネル
		_	_	6(注3)	kΩ	通常精度チャネル
アナログ入力電圧範囲	Ain	0	_	VREFH0	V	_
分解能		_	_	12	ビット	_
変換時間 ^(注1) (PCLKD = 24 MHz で動作) インピーダ ンス Max = 1.1 kΩ		1.58 (0.438) (注4)	_	_	μѕ	高精度チャネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 0x0A ADACSR.ADSAC = 1
		2.0 (0.854) (注4)	_	_	μs	通常精度チャネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 0x14 ADACSR.ADSAC = 1
オフセット誤差		_	±1.25	±6.0	LSB	高精度チャネル
				±7.5	LSB	指定以外
フルスケール誤差		_	±1.25	±6.0	LSB	高精度チャネル
				±7.5	LSB	指定以外
量子化誤差		_	±0.5	_	LSB	_
絶対精度		_	±3.25	±7.0	LSB	高精度チャネル
				±10.0	LSB	指定以外
DNL 微分非直線性誤差		_	±1.5	_	LSB	_
INL 積分非直線性誤差		_	±1.75	±4.0	LSB	_

- 注. 12 ビット A/D コンバータ入力以外の端子機能が使用されていない場合にこの特性が適用されます。絶対精度には量子化誤差は含まれていません。オフセット誤差、フルスケール誤差、DNL 微分非直線性誤差、INL 積分非直線性誤差に量子化誤差は含まれていません。
- 注 1. 変換時間は、サンプリング時間と比較時間の合計です。各項目には、測定条件にサンプリングステート数を示します。
- 注 2. I/O 入力容量 (Cin) 以外は、「2.2.4. I/O V_{OH}、V_{OL}、その他の特性」を参照してください。
- 注 3. 参考データ。
- 注 4. () はサンプリング時間を示します。
- 注 5. VREFH0 < AVCCO のとき、Max 値は次のとおりです。

絶対精度/オフセット誤差/フルスケール誤差:

AVCC0 と VREFHO の電圧差に対して、Max 値に±0.75 LSB/V 加算する必要があります。

INL 積分非直線性誤差:

AVCC0 と VREFHO の電圧差に対して、Max 値に±0.2 LSB/V 加算する必要があります。

表 2.41 低消費電力 A/D 変換モードにおける A/D 変換特性(5)

条件: VCC = AVCC0 = VREFH0 = 2.4~5.5 V(注5), VSS = AVSS0 = VREFL0 = 0 V

基準電圧範囲を VREFH0 および VREFL0 に印加

項目		Min	Тур	Max	単位	測定条件
PCLKD (ADCLK) 周波数		1	_	16	MHz	_
アナログ入力容量 ^(注2)	Cs	_	_	9(注3)	pF	高精度チャネル
		_	_	10 ^(注3)	pF	通常精度チャネル
アナログ入力抵抗	Rs	_	_	2.2 ^(注3)	kΩ	高精度チャネル
		_	_	7 ^(注3)	kΩ	通常精度チャネル
アナログ入力電圧範囲	Ain	0	_	VREFH0	V	_
分解能		_	_	12	ビット	_
変換時間 ^(注1) (PCLKD = 16 MHz で動作) インピーダ ンス Max = 2.2 kΩ		2.38 (0.656) (注4)	_	_	μs	高精度チャネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 0x0A ADACSR.ADSAC = 1
		3.0 (1.281) (注4)	_	_	μs	通常精度チャネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 0x14 ADACSR.ADSAC = 1
オフセット誤差		_	±1.25	±6.0	LSB	高精度チャネル
				±7.5	LSB	指定以外
フルスケール誤差		_	±1.25	±6.0	LSB	高精度チャネル
				±7.5	LSB	指定以外
量子化誤差		_	±0.5	_	LSB	_
絶対精度		_	±3.25	±7.0	LSB	高精度チャネル
				±10.0	LSB	指定以外
DNL 微分非直線性誤差		_	±1.5	_	LSB	_
INL 積分非直線性誤差		_	±1.75	±4.0	LSB	_

- 注. 12 ビット A/D コンバータ入力以外の端子機能が使用されていない場合にこの特性が適用されます。絶対精度には量子化誤差は含まれていません。オフセット誤差、フルスケール誤差、DNL 微分非直線性誤差、INL 積分非直線性誤差に量子化誤差は含まれていませ
- 注 1. 変換時間は、サンプリング時間と比較時間の合計です。各項目には、測定条件にサンプリングステート数を示します。
- 注 2. I/O 入力容量 (Cin) 以外は、「2.2.4. I/O V_{OH}、V_{OL}、その他の特性」を参照してください。
- 注 3. 参考データ。
- 注 4. ()はサンプリング時間を示します。
- 注 5. VREFH0 < AVCCO のとき、Max 値は次のとおりです。

絶対精度/オフセット誤差/フルスケール誤差:

AVCC0 と VREFHO の電圧差に対して、Max 値に±0.75 LSB/V 加算する必要があります。

INL 積分非直線性誤差:

AVCCO と VREFHO の電圧差に対して、Max 値に±0.2 LSB/V 加算する必要があります。

表 2.42 低消費電力 A/D 変換モードにおける A/D 変換特性 (6) (1/2)

条件:VCC = AVCC0 = VREFH0 = 1.8~5.5 V $^{(25)}$ (VCC < 2.0 V のとき、AVCC0 = VCC), VSS = AVSS0 = VREFL0 = 0 V 基準電圧範囲を VREFH0 および VREFL0 に印加

項目		Min	Тур	Max	単位	測定条件
PCLKD (ADCLK) 周波数		1	_	8	MHz	_
アナログ入力容量 ^(注2) Cs		_	_	9(注3)	pF	高精度チャネル
		_	_	10 ^(注3)	pF	通常精度チャネル

表 2.42 低消費電力 A/D 変換モードにおける A/D 変換特性 (6) (2/2)

条件:VCC = AVCC0 = VREFH0 = $1.8 \sim 5.5 \text{ V}^{(25)}$ (VCC < 2.0 V のとき、AVCC0 = VCC), VSS = AVSS0 = VREFL0 = 0 V 基準電圧範囲を VREFH0 および VREFL0 に印加

項目		Min	Тур	Max	単位	測定条件
アナログ入力抵抗	Rs	_	_	6(注3)	kΩ	高精度チャネル
		_	_	14 ^(注3)	kΩ	通常精度チャネル
アナログ入力電圧範囲	Ain	0	_	VREFH0	V	_
分解能	•	_	_	12	ビット	_
変換時間 ^(注1) 許容信号 (PCLKD = 8 MHz で動作) インピー・ ンス Max 5 kΩ		4.75 (1.313) (注4)	_	_	μs	高精度チャネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 0x0A ADACSR.ADSAC = 1
		6.0 (2.563) (注4)	_	_	μs	通常精度チャネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 0x14 ADACSR.ADSAC = 1
オフセット誤差		_	±1.25	±7.5	LSB	高精度チャネル
				±10.0	LSB	指定以外
フルスケール誤差		_	±1.5	±7.5	LSB	高精度チャネル
				±10.0	LSB	指定以外
量子化誤差		_	±0.5	_	LSB	_
絶対精度		_	±3.75	±9.5	LSB	高精度チャネル
				±13.5	LSB	指定以外
DNL 微分非直線性誤差		_	±2.0	_	LSB	_
INL 積分非直線性誤差		_	±2.25	±4.5	LSB	_

- 注. 12 ビット A/D コンバータ入力以外の端子機能が使用されていない場合にこの特性が適用されます。絶対精度には量子化誤差は含まれていません。オフセット誤差、フルスケール誤差、DNL 微分非直線性誤差、INL 積分非直線性誤差に量子化誤差は含まれていません。
- 注 1. 変換時間は、サンプリング時間と比較時間の合計です。各項目には、測定条件にサンプリングステート数を示します。
- 注 2. I/O 入力容量 (Cin) 以外は、「2.2.4. I/O V_{OH} 、 V_{OL} 、その他の特性」を参照してください。
- 注 3. 参考データ。
- 注 4. ()はサンプリング時間を示します。
- 注 5. VREFH0 < AVCCO のとき、Max 値は次のとおりです。

絶対精度/オフセット誤差/フルスケール誤差:

AVCC0と VREFHOの電圧差に対して、Max値に±0.75 LSB/V 加算する必要があります。

INL 積分非直線性誤差:

AVCC0 と VREFHO の電圧差に対して、Max 値に±0.2 LSB/V 加算する必要があります。

表 2.43 低消費電力 A/D 変換モードにおける A/D 変換特性 (7) (1/2)

条件:VCC = AVCC0 = VREFH0 = $1.6 \sim 5.5 \text{ V}^{(25)}$ (VCC < 2.0 V のとき、AVCC0 = VCC), VSS = AVSS0 = VREFL0 = 0 V 基準電圧範囲を VREFH0 および VREFL0 に印加

項目		Min	Тур	Max	単位	測定条件
PCLKD (ADCLK) 周波数		1	_	4	MHz	_
アナログ入力容量 ^(注2)	Cs	_	_	9(注3)	pF	高精度チャネル
		_	_	10 ^(注3)	pF	通常精度チャネル
アナログ入力抵抗	アナログ入力抵抗 Rs		_	12 ^(注3)	kΩ	高精度チャネル
		_	_	28(注3)	kΩ	通常精度チャネル
アナログ入力電圧範囲	Ain	0	_	VREFH0	V	_
分解能		_	_	12	ビット	_

表 2.43 低消費電力 A/D 変換モードにおける A/D 変換特性 (7) (2/2)

条件:VCC = AVCC0 = VREFH0 = $1.6 \sim 5.5 \text{ V}^{(25)}$ (VCC < 2.0 V のとき、AVCC0 = VCC), VSS = AVSS0 = VREFL0 = 0 V 基準電圧範囲を VREFH0 および VREFL0 に印加

項目		Min	Тур	Max	単位	測定条件
変換時間 ^(注1) (PCLKD = 4 MHz で動作)			_	_	μs	高精度チャネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 0x0A ADACSR.ADSAC = 1
		12.0 (5.125) (注4)	_	_	μѕ	通常精度チャネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 0x14 ADACSR.ADSAC = 1
オフセット誤差	オフセット誤差		±1.25	±7.5	LSB	高精度チャネル
				±10.0	LSB	指定以外
フルスケール誤差		_	±1.5	±7.5	LSB	高精度チャネル
				±10.0	LSB	指定以外
量子化誤差		_	±0.5	_	LSB	_
絶対精度		_	±3.75	±9.5	LSB	高精度チャネル
				±13.5	LSB	指定以外
DNL 微分非直線性誤差		_	±2.0	_	LSB	_
INL 積分非直線性誤差		_	±2.25	±4.5	LSB	_

- 注. 12 ビット A/D コンバータ入力以外の端子機能が使用されていない場合にこの特性が適用されます。絶対精度には量子化誤差は含まれていません。オフセット誤差、フルスケール誤差、DNL 微分非直線性誤差、INL 積分非直線性誤差に量子化誤差は含まれていません。
- 注 1. 変換時間は、サンプリング時間と比較時間の合計です。各項目には、測定条件にサンプリングステート数を示します。
- 注 2. I/O 入力容量 (Cin) 以外は、「2.2.4. I/O V_{OH}、V_{OL}、その他の特性」を参照してください。
- 注 3. 参考データ。
- 注 4. () はサンプリング時間を示します。
- 注 5. VREFH0 < AVCCO のとき、Max 値は次のとおりです。

絶対精度/オフセット誤差/フルスケール誤差:

AVCC0 と VREFHO の電圧差に対して、Max 値に±0.75 LSB/V 加算する必要があります。

INL 積分非直線性誤差

AVCCO と VREFHO の電圧差に対して、Max 値に±0.2 LSB/V 加算する必要があります。

図 2.38 にアナログ入力の等価回路を示します。




図 2.38 アナログ入力の等価回路

表 2.44 12 ビット A/D コンパータチャネル分類

分類	チャネル	条件	注意点	
高精度チャネル	AN000~AN014	AVCC0 = 1.6~5.5 V	AN000~AN014 端子は、汎用	
通常精度チャネル	AN017~AN020		│I/O、TS 送信に使用不可(A/D │コンバータが使用中の場合)	
内部基準電圧入力チャネル	内部基準電圧	AVCC0 = 1.8~5.5 V	_	
温度センサ入力チャネル	温度センサ出力	AVCC0 = 1.8~5.5 V	_	
CTSU からの入力チャネル	CTSU TSCAP 電圧	AVCC0 = 1.6~5.5 V	_	

表 2.45 A/D 内部基準電圧特性

条件: VCC = AVCC0 = VREFH0 = 1.8~5.5 V(注1)

項目	Min	Тур	Max	単位	測定条件
内部基準電圧入力チャネル ^(注2)	1.42	1.48	1.54	٧	_
PCLKD (ADCLK) 周波数 ^(注3)	1	_	2	MHz	_
サンプリング時間 ^(注4)	5.0	_	_	μs	_

- 注 1. AVCC0 < 1.8 V のとき、内部基準電圧を入力チャネルに選択することはできません。
- 注 2. 12 ビット A/D 内部基準電圧は、内部基準電圧を 12 ビット A/D コンバータに入力する場合の電圧を示します。
- 注 3. 高電位基準電圧に内部基準電圧を選択した場合
- 注 4. 内部基準電圧の変換時




図 2.39 12 ビット A/D コンバータ特性用語の解説図

絶対精度

絶対精度とは、理論的 A/D 変換特性に基づく出力コードと、実際の A/D 変換結果との差です。絶対精度を測定する場合、理論的 A/D 変換特性において同じ出力コードが期待できるアナログ入力電圧の幅(1 LSB 幅)の中点の電圧を、アナログ入力電圧として使用します。たとえば、分解能が 12 ビットで、基準電圧 VREFH0 = 3.072 V の場合、1 LSB 幅は 0.75 mV になり、アナログ入力電圧には 0 mV、0.75 mV、1.5 mV が使用されます。 ± 5 LSB の絶対精度とは、アナログ入力電圧が 6 mV の場合、理論的 A/D 変換特性から期待される出力コードが 0x008 であっても、実際の A/D 変換結果は $0x003\sim0x000$ D の範囲になることを意味します。

積分非直線性誤差 (INL)

積分非直線性誤差とは、測定されたオフセット誤差とフルスケール誤差をゼロとした場合の理想的な直線と、実際の出力コードとの最大偏差です。

微分非直線性誤差 (DNL)

微分非直線性誤差とは、理想的 A/D 変換特性に基づく 1 LSB 幅と、実際の出力コード幅との差です。

オフセット誤差

オフセット誤差とは、理想的な最初の出力コードの変化点と、実際の最初の出力コードとの差です。

フルスケール誤差

フルスケール誤差とは、理想的な最後の出力コードの変化点と、実際の最後の出力コードとの差です。

2.5 DAC12 特性

表 2.46 12 ビット D/A 変換特性

条件: VCC = AVCC0 = 1.8~5.5 V 基準電圧 = AVCC0 または AVSS0 選択時

項目	Min	Тур	Max	単位	測定条件
分解能	_	_	12	ビット	_
負荷抵抗	30	_	_	kΩ	_
負荷容量	_	_	50	pF	_
出力電圧範囲	0.35	_	AVCC0 - 0.47	V	_
DNL 微分非直線性誤差	_	±0.5	±2.0	LSB	_
INL 積分非直線性誤差	_	±2.0	±8.0	LSB	_
オフセット誤差	_	_	±30	mV	_
フルスケール誤差	_	_	±30	mV	_
出カインピーダンス	_	5	_	Ω	_
変換時間	_	_	30	μs	_




図 2.40 D/A コンバータ特性用語の解説図

積分非直線性誤差 (INL)

積分非直線性誤差とは、測定されたオフセット誤差とフルスケール誤差をゼロとした場合の理想的な変換特性に 基づく理想的な出力電圧と、実際の出力電圧との最大偏差です。

微分非直線性誤差 (DNL)

微分非直線性誤差とは、理想的 D/A 変換特性に基づく 1-LSB の電圧幅と、実際の出力電圧幅との差です。

オフセット誤差

オフセット誤差とは、出力下限を下回る一番高い実際の出力電圧と、その入力コードに基づく理想的な出力電圧 との差です。

フルスケール誤差

フルスケール誤差とは、出力上限を上回る一番低い実際の出力電圧と、その入力コードに基づく理想的な出力電圧との差です。

2.6 TSN 特性

表 2.47 TSN 特性 (1/2)

条件: VCC = AVCC0 = 1.8~5.5 V

項目	シンボル	Min	Тур	Max	単位	測定条件
相対精度	_	_	±1.5	_	°C	2.4 V 以上
		_	±2.0	_	°C	2.4 V 未満
温度傾斜	_	_	-3.3	_	mV/°C	_

表 2.47 TSN 特性 (2/2)

条件: VCC = AVCC0 = 1.8~5.5 V

項目	シンボル	Min	Тур	Max	単位	測定条件
出力電圧(25℃)	_	_	1.05	_	V	VCC = 3.3 V
温度センサ起動時間	t _{START}	_	_	5	μs	_
サンプリング時間	_	5	_	_	μs	

2.7 OSC 停止検出特性

表 2.48 発振停止検出回路特性

項目	シンボル	Min	Тур	Max	単位	測定条件
検出時間	t _{dr}	_	_	1	ms	図 2.41




図 2.41 発振停止検出タイミング

2.8 POR/LVD 特性

表 2.49 パワーオンリセット回路、電圧検出回路の特性 (1) (1/2)

項目			シンボル	Min	Тур	Max	単位	測定条件
電圧検出レベル (注1)	パワーオンリセッ ト (POR)	電源上昇時	V _{POR}	1.47	1.51	1.55	V	図 2.42
		電源下降時	V _{PDR}	1.46	1.50	1.54		図 2.43
	電圧検出回路 (LVD0) ^(注2)	電源上昇時	V _{det0_0}	3.74	3.91	4.06	V	図 2.44 VCC 立ち下がりエ ッジ時
		電源下降時		3.68	3.85	4.00		
		電源上昇時	V _{det0_1}	2.73	2.9	3.01		
		電源下降時		2.68	2.85	2.96		
		電源上昇時	V _{det0_2}	2.44	2.59	2.70		
		電源下降時		2.38	2.53	2.64		
		電源上昇時	V _{det0_3}	1.83	1.95	2.07		
		電源下降時		1.78	1.90	2.02		
		電源上昇時	V _{det0_4}	1.66	1.75	1.88		
		電源下降時		1.60	1.69	1.82		

表 2.49 パワーオンリセット回路、電圧検出回路の特性 (1) (2/2)

項目			シンボル	Min	Тур	Max	単位	測定条件
電圧検出レベル (注1)	電圧検出回路	電源上昇時	V _{det1_0}	4.23	4.39	4.55	V	図 2.45 VCC 立ち下がりコッジ時
	(LVD1) ^(注3)	電源下降時		4.13	4.29	4.45		
		電源上昇時	V _{det1_1}	4.07	4.25	4.39		
		電源下降時		3.98	4.16	4.30		
		電源上昇時	V _{det1_2}	3.97	4.14	4.29		
		電源下降時		3.86	4.03	4.18		
		電源上昇時	V _{det1_3}	3.74	3.92	4.06		
		電源下降時		3.68	3.86	4.00		
		電源上昇時	V _{det1_4}	3.05	3.17	3.29		
		電源下降時		2.98	3.10	3.22		
		電源上昇時	V _{det1_5}	2.95	3.06	3.17		
		電源下降時		2.89	3.00	3.11		
		電源上昇時	V _{det1_6}	2.86	2.97	3.08		
		電源下降時		2.79	2.90	3.01		
		電源上昇時	V _{det1_7}	2.74	2.85	2.96		
		電源下降時		2.68	2.79	2.90		
電圧検出レベル (注1)	電圧検出回路	電源上昇時	V _{det1_8}	2.63	2.75	2.85	V	図 2.45
	(LVD1) ^(注3)	電源下降時		2.58	2.68	2.78		VCC 立ち下がりェッジ時
		電源上昇時	V _{det1_9}	2.54	2.64	2.75		
		電源下降時		2.48	2.58	2.68		
		電源上昇時	V _{det1_A}	2.43	2.53	2.63		
		電源下降時		2.38	2.48	2.58		
		電源上昇時	V _{det1_B}	2.16	2.26	2.36		
		電源下降時		2.10	2.20	2.30		
		電源上昇時	V _{det1_C}	1.88	2	2.09		
		電源下降時		1.84	1.96	2.05		
		電源上昇時	V _{det1_D}	1.78	1.9	1.99		
		電源下降時		1.74	1.86	1.95		
		電源上昇時	V _{det1_E}	1.67	1.79	1.88		
		電源下降時		1.63	1.75	1.84		
		電源上昇時	V _{det1_F}	1.65	1.7	1.78		
		電源下降時		1.60	1.65	1.73		
電圧検出レベル (注1)	電圧検出回路 (LVD2) ^(注4)	電源上昇時	V _{det2_0}	4.20	4.40	4.57	V	図 2.46 VCC 立ち下がりコッジ時
		電源下降時		4.11	4.31	4.48		
		電源上昇時	V _{det2_1}	4.05	4.25	4.42		
		電源下降時		3.97	4.17	4.34		
		電源上昇時	V _{det2_2}	3.91	4.11	4.28		
		電源下降時	_	3.83	4.03	4.20		
		電源上昇時	V _{det2_3}	3.71	3.91	4.08		
		電源下降時		3.64	3.84	4.01		

注 1. これらの特性は、ノイズが電源に重畳されていない場合に適用されます。設定により電圧検出レベルが電圧検出回路のそれと重複する場合、LVD1 と LVD2 のどちらを電圧検出に使用するかを指定できません。
 注 2. V_{det0_#}の#は OFS1.VDSEL0[2:0]ビットの値を示しています。

- 注 3. $V_{det1_\#}$ の#は LVDLVLR.LVD1LVL[4:0]ビットの値を示しています。
- 注 4. V_{det2_#}の#は LVDLVLR.LVD2LVL[2:0]ビットの値を示しています。

表 2.50 パワーオンリセット回路、電圧検出回路の特性 (2)

項目		シンボル	Min	Тур	Max	単位	測定条件	
パワーオンリセット解除 後の待機時間	LVD0:有効	t _{POR}	_	4.3	_	ms	_	
	LVD0:無効	t _{POR}	_	3.7	_	ms	_	
電圧監視 0、1、2 リセット解除後の待機時間	LVD0:有効 ^(注1)	t _{LVD0,1,2}	_	1.4	_	ms	_	
	LVD0:無効 ^(注2)	t _{LVD1,2}	_	0.7	_	ms	_	
パワーオンリセット応答遅延時間 ^(注3)		t _{det}	-	_	500	μs	図 2.42、図 2.43	
LVD0 応答遅延時間 ^(注3)		t _{det}	_	_	500	μs	図 2.44	
LVD1 応答遅延時間 ^(注3)		t _{det}	_	_	350	μs	図 2.45	
LVD2 応答遅延時間 ^(注3)		t _{det}	_	_	600	μs	図 2.46	
最小 VCC 低下時間		t _{VOFF}	500	_	_	μs	図 2.42、VCC = 1.0 V 以上	
パワーオンリセット有効時間		t _{W (POR)}	1	_	_	ms	図 2.43、VCC = 1.0 V 未満	
LVD1 動作安定時間(LVD1 有効切り替え後)		T _{d (E-A)}	_	_	300	μs	図 2.45	
LVD2 動作安定時間(LVD2 有効切り替え後)		T _{d (E-A)}	_	_	1200	μs	図 2.46	
ヒステリシス幅 (POR)		V _{PORH}	_	10	_	mV	_	
ヒステリシス幅(LVD0、LVD1、LVD2)		V _{LVH}	_	60	_	mV	LVD0 選択時	
			_	110	_		V _{det1_0} ~V _{det1_2} を選択	
			_	70	_		V _{det1_3} ~V _{det1_9} を選択	
			_	60	_		V _{det1_A} ~V _{det1_B} を選択	
			_	50	_		V _{det1_C} ~V _{det1_F} を選択	
	_		90	_	1	LVD2 選択時		

- 注 1. OFS1.LVDAS = 0 のとき
- 注 2. OFS1.LVDAS = 1 のとき
- 注 3. 最小 VCC 低下時間は、VCC が POR/LVD の電圧検出レベル V_{POR}、V_{det0}、V_{det1}、V_{det2} の最小値を下回っている時間です。




図 2.42 電圧検出リセットタイミング




図 2.43 パワーオンリセットタイミング




図 2.44 電圧検出回路タイミング (V_{det0})




図 2.45 電圧検出回路タイミング (V_{det1})




図 2.46 電圧検出回路タイミング (V_{det2})

2.9 CTSU 特性

CTSU 動作条件: VCC = AVCC = 1.8 V~5.5 V

注. CFC を使用する場合は、2.4 V ≦ VCC = AVCC を満たすことが要求されます。

表 2.51 VCC 電源リップルノイズによる計測静電容量の減少特性(参考値)

条件: $2.4 \text{ V} \le \text{VCC} \le 5.5 \text{ V}$, VSS = 0 V, $\text{TA} = -40 \sim +105 ^{\circ}\text{C}$, Cp = 20 pF

項目	シンボル	Min	Тур	Max	単位	計測条件(リップルノイ ズの振幅)	
計測静電容量の減少特性	リップルノイズ周波数 < 20 kHz	C _{down}	_	_	0.02	pF	100 mVpp
(注1)	20 kHz ≦ リップルノイズ周波数 ≦		_	_	0.06		40 mVpp
	2 MHz		_	_	0.10		60 mVpp
			_	_	0.33		100 mVpp
	2 MHz < リップルノイズ周波数		_	_	0.01		100 mVpp

- 注 1. 次の条件における値を以下に示します。
 - 自己容量方式を使用する場合 (CTSUCRAL.MD1 = 0)
 - 計測電流範囲が 40 µA の場合 (CTSUCRAL.ATUNE1 = 1, CTSUCRAH.ATUNE2 = 0)
 - オフセット調整の目標値が 37.5%の場合




図 2.47 計測静電容量の減少量

2.10 コンパレータ特性

表 2.52 ACMPLP 特性

条件: VCC = AVCC0 = 1.6~5.5 V. VSS = AVSS0 = 0.V

項目		シンボル	Min	Тур	Max	単位	測定条件
基準電圧範囲		V _{REF}	0	_	VCC - 1.4	V	_
入力電圧範囲	入力電圧範囲		0	_	VCC	V	_
内部基準電圧(注1)		_	1.34	1.44	1.54	V	_
出力遅延時間	High-speed モード	T _d	_	_	1.2	μs	VCC = 3.0 V
	Low-Speed モード		_	_	9	μs	
	ウィンドウモード		_	_	2	μs	
オフセット電圧	High-speed モード	_	_	_	50	mV	_
	Low-Speed モード	_	_	_	40	mV	_
	ウィンドウモード	_	_	_	60	mV	_
ウィンドウモードの	内部基準電圧	V _{RFH}	_	0.76 × VCC	_	V	_
		V _{RFL}	_	0.24 × VCC	_	V	_
動作安定待機時間	High-speed モード	T _{cmp}	100	_	_	μs	_
	Low-speed モード		200	_	_		

注 1. 2.94 V ≦ VCC ≦ 5.50 V であるときだけ、内部基準電圧を ACMPLP 基準電圧として選択できます。




図 2.48 出力遅延時間

2.11 フラッシュメモリ特性

2.11.1 コードフラッシュメモリ特性

表 2.53 コードフラッシュ特性 (1)

項目		シンボル	Min	Тур	Max	単位	条件
再プログラム/	⁄イレースサイクル ^(注1)	N _{PEC}	1000	_	_	回	_
データ保持時間	1000 回の N _{PEC} の後	t _{DRP}	20(注2) (注3)	_	_	年	$T_a = +85^{\circ}C$ $T_a = +105^{\circ}C$

- 注 1. 再プログラム/イレースサイクルは、ブロックごとの消去回数です。再プログラム/イレースサイクルが n 回 (n = 1,000) の場合、ブロックごとにそれぞれ n 回ずつ消去することができます。たとえば、2 KB のブロックについて、それぞれ異なるアドレスに 4 バイト書き込みを 512 回に分けて行った後に、そのブロックを消去した場合も、再プログラム/イレースサイクル回数は 1 回と数えます。ただし、消去 1 回に対して、同一アドレスに複数回の書き込みを行うことはできません(上書き禁止)。
- 注 2. 弊社提供のフラッシュメモリプログラマおよびセルフプログラミングライブラリを使用した場合の特性です。
- 注3. この結果は信頼性試験から得られたものです。

表 2.54 コードフラッシュ特性 (2)

High-speed 動作モード

条件: VCC = AVCC0 = 1.8~5.5 V

		シンボ	ı	CLK = 1 MH	z	I	CLK = 48 MH	łz	
項目		ル	Min	Тур	Max	Min	Тур	Max	単位
プログラム時間	4バイト	t _{P4}	_	86	732	_	34	321	μs
イレース時間	2 KB	t _{E2K}	_	12.5	355	_	5.6	215	ms
ブランクチェック時間	4バイト	t _{BC4}	_	_	46.5	_	_	8.3	μs
	2 KB	t _{BC2K}	_	_	3681	_	_	240	μs
イレースサスペンド時間		t _{SED}	_	_	22.3	_	_	10.5	μs
アクセスウィンドウ情報 スタートアップ領域選択 リティ設定時間		t _{AWSSAS}	_	21.2	570	_	11.4	423	ms
OCD/シリアルプログラ 間 ^(注1)	ラマ ID 設定時	tosis	_	84.7	2280	_	45.3	1690	ms
フラッシュメモリモード 1	遷移待機時間	t _{DIS}	2	_	_	2	_	_	μs
フラッシュメモリモード 2	遷移待機時間	t _{MS}	15	_	_	15	_	_	μs

- 注. ソフトウェアによる命令実行からフラッシュメモリの各動作が起動するまでの時間は含みません。
- 注. フラッシュメモリのプログラムまたはイレース実行時の ICLK 下限周波数は 1 MHz です。ICLK を 4 MHz 未満で使用する場合、周波数は 1 MHz、2 MHz、または 3 MHz に設定できます。1.5 MHz などの非整数周波数は設定できません。

フラッシュメモリのプログラムまたはイレース実行時の ICLK の周波数精度は±1.0%とします。クロックソースの周波数精度を確 注. 認してください。

注 1. 4コマンドの合計時間です。

表 2.55 コードフラッシュ特性(3)

Middle-speed 動作モード

条件: VCC = AVCC0 = 1.6~5.5 V

		シンボ	ı	CLK = 1 MH	z	ICLK = 8 MHz ^(注2)			
項目		ルル	Min	Тур	Max	Min	Тур	Max	単位
プログラム時間	4バイト	t _{P4}	_	86	732	_	39	356	μs
イレース時間	2 KB	t _{E2K}	_	12.5	355	_	6.2	227	ms
ブランクチェック時間	4バイト	t _{BC4}	_	_	46.5	_	_	11.3	μs
	2 KB	t _{BC2K}	_	_	3681	_	_	534	μs
イレースサスペンド時間		t _{SED}	_	_	22.3	_	_	11.7	μs
アクセスウィンドウ情報 スタートアップ領域選択 リティ設定時間		t _{AWSSAS}	_	21.2	570	_	12.2	435	ms
OCD/シリアルプログラ 間 ^(注1)	ラマ ID 設定時	t _{OSIS}	_	84.7	2280	_	48.7	1740	ms
フラッシュメモリモード遷移待機時間 1		t _{DIS}	2	_	_	2	_	_	μs
フラッシュメモリモード 2	遷移待機時間	t _{MS}	15	_	_	15	_	_	μs

- ソフトウェアによる命令実行からフラッシュメモリの各動作が起動するまでの時間は含みません。 注.
- 注. フラッシュメモリのプログラムまたはイレース実行時の ICLK 下限周波数は 1 MHz です。ICLK を 4 MHz 未満で使用する場合、周波 数は 1 MHz、2 MHz、または 3 MHz に設定できます。1.5 MHz などの非整数周波数は設定できません。
- フラッシュメモリのプログラムまたはイレース実行時の ICLK の周波数精度は±1.0%とします。クロックソースの周波数精度を確 注. 認してください。
- 注 1. 4コマンドの合計時間です。
- 1.8 V ≦ VCC = AVCC0 ≦ 5.5 V の場合

表 2.56 コードフラッシュ特性(4)

Low-speed 動作モード 条件: VCC = AVCC0 = 1.6~5.5 V

		シンボ	ı	CLK = 1 MH	z		CLK = 2 MH	z	
項目		レンホール	Min	Тур	Max	Min	Тур	Max	単位
プログラム時間	4バイト	t _{P4}	_	86	732	_	57	502	μs
イレース時間	2 KB	t _{E2K}	_	12.5	355	_	8.8	280	ms
ブランクチェック時間	4バイト	t _{BC4}	_	_	46.5	_	_	23.3	μs
	2 KB	t _{BC2K}	_	_	3681	_	_	1841	μs
イレースサスペンド時間		t _{SED}	_	_	22.3	_	_	16.2	μs
アクセスウィンドウ情報 スタートアップ領域選択 リティ設定時間		t _{AWSSAS}	_	21.2	570	_	15.9	491	ms
OCD/シリアルプログラ 間 ^(注1)	ラマ ID 設定時	tosis	_	84.7	2280	_	63.5	1964	ms
フラッシュメモリモード 1	·遷移待機時間	t _{DIS}	2	_	_	2	_	_	μs
フラッシュメモリモード 2	遷移待機時間	t _{MS}	15	_	_	15	_	_	μs

- ソフトウェアによる命令実行からフラッシュメモリの各動作が起動するまでの時間は含みません。 注.
- フラッシュメモリのプログラムまたはイレース実行時の ICLK 下限周波数は 1 MHz です。ICLK を 4 MHz 未満で使用する場合、周波 注. 数は 1 MHz または 2 MHz に設定できます。1.5 MHz などの非整数周波数は設定できません。 フラッシュメモリのプログラムまたはイレース実行時の ICLK の周波数精度は±1.0%とします。クロックソースの周波数精度を確
- 注. 認してください。

注 1. 4コマンドの合計時間です。

2.11.2 データフラッシュメモリ特性

表 2.57 データフラッシュ特性 (1)

項目	項目			Тур	Max	単位	条件
再プログラム/イレースサイクル ^(注1)		N _{DPEC}	100000	1000000	_	回	_
データ保持時間	保持時間 10000 回の N _{DPEC} の後		20 ^(注2) (注3)	_	_	年	Ta = +85°C Ta = +105°C
	100000 回の N _{DPEC} の後		5(注2) (注3)	_	_	年	
	1000000 回の N _{DPEC} の後		_	1(注2)(注3)	_	年	Ta = +25°C

- 注 1. 再プログラム/イレースサイクルは、ブロックごとの消去回数です。再プログラム/イレースサイクルが n 回 (n = 100,000) の場合、ブロックごとにそれぞれ n 回ずつ消去することができます。たとえば、1 KB のブロックについて、それぞれ異なるアドレスに 1 バイト書き込みを 1,024 回に分けて行った後に、そのブロックを消去した場合も、再プログラム/イレースサイクル回数は 1 回と数えます。ただし、消去 1 回に対して、同一アドレスに複数回の書き込みを行うことはできません。(上書き禁止)
- 注 2. 弊社提供のフラッシュメモリプログラマおよびセルフプログラミングライブラリを使用した場合の特性です。
- 注 3. 信頼性試験から得られた結果です。

表 2.58 データフラッシュ特性 (2)

High-speed 動作モード

条件: VCC = AVCC0 = 1.8~5.5 V

			ICLK = 4 MHz			ICLK = 48 MHz			
項目		シンボル	Min	Тур	Max	Min	Тур	Max	単位
プログラム時間	1バイト	t _{DP1}	_	45	404	_	34	321	μs
イレース時間	1 KB	t _{DE1K}	_	8.8	280	_	6.1	224	ms
ブランクチェック時間	1バイト	t _{DBC1}	_	_	15.2	_	_	8.3	μs
	1 KB	t _{DBC1K}	_	_	1832	_	_	466	μs
イレース実行中のサスク	ペンド時間	t _{DSED}	_	_	13.2	_	_	10.5	μs
データフラッシュ STO	P 復帰時間	t _{DSTOP}	250	_	_	250	_	_	ns

- 注. ソフトウェアによる命令実行からフラッシュメモリの各動作が起動するまでの時間は含みません。
- 注. フラッシュメモリのプログラムまたはイレース実行時の ICLK 下限周波数は 1 MHz です。ICLK を 4 MHz 未満で使用する場合、周波数は 1 MHz、2 MHz、または 3 MHz に設定できます。1.5 MHz などの非整数周波数は設定できません。
- 注. フラッシュメモリのプログラムまたはイレース実行時の ICLK の周波数精度は±1.0%とします。クロックソースの周波数精度を確認してください。

表 2.59 データフラッシュ特性 (3)

Middle-speed 動作モード

条件: VCC = AVCC0 = 1.6~5.5 V

			ICLK = 4 MHz			ICI			
項目		シンボル	Min	Тур	Max	Min	Тур	Max	単位
プログラム時間	1バイト	t _{DP1}	_	45	404	_	39	356	μs
イレース時間	1 KB	t _{DE1K}	_	8.8	280	_	7.3	248	ms
ブランクチェック時間	1バイト	t _{DBC1}	_	_	15.2	_	_	11.3	μs
	1 KB	t _{DBC1K}	_	_	1.84	_	_	1.06	ms
イレース実行中のサスペ	ペンド時間	t _{DSED}	_	_	13.2	_	_	11.7	μs
データフラッシュ STOF	2 復帰時間	t _{DSTOP}	250	_	_	250	_	_	ns

- 注. ソフトウェアによる命令実行からフラッシュメモリの各動作が起動するまでの時間は含みません。
- 注. フラッシュメモリのプログラムまたはイレース実行時の ICLK 下限周波数は 1 MHz です。ICLK を 4 MHz 未満で使用する場合、周波数は 1 MHz、2 MHz、または 3 MHz に設定できます。1.5 MHz などの非整数周波数は設定できません。
- 注. フラッシュメモリのプログラムまたはイレース実行時の ICLK の周波数精度は±1.0%とします。クロックソースの周波数精度を確認してください。
- 注 1. 1.8 V ≦ VCC = AVCC0 ≦ 5.5 V の場合

表 2.60 データフラッシュ特性 (4)

Low-speed 動作モード

条件: VCC = AVCC0 = 1.6~5.5 V

			ICLK = 1 MHz			I			
項目		シンボル	Min	Тур	Max	Min	Тур	Max	単位
プログラム時間	1バイト	t _{DP1}	_	86	732	_	57	502	μs
イレース時間	1 KB	t _{DE1K}	_	19.7	504	_	12.4	354	ms
ブランクチェック時間	1バイト	t _{DBC1}	_	_	46.5	_	_	23.3	μs
	1 KB	t _{DBC1K}	_	_	7.3	_	_	3.66	ms
イレース実行中のサスへ	ペンド時間	t _{DSED}	_	_	22.3	_	_	16.2	μs
データフラッシュ STOF	2 復帰時間	t _{DSTOP}	250	_	_	250	_	_	ns

- 注、ソフトウェアによる命令実行からフラッシュメモリの各動作が起動するまでの時間は含みません。
- 注. フラッシュメモリのプログラムまたはイレース実行時の ICLK 下限周波数は 1 MHz です。ICLK を 2 MHz 未満で使用する場合、周波数は 1 MHz または 2 MHz に設定できます。1.5 MHz などの非整数周波数は設定できません。
- 注. フラッシュメモリのプログラムまたはイレース実行時の ICLK の周波数精度は±1.0%とします。クロックソースの周波数精度を確認してください。

2.11.3 シリアルワイヤデバッグ (SWD)

表 2.61 SWD 特性 (1)

条件: VCC = AVCC0 = 2.4~5.5 V

項目	シンボル	Min	Тур	Max	単位	測定条件
SWCLK クロックサイクル時間	tswckcyc	80	_	_	ns	図 2.49
SWCLK クロック High レベルパルス幅	t _{SWCKH}	35	_	_	ns	
SWCLK クロック Low レベルパルス幅	tswckl	35	_	_	ns	
SWCLK クロック立ち上がり時間	tswckr	_	_	5	ns	
SWCLK クロック立ち下がり時間	tswckf	_	_	5	ns	
SWDIO セットアップ時間	t _{SWDS}	16	_	_	ns	図 2.50
SWDIO ホールド時間	t _{SWDH}	16	_	_	ns	
SWDIO データ遅延時間	t _{SWDD}	2	_	70	ns	

表 2.62 SWD 特性 (2)

条件: VCC = AVCC0 = 1.6~2.4 V

項目	シンボル	Min	Тур	Max	単位	測定条件
SWCLK クロックサイクル時間	t _{SWCKcyc}	250	_	_	ns	図 2.49
SWCLK クロック High レベルパルス幅	tswckh	120	_	_	ns	
SWCLK クロック Low レベルパルス幅	t _{SWCKL}	120	_	_	ns	
SWCLK クロック立ち上がり時間	tswckr	_	_	5	ns	
SWCLK クロック立ち下がり時間	t _{SWCKf}	_	_	5	ns	
SWDIO セットアップ時間	t _{SWDS}	50	_	_	ns	図 2.50
SWDIO ホールド時間	tswdh	50	_	_	ns	
SWDIO データ遅延時間	t _{SWDD}	2	_	170	ns	




図 2.49 SWD SWCLK タイミング




図 2.50 SWD 入出力タイミング

2.12 DCDC 特性

表 2.63 DCDC 特性

条件: VCC = AVCC0 = VCC DCDC = 2.4~5.5 V

項目	シンボル	Min	Тур	Max	単位	測定条件
DCDC 出力電圧	_	1.42	1.50	1.58	V	_
電源切り替え安定時間	_	_	_	22	μs	LDO 電源から DCDC 電源への切り替え
	_	_	_	60	μs	DCDC 電源から LDO 電源への切り替え
	_	_	_	60	μs	LC ブーストモードにおける DCDC 電源から LDO 電源への切り替え

付録 1. 各プロセスモードのポート状態

表 A1.1 各プロセスモードのポート状態 (1/4)

ポート名	リセット	ソフトウェアスタンパイモード
P000/AN000/TS21/IRQ6	Hi-Z	Keep-O ^(注1)
P001/AN001/TS22/IRQ7	Hi-Z	Keep-O ^(注1)
P002/AN002/TS23/IRQ2	Hi-Z	Keep-O ^(注1)
P003/AN003/TS24	Hi-Z	Keep-O
P004/AN004/TS25/IRQ3	Hi-Z	Keep-O ^(注1)
P005/AN011	Hi-Z	Keep-O
P006/AN012	Hi-Z	Keep-O
P007/AN013	Hi-Z	Keep-O
P008/AN014	Hi-Z	Keep-O
P010/AN005/TS30-CFC	Hi-Z	Keep-O
P011/AN006/TS31-CFC	Hi-Z	Keep-O
P012/AN007/TS32-CFC	Hi-Z	Keep-O
P013/AN008/TS33-CFC	Hi-Z	Keep-O
P014/AN009/DA0	Hi-Z	[DA0 出力 (DACE0 = 1)] DA0 出力保持 [上記以外 (DACE0 = 0)] Keep-O
P015/AN010/TS28-CFC/IRQ7_A	Hi-Z	Keep-O ^(注1)
P100/CMPIN0/TS26-CFC/AGTIO0_A/GTETRGA_A/GTIOC5B_A/RXD0_A/ MISO0_A/SCL0_A/SCK1_A/SCL1_B/MISOA_A/KRM00/IRQ2_A	Hi-Z	[AGTIO0_A 出力選択] AGTIO0_A 出力 ^(注2) [上記以外] Keep-O ^(注1)
P101/CMPREF0/TS16-CFC/AGTEE0/GTETRGB_A/GTIOC5A_A/TXD0_A/ MOSI0_A/SDA0_A/CTS1_RTS1_A/SDA1_B/MOSIA_A/KRM01/IRQ1_A	Hi-Z	Keep-O ^(注1)
P102/CMPIN1/ADTRG0_A/TS15-CFC/AGTO0/GTOWLO_A/GTIOC2B_A/CRX0_C /SCK0_A/TXD2_D/MOSI2_D/SDA2_D/RSPCKA_A/KRM02	Hi-Z	[AGTO0 選択] AGTO0 出力 ^(注2) [上記以外] Keep-O ^(注1)
P103/CMPREF1/TS14-CFC/GTOWUP_A/GTIOC2A_A/CTX0_C/ CTS0_RTS0_A/SSLA0_A/KRM03	Hi-Z	Keep-O ^(注1)
P104/TS13-CFC/GTETRGB_B/GTIOC1B_C/RXD0_C/MISO0_C/SCL0_C/ SSLA1_A/KRM04/IRQ1_B	Hi-Z	Keep-O ^(注1)
P105/TS34-CFC/GTETRGA_C/GTIOC1A_C/SSLA2_A/KRM05/IRQ0_B	Hi-Z	Keep-O ^(注1)
P106/GTIOC8B_A/SSLA3_A/KRM06	Hi-Z	Keep-O ^(注1)
P107/GTIOC8A_A/KRM07	Hi-Z	Keep-O ^(注1)
P108/SWDIO/GTOULO_C/GTIOC0B_A/CTS9_RTS9_B/SSLB0_B	プルアップ	Keep-O
P109/TS10-CFC/GTOVUP_A/GTIOC1A_A/CTX0_A//SCK1_E/TXD9_B/ MOSI9_B/SDA9_B/MOSIB_B/CLKOUT_B	Hi-Z	[CLKOUT 選択] CLKOUT 出力 [上記以外] Keep-O
P110/TS11-CFC/GTOVLO_A/GTIOC1B_A/CRX0_A/CTS2_RTS2_B/RXD9_B/MISO9_B/SCL9_B/MISOB_B/IRQ3_A/VCOUT	Hi-Z	[ACMPLP 選択] VCOUT 出力 [上記以外] Keep-O ^(注1)

表 A1.1 各プロセスモードのポート状態 (2/4)

ポート名	リセット	ソフトウェアスタンバイモード
P111/TS12-CFC/AGTOA0/GTIOC3A_A/SCK2_B/SCK9_B/RSPCKB_B/IRQ4_A	Hi-Z	[AGTOA0 選択] AGTOA0 出力 ^(注2) [上記以外] Keep-O ^(注1)
P112/TSCAP_C/AGTOB0/GTIOC3B_A/TXD2_B/MOSI2_B/SDA2_B/SCK1_D/SSLB0_C	Hi-Z	[AGTOB0 選択] AGTOB0 出力 ^(注2) [上記以外] Keep-O
P113/TS27-CFC/GTIOC2A_C	Hi-Z	Keep-O
P114/TS29-CFC/GTIOC2B_C	Hi-Z	Keep-O
P115/TS35-CFC/GTIOC4A_C	Hi-Z	Keep-O
P200/NMI	Hi-Z	Hi-Z
P201/MD	プルアップ	Keep-O
P202/SCK2_A/RXD9_A/MISO9_A/SCL9_A/MISOB_A	Hi-Z	Keep-O
P203/CTS2_RTS2_A/TXD9_A/MOSI9_A/SDA9_A/MOSIB_A	Hi-Z	Keep-O
P204/CACREF_A/TS0/AGTIO1_A/GTIW_A/GTIOC4B_B/SCK0_D/SCK9_A/ SCL0_B/RSPCKB_A	Hi-Z	[AGTIO1_A 出力選択] AGTIO1_A 出力 ^(注2) [上記以外] Keep-O ^(注1)
P205/AGTO1/GTIV_A/GTIOC4A_B/TXD0_D/MOSI0_D/SDA0_D/ CTS9_RTS9_A/ SCL1_A/SSLB0_A/IRQ1/CLKOUT_A	Hi-Z	[AGTO1 選択] AGTO1 出力 ^(注2) [CLKOUT 選択] CLKOUT 出力 [上記以外] Keep-O ^(注1)
P206/GTIU_A/RXD0_D/MISO0_D/SCL0_D/SDA1_A/SSLB1_A/IRQ0	Hi-Z	Keep-O ^(注1)
P207	Hi-Z	Keep-O
P208/AGTOB0_A	Hi-Z	[AGTOB0_A 選択] AGTOB0_A 出力 ^(注2) [上記以外] Keep-O
P212/EXTAL /AGTEE1/GTETRGB_D/GTIOC0B_D/RXD1_A/MISO1_A/ SCL1_A/IRQ3_B	Hi-Z	Keep-O ^(注1)
P213/XTAL /GTETRGA_D/GTIOC0A_D/TXD1_A/MOSI1_A/SDA1_A/IRQ2_B	Hi-Z	Keep-O ^(注1)
P214/XCOUT, P215/XCIN	Hi-Z	[サブクロック発振器を選択] サブクロック発振器動作 [上記以外] Hi-Z
P300/SWCLK/GTOUUP_C/GTIOC0A_A/SSLB1_B	プルアップ	Keep-O
P301/TS9-CFC/AGTIO0_D/GTOULO_A/GTIOC4B_A/RXD2_A/MISO2_A/ SCL2_A/CTS9_RTS9_D/SSLB2_B/IRQ6_A	Hi-Z	[AGTIO0_D 出力選択] AGTIO0_D 出力 ^(注2) [上記以外] Keep-O ^(注1)
P302/TS8-CFC/GTOUUP_A/GTIOC4A_A/TXD2_A/MOSI2_A/SDA2_A/ SSLB3_B/IRQ5_A	Hi-Z	Keep-O ^(注1)
P303/TS2-CFC/GTIOC7B_A	Hi-Z	Keep-O
P304/GTIOC7A_A	Hi-Z	Keep-O
P305, P306, P307	Hi-Z	Keep-O
P400/CACREF_C/AGTIO1_C/GTIOC6A_A/SCK0_B/SCK1_B/SCL0_A/IRQ0_A	Hi-Z	[AGTIO1_C 出力選択] AGTIO1_C 出力 ^(注2) [上記以外] Keep-O ^(注1)

表 A1.1 各プロセスモードのポート状態 (3/4)

ポート名	リセット	ソフトウェアスタンパイモード
P401/GTETRGA_B/GTIOC6B_A/CTX0_B/CTS0_RTS0_B/TXD1_B/MOSI1_B/ SDA1_B/SDA0_A/IRQ5	Hi-Z	Keep-O ^(注1)
P402/TS18/AGTIO0_E/AGTIO1_D/CRX0_B/RXD1_B/MISO1_B/SCL1_B/ IRQ4	Hi-Z	[AGTIO0_E, AGTIO1_D 出力選択] AGTIO0_E, AGTIO1_D 出力 ^(注2) [上記以外] Keep-O ^(注1)
P403/TS17/AGTIO0_F/AGTIO1_E/GTIOC3A_B/CTS1_RTS1_B	Hi-Z	[AGTIO0_F, AGTIO1_E 出力選択] AGTIO0_F, AGTIO1_E 出力 ^(注2) [上記以外] Keep-O ^(注1)
P404/GTIOC3B_B, P405/GTIOC1A_B, P406/GTIOC1B_B	Hi-Z	Keep-O
P407/ADTRG0_B/AGTIO0_C/RTCOUT/CTS0_RTS0_D/SDA0_B/SSLB3_A	Hi-Z	[AGTIO0_C 出力選択] AGTIO0_C 出力 ^(注2) [RTCOUT 選択] RTCOUT 出力 [上記以外] Keep-O ^(注1)
P408/TS4/GTOWLO_B/GTIOC5B_B/CTS1_RTS1_D/RXD3_A/MISO3_A/ SCL3_A/SCL0_C/IRQ7_B	Hi-Z	Keep-O ^(注1)
P409/TS5/GTOWUP_B/GTIOC5A_B/TXD3_A/MOSI3_A/SDA3_A/IRQ6_B	Hi-Z	Keep-O ^(注1)
P410/TS6/AGTOB1/GTOVLO_B/GTIOC9B_A/RXD0_B/MISO0_B/SCL0_B/ SCK3_A/MISOA_B/IRQ5_B	Hi-Z	[AGTOB1 選択] AGTOB1 出力 ^(注2) [上記以外] Keep-O ^(注1)
P411/TS7/AGTOA1/GTOVUP_B/GTIOC9A_A/TXD0_B/MOSI0_B/SDA0_B/ CTS3_RTS3_A/MOSIA_B/IRQ4_B	Hi-Z	[AGTOA1 選択] AGTOA1 出力 ^(注2) [上記以外] Keep-O ^(注1)
P412/GTOULO_B/SCK0_E/RSPCKA_B	Hi-Z	Keep-O
P413/GTOUUP_B/CTS0_RTS0_E/SSLA0_B	Hi-Z	Keep-O
P414/GTIOC0B_C/SSLA1_B	Hi-Z	Keep-O
P415/GTIOC0A_C/SSLA2_B	Hi-Z	Keep-O
P500/GTIU_B/GTIOC2A_B	Hi-Z	Keep-O
P501/AN017/GTIV_B/GTIOC2B_B/TXD1_C/MOSI1_C/SDA1_C	Hi-Z	Keep-O
P502/AN018/GTIW_B/GTIOC3B_C/RXD1_C/MISO1_C/SCL1_C	Hi-Z	Keep-O
P503/AN019/GTETRGA_E/SCK1_C	Hi-Z	Keep-O
P504/AN020/GTETRGB_E/CTS1_RTS1_C	Hi-Z	Keep-O
P505	Hi-Z	Keep-O
P600/GTIOC6B_C/SCK9_C	Hi-Z	Keep-O
P601/GTIOC6A_C/RXD9_C/MISO9_C/SCL9_C	Hi-Z	Keep-O
P602/GTIOC7B_B/TXD9_C/MOSI9_C/SDA9_C	Hi-Z	Keep-O
P603/GTIOC7A_B/CTS9_RTS9_C	Hi-Z	Keep-O
P608/GTIOC4B_C	Hi-Z	Keep-O
P609/GTIOC5A_C	Hi-Z	Keep-O
P610/GTIOC5B_C	Hi-Z	Keep-O
P708/RXD1_D/MISO1_D/SCL1_D/SSLA3_B	Hi-Z	Keep-O
P714	Hi-Z	Keep-O

表 A1.1 各プロセスモードのポート状態 (4/4)

ポート名	リセット	ソフトウェアスタンパイモード
P808, P809	Hi-Z	Keep-O

- 注. Hi-Z: ハイインピーダンス
- Keep-O: 出力端子は前の値を保持します。入力端子はハイインピーダンスになります。 注 1. 端子が外部割り込み端子として使用され、ソフトウェアスタンバイのキャンセル要因に指定されている場合、入力が許可されます。 注 2. LOCO または SOSC がカウントソースとして選択されている間、AGTIO 出力が許可されます。

付録 2. 外形寸法図

外形寸法図の最新版や実装に関する情報は、弊社のウェブサイトの「パッケージ」を参照してください。




図 A2.1 LQFP 100 ピン






図 A2.2 LQFP 80 ピン


付録 2. 外形寸法図 RA2L1 データシート

JEITA Package Code	RENESAS Code	Previous Code	MASS (Typ) [g]
P-LFQFP64-10x10-0.50	PLQP0064KB-C	_	0.3

Unit: mm








- 1. DIMENSIONS "*1" AND "*2" DO NOT INCLUDE MOLD FLASH.
 2. DIMENSION "*3" DOES NOT INCLUDE TRIM OFFSET.
 3. PIN 1 VISUAL INDEX FEATURE MAY VARY, BUT MUST BE LOCATED WITHIN THE HATCHED AREA.
- 4. CHAMFERS AT CORNERS ARE OPTIONAL, SIZE MAY VARY.


Reference	Dimensions in millimeters		
Symbol	Min	Nom	Max
D	9.9	10.0	10.1
Е	9.9	10.0	10.1
A ₂	_	1.4	_
HD	11.8	12.0	12.2
HE	11.8	12.0	12.2
Α			1.7
A ₁	0.05	l	0.15
bp	0.15	0.20	0.27
С	0.09	l	0.20
θ	0°	3.5°	8°
е	_	0.5	_
х	_	_	0.08
у	_	_	0.08
Lp	0.45	0.6	0.75
L ₁		1.0	_





© 2015 Renesas Electronics Corporation. All rights reserved.

図 A2.3 LQFP 64 ピン (1)

JEITA Package code	RENESAS code	MASS(TYP.)[g]
P-LFQFP064-10x10-0.50	PLQP0064KL-A	0.36







Reference	Dimension in Millimeters		
Symbol	Min.	Nom.	Max.
А	_	_	1.60
A ₁	0.05	_	0.15
A ₂	1.35	1.40	1.45
D	_	12.00	_
D ₁	_	10.00	1
Е	_	12.00	_
E ₁	_	10.00	
N	_	64	1
е	_	0.50	_
Ь	0.17	0.22	0.27
С	0.09	_	0.20
θ	0°	3.5°	7°
L	0.45	0.60	0.75
L ₁	_	1.00	
aaa	_	_	0.20
bbb	_	_	0.20
ССС	_	_	0.08
ddd	_	_	0.08

図 A2.4 LQFP 64 ピン (2)








図 A2.5 LQFP 48 ピン (1)









Reference	Dimension in Millimeters		
Symbol	Min.	Nom.	Max.
А	_	_	1.60
A ₁	0.05	_	0.15
A ₂	1.35	1.40	1.45
D	_	9.00	_
D ₁	_	7.00	_
Е	_	9.00	_
E ₁	_	7.00	_
N	_	48	_
е	_	0.50	_
Ь	0.17	0.22	0.27
С	0.09	_	0.20
θ	0°	3.5°	7°
L	0.45	0.60	0.75
L ₁	_	1.00	_
aaa	_	_	0.20
bbb	_	_	0.20
ССС	_	_	0.08
ddd	_	_	0.08

図 A2.6 LQFP 48 ピン (2)




図 A2.7 HWQFN 48 ピン

付録 3. I/O レジスタ

この付録では、I/O レジスタアドレス、アクセスサイクル、リセット値について機能ごとに説明します。

3.1 周辺機能のベースアドレス

本マニュアルに記載の周辺機能のベースアドレスは下記のとおりです。

表 A3.1 に、各周辺機能の名前、説明、ベースアドレスを示します。

表 A3.1 周辺機能のベースアドレス (1/2)

名称	内容	ベースアドレス
MPU	メモリプロテクションユニット	0x4000_0000
SRAM	SRAM 制御	0x4000_2000
バス	バス制御	0x4000_3000
DTC	データトランスファコントローラ	0x4000_5400
ICU	割り込みコントローラ	0x4000_6000
DBG	デバッグ機能	0x4001_B000
SYSC	システム制御	0x4001_E000
PORT0	ポート0コントロールレジスタ	0x4004_0000
PORT1	ポート1コントロールレジスタ	0x4004_0020
PORT2	ポート2コントロールレジスタ	0x4004_0040
PORT3	ポート3コントロールレジスタ	0x4004_0060
PORT4	ポート4コントロールレジスタ	0x4004_0080
PORT5	ポート 5 コントロールレジスタ	0x4004_00A0
PORT6	ポート6コントロールレジスタ	0x4004_00C0
PORT7	ポート7コントロールレジスタ	0x4004_00E0
PORT8	ポート8コントロールレジスタ	0x4004_0100
PFS	Pmn 端子機能コントロールレジスタ	0x4004_0800
ELC	イベントリンクコントローラ	0x4004_1000
POEG	GPT 用ポートアウトプットイネーブルモジュール	0x4004_2000
RTC	リアルタイムクロック	0x4004_4000
WDT	ウォッチドッグタイマ	0x4004_4200
IWDT	独立ウォッチドッグタイマ	0x4004_4400
CAC	クロック周波数精度測定回路	0x4004_4600
MSTP	モジュールストップコントロール B、C、D	0x4004_7000
CAN0	CANO モジュール	0x4005_0000
IIC0	I ² C0	0x4005_3000
IIC0WU	Inter-Integrated Circuit 0 ウェイクアップユニット	0x4005_3014
IIC1	I ² C1	0x4005_3100
DOC	データ演算回路	0x4005_4100
ADC12	12 ビット A/D コンバータ	0x4005_C000
DAC12	12 ビット D/A コンバータ	0x4005_E000
SCI0	シリアルコミュニケーションインタフェース 0	0x4007_0000
SCI1	シリアルコミュニケーションインタフェース 1	0x4007_0020
SCI2	シリアルコミュニケーションインタフェース 2	0x4007_0040
SCI3	シリアルコミュニケーションインタフェース 3	0x4007_0060

表 A3.1 周辺機能のベースアドレス (2/2)

名称	内容	ベースアドレス
SCI9	シリアルコミュニケーションインタフェース 9	0x4007_0120
SPI0	シリアルペリフェラルインタフェース 0	0x4007_2000
SPI1	シリアルペリフェラルインタフェース 1	0x4007_2100
CRC	CRC 演算器	0x4007_4000
GPT320	汎用 PWM タイマ 0(32 ビット)	0x4007_8000
GPT321	汎用 PWM タイマ 1(32 ビット)	0x4007_8100
GPT322	汎用 PWM タイマ 2(32 ビット)	0x4007_8200
GPT323	汎用 PWM タイマ 3(32 ビット)	0x4007_8300
GPT164	汎用 PWM タイマ 4(16 ビット)	0x4007_8400
GPT165	汎用 PWM タイマ 5(16 ビット)	0x4007_8500
GPT166	汎用 PWM タイマ 6(16 ビット)	0x4007_8600
GPT167	汎用 PWM タイマ 7(16 ビット)	0x4007_8700
GPT168	汎用 PWM タイマ 8(16 ビット)	0x4007_8800
GPT169	汎用 PWM タイマ 9(16 ビット)	0x4007_8900
GPT_OPS	出力相切り替えコントローラ	0x4007_8FF0
KINT	キー割り込み機能	0x4008_0000
CTSU	静電容量式センシングユニット	0x4008_2000
AGT0	低消費電力非同期汎用タイマ 0	0x4008_4000
AGT1	低消費電力非同期汎用タイマ 1	0x4008_4100
ACMPLP	低電力アナログコンパレータ	0x4008_5E00
FLCN	フラッシュ I/O レジスタ	0x407E_C000

注. 名称 = 周辺機能の名称

内容 = 周辺機能

ベースアドレス = 最下位の予約アドレスまたは周辺機能が使用するアドレス

3.2 アクセスサイクル

本項では、本マニュアルに記載の I/O レジスタのアクセスサイクル情報を示します。

以下の情報は、表 A3.2 に適用されます。

- レジスタは対応するモジュールごとにグループ化されています。
- アクセスサイクル数については、指定の基準クロックのサイクル数を示しています。
- 内部 I/O 領域では、レジスタに割り当てられていない予約アドレスにアクセスしないでください。アクセスした場合、動作は保証されません。
- I/O アクセスサイクル数は、内部周辺バスのバスサイクル、分周クロック同期化サイクル、および各モジュールのウェイトサイクルによって異なります。分周クロック同期化サイクルは、ICLK と PCLK 間の周波数比によって異なります。
- ICLK 周波数と PCLK 周波数が等しいとき、分周クロック同期化サイクル数は常に一定です。
- ICLK 周波数が PCLK 周波数より大きいとき、分周クロック同期化サイクル数に少なくとも 1PCLK サイクル 追加されます。
- 注. CPU からのレジスタアクセスが、外部メモリへの命令フェッチや、DTC のような他のバスマスタのバスアクセスと 競合せずに実行された場合のサイクル数です。

表 A3.2 に、GPT 以外のモジュールのレジスタアクセスサイクルを示します。

表 A3.2 GPT 以外のモジュールのアクセスサイクル

			アクセス		数			
	アドレス		ICLK = I	PCLK	ICLK > PCLK ^{(注}	E1)		
周辺機能	ここから	ここまで	読み出し	書き込み	読み出し	書き込み	サイクル 単位	関連機能
MPU, SRAM, BUS, DTC, ICU, DBG	0x4000_2000	0x4001_BFFF			3		ICLK	メモリプロテクションユニット、 SRAM、バス、データトランスフ ァコントローラ、割り込みコント ローラ、CPU、フラッシュメモリ
SYSC	0x4001_E000	0x4001_E6FF		,	4		ICLK	低消費電力モード、リセット、低 電圧検出、クロック発生回路、レ ジスタライトプロテクション
PORTn, PFS, ELC, POEG, RTC, WDT, IWDT, CAC, MSTP	0x4004_0000	0x4004_7FFF	,	3	2	~3	PCLKB	I/O ポート、イベントリンクコントローラ、GPT 用ポートアウトプットイネーブル、リアルタイムクロック、ウォッチドッグタイマ、独立ウォッチドッグタイマ、クロック周波数精度測定回路、モジュールストップコントロール
CANO,IICn (n = 0, 1),IIC0WU, DOC, ADC12, DAC12	0x4005_0000	0x4005_EFFF	;	3	2	~3	PCLKB	コントローラエリアネットワークモジュール、I ² C バスインタフェース、データ演算回路、12 ビット A/D コンバータ、12 ビットD/A コンバータ
SCIn (n = 0 ^(注2) ~3, 9)	0x4007_0000	0x4007_0EFF		5	2	~3	PCLKB	シリアルコミュニケーションイ ンタフェース
SPIn (n = 0, 1) ^(注3)	0x4007_2000	0x4007_2FFF		5	2	~3	PCLKB	シリアルペリフェラルインタフ ェース
CRC	0x4007_4000	0x4007_4FFF	;	3	2	~3	PCLKB	CRC 演算器
GPT32n (n = 0~3), GPT16n (n = 4~9), GPT_OPS	0x4007_8000	0x4007_BFFF	表 A3	3.3 を参照	してくだ	さい。	PCLKB	汎用 PWM タイマ
KINT, CTSU	0x4008_0000	0x4008_2FFF	;	3	2	~3	PCLKB	キー割り込み機能、静電容量式センシングユニット
AGTn	0x4008_4000	0x4008_4FFF	;	3	2	~3	PCLKB	低消費電力非同期汎用タイマ
ACMPLP	0x4008_5000	0x4008_6FFF	;	3	2	~3	PCLKB	低電力アナログコンパレータ
FLCN	0x407E_C000	0x407E_FFFF	-	7		7	ICLK	データフラッシュ、温度センサ、 静電容量式センシングユニット、 フラッシュ制御

- 注 1. PCLK サイクル数が整数ではない(たとえば 1.5)場合、最小値は小数点以下を切り捨て、最大値は小数点以下を切り上げます。(たとえば、1.5~2.5 は 1~3)
- 注 2. 16 ビットレジスタ(FTDRHL、FRDRHL、FCR、FDR、LSR、および CDR)にアクセスを行う場合は、表 A3.2 に記載の値よりも 2 サイクル分多いアクセスサイクルとなります。8 ビットレジスタ(FTDRH、FTDRL、FRDRH、FRDRL)にアクセス時、アクセス サイクルは表 A3.2 に示すとおりです。
- 注 3. 32 ビットレジスタ (SPDR) にアクセスを行う場合は、表 A3.2 に記載の値よりも 2 サイクル分多いアクセスサイクルとなります。 8 ビットまたは 16 ビットレジスタ (SPDR_HA) にアクセスを行う場合は、表 A3.2 に記載のアクセスサイクルとなります。

表 A3.3 に、GPT モジュールのレジスタアクセスサイクルを示します。

表 A3.3 GPT モジュールのアクセスサイクル (1/2)

	アクセスサイクル数		
ICLK と PCLK 間の周波数比	読み出し	書き込み	サイクル単位
ICLK > PCLKD = PCLKB	5~6	3~4	PCLKB
ICLK > PCLKD > PCLKB	3~4	2~3	PCLKB
PCLKD = ICLK = PCLKB	6	4	PCLKB

表 A3.3 GPT モジュールのアクセスサイクル (2/2)

	アクセスサイクル数		
ICLK と PCLK 間の周波数比	読み出し	書き込み	サイクル単位
PCLKD = ICLK > PCLKB	2~3	1~2	PCLKB
PCLKD > ICLK = PCLKB	4	3	PCLKB
PCLKD > ICLK > PCLKB	2~3	1~2	PCLKB

3.3 レジスタの説明

本項では、本マニュアルに記載のレジスタに関する情報を示します。

表 A3.4 に各レジスタのアドレスオフセット、アドレスサイズ、アクセス権、およびリセット値を示します。

表 A3.4 レジスタの説明 (1/16)

周辺機能 名	Dim	Dim inc.	Dim index	レジスタ 名	内容	アドレス オフセッ ト	サイズ	R/W	リセット値	リセットマスク
MPU	-	_	_	MMPUCTLA	バスマスタ MPU コントロールレジスタ	0x000	16	R/W	0x0000	0xFFFF
MPU	-	_	_	MMPUPTA	グループ A レジスタの保護	0x102	16	R/W	0x0000	0xFFFF
MPU	4	0x010	0~3	MMPUACA%s	グループ A 領域%s アクセスコントロール レジスタ	0x200	16	R/W	0x0000	0xFFFF
MPU	4	0x010	0~3	MMPUSA%s	グループ A 領域%s 開始アドレスレジスタ	0x204	32	R/W	0x00000000	0x00000003
MPU	4	0x010	0~3	MMPUEA%s	グループ A 領域%s 終了アドレスレジスタ	0x208	32	R/W	0x00000003	0x00000003
MPU	_	_	_	SMPUCTL	スレーブ MPU コントロールレジスタ	0xC00	16	R/W	0x0000	0xFFFF
MPU	_	_	_	SMPUMBIU	メモリバス 1 アクセスコントロールレジス タ	0xC10	16	R/W	0x0000	0xFFFF
MPU	_	_	_	SMPUFBIU	内部周辺バス 9 アクセスコントロールレジ スタ	0xC14	16	R/W	0x0000	0xFFFF
MPU	_	_	_	SMPUSRAM0	メモリバス 4 アクセスコントロールレジス タ	0xC18	16	R/W	0x0000	0xFFFF
MPU	_	_	_	SMPUP0BIU	内部周辺バス 1 アクセスコントロールレジ スタ	0xC20	16	R/W	0x0000	0xFFFF
MPU	_	_	_	SMPUP2BIU	内部周辺バス 3 アクセスコントロールレジ スタ	0xC24	16	R/W	0x0000	0xFFFF
MPU	_	_	_	SMPUP6BIU	内部周辺バス 7 アクセスコントロールレジ スタ	0xC28	16	R/W	0x0000	0xFFFF
MPU	_	_	_	MSPMPUOAD	スタックポインタモニタ検出後動作レジス タ	0xD00	16	R/W	0x0000	0xFFFF
MPU	_	_	_	MSPMPUCTL	スタックポインタモニタアクセスコントロ ールレジスタ	0xD04	16	R/W	0x0000	0xFEFF
MPU	_	_	_	MSPMPUPT	スタックポインタモニタ保護レジスタ	0xD06	16	R/W	0x0000	0xFFFF
MPU	_	_	_	MSPMPUSA	メインスタックポインタ (MSP) モニタ開 始アドレスレジスタ	0xD08	32	R/W	0x00000000	0x00000000
MPU	_	_	_	MSPMPUEA	メインスタックポインタ (MSP) モニタ終 了アドレスレジスタ	0xD0C	32	R/W	0x00000000	0x00000000
MPU	_	_	_	PSPMPUOAD	スタックポインタモニタ検出後動作レジス タ	0xD10	16	R/W	0x0000	0xFFFF
MPU	_	_	_	PSPMPUCTL	スタックポインタモニタアクセスコントロ ールレジスタ	0xD14	16	R/W	0x0000	0xFEFF
MPU	-	_	_	PSPMPUPT	スタックポインタモニタ保護レジスタ	0xD16	16	R/W	0x0000	0xFFFF
MPU			_	PSPMPUSA	プロセススタックポインタ (PSP) モニタ 開始アドレスレジスタ	0xD18	32	R/W	0x00000000	0x00000000
MPU			_	PSPMPUEA	プロセススタックポインタ (PSP) モニタ 終了アドレスレジスタ	0xD1C	32	R/W	0x00000000	0x00000000
SRAM	_	_	_	PARIOAD	SRAM パリティエラー検出後動作レジス タ	0x00	8	R/W	0x00	0xFF
SRAM	_	_	_	SRAMPRCR	SRAM プロテクトレジスタ	0x04	8	R/W	0x00	0xFF

表 A3.4 レジスタの説明 (2/16)

周辺機能	Dim	Dim	Dim	レジスタ	内容	アドレスオフセッ	サイズ	D/M	日本の上店	リセットマス
名 SRAM	Dim	inc.	index	名 ECCMODE	内谷 ECC 動作モードコントロールレジスタ	0xC0	8	R/W	リセット値 0x00	0xFF
SRAM	-			ECC2STS	ECC 2 ビットエラーステータスレジスタ	0xC1	8	R/W	0x00	0xFF
SRAM	-	_	_	ECC1STSEN	ECC 1 ビットエラー情報更新イネーブル	0xC2	8	R/W	0x00	0xFF
					レジスタ					
SRAM	-	_	_	ECC1STS	ECC 1 ビットエラーステータスレジスタ	0xC3	8	R/W	0x00	0xFF
SRAM	-	_	_	ECCETST	ECC テストコントロールレジスタ	0xC4	8	R/W	0x00	0xFF
SRAM		_	-	ECCPRCR	ECC プロテクトレジスタ	0xC4	8	R/W	0x00	0xFF
SRAM	-	_	_	ECCPRCR2	ECC プロテクトレジスタ 2	0xD0	8	R/W	0x00	0xFF
SRAM	-	_	_	ECCOAD	SRAM ECC エラー検出後動作レジスタ	0xD8	8	R/W	0x00	0xFF
BUS	-	_	-	BUSMCNTSYS	マスタバスコントロールレジスタ SYS	0x1008	16	R/W	0x0000	0xFFFF
BUS		_	-	BUSMCNTDMA	マスタバスコントロールレジスタ DMA	0x100C	16	R/W	0x0000	0xFFFF
BUS		_	_	BUS3ERRADD	バスエラーアドレスレジスタ 3	0x1820	32	R	0x00000000	0x00000000
BUS	-	_	_	BUS3ERRSTAT	バスエラーステータスレジスタ 3	0x1824	8	R	0x00	0xFE
BUS	-	_	_	BUS4ERRADD	バスエラーアドレスレジスタ 4 	0x1830	32	R	0x00000000	0x00000000
BUS	-	_	_	BUS4ERRSTAT	バスエラーステータスレジスタ 4 	0x1834	8	R	0x00	0xFE
DTC	-	_	_	DTCCR	DTC コントロールレジスタ	0x00	8	R/W	0x08	0xFF
DTC	<u> -</u>	_	_	DTCVBR	DTC ベクタベースレジスタ	0x04	32	R/W	0x00000000	0xFFFFFFF
DTC	-	_	_	DTCST	DTC モジュール起動レジスタ	0x0C	8	R/W	0x00	0xFF
DTC	<u> -</u>	_	_	DTCSTS	DTC ステータスレジスタ	0x0E	16	R	0x0000	0xFFFF
ICU	8	0x1	0-7	IRQCR%s	IRQ コントロールレジスタ	0x000	8	R/W	0x00	0xFF
ICU	-	_	_	NMICR	NMI 端子割り込みコントロールレジスタ	0x100	8	R/W	0x00	0xFF
ICU	-	_	_	NMIER	ノンマスカブル割り込みイネーブルレジス タ	0x120	16	R/W	0x0000	0xFFFF
ICU	-	_	_	NMICLR	ノンマスカブル割り込みステータスクリア レジスタ	0x130	16	R/W	0x0000	0xFFFF
ICU	_	_	_	NMISR	ノンマスカブル割り込みステータスレジス タ	0x140	16	R	0x0000	0xFFFF
ICU	_	_	_	WUPEN	ウェイクアップ割り込みイネーブルレジス タ	0x1A0	32	R/W	0x00000000	0xFFFFFFF
ICU	-	_	_	IELEN	ICU イベントイネーブルレジスタ	0x1C0	8	R/W	0x00	0xFF
ICU	-	_	_	SELSR0	SYS イベントリンク設定レジスタ	0x200	16	R/W	0x0000	0xFFFF
ICU	32	0x4	0-31	IELSR%s	ICU イベントリンク設定レジスタ%s	0x300	32	R/W	0x00000000	0xFFFFFFF
DBG	_	_	_	DBGSTR	デバッグステータスレジスタ	0x00	32	R	0x00000000	0xFFFFFFF
DBG	-	_	_	DBGSTOPCR	デバッグストップコントロールレジスタ	0x10	32	R/W	0x00000003	0xFFFFFFF
SYSC	-	_	_	SBYCR	スタンバイコントロールレジスタ	0x00C	16	R/W	0x0000	0xFFFF
SYSC	-	_		MSTPCRA	モジュールストップコントロールレジスタ A	0x01C	32	R/W	0xFFBFFFFF	0xFFFFFFF
SYSC	_	_	_	SCKDIVCR	システムクロック分周コントロールレジス タ	0x020	32	R/W	0x04000404	0xFFFFFFF
SYSC	_	_	_	SCKSCR	システムクロックソースコントロールレジ スタ	0x026	8	R/W	0x01	0xFF
SYSC	_	_		MEMWAIT	コードフラッシュメモリウェイトサイクル コントロールレジスタ	0x031	8	R/W	0x00	0xFF
SYSC		_		MOSCCR	メインクロック発振器コントロールレジス タ	0x032	8	R/W	0x01	0xFF
SYSC	-	_	_	HOCOCR	高速オンチップオシレータコントロールレ ジスタ	0x036	8	R/W	0x00	0xFE
SYSC	_	_		MOCOCR	中速オンチップオシレータコントロールレ ジスタ	0x038	8	R/W	0x00	0xFF
SYSC			_	OSCSF	発振安定フラグレジスタ	0x03C	8	R	0x00	0xFE

表 A3.4 レジスタの説明 (3/16)

周辺機能名	Dim	Dim inc.	Dim index	レジスタ 名	内容	アドレス オフセッ ト	サイズ	R/W	リセット値	リセットマスク
SYSC	_	_	_	CKOCR	クロックアウトコントロールレジスタ	0x03E	8	R/W	0x00	0xFF
SYSC	_	_	_	OSTDCR	発振停止検出コントロールレジスタ	0x040	8	R/W	0x00	0xFF
SYSC	_	_	_	OSTDSR	発振停止検出ステータスレジスタ	0x041	8	R/W	0x00	0xFF
SYSC	_	_	_	LPOPT	低消費電力動作コントロールレジスタ	0x04C	8	R/W	0x40	0xFF
SYSC	-	_	-	MOCOUTCR	MOCO ユーザートリミングコントロール レジスタ	0x061	8	R/W	0x00	0xFF
SYSC	_	_		HOCOUTCR	HOCO ユーザートリミングコントロール レジスタ	0x062	8	R/W	0x00	0xFF
SYSC		_	_	SNZCR	スヌーズコントロールレジスタ	0x092	8	R/W	0x00	0xFF
SYSC	_	_	_	SNZEDCR0	スヌーズ終了コントロールレジスタ 0	0x094	8	R/W	0x00	0xFF
SYSC	_	_	_	SNZREQCR0	スヌーズ要求コントロールレジスタ 0	0x098	32	R/W	0x00000000	0xFFFFFFF
SYSC	_	_	_	PSMCR	パワーセーブメモリコントロールレジスタ	0x09F	8	R/W	0x00	0xFF
SYSC	_	_	_	OPCCR	動作電力コントロールレジスタ	0x0A0	8	R/W	0x01	0xFF
SYSC	_	_		MOSCWTCR	メインクロック発振器ウェイトコントロー ルレジスタ	0x0A2	8	R/W	0x05	0xFF
SYSC	_	_	_	SOPCCR	サブ動作電力コントロールレジスタ	0x0AA	8	R/W	0x00	0xFF
SYSC	_	_	_	RSTSR1	リセットステータスレジスタ 1	0x0C0	16	R/W	0x0000	0xE0F8
SYSC	_	_	_	LVD1CR1	電圧監視 1 回路コントロールレジスタ	0x0E0	8	R/W	0x01	0xFF
SYSC	_	_	_	LVD1SR	電圧監視 1 回路ステータスレジスタ	0x0E1	8	R/W	0x02	0xFF
SYSC	_	_	_	LVD2CR1	電圧監視2回路コントロールレジスタ1	0x0E2	8	R/W	0x01	0xFF
SYSC	_	_	_	LVD2SR	電圧監視2回路ステータスレジスタ	0x0E3	8	R/W	0x02	0xFF
SYSC	_	_	_	PRCR	プロテクトレジスタ	0x3FE	16	R/W	0x0000	0xFFFF
SYSC	-	_	_	SYOCDCR	システムコントロール OCD コントロール レジスタ	0x040E	8	R/W	0x00	0xFF
SYSC	_	_	_	RSTSR0	リセットステータスレジスタ 0	0x410	8	R/W	0x00	0xF0
SYSC	_	_	_	RSTSR2	リセットステータスレジスタ 2	0x411	8	R/W	0x00	0xFE
SYSC	-	_	_	MOMCR	メインクロック発振器モード発振コントロ ールレジスタ	0x413	8	R/W	0x00	0xFF
SYSC	_	_	_	LVCMPCR	電圧監視回路コントロールレジスタ	0x417	8	R/W	0x00	0xFF
SYSC	_	_	_	LVDLVLR	電圧検出レベル選択レジスタ	0x418	8	R/W	0x07	0xFF
SYSC	_	_	_	LVD1CR0	電圧監視 1 回路コントロールレジスタ 0	0x41A	8	R/W	0x80	0xF7
SYSC	_	_	_	LVD2CR0	電圧監視2回路コントロールレジスタ0	0x41B	8	R/W	0x80	0xF7
SYSC	_	_	_	DCDCCTL	DCDC/LDO コントロールレジスタ	0x440	8	R/W	0xC0	0xFF
SYSC	_	_	_	VCCSEL	電圧レベル選択コントロールレジスタ	0x441	8	R/W	0x00	0xFF
SYSC	_	_	_	SOSCCR	サブクロック発振器コントロールレジスタ	0x480	8	R/W	0x01	0xFF
SYSC	_	_	_	SOMCR	サブクロック発振器モードコントロールレ ジスタ	0x481	8	R/W	0x00	0xFF
SYSC	-	_	-	SOMRG	サブクロック発振器マージンチェックレジ スタ	0x482	8	R/W	0x00	0xFF
SYSC	_	_	-	LOCOCR	低速オンチップオシレータコントロールレ ジスタ	0x490	8	R/W	0x00	0xFF
SYSC	_	_	_	LOCOUTCR	LOCO ユーザートリミングコントロールレジスタ	0x492	8	R/W	0x00	0xFF
PORTO, 3 ~8	_	_	_	PCNTR1	ポートコントロールレジスタ 1	0x000	32	R/W	0x00000000	0xFFFFFFF
PORT0、3 ~8	_	_	_	PODR	ポートコントロールレジスタ 1	0x000	16	R/W	0x0000	0xFFFF
PORT0、3 ~8			-	PDR	ポートコントロールレジスタ 1	0x002	16	R/W	0x0000	0xFFFF

表 A3.4 レジスタの説明 (4/16)

周辺機能 名	Dim	Dim inc.	Dim index	レジスタ 名	内容	アドレス オフセッ ト	サイズ	R/W	リセット値	リセットマスク
PORTO, 3	-	-	_	PCNTR2	ポートコントロールレジスタ 2	0x004	32	R	0x00000000	0xFFF0000
PORT0, 3 ~8	_	_	_	PIDR	ポートコントロールレジスタ 2	0x006	16	R	0x0000	0x0000
PORT0、3 ~8	-	_	_	PCNTR3	ポートコントロールレジスタ 3	0x008	32	W	0x00000000	0xFFFFFFF
PORT0、3 ~8	-	_	_	PORR	ポートコントロールレジスタ 3	0x008	16	W	0x0000	0xFFFF
PORT0、3 ~8	_	_	_	POSR	ポートコントロールレジスタ 3	0x00A	16	W	0x0000	0xFFFF
PORT1-2	_	_	_	PCNTR1	ポートコントロールレジスタ 1	0x000	32	R/W	0x00000000	0xFFFFFFF
PORT1-2	_	_	_	PODR	ポートコントロールレジスタ 1	0x000	16	R/W	0x0000	0xFFFF
PORT1-2	_	_	_	PDR	ポートコントロールレジスタ 1	0x002	16	R/W	0x0000	0xFFFF
PORT1-2	_	_	_	PCNTR2	ポートコントロールレジスタ 2	0x004	32	R	0x00000000	0xFFFF0000
PORT1-2	_	_	_	EIDR	ポートコントロールレジスタ 2	0x004	16	R	0x0000	0xFFFF
PORT1-2	_	_	_	PIDR	ポートコントロールレジスタ 2	0x006	16	R	0x0000	0x0000
PORT1-2	_	_	_	PCNTR3	ポートコントロールレジスタ 3	0x008	32	W	0x00000000	0xFFFFFFF
PORT1-2	_	_	_	PORR	ポートコントロールレジスタ 3	0x008	16	W	0x0000	0xFFFF
PORT1-2	_	_	_	POSR	ポートコントロールレジスタ 3	0x00A	16	W	0x0000	0xFFFF
PORT1-2	_	_	_	PCNTR4	ポートコントロールレジスタ 4	0x00C	32	R/W	0x00000000	0xFFFFFFF
PORT1-2	_	_	_	EORR	ポートコントロールレジスタ 4	0x00C	16	R/W	0x0000	0xFFFF
PORT1-2	_	_	_	EOSR	ポートコントロールレジスタ 4	0x00E	16	R/W	0x0000	0xFFFF
PFS	9	0x4	0-8	P00%sPFS	ポート 00%s 端子機能選択レジスタ	0x000	32	R/W	0x00000000	0xFFFFFFD
PFS	9	0x4	0-8	P00%sPFS_HA	ポート 00%s 端子機能選択レジスタ	0x002	16	R/W	0x0000	0xFFFD
PFS	9	0x4	0-8	P00%sPFS_BY	ポート 00%s 端子機能選択レジスタ	0x003	8	R/W	0x00	0xFD
PFS	6	0x4	10-15	P0%sPFS	ポート 0%s 端子機能選択レジスタ	0x028	32	R/W	0x00000000	0xFFFFFFD
PFS	6	0x4	10-15	P0%sPFS_HA	ポート 0%s 端子機能選択レジスタ	0x02A	16	R/W	0x0000	0xFFFD
PFS	6	0x4	10-15	P0%sPFS_BY	ポート 0%s 端子機能選択レジスタ	0x02B	8	R/W	0x00	0xFD
PFS	8	0x4	0-7	P10%sPFS	ポート 10%s 端子機能選択レジスタ	0x040	32	R/W	0x00000000	0xFFFFFFD
PFS	8	0x4	0-7	P10%sPFS_HA	ポート 10%s 端子機能選択レジスタ	0x042	16	R/W	0x0000	0xFFFD
PFS	8	0x4	0-7	P10%sPFS_BY	ポート 10%s 端子機能選択レジスタ	0x043	8	R/W	0x00	0xFD
PFS	_	_	_	P108PFS	ポート 108 端子機能選択レジスタ	0x060	32	R/W	0x00010010	0xFFFFFFD
PFS	_	_	_	P108PFS_HA	ポート 108 端子機能選択レジスタ	0x062	16	R/W	0x0010	0xFFFD
PFS	_	_	_	P108PFS_BY	ポート 108 端子機能選択レジスタ	0x063	8	R/W	0x10	0xFD
PFS	_	_	_	P109PFS	ポート 109 端子機能選択レジスタ	0x064	32	R/W	0x00000000	0xFFFFFFD
PFS	_	_	_	P109PFS_HA	ポート 109 端子機能選択レジスタ	0x066	16	R/W	0x0000	0xFFFD
PFS	_	_	_	P109PFS_BY	ポート 109 端子機能選択レジスタ	0x067	8	R/W	0x00	0xFD
PFS	6	0x4	10-15	P1%sPFS	ポート 1%s 端子機能選択レジスタ	0x068	32	R/W	0x00000000	0xFFFFFFD
PFS	6	0x4	10-15	P1%sPFS_HA	ポート 1%s 端子機能選択レジスタ	0x06A	16	R/W	0x0000	0xFFFD
PFS	6	0x4	10-15	P1%sPFS_BY	ポート 1%s 端子機能選択レジスタ	0x06B	8	R/W	0x00	0xFD
PFS	_	_	_	P200PFS	ポート 200 端子機能選択レジスタ	0x080	32	R/W	0x00000000	0xFFFFFFD
PFS	_	_	_	P200PFS_HA	ポート 200 端子機能選択レジスタ	0x082	16	R/W	0x0000	0xFFFD
PFS	_	_	_	P200PFS_BY	ポート 200 端子機能選択レジスタ	0x083	8	R/W	0x00	0xFD
PFS	_	_	_	P201PFS	ポート 201 端子機能選択レジスタ	0x084	32	R/W	0x00000010	0xFFFFFFD
PFS	_	_	_	P201PFS_HA	ポート 201 端子機能選択レジスタ	0x086	16	R/W	0x0010	0xFFFD
PFS	_	_	_	P201PFS_BY	ポート 201 端子機能選択レジスタ	0x087	8	R/W	0x10	0xFD
	7	0x4	2-8	P20%sPFS	ポート 20%s 端子機能選択レジスタ	0x088	32	R/W	0x00000000	0xFFFFFFD

表 A3.4 レジスタの説明 (5/16)

周辺機能 名	Dim	Dim inc.	Dim index	レジスタ 名	内容	アドレス オフセッ ト	サイズ	R/W	リセット値	リセットマスク
PFS	7	0x4	2-8	P20%sPFS_HA	ポート 20%s 端子機能選択レジスタ	0x08A	16	R/W	0x0000	0xFFFD
PFS	7	0x4	2-8	P20%sPFS_BY	ポート 20%s 端子機能選択レジスタ	0x08B	8	R/W	0x00	0xFD
PFS	4	0x4	12-15	P2%sPFS	ポート 2%s 端子機能選択レジスタ	0x0B0	32	R/W	0x00000000	0xFFFFFFD
PFS	4	0x4	12-15	P2%sPFS_HA	ポート 2%s 端子機能選択レジスタ	0x0B2	16	R/W	0x0000	0xFFFD
PFS	4	0x4	12-15	P2%sPFS_BY	ポート 2%s 端子機能選択レジスタ	0x0B3	8	R/W	0x00	0xFD
PFS	_	_	_	P300PFS	ポート 300 端子機能選択レジスタ	0x0C0	32	R/W	0x00010000	0xFFFFFFD
PFS	_	_	_	P300PFS_HA	ポート 300 端子機能選択レジスタ	0x0C2	16	R/W	0x0000	0xFFFD
PFS	_	_	_	P300PFS_BY	ポート 300 端子機能選択レジスタ	0x0C3	8	R/W	0x00	0xFD
PFS	7	0x4	1-7	P30%sPFS	ポート 30%s 端子機能選択レジスタ	0x0C4	32	R/W	0x00000000	0xFFFFFFD
PFS	7	0x4	1-7	P30%sPFS_HA	ポート 30%s 端子機能選択レジスタ	0x0C6	16	R/W	0x0000	0xFFFD
PFS	7	0x4	1-7	P30%sPFS_BY	ポート 30%s 端子機能選択レジスタ	0x0C7	8	R/W	0x00	0xFD
PFS	10	0x4	0-9	P40%sPFS	ポート 40%s 端子機能選択レジスタ	0x100	32	R/W	0x00000000	0xFFFFFFD
PFS	10	0x4	0-9	P40%sPFS_HA	ポート 40%s 端子機能選択レジスタ	0x102	16	R/W	0x0000	0xFFFD
PFS	10	0x4	0-9	P40%sPFS_BY	ポート 40%s 端子機能選択レジスタ	0x103	8	R/W	0x00	0xFD
PFS	6	0x4	10-15	P4%sPFS	ポート 4%s 端子機能選択レジスタ	0x128	32	R/W	0x00000000	0xFFFFFFD
PFS	6	0x4	10-15	P4%sPFS_HA	ポート 4%s 端子機能選択レジスタ	0x12A	16	R/W	0x0000	0xFFFD
PFS	6	0x4	10-15	P4%sPFS_BY	ポート 4%s 端子機能選択レジスタ	0x12B	8	R/W	0x00	0xFD
PFS	6	0x4	0-5	P50%sPFS	ポート 50%s 端子機能選択レジスタ	0x140	32	R/W	0x00000000	0xFFFFFFD
PFS	6	0x4	0-5	P50%sPFS_HA	ポート 50%s 端子機能選択レジスタ	0x142	16	R/W	0x0000	0xFFFD
PFS	6	0x4	0-5	P50%sPFS_BY	ポート 50%s 端子機能選択レジスタ	0x143	8	R/W	0x00	0xFD
PFS	4	0x4	0-3	P60%sPFS	ポート 60%s 端子機能選択レジスタ	0x180	32	R/W	0x00000000	0xFFFFFFD
PFS	4	0x4	0-3	P60%sPFS_HA	ポート 60%s 端子機能選択レジスタ	0x182	16	R/W	0x0000	0xFFFD
PFS	4	0x4	0-3	P60%sPFS_BY	ポート 60%s 端子機能選択レジスタ	0x183	8	R/W	0x00	0xFD
PFS	2	0x4	8-9	P60%sPFS	ポート 60%s 端子機能選択レジスタ	0x1A0	32	R/W	0x00000000	0xFFFFFFD
PFS	2	0x4	8-9	P60%sPFS_HA	ポート 60%s 端子機能選択レジスタ	0x1A2	16	R/W	0x0000	0xFFFD
PFS	2	0x4	8-9	P60%sPFS_BY	ポート 60%s 端子機能選択レジスタ	0x1A3	8	R/W	0x00	0xFD
PFS	_	_	_	P610PFS	ポート 610 端子機能選択レジスタ	0x1A8	32	R/W	0x00000000	0xFFFFFFD
PFS	_	_	_	P610PFS_HA	ポート 610 端子機能選択レジスタ	0x1AA	16	R/W	0x0000	0xFFFD
PFS	_	_	_	P610PFS_BY	ポート 610 端子機能選択レジスタ	0x1AB	8	R/W	0x00	0xFD
PFS	_	_	_	P708PFS	ポート 708 端子機能選択レジスタ	0x1E0	32	R/W	0x00000000	0xFFFFFFD
PFS	_	_	_	P708PFS_HA	ポート 708 端子機能選択レジスタ	0x1E2	16	R/W	0x0000	0xFFFD
PFS	_	_	_	P708PFS_BY	ポート 708 端子機能選択レジスタ	0x1E3	8	R/W	0x00	0xFD
PFS	_	_	_	P714PFS	ポート 714 端子機能選択レジスタ	0x1F8	32	R/W	0x00000000	0xFFFFFFD
PFS	_	_	_	P714PFS_HA	ポート 714 端子機能選択レジスタ	0x1FA	16	R/W	0x0000	0xFFFD
PFS	_	_	_	P714PFS_BY	ポート 714 端子機能選択レジスタ	0x1FB	8	R/W	0x00	0xFD
PFS	2	0x4	8-9	P80%sPFS	ポート 80%s 端子機能選択レジスタ	0x220	32	R/W	0x00000000	0xFFFFFFD
PFS	2	0x4	8-9	P80%sPFS_HA	ポート 80%s 端子機能選択レジスタ	0x222	16	R/W	0x0000	0xFFFD
PFS	2	0x4	8-9	P80%sPFS_BY	ポート 80%s 端子機能選択レジスタ	0x223	8	R/W	0x00	0xFD
PFS	_	_	_	PWPR	書き込みプロテクトレジスタ	0x503	8	R/W	0x80	0xFF
PFS	_	_	_	PRWCNTR	ポートリードウェイトコントロールレジス タ	0x50F	8	R/W	0x01	0xFF
ELC	_	_	_	ELCR	イベントリンクコントローラレジスタ	0x00	8	R/W	0x00	0xFF
ELC	2	0x02	0-1	ELSEGR%s	イベントリンクソフトウェアイベント発生 レジスタ%s	0x02	8	R/W	0x80	0xFF
ELC	4	0x04	0-3	ELSR%s	イベントリンク設定レジスタ%s	0x10	16	R/W	0x0000	0xFFFF
ELC	2	0x04	8-9	ELSR%s	イベントリンク設定レジスタ%s	0x30	16	R/W	0x0000	0xFFFF

表 A3.4 レジスタの説明 (6/16)

周辺機能 名	Dim	Dim inc.	Dim index	レジスタ 名	内容	アドレス オフセッ ト	サイズ	R/W	リセット値	リセットマスク
ELC	<u> </u>	_	_	ELSR12	イベントリンク設定レジスタ 12	0x40	16	R/W	0x0000	0xFFFF
ELC	2	0x04	14-15	ELSR%s	イベントリンク設定レジスタ%s	0x48	16	R/W	0x0000	0xFFFF
ELC	1-	_	_	ELSR18	イベントリンク設定レジスタ 18	0x58	16	R/W	0x0000	0xFFFF
POEG	1-	_	_	POEGGA	POEG グループ A 設定レジスタ	0x000	32	R/W	0x00000000	0xFFFFFFF
POEG	_	_	_	POEGGB	POEG グループ B 設定レジスタ	0x100	32	R/W	0x00000000	0xFFFFFFF
RTC	_	_	_	R64CNT	64 Hz カウンタ	0x00	8	R	0x00	0x00
RTC	4	0x02	0-3	BCNT%s	バイナリカウンタ%s	0x02	8	R/W	0x00	0x00
RTC	-	_	_	RSECCNT	秒カウンタ(カレンダーカウントモード時)	0x02	8	R/W	0x00	0x00
RTC	_	_	_	RMINCNT	分カウンタ(カレンダーカウントモード時)	0x04	8	R/W	0x00	0x00
RTC	-	_	_	RHRCNT	時カウンタ(カレンダーカウントモード時)	0x06	8	R/W	0x00	0x00
RTC	_	_	_	RWKCNT	曜日カウンタ(カレンダーカウントモード時)	0x08	8	R/W	0x00	0x00
RTC	_	_	_	RDAYCNT	日カウンタ	0x0A	8	R/W	0x00	0xC0
RTC	_	_	_	RMONCNT	月カウンタ	0x0C	8	R/W	0x00	0xE0
RTC	_	_	_	RYRCNT	年カウンタ	0x0E	16	R/W	0x0000	0xFF00
RTC	4	0x02	0-3	BCNT%sAR	バイナリカウンタ%s アラームレジスタ	0x10	8	R/W	0x00	0x00
RTC	_	_	_	RSECAR	秒アラームレジスタ (カレンダーカウント モード時)	0x10	8	R/W	0x00	0x00
RTC	-	_	_	RMINAR	分アラームレジスタ (カレンダーカウント モード時)	0x12	8	R/W	0x00	0x00
RTC	-	_	_	RHRAR	時アラームレジスタ (カレンダーカウント モード時)	0x14	8	R/W	0x00	0x00
RTC	_	_	_	RWKAR	曜日アラームレジスタ (カレンダーカウン トモード時)	0x16	8	R/W	0x00	0x00
RTC	2	0x02	0-1	BCNT%sAER	バイナリカウンタ%s アラームイネーブル レジスタ	0x18	8	R/W	0x00	0x00
RTC	-	_	_	RDAYAR	日アラームレジスタ (カレンダーカウント モード時)	0x18	8	R/W	0x00	0x00
RTC	-	_	_	RMONAR	月アラームレジスタ (カレンダーカウント モード時)	0x1A	8	R/W	0x00	0x00
RTC	-	_	_	BCNT2AER	バイナリカウンタ 2 アラームイネーブルレ ジスタ	0x1C	16	R/W	0x0000	0xFF00
RTC	_	_	_	RYRAR	年アラームレジスタ (カレンダーカウント モード時)	0x1C	16	R/W	0x0000	0xFF00
RTC	-	_	_	BCNT3AER	バイナリカウンタ 3 アラームイネーブルレ ジスタ	0x1E	8	R/W	0x00	0x00
RTC	_	_	_	RYRAREN	年アラームイネーブルレジスタ (カレンダ ーカウントモード時)	0x1E	8	R/W	0x00	0x00
RTC	-	_	_	RCR1	RTC コントロールレジスタ 1	0x22	8	R/W	0x00	0x0A
RTC	-	_	_	RCR2	RTC コントロールレジスタ 2(カレンダー カウントモード時)	0x24	8	R/W	0x00	0x0E
RTC	-	_	_	RCR2	RTC コントロールレジスタ 2(バイナリカ ウントモード時)	0x24	8	R/W	0x00	0x0E
RTC	_	_	_	RCR4	RTC コントロールレジスタ 4	0x28	8	R/W	0x00	0x7E
RTC			_	RFRH	周波数レジスタ H	0x2A	16	R/W	0x0000	0xFFFE
RTC	_		_	RFRL	周波数レジスタ L	0x2C	16	R/W	0x0000	0x0000
RTC	_	_	_	RADJ	時計誤差補正レジスタ	0x2E	8	R/W	0x00	0x00
WDT		_	_	WDTRR	WDT リフレッシュレジスタ	0x00	8	R/W	0xFF	0xFF
WDT	_	_	_	WDTCR	WDT コントロールレジスタ	0x02	16	R/W	0x0000	0xFFFF
WDT	_		_	WDTSR	WDT ステータスレジスタ	0x04	16	R/W	0x0000	0xFFFF
WDT	[-	-	_	WDTRCR	WDT リセットコントロールレジスタ	0x06	8	R/W	0x80	0xFF

表 A3.4 レジスタの説明 (7/16)

周辺機能 名	Dim	Dim inc.	Dim index	レジスタ 名	内容	アドレス オフセッ ト	サイズ	R/W	リセット値	リセットマス ク
WDT	_	_	_	WDTCSTPR	WDT カウント停止コントロールレジスタ	0x08	8	R/W	0x80	0xFF
IWDT	_	_	_	IWDTRR	IWDT リフレッシュレジスタ	0x00	8	R/W	0xFF	0xFF
IWDT	_	_	_	IWDTSR	IWDT ステータスレジスタ	0x04	16	R/W	0x0000	0xFFFF
CAC	_	_	_	CACR0	CAC コントロールレジスタ 0	0x00	8	R/W	0x00	0xFF
CAC	_	_	_	CACR1	CAC コントロールレジスタ 1	0x01	8	R/W	0x00	0xFF
CAC	_	_	_	CACR2	CAC コントロールレジスタ 2	0x02	8	R/W	0x00	0xFF
CAC	_	_	_	CAICR	CAC 割り込みコントロールレジスタ	0x03	8	R/W	0x00	0xFF
CAC	_	_	_	CASTR	CAC ステータスレジスタ	0x04	8	R	0x00	0xFF
CAC	_	_	_	CAULVR	CAC 上限値設定レジスタ	0x06	16	R/W	0x0000	0xFFFF
CAC	_	_	_	CALLVR	CAC 下限値設定レジスタ	0x08	16	R/W	0x0000	0xFFFF
CAC	_	_	_	CACNTBR	CAC カウンタバッファレジスタ	0x0A	16	R	0x0000	0xFFFF
MSTP	_	_	_	MSTPCRB	モジュールストップコントロールレジスタ B	0x000	32	R/W	0xFFFFFFF	0xFFFFFFF
MSTP	_	_	_	MSTPCRC	モジュールストップコントロールレジスタ C	0x004	32	R/W	0xFFFFFFF	0xFFFFFFF
MSTP	_	_	_	MSTPCRD	モジュールストップコントロールレジスタ D	0x008	32	R/W	0xFFFFFFF	0xFFFFFFF
MSTP	_	_	_	LSMRWDIS	低速モジュール R/W 禁止制御レジスタ	0x00C	16	R/W	0x0000	0xFFFF
CAN0	32	0x10	0-31	MB%s_ID	メールボックス ID レジスタ%s	0x200	32	R/W	0x00000000	0x00000001
CAN0	32	0x10	0-31	MB%s_DL	メールボックスデータ長レジスタ%s	0x204	16	R/W	0x0000	0x0000
CAN0	32	0x10	0-31	MB%s_D0	メールボックスデータレジスタ%s	0x206	8	R/W	0x00	0x00
CAN0	32	0x10	0-31	MB%s_D1	メールボックスデータレジスタ%s	0x207	8	R/W	0x00	0x00
CAN0	32	0x10	0-31	MB%s_D2	メールボックスデータレジスタ%s	0x208	8	R/W	0x00	0x00
CAN0	32	0x10	0-31	MB%s_D3	メールボックスデータレジスタ%s	0x209	8	R/W	0x00	0x00
CAN0	32	0x10	0-31	MB%s_D4	メールボックスデータレジスタ%s	0x20A	8	R/W	0x00	0x00
CAN0	32	0x10	0-31	MB%s_D5	メールボックスデータレジスタ%s	0x20B	8	R/W	0x00	0x00
CAN0	32	0x10	0-31	MB%s_D6	メールボックスデータレジスタ%s	0x20C	8	R/W	0x00	0x00
CAN0	32	0x10	0-31	MB%s_D7	メールボックスデータレジスタ%s	0x20D	8	R/W	0x00	0x00
CAN0	32	0x10	0-31	MB%s_TS	メールボックスタイムスタンプレジス タ%s	0x20E	16	R/W	0x0000	0x0000
CAN0	8	0x04	_	MKR[%s]	マスクレジスタ%s	0x400	32	R/W	0x00000000	0x00000000
CAN0	2	0x04	0-1	FIDCR%s	FIFO 受信 ID 比較レジスタ%s	0x420	32	R/W	0x00000000	0x00000000
CAN0	_	_	_	MKIVLR	マスク無効レジスタ	0x428	32	R/W	0x00000000	0x00000000
CAN0	_	_	_	MIER	メールボックス割り込みイネーブルレジス タ	0x42C	32	R/W	0x00000000	0x00000000
CAN0	_	_	_	MIER_FIFO	メールボックス割り込みイネーブルレジス タ(FIFO メールボックスモード)	0x42C	32	R/W	0x00000000	0x00000000
CAN0	32	0x01	_	MCTL_RX[%s]	受信用メッセージコントロールレジスタ	0x820	8	R/W	0x00	0xFF
CAN0	32	0x01	_	MCTL_TX[%s]	送信用メッセージコントロールレジスタ	0x820	8	R/W	0x00	0xFF
CAN0	_	_	_	CTLR	コントロールレジスタ	0x840	16	R/W	0x0500	0xFFFF
CAN0	_		_	STR	ステータスレジスタ	0x842	16	R	0x0500	0xFFFF
CAN0			_	BCR	ビットコンフィグレーションレジスタ	0x844	32	R/W	0x00000000	0xFFFFFFF
CAN0	_	_	_	RFCR	受信 FIFO コントロールレジスタ	0x848	8	R/W	0x80	0xFF
CAN0	_	_	_	RFPCR	受信 FIFO ポインタコントロールレジスタ	0x849	8	w	0x00	0x00
CAN0	_	_	_	TFCR	送信 FIFO コントロールレジスタ	0x84A	8	R/W	0x80	0xFF
CAN0	_	_	_	TFPCR	送信 FIFO ポインタコントロールレジスタ	0x84B	8	w	0x00	0x00
CAN0	 	_	_	EIER	エラー割り込み許可レジスタ	0x84C	8	R/W	0x00	0xFF

表 A3.4 レジスタの説明 (8/16)

周辺機能名	Dim	Dim inc.	Dim index	レジスタ 名	内容	アドレス オフセッ ト	サイズ	R/W	リセット値	リセットマスク
CAN0	_	_	_	EIFR	エラー割り込み要因判定レジスタ	0x84D	8	R/W	0x00	0xFF
CAN0	_	_	_	RECR	受信エラーカウントレジスタ	0x84E	8	R	0x00	0xFF
CAN0	_	_	_	TECR	送信エラーカウントレジスタ	0x84F	8	R	0x00	0xFF
CAN0	_	_	_	ECSR	エラーコード格納レジスタ	0x850	8	R/W	0x00	0xFF
CAN0	_	_	_	CSSR	チャネルサーチサポートレジスタ	0x851	8	R/W	0x00	0x00
CAN0	_	_	_	MSSR	メールボックスサーチステータスレジスタ	0x852	8	R	0x80	0xFF
CAN0	_	_	_	MSMR	メールボックスサーチモードレジスタ	0x853	8	R/W	0x00	0xFF
CAN0	-	_	_	TSR	タイムスタンプレジスタ	0x854	16	R	0x0000	0xFFFF
CAN0	_	_	_	AFSR	アクセプタンスフィルタサポートレジスタ	0x856	16	R/W	0x0000	0x0000
CAN0	_	_	_	TCR	テストコントロールレジスタ	0x858	8	R/W	0x00	0xFF
IIC0-1	_	_	_	ICCR1	I2C バスコントロールレジスタ 1	0x00	8	R/W	0x1F	0xFF
IIC0-1	_	_	_	ICCR2	I2C バスコントロールレジスタ 2	0x01	8	R/W	0x00	0xFF
IIC0-1	_	_	_	ICMR1	I2C バスモードレジスタ 1	0x02	8	R/W	0x08	0xFF
IIC0-1	_	_	_	ICMR2	I2C バスモードレジスタ 2	0x03	8	R/W	0x06	0xFF
IIC0-1	_	_	_	ICMR3	I2C バスモードレジスタ 3	0x04	8	R/W	0x00	0xFF
IIC0-1	_	_	_	ICFER	I2C バスファンクションイネーブルレジス タ	0x05	8	R/W	0x72	0xFF
IIC0-1	-	_	_	ICSER	I2C バスステータスイネーブルレジスタ	0x06	8	R/W	0x09	0xFF
IIC0-1	-	_	_	ICIER	I2C バス割り込みイネーブルレジスタ	0x07	8	R/W	0x00	0xFF
IIC0-1	-	_	_	ICSR1	I2C バスステータスレジスタ 1	0x08	8	R/W	0x00	0xFF
IIC0-1	-	_	_	ICSR2	I2C バスステータスレジスタ 2	0x09	8	R/W	0x00	0xFF
IIC0-1	3	0x02	0-2	SARL%s	スレーブアドレスレジスタ Ly	0x0A	8	R/W	0x00	0xFF
IIC0-1	3	0x02	0-2	SARU%s	スレーブアドレスレジスタ Uy	0x0B	8	R/W	0x00	0xFF
IIC0-1	-	_	_	ICBRL	I2C バスビットレート Low レジスタ	0x10	8	R/W	0xFF	0xFF
IIC0-1	-	_	_	ICBRH	I2C バスビットレート High レジスタ	0x11	8	R/W	0xFF	0xFF
IIC0-1	-	_	_	ICDRT	I2C バス送信データレジスタ	0x12	8	R/W	0xFF	0xFF
IIC0-1	-	_	_	ICDRR	I2C バス受信データレジスタ	0x13	8	R	0x00	0xFF
IIC0WU	-	_	_	ICWUR	I2C バスウェイクアップユニットレジスタ	0x02	8	R/W	0x10	0xFF
IIC0WU	_	_	_	ICWUR2	I2C バスウェイクアップユニットレジスタ 2	0x03	8	R/W	0xFD	0xFF
DOC		_	_	DOCR	DOC コントロールレジスタ	0x00	8	R/W	0x00	0xFF
DOC	_	_	_	DODIR	DOC データ入力レジスタ	0x02	16	R/W	0x0000	0xFFFF
DOC	_	_	_	DODSR	DOC データ設定レジスタ	0x04	16	R/W	0x0000	0xFFFF
ADC12		_	_	ADCSR	A/D コントロールレジスタ	0x000	16	R/W	0x0000	0xFFFF
ADC12	_	_	_	ADANSA0	A/D チャネル選択レジスタ A0	0x004	16	R/W	0x0000	0xFFFF
ADC12	_	_	_	ADANSA1	A/D チャネル選択レジスタ A1	0x006	16	R/W	0x0000	0xFFFF
ADC12	_	_	_	ADADS0	A/D 変換値加算/平均チャネル選択レジスタ 0	0x008	16	R/W	0x0000	0xFFFF
ADC12	_	_	_	ADADS1	A/D 変換値加算/平均チャネル選択レジスタ 1	0x00A	16	R/W	0x0000	0xFFFF
ADC12	-		_	ADADC	A/D 変換値加算/平均回数選択レジスタ	0x00C	8	R/W	0x00	0xFF
ADC12	_	_	_	ADCER	A/D コントロール拡張レジスタ	0x00E	16	R/W	0x0000	0xFFFF
ADC12	_	_	_	ADSTRGR	A/D 変換開始トリガ選択レジスタ	0x010	16	R/W	0x0000	0xFFFF
ADC12		_	_	ADEXICR	A/D 変換拡張入力コントロールレジスタ	0x012	16	R/W	0x0000	0xFFFF
ADC12				ADANSB0	A/D チャネル選択レジスタ B0	0x014	16	R/W	0x0000	0xFFFF
ADC12			_	ADANSB1	A/D チャネル選択レジスタ B1	0x016	16	R/W	0x0000	0xFFFF
ADC12	-	_	_	ADDBLDR	A/D データ 2 重化レジスタ	0x018	16	R	0x0000	0xFFFF

表 A3.4 レジスタの説明 (9/16)

周辺機能名	Dim	Dim inc.	Dim index	レジスタ 名	内容	アドレス オフセッ ト	サイズ	R/W	リセット値	リセットマスク
ADC12	_	_	_	ADTSDR	 A/D 温度センサデータレジスタ	0x01A	16	R	0x0000	0xFFFF
ADC12	1_	_	_	ADOCDR	│ │A/D 内部基準電圧データレジスタ	0x01C	16	R	0x0000	0xFFFF
ADC12	1_	_	_	ADRD	A/D 自己診断データレジスタ	0x01E	16	R	0x0000	0xFFFF
ADC12	15	0x2	0-14	ADDR%s	A/D データレジスタ%s	0x020	16	R	0x0000	0xFFFF
ADC12	1_	_	_	ADCTDR	A/D CTSU TSCAP 電圧データレジスタ	0x040	16	R	0x0000	0xFFFF
ADC12	4	0x2	17-20	ADDR%s	A/D データレジスタ%s	0x042	16	R	0x0000	0xFFFF
ADC12	_	_	_	ADDISCR	A/D 断線検出コントロールレジスタ	0x07A	8	R/W	0x00	0xFF
ADC12	<u> </u>	_	_	ADACSR	A/D 変換動作モード選択レジスタ	0x07E	8	R/W	0x00	0xFF
ADC12	_	_	_	ADGSPCR	A/D グループスキャン優先コントロールレ ジスタ	0x080	16	R/W	0x0000	0xFFFF
ADC12	_	_	_	ADDBLDRA	A/D データ 2 重化レジスタ A	0x084	16	R	0x0000	0xFFFF
ADC12	_	_	_	ADDBLDRB	A/D データ 2 重化レジスタ B	0x086	16	R	0x0000	0xFFFF
ADC12	_	_	_	ADHVREFCNT	A/D 高電位/低電位基準電圧コントロール レジスタ	0x08A	8	R/W	0x00	0xFF
ADC12	_	_	_	ADWINMON	A/D コンペア機能ウィンドウ A/B ステータ スモニタレジスタ	0x08C	8	R	0x00	0xFF
ADC12	_	_	_	ADCMPCR	A/D コンペア機能コントロールレジスタ	0x090	16	R/W	0x0000	0xFFFF
ADC12	_	_	_	ADCMPANSER	A/D コンペア機能ウィンドウ A 拡張入力選択レジスタ	0x092	8	R/W	0x00	0xFF
ADC12	_	_	_	ADCMPLER	A/D コンペア機能ウィンドウ A 拡張入力比較条件設定レジスタ	0x093	8	R/W	0x00	0xFF
ADC12	_	_	_	ADCMPANSR0	A/D コンペア機能ウィンドウ A チャネル選 択レジスタ 0	0x094	16	R/W	0x0000	0xFFFF
ADC12	_	_	_	ADCMPANSR1	A/D コンペア機能ウィンドウ A チャネル選 択レジスタ 1	0x096	16	R/W	0x0000	0xFFFF
ADC12	_	_	_	ADCMPLR0	A/D コンペア機能ウィンドウ A 比較条件設定レジスタ 0	0x098	16	R/W	0x0000	0xFFFF
ADC12	_	_	_	ADCMPLR1	A/D コンペア機能ウィンドウ A 比較条件設定レジスタ 1	0x09A	16	R/W	0x0000	0xFFFF
ADC12	2	0x2	0-1	ADCMPDR%s	A/D コンペア機能ウィンドウ A 下側/上側 レベル設定レジスタ	0x09C	16	R/W	0x0000	0xFFFF
ADC12	_	_	_	ADCMPSR0	A/D コンペア機能ウィンドウ A チャネルス テータスレジスタ 0	0x0A0	16	R/W	0x0000	0xFFFF
ADC12	_	_	_	ADCMPSR1	A/D コンペア機能ウィンドウ A チャネルス テータスレジスタ 1	0x0A2	16	R/W	0x0000	0xFFFF
ADC12	_	_	_	ADCMPSER	A/D コンペア機能ウィンドウ A 拡張入力チャネルステータスレジスタ	0x0A4	8	R/W	0x00	0xFF
ADC12	_	_	_	ADCMPBNSR	A/D コンペア機能ウィンドウ B チャネル選択レジスタ	0x0A6	8	R/W	0x00	0xFF
ADC12	_	_	_	ADWINLLB	A/D コンペア機能ウィンドウ B 下側/上側 レベル設定レジスタ	0x0A8	16	R/W	0x0000	0xFFFF
ADC12	_	_	_	ADWINULB	A/D コンペア機能ウィンドウ B 下側/上側 レベル設定レジスタ	0x0AA	16	R/W	0x0000	0xFFFF
ADC12	_	_	_	ADCMPBSR	A/D コンペア機能ウィンドウ B ステータス レジスタ	0x0AC	8	R/W	0x00	0xFF
ADC12	_	_	_	ADSSTRL	A/D サンプリングステートレジスタ	0x0DD	8	R/W	0x0D	0xFF
ADC12	-	_	_	ADSSTRT	A/D サンプリングステートレジスタ	0x0DE	8	R/W	0x0D	0xFF
ADC12	-	_	_	ADSSTRO	A/D サンプリングステートレジスタ	0x0DF	8	R/W	0x0D	0xFF
ADC12	15	0x1	0-14	ADSSTR%s	A/D サンプリングステートレジスタ	0x0E0	8	R/W	0x0D	0xFF
DAC12	-	_	_	DADR0	D/A データレジスタ 0	0x00	16	R/W	0x0000	0xFFFF
DAC12	_	_	_	DACR	D/A コントロールレジスタ	0x04	8	R/W	0x1F	0xFF
DAC12	-	-	_	DADPR	DADR0 フォーマット選択レジスタ	0x05	8	R/W	0x00	0xFF

表 A3.4 レジスタの説明 (10/16)

周辺機能名	Dim	Dim inc.	Dim index	レジスタ 名	内容	アドレス オフセッ ト	サイズ	R/W	リセット値	リセットマンク
DAC12	-	_	_	DAADSCR	D/A A/D 同期スタートコントロールレジスタ	0x06	8	R/W	0x00	0xFF
DAC12	1_	_	1_	DAVREFCR	D/A VREF コントロールレジスタ	0x07	8	R/W	0x00	0xFF
SCI0	_	_	-	SMR	非スマートカードインタフェースモード用 シリアルモードレジスタ (SCMR.SMIF = 0)	0x00	8	R/W	0x00	0xFF
SCI0	_	_	_	SMR_SMCI	スマートカードインタフェースモード用シ リアルモードレジスタ (SCMR.SMIF = 1)	0x00	8	R/W	0x00	0xFF
SCI0	_	_	_	BRR	ビットレートレジスタ	0x01	8	R/W	0xFF	0xFF
SCI0	-	_		SCR	非スマートカードインタフェースモード用 シリアルコントロールレジスタ (SCMR.SMIF = 0)	0x02	8	R/W	0x00	0xFF
SCI0	_	_		SCR_SMCI	スマートカードインタフェースモード用シ リアルコントロールレジスタ (SCMR.SMIF = 1)	0x02	8	R/W	0x00	0xFF
SCI0	-	_	_	TDR	送信データレジスタ	0x03	8	R/W	0xFF	0xFF
SCI0	_	_	_	SSR	非スマートカードインタフェースおよび非 FIFO モード用シリアルステータスレジス タ (SCMR.SMIF = 0 および FCR.FM = 0)	0x04	8	R/W	0x84	0xFF
SCI0	_	_	_	SSR_FIFO	非スマートカードインタフェースおよび FIFO モード用シリアルステータスレジス タ(SCMR.SMIF = 0 および FCR.FM = 1)	0x04	8	R/W	0x80	0xFD
SCI0	_	_	_	SSR_SMCI	スマートカードインタフェースモード用シ リアルステータスレジスタ (SCMR.SMIF = 1)	0x04	8	R/W	0x84	0xFF
SCI0	-	_	_	RDR	受信データレジスタ	0x05	8	R/W	0x00	0xFF
SCI0	-	_	_	SCMR	スマートカードモードレジスタ	0x06	8	R/W	0xF2	0xFF
SCI0	_	_	-	SEMR	シリアル拡張モードレジスタ	0x07	8	R/W	0x00	0xFF
SCI0	_	_	_	SNFR	ノイズフィルタ設定レジスタ	0x08	8	R/W	0x00	0xFF
SCI0	_	_	_	SIMR1	IIC モードレジスタ 1	0x09	8	R/W	0x00	0xFF
SCI0	-	_	_	SIMR2	IIC モードレジスタ 2	0x0A	8	R/W	0x00	0xFF
SCI0	-	_	_	SIMR3	IIC モードレジスタ 3	0x0B	8	R/W	0x00	0xFF
SCI0	_	_	_	SISR	IIC ステータスレジスタ	0x0C	8	R	0x00	0xCB
SCI0	_	_	_	SPMR	SPI モードレジスタ	0x0D	8	R/W	0x00	0xFF
SCI0	_	_	_	TDRHL	送信データレジスタ	0x0E	16	R/W	0xFFFF	0xFFFF
SCI0	-	_	<u> </u>	FRDRHL	受信 FIFO データレジスタ	0x10	16	R	0x0000	0xFFFF
SCI0	_	_	_	FTDRHL	送信 FIFO データレジスタ	0x0E	16	w	0xFFFF	0xFFFF
SCI0	_	_	_	RDRHL	受信データレジスタ	0x10	16	R	0x0000	0xFFFF
SCI0	_	_	_	FRDRH	受信 FIFO データレジスタ	0x10	8	R	0x00	0xFF
SCI0	 _	_	_	FTDRH	送信 FIFO データレジスタ	0x0E	8	w	0xFF	0xFF
SCI0	 	_	_	FRDRL	受信 FIFO データレジスタ	0x11	8	R	0x00	0xFF
SCI0	_	_	_	FTDRL	送信 FIFO データレジスタ	0x0F	8	w	0xFF	0xFF
SCI0	1_	_	_	MDDR	変調デューティーレジスタ	0x12	8	R/W	0xFF	0xFF
SCI0	_	_	_	DCCR	データコンペアマッチコントロールレジス タ	0x13	8	R/W	0x40	0xFF
SCI0	_	_	_	FCR	FIFO コントロールレジスタ	0x14	16	R/W	0xF800	0xFFFF
SCI0	-	_	-	FDR	FIFO データ数レジスタ	0x16	16	R	0x0000	0xFFFF
SCI0	1-	_	_	LSR	ラインステータスレジスタ	0x18	16	R	0x0000	0xFFFF
SCI0	1-	_	_	CDR	コンペアマッチデータレジスタ	0x1A	16	R/W	0x0000	0xFFFF
SCI0	1_	_	1_	SPTR	シリアルポートレジスタ	0x1C	8	R/W	0x03	0xFF

表 A3.4 レジスタの説明 (11/16)

周辺機能 名	Dim	Dim inc.	Dim index	レジスタ 名	内容	アドレス オフセッ ト	サイズ	R/W	リセット値	リセットマス
SCI1-3, 9	-	_	-	SMR	非スマートカードインタフェースモード用 シリアルモードレジスタ (SCMR.SMIF = 0)	0x00	8	R/W	0x00	0xFF
SCI1-3, 9	_	_	_	SMR_SMCI	スマートカードインタフェースモード用シ リアルモードレジスタ (SCMR.SMIF = 1)	0x00	8	R/W	0x00	0xFF
SCI1-3, 9	_	_	_	BRR	ビットレートレジスタ	0x01	8	R/W	0xFF	0xFF
SCI1-3, 9	_	_	_	SCR	非スマートカードインタフェースモード用 シリアルコントロールレジスタ (SCMR.SMIF = 0)	0x02	8	R/W	0x00	0xFF
SCI1-3, 9	_	_	_	SCR_SMCI	スマートカードインタフェースモード用シ リアルコントロールレジスタ (SCMR.SMIF = 1)	0x02	8	R/W	0x00	0xFF
SCI1-3, 9	_	_	_	TDR	送信データレジスタ	0x03	8	R/W	0xFF	0xFF
SCI1-3, 9	-	_	_	SSR	非スマートカードインタフェースおよび非 FIFO モード用シリアルステータスレジス タ (SCMR.SMIF = 0 および FCR.FM = 0)	0x04	8	R/W	0x84	0xFF
SCI1-3, 9	_	_	-	SSR_SMCI	スマートカードインタフェースモード用シ リアルステータスレジスタ (SCMR.SMIF = 1)	0x04	8	R/W	0x84	0xFF
SCI1-3, 9	_	_	_	RDR	受信データレジスタ	0x05	8	R/W	0x00	0xFF
SCI1-3, 9	_	_	_	SCMR	スマートカードモードレジスタ	0x06	8	R/W	0xF2	0xFF
SCI1-3, 9	_	_	_	SEMR	シリアル拡張モードレジスタ	0x07	8	R/W	0x00	0xFF
SCI1-3, 9	_	_	_	SNFR	ノイズフィルタ設定レジスタ	0x08	8	R/W	0x00	0xFF
SCI1-3, 9	_	_	_	SIMR1	IIC モードレジスタ 1	0x09	8	R/W	0x00	0xFF
SCI1-3, 9	_	_	_	SIMR2	IIC モードレジスタ 2	0x0A	8	R/W	0x00	0xFF
SCI1-3, 9	_	_	_	SIMR3	IIC モードレジスタ 3	0x0B	8	R/W	0x00	0xFF
SCI1-3, 9	_	_	_	SISR	IIC ステータスレジスタ	0x0C	8	R	0x00	0xCB
SCI1-3, 9	_	_	_	SPMR	SPI モードレジスタ	0x0D	8	R/W	0x00	0xFF
SCI1-3, 9	_	_	<u> </u>	TDRHL	送信データレジスタ	0x0E	16	R/W	0xFFFF	0xFFFF
SCI1-3, 9	_	_	<u> </u>	RDRHL	受信データレジスタ	0x10	16	R	0x0000	0xFFFF
SCI1-3, 9	_	_	_	MDDR	変調デューティーレジスタ	0x12	8	R/W	0xFF	0xFF
SCI1-3, 9	_	_	_	DCCR	データコンペアマッチコントロールレジス タ	0x13	8	R/W	0x40	0xFF
SCI1-3, 9	_	_	_	CDR	コンペアマッチデータレジスタ	0x1A	16	R/W	0x0000	0xFFFF
SCI1-3, 9	_	_	_	SPTR	シリアルポートレジスタ	0x1C	8	R/W	0x03	0xFF
SPI0-1	_	_	_	SPCR	SPI コントロールレジスタ	0x00	8	R/W	0x00	0xFF
SPI0-1	_	_	_	SSLP	SPI スレーブ選択極性レジスタ	0x01	8	R/W	0x00	0xFF
SPI0-1	_	_	_	SPPCR	SPI 端子コントロールレジスタ	0x02	8	R/W	0x00	0xFF
SPI0-1	_	_	_	SPSR	SPI ステータスレジスタ	0x03	8	R/W	0x20	0xFF
SPI0-1	_	_	_	SPDR	SPI データレジスタ	0x04	32	R/W	0x00000000	0xFFFFFFF
SPI0-1	_	_	_	SPDR_HA	SPI データレジスタ	0x04	16	R/W	0x0000	0xFFFF
SPI0-1	_	_	_	SPBR	SPI ビットレートレジスタ	0x0A	8	R/W	0xFF	0xFF
SPI0-1	_	_	_	SPDCR	SPI データコントロールレジスタ	0x0B	8	R/W	0x00	0xFF
SPI0-1	_		_	SPCKD	SPI クロック遅延レジスタ	0x0C	8	R/W	0x00	0xFF
SPI0-1			_	SSLND	SPI スレーブ選択ネゲート遅延レジスタ	0x0D	8	R/W	0x00	0xFF
SPI0-1	_		_	SPND	SPI 次アクセス遅延レジスタ	0x0E	8	R/W	0x00	0xFF
SPI0-1	_	_	_	SPCR2	SPI コントロールレジスタ 2	0x0F	8	R/W	0x00	0xFF
SPI0-1	_		_	SPCMD0	SPI コマンドレジスタ 0	0x10	16	R/W	0x070D	0xFFFF
CRC	_	_	_	CRCCR0	CRC コントロールレジスタ 0	0x00	8	R/W	0x00	0xFF
CRC	_	_	_	CRCCR1	CRC コントロールレジスタ 1	0x01	8	R/W	0x00	0xFF

表 A3.4 レジスタの説明 (12/16)

周辺機能 名	Dim	Dim inc.	Dim index	レジスタ 名	内容	アドレス オフセッ ト	サイズ	R/W	リセット値	リセットマスク
CRC	_	_	_	CRCDIR	CRC データ入力レジスタ	0x04	32	R/W	0x00000000	0xFFFFFFF
CRC	_	_	_	CRCDIR_BY	CRC データ入力レジスタ	0x04	8	R/W	0x00	0xFF
CRC	_	_	_	CRCDOR	CRC データ出カレジスタ	0x08	32	R/W	0x00000000	0xFFFFFFF
CRC	_	_	_	CRCDOR_HA	CRC データ出カレジスタ	0x08	16	R/W	0x0000	0xFFFF
CRC	_	_	_	CRCDOR_BY	CRC データ出カレジスタ	0x08	8	R/W	0x00	0xFF
CRC	_	_	_	CRCSAR	スヌープアドレスレジスタ	0x0C	16	R/W	0x0000	0xFFFF
GPT320-3	_	_	_	GTWP	汎用 PWM タイマ書き込み保護レジスタ	0x00	32	R/W	0x00000000	0xFFFFFFF
GPT320-3	_	_	_	GTSTR	汎用 PWM タイマソフトウェアスタートレ ジスタ	0x04	32	R/W	0x00000000	0xFFFFFFF
GPT320-3	_	_	_	GTSTP	汎用 PWM タイマソフトウェアストップレ ジスタ	0x08	32	R/W	0xFFFFFFF	0xFFFFFFF
GPT320-3	_		_	GTCLR	汎用 PWM タイマソフトウェアクリアレジ スタ	0x0C	32	W	0x00000000	0xFFFFFFF
GPT320-3	_	_	_	GTSSR	汎用 PWM タイマスタート要因選択レジスタ	0x10	32	R/W	0x00000000	0xFFFFFFF
GPT320-3	_	_	_	GTPSR	汎用 PWM タイマストップ要因選択レジス タ	0x14	32	R/W	0x00000000	0xFFFFFFF
GPT320-3	_	_	-	GTCSR	汎用 PWM タイマクリア要因選択レジスタ	0x18	32	R/W	0x00000000	0xFFFFFFF
GPT320-3	_	_	_	GTUPSR	汎用 PWM タイマアップカウント要因選択 レジスタ	0x1C	32	R/W	0x00000000	0xFFFFFFF
GPT320-3	_	_	_	GTDNSR	汎用 PWM タイマダウンカウント要因選択 レジスタ	0x20	32	R/W	0x00000000	0xFFFFFFF
GPT320-3	_	_	_	GTICASR	汎用 PWM タイマインプットキャプチャ要 因選択レジスタ A	0x24	32	R/W	0x00000000	0xFFFFFFF
GPT320-3	_	_	_	GTICBSR	汎用 PWM タイマインプットキャプチャ要 因選択レジスタ B	0x28	32	R/W	0x00000000	0xFFFFFFF
GPT320-3	_	_	_	GTCR	汎用 PWM タイマコントロールレジスタ	0x2C	32	R/W	0x00000000	0xFFFFFFF
GPT320-3	_	_	_	GTUDDTYC	汎用 PWM タイマカウント方向およびデュ ーティー設定レジスタ	0x30	32	R/W	0x00000001	0xFFFFFFF
GPT320-3	_	_	_	GTIOR	汎用 PWM タイマ I/O コントロールレジス タ	0x34	32	R/W	0x00000000	0xFFFFFFF
GPT320-3	_	_	_	GTINTAD	汎用 PWM タイマ割り込み出力設定レジスタ	0x38	32	R/W	0x00000000	0xFFFFFFF
GPT320-3	_	_	_	GTST	汎用 PWM タイマステータスレジスタ	0x3C	32	R/W	0x00008000	0xFFFFFFF
GPT320-3	_	_	_	GTBER	汎用 PWM タイマバッファイネーブルレジ スタ	0x40	32	R/W	0x00000000	0xFFFFFFF
GPT320-3	_	_	_	GTCNT	汎用 PWM タイマカウンタ	0x48	32	R/W	0x00000000	0xFFFFFFF
GPT320-3	_	_	_	GTCCRA	汎用 PWM タイマコンペアキャプチャレジ スタ A	0x4C	32	R/W	0xFFFFFFF	0xFFFFFFF
GPT320-3	_	_	_	GTCCRB	汎用 PWM タイマコンペアキャプチャレジ スタ B	0x50	32	R/W	0xFFFFFFF	0xFFFFFFF
GPT320-3	_	_	_	GTCCRC	汎用 PWM タイマコンペアキャプチャレジ スタ C	0x54	32	R/W	0xFFFFFFF	0xFFFFFFF
GPT320-3	_	_	_	GTCCRE	汎用 PWM タイマコンペアキャプチャレジ スタ E	0x58	32	R/W	0xFFFFFFF	0xFFFFFFF
GPT320-3	_	_	_	GTCCRD	汎用 PWM タイマコンペアキャプチャレジ スタ D	0x5C	32	R/W	0xFFFFFFF	0xFFFFFFF
GPT320-3	_	_	_	GTCCRF	汎用 PWM タイマコンペアキャプチャレジ スタ F	0x60	32	R/W	0xFFFFFFF	0xFFFFFFF
GPT320-3	_	_	_	GTPR	汎用 PWM タイマ周期設定レジスタ	0x64	32	R/W	0xFFFFFFF	0xFFFFFFF
GPT320-3	_	_	_	GTPBR	汎用 PWM タイマ周期設定バッファレジスタ	0x68	32	R/W	0xFFFFFFF	0xFFFFFFF
GPT320-3	-	_	_	GTDTCR	汎用 PWM タイマデッドタイムコントロー ルレジスタ	0x88	32	R/W	0x00000000	0xFFFFFFF

表 A3.4 レジスタの説明 (13/16)

周辺機能名	Dim	Dim inc.	Dim index	レジスタ 名	内容	アドレス オフセッ ト	サイズ	R/W	リセット値	リセットマス
GPT320-3	-	_	-	GTDVU	汎用 PWM タイマデッドタイム値レジスタ U	0x8C	32	R/W	0xFFFFFFF	0xFFFFFFF
GPT164-9	_	_	_	GTWP	汎用 PWM タイマ書き込み保護レジスタ	0x00	32	R/W	0x00000000	0xFFFFFFF
GPT164-9	-	_	_	GTSTR	汎用 PWM タイマソフトウェアスタートレ ジスタ	0x04	32	R/W	0x00000000	0xFFFFFFF
GPT164-9	_	_	-	GTSTP	汎用 PWM タイマソフトウェアストップレ ジスタ	0x08	32	R/W	0xFFFFFFF	0xFFFFFFF
GPT164-9	-	_	-	GTCLR	汎用 PWM タイマソフトウェアクリアレジ スタ	0x0C	32	W	0x00000000	0xFFFFFFF
GPT164-9	-	_	_	GTSSR	汎用 PWM タイマスタート要因選択レジスタ	0x10	32	R/W	0x00000000	0xFFFFFFF
GPT164-9	_	_	_	GTPSR	汎用 PWM タイマストップ要因選択レジス タ	0x14	32	R/W	0x00000000	0xFFFFFFF
GPT164-9	_	_	_	GTCSR	汎用 PWM タイマクリア要因選択レジスタ	0x18	32	R/W	0x00000000	0xFFFFFFF
GPT164-9	-	_	-	GTUPSR	汎用 PWM タイマアップカウント要因選択 レジスタ	0x1C	32	R/W	0x00000000	0xFFFFFFF
GPT164-9	-	_	-	GTDNSR	汎用 PWM タイマダウンカウント要因選択 レジスタ	0x20	32	R/W	0x00000000	0xFFFFFFF
GPT164-9	-	_	-	GTICASR	汎用 PWM タイマインプットキャプチャ要 因選択レジスタ A	0x24	32	R/W	0x00000000	0xFFFFFFF
GPT164-9	-	_	-	GTICBSR	汎用 PWM タイマインプットキャプチャ要 因選択レジスタ B	0x28	32	R/W	0x00000000	0xFFFFFFF
GPT164-9	_	_	_	GTCR	汎用 PWM タイマコントロールレジスタ	0x2C	32	R/W	0x00000000	0xFFFFFFF
GPT164-9	_	_	_	GTUDDTYC	汎用 PWM タイマカウント方向およびデュ ーティー設定レジスタ	0x30	32	R/W	0x00000001	0xFFFFFFF
GPT164-9	-	_	_	GTIOR	汎用 PWM タイマ I/O コントロールレジス タ	0x34	32	R/W	0x00000000	0xFFFFFFF
GPT164-9	_	_	_	GTINTAD	汎用 PWM タイマ割り込み出力設定レジスタ	0x38	32	R/W	0x00000000	0xFFFFFFF
GPT164-9	_	_	_	GTST	汎用 PWM タイマステータスレジスタ	0x3C	32	R/W	0x00008000	0xFFFFFFF
GPT164-9	_	_		GTBER	汎用 PWM タイマバッファイネーブルレジ スタ	0x40	32	R/W	0x00000000	0xFFFFFFF
GPT164-9	_	_	_	GTCNT	汎用 PWM タイマカウンタ	0x48	32	R/W	0x00000000	0xFFFFFFF
GPT164-9	-	_	-	GTCCRA	汎用 PWM タイマコンペアキャプチャレジスタ A	0x4C	32	R/W	0xFFFFFFF	0xFFFFFFF
GPT164-9	_	_	_	GTCCRB	汎用 PWM タイマコンペアキャプチャレジ スタ B	0x50	32	R/W	0xFFFFFFF	0xFFFFFFF
GPT164-9	_	_	_	GTCCRC	汎用 PWM タイマコンペアキャプチャレジ スタ C	0x54	32	R/W	0xFFFFFFF	0xFFFFFFF
GPT164-9	_	_		GTCCRE	汎用 PWM タイマコンペアキャプチャレジ スタ E	0x58	32	R/W	0xFFFFFFF	0xFFFFFFF
GPT164-9	_	_		GTCCRD	汎用 PWM タイマコンペアキャプチャレジ スタ D	0x5C	32	R/W	0xFFFFFFF	0xFFFFFFF
GPT164-9	-	_	_	GTCCRF	汎用 PWM タイマコンペアキャプチャレジ スタ F	0x60	32	R/W	0xFFFFFFF	0xFFFFFFF
GPT164-9	_	_	_	GTPR	汎用 PWM タイマ周期設定レジスタ	0x64	32	R/W	0xFFFFFFF	0xFFFFFFF
GPT164-9	_	_	_	GTPBR	汎用 PWM タイマ周期設定バッファレジスタ	0x68	32	R/W	0xFFFFFFF	0xFFFFFFF
GPT164-9	_	-		GTDTCR	汎用 PWM タイマデッドタイムコントロー ルレジスタ	0x88	32	R/W	0x00000000	0xFFFFFFF
GPT164-9	_	_		GTDVU	汎用 PWM タイマデッドタイム値レジスタ U	0x8C	32	R/W	0xFFFFFFF	0xFFFFFFF
GPT_OPS	_	_	_	OPSCR	出力相切り替えコントロールレジスタ	0x00	32	R/W	0x00000000	0xFFFFFFF
KINT	_		-	KRCTL	キーリターンコントロールレジスタ	0x00	8	R/W	0x00	0xFF
KINT	-	-	-	KRF	キーリターンフラグレジスタ	0x04	8	R/W	0x00	0xFF

表 A3.4 レジスタの説明 (14/16)

周辺機能名	Dim	Dim inc.	Dim index	レジスタ 名	内容	アドレス オフセッ ト	サイズ	R/W	リセット値	リセットマスク
KINT	_	_	_	KRM	キーリターンモードレジスタ	0x08	8	R/W	0x00	0xFF
CTSU	_	_	_	CTSUCRA	CTSU コントロールレジスタ A	0x00	32	R/W	0x00000000	0xFFFFFFF
CTSU	_	_	_	CTSUCRAL	CTSU コントロールレジスタ A	0x00	16	R/W	0x0000	0xFFFF
CTSU	_	_	_	CTSUCR0	CTSU コントロールレジスタ A	0x00	8	R/W	0x00	0xFF
CTSU	_	_	_	CTSUCR1	CTSU コントロールレジスタ A	0x01	8	R/W	0x00	0xFF
CTSU	_	_	_	CTSUCR2	CTSU コントロールレジスタ A	0x02	8	R/W	0x00	0xFF
CTSU	_	_	_	CTSUCR3	CTSU コントロールレジスタ A	0x03	8	R/W	0x00	0xFF
CTSU	-	_	_	CTSUCRB	CTSU コントロールレジスタ B	0x04	32	R/W	0x00000000	0xFFFFFFF
CTSU	-	_	_	CTSUCRBL	CTSU コントロールレジスタ B	0x04	16	R/W	0x0000	0xFFFF
CTSU	-	_	_	CTSUSDPRS	CTSU コントロールレジスタ B	0x04	8	R/W	0x00	0xFF
CTSU	_	_	_	CTSUSST	CTSU コントロールレジスタ B	0x05	8	R/W	0x00	0xFF
CTSU	-	_	_	CTSUCRBH	CTSU コントロールレジスタ B	0x06	16	R/W	0x0000	0xFFFF
CTSU	-	_	_	CTSUDCLKC	CTSU コントロールレジスタ B	0x07	8	R/W	0x00	0xFF
CTSU	-	_	_	СТЅИМСН	CTSU 計測チャネルレジスタ	0x08	32	R/W	0x00003F3F	0xFFFFFFF
CTSU	_	_	_	CTSUMCHL	CTSU 計測チャネルレジスタ	0x08	16	R/W	0x0000	0xFFFF
CTSU	_	_	_	CTSUMCH0	CTSU 計測チャネルレジスタ	0x08	8	R/W	0x00	0xFF
CTSU	_	_	_	CTSUMCH1	CTSU 計測チャネルレジスタ	0x09	8	R/W	0x00	0xFF
CTSU	_	_	_	CTSUMCHH	CTSU 計測チャネルレジスタ	0x0A	16	R/W	0x3F3F	0xFFFF
CTSU	_	_	_	CTSUMFAF	CTSU 計測チャネルレジスタ	0x0A	8	R/W	0x3F	0xFF
CTSU	_	_	_	CTSUCHACA	CTSU チャネルイネーブルコントロールレ ジスタ A	0x0C	32	R/W	0x00000000	0xFFFFFFF
CTSU	_	_	_	CTSUCHACAL	CTSU チャネルイネーブルコントロールレジスタ A	0x0C	16	R/W	0x0000	0xFFFF
CTSU	_	_	_	CTSUCHAC0	CTSU チャネルイネーブルコントロールレジスタ A	0x0C	8	R/W	0x00	0xFF
CTSU	_	_	_	CTSUCHAC1	CTSU チャネルイネーブルコントロールレジスタ A	0x0D	8	R/W	0x00	0xFF
CTSU	_	_	_	CTSUCHACAH	CTSU チャネルイネーブルコントロールレジスタ A	0x0E	16	R/W	0x0000	0xFFFF
CTSU	_	_	_	CTSUCHAC2	CTSU チャネルイネーブルコントロールレ ジスタ A	0x0E	8	R/W	0x00	0xFF
CTSU	_	_	_	CTSUCHAC3	CTSU チャネルイネーブルコントロールレ ジスタ A	0x0F	8	R/W	0x00	0xFF
CTSU	_	_	_	CTSUCHACB	CTSU チャネルイネーブルコントロールレ ジスタ B	0x10	32	R/W	0x00000000	0xFFFFFFF
CTSU	_	_	_	CTSUCHACBL	CTSU チャネルイネーブルコントロールレ ジスタ B	0x10	16	R/W	0x0000	0xFFFF
CTSU	_	_	_	CTSUCHAC4	CTSU チャネルイネーブルコントロールレ ジスタ B	0x10	8	R/W	0x00	0xFF
CTSU	_	_	_	CTSUCHTRCA	CTSU チャネル送受信コントロールレジス タ A	0x14	32	R/W	0x00000000	0xFFFFFFF
CTSU	_	_	_	CTSUCHTRCAL	CTSU チャネル送受信コントロールレジス タ A	0x14	16	R/W	0x0000	0xFFFF
CTSU	_	_	_	CTSUCHTRC0	CTSU チャネル送受信コントロールレジス タ A	0x14	8	R/W	0x00	0xFF
CTSU	_	_	_	CTSUCHTRC1	CTSU チャネル送受信コントロールレジス タ A	0x15	8	R/W	0x00	0xFF
CTSU	_	_	_	CTSUCHTRCAH	CTSU チャネル送受信コントロールレジス タ A	0x16	16	R/W	0x0000	0xFFFF
CTSU	_	_	_	CTSUCHTRC2	CTSU チャネル送受信コントロールレジス タ A	0x16	8	R/W	0x00	0xFF

表 A3.4 レジスタの説明 (15/16)

周辺機能 名	Dim	Dim inc.	Dim index	レジスタ 名	内容	アドレス オフセッ ト	サイズ	R/W	リセット値	リセットマスク
CTSU	-	_	-	CTSUCHTRC3	CTSU チャネル送受信コントロールレジス タ A	0x17	8	R/W	0x00	0xFF
СТЅU	_	_	_	CTSUCHTRCB	CTSU チャネル送受信コントロールレジス タ B	0x18	32	R/W	0x00000000	0xFFFFFFF
СТЅU	_	_	_	CTSUCHTRCBL	CTSU チャネル送受信コントロールレジス タ B	0x18	16	R/W	0x0000	0xFFFF
CTSU	_	_	_	CTSUCHTRC4	CTSU チャネル送受信コントロールレジス タ B	0x18	8	R/W	0x00	0xFF
CTSU	_	_	_	CTSUSR	CTSU ステータスレジスタ	0x1C	32	R/W	0x00000000	0xFFFFFFF
CTSU	-	_	_	CTSUSRL	CTSU ステータスレジスタ	0x1C	16	R/W	0x0000	0xFFFF
CTSU	-	_	_	CTSUSR0	CTSU ステータスレジスタ	0x1C	8	R/W	0x00	0xFF
CTSU	-	_	_	CTSUST	CTSU ステータスレジスタ	0x1D	8	R/W	0x00	0xFF
CTSU	-	_	1-	CTSUSRH	CTSU ステータスレジスタ	0x1E	16	R/W	0x0000	0xFFFF
CTSU	-	_	_	CTSUSR2	CTSU ステータスレジスタ	0x1E	8	R/W	0x00	0xFF
CTSU	_	_	_	CTSUSO	CTSU センサオフセットレジスタ	0x20	32	R/W	0x00000000	0xFFFFFFF
CTSU	-	_	_	CTSUSO0	CTSU センサオフセットレジスタ	0x20	16	R/W	0x0000	0xFFFF
CTSU	-	_	_	CTSUSO1	CTSU センサオフセットレジスタ	0x22	16	R/W	0x0000	0xFFFF
CTSU	_	_	_	CTSUSCNT	CTSU センサカウンタレジスタ	0x24	32	R	0x00000000	0xFFFFFF
CTSU	_	_	 	CTSUSC	CTSU センサカウンタレジスタ	0x24	16	R	0x0000	0xFFFF
CTSU	<u> </u>	_	_	CTSUCALIB	CTSU キャリブレーションレジスタ	0x28	32	R/W	0x00000000	0xFFFFFF
CTSU	<u> </u>	_	_	CTSUDBGR0	CTSU キャリブレーションレジスタ	0x28	16	R/W	0x0000	0xFFFF
CTSU	_	_	_	CTSUDBGR1	CTSU キャリブレーションレジスタ	0x2A	16	R/W	0x0000	0xFFFF
CTSU	_	_	_	CTSUSUCLKA	CTSU センサユニットクロックコントロールレジスタ A	0x2C	32	R/W	0x00000000	0xFFFFFF
CTSU	_	_	_	CTSUSUCLK0	CTSU センサユニットクロックコントロー ルレジスタ A	0x2C	16	R/W	0x0000	0xFFFF
CTSU	_	_	_	CTSUSUCLK1	CTSU センサユニットクロックコントロールレジスタ A	0x2E	16	R/W	0x0000	0xFFFF
CTSU	_	_	_	CTSUSUCLKB	CTSU センサユニットクロックコントロー ルレジスタ B	0x30	32	R/W	0x00000000	0xFFFFFFF
CTSU	_	_	_	CTSUSUCLK2	CTSU センサユニットクロックコントロー ルレジスタ B	0x30	16	R/W	0x0000	0xFFFF
CTSU	_	_	_	CTSUSUCLK3	CTSU センサユニットクロックコントロー ルレジスタ B	0x32	16	R/W	0x0000	0xFFFF
CTSU	_	_	_	CTSUCFCCNT	CTSU CFC カウンタレジスタ	0x34	32	R	0x00000000	0xFFFFFF
CTSU	_	_	_	CTSUCFCCNTL	CTSU CFC カウンタレジスタ	0x34	16	R	0x0000	0xFFFF
AGT0-1	-	_	_	AGT	AGT カウンタレジスタ	0x00	16	R/W	0xFFFF	0xFFFF
AGT0-1	-	_	_	AGTCMB	AGT コンペアマッチ B レジスタ	0x04	16	R/W	0xFFFF	0xFFFF
AGT0-1	-	_	_	AGTCMA	AGT コンペアマッチ A レジスタ	0x02	16	R/W	0xFFFF	0xFFFF
AGT0-1	_	_	<u> </u>	AGTCR	AGT コントロールレジスタ	0x08	8	R/W	0x00	0xFF
AGT0-1	-	_	_	AGTMR1	AGT モードレジスタ 1	0x09	8	R/W	0x00	0xFF
AGT0-1	_	_	_	AGTMR2	AGT モードレジスタ 2	0x0A	8	R/W	0x00	0xFF
AGT0-1	_	_	_	AGTIOC	AGT I/O コントロールレジスタ	0x0C	8	R/W	0x00	0xFF
AGT0-1	-	_	_	AGTISR	AGT イベント端子選択レジスタ	0x0D	8	R/W	0x00	0xFF
AGT0-1	-	_	_	AGTCMSR	AGT コンペアマッチ機能選択レジスタ	0x0E	8	R/W	0x00	0xFF
AGT0-1	-	_	_	AGTIOSEL	AGT 端子選択レジスタ	0x00F	8	R/W	0x00	0xFF
ACMPLP	-	_	_	COMPMDR	ACMPLP モード設定レジスタ	0x00	8	R/W	0x00	0xFF
ACMPLP	_	_	_	COMPFIR	ACMPLP フィルタコントロールレジスタ	0x01	8	R/W	0x00	0xFF
ACMPLP	<u> </u>	_	_	COMPOCR	ACMPLP 出力コントロールレジスタ	0x02	8	R/W	0x00	0xFF

表 A3.4 レジスタの説明 (16/16)

周辺機能名	Dim	Dim inc.	Dim index	レジスタ 名	内容	アドレス オフセッ ト	サイズ	R/W	リセット値	リセットマス ク
FLCN	_	_	_	DFLCTL	データフラッシュイネーブルレジスタ	0x0090	8	R/W	0x00	0xFF
FLCN	_	_	_	TSCDR	温度センサ補正データレジスタ	0x0228	16	R	0x00	0x00
FLCN	_	_	_	CTSUTRIMA	CTSU トリミングレジスタ A	0x03A4	32	R/W	0x00000000	0x00000000
FLCN	_	_	_	FLDWAITR	データフラッシュメモリウェイトサイクル コントロールレジスタ	0x3FC4	8	R/W	0x00	0xFF
FLCN	_	_	_	PFBER	プリフェッチバッファイネーブルレジスタ	0x3FC8	8	R/W	0x00	0xFF

注. 周辺機能名 = 周辺機能の名称

Dim = レジスタ配列内のエレメント数

Dim inc. = アドレスマップにおけるレジスタ配列の2つの同期レジスタ間のアドレスインクリメント

Dim index = レジスタ名内の%s プレースホルダーに入るサブ文字列

レジスタ名 = レジスタの名称

説明 = レジスタの説明

アドレスオフセット = レジスタの周辺機能により定義されるベースアドレスからの相対レジスタアドレス

サイズ = レジスタのビット幅

リセット値 = レジスタのデフォルトリセット値

リセットマスク = 定義されたリセット値を持つレジスタを識別します。

RA2L1 データシート 改訂履歴

改訂履歴

Revision 1.00 — 2020 年 9 月 30 日

初版発行

Revision 1.10 — 2021 年 2 月 26 日

特長

● LFQFP を LQFP に変更

概要:

- 図 1.2 型名の読み方で LFQFP を LQFP に変更
- 表 1.11 製品一覧に PWQN0048KC-A を追加
- 表 1.14 端子一覧の P202 で MISO0_A を MISO9_A に変更

電気的特性:

● 表 2.19 クロックタイミングに注 5 を追加

付録 2. 外形寸法図:

● 図 2.5 HWQFN 48 ピンを追加

Revision 1.20 —2022 年 6 月 10 日

概要:

- 1.1 機能の概要に表 1.11 I/O ポートを追加
- 1.3 型名で図 1.2 型名の読み方を修正
- 1.4 機能の比較で表 1.13 機能の比較を修正
- 表 1.13 機能の比較に I/O ポートを追加
- 1.6 ピン配置図で図 1.7 48 ピン QFN のピン配置図(上面図)を修正

電気的特性:

- 2.2.2 I/O V_{IH}, V_{IL} で表 2.4 I/O V_{IH}, V_{IL} を修正
- 2.2.5 動作電流とスタンバイ電流で表 2.11 動作電流とスタンバイ電流 (2) を修正
- 2.8 POR/LVD 特性で表 2.47 パワーオンリセット回路、電圧検出回路の特性 (1) の注 2 を修正

Revision 1.30 — 2023 年 2 月 17 日

1. 概要:

- 1.3 型名を更新
- 表 1.13 機能の比較を更新

2. 電気的特性:

- 表 2.32 SPI タイミングを更新
- 2.11.1 コードフラッシュメモリ特性と 2.11.2 データフラッシュメモリ特性を更新

付録 2. 外形寸法図:

- 図 2.3 LQFP 64 ピン (1) の図タイトルを更新
- 図 2.4 LQFP 64 ピン (2) を追加
- 図 2.5 LQFP 48 ピン (1) の図タイトルを更新
- 図 2.6 LQFP 48 ピン (2) を追加

付録 3. I/O レジスタ:

- 表 3.2 GPT 以外のモジュールのアクセスサイクルを更新
- 表 3.4 レジスタの説明を更新

Revision 1.40 — 2023 年 11 月 17 日

1. 概要:

- 図 1.2 型名の読み方を更新
- 図 1.7 の注を更新

2. 電気的特性:

- 表 2.4 I/O V_{IH}, V_{IL} を更新
- 2.2.7 熱特性を追加

RA2L1 データシート 改訂履歴

Revision 1.50 — 2024 年 10 月 8 日

2. 電気的特性:

- 表 2.23 低消費電力モードからの復帰タイミング (2), (3) を更新
- 表 2.52 コードフラッシュ特性 (1) の注 3 を更新
- 表 2.56 データフラッシュ特性 (1) の注 3 を更新

付録 3. I/O レジスタ:

● 表 3.4 レジスタの説明で LPOPT のリセット値を更新

Revision 1.60 — 2025 年 11 月 12 日

2. 電気的特性:

- 表 2.3 推奨動作条件を追加
- 2.9 CTSU 特性を更新

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

1. 静電気対策

CMOS 製品の取り扱いの際は静電気防止を心がけてください。CMOS 製品は強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、当社が出荷梱包に使用している導電性のトレーやマガジンケース、導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。また、CMOS 製品を実装したボードについても同様の扱いをしてください。

2. 電源投入時の処置

電源投入時は、製品の状態は不定です。電源投入時には、LSIの内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。外部 リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。同様に、内蔵パワーオン リセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. 電源オフ時における入力信号

当該製品の電源がオフ状態のときに、入力信号や入出力プルアップ電源を入れないでください。入力信号や入出力プルアップ電源からの電流注入により、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。資料中に「電源オフ時における入力信号」についての記載のある製品は、その内容を守ってください。

4. 未使用端子の処理

未使用端子は、「未使用端子の処理」に従って処理してください。CMOS製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI周辺のノイズが印加され、LSI内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。

5. クロックについて

リセット時は、クロックが安定した後、リセットを解除してください。プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。リセット時、外部発振子(または外部発振回路)を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子(または外部発振回路)を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

6. 入力端子の印加波形

入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。CMOS 製品の入力がノイズなどに起因して、V_□ (Max.) から V_□ (Min.) までの領域にとどまるような場合は、誤動作を引き起こす恐れがあります。入力レベルが固定の場合はもちろん、V_□ (Max.) から V_□ (Min.) までの領域を通過する遷移期間中にチャタリングノイズなどが入らないように使用してください。

7. リザーブアドレス (予約領域) のアクセス禁止

リザーブアドレス (予約領域) のアクセスを禁止します。アドレス領域には、将来の拡張機能用に割り付けられている リザーブアドレス (予約領域) があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

8. 製品間の相違について

型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。同じグループのマイコンでも型名が違うと、フラッシュメモリ、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ幅射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

ご注意書き

- 1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。回路、ソフトウェアおよびこれらに関連する情報を使用する場合、お客様の責任において、お客様の機器・システムを設計ください。これらの使用に起因して生じた損害(お客様または第三者いずれに生じた損害も含みます。以下同じです。)に関し、当社は、一切その責任を負いません。
- 2. 当社製品または本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、 著作権その他の知的財産権に対する侵害またはこれらに関する紛争について、当社は、何らの保証を行うものではなく、また責任を負うものではありません。
- 3. 当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
- 4. 当社製品を組み込んだ製品の輸出入、製造、販売、利用、配布その他の行為を行うにあたり、第三者保有の技術の利用に関するライセンスが必要となる 場合、当該ライセンス取得の判断および取得はお客様の責任において行ってください。
- 5. 当社製品を、全部または一部を問わず、改造、改変、複製、リバースエンジニアリング、その他、不適切に使用しないでください。かかる改造、改変、 複製、リバースエンジニアリング等により生じた損害に関し、当社は、一切その責任を負いません。
- 6. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図して おります。

標準水準: コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット等

高品質水準:輸送機器(自動車、電車、船舶等)、交通制御(信号)、大規模通信機器、金融端末基幹システム、各種安全制御装置等

当社製品は、データシート等により高信頼性、Harsh environment 向け製品と定義しているものを除き、直接生命・身体に危害を及ぼす可能性のある機器・システム(生命維持装置、人体に埋め込み使用するもの等)、もしくは多大な物的損害を発生させるおそれのある機器・システム(宇宙機器と、海底中継器、原子力制御システム、航空機制御システム、プラント基幹システム、軍事機器等)に使用されることを意図しておらず、これらの用途に使用することは想定していません。たとえ、当社が想定していない用途に当社製品を使用したことにより損害が生じても、当社は一切その責任を負いません。

- 7. あらゆる半導体製品は、外部攻撃からの安全性を 100%保証されているわけではありません。当社ハードウェア/ソフトウェア製品にはセキュリティ対策が組み込まれているものもありますが、これによって、当社は、セキュリティ脆弱性または侵害(当社製品または当社製品が使用されているシステムに対する不正アクセス・不正使用を含みますが、これに限りません。)から生じる責任を負うものではありません。当社は、当社製品または当社製品が使用されたあらゆるシステムが、不正な改変、攻撃、ウイルス、干渉、ハッキング、データの破壊または窃盗その他の不正な侵入行為(「脆弱性問題」といいます。)によって影響を受けないことを保証しません。当社は、脆弱性問題に起因しまたはこれに関連して生じた損害について、一切責任を負いません。また、法令において認められる限りにおいて、本資料および当社ハードウェア/ソフトウェア製品について、商品性および特定目的との合致に関する保証ならびに第三者の権利を侵害しないことの保証を含め、明示または黙示のいかなる保証も行いません。
- 8. 当社製品をご使用の際は、最新の製品情報(データシート、ユーザーズマニュアル、アプリケーションノート、信頼性ハンドブックに記載の「半導体デバイスの使用上の一般的な注意事項」等)をご確認の上、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他指定条件の範囲内でご使用ください。指定条件の範囲を超えて当社製品をご使用された場合の故障、誤動作の不具合および事故につきましては、当社は、一切その責任を負いません。
- 9. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は、データシート等において高信頼性、Harsh environment 向け製品と定義しているものを除き、耐放射線設計を行っておりません。仮に当社製品の故障または誤動作が生じた場合であっても、人身事故、火災事故その他社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
- 10. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。かかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
- 11. 当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。当社製品および 技術を輸出、販売または移転等する場合は、「外国為替及び外国貿易法」その他日本国および適用される外国の輸出管理関連法規を遵守し、それらの定 めるところに従い必要な手続きを行ってください。
- 12. お客様が当社製品を第三者に転売等される場合には、事前に当該第三者に対して、本ご注意書き記載の諸条件を通知する責任を負うものといたします。
- 13. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
- 14. 本資料に記載されている内容または当社製品についてご不明な点がございましたら、当社の営業担当者までお問合せください。
- 注 1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社が直接的、間接的に支配する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注1において定義された当社の開発、製造製品をいいます。

(Rev.5.0-1 2020.10)

本社所在地

〒135-0061 東京都江東区豊洲 3-2-24 (豊洲フォレシア)

www.renesas.com

商標について

ルネサスおよびルネサスロゴはルネサス エレクトロニクス株式会社の 商標です。すべての商標および登録商標は、それぞれの所有者に帰属し ます。

お問合せ窓口

弊社の製品や技術、ドキュメントの最新情報、最寄の営業お問合せ窓口に関する情報などは、弊社ウェブサイトをご覧ください。

www.renesas.com/contact/