

致尊敬的顾客

关于产品目录等资料中的旧公司名称

NEC电子公司与株式会社瑞萨科技于2010年4月1日进行业务整合（合并），整合后的新公司暨“瑞萨电子公司”继承两家公司的所有业务。因此，本资料中虽还保留有旧公司名称等标识，但是并不妨碍本资料的有效性，敬请谅解。

瑞萨电子公司网址：<http://www.renesas.com>

2010年4月1日
瑞萨电子公司

【发行】瑞萨电子公司（<http://www.renesas.com>）

【业务咨询】<http://www.renesas.com/inquiry>

Notice

1. All information included in this document is current as of the date this document is issued. Such information, however, is subject to change without any prior notice. Before purchasing or using any Renesas Electronics products listed herein, please confirm the latest product information with a Renesas Electronics sales office. Also, please pay regular and careful attention to additional and different information to be disclosed by Renesas Electronics such as that disclosed through our website.
2. Renesas Electronics does not assume any liability for infringement of patents, copyrights, or other intellectual property rights of third parties by or arising from the use of Renesas Electronics products or technical information described in this document. No license, express, implied or otherwise, is granted hereby under any patents, copyrights or other intellectual property rights of Renesas Electronics or others.
3. You should not alter, modify, copy, or otherwise misappropriate any Renesas Electronics product, whether in whole or in part.
4. Descriptions of circuits, software and other related information in this document are provided only to illustrate the operation of semiconductor products and application examples. You are fully responsible for the incorporation of these circuits, software, and information in the design of your equipment. Renesas Electronics assumes no responsibility for any losses incurred by you or third parties arising from the use of these circuits, software, or information.
5. When exporting the products or technology described in this document, you should comply with the applicable export control laws and regulations and follow the procedures required by such laws and regulations. You should not use Renesas Electronics products or the technology described in this document for any purpose relating to military applications or use by the military, including but not limited to the development of weapons of mass destruction. Renesas Electronics products and technology may not be used for or incorporated into any products or systems whose manufacture, use, or sale is prohibited under any applicable domestic or foreign laws or regulations.
6. Renesas Electronics has used reasonable care in preparing the information included in this document, but Renesas Electronics does not warrant that such information is error free. Renesas Electronics assumes no liability whatsoever for any damages incurred by you resulting from errors in or omissions from the information included herein.
7. Renesas Electronics products are classified according to the following three quality grades: “Standard”, “High Quality”, and “Specific”. The recommended applications for each Renesas Electronics product depends on the product’s quality grade, as indicated below. You must check the quality grade of each Renesas Electronics product before using it in a particular application. You may not use any Renesas Electronics product for any application categorized as “Specific” without the prior written consent of Renesas Electronics. Further, you may not use any Renesas Electronics product for any application for which it is not intended without the prior written consent of Renesas Electronics. Renesas Electronics shall not be in any way liable for any damages or losses incurred by you or third parties arising from the use of any Renesas Electronics product for an application categorized as “Specific” or for which the product is not intended where you have failed to obtain the prior written consent of Renesas Electronics. The quality grade of each Renesas Electronics product is “Standard” unless otherwise expressly specified in a Renesas Electronics data sheets or data books, etc.
 - “Standard”: Computers; office equipment; communications equipment; test and measurement equipment; audio and visual equipment; home electronic appliances; machine tools; personal electronic equipment; and industrial robots.
 - “High Quality”: Transportation equipment (automobiles, trains, ships, etc.); traffic control systems; anti-disaster systems; anti-crime systems; safety equipment; and medical equipment not specifically designed for life support.
 - “Specific”: Aircraft; aerospace equipment; submersible repeaters; nuclear reactor control systems; medical equipment or systems for life support (e.g. artificial life support devices or systems), surgical implantations, or healthcare intervention (e.g. excision, etc.), and any other applications or purposes that pose a direct threat to human life.
8. You should use the Renesas Electronics products described in this document within the range specified by Renesas Electronics, especially with respect to the maximum rating, operating supply voltage range, movement power voltage range, heat radiation characteristics, installation and other product characteristics. Renesas Electronics shall have no liability for malfunctions or damages arising out of the use of Renesas Electronics products beyond such specified ranges.
9. Although Renesas Electronics endeavors to improve the quality and reliability of its products, semiconductor products have specific characteristics such as the occurrence of failure at a certain rate and malfunctions under certain use conditions. Further, Renesas Electronics products are not subject to radiation resistance design. Please be sure to implement safety measures to guard them against the possibility of physical injury, and injury or damage caused by fire in the event of the failure of a Renesas Electronics product, such as safety design for hardware and software including but not limited to redundancy, fire control and malfunction prevention, appropriate treatment for aging degradation or any other appropriate measures. Because the evaluation of microcomputer software alone is very difficult, please evaluate the safety of the final products or system manufactured by you.
10. Please contact a Renesas Electronics sales office for details as to environmental matters such as the environmental compatibility of each Renesas Electronics product. Please use Renesas Electronics products in compliance with all applicable laws and regulations that regulate the inclusion or use of controlled substances, including without limitation, the EU RoHS Directive. Renesas Electronics assumes no liability for damages or losses occurring as a result of your noncompliance with applicable laws and regulations.
11. This document may not be reproduced or duplicated, in any form, in whole or in part, without prior written consent of Renesas Electronics.
12. Please contact a Renesas Electronics sales office if you have any questions regarding the information contained in this document or Renesas Electronics products, or if you have any other inquiries.

(Note 1) “Renesas Electronics” as used in this document means Renesas Electronics Corporation and also includes its majority-owned subsidiaries.

(Note 2) “Renesas Electronics product(s)” means any product developed or manufactured by or for Renesas Electronics.

用户手册

78K0/Ix2

8 位单片微控制器

78K0/IY2: μ PD78F0740, 78F0741, 78F0742,
78F0750, 78F0751, 78F0752

78K0/IA2: μ PD78F0743, 78F0744, 78F0753,
78F0754

78K0/IB2: μ PD78F0745, 78F0746, 78F0755,
78F0756

[备忘录]

CMOS 设备注意事项

① 输入引脚处的电压波形

输入噪音或一个反射波引起的波形失真可能导致错误发生。如果由于噪音等的影响使CMOS设备的输入电压范围保持在VIL(MAX)和VIH(MIN)之间,设备可能发生错误。在输入电平固定时以及输入电平从VIL(MAX)过渡到VIH(MIN)时的传输期间,要防止散射噪声影响设备。

② 未使用的输入引脚的处理

CMOS设备的输入端保持开路可能导致误操作。如果一个输入引脚未被连接,则由于噪音等原因可能会产生内部输入电平,从而导致误操作。CMOS设备的操作特性与Bipolar或NMOS设备不同。CMOS设备的输入电平必须借助上拉或下拉电路固定在高电平或低电平。每一个未使用引脚都应该通过附加电阻连接到VDD或GND。如果有可能尽量定义为输出引脚。对未使用引脚的处理因设备而异,必须遵循与设备相关的规定和说明。

③ ESD防护措施

如果MOS设备周围有强电场,将会击穿氧化栅极,从而影响设备的运行。因此必须采取措施,尽可能防止静电产生。一旦有静电,必须立即释放。对于环境必须有适当的控制。如果空气干燥,应当使用增湿器。建议避免使用容易产生静电的绝缘体。半导体设备的存放和运输必须使用抗静电容器、抗静电屏蔽袋或导电材料容器。所有的测试和测量工具包括工作台和工作面必须良好接地。操作员应当佩戴静电消除手带以保证良好接地。不能用手直接接触半导体设备。对于装配有半导体设备的PW板也应采取类似的静电防范措施。

④ 初始化之前的状态

在上电时MOS设备的初始状态是不确定的。在刚刚上电之后,具有复位功能的MOS设备并没有被初始化。因此上电不能保证输出引脚的电平,I/O设置和寄存器的内容。设备在收到复位信号后才进行初始化。具有复位功能的设备在上电后必须立即进行复位操作。

⑤ 电源开关顺序

在一个设备的内部操作和外部接口使用不同的电源的情况下,按照规定,应先在接通内部电源之后再接通外部电源。当关闭电源时,按照规定,先关闭外部电源再关闭内部电源。如果电源开关顺序颠倒,可能会导致设备的内部组件过电压,产生异常电流,从而引起内部组件的误操作和性能的退化。对于每个设备电源的正确开关顺序必须依据设备的规范说明分别进行判断。

⑥ 电源关闭状态下的输入信号

不要向没有加电的设备输入信号或提供I/O上拉电源。因为输入信号或提供I/O上拉电源将引起电流注入,从而引起设备的误操作,并产生异常电流,从而使内部组件退化。每个设备电源关闭时的信号输入必须依据设备的规范说明分别进行判断。

EEPROM 是 **NEC Electronics Corporation** 的注册商标。

Windows 是 **Microsoft Corporation** 在美国及其他国家的注册商标和商标。

SuperFlash[®]是 **Silicon Storage Technology, Inc.**的一个注册商标，已经在美国和日本等几个国家使用。

注意事项：该产品使用的SuperFlash®技术获得了Silicon Storage Technology, Inc.公司的授权。

- 本档所登载的内容有效期截止至 2010 年 8 月，信息先于产品的生产周期发布。将来可能未经预先通知而更改。在实际进行生产设计时，请参阅各产品最新的数据表或数据手册等相关资料以获取本公司产品的最新规格。
- 并非所有的产品和/或型号都向每个国家供应。请向本公司销售代表查询产品供应及其他信息。
- 未经本公司事先书面许可，禁止复制或转载本文件中的内容。否则因本档所登载内容引发的错误，本公司概不负责。
- 本公司对于因使用本文件中列明的本公司产品而引起的，对第三者的专利、版权以及其它知识产权的侵权行为概不负责。本文件登载的内容不应视为本公司对本公司或其他人所有的专利、版权以及其它知识产权作出任何明示或默示的许可及授权。
- 本文件中的电路、软件以及相关信息的说明仅用以说明半导体产品的运作和应用实例。用户如在设备设计中应用本文件中的电路、软件以及相关信息的，应自行负责。对于用户或其他人因使用了上述电路、软件及相关信息而引起的任何损失，本公司概不负责。
- 虽然本公司致力于提高半导体产品的质量及可靠性，但用户应同意并知晓，我们仍然无法完全消除出现产品缺陷的可能。为了最大限度地减少因本公司半导体产品故障而引起的对人身、财产造成损害（包括死亡）的危险，用户务必在其设计中采用必要的安全措施，如冗余度、防火和防故障等安全设计。
- 本公司产品质量分为：

“标准等级”、“专业等级”以及“特殊等级”三种质量等级。

“特殊等级”仅适用于为特定用途而根据用户指定的质量保证程序所开发的日电电子产品。另外，各种日电电子产品的推荐用途取决于其质量等级，详见如下。用户在选用本公司的产品时，请事先确认产品的质量等级。

“标准等级”： 计算机，办公自动化设备，通信设备，测试和测量设备，音频·视频设备，家电，加工机械以及产业用机器人。

“专业等级”： 运输设备（汽车、火车、船舶等），交通信号控制设备，防灾装置，防止犯罪装置，各种安全装置以及医疗设备（不包括专门为维持生命而设计的设备）。

“特殊等级”： 航空器械，宇航设备，海底中继设备，原子能控制系统，为了维持生命的医疗设备、用于维持生命的装置或系统等。

除在本公司半导体产品的数据表或数据手册等资料中另有特别规定以外，本公司半导体产品的质量等级均为“标准等级”。如果用户希望在本公司设计意图以外使用本公司半导体产品，务必事先与本公司销售代表联系以确认本公司是否同意为该项应用提供支持。

（注）

- （1）本声明中的“本公司”是指日本电气电子株式会社（NEC Electronics Corporation）及其控股公司。
- （2）本声明中的“本公司产品”是指所有由日本电气电子株式会社开发或制造的产品或为日本电气电子株式会社（定义如上）开发或制造的产品。

M5 02.11-1


前言

读者 本手册旨在使用户了解 78K0/1x2 微控制器的功能及设计开发应用系统。
以下为目标设备产品。

- 78K0/1Y2: μ PD78F0740, 78F0741, 78F0742, 78F0750, 78F0751, 78F0752
- 78K0/1A2: μ PD78F0743, 78F0744, 78F0753, 78F0754
- 78K0/1B2: μ PD78F0745, 78F0746, 78F0755, 78F0756

目的 本手册旨在使用户对功能描述的了解，以下为手册的**组织结构**。

组织 78K0/1x2 微控制器手册分为两部分：本手册和指令部分（与 78K0 微控制器通用）。



- | | |
|---|---|
| <ul style="list-style-type: none">• 引脚功能• 内部模块功能• 中断• 其他片上外围功能• 电气特性(目标值) | <ul style="list-style-type: none">• CPU 功能• 指令设置• 各指令说明 |
|---|---|

如何阅读本手册 在阅读本手册前，读者应掌握电子工程、逻辑电路和微控制器等电子工程方面的基础知识。

- <R>**
- 要掌握全部功能：
→ 请按**目录**顺序阅读本手册 标注“<R>”表示主要修改部分。 修订部分可以很方便地通过在 PDF 文件中拷贝“<R>”并通过在“查找:”中指定来搜索查询。
 - 如何解释寄存器格式：
→ 尖括号(<>)中的二进制位名称在 RA78K0 中被定义为保留字，并且在 CC78K0 中用#pragma sfr 指令定义为一个 sfr 变量。
 - 要了解 78K0 微控制器指令功能的详细内容
→ 请参考 **78K0 微控制器指令用户手册 (U12326E)**。

规则	数据规则:	数据的高位部分在左边，低位部分在右边
	有效低电平表示法:	xxx xxx (在引脚和信号名称上加划一条线)
	注:	文中用注标注的相关术语的脚注
	注意事项:	需要特别关注的信息
	备注:	补充信息
	数值的表示:	二进制 ...xxxx 或 xxxxB
		十进制 ...xxxx
		十六进制 ...xxxxH

相关文档 本手册中提到的相关文档可能包括有初稿版本。 但是，初稿版本没有特别注明。

设备相关文档

文档名称	文档编号
78K0/lx2 用户手册	本手册
78K0 系列指令用户手册	U12326E
78K0 微控制器自编程库 Type 01 用户手册	U18274E
78K0 微控制器自编程库 Type 01 Ver. 3.10 操作注意事项 (通知文档)	ZUD-CD-09-0122
78K0 微控制器 EEPROM™模拟库 Type 01 用户手册	U18275E
78K0 微控制器 EEPROM™模拟库 Type 01 用户手册 Type 01 Ver.2.10 操作注意事项 (通知文档)	ZUD-CD-09-0165 (准备中)

开发工具相关文档 (硬件) (用户手册)

文档名称	文档编号
QB-MINI2 具有编程功能的片上调试仿真器	U18371E
QB-Programmer 编程 GUI	操作篇 U18527E

Flash存储器编程相关文档 (用户手册)

文档名称	文档编号
PG-FP5 Flash 存储器编程器	U18865E

注意事项: 以上列出的相关文档可能会在无何声明条件下修改。 开发设计时，请使用各文档的最新版本。

开发工具相关文档(软件)

文档名称	文档编号	
RA78K0 Ver.3.80 汇编包 用户手册 ^{注1}	操作篇	U17199E
	语言篇	U17198E
	结构化汇编语言篇	U17197E
78K0 汇编包 RA78K0 Ver.4.01 操作预注意事项(告示文档) ^{注1}		ZUD-CD-07-0181-E
CC78K0 Ver.3.70 C 编译器 用户手册 ^{注2}	操作篇	U17201E
	语言篇	U17200E
78K0 C 编译器 CC78K0 Ver. 4.00 操作预注意事项(告示文档) ^{注2}		ZUD-CD-07-0103-E
SM+ 系统仿真器 用户手册	操作篇	U18601E
	用户开放接口	U18212E
ID78K0-QB Ver.2.94 集成调试器 用户手册	操作篇	U18330E
ID78K0-QB Ver.3.00 集成调试器 用户手册	操作篇	U18492E
PM plus Ver.5.20 ^{注3} 用户手册		U16934E
PM+ Ver.6.30 ^{注4} 用户手册		U18416E

- 注
1. 本手册将在安装工具 RA78K0 Ver. 4.01 时一起安装到 PC 中,有关说明不包含在“78K0 汇编包 RA78K0 Ver. 4.01 操作预注意事项”,请参考 RA78K0 Ver. 3.80 用户手册。
 2. 本手册将在安装工具 CC78K0 Ver. 4.00 时一起安装到 PC 中,有关说明不包含在“78K0 C 编译器 CC78K0 Ver. 4.00 操作预注意事项”,请参考 CC78K0 Ver. 3.70 用户手册。
 3. PM plus Ver. 5.20 是集成开发环境,包含在 RA78K0 Ver. 3.80 的压缩包中。
 4. PM+ Ver. 6.30 是集成开发环境,包含在 RA78K0 Ver. 4.01 的压缩包中,可以管理不同版本的软件工具(汇编器, C 编译器, 调试器和仿真器)。

其他文档

文档名称	文档编号
半导体选择指南 - 产品和封装-	X13769X
半导体设备装配手册	注:
NEC 半导体设备质量等级	C11531E
NEC 半导体设备可靠性/质量控制系统	C10983E
半导体设备防静电 ESD 指南 (ESD)	C11892E

注: 可参阅“半导体设备装配手册”网站 (<http://www.necel.com/pkg/en/mount/index.html>)。

注意事项: 以上列出的相关文档可能会在无任何声明条件下修改。 开发设计时, 请使用各文档的最新版本。

目录

第一章 概述	17
1.1 特性	17
1.2 订购信息	19
1.3 引脚配置（俯视图）	21
1.3.1 78K0/IY2	21
1.3.2 78K0/IA2	22
1.3.3 78K0/IB2	23
1.4 功能框图	24
1.4.1 78K0/IY2	24
1.4.2 78K0/IA2	25
1.5 功能概要	27
第二章 引脚功能	29
2.1 引脚功能列表	29
2.1.1 78K0/IY2	30
2.1.2 78K0/IA2	32
2.1.3 78K0/IB2	35
2.2 引脚功能的说明	38
2.2.1 P00 至 P02（端口 0）	38
2.2.2 P20 至 P27（端口 2）	39
2.2.3 P30 至 P37（端口 3）	40
2.2.4 P60 和 P61（端口 6）	41
2.2.5 P70（端口 7）	42
2.2.6 P121, P122 和 25（端口 12）	42
2.2.7 AVREF, AVSS, VDD, VSS	44
2.2.8 REGC	44
2.3 引脚 I/O 电路和未使用引脚的建议连接	45
第三章 CPU 架构	51
3.1 存储空间	51
3.1.1 内部程序存储器空间	55
3.1.2 内部数据存储器空间	57
3.1.3 特殊功能寄存器（SFR）区域	57
3.1.4 数据存储区寻址	58
3.2 处理器寄存器	61
3.2.1 控制寄存器	61
3.2.2 通用寄存器	65
3.2.3 特殊功能寄存器（SFR）	66
3.3 指令地址寻址	87
3.3.1 相对寻址	87
3.3.2 直接寻址	88
3.3.3 表间接寻址	89
3.3.4 寄存器寻址	90
3.4 操作数地址寻址	90

3.4.1 隐含寻址.....	90
3.4.2 寄存器寻址.....	91
3.4.3 直接寻址.....	92
3.4.4 短直接寻址.....	93
3.4.5 特殊功能寄存器（SFR）寻址.....	94
3.4.6 寄存器间接寻址.....	95
3.4.7 基址寻址.....	96
3.4.8 基址变址寻址.....	97
3.4.9 堆栈寻址.....	98
第四章 端口功能.....	99
4.1 端口功能.....	99
4.2 端口配置.....	103
4.2.1 端口 0.....	104
4.2.2 端口 2.....	108
4.2.3 端口 3.....	117
4.2.4 端口 6.....	127
4.2.5 端口 7.....	130
4.2.6 端口 12.....	132
4.3 控制端口功能的寄存器.....	135
4.4 端口功能操作.....	145
4.4.1 写入 I/O 端口.....	145
4.4.2 从 I/O 端口读取.....	145
4.4.3 I/O 端口的操作.....	145
4.5 使用复用功能时端口寄存器和输出锁存器的设置.....	146
4.6 端口寄存器 n（Pn）1 位操作指令的注意事项.....	152
第五章 时钟发生器.....	153
5.1 时钟发生器的功能.....	153
5.2 时钟发生器的配置.....	154
5.3 控制时钟发生器的寄存器.....	156
5.4 系统时钟振荡器.....	164
5.4.1 X1 振荡器.....	164
5.4.2 内部高速振荡器.....	165
5.4.3 内部低速振荡器.....	166
5.4.4 预分频器.....	166
5.4.5 PLL（锁相环）.....	166
5.5 时钟发生器操作.....	168
5.6 控制时钟.....	171
5.6.1 控制高速系统时钟示例.....	171
5.6.2 控制内部高速振荡时钟示例.....	174
5.6.3 控制内部低速振荡时钟示例.....	177
5.6.4 CPU 时钟状态转换框图.....	178
5.6.5 CPU 时钟改变前的条件和改变后的处理.....	181
5.6.6 CPU 时钟和主系统时钟转换所需的时间.....	182
5.6.7 时钟振荡停止前的条件.....	183
5.6.8 外设硬件和源时钟.....	183

第六章 16 位定时器 X0 和 X1	184
6.1 16 位定时器 X0 和 X1 的功能	184
6.2 16 位定时器 X0 和 X1 的配置	185
6.3 控制 16 位定时器 X0 和 X1 的寄存器	189
6.4 16 位定时器 X0 和 X1 的操作	205
6.5 使用比较器或 INTPO 的联动功能	220
6.6 高阻抗输出控制功能	226
6.6.1 高阻抗输出控制器的配置.....	226
6.6.2 控制高阻抗输出控制器的寄存器.....	227
6.6.3 高阻抗输出控制电路的设置步骤.....	231
第七章 16 位定时器/事件计数器 00	233
7.1 16 位定时器/事件计数器 00 的功能	233
7.2 16 位定时器/事件计数器 00 的配置	234
7.3 控制 16 位定时器/事件计数器 00 的寄存器	240
7.4 16 位定时器/事件计数器 00 的操作	249
7.4.1 间隔定时器操作.....	249
7.4.2 方波输出操作(仅限于 78K0/IB2).....	252
7.4.3 外部事件计数器操作.....	255
7.4.4 通过 TI000 引脚有效沿输入进入清零并启动模式.....	259
7.4.5 自由运行定时器操作.....	272
7.4.6 PPG 输出操作 (仅限于 78K0/IB2).....	281
7.4.7 单次脉冲输出操作(仅限于 78K0/IB2).....	285
7.4.8 脉冲宽度测量操作.....	290
7.5 TM00 的特殊用法	298
7.5.1 TM00 工作期间重写 CR010.....	298
7.5.2 设置 LVS00 和 LVR00.....	298
7.6 16 位定时器/事件计数器 00 的注意事项	300
第八章 8 位定时器/事件计数器 51	305
8.1 8 位定时器/事件计数器 51 的功能	305
8.2 8 位定时器/事件计数器 51 的配置	305
8.3 控制 8 位定时器/事件计数器 51 的寄存器	307
8.4 8 位定时器/事件计数器 51 的操作	311
8.4.1 用作间隔定时器.....	311
8.4.2 用作外部事件计数器.....	313
8.5 8 位定时器/事件计数器 51 的注意事项	314
第九章 8 位定时器 H1	315
9.1 8 位定时器 H1 的功能	315
9.2 8 位定时器 H1 的配置	315
9.3 控制 8 位定时器 H1 的寄存器	318
9.4 8 位定时器 H1 的操作	323
9.4.1 作为间隔定时器/方波输出的操作.....	323
9.4.2 作为 PWM 输出的操作.....	326
9.4.3 载波发生器操作.....	332

第十章 看门狗定时器	339
10.1 看门狗定时器的功能	339
10.2 看门狗定时器的配置	340
10.3 控制看门狗定时器的寄存器	341
10.4 看门狗定时器的操作	342
10.4.1 看门狗定时器的控制操作	342
10.4.2 设置看门狗定时器的溢出时间	343
10.4.3 看门狗定时器窗口打开周期的设置	344
第十一章 A/D 转换器	346
11.1 A/D 转换器的功能	346
11.2 A/D 转换器的配置	348
11.3 A/D 转换器所使用的寄存器	350
11.4 A/D 转换器的操作	366
11.4.1 A/D 转换器的基本操作（软件触发模式）	366
11.4.2 A/D 转换器的基本操作（定时器触发模式）	368
11.4.3 输入电压和转换结果	370
11.4.4 A/D 转换器触发模式选择	372
11.4.5 A/D 转换器操作模式	372
11.5 如何读取 A/D 转换参数表	376
11.6 A/D 转换器的注意事项	378
第十二章 运算放大器	382
12.1 运算放大器的功能	382
12.2 运算放大器的配置	383
12.3 运算放大器使用的寄存器	384
12.4 运算放大器的操作	390
12.4.1 独立 AMP 模式	390
12.4.2 PGA（可编程增益放大器）模式	390
第十三章 比较器	391
13.1 比较器的特性	391
13.2 比较器的配置	393
13.3 控制比较器的寄存器	393
13.4 比较器的操作	405
13.4.1 使能比较器操作（使用内部参考电压作为比较器参考电压）	405
13.4.2 启动比较器操作（使用 CMPCOM 引脚的输入电压作为比较器参考电压）	406
注 设置 CMPnEN 寄存器 1 μ s 后将 Cn0E 位设为 1。13.4.3 停止比较器操作	406
13.4.3 停止比较器操作	407
第十四章 串行接口 UART6/DALI	408
14.1 串行接口 UART6/DALI 的功能	408
14.2 串行接口 UART6/DALI 的配置	413
14.3 控制串行接口 UART6/DALI 的寄存器	416
14.4 串行接口 UART6/DALI 的操作	427
14.4.1 操作停止模式	427

14.4.2 异步串行接口 (UART) 模式	428
14.4.3 DALI 模式	442
14.4.4 专用波特率发生器	449
14.4.5 波特率的计算	451
第十五章 串行接口 IICA	456
15.1 串行接口 IICA 的功能	456
15.2 串行接口 IICA 的配置	459
15.3 控制串行接口 IICA 的寄存器	461
15.4 I²C 总线模式功能	474
15.4.1 引脚配置	474
15.4.2 使用 IICWL 和 IICWH 寄存器设置传输时钟	475
15.5 I²C 总线的定义和控制方法	476
15.5.1 起始条件	476
15.5.2 地址	477
15.5.3 传输方向指定	477
15.5.4 应答信号 (ACK)	478
15.5.5 停止条件	479
15.5.6 等待	480
15.5.7 取消等待	482
15.5.8 中断请求 (INTIICA0) 产生时序和等待控制	483
15.5.9 地址匹配检测方法	484
15.5.10 错误检测	484
15.5.11 扩展码	484
15.5.12 仲裁	485
15.5.13 唤醒功能	487
15.5.14 通信预约	490
15.5.15 注意事项	494
15.5.16 通信操作	495
15.5.17 I ² C 中断请求 (INTIICA0) 产生时序	503
15.6 时序图	524
第十六章 串行接口 CSI11	531
16.1 串行接口 CSI11 的功能	531
16.2 串行接口 CSI11 的配置	531
16.3 控制串行接口 CSI11 的寄存器	533
16.4 串行接口 CSI11 的操作	537
16.4.1 操作停止模式	537
16.4.2 3 线串行 I/O 模式	538
第十七章 乘法器	549
17.1 乘法器的功能	549
17.2 乘法器的配置	550
17.3 乘法器的操作	552
第十八章 中断功能	553
18.1 中断功能类型	553

18.2	中断源和配置	553
18.3	控制中断功能的寄存器	558
18.4	中断服务操作	574
18.4.1	可屏蔽中断响应	574
18.4.2	软件中断请求响应	576
18.4.3	多重中断服务	577
18.4.4	中断请求保持	580
第十九章 待机功能		581
19.1	待机功能和配置	581
19.1.1	待机功能	581
19.1.2	控制待机功能的寄存器	582
19.2	待机功能操作	584
19.2.1	HALT 模式	584
19.2.2	STOP 模式	588
第二十章 复位功能		595
20.1	确认复位源的寄存器	604
第二十一章 上电清零电路		605
21.1	上电清零电路的功能	605
21.2	上电清零电路的配置	606
21.3	上电清零电路的操作	606
21.4	上电清零电路注意事项	609
第二十二章 低电压检测器		611
22.1	低电压检测器的功能	611
22.2	低电压检测器的配置	612
22.3	控制低电压检测器的寄存器	612
22.4	低电压检测器的操作	615
22.4.1	用作复位时	616
22.4.2	用作中断时	620
22.5	低电压检测器注意事项	624
第二十三章 稳压器		627
23.1	稳压器概述	627
23.2	控制稳压器的寄存器	627
23.3	自编程注意事项	628
第二十四章 选项字节		629
24.1	选项字节的功能	629
24.2	选项字节的格式	630
第二十五章 FLASH 存储器		635
25.1	内部存储容量转换寄存器	635

25.2 用 Flash 存储器编程器写入	636
25.3 编程环境.....	637
25.4 板上引脚的连接.....	638
25.4.1 TOOL 引脚.....	638
25.4.2 RESET 引脚.....	639
25.4.3 端口引脚.....	639
25.4.4 REGC 引脚.....	639
25.4.5 其它信号引脚.....	639
25.4.6 电源供应.....	639
25.4.7 连接晶体/陶瓷振荡器时在板烧写.....	640
25.5 编程方法.....	641
25.5.1 控制 flash 存储器.....	641
25.5.2 Flash 存储器编程模式.....	641
25.5.3 通信命令.....	641
25.6 安全设置.....	643
25.7 使用 PG-FP5 时各命令的处理时间（参考）.....	645
25.8 用自编程进行 Flash 存储器编程.....	647
25.8.1 自编程模式控制寄存器.....	648
25.8.2 自编程流程（重写 Flash 存储器）.....	648
25.8.3 引导区交换功能.....	650
25.9 创建代码用于订购已编成产品.....	652
第二十六章 片上调试功能.....	653
26.1 将 QB-MINI2 连接至 78K0/Ix2 微控制器.....	653
26.2 片上调试安全 ID.....	655
26.3 用户资源保护.....	656
第二十七章 指令集.....	657
27.1 操作列表中的使用惯例.....	657
27.1.1 操作数标识符和指定方法.....	657
27.1.2 操作列的说明.....	658
27.1.3 标志操作列的说明.....	658
27.2 操作列表.....	659
27.3 寻址类型列出的指令.....	667
第二十八章 电气特性.....	670
第二十九章 封装图.....	697
29.1 78K0/IY2.....	697
29.2 78K0/IA2.....	698
29.3 78K0/IB2.....	699
第三十章 推荐的焊接条件.....	700
第三十一章 等待注意事项.....	701
31.1 等待注意事项.....	701

31.2 产生等待的外设硬件	701
附录 A 开发工具.....	703
A.1 软件包	706
A.2 语言处理软件	706
A.3 Flash 存储器编程工具	707
A.3.1 当使用 flash 存储编程器 PG-FP5 和 FL-PR5 时	707
A.3.2 当使用具有编程功能的片上调试仿真器 QB-MINI2 时	707
A.4 调试工具 (硬件).....	708
A.4.1 当使用片上仿真器时	708
A.4.2 当使用具有编程功能的片上调试仿真器 QB-MINI2 时	708
A.5 调试工具 (软件).....	708
附录 B 寄存器索引	709
附录 C 修订历史.....	713
C.1 本版主要修订历史	713
修改 15.4.2 使用 IICWL 和 IICWH 寄存器设置传输时钟	716
C.2 以前版本修订历史记录.....	718

第一章 概述

1.1 特性

- 78K0 CPU 内核
- I/O 端口, ROM 和 RAM 容量

项目 产品	I/O 端口	程序存储器 (Flash 存储器)	数据存储器 (内部高速 RAM)
78K0/IY2 (16 引脚)	12 (CMOS I/O: 9, CMOS 输入: 3)	4 KB 至 16 KB	384 字节至 768 字节
78K0/IA2 (20 引脚)	16 (CMOS I/O: 13, CMOS 输入: 3)		
78K0/IB2 (30 引脚)	25 (CMOS I/O: 22, CMOS 输入: 3)	8 KB 和 16 KB	512 字节和 768 字节

<R>

- 低功耗 ($V_{DD} = 5.0 V$)
 - 内部高速振荡工作模式: $350 \mu A$ (TYP.) (工作在 $f_{CPU} = 1 MHz$)
 - STOP 模式: $0.58 \mu A$ (TYP.) (工作在 $f_{IL} = 30 kHz$)

○ Clock

- 高速系统时钟 ... 可从以下四种时钟源中选择
 - 陶瓷/晶体振荡器: 1 至 $10 MHz$ [‡]
 - 外部时钟: 1 至 $10 MHz$ [‡]
 - 内部高速振荡器: $4 MHz \pm 2\%$ (-20 至 $+70^{\circ}C$) [‡], 或 $8 MHz \pm 5\%$ (-40 至 $+85^{\circ}C$)
 - 16 位定时器 X0 和 X1 的时钟: $40 MHz$ (典型值) (使用 PLL 时)
 - 内部低速振荡器 $30 kHz \pm 10\%$... 看门狗定时器, 间歇操作中的定时器时钟
- 注** 使用 $4 MHz$ 时钟时, 通过使用 PLL 可以在 $20 MHz$ 下工作。

○ 定时器

- 16 位定时器 X ... PWM 输出 ($40 MHz$ (MAX.) 时钟工作), 与外部信号联动操作, 多达四个通道的同步输出, 触发 A/D 转换
- 16 位定时器/事件计数器 ... PPG 输出, 捕获输入, 外部事件计数器输入
- 8 位定时器 H1 ... PWM 输出, 可工作于内部低速振荡时钟
- 8 位定时器/事件计数器 51 ... 外部事件计数器输入
- 看门狗定时器 ... 可在内部低速振荡时钟下工作

项目 产品	16 位定时器	16 位定时器/ 事件计数器	8 位定时器	看门狗定时器
78K0/IY2 (16 引脚)	2 通道	1 通道	定时器 H1: 1 通道	1 通道
78K0/IA2 (20 引脚)			定时器 51: 1 通道	
78K0/IB2 (30 引脚)				

- 串行接口
 - UART6 ... 异步 2-线串行接口
 - DALI ... 用于照明控制（从模式）的 2-线串行接口
 - IICA ... 时钟同步 2-线串行接口，支持多主机通信
从模式下可通过地址匹配释放待机模式
 - CSI11 ... 时钟同步 3-线串行接口，从模式下可作为 SPI 操作


项目 产品	UART6/DALI	IICA	CSI11
78K0/IY2 (16 引脚)	-	-	-
78K0/IA2 (20 引脚)	1 通道	1 通道	-
78K0/IB2 (30 引脚)			1 通道

- 乘法器（8 位 × 8 位 = 16 位，16 位 × 16 位 = 32 位，1 个时钟工作）
- 10 位分辨率的 A/D 转换
 - 78K0/IY2: 5 通道
 - 78K0/IA2: 6 通道
 - 78K0/IB2: 9 通道
- 运算放大器（仅限于内置运算放大器的产品）：1 通道
- 比较器：3 通道
- 上电清零电路（POC）
- 低电压检测电路（LVI）（当达到检测电压时产生中断/复位（可选择））
 - 检测电压：可从 2.84 和 4.22 V 间的十个等级中选择
在设置 LVI 默认开始后，仅当开启电源时使用 1.91 V。
- 单电源 flash 存储器
 - 允许 Flash 自编程
 - 软件保护功能：防止外部拷贝（没有 flash 读取命令）
- 安全功能
 - 看门狗定时器使用独立于 CPU 的时钟工作
即使系统时钟停止时也可检测到异常
 - 用 LVI 可检测供应电压下降
在供应电压下降到低于工作电压前进行适当的处理
 - 具有选项字节功能
重要的系统操作在硬件中设置
- 片上调试功能 ...用于目标器件的控制，以及引用内存
- 支持汇编语言和 C 语言
- 提升开发环境（开发中）
 - 支持全功能仿真器（IECUBE），和简易仿真器（MINICUBE2）
- 电源供应电压：V_{DD} = 2.7 至 5.5 V
- 运行环境温度：T_A = -40 至 +105°C

1.2 订购信息

<R> [元件编号]

μ PD78F07xy $\Delta\Delta$ - xxx -AX



<R> [元件编号举例]

μ PD78F0740 MA-FAA-AX




[元件编号列表]

78K0/1x2 微控制器	封装	元件编号
78K0/1Y2	16 针塑封 SSOP (5.72 mm (225))	μ PD78F0740MA-FAA-AX, 78F0741MA-FAA-AX, 78F0742MA-FAA-AX, 78F0750MA-FAA-AX, 78F0751MA-FAA-AX, 78F0752MA-FAA-AX
78K0/1A2	20 针塑封 SSOP (7.62 mm (300))	μ PD78F0743MC-CAA-AX, 78F0744MC-CAA-AX, 78F0753MC-CAA-AX, 78F0754MC-CAA-AX
78K0/1B2	30 针塑封 SSOP (7.62 mm (300))	μ PD78F0745MC-CAB-AX, 78F0746MC-CAB-AX, 78F0755MC-CAB-AX, 78F0756MC-CAB-AX

1.3 引脚配置（俯视图）

1.3.1 78K0/IY2

- 16 针塑封 SSOP (5.72 mm (225))



PGAIN ^注 :	可编程增益	REGC:	稳压器电容
	放大器输入	RESET:	复位
ANI0, ANI1,		TI000, TI51:	定时器输入
ANI3 至 ANI5:	模拟输入	TOH1:	定时器输出
AVREF:	模拟参考	TOOLC0, TOOLC1:	用于工具的时钟输入
	电压	TOOLD0, TOOLD1:	用于工具的数据输入/输出
EXCLK:	外部时钟输入	TOX00, TOX01,	
	(主系统时钟)	TOX10, TOX11:	定时器输出
CMP0+至 CMP2+:	比较器输入	VDD:	供电
INPT0, INTP2 至 INTP4:	外部中断输入	Vss:	接地
P20, P21, P23 至 P25:	端口 2	X1, X2:	晶体振荡器
P31 至 P34:	端口 3		(主系统时钟)
P121, P122, P125:	端口 12		


注 仅限于 PD78F0750, 78F0751, 78F0752 (内置运算放大器的产品)

- 注意事项
1. V_{ss} 功能也可复用为 A/D 转换器的接地电位。确保将 V_{ss} 连接至一个稳定的 GND (= 0 V)。
 2. 通过电容 (0.47 至 1μF; 目标) 将 REGC 引脚连接到 V_{ss}。
 3. 复位释放后在模拟输入模式下将 ANI0/P20, ANI1/P21/PGAIN, ANI3/P23/CMP2+, ANI4/P24/CMP0+和 ANI5/P25/CMP1+置 1。
 4. 复位释放后立即在外部复位输入下将 RESET/P125 置 1。

备注 通过设置输入转换控制寄存器 (MUXSEL) 可配置尖括号内的功能。

1.3.2 78K0/IA2

- 20 针塑封 SSOP (7.62 mm (300))



AMP ^注 , AMP+ ^注 :	放大器输入	REGC:	稳压器电容
AMPOUT ^注 :	放大器输出	RESET:	复位
PGAIN ^注 :	可编程增益	RxD6:	接收数据
	放大器输入	SCLA0:	串行时钟输入/输出
ANI0 至 ANI5:	模拟输入	SDAA0:	串行数据输入/输出
AVREF:	模拟参考	TI000, TI51:	定时器输入
	电压	TOH1:	定时器输出
EXCLK:	外部时钟输入	TOOLC0,	用于工具的时钟输入
	(主系统时钟)	TOOLC1:	
		TOOLD0,	用于工具的数据输入/输出
		TOOLD1:	
CMP0+至 CMP2+:	比较器输入	TOX00, TOX01,	
INTP0, INTP2 至	外部中断	TOX10, TOX11:	定时器输出
INTP4:			
	输入	TxD6:	发送数据
P00:	端口 0	VDD:	供电
P20 至 P25:	端口 2	Vss:	接地
P31 至 P34:	端口 3	X1, X2:	晶体振荡器
P60, P61:	端口 6		(主系统时钟)
P121, P122, P125:	端口 12		


注 仅限于 μ PD78F0753, 78F0754 (内置运算放大器的产品)

- 注意事项
1. Vss 功能也可复用为 A/D 转换器的接地电位。确保将 Vss 连接至一个稳定的 GND (= 0 V)。
 2. 通过电容 (0.47 至 1 F: 目标) 将 REGC 引脚连接到 Vss。
 3. 复位释放后在模拟输入模式下将 ANI0/P20/AMP-, ANI1/P21/AMPOUT/PGAIN, ANI2/P22/AMP+, ANI3/P23/CMP2+, ANI4/P24/CMP0+和 ANI5/P25/CMP1+置 1。
 4. 复位释放后立即在外部复位输入下将 RESET/P125 置 1。

备注 通过设置输入转换控制寄存器 (MUXSEL) 可配置尖括号内的功能。

1.3.3 78K0/IB2

- 30 针塑封 SSOP (7.62 mm (300))



AMP ^注 , AMP+ ^注 :	放大器输入	REGC :	稳压器电容
AMPOUT ^注 :	放大器输出	RESET :	复位
PGAIN ^注 :	可编程增益	RxD6 :	接收数据
	放大器输入	SCLA0, SCK11 :	串行时钟输入/输出
ANI0 至 ANI8 :	模拟输入	SDAA0 :	串行数据输入/输出
AVREF :	模拟参考	SI11 :	串行数据输入
	电压	SO11 :	串行数据输出
AVSS :	模拟地	SSI11 :	串行接口芯片
EXCLK :	外部时钟输入	TI000, TI010, TI51 :	定时器输入
	(主系统时钟)	TO00, TOH1 :	定时器输出
CMP0+至 CMP2+ :	比较器输入	TOOLC0, TOOLC1 :	用于工具的时钟输入
CMPCOM :	比较器共用输入	TOOLD0, TOOLD1 :	用于工具的数据输入/输出
INTP0 至 INTP5 :	外部中断输入	TOX00, TOX01, TOX10,	
P00 至 P02 :	端口 0	TOX11 :	定时器输出
P20 至 P27 :	端口 2	TxD6 :	发送数据
P30 至 P37 :	端口 3	VDD :	供电
P60, P61 :	端口 6	VSS :	接地
P70 :	端口 7	X1, X2 :	晶体振荡器
P120 至 P122, P125 :	端口 12		(主系统时钟)

注 仅限于 μ PD78F0755, 78F0756 (内置运算放大器的产品)

注意事项 1. 通过电容 (0.47 至 1 μ F: 目标) 将 REGC 引脚连接到 Vss。


2. 复位释放后在模拟输入模式下将 ANI0/P20/AMP-, ANI1/P21/AMPOUT/PGAIN, ANI2/P22/AMP+, ANI3/P23/CMP2+, ANI4/P24/CMP0+, ANI5/P25/CMP1+, ANI6/P26/CMPCOM, ANI7/P27 和 ANI8/P70 置 1。

3. 复位释放后立即在外部复位输入下将 RESET/P125 置 1。

备注 通过设置输入转换控制寄存器 (MUXSEL) 可配置尖括号内的功能。

1.4 功能框图

1.4.1 78K0/IY2




注 仅限于 μ PD78F0750, 78F0751, 78F0752 (内置运算放大器的产品)

- 注意事项**
1. Vss 功能也可复用为 A/D 转换器的接地电位。确保将 Vss 连接至一个稳定的 GND (= 0 V)。
 2. 通过电容 (0.47 至 1 μ F: 目标) 将 REGC 引脚连接到 Vss。
 3. 复位释放后在模拟输入模式下将 ANI0/P20, ANI1/P21/PGAIN, ANI3/P23/CMP2+, ANI4/P24/CMP0+和 ANI5/P25/CMP1+置 1。
 4. 复位释放后立即在外部复位输入下将 RESET/P125 置 1。

备注 通过设置输入转换控制寄存器 (MUXSEL) 可配置尖括号内的功能。

1.4.2 78K0/IA2




注 仅限于 μPD78F0753, 78F0754 (内置运算放大器的产品)

- 注意事项
1. V_{SS} 功能也可复用为 A/D 转换器的接地电位。确保将 V_{SS} 连接至一个稳定的 GND (= 0 V)。
 2. 通过电容 (0.47 至 1 μF; 目标) 将 REGC 引脚连接到 V_{SS}。
 3. 复位释放后在模拟输入模式下将 ANI0/P20/AMP-, ANI1/P21/AMPOUT/PGAIN, ANI2/P22/AMP+, ANI3/P23/CMP2+, ANI4/P24/CMP0+和 ANI5/P25/CMP1+置 1。
 4. 复位释放后立即在外部复位输入下将 RESET/P125 置 1。

备注 通过设置输入转换控制寄存器 (MUXSEL) 可配置尖括号内的功能。

1.4.3 78K0/IB2



注 仅限于 μ PD78F0755, 78F0756 (内置运算放大器的产品)

- 注意事项**
1. 通过电容 (0.47 至 $1\mu\text{F}$: 目标) 将 REGC 引脚连接到 Vss。
 2. 复位释放后在模拟输入模式下将 ANI0/P20/AMP-, ANI1/P21/AMPOUT/PGAIN, ANI2/P22/AMP+, ANI3/P23/CMP2+, ANI4/P24/CMP0+, ANI5/P25/CMP1+, ANI6/P26/CMPCOM, ANI7/P27 和 ANI8/P70 置 1。
 3. 复位释放后立即在外部复位输入下将 RESET/P125 置 1。

备注 通过设置输入转换控制寄存器 (MUXSEL) 可配置尖括号内的功能。

1.5 功能概要

(1/2)

项目		78K0/IY2	78K0/IA2	78K0/IB2
		16 针	20 针	30 针
内部存储器	Flash 存储器 (支持自编程)	4 KB 至 16 KB	8 KB 和 16 KB	
	高速 RAM	384 字节 至 768 字节	512 字节和 768 字节	
内存空间		64 KB		
时钟	主系统 (晶体/陶瓷振荡, 外部时钟输入)	高速系统 1 至 10 MHz: $V_{DD} = 2.7$ 至 5.5 V		
		内部高速振荡 4 MHz $\pm 2\%$ ($T_A = -20$ 至 $+70^\circ\text{C}$) ^注 , 或 8 MHz $\pm 3\%$ ($T_A = -40$ 至 $+85^\circ\text{C}$): $V_{DD} = 2.7$ 至 5.5 V		
	内部低速振荡	30 kHz $\pm 10\%$: $V_{DD} = 2.7$ 至 5.5 V		
	16 位定时器- X0 和 X1 的时钟	40 MHz (TYP.) (使用 PLL 时)		
通用寄存器		8 位 \times 32 寄存器 (8 位 \times 8 寄存器 \times 4 组)		
指令集		<ul style="list-style-type: none"> • 8 位运算, 16 位运算 • 乘法/除法 (8 位 \times 8 位, 16 位 \div 8 位) • 位操作 (置位, 复位, 检测以及布尔运算) • BCD 校正等 		
I/O 端口		12 (CMOS I/O: 9, CMOS 输入: 3)	16 (CMOS I/O: 13, CMOS 输入: 3)	25 (CMOS I/O: 22, CMOS 输入: 3)
定时器	16 位 (TMx)	2 通道 (PWM 输出: 4)		
	16 位 (TM0)	1 通道 (捕获输入: 1)	1 通道 (PPG 输出: 1, 捕获输入: 2)	
	8 位 (TM51)	1 通道		
	8 位 (TMH1)	1 通道 (PWM 输出: 1)		
	看门狗 (WDT)	1 通道		

注 使用 4 MHz 时钟时, 通过使用 PLL 可以按 20 MHz 工作。

(2/2)

项目		78K0/IY2	78K0/IA2	78K0/IB2
		16 针	20 针	30 针
串行接口	UART6/DALI	-	1 通道	
	IICA	-	1 通道	
	CSI11	-		1 通道
10 位 A/D 转换器		5 通道	6 通道	9 通道
运算放大器（限于内置运算放大器的产品）		1 通道（仅限 PGA 模式）	1 通道（单个放大器模式和 PGA 模式）	
比较器		3 通道		
乘法器		8 位 × 8 位 = 16 位，16 位 × 16 位 = 32 位		
向量中断源	外部	7	7	9
	内部	8	12	13
复位		<ul style="list-style-type: none"> • 通过 $\overline{\text{RESET}}$ 引脚进行复位 • 通过看门狗定时器进行内部复位 • 通过上电清零进行内部复位 • 通过低电压寄存器进行内部复位 		
片上调试功能		已提供		
电源供应电压		$V_{DD} = 2.7$ 至 5.5 V		
运行环境温度		$T_A = -40$ 至 $+105^\circ\text{C}$		
封装		16 针塑封 SSOP (5.72 mm (225))	20 针塑封 SSOP (7.62 mm (300))	30 针塑封 SSOP (7.62 mm (300))

第二章 引脚功能

2.1 引脚功能列表

有两种引脚 I/O 缓冲器供电电源：AVREF 和 VDD。

供电和引脚关系如下：

表 2-1. 引脚 I/O 缓冲器供电电源

供电	对应引脚
AVREF	P20 至 P27, P70 ^注
VDD	除 P20 至 P27, P70 ^注 外的其它引脚

注 78K0/IY2: P20, P21, P23 至 P25

78K0/IA2: P20 至 P25

78K0/IB2: P20 至 P27, P70

2.1.1 78K0/IY2

(1) 端口功能: 78K0/IY2

功能名称	I/O	功能	复位后	复用功能
P20	I/O	端口 2。 5 位 I/O 端口。 输入/输出可以按位指定。	模拟输入	ANI0
P21				ANI1/PGAIN [‡]
P23				ANI3/CMP2+
P24				ANI4/CMP0+
P25				ANI5/CMP1+
P31	I/O	端口 3。 4 位 I/O 端口。 输入/输出可以按位指定。 可通过软件设置使用片内上拉电阻。	输入端口	TOX00/INTP2/TOOLC1
P32				TOX01/INTP3/TOOLD1
P33				TOX10
P34				TOX11/INTP4/<TOH1>/<TI51>
P121	输入	端口 12。 3 位只输入端口。 仅对于 P125, 可通过软件设置使用片内上拉电阻。	输入端口	X1/TOOLC0/<TI000>/<INTP0>
P122				X2/EXCLK/TOOLD0
P125				RESET/<TI000>/<INTP0>

(2) 非端口功能: 78K0/IY2 (1/2)

功能名称	I/O	功能	复位后	复用功能
ANI0	输入	A/D 转换器模拟输入	模拟输入	P20
ANI1				P21/PGAIN [‡]
ANI3				P23/CMP2+
ANI4				P24/CMP0+
ANI5				P25/CMP1+
CMP0+	输入	比较器输入	模拟输入	P24/ANI4
CMP1+				P25/ANI5
CMP2+				P23/ANI3
PGAIN [‡]	输入	PGA (可编程增益放大器) 输入	模拟输入	P21/ANI1

注 仅限于 μ PD78F0750, 78F0751, 78F0752 (内置运算放大器的产品)

备注 通过设置输入转换控制寄存器 (MUXSEL) 可配置尖括号内的功能。

(2) 非端口功能: 78K0/IY2 (2/2)

功能名称	I/O	功能	复位后	复用功能
INTP0	输入	可输入指定有效边沿（上升沿、下降沿或双边沿）的外部中断请求。	输入端口	P121/X1/TOOLC0/ <TI000>
INTP2				P125/ $\overline{\text{RESET}}$ / $\overline{\text{TI000}}$
INTP3				P31/TOX00/TOOLC1
INTP4				P32/TOX01/TOOLD1
REGC	-	为内部操作连接稳压器输出（2.0 V/2.4 V）。 通过电容（0.47 至 1 μF ：目标）连接至 V_{SS} 。	-	-
$\overline{\text{RESET}}$	输入	系统复位输入	复位输入	P125/ $\overline{\text{TI000}}$ / <INTP0>
TI000	输入	外部计数时钟输入至 16 位定时器/事件计数器 00 捕获触发输入至 16 位定时器/事件计数器 00 的捕获寄存器（CR000, CR010）	输入端口	P121/X1/TOOLC0/ <INTP0>
TI51				P125/ $\overline{\text{RESET}}$ / $\overline{\text{INTP0}}$
TI51	输入	外部计数时钟输入至 8 位定时器/事件计数器 51	输入端口	P34/TOX11/INTP4/ <TOH1>
TOH1	输出	8 位定时器 H1 输出	输入端口	P34/TOX11/INTP4/ <TI51>
TOX00	输出	16 位定时器 X0 输出	输入端口	P31/INTP2/TOOLC1
TOX01				P32/INTP3/TOOLD1
TOX10				P33
TOX11				P34/INTP4/ $\overline{\text{TOH1}}$ / <TI51>
X1	-	连接主系统时钟振荡器	输入端口	P121/TOOLC0/ <TI000>/<INTP0>
X2				P122/EXCLK/TOOLD0
EXCLK	输入	主系统时钟的外部时钟输入	输入端口	P122/X2/TOOLD0
V_{DD}	-	除端口 2 外其它引脚的供电电源正极	-	-
A_{VREF}		A/D 转换器参考电压输入和端口 2 及 A/D 转换器的供电电源正极		
V_{SS}	-	接地电势	-	-
TOOLC0	输入	Flash 存储器编程器/片上调试器的时钟输入	输入端口	P121/X1/ $\overline{\text{TI000}}$ / <INTP0>
TOOLC1				P31/TOX00/INTP2
TOOLD0	I/O	Flash 存储器编程器/片上调试器的数据 I/O		P122/X2/EXCLK
TOOLD1				P32/TOX01/INTP3

备注 通过设置输入转换控制寄存器（MUXSEL）可配置尖括号内的功能。

2.1.2 78K0/IA2

(1) 端口功能: 78K0/IA2

功能名称	I/O	功能	复位后	复用功能
P00	I/O	端口 0。 1 位 I/O 端口。 输入/输出可以按位指定。 可通过软件设置使用片内上拉电阻。	输入端口	TI000/INTP0/<TOH1>/<TI51>
P20	I/O	端口 2。 6 位 I/O 端口。 输入/输出可以按位指定。	模拟输入	ANI0/AMP ₋ ^注
P21				ANI1/AMPOUT ^注 /PGAIN ^注
P22				ANI2/AMP ₊ ^注
P23				ANI3/CMP2+
P24				ANI4/CMP0+
P25				ANI5/CMP1+
P31	I/O	端口 3。 4 位 I/O 端口。 输入/输出可以按位指定。 可通过软件设置使用片内上拉电阻。	输入端口	TOX00/INTP2/TOOLC1
P32				TOX01/INTP3/TOOLD1
P33				TOX10
P34				TOX11/INTP4/<TOH1>/<TI51>
P60	I/O	端口 6。 2 位 I/O 端口。 输入/输出可以按位指定。 可按位设置输入为 SMBus 输入缓存。 输出可设置为 N-通道漏极开路输出 (V _{DD} 耐压)。 可通过软件设置使用片内上拉电阻。	输入端口	SCLA0/TxD6
P61				SDAA0/RxD6
P121	输入	端口 12。 3 位只输入端口。 仅对于 P125, 可通过软件设置使用片内上拉电阻。	输入端口	X1/TOOLC0/<TI000>/<INTP0>
P122				X2/EXCLK/TOOLD0
P125				RESET

注 仅限于 μ PD78F0753, 78F0754 (内置运算放大器的产品)

备注 通过设置输入转换控制寄存器 (MUXSEL) 可配置尖括号内的功能。

(2) 非端口功能: 78K0/IA2 (1/2)

功能名称	I/O	功能	复位后	复用功能
ANI0	输入	A/D 转换器模拟输入	模拟输入	P20/AMP- [‡]
ANI1				P21/AMPOUT [‡] / PGAIN [‡]
ANI2				P22/AMP+ [‡]
ANI3				P23/CMP2+
ANI4				P24/CMP0+
ANI5				P25/CMP1+
AMP- [‡]	输入	运算放大器输入	模拟输入	P20/ANI0
AMP+ [‡]				P22/ANI2
AMPOUT [‡]	输出	运算放大器输出	模拟输入	P21/ANI1/PGAIN [‡]
CMP0+	输入	比较器输入	模拟输入	P24/ANI4
CMP1+				P25/ANI5
CMP2+				P23/ANI3
PGAIN [‡]	输入	PGA (可编程增益放大器) 输入	模拟输入	P21/ANI1/ AMPOUT [‡]
INTP0	输入	可被指定的有效边沿 (上升沿、下降沿或双边沿) 的外部中断请求输入。	输入端口	P00/TI000/<TOH1>/ <TI51>
				P121/X1/TOOLC0/ <TI000>
INTP2				P31/TOX00/TOOLC1
INTP3				P32/TOX01/TOOLD1
INTP4				P34/TOX11/<TOH1>/ <TI51>
REGC	-	为内部操作连接稳压器输出 (2.0 V/2.4 V)。 通过电容 (0.47 至 1 μ F: 目标) 连接至 V _{SS} 。	-	-
RESET	输入	系统复位输入	复位输入	P125
RxD6	输入	串行数据输入至 UART6	输入端口	P61/SDAA0
TxD6	输出	自 UART6 输出串行数据		P60/SCLA0
SCLA0	I/O	I ² C 的时钟输入/输出	输入端口	P60/TxD6
SDAA0		I ² C 的串行数据 I/O		P61/RxD6

注 仅限于 μ PD78F0753, 78F0754 (内置运算放大器的产品)

备注 通过设置输入转换控制寄存器 (MUXSEL) 可配置尖括号内的功能。

(2) 非端口功能: 78K0/IA2 (2/2)

功能名称	I/O	功能	复位后	复用功能
TI000	输入	外部计数时钟输入至 16 位定时器/事件计数器 00 捕获触发输入至 16 位定时器/事件计数器 00 的捕获寄存器 (CR000, CR010)	输入端口	P00/INTP0/<TOH1>/<TI51>
				P121/X1/TOOLC0/<INTP0>
TI51	输入	外部计数时钟输入至 8 位定时器/事件计数器 51	输入端口	P00/TI000/INTP0/<TOH1>
				P34/TOX11/INTP4/<TOH1>
TOH1	输出	8 位定时器 H1 输出	输入端口	P00/TI000/INTP0/<TI51>
				P34/TOX11/INTP4/<TI51>
TOX00	输出	16 位定时器 X0 输出	输入端口	P31/INTP2/TOOLC1
TOX01				P32/INTP3/TOOLD1
TOX10		16 位定时器 X1 输出		P33
TOX11				P34/INTP4/<TOH1>/<TI51>
X1	-	连接主系统时钟振荡器	输入端口	P121/TOOLC0/<TI000>/<INTP0>
X2				P122/EXCLK/TOOLD0
EXCLK	输入	主系统时钟的外部时钟输入	输入端口	P122/X2/TOOLD0
V _{DD}	-	除端口 2 外其它引脚的供电电源正极	-	-
AV _{REF}		A/D 转换器参考电压输入和端口 2 及 A/D 转换器的供电电源正极		
V _{SS}	-	除端口 2 外其它引脚的接地电势	-	-
TOOLC0	输入	Flash 存储器编程器/片上调试器的时钟输入	输入端口	P121/X1/<TI000>/<INTP0>
				P31/TOX00/INTP2
TOOLD0	I/O	Flash 存储器编程器/片上调试器的数据 I/O		P122/X2/EXCLK
TOOLD1				P32/TOX01/INTP3

备注 通过设置输入转换控制寄存器 (MUXSEL) 可配置尖括号内的功能。

2.1.3 78K0/IB2

(1) 端口功能: 78K0/IB2

功能名称	I/O	功能	复位后	复用功能
P00	I/O	端口 0。 3 位 I/O 端口。 输入/输出可以按位指定。 可通过软件设置使用片内上拉电阻。	输入端口	TI000/INTP0
P01				TO00/TI010
P02				SSI11/INTP5
P20	I/O	端口 2。 8 位 I/O 端口。 输入/输出可以按位指定。	模拟输入	ANI0/AMP- ^注
P21				ANI1/AMPOUT ^注 / PGAIN ^注
P22				ANI2/AMP+ ^注
P23				ANI3/CMP2+
P24				ANI4/CMP0+
P25				ANI5/CMP1+
P26				ANI6/CMPCOM
P27				ANI7
P30	I/O	端口 3。 8 位 I/O 端口。 输入/输出可以按位指定。 可通过软件设置使用片内上拉电阻。	输入端口	TOH1/TI51/INTP1
P31				TOX00/INTP2/TOOLC1
P32				TOX01/INTP3/TOOLD1
P33				TOX10
P34				TOX11/INTP4
P35				SCK11
P36				SI11
P37				SO11
P60	I/O	端口 6。 2 位 I/O 端口。 输入/输出可以按位指定。 可按位设置输入为 SMBus 输入缓存。 输出可设置为 N-通道漏极开路输出 (V _{DD} 耐压)。 可通过软件设置使用片内上拉电阻。	输入端口	SCLA0/TxD6
P61				SDAA0/RxD6
P70	I/O	端口 7。 1 位 I/O 端口。 输入/输出可以按位指定。	模拟输入	ANI8
P121	输入	端口 12。 3 位只输入端口。 仅对于 P125, 可通过软件设置使用片内上拉电阻。	输入端口	X1/TOOLC0/<TI000>/ <INTP0>
P122				X2/EXCLK/TOOLD0
P125				RESET

注 仅限于 μ PD78F0755, 78F0756 (内置运算放大器的产品)

备注 通过设置输入转换控制寄存器 (MUXSEL) 可配置尖括号内的功能。

(2) 非端口功能: 78K0/B2 (1/2)

功能名称	I/O	功能	复位后	复用功能
ANI0	输入	A/D 转换器模拟输入	模拟输入	P20/AMP ⁻ ^注
ANI1				P21/AMPOUT ^注 / PGAIN ^注
ANI2				P22/AMP ⁺ ^注
ANI3				P23/CMP2+
ANI4				P24/CMP0+
ANI5				P25/CMP1+
ANI6				P26/CMPCOM
ANI7				P27
ANI8				P70
AMP ⁻ ^注	输入	运算放大器输入	模拟输入	P20/ANI0
AMP ⁺ ^注				P22/ANI2
AMPOUT ^注	输出	运算放大器输出	模拟输入	P21/ANI1/PGAIN ^注
CMP0+	输入	比较器输入	模拟输入	P24/ANI4
CMP1+				P25/ANI5
CMP2+				P23/ANI3
CMPCOM	输入	比较器共用输入	模拟输入	P26/ANI6
PGAIN ^注	输入	PGA (可编程增益放大器) 输入	模拟输入	P21/ANI1/ AMPOUT ^注
INTP0	输入	可被指定的有效边沿 (上升沿、下降沿或双边沿) 的外部中断请求输入。	输入端口	P00/TI000
INTP1				P121/X1/TOOLC0/ <TI000>
INTP2				P30/TOH1/TI51
INTP3				P31/TOX00/TOOLC1
INTP4				P32/TOX01/TOOLD1
INTP5				P34/TOX11 P02/SSI11
REGC	-	为内部运算连接稳压器输出 (2.0 V/2.4 V)。 通过电容 (0.47 至 1 μ F: 目标) 连接至 V _{SS} 。	-	-
RESET	输入	系统复位输入	复位输入	P125
RxD6	输入	串行数据输入至 UART6	输入端口	P61/SDAA0
TxD6	输出	自 UART6 输出串行数据		P60/SCLA0
SCLA0	I/O	I ² C 的时钟输入/输出	输入端口	P60/TxD6
SDAA0		I ² C 的串行数据 I/O		P61/RxD6

注 仅限于 μ PD78F0755, 78F0756 (内置运算放大器的产品)

备注 通过设置输入转换控制寄存器 (MUXSEL) 可配置尖括号内的功能。

(2) 非端口功能: 78K0/IB2 (2/2)

功能名称	I/O	功能	复位后	复用功能
SCK11	I/O	CSI11 的时钟输入/输出	输入端口	P35
SI11	输入	串行数据输入至 CSI11		P36
SO11	输出	串行数据自 CSI11 输出		P37
SSI11	输入	芯片选择输入至 CSI11	输入端口	P02/INTP5
TI000	输入	外部计数时钟输入至 16 位定时器/事件计数器 00 捕获触发输入至 16 位定时器/事件计数器 00 的捕获寄存器 (CR000, CR010)	输入端口	P00/INTP0
TI010		捕获触发输入至 16 位定时器/事件计数器 00 的捕获寄存器 (CR000)		P01/TO00
TI51	输入	外部计数时钟输入至 8 位定时器/事件计数器 51	输入端口	P30/TOH1/INTP1
TO00	输出	16 位定时器/事件计数器 00 输出	输入端口	P01/TI010
TOH1	输出	8 位定时器 H1 输出	输入端口	P30/TI51/INTP1
TOX00	输出	16 位定时器 X0 输出	输入端口	P31/INTP2/TOOLC1
TOX01				P32/INTP3/TOOLD1
TOX10		16 位定时器 X1 输出		P33
TOX11				P34/INTP4
X1	-	连接主系统时钟振荡器	输入端口	P121/TOOLC0/ <TI000>/<INTP0>
X2				P122/EXCLK/TOOLD0
EXCLK	输入	主系统时钟的外部时钟输入	输入端口	P122/X2/TOOLD0
V _{DD}	-	除端口 2, 7 外其它引脚的供电电源正极	-	-
AV _{REF}		A/D 转换器参考电压输入和端口 2, 7 及 A/D 转换器的供电电源正极		
V _{SS}	-	除端口 2, 7 外其它引脚的接地电势	-	-
AV _{SS}		端口 2, 7 和 A/D 转换器的接地电势		
TOOLC0	输入	Flash 存储器编程器/片上调试器的时钟输入	输入端口	P121/X1/<TI000>/ <INTP0>
TOOLC1				P31/TOX00/INTP2
TOOLD0	I/O	Flash 存储器编程器/片上调试器的数据 I/O		P122/X2/EXCLK
TOOLD1				P32/TOX01/INTP3

备注 通过设置输入转换控制寄存器 (MUXSEL) 可配置尖括号内的功能。

2.2 引脚功能的说明

备注 引脚根据产品不同排列不同。参见 **1.3 引脚配置（俯视图）** 和 **2.1 引脚功能列表**。

2.2.1 P00 至 P02（端口 0）

P00 至 P02 用作 I/O 端口。这些引脚还可以用作定时器 I/O，外部中断请求输入和芯片输入选择。

78K0/IY2	78K0/IA2	78K0/IB2
16 引脚	20 引脚	30 引脚
–	P00/TI000/INTP0/<TOH1>/<TI51>	P00/TI000/INTP0
–	–	P01/TO00/TI010
–	–	P02/SS11/INTP5

备注 通过设置输入转换控制寄存器（MUXSEL）可配置尖括号内的功能。

以下工作模式可按位指定。

(1) 端口模式

P00 至 P02 用作 I/O 端口。P00 至 P02 可用端口模式寄存器 0（PM0）设置为 1 位的输入或输出端口。可通过指定上拉电阻选项寄存器 0（PU0）来使用片内上拉电阻。

(2) 控制模式

P00 至 P02 还可以用作定时器 I/O，外部中断请求输入和芯片输入选择。

(a) TI000

该引脚是向 16 位定时器/事件计数器 00 输入外部计数时钟的引脚，还可用来向 16 位定时器/事件计数器 00 的捕获寄存器（CR000, CR010）输入捕获触发信号。

(b) TI010

该引脚是用于向 16 位定时器/事件计数器 00 的捕获寄存器（CR000）输入捕获触发信号的引脚。

(c) TI51

这是向 8 位定时器/事件计数器 51 输入外部计数时钟的引脚。

(d) TO00

该引脚是 16 位定时器/事件计数器 00 的定时器输出引脚。

(e) TOH1

该引脚是 8 位定时器 H1 的定时器输出引脚。

(f) INTP0, INTP5

这些是指定有效沿（上升沿、下降沿或双边沿）的外部中断输入引脚。

(g) SSI11

这是串行接口 CSI11 的芯片选择输入引脚。

2.2.2 P20 至 P27 (端口 2)

P20 至 P27 用作 I/O 端口。这些引脚也可用作 A/D 转换器模拟输入，运算放大器 I/O 以及 PGA 输入的引脚。

78K0/IY2	78K0/IA2	78K0/IB2
16 引脚	20 引脚	30 引脚
P20/ANI0	P20/ANI0/AMP- ^註	P20/ANI0/AMP- ^註
P21/ANI1/PGAIN ^註	P21/ANI1/AMPOUT ^註 /PGAIN ^註	P21/ANI1/AMPOUT ^註 /PGAIN ^註
-	P22/ANI2/AMP+ ^註	P22/ANI2/AMP+ ^註
P23/ANI3/CMP2+	P23/ANI3/CMP2+	P23/ANI3/CMP2+
P24/ANI4/CMP0+	P24/ANI4/CMP0+	P24/ANI4/CMP0+
P25/ANI5/CMP1+	P25/ANI5/CMP1+	P25/ANI5/CMP1+
-	-	P26/ANI6/CMPCOM
-	-	P27/ANI7

注 仅限内置运算放大器的产品

以下工作模式可按 1 位为单元指定。

(1) 端口模式

P20 至 P27 用作 I/O 端口。用端口模式寄存器 2 (PM2) 可将 P20 至 P27 设置为 1 位为单位的输入或输出端口。

(2) 控制模式

P20 至 P27 用作 A/D 转换器模拟输入，运算放大器 I/O 以及 PGA 输入的引脚。

(a) ANI0 至 ANI7

A/D 转换器模拟输入引脚。当将这些引脚用作模拟输入引脚时，参见 **11.6 A/D 转换器的注意事项中的 (5) ANI0/P20 至 ANI7/P27 以及 ANI8/P70。**

(b) AMP+, AMP-

运算放大器输入引脚。

(c) AMPOUT

该引脚是运算放大器的输出引脚。

(d) PGAIN

PGM (可编程增益放大器) 输入引脚。

(e) CMP0+至 CMP2+

比较器输入引脚。

(f) CMPCOM

比较器共用输入引脚。

注意事项 复位释放后 ANI0/P20 至 ANI7/P27 设置为模拟输入模式。

2.2.3 P30 至P37（端口 3）

P30 至 P37 用作 I/O 端口。这些引脚也可用作外部中断请求输入，定时器 I/O，flash 存储器编程器/片上调试器的时钟输入和数据 I/O 以及串行接口的时钟输入和数据 I/O 的引脚。

78K0/IY2	78K0/IA2	78K0/IB2
16 引脚	20 引脚	30 引脚
-	-	P30/TOH1/TI51/INTP1
P31/TOX00/INTP2/TOOLC1	P31/TOX00/INTP2/TOOLC1	P31/TOX00/INTP2/TOOLC1
P32/TOX01/INTP3/TOOLD1	P32/TOX01/INTP3/TOOLD1	P32/TOX01/INTP3/TOOLD1
P33/TOX10	P33/TOX10	P33/TOX10
P34/TOX11/INTP4/<TOH1>/<TI51>	P34/TOX11/INTP4/<TOH1>/<TI51>	P34/TOX11/INTP4
-	-	P35/SCK11
-	-	P36/SI11
-	-	P37/SO11

备注 通过设置输入转换控制寄存器（MUXSEL）可配置尖括号内的功能。

以下工作模式可按位指定。

(1) 端口模式

P30 至 P37 用作 I/O 端口。可用端口模式寄存器 3（PM3）设按位置 P30 至 P37 为单元的输入或输出模式。可通过上拉电阻选项寄存器 3（PU3）指定使用片内上拉电阻。

(2) 控制模式

P30 至 P37 用作外部中断请求输入，定时器 I/O，flash 存储器编程器/片上调试器的时钟输入和数据 I/O 以及串行接口的时钟输入和数据 I/O 的引脚。

(a) INTP1 至 INTP4

指定有效沿（上升沿、下降沿或双边沿）的外部中断输入引脚。

(b) TI51

向 8 位定时器/事件计数器 51 输入外部计数时钟的引脚。

(c) TOH1

该引脚是 8 位定时器 H1 的定时器输出引脚。

(d) TOX00, TOX01

该引脚是 16 位定时器 X0 的定时器输出引脚。

(e) TOX10, TOX11

该引脚是 16 位定时器 X1 的定时器输出引脚。

(f) TOOLC1

Flash 存储器编程器/片上调试器的时钟输入引脚。

(g) TOOLD1

flash 存储器编程器/片上调试器的数据 I/O 引脚。

(h) SCK11

串行接口 CSI11 的串行时钟 I/O 引脚。

(i) SI11

串行接口 CSI11 的串行数据输入引脚。

(j) SO11

串行接口 CSI11 的串行数据输出引脚。

备注 关于如何用 TOOLC1/P31, TOOLD1/P32 连接 flash 存储器编程器, 参见第二十五章 **FLASH 存储器**。
关于如何连接 **TOOLC1/P31, TOOLD1/P32** 和片上调试仿真器, 参见第二十六章 **片上调试功能**。

2.2.4 P60 和 P61 (端口 6)

P60 和 P61 用作 I/O 端口。这些引脚也可用作串行接口数据 I/O 和时钟 I/O 的引脚。

P60 和 P61 引脚的输入可通过标准输入缓存器或 SMBus 输入缓存器按位指定, 指定时使用端口输入模式寄存器 6 (PIM6)。

P60 和 P61 引脚的输出可按位指定为标准 CMOS 输出或 N 沟道漏极开路输出 (V_{DD} 耐压), 指定时使用端口输出模式寄存器 6 (POM6)。

78K0/IY2	78K0/IA2	78K0/IB2
16 引脚	20 引脚	30 引脚
–	P60/SCLA0/TxD6	P60/SCLA0/TxD6
–	P61/SDAA0/RxD6	P61/SDAA0/RxD6

以下工作模式可按位指定。

(1) 端口模式

P60 和 P61 用作 I/O 端口。P60 和 P61 可用端口模式寄存器 6 (PM6) 设置为以 1 位为单元的输入或输出端口。可通过上拉电阻选项寄存器 6 (PU6) 指定使用片内上拉电阻。

(2) 控制模式

P60 和 P61 也可用作串行接口数据 I/O 和时钟 I/O。

(a) SDAA0

串行接口 IICA 的串行数据 I/O 引脚。

(b) SCLA0

串行接口 IICA 的串行时钟 I/O 引脚。

(c) RxD6

串行接口 UART6 的串行数据输入引脚。

(d) TxD6

串行接口 UART6 的串行数据输出引脚。

注意事项 将 P60 和 P61 用作 N 沟道漏极开路输出时，通过一个电阻将 P60 和 P61 连接至 V_{DD} 或 V_{SS}。

2.2.5 P70 (端口 7)

P70 用作 I/O 端口。该引脚也可用作 A/D 转换器模拟输入的引脚。

78K0/IY2	78K0/IA2	78K0/IB2
16 引脚	20 引脚	30 引脚
-	-	P70/ANI8

以下工作模式可按位指定。

(1) 端口模式

P70 用作 I/O 端口。P70 可用端口模式寄存器 7 (PM7) 设置为以 1 位为单元的输入或输出端口。

(2) 控制模式

P70 用作 A/D 转换器模拟输入。

(a) ANI8

这是 A/D 转换器模拟输入引脚。将该引脚用作模拟输入引脚时，参见 11.6 A/D 转换器的注意事项中的 (5) ANI0/P20 至 ANI7/P27 及 ANI8/P70。

注意事项 1. 复位释放之后，在模拟输入模式下设置 ANI8/P70。

<R> 2. 使用 ANI8 时，使 AV_{REF} 引脚与 V_{DD} 引脚在同一电势上。

2.2.6 P121, P122 和 25 (端口 12)

P121, P122 和 P125 用作输入端口。这些引脚也可用作外部中断请求输入，为主系统时钟连接振荡器，主系统时钟的外部时钟输入，外部复位输入，定时器输入以及 flash 存储器编程器/片上调试器的时钟输入和数据 I/O。

将 P125/RESET 用作输入端口时设置复位引脚模式寄存器 (RSTMASK) 的位 5 (RSTM) 为 1，而将 P125/RESET 用作外部复位输入时将 RSTM 清 0。

78K0/IY2	78K0/IA2	78K0/IB2
16 引脚	20 引脚	30 引脚
P121/X1/TOOLC0/<TI000>/<INTP0>	P121/X1/TOOLC0/<TI000>/<INTP0>	P121/X1/TOOLC0/<TI000>/<INTP0>
P122/X2/EXCLK/TOOLD0	P122/X2/EXCLK/TOOLD0	P122/X2/EXCLK/TOOLD0
P125/RESET/<TI000>/<INTP0>	P125/RESET	P125/RESET

备注 通过设置输入转换控制寄存器 (MUXSEL) 可配置尖括号内的功能。

以下工作模式可按位指定。

(1) 端口模式

P121, P122 和 P125 用作输入端口。而只有 P125, 片内上拉电阻的使用可通过上拉电阻选项寄存器 12 (PU0) 指定。

(2) 控制模式

P121, P122 和 P125 也可用作外部中断请求输入, 为主系统时钟连接振荡器, 主系统时钟的外部时钟输入, 外部复位输入, 定时器输入以及 flash 存储器编程器/片上调试器的时钟输入和数据 I/O。

(a) INTP0

该引脚是指定有效沿 (上升沿、下降沿或双边沿) 的外部中断输入 (INTP0) 引脚。

(b) X1, X2

主系统时钟连接振荡器的引脚。

(c) EXCLK

主系统时钟的外部时钟输入引脚。

(d) $\overline{\text{RESET}}$

低有效系统复位输入引脚。

(e) TI000

该引脚是向 16 位定时器/事件计数器 00 输入外部计数时钟的引脚, 还可用来向 16 位定时器/事件计数器 00 的捕获寄存器 (CR000, CR010) 输入捕获触发信号。

(f) TOOLC0

flash 存储器编程器/片上调试器的时钟输入引脚。

(g) TOOLD0

flash 存储器编程器/片上调试器的数据 I/O 引脚。

<R>

注意事项 因为复位或释放后, $\overline{\text{RESET/P125}}$ 会立即设置为外部复位输入。如果低电平那输入时产生复位信号, 则该复位状态将持续直到输入变为高电平。

备注 关于如何用 TOOLC0/X1, TOOLD0/X2 连接 flash 存储器编程器, 参见**第二十五章 FLASH 存储器**。关于如何连接 TOOLC0/X1, TOOLD0/X2 和片上调试仿真器, 参见**第二十六章 片上调试功能**。

2.2.7 AVREF, AVSS, VDD, VSS

78K0/IY2	78K0/IA2	78K0/IB2
16 引脚	20 引脚	30 引脚
AVREF	AVREF	AVREF
-	-	AVSS
VDD	VDD	VDD
VSS	VSS	VSS

(a) AVREF

A/D 转换器参考电压输入引脚，A/D 转换器和端口 2 和 7 的正极供电电源。

不使用 A/D 转换器时，将此引脚直接连接至 VDD^注。

注 将端口 2 和 7 用作数字端口时，需使引脚 AVREF 的电压与 VDD 引脚的电压相同。

(b) AVSS

A/D 转换器与端口 2 和 7 的接地引脚，即使不使用 A/D 转换器时，也必须使该引脚的电压与 VSS 引脚相同。

(c) VDD

供电正极引脚。

(d) VSS

接地电位引脚^注。

注 在 78K0/IY2 and 78K0/IA2 中，VSS 功能复用为 A/D 转换器的接地电位。确保将 VSS 连接至一个稳定的 GND (= 0 V)。


2.2.8 REGC

78K0/IY2	78K0/IA2	78K0/IB2
16 引脚	20 引脚	30 引脚
REGC	REGC	REGC

(a) REGC

这是为内部操作连接稳压器输出 (2.4 V) 电容的引脚。将该引脚通过电容 (0.47 至 1 μF : 目标) 连接至 VSS。但是，当使用已进入的 STOP 模式时，由于内部高速振荡时钟的操作，建议用 0.47 μF 电容。

由于用来稳定内部电压，建议使用具有良好特性的电容，



注意事项 使上图中虚线部分的接线长度尽可能最短。

2.3 引脚 I/O 电路和未使用引脚的建议连接

表 2-2 至 2-4 所示为引脚 I/O 电路的类型和未使用引脚的建议连接。
关于各类型的 I/O 电路的配置，请参见 图 2-1。

表 2-2. 引脚 I/O 电路类型 (78K0/IY2)

引脚名称	I/O 电路类型	I/O	未使用引脚的建议连接
ANI0/P20	11-G	I/O	<数字输入设置> 通过电阻单独连接至 AVREF 或 VSS <数字输出设置> 保持开路
ANI1/P21/PGAIN ^{‡1}	11-O		
ANI3/P23/CMP2+	11-Q		
ANI4/P24/CMP0+			
ANI5/P25/CMP1+			
P31/TOX00/INTP2/TOOLC1	5-AQ	输入： 通过电阻单独连接至 VDD 或 VSS 输出： 保持开路	
P32/TOX01/INTP3/TOOLD1			
P33/TOX10			
P34/TOX11/INTP4/<TOH1>/<TI51>			
P121/X1/TOOLC0 ^{‡2} / <TI000>/<INTP0>	37-A	输入	通过电阻单独连接至 VDD 或 VSS
P122/X2/EXCLK/TOOLD0 ^{‡2}			
RESET/P125/<TI000>/<INTP0>	42		直接连接至 VDD 或 通过电阻连接
AVREF	-	-	直接连接至 VDD

- 注
1. 仅限于 μ PD78F0750, 78F0751, 78F0752 (内置运算放大器的产品)
 2. 当不使用这些引脚时，在输入端口模式中使用以上的建议连接 (参见 图 5-2 时钟工作模式选择寄存器 (OSCCTL) 的格式)。

- 注意事项
1. 复位释放后在模拟输入模式下将 ANI0/P20, ANI1/P21/PGAIN, ANI3/P23/CMP2+, ANI4/P24/CMP0+ 和 ANI5/P25/CMP1+ 置 1。
 2. 复位释放后在外部复位输入时将 RESET/P125/<TI000>/<INTP0>的引脚功能置 1。

备注 通过设置输入转换控制寄存器 (MUXSEL) 可配置尖括号内的功能。

表 2-3. 引脚 I/O 电路类型 (78K0/A2)

引脚名称	I/O 电路类型	I/O	未使用引脚的建议连接
P00/TI000/INTP0/<TOH1>/<TI51>	5-AQ	I/O	输入： 通过电阻单独连接至 V _{DD} 或 V _{SS} 输出： 保持开路
ANI0/P20/AMP- ^{‡1}	11-P		<数字输入设置> 通过电阻单独连接至 AV _{REF} 或 V _{SS} <数字输出设置> 保持开路
ANI1/P21/AMPOUT ^{‡1} /PGAIN ^{‡1}	11-O		
ANI2/P22/AMP+ ^{‡1}	11-N		
ANI3/P23/CMP2+	11-Q		
ANI4/P24/CMP0+			
ANI5/P25/CMP1+			
P31/TOX00/INTP2/TOOLC1	5-AQ		输入： 通过电阻单独连接至 V _{DD} 或 V _{SS} 输出： 保持开路
P32/TOX01/INTP3/TOOLD1			
P33/TOX10			
P34/TOX11/INTP4/<TOH1>/<TI51>			
P60/SCLA0/TxD6	5-AS	输入： 通过电阻单独连接至 V _{DD} 或 V _{SS} <N 沟道开漏设置> 输出： 将端口的输出锁存器清为 0 之后在低电平输出时保持该引脚开路。	
P61/SDAA0/RxD6			
P121/X1/TOOLC0 ^{‡2} /<TI000>/<INTP0>	37-A	输入	通过电阻单独连接至 V _{DD} 或 V _{SS}
P122/X2/EXCLK/TOOLD0 ^{‡2}			
RESET/P125	42		直接连接至 V _{DD} 或 通过电阻连接
AV _{REF}	-	-	直接连接至 V _{DD}

- 注
1. 仅限于 μ PD78F0753, 78F0754 (内置运算放大器的产品)
 2. 当不使用这些引脚时, 在输入端口模式中使用以上的建议连接 (参见 图 5-2 时钟工作模式选择寄存器 (OSCCTL) 的格式)。

- 注意事项
1. 复位释放后在模拟输入模式下将 ANI0/P20/AMP-, ANI1/P21/AMPOUT/PGAIN, ANI2/P22/AMP+, ANI3/P23/CMP2+, ANI4/P24/CMP0+ 和 ANI5/P25/CMP1+ 置 1。
 2. 复位释放后在外部复位输入下将 RESET/P125 的引脚功能置 1。

备注 通过设置输入转换控制寄存器 (MUXSEL) 可配置尖括号内的功能。

表 2-4. 引脚 I/O 电路类型 (78K0/IB2)

引脚名称	I/O 电路类型	I/O	未使用引脚的建议连接
P00/TI000/INTP0	5-AQ	I/O	输入: 通过电阻单独连接至 V _{DD} 或 V _{SS}
P01/TO00/TI010			输出: 保持开路
P02/ $\overline{\text{SSI11}}$ /INTP5			
ANI0/P20/AMP- ^{‡1}	11-P		<数字输入设置>
ANI1/P21/AMPOUT ^{‡1} / PGAIN ^{‡1}	11-O		通过电阻单独连接至 AV _{REF} 或 AV _{SS}
ANI2/P22/AMP+ ^{‡1}	11-N		<数字输出设置>
ANI3/P23/CMP2+	11-Q		保持开路
ANI4/P24/CMP0+			
ANI5/P25/CMP1+			
ANI6/P26/CMPCOM	11-R		
ANI7/P27	11-G		
P30/TOH1/TI51/INTP1	5-AQ		输入: 通过电阻单独连接至 V _{DD} 或 V _{SS}
P31/INTP2/TOX00/TOOLC1			输出: 保持开路
P32/INTP3/TOX01/TOOLD1			
P33/TOX10			
P34/TOX11/INTP4			
P35/ $\overline{\text{SCK11}}$			
P36/SI11			
P37/SO11	5-AG		
P60/SCLA0/TxD6	5-AS		输入: 通过电阻单独连接至 V _{DD} 或 V _{SS}
P61/SDAA0/RxD6			<N 沟道开漏设置>
			输出: 将端口的输出锁存器清为 0 之后在低电平输出时保持该引脚开路。
ANI8/P70	11-G		<数字输入设置>
			通过电阻单独连接至 AV _{REF} 或 AV _{SS}
			<数字输出设置>
			保持开路
P121/X1/TOOLC0 ^{‡2} / <TI000>/-<INTP0>	37-A	输入	通过电阻单独连接至 V _{DD} 或 V _{SS}
P122/X2/EXCLK/TOOLD0 ^{‡2}			
$\overline{\text{RESET}}$ /P125	42		直接连接至 V _{DD} 或 通过电阻连接
AV _{REF}	-	-	直接连接至 V _{DD}
AV _{SS}	-	-	直接连接 V _{SS}

- 注 1. 仅限于 μ PD78F0755, 78F0756 (内置运算放大器的产品)
2. 当不使用这些引脚时, 在输入端口模式中使用以上的建议连接 (参见 图 5-2 时钟工作模式选择寄存器 (OSCCTL) 的格式)。

- 注意事项 1. 复位释放后在模拟输入模式下将 ANI0/P20/AMP-, ANI1/P21/AMPOUT/PGAIN, ANI2/P22/AMP+, ANI3/P23/CMP2+, ANI4/P24/CMP0+, ANI5/P25/CMP1+, ANI6/P26/CMPCOM, ANI7/P27 和 ANI8/P70 置 1。
2. 复位释放后在外部复位输入下将 $\overline{\text{RESET}}$ /P125 的引脚功能置 1。

备注 通过设置输入转换控制寄存器 (MUXSEL) 可配置尖括号内的功能。

图 2-1. 引脚 I/O 电路列表 (1/3)




图 2-1. 引脚 I/O 电路列表 (2/3)





图 2-1. 引脚 I/O 电路列表 (3/3)



第三章 CPU 架构

3.1 存储空间


78K0/1x2 微控制器中的产品可访问 64 KB 的存储空间。图 3-1 至 3-3 所示为存储空间的映射。

注意事项 复位信号的产生使 ROM 区的设置不确定。因此，复位释放后按照以下所示设置各产品对应的值。

表 3-1. 内部存储容量转换寄存器 (IMS) 的设定值

产品			IMS	ROM 容量	内部高速 RAM 容量
78K0/1Y2	78K0/1A2	78K0/1B2			
μ PD78F0740, 78F0750	-	-	61H	4 KB	384 字节
μ PD78F0741, 78F0751	μ PD78F0743, 78F0753	μ PD78F0745, 78F0755	42H	8 KB	512 字节
μ PD78F0742, 78F0752	μ PD78F0744, 78F0754	μ PD78F0746, 78F0756	04H	16 KB	768 字节

图 3-1. 内存映射 (μPD78F0740, 78F0750)




注 根据安全设置可禁止写入引导区簇 0 (参见 25.6 安全设置)。

备注 Flash 存储器划分成块 (1 块= 1 KB)。有关地址值和块编号, 参见表 3-2 flash 存储器中地址值和块编号的对应关系。

0FFFH	块 03H	1 KB
0C00H 0BFFH	块 02H	
0800H 07FFH	块 01H	
0400H 03FFH	块 00H	
0000H		

图 3-2. 内存映射 (μPD78F0741, 78F0743, 78F0745, 78F0751, 78F0753, 78F0755)



- 注 1. 不使用引导区交换时: 将选项字节设置至 0080H 至 0084H, 并将片上调试安全 ID 设置至 0085H 至 008EH。
使用引导区交换时: 将选项字节设置至 0080H 至 0084H 以及 1080H 至 1084H, 并将片上调试安全 ID 设置至 0085H 至 008EH 以及 1085H 至 108EH。
2. 根据安全设置可禁止写入引导区簇 0 (参见 25.6 安全设置)。

备注 Flash 存储器划分成块 (1 块= 1 KB)。有关地址值和块编号, 参见表 3-2 flash 存储器中地址值和块编号的对应关系。






图 3-3. 内存映射 (μPD78F0742, 78F0744, 78F0746, 78F0752, 78F0754, 78F0756)



- 注 1. 不使用引导区交换时： 将选项字节设置至 0080H 至 0084H，并将片上调试安全 ID 设置至 0085H 至 008EH。
 使用引导区交换时： 将选项字节设置至 0080H 至 0084H 以及 1080H 至 1084H，并将片上调试安全 ID 设置至 0085H 至 008EH 以及 1085H 至 108EH。
2. 根据安全设置可禁止写入引导区簇 0 (参见 25.6 安全设置)。

备注 Flash 存储器划分成块 (1 块= 1 KB)。有关地址值和块编号，参见表 3-2 flash 存储器中地址值和块编号的对应关系。



Flash 存储器中地址值和块编号的对应关系如下所示。

表 3-2. Flash 存储器中地址值和块编号的对应关系

地址值	块编号
0000H至 03FFH	00H
0400H至 07FFH	01H
0800H至 0BFFH	02H
0C00H至 0FFFH	03H
1000H至 13FFH	04H
1400H至 17FFH	05H
1800H至 1BFFH	06H
1C00H至 1FFFH	07H
2000H至 23FFH	08H
2400H至 27FFH	09H
2800H至 2BFFH	0AH
2C00H至 2FFFH	0BH
3000H至 33FFH	0CH
3400H至 37FFH	0DH
3800H至 3BFFH	0EH
3C00H至 3FFFH	0FH

备注 μ PD78F0740, 78F0750: 块编号 00H 至 03H
 μ PD78F0741, 78F0743, 78F0745, 78F0751, 78F0753, 78F0755: 块编号 00H 至 07H
 μ PD78F0742, 78F0744, 78F0746, 78F0752, 78F0754, 78F0756: 块编号 00H 至 0FH

3.1.1 内部程序存储器空间

内部程序存储器空间存储程序和表数据。通常情况下由程序计数器（PC）寻址。

78K0/Ix2 微控制器包含内部 ROM（flash 存储器），如下所示。

表 3-3. 内部存储器容量

产品			内部 ROM	
78K0/IY2	78K0/IA2	78K0/IB2	结构	容量
μ PD78F0740, 78F0750	-	-	Flash 存储器	4096 × 8 位 (0000H 至 0FFFH)
μ PD78F0741, 78F0751	μ PD78F0743, 78F0753	μ PD78F0745, 78F0755		8192 × 8 位 (0000H 至 1FFFH)
μ PD78F0742, 78F0752	μ PD78F0744, 78F0754	μ PD78F0746, 78F0756		16384 × 8 位 (0000H 至 3FFFH)

内部程序存储器空间划分为以下区域。

(1) 向量表区域

64 字节区域 0000H 至 003FH 保留为向量表区域。复位或各中断请求产生的分支程序起始地址存储在向量表区域。16 位地址中，低 8 位存储在偶地址而高 8 位存储在奇地址。

表 3-4. 向量表

向量表地址	中断源	78K0/IY2	78K0/IA2	78K0/IB2
		16 引脚	20 引脚	30 引脚
0000H	RESET 输入, POC, LVI, WDT	√	√	√
0004H	INTLVI	√	√	√
0006H	INTP0	√	√	√
0008H	INTP1	-	-	√
000AH	INTP2	√	√	√
000CH	INTP3	√	√	√
000EH	INTP4	√	√	√
0010H	INTP5	-	-	√
0012H	INTSRE6	-	√	√
0014H	INTSR6	-	√	√
0016H	INTST6	-	√	√
0018H	INTCSI11	-	-	√
001AH	INTTMH1	√	√	√
001CH	INTTMX0	√	√	√
001EH	INTTMX1	√	√	√
0020H	INTTM000	√	√	√
0022H	INTTM010	√	√	√
0024H	INTAD	√	√	√
002AH	INTTM51	√	√	√
002CH	INTCMP0	√	√	√
002EH	INTCMP1	√	√	√
0030H	INTCMP2	√	√	√
0034H	INTIICA0	-	√	√
003EH	BRK	√	√	√

备注 √: 已安装, -: 未安装

(2) CALLT 指令表区域

64 字节区域 0040H 至 007FH 可存储 1 字节调用指令（CALLT）的子程序入口地址。

(3) 选项字节区域

0080H 至 0084H 以及 1080H 至 1084H 中 5 字节区域可用作选项字节区域。不使用引导区交换时，将选项字节设置在 0080H 至 0084H；使用引导区交换时设置在 0080H 至 0084H 以及 1080H 至 1084H。关于细节，参见 **第二十四章 选项字节**。

(4) 片上调试安全 ID 设置区域

0085H 至 008EH 和 1085H 至 108EH 的 10 字节区域可用作片上调试安全 ID 设置区域。不使用引导区交换功能时在 0085H 至 008EH 设置 10 字节的片上调试安全 ID；而使用引导区交换功能时在 0085H 至 008EH 以及 1085H 至 108EH 设置 10 字节的片上调试安全 ID。关于详情，请参见 **第二十六章 片上调试功能**。

(5) CALLF 指令入口区域

该区域 0800H 至 0FFFH 可使用 2 字节调用指令（CALLF）直接执行子程序调用。

3.1.2 内部数据存储空间

78K0/Ix2 微控制器包括以下 RAM。

(1) 内部高速 RAM

表 3-5. 内部高速 RAM 容量

产品			内部高速 RAM
78K0/IY2	78K0/IA2	78K0/IB2	
μ PD78F0740, 78F0750	–	–	384 × 8 位 (FD80H 至 FEFFH)
μ PD78F0741, 78F0751	μ PD78F0743, 78F0753	μ PD78F0745, 78F0755	512 × 8 位 (FD00H 至 FEFFH)
μ PD78F0742, 78F0752	μ PD78F0744, 78F0754	μ PD78F0746, 78F0756	768 × 8 位 (FC00H 至 FEFFH)

32 字节区域 FEE0H 至 FEFFH 指定为 4 个通用寄存器组，每组包括 8 个 8 位寄存器。

该区域可用作写入并执行指令的程序空间。

内部高速 RAM 也可用作堆栈存储器。

3.1.3 特殊功能寄存器（SFR）区域

片上外设硬件特殊功能寄存器（SFR）分配在区域 FF00H 至 FFFFH（参见 **3.2.3 特殊功能寄存器（SFR）** 中的 **表 3-6 特殊功能寄存器列表**）。

注意事项 不要访问未分配 SFR 的地址。

3.1.4 数据存储区寻址

寻址是指指定下一个将要执行指令或与指令执行相关的寄存器或存储器的地址的方法。

基于可操作性和其它原因，在 78K0/1x2 微控制器寻址与指令执行相关的存储器时提供多种寻址模式。尤其对于包含数据存储器的区域，可使用专为特殊功能寄存器（SFR）和通用寄存器设计的专用寻址方法。图 3-4 至 3-6 给出了数据存储器和寻址之间的对应关系。有关各寻址模式的详情，请参见 3.4 操作数地址寻址。

图 3-4. 数据存储区与寻址之间的对应关系
(μ PD78F0740, 78F0750)




图 3-5. 数据存储与寻址之间的对应关系
 (μPD78F0741, 78F0743, 78F0745, 78F0751, 78F0753, 78F0755)





图 3-6. 数据存储与寻址之间的对应关系
 (μPD78F0742, 78F0744, 78F0746, 78F0752, 78F0754, 78F0756)



3.2 处理器寄存器

78K0/1x2 微控制器包括以下存储器寄存器。

3.2.1 控制寄存器


控制寄存器控制程序顺序、状态和堆栈存储器。控制寄存器由程序计数器（PC）、程序状态字（PSW）和堆栈指针（SP）组成。

(1) 程序计数器（PC）

程序计数器是 16 位寄存器，用以存储将要执行的下一个程序的地址信息。

正常工作下，程序计数器根据取回指令的字节数自动增加。执行转移指令时，设置立即数和寄存器的内容。复位信号的产生会将地址 0000H 和 0001H 处的复位向量表的值设置至程序计数器。

图 3-7. 程序计数器的格式




(2) 程序状态字（PSW）

程序状态字是一个 8 位寄存器，由不同的标志组成，执行指令对这些标志进行置位/复位。

向量中断请求响应时或执行 PUSH PSW 指令时，程序状态字内容可自动入栈；执行 RETB, RETI 和 POP PSW 指令时，程序状态字复位。

复位信号会将 PSW 设为 02H。

图 3-8. 程序状态字的格式



(a) 中断使能标志（IE）

该标志控制 CPU 的中断请求识别操作。

为 0 时，IE 标志设为中断禁止（DI）状态，并禁止所有的可屏蔽中断请求。

为 1 时，IE 标志设为中断使能（EI）状态，中断请求应答由服务中优先级标志（ISP）、多个中断源的中断屏蔽标志和优先级指示标志控制。

执行 DI 指令或中断被响应时 IE 标志复位（为 0）；执行 EI 指令时 IE 被置位（为 1）。

(b) 零标志（Z）

操作结果为零时，该标志被置位（为 1）。所有其它情况下该标志复位（0）。

(c) 寄存器组选择标志（RBS0 和 RBS1）

此标志为 2 位标志用以选择 4 组寄存器中的一组。

表示寄存器组由 SEL RBn 指令执行选中的 2-位信息存储于这些标志中。

(d) 辅助进位标志（AC）

如果操作结果在位 3 进位或在位 3 借位，此标志被置位（1）。所有其它情况下该标志复位（0）。

(e) 服务中优先级标志（ISP）

该标志管理可响应的可屏蔽向量中断的优先级。当该标志为 0 时，由优先级指定标志寄存器（PR0L、PR0H、PR1L、PR1H）（参见 18.3（3） 优先级指定标志寄存器（PR0L、PR0H、PR1L、PR1H））指定的低电平向量中断请求不能得到应答。实际的请求响应由中断使能标志（IE）控制。


(f) 进位标志（CY）

该标志在执行加/减指令时存储上溢或下溢。执行循环指令时，该标志存储移出值；执行位操作指令期间用作位累加器。

(3) 堆栈指针（SP）

该寄存器是 16 位寄存器，用来存放存储器堆栈区域的起始地址。只有内部高速 RAM 区才可设置为堆栈区域。

图 3-9. 堆栈指针的格式




写入（存储）堆栈存储器之前 SP 减 1；读取（恢复）堆栈存储器之后 SP 加 1。
各堆栈操作保存/恢复数据如图 3-10 和 3-11 所示。


注意事项 因为复位信号的产生使得 SP 的内容不确定，所以使用堆栈之前务必要初始化 SP。

图 3-10. 存储到堆栈存储器的数据

(a) PUSH rp 指令 (SP = FEE0H 时)



(b) CALL, CALLF, CALLT 指令 (SP = FEE0H 时)



(c) 中断, BRK 指令 (SP = FEE0H 时)






图 3-11. 从堆栈存储器恢复的数据


(a) POP rp 指令 (SP = FEDEH 时)



(b) RET 指令 (SP = FEDEH 时)



(c) RETI, RETB 指令 (SP = FEDDH 时)



3.2.2 通用寄存器


通用寄存器映射到数据存储器的特殊地址（FEE0H 至 FEFH）。通用寄存器由 4 个寄存器组组成，每组包含 8 个 8 位寄存器（X, A, C, B, E, D, L 和 H）。

每个寄存器可用作一个 8 位寄存器；两个 8 位寄存器还可以成对使用作为 16 位寄存器（AX, BC, DE 和 HL）。

这些寄存器可按照功能名称（X, A, C, B, E, D, L, H, AX, BC, DE 和 HL）和绝对名称（R0 至 R7 和 RP0 至 RP3）说明。

用于指令执行的寄存器组由 CPU 控制指令（SEL RBn）设置。由于 4 寄存器组结构，可通过在正常处理寄存器和每组中断的寄存器之间切换创建高效的程序。

图 3-12. 通用寄存器的配置



3.2.3 特殊功能寄存器（SFR）

与通用功能寄存器不同，每个特殊功能寄存器都具有特殊功能。

SFR 分配至 FF00H 至 FFFFH 区域。

可使用运算、发送和位操作指令对特殊功能寄存器进行与通用寄存器相同的操作。可操作位单元 1、8 和 16 取决于特殊功能寄存器类型。

各位单元可如下指定。

- 1 位操作
由编译器保留的符号描述为 1 位操作指令（sfr.bit）。
该操作也可以由地址进行指定。
- 8 位操作
由编译器保留的符号描述为 8 位操作指令（sfr）。
该操作也可以由地址进行指定。
- 16 位操作
由编译器保留的符号描述为 16 位操作指令（sfrp）。
指定地址时，需指定偶地址。

表 3-6 给出了特殊功能寄存器的列表。表中各项的含义如下。

- 符号
表示特殊功能寄存器的地址。在 RA78K0 中是保留字，在 CC78K0 中则使用 #pragma sfr 伪指令将其定义为 sfr 变量。当给使用 RA78K0，ID78K0-QB 和系统仿真器时，可以将符号可作为指令操作数进行写操作。
- R/W
表示特殊功能寄存器可读或可写。
R/W: 可读可写
R: 只读
W: 只写
- 可操作位单元
表示可操作位单元（1、8 或 16）。“-”表示禁止操作位单元。
- 复位后
表示复位信号产生时各寄存器的状态。

表 3-6. 特殊功能寄存器列表 78K0/IY2 (1/6)

地址	符号		位号							R/W	可操作位单元			复位后	参考页	
			7	6	5	4	3	2	1		0	1	8			16
FF00H	-		-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF01H	-		-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF02H	P2		0	0	P25	P24	P23	0	P21	P20	R/W	√	√	-	00H	137
FF03H	P3		0	0	0	P34	P33	P32	P31	0	R/W	√	√	-	00H	137
FF04H to FF07H	-		-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF08H	AD	ADCRL	-	-	-	-	-	-	-	-	R	-	√	-	00H	355
FF09H	CR		0	0	0	0	0	0	-	-	R	-	-	√	0000H	354
FF0AH	-		-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF0BH	-		-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF0CH	P12		0	0	P125	0	0	P122	P121	0	R	√	√	-	00H	137
FF0DH	ADCRH		-	-	-	-	-	-	-	-	R	-	√	-	00H	355
FF0EH	ADS		<V12S EL>	<ADOA S> ^注	<ADTR G1>	<ADTR G0>	0	<ADS 2>	<ADS 1>	<ADS 0>	R/W	√	√	-	00H	357, 386
FF0FH	-		-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF10H	TM00		-	-	-	-	-	-	-	-	R	-	-	√	0000H	235
FF11H			-	-	-	-	-	-	-	-						
FF12H	CR000		-	-	-	-	-	-	-	-	R/W	-	-	√	0000H	236
FF13H			-	-	-	-	-	-	-	-						
FF14H	CR010		-	-	-	-	-	-	-	-	R/W	-	-	√	0000H	236
FF15H			-	-	-	-	-	-	-	-						
FF16H	AD	ADCRX CR0L	-	-	-	-	-	-	-	-	R	-	√	-	00H	356
FF17H	X0		0	0	0	0	0	0	-	-	R	-	-	√	0000H	356
FF18H	AD	ADCRX CR1L	-	-	-	-	-	-	-	-	R	-	√	-	00H	356
FF19H	X1		0	0	0	0	0	0	-	-	R	-	-	√	0000H	356
FF1AH	CMP01		-	-	-	-	-	-	-	-	R/W	-	√	-	00H	317
FF1BH	CMP11		-	-	-	-	-	-	-	-	R/W	-	√	-	00H	317
FF1CH to FF1EH	-		-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF1FH	TM51		-	-	-	-	-	-	-	-	R	-	√	-	00H	306
FF20H	-		-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF21H	-		-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF22H	PM2		1	1	PM25	PM24	PM23	1	PM21	PM20	R/W	√	√	-	FFH	135
FF23H	PM3		1	1	1	PM34	PM33	PM32	PM31	1	R/W	√	√	-	FFH	135

注 该位仅集成在具有运算放大器的产品中。

备注 对于用括号(<>)表示的位名称，该位名称在 RA78K0 中定义为保留字节，并定义为 sfr 变量，在 CC78K0 中通过#pragma sfr 指令来使用。

表 3-6. 特殊功能寄存器列表 78K0/IY2 (2/6)

地址	符号	位号								R/W	可操作位单元			复位后	参考页
		7	6	5	4	3	2	1	0		1	8	16		
FF24H to FF27H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF28H	ADM0	<ADCS>	0	FR2	FR1	FR0	LV1	LV0	<ADCE>	R/W	√	√	-	00H	350
FF29H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF2AH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF2BH	FPCTL	0	0	0	0	0	0	0	FLMDP UP	R/W	√	√	-	00H	648
FF2CH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF2DH	RSTMASK	0	0	RSTM	0	0	0	0	0	R/W	√	√	-	00H	141
FF2EH	ADPC0	0	0	ADPCS 5	ADPCS 4	ADPCS 3	0	ADPCS 1	ADPCS 0	R/W	√	√	-	00H	141, 359, 385, 402
FF2FH to FF32H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF33H	PU3	0	0	0	PU34	PU33	PU32	PU31	0	R/W	√	√	-	00H	138
FF34H to FF38H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF39H	MUXSEL	<INTP0 SEL1>	<INTP0 SEL0>	<TM00 SEL1>	<TM00 SEL0>	0	<TM5 SEL0>	0	<TMH SEL0>	R/W	√	√	-	00H	143,247, 309,321, 569
FF3AH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF3BH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF3CH	PU12	0	0	PU125	0	0	0	0	0	R/W	√	√	-	20H	138
FF3DH	RMC	-	-	-	-	-	-	-	-	R/W	-	√	-	00H	627
FF3EH to FF40H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF41H	CR51	-	-	-	-	-	-	-	-	R/W	-	√	-	00H	307
FF42H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF43H	TMC51	<TCE51>	0	0	0	0	0	0	0	R/W	√	√	-	00H	309
FF44H to FF47H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF48H	EGPCTL0	EGP7	EGP6	0	EGP4	EGP3	EGP2	0	EGP0	R/W	√	√	-	00H	570
FF49H	EGNCTL0	EGN7	EGN6	0	EGN4	EGN3	EGN2	0	EGN0	R/W	√	√	-	00H	570
FF4AH	EGPCTL1	0	0	0	0	0	0	0	EGP8	R/W	√	√	-	00H	570
FF4BH	EGNCTL1	0	0	0	0	0	0	0	EGN8	R/W	√	√	-	00H	570
FF4CH to FF5FH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

备注 对于用括号(<>)表示的位名称, 该位名称在 RA78K0 中定义为保留字节, 并定义为 sfr 变量, 在 CC78K0 中通过 #pragma sfr 指令来使用。

<R>

表 3-6. 特殊功能寄存器列表 78K0/IY2 (3/6)

地址	符号	位号								R/W	可操作位单元			复位后	参考页	
		7	6	5	4	3	2	1	0		1	8	16			
FF60H	AMP0M ^注	0	<PGAEN>	0	0	0	0	0	<AMP0VG1>	<AMP0VG0>	R/W	√	√	-	00H	384
FF61H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF62H	C0CTL	<CMP0EN>	<C0DFS1>	<C0DFS0>	<C0M0DSEL1>	<C0M0DSEL0>	0	<C0OE>	<C0INV>		R/W	√	√	-	00H	393
FF63H	C0RVM	<CVRE>	0	0	<C0VRS4>	<C0VRS3>	<C0VRS2>	<C0VRS1>	<C0VRS0>		R/W	√	√	-	00H	397
FF64H	C1CTL	<CMP1EN>	<C1DFS1>	<C1DFS0>	<C1M0DSEL1>	<C1M0DSEL0>	0	<C1OE>	<C1INV>		R/W	√	√	-	00H	393
FF65H	C1RVM	0	0	0	<C1VRS4>	<C1VRS3>	<C1VRS2>	<C1VRS1>	<C1VRS0>		R/W	√	√	-	00H	397
FF66H	C2CTL	<CMP2EN>	<C2DFS1>	<C2DFS0>	<C2M0DSEL1>	<C2M0DSEL0>	0	<C2OE>	<C2INV>		R/W	√	√	-	00H	393
FF67H	C2RVM	0	0	0	<C2VRS4>	<C2VRS3>	<C2VRS2>	<C2VRS1>	<C2VRS0>		R/W	√	√	-	00H	397
FF68H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF69H	CMPFLG	0	0	0	0	0	<CMP2F>	<CMP1F>	<CMP0F>		R	√	√	-	00H	401
FF6AH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF6BH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF6CH	TMHMD1	<TMHE1>	CKS12	CKS11	CKS10	TMMD11	TMMD10	<TOLEV1>	<TOEN1>		R/W	√	√	-	00H	318
FF6DH	TMCYC1	0	0	0	0	0	RMC1	NRZB1	<NRZ1>		R/W	√	√	-	00H	320
FF6EH	HIZTREN	<HIZTR EN0>	0	0	0	0	0	0	0		R/W	√	√	-	00H	227
FF6FH	HIZTRS	<HIZTRS1>	<HIZTRS0>	0	0	<HIZPTS3>	<HIZPTS2>	<HIZPTS1>	<HIZPTS0>		R/W	√	√	-	00H	228
FF70H	MU	MULAL	-	-	-	-	-	-	-		R/W	-	√	√	00H	551
FF71H	LA	MULAH	-	-	-	-	-	-	-		R/W	-	√		00H	551
FF72H	MU	MULBL	-	-	-	-	-	-	-		R/W	-	√	√	00H	551
FF73H	LB	MULBH	-	-	-	-	-	-	-		R/W	-	√		00H	551
FF74H	MUL0H	-	-	-	-	-	-	-	-		R	-	-	√	0000H	550
FF75H		-	-	-	-	-	-	-	-	-		R	-	-	√	0000H
FF76H	MUL0L	-	-	-	-	-	-	-	-		R	-	-	√	0000H	550
FF77H		-	-	-	-	-	-	-	-	-		R	-	-	√	0000H
FF78H	HZA0CTL0	<HZA0DCE0>	<HZA0DCM0>	<HZA0DCN0>	<HZA0DCP0>	<HZA0DCT0>	<HZA0DCC0>	0	<HZA0DCF0>		R/W	√	√	-	00H	229

注 该位仅集成在具有运算放大器的产品中。

备注 对于用括号(<>)表示的位名称，该位名称在 RA78K0 中定义为保留字节，并定义为 sfr 变量，在 CC78K0 中通过 #pragma sfr 指令来使用。

<R>

表 3-6. 特殊功能寄存器列表 78K0/IY2 (4/6)

地址	符号	位号								R/W	可操作位单元			复位后	参考页
		7	6	5	4	3	2	1	0		1	8	16		
FF79H to FF7DH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF7EH	TX0CTL0	<TX0 TMC>	0	0	0	0	<TX0 CKS2>	<TX0 CKS1>	<TX0 CKS0>	R/W	√	√	-	00H	190
FF7FH	TX0CTL1	<TX0I NTPST >	0	<TX0PW MCE>	<TX0PW MCINV>	<TX0P WM>	0	0	0	R/W	√	√	-	00H	192
FF80H	TX0CTL2	0	<TX0T RGS>	0	0	0	0	<TX0A DEN>	<TX0C CS>	R/W	√	√	-	00H	193
FF81H	TX0CTL3	0	<TX0C MPLD SET1>	<TX0C MPLD SET0>	0	<TX0I NTP0R M1>	<TX0I NTP0R M0>	<TX0C MP2R M1>	<TX0C MP2R M0>	R/W	√	√	-	00H	195
FF82H	TX0CTL4	0	0	<TX0CM P1RP>	<TX0CM P1RM1>	<TX0CM P1RM0>	<TX0CM P0RP>	<TX0CM P0RM1>	<TX0CM P0RM0>	R/W	√	√	-	00H	197
FF83H	TX0IOC0	0	0	0	0	<TX0T OC1>	<TX0T OC0>	<TX0T OL1>	<TX0T OL0>	R/W	√	√	-	00H	199
FF84H	TX0CR0	-	-	-	-	-	-	-	-	R/W	-	-	√	0000H	188
FF85H		-	-	-	-	-	-	-	-		-				
FF86H	TX0CR1	-	-	-	-	-	-	-	-	R/W	-	-	√	0000H	188
FF87H		-	-	-	-	-	-	-	-		-				
FF88H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF89H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF8AH	TX0CR2	-	-	-	-	-	-	-	-	R/W	-	-	√	0000H	188
FF8BH		-	-	-	-	-	-	-	-		-				
FF8CH	TCL51	0	0	0	0	0	TCL512	TCL511	TCL510	R/W	√	√	-	00H	308
FF8DH to FF8FH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF90H	TX0CR3	-	-	-	-	-	-	-	-	R/W	-	-	√	0000H	188
FF91H		-	-	-	-	-	-	-	-		-				
FF92H	TX0CCR0	-	-	-	-	-	-	-	-	R/W	-	-	√	0000H	188
FF93H		-	-	-	-	-	-	-	-		-				
FF94H	TX1CTL0	<TX1T MC>	0	0	0	0	<TX1C KS2>	<TX1C KS1>	<TX1S KS0>	R/W	√	√	-	00H	190
FF95H	TX1CTL1	0	0	<TX1PW MCE>	0	<TX1P WM>	0	<TX1M D1>	<TX1M D0>	R/W	√	√	-	00H	192
FF96H	TX1CTL2	0	0	0	0	0	0	<TX1A DEN>	<TX1C CS>	R/W	√	√	-	00H	193
FF97H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF98H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF99H	WDTE	-	-	-	-	-	-	-	-	R/W	-	√	-	1AH/ 9AH ^注	341

注 WDTE 的复位值由所设置的选项字节来决定。

备注 对于用括号(<>)表示的位名称, 该位名称在 RA78K0 中定义为保留字节, 并定义为 sfr 变量, 在 CC78K0 中通过 #pragma sfr 指令来使用。

<R>

表 3-6. 特殊功能寄存器列表 78K0/IY2 (5/6)

地址	符号	位号								R/W	可操作位单元			复位后	参考页
		7	6	5	4	3	2	1	0		1	8	16		
FF9AH	TX1CTL4	0	0	0	<TX1C MP1R M1>	<TX1C MP1R M0>	0	<TX1C MP0R M1>	<TX1C MP0R M0>	R/W	√	√	-	00H	197
FF9BH	TX1IOC0	0	0	0	0	<TX1T OC1>	<TX1T OC0>	<TX1T OL1>	<TX1T OL0>	R/W	√	√	-	00H	199
FF9CH	TX1CR0	-	-	-	-	-	-	-	-	R/W	-	-	√	0000H	188
FF9DH		-	-	-	-	-	-	-	-		-	-	-	-	
FF9EH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF9FH	OSCCTL	<EXCL K>	<OSC SEL>	0	0	0	0	0	0	R/W	√	√	-	00H	156
FFA0H	RCM	<RSTS >	0	<PLLS>	<PLLO N>	<SELP LL>	0	<LSR STOP>	<RSTO P>	R/W	√	√	-	80H ^{注1}	158
FFA1H	MCM	0	0	0	0	0	<XSEL>	<MCS >	<MCM 0>	R/W	√	√	-	00H	161
FFA2H	MOC	<MST OP>	0	0	0	0	0	0	0	R/W	√	√	-	80H	160
FFA3H	OSTC	0	0	0	MOST 11	MOST 13	MOST 14	MOST 15	MOST 16	R	√	√	-	00H	162, 582
FFA4H	OSTS	0	0	0	0	0	OSTS2	OSTS1	OSTS0	R/W	-	√	-	05H	163, 583
FFA5H to FFABH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FFACH	RESF	0	0	0	WDTRF	0	0	0	LVIRF	R	-	√	-	00H ^{注2}	604
FFADH to FFAFH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FFB0H	TX1CR1	-	-	-	-	-	-	-	-	R/W	-	-	√	0000H	188
FFB1H		-	-	-	-	-	-	-	-		-	-	-	-	
FFB2H	TX1CR2	-	-	-	-	-	-	-	-	R/W	-	-	√	0000H	188
FFB3H		-	-	-	-	-	-	-	-		-	-	-	-	
FFB4H	TX1CR3	-	-	-	-	-	-	-	-	R/W	-	-	√	0000H	188
FFB5H		-	-	-	-	-	-	-	-		-	-	-	-	
FFB6H	TX1CCR0	-	-	-	-	-	-	-	-	R/W	-	-	√	0000H	188
FFB7H		-	-	-	-	-	-	-	-		-	-	-	-	
FFB8H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FFB9H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FFBAH	TMC00	0	0	0	0	TMC003	TMC002	0	<OVFO 0>	R/W	√	√	-	00H	240
FFBBH	PRM00	0	0	ES010	ES000	0	0	PRM001	PRM000	R/W	√	√	-	00H	245
FFBCH	CRC00	0	0	0	0	0	CRC002	CRC001	CRC000	R/W	√	√	-	00H	241

注 1. 当复位释放后，该寄存器立即变为 00H。但是在等待高速振荡器的振荡稳定时，自动变为 80H。

2. RESF 的复位值根据复位源变化。

备注 对于用括号(<>)表示的位名称，该位名称在 RA78K0 中定义为保留字节，并定义为 sfr 变量，在 CC78K0 中通过 #pragma sfr 指令来使用。

<R>

表 3-6. 特殊功能寄存器列表 78K0/IY2 (6/6)

地址	符号	位号								R/W	可操作位单元			复位后	参考页	
		7	6	5	4	3	2	1	0		1	8	16			
FFBDH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
FFBEH	LVIM	<LVION>	0	0	0	0	0	0	<LVIMD>	<LVIF>	R/W	√	√	-	00H ^{注1}	612
FFBFH	LVIS	0	0	0	0	LVIS3	LVIS2	LVIS1	LVIS0	R/W	√	√	-	00H ^{注2}	614	
FFC0H to FFDH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
FFE0H	IF0	IF0L	0	0	<PIF4>	<PIF3>	<PIF2>	0	<PIF0>	<LVIF>	R/W	√	√	√	00H	559
FFE1H		IF0H	<TMIF010>	<TMIF000>	<TMIFX1>	<TMIFX0>	<TMIFH1>	0	0	0	R/W	√	√		00H	559
FFE2H	IF1L	0	<CMPIF2>	<CMPIF1>	<CMPIF0>	<TMIF51>	0	0	<ADIF>	R/W	√	√	√	00H	559	
FFE3H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
FFE4H	MK0	MK0L	1	1	<PMK4>	<PMK3>	<PMK2>	1	<PMK0>	<LVIMK>	R/W	√	√	√	FFH	563
FFE5H		MK0H	<TMMK010>	<TMMK000>	<TMMKX1>	<TMMKX0>	<TMMKH1>	1	1	1	R/W	√	√		FFH	563
FFE6H	MK1L	1	<CMPMK2>	<CMPMK1>	<CMPMK0>	<TMMK51>	1	1	<ADMK>	R/W	√	√	√	FFH	563	
FFE7H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
FFE8H	PR0	PR0L	1	1	<PPR4>	<PPR3>	<PPR2>	1	<PPR0>	<LVIPR>	R/W	√	√	√	FFH	566
FFE9H		PR0H	<TMPR010>	<TMPR000>	<TMPRX1>	<TMPRX0>	<TMPRH1>	1	1	1	R/W	√	√		FFH	566
FFEAH	PR1L	1	<CMPPR2>	<CMPPR1>	<CMPPR0>	<TMPR51>	1	1	<ADPR>	R/W	√	√	√	FFH	566	
FFEBH to FFEFH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
FFF0H	IMS	RAM2	RAM1	RAM0	0	ROM3	ROM2	ROM1	ROM0	R/W	-	√	-	CFH ^{注3}	635	
FFF1H to FFFAH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
FFFBH	PCC	0	0	0	0	0	PCC2	PCC1	PCC0	R/W	√	√	-	01H	157	

- 注
1. LVIM 复位值根据复位源和选项字节设置来变化。
 2. LVIS 的复位值根据复位源变化。
 3. 复位信号的产生使 ROM 区的设置不确定。因此，复位释放后按照表 3-1 复位设置的指示设置各产品对应的值。

备注 对于用括号(<>)表示的位名称，该位名称在 RA78K0 中定义为保留字节，并定义为 sfr 变量，在 CC78K0 中通过 #pragma sfr 指令来使用。

<R>

表 3-7. 特殊功能寄存器列表 78K0/IA2 (1/7)

地址	符号	位号								R/W	可操作位单元			复位后	参考页	
		7	6	5	4	3	2	1	0		1	8	16			
FF00H	P0	0	0	0	0	0	0	0	0	P00	R/W	√	√	-	00H	137
FF01H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF02H	P2	0	0	P25	P24	P23	P22	P21	P20	R/W	√	√	-	00H	137	
FF03H	P3	0	0	0	P34	P33	P32	P31	0	R/W	√	√	-	00H	137	
FF04H	RXBDL	-	-	-	-	-	-	-	-	R	-	-	√	FFFFH	415	
FF05H		-	-	-	-	-	-	-	-		-	-	-	-	-	-
FF06H	P6	0	0	0	0	0	0	0	P61	P60	R/W	√	√	-	00H	137
FF07H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF08H	AD	ADCRL	-	-	-	-	-	-	-	-	R	-	√	-	00H	355
FF09H	CR		0	0	0	0	0	0	-	-	R	-	-	√	0000H	354
FF0AH	RXB6		-	-	-	-	-	-	-	-	R	-	√	-	FFH	415
FF0BH	TXB6		-	-	-	-	-	-	-	-	R/W	-	√	-	FFH	415
FF0CH	P12		0	0	P125	0	0	P122	P121	0	R	√	√	-	00H	137
FF0DH	ADCRH		-	-	-	-	-	-	-	-	R	-	√	-	00H	355
FF0EH	ADS	<V12S EL>	<ADOA S>#	<ADTR G1>	<ADTR G0>	0	<ADS 2>	<ADS 1>	<ADS 0>	R/W	√	√	-	00H	357, 386	
FF0FH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF10H	TM00		-	-	-	-	-	-	-	-	R	-	-	√	0000H	235
FF11H			-	-	-	-	-	-	-	-		-	-	-	-	-
FF12H	CR000		-	-	-	-	-	-	-	-	R/W	-	-	√	0000H	236
FF13H			-	-	-	-	-	-	-	-		-	-	-	-	-
FF14H	CR010		-	-	-	-	-	-	-	-	R/W	-	-	√	0000H	236
FF15H			-	-	-	-	-	-	-	-		-	-	-	-	-
FF16H	AD	ADCR									R	-	√	-	00H	356
	CR	X0L	-	-	-	-	-	-	-	-		-	-	-	-	-
FF17H	X0		0	0	0	0	0	0	-	-	R	-	-	√	0000H	356
FF18H	AD	ADCR									R	-	√	-	00H	356
	CR	X1L	-	-	-	-	-	-	-	-		-	-	-	-	-
FF19H	X1		0	0	0	0	0	0	-	-	R	-	-	√	0000H	356
FF1AH	CMP01		-	-	-	-	-	-	-	-	R/W	-	√	-	00H	317
FF1BH	CMP11		-	-	-	-	-	-	-	-	R/W	-	√	-	00H	317
FF1CH to FF1EH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF1FH	TM51		-	-	-	-	-	-	-	-	R	-	√	-	00H	306
FF20H	PM0		1	1	1	1	1	1	1	PM00	R/W	√	√	-	FFH	135
FF21H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF22H	PM2		1	1	PM25	PM24	PM23	PM22	PM21	PM20	R/W	√	√	-	FFH	135
FF23H	PM3		1	1	1	PM34	PM33	PM32	PM31	1	R/W	√	√	-	FFH	135

注 该位仅集成在具有运算放大器的产品中。

备注 对于用括号(<>)表示的位名称，该位名称在 RA78K0 中定义为保留字节，并定义为 sfr 变量，在 CC78K0 中通过#pragma sfr 指令来使用。

<R>

表 3-7. 特殊功能寄存器列表 78K0/IA2 (2/7)

地址	符号	位号								R/W	可操作位单元			复位后	参考页
		7	6	5	4	3	2	1	0		1	8	16		
FF24H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF25H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF26H	PM6	1	1	1	1	1	1	1	PM61	PM60	R/W	√	√	-	FFH 135
FF27H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF28H	ADM0	<ADCS>	0	FR2	FR1	FR0	LV1	LV0	<ADCE>		R/W	√	√	-	00H 350
FF29H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF2AH	POM6	0	0	0	0	0	0	0	POM6 1	POM6 0	R/W	√	√	-	00H 140,426, 473
FF2BH	FPCTL	0	0	0	0	0	0	0	FLMD PUP		R/W	√	√	-	00H 648
FF2CH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF2DH	RSTMASK	0	0	RSTM	0	0	0	0	0	0	R/W	√	√	-	00H 141
FF2EH	ADPC0	0	0	ADPC S5	ADPC S4	ADPC S3	ADPC S2	ADPC S1	ADPC S0		R/W	√	√	-	00H 141, 359, 385, 402
FF2FH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF30H	PU0	0	0	0	0	0	0	0	PU00		R/W	√	√	-	00H 138
FF31H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF32H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF33H	PU3	0	0	0	PU34	PU33	PU32	PU31	0		R/W	√	√	-	00H 138
FF34H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF35H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF36H	PU6	0	0	0	0	0	0	0	PU61	PU60	R/W	√	√	-	00H 138
FF37H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF38H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF39H	MUXSEL	0	<INTP0 SEL0>	0	<TM00 SEL0>	<TM5 SEL1>	<TM5 SEL0>	<TMH SEL1>	<TMH SEL0>		R/W	√	√	-	00H 143,247, 309,321, 569
FF3AH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF3BH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF3CH	PU12	0	0	PU125	0	0	0	0	0		R/W	√	√	-	20H 138
FF3DH	RMC	-	-	-	-	-	-	-	-		R/W	-	√	-	00H 627
FF3EH	PIM6	0	0	0	0	0	0	0	PIM61	PIM60	R/W	√	√	-	00H 140, 472
FF3FH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF40H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF41H	CR51	-	-	-	-	-	-	-	-		R/W	-	√	-	00H 307
FF42H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF43H	TMC51	<TCE51>	0	0	0	0	0	0	0	0	R/W	√	√	-	00H 309
FF44H to FF47H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

备注 对于用括号(<>)表示的位名称, 该位名称在 RA78K0 中定义为保留字节, 并定义为 sfr 变量, 在 CC78K0 中通过 #pragma sfr 指令来使用。

<R>

表 3-7. 特殊功能寄存器列表 78K0/IA2 (3/7)

地址	符号	位号								R/W	可操作位单元			复位后	参考页
		7	6	5	4	3	2	1	0		1	8	16		
FF48H	EGPCTL0	EGP7	EGP6	0	EGP4	EGP3	EGP2	0	EGP0	R/W	√	√	-	00H	570
FF49H	EGNCTL0	EGN7	EGN6	0	EGN4	EGN3	EGN2	0	EGN0	R/W	√	√	-	00H	570
FF4AH	EGPCTL1	0	0	0	0	0	0	0	EGP8	R/W	√	√	-	00H	570
FF4BH	EGNCTL1	0	0	0	0	0	0	0	EGN8	R/W	√	√	-	00H	570
FF4CH to FF4EH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF4FH	ISC	0	0	0	0	0	0	ISC1	ISC0	R/W	√	√	-	00H	425
FF50H	ASIM6	<POWER6>	<TXE6>	<RXE6>	PS61	PS60	CL6	SL6	ISRM6	R/W	√	√	-	01H	417
FF51H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF52H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF53H	ASIS6	MFE	0	0	0	0	PE6	FE6	OVE6	R	-	√	-	00H	419
FF54H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF55H	ASIF6	0	0	0	0	0	0	TXBF6	TXSF6	R	-	√	-	00H	420
FF56H	CKSR6	0	0	0	0	TPS63	TPS62	TPS61	TPS60	R/W	-	√	-	00H	420
FF57H	BRGC6	MDL67	MDL66	MDL65	MDL64	MDL63	MDL62	MDL61	MDL60	R/W	-	√	-	FFH	422
FF58H	ASICL6	<SBRF6>	<SBRT6>	SBTT6	SBL62	SBL61	SBL60	DIR6	TXDLV6	R/W	√	√	-	16H	423
FF59H to FF5AH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF5BH	UADLCTL	0	0	0	0	0	0	0	<UADL SEL>	R/W	√	√	-	00H	416
FF5CH to FF5FH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF60H	AMP0M [‡]	<OPAMP0E>	<PGAEN>	0	0	0	0	<AMP0 VG1>	<AMP0 VG0>	R/W	√	√	-	00H	384
FF61H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF62H	C0CTL	<CMP0EN>	<C0DFS1>	<C0DFS0>	<C0M0DSEL1>	<C0M0DSEL0>	0	<C00E>	<C0INV>	R/W	√	√	-	00H	393
FF63H	C0RVM	<CVRE>	0	0	<C0VRS4>	<C0VRS3>	<C0VRS2>	<C0VRS1>	<C0VRS0>	R/W	√	√	-	00H	397
FF64H	C1CTL	<CMP1EN>	<C1DFS1>	<C1DFS0>	<C1M0DSEL1>	<C1M0DSEL0>	0	<C10E>	<C1INV>	R/W	√	√	-	00H	393
FF65H	C1RVM	0	0	0	<C1VRS4>	<C1VRS3>	<C1VRS2>	<C1VRS1>	<C1VRS0>	R/W	√	√	-	00H	397
FF66H	C2CTL	<CMP2EN>	<C2DFS1>	<C2DFS0>	<C2M0DSEL1>	<C2M0DSEL0>	0	<C20E>	<C2INV>	R/W	√	√	-	00H	393
FF67H	C2RVM	0	0	0	<C2VRS4>	<C2VRS3>	<C2VRS2>	<C2VRS1>	<C2VRS0>	R/W	√	√	-	00H	397
FF68H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF69H	CMPFLG	0	0	0	0	0	<CMP2F>	<CMP1F>	<CMP0F>	R	√	√	-	00H	401

注 该位仅集成在具有运算放大器的产品中。

备注 对于用括号(<>)表示的位名称, 该位名称在 RA78K0 中定义为保留字节, 并定义为 sfr 变量, 在 CC78K0 中通过 #pragma sfr 指令来使用。

<R>

表 3-7. 特殊功能寄存器列表 78K0/IA2 (47)

地址	符号	位号								R/W	可操作位单元			复位后	参考页
		7	6	5	4	3	2	1	0		1	8	16		
FF6AH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF6BH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF6CH	TMHMD1	<TMHE1>	CKS12	CKS11	CKS10	TMMD11	TMMD10	<TOLEV1>	<TOEN1>	R/W	√	√	-	00H	318
FF6DH	TMCYC1	0	0	0	0	0	RMC1	NRZB1	<NRZ1>	R/W	√	√	-	00H	320
FF6EH	HIZTREN	<HIZTREN0>	0	0	0	0	0	0	0	R/W	√	√	-	00H	227
FF6FH	HIZTRS	<HIZTRS1>	<HIZTRS0>	0	0	<HIZPTS3>	<HIZPTS2>	<HIZPTS1>	<HIZPTS0>	R/W	√	√	-	00H	228
FF70H	MU	MULAL	-	-	-	-	-	-	-	R/W	-	√	√	00H	551
FF71H	LA	MULAH	-	-	-	-	-	-	-	R/W	-	√	√	00H	551
FF72H	MU	MULBL	-	-	-	-	-	-	-	R/W	-	√	√	00H	551
FF73H	LB	MULBH	-	-	-	-	-	-	-	R/W	-	√	√	00H	551
FF74H	MUL0H		-	-	-	-	-	-	-	R	-	-	√	0000H	550
FF75H	MUL0H		-	-	-	-	-	-	-	R	-	-	√	0000H	550
FF76H	MUL0L		-	-	-	-	-	-	-	R	-	-	√	0000H	550
FF77H	MUL0L		-	-	-	-	-	-	-	R	-	-	√	0000H	550
FF78H	HZA0CTL0	<HZA0DCE0>	<HZA0DCM0>	<HZA0DCN0>	<HZA0DCP0>	<HZA0DCT0>	<HZA0DCC0>	0	<HZA0DCF0>	R/W	√	√	-	00H	229
FF79H to FF7DH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF7EH	TX0CTL0	<TX0TMC>	0	0	0	0	<TX0CKS2>	<TX0CKS1>	<TX0CKS0>	R/W	√	√	-	00H	190
FF7FH	TX0CTL1	<TX0NTPST>	0	<TX0PW MCE>	<TX0PW MCINV>	<TX0P WM>	0	0	0	R/W	√	√	-	00H	192
FF80H	TX0CTL2	0	<TX0T RGS>	0	0	0	0	<TX0A DEN>	<TX0C CS>	R/W	√	√	-	00H	193
FF81H	TX0CTL3	0	<TX0C MPLD SET1>	<TX0C MPLD SET0>	0	<TX0I NTP0R M1>	<TX0I NTP0R M0>	<TX0C MP2R M1>	<TX0C MP2R M0>	R/W	√	√	-	00H	195
FF82H	TX0CTL4	0	0	<TX0CM P1RP>	<TX0CM P1RM1>	<TX0CM P1RM0>	<TX0CM P0RP>	<TX0CM P0RM1>	<TX0CM P0RM0>	R/W	√	√	-	00H	197
FF83H	TX0IOC0	0	0	0	0	<TX0T OC1>	<TX0T OC0>	<TX0T OL1>	<TX0T OL0>	R/W	√	√	-	00H	199
FF84H	TX0CR0		-	-	-	-	-	-	-	R/W	-	-	√	0000H	188
FF85H	TX0CR0		-	-	-	-	-	-	-	R/W	-	-	√	0000H	188
FF86H	TX0CR1		-	-	-	-	-	-	-	R/W	-	-	√	0000H	188
FF87H	TX0CR1		-	-	-	-	-	-	-	R/W	-	-	√	0000H	188
FF88H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF89H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

备注 对于用括号(<>)表示的位名称, 该位名称在 RA78K0 中定义为保留字节, 并定义为 sfr 变量, 在 CC78K0 中通过 #pragma sfr 指令来使用。

<R>

表 3-7. 特殊功能寄存器列表 78K0/IA2 (5/7)

地址	符号	位号								R/W	可操作位单元			复位后	参考页
		7	6	5	4	3	2	1	0		1	8	16		
FF8AH	TX0CR2	-	-	-	-	-	-	-	-	R/W	-	-	√	0000H	188
FF8BH		-	-	-	-	-	-	-	-		-	-	-		
FF8CH	TCL51	0	0	0	0	0	TCL512	TCL511	TCL510	R/W	√	√	-	00H	308
FF8DH to FF8FH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF90H	TX0CR3	-	-	-	-	-	-	-	-	R/W	-	-	√	0000H	188
FF91H		-	-	-	-	-	-	-	-		-	-	-		
FF92H	TX0CCR0	-	-	-	-	-	-	-	-	R/W	-	-	√	0000H	188
FF93H		-	-	-	-	-	-	-	-		-	-	-		
FF94H	TX1CTL0	<TX1T MC>	0	0	0	0	<TX1C KS2>	<TX1C KS1>	<TX1S KS0>	R/W	√	√	-	00H	190
FF95H	TX1CTL1	0	0	<TX1PW MCE>	0	<TX1P WM>	0	<TX1M D1>	<TX1M D0>	R/W	√	√	-	00H	192
FF96H	TX1CTL2	0	0	0	0	0	0	<TX1A DEN>	<TX1C CS>	R/W	√	√	-	00H	193
FF97H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF98H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF99H	WDTE	-	-	-	-	-	-	-	-	R/W	-	√	-	1AH/ 9AH ^{注1}	341
FF9AH	TX1CTL4	0	0	0	<TX1C MP1R M1>	<TX1C MP1R M0>	0	<TX1C MP0R M1>	<TX1C MP0R M0>	R/W	√	√	-	00H	197
FF9BH	TX1IOC0	0	0	0	0	<TX1T OC1>	<TX1T OC0>	<TX1T OL1>	<TX1T OL0>	R/W	√	√	-	00H	199
FF9CH	TX1CR0	-	-	-	-	-	-	-	-	R/W	-	-	√	0000H	188
FF9DH		-	-	-	-	-	-	-	-		-	-	-		
FF9EH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF9FH	OSCCTL	<EXCL K>	<OSC SEL>	0	0	0	0	0	0	R/W	√	√	-	00H	156
FFA0H	RCM	<RSTS >	0	<PLLS>	<PLLO N>	<SEL LL>	0	<LSR STOP>	<RSTO P>	R/W	√	√	-	80H ^{注2}	158
FFA1H	MCM	0	0	0	0	0	<XSEL>	<MCS >	<MCM 0>	R/W	√	√	-	00H	161
FFA2H	MOC	<MST OP>	0	0	0	0	0	0	0	R/W	√	√	-	80H	160
FFA3H	OSTC	0	0	0	MOST 11	MOST 13	MOST 14	MOST 15	MOST 16	R	√	√	-	00H	162, 582
FFA4H	OSTS	0	0	0	0	0	OSTS2	OSTS1	OSTS0	R/W	-	√	-	05H	163, 583

- 注 1. WDTE 复位值由所设置的选项字节来决定。
 2. 当复位释放后，该寄存器立即变为 00H。但是在等待高速振荡器的振荡稳定时，自动变为 80H。

备注 对于用括号(<>)表示的位名称，该位名称在 RA78K0 中定义为保留字节，并定义为 sfr 变量，在 CC78K0 中通过 #pragma sfr 指令来使用。

<R>

表 3-7. 特殊功能寄存器列表 78K0/IA2 (6/7)

地址	符号	位号								R/W	可操作位单元			复位后	参考页
		7	6	5	4	3	2	1	0		1	8	16		
FFA5H	IICA	-	-	-	-	-	-	-	-	R/W	-	√	-	00H	459
FFA6H	SVA0	-	-	-	-	-	-	-	0	R/W	-	√	-	00H	459
FFA7H	IICACTL0	<IICE0>	<LREL0>	<WREL0>	<SPIE0>	<WTIM0>	<ACKE0>	<STT0>	<SPT0>	R/W	√	√	-	00H	461
FFA8H	IICACTL1	<WUP>	0	<CLD0>	<DAD0>	<SMC0>	<DFC0>	0	0	R/W	√	√	-	00H	470
FFA9H	IICAF0	<STCF>	<IICBSY>	0	0	0	0	<STCE N>	<IICRS V>	R/W	√	√	-	00H	468
FFAAH	IICAS0	<MSTS0>	<ALD0>	<EXC0>	<COI0>	<TRC0>	<ACKD0>	<STD0>	<SPD0>	R	√	√	-	00H	466
FFABH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FFACH	RESF	0	0	0	WDTRF	0	0	0	LVIRF	R	-	√	-	00H ^注	604
FFADH	IICWL	-	-	-	-	-	-	-	-	R/W	-	√	-	FFH	472
FFAEH	IICWH	-	-	-	-	-	-	-	-	R/W	-	√	-	FFH	472
FFAFH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FFB0H	TX1CR1	-	-	-	-	-	-	-	-	R/W	-	-	√	0000H	188
FFB1H		-	-	-	-	-	-	-	-		-	-	-	-	
FFB2H	TX1CR2	-	-	-	-	-	-	-	-	R/W	-	-	√	0000H	188
FFB3H		-	-	-	-	-	-	-	-		-	-	-	-	
FFB4H	TX1CR3	-	-	-	-	-	-	-	-	R/W	-	-	√	0000H	188
FFB5H		-	-	-	-	-	-	-	-		-	-	-	-	
FFB6H	TX1CCR0	-	-	-	-	-	-	-	-	R/W	-	-	√	0000H	188
FFB7H		-	-	-	-	-	-	-	-		-	-	-	-	
FFB8H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FFB9H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FFBAH	TMC00	0	0	0	0	TMC003	TMC002	0	<OVF00>	R/W	√	√	-	00H	240
FFBBH	PRM00	0	0	ES010	ES000	0	0	PRM001	PRM000	R/W	√	√	-	00H	245
FFBCH	CRC00	0	0	0	0	0	CRC002	CRC001	CRC000	R/W	√	√	-	00H	241

注 RESF 的复位值根据复位源变化。

备注 对于用括号(<>)表示的位名称，该位名称在 RA78K0 中定义为保留字节，并定义为 sfr 变量，在 CC78K0 中通过 #pragma sfr 指令来使用。

<R>

表 3-7. 特殊功能寄存器列表 78K0/IA2 (7/7)

地址	符号	位号								R/W	可操作位单元			复位后	参考页	
		7	6	5	4	3	2	1	0		1	8	16			
FFBDH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
FFBEH	LVIM	<LVION>	0	0	0	0	0	0	<LVIMD>	<LVIF>	R/W	√	√	-	00H ^{注1}	612
FFBFH	LVIS	0	0	0	0	LVIS3	LVIS2	LVIS1	LVIS0	R/W	√	√	-	00H ^{注2}	614	
FFC0H to FFDH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
FFE0H	IF0	IF0L	<SREIF6>	0	<PIF4>	<PIF3>	<PIF2>	0	<PIF0>	<LVIF>	R/W	√	√	√	00H	559
FFE1H		IF0H	<TMIF010>	<TMIF000>	<TMIFX1>	<TMIFX0>	<TMIFH1>	0	<STIF6>	<SRIF6>	R/W	√	√		00H	559
FFE2H	IF1	IF1L	0	<CMPIF2>	<CMPIF1>	<CMPIF0>	<TMIF51>	0	0	<ADIF>	R/W	√	√	√	00H	559
FFE3H		IF1H	0	0	0	0	0	0	0	<IICAF0>	R/W	√	√		00H	559
FFE4H	MK0	MK0L	<SREMK6>	1	<PMK4>	<PMK3>	<PMK2>	1	<PMK0>	<LVIMK>	R/W	√	√	√	FFH	563
FFE5H		MK0H	<TMMK010>	<TMMK000>	<TMMKX1>	<TMMKX0>	<TMMKH1>	1	<STMK6>	<SRMK6>	R/W	√	√		FFH	563
FFE6H	MK1	MK1L	1	<CMPMK2>	<CMPMK1>	<CMPMK0>	<TMMK51>	1	1	<ADMK>	R/W	√	√	√	FFH	563
FFE7H		MK1H	1	1	1	1	1	1	1	<IICAMK0>	R/W	√	√		FFH	563
FFE8H	PR0	PR0L	<SREPR6>	1	<PPR4>	<PPR3>	<PPR2>	1	<PPR0>	<LVIPR>	R/W	√	√	√	FFH	566
FFE9H		PR0H	<TMPR010>	<TMPR000>	<TMPRX1>	<TMPRX0>	<TMPRH1>	1	<STPR6>	<SRPR6>	R/W	√	√		FFH	566
FFEAH	PR1	PR1L	1	<CMPPR2>	<CMPPR1>	<CMPPR0>	<TMPR51>	1	1	<ADPR>	R/W	√	√	√	FFH	566
FFEBH		PR1H	1	1	1	1	1	1	1	<IICAPR0>	R/W	√	√		FFH	566
FFECH to FFEFH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
FFF0H	IMS	RAM2	RAM1	RAM0	0	ROM3	ROM2	ROM1	ROM0	R/W	-	√	-	CFH ^{注3}	635	
FFF1H to FFFAH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
FFFBH	PCC	0	0	0	0	0	PCC2	PCC1	PCC0	R/W	√	√	-	01H	157	

- 注
1. LVIM 复位值根据复位源和选项字节设置来变化。
 2. LVIS 的复位值根据复位源变化。
 3. 复位信号的产生使 ROM 区的设置不确定。因此，复位释放后按照表 3-1 复位设置的指示设置各产品对应的值。

备注 对于用括号(<>)表示的位名称，该位名称在 RA78K0 中定义为保留字节，并定义为 sfr 变量，在 CC78K0 中通过 #pragma sfr 指令来使用。

<R>

表 3-8. 特殊功能寄存器列表 78K0/IB2 (1/7)

地址	符号	位号								R/W	可操作位单元			复位后	参考页	
		7	6	5	4	3	2	1	0		1	8	16			
FF00H	P0	0	0	0	0	0	0	P02	P01	P00	R/W	√	√	-	00H	137
FF01H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF02H	P2	P27	P26	P25	P24	P23	P22	P21	P20		R/W	√	√	-	00H	137
FF03H	P3	P37	P36	P35	P34	P33	P32	P31	P30		R/W	√	√	-	00H	137
FF04H	RXBDL	-	-	-	-	-	-	-	-		R	-	-	√	FFFFH	415
FF05H		-	-	-	-	-	-	-	-			-	-	-	-	
FF06H	P6	0	0	0	0	0	0	0	P61	P60	R/W	√	√	-	00H	137
FF07H	P7	0	0	0	0	0	0	0	0	P70	R/W	√	√	-	00H	137
FF08H	AD	ADCRL	-	-	-	-	-	-	-	-	R	-	√	-	00H	355
FF09H	CR	0	0	0	0	0	0	-	-		R	-	-	√	0000H	354
FF0AH	RXB6	-	-	-	-	-	-	-	-		R	-	√	-	FFH	415
FF0BH	TXB6	-	-	-	-	-	-	-	-		R/W	-	√	-	FFH	415
FF0CH	P12	0	0	P125	0	0	P122	P121	0		R	√	√	-	00H	137
FF0DH	ADCRH	-	-	-	-	-	-	-	-		R	-	√	-	00H	355
FF0EH	ADS	<V12S EL>	<ADOA S> ^注	<ADTR G1>	<ADTR G0>	<ADS 3>	<ADS 2>	<ADS 1>	<ADS 0>		R/W	√	√	-	00H	357, 386
FF0FH	SIO11	-	-	-	-	-	-	-	-		R	-	√	-	00H	533
FF10H	TM00	-	-	-	-	-	-	-	-		R	-	-	√	0000H	235
FF11H		-	-	-	-	-	-	-	-			-	-	-	-	
FF12H	CR000	-	-	-	-	-	-	-	-		R/W	-	-	√	0000H	236
FF13H		-	-	-	-	-	-	-	-			-	-	-	-	
FF14H	CR010	-	-	-	-	-	-	-	-		R/W	-	-	√	0000H	236
FF15H		-	-	-	-	-	-	-	-			-	-	-	-	
FF16H	AD	ADCR	-	-	-	-	-	-	-		R	-	√	-	00H	356
	CR	X0L	-	-	-	-	-	-	-			-	-	-	-	
FF17H	X0	0	0	0	0	0	0	-	-		R	-	-	√	0000H	356
FF18H	AD	ADCR	-	-	-	-	-	-	-		R	-	√	-	00H	356
	CR	X1L	-	-	-	-	-	-	-			-	-	-	-	
FF19H	X1	0	0	0	0	0	0	-	-		R	-	-	√	0000H	356
FF1AH	CMP01	-	-	-	-	-	-	-	-		R/W	-	√	-	00H	317
FF1BH	CMP11	-	-	-	-	-	-	-	-		R/W	-	√	-	00H	317
FF1CH to FF1EH	-	-	-	-	-	-	-	-	-		-	-	-	-	-	-
FF1FH	TM51	-	-	-	-	-	-	-	-		R	-	√	-	00H	306
FF20H	PM0	1	1	1	1	1	PM02	PM01	PM00		R/W	√	√	-	FFH	135
FF21H	-	-	-	-	-	-	-	-	-		-	-	-	-	-	-
FF22H	PM2	PM27	PM26	PM25	PM24	PM23	PM22	PM21	PM20		R/W	√	√	-	FFH	135
FF23H	PM3	PM37	PM36	PM35	PM34	PM33	PM32	PM31	PM30		R/W	√	√	-	FFH	135

注 该位仅集成在具有运算放大器的产品中。

备注 对于用括号(<>)表示的位名称, 该位名称在 RA78K0 中定义为保留字节, 并定义为 sfr 变量, 在 CC78K0 中通过 #pragma sfr 指令来使用。

<R>

表 3-8. 特殊功能寄存器列表 78K0/IB2 (2/7)

地址	符号	位号								R/W	可操作位单元			复位后	参考页
		7	6	5	4	3	2	1	0		1	8	16		
FF24H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF25H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF26H	PM6	1	1	1	1	1	1	1	PM61	PM60	R/W	√	√	-	FFH 135
FF27H	PM7	1	1	1	1	1	1	1	1	PM70	R/W	√	√	-	FFH 135
FF28H	ADM0	<ADCS>	0	FR2	FR1	FR0	LV1	LV0	<ADCE>		R/W	√	√	-	00H 350
FF29H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF2AH	POM6	0	0	0	0	0	0	0	POM61	POM60	R/W	√	√	-	00H 140,426,473
FF2BH	FPCTL	0	0	0	0	0	0	0	FLMD PUP		R/W	√	√	-	00H 648
FF2CH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF2DH	RSTMASK	0	0	RSTM	0	0	0	0	0	0	R/W	√	√	-	00H 141
FF2EH	ADPC0	ADPC S7	ADPC S6	ADPC S5	ADPC S4	ADPC S3	ADPC S2	ADPC S1	ADPC S0		R/W	√	√	-	00H 141, 359, 385, 402
FF2FH	ADPC1	0	0	0	0	0	0	0	ADPC S8		R/W	√	√	-	00H 141, 359
FF30H	PU0	0	0	0	0	0	0	PU02	PU01	PU00	R/W	√	√	-	00H 138
FF31H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF32H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF33H	PU3	PU37	PU36	PU35	PU34	PU33	PU32	PU31	PU30		R/W	√	√	-	00H 138
FF34H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF35H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF36H	PU6	0	0	0	0	0	0	0	PU61	PU60	R/W	√	√	-	00H 138
FF37H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF38H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF39H	MUXSEL	0	<INTP0 SEL0>	0	<TM00 SEL0>	0	0	0	0	0	R/W	√	√	-	00H 143,247,309,321,569
FF3AH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF3BH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF3CH	PU12	0	0	PU125	0	0	0	0	0	0	R/W	√	√	-	20H 138
FF3DH	RMC	-	-	-	-	-	-	-	-	-	R/W	-	√	-	00H 627
FF3EH	PIM6	0	0	0	0	0	0	0	PIM61	PIM60	R/W	√	√	-	00H 140, 472
FF3FH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF40H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF41H	CR51	-	-	-	-	-	-	-	-	-	R/W	-	√	-	00H 307
FF42H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF43H	TMC51	<TCE51>	0	0	0	0	0	0	0	0	R/W	√	√	-	00H 309
FF44H to FF47H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

备注 对于用括号(<>)表示的位名称, 该位名称在 RA78K0 中定义为保留字节, 并定义为 sfr 变量, 在 CC78K0 中通过 #pragma sfr 指令来使用。

<R>

表 3-8. 特殊功能寄存器列表 78K0/IB2 (3/7)

地址	符号	位号								R/W	可操作位单元			复位后	参考页
		7	6	5	4	3	2	1	0		1	8	16		
FF48H	EGPCTL0	EGP7	EGP6	EGP5	EGP4	EGP3	EGP2	EGP1	EGP0	R/W	√	√	-	00H	570
FF49H	EGNCTL0	EGN7	EGN6	EGN5	EGN4	EGN3	EGN2	EGN1	EGN0	R/W	√	√	-	00H	570
FF4AH	EGPCTL1	0	0	0	0	0	0	0	EGP8	R/W	√	√	-	00H	570
FF4BH	EGNCTL1	0	0	0	0	0	0	0	EGN8	R/W	√	√	-	00H	570
FF4CH to FF4EH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF4FH	ISC	0	0	0	0	0	0	ISC1	ISC0	R/W	√	√	-	00H	425
FF50H	ASIM6	<POWER6>	<TXE6>	<RXE6>	PS61	PS60	CL6	SL6	ISRM6	R/W	√	√	-	01H	417
FF51H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF52H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF53H	ASIS6	MFE	0	0	0	0	PE6	FE6	OVE6	R	-	√	-	00H	419
FF54H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF55H	ASIF6	0	0	0	0	0	0	TXBF6	TXSF6	R	-	√	-	00H	420
FF56H	CKSR6	0	0	0	0	TPS63	TPS62	TPS61	TPS60	R/W	-	√	-	00H	420
FF57H	BRGC6	MDL67	MDL66	MDL65	MDL64	MDL63	MDL62	MDL61	MDL60	R/W	-	√	-	FFH	422
FF58H	ASICL6	<SBRF6>	<SBRT6>	SBT6	SBL62	SBL61	SBL60	DIR6	TXDLV6	R/W	√	√	-	16H	423
FF59H to FF5AH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF5BH	UADLCTL	0	0	0	0	0	0	0	<UADLSEL>	R/W	√	√	-	00H	416
FF5CH to FF5FH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF60H	AMP0M [※]	<OPAMP0E>	<PGAEN>	0	0	0	0	<AMP0VG1>	<AMP0VG0>	R/W	√	√	-	00H	384
FF61H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF62H	C0CTL	<CMP0EN>	<C0DFS1>	<C0DFS0>	<C0MOSDSEL1>	<C0MOSDSEL0>	0	<C0OE>	<C0INV>	R/W	√	√	-	00H	393
FF63H	C0RVM	<CVRE>	0	0	<C0VRS4>	<C0VRS3>	<C0VRS2>	<C0VRS1>	<C0VRS0>	R/W	√	√	-	00H	397
FF64H	C1CTL	<CMP1EN>	<C1DFS1>	<C1DFS0>	<C1MOSDSEL1>	<C1MOSDSEL0>	0	<C1OE>	<C1INV>	R/W	√	√	-	00H	393
FF65H	C1RVM	0	0	0	<C1VRS4>	<C1VRS3>	<C1VRS2>	<C1VRS1>	<C1VRS0>	R/W	√	√	-	00H	397
FF66H	C2CTL	<CMP2EN>	<C2DFS1>	<C2DFS0>	<C2MOSDSEL1>	<C2MOSDSEL0>	0	<C2OE>	<C2INV>	R/W	√	√	-	00H	393
FF67H	C2RVM	0	0	0	<C2VRS4>	<C2VRS3>	<C2VRS2>	<C2VRS1>	<C2VRS0>	R/W	√	√	-	00H	397
FF68H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF69H	CMPFLG	0	0	0	0	0	<CMP2F>	<CMP1F>	<CMP0F>	R	√	√	-	00H	401

注 该位仅集成在具有运算放大器的产品中。

备注 对于用括号(<>)表示的位名称, 该位名称在 RA78K0 中定义为保留字节, 并定义为 sfr 变量, 在 CC78K0 中通过 #pragma sfr 指令来使用。

<R>

表 3-8. 特殊功能寄存器列表 78K0/IB2 (4/7)

地址	符号		位号							R/W	可操作位单元			复位后	参考页	
			7	6	5	4	3	2	1		0	1	8			16
FF6AH	-		-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF6BH	-		-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF6CH	TMHMD1		<TMHE1>	CKS12	CKS11	CKS10	TMMD11	TMMD10	<TOLEV1>	<TOEN1>	R/W	√	√	-	00H	318
FF6DH	TMCYC1		0	0	0	0	0	RMC1	NRZB1	<NRZ1>	R/W	√	√	-	00H	320
FF6EH	HIZTREN		<HIZTREN0>	0	0	0	0	0	0	0	R/W	√	√	-	00H	227
FF6FH	HIZTRS		<HIZTRS1>	<HIZTRS0>	0	0	<HIZPTS3>	<HIZPTS2>	<HIZPTS1>	<HIZPTS0>	R/W	√	√	-	00H	228
FF70H	MU	MULAL	-	-	-	-	-	-	-	-	R/W	-	√	√	00H	551
FF71H	LA	MULAH	-	-	-	-	-	-	-	-	R/W	-	√		00H	551
FF72H	MU	MULBL	-	-	-	-	-	-	-	-	R/W	-	√	√	00H	551
FF73H	LB	MULBH	-	-	-	-	-	-	-	-	R/W	-	√		00H	551
FF74H	MUL0H		-	-	-	-	-	-	-	-	R	-	-	√	0000H	550
FF75H	MUL0H		-	-	-	-	-	-	-	-	R	-	-	√	0000H	550
FF76H	MUL0L		-	-	-	-	-	-	-	-	R	-	-	√	0000H	550
FF77H	MUL0L		-	-	-	-	-	-	-	-	R	-	-	√	0000H	550
FF78H	HZA0CTL0		<HZA0DCE0>	<HZA0DCM0>	<HZA0DCN0>	<HZA0DCP0>	<HZA0DCT0>	<HZA0DCC0>	0	<HZA0DCF0>	R/W	√	√	-	00H	229
FF79H to FF7BH	-		-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF7CH	SOTB11		-	-	-	-	-	-	-	-	R/W	-	√	-	00H	532
FF7DH	-		-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF7EH	TX0CTL0		<TX0TMC>	0	0	0	0	<TX0CKS2>	<TX0CKS1>	<TX0CKS0>	R/W	√	√	-	00H	190
FF7FH	TX0CTL1		<TX0NTPST>	0	<TX0PWMCCE>	<TX0PWCIN>	<TX0PWW>	0	0	0	R/W	√	√	-	00H	192
FF80H	TX0CTL2		0	<TX0TRGS>	0	0	0	0	<TX0ADEN>	<TX0CCS>	R/W	√	√	-	00H	193
FF81H	TX0CTL3		0	<TX0CMPLDSET1>	<TX0CMPLDSET0>	0	<TX0NTP0RM1>	<TX0NTP0RM0>	<TX0MP2RM1>	<TX0MP2RM0>	R/W	√	√	-	00H	195
FF82H	TX0CTL4		0	0	<TX0CMP1RP>	<TX0CMP1RM1>	<TX0CMP1RM0>	<TX0CMP0RP>	<TX0CMP0RM1>	<TX0CMP0RM0>	R/W	√	√	-	00H	197
FF83H	TX0IOC0		0	0	0	0	<TX0T0C1>	<TX0T0C0>	<TX0T0L1>	<TX0T0L0>	R/W	√	√	-	00H	199
FF84H	TX0CR0		-	-	-	-	-	-	-	-	R/W	-	-	√	0000H	188
FF85H	TX0CR0		-	-	-	-	-	-	-	-		-	-	√	0000H	188
FF86H	TX0CR1		-	-	-	-	-	-	-	-	R/W	-	-	√	0000H	188
FF87H	TX0CR1		-	-	-	-	-	-	-	-		-	-	√	0000H	188

备注 对于用括号(<>)表示的位名称，该位名称在 RA78K0 中定义为保留字节，并定义为 sfr 变量，在 CC78K0 中通过 #pragma sfr 指令来使用。

<R>

表 3-8. 特殊功能寄存器列表 78K0/IB2 (5/7)

地址	符号	位号								R/W	可操作位单元			复位后	参考页
		7	6	5	4	3	2	1	0		1	8	16		
FF88H	CSIM11	<CSIE11>	TRMD11	SSE11	DIR11	0	0	0	CSOT11	R/W	√	√	-	00H	533
FF89H	CSIC11	0	0	0	CKP11	DAP11	CKS112	CKS111	CKS110	R/W	√	√	-	00H	534
FF8AH	TX0CR2	-	-	-	-	-	-	-	-	R/W	-	-	√	0000H	188
FF8BH		-	-	-	-	-	-	-	-		-				
FF8CH	TCL51	0	0	0	0	0	TCL512	TCL511	TCL510	R/W	√	√	-	00H	308
FF8DH to FF8FH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF90H	TX0CR3	-	-	-	-	-	-	-	-	R/W	-	-	√	0000H	188
FF91H		-	-	-	-	-	-	-	-		-				
FF92H	TX0CCR0	-	-	-	-	-	-	-	-	R/W	-	-	√	0000H	188
FF93H		-	-	-	-	-	-	-	-		-				
FF94H	TX1CTL0	<TX1TMC>	0	0	0	0	<TX1CKS2>	<TX1CKS1>	<TX1CKS0>	R/W	√	√	-	00H	190
FF95H	TX1CTL1	0	0	<TX1PWMCE>	0	<TX1PWM>	0	<TX1MD1>	<TX1MD0>	R/W	√	√	-	00H	192
FF96H	TX1CTL2	0	0	0	0	0	0	<TX1ADEN>	<TX1CCS>	R/W	√	√	-	00H	193
FF97H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF98H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF99H	WDTE	-	-	-	-	-	-	-	-	R/W	-	√	-	1AH/ 9AH ^{注1}	341
FF9AH	TX1CTL4	0	0	0	<TX1CMP1RM1>	<TX1CMP1RM0>	0	<TX1CMP0RM1>	<TX1CMP0RM0>	R/W	√	√	-	00H	197
FF9BH	TX1IOC0	0	0	0	0	<TX1TIOC1>	<TX1TIOC0>	<TX1TOL1>	<TX1TOL0>	R/W	√	√	-	00H	199
FF9CH	TX1CR0	-	-	-	-	-	-	-	-	R/W	-	-	√	0000H	188
FF9DH		-	-	-	-	-	-	-	-		-				
FF9EH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FF9FH	OSCCTL	<EXCLK>	<OSCSEL>	0	0	0	0	0	0	R/W	√	√	-	00H	156
FFA0H	RCM	<RSTS>	0	<PLLS>	<PLLON>	<SELPLL>	0	<LSRSTOP>	<RSTOP>	R/W	√	√	-	80H ^{注2}	158

注

1. WDTE 复位值由所设置的选项字节来决定。
2. 当复位释放后，该寄存器立即变为 00H。但是在等待高速振荡器的振荡稳定时，自动变为 80H。

备注

对于用括号(<>)表示的位名称，该位名称在 RA78K0 中定义为保留字节，并定义为 sfr 变量，在 CC78K0 中通过 #pragma sfr 指令来使用。

<R>

表 3-8. 特殊功能寄存器列表 78K0/IB2 (6/7)

地址	符号	位号								R/W	可操作位单元			复位后	参考页
		7	6	5	4	3	2	1	0		1	8	16		
FFA1H	MCM	0	0	0	0	0	<XSEL>	<MCS>	<MCM>	R/W	√	√	-	00H	161
FFA2H	MOC	<MST OP>	0	0	0	0	0	0	0	R/W	√	√	-	80H	160
FFA3H	OSTC	0	0	0	MOST 11	MOST 13	MOST 14	MOST 15	MOST 16	R	√	√	-	00H	162, 582
FFA4H	OSTS	0	0	0	0	0	OSTS2	OSTS1	OSTS0	R/W	-	√	-	05H	163, 583
FFA5H	IICA	-	-	-	-	-	-	-	-	R/W	-	√	-	00H	459
FFA6H	SVA0	-	-	-	-	-	-	-	-	R/W	-	√	-	00H	459
FFA7H	IICACTL0	<IICE0>	<LREL 0>	<WREL 0>	<SPIE0>	<WTIM 0>	<ACKE 0>	<STT0>	<SPT0>	R/W	√	√	-	00H	461
FFA8H	IICACTL1	<WUP>	0	<CLD0>	<DAD0>	<SMC0>	<DFC0>	0	0	R/W	√	√	-	00H	470
FFA9H	IICAF0	<STCF>	<IICBS Y>	0	0	0	0	<STCE N>	<IICRS V>	R/W	√	√	-	00H	468
FFAAH	IICAS0	<MSTS 0>	<ALD0>	<EXC0>	<COI0>	<TRC0>	<ACKD 0>	<STD0>	<SPD0>	R	√	√	-	00H	466
FFABH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FFACH	RESF	0	0	0	WDTR F	0	0	0	LVIRF	R	-	√	-	00H ^注	604
FFADH	IICWL	-	-	-	-	-	-	-	-	R/W	-	√	-	FFH	472
FFAEH	IICWH	-	-	-	-	-	-	-	-	R/W	-	√	-	FFH	472
FFAFH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FFB0H	TX1CR1	-	-	-	-	-	-	-	-	R/W	-	-	√	0000H	188
FFB1H		-	-	-	-	-	-	-	-		-	-	-	-	
FFB2H	TX1CR2	-	-	-	-	-	-	-	-	R/W	-	-	√	0000H	188
FFB3H		-	-	-	-	-	-	-	-		-	-	-	-	
FFB4H	TX1CR3	-	-	-	-	-	-	-	-	R/W	-	-	√	0000H	188
FFB5H		-	-	-	-	-	-	-	-		-	-	-	-	
FFB6H	TX1CCR0	-	-	-	-	-	-	-	-	R/W	-	-	√	0000H	188
FFB7H		-	-	-	-	-	-	-	-		-	-	-	-	
FFB8H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FFB9H	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
FFBAH	TMC00	0	0	0	0	TMC00 3	TMC00 2	TMC00 1	<OVF0 0>	R/W	√	√	-	00H	240
FFBBH	PRM00	ES110	ES100	ES010	ES000	0	0	PRM00 1	PRM00 0	R/W	√	√	-	00H	245
FFBCH	CRC00	0	0	0	0	0	CRC00 2	CRC00 1	CRC00 0	R/W	√	√	-	00H	241

注 RESF 的复位值根据复位源变化。

备注 对于用括号(<>)表示的位名称, 该位名称在 RA78K0 中定义为保留字节, 并定义为 sfr 变量, 在 CC78K0 中通过 #pragma sfr 指令来使用。

<R>

表 3-8. 特殊功能寄存器列表 78K0/IB2 (7/7)

地址	符号	位号								R/W	可操作位单元			复位后	参考页	
		7	6	5	4	3	2	1	0		1	8	16			
FFBDH	TOC00	0	<OSPT00>	<OSPE00>	TOC004	<LVSO0>	<LVR00>	TOC001	<TOE00>	R/W	√	√	-	00H	243	
FFBEH	LVIM	<LVION>	0	0	0	0	0	0	<LVIMD>	<LVIF>	R/W	√	√	-	00H ^{注1}	612
FFBFH	LVIS	0	0	0	0	LVIS3	LVIS2	LVIS1	LVIS0	R/W	√	√	-	00H ^{注2}	614	
FFC0H to FFDH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
FFE0H	IF0	IF0L	<SREIF6>	<PIF5>	<PIF4>	<PIF3>	<PIF2>	<PIF1>	<PIF0>	<LVIF>	R/W	√	√	√	00H	559
FFE1H		IF0H	<TMIF010>	<TMIF00>	<TMIFX1>	<TMIFX0>	<TMIFH1>	<CSIF11>	<STIF6>	<SRIF6>	R/W	√	√		00H	559
FFE2H	IF1	IF1L	0	<CMPIF2>	<CMPIF1>	<CMPIF0>	<TMIF51>	0	0	<ADIF>	R/W	√	√	√	00H	559
FFE3H		IF1H	0	0	0	0	0	0	0	<IICAF0>	R/W	√	√		00H	559
FFE4H	MK0	MK0L	<SREMK6>	<PMK5>	<PMK4>	<PMK3>	<PMK2>	<PMK1>	<PMK0>	<LVIMK>	R/W	√	√	√	FFH	563
FFE5H		MK0H	<TMMK010>	<TMMK000>	<TMMKX1>	<TMMKX0>	<TMMKH1>	<CSIMK11>	<STMK6>	<SRMK6>	R/W	√	√		FFH	563
FFE6H	MK1	MK1L	1	<CMPMK2>	<CMPMK1>	<CMPMK0>	<TMMK51>	1	1	<ADMK>	R/W	√	√	√	FFH	563
FFE7H		MK1H	1	1	1	1	1	1	1	<IICAMK0>	R/W	√	√		FFH	563
FFE8H	PR0	PR0L	<SREPR6>	<PPR5>	<PPR4>	<PPR3>	<PPR2>	<PPR1>	<PPR0>	<LVIPR>	R/W	√	√	√	FFH	566
FFE9H		PR0H	<TMPR010>	<TMPR000>	<TMPRX1>	<TMPRX0>	<TMPRH1>	<CSIPR11>	<STPR6>	<SRPR6>	R/W	√	√		FFH	566
FFEAH	PR1	PR1L	1	<CMPPR2>	<CMPPR1>	<CMPPR0>	<TMPR51>	1	1	<ADPR>	R/W	√	√	√	FFH	566
FFEBH		PR1H	1	1	1	1	1	1	1	<IICAPR0>	R/W	√	√		FFH	566
FFECH to FFEFH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
FFF0H	IMS	RAM2	RAM1	RAM0	0	ROM3	ROM2	ROM1	ROM0	R/W	-	√	-	CFH ^{注3}	635	
FFF1H to FFFAH	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	
FFFBH	PCC	0	0	0	0	0	PCC2	PCC1	PCC0	R/W	√	√	-	01H	157	

- 注
1. LVIM 复位值根据复位源和选项字节设置来变化。
 2. LVIS 的复位值根据复位源变化。
 3. 复位信号的产生使 ROM 区的设置不确定。因此，复位释放后按照表 3-1 复位设置的指示设置各产品对应的值。

备注 对于用括号(<>)表示的位名称，该位名称在 RA78K0 中定义为保留字节，并定义为 sfr 变量，在 CC78K0 中通过 #pragma sfr 指令来使用。

3.3 指令地址寻址

指令地址由程序计数器（PC）的内容决定，通常每当执行另一个指令时，根据执行指令时所获取的下一条指令字节数，程序计数器（PC）的内容自动增加（为每个字节+1）。当执行转移指令时，将程序计数器（PC）的内容设置为转移目的地址，并通过以下寻址方式进行跳转（有关指令的详情，请参见 **78K/0 系列指令用户手册（U12326E）**）。

3.3.1 相对寻址


[功能]

通过将指令码的 8 位立即数（偏移值：jdisp8）与下一条指令的起始地址相加，结果赋给程序计数器（PC），然后转向该地址。偏移值是带符号数据补码（-128 至 +127）且位 7 变为符号位。

换言之，相对寻址中的分支范围是从下一条指令起始地址的-128 至 +127 范围之间。

该功能在执行 BR \$addr16 指令或条件分支指令时执行。

[图例]



当 S = 0时, α 所有的位为 0。
 当 S = 1时, α 所有的位为 1。


3.3.2 直接寻址

[功能]


指令字中的立即数赋给程序计数器（PC）并转移到该地址。
 该功能在执行 CALL !addr16 或 BR !addr16 或 CALLF !addr11 指令时执行。
 CALL !addr16 和 BR !addr16 指令可转移至整个存储空间。
 CALLF !addr11 指令转移地址范围在 0800H 至 0FFFH 之间。

[图例]

CALL !addr16 和 BR !addr16 指令



CALLF !addr11 指令



3.3.3 表间接寻址


[功能]

通过指令码第 1 至 5 位的立即数访问特定存储区中表的内容（转移目的地址），并将表的内容赋给程序计数器（PC），然后转向该地址执行程序。

该功能在执行 CALLT [addr5]指令时执行。

该指令可访问由 addr5 表示的地址以及存储在 0040H 至 007FH 存储区表中的地址，并允许跳转至整个存储空间。

[图例]




3.3.4 寄存器寻址

[功能]

将由指令字指定的寄存器对（AX）的内容赋给程序计数器（PC）并转到该地址。
该功能在执行 BR AX 指令时执行。

[图例]



3.4 操作数地址寻址

指令执行期间，以下方法可指定要操作的寄存器和存储器（寻址）。

3.4.1 隐含寻址

[功能]

这种寻址方式自动寻址通用寄存器中作为累加器（A 和 AX）使用的寄存器。
在 78K0/1x2 微控制器系列指令中，以下指令采用隐含寻址。

指令	由隐含寻址指定的寄存器
MULU	A 寄存器存放被乘数，AX 寄存器存放乘积
DIVUW	AX 寄存器存放被除数和商数
ADJBA/ADJBS	A 寄存器用于变为十进制校正目标的数值的存储
ROR4/ROL4	A 寄存器用于经过数字循环的数字数据的存储

[操作数格式]

因为隐含寻址可自动用于指令，所以不需要特殊的操作数格式。

[举例说明]

以 MULU X 为例

使用 8 位 × 8 位乘法指令将 A 寄存器和 X 寄存器的乘积存储在 AX 中。在该例中，A 和 AX 寄存器由隐含寻址指定。

3.4.2 寄存器寻址

[功能]

寄存器寻址方式将通用寄存器作为操作数进行访问，并由寄存器组选择标志（RBS0 至 RBS1）和指令中的寄存器标示码来指定需要访问的通用寄存器。

当具有以下格式的指令执行时，采用寄存器寻址方式。如果使用 8 位寄存器，则指令码使用 3 位来表示一个一个 8 位寄存器。

[操作数格式]


标识符	说明
r	X, A, C, B, E, D, L, H
rp	AX, BC, DE, HL

'r' 和 'rp'可用绝对名称（R0 至 R7 以及 RP0 至 RP3）和功能名称（X, A, C, B, E, D, L, H, AX, BC, DE, and HL）进行描述。

[举例说明]


MOV A, C; 选择 C 寄存器作为 r

操作码



INCW DE; 选择 DE 寄存器对作为 rp

操作码



3.4.3 直接寻址

[功能]


存储器根据指令字中的操作数地址（立即数）进行直接寻址。
该寻址可在所有的存储空间进行。

[操作数格式]


标识符	说明
addr16	标号或 16 位立即数

[举例说明]

MOV A, !0FE00H; 设置 !addr16 至 FE00H



[图例]



3.4.4 短直接寻址

[功能]

用指令中的 8 位立即数直接对存储器中的固定区域进行寻址。

该方式寻址范围是 FE20H 至 FF1FH 共 256 字节。内部高速 RAM 和特殊功能寄存器（SFR）分别被映射到 FE20H 至 FEFFH 和 FF00H 至 FF1FH。

应用短直接寻址的 SFR 区域（FF00H 至 FF1FH）是全部 SFR 区域的一部分。程序中经常访问的端口和定时器/事件计数器的比较和捕获寄存器被映射在该区域，这些 SFR 可以用很少的字节和时钟数进行访问。

如果 8 位立即数在 20H 至 FFH 之间，将有效地址的位 8 设为 0。如果 8 位立即数在 00H 至 1FH 之间，将位 8 设为 1。参见如下所示的[图例]。

[操作数格式]


标识符	说明
saddr	表示标号或 FE20H 至 FF1FH 的立即数
saddrp	表示标号或 FE20H 至 FF1FH 的立即数（仅限于偶地址）

[举例说明]


LB1 EQU 0FE30H ; 用 LB1 定义 FE30H。

:

MOV LB1, A ; 当 LB1 表示 saddr 区域的 FE30H 时，寄存器 A 的值赋给该地址



[图例]



当 8 位立即数为 20H 至 FFH 时， $\alpha = 0$

当 8 位立即数为 00H 至 1FH 时， $\alpha = 1$

3.4.5 特殊功能寄存器（SFR）寻址

[功能]

通过指令字中的 8 位立即数对存储器的特殊功能寄存器（SFR）区域进行寻址。


该寻址空间为 FF00H 在 FF00H 和 FFE0H 至 FFFFH 共 240 字节。而映射在 FF00H 至 FF1FH 的 SFR 则用短直接寻址进行访问。

[操作数格式]


标识符	说明
sfr	特殊功能寄存器名称
sfrp	16 位可操作特殊功能寄存器名称（仅限于偶地址）

[举例说明]

MOV PM0, A; 选择 PM0（FF20H）作为 sfr



[图例]



3.4.6 寄存器间接寻址

[功能]

根据寄存器对的内容进行寻址。该寄存器对由寄存器组选择标志（RBS0 和 RBS1）和寄存器对指定码指定。该寻址可在所有的存储空间进行。


[操作数格式]

标识符	说明
-	[DE], [HL]


[举例说明]

MOV A, [DE]; 选择 [DE] 作为寄存器对

操作码



[图例]



3.4.7 基址寻址

[功能]

将 8 位立即数作为偏移量与基址寄存器的内容相加，也就是由寄存器组选择标志（RBS0 和 RBS1）指定的寄存器组中 HL 寄存器的内容，二者的和用于寻址存储器。通过将偏移量数据作为正数扩展至 16 位进行相加。忽略来自第 16 位的进位。

该寻址可在所有的存储空间进行。

[操作数格式]

标识符	说明
-	[HL + 字节]

[举例说明]


MOV A, [HL + 10H]; 设置字节为 10H

操作码

1 0 1 0 1 1 1 0

0 0 0 1 0 0 0 0

[图例]



3.4.8 基址变址寻址

[功能]

指令字中指定的 B 或 C 寄存器的内容与基址寄存器的内容相加，也就是由寄存器组选择标志（RBS0 和 RBS1）指定的寄存器组中 HL 寄存器的内容，二者的和用于寻址存储器。通过将 B 或 C 寄存器的内容作为正数扩展至 16 位进行相加。忽略来自第 16 位的进位。
该寻址可在所有的存储空间进行。


[操作数格式]

标识符	说明
-	[HL + B], [HL + C]


[举例说明]

MOV A, [HL + B]; 选择 B 寄存器

操作码



[图例]



3.4.9 堆栈寻址

[功能]

堆栈区域用堆栈指针（SP）的内容进行间接寻址。


当执行 PUSH、POP、子程序调用和返回指令时，或产生中断请求时保存/复位寄存器时自动使用该寻址方式。

仅内部高速 RAM 区域可用堆栈寻址方式进行访问。


[举例说明]

PUSH DE; 保存 DE 寄存器

操作码



[图例]



第四章 端口功能

4.1 端口功能

有两种引脚 I/O 缓冲器供电电源：AVREF 和 VDD。

供电和引脚关系如下：

表 4-1. 引脚 I/O 缓冲器供电电源

供电	对应引脚
AVREF	P20 至 P27, P70 ^注
VDD	除 P20 至 P27, P70 外的引脚 ^注

注 78K0/IY2: P20, P21, P23 至 P25
78K0/IA2: P20 至 P25
78K0/IB2: P20 至 P27, P70

78K0/Ix2 微控制器提供数字 I/O 端口，允许多种控制操作。各端口的功能如表 4-2 至 4-4 所示。

除了用作数字 I/O 端口，这些端口还具有多种复用功能。有关复用功能的详情，参见 第二章 引脚功能。

表 4-2. 端口功能 (78K0/IY2)

功能名称	I/O	功能	复位后	复用功能
P20	I/O	端口 2 5 位 I/O 端口 可以位指定输入/输出模式。	模拟输入	ANI0
P21				ANI1/PGAIN [※]
P23				ANI3/CMP2+
P24				ANI4/CMP0+
P25				ANI5/CMP1+
P31	I/O	端口 3 4 位 I/O 端口 可以位指定输入/输出模式。 可通过软件设置使用片内上拉电阻。	输入端口	TOX00/INTP2/TOOLC1
P32				TOX01/INTP3/TOOLD1
P33				TOX10
P34				TOX11/INTP4/<TOH1>/<TI51>
P121	输入	端口 12 3 位端口仅用于输入。 仅对于 P125, 可通过软件设置使用片内上拉电阻。	输入端口	X1/TOOLC0/<TI000>/<INTP0>
P122				X2/EXCLK/TOOLD0
P125				RESET/<TI000>/<INTP0>

注 仅限于 μ PD78F0750, 78F0751, 78F0752 (内置运算放大器的产品)

备注 通过设置输入转换控制寄存器 (MUXSEL) 可配置尖括号内的功能。

表 4-3. 端口功能 (78K0/IA2)

功能名称	I/O	功能	复位后	复用功能
P00	I/O	端口 0 1 位 I/O 端口 可以位指定输入/输出模式。 可通过软件设置使用片内上拉电阻。	输入端口	TI000/INTP0/<TOH1>/<TI51>
P20	I/O	端口 2 6 位 I/O 端口 可以位指定输入/输出模式。	模拟输入	ANI0/AMP- [※]
P21				ANI1/AMPOUT [※] / PGAIN [※]
P22				ANI2/AMP+ [※]
P23				ANI3/CMP2+
P24				ANI4/CMP0+
P25				ANI5/CMP1+
P31	I/O	端口 3 4 位 I/O 端口 可以位指定输入/输出模式。 可通过软件设置使用片内上拉电阻。	输入端口	TOX00/INTP2/TOOLC1
P32				TOX01/INTP3/TOOLD1
P33				TOX10
P34				TOX11/INTP4/<TOH1>/<TI51>
P60	I/O	端口 6 2 位 I/O 端口 可以位指定输入/输出模式。 可按位将输入设置为 SMBus 输入缓存。 将输出设置为 N-通道漏极开路输出 (V _{DD} 耐压)。 可通过软件设置使用片内上拉电阻。	输入端口	SCLA0/TxD6
P61				SDAA0/RxD6
P121	输入	端口 12 3 位端口仅用于输入。 仅对于 P125, 可通过软件设置使用片内上拉电阻。	输入端口	X1/TOOLC0/<TI000>/<INTP0>
P122				X2/EXCLK/TOOLD0
P125				RESET

注 仅限于 μ PD78F0753, 78F0754 (内置运算放大器的产品)

备注 通过设置输入转换控制寄存器 (MUXSEL) 可配置尖括号内的功能。

表 4-4. 端口功能 (78K0/IB2)

功能名称	I/O	功能	复位后	复用功能
P00	I/O	端口 0 3 位 I/O 端口 可以位指定输入/输出模式。 可通过软件设置使用片内上拉电阻。	输入端口	TI000/INTP0
P01				TO00/TI010
P02				SSI11/INTP5
P20	I/O	端口 2 8 位 I/O 端口 可以位指定输入/输出模式。	模拟输入	ANI0/AMP- [※]
P21				ANI1/AMPOUT [※] / PGAIN [※]
P22				ANI2/AMP+ [※]
P23				ANI3/CMP2+
P24				ANI4/CMP0+
P25				ANI5/CMP1+
P26				ANI6/CMPCOM
P27				ANI7
P30				I/O
P31	TOX00/INTP2/TOOLC1			
P32	TOX01/INTP3/TOOLD1			
P33	TOX10			
P34	TOX11/INTP4			
P35	SCK11			
P36	SI11			
P37	SO11			
P60	I/O	端口 6 2 位 I/O 端口 可以位指定输入/输出模式。 可按位将输入设置为 SMBus 输入缓存。 输出可设置为 N-通道漏极开路输出 (V _{DD} 耐压)。 可通过软件设置使用片内上拉电阻。	输入端口	SCLA0/TxD6
P61				SDAA0/RxD6
P70	I/O	端口 7 1 位 I/O 端口 可以位指定输入/输出模式。	模拟输入	ANI8
P121	输入	端口 12 3 位端口仅用于输入。 仅对于 P125, 可通过软件设置使用片内上拉电阻。	输入端口	X1/TOOLC0/<TI000>/ <INTP0>
P122				X2/EXCLK/TOOLD0
P125				RESET

注 仅限于 μ PD78F0755, 78F0756 (内置运算放大器的产品)

备注 通过设置输入转换控制寄存器 (MUXSEL) 可配置尖括号内的功能。

4.2 端口配置

端口包括以下硬件。

表 4-5. 端口配置

项目	配置
控制寄存器	<ul style="list-style-type: none"> • 78K0/IY2 <ul style="list-style-type: none"> 端口模式寄存器 (PMxx) : PM2, PM3 端口寄存器 (Pxx) : P2, P3, P12 上拉电阻选项 寄存器 (PUxx) : PU3, PU12 复位引脚模式寄存器 (RSTMASK) A/D 端口配置寄存器 0 (ADPC0) 端口复用转换控制寄存器 (MUXSEL) • 78K0/IA2 <ul style="list-style-type: none"> 端口模式 寄存器 (PMxx) : PM0, PM2, PM3, PM6 端口寄存器 (Pxx) : P0, P2, P3, P6, P12 上拉电阻选项 寄存器 (PUxx) : PU0, PU3, PU6, PU12 端口输入模式 寄存器 6 (PIM6) 端口输出模式 寄存器 6 (POM6) 复位引脚模式 寄存器 (RSTMASK) A/D 端口配置寄存器 0 (ADPC0) 端口复用转换控制寄存器 (MUXSEL) • 78K0/IB2 <ul style="list-style-type: none"> 端口模式 寄存器 (PMxx) : PM0, PM2, PM3, PM6, PM7 端口寄存器 (Pxx) : P0, P2, P3, P6, P7, P12 上拉电阻选项 寄存器 (PUxx) : PU0, PU3, PU6, PU12 端口输入模式 寄存器 6 (PIM6) 端口输出模式 寄存器 6 (POM6) 复位引脚模式 寄存器 (RSTMASK) A/D 端口配置寄存器 0 (ADPC0) A/D 端口配置寄存器 1 (ADPC1) 端口复用转换控制寄存器 (MUXSEL)
端口	<ul style="list-style-type: none"> • 78K0/IY2: 总计: 12 (CMOS I/O: 9, CMOS 输入: 3) • 78K0/IA2: 总计: 16 (CMOS I/O: 13, CMOS 输入: 3) • 78K0/IB2: 总计: 25 (CMOS I/O: 22, CMOS 输入: 3)
上拉电阻	<ul style="list-style-type: none"> • 78K0/IY2: 总计: 5 • 78K0/IA2: 总计: 8 • 78K0/IB2: 总计: 14

4.2.1 端口 0

78K0/IY2	78K0/IA2	78K0/IB2
16 引脚	20 引脚	30 引脚
-	P00/TI000/INTP0/<TOH1>/<TI51>	P00/TI000/INTP0
-	-	P01/TO00/TI010
-	-	P02/SSI11/INTP5

备注 通过设置输入转换控制寄存器（MUXSEL）可配置尖括号内的功能。

端口 0 是带有输出锁存功能的 I/O 端口。通过端口模式寄存器 0（PM0），可以按位设置端口 0 为输入或输出模式。如果 P00 至 P02 引脚用作输入端口，可通过上拉电阻选项寄存器 0（PU0）按位指定片内上拉电阻。

该端口还可用于定时器 I/O、外部中断请求输入和串行接口芯片选择输入。


通过设置端口复用转换控制寄存器（MUXSEL），可在 78K0/IA2 的 P00 指定定时器输入或定时器输出。

产生复位信号后将端口 0 设置为输入模式。

图 4-1 至 4-3 所示为端口 0 的框图。

图 4-1. P00 的功能框图（1/2）


(1) 78K0/IA2



- P0: 端口寄存器 0
- PU0: 上拉电阻选项寄存器 0
- PM0: 端口模式寄存器 0
- MUXSEL: 端口复用转换控制寄存器
- RD: 读取信号
- WR_{xx}: 写入信号


图 4-1. P0 的功能框图 (2/2)

(2) 78K0/IB2




- P0: 端口寄存器 0
- PU0: 上拉电阻选项寄存器 0
- PM0: 端口模式寄存器 0
- RD: 读取信号
- WR_{xx}: 写入信号

图 4-2. P01 的功能框图



- P0: 端口寄存器 0
- PU0: 上拉电阻选项寄存器 0
- PM0: 端口模式寄存器 0
- RD: 读取信号
- WR_{xx}: 写入信号

图 4-3. P02 的功能框图



- P0: 端口寄存器 0
 PU0: 上拉电阻选项寄存器 0
 PM0: 端口模式寄存器 0
 RD: 读取信号
 WR_{xx}: 写入信号

4.2.2 端口 2

78K0/IY2	78K0/IA2	78K0/IB2
16 引脚	20 引脚	30 引脚
P20/ANI0	P20/ANI0/AMP- ^注	P20/ANI0/AMP- ^注
P21/ANI1/PGAIN ^注	P21/ANI1/AMPOUT ^注 /PGAIN ^注	P21/ANI1/AMPOUT ^注 /PGAIN ^注
-	P22/ANI2/AMP+ ^注	P22/ANI2/AMP+ ^注
P23/ANI3/CMP2+	P23/ANI3/CMP2+	P23/ANI3/CMP2+
P24/ANI4/CMP0+	P24/ANI4/CMP0+	P24/ANI4/CMP0+
P25/ANI5/CMP1+	P25/ANI5/CMP1+	P25/ANI5/CMP1+
-	-	P26/ANI6/CMPCOM
-	-	P27/ANI7

注 仅限内置运算放大器的产品

端口 2 是带有输出锁存功能的 I/O 端口。通过使用端口模式寄存器 2（PM2），可以按位设置端口 2 为输入或输出模式。

该端口也可用于 A/D 转换器模拟输入、运算放大器 I/O、PGA（可编程增益放大器）输入、比较器输入以及比较器通用输入。

使用 P20/AMP-/ANI0 至 P27/ANI7 时，根据所用的引脚功能设置寄存器（参见表 4-6 至 4-10）。

若要将 P20/AMP-/ANI0 至 P27/ANI7 用作数字输入或数字输出，建议从离 AVREF 最远的 ANI4 引脚开始选择。若要将 P20/AMP-/ANI0 至 P27/ANI7 用作模拟输入，建议从离 AVSS 最近的引脚开始选择。

表 4-6. P20/ANI0/AMP-, P22/ANI2/AMP+ 引脚的设置功能

ADPC0 寄存器	PM2 寄存器	OPAMP0E 位 ^注	ADS 寄存器 (n = 0, 2)	P20/ANI0/AMP-, P22/ANI2/AMP+ 引脚
数字 I/O 选择	输入模式	-	选择 ANIn。	禁止设置
			不选择 ANIn。	数字输入
	输出模式	-	选择 ANIn。	禁止设置
			不选择 ANIn。	数字输出
模拟输入选择	输入模式	0	选择 ANIn。	模拟输入（转换成数字信号）
			不选择 ANIn。	模拟输入（不转换成数字信号）
		1	选择 ANIn。	模拟输入（转换成数字信号）和运算放大器输入
			不选择 ANIn。	运算放大器输入
	输出模式	-	-	禁止设置

注 仅限于 78K0/IA2, 78K0/IB2

备注 ADPC0: A/D 端口配置寄存器 0
 PM2: 端口模式寄存器 2
 OPAMP0E: 运算放大器 0 控制寄存器 (AMP0M) 的位 7
 ADS: 模拟输入通道特殊寄存器

表 4-7. P21/ANI1/AMPOUT/PGAIN 引脚的设置功能

ADPC0 寄存器	PM2 寄存器	OPAMP0E 位 ^注	PGAEN 位	ADS 寄存器	P21/ANI1/AMPOUT/PGAIN 引脚
数字 I/O 选择	输入模式	0	-	选择 ANI1。	禁止设置
				不选择 ANI1。	数字输入
		1	-	-	禁止设置
	输出模式	0	-	选择 ANI1。	禁止设置
				不选择 ANI1。	数字输出
		1	-	-	禁止设置
模拟输入选择	输入模式	0	0	选择 ANI1。	模拟输入（转换成数字信号）
				不选择 ANI1。	模拟输入（不转换成数字信号）
		0	1	选择 PGAIN。	PGA 输入（转换成数字信号）
				不选择 PGAIN。	PGA 输入（不转换成数字信号）
		1	0	选择 ANI1。	运算放大器输出（转换成数字信号）
				不选择 ANI1。	运算放大器输出（不转换成数字信号）
		1	1	选择 PGA 输出	运算放大器输出, 和 PGA 输出（转换成数字信号）
				选择 ANI1。	运算放大器输出（转换成数字信号）
				不选择 PGA 输出和 ANI1。	运算放大器输出（不转换成数字信号）
		输出模式	-	-	-

注 仅限于 78K0/IA2, 78K0/IB2

备注 ADPC0: A/D 端口配置寄存器 0
 PM2: 端口模式寄存器 2
 OPAMP0E: 运算放大器 0 控制寄存器 (AMP0M) 的位 7
 PGAEN: AMP0M 的位 6
 ADS: 模拟输入通道特殊寄存器

表 4-8. P23/ANI3/CMP2+, P24/ANI4/CMP0+, P25/ANI5/CMP1+引脚的设置功能

ADPC0 寄存器	PM2 寄存器	CMPmEN 位 (m = 0-2)	ADS 寄存器 (n = 3 至 5)	P23/ANI3/CMP2+, P24/ANI4/CMP0+, P25/ANI5/CMP1+ 引脚
数字I/O选择	输入模式	-	选择ANIn。	禁止设置
			不选择 ANIn。	数字输入
	输出模式	-	选择ANIn。	禁止设置
			不选择 ANIn。	数字输出
模拟输入选择	输入模式	0	选择ANIn。	模拟输入（转换成数字信号）
			不选择 ANIn。	模拟输入（不转换成数字信号）
		1	选择ANIn。	模拟输入（转换成数字信号）和比较输入
			不选择 ANIn。	比较输入
	输出模式	-	-	禁止设置

备注 ADPC0: A/D 端口配置寄存器 0
 PM2: 端口模式寄存器 2
 CMPmEN: 比较器 m 控制寄存器 (CmCTL) 的位 7
 ADS: 模拟输入通道特殊寄存器

表 4-9. P26/ANI6/CMPCOM 引脚的设置功能

ADPC0 寄存器	PM2 寄存器	CmMODSEL1 位 (m = 0-2)	CmMODSEL0 位 (m = 0-2)	ADS 寄存器	P26/ANI6/CMPCOM引脚
数字I/O选择	输入模式	-	-	选择ANI6。	禁止设置
				不选择 ANI6。	数字输入
	输出模式	-	-	选择ANI6。	禁止设置
				不选择 ANI6。	数字输出
模拟输入选择	输入模式	CmMODSEL1 = 0或 CmMODSEL0 = 0	-	选择ANI6。	模拟输入（转换成数字信号）
				不选择 ANI6。	模拟输入（不转换成数字信号）
		CmMODSEL1 = 1, 和 CmMODSEL0 = 1	-	选择ANI6。	模拟输入（转换成数字信号）和比较器通用输入
				不选择 ANI6。	比较器通用输入
	输出模式	-	-	-	禁止设置

备注 ADPC0: A/D 端口配置寄存器 0
 PM2: 端口模式寄存器 2
 CmMODSEL1, CmMODSEL0: 比较器 m 控制寄存器 (CmCTL) 的位 4, 3
 ADS: 模拟输入通道特殊寄存器

表 4-10. P27/ANI7 引脚的设置功能

ADPC0 寄存器	PM2 寄存器	ADS 寄存器	P27/ANI7 引脚
数字I/O选择	输入模式	选择ANI7。	禁止设置
		不选择 ANI7。	数字输入
	输出模式	选择ANI7。	禁止设置
		不选择 ANI7。	数字输出
模拟输入选择	输入模式	选择ANI7。	模拟输入（转换成数字信号）
		不选择 ANI7。	模拟输入（不转换成数字信号）
	输出模式	-	禁止设置

备注 ADPC0: A/D 端口配置寄存器 0
 PM2: 端口模式寄存器 2
 ADS: 模拟输入通道特殊寄存器


产生复位信号后将端口 2 设置为模拟输入。

图 4-4 至 4-11 显示端口 2 的框图。


注意事项 将端口 2 用作数字端口时，使引脚 AV_{REF} 的电压与 V_{DD} 引脚的电压相同。

图 4-4. P20 的功能框图

(1) 78K0/IY2



(2) 78K0/IA2, 78K0/IB2




注 仅限内置运算放大器的产品


- P2: 端口寄存器 2
- PM2: 端口模式寄存器 2
- RD: 读取信号
- WRxx: 写入信号

图 4-5. P21 的功能框图

(1) 78K0/IY2



(2) 78K0/IA2, 78K0/IB2




- P2: 端口寄存器 2
- PM2: 端口模式寄存器 2
- RD: 读取信号
- WR_{xx}: 写入信号

注 仅限内置运算放大器的产品


备注 PGA: 可编程增益放大器

图 4-6. P22 的功能框图



注 仅限内置运算放大器的产品

图 4-7. P23 的功能框图



- P2: 端口寄存器 2
- PM2: 端口模式寄存器 2
- RD: 读取信号
- WR_{xx}: 写入信号

图 4-8. P24 的功能框图





图 4-9. P25 的功能框图



- P2: 端口寄存器 2
- PM2: 端口模式寄存器 2
- RD: 读取信号
- WR_{xx}: 写入信号

图 4-10. P26 的功能框图





图 4-11. P27 的功能框图



- P2: 端口寄存器 2
- PM2: 端口模式寄存器 2
- RD: 读取信号
- WR_{xx}: 写入信号

4.2.3 端口 3

78K0/IY2	78K0/IA2	78K0/IB2
16 引脚	20 引脚	30 引脚
-	-	P30/TOH1/TI51/INTP1
P31/TOX00/INTP2/TOOLC1	P31/TOX00/INTP2/TOOLC1	P31/TOX00/INTP2/TOOLC1
P32/TOX01/INTP3/TOOLD1	P32/TOX01/INTP3/TOOLD1	P32/TOX01/INTP3/TOOLD1
P33/TOX10	P33/TOX10	P33/TOX10
P34/TOX11/INTP4/<TOH1>/<TI51>	P34/TOX11/INTP4/<TOH1>/<TI51>	P34/TOX11/INTP4
-	-	P35/SCK11
-	-	P36/SI11
-	-	P37/SO11

备注 通过设置输入转换控制寄存器（MUXSEL）可配置尖括号内的功能。

端口 3 是带有输出锁存功能的 I/O 端口。通过使用端口模式寄存器 3（PM3），可以按位设置端口 3 为输入或输出模式。当 P30 至 P37 引脚用作输入端口时，可用上拉电阻选项寄存器 3（PU3）按位指定使用片内上拉电阻。

该端口也可用作外部中断请求输入，定时器 I/O，串行接口的时钟 I/O 和数据 I/O 以及 flash 存储器编程器/片上调试器的时钟输入和数据 I/O。

通过设置端口复用转换控制寄存器（MUXSEL），可指定在 78K0/IY2 和 78K0/IA2 的 P34 为定时器输入或定时器输出。


产生复位信号后将端口 3 设置为输入模式。

图 4-12 至 4-19 所示为端口 3 的框图。

注意事项 要使用 78K0/IB2 的 P35/SCK11 和 P37/SO11 作为通用端口，需将串行操作模式寄存器 11（CSIM11）和串行时钟选择寄存器 11（CSIC11）设置为默认状态（00H）。


备注 关于如何用 TOOLC1/P31，TOOLD1/P32 连接 flash 存储器编程器，参见第二十五章 FLASH 存储器。关于如何连接 TOOLC1/P31，TOOLD1/P32 和片上调试仿真器，参见第二十六章 片上调试功能。

图 4-12. P30 的功能框图




- P3: 端口寄存器 3
- PU3: 上拉电阻选项寄存器 3
- PM3: 端口模式寄存器 3
- RD: 读取信号
- WR_{xx}: 写入信号

图 4-13. P31 的功能框图




- P3: 端口寄存器 3
- PU3: 上拉电阻选项寄存器 3
- PM3: 端口模式寄存器 3
- RD: 读取信号
- WR_{xx} : 写入信号

图 4-14. P31 的功能框图



- P3: 端口寄存器 3
- PU3: 上拉电阻选项寄存器 3
- PM3: 端口模式寄存器 3
- RD: 读取信号
- WR_{xx}: 写入信号


图 4-15. P33 的功能框图



- P3: 端口寄存器 3
- PU3: 上拉电阻选项寄存器 3
- PM3: 端口模式寄存器 3
- RD: 读取信号
- WR_{xx} : 写入信号

图 4-16. P34 的功能框图 (1/2)

(1) 78K0/IY2, 78K0/IA2




- P3: 端口寄存器 3
- PU3: 上拉电阻选项寄存器 3
- PM3: 端口模式寄存器 3
- RD: 读取信号
- WR_{xx}: 写入信号

注 仅限于 78K0/IA2


图 4-16. P34 的功能框图 (2/2)

(2) 78K0/IB2




- P3: 端口寄存器 3
- PU3: 上拉电阻选项寄存器 3
- PM3: 端口模式寄存器 3
- RD: 读取信号
- WR_{xx}: 写入信号

图 4-17. P35 的功能框图




- P3: 端口寄存器 3
- PU3: 上拉电阻选项寄存器 3
- PM3: 端口模式寄存器 3
- RD: 读取信号
- WR_{xx} : 写入信号

图 4-18. P36 的功能框图



- P3:** 端口寄存器 3
PU3: 上拉电阻选项寄存器 3
PM3: 端口模式寄存器 3
RD: 读取信号
 WR_{xx} : 写入信号

图 4-19. P37 的功能框图



- P3: 端口寄存器 3
- PU3: 上拉电阻选项寄存器 3
- PM3: 端口模式寄存器 3
- RD: 读取信号
- WR_{xx} : 写入信号

4.2.4 端口 6

78K0/IY2	78K0/IA2	78K0/IB2
16 引脚	20 引脚	30 引脚
-	P60/SCLA0/TxD6	P60/SCLA0/TxD6
-	P61/SDAA0/RxD6	P61/SDAA0/RxD6

端口 6 是带有输出锁存功能的 I/O 端口。使用端口模式寄存器 6 (PM6)，可按位设置端口 6 为输入或输出模式。当 P60 和 P61 引脚用作输入端口时，可用上拉电阻选项寄存器 6 (PU6) 按位指定使用片内上拉电阻。

P60 和 P61 引脚的输入可通过使用端口输入模式寄存器 6 (PIM6) 按位指定为标准输入缓存器或 SMBus 输入缓存器。

P60 和 P61 引脚的输出可通过使用端口输出模式寄存器 6 (POM6) 按位指定为标准 CMOS 输出或 N 沟道漏极开路输出 (V_{DD} 耐压)。


该端口还可用于串行接口数据 I/O 和时钟 I/O。

产生复位信号后将端口 6 设置为输入模式。

注意事项 若要将 78K0/IA2 和 78K0/IB2 的 P60/SCLA0/TxD6 用作通用端口，需将异步串行接口控制寄存器 6 (ASICL6) 的位 0 (TXDLV6) 清为 0 (TxD6 的标准输出)。


图 4-20 和 4-21 所示为端口 6 的框图。

图 4-20. P60 的功能框图



- P6:** 端口寄存器 6
PU6: 上拉电阻选项寄存器 6
PM6: 端口模式寄存器 6
PIM6: 端口输入模式寄存器 6
POM6: 端口输出模式寄存器 6
RD: 读取信号
WR_{xx}: 写入信号

图 4-21. P61 的功能框图



- P6:** 端口寄存器 6
PU6: 上拉电阻选项寄存器 6
PM6: 端口模式寄存器 6
PIM6: 端口输入模式寄存器 6
POM6: 端口输出模式寄存器 6
RD: 读取信号
WR_{xx}: 写入信号

4.2.5 端口 7

78K0/IY2	78K0/IA2	78K0/IB2
16 引脚	20 引脚	30 引脚
—	—	P70/ANI8

端口 7 是带有输出锁存功能的 I/O 端口。可使用端口模式寄存器 7 (PM7) 按位设置端口 7 为输入或输出模式。该端口还可用于 A/D 转换器模拟输入。

使用 P70/AM8 时，根据所用的引脚功能设置寄存器（参见表 4-11）。

表 4-11. P70/ANI8 引脚的设置功能


ADPC1 寄存器	PM7 寄存器	ADS 寄存器	P70/ANI8 引脚
数字 I/O 选择	输入模式	选择 ANI8。	禁止设置
		不选择 ANI8。	数字输入
	输出模式	选择 ANI8。	禁止设置
		不选择 ANI8。	数字输出
模拟输入选择	输入模式	选择 ANI8。	模拟输入（转换成数字信号）
		不选择 ANI8。	模拟输入（不转换成数字信号）
	输出模式	—	禁止设置

备注 ADPC1: A/D 端口配置寄存器 1
 PM7: 端口模式寄存器 7
 ADS: 模拟输入通道特殊寄存器

产生复位信号后将端口 7 设置为模拟输入。

图 4-22 所示为端口 7 的框图。

图 4-22. P70 的功能框图



- P7: 端口寄存器 7
- PM7: 端口模式寄存器 7
- RD: 读取信号
- WR_{xx}: 写入信号

4.2.6 端口 12

78K0/IY2	78K0/IA2	78K0/IB2
16 引脚	20 引脚	30 引脚
P121/X1/TOOLC0/<TI000>/<INTP0>	P121/X1/TOOLC0/<TI000>/<INTP0>	P121/X1/TOOLC0/<TI000>/<INTP0>
P122/X2/EXCLK/TOOLD0	P122/X2/EXCLK/TOOLD0	P122/X2/EXCLK/TOOLD0
P125/RESET/<TI000>/<INTP0>	P125/RESET	P125/RESET

备注 通过设置输入转换控制寄存器（MUXSEL）可配置尖括号内的功能。

P121, P122 和 P125 用作输入端口。

当该端口仅用作 P125 的输入端口时，片内上拉电阻可用上拉电阻选项寄存器 12（PU12）指定。

该端口也可用作主系统时钟连接振荡器的电压输入，主系统时钟的外部时钟输入，外部复位输入，以及 flash 存储器编程器/片上调试器的时钟输入和数据 I/O。

通过设置端口复用转换控制寄存器（MUXSEL），定时器输入或外部中断请求输入也可指定在 78K0/Ix2 的 P121 和 78K0/IY2 的 P125。

将 P125/RESET 用作输入端口时设置复位引脚模式寄存器（RSTMASK）的位 5（RSTM）为 1，而将 P125/RESET 用作外部复位输入时将 RSTM 清 0。


产生复位信号后将端口 12 设置为输入模式。

图 4-23 和 4-24 所示为端口 12 的框图。

- 注意事项**
1. 当使用 P121, P122 引脚连接主系统时钟（X1、X2）的振荡器时，或者输入主系统时钟（EXCLK）的外部时钟时，必须使用时钟工作模式选择寄存器（OSCCTL）对 X1 振荡模式或外部时钟输入模式进行设置（有关详情，请参见 5.3（1）时钟工作模式选择寄存器（OSCCTL））。OSCCTL 的复位值为 00H（P121, P122 引脚都是输入端口引脚）。
 2. 复位解除后在外部复位输入下设置 RESET/P125。
 3. 因为复位或释放后，RESET/P125 会立即设置为外部复位输入。如果低电平那输入时产生复位信号，则该复位状态将持续直到输入变为高电平。

备注 关于如何用 TOOLC0/X1, TOOLD0/X2 连接 flash 存储器编程器，参见第二十五章 FLASH 存储器。关于如何连接 TOOLC0/X1, TOOLD0/X2 和片上调试仿真器，参见第二十六章 片上调试功能。

图 4-23. P121, P122 的框图



MUXSEL: 端口复用转换控制寄存器

OSCCTL: 时钟操作模式选择寄存器


RD: 读取信号

WR_{xx}: 写入信号


注 仅限于 78K0/IY2

图 4-24. P125 的功能框图

(1) 78K0/IY2



(2) 78K0/IA2, 78K0/IB2



- PU12: 上拉电阻选项寄存器 12
 RSTMASK: 复位引脚模式寄存器
 MUXSEL: 端口复用转换控制寄存器
 RD: 读取信号
 WR_{xx}: 写入信号

注意事项 因为复位或释放后，RESET/P125 会立即设置为外部复位输入。如果低电平那输入时产生复位信号，则该复位状态将持续直到输入变为高电平。

备注 复位后，外部复位功能和上拉电阻使能（RSTM = 0，PU125 = 1）。用作端口功能时设置 RSTM 位为 1。

4.3 控制端口功能的寄存器

端口功能有以下八种类型的控制寄存器。

- 端口模式寄存器 (PMxx)
- 端口寄存器 (Pxx)
- 上拉电阻选项寄存器 (PUxx)
- 端口输入模式寄存器 6 (PIM6)^{注1}
- 端口输出模式寄存器 6 (POM6)^{注1}
- 复位引脚模式寄存器 (RSTMASK)
- A/D 端口配置寄存器 0, 1^{注2} (ADPC0, ADPC1^{注2})
- 端口复用转换控制寄存器 (MUXSEL)

- 注 1. 仅限于 78K0/IA2, 78K0/IB2
2. 仅限于 78K0/IB2

(1) 端口模式寄存器 (PMxx)

这类寄存器按位指定端口输入或者输出模式。

这类寄存器可由 1 位或 8 位存储器操作指令设置。

产生的复位信号将这类寄存器设置为 FFH。

当端口引脚用作复用功能引脚时，应通过参考 4.5 使用复用功能时端口模式寄存器和输出锁存功能的设置 设置端口模式寄存器。

图 4-25. 端口模式寄存器的格式 (78K0/IY2)

符号	7	6	5	4	3	2	1	0	地址	复位后	R/W
PM2	1	1	PM25 ^注	PM24 ^注	PM23 ^注	1	PM21 ^注	PM20 ^注	FF22H	FFH	R/W
PM3	1	1	1	PM34	PM33	PM32	PM31	1	FF23H	FFH	R/W

PMmn	Pmn 引脚 I/O 模式选择 (m = 2, 3; n = 0 至 5)
0	输出模式 (输出缓存打开)
1	输入模式 (输出缓存关闭)

注 若要使用 ADPC0 寄存器将该引脚设置为模拟输入，需将其设置为输入模式。

注意事项 确保设置 PM2 的位 2, 6, 7 以及 PM3 的位 0, 5 至 7 为 1。

图 4-26. 端口模式寄存器的格式 (78K0/IA2)

符号	7	6	5	4	3	2	1	0	地址	复位后	R/W
PM0	1	1	1	1	1	1	1	PM00	FF20H	FFH	R/W
PM2	1	1	PM25 ^注	PM24 ^注	PM23 ^注	PM22 ^注	PM21 ^注	PM20 ^注	FF22H	FFH	R/W
PM3	1	1	1	PM34	PM33	PM32	PM31	1	FF23H	FFH	R/W
PM6	1	1	1	1	1	1	PM61	PM60	FF26H	FFH	R/W

PMmn	Pmn 引脚 I/O 模式选择 (m = 0, 2, 3, 6; n = 0 至 5)	
0	输出模式 (输出缓存打开)	
1	输入模式 (输出缓存关闭)	

注 若要用 ADPC0 寄存器将该引脚设置为模拟输入，需将其设置为输入模式。

注意事项 确保设置 PM0 的位 1 至 7、PM3 的位 1, 5 至 7 以及 PM6 的位 2 至 7 为 1。

图 4-27. 端口模式寄存器的格式 (78K0/IB2)

符号	7	6	5	4	3	2	1	0	地址	复位后	R/W
PM0	1	1	1	1	1	PM02	PM01	PM00	FF20H	FFH	R/W
PM2	PM27 ^注	PM26 ^注	PM25 ^注	PM24 ^注	PM23 ^注	PM22 ^注	PM21 ^注	PM20 ^注	FF22H	FFH	R/W
PM3	PM37	PM36	PM35	PM34	PM33	PM32	PM31	PM30	FF23H	FFH	R/W
PM6	1	1	1	1	1	1	PM61	PM60	FF26H	FFH	R/W
PM7	1	1	1	1	1	1	1	PM70 ^注	FF27H	FFH	R/W

PMmn	Pmn 引脚 I/O 模式选择 (m = 0, 2, 3, 6, 7; n = 0 至 7)	
0	输出模式 (输出缓存开启)	
1	输入模式 (输出缓存关闭)	

注 若要用 ADPC1 或 ADPC0 寄存器将该引脚设置为模拟输入，需将其设置为输入模式。

注意事项 确保设置 PM0 的位 3 至 7、PM6 的位 2 至 7 以及 PM7 的位 1 至 7 为 1。

(2) 端口寄存器 (Pxx)

这类寄存器用于设置芯片端口要输出的数据。

如果在输入模式下读端口，则读取引脚电平。如果在输出模式下读端口，则读取输出锁存值。

这类寄存器可由 1 位或 8 位存储器操作指令设置。

产生复位信号将这些寄存器清除为 00H。

图 4-28. 端口寄存器的格式 (78K0/IY2)

符号	7	6	5	4	3	2	1	0	地址	复位后	R/W
P2	0	0	P25 ^{注1}	P24 ^{注1}	P23 ^{注1}	0	P21 ^{注1}	P20 ^{注1}	FF02H	00H (输出锁存)	R/W
P3	0	0	0	P34	P33	P32	P31	0	FF03H	00H (输出锁存)	R/W
P12	0	0	P125	0	0	P122 ^{注2}	P121 ^{注2}	0	FF0CH	00H	R

Pmn	m = 2, 3, 12; n = 0 至 5	
	输出数据控制 (输出模式下)	输入数据读取 (输入模式下)
0	输出 0	输入低电平
1	输出 1	输入高电平

- 注 1. 若该引脚设置为模拟输入以及输入模式，禁止访问输出锁存器。
 2. 在 X1 振荡模式或外部时钟输入模式下，该引脚的输出锁存器的读出值恒为“0”。

图 4-29. 端口寄存器的格式 (78K0/IA2)

符号	7	6	5	4	3	2	1	0	地址	复位后	R/W
P0	0	0	0	0	0	0	0	P00	FF00H	00H (输出锁存)	R/W
P2	0	0	P25 ^{注1}	P24 ^{注1}	P23 ^{注1}	P22 ^{注1}	P21 ^{注1}	P20 ^{注1}	FF02H	00H (输出锁存)	R/W
P3	0	0	0	P34	P33	P32	P31	0	FF03H	00H (输出锁存)	R/W
P6	0	0	0	0	0	0	P61	P60	FF06H	00H (输出锁存)	R/W
P12	0	0	P125	0	0	P122 ^{注2}	P121 ^{注2}	0	FF0CH	00H	R

Pmn	m = 0, 2, 3, 6, 12; n = 0 至 5	
	输出数据控制 (输出模式下)	输入数据读取 (输入模式下)
0	输出 0	输入低电平
1	输出 1	输入高电平

- 注 1. 若该引脚设置为模拟输入以及输入模式，禁止访问输出锁存器。
 2. 在 X1 振荡模式或外部时钟输入模式下，该引脚的输出锁存器的读出值恒为“0”。

图 4-30. 端口寄存器的格式 (78K0/IB2)

符号	7	6	5	4	3	2	1	0	地址	复位后	R/W
P0	0	0	0	0	0	P02	P01	P00	FF00H	00H (输出锁存)	R/W
P2	P27 ^{注1}	P26 ^{注1}	P25 ^{注1}	P24 ^{注1}	P23 ^{注1}	P22 ^{注1}	P21 ^{注1}	P20 ^{注1}	FF02H	00H (输出锁存)	R/W
P3	P37	P36	P35	P34	P33	P32	P31	P30	FF03H	00H (输出锁存)	R/W
P6	0	0	0	0	0	0	P61	P60	FF06H	00H (输出锁存)	R/W
P7	0	0	0	0	0	0	0	P70	FF07H	00H (输出锁存)	R/W
P12	0	0	P125	0	0	P122 ^{注2}	P121 ^{注2}	0	FF0CH	00H	R

Pmn	m = 0, 2, 3, 6, 7, 12; n = 0 至 7	
	输出数据控制 (输出模式下)	输入数据读取 (输入模式下)
0	输出 0	输入低电平
1	输出 1	输入高电平

- 注
1. 若该引脚设置为模拟输入以及输入模式，禁止访问输出锁存器。
 2. 在 X1 振荡模式或外部时钟输入模式下，该引脚的输出锁存器的读出值恒为“0”。

(3) 上拉电阻选项寄存器 (PUxx)

这类寄存器指定是否要使用片内上拉电阻。片内上拉电阻可以按位单元用于引脚输入模式的位设置，引脚上拉电阻已在这些寄存器中设置使用。不论是否设置这类寄存器，设置为输出模式的引脚和用作复用功能的输出引脚都不能设置使用片内上拉电阻。

这类寄存器可由 1 位或 8 位存储器操作指令设置。

产生的复位信号将这类寄存器清为 00H (仅 PU12 设置为 20H)。

图 4-31. 上拉电阻选项寄存器的格式 (78K0/IY2)

符号	7	6	5	4	3	2	1	0	地址	复位后	R/W
PU3	0	0	0	PU34	PU33	PU32	PU31	0	FF33H	00H	R/W
PU12	0	0	PU125	0	0	0	0	0	FF3CH	20H	R/W
	PUmn	Pmn 引脚片内上拉电阻选择 (m = 3, 12; n = 1 至 5)									
	0	不连接片内上拉电阻									
	1	连接片内上拉电阻									

图 4-32. 上拉电阻选项寄存器的格式 (78K0/IA2)

符号	7	6	5	4	3	2	1	0	地址	复位后	R/W
PU0	0	0	0	0	0	0	0	PU00	FF30H	00H	R/W
PU3	0	0	0	PU34	PU33	PU32	PU31	0	FF33H	00H	R/W
PU6	0	0	0	0	0	0	PU61	PU60	FF36H	00H	R/W
PU12	0	0	PU125	0	0	0	0	0	FF3CH	20H	R/W
	PUmn	Pmn 引脚片内上拉电阻选择 (m = 0, 3, 6, 12; n = 0 至 5)									
	0	不连接片内上拉电阻									
	1	连接片内上拉电阻									

图 4-33. 上拉电阻选项寄存器的格式 (78K0/IB2)

符号	7	6	5	4	3	2	1	0	地址	复位后	R/W
PU0	0	0	0	0	0	PU02	PU01	PU00	FF30H	00H	R/W
PU3	PU37	PU36	PU35	PU34	PU33	PU32	PU31	PU30	FF33H	00H	R/W
PU6	0	0	0	0	0	0	PU61	PU60	FF36H	00H	R/W
PU12	0	0	PU125	0	0	0	0	0	FF3CH	20H	R/W
	PUmn	Pmn 引脚片内上拉电阻选择 (m = 0, 3, 6, 12; n = 0 至 7)									
	0	不连接片内上拉电阻									
	1	连接片内上拉电阻									

(4) 端口输入模式寄存器 6 (PIM6) [※]

该寄存器按位设置 P60 或 P61 的输入缓冲器。使用遵循 I²C 通信中的 SMBus 规范的输入时，选择 SMBus 输入缓冲器。

可通过 1 位或 8 位的存储操作指令设置此寄存器。

产生复位信号将该寄存器清除为 00H。

注 仅限于 78K0/IA2, 78K0/IB2

图 4-34. 端口输入模式寄存器 6 (PIM6) 的格式 (仅限于 78K0/IA2, 78K0/IB2)

地址: FF3EH 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
PIM6	0	0	0	0	0	0	PIM61	PIM60

PIM6n	P6n 引脚输入缓冲器选择 (n = 0, 1)
0	标准输入 (施密特) 缓冲器
1	SMBus 输入缓冲器

(5) 端口输出模式寄存器 6 (POM6) [※]

该寄存器按 1 位设置 P61 的输出模式。

I²C 通讯期间, 设置 POM60 和 POM61 为 1.

<R> 使用 P60/TxD6/SCLA0 引脚作为串行接口 UART6/DALI 数据输出时, POM60 清零。

可通过 1 位或 8 位的存储操作指令设置此寄存器。

产生复位信号将该寄存器清除为 00H。

注 仅限于 78K0/IA2, 78K0/IB2

图 4-35. 端口输出模式寄存器 6 (POM6) 的格式 (仅限于 78K0/IA2, 78K0/IB2)

地址: FF2AH 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
POM6	0	0	0	0	0	0	POM61	POM60

POM6n	P6n 引脚输出模式选择 (n = 0, 1)
0	标准输出 (CMOS 输出) 模式
1	N 沟道漏极开路输出 (V _{DD} 耐压) 模式

(6) 复位引脚模式寄存器 (RSTMASK)

该寄存器设置 $\overline{\text{RESET}}/\text{P125}$ 的引脚功能（外部复位输入/专用输入端口）。

可通过 1 位或 8 位的存储操作指令设置此寄存器。

产生复位信号将该寄存器清除为 00H。

图 4-36. 复位引脚模式寄存器 (RSTMASK) 的格式

地址: FF2DH 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
RSTMASK	0	0	RSTM	0	0	0	0	0

RSTM	$\overline{\text{RESET}}/\text{P125}$ 引脚功能选择
0	用作外部复位输入 ($\overline{\text{RESET}}$)
1	用作专用输入端口 (P125)

(7) A/D 端口配置寄存器 0, 1^注 (ADPC0, ADPC1^注)

ADPC0 转换 P20/AMP-/ANI0 至 P27/ANI7 引脚为数字 I/O 或端口的模拟输入。ADPC0 的每一位对应端口 2 的一个引脚，而且可以按位设定。

ADPC1 转换 P70/ANI8 数字 I/O 或端口的模拟输入并可按位进行指定。

这些寄存器可由 1 位或 8 位存储器操作指令设置。

产生复位信号将 ADPC0 和 ADPC1 清除为 00H。

注 仅限于 78K0/IB2

图 4-37. A/D 端口配置寄存器 0 (ADPC0) 的格式

(1) 78K0/IY2

地址: FF2EH 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
ADPC0	0	0	ADPCS5	ADPCS4	ADPCS3	0	ADPCS1	ADPCS0

(2) 78K0/IA2

地址: FF2EH 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
ADPC0	0	0	ADPCS5	ADPCS4	ADPCS3	ADPCS2	ADPCS1	ADPCS0

(3) 78K0/IB2

地址: FF2EH 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
ADPC0	ADPCS7	ADPCS6	ADPCS5	ADPCS4	ADPCS3	ADPCS2	ADPCS1	ADPCS0

ADPCS _n	数字 I/O 或模拟输入选择 (n = 0 至 7)
0	模拟输入
1	数字 I/O

- 注意事项**
1. 用端口模式寄存器 2 (PM2) 将设置为模拟输入的该引脚设置输入模式。
 2. 如果数据写入 ADPC0, 则产生一个等待周期。当外围硬件时钟停止时禁止向 ADPC0 写入数据。详情参见第三十一章 等待的注意事项。

图 4-38. A/D 端口配置寄存器 1 (ADPC1) 的格式 (仅限于 78K0/IB2)

地址: FF2FH 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
ADPC1	0	0	0	0	0	0	0	ADPCS8

ADPCS8	数字 I/O 或 模拟输入选择
0	模拟输入
1	数字 I/O

- 注意事项**
1. 用端口模式寄存器 7 (PM7) 将设置为模拟输入的该引脚设置输入模式。
 2. 如果数据写入 ADPC1, 则产生一个等待周期。当外围硬件时钟停止时禁止向 ADPC1 写入数据。详情参见第三十一章 等待的注意事项。

(8) 端口复用转换控制寄存器 (MUXSEL)

该寄存器指定引脚功能。

可通过 1 位或 8 位的存储操作指令设置此寄存器。

产生复位信号将 MUXSEL 清除为 00H。

图 4-39. 端口复用控制寄存器的格式 (MUXSEL) (1/2)

(1) 78K0/IY2

地址: FF39H 复位后: 00H R/W

符号	<7>	<6>	<5>	<4>	3	<2>	1	<0>
MUXSEL	INTP0SEL1	INTP0SEL0	TM00SEL1	TM00SEL0	0	TM5SEL0	0	TMHSEL0

INTP0SEL1	INTP0SEL0	外部中断输入 (INTP0) 引脚指定
0	0	(默认)
0	1	P121/INTP0
1	0	P125/INTP0
1	1	禁止设置

TM00SEL1	TM00SEL0	16 位定时器/事件计数器 00 输入 (TI000) 引脚指定
0	0	(默认)
0	1	P121/TI000
1	0	P125/TI000
1	1	禁止设置

TM5SEL0	8 位定时器/事件计数器 51 输入 (TI51) 引脚指定
0	(默认)
1	P34/TI51

TMHSEL0	8 位定时器 H1 输出 (TOH1) 引脚指定
0	(默认)
1	P34/TOH1

图 4-39. 端口复用控制寄存器的格式 (MUXSEL) (2/2)

(2) 78K0/IA2

地址: FF39H 复位后: 00H R/W

符号	7	<6>	5	<4>	<3>	<2>	<1>	<0>
MUXSEL	0	INTP0SEL0	0	TM00SEL0	TM5SEL1	TM5SEL0	TMHSEL1	TMHSEL0

INTP0SEL0	外部中断输入 (INTP0) 引脚指定	
0	(默认)	
1	P121/INTP0	

TM00SEL0	16 位定时器/事件计数器 00 输入 (TI000) 引脚指定	
0	(默认)	
1	P121/TI000	

TM5SEL0	TM5SEL0	8 位定时器/事件计数器 51 输入 (TI51) 引脚指定
0	0	(默认)
0	1	P34/TI51
1	0	P00/TI51
1	1	禁止设置

TMHSEL0	TMHSEL0	8 位定时器 H1 输出 (TOH1) 引脚指定
0	0	(默认)
0	1	P34/TOH1
1	0	P00/TOH1
1	1	禁止设置

(3) 78K0/IB2

地址: FF39H 复位后: 00H R/W

符号	7	<6>	5	<4>	3	2	1	0
MUXSEL	0	INTP0SEL0	0	TM00SEL0	0	0	0	0

INTP0SEL0	外部中断输入 (INTP0) 引脚指定	
0	(默认)	
1	P121/INTP0	

TM00SEL0	16 位定时器/事件计数器 00 输入 (TI000) 引脚指定	
0	(默认)	
1	P121/TI000	

4.4 端口功能操作

对输入或输出模式的端口操作是不同的，如下所示。

4.4.1 写入 I/O 端口

(1) 输出模式

使用传输指令对输出锁存器进行写操作，锁存器的内容从引脚输出。

一旦数据写入输出锁存器，则会一直保持直到再一次数据写入输出锁存器。

产生复位信号时，输出锁存器的内容清零。

(2) 输入模式

使用传输指令对输出锁存器进行写操作，因为输出缓存器处于关闭状态，所以引脚状态不会改变。

一旦数据写入输出锁存器，则会一直保持直到再一次数据写入输出锁存器。

产生复位信号时，输出锁存器的内容清零。

4.4.2 从 I/O 端口读取

(1) 输出模式

传输指令读取输出锁存器的内容。输出锁存器的内容不发生改变。

(2) 输入模式

传输指令读取引脚状态。输出锁存器的内容不发生改变。

4.4.3 I/O 端口的操作

(1) 输出模式

在输出锁存器的内容中执行操作，结果写入输出锁存器。输出锁存器的内容从引脚输出。

一旦数据写入输出锁存器，则会一直保持直到再一次数据写入输出锁存器。

产生复位信号时，输出锁存器的内容清零。

(2) 输入模式

读取引脚电平且在其内容中执行操作。操作结果被写入输出锁存器，但是因为输出缓存器关闭，所以引脚状态不发生改变。

产生复位信号时，输出锁存器的内容清零。

4.5 使用复用功能时端口寄存器和输出锁存器的设置

要使用端口引脚的复用功能，需按照表 4-12 至 4-15 所示设置端口模式寄存器和输出锁存器。

表 4-12. 使用复用功能时端口寄存器和输出锁存器的设置 (78K0/IY2) (1/2)

引脚名称	复用功能		PM _{xx}	P _{xx}
	功能名称	I/O		
P20	ANI0 ^{注1}	输入	1	×
P21	ANI1 ^{注2}	输入	1	×
	PGAIN ^{注2, 3}	输入	1	×
P23	ANI3 ^{注4}	输入	1	×
	CMP2+ ^{注4}	输入	1	×
P24	ANI4 ^{注4}	输入	1	×
	CMP0+ ^{注4}	输入	1	×
P25	ANI5 ^{注4}	输入	1	×
	CMP1+ ^{注4}	输入	1	×
P31	TOX00	输出	0	0
	INTP2	输入	1	×
	TOOLC1	输入	×	×
P32	TOX01	输出	0	0
	INTP3	输入	1	×
	TOOLD1	I/O	×	×
P33	TOX10	输出	0	0
P34	TOX11	输出	0	0
	INTP4	输入	1	×
	<TOH1>	输出	0	0
	<TI51>	输入	1	×

- 注**
1. 可用 ADPC0 寄存器，PM2 寄存器和 ADS 寄存器选择该引脚功能。参见 4.2.2 端口 2 中的表 4-6。
 2. 可用 ADPC0 寄存器，PM2 寄存器，ADS 寄存器和 PGAEN 位选择该引脚功能。参见 4.2.2 端口 2 中的表 4-7。
 3. 仅限于 μ PD78F0750，78F0751，78F0752（内置运算放大器的产品）
 4. 可用 ADPC0 寄存器，PM2 寄存器，ADS 寄存器和 CMPmEN（m = 0-2）位选择该引脚功能。参见 4.2.2 端口 2 中的表 4-8。

- 备注**
1. ×： 不必考虑
PM_{xx}： 端口模式寄存器
P_{xx}： 端口输出锁存器
 2. 通过设置 MUXSEL 寄存器可指定尖括号中的功能。

表 4-12. 使用复用功能时端口寄存器和输出锁存器的设置 (78K0/IY2) (2/2)

引脚名称	复用功能		PM _{xx}	P _{xx}
	功能名称	I/O		
P121	X1 ^{※1}	—	x	x
	TOOLC0	输入	x	x
	<TI000>	输入	x	x
	<INTP0>	输入	x	x
P122	X2 ^{※1}	—	x	x
	EXCLK ^{※1}	输入	x	x
	TOOLD0	I/O	x	x
P125	RESET ^{※2}	输入	x	x
	<TI000>	输入	x	x
	<INTP0>	输入	x	x

- 注**
1. 使用 P121 和 P122 引脚为主系统时钟 (X1, X2) 连接振荡器或为主系统时钟输入外部时钟 (EXCLK) 时, 必须用 OSCCTL 寄存器设置 X1 振荡模式或外部时钟输入模式 (详情参见 5.3 (1) 时钟操作模式选择寄存器 (OSCCTL))。OSCCTL 的复位值为 00H (P121 和 P122 均为输入端口引脚)。
 2. 将 P125 用作外部复位输入 (RESET) 时, 清除 RSTM 位 (RSTMASK 寄存器的位 5) 为 0。

- 备注**
1. x: 不必考虑
PM_{xx}: 端口模式寄存器
P_{xx}: 端口输出锁存器
 2. 通过设置 MUXSEL 寄存器可指定尖括号中的功能。

表 4-13. 使用复用功能时端口寄存器和输出锁存器的设置 (78K0/IA2) (1/2)

引脚名称	复用功能		PM _{xx}	P _{xx}
	功能名称	I/O		
P00	TI000	输入	1	×
	INTP0	输入	1	×
	<TOH1>	输出	0	0
	<TI51>	输入	1	×
P20	ANI0 ^{注1}	输入	1	×
	AMP ^{注1, 2}	输入	1	×
P21	ANI1 ^{注3}	输入	1	×
	AMPOUT ^{注2, 3}	输出	1	×
	PGAIN ^{注2, 3}	输入	1	×
P22	ANI2 ^{注1}	输入	1	×
	AMP+ ^{注1, 2}	输入	1	×
P23	ANI3 ^{注4}	输入	1	×
	CMP2+ ^{注4}	输入	1	×
P24	ANI4 ^{注4}	输入	1	×
	CMP0+ ^{注4}	输入	1	×
P25	ANI5 ^{注4}	输入	1	×
	CMP1+ ^{注4}	输入	1	×
P31	TOX00	输出	0	0
	INTP2	输入	1	×
	TOOLC1	输入	×	×
P32	TOX01	输出	0	0
	INTP3	输入	1	×
	TOOLD1	I/O	×	×
P33	TOX10	输出	0	0
P34	TOX11	输出	0	0
	INTP4	输入	1	×
	<TOH1>	输出	0	0
	<TI51>	输入	1	×

- 注
1. 可用 ADPC0 寄存器， PM2 寄存器， ADS 寄存器和 OPAMP0E 位选择该引脚功能。参见 4.2.2 端口 2 中的表 4-6。
 2. 仅限于 μ PD78F0753, 78F0754 (内置运算放大器的产品)
 3. 可用 ADPC0 寄存器， PM2 寄存器， ADS 寄存器， OPAMP0E 位和 PGAEN 位选择该引脚功能。参见 4.2.2 端口 2 中的表 4-7。
 4. 可用 ADPC0 寄存器， PM2 寄存器， ADS 寄存器和 CMPmEN (m = 0-2) 位选择该引脚功能。参见 4.2.2 端口 2 中的表 4-8。

- 备注
1. ×: 不必考虑
PM_{xx}: 端口模式寄存器
P_{xx}: 端口输出锁存器

2. 通过设置 MUXSEL 寄存器可指定尖括号中的功能。

表 4-13. 使用复用功能时端口寄存器和输出锁存器的设置 (78K0/IA2) (2/2)

引脚名称	复用功能		PM _{xx}	P _{xx}
	功能名称	I/O		
P60	SCLA0 ^{注1, 2}	I/O	0	1
	TxD6 ^{注3}	输出	0	1
P61	SDAA0 ^{注1, 2}	I/O	0	1
	RxD6	输入	1	×
P121	X1 ^{注4}	—	×	×
	TOOLC0	输入	×	×
	<TI000>	输入	×	×
	<INTPO>	输入	×	×
P122	X2 ^{注4}	—	×	×
	EXCLK ^{注4}	输入	×	×
	TOOLD0	I/O	×	×
P125	RESET ^{注5}	输入	×	×

- 注
1. I²C 通信期间，需用 POM6 寄存器设置 SCLA0 和 SDAA0 为 N 沟道漏极开路输出 (V_{DD} 耐压) 模式 (参见 4.3 (5) 端口输出模式寄存器 (POM6))。
 2. 使用遵循 I²C 通信中的 SMBus 规范的输入时，用 PIM6 寄存器选择 SMBus 输入缓冲器 (参见 4.3 (4) 端口输入模式寄存器 6 (PIM6))。
 3. UART/DALI 通讯期间，通过 POM6 寄存器，设置 TxD6 为普通输出模式 (参考 4.3 (5) 端口输出模式寄存器 6 (POM6))。
 4. 使用 P121 和 P122 引脚为主系统时钟 (X1, X2) 连接振荡器或为主系统时钟输入外部时钟 (EXCLK) 时，必须用 OSCCTL 寄存器设置 X1 振荡模式或外部时钟输入模式 (详情参见 5.3 (1) 时钟操作模式选择寄存器 (OSCCTL))。OSCCTL 的复位值为 00H (P121 和 P122 均为输入端口引脚)。
 5. 将 P125 用作外部复位输入 (RESET) 时，清除 RSTM 位 (RSTMASK 寄存器的位 5) 为 0。

- 备注
1. ×: 不必考虑
PM_{xx}: 端口模式寄存器
P_{xx}: 端口输出锁存器
 2. 通过设置 MUXSEL 寄存器可指定尖括号中的功能。

表 4-14. 使用复用功能时端口寄存器和输出锁存器的设置 (78K0/IB2) (1/2)

引脚名称	复用功能		PM _{xx}	P _{xx}
	功能名称	I/O		
P00	TI000	输入	1	×
	INTP0	输入	1	×
P01	TI010	输入	1	×
	TO00	输出	0	0
P02	SSI11	输入	1	×
	INTP5	输入	1	×
P20	ANI0 ^{注1}	输入	1	×
	AMP ^{注1, 2}	输入	1	×
P21	ANI1 ^{注3}	输入	1	×
	AMPOUT ^{注2, 3}	输出	1	×
	PGAIN ^{注2, 3}	输入	1	×
P22	ANI2 ^{注1}	输入	1	×
	AMP ⁺ ^{注1, 2}	输入	1	×
P23	ANI3 ^{注4}	输入	1	×
	CMP2 ⁺ ^{注4}	输入	1	×
P24	ANI4 ^{注4}	输入	1	×
	CMP0 ⁺ ^{注4}	输入	1	×
P25	ANI5 ^{注4}	输入	1	×
	CMP1 ⁺ ^{注4}	输入	1	×
P26	ANI6 ^{注5}	输入	1	×
	CMPCOM ^{注5}	输入	1	×
P27	ANI7 ^{注6}	输入	1	×
P30	INTP1	输入	1	×
	TI51	输入	1	×
	TOH1	输出	0	0

- 注
1. 可用 ADPC0 寄存器, PM2 寄存器, ADS 寄存器和 OPAMP0E 位选择该引脚功能。参见 4.2.2 端口 2 中的表 4-6。
 2. 仅限于 μ PD 78F0755, 78F0756 (内置运算放大器的产品)
 3. 可用 ADPC0 寄存器, PM2 寄存器, ADS 寄存器, OPAMP0E 位和 PGAEN 位选择该引脚功能。参见 4.2.2 端口 2 中的表 4-7。
 4. 可用 ADPC0 寄存器, PM2 寄存器, ADS 寄存器和 CMPmEN (m = 0-2) 位选择该引脚功能。参见 4.2.2 端口 2 中的表 4-8。
 5. 可用 ADPC0 寄存器, PM2 寄存器, ADS 寄存器和 CmMODSEL1, CmMODSEL0 (m = 0-2) 位选择该引脚功能。参见 4.2.2 端口 2 中的表 4-9。
 6. 可用 ADPC0 寄存器, PM2 寄存器和 ADS 寄存器选择该引脚功能。参见 4.2.2 端口 2 中的表 4-10。

备注

×: 不必考虑

PM_{xx}: 端口模式寄存器

P_{xx}: 端口输出锁存器

表 4-14. 使用复用功能时端口寄存器和输出锁存器的设置 (78K0/IB2) (2/2)

引脚名称	复用功能		PM _{xx}	P _{xx}
	功能名称	I/O		
P31	TOX00	输出	0	0
	INTP2	输入	1	×
	TOOLC1	输入	×	×
P32	TOX01	输出	0	0
	INTP3	输入	1	×
	TOOLD1	I/O	×	×
P33	TOX10	输出	0	0
P34	TOX11	输出	0	0
	INTP4	输入	1	×
P35	$\overline{\text{SCK11}}$	输入	1	×
		输出	0	1
P36	SI11	输入	1	×
P37	SO11	输出	0	0
P60	SCLA0 ^{‡1, 2}	I/O	0	1
	TxD6 ^{‡3}	输出	0	1
P61	SDAA0 ^{‡1, 2}	I/O	0	1
	RxD6	输入	1	×
P70	ANI8 ^{‡4}	输入	1	×
P121	X1 ^{‡5}	—	×	×
	TOOLC0	输入	×	×
	<TI000>	输入	×	×
	<INTP0>	输入	×	×
P122	X2 ^{‡5}	—	×	×
	EXCLK ^{‡5}	输入	×	×
	TOOLD0	I/O	×	×
P125	$\overline{\text{RESET}}$ ^{‡6}	输入	×	×

- 注
1. I²C 通信期间, 需用 POM6 寄存器设置 SCLA0 和 SDAA0 为 N 沟道漏极开路输出 (V_{DD} 耐压) 模式 (参见 4.3 (5) 端口输出模式寄存器 (POM6))。
 2. 使用遵循 I²C 通信中的 SMBus 规范的输入时, 用 PIM6 寄存器选择 SMBus 输入缓冲器 (参见 4.3 (4) 端口输入模式寄存器 6 (PIM6))。
 3. UART/DALI 通讯期间, 通过 POM6 寄存器, 设置 TxD6 为普通输出模式 (参考 4.3 (5) 端口输出模式寄存器 6 (POM6))。
 4. 可用 ADPC1 寄存器, PM7 寄存器和 ADS 寄存器选择该引脚功能。参见 4.2.2 端口 7 中的表 4-11。
 5. 使用 P121 和 P122 引脚为主系统时钟 (X1, X2) 连接振荡器或为主系统时钟输入外部时钟 (EXCLK) 时, 必须用 OSCCTL 寄存器设置 X1 振荡模式或外部时钟输入模式 (详情参见 5.3 (1) 时钟操作模式选择寄存器 (OSCCTL))。OSCCTL 的复位值为 00H (P121 和 P122 均为输入端口引脚)。
 6. 将 P125 用作外部复位输入 ($\overline{\text{RESET}}$) 时, 清除 RSTM 位 (RSTMASK 寄存器的位 5) 为 0。

备注

×: 不必考虑

PM_{xx}: 端口模式寄存器

P_{xx}: 端口输出锁存器

4.6 端口寄存器 n (Pn) 1 位操作指令的注意事项

在同时具有输入和输出功能的端口执行位操作指令时，除了正常写入目标位外，还可能对操作对象之外的输入端口的输出锁存器写入不需要的值。

所以，当一个端口由输入模式转变为输出模式时，建议重写输出锁存器。

<举例> 当 P200 为一个输出端口，端口 P21 至 P27 为输入端口（所有的引脚状态为高电平），且端口 2 的输出锁存器的值为 00H 时，如果通过位操作指令将输出端口 P20 的输出由低电平变为高电平，则端口 2 的输出锁存器的值为 FFH。

说明： 写入和读取 PMnm 位为 1 的端口的 Pn 寄存器的目标分别为输出锁存和引脚状态。

78K0/Ix2 微控制器按以下次序执行位操作指令：


- <1> 按 8 位读取 Pn 寄存器。
- <2> 处理目标位。
- <3> 按 8 位写入 Pn 寄存器。

在步骤 <1>中，当读取作为输入端口的 P21 至 P27 引脚状态时，作为输出端口的 P20 引脚的输出锁存值 (0) 被读取。如果此时 P21 至 P27 引脚的状态为高电平，则读取的值为 FEH。

通过在<2>中的操作该值变成 FFH。

通过在<3>中的操作 FFH 被写入输出锁存器。

图 4-40. 位操作指令 (P20)



备注 以下指令为 1 位操作指令：

- MOV1, AND1, OR1, XOR1, SET1, CLR1, NOT11, NOT1

5.1 时钟发生器的功能

时钟发生器生成供应 CPU 和外围硬件的时钟。
可选择使用以下三种系统时钟和时钟振荡器。

(1) 主系统时钟

作为主系统时钟，通过使用主时钟模式寄存器（MCM）可以选择高速系统时钟（X1 时钟或者外部主系统时钟）或者内部高速振荡时钟。

<1> X1 振荡器

通过将一个振荡器连接到 X1 和 X2，该电路产生 $f_x = 1 \sim 10 \text{ MHz}$ 的时钟。
可通过执行 STOP 指令或使用主 OSC 控制寄存器（MOC）停止振荡。

<2> 内部高速振荡器

该电路产生 $f_{RH} = 4 \text{ MHz}$ （典型值）/ 8 MHz （典型值）的时钟。复位释放后，CPU 总是在该内部高速振荡时钟下开始运行。可通过执行 STOP 指令或使用内部振荡器模式/PLL 控制寄存器（RCM）停止振荡。

<3> 外部主系统时钟输入

也可从 EXCLK/X2/P122 引脚提供外部主系统时钟（ $f_{EXCLK} = 1$ 至 10 MHz ）。通过执行 STOP 指令或者使用 RCM，可以禁止外部主系统时钟输入。

<4> PLL（锁相环）倍频功能

若给主系统时钟选择 4 MHz 时钟，则可使用 PLL。这种模式下，可提供一个十倍于主系统时钟的时钟作为 16 位定时器 X0 和 X1 的计数时钟，并可为所有的其它时钟提供十倍于主系统时钟被二分频的时钟（ 20 MHz ）。

(2) 内部低速振荡时钟（用于看门狗定时器的时钟）

• 内部低速振荡器

该电路产生 $f_{IL} = 30 \text{ kHz}$ （典型值）的时钟。复位释放后，内部低速振荡时钟始终启动操作。
当用选项字节设置“内部低速振荡器可停止”时，可使用内部振荡模式/PLL 控制寄存器（RCM）停止振荡。
内部低速振荡时钟不能用作 CPU 时钟。以下硬件可以在内部低速振荡时钟下操作。

- 看门狗定时器
- TMH1（选择 f_{IL} ， $f_{IL}/2^6$ 或 $f_{IL}/2^{15}$ 时）

备注	f_x:	X1 时钟振荡频率
	f_{IH}:	内部高速振荡时钟频率
	f_{EXCLK}:	外部主系统时钟频率
	f_{IL}:	内部低速振荡时钟频率

5.2 时钟发生器的配置

时钟发生器包括以下硬件。

表 5-1. 时钟发生器的配置

项目	配置
控制寄存器	时钟操作模式选择寄存器 (OSCCTL) 处理器时钟控制寄存器 (PCC) 内部振荡模式/PLL 控制寄存器 (RCM) 主 OSC 控制寄存器 (MOC) 主时钟模式寄存器 (MCM) 振荡稳定时间计数器状态寄存器 (OSTC) 振荡稳定时间选择寄存器 (OSTS)
振荡器	高速系统时钟振荡器 内部高速振荡器 内部低速振荡器


该寄存器设置主系统时钟，外围硬件时钟和 TMX 控制时钟提供的时钟，如下所示：

表 5-2. 供给主系统，外围硬件和 TMX 的控制时钟

XSEL	MCM0	SELPLL	主系统时钟 (f _{xp})	外围硬件时钟 (f _{prs})	TMX 控制时钟 (f _{tmx})
0	0	0	内部高速振荡器时钟 (f _{ih})		
	1				
0	0	1	内部高速振荡器时钟 (f _{ih}) 10 倍 × 1/2		内部高速振荡器时钟 (f _{ih}) 10 倍
	1				
1	0	0	内部高速振荡器时钟 (f _{ih})	高速系统时钟 (f _{xh})	
1	0	1	禁止设置		
1	1	0	高速系统时钟 (f _{xh})		
1	1	1	高速系统时钟 (f _{xh}) 10 倍 (1/2		高速系统时钟 (f _{xh}) 10 倍

备注 XSEL: 主时钟模式寄存器 (MCM) 的位 2
 MCM0: MCM 的位 0
 SELPLL: 内部振荡模式/PLL 控制寄存器 (RCM) 的位 3

图 5-1. 时钟发生器框图



注 振荡频率仅为 4 MHz。

备注	fx:	X1 时钟振荡频率
	fIH:	内部高速振荡时钟频率
	fEXCLK:	外部主系统时钟频率
	fXH:	高速系统时钟频率
	fXP:	主系统时钟频率
	fIL:	内部低速振荡时钟频率
	fCPU:	CPU 时钟频率
	fPRS:	外设硬件时钟频率
	fTMX:	TMX 控制时钟频率

5.3 控制时钟发生器的寄存器

以下七种寄存器用于控制时钟发生器。

- 时钟操作模式选择寄存器 (OSCCTL)
- 处理器时钟控制寄存器 (PCC)
- 内部振荡模式/PLL 控制寄存器 (RCM)
- 主 OSC 控制寄存器 (MOC)
- 主时钟模式寄存器 (MCM)
- 振荡稳定时间计数器状态寄存器 (OSTC)
- 振荡稳定时间选择寄存器 (OSTS)

(1) 时钟操作模式选择寄存器 (OSCCTL)

该寄存器选择高速系统的操作模式。

可通过 1 位或 8 位的存储操作指令设置 OSCCTL。

产生复位信号将该寄存器清除为 00H。

图 5-2. 时钟操作模式选择寄存器（OSCCTL）的格式

地址： FF9FH 复位后： 00H R/W

符号	<7>	<6>	5	4	3	2	1	0
OSCCTL	EXCLK	OSCSEL	0	0	0	0	0	0

EXCLK	OSCSEL	高速系统时钟引脚工作模式	P121/X1 引脚	P122/X2/EXCLK 引脚
0	0	输入端口模式	输入端口	
0	1	X1 振荡模式	晶体/陶瓷振荡器连接	
1	0	输入端口模式	输入端口	
1	1	外部时钟输入模式	输入端口	外部设置输入

- 注意事项**
- 若要更改 EXCLK 和 OSCSEL 的值，务必确认主 OSC 控制寄存器（MOC）的位 7（MSTOP）为 1（X1 振荡器停止或禁止来自 EXCLK 引脚的外部时钟）。
 - 务必将位 0 至位 5 清为“0”。

备注 f_{XH}: 高速系统时钟频率

(2) 处理器时钟控制寄存器（PCC）

该寄存器用于选择 CPU 时钟和分频。

通过 1 位或 8 位的存储操作指令设置 PCC。

产生的复位信号将 PCC 设置为 01H。

图 5-3. 处理器时钟控制寄存器（PCC）的格式

地址： FFFBH 复位后： 01H R/W

符号	7	6	5	4	3	2	1	0
PCC	0	0	0	0	0	PCC2	PCC1	PCC0

PCC2	PCC1	PCC0	CPU 时钟 (f _{cpu}) 选择
0	0	0	f _{XP}
0	0	1	f _{XP} /2 (默认)
0	1	0	f _{XP} /2 ²
0	1	1	f _{XP} /2 ³
1	0	0	f _{XP} /2 ⁴
其它			禁止设置

- 注意事项**
- 务必将位 3 至位 7 清为 0。
 - 当设置 PCC 的分频比时，不能对外围硬件时钟（f_{PRS}）分频。

备注 f_{XP}: 主系统时钟振荡频率

78K0/1x2 微控制器中，执行最快指令需要 CPU 时钟的 2 个时钟。因此，CPU 时钟（f_{CPU}）和最短指令执行时间之间的关系如表 5-3 所示。

表 5-3. CPU 时钟和最短指令执行时间之间的关系

CPU 时钟 (f _{CPU})	最短指令执行时间: 2/f _{CPU}			
	主系统时钟 (f _{XP})			
	高速系统时钟 (f _{XH}) ^{注1}		内部高速振荡时钟 (f _{IH}) ^{注1}	
	工作于 10 MHz ^{注2}	工作于 20 MHz ^{注3}	工作于 4 MHz (TYP.) ^{注4}	工作于 20 MHz (TYP.) ^{注5}
f _{XP}	0.2 μs	0.1 μs	0.5 μs (TYP.)	0.1 μs (TYP.)
f _{XP} /2	0.4 μs	0.2 μs	1.0 μs (TYP.)	0.2 μs (TYP.)
f _{XP} /2 ²	0.8 μs	0.4 μs	2.0 μs (TYP.)	0.4 μs (TYP.)
f _{XP} /2 ³	1.6 μs	0.8 μs	4.0 μs (TYP.)	0.8 (s (TYP.))
f _{XP} /24	3.2 (s	1.6 (s	8.0 (s (TYP.))	1.6 (s (TYP.))

- 注
1. 主时钟模式寄存器 (MCM) 用于设置供给 CPU 的主系统时钟 (参见图 5-6)。
 2. 使用时钟直通模式时 (f_{XP} = f_{XH} = 10 MHz 工作期间)
 3. 使用 PLL 模式时 (以 f_{XP} = f_{XH} × 5, f_{XH} = 4 MHz 工作期间)
 4. 使用时钟直通模式时 (以 f_{XP} = f_{IH} = 4 MHz (TYP.) 工作期间)
 5. 使用 PLL 模式时 (以 f_{XP} = f_{IH} × 5, f_{XP} = f_{IH} = 4 MHz (TYP.) 工作期间)

(3) 内部振荡模式/PLL 控制寄存器 (RCM)

该寄存器设置内部振荡器的工作模式并控制 PLL 功能。

可通过 1 位或 8 位的存储操作指令设置 RCM。

复位信号产生后该寄存器被设为 80H^{注1}。

图 5-4. 内部振荡模式/PLL 控制寄存器 (RCM) 的格式

地址: FFA0H 复位后: 80H^{注1} R/W^{注2}

符号	<7>	6	<5>	<4>	<3>	2	<1>	<0>
RCM	RSTS	0	PLLS	PLLON	SELPLL	0	LSRSTOP	RSTOP
	RSTS	内部高速振荡器的状态						
	0	等待内部高速振荡器振荡稳定						
	1	内部高速振荡器的稳定工作						
	PLLS	PLL 时钟模式的状态						
	0	时钟直通模式						
	1	PLL 模式						
	PLLON	PLL 工作控制 ^{注3, 4}						
	0	PLL 工作停止						
	1	允许 PLL 工作						
	SELPLL	PLL 时钟模式选择 ^{注5}						
	0	时钟直通模式						
	1	PLL 模式						
	LSRSTOP	内部低速振荡器振荡/停止						
	0	内部低速振荡器振荡						
	1	内部低速振荡器停止						
	RSTOP	内部高速振荡器振荡/停止						
	0	内部高速振荡器振荡						
	1	内部高速振荡器停止						

- 注
1. 复位释放之后寄存器的值立即变为 00H；但内部高速振荡器稳定了之后该寄存器值自动变为 80H。
 2. 位 7 和位 5 为只读位。
 3. 在 PLLON = 1 设置后产生 10 μ s 内部稳定等待时间。
 4. 只有 4 MHz 可用于 PLL 参考时钟振荡频率。
 5. 在设置 SELPLL 后，经过以下时间后实际转换 PLL 时钟模式：
 - SELPLL 0 \rightarrow 1: 在模式转换为 PLL 时钟模式 (MAX.) 前的一个时钟
 - SELPLL 1 \rightarrow 0: 在模式转换为 PLL 时钟模式 (MAX.) 前的三个时钟

注意事项 当设置 **RSTOP** 为 1 时，务必确认 CPU 工作于非内部高速振荡时钟下 (**MCS = 1**)。此外，在设置 **MSTOP** 为 1 之前，停止正在工作于内部高速振荡时钟的外设硬件。

备注 1. 供应至外设硬件的时钟源根据 SELPLL 的设置而有所不同：

SELPLL	16 位定时器 X0, X1	外设硬件
0	$f_{PRS} = f_{XP}$	$f_{PRS} = f_{XP}$
1	<ul style="list-style-type: none"> • TXnCKSO = 0 时: $f_{TMX} = 10 f_{XP}$ (40 MHz: 以 $f_{XP} = 4$ MHz 工作) • TXnCKSO = 0 时: $f_{PRS} = 10 f_{XP} \times 1/2$ (20 MHz: 以 $f_{XP} = 4$ MHz 工作) 	$f_{PRS} = 10 f_{XP} \times 1/2$ (20 MHz: 以 $f_{XP} = 4$ MHz 工作)

2. TXnCKSO: 16 位定时器 Xn 工作控制寄存器 0 (TXnCTL0) 的位 0

(4) 主 OSC 控制寄存器 (MOC)

该寄存器选择高速系统时钟的操作模式。

当 CPU 工作于除高速系统时钟外的时钟时，该寄存器用于停止 X1 振荡器或禁止从 EXCLK 引脚输入外部时钟。

可通过 1 位或 8 位的存储操作指令设置 MOC。

复位信号产生后该寄存器被设为 80H。

图 5-5. 主 OSC 控制寄存器 (MOC) 的格式

地址: FFA2H 复位后: 80H R/W

符号	<7>	6	5	4	3	2	1	0
MOC	MSTOP	0	0	0	0	0	0	0

MSTOP	高速系统时钟工作控制	
	X1 振荡模式	外部时钟输入模式
0	X1 振荡器工作	允许来自 EXCLK 引脚的外部时钟
1	X1 振荡器停止	禁止自 EXCLK 引脚的外部时钟

- 注意事项**
1. 当稳压模式控制寄存器(RMC)为 00H 时，MSTOP 清零。
 2. 当设置 MSTOP 为 1 时，务必确认 CPU 使用的不是高速系统时钟 (**MCS = 0**)。此外，在设置 MSTOP 为 1 之前，停止工作于高速系统时钟的外设硬件。
 3. 当时钟操作模式选择寄存器 (OSCCTL) 的位 6 (OSCSEL) 为 0 时，不要清除 MSTOP 为 0 (输入端口模式)。
 4. 当外设硬件时钟停止时，外设硬件不能工作。在外设硬件时钟停止后若要恢复外设硬件的操作，需将外设硬件初始化。

(5) 主时钟模式寄存器 (MCM)

该寄存器选择供给 CPU 时钟的主系统时钟，以及供应至外设硬件的时钟。

可通过 1 位或 8 位的存储操作指令设置 MCM。

产生复位信号将该寄存器清除为 00H。

图 5-6. 主时钟模式寄存器 (MCM) 的格式

地址: FFA1H 复位后: 00H R/W^注

符号	7	6	5	4	3	<2>	<1>	<0>
MCM	0	0	0	0	0	XSEL	MCS	MCM0

XSEL	MCM0	供应至主系统时钟和外设硬件的时钟选择	
		主系统时钟 (f _{XP})	外设硬件时钟 (f _{PRS})
0	0	内部高速振荡时钟 (f _{IH})	内部高速振荡时钟 (f _{IH})
0	1		高速系统时钟 (f _{XH})
1	0	高速系统时钟 (f _{XH})	
1	1		高速系统时钟 (f _{XH})

MCS	主系统时钟状态
0	工作于内部高速振荡时钟
1	工作于高速系统时钟

注 位 1 为只读位。

- 注意事项**
1. 复位释放后，XSEL 仅能更改一次。
 2. 禁止在 PLL 模式下设置 XSEL 和 MCM0 为 1 和 0。
 3. 不论 XSEL 和 MCM0 如何设置，除 f_{PRS} 外的时钟供应至以下外设。
 - 看门狗定时器（工作于内部低速振荡时钟）
 - 选择“f_{TMX}”作为 16 位定时器 X0 和 X1 的计数时钟时（工作于 TMX 控制时钟）
 - 选择“f_{IL}”，“f_{IL}/2⁶”或“f_{IL}/2¹⁵”作为 8 位定时器 H1 的计数时钟时（工作于内部低速振荡时钟）
 - 外设硬件选择外部时钟作为时钟源
(除选择 TM00 的外部计数时钟 (TI000 引脚的有效沿))

(6) 振荡稳定时间计数器状态寄存器 (OSTC)

这是指示 X1 时钟振荡稳定时间计数器的计数状态的寄存器。当使用内部高速振荡时钟或用作 CPU 时钟启动 X1 时钟振荡时，可以检测 X1 时钟振荡稳定时间。

OSTC 可由 1 位或 8 位存储器操作指令设置。

复位释放时 (通过 RESET 输入, POC, LVI, WDT 而复位), STOP 指令和 MSTOP (MOC 寄存器的位 7) = 1 将 OSTC 清除为 00H。


图 5-7. 振荡稳定时间计数器状态寄存器 (OSTC) 的格式

地址: FFA3H 复位后: 00H R

符号	7	6	5	4	3	2	1	0
OSTC	0	0	0	MOST11	MOST13	MOST14	MOST15	MOST16

MOST11	MOST13	MOST14	MOST15	MOST16	振荡稳定时间状态	
					$2^{11}/f_x$ min.	$2^{16}/f_x$ min.
1	0	0	0	0	$2^{11}/f_x$ min.	204.8 μ s min.
1	1	0	0	0	$2^{13}/f_x$ min.	819.2 μ s min.
1	1	1	0	0	$2^{14}/f_x$ min.	1.64 ms min.
1	1	1	1	0	$2^{15}/f_x$ min.	3.27 ms min.
1	1	1	1	1	$2^{16}/f_x$ min.	6.55 ms min.

- 注意事项
1. 经过上述稳定时间后，按照从 MOST11 开始的顺序将位置 1 并保持为 1。
 2. 振荡稳定时间计数器增加到由 OSTC 设置得计数值。当使用内部高速振荡时钟作为 CPU 时钟时，如果已经进入 STOP 模式，在释放该模式时按以下设置振荡稳定时间。
 - 预期的 OSTC 振荡稳定时间 \leq OSTC 所设置的振荡稳定时间
 注意，在 STOP 模式释放后，仅将达到 OSTC 设置的振荡稳定时间赋给 OSTC。
 3. X1 时钟振荡稳定等待时间不包括时钟振荡开始之前的时间 (下图“a”表示的部分)。



备注 fx: X1 时钟振荡频率

(7) 振荡稳定时间选择寄存器 (OSTS)

该寄存器用于选择释放 STOP 模式时的 X1 时钟振荡稳定等待时间。

CPU 使用 X1 时钟作为时钟且 STOP 模式释放后，等待由 OSTS 设置的时间。

当使用内部高速振荡时钟作为 CPU 时钟时，应使用 OSTC 确认 STOP 模式释放后已经历了所需的振荡稳定时间。

OSTS 可用 8 位存储操作指令设置。

产生的复位信号将 OSTS 设置为 05H。


图 5-8. 振荡稳定时间选择寄存器 (OSTS) 的格式

地址: FFA4H 复位后: 05H R/W

符号	7	6	5	4	3	2	1	0
OSTS	0	0	0	0	0	OSTS2	OSTS1	OSTS0

OSTS2	OSTS1	OSTS0	振荡稳定时间选择	
				$f_x = 10 \text{ MHz}$
0	0	1	$2^{11}/f_x$	204.8 μs
0	1	0	$2^{13}/f_x$	819.2 μs
0	1	1	$2^{14}/f_x$	1.64 ms
1	0	0	$2^{15}/f_x$	3.27 ms
1	0	1	$2^{16}/f_x$	6.55 ms
其它			禁止设置	

- 注意事项**
1. 当 X1 时钟用作 CPU 时钟时若要设置 STOP 模式，则需在执行 STOP 指令前设置 OSTS。
 2. 在 X1 时钟振荡稳定时间内不要改变 OSTS 寄存器的值。
 3. 振荡稳定时间计数器通过 OSTS 设置为振荡稳定时间向上计数。若进入 STOP 模式，然后解除，而内部高速振荡时钟正用作 CPU 时钟时，按以下设置振荡稳定时间。
 - 预期的 OSTC 振荡稳定时间 \leq OSTS 所设置的振荡稳定时间
 因此，需注意的是，STOP 模式释放后，只有达到 OSTS 设置的振荡稳定时间的状态可设置到 OSTC。
 4. X1 时钟振荡稳定等待时间不包括时钟振荡开始之前的时间（下图中“a”）。



备注 f_x : X1 时钟振荡频率

5.4 系统时钟振荡器


5.4.1 X1 振荡器

X1 振荡器使用晶体振荡器或陶瓷振荡器（时钟直通模式：1 至 10 MHz，PLL 模式：4 MHz），连接至 X1 和 X2 引脚。

也可以输入外部时钟。这种情况下将时钟信号（时钟直通模式：1 至 10 MHz，PLL 模式：4 MHz）输入至 EXCLK 引脚。

图 5-9 所示为 X1 振荡器外部电路的示例。

图 5-9. X1 振荡器外部电路的示例



注意事项在下一页中列出。

注意事项. 当使用 X1 振荡器时，为了避免连接电容产生不利影响，应该按照图 5-9 虚线中的电路进行连接。

- 保证连线尽可能最短。
- 不要将该连线和其它信号线交叉。布线时不要将该连线靠近通过电流变化较大的信号线。
- 要保持振荡器电容的接地点与 Vss 的电位相同。不要将电容连接到一个大电流地。
- 不要从振荡器获取信号

图 5-10 所示为不正确的振荡器连接的示例。

图 5-10. 不正确的振荡器连接的示例（1/2）







图 5-10. 不正确的振荡器连接的示例 (2/2)

(c) 连接线周为有大电流变化

(d) 电流流经振荡器的地线
(A, B 和 C 点的电势波动)

(e) 获取信号



5.4.2 内部高速振荡器

78K0/1x2 微控制器中包含内部高速振荡器。可用内部振荡器模式/PLL 控制寄存器 (RCM) 控制振荡。

复位释放后，内部高速振荡器自动开始振荡。

可由选项字节设置内部高速振荡时钟频率 (4 MHz (TYP.) / 8 MHz (TYP.))。

5.4.3 内部低速振荡器

78K0/1x2 微控制器中内置内部低速振荡器。

内部低速振荡时钟仅用作看门狗定时器和 8 位定时器 H1 的时钟。内部低速振荡时钟不能用作 CPU 时钟。

可用选项字节选择“由软件停止”或“不能被停止”。当设置“由软件停止”时，可用内部振荡模式/PLL 控制寄存器 (RCM) 控制振荡。

复位释放之后，内部低速振荡器自动开始振荡，且如果通过选项字节允许看门狗定时器的操作，会驱动看门狗定时器 (30 kHz (TYP.))。

5.4.4 预分频器

预分频器通过将主系统时钟分频产生供应至 CPU 的时钟。

5.4.5 PLL (锁相环)

PLL 可用于倍频内部高速振荡时钟或高速系统时钟。

使用或停止 PLL 需进行以下设置：

(a) 使用 PLL 时

- 复位释放后 PLL 设置为停止 (PLLON = 0)。复位释放后，检查倍频时钟的振荡稳定后，设置 PLL 工作 (PLLON = 1) ^注。PLL 开始工作后，在时钟直通模式下检查 PLL 工作稳定时间 (90 μs) 已过，而后再将模式更改为 PLL 模式 (SELPLL = 1)。
- 若要转换为 STOP 模式，需确保模式更改为时钟直通模式 (SELPLL = 0) 且 PLL 已被停止 (PLLON = 0) 后，再执行 STOP 指令。若要从 STOP 模式中返回，启动 PLL 操作 (PLLON = 1)，检查 PLL 工作稳定时间 (90 μs) 已过，而后再将模式更改为 PLL 模式 (SELPLL = 1)。

(b) 停止 PLL

- 确保模式已转换为时钟状态模式 (SELPLL = 0) 后再停止 PLL (PLLON = 0)。禁止用 8 位存储操作指令同时向 SELPLL 和 PLLON 位写入 0。

注 X1 时钟：
 内部高速振荡器： 用振荡稳定时间计数器状态寄存器 (OSTC) 检查振荡稳定时间。
 用内部振荡模式/PLL 控制寄存器 (RCM) 的位 7 (RSTS) 检查振荡稳定操作的精确性。


注意事项 只有 4 MHz 可用于 PLL 参考时钟振荡频率。

备注

1. 在 PLLON = 1 设置后产生 10μs 内部稳定等待时间。
2. SELPLL: 内部振荡模式/PLL 控制寄存器 (RCM) 的位 3
 PLLON: RCM 的位 4

以下为使用 PLL 示例（流程图）。

图 5-11. 使用 PLL 时的设置举例（流程图）
（倍频内部高速振荡时钟时）



注 启动 PLL 操作后，检查 PLL 操作稳定时间（90 μ s）已过，而后再设置为 PLL 模式（SELPLL = 1）。

备注 在设置 PLLON = 1 后产生 10 μ s 内部等待稳定时间。

5.5 时钟发生器操作

时钟发生器产生以下时钟并控制 CPU 的工作模式，例如待机模式（参见图 5-1）。

- 主系统时钟 f_{XP}
 - 高速系统时钟 f_{XH}
 - X1 时钟 f_X
 - 外部主系统时钟 f_{EXCLK}
 - 内部高速振荡时钟 f_{IH}
- 内部低速振荡时钟 f_{IL}
- CPU 时钟 f_{CPU}
- 外设硬件时钟 f_{PRS}
- TMX 控制时钟 f_{TMX}

在 78K0/Ix2 微控制器中，在复位释放后片上内部高速振荡器开始输出时 CPU 开始工作，因此具有以下特点：

(1) 增强安全功能


如果 X1 时钟默认设置为 CPU 时钟，在 X1 时钟出故障或连接错误时设备不能操作，并因此复位释放后也不能工作。但是，如果 CPU 的启动时钟是内部高速振荡时钟，则在复位释放后由内部高速振荡时钟启动。从而，系统只需执行最少操作，如用软件确认复位源或在出现故障时执行安全处理，就可安全的关闭系统。

(2) 改善性能

由于 CPU 可以不必等待 X1 时钟振荡稳定时间就可启动，所以整体性能得到提高。

图 5-12 和 图 5-13 中所示为上电时钟发生器的操作图。

图 5-12. 供电电压开启时时钟发生器的操作
 (设置了停止 LVI 默认开始功能时 (选项字节: LVIOFF = 1) 且变为 20 MHz 内部高速振荡时钟) LVISTART = 0)



- <1> 打开电源时，通过上电清零 (POC) 电路产生内部复位信号。
- <2> 当供电电压超过 1.61 V (TYP.) 时，复位释放且内部高速振荡器自动开始振荡。
- <3> 当供电电压以 0.5 V/ms (MIN.) 的斜率上升时，在复位释放后且供电电源和稳压器的稳定时间过后，CPU 开始工作于内部高速振荡时钟，而后执行复位处理。
- <4> 用软件设置 X1 时钟振荡的启动 (参见 5.6.1 控制高速系统时钟示例中的 (1))。
- <5> 当转换 CPU 时钟为 X1 时钟时，等待时钟振荡稳定，而后用软件进行转换 (参见 5.6.1 控制高速系统时钟示例中的 (3))。

- 注
1. 内部电压稳定时间包括内部高速振荡时钟的振荡精确稳定时间。
 2. 复位释放后 (如上图所示) 或 CPU 使用内部高速振荡时钟释放 STOP 模式时，使用振荡稳定时间计数器状态寄存器 (OSTC) 来确认 X1 时钟的振荡稳定时间。如果 CPU 使用高速系统时钟 (X1 振荡)，则在使用振荡稳定时间选择寄存器 (OSTS) 释放 STOP 模式时设置振荡稳定时间。

注意事项 1. 上电后供电电压达到 2.7 V 之前如果电源斜率小于 0.5 V/ms (MIN.)，后，则要执行以下操作：

- 电源开启后，向 $\overline{\text{RESET}}$ 引脚输入低电平直到电压达到 2.7 V。
- 使用选项字节设置 LVI 默认启动功 (LVISTART = 1)，执行等待处理直到供应电压从 1.91 V (TYP.) 上升至 2.7 V (参见图 5-13)。


当电压达到 2.7 V 前低电平已输入到 $\overline{\text{RESET}}$ 引脚，则在由 $\overline{\text{RESET}}$ 引脚复位释放后，CPU 工作时序与<2>相同，此后按图 5-12 工作，

2. 当使用从 EXCLK 引脚输入的外部时钟时，不必等待振荡稳定时间。

备注 微控制器运行期间，可通过软件设置停止不用作 CPU 时钟的时钟。可通过执行 STOP 指令停止内部高速振荡时钟和高速系统时钟 (参见 5.6.1 控制高速系统时钟示例 中的 (4) 和 5.6.2 控制内部高速振荡时钟示例 中的 (3))。

图 5-13. 供电电压开启时时钟发生器的操作

(设置了使能 LVI 默认开始功能 (选项字节: LVIOFF = 0) 且变为 20 MHz 内部高速振荡时钟时) LVISTART = 1)



- <1> 打开电源时，通过上电清零 (POC) 电路产生内部复位信号。
- <2> 当供电电压超过 1.91 V (TYP.) 时，复位释放且内部高速振荡器自动开始振荡。
- <3> 复位释放且执行复位处理之后，CPU 开始使用内部高速振荡时钟工作。
- <4> 通过软件等待指定时间或使用 LVI 功能等待直到供应电压从 1.91 V (TYP.) 上升至 2.7 V。
- <5> 通过软件设置 X1 时钟振荡的启动 (参见 5.6.1 控制高速系统时钟示例中的 (1))。
- <6> 当切换 CPU 时钟为 X1 时钟时，等待时钟振荡稳定，而后用软件进行转换 (参见 5.6.1 控制高速系统时钟示例中的 (3))。

注 1. 内部复位处理时间包括内部高速振荡时钟的振荡精确稳定时间。

2. 复位释放后 (如上图所示) 或 CPU 使用内部高速振荡时钟释放 STOP 模式时，使用振荡稳定时间计数器状态寄存器 (OSTC) 来确认 X1 时钟的振荡稳定时间。如果 CPU 使用高速系统时钟 (X1 振荡)，则在使用振荡稳定时间选择寄存器 (OSTS) 释放 STOP 模式时设置振荡稳定时间。

注意事项 1. 供电电压达到 1.61 V（典型值）后需要一段电压振荡稳定时间(0.93 至 3.7 μs)。如果供电电压在电源供应振荡稳定时间内从 1.61 V（TYP.）上升至 1.91 V（TYP.），则在复位处理之前自动产生供电电源振荡稳定时间。

2. 当使用从 EXCLK 引脚输入的外部时钟时，不必等待振荡稳定时间。

3. 在供应电压超过 2.7 V 前禁止更改 PCC 寄存器。

备注 微控制器运行期间，可通过软件设置停止不用作 CPU 时钟的时钟。可通过执行 STOP 指令停止内部高速振荡时钟和高速系统时钟（参见 5.6.1 控制高速系统时钟示例 中的（4）和 5.6.2 控制内部高速振荡时钟示例 中的（3））。

5.6 控制时钟

5.6.1 控制高速系统时钟示例

以下两种高速系统时钟可用。

- X1 时钟： 将晶体/陶瓷振荡器连接至 X1 和 X2 引脚。
- 外部主系统时钟： 外部时钟被输入至 EXCLK 引脚。

当不使用高速系统时钟时，X1/P121 和 X2/EXCLK/P122 引脚可用作输入端口引脚。

注意事项 复位释放之后，X1/P121 和 X2/EXCLK/P122 引脚处于输入端口模式。

下面说明以下情况下设置过程示例。

- （1）使用振荡 X1 时钟时
- （2）使用外部主系统时钟时
- （3）使用高速系统时钟作为 CPU 时钟和外设硬件时钟时
- （4）停止高速系统时钟时

备注 使用 PLL 时参见 5.4.5 PLL（锁相环）。

(1) 使用 X1 时钟振荡时设置过程示例

- <1> 设置 P121/X1 和 P122/X2/EXCLK 引脚并选择 X1 时钟或外部时钟（OSCCTL 寄存器）
当 EXCLK 清 0 而 OSCSEL 置 1 时，模式从端口模式转换为 X1 振荡模式。

EXCLK	OSCSEL	高速系统时钟引脚的工作模式	P121/X1 引脚	P122/X2/EXCLK 引脚
0	1	X1 振荡模式	晶体/陶瓷 振荡器连接	

- <2> 控制 X1 时钟的振荡（MOC 寄存器）
如果 MSTOP 清 0，则 X1 振荡器开始振荡。
- <3> 等待 X1 时钟振荡的稳定
检查 OSTC 寄存器并等待必要的时间。
等待期间，可使用内部高速振荡时钟执行软件处理。

注意事项 1. X1 时钟工作期间禁止改变 EXCLK 和 OSCSEL 的值。

- 2. 供电电压达到要使用的时钟的可用电压之后，设置 X1 时钟（参见 第二十八章 电气规范（目标））。**

(2) 使用外部主系统时钟时设置过程示例

- <1> 设置 P121/X1 和 P122/X2/EXCLK 引脚并选择操作模式（OSCCTL 寄存器）
当 EXCLK 和 OSCSEL 置 1 时，模式从端口模式转换到外部时钟输入模式。

EXCLK	OSCSEL	高速系统时钟引脚的工作模式	P121/X1 引脚	P122/X2/EXCLK 引脚
1	1	外部时钟输入模式	输入端口	外部时钟输入

- <2> 控制外部主系统时钟输入（MOC 寄存器）
当 MSTOP 清 0 时，允许外部主系统时钟的输入。

注意事项 1. 外部主系统时钟工作期间禁止改变 EXCLK 和 OSCSEL 的值。

- 2. 供电电压达到要使用的时钟的可用电压之后，设置外部主系统时钟（参见 第二十八章 电气规范（目标））。**

(3) 使用高速系统时钟作为 CPU 时钟和外设硬件时钟时设置过程示例

- <1> 设置高速系统时钟振荡[‡]
(参见 5.6.1 (1) 振荡 X1 时钟时设置过程示例 和 (2) 使用外部主系统时钟时设置过程示例。)

注 高速系统时钟工作时，不需要设置<1>。

<2> 设置高速系统时钟作为主系统时钟（MCM 寄存器）

当 XSEL 和 MCM0 置 1 时，高速系统时钟作为主系统时钟和外设硬件时钟。

XSEL	MCM0	主系统时钟和供应外设硬件的时钟选择	
		主系统时钟 (f _{XP})	外设硬件时钟 (f _{PRS})
1	1	高速系统时钟 (f _{XH})	高速系统时钟 (f _{XH})

注意事项 如果高速系统时钟选作主系统时钟，则只有高速系统时钟可以设置为外设硬件时钟。

<3> 设置主系统时钟为 CPU 时钟并选择分频比（PCC 寄存器）

当 CSS 清 0 时，主系统时钟提供给 CPU。若要选择 CPU 时钟分频比，需使用 PCC0，PCC1 和 PCC2。

CSS	PCC2	PCC1	PCC0	CPU 时钟 (f _{CPU}) 选择
0	0	0	0	f _{XP}
	0	0	1	f _{XP} /2（默认）
	0	1	0	f _{XP} /2 ²
	0	1	1	f _{XP} /2 ³
	1	0	0	f _{XP} /2 ⁴
	其它			

(4) 停止高速系统时钟时设置过程示例

高速系统时钟可以按下两种方式停止。

- 执行 STOP 指令并停止 X1 振荡（如果使用外部时钟则禁止时钟输入）
- 设置 MSTOP 为 1 并停止 X1 振荡（如果使用外部时钟则禁止时钟输入）

(a) 执行 STOP 指令

<1> 停止外设硬件的设置

停止不能在 STOP 模式下使用的外设硬件（有关不能用于 STOP 模式的外设硬件，参见第十九章待机功能）。

<2> 释放待机后 X1 时钟振荡稳定时间

当 CPU 工作于 X1 时钟时，在执行 STOP 指令前设置 OSTS 寄存器的值。

<3> 执行 STOP 指令

当执行 STOP 指令时，系统处于 STOP 模式且 X1 振荡停止（禁止外部时钟的输入）。

(b) 通过将 MSTOP 置 1 停止 X1 振荡（禁止外部时钟输入）

<1> 确认 CPU 时钟状态（MCM 寄存器）

使用 MCS 确认 CPU 没有使用内部高速振荡时钟工作。

当 MCS = 1 时，CPU 使用高速系统时钟，所以应将 CPU 时钟切换为内部高速振荡时钟。

<2> 停止高速系统时钟（MOC 寄存器）

当将 MSTOP 置 1 时，停止 X1 振荡（禁止外部时钟的输入）。

注意事项 当 MSTOP 置 1 时，务必保证 MCS = 0。此外，停止基于高速系统时钟工作的外设硬件。

5.6.2 控制内部高速振荡时钟示例

下面说明以下情况下时钟设置过程示例。

- (1) 内部高速振荡时钟重新开始振荡时
- (2) 当内部高速振荡时钟用作 CPU 时钟时，内部高速振荡时钟或高速系统时钟用作外设硬件时钟时
- (3) 停止内部高速振荡时钟时

备注 使用 PLL 时参见 5.4.5 PLL（锁相环）。

(1) 重新开始内部高速振荡时钟的振荡时设置过程示例*

<1> 内部高速振荡时钟重新振荡的设置（RCM 寄存器）

当 RSTOP 清除为 0 时，内部高速振荡时钟开始操作。

<2> 等待内部高速振荡时钟的振荡精确稳定时间（RCM 寄存器）

等待直到 RSTS 被置 1^{注 2}。

- 注**
1. 复位释放后，内部高速振荡器自动开始振荡且选择内部高速振荡时钟作为 CPU 时钟。
 2. 如果 CPU 时钟和外设硬件时钟不需要高精度度，则不需要等待时间。

(2) 当内部高速振荡时钟用作 CPU 时钟且内部高速振荡时钟或高速系统时钟用作外设硬件时钟时设置过程示例

- <1> • 重新开始内部高速振荡时钟的振荡[#]
 (参见 5.6.2 (1) 内部高速振荡时钟重新震荡时设置过程示例)。
- 振荡高速系统时钟[#]
 (使用高速系统时钟用作外设硬件时钟时所需的设置。参见 6.6.1 (1) 振荡 X1 时钟时设置过程示例和 (2) 使用外部主系统时钟时设置过程示例。)

注 内部高速振荡时钟或高速系统时钟已经工作时，不需要设置<1>。

- <2> 选择主系统时钟和外设硬件时钟 (MCM 寄存器)
 用 XSEL 和 MCM0 设置主系统时钟和外设硬件时钟。

XSEL	MCM0	主系统时钟和外设硬件的时钟选择	
		主系统时钟 (f _{XP})	外设硬件时钟 (f _{PRS})
0	0	内部高速振荡时钟 (f _{IH})	内部高速振荡时钟 (f _{IH})
0	1		高速系统时钟 (f _{XH})
1	0		

- <3> 选择 CPU 时钟分频比 (PCC 寄存器)
 当 CSS 清 0 时，主系统时钟提供给 CPU。若要选择 CPU 时钟分频比，需使用 PCC0, PCC1 和 PCC2。

CSS	PCC2	PCC1	PCC0	CPU 时钟 (f _{CPU}) 选择
0	0	0	0	f _{XP}
	0	0	1	f _{XP} /2 (默认)
	0	1	0	f _{XP} /2 ²
	0	1	1	f _{XP} /2 ³
	1	0	0	f _{XP} /2 ⁴
	其它			禁止设置

(3) 停止内部高速振荡时钟时设置过程示例

内部高速振荡时钟可以按以下两种方式停止。

- 执行 STOP 指令以设置 STOP 模式
- 设置 RSTOP 为 1 并停止内部高速振荡时钟

(a) 执行 STOP 指令**<1> 设置外设硬件**

停止不能用于 STOP 模式的外设硬件（有关不能用于 STOP 模式的外设硬件，参见**第十九章待机功能**）。

<2> 设置待机解除后 X1 时钟振荡稳定时间

当 CPU 工作于 X1 时钟时，在执行 STOP 指令前设置 OSTC 寄存器的值。若要在 STOP 模式释放后立即操作 CPU，则需设置 MCM0 为 0，将 CPU 时钟转换为内部高速振荡时钟，再检查 RSTS 为 1。

<3> 执行 STOP 指令

当执行 STOP 指令时，系统处于 STOP 模式并停止内部高速振荡时钟。

(b) 通过将 RSTOP 置 1 停止内部高速振荡时钟**<1> 确认 CPU 时钟状态（MCM 寄存器）**

根据 MCS 确认 CPU 使用高速系统时钟工作。

当 MCS = 0 时，内部高速振荡时钟被提供给 CPU，所以应将 CPU 时钟切换为高速系统时钟。

<2> 停止内部高速振荡时钟（RCM 寄存器）

当 RSTOP 被置 1 时，停止内部高速振荡时钟。

注意事项 当 RSTOP 置 1 时，务必保证 MCS = 1。此外，停止使用内部高速振荡时钟工作的外设硬件。

5.6.3 控制内部低速振荡时钟示例

内部低速振荡时钟不能用作 CPU 时钟。

只有以下外设硬件可用该时钟操作。

- 看门狗定时器
- 8 位定时器 H1（选择 f_{IL} 作为计数时钟）

此外，可用选项字节选择以下操作模式。

- 内部低速振荡器不能停止
- 内部低速振荡器可由软件停止。

复位释放之后，内部低速振荡器自动开始振荡，且如果通过选项字节允许看门狗定时器的操作，会驱动看门狗定时器（30 kHz（TYP.））。

（1）停止内部低速振荡时钟时设置过程示例

<1> 设置 LSRSTOP 为 1（RCM 寄存器）

如果 LSRSTOP 设置为 1，则内部低速振荡时钟停止。

（2）重新开始内部低速振荡时钟的振荡时设置过程示例

<1> 清除 LSRSTOP 为 0（RCM 寄存器）


如果 LSRSTOP 清除为 0，则内部低速振荡时钟重新启动。

注意事项 如果用选项字节选择“内部低速振荡时钟振荡不能被停止”，则内部低速振荡时钟的振荡不能被控制。

5.6.4 CPU时钟状态转换框图

图 5-14 所示为该产品 CPU 时钟的状态转换框图。

图 5-14. CPU 时钟状态转换框图（设置 LVI 默认启动模式功能停止
（选项字节：LVISTART = 0））



- 注意事项**
1. 切换为 STOP 模式前一定要停止 PLL 工作。
 2. 转换到 STOP 模式时，可以通过设置 RMC=56H 来实现低功耗。
 3. 转换主系统时钟时确保停止 PLL 工作。
 4. 只有 4 MHz 可用于 PLL 参考时钟振荡频率。

备注 设置 LVI 默认启动功能使能时（选项字节：LVISTART = 1），当供应电压超出 2.7 V（典型值）时，CPU 时钟状态改变为上图中的（A）；复位处理释放后 CPU 时钟状态改变为（B）。用软件等待指定时间或用 LVI 功能等待直到供应电压从 1.91 V（TYP.）上升至 2.7 V。

表 5-4 所示为 CPU 时钟的转换和设置 SFR 寄存器的示例。

表 5-4. CPU 时钟转换和 SFR 寄存器设置示例 (1/3)

(1) 复位释放 (A) 之后 CPU 使用内部高速振荡时钟工作 (B)

状态转换	SFR 寄存器设置
(A) → (B)	SFR 寄存器不必设置 (复位释放后的默认状态)。

(2) 复位释放 (A) 之后 CPU 使用高速系统时钟工作 (C)

(CPU 在复位释放之后立即使用内部高速振荡时钟 (B) 工作。)

(SFR 寄存器的设置顺序) →

SFR 寄存器的设置标志	EXCLK	OSCSEL	MSTOP	OSTC 寄存器	XSEL	MCM0
状态转换						
(A) → (B) → (C) (X1 时钟)	0	1	0	必须检查	1	1
(A) → (B) → (C) (外部主系统时钟)	1	1	0	不必检查	1	1

注意事项 供电电压达到要进行设置的时钟的可用电压之后, 设置 X1 时钟 (参见 第二十八章 电气规范 (目标))。

(3) CPU 时钟由内部高速振荡时钟 (B) 切换为高速系统时钟 (C)

(SFR 寄存器的设置顺序) →

SFR 寄存器的设置标志	EXCLK	OSCSEL	MSTOP	OSTC 寄存器	XSEL ^注	MCM0
状态转换						
(B) → (C) (X1 时钟)	0	1	0	必须检查	1	1
(B) → (C) (外部主系统时钟)	1	1	0	不必检查	1	1

如果这些寄存器已经设置则不必要 如果 CPU 使用高速系统时钟工作则不必要

注 复位释放后, 该标志的值仅能更改一次。如果已经对其进行了设置则该设置不必要。

注意事项 供电电压达到要进行设置的时钟的可用电压之后, 设置 X1 时钟 (参见 第二十八章 电气规范 (目标))。

备注

- 表 5-4 中的 (A) 至 (K) 对应于图 5-14 中的 (A) 至 (K)。
- EXCLK, OSCSEL: 时钟操作模式选择寄存器 (OSCCTL) 的位 7 和位 6
MSTOP: 主 OSC 控制寄存器 (MOC) 的位 7
XSEL, MCM0: 主时钟模式寄存器 (MCM) 的位 2 和位 0

表 5-4. CPU 时钟转换和 SFR 寄存器设置示例 (2/3)

(4) CPU 时钟由高速系统时钟 (C) 切换为内部高速振荡钟 (B)

(SFR 寄存器的设置顺序)

SFR 寄存器的设置标志	RSTOP	RSTS	MCM0
状态转换			
(C) → (B)	0	确认该标志为 1。	0

如果 CPU 使用内部高速系统时钟工作则不必要

(5) CPU 时钟由内部高速振荡时钟 (B) 切换为内部高速振荡时钟 (PLL 模式) (D)

CPU 时钟由高速系统时钟 (C) 切换为高速系统时钟 (PLL 模式) (D)

(SFR 寄存器的设置顺序)

SFR 寄存器的设置标志	SELPLL	PLLON	等待振荡稳定	SELPLL
状态转换				
(B) → (D)	0	1	必须	1
(C) → (E)			(90 s)	

如果这些寄存器已经设置则不必要

如果 CPU 使用 PLL 工作则不必要

(6) CPU 时钟由内部高速振荡时钟 (PLL 模式) (D) 切换为内部高速振荡时钟 (B)

CPU 时钟由高速系统时钟 (PLL 模式) (E) 切换为高速系统时钟 (C)

(SFR 寄存器的设置顺序)

SFR 寄存器的设置标志	SELPLL	PLLON
状态转换		
(D) → (B)	0	0
(E) → (C)		

备注

1. 表 5-4 中的 (A) 至 (K) 对应于图 5-14 中的 (A) 至 (K)。
2. 在 PLLON = 1 设置后产生 10μs 内部稳定等待时间。
3. RSTS, PLLON, SELPLL, RSTOP: 内部振荡器模式寄存器 (RCM) 的位 7, 4, 3 和位 0
MCM0: 主时钟模式寄存器 (MCM) 的位 0

表 5-4. CPU 时钟转换和 SFR 寄存器设置示例 (3/3)

- (7) • CPU 使用内部高速振荡时钟 (B) 工作期间设为 HALT 模式 (H)
 • CPU 使用高速系统时钟 (C) 工作期间设为 HALT 模式 (I)
 • CPU 使用内部高速振荡时钟 (PLL 模式) (D) 工作期间设为 HALT 模式 (F)
 • CPU 使用高速系统时钟 (PLL 模式) (E) 工作期间设为 HALT 模式 (G)

状态转换	设置
(B) → (H) (C) → (I) (D) → (F) (E) → (G)	执行 HALT 指令

- (8) • CPU 使用内部高速振荡时钟 (B) 工作期间设为 STOP 模式 (J)
 • CPU 使用高速系统时钟 (C) 工作期间设为 STOP 模式 (K)

(设置顺序) →

状态转换	设置
(B) → (J) (C) → (K)	停止不能在 STOP 模式下工作的外设功能 执行 STOP 指令

注意事项 转换到 STOP 模式时，可以通过设置 RMC=56H 来实现低功耗。

备注 1. 表 5-4 中的 (A) 至 (K) 对应于图 5-14 中的 (A) 至 (K)。

5.6.5 CPU 时钟改变前的条件和改变后的处理

改变 CPU 时钟之前的条件以及改变 CPU 时钟之后的处理如下所示。

表 5-5. 改变 CPU 时钟

CPU 时钟		改变前的条件	改变后的处理
改变前	改变后		
内部高速振荡时钟	X1 时钟	X1 振荡的稳定 • MSTOP = 0, OSCSEL = 1, EXCLK = 0 • 振荡稳定时间过后	内部高速振荡器能被停止 (RSTOP = 1)。
	外部主系统时钟	允许来自 EXCLK 引脚外部时钟的输入 • MSTOP = 0, OSCSEL = 1, EXCLK = 1	内部高速振荡器能被停止 (RSTOP = 1)。
X1 时钟	内部高速振荡时钟	内部高速振荡器的振荡 • RSTOP = 0	X1 振荡能被停止 (MSTOP = 1)。
外部主系统时钟			外部主系统时钟输入能被禁止 (MSTOP = 1)。

5.6.6 CPU时钟和主系统时钟转换所需的时间

通过设置处理器时钟控制寄存器（PCC）的位 0 至 2（PCC0 至 PCC2）以及位 4（CSS），可改变主系统时钟的分频比。

重新写入 PCC 之后并不立即执行实际的转换操作；操作经过若干时钟的预转换时钟再继续进行（参见表 5-6）。

表 5-6. CPU 时钟和主系统时钟分频系数的转换所需要的时间

转换前的设定值			转换后的设定值														
PCC2	PCC1	PCC0	PCC2	PCC1	PCC0	PCC2	PCC1	PCC0	PCC2	PCC1	PCC0	PCC2	PCC1	PCC0	PCC2	PCC1	PCC0
			0	0	0	0	0	1	0	1	0	0	1	1	1	0	0
0	0	0	8 个时钟			16 个时钟			16 个时钟			16 个时钟			16 个时钟		
0	0	1				8 个时钟			8 个时钟			8 个时钟			8 个时钟		
0	1	0	4 个时钟			4 个时钟			4 个时钟			4 个时钟			4 个时钟		
0	1	1	2 个时钟			2 个时钟			2 个时钟			2 个时钟			2 个时钟		
1	0	0	1 个时钟			1 个时钟			1 个时钟			1 个时钟			1 个时钟		

备注 表 5-6 中列出的时钟数目是转换之前的 CPU 时钟数目。

通过设置主时钟模式寄存器（MCM）的位 0（MCM0），主系统时钟可被转换（在内部高速振荡时钟和高速系统时钟之间）。

重新写入 MCM0 之后并不立即执行实际的转换操作；操作经过若干时钟的预转换时钟再继续进行（参见表 5-7）。可使用 MCM 的位 1（MCS）确定主系统时钟是基于内部高速振荡时钟工作还是基于高速系统时钟工作。

注意事项 转换主系统时钟时确保停止 PLL 工作。

表 5-7. 主系统时钟转换所需的最长时间

转换前的设定值	转换后的设定值	
MCM0	MCM0	
	0	1
0	1 + 2f _{IH} /f _{XH} 个时钟	
1	1 + 2f _{XH} /f _{IH} 个时钟	

注意事项 当转换内部高速振荡时钟到高速系统时钟时，MCM 的位 2（XSEL）必须预先设置为 1。复位释放后，XSEL 的值仅能更改一次。

备注

1. 表 5-7 列出的时钟数目是转换器主系统时钟的数目。
2. 通过删除小数部分计算表 5-7 的时钟数。

举例 当主系统时钟由内部高速振荡时钟转换为高速系统时钟（@使用 f_{IH} = 4 MHz，f_{XH} = 10 MHz 振荡）时

$$1 + 2f_{IH}/f_{XH} = 1 + 2 \times 4/10 = 1 + 2 \times 0.4 = 1 + 0.8 = 1.8 \rightarrow 1 \text{ 个时钟}$$

5.6.7 时钟振荡停止前的条件

以下列出了停止时钟振荡的寄存器标志设置（禁止外部时钟输入）以及停止时钟振荡之前的条件。

表 5-8. 停止时钟振荡之前的条件和标志设置

时钟	时钟振荡停止前的条件 (禁止外部时钟输入)	SFR 寄存器的标志设置
内部高速振荡时钟	MCS = 1 (CPU 工作于高速系统时钟)	RSTOP = 1
X1 时钟	MCS = 0 (CPU 工作于内部高速振荡时钟)	MSTOP = 1
外部主系统时钟		

5.6.8 外设硬件和源时钟

以下列出了 78K0/Ix2 微控制器中包括的外设硬件和源时钟。

备注 根据产品安装外设硬件。参见 1.4 框图和 1.5 功能概述。

表 5-9. 外设硬件和源时钟

源时钟		外设硬件时钟 (f _{PRS})	内部低速振荡时钟 (f _{IL})	TMX 控制时钟 (f _{TMX})	自外设硬件引脚的外部时钟
外设硬件					
16 位定时器 X0 和 X1		Y	N	Y	N
16 位定时器/事件计数器 00		Y	N	N	Y (TI000 引脚) ^注
8 位定时器/事件计数器 51		Y	N	N	Y (TI151 引脚) ^注
8 位定时器 H1		Y	Y	N	N
看门狗定时器		N	Y	N	N
A/D 转换器		Y	N	N	N
串行接口	UART6/ DALI	Y	N	N	N
	CSI11	Y	N	N	Y (SCK11 引脚) ^注
	IICA	Y	N	N	Y (SCLA0 引脚) ^注

注 在 STOP 模式下时禁止用自外设硬件引脚的外部时钟启动外设硬件。

备注 Y: 可以选择, N: 禁止选择

第六章 16 位定时器 X0 和 X1

6.1 16 位定时器 X0 和 X1 的功能

所有的 78K0/1x2 微控制器产品均内置 16 位定时器 X0 和 X1。

16 位定时器 X0 和 X1 均为具有两个输出的 PWM 专用定时器，并可生成半桥控制的 PWM（2 输出）。16 位定时器 X0 和 X1 同时使用可以实现全桥控制的 PWM（4 个输出）。另外，通过链接一个比较器或 INTP0, PFC 控制和 PWM 输出可以紧急停止。

16 位定时器 X0 和 X1 提供以下功能。

(1) 输出 PWM

- 可输出任意占空比或周期的脉冲。
- 可从 0% 至 100% 设置占空比。
- 可设置默认的定时器输出电平（高电平或低电平）。

(2) A/D 转换开始时序信号输出

可通过使用比较寄存器（TXnCCR0 寄存器：n = 0, 1）输出 A/D 转换开始时序信号。

(3) 捕获功能

该功能通过检测比较器输出或外部中断输入（INPT0）将计数值捕获至捕获寄存器。

(4) 定时器同步启动功能

通过组合使用两个定时器单元（16 位定时器 X0 和 X1），最多可同时启动 4 个 PWM 输出。

(5) 定时器同步启动/清除功能

通过组合使用两个定时器单元（16 位定时器 X0 和 X1），最多可同时控制 4 个 PWM 输出。

<R> (6) 定时器输出门功能 (通过联动 8 位定时器 H1)

通过 8 位定时器 H1 (TOH1 输出)，定时器可进行门电路控制。

<R> (7) 定时器复位模式 (比较器, INTP0 联动模式 1)

比较器 0 到 2 输出或 INP0 输入是高电平时，定时器输出能够复位并且定时器计数器清零。当比较器 1 到 2 输出或 INP0 输入为低电平时，重新启动定时器输出。

<R> (8) 定时器重启模式 (比较器, INTP0 联动模式 2)

通过检测比较器 0 到 2 输出的上升沿或 INP0 的输入，定时器可以进行重启。

<R> (9) 定时器输出复位模式 (比较器, INTP0 联动模式 3)

通过检测比较器 0 到 2 输出的上升沿或 INP0 的输入，定时器输出可以进行复位。下个定时器中断发生时复位状态清零，并且定时器输出重启。

<R> (10) 高阻抗输出控制功能 (通过比较器和 INTP0 联动)

通过检测比较器 0 到 2 输出的有效沿或 INP0 的输入，定时器输出可以具有高阻抗输出功能。

6.2 16 位定时器 X0 和 X1 的配置

16 位定时器 X0 和 X1 包括以下硬件。

表 6-1. 16 位定时器 X0 和 X1 的配置

(1) 16 位定时器 X0


项目	配置
定时器/计数器	16 位定时器计数器 X0
寄存器	16 位定时器 X0 捕获/比较寄存器 0 (TX0CCR0) 16 位定时器 X0 比较寄存器 0 至 3 (TX0CR0 至 TX0CR3)
定时器输出	TOX00, TOX01
控制寄存器	16 位定时器 X0 操作控制寄存器 0 至 4 (TX0CTL0 至 TX0CTL4) 16 位定时器 X0 输出控制寄存器 0 (TX0IOC0) 端口模式寄存器 3 (PM3) 端口寄存器 3 (P3)

(2) 16 位定时器 X1

项目	配置
定时器/计数器	16 位定时器计数器 X1
寄存器	16 位定时器 X1 捕获/比较寄存器 0 (TX1CCR0) 16 位定时器 X1 比较寄存器 0 至 3 (TX1CR0 至 TX1CR3)
定时器输出	TOX10, TOX11
控制寄存器	16 位定时器 X1 操作控制寄存器 0 至 2, 4 (TX1CTL0 至 TX1CTL2, TX1CTL4) 16 位定时器 X1 输出控制寄存器 0 (TX1IOC0) 端口模式寄存器 3 (PM3) 端口寄存器 3 (P3)


图 6-1 至 6-3 所示为功能框图。

图 6-1. 16 位定时器 X0 的框图




注 有关详情，请参见 图 6-30. 16 位定时器 X0 输出配置的框图。

图 6-2. 16 位定时器 X1 的框图



注 有关详情，请参见 图 6-35. 16 位定时器 X1 输出配置的框图。

图 6-3. 16 位定时器 X0 和 X1 的框图
(TMX0 和 TMX1 同步启动/清零模式, TMX0 和 TMX1 同步启动模式)



注 有关详情, 请参见图 6-32. 16 位定时器 X0 和 X1 输出配置的框图。


(1) 16 位定时器 Xn 捕获/比较寄存器 0 (TXnCCR0)

该寄存器为 16 位寄存器，可在使用捕获功能和比较功能之间进行转换。TXnCTL2 用于在捕获功能和比较功能之间进行转换。

该寄存器可以按 16 位进行读写。

产生的复位信号将该寄存器清除为 0000H。

图 6-4. 16 位定时器 Xn 捕获/比较寄存器 0 (TXnCCR0)的格式

**(i) 将 TXnCCR0 用作比较寄存器**

定时器计数期间，可更新 TXnCCR0（写入相同值）并重写其值。定时器运行期间重写 TXnCCR0 的值时，该值在以下时刻被锁存并传送至 TXnCCR0，且改变 TXnCCR0 的值。

- 计数器的值与 TXnCR1 的设定值匹配时 (TXnPWM = 0)
- 计数器的值与 TXnCR3 的设定值匹配时 (TXnPWM = 1)

在联动模式 2 中，通过设置 TX0CmpldSet1 和 TX0CmpldSet0 位进行比较器输出时，将锁存器传送至 TXnCCR0 并改变 TXnCCR0 的值。

(ii) 将 TXnCCR0 用作捕获寄存器

通过输入捕获触发信号将计数值捕获至 TXnCCR0。

<R> **注意事项** 当不断读取 XnCCR0 时，16 位定时器 Xn 计数时钟读取间隔至少等待 3 个时钟。

备注 n = 0, 1

(2) 16 位定时器 Xn 比较寄存器 m (TXnCRm)

定时器计数期间，可更新 TXnCRm（写入相同值）并重写其值。定时器运行期间重写 TXnCRm 的值时，该值在以下时刻被锁存并传送至 TXnCRm，且改变 TXnCRm 的值。

- 计数器的值与 TXnCR1 的设定值匹配时 (TXnPWM = 0)
- 计数器的值与 TXnCR3 的设定值匹配时 (TXnPWM = 1)

在联动模式 2 中，通过设置 TX0CmpldSet1 和 TX0CmpldSet0 位进行比较器输出时，将锁存器传送至 TXnCRm 并改变 TXnCRm 的值。


该寄存器可以按 16 位进行读写。

产生的复位信号将该寄存器清除为 0000H。

备注 n = 0, 1, m = 0 至 3

图 6-5. 16 位定时器 Xn 比较寄存器 m (TXnCRm)的格式

地址: FF84H, FF85H (TX0CR0), FF86H, FF87H (TX0CR1), FF8AH, FF8BH (TX0CR2), FF90H, FF91H (TX0CR3),
 FF9CH, FF9DH (TX1CR0), FFB0H, FFB1H (TX1CR1), FFB2H, FFB3H (TX1CR2), FFB4H, FFB5H (TX1CR3)
 复位后: 0000H R/W



备注 n = 0, 1, m = 0 至 3

6.3 控制 16 位定时器 X0 和 X1 的寄存器

用于控制 16 位定时器 X0 和 X1 的寄存器如下所示。

- 16 位定时器 X0
 - 16 位定时器 X0 操作控制寄存器 0 至 4 (TX0CTL0 至 TX0CTL4)
 - 16 位定时器 X0 输出控制寄存器 0 (TX0IOC0)
 - 端口模式寄存器 3 (PM3)
 - 端口寄存器 3 (P3)

- 16 位定时器 X1
 - 16 位定时器 X1 操作控制寄存器 0 至 2, 4 (TX1CTL0 至 TX1CTL2, TX1CTL4)
 - 16 位定时器 X1 输出控制寄存器 0 (TX1IOC0)
 - 端口模式寄存器 3 (PM3)
 - 端口寄存器 3 (P3)

(1) 16 位定时器 Xn 操作控制寄存器 0 (TXnCTL0)

TXnCTL0 是控制计数操作并设置 16 位定时器 Xn 计数时钟的寄存器。

可通过 1 位或 8 位的存储操作指令设置 TXnCTL0。

产生复位信号将 TXnCTL0 清除为 00H。

图 6-6. 16 位定时器 X0 操作控制寄存器 0 (TX0CTL0)的格式

地址: FF7EH	复位后: 00H	R/W						
符号	<7>	6	5	4	3	<2>	<1>	<0>
TX0CTL0	TX0TMC	0	0	0	0	TX0CKS2	TX0CKS1	TX0CKS0

TX0TMC	TMX0 计数操作控制
0	停止定时器计数操作 (计数器被清为 0)
1	允许定时器计数操作

SELPLL	TX0CKS2	TX0CKS1	TX0CKS0	TMX0 计数时钟选择		
					f _{PRS} = 4 MHz	f _{PRS} = 20 MHz (使用 PLL时)
0	0	0	0	f _{PRS}	4 MHz	—
0	0	0	1	f _{PRS} /2	2 MHz	—
0	0	1	0	f _{PRS} /2 ²	1 MHz	—
0	0	1	1	f _{PRS} /2 ³	500 kHz	—
0	1	0	0	f _{PRS} /2 ⁴	250 kHz	—
0	1	0	1	f _{PRS} /2 ⁵	125 kHz	—
0	1	1	0	f _{PRS} /2 ⁶	62.5 kHz	—
0	1	1	1	f _{PRS} /2 ⁷	31.25 kHz	—
1	0	0	0	f _{TMX} (f _{TMX} = 10 f _{XP})	—	40 MHz
1	0	0	1	f _{PRS}	—	20 MHz
其它				禁止设置		

注意事项 1. 仅 4 MHz 可用于 PLL 参考时钟振荡频率。

2. 当将 TX0CKS2 至 TX0CKS0 位重写为其它数据时, 应预先停止定时器操作 (TX0TMC = 0)。

备注 SELPLL: 内部振荡模式/PLL 控制寄存器 (RCM)的位 3

f_{PRS}: 外设硬件时钟频率

f_{TMX}: TMX 控制时钟频率

f_{XP}: 主系统时钟频率

n = 0, 1

图 6-7. 16 位定时器 X1 操作控制寄存器 0 (TX1CTL0)的格式

地址: FF94H 复位后: 00H R/W

符号	<7>	6	5	4	3	<2>	<1>	<0>
TX1CTL0	TX1TMC	0	0	0	0	TX1CKS2	TX1CKS1	TX1CKS0

TX1TMC	TMX1 计数操作控制
0	停止定时器计数操作 (计数器清0)
1	允许定时器计数操作

TX1 MD1	TX1 MD0	SEL PLL	TX1 CKS2	TX1 CKS1	TX1 CKS0	TMX1 计数时钟选择		
						$f_{PRS} = 4 \text{ MHz}$	$f_{PRS} = 20 \text{ MHz}$ (使用 PLL时)	
0	0/1	0	0	0	0	f_{PRS}	4 MHz	–
		0	0	0	1	$f_{PRS}/2$	2 MHz	–
		0	0	1	0	$f_{PRS}/2^2$	1 MHz	–
		0	0	1	1	$f_{PRS}/2^3$	500 kHz	–
		0	1	0	0	$f_{PRS}/2^4$	250 kHz	–
		0	1	0	1	$f_{PRS}/2^5$	125 kHz	–
		0	1	1	0	$f_{PRS}/2^6$	62.5 kHz	–
		0	1	1	1	$f_{PRS}/2^7$	31.25 kHz	–
		1	0	0	0	f_{TMX} ($f_{TMX} = 10 f_{XP}$)	–	40 MHz
1	0	0	1	f_{PRS}	–	20 MHz		
1	0	x	x	x	x	TMX0 计数时钟 (参见图 6-6 16位定时器 X0 操作控制寄存器 0 (TX0CTL0)的格式)		
其它						禁止设置		

- 注意事项**
1. 仅 4 MHz 可用于 PLL 参考时钟振荡频率。
 2. 当将 TX1CKS2 至 TX1CKS0 位重写为其它数据时, 应预先停止定时器操作 (TX1TMC = 0)。

备注

SELPLL: 内部振荡模式/PLL 控制寄存器 (RCM)的位 3

TX1MD1, TX1MD0: 16 位定时器 X1 操作控制寄存器 1 的位 1 和位 0

f_{PRS} : 外设硬件时钟频率

f_{TMX} : TMX 控制时钟频率

f_{XP} : 主系统时钟频率

(2) 16 位定时器 Xn 操作控制寄存器 1 (TXnCTL1)

TXnCTL1 用来设置定时器启动（通过 INTP0 有效沿的检测设置）、输出选通功能（通过 TOH1 输出设置）、PWM 输出操作以及同步操作模式。

可通过 1 位或 8 位的存储操作指令设置 TXnCTL1。

产生复位信号将 TXnCTL1 清除为 00H。

备注 n = 0, 1

图 6-8. 16 位定时器 X0 操作控制寄存器 1 (TX0CTL1)的格式

地址: FF7FH	复位后: 00H	R/W						
符号	<7>	6	<5>	<4>	<3>	2	1	0
TX0CTL1	TX0INTPST	0	TX0PWM CE	TX0PWM CINV	TX0PWM	0	0	0
	TX0INTPST	通过INTP0 有效沿 ^{注1} 的检测控制定时器启动操作						
	0	通过检测INTP0有效沿来禁止定时器启动操作 (通过 TX0TMC的设置 (1) 启动定时器) ^{注2} 。						
	1	通过检测INTP0有效沿来允许定时器启动操作 ^{注3} 。						
	TX0PWM CE	通过TOH1 输出控制TOX0n(n = 0, 1)输出选通功能						
	0	不使用输出选通功能。						
	1	使用输出选通功能。						
	TX0PWM CINV	通过TOH1输出设置TOXmn输出(mn = 00, 01, 10, 11)						
<R>	0	<ul style="list-style-type: none"> TOH1 输出为高电平时，从TOXmn进行PWM输出。 TOH1 输出为低电平时，输出一个TOXmn的默认电平。 						
<R>	1	<ul style="list-style-type: none"> TOH1 输出为低电平时，从TOXmn进行PWM输出。 TOH1 输出为高电平时，输出一个TOXmn默认反相电平。 						
	TX0PWM	TMX0 PWM 输出操作设置						
	0	<ul style="list-style-type: none"> 单输出 (仅TOX00引脚) 计数器和TX0CR1寄存器匹配时产生INTTMX0 						
	1	<ul style="list-style-type: none"> 双输出 (TOX00 和 TOX01 引脚) 计数器和TX0CR3匹配时产生INTTMX0 						

- 注
1. 有关 INTP0 的有效边沿，请参见 18.3 (5) 外部中断上升沿使能寄存器 0, 1 (EGPCTL0, EGPCTL1), 外部中断下降沿使能寄存器 0, 1 (EGNCTL0, EGNCTL1)。
 2. 在 TMX0 或 TMX1 同步启动模式中，不能通过检测 INTP0 的有效边沿进行定时器启动操作，所以需将 TX0INTPST 设为 0。
 3. 如果在 TX0INTPST 设为 1 之后将 TX0TMC 也设为 1，则会等待检测 INTP0 的有效边沿。如果检测到 INTP0 的有效边沿，则 16 位定时器 X0 将开始向上计数。

注意事项 1. 定时器运行期间，禁止设置 TX0CTL1 的其它位。但是，TX0CTL1 可被刷新（写入相同的值）。

注意事项 2. 务必将位 2, 6 清 0。

3. 使用输出门功能, 设置 TMHMD1 寄存器的位 0 (TOEN1) 为 1 (TOH1 输出使能)。

图 6-9. 16 位定时器 X1 操作控制寄存器 1 (TX1CTL1) 的格式

地址: FF95H	复位后: 00H	R/W						
符号	7	6	<5>	4	<3>	2	<1>	<0>
TX1CTL1	0	0	TX1PWM CE	0	TX1PWM	0	TX1MD1	TX1MD0

TX1PWM CE	通过TOH1 输出控制TOX1n(n = 0, 1)输出选通功能
0	不使用输出选通功能。
1	使用输出选通功能。

TX1PWM	TMX1 PWM 输出操作设置
0	<ul style="list-style-type: none"> 单输出 (仅TOX10 引脚) 计数器和TX1CR1匹配时产生INTTMX1
1	<ul style="list-style-type: none"> 双输出 (TOX10 和 TOX11 引脚) 计数器和TX1CR3寄存器匹配时产生INTTMX1

TX1MD1	TX1MD0	操作模式设置
0	0	仅TMX1启动模式
0	1	TMX0 和 TMX1 同步启动模式
1	0	TMX0 和 TMX1 同步启动/清零模式
1	1	禁止设置

注意事项 1. 定时器运行期间, 禁止设置 TX1CTL1 的其它位。但是, TX1CTL1 可被刷新 (写入相同的值)。

2. 务必将位 2, 4, 6 和 7 清为 0。

3. 使用输出门功能, 设置 TMHMD1 寄存器的位 0 (TOEN1) 为 1 (TOH1 输出使能)。

(3) 16 位定时器 Xn 操作控制寄存器 2 (TXnCTL2)

TXnCTL2 寄存器用于选择捕获触发源、控制 A/D 转换同步触发的生成并设置 TXnCCR0 寄存器。

可通过 1 位或 8 位的存储操作指令设置 TXnCTL2。

产生复位信号将 TXnCTL2 清除为 00H。

备注 1. 捕获触发源根据操作模式不同而异。

操作模式		捕获触发源
仅TMX0启动模式		INTCMP2, INTP0
仅TMX1启动模式		INTCMP1
TMX0 和 TMX1 同步启动模式	TMX0	INTCMP2, INTP0
	TMX1	INTCMP1
TMX0 和 TMX1 同步启动/清零模式	TMX0	INTCMP2, INTP0
	TMX1	INTCMP1

2. $n = 0, 1$

图 6-10. 16 位定时器 X0 操作控制寄存器 2 (TX0CTL2)的格式

地址: FF80H 复位后: 00H R/W

符号	7	<6>	5	4	3	2	<1>	<0>
TX0CTL2	0	TX0TRGS	0	0	0	0	TX0ADEN	TX0CCS

TX0TRGS	TMX0 捕获触发源的选择
0	INTCMP2
1	INTP0

TX0ADEN	控制TMX0生成A/D 转换同步触发
0	禁止生成 A/D 转换同步触发
1	允许生成 A/D 转换同步触发 ^注

TX0CCS	TX0CCR0 寄存器控制
0	用作比较寄存器 ^注
1	用作捕获寄存器

注 当允许生成 A/D 转换同步触发时 (TX0ADEN = 1)，由于 A/D 转换同步触发由计数器和 TX0CCR0 寄存器的匹配而产生，需要将 TX0CCR0 寄存器设为比较寄存器 (TX0CCS = 0)。

- <R> 注意事项 1. 16 位定时器 X0 工作期间，禁止设置位 TX0CTL2 以外的位。然而，TX0CTL2 可以刷新(写入相同的值)。
- <R> 2. 16 位定时器工作时，可以通过 A/D 转换器重写所使用的寄存器(ADM0, ADPC0, ADPC1, ADS)。
- <R> 3. A/D 转换停止无效时，A/D 转换同步触发发生。A/D 转换有效后(ADCS = 1)，A/D 转换同步触发发生。

图 6-11. 16 位定时器 X1 操作控制寄存器 2 (TX1CTL2)的格式

地址: FF96H	复位后: 00H	R/W						<1>	<0>
符号	7	6	5	4	3	2			
TX1CTL2	0	0	0	0	0	0	TX1ADEN	TX1CCS	
TX1ADEN	控制TMX1生成A/D 转换同步触发								
0	禁止生成 A/D 转换同步触发								
1	允许生成 A/D 转换同步触发 ^注								
TX1CCS	TX1CCR0 寄存器操作								
0	用作比较寄存器 ^注								
1	用作捕获寄存器								

注 当允许生成 A/D 转换同步触发时 (TX1ADEN = 1)，由于 A/D 转换同步触发由计数器和 TX1CCR0 寄存器的匹配而产生，需要将 TX1CCR0 寄存器设为比较寄存器 (TX1CCS = 0)。

- 注意事项**
1. 定时器运行期间，禁止设置 TX1CTL2 的其它位。但是，TX1CTL2 可被刷新（写入相同的值）。
 2. 16 位定时器工作时，可以通过 A/D 转换器重写所使用的寄存器(ADM0, ADPC0, ADPC1, ADS)。
 3. A/D 转换停止无效时，A/D 转换同步触发发生。A/D 转换有效后(ADCS = 1)，A/D 转换同步触发发生

(4) 16 位定时器 X0 操作控制寄存器 3 (TX0CTL3)

TX0CTL3 寄存器用于设置比较器 2 和 INTP0 的联动功能模式，并在比较器输出重启时对操作进行设置。

TX0CTL3 可由 1 位或 8 位存储器操作指令设置。

产生复位信号将 TX0CTL3 清除为 00H。

图 6-12. 16 位定时器 X0 操作控制寄存器 3 (TX0CTL3)的格式

地址: FF81H	复位后: 00H	R/W						
符号	7	<6>	<5>	4	<3>	<2>	<1>	<0>
TX0CTL3	0	TX0CMLD SET1	TX0CMLD SET0	0	TX0INTP0R M1	TX0INTP0R M0	TX0CMP2R M1	TX0CMP2R M0

TX0CMLD SET1	TX0CMLD SET0	由于比较器输出而重启时比较寄存器的改变 (当设为联动模式 2 (定时器重启模式)时)
0	0	重启时不改变比较寄存器的值。
0	1	一旦由于比较器0的输出 ^{注 2, 3} 导致重启, 则立刻重写所有比较寄存器 (TXnCR0 至 TXnCR3, TXnCCR0) ^{注 1} 的值。
1	0	一旦由于比较器1的输出 ^{注 2, 3} 导致重启, 则立刻重写所有比较寄存器 (TXnCR0 至 TXnCR3, TXnCCR0) ^{注 1} 的值。
1	1	一旦由于比较器2的输出 ^{注 2, 3} 导致重启, 则立刻重写所有比较寄存器 (TXnCR0 至 TXnCR3, TXnCCR0) ^{注 2} 的值。

TX0INTP0R M1	TX0INTP0R M0	通过INTP0联动功能的操作模式 (与TMX0定时器联动)
0	0	通过INTP0禁止联动功能的操作。
0	1	联动模式 1 (定时器复位模式): 定时器在INTP0为高电平时复位。
1	0	联动模式 2 (定时器重启模式): 定时器在检测到INTP0为上升沿时重启。
1	1	联动模式 3 (定时器输出复位模式): 定时器从检测到INTP0为上升沿至生成下一个中断之间复位 ^{注 4} 。

TX0CMP2R M1	TX0CMP2R M0	通过比较器2输出的联动功能操作模式 (与TMX0定时器联动)
0	0	通过比较器2输出禁止联动功能的操作。
0	1	联动模式 1 (定时器复位模式): 定时器在比较器2为高电平时 (CMP2F 标志 = 1) 复位。
1	0	联动模式 2 (定时器重启模式): 定时器在检测到比较器2上升沿输出时重启。
1	1	联动模式 3 (定时器输出复位模式): 定时器从检测到比较器2输出上升沿至生成下一个中断之间进行复位 ^{注 4} 。

- 注
1. 只要处于 TMX0 和 TMX1 同步启动/清零模式, 就会立刻重写 TX1CR0 至 TX1CR3 以及 TX1CCR0 的值。
 2. 对于 TMX0 单次输出, 在重写 TX0CR1 之后, 通过比较器输出重启时会立刻重写比较寄存器的值。
 3. 对于 TMX0 双重输出, 在重写 TX0CR3 之后, 通过比较器输出重启时会立刻重写比较寄存器的值。
 4. 当处于 TMX0 和 TMX1 同步启动/清零模式时, 不要设置联动模式 3。

注意事项 定时器运行期间, 禁止设置 TX0CTL3 的其它位。但是, TX0CTL3 可被刷新 (写入相同的值)。

(5) 16 位定时器 Xn 操作控制寄存器 4 (TXnCTL4)

TXnCTL4 是设置比较器 0 和比较器 1 联动功能模式的寄存器。

可通过 1 位或 8 位的存储操作指令设置 TXnCTL4。

产生复位信号将 TXnCTL4 清除为 00H。

备注 n = 0, 1

图 6-13. 16 位定时器 X0 操作控制寄存器 4 (TX0CTL4)的格式

地址: FF82H	复位后: 00H	R/W						
符号	7	6	<5>	<4>	<3>	<2>	<1>	<0>
TX0CTL4	0	0	TX0CMP1RP	TX0CMP1R M1	TX0CMP1R M0	TX0CMP0RP	TX0CMP0R M1	TX0CMP0R M0

TX0CMP1RP	定时器与比较器1输出联动的选择
0	比较器1输出与TMX0定时器联动。
1	比较器1输出与TMX1定时器联动。

TX0CMP1R M1	TX0CMP1R M0	通过比较器1输出的联动功能操作模式 (与TMX0定时器联动)
0	0	通过比较器1的输出禁止联动功能的操作。
0	1	联动模式1 (定时器复位模式): 定时器在比较器1的输出为高电平时 (CMP1F 标志 = 1) 复位。
1	0	联动模式2 (定时器重启模式): 定时器在检测到比较器1的输出上升沿时重启。
1	1	联动模式3 (定时器输出复位模式): 定时器在检测到比较器1输出上升沿至产生下一个中断之间复位 ^注 。

TX0CMP0RP	定时器与比较器0输出联动的选择
0	比较器0的输出与TMX0定时器联动。
1	比较器0的输出与TMX1定时器联动。

TX0CMP0R M1	TX0CMP0R M0	通过比较器0输出的联动功能操作模式 (与TMX0定时器联动)
0	0	通过比较器0的输出禁止联动功能的操作。
0	1	联动模式1 (定时器复位模式): 定时器在比较器0的输出为高电平时 (CMP0F 标志 = 1) 复位。
1	0	联动模式2 (定时器重启模式): 定时器在检测到比较器0的输出上升沿时重启。
1	1	联动模式3 (定时器输出复位模式): 定时器在检测到比较器0的输出上升沿至生成下一个中断之间进行复位 ^注 。

注 当处于 TMX0 和 TMX1 同步启动/清零模式时，不要设置联动模式 3。

注意事项 定时器运行期间，禁止设置 TX0CTL4 的其它位。但是，TX0CTL4 可被刷新（写入相同的值）。

图 6-14. 16 位定时器 X1 操作控制寄存器 4 (TX1CTL4)的格式

地址: FF9AH	复位后: 00H	R/W						
符号	7	6	5	<4>	<3>	2	<1>	<0>
TX1CTL4	0	0	0	TX1CMP1R M1	TX1CMP1R M0	0	TX1CMP0R M1	TX1CMP0R M0

TX1CMP1R M1	TX1CMP1R M0	通过比较器1输出的联动功能的操作模式 (与TMX1定时器联动)
0	0	通过比较器1的输出禁止联动功能的操作。
0	1	联动模式1(定时器复位模式): 定时器在比较器1的输出为高电平时(CMP1F 标志 = 1)复位。
1	0	联动模式2(定时器重启模式): 定时器在检测到比较器1的输出上升沿时重启。
1	1	联动模式3(定时器输出复位模式): 定时器在检测到比较器的输出上升沿至生成下一个中断之间进行复位 ^注 。

TX1CMP0R M1	TX1CMP0R M0	通过比较器0输出的联动功能的操作模式 (与TMX1定时器联动)
0	0	通过比较器0的输出禁止联动功能的操作。
0	1	联动模式1(定时器复位模式): 定时器在比较器0的输出为高电平时 (CMP0F标志 = 1) 复位。
1	0	联动模式2(定时器重启模式): 定时器在检测到比较器0的输出上升沿时重启。
1	1	联动模式3(定时器输出复位模式): 定时器在检测到比较器0的输出上升沿至产生下一个中断之间进行复位 ^注 。

注 当处于 TMX0 和 TMX1 同步启动/清零模式时，不要设置联动模式 3。

注意事项 定时器运行期间，禁止设置 TX1CTL4 的其它位。但是，TX1CTL4 可被刷新（写入相同的值）。

(6) 16 位定时器 Xn 输出控制寄存器 0(TXnIOC0)

TXnIOC0 是设置定时器输出的寄存器。

TXnIOC0 可由 1 位或 8 位存储器操作指令设置。

产生复位信号将 TXnIOC0 清除为 00H。

备注 n = 0, 1

图 6-15. 16 位定时器 X0 输出控制寄存器 0(TX0IOC0)

地址: FF83H	复位后: 00H	R/W						
符号	7	6	5	4	<3>	<2>	<1>	<0>
TX0IOC0	0	0	0	0	TX0TOC1	TX0TOC0	TX0TOL1	TX0TOL0

TX0TOC1	TOX01 输出控制
0	禁止定时器输出 (当 TX0TOL1 = 0 时固定为低电平输出, 而 TX0TOL1 = 1 时固定为高电平输出。)
1	允许定时器输出 (PWM 输出)

TX0TOC0	TOX00 输出控制
0	禁止定时器输出 (当 TX0TOL0 = 0 时固定为低电平输出, 而 TX0TOL0 = 1 时固定为高电平输出。)
1	允许定时器输出 (PWM 输出)

TX0TOL1	默认的 TOX01 输出状态设置
0	正常输出 (低电平)
1	反相输出 (高电平)

TX0TOL0	默认的 TOX00 输出状态设置
0	正常输出 (低电平)
1	反相输出 (高电平)

- 注意事项**
1. 定时器运行期间, 禁止设置 TX0IOC0 的其它位。但是, TX0IOC0 可被刷新 (写入相同的值)。
 2. TOX00/P31/INTP2/TOOLC1 和 TOX01/P32/INTP3/TOOLD1 引脚输出取决于 PM31、P31、PM32 和 P32, 不取决于 TOX00 和 TOX01 的输出。

图 6-16. 16 位定时器 X1 输出控制寄存器 0(TX1IOC0)

地址: FF9BH	复位后: 00H	R/W						
符号	7	6	5	4	<3>	<2>	<1>	<0>
TX1IOC0	0	0	0	0	TX1TOC1	TX1TOC0	TX1TOL1	TX1TOL0

TX1TOC1	TOX11输出控制
0	禁止定时器输出（当TX1TOL1 = 0时固定为低电平，TX1TOL1 = 1时固定为高电平。）
1	允许定时器输出（PWM输出）

TX1TOC0	TOX10输出控制
0	禁止定时器输出（当TX1TOL0 = 0时固定为低电平，TX1TOL0 = 1时固定为高电平）
1	允许定时器输出（PWM输出）

TX1TOL1	默认的TOX11输出状态设置
0	正常输出（低电平）
1	反相输出（高电平）

TX1TOL0	默认的TOX10输出状态设置
0	正常输出（低电平）
1	反相输出（高电平）

- 注意事项
1. 定时器运行期间，禁止设置 TX1IOC0 的其它位。但是，TX1IOC0 可被刷新（写入相同的值）。
 2. TOX10/P33 和 TOX11/P34/INTP4 引脚输出取决于 PM33、P33、PM34 和 P34，而不依赖于 TOX10 和 TOX11 的输出。

(7) 端口模式寄存器 3(PM3)

该寄存器按位设置端口 3 的输入/输出。

使用 P31/TOX00/INTP2/TOOLC1、P32/TOX01/INTP3/TOOLD1、P33/TOX10 和 P34/TOX11/INTP4 引脚作为定时器输出时，将 PM31 至 PM34 以及 P31 至 P34 的输出锁存设为 0。

可通过 1 位或 8 位的存储操作指令设置 PM3。

产生的复位信号将 PM3 设置为 FFH。

图 6-17. 端口模式寄存器 3(PM3)的格式

地址: FF23H 复位后: FFH R/W

符号

	7	6	5	4	3	2	1	0
PM3	PM37	PM36	PM35	PM34	PM33	PM32	PM31	PM30

PM3n	P3n 引脚 I/O 模式选择(n = 0 至 7)
0	输出模式 (输出缓冲器开启)
1	输入模式 (输出缓冲器关闭)

备注 上图所示为 78K0/IB2 产品的端口模式寄存器 3 的格式。有关其它产品端口模式寄存器 3 的格式，请参见 4.3 控制端口功能的寄存器 中的 (1) 端口模式寄存器 (PMxx)。

下所示为操作模式（仅 TMX0 模式、仅 TMX1 模式、TMX0 和 TMX1 同步启动模式、TMX0 和 TMX1 同步启动/清零模式）和控制 16 位定时器 X0 和 X1 的寄存器如何关联。

表 6-2. 控制操作模式和 16 位定时器 X0 和 X1 的寄存器设置位（1/2）

寄存器	位	操作模式					
		仅TMXn模式 (n = 0, 1)		同步启动模式		同步启动/清零模式	
		TMX0	TMX1	主 (TMX0)	从 (TMX1)	主 (TMX0)	从 (TMX1)
TX0CTL0	TX0TMC	设置	-	设置		设置	
	TX0CKS2至 TX0CKS0	设置	-	设置	-	设置	
TX1CTL0	TX1TMC	-	设置	-	-	-	-
	TX1CKS2至 TX1CKS0	-	设置	-	设置	-	-
<R> TX0CTL1	TX0INTPST	设置	-	0		设置	
	TX0PWMCE	设置	-	设置	-	设置	-
	TX0PWMCINV	设置	-	设置		设置	
	TX0PWM	设置	-	设置	-	设置	-
<R> TX1CTL1	TX1PWMCE	-	设置	-	设置	-	设置
	TX1PWM	-	设置	-	设置	-	设置
	TX1MD1	-	0	-	0	-	1
	TX1MD0	-	0	-	1	-	0
TX0CTL2	TX0TRGS	设置	-	设置	-	设置	-
	TX0ADEN	设置	-	设置	-	设置	-
	TX0CCS	设置	-	设置	-	设置	-
TX1CTL2	TX1ADEN	-	设置	-	设置	-	设置
	TX1CCS	-	设置	-	设置	-	设置
TX0CTL3	TX0CMPLDSET1, TX0CMPLDSET0	设置	-	设置	-	设置	
	TX0INTP0RM1, TX0INTP0RM0	设置	-	设置	-	设置（禁止设置 TX0INTP0RM1 = 1以及 TX0INTP0RM0 = 1）	
	TX0CMP2RM1, TX0CMP2RM0	设置	-	设置	-	设置（禁止设置 TX0CMP2RM1 = 1以及 TX0CMP2RM0 = 1）	

表 6-2. 控制操作模式和 16 位定时器 X0 和 X1 的寄存器设置位 (2/2)

寄存器	位	操作模式					
		仅TMXn模式 (n = 0, 1)		同步启动模式		同步启动/清零模式	
		TMX0	TMX1	主 (TMX0)	从 (TMX1)	主 (TMX0)	从 (TMX1)
TX0CTL4	TX0CMP1RP	设置		设置		-	-
	TX0CMP1RM1, TX0CMP1RM0	当 TX0CMP 1RP = 0 时设置有效	-	当 TX0CMP 1RP = 0 时设置有效	-	-	-
	TX0CMP0RP	设置		设置		-	-
	TX0CMP0RM1, TX0CMP0RM0	当 TX0CMP 0RP = 0 时设置有效	-	当 TX0CMP 0RP = 0 时设置有效	-	-	-
TX1CTL4	TX1CMP1RM1, TX1CMP1RM0	-	当 TX0CMP 1RP = 1 时设置有效	-	当 TX0CMP 1RP = 1 时设置有效	-	-
	TX1CMP0RM1, TX1CMP0RM0	-	当 TX0CMP 0RP = 1 时设置有效	-	当 TX0CMP 0RP = 1 时设置有效	-	-
TX0IOC0	TX0TOC1	设置	-	设置	-	设置	-
	TX0TOC0	设置	-	设置	-	设置	-
	TX0TOL1	设置	-	设置	-	设置	-
	TX0TOL0	设置	-	设置	-	设置	-
TX1IOC0	TX1TOC1	-	设置	-	设置	-	设置
	TX1TOC0	-	设置	-	设置	-	设置
	TX1TOL1	-	设置	-	设置	-	设置
	TX1TOL0	-	设置	-	设置	-	设置

下表所示为操作模式（仅 TMX0 模式、仅 TMX1 模式、TMX0 和 TMX1 同步启动模式、TMX0 和 TMX1 同步启动/清零模式）和各个操作（启动、捕获、联动功能）的触发源如何关联。

表 6-3. 操作模式和触发源

(1) 定时器启动

触发源	操作模式					
	仅TMXn模式 (n = 0, 1)		同步启动模式		同步启动/清零模式	
	TMX0	TMX1	主 (TMX0)	从 (TMX1)	主 (TMX0)	从 (TMX1)
INTP0	可用	不可用	不可用		可用	

(2) 捕获

触发源	操作模式					
	仅TMXn模式 (n = 0, 1)		同步启动模式		同步启动/清零模式	
	TMX0	TMX1	主 (TMX0)	从 (TMX1)	主 (TMX0)	从 (TMX1)
INTP0	可用	不可用	可用	不可用	可用	不可用
INTCMP1	不可用	可用	不可用	可用	不可用	可用
INTCMP2	可用	不可用	可用	不可用	可用	不可用

(3) 联动功能

触发源	操作模式					
	仅TMXn模式 (n = 0, 1)		同步启动模式		同步启动/清零模式	
	TMX0	TMX1	主 (TMX0)	从 (TMX1)	主 (TMX0)	从 (TMX1)
INTP0	可用	不可用	可用	不可用	可用	
INTCMP0		可用		可用	不可用	
INTCMP1						
INTCMP2		不可用		不可用	可用	

6.4 16 位定时器X0 和X1 的操作

(1) PWM 输出操作（单次输出）

如果在将反相输出的计数值设置为 TXnCR0，并且周期计数值设置为 TXnCR1 时之后，将 TXnCTL0 的位 7 (TXnTMC)设置为 1，则 PWM 输出从 TOXn0 开始输出。

- 脉冲周期 = (TXnCR1 设置值 + 1) × 计数周期时钟
- 占空比 = (TXnCR1 设置值 - TXnCR0 设置值) / (TXnCR1 设置值 + 1)

定时器运行期间，TXnCR0 和 TXnCR1、占空比和脉冲周期都可改变。同时重写 TXnCR0 和 TXnCR1 时，必须先写入 TXnCR0，再写入 TXnCR1。如果只改变 TXnCR1，则无需重写 TXnCR0。如果需要更改 TXnCR0，重写 TXnCR0 后，接下来再对 TXnCR1 写入相同的值。

当 TXnCR1 改变之后立刻产生 INTTMXn 中断时，输出发生改变。然而，如果在 INTTMXn 产生中断时的时钟²周期或者前两个时钟²周期时重写 TXnCR1，当 INTTMXn 产生中断期间输出将会改变。注意在写入 TXnCR1 和改变输出期间，如果对 TXnCR0 或 TXnCR1 写入不同的值，将改变输出为这个不同的值，而不是原来指定的值。

要指定 PWM 从 TOXn0 输出，设置 TXnCR0 和 TXnCR1 的值在下面的范围内：


$$0000H \leq TXnCR0 < TXnCR1 \leq FFFFH$$

如果设置的值超出上述范围，输出会变成默认状态（固定）。

注 16 位定时器 Xn 的计数时钟

图 6-18. PWM 输出操作的寄存器设置示例（单次模式）(1/2)

(a) 16 位定时器 Xn 操作控制寄存器 0




备注 n=0,1


图 6-18. PWM 输出操作的寄存器设置示例（单次模式）(2/2)

(b) 16 位定时器 Xn 操作控制寄存器 1

- PWM 输出: TOX00 引脚




- PWM 输出: TOX10 引脚



备注 n = 0, 1

图 6-19. PWM 输出时序（仅 TMXn 操作，PWM 输出: TOXn0 引脚）



(2) PWM 输出操作（双重输出）

TMXn 定时器在以下情况输入两个方波：将 TOXn0 反相输出的计数值设置至 TXnCR0 和 TXnCR1、将 TOXn1 反相输出的计数值和周期的计数值设置至 TXnCR2 和 TXnCR3、以及将 TXnCTL0 的位 7 (TXnTMC) 设为 1。

- TOXn0 的脉冲周期和占空比
 - 脉冲周期 = (TXnCR3 的设置值 + 1) × 计数时钟周期
 - 占空比 = ((TXnCR1 的设置值 - TXnCR0 的设置值) + 1) / (TXnCR3 的设置值 + 1)
- TOXn1 的脉冲周期和占空比
 - 脉冲周期 = (TXnCR3 的设置值 + 1) × 计数时钟周期
 - 占空比 = ((TXnCR3 的设置值 - TXnCR2 的设置值) + 1) / (TXnCR3 的设置值 + 1)

定时器运行期间，TXnCR0 至 TXnCR3、占空比和脉冲周期都可改变。对 TXnCR0 至 TXnCR3 进行写入时，必须先写入 TXnCR0 至 TXnCR2，再写 TXnCR3。TXnCR0 至 TXnCR2 间的寄存器不改变的不需要重新写入。如果 TXnCR0 至 TXnCR2 间任意一个寄存器需要修改，但是 TXnCR3 不需要更改。必须对 TXnCR3 写入相同的值。

TXnCR3 写入后立即生成 INTTMXn 中断时，输出会改变。然而，如果在 INTTMXn 中断生成时时钟[Ⓢ]周期期间或前两个时钟[Ⓢ]周期期间，重新写入 TXnCR3，INTTMXn 发生中断时的输出会改变。注意同样如果在对 TXnCR3 写入和改变输出期间，对 TXnCR0 至 TXnCR3 写入不同的值，将改变输出为这个不同的值，而不是原来指定的值。

要指定 PWM 从 TOXn0 输出，设置 TXnCR0 和 TXnCR1 的值在下面的范围内：

$$0000H \leq TXnCR0 < TXnCR1 \leq FFFFH$$

如果值超出来所指定的范围，输出会设置为默认状态(固定值)。

要指定 PWM 从 TOXn1 输出，设置 TXnCR2 和 TXnCR3 的值在下面的范围内：

$$0000H \leq TXnCR2 < TXnCR3 \leq FFFFH$$


如果值超出来所指定的范围，输出会设置为默认状态(固定值)。

注 16 位定时器计数时钟 Xn

- 注意事项
1. 定时器运行期间，产生 INTTMXn 中断后应立即重写 TXnCR0 至 TXnCR3。
 2. TOXn0 和 TOXn1 的周期由 TXnCR3 寄存器设置。


备注 n = 0, 1

图 6-20. PWM 输出操作的寄存器设置示例（双重模式）




(b) 16 位定时器 Xn 操作控制寄存器 1

- PWM 输出: TOX00 和 TOX01 引脚




- PWM 输出: TOX10 和 TOX11 引脚



备注 n = 0, 1

图 6-21. PWM 输出时序 (仅 TMXn 操作, PWM 输出: TOXn0 和 TOXn1 引脚)



备注 n = 0, 1

(3) PWM 输出操作 (TMX0 和 TMX1 同步启动/清零模式, TMX0 复用输出, TMX1 复用输出)

TMX0 和 TMX1 的两个定时器 (最多为 4 个输出) 同时输出周期。

设置 TX0CTL1 的位 7 (TX0TMC) 为 1 启动 PWM 输出。

定时器运行期间, 对 TXnCRm 进行写入, 占空比和脉冲周期都可改变。改变 TXnCRm 时, 必须先写入 TX0CR3^{注1} 以外的寄存器后, 再写 TX0CR3^{注1}。TX0CR3^{注1} 以外的寄存器不改变的不需要重新写入。如果 TX0CR3^{注1} 以外的任意一个寄存器需要修改, 但是 TX0CR3^{注1} 不需要更改。必须对 TX0CR3^{注1} 写入相同的值。

TX0CR3^{注1} 写入后立即生成 INTTMXn 中断时, 输出会改变。然而, 如果在 INTTMXn 中断生成时^{注2} 周期期间或前两个^{注2} 周期期间, 重新写入 TX0CR3^{注1}, INTTMXn 发生中断时的输出会改变。注意同样如果在对 TX0CR3^{注1} 写入和改变输出期间, 对 TXnCRm 写入不同的值, 将改变输出为这个不同的值, 而不是原来指定的值。

要指定 PWM 从 TOXn0 输出, 设置 TXnCR0 和 TXnCR1 的值在下面的范围内:

$$0000H \leq TXnCR0 < TXnCR1 \leq FFFFH$$

如果值超出来所指定的范围, 输出会设置为默认状态(固定值)。

要指定 PWM 从 TOXn1 输出, 设置 TXnCR2 和 TXnCR3 的值在下面的范围内:

$$0000H \leq TXnCR2 < TXnCR3 \leq FFFFH$$

如果值超出来所指定的范围, 输出会设置为默认状态(固定值)。

- 注
1. 如果从 16 位定时器 X0 的 PWM 输出是单相的, 用 TX0CR3 代替 TX0CR1。
 2. 16 位定时器计数时钟 Xn


备注 n = 0, 1, m = 0 至 3

注意事项 在同步启动/清零模式中, TOX0n 和 TOX1n 的周期由以下寄存器进行设置。


- 单次输出: TX0CR1 寄存器
- 双重输出: TX0CR3 寄存器

图 6-22. PWM 输出操作的寄存器设置示例 (TMX0 和 TMX1 同步启动/清零模式, PWM 输出: TOX00、TOX01、TOX10 和 TOX11 引脚)

(a) 16 位定时器 X0 操作控制寄存器 0




(b) 16 位定时器 Xn 操作控制寄存器 1



备注 n = 0, 1

图 6-23. PWM 输出时序 (TMX0 和 TMX1 同步启动/清零模式, PWM 输出: TOX00、TOX01、TOX10 和 TOX11 引脚)



备注 n = 0, 1

(4) PWM 输出操作 (TMX0 和 TMX1 同步启动模式)


TMX0 和 TMX1 的两个定时器的输出 (最多为 4 个输出) 同时启动。

<R> 设置 TX0CTL1 的位 7 (TX0TMC) 为 1 启动 PWM 输出。


备注 仅当开始输出时使用该模式。
TMX0 和 TMX1 开始计数后, 根据各个定时器的设置进行输出控制。

图 6-24. PWM 输出操作的寄存器设置示例 (TMX0 和 TMX1 同步启动模式, PWM 输出: TOX00、TOX01、TOX10 和 TOX11 引脚)

(a) 16 位定时器 Xn 操作控制寄存器 0




(b) 16 位定时器 Xn 操作控制寄存器 1



备注 n = 0, 1

图 6-25. PWM 输出时序 (TMX0 和 TMX1 同步启动模式, PWM 输出: TOX00、TOX01、TOX10 和 TOX11 引脚)



<R> (5) PWM 输出操作（当 TOH1 输出为高电平时从 TOX0n 输出 PWM）


仅当 TOH1 输出为高电平时，同时使用 8 位定时器 H1 和 16 位定时器 X0 从 TOX0n 引脚输出方波。

有关输出方波的设置，请参见 (1) PWM 输出操作（单次输出）至 (4) PWM 输出操作（TMX0 和 TMX1 同步启动模式）。


- 备注
1. $n = 0, 1$
 2. 有关 TOH1 输出的设置，请参见 第九章 8 位定时器 H1。

图 6-26. PWM 输出操作的寄存器设置示例（仅 TMX0 操作（双重输出），当 TOH1 输出为高电平时从 TOX00 和 TOX01 输出 PWM）

(a) 16 位定时器 X0 操作控制寄存器 0




(b) 16 位定时器 X0 操作控制寄存器 1



- 备注 $n = 0, 1, mn = 00, 01, 10, 11$

图 6-27. PWM 输出时序（仅 TMX0 操作（双重输出），当 TOH1 输出为高电平时从 TOX00 和 TOX01 输出 PWM）




<R>

(6) PWM 输出操作（当 TOH1 输出为低电平时从 TOX0n 输出 PWM）

仅当 TOH1 输出为低电平时，同时使用 8 位定时器 H1 和 16 位定时器 X0 从 TOX0n 引脚输出方波。
有关输出方波的设置，请参见 **(1) PWM 输出操作（单次输出）** 至 **(4) PWM 输出操作（TMX0 和 TMX1 同步启动模式）**。


- 备注
1. $n = 0, 1$
 2. 有关 TOH1 输出的设置，请参见 第九章 8 位定时器 H1。

图 6-28. PWM 输出操作的寄存器设置示例（仅 TMX0 操作（双重输出），当 TOH1 输出为低电平时从 TOX00 和 TOX01 输出 PWM）



- 备注 $n = 0, 1, mn = 00, 01, 10, 11$

图 6-29. PWM 输出时序（仅 TMX0 操作（双重输出），当 TOH1 输出为低电平时从 TOX00 和 TOX01 输出 PWM）




<R> (7) PWM 输出操作（当 TOH1 输出为高电平时输出 PWM）

仅当 TOH1 输出为高电平时，同时使用 8 位定时器 H1 和 16 位定时器 X0 从 TOX1n 引脚输出方波。
有关输出方波的设置，请参见 (1) PWM 输出操作（单次输出）至 (4) PWM 输出操作（TMX0 和 TMX1 同步启动模式）。


- 备注
1. $n = 0, 1$
 2. 有关 TOH1 输出的设置，请参见 第九章 8 位定时器 H1。

图 6-30. PWM 输出操作的寄存器设置示例（仅 TMX1 操作（双重输出），当 TOH1 输出为高电平时从 TOX10 和 TOX11 输出 PWM）

(a) 16 位定时器 X1 操作控制寄存器 0




(b) 16 位定时器 Xn 操作控制寄存器 1



备注 $n = 0, 1, mn = 00, 01, 10, 11$

图 6-31. PWM 输出时序（仅 TMX1 操作（双重输出），当 TOH1 输出为高电平时从 TOX10 和 TOX11 输出 PWM）



<R> (8) PWM 输出操作（当 TOH1 输出为高电平时从 TOX00、TOX01、TOX10 和 TOX11 输出 PWM）

仅当 TOH1 输出为高电平时，同时使用 8 位定时器 H1 和 16 位定时器 X0 及 X1 从 TOX00、TOX01、TOX10 和 TOX11 引脚输出方波。


有关输出方波的设置，请参见 (1) PWM 输出操作（单次输出）至 (4) PWM 输出操作（TMX0 和 TMX1 同步启动模式）。

备注 有关 TOH1 输出的设置，请参见第九章 8 位定时器 H1。


图 6-32. PWM 输出操作的寄存器设置示例

(TMX0 和 TMX1 同步启动/清零模式，当 TOH1 输出为高电平时从 TOX00、TOX01、TOX10 和 TOX11 输出 PWM)

(a) 16 位定时器 X0 操作控制寄存器 0




(b) 16 位定时器 Xn 操作控制寄存器 1



备注 n = 0, 1, mn = 00, 01, 10, 11

图 6-33. PWM 输出时序 (TMX0 和 TMX1 同步启动/清零模式, 当 TOH1 输出为高电平时从 TOX00、TOX01、TOX10 和 TOX11 输出 PWM)




6.5 使用比较器或INTP0 的联动功能

16 位定时器 X0 和 X1 可不经过 CPU 干涉，通过与比较器 0 至 2 的输出或 INTP0 输入信号联动来控制 PMW 的波形。

TMX0 和 TMX1、比较器 0 至 2 以及 INTP0 可按照以下进行组合。

- 16 位定时器 X0（仅 TMX0 操作模式，同步启动模式）： CMP0, CMP1, CMP2, INTP0
- 16 位定时器 X1（仅 TMX1 操作模式，同步启动模式）： CMP0, CMP1
- 16 位定时器 X0 和 X1（同步启动/清零模式）： CMP2, INTP0

图 6-34. 16 位定时器 X0 输出配置的框图



- <R> 注
1. 根据比较寄存器值和模式选择器输出，通过电平控制来控制定时器输出。
 2. 根据比较器输出或 INTP0 输入，通过模式选择器控制复位定时器输出 (联动模式 1 和 3) 和定时器计数器清零(联动模式 1 和 2)

图 6-35. 16 位定时器 X1 输出配置的框图





图 6-36. 16 位定时器 X0 和 X1 输出配置的框图



- <R> 注 1. 根据比较寄存器值和模式选择器输出，通过电平控制来控制定时器输出。
- <R> 2. 根据比较器输出或 INTPO 输入，通过模式选择器控制复位定时器输出 (联动模式 1 和 3) 和定时器计数器清零(联动模式 1 和 2)


比较器输出或外部中断输入 (INTPO) 所控制的模式如下所示。

(1) 联动模式 1 (定时器复位模式)

该模式在产生比较器 0 至 2 的输出或 INTPO 输入为高电平时将响应定时器的输出设置为复位状态；当输出或输入停止时重启定时器。


图 6-37. 联动模式 1 的寄存器设置示例（定时器复位模式）

- 将 CMP2 和 INTP0 用作触发




备注 当定时器与 CMP2 或 INTP0 联动时，将其中未使用的所有位都设为 0。

- 将 CMP0 和 CMP1 用作触发



备注 当定时器与 CMP0 或 CMP1 联动时，将其中未使用的所有位都设为 0。

图 6-38. 联动模式 1 的时序（定时器复位模式）




备注 n = 0, 1

(2) 联动模式 2 (定时器重启模式)

该模式在检测到比较器 0 至 2 的输出或 INTP0 输入为上升沿时重启相应的定时器。


图 6-39. 联动模式 2 的寄存器设置示例 (定时器重启模式)

- 将 CMP2 和 INTP0 用作触发




备注 当定时器与 CMP2 或 INTP0 联动时，将其中未使用的所有位都设为 0。

- 将 CMP0 和 CMP1 用作触发



备注 当定时器与 CMP0 或 CMP1 联动时，将其中未使用的所有位都设为 0。

图 6-40. 联动模式 2 的时序 (定时器重启模式)



备注 n = 0, 1


(3) 联动模式 3 (定时器输出复位模式)

该模式在检测到比较器 0 至 2 的输出或 INTP0 的输入上升沿一直到产生下一个中断，将相应定时器的输出设置为复位状态。

注意事项 当处于 TMX0 和 TMX1 同步启动/清零模式时，不要设置联动模式 3。


图 6-41. 联动模式 3 的寄存器设置示例（定时器输出复位模式）

- 将 CMP2 和 INTP0 用作触发




备注 当定时器与 CMP2 或 INTP0 联动时，将其中未使用的所有位都设为 0。

- 将 CMP0 和 CMP1 用作触发



备注 当定时器与 CMP0 或 CMP1 联动时，将其中未使用的所有位都设为 0。

图 6-42. 联动模式 3 的时序（定时器输出复位模式）



备注 n = 0, 1

6.6 高阻抗输出控制功能

产生外部中断输入 (INTP0) 或比较器输出 (INTCMP0 至 INTCMP2) 时, 高阻抗输出控制功能将 16 位定时器 X0 和 X1 变为高阻抗状态并执行如 PWM 输出紧急停止等此类功能。


6.6.1 高阻抗输出控制器的配置

高阻抗输出控制电路包含以下硬件。

表 6-4. 高阻抗输出控制器的配置

项目	配置
控制寄存器	高阻抗输出功能使能寄存器 (HIZTREN) 高阻抗输出模式选择寄存器 (HIZTRS) 高阻抗输出功能控制寄存器 0 (HZA0CTL0)

图 6-43. 高阻抗输出控制器的框图



6.6.2 控制高阻抗输出控制器的寄存器

用于控制高阻抗输出控制器的寄存器如下所示。

- 高阻抗输出功能使能寄存器 (HIZTREN)
- 高阻抗输出模式选择寄存器 (HIZTRS)
- 高阻抗输出功能控制寄存器 0 (HZA0CTL0)

(1) 高阻抗输出功能使能寄存器 (HIZTREN)

HIZTREN 是使能/禁止触发信号输入的寄存器，用于控制高阻抗输出。

可通过 1 位或 8 位的存储操作指令设置 HIZTREN。

产生复位信号将 HIZTREN 清除为 00H。

图 6-44. 高阻抗输出功能使能寄存器 (HIZTREN) 的格式

A地址: FF6EH	复位后: 00H	R/W							
符号	<7>	6	5	4	3	2	1	0	
HIZTREN	HIZTREN0	0	0	0	0	0	0	0	
	HIZTREN0	用于高阻抗输出控制的触发信号的输入控制							
	0	禁止输入							
	1	允许输入							

(2) 高阻抗输出模式选择寄存器 (HIZTRS)

HIZTRS 寄存器选择将要作为高阻抗控制触发的信号和将被设为高阻抗输出状态的引脚。

可通过 1 位或 8 位的存储操作指令设置 HIZTRS。

产生复位信号将 HIZTRS 清除为 00H。

图 6-45. 高阻抗输出模式选择寄存器 (HIZTRS) 的格式

地址: FF6FH	复位后: 00H	R/W						
符号	<7>	<6>	5	4	<3>	<2>	<1>	<0>
HIZTRS	HIZTRS1	HIZTRS0	0	0	HIZPTS3	HIZPTS2	HIZPTS1	HIZPTS0

HIZTRS1	HIZTRS0	选择将要作为触发的信号
0	0	INTP0
0	1	比较器0的输出
1	0	比较器1的输出
1	1	比较器2的输出

HIZPTS3	P34/TOX11引脚控制
0	正常输出
1	可用作高阻抗输出

HIZPTS2	P33/TOX10引脚控制
0	正常输出
1	可用作高阻抗输出

HIZPTS1	P32/TOX01引脚控制
0	正常输出
1	可用作高阻抗输出

HIZPTS0	P31/TOX00引脚控制
0	正常输出
1	可用作高阻抗输出

(3) 高阻抗输出功能控制寄存器 0 (HZA0CTL0)

HZA0CTL0 是控制输出缓冲器高阻抗状态的寄存器。

可通过 1 位或 8 位的存储操作指令设置 HZA0CTL0。

产生复位信号将 HZA0CTL0 清除为 00H。

图 6-46. 高阻抗输出功能控制寄存器 0 (HZA0CTL0) 的格式 (1/2)

地址: FF78H	复位后: 00H	R/W ^{注1}						
符号	<7>	<6>	<5>	<4>	<3>	<2>	1	<0>
HZA0CTL0	HZA0DCE0	HZA0DCM0	HZA0DCN0	HZA0DCP0	HZA0DCT0	HZA0DCC0	0	HZA0DCF0

HZA0DCE0	高阻抗输出控制
0	禁止高阻抗输出控制操作。可进行目标引脚的输出。
1	允许高阻抗输出控制操作。

HZA0DCM0 ^{注2}	通过HZA0DCC0位解除高阻抗状态的条件
0	HZA0DCC0位设置有效，与将被使用的信号无关。
1	将被使用的信号保持异常检测电平（有效电平）时，HZA0DCC0位的设置无效。

HZA0DCN0 ^{注2}	HZA0DCP0 ^{注2}	高阻抗控制期间的有效边沿指定 ^{注3,4}
0	0	没有有效边沿（禁止通过INPT0或比较器输出设置HZA0DCF0位（1））。
0	1	使能将被使用的信号的上升沿（在上升沿处的异常检测）
1	0	使能将被使用的信号的下降沿（在下降沿处的异常检测）
1	1	禁止设置

- 注
1. 位 0 为只读位。
 2. 应在 HZA0DCE0 = 0 时重写 HZA0DCM0、HZA0DCN0 和 HZA0DCP0 位。
 3. 有关 INTP0 和 INTCMP0 至 INTCMP2 的有效边沿，请参见 18.3 (5) 外部中断上升沿使能寄存器 0, 1 (EGPCTL0, EGPCTL1), 外部中断下降沿使能寄存器 0, 1 (EGNCTL0, EGNCTL1)。
 4. 如果在使能高阻抗输出控制（HZA0DCE0 = 1）后检测到有效沿，将会执行高阻抗输出控制。因此，如果将被使用的触发信号在使能操作时为有效电平的话，就不能执行高阻抗输出控制。

图 6-46. 高阻抗输出功能控制寄存器 0 (HZA0CTL0) 的格式 (2/2)

HZA0DCT0 注1 至 4	高阻抗输出触发位
0	不进行操作。
1	将目标引脚设为高阻抗输出状态并设置HZA0DCF0位 (1)。

HZA0DCC0 注2 至 6	高阻抗输出控制清除位
0	不进行操作。
1	允许目标引脚的输出并清除HZA0DCF0位 (0)。

HZA0DCF0	高阻抗输出状态标志
0	允许目标引脚的输出。 <ul style="list-style-type: none"> 当HZA0DCE0 = 0时, 清除 (0)。 当HZA0DCC0 = 1时, 清除 (0)。
1	目标引脚处于高阻抗输出状态。 <ul style="list-style-type: none"> 当HZA0DCT0 = 1时, 置位 (1)。 当从触发信号检测到表示异常的边沿时 (当检测到由HZA0DCN0和HZA0DCP0位所设置的有效沿时), 置位 (1)。

- 注
1. 当从将被使用的触发信号检测到表示异常的边沿时 (即检测到由 HZA0DCN0 和 HZA0DCP0 位设置的有效沿时), 即使 HZA0DCT0 位置位 (1), 该位也会无效。
 2. 当 HZA0DCE0 = 0 时, 即使 HZA0DCT0 和 HZA0DCC0 位置位 (1), 该位也会无效。
 3. 由 HZA0DCT0 和 HZA0DCC0 位读取 0。
 4. 不要同时将 HZA0DCT0 和 HZA0DCC0 位设为 1。
 5. 如果在 HZA0DCM0 = 0 时将 HZA0DCC0 置位 (1), 则解除目标引脚的高阻抗输出状态, 而与将被用作触发的信号无关。
 6. 当 HZA0DCM0 = 1 时, 从将被用作触发的信号检测到表示异常的边沿时 (即检测到由 HZA0DCN0 和 HZA0DCP0 位设置的有效沿时), 即使 HZA0DCC0 位置位 (1), 该位也会无效。

6.6.3 高阻抗输出控制电路的设置步骤

(1) 通过检测 INPT0 输入或比较器 0 至 2 输出的有效沿转换为高阻抗输出状态

- <1> 设置 HIZTRS1、HSTRS0 以及 HIZPTS3 至 HIZPTS0 位（选择触发源和高阻抗目标引脚）。
- <2> 设置 HZA0DCM0、HZA0DCN0 和 HZA0DCP0 位（选择高阻抗状态解除条件和有效沿）。
- <3> 设置 HIZTREN0 位（1）（允许触发信号的输入）。
- <4> 设置 HZA0DCE0 位（1）（允许高阻抗输出控制操作）。

(2) 允许高阻抗控制操作后更改设置

- <1> 清除 HZA0DCE0 位（0）（禁止高阻抗输出控制操作）。
- <2> 清除 HIZTREN0 位（0）（禁止触发信号的输入）。
- <3> 更改 HIZTRS1、HSTRS0 以及 HIZPTS3 至 HIZPTS0 位（改变触发源和高阻抗目标引脚）。
- <4> 设置 HZA0DCM0、HZA0DCN0 和 HZA0DCP0 位（选择高阻抗状态解除条件和有效沿）。
- <5> 设置 HIZTREN0 位（1）（重新使能触发信号的输入）。
- <6> 设置 HZA0DCE0 位（1）（重新使能高阻抗输出控制操作）。

(3) 引脚处于高阻抗输出状态时重新开始输出

仅当 HZA0DCM0 = 1 且在触发信号被设为无效电平之后将 HZA0DCC0 置位（1）时检测到将被使用的触发信号有效沿时，可解除高阻抗输出状态。

HZA0DCM0 = 0 时，当 HZA0DCC0 位置位（1）时解除高阻抗输出状态，而与触发信号的电平无关。

(a) HZA0DCM0 = 1

- <1> 设置 HZA0DCC0 位（1）（产生解除高阻抗状态的指令信号）。
- <2> 读取 HZA0DCF0 位并检查标志状态。
- <3> 如果 HZA0DCF0 = 1，则返回操作<1>。必须检查触发信号的电平。
如果 HZA0DCF0 = 0，则可进行引脚输出。

(b) HZA0DCM0 = 0

- 设置 HZA0DCC0 位（1）（产生解除高阻抗状态的指令信号 -> 可进行引脚输出）。

注意事项 如果触发信号为无效电平，且 HZA0DCC0 置位（1）的时序与检测到触发信号有效沿的时序匹配，则优先设置 HZA0DCC0 位（1）。

(4) 通过 HZA0DCT0 位转换至高阻抗输出状态

要通过 HZA0DCT0 位将引脚设为高阻抗输出状态的话，必须在触发信号处于无效电平状态下将 HZA0DCT0 置位（1）。但是，当不使用触发信号（HZA0DCN0 = HZA0DCP0 = 0）时，可通过设置 HZA0DCT0（1）位进入高阻抗输出状态。

(a) HZA0DCN0 = 0 且 HZA0DCP0 = 1，或 HZA0DCN0 = 1 且 HZA0DCP0 = 0

- <1> HZA0DCT0 位置位（1）（产生高阻抗输出指令信号）。
- <2> 读取 HZA0DCF0 位并检查标志状态。
- <3> 如果 HZA0DCF0 = 1，则返回操作<1>。必须检查触发信号的电平。
如果 HZA0DCF0 = 0，则进入高阻抗输出状态。

(b) HZA0DCN0 = HZA0DCP0 = 0

- HZA0DCT0 位置位（1）（产生高阻抗输出指令信号 -> 进入高阻抗输出状态）。

7.1 16 位定时器/事件计数器 00 的功能

所有的 78K0/1x2 微控制器产品都内置 16 位定时器/事件计数器 00。

16 位定时器/事件计数器 00 具有以下功能。

(1) 间隔定时器

16 位定时器/事件计数器 00 以预设的时间间隔产生中断请求。

(2) 方波输出^注

16 位定时器/事件计数器 00 可以输出任选频率的方波信号。

(3) 外部事件计数器

16 位定时器/事件计数器 00 可以测量外部输入信号的脉冲数。

(4) 单次脉冲输出^注

16 位定时器/事件计数器 00 可以输出单次脉冲，其脉冲宽度可以自由设置。

(5) PPG 输出^注

16 位定时器/事件计数器 00 可以输出方波信号，其频率和输出脉冲宽度可以自由设置。

(6) 脉冲宽度测量

16 位定时器/事件计数器 00 能够测量外部输入信号的脉冲宽度。

注 仅限于 78K0/1B2

7.2 16 位定时器/事件计数器 00 的配置

16 位定时器/事件计数器 00 包括以下硬件。


表 7-1. 16 位定时器/事件计数器 00 的配置

项目	配置
定时器/计数器	16 位定时器计数器 00 (TM00)
寄存器	16 位定时器捕获/比较寄存器 000, 010 (CR000, CR010)
定时器输入	TI000, TI010 ^注
定时器输出	TO00 ^注 , 输出控制器 ^注
控制寄存器	16 位定时器模式控制寄存器 00 (TMC00) 16 位定时器捕获/比较控制寄存器 00 (CRC00) 16 位定时器输出控制寄存器 00 (TOC00) ^注 预分频器模式寄存器 00 (PRM00) 端口复用转换控制寄存器 (MUXSEL) 端口模式寄存器 0 (PM0) 端口寄存器 0 (P0)

注 仅限于 78K0/IB2

图 7-1 所示为框图。

图 7-1. 16 位定时器/事件计数器 00 的框图



注 仅限于 78K0/IB2


- 注意事项**
1. P01 引脚不能同时用于 TI010 的有效沿和定时器输出 (TO00)。选择其中的一种功能。
 2. 如果将 16 位定时器模式控制寄存器 00 (TMC00) 的位 3 和位 2 清为 00, 与捕获触发的输入冲突, 则之后的数据不确定。
 3. 要从捕获模式转换到比较模式, 首先将 TMC003 和 TMC002 位清为 00, 然后再改变设置。以前捕获的值仍存储在 CR000 内, 直到设备复位为止。如果工作模式改变为比较模式, 务必设定比较值。

- 备注**
1. 78K0/IY2: <TI000>/P121/X1/TOOLC0/<INTP0>, <TI000>/P125/ $\overline{\text{RESET}}$ /<INTP0>
 78K0/IA2: TI000/P00/INTP0/<TOH1>/<TI51>, <TI000>/P121/X1/TOOLC0/<INTP0>
 78K0/IB2: TI000/P00/INTP0, TO00/TI010/P01, <TI000>/P121/X1/TOOLC0/<INTP0>
 2. 尖括号 < > 内的功能可通过设置输入转换控制寄存器 (MUXSEL) 进行指定。

(1) 16 位定时器计数器 00 (TM00)

TM00 寄存器为 16 位只读寄存器, 对计数脉冲进行计数。
 该计数器与计数时钟上升沿同步递增。

图 7-2. 16 位定时器计数器 00 (TM00) 的格式



当 16 位定时器模式控制寄存器 (TMC00) 的位 3 和 2 的值为 00 之外的值时, 可通过读取 TM00 来读取 TM00 的计数值。当 TMC003 和 TMC002 = 00 时, 如果读取 TM00, 则其读取值为 0000H。
 在以下情况时, 计数值复位为 0000H。

- 复位信号产生时。
- 将 TMC003 和 TMC002 清为 00 时
- TI000 引脚输入有效边沿时, 在同时发生'清零且开始'的模式下 TI000 引脚信号边沿有效时
- TM00 和 CR000 匹配时, 在同时发生清除&开始的模式下 TM00 和 CR000 匹配时
- 单次脉冲输出模式下 OSPT00 设为 1 或有效沿输入到 TI000 引脚时

注意事项 即使读取 TM00, 也不能通过 CR010 捕获该值。

(2) 16 位定时器捕获/比较寄存器 000 (CR000)

CR000 和 CR010 寄存器为 16 位寄存器，可通过 CRC00 来选择使用捕获功能或比较功能。

定时器停止（TMC003 和 TMC002 = 00）期间，可以改变 CR000 的值。


如果已使用指定方式对 CR010 进行设置，则可在工作期间改变 CR010 的值。有关详情，请参见 7.5.1 TM00 工作期间重写 CR010。

这些寄存器可以按 16 位进行读写。

产生复位信号将这些寄存器清除为 0000H。

图 7-3. 16 位定时器捕获/比较寄存器 000 (CR000)的格式

地址: FF12H, FF13H 复位后: 0000H R/W



(i) CR000 用作比较寄存器时

CR000 寄存器内设定的值不断和 TM00 寄存器内的计数值相比较，如果二者相匹配，则产生中断请求信号（INTTM000）。该值一直保持到 CR000 被重写。

注意事项 当 CR000 设为比较模式时，即使输入捕获触发，CR000 也不执行捕获操作。


(ii) CR000 用作捕获寄存器时

当输入捕获触发时，TM00 的计数值被捕获至 CR000。

通过使用 CRC00 或 PRM00，可以选择 TI000 引脚信号的反向脉冲沿或 TI010 引脚信号的有效边沿^注作为捕获触发。

注 78K0/IY2 和 78K0/IA2 仅在 TI000 引脚信号的反向触发沿处用作捕获触发。

图 7-4. 16 位定时器捕获/比较寄存器 010 (CR010)的格式



(i) CR010 用作比较寄存器时

CR010 寄存器内设定的值不断和 TM00 寄存器内的计数值相比较，如果二者相匹配，产生中断请求信号 (INTTM010)。

注意事项 当 CR010 设置为比较模式时，即使输入捕获触发，CR010 也不执行捕获操作。

(ii) CR010 用作捕获寄存器时

当输入捕获触发时，TM00 的计数值被捕获至 CR010。


可以选择 TI000 引脚的有效沿作为捕获触发。TI000 引脚的有效边沿由 PRM00 设置。

(iii) 当 CR000 或 CR010 用作比较寄存器时的设置范围

当 CR000 或 CR010 用作比较寄存器时，如下所示进行设置。














操作	CR000 寄存器的设置范围	CR010 寄存器的设置范围
用作间隔定时器	0000H ^{#2} < N ≤ FFFFH	0000H ^{#2} ≤ M ≤ FFFFH 通常情况下，不使用该设置。屏蔽匹配中断信号(INTTM010)。
用作方波输出 ^{#1}		
用作外部事件计数器		
由TI000引脚有效边沿输入进入清零&启动模式	0000H ^{#2} ≤ N ≤ FFFFH	0000H ^{#2} ≤ M ≤ FFFFH
用作自由运行定时器		
用作PPG输出 ^{#1}	M < N ≤ FFFFH	0000H ^{#2} ≤ M < N
用作单次脉冲输出 ^{#1}	0000H ^{#2} ≤ N ≤ FFFFH (N ≠ M)	0000H ^{#2} ≤ M ≤ FFFFH (M ≠ N)

- 注**
1. 仅限于 78K0/IB2
 2. 当设置为 0000H 时，匹配中断不会在定时器工作后立即发生，而且，定时器输出也不会改变，第一个匹配时序如下。当定时器计数器 (TM00 寄存器) 从 0000H 变为 0001H 时，发生匹配中断。
 - 当定时器计数器由于溢出而清零时
 - 当定时器计数器由于 TI000 引脚有效边沿而清零时 (由 TI000 引脚有效沿输入进入清零并启动模式时)
 - 当定时器计数器由于比较匹配而清零时 (通过 TM00 和 CR000 之间匹配(CR000 = 非 0000H, CR010 = 0000H)进入清零并启动模式时)。



- 备注**
1. N: CR000 寄存器设置值, M: CR010 寄存器设置值
 2. 有关工作使能位 (位 3 和 2 (TMC003 和 TMC002)) 的详情, 请参见 7.3 (1) 16 位定时器模式控制寄存器 00 (TMC00)。

表 7-2. CR000 和 CR010 的捕获操作

外部输入信号 捕获操作	TI000 引脚输入 		TI010 引脚输入 ^{注1} 	
CR000的捕获操作	CRC001 = 1 TI000 引脚输入 (反向) 	设置ES001 和 ES000 捕获脉冲沿的位置	CRC001 位 = 0 TI010 引脚输入 	设置ES101 和 ES100捕 获脉冲沿的位置
		01: 上升沿 		01: 上升沿 
		00: 下降沿 		00: 下降沿 
	11: 双边沿 (不能捕获)	11: 双边沿 		
中断信号	即使捕获数值, 也不会产生INTTM000信号	中断信号	每次捕获时都产生INTTM000信号。	
CR010的捕获操作	TI000 引脚输入 ^{注2} 	设置ES001 和 ES000捕 获脉冲沿的位置		
		01: 上升沿 		
		00: 下降沿 		
	11: 双边沿 			
中断信号	每次捕获时都产生INTTM010信号。			

- 注
1. 仅限于 78K0/IB2
 2. CRC001 位的设置不影响 CR010 的捕获操作。

注意事项 如果要使用输入到 TI000 引脚的反向脉冲沿捕捉 TM00 寄存器的计数值并存入 CR000 寄存器, 则该值捕获后不产生中断请求信号 (INTTM000)。 如果在该操作期间检测到 TI010 引脚的有效沿, 则不执行捕获操作, 但是 INTTM000 信号作为外部中断信号产生。 若不使用外部中断, 则屏蔽 INTTM000 信号。

备注 CRC001: 请参见 7.3 (2) 捕获/比较控制寄存器 00 (CRC00)
 ES101, ES100, ES001, ES000: 请参见 7.3 (4) 预分频器模式寄存器 00 (PRM00)。

7.3 控制 16 位定时器/事件计数器 00 的寄存器

用于控制 16 位定时器/事件计数器 00 的寄存器如下所示。

- 16 位定时器模式控制寄存器 00 (TMC00)
- 捕获/比较控制寄存器 00 (CRC00)
- 16 位定时器输出控制寄存器 00 (TOC00)
- 预分频模式寄存器 00 (PRM00)
- 端口复用转换控制寄存器 (MUXSEL)
- 端口模式寄存器 0 (PM0)
- 端口寄存器 0 (P0)

注 仅限于 78K0/IB2

(1) 16 位定时器模式控制寄存器 00 (TMC00)

TMC00 寄存器为 8 位寄存器，用来设置 16 位定时器/事件计数器 00 的操作模式、TM00 清除模式以及输出时序，并对溢出进行检测。

工作期间（当 TMC003 和 TMC002 = 非 00 时），禁止重写 TMC00 寄存器。但是，当 TMC003 和 TMC002 清除为 00（停止工作）时且 OVF00 位被清除为 0 时，可以改变该值。

可通过 1 位或 8 位的存储操作指令设置 TMC00。

产生复位信号将 TMC00 清除为 00H。

注意事项 当设置 TMC002 和 TMC003 为非 00 的值（操作停止模式）时，16 位定时器计数器 00 (TM00)启动操作。将 TMC003 和 TMC002 设为 00H 以停止操作。

图 7-5. 16 位定时器模式控制寄存器 (TMC00) 的格式

(1) 78K0/IY2, 78K0/IA2

地址: FFBAH	复位后: 00H	R/W						
符号	7	6	5	4	3	2	1	<0>
TMC00	0	0	0	0	TMC003	TMC002	0	OVF00

(2) 78K0/IB2

地址: FFBAH	复位后: 00H	R/W						
符号	7	6	5	4	3	2	1	<0>
TMC00	0	0	0	0	TMC003	TMC002	TMC001	OVF00

TMC003	TMC002	16位定时器/事件计数器 00操作使能
0	0	禁止16位定时器/事件计数器00操作。 停止提供工作时钟。 清除16位定时器计数器00 (TM00)。
0	1	自由运行定时器模式
1	0	通过TI000引脚有效沿输入 ^注 进入的清零并启动模式
1	1	基于TM00和CR000的值匹配进入清零并启动模式。

TMC001	反转定时器输出 (TO00) 条件
0	<ul style="list-style-type: none"> • TM00和CR000匹配或TM00和CR010匹配
1	<ul style="list-style-type: none"> • TM00 和 CR000匹配TM00 和CR010匹配 • TI000引脚有效边沿的输入触发

OVF00	TM00 溢出标志
清除 (0)	将 OVF00 清为 0 或将 TMC003 和 TMC002 清为 00
置位 (1)	发生溢出。
在所有操作模式中（自由运行定时器模式、清零并启动模式（由TI000引脚有效沿输入）和清零并启动模式（在TM00和CR000匹配时进入）），当TM00寄存器由FFFFH变为0000H时，OVF00置1。 也可以通过向OVF00写入1进行置位。	

注 TI000 引脚的有效沿由预分频模式寄存器 00 (PRM00)的位 5 和位 4(ES001, ES000)进行设置。

(2) 捕获/比较控制寄存器 00 (CRC00)

CRC00 是控制 CR000 和 CR010 操作的寄存器。

操作期间（当 TMC003 和 TMC002 = 非 00 时）,禁止改变 CRC00 的值。

CRC00 可由 1 位或 8 位存储器操作指令设置。

产生复位信号将 CRC00 清为 00H。

图 7-6. 捕获/比较控制寄存器 00 (CRC00)的格式

地址: FFBC_H 复位后: 00_H R/W

符号	7	6	5	4	3	2	1	0
CRC00	0	0	0	0	0	CRC002	CRC001	CRC000

CRC002	CR010 操作模式的选择
0	用作比较寄存器
1	用作捕获寄存器


CRC001	CR000 捕获触发选择
0	在 TI010 引脚的有效沿 ^{#1} 捕获
1	在 TI000 引脚有效沿的反向 ^{#2} 捕获
TI010 和 TI000 引脚的有效边沿由 PRM00 设置。 当 CRC001 为 1 时, 如果 ES001 和 ES000 设为 11 (双边沿), 则不能检测到 TI000 引脚的有效沿。	

CRC000	CR000 操作模式的选择
0	用作比较寄存器
1	用作捕获寄存器
如果 TMC003 和 TMC002 设为 11 (清零并启动模式 (TM00 和 CR000 匹配进入)), 务必将 CRC000 设置为 0。	

- 注
1. 当 CRC001 = 0 时, 由于 78K0/IY2 和 78K0/IA2 不提供 TI010 引脚, 故不执行 CR000 的捕获操作。
 2. 当检测到来自 TI010 引脚的有效沿时, 并不进行捕获操作, 但是 INTTM000 信号作为外部中断信号产生。

注意事项 为了确保捕获操作正确执行, 捕获触发脉冲宽度需要比计数时钟长两个周期, 而计数时钟由预分频模式寄存器 00 (PRM00)选择。

图 7-7. CR010 捕获操作的示例 (当指定上升沿时)



(3) 16 位定时器输出控制寄存器 00 (TOC00)*

TOC00 是控制 TO00 输出的 8 位寄存器。

仅当 OSPT00 操作时 (TMC003 和 TMC002 = 非 00 时) 才可重写 TOC00。操作期间禁止重写其它位。

然而, 可以在定时器工作期间重写 TOC004, 如同重写 CR001 一样 (请参见 7.5.1 **TM00 工作期间重写 CR010**)。

可通过 1 位或 8 位的存储操作指令设置 TOC00。

产生复位信号将 TOC00 清除为 00H。

注 仅限于 78K0/IB2

注意事项 务必按照下列步骤设置 TOC00 寄存器。

<1> 将 TOC004 和 TOC001 设为 1。

<2> 仅将 TOE00 设为 1。

<3> 将 LVS00 或 LVR00 设为 1。

图 7-8. 16 位定时器输出控制寄存器 00 (TOC00)的格式

地址: FFB0H 复位后: 00H R/W

符号 7 <6> <5> 4 <3> <2> 1 <0>

TOC00	0	OSPT00	OSPE00	TOC004	LVS00	LVR00	TOC001	TOE00
-------	---	--------	--------	--------	-------	-------	--------	-------

OSPT00	通过软件触发单次脉冲输出	
0	-	
1	单次脉冲输出	
当读取时, 该位的值永远为“0”。在非单次脉冲输出模式下禁止将该位置 1。 如果设为 1, 则将 TM00 清零并启动。		

OSPE00	单次脉冲输出操作控制	
0	连续脉冲输出	
1	单次脉冲输出	
在自由运行定时器模式或由 TI000 引脚有效沿输入进入清零并启动模式下, 单次脉冲输出正确运行。 清零并启动模式下 (TM00 和 CR000 匹配进入) 不能输出单次脉冲。		

TOC004	CR010 和 TM00 匹配时 TO00 的输出控制	
0	禁止反转操作	
1	允许反转操作	
即使当 TOC004 = 0 时, 也会产生中断信号 (INTTM010)。		

LVS00	LVR00	TO00 输出状态的设置
0	0	不改变
0	1	TO00 输出的初始值为低电平 (TO00 引脚输出被清为 0)。
1	0	TO00 输出的初始值为高电平 (TO00 引脚输出被设为 1)。
1	1	禁止设置
<ul style="list-style-type: none"> LVS00 和 LVR00 可用于设置 TO00 输出电平的初始值。 如果不必设置初始值, 则将 LVS00 和 LVR00 保持为 00。 TOE00 = 1 时, 务必设置 LVS00 和 LVR00。 禁止同时将 LVS00, LVR00 和 TOE00 设置为 1。 LVS00 和 LVR00 为触发位。 通过将这些位设为 1, 可设置 TO00 引脚输出电平的初始值。 即使这些位清除为 0, 也不影响 TO00 引脚的输出。 当读取 LVS00 和 LVR00 位时, 读取的值总是 0。 关于如何设置 LVS00 和 LVR00, 请参见 7.5.2 设置 LVS00 和 LVR00。 实际的 TO00/TI010/P01 引脚输出取决于 PM01 和 P01, 不包括 TO00 输出。 		

TOC001	CR000 和 TM00 匹配时 TO00 的输出控制	
0	禁止反转操作	
1	允许反转操作	
当 TOC001 = 0 时, 产生中断信号 (INTTM000)。		

TOE00	TO00 输出控制	
0	禁止输出 (TO00 输出固定为低电平)	
1	允许输出	

(4) 预分频器模式寄存器 00 (PRM00)

PRM00 寄存器用于设置 TM00 的计数时钟以及 TI000 和 TI010 引脚的输入有效边沿。

工作期间（当 TMC003 和 TMC002= 非 00 时），禁止重写 PRM00 寄存器。

PRM00 可由 1 位或 8 位存储器操作指令设置。

产生复位信号将 PRM00 清除为 00H。

- 注意事项**
1. PRM001 和 PRM000 位设为 11（指定 TI000 引脚的输入有效边沿作为计数时钟）时，不要进行以下设置。
 - 通过 TI000 引脚有效沿进入的清除 & 开始模式
 - 将 TI000 引脚设为捕获触发。
 2. 当在 TI000 或 TI010 引脚处于高电平时并且指定 TI000 或 TI010 引脚的有效沿为上升沿或双边沿时，如果 16 位定时器/事件计数器 00 允许运行，则 TI000 或 TI010 引脚的高电平被检测为上升沿。当上拉 TI000 或 TI010 引脚时要注意。然而，如果定时器操作停止后开始重写，则不会检测上升沿。
 3. 不能将 TI010 的有效沿和定时器输出（TO00）同时用于 P01 引脚。选择其中的一种功能。

图 7-9. 预分频器模式寄存器 00 (PRM00) 的格式

(1) 78K0/IY2, 78K0/IA2

地址: FFBBH 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
PRM00	0	0	ES010	ES000	0	0	PRM001	PRM000

(2) 78K0/IB2

地址: FFBBH 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
PRM00	ES110	ES100	ES010	ES000	0	0	PRM001	PRM000

ES110	ES100	TI010 引脚有效沿的选择
0	0	下降沿
0	1	上升沿
1	0	禁止设置
1	1	双边沿

ES010	ES000	TI000 引脚有效沿的选择
0	0	下降沿
0	1	上升沿
1	0	禁止设置
1	1	双边沿

PRM001	PRM000	计数时钟的选择				
		$f_{PRS} = 2 \text{ MHz}$	$f_{PRS} = 5 \text{ MHz}$	$f_{PRS} = 10 \text{ MHz}$	$f_{PRS} = 20 \text{ MHz}$ (使用 PLL 时)	
0	0	f_{PRS}	2 MHz	5 MHz	10 MHz	20 MHz
0	1	$f_{PRS}/2^2$	500 kHz	2.5 MHz	2.5 MHz	5 MHz
1	0	$f_{PRS}/2^8$	7.81 kHz	19.53 kHz	39.06 kHz	78.13 kHz
1	1	TI000 有效沿 ^{注 1, 2}				

- 注 1. 如果外设硬件时钟 (f_{PRS}) 选择高速系统时钟 (f_{XH}) 工作 ($XSEL = 1$)，则 f_{PRS} 的工作频率根据供电电压的不同而不同。
2. 来自 TI000 引脚的外部时钟的周期需要比外设硬件时钟 (f_{PRS}) 长两倍以上。

注意事项 如果外设硬件时钟 (f_{PRS}) 选择高速系统时钟 (f_{XH}) 工作 ($XSEL = 1$)，则 f_{PRS} 的工作频率根据供电电压的不同而不同。

备注 f_{PRS} : 外设硬件时钟频率

(5) 端口复用转换控制寄存器 (MUXSEL)

该寄存器分配引脚功能。

可将定时器输入 (TI000) 功能可分配到 78K0/IY2 的 P121 或 P125 引脚以及 78K0/IA2 和 78K0/IB2 的 P121 引脚。

可通过 1 位或 8 位的存储操作指令设置此寄存器。

产生复位信号将 MUXSEL 清除为 00H。

图 7-10. 端口复用转换控制寄存器 (MUXSEL) 的格式

(1) 78K0/IY2

地址: FF39H 复位后: 00H R/W

符号	<7>	<6>	<5>	<4>	3	<2>	1	<0>
MUXSEL	INTP0SEL1	INTP0SEL0	TM00SEL1	TM00SEL0	0	TM5SEL0	0	TMHSEL0

TM00SEL1	TM00SEL0	16 位定时器/事件计数器 00 输入引脚 (TI000) 的分配
0	0	(默认)
0	1	P121/TI000
1	0	P125/TI000
1	1	禁止设置

(2) 78K0/IA2

地址: FF39H 复位后: 00H R/W

符号	7	<6>	5	<4>	<3>	<2>	<1>	<0>
MUXSEL	0	INTP0SEL0	0	TM00SEL0	TM5SEL1	TM5SEL0	TMHSEL1	TMHSEL0

TM00SEL0	16 位定时器/事件计数器 00 输入引脚 (TI000) 的分配
0	(默认)
1	P121/TI000

(3) 78K0/IB2

地址: FF39H 复位后: 00H R/W

符号	7	<6>	5	<4>	3	2	1	0
MUXSEL	0	INTP0SEL0	0	TM00SEL0	0	0	0	0

TM00SEL0	16 位定时器/事件计数器 00 输入引脚 (TI000) 的分配
0	(默认)
1	P121/TI000

(6) 端口模式寄存器 0 (PM0)

该寄存器按位设置端口 0 的输入/输出。

可通过 1 位或 8 位的存储操作指令设置 PM0。

产生的复位信号将 PM0 设为 FFH。

• 78K0/IA2

当 P00/TI000/INTP0/<TOH1>/<TI51>引脚用作定时器输入时，将 PM00 设为 1。此时，P00 的输出锁存可能为 0 或 1。

• 78K0/IB2

当 P01/TO00/TI010 引脚用作定时器输出时，将 PM01 和 P01 的输出锁存设为 1。

当 P00/TI000/INTP0 和 P01/TI010/TO00 引脚用作定时器输入时，将 PM00 和 PM01 设为 1。此时，P00 和 P01 的输出锁存可能为 0 或 1。

备注 当通过设置输入转换寄存器 (MUXSEL) 将定时器输入 (TI000) 功能分配到 P121 或 P125 引脚时，无需设置端口模式寄存器和端口寄存器。

图 7-11. 端口模式寄存器 0 (PM0)的格式

地址: FF20H 复位后: FFH R/W

符号	7	6	5	4	3	2	1	0
PM0	1	1	1	1	1	PM02	PM01	PM00

PM0n	P0n 引脚 I/O 模式的选择 (n = 0 至 2)
0	输出模式 (输出缓存器开启)
1	输入模式 (输出缓存器关闭)

备注 上图所示为 78K0/IB2 的端口模式寄存器 0 的格式。有关其它产品的端口模式寄存器的格式，请参见 4.3 控制端口功能的寄存器 中的 (1) 端口模式寄存器 (PMxx)。

7.4 16 位定时器/事件计数器 00 的操作

7.4.1 间隔定时器操作

如果将 16 位定时器模式控制寄存器 (TMC00) 的位 3 和 2 (TMC003 和 TMC002) 设为 11 (清零并启动模式 (TM00 和 CR000 匹配进入)), 则计数操作与计数时钟同步启动。

当 TM00 的值与 CR000 的值匹配时, 将 TM00 清为 0000H 并产生匹配中断信号 (INTTM000)。INTTM000 信号使 TM00 以间隔定时器方式工作。

- 备注**
1. 有关 I/O 引脚的设置, 请参见 7.3 (6) 端口模式寄存器 0 (PM0)。
 2. 有关如何使能 INTTM000 中断, 请参见 第十八章 中断功能。

图 7-12. 间隔定时器操作的框图




图 7-13. 间隔定时器基本时序的示例






图 7-14. 用于设置间隔定时器操作的寄存器示例


(a) 16 位定时器模式控制寄存器 00 (TMC00)




(b) 捕获/比较控制寄存器 00 (CRC00)



(c) 16 位定时器输出控制寄存器 00 (TOC00)



(d) 预分频器模式寄存器 00 (PRM00)



(e) 16 位定时器计数器 00 (TM00)

通过读取 TM00，可读出计数值。

(f) 16 位捕获/比较寄存器 000 (CR000)

如果 CR000 设为 M，则间隔时间计算如下。


- 间隔时间 = (M + 1) × 计数时钟周期

禁止将 CR000 设为 0000H。


(g) 16 位捕获/比较寄存器 010 (CR010)

通常情况下，CR010 不用于间隔定时器功能。但是，当 CR010 的设置值与 TM00 的值匹配时产生比较匹配信号 (INTTM010)。所以，使用中断屏蔽标志 (TMMK010) 将该中断屏蔽掉。


图 7-15. 间隔定时器功能的软件处理示例



<1> 计数操作开始流程图



<2> 计数操作停止流程图



7.4.2 方波输出操作(仅限于 78K0/IB2)


当 16 位定时器/事件计数器 00 用作间隔定时器时（参见 7.4.1），通过将 16 位定时器输出控制寄存器 00（TOC00）设为 03H，TO00 引脚可以输出方波信号。

当 TMC003 和 TMC002 位设为 11（清零并启动模式（TM00 和 CR000 的值匹配进入））时，计数操作和计数时钟同步开始计数工作。

当 TM00 的值与 CR000 的值匹配时，将 TM00 清为 0000H 并产生中断信号（INTTM000），并且将 TO00 的输出反转。TO00 引脚以固定的时间间隔反转，使得 TO00 引脚输出方波波形。

- 备注
1. 有关 I/O 引脚的设置，请参见 7.3 (6) 端口模式寄存器 0 (PM0)。
 2. 有关如何使能 INTTM000 信号中断，请参见 第十八章 中断功能。

图 7-16. 方波输出操作的框图



注 仅限于 78K0/IB2

图 7-17. 方波输出操作基本时序的示例






图 7-18. 用于设置方波输出操作的寄存器示例


(a) 16 位定时器模式控制寄存器 00 (TMC00)




(b) 捕获/比较控制寄存器 00 (CRC00)



(c) 16 位定时器输出控制寄存器 00 (TOC00)



(d) 预分频器模式寄存器 00 (PRM00)



(e) 16 位定时器计数器 00 (TM00)

通过读取 TM00，读取计数值。

(f) 16 位捕获/比较寄存器 000 (CR000)

如果 CR000 设定为 M，间隔时间计算如下。

- 方波频率 = $1 / [2 \times (M + 1) \times \text{计数时钟周期}]$


禁止将 CR000 设为 0000H。

(g) 16 位捕获/比较寄存器 010 (CR010)


通常情况下，CR010 不用于方波输出功能。但是，当 CR010 的设置值与 TM00 的值匹配时产生比较匹配信号 (INTTM010)。

所以，使用中断屏蔽标志 (TMMK010) 将该中断屏蔽掉。


图 7-19. 方波输出功能的软件处理示例



<1> 计数操作开始流程图



<2> 计数操作停止流程图



注 设置 TOC00 时务必要小心。有关细节，请参见 7.3 (3) 16 位定时器输出控制寄存器 00 (TOC00)。

7.4.3 外部事件计数器操作

当将预分频器模式寄存器 00 (PRM00) 的位 1 和 0 (PRM001 和 PRM000) 设为 11 (同 TI000 引脚的有效沿一致向上计数) 且将 16 位定时器模式控制寄存器 (TMC00) 的位 3 和位 2 (TMC003 和 TMC002) 设为 11 时, 对外部事件输入的有效沿进行计数并产生匹配中断信号 (INTTM000), 该信号表示 TM00 和 CR000 匹配。

输入外部事件时, 需使用 TI000 引脚。因此, 在清零并启动模式 (通过 TI000 引脚有效沿的输入进入 (TMC003 和 TMC002 = 10 时)) 下, 定时器/事件计数器不能用作外部事件计数器。

INTTM000 信号按下列时序产生。

- INTTM000 信号产生时序 (第二次或之后)
=检测到外部事件有效边沿的次数 × (CR000 的设定值 + 1)


但是, 定时器/计数器开始运行后, 将按照以下时序立即产生 第一次匹配中断。

- INTTM000 信号产生时序 (仅第一次)
检测到外部事件有效边沿的次数 × (CR000 的设定值 + 2)

如果要检测有效边沿, 则应在 fPRS 时钟周期期内对 TI000 引脚的输入信号进行采样。接连采样两次输入信号才能检测到输入有效沿, 这样可以消除尖脉冲干扰。

- 备注**
1. 有关 I/O 引脚的设置, 请参见 7.3 (6) 端口模式寄存器 0 (PM0)。
 2. 有关如何使能 INTTM000 信号中断, 请参见 第十八章 中断功能。


图 7-20. 外部计数器操作的框图




注 仅限于 78K0/IB2

图 7-21. 外部事件计数器模式下寄存器的设置示例 (1/2)


(a) 16 位定时器模式控制寄存器 00 (TMC00)



(b) 捕获/比较控制寄存器 00 (CRC00)



(c) 16 位定时器输出控制寄存器 00 (TOC00)



(d) 预分频器模式寄存器 00 (PRM00)




图 7-21. 外部事件计数器模式下寄存器的设置示例 (2/2)

(e) 16 位定时器计数器 00 (TM00)

通过读取 TM00，读取计数值。

(f) 16 位捕获/比较寄存器 (CR000)

如果 CR000 设定为 M，当外部事件计数达到 (M + 1) 时，产生中断信号 (INTTM000)。


禁止将 CR000 设为 0000H。

(g) 16 位捕获/比较寄存器 010 (CR010)


通常情况下，在外部事件计数模式中不使用 CR010 寄存器。但是，当 CR010 的设置值与 TM00 的值匹配时产生比较匹配信号 (INTTM010)。

所以，使用中断屏蔽标志 (TMMK010) 将该中断屏蔽掉。


图 7-22. 外部事件计数器模式中软件处理的示例



<1> 计数操作开始流程图



<2> 计数操作停止流程图



注 设置 TOC00 时务必要小心。有关详情，请参见 7.3 (3) 16 位定时器输出控制寄存器 00 (TOC00)。

7.4.4 通过 TI000 引脚有效沿输入进入清零并启动模式

当 16 位定时器模式控制寄存器 (TMC00) 的位 3 和 2 (TMC003 和 TMC002) 设为 10 (通过 TI000 引脚有效沿输入进入清零并启动模式) 并向定时器/事件计数器提供计数时钟 (通过 PRM00 设置) 时, TM00 开始向上计数。当计数期间检测到 TI000 引脚的有效边沿时, TM00 清除为 0000H 并且重新开始计数。如果未在 TI000 引脚检测到有效边沿, 则 TM00 发生溢出, 且继续计数。

TI000 引脚的有效沿使得 TM00 清零。操作开始之后的立即启动计数器。
CR000 和 CR010 用作比较寄存器和捕获寄存器。

(a) CR000 和 CR010 用作比较寄存器时

当 TM00 的值与 CR000 和 CR010 的值匹配时, 产生 INTTM000 和 INTTM010 信号。

(b) CR000 和 CR010 用作捕获寄存器时

TI010 引脚输入有效边沿时 (或 TI000 引脚输入信号有效边沿反转时), TM00 的计数值捕获至 CR000, 并产生 INTTM000 信号。

当 TI000 引脚输入有效边沿时, TM00 的计数值捕获至 CR010, 并产生 INTTM010 信号。一旦计数值捕获成功, 计数器被清除为 0000H。


注意事项 不要将计数时钟设为 TI000 引脚的有效边沿 (PRM001 和 PRM000 = 11)。
当 PRM001 和 PRM000 = 11 时, TM00 清零。

备注 1. 有关 I/O 引脚的设置, 请参见 7.3 (6) 端口模式寄存器 0 (PM0)。
2. 有关如何使能 INTTM000 信号中断, 请参见 第十八章 中断功能。

(1) 通过 TI000 引脚有效边沿输入进入清零并启动模式的操作

(CR000: 比较寄存器, CR010: 比较寄存器)


图 7-23. 通过 TI000 引脚有效边沿输入进入清零并启动模式的框图
(CR000: 比较寄存器, CR010: 比较寄存器)




注 仅限于 78K0/IB2

图 7-24. 通过 TI000 引脚有效边沿输入进入清零并启动模式的时序示例
(CR000: 比较寄存器, CR010: 比较寄存器)

(a) TOC00 = 13H, PRM00 = 10H, CRC00 = 00H, TMC00 = 08H



(b) TOC00 = 13H, PRM00 = 10H, CRC00 = 00H, TMC00 = 0AH




(a) 和 (b) 根据 16 位定时器模式控制寄存器 (TMC00) 的位 1 的设置不同而不同。

(a) 当 TM00 与比较寄存器匹配时, TO00 的输出反相电平。

(b) 当 TM00 与比较寄存器匹配或检测到 TI000 引脚的有效边沿时, TO00 的输出反相电平。

(2) 通过 TI000 引脚有效边沿输入进入清零并启动模式的操作
 (CR000: 比较寄存器, CR010: 比较寄存器)


图 7-25. 通过 TI000 引脚有效边沿输入进入清零并启动模式的框图
 (CR000: 比较寄存器, CR010: 捕获寄存器)



注 仅限于 78K0/IB2

图 7-26. 通过 TI000 引脚有效边沿输入进入清零并启动模式的时序示例
 (CR000: 比较寄存器, CR010: 捕获寄存器) (1/2)

(a) TOC00 = 13H, PRM00 = 10H, CRC00 = 04H, TMC00 = 08H, CR000 = 0001H




这是一个应用举例，当捕获到计数值并清零时，TO00 引脚输出反相电平。

当检测到 TI000 引脚的有效边沿时，计数值捕获至 CR010，并将 TM00 清零（为 0000H）。当 TM00 的计数值为 0001H 时，产生比较匹配中断信号（INTTM000），且 TO00 输出反相电平。

图 7-26. 通过 TI000 引脚有效边沿进入清零并启动模式的时序示例
(CR000: 比较寄存器, CR010: 捕获寄存器) (2/2)

(b) TOC00 = 13H, PRM00 = 10H, CRC00 = 04H, TMC00 = 0AH, CR000 = 0003H




这是一个应用示例，当计数器到捕获计数值并清零时，TO00 引脚输出脉冲，其宽度由 CR000 设置（本例中为 4 个计数时钟）。

计数值捕获至 CR010，产生捕获中断信号（INTTM010），TM00 清零（为 0000H），并且当检测到 TI000 引脚的有效边沿时，TO00 引脚输出反相电平。当 TM00 的计数值为 0003H 时（已计数了 4 个时钟周期），产生比较匹配中断信号（INTTM000），且 TO00 输出反相电平。

(3) 通过 TI000 引脚有效边沿输入进入清零并启动模式的操作
 (CR000: 捕获寄存器, CR010: 比较寄存器)


图 7-27. 通过 TI000 引脚有效边沿进入清零并启动模式的框图
 (CR000: 捕获寄存器, CR010: 比较寄存器)



注 仅限于 78K0/IB2

图 7-28. 通过 TI000 引脚有效边沿进入清零并启动模式的时序示例
(CR000: 捕获寄存器, CR010: 比较寄存器) (1/2)


(a) TOC00 = 13H, PRM00 = 10H, CRC00 = 03H, TMC00 = 08H, CR010 = 0001H



这是一个应用示例，当捕获到计数值并清零时，TO00 引脚输出反相电平。
 TM00 在检测到 TI000 引脚的上升沿时清零，而在检测到 TI000 引脚的下降沿时，将其捕获至 CR000 寄存器。
 当将捕获/比较寄存器 00 (CRC00) 的位 1 (CRC001) 设为 1 时，TM00 的计数值在 TI000 引脚输入信号的反转时被捕获至 CR000，而不产生捕获中断信号 (INTTM000)。然而，当检测到 TI010 引脚的有效边沿时，产生 INTTM000 信号。如果不使用 INTTM000 信号，则将其屏蔽。

图 7-28. 通过 TI000 引脚有效边沿进入清零并启动模式的时序示例
(CR000: 捕获寄存器, CR010: 比较寄存器) (2/2)

(b) TOC00 = 13H, PRM00 = 10H, CRC00 = 03H, TMC00 = 0AH, CR010 = 0003H




这是一个应用示例，当捕获到计数器计数值并清零时，TO00 引脚输出脉冲，其宽度由 CR010 设置（本例中为 4 个时钟计数）。

TM00 在检测到 TI000 引脚的上升沿时清零，而在检测到 TI000 引脚的下降沿时，将其捕获至 CR000 寄存器。当 TM00 由于检测到了 TI000 引脚的上升沿而清零时，或者当 TM00 的值与比较寄存器（CR010）的值匹配时，TO00 的输出反相电平。

当将捕获/比较寄存器 00（CRC00）的位 1（CRC001）设为 1 时，TM00 的计数值在 TI000 引脚输入信号的反转时被捕获至 CR000，而不产生捕获中断信号（INTTM000）。然而，当检测到 TI010 引脚的有效边沿时，产生 INTTM000 中断信号。如果不使用 INTTM000 信号，则将其屏蔽。

(4) 通过 TI000 引脚有效边沿输入进入清零并启动模式的操作
(CR000: 捕获寄存器, CR010: 捕获寄存器)


图 7-29. 通过 TI000 引脚有效边沿进入清零并启动模式的框图
(CR000: 捕获寄存器, CR010: 捕获寄存器)



- 注. 1 当检测到正在使用 TI010 的有效边沿时, 不能使用定时器输出 (TO00)。
2. 仅限于 78K0/IB2

图 7-30. 通过 TI000 引脚有效边沿进入清零并启动模式的时序示例
(CR000: 捕获寄存器, CR010: 捕获寄存器) (1/3)

(a) TOC00 = 13H, PRM00 = 30H, CRC00 = 05H, TMC00 = 0AH




这是一个应用示例, 计数值捕获至 CR010, TM00 清零, 且当检测到 TI000 引脚的上升沿或下降沿时, TO00 输出反转。

当检测到 TI010 的边沿时, 产生中断信号 (INTTM000)。 如果不使用 INTTM000 信号, 则应将其屏蔽。


图 7-30. 通过 TI000 引脚有效边沿进入清零并启动模式的时序示例
 (CR000: 捕获寄存器, CR010 捕获寄存器) (2/3)

(b) TOC00 = 13H, PRM00 = C0H, CRC00 = 05H, TMC00 = 0AH



该时序示例中, TI000 引脚没有输入信号边沿, 应用中当检测到 TI010 引脚的上升沿或下降沿时, 计数值捕获至 CR000。

图 7-30. 通过 TI000 引脚有效边沿进入清零并启动模式的时序示例
(CR000: 捕获寄存器, CR010: 捕获寄存器) (3/3)



该应用示例中，测量 TI000 引脚输入信号的脉冲宽度。

通过设置 CRC00，可将计数值在 TI000 引脚的下降沿反转（如上升沿）时捕获至 CR000 中，而在 TI000 引脚的下降沿捕获至 CR010 中。

输入脉冲的高电平宽度和低电平宽度可按下面的公式计算。


- 高电平宽度 = [CR010 值] - [CR000 值] × [计数时钟周期]
- 低电平宽度 = [CR000 值] × [计数时钟周期]

如果选择 TI000 引脚信号的反转作为触发来将计数值捕获至 CR000，则不会产生 INTTM000 信号。产生 INTTM010 信号之后，立刻读取 CR000 和 CR010 的值，以计算脉冲宽度。


然而，如果将预分频器模式寄存器 00 (PRM00) 的位 6 和 5 (ES101 和 ES100) 指定的有效边沿输入至 TI010 引脚，则不会捕获计数值，却可以产生 INTTM000 信号。测量 TI000 引脚的脉冲宽度时，如果不使用 INTTM000 信号，则将其屏蔽。

图 7-31. 清零并启动模式(通过 TI000 引脚有效边沿输入进入)下寄存器设置的示例 (1/2)


(a) 16 位定时器模式控制寄存器 00 (TMC00)



(b) 捕获/比较控制寄存器 00 (CRC00)




(c) 16 位定时器输出控制寄存器(TOC00)



注 当检测到正在使用 TI010 的有效边沿时，不能使用定时器输出（TO00）。

图 7-31. 清零并启动模式(通过 TI000 引脚有效边沿输入进入)下寄存器设置的示例 (2/2)

(d) 预分频器模式寄存器 00 (PRM00)



(e) 16 位定时器计数器 00 (TM00)

通过读取 TM00，读取计数值。

(f) 16 位捕获/比较寄存器 000 (CR000)

当该寄存器用作比较寄存器且其设定值和 TM00 的计数值匹配时，产生中断信号 (INTTM000)。不清零 TM00 的计数值。

该寄存器用作捕获寄存器时，选择 TI000 或 TI010 引脚^{*}输入作为捕获触发信号。当检测到捕获触发信号的有效边沿后，TM00 的计数值存储于 CR000 中。


注 当检测到正在使用 TI010 的有效边沿时，不能使用定时器输出 (TO00)。

(g) 16 位捕获/比较寄存器 010 (CR010)

当该寄存器用作比较寄存器且其设定值和 TM00 的计数值匹配时，产生中断信号 (INTTM010)。不清零 TM00 的计数值。


当该寄存器用作捕获寄存器时，TI000 引脚输入用作捕获触发信号。当检测到捕获触发信号的有效边沿后，TM00 的计数值存储于 CR010 中。

图 7-32. 清零并启动模式（通过 TI000 引脚有效沿输入进入）下软件处理的示例




<1> 计数操作开始流程

<3> 计数操作停止流程



<2> TM00 寄存器清零 & 启动流程



注 设置 TOC00 时务必要小心。有关详情，请参见 7.3 (3) 16 位定时器输出控制寄存器 00 (TOC00)。

7.4.5 自由运行定时器操作

当将 16 位定时器模式控制寄存器 (TMC00) 的位 3 和 2 (TMC003 和 TMC002) 设为 01 (自由运行定时器模式) 时, 16 位定时器/事件计数器 00 连续计数并与时钟同步。当计数值向上计数达到 FFFFH 时, 在下一个计数时钟处将溢出标志 (OVF00) 设为 1, TM00 清零 (为 0000H) 并继续计数。通过软件执行 CLR 指令, 将 OVF00 清 0。

可以使用以下 3 种类型的自由运行定时器操作。


- CR000 和 CR010 均用作比较寄存器时。
- CR000 或 CR010 一个用作比较寄存器, 另一个用作捕获寄存器。
- CR000 和 CR010 均用作捕获寄存器。

备注 1. 有关 I/O 引脚的设置, 请参见 7.3 (6) 端口模式寄存器 0 (PM0)。
2. 有关如何使能 INTTM000 信号中断, 请参见 第十八章 中断功能。

(1) 自由运行定时器模式的操作

(CR000: 比较寄存器, CR010: 比较寄存器)


图 7-33. 自由运行定时器模式的框图
(CR000: 比较寄存器, CR010: 比较寄存器)



注 仅限于 78K0/IB2

图 7-34. 自由运行定时器模式的时序示例
(CR000: 比较寄存器, CR010: 比较寄存器)


• TOC00 = 13H, PRM00 = 00H, CRC00 = 00H, TMC00 = 04H



这是一个应用示例，在自由运行定时器模式下，使用两个比较寄存器。
每当 TM00 的计数值与 CR000 或 CR010 的设置值匹配时，TO00 的输出电平就会反转。当计数值和寄存器的值匹配时，产生 INTTM000 或 INTTM010 信号。

(2) 自由运行定时器模式的操作
(CR000: 比较寄存器, CR010: 捕获寄存器)


图 7-35. 自由运行定时器模式的框图
(CR000: 比较寄存器, CR010: 捕获寄存器)



注 仅限于 78K0/IB2

图 7-36. 自由运行定时器模式的时序示例
(CR000: 比较寄存器, CR010: 捕获寄存器)

• TOC00 = 13H, PRM00 = 10H, CRC00 = 04H, TMC00 = 04H




这是一个应用示例，在自由运行定时器模式下，同时使用比较寄存器和捕获寄存器。
在该示例中，每当 TM00 的计数值与 CR000（比较寄存器）的设置值匹配时，便产生 INTTM000 信号。此外，每当检测到 TI000 引脚的有效边沿时，都会产生 INTTM010 信号并将 TM00 的计数值捕获至 CR010 中。

(3) 自由运行定时器模式的操作

(CR000: 捕获寄存器, CR010: 捕获寄存器)

图 7-37. 自由运行定时器模式的框图
(CR000: 捕获寄存器, CR010: 捕获寄存器)




备注 在自由运行定时器模式下，如果将 CR000 和 CR010 均用作捕获寄存器，则 TO00 输出电平不发生反转。

但是，如何将 16 位定时器模式控制寄存器 00 (TMC00) 的位 1 (TMC001) 设为 1 时，TO00 的输出电平能够进行反转。

图 7-38. 自由运行定时器模式的时序示例
 (CR000: 捕获寄存器, CR010: 捕获寄存器) (1/2)

(a) TOC00 = 13H, PRM00 = 50H, CRC00 = 05H, TMC00 = 04H




这是一个应用示例，在自由运行定时器模式下，在不同的触发信号有效边沿捕获的计数值存储至不同各自的获寄存器中。

当检测到 TI000 引脚的有效边沿时，捕获计数值至 CR010 寄存器，而当检测到 TI010 引脚的有效边沿时，捕获计数值至 CR000 寄存器。

图 7-38. 自由运行定时器模式的时序示例
(CR000: 捕获寄存器, CR010: 捕获寄存器) (2/2)


(b) TOC00 = 13H, PRM00 = C0H, CRC00 = 05H, TMC00 = 04H




这是一个应用示例，在自由运行定时器模式下，检测 TI010 引脚的的两个边沿，并将计数值捕获至 CR000 中。当 CR000 和 CR010 均用作捕获寄存器且仅检测 TI010 引脚的有效边沿时，计数值不能捕获至 CR010 中。

图 7-39. 自由运行定时器模式中寄存器的设置示例 (1/2)

(a) 16 位定时器模式控制寄存器 00 (TMC00)



(b) 捕获/比较控制寄存器 00 (CRC00)



(c) 16 位定时器输出控制寄存器 00 (TOC00)





图 7-39. 自由运行定时器模式中寄存器的设置示例 (2/2)

(d) 预分频器模式寄存器 00 (PRM00)



(e) 16 位定时器计数器 00 (TM00)

通过读取 TM00，读取计数值。

(f) 16 位捕获/比较寄存器 000 (CR000)

当该寄存器用作比较寄存器且其设定值和 TM00 的计数值匹配时，产生中断信号 (INTTM000)。不清零 TM00 的计数值。


当该寄存器用作捕获寄存器时，选择 TI000 或 TI010 引脚输入作为捕获触发信号。当检测到捕获触发信号的有效边沿后，TM00 的计数值存储于 CR000 中。

(g) 16 位捕获/比较寄存器 010 (CR010)


当该寄存器用作比较寄存器且其设定值和 TM00 的计数值匹配时，产生中断信号 (INTTM010)。不清零 TM00 的计数值。

当该寄存器用作捕获寄存器时，TI000 引脚输入用作捕获触发信号。当检测到捕获触发信号的有效边沿后，TM00 的计数值存储于 CR010 中。


图 7-40. 自由运行定时器模式中软件处理的示例



<1> 计数操作开始流程



<2> 计数操作停止流程



注 设置 TOC00 时要务必小心。有关详情，请参见 7.3 (3) 16 位定时器输出控制寄存器 00 (TOC00)。

7.4.6 PPG 输出操作（仅限于 78K0/IB2）

当 16 位定时器模式控制寄存器 00（TMC00）的位 3 和 2（TMC003 和 TMC002）设为 11（清零并启动（TM00 和 CR000 之间匹配时））时，在 CR000 所设置的周期内从 TO00 引脚输出一个方波作为 PPG（可编程脉冲发生器）信号，该方波的脉冲宽度预先由 CR010 设置。


PPG 输出产生的脉冲周期和占空比如下。

- 脉冲周期 = (CR000 的设置值 + 1) × 计数时钟周期
- 占空比 = (CR010 的设置值 + 1) / (CR000 的设置值 + 1)

注意事项 要在操作过程中改变占空比（CR010 的值），请参见 7.5.1 在 TM00 操作期间重写 CR010。

- 备注**
1. 有关 I/O 引脚的设置，请参见 7.3 (6) 端口模式寄存器 0 (PM0)。
 2. 有关如何使能 INTTM000 信号中断，请参见 第十八章 中断功能。


图 7-41. PPG 输出操作的框图




注 仅限于 78K0/IB2

图 7-42. PPG 输出操作的寄存器设置示例 (1/2)


(a) 16 位定时器模式控制寄存器 00 (TMC00)



(b) 捕获/比较控制寄存器 00 (CRC00)



(c) 16 位定时器输出控制寄存器 00 (TOC00)



(d) 预分频器模式寄存器 00 (PRM00)




图 7-42. PPG 输出操作的寄存器设置示例 (2/2)

(e) 16 位定时器计数器 00 (TM00)

通过读取 TM00，读取计数值。

(f) 16 位捕获/比较寄存器 000 (CR000)


该寄存器的设定值和 TM00 的计数值相匹配时，产生中断信号 (INTTM000)。清零 TM00 的计数值。

(g) 16 位捕获/比较寄存器 010 (CR010)


该寄存器的设定值和 TM00 的计数值相匹配时，产生中断信号 (INTTM010)。不清零 TM00 的计数值。

注意事项 满足条件 $0000H \leq CR010 < CR000 \leq FFFFH$ 时，将值设置至 CR000 和 CR010。


图 7-43. PPG 输出操作的软件处理示例



<1> 计数操作开始流程



<2> 计数操作停止流程



注 设置 TOC00 时务要小心。有关详情，请参见 7.3 (3) 16 位定时器输出控制寄存器 00 (TOC00)。

备注 PPG 脉冲周期 = $(M + 1) \times$ 计数时钟周期
PPG 占空比 = $(N + 1)/(M + 1)$

7.4.7 单次脉冲输出操作(仅限于 78K0/IB2)


通过将 16 位定时器模式控制寄存器 00 (TMC00) 的位 3 和 2 (TMC003 和 TMC002) 设为 01 (自由运行定时器模式) 或设为 10 (清零并启动模式(通过 TI000 引脚有效边沿进入)) 并将 16 位定时器输出控制寄存器 (TOC00) 的位 5 (OSPE00) 设为 1, 可输出单次脉冲。

当将 TOC00 的位 6 (OSPT00) 位设为 1, 或在定时器工作期间向 TI000 引脚输入有效边沿时, 触发 TM00 清零并启动模式, 且 TO00 引脚输出一脉冲宽度为 CR000 和 CR010 设定值之差的脉冲。

- 注意事项**
1. 当单次脉冲输出时, 不要再次输入触发信号 (OSPT00 设为 1 或检测 TI000 引脚的有效边沿)。当前输出的单次脉冲结束以后, 才能再次输出单次脉冲。
 2. 如果仅设置 OSPT00 设为 1 触发单次脉冲输出, 不要改变 TI000 引脚或其复用功能端口引脚的电平。否则, 脉冲将不能正常输出。

- 备注**
1. 有关 I/O 引脚的设置, 请参见 7.3 (6) 端口模式寄存器 0 (PM0)。
 2. 有关如何使能 INTTM000 信号中断, 请参见 第十八章 中断功能。


图 7-44. 单次脉冲输出操作的框图



注 仅限于 78K0/IB2


图 7-45. 单次脉冲输出操作的寄存器设置示例 (1/2)

(a) 16 位定时器模式控制寄存器 00 (TMC00)



01: 自由运行定时器模式
10: 通过TI000的有效沿清除并启动的模式。


(b) 捕获/比较控制寄存器 00 (CRC00)



CR000 用作比较寄存器

CR010 用作比较寄存器

(c) 16 位定时器输出控制寄存器 00 (TOC00)



允许 TO00 输出


指定TO00 输出的初始值

TM00和 CR000/CR010匹配时反转TO00输出。

允许单次脉冲输出

通过将1写入该位产生软件触发
(即使向其写入0也不会影响操作)

(d) 预分频器模式寄存器 00 (PRM00)



选择计数时钟

图 7-45. 单次脉冲输出操作的寄存器设置示例 (2/2)

(e) 16 位定时器计数器(TM00)

通过读取 TM00，读取计数值。

(f) 16 位捕获/比较寄存器 000 (CR000)

当单次脉冲输出时，该寄存器用作比较寄存器。当 TM00 的值为与 CR000 的值相匹配时，产生中断信号 (INTTM000)，且 TO00 输出反相电平。


(g) 16 位捕获/比较寄存器 010 (CR010)

当单次脉冲输出时，该寄存器用作比较寄存器。当 TM00 的值与 CR010 的值匹配时，产生中断信号 (INTTM010)，且 TO00 的输出反相电平。

注意事项

不要将相同的值设置至 CR000 和 CR010。


图 7-46. 单次脉冲输出操作的软件处理示例 (1/2)




- 从单次脉冲触发开始直到单次脉冲输出的延迟时间
 $= (M + 1) \times \text{计数时钟}$
- 单次脉冲输出有效电平宽度
 $= (N - M) \times \text{计数时钟周期}$

图 7-46. 单次脉冲输出操作的软件处理示例 (2/2)


<1> 计数操作开始流程



<2> 单次触发输入流程



<3> 计数操作停止流程



注 设置 TOC00 时要务必小心。有关详情，请参见 7.3 (3) 16 位定时器输出控制寄存器 00 (TOC00)。

7.4.8 脉冲宽度测量操作

TM00 可用于测量 TI000 和 TI010 引脚输入信号的脉冲宽度。

在自由运行定时器模式下使用 16 位定时器/事件计数器 00，或同步使用 TI000 引脚输入信号的脉冲沿来重启定时器，可以完成脉冲宽度测量功能。

当产生中断信号时，读取当前捕获寄存器的值并测量脉冲宽度。检查 16 位定时器模式控制寄存器 00 (TMC00) 的位 0 (OVF00)。如果该位被置位 (为 1)，则通过软件将其清为 0。

图 7-47. 脉冲宽度测量的框图 (自由运行定时器模式)





图 7-48. 脉冲宽度测量的框图
(通过 TI000 引脚有效边沿输入进入的清零并启动模式)



脉冲宽度可以通过以下 3 种方式测量。

- 使用 TI000 和 TI010 引脚的两路输入信号测量脉冲宽度（自由运行定时器模式）
- 使用 TI000 引脚输入信号测量脉冲宽度（自由运行定时器模式）
- 使用 TI000 引脚输入信号测量脉冲宽度（清零并启动模式（通过 TI000 引脚有效边沿输入进入））

- 备注**
1. 有关 I/O 引脚的设置，请参见 7.3 (6) 端口模式寄存器 0 (PM0)。
 2. 有关如何使能 INTTM000 信号中断，请参见 第十八章 中断功能。

(1) 使用 TI000 和 TI010 引脚的两路输入信号测量脉冲宽度（自由运行定时器模式）


设置自由运行定时器模式（TMC003 和 TMC002 = 01）。当检测到 TI000 引脚的有效边沿后，TM00 计数值捕获至 CR010。当检测到 TI010 引脚的有效边沿时，TM00 的计数值捕获至 CR000。指定检测 TI000 和 TI010 引脚的双边沿。

通过该测量方式，要从各个输入信号的边沿捕获的计数值减掉预设值。因此，应将之前捕获到的值保存至单独的寄存器中。

如果发生溢出，当前捕获值减去先前捕获的值后计数值为负，并因此产生借位（程序状态字（PSW）的位 0（CY）置为 1）。

如果发生这种情况，可以忽略 CY 并将计算值作为脉冲宽度。此外，将 16 位定时器模式控制寄存器 00（TMC00）的位 0（OVF00）清为 0。

图 7-49. 脉冲宽度测量的时序示例 (1)




(2) 使用 TI000 引脚输入信号测量脉冲宽度 (自由运行定时器模式)

设置自由运行定时器模式 (TMC003 和 TMC002 = 01)。在 TI000 引脚检测到有效边沿反转时, 将 TM00 的计数值捕获至 CR000。当检测到 TI000 引脚的有效边沿时, 将 TM00 计数值捕获至 CR010。以这种方式测量, 对 TI000 引脚输入信号两个边沿间宽度测量, 计数器被存入不同的捕获寄存器。因此, 不必保存捕获值。

通过捕获寄存器的值与另一个捕获寄存器的值相减, 可计算出高电平宽度、低电平宽度和周期。如果产生溢出, 则用一个寄存器值减去另一个的值会得到负值, 并因此发生借位 (程序状态字 (PSW) 的位 0 (CY) 设为 1)。如果发生这种情况, 可以忽略 CY 并将计算值作为脉冲宽度。此外, 将 16 位定时器模式控制寄存器 00 (TMC00) 的位 0 (OVF00) 清为 0。

图 7-50. 脉冲宽度测量的时序示例 (2)

• TMC00 = 04H, PRM00 = 10H, CRC00 = 07H



(3) 使用 TI000 引脚输入信号测量脉冲宽度 (TI0n0 引脚有效边沿输入时进入清零并启动模式)


设置清零并启动模式 (TI000 引脚的有效边沿进入) 的 (TMC003 和 TMC002 = 10)。

在 TI000 的有效边沿反转时将 TM00 的计数值捕获至 CR000; 当检测到 TI000 的有效边沿时将 TM00 的计数值捕获至 CR010 并将 TM00 清零 (0000H)。因此, 如果 TM00 不溢出则将周期保存至 CR010。

如果发生溢出, 将 CR010 的存储值与 10000H 相加的结果作为周期。将 16 位定时器模式控制寄存器 00 (TMC00) 的位 0 (OVF00) 清为 0。

图 7-51. 脉冲宽度测量的时序示例 (3)


• TMC00 = 08H, PRM00 = 10H, CRC00 = 07H



- <1> 脉冲周期 = $(10000H \times \text{OVF00 位被设为 1 的次数} + \text{CR010 的捕获值}) \times \text{计数时钟周期}$
- <2> 高电平脉冲宽度 = $(10000H \times \text{OVF00 位被设为 1 的次数} + \text{CR000 的捕获值}) \times \text{计数时钟周期}$
- <3> 低电平脉冲宽度 = $(\text{脉冲周期} - \text{高电平脉冲宽度})$


图 7-52. 脉冲宽度测量的寄存器设置示例(1/2)

(a) 16 位定时器模式寄存器 00 (TMC00)




01: 自由运行定时器模式
10: 通过TI000引脚的有效沿进入的清零并启动模式

(b) 捕获/比较控制寄存器 00 (CRC00)




1: CR000 用作捕获寄存器
0: TI010 引脚用作 CR000的捕获触发。
1: TI000 引脚的反转相位用作 CR000的捕获触发。
1: CR010 用作捕获寄存器

(c) 16 位定时器输出控制寄存器 00 (TOC00)



(d) 预分频器模式寄存器 00 (PRM00)



选择计数时钟
(禁止设置 TI000 的有效边沿)
00: 下降沿检测
01: 上升沿检测
10: 禁止设置
11: 双边沿检测
(当 CRC001 = 1 时禁止设置)
00: 下降沿检测
01: 上升沿检测
10: 禁止设置
11: 双边沿检测

图 7-52. 脉冲宽度测量的寄存器设置示例 (2/2)

(e) 16 位定时器计数器 00 (TM00)

通过读取 TM00，读取计数值。

(f) 16 位捕获/比较寄存器 000 (CR000)


该寄存器可用作捕获寄存器。选择 TI000 或 TI010 作为捕获寄存器。当检测到捕获触发信号的指定边沿时，TM00 的计数值存储于 CR000 中。

(g) 16 位捕获/比较寄存器 010 (CR010)

该寄存器可用作捕获寄存器。将输入至 TI000 的信号用作捕获触发信号。当检测到捕获触发信号时，TM00 的计数值存储于 CR010 中。

图 7-53. 脉冲宽度测量的软件处理示例(1/2)

(a) 自由运行定时器模式的示例



(b) 通过 TI000 引脚有效边沿进入清零并启动模式的示例






图 7-53. 脉冲宽度测量的软件处理示例 (2/2)


<1> 计数操作开始流程



<2> 捕获触发输入流程



<3> 计数操作停止流程



注 当将 TI000 引脚输入信号的反转沿选为 CR000 的有效捕获沿时，不产生捕获中断信号（INTTM000）。

7.5 TM00 的特殊用法

7.5.1 TM00 工作期间重写CR010

原则上，TM00 操作时（TMC003 和 TMC002 = 非 00）时禁止重写 78K0/1x2 微控制器的 CR000 和 CR010 寄存器。

但是，如果将 CR010 用于 PPG 输出并改变占空比，则即使 TM00 正在运行也可以通过以下步骤改变 CR010 的值。（当 CR010 的值变为小于当前值时，CR010 与 TM00 的值匹配时立即进行重写。当 CR010 的值变为大于当前值时，CR000 和 TM00 的值匹配时即刻进行重写。如果在 CR010 和 TM00 匹配或 CR000 和 TM00 匹配之前立刻重写 CR010 的值，则可能会执行意外的操作。）。

改变 CR010 的值的步骤

- <1> 禁止中断 INTTM010 (TMMK010 = 1)。
- <2> 当 TM00 的值与 CR010 的值匹配(TOC004 = 0)时，禁止定时器输反转。
- <3> 改变 CR010 的值。
- <4> 等待 TM00 的一个计数时钟周期。
- <5> 当 TM00 的值与 CR010 的值匹配时，禁止定时器输出反转 (TOC004 = 1)。
- <6> 将 INTTM010 的中断标志(TMIF010 = 0)清 0。
- <7> 允许中断 INTTM010 (TMMK010 = 0)。

备注 有关 TMIF010 和 TMMK010，请参见 第十八章 中断功能。

7.5.2 设置 LVS00 和 LVR00

(1) LVS00 和 LVR00 的用法


LVS00 和 LVR00 用于设置 TO00 引脚输出的默认值和在不能使能定时器（TMC003 和 TMC002 = 00）操作的情况下使定时器输出反相。当不需要软件控制时将 LVS00 和 LVR00 清为 00（默认值：低电平输出）。

LVS00	LVR00	定时器输出状态
0	0	不改变 (低电平输出)
0	1	清除 (低电平输出)
1	0	置位 (高电平输出)
1	1	禁止设置

(2) 设置 LVS00 和 LVR00


使用以下步骤设置 LVS00 和 LVR00。

图 7-54. 设置 LVS00 和 LVR00 位的流程示例



注意事项 务必按以上的步骤<1>, <2>和 <3>来设置 LVS00 和 LVR00。
步骤 <2> 可在 <1>之后和 <3>之前执行。

图 7-55. LVR00 和 LVS00 的时序示例



- <1> 当 LVS00 和 LVR00 = 10 时，TO00 引脚输出变为高电平。
- <2> 当 LVS00 和 LVR00 位 = 01 时，TO0n 引脚输出变为低电平。（如果 LVS00 和 LVR00 位清为 00，则引脚输出恒为高电平）。
- <3> 当 TMC003 和 TMC002 设为 01，10 或 11 时，定时器开始操作。由于 LVS00 和 LVR00 位在定时器工作前设置为 10，所以 TO00 引脚输出从高电平开始。定时器开始操作后，禁止对 LVS00 和 LVR00 位进行设置，直到 TMC003 和 TMC002= 00（禁止定时器工作）。
- <4> 每当产生一个中断信号（INTTM000），反转 TO00 输出电平。

7.6 16 位定时器/事件计数器 00 的注意事项

(1) 16 位定时器/事件计数器 00 各通道的限定条件

表 7-3 所示为各通道的限定条件。

表 7-3. 16 位定时器/事件计数器 00 各通道的限定条件


操作	限定条件
用作间隔定时器	-
用作方波输出 [※]	
用作外部事件计数器	
用作通过TI000引脚有效边沿输入进入的清零并启动模式	当使用 TI010引脚有效沿检测时，禁止使用定时器输出(TO00)。(TOC00 = 00H)
用作自由运行定时器	-
用作PPG 输出 [※]	$0000H \leq CP010 < CR000 \leq FFFFH$
用作单次脉冲输出 [※]	禁止给CR000和CP010设置相同的值。
用作脉冲宽度测量	禁止使用定时器输出 (TO00) (TOC00 = 00H)。

注 仅限于 78K0/IB2

(2) 定时器启动误差

在定时器启动后产生匹配信号之前，可能产生长达一个时钟的误差。这是因为 TM00 计数启动与计数脉冲不同步引起的。

图 7-56. TM00 计数的启动时序




(3) CR000 和 CR010 的设置 (TM00 和 CR000 时进入的清零并启动模式)

给 CR000 和 CR010 设置一个非 0000H 值(当 TM00 用作外部事件计数器时不能进行单脉冲计数)。

(4) 使用过捕获寄存器保持数据的时序

- (a) 当有效沿输入到 TI000/TI010 引脚时且在读取 CR000/CR010 时检测到 TI000 引脚的反向时，CR010 执行捕获操作但不能保证 CR000/CR010 的读取值。 这种情况下，当检测到 TI000/TI010 引脚的有效沿时产生中断信号（INTTM000/INTTM010）（当检测到 TI000 引脚的反向时不产生中断信号）。
 当由于检测到 TI000/TI010 引脚的有效沿而捕获到计数值时，则应在产生 INTTM000/INTTM010 中断后读取 CR000/CR010 的值。

图 7-57. 捕获寄存器保持数据时序



- (b) 16 位定时器/事件计数器 00 停止操作后，CR000 和 CR010 的值能能保证。

(5) 有效边沿设置

在定时器工作操作（TMC003 和 TMC002 = 00）时，通过 ES000 和 ES001 设置 TI000 引脚的有效边沿。

(6) 单次脉冲重新触发

确保在单次脉冲输出模式下，当正在输出有效电平时没有触发产生。 确保输出当前有效电平之后输入下一个触发。

(7) OVF00 标志的操作

(a) 设置 OVF00 标志 (1)

在以下情况以及 TM00 溢出时将 OVF00 标志设置为 1。

选择清零并启动模式 (TM00 和 CR000 的值匹配时进入)。


↓

将 CR000 设为 FFFFH。

↓

当 TM00 与 CR000 匹配时 TM00 由 FFFFH 清除为 0000H。

图 7-58. OVF00 标志的操作时序



(b) 清除 OVF00 标志

在 TM0n 溢出后下一个计数时钟计数 (在 TM00 的值变为 0001H 前) 前, 即使将 OVF00 标志清除为 0, 它也会再次被设为 1, 并且对其清零无效。

(8) 单次脉冲输出

在自由运行定时器模式或由清零并启动模式 (TI000 引脚有效沿输入) 下, 单次脉冲输出正确操作。 清零并启动模式 (TM00 和 CR000 匹配进入) 下不能输出单次脉冲。

(9) 捕获操作**(a) 当指定 TI000 的有效沿作为计数时钟时**

当 TI000 的有效沿指定为计数时钟时，指定 TI000 为触发的捕获寄存器不能正确操作。

(b) 通过 TI010 和 TI000 输入引脚的信号准确捕获数值的脉冲宽度

为了准确捕获计数值，作为捕获触发的 TI000 和 TI010 引脚输入脉冲宽度必须大于两个计数时钟周期，计数时钟由 PRM00 选择（参见图 7-7）。

(c) 中断信号的产生

在计数时钟的下降沿执行捕获操作；而在下一个计数时钟的上升沿生成中断信号（INTTM000 和 INTTM010）（参见图 7-7）。

(d) 当 CRC001（捕获/比较控制寄存器 00(CRC00)的位 1）设为 1 时的注意事项

在 TI000 引脚输入信号反转时将 TM00 的计数值捕获至 CR000 寄存器，在捕获后发生并不产生中断信号（INTTM000）。如果在该操作期间检测到 TI010 引脚的有效沿，则不执行捕获操作，但是 INTTM000 信号作为外部中断信号产生。如果不使用外部中断，则应屏蔽 INTTM000 信号。

(10) 边沿检测**(a) 复位后指定有效沿**

如果系统复位后使能 16 位定时器/事件计数器 00，同时 TI000 或 TI010 引脚处于高电平，以及当上升沿或双边沿被指定为 TI000 或 TI010 引脚的有效边沿时，那么，TI000 或 TI010 引脚的高电平被检测为上升沿。当上拉 TI000 或 TI010 引脚时予以注意。然而，当定时器操作停止后再次重写时，则不会检测到上升沿。

(b) 抑制噪声的采样时钟

噪声抑制的采样时钟根据 TI000 引脚的有效边沿是用作计数时钟还是捕获触发不同而不同。前一种情况下，采样时钟固定为 f_{PRS} 。后一种情况下，由 PRM00 选择的计数时钟用于采样。当采样到 TI000 引脚输入信号被并在一个周期内连续两次检测到有效电平时，才认为检测到有效边沿。所以，可以抑制尖脉冲噪声（参见图 7-7）。

(11) 定时器操作


当定时器停止时，无论 CPU 出于何种操作模式，都不响应输入至 TI000/TI010 引脚的信号。

备注 f_{PRS} : 外设硬件时钟频率

(12) 读取 16 位定时器计数器 00 (TM00)

可在不停止当前计数器的情况下读取 TM00，因为当读取 TM00 时捕获到缓冲器的计数值固定不变。但是，如果计数器向上计数之前立即对其进行读取，缓存器可能不会更新，因为缓存器在计数器向上计数时需要进行更新。

图 7-59. 16 位定时器计数器 00 (TM00) 的读取时序



第八章 8 位定时器/事件计数器 51

8.1 8 位定时器/事件计数器 51 的功能

所有的 78K0/Ix2 微控制器产品都内置有 8 位定时器/事件计数器 51。

8 位定时器/事件计数器 51 具有以下功能。

- 间隔定时器
- 外部事件计数器

8.2 8 位定时器/事件计数器 51 的配置

8 位定时器/事件计数器 51 包括以下硬件。


表 8-1. 8 位定时器/事件计数器 51 的配置

项目	配置
定时器寄存器	8 位定时器计数器 51 (TM51)
定时器输入	TI51
寄存器	8 位定时器比较寄存器 51 (CR51)
控制寄存器	定时器时钟选择寄存器 51 (TCL51) 8 位定时器模式控制寄存器 51 (TMC51) 端口复用转换控制寄存器 (MUXSEL) 端口模式寄存器 0 (PM0) 或端口模式寄存器 3 (PM3) ^注

注 78K0/IY2, 78K0/IB2: PM3
78K0/IA2: PM0 或 PM3

图 8-1 所示为 8 位定时器/事件计数器 51 的框图。

图 8-1. 8 位定时器/事件计数器 51 的框图




- 备注
1. 78K0/IY2: <TI51>/P34/TOX11/<TOH1>/INTP4
78K0/IA2: <TI51>/P34/TOX11/<TOH1>/INTP4, <TI51>/P00/TI000/<TOH1>/INTP0
78K0/IB2: TI51/P30/TOH1/INTP1
 2. 可通过设置输入转换控制寄存器 (MUXSEL) 来指定尖括号 < > 中的功能。

(1) 8 位定时器计数器 51 (TM51)

TM51 是用于计算计数脉冲的 8 位只读寄存器。
该计数器与计数时钟上升沿同步递增。

图 8-2. 8 位定时器计数器 51(TM51)的格式



- 在以下条件中，计数值清除为 00H。
- <1> 复位信号产生时
 - <2> TCE51 被清除时
 - <3> TM51 与 CR51 匹配时

(2) 8 位定时器比较寄存器 51(CR51)

CR51 可用 8 位存储操作指令读写。


CR51 的设定值不断的与 8 位定时器计数器 51 (TM51) 的计数值比较, 若二者匹配则产生中断请求 (INTTM51)。

CR51 的值可设置在 00H 至 FFH 范围。

产生复位信号将 CR51 清除为 00H。

图 8-3. 8 位定时器比较寄存器 51(CR51)的格式

地址: FF41H 复位后: 00H R/W



注意事项 操作期间禁止向 CR51 写入其它值。

8.3 控制 8 位定时器/事件计数器 51 的寄存器

下面两个寄存器用来控制 8 位定时器/事件计数器 51。

- 定时器时钟选择寄存器 51 (TCL51)
- 8 位定时器模式控制寄存器 51 (TMC51)
- 端口复用转换控制寄存器 (MUXSEL)
- 端口模式寄存器 0 (PM0) 或端口模式寄存器 3 (PM3) ^注

注 78K0/IY2, 78K0/IB2: PM3
 78K0/IA2: PM0 或 PM3

(1) 定时器时钟选择寄存器 51(TCL51)

该寄存器设置 8 位定时器/事件计数器 51 的计数时钟和 TI51 引脚输入的有效边沿。

TCL51 可由 1 位或 8 位存储器操作指令设置。

产生复位信号将 TCL51 清除为 00H。

图 8-4. 定时器时钟选择寄存器 51 (TCL51) 的格式

地址: FF8CH 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
TCL51	0	0	0	0	0	TCL512	TCL511	TCL510

TCL512	TCL511	TCL510	计数时钟选择				
			f _{PRS} = 2 MHz	f _{PRS} = 5 MHz	f _{PRS} = 10 MHz	f _{PRS} = 20 MHz (使用 PLL 时)	
0	0	0	TI51 引脚下降沿 ^注				
0	0	1	TI51 引脚上升沿 ^注				
0	1	0	f _{PRS}	2 MHz	5 MHz	10 MHz	20 MHz
0	1	1	f _{PRS} /2	1 MHz	2.5 MHz	5 MHz	10 MHz
1	0	0	f _{PRS} /2 ⁴	125 kHz	312.5 kHz	625 kHz	1.25 MHz
1	0	1	f _{PRS} /2 ⁶	31.25 kHz	78.13 kHz	156.25 kHz	312.5 kHz
1	1	0	f _{PRS} /2 ⁸	7.81 kHz	19.53 kHz	39.06 kHz	78.13 kHz
1	1	1	TMH1 输出				

注 当处于 STOP 模式下，不要从 TI51 引脚使用外部时钟启动定时器操作。

注意事项 1. 当向 TCL51 写入其它数据时，应预先停止定时器操作。

2. 务必将位 3 至位 7 清为“0”。

备注 f_{PRS}: 外设硬件时钟频率

(2) 8 位定时器模式控制寄存器 51 (TMC51)

TMC51 是控制 8 位定时器计数器 51 (TM51) 计数操作的寄存器。

可通过 1 位或 8 位的存储操作指令设置 TMC51。

产生复位信号将该寄存器清除为 00H。

图 8-5. 8 位定时器模式控制寄存器 51 (TMC51) 的格式

地址: FF43H 复位后: 00H R/W

符号	<7>	6	5	4	3	2	1	0
TMC51	TCE51	0	0	0	0	0	0	0

TCE51	TM51 计数操作控制
0	清为 0 之后, 禁止计数操作 (计数器停止)
1	计数操作开始

(3) 端口复用转换控制寄存器 (MUXSEL)

该寄存器指定引脚功能。

可将定时器输入 (TI51) 分配至 78K0/IY2 的 P34 和 78K0/IA2 的 P00 或 P34。

可通过 1 位或 8 位的存储操作指令设置此寄存器。

产生复位信号将 MUXSEL 清除为 00H。

图 8-6. 端口复用转换控制寄存器 (MUXSEL) 的格式

(1) 78K0/IY2

地址: FF39H 复位后: 00H R/W

符号	<7>	<6>	<5>	<4>	3	<2>	1	<0>
MUXSEL	INTPOSEL1	INTPOSEL0	TM00SEL1	TM00SEL0	0	TM5SEL0	0	TMHSEL0

TM5SEL0	8 位定时器/事件计数器 51 输入 (TI51) 引脚分配
0	(默认)
1	P34/TI51

(2) 78K0/IA2

地址: FF39H 复位后: 00H R/W

符号	7	<6>	5	<4>	<3>	<2>	<1>	<0>
MUXSEL	0	INTPOSEL0	0	TM00SEL0	TM5SEL1	TM5SEL0	TMHSEL1	TMHSEL0

TM5SEL0	TM5SEL0	8 位定时器/事件计数器 51 输入 (TI51) 引脚分配
0	0	(默认)
0	1	P34/TI51
1	0	P00/TI51
1	1	禁止设置

(4) 端口模式寄存器 0 和 3 (PM0, PM3)

这两个寄存器按位设置端口 0 和 3 的输入/输出。

可通过 1 位或 8 位的存储操作指令设置 PM0 和 PM3。

产生的复位信号将这些寄存器设置为 FFH。

- 78K0/IY2

当<TI51>/P34/TOX11/<TOH1>/INTP4 引脚用于定时器输入时，将 PM34 设为 1。此时，P34 的输出锁存值可能为 0 或 1。

- 78K0/IA2

当<TI51>/P34/TOX11/<TOH1>/INTP4 和<TI51>/P00/TI000/<TOH1>/INTP0 引脚用于定时器输入时，将 PM34 和 PM00 设为 1。此时，P34 和 P00 的输出锁存值可能为 0 或 1。

- 78K0/IB2

当 TI51/P30/TOH1/INTP1 引脚用于定时器输入时，将 PM30 设为 1。此时，P30 的输出锁存值可能为 0 或 1。

图 8-7. 端口模式寄存器 0 (PM0) 的格式

地址: FF20H 复位后: FFH R/W

符号	7	6	5	4	3	2	1	0
PM0	1	1	1	1	1	1	1	PM00

PM00	P00 引脚 I/O 模式选择
0	输出模式 (输出缓冲器开启)
1	输入模式 (输出缓冲器关闭)

备注 上图显示了 78K0/IA2 产品的端口模式寄存器 0 的格式。

图 8-8. 端口模式寄存器 3 (PM3) 的格式

地址: FF23H 复位后: FFH R/W

符号	7	6	5	4	3	2	1	0
PM3	PM37	PM36	PM35	PM34	PM33	PM32	PM31	PM30

PM3n	P3n 引脚 I/O 模式选择 (n = 0 至 7)
0	输出模式 (输出缓冲器开启)
1	输入模式 (输出缓冲器关闭)

备注 上图显示了 78K0/IB2 产品的端口模式寄存器 3 的格式。有关其它产品的端口模式寄存器的格式，请参见 4.3 控制端口功能的寄存器 中的 (1) 端口模式寄存器 (PMxx)。

8.4 8 位定时器/事件计数器 51 的操作

8.4.1 用作间隔定时器

8 位定时器/事件计数器 51 用作间隔定时器，以预置到 8 位定时器比较寄存器 51 (CR51) 的计数值为间隔重复产生中断请求。

当 8 位定时器计数器 51 (TM51) 的计数值与 CR51 中的设定值匹配时，TM51 值清除为 0 后继续计数并产生中断请求信号 (INTTM51)。

TM51 的计数时钟由定时器时钟选择寄存器 51 (TCL51) 的位 0 至位 2 (TCL510 至 TCL512) 选择。

设置

<1> 设置寄存器。

- TCL51: 选择计数时钟。
- CR51: 比较值
- TMC51: 停止计数操作。

(TMC51 = 00000000B)

<2> 设置 TCE51 = 1 之后，计数操作开始。

<3> 如果 TM51 和 CR51 的值匹配，则产生 INTTM51 (TM51 清除为 00H)。

<4> INTTM51 以同一间隔重复产生。


设置 TCE51 为 0 以停止计数操作。

注意事项 操作期间禁止向 CR51 写入其它值。

备注 关于如何使能 INTTM51 中断，参见 第十八章 中断功能。

图 8-9. 间隔定时器操作时序 (1/2)


(a) 基本操作




备注 间隔时间 = (N + 1) × t, N = 01H 至 FFH

图 8-9. 间隔定时器操作时序 (2/2)

(b) 当 CR51 = 00H 时



(c) 当 CR51 = FFH 时



8.4.2 用作外部事件计数器

外部事件计数器使用 8 位定时器计数器 51 (TM51) 对将要输入到 TI51 引脚的外部时钟脉冲进行计数。

每当输入定时器时钟选择寄存器 51 (TCL51) 所指定的有效沿时, TM51 递增。可选择上升沿或下降沿之一。

当 TM51 计数值与 8 位定时器比较寄存器 51 (CR51) 的值匹配时, TM51 被清除为 0 并产生中断请求信号 (INTTM51)。

只要 TM51 的值与 CR51 的值匹配就产生 INTTM51。

设置

<1> 设置每个寄存器。

- 将端口模式寄存器 (PM30) * 设为 1。
- TCL51: 选择 TI51 引脚输入边沿。
TI51 引脚下降沿 → TCL51 = 00H
TI51 引脚上升沿 → TCL51 = 01H
- CR51: 比较值
- TMC51: 停止计数操作。(TMC51 = 00000000B)

<2> 当设置 TCE51 = 1 时, 对 TI51 引脚的脉冲输入数目进行计数。


<3> 如果 TM51 和 CR51 的值匹配, 则产生 INTTM51 (TM51 清除为 00H)。

<4> 设置完成后, TM51 和 CR51 的值每匹配一次, 就产生一个 INTTM51。

注 78K0/IY2: PM34
78K0/IA2: PM34 或 PM00
78K0/IB2: PM30

备注 关于如何使能 INTTM51 中断, 参见 第十八章 中断功能。

图 8-10. 外部事件计数器操作时序 (指定上升沿)




备注 N = 00H 至 FFH

8.5 8 位定时器/事件计数器 51 的注意事项

(1) 定时器启动误差

在定时器启动后需要产生匹配信号时，可能发生长达一个时钟的误差。这是因为 8 位定时器计数器 51 (TM51) 与计数时钟异步启动。


图 8-11. 8 位定时器计数器 51 (TM51) 启动时序



(2) 8 位定时器计数器 51 (TM51) 的读取

可在不停止当前计数器的情况下读取 TM51，因为当读取 TM51 时，捕获至缓冲器的计数值是固定的。但是，在计数器向上计数之前的瞬间读取 TM51 时，它可能不会进行更新，因为缓冲器在计数器向上计数的时刻更新。

图 8-12. 8 位定时器计数器 51 (TM51) 的读取时序



第九章 8 位定时器H1

9.1 8 位定时器H1 的功能

所有的 78K0/Ix2 微控制器产品都内置有 8 位定时器 H1。

8 位定时器 H1 具有以下功能。

- 间隔定时器
- 方波输出
- PWM 输出
- 载波发生器

9.2 8 位定时器H1 的配置

8 位定时器 H1 包括以下硬件。


表 9-1. 8 位定时器 H1 的配置

项目	配置
定时器寄存器	8 位定时器计数器 H1
寄存器	8 位定时器 H 比较寄存器 01 (CMP01) 8 位定时器 H 比较寄存器 11 (CMP11)
定时器输出	TOH1, 输出控制器
控制寄存器	8 位定时器 H 模式寄存器 1 (TMHMD1) 8 位定时器 H 载波控制寄存器 1 (TMCYC1) 端口复用转换控制寄存器 (MUXSEL) 端口模式寄存器 0 (PM0), 端口模式寄存器 3 (PM3) ^注 端口寄存器 0 (P0), 端口寄存器 3 (P3) ^注

注 78K0/IY2, 78K0/IB2: PM3, P3
78K0/IA2: PM0, P0 或 PM3, P3

图 9-1 所示为它的框图。

图 9-1. 8 位定时器 H1 的框图



- 备注
- 78K0/IY2: <TOH1>/P34/TOX11/<TI51>/INTP4
 - 78K0/IA2: <TOH1>/P00/TI000/<TI51>/INTP0, <TOH1>/P34/TOX11/<TI51>/INTP4
 - 78K0/IB2: TOH1/P30/TI51/INTP1

(1) 8 位定时器 H 比较寄存器 01 (CMP01)

该寄存器可由 8 位存储操作指令读写。该寄存器可用于所有的定时器操作模式。


该寄存器不断的将 CMP01 的设定值和 8 位定时器计数器 H1 的计数值相比较，当二者的值匹配时，产生一个中断请求信号 (INTTMH1)，且 TOH1 引脚的输出电平反转。

当定时器停止时 (TMHE1 = 0) 重写 CMP01 的值。

产生复位信号将该寄存器清除为 00H。

图 9-2. 8 位定时器 H 比较寄存器 01 (CMP01) 的格式

地址: FF1AH 复位后: 00H R/W



注意事项 定时器计数操作期间禁止重写 CMP01。定时器计数操作期间可以更新 CMP01 (写入相同的值)。

(2) 8 位定时器 H 比较寄存器 11 (CMP11)

该寄存器可由 8 位存储操作指令读写。该寄存器在 PWM 输出模式和载波发生器模式时使用。

在 PWM 输出模式中，该寄存器总是将置入 CMP11 的值和 8 位定时器计数器 H1 的计数值相比较，当二者匹配时，TOH1 引脚的输出电平反转。不产生中断请求信号。

在载波发生器模式下，CMP11 寄存器总是将置入 CMP11 的值和 8 位定时器计数器 H1 的计数值相比较，当二者匹配时，产生一个中断请求信号 (INTTMH1)。同时，计数值被清除。


定时器计数操作期间可以更新并重写 CMP11 (写入相同的值)。

如果在定时器工作时重写 CMP11 的值，新设定值被锁存并且当时定时器的计数值和 CMP11 原有的值匹配时该新值才传送入 CMP11，这样，CMP11 才变为新设定值。如果计数值和 CMP11 值的匹配操作与重写 CMP11 的操作相冲突，CMP11 的值不会改变。

产生复位信号将该寄存器清除为 00H。

图 9-3. 8 位定时器 H 比较寄存器 11 (CMP11) 的格式

地址: FF1BH 复位后: 00H R/W



注意事项 在 PWM 输出模式和载波发生器模式下，当定时器计数工作停止 (TMHE1 位 = 0) 后，启动定时器计数 (TMHE1 位 = 1) 时，务必设置 CMP11 (即使将相同的值设置至 CMP11，也一定要再次设置)。

9.3 控制 8 位定时器 H1 的寄存器

以下五种寄存器用于控制 8 位定时器 H1。

- 8 位定时器 H 模式寄存器 1 (TMHMD1)
- 8 位定时器 H 载波控制寄存器 1 (TMCYC1)
- 端口复用转换控制寄存器 (MUXSEL)
- 端口模式寄存器 0 (PM0)，端口模式寄存器 3 (PM3)^注
- 端口寄存器 0 (P0)，端口寄存器 3 (P3)^注

注 78K0/IY2, 78K0/IB2: PM3, P3
 78K0/IA2: PM0, P0 或 PM3, P3

(1) 8 位定时器 H 模式寄存器 1 (TMHMD1)

该寄存器控制定时器 H1 的模式。

可通过 1 位或 8 位的存储操作指令设置该寄存器。

产生复位信号将该寄存器清除为 00H。

图 9-4. 8 位定时器 H 模式寄存器 1 (TMHMD1) 的格式

地址: FF6CH 复位后: 00H R/W

	<7>	6	5	4	3	2	<1>	<0>
TMHMD1	TMHE1	CKS12	CKS11	CKS10	TMMD11	TMMD10	TOLEV1	TOEN1

TMHE1	定时器操作使能
0	停止定时器计数操作 (将计数器清除为 0)
1	允许定时器计数操作 (通过输入时钟开始计数操作)

CKS12	CKS11	CKS10	计数时钟选择				
			$f_{PRS} = 2 \text{ MHz}$	$f_{PRS} = 5 \text{ MHz}$	$f_{PRS} = 10 \text{ MHz}$	$f_{PRS} = 20 \text{ MHz}$ (使用 PLL 时)	
0	0	0	f_{PRS}	2 MHz	5 MHz	10 MHz	20 MHz
0	0	1	$f_{PRS}/2^2$	500 kHz	1.25 MHz	2.5 MHz	5 MHz
0	1	0	$f_{PRS}/2^4$	125 kHz	312.5 kHz	625 kHz	1.25 MHz
0	1	1	$f_{PRS}/2^6$	31.25 kHz	78.13 kHz	156.25 kHz	312.5 kHz
1	0	0	$f_{PRS}/2^{12}$	0.49 kHz	1.22 kHz	2.44 kHz	4.88 kHz
1	0	1	$f_{IL}/2^6$	0.47 kHz (TYP.)			
1	1	0	$f_{IL}/2^{15}$	0.92 Hz (TYP.)			
1	1	1	f_{IL}	30 kHz (TYP.)			

TMMD11	TMMD10	定时器操作模式
0	0	间隔定时器模式
0	1	载波发生器模式
1	0	PWM 输出模式
1	1	禁止设置

TOLEV1	定时器输出电平控制 (默认模式)
0	低电平
1	高电平

TOEN1	定时器输出控制
0	禁止输出
1	允许输出

- 注意事项**
1. TMHE1 = 1 时, 禁止设置 TMHMD1 的其它位。但是, 可更新 TMHMD1 (写入相同的值)。
 2. 在 PWM 输出模式和载波发生器模式下, 当定时器计数工作停止 (TMHE1 = 0) 后, 启动定时器计数 (TMHE1 = 1) 时, 务必设置 8 位定时器 H 比较寄存器 11 (CMP11) (即使设置 CMP11 为相同值, 也一定要再次设置)。
 3. 当使用载波发生器模式时, 设置 TMH1 的计数时钟频率高于 TM51 的计数时钟频率的 6 倍。

- 注意事项 4. 对于 78K0/IY2, 除 TOH1 输出之外, <TOH1>/P34/TOX11/<TI51>/INTP4 引脚的实际输出取决于 PM34 和 P34。
5. 对于 78K0/IA2, 除 TOH1 输出之外, <TOH1>/P00/TI000/<TI51>/INTP0 引脚或 <TOH1>/P34/TOX11/<TI51>/INTP4 引脚的实际输出取决于 PM00 和 P00 或 PM34 和 P34。
6. 对于 78K0/IB2, 除 TOH1 输出之外, TOH1/P30/TI51/INTP1 引脚的实际输出取决于 PM30 和 P30。

- 备注 1. fPRS: 外设硬件时钟频率
2. fIL: 内部低速振荡时钟频率

(2) 8 位定时器 H 载波控制寄存器 1 (TMCYC1)

该寄存器控制 8 位定时器 H1 的远程控制输出和载波脉冲输出状态。

可通过 1 位或 8 位的存储操作指令设置该寄存器。

产生复位信号将该寄存器清除为 00H。

图 9-5. 8 位定时器 H 载波控制寄存器 1 (TMCYC1) 的格式

地址: FF6DH 复位后: 00H R/W ^注

	7	6	5	4	3	2	1	<0>
TMCYC1	0	0	0	0	0	RMC1	NRZB1	NRZ1

RMC1	NRZB1	远程控制输出
0	0	低电平输出
0	1	在 INTTM51 信号输入的上升沿输出高电平
1	0	低电平输出
1	1	在 INTTM51 信号输入的上升沿输出载波脉冲

NRZ1	载波脉冲输出状态标志
0	禁止载波输出状态 (低电平状态)
1	载波输出使能状态 (RMC1 = 1: 载波脉冲输出, RMC1 = 0: 高电平状态)

注 位 0 为只读位。

注意事项 当 TMHE = 1 时, 不要重写 RMC1。但是, 可更新 TMCYC1 (写入相同的值)。

(3) 端口复用转换控制寄存器 (MUXSEL)

该寄存器指定引脚功能。

可将定时器输入 (TOH1) 分配至 78K0/IY2 的 P34 和 78K0/IA2 的 P00 或 P34。

可通过 1 位或 8 位的存储操作指令设置此寄存器。

产生复位信号将 MUXSEL 清除为 00H。

图 9-6. 端口复用转换控制寄存器 (MUXSEL) 的格式

(1) 78K0/IY2

地址: FF39H 复位后: 00H R/W

符号	<7>	<6>	<5>	<4>	3	<2>	1	<0>
MUXSEL	INTP0SEL1	INTP0SEL0	TM00SEL1	TM00SEL0	0	TM5SEL0	0	TMHSEL0

TMHSEL0	8 位定时器 H1 输出 (TOH1) 引脚分配
0	(默认)
1	P34/TOH1

(2) 78K0/IA2

地址: FF39H 复位后: 00H R/W

符号	7	<6>	5	<4>	<3>	<2>	<1>	<0>
MUXSEL	0	INTP0SEL0	0	TM00SEL0	TM5SEL1	TM5SEL0	TMHSEL1	TMHSEL0

TMHSEL0	TMHSEL0	8 位定时器 H1 输出 (TOH1) 引脚分配
0	0	(默认)
0	1	P34/TOH1
1	0	P00/TOH1
1	1	禁止设置

(4) 端口模式寄存器 0 和 3 (PM0, PM3)

这些寄存器按位设置端口 0 和 3 的输入/输出。

可通过 1 位或 8 位的存储操作指令设置 PM0 和 PM3。

产生的复位信号将这些寄存器设为 FFH。

- 78K0/IY2

当<TOH1>/P34/TOX11/<TI51>/INTP4 引脚用于定时器输出时，将 PM34 和 P34 的输出锁存清除为 0。

- 78K0/IA2

当<TOH1>/P00/TI00/<TI51>/INTP0 和<TOH1>/P34/TOX11/<TI51>/INTP4 引脚用于定时器输出时，将 PM00 和 PM34，以及 P00 和 P34 的输出锁存器清除为 0。

- 78K0/IB2

当 TOH1/P30/TI51/INTP1 引脚用于定时器输出时，将 P30 的输出锁存器清除为 0。

图 9-7. 端口模式寄存器 0 (PM0) 的格式

地址: FF20H 复位后: FFH R/W

符号	7	6	5	4	3	2	1	0
PM0	1	1	1	1	1	1	1	PM00

PM00	P00 引脚 I/O 模式选择
0	输出模式 (输出缓冲器开启)
1	输入模式 (输出缓冲器关闭)

备注 上图显示了 78K0/IA2 产品的端口模式寄存器 0 的格式。

图 9-8. 端口模式寄存器 3 (PM3) 的格式

地址: FF23H 复位后: FFH R/W

符号	7	6	5	4	3	2	1	0
PM3	PM37	PM36	PM35	PM34	PM33	PM32	PM31	PM30

PM3n	P3n 引脚 I/O 模式选择 (n = 0 至 7)
0	输出模式 (输出缓冲器开启)
1	输入模式 (输出缓冲器关闭)

备注 上图显示了 78K0/IB2 产品的端口模式寄存器 3 的格式。有关其它产品的端口模式寄存器 3 的格式，请参见 4.3 控制端口功能的寄存器 中的 (1) 端口模式寄存器 (PMxx)。

9.4 8 位定时器 H1 的操作

9.4.1 作为间隔定时器/方波输出的操作

当 8 位定时器计数器 H1 和比较寄存器 01 (CMP01) 匹配时, 产生一个中断请求信号 (INTTMH1) 并且 8 位定时器计数器 H1 被清除为 00H。


比较寄存器 11 (CMP11) 不用于间隔定时器模式。即使 CMP11 寄存器被设置, 由于未检测到 8 位定时器计数器 H1 和 CMP11 寄存器匹配, 所以定时器输出不受影响。

通过将定时器 H 模式寄存器 n (TMHMD1) 的位 0 (TOEN1) 设为 1, 可从 TOH1 输出任何频率的方波 (占空比 = 50%)。

设置

<1> 设置各寄存器。

图 9-9. 间隔定时器/方波输出操作期间的寄存器设置



(ii) CMP01 寄存器设置

如果将 N 设为比较值, 则间隔时间如下计算。

- 间隔时间 = (N + 1)/fcNT

<2> TMHE1 = 1 时计数操作启动。


<3> 当 8 位定时器计数器 H1 的值与 CMP01 的值匹配时, 产生 INTTMH1 信号并将 8 位定时器计数器 H1 清为 00H。

<4> 然后, 以相同的间隔产生 INTTMH1 信号。要停止计数操作, 将 TMHE1 清为 0。

备注

1. 有关输出引脚的设置, 请参见 9.3 (4) 端口模式寄存器 0 和 3 (PM0, PM3)。
2. 关于如何使能 INTTMH1 信号中断, 请参见 第十八章 中断功能。


图 9-10. 间隔定时器/方波输出的操作时序 (1/2)

(a) 基本操作 (当 $01H \leq CMP01 \leq FEH$ 时的操作)

- <1> 通过将 TMHE1 位置 1 使能计数操作。操作使能后计数时钟开始计数，之间间隔不会超过 1 个计数时钟。
- <2> 当 8 位定时器计数器 H1 的值与 CMP01 寄存器的值匹配时，清除定时器计数器的值并将 TOH1 的输出电平反转。此外，INTTMH1 信号在计数时钟的上升沿输出。
- <3> 如果在定时器 H 工作期间将 TMHE1 位清为 0，则将 INTTMH1 信号和 TOH1 输出均设为默认电平。如果它们在 TMHE1 位清为 0 之前已经是默认电平的话，则保持此电平。

备注 $01H \leq N \leq FEH$

图 9-10. 间隔定时器/方波输出的操作时序 (2/2)



9.4.2 作为PWM输出的操作

在 PWM 输出模式下，可以输出任意占空比和周期的脉冲。

8 位定时器比较寄存器 01 (CMP01) 控制定时器输出的周期 (TOH1)。定时器工作期间禁止重写 CMP01 寄存器。

8 位定时器比较寄存器 11 (CMP11) 控制定时器输出的占空比 (TOH1)。可在定时器工作期间重写 CMP11 寄存器。

在 PWM 输出模式时的操作如下。


开始定时器计数后，当 8 位定时器计数器 H1 和 CMP01 寄存器匹配时，PWM 输出 (TOH1 输出) 输出有效电平且将 8 位定时器计数器 H1 清除为 0。当 8 位定时器计数器 H1 和 CMP11 寄存器匹配时，PWM 输出 (TOH1 输出) 输出无效电平。

设置

<1> 设置各寄存器。

图 9-11. PWM 输出模式的寄存器设置

(i) 设置定时器 H 模式寄存器 1 (TMHMD1)



(ii) 设置 CMP01 寄存器

- 比较值 (N)：周期设置

(iii) 设置 CMP11 寄存器

- 比较值 (M)：占空比设置

备注 $00H \leq \text{CMP11 (M)} < \text{CMP01 (N)} \leq \text{FFH}$

<2> 当 TMHE1 = 1 时，开始计数操作。

<3> 计数操作使能后，CMP01 寄存器是第一个被比较的比较寄存器。当 8 位定时器计数器 H1 的值与 CMP01 的值匹配时，产生中断请求信号 (INTTMH1) 并输出有效电平。同时，将与 8 位定时器计数器 H1 相比较的寄存器由 CMP01 寄存器变为 CMP11 寄存器。

<4> 当 8 位定时器计数器 H1 和 CMP11 寄存器匹配时，输出无效电平，且与 8 位定时器寄存器 H1 相比较的比较寄存器由 CMP11 寄存器变为 CMP01 寄存器。此时，不清除 8 位定时器计数器 H1，也不产生 INTTMH1 信号。

<5> 通过重复执行步骤<3>和<4>，可获得任意占空比的脉冲。

<6> 要停止计数操作，设置 $TMHE1 = 0$ 。

如果 $CMP01$ 寄存器设定值为 N 、 $CMP11$ 寄存器设定值为 M 、且计数时钟频率为 f_{CNT} ，则 PWM 脉冲输出周期和占空比如下。

- PWM 脉冲输出周期 = $(N + 1)/f_{CNT}$
- 占空比 = $(M + 1)/(N + 1)$

注意事项 1. 定时器计数工作期间，可以改变 $CMP11$ 寄存器的设定值。然而，从 $CMP11$ 寄存器改变设定值动作开始到该值被传入寄存器为止，这段时间至少需要 3 个工作时钟（由 $TMHMD1$ 寄存器的 $CKS12$ 至 $CKS10$ 位所选择的信号）。


2. 定时器计数停止（ $TMHE1 = 0$ ）后，当再次启动定时器计数操作时（ $TMHE1 = 1$ ），务必设置 $CMP11$ 寄存器（即使设置相同值，也要再次设置）。

3. 务必使 $CMP11$ 寄存器的设定值（ M ）和 $CMP01$ 寄存器设定值（ N ）处于以下范围：
 $00H \leq CMP11 (M) < CMP01 (N) \leq FFH$

备注 1. 有关输出引脚的设置，请参见 9.3 (4) 端口模式寄存器 0 和 3 (PM0, PM3)。
 2. 关于如何使能 $INTTMH1$ 信号中断的详情，请参见 第十八章 中断功能。

图 9-12. PWM 输出模式的操作时序 (1/4)

(a) 基本操作



- <1> 通过将 **TMHE1** 位置 1 使能计数操作。通过屏蔽一个向上计数的时钟启动 8 位定时器计数器 **H1**。此时，PWM 输出会输出一个无效电平。
- <2> 当 8 位定时器计数器 **H1** 和 **CMP01** 寄存器的值匹配时，输出有效电平。此时，不清除 8 位定时器计数器 **H1**，也不输出 **INTTMH1** 信号。
- <3> 当 8 位定时器计数器 **H1** 和 **CMP11** 寄存器的值匹配时，输出无效电平。此时，不清除 8 位定时器计数器的值，也不输出 **INTTMH1** 信号。
- <4> 定时器 **H1** 工作期间，通过清除 **TMHE1** 位为 0 将 **INTTMH1** 信号设为默认值并将 PWM 输出设为无效电平。

图 9-12. PWM 输出模式的操作时序 (2/4)



(b) 当 $CMP01 = FFH$, $CMP11 = 00H$ 时的操作(c) 当 $CMP01 = FFH$, $CMP11 = FEH$ 时的操作

图 9-12. PWM 输出模式的操作时序 (3/4)

(d) 当 CMP01 = 01H, CMP11 = 00H 时的操作





图 9-12. PWM 输出模式的操作时序 (4/4)



- <1> 通过设置 $TMHE1 = 1$ 使能计数操作。通过屏蔽一个向上计数的时钟启动 8 位定时器计数器 H1。此时，PWM 输出会输出一个无效电平。
- <2> 定时器计数操作期间可更改 CMP11 寄存器的值。该操作异步于计数时钟。
- <3> 当 8 位定时器计数器 H1 的值与 CMP01 寄存器的值匹配时，输出有效电平和 INTTMH1 信号。
- <4> 如果改变 CMP11 寄存器的值，则该值会被锁存，并不传送到寄存器。当 8 位定时器计数器 H1 和 CMP11 寄存器的值在改变前匹配时，该值被传送到 CMP11 寄存器而 CMP11 寄存器的值改变(<2>')。但是，从改变 CMP11 寄存器的值动作开始到新值传送到寄存器这段时间，至少需要 3 个计数时钟。即使在 3 个计数时钟之内产生了匹配信号，改变值仍不能传送到寄存器。
- <5> 改变之后，当 8 位定时器计数器 H1 和 CMP11 寄存器的值匹配时，输出无效电平。不清除 8 位定时器计数器 H1，也不产生 INTTMH1 信号。
- <6> 定时器 H1 工作期间，通过清除 TMHE1 位为 0 将 INTTMH1 信号设为默认值并将 PWM 输出设为无效电平。

9.4.3 载波发生器操作

在载波发生器模式中，8 位定时器 H1 用于产生红外远程控制器的载波信号；而 8 位定时器/事件计数器 51 用于产生红外远程控制信号（时间计数）。

载波时钟由 8 位定时器 H1 产生，其输出周期由 8 位定时器/事件计数器 51 设定。

载波发生器模式下，8 位定时器 H1 载波脉冲的输出由 8 位定时器/事件计数器 51 控制，载波脉冲从 TOH1 输出。

(1) 载波发生

载波发生器模式下，8 位定时器 H 比较寄存器 01 (CMP01) 产生一个低电平宽度载波脉冲波形，而 8 位定时器 H 比较寄存器 11 (CMP11) 产生一个高电平宽度载波脉冲波形。

在 8 位定时器 H1 操作期间可重写 CMP11 寄存器，但禁止重写 CMP01 寄存器。


(2) 载波输出控制

载波输出由 8 位定时器/事件计数器 51 的中断请求信号 (INTTM51) 以及 8 位定时器 H 载波控制寄存器 (TMCYC1) 的 NRZB1 和 RMC1 位控制。输出之间的关系如下。

RMC1 位	NRZB1 位	输出
0	0	低电平输出
0	1	在 INTTM51 信号输入的上升沿输出高电平
1	0	低电平输出
1	1	在 INTTM51 信号输入的上升沿输出载波脉冲

计数期间若要控制载波脉冲输出，TMCYC1 寄存器的 NRZ1 和 NRZB1 位有主位和从位配置。NRZ1 位为只读位但 NRZB1 位可读写。INTTM51 信号和 8 位定时器 H1 计数时钟同步，并且作为 INTTM5H1 信号输出。INTTM5H1 信号变为 NRZ1 位的数据传输信号，且 NRZB1 位的值被传入 NRZ1 位。从 NRZB1 位至 NRZ1 位传输的时序如下所示。

图 9-13. 传送时序



- <1> INTTM51 信号和 8 位定时器 H1 计数时钟同步，并且作为 INTTM5H1 信号输出。
- <2> 从 INTTM5H1 信号上升沿起，在第二个时钟时，NRZB1 位的值传入 NRZ1 位。
- <3> 在中断服务程序中将下一个值写入 NRZB1 位，该中断服务程序由 INTTM5H1 中断信号触发或在轮询检测到中断请求标志时启动。向 CR51 寄存器写入数据以进行下一次计数。

- 注意事项**
1. NRZB1 位重写之后至少第二个时钟之前不要再进行重写。否则不能保证从 NRZB1 位到 NRZ1 位的传输。
 2. 当 8 位定时器/事件计数器 51 在载波发生器模式下使用时，在步骤 <1>的时刻发生中断。当 8 位定时器/事件计数器 51 在非载波发生器模式下使用时，中断产生的时刻有所不同。


备注 INTTM5H1 是内部信号，而不是中断源。

设置

<1> 设置各寄存器。

图 9-14. 载波发生器模式中的寄存器设置

(i) 设置 8-位定时器 H 模式寄存器 1 (TMHMD1)



(ii) CMP01 寄存器设置

- 比较值

(iii) CMP11 寄存器设置

- 比较值

(iv) TMCYC1 寄存器设置

- RMC1 = 1 ... 远程控制输出使能位
- NRZB1 = 0/1 ... 载波输出使能位

(v) TCL51 和 TMC51 寄存器设置

- 请参见 8.3 控制 8 位定时器/事件计数器 51 的寄存器。

<2> TMHE1 = 1 时, 8 位定时器 H1 开始计数。

<3> 8 位定时器模式控制寄存器 51 (TMC51) 的 TCE51 设置为 1 时, 8 位定时器/事件计数器 51 开始计数。

<4> 使能计数操作后, 用于比较的第一个寄存器为 CMP01 寄存器。当 8 位定时器计数器 H1 的计数值与 CMP01 的值匹配时, 产生 INTTMH1 信号并清除 8 位定时器计数器 H1。同时, 将与 8 位定时器计数器 H1 进行比较的比较寄存器由 CMP01 寄存器变为 CMP11 寄存器。

<5> 当 8 位定时器计数器 H1 的计数值与 CMP01 的值匹配时, 产生 INTTMH1 信号并清除 8 位定时器计数器 H1。同时, 将与 8 位定时器计数器 H1 进行比较的比较寄存器由 CMP11 寄存器变为 CMP01 寄存器。

<6> 通过重复执行步骤<4> 和 <5>, 可生成载波时钟。

<7> INTTM51 信号和 8 位定时器 H1 计数时钟同步, 并且作为 INTTM5H1 信号输出。INTTM5H1 信号变为 NRZB1 位的数据传输信号, 且 NRZB1 位的值被传入 NRZ1 位。

<8> 在中断服务程序中将下一个值写入 NRZB1 位, 该中断服务程序由 INTTM5H1 中断信号触发或在轮询检测到中断请求标志时启动。向 CR51 寄存器写入数据以进行下一次计数。

<9> 当 NRZ1 位为高电平时, 从 TOH1 引脚输出载波时钟。

<10> 通过执行以上步骤，可获得任意载波时钟。要停止计数操作，将 TMHE1 清为 0。


如果 CMP01 寄存器设定值为 N、CMP11 寄存器设定值为 M、计数时钟频率为 f_{CNT} ，则载波时钟输出周期和占空比计算方法如下。

- 载波时钟输出周期 = $(N + M + 2)/f_{CNT}$
- 占空比 = 高电平宽度/载波时钟输出宽度 = $(M + 1)/(N + M + 2)$

- 注意事项**
1. 定时器计数停止 (TMHE1 = 0) 后，当再次启动定时器计数操作时 (TMHE1 = 1)，务必设置 CMP11 寄存器 (即使设置相同值，也要再次设置)。
 2. 需将 TMH1 的计数时钟频率设置为 6 倍于 TM51 的计数时钟频率或更高。
 3. CMP01 和 CMP11 寄存器值的设置范围为 01H 至 FFH。
 4. 在定时器计数工作时，可以改变 CMP11 寄存器的设定值。然而，从 CMP11 寄存器改变设定值动作开始到该值被传入寄存器为止，这段时间至少需要 3 个工作时钟 (由 TMHMD1 寄存器的 CKS12 至 CKS10 位所选择的信号)。
 5. 务必在计数操作开始前设置 RMC1 位。

- 备注**
1. 有关输出引脚的设置，请参见 9.3 (4) 端口模式寄存器 0 和 3 (PM0, PM3)。
 2. 关于如何使能 INTTM51 信号中断，请参见 第十八章 中断功能。


图 9-15. 载波发生器模式的操作时序 (1/3)

(a) 当 $CMP01 = N$, $CMP11 = N$ 时的操作

- <1> $TMHE1 = 0$ 且 $TCE51 = 0$ 时, 8 位定时器计数器 H1 停止操作。
- <2> 设置 $TMHE1 = 1$ 时, 8 位定时器 H1 开始计数操作。此时, 载波时钟仍保持默认值。
- <3> 当 8 位定时器计数器 H1 的计数值和 $CMP01$ 寄存器的值匹配时, 产生第一个 $INTTMH1$ 信号, 载波时钟信号反转, 同时, 与 8 位定时器计数器 H1 进行比较的寄存器由 $CMP01$ 寄存器变为 $CMP11$ 寄存器。8 位定时器计数器 H1 被清除为 00H。
- <4> 当 8 位定时器计数器 H1 的计数值和 $CMP11$ 寄存器的值匹配时, 产生 $INTTMH1$ 信号, 载波时钟信号反转, 同时, 与 8 位定时器计数器 H1 进行比较的寄存器由 $CMP11$ 寄存器变为 $CMP01$ 寄存器。8 位定时器计数器 H1 被清除为 00H。通过重复执行步骤<3>和<4>, 生成一个占空比固定为 50%的载波时钟。
- <5> $INTTM51$ 信号产生时, 它和 8 位定时器 H1 计数时钟同步, 并且作为 $INTTM5H1$ 信号输出。
- <6> $INTTM5H1$ 信号变为 $NRZB1$ 位的数据传输信号, 且 $NRZB1$ 位的值被传入 $NRZ1$ 位。
- <7> 设置 $NRZ1 = 0$ 时, $TOH1$ 输出变为低电平。

备注 $INTTM5H1$ 是内部信号, 而不是中断源。


图 9-15. 载波发生器模式的操作时序 (2/3)

(b) 当 $CMP01 = N$, $CMP11 = M$ 时的操作

- <1> $TMHE1 = 0$ 和 $TCE51 = 0$ 时, 8 位定时器计数器 H1 停止操作。
- <2> 设置 $TMHE1 = 1$ 时, 8 位定时器 H1 开始计数操作。此时, 载波时钟仍保持默认值。
- <3> 当 8 位定时器计数器 H1 的计数值和 $CMP01$ 寄存器的值匹配时, 产生第一个 $INTTMH1$ 信号, 载波时钟信号反转, 同时, 与 8 位定时器计数器 H1 进行比较的寄存器由 $CMP01$ 寄存器变为 $CMP11$ 寄存器。8 位定时器计数器 H1 被清除为 00H。
- <4> 当 8 位定时器计数器 H1 的计数值和 $CMP11$ 寄存器的值匹配时, 产生 $INTTMH1$ 信号, 载波时钟信号反转, 同时, 与 8 位定时器计数器 H1 进行比较的寄存器由 $CMP11$ 寄存器变为 $CMP01$ 寄存器。8 位定时器计数器 H1 被清除为 00H。通过重复执行步骤<3>和<4>, 生成一个占空比固定不是 50%的载波时钟。
- <5> $INTTM51$ 信号产生时, 它和 8 位定时器 H1 计数时钟同步, 并且作为 $INTTM5H1$ 信号输出。
- <6> 如果 $NRZ1$ 设置为 1, 则载波信号在载波时钟的第一个上升沿输出。
- <7> $NRZ1 = 0$ 时, $TOH1$ 输出保持在高电平且在载波时钟为高电平时不改变为低电平 (从步骤<6>和<7>, 保证载波时钟波形的高电平宽度)。

备注 $INTTM5H1$ 是内部信号, 而不是中断源。

图 9-15. 载波发生器模式的操作时序 (3/3)



- <1> 设置 $TMHE1 = 1$ 时, 8 位定时器计数器 H1 开始计数操作。此时, 载波时钟仍保持默认值。
- <2> 当 8 位定时器计数器 H1 的计数值和 CMP01 寄存器的设定值匹配时, 输出 INTTMH1 信号, 载波时钟信号反转, 定时器计数器被清为 00H。同时, 与 8 位定时器计数器 H1 相比较的寄存器由 CMP01 寄存器变为 CMP11 寄存器。
- <3> CMP11 寄存器异步于计数时钟, 且其值可在 8 位定时器 H1 工作期间改变。寄存器将的值要改变的新值 (L) 被锁存。当 8 位定时器计数器 H1 的计数值和 CMP11 寄存器改变前的设定值 (M) 匹配时, CMP11 寄存器改变 (<3>)。
- 然而, 自改变 CMP11 寄存器的值动作开始到新值被传送到寄存器时, 至少需要 3 个计数时钟。即使在此 3 个计数时钟逝去前产生了匹配信号, 新值仍不能被传送到寄存器。
- <4> 当 8 位定时器计数器 H1 的计数值和 CMP11 寄存器改变前的值 (M) 匹配时, 输出 INTTMH1 信号, 载波信号反转, 定时器计数器被清除为 00H。同时, 与 8 位定时器计数器 H1 相比较的寄存器由 CMP11 寄存器变为 CMP01 寄存器。
- <5> 使用改变后的值 (L) 表示 8 位定时器计数器 H1 的计数值和 CMPn1 寄存器的值再次匹配的时刻。

第十章 看门狗定时器

10.1 看门狗定时器的功能

所有的 78K0/Ix2 微控制器产品都内置看门狗定时器。

看门狗定时器在内部低速振荡时钟下工作。

看门狗定时器用于检测疏忽中形成的程序循环。如果检测到程序循环，则生成内部复位信号。

可在以下情况中检测程序循环。

- 如果看门狗定时器计数器溢出
- 如果在看门狗定时器使能寄存器 (WDTE) 上执行 1 位处理指令
- 如果将一个非“ACH”的数据写入 WDTE
- 如果在窗口关闭期间将数据写入 WDTE
- 如果从一个未被 IMS 寄存器设置的区域读取指令 (CPU 挂起时无效检查的检测)
- 如果 CPU 通过执行读/写指令 (CPU 程序循环期间异常访问的检测)，访问一个未被 IMS 寄存器设置的区域 (不包括 FB00H 和 FFFFH)

当因看门狗定时器而发生复位时，将复位控制标志寄存器 (RESF) 的位 4 (WDTRF) 置为 1。有关 RESF 的详情，请参见 **第二十章 复位功能**。

10.2 看门狗定时器的配置

看门狗定时器包含以下硬件：

表 10-1. 看门狗定时器的配置

项目	配置
控制寄存器	看门狗定时器使能寄存器 (WDTE)


用选项字节设置如何控制计数器操作、溢出时间和窗口打开周期。

表 10-2. 选项字节和看门狗定时器的设置

看门狗定时器的设置	选项字节 (0080H)
窗口打开周期	位 6 和 5 (WINDOW1, WINDOW0)
控制看门狗定时器的计数操作	位 4 (WDTON)
看门狗定时器的溢出时间	位 3 至 1 (WDCS2 至 WDCS0)

备注 有关选项字节，请参见 第二十四章 选项字节。

图 10-1. 看门狗定时器的框图



10.3 控制看门狗定时器的寄存器

看门狗定时器由看门狗定时器使能寄存器（WDTE）控制。

(1) 看门狗定时器使能寄存器（WDTE）


将 ACH 写入 WDTE 以清除看门狗定时器计数器并再次开始计数。

该寄存器可用 8 位存储操作指令设置。

产生的复位信号将该寄存器设置为 9AH 或 1AH^注。

图 10-2. 看门狗定时器使能寄存器（WDTE）的格式

地址: FF99H 复位后: 9AH/1AH^注 R/W



注 WDTE 复位值根据选项字节（0080H）的 WDTON 设定值不同而有所不同。若要操作看门狗定时器，需设置 WDTON 为 1。

WDTON 设置值	WDTE 复位值
0（禁止看门狗定时器的计数操作）	1AH
1（允许看门狗定时器的计数操作）	9AH

- 注意事项**
1. 如果将除 ACH 之外的值写入 WDTE，则生成一个内部复位信号。如果停止输入至看门狗定时器的源时钟，则当源时钟输入至看门狗定时器恢复操作时产生内部复位信号。
 2. 如果对 WDTE 执行 1 位存储操作指令，则产生内部复位信号。如果停止输入至看门狗定时器的源时钟，则当源时钟输入至看门狗定时器恢复操作时产生内部复位信号。
 3. 从 WDTE 中读取的值为 9AH/1AH（其不同于写入值（ACH））。

10.4 看门狗定时器的操作

10.4.1 看门狗定时器的控制操作

1. 使用看门狗定时器时，由选项字节（0080H）指定其操作。
 - 通过将选项字节（0080H）的位 4（WDTON）设为 1 使能看门狗定时器的计数操作（复位解除后计数器开始操作）（有关详情，请参见 第二十四章）。

WDTON	看门狗定时器计数器/非法访问检测的操作控制
0	禁止计数器操作（复位后停止计数），禁止非法访问检测操作
1	允许计数器操作（复位后计数开始），允许非法访问检测操作。

- 使用选项字节（0080H）的位 3 至位 1（WDCS2 至 WDCS0）设置溢出时间（有关详情，请参见 10.4.2 和 第二十四章）。
 - 使用选项字节（0080H）的位 6 和位 5（WINDOW1 和 WINDOW0）设置窗口打开周期（有关详情，请参见 10.4.3 和 第二十四章）。
2. 复位解除后，看门狗定时器开始计数。
 3. 看门狗定时器开始计数后而用选项字节设置溢出时间之前，通过向 WDTE 写入“ACH”，看门狗定时器被清零并重写开始计数。
 4. 此后，窗口打开期间复位解除后向 WDTE 写入第二次或之后的次数。如果在窗口关闭期间写入 WDTE，则产生内部复位信号。
 5. 如果溢出时间届满而未将“ACH”写入 WDTE，则生成一个内部复位信号。
在以下情况中产生内部复位信号。
 - 如果在看门狗定时器使能寄存器（WDTE）上执行 1 位处理指令
 - 如果一个非“ACH”的数据写入 WDTE
 - 如果从一个未被 IMS 寄存器设置的区域读取指令（CPU 程序循环期间无效检查的检测）
 - 如果 CPU 通过执行读/写指令（CPU 程序循环期间异常访问的检测），访问一个未被 IMS 寄存器设置的区域（不包括 FB00H 和 FFFFH）

- 注意事项**
1. 复位解除后，向 WDTE 的第一次写入将看门狗定时器清零，如果在溢出时刻之前写入而不论写入的时刻是何时，看门狗定时器将再次开始计数。
 2. 如果通过向 WDTE 写入“ACH”而将看门狗定时器清零，则实际的溢出时间可能与选项字节设置的溢出时间有所不同，最多相差 $2/f_{RL}$ 秒。
 3. 可在紧接计数值溢出（FFFFH）之前清除看门狗定时器。

注意事项 4. 根据选项字节的位 0 (LSROSC) 的设置值, 看门狗定时器在 HALT 和 STOP 模式下的操作有如下不同。

	LSROSC = 0 (可通过软件停止内部低速振荡器)	LSROSC = 1 (可通过软件停止内部低速振荡器)
HALT模式	看门狗定时器操作停止。	看门狗定时器操作继续。
STOP模式		

如果 LSROSC = 0,则在解除 HALT 或 STOP 模式后, 看门狗定时器恢复计数。此时, 计数器不被清 0 但从其被停止的值开始计数。

当 LSROSC = 0 时, 如果通过设置 LSRSTOP (内部振荡模式/PLL 控制寄存器的位 1(RCM) = 1) 停止内部低速振荡器的振荡, 则看门狗定时器停止操作。此时, 计数器不清除为 0。

5. 在自编程和 flash 存储器的 EEPROM™ 仿真期间, 看门狗定时器继续操作。处理期间, 中断响应时间被延迟。设置溢出时间和窗口大小时需考虑延迟。

10.4.2 设置看门狗定时器的溢出时间

用选项字节 (0080H) 的位 3 至 1 (WDCS2 和 WDCS0) 设置看门狗定时器的溢出时间。

如果发生溢出, 则产生内部复位信号。在溢出时间之前的窗口打开周期内, 当前计数值被清除, 且通过将“ACH”写入 WDTE 再次进行看门狗定时器的计数。

设置以下溢出时间。

表 10-3. 看门狗定时器溢出时间的设置

WDCS2	WDCS1	WDCS0	看门狗定时器的溢出时间
0	0	0	$2^7/f_{IL}$ (3.88 ms)
0	0	1	$2^8/f_{IL}$ (7.76 ms)
0	1	0	$2^9/f_{IL}$ (15.52 ms)
0	1	1	$2^{10}/f_{IL}$ (31.03 ms)
1	0	0	$2^{12}/f_{IL}$ (124.12 ms)
1	0	1	$2^{14}/f_{IL}$ (496.48 ms)
1	1	0	$2^{15}/f_{IL}$ (992.97 ms)
1	1	1	$2^{17}/f_{IL}$ (3.97 s)

注意事项 1. 禁止 WDCS2 = WDCS1 = WDCS0 = 0 和 WINDOW1 = WINDOW0 = 0 的组合设置。

2. 在自编程和 flas 存储器的 EEPROM 仿真期间, 看门狗定时器继续操作。处理期间, 中断响应时间被延迟。设置溢出时间和窗口大小时需考虑延迟。

备注


1. f_{IL} : 内部低速振荡时钟频率
2. (.): $f_{IL} = 33 \text{ kHz (MAX.)}$

10.4.3 看门狗定时器窗口打开周期的设置

用选项字节（0080H）的位 6 和位 5（WINDOW1, WINDOW0）设置看门狗定时器的窗口打开周期。窗口的概述如下：

- 如果在窗口打开周期期间向 WDTE 写入“ACH”，则看门狗定时器被清零并重新开始计数。
- 即使在窗口关闭期间向 WDTE 写入“ACH”，也会检测到异常并产生内部复位信号。

示例：如果窗口打开周期为 25%



注意事项 复位解除后，向 WDTE 的第一次写入将看门狗定时器清零，如果在溢出时刻之前写入而不论写入的时刻是何时，看门狗定时器将再次开始计数。

窗口打开周期设置如下。

表 10-4. 设置看门狗定时器的窗口打开周期

WINDOW1	WINDOW0	看门狗定时器的窗口打开周期
0	0	25%
0	1	50%
1	0	75%
1	1	100%

- 注意事项**
1. 禁止 $WDCS2 = WDCS1 = WDCS0 = 0$ 和 $WINDOW1 = WINDOW0 = 0$ 的组合设置。
 2. 在自编程和 flash 存储器的 EEPROM 仿真期间，看门狗定时器继续操作。处理期间，中断响应时间被延迟。设置溢出时间和窗口大小时需考虑延迟。

备注 如果溢出时间设置为 $2^{17}/f_{IL}$ ，则窗口的关闭时间和打开时间如下所示。

	窗口打开周期的设置			
	25%	50%	75%	100%
窗口关闭时间	0 至 3.64 s	0 至 2.43 s	0 至 1.21 s	无
窗口打开时间	3.64 至 3.97 s	2.43 至 3.97 s	1.21 至 3.97 s	0 至 3.97 s

<当窗口打开周期为 25%时>

- 溢出时间：
 $2^{17}/f_{IL} \text{ (MAX.)} = 2^{17}/33 \text{ kHz (MAX.)} = 3.97 \text{ s}$
- 窗口关闭时间：
 $0 \text{ 至 } 2^{17}/f_{IL} \text{ (MIN.)} \times (1 - 0.25) = 0 \text{ to } 2^{17}/27 \text{ kHz (MIN.)} \times 0.75 = 0 \text{ 至 } 3.64 \text{ s}$
- 窗口打开时间：
 $2^{17}/f_{IL} \text{ (MIN.)} \times (1 - 0.25) \text{ 至 } 2^{17}/f_{IL} \text{ (MAX.)} = 2^{17}/f_{IL} / 27 \text{ kHz (MIN.)} \times 0.75 \text{ 至 } 2^{17}/33 \text{ kHz (MAX.)}$
 $= 3.64 \text{ 至 } 3.97 \text{ s}$

第十一章 A/D转换器

项目	78K0/IY2	78K0/IA2	78K0/IB2
	16 引脚	20 引脚	30 引脚
10位 A/D 转换器	5 通道	6 通道	9 通道

11.1 A/D转换器的功能

A/D 转换器由 9 个具有 10 位分辨率的通道（ANI0 至 ANI8）组成，用于将模拟输入信号转换为数字值。

在具有运算放大器的产品中，ANI1 可复用为运算放大器的输出（AMP0UT）/PGA 输入（PGAIN）。这使得运算放大器输出或 PGA 输出可用作模拟输入源。

此外，内部电压（1.2 V）可用作模拟输入源。

A/D 转换器具有以下功能：


• 10 位分辨率的 A/D 转换

10 位分辨率的 A/D 转换由从 ANI0 至 ANI8、运算放大器输出、PGA 输出和内部电压（1.2V）中选择一个模拟输入通道重复执行。每次 A/D 转换结束后，都会产生一个中断请求信号（INTAD）。

备注 A/D 转换器的模拟输入引脚根据产品的不同而异。

- 78K0/IY2: ANI0, ANI1, ANI3 至 ANI5
- 78K0/IA2: ANI0 至 ANI5
- 78K0/IB2: ANI0 至 ANI8

图 11-1. A/D 转换器的框图



- 注
1. 仅限于 78K0/IY2、78K0/IA2 和 78K0/IB2 中具有运算放大器的产品
 2. 仅限于 78K0/IA2 和 78K0/IB2 中具有运算放大器的产品

注意事项 在 78K0/IY2 和 78K0/IA2 中，V_{SS} 用作 A/D 转换器的接地电压。务必将 V_{SS} 连接至稳定的 GND (= 0 V)。

备注 A/D 转换器的模拟输入引脚根据产品的不同而异。

- 78K0/IY2: ANI0, ANI1, ANI3 至 ANI5
- 78K0/IA2: ANI0 至 ANI5
- 78K0/IB2: ANI0 至 ANI8

11.2 A/D转换器的配置

A/D 转换器包括以下硬件。

(1) ANI0 至 ANI8 引脚

这些引脚为 9 通道 A/D 转换器的模拟输入引脚。它们输入的是待转换成数字信号的模拟信号。除了选作为模拟输入引脚的一个外，其它引脚都能用作 I/O 端口引脚。

备注 A/D 转换器的模拟输入引脚根据产品的不同而异。

- 78K0/IY2: ANI0, ANI1, ANI3 至 ANI5
- 78K0/IA2: ANI0 至 ANI5
- 78K0/IB2: ANI0 至 ANI8

(2) AMPOUT, PGAIN 引脚（仅限于具有运算放大器的产品）

AMPOUT 是运算放大器的输出引脚。

PGAIN 是 PGA（可编程增益放大器）的输入引脚。

它们可复用为 ANI1。通过将运算放大器或 PGA 的输出信号选作为模拟输入，A/D 转换器可以执行 A/D 转换。

(3) 采样&保持电路

采样保持电路采集每个从输入电路连续发出的模拟输入电压，并发送采样数据到 A/D 电压比较器。A/D 转换期间，该电路保持所采样模拟输入的电压。

(4) 比较电压发生器

在 AV_{REF} 和 AV_{SS} 之间连接比较电压发生器，并产生一个与模拟输入进行比较的电压。通过 ADCS 位（ADM0 寄存器的位 7）使能或禁止比较电压发生器的操作。当不进行 A/D 转换时，可通过停止比较电压发生器的操作来减少功耗。

(5) A/D 电压比较器

A/D 电压比较器将采样的电压值与比较电压发生器的输出电压进行比较。通过 ADCE 位（ADM0 寄存器的位 0）使能或禁止 A/D 电压比较器的操作。当不进行 A/D 转换时，可通过停止 A/D 电压比较器的操作来减少功耗。

(6) 逐次逼近寄存器（SAR）

SAR 是设置 A/D 电压比较器所比较的结果的 10 位寄存器，从最高有效位（MSB）开始每次比较 1 位。

如果数据始终设置在 SAR 寄存器中的最低有效位（LSB）（A/D 转换结束），那么 SAR 寄存器的内容（转换结果）将会被保存到 A/D 转换结果寄存器（ADCR，ADCRH）中。

(7) 10 位 A/D 转换结果寄存器（ADCR）

每次 A/D 转换完成，A/D 转换结果将从逐次逼近寄存器加载到该寄存器，ADCR 寄存器将 A/D 转换结果保存在其低 10 位（高 6 位固定为 0）。

(8) 8 位 A/D 转换结果寄存器 L (ADCRL)

每次 A/D 转换完成，A/D 转换结果将从逐次逼近寄存器加载到该寄存器，且 ADCRH 寄存器存储 A/D 转换结果的低 8 位。

(9) 8 位 A/D 转换结果寄存器 H (ADCRH)

每次 A/D 转换完成，A/D 转换结果将从逐次逼近寄存器加载到该寄存器，且 ADCRH 寄存器存储 A/D 转换结果的高 8 位。

(10) 用于 TMXn 同步 (ADCRXn = 0, 1) 的 10 位 A/D 转换结果寄存器

如果以作为触发的 16 位定时器 Xn 的输出开始 A/D 转换，则每次 A/D 转换结束时，从逐次逼近寄存器载入转换结果并将 A/D 转换结果存储至低 10 位（高 6 位固定为 0）。

(11) 用于 TMXn 同步 (ADCRXnL = 0, 1) 的 8 位 A/D 转换结果寄存器

如果以作为触发的 16 位定时器 Xn 的输出开始 A/D 转换，则每次 A/D 转换结束时，从逐次逼近寄存器载入转换结果并将 A/D 转换结果的低 8 位存储至 ADCRXnL 寄存器。

注意事项 当从 ADCR、ADCRL、ADCRH、ADCRX0、ADCRX1、ADCRX0L 和 ADCRX1L 中读取数据时，会产生等待周期。当外设硬件时钟 (fPRS) 停止时，不要从 ADCR、ADCRL、ADCRH、ADCRX0、ADCRX1、ADCRX0L 和 ADCRX1L 读取数据。有关详情，请参见第三十一章 等待的注意事项。

(12) 控制器

该电路控制待转换为数字信号的输入模拟信号的转换时间，还控制转换操作的开始和停止。当完成所有指定的 A/D 转换时，该控制器产生 A/D 转换结束中断请求信号 (INTAD)。

(13) AVREF 引脚

该引脚将模拟电源/参考电压输入到 A/D 转换器。当端口 2 和 7 用作数字端口时，使得该引脚的电压与 VDD 引脚的电压相同。

输入至 ANI0 至 ANI8 引脚的信号基于应用于 AVREF 和 AVSS 的电压而转换为数字信号。

(14) AVSS 引脚 (仅限于 78K0/IB2)

该引脚为 A/D 转换器的接地引脚。即使不使用 A/D 转换器，也要保证该引脚的电压与 VSS 引脚的电压相同。

(15) VSS 引脚

该引脚为接地电压引脚。在 78K0/IY2 和 78K0/IA 中，VSS 用作 A/D 转换器的接地电压。务必将 VSS 连接至稳定的 GND (= 0 V)。

11.3 A/D转换器所使用的寄存器

A/D 转换器具有以下六种寄存器：

- A/D 转换器模式寄存器 0 (ADM0)
- A/D 端口配置寄存器 0, 1 (ADPC0, ADPC1)
- 模拟输入通道指定寄存器 (ADS)
- 端口模式寄存器 2, 7 (PM2, PM7)
- 10-位 A/D 转换结果寄存器 (ADCR)
- 8 位 A/D 转换结果寄存器 L (ADCRL)
- 8 位 A/D 转换结果寄存器 H (ADCRH)
- 用于 TMXn 同步的 10 位 A/D 转换结果寄存器 (ADCRXn)
- 用于 TMXn 同步的 8 位 A/D 转换结果寄存器 L (ADCRXnL)

备注 n = 0, 1

(1) A/D 转换器模式寄存器 0 (ADM0)

该寄存器设置待进行 A/D 转换的模拟输入的转换时间，并控制开始/停止转换。

ADM0 可由 1 位或 8 位存储器操作指令设置。

产生复位信号将该寄存器清除为 00H。

图 11-2. A/D 转换器模式寄存器 0 (ADM0) 的格式

地址: FF28H 复位后: 00H R/W

符号	<7>	6	5	4	3	2	1	<0>
ADM0	ADCS	0	FR2 ^{注1}	FR1 ^{注1}	FR0 ^{注1}	LV1 ^{注1}	LV0 ^{注1}	ADCE

ADCS	A/D 转换操作控制
0	停止转换操作
1	允许转换操作


ADCE	A/D 电压比较器操作控制 ^{注2}
0	停止 A/D 电压比较器操作
1	允许 A/D 电压比较器操作

- 注
1. 有关 FR2 至 FR0、LV1、LV0 和 A/D 转换的细节，请参见表 11-2 A/D 转换时间选择。
 2. A/D 电压比较器的操作由 ADCS 和 ADCE 控制，且从操作开始到操作稳定需要 1 μ s。因此，从 ADCE 设置为 1 的时刻开始 1 μ s 或更长时间之后，将 ADCS 置为 1 时，此时的转换结果优先于第一次的转换结果。否则，忽略第一次转换的数据。

表 11-1. ADCS 和 ADCE 的设置

ADCS	ADCE	A/D 转换操作
0	0	停止状态（不存在 DC 功耗路径）
0	1	转换等待模式（仅 A/D 电压比较器耗电）
1	0	禁止设置
1	1	转换模式（A/D 电压比较器操作）

图 11-3. 使用比较器时的时序图



- 注
1. 要稳定内部电路，从 ADCE 设为 1 到 ADCS 设为 1 的时间必须为 1 μ S 或更长。
 2. 要稳定内部电路，从 LV0 设为 1（高速模式）到 ADCS 设为 1 的时间必须为 1 μ S 或更长（有关操作模式的设置，请参见表 11-2）。

- 注意事项
1. 在将位 FR0 至 FR2、LV1 和 LV0 重写为相同数据之外的数值之前，必须停止 A/D 转换。
 2. 如果将数据写入 ADM0，则产生一个等待周期。当外设硬件时钟（fPRS）停止时，不要向 ADM0 写入数据。有关详情，请参见第三十一章 等待的注意事项。

表 11-2. A/D 转换时间限制 (1/2)

(1) $4.0\text{ V} \leq \text{AV}_{\text{REF}} \leq 5.5\text{ V}$

A/D转换器模式寄存器0 (ADM0)					模式	转换时间选择				转换时钟 (f_{AD})	
FR2	FR1	FR0	LV1	LV0		$f_{\text{PRS}} = 4\text{ MHz}$	$f_{\text{PRS}} = 8\text{ MHz}$	$f_{\text{PRS}} = 10\text{ MHz}$	$f_{\text{PRS}} = 20\text{ MHz}$ (使用 PLL时)		
0	0	0	0	0	通常	$264/f_{\text{PRS}}$	$66.0\ \mu\text{s}$	$33.0\ \mu\text{s}$	$26.4\ \mu\text{s}$	$13.2\ \mu\text{s}$	$f_{\text{PRS}}/12$
0	0	1				$176/f_{\text{PRS}}$	$44.0\ \mu\text{s}$	$22.0\ \mu\text{s}$	$17.6\ \mu\text{s}$	$8.8\ \mu\text{s}$	$f_{\text{PRS}}/8$
0	1	0				$132/f_{\text{PRS}}$	$33.0\ \mu\text{s}$	$16.5\ \mu\text{s}$	$13.2\ \mu\text{s}$	$6.6\ \mu\text{s}$	$f_{\text{PRS}}/6$
0	1	1				$88/f_{\text{PRS}}$	$22.0\ \mu\text{s}$	$11.0\ \mu\text{s}$	$8.8\ \mu\text{s}$	禁止设置	$f_{\text{PRS}}/4$
1	0	0				$66/f_{\text{PRS}}$	$16.5\ \mu\text{s}$	$8.25\ \mu\text{s}$	$6.6\ \mu\text{s}$		$f_{\text{PRS}}/3$
1	0	1				$44/f_{\text{PRS}}$	$11.0\ \mu\text{s}$	禁止设置			$f_{\text{PRS}}/2$
1	1	0				$33/f_{\text{PRS}}$	$8.25\ \mu\text{s}$	禁止设置			$f_{\text{PRS}}/1.5$
1	1	1				$22/f_{\text{PRS}}$	禁止设置				f_{PRS}
1	0	0				1	0	高速 1	$66/f_{\text{PRS}}$	$16.5\ \mu\text{s}$	$8.25\ \mu\text{s}$
1	1	0	$33/f_{\text{PRS}}$	$8.25\ \mu\text{s}$	$4.125\ \mu\text{s}$				$3.3\ \mu\text{s}$	禁止设置	$f_{\text{PRS}}/1.5$
1	0	1	1	1	高速 2	$44/f_{\text{PRS}}$	$11.0\ \mu\text{s}$	$5.5\ \mu\text{s}$	$4.4\ \mu\text{s}$	禁止设置	$f_{\text{PRS}}/2$
1	1	1				$22/f_{\text{PRS}}$	$5.5\ \mu\text{s}$	禁止设置		f_{PRS}	
其它					禁止设置						

注意事项 1. 将 FR2 至 FR0、LV1 和 LV0 重写为除相同数据之外的值时，预先停止一次 A/D 转换 (ADCS = 0)。

2. 以上的转换时间不包括时钟频率误差。选择转换时间时要考虑到时钟频率误差。

备注 f_{PRS} : 外设硬件时钟频率

表 11-2. A/D 转换时间选择 (2/2)


(2) $2.7\text{ V} \leq AV_{REF} < 4.0\text{ V}$

A/D转换器模式寄存器0 (ADM0)					模式	转换时间选择				转换时钟 (f_{AD})		
FR2	FR1	FR0	LV1	LV0		$f_{PRS} = 4\text{ MHz}$	$f_{PRS} = 8\text{ MHz}$	$f_{PRS} = 10\text{ MHz}$	$f_{PRS} = 20\text{ MHz}$ (when using PLL)			
0	0	0	0	0	通常	$264/f_{PRS}$	$66.0\ \mu\text{s}$	$33.0\ \mu\text{s}$	$26.4\ \mu\text{s}$	$13.2\ \mu\text{s}$	$f_{PRS}/12$	
0	0	1				$176/f_{PRS}$	$44.0\ \mu\text{s}$	$22.0\ \mu\text{s}$	$17.6\ \mu\text{s}$	禁止设置	$f_{PRS}/8$	
0	1	0				$132/f_{PRS}$	$33.0\ \mu\text{s}$	$16.5\ \mu\text{s}$	$13.2\ \mu\text{s}$		$f_{PRS}/6$	
0	1	1				$88/f_{PRS}$	$22.0\ \mu\text{s}$	禁止设置				$f_{PRS}/4$
1	0	0				$66/f_{PRS}$	$16.5\ \mu\text{s}$	禁止设置				$f_{PRS}/3$
1	0	1				$44/f_{PRS}$	禁止设置				$f_{PRS}/2$	
1	1	0				$33/f_{PRS}$	禁止设置				$f_{PRS}/1.5$	
1	1	1				$22/f_{PRS}$	禁止设置				f_{PRS}	
0	0	1				1	1	高速 2	$176/f_{PRS}$	$44.0\ \mu\text{s}$	$22.0\ \mu\text{s}$	$17.6\ \mu\text{s}$
0	1	0	$132/f_{PRS}$	$33.0\ \mu\text{s}$	$16.5\ \mu\text{s}$				$13.2\ \mu\text{s}$	$6.6\ \mu\text{s}$	$f_{PRS}/6$	
0	1	1	$88/f_{PRS}$	$22.0\ \mu\text{s}$	$11.0\ \mu\text{s}$				$8.8\ \mu\text{s}$	$4.4\ \mu\text{s}$	$f_{PRS}/4$	
1	0	0	$66/f_{PRS}$	$16.5\ \mu\text{s}$	$8.25\ \mu\text{s}$				$6.6\ \mu\text{s}$	禁止设置	$f_{PRS}/3$	
1	0	1	$44/f_{PRS}$	$11.0\ \mu\text{s}$	$5.5\ \mu\text{s}$				$4.4\ \mu\text{s}$		$f_{PRS}/2$	
1	1	0	$33/f_{PRS}$	$8.25\ \mu\text{s}$	禁止设置				$f_{PRS}/1.5$			
1	1	1	$22/f_{PRS}$	$5.5\ \mu\text{s}$	禁止设置				f_{PRS}			
其它					禁止设置							

- 注意事项
1. 将 FR2 至 FR0、LV1 和 LV0 重写为除相同数据之外的值时，预先停止一次 A/D 转换 ($ADCS = 0$)。
 2. 以上的转换时间不包括时钟频率误差。选择转换时间时要考虑到时钟频率误差。

备注 f_{PRS} : 外设硬件时钟频率

图 11-4. A/D 转换器采样和 A/D 转换时序



注 有关等待周期的详情，请参见 第三十一章 等待的注意事项。

(2) 10 位 A/D 转换结果寄存器 (ADCR)

该寄存器是一个存储 A/D 转换结果的 16 位寄存器。高 6 位固定为 0。每次 A/D 转换结束，将从逐次近似寄存器中加载转换结果。


转换结果的高 2 位存储在 FF09H；而转换结果的低 8 位存储在 FF08H。

ADCR 可用 16 位存储操作指令设置。

产生的复位信号将该寄存器清除为 0000H。

图 11-5. 10 位 A/D 转换结果寄存器 (ADCR) 的格式

地址: FF08H, FF09H 复位后: 0000H R



注意事项 1. 写入 A/D 转换器模式寄存器 0 (ADM0)、模拟输入通道指定寄存器 (ADS) 和 A/D 端口配置寄存器 0, 1 (ADPC0, ADPC1) 时, ADCR 的内容可能会不确定。在写入 ADM0、ADS、ADPC0 和 ADPC1 之前, 读取转换完成后的转换结果。使用除以上时序外的时序可能会导致读取错误的转换结果。

2. 如果从 ADCR 读取数据, 则产生一个等待周期。当外设硬件时钟 (fPRS) 停止时, 不要从 ADCR 读取数据。有关详情, 请参见 第三十一章 等待的注意事项。

(3) 8 位 A/D 转换结果寄存器 L (ADCRL)


该寄存器是存储 A/D 转换结果的 8 位寄存器。 存储 10 位分辨率的低 8 位。

ADCRL 可用 8 位存储操作指令读取。

产生复位信号将该寄存器清除为 00H。

图 11-6. 8 位 A/D 转换结果寄存器 L (ADCRL) 的格式

地址: FF08H 复位后: 00H R



注意事项 1. 写入 A/D 转换器模式寄存器 0 (ADM0)、模拟输入通道指定寄存器 (ADS) 和 A/D 端口配置寄存器 0, 1 (ADPC0, ADPC1) 时, ADCR 的内容可能会不确定。 在写入 ADM0、ADS、ADPC0 和 ADPC1 之前, 读取转换完成后的转换结果。 使用除以上时序外的时序可能会导致读取错误的转换结果。

2. 如果从 ADCRL 读取数据, 则产生一个等待周期。 当外设硬件时钟 (fPRS) 停止时, 不要从 ADCRL 读取数据。 有关详情, 请参见 第三十一章 等待的注意事项。

(4) 8 位 A/D 转换结果寄存器 (ADCRH)


该寄存器是存储 A/D 转换结果的 8 位寄存器。 存储 10 位分辨率的高 8 位。

ADCRH 可用 8 位存储操作指令读取。

产生复位信号将该寄存器清除为 00H。

图 11-7. 8 位 A/D 转换结果寄存器 (ADCRH) 的格式

地址: FF0DH 复位后: 00H R



注意事项 1. 写入 A/D 转换器模式寄存器 0 (ADM0)、模拟输入通道指定寄存器 (ADS) 和 A/D 端口配置寄存器 0, 1 (ADPC0, ADPC1) 时, ADCR 的内容可能会不确定。 在写入 ADM0、ADS、ADPC0 和 ADPC1 之前, 读取转换完成后的转换结果。 使用除以上时序外的时序可能会导致读取错误的转换结果。

2. 如果从 ADCRH 读取数据, 则产生一个等待周期。 当外设硬件时钟 (fPRS) 停止时, 不要从 ADCRH 读取数据。 有关详情, 请参见 第三十一章 等待的注意事项。

(5) 用于 TMXn 同步的 10 位 A/D 转换结果寄存器 (ADCRXn)

该寄存器为 16 位寄存器，它在以作为触发的 16 位定时器 Xn 的输出开始 A/D 转换时保持 A/D 转换的结果。高 6 位固定为 0。每次 A/D 转换结束，将从逐次近似寄存器中加载转换结果。

如果通过作为触发的 16 位定时器 X0 的输出进行 A/D 转换，则转换结果的高 2 位存储在 ADCRX0 的 FF17H 中，而低 8 位存储在 ADCRX0 的 FF16H 中。

如果通过作为触发的 16 位定时器 Xn 的输出进行 A/D 转换，则转换结果的高 2 位存储在 ADCRX1 的 FF19H 中，而低 8 位存储在 ADCRX1 的 FF18H 中。

ADCRXn 可用 16 位存储操作指令读取。

产生的复位信号将该寄存器清除为 0000H。

图 11-8. 用于 TMXn 同步的 10 位 A/D 转换结果寄存器 (ADCRXn) 的格式



注意事项 1. 写入 A/D 转换器模式寄存器 0 (ADM0)、模拟输入通道指定寄存器 (ADS) 和 A/D 端口配置寄存器 0, 1 (ADPC0, ADPC1) 时, ADCR 的内容可能会不确定。在写入 ADM0、ADS、ADPC0 和 ADPC1 之前, 读取转换完成后的转换结果。使用除以上时序外的时序可能会导致读取错误的转换结果。

2. 如果从 ADCRXn 读取数据, 则产生一个等待周期。当外设硬件时钟 (fPRS) 停止时, 不要从 ADCRXn 读取数据。有关详情, 请参见第三十一章 等待的注意事项。

备注 n = 0, 1

(6) 用于 TMXn 同步的 8 位 A/D 转换结果寄存器 L (ADCRXnL) 的格式

该寄存器为 8 位寄存器，它在以作为触发的 16 位定时器 Xn 的输出开始 A/D 转换时保持 A/D 转换的结果。


如果通过作为触发的 16 位定时器 X0 的输出进行 A/D 转换，则将 10 位分辨率的低 8 位存储到 ADCRX0L；如果通过作为触发的 16 位定时器 Xn 的输出进行 A/D 转换，则将 10 位分辨率的低 8 位存储到 ADCRX1L。

ADCRXnL 可用 8 位存储操作指令读取。

产生复位信号将该寄存器清除为 00H。

图 11-9. 用于 TMXn 同步的 8 位 A/D 转换结果寄存器 L (ADCRXnL) 的格式

地址: FF16H (ADCRX0L), FF18H (ADCRX1L) 复位后: 00H R



- 注意事项**
1. 写入 A/D 转换器模式寄存器 0 (ADM0)、模拟输入通道指定寄存器 (ADS) 和 A/D 端口配置寄存器 0, 1 (ADPC0, ADPC1) 时, ADCRXnL 的内容可能会不确定。在写入 ADM0、ADS、ADPC0 和 ADPC1 之前, 读取转换完成后的转换结果。使用除以上时序外的时序可能会导致读取错误的转换结果。
 2. 如果从 ADCRXnL 读取数据, 则产生一个等待周期。当外设硬件时钟 (fPRS) 停止时, 不要从 ADCRXnL 读取数据。有关详情, 请参见第三十一章 等待的注意事项。

备注 n = 0, 1

(7) 模拟输入通道指定寄存器 (ADS)

该寄存器指定将进行 A/D 转换的模拟电压的输入通道, 并设定 A/D 转换的开始方式。
 可通过 1 位或 8 位的存储操作指令设置 ADS。
 产生复位信号将该寄存器清除为 00H。


备注 A/D 转换器的模拟输入引脚根据产品的不同而异。

- 78K0/IY2: ANI0, ANI1, ANI3 至 ANI5
- 78K0/IA2: ANI0 至 ANI5
- 78K0/IB2: ANI0 至 ANI8

图 11-10. 模拟输入通道指定寄存器 (ADS) 的格式 (1/2)

(1) 78K0/IY2, 78K0/IA2

地址: FF0EH 复位后: 00H R/W



(2) 78K0/IB2

地址: FF0EH 复位后: 00H R/W




图 11-10. 模拟输入通道指定寄存器 (ADS) 的格式 (2/2)

V12SEL	ADOAS	ADS3	ADS2	ADS1	ADS0	模拟输入通道	输入源
0	0	0	0	0	0	ANI0	P20/ANI0 引脚
0	0	0	0	0	1	ANI1	P21/ANI1 引脚
0	0	0	0	1	0	ANI2 ^{注 1}	P22/ANI2 引脚 ^{注 1}
0	0	0	0	1	1	ANI3	P23/ANI3 引脚
0	0	0	1	0	0	ANI4	P24/ANI4 引脚
0	0	0	1	0	1	ANI5	P25/ANI5 引脚
0	0	0	1	1	0	ANI6 ^{注 2}	P26/ANI6 引脚 ^{注 2}
0	0	0	1	1	1	ANI7 ^{注 2}	P27/ANI7 引脚 ^{注 2}
0	0	1	0	0	0	ANI8 ^{注 2}	P70/ANI8 引脚 ^{注 2}
0	1	×	×	×	×	PGA 输出 ^{注 3}	PGA 输出信号 ^{注 3}
1	×	×	×	×	×	内部电压 (1.2 V)	
其它						禁止设置	

ADTRG1	ADTRG0	A/D 转换启动方式选择 ^{注 4}
0	0	正常启动 (软件触发模式)
0	1	TMX0 同步 (由 TMX0 的 A/D 转换触发信号设定的定时器触发模式)
1	0	TMX1 同步 (由 TMX1 的 A/D 转换触发信号设定的定时器触发模式)
1	1	禁止设置

- 注
1. 在 78K0/IA2 和 78K0/IB2 中允许设置。
 2. 在 78K0/IB2 中允许设置。
 3. 在具有运算放大器的产品中允许设置。
 4. 应在停止 A/D 转换操作 (清除 (0) ADCS) 之后再行 A/D 转换开始模式的转换。

- 注意事项
1. 在输入模式下, 使用端口模式寄存器 2 和 7 (PM2、PM7) 为 A/D 转换设置一个通道。
 2. 当选择 PGA 输出信号作为模拟输入时, 在 PGA 操作设置后再设置 ADS。当现在运算放大器的输出信号作为模拟输入时 (请参见第十二章 运算放大器), 应在单次 AMP 操作设置后设置 ADS。
 3. A/D 转换操作停止 (ADCS = 0) 期间, 要选择内部电压 (1.2V) 作为模拟输入, 将 V12SEL 位设为 1 之后至少应该经过 2 μs 再将 ADCS 位设为 1。
 4. 如果数据写入 ADS, 则产生一个等待周期。当外设硬件时钟 (fPRS) 停止时, 不要向 ADS 写入数据。有关详情, 请参见第三十一章 等待的注意事项。

(8) A/D 端口配置寄存器 0, 1 (ADPC0, ADPC1)

ADPC0 将 P20/AMP-/ANI0 至 P27/ANI7 引脚转换为数字 I/O 或端口的模拟输入。ADPC0 的每一位对应端口 2 的一个引脚，而且可以按位设定。

ADPC1 将 ANI8/P70 引脚转换为数字 I/O 或端口的模拟输入。ADPC1 的每一位对应端口 1 中 P70 的一个引脚，而且可以按位设定。

这些寄存器可由 1 位或 8 位存储器操作指令设置。

产生复位信号将 ADPC0 和 ADPC1 清除为 00H。

备注 A/D 转换器的模拟输入引脚根据产品的不同而异。

- 78K0/IY2: ANI0, ANI1, ANI3 至 ANI5
- 78K0/IA2: ANI0 至 ANI5
- 78K0/IB2: ANI0 至 ANI8

图 11-11. A/D 端口配置寄存器 0 (ADPC0) 的格式

(1) 78K0/IY2

地址: FF2EH 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
ADPC0	0	0	ADPCS5	ADPCS4	ADPCS3	0	ADPCS1	ADPCS0

(2) 78K0/IA2

地址: FF2EH 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
ADPC0	0	0	ADPCS5	ADPCS4	ADPCS3	ADPCS2	ADPCS1	ADPCS0

(3) 78K0/IB2

地址: FF2EH 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
ADPC0	ADPCS7	ADPCS6	ADPCS5	ADPCS4	ADPCS3	ADPCS2	ADPCS1	ADPCS0

ADPCS _n	数字 I/O 或模拟输入选择 (n = 0 至 7)
0	模拟输入
1	数字 I/O

- 注意事项**
1. 通过端口模式寄存器 2 (PM2) 将设为模拟输入的引脚设定为输入模式。
 2. 如果数据写入 ADPC0, 则产生一个等待周期。当外设硬件时钟停止时, 不要向 ADPC0 写入数据。有关详情, 请参见 第三十一章 等待的注意事项。

图 11-12. A/D 端口配置寄存器 1 (ADPC1) 的格式 (仅限于 78K0/IB2)

地址: FF2FH 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
ADPC1	0	0	0	0	0	0	0	ADPC8

ADPCS8	数字 I/O 或模拟输入选择
0	模拟输入
1	数字 I/O

- 注意事项**
1. 通过端口模式寄存器 7 (PM7) 将设为模拟输入的引脚设定为输入模式。
 2. 如果数据写入 ADPC1, 则产生一个等待周期。 当外设硬件时钟停止时, 不要向 ADPC1 写入数据。有关详情, 请参见 第三十一章 等待的注意事项。

(9) 端口模式寄存器 2, 7 (PM2, PM7)

当使用 ANI0/AMP-/P20 至 ANI7/P27 以及 ANI8/P70 引脚作为模拟输入端口时, 将 PM20 至 PM27 和 PM70 设为 1。 此时, P20 至 P27 和 P870 的输出锁存可能为 0 或 1。

如果将 PM20 至 PM27 和 PM70 置为 0, 则不能将其用作模拟输入端口引脚。

可通过 1 位或 8 位的存储操作指令设置 PM2 和 PM7。

产生的复位信号将该寄存器设置为 FFH。

备注 A/D 转换器的模拟输入引脚根据产品的不同而异。

- 78K0/IY2: ANI0, ANI1, ANI3 至 ANI5
- 78K0/IA2: ANI0 至 ANI5
- 78K0/IB2: ANI0 至 ANI8

图 11-13. 端口模式寄存器 2 (PM2) 的格式

(1) 78K0/IY2

地址: FF22H 复位后: FFH R/W

符号	7	6	5	4	3	2	1	0
PM2	1	1	PM25	PM24	PM23	PM22	0	PM20

注意事项 务必将 PM2 的位 1, 6 和 7 设为 1。

(2) 78K0/IA2

地址: FF22H 复位后: FFH R/W

符号	7	6	5	4	3	2	1	0
PM2	1	1	PM25	PM24	PM23	PM22	PM21	PM20

注意事项 务必将 PM2 的位 6 和 7 设为 1。

(3) 78K0/IB2

地址: FF22H 复位后: FFH R/W

符号	7	6	5	4	3	2	1	0
PM2	PM27	PM26	PM25	PM24	PM23	PM22	PM21	PM20

PM2n	P2n 引脚 I/O 模式选择 (n = 0 至 7)
0	输出模式 (输出缓存开启)
1	输入模式 (输出缓存关闭)

图 11-14. 端口模式寄存器 7 (PM7) 的格式 (仅限于 78K0/IB2)

地址: FF27H 复位后: FFH R/W

符号	7	6	5	4	3	2	1	0
PM7	1	1	1	1	1	1	1	PM70

PM70	P70 引脚 I/O 模式选择
0	输出模式 (输出缓存开启)
1	输入模式 (输出缓存关闭)

使用 P20/AMP-/ANI0 至 P27/ANI7 和 P70/ANI8 时，根据将要使用的引脚功能对寄存器进行设置（请参见表 11-3 至 11-8）。

表 11-3. 设置 P20/ANI0/AMP-, P22/ANI2/AMP+ 引脚的功能

ADPC0 寄存器	PM2 寄存器	OPAMP0E 位 ^注	ADS寄存器 (n = 0, 2)	P20/ANI0/AMP-, P22/ANI2/AMP+ 引脚
数字I/O 选择	输入模式	-	选择ANIn。	禁止设置
			不选择ANIn。	数字输入
	输出模式	-	选择ANIn。	禁止设置
			不选择ANIn。	数字输出
模拟输入选择	输入模式	0	选择ANIn。	模拟输入（待转换为数字信号）
			不选择ANIn。	模拟输入（将不转换为数字信号）
		1	选择ANIn。	模拟输入（待转换为数字信号），运算放大器输入
			不选择ANIn。	运算放大器输入
	输出模式	-	-	禁止设置

注 仅限于 78K0/IA2, 78K0/IB2

备注 ADPC0: A/D 端口配置寄存器 0
 PM2: 端口模式寄存器 2
 OPAMP0E: 运算放大器 0 控制寄存器（AMP0M）的位 7
 ADS: 模拟输入通道指定寄存器

表 11-4. 设置 P21/ANI1/AMPOUT/PGAIN 引脚的功能

ADPC0 寄存器	PM2 寄存器	OPAMP0E 位 ^注	PGAEN 位	ADS 寄存器	P21/ANI1/AMPOUT/PGAIN 引脚
数字 I/O 选择	输入模式	0	-	选择ANI1。	禁止设置
				不选择ANI1。	数字输入
		1	-	-	禁止设置
	输出模式	0	-	选择ANI1。	禁止设置
				不选择ANI1。	数字输出
		1	-	-	禁止设置
模拟输入选择	输入模式	0	0	选择ANI1。	模拟输入（待转换为数字信号）
				不选择 ANI1.	模拟输入（将不转换为数字信号）
		0	1	选择PGA输出	PGA输入（待转换为数字信号）
				不选择PGA 输出.	PGA 输入（将不转换为数字信号）
		1	0	选择ANI1.	运算放大器输出（待转换为数字信号）
				不选择 ANI1.	运算放大器输出（将不转换为数字信号）
		1	1	选择PGA输出	运算放大器输出和PGA输入（待转换为数字信号）
				选择ANI1.	运算放大器输出（待转换为数字信号）
				不选择PGA 输出.和 ANI1.	运算放大器输出（将不转换为数字信号）
		输出模式	-	-	-

注 仅限于 78K0/IA2, 78K0/IB2

备注 ADPC0: A/D 端口配置寄存器 0
 PM2: 端口模式寄存器 2
 OPAMP0E: 运算放大器 0 控制寄存器 (AMP0M) 的位 7
 PGAEN: AMP0M 的位 6
 ADS: 模拟输入通道指定寄存器

表 11-5. 设置 P23/ANI3/CMP2+, P24/ANI4/CMP0+, P25/ANI5/CMP1+ 引脚的功能

ADPC0 寄存器	PM2 寄存器	CMPmEN 位 (m = 0 至 2)	ADS 寄存器 (n = 3 至 5)	P23/ANI3/CMP2+, P24/ANI4/CMP0+, P25/ANI5/CMP1+ 引脚
数字 I/O 选择	输入模式	-	选择 ANIn。	禁止设置
			不选择 ANIn。	数字输入
	输出模式	-	选择 ANIn。	禁止设置
			不选择 ANIn。	数字输出
模拟输入选择	输入模式	0	选择 ANIn。	模拟输入（待转换为数字信号）
			不选择 ANIn。	模拟输入（将不转换为数字信号）
		1	选择 ANIn。	模拟输入（待转换为数字信号），并比较器输入
			不选择 ANIn。	比较器输入
	输出模式	-	-	禁止设置

备注 ADPC0: A/D 端口配置寄存器 0
 PM2: 端口模式寄存器 2
 CMPmEN: 比较器 m 控制寄存器 (CmCTL) 的位 7
 ADS: 模拟输入通道指定寄存器

表 11-6. P26/ANI6/CMPCOM 引脚的设置功能

ADPC0 寄存器	PM2 寄存器	CmMODSEL1 位 (m = 0 至 2)	CmMODSEL0 位 (m = 0 至 2)	ADS 寄存器	P26/ANI6/CMPCOM 引脚
数字 I/O 选择	输入模式	-		选择 ANI6。	禁止设置
				不选择 ANI6。	数字输入
	输出模式	-		选择 ANI6。	禁止设置
				不选择 ANI6。	数字输出
模拟输入选择	输入模式	CmMODSEL1 = 0 或 CmMODSEL0 = 0		选择 ANI6。	模拟输入（待转换为数字信号）
				不选择 ANI6。	模拟输入（将不转换为数字信号）
		CmMODSEL1 = 1, 和 CmMODSEL0 = 1		选择 ANI6。	模拟输入（待转换为数字信号），比较器通用输入
				不选择 ANI6。	比较器通用输入
	输出模式	-		-	禁止设置

备注 ADPC0: A/D 端口模式寄存器 0
 PM2: 端口模式寄存器 2
 CmMODSEL1, CmMODSEL0: 比较器 m 控制寄存器 (CmCTL) 的位 4 和 3
 ADS: 模拟输入通道指定寄存器

表 11-7. 设置 P27/ANI7 引脚的功能

ADPC0 寄存器	PM2 寄存器	ADS 寄存器	P27/ANI7 引脚
数字I/O选择	输入模式	选择ANI7。	禁止设置
		不选择ANI7。	数字输入
	输出模式	选择ANI7。	禁止设置
		不选择ANI7。	数字输出
模拟输入选择	输入模式	选择ANI7。	模拟输入（待转换为数字信号）
		不选择ANI7。	模拟输入（将不转换为数字信号）
	输出模式	—	禁止设置

备注 ADPC0: A/D 端口配置寄存器 0
 PM2: 端口模式寄存器 2
 ADS: 模拟输入通道指定寄存器

表 11-8. 设置 P70/ANI8 引脚的功能

ADPC1 寄存器	PM7 寄存器	ADS 寄存器	P70/ANI8 引脚
数字I/O选择	输入模式	选择ANI8。	禁止设置
		不选择ANI8。	数字输入
	输出模式	选择ANI8。	禁止设置
		不选择ANI8。	数字输出
模拟输入选择	输入模式	选择ANI8。	模拟输入（待转换为数字信号）
		不选择ANI8。	模拟输入（将不转换为数字信号）
	输出模式	—	禁止设置

备注 ADPC1: A/D 端口配置寄存器 1
 PM7: 端口模式寄存器 7
 ADS: 模拟输入通道指定寄存器

11.4 A/D转换器的操作


11.4.1 A/D转换器的基本操作（软件触发模式）

- <1> 通过 A/D 转换器模式寄存器 0（ADM0）的位 5 至 1（FR2 至 FR0、LV1 和 LV0）来设置 A/D 转换时间和操作模式。
- <2> 设置 ADM0 的位 0（ADCE）为 1，以启动 A/D 电压比较器的操作。
- <3> 使用 A/D 端口配置寄存器 0 和 1（ADPC0, ADPC1）将 A/D 转换的通道设置为模拟输入，使用端口模式寄存器 2 和 7（PM2 和 PM7）将其设置为输入模式。
- <4> 设置 PGA 操作以设置 PGA 的输出；设置单次 Amp 操作以设置模拟输入的运算放大器的输出。（请参见 第十二章 运算放大器）。
- <5> 通过模拟输入通道指定寄存器（ADS）为选择 A/D 转换选择一个通道。
- <6> 通过将 ADM0 的位 7（ADCS）置为 1 启动转换操作。
(<7> 至 <14>为通过硬件执行的操作。)
- <7> 由采样&保持电路对输入到所选模拟输入通道的电压进行采样。
- <8> 采样已完成一定时间时，在保持状态中放置采样&保持电路并保持所采样的电压直到 A/D 转换操作结束。
- <9> 设置逐次逼近寄存器（SAR）的位 9。比较电压发生器输出(1/2) AV_{REF} 电压。
- <10> 比较电压发生器的输出电压和采样电压之间的电压差由电压比较器进行比较。如果模拟输入电压大于(1/2) AV_{REF}，SAR 寄存器的 MSB 仍然为 1。如果模拟输入电压小于(1/2) AV_{REF}，MSB 复位为 0。
- <11> 接下来，SAR 的位 8 自动置为 1，且操作进入到下一次比较。如下所示，根据位 9 的预置值，选择比较电压发生器的输出电压。
 - 位 9 = 1: (3/4) AV_{REF}
 - 位 9 = 0: (1/4) AV_{REF}
 将比较电压发生器的输出电压和采样电压进行比较，并如下操作 SAR 的位 8。
 - 模拟输入电压 ≥ 比较电压发生器的输出电压： 位 8 = 1
 - 模拟输入电压 < 比较电压发生器的输出电压： 位 8 = 0
- <12> 用这种方式继续比较直到 SAR 的位 0。
- <13> 完成 10 的比较时，有效的数字结果值保持在 SAR 中，并将结果值传送至 A/D 转换结果寄存器（ADCR、ADCRH、ADCRL），之后结果值被锁存。
同时，还产生 A/D 转换结束中断请求（INTAD）。
- <14> 重复步骤<7> 至<13>，直到 ADCS 位被清为 0。
要停止 A/D 转换器，需将 ADCS 清除为 0。
要从 ADCE = 1 的状态重写开始 A/D 转换，需从<7>开始。ADCE = 0 时，要重新开始 A/D 转换，需将 ADCE 置为 1，等待 1 μs 或者更长时间，然后开始<6>。要改变 A/D 转换的通道，需从<5>开始。

- 注意事项**
1. 确保<2>至<6>的周期为 $1\ \mu\text{s}$ 或更长。
 2. 如果<2>的时序比<5>的时序早，则随时可进行步骤<2>。
 3. 当从软件触发模式转换为定时器触发模式时，应在停止 A/D 转换操作（清除（0）ADCS）之后再改变操作模式和输入通道。
 4. A/D 转换操作停止（ADCS = 0）期间，要选择内部电压（1.2V）作为模拟输入，将 V12SEL 位设为 1 之后至少应该经过 $10\ \mu\text{s}$ 再将 ADCS 位设为 1。

- 备注** A/D 转换结果寄存器的三种类型可用。
- ADCR（16 位）： 存储 10 位 A/D 转换值
 - ADCRH（8 位）： 存储 A/D 转换值的高 8 位
 - ADCRL（8 位）： 存储 A/D 转换值的低 8 位

图 11-15. A/D 转换器的基本操作（软件触发模式）



继续执行 A/D 转换操作直到 A/D 转换器模式寄存器（ADM0）的位 7（ADCS）通过软件复位（0）。

如果在 A/D 转换操作期间对模拟输入通道指定寄存器（ADS）执行写操作，则对转换操作进行初始化，如果设置 ADCS 位（1），则转换再次从头开始。

产生复位信号将 A/D 转换结果寄存器（ADCR、ADCRH、ADCRL）清除为 0000H 或 00H。

11.4.2 A/D转换器的基本操作（定时器触发模式）


- <1> 通过 A/D 转换器模式寄存器 0（ADM0）的位 5 至 1（FR2 至 FR0、LV1 和 LV0）来设置 A/D 转换时间和操作模式。
- <2> 设置 ADM0 的位 0（ADCE）为 1，以启动 A/D 电压比较器的操作。
- <3> 使用 A/D 端口配置寄存器 0 和 1（ADPC0，ADPC1）将 A/D 转换的通道设置为模拟输入，使用端口模式寄存器 2 和 7（PM2，PM7）将其设置为输入模式。
- <4> 设置 PGA 操作以设置 PGA 的输出；设置单次 Amp 操作以设置模拟输入的运算放大器的输出。（请参见 第十二章 运算放大器）。
- <5> 通过模拟输入通道指定寄存器（ADS）的位 4 和 5（ADTRG0，ADTRG1）选择 TMX0 同步还是 TMX1 同步。
- <6> 通过模拟输入通道指定寄存器（ADS）为选择 A/D 转换选择一个通道。
- <7> 通过 ADM0 的位 7（ADCS）设置定时器触发 等待状态。
（<8> 至 <16>为通过硬件执行的操作。）
- <8> 检测到触发信号（TMX0 或 TMX1 输出）时，开始转换操作。
- <9> 由采样&保持电路对输入到所选模拟输入通道的电压进行采样。
- <10> 采样已完成一定时间时，在保持状态中放置采样&保持电路并保持所采样的电压直到 A/D 转换操作结束。
- <11> 设置逐次逼近寄存器（SAR）的位 9。比较电压发生器输出(1/2) AV_{REF} 电压。
- <12> 比较电压发生器的输出电压和采样电压之间的电压差由电压比较器进行比较。如果模拟输入电压大于(1/2) AV_{REF} ，SAR 寄存器的 MSB 仍然为 1。如果模拟输入电压小于(1/2) AV_{REF} ，MSB 复位为 0。
- <13> 接下来，SAR 的位 8 自动设置为 1，且操作进入到下一次比较。如下所示，根据位 9 的预置值，选择比较电压发生器的输出电压。
 - 位 9 = 1: (3/4) AV_{REF}
 - 位 9 = 0: (1/4) AV_{REF}
 将比较电压发生器的输出电压和采样电压进行比较，并如下操作 SAR 的位 8。
 - 模拟输入电压 \geq 比较电压发生器的输出电压：位 8 = 1
 - 模拟输入电压 $<$ 比较电压发生器的输出电压：位 8 = 0
- <14> 用这种方式继续比较直到 SAR 的位 0。
- <15> 完成 10 的比较时，有效的数字结果值保持在 SAR 中，并将结果值传送至 A/D 转换结果寄存器（TMX0 同步：ADCRX0，ADCRX0L；TMX1 同步：ADCRX1，ADCRX1L），之后结果值被锁存。
同时，还产生 A/D 转换结束中断请求信号（INTAD）。
- <16> 重复步骤<9> 至<15>，直到 ADCS 位被清为 0。
要停止 A/D 转换器，需将 ADCS 清除为 0。
要从 ADCE = 1 的状态重写开始 A/D 转换，需从<7>开始。ADCE = 0 时，要重新开始 A/D 转换，需将 ADCE 置为 1，等待 1 μ s 或者更长时间，然后开始<7>。要改变 A/D 转换的通道，需从<6>开始。

- 注意事项
1. 确保<2>至<7>的周期至为 1 μs 或更长。
 2. 如果<2>的时序比<6>的时序早，则随时可进行步骤<2>。
 3. 当从定时器触发模式转换为软件触发模式时，应在停止 A/D 转换操作（清除（0）ADCS）之后再改变操作模式和输入通道。
 4. A/D 转换操作停止（ADCS = 0）期间，要选择内部电压（1.2V）作为模拟输入，将 V12SEL 位设为 1 之后至少应该经过 10 μs 再将 ADCS 位设为 1。

备注 A/D 转换结果寄存器的两种类型可用。

- ADCRXn（16 位）： 存储 10 位 A/D 转换值
- ADCRXnL（8 位）： 存储 A/D 转换值的低 8 位

图 11-16. A/D 转换器的基本操作（定时器触发模式）



继续执行 A/D 转换操作直到 A/D 转换器模式寄存器 0（ADM0）的位 7（ADCS）通过软件复位（0）。

如果在 A/D 操作期间执行模拟输入通道指定寄存器（ADS）的写入操作，则转换操作将被初始化。如果 ADCS 位置位（1），则在检测到 TMXn 信号之后从头开始转换。

产生复位信号将 A/D 转换结果寄存器（ADCRXn、ADCRXnL）清除为 0000H 或 00H。

备注 n = 0, 1

11.4.3 输入电压和转换结果

下列表达式给出了输入至模拟输入引脚（ANI0 至 ANI8）的模拟输入电压和理论上的 A/D 转换结果（存储于 10 位 A/D 转换结果寄存器（ADCR）中）之间的关系。

$$\text{ADCR} = \text{INT} \left(\frac{V_{\text{AIN}}}{AV_{\text{REF}}} \times 1024 + 0.5 \right)$$

或

$$(\text{ADCR} - 0.5) \times \frac{AV_{\text{REF}}}{1024} \leq V_{\text{AIN}} < (\text{ADCR} + 0.5) \times \frac{AV_{\text{REF}}}{1024}$$

其中，INT(): 返回圆括号内值的整数部分

V_{AIN} : 模拟输入电压

AV_{REF} : AV_{REF} 引脚电压


ADCR: 10 位 A/D 转换结果寄存器（ADCR）的值

备注 A/D 转换器的模拟输入引脚根据产品的不同而异。

- 78K0/IY2: ANI0, ANI1, ANI3 至 ANI5
- 78K0/IA2: ANI0 至 ANI5
- 78K0/IB2: ANI0 至 ANI8

图 11-17 显示了模拟输入电压和 A/D 转换结果之间的关系。

图 11-17. 模拟输入电压和 A/D 转换结果的关系



11.4.4 A/D转换器触发模式选择

可使用设置 A/D 转换开始触发时序的两种触发模式。这些触发模式由模拟输入通道指定寄存器 (ADS) 设定。

- 软件触发模式
- 定时器触发模式

(1) 软件触发模式

如果通过设置 ADTRG0 和 ADTRG1 位设置正常启动, 则通过设置 ADCS = 1 启动 ADS 所选择的模拟输入通道的 A/D 转换。

A/D 转换结束之后, 不断地重复进行 A/D 转换, 直到设置 ADCS = 0 为止。

(2) 定时器触发模式

如果通过设置 ADTRG0 和 ADTRG1 位设置 TMXn 同步, 则将在设置 ADCS = 1 后检测到 TMXn 的 A/D 触发信号时启动模拟输入通道指定寄存器 (ADS) 所选择的模拟输入通道的 A/D 转换。

A/D 转换结束之后, 检测到 TMXn 的 A/D 触发信号后不断地重复进行 A/D 转换, 直到设置 ADCS = 0 为止。

注意事项 1. 应在停止 A/D 转换操作 (清除 (0) ADCS) 之后再行 A/D 触发模式的转换。

2. A/D 转换操作停止 (ADCS = 0) 期间, 要选择内部电压 (1.2V) 作为模拟输入, 将 V12SEL 位设为 1 之后至少应该经过 10 μ s 再将 ADCS 位设为 1。

备注 n = 0, 1

11.4.5 A/D转换器操作模式

通过模拟输入通道指定寄存器 (ADS) 选择一个模拟输入的通道, 并执行 A/D 转换。

(1) A/D 转换操作

执行应用于模拟输入通道指定寄存器 (ADS) 所指定的模拟输入引脚的电压的 A/D 转换操作。

A/D 转换完成时, A/D 转换结果存储在 A/D 转换结果寄存器中, 并生成中断请求信号 (INTAD)。当一次 A/D 转换已完成时, 立即开始下一次 A/D 转换操作。


如果在 A/D 转换期间重写 ADS, 则会停止执行中的 A/D 转换操作, 并从头重新开始。

如果在 A/D 转换期间将 0 写入 ADCS, 则立即停止 A/D 转换。同时, 保持前一刻的转换结果。

备注 A/D 转换器的模拟输入引脚根据产品的不同而异。

- 78K0/IY2: ANI0, ANI1, ANI3 至 ANI5
- 78K0/IA2: ANI0 至 ANI5
- 78K0/IB2: ANI0 至 ANI8

图 11-18. A/D 转换操作



- 注**
1. 软件触发模式：通过设置 (1) ADCS 启动 A/D 转换。
 定时器触发模式：ADCS 置位 (1) 之后检测到定时器触发信号 (TMX0 或 TMX1 输出) 时开始 A/D 转换。
 2. 软件触发模式：ADCR、ADCRH、ADCRL 寄存器
 定时器触发模式：ADCRX0、ADCRX0L 寄存器 (TMX0 同步)
 ADCRX1、ADCRX1L 寄存器 (TMX1 同步)

- 备注**
1. n = 0 至 8 (取决于产品)
 2. m = 0 至 8 (取决于产品)

设置方法如下所示。

• 软件触发模式

- <1> 通过 A/D 转换器模式寄存器 0 (ADM0) 的位 5 至 1 (FR2 至 FR0、LV1 和 LV0) 来设置 A/D 转换时间和操作模式。
- <2> 将 ADM0 的位 0 (ADCE) 设为 1。
- <3> 通过 A/D 端口配置寄存器 0 和 1 (ADPC0, ADPC1) 以及端口模式寄存器 2 和 7 (PM2, PM7) 设置将用于模拟输入的通道。
- <4> 设置 PGA 操作以设置 PGA 的输出; 设置单次 Amp 操作以设置模拟输入的运算放大器的输出。(请参见第十二章 运算放大器)。
- <5> 通过模拟输入通道指定寄存器 (ADS) 选择将要使用的通道。
- <6> 将 ADM0 的位 7 (ADCS) 置为 1, 以启动 A/D 转换。
- <7> 每次 A/D 转换完成后, 都会产生一个中断请求信号 (INTAD)。
- <8> 将 A/D 转换数据传输到 A/D 转换结果寄存器 (ADCR、ADCRH、ADCRL)。

<改变通道>

- <9> 将中断屏蔽标志寄存器 1L (MK1L) 的位 0 (ADMK) 设为 1^注。
- <10> 通过 ADS 改变通道来启动 A/D 转换。
- <11> 将中断请求标志寄存器 1L (IF1L) 的位 0 (ADIF) 清除为 0。
- <12> 将 ADMK 清除为 0^注。
- <13> 每次 A/D 转换完成后, 都会产生一个中断请求信号 (INTAD)。
- <14> 将 A/D 转换数据传输到 A/D 转换结果寄存器 (ADCR、ADCRH、ADCRL)。

<完成 A/D 转换>

- <15> 将 ADCS 清除为 0。
- <16> 将 ADCE 清除为 0。

注 仅当中断服务用于 A/D 转换时执行此操作。

注意事项 1. 确保<2>至<6>的周期为 1 μ s 或更长。

- 2. 如果<2>的时序比<5>的时序早, 则随时可进行步骤<2>。
- 3. <2>可被忽略。但是, 在这种情况下要忽略<6>之后第一次转换的数据。
- 4. <7>到<13>的周期与使用 ADM0 的位 5 至位 1 (FR2 至 FR0、LV1 和 LV0) 设置的转换时间不同。<10>至<13>的周期就是使用 FR2 至 FR0、LV1 和 LV0 设置的转换时间。
- 5. 当从软件触发模式转换为定时器触发模式时, 应在停止 A/D 转换操作 (清除 (0) ADCS) 之后再改变操作模式和输入通道。
- 6. A/D 转换操作停止 (ADCS = 0) 期间, 要选择内部电压 (1.2V) 作为模拟输入, 将 V12SEL 位设为 1 之后至少应该经过 10 μ s 再将 ADCS 位设为 1。

- 定时器触发模式

- <1> 通过 A/D 转换器模式寄存器 0 (ADM0) 的位 5 至 1 (FR2 至 FR0、LV1 和 LV0) 来设置 A/D 转换时间和操作模式。
- <2> 将 ADM0 的位 0 (ADCE) 设为 1。
- <3> 通过 A/D 端口配置寄存器 0 和 1 (ADPC0, ADPC1) 以及端口模式寄存器 2 和 7 (PM2, PM7) 设置将用于模拟输入的通道。
- <4> 设置 PGA 操作以设置 PGA 的输出; 设置单次 Amp 操作以设置模拟输入的运算放大器的输出。(请参见第十二章 运算放大器)。
- <5> 通过模拟输入通道指定寄存器 (ADS) 的位 4 和 5 (ADTRG0, ADTRG1) 选择 TMX0 同步还是 TMX1 同步。
- <6> 通过模拟输入通道指定寄存器 (ADS) 选择将要使用的通道。
- <7> 通过 ADM0 的位 7 (ADCS) 设置定时器触发等待状态。
- <8> 检测到触发信号 (TMX0 或 TMX1 输出) 时, 开始转换操作。
- <9> 每次 A/D 转换完成后, 都会产生一个中断请求信号 (INTAD)。
- <10> 将 A/D 转换数据传输到 A/D 转换结果寄存器 (ADCRXn、ADCRXnL)。

- <改变通道>

- <11> 将中断屏蔽标志寄存器 1L (MK1L) 的位 (ADMK) 设为 1^注。
- <12> 通过 ADS 改变通道来启动 A/D 转换。
- <13> 将中断请求标志寄存器 1L (IF1L) 的位 0 (ADIF) 清除为 0。
- <14> 将 ADMK 清除为 0^注。
- <15> 每次 A/D 转换完成后, 都会产生一个中断请求信号 (INTAD)。
- <16> 将 A/D 转换数据传输到 A/D 转换结果寄存器 (ADCRXn、ADCRHXnL)。

- <完成 A/D 转换>

- <17> 将 ADCS 清除为 0。
- <18> 将 ADCE 清除为 0。

注 仅当中断服务用于 A/D 转换时执行此操作。

注意事项 1. 确保<2>至<7>的周期至少为 1 μ s。

2. 如果<2>的时序比<6>的时序早, 则随时可进行步骤<2>。

3. <2>可被忽略。但是, 在这种情况下要忽略<8>后第一次转换的数据。

4. <9>到<15>的周期与使用 ADM0 的位 5 至位 1 (FR2 至 FR0、LV1 和 LV0) 设置的转换时间不同。 <12>至<15>的周期就是使用 FR2 至 FR0、LV1 和 LV0 设置的转换时间。

5. 当从定时器模式转换为软件触发模式时, 应在停止 A/D 转换操作 (清除 (0) ADCS) 之后再改变操作模式和输入通道。

6. A/D 转换操作停止 (ADCS = 0) 期间, 要选择内部电压 (1.2V) 作为模拟输入, 将 V12SEL 位设为 1 之后至少应该经过 10 μ s 再将 ADCS 位设为 1。

11.5 如何读取A/D转换参数表

此处，说明 A/D 转换器的专用术语。

(1) 分辨率

这是可以识别的最小模拟输入电压。也就是说，数字输出中每一位的模拟输入电压的百分比称为 1LSB（最低有效位）。满量程范围的 1 LSB 比率是由%FSR（满量程范围）表示的。

当分辨率为 10 位时，1LSB 表示如下。

$$\begin{aligned} 1\text{LSB} &= 1/2^{10} = 1/1024 \\ &= 0.098\%\text{FSR} \end{aligned}$$

精确度和分辨率无关，而是由总体的误差决定的。

(2) 总体误差

此项显示了实际测量值和理论值的最大误差值。

零标称误差、满量程误差、积分线形误差和差分线性误差的综合构成总体误差。

注意，在参数表的总体误差里没有包含量化误差。

(3) 量化误差

当模拟值转换为数字值时，会产生 $\pm 1/2\text{LSB}$ 的误差。A/D 转换器中，在 $\pm 1/2\text{LSB}$ 范围内的模拟输入电压转换成相同的数字编码，所以不可避免量化误差。

注意，量化误差不包括在参数表中的整体误差、零标称误差、满量程误差、微分线性误差和微分线性误差之中。

图 11-19. 总体误差





图 11-20. 量化误差



(4) 零标称误差

它表示数字输出从 0.....000 变为 0000.....001 时，模拟输入电压的实际测量值与理论值（1/2 LSB）之间的差别。

如果实际测量值大于理论值，则显示数字输出从 0.....001 变为 0.....010 时模拟输入电压的实际测量值和理论值（3/2LSB）之差。

(5) 满量程误差

当数字输出从 1.....110 变为 1.....111 时，它显示模拟输入电压的实际测量值和理论值（满量程 - 3/2LSB）的差别。

(6) 积分线性误差

积分线性误差说明了转换特征偏离理想线性关系的程度。它表示当零标称误差和满量程误差均为 0 时，实际测量值和理想直线之间的最大误差。

(7) 微分线性误差

当代码输出的理想宽度为 1 LSB 时，微分线性误差表示实际测量值与理想值间的差别。

图 11-21. 零标称误差




图 11-22. 满量程误差




图 11-23. 积分线性误差





图 11-24. 微分线性误差




(8) 转换时间

转换时间表示从采样产生开始直到获取数字输出时的时间。在特性表中，采样时间包括在转换时间内。

(9) 采样时间

采样时间是模拟开关为由采样&保持电路采样的模拟电压的开启时间。



11.6 A/D转换器的注意事项

(1) STOP 模式下的工作电流

要满足 STOP 模式的供电电流的 DC 特性，需在执行 STOP 指令之前将 A/D 转换器模式寄存器 0 (ADM0) 的位 7 (ADCS) 和位 0 (ADCE) 清除为 0。

要从待机状态重新开始，需将中断请求标志寄存器 1L (IF1L) 的位 0 (ADIF) 清除为 0，然后开始操作。

(2) ANI0 至 ANI8 的输入范围

观察 ANI0 至 ANI18 输入电压的额定范围。如果将等于或高于 AV_{REF} 和等于或低于 AV_{SS} 的电压（即使在绝对最大额定值的范围内）输入到一个模拟输入通道，则此通道的转换值变得不确定。此外，其它通道的转换值也可能受到影响。

(3) 操作冲突

<1> 转换结束时，通过指令写入 A/D 转换结果寄存器和读取 A/D 转换结果寄存器之间冲突。

优先读取 A/D 转换结果寄存器。读取操作之后，将新的转换结果写入 A/D 转换结果寄存器。

<2> 转换结束时，写入 A/D 转换结果寄存器和写入 A/D 转换器模式寄存器 0 (ADM0)、模拟输入通道指定寄存器 (ADS) 或 A/D 端口配置寄存器 0, 1 (ADPC0、ADPC1) 之间有冲突。

优先写入 ADM0、ADS、ADPC0 或 ADPC1。不执行 A/D 转换结果寄存器的写入，也不生成转换结束中断信号 (INTAD)。

(4) 噪声应对措施

要保持 10 位分辨率，必须注意输入至 AV_{REF} 引脚和引脚 ANI0 至 ANI18 的噪声。

<1> 通过一个低等效电阻和一个响应供电电源的适当频率连接一个电容。

<2> 模拟输入源的输出阻抗越高，噪声的影响越大。为了减小噪声，如图 11-25 中所建议的方式连接一个外部电容器。

<3> 转换期间不要在这些引脚和其它引脚之间进行转换。

<4> 如果在转换开始之后立即设置 HALT 模式，则会提高精确度。

备注


1. A/D 转换器的模拟输入引脚根据产品的不同而异。

- 78K0/IY2: ANI0, ANI1, ANI3 至 ANI5
- 78K0/IA2: ANI0 至 ANI5
- 78K0/IB2: ANI0 至 ANI8

2. A/D 转换结果寄存器根据触发模式不同而异。

- 软件触发模式: ADCR、ADCRH、ADCRL 寄存器
- 定时器触发模式: ADCRX0, ADCRX0L 寄存器 (TMX0 同步)
ADCRX1, ADCRX1L 寄存器 (TMX1 同步)

图 11-25. 模拟输入引脚的连接



(5) ANI0/P20 至 ANI7/P27 和 ANI8/P70

- <1> 模拟输入引脚（ANI0 至 ANI7 和 ANI8）还可用作数字 I/O 端口引脚（P20 至 P27 和 P70）。选定 ANI0 至 ANI17 和 ANI8 中的任意一个执行 A/D 转换时，当处理转换时不要访问 P20 至 P27 和 P70；否则可能会降低转换分辨率。
- <2> 要将 ANI0/P20 至 ANI7/P27 和 ANI8/P70 引脚用于数字 I/O 端口，建议将 ANI4/P24 引脚至 AVREF 的长度为最长。要将这些引脚用作模拟输入，建议选择使用与 AVSS 最接近的引脚进行启动的引脚。
- <3> 如果将数字脉冲应用到当前用于 A/D 转换引脚的邻近引脚上，由于耦合噪声，可能不会获得 A/D 转换的预期值。因此，不要把脉冲加到正在进行 A/D 转换引脚的邻近引脚上。

(6) ANI0 至 ANI8 引脚的输入阻抗

A/D 转换器在采样时间中为采样加入一个采样电容器。

因此，当未进行采样时，仅有漏电流流过，在采样期间会流过经电容器的电流。因此，在其它状态下，根据是否在进行采样，输入阻抗会有所波动，

然而，要确保采样有效，建议保持模拟输入源的输出阻抗在 10 kΩ 以下，并将一个大约 100 pF 的电容连接到 ANI0 至 ANI18 引脚（参见图 11-25）。

备注 A/D 转换器的模拟输入引脚根据产品的不同而异。

- 78K0/IY2: ANI0, ANI1, ANI3 至 ANI5
- 78K0/IA2: ANI0 至 ANI5
- 78K0/IB2: ANI0 至 ANI8

(7) AVREF 引脚输入阻抗

将数十 kΩ量级的电阻阵列连接到 AVREF 和 AVSS 引脚之间。

因此，如果参考电压源的输出阻抗很高，这将导致其与 AVREF 和 AVSS 引脚之间的电阻阵列串联，导致较大的参考电压误差。


(8) 中断请求标志 (ADIF)

即使改变模拟输入通道指定寄存器 (ADS)，也不会清除中断请求标志 (ADIF)。

因此，如果在 A/D 转换期间更改模拟输入引脚，则在重写 ADS 之前可设置 A/D 转换结果和更改之前模拟输入的 ADIF。因此，同时需注意的是：当在重写 ADS 之后立即读取 ADIF 时，纵使更改后模拟输入的实际 A/D 转换还没有结束，也会设置 ADIF。

停止 A/D 转换之后恢复时，要在 A/D 转换操作重新开始之前清除 ADIF。

图 11-26. 生成 A/D 转换结束中断请求的时序



- 备注
1. n = 0 至 8 (取决于产品)
 2. m = 0 至 8 (取决于产品)

(9) A/D 启动后瞬间的转换结果

如果在 ADCE 位被置为 1 后的 1 μs 内将 ADCS 位设置为 1，或者如果在 ADCE bit = 0 时将 ADCS 位置为 1，则在 A/D 转换开始后瞬间的第一次 A/D 转换值可能不会在额定范围内下降。对此采取措施，例如循环检测 A/D 转换结束中断请求 (INTAD) 和删除第一次转换结果。

(10) A/D 转换结果寄存器的读取操作

进行 A/D 转换器模式寄存器 0 (ADM0)、模拟输入通道指定寄存器 (ADS) 和 A/D 端口配置寄存器 0, 1 (ADPC0, ADPC1) 的写入操作时，A/D 转换结果寄存器的内容可能会不确定。在写入 ADM0、ADS、ADPC0 和 ADPC1 之前，读取转换完成后的转换结果。使用除以上时序外的时序可能会导致读取错误的转换结果。

(11) 内部等效电路

模拟输入模块的等效电路如下所示。

图 11-27. ANIn 引脚的内部等效电路




表 11-9. 等效电路的电阻值和电容值（参考值）

AV_{REF}	模式	R1	C1	C2
$4.0\text{ V} \leq AV_{REF} \leq 5.5\text{ V}$	通常	5.2 k Ω	8 pF	6.3 pF
	高速 1	5.2 k Ω		
	高速 2	7.8 k Ω		
$2.7\text{ V} \leq AV_{REF} < 4.0\text{ V}$	通常	18.6 k Ω		
	高速 2	7.8 k Ω		

备注

1. 表 11-9 中显示的电阻和电容值得不到保证。
2. n = 0 至 9（取决于产品）
3. A/D 转换结果寄存器根据触发模式不同而异。
 - 软件触发模式： ADCR、ADCRH、ADCRL 寄存器
 - 定时器触发模式： ADCRX0、ADCRX0L 寄存器（TMX0 同步）
ADCRX1、ADCRX1L 寄存器（TMX1 同步）

第十二章 运算放大器

项目	78K0/IY2	78K0/IA2	78K0/IB2
	16 引脚	20 引脚	30 引脚
运算放大器（仅内置运算放大器的产品）	1 ch（仅PGA模式）	1 ch（独立AMP模式和PGA模式）	

12.1 运算放大器的功能

78K0/Ix2 微控制器产品内置运算放大器。运算放大器具有以下模式。

- **独立 AMP 模式^注**

运算放大器具有两个输入引脚（AMP- 引脚和 AMP+ 引脚）和一个输出引脚（AMPOUT 引脚），并可用作外部连接的单电源放大器。

因为 AMPOUT 引脚可以复用为 A/D 转换器的模拟输入引脚，所以放大后的电压可用作 A/D 转换器的模拟输入。

注 仅限于 78K0/IA2、78K0/IB2 中内置运算放大器的产品。

- **PGA（可编程增益放大器）模式**

该模式中，在微控制器内部放大由 PGAIN 引脚输入的模拟电压。增益可从 4 种类型（×4、×8、×16、×32）中选择。

放大的电压可用作 A/D 转换器的模拟输入。


12.2 运算放大器的配置

运算放大器包括以下硬件。

表 12-1. 运算放大器的配置

项目	配置
运算放大器输入	PGAIN 引脚、AMP- 引脚、AMP+ 引脚
运算放大器输出	AMPOUT 引脚
控制寄存器	运算放大器控制寄存器 (AMP0M) A/D配置寄存器0 (ADPC0) 模拟输入通道指定寄存器 (ADS) 端口模式寄存器2 (PM2)

图 12-1. 运算放大器的框图



12.3 运算放大器使用的寄存器

运算放大器使用以下三种寄存器。

- 运算放大器控制寄存器 (AMP0M)
- A/D 端口配置寄存器 0 (ADPC0)
- 模拟输入通道指定寄存器 (ADS)
- 端口模式寄存器 2 (PM2)

(1) 运算放大器控制寄存器 (AMP0M)

该寄存器控制运算放大器的操作。

可通过 1 位或 8 位的存储操作指令设置 AMP0M。

产生复位信号将该寄存器清除为 00H。

图 12-2. 运算放大器控制寄存器 (AMP0M) 的格式
(仅限于内置运算放大器的产品)

(1) 78K0/IY2

地址: FF60H 复位后: 00H R/W

符号	7	<6>	5	4	3	2	<1>	<0>
AMP0M	0	PGAEN	0	0	0	0	AMP0VG1	AMP0VG0

(2) 78K0/IA2, 78K0/IB2

地址: FF60H 复位后: 00H R/W

符号	<7>	<6>	5	4	3	2	<1>	<0>
AMP0M	OPAMP0E	PGAEN	0	0	0	0	AMP0VG1	AMP0VG0

OPAMP0E	PGAEN	运算放大器操作控制
0	0	停止运算放大器的操作
0	1	允许运算放大器 (仅 PGA 模式) 操作
1	0	允许运算放大器 (仅独立 AMP 模式) 操作*
1	1	允许运算放大器 (PGA 模式和独立 AMP 模式同时操作) 操作

<R>

AMP0VG1	AMP0VG0	运算放大器增益选择的 PGA 模式
0	0	×4
0	1	×8
1	0	×16
1	1	×32

注 仅限于 78K0/IA2、78K0/IB2

- 注意事项**
1. 当使用 PGA 模式时, 使用 ADPC0 寄存器选择 PGAIN/AMPOUT/ANI1/P21 引脚作为模拟输入。
 2. 当使用独立 AMP 模式时, 使用 ADPC0 寄存器选择 AMPOUT/PGAIN/ANI1/P21、AMP-/ANI0/P20 和 AMP+/ANI2/P22 引脚作为模拟输入。
 3. 当使用运算放大器时将端口 2 的引脚用作数字输入而不是运算放大器时, 确保输入电平为固定值, 防止 A/D 转换精度下降。

<R> **备注** 通过设置 OPAMP0E = PGAEN = 1 用 PGA 放大运算放大器的输出。

(2) A/D 端口配置寄存器 0 (ADPC0)

ADPC0 将 P20/AMP-/ANI0 至 P27/ANI7 引脚转换为数字 I/O 或端口的模拟输入。 ADPC0 的每一位对应端口 2 的一个引脚, 而且可以按位设定。

使用 ADPC0 选择 PGA 模式或独立 AMP 模式中所用的引脚为模拟输入。

这些寄存器可由 1 位或 8 位存储器操作指令设置。

产生复位信号将 ADPC0 清除为 00H。

图 12-3. A/D 端口配置寄存器 0 (ADPC0) 的格式

(1) 78K0/IY2

地址: FF2EH 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
ADPC0	0	0	ADPCS5	ADPCS4	ADPCS3	0	ADPCS1	ADPCS0

(2) 78K0/IA2

Address: FF2EH After reset: 00H R/W

Symbol	7	6	5	4	3	2	1	0
ADPC0	0	0	ADPCS5	ADPCS4	ADPCS3	ADPCS2	ADPCS1	ADPCS0

(3) 78K0/IB2

地址: FF2EH 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
ADPC0	ADPCS7	ADPCS6	ADPCS5	ADPCS4	ADPCS3	ADPCS2	ADPCS1	ADPCS0

ADPCSn	数字 I/O 或模拟输入选择 (n = 0 至 7)
0	模拟输入
1	数字 I/O

- 注意事项**
1. 通过端口模式寄存器 2 (PM2) 将设为模拟输入的引脚设定为输入模式。
 2. 如果数据写入 ADPC0, 则产生一个等待周期。 当外设硬件时钟 (fPRS) 停止时, 不要向 ADPC0 写入数据。 有关详情, 请参见 第三十一章 等待的注意事项。

(3) 模拟输入通道指定寄存器 (ADS)

ADS 指定的模拟电压输入通道作为 A/D 转换，并且设置 A/D 转换开始模式。

ADS 可由 1 位或 8 位存储器操作指令设置。

产生复位信号将 ADS 清除为 00H。

图 12-4. 模拟输入通道指定寄存器(ADS) 的格式

(1) 78K0/IY2, 78K0/IA2

地址: FF0EH 复位后: 00H R/W

符号	<7>	<6>	<5>	<4>	3	<2>	<1>	<0>
ADS	V12SEL	ADOAS	ADTRG1	ADTRG0	0	ADS2	ADS1	ADS0

(2) 78K0/IB2

地址: FF0EH 复位后: 00H R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
ADS	V12SEL	ADOAS	ADTRG1	ADTRG0	ADS3	ADS2	ADS1	ADS0

V12SEL	ADOAS	ADS3	ADS2	ADS1	ADS0	模拟输入通道	输入源
0	0	0	0	0	0	ANI0	P20/ANI0 引脚
0	0	0	0	0	1	ANI1	P21/ANI1 引脚
0	0	0	0	1	0	ANI2 ¹	P22/ANI2 引脚 ¹
0	0	0	0	1	1	ANI3	P23/ANI3 引脚
0	0	0	1	0	0	ANI4	P24/ANI4 引脚
0	0	0	1	0	1	ANI5	P25/ANI5 引脚
0	0	0	1	1	0	ANI6 ²	P26/ANI6 引脚 ²
0	0	0	1	1	1	ANI7 ²	P27/ANI7 引脚 ²
0	0	1	0	0	0	ANI8 ²	P70/ANI8 引脚 ²
0	1	X	X	X	X	PGA 输出 ³	PGA 输出信号 ³
1	X	X	X	X	X	内部电压 (1.2 V)	
其它						禁止设置	

ADTRG1	ADTRG0	A/D 转换开始模式选择 ⁴
0	0	通常模式 (软件触发模式)
0	1	TMX0 同步 (TMX0 的 A/D 转换触发信号设置定时器触发模式)
1	0	TMX1 同步 (TMX1 的 A/D 转换触发信号设置定时器触发模式)
1	1	禁止设置

- 注
1. 仅限 78K0/IA2 和 78K0/IB2。
 2. 仅限 78K0/IB2。
 3. 仅限具有运算放大器的产品。
 4. A/D 转换启动模式的切换应该在停止 A/D 转换操作后进行 (ADCS 清零)。

- 注意事项**
1. 通过端口模式寄存器 2 和 7 (PM2, PM7) 在输入模式中将某一个通道设置为 A/D 转换。
 2. 选择 PGA 输出信号作为模拟输入时, PGA 操作设置后再设置 ADS。选择运算放大器输出信号作为模拟输入时, 单相 AMP 操作设置后, 再设置 ADS。
 3. A/D 转换操作停止 (ADCS = 0) 期间, 要选择内部电压 (1.2V) 作为模拟输入, 将 V12SEL 位设为 1 之后至少应该经过 10 μ s 再将 ADCS 位设为 1。
 4. 如果对 ADS 写入数据, 会生成一个等待周期。当外围硬件时钟(fPRS)停止时, 不要对 ADS 写入数据。有关详细内容, 请参考第三十一章 等待注意事项。

(4) 端口模式寄存器 2 (PM2)

当 AMP-/ANI0/P20、AMPOUT/PGAIN/ANI1/P21 和 AMP+/ANI2/P22 引脚用于运算放大器时, 需将 PM20 至 PM22 设为 1。

此时, P20 至 P22 的输出锁存可能为 0 或者为 1。

如果将 PM20 至 PM22 设为 0, 则不能将其用作运算放大器的引脚。

可通过 1 位或 8 位的存储操作指令设置 PM2。

产生的复位信号将这些寄存器设置为 FFH。

图 12-5. 端口模式寄存器 2 (PM2) 的格式

(1) 78K0/IY2

地址: FF22H 复位后: FFH R/W

符号	7	6	5	4	3	2	1	0
PM2	1	1	PM25	PM24	PM23	PM22	1	PM20

注意事项 务必将 PM2 的位 1、6 和 7 设为 1。

(2) 78K0/IA2

地址: FF22H 复位后: FFH R/W

符号	7	6	5	4	3	2	1	0
PM2	1	1	PM25	PM24	PM23	PM22	PM21	PM20

注意事项 务必将 PM2 的位 6 和 7 设为 1。

(3) 78K0/IB2

地址: FF22H 复位后: FFH R/W

符号	7	6	5	4	3	2	1	0
PM2	PM27	PM26	PM25	PM24	PM23	PM22	PM21	PM20

PM2n	P2n 引脚 I/O 模式选择 (n = 0 至 7)
0	输出模式 (输出缓冲器打开)
1	输入模式 (输出缓冲器关闭)

使用 P20/ANI0/AMP-、P21/ANI1/AMPOUT/PGAIN 和 P22/ANI2/AMP+时，根据将要使用的引脚功能对寄存器进行设置（请参见表 12-2 和 12-3）。

表 12-2. 设置 P20/ANI0/AMP-、P22/ANI2/AMP+引脚的功能

ADPC0 寄存器	PM2寄存器	OPAMP0E 位 ^注	ADS寄存器 (n = 0, 2)	P20/ANI0/AMP-, P22/ANI2/AMP+ 引脚
数字 I/O 选择	输入模式	-	选择 ANIn.	禁止设置
			不选择ANIn.	数字输入
	输出模式	-	Selects ANIn.	禁止设置
			不选择ANIn.	数字输入
模拟输入选择	输入模式	0	Selects ANIn.	模拟输入（将转换成数字信号）
			不选择 ANIn.	模拟输入（不转换成数字信号）
		1	Selects ANIn.	模拟输入（将转换成数字信号）和运算放大器输入
			不选择ANIn.	运算放大器输入
	输出模式	-	-	禁止设置

注 仅限于 78K0/IA2, 78K0/IB2

备注 ADPC0: A/D 端口配置寄存器 0
 PM2: 端口模式寄存器 2
 OPAMP0E: 运算放大器 0 控制寄存器(AMP0M)的第 7 位
 ADS: 模拟输入通道指定寄存器

表 12-3. 设置 P21/ANI1/AMPOUT/PGAIN 引脚的功能

ADPC0 寄存器	PM2 寄存器	OPAMP0E 位 ^注	PGAEN 位	ADS 寄存器	P21/ANI1/AMPOUT/PGAIN引脚	
数字I/O选择	输入模式	0	-	选择 ANI1.	禁止设置	
				不选择ANI1.	数字输入	
		1	-	-	禁止设置	
	输出模式	0	-	选择 ANI1.	禁止设置	
				不选择ANI1.	数字输入	
		1	-	-	禁止设置	
模拟输入选择	输入模式	0	0	选择 ANI1.	模拟输入（将转换成数字信号）	
				不选择ANI1.	模拟输入（不转换成数字信号）	
		0	1	选择 PGA 输出	PGA 输入（将转换成数字信号）	
				不选择PGA 输出	PGA输入（不转换成数字信号）	
		1	0	选择 ANI1.	运算放大器输出（将转换成数字信号）	
				不选择ANI1.	运算放大器输出（不转换成数字信号）	
		1	1	选择 PGA 输出	运算放大器输出，PGA 输入（将转换成数字信号）	
				选择 ANI1.	运算放大器输出（将转换成数字信号）	
					不选择PGA 输出和ANI1.	运算放大器输出（不转换成数字信号）
	输出模式	-	-	-	禁止设置	

注 仅限于 78K0/IA2、78K0/IB2

备注 ADPC0: A/D 端口配置寄存器 0
 PM2: 端口模式寄存器 2
 OPAMP0E: 运算放大器控制寄存器（AMP0M）的位 7
 PGAEN: AMP0M 的位 6
 ADS: 模拟输入通道指定寄存器

12.4 运算放大器的操作

运算放大器具有以下模式。

- 独立 AMP 模式
- PGA（可编程增益放大器）模式

12.4.1 独立AMP模式

运算放大器具有两个输入引脚（AMP- 引脚和 AMP+引脚）和一个输入引脚（AMPOUT 引脚），并可用作外部连接的单电源放大器。

因为 AMPOUT 引脚可以复用为 A/D 转换器的模拟输入引脚，所以放大后的电压可用作 A/D 转换器的模拟输入。

独立放大器模式中启动操作的步骤如下所示。

<1> 使用 ADPCn 寄存器将在单次放大器模式中使用的引脚（AMP-、AMP+、AMPOUT）设为模拟输入。

<2> 使用 PMx 寄存器将在单次放大器模式中使用的引脚（AMP-、AMP+、AMPOUT）设为输入模式。

<3> 设置 OPAMPnE 位（1）并允许单次放大器模式下的操作。

注意事项 为了将单次放大器模式中放大后的电压用作 A/D 转换器的输入，应在使用 ADS 寄存器选择模拟输入通道之前使能单次放大器模式的操作。

12.4.2 PGA（可编程增益放大器）模式

该模式中，在微控制器内部放大 PGAIN 引脚的模拟电压输入。增益可从 4 种类型（×4、×8、×16、×32）中选择。

放大的电压可用作 A/D 转换器的模拟输入。

PGA 模式中启动操作的步骤如下所示。

<1> 使用 ADPC0 寄存器将在 PGA 模式中使用的引脚（PGAIN）设为模拟输入。

<2> 使用 PM2 寄存器将在 PGA 模式中使用的引脚（PGAIN）设为输入模式。

<3> 使用 AMP0VG0 和 AMP0VG1 位来选择增益（×4、×8、×16、×32）。

<4> 设置 PGAEN 位（1）并使能 PGA 模式的操作。


注意事项 为了将 PGA 模式中放大后的电压用作 A/D 转换器的输入，应在使用 ADS 寄存器选择模拟输入通道之前使能 PGA 模式的操作。

13.1 比较器的特性

所有的 78K0/1x2 微控制器产品都内置比较器。
比较器具有下列功能。

- 比较器具有三个通道（比较器 0 至 2）。
- 可选择以下的参考电压。
 - <1> 内部参考电压：3（参考电压电平：1.58 V (TYP.) 32 分频）
 - <2> 来自比较器普通引脚的输入电压（CMPCOM）（仅 78K0/1B2）
- 可通过检测比较器输出的有效边沿生成中断信号。通过 EGPn 和 EGNn 位（n = 6 至 8）设定有效边沿（请参见 **第十八章 中断功能**）。
- 比较器输出可用作 16 位定时器 X0 和 X1 的 PWM 输出、定时器计数器的复位以及捕获触发（请参见 **第六章 16-位定时器 X0 和 X1**）。
- 可以选择噪声抑制数字滤波器的抑制宽度。

图 13-1. 比较器/可编程增益放大器的框图



注 仅限于 78K0/IB2

13.2 比较器的配置

比较器由以下硬件组成。

表 13-1. 比较器的配置

项目	配置
控制寄存器	比较器 n 控制寄存器 (CnCTL) DAn 内部参考电压选择寄存器 (CnRVM) 比较器输出标志寄存器 (CMPFLG) A/D 配置寄存器 0 (ADPC0) 端口模式寄存器 2 (PM2)

13.3 控制比较器的寄存器

比较器使用以下五种寄存器。

- 比较器 n 控制寄存器 (CnCTL)
- DAn 内部参考电压选择寄存器 (CnRVM)
- 比较器输出标志寄存器 (CMPFLG)
- A/D 配置寄存器 0 (ADPC0)
- 端口模式寄存器 2 (PM2)

(1) 比较器 n 控制寄存器 (CnCTL)

该寄存器用于控制比较器 n 的操作、允许或禁止比较器输出、反向输出和设置噪声抑制宽度。

可通过 1 位或 8 位的存储操作指令设置 CnCTL。

产生复位信号将该寄存器清除为 00H。

备注 n = 0 至 2

图 13-2. 比较器 0 控制寄存器 (C0CTL) 的格式

地址: FF62H 复位后: 00H R/W

符号	<7>	<6>	<5>	<4>	<3>	2	<1>	<0>
C0CTL	CMP0EN	C0DFS1	C0DFS0	C0MODSEL1	C0MODSEL0	0	C0OE	C0INV
CMP0EN	比较器0操作控制							
0	停止操作							
1	允许操作 允许输入到比较器0正端或负端的外部引脚 (CMP0+)							
C0DFS1	C0DFS0	噪声抑制宽度设置						
0	0	不使用噪声过滤器						
0	1	$2/F_{PRS}$						
1	0	$2^2/F_{PRS}$						
1	1	$2^4/F_{PRS}$						
C0MODSEL1	C0MODSEL0	参考电压选择						
0	0	内部参考电压: DA0						
0	1	内部参考电压: DA1						
1	0	内部参考电压: DA2						
1	1	内部参考电压: CMPCOM [#]						
C0OE	允许或禁止比较器输出							
0	禁止输出 (输出信号 = 固定为低电平)							
1	允许输出							
C0INV	输出反转设置							
0	正向输出							
1	反向输出							

注 在 78K0/IY1 和 78K0/IA2 中禁止设置。

注意事项 1. 将比较器 0 操作设为禁止状态 (CMP0EN = 0) 后重写 C0DFS1、C0DFS0、C0MODSEL1、C0MODSEL0、C0INV。

2. 关于噪声抑制宽度, 设定值可以抑制额外的一个外设硬件时钟 (fPRS)。

3. 如果比较器输出的噪声间隔未超过“设定的噪声抑制宽度 + 1 个时钟”, 则可能输出非法波形。

4. 要使用内部参考电压, 需在使能比较器操作 (CMP0EN = 1) 之前使能内部参考电压的操作 (CVRE = 1)。

备注 fPRS: 外设硬件时钟频率

图 13-3. 比较器 1 控制寄存器 (C1CTL) 的格式

地址: FF64H 复位后: 00H R/W

符号	<7>	<6>	<5>	<4>	<3>	2	<1>	<0>
C1CTL	CMP1EN	C1DFS1	C1DFS0	C1MODSEL1	C1MODSEL0	0	C1OE	C1INV
CMP1EN	比较器1操作控制							
0	停止操作							
1	允许操作 允许输入到比较器1正端或负端的外部引脚 (CMP1+)							
C1DFS1	C1DFS0	噪声抑制宽度设置						
0	0	不使用噪声过滤器						
0	1	$2/F_{PRS}$						
1	0	$2^2/F_{PRS}$						
1	1	$2^4/F_{PRS}$						
C1MODSEL1	C1MODSEL0	参考电压选择						
0	0	内部参考电压: DA0						
0	1	内部参考电压: DA1						
1	0	内部参考电压: DA2						
1	1	内部参考电压: CMPCOM ^注						
C1OE	允许或禁止比较器输出							
0	禁止输出 (输出信号 = 固定为低电平)							
1	允许输出							
C1INV	输出反转设置							
0	正向输出							
1	反向输出							

注 在 78K0/IY1 和 78K0/IA2 中禁止设置。

- 注意事项 1. 将比较器 1 操作设为禁止状态 (CMP1EN = 0) 后重写 C1DFS1、C1DFS0、C1MODSEL1、C1MODSEL0、C1INV。
- 关于噪声抑制宽度, 设定值可以抑制额外的一个外设硬件时钟 (fPRS)。
 - 如果比较器输出的噪声间隔未超过“设定的噪声抑制宽度 + 1 个时钟”, 则可能输出非法波形。
 - 要使用内部参考电压, 需在使能比较器操作 (CMP1EN = 1) 之前使能内部参考电压的操作 (CVRE = 1)。

备注 fPRS: 外设硬件时钟频率

图 13-4. 比较器 2 控制寄存器 (C2CTL) 的格式

地址: FF66H 复位后: 00H R/W

符号	<7>	<6>	<5>	<4>	<3>	2	<1>	<0>
C2CTL	CMP2EN	C2DFS1	C2DFS0	C2MODSEL1	C2MODSEL0	0	C2OE	C2INV
CMP2EN	比较器2操作控制							
0	停止操作							
1	允许操作 允许输入到比较器2正端或负端的外部引脚 (CMP2+)							
C2DFS1	C2DFS0	噪声抑制宽度设置						
0	0	未使用噪声过滤器						
0	1	$2/F_{prs}$						
1	0	$2^2/F_{prs}$						
1	1	$2^4/F_{prs}$						
C2MODSEL1	C2MODSEL0	参考电压选择						
0	0	内部参考电压: DA0						
0	1	内部参考电压: DA1						
1	0	内部参考电压: DA2						
1	1	内部参考电压: CMPCOM [#]						
C2OE	允许或禁止比较器输出							
0	禁止输出 (输出信号 = 固定为低电平)							
1	允许输出							
C2INV	输出反转设置							
0	正向输出							
1	反向输出							

注 在 78K0/IY1 和 78K0/IA2 中禁止设置。

注意事项 1. 将比较器 2 操作设为禁止状态 (CMP2EN = 0) 后重写 C2DFS1、C2DFS0、C2MODSEL1、C2MODSEL0、C2INV。

2. 关于噪声抑制宽度, 设定值可以抑制额外的一个外设硬件时钟 (fCLK)。

3. 如果比较器输出的噪声间隔未超过“设定的噪声抑制宽度 + 1 个时钟”, 则可能输出非法波形。

4. 要使用内部参考电压, 需在使能比较器操作 (CMP2EN = 1) 之前使能内部参考电压的操作 (CVRE = 1)。

备注 fPRS: 外设硬件时钟频率

(2) DAn 内部参考电压选择寄存器 (CnRVM)

该寄存器用于设置比较器的内部参考电压。

该寄存器还通过 C0RVM 的位 7 (CVRE) 控制内部参考电压的生成操作。

可通过 1 位或 8 位的存储操作指令设置 CnRVM。

产生复位信号将该寄存器清除为 00H。

图 13-5. DA0 内部参考电压选择寄存器 (C0RVM) 的格式

地址: FF63H 复位后: 00H R/W

符号	<7>	6	5	<4>	<3>	<2>	<1>	<0>
C0RVM	CVRE	0	0	C0VRS4	C0VRS3	C0VRS2	C0VRS1	C0VRS0

CVRE	内部参考电压生成操作控制
0	停止操作
1	允许操作

C0VRS4	C0VRS3	C0VRS2	C0VRS1	C0VRS0	参考电压电平 (DA0) 设置
0	0	0	0	0	0.05 V (TYP.)
0	0	0	0	1	0.1 V (TYP.)
0	0	0	1	0	0.15 V (TYP.)
0	0	0	1	1	0.2 V (TYP.)
0	0	1	0	0	0.25 V (TYP.)
0	0	1	0	1	0.3 V (TYP.)
0	0	1	1	0	0.35 V (TYP.)
0	0	1	1	1	0.4 V (TYP.)
0	1	0	0	0	0.44 V (TYP.)
0	1	0	0	1	0.49 V (TYP.)
0	1	0	1	0	0.54 V (TYP.)
0	1	0	1	1	0.59 V (TYP.)
0	1	1	0	0	0.64 V (TYP.)
0	1	1	0	1	0.69 V (TYP.)
0	1	1	1	0	0.74 V (TYP.)
0	1	1	1	1	0.79 V (TYP.)
1	0	0	0	0	0.84 V (TYP.)
1	0	0	0	1	0.89 V (TYP.)
1	0	0	1	0	0.94 V (TYP.)
1	0	0	1	1	0.99 V (TYP.)
1	0	1	0	0	1.04 V (TYP.)
1	0	1	0	1	1.09 V (TYP.)
1	0	1	1	0	1.14 V (TYP.)
1	0	1	1	1	1.19 V (TYP.)
1	1	0	0	0	1.23 V (TYP.)
1	1	0	0	1	1.28 V (TYP.)
1	1	0	1	0	1.33 V (TYP.)
1	1	0	1	1	1.38 V (TYP.)
1	1	1	0	0	1.43 V (TYP.)
1	1	1	0	1	1.48 V (TYP.)
1	1	1	1	0	1.53 V (TYP.)
1	1	1	1	1	1.58 V (TYP.)

注意事项 如果在使能内部参考电压生成操作 (CVRE = 1) 时更改参考电压电平, 需要一个电压稳定等待时间。参见图 13-12 改变内部参考电压的设置方式的步骤举例。

图 13-6. DA1 内部参考电压选择寄存器 (C1RVM) 的格式

地址: FF65H 复位后: 00H R/W

符号	7	6	5	<4>	<3>	<2>	<1>	<0>
C1RVM	0	0	0	C1VRS4	C1VRS3	C1VRS2	C1VRS1	C1VRS0

C1VRS4	C1VRS3	C1VRS2	C1VRS1	C1VRS0	参考电压电平 (DA1) 设置
0	0	0	0	0	0.05 V (TYP.)
0	0	0	0	1	0.1 V (TYP.)
0	0	0	1	0	0.15 V (TYP.)
0	0	0	1	1	0.2 V (TYP.)
0	0	1	0	0	0.25 V (TYP.)
0	0	1	0	1	0.3 V (TYP.)
0	0	1	1	0	0.35 V (TYP.)
0	0	1	1	1	0.4 V (TYP.)
0	1	0	0	0	0.44 V (TYP.)
0	1	0	0	1	0.49 V (TYP.)
0	1	0	1	0	0.54 V (TYP.)
0	1	0	1	1	0.59 V (TYP.)
0	1	1	0	0	0.64 V (TYP.)
0	1	1	0	1	0.69 V (TYP.)
0	1	1	1	0	0.74 V (TYP.)
0	1	1	1	1	0.79 V (TYP.)
1	0	0	0	0	0.84 V (TYP.)
1	0	0	0	1	0.89 V (TYP.)
1	0	0	1	0	0.94 V (TYP.)
1	0	0	1	1	0.99 V (TYP.)
1	0	1	0	0	1.04 V (TYP.)
1	0	1	0	1	1.09 V (TYP.)
1	0	1	1	0	1.14 V (TYP.)
1	0	1	1	1	1.19 V (TYP.)
1	1	0	0	0	1.23 V (TYP.)
1	1	0	0	1	1.28 V (TYP.)
1	1	0	1	0	1.33 V (TYP.)
1	1	0	1	1	1.38 V (TYP.)
1	1	1	0	0	1.43 V (TYP.)
1	1	1	0	1	1.48 V (TYP.)
1	1	1	1	0	1.53 V (TYP.)
1	1	1	1	1	1.58 V (TYP.)

注意事项 如果在使能内部参考电压生成操作 (CVRE = 1) 时更改参考电压电平, 需要一个电压稳定等待时间。参见图 13-12 改变内部参考电压的设置方式的步骤举例。

图 13-7. DA2 内部参考电压选择寄存器 (C2RVM) 的格式

地址: FF67H 复位后: 00H R/W

符号	7	6	5	<4>	<3>	<2>	<1>	<0>
C2RVM	0	0	0	C2VRS4	C2VRS3	C2VRS2	C2VRS1	C2VRS0

C2VRS4	C2VRS3	C2VRS2	C2VRS1	C2VRS0	参考电压电平 (DA2) 设置
0	0	0	0	0	0.05 V (TYP.)
0	0	0	0	1	0.1 V (TYP.)
0	0	0	1	0	0.15 V (TYP.)
0	0	0	1	1	0.2 V (TYP.)
0	0	1	0	0	0.25 V (TYP.)
0	0	1	0	1	0.3 V (TYP.)
0	0	1	1	0	0.35 V (TYP.)
0	0	1	1	1	0.4 V (TYP.)
0	1	0	0	0	0.44 V (TYP.)
0	1	0	0	1	0.49 V (TYP.)
0	1	0	1	0	0.54 V (TYP.)
0	1	0	1	1	0.59 V (TYP.)
0	1	1	0	0	0.64 V (TYP.)
0	1	1	0	1	0.69 V (TYP.)
0	1	1	1	0	0.74 V (TYP.)
0	1	1	1	1	0.79 V (TYP.)
1	0	0	0	0	0.84 V (TYP.)
1	0	0	0	1	0.89 V (TYP.)
1	0	0	1	0	0.94 V (TYP.)
1	0	0	1	1	0.99 V (TYP.)
1	0	1	0	0	1.04 V (TYP.)
1	0	1	0	1	1.09 V (TYP.)
1	0	1	1	0	1.14 V (TYP.)
1	0	1	1	1	1.19 V (TYP.)
1	1	0	0	0	1.23 V (TYP.)
1	1	0	0	1	1.28 V (TYP.)
1	1	0	1	0	1.33 V (TYP.)
1	1	0	1	1	1.38 V (TYP.)
1	1	1	0	0	1.43 V (TYP.)
1	1	1	0	1	1.48 V (TYP.)
1	1	1	1	0	1.53 V (TYP.)
1	1	1	1	1	1.58 V (TYP.)

注意事项 如果在使能内部参考电压生成操作 (CVRE = 1) 时更改参考电压电平, 需要一个电压稳定等待时间。参见图 13-12 改变内部参考电压的设置方式的步骤举例。

(3) 比较器输出标志寄存器 (CMPFLG)

该寄存器表示比较器的输出电平。

该寄存器为只读寄存器，可通过 1 位或 8 位的存储操作指令读取。

产生复位信号将该寄存器清除为 00H。

图 13-8. 比较器输出标志寄存器 (CMPFLG) 的格式

地址: FF69H 复位后: 00H R/W

符号	7	6	5	4	3	<2>	<1>	<0>
CMPFLG	0	0	0	0	0	CMP2F	CMP1F	CMP0F

CMPnF	比较器n输出电平 (n = 0 至 2)
0	低电平
1	高电平

(4) A/D 端口配置寄存器 0 (ADPC0)

ADPC0 将 P20/AMP-/ANI0 至 P27/ANI7 引脚转换为数字 I/O 或端口的模拟输入。ADPC0 的每一位对应端口 2 的一个引脚，而且可以按位设定。

当 CMP0+/P24/ANI4、CMP1+/P25/ANI5 和 CMP2+/P23/ANI3 引脚，以及 CMPCOM/P26/ANI6 引脚^{*}分别用于比较器输入和比较器普通输入时，通过 ADPC0 将这些引脚设为模拟输入。

ADPC0 可由 1 位或 8 位存储器操作指令设置。

产生复位信号将 ADPC0 清除为 00H。

注 仅限于 78K0/IB2

图 13-9. A/D 端口配置寄存器 0 (ADPC0) 的格式

(1) 78K0/IY2

地址: FF2EH 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
ADPC0	0	0	ADPCS5	ADPCS4	ADPCS3	0	ADPCS1	ADPCS0

(2) 78K0/IA2

地址: FF2EH 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
ADPC0	0	0	ADPCS5	ADPCS4	ADPCS3	ADPCS2	ADPCS1	ADPCS0

(3) 78K0/IB2

地址: FF2EH 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
ADPC0	ADPCS7	ADPCS6	ADPCS5	ADPCS4	ADPCS3	ADPCS2	ADPCS1	ADPCS0

ADPCS _n	数字 I/O 或模拟输入选择 (n = 0 至 7)
0	模拟输入
1	数字 I/O

- 注意事项 1. 通过端口模式寄存器 2 (PM2) 将设为模拟输入的引脚设定为输入模式。
2. 如果数据写入 ADPC0，则产生一个等待周期。当外设硬件时钟 (f_{PRS}) 停止时，不要向 ADPC0 写入数据。有关详情，请参见第三十一章 等待的注意事项。

(5) 端口模式寄存器 2 (PM2)

该寄存器用于设置端口 2 以 1 位为单元进行输入或输出。

当 CMP0+/P24/ANI4、CMP1+/P25/ANI5 和 CMP2+/P23/ANI3 引脚，以及 CMPCOM/P26/ANI6 引脚^注分别用于比较器输入和比较器普通输入时，将 PM23 至 PM25、PM26 位设为 1。

此时，P23 至 P25、P26 的输出锁存可能为 0 也可能为 1。

可通过 1 位或 8 位的存储操作指令设置 PM2。

产生的复位信号将这些寄存器设置为 FFH。

注 仅限于 78K0/IB2

图 13-10. 端口模式寄存器 2 (PM2) 的格式

(1) 78K0/IY2

地址: FF22H 复位后: FFH R/W

符号	7	6	5	4	3	2	1	0
PM2	1	1	PM25	PM24	PM23	PM22	1	PM20

注意事项 务必将 PM2 的位 1, 6 和 7 设为 1。

(2) 78K0/IA2

地址: FF22H 复位后: FFH R/W

符号	7	6	5	4	3	2	1	0
PM2	1	1	PM25	PM24	PM23	PM22	PM21	PM20

注意事项 务必将 PM2 的位 6 和 7 设为 1。

(3) 78K0/IB2

地址: FF22H 复位后: FFH R/W

符号	7	6	5	4	3	2	1	0
PM2	PM27	PM26	PM25	PM24	PM23	PM22	PM21	PM20

PM2n	P2n 引脚 I/O 模式选择 (n = 0 至 7)
0	输出模式 (输出缓存器打开)
1	输入模式 (输出缓存器关闭)

注意事项 如果使用内部参考电压，则可在输入模式中使用 CMPCOM 引脚所共用的端口功能。但是，禁止在输出模式中使用端口功能。此外，还禁止访问端口寄存器 2 (P2)。

使用 P23/ANI3/CMP2+、P24/ANI4/CMP0+、P25/ANI5/CMP1+、P26/ANI6/CMPCOM 时，应根据要使用的引脚功能设置寄存器（参见表 13-2 和 13-3）。

表 13-2. 设置 P23/ANI3/CMP2+、P24/ANI4/CMP0+、P25/ANI5/CMP1+ 引脚的功能

ADPC0 寄存器	PM2 寄存器	CMPmEN 位 (m = 0 至 2)	ADS 寄存器 (n = 3 至 5)	P23/ANI3/CMP2+、P24/ANI4/CMP0+、 P25/ANI5/CMP1+ 引脚
数字 I/O 选择	输入模式	-	选择 ANIn.	禁止设置
			不选择 ANIn.	数字输入
	输出模式	-	选择 ANIn.	禁止设置
			不选择 ANIn.	数字输出
模拟输入选择	输入模式	0	选择 ANIn.	模拟输入（将转换成数字信号）
			不选择 ANIn.	模拟输入（不转换成数字信号）
		1	选择 ANIn.	模拟输入（将转换成数字信号），比较器输入
			不选择 ANIn.	比较器输入
	输出模式	-	-	禁止设置

备注 ADPC0: A/D 端口配置寄存器 0
 PM2: 端口模式寄存器 2
 CMPmEN: 比较器 m 控制寄存器（CmCTL）的位 7
 ADS: 模拟输入通道指定寄存器

表 13-3. 设置 P26/ANI6/CMPCOM 引脚的功能


ADPC0 寄存器	PM2 寄存器	CmMODSEL1 位 (m = 0 至 2)	CmMODSEL0 位 (m = 0 至 2)	ADS 寄存器	P26/ANI6/CMPCOM 引脚
数字 I/O 选择	输入模式	-	-	选择 ANI6.	禁止设置
				不选择 ANI6.	数字输入
	输出模式	-	-	选择 ANI6.	禁止设置
				不选择 ANI6.	数字输出
模拟输入选择	输入模式	CmMODSEL1 = 0 或 CmMODSEL0 = 0	-	选择 ANI6.	模拟输入（将转换成数字信号）
				不选择 ANI6.	模拟输入（不转换成数字信号）
		CmMODSEL1 = 1, 和 CmMODSEL0 = 1	-	选择 ANI6.	模拟输入（将转换成数字信号）， 比较器普通输入
				不选择 ANI6.	比较器普通输入
	Output mode	-	-	-	禁止设置

备注 ADPC0: A/D 端口配置寄存器 0
 PM2: 端口模式寄存器 2
 CmMODSEL1、CmMODSEL0: 比较器 m 控制寄存器（CmCTL）的位 4 和位 3
 ADS: 模拟输入通道指定寄存器

13.4 比较器的操作

13.4.1 使能比较器操作（使用内部参考电压作为比较器参考电压）

图 13-11. 开始比较器操作时的设置步骤举例
（使用内部参考电压作为比较器参考电压）



注 设置 CnRVM 寄存器 20 μ s 后将 CnOE 位设为 1。


图 13-12. 改变内部参考电压时的设置步骤举例



注 设置 CnRVM 寄存器 5 μs 后将 CnOE 位设为 1。

13.4.2 启动比较器操作（使用CMPCOM引脚的输入电压作为比较器参考电压）


图 13-13. 开始比较器操作时的设置步骤举例
（使用比较器普通（CMPCOM）引脚的输入电压作为比较器参考电压（仅 78K0/IB2））



注 设置 CMPnEN 寄存器 1 μs 后将 CnOE 位设为 1。

13.4.3 停止比较器操作

图 13-14. 停止比较器操作时的设置步骤举例



注 仅当使用内部参考电压时。

第十四章 串行接口UART6/DALI

条目	78K0/IY2	78K0/IA2	78K0/IB2
	16 引脚	20 引脚	30 引脚
串行接口 UART6/DALI	-	√	

备注 √: 内置、-: 不内置

14.1 串行接口UART6/DALI的功能

串行接口 UART6/DALI 具有以下三种模式。

- 操作停止模式
- 异步串行接口 (UART) 模式
- DALI 模式

(1) 操作停止模式

在不执行串行通信时使用该模式，可以减少功耗。

详情参考 **14.4.1 操作停止模式**。

(2) 异步串行接口 (UART) 模式

该模式支持 LIN (本地互联网)-总线。该模式的功能概述如下。

详情参考 **14.4.2 异步串行接口 (UART) 模式**和 **14.4.4 专用波特率发生器**。

- 最大传输速率: 625 kbps
- 2-引脚配置
 - TxD6: 发送数据输出引脚
 - RxD6: 接收数据输入引脚
- 通信数据的数据长度可选择 7 或 8 位。
- 专用内部 8 位波特率发生器允许设置任何波特率
- 可单独执行发送和接收 (全双工操作)。
- 可选择 MSB 或 LSB 传输
- 反向发送操作
- 同步中断域可选择 13 至 20 位发送
- 同步中断域接收 (提供 SBF 接收标志) 可识别 11 位以上数据。

注意事项 1. TxD6 输出反转功能仅在发送端反转而在接收端不反转。若要使用该功能，接收端务必准备好反转数据的接收。

2. 如果不停止提供至串行接口 UART6 的时钟 (例如, HALT 模式下), 则继续正常操作。如果提供至串行接口 UART6 的时钟停止 (例如, STOP 模式下), 则各寄存器停止操作, 并保持时钟供应停止前的值。TxD6 引脚也保持时钟供应停止前的值并将其输出。但是, 时钟供应恢复后不能保证操作正常。因此, 对电路复位使得 POWER6 = 0、RXE6 = 0 和 TXE6 = 0。

3. 设置 POWER6 = 1 而后设置 TXE6 = 1 (发送) 或 RXE6 = 1 (接收) 以使能通信。

4. TXE6 和 RXE6 与 CKSR6 设置的基准时钟 (f_{XCLK6}) 同步。若要再次使能发送或接收, 需在 TXE6 或 RXE6 清 0 后至少经过两个基准时钟, 再将 TXE6 或 RXE6 置 1。如果在基准时钟的两个时钟内设置 TXE6 或 RXE6, 则发送电路或接收电路可能不被初始化。


5. 在设置 TXE6 = 1 后, 至少经过一个基准时钟 (f_{XCLK6}) 再将发送数据设置给 TXB6。

6. 如果连续发送数据，则从停止位至下一个起始位的通信时序延长该模块的两个操作时钟。但是，这不影响通信的结果，因为当检测到起始位时接收端会初始化时序。如果接口用于 LIN 通信操作则禁止使用连续发送功能。

备注 LIN 表示局部互联网，是一种低速（1 至 20 kbps）串行通信协议，旨在于降低汽车网络的成本。LIN 通信为单主机通信，一台主机最多可连接 15 台从机。LIN 从机用于控制开关、传动装置和传感器，这些装置通过 LIN 网与主机连接。通常，LIN 主机与诸如 CAN（区域控制网）之类的网络相连。此外，LIN 总线采用单线方式且通过遵循 ISO9141 规范的收发器与各个节点连接。在 LIN 协议中，主机发送带有波特率信息的一帧数据，从机将其接收并校正波特率误差。因此，当从机中的波特率误差为±15%或更少时，可以进行通信。

图 14-1 和 14-2 概述了 LIN 的发送和接收操作。


图 14-1. LIN 发送操作



- 注**
1. 在 8 位模式中发送 80H 发送取代唤醒信号帧。
 2. 同步中断域由硬件输出。输出宽度为异步串行接口控制寄存器 6（ASICL6）的位 4 至位 2（SBL62 至 SBL60）所设置的位长（参考 14.4.2（2）（h） SBF 发送）。
 3. 在各发送完成时输出 INTST6。当发送 SBF 时也会输出 INTST6。

备注 各部分之间的间隔由软件控制。

图 14-2. LIN 接收操作



接收处理如下。


- <1> 在引脚的有效沿处检测到唤醒信号，则使能 UART6 并设置 SBF 接收模式。
- <2> 接收继续进行直到检测到 STOP 位。当检测到具有 11 位或更多位低电平数据的 SBF 时，认为 SBF 接收已正确完成，并输出中断信号。如果检测到少于 11 位低电平数据的 SBF 时，则认为发生了 SBF 接收错误。不输出中断信号且恢复 SBF 接收模式。
- <3> 如果 SBF 接收已经被正确完成，则输出中断信号。通过 SBF 接收结束中断服务启动 16 位定时器/事件计数器 00，并测量同步域的位置间隔（脉冲宽度）（参考 7.4.8 脉冲宽度测量操作）。禁止检测 OVE6、PE6 和 FE6 错误，也不执行 UART 通信以及移位寄存器和 RXB6 的数据传输的错误检测处理。移位寄存器保持复位值 FFH。
- <4> 根据同步域的位置间隔计算波特率误差，SF 接收后禁止 UART6，然后重新设置波特率发生器控制寄存器 6 (BRGC6)。
- <5> 由软件识别校验和域。在校验和域接收之后通过软件对 UART6 执行初始化处理，并重新设置 SBF 接收模式。

图 14-3 所示为 LIN 接收操作的端口配置。

通过检测外部中断 (INTP0) 的边沿，接收来自 LIN 主机发送的唤醒信号。利用 16 位定时器/事件计数器 00 的外部事件捕获操作可以测量来自 LIN 主机发送的同步域的长度，并可计算波特率误差。

在 RxD6 和 INTP0/TI000 不进行外部连接的情况下，使用端口输入转换控制 (ISC0/ISC1)，可将接收端口输入 (RxD6) 的输入源输入至外部中断 (INTP0) 和 16 位定时器/事件计数器 00。

图 14-3. LIN 接收操作的端口配置



- 备注
- 78K0/IA2: P00/TI000/INTP0/<TOH1>/<TI51>、P121/X1/TOOLC0/<TI000>/<INTP0>
78K0/IB2: P00/TI000/INTP0、P121/X1/TOOLC0/<TI000>/<INTP0>
 - ISC0、ISC1: 输入转换控制寄存器 (ISC) 的位 0 和位 1 (参考图 14-12)

LIN 通信操作中使用的外设功能如下所示。

<所用的外设功能>

- 外部中断 (INTP0)；检测唤醒信号
用途：检测唤醒信号边沿和检测通信的开始。
- 16 位定时器/事件计数器 00 (TI000)；检测波特率误差
用途：通过检测同步域 (SF) 长度检测波特率误差 (在捕获模式中测量 TI000 输入边沿的间隔) 并除以位数。
- 串行接口 UART6

(3) DALI 模式

该模式用于执行 DALI (数字可寻址照明接口) 的从机发送/接收。

详情参见 14.4.3 DALI 模式。

备注 DALI 是国际开放标准照明控制通信协议，主要用于并联荧光灯或 LED 灯的照明控制。
DALI 是由 64 个短地址和 16 个组地址组成的网络，执行主机与从机间或多个从机间的半双工命令通信。
DALI 命令用于以下目的，如设置具有 8 位精确度的照明控制等级并保存，或在 16 个照明控制等级中任意转换。
通信速度为 1200 Hz \pm 10%。


14.2 串行接口UART6/DALI的配置

串行接口 UART6/DALI 包括以下硬件。

表 14-1. 串行接口 UART6/DALI 的配置

条目	配置
寄存器	UART 接收缓冲器寄存器 6 (RXB6) UART/DALI 接收移位寄存器 6 (RXS6) DALI 接收缓冲器寄存器 (RXBDL) UART/DALI 发送缓冲器寄存器 6 (TXB6) UART/DALI 发送移位寄存器 6 (TXS6)
控制寄存器	UART/DALI 模式控制寄存器 (UADLCTL) UART/DALI 操作模式寄存器 6 (ASIM6) UART/DALI 接收错误状态寄存器 6 (ASIS6) UART 发送状态寄存器 6 (ASIF6) 时钟选择寄存器 6 (CKSR6) 波特率发生器控制寄存器 6 (BRGC6) LIN 操作控制寄存器 6 (ASICL6) 输入转换控制寄存器 (ISC) 端口模式寄存器 6 (PM6) 端口寄存器 6 (P6) 端口输出模式寄存器 6 (POM6)

图 14-4. 串行接口 UART6/DALI 的功能框图



注 1.可由输入转换控制寄存器 (ISC) 选择。

2.当使用 P60/TXD6/SCLA0 引脚作为串行接口 UART6/DALI 的数据输出时, POM60 清零。

(1) UART 接收缓冲器寄存器 6 (RXB6)

该 8 位寄存器存储由 UART/DALI 接收移位寄存器 6 (RXS6) 转换的并行数据。

每接收到 1 字节数据，就将新的接收数据从 RXS6 传输到该寄存器。如果数据长度设置为 7 位，则按如下方式传输数据。

- 在 LSB 接收中，将接收数据传输到 RXB6 的位 0 至位 6 而 RXB6 的 MSB 位始终为 0。
- 在 MSB 接收中，将接收数据传输到 RXB6 的位 1 至位 7 而 RXB6 的 LSB 位始终为 0。

如果发生溢出错误 (OVE6)，则接收数据将不会传输到 RXB6 中。

可由 8 位存储操作指令读取 RXB6。不能向该寄存器写入任何数据。

产生的复位信号将该寄存器置为 FFH。

<R> **注意事项** 在 DALI 模式中 (UADLSEL = 1)，未定义 RXB6 值。

(2) DALI 接收缓冲器寄存器 (RXBDL)

该寄存器用于存储 DALI 从机接收期间经过曼彻斯特译码器由 UART/DALI 接收移位寄存器 6 (RXS6) 转换的 2 字节数据。

地址信息存储在较高的 1 字节，数据信息存储在较低的 1 字节。

可由 16 位存储操作指令读取 RXBDL。不能向该寄存器写入任何数据。

产生的复位信号将该寄存器置为 FFFFH。

<R> **注意事项** 在 UART 模式中 (UADLSEL = 0)，未定义 RXBDL 值。

备注 DALI 通信期间固定为 MSB 先行。

(3) UART/DALI 接收移位寄存器 6 (RXS6)

该寄存器将输入至 RxD6 引脚的串行数据转换为并行数据。

RXS6 不能由程序直接操作。

(4) UART/DALI 发送缓冲器寄存器 6 (TXB6)

该缓冲寄存器用于设置发送数据。当将数据写入 TXB6 时发送开始。该寄存器可由 8 位存储操作指令读写。

产生的复位信号将该寄存器设置为 FFH。

注意事项 1. 当 UART 发送状态寄存器 6 (ASIF6) 的位 1 (TXBF6) 为 1 时，禁止向 TXB6 写入数据。

2. 通信操作期间 (当 UART/DALI 操作模式寄存器 6 (ASIM6) 的位 7 和位 6 (POWER6、TXE6) 为 1 或当 ASIM6 的位 7 和位 5 (POWER6、RXE6) 为 1 时)，禁止刷新 (写入相同值) TXB6。

3. 在设置 TXE6 = 1 后经过至少一个基准时钟 (fxCLK6) 后，再将发送数据设置给 TXB6。

(5) UART/DALI 发送移位寄存器 6 (TXS6)

该寄存器将 TXB6 中要传输的数据作为串行数据从 TxD6 引脚移出。第一次发送时紧接写入 TXB6 后，或者连续发送时发送了一帧数据后紧接 INTST6 发生前，数据从 TXB6n 传输。数据从 TXB6 传输并在基准时钟的上升沿由 TxD6 引脚发送。

TXS6 不能由程序直接操作。

备注 DALI 通信期间，从 TxD6 引脚输出由曼彻斯特编码器调制的信号。

14.3 控制串行接口UART6/DALI的寄存器

串行接口 UART6/DALI 由以下九种寄存器控制。

○ UART 模式中

- UART/DALI 模式控制寄存器 (UADLCTL)
- UART/DALI 操作模式寄存器 6 (ASIM6)
- UART/DALI 接收错误状态寄存器 6 (ASIS6)
- UART 发送状态寄存器 6 (ASIF6)
- 时钟选择寄存器 6 (CKSR6)
- 波特率发生器控制寄存器 6 (BRGC6)
- LIN 操作控制寄存器 6 (ASICL6)
- 输入转换控制寄存器 (ISC)
- 端口模式寄存器 6 (PM6)
- 端口寄存器 6 (P6)
- <R> 端口输出模式寄存器 6 (POM6)

○ DALI 模式中

- UART/DALI 模式控制寄存器 (UADLCTL)
- UART/DALI 操作模式寄存器 6 (ASIM6)
- UART/DALI 接收错误状态寄存器 6 (ASIS6)
- 时钟选择寄存器 6 (CKSR6)
- 波特率发生器控制寄存器 6 (BRGC6)
- 端口模式寄存器 6 (PM6)
- 端口寄存器 6 (P6)
- 端口输出模式寄存器 6 (POM6)

(1) UART/DALI 模式控制寄存器 (UADLCTL)

该寄存器是 8 位寄存器，用于控制是在 UART 模式中还是在 DALI 模式中操作串行接口 UART6/DALI。

可通过 1 位或 8 位存储操作指令设置该寄存器。

产生的复位信号将该寄存器置为 00H。

图 14-5. UART/DALI 模式控制寄存器 (UADLCTL) 的格式

地址: FF5BH 复位后: 01H R/W

符号	7	6	5	4	3	2	1	<0>
UADLCTL	0	0	0	0	0	0	0	UADLSEL
UADLSEL	操作模式							
	0	UART 模式						
	1	DALI 模式						

注 重写 UADLSEL 位时确保 POWER6、TXE6 和 RXE6 = 0。

(2) UART/DALI 操作模式寄存器 6 (ASIM6)

该 8 位寄存器用于控制串行接口 UART6/DALI 的串行通信操作。

可通过 1 位或 8 位存储操作指令设置该寄存器。

产生的复位信号将该寄存器置为 01H。

备注 通信操作期间（当 ASIM6 的位 7 和位 6 (POWER6、TXE6) = 1 或 ASIM6 的位 7 和位 5 (POWER6、RXE6) = 1 时）可用软件刷新 ASIM6（写入相同值）。

图 14-6. UART/DALI 操作模式寄存器 6 (ASIM6) 的格式 (1/2)

地址： FF50H 复位后： 01H R/W

符号	<7>	<6>	<5>	4	3	2	1	0	
ASIM6	POWER6	TXE6	RXE6	PS61	PS60	CL6	SL6	ISRM6	
POWER6	允许/禁止内部操作时钟的操作								
0 ^{#1}	禁止内部操作时钟的操作（将时钟固定为低电平），且对内部电路进行异步复位 ^{#2} 。								
1	允许内部操作时钟的操作								
TXE6	允许/禁止发送								
0	禁止发送（同步复位发送电路）。								
1	允许发送								
RXE6	允许/禁止接收								
0	禁止接收（同步复位接收电路）。								
1	允许接收								

- 注**
1. 发送期间 POWER6 = 0 时，TxD6 引脚的输出恒为高电平（TXDLV6 = 0 时），而来自 RxD6 引脚的输入恒为高电平。
 2. 复位 UART/DALI 接收错误状态寄存器 6 (ASIS6)、UART 发送状态寄存器 6 (ASIF6)、LIN 操作控制寄存器 6 (ASICL6) 的位 7 (SBRF6) 和位 6 (SBRT6)、UART 接收缓冲寄存器 6 (RXB6) 和 DALI 接收缓冲寄存器 (RXBDL)。

图 14-6. UART/DALI 操作模式寄存器 6 (ASIM6) 的格式 (2/2)

PS61	PS60	发送操作	接收操作
0	0	不输出奇偶校验。	没有奇偶校验位接收。
0	1	输出 0 校验。	以 0 校验 ^注 的方式接收
1	0	输出奇校验。	以奇校验的方式进行判断。
1	1	输出偶校验。	以偶校验的方式进行判断。

CL6	指定发送/接收数据的字符长度
0	数据的字符长度 = 7 位
1	数据的字符长度 = 8 位

SL6	指定发送数据的停止位位数
0	停止位位数 = 1
1	停止位位数 = 2

ISRM6	若发生错误, 允许/禁止接收完成中断的产生
0	发生错误时, 产生“INTSRE6” (此时, 不产生 INTSR6)。
1	发生错误时, 产生“INTSR6” (此时, 不产生 INTSRE6)。

注 如果选择“以 0 校验的方式”接收, 则不执行奇偶校验的判断。因此, 不要设置 UART/DALI 接收错误状态寄存器 6 (ASIS6) 的位 2 (PE6), 且不发生错误中断。

- 注意事项**
- 若要开始发送, 需将 **POWER6** 置为 1, 然后将 **TXE6** 置为 1。若要停止发送, 需将 **TXE6** 清除为 0, 然后将 **POWER6** 清除为 0。
 - 若要开始接收, 需将 **POWER6** 置为 1, 然后将 **RXE6** 置为 1。若要停止接收, 需将 **RXE6** 清除为 0, 然后将 **POWER6** 清除为 0。
 - 当向 **RxD6** 引脚输入高电平时, 将 **POWER6** 置为 1 而后将 **RXE6** 置为 1。如果在输入低电平时将 **POWER6** 置为 1 并将 **RXE6** 置为 1, 则启动接收。
 - TXE6** 和 **RXE6** 与由 **CKSR6** 设置的基准时钟 (**fxCLK6**) 同步。若要再次使能发送或接收, 在 **TXE6** 或 **RXE6** 已清 0 后至少经过基准时钟的两个时钟后, 再将 **TXE6** 或 **RXE6** 置为 1。如果在基准时钟的两个时钟内设置 **TXE6** 或 **RXE6**, 则发送电路或接收电路可能不能正常初始化。
 - 在设置 **TXE6 = 1** 后过至少一个基准时钟 (**fxCLK6**) 后, 再将发送数据设置给 **TXB6**。
 - 重写 **PS61**、**PS60** 和 **CL6** 位前将 **TXE6** 和 **RXE6** 位清除为 0。
 - 在 LIN 通信操作中使用, 将 **PS61** 和 **PS60** 位固定为 0。
 - 重写 **SL6** 位前将 **TXE6** 清除为 0。接收总是在“停止位的位数 = 1”时执行, 因此不会被 **SL6** 位的设置值影响。
 - 重写 **ISRM6** 位时确保 **RXE6 = 0**。
 - 如果选择 DALI 通信 (**UADLSEL = 1**), **PS60**、**PS61** 和 **CL6** 的设置无效。

(3) UART/DALI 接收错误状态寄存器 6 (ASIS6)

该寄存器指示串行接口 UART6/DALI 接收完成时的错误状态。该寄存器用 8 位存储操作指令进行只读。

复位信号的产生，或将 ASIM6 的位 7 (POWER6) 或位 5 (RXE6) 清除为 0 都将该寄存器清除为 00H。读取该寄存器时会读到 00H。

如果发生接收错误，则读取 ASIS6 而后读取 UART 接收缓冲寄存器 (RXB6) 或 DALI 接收缓冲寄存器 (RXBDL) 以清除错误标志。

- 注意事项**
1. 在 UART 模式 (UADLSEL = 0) 中，仅使用 PE6、FE6 和 OVE6 位。UART 模式中读取 MFE 位时值为 0。
 2. 在 DALI 模式 (UADLSEL = 1) 中，仅使用 MFE、FE6 和 OVE6。DALI 模式中读取 PE6 位时值为 0。

图 14-7. UART/DALI 接收错误状态寄存器 6 (ASIS6) 的格式

地址: FF53H 复位后: 00H R

符号	7	6	5	4	3	2	1	0
ASIS6	MFE	0	0	0	0	PE6	FE6	OVE6

MFE	指示曼彻斯特帧错误的状态标志
0	如果 POWER6 = 0 或 RXE6 = 0, 或者读取 ASIS6 寄存器
1	DALI 接收期间检测到未编码的数据

PE6	指示奇偶校验错误的状态标志
0	如果 POWER6 = 0 或 RXE6 = 0, 或者读取 ASIS6 寄存器
1	如果发送数据的奇偶校验位与 UART 接收完成时的奇偶位不匹配

FE6	指示帧错误的状态标志
0	如果 POWER6 = 0 或 RXE6 = 0, 或者读取 ASIS6 寄存器
1	如果 UART 或 DALI 接收完成时, 没有检测到停止位

OVE6	指示溢出错误的状态标志
0	如果 POWER6 = 0 或 RXE6 = 0, 或者读取 ASIS6 寄存器
1	如果将接收数据设置给 RXB6 寄存器, 且在读取该数据之前下一次接收操作已完成。

- 注意事项**
1. 根据 UART/DALI 操作模式寄存器 6 (ASIM6) 的 PS61 和 PS60 位的设置值不同, PE6 位的操作有所不同。
 2. 对于接收数据的停止位, 仅检查第一个停止位, 而与停止位的位数无关。
 3. 如果发生溢出错误, 则下一个接收数据不会写入接收缓冲寄存器 6 (RXB6) 或 DALI 接收缓冲寄存器 (RXBDL) 而是会被丢弃。
 4. 如果从 ASIS6 读取数据, 则产生一个等待周期。当外围硬件时钟 (fPRS) 停止时, 禁止从 ASIS6 读取数据。详情参考第三十一章 关于等待的注意事项。

(4) UART 发送状态寄存器 6 (ASIF6)

该寄存器指示串行接口 UART6 的发送状态。其中包括两个状态标志位 (TXBF6 和 TXSF6)。

在数据从 TXB6 寄存器传输至 TXS6 寄存器后通过向 TXB6 寄存器写入下一个数据，即使在中断期间仍能使发送不间断的连续进行。

用 8 位存储操作指令对该寄存器进行只读操作。

复位信号的产生，或将 ASIM6 的位 7 (POWER6) 或位 6 (RXE6) 清除为 0 都将该寄存器清除为 00H。

注意事项 DALI 模式 (UADLSEL = 1) 中不使用 ASICL6。DALI 模式中 TXBF6、TXSF6 位的读取值为 0。

图 14-8. UART 发送状态寄存器 6 (ASIF6) 的格式

地址: FF55H 复位后: 00H R

符号	7	6	5	4	3	2	1	0
ASIF6	0	0	0	0	0	0	TXBF6	TXSF6

TXBF6	发送缓冲器数据标志
0	如果 POWER6 = 0 或 TXE6 = 0 时，或者将数据传输至 UART/DALI 发送移位寄存器 6 (TXS6)
1	将数据写入发送缓冲寄存器 6 (TXB6) 时 (TXB6 中存在数据)

TXSF6	发送移位寄存器数据标志
0	如果 POWER6 = 0 或 TXE6 = 0，或者传输完成后下一个数据不从发送缓冲寄存器 6 (TXB6) 传输时
1	如果数据从发送缓冲寄存器 6 (TXB6) (正在发送数据) 传输时

- 注意事项**
- 若要连续发送数据，将第一个发送数据 (第一个字节) 写入 TXB6 寄存器。确保检查 TXBF6 标志为“0”。如果正确，则将下一个发送数据 (第二个字节) 写入 TXB6 寄存器。如果在 TXBF6 标志为“1”时，将数据写入 TXB6 寄存器，则发送数据将得不到保证。
 - 若要在连续发送完成时初始化发送单元，确保在发送完成中断产生后检测 TXSF6 标志为“0”，然后再执行初始化。如果在 TXSF6 标志为“1”时执行初始化，则发送数据将得不到保证。

(5) 时钟选择寄存器 6 (CKSR6)

该寄存器用来选择串行接口 UART6/DALI 的基准时钟。可用 8 位存储操作指令设置 CKSR6。复位信号产生后将该寄存器置为 00H。

备注 通信操作期间 (当 ASIM6 的位 7 和位 6 (POWER6、TXE6) = 1 或 ASIM6 的位 7 和位 5 (POWER6、RXE6) = 1 时) 可用软件刷新 CKSR6 (写入相同值)。

图 14-9. 时钟选择寄存器 6 (CKSR6) 的格式

地址: FF56H 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
CKSR6	0	0	0	0	TPS63	TPS62	TPS61	TPS60

TPS63	TPS62	TPS61	TPS60	基准时钟 (f _{XCLK6}) 选择				
				f _{PRS} = 2 MHz	f _{PRS} = 5 MHz	f _{PRS} = 10 MHz	f _{PRS} = 20 MHz (使用 PLL 时)	
0	0	0	0	f _{PRS}	2 MHz	5 MHz	10 MHz	20 MHz
0	0	0	1	f _{PRS} /2	1 MHz	2.5 MHz	5 MHz	10 MHz
0	0	1	0	f _{PRS} /2 ²	500 kHz	1.25 MHz	2.5 MHz	5 MHz
0	0	1	1	f _{PRS} /2 ³	250 kHz	625 kHz	1.25 MHz	2.5 MHz
0	1	0	0	f _{PRS} /2 ⁴	125 kHz	312.5 kHz	625 kHz	1.25 MHz
0	1	0	1	f _{PRS} /2 ⁵	62.5 kHz	156.25 kHz	312.5 kHz	625 kHz
0	1	1	0	f _{PRS} /2 ⁶	31.25 kHz	78.13 kHz	156.25 kHz	312.5 kHz
0	1	1	1	f _{PRS} /2 ⁷	15.625 kHz	39.06 kHz	78.13 kHz	156.25 kHz
1	0	0	0	f _{PRS} /2 ⁸	7.813 kHz	19.53 kHz	39.06 kHz	78.13 kHz
1	0	0	1	f _{PRS} /2 ⁹	3.906 kHz	9.77 kHz	19.53 kHz	39.06 kHz
1	0	1	0	f _{PRS} /2 ¹⁰	1.953 kHz	4.88 kHz	9.77 kHz	19.53 kHz
其它				禁止设置				

注意事项 重写 TPS63 至 TPS60 时确保 POWER6 = 0。

- 备注**
1. f_{PRS}: 外围硬件时钟频率
 2. TMC506: 8 位定时器模式控制寄存器 50 (TMC50) 的位 6
TMC501: TMC50 的位 1

(6) 波特率发生器控制寄存器 6 (BRGC6)

该寄存器设置串行接口 UART6/DALI 8 位计数器的分频值。

可用 8 位存储操作指令设置 BRGC6。

产生的复位信号将该寄存器设置为 FFH。

备注 通信操作期间 (当 ASIM6 的位 7 和位 6 (POWER6、TXE6) = 1 或 ASIM6 的位 7 和位 5 (POWER6、RXE6) = 1 时) 可用软件刷新 BRGC6 (写入相同值)。

图 14-10. 波特率发生器控制寄存器 6 (BRGC6) 的格式

地址: FF57H 复位后: FFH R/W

符号	7	6	5	4	3	2	1	0
BRGC6	MDL67	MDL66	MDL65	MDL64	MDL63	MDL62	MDL61	MDL60

MDL67	MDL66	MDL65	MDL64	MDL63	MDL62	MDL61	MDL60	k	8 位计数器的输出时钟选择	
									UART 模式	DALI 模式
0	0	0	0	0	0	×	×	×	禁止设置	禁止设置
0	0	0	0	0	1	0	0	4	f _{XCLK6} /4	
0	0	0	0	0	1	0	1	5	f _{XCLK6} /5	
0	0	0	0	0	1	1	0	6	f _{XCLK6} /6	
0	0	0	0	0	1	1	1	7	f _{XCLK6} /7	
0	0	0	0	1	0	0	0	8	f _{XCLK6} /8	
•	•	•	•	•	•	•	•	•		•
•	•	•	•	•	•	•	•	•		•
•	•	•	•	•	•	•	•	•		•
•	•	•	•	•	•	•	•	•		•
•	•	•	•	•	•	•	•	•		•
1	1	1	1	1	1	0	0	252	f _{XCLK6} /252	
1	1	1	1	1	1	0	1	253	f _{XCLK6} /253	
1	1	1	1	1	1	1	0	254	f _{XCLK6} /254	
1	1	1	1	1	1	1	1	255	f _{XCLK6} /255	

- 注意事项**
1. 重写 MDL67 至 MDL60 位时, 确保 ASIM6 寄存器的位 6 (TXE6) 和位 5 (RXE6) = 0。
 2. UART 模式中波特率是 8 位计数器输出时钟的二分频。
 3. DALI 模式中波特率是 8 位计数器输出时钟的四分频。

- 备注**
1. f_{XCLK6}: 由 CKSR6 寄存器的 TPS63 至 TPS60 位所选的基准时钟的频率
 2. k: 由 MDL67 至 MDL60 位设置的值 (k = 4, 5, 6, ..., 255)
 3. ×: 忽略

(7) LIN 操作控制寄存器 6 (ASICL6)

该寄存器用于控制串行接口 UART6 的串行通信操作。

ASICL6 可由 1 位或 8 位存储器操作指令设置。

产生的复位信号将该寄存器置为 16H。

- 注意事项 1.** DALI 模式 (UADLSEL = 1) 中不使用 ASICL6。DALI 模式中, 即使设置了 SBRT6、SBTT6、SBL62 至 SBL60、DIR6 和 TXDLV6 位, 设置内容也是无效的。SBRF6 位的读出值为 0。
- 2.** 通信操作期间 (当 ASIM6 的位 7 和位 6 (POWER6、TXE6) = 1 或 ASIM6 的位 7 和位 5 (POWER6、RXE6) = 1 时) 可用软件刷新 ASICL6 (写入相同值)。但是, 在 SBF 接收 (SBRT6 = 1) 或 SBF 发送 (从 SBTT6 被置 (1) 到发生 INTST6) 期间禁止通过刷新操作同时将 SBRT6 和 SBTT6 置为 1, 这是因为有可能再次触发 SBF 接收或 SBF 发送。

图 14-11. LIN 操作控制寄存器 6 (ASICL6) 的格式 (1/2)

地址: FF58H 复位后: 16H R/W[※]

符号	<7>	<6>	5	4	3	2	1	0
ASICL6	SBRF6	SBRT6	SBTT6	SBL62	SBL61	SBL60	DIR6	TXDLV6
SBRF6	SBF 接收状态标志							
0	如果 POWER6 = 0 和 RXE6 = 0 或者 SBF 接收已正确完成时							
1	SBF 接收正在进行中							
SBRT6	SBF 接收触发							
0	-							
1	SBF 接收触发							
SBTT6	SBF 发送触发							
0	-							
1	SBF 发送触发							

注 位 7 为只读位。

图 14-11. LIN 操作控制寄存器 6 (ASICL6) 的格式 (2/2)

SBL62	SBL61	SBL60	SBF 发送输出宽度控制
1	0	1	输出 13 位长度的 SBF。
1	1	0	输出 14 位长度的 SBF。
1	1	1	输出 15 位长度的 SBF。
0	0	0	输出 16 位长度的 SBF。
0	0	1	输出 17 位长度的 SBF。
0	1	0	输出 18 位长度的 SBF。
0	1	1	输出 19 位长度的 SBF。
1	0	0	输出 20 位长度的 SBF。

DIR6	首位指定
0	MSB
1	LSB

TXDLV6	允许/禁止反转 TxD6 输出
0	TxD6 的正常输出
1	TxD6 的反向输出

- 注意事项**
1. 在 SBF 接收错误的情况下，模式将返回到 SBF 接收模式。SBRF6 标志的状态保持为 (1)。
 2. 设置 SBRT6 位之前，确保 ASIM6 的位 7 (POWER6) 和位 5 (RXE6) = 1。设置 SBRT6 位为 1 后，在 SBF 接收完成前 (产生中断请求信号前) 禁止将其清除为 0。
 3. SBRT6 位的读出值始终为 0。SBF 接收已正确完成后，SBRT6 自动清除为 0。
 4. 设置 SBTT6 位为 1 之前，确保 ASIM6 的位 7 (POWER6) 和位 6 (TXE6) = 1。设置 SBTT6 位为 1 后，在 SBF 发送完成前 (产生中断请求信号前) 禁止将其清除为 0。
 5. SBTT6 位的读出值始终为 0。在 SBF 发送结束时 SBTT6 自动清除为 0。
 6. 接收期间禁止将 SBRT6 位设置为 1，而在发送期间禁止将 SBTT6 位设置为 1。
 7. 重写 DIR6 和 TXDLV6 位之前，将 TXE6 和 RXE6 位清除为 0。
 8. 当将 TXDLV6 位置为 1 时 (TxD6 反向输出)，TxD6/SCLA0/P60 引脚不能用作通用端口，这与 POWER6 和 TXE6 的设置无关。将 TxD6/SCLA0/P60 引脚用作通用端口时，将 TXDLV6 位清除为 0 (TxD6 正常输出)。

(8) 输入转换控制寄存器 (ISC)

输入转换控制寄存器 (ISC) 用于在 LIN (局部互联网) 接收期间接收从主机发送的状态信号。

当将 ISC0 和 ISC1 设置为 1 时, 从 RxD6 引脚输入的信号将作为 INTP0 和 TI000 的输入源 (参考图 14-3 LIN 接收操作的端口配置)。

可通过 1 位或 8 位的存储操作指令设置该寄存器。

复位信号产生后该寄存器清除为 00H。

图 14-12. 输入转换控制寄存器 (ISC) 的格式

地址: FF4FH 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
ISC	0	0	0	0	0	0	ISC1	ISC0

ISC1	TI000 输入源选择
0	TI000
1	RxD6

ISC0	INTP0 输入源选择
0	INTP0
1	RxD6

备注 78K0/IA2: P00/TI000/INTP0/<TOH1>/<TI51>、P121/X1/TOOLC0/<TI000>/<INTP0>、RxD6/SDAA0/P61

78K0/IB2: P00/TI000/INTP0、P121/X1/TOOLC0/<TI000>/<INTP0>、RxD6/SDAA0/P61

(9) 端口模式寄存器 6 (PM6)

这些寄存器按位设置端口 6 的输入/输出。

可通过 1 位或 8 位的存储操作指令设置 PM6。

产生的复位信号将该寄存器设置为 FFH。

P60/TxD6/SCLA0 引脚用作串行接口数据输出时, 将 PM60 清除为 0, 并将 P60 的输出锁存置为 1。

P61/RxD6/SDAA0 引脚用作串行接口数据输入时, 将 PM61 置为 1。此时 P61 的输出锁存可能为 0 或者为 1。

图 14-13. 端口模式寄存器 6 (PM6) 的格式

地址: FF26H 复位后: FFH R/W

符号	7	6	5	4	3	2	1	0
PM6	1	1	1	1	1	1	PM61	PM60

PM6n	P6n 引脚 I/O 模式选择 (n = 0、1)
0	输出模式 (输出缓存器打开)
1	输入模式 (输出缓冲器关闭)

(10) 端口输出模式寄存器 6 (POM6)

该寄存器以 1 位为单元设置 P60 和 P61 的输出模式。

使用 P60/TxD6/SCLA0 引脚作为串行接口 UART6/DALI 的数据输出时, POM60 清零。

可通过 1 位或 8 位的存储操作指令设置该寄存器。

复位信号产生后该寄存器清除为 00H。

图 14-14. 端口输出模式寄存器 6 (POM6) 的格式

地址: FF2AH 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
POM6	0	0	0	0	0	0	POM61	POM60

POM6n	P6n 引脚输出模式选择 (n = 0, 1)
0	普通输出 (CMOS 输出) 模式
1	N 沟道开漏输出 (V_{DD} 可承受电压范围) 模式

14.4 串行接口UART6/DALI的操作

串行接口 UART6/DALI 具有以下三种模式。

- 操作停止模式
- 异步串行接口（UART）模式
- DALI 模式

14.4.1 操作停止模式

在该模式中，不执行串行通信，从而可以减少功耗。此外，该模式下引脚可用作普通的端口引脚。若要设置操作停止模式，需将 ASIM6 的位 7、6 和 5（POWER6、TXE6 和 RXE6）清除为 0。

(1) 使用的寄存器

通过 UART/DALI 操作模式寄存器 6（ASIM6）设置操作停止模式。

ASIM6 可由 1 位或 8 位存储器操作指令设置。

产生的复位信号将该寄存器置为 01H。

地址： FF50H 复位后： 01H R/W

符号	<7>	<6>	<5>	4	3	2	1	0
ASIM6	POWER6	TXE6	RXE6	PS61	PS60	CL6	SL6	ISRM6
	POWER6	允许/禁止内部操作时钟的操作						
	0 ^{#1}	禁止内部操作时钟的操作（将时钟固定为低电平）并对内部电路进行异步复位 ^{#2} 。						
	TXE6	允许/禁止发送						
	0	禁止发送（同步复位发送电路）。						
	RXE6	允许/禁止接收						
	0	禁止接收（同步复位接收电路）。						

- 注
1. 发送期间 POWER6 = 0 时，TxD6 引脚的输出固定为高电平（TXDLV6 = 0 时），来自 RxD6 引脚的输入固定为高电平。
 2. 复位 UART/DALI 接收错误状态寄存器 6（ASIS6）、UART 发送状态寄存器 6（ASIF6）、LIN 操作控制寄存器 6（ASICL6）的位 7（SBRF6）和位 6（SBRT6）、UART 接收缓冲寄存器 6（RXB6）和 DALI 接收缓冲寄存器（RXBDL）。

注意事项 清除 TXE6 和 RXE6 为 0 后将 POWER6 清除为 0 以停止操作。
若要开始通信，需将 POWER6 置为 1，然后将 TXE6 或 RXE6 置为 1。

备注 要将 TxD6/SCLA0/P60 和 RxD6/SDAA0/P61 引脚用作通用端口引脚，请参考第四章 端口功能。

14.4.2 异步串行接口 (UART) 模式

该模式下，起始位后发送/接收 1 字节数据，可执行全双工操作。
使用专用 UART 波特率发生器，可在宽范围波特率中进行通信。

(1) 使用的寄存器

- UART/DALI 模式控制寄存器 (UADLCTL)
- UART/DALI 操作模式寄存器 6 (ASIM6)
- UART/DALI 接收错误状态寄存器 6 (ASIS6)
- UART 发送状态寄存器 6 (ASIF6)
- 时钟选择寄存器 6 (CKSR6)
- 波特率发生器控制寄存器 6 (BRGC6)
- UART/DALI 发送缓冲寄存器 6 (TXB6)
- LIN 操作控制寄存器 6 (ASICL6)
- 输入转换控制寄存器 (ISC)
- 端口模式寄存器 6 (PM6)
- 端口寄存器 6 (P6)
- <R> 端口输出模式寄存器 6 (POM6)

UART 模式下设置操作的基本步骤如下所示。

- <1> 将 UADLCTL 寄存器的位 0 (UADLSEL) 清除为 0 (参考图 14-5)。
- <2> 设置 CKSR6 寄存器 (参考图 14-9)。
- <3> 设置 BRGC6 寄存器 (参考图 14-10)。
- <4> 设置 ASIM6 寄存器的位 0 至 4 (ISRM6、SL6、CL6、PS60、PS61) (参见图 14-6)。
- <5> 设置 ASICL6 寄存器的位 0 和 1 (TXDLV6、DIR6) (参考图 14-11)。
- <6> 将 ASIM6 寄存器的位 7 (POWER6) 置为 1。
- <7> 将 ASIM6 寄存器的位 6 (TXE6) 置为 1。 → 使能发送。
将 ASIM6 寄存器的位 5 (RXE6) 置为 1。 → 使能接收。
- <8> 向 TXB6 寄存器写入数据。 → 开始数据发送。

注意事项 设置端口模式寄存器和端口寄存器时，要考虑与通信另一方的关系。

寄存器设置与引脚的关系如下所示。

表 14-2. 寄存器设置与引脚之间的关系

POWER 6	TXE6	RXE6	PM60	P60	PM61	P61	POM60	POM61	UART6 操作	引脚功能	
										TxD6/ SCLA0/ P60	RxD6/ SDAA0/ P61
0	0	0	×注	×注	×注	×注	×注	×注	停止	P60	P61
			0	1	0	1	1	1		SCLA0	SDAA0
1	0	1	×注	×注	1	×	×注	×	接收	P60	RxD6
	1	0	0	1	×注	×注	0	×注	发送	TxD6	P61
	1	1	0	1	1	×	0	×	发送/ 接收	TxD6	RxD6

注 可以设置为端口功能。

备注 ×: 忽略
 POWER6: UART/DALI 操作模式寄存器 6 (ASIM6) 的位 7
 TXE6: ASIM6 的位 6
 RXE6: ASIM6 的位 5
 PM6×: 端口模式寄存器
 P6×: 端口输出锁存
 POM60, POM61: 端口输出模式寄存器 6 的位 0 和位 1 (POM6)


(2) 通信操作

(a) 正常发送/接收数据的格式和波形举例


图 14-14 和 14-15 所示为正常发送/接收数据的格式和波形示例。

图 14-14. 正常 UART 发送/接收数据的格式

1. LSB 发送/接收



2. MSB 发送/接收



每个数据帧包括以下位。

- 起始位 ... 1 位
- 数据位 ... 7 或 8 位
- 奇偶校验位 ... 偶校验位、奇校验位、0 校验位或者无校验位
- 停止位 ... 1 或 2 位


由 UART/DALI 操作模式寄存器 6 (ASIM6) 指定每个数据帧中的数据位、奇偶位和停止位的长度。

由 LIN 操作控制寄存器 6 (ASICL6) 的位 1 (DIR6) 指定数据是按 LSB 通信还是按 MSB 通信。


由 ASICL6 的位 0 (TXDLV6) 指定 Tx/D6 引脚是输出正常数据还是反向数据。

图 14-15. 正常 UART 发送/接收数据波形举例


1. 数据长度：8 位，LSB，奇偶性：偶校验，停止位：1 位，通信数据：55H



2. 数据长度：8 位，MSB，奇偶性：偶校验，停止位：1 位，通信数据：55H




3. 数据长度：8 位，MSB，奇偶性：偶校验，停止位：1 位，通信数据：55H，TxD6 引脚反向输出



4. 数据长度：7 位，LSB，奇偶性：奇校验，停止位：2 位，通信数据：36H



5. 数据长度：8 位，LSB，奇偶性：无，停止位：1 位，通信数据：87H



(b) 奇偶类型和操作

奇偶位用于检测通信数据中的位错误。通常，在发送端和接收端使用相同的奇偶位类型。对于偶校验和奇校验，可检测出 1 位（奇数）错误。对于零校验和无校验，不能检测出错误。

注意事项 当器件用于 LIN 通信操作时，将 **PS61** 和 **PS60** 位固定为 **0**。

(i) 偶校验

• 发送

包括奇偶位的发送数据中为“1”的位数控制为偶数。

奇偶位的值如下所示。

若发送数据中为“1”的位数为奇数： 1

若发送数据中为“1”的位数为偶数： 0

• 接收

计算包括奇偶位在内的接收数据中为“1”的位数。若为奇数，则发生奇偶校验错误。

(ii) 奇校验

• 发送

与偶校验不同，包括奇偶位的发送数据中为“1”的位数控制为奇数。

若发送数据中为“1”的位数为奇数： 0

若发送数据中为“1”的位数为偶数： 1

• 接收

计算包括奇偶位在内的接收数据中为“1”的位数。若为偶数，则发生奇偶校验错误。

(iii) 0 校验

无论发送数据为何值，发送时校验位清 0。

接收数据时认为接收数据中没有校验位，因此不会产生校验错误。

(iv) 无校验

发送数据中没有校验位。

接收数据时认为接收数据时无校验位，因此不会产生校验错误。

(c) 正常发送



当 UART/DALI 操作模式寄存器 6 (ASIM6) 的位 7 (POWER6) 设置为 1 且 ASIM6 的位 6 (TXE6) 设置为 1 时, 发送使能。通过向 UART/DALI 发送缓冲寄存器 6 (TXB6) 写入发送数据以启动发送。自动给数据添加起始位、奇偶校验位以及停止位。

当发送开始时, TXB6 中的数据传输至 UART/DALI 发送移位寄存器 6 (TXS6)。此后, 发送数据相继从 TXS6 输出至 TxD6 引脚。当发送完成时, 添加由 ASIM6 设置的奇偶校验位和停止位并产生发送完成中断请求 (INTST6)。

直到将下一个要发送的数据写入 TXB6 时发送才会停止。

图 14-16 所示为发送完成中断请求 (INTST6) 的时序。最后的停止位以输出输出就发生该中断。

图 14-16. 正常发送完成中断请求时序

1. 停止位长度: 1**2. 停止位长度: 2**

(d) 连续发送

当 UART/DALI 发送移位寄存器 6 (TXS6) 启动移位操作时，下一发送数据就可写入 UART/DALI 发送缓冲寄存器 6 (TXB6)。因此，发送完一个数据帧之后，即使在执行 INTST6 中断服务时也能够连续发送数据，从而能实现高效的通信速率。此外，当产生发送完成中断时，通过读取 UART 发送状态寄存器 6 (ASIF6) 的位 0 (TXSF6)，可以不用等待一个数据帧的发送时间而可以有效写入 TXB6 寄存器两次 (2 个字节)。

若要连续发送数据，务必访问 ASIF6 寄存器以检查发送状态以及能否写入 TXB6 寄存器，然后再写入数据。

- 注意事项**
1. 连续发送期间，ASIF6 寄存器的 TXBF6 和 TXSF6 标志从“10”分别变为“11”和“01”。因此若要检查状态，不能使用 TXBF6 和 TXSF6 标志的组合进行判断。执行连续发送时只读取 TXBF6 标志。
 2. 当器件用于 LIN 通信操作时，不能使用连续发送功能。确保向 UART/DALI 发送缓冲寄存器 6 (TXB6) 写入发送数据前，异步串行接口 UART 发送状态寄存器 6 (ASIF6) 为 00H。

TXBF6	写入 TXB6 寄存器
0	允许写入
1	禁止写入

注意事项 若要连续发送数据，将第一个发送数据（首字节）写至 TXB6 寄存器。务必检查到 TXBF6 标志为“0”。如果正确，将下一个发送数据（第二个字节）写入 TXB6 寄存器。如果在 TXBF6 标志为“1”时将数据写至 TXB6 寄存器，则发送数据将不能得到保证。


使用 TXSF6 标志可以检查通信状态。

TXSF6	发送状态
0	发送完成。
1	发送正在进行中。

- 注意事项**
1. 若要在连续发送完成时初始化发送单元，确保在发送完成中断产生后检测到 TXSF6 标志为“0”，然后再执行初始化。如果在 TXSF6 标志为“1”时执行初始化，则发送数据将不能得到保证。
 2. 连续发送期间，在一数据帧发送之后，INTST6 中断服务执行之前，有可能完成下一次发送。可以通过开发可对发送数据的数量进行计数的程序或者读取 TXSF6 标志进行检测。

图 14-17 所示为连续发送处理流程的示例。


图 14-17. 连续发送处理流程的示例



备注 TXB6: UART/DALI 发送缓冲寄存器 6
 ASIF6: UART 发送状态寄存器 6
 TXBF6: ASIF6 的位 1 (发送缓冲数据标志)
 TXSF6: ASIF6 的位 0 (发送移位寄存器数据标志)

图 14-18 所示为启动连续发送的时序，而图 14-19 所示为结束连续发送的时序。


图 14-18. 启动连续发送的时序



注 当读取 ASIF6 时，存在 TXBF6 和 TXSF6 = 1, 1 的情况。因此，仅使用 TXBF6 位就可以判断是否允许写入。

- 备注**
- TxD6: TxD6 引脚（输出）
 - INTST6: 中断请求信号
 - TXB6: UART/DALI 发送缓冲寄存器 6
 - TXS6: 发送移位寄存器 6
 - ASIF6: UART 发送状态寄存器 6
 - TXBF6: ASIF6 的位 1
 - TXSF6: ASIF6 的位 0

图 14-19. 结束连续发送的时序



- 备注**
- TxD6: TxD6 引脚 (输出)
 - INTST6: 中断请求信号
 - TXB6: UART/DALI 发送缓冲寄存器 6
 - TXS6: 发送移位寄存器 6
 - ASIF6: UART 发送状态寄存器 6
 - TXBF6: ASIF6 的位 1
 - TXSF6: ASIF6 的位 0
 - POWER6: UART/DALI 操作模式寄存器 (ASIM6) 的位 7
 - TXE6: ASIM6 的位 6

(e) 正常接收


当将 UART/DALI 操作模式寄存器 6 (ASIM6) 的位 7 (POWER6) 置为 1 而后将 ASIM6 的位 5 (RXE6) 置为 1 时，接收使能且对 RxD6 引脚的输入进行采样。

当检测到 RxD6 引脚输入的下降沿时，波特率发生器的 8 位计数器开始计数。当记至波特率发生器控制寄存器 6 (BRGC6) 的设置值时，RxD6 引脚输入被再次采样（如图 14-20 中的▽）。如果此时 RxD6 引脚为低电平，则识别其为起始位。

当检测到起始位时，接收开始，且串行数据按设定的波特率顺序存入 UART/DALI 接收移位寄存器 (RXS6)。当已经接收到停止位时，产生接收完成中断 (INTSR6)，且将 RXS6 的数据写入 UART 接收缓冲寄存器 6 (RXB6)。如果发生溢出错误 (OVE6)，则接收数据将被写入 RXB6 中。

即使在接收正在进行中发生奇偶校验错误 (PE6)，仍会继续接收，直到接收到停止位的位置，并在接收完成时产生接收错误中断 (INTSR6/INTSRE6)。

图 14-20. 接收完成中断请求时序



- 注意事项**
1. 如果发生接收错误，则读取 ASIS6 然后读取 RXB6 以清除错误标志。否则，接收后续数据时会发生溢出错误，且该接收错误状态将持续存在。
 2. 接收总是按“停止位的位数= 1”执行。第二个停止位被忽略。
 3. 确保在读取 RXB6 之前读取 UART/DALI 接收错误状态寄存器 6 (ASIS6)。

(f) 接收错误

接收期间可能发生三种类型的错误：奇偶校验错误、帧错误或溢出错误。如果 UART/DALI 接收错误状态寄存器 6 (ASIS6) 的错误标志被设置为数据接收的结果，则产生接收错误中断请求 (INTSR6/INTSRE6)。在接收错误中断服务中 (INTSR6/INTSRE6)，通过读取 ASIS6 的内容可识别接收期间发生的哪种错误（参考图 14-6）。读取 ASIS6 时将 ASIS6 清零。

表 14-3. 接收错误的原因

接收错误	原因
奇偶校验错误	发送数据的奇偶性与接收数据的奇偶性不匹配。
帧错误	未检测到停止位。
溢出错误	在从 UART 接收缓冲寄存器 6 (RXB6) 中读取数据之前，完成了下一个数据的接收。

通过将 UART/DALI 操作模式寄存器 6 (ASIM6) 的位 0 (ISRM6) 清除为 0，可将接收错误中断分成接收完成中断 (INTSR6) 和错误中断 (INTSRE6)。

图 14-21. 接收错误中断**1. 将 ISRM6 清零（接收完成中断 (INTSR6) 和错误中断 (INTSRE6) 分开）****2. 如果将 ISRM6 置为 1（INTSR6 中包含错误中断）**


(g) 接收数据的噪声滤波器

RxD6 信号按预分频器模块输出的基准时钟进行采样。

如果两次采样值相同，则匹配检测器的输出改变，且数据作为输入数据采样。

由于电路配置如图 14-22 所示，接收操作的内部处理将从外部信号状态延迟两个时钟。

图 14-22. 噪声滤波器电路



(h) SBF 发送


当用于 LIN 通信操作时，SBF（同步中断域）发送控制功能用于发送。关于 LIN 的发送操作，参考图 14-1 LIN 发送操作。

当 UART/DALI 操作模式寄存器 6（ASIM6）的位 7（POWER6）置为 1 时，TxD6 引脚输出高电平。接下来，当 ASIM6 的位 6（TXE6）置为 1 时，进入发送使能状态，且通过将 LIN 操作控制寄存器 6（ASICL6）的位 5（SBTT6）置为 1 来启动 SBF 发送。

此后，输出位 13 至位 20（由 ASICL6 的位 4 至位 2（SBL62 至 SBL60）设置）的低电平。SBF 发送结束后，产生发送完成中断请求（INTST6）并且自动清除 SBTT6。之后，恢复正常发送模式。

发送被挂起直到要发送的下一个数据写入 UART/DALI 发送缓冲寄存器 6（TXB6），或者直到 SBTT6 置为 1。

图 14-23. SBF 发送



备注 TxD6: TxD6 引脚（输出）
 INTST6: 发送完成中断请求
 SBTT6: LIN 操作控制寄存器 6（ASICL6）的位 5



(i) SBF 接收

当器件用于 LIN 通信操作时，SBF（同步中断域）接收控制功能用于接收。有关 LIN 的接收操作，请参考图 14-2 LIN 接收操作。

当将 UART/DALI 操作模式寄存器 6（ASIM6）的位 7（POWER6）置为 1 然后将 ASIM6 的位 5（RXE6）置为 1 时，接收使能。当 LIN 操作控制寄存器 6（ASICL6）的位 6（SBRT6）置为 1 时，SBF 接收使能。在 SBF 接收使能状态下，按与正常接收使能状态相同的方式，对 RxD6 引脚进行采样并检测起始位。

当检测到起始位时，开始接收，且串行数据按设定的波特率顺序存入 UART/DALI 接收移位寄存器（RXS6）。当接收到停止位且 SBF 的宽度为 11 位或更多位时，正常情况下产生接收完成中断请求（INTSR6）。此时，SBRF6 和 SBRT6 位自动清零，SBF 接收结束。抑制诸如 OVE6、PE6 和 FE6（UART/DALI 接收错误状态寄存器 6（ASIS6）的位 0 至位 2）之类的错误检测，不执行 UART 通信的错误检测处理。此外，不执行 UART 接收移位寄存器 6（RXS6）和接收缓冲寄存器 6（RXB6）间的数据传输，并保持复位值 FFH。如果 SBF 的宽度为 10 位或更少位，则在接收到停止位后不作为错误处理产生中断，而是恢复 SBF 接收模式。在这种情况下，SBRF6 和 SBRT6 位不清零。

图 14-24. SBF 接收

1. 正常 SBF 接收（在大于 10.5 位的宽度中检测到停止位）**2. SBF 接收错误（在等于或小于 10.5 位的宽度中检测到停止位）**

备注

- RxD6: RxD6 引脚（输入）
- SBRT6: LIN 操作控制寄存器 6（ASICL6）的位 6
- SBRF6: ASICL6 的位 7
- INTSR6: 接收完成中断请求

14.4.3 DALI模式

该模式用于执行 DALI（数字可寻址照明接口）的从机发送/接收。


DALI 遵循以下协议执行通信。

(1) 数据结构

<1> 位定义

在位定义中，下降沿定义为“0”，上升沿定义为“1”，这是因为 DALI 通信使用曼彻斯特代码。如果不执行通信，则 DALI 通信被固定为高电平。

图 14-25. 位定义




<2> 帧

- 正向帧

这是从主机向从机发送时使用的帧。一帧由 19 位组成。


图 14-26. 正向帧结构



- a: 起始位
指示帧的开始。它总是与“1”具有相同的波形。
- b-d: 地址字节
指定帧的发送目的地。
- e: 数据字节
指定命令。
- f: 停止位
指示帧的结束。固定为高电平。

- 反向帧
这是在从从机向主机发送时使用的帧。一帧由 11 位组成。

图 14-27. 反向帧结构




- a: 起始位
指示帧的开始。它总是与“1”具有相同的波形。
- b: 数据字节
响应主机。
- c: 停止位
指示帧的结束。固定为高电平。

(2) 发送/接收时序规则

<1> 帧中的时序

正向和反向帧的 DALI 位宽度均为一位 ($= 833.3 \mu\text{s} \pm 10\%$)。

图 14-28. 帧中的时序




注 2 个停止位的停止位宽度为 1666.67 μs。

<2> 帧间的时序

对于 DALI，在帧单元中必须控制以下时序。

- 正向帧宽度: 15.83 ms $\pm 10\%$
- 反向帧宽度: 9.17 ms $\pm 10\%$
- 一正向帧和一反向帧之间的通信间隔: 2.92 至 9.17 ms
- 一正向帧和下一正向帧之间的通信间隔: 最小 9.17 ms
- 一反向帧和下一正向帧之间的通信间隔: 最小 9.17 ms

图 14-29. 帧间的时序



(3) 使用的寄存器

- UART/DALI 模式控制寄存器 (UADLCTL)
- UART/DALI 操作模式寄存器 6 (ASIM6)
- UART/DALI 接收错误状态寄存器 6 (ASIS6)
- 时钟选择寄存器 6 (CKSR6)
- 波特率发生器控制寄存器 6 (BRGC6)
- 端口模式寄存器 6 (PM6)
- 端口寄存器 6 (P6)
- <R> 端口输出模式寄存器 6 (POM6)

DALI 模式下设置操作的基本步骤如下。

- <1> 将 UADLCTL 寄存器的位 0 (UADLCTL) 置为 1 (参考图 14-5)。
- <2> 设置 CKSR6 寄存器 (参考图 14-9)。
- <3> 设置 BRGC6 寄存器 (参考图 14-10)。
- <4> 设置 ASIM6 寄存器的位 0 (ISRM6) (参考图 14-6)。
- <5> 将 ASIM6 寄存器的位 7 (POWER6) 置为 1。
- <6> 将 ASIM6 寄存器的位 5 (RXE6) 置为 1。 → 接收使能。

注意事项 当设置端口模式寄存器和端口寄存器时，需与其它通信方取得联系。

寄存器设置与引脚的关系如下所示。

表 14-4. 寄存器设置与引脚之间的关系

POWER6	TXE6	RXE6	PM60	P60	PM61	P61	DALI 操作	引脚功能	
								TxD6/SCLA0/P60	RxD6/SDAA0/P61
0	0	0	× ^{注 1}	× ^{注 1}	× ^{注 1}	× ^{注 1}	停止	P60/SCLA0	P61/SDAA0
1	0	1	× ^{注 2}	× ^{注 2}	1	×	接收	P60	RxD6
	1	0	0	1	× ^{注 2}	× ^{注 2}	发送	TxD6	P61
	1	1	0	1	1	×	发送/ 接收	TxD6	RxD6

- 注**
1. 可以设置为端口功能或串行接口 IICA。
 2. 可以设置为端口功能。

备注

×: 忽略

POWER6: UART/DALI 操作模式寄存器 6 (ASIM6) 的位 7

TXE6: ASIM6 的位 6

RXE6: ASIM6 的位 5

PM6×: 端口模式寄存器

P6×: 端口输出锁存

(4) DALI 通信（从机发送/接收）操作步骤

DALI 从机处理示例如下所示。

<1> 执行诸如端口 I/O 和波特率（1,200 bps）的初始设置。

<2> 等待从主机发送的命令。

<3> 接收到来自主机的命令后，获取和分析存储在 DALI 接受缓冲寄存器（RXBDL）中的命令数据。

<4> 分析完命令后，执行以下处理。

连续接收命令

→ 再次接收命令后，执行命令处理并返回步骤<2>。

在单次接收中无响应的命令

→ 执行命令处理并返回步骤<2>。

在单次接收中需要响应的命令

→ 执行命令处理，如果需要响应，则在发送数据后返回步骤<2>。

其它命令

→ 按未定义的命令执行处理并返回步骤<2>。

上述操作步骤的流程和发送/接收时序图如下所示。

图 14-30. DALI 通信（从机发送/接收）流程图示例




图 14-31. DALI 通信（从机发送）流程图示例





图 14-32. DALI 通信 (从机接收) 流程图示例



14.4.4 专用波特率发生器

专用波特率发生器由时钟源选择器和一个 8 位可编程计数器构成，它为 UART6/DALI 发送/接收产生串行时钟。单独的 8 位计数器用于发送和接收。

(1) 波特率发生器的配置

- 基准时钟

该时钟由时钟选择寄存器 6 (CKSR6) 的位 3 至位 0 (TPS63 至 TPS60) 选择，当 UART/DALI 操作模式寄存器 6 (ASIM6) 的位 7 (POWER6) 设置为 1 时，该时钟供应至各模块。该时钟称为基准时钟而其频率称为 f_{XCLK6} 。POWER6 = 0 时基准时钟固定为低电平。

- 发送计数器

当 UART/DALI 操作模式寄存器 6 (ASIM6) 的位 7 (POWER6) 或位 6 (TXE6) 为 0 时，该计数器停止操作，并清除为 0。

POWER6 = 1 且 TXE6 = 1 时，该计数器开始计数。

当将第一个发送的数据写入 UART/DALI 发送缓冲寄存器 6 (TXB6) 时，计数器清除为 0。

如果连续发送数据，则当已完全发送一帧数据时，计数器再次清除为 0。如果没有要发送下一个数据，则计数器不清除为 0，并继续计数直到 POWER6 或 TXE6 清除为 0。


- 接收计数器

当 UART/DALI 操作模式寄存器 6 (ASIM6) 的位 7 (POWER6) 或位 5 (RXE6) 为 0 时，该计数器停止操作，并清除为 0。

检测到起始位时开始计数。

接收完一个帧后计数器停止操作，直到检测到下一个起始位。

图 14-33. 波特率发生器的配置



- 备注**
- POWER6: UART/DALI 操作模式寄存器 6 (ASIM6) 的位 7
 - TXE6: ASIM6 的位 6
 - RXE6: ASIM6 的位 5
 - CKSR6: 时钟选择寄存器 6
 - BRGC6: 波特率发生器控制寄存器 6

(2) 串行时钟的生成

通过使用时钟选择寄存器 6 (CKSR6) 和波特率发生器控制寄存器 6 (BRGC6) 可以指定要生成的串行时钟。用 CKSR6 的位 3 至位 1 (TPS63 至 TPS60) 可以设置要输入至 8 位计数器的时钟, 用 BRGC6 的位 7 至位 0 (MDL67 至 MDL60) 可以设置 8 位计数器的分频值 ($f_{CLK6}/4$ 至 $f_{CLK6}/255$)。

14.4.5 波特率的计算

(1) 波特率计算表达式

波特率可用以下表达式计算得出。

- UART 模式: 波特率 = $\frac{f_{XCLK6}}{2 \times k}$ [bps]
- DALI 模式: 波特率 = $\frac{f_{XCLK6}}{4 \times k}$ [bps]

f_{XCLK6} : 由 CKSR6 寄存器的 TPS63 至 TPS60 位选择的基准时钟的频率

k: BRGC6 寄存器的 MDL67 至 MDL60 位设置的值 (UART 模式: $k = 4, 5, 6, \dots, 255$, DALI 模式: $k = 8, 9, 10, \dots, 255$)

表 14-6. TPS63 至 TPS60 的设置值

TPS63	TPS62	TPS61	TPS60	基准时钟 (f_{XCLK6}) 选择				
				$f_{PRS} =$ 2 MHz	$f_{PRS} =$ 5 MHz	$f_{PRS} =$ 10 MHz	$f_{PRS} =$ 20 MHz (使用 PLL 时)	
0	0	0	0	f_{PRS}	2 MHz	5 MHz	10 MHz	20 MHz
0	0	0	1	$f_{PRS}/2$	1 MHz	2.5 MHz	5 MHz	10 MHz
0	0	1	0	$f_{PRS}/2^2$	500 kHz	1.25 MHz	2.5 MHz	5 MHz
0	0	1	1	$f_{PRS}/2^3$	250 kHz	625 kHz	1.25 MHz	2.5 MHz
0	1	0	0	$f_{PRS}/2^4$	125 kHz	312.5 kHz	625 kHz	1.25 MHz
0	1	0	1	$f_{PRS}/2^5$	62.5 kHz	156.25 kHz	312.5 kHz	625 kHz
0	1	1	0	$f_{PRS}/2^6$	31.25 kHz	78.13 kHz	156.25 kHz	312.5 kHz
0	1	1	1	$f_{PRS}/2^7$	15.625 kHz	39.06 kHz	78.13 kHz	156.25 kHz
1	0	0	0	$f_{PRS}/2^8$	7.813 kHz	19.53 kHz	39.06 kHz	78.13 kHz
1	0	0	1	$f_{PRS}/2^9$	3.906 kHz	9.77 kHz	19.53 kHz	39.06 kHz
1	0	1	0	$f_{PRS}/2^0$	1.953 kHz	4.88 kHz	9.77 kHz	19.53 kHz
其它				禁止设置				

(2) 波特率的误差

波特率误差可用下式计算。

$$\bullet \text{ 误差 (\%)} = \left(\frac{\text{实际波特率 (带误差的波特率)}}{\text{预期波特率 (校正波特率)}} - 1 \right) \times 100 [\%]$$

注意事项 1. 发送期间, 保持接收端的波特率误差在可允许的误差范围内。

2. 确保接收期间的波特率误差满足 (4) 接收期间可允许的波特率范围中所示的范围。

示例: 基准时钟的频率 = 10 MHz = 10000000 Hz
 BRGC6 寄存器 MDL67 至 MDL60 位的设定值 = 00100001B (k = 33)
 目标波特率 = 153600 bps

$$\begin{aligned} \text{波特率 (UART)} &= 10 \text{ M} / (2 \times 33) \\ &= 10000000 / (2 \times 33) = 151515 \text{ [bps]} \end{aligned}$$

$$\begin{aligned} \text{误差} &= (151515/153600 - 1) \times 100 \\ &= -1.357 \text{ [%]} \end{aligned}$$

(3) 设置波特率的示例

表 14-6. 波特率发生器的设置数据

波特率 [bps]	fPRS = 2.0 MHz				fPRS = 5.0 MHz				fPRS = 10.0 MHz				fPRS = 20.0 MHz (使用 PLL 时)			
	TPS63- TPS60	k	计算值	ERR [%]	TPS63- TPS60	k	计算值	ERR [%]	TPS63- TPS60	k	计算值	ERR [%]	TPS63- TPS60	k	计算值	ERR [%]
300	8H	13	301	0.16	7H	65	301	0.16	8H	65	301	0.16	9H	65	301	0.16
600	7H	13	601	0.16	6H	65	601	0.16	7H	65	601	0.16	8H	65	601	0.16
1200	6H	13	1202	0.16	5H	65	1202	0.16	6H	65	1202	0.16	7H	65	1202	0.16
2400	5H	13	2404	0.16	4H	65	2404	0.16	5H	65	2404	0.16	6H	65	2404	0.16
4800	4H	13	4808	0.16	3H	65	4808	0.16	4H	65	4808	0.16	5H	65	4808	0.16
9600	3H	13	9615	0.16	2H	65	9615	0.16	3H	65	9615	0.16	4H	65	9615	0.16
19200	2H	13	19231	0.16	1H	65	19231	0.16	2H	65	19231	0.16	3H	65	19231	0.16
24000	1H	21	23810	-0.79	3H	13	24038	0.16	4H	13	24038	0.16	5H	13	24038	0.16
31250	1H	16	31250	0	4H	5	31250	0	5H	5	31250	0	6H	5	31250	0
38400	1H	13	38462	0.16	0H	65	38462	0.16	1H	65	38462	0.16	2H	65	38462	0.16
48000	0H	21	47619	-0.79	2H	13	48077	0.16	3H	13	48077	0.16	4H	13	48077	0.16
76800	0H	13	76923	0.16	0H	33	75758	-1.36	0H	65	76923	0.16	1H	65	76923	0.16
115200	0H	9	111111	-3.55	1H	11	113636	-1.36	0H	43	116279	0.94	0H	87	116279	-0.22
153600	-	-	-	-	1H	8	156250	1.73	0H	33	151515	-1.36	1H	33	151515	-1.36
312500	-	-	-	-	0H	8	312500	0	1H	8	312500	0	2H	8	312500	0
625000	-	-	-	-	0H	4	625000	0	1H	4	625000	0	2H	4	625000	0


备注 TPS63 至 TPS60: 时钟选择寄存器 6 (CKSR6) 的位 3 至位 0 (基准时钟 (fCLK6) 的设置)
 k: 波特率发生器控制寄存器 6 (BRGC6) 的 MDL67 至 MDL60 位设置的值 (k = 4, 5, 6, ..., 255)
 fPRS: 外围硬件时钟频率
 ERR: 波特率误差

(4) 接收期间可允许的波特率范围 (UART 模式)

UART 模式中接收期间在发送端可允许的波特率误差如下所示。

- 注意事项**
1. 确保 UART 模式中接收期间波特率误差在允许的误差范围内，用以下算式计算。
 2. DALI 模式中接收期间可允许的误差范围是“波特率误差 $\leq 25\%$ ”和“占空误差 $< 12.5\%$ ”。务必使用在允许的误差范围内的波特率和占空比。

图 14-34. 接收期间可允许的波特率范围



如图 14-34 所示，检测到起始位后接收数据的锁存时序由计数器确定，该计数器由波特率发生器控制寄存器 6 (BRGC6) 设置。如果最后的数据 (停止位) 符合该锁存时序，则数据可以正确接收。

假设接收 11 位的数据，理论值可以如下计算。

$$FL = (\text{Brate})^{-1}$$

- Brate: UART6 的波特率
 k: BRGC6 的设定值
 FL: 1 位数据长度
 锁存时序的容限: 2 个时钟

$$\text{允许的最小数据帧长度:最小 FL} = 11 \times \frac{k-2}{2k} \times \text{FL} = \frac{21k+2}{2k} \text{FL}$$

因此，在发送端最大可接收的波特率如下所示。

$$\text{BRmax} = (\text{最小 FL}/11)^{-1} = \frac{22k}{21k+2} \text{Brate}$$

同样，允许的最长数据帧长度计算如下。

$$\frac{10}{11} \times \text{最大 FL} = 11 \times \text{FL} \times \frac{k+2}{2 \times k} \times \text{FL} = \frac{21k-2}{2 \times k} \text{FL}$$

$$\text{最大 FL} = \frac{21k-2}{20k} \text{FL} \times 11$$

因此，在发送端最小可接收的波特率如下所示。

$$\text{BRmin} = (\text{最大 FL}/11)^{-1} = \frac{20k}{21k-2} \text{Brate}$$

UART6 与发送端之间可允许的波特率误差可用以上最小和最大波特率表达式计算得出，如下表所示。

表 14-7. 最大/最小可允许的波特率误差


分频比 (k)	最大可允许的波特率误差	最小可允许的波特率误差
4	+2.33%	-2.44%
8	+3.53%	-3.61%
20	+4.26%	-4.31%
50	+4.56%	-4.58%
100	+4.66%	-4.67%
255	+4.72%	-4.73%

- 备注**
1. 接收端可允许的误差取决于一帧中的位数量、输入时钟频率和分频比 (k)。输入时钟频率越高、分频率越大，可允许的误差就越高。
 2. k: BRGC6 的设定值

(5) 连续发送期间数据帧长度

当连续发送数据时，从停止位至下一个起始位的数据帧长度比正常值延长两个基准时钟。但是，由于检测到起始位时接收端的时序才进行初始化，所以通信的结果不受影响。

图 14-35. 连续发送期间数据帧长度



其中，1 位数据长度是 FL ，停止位长度是 FL_{stp} ，基准时钟频率是 f_{xCLK6} ，其关系满足以下表达式。

$$FL_{stp} = FL + 2/f_{xCLK6}$$

因此，连续发送期间数据帧长度为：

$$\text{数据帧长度} = 11 \times FL + 2/f_{xCLK6}$$

第十五章 串行接口 IICA

条目	78K0/IY2	78K0/IA2	78K0/IB2
	16 引脚	20 引脚	30 引脚
串行接口 IICA	-	√	

备注 √: 内置, -: 没有内置

15.1 串行接口IICA的功能

串行接口 IICA 具有以下三种模式。

(1) 操作停止模式

当不进行串行传输时使用这种模式。以降低功耗。

(2) I²C 总线模式（支持多主机通信）

该模式使用两条信号线：一根串行时钟（SCLA0）信号线和一根串行数据总线（SDAA0）进行多个设备间 8 位数据传输。

该模式遵循 I²C 总线格式，主机设备可以通过其串行数据总线，产生“起始条件”、“地址”、“传输方向指定”、“数据”和“停止条件”数据信号给从设备。从设备通过软件自动检测这些接收到的状态和数据。这种功能可以简化控制 I²C 总线的应用程序。

由于 SCLA0 和 SDAA0 引脚是漏极开路输出，因此，串行时钟信号线和串行数据总线的 IICA 需要上拉电阻。

(3) 唤醒模式

在 STOP 模式中，当已接收到来自主机设备的扩展码或本机地址时，通过产生中断请求信号（INTIICA）可以释放 STOP 模式。使用 IICA 控制寄存器 1（IICACTL1）的 WUP 位可以对其进行设置。

图 15-1 所示为串行接口 IICA 的框图。

图 15-1. 串行接口 IICA 的框图





图 15-2 所示为串行总线配置示例。

图 15-2. 使用 I²C 总线的串行总线配置示例



15.2 串行接口IICA的配置

串行接口 IICA 包含以下硬件。

表 15-1. 串行接口 IICA 的配置

条目	配置
寄存器	IICA 移位寄存器 (IICA) 从地址寄存器 0 (SVA0)
控制寄存器	IICA 控制寄存器 0 (IICACTL0) IICA 状态寄存器 0 (IICAS0) IICA 标志寄存器 0 (IICAF0) IICA 控制寄存器 1 (IICACTL1) IICA 低电平宽度设置寄存器 (IICWVL) IICA 高电平宽度设置寄存器 (IICWH) 端口输入模式寄存器 6 (PIM6) 端口输出模式寄存器 6 (POM6) 端口模式寄存器 6 (PM6) 端口寄存器 6 (P6)

(1) IICA 移位寄存器 (IICA)

IICA 用于串行时钟同步下 8 位串行和 8 位并行数据的互相转换。IICA 可以用于发送和接收。

实际的发送和接收操作由对 IICA 的写和读操作控制。


在等待期间通过将数据写入 IICA 来取消等待状态并开始数据传输。

可用 8 位存储操作指令设置 IICA。

产生复位信号将 IICA 清除为 00H。

图 15-3. IICA 移位寄存器 (IICA) 的格式

地址: FFA5H 复位后: 00H R/W



- 注意事项**
1. 在数据传输期间不要将数据写入 IICA 中。
 2. 仅在等待期间写或读 IICA。在等待期间以外的其它通信状态中禁止访问 IICA。然而，当设备作为主机服务时，在将通信触发位 (STT0) 设置为 1 后，仅能写入 IICA 一次。
 3. 当通讯保留时，通过中断触发检测到一个停止条件后，再对 IICA 写入数据。

(2) 从地址寄存器 0 (SVA0)


该寄存器存储从机模式中的本机地址。

SVA0 可用 8 位存储操作指令设置。

但是，当 STD0 = 1 (检测到起始条件时) 时禁止重写该寄存器。

产生复位信号将 SVA0 清除为 00H。

图 15-4. 从地址寄存器 (SVA0) 的格式



注 位 0 固定为 0。

(3) SO 锁存器

SO 锁存器用于保持 SDA0 引脚的输出电平。

(4) 唤醒控制器

当该寄存器接收到的地址和设定给从地址寄存器 0 (SVA0) 的地址值匹配时, 或收到扩展码时, 该电路就会产生一个中断请求 (INTIICA0)。

(5) 串行时钟计数器

该计数器对在发送/接收操作期间输出或输入的串行时钟进行计数, 并用于检验 8 位数据的发送或接收。

(6) 中断请求信号发生器

该电路控制中断请求信号 (INTIICA0) 的产生。

以下两种触发都可以产生 I²C 中断请求。

- 串行时钟的第 8 个或第 9 个时钟 (由 WTIM0 位设定) 的下降沿
- 当检测到停止条件时 (由 SPIE0 位设定) 产生的中断请求

备注 WTIM0 位: IICA 控制寄存器 0 (IICACTL0) 的位 3
SPIE0 位: IICA 控制寄存器 0 (IICACTL0) 的位 4

(7) 串行时钟控制器

在主机模式中, 该电路将从采样时钟产生的时钟经 SCLA0 引脚输出。

(8) 串行时钟等待控制器

该电路用于控制等待时间。

(9) ACK 发生器、停止条件检测器、起始条件检测器以及 ACK 检测器

这些电路用于产生和检测各种状态。

(10) 数据保持时间校正电路

该电路对应串行时钟的下降沿, 产生数据保持时间。

(11) 起始条件发生器

当 STT0 位置为 1 时, 该电路产生起始条件。

然而, 在通信预约禁止状态 (IICRSV 位 = 1) 下, 当总线未被释放 (IICBSY 位 = 1) 时, 忽略起始条件请求, 并且将 STCF 位置为 1。

(12) 停止条件发生器

当 SPT0 位置为 1 时, 该电路产生停止条件。

(13) 总线状态检测器

该电路通过检测起始条件和停止条件，来检测总线是否被释放。

然而，由于操作后不能立刻检测到总线状态，所以由 STCEN 位设定初始状态。

备注	STT0 位:	IICA 控制寄存器 0 (IICACTL0) 的位 1
	SPT0 位:	IICA 控制寄存器 0 (IICACTL0) 的位 0
	IICRSV 位:	IICA 标志寄存器 0 (IICAF0) 的位 0
	IICBSY 位:	IICA 标志寄存器 0 (IICAF0) 的位 6
	STCF 位:	IICA 标志寄存器 0 (IICAF0) 的位 7
	STCEN 位:	IICA 标志寄存器 0 (IICAF0) 的位 1

15.3 控制串行接口IICA的寄存器

串行接口 IICA 由以下十个寄存器控制。

- IICA 控制寄存器 0 (IICACTL0)
- IICA 状态寄存器 0 (IICAS0)
- IICA 标志寄存器 0 (IICAF0)
- IICA 控制寄存器 1 (IICACTL1)
- IICA 低电平宽度设置寄存器 (IICWL)
- IICA 高电平宽度设置寄存器 (IICWH)
- 端口输入模式寄存器 6 (PIM6)
- 端口输出模式寄存器 6 (POM6)
- 端口模式寄存器 6 (PM6)
- 端口寄存器 6 (P6)

(1) IICA 控制寄存器 0 (IICACTL0)

该寄存器用于使能/停止 I²C 操作、设置等待时间以及设置其它 I²C 操作。

可通过 1 位或 8 位的存储操作指令设置 IICACTL0。但是，当 IICE0 位= 0 或在等待期间时，设置 SPIE0、WTIM0 和 ACKE0 位。当将 IICE0 位从“0”设置为“1”时，可以同时设置这些位。

产生复位信号将该寄存器清除为 00H。

图 15-5. IICA 控制寄存器 0 (IICACTL0) 的格式 (1/4)

地址: FFA7H 复位后: 00H R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
IICACTL0	IICE0	LRELO	WRELO	SPIE0	WTIM0	ACKE0	STT0	SPT0

IICE0	I ² C 操作使能
0	停止操作。 复位 IICA 状态寄存器 0 (IICAS0) ^{#1} 。 停止内部操作。
1	使能操作。
当 SCLA0 和 SDLA0 线为高电平时，确保将该位置 (1)。	
清零条件(IICE0 = 0)	设置条件 (IICE0 = 1)
<ul style="list-style-type: none"> • 由指令清零 • 复位 	<ul style="list-style-type: none"> • 由指令设置

LRELO ^{#2}	退出通信
0	正常操作
1	<p>从当前通信退出并设置为待机模式。该设置在被执行之后自动清除为 0。</p> <p>包括可以在接收到本地无效扩展码的情况下使用。</p> <p>SCLA0 和 SDAA0 信号线被设为高阻状态。</p> <p>IICA 控制寄存器 0 (IICACTL0) 和 IICA 状态寄存器 (IICAS0) 的下列标志被清除为 0。</p> <p>• STT0 • SPT0 • MSTS0 • EXC0 • COI0 • TRC0 • ACKD0 • STD0</p>
从通信退出后的待机模式一直保持有效，直到满足下面的通信入口条件为止。	
<ul style="list-style-type: none"> • 检测到停止条件后，在主机模式下重新开始。 • 在起始条件以后，发生地址匹配或收到扩展码。 	
清零条件(LRELO = 0)	设置条件(LRELO = 1)
<ul style="list-style-type: none"> • 执行后自动清零 • 复位 	<ul style="list-style-type: none"> • 由指令设置

WRELO ^{#2}	取消等待
0	禁止取消等待
1	取消等待。 取消等待之后该设置自动清零。
发送状态 (TRC0 = 1) 下，在等待期间的第九个时钟脉冲处设置 WRELO (取消等待) 时，SDAA0 信号线进入高阻抗状态 (TRC0 = 0)。	
清零条件(WRELO = 0)	设置条件(WRELO = 1)
<ul style="list-style-type: none"> • 执行后自动清零 • 复位 	<ul style="list-style-type: none"> • 由指令设置

- 注
1. 复位 IICAS0 寄存器、IICAF0 寄存器的 STCF 和 IICBSY 位、以及 IICACTL1 寄存器的 CLD0 和 DAD0 位。
 2. IICE0 为 0 时该位信号无效。
 3. 读取位 LRELO 和 WRELO 时，读到的总是 0。

注意事项 当 SCLA0 信号线为高电平且 SDAA0 信号线为低电平时，并且打开数字滤波器(IICACTL1 寄存器的 DFC0 = 1),在将 I²C 使能操作 (IICE0 = 1) 后立即检测起始条件。使能 I²C 操作 (IICE0 = 1) 之后，使用 1 位存储操作指令设置 LRELO (1)。

图 15-5. IICA 控制寄存器 0 (IICACTL0) 的格式 (2/4)

<R>

SPIE0 ^{注1}	检测到停止条件时允许/禁止中断请求的产生	
0	禁止	
1	允许	
如果 IICA 控制寄存器 1 (IICACTL1) 的位 WUP 为 1, 即使 SPIE0 = 1, 会产生没有停止条件的中断。		
清零条件 (SPIE0 = 0)		设置条件(SPIE0 = 1)
<ul style="list-style-type: none"> • 由指令清零 • 复位 		<ul style="list-style-type: none"> • 由指令设置

SPIE0 ^{注1}	检测到停止条件时允许/禁止中断请求的产生	
0	禁止	
1	允许	
清零条件 (SPIE0 = 0)		设置条件(SPIE0 = 1)
<ul style="list-style-type: none"> • 由指令清零 • 复位 		<ul style="list-style-type: none"> • 由指令设置

WTIMO ^{注1}	等待和中断请求发生的控制	
0	在第 8 个时钟的下降沿产生中断请求。 主机模式: 在输出 8 个时钟以后, 将时钟输出设置为低电平且设置等待状态。 从机模式: 在输入 8 个时钟以后, 将时钟设置为低电平且设置等待主设备状态。	
1	在第 9 个时钟信号的下降沿产生中断请求。 主机模式: 输出 9 个时钟以后, 将时钟输出设置为低电平且设置位等待状态。 从机模式: 输入 9 个时钟以后, 将时钟设置为低电平且设置等待主设备状态。	
在地址传输期间, 在第 9 个时钟的下降沿产生中断, 与该位设置无关。地址传输结束后该位设置才有效。主机模式时, 在地址传输期间的第 9 个时钟的下降沿处, 插入一个等待状态。对于已接收到本机地址的从设备, 在发出应答信号 (ACK) 之后, 在第 9 个时钟的下降沿处插入一个等待状态。然而, 当从设备收到扩展码时, 在第 8 个时钟的下降沿插入等待状态。		
清零条件(WTIMO = 0)		设置条件(WTIMO = 1)
<ul style="list-style-type: none"> • 由指令清零 • 复位 		<ul style="list-style-type: none"> • 由指令设置

ACKE0 ^{注1, 2}	应答控制	
0	禁止应答。	
1	允许应答。 在第 9 个时钟期间, 将 SDAA0 信号线设为低电平。	
清零条件(ACKE0 = 0)		设置条件(ACKE0 = 1)
<ul style="list-style-type: none"> • 由指令清零 • 复位 		<ul style="list-style-type: none"> • 由指令设置

- 注
1. IICE0 为 0 时该位信号无效。在此期间设置该位。
 2. 地址传输期间, 如果代码并非扩展码, 则设置值无效。
当设备设置为从机模式且地址匹配时, 则不管设置值如何, 都会产生应答信号。

图 15-5. IICA 控制寄存器 0 (IICACTL0) 的格式 (3/4)

STT0 ^注	起始条件触发
0	不产生起始条件。
1	总线释放时 (IICBSY = 0 时, 在待机模式下): 如果该位设为 (1), 产生起始条件 (作为主机启动)。 当第三方通信时: <ul style="list-style-type: none"> 使能通信预约功能时 (IICRSV = 0) 该位作为起始条件预约标志。当设置为 1 时, 总线释放以后, 自动产生起始条件。 禁止通信预约功能时 (IICRSV = 1) 即使 STCF 置为 1, 并清除将 STT0 置位 (1) 的信息。不产生起始条件。 处于等待状态 (使用主机设备时): 当释放等待后, 重新产生起始条件。
设置时序时的注意事项 <ul style="list-style-type: none"> 主机接收: 传输期间不能置为 1。只能在 ACKE0 位清 0, 且已通知从设备最后接收时的等待期间, 才可以置为 1。 主机发送: 在响应期间, 通常不会产生起始条件。在输出第 9 个时钟之后的等待期间置为 1。 不能和 SPT0 位同时置为 1。 将 STT0 置为 1, 而后在将其清除为 0 之前禁止再次对其进行设置。 	
清零条件(STT0 = 0)	设置条件(STT0 = 1)
<ul style="list-style-type: none"> 当禁止通信预约时, 通过将 STT0 置为 1 清零。 仲裁失败后清零 主机设备产生起始条件后清零 由 LREL0 = 1 (从通信退出) 清零 IICE0 = 0 时 (操作停止) 复位 	<ul style="list-style-type: none"> 由指令设置

注 IICE0 为 0 时该位信号无效。

备注

1. 在数据设置后读取位 1 时, 位 1 (STT0) 变为 0。
2. IICRSV: IICA 标志寄存器 0 (IICAF0) 的位 0
STCF: IICA 标志寄存器 0 (IICAF0) 的位 7

图 15-5. IICA 控制寄存器 0 (IICACTL0) 的格式 (4/4)

SPT0	停止条件触发				
0	不产生停止条件。				
1	产生停止条件（主机设备的传输终止）。 SDAA0 信号线变为低电平以后，将 SCLA0 信号线设置为高电平或一直等到 SCLA0 变为高电平。经过额定时间后，SDAA0 信号线由低电平变为高电平，产生停止条件。				
设置时序的注意事项 <ul style="list-style-type: none"> • 主机接收：传输期间不能置为 1。 只能在 ACKE0 已清除为 0，且已经通知从设备最后接收时的等待期间，才可以置为 1。 • 主机发送：在响应期间，通常不会产生停止条件。因此，在输出第 9 个时钟之后的等待期间置位。 • 不能和 STT0 同时置为 1。 • 仅当在主机模式中时才可以将 SPT0 置为 1。 • WTIM0 清 0 后，如果在输出 8 个时钟后的等待期间将 SPT0 置为 1，那么注意，将在第 9 个时钟的高电平期间产生停止条件。在输出 8 个时钟后的等待期间，WTIM0 应该从 0 变为 1，并且，在输出第 9 个时钟的后的等待期间应该将 SPT0 位设置为 1。 • 将 SPT0 置为 1，而后禁止在将它清除为 0 之前再次对其进行设置。 					
<table border="1"> <thead> <tr> <th>清零条件(SPT0 = 0)</th> <th>设置条件(SPT0 = 1)</th> </tr> </thead> <tbody> <tr> <td> <ul style="list-style-type: none"> • 仲裁失败后清零 • 检测到停止条件之后自动清零 • 由 LREL0 = 1 清零（从通信退出） • IICE0 = 0 时（操作停止） • 复位 </td> <td> <ul style="list-style-type: none"> • 由指令设置 </td> </tr> </tbody> </table>		清零条件(SPT0 = 0)	设置条件(SPT0 = 1)	<ul style="list-style-type: none"> • 仲裁失败后清零 • 检测到停止条件之后自动清零 • 由 LREL0 = 1 清零（从通信退出） • IICE0 = 0 时（操作停止） • 复位 	<ul style="list-style-type: none"> • 由指令设置
清零条件(SPT0 = 0)	设置条件(SPT0 = 1)				
<ul style="list-style-type: none"> • 仲裁失败后清零 • 检测到停止条件之后自动清零 • 由 LREL0 = 1 清零（从通信退出） • IICE0 = 0 时（操作停止） • 复位 	<ul style="list-style-type: none"> • 由指令设置 				

注 仅在主机模式下 SPT0 可设置为 1。然而，在切换到操作使能状态后检测到第一个停止条件之前，SPT0 必须设置为 1 并产生一个停止条件。

注意事项 当 IICA 状态寄存器 0 (IICAS0) 的位 3 (TRC0) 置为 1 时，在第九个时钟期间 IICACTL0 寄存器的位 5 (WREL0) 置为 1 并且取消等待。之后，TRC0 清零且 SDAA0 信号线置为高阻态。通过对 IICA 移位寄存器写入，当位 TRC0 置为 1，释放执行等待。

备注 在数据设置后读取位 0 时，位 0 (SPT0) 变为 0。

(2) IICA 状态寄存器 0 (IICAS0)

该寄存器表示 I²C 的状态。

仅当 STT0 = 1 且等待期间，可由 1 位或 8 位存储器操作指令读取 IICAS0。

产生复位信号将该寄存器清除为 00H。

注意事项 当 IICA 控制寄存器 1 (IICACTL1) 的 WUP 置为 1 时，禁止读取 IICA 状态寄存器 0 (IICAS0)。当 WUP 从 0 变为 1 时，直到检测到下一个起始条件或停止条件时才会产生状态变化，与 INTIICA0 中断请求无关。因此，要使用唤醒模式，使能通过检测停止条件产生的中断 (SPIE0 = 1)，并在已检测到中断后读取 IICAS0 寄存器。

图 15-6. IICA 状态寄存器 0 (IICAS0) 的格式 (1/3)

地址: FFAAH 复位后: 00H R

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
IICAS0	MSTS0	ALD0	EXC0	COI0	TRC0	ACKD0	STD0	SPD0

MSTS0	主机状态
0	从设备状态或通信待机状态
1	主机设备通信状态
清零条件(MSTS0 = 0)	
<ul style="list-style-type: none"> 检测到停止条件时 ALD0 = 1 时 (仲裁失败) 由 LRELO = 1 清零 (从通信退出) 当 IICE0 从 1 变为 0 (操作停止) 复位 	设置条件(MSTS0 = 1) <ul style="list-style-type: none"> 产生起始条件时

ALD0	仲裁失败的检测
0	此状态表示不存在仲裁或仲裁结果为'赢'。
1	此状态表示仲裁结果为“失败”。MSTS0 清零。
清零条件(ALD0 = 0)	
<ul style="list-style-type: none"> 读取^注IICAS0 之后自动清零。 当 IICE0 从 1 变为 0 (操作停止) 复位 	设置条件(ALD0 = 1) <ul style="list-style-type: none"> 当仲裁结果为“失败”时。

注 当对除 IICAS0 之外的其它位执行 1 位存储操作指令时，该寄存器也被清零。因此，使用 ALD0 位时，在其它位的数据之前读取该位的数据。

备注 LRELO: IICA 控制寄存器 0 (IICACTL0) 的位 6
 IICE0: IICA 控制寄存器 0 (IICACTL0) 的位 7

图 15-6. IICA 状态寄存器 0 (IICAS0) 的格式 (2/3)

EXC0	扩展码接收的检测	
0	未收到扩展码。	
1	收到扩展码。	
清零条件(EXC0 = 0)		设置条件(EXC0 = 1)
<ul style="list-style-type: none"> • 检测到起始条件时 • 检测到停止条件时 • 由 LREL0 = 1 清零 (从通信退出) • 当 IICE0 从 1 变为 0 (操作停止) • 复位 		<ul style="list-style-type: none"> • 当接收地址数据的高 4 位为“0000”或“1111”时 (在第 8 个时钟的上升沿置位)。

COI0	匹配地址的检测	
0	地址不匹配。	
1	地址匹配。	
清零条件(COI0 = 0)		设置条件(COI0 = 1)
<ul style="list-style-type: none"> • 检测到起始条件时 • 检测到停止条件时 • 由 LREL0 = 1 清零 (从通信退出) • 当 IICE0 从 1 变为 0 (操作停止) • 复位 		<ul style="list-style-type: none"> • 当接收到的地址和本机地址 (从地址寄存器 0 (SVA0)) 匹配时 (在第 8 个时钟的上升沿置位)。

TRC0	发送/接收状态的检测	
0	接收状态 (不同于发送状态)。SDAA0 信号线设置为高阻态。	
1	发送状态。SO0 锁存器内的值允许从 SDAA0 信号线输出 (在第一个字节的第 9 个时钟的下降沿开始有效)。	
清零条件(TRC0 = 0)		设置条件(TRC0 = 1)
<p><主机和从机></p> <ul style="list-style-type: none"> • 检测到停止条件时 • 由 LREL0 = 1 清零 (从通信退出) • 当 IICE0 从 1 变为 0 (操作停止) • 由 WREL0 = 1 清零 (取消等待) • 当 ALD0 从 0 变为 1 (仲裁失败) • 复位 • 不用于通信时(MSTS0, EXC0, COI0 = 0) <p><主机></p> <ul style="list-style-type: none"> • 当第一个字节的 LSB (传输方向指示位) 输出为“1”时 <p><从机></p> <ul style="list-style-type: none"> • 检测到起始条件时 • 当第一个字节的 LSB (传输方向指示位) 输入为“0”时 		<p><主机></p> <ul style="list-style-type: none"> • 产生起始条件时 • 当第一个字节的 LSB (传输方向指示位) 输出为“0”时 <p><从机></p> <ul style="list-style-type: none"> • 当第一个字节的 LSB (传输方向指示位) 输入为“1”时

注 当 IICA 状态寄存器 0 (IICAS0) 的位 3 (TRC0) 为 1 时, 如果在第九个时钟处通过将 IICA 控制寄存器 0 (IICACTL0) 的位 5 (WREL0) 置为 1 而取消等待状态, 则清除 TRC0, 且 SDAA0 信号线进入高阻抗状态。通过对 IICA 移位寄存器写入, 当位 TRC0 置为 1, 释放执行等待。

备注 LREL0: IICA 控制寄存器 0 (IICACTL0) 的位 6
IICE0: IICA 控制寄存器 0 (IICACTL0) 的位 7

图 15-6. IICA 状态寄存器 0 (IICAS0) 的格式 (3/3)

ACKD0	应答信号 (ACK) 的检测	
0	未检测到应答信号。	
1	检测到应答信号。	
清零条件(ACKD0 = 0)		设置条件(ACKD0 = 1)
<ul style="list-style-type: none"> 检测到停止条件时 在下一字节的第 1 个时钟的上升沿处 由 LRELO = 1 清零 (从通信退出) 当 IICE0 从 1 变为 0 (操作停止) 复位 		<ul style="list-style-type: none"> 在 SCLA0 的第 9 个时钟的上升沿处将 SDA A0 信号线设置为低电平后

STD0	起始条件的检测	
0	未检测到起始条件。	
1	检测到起始条件。这表示地址传输段有效。	
清零条件(STD0 = 0)		设置条件(STD0 = 1)
<ul style="list-style-type: none"> 检测到停止条件时 地址传输后在下一字节的第 1 个时钟的上升沿处 由 LRELO = 1 清零 (从通信退出) 当 IICE0 从 1 变为 0 时 (操作停止) 复位 		<ul style="list-style-type: none"> 检测到起始条件时

SPD0	停止条件的检测	
0	未检测到停止条件。	
1	检测到停止条件。主机设备的通信终止，并且总线被释放。	
清零条件 (SPD0 = 0)		设置条件 (SPD0 = 1)
<ul style="list-style-type: none"> 在置位该位和检测到起始条件之后，在地址传输字节的第一个时钟的上升沿处 当 IICE0 从 1 变为 0 时 (操作停止) 复位 		<ul style="list-style-type: none"> 检测到停止条件时

备注 LRELO: IICA 控制寄存器 0 (IICACTL0) 的位 6
IICE0: IICA 控制寄存器 0 (IICACTL0) 的位 7

(3) IICA 标志寄存器 0 (IICAF0)

该寄存器设置 I²C 的操作模式，并指示 I²C 总线的状态。

IICAF0 可由 1 位或 8 位存储操作指令设置。但是，STCF 和 IICBSY 位为只读位。

IICRSV 位可用于允许/禁止通信预约功能。

STCEN 可用于设置 IICBSY 位的初始值。

仅当禁止 I²C 的操作 (IICA 控制寄存器 0 (IICACTL0) 的位 7 (IICE0) = 0) 时，IICRSV 和 STCEN 才可被写入。当允许操作时，可以读取 IICAF0 寄存器。

产生复位信号将该寄存器清除为 00H。

图 15-7. IICA 标志寄存器 0 (IICAF0) 的格式

地址: FFA9H 复位后: 00H R/W^注

符号 <7> <6> 5 4 3 2 <1> <0>

IICAF0	STCF	IICBSY	0	0	0	0	STCEN	IICRSV
--------	------	--------	---	---	---	---	-------	--------

STCF	STT0 清除标志	
0	产生开始条件	
1	开始条件产生失败: 清除STT0标志	
清零条件 (STCF = 0)		设置条件 (STCF = 1)
<ul style="list-style-type: none"> · 由 STT0 = 1 清零 · 当 IICE0 = 0 时 (操作停止) · 复位 		<ul style="list-style-type: none"> · 当禁止通信预约时 (IICRSV = 1), 产生开始条件失败并将 STT0 清除为 0。

IICBSY	I ² C 总线状态标志	
0	总线释放状态 (STCEN = 1 时的通信初始状态)	
1	总线通信状态 (STCEN = 0 时的通信初始状态)	
清零条件 (IICBSY = 0)		设置条件 (IICBSY = 1)
<ul style="list-style-type: none"> · 停止条件的检测 · IICE0 = 0 时 (操作停止) · 复位 		<ul style="list-style-type: none"> · 开始条件的检测 · STCEN = 0 时 IICE0 的设置

STCEN	初始化开始使能触发	
0	使能操作 (IICE0 = 1) 之后, 在检测到停止条件时允许产生开始条件。	
1	使能操作 (IICE0 = 1) 之后, 在未检测到停止条件时允许产生开始条件。	
清零条件 (STCEN = 0)		设置条件 (STCEN = 1)
<ul style="list-style-type: none"> · 由指令清零 · 开始条件的检测 · 复位 		<ul style="list-style-type: none"> · 由指令设置

IICRSV	通信预约功能禁止位	
0	允许通信预约	
1	禁止通信预约	
清零条件 (IICRSV = 0)		设置条件 (IICRSV = 1)
<ul style="list-style-type: none"> · 由指令清零 · 复位 		<ul style="list-style-type: none"> · 由指令设置

注 位 6 和位 7 为只读位。

- 注意事项**
1. 仅当操作停止时 (IICE0 = 0) 对 STCEN 进行写操作。
 2. 当 STCEN = 1 时, 不论总线实际状态如何, 总是识别为总线释放状态 (IICBSY = 0), 所以, 当产生首个起始条件 (STT0 = 1) 时, 必须确保没有第三方通信, 以免破坏通信。
 3. 仅当操作停止时 (IICE0 = 0) 对 IICRSV 进行写操作。

备注 STT0: IICA 控制寄存器 0 (IICACTL0) 的位 1
 IICE0: IICA 控制寄存器 0 (IICACTL0) 的位 7

(4) IICA 控制寄存器 1 (IICACTL1)

该寄存器用于设置 I²C 的操作模式和检测 SCLA0 和 SDAA0 引脚的状态。

IICACTL1 可由 1 位或 8 位存储操作指令设置。但是, CLD0 和 DAD0 位为只读位。

当 IICA 控制寄存器 0 (IICACTL0) 的位 7 (IICE0) 为 0 时, 除 WUP 位之外, 设置 IICACTL1。

产生复位信号将该寄存器清除为 00H。

图 15-8. IICA 控制寄存器 1 (IICACTL1) 的格式 (1/2)

地址: FFA8H 复位后: 00H R/W ^{注1}

符号	<7>	6	<5>	<4>	<3>	<2>	1	0
IICACTL1	WUP	0	CLD0	DAD0	SMC0	DFC0	0	0


WUP	地址匹配唤醒的控制
0	在 STOP 模式中停止地址匹配唤醒的操作。
1	在 STOP 模式中使能地址匹配唤醒的操作。
地址匹配或已收到扩展码之后将 WUP 清 0。通过将 WUP 清 0, 才能进入后续通信。(在将 WUP 清 0 后, 必须释放等待状态, 且必须写入发送数据。)	
WUP = 1 时, 地址匹配或已接收到扩展码时的中断时序与 WUP = 0 时的中断时序相同。(将会在时钟采样差中发生延迟。)此外, 在 WUP = 1 时, 即使将 SPIE0 位设置为 1, 也不会产生停止条件中断。	
当由来自串行接口 IICA 的中断之外的中断源设置 WUP = 0 时, 直到检测到后续起始条件或停止条件时才会执行诸如主机设备之类的操作。在没有等到对后续起始条件或停止条件的检测时, 通过将 STT0 位置 1 不会输出起始条件。	
清零条件 (WUP = 0)	设置条件 (WUP = 1)
<ul style="list-style-type: none"> • 有指令清零 (地址匹配或受到扩展码后) 	<ul style="list-style-type: none"> • 由指令设置 (当 MSTS0、EXC0 和 COI0 为“0”, 且 STD0 也为“0”时 (不进入通信)) ^{注2}

CLD0	SCLA0 引脚电平的检测 (仅当 IICE0 = 1 时有效)
0	SCLA0 引脚检测为低电平。
1	SCLA0 引脚检测为高电平。
清零条件 (CLD0 = 0)	设置条件 (CLD0 = 1)
<ul style="list-style-type: none"> • SCLA0 引脚为低电平时 • IICE0 = 0 时 (操作停止) • 复位 	<ul style="list-style-type: none"> • SCLA0 引脚为高电平时

图 15-8. IICA 控制寄存器 1 (IICACTL1) 的格式 (2/2)

DAD0	SDAA0 引脚电平的检测 (仅当 IICE0 = 1 时有效)	
0	SDAA0 引脚检测为低电平。	
1	SDAA0 引脚检测为高电平。	
清零条件(DAD0 = 0)		设置条件(DAD0 = 1)
<ul style="list-style-type: none"> • SDAA0 引脚为低电平时 • IICE0 = 0 时 (操作停止) • 复位 		<ul style="list-style-type: none"> • SDAA0 引脚为高电平时
SMC0	操作模式转换	
0	工作于标准模式。	
1	工作于快速模式。	
DFC0	数字滤波器操作控制	
0	数字滤波器关闭。	
1	数字滤波器打开。	
数字滤波器只能在快速模式下使用。 在快速模式中, 传输时钟没有变化, 与 DFC0 位被置位 (1) 或清除 (0) 无关。 数字滤波器用于快速模式下的噪声抑制。		

- 注
1. 位 4 和位 5 为只读位。
 2. 必须检查 IICAS0 的状态, 且在如下所示的时间必须设置 WUP。



备注 IICE0: IICA 控制寄存器 0 (IICACTL0) 的位 7

(5) IICA 低电平宽度设置寄存器 (IICWL)


该寄存器用于设置 SCLA0 引脚信号的低电平宽度，该信号由处于主机模式中的串行接口 IICA 输出。

IICWL 可用 8 位存储操作指令设置。

当 IICA 控制寄存器 0 (IICACTL0) 的位 7 (IICE0) 为 0 时设置 IICWL。

产生的复位信号将该寄存器设置为 FFH。

图 15-9. IICA 低电平宽度设置寄存器 (IICWL) 的格式



(6) IICA 高电平宽度设置寄存器 (IICWH)


该寄存器用于设置 SCLA0 引脚信号的高电平宽度，该信号由处于主机模式中的串行接口 IICA 输出。

IICWH 可用 8 位存储操作指令设置。

当 IICA 控制寄存器 0 (IICACTL0) 的位 7 (IICE0) 为 0 时设置 IICWH。

产生的复位信号将该寄存器设置为 FFH。

图 15-10. IICA 高电平宽度设置寄存器 (IICWH) 的格式




(7) 端口输入模式寄存器 6 (PIM6)

该寄存器用于按位设置 P60 或 P61 的输入缓冲器。当在 I²C 通信中使用遵循 SMBus 规范的输入时，需选择 SMBus 输入缓冲器。

可通过 1 位或 8 位的存储操作指令设置该寄存器。

产生复位信号将该寄存器清除为 00H。

图 15-11. 端口输入模式寄存器 6 (PIM6) 的格式



(8) 端口输出模式寄存器 6 (POM6)

该寄存器用于按位设置 P60、P61 的输出模式。I²C 通信期间，将 SCLA0/P60 和 SDAA0/P61 设置为 N 沟道漏极开路输出（耐压 V_{DD}）模式。

可通过 1 位或 8 位的存储操作指令设置该寄存器。

产生复位信号将该寄存器清除为 00H。

图 15-12. 端口输出模式寄存器 6 (POM6) 的格式

地址： FF2AH 复位后： 00H R/W

符号	7	6	5	4	3	2	1	0
POM6	0	0	0	0	0	0	POM61	POM60

POM6n	P6n 引脚输出模式选择 (n = 0、1)
0	正常输出 (CMOS 输出) 模式
1	N 沟道漏极开路输出 (耐压 V _{DD}) 模式

(9) 端口模式寄存器 6 (PM6)

该寄存器按位为单位设置端口 6 的输入/输出。

使用 P60/SCLA0 引脚作为时钟 I/O 和使用 P61/SDAA0 引脚作为串行数据 I/O 时，需清除 PM60 和 PM61 为 0，并将 P60 和 P61 的输出锁存设置为 1。

可通过 1 位或 8 位的存储操作指令设置 PM6。

产生的复位信号将该寄存器设置为 FFH。

图 15-13. 端口模式寄存器 6 (PM6) 的格式

地址： FF26H 复位后： FFH R/W

符号	7	6	5	4	3	2	1	0
PM6	1	1	1	1	1	1	PM61	PM60

PM6n	P6n 引脚 I/O 模式选择 (n = 0、1)
0	输出模式 (输出缓冲器打开)
1	输入模式 (输出缓冲器关闭)

15.4 I²C总线模式功能


15.4.1 引脚配置

串行时钟引脚（SCLA0）和串行数据总线引脚（SDAA0）的配置如下。

- (1) SCLA0.. 该引脚用于串行时钟输入和输出。
对于主机设备和从设备，该引脚都是 N 沟道漏极开路输出。输入为施密特输入。
- (2) SDAA0 . 该引脚用于串行数据输入和输出。
对于主机设备和从设备，该引脚都是 N 沟道漏极开路输出。输入为施密特输入。

由于串行时钟信号线和串行数据总线的输出都是 N 沟道漏极开路输出，所以需要外接上拉电阻。

图 15-14. 引脚配置图



15.4.2 使用IICWL和IICWH寄存器设置传输时钟

(1) 在主机端设置传输时钟

$$\text{传输时钟} = \frac{f_{\text{PRS}}}{\text{IICWL} + \text{IICWH} + f_{\text{PRS}}(t_{\text{R}} + t_{\text{F}})}$$

此时，IICWL 和 IICWH 的最优设置值如下所示。
(所有设置值的小数部分都上舍入。)

- 快速模式时

$$\text{IICWL} = \frac{0.52}{\text{传输时钟}} \times f_{\text{PRS}}$$

$$\text{IICWH} = \left(\frac{0.48}{\text{传输时钟}} - t_{\text{R}} - t_{\text{F}} \right) \times f_{\text{PRS}}$$

- 正常模式时

$$\text{IICWL} = \frac{0.47}{\text{传输时钟}} \times f_{\text{PRS}}$$

$$\text{IICWH} = \left(\frac{0.53}{\text{传输时钟}} - t_{\text{R}} - t_{\text{F}} \right) \times f_{\text{PRS}}$$

(2) 在从机端设置 IICWL 和 IICWH

(所有设置值的小数部分都舍去。)

- 快速模式时

$$\text{IICWL} = 1.3 \mu\text{S} \times f_{\text{PRS}}$$

$$\text{IICWH} = (1.2 \mu\text{S} - t_{\text{R}} - t_{\text{F}}) \times f_{\text{PRS}}$$

- 正常模式时

$$\text{IICWL} = 4.7 \mu\text{S} \times f_{\text{PRS}}$$

$$\text{IICWH} = (5.3 \mu\text{S} - t_{\text{R}} - t_{\text{F}}) \times f_{\text{PRS}}$$

注意事项 当设置传输时钟时，注意最小 f_{PRS} 工作频率。对于串行接口 IICA 的最小 f_{PRS} 工作频率由模式来决定

快速模式: $f_{\text{PRS}} = 3.5 \text{ MHz (min.)}$
普通模式: $f_{\text{PRS}} = 1 \text{ MHz (min.)}$

<R>

备注 1. 分别计算 SDA0 和 SCLA0 信号的上升时间 (t_{R}) 和下降时间 (t_{F})，因为他们根据上拉电阻和电线会有所差异。

2. IICWL: IICA 低电平宽度设置寄存器

IICWH: IICA 高电平宽度设置寄存器

t_{F} : SDA0 和 SCL0 信号下降次数 (参考第二十八章 电气规范 (目标值))


t_{R} : SDA0 和 SCL0 信号上升次数 (参考第二十八章 电气规范 (目标值))

f_{PRS} : 外围硬件时钟频率

15.5 I²C总线的定义和控制方法

以下部分介绍 I²C 总线的串行数据通信格式和由 I²C 总线使用的信号。图 15-14 所示为经 I²C 总线的串行数据总线输出的“起始条件”、“地址”、“数据”和“停止条件”的传输时序。

图 15-15. I²C 总线串行数据传输时序



主机设备产生起始条件、从地址和停止条件。


应答 ($\overline{\text{ACK}}$) 信号既可由主机产生, 也可由从机产生 (通常情况下, 它由接收 8 位数据的设备输出)。

串行时钟 (SCLA0) 由主机设备持续输出。然而, 在从机设备中 SCLA0 的低电平时段可被延长, 并插入等待状态。

15.5.1 起始条件

当 SCLA0 引脚为高电平且 SDA0 引脚由高电平变为低电平时满足起始条件。SCLA0 引脚和 SDA0 引脚的起始条件都是由主机设备产生且发送至从机设备的信号。当设备用作从机设备时可以检测起始条件。

图 15-16. 起始条件



已检测到停止条件 (SPD0: IICA 状态寄存器 0 (IICAS0) 的位 0 = 1) 之后, 当 IICA 控制寄存器 0 (IICACTL0) 的位 1 (STT0) 置 1 时, 输出起始条件。当检测到起始条件时, 将 IICAS0 的位 1 (STD0) 置 1。


15.5.2 地址

由起始条件之后的 7 位数据定义地址。

地址为 7 位数据字段输出，用来选择通过总线连接到主机设备的从机设备。所以，每一个经总线接入的从机设备必须具有唯一的地址。

从机设备包含检测起始条件的硬件单元，并检查 7 位地址数据是否和从地址寄存器 0 (SVA0) 内储存的数据值匹配。如果地址数据和 SVA0 值匹配，则从设备就被选择并且和主机进行通信，直到主机设备产生一个起始条件或停止条件。

图 15-17. 地址



注 如果在从机设备操作期间接收了除本机地址或扩展码之外的数据，则不会产生 INTIICA0。

当从地址和 15.5.3 传输方向指定中介绍的传输方向共 8 位数据写入 IICA 移位寄存器 (IICA) 时，输出地址。将接收地址写入 IICA。


从地址分配给 IICA 寄存器的高 7 位。

15.5.3 传输方向指定

除了 7 位地址数据之外，主机设备发送指示传输方向的 1 位数据。

当该传输方向指示位的值为“0”时，指示主机设备向从机设备传输数据。当此传输方向指示位的值为“1”时，指示主机设备接收来自从机设备的数据。

图 15-18. 传输方向指定



注 如果在从机设备操作期间接收了除本机地址或扩展码之外的数据，则不会产生 INTIICA0。

15.5.4 应答信号 ($\overline{\text{ACK}}$)

$\overline{\text{ACK}}$ 用于检查发送端和接收端串行数据的状态。

每次接收到 8 位数据，接收端都会返回 $\overline{\text{ACK}}$ 。

发送端通常在发送了 8 位数据后接收 $\overline{\text{ACK}}$ 。当 $\overline{\text{ACK}}$ 从接收端返回时，这表明接收已经正确执行且会继续处理。使用 IICA 状态寄存器 0 (IICAS0) 的位 2 (ACKD0) 可以检验是否已检测到 $\overline{\text{ACK}}$ 。

当主机接收最后数据项时，不会返回 $\overline{\text{ACK}}$ ，取而代之的是产生一个停止条件。如果在接收数据后从机没有返回 $\overline{\text{ACK}}$ ，则主机输出一个停止条件或者重新起始条件，并停止发送。如果没有返回 $\overline{\text{ACK}}$ ，则可能的原因如下所示。

- <1> 接收工作异常。
- <2> 接收到最后数据项。
- <3> 由地址指定的接收端不存在。


要产生 $\overline{\text{ACK}}$ ，接收端需使 SDA0 信号线在第九个时钟处为低电平（指示正常接收）。

通过将 IICA 控制寄存器 0 (IICACTL0) 的位 2 (ACKE0) 置为 1，允许 $\overline{\text{ACK}}$ 的自动产生。由 7 位地址信息之后的第 8 位数据设置 IICAS0 寄存器的位 3 (TRC0)。通常，在接收时将 ACEK0 置为 1 (TRC0 = 0)。

如果在接收 (TRC0 = 0) 期间从机不再接收数据或者不需要下一个数据项，从机通过将 ACEK0 清除为 0 告知主机，之后就会不再接收任何数据。

当在接收 (TRC0 = 0) 期间主机不需要下一个数据项时，必须将 ACEK0 清除为 0，这样就不会产生 $\overline{\text{ACK}}$ 。在这种方式下，主机通知作为发送方的从机不再需要任何数据的信息（发送将会停止）。

图 15-19. $\overline{\text{ACK}}$



当收到本机地址时，不管 ACEK0 的值如何，都自动产生 $\overline{\text{ACK}}$ 信号。当收到本机地址之外的地址时，不产生 $\overline{\text{ACK}}$ 信号 (NACK)。

当接收到扩展码时，如果预先将 ACEK0 置为 1，则会产生 $\overline{\text{ACK}}$ 。

根据等待时序的设置，接收数据时产生 $\overline{\text{ACK}}$ 的方式有如下差别。


- 当选择 8 个时钟的等待状态时 (IICACTL0 寄存器的位 3 (WTIM0) = 0)：
 - 释放等待状态之前将 ACEK0 置为 1，在 SCLAO 引脚的第八个时钟的下降沿处产生 $\overline{\text{ACK}}$ 。
- 选择 9 个时钟等待状态时 (IICACTL0 寄存器的位 3 (WTIM0) = 1)：
 - 通过预先将 ACEK0 置位 1 产生 $\overline{\text{ACK}}$ 。

15.5.5 停止条件

当 SCLA0 引脚为高电平时，将 SDAA0 引脚由低电平变为高电平即产生停止条件。

停止条件就是串行传输完成时从主机设备向从机设备产生的信号。当设备用作从机设备时可以检测停止条件。

图 15-20. 停止条件



当将 IICA 控制寄存器 0 (IICACTL0) 的位 0 (SPT0) 置为 1 时，产生停止条件。当检测到停止条件时，IICA 状态寄存器 0 (IICAS0) 的位 0 (SPD0) 置为 1，且在将 IICACTL0 的位 4 (SPIE0) 置为 1 时产生 INTIICA0。

15.5.6 等待

等待用来通知通信另一方设备（主机或从机）已经准备就绪（即：处于等待状态），可以进行收发数据。

将 SCLA0 引脚设为低电平通知通信另一方本机处于等待状态。当主机设备和从机设备都取消等待状态时，就可以开始下一次数据传输。

图 15-21. 等待 (1/2)

(1) 主机设备输出第 9 个时钟等待，从机设备输出第 8 个时钟等待时
(主机发送，从机接收，且 ACKE0 = 1)





图 15-21. 等待 (2/2)

(2) 当主机和从机设备都输出 9 个时钟等待时
(主机发送, 从机接收, 且 $ACKE0 = 1$)



备注 $ACKE0$: IICA 控制寄存器 0 (IICACTL0) 的位 2
 $WRELO$: IICA 控制寄存器 0 (IICACTL0) 的位 5

根据 IICA 控制寄存器 0 (IICACTL0) 位 3 ($WTIM0$) 的设置, 可以自动产生等待状态。

通常, 在将 IICACTL0 的位 5 ($WRELO$) 置为 1 或将 FFH 写入 IICn 移位寄存器 (IICA) 时接收端会取消等待状态, 而发送端在将数据写入 IICA 时取消等待状态。

主机设备可以通过以下任一种方法取消等待状态。

- 通过将 IICACTL0 的位 1 ($STT0$) 置为 1
- 通过将 IICACTL0 的位 0 ($SPT0$) 置为 1

15.5.7 取消等待

I²C 通常通过以下处理来取消等待状态。

- 将数据写入 IICA 移位寄存器 (IICA)
- 设置 IICA 控制寄存器 0 (IICACTL0) 的位 5 (WRELO) (取消等待)
- 设置 IICACTL0 寄存器的位 1 (STT0) (产生起始条件)^注
- 设置 IICACTL0 寄存器的位 0 (SPT0) (产生停止条件)^注

注 只限于主机设备

当执行以上等待取消的处理时，I²C 取消等待状态，并恢复通信。

要取消等待状态并发送数据（包括地址），需将数据写入 IICA。

要在取消等待状态之后接收数据，或者完成数据发送，需将 IICA 控制寄存器 0 (IICACTL0) 的位 5 (WRELO) 置为 1。

要在取消等待状态后产生一个重新起始条件，需将 IICACTL0 的位 1 (STT0) 置为 1。

要在取消等待状态后产生一个停止条件，需将 IICACTL0 的位 0 (SPT0) 置为 1。

对于一次等待状态，仅执行一次取消处理。

例如，如果在取消等待状态之后，通过将 WRELO 置为 1 而将数据写入 IICA，则可能向 SDAA0 中输出错误值，这是因为更改 SDAA0 信号线的时序与写入 IICA 的时序冲突。

除了上述的以外，如果在通信中止时将 IICE0 清除为 0，则会停止通信，这样就能取消等待状态。

如果 I²C 总线因噪声而发生死锁，通过置位 IICACTL0 的位 6 (LRELO) 可以保存通信处理的内容，这样就能取消等待状态。

注意事项 如果在 WUP (IICA 控制寄存器 1 (IICACTL1) 的位 7) = 1 时执行取消等待状态的处理，则将不会取消等待状态。

15.5.8 中断请求 (INTIICA0) 产生时序和等待控制

IICA 控制寄存器 0 (IICACTL0) 的位 3 (WTIM0) 的设置确定了 INTIICA0 产生的时序和相应的等待控制, 如表 15-2 所示。

表 15-2. INTIICA0 产生时序和等待控制

WTIM0	从机设备操作期间			主机设备操作期间		
	地址	数据接收	数据发送	地址	数据接收	数据发送
0	9 ^{注 1,2}	8 ^{注 2}	8 ^{注 2}	9	8	8
1	9 ^{注 1,2}	9 ^{注 2}	9 ^{注 2}	9	9	9

注 1. 仅当与设置给从地址寄存器 0 (SVA0) 的地址匹配时, 在第 9 个时钟的下降沿处发生从机设备的 INTIICA0 信号和等待期。

此时, 产生 $\overline{\text{ACK}}$, 而与设置给 IICACTL0 的位 2 (ACKE0) 的值无关。对于已经接收到扩展码的从机设备, INTIICA0 信号在第 8 个时钟的下降沿发生。

但是, 如果在重新开始后地址不匹配, 则 INTIICA0 在第 9 个时钟的下降沿处产生, 而并不发生等待。

2. 如果接收地址和从地址寄存器 0 (SVA0) 的内容不匹配, 而且不能收到扩展码, 则既不产生 INTIICA0, 也不产生等待。

备注 表中的数目表示串行时钟信号的时钟数目。中断请求和等待控制都和这些时钟信号的下降沿同步。

(1) 地址发送/接收期间

- 从机设备操作: 不管 WTIM0 位如何设置, 中断请求和等待时序都根据以上的**注 1** 和**注 2** 中所述的条件确定。
- 主机设备操作: 不管 WTIM0 位如何设置, 中断请求和等待时序都会在第 9 个时钟的下降沿发生。

(2) 数据接收期间

- 主机/从机设备操作: 中断请求和等待时序都由 WTIM0 位确定。

(3) 数据发送期间

- 主机/从机设备操作: 中断请求和等待时序都由 WTIM0 位确定。

(4) 等待状态取消方法

四种取消等待方法如下所示。

- 将数据写入 IICA 移位寄存器 (IICA)
- 设置 IICA 控制寄存器 0 (IICACTL0) 的位 5 (WREL0) (取消等待)
- 设置 IICACTL0 寄存器的位 1 (STT0) (产生起始条件)^注
- 设置 IICACTL0 寄存器的位 0 (SPT0) (产生停止条件)^注

注 只限于主机设备。

当已经选择 8 时钟等待时 (WTIM0 = 0), 取消等待状态之前必须确认是否已经产生了 $\overline{\text{ACK}}$ 信号。

(5) 停止条件检测

当检测到停止条件 (仅当 SPIE0 = 1 时) 时产生 INTIICA0。

15.5.9 地址匹配检测方法

在 I²C 总线模式中，主机设备可以通过发送相应的从机地址来选择特定的从机设备。

可以由硬件自动检测地址匹配。当已将本机地址设置给从地址寄存器 0 (SVA0) 且设置给 SVA0 的地址与由主机设备发送的从地址匹配时，或当接收到扩展码时，都会发生中断请求 (INTIICA0)。

15.5.10 错误检测

在 I²C 总线模式中，数据发送期间发送设备的 IICA 移位寄存器 (IICA) 捕获串行数据总线 (SDAA0) 的状态，这样，发送前 IICA 数据就可以和所发送的 IICA 数据进行比较，从而能够检测发送错误，当所比较的数据值不匹配时，判断为发送错误。

15.5.11 扩展码

(1) 当接收地址的高 4 位为“0000”或“1111”时，扩展码接收的扩展码接收标志 (EXC0) 置为 1，且在第 8 个时钟的下降沿处产生中断请求 (INTIICA0)。不影响存储在从地址寄存器 0 (SVA0) 中的本机地址。

(2) 如果由 10 位传输地址将“11110xx0”设置给 SVA0，并将“11110xx0”从主机设备开始传输，则结果如下。注意，INTIICA0 在第 8 个时钟的下降沿产生。

- 数据的高 4 位匹配: EXC0 = 1
- 7 位数据匹配: COI0 = 1

备注 EXC0: IICA 状态寄存器 0 (IICAS0) 的位 5
 COI0: IICA 状态寄存器 0 (IICAS0) 的位 4

(3) 由于根据扩展码之后的数据不同，中断请求发生后的处理也各不相同，因此，这些处理需要由软件完成。如果在从机设备操作时接收扩展码，即使地址不匹配，从机设备也将参与通信。例如，在接收到扩展码后，如果你不想将目标设备作为从机设备操作，则将 IICA 控制寄存器 0 (IICACTL0) 的位 6 (LRELO) 置为 1，以将下一次通信操作设置为待机模式。

表 15-3. 主扩展码的位定义

从地址	R/W 位	描述
0 0 0 0 0 0 0	0	通用调用地址
1 1 1 1 0 x x	0	10 位从地址规范 (适用于地址认证)
1 1 1 1 0 x x	1	10 位从地址规范 (适用于地址匹配之后，产生读命令)

备注 对于以上所述之外的扩展码，参考 NXP 出版的 I²C 总线规范。

15.5.12 仲裁

当数个主机设备同时产生起始条件时（在将 **STD0** 置为 1 之前将 **STT0** 置为 1 时），调整时钟数目直至传输数据改变，之后执行主设备间通信。在该操作称为仲裁。

当一个主机设备在仲裁中失败时，仲裁失败发生时序将 **IICA** 状态寄存器 0 (**IICAS0**) 中的仲裁失败标志 (**ALD0**) 置位 (1)，且 **SCLA0** 和 **SDAA0** 信号线都被设置为高阻状态，从而释放总线。

基于下一次中断请求的时序和由软件完成的 **ALD0 = 1** 的设定来检测仲裁失败（当检测到停止条件时，第 8 或第 9 个时钟）。

中断请求时序的详情，参考 **15.5.8 中断请求 (INTIICA0) 产生时序和等待控制**。

备注 **STD0:** **IICA** 状态寄存器 0 (**IICAS0**) 的位 1
 STT0: **IICA** 控制寄存器 0 (**IICACTL0**) 的位 1

图 15-22. 仲裁时序示例




表 15-4. 仲裁和中断请求发生时序期间的状态

仲裁期间的状态	中断请求发生期间的状态
地址发送期间	字节传输之后的第 8 个或第 9 个时钟的下降沿 ^{註 1}
地址发送后读/写数据	
扩展码发送期间	
扩展码发送之后读/写数据	
数据发送期间	
数据发送之后 \overline{ACK} 传输期间	
数据传输期间检测到重新起始条件时	
数据传输期间检测到停止条件时	当停止条件产生时 (SPIE0 = 1 时) ^{註 2}
试图产生重新起始条件时数据为低电平	字节传输之后的第 8 个或第 9 个时钟的下降沿 ^{註 1}
试图产生重新起始条件时检测到停止条件	当停止条件产生时 (SPIE0 = 1 时) ^{註 2}
试图产生停止条件时数据为低电平	字节传输之后的第 8 个或第 9 个时钟的下降沿 ^{註 1}
试图产生重新起始条件时 SCLA0 为低电平	

- 注**
1. WTIMO (IICA 控制寄存器 0 (IICACTL0) 的位 3) = 1 时, 中断请求在第 9 个时钟的下降沿发生。当 WTIMO = 0 并且接收到扩展码的从地址时, 中断请求信号在第 8 个时钟的下降沿发生。
 2. 当有可能发生仲裁时, 在主机设备操作下, 设置 SPIE0 = 1。

备注 SPIE0: IICA 控制寄存器 0 (IICACTL0) 的位 4

15.5.13 唤醒功能

I²C 总线从机功能是指当收到本机地址和收到扩展码后，产生中断请求信号（INTIICA0）。

当地址不匹配时，该功能通过阻止不必要的 INTIICA0 信号的产生，而使处理更有效率。

当检测到起始条件后，设置唤醒待机模式。由于仲裁失败可能将主机设备（已经产生了起始条件）变为从机设备，在这种可能情况下发送地址时，该唤醒待机模式有效。

然而，检测到停止条件时，不论唤醒功能如何，都要设置 IICA 控制寄存器 0（IICACTL0）的位 4（SPIE0），并且确定是允许还是禁止中断请求。

要在 STOP 模式中使用唤醒功能，需将 WUP 置为 1。不论操作时钟如何，都能接受地址。当已接收到本机地址和扩展码时，也会产生中断请求信号（INTIICA0）。在已产生中断后使用一条指令清除（0）WUP 位，则操作返回正常模式。

地址匹配时，设置 WUP 位和清除（0）WUP 位的流程图如下所示。

图 15-23. 设置 WUP = 1 时的流程图





图 15-24. 地址匹配时设置 WUP = 0 的流程图（包括扩展码接收）




注 当发生 INTIICA0 向量中断时，在“INTIICA0 = 1?”之后执行处理。

除了由从串行接口 IICA 产生的中断请求（INTIICA0）外，使用以下流程执行处理，以释放 STOP 模式。

- 主机设备操作：图 15-25 中所示的流程
- 从机设备操作：图 15-24 或图 15-26 中所示的流程

图 15-25. 由 INTIICA0 之外的方式释放 STOP 模式后作为主机设备操作时



注 产生 STOP 条件时 INTIICA0 也会变为 1。

15.5.14 通信预约

(1) 使能通信预约功能时 (IICA 标志寄存器 0 (IICAF0) 的位 0 (IICRSV) = 0)

如果要启动当前不使用总线的主机设备时，使用通信预约功能在总线释放时允许发送起始条件。有两种模式下不能使用总线。

- 当仲裁结果既不是主机操作，又不是从机操作
- 接收扩展码并禁止从机操作时（未返回 \overline{ACK} ，通过将 IICA 控制寄存器 0 (IICACTL0) 的位 6 (LRELO) 置为 1 并保存通信从而释放总线）。

当未使用总线（检测到停止条件后）时，如果将 IICACTL0 的位 1 (STT0) 置为 1，起始条件自动产生并设置等待状态。

如果在将 IICACTL0 的位 4 置为 1 后将地址写入 IICA 移位寄存器 (IICA)，则通过产生中断请求信号 (INTIICA0) 检测到总线被释放（停止条件检测），然后设备作为主机自动开始通信。在检测到停止条件之前向 IICA 写入的数据无效。

当 STT0 被设置为 1 时，根据总线状态确定工作模式（起始条件或通信预约状态）。

- 如果总线已释放 产生起始条件
- 如果总线未释放（待机模式） 通信预约

在将 STT0 置为 1 且经过等待时间后，使用 MSTS0 (IICA 状态寄存器 0 (IICAS0) 的位 7) 检查通信预约是否运行。

使用软件保证由以下表达式计算得到的等待时间。


从设置 STT0 = 1 到检查 MSTS0 标志的等待时间：
 $(IICWL \text{ 设置值} + IICWH \text{ 设置值} + 4) + t_f \times 2 \times f_{PRS}$ (时钟)

备注

IICWL: IICA 低电平宽度设置寄存器
 IICWH: IICA 高电平宽度设置寄存器
 t_f : SDA0 和 SCLA0 信号下降次数 (参考第二十八章 电气规范 (目标值))
 f_{PRS} : 外围硬件时钟频率

图 15-27 所示为通信预约时序。

图 15-26. 通信预约时序



- 备注**
- IICA: IICA 移位寄存器
 - STT0: IICA 控制寄存器 0 (IICACTL0) 的位 1
 - STD0: IICA 状态寄存器 0 (IICAS0) 的位 1
 - SPD0: IICA 状态寄存器 0 (IICAS0) 的位 0

通过如图 15-28 所示的时序接受通信预约。将 IICA 状态寄存器 0 (IICAS0) 的位 1 (STD0) 置为 1 后，在检测到停止条件前通过将 IICA 控制寄存器 0 (IICACTL0) 的位 1 (STT0) 置为 1 可以产生通信预约。

图 15-27. 受理通信预约的时序





图 15-29 所示为通信预约协议。

图 15-28. 通信预约协议



- 注
1. 等待时间计算如下。
 $(IICWL \text{ 设置值} + IICWH \text{ 设置值} + 4) + t_F \times 2 \times f_{PRS}$ (时钟)
 2. 当发生停止条件中断请求时，通信预约操作执行对 IICA 移位寄存器 (IICA) 的写入操作。

- 备注
- STT0: IICA 控制寄存器 0 (IICACTL0) 的位 1
 - MSTS0: IICA 状态寄存器 0 (IICAS0) 的位 7
 - IICA: IICA 移位寄存器
 - IICWL: IICA 低电平宽度设置寄存器
 - IICWH: IICA 高电平宽度设置寄存器
 - t_F: SDAA0 和 SCLA0 信号下降次数 (参考第二十八章 电气规范 (目标值))
 - f_{PRS}: 外围硬件时钟频率

(2) 禁止通信预约功能时 (IICA 标志寄存器 0 (IICAF0) 的位 0 (IICRSV) = 1)

在总线通信中不能使用总线时，IICA 控制寄存器 0 (IICACTL0) 的位 1 (STT0) 置 1 时，通信预约请求被拒绝，且不会产生起始条件。不能使用总线的情况包括以下两种状态。

- 当仲裁结果既不是主机操作，又不是从机操作时
- 接收扩展码并禁止从机操作时（未返回 $\overline{\text{ACK}}$ ，通过将 IICACTL0 的位 6 (LREL0) 置为 1 并保存通信从而释放总线）。

为了确认是产生了起始条件还是请求被拒绝，检查 STCF (IICF 的位 7)。设置 STT0 = 1 之后需要 5 个时钟才能将 STCF 置为 1。因而，需要由软件保证该时间。

15.5.15 注意事项

(1) STCEN (IICA 标志寄存器 0 (IICAF0) 的位 1) = 0 时

允许 I²C 操作 (IICE0 = 1) 之后, 不论总线的实际状态如何, 总线通信状态 (IICBSY (IICAF0 的位 6) = 1) 均可以得到认可。当从没有检测到停止条件的模式变为主机设备通信模式时, 首先产生停止条件从而释放总线, 然后执行主机设备通信。

使用多个主机时, 总线没有释放时 (未检测到停止条件时) 不能执行主机设备通信。

使用以下次序产生停止条件。

- <1> 设置 IICA 控制寄存器 1 (IICACTL1)。
- <2> 将 IICA 控制寄存器 0 (IICACTL0) 的位 7 (IICE0) 设置为 1。
- <3> 将 IICACTL0 的位 0 (SPT0) 置为 1。

(2) STCEN = 1 时

I²C 操作使能 (IICE0 = 1) 之后, 不论总线的实际状态如何, 总线释放状态 (IICBSY = 0) 均可以得到认可。若要产生首个起始条件 (STT0 (IICA 控制寄存器 0 (IICACTL0) 的位 1 = 1), 有必要确认总线是否已经释放, 以便不干扰其它通信。

(3) 如果其它 I²C 通信都在处理中

当 SDA0 引脚为低电平而 SCLA0 引脚为高电平时, 如果 I²C 操作使能且通信中的设备已在处理中, 则 I²C 的模块认为 SDA0 引脚已经变为低电平 (检测起始条件)。如果此时总线的值被认作扩展码, 则返回 $\overline{\text{ACK}}$, 但是这会干扰其它 I²C 通信。为避免这种情况发生, 按下面的次序开始 I²C。

- <1> 将 IICACTL0 的位 4 (SPIE0) 清除为 0, 从而在检测到停止条件时禁止中断请求信号 (INTIICA0) 的产生。
- <2> 将 IICACTL0 的位 7 (IICE0) 置为 1 以使能 I²C 操作。
- <3> 等待起始条件的检测。
- <4> 返回 $\overline{\text{ACK}}$ (将 IICE0 置为 1 后的 4 至 80 个时钟) 之前将 IICACTL0 的位 6 (LREL0L) 置为 1, 以强制禁止检测。

(4) 在设置了 STT0 和 SPT0 (IICACTL0 的位 1 和位 0) 之后和将它们清除为 0 之前, 禁止再次对其进行设置。

(5) 当保留发送时, 将 SPIE0 (IICACTL0 的位 4) 置为 1, 以便于在检测到停止条件时产生中断请求。产生中断请求后将通信数据写入 IICA 时, 开始传输。当检测到停止条件时, 如果不产生中断, 在等待状态中设备就会停止, 这是因为在开始通信时不产生中断请求。但是, 没有必要在软件检测到 MSTSO (IICAS0 的位 7) 时将 SPIE0 置为 1。

15.5.16 通信操作

以下所示为 3 种操作的步骤和流程图。

(1) 主机工作于单主机系统

当使用 78K0/Kx2-L 单片机作为主机设备工作于单主机系统中时，操作流程图如下所示。

该流程图可以大体分为初始设置和通信处理两部分。启动时执行初始设置。如果需要和从机进行通信，进行通信准备后执行通信处理。

(2) 主机工作于多主机系统

在 I²C 总线多主机系统中，当总线参与到通信之中后，不能由 I²C 总线规范判定总线是释放还是使用。这里，当数据线和时钟都在一定的时间（1 帧）里保持高电平时，78K0/Kx2-L 单片机就在总线释放状态下可参与通信。

该流程图可以大体分为初始设置、通信等待和通信处理。在 78K0/Kx2-L 单片机仲裁失败并被指定为从设备的情况时在这里省略处理，仅仅显示了作为主机的处理操作。启动时执行初始设置以便参与通信。之后，作为主机等待通信请求或作为从机设备等待指定。在通信处理操作中进行实际通信，并且支持与从机间的发送/接收操作和与其它主机间的仲裁处理。

(3) 从机操作


78K0/Kx2-L 单片机用作 I²C 总线从机设备时的示例如下所示。

当用作从机时，由一个中断启动操作。在启动时执行初始设置，之后，等待 INTIICA0 中断信号发生（通信等待）。当 INTIICA0 中断发生时，判定为通信状态，并且其判决结果作为一个标志传送给主处理程序。

通过检查该标志，必要的通信处理得以执行。

(1) 主机工作于单主机系统

图 15-29. 主机工作于单主机系统




注 依照通信中产品的规范释放 I²C 总线（SCLA0 和 SDA0 引脚 = 高电平）。例如，如果 EEPROM 正向 SDA0 引脚输出一低电平，在输出端口模式设置 SCLA0 引脚，并从输出端口输出一个时钟脉冲，直到 SDA0 引脚固定为高电平。

备注 至于发送和接收的格式，要遵循正进行通信的产品的规范。


(2) 主机工作于多主机系统

图 15-30. 主机工作于多主机系统 (1/3)



注 确认总线被释放 (CLD0 位 = 1、DAD0 位 = 1) 特定的一段时间 (例如, 一帧的时间)。如果 SDA0 引脚固定为低电平, 依照正在进行通信的产品的规范, 决定是否释放 I²C 总线 (SCLA0 和 SDA0 引脚 = 高电平)。


图 15-30. 主机工作于多主机系统 (2/3)



注 等待时间计算如下。
 (IICWL 设置值 + IICWH 设置值 + 4) + tf × 2 × fPRS (时钟)

备注 IICWL: IICA 低电平宽度设置寄存器
 IICWH: IICA 高电平宽度设置寄存器
 tf: SDAA0 和 SCLA0 信号下降次数 (参考第二十八章 电气规范 (目标值))
 fPRS: 外围硬件时钟频率

图 15-30. 主机工作于多主机系统 (3/3)



备注


1. 至于发送和接收的格式，要遵循正进行通信的产品的规范。
2. 要将设备用作多主机系统中的主机设备，需在每次发生中断 INTIICA0 时读取 MSTS0 位，以检查仲裁结果。
3. 要将设备用作多主机系统中的从机设备，需在每次发生中断 INTIICA0 时使用 IICAS0 和 IICAF0 寄存器检查状态，并确定下一步要执行的处理操作。

(3) 从机操作

从机操作的处理步骤如下所示。

基本上，从机操作就是事件驱动。所以，需要由 INTIICA0 中断进行处理（必须有效改变操作状态的处理，比如通信期间停止条件的检测）。

在下面的说明中，假定数据通信不支持扩展码，同时假设 INTIICA0 中断服务仅执行状态转变处理，并且，实际数据通信由主程序执行。



因此，通过设置以下三种标志并将其代替 INTIICA0 传送至主处理程序，从而执行数据通信处理。

<1> 通信模式标志

该标志指示以下两种通信状态。

- 清除模式： 不执行数据通信的状态
- 通信模式： 执行数据通信的状态（从有效地址检测到停止条件检测，没有来自主机的 ACK 检测，地址不匹配）

<2> 就绪标志

该标志表示允许数据通信。它的功能与普通数据通信的 INTIICA0 中断的相同。由中断服务设置该标志，由主处理操作清除该标志。开始通信时由中断服务清除该标志。但是，当发送第一个数据时不是由中断服务设置就绪标志。因此，在不清除标志的情况下，发送第一个数据（地址匹配解释为下一个数据的请求信号）。

<3> 通信方向标志

该标志指示通信的方向。它的值与 TRC0 的相同。


从机操作的主处理过程如下。

启动串行接口 IICA，并等待到使能通信。当使能通信时，使用通信模式标志和就绪标志（由中断执行停止条件和起始条件的处理。这里，使用标志检查状态）执行通信。

重复发送操作直到主机不再返回 ACK。如果没有从主机返回 ACK，则通信结束。

对于接收，要接收一定数量的数据。通信结束时，ACK 不作为下一数据返回。此后，主机设备产生停止条件或重启条件。以这种方式从通信状态退出。

图 15-31. 从机操作流程圖 (1)




备注 至于发送和接收的格式，要遵循通信中的产品的规范。

使用 INTIICA0 中断的从机处理步骤的示例说明如下（假定未使用扩展码时执行处理）。INTIICA0 中断用于检查状态，并执行以下操作。

- <1> 如果产生停止条件就停止通信。
- <2> 如果产生起始条件就检查地址，如果地址不匹配就结束通信。如果地址匹配，设置通信模式并取消等待，处理程序从中断中返回（就绪标志被清除）。
- <3> 对于数据发送/接收，仅设置就绪标志。在等待状态中使用剩余的 I²C 总线使处理从中断中返回。

备注 以上<1>至<3>步骤对应着图 15-33 从机操作流程图中（2）中的<1>至<3>。

图 15-32. 从机操作流程图中（2）



15.5.17 I²C中断请求 (INTIICA0) 产生时序


发送或接收数据的时序和中断请求信号 INTIICA0 的产生时序，以及产生 INTIICA0 信号时 IICAS0 寄存器的值如下所示。

备注	ST:	开始条件
	AD6 至 AD0:	地址
	R/W:	传输方向指定
	$\overline{\text{ACK}}$:	应答信号
	D7 至 D0:	数据
	SP:	停止条件

(1) 主机设备操作

(a) 开始 ~ 地址 ~ 数据 ~ 数据 ~ 停止 (发送/接收)

(i) **WTIM0 = 0** 时




- ▲1: IICAS0 = 1000x110B
- ▲2: IICAS0 = 1000x000B
- ▲3: IICAS0 = 1000x000B (将 WTIM0 置为 1) 注
- ▲4: IICAS0 = 1000xx00B (将 SPT0 置为 1) 注
- △5: IICAS0 = 00000001B

注 要产生停止条件, 需将 WTIM0 置为 1, 并改变产生 INTIICA0 中断请求信号的时序。

备注 ▲: 总是产生
 △: 仅在 SPIE0 = 1 时产生
 x: 忽略

(ii) **WTIM0 = 1** 时




- ▲1: IICAS0 = 1000x110B
- ▲2: IICAS0 = 1000x100B
- ▲3: IICAS0 = 1000xx00B (将 SPT0 置为 1)
- △4: IICAS0 = 00000001B


备注 ▲: 总是产生
 △: 仅在 SPIE0 = 1 时产生
 x: 忽略

(b) 开始 ~ 地址 ~ 数据 ~ 开始 ~ 地址 ~ 数据 ~ 停止 (重新开始)

(i) **WTIMO = 0** 时




(ii) **WTIMO = 1** 时



(c) 开始~扩展码~ 数据~ 数据~ 停止 (发送扩展码)

(i) **WTIMO = 0** 时




- ▲1: IICAS0 = 1010x110B
- ▲2: IICAS0 = 1010x000B
- ▲3: IICAS0 = 1010x000B (将 WTIMO 置为 1) ^注
- ▲4: IICAS0 = 1010xx00B (将 SPT0 置为 1)
- Δ5: IICAS0 = 00000001B

注 要产生停止条件, 需将 WTIMO 置为 1, 并改变产生 INTIICA0 中断请求信号的时序。

备注 ▲: 总是产生
 Δ: 仅在 SPIE0 = 1 时产生
 x: 忽略

(ii) **WTIMO = 1** 时




- ▲1: IICAS0 = 1010x110B
- ▲2: IICAS0 = 1010x100B
- ▲3: IICAS0 = 1010xx00B (将 SPT0 置为 1)
- Δ4: IICAS0 = 00001001B

备注 ▲: 总是产生
 Δ: 仅在 SPIE0 = 1 时产生
 x: 忽略


(2) 从机设备操作 (从地址数据接收)

(a) 开始~ 地址~ 数据~数据~ 停止

(i) **WTIM0 = 0** 时



(ii) **WTIM0 = 1** 时



(b) 开始 ~ 地址 ~ 数据 ~ 开始 ~ 地址 ~ 数据 ~ 停止

(i) **WTIM0 = 0** 时 (重新开始后, 与 **SVA0** 匹配)



▲1: IICAS0 = 0001x110B

▲2: IICAS0 = 0001x000B


▲3: IICAS0 = 0001x110B

▲4: IICAS0 = 0001x000B

△5: IICAS0 = 00000001B

备注 ▲: 总是产生
 △: 仅在 SPIE0 = 1 时产生
 x: 忽略

(ii) **WTIM0 = 1** 时 (重新开始后, 与 **SVA0** 匹配)



▲1: IICAS0 = 0001x110B

▲2: IICAS0 = 0001xx00B

▲3: IICAS0 = 0001x110B


▲4: IICAS0 = 0001xx00B

△5: IICAS0 = 00000001B


备注 ▲: 总是产生
 △: 仅在 SPIE0 = 1 时产生
 x: 忽略

(c) 开始 ~ 地址 ~ 数据 ~ 开始 ~ 扩展码 ~ 数据 ~ 停止

(i) **WTIMO = 0** 时 (重新开始后, 与地址不匹配 (= 扩展码))




(ii) **WTIMO = 1** 时 (重新开始后, 与地址不匹配 (= 扩展码))



(d) 开始 ~ 地址 ~ 数据 ~ 开始 ~ 地址 ~ 数据 ~ 停止

(i) **WTIMO = 0** 时 (重新开始后, 与地址不匹配 (= 非扩展码))



▲1: IICAS0 = 0001x110B


▲2: IICAS0 = 0001x000B

▲3: IICAS0 = 00000110B

△4: IICAS0 = 00000001B

备注 ▲: 总是产生
 △: 仅在 SPIE0 = 1 时产生
 x: 忽略

(ii) **WTIMO = 1** 时 (重新开始后, 与地址不匹配 (= 非扩展码))



▲1: IICAS0 = 0001x110B

▲2: IICAS0 = 0001xx00B

▲3: IICAS0 = 00000110B

△4: IICAS0 = 00000001B


备注 ▲: 总是产生
 △: 仅在 SPIE0 = 1 时产生
 x: 忽略

(3) 从机设备操作（接收扩展码时）


接收扩展码时设备通常参与在通信中。

(a) 开始 ~ 扩展码 ~ 数据 ~ 数据 ~ 停止

(i) $WTIM0 = 0$ 时




(ii) $WTIM0 = 1$ 时




(b) 开始 ~ 扩展码 ~ 数据 ~ 开始 ~ 地址 ~ 数据 ~ 停止

(i) **WTIM0 = 0** 时 (重新开始后, 与 **SVA0** 匹配)




(ii) **WTIM0 = 1** 时 (重新开始后, 与 **SVA0** 匹配)




(c) 开始 ~ 扩展码 ~ 数据 ~ 开始 ~ 扩展码 ~ 数据 ~ 停止

(i) **WTIMO = 0** 时 (重新开始后, 扩展码接收)




(ii) **WTIMO = 1** 时 (重新开始后, 扩展码接收)




(d) 开始 ~ 扩展码 ~ 数据 ~ 开始 ~ 地址 ~ 数据 ~ 停止

(i) **WTIMO = 0** 时 (重新开始后, 与地址不匹配 (= 非扩展码))




(ii) **WTIMO = 1** 时 (重新开始后, 与地址不匹配 (= 非扩展码))



(4) 不通信时的操作

(a) 开始 ~ 扩展码 ~ 数据 ~ 数据 ~ 停止



△1

△1: IICAS0 = 00000001B


备注 △: 仅在 SPIE0 = 1 时产生

(5) 仲裁失败操作 (仲裁失败后作为从设备操作)

当设备用作多主机系统中的主机设备时, 需在每次发生中断请求信号 INTIICA0 时读取 MSTS0 位, 以检查仲裁结果。

(a) 从机地址数据发送期间发生仲裁失败时

(i) WTIMO = 0 时



▲1

▲2

▲3

△4

▲1: IICAS0 = 0101x110B

▲2: IICAS0 = 0001x000B

▲3: IICAS0 = 0001x000B


△4: IICAS0 = 00000001B

备注 ▲: 总是产生

△: 仅在 SPIE0 = 1 时产生

x: 忽略

(ii) **WTIM0 = 1** 时




- ▲1: IICAS0 = 0101x110B
- ▲2: IICAS0 = 0001x100B
- ▲3: IICAS0 = 0001xx00B
- △4: IICAS0 = 00000001B

备注 ▲: 总是产生
 △: 仅在 SPIE0 = 1 时产生
 x: 忽略

(b) 扩展码发送期间发生仲裁失败时


(i) **WTIM0 = 0** 时



- ▲1: IICAS0 = 0110x010B
- ▲2: IICAS0 = 0010x000B
- ▲3: IICAS0 = 0010x000B
- △4: IICAS0 = 00000001B

备注 ▲: 总是产生
 △: 仅在 SPIE0 = 1 时产生
 x: 忽略


(ii) **WTIMO = 1** 时




(6) 发生仲裁失败时的操作（仲裁失败后不进行通信）

当将设备用作多主机系统中的主机设备，需在每次发生中断请求信号 INTIICA0 时读取 MSTSO 位，以检查仲裁结果。

(a) 从地址数据发送期间发生仲裁失败时（WTIMO = 1 时）



(b) 扩展码发送期间发生仲裁失败时



▲1: IICAS0 = 0110x010B


由软件设置 LREL0 = 1

△2: IICAS0 = 00000001B

备注 ▲: 总是产生
 △: 仅在 SPIE0 = 1 时产生
 x: 忽略

(c) 数据发送期间发生仲裁失败时

(i) WTIM0 = 0 时




▲1: IICAS0 = 10001110B

▲2: IICAS0 = 01000000B

△3: IICAS0 = 00000001B


备注 ▲: 总是产生
 △: 仅在 SPIE0 = 1 时产生

(ii) **WTIMO = 1** 时




(d) 数据传输期间，由于重新开始条件导致发生仲裁失败时

(i) 非扩展码（示例：与 SVA0 不匹配）



(ii) 扩展码



▲1: IICAS0 = 1000x110B


▲2: IICAS0 = 01100010B

由软件设置 LREL0 = 1

△3: IICAS0 = 00000001B

备注 ▲: 总是产生
 △: 仅在 SPIE0 = 1 时产生
 x: 忽略
 n = 6 至 0

(e) 数据传输期间，由于停止条件导致发生仲裁失败时




▲1: IICAS0 = 10000110B

△2: IICAS0 = 01000001B


备注 ▲: 总是产生
 △: 仅在 SPIE0 = 1 时产生
 x: 忽略
 n = 6 至 0

(f) 当试图产生重新开始条件时，由于低电平数据而导致发生仲裁失败时

(i) **WTIMO = 0** 时




(ii) **WTIMO = 1** 时




(g) 试图产生重新开始条件时，由于停止条件导致发生仲裁失败时

(i) **WTIM0 = 0** 时




(ii) **WTIM0 = 1** 时




(h) 试图产生停止条件时，由于低电平数据而导致发生仲裁失败时

(i) **WTIMO = 0** 时



(ii) **WTIMO = 1** 时



15.6 时序图

当使用 I²C 总线模式时，主机设备通过串行总线输出一个地址，以选择多个从机设备之一作为自己的通信伙伴。

输出从地址以后，主机设备发送指示数据传输方向的 TRC0 位（IICA 状态寄存器 0（IICAS0）的位 3），然后开始与从机设备的串行通信。


图 15-33 和图 15-34 所示为数据通信的时序图。

IICA 移位寄存器（IICA）的移位操作与串行时钟（SCLA0）的下降沿同步。发送数据被传送到 SO 锁存器并经由 SDAA0 引脚输出（MSB 在先）。

经 SDAA0 引脚输入的数据在 SCLA0 的上升沿被捕获到 IICA 中。

图 15-33. 主机向从机通信示例
(主机设备和从机设备都选择 9 时钟等待时) (1/3)


(1) 起始条件~ 地址



- 注 1. 为了取消主机发送期间的等待状态，将数据写入 IICA，而不设置 WRELO。
 注 2. 要取消从机时的等待状态，需将“FFH”写入 IICA 或设置 WRELO。

图 15-33. 主机向从机通信示例
(当主机设备和从机设备都选择 9 时钟等待时) (2/3)


(2) 数据



- 注 1. 为了取消主机发送期间的等待状态，将数据写入 IICA，而不设置 WRELO。
 注 2. 要取消从机时的等待状态，需将“FFH”写入 IICA 或者设置 WRELO。

图 15-33. 主机向从机通信示例
(当主机设备和从机设备都选择 9 时钟等待时) (3/3)


(3) 停止条件



- 注 1. 为了取消主机发送期间的等待状态，将数据写入 IICA，而不设置 WRELO。
 注 2. 要取消从机时的等待状态，需将“FFH”写入 IICA 或设置 WRELO。

图 15-34. 从机设备向主机设备通信示例
(主机选择 8 时钟等待而从机选择 9 时钟等待时) (1/3)


(1) 启始条件~ 地址



- 注 1. 要取消主机的等待状态，需将“FFH”写入 IICA 或者设置 WRELO。
 2. 为了取消从机发送期间的等待状态，将数据写入 IICA，而不设置 WRELO。

图 15-34. 从机设备向主机设备通信示例
(主机选择 8 时钟等待而从机选择 9 时钟等待时) (2/3)


(2) 数据



- 注 1. 要取消主机的等待状态，需将“FFH”写入 IICA 或设置 WREL0。
 注 2. 为了取消从机发送期间的等待状态，将数据写入 IICA，而不设置 WREL0。

图 15-34. 从机设备向主机设备通信示例
(主机选择 8 时钟和 9 时钟等待而从机选择 9 时钟等待时) (3/3)

(3) 停止条件



- 注
1. 要取消等待状态，需将“FFH”写入 IICA 或者设置 WRELO。
 2. 为了取消从机发送期间的等待状态，将数据写入 IICA，而不设置 WRELO。
 3. 如果通过设置 WRELO 来取消从机发送期间的等待状态，则 TRCO 将被清除。

第十六章 串行接口 CSI11

条目	78K0/IY2	78K0/IA2	78K0/IB2
	16 引脚	20 引脚	30 引脚
串行接口 CSI11	-		√

备注 √: 安装, -: 未安装

16.1 串行接口CSI11 的功能

串行接口 CSI11 具有以下两种模式。

(1) 操作停止模式

该模式在不执行串行通信时使用,可以减少功耗。

详情参见 16.4.1 操作停止模式。

(2) 3 线串行 I/O 模式 (MSB/LSB 在先可选)

该模式使用 3 条信号线进行 8 位数据通信: 串行时钟信号线 ($\overline{\text{SCK11}}$) 和两条串行数据信号线 (SI11 和 SO11)。

在 3 线串行 I/O 模式中,可以缩短数据通信的处理时间,这是因为发送和接收可以同时进行。

而且,在 8 位数据通信中,既可以指定 MSB 先行,也可以指定 LSB 先行,因而,该接口可以接入任何设备。

3 线串行 I/O 模式使用同步串行接口连接外围 IC 和显示控制器。

详情参考 16.4.2 3 线串行 I/O 模式。


16.2 串行接口CSI11 的配置

串行接口 CSI11 包含以下硬件。

表 16-1. 串行接口 CSI11 的配置

条目	配置
控制器	发送控制器 时钟开始/停止控制器 & 时钟相位控制器
寄存器	发送缓冲寄存器 11 (SOTB11) 串行 I/O 移位寄存器 11 (SIO11)
控制寄存器	串行操作模式寄存器 11 (CSIM11) 串行时钟选择寄存器 11 (CSIC11) 端口模式寄存器 0 和 3 (PM0、PM3) 端口寄存器 3 (P3)

图 16-1. 串行接口 CSI11 的框图



(1) 发送缓冲寄存器 11 (SOTB11)

该寄存器设置发送数据。

当将串行操作模式寄存器 11 (CSIM11) 的位 7 (CSIE11) 和位 6 (TRMD11) 置为 1 时, 通过将数据写入 SOTB11 开始发送/接收。

串行 I/O 移位寄存器 11 把写入 SOTB11 中的数据从并行数据转换成串行数据, 并输出到串行输出引脚 (SO11)。

可用 8 位存储操作指令写入或读取 SOTB11。

产生复位信号将该寄存器清除为 00H。

注意事项 1. CSOT11 = 1 (串行通信期间) 时, 禁止访问 SOTB11。

2. 在从机模式中, 当使用输入至 SSI11 引脚的低电平将数据写入 SOTB11 时开始发送/接收。发送/接收操作的详情参考 16.4.2 (2) 通信操作。

(2) 串行 I/O 移位寄存器 11 (SIO11)

这是 8 位寄存器，将数据从并行数据转换成串行数据，反之亦然。

可用 8 位存储操作指令读取该寄存器。

如果将串行操作模式寄存器 11 (CSIM11) 的位 6 (TRMD11) 置为 0，则通过从 SIO11 中读取数据会开始接收。

接收期间，将数据从串行输入引脚 (SI11) 读入 SIO11 中。

产生复位信号将该寄存器清除为 00H。

注意事项 1. CSOT11 = 1 (串行通信期间) 时，禁止访问 SIO11。

2. 在从机模式中，当使用输入至 SSI11 引脚的低电平从 SIO11 中读取数据时开始接收。有关接收操作的详情，参考 16.4.2 (2) 通信操作。

16.3 控制串行接口 CSI11 的寄存器

串行接口 CSI11 由以下 4 个寄存器控制。

- 串行操作模式寄存器 11 (CSIM11)
- 串行时钟选择寄存器 11 (CSIC11)
- 端口模式寄存器 0 和 3 (PM0、PM3)
- 端口寄存器 3 (P3)

(1) 串行操作模式寄存器 11 (CSIM11)

CSIM11 用于选择操作模式并控制操作的允许或禁止。

可由 1 位或 8 位存储操作指令设置 CSIM11。

产生复位信号将该寄存器清除为 00H。

图 16-2. 串行操作模式寄存器 11 (CSIM11) 的格式

地址: FF88H 复位后: 00H R/W^{注1}

符号	<7>	6	5	4	3	2	1	0
CSIM11	CSIE11	TRMD11	SSE11	DIR11	0	0	0	CSOT11
CSIE11		3 线串行 I/O 模式中的操作控制						
0		禁止操作 ^{注2} 异步复位内部电路 ^{注3} 。						
1		允许操作						
TRMD11 ^{注4}		发送/接收模式控制						
0 ^{注5}		接收模式 (禁止发送)。						
1		发送/接收模式						
SSE11 ^{注6,7}		SSI11 引脚使用选择						
0		未使用 $\overline{\text{SSI11}}$ 引脚						
1		使用 $\overline{\text{SSI11}}$ 引脚						
DIR11 ^{注8}		首位指定						
0		MSB						
1		LSB						
CSOT11		通信状态标志						
0		通信停止。						
1		通信正在进行中。						

- 注
1. 位 0 为只读位。
 2. 要将 P37/SO11、P35/ $\overline{\text{SCK11}}$ 和 P20/ $\overline{\text{SSI11}}$ /INTP5 用作通用端口, 需在默认状态下设置 CSIM11 (00H)。
 3. 复位 CSIM11 的位 0 (CSOT11) 和串行 I/O 移位寄存器 11 (SIO11)。
 4. CSOT11 = 1 (串行通信期间) 时, 禁止重写 TRMD11。
 5. TRMD11 为 0 时 SO11 输出 (参考图 16-1) 固定为低电平。从 SIO11 中读取数据时开始接收。
 6. CSOT11 = 1 (串行通信期间) 时, 禁止重写 SSE11。
 7. 将该位置为 1 之前, 将 $\overline{\text{SSI11}}$ 引脚输入电平固定为 0 或者 1。
 8. CSOT11 = 1 (串行通信期间) 时, 禁止重写 DIR11。

(2) 串行时钟选择寄存器 11 (CSIC11)

该寄存器指定数据发送/接收的时序, 并设置串行时钟。

CSIC11 可由 1 位或 8 位存储操作指令设置。

产生复位信号将该寄存器清除为 00H。

图 16-3. 串行时钟选择寄存器 11 (CSIC11) 的格式

地址: FF89H 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
CSIC11	0	0	0	CKP11	DAP11	CKS112	CKS111	CKS110

CKP11	DAP11	数据发送/接收时序的指定	类型
0	0		1
0	1		2
1	0		3
1	1		4

CKS112	CKS111	CKS110	CS11 串行时钟选择				模式	
			f _{PRS} = 2 MHz	f _{PRS} = 5 MHz	f _{PRS} = 10 MHz	f _{PRS} = 20 MHz (使用 PLL 时)		
0	0	0	f _{PRS} /2	1 MHz	2.5 MHz	5 MHz	10 MHz	主机模式
0	0	1	f _{PRS} /2 ²	500 kHz	1.25 MHz	2.5 MHz	5 MHz	
0	1	0	f _{PRS} /2 ³	250 kHz	625 kHz	1.25 MHz	2.5 MHz	
0	1	1	f _{PRS} /2 ⁴	125 kHz	312.5 kHz	625 kHz	1.25 MHz	
1	0	0	f _{PRS} /2 ⁵	62.5 kHz	156.25 kHz	312.5 kHz	625 kHz	
1	0	1	f _{PRS} /2 ⁶	31.25 kHz	78.13 kHz	156.25 kHz	312.5 kHz	
1	1	0	f _{PRS} /2 ⁷	15.63 kHz	39.06 kHz	78.13 kHz	156.25 kHz	
1	1	1	从 SCK11 [#] 输入的外部时钟				从机模式	

注 在 STOP 模式中时, 不要与来自 SCK11 引脚的外部时钟开始通信。

- 注意事项
1. CSIE11 = 1 (操作使能) 时禁止写入 CSIC11。
 2. 要将 P37/SO11 和 P35/SCK11 用作通用端口, 需在默认状态下设置 CSIC11 (00H)。
 3. 复位后数据时钟的相位类型为类型 1。

备注 f_{PRS}: 外围硬件时钟频率

(3) 端口模式寄存器 0 和 3 (PM0、PM3)

这些寄存器按位为单位设置端口 0 和 3 的输入/输出。

当将 P35/ $\overline{\text{SCK11}}$ 用作串行接口的时钟输出引脚时，将 PM35 清除为 0，并将 P35 的输出锁存置为 1。

将 P37/SO11 用作串行接口的数据输出引脚时，清除 PM37，并将 P37 的输出锁存置为 0。

将 P35/ $\overline{\text{SCK11}}$ 用作串行接口的时钟输入引脚，而 P36/SI11 用作串行接口的数据输入引脚，且 P02/ $\overline{\text{SSI11}}$ /INTP5 用作串行接口的片选输入引脚时，将 PM35、PM36 和 PM02 置为 1。此时 P35、P36 和 P02 的输出锁存可能为 0 也可能为 1。

可通过 1 位或 8 位的存储操作指令设置 PM0 和 PM3。

产生的复位信号将这些寄存器设置为 FFH。

图 16-4. 端口模式寄存器 0 (PM0) (78K0/IB2) 的格式

地址: FF20H 复位后: FFH R/W

符号	7	6	5	4	3	2	1	0
PM0	1	1	1	1	1	PM02	PM01	PM00

PM0n	P0n 引脚 I/O 模式选择(n = 0 至 2)
0	输出模式 (输出缓冲器打开)
1	输入模式 (输出缓冲器关闭)

图 16-5. 端口模式寄存器 3 (PM3) (78K0/IB2) 的格式

地址: FF23H 复位后: FFH R/W

符号	7	6	5	4	3	2	1	0
PM3	PM37	PM36	PM35	PM34	PM33	PM32	PM31	PM30

PM0n	P3n 引脚 I/O 模式选择 (n = 0 至 7)
0	输出模式 (输出缓冲器打开)
1	输入模式 (输出缓冲器关闭)

16.4 串行接口CSI11 的操作

可以在以下两种模式中使用串行接口 CSI11。

- 操作停止模式
- 3 线串行 I/O 模式。

16.4.1 操作停止模式

在该模式中不执行串行通信。因此，可以减少功耗。此外，该模式下 $\overline{\text{SCK11}}$ 、SI11、SO11 和 $\overline{\text{SSI11}}$ 引脚可用作普通 I/O 端口引脚。

(1) 使用的寄存器

使用串行操作模式寄存器 11 (CSIM11) 设置操作停止模式。

要设置操作停止模式，需将 CSIM1n 的位 7 (CSIE11) 清除为 0。

(a) 串行操作模式寄存器 11 (CSIM11)

CSIM11 可由 1 位或 8 位存储操作指令设置。

产生复位信号将 CSIM11 清除为 00H。

地址： FF88H 复位后： 00H R/W

符号	<7>	6	5	4	3	2	1	0
CSIM11	CSIE11	TRMD11	SSE11	DIR11	0	0	0	CSOT11
CSIE11	3 线串行 I/O 模式中的操作控制							
0	禁止操作 ^{注1} 异步复位内部电路 ^{注2} 。							

- 注
1. 要将 P37/SO11、P35/ $\overline{\text{SCK11}}$ 和 P02/ $\overline{\text{SSI11}}$ /INTP5 用作通用端口，需在默认状态下设置 CSIM11 (00H)。
 2. 复位 CSIM11 的位 0 (CSOT11) 和串行 I/O 移位寄存器 11 (SIO11)。

16.4.2 3 线串行 I/O 模式

3 线串行 I/O 模式使用同步串行接口连接外围 IC 和显示控制器。

在该模式中，使用 3 条信号线执行通信：串行时钟（ $\overline{\text{SCK11}}$ ）信号线、串行输出（SO11）信号线和串行输入（SI11）信号线。

(1) 使用的寄存器

- 串行操作模式寄存器 11（CSIM11）
- 串行时钟选择寄存器 11（CSIC11）
- 端口模式寄存器 0 和 3（PM0、PM3）
- 端口寄存器 3（P3）

3 线串行 I/O 模式中的操作设置的基本步骤如下所示。

- <1> 设置 CSIC11 寄存器（参考图 16-3）。
- <2> 设置 CSIM11 寄存器的位 4 至位 6（DIR11、SSE11 和 TRMD11）（参考图 16-2）。
- <3> 将 CSIM11 寄存器的位 7（CSIE11）置为 1。→ 使能发送/接收。
- <4> 将数据写入发送缓冲寄存器 11（SOTB11）。→ 启动数据发送/接收。
从串行 I/O 移位寄存器 11（SIO11）中读取数据。→ 启动数据接收。

注意事项 当设置端口模式寄存器和端口寄存器时，需与其它通信方取得联系。

寄存器设置与引脚的关系如下所示。

表 16-2. 寄存器设置与引脚之间的关系

CSIE11	TRMD11	SSE11	PM36	P36	PM37	P37	PM35	P35	PM02	P02	CSI11 操作	引脚功能			
												SI11/P36	SO11/ P37	SCK11/ P35	SSI11/ P02/ INTP5
0	0	x	x ^{注1}	x ^{注1}	x ^{注1}	x ^{注1}	x ^{注1}	x ^{注1}	x ^{注2}	x ^{注2}	停止	P36	P37	P35	P02/ INTP5
1	0	0	1	x	x ^{注1}	x ^{注1}	1	x	x ^{注2}	x ^{注2}	从机接收 ^{注3}	SI11	P37	SCK11 (输入) ^{注3}	P02/ INTP5
		1													SSI11
1	1	0	x ^{注1}	x ^{注1}	0	0	1	x	x ^{注2}	x ^{注2}	从机发送 ^{注3}	P36	SO11	SCK11 (输入) ^{注3}	P02/ INTP5
		1													SSI11
1	1	0	1	x	0	0	1	x	x ^{注2}	x ^{注2}	从机发送/ 接收 ^{注3}	SI11	SO11	SCK11 (输入) ^{注3}	P02/ INTP5
		1													SSI11
1	0	0	1	x	x ^{注1}	x ^{注1}	0	1	x ^{注2}	x ^{注2}	主机接收	SI11	P37	SCK11 (输出)	P02/ INTP5
1	1	0	x ^{注1}	x ^{注1}	0	0	0	1	x ^{注2}	x ^{注2}	主机发送	P36	SO11	SCK11 (输出)	P02/ INTP5
1	1	0	1	x	0	0	0	1	x ^{注2}	x ^{注2}	主机发送/ 接收	SI11	SO11	SCK11 (输出)	P02/ INTP5

- 注
1. 可以被设置为端口功能。
 2. 可以被设置为端口功能或外部中断功能。
 3. 要使用从机模式，需将 CKS112、CKS111 和 CKS110 置为 1、1、1。

备注

x: 忽略

CSIE11: 串行操作模式寄存器 11 (CSIM11) 的位 7

TRMD11: CSIM11 的位 6

SSE11: CSIM11 的位 5

CKP11: 串行时钟选择寄存器 11 (CSIC11) 的位 4

CKS112、CKS111、CKS110: CSIC11 的位 2 至位 0

PM0、PM3: 端口模式寄存器 0 和 3

P0、P3: 端口 0 和 3 的输出锁存

(2) 通信操作

3 线串行 I/O 模式中，数据以 8 位为单位发送或接收。数据各位的发送或接收与串行时钟同步。

如果串行操作模式寄存器 11 (CSIM11) 的位 6 (TRMD11) 为 1，则可以发送或接收数据。当将某个值写入发送缓冲寄存器 11 (SOTB11) 时，开始发送/接收。此外，当串行操作模式寄存器 11 (CSIM11) 的位 6 (TRMD11) 为 0 时可以接收数据。

当从串行 I/O 移位寄存器 11 (SIO11) 中读取数据时，开始接收。

然而，串行接口 CSI11 处于从机模式时，如果 CSIM11 的位 5 (SSE11) 为 1，则如下执行通信。

- <1> 输入至 $\overline{\text{SSI11}}$ 引脚的低电平
→ 写入 SOTB11 时开始发送/接收，或者读取 SIO11 时开始接收。
- <2> 输入至 $\overline{\text{SSI11}}$ 引脚的高电平
→ 即使写入 SOTB11 或者读取 SIO11，也不会开始发送/接收或者接收，因此，保持发送/接收或者接收。
- <3> 当将高电平输入至 $\overline{\text{SSI11}}$ 引脚时，将数据写入 SOTB11 或从 SIO11 中读取数据，然后将低电平输入至 $\overline{\text{SSI11}}$ 引脚。
→ 开始发送/接收或者开始接收。
- <4> 发送/接收期间或接收期间将一高电平输入至 $\overline{\text{SSI11}}$ 引脚
→ 暂停发送/接收或暂停接收。


开始通信后，CSIM11 的位 0 (CSOT11) 被置为 1。当 8 位数据的通信已完成时，设置通信完成中断请求标志 (CSIIF11)，并将 CSOT11 清除为 0。然后使能下一次通信。

注意事项 1. CSOT11 = 1 (串行通信期间) 时，禁止访问控制寄存器和数据寄存器。

- 2. 在开始时钟操作前等待至少一个时钟的时间，以更改从机模式中 $\overline{\text{SSI11}}$ 引脚的电平；否则，可能会发生故障。**

图 16-6. 3 线串行 I/O 模式中的时序 (1/2)


(a) 发送/接收时序 (类型 1: TRMD11 = 1、DIR11 = 0、CKP11 = 0、DAP11 = 0、SSE11 = 1^注)



注 SSE11 标志和 $\overline{\text{SSI11}}$ 引脚都用于从机模式。

图 16-6. 3 线串行 I/O 模式中的时序 (2/2)


(b) 发送/接收时序 (类型 2: TRMD11 = 1、DIR11 = 0、CKP11 = 0、DAP11 = 1、SSE11 = 1^注)




注 SSE11 标志和 $\overline{\text{SSI11}}$ 引脚都用于从机模式。

图 16-7. 时钟/数据相位的时序


(a) 类型 1: $CKP11 = 0, DAP11 = 0, DIR11 = 0$




(b) 类型 2: $CKP11 = 0, DAP11 = 1, DIR11 = 0$



(c) 类型 3: $CKP11 = 1, DAP11 = 0, DIR11 = 0$



(d) 类型 4: $CKP11 = 1, DAP11 = 1, DIR11 = 0$




备注 上图举例说明了使用 MSB 先行发送数据的通信操作。

(3) 输出至 SO11 引脚的时序 (首位)

开始通信时, 发送缓冲寄存器 11 (SOTB11) 的值从 SO11 引脚输出。此时首位的输出操作描述如下。

图 16-8. 首位的输出操作 (1/2)




在 $\overline{\text{SCK11}}$ 的下降 (或上升) 沿处, 首位直接由 SOTB11 寄存器锁存至输出锁存, 并经输出选择器从 SO11 引脚输出。然后, 在 $\overline{\text{SCK11}}$ 的下一个上升 (或下降) 沿处, SOTB11 寄存器的值被传输至 SIO11 寄存器, 并移动一位。此时, 接收数据的首位通过 SIO11 引脚存储在 SIO11 寄存器中。


在 $\overline{\text{SCK11}}$ 的下一个下降 (或上升) 沿处, 第二位以及后面的位由 SIO11 寄存器锁存至输出锁存, 且数据从 SO11 引脚输出。

图 16-8. 首位的输出操作 (2/2)

(c) 类型 2: CKP11 = 0、DAP11 = 1



(d) 类型 4: CKP11 = 1、DAP11 = 1



在 SOTB11 寄存器的写信号或者 SIO11 寄存器的读信号的下降沿处，首位直接由 SOTB11 寄存器锁存，并通过输出选择器从 SO11 引脚输出。然后，在 $\overline{\text{SCK11}}$ 的下一个下降（或上升）沿处，SOTB11 寄存器的值被传输至 SIO11 寄存器，并移动一位。此时，接收数据的首位通过 SI11 引脚存储在 SIO11 寄存器中。

在 $\overline{\text{SCK11}}$ 的下一个上升（或下降）沿处，第二位以及后面的位由 SIO11 寄存器锁存至输出锁存，且数据从 SO11 引脚输出。

(4) SO11 引脚的输出值 (末位)

已经开始通信后, SO11 引脚保持末位的输出值。

图 16-9. SO11 引脚的输出值 (末位) (1/2)






图 16-9. SO11 引脚的输出值 (末位) (2/2)

(c) 类型 2: CKP11 = 0、DAP11 = 1



(d) 类型 4: CKP11 = 1、DAP11 = 1



(5) SO11 输出 (参考图 16-1)

根据 CSIE11、TRMD11、DAP11 和 DIR11 的设置, SO11 输出的状态如下。

表 16-3. SO11 输出状态

CSIE11	TRMD11	DAP11	DIR11	SO11 输出 ^{注1}
CSIE11 = 0 ^{注2}	TRMD11 = 0 ^{注2}	-	-	低电平输出 ^{注2}
	TRMD11 = 1 ^{注3}	DAP11 = 0	-	低电平输出
		DAP11 = 1	DIR11 = 0	SOTB11 的位 7 的值
			DIR11 = 1	SOTB11 的位 0 的值
CSIE11 = 1	TRMD11 = 0	-	-	低电平输出
	TRMD11 = 1	-	-	发送数据 ^{注4}

- 注
1. 根据 PM37 和 P37 以及 SO11 输出, 确定 SO11 引脚的实际输出。
 2. 这是复位后的状态。
 3. 将 SO11/P37 用作通用端口, 需在默认状态下设置 CSIM11 (00H)。
 4. 已经完成发送后, SO11 引脚保持发送数据末位的输出值。

注意事项 如果将某值写入 CSIE11、TRMD11、DAP11 和 DIR11, 则 SO11 的输出值会发生变化。

17.1 乘法器的功能


所有 78K0/1x2 微控制器产品都安装了乘法器。

乘法器具有以下功能。

- 可以执行 $8 \text{ 位} \times 8 \text{ 位} = 16 \text{ 位}$ 的计算。
- 可以执行 $16 \text{ 位} \times 16 \text{ 位} = 32 \text{ 位}$ 的计算。

图 17-1 所示为乘法器的框图。

图 17-1. 乘法器的框图



17.2 乘法器的配置

(1) 16 位较高位乘法结果存储寄存器和 16 位较低乘法结果存储寄存器 (MUL0H、MUL0L)

MUL0H 和 MUL0L 两个寄存器用于存储 32 位乘法结果。

在 8 位乘以 8 位的乘法中，16 位的乘法结果存入 MUL0L 中。


在 16 位乘以 16 位的乘法中，乘法结果的高 16 位存入 MUL0H，而低 16 位存入 MUL0L 中，这样就总共能存储 32 位乘法结果。

这些寄存器在经过一个 CPU 时钟后保存乘法结果。

可通过 16 位存储操作指令读取 MUL0H 和 MUL0L。

产生复位信号将这些寄存器清除为 0000H。

图 17-2. 16 位较高位乘法结果存储寄存器和 16 位较低乘法结果存储寄存器 (MUL0H、MUL0L) 的格式



(2) 乘法输入数据寄存器 A、B (MULA、MULB)


这些是用于存储乘法数据的 16 位寄存器。乘法器将 MULA 和 MULB 的值相乘。

可通过 8 位或 16 位存储操作指令设置 MULA 和 MULB。

产生复位信号将这些寄存器清除为 0000H。

注意事项 在 8 位乘以 8 位的乘法中，需将乘数数据设置给 MULAL 和 MULBL。

图 17-3. 乘法输入数据寄存器 A、B (MULA、MULB) 的格式



17.3 乘法器的操作

通过在 MULA 和 MULB 寄存器中存储数值然后在等待 1 个时钟后读取 MUL0H 和 MUL0L 寄存器，可以获得乘法的结果。即使当固定 MULA 或 MULB 之一并重写另外一个寄存器时，还可以在经过 1 个时钟或更长时间之后获得结果。不管先读取 MUL0H 还是 MUL0L，毫无疑问，都能读取到结果。

下面所示为一个乘法程序实例。

示例 1：8 位乘以 8 的乘法

```
MOV    MULAL, #005H
MOV    MULBL, #022H
NOP                    ;等待1个时钟。 没必要为NOP
MOVW   AX, MUL0L      ;获取乘法结果
```

注意事项 在示例 1 中，将乘数设置给 MULAL 和 MULBL。

示例 2：16 位乘以 16 位的乘法（使用 MOVW 指令设置乘数）

```
MOVW   MULA, #1234H
MOVW   MULB, #5678H
NOP                    ;等待1个时钟。 没必要为NOP
MOVW   AX, MUL0H      ;在上方获得的结果
PUSH   AX
MOVW   AX, MUL0L      ;在下方获得的结果
```

示例 3：16 位乘以 16 位的乘法（使用 MOV 指令设置乘数）

```
MOV    MULAL, #034H
MOV    MULAH, #012H
MOV    MULBL, #078H
MOV    MULBH, #056H
NOP                    ;等待1个时钟。 没必要为NOP
MOVW   AX, MUL0H      ;在上方获得的结果
PUSH   AX
MOVW   AX, MUL0L      ;在下方获得的结果
```

注意事项 在示例 3 中，在将乘数的低 8 位设置给 MULAL/MULBL 之后，再将高 8 位设置给 MULAH/MULBH。当乘数的高 8 位的值相同，且仅能改变低 8 位时，将变化的值设置给 MULAL/MULBL，并将相同的值重新设置给 MULAH/MULBH。

第十八章 中断功能

条目		78K0/IY2	78K0/IA2	78K0/IB2
		16 引脚	20 引脚	30 引脚
可屏蔽中 断	外部	7	7	9
	内部	8	12	13

18.1 中断功能类型

使用以下两种类型的中断功能。

(1) 可屏蔽中断

这些中断可进行屏蔽控制。通过设置优先级指定标志寄存器（PR0L、PR0H、PR1L、PR1H），可屏蔽中断可分成高优先级中断组和低优先级中断组。

当产生较高优先级中断时，多重中断服务被应用到低优先级中断。如果同时产生具有相同优先级的两个或多个中断请求，则根据向量中断服务的优先级进行处理。优先级顺序参考表 18-1。

产生待机解除信号并解除 STOP 和 HALT 模式。

外部中断请求和内部中断请求作为可屏蔽中断被提供。

(2) 软件中断

这是一个由执行 BRK 指令产生的向量中断。即使当中断被禁止时它也能被响应。软件中断不受中断优先级控制。

18.2 中断源和配置

中断源由可屏蔽中断和软件中断组成。此外，还有四个复位源（参考表 18-1）。

表 18-1. 中断源列表 (1/2)

中断类型	内部/外部	基本配置类型 ^{注1}	默认优先级 ^{注2}	中断源		向量表地址	Y2	IA2	IB2
				名称	触发		16 引脚	20 引脚	30 引脚
可屏蔽	内部	(A)	0	INTLVI	低电压检测 ^{注3}	0004H	√	√	√
	外部	(B)	1	INTP0	引脚输入边沿检测	0006H	√	√	√
			2	INTP1		0008H	–	–	√
			3	INTP2		000AH	√	√	√
			4	INTP3		000CH	√	√	√
			5	INTP4		000EH	√	√	√
			6	INTP5		0010H	–	–	√
	内部	(A)	7	INTSRE6	产生 UART6/DALI 接收错误	0012H	–	√	√
			8	INTSR6	UART6/DALI 接收结束	0014H	–	√	√
			9	INTST6	UART6/DALI 发送结束	0016H	–	√	√
			10	INTCSI11	CSI11 传输结束	0018H	–	–	√
			11	INTTMH1	TMH1 和 CMP01 匹配	001AH	√	√	√
			12	INTTMX0	TMH0CNT 和 TX0CB1 或 TX0CB3 匹配	001CH	√	√	√
			13	INTTMX1	TMH1CNT 和 TX1CB1 或 TX1CB3 匹配	001EH	√	√	√
			14	INTTM000	TM00 和 CR000 匹配 (指定比较寄存器时), TI010 引脚有效沿检测 (指定捕获寄存器时)	0020H	√	√	√
			15	INTTM010	TM00 和 CR010 匹配 (指定比较寄存器时), TI000 引脚有效沿检测 (指定捕获寄存器时)	0022H	√	√	√
	16	INTAD	A/D 转换结束	0024H	√	√	√		
	17	INTTM51 ^{注4}	TM51 和 CR51 匹配	002AH	√	√	√		
	外部	(B)	18	INTCMP0	比较器 0 边沿检测	002CH	√	√	√
			19	INTCMP1	比较器 1 边沿检测	002EH	√	√	√
			20	INTCMP2	比较器 2 边沿检测	0030H	√	√	√
内部	(A)	21	INTIICA0	IICA 通信结束	0034H	–	√	√	

- 注
1. 基本配置类型 (A) 至 (C) 对应着图 18-1 中的 (A) 至 (C)。
 2. 如果两个或多个可屏蔽中断同时发生，默认优先级决定处理向量中断的顺序。0 指示最高优先级，21 指示最低优先级。
 3. 低电压检测寄存器 (LVIM) 的位 1 (LVIMD) 清除为 0 时。
 4. 当 8 位定时器/事件计数器 51 用于载波发生器模式时，在 INTTM5H1 信号产生时的时序发生中断 (参考图 9-13 传输时序)。


表 18-1. 中断源列表 (2/2)

中断类型	内部/外部	基本配置类型 ^{注1}	默认优先级 ^{注2}	中断源		向量地址	1Y2	IA2	IB2
				名称	触发		16 引脚	20 引脚	30 引脚
软件	-	(C)	-	BRK	执行 BRK 指令	003EH	√	√	√
复位	-	-	-	RESET	复位输入	0000H	√	√	√
				POC	上电清零				
				LVI	低电压检测 ^{注3}				
				WDT	WDT 溢出				


- 注
1. 基本配置类型 (A) 至 (C) 对应着图 18-1 中的 (A) 至 (C)。
 2. 如果两个或多个可屏蔽中断同时发生，默认优先级决定处理向量中断的顺序。0 指示最高优先级，21 指示最低优先级。
 3. 低电压检测寄存器 (LVIM) 的位 1 (LVIMD) 设置为 1 时。

图 18-1. 中断功能的基本配置 (1/2)

(A) 内部可屏蔽中断



(B) 外部可屏蔽中断 (INTPm、INTCMP0 至 INTCMP2)




备注 m = 0、2 至 4: 78K0/IY2、78K0/IA2
 m = 0 至 5: 78K0/IB2

- IF: 中断请求标志
- IE: 中断使能标志
- ISP: 服务中优先级标志
- MK: 中断屏蔽标志
- PR: 优先级指定标志

图 18-1. 中断功能的基本配置 (2/2)

(C) 软件中断



18.3 控制中断功能的寄存器

以下 7 种类型的寄存器可用于控制中断功能。

- 中断请求标志寄存器 (IF0L、IF0H、IF1L、IF1H)
- 中断屏蔽标志寄存器 (MK0L、MK0H、MK1L、MK1H)
- 优先级指定标志寄存器 (PR0L、PR0H、PR1L、PR1H)
- 端口复用转换控制寄存器 (MUXSEL)
- 外部中断上升沿使能寄存器 0、1 (EGPCTL0、EGPCTL1)
- 外部中断下降沿使能寄存器 0、1 (EGNCTL0、EGNCTL1)
- 程序状态字 (PSW)

表 18-2 所示为与中断请求源对应的中断请求标志、中断屏蔽标志以及优先级指定标志的列表。

表 18-2. 与中断请求源对应的标志

IY2	IA2	IB2	中断源	中断请求标志		中断屏蔽标志		优先级指定标志	
					寄存器		寄存器		寄存器
16 引脚	20 引脚	30 引脚							
√	√	√	INTLVI	LVIF	IF0L	LVIMK	MK0L	LVIPR	PR0L
√	√	√	INTP0	PIF0		PMK0		PPR0	
-	-	√	INTP1	PIF1		PMK1		PPR1	
√	√	√	INTP2	PIF2		PMK2		PPR2	
√	√	√	INTP3	PIF3		PMK3		PPR3	
√	√	√	INTP4	PIF4		PMK4		PPR4	
-	-	√	INTP5	PIF5		PMK5		PPR5	
-	√	√	INTSRE6	SREIF6		SREMK6		SREPR6	
-	√	√	INTSR6	SRIF6	IF0H	SRMK6	MK0H	SRPR6	PR0H
-	√	√	INTST6	STIF6		STMK6		STPR6	
-	-	√	INTCSI11	CSIF11		CSIMK11		CSIPR11	
√	√	√	INTTMH1	TMIFH1		TMMKH1		TMPRH1	
√	√	√	INTTMX0	TMIFX0		TMMKX0		TMPRX0	
√	√	√	INTTMX1	TMIFX1		TMMKX1		TMPRX1	
√	√	√	INTTM000	TMIF000		TMMK000		TMPR000	
√	√	√	INTTM010	TMIF010		TMMK010		TMPR010	
√	√	√	INTAD	ADIF	IF1L	ADMK	MK1L	ADPR	PR1L
√	√	√	INTTM51 ^{Note}	TMIF51		TMMK51		TMPR51	
√	√	√	INTCMP0	CMPIF0		CMPMK0		CMPPR0	
√	√	√	INTCMP1	CMPIF1		CMPMK1		CMPPR1	
√	√	√	INTCMP2	CMPIF2		CMPMK2		CMPPR2	
-	√	√	INTIICA0	IICAIF0		IF1H		IICAMK0	

注 当 8 位定时器/事件计数器 51 用于载波发生器模式时，在 INTTM5H1 信号产生时的时序发生中断（参考图 9-13 传输时序）。

(1) 中断请求标志寄存器 (IF0L、IF0H、IF1L、IF1H)

当产生相应的中断请求或执行指令时，中断请求标志被置为 1。在中断请求响应或复位信号产生之际执行指令时，这些寄存器被清除为 0。

当中断被响应时，中断请求标志自动清除然后进入中断例程。

可通过 1 位或 8 位的存储操作指令设置 IF0L、IF0H、IF1L 和 IF1H。当 IF0L 和 IF0H、IF1L 和 IF1H 组合形成 16 位寄存器 IF0 与 IF1 时，它们可用 16 位存储操作指令进行设置。

产生复位信号将这些寄存器清除为 00H。

注意事项 1. 在待机解除后操作定时器、串行接口或 A/D 转换器时，需将中断请求标志清除后再操作一次。中断请求标志有可能被噪声设置。

2. 当处理一个中断请求标志寄存器的标志时，需使用 1 位存储操作指令 (CLR1)。因为被编译的汇编程序必须是 1 位存储操作指令 (CLR1)，所以用 C 语言描述时，需使用如“IF0L.0 = 0;”或“_asm (“clr1 IF0L, 0”);”之类的位操作指令。

如果使用 8 位存储操作指令如“IF0L &= 0xfe;”用 C 语言描述一个程序并被编译，则其变成三种指令的汇编程序。

```
mov a, IF0L
and a, #0FEH
mov IF0L, a
```

这种情况下，即使同一中断请求标志寄存器 (IF0L) 的另一位的请求标志在执行“mov a, IF0L”和“mov IF0L, a”中间的时序时被设置为 1，该标志在执行“mov IF0L, a”时也会被清除为 0。因此，在 C 语言中使用 8 位存储操作指令时必须格外谨慎。

图 18-2. 中断请求标志寄存器 (IF0L、IF0H、IF1L) 的格式 (78K0/IY2)

地址: FFE0H 复位后: 00H R/W

符号	7	6	<5>	<4>	<3>	2	<1>	<0>
IF0L	0	0	PIF4	PIF3	PIF2	0	PIF0	LVIIF

地址: FFE1H 复位后: 00H R/W

符号	<7>	<6>	<5>	<4>	<3>	2	1	0
IF0H	TMIF010	TMIF000	TMIFX1	TMIFX0	TMIFH1	0	0	0

地址: FFE2H 复位后: 00H R/W

符号	7	<6>	<5>	<4>	<3>	2	1	<0>
IF1L	0	CMPIF2	CMPIF1	CMPIF0	TMIF51	0	0	ADIF

XXIFX	中断请求标志
0	不产生中断请求信号
1	产生中断请求, 中断请求状态

注意事项 务必将 IF0L 的位 2、6 和 7, IF0H 的位 0 至位 2, 以及 IF1L 的位 1、2 和 7 清除为 0。

图 18-3. 中断请求标志寄存器 (IF0L、IF0H、IF1L、IF1H) 的格式 (78K0/IA2)

地址: FFE0H 复位后: 00H R/W

符号	<7>	6	<5>	<4>	<3>	2	<1>	<0>
IF0L	SREIF6	0	PIF4	PIF3	PIF2	0	PIF0	LVIIIF

地址: FFE1H 复位后: 00H R/W

符号	<7>	<6>	<5>	<4>	<3>	2	<1>	<0>
IF0H	TMIF010	TMIF000	TMIFX1	TMIFX0	TMIFH1	0	STIF6	SRIF6

地址: FFE2H 复位后: 00H R/W

符号	7	<6>	<5>	<4>	<3>	2	1	<0>
IF1L	0	CMPIF2	CMPIF1	CMPIF0	TMIF51	0	0	ADIF

地址: FFE3H 复位后: 00H R/W

符号	7	6	5	4	3	2	1	<0>
IF1H	0	0	0	0	0	0	0	IICAIF0

XXIFX	中断请求标志
0	不产生中断请求信号
1	产生中断请求, 中断请求状态

注意事项 务必将 IF0L 的位 2 和位 6, IF0H 的位 2, IF1L 的位 1、2 和 7, 以及 IF1H 的位 1 至位 7 清除为 0。

图 18-4. 中断请求标志寄存器 (IF0L、IF0H、IF1L、IF1H) 的格式 (78K0/IB2)

地址: FFE0H 复位后: 00H R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
IF0L	SREIF6	PIF5	PIF4	PIF3	PIF2	PIF1	PIF0	LVIIF

地址: FFE1H 复位后: 00H R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
IF0H	TMIF010	TMIF000	TMIFX1	TMIFX0	TMIFH1	CSIIF11	STIF6	SRIF6

地址: FFE2H 复位后: 00H R/W

符号	7	<6>	<5>	<4>	<3>	2	1	<0>
IF1L	0	CMPIF2	CMPIF1	CMPIF0	TMIF51	0	0	ADIF

地址: FFE3H 复位后: 00H R/W

符号	7	6	5	4	3	2	1	<0>
IF1H	0	0	0	0	0	0	0	IICAIF0

XXIFX	中断请求标志
0	不产生中断请求信号
1	产生中断请求, 中断请求状态

注意事项 务必将 IF1L 的位 1、2 和 7, 以及 IF1H 的位 1 至位 7 清除为 0。

(2) 中断屏蔽标志寄存器 (MK0L、MK0H、MK1L、MK1H)

中断屏蔽标志用于允许/禁止相应的可屏蔽中断服务。

可通过 1 位或 8 位的存储操作指令设置 MK0L、MK0H、MK1L 和 MK1H。当 MK0L 和 MK0H、MK1L 和 MK1H 组合形成 16 位寄存器 MK0 和 MK1 时，它们可用 16 位存储操作指令进行设置。

产生的复位信号将这些寄存器设置为 FFH。

图 18-5. 中断屏蔽标志寄存器 (MK0L、MK0H、MK1L) 的格式 (78K0/IY2)

地址: FFE4H 复位后: FFH R/W

符号	7	6	<5>	<4>	<3>	2	<1>	<0>
MK0L	1	1	PMK4	PMK3	PMK2	1	PMK0	LVIMK

地址: FFE5H 复位后: FFH R/W

符号	<7>	<6>	<5>	<4>	<3>	2	1	0
MK0H	TMMK010	TMMK000	TMMKX1	TMMKX0	TMMKH1	1	1	1

地址: FFE6H 复位后: FFH R/W

符号	7	<6>	<5>	<4>	<3>	2	1	<0>
MK1L	1	CMPMK2	CMPMK1	CMPMK0	TMMK51	1	1	ADMK

XXMKX	中断服务控制							
0	使能中断服务							
1	禁止中断服务							

注意事项 务必将 MK0L 的位 2、6 和 7，MK0H 的位 0 至位 2，以及 MK1L 的位 1、2 和 7 置为 1。

图 18-6. 中断屏蔽标志寄存器 (MK0L、MK0H、MK1L、MK1H) 的格式 (78K0/IA2)

地址: FFE4H 复位后: FFH R/W

符号	<7>	6	<5>	<4>	<3>	2	<1>	<0>
MK0L	SREMK6	1	PMK4	PMK3	PMK2	1	PMK0	LVIMK

地址: FFE5H 复位后: FFH R/W

符号	<7>	<6>	<5>	<4>	<3>	2	<1>	<0>
MK0H	TMMK010	TMMK000	TMMKX1	TMMKX0	TMMKH1	1	STMK6	SRMK6

地址: FFE6H 复位后: FFH R/W

符号	7	<6>	<5>	<4>	<3>	2	1	<0>
MK1L	1	CMPMK2	CMPMK1	CMPMK0	TMMK51	1	1	ADMK

地址: FFE7H 复位后: FFH R/W

符号	7	6	5	4	3	2	1	<0>
MK1H	1	1	1	1	1	1	1	IICAMK0

XXMKX	中断服务控制						
0	使能中断服务						
1	禁止中断服务						

注意事项 务必将 MK0L 的位 2 和位 6, MK0H 的位 2, MK1L 的位 1、2 和 7, 以及 MK1H 的位 1 至位 7 设置为 1。

图 18-7. 中断屏蔽标志寄存器 (MK0L、MK0H、MK1L、MK1H) 的格式 (78K0/IB2)

地址: FFE4H 复位后: FFH R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
MK0L	SREMK6	PMK5	PMK4	PMK3	PMK2	PMK1	PMK0	LVIMK

地址: FFE5H 复位后: FFH R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
MK0H	TMMK010	TMMK000	TMMKX1	TMMKX0	TMMKH1	CSIMK11	STMK6	SRMK6

地址: FFE6H 复位后: FFH R/W

符号	7	<6>	<5>	<4>	<3>	2	1	<0>
MK1L	1	CMPMK2	CMPMK1	CMPMK0	TMMK51	1	1	ADMK

地址: FFE7H 复位后: FFH R/W

符号	7	6	5	4	3	2	1	<0>
MK1H	1	1	1	1	1	1	1	IICAMK0

XXMKX	中断服务控制							
0	使能中断服务							
1	禁止中断服务							

注意事项 务必将 MK1L 的位 1、2 和 7，以及 MK1H 的位 1 至位 7 置为 1。

(3) 优先级指定标志寄存器 (PR0L、PR0H、PR1L、PR1H)

优先级指定标志寄存器用于设置相应的可屏蔽中断的优先级次序。

可通过 1 位或 8 位的存储操作指令设置 PR0L、PR0H、PR1L 和 PR1H。如果 PR0L 和 PR0H、PR1L 和 PR1H 组合形成 16 位寄存器 PR0 和 PR1 时，它们可用 16 位存储操作指令进行设置。

产生的复位信号将这些寄存器设置为 FFH。

图 18-8. 优先级指定标志寄存器 (PR0L、PR0H、PR1L) 的格式 (78K0/IY2)

地址: FFE8H 复位后: FFH R/W

符号	7	6	<5>	<4>	<3>	2	<1>	<0>
PR0L	1	1	PPR4	PPR3	PPR2	1	PPR0	LVIPR

地址: FFE9H 复位后: FFH R/W

符号	<7>	<6>	<5>	<4>	<3>	2	1	0
PR0H	TMPR010	TMPR000	TMPRX1	TMPRX0	TMPRH1	1	1	1

地址: FFEAH 复位后: FFH R/W

符号	7	<6>	<5>	<4>	<3>	2	1	<0>
PR1L	1	CMPPR2	CMPPR1	CMPPR0	TMPR51	1	1	ADPR

XXPRX	优先级选择							
0	高优先级							
1	低优先级							

注意事项 务必将 PR0L 的位 2、6 和 7，PR0H 的位 0 至位 2，以及 PR1L 的位 1、2 和 7 置为 1。

图 18-9. 优先级指定标志寄存器 (PR0L、PR0H、PR1L、PR1H) 的格式 (78K0/IA2)

地址: FFE8H 复位后: FFH R/W

符号	<7>	6	<5>	<4>	<3>	2	<1>	<0>
PR0L	SREPR6	1	PPR4	PPR3	PPR2	1	PPR0	LVIPR

地址: FFE9H 复位后: FFH R/W

符号	<7>	<6>	<5>	<4>	<3>	2	<1>	<0>
PR0H	TMPR010	TMPR000	TMPRX1	TMPRX0	TMPRH1	1	STPR6	SRPR6

地址: FFEAH 复位后: FFH R/W

符号	7	<6>	<5>	<4>	<3>	2	1	<0>
PR1L	1	CMPPR2	CMPPR1	CMPPR0	TMPR51	1	1	ADPR

地址: FFE8H 复位后: FFH R/W

符号	7	6	5	4	3	2	1	<0>
PR1H	1	1	1	1	1	1	1	IICAPR0

XXPRX	优先级选择
0	高优先级
1	低优先级

注意事项 务必将 PR0L 的位 2 和位 6, PR0H 的位 2, PR1L 的位 1、2 和 7, 以及 PR1H 的位 1 至位 7 置为 1。

图 18-10.优先级指定标志寄存器 (PR0L、PR0H、PR1L、PR1H) 的格式 (78K0/IB2)

地址: FFE8H 复位后: FFH R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
PR0L	SREPR6	PPR5	PPR4	PPR3	PPR2	PPR1	PPR0	LVIPR

地址: FFE9H 复位后: FFH R/W

符号	<7>	<6>	<5>	<4>	<3>	<2>	<1>	<0>
PR0H	TMPR010	TMPR000	TMPRX1	TMPRX0	TMPRH1	CSIPR11	STPR6	SRPR6

地址: FFEAH 复位后: FFH R/W

符号	7	<6>	<5>	<4>	<3>	2	1	<0>
PR1L	1	CMPPR2	CMPPR1	CMPPR0	TMPR51	1	1	ADPR

地址: FFE BH 复位后: FFH R/W

符号	7	6	5	4	3	2	1	<0>
PR1H	1	1	1	1	1	1	1	IICAPR0

XXPRX	优先级选择
0	高优先级
1	低优先级

注意事项 务必将 PR1L 的位 1、2 和 7，以及 PR1H 的位 1 至位 7 置为 1。

(4) 端口复用转换控制寄存器 (MUXSEL)

该寄存器用于分配引脚功能。

可以将中断输入 (INTP0) 功能分配至 78K0/IY2 的 P121 或 P125 引脚以及 78K0/IA2 和 78K0/IB2 的 P121 引脚。

可通过 1 位或 8 位的存储操作指令设置该寄存器。

产生复位信号将 MUXSEL 清除为 00H。

图 18-11. 端口复用转换控制寄存器 (MUXSEL) 的格式

(1) 78K0/IY2

地址: FF39H 复位后: 00H R/W

符号	<7>	<6>	<5>	<4>	3	<2>	1	<0>
MUXSEL	INTP0SEL1	INTP0SEL0	TM00SEL1	TM00SEL0	0	TM5SEL0	0	TMHSEL0

INTP0SEL1	INTP0SEL0	外部中断输入 (INTP0) 引脚分配
0	0	(默认)
0	1	P121/INTP0
1	0	P125/INTP0
1	1	禁止设置

(2) 78K0/IA2

地址: FF39H 复位后: 00H R/W

符号	7	<6>	5	<4>	<3>	<2>	<1>	<0>
MUXSEL	0	INTP0SEL0	0	TM00SEL0	TM5SEL1	TM5SEL0	TMHSEL1	TMHSEL0

INTP0SEL0	外部中断输入 (INTP0) 引脚分配
0	(默认)
1	P121/INTP0

(3) 78K0/IB2

地址: FF39H 复位后: 00H R/W

符号	7	<6>	5	<4>	3	2	1	0
MUXSEL	0	INTP0SEL0	0	TM00SEL0	0	0	0	0

INTP0SEL0	外部中断输入 (INTP0) 引脚分配
0	(默认)
1	P121/INTP0

(5) 外部中断上升沿使能寄存器 0、1 (EGPCTL0、EGPCTL1)、外部中断下降沿使能寄存器 0、1 (EGNCTL0、EGNCTL1)

EGPCTL0、EGPCTL1、EGNCTL0 和 EGNCTL1 是设置 INTPm 和 INTCMP0 至 INTCMP2 的有效沿的寄存器。这些寄存器可由 1 位或 8 位存储器操作指令设置。产生复位信号将这些寄存器清除为 00H。

备注 m = 0、2 至 4: 78K0/IY2、78K0/IA2
m = 0 至 5: 78K0/IB2

图 18-12. 外部中断上升沿使能寄存器 0、1 (EGPCTL0、EGPCTL1) 和外部中断下降沿使能寄存器 0、1 (EGNCTL0、EGNCTL1) 的格式 (1/2)

(1) 78K0/IY2、78K0/IA2

地址: FF48H 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
EGPCTL0	EGP7	EGP6	0	EGP4	EGP3	EGP2	0	EGP0

地址: FF49H 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
EGNCTL0	EGN7	EGN6	0	EGN4	EGN3	EGN2	0	EGN0

地址: FF4AH 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
EGPCTL1	0	0	0	0	0	0	0	EGP8

地址: FF4BH 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
EGNCTL1	0	0	0	0	0	0	0	EGN8

EGPn	EGNn	INTPm 和 INTCMP0 至 INTCMP2 的有效沿选择
0	0	禁止有效沿检测
0	1	下降沿
1	0	上升沿
1	1	双边沿

注意事项 务必在 78K0/IY2 和 78K0/IA2 中将 EGPCTL0 和 EGNCTL0 的位 0 和位 5, 以及 EGPCTL1 和 EGNCTL1 的位 1 至位 7 清除为 0。

备注 n = 0、2 至 4、6 至 8
m = 0、2 至 4

图 18-12. 外部中断上升沿使能寄存器 0、1 (EGPCTL0、EGPCTL1) 和外部中断下降沿使能寄存器 0、1 (EGNCTL0、EGNCTL1) 的格式 (2/2)

(2) 78K0/IB2

地址: FF48H 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
EGPCTL0	EGP7	EGP6	EGP5	EGP4	EGP3	EGP2	EGP1	EGP0

地址: FF49H 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
EGNCTL0	EGN7	EGN6	EGN5	EGN4	EGN3	EGN2	EGN1	EGN0

地址: FF4AH 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
EGPCTL1	0	0	0	0	0	0	0	EGP8

地址: FF4BH 复位后: 00H R/W

符号	7	6	5	4	3	2	1	0
EGNCTL1	0	0	0	0	0	0	0	EGN8

EGPn	EGNn	INTPm 和 INTCMP0 至 INTCMP2 的有效沿选择
0	0	禁止有效沿检测
0	1	下降沿
1	0	上升沿
1	1	双边沿

注意事项 务必在 78K0/IB2 中将 EGPCTL1 和 EGNCTL1 的位 1 至位 7 清除为 0。

备注 n = 0 至 8
m = 0 至 5

表 18-3 所示为与 EGPn 和 EGNn 对应的端口。

表 18-3 与 EGPn 和 EGNn 对应的端口

(1) 78K0/IY2

检测使能寄存器		边沿检测端口	中断请求信号
EGP0	EGN0	P121 or P125 ^注	INTP0
EGP2	EGN2	P31	INTP2
EGP3	EGN3	P32	INTP3
EGP4	EGN4	P34	INTP4
EGP6	EGN6	-	INTCMP0
EGP7	EGN7	-	INTCMP1
EGP8	EGN8	-	INTCMP2

(2) 78K0/IA2

检测使能寄存器		边沿检测端口	中断请求信号
EGP0	EGN0	P00 or P121 ^注	INTP0
EGP2	EGN2	P31	INTP2
EGP3	EGN3	P32	INTP3
EGP4	EGN4	P34	INTP4
EGP6	EGN6	-	INTCMP0
EGP7	EGN7	-	INTCMP1
EGP8	EGN8	-	INTCMP2

(3) 78K0/IB2

检测使能寄存器		边沿检测端口	中断请求信号
EGP0	EGN0	P00 or P121 ^注	INTP0
EGP1	EGN1	P30	INTP1
EGP2	EGN2	P31	INTP2
EGP3	EGN3	P32	INTP3
EGP4	EGN4	P34	INTP4
EGP5	EGN5	P02	INTP5
EGP6	EGN6	-	INTCMP0
EGP7	EGN7	-	INTCMP1
EGP8	EGN8	-	INTCMP2

注 通过设置端口复用转换控制寄存器 (MUXSEL) 可以分配引脚功能。

注意事项 因为当外部中断功能转换为端口功能时, 可能会检测到边沿, 所以通过清除 EGPn 和 EGNn 为 0 选择端口模式。

备注 n = 0、2 至 4、6 至 8: 78K0/IY2、78K0/IA2
n = 0 至 8: 78K0/IB2


(5) 程序状态字 (PSW)

程序状态字是用于保持指令执行结果和中断请求当前状态的寄存器。设置可屏蔽中断使能/禁止的 IE 标志以及控制多重中断服务的 ISP 标志被映射到 PSW。

除可进行 8 位读取/写之外，该寄存器还可用位操作指令和专用指令 (EI 和 DI) 执行操作。当向量中断请求被响应时，如果指令 BRK 指令，则 PSW 的内容自动存入堆栈且 IE 标志复位为 0。如果可屏蔽中断请求被响应，则被响应中断的优先级指定标志的内容被传送到 ISP 标志。PSW 内容也可用 PUSH PSW 指令存入堆栈。用 RETI, RETB 和 POP PSW 指令将其内容从堆栈恢复。

产生复位信号会将 PSW 设为 02H。

图 18-13. 程序状态字的格式



18.4 中断服务操作

18.4.1 可屏蔽中断响应

当中断请求标志被置为 1 且相应于该中断请求的屏蔽 (MK) 标志被清除为 0 时, 可屏蔽中断被响应。如果中断处于中断使能状态 (当 IE 标志被设置为 1 时), 则向量中断请求会被响应。但是, 在较高优先级中断请求服务期间 (ISP 标志复位为 0 时), 较低优先级的中断请求不被响应。

从可屏蔽中断请求的产生到向量中断服务被执行所需的时间列于以下表 18-4 中。

关于中断请求响应时序, 参考图 18-15 和 18-16。

表 18-4. 从可屏蔽中断请求产生到服务中断的时间

	最短时间	最长时间 ^注
xxPR = 0 时	7 时钟	32 时钟
xxPR = 1 时	8 时钟	33 时钟

注 如果中断请求刚好在 divide 指令前产生, 则等待时间会变长。

备注 1 时钟: 1/fCPU (fCPU: CPU 时钟)

如果同时产生两个或多个可屏蔽中断请求, 则先响应在优先级指定标志中指定具有较高优先等级的请求。如果两个或多个中断请求具有相同优先等级, 则先响应最高默认优先等级的请求。


当被挂起的中断请求变得可以响应时, 该请求被响应。

图 18-14 所示为中断请求响应规则。

如果可屏蔽中断请求被响应, 则其内容按 PSW 的顺序存入堆栈, 然后 PC, IE 标志复位 (0), 且与响应的中断对应的优先级指定标志的内容被传送到 ISP 标志。由各中断请求确定的向量表数据被载入 PC 并转移。

可以用 RETI 指令从中断中恢复。

图 18-14. 中断请求响应处理规则



xxIF: 中断请求标志


xxMK: 中断屏蔽标志

xxPR: 优先级指定标志

IE: 控制可屏蔽中断请求响应的标志 (1 = 使能, 0 = 禁止)


ISP: 指示当前正被服务的中断的优先级的标志 (0 = 高优先级中断服务, 1 = 没有可被响应的中断请求, 或者低优先级中断服务)

图 18-15. 中断请求响应时序（最短时间）



备注 1 时钟: $1/f_{CPU}$ (f_{CPU} : CPU 时钟)

图 18-16. 中断请求响应时序（最长时间）



备注 1 时钟: $1/f_{CPU}$ (f_{CPU} : CPU 时钟)

18.4.2 软件中断请求响应

软件中断响应通过执行 BRK 指令得到响应。软件中断不能被禁止。

如果软件中断请求被响应，则该内容按程序状态字（PSW）的顺序存入堆栈，然后程序计数器（PC），IE 标志复位为（0），且向量表（003EH、003FH）的内容被载入 PC 并转移。

可以用 RETB 指令从软件中断中恢复。

注意事项 禁止使用 RETI 指令从软件中断中恢复。

18.4.3 多重中断服务

在一个中断执行期间另一中断请求被响应时，发生多重中断服务。

除非选择了中断请求响应使能状态（ $IE = 1$ ）否则多重中断服务不会发生。当一个中断请求被响应时，中断请求响应标志变成禁止（ $IE = 0$ ）。因此，若要允许多重中断服务，需要在中断服务期间用 EI 指令将 IE 标志置位（1），以使能中断响应。

此外，即使允许中断，多重中断服务也可能不被使能，这要受中断优先级的控制。两种类型的优先级控制可用：默认优先级控制和可编程优先级控制。可编程优先级控制用于多重中断服务。

中断使能状态下，如果产生一个中断请求，而该中断请求的优先级等于或高于当前服务的中断时，该请求作为多重中断服务被响应。如果中断服务期间产生一个中断，而该中断的优先级低于当前服务的中断时，该请求不作为多重中断服务被响应。因为处于中断禁止状态或因为其具有较低优先级而不被允许的中断请求被挂起。当前中断服务结束时，至少执行一个主处理指令后，挂起的中断请求被响应。

表 18-5 所示为允许作为多重中断服务的中断请求之间的关系，图 18-17 所示为多重中断服务的举例。


表 18-5. 中断服务期间允许作为多重中断服务的中断请求之间的关系

多重中断请求		可屏蔽中断请求				软件中断请求
		PR = 0		PR = 1		
		IE = 1	IE = 0	IE = 1	IE = 0	
正被服务的中断						
可屏蔽中断	ISP = 0	○	×	×	×	○
	ISP = 1	○	×	○	×	○
软件中断		○	×	○	×	○

- 备注**
- : 使能多重中断服务
 - ×: 禁止多重中断服务
 - ISP 和 IE 是包含在 PSW 中的标志。
 - ISP = 0: 具有较高优先级的中断正被服务。
 - ISP = 1: 没有中断请求被响应，或者具有较低优先级的中断正被服务。
 - IE = 0: 中断请求响应被禁止。
 - IE = 1: 中断请求响应被使能。
 - PR 是包含在 PR0L、PR0H、PR1L 和 PR1H 中的标志。
 - PR = 0: 较高优先级
 - PR = 1: 较低优先级


图 18-17. 多重中断服务的示例 (1/2)

例 1. 多重中断服务发生两次



中断 INTxx 服务期间，INTyy 和 INTzz 两个中断请求被响应，因而发生多重中断服务。在每个中断请求响应前，总是发出 EI 指令以使能中断请求响应。

例 2. 由于优先级控制不发生多重中断服务




因为中断请求 INTyy 的优先级低于 INTxx，所以在中断 INTxx 的服务期间发出的中断请求 INTyy 不被响应，因而不发生多重中断服务。INTyy 中断请求被挂起，在执行一个主处理指令后该请求被响应。

- PR = 0: 较高优先级
- PR = 1: 较低优先级
- IE = 0: 禁止中断请求响应

图 18-17. 多重中断服务的示例 (2/2)

例 3. 由于不允许中断而不发生多重中断服务



中断 INTxx 服务期间不允许中断（不发出 EI 指令），因此中断请求 INTyy 不被响应从而不发生多重中断服务。INTyy 中断请求被挂起，在执行一个主处理指令后该请求被响应。

PR = 0: 较高优先级

IE = 0: 禁止中断请求响应

18.4.4 中断请求保持

有一些指令，即使向它们发出中断请求而另一指令正在执行时，中断响应会保持挂起，直到下一个指令执行结束。这些指令（中断请求保持指令）列出如下。

- MOV PSW, #byte
- MOV A, PSW
- MOV PSW, A
- MOV1 PSW. bit, CY
- MOV1 CY, PSW. bit
- AND1 CY, PSW. bit
- OR1 CY, PSW. bit
- XOR1 CY, PSW. bit
- SET1 PSW. bit
- CLR1 PSW. bit
- RETB
- RETI
- PUSH PSW
- POP PSW
- BT PSW. bit, \$addr16
- BF PSW. bit, \$addr16
- BTCLR PSW. bit, \$addr16
- EI
- DI
- IF0L、IF0H、IF1L、IF1H、MK0L、MK0H、MK1L、MK1H、PR0L、PR0H、PR1L 和 PR1H 寄存器的操作指令。

注意事项 **BRK** 指令不是以上列出的中断请求保持指令之一。但是，通过执行 **BRK** 指令激活的软件中断使 **IE** 标志被清除。因此，即使在 **BRK** 指令执行期间产生可屏蔽中断请求，该中断请求也不被响应。

图 18-18 所示为中断请求被保持挂起的时序。

图 18-18. 中断请求保持



- 备注**
1. 指令 N: 中断请求保持指令
 2. 指令 M: 中断请求保持指令之外的指令
 3. xxPR（优先级）值不影响 xxIF 的操作（中断请求）。

19.1 待机功能和配置

19.1.1 待机功能

所有 78K0/1x2 微控制器产品都具有待机功能。

待机功能设计用来减少系统的工作电流。可以用下两种模式。

(1) HALT 模式

执行 HALT 指令设置 HALT 模式。在 HALT 模式中，CPU 操作时钟停止工作。如果在设置 HALT 模式之前，高速系统时钟振荡器、内部高速振荡器、或内部低速振荡器处于工作状态，则持续各个时钟振荡。在该模式中，工作电流没有减少到 STOP 模式中的值，而 HALT 模式对基于中断请求产生而立即重新开始的操作和实现间歇操作频率有效。

(2) STOP 模式

执行 STOP 指令设置 STOP 模式。在 STOP 模式中，高速系统时钟振荡器和内部高速振荡器停止工作，停止了整个系统，从而相当大的减少了 CPU 的工作电流。

由于该模式可由中断请求清除，因此它允许待执行间歇操作。但是，当选定 X1 时钟时，由于在 STOP 模式解除后到确保振荡稳定时间需要一段等待时间，所以若要在中断请求产生时立即开始处理则需选择 HALT 模式。

在两种模式的任意一种中，都保持设置待机模式前的寄存器的所有内容、标志和数据内存。还保持 I/O 端口输出锁存和输出缓冲器状态。

- 注意事项**
1. 当转换到 STOP 模式时，在执行 STOP 指令前确保停止工作于主系统时钟下的外围硬件操作。
 2. 转变到 STOP 模式时，通过设置 RMC=56H 可以实现低功耗。
 3. 当使用待机功能时，对于 A/D 转换器的工作电流衰减建议按以下顺序：首先将 A/D 转换器模式寄存器 0 (ADM0) 的位 7 (ADCS) 和位 0 (ADCE) 清除为 0 以停止 A/D 转换操作，然后执行 STOP 指令。
 4. 在执行 STOP 指令之前停止可操作的放大器和比较器。

19.1.2 控制待机功能的寄存器

待机功能由以下两种寄存器来控制。

- 振荡稳定时间计数器状态寄存器 (OSTC)
- 振荡稳定时间选择寄存器 (OSTS)

备注 有关启动、停止或选择时钟的寄存器，参考第五章 时钟发生器。

(1) 振荡稳定时间计数器状态寄存器 (OSTC)

这是指示 X1 时钟振荡稳定时间计数器的计数状态的寄存器。当使用用作 CPU 时钟的内部高速振荡时钟启动 X1 时钟振荡时，可以检测 X1 时钟振荡稳定时间。

OSTC 可由 1 位或 8 位存储器操作指令设置。

复位解除时（通过 $\overline{\text{RESET}}$ 输入、POC、LVI 和 WDT 而复位），STOP 指令和 MSTOP（MOC 寄存器的位 7）= 1 将 OSTC 清除为 00H。


图 19-1. 振荡稳定时间计数器状态寄存器 (OSTC) 的格式

地址: FFA3H 复位后: 00H R

符号	7	6	5	4	3	2	1	0
OSTC	0	0	0	MOST11	MOST13	MOST14	MOST15	MOST16

MOST11	MOST13	MOST14	MOST15	MOST16	振荡稳定时间状态	
					$2^{11}/f_x$ min.	$f_x = 10$ MHz
1	0	0	0	0	$2^{11}/f_x$ min.	204.8 μ s min.
1	1	0	0	0	$2^{13}/f_x$ min.	819.2 μ s min.
1	1	1	0	0	$2^{14}/f_x$ min.	1.64 ms min.
1	1	1	1	0	$2^{15}/f_x$ min.	3.27 ms min.
1	1	1	1	1	$2^{16}/f_x$ min.	6.55 ms min.

- 注意事项**
1. 经过上述时间之后, 按照从 **MOST11** 开始的顺序将位设为 **1** 并保持为 **1**。
 2. 振荡稳定时间计数器向上计数至由 **OSTS** 设置的振荡稳定时间。若进入 **STOP** 模式, 然后解除, 而内部高速振荡时钟正用作 **CPU** 时钟时, 如下设置振荡稳定时间。
 - 期望的 **OSTC** 振荡稳定时间 \leq **OSTS** 所设置的振荡稳定时间
 因此, 需注意的是, **STOP** 模式解除后, 只有达到 **OSTS** 设置的振荡稳定时间的状态可设置到 **OSTC**。
 3. **X1** 时钟振荡稳定等待时间不包括时钟振荡开始之前的时间 (下图中“a”)。



备注 f_x : X1 时钟振荡频率

(2) 振荡稳定时间选择寄存器 (OSTS)

该寄存器用于选择解除 **STOP** 模式时的 **X1** 时钟振荡稳定等待时间。

X1 时钟选作为 **CPU** 时钟时, 在 **STOP** 模式解除后, 操作会等待一段时间, 该时间由 **OSTS** 设置。

内部高速振荡时钟选作为 **CPU** 时钟时, 由 **OSTC** 确认在 **STOP** 模式解除后所需的振荡稳定时间已流逝。振荡稳定时间可以被检测到由 **OSTC** 设定的时间。

OSTS 可用 8 位存储操作指令设置。

产生的复位信号将 **OSTS** 设置为 **05H**。


图 19-2. 振荡稳定时间选择寄存器 (OSTS) 的格式

地址: FFA4H 复位后: 05H R/W

符号	7	6	5	4	3	2	1	0
OSTS	0	0	0	0	0	OSTS2	OSTS1	OSTS0

OSTS2	OSTS1	OSTS0	振荡稳定时间选择	
				$f_x = 10 \text{ MHz}$
0	0	1	$2^{11}/f_x$	204.8 μs
0	1	0	$2^{13}/f_x$	819.2 μs
0	1	1	$2^{14}/f_x$	1.64 ms
1	0	0	$2^{15}/f_x$	3.27 ms
1	0	1	$2^{16}/f_x$	6.55 ms
其它			禁止设置	

- 注意事项**
1. 当 X1 时钟用作 CPU 时钟时若要设置 STOP 模式，则需在执行 STOP 指令前设置 OSTS。
 2. 在 X1 时钟振荡稳定时间内不要改变 OSTS 寄存器的值。
 3. 振荡稳定时间计数器向上计数至由 OSTS 设置的振荡稳定时间。若进入 STOP 模式，然后解除，而内部高速振荡时钟正用作 CPU 时钟时，如下设置振荡稳定时间。
 - 期望的 OSTC 振荡稳定时间 \leq OSTS 所设置的振荡稳定时间
 因此，需注意的是，STOP 模式解除后，只有达到 OSTS 设置的振荡稳定时间的状态可设置到 OSTC。
 4. X1 时钟振荡稳定等待时间不包括时钟振荡开始之前的时间（下图中“a”）。



备注 f_x : X1 时钟振荡频率

19.2 待机功能操作

19.2.1 HALT 模式

(1) HALT 模式

通过执行 HALT 指令设置 HALT 模式。无论设置之前的 CPU 时钟是高速系统时钟还是内部高速振荡时钟，都可以设置 HALT 模式。

HALT 模式中的操作状态如下所示。

表 19-1. HALT 模式中的操作状态

HALT 模式设置		当执行 HALT 指令而 CPU 工作于主系统时钟时		
		当 CPU 工作于内部高速振荡时钟 (f _{IH}) 时	CPU 工作于 X1 时钟 (f _X) 时	CPU 工作于外部主系统时钟 (f _{EXCLK}) 时
条目				
系统时钟		供应至 CPU 的时钟停止		
主系统时钟	f _{IH}	继续工作 (不能被停止)	保持 HALT 模式设置前的状态。	
	f _X	保持 HALT 模式设置前的状态	继续工作 (不能被停止)	保持 HALT 模式设置前的状态。
	f _{EXCLK}	由外部时钟输入运行或停止		继续工作 (不能被停止)
f _{IL}		保持 HALT 模式设置前的状态。		
PLL				
CPU		操作停止		
Flash 存储器				
RAM		保持 HALT 模式设置前的状态。		
端口 (锁存)				
16 位定时器	X0	可运行		
	X1			
16 位定时器/事件计数器 00				
8 位定时器/事件计数器 51				
8 位定时器 H1				
看门狗定时器		可运行. 当由选项字节设置了“内部低速振荡器可由软件停止”时供应至看门狗定时器的时钟停止工作。		
A/D 转换器		可运行		
可操作的放大器				
比较器 0 至 2				
串行接口	UART6/DALI			
	CSI11			
	IICA			
乘法器		操作停止		
上电清零功能		可运行		
低电压检测功能				
外部中断				

- 备注**
1. f_{IH}: 内部高速振荡时钟, f_X: X1 时钟
f_{EXCLK}: 外部主系统时钟, f_{IL}: 内部低速振荡时钟
 2. 根据产品安装这些功能。参考 1.4 模块框图和 1.5 功能概述。


(2) HALT 模式解除

可由以下两种源解除 HALT 模式。

(a) 由不可屏蔽中断请求解除

当产生不可屏蔽中断请求时，HALT 模式被解除。如果允许中断响应，则执行向量中断服务。如果禁止中断响应，则执行下一个地址指令。

图 19-3. 由中断请求产生解除 HALT 模式



注 等待时间如下：

- 执行向量中断服务时： 11 或 12 个时钟
- 不执行向量中断服务时： 4 或 5 个时钟


备注 虚线表示已经解除待机模式的中断请求被响应的情况。

(b) 由复位信号产生解除

当复位信号产生时，HALT 模式被解除，以正常复位操作为例，在转移到复位向量地址后程序被执行。


图 19-4. 由复位解除 HALT 模式

(1) 高速系统时钟用作 CPU 时钟时



注 使用外部主系统时钟 (f_{EXCLK}) 作为高速系统时钟时，无需等待振荡稳定时间。

(2) 高速振荡时钟用作 CPU 时钟时



备注 f_x : X1 时钟振荡频率

表 19-2. HALT 模式中响应中断请求的操作

解除源	MK _{xx}	PR _{xx}	IE	ISP	操作
可屏蔽中断请求	0	0	0	×	执行下一条地址指令
	0	0	1	×	执行中断服务
	0	1	0	1	执行下一条地址指令
	0	1	×	0	
	0	1	1	1	执行中断服务
	1	×	×	×	HALT 模式保持
复位	-	-	×	×	复位处理

×: 忽略

19.2.2 STOP模式

(1) STOP 模式设置和操作状态

通过执行 STOP 指令设置 STOP 模式，仅当设置前的 CPU 时钟为高速系统时钟或内部高速振荡时钟时才可进行设置。

注意事项 因为中断请求信号用于清除待机模式，所以若存在带有一个中断请求标志设置和中断屏蔽标志复位的中断源，如果对其进行设置则待机模式被立即清除。因此，执行 STOP 指令后 STOP 模式立即复位至 HALT 模式，一旦振荡稳定时间选择寄存器（OSTS）设置的等待时间过后，系统立即返回到操作模式。

STOP 模式中的操作状态如下所示。

表 19-3. STOP 模式中的操作状态


STOP 模式设置		当执行 STOP 指令而 CPU 工作于主系统时钟时		
		当 CPU 工作于内部高速振荡时钟 (f _{IH}) 时	CPU 工作于 X1 时钟 (f _x) 时	CPU 工作于外部主系统时钟 (f _{EXCLK}) 时
条目				
系统时钟		供应至 CPU 的时钟停止工作		
主系统时钟	f _{IH}	停止		
	f _x	停止		
	f _{EXCLK}	输入无效		
f _{IL}		保持 STOP 模式设置前的状态。		
PLL		不运行 (禁止 PLL 操作期间执行 STOP 指令)		
CPU		操作停止		
Flash 存储器		操作停止		
RAM		保持 STOP 模式设置前的状态。		
端口 (锁存)		保持 STOP 模式设置前的状态。		
16 位定时器	X0	操作停止		
	X1	操作停止		
16 位定时器/事件计数器 00		操作停止		
8 位定时器/事件计数器 51		仅当 TI51 选作为计数时钟时可操作		
8 位定时器 H1		仅当 f _{IL} 、f _{IL} /2 ⁶ 、f _{IL} /2 ¹⁵ 选作为计数时钟时可操作		
看门狗定时器		可运行. 当由选项字节设置了“内部低速振荡器可由软件停止”时供应至看门狗定时器的时钟停止工作。		
A/D 转换器		操作停止		
可操作的放大器		禁止操作		
比较器 0 至 2		禁止操作		
串行接口	UART6/DALI	操作停止		
	CSI11	仅当外部时钟选作为串行时钟时可操作		
	IICA	可被地址匹配唤醒		
乘法器		可运行		
上电清零功能		可运行		
低电压检测功能		可运行		
外部中断		可运行		

- 备注**
1. f_{IH}: 内部高速振荡时钟, f_x: X1 时钟
f_{EXCLK}: 外部主系统时钟, f_{IL}: 内部低速振荡时钟
 2. 根据产品安装这些功能。参考 1.4 模块框图和 1.5 功能概述。

- 注意事项
1. 若要使用在 **STOP** 模式中停止操作的外设硬件，即时钟在 **STOP** 模式下停止振荡的硬件，则需在 **STOP** 模式解除后，重新启动外设硬件。
 2. 转变到 **STOP** 模式时，通过设置 **RMC=56H** 可以实现低功耗。
 3. 即使由选项字节选择了“可由软件停止内部低速振荡器”，内部低速振荡时钟也会以设置 **STOP** 模式前的状态在 **STOP** 模式中继续工作。要在 **STOP** 模式中停止内部低速振荡器的震荡，需通过软件停止，然后执行 **STOP** 指令。
 4. 当 **CPU** 工作于高速系统时钟（**X1** 振荡）时，若要缩短 **STOP** 模式解除后的振荡稳定时间，需按照以下步骤在 **STOP** 指令执行前将 **CPU** 时钟转换成内部高速振荡时钟。
<1> 将 **RSTOP** 置为 0（开始内部高速振荡器的震荡） → <2> 将 **MCM0** 置为 0（将 **CPU** 从 **X1** 振荡转换至内部高速振荡） → <3> 检查 **MCS** 为 0（检查 **CPU** 时钟） → <4> 检查 **RSTS** 为 1（检查内部高速振荡操作） → <5> 执行 **STOP** 指令
STOP 模式解除后，在将 **CPU** 时钟从内部高速振荡时钟改变为高速系统时钟（**X1** 振荡）前，用振荡稳定时间计数器状态寄存器（**OSTC**）检查振荡稳定时间。
 5. 确认内部高速振荡器稳定工作（**RSTS = 1**）后执行 **STOP** 指令。
 6. 在执行 **STOP** 指令之前，务必要停止锁相环操作（**PLLON = 0**）。

(2) STOP 模式解除

图 19-5. STOP 模式解除时的操作时序 (产生不可屏蔽中断请求时)



<R>

注 1. 等待振荡稳定时间如下:

- RMC 寄存器 = 00H: 102 ~ 407 μ S
- RMC 寄存器 = 56H: 120 ~ 481 μ S

2. 等待时间如下:

- 执行向量中断服务时: 17 或 18 个时钟
- 不执行向量中断服务时: 11 或 12 个时钟

注意事项 上面提到的振荡精确稳定等待时间将在评估设备后确定。


可由以下两种源解除 STOP 模式。

(a) 由不可屏蔽中断请求解除


当产生不可屏蔽中断请求时, STOP 模式被解除。振荡稳定时间过后, 如果允许中断响应, 则执行向量中断服务。如果禁止中断响应, 则执行下一个地址指令。

图 19-6. 由中断请求产生解除 STOP 模式 (1/2)

(1) 高速系统时钟 (X1 振荡) 用作 CPU 时钟时



(2) 高速系统时钟 (外部时钟输入) 用作 CPU 时钟时




注 等待时间如下:

- 执行向量中断服务时: 17 或 18 个时钟
- 不执行向量中断服务时: 11 或 12 个时钟

备注 虚线表示已经解除待机模式的中断请求被响应的情况。

图 19-6. 由中断请求产生解除 STOP 模式 (2/2)

(3) 内部高速振荡时钟用作 CPU 时钟时



- 注**
- 1.等待时间如下:
 - 执行向量中断服务时: 17 或 18 个时钟
 - 不执行向量中断服务时: 11 或 12 个时钟
 - 2.等待振荡稳定时间如下:
 - RMC 寄存器 = 00H: 102 ~ 407 μ S
 - RMC 寄存器 = 56H: 120 ~ 481 μ S

注意事项 上面提到的振荡精确稳定等待时间将在评估设备后确定。


备注 虚线表示已经解除待机模式的中断请求被响应的情况。

(b) 由复位信号产生解除

当复位信号产生时, STOP 模式被解除, 以正常复位操作为例, 在转移到复位向量地址后程序被执行。

图 19-7. 由复位解除 STOP 模式 (1/2)

(1) 高速系统时钟用作 CPU 时钟时



注 使用外部主系统时钟 (fEXCLK)作为高速系统时钟时, 无需等待振荡稳定时间。

备注 fx: X1 时钟振荡频率

图 19-7. 由复位解除 STOP 模式 (2/2)

(2) 内部高速振荡时钟用作 CPU 时钟时




表 19-4. STOP 模式中响应中断请求的操作

解除源	MKxx	PRxx	IE	ISP	操作
可屏蔽中断请求	0	0	0	×	执行下一条地址指令
	0	0	1	×	执行中断服务
	0	1	0	1	执行下一条地址指令
	0	1	×	0	
	0	1	1	1	执行中断服务
	1	×	×	×	STOP 模式保持
复位	-	-	×	×	复位处理

×: 忽略

第二十章 复位功能

所有 78K0/1x2 微控制器产品都具有复位功能。

以下四种操作可用来产生复位信号。

- (1) 通过 $\overline{\text{RESET}}$ 引脚输入外部复位
- (2) 通过看门狗定时器程序循环检测进行内部复位
- (3) 通过比较供应电压与上电清零 (POC) 电路的检测电压进行内部复位
- (4) 通过比较供应电压与低电压检测器 (LVI) 的检测电压进行内部复位


产生复位信号时，外部和内部复位从地址 0000H 和 0001H 开始程序执行。

当低电平输入到 $\overline{\text{RESET}}$ 引脚时，或看门狗定时器溢出时，或通过 POC 和 LVI 电路电压检测时，复位有效，而硬件的各项设置为表 20-1 和 20-2 所显示的状态。复位信号产生期间或刚好在复位解除后的振荡稳定时间内，每个引脚都为高阻态。

当低电平输入到 $\overline{\text{RESET}}$ 引脚时，该器件复位。当高电平输入到 $\overline{\text{RESET}}$ 引脚时，器件从复位状态解除，在复位处理后，在内部高速振荡时钟下开始程序执行。通过看门狗定时器复位可自动解除，在复位处理后，使用内部高速振荡时钟开始程序执行（参考图 20-2 至 20-4）。复位后当 $V_{DD} \geq V_{POR}$ 或 $V_{DD} \geq V_{LVI}$ 时，通过 POC 和 LVI 电路供电电源检测，复位可自动解除，在复位处理后，使用内部高速振荡时钟开始程序执行（参考第二十一章 上电清零电路和第二十二章 低电压检测器）。

- 注意事项**
1. 对于外部复位，可将一个 10 μs 或更长时间的的低电平输入到 $\overline{\text{RESET}}$ 引脚。
(如果在电源上电时外部复位有效，则供应电压超出工作范围 ($V_{DD} < 2.7 \text{ V}$) 期间的时间不计入 10 μs 中。但是，POC 解除之前可能会在持续低电平输入。)
 2. 复位信号产生期间，X1 时钟、内部高速振荡时钟以及内部低速振荡时钟均停止振荡。外部主系统时钟输入变得无效。
 3. 当通过复位解除 STOP 模式时，在复位输入期间，保持 STOP 模式中 RAM 的内容。但是，由于 SFR 被初始换，所以端口引脚变为高阻态。

图 20-1. 复位功能的框图



注意事项 LVI 电路的内部复位不能使得 LVI 电路（自身）复位。

- 备注**
1. LVIM: 低电压检测寄存器
 2. LVIS: 低电压检测等级选择寄存器

图 20-2. $\overline{\text{RESET}}$ 输入引起的复位时序






图 20-3. 由看门狗定时器溢出引起的复位时序



注意事项 看门狗定时器内部复位不能将看门狗定时器本身复位。

图 20-4. STOP 模式中由 RESET 输入引起的复位时序



备注 关于上电清零电路和低电压检测器的复位时序，参考第二十一章 上电清零电路和第二十二章 低电压检测器。

表 20-1. 复位期间的操作状态

条目		复位期间
系统时钟		供应至 CPU 的时钟停止。
主系统时钟	f _{IH}	操作停止
	f _X	操作停止 (X1 和 X2 引脚为输入端口模式)
	f _{EXCLK}	时钟输入无效 (EXCLK 引脚为输入端口模式)
f _{IL}		操作停止
CPU		操作停止 (但是, 当电压为最小的上电清零检测电压时, 保持该值。)
Flash 存储器		
RAM		
端口 (锁存)		
16 位定时器 X0、X1		
16 位定时器/事件计数器 00		
8 位定时器/事件计数器 51		
8 位定时器 H1		
看门狗定时器		
A/D 转换器		
可操作的放大器 (AMP、PGA)		
比较器 0 至 2		
串行接口	UART6/DALI	
	CSI11	
	IICA	
乘法器		
外部中断		
上电清零功能		可运行
低电压检测功能		操作停止 (但是, 操作在 LVI 复位处持续)
片上调试功能		操作停止

- 备注**
1. f_{IH}: 内部高速振荡时钟, f_X: X1 时钟
f_{EXCLK}: 外部主系统时钟, f_{IL}: 内部低速振荡时钟
 2. 根据产品安装这些功能。参考 1.4 模块框图和 1.5 功能概述。

表 20-2. 响应复位后的硬件状态 (1/4)

硬件		响应复位后 ^{注1}
程序计数器 (PC)		复位向量表的内容 (0000H, 0001H) 被设置
栈指针 (SP)		不确定
程序状态字 (PSW)		02H
RAM	数据存储	不确定 ^{注2}
	通用寄存器	不确定 ^{注2}
端口寄存器 0、2、3、6、7、12 (P0、P2、P3、P6、P7、P12) (输出锁存)		00H
端口模式寄存器 0、2、3、6、7 (PM0、PM2、PM3、PM6、PM7)		FFH
上拉电阻选项寄存器 0、3、6 (PU0、PU3、PU6)		00H
上拉电阻选项寄存器 12 (PU12)		20H
端口输入模式寄存器 6 (PIM6)		00H
端口输出模式寄存器 6 (POM6)		00H
复位引脚模式寄存器 (RSTMASK)		00H
端口复用转换控制寄存器 (MUXSEL)		00H
内部存储容量转换寄存器 (IMS)		CFH ^{注3}

- 注
1. 复位信号产生或振荡稳定时间等待期间，硬件状态中只有 PC 的内容变得不确定。复位后所有其它硬件状态保持不变。
 2. 在待机模式中执行复位时，即使复位后还会保持复位之前的状态。
 3. 复位信号产生使 ROM 区的设置变得不确定。因此，复位解除后按照以下的指示设置各产品对应的值。

产品			IMS	ROM 容量	内部高速 RAM 容量
78K0/IY2	78K0/IA2	78K0/IB2			
μPD78F0740, 78F0750	-	-	61H	4 KB	384 字节
μPD78F0741, 78F0751	μPD78F0743, 78F0753	μPD78F0745, 78F0755	42H	8 KB	512 字节
μPD78F0742, 78F0752	μPD78F0744, 78F0754	μPD78F0746, 78F0756	04H	16 KB	768 字节

备注 根据产品安装特殊功能寄存器 (SFR)。参考 3.2.3 特殊功能寄存器 (SFR)。

表 20-2. 响应复位后的硬件状态 (2/4)

硬件		响应复位后的状态 ^{注1}
时钟操作模式选择寄存器 (OSCCTL)		00H
处理器时钟控制寄存器 (PCC)		01H
内部振荡模式/PLL 控制寄存器 (RCM)		80H
主 OSC 控制寄存器 (MOC)		80H
主时钟模式寄存器 (MCM)		00H
振荡稳定时间计数器状态寄存器 (OSTC)		00H
振荡稳定时间选择寄存器 (OSTS)		05H
16 位定时器 X0、X1	16 位定时器 X0 操作控制寄存器 0 至 4 (TX0CTL0、TX0CTL1、TX0CTL2、TX0CTL3、TX0CTL4)	00H
	16 位定时器 X1 操作控制寄存器 0 至 2、4 (TX1CTL0、TX1CTL1、TX1CTL2、TX1CTL4)	00H
	16 位定时器 X0 输出控制寄存器 0 (TX0IOC0)	00H
	16 位定时器 X1 输出控制寄存器 0 (TX1IOC0)	00H
	16 位定时器 X0 比较寄存器 0 至 3 (TX0CR0、TX0CR1、TX0CR2、TX0CR3)	0000H
	16 位定时器 X1 比较寄存器 0 至 3 (TX1CR0、TX1CR1、TX1CR2、TX1CR3)	0000H
	16 位定时器 X0 捕获/比较寄存器 0 (TX0CCR0)	0000H
	16 位定时器 X1 捕获/比较寄存器 0 (TX1CCR0)	0000H
	高阻抗输出功能使能寄存器 (HIZTREN)	00H
	高阻抗输出模式选择寄存器 (HIZTRS)	00H
	高阻抗输出功能控制寄存器 0 (HZA0CTL0)	00H
16 位定时器/事件计数器 00	16 位定时器计数器 00 (TM00)	0000H
	16 位定时器捕获/比较寄存器 000、010 (CR000、CR010)	0000H
	16 位定时器模式控制寄存器 00 (TMC00)	00H
	预分频器模式寄存器 00 (PRM00)	00H
	捕获/比较控制寄存器 00 (CRC00)	00H
	16 位定时器输出控制寄存器 00 (TOC00)	00H
8 位定时器/事件计数器 51	8 位定时器计数器 51 (TM51)	00H
	8 位捕获寄存器 51 (CR51)	00H
	定时器时钟选择寄存器 51 (TCL51)	00H
	8 位定时器模式控制寄存器 51 (TMC51)	00H
8 位定时器 H1	8 位定时器 H1 比较寄存器 01、11 (CMP01、CMP11)	00H
	8 位定时器 H1 模式寄存器 1 (TMHMD1)	00H
	8 位定时器 H1 载波控制寄存器 1 (TMCYC1)	00H
看门狗定时器	看门狗定时器使能寄存器 (WDTE)	1AH/9AH ^{注2}

- 注
1. 复位信号产生或振荡稳定时间等待期间，硬件状态中只有 PC 的内容变得不确定。复位后所有其它硬件状态保持不变。
 2. WDTE 的复位值取决于选项字节的设置。

备注 根据产品安装特殊功能寄存器 (SFR)。参考 3.2.3 特殊功能寄存器 (SFR)。

表 20-2. 响应复位后的硬件状态 (3/4)

硬件		响应复位后的状态 ^注
A/D 转换器	10 位 A/D 转换结果寄存器 (ADCR)	0000H
	8 位 A/D 转换结果寄存器 L (ADCRL)	00H
	8 位 A/D 转换结果寄存器 H (ADCRH)	00H
	A/D 转换器模式寄存器 0 (ADM0)	00H
	模拟输入通道指定寄存器 (ADS)	00H
	TMX0 同步的 10 位 A/D 转换结果寄存器 (ADCRX0)	0000H
	TMX1 同步的 10 位 A/D 转换结果寄存器 (ADCRX1)	0000H
	TMX0 同步的 8 位 A/D 转换结果寄存器 L (ADCRX0L)	00H
	TMX1 同步的 8 位 A/D 转换结果寄存器 L (ADCRX1L)	00H
	A/D 端口配置寄存器 0 (ADPC0)	00H
	A/D 端口配置寄存器 1 (ADPC1)	00H
可操作的放大器 (AMP、PGA)	可操作的放大器 0 控制寄存器 (AMP0M)	00H
比较器	比较器 0 控制寄存器 (C0CTL)	00H
	比较器 0 内部参考电压设置寄存器 (C0RVM)	00H
	比较器 1 控制寄存器 (C1CTL)	00H
	比较器 1 内部参考电压设置寄存器 (C1RVM)	00H
	比较器 2 控制寄存器 (C2CTL)	00H
	比较器 2 内部参考电压设置寄存器 (C2RVM)	00H
	比较器输出标志寄存器 (CMPFLG)	00H
串行接口 UART6/DALI	DALI 接收缓冲寄存器 (RXBDL)	FFFFH
	UART 接收缓冲寄存器 6 (RXB6)	FFH
	UART/DALI 发送缓冲寄存器 6 (TXB6)	FFH
	UART/DALI 模式控制寄存器 (UADLCTL)	00H
	UART/DALI 操作模式寄存器 6 (ASIM6)	01H
	UART/DALI 接收错误状态寄存器 6 (ASIS6)	00H
	UART 发送状态寄存器 6 (ASIF6)	00H
	时钟选择寄存器 6 (CKSR6)	00H
	波特率发生器控制寄存器 6 (BRGC6)	FFH
	LIN 操作控制寄存器 6 (ASICL6)	16H
	输入转换控制寄存器 (ISC)	00H

注 复位信号产生或振荡稳定时间等待期间，硬件状态中只有 PC 的内容变得不确定。复位后所有其它硬件状态保持不变。

备注 根据产品安装特殊功能寄存器 (SFR)。参考 3.2.3 特殊功能寄存器 (SFR)。

表 20-2. 响应复位后的硬件状态 (4/4)

硬件		响应复位后的状态 ^{注1}
串行接口 CSI11	发送缓冲寄存器 11 (SOTB11)	00H
	串行 I/O 移位寄存器 11 (SIO11)	00H
	串行操作模式寄存器 11 (CSIM11)	00H
	串行时钟选择寄存器 11 (CSIC11)	00H
串行接口 IICA	IICA 移位寄存器 (IICA)	00H
	IICA 状态寄存器 0 (IICAS0)	00H
	IICA 标志寄存器 0 (IICAF0)	00H
	IICA 控制寄存器 0 (IICACTL0)	00H
	IICA 控制寄存器 1 (IICACTL1)	00H
	IICA 低电平宽度设置寄存器 (IICWL)	FFH
	IICA 高电平宽度设置寄存器 (IICWH)	FFH
	从地址寄存器 0 (SVA0)	00H
乘法器	乘法输入数据寄存器 A (MULAL, MULAH)	00H
	乘法输入数据寄存器 B (MULBL, MULBH)	00H
	16 位高乘法结果存储寄存器 (MUL0H)	0000H
	16 位低乘法结果存储寄存器 (MUL0L)	0000H
复位功能	复位控制标志寄存器 (RESF)	00H ^{注2}
低电压检测器	低电压检测寄存器 (LVIM)	00H ^{注2}
	低电压检测等级选择寄存器 (LVIS)	00H ^{注2}
中断	请求标志寄存器 0L、0H、1L、1H (IF0L、IF0H、IF1L、IF1H)	00H
	屏蔽标志寄存器 0L、0H、1L、1H (MK0L、MK0H、MK1L、MK1H)	FFH
	优先级指定标志寄存器 0L、0H、1L、1H (PR0L、PR0H、PR1L、PR1H)	FFH
	外部中断上升沿使能寄存器 0、1 (EGPCTL0、EGPCTL1)	00H
	外部中断下降沿使能寄存器 0、1 (EGNCTL0、EGNCTL1)	00H
稳压器	稳压器模式控制寄存器 (RMC)	00H

- 注
1. 复位信号产生或振荡稳定时间等待期间，硬件状态中只有 PC 的内容变得不确定。复位后所有其它硬件状态保持不变。
 2. 根据复位源不同，这些值有所不同。

复位源		RESET 输入	由 POC 复位	由 WDT 复位	由 LVI 复位
RESF	WDTRF 标志	清零 (0)	清零 (0)	置位 (1)	保持
	LVIRF 标志			保持	置位 (1)
LVIM		清零 (00H)	清零 (00H)	清零 (00H)	保持
LVIS					

备注 根据产品安装特殊功能寄存器 (SFR)。参考 3.2.3 特殊功能寄存器 (SFR)。

20.1 确认复位源的寄存器

78K0/Ix2 微控制器中存在多种内部复位产生源。复位控制标志寄存器（RESF）用于存储已经产生复位请求的产生源。

RESF 可用 8 位存储操作指令读取。

通过 $\overline{\text{RESET}}$ 输入、上电清零（POC）电路进行复位和读取 RESF，从而将 RESE 置为 00H。

图 20-5. 复位控制标志寄存器（RESF）的格式

地址： FFACH 复位后： 00H[#] R

符号	7	6	5	4	3	2	1	0
RESF	0	0	0	WDTRF	0	0	0	LVIRF

WDTRF	看门狗定时器（WDT）产生的内部复位请求
0	不产生内部复位请求，或者清除 RESF。
1	产生内部复位请求。

LVIRF	低电压检测器（LVI）产生的内部复位请求
0	不产生内部复位请求，或者清除 RESF。
1	产生内部复位请求。

注 复位后的值根据复位源的不同而不同。

注意事项 禁止用 1 位存储操作指令读取数据。

当产生复位请求时 RESF 的状态如表 20-3 所示。

表 20-3. 当产生复位请求时 RESF 的状态

标志 \ 复位源	$\overline{\text{RESET}}$ 输入	由 POC 复位	由 WDT 复位	由 LVI 复位
WDTRF	被清除 (0)	被清除 (0)	置位 (1)	保持
LVIRF			保持	置位 (1)

21.1 上电清零电路的功能

所有 78K0/Ix2 微控制器产品都具有上电清零电路（POC）。

上电清零电路具有以下功能。

- 接通电源时产生内部复位信号。
- 当供电电压（ V_{DD} ）超过 POC 检测电压（ $V_{POR} = 1.61\text{ V} \pm 0.09\text{ V}^{\#}$ ）时解除复位信号。

注意事项 如果 LVI 使用选项字节设置默认功能使能，则复位信号直到供电电压（ V_{DD} ）超过 $1.91\text{ V} \pm 0.1\text{ V}^{\#}$ 时才会被解除。

- 比较供电电压（ V_{DD} ）和 POC 检测电压（ $V_{PDR} = 1.59\text{ V} \pm 0.09\text{ V}^{\#}$ ），在 $V_{DD} < V_{PDR}$ 时产生内部复位信号。

注 这些是初始值，易更改。

注意事项 1. 如果在 POC 电路中产生内部复位信号，则将复位控制标志寄存器（RESF）清除为 00H。


2. 工作电压范围是 2.7 至 5.5 V。在接通电源后，如果在电压稳定在 2.7 V 或更高之前需要 5.4 ms 或者更长时间，则在点烟稳定在 2.7 V 或更高之后执行初始设置处理（参见 21.4 上电清零电路注意事项和 22.5 低电压检测器注意事项中所述的软件处理示例）。

备注 78K0/Ix2 微控制器内置了多个产生内部复位信号的硬件功能。当由看门狗定时器（WDT）和低电压检测器（LVI）产生内部复位信号时，表示复位源的标志位于复位控制标志寄存器（RESF）中。当由 WDT 或 LVI 产生内部复位信号时，不会将 RESF 清除为 00H，而将标志置为 1。有关 RESF 的详情，参见第二十章 复位功能。

21.2 上电清零电路的配置

上电清零电路的框图如图 21-1 所示。

图 21-1. 上电清零电路的框图



21.3 上电清零电路的操作

- 上电时产生内部复位信号。当供电电压 (V_{DD}) 超出 POC 检测电压 ($V_{POR} = 1.61\text{ V} \pm 0.09\text{ V}^{\text{注}}$) 时，复位状态解除。

注意事项 如果 LVI 使用选项字节设置默认功能使能，则复位信号直到供电电压 (V_{DD}) 超过 $1.91\text{ V} \pm 0.1\text{ V}^{\text{注}}$ 时才会被解除。


- 比较供应电压 (V_{DD}) 和 POC 检测电压 ($V_{PDR} = 1.59\text{ V} \pm 0.09\text{ V}^{\text{注}}$)。当 $V_{DD} < V_{PDR}$ 时，产生内部复位信号。

注 这些是初始值，易更改。

由上电清零电路和低电压检测器产生的内部复位信号的时序如下所示。

图 21-2. 由上电清零电路和低电压检测器产生的内部复位信号的时序 (1/2)

(1) 上电时 LVI 为 OFF (选项字节: LVISTART = 0)



- 注
1. 保证操作的范围是 $2.7\text{ V} \leq V_{\text{DD}} \leq 5.5\text{ V}$ 。确保电压为 2.7 V 或更高之后执行正常操作。当供电电压下降时若要使状态处于低于 2.7 V 复位状态，需使用低电压检测器的复位功能或者向 $\overline{\text{RESET}}$ 引脚输入低电平。
 2. 如果在上电后电压上升至 2.7 V 的速率低于 0.5 V/ms (MIN.)，则在电压达到 2.7 V 之前需向 $\overline{\text{RESET}}$ 引脚输入低电平，或者使用选项字节默认设置 LVI 为 ON (选项字节: LVISTART = 1)。
 3. 内部电压稳定等待时间包括内部高速振荡时钟的振荡精确稳定时间。
 4. 内部高速振荡时钟或高速系统时钟可选作 CPU 时钟。若要使用 X1 时钟，需用 OSTC 寄存器确认振荡稳定时间是否已过。

注意事项 复位状态解除后用软件设置低电压检测器 (参见第二十二章 低电压检测器)。

备注


V_{LVI}: LVI 检测电压

V_{PO}R: POC 电源供应上升检测电压

V_PD_R: POC 电源供应下降检测电压

图 21-2. 由上电清零电路和低电压检测器产生的内部复位信号的时序 (2/2)

(2) 上电时 LVI 为 ON (LVISTART: LVIOFF = 1)



- 注**
1. 保证操作的范围是 $2.7\text{ V} \leq V_{DD} \leq 5.5\text{ V}$ 。确保电压为 2.7 V 或更高之后执行正常操作。当供电电压下降时若要使状态处于低于 2.7 V 复位状态，需使用低电压检测器的复位功能或者向 **RESET** 引脚输入低电平。
 2. 内部高速振荡时钟或高速系统时钟可选作 CPU 时钟。若要使用 X1 时钟，需用 OSTC 寄存器确认振荡稳定时间是否已过。
 3. 达到 POC 检测电压 (1.59 V (典型值)) 与启动正常操作之间需要以下时间。
 - 当从 1.59 V (典型值) 达到 1.91 V (典型值) 的时间少于 5.8 ms 时：
达到 1.59 V (典型值) 与启动正常操作之间需要大约 2.2 至 6.0 ms 的 POC 处理时间。
 - 当从 1.59 V (典型值) 达到 1.91 V (典型值) 的时间大于 5.8 ms 时：
达到 1.91 V (典型值) 与启动正常操作之间需要大约 125 至 $153\text{ }\mu\text{s}$ 的复位处理时间。

注意事项 复位状态解除后用软件设置低电压检测器 (参见第二十二章 低电压检测器)。

备注

VLVI: LVI 检测电压
 VPOR: POC 电源供应上升检测电压
 VPDR: POC 电源供应下降检测电压

21.4 上电清零电路注意事项


如果系统的供电电压 (V_{DD}) 某个时间段内在 POC 检测电压 (V_{POR}, V_{PDR}) 附近波动, 则该系统可能重复复位并从复位状态解除。这种情况下, 通过执行以下操作, 可任意设置从复位解除到启动微控制器操作的时间。

<操作>

解除复位信号后, 通过用定时器的软件计数器, 等待各系统供电电压的波动时间段, 然后初始化端口。

图 21-3. 复位解除后软件处理示例 (1/2)


- 如果供电电压在 POC 检测电压附近波动时间为 50 ms 或更少



- 注 1. 如果在该期间再次产生复位, 则不开始初始化处理步骤<2>。
 2. 流程图在下页。

图 21-3. 复位解除后软件处理示例 (2/2)

• 检查复位源



第二十二章 低电压检测器

22.1 低电压检测器的功能

所有 78K0/lx2 微控制器产品都具有低电压检测器 (LVI)。

低电压检测器具有以下功能。

- LVI 电路比较供电电压 (V_{DD}) 与检测电压 (V_{LVI})，并产生内部复位或内部中断信号。
- 低电压检测器 (LVI) 可以由默认的选项字节设置为 ON。如果将其置为 ON 以从 POC 检测电压 ($V_{POR} = 1.61\text{ V}$ (典型值)) 或更低的电压提高供电电源，则当供电电压 (V_{DD}) < LVI 检测电压 ($V_{LVI} = 1.91\text{ V} \pm 0.1\text{ V}^{\text{注}}$) 时产生内部复位信号。在这之后，当供电电压 (V_{DD}) < LVI 检测电压 ($V_{LVI} = 1.91\text{ V} \pm 0.1\text{ V}^{\text{注}}$) 时生成内部复位信号。
- 检测后，由软件选择要生成的复位信号或中断信号。
- 可以由软件更改供电电压的检测等级 ($V_{LVI,10}$ 级)。
- 在 STOP 模式下可操作。

注 此为初始值，易于更改。

根据软件的选择，可以生成以下复位信号和中断信号。

供电电压 (V_{DD}) 等级检测的选择	
选择复位 ($LVIMD = 1$)。	选择中断 ($LVIMD = 0$)。
当 $V_{DD} < V_{LVI}$ 时产生内部复位信号，当 $V_{DD} \geq V_{LVI}$ 时解除复位信号。	当 V_{DD} 下降到低于 V_{LVI} ($V_{DD} < V_{LVI}$) 或当 V_{DD} 变成 V_{LVI} 或更高电压 ($V_{DD} \geq V_{LVI}$) 时，产生内部中断信号。

备注 LVIMD: 低电压检测寄存器 (LVIM) 的位 1


当低电压检测器工作时，通过读取低压检测标志 (LVIF: LVIM 的位 0) 可以检测供电电压或来自外部输入引脚的输入电压是高于还是低于检测等级。

当低电压检测器用于复位时，若发生复位则复位控制标志寄存器 (RESF) 的位 0 (LVIRF) 置为 1。有关 RESF 的详情，参见第二十章 复位功能。

22.2 低电压检测器的配置

低电压检测器的框图如图 22-1 所示。

图 22-1. 低电压检测器的框图



22.3 控制低电压检测器的寄存器

低电压检测器由以下寄存器控制。

- 低电压检测寄存器 (LVIM)。
- 低电压检测等级选择寄存器 (LVIS)。

(1) 低电压检测寄存器 (LVIM)

该寄存器用于设置低电压检测和操作模式。

可通过 1 位或 8 位的存储操作指令设置该寄存器。

产生除 LVI 复位以外的复位信号将该寄存器清除为 00H。

图 22-2. 低电压检测寄存器 (LVIM) 的格式

地址: FFBEH 复位后: 00H^{注1} R/W^{注2}

符号	<7>	6	5	4	3	2	<1>	<0>
LVIM	LVION	0	0	0	0	0	LVIMD	LVIF

LVION ^{注3,4}	使能低电压检测操作
0	禁止操作
1	使能操作

LVIMD ^{注3}	低电压检测操作模式 (中断/复位) 选择
0	当供电电压 (V_{DD}) 下降到低于 LVI 检测电压 (V_{LVI}) ($V_{DD} < V_{LVI}$) 或当 V_{DD} 变成 V_{LVI} 或更高电压 ($V_{DD} \geq V_{LVI}$) 时, 产生内部中断信号。
1	当 供电电压(V_{DD}) < LVI 检测电压(V_{LVI})时产生内部复位信号, 当 $V_{DD} \geq V_{LVI}$ 时解除复位信号。

LVIF	低电压检测标志
0	供电电压 (V_{DD}) \geq LVI 检测电压 (V_{LVI}), 或当禁止 LVI 操作时
1	供电电压 (V_{DD}) < LVI 检测电压 (V_{LVI})

- 注
- 根据复位源和选项字节设置的不同, 复位值有所变化。
该寄存器不能由 LVI 复位清除 (00H)。
当应用除 LVI 外的复位信号时, 如果选项字节 LVISTART = 1 则该寄存器被设置为“82H”, 如果选项字节 LVISTART = 0, 则该寄存器被设置为“00H”。
 - 位 0 为只读位。
 - 在除 LVI 复位之外的其它复位情况下, LVION 和 LVIMD 清除为 0。在 LVI 复位情况下这些不被清除为 0。
 - 当 LVION 被置为 1 时, LVI 电路中的比较器开始工作。使用软件等待操作稳定时间 (10 μ s (最大值)), 该时间是指从 LVION 被置为 1 到操作稳定。操作稳定后, 在电压下降到 LVI 检测电压或者更低之后, 需 200 μ s 或更长的外部输入 (最小脉冲宽度: 200 μ s) 才能将 LVIF 置位 (1)。

- 注意事项
- 要停止 LVI, 需按照下列步骤之一进行操作。
 - 使用 8 位存储操作指令时: 向 LVIM 写入 00H。
 - 使用 1 位存储操作指令时: 将 LVION 清除为 0。
 - 当 LVI 用于中断模式 (LVIMD = 0) 且供电电压 (V_{DD}) 低于或等于检测电压 (V_{LVI}) 时, 如果禁止 LVI 操作 (清零 LVION), 则产生中断请求信号 (INTLVI) 而 LVIIF 可能被置为 1。

(2) 低电压检测等级选择寄存器 (LVIS)

该寄存器用于选择低电压检测等级。

可通过 1 位或 8 位的存储操作指令设置该寄存器。

产生除 LVI 复位以外的复位信号将该寄存器清除为 00H。

图 22-3. 低电压检测等级选择寄存器 (LVIS) 的格式

地址: FFBFH 复位后: 00H^{注1} R/W

符号	7	6	5	4	3	2	1	0
LVIS	0	0	0	0	LVIS3	LVIS2	LVIS1	LVIS0

LVIS3	LVIS2	LVIS1	LVIS0	检测等级
0	0	0	0	V_{LV10} (4.22 ±0.1 V)
0	0	0	1	V_{LV11} (4.07 ±0.1 V)
0	0	1	0	V_{LV12} (3.92 ±0.1 V)
0	0	1	1	V_{LV13} (3.76 ±0.1 V)
0	1	0	0	V_{LV14} (3.61 ±0.1 V)
0	1	0	1	V_{LV15} (3.45 ±0.1 V)
0	1	1	0	V_{LV16} (3.30 ±0.1 V)
0	1	1	1	V_{LV17} (3.15 ±0.1 V)
1	0	0	0	V_{LV18} (2.99 ±0.1 V)
1	0	0	1	V_{LV19} (2.84 ±0.1 V)
1	1	1	1	V_{DDLVI} (1.91 V (TYP.)) ^{注2}
其它				禁止设置

注 1. 复位值根据复位源的不同而不同。

如果用 LVI 对 LVIS 寄存器进行复位, 则该寄存器不被复位而是保持当前值。如果用 LVI 外的其它复位源进行的复位有效, 则该寄存器的值被复位至“00H”。

此外, 如果在设置默认 LVI 启动时接通电源, 则 LVIS 寄存器的值变为“0FH”。

2. 在默认 LVI 开始期间之外的时间, 禁止此设置。

注意事项 1. 务必将位 4 至位 7 清除为 0。

2. LVI 操作期间禁止改变 LVIS 的值。

22.4 低电压检测器的操作

低电压检测器可以用于以下两种模式。

(1) 用作复位 (LVIMD = 1)

比较供电电压 (V_{DD}) 和 LVI 检测电压 (V_{LVI})，当 $V_{DD} < V_{LVI}$ 时，产生内部复位信号，当 $V_{DD} \geq V_{LVI}$ 时，解除内部复位。

备注 低电压检测器 (LVI) 可以由默认的选项字节设置为 ON。如果将其置为 ON 以从 POC 检测电压 ($V_{POR} = 1.61\text{ V}$ (典型值)) 或更低的电压提高供电电源，则当供电电压 (V_{DD}) < 检测电压 ($V_{LVI} = 1.91\text{ V} \pm 0.1\text{ V}^{\#}$) 时生成内部复位信号。在这之后，当供电电压 (V_{DD}) < 检测电压 ($V_{LVI} = 1.91\text{ V} \pm 0.1\text{ V}^{\#}$) 时生成内部复位信号。

注 此为初始值，易于更改。

(2) 用作中断 (LVIMD = 0)

比较供电电压 (V_{DD}) 和 LVI 检测电压 (V_{LVI})。当 V_{DD} 下降到低于 V_{LVI} ($V_{DD} < V_{LVI}$) 或当 V_{DD} 变成 V_{LVI} 或更高电压 ($V_{DD} \geq V_{LVI}$) 时，产生中断信号 (INTLVI)。

当低电压检测器工作时，通过读取低压检测标志 (LVIF: LVIM 的位 0) 可以检测供电电压或来自外部输入引脚的输入电压是高于还是低于检测等级。

备注 LVIMD: 低电压检测寄存器 (LVIM) 的位 1

22.4.1 用作复位时

(1) 设置 LVI 默认启动功能停止时 (LVISTART = 0)


- 启动操作时
 - <1> 屏蔽 LVI 中断 (LVIMK = 1)。
 - <2> 使用低电压检测等级选择寄存器 (LVIS) 的位 3 至位 0 (LVIS3 至 LVIS0) 设置 LVI 检测电压。
 - <3> 将 LVIM 的位 7 (LVION) 设置为 1 (使能 LVI 操作)。
 - <4> 使用软件等待操作稳定时间 (10 μ s (最大值))。
 - <5> 等待直到用 LVIM 的位 0 (LVIF) 检测到供电电压 (V_{DD}) \geq LVI 检测电压 (V_{LVI}) 为止。
 - <6> 将 LVIM 的位 1 (LVIMD) 设置为 1 (检测到该等级时产生复位)。

图 22-4 所示为由低电压检测器产生的内部复位信号的时序。该时序图中的数字对应以上的步骤<1>至<6>。

- 注意事项**
1. 务必执行步骤<1>。当 LVIMK = 0 时，在步骤<3>的处理后有可能立即发生中断。
 2. 当 LVIMD 设置为 1 时，如果电电压 (V_{DD}) \geq LVI 检测电压 (V_{LVI})，则不产生内部复位信号。

- 停止操作时
必须执行下列步骤之一。
 - 使用 8 位存储操作指令时：
向 LVIM 写入 00H。
 - 使用 1 位存储操作指令时：
将 LVIMD 清除为 0，然后将 LVION 清除为 0。

图 22-4. 低电压检测器产生的内部复位信号的时序 (LVISTART = 0)



- 注
1. LVIMK 标志由产生的复位信号置为“1”。
 2. 中断请求标志寄存器的 LVIF 标志和 LVIF 标志可能被置位 (1)。
 3. LVIRF 是复位控制标志寄存器 (RESF) 的位 0。有关 RESF 的详情，参见第二十章 复位功能。

- 备注
1. 上图 22-4 中的 <1> 至 <6> 对应着 22.4.1 (1) 设置 LVI 默认启动功能停止时 (LVISTART = 0) 中的“启动操作时”中所描述的 <1> 至 <6>。
 2. V_{POR}: POC 电源供应上升检测电压
V_{PDR}: POC 电源供应下降检测电压

(2) 设置 LVI 默认启动功能使能时 (LVISTART = 1)

• 启动操作时

在以下初始设置状态中启动。

- 将 LVIM 的位 7 (LVION) 设置为 1 (使能 LVI 操作)
- 将低电压检测等级选择寄存器 (LVIS) 设置为 0FH ($V_{DDLVI} = 1.91\text{ V}$ (典型值))。
- 将 LVIM 的位 1 (LVIMD) 设置为 1 (检测到该等级时产生复位)
- 将 LVIM 的位 0 (LVIF) 设置为 0 (“供电电压 (V_{DD}) \geq 检测电压 (V_{LVI})”)

图 22-5 所示为由低电压检测器产生的内部复位信号的时序。

• 停止操作时


必须执行下列步骤之一。

- 使用 8 位存储操作指令时：
向 LVIM 写入 00H。
- 使用 1 位存储操作指令时：
将 LVIMD 清除为 0，然后将 LVION 清除为 0。

注意事项 即使在使用 LVI 默认启动功能时，若用软件将其设置为 LVI 操作禁止 (LVION (LVIM 寄存器的位 7) = 0)，则其操作如下：

- LVION = 0 期间不执行低电压检测。
- LVION = 0 时若产生复位，则在复位解除后当 CPU 启动时需将 LVION 重新设置为 1。但是，由于 WDT 和执行非法指令而发生复位时，有一时间段不能正常执行低电压检测。这是因为由 LVI 检测的脉冲宽度必须为 200 μs (最大值)，在复位发生时设置 LVION = 1，而在未等待 LVI 稳定时间的情况下 CPU 开始工作。

图 22-5. 低电压检测器产生的内部复位信号的时序 (LVISTART = 1)



- 注 1. LVIMK 标志被产生的复位信号设置为“1”。
- 注 2. LVIRF 是复位控制标志寄存器 (RESF) 的位 0。
 当使用 LVI 默认启动功能 (0081H 的位 0 (LVISTART) = 1) 时, 由于上电波形, LVIRF 标志有可能从开始就变成 1。
 有关 RESF 的详情, 参见第二十章 复位功能。

备注 V_{POR}: POC 电源供应上升检测电压
 V_{PDR}: POC 电源供应下降检测电压

22.4.2 用作中断时


(1) 设置 LVI 默认启动功能停止时 (LVISTART = 0)

- 启动操作时
 - <1> 屏蔽 LVI 中断 (LVIMK = 1)。
 - <2> 使用低电压检测等级选择寄存器 (LVIS) 的位 3 至位 0 (LVIS3 至 LVIS0) 设置 LVI 检测电压。
 - <3> 将 LVIM 的位 1 (LVIMD) 清除为 0 (检测到该等级时产生中断信号) (默认值)。
 - <4> 将 LVIM 的位 7 (LVION) 设置为 1 (使能 LVI 操作)。
 - <5> 使用软件等待操作稳定时间 (10 μ s (最大值))。
 - <6> 在 LVIM 的位 0 (LVIF) 检测到 V_{DD} 的下降沿时确认“供电电压 (V_{DD}) \geq LVI 检测电压 (V_{LVI})”，或者在 LVIM 的位 0 (LVIF) 检测到 V_{DD} 的上升沿时确认“供电电压 (V_{DD}) $<$ LVI 检测电压 (V_{LVI})”。
 - <7> 将 LVI 的中断请求标志 (LVIIF) 清除为 0。
 - <8> 解除 LVI 的中断屏蔽标志 (LVIMK)。
 - <9> 执行 EI 指令 (使用向量中断时)。

图 22-6 所示为由低电压检测器产生的中断信号的时序。时序图中的数字对应以上的步骤<1>至<8>。

- 停止操作时
必须执行下列步骤之一。
 - 使用 8 位存储操作指令：
向 LVIM 写入 00H。
 - 使用 1 位存储操作指令：
将 LVION 清除为 0。

图 22-6. 低电压检测器产生的中断信号的时序 (LVISTART = 0)



- 注
1. LVIMK 标志被产生的复位信号设置为“1”。
 2. 产生中断请求信号 (INTLVI) 而 LVIF 和 LVIIF 标志可能被置位 (1)。
 3. 当供电电压 (V_{DD}) 低于或等于检测电压 (V_{LVI}) 时, 如果禁止 LVI 操作 (清除 LVION), 则产生中断请求信号 (INTLVI) 而 LVIIF 可能被置为 1。

- 备注
1. 上图 22-6 中的 <1> 至 <8> 对应着 22.4.2 (1) 设置 LVI 默认启动功能停止时 (LVISTART = 0) 中“启动操作时”中描述的 <1> 至 <8>。
 2. V_{POR}: POC 电源供应上升检测电压
V_{PDR}: POC 电源供应下降检测电压

(2) 设置 LVI 默认启动功能使能时 (LVISTART = 1)

• 启动操作时

<1> 在以下初始设置状态中启动。

- 将 LVIM 的位 7 (LVION) 设置为 1 (使能 LVI 操作)
- 将低电压检测等级选择寄存器(LVIS)设置为 0FH ($V_{DDLVI} = 1.91\text{ V}$ (典型值))。
- 将 LVIM 的位 1 (LVIMD) 设置为 1 (检测到该等级时产生复位)
- 将 LVIM 的位 0 (LVIF) 置为 0 (检测下降沿“供应电压 (V_{DD}) \geq LVI 检测电压 (V_{LVI})”)

<2> 将 LVIM 的位 1 (LVIMD) 清除为 0 (检测到该等级时产生中断信号)。

<3> 解除 LVI 的中断屏蔽标志 (LVIMK)。

<4> 执行 EI 指令 (使用向量中断时)。

图 22-7 所示为由低电压检测器产生的中断信号的时序。时序图中的数字对应着以上步骤的<1>至<3>。

• 停止操作时


必须执行下列步骤之一。

- 使用 8 位存储操作指令：
向 LVIM 写入 00H。
- 使用 1 位存储操作指令：
将 LVION 清除为 0。

注意事项 1. 即使当使用 LVI 默认启动功能时，若用软件将其设置为 LVI 操作禁止 (LVION (LVIM 寄存器的位 7) = 0)，则其操作如下：

- LVION = 0 期间不执行低电压检测。
 - LVION = 0 时若产生复位，则在复位解除后当 CPU 启动时需将 LVION 重新设置为 1。但是，由于 WDT 和执行非法指令而发生复位时，有一时间段不能正常执行低压检测。这是因为由 LVI 检测的脉冲宽度必需为 $200\ \mu\text{s}$ (最大值)，在复位发生时设置 LVION = 1，而在未等待 LVI 稳定时间的情况下 CPU 开始工作。
2. 当使用 LVI 默认启动功能 (0081H 的位 0 (LVISTART) = 1) 时，由于上电波形，LVIRF 标志有可能从开始就变成 1。
有关 RESF 的详情，参见第二十章 复位功能。

图 22-7. 低电压检测器产生的中断信号的时序 (LVISTART = 1)



- 注
1. LVIMK 标志被产生的复位信号设置为“1”。
 2. 当供电电压 (V_{DD}) 低于或等于检测电压 (V_{LVI}) 时, 如果禁止 LVI 操作 (清除 LVION), 则产生中断请求信号 (INTLVI) 而 LVIIF 可能被置为 1。
 3. 当改变 LVI 检测电压时有可能设置 LVIIF 标志。

- 备注
1. 上图 22-7 中的 <1> 至 <3> 对应着 22.4.2 (2) 设置 LVI 默认启动功能使能时 (LVISTART = 1) 中“启动操作时”中描述的 <1> 至 <3>。
 2. V_{PODR}: POC 电源供应上升检测电压
V_{PDR}: POC 电源供应下降检测电压

22.5 低电压检测器注意事项

当系统的供应电压 (V_{DD}) 某段时间内在 LVI 检测电压 (V_{LVI}) 附近波动时, 根据低电压检测器如何使用, 进行以下操作。

操作示例 1: 用作复位时

该系统可能被重复复位并从复位状态中解除。


从复位解除到微控制器操作启动的时间可用以下操作任意设置。

<操作>

解除复位信号后, 通过用定时器的软件计数器, 等待各系统供应电压的波动时间段, 然后初始化端口 (参见图 22-8)。

图 22-8. 复位解除后软件处理示例 (1/2)


- 如果供应电压在 LVI 检测电压附近波动时间为 50 ms 或更少



注 流程图显示在下页。

图 22-8. 复位解除后软件处理示例 (2/2)

• 检查复位源

**操作示例 2: 用作中断时**

可能频繁产生中断请求。
进行以下操作。

<操作>

用低压检测寄存器 (LVIM) 的位 0 (LVIF) 在 LVI 中断的服务例程中, 当检测到 V_{DD} 的下降沿时确认“供电电压 (V_{DD}) \geq LVI 检测电压 (V_{LVI})”; 或者当检测到 V_{DD} 的上升沿时确认“供电电压 (V_{DD}) $<$ LVI 检测电压 (V_{LVI})”。将中断请求标志寄存器 0L (IFOL) 的位 1 (LVIF) 清除为 0。

对于供应电压有长时间在 LVI 检测电压附近波动的系统, 在等待供应电压波动时间后, 执行以上操作。

第二十三章 稳压器

23.1 稳压器概述

78K0/lx2 微控制器包括一个使器件用恒定电压工作的电路。此时，为使稳定稳压器输出电压，将 REGC 引脚通过一个电容（0.47 至 1 μF ）连接到 Vss。但是，当使用已进入的 STOP 模式时，由于内部高速振荡时钟和外部主系统时钟的操作，建议用 0.47 μF 电容。要使用具有良好特性的电容，因为其将用于稳定内部电压。

稳压器输出电压正常为 2.4 V（典型值），在低功耗模式下为 2.0 V（典型值）。

23.2 控制稳压器的寄存器

(1) 稳压器模式控制寄存器（RMC）

该寄存器设置稳压器的输出电压。

用 8 位存储操作指令设置 RMC。

复位输入将该寄存器设置为 00H。

图 23-1. 稳压器模式控制寄存器（RMC）的格式

地址：FF3DH 复位后：00H R/W

符号	7	6	5	4	3	2	1	0
RMC								

RMC[7: 0]	稳压器输出电压的控制
56H	固定为低功耗模式（2.0 V）
00H	正常功率模式（2.4 V）
其它	禁止设置

- 注意事项**
1. 若要将 RMC 寄存器的设定值从 56H 更改为 00H 且使 CPU 工作于 5MHz 或更高的频率，在 RMC 寄存器设置 10 μs 后再更改 PCC 后 RCM 寄存器。
 2. 当使用固定为低功耗模式的设置时，可在以下情况中使用 RMC 寄存器。
<当 X1 时钟选作 CPU 时钟时> $f_x \leq 5 \text{ MHz}$ 且 $f_{\text{CPU}} \leq 5 \text{ MHz}$
<当内部高速振荡时钟或外部输入时钟选作 CPU 时钟时> $f_{\text{CPU}} \leq 5 \text{ MHz}$
 3. 使用 PLL 时，设置 RMC 为 00H。
 4. 切换到 STOP 模式时，通过设置 RMC=56H 可实现低功耗。

23.3 自编程注意事项

1. 执行自编程或 EEPROM 模拟时，确保稳压器输出电压模式固定。
2. 在普通电源模式中，通过自编程库可以对编程区进行重写。
3. 在低功耗模式中，当在 flash 存储器中重写时，注意观察下面几点：
 - 在低功耗模式下，可以对数据区域进行重写，但是程序区域不可以。
数据区域: Flash 存储区域保存数据
程序区域: Flash 存储区保存程序
 - 在低功耗模式下擦除或写入 Flash 存储器的内容不能在通常模式下访问。要在通常模式下使用这些数据，切换到低功耗模式，并转换 flash 存储器内容到 RAM。
 - 从通常模式切换到低功耗模式后，在执行自编程前需要等待 2 ms。

备注 有关自编程功能和自编程库的详细内容，请参考“**78K0 微控制器自编程库 Type 01 用户手册 (U18274E)**”和“**78K0 微控制器自编程库 01 Ver. 3.10 操作注意事项 (通知文档) (ZUD-CD-09-0122)**”。
有关 EEPROM 模拟库的详细内容，请参考“**78K0 微控制器 EEPROM 模拟库 Type 01 (U18275E)用户手册**”和“**78K0 微控制器 EEPROM 模拟库 Type 01 Ver.2.10 操作注意事项 (通知文档) (ZUD-CD-09-0165 (准备中))**”。

第二十四章 选项字节

24.1 选项字节的功能

78K0/Ix2 微控制器的 flash 存储器在地址 0080H 至 0084H 处是选项字节区域。当电源开启时或当设备从复位状态重新开始时，设备自动地引用选项字节，并设置指定的功能。使用产品时，务必使用选项字节设置以下的功能。

自编程期间使用引导区交换操作时，将 0080H 至 0084H 转换为 1080H 至 1084H。因此，预先设置与 0080H 至 0084H 相同的值到 1080H 至 1084H。

(1) 0080H/1080H

- 内部低速振荡器操作
 - 可以通过软件停止
 - 不能停止
- 看门狗定时器间隔时间设置
- 看门狗定时器计数器操作
 - 允许计数器操作
 - 禁止计数器操作
- 看门狗定时器窗口打开周期设置

注意事项 将一个与 0080H 相同的值设置给 1080H，这是因为在引导区交换操作期间要交换 0080H 和 1080H。

(2) 0081H/1081H

- LVI 默认启动操作控制
 - 在 LVI 默认启动功能使能期间 (LVISTART = 1)
复位解除后或从电源开始直到供电电压达到 1.91 V (典型值) 期间，设备一直处于复位状态。当电压超出 1.91 V (典型值) 时设备会从复位状态解除。
如果在复位解除后或以低于 0.5 V/ms (MIN.) 的速率供电，则建议使用 LVI 默认启动功能操作。
 - 在 LVI 默认启动功能停止期间 (LVISTART = 0)
复位后或从电源开始直到供电电压达到 1.61 V (典型值) 期间，设备一直处于复位状态。当电压超出 1.61 V (典型值) 时设备会从复位状态解除。

注意事项 使用专用 flash 存储器编程器仅能写入 LVISTART。自编程期间不能设置或更改或者进行引导交换操作。

(3) 0082H/1082H

- 内部高速振荡时钟频率选择
 - 4 MHz (典型值)
 - 8 MHz (典型值)

注意事项 将一个与 **0082H** 相同的值设置给 **1082H**，这是因为在引导区交换操作期间要交换 **0082H** 和 **1082H**。

(4) 0083H/1083H

- 片上调试期间选择该引脚
 - TOOLC0/X1, TOOLD0/X2
 - TOOLC1/P31, TOOLD1/P32

注意事项 将一个与 **0083H** 相同的值设置给 **1083H**，这是因为在引导区交换操作期间要交换 **0083H** 和 **1083H**。

(5) 0084H/1084H

- 片上调试操作控制
 - 禁止片上调试操作。
 - 允许片上调试操作，并在片上调试安全 ID 认证失败的情况下擦除 flash 存储器的数据
 - 允许片上调试操作，即使在片上调试安全 ID 认证失败的情况下也不擦除 flash 存储器的数据

注意事项 将一个与 **0084H** 相同的值设置给 **1084H**，这是因为在引导区交换操作期间要交换 **0084H** 和 **1084H**。

24.2 选项字节的格式

选项字节的格式如下。

图 24-1. 选项字节的格式 (1/3)

地址: 0080H/1080H[※]

7	6	5	4	3	2	1	0
0	WINDOW1	WINDOW0	WDTON	WDCS2	WDCS1	WDCS0	LSROSC
WINDOW1	WINDOW0	看门狗定时器窗口打开周期					
0	0	25%					
0	1	50%					
1	0	75%					
1	1	100% (默认)					
WDTON	看门狗定时器计数器/非法访问检测的操作控制						
0	禁止计数器操作 (复位后停止计数), 禁止非法访问检测操作						
1	允许计数器操作 (复位后计数开始), 允许非法访问检测操作 (默认)。						
WDCS2	WDCS1	WDCS0	看门狗定时器溢出时间				
0	0	0	$2^7/f_{IL}$ (3.88 ms)				
0	0	1	$2^8/f_{IL}$ (7.76 ms)				
0	1	0	$2^9/f_{IL}$ (15.52 ms)				
0	1	1	$2^{10}/f_{IL}$ (31.03 ms)				
1	0	0	$2^{12}/f_{IL}$ (124.12 ms)				
1	0	1	$2^{14}/f_{IL}$ (496.48 ms)				
1	1	0	$2^{15}/f_{IL}$ (992.97 ms)				
1	1	1	$2^{17}/f_{IL}$ (3.97 s) (默认)				
LSROSC	内部低速振荡器操作						
0	可用软件停止 (向 RCM 寄存器的位 1 (LSRSTOP) 写入 1 时停止)						
1	不能停止 (即使向 LSRSTOP 写入 1 也不停止) (默认)						

注 将一个与 0080H 相同的值设置给 1080H, 这是因为在引导区交换操作期间要交换 0080H 和 1080H。

- 注意事项
1. 禁止 $WDCS2 = WDCS1 = WDCS0 = 0$ 和 $WINDOW1 = WINDOW0 = 0$ 的联合设置。
 2. 在自编程和 flas 存储器的 EEPROM 仿真期间, 看门狗定时器继续操作。处理期间, 中断响应时间被延迟。设置溢出时间和窗口大小时需考虑延迟。
 3. 如果 $LSROSC = 0$ (振荡可以由软件停止), 则不管内部振荡模式/PLL 控制寄存器 (RCM) 的位 0 (LSRSTOP) 设置如何, 在 HALT 和 STOP 模式中计数时钟都不供应给看门狗定时器。
当 8 位定时器 H1 使用内部低速振荡时钟工作时, 即使在 HALT/STOP 模式中, 计数时钟也供应给 8 位定时器 H1。
 4. 务必将位 7 清为 0。

- 备注
1. f_{IL} : 内部低速振荡时钟频率
 2. (): $f_{IL} = 33 \text{ kHz (MAX.)}$

图 24-1. 选项字节的格式 (2/3)

地址: 0081H/1081H^{#1, 2}

7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	LVISTART

LVISTART	LVI 默认启动操作控制
0	基于复位解除或基于上电默认 LVI 为 OFF (LVI 默认启动功能停止) (默认)
1	基于复位解除或基于上电) 默认 LVI 为 ON (LVI 默认启动功能使能)

- 注**
1. 使用专用 flash 存储器编程器仅能写入 LVISTART。在自编程期间或自编程引导区交换操作期间，不能设置该区（此时，设置 LVI 默认启动功能停止（默认））。但是，由于在引导区交换操作期间将 1081H 的值复制给 0081H，建议当使用引导区交换功能时将一个与 0081H 相同的值设置给 1081H。
 2. 要改变 LVI 默认启动的设置，需在 flash 存储器批量擦除（芯片擦除）之后再次给 0081H 设置值。在擦除指定功能块的存储器后，就不能更改设置。

注意事项 务必将位 7 至位 1 清为“0”。

地址: 0082H/1082H[#]

7	6	5	4	3	2	1	0
0	0	0	0	0	0	0	R4M8MSEL

R4M8MSEL	内部高速振荡时钟频率选择
0	8 MHz (典型值)
1	4 MHz (典型值) (默认)

注 将一个与 0082H 相同的值设置给 1082H，这是因为在引导区交换操作期间要交换 0082H 和 1082H。

注意事项 务必将位 7 至位 1 清为“0”。

图 24-1. 选项字节的格式 (3/3)

地址: 0083H/1083H^{Note}

7	6	5	4	3	2	1	0
0	0	0	1	1	1	OCDPSEL	0

OCDPSEL	片上调试期间所用引脚选择
0	TOOLC1/P31, TOOLD1/P32
1	TOOLC0/X1, TOOLD0/X2

注 将与 0083H 相同的值设置给 1083H，这是因为在引导区交换操作期间要交换 0083H 和 1083H。

- 注意事项
1. 确保将位 7 至 5 清除为“0”，并将位 3 和 2 设置为“1”。
 2. OCDONB = 0 时 OCDPSEL 位的设置有效。

地址: 0084H/1084H^注

7	6	5	4	3	2	1	0
0	0	0	0	0	0	OCDEN1	OCDEN0

OCDEN1	OCDEN0	片上调试操作控制
0	0	禁止操作
0	1	禁止设置
1	0	允许操作。若片上调试安全 ID 认证失败不擦除 flash 存储器的数据。
1	1	允许操作。若片上调试安全 ID 认证失败擦除 flash 存储器的数据。

注 将一个与 0084H 相同的值设置给 1084H，这是因为在引导区交换操作期间要交换 0084H 和 1084H。

注意事项 务必将位 7 至位 2 清为“0”。

备注 关于片上调试安全 ID，参见第二十六章 片上调试功能。

以下是关于设置选项字节的软件说明。

OPT	CSEG	AT 0080H	
OPTION:	DB	30H	; 允许看门狗定时器操作（非法访问检测操作）， ; 看门狗定时器的窗口打开周期：50%， ; 看门狗定时器的溢出时间： $2^7/f_{IL}$ ， ; 可用软件停止内部低速振荡器。
	DB	00H	; LVI 默认启动功能停止
	DB	01H	; 内部高速振荡时钟频率 4 MHz（典型值）
	DB	0FH	; 片上调试模式下 STOP 指令指令后，内部高速振荡器继续操作， ; 使用 TOOLC0/X1，TOOLD0/X2 引脚 ; 复位解除后转换为片上调试模式
	DB	02H	; 操作使能。若片上调试安全 ID 验证失败也不擦除 flash 存储器的数据

备注 复位处理期间执行选项字节的引用。关于复位处理时序，参见第二十章 复位功能。

第二十五章 FLASH 存储器

78K0/1x2 微控制器内置 flash 存储器，将其安装在板上后程序可写入、擦除和重写。

25.1 内部存储容量转换寄存器

使用内部存储器容量转换寄存器（IMS）选择内部存储器的容量。

用 8 位存储操作指令设置 IMS。

复位信号将 IMS 设置为 CFH。

注意事项 复位信号的产生使 ROM 区的设置不确定。因此，复位解除后按表 25-1 所示为各产品设置相应的值。

图 25-1. 内部存储容量转换寄存器（IMS）的格式

地址： FFF0H 复位后 CFH R/W

符号	7	6	5	4	3	2	1	0
IMS	RAM2	RAM1	RAM0	0	ROM3	ROM2	ROM1	ROM0

RAM2	RAM1	RAM0	内部高速 RAM 容量选择
0	0	0	768 字节
0	1	0	512 字节
0	1	1	384 字节
1	1	0	(默认值)
其它			禁止设置

ROM3	ROM2	ROM1	ROM0	内部 ROM 容量选择
0	0	0	1	4 KB
0	0	1	0	8 KB
0	1	0	0	16 KB
1	1	1	1	(默认值)
其它				禁止设置

表 25-1. 内部存储容量转换寄存器的设定值

产品			IMS 设置
78K0/IY2	78K0/IA2	78K0/IB2	
μ PD78F0740, 78F0750	-	-	61H
μ PD78F0741, 78F0751	μ PD78F0743, 78F0753	μ PD78F0745, 78F0755	42H
μ PD78F0742, 78F0752	μ PD78F0744, 78F0754	μ PD78F0746, 78F0756	04H

25.2 用 Flash 存储器编程器写入

通过使用专用的存储器编程器，数据可被写入到在板或脱板的 flash 存储器。

(1) 在线编程

在将 78K0/Ix2 微控制器安装到目标系统后，flash 存储器的内容可被重写。连接专用 flash 存储器编程器的连接器必须安装在目标系统上。

(2) 离线编程

在将 78K0/Ix2 微控制器安装到目标系统上前，通过专用的编程适配器（FA 系列），数据可被写入 flash 存储器。


备注 FA 系列是 Naito Densei Machida Mfg. Co., Ltd. 的产品。

25.3 编程环境


将程序写入 78K0/1x2 微控制器的 flash 存储器所需要的环境如下所示。

图 25-2. 将程序写入 Flash 存储器的环境

(1) 使用 TOOLC0 和 TOOLD0 引脚



(2) 使用 TOOLC1 和 TOOLD1 引脚



注 仅限于 QB-MINI2

需要一台控制专用 flash 存储器编程器的主机。

若要连接专用 flash 存储器编程器和 78K0/1x2 微控制器，需通过专用单线 UART，TOOLD0 或 TOOLD1 引脚用于写入或擦除之类的处理。若要写入脱板 flash 存储器，需要专用编程适配器（FA 系列）。

表 25-2. 引脚连接

专用 Flash 存储器编程器			78K0/1x2 微控制器
信号名称	I/O	引脚功能	引脚名称
CLK	输出	时钟输出至 78K0/1x2 微控制器	TOOLC0/TOOLC1
SI	输入	接收信号	TOOLD0/TOOLD1
SO	输出	发送信号	
DATA ^注	I/O	调试期间用于输入/输出数据通信的信号	
/RESET	输出	复位信号	RESET
V _{DD}	I/O	V _{DD} 电压产生/电源监测	V _{DD}
GND	-	接地	V _{SS}

注 仅限于 QB-MINI2

25.4 板上引脚的连接

若要写入板上 flash 存储器，则连接专用 flash 存储器编程器的连接器必须在目标系统上提供。首先提供一种在板功能，即选择正常操作模式或 flash 存储器编程模式。

当 flash 存储器编程模式被设置时，所有那些不用于编程 flash 存储器的引脚状态与复位后的状态相同。因此，如果外部设备不能在复位后立即识别状态，这些引脚必须进行如下处理。

<R> 25.4.1 TOOL引脚

Flash 存储器编程模式中用于通讯的引脚如下所示：

表 25-3. flash 存储器编程模式中用于通讯的引脚


引脚名词	引脚连接
TOOLC0, TOOLC1	在 flash 存储器编程模式下，直接将该引脚连接到专用 flash 存储器编程器，或通过外部电阻将其连接到 Vss 而对其进行下拉(10 kΩ)
TOOLD0, TOOLD1	在 flash 存储器编程模式下，直接将该引脚连接到专用 flash 存储器编程器，或通过外部电阻将其连接到 VDD 而对其进行上拉(3 k ~ 10 kΩ)

要连接专用 flash 存储器到串行接口引脚，即连接到目标板上另一个设备，必须注意操作中信号没有冲突或设备没有损坏。

(1) 信号冲突

如果专用 flash 存储器连接到的 TOOL 引脚还连接着其他设备，会发生信号冲突。为避免这种冲突，将它分开连接到其他设备，或者将其他设备置于一个高阻状态。

图 25-3. 信号冲突




flash存储器编程模式下，其它设备的信号与专用flash编程器的信号相冲突，因此需要隔开其它设备的信号。

25.4.2 RESET引脚

如果专用 flash 存储器编程器的复位信号连接到 RESET 引脚，而 RESET 引脚被连接到板上复位信号发生器，则将发生信号冲突。若要阻止该冲突，则需隔离与复位信号发生器的连接。

如果复位信号从用户系统输入，而 flash 存储器编程模式被设置，则 flash 存储器将不能被正确编程。除了来自于专用 flash 存储器编程器的复位信号以外，不要输入其它信号。

图 25-4. 信号冲突(RESET 引脚)



25.4.3 端口引脚

当 flash 存储器编程模式被设置时，所有那些不用于 flash 存储器存储器编程的引脚状态与复位后的状态相同。如果连接到端口的的外部设备不能在复位后立即识别端口状态，则端口引脚必须经过电阻连接到 V_{DD} 或 V_{SS}。

25.4.4 REGC引脚

正常操作期间，用相同方法通过电容将 REGC 引脚连接到 GND（0.47 至 1 μ F：目标）。但是，当使用已进入的 STOP 模式时，由于内部高速振荡时钟和外部主系统时钟的操作，建议用 0.47 μ F 电容。要使用具有良好特性的电容，因为其将用于稳定内部电压。

25.4.5 其它信号引脚

按与正常操作模式相同的状态连接 X1 和 X2。

备注 在 flash 存储器编程模式下，使用内部高速振荡时钟（f_{IH}）。

25.4.6 电源供应

若要使用 flash 存储器编程器的供应电压输出，则需将 V_{DD} 引脚连接到 flash 存储器编程器的 V_{DD}，将 V_{SS} 引脚连接到 flash 存储器编程器的 GND。

若要使用板上供应电压，按照正常操作模式中的连接。

但是，当使用板上供应电压时，务必将 V_{DD} 和 V_{SS} 引脚连接到 flash 存储器编程器的 V_{DD} 和 GND，以使用 flash 存储器编程器的电源监控器功能。

提供与正常操作模式下相同的其它电源供应（AV_{REF} 和 AV_{SS}）。

25.4.7 连接晶体/陶瓷振荡器时在板烧写

要在板对 flash 存储器进行烧写，目标系统上必须提供连接口用于连接专用 flash 存储器编程器。首先在板上提供功能用于选择普通工作模式或 flash 存储器编程模式。

设置 flash 存储器编程模式时，所有不用于 flash 存储器不编程的引脚复位后还是保持原来的状态。因此，如果复位后外部设备没有马上识别出该状态，可以按照下面的说明来设置引脚。

在自编程模式中的引脚状态与 HALT 模式相同。

使用 X1 (TOOLC0) 和 X2 (TOOLD0) 引脚作为 flash 存储器编程的串行接口时，如果连接了外部设备会发生信号冲突。为了防止信号冲突，分开连接外部设备。

同样，当 X1 和 X2 引脚连接电容时，通讯时的波形会改变，因此通讯可能会由电容的容量而使得通讯失败。确保在 flash 存储器编程过程中分开连接电容。

在这种情况下，当选择晶体/陶瓷振荡器来产生系统时钟时，由于分离振荡器十分困难，因此所执行的结果会是设备上含有振荡器的在板flash编程，在执行下面的处理前，请一定估计下设备上含有振荡器flash存储器编程情况。

- 在设备和振荡器之间焊接最小可能的测试点，通过测试点连接编程器，保持电线越短越好。(请参考 图 25-5 和表 25-4).

图 25-5. 焊接测试点举例




表 25-4. 所使用的时钟和测试点焊接


使用时钟		测试点焊接
高速内部振荡时钟		不需要
外部时钟		
晶振/陶瓷振荡时钟	振荡器焊接前	需要
	振荡器焊接后	

25.5 编程方法

25.5.1 控制 flash 存储器

下图显示了操作 Flash 存储器的流程：

图 25-6. Flash 存储器操作步骤



25.5.2 Flash存储器编程模式


若要用专用 flash 存储器编程器重写 flash 存储器的内容，则需在 flash 存储器编程模式下设置 78K0/1x2 微控制器。一旦连接到专用 flash 存储器编程器或通讯开始，系统会切换到 flash 存储器编程模式。

当进行板上 flash 存储器写入时，用跳线改变模式。

25.5.3 通信命令

78K0/1x2 微控制器与专用 flash 存储器编程器通过命令进行通信。从 flash 存储器编程器发出的信号称为命令，从 78K0/1x2 微控制器发出的信号称为响应。

图 25-7. 通信命令



78K0/1x2 微控制器的 flash 存储器控制命令列于下表。所有的命令都从编程器发出，78K0/1x2 微控制器执行相应于各命令的处理。

表 25-5. Flash 存储器控制命令

类别	命令名称	功能
验证	验证	将 flash 存储器指定区域中的内容与由编程器发送的数据相比较。
擦除	片擦除	擦除整个 flash 存储区域。
	块擦除	擦除 flash 存储器指定区域。
空白检查	块空白检查	检查 flash 存储器中指定块是否被正确擦除。
写入	编程	向 flash 存储器指定区域中写入数据。
获取信息	硅签字	获取 78K0/lx2 信息（例如部件编号和 flash 存储器配置）。
	获取版本信息	获取 78K0/lx2 的版本和固件的版本。
	校验和	获取指定区域的校验和数据。
安全性	安全设置	设置安全信息。
其它	复位	用于检测通信的同步状态。
	波特率设置	当 UART 通信模式被选择时，设置波特率。

对于专用 flash 存储器被称为发出的命令，78K0/lx2 返回一个响应。从 78K0/lx2 微控制器发出的响应名称列表如下。

表 25-6. 响应名称

响应名称	功能
ACK	响应命令/数据
NAK	响应非法命令/数据

25.6 安全设置

78K0/1x2 微控制器支持保护功能，该保护功能禁止重写被写入内部 Flash 存储器中的用户程序，这样，程序就不会被未经授权的人改变。

用安全设置命令可执行以下操作。当编程模式被下一次设置时，安全设置有效。

- 禁止批量擦除（片擦除）

在板/脱板编程中，该设置禁止对 flash 存储器中的整块执行块擦除和批量擦除（片擦除）命令。一旦禁止批量擦除（片擦除）命令的执行，则所有的禁止设置（包括批量擦除（片擦除）的禁止设置）不能再被取消。

注意事项 对批量擦除的安全设置被设置后，不能对设备的执行删除。此外，即使执行一个写入命令，与已经写入 flash 存储器的数据不同的也数据不能被写入，这是因为禁止执行擦除命令。

- 禁止块擦除

在板/脱板编程中，禁止执行对 flash 存储器中指定块的块擦除命令。但是，可通过自编程方法对块进行擦除。

- 禁止写入

在板/脱板编程中，禁止执行对 flash 存储器中整块的写入和块擦除命令。但是，可通过自编程方法对块进行写入。

- 禁止重写引导区簇 0

该设置禁止执行对 flash 存储器中引导区簇 0（0000H 至 0FFFH）的块擦除命令和写入命令。该设置还禁止执行批量擦除（片擦除）命令。

当 flash 存储器出厂时，默认设置为允许批量擦除（片擦除），块擦除，写入命令和重写引导区簇 0。由在板/脱板编程和自编程进行安全设置。每种安全设置都可联合使用。

执行批量擦除（片擦除）命令可清除所有的安全设置。

表 25-5 显示了当使能 78K0/1x2 微控制器安全功能时，擦除和写入命令的关系。

表 25-7. 使能安全功能和命令的关系

(1) 在板/脱板编程期间

有效安全设置	执行的命令		
	批量擦除 (片擦除)	块擦除	写入
禁止批量擦除 (片擦除)	不能被批量擦除	不能擦除块	能执行 ^注
禁止块擦除	能被批量擦除		能执行
禁止写入			不能执行
禁止重写引导区簇 0	不能被批量擦除	不能擦除引导区簇 0。	不能写入引导区簇 0。

注 确认没有数据被写入到写入区。因为禁止批量擦除 (片擦除) 后, 数据不能被擦除, 所以如果数据不能被擦除则不能写入数据。

(2) 自编程期间

有效安全设置	执行的命令	
	块擦除	写入
禁止批量擦除 (片擦除)	能擦除块	能执行
禁止块擦除		
禁止写入		
禁止重写引导区簇 0	不能擦除引导区簇 0。	不能写入引导区簇 0。

表 25-6 显示各编程模式下如何执行安全设置。

表 25-8. 各编程模式下的安全设置

(1) 在板/脱板编程

安全性	安全设置	如何禁止安全设置
禁止批量擦除 (片擦除)	由专用 flash 存储器编程器的 GUI 等等设置。	设置后不能被禁止。
禁止块擦除		执行批量擦除 (片擦除) 命令。
禁止写入		
禁止重写引导区簇 0		设置后不能被禁止。

(2) 自编程

安全性	安全设置	如何禁止安全设置
禁止批量擦除 (片擦除)	用信息库设置	设置后不能被禁止。
禁止块擦除		在板/脱板编程期间执行批量擦除 (片擦除) 命令 (自编程期间不能被禁止)。
禁止写入		
禁止重写引导区簇 0		

25.7 使用PG-FP5 时各命令的处理时间（参考）

使用 PG-FP5 作为专用 flash 存储器编程器时各命令的处理如下表所示（参考）。

表 25-9. 使用 PG-FP5 时各命令的处理时间（参考）(1/2)

(1) 内部 ROM 为 4 KB: μ PD78F0740, 78F0750

PG-FP5 命令	端口: UART-Internal-OSC (内置高速振荡时钟 (f_{IH} : 8 MHz (typ.)), 速度: 500,000 bps)
Signature	0.5 s (typ.)
Blankcheck	0.5 s (typ.)
Erase	0.5 s (typ.)
Program	1 s (typ.)
Verify	1 s (typ.)
E.P.V	1 s (typ.)
Checksum	0.5 s (typ.)
Security	0.5 s (typ.)

(2) 内部 ROM 为 8 KB: μ PD78F0741, 78F0743, 78F0745, 78F0751, 78F0753, 78F0755

PG-FP5 命令	端口: UART-Internal-OSC (内置高速振荡时钟 (f_{IH} : 8 MHz (typ.)), 速度: 500,000 bps)
Signature	0.5 s (typ.)
Blankcheck	0.5 s (typ.)
Erase	1 s (typ.)
Program	1.5 s (typ.)
Verify	1 s (typ.)
E.P.V	1.5 s (typ.)
Checksum	0.5 s (typ.)
Security	0.5 s (typ.)

注意事项 执行引导交换时，不要使用专用 flash 存储器编程器的 E.P.V.命令。

表 25-9. 使用 PG-FP5 时各命令的处理时间（参考）(2/2)

(3) 内部 ROM 为 16 KB: μ PD78F0742, 78F0744, 78F0746, 78F0752, 78F0754, 78F0756

PG-FP5 命令	端口: UART-Internal-OSC (内置高速振荡时钟(f_{IH} : 8 MHz (typ.)), 速度: 500,000 bps)
Signature	0.5 s (typ.)
Blankcheck	0.5 s (typ.)
Erase	1 s (typ.)
Program	2.5 s (typ.)
Verify	1.5 s (typ.)
E.P.V	2.5 s (typ.)
Checksum	1 s (typ.)
Security	0.5 s (typ.)

注意事项 执行引导交换时，不要使用专用 flash 存储器编程器的 E.P.V.命令。

25.8 用自编程进行Flash存储器编程

78K0/lx2 微控制器支持自编程功能，该功能可通过用户程序重写 flash 存储器。因为该功能允许用户程序用 78K0/lx2 微控制器自编程库重写 flash 存储器，所以该功能可在该区域更新程序。

如果自编程期间发生中断，则自编程暂时停止，而执行服务中断。如果在 EI 状态产生不可屏蔽中断请求，则该请求直接从自编程库转移到中断例程。之后自编程模式被恢复后，自编程会继续执行。但是，中断响应时间与正常操作模式下的时间不同。

注意事项 1. 若要在自编程期间禁止中断，与正常操作模式下方法相同，在 IE 标志被 DI 指令清除为 (0) 的状态下，执行自编程库。若要允许中断，将中断屏蔽标志清零 (0)，以接收 IE 标志被 EI 指令设置为 (1) 的状态，然后执行自编程库。

2. 执行自编程或 EEPROM 模拟时，确保稳压器输出电压模式固定。

3. 在普通电源模式中，通过自编程库可以对编程区进行重写。

4. 在低功耗模式中，当在 flash 存储器中重写时，注意观察下面几点：

- 在低功耗模式下，可以对数据区域进行重写，但是程序区域不可以。

 数据区域: Flash 存储区域保存数据

 程序区域: Flash 存储区保存程序

- 在低功耗模式下擦除或写入 Flash 存储器的内容不能在通常模式下访问。要在通常模式下使用这些数据，切换到低功耗模式，并转换 flash 存储器内容到 RAM。

- 使用自编程库不能重写块，在重写数据前确保擦除块。

- 从通常模式切换到低功耗模式后，在执行自编程钱需要等待 2 ms。

<R>

备注 有关自编程功能和自编程库的详细内容，请参考“78K0 微控制器自编程库 Type 01 用户手册 (U18274E)”和“78K0 微控制器自编程库 01 Ver. 3.10 操作注意事项 (通知文档) (ZUD-CD-09-0122)”。

<R>

有关 EEPROM 模拟库的详细内容，请参考“78K0 微控制器 EEPROM 模拟库 Type 01 (U18275E)用户手册”和“78K0 微控制器 EEPROM 模拟库 Type 01 Ver.2.10 操作注意事项 (通知文档) (ZUD-CD-09-0165 (准备中))”。

备注 78K0/lx2 微控制器自编程库正在开发中。

25.8.1 自编程模式控制寄存器

通过自编程模式控制寄存器(FPCTL)来控制自编程模式。

FPCTL 可以由 1 位或 8 位存储指令操作。c

复位信号产生 FPCTL 设置为 00H.

图 25-8. 自编程模式控制寄存器(FPCTL) 的格式

地址: FF2BH	复位后: 00H	R/W						
符号	7	6	5	4	3	2	1	0
FPCTL	0	0	0	0	0	0	0	FLMDPUP 注


FLMDPUP 注	自编程模式控制
0	正常工作模式
1	自编程模式

注 在执行一般编程时，FLMDPUP 为必须置 0 (正常工作模式)，执行自编程时置为 1 (自编程模式)。在正常工作模式下，flash 存储器重写电路不工作，因此用于重写的固件和软件在工作，但实际并没有重写。

<R> 25.8.2 自编程流程 (重写Flash存储器)

使用自编程库来重写 flash 存储器的流程图如下所示：

图 25-9. 自编程流程 (重写 Flash 存储器)



Remark 有关自编程功能和自编程库的详细内容，请参考“78K0 微控制器自编程库 Type 01 用户手册 (U18274E)”和“78K0 微控制器自编程库 01 Ver. 3.10 操作注意事项 (通知文档) (ZUD-CD-09-0122)”。

25.8.3 引导区交换功能

如果由于临时电源失败或其它原因使重写引导区失败，则会因为引导区数据破坏而禁止用复位或重写进行重新启动程序。

引导区交换功能用于避免这种问题。


擦除引导簇 0^{*}即引导程序区之前，通过自编程预先将一个新的引导程序写入引导簇 1 中。当程序被正确写入引导簇 1 时，用 78K0/1x2 微控制器固件的设置功能交换引导簇 1 和引导簇 0，所以引导簇 1 用作引导区。此后，擦除或写入最初的引导程序区即引导簇 0。

结果，即使在写入引导编程区期间发生电源失败，也会正确执行程序，因为当程序被复位并下一次开始时，由被交换的引导簇 1 引导。

注 一个引导簇为 4 KB 区域，引导簇 0 和 1 用引导交换功能进行交换。

注意事项 ROM 容量为 4KB 的产品不能进行引导区交换功能。

图 25-10. 引导交换功能




上图举例中，注释如下。

引导区簇 0: 引导区交换前的引导程序区

引导区簇 1: 引导区交换后的引导程序区

图 25-11. 执行引导交换的举例



25.9 创建代码用于订购已编成产品

在向 NEC 电子订购已编程产品前，必须创建所订购产品的 ROM 代码。

要创建 ROM 代码，在完成的程序(hex 文件)和可选数据(如为 flash 存储器编程设置安全设置)使用 Hex 固化单元 (以下简称 HCU)。

HCU 是一个软件用来创建 ROM 代码。

HCU 可以从 NEC 电子网站上下载。

(1) 网址

<http://www.necel.com/micro/en/ods> → 点击 Version-up Service.

(2) 下载 HCU

要下载 HCU, 点击已编程 flash 产品的软件，再点击 HCU_GUI.

备注 有关详细内容和如果安装和使用 HCU，请查看上述网站上 HCU 相关资料（用户手册）。

第二十六章 片上调试功能

26.1 将 QB-MINI2 连接至 78K0/lx2 微控制器


78K0/lx2 微控制器用 V_{DD} , $\overline{\text{RESET}}$, TOOLC0/X1 (或 TOOLC1/P31), TOOLD0/X2 (或 TOOLD1/P32) 以及 V_{SS} 引脚通过片上调试仿真器 (QB-MINI2) 与主机通信。可选择使用 TOOLC0/X1 和 TOOLC1/P31 或 TOOLD0/X2 和 TOOLD1/P32。

注意事项 1.78K0/lx2 微控制器具有片上调试功能，用于开发和评估。请不要在量产时使用该产品的片上调试功能，因为使用该功能时，可能会超出 flash 内存能保证的可重写次数，因此产品当可靠性得不到保证。NEC 电子对使用片上调试功能时产生的问题概不负责。

2. 片上调试时切换到 STOP 模式，内部高速振荡器持续性振荡，但是对片上调试没有影响。

图 26-1. QB-MINI2 和 78K0/Ix2 微控制器连接举例 (2/2)

(2) 使用 TOOLC1 和 TOOLD1 引脚时 (同时执行调试和编程)



- 注
1. 如果这里有电容类元件，可能会使片上调试无法正常工作。
 2. 片上调试期间，78K0-OCD 板上提供的时钟信号，QB-MINI2 中生成 4, 8 或 16 MHz 时钟信号，或设备的内部高速系统时钟生成的时钟信号可以用于目标设备的时钟信号。
Flash 编程期间只能使用设备内部高速振荡器。
 3. 片上调试期间，由用户程序设置的规格可以忽略，因为这些引脚用于片上调试。然而如果这些引脚指定为输入引脚，必须设置这些引脚 (当没有连接 QB-MINI2 时，这些引脚是悬空状态。)
 4. 当目标设备工作时 (没有连接 QB-MINI2)，可以处理未使用的引脚 (引脚悬空)。(该处理不需要使用晶振电路。)
 5. 该连接设计是假设复位信号从 N 沟道开漏缓冲输出。(输出电阻: 100 Ω 或更小)。

26.2 片上调试安全 ID

78K0/Ix2 微控制器在 flash 存储器 0084H (参见第二十四章 选项字节) 处有片上调试操作控制位，在 0085H 至 008EH 位有片上调试安全 ID 设置区，以防止第三方读取存储器内容。

当使用引导区交换功能时，预先设置一个与 1084H 和 1085H 相同的值到 108EH，因为 0084H，0085H 至 008EH 与 1083H，1085H 至 108EH 交换。

关于片上调试安全 ID，参见带编程功能的 QB-MINI2 片上调试仿真器用户手册 (U18371E)。

表 26-1. 片上调试安全 ID

地址	片上调试安全 ID
0085H 至 008EH	10 字节的任意 ID 码
1085H 至 108EH	


26.3 用户资源保护

QB-MINI2 占用用户存储器空间(映射位置如图 26-2) 来完成与目标设备的通信或其它调试功能。带有点(●) 的区域总是用于调试, 其它区域用于其他调试功能。

这些区域可以通过使用用户程序或链接选项来进行安全保护。

关于这些区域的保护, 参见 **带编程功能的 QB-MINI2 片上调试仿真器用户手册 (U18371E)**。

图 26-2. 使用 QB-MINI2 保留区



第二十七章 指令集

本章以表格的形式列出 78K0/1x2 微控制器的各指令集。关于各操作及操作码参见单独的文档 **78K/0 系列指令用户手册 (U12326E)**。

27.1 操作列表中的使用惯例

27.1.1 操作数标识符和指定方法

根据指令操作数标识符（详情参见汇编器说明）的描述方法，操作数在各指令的“操作数”列描述。有两种或更多中描述方法时，选择其中一种。大写字母和符号 **#**，**!**，**\$** 以及 **[]** 是关键字，必须按原样写。各符号的意义如下。

- **#**: 立即数指定
- **!**: 绝对地址指定
- **\$**: 相对地址指定
- **[]**: 间接地址指定

以立即数为例，描述一个适当的数字值或标号。当使用标号时，确保描述 **#**，**!**，**\$**，和 **[]** 符号。

关于操作数寄存器标识符 **r** 和 **rp**，功能名称 (**X**，**A**，**C** 等) 或绝对名称 (下表中括号中的名称，**R0**，**R1**，**R2** 等) 都可用于描述。

表 27-1. 操作数标识符和指定方法

标识符	描述方法
r	X (R0)， A (R1)， C (R2)， B (R3)， E (R4)， D (R5)， L (R6)， H (R7)
rp	AX (RP0)， BC (RP1)， DE (RP2)， HL (RP3)
sfr	特殊功能寄存器符号 [‡]
sfrp	特殊功能寄存器符号 (仅限于 16 位操作寄存器偶地址) [‡]
saddr	FE20H 至 FF1FH 立即数或标号
saddrp	FE20H 至 FF1FH 立即数或标号 (仅限于偶地址)
addr16	0000H 至 FFFFH 立即数或标号 (仅限于 16 位数据传送指令的偶地址)
addr11	0800H 至 0FFFH 立即数或标号
addr5	0040H 至 007FH 立即数或标号 (仅限于偶地址)
word	16 位立即数或标号
byte	8 位立即数或标号
bit	3 位立即数或标号
RBn	RB0 至 RB3

注 从 FFD0H 至 FFD7FH 的地址不能使用这些操作数访问。

备注 关于特殊功能寄存器符号，参见表 3-6 特殊功能寄存器列表。

27.1.2 操作列的说明

A:	A 寄存器; 8 位累加器
X:	X 寄存器
B:	B 寄存器
C:	C 寄存器
D:	D 寄存器
E:	E 寄存器
H:	H 寄存器
L:	L 寄存器
AX:	AX 寄存器对; 16 位累加器
BC:	BC 寄存器对
DE:	DE 寄存器对
HL:	HL 寄存器对
PC:	程序计数器
SP:	堆栈指针
PSW:	程序状态字
CY:	进位标志
AC:	辅助进位标志
Z:	零标志
RBS:	寄存器组选择标志
IE:	中断请求使能标志
():	用地址表示存储器内容或括号中表示寄存器内容
XH, XL:	16 位寄存器的高 8 位和低 8 位
^:	逻辑乘 (AND)
∨:	逻辑加 (OR)
⊕:	异或 (异或)
—:	反向数据
addr16:	16 位立即数或标号
jdisp8:	带符号的 8 位数据 (偏移值)

27.1.3 标志操作列的说明

(空白):	不受影响
0:	清 0
1:	置 1
×:	根据结果设置/清除
R:	恢复先前保存的值。

27.2 操作列表

指令组	助记符	操作数	字节	时钟		操作	标志	
				注 1	注 2		Z AC CY	
8 位数据传送	MOV	r, #byte	2	4	-	r ← 字节		
		saddr, #byte	3	6	7	(saddr) ← 字节		
		sfr, #byte	3	-	7	sfr ← 字节		
		A, r ^{注 3}	1	2	-	A ← r		
		r, A ^{注 3}	1	2	-	r ← A		
		A, saddr	2	4	5	A ← (saddr)		
		saddr, A	2	4	5	(saddr) ← A		
		A, sfr	2	-	5	A ← sfr		
		sfr, A	2	-	5	sfr ← A		
		A, laddr16	3	8	9	A ← (addr16)		
		laddr16, A	3	8	9	(addr16) ← A		
		PSW, #byte	3	-	7	PSW ← 字节	x x x	
		A, PSW	2	-	5	A ← PSW		
		PSW, A	2	-	5	PSW ← A	x x x	
		A, [DE]	1	4	5	A ← (DE)		
		[DE], A	1	4	5	(DE) ← A		
		A, [HL]	1	4	5	A ← (HL)		
		[HL], A	1	4	5	(HL) ← A		
		A, [HL + byte]	2	8	9	A ← (HL + 字节)		
		[HL + byte], A	2	8	9	(HL + 字节) ← A		
	A, [HL + B]	1	6	7	A ← (HL + B)			
	[HL + B], A	1	6	7	(HL + B) ← A			
	A, [HL + C]	1	6	7	A ← (HL + C)			
	[HL + C], A	1	6	7	(HL + C) ← A			
	XCH	^{注 3}	A, r	1	2	-	A ↔ r	
			A, saddr	2	4	6	A ↔ (saddr)	
			A, sfr	2	-	6	A ↔ (sfr)	
			A, laddr16	3	8	10	A ↔ (addr16)	
			A, [DE]	1	4	6	A ↔ (DE)	
			A, [HL]	1	4	6	A ↔ (HL)	
A, [HL + byte]			2	8	10	A ↔ (HL + 字节)		
A, [HL + B]			2	8	10	A ↔ (HL + B)		
A, [HL + C]	2	8	10	A ↔ (HL + C)				

- 注
1. 当访问内部高速 RAM 区时，或者对于不进行数据访问的指令。
 2. 访问内部高速 RAM 区之外的区域时
 3. 除“r = A”

- 备注
1. 一个指令时钟周期是一个 CPU 时钟 (fCPU) 周期，而 CPU 时钟由处理器时钟控制寄存器 (PCC) 选择。
 2. 该时钟周期应用于内部 ROM 程序。

指令组	助记符	操作数	字节	时钟		操作	标志		
				注 1	注 2		Z	AC	CY
16 位数据 传送	MOVW	rp, #word	3	6	–	rp ← 字			
		saddrp, #word	4	8	10	(saddrp) ← 字			
		sfrp, #word	4	–	10	sfrp ← 字			
		AX, saddrp	2	6	8	AX ← (saddrp)			
		saddrp, AX	2	6	8	(saddrp) ← AX			
		AX, sfrp	2	–	8	AX ← sfrp			
		sfrp, AX	2	–	8	sfrp ← AX			
		AX, rp ^{注 3}	1	4	–	AX ← rp			
		rp, AX ^{注 3}	1	4	–	rp ← AX			
		AX, !addr16	3	10	12	AX ← (addr16)			
	!addr16, AX	3	10	12	(addr16) ← AX				
	XCHW	AX, rp ^{注 3}	1	4	–	AX ↔ rp			
8 位操作	ADD	A, #byte	2	4	–	A, CY ← A + 字节	x	x	x
		saddr, #byte	3	6	8	(saddr), CY ← (saddr) + 字节	x	x	x
		A, r ^{注 4}	2	4	–	A, CY ← A + r	x	x	x
		r, A	2	4	–	r, CY ← r + A	x	x	x
		A, saddr	2	4	5	A, CY ← A + (saddr)	x	x	x
		A, !addr16	3	8	9	A, CY ← A + (addr16)	x	x	x
		A, [HL]	1	4	5	A, CY ← A + (HL)	x	x	x
		A, [HL + byte]	2	8	9	A, CY ← A + (HL + 字节)	x	x	x
		A, [HL + B]	2	8	9	A, CY ← A + (HL + B)	x	x	x
	A, [HL + C]	2	8	9	A, CY ← A + (HL + C)	x	x	x	
	ADDC	A, #byte	2	4	–	A, CY ← A + 字节 + CY	x	x	x
		saddr, #byte	3	6	8	(saddr), CY ← (saddr) + 字节 + CY	x	x	x
		A, r ^{注 4}	2	4	–	A, CY ← A + r + CY	x	x	x
		r, A	2	4	–	r, CY ← r + A + CY	x	x	x
		A, saddr	2	4	5	A, CY ← A + (saddr) + CY	x	x	x
		A, !addr16	3	8	9	A, CY ← A + (addr16) + C	x	x	x
		A, [HL]	1	4	5	A, CY ← A + (HL) + CY	x	x	x
		A, [HL + byte]	2	8	9	A, CY ← A + (HL + 字节) + CY	x	x	x
		A, [HL + B]	2	8	9	A, CY ← A + (HL + B) + CY	x	x	x
A, [HL + C]		2	8	9	A, CY ← A + (HL + C) + CY	x	x	x	

- 注
1. 当访问内部 高速 RAM 区时，或者对于不进行数据访问的指令。
 2. 访问内部高速 RAM 区之外的区域时
 3. 仅当 rp = BC, DE 或 HL
 4. 除“r = A”

- 备注
1. 一个指令时钟周期是一个 CPU 时钟 (f_{CPU}) 周期，而 CPU 时钟由处理器时钟控制寄存器 (PCC) 选择。
 2. 该时钟周期应用于内部 ROM 程序。

指令组	助记符	操作数	字节	时钟		操作	标志		
				注 1	注 2		Z	AC	CY
8 位操作	SUB	A, #byte	2	4	-	A, CY ← A - 字节	x	x	x
		saddr, #byte	3	6	8	(saddr), CY ← (saddr) - 字节	x	x	x
		A, r ^{注 3}	2	4	-	A, CY ← A - r	x	x	x
		r, A	2	4	-	r, CY ← r - A	x	x	x
		A, saddr	2	4	5	A, CY ← A - (saddr)	x	x	x
		A, !addr16	3	8	9	A, CY ← A - (addr16)	x	x	x
		A, [HL]	1	4	5	A, CY ← A - (HL)	x	x	x
		A, [HL + byte]	2	8	9	A, CY ← A - (HL + 字节)	x	x	x
		A, [HL + B]	2	8	9	A, CY ← A - (HL + B)	x	x	x
	A, [HL + C]	2	8	9	A, CY ← A - (HL + C)	x	x	x	
	SUBC	A, #byte	2	4	-	A, CY ← A - 字节 - CY	x	x	x
		saddr, #byte	3	6	8	(saddr), CY ← (saddr) - 字节 - CY	x	x	x
		A, r ^{注 3}	2	4	-	A, CY ← A - r - CY	x	x	x
		r, A	2	4	-	r, CY ← r - A - CY	x	x	x
		A, saddr	2	4	5	A, CY ← A - (saddr) - CY	x	x	x
		A, !addr16	3	8	9	A, CY ← A - (addr16) - CY	x	x	x
		A, [HL]	1	4	5	A, CY ← A - (HL) - CY	x	x	x
		A, [HL + byte]	2	8	9	A, CY ← A - (HL + 字节) - CY	x	x	x
		A, [HL + B]	2	8	9	A, CY ← A - (HL + B) - CY	x	x	x
	A, [HL + C]	2	8	9	A, CY ← A - (HL + C) - CY	x	x	x	
	AND	A, #byte	2	4	-	A ← A ∧ 字节	x		
		saddr, #byte	3	6	8	(saddr) ← (saddr) ∧ 字节	x		
		A, r ^{注 3}	2	4	-	A ← A ∧ r	x		
		r, A	2	4	-	r ← r ∧ A	x		
		A, saddr	2	4	5	A ← A ∧ (saddr)	x		
		A, !addr16	3	8	9	A ← A ∧ (addr16)	x		
		A, [HL]	1	4	5	A ← A ∧ (HL)	x		
		A, [HL + byte]	2	8	9	A ← A ∧ (HL + 字节)	x		
		A, [HL + B]	2	8	9	A ← A ∧ (HL + B)	x		
	A, [HL + C]	2	8	9	A ← A ∧ (HL + C)	x			

- 注
1. 当访问内部高速 RAM 区时，或者对于不进行数据访问的指令。
 2. 访问内部高速 RAM 区之外的区域时
 3. 除“r = A”

- 备注
1. 一个指令时钟周期是一个 CPU 时钟 (f_{cpu}) 周期，而 CPU 时钟由处理器时钟控制寄存器 (PCC) 选择。
 2. 该时钟周期应用于内部 ROM 程序。

指令组	助记符	操作数	字节	时钟		操作	标志		
				注 1	注 2		Z	AC	CY
8 位操作	OR	A, #byte	2	4	-	$A \leftarrow A \vee \text{字节}$	x		
		saddr, #byte	3	6	8	$(\text{saddr}) \leftarrow (\text{saddr}) \vee \text{字节}$	x		
		A, r ^{注 3}	2	4	-	$A \leftarrow A \vee r$	x		
		r, A	2	4	-	$r \leftarrow r \vee A$	x		
		A, saddr	2	4	5	$A \leftarrow A \vee (\text{saddr})$	x		
		A, !addr16	3	8	9	$A \leftarrow A \vee (\text{addr16})$	x		
		A, [HL]	1	4	5	$A \leftarrow A \vee (\text{HL})$	x		
		A, [HL + byte]	2	8	9	$A \leftarrow A \vee (\text{HL} + \text{字节})$	x		
		A, [HL + B]	2	8	9	$A \leftarrow A \vee (\text{HL} + B)$	x		
	A, [HL + C]	2	8	9	$A \leftarrow A \vee (\text{HL} + C)$	x			
	XOR	A, #byte	2	4	-	$A \leftarrow A \oplus \text{字节}$	x		
		saddr, #byte	3	6	8	$(\text{saddr}) \leftarrow (\text{saddr}) \oplus \text{字节}$	x		
		A, r ^{注 3}	2	4	-	$A \leftarrow A \oplus r$	x		
		r, A	2	4	-	$r \leftarrow r \oplus A$	x		
		A, saddr	2	4	5	$A \leftarrow A \oplus (\text{saddr})$	x		
		A, !addr16	3	8	9	$A \leftarrow A \oplus (\text{addr16})$	x		
		A, [HL]	1	4	5	$A \leftarrow A \oplus (\text{HL})$	x		
		A, [HL + byte]	2	8	9	$A \leftarrow A \oplus (\text{HL} + \text{字节})$	x		
		A, [HL + B]	2	8	9	$A \leftarrow A \oplus (\text{HL} + B)$	x		
	A, [HL + C]	2	8	9	$A \leftarrow A \oplus (\text{HL} + C)$	x			
	CMP	A, #byte	2	4	-	$A - \text{字节}$	x	x	x
		saddr, #byte	3	6	8	$(\text{saddr}) - \text{字节}$	x	x	x
		A, r ^{注 3}	2	4	-	$A - r$	x	x	x
		r, A	2	4	-	$r - A$	x	x	x
		A, saddr	2	4	5	$A - (\text{saddr})$	x	x	x
		A, !addr16	3	8	9	$A - (\text{addr16})$	x	x	x
		A, [HL]	1	4	5	$A - (\text{HL})$	x	x	x
		A, [HL + byte]	2	8	9	$A - (\text{HL} + \text{字节})$	x	x	x
		A, [HL + B]	2	8	9	$A - (\text{HL} + B)$	x	x	x
	A, [HL + C]	2	8	9	$A - (\text{HL} + C)$	x	x	x	

- 注
1. 当访问内部高速 RAM 区时，或者对于不进行数据访问的指令。
 2. 访问内部高速 RAM 区之外的区域时
 3. 除“r = A”

- 备注
1. 一个指令时钟周期是一个 CPU 时钟 (f_{cpu}) 周期，而 CPU 时钟由处理器时钟控制寄存器 (PCC) 选择。
 2. 该时钟周期应用于内部 ROM 程序。

指令组	助记符	操作数	字节	时钟		操作	标志
				注 1	注 2		Z AC CY
16 位操作	ADDW	AX, #word	3	6	-	AX, CY ← AX + 字	x x x
	SUBW	AX, #word	3	6	-	AX, CY ← AX - 字	x x x
	CMPW	AX, #word	3	6	-	AX - 字	x x x
乘/除	MULU	X	2	16	-	AX ← A × X	
	DIVUW	C	2	25	-	AX (商), C (余数) ← AX ÷ C	
递增/递减	INC	r	1	2	-	r ← r + 1	x x
		saddr	2	4	6	(saddr) ← (saddr) + 1	x x
	DEC	r	1	2	-	r ← r - 1	x x
		saddr	2	4	6	(saddr) ← (saddr) - 1	x x
	INCW	rp	1	4	-	rp ← rp + 1	
	DECW	rp	1	4	-	rp ← rp - 1	
循环	ROR	A, 1	1	2	-	(CY, A ₇ ← A ₀ , A _{m-1} ← A _m) × 1 次	x
	ROL	A, 1	1	2	-	(CY, A ₀ ← A ₇ , A _{m+1} ← A _m) × 1 次	x
	RORC	A, 1	1	2	-	(CY ← A ₀ , A ₇ ← CY, A _{m-1} ← A _m) × 1 次	x
	ROLC	A, 1	1	2	-	(CY ← A ₇ , A ₀ ← CY, A _{m+1} ← A _m) × 1 次	x
	ROR4	[HL]	2	10	12	A ₃₋₀ ← (HL) ₃₋₀ , (HL) ₇₋₄ ← A ₃₋₀ , (HL) ₃₋₀ ← (HL) ₇₋₄	
	ROL4	[HL]	2	10	12	A ₃₋₀ ← (HL) ₇₋₄ , (HL) ₃₋₀ ← A ₃₋₀ , (HL) ₇₋₄ ← (HL) ₃₋₀	
BCD 调整	ADJBA		2	4	-	相加后进行十进制调整累加器	x x x
	ADJBS		2	4	-	相减后进行十进制调整累加器	x x x
位操作	MOV1	CY, saddr.bit	3	6	7	CY ← (saddr.bit)	x
		CY, sfr.bit	3	-	7	CY ← sfr.bit	x
		CY, A.bit	2	4	-	CY ← A.bit	x
		CY, PSW.bit	3	-	7	CY ← PSW.bit	x
		CY, [HL].bit	2	6	7	CY ← (HL).bit	x
		saddr.bit, CY	3	6	8	(saddr.bit) ← CY	
		sfr.bit, CY	3	-	8	sfr.bit ← CY	
		A.bit, CY	2	4	-	A.bit ← CY	
		PSW.bit, CY	3	-	8	PSW.bit ← CY	x x
[HL].bit, CY	2	6	8	(HL).bit ← CY			

- 注
1. 当访问内部高速 RAM 区时, 或者对于不进行数据访问的指令。
 2. 访问内部高速 RAM 区之外的区域时

- 备注
1. 一个指令时钟周期是一个 CPU 时钟 (f_{cpu}) 周期, 而 CPU 时钟由处理器时钟控制寄存器 (PCC) 选择。
 2. 该时钟周期应用于内部 ROM 程序。

指令组	助记符	操作数	字节	时钟		操作	标志		
				注 1	注 2		Z	AC	CY
位操作	AND1	CY, saddr.bit	3	6	7	$CY \leftarrow CY \wedge (\text{saddr.bit})$			x
		CY, sfr.bit	3	-	7	$CY \leftarrow CY \wedge \text{sfr.bit}$			x
		CY, A.bit	2	4	-	$CY \leftarrow CY \wedge A.\text{bit}$			x
		CY, PSW.bit	3	-	7	$CY \leftarrow CY \wedge \text{PSW.bit}$			x
		CY, [HL].bit	2	6	7	$CY \leftarrow CY \wedge (\text{HL}).\text{bit}$			x
	OR1	CY, saddr.bit	3	6	7	$CY \leftarrow CY \vee (\text{saddr.bit})$			x
		CY, sfr.bit	3	-	7	$CY \leftarrow CY \vee \text{sfr.bit}$			x
		CY, A.bit	2	4	-	$CY \leftarrow CY \vee A.\text{bit}$			x
		CY, PSW.bit	3	-	7	$CY \leftarrow CY \vee \text{PSW.bit}$			x
		CY, [HL].bit	2	6	7	$CY \leftarrow CY \vee (\text{HL}).\text{bit}$			x
	XOR1	CY, saddr.bit	3	6	7	$CY \leftarrow CY \oplus (\text{saddr.bit})$			x
		CY, sfr.bit	3	-	7	$CY \leftarrow CY \oplus \text{sfr.bit}$			x
		CY, A.bit	2	4	-	$CY \leftarrow CY \oplus A.\text{bit}$			x
		CY, PSW.bit	3	-	7	$CY \leftarrow CY \oplus \text{PSW.bit}$			x
		CY, [HL].bit	2	6	7	$CY \leftarrow CY \oplus (\text{HL}).\text{bit}$			x
	SET1	saddr.bit	2	4	6	$(\text{saddr.bit}) \leftarrow 1$			
		sfr.bit	3	-	8	$\text{sfr.bit} \leftarrow 1$			
		A.bit	2	4	-	$A.\text{bit} \leftarrow 1$			
		PSW.bit	2	-	6	$\text{PSW.bit} \leftarrow 1$			x x x
		[HL].bit	2	6	8	$(\text{HL}).\text{bit} \leftarrow 1$			
	CLR1	saddr.bit	2	4	6	$(\text{saddr.bit}) \leftarrow 0$			
		sfr.bit	3	-	8	$\text{sfr.bit} \leftarrow 0$			
		A.bit	2	4	-	$A.\text{bit} \leftarrow 0$			
		PSW.bit	2	-	6	$\text{PSW.bit} \leftarrow 0$			x x x
		[HL].bit	2	6	8	$(\text{HL}).\text{bit} \leftarrow 0$			
	SET1	CY	1	2	-	$CY \leftarrow 1$			1
	CLR1	CY	1	2	-	$CY \leftarrow 0$			0
NOT1	CY	1	2	-	$CY \leftarrow \overline{CY}$			x	

- 注
1. 当访问内部 高速 RAM 区时，或者对于不进行数据访问的指令。
 2. 访问内部高速 RAM 区之外的区域时

- 备注
1. 一个指令时钟周期是一个 CPU 时钟 (f_{cpu}) 周期，而 CPU 时钟由处理器时钟控制寄存器 (PCC) 选择。
 2. 该时钟周期应用于内部 ROM 程序。

指令组	助记符	操作数	字节	时钟		操作	标志
				注 1	注 2		Z AC CY
调用/返回	CALL	!addr16	3	7	-	$(SP-1) \leftarrow (PC+3)_H$, $(SP-2) \leftarrow (PC+3)_L$, $PC \leftarrow \text{addr16}$, $SP \leftarrow SP-2$	
	CALLF	!addr11	2	5	-	$(SP-1) \leftarrow (PC+2)_H$, $(SP-2) \leftarrow (PC+2)_L$, $PC_{15-11} \leftarrow 00001$, $PC_{10-0} \leftarrow \text{addr11}$, $SP \leftarrow SP-2$	
	CALLT	[addr5]	1	6	-	$(SP-1) \leftarrow (PC+1)_H$, $(SP-2) \leftarrow (PC+1)_L$, $PC_H \leftarrow (\text{addr5}+1)$, $PC_L \leftarrow (\text{addr5})$, $SP \leftarrow SP-2$	
	BRK		1	6	-	$(SP-1) \leftarrow PSW$, $(SP-2) \leftarrow (PC+1)_H$, $(SP-3) \leftarrow (PC+1)_L$, $PC_H \leftarrow (003FH)$, $PC_L \leftarrow (003EH)$, $SP \leftarrow SP-3$, $IE \leftarrow 0$	
	RET		1	6	-	$PC_H \leftarrow (SP+1)$, $PC_L \leftarrow (SP)$, $SP \leftarrow SP+2$	
	RETI		1	6	-	$PC_H \leftarrow (SP+1)$, $PC_L \leftarrow (SP)$, $PSW \leftarrow (SP+2)$, $SP \leftarrow SP+3$	R R R
	RETB		1	6	-	$PC_H \leftarrow (SP+1)$, $PC_L \leftarrow (SP)$, $PSW \leftarrow (SP+2)$, $SP \leftarrow SP+3$	R R R
堆栈操作	PUSH	PSW	1	2	-	$(SP-1) \leftarrow PSW$, $SP \leftarrow SP-1$	
		rp	1	4	-	$(SP-1) \leftarrow rp_H$, $(SP-2) \leftarrow rp_L$, $SP \leftarrow SP-2$	
	POP	PSW	1	2	-	$PSW \leftarrow (SP)$, $SP \leftarrow SP+1$	R R R
		rp	1	4	-	$rp_H \leftarrow (SP+1)$, $rp_L \leftarrow (SP)$, $SP \leftarrow SP+2$	
	MOVW	SP, #word	4	-	10	$SP \leftarrow \text{字}$	
		SP, AX	2	-	8	$SP \leftarrow AX$	
AX, SP		2	-	8	$AX \leftarrow SP$		
无条件转移	BR	!addr16	3	6	-	$PC \leftarrow \text{addr16}$	
		\$addr16	2	6	-	$PC \leftarrow PC+2+jdisp8$	
		AX	2	8	-	$PC_H \leftarrow A$, $PC_L \leftarrow X$	
条件转移	BC	\$addr16	2	6	-	如果 $CY=1$, $PC \leftarrow PC+2+jdisp8$	
	BNC	\$addr16	2	6	-	如果 $CY=0$, $PC \leftarrow PC+2+jdisp8$	
	BZ	\$addr16	2	6	-	如果 $Z=1$, $PC \leftarrow PC+2+jdisp8$	
	BNZ	\$addr16	2	6	-	如果 $Z=0$, $PC \leftarrow PC+2+jdisp8$	

- 注 1. 当访问内部高速 RAM 区时, 或者对于不进行数据访问的指令。
2. 访问内部高速 RAM 区之外的区域时

- 备注 1. 一个指令时钟周期是一个 CPU 时钟 (f_{cpu}) 周期, 而 CPU 时钟由处理器时钟控制寄存器 (PCC) 选择。
2. 该时钟周期应用于内部 ROM 程序。

指令组	助记符	操作数	字节	时钟		操作	标志	
				注 1	注 2		Z AC CY	
条件转移	BT	saddr.bit, \$addr16	3	8	9	如果 (saddr.bit) = 1, PC ← PC + 3 + jdisp8		
		sfr.bit, \$addr16	4	-	11	如果 sfr.bit = 1, PC ← PC + 4 + jdisp8		
		A.bit, \$addr16	3	8	-	如果 A.bit = 1, PC ← PC + 3 + jdisp8		
		PSW.bit, \$addr16	3	-	9	如果 PSW.bit = 1, PC ← PC + 3 + jdisp8		
		[HL].bit, \$addr16	3	10	11	如果 (HL).bit = 1, PC ← PC + 3 + jdisp8		
	BF	saddr.bit, \$addr16	4	10	11	如果 (saddr.bit) = 0, PC ← PC + 4 + jdisp8		
		sfr.bit, \$addr16	4	-	11	如果 sfr.bit = 0, PC ← PC + 4 + jdisp8		
		A.bit, \$addr16	3	8	-	如果 A.bit = 0, PC ← PC + 3 + jdisp8		
		PSW.bit, \$addr16	4	-	11	如果 PSW.bit = 0, PC ← PC + 4 + jdisp8		
		[HL].bit, \$addr16	3	10	11	如果 (HL).bit = 0, PC ← PC + 3 + jdisp8		
	BTCLR	saddr.bit, \$addr16	4	10	12	如果 (saddr.bit) = 1, PC ← PC + 4 + jdisp8 然后复位 (saddr.bit)		
		sfr.bit, \$addr16	4	-	12	如果 sfr.bit = 1, PC ← PC + 4 + jdisp8 然后复位 sfr.bit		
		A.bit, \$addr16	3	8	-	如果 A.bit = 1, PC ← PC + 3 + jdisp8 然后复位 A.bit		
		PSW.bit, \$addr16	4	-	12	如果 PSW.bit = 1, PC ← PC + 4 + jdisp8 然后复位 PSW.bit	x x x	
		[HL].bit, \$addr16	3	10	12	如果 (HL).bit = 1, PC ← PC + 3 + jdisp8 然后复位 (HL).bit		
	DBNZ	B, \$addr16	2	6	-	B ← B - 1, 如果 B ≠ 0, PC ← PC + 2 + jdisp8		
		C, \$addr16	2	6	-	C ← C - 1, 如果 C ≠ 0, PC ← PC + 2 + jdisp8		
		saddr, \$addr16	3	8	10	(saddr) ← (saddr) - 1, 如果 (saddr) ≠ 0, PC ← PC + 3 + jdisp8		
	CPU 控制	SEL	RBn	2	4	-	RBS1, 0 ← n	
		NOP		1	2	-	不操作	
EI			2	-	6	IE ← 1 (允许中断)		
DI			2	-	6	IE ← 0 (禁止中断)		
HALT			2	6	-	设置 HALT 模式		
STOP			2	6	-	设置 STOP 模式		

- 注
1. 当访问内部高速 RAM 区时, 或者对于不进行数据访问的指令。
 2. 访问内部高速 RAM 区之外的区域时

- 备注
1. 一个指令时钟周期是一个 CPU 时钟 (f_{CPU}) 周期, 而 CPU 时钟由处理器时钟控制寄存器 (PCC) 选择。
 2. 该时钟周期应用于内部 ROM 程序。

27.3 寻址类型列出的指令

(1) 8 位指令

MOV, XCH, ADD, ADDC, SUB, SUBC, AND, OR, XOR, CMP, MULU, DIVUW, INC, DEC, ROR, ROL, RORC, ROLC, ROR4, ROL4, PUSH, POP, DBNZ

第二个操作数 第一个操作数	#byte	A	r*	sfr	saddr	!addr16	PSW	[DE]	[HL]	[HL+byte] [HL+B] [HL+C]	\$addr16	1	无
A	ADD ADDC SUB SUBC AND OR XOR CMP		MOV XCH ADD ADDC SUB SUBC AND OR XOR CMP	MOV XCH	MOV XCH ADD ADDC SUB SUBC AND OR XOR CMP	MOV XCH ADD ADDC SUB SUBC AND OR XOR CMP	MOV	MOV XCH	MOV XCH ADD ADDC SUB SUBC AND OR XOR CMP	MOV XCH ADD ADDC SUB SUBC AND OR XOR CMP		ROR ROL RORC ROLC	
r	MOV	MOV ADD ADDC SUB SUBC AND OR XOR CMP											INC DEC
B, C											DBNZ		
sfr	MOV	MOV											
saddr	MOV ADD ADDC SUB SUBC AND OR XOR CMP	MOV									DBNZ		INC DEC
!addr16		MOV											
PSW	MOV	MOV											PUSH POP
[DE]		MOV											
[HL]		MOV											ROR4 ROL4
[HL+byte] [HL+B] [HL+C]		MOV											
X													MULU
C													DIVUW

注 除“r = A”

(2) 16 位指令

MOVW, XCHW, ADDW, SUBW, CMPW, PUSH, POP, INCW, DECW

第二个操作数 第一个操作数	#word	AX	rp [#]	sfrp	saddrp	laddr16	SP	无
AX	ADDW SUBW CMPW		MOVW XCHW	MOVW	MOVW	MOVW	MOVW	
rp	MOVW	MOVW [#]						INCW DECW PUSH POP
sfrp	MOVW	MOVW						
saddrp	MOVW	MOVW						
laddr16		MOVW						
SP	MOVW	MOVW						

注 仅当 rp = BC, DE, HL

(3) 位操作指令

MOV1, AND1, OR1, XOR1, SET1, CLR1, NOT1, BT, BF, BTCLR

第二个操作数 第一个操作数	A.bit	sfr.bit	saddr.bit	PSW.bit	[HL].bit	CY	\$addr16	无
A.bit						MOV1	BT BF BTCLR	SET1 CLR1
sfr.bit						MOV1	BT BF BTCLR	SET1 CLR1
saddr.bit						MOV1	BT BF BTCLR	SET1 CLR1
PSW.bit						MOV1	BT BF BTCLR	SET1 CLR1
[HL].bit						MOV1	BT BF BTCLR	SET1 CLR1
CY	MOV1 AND1 OR1 XOR1	MOV1 AND1 OR1 XOR1	MOV1 AND1 OR1 XOR1	MOV1 AND1 OR1 XOR1	MOV1 AND1 OR1 XOR1			SET1 CLR1 NOT1

(4) 调用指令/转移指令

CALL, CALLF, CALLT, BR, BC, BNC, BZ, BNZ, BT, BF, BTCLR, DBNZ

第二个操作数 第一个操作数	AX	!addr16	!addr11	[addr5]	\$addr16
基本指令	BR	CALL BR	CALLF	CALLT	BR BC BNC BZ BNZ
复合指令					BT BF BTCLR DBNZ

(5) 其它指令

ADJBA, ADJBS, BRK, RET, RETI, RETB, SEL, NOP, EI, DI, HALT, STOP

第二十八章 电气特性

目标产品: **78K0/IY2: μ PD78F0740, 78F0741, 78F0742, 78F0750, 78F0751, 78F0752**
 78K0/IA2: μ PD78F0743, 78F0744, 78F0753, 78F0754
 78K0/IB2: μ PD78F0745, 78F0746, 78F0755, 78F0756

- 注意事项 1. **78K0/Ix2** 微控制器具有片上调试功能，用于开发和评估。请不要在量产时使用该产品的片上调试功能，因为使用该功能时，可能会超出 flash 内存能保证的可重写次数，因此产品当可靠性得不到保证。**NEC** 电子对使用片上调试功能时产生的问题概不负责。
2. 根据产品安装这些引脚，如下所示。

(1) 端口功能

端口	78K0/IY2	78K0/IA2	78K0/IB2
	16 引脚	20 引脚	30 引脚
端口 0	-	P00	P00 至 P02
端口 2	P20, P21, P23 至 P25	P20 至 P25	P20 至 P27
端口 3	P31 至 P34		P30 至 P37
端口 6	-	P60, P61	
端口 7	-		P70
端口 12	P121, P122, P125		P121, P122, P125

(其它表在下页给出)

(2) 非端口功能

端口	78K0/IY2	78K0/IA2	78K0/IB2
	16 引脚	20 引脚	30 引脚
供电, 接地	V _{DD} , V _{SS} , AV _{REF}		V _{DD} , AV _{REF} , V _{SS} , AV _{SS}
稳压器	REGC		
复位	RESET		
时钟振荡	X1, X2, EXCLK		
中断	INTP0, INTP2 至 INTP4		INTP0 至 INTP5
定时器	TMX0, TMX1	TOX00, TOX01, TOX10, TOX11	
	TM00	TI000	TI000, TI010, TO00
	TM51	TI51	
	TMH1	TOH1	
串行接口	UART6/ DALI	-	RxD6, TxD6
	IICA	-	SCLA0, SDAA0
	CSI11	-	SCK11, SI11, SO11, SSI11
A/D 转换器	ANI0, ANI1, ANI3 至 ANI5	ANI0 至 ANI5	ANI0 至 ANI8
运算放大器 [‡]	PGAIN	AMP+, AMP-, AMPOUT, PGAIN	
比较器	CMP0+至 CMP2+		CMP0+至 CMP2+, CMPCOM
片上调试功能	TOOLC0, TOOLC1, TOOLD0, TOOLD1		

注 仅限内置运算放大器的产品。

注意事项 根据产品安装这些引脚。参考本节开始处的**注意事项 2**

最大额定值(T_A = 25°C) (1/2)

参数	符号	条件	额定值范围	单位
供应电压	V _{DD}		-0.5 至 +6.5	V
	V _{SS}		-0.5 至 +0.3	V
	AV _{REF}		-0.5 至 V _{DD} + 0.3 ^{注1}	V
	AV _{SS}		-0.5 至 +0.3	V
REGC 引脚输入电压 ^{注2}	V _I REGC		-0.5 至 +3.6 and -0.5 至 V _{DD}	V
输入电压	V _{I1}	P00 至 P02, P30 至 P37, P60, P61, P121, P122, P125, X1, X2, RESET	-0.3 至 V _{DD} + 0.3 ^{注1}	V
	V _{I2}	P20 至 P27, P70	-0.3 至 AV _{REF} + 0.3 ^{注1} and -0.3 至 V _{DD} + 0.3 ^{注1}	V
输出电压	V _{O1}	P00 至 P02, P30 至 P37, P60, P61	-0.3 至 V _{DD} + 0.3 ^{注1}	V
	V _{O2}	P20 至 P27, P70	-0.3 至 AV _{REF} + 0.3 ^{注1}	V
模拟输入电压	V _{AN}	AN10 至 AN18, AMP+, AMP-	-0.3 至 AV _{REF} + 0.3 ^{注1} and -0.3 至 V _{DD} + 0.3 ^{注1}	V

- 注**
1. 必须为 6.5 V 或更低的电压。
 2. 通过电容 (0.47 至 1 μF) 将 REGC 引脚连接到 V_{SS}。该值调整 REGC 引脚的最大额定范围。向其供应电压时禁止使用该引脚。

注意事项 任何参数，哪怕瞬间超出其最大额定值，都可能使产品性能受损。就是说，工作在最大额定值时产品处于物理损坏的边缘，所以，产品必须在不超出其最大额定值的条件下使用。

备注 除非另外说明，复用功能引脚的特性与端口引脚的相同。

注意事项 根据产品安装这些引脚。参考本节开始处的**注意事项 2**

最大额定值($T_A = 25^\circ\text{C}$) (2/2)

参数	符号	条件		额定值范围	单位
输出电流, 高	I _{OH1}	各引脚	P00 至 P02, P30 至 P37, P60, P61	-10	mA
		所有引脚的总和-40 mA	P00 至 P02	-15	mA
			P30 至 P37, P60, P61	-25	mA
	I _{OH2}	各引脚	P20 至 P27, P70	-0.5	mA
		所有引脚的总和		-2	mA
	输出电流, 低	I _{OL1}	各引脚	P00 至 P02, P30 至 P37, P60, P61	30
所有引脚的总和120 mA			P00 至 P02	45	mA
			P30 至 P37, P60, P61	75	mA
I _{OL2}		各引脚	P20 至 P27, P70	1	mA
		所有引脚的总和		5	mA
运行环境温度		T _A			-40 至+105
储存温度	T _{stg}			-65 至+150	°C

- 注意事项 1.** 任何参数, 哪怕瞬间超出其最大额定值, 都可能使产品性能受损。就是说, 工作在最大额定值时产品处于物理损坏的边缘, 所以, 产品必须在不超出其最大额定值的条件下使用。
- 2.** 各引脚流经的电流值必须满足各引脚流经的电流值的条件和所有引脚电流总值的条件。

备注 除非另外说明, 复用功能引脚的特性与端口引脚的相同。

注意事项 根据产品安装这些引脚。参考本节开始处的注意事项 2。

X1 振荡器特性

($T_A = -40$ 至 $+105^\circ\text{C}$, $2.7\text{ V} \leq V_{DD} \leq 5.5\text{ V}$, $V_{SS} = AV_{SS} = 0\text{ V}$)

振荡器	推荐电路	参数	条件	最小值	典型值	最大值	单位
陶瓷/ 晶体振荡器		X1 时钟振荡频率 (f_x) ^{注1}		1.0		10.0	MHz
		倍频 X1 时钟振荡 频率 (f_{PLL}) ^{注1, 2}			40.0		MHz

注

1. 仅指示振荡器特性关于指令执行时间参见 AC 特性。
2. 仅用于使用 4 MHz 振荡器时。

注意事项 1. 当使用 X1 振荡器时，为了避免连接电容引起的负作用，应该如下连接上图虚线中的电路。

- 保证连线尽可能最短。
 - 不要将该连线和其它信号线交叉。
 - 布线时不要将该连线靠近通过大波动电流的信号线。
 - 总是使振荡器电容的接地点与 VSS 的电位相同。
 - 不要将电容连接到一个大电流通过的接地点
 - 不要从振荡器获取信号
2. 复位解除后，在 CPU 通过内部高速振荡时钟启动后，由用户使用振荡稳定时间计数器状态寄存器 (OSTC) 检查 X1 时钟振荡稳定时间。在用谐振器充分评估振荡稳定时间后，计算 OSTC 寄存器和振荡稳定时间选择寄存器 (OSTS) 的振荡稳定数据。

备注 有关振荡器的选择和振荡器常量，需要用户自行评估振荡特性或者向振荡器厂商申请振荡器评估。

注意事项 根据产品安装这些引脚。参考本节开始处的注意事项 2。

内部高速振荡器特性

($T_A = -40$ 至 $+105^\circ\text{C}$, $2.7\text{ V} \leq V_{DD} \leq 5.5\text{ V}$, $V_{SS} = AV_{SS} = 0\text{ V}$)

振荡器	参数	条件		最小值	典型值	最大值	单位		
内部高速振荡器	振荡频率 ($f_{IH} = 4\text{ Hz}$) 偏差 ^{注1, 2}	RSTS = 1	$T_A = -20$ 至 $+70^\circ\text{C}$				± 2	%	
			$T_A = -40$ 至 $+105^\circ\text{C}$				± 3	%	
	振荡频率 ($f_{IH} = 8\text{ Hz}$) 偏差 ^{注1, 2}		$T_A = -40$ 至 $+85^\circ\text{C}$				± 3	%	
			$T_A = -40$ 至 $+105^\circ\text{C}$				± 5	%	
	倍频振荡频率 (f_{PLL}) ^{注1, 3}		$T_A = -20$ 至 $+70^\circ\text{C}$		160 时钟	39.18	40.0	40.82	MHz
			$T_A = -20$ 至 $+70^\circ\text{C}$		400 时钟	39.188	40.0	40.812	MHz
振荡频率 ($f_{IH} = 4\text{ Hz}$) 偏差 ^{注1, 2}	RSTS = 0	低功耗模式 (RMC = 56H)		1.86	4.2	7.42	MHz		
		普通模式 (RMC = 00H)		2.2	5.0	8.7	MHz		

- 注
1. 仅指示振荡器特性关于指令执行时间参见 AC 特性。
 2. 用选项字节设置内部高速振荡频率 (4 MHz 或 8 MHz)。参见第二十四章 选项字节。
 3. 仅用于使用 4 MHz 振荡器时。

内部低速振荡器特性

($T_A = -40$ 至 $+105^\circ\text{C}$, $2.7\text{ V} \leq V_{DD} \leq 5.5\text{ V}$, $V_{SS} = AV_{SS} = 0\text{ V}$)

振荡器	参数	条件	最小值	典型值	最大值	单位
内部低速振荡器	振荡时钟频率 (f_{IL})	低功耗模式 (RMC = 56H)	25.5	30	34.5	kHz
		普通模式 (RMC = 00H)	27	30	33	kHz

注意事项 根据产品安装这些引脚。参考本节开始处的注意事项 2。

DC 特性 (1/5)

($T_A = -40$ 至 $+105^\circ\text{C}$, $2.7\text{ V} \leq V_{DD} \leq 5.5\text{ V}$, $AV_{REF} \leq V_{DD}$, $V_{SS} = AV_{SS} = 0\text{ V}$)

参数	符号	条件	最小值	典型值	最大值	单位	
输出电流, 高 ¹	IOH1	P00 至 P02, P30 至 P37, P60, P61 各引脚	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$		-3.0	mA	
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$		-2.5	mA	
		P00 至 P02 的总和	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$		-4.5	mA	
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$		-4	mA	
		P30 至 P37, P60, P61 的总和	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$		-10	mA	
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$		-8	mA	
	P00 至 P02, P30 至 P37, P60, P61 ² 的总和	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$		-14.5	mA		
		$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$		-12	mA		
		IOH2	P20 至 P27, P70 各引脚	$AV_{REF} = V_{DD}$		-0.1	mA
	输出电流, 低 ²	IOL1	P00 至 P02, P30 至 P37 各引脚	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$		8.5	mA
$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$					5.0	mA	
P60, P61 各引脚			$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$		15.0	mA	
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$		5.0	mA	
P00 至 P02 的总和			$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$		15.0	mA	
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$		10.0	mA	
P30 至 P37, P60, P61 的总和			$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$		30.0	mA	
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$		15.0	mA	
P00 至 P02, P30 至 P37, P60, P61 ² 的总和			$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$		45.0	mA	
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$		25.0	mA	
		IOL2	P20 至 P27, P70 各引脚	$AV_{REF} = V_{DD}$		0.4	mA

- 注
1. 即使电流从 V_{DD} 流向输出引脚, 也可保证设备操作的电流值。
 2. 即使电流从输出引脚流向 GND , 也可保证设备操作的电流值。
 3. 占空比系数为 70% 的条件下的特性 (输出电流的时间为 $0.7 \times t$, 不输出电流的时间为 $0.3 \times t$, 其中 t 是特殊时间)。在占空比系数为 70% 以外的情况下引脚的总输出电流可以由以下表达式计算得出。
 - I_{OH} 的占空比是 $n\%$: 引脚输出电流的总和 = $(I_{OH} \times 0.7) / (n \times 0.01)$

<举例> 占空比是 50%, $I_{OH} = -12\text{ mA}$

引脚输出电流的总和 = $(-12 \times 0.7) / (50 \times 0.01) = -16.8\text{ mA}$

但是, 允许流进引脚的电流并不根据占空比而发生变化。大于最大额定范围的电流禁止流入引脚。

备注 除非另外说明, 复用功能引脚的特性与端口引脚的相同。

注意事项 根据产品安装这些引脚。参考本节开始处的注意事项 2。

DC 特性 (2/5)

($T_A = -40$ 至 $+105^\circ\text{C}$, $2.7\text{ V} \leq V_{DD} \leq 5.5\text{ V}$, $A_{VREF} \leq V_{DD}$, $V_{SS} = A_{VSS} = 0\text{ V}$)

参数	符号	条件	最小值	典型值	最大值	单位	
输入电压, 高	V_{IH1}	P37, P121, P122, P125	$0.7V_{DD}$		V_{DD}	V	
	V_{IH2}	P20 至 P27, P70	$A_{VREF} = V_{DD}$		A_{VREF}	V	
	V_{IH3}	P60, P61 (I/O 端口模式)	$0.7V_{DD}$		V_{DD}	V	
	V_{IH4}	P00 至 P02, P30 至 P36, RESET, EXCLK	$0.8V_{DD}$		V_{DD}	V	
	V_{IH5}	P60, P61 (SMBus 输入模式)	$3.4\text{ V} \leq V_{DD} \leq 5.5\text{ V}$	$0.8V_{DD}$			V
			$2.7\text{ V} \leq V_{DD} < 3.4\text{ V}$	2.1			V
V_{IH6}	X1, X2	$V_{DD} - 0.1$		V_{DD}	V		
输入电压, 低	V_{IL1}	P37, P121, P122, P125	0		$0.3V_{DD}$	V	
	V_{IL2}	P20 至 P27, P70	$A_{VREF} = V_{DD}$		$0.3A_{VREF}$	V	
	V_{IL3}	P60, P61 (I/O 端口模式)	0		$0.3V_{DD}$	V	
	V_{IL4}	P00 至 P02, P30 至 P36, RESET, EXCLK	0		$0.2V_{DD}$	V	
	V_{IL5}	P60, P61 (SMBus 输入模式)	$3.4\text{ V} \leq V_{DD} \leq 5.5\text{ V}$	0		$0.2V_{DD}$	V
			$2.7\text{ V} \leq V_{DD} < 3.4\text{ V}$	0		0.8	V
V_{IL6}	X1, X2	0		0.1	V		
输出电压, 高	V_{OH1}	P00 至 P02, P30 至 P37, P60, P61	$4.0\text{ V} \leq V_{DD} \leq 5.5\text{ V}$, $I_{OH1} = -3.0\text{ mA}$	$V_{DD} - 0.7$		V	
			$2.7\text{ V} \leq V_{DD} < 4.0\text{ V}$, $I_{OH1} = -2.5\text{ mA}$	$V_{DD} - 0.5$		V	
	V_{OH2}	P20 至 P27, P70	$A_{VREF} = V_{DD}$, $I_{OH2} = -100\text{ }\mu\text{A}$	$V_{DD} - 0.5$		V	

备注 除非另外说明, 复用功能引脚的特性与端口引脚的相同。

注意事项 根据产品安装这些引脚。参考本节开始处的注意事项 2。

DC 特性 (3/5)

($T_A = -40$ 至 $+105^{\circ}\text{C}$, $2.7\text{ V} \leq V_{DD} \leq 5.5\text{ V}$, $AV_{REF} \leq V_{DD}$, $V_{SS} = AV_{SS} = 0\text{ V}$)

参数	符号	条件	最小值	典型值	最大值	单位		
输出电压, 低	V _{OL1}	P00 至 P02, P30 至 P37	4.0 V \leq V _{DD} \leq 5.5 V, I _{OL1} = 8.5 mA		0.7	V		
			2.7 V \leq V _{DD} < 4.0 V, I _{OL1} = 5.0 mA		0.7	V		
	V _{OL2}	P20 至 P27, P70	AV _{REF} = V _{DD} , I _{OL2} = 0.4 mA		0.4	V		
	V _{OL3}	P60, P61	4.0 V \leq V _{DD} \leq 5.5 V, I _{OL1} = 15.0 mA		2.0	V		
			4.0 V \leq V _{DD} \leq 5.5 V, I _{OL1} = 5.0 mA		0.4	V		
			2.7 V \leq V _{DD} < 4.0 V, I _{OL1} = 5.0 mA		0.6	V		
			2.7 V \leq V _{DD} < 4.0 V, I _{OL1} = 3.0 mA		0.4	V		
输入漏电流, 高	I _{LIH1}	P00 至 P02, P30 至 P37, P60, P61, P125/ $\overline{\text{RESET}}$	V _I = V _{DD}		3	μA		
	I _{LIH2}	P20 至 P27, P70	V _I = AV _{REF} = V _{DD}		3	μA		
	I _{LIH3}	P121, P122	V _I = V _{DD}	I/O 端口模式	3	μA		
		X1, X2		OSC 模式	20	μA		
输入漏电流, 低	I _{LIL1}	P00 至 P02, P30 至 P37, P60, P61, P125/ $\overline{\text{RESET}}$	V _I = V _{SS}		-3	μA		
	I _{LIL2}	P20 至 P27, P70	V _I = V _{SS} , AV _{REF} = V _{DD}		-3	μA		
	I _{LIL3}	P121, P122	V _I = V _{SS}	I/O 端口模式	-3	μA		
		X1, X2		OSC 模式	-20	μA		
上拉电阻	R _{PLU1}	P00 至 P02, P30 至 P37, P60, P61	V _I = V _{SS}		10	20	100	k Ω
	R _{PLU2}	P125/ $\overline{\text{RESET}}$	75	150	300	k Ω		

备注 除非另外说明, 复用功能引脚的特性与端口引脚的相同。

注意事项 根据产品安装这些引脚。参考本节开始处的注意事项 2。

DC 特性 (4/5)

($T_A = -40$ 至 $+105^{\circ}\text{C}$, $2.7\text{ V} \leq V_{DD} \leq 5.5\text{ V}$, $AV_{REF} \leq V_{DD}$, $V_{SS} = AV_{SS} = 0\text{ V}$)

参数	符号	条件		最小值	典型值	最大值	单位	
供应电流 ^{注1}	IDD1 ^{注2}	工作模式	f _{XH} = 10 MHz, V _{DD} = 5.0 V, RMC = 00H	方波输入		1.6	3.7	mA
				振荡器连接		2.3	5.1	mA
			f _{XH} = 10 MHz, V _{DD} = 3.0 V, RMC = 00H	方波输入		1.5	3.6	mA
				振荡器连接		2.2	4.2	mA
			f _{XH} = 5 MHz, V _{DD} = 5.0 V, RMC = 00H	方波输入		0.9	2.1	mA
				振荡器连接		1.3	2.6	mA
			f _{IH} = 4 MHz ^{注4} , V _{DD} = 5.0 V, RMC = 56H			0.65	1.9	mA
			f _{IH} = 8 MHz ^{注4} , V _{DD} = 5.0 V, RMC = 00H			1.4	3.3	mA
			f _{IH} = 4 MHz ^{注4} , f _{CPU} = 1 MHz ^{注5} , V _{DD} = 5.0 V, RMC = 56H			0.35	1.2	mA
			f _{IH} = 8 MHz ^{注4} , f _{CPU} = 1 MHz ^{注6} , V _{DD} = 5.0 V, RMC = 56H			0.5	1.2	mA
	f _{TMX} = 40 MHz, f _{CPU} = 20 MHz, V _{DD} = 5.0 V, RMC = 00H	f _{XH} = 4 MHz	方波输入		4.5	8.0	mA	
			振荡器连接		4.8	9.2	mA	
		f _{IH} = 4 MHz ^{注4}	内部振荡		4.5	8.0	mA	
	IDD2 ^{注2}	HALT 模式	f _{XH} = 10 MHz, V _{DD} = 5.0 V, RMC = 00H	方波输入		0.4	1.7	mA
				振荡器连接		1.0	3.2	mA
			f _{XH} = 5 MHz, V _{DD} = 5.0 V, RMC = 00H	方波输入		0.2	0.85	mA
				振荡器连接		0.5	1.5	mA
f _{IH} = 4 MHz ^{注4} , V _{DD} = 5.0 V, RMC = 56H					0.2	0.65	mA	
f _{IH} = 8 MHz ^{注4} , V _{DD} = 5.0 V, RMC = 00H					0.3	1.6	mA	
f _{TMX} = 40 MHz, f _{CPU} = 20 MHz, V _{DD} = 5.0 V, RMC = 00H			f _{XH} = 4 MHz	方波输入		1.3	3.0	μA
				振荡器连接		1.6	4.6	μA
	f _{IH} = 4 MHz ^{注4}	内部振荡		1.3	3.0	μA		
IDD3 ^{注3}	STOP 模式	V _{DD} = 5.0 V, RMC = 56H	T _A = -40 至 +50°C		0.3	2.7	μA	
			T _A = -40 至 +70°C		0.3	3.7	μA	
			T _A = -40 至 +85°C		0.3	5.5	μA	
			T _A = -40 至 +105°C		0.3	60	μA	

- 注
1. 流入内部供应电源 (V_{DD}, AV_{REF}) 的全部电流, 包括当输入引脚固定为 V_{DD} 或 V_{SS} 时的输入漏电流。但是, 不包括流入上拉电阻, 下拉电阻以及端口的输出电流。
 2. 不包括流入除产生供应至 CPU 时钟的电路之外的振荡电路的电流。不包括流入 LVI 电路, A/D 转换器, 运算放大器, 比较器, 看门狗定时器以及 8 位定时器 H1 的电流 (将 30kHz 内部低速振荡时钟用作计数时钟时)。
 3. 不包括流入 LVI 电路, 看门狗定时器以及 8 位定时器 H1 的电流 (将 30kHz 内部低速振荡时钟用作计数时钟时)。
 4. 这是 RMC = 56H 时的值
 5. 用选项字节设置内部高速振荡时钟 (R4M8MSEL = 0: 8 MHz, R4M8MSEL = 1: 4 MHz)。

备注 除非另外说明, 复用功能引脚的特性与端口引脚的相同。

注意事项 根据产品安装这些引脚。参考本节开始处的注意事项 2。

DC 特性 (5/5)

($T_A = -40$ 至 $+105^\circ\text{C}$, $2.7\text{ V} \leq V_{DD} \leq 5.5\text{ V}$, $AV_{REF} \leq V_{DD}$, $V_{SS} = AV_{SS} = 0\text{ V}$)

参数	符号	条件			最小值	典型值	最大值	单位
<R> 看门狗定时器工作电流 ^{注1}	I _{WDT}	V _{DD} = 5.0 V	30 kHz 内部低速振荡时钟工作条件下			0.28	0.35	μA
<R> TMH1 工作电流 ^{注2}	I _{TMH}	V _{DD} = 5.0 V	30 kHz 内部低速振荡时钟用作计数时钟时			0.35	2	μA
LVI 工作电流 ^{注3}	I _{LVI}					9	18	μA
<R> A/D 转换器工作电流 ^{注4}	I _{ADC}	以最大速度转换期间	高速模式 1	AV _{REF} = V _{DD} = 5.0 V		1.72	3.2	mA
			高速模式 2	AV _{REF} = V _{DD} = 3.0 V		0.72	1.6	mA
			普通模式	AV _{REF} = V _{DD} = 5.0 V		0.86	1.9	mA
运算放大器工作电流 ^{注5}	I _{AMP}	PGA 工作				1.2	mA	
		运算放大器工作	AV _{REF} = V _{DD} = 5.0 V			263	380	μA
			AV _{REF} = V _{DD} = 3.0 V			232	321	μA
<R> 比较器工作电流 ^{注6}	I _{CMP}	不使用内部参考电压	AV _{REF} = V _{DD} = 5.0 V				240	μA
			AV _{REF} = V _{DD} = 3.0 V				200	μA
		使用内部参考电压	AV _{REF} = V _{DD} = 5.0 V				300	μA
			AV _{REF} = V _{DD} = 3.0 V				240	μA
<R> 复位电路	I _{DDrst}	复位后 (RESET 上拉电阻电流 + 漏电流)		AV _{REF} = V _{DD} = 5.0 V		35	100	μA

- 注**
1. 仅流入看门狗定时器的电流（包括 30 kHz 内部振荡器的操作电流）。当看门狗定时器运行时，78K0/Ix2 微控制器的电流值是 I_{DD1}、I_{DD2} 或 I_{DD3} 与 I_{WDT} 的和。
 2. 仅流入 8 位定时器 H1 的电流。当 8 位定时器 H1 运行时，78K0/Ix2 微控制器的电流值是 I_{DD1}、I_{DD2} 或 I_{DD3} 与 I_{TMH} 的和（将 30 kHz 内部低速振荡时钟用作计数时钟时）。
 3. 仅流入 LVI 电路的电流（AV_{REF} 引脚）。当 LVI 电路工作时，78K0/Ix2 微控制器的电流值是 I_{DD1}、I_{DD2} 或 I_{DD3} 和 I_{LVI} 的和。
 4. 仅流入 A/D 转换器的电流（AV_{REF} 引脚）。当 A/D 转换器在操作模式或 HALT 模式中工作时，78K0/Ix2 微控制器的电流值为 I_{DD1} 或 I_{DD2} 与 I_{ADC} 的和。
 5. 仅流入运算放大器的电流（AV_{REF} 引脚）。当运算放大器在操作模式或 HALT 模式工作时，78K0/Ix2 微控制器的电流值为 I_{DD1} 或 I_{DD2} 与 I_{AMP} 的和。
 6. 仅流入比较器的电流（AV_{REF} 引脚）。当比较器在操作模式或 HALT 模式工作时，78K0/Ix2 微控制器的电流值为 I_{DD1} 或 I_{DD2} 与 I_{CMP} 的和。

注意事项 根据产品安装这些引脚。参考本节开始处的注意事项 2。

AC 特性

(1) 基本操作

($T_A = -40$ 至 $+105^\circ\text{C}$, $2.7\text{ V} \leq V_{DD} \leq 5.5\text{ V}$, $AV_{REF} \leq V_{DD}$, $V_{SS} = AV_{SS} = 0\text{ V}$)


项目	符号	条件	最小值	典型值	最大值	单位	
指令周期 (最短指令执行时间)	T_{CY}	主系统时钟 (f_{XP}) 工作	普通模式 (RMC = 00H) 使用 PLL	0.2		32	μs
			低耗模式 (RMC = 56H)	0.1			μs
				0.4 ^{※1}		32	μs
外设硬件时钟频率	f_{PRS}	$f_{PRS} = f_{XP}$			10	MHz	
		$f_{PRS} = f_{IH}$	R4M8MSEL = 0	7.6		8.4	MHz
			R4M8MSEL = 1	3.8		4.2	MHz
		$f_{PRS} = f_{PLL}$			20		MHz
		16-bit 定时器 X0, X1 时钟		40		MHz	
外部主系统时钟频率	f_{EXCLK}		1.0		10	MHz	
外部主系统时钟输入高电平宽度, 低电平宽度	t_{EXCLKH} , t_{EXCLKL}		$(1/f_{EXCLK} \times 1/2) - 1$			ns	
TI000, TI010 输入高电平宽度, 低电平宽度	t_{TIH0} , t_{TIL0}		$2/f_{sam} + 0.2$ ^{※2}			μs	
TI51 输入频率	f_{TI5}				10	MHz	
TI51 输入高电平宽度, 低电平宽度	t_{TIH5} , t_{TIL5}		50			ns	
中断输入高电平宽度, 低电平宽度	t_{INTH} , t_{INTL}		1			μs	
$\overline{\text{RESET}}$ 低电平宽度	t_{RSL}		10			μs	

- 注 s
- 工作在 8 MHz 内部高速晶振的速度是 $0.38\ \mu\text{s}$ 。
 - $f_{sam} = f_{PRS}$, $f_{PRS}/4$, $f_{PRS}/256$ 的选择可以使用预分屏模式寄存器 00 (PRM00)位 0 和 1 (PRM000, PRM001)。
注意当选择 TI000 有效沿作为计数时钟时, $f_{sam} = f_{PRS}$ 。

注意事项 根据产品安装这些引脚。参考本节开始处的注意事项 2。

<R>

T_{CY} vs. V_{DD} (主系统时钟工作, RMC = 00H (普通模式))



注意事项 在阴影区可以执行下列工作和寄存器设置 ($1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$), 只要在 $T_A = -40$ 至 $+85^\circ\text{C}$:


- CPU 工作 (指令执行)
CPU 时钟: 62.5 kHz 至 5 MHz
- 读和写内部 RAM
- 低电压检测功能 (LVI)
- 使用 8 位定时器 51 间隔定时器工作
- 使用 8 位定时器 H1 间隔定时器工作
- 待机设置 (STOP 和 HALT 模式)
- 时钟生成控制寄存器设置 (PLL 时钟模式除外)
然而, 如果周期时间如下切换, 时钟可以切换到 $0.4\ \mu\text{s}$ 或更长
- 看门狗定时器 (WDT) 工作 (包含内部高速振荡器相关的工作)
- 端口设置
寄存器: PMxx, Pxx, PUxx, PIM6^{‡1}, POM6^{‡1}, RSTMASK, ADPC0, ADPC1^{‡2}, MUXSEL

- 注
1. 仅 78K0/IA2, 78K0/IB2
 2. 仅 78K0/IB2


注意事项 根据产品安装这些引脚。参考本节开始处的注意事项 2。

<R>


T_{CY} vs. V_{DD} (主系统时钟工作, $RMC = 56H$ (低功耗模式))



AC 时序测试点





外部主系统时钟时序




注意事项 根据产品安装这些引脚。参考本节开始处的注意事项 2。


TI 时序



中断请求输入时序



$\overline{\text{RESET}}$ 输入时序



注意事项 根据产品安装这些引脚。参考本节开始处的注意事项 2。

(2) 串行接口

($T_A = -40$ 至 $+105^{\circ}\text{C}$, $2.7\text{ V} \leq V_{DD} \leq 5.5\text{ V}$, $AV_{REF} \leq V_{DD}$, $V_{SS} = AV_{SS} = 0\text{ V}$)

(a) UART6/DALI (专用波特率发生器输出)

参数	符号	条件	最小值	典型值	最大值	单位
传输速率					625	kbps

(b) IICA

参数	符号	条件	标准模式		高速模式		单位
			MIN.	MAX.	MIN.	MAX.	
<R> SCLA0 时钟频率	f _{SCL}	高速模式: f _{PRS} ≥ 3.5 MHz, 普通模式: f _{PRS} ≥ 1 MHz	0	100	0	400	kHz
开始条件和停止条件的建立	t _{SU: STA}		4.7	–	0.6	–	μs
保持时间 ^{#1}	t _{HD: STA}		4.0	–	0.6	–	μs
SCLA0 = “L”时的保持时间	t _{LOW}		4.7	–	1.3	–	μs
SCLA0 = “H”时的保持时间	t _{HIGH}		4.0	–	0.6	–	μs
数据建立时间 (接收)	t _{SU: DAT}		250	–	100	–	ns
数据保持时间 (发送) ^{#2, 3}	t _{HD: DAT}		0	3.45	0	0.9	μs
停止条件的建立时间	t _{SU: STO}		4.0	–	0.6	–	μs
停止条件和开始条件之间的总线空闲时间	t _{BUF}		4.7	–	1.3	–	μs
<R> SDAA0 SCLA0 信号上升时间	t _R			1000	20+ 0.1C _b	300	ns
SDAA0 SCLA0 信号下降时间	t _F			300	20+ 0.1C _b	300	ns
各通信线的负载电容总值 (SCLA0, SDAA0)	C _b			400		400	pF

- 注
1. 检测到启动/重启条件时, 该时间段过后产生第一个时钟脉冲。
 2. t_{HD: DAT} 的最大值 (最大值) 在普通传输期间, 而在 ACK (应答) 时序中插入一个等待状态。
 3. 数据保持时间根据 IICA 低电平宽度设置寄存器 (IICWL) 的设置不同而不同。

<R>

注意事项 根据产品安装这些引脚。参考本节开始处的注意事项 2。

(c) CSI11 (主机模式, $\overline{\text{SCK11}}$... 内部时钟输出)

参数	符号	条件	最小值	典型值	最大值	单位
$\overline{\text{SCK11}}$ 周期时间	t_{KCY1}		200			ns
$\overline{\text{SCK11}}$ 高/低电平宽度	t_{KH1} , t_{KL1}		$t_{\text{KCY1}}/2 - 10^{\text{注1}}$			ns
SI11 建立时间 (至 $\overline{\text{SCK11}}\uparrow$)	t_{SIK1}		30			ns
SI11 保持时间 (从 $\overline{\text{SCK11}}\uparrow$)	t_{KSI1}		30			ns
从 $\overline{\text{SCK11}}\downarrow \rightarrow$ 至 SO11 输出 延迟时间	t_{KSO1}	$C = 50 \text{ pF}^{\text{注2}}$			40	ns

- 注 s
1. 使用高速系统时钟 (f_{XH}) 时的值。
 2. C 是 $\overline{\text{SCK11}}$ 和 SO11 输出线的负载电容。

(d) CSI11 (从机模式, $\overline{\text{SCK11}}$... 外部输入)


参数	符号	条件	最小值	典型值	最大值	单位
$\overline{\text{SCK11}}$ 周期时间	t_{KCY2}		400			ns
$\overline{\text{SCK11}}$ 高/低电平宽度	t_{KH2} , t_{KL2}		$t_{\text{KCY2}}/2$			ns
SI11 建立时间(至 $\overline{\text{SCK11}}\uparrow$)	t_{SIK2}		80			ns
SI11 保持时间 (从 $\overline{\text{SCK11}}\uparrow$)	t_{KSI2}		50			ns
从 $\overline{\text{SCK11}}\downarrow \rightarrow$ 至 SO11 输出 延迟时间	t_{KSO2}	$C = 50 \text{ pF}^{\text{注}}$			120	ns

注 C 是 SO11 输出线的负载电容。


注意事项 根据产品安装这些引脚。参考本节开始处的注意事项 2。

串行传输时序

IICA:



CSI11:



注意事项 根据产品安装这些引脚。参考本节开始处的注意事项 2。

模拟特性

<R> (1) A/D 转换器

($T_A = -40$ 至 $+105^\circ\text{C}$, $2.7\text{ V} \leq AV_{REF} \leq V_{DD} \leq 5.5\text{ V}$, $V_{SS} = AV_{SS} = 0\text{ V}$)

参数	符号	条件		最小值	典型值	最大值	单位
分辨率	RES					10	bit
总体误差 ^{注 s 1, 2}	AINL	高速模式 1	$4.0\text{ V} \leq AV_{REF} \leq 5.5\text{ V}$			± 0.4	%FSR
		高速模式 2	$2.7\text{ V} \leq AV_{REF} \leq 5.5\text{ V}$			± 0.6	%FSR
		通常模式	$4.0\text{ V} \leq AV_{REF} \leq 5.5\text{ V}$			± 0.4	%FSR
			$2.7\text{ V} \leq AV_{REF} < 4.0\text{ V}$			± 0.6	%FSR
转换时间	tCONV	高速模式 1	$4.0\text{ V} \leq AV_{REF} \leq 5.5\text{ V}$	3.3		66	μs
		高速模式 2	$2.7\text{ V} \leq AV_{REF} \leq 5.5\text{ V}$	4.4		66	μs
		通常模式	$4.0\text{ V} \leq AV_{REF} \leq 5.5\text{ V}$	6.6		66	μs
			$2.7\text{ V} \leq AV_{REF} < 4.0\text{ V}$	13.2		66	μs
零标称误差 ^{注 s 1, 2}	EzS	高速模式 1	$4.0\text{ V} \leq AV_{REF} \leq 5.5\text{ V}$			± 0.4	%FSR
		高速模式 2	$2.7\text{ V} \leq AV_{REF} \leq 5.5\text{ V}$			± 0.6	%FSR
		通常模式	$4.0\text{ V} \leq AV_{REF} \leq 5.5\text{ V}$			± 0.4	%FSR
			$2.7\text{ V} \leq AV_{REF} < 4.0\text{ V}$			± 0.6	%FSR
满量程误差 ^{注 s 1, 2}	EFS	高速模式 1	$4.0\text{ V} \leq AV_{REF} \leq 5.5\text{ V}$			± 0.4	%FSR
		高速模式 2	$2.7\text{ V} \leq AV_{REF} \leq 5.5\text{ V}$			± 0.6	%FSR
		通常模式	$4.0\text{ V} \leq AV_{REF} \leq 5.5\text{ V}$			± 0.4	%FSR
			$2.7\text{ V} \leq AV_{REF} < 4.0\text{ V}$			± 0.6	%FSR
积分非线性误差 ^{注 1}	ILE	高速模式 1	$4.0\text{ V} \leq AV_{REF} \leq 5.5\text{ V}$			± 2.5	LSB
		高速模式 2	$2.7\text{ V} \leq AV_{REF} \leq 5.5\text{ V}$			± 4.5	LSB
		通常模式	$4.0\text{ V} \leq AV_{REF} \leq 5.5\text{ V}$			± 2.5	LSB
			$2.7\text{ V} \leq AV_{REF} < 4.0\text{ V}$			± 4.5	LSB
微分非线性误差 ^{注 1}	DLE	高速模式 1	$4.0\text{ V} \leq AV_{REF} \leq 5.5\text{ V}$			± 1.5	LSB
		高速模式 2	$2.7\text{ V} \leq AV_{REF} \leq 5.5\text{ V}$			± 2.0	LSB
		通常模式	$4.0\text{ V} \leq AV_{REF} \leq 5.5\text{ V}$			± 1.5	LSB
			$2.7\text{ V} \leq AV_{REF} < 4.0\text{ V}$			± 2.0	LSB
模拟输入电压	VAIN			AVSS		AVREF	V

- 注 s 1. 量化误差除外 ($\pm 1/2$ LSB)。
 2. 该值表示满量程值的比率 (%FSR)。

注意事项 根据产品安装这些引脚。参考本节开始处的注意事项 2。

<R>

(2) A/D 转换器模拟输入的内部电压 (1.2 V) 发生器

($T_A = -40$ 至 $+105^\circ\text{C}$, $2.7\text{ V} \leq AV_{REF} \leq V_{DD} \leq 5.5\text{ V}$, $V_{SS} = AV_{SS} = 0\text{ V}$)

参数	符号	条件	最小值	典型值	最大值	单位
输出电压范围	V_{OFO}		1.14	1.18	1.22	V
操作稳定等待时间 ^注	t_{FO}				10	μs

注 是指自使能产生内部电压 (1.2 V) 的操作 ($V12SEL$ 位 = 1) 至执行 A/D 转换操作的时间。

(3) PGA

($T_A = -40$ 至 $+105^\circ\text{C}$, $2.7\text{ V} \leq AV_{REF} \leq V_{DD} \leq 5.5\text{ V}$, $V_{SS} = AV_{SS} = 0\text{ V}$)

参数	符号	条件	最小值	典型值	最大值	单位	
输入偏置电压	V_{IOPGA}			± 5	± 10	mV	
输入电压范围	V_{IPGA}		$0.1AV_{REF}/$ 增益		$0.9AV_{REF}/$ 增益	V	
最大输出电压	V_{OPGA}		$0.1AV_{REF}$		$0.9AV_{REF}$	V	
增益误差		4, 8 次			± 1	%	
		16 次			± 1.5	%	
		32 次			± 2	%	
转换率	SR_{RPGA}	上升沿	$4.0\text{ V} \leq AV_{REF} \leq 5.5\text{ V}$	4, 8 时钟	4		$\text{V}/\mu\text{s}$
				16, 32 时钟	1.5		$\text{V}/\mu\text{s}$
		$2.7\text{ V} \leq AV_{REF} < 4.0\text{ V}$	4, 8 时钟	1.8		$\text{V}/\mu\text{s}$	
			16, 32 时钟	0.5		$\text{V}/\mu\text{s}$	
	SR_{FPGA}	下降沿	$4.0\text{ V} \leq AV_{REF} \leq 5.5\text{ V}$	4, 8 时钟	3.2		$\text{V}/\mu\text{s}$
				16, 32 时钟	1.5		$\text{V}/\mu\text{s}$
		$2.7\text{ V} \leq AV_{REF} < 4.0\text{ V}$	4, 8 时钟	1.2		$\text{V}/\mu\text{s}$	
			16, 32 时钟	0.5		$\text{V}/\mu\text{s}$	
操作稳定等待时间 ^注	t_{PGA}	4, 8 时钟			5	μs	
		16, 32 时钟			10	μs	

注 在 PGA 操作使能后 ($PGAEN = 1$)，直到满足 PGA 的 DC 和 AC 特性进入一种状态所需要的时间。

注意事项 根据产品安装这些引脚。参考本节开始处的注意事项 2。

<R> (4) 运算放大器

($T_A = -40$ 至 $+105^\circ\text{C}$, $2.7\text{ V} \leq AV_{REF} \leq V_{DD} \leq 5.5\text{ V}$, $V_{SS} = AV_{SS} = 0\text{ V}$,

输出负载: $R_L = 47\text{ k}$, $C_L = 50\text{ pF}$)

参数	符号	条件	最小值	典型值	最大值	单位
输入偏置电压	V_{IOP}	$V_{BIAS} = 1/2 V_{DD}$, $AV_{REF} = 3.0\text{ V}$			± 10	mV
输出电压, 高	V_{OHOP0}	$AV_{REF} = 3.0\text{ V}/2.2\text{ V}$, $I_{OH} = -500\ \mu\text{A}$	$AV_{REF} - 0.2$			V
输出电压, 低	V_{OLOP0}	$AV_{REF} = 3.0\text{ V}/2.2\text{ V}$, $I_{OL} = 500\ \mu\text{A}$			0.1	V
通用模式输入电压	V_{ICMOP0}	$AV_{REF} = 3.0\text{ V}/2.2\text{ V}$	0		$AV_{REF} - 0.6$	V
转换率	SR_{OP0}	$AV_{REF} = 3.0\text{ V}$		1.8		V/ μs
		$AV_{REF} = 5.0\text{ V}$		2.0		V/ μs
输入噪声频谱密度		$AV_{REF} = 3.0\text{ V}$, $V_{IN} = 0.1\text{ V}$, $f = 1\text{ kHz}$		73		nV/ $\sqrt{\text{Hz}}$
		$AV_{REF} = 3.0\text{ V}$, $V_{IN} = AV_{REF}/2\text{ V}$, $f = 1\text{ kHz}$		60		
		$AV_{REF} = 3.0\text{ V}$, $V_{IN} = AV_{REF} - 0.6\text{ V}$, $f = 1\text{ kHz}$	43	55		
相位容量		$AV_{REF} = 3.0\text{ V}$		40		deg
大幅电压增益	AV_{OP0}	$AV_{REF} = 3.0\text{ V}$		100		dB
增益带宽延长	GBW_{OP0}	$AV_{REF} = 5.0\text{ V}/3.0\text{ V}$		3.0		MHz
操作稳定等待时间 ^注	t_{OP0}	$AV_{REF} = 3.0\text{ V}$		10		μs

注 在运算放大器 0 操作使能后 ($OPAMP0E = 1$)，直到满足运算放大器 0 的 DC 和 AC 特性进入一种状态所需要的时间。

注意事项 根据产品安装这些引脚。参考本节开始处的注意事项 2。


(5) 比较器

($T_A = -40$ 至 $+105^\circ\text{C}$, $2.7\text{ V} \leq AV_{REF} \leq V_{DD} \leq 5.5\text{ V}$, $V_{SS} = AV_{SS} = 0\text{ V}$)

参数	符号	条件	最小值	典型值	最大值	单位
输入偏置电压	V_{IOCOMP}			± 5	± 40	mV
输入电压范围	V_{ICMP}	CMP0+, CMP1+, CMP2+	0		AV_{REF}	V
		CMPCOM	0.045		$0.9 AV_{REF}$	V
内部参考电压偏差	V_{IREF}				$60^{\#1}$	mV
响应时间	t_{CR} , t_{CF}	输入放大 $\pm 100\text{ mV}$		70	150	ns
操作稳定等待时间 ^{#2}	t_{CMP}				1	μs
参考电压稳定等待时间	t_{VR}	CVRE: $0 \rightarrow 1^{\#3}$			20	μs
		CVRE = 1, 参考电压改变时 ^{#4}			5	μs

<R>

- 注
1. CnVRS4 至 CnVRS0 位 ($n = 0$ 至 2) 置为 1, 1, 1, 1, 1 时, 内部参考电压范围是 $1.58\text{ V} \pm 60\text{ mV}$.
 2. 在比较器操作使能后 (CMPnEN 位 = 1: $n = 0$ 至 2), 直到进入满足比较器的 DC 和 AC 特性的状态所需要的时间。
 3. 在内部参考电压 (CVRE 位=1) 工作使能, 并且等待工作稳定时间结束后, 使能比较器输出 (CnOE bit = 1; $n = 0$ 至 2)。
 4. 在内部参考电压 (CVRE 位=1) 工作使能, 改变内部参考电压电平, 并且等待工作稳定时间结束后, 使能比较器输出 (CnOE bit = 1; $n = 0$ 至 2)。



注意事项 根据产品安装这些引脚。参考本节开始处的注意事项 2。


(6) POC

($T_A = -40$ 至 $+105^\circ\text{C}$, $V_{SS} = 0\text{ V}$)

参数	符号	条件	最小值	典型值	最大值	单位
检测电压	V_{POR}		1.52	1.61	1.70	V
	V_{PDR}		1.50	1.59	1.68	V
电源供应电压上升斜坡	t_{PTH}	V_{DD} 的变化斜坡: $0\text{ V} \rightarrow V_{POR}$	0.5			V/ms
最小脉冲宽度	t_{PW}	电压下降时	200			μs
检测延迟时间					200	μs

注意事项 $1.8\text{ V} \leq V_{DD} < 2.7\text{ V}$ 时, CPU 可工作于 $f_{IH} = 4\text{ MHz}$ (典型值)。

POC 电路时序



注意事项 根据产品安装这些引脚。参考本节开始处的注意事项 2。

(7) 供应电压上升时间

($T_A = -40$ 至 $+105^\circ\text{C}$, $V_{SS} = 0\text{ V}$)

参数	符号	条件	最小值	典型值	最大值	单位
上升至 2.7 V (V_{DD} (最小值)) [*] 的最大时间 ($V_{DD}: 0\text{ V} \rightarrow 2.7\text{ V}$)	t_{PUP1}	当不使用 RESET 输入时, LVI 默认启动功能停止被设置 (LVISTART (选项字节) = 0)			5.4	ms
上升至 2.7 V (V_{DD} (最小值)) [*] 的最大时间 (解除 RESET 输入 $\rightarrow V_{DD}: 2.7\text{ V}$)	t_{PUP2}	当使用 RESET 输入时, LVI 默认启动功能停止被设置 (LVISTART (选项字节) = 0)			1.9	ms


注 M 确保在比这短的时间内上升供应电源。

注意事项 保证操作的范围时 $2.7\text{ V} \leq V_{DD} \leq 5.5\text{ V}$ 。在开启电源斜率超过 0.5 V/ms (最小值), 后, 若要电压上升达到 2.7 V , 则执行以下操作之一:


- 电源开启后, 向 $\overline{\text{RESET}}$ 引脚输入低电平直到电压达到 2.7 V 。
- 用选项字节设置 LVI 默认启动功能进行工作 (LVISTART = 1), 执行等待处理直到供应电压从 1.91 V (典型值) 上升至 2.7 V 。

供电电压上升时间时序

- 当不使用 $\overline{\text{RESET}}$ 引脚时



- 当使用 $\overline{\text{RESET}}$ 引脚时 (在 POC 解除后, 当 $\overline{\text{RESET}}$ 引脚解除内部复位时)



注意事项 根据产品安装这些引脚。参考本节开始处的注意事项 2。

(8) LVI


($T_A = -40$ 至 $+105^\circ\text{C}$, $V_{PDR} \leq V_{DD} \leq 5.5\text{ V}$, $A_{VREF} \leq V_{DD}$, $V_{SS} = 0\text{ V}$)

参数	符号	条件	最小值	典型值	最大值	单位
检测电压	供应电压电平	V_{LVI0}	4.12	4.22	4.32	V
		V_{LVI1}	3.97	4.07	4.17	V
		V_{LVI2}	3.82	3.92	4.02	V
		V_{LVI3}	3.66	3.76	3.86	V
		V_{LVI4}	3.51	3.61	3.71	V
		V_{LVI5}	3.35	3.45	3.55	V
		V_{LVI6}	3.20	3.30	3.40	V
		V_{LVI7}	3.05	3.15	3.25	V
		V_{LVI8}	2.89	2.99	3.09	V
		V_{LVI9}	2.74	2.84	2.94	V
	V_{DDLVI}	当设置 LVI 默认启动功能使能时 ($LVI_{START} = 1$)	1.81	1.91	2.01	V
最小脉冲宽度	t_{LW}		200			μs
检测延迟时间					200	μs
操作稳定等待时间 [#]	t_{LWAIT}				10	μs

注 从设置低压检测寄存器 (LVIM) 的位 7 (LVION) 为 1 到操作稳定所需要的时间

备注 $V_{LVI(n-1)} > V_{LVI n}$: $n = 1$ 至 9

LVI 电路时序




注意事项 根据产品安装这些引脚。参考本节开始处的注意事项 2。

数据存储 STOP 模式低供应电压数据保持特性($T_A = -40$ 至 $+105^\circ\text{C}$)

参数	符号	条件	最小值	典型值	最大值	单位
数据保持供应电压	V _{DDDR}		1.50 ^注		5.5	V

注 该值取决于 POC 检测电压。当电压下降时，数据保持直到 POC 复位有效为止，但当 POC 复位有效时数据不再被保持。



<R> Flash 存储器编程特性

(T_A = -40 至+105°C, 2.7 V ≤ V_{DD} ≤ 5.5 V, AV_{REF} ≤ V_{DD}, V_{SS} = AV_{SS} = 0 V)

• 基本特性

参数	符号	条件				最小值	典型值	最大值	单位
V _{DD} 供电电流	I _{DD}						4.5	14	mA
各芯片重写次数	C _{erwr}	1 次擦除 + 擦除后 1 次写入 = 1 次重写 ^{注1}	通常模式 (RMC = 00H)	使用 flash 存储器编程器, 并且使用 NEC 电子提供的库时	保留: 15 年	1000			次
				使用 NEC 电子提供的 EEPROM 仿真库, 且重写 ROM 容量为 4KB 时	保留: 5 年	10000			次
			低功耗模式 (RMC = 56H)	使用 NEC 电子提供的自编程库 ^{注2} , EEPROM 模拟库时 (可重复写入 ROM 大小为 4KB)	保留: 5 年	1000			次
工作温度		使用 flash 编程器时: 10 至 40 °C, 自编程期间: -40 至+105 °C							
工作电压范围		通常模式 (RMC = 00H)	使用 flash 编程器时		2.7 至 5.5 V@8 MHz (MAX.)				
			自编程期间		2.7 至 5.5 V@10 MHz (MAX.)				
		低功耗模式(RMC = 56H)	自编程期间		2.7 至 5.5 V@5 MHz (MAX.)				


- 注
1. 出厂后首次对产品进行写入时, "擦除" → "写入" 和 "单写入" 都被当作是一次重写。
 2. 仅可以重写数据区域。

第二十九章 封装图

29.1 78K0/IY2

- μ PD78F0740MA-FAA-AX, 78F0741MA-FAA-AX, 78F0742MA-FAA-AX, 78F0750MA-FAA-AX, 78F0751MA-FAA-AX, 78F0752MA-FAA-AX

16引脚 SSOP 塑封 (4.4x5.0)



(单位 :mm)

项目	尺寸
D	5.00±0.15
D1	5.20±0.15
E	4.40±0.20
HE	6.40±0.20
A	1.725 MAX.
A1	0.125±0.05
A2	1.50
A3	0.25
e	0.65
bp	0.22 ^{+0.08} _{-0.07}
c	0.15 ^{+0.03} _{-0.04}
L	0.50
Lp	0.60±0.10
L1	1.00±0.20
x	0.13
y	0.10
θ	3° ^{+5°} _{-3°}
ZD	0.325


P16ML-65-FAA

© NEC Electronics Corporation 2008

29.2 78K0/IA2

- μ PD78F0743MC-CAA-AX, 78F0744MC-CAA-AX, 78F0753MC-CAA-AX, 78F0754MC-CAA-AX

20引脚 SSOP塑封 (7.62 mm (300))



注
在最大限度材料条件下，每条引线中心线位于其真实位置的 0.13 mm 内。

(单位:mm)

项目	尺寸
A	6.50±0.10
B	0.325
C	0.65 (T.P.)
D	0.22 ^{+0.10} _{-0.05}
E	0.10±0.05
F	1.30±0.10
G	1.20
H	8.10±0.20
I	6.10±0.10
J	1.00±0.20
K	0.15 ^{+0.05} _{-0.01}
L	0.50
M	0.13
N	0.10
P	3° ^{+5°} _{-3°}
T	0.25(T.P)
U	0.60±0.15
V	0.25 MAX.
W	0.15 MAX.


P20MC-65-CAA

© NEC Electronics Corporation 2005

29.3 78K0/IB2

- μ PD78F0745MC-CAB-AX, 78F0746MC-CAB-AX, 78F0755MC-CAB-AX, 78F0756MC-CAB-AX

30引脚SSOP 塑封(7.62mm (300))



注
在最大限度材料条件下，每条引线中心线位于其
真实位置的0.13 mm 内。

(单位:mm)	
项目	尺寸
A	9.70±0.10
B	0.30
C	0.65 (T.P.)
D	0.22 ^{+0.10} _{-0.05}
E	0.10±0.05
F	1.30±0.10
G	1.20
H	8.10±0.20
I	6.10±0.10
J	1.00±0.20
K	0.15 ^{+0.05} _{-0.01}
L	0.50
M	0.13
N	0.10
P	3° ^{+5°} _{-3°}
T	0.25(T.P.)
U	0.60±0.15
V	0.25 MAX.
W	0.15 MAX.

P30MC-65-CAB

© NEC Electronics Corporation 2005

第三十章 推荐的焊接条件

这些产品应该按照下表推荐条件进行焊接和安装。

关于除以下推荐之外的焊接方法和条件，请联系 NEC Electronics 的产品经销商。

有关技术信息，请参阅以下网站：

半导体器件安装手册 (<http://www.necel.com/pkg/en/mount/index.html>)

表 30-1. 表面安装类型焊接条件（初稿）

焊接方法	焊接条件	推荐的条件符号
红外回流	封装峰值温度：260°C，时间：最多 60 秒（在 220°C 或更高），计数：3 次或更少，暴露限度：7 天 [※] （此后，在 125°C 下预烘干 20 到 72 小时）	IR60-107-3
波动焊接	金属熔化温度：最大 260°C，时间：最长 10 秒，次数：一次， 预热温度：最大 120°C（封装表面温度），暴露限度：7 天 [※] （此后，在 125°C 下预烘干 20 到 72 小时）	WS60-107-1
局部加热	引脚温度：最大 350°C，时间：最多 3 秒（每行引脚）	-

注 打开干燥包封装之后，在 25°C 或更低以及 65% RH 或更低的条件下于可允许的存储期限内存储。

注意事项 1. 严禁不同焊接方法一起使用（局部加热除外）。

2. **78K0/1x2** 微控制器具有片上调试功能，用于开发和评估。请不要在量产时使用该产品的片上调试功能，因为使用该功能时，可能会超出 flash 内存能保证的可重写次数，因此产品当可靠性得不到保证。NEC 电子对使用片上调试功能时产生的问题概不负责。

第三十一章 等待注意事项

31.1 等待注意事项

本产品有两种内部系统总线。

一种是 CPU 总线，另外一种是用来与低速外围硬件接口的外围总线。

由于 CPU 总线的时钟和外围总线的时钟是不同步，所以如果访问 CPU 与访问外围硬件冲突，则有可能传送无法预料的非法数据。

因此，当访问有可能引起冲突的外围硬件时，CPU 重复执行处理，直到传送正确的数据为止。

结果，CPU 不能开始下一个指令处理，而是等待。如果发生这种情况，则用等待时钟的个数来增加指令执行时钟的个数（关于等待时钟的个数参见表 31-1）。当执行实时处理时，必须加以注意。

31.2 产生等待的外设硬件

表 31-1 列出了通过 CPU 访问时产生等待请求的寄存器，以及 CPU 等待时钟数。

表 31-1. 产生等待的寄存器和 CPU 等待时钟的数目 (1/2)

外围硬件	寄存器	访问类型	等待时钟的数目
16 位定时器 X0, X1	TX0CCR0, TX1CCR0 (捕获操作期间)	读取	3 个时钟
<p>以上的时钟数目是当为 CPU 何 16 位定时器 X0 和 X1 选择相同源时钟时的数目。等待时钟的数量可以由以下表达式在以下条件下计算得到。</p> <p><等待时钟个数的计算></p> <ul style="list-style-type: none"> 等待时钟的个数 = $\frac{3 f_{CPU}}{f_{TMXS}} + 1$ <p>* 若等待时钟的个数/f_{CPU} ≤ CPU 时钟的低电平宽度，则舍去小数部分； 若等待时钟的个数/f_{CPU} > CPU 时钟的低电平宽度，则小数部分按四舍五入法调高为整数。</p> <p><最大/最小等待时钟数的条件></p> <ul style="list-style-type: none"> 最大数目：CPU 的最大速度 (20 MHz)，TMX0 和 TMX1 时钟的最低速度 (156.25 kHz) 最小数目：CPU 的最小速度 (1.25 MHz)，TMX0 和 TMX1 时钟的最高速度 (40 MHz：使用 f_{TMX} 时/20 MHz：使用 f_{PRS} 时) <p>f_{TMXS}：16 位定时器 X0 和 X1 选择时钟频率 f_{TMX}：TMX 控制时钟频率 f_{CPU}：CPU 时钟频率 f_{PRS}：外围硬件时钟频率</p>			

注意事项 当外围硬件时钟 (f_{PRS}) 停止时，禁止用发出等待请求的访问方式访问以上列出的寄存器。

备注 该时钟为 CPU 时钟 (f_{CPU})。

表 31-1. 产生等待的寄存器和 CPU 等待时钟的数目 (2/2)

外围硬件	寄存器	访问类型	等待时钟的数目
串行接口 UART6	ASIS6	读取	1 个时钟 (固定)
串行接口 IICA	IICAS0	读取	1 个时钟 (固定)
A/D 转换器	ADM0	写入	1 至 5 个时钟 (选择 $f_{AD} = f_{PRS}/2$ 时)
	ADS	写入	1 至 7 个时钟 (选择 $f_{AD} = f_{PRS}/3$ 时)
	ADPC0, ADPC1	写入	1 至 9 个时钟 (选择 $f_{AD} = f_{PRS}/4$ 时)
	ADCR, ADCRH, ADCRL, ADCRX0, ADCRX1, ADCRX0L, ADCRX1L	读取	2 至 13 个时钟 (选择 $f_{AD} = f_{PRS}/6$ 时) 2 至 17 个时钟 (选择 $f_{AD} = f_{PRS}/8$ 时) 2 至 25 个时钟 (选择 $f_{AD} = f_{PRS}/12$ 时)
<p>以上时钟数目是为 CPU 何外围硬件选择相同源时钟时的数目。等待时钟的数量可以由以下表达式在以下条件下计算得到。</p> <p><等待时钟个数的计算></p> <ul style="list-style-type: none"> 等待时钟的个数 = $\frac{2 f_{CPU}}{f_{AD}} + 1$ <p>* 如果等待时钟数 ≤ 0.5 则省略小数部分, 如果等待时钟数 > 0.5 则小数部分只入不舍。</p> <p><最大/最小等待时钟数的条件></p> <ul style="list-style-type: none"> 最大数目: CPU 的最大速度 (f_{XP}), A/D 转换时钟的最低速度 ($f_{PRS}/12$) 最小数目: CPU 的最小速度 ($f_{XP}/16$), A/D 转换时钟的最高速度 (f_{PRS}) <p>f_{AD}: A/D 转换时钟频率 (f_{PRS} 至 $f_{PRS}/12$)</p> <p>f_{CPU}: CPU 时钟频率</p> <p>f_{PRS}: 外围硬件时钟频率</p> <p>f_{XP}: 主系统时钟频率</p>			

注意事项 当外围硬件时钟 (f_{PRS}) 停止时, 禁止用发出等待请求的访问方式访问以上列出的寄存器。


备注 该时钟为 CPU 时钟 (f_{CPU})。

附录 A 开发工具

以下开发工具可用来开发使用 78K0/1x2 微控制器的系统。

图 A-1 显示了开发工具的配置。

图 A-1. 开发工具配置(1/2)


(1) 当使用片上仿真器 QB-78K0IX2^{注4}

- 注
1. 从开发工具网站下载 78K0/1x2 微控制器 (DF780756)设备文件和集成调试器 ID78K0-QB (<http://www.necel.com/micro/en/ods/index.html>).
 2. 项目管理器 PM+ 包含在汇编包中。
PM+ 只能在 WindowsTM 下运行。
 3. 指令仿真版包含在软件包内。
 4. 部分产品开发中。

<R>

图 A-1. 开发工具配置(2/2)

(2) 当使用具有编程功能的片上调试仿真器 QB-MINI2 时。



- 注
1. 从开发工具网站下载 78K0/1x2 微控制器 (DF780756) 设备文件和集成调试器 ID78K0-QB (<http://www.necel.com/micro/en/ods/index.html>).
 2. 项目管理器 PM+ 包含在汇编包中。
PM+ 只能在 Windows 下运行。
 3. 片上调试仿真器 QB-MINI2 提供 USB 接口电缆、16-引脚目标电缆、10-引脚目标电缆和 78K0-OCD 板。另外，从开发工具网站下载 QB-MINI2 的软件操作 (<http://www.necel.com/micro/en/ods/index.html>).
 4. 仅用于当使用 QB-MINI2 作为片上调试仿真器时。
 5. 指令仿真版包含在软件包内。

<R>

A.1 软件包

SP78K0 78K0 微控制器软件包	本软件包的开发工具(软件)与 78K0 微控制器通用
------------------------	----------------------------

A.2 语言处理软件

RA78K0 ^{註1} 汇编包	<p>本汇编器将用程序写入存储器后转换为微控制器执行的目标代码。 该汇编器还具有自动创建符号表和转移指令优化的功能。 汇编器需要与设备文件 (DF780756)配合使用。</p> <p><在 PC 环境中使用 RA78K0 的预注意事项> 汇编包是基于 DOS 的应用, 它也可以在 Windows 下使用, 然而项目管理器 (PM+)只能在 Windows 下使用. PM+包含在汇编包内。</p>
CC78K0 ^{註1} C 编译包	<p>本编译器将用 C 语言写的程序转换为微控制器执行的目标代码。 编译器应与设备文件和汇编包配合使用。</p> <p><在 PC 环境中使用 CC78K0 的预注意事项> C 编译器是基于 DOS 的应用。它也可以在 Windows 下使用, 然而项目管理器 (PM+)只能在 Windows 下使用。PM+包含在汇编包内。</p>
DF780756 ^{註2,3} 设备文件	<p>该文件包含设备的特殊信息。 该设备需要与工具(RA78K0, CC78K0, ID78K0-QB 和系统仿真器)配合使用。 相应 OS 和主机根据所使用的工具不同而异。</p>

- 注
1. 如果 RA78K0 和 CC78K0 的版本是 Ver.4.00 或更高版本, RA78K0 和 CC78K0 的不同版本可以安装在相同的机器上。
 2. DF780756 可以在 RA78K0, CC78K0, ID78K0-QB 和系统仿真器中通用, 从开发工具站点下载 DF780588 (<http://www.necel.com/micro/en/ods/index.html>).
 3. 开发中

A.3 Flash 存储器编程工具

A.3.1 当使用flash存储器编程器PG-FP5 和FL-PR5 时

PG-FP5, FL-PR5 Flash 存储器编程器	专用于具有片上 Flash 存储的微控制器编程。
FA-xxxx ^{注1} Flash 存储器编程器适配器	Flash 存储器编程适配器用于连接到 flash 存储器编程器以供使用

注 1. The part numbers of the flash memory programming adapter and the packages of the target device are described below.

目标设备封装		Flash 存储器编程器适配器
78K0/IY2	16 引脚塑封 SSOP (MA-FAA 型)	FA-78F0752MA-FAA-RX ^{注2}
78K0/IA2	20 引脚塑封 SSOP (MC-CAA 型)	FA-78F0754MC-CAA-RX ^{注2}
78K0/IB2	30 引脚塑封 SSOP (MC-CAB 型)	FA-78F0756MC-CAB-RX

2. 开发中

备注 1. FL-PR5 是 Naito Densei Machida Mfg. Co., Ltd. 的产品。
TEL: +81-42-750-4172 Naito Densei Machida Mfg. Co., Ltd.
2. 使用 flash 存储器编程适配器的最新版本。

A.3.2 当使用具有编程功能的片上调试仿真器QB-MINI2 时

QB-MINI2 具有编程功能的片上调试仿真器	专用于具有片上 Flash 存储的微控制器编程。其也可作为片上调试仿真器应用，当用 78K0/Ix2 微控制器开发应用系统时，用于调试硬件和软件。当用作 flash 存储器编程器时，其应与连接电缆（16 引脚电缆）和用于连接主机的 USB 接口电缆一起使用。
目标连接器规格	16 引脚通用连接器 (2.54 mm 宽度)

备注 从开发工具站点下载 QB-MINI2 操作软件
(<http://www.necel.com/micro/en/ods/index.html>).

A.4 调试工具 (硬件)

A.4.1 当使用片上仿真器时

QB-78K0IX2 [®] 片上仿真器	当开发使用 78K0/1x2 微控制器的应用系统时，利用在线仿真器调试其硬件和软件。其支持集成调试器 (ID78K0-QB)。该仿真器应与一个供电单元、仿真探头配合使用，USB 用于将其连接至主机。
----------------------------------	---

注 开发中

A.4.2 当使用具有编程功能的片上调试仿真器 QB-MINI2 时

QB-MINI2 具有编程功能的片上调试仿真器	当用 78K0/1x2 微控制器开发应用系统时，片上调试仿真器用于调试硬件和软件。其也可作为 flash 存储器编程器，专用于具有片上 flash 存储器的微控制器。当用作片上调试仿真器时，其应与连接电缆 (16 引脚电缆) 和用于连接主机的 USB 接口电缆一起使用。
目标连接器规格	16 引脚通用连接器 (2.54 mm 宽度)

备注 从开发工具站点下载 QB-MINI2 操作软件
(<http://www.necel.com/micro/en/ods/index.html>).

A.5 调试工具 (软件)

ID78K0-QB 集成调试器	本调试器支持 78K0R 微控制器的在线仿真。ID78K0R-QB 是基于 Windows 的软件。它具有改进的 C 兼容调试功能，并且，使用一个集成窗口显示源程序追踪执行结果，以及相关的源文件显示、反汇编显示、存储显示。本调试器应该配合设备文件使用 (DF780756)。
SM+用于 78K0 的系统仿真器	系统仿真器是基于 Windows 的软件。它用于在 C 源程序或汇编程序执行调试时，在主机上进行目标系统仿真。使用系统仿真允许应用逻辑测试完成，及硬件开发中在独立的平台下进行测试，因此需要提供高效的开放环境和软件质量。系统仿真器应该与设备文件(DF780756)配合使用。

[A]

ADCR:	10 位 A/D 转换结果寄存器	354
ADCRH:	8 位 A/D 转换结果寄存器 H	355
ADCRL:	8 位 A/D 转换结果寄存器 L	355
ADCRX0:	用于 TMX0 同步 10 位 A/D 转换结果寄存器	356
ADCRX0L:	用于 TMX0 同步 8 位 A/D 转换结果寄存器 L	356
ADCRX1:	用于 TMX1 同步 10 位 A/D 转换结果寄存器	356
ADCRX1L:	用于 TMX1 同步 8 位 A/D 转换结果寄存器 L	356
ADM0:	A/D 转换模式寄存器 0	350
ADPC0:	A/D 端口配置寄存器 0	141, 359, 385, 402
ADPC1:	A/D 端口配置寄存器 1	141, 359
ADS:	模拟输入通道指定寄存器	357, 386
AMP0M:	运算放大器控制寄存器	384
ASICL6:	LIN 工作控制寄存器 6	423
ASIF6:	UART 发送状态寄存器 6	420
ASIM6:	UART/DALI 工作模式寄存器 6	417
ASIS6:	UART/DALI 接收错误状态寄存器 6	419

[B]

BRGC6:	波特率生成控制寄存器 6	422
--------	--------------------	-----

[C]

C0CTL:	比较器 0 控制寄存器	393
C0RVM:	DA0 内部参考电压选择寄存器	397
C1CTL:	比较器 1 控制寄存器	393
C1RVM:	DA1 内部参考电压选择寄存器	397
C2CTL:	比较器 2 控制寄存器	393
C2RVM:	DA2 内部参考电压选择寄存器	397
CKSR6:	时钟选择寄存器 6	420
CMP01:	8 位定时器 H 比较寄存器 01	317
CMP11:	8 位定时器 H 比较寄存器 11	317
CMPFLG:	比较器输出标志寄存器	401
CR000:	16 位定时器捕获/比较寄存器 000	236
CR010:	16 位定时器捕获/比较寄存器 010	236
CR51:	8 位定时器 比较寄存器 51	307
CRC00:	捕获/比较 控制寄存器 00	241
CSIC11:	串行时钟选择寄存器 11	534
CSIM11:	串行工作模式寄存器 11	533

[E]

EGNCTL0:	外部中断下降沿使能寄存器 0	570
EGNCTL1:	外部中断下降沿使能寄存器 1	570
EGPCTL0:	外部中断上升沿使能寄存器 0	570
EGPCTL1:	外部中断上升沿使能寄存器 1	570

[F]

FPCTL: 自编程模式控制寄存器648

[H]

HIZTREN: 高阻抗输出功能使能寄存器227

HIZTRS: 高阻抗输出模式选择寄存器228

HZA0CTL0: 高阻抗输出功能控制寄存器 0229

[I]

IF0H: 中断请求标志寄存器 0H559

IF0L: 中断请求标志寄存器 0L559

IF1H: 中断请求标志寄存器 1H559

IF1L: 中断请求标志寄存器 1L559

IICA: IICA 移位寄存器459

IICACTL0: IICA 控制寄存器 0461

IICACTL1: IICA 控制寄存器 1470

IICAF0: IICA 标志寄存器 0468

IICAS0: IICA 状态寄存器 0466

IICWH: IICA 高电平宽度设置寄存器472

IICWL: IICA 低电平宽度设置寄存器472

IMS: 内部存储器容量切换寄存器635

ISC: 输入切换控制寄存器425

[L]

LVIM: 低电压检测寄存器612

LVIS: 低电压检测电平选择寄存器614

[M]

MCM: 主时钟模式寄存器161

MK0H: 中断屏蔽标志寄存器 0H563

MK0L: 中断屏蔽标志寄存器 0L563

MK1H: 中断屏蔽标志寄存器 1H563

MK1L: I 中断屏蔽标志寄存器 1L563

MOC: 主 OSC 控制寄存器160

MULOH: 16 位高位乘法结果存储寄存器550

MULOL: 16 位低位乘法结果存储寄存器550

MULA: 乘法输入数据寄存器 A551

MULB: 乘法输入数据寄存器 B551

MUXSEL: 端口复用切换控制寄存器143, 247, 309, 321, 569

[O]

OSCCTL: 时钟工作模式选择寄存器156

OSTC: 振荡稳定时间计数状态寄存器162, 582

OSTS: 振荡稳定时间选择寄存器163, 583

[P]

P0: 端口寄存器 0137

P2: 端口寄存器 2137

P3: 端口寄存器 3137

P6:	端口寄存器 6.....	137
P7:	端口寄存器 7.....	137
P12:	端口寄存器 12.....	137
PCC:	时钟处理控制寄存器	157
PIM6:	端口输入模式寄存器 6	140, 472
PM0:	端口模式寄存器 0.....	135, 248, 310, 322, 536
PM2:	端口模式寄存器 2.....	135, 360, 387, 403
PM3:	端口模式寄存器 3.....	135, 201, 310, 322, 536
PM6:	端口模式寄存器 6.....	135, 425, 473
PM7:	端口模式寄存器 7.....	135, 360
POM6:	端口输出模式寄存器 6	140, 426, 473
PR0H:	优先级指定标志寄存器 0H	566
PR0L:	优先级指定标志寄存器 0L.....	566
PR1H:	优先级指定标志寄存器 1H	566
PR1L:	优先级指定标志寄存器 1L.....	566
PRM00:	预分屏模式寄存器 00.....	245
PU0:	上拉电阻选择寄存器 0	138
PU3:	上拉电阻选择寄存器 3	138
PU6:	上拉电阻选择寄存器 6	138
PU12:	上拉电阻选择寄存器 12	138
[R]		
RCM:	内部振荡模式寄存器	158
RESF:	复位控制标志寄存器	604
RMC:	稳压器模式控制寄存器.....	627
RSTMASK:	复位引脚模式寄存器	141
RXB6:	UART 接收缓冲寄存器 6.....	415
RXBDL:	DALI 接收缓冲寄存器.....	415
RXS6:	UART/DALI 接收移位寄存器 6.....	415
[S]		
SIO11:	串行 I/O 移位寄存器 11.....	533
SOTB11:	传输缓冲寄存器 11.....	532
SVA0:	从机地址寄存器 0.....	459
[T]		
TCL51:	定时器时钟选择寄存器 51.....	308
TM00:	16 位定时器计数器 00.....	235
TM51:	8 位定时器计数器 51.....	306
TMC00:	16 位定时器模式 控制寄存器 00	240
TMC51:	8 位定时器模式 控制寄存器 51	309
TMCYC1:	8 位定时器 H 传送控制寄存器 1.....	320
TMHMD1:	8 位定时器 H 模式寄存器 1.....	318
TOC00:	16 位定时器输出控制寄存器 00	243
TX0CCR0:	16 位定时器 X0 捕获/比较寄存器 0.....	188
TX0CR0:	16 位定时器 X0 比较寄存器 0	188
TX0CR1:	16 位定时器 X0 比较寄存器 1.....	188

TX0CR2:	16 位定时器 X0 比较寄存器 2	188
TX0CR3:	16 位定时器 X0 比较寄存器 3	188
TX0CTL0:	16 位定时器 X0 工作控制寄存器 0	190
TX0CTL1:	16 位定时器 X0 工作控制寄存器 1	192
TX0CTL2:	16 位定时器 X0 工作控制寄存器 2	193
TX0CTL3:	16 位定时器 X0 工作控制寄存器 3	195
TX0CTL4:	16 位定时器 X0 工作控制寄存器 4	197
TX0IOC0:	16 位定时器 X0 输出控制寄存器 0	199
TX1CCR0:	16 位定时器 X1 捕获/比较寄存器 0	188
TX1CR0:	16 位定时器 X1 比较寄存器 0	188
TX1CR1:	16 位定时器 X1 比较寄存器 1	188
TX1CR2:	16 位定时器 X1 比较寄存器 2	188
TX1CR3:	16 位定时器 X1 比较寄存器 3	188
TX1CTL0:	16 位定时器 X1 工作控制寄存器 0	190
TX1CTL1:	16 位定时器 X1 工作控制寄存器 1	192
TX1CTL2:	16 位定时器 X1 工作控制寄存器 2	193
TX1CTL3:	16 位定时器 X1 工作控制寄存器 3	195
TX1CTL4:	16 位定时器 X1 工作控制寄存器 4	197
TX1IOC0:	16 位定时器 X1 输出控制寄存器 0	199
TXB6:	UART/DALI 发送缓冲寄存器 6	415
TXS6:	UART/DALI 发送移位寄存器 6	415
[U]		
UADLCTL:	UART/DALI 模式 控制寄存器	416
[W]		
WDTE:	看门狗定时器使能寄存器	341

附录 C 修订历史

C.1 本版主要修订历史

(1/5)

页码	说明	分类
前言		
p.7	修改相关文档	(e)
第一章 概述		
p.17	修改 1.1 特性	(b)
p.19	修改 1.2 订购信息的[元件编号]和[元件编号举例]	(c)
p.27	修改 1.5 功能概要的说明	(c)
第二章 引脚功能		
pp.31, 33, 36	修改 RESET 引脚说明	(c)
p.42	增加 2.2.5 P70 (端口 7) 注意事项 2	(c)
p.43	增加 2.2.6 P121, P122,和 P125 (端口 12) 注意事项	(c)
p.45	修改, 删除表 2-2. 引脚 I/O 电路列表(78K0/IY2)的注 3	(b, c)
p.46	修改, 删除表 2-3. 引脚 I/O 电路列表(78K0/IA2)的注 3	(b, c)
p.47	修改, 删除注 3 in 表 2-4. 引脚 I/O 电路列表(78K0/IB2)的注 3	(b, c)
p.50	修改图 2-1. 引脚 I/O 电路列表(3/3)的 Type 42-A	(b)
第三章 CPU 架构		
pp.67 至 86	修改 表 3-6 特殊功能寄存器列表: 78K0/IY2 到 表 3-8 特殊功能寄存器列表: 78K0/IA2	(a, c)
第四章 端口功能		
pp.108 至 110	修改 表 4-6 P20/ANI0/AMP-, P22/ANI2/AMP+ 引脚的设置功能至 表 4-9 P26/ANI6/CMPCOM 引脚的设置功能	(c)
p.132	增加 注意事项 3 至 4.2.6 端口 12	(c)
p.133	修改图 4-23 P121, P122 的框图	(a)
p.134	增加 注意事项 至图 4-24. P125 的框图	(c)
p.140	增加说明 至 4.3 (5) 端口输出模式寄存器 6 (POM6)	(c)
p.149	增加 注 3 至 表 4-13 使用复用功能时端口寄存器和输出锁存器的设置(78K0/IA2) (2/2)	(c)
p.151	增加 注 3 至 表 4-14 使用复用功能时端口寄存器和输出锁存器的设置(78K0/IB2) (2/2)	(c)
第五章 时钟发生器		
p.155	增加 注 至图 5-1 时钟发生器框图	(c)
p.160	增加 注意事项 1 至图 5-5 主 OSC 控制寄存器 (MOC) 的格式	(c)
pp.169 至 171	修改图 5-12 供电电压开启时时钟发生器的操作 (设置了停止 LVI 默认开始功能时 (选项字节: LVIOFF = 1) 且变为 20 MHz 内部高速振荡时钟) (LVISTART = 0)) 和 图 5-13 供电电压开启时时钟发生器的操作 (设置了使能 LVI 默认开始功能 (选项字节: LVIOFF = 0) 且变为 20 MHz 内部高速振荡时钟时) (LVISTART = 1))	(c)

备注 在上表中“分类”项按照以下内容来分类。

- (a): 错误更改, (b): 规格的增加/更改, (c): 说明或注的增加/更改,
- (d): 封装,料号或管理部门的增加/更改, (e): 相关文档的增加/更改

页码	说明	分类
第五章 时钟发生器		
p.178	修改 of 图 5-14. CPU 时钟状态转换框图 (设置 LVI 默认启动模式功能停止 (选项字节: LVISTART = 0))	(a)
p.181	增加 注意事项 至 表 5-4. CPU 时钟转换和 SFR 寄存器设置示例(3/3)	(c)
第六章 16 位定时器 X0 和 X1		
p.184	增加 (6) 定时器输出功能 (通过联动 8 位定时器 H1)至 (10) 高阻抗输出控制功能 (通过比较器和 INTPO 联动)至 6.1 16 位定时器 X0 和 X1 的功能	(c)
p.186	修改图 6-2 16 位定时器 X1 的框图	(a)
p.188	增加 注意事项 至 6.2 (1) 16 位定时器 Xn 捕获/比较寄存器 0 (TXnCCR0)	(c)
pp.192, 193	修改, 增加 注意事项 3 至图 6-8 16 位定时器 X0 操作控制寄存器 1 (TX0CTL1)的格式	(a, c)
p.193	增加 注意事项 3 至图 6-9 16 位定时器 X1 操作控制寄存器 1 (TX1CTL1)的格式	(c)
pp.194, 195	增加 注意事项 2, 3 至图 6-10 16 位定时器 X0 操作控制寄存器 2 (TX0CTL2)的格式和图 6-11 16 位定时器 X1 操作控制寄存器 2 (TX1CTL2)的格式	(c)
pp.196 至 198	修改图 6-12 16 位定时器 X0 操作控制寄存器 3 (TX0CTL3)的格式至图 6-14 16 位定时器 X1 操作控制寄存器 4 (TX1CTL4)的格式	(a)
pp.205, 206, 209, 212	修改 6.4 (1) PWM 输出操作 (单次输出) 至 (4) PWM 输出操作 (TMX0 和 TMX1 同步启动模式)	(a, c)
pp.220, 221	增加 注 1, 2 至图 6-34 16 位定时器 X0 输出配置的框图 至图 6-36. 16 位定时器 X0 和 X1 输出配置的框图	(c)
pp.221, 223, 224	修改 6.5 (1) 联动模式 1 (定时器复位模式) 至 (3) 联动模式 3 (定时器输出复位模式)	(a)
p.230	修改图 6-46 高阻抗输出功能控制寄存器 0 (HZA0CTL0) 的格式(2/2)	(a)
第八章 8 位定时器/事件计数器 51		
p.306	修改图 8-1 8 位定时器/事件计数器 51 的框图	(a)
第十一章 A/D 转换器		
p.347	修改图 11-1 A/D 转换器的功能	(a)
p.351	修改图 11-3. 使用比较器时的时序图的方式表达	(c)
pp.352, 353	修改表 11-2. A/D 转换时间限制的方式表达	(c)
p.358	修改图 11-10 模拟输入通道指定寄存器 (ADS) 的格式(2/2) 和 注意事项 3	(b)
pp.362 至 364	修改表 11-3 P20/ANI0/AMP-, P22/ANI2/AMP+ 引脚的设置功能至 表 11-6 P26/ANI6/CMPCOM 引脚的设置功能	(c)
pp.367, 369	修改 注意事项 2, 4 11.4.1 A/D 转换器的基本操作 (软件触发模式) 和 11.4.2 A/D 转换器的基本操作 (定时器触发模式)	(a, b)
p.372	修改 注意事项 2 11.4.4 A/D 转换器触发模式选择	(b)
p.374	修改 11.4.5 A/D 转换器操作模式中的软件触发模式 注意事项 2, 6	(a, b)

备注 在上表中“分类”项按照以下内容来分类。

- (a): 错误更改, (b): 规格的增加/更改, (c): 说明或注的增加/更改,
- (d): 封装,料号或管理部门的增加/更改, (e): 相关文档的增加/更改

页码	说明	分类
第十一章 A/D 转换器		
p.375	修改转换器操作模式中的定时器触发模式注意事项 2, 6	(a, b)
p.381	修改表 11-9 等效电路的电阻值和电容值 (参考值)	(b)
第十二章 运算放大器		
p. 383	增加模拟输入通道指定寄存器(ADS)至表 12-1 运算放大器的配置	(c)
p. 383	修改图 12-1 运算放大器的框图	(c)
pp. 384, 386	增加模拟输入通道指定寄存器(ADS)至 12.3 运算放大器使用的寄存器	(c)
p. 385	修改 注意事项 3 图 12-2. 运算放大器控制寄存器 (AMP0M) 的格式 (仅限于内置运算放大器的产品)	(c)
pp. 388, 389	修改表 12-2 设置 P20/ANI0/AMP-、P22/ANI2/AMP+引脚的功能和表 12-3 设置 P21/ANI1/AMPOUT/PGAIN 引脚的功能	(c)
第十三章 比较器		
p. 391	修改 of 13.1 比较器的特性	(b)
p. 392	修改图 13-1 比较器/可编程增益放大器的框图	(b)
pp. 394 至 396	修改图 13-2 比较器 0 控制寄存器 (C0CTL) 的格式至图 13-4 比较器 2 控制寄存器 (C2CTL) 的格式	(c)
pp. 398 至 400	修改图 13-5 DA0 内部参考电压选择寄存器 (C0RVM) 的格式至图 13-7 DA2 内部参考电压选择寄存器 (C2RVM) 的格式	(b)
p. 404	修改表 13-2. P23/ANI3/CMP2+, P24/ANI4/CMP0+, P25/ANI5/CMP1+引脚功能和表 13-3. P26/ANI6/CMPCOM 引脚功能	(c)
p. 405	修改注 图 13-11 开始比较器操作时的设置步骤举例 (使用内部参考电压作为比较器参考电压)	(b, c)
p. 406	增加注 至图 13-13 开始比较器操作时的设置步骤举例 (使用比较器普通 (CMPCOM) 引脚的输入电压作为比较器参考电压 (仅 78K0/IB2))	(b, c)
p. 407	修改图 13-14 停止比较器操作时的设置步骤举例	(c)
第十四章 串行接口 UART6/DALI		
p. 413	增加端口输出模式寄存器 6 (POM6) 至表 14-1 串行接口 UART6/DALI 的配置	(c)
p. 414	增加注 2 至图 14-4 串行接口 UART6/DALI 的功能框图	(c)
p. 415	修改注意事项 14.2 (1) UART 接收缓冲器寄存器 6 (RXB6) 和 (2) DALI 接收缓冲器寄存器 (RXBDL)	(c)
pp. 416, 426	增加 (10) 端口输出模式寄存器 6 (POM6) 至 14.3 控制串行接口 UART6/DALI 的寄存器	(c)
p.428	增加端口输出模式寄存器 6 (POM6) 至 14.4.2 (1) 使用的寄存器	(c)
p.429	修改表 14-2 寄存器设置与引脚之间的关系	(c)
p.444	增加端口输出模式寄存器 6 (POM6) 至 14.4.3 (3) 使用的寄存器	(c)
p.444	修改表 14-4 寄存器设置与引脚之间的关系	(c)

备注 在上表中“分类”项按照以下内容来分类。

- (a): 错误更改, (b): 规格的增加/更改, (c): 说明或注的增加/更改,
 (d): 封装,料号或管理部门的增加/更改, (e): 相关文档的增加/更改

页码	说明	分类
第十五章 串行接口 IICA		
p. 457	修改图 15-1 串行接口 IICA 的框图	(c)
p. 459	增加 注意事项 3 至图 15-3 IICA 移位寄存器 (IICA) 的格式	(c)
p. 462	增加 注 3 , 修改 注意事项 图 15-5 IICA 控制寄存器 0 (IICACTL0) 的格式(1/4)	(c)
p. 463	增加 SPIE0 位说明 至图 15-5 IICA 控制寄存器 0 (IICACTL0) 的格式(2/4)	(c)
p. 464	修改位 STT0 说明图 15-5 IICA 控制寄存器 0 (IICACTL0) 的格式(3/4)	(c)
p. 465	修改 注意事项 图 15-5 IICA 控制寄存器 0 (IICACTL0) 的格式 (4/4)	(c)
p. 467	修改图 15-6 IICA 状态寄存器 0 (IICAS0) 的格式(2/3)	(c)
p. 473	部分删除 15.3 (9)端口模式寄存器 6 (PM6)的说明	(c)
p. 475	修改 15.4.2 使用IICWL和IICWH寄存器设置传输时钟	(a, c)
第十九章 待机功能		
p. 581	增加 注意事项 2 至 19.1.1 待机功能	(c)
p. 587	修改 图 19-4 由复位解除 HALT 模式	(b, c)
p. 590	增加 注意事项 2 至 表 19-3. STOP 模式中的操作状态	(c)
p. 591	增加 注 1 至图 19-5 STOP 模式解除时的操作时序 (产生不可屏蔽中断请求时)	(b, c)
p. 593	增加 注 2 至 (3) 内部高速振荡时钟用作 CPU 时钟时图 19-6 由中断请求产生解除 STOP 模式	(b, c)
p. 594	修改图 19-7 由复位解除 STOP 模式	(b, c)
第二十章 复位功能		
pp. 596 至 598	修改图 20-1 复位功能的框图至图 20-4 STOP 模式中由 RESET 输入引起的复位时序	(c)
第二十一章 上电清零电路		
pp. 607, 608	修改图 21-2 由上电清零电路和低电压检测器产生的内部复位信号的时序	(c)
第二十二章 低电压检测器		
p. 614	修改图 22-3 低电压检测等级选择寄存器 (LVIS) 的格式	(b)
第二十三章 稳压器		
p. 627	修改 23.1 稳压器概述	(c)
p. 627	修改, 增加 注意事项 4 至图 23-1. 稳压器模式控制寄存器 (RMC) 的格式	(c)
p. 628	删除表 23-1. 稳压器输出电压条件	(c)
p. 628	增加 23.3 自编程 注意事项	(c)
第二十四章 选项字节		
p. 630	修改(4) 0083H/1083H 24.1 选项字节的功能	(b)
p. 633	修改图 24-1. 选项字节的格式(3/3)	(b)

备注 在上表中“分类”项按照以下内容来分类。

- (a): 错误更改, (b): 规格的增加/更改, (c): 说明或注的增加/更改,
 (d): 封装,料号或管理部门的增加/更改, (e): 相关文档的增加/更改

页码	说明	分类
第二十五章 FLASH 存储器		
p. 637	修改图 25-2 将程序写入 Flash 存储器的环境	(a)
p. 637	修改表 25-2 引脚连接	(a)
p. 638	修改 25.4.1 TOOL 引脚	(c)
p. 640	增加 25.4.7 连接晶体/陶瓷振荡器时在板烧写	(c)
p. 641	修改 25.5.2 Flash 存储器编程模式	(c)
p. 645	增加 25.7 用 PG-FP5 时各命令的处理时间 (参考)	(c)
p. 647	修改注意事项 2 至 4 和备注 25.8 用自编程进行 Flash 存储器编程	(c)
p. 648	增加 25.8.1 自编程模式控制寄存器和 25.8.2 自编程流程 (重写 Flash 存储器)	(c)
p. 650	修改注意事项 25.8.3 引导区交换功能	(a)
p. 652	增加 25.9 创建代码用于订购已编成产品	(c)
第二十六章 片上调试功能		
p. 653	增加注意事项 2 至 26.1 将 QB-MINI2 连接至 78K0/Ix2 微控制器	(c)
pp. 654, 655	修改图 26-1 QB-MINI2 和 78K0/Ix2 微控制器连接举例	(a)
p. 655	修改 26.2 片上调试安全 ID	(a, c)
p. 656	增加 26.3 用户资源保护	(c)
第二十八章 电气特性		
全部	章节更新	(b)
第三十章 推荐的焊接条件		
p. 700	修改表 30-1 表面安装类型焊接条件 (初稿)	(b)
第三十一章 等待 注意事项		
p. 702	修改表 31-1. 产生等待的寄存器和 CPU 等待时钟的数目(2/2)	(b)
附录 A 开发工具		
p. 704	修改注 3 和 4 图 A-1 开发工具配置 (1/2)	(d)
p. 705	修改注 5 图 A-1 开发工具配置(2/2)	(d)
p. 707	增加注 1 至 A.3.1 使用 flash 存储器编程器 PG-FP5 和 FL-PR5 时	(d)
p. 708	增加系统仿真器的名称至 A.5 调试工具 (软件)	(d)
附录 B 寄存器索引		
p. 709	增加章节	(c)
附录 C 修订历史		
p. 718	增加 of C.2 前一版本修订历史	(c)

备注 在上表中“分类”项按照以下内容来分类。

- (a): 错误更改, (b): 规格的增加/更改, (c): 说明或注的增加/更改,
- (d): 封装,料号或管理部门的增加/更改, (e): 相关文档的增加/更改

<R> C.2 以前版本修订历史记录

这是上一版的修订历史，按照章节进行表示。

版本	说明	章节
第 2 版	修改相关文档	前言
	修改图 6-8 16 位定时器 X0 操作控制寄存器 1 的格式 (TX0CTL1)	第六章 16 位定时器 X0 和 X1
	修改图 6-9 16 位定时器 X1 操作控制寄存器 1 的格式 (TX1CTL1)	
	修改表 6-2 控制操作模式和 16 位定时器 X0 和 X1 的寄存器设置位(1/2)	
	修改图 6-18 PWM 输出操作的寄存器设置示例 (单次模式)	
	修改图 6-20 PWM 输出操作的寄存器设置示例 (双重模式)	
	修改图 6-22 PWM 输出操作的寄存器设置示例 (TMX0 和 TMX1 同步启动/清零模式, PWM 输出: TOX00、TOX01、TOX10 和 TOX11 引脚)	
	修改图 6-24 PWM 输出操作的寄存器设置示例 (TMX0 和 TMX1 同步启动模式, PWM 输出: TOX00、TOX01、TOX10 和 TOX11 引脚)	
	修改 6.4 (5) PWM 输出操作 (当 TOH1 输出为高电平时从 TOX0n 输出 PWM)	
	修改 6.4 (6) PWM 输出操作 (当 TOH1 输出为低电平时从 TOX0n 输出 PWM)	
	增加 6.4 (7) PWM 输出操作 (当 TOH1 输出为高电平时输出 PWM)	
	增加 6.4 (8) PWM 输出操作 (当 TOH1 输出为高电平时从 TOX00、TOX01、TOX10 和 TOX11 输出 PWM)	
	删除注意事项 2 11.4.1 A/D 转换器基本操作(软件触发模式)	第十一章 A/D 转换器
	删除注意事项 2 11.4.2 A/D 转换器基本操作(定时器触发模式)	
	11.4.5 A/D 转换器工作模式 <ul style="list-style-type: none"> • 删除注意事项 2 软件触发模式 • 删除注意事项 2 定时器触发模式 	
修改, 增加备注 至图 12-2 算放大器控制寄存器 (AMP0M) 的格式 (仅限于内置运算放大器的产品)	第十二章 运算放大器	
修改 25.4.2 TOOLD0 和 TOOLD1 引脚	第二十五章 FLASH 存储器	
修改注 4 图 A-1 开发工具配置(1/2)	附录 A 开发工具	
增加注 4, 修改注 6 图 A-1 开发工具配置 (2/2)		
修改系统仿真器的说明在 A.5 调试工具 (软件)		
增加章节	附录 B 修订历史	

详细信息请联系:

中国区

MCU 技术支持热线:

电话: +86-400-700-0606 (普通话)

服务时间: 9:00-12:00, 13:00-17:00 (不含法定节假日)

网址:

<http://www.cn.renesas.com/> (中文)

<http://www.renesas.com/> (英文)

[北京]

瑞萨电子(中国)有限公司

中国北京市海淀区知春路 27 号量子芯座
7, 8, 9, 15 层

电话: (+86) 10-8235-1155

传真: (+86) 10-8235-7679

[深圳]

瑞萨电子(中国)有限公司深圳分公司

深圳市福田区益田路卓越时代广场大厦 39 楼
3901, 3902, 3909 室

电话: (+86) 755-8282-9800

传真: (+86) 755-8282-9899

[上海]

瑞萨电子(中国)有限公司上海分公司

中国上海市浦东新区陆家嘴环路 1233 号
汇亚大厦 205 室

电话: (+86) 21-5877-1818

传真: (+86) 21-6887-6100

[香港]

香港瑞萨电子有限公司

香港九龙旺角太子道西 193 号新世纪广场
第 2 座 16 楼 1601-1613 室

电话: (+852) 2886-9318

传真: (+852) 2886-9022

2886-9044

瑞萨电子(上海)有限公司

中国上海市浦东新区陆家嘴环路 1233 号
汇亚大厦 205 室

电话: (+86) 21-5877-1818

传真: (+86) 21-6887-6100

[成都]

瑞萨电子(中国)有限公司成都分公司

四川省成都市二环路南三段 15 号
天华大厦 608 室

电话: (+86)28-8512-5224

传真: (+86)28-8512-5334

[长春]

瑞萨电子(中国)有限公司长春分公司

吉林省长春市朝阳区
西安大路 727 号中银大厦 A 座 1609 室
电话: (+86)431-8859-7533 / 8859-8533
传真: (+86)431-8680-2944

[大连]

瑞萨电子(中国)有限公司大连分公司

大连市中山路 88 号天安国际大厦 2701 室
电话: (+86)411-8230-8815 / 8230-8825
传真: (+86)411-8230-8835

[青岛]

瑞萨电子(中国)有限公司青岛分公司

中国山东青岛市宁夏路 288 号 G3 楼 607 室
电话: (+86)532-8872-7900/8872-7901
传真: (+86)532-8872-7902