

お客様各位

---

## カタログ等資料中の旧社名の扱いについて

---

2010年4月1日を以ってNECエレクトロニクス株式会社及び株式会社ルネサステクノロジが合併し、両社の全ての事業が当社に承継されております。従いまして、本資料中には旧社名での表記が残っておりますが、当社の資料として有効ですので、ご理解の程宜しくお願ひ申し上げます。

ルネサスエレクトロニクス ホームページ (<http://www.renesas.com>)

2010年4月1日  
ルネサスエレクトロニクス株式会社

【発行】ルネサスエレクトロニクス株式会社 (<http://www.renesas.com>)

【問い合わせ先】<http://japan.renesas.com/inquiry>

## ご注意書き

1. 本資料に記載されている内容は本資料発行時点のものであり、予告なく変更することがあります。当社製品のご購入およびご使用にあたりましては、事前に当社営業窓口で最新の情報をご確認いただきますとともに、当社ホームページなどを通じて公開される情報に常にご注意ください。
2. 本資料に記載された当社製品および技術情報の使用に関連し発生した第三者の特許権、著作権その他の知的財産権の侵害等に関し、当社は、一切その責任を負いません。当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
3. 当社製品を改造、改変、複製等しないでください。
4. 本資料に記載された回路、ソフトウェアおよびこれらに関する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器の設計において、回路、ソフトウェアおよびこれらに関する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因しお客様または第三者に生じた損害に関し、当社は、一切その責任を負いません。
5. 輸出に際しては、「外国為替及び外国貿易法」その他輸出関連法令を遵守し、かかる法令の定めるところにより必要な手続を行ってください。本資料に記載されている当社製品および技術を大量破壊兵器の開発等の目的、軍事利用の目的その他軍事用途の目的で使用しないでください。また、当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器に使用することができません。
6. 本資料に記載されている情報は、正確を期すため慎重に作成したものですが、誤りがないことを保証するものではありません。万一、本資料に記載されている情報の誤りに起因する損害がお客様に生じた場合においても、当社は、一切その責任を負いません。
7. 当社は、当社製品の品質水準を「標準水準」、「高品質水準」および「特定水準」に分類しております。また、各品質水準は、以下に示す用途に製品が使われることを意図しておりますので、当社製品の品質水準をご確認ください。お客様は、当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途に当社製品を使用することができません。また、お客様は、当社の文書による事前の承諾を得ることなく、意図されていない用途に当社製品を使用することができません。当社の文書による事前の承諾を得ることなく、「特定水準」に分類された用途または意図されていない用途に当社製品を使用したことによりお客様または第三者に生じた損害等に関し、当社は、一切その責任を負いません。なお、当社製品のデータ・シート、データ・ブック等の資料で特に品質水準の表示がない場合は、標準水準製品であることを表します。

標準水準： コンピュータ、OA機器、通信機器、計測機器、AV機器、家電、工作機械、パソコン機器、産業用ロボット

高品質水準： 輸送機器（自動車、電車、船舶等）、交通用信号機器、防災・防犯装置、各種安全装置、生命維持を目的として設計されていない医療機器（厚生労働省定義の管理医療機器に相当）

特定水準： 航空機器、航空宇宙機器、海底中継機器、原子力制御システム、生命維持のための医療機器（生命維持装置、人体に埋め込み使用するもの、治療行為（患部切り出し等）を行うもの、その他直接人命に影響を与えるもの）（厚生労働省定義の高度管理医療機器に相当）またはシステム等

8. 本資料に記載された当社製品のご使用につき、特に、最大定格、動作電源電圧範囲、放熱特性、実装条件その他諸条件につきましては、当社保証範囲内でご使用ください。当社保証範囲を超えて当社製品をご使用された場合の故障および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めておりますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は耐放射線設計については行っておりません。当社製品の故障または誤動作が生じた場合も、人身事故、火災事故、社会的損害などを生じさせないようお客様の責任において冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエーペンギング処理等、機器またはシステムとしての出荷保証をお願いいたします。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様が製造された最終の機器・システムとしての安全検証をお願いいたします。
10. 当社製品の環境適合性等、詳細につきましては製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。お客様がかかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを固くお断りいたします。
12. 本資料に関する詳細についてのお問い合わせその他お気付きの点等がございましたら当社営業窓口までご照会ください。

注 1. 本資料において使用されている「当社」とは、ルネサスエレクトロニクス株式会社およびルネサスエレクトロニクス株式会社がその総株主の議決権の過半数を直接または間接に保有する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

お客様各位

---

## 資料中の「日立製作所」、「日立XX」等名称の株式会社ルネサス テクノロジへの変更について

---

2003年4月1日を以って三菱電機株式会社及び株式会社日立製作所のマイコン、ロジック、アナログ、ディスクリート半導体、及びDRAMを除くメモリ(フラッシュメモリ・SRAM等)を含む半導体事業は株式会社ルネサス テクノロジに承継されました。従いまして、本資料中には「日立製作所」、「株式会社日立製作所」、「日立半導体」、「日立XX」といった表記が残っておりますが、これらの表記は全て「株式会社ルネサス テクノロジ」に変更されておりますのでご理解の程お願い致します。尚、会社商標・ロゴ・コーポレートステートメント以外の内容については一切変更しておりませんので資料としての内容更新ではありません。

ルネサステクノロジ ホームページ (<http://www.renesas.com>)

2003年4月1日

株式会社ルネサス テクノロジ  
カスタマサポート部

## ご注意

### 安全設計に関するお願い

- 弊社は品質、信頼性の向上に努めていますが、半導体製品は故障が発生したり、誤動作する場合があります。弊社の半導体製品の故障又は誤動作によって結果として、人身事故、火災事故、社会的損害などを生じさせないような安全性を考慮した冗長設計、延焼対策設計、誤動作防止設計などの安全設計に十分ご留意ください。

### 本資料ご利用に際しての留意事項

- 本資料は、お客様が用途に応じた適切なルネサス テクノロジ製品をご購入いただくための参考資料であり、本資料中に記載の技術情報についてルネサス テクノロジが所有する知的財産権その他の権利の実施、使用を許諾するものではありません。
- 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他応用回路例の使用に起因する損害、第三者所有の権利に対する侵害に関し、ルネサス テクノロジは責任を負いません。
- 本資料に記載の製品データ、図、表、プログラム、アルゴリズムその他全ての情報は本資料発行時点のものであり、ルネサス テクノロジは、予告なしに、本資料に記載した製品または仕様を変更することがあります。ルネサス テクノロジ半導体製品のご購入に当たりましては、事前にルネサス テクノロジ、ルネサス販売または特約店へ最新の情報をご確認頂きますとともに、ルネサス テクノロジホームページ (<http://www.renesas.com>)などを通じて公開される情報に常にご注意ください。
- 本資料に記載した情報は、正確を期すため、慎重に制作したものですが万一本資料の記述誤りに起因する損害がお客様に生じた場合には、ルネサス テクノロジはその責任を負いません。
- 本資料に記載の製品データ、図、表に示す技術的な内容、プログラム及びアルゴリズムを流用する場合は、技術内容、プログラム、アルゴリズム単位で評価するだけでなく、システム全体で十分に評価し、お客様の責任において適用可否を判断してください。ルネサス テクノロジは、適用可否に対する責任は負いません。
- 本資料に記載された製品は、人命にかかわるような状況の下で使用される機器あるいはシステムに用いられることを目的として設計、製造されたものではありません。本資料に記載の製品を運輸、移動体用、医療用、航空宇宙用、原子力制御用、海底中継用機器あるいはシステムなど、特殊用途へのご利用をご検討の際には、ルネサス テクノロジ、ルネサス販売または特約店へご照会ください。
- 本資料の転載、複製については、文書によるルネサス テクノロジの事前の承諾が必要です。
- 本資料に関し詳細についてのお問い合わせ、その他お気付きの点がございましたらルネサス テクノロジ、ルネサス販売または特約店までご照会ください。



# H8/3032 シリーズ

ハードウェアマニュアル  
ルネサスシングルチップマイクロコンピュータ

1. 本資料に記載された製品及び製品の仕様は、予告なく変更されることがあります。
2. 本資料に記載された内容は、正確かつ信頼し得るものであります。ただし、これら掲載された情報、製品または回路の使用に起因する損害または特許権その他権利の侵害に関しては、株日立製作所は一切その責任を負いません。
3. 本資料によって第三者または株日立製作所の特許権その他権利の実施権を許諾するものではありません。
4. 本資料の一部または全部を当社に無断で転載または複製することを堅くお断りいたします。
5. 日立半導体は、人命にかかる装置用として特別に開発したものは用意しておりません。ライフサポート関連の医療機器用として日立半導体の採用をお考えのお客様は、当社営業窓口へお客様にてシステム設計上の対策をして頂けるかを是非ご連絡頂きますようお願い致します。

---

## はじめに

---

H 8 / 3 0 3 2 シリーズは、内部32ビット構成の H 8 / 3 0 0 H C P U を核にして、システム構成に必要な周辺機能を集積した高性能シングルチップマイクロコンピュータです。

H 8 / 3 0 0 H C P U は、内部32ビット構成で16ビット×16本の汎用レジスタと高速動作を指向した簡潔で最適化された命令セットを備えており、16Mバイトのリニアなアドレス空間\* を扱うことができます。

周辺機能として、R O M、R A M、16ビットインテグレーテッドタイマユニット（I T U）、プログラマブルタイミングパターンコントローラ（T P C）、ウォッチドッグタイマ（W D T）、シリアルコミュニケーションインターフェース（S C I）、A／D変換器、I／Oポートなどを内蔵しています。

M C U 動作モードは、モード1～3があり、拡張モードとシングルチップモードを選択することができます。

このため、H 8 / 3 0 3 2 シリーズを用いることにより高性能かつ小型のシステムを容易に実現することができます。

本マニュアルは、H 8 / 3 0 3 2 シリーズのハードウェアについて説明します。命令の詳細については、「H 8 / 3 0 0 H シリーズ プログラミングマニュアル」をあわせてご覧ください。

【注】\* H 8 / 3 0 3 2 シリーズのアドレス空間は、最大1Mバイトです。



---

## 目 次

---

### 《第 1 章》 概要

1. 1	概要	3
1. 2	内部ブロック図	7
1. 3	端子説明	8
1. 3. 1	ピン配置	8
1. 3. 2	端子機能	9
1. 4	端子機能	12

### 《第 2 章》 C P U

2. 1	概要	19
2. 1. 1	特長	19
2. 1. 2	H 8 / 300 C P U との相違点	20
2. 2	C P U動作モード	21
2. 3	アドレス空間	22
2. 4	レジスタ構成	23
2. 4. 1	概要	23
2. 4. 2	汎用レジスタ	24
2. 4. 3	コントロールレジスタ	25
2. 4. 4	C P U 内部レジスタの初期値	26
2. 5	データ構成	27
2. 5. 1	汎用レジスタのデータ構成	27
2. 5. 2	メモリ上でのデータ構成	29
2. 6	命令セット	30
2. 6. 1	命令セットの概要	30
2. 6. 2	命令とアドレッシングモードの組み合わせ	30
2. 6. 3	命令の機能別一覧	32
2. 6. 4	命令の基本フォーマット	43
2. 6. 5	ビット操作命令使用上の注意	44
2. 7	アドレッシングモードと実効アドレスの計算方法	45
2. 7. 1	アドレッシングモード	45
2. 7. 2	実効アドレスの計算方法	48
2. 8	処理状態	52
2. 8. 1	概要	52
2. 8. 2	プログラム実行状態	52
2. 8. 3	例外処理状態	53

2.8.4	例外処理の動作	55
2.8.5	リセット状態	56
2.8.6	低消費電力状態	56
2.9	基本動作タイミング	57
2.9.1	概要	57
2.9.2	内蔵メモリアクセスタイミング	57
2.9.3	内蔵周辺モジュールアクセスタイミング	58
2.9.4	外部アドレス空間アクセスタイミング	59

## 《第3章》 MC U動作モード

3.1	概要	63
3.1.1	動作モードの選択の種類	63
3.1.2	レジスタ構成	63
3.2	モードコントロールレジスタ (M D C R)	64
3.3	システムコントロールレジスタ (S Y S C R)	65
3.4	各動作モードの説明	68
3.4.1	モード1	68
3.4.2	モード2	68
3.4.3	モード3	68
3.5	各動作モードにおける端子機能	69
3.6	各動作モードのメモリマップ	69

## 《第4章》 例外処理

4.1	概要	75
4.1.1	例外処理の種類と優先度	75
4.1.2	例外処理の動作	75
4.1.3	例外処理要因とベクタテーブル	75
4.2	リセット	77
4.2.1	概要	77
4.2.2	リセットシーケンス	77
4.2.3	リセット直後の割込み	79
4.3	割込み	79
4.4	トラップ命令	80
4.5	例外処理後のスタックの状態	80
4.6	スタック使用上の注意	82

## 《第5章》 割込みコントローラ

5.1	概要	85
5.1.1	特長	85

5.1.2	ブロック図	86
5.1.3	端子構成	87
5.1.4	レジスタ構成	87
5.2	各レジスタの説明	88
5.2.1	システムコントロールレジスタ (SYSCR)	88
5.2.2	インターフラプトプライオリティレジスタ A、B (IPRA、IPRB)	89
5.2.3	IRQステータスレジスタ (ISR)	95
5.2.4	IRQイネーブルレジスタ (IER)	96
5.2.5	IRQセンスコントロールレジスタ (ISCR)	97
5.3	割込み要因	98
5.3.1	外部割込み	98
5.3.2	内部割込み	99
5.3.3	割込み例外処理ベクタテーブル	99
5.4	割込み動作	102
5.4.1	割込み動作の流れ	102
5.4.2	割込み例外処理シーケンス	108
5.4.3	割込み応答時間	110
5.5	使用上の注意	111
5.5.1	割込み発生とディスエーブルとの競合	111
5.5.2	割込みの受け付けを禁止している命令	112
5.5.3	E E P M O V 命令実行中の割込み	112

## 《第 6 章》 バスコントローラ

6.1	概要	115
6.1.1	特長	115
6.1.2	ブロック図	116
6.1.3	端子構成	117
6.1.4	レジスタ構成	117
6.2	各レジスタの説明	118
6.2.1	アクセスステートコントロールレジスタ (ASTCR)	118
6.2.2	ウェイトコントロールレジスタ (WCR)	119
6.2.3	ウェイトステートコントローライネーブルレジスタ (WCER)	120
6.3	動作説明	121
6.3.1	エリア分割	121
6.3.2	バス制御信号タイミング	122
6.3.3	ウェイトモード	124
6.3.4	メモリとの接続例	130
6.4	使用上の注意	131
6.4.1	レジスタライトタイミング	131

## 《第7章》 I/Oポート

7.1	概要	135
7.2	ポート1	137
7.2.1	概要	137
7.2.2	レジスタの構成と説明	138
7.2.3	モード別端子機能	140
7.3	ポート2	142
7.3.1	概要	142
7.3.2	レジスタの構成と説明	142
7.3.3	モード別端子機能	145
7.3.4	入力プルアップMOS	146
7.4	ポート3	147
7.4.1	概要	147
7.4.2	レジスタの構成と説明	147
7.4.3	モード別端子機能	149
7.5	ポート5	150
7.5.1	概要	150
7.5.2	レジスタの構成と説明	150
7.5.3	モード別端子機能	153
7.5.4	入力プルアップMOS	155
7.6	ポート6	156
7.6.1	概要	156
7.6.2	レジスタの構成と説明	156
7.6.3	モード別端子機能	159
7.7	ポート7	162
7.7.1	概要	162
7.7.2	レジスタの構成と説明	162
7.8	ポート8	163
7.8.1	概要	163
7.8.2	レジスタの構成と説明	164
7.8.3	モード別端子機能	165
7.9	ポート9	167
7.9.1	概要	167
7.9.2	レジスタの構成と説明	167
7.9.3	端子機能	169
7.10	ポートA	170
7.10.1	概要	170
7.10.2	レジスタの構成と説明	171
7.10.3	端子機能	173

7.11 ポートB	178
7.11.1 概要	178
7.11.2 レジスタの構成と説明	178
7.11.3 端子機能	180

## 《第8章》 16ビットインテグレーテッドタイマユニット

8.1 概要	187
8.1.1 特長	187
8.1.2 ブロック図	190
8.1.3 端子構成	195
8.1.4 レジスタ構成	197
8.2 各レジスタの説明	199
8.2.1 タイマスタートレジスタ (TSTR)	199
8.2.2 タイマシンクロレジスタ (TSNC)	201
8.2.3 タイマモードレジスタ (TMDR)	203
8.2.4 タイマファンクションコントロールレジスタ (TFCR)	207
8.2.5 タイマアウトプットマスティネーブルレジスタ (TOER)	210
8.2.6 タイマアウトプットコントロールレジスタ (TOCR)	213
8.2.7 タイマカウンタ (TCNT)	215
8.2.8 ジェネラルレジスタ A、B (GRA、GRB)	216
8.2.9 バッファレジスタ A、B (BRA、BRB)	217
8.2.10 タイマコントロールレジスタ (TCR)	218
8.2.11 タイマI/Oコントロールレジスタ (TIOR)	221
8.2.12 タイマステータスレジスタ (TSR)	224
8.2.13 タイマインタラプトイネーブルレジスタ (TIER)	227
8.3 CPUとのインターフェース	229
8.3.1 16ビットアクセス可能なレジスタ	229
8.3.2 8ビットアクセスのレジスタ	231
8.4 動作説明	232
8.4.1 概要	232
8.4.2 基本機能	234
8.4.3 同期動作	243
8.4.4 PWMモード	245
8.4.5 リセット同期 PWMモード	249
8.4.6 相補 PWMモード	252
8.4.7 位相計数モード	261
8.4.8 バッファ動作	263
8.4.9 ITU出力タイミング	270
8.5 割込み	273

8. 5. 1	ステータスフラグのセットタイミング	273
8. 5. 2	ステータスフラグのクリアタイミング	275
8. 5. 3	割込み要因	276
8. 6	使用上の注意	277

## 《第9章》 プログラマブルタイミングパターンコントローラ

9. 1	概要	297
9. 1. 1	特長	297
9. 1. 2	ブロック図	298
9. 1. 3	端子構成	299
9. 1. 4	レジスタ構成	300
9. 2	各レジスタの構成	301
9. 2. 1	ポートAデータディレクションレジスタ (PADDR)	301
9. 2. 2	ポートBデータディレクションレジスタ (PBDDR)	302
9. 2. 3	ポートBデータレジスタ (PBDR)	302
9. 2. 4	ネクストデータレジスタA (NDRA)	303
9. 2. 5	ネクストデータレジスタB (NDRB)	305
9. 2. 6	ネクストデータタイネーブルレジスタA (NDERA)	307
9. 2. 7	ネクストデータタイネーブルレジスタB (NDERB)	308
9. 2. 8	TPC出力コントロールレジスタ (TPCR)	309
9. 2. 9	TPC出力モードレジスタ (TPMR)	312
9. 3	動作説明	315
9. 3. 1	概要	315
9. 3. 2	出力タイミング	316
9. 3. 3	TPC出力通常動作	317
9. 3. 4	TPC出力ノンオーバラップ動作	319
9. 3. 5	インプットキャプチャによるTPC出力	321
9. 4	使用上の注意	322
9. 4. 1	TPC出力端子の動作	322
9. 4. 2	ノンオーバラップ動作時の注意	322

## 《第10章》 ウォッチドッグタイマ

10. 1	概要	327
10. 1. 1	特長	327
10. 1. 2	ブロック図	328
10. 1. 3	端子構成	328
10. 1. 4	レジスタ構成	329
10. 2	各レジスタの説明	330
10. 2. 1	タイマカウンタ (TCNT)	330

10.2.2 タイマコントロール／ステータスレジスタ (TCSR) .....	331
10.2.3 リセットコントロール／ステータスレジスタ (RSTCSR) .....	334
10.2.4 レジスタ書換え時の注意 .....	336
10.3 動作説明 .....	338
10.3.1 ウォッチドッグタイマ時の動作 .....	338
10.3.2 インターバルタイマ時の動作 .....	339
10.3.3 オーバフローフラグ (OVF) セットタイミング .....	339
10.3.4 ウォッチドッグタイマリセット (WRST) のセットタイミング .....	340
10.4 割込み .....	341
10.5 使用上の注意 .....	341

## 《第11章》 シリアルコミュニケーションインターフェース

11.1 概要 .....	345
11.1.1 特長 .....	345
11.1.2 ブロック図 .....	346
11.1.3 端子構成 .....	347
11.1.4 レジスタ構成 .....	347
11.2 各レジスタの説明 .....	348
11.2.1 レシーブシフトレジスタ (RSR) .....	348
11.2.2 レシーブデータレジスタ (RDR) .....	348
11.2.3 トランスマットシフトレジスタ (TSR) .....	349
11.2.4 トランスマットデータレジスタ (TDR) .....	349
11.2.5 シリアルモードレジスタ (SMR) .....	350
11.2.6 シリアルコントロールレジスタ (SCR) .....	354
11.2.7 シリアルステータスレジスタ (SSR) .....	358
11.2.8 ビットレートレジスタ (BRR) .....	363
11.3 動作説明 .....	371
11.3.1 概要 .....	371
11.3.2 調歩同期式モード時の動作 .....	373
11.3.3 マルチプロセッサ通信機能 .....	382
11.3.4 クロック同期式モード時の動作 .....	389
11.4 SCI割込み .....	398
11.5 使用上の注意 .....	399

## 《第12章》 A／D変換器

12.1 概要 .....	405
12.1.1 特長 .....	405
12.1.2 ブロック図 .....	406
12.1.3 端子構成 .....	407

12.1.4 レジスタ構成	408
12.2 各レジスタの説明	409
12.2.1 A/DデータレジスタA～D (ADDRA～D)	409
12.2.2 A/Dコントロール/ステータスレジスタ (ADCSR)	410
12.2.3 A/Dコントロールレジスタ (ADC R)	413
12.3 CPUとのインターフェイス	414
12.4 動作説明	415
12.4.1 単一モード (SCAN = "0")	415
12.4.2 スキャンモード (SCAN = "1")	417
12.4.3 入力サンプリングとA/D変換時間	419
12.4.4 外部トリガ入力タイミング	420
12.5 割込み	421
12.6 使用上の注意	421

## 《第13章》 RAM

13.1 概要	425
13.1.1 ブロック図	425
13.1.2 レジスタ構成	426
13.2 システムコントロールレジスタ (SYS CR)	427
13.3 動作説明	428
13.3.1 モード1	428
13.3.2 モード2、3	428

## 《第14章》 ROM

14.1 概要	431
14.1.1 ブロック図	431
14.2 PROMモード	432
14.2.1 PROMモードの設定	432
14.2.2 ソケットアダプタの端子対応とメモリマップ	432
14.3 プログラミング	435
14.3.1 書込み/ベリファイ	436
14.3.2 書込み時の注意	439
14.4 書込み後の信頼性	440

## 《第15章》 クロック発振器

15.1 概要	443
15.1.1 ブロック図	443
15.2 発振器	444
15.2.1 水晶発振子を接続する方法	444

15.2.2 外部クロックを入力する方法	446
15.3 デューティ補正回路	448
15.4 プリスケーラ	448

## 《第16章》 低消費電力状態

16.1 概要	451
16.2 レジスタ構成	452
16.2.1 システムコントロールレジスタ (SYSCR)	452
16.3 スリープモード	454
16.3.1 スリープモードへの遷移	454
16.3.2 スリープモードの解除	454
16.4 ソフトウェアスタンバイモード	455
16.4.1 ソフトウェアスタンバイモードへの遷移	455
16.4.2 ソフトウェアスタンバイモードの解除	455
16.4.3 ソフトウェアスタンバイモード解除後の発振安定待機時間の設定	456
16.4.4 ソフトウェアスタンバイモードの応用例	457
16.4.5 使用上の注意	457
16.5 ハードウェアスタンバイモード	458
16.5.1 ハードウェアスタンバイモードへの遷移	458
16.5.2 ハードウェアスタンバイモードの解除	458
16.5.3 ハードウェアスタンバイモードのタイミング	458

## 《第17章》 電気的特性

17.1 絶対最大定格	461
17.2 電気的特性	461
17.2.1 DC特性	461
17.2.2 AC特性	469
17.2.3 A/D変換特性	474
17.3 動作タイミング	475
17.3.1 バスタイミング	475
17.3.2 制御信号タイミング	477
17.3.3 クロックタイミング	479
17.3.4 TPC、I/Oポートタイミング	479
17.3.5 ITUタイミング	480
17.3.6 SCI入出力タイミング	481

## 《付録》

A. 命令	485
A.1 命令一覧	485

A. 2 オペレーションコードマップ	500
A. 3 命令実行ステート数	503
B. レジスター一覧	513
B. 1 I/O レジスター一覧(1)	513
B. 2 I/O レジスター一覧(2)	520
C. I/O ポートブロック図	573
C. 1 ポート1ブロック図	573
C. 2 ポート2ブロック図	574
C. 3 ポート3ブロック図	575
C. 4 ポート5ブロック図	576
C. 5 ポート6ブロック図	577
C. 6 ポート7ブロック図	579
C. 7 ポート8ブロック図	580
C. 8 ポート9ブロック図	582
C. 9 ポートAブロック図	585
C. 10 ポートBブロック図	588
D. 端子状態	592
D. 1 各処理状態におけるポートの状態	592
D. 2 リセット時の端子状態	593
E. ハードウェアスタンバイモード遷移／復帰時のタイミングについて	596
F. 外形寸法図	597

# 1. 概要

## 第1章 目次

1. 1	概要	3
1. 2	内部ブロック図	7
1. 3	端子説明	8
1. 3. 1	ピン配置	8
1. 3. 2	端子機能	9
1. 4	端子機能	12



## 1.1 概要

H 8 / 3 0 3 2 シリーズは、日立オリジナルアーキテクチャを採用した H 8 / 3 0 0 H C P U を核にして、システム構成に必要な周辺機能を集積したシングルチップマイクロコンピュータ (M C U) です。

H 8 / 3 0 0 H C P U は、内部 32 ビット構成で 16 ビット × 16 本の汎用レジスタと高速動作を指向した簡潔で最適化された命令セットを備えており、16M バイトのリニアなアドレス空間\* を扱うことができます。また、H 8 / 3 0 0 C P U の命令に対しオブジェクトレベルで上位互換を保っていますので、H 8 / 3 0 0 シリーズから容易に移行することができます。

システム構成に必要な周辺機能としては、R O M、R A M、16 ビットインテグレーテッドタイマユニット (I T U) 、プログラマブルタイミングパターンコントローラ (T P C) 、ウォッチトッゲタイマ (W D T) 、シリアルコミュニケーションインターフェース (S C I) 、A / D 変換器、I / O ポート、などを内蔵しています。

H 8 / 3 0 3 2 シリーズには、H 8 / 3 0 3 2 、H 8 / 3 0 3 1 、H 8 / 3 0 3 0 の 3 種類があります。H 8 / 3 0 3 2 には、64k バイト R O M と 2 k バイト R A M 、H 8 / 3 0 3 1 には、32k バイト R O M と 1 k バイト R A M 、H 8 / 3 0 3 0 には 16k バイト R O M と 512 バイト R A M がそれぞれ内蔵されています。

M C U 動作モードは、モード 1 ~ 3 があり、拡張モードとシングルチップモードを選択することができます。

H 8 / 3 0 3 2 シリーズには、マスク R O M 版のほかに、H 8 / 3 0 3 2 にはユーザサイドで自由にプログラムの書き込みができる P R O M を内蔵した Z T A T ® \*\* 版があります。仕様流動性の高い応用機器さらに量産初期から本格的量産などユーザの状況に応じて迅速かつ柔軟な対応が可能です。

H 8 / 3 0 3 2 シリーズの特長を表 1.1 に示します。

[注] \* H 8 / 3 0 3 2 シリーズのアドレス空間は、最大 1 M バイトです。

[注] \*\* Z T A T は(株)日立製作所の登録商標です。

表 1. 1 特長(1)

項 目	仕 様
C P U	<p>H 8 / 300 C P U に対してオブジェクトレベルで上位互換</p> <p>汎用レジスタマシン</p> <ul style="list-style-type: none"> <li>・汎用レジスタ : 16ビット × 16本 ( 8 ビット × 16本、32ビット × 8 本としても使用可能 )</li> </ul> <p>高速動作</p> <ul style="list-style-type: none"> <li>・最大動作周波数 : 16MHz</li> <li>・加減算 : 125nS</li> <li>・乗除算 : 875nS</li> </ul> <p>2種類の C P U 動作モード</p> <ul style="list-style-type: none"> <li>・ノーマルモード (アドレス空間64kバイト)</li> <li>・アドバンストモード (アドレス空間1Mバイト)</li> </ul> <p>特長ある命令</p> <ul style="list-style-type: none"> <li>・8 / 16 / 32ビット転送・演算命令</li> <li>・符号なし／符号付乗算命令 ( 8 ビット × 8 ビット、16ビット × 16ビット )</li> <li>・符号なし／符号付除算命令 ( 16ビット ÷ 8 ビット、32ビット ÷ 16ビット )</li> <li>・ビットアキュムレータ機能</li> <li>・レジスタ間接指定によりビット番号を指定可能なビット操作命令</li> </ul>

表 1.1 特長(2)


項目	仕様
メモリ	H 8 / 3032 ・ROM : 64k バイト ・RAM : 2k バイト H 8 / 3031 ・ROM : 32k バイト ・RAM : 1k バイト H 8 / 3030 ・ROM : 16k バイト ・RAM : 512 バイト
割込みコントローラ	・外部割込み端子 6 本 : NMI、IRQ <sub>0</sub> ～IRQ <sub>4</sub> ・内部割込み 21 要因 ・3 レベルの割込み優先順位が設定可能
バスコントローラ	・アドレス空間を 8 エリアに分割し、エリアごとに独立してバス仕様を設定可能 ・エリアごとに 2 ステートアクセス空間／3 ステートアクセス空間を設定可能 ・4 種類のウェイトモードを設定可能
16ビットインテグレーテッドタイマユニット (ITU)	・16ビットタイマ 5 チャネルを内蔵。最大 12 端子のパルス出力、または最大 10 種類のパルスの入力処理が可能 ・16ビットタイマカウンタ × 1 (チャネル 0 ~ 4) ・アウトプットコンペア出力／インプットキャプチャ入力 (兼用端子) × 2 (チャネル 0 ~ 4) ・同期動作可能 (チャネル 0 ~ 4) ・PWM モード設定可能 (チャネル 0 ~ 4) ・位相計数モード設定可能 (チャネル 2) ・バッファ動作可能 (チャネル 3、4) ・リセット同期 PWM モード設定可能 (チャネル 3、4) ・相補 PWM モード設定可能 (チャネル 3、4)
プログラマブルタイミングパターンコントローラ (TPC)	・ITU をタイムベースとした最大 16 ビットのパルス出力が可能 ・最大 4 ビット × 4 系統のパルス出力が可能 (16 ビット × 1 系統、8 ビット × 2 系統などの設定も可能) ・ノンオーバラップモード設定可能
ウォッチドッグタイマ (WDT) × 1 チャネル	・オーバフローによりリセット信号を発生可能 ・リセット信号の外部出力可能 ・インターバルタイマとして使用可能

表 1.1 特長(3)

シリアルコミュニケーションインターフェース (S C I) × 1 チャネル	<ul style="list-style-type: none"> <li>・調歩同期／クロック同期式モードの選択可能</li> <li>・送受信同時動作（全二重動作）可能</li> <li>・専用のボーレートジェネレータ内蔵</li> </ul>																
A／D 変換器	<ul style="list-style-type: none"> <li>・分解能：10ビット</li> <li>・8チャネル：单一モード／スキャンモード選択可能</li> <li>・アナログ変換電圧範囲の設定が可能</li> <li>・サンプル＆ホールド機能付</li> <li>・外部トリガによるA／D変換開始可能</li> </ul>																
I／O ポート	<ul style="list-style-type: none"> <li>・入出力端子55本</li> <li>・入力端子8本</li> </ul>																
動作モード	<p>3種類のMCU動作モード</p> <table border="1"> <thead> <tr> <th>モード</th><th>アドレス空間</th><th>アドレス端子</th><th>バス幅</th></tr> </thead> <tbody> <tr> <td>モード1</td><td>1Mバイト</td><td>A<sub>19</sub>～A<sub>0</sub></td><td>8ビット</td></tr> <tr> <td>モード2</td><td>64kバイト</td><td>—</td><td>—</td></tr> <tr> <td>モード3</td><td>1Mバイト</td><td>—</td><td>—</td></tr> </tbody> </table>	モード	アドレス空間	アドレス端子	バス幅	モード1	1Mバイト	A <sub>19</sub> ～A <sub>0</sub>	8ビット	モード2	64kバイト	—	—	モード3	1Mバイト	—	—
モード	アドレス空間	アドレス端子	バス幅														
モード1	1Mバイト	A <sub>19</sub> ～A <sub>0</sub>	8ビット														
モード2	64kバイト	—	—														
モード3	1Mバイト	—	—														
低消費電力状態	<ul style="list-style-type: none"> <li>・スリープモード</li> <li>・ソフトウェアスタンバイモード</li> <li>・ハードウェアスタンバイモード</li> </ul>																
その他の	・クロック発振器内蔵																
製品ラインアップ	<table border="1"> <thead> <tr> <th>製品型名</th><th>パッケージ</th><th>R O M</th></tr> </thead> <tbody> <tr> <td>HD6473032F HD6473032TF</td><td>80ピンQFP (FP-80A) 80ピンTQFP(TFP-80C)</td><td>P R O M版</td></tr> <tr> <td>HD6433032F HD6433032TF</td><td>80ピンQFP (FP-80A) 80ピンTQFP(TFP-80C)</td><td>マスクR O M版</td></tr> <tr> <td>HD6433031F HD6433031TF</td><td>80ピンQFP (FP-80A) 80ピンTQFP(TFP-80C)</td><td>マスクR O M版</td></tr> <tr> <td>HD6433030F HD6433030TF</td><td>80ピンQFP (FP-80A) 80ピンTQFP(TFP-80C)</td><td>マスクR O M版</td></tr> </tbody> </table>	製品型名	パッケージ	R O M	HD6473032F HD6473032TF	80ピンQFP (FP-80A) 80ピンTQFP(TFP-80C)	P R O M版	HD6433032F HD6433032TF	80ピンQFP (FP-80A) 80ピンTQFP(TFP-80C)	マスクR O M版	HD6433031F HD6433031TF	80ピンQFP (FP-80A) 80ピンTQFP(TFP-80C)	マスクR O M版	HD6433030F HD6433030TF	80ピンQFP (FP-80A) 80ピンTQFP(TFP-80C)	マスクR O M版	
製品型名	パッケージ	R O M															
HD6473032F HD6473032TF	80ピンQFP (FP-80A) 80ピンTQFP(TFP-80C)	P R O M版															
HD6433032F HD6433032TF	80ピンQFP (FP-80A) 80ピンTQFP(TFP-80C)	マスクR O M版															
HD6433031F HD6433031TF	80ピンQFP (FP-80A) 80ピンTQFP(TFP-80C)	マスクR O M版															
HD6433030F HD6433030TF	80ピンQFP (FP-80A) 80ピンTQFP(TFP-80C)	マスクR O M版															

## 1.2 内部ブロック図

内部ブロック図を図1.1に示します。



\* PROMはH8/30032のみ

図1.1 内部ブロック図

## 1. 3 端子説明

### 1. 3. 1 ピン配置

H 8 / 3 0 3 2 シリーズのピン配置図を図 1. 2 に示します。




図 1. 2 ピン配置 (F P - 8 0 A、T F P - 8 0 C : 上面図)

### 1.3.2 端子機能

#### (1) モード別ピン配置一覧

モード別ピン配置 (FP-80A、TFP-80C) を表1.2に示します。

表1.2 モード別ピン配置一覧 (FP-80A、TFP-80C) (1)

ピン番号	端子名			
	モード1	モード2	モード3	PROMモード
1	PB <sub>0</sub> /TP <sub>8</sub> /TIOCA <sub>3</sub>	PB <sub>0</sub> /TP <sub>8</sub> /TIOCA <sub>3</sub>	PB <sub>0</sub> /TP <sub>8</sub> /TIOCA <sub>3</sub>	NC
2	PB <sub>1</sub> /TP <sub>9</sub> /TIOCB <sub>3</sub>	PB <sub>1</sub> /TP <sub>9</sub> /TIOCB <sub>3</sub>	PB <sub>1</sub> /TP <sub>9</sub> /TIOCB <sub>3</sub>	NC
3	PB <sub>2</sub> /TP <sub>10</sub> /TIOCA <sub>4</sub>	PB <sub>2</sub> /TP <sub>10</sub> /TIOCA <sub>4</sub>	PB <sub>2</sub> /TP <sub>10</sub> /TIOCA <sub>4</sub>	NC
4	PB <sub>3</sub> /TP <sub>11</sub> /TIOCB <sub>4</sub>	PB <sub>3</sub> /TP <sub>11</sub> /TIOCB <sub>4</sub>	PB <sub>3</sub> /TP <sub>11</sub> /TIOCB <sub>4</sub>	NC
5	PB <sub>4</sub> /TP <sub>12</sub> /TOCXA <sub>4</sub>	PB <sub>4</sub> /TP <sub>12</sub> /TOCXA <sub>4</sub>	PB <sub>4</sub> /TP <sub>12</sub> /TOCXA <sub>4</sub>	NC
6	PB <sub>5</sub> /TP <sub>13</sub> /TOCXB <sub>4</sub>	PB <sub>5</sub> /TP <sub>13</sub> /TOCXB <sub>4</sub>	PB <sub>5</sub> /TP <sub>13</sub> /TOCXB <sub>4</sub>	NC
7	PB <sub>6</sub> /TP <sub>14</sub>	PB <sub>6</sub> /TP <sub>14</sub>	PB <sub>6</sub> /TP <sub>14</sub>	NC
8	PB <sub>7</sub> /TP <sub>15</sub> /ADTRG	PB <sub>7</sub> /TP <sub>15</sub> /ADTRG	PB <sub>7</sub> /TP <sub>15</sub> /ADTRG	NC
9	P9 <sub>0</sub> /TxD	P9 <sub>0</sub> /TxD	P9 <sub>0</sub> /TxD	NC
10	P9 <sub>2</sub> /RxD	P9 <sub>2</sub> /RxD	P9 <sub>2</sub> /RxD	NC
11	P9 <sub>4</sub> /SCK/IRQ <sub>4</sub>	P9 <sub>4</sub> /SCK/IRQ <sub>4</sub>	P9 <sub>4</sub> /SCK/IRQ <sub>4</sub>	NC
12	V <sub>ss</sub>	V <sub>ss</sub>	V <sub>ss</sub>	V <sub>ss</sub>
13	D <sub>0</sub>	P3 <sub>0</sub>	P3 <sub>0</sub>	E0 <sub>0</sub>
14	D <sub>1</sub>	P3 <sub>1</sub>	P3 <sub>1</sub>	E0 <sub>1</sub>
15	D <sub>2</sub>	P3 <sub>2</sub>	P3 <sub>2</sub>	E0 <sub>2</sub>
16	D <sub>3</sub>	P3 <sub>3</sub>	P3 <sub>3</sub>	E0 <sub>3</sub>
17	D <sub>4</sub>	P3 <sub>4</sub>	P3 <sub>4</sub>	E0 <sub>4</sub>
18	D <sub>5</sub>	P3 <sub>5</sub>	P3 <sub>5</sub>	E0 <sub>5</sub>
19	D <sub>6</sub>	P3 <sub>6</sub>	P3 <sub>6</sub>	E0 <sub>6</sub>
20	D <sub>7</sub>	P3 <sub>7</sub>	P3 <sub>7</sub>	E0 <sub>7</sub>
21	V <sub>cc</sub>	V <sub>cc</sub>	V <sub>cc</sub>	V <sub>cc</sub>
22	P1 <sub>0</sub> /A <sub>0</sub>	P1 <sub>0</sub>	P1 <sub>0</sub>	EA <sub>0</sub>
23	P1 <sub>1</sub> /A <sub>1</sub>	P1 <sub>1</sub>	P1 <sub>1</sub>	EA <sub>1</sub>
24	P1 <sub>2</sub> /A <sub>2</sub>	P1 <sub>2</sub>	P1 <sub>2</sub>	EA <sub>2</sub>
25	P1 <sub>3</sub> /A <sub>3</sub>	P1 <sub>3</sub>	P1 <sub>3</sub>	EA <sub>3</sub>
26	P1 <sub>4</sub> /A <sub>4</sub>	P1 <sub>4</sub>	P1 <sub>4</sub>	EA <sub>4</sub>
27	P1 <sub>5</sub> /A <sub>5</sub>	P1 <sub>5</sub>	P1 <sub>5</sub>	EA <sub>5</sub>
28	P1 <sub>6</sub> /A <sub>6</sub>	P1 <sub>6</sub>	P1 <sub>6</sub>	EA <sub>6</sub>
29	P1 <sub>7</sub> /A <sub>7</sub>	P1 <sub>7</sub>	P1 <sub>7</sub>	EA <sub>7</sub>
30	V <sub>ss</sub>	V <sub>ss</sub>	V <sub>ss</sub>	V <sub>ss</sub>

表 1.2 モード別ピン配置一覧 (F P - 8 0 A、T F P - 8 0 C) (2)

ピン番号	端子名			
	モード1	モード2	モード3	PROMモード
31	P2 <sub>0</sub> /A <sub>8</sub>	P2 <sub>0</sub>	P2 <sub>0</sub>	EA <sub>8</sub>
32	P2 <sub>1</sub> /A <sub>9</sub>	P2 <sub>1</sub>	P2 <sub>1</sub>	<u>OE</u>
33	P2 <sub>2</sub> /A <sub>10</sub>	P2 <sub>2</sub>	P2 <sub>2</sub>	EA <sub>10</sub>
34	P2 <sub>3</sub> /A <sub>11</sub>	P2 <sub>3</sub>	P2 <sub>3</sub>	EA <sub>11</sub>
35	P2 <sub>4</sub> /A <sub>12</sub>	P2 <sub>4</sub>	P2 <sub>4</sub>	EA <sub>12</sub>
36	P2 <sub>5</sub> /A <sub>13</sub>	P2 <sub>5</sub>	P2 <sub>5</sub>	EA <sub>13</sub>
37	P2 <sub>6</sub> /A <sub>14</sub>	P2 <sub>6</sub>	P2 <sub>6</sub>	EA <sub>14</sub>
38	P2 <sub>7</sub> /A <sub>15</sub>	P2 <sub>7</sub>	P2 <sub>7</sub>	<u>CE</u>
39	P5 <sub>0</sub> /A <sub>16</sub>	P5 <sub>0</sub>	P5 <sub>0</sub>	V <sub>cc</sub>
40	P5 <sub>1</sub> /A <sub>17</sub>	P5 <sub>1</sub>	P5 <sub>1</sub>	V <sub>cc</sub>
41	P5 <sub>2</sub> /A <sub>18</sub>	P5 <sub>2</sub>	P5 <sub>2</sub>	NC
42	P5 <sub>3</sub> /A <sub>19</sub>	P5 <sub>3</sub>	P5 <sub>3</sub>	NC
43	P6 <sub>0</sub> / <u>WAIT</u>	P6 <sub>0</sub>	P6 <sub>0</sub>	EA <sub>15</sub>
44	MD <sub>0</sub>	MD <sub>0</sub>	MD <sub>0</sub>	V <sub>ss</sub>
45	MD <sub>1</sub>	MD <sub>1</sub>	MD <sub>1</sub>	V <sub>ss</sub>
46	ϕ	ϕ	ϕ	NC
47	STBY	STBY	STBY	V <sub>ss</sub>
48	RES	RES	RES	NC
49	NMI	NMI	NMI	EA <sub>9</sub>
50	V <sub>ss</sub>	V <sub>ss</sub>	V <sub>ss</sub>	V <sub>ss</sub>
51	EXTAL	EXTAL	EXTAL	NC
52	XTAL	XTAL	XTAL	NC
53	V <sub>cc</sub>	V <sub>cc</sub>	V <sub>cc</sub>	V <sub>cc</sub>
54	<u>AS</u>	P6 <sub>3</sub>	P6 <sub>3</sub>	NC
55	<u>RD</u>	P6 <sub>4</sub>	P6 <sub>4</sub>	NC
56	<u>WR</u>	P6 <sub>5</sub>	P6 <sub>5</sub>	NC
57	<u>RESO</u>	<u>RESO</u>	<u>RESO</u>	V <sub>pp</sub>
58	A V <sub>ss</sub>	A V <sub>ss</sub>	A V <sub>ss</sub>	A V <sub>ss</sub>
59	P7 <sub>0</sub> /AN <sub>0</sub>	P7 <sub>0</sub> /AN <sub>0</sub>	P7 <sub>0</sub> /AN <sub>0</sub>	NC
60	P7 <sub>1</sub> /AN <sub>1</sub>	P7 <sub>1</sub> /AN <sub>1</sub>	P7 <sub>1</sub> /AN <sub>1</sub>	NC
61	P7 <sub>2</sub> /AN <sub>2</sub>	P7 <sub>2</sub> /AN <sub>2</sub>	P7 <sub>2</sub> /AN <sub>2</sub>	NC
62	P7 <sub>3</sub> /AN <sub>3</sub>	P7 <sub>3</sub> /AN <sub>3</sub>	P7 <sub>3</sub> /AN <sub>3</sub>	NC
63	P7 <sub>4</sub> /AN <sub>4</sub>	P7 <sub>4</sub> /AN <sub>4</sub>	P7 <sub>4</sub> /AN <sub>4</sub>	NC
64	P7 <sub>5</sub> /AN <sub>5</sub>	P7 <sub>5</sub> /AN <sub>5</sub>	P7 <sub>5</sub> /AN <sub>5</sub>	NC
65	P7 <sub>6</sub> /AN <sub>6</sub>	P7 <sub>6</sub> /AN <sub>6</sub>	P7 <sub>6</sub> /AN <sub>6</sub>	NC

表 1.2 モード別ピン配置一覧 (FP-80A、TFP-80C) (3)

ピン番号	端子名			
	モード1	モード2	モード3	PROMモード
66	P7 <sub>7</sub> /AN <sub>7</sub>	P7 <sub>7</sub> /AN <sub>7</sub>	P7 <sub>7</sub> /AN <sub>7</sub>	NC
67	V <sub>REF</sub>	V <sub>REF</sub>	V <sub>REF</sub>	V <sub>CC</sub>
68	A <sub>VCC</sub>	A <sub>VCC</sub>	A <sub>VCC</sub>	V <sub>CC</sub>
69	P8 <sub>0</sub> /IRQ <sub>0</sub>	P8 <sub>0</sub> /IRQ <sub>0</sub>	P8 <sub>0</sub> /IRQ <sub>0</sub>	EA <sub>16</sub>
70	P8 <sub>1</sub> /IRQ <sub>1</sub>	P8 <sub>1</sub> /IRQ <sub>1</sub>	P8 <sub>1</sub> /IRQ <sub>1</sub>	PGM
71	P8 <sub>2</sub> /IRQ <sub>2</sub>	P8 <sub>2</sub> /IRQ <sub>2</sub>	P8 <sub>2</sub> /IRQ <sub>2</sub>	NC
72	P8 <sub>3</sub> /IRQ <sub>3</sub>	P8 <sub>3</sub> /IRQ <sub>3</sub>	P8 <sub>3</sub> /IRQ <sub>3</sub>	NC
73	PA <sub>0</sub> /TP <sub>0</sub> /TCLKA	PA <sub>0</sub> /TP <sub>0</sub> /TCLKA	PA <sub>0</sub> /TP <sub>0</sub> /TCLKA	NC
74	PA <sub>1</sub> /TP <sub>1</sub> /TCLKB	PA <sub>1</sub> /TP <sub>1</sub> /TCLKB	PA <sub>1</sub> /TP <sub>1</sub> /TCLKB	NC
75	PA <sub>2</sub> /TP <sub>2</sub> /TIOCA <sub>0</sub> /TCLKC	PA <sub>2</sub> /TP <sub>2</sub> /TIOCA <sub>0</sub> /TCLKC	PA <sub>2</sub> /TP <sub>2</sub> /TIOCA <sub>0</sub> /TCLKC	NC
76	PA <sub>3</sub> /TP <sub>3</sub> /TIOCB <sub>0</sub> /TCLKD	PA <sub>3</sub> /TP <sub>3</sub> /TIOCB <sub>0</sub> /TCLKD	PA <sub>3</sub> /TP <sub>3</sub> /TIOCB <sub>0</sub> /TCLKD	NC
77	PA <sub>4</sub> /TP <sub>4</sub> /TIOCA <sub>1</sub>	PA <sub>4</sub> /TP <sub>4</sub> /TIOCA <sub>1</sub>	PA <sub>4</sub> /TP <sub>4</sub> /TIOCA <sub>1</sub> /A <sub>23</sub>	NC
78	PA <sub>5</sub> /TP <sub>5</sub> /TIOCB <sub>1</sub>	PA <sub>5</sub> /TP <sub>5</sub> /TIOCB <sub>1</sub>	PA <sub>5</sub> /TP <sub>5</sub> /TIOCB <sub>1</sub> /A <sub>22</sub>	NC
79	PA <sub>6</sub> /TP <sub>6</sub> /TIOCA <sub>2</sub>	PA <sub>6</sub> /TP <sub>6</sub> /TIOCA <sub>2</sub>	PA <sub>6</sub> /TP <sub>6</sub> /TIOCA <sub>2</sub> /A <sub>21</sub>	NC
80	PA <sub>7</sub> /TP <sub>7</sub> /TIOCB <sub>2</sub>	PA <sub>7</sub> /TP <sub>7</sub> /TIOCB <sub>2</sub>	PA <sub>7</sub> /TP <sub>7</sub> /TIOCB <sub>2</sub> /A <sub>20</sub>	NC

【注】 NC ピンは、何も接続しないでください。

## 1.4 端子機能

各端子の機能について表 1.3 に示します。

表 1.3 端子機能(1)

分類	記号	ピン記号	入出力	名称および機能
電源	V <sub>cc</sub>	21、53	入力	電源 電源 (+ 5 V) に接続します。 V <sub>cc</sub> 端子は、全端子をシステムの電源 (+ 5 V) に接続してください。
	V <sub>ss</sub>	12、30、50	入力	<u>グランド</u> 電源 (0 V) に接続します。 V <sub>ss</sub> 端子は、全端子をシステムの電源 (0 V) に接続してください。
クロック	XTAL	52	入力	水晶発振子を接続します。 水晶発振子を接続する場合、および外部クロック入力の場合の接続例については、「第15章 クロック発振器」を参照してください。
	EXTAL	51	入力	水晶発振子を接続します。また、EXTAL 端子は外部クロックを入力することもできます。 水晶発振子を接続する場合、および外部クロック入力の場合の接続例については、「第15章 クロック発振器」を参照してください。
	φ	46	出力	<u>システムクロック</u> 外部デバイスにシステムクロックを供給します。

表 1.3 端子機能(2)

分類	記号	ピン記号	入出力	名称および機能															
動作モード コントローラ	MD <sub>1</sub> 、MD <sub>0</sub>	45、44	入力	<p><u>モード端子</u> 動作モードを設定します。 MD<sub>1</sub>、MD<sub>0</sub>端子と動作モードの関係は次のとおりです。これらの端子は動作中には変化させないでください。</p> <table border="1" style="margin-left: auto; margin-right: auto;"> <tr> <th>MD<sub>1</sub></th> <th>MD<sub>0</sub></th> <th>動作モード</th> </tr> <tr> <td>0</td> <td>0</td> <td>—</td> </tr> <tr> <td>0</td> <td>1</td> <td>モード 1</td> </tr> <tr> <td>1</td> <td>0</td> <td>モード 2</td> </tr> <tr> <td>1</td> <td>1</td> <td>モード 3</td> </tr> </table>	MD <sub>1</sub>	MD <sub>0</sub>	動作モード	0	0	—	0	1	モード 1	1	0	モード 2	1	1	モード 3
MD <sub>1</sub>	MD <sub>0</sub>	動作モード																	
0	0	—																	
0	1	モード 1																	
1	0	モード 2																	
1	1	モード 3																	
システム 制御	<u>RES</u>	48	入力	<p><u>リセット入力</u> この端子が“Low”レベルになると、リセット状態となります。</p>															
	<u>RES0</u>	57	出力	<p><u>リセット出力</u> 外部デバイスに対し、リセット信号を出力します。</p>															
	<u>STBY</u>	47	入力	<p><u>スタンバイ</u> この端子が“Low”レベルになると、ハードウェアスタンバイモードに遷移します。</p>															
割込み	NMI	49	入力	<p><u>ノンマスクアブル割込み</u> マスク不可能な割込みを要求します。</p>															
	<u>IRQ<sub>4</sub>～IRQ<sub>0</sub></u>	11、 72～69	入力	<p><u>割込み要求 4～0</u> マスク可能な割込みを要求します。</p>															
アドレス バス	A <sub>19</sub> ～A <sub>8</sub> A <sub>7</sub> ～A <sub>0</sub>	42～31、 29～22	出力	<p><u>アドレスバス</u> アドレスを出力します。</p>															
データバス	D <sub>7</sub> ～D <sub>0</sub>	20～13	入出力	<p><u>データバス</u> 双方向データバスです。</p>															
バス制御	<u>AS</u>	54	出力	<p><u>アドレスストローブ</u> この端子が“Low”レベルのとき、アドレスバス上のアドレス出力が有効であることを示します。</p>															
	<u>RD</u>	55	出力	<p><u>リード</u> この端子が“Low”レベルのとき、外部アドレス空間のリード状態であることを示します。</p>															

表 1.3 端子機能(3)

分類	記号	ピン記号	入出力	名称および機能
バス制御	WR	56	出力	ライト この端子が“Low”レベルのとき、外部アドレス空間のライト状態であり、データバスのD <sub>7</sub> ～D <sub>0</sub> が有効であることを示します。
	WAIT	43	入力	ウェイト 外部アドレス空間をアクセスするときに、バスサイクルにウェイトステートの挿入を要求します。
16ビット インテグ レーテッ ドタイミ ユニット (ITU)	TCLKD ～TCLKA	76～73	入力	クロック入力D～A 外部クロックを入力します。
	TIOCA <sub>4</sub> ～TIOCA <sub>0</sub>	3、1、 79、77、 75	入出力	インプットキャプチャ/ アウトプットコンペアA <sub>4</sub> ～A <sub>0</sub> G R A <sub>4</sub> ～A <sub>0</sub> のアウトプットコンペア出力/インプットキャプチャ入力/PWM出力端子です。
	TIOCB <sub>4</sub> ～TIOCB <sub>0</sub>	4、2、 80、78、 76	入出力	インプットキャプチャ/ アウトプットコンペアB <sub>4</sub> ～B <sub>0</sub> G R B <sub>4</sub> ～B <sub>0</sub> のアウトプットコンペア出力/インプットキャプチャ入力/PWM出力端子です。
	TOCXA <sub>4</sub>	5	出力	アウトプットコンペアX <sub>A</sub> <sub>4</sub> PWM出力端子です。
	TOCXB <sub>4</sub>	6	出力	アウトプットコンペアX <sub>B</sub> <sub>4</sub> PWM出力端子です。
	TP <sub>15</sub> ～TP <sub>0</sub>	8～1、 80～73	出力	TPC出力15～0 パルス出力端子です。
シリアルコミュニケーションインターフェース (SCI)	TxD	9	出力	トランスマッチデータ SCIのデータ出力端子です。
	RxD	10	入力	レシーブデータ SCIのデータ入力端子です。
	SCK	11	入出力	シリアルクロック SCIのクロック入出力端子です。

表 1.3 端子機能(4)

分類	記号	ピン記号	入出力	名称および機能
A/D 変換器	AN <sub>7</sub> ~AN <sub>0</sub>	66~59	入力	<u>アナログ7~0</u> アナログ入力端子です。
	ADTRG	8	入力	A/D変換外部トリガ入力 A/D変換開始のための外部トリガ入力端子です。
	AV <sub>cc</sub>	68	入力	A/D変換器の電源端子です。 A/D変換器を使用しない場合はシステム電源(+5V)に接続してください。
	AV <sub>ss</sub>	58	入力	A/D変換器のグランド端子です。 システムの電源(0V)に接続してください。
	V <sub>REF</sub>	67	入力	A/D変換器の基準電圧入力端子です。 A/D変換器を使用しない場合はシステムの電源(+5V)に接続してください。
I/O ポート	P1 <sub>7</sub> ~P1 <sub>0</sub>	29~22	入出力	<u>ポート1</u> 8ビットの入出力端子です。 ポート1データディレクションレジスタ(P1DDR)によって、1ビットごとに入出力を指定できます。
	P2 <sub>7</sub> ~P2 <sub>0</sub>	38~31	入出力	<u>ポート2</u> 8ビットの入出力端子です。 ポート2データディレクションレジスタ(P2DDR)によって、1ビットごとに入出力を指定できます。
	P3 <sub>7</sub> ~P3 <sub>0</sub>	20~13	入出力	<u>ポート3</u> 8ビットの入出力端子です。 ポート3データディレクションレジスタ(P3DDR)によって、1ビットごとに入出力を指定できます。
	P5 <sub>3</sub> ~P5 <sub>0</sub>	42~39	入出力	<u>ポート5</u> 4ビットの入出力端子です。 ポート5データディレクションレジスタ(P5DDR)によって、1ビットごとに入出力を指定できます。

表 1.3 端子機能(5)

分類	記号	ピン記号	入出力	名称および機能
I/O ポート	P6 <sub>5</sub> ～P6 <sub>3</sub> 、 P6 <sub>0</sub>	56～54、 43	入出力	<u>ポート6</u> 4ビットの入出力端子です。 ポート6データディレクションレジスタ(P6DDR)によって、1ビットごとに入出力を指定できます。
	P7 <sub>7</sub> ～P7 <sub>0</sub>	66～59	入力	<u>ポート7</u> 8ビットの入力端子です。
	P8 <sub>8</sub> ～P8 <sub>0</sub>	72～69	入出力	<u>ポート8</u> 4ビットの入出力端子です。 ポート8データディレクションレジスタ(P8DDR)によって、1ビットごとに入出力を指定できます。
	P9 <sub>4</sub> 、P9 <sub>2</sub> 、 P9 <sub>0</sub>	11～9	入出力	<u>ポート9</u> 3ビットの入出力端子です。 ポート9データディレクションレジスタ(P9DDR)によって、1ビットごとに入出力を指定できます。
	PA <sub>7</sub> ～PA <sub>0</sub>	80～73	入出力	<u>ポートA</u> 8ビットの入出力端子です。 ポートAデータディレクションレジスタ(PADDR)によって、1ビットごとに入出力を指定できます。
	PB <sub>7</sub> ～PB <sub>0</sub>	8～1	入出力	<u>ポートB</u> 8ビットの入出力端子です。 ポートBデータディレクションレジスタ(PBDDR)によって、1ビットごとに入出力を指定できます。

# 2. C P U

## 第2章 目次

2.1	概要	19
2.1.1	特長	19
2.1.2	H8/300CPUとの相違点	20
2.2	CPU動作モード	21
2.3	アドレス空間	22
2.4	レジスタ構成	23
2.4.1	概要	23
2.4.2	汎用レジスタ	24
2.4.3	コントロールレジスタ	25
2.4.4	CPU内部レジスタの初期値	26
2.5	データ構成	27
2.5.1	汎用レジスタのデータ構成	27
2.5.2	メモリ上でのデータ構成	29
2.6	命令セット	30
2.6.1	命令セットの概要	30
2.6.2	命令とアドレッシングモードの組み合わせ	30
2.6.3	命令の機能別一覧	32
2.6.4	命令の基本フォーマット	43
2.6.5	ビット操作命令使用上の注意	44

2. 7	アドレッシングモードと実効アドレスの計算方法	45
2. 7. 1	アドレッシングモード	45
2. 7. 2	実効アドレスの計算方法	48
2. 8	処理状態	52
2. 8. 1	概要	52
2. 8. 2	プログラム実行状態	52
2. 8. 3	例外処理状態	53
2. 8. 4	例外処理の動作	55
2. 8. 5	リセット状態	56
2. 8. 6	低消費電力状態	56
2. 9	基本動作タイミング	57
2. 9. 1	概要	57
2. 9. 2	内蔵メモリアクセスタイミング	57
2. 9. 3	内蔵周辺モジュールアクセスタイミング	58
2. 9. 4	外部アドレス空間アクセスタイミング	59

---

## 2.1 概要

H 8 / 300H CPUは、H 8 / 300 CPUの上位互換のアーキテクチャを持つ内部32ビット構成の高速CPUです。H 8 / 300H CPUは、16ビット×16本の汎用レジスタを持ち、1Mバイトのリニアなアドレス空間を取り扱うことができ、リアルタイム制御に最適です。

### 2.1.1 特長

H 8 / 300H CPUには、次の特長があります。

#### ■ H 8 / 300 CPU 上位互換

H 8 / 300 シリーズのオブジェクトプログラムを実行可能

#### ■ 汎用レジスタ方式

16ビット×16本（8ビット×16本、32ビット×8本としても使用可能）

#### ■ 62種類の基本命令

- 8 / 16 / 32ビット転送、演算命令
- 乗除算命令
- 強力なビット操作命令

#### ■ 8種類のアドレッシングモード

- レジスタ直接 (R n)
- レジスタ間接 (@ E R n)
- ディスプレースメント付レジスタ間接 (@ (d:16, E R n), @ (d:24, E R n))
- ポストインクリメント／プリデクリメントレジスタ間接 (@ E R n + / @ - E R n)
- 絶対アドレス (@ aa:8, @ aa:16, @ aa:24)
- イミディエイト (#xx:8, #xx:16, #xx:32)
- プログラムカウンタ相対 (@ (d:8, P C), @ (d:16, P C))
- メモリ間接 (@ @ aa:8)

#### ■ 1Mバイト\* のリニアアドレス空間

#### ■ 高速動作

- 頻出命令をすべて2～4ステートで実行
- 最高動作周波数：16MHz
- 8 / 16 / 32ビットレジスタ間加減算 125ns
- 8 × 8 ビットレジスタ間乗算 875ns
- 16 ÷ 8 ビットレジスタ間除算 875ns
- 16 × 16 ビットレジスタ間乗算 1.375μs
- 32 ÷ 16 ビットレジスタ間除算 1.375μs

【注】\* CPUとしては、最大16Mバイトまで可能ですが、H 8 / 3032 シリーズは最大1Mバイトまで可能です。

■ 2種類のCPU動作モード

- ・ノーマルモード
- ・アドバンストモード

■ 低消費電力動作

SLEEP命令により低消費電力状態に遷移

## 2.1.2 H8/300CPUとの相違点

H8/300H CPUは、H8/300CPUに対して、次の点が強化、拡張されています。

■ 派用レジスタを拡張

16ビット×8本の拡張レジスタを追加

■ アドレス空間を拡張

- ・アドバンストモードのとき、最大1Mバイトのアドレス空間を使用可能
- ・ノーマルモードのとき、H8/300CPUと同一の64kバイトのアドレス空間を使用可能

■ アドレッシングモードを強化

1Mバイトのアドレス空間を有効に使用可能

■ 命令強化

- ・32ビット転送、演算命令を追加
- ・符号付き乗除算命令などを追加

## 2.2 C P U 動作モード

H 8 / 3 0 0 H C P U は、ノーマルモードおよびアドバンストモードの 2 つの C P U 動作モードをもっています。サポートするアドレス空間は、ノーマルモードの場合最大 64 k バイト、アドバンストモードの場合最大 1 M バイトとなります。




図 2.1 C P U 動作モード

## 2.3 アドレス空間

本LSIのメモリマップの概略を図2.2に示します。H8／300H CPUは、ノーマルモードのとき最大64kバイト、またアドバンストモードのとき最大1Mバイトのアドレス空間をリニアに使用することができます。詳細は「3.6 各動作モードのメモリマップ」を参照してください。

アドレス空間が1Mバイトモードの場合、実効アドレスの上位4ビットは無視され、20ビットのアドレスとなります。




図2.2 メモリマップ

## 2.4 レジスタ構成

### 2.4.1 概要

H8/300H CPUの内部レジスタ構成を図2.3に示します。これらのレジスタは、汎用レジスタとコントロールレジスタの2つに分類することができます。

#### 汎用レジスタ (ERn)

	15	0 7	0 7	0
ER0	E 0	R 0 H	R 0 L	
ER1	E 1	R 1 H	R 1 L	
ER2	E 2	R 2 H	R 2 L	
ER3	E 3	R 3 H	R 3 L	
ER4	E 4	R 4 H	R 4 L	
ER5	E 5	R 5 H	R 5 L	
ER6	E 6	R 6 H	R 6 L	
ER7	E 7	(S P) R 7 H	R 7 L	

#### コントロールレジスタ (CR)

	23	0
PC		
CCR	7 6 5 4 3 2 1 0 I U I H U N Z V C	

#### 《記号説明》

S P : スタックポインタ

P C : プログラムカウンタ

C C R : コンディションコードレジスタ

I : 割込みマスクビット

U I : ユーザビット／割込みマスクビット

H : ハーフキャリフラグ

U : ユーザビット

N : ネガティブフラグ

Z : ゼロフラグ

V : オーバフローフラグ

C : キャリフラグ

図2.3 CPU内部レジスタ構成

## 2.4.2 汎用レジスタ

H 8 / 300H CPU は 32 ビット長の汎用レジスタ 8 本を持っています。汎用レジスタは、すべて同じ機能を持っており、アドレスレジスタとしてもデータレジスタとしても使用することができます。

データレジスタとしては 32 ビット、 16 ビットまたは 8 ビットレジスタとして使用できます。

アドレスレジスタおよび 32 ビットレジスタとしては、一括して汎用レジスタ ER (ER 0 ~ ER 7) として使用します。

16 ビットレジスタとしては、汎用レジスタ ER を分割して汎用レジスタ E (E 0 ~ E 7) 、汎用レジスタ R (R 0 ~ R 7) として使用します。これらは同等の機能を持っており、 16 ビットレジスタを最大 16 本を使用することができます。なお、汎用レジスタ E (E 0 ~ E 7) を、特に拡張レジスタと呼ぶ場合があります。

8 ビットレジスタとしては、汎用レジスタ R を分割して汎用レジスタ RH (R 0 H ~ R 7 H) 、汎用レジスタ RL (R 0 L ~ R 7 L) として使用します。これらは同等の機能を持っており、 8 ビットレジスタを最大 16 本を使用することができます。

汎用レジスタの使用方法を図 2.4 に示します。各レジスタを独立に使用方法を選択することができます。

- アドレスレジスタ

- 32 ビットレジスタ

- 16 ビットレジスタ

- 8 ビットレジスタ




図 2.4 汎用レジスタの使用方法

汎用レジスタ ER 7 には、汎用レジスタとしての機能に加えて、スタックポインタ (SP) としての機能が割り当てられており、例外処理やサブルーチン分岐などで暗黙的に使用されます。スタックの状態を図 2.5 に示します。




図 2.5 スタックの状態

### 2.4.3 コントロールレジスタ

コントロールレジスタには、24ビットのプログラムカウンタ（P C）と8ビットのコンディションコードレジスタ（C C R）があります。

#### (1) プログラムカウンタ（P C）

24ビットのカウンタで、C P Uが次に実行する命令のアドレスを示しています。C P Uの命令は、すべて2バイト（ワード）を単位としているため、最下位ビットは無効です（命令コードのリード時には最下位ビットは“0”とみなされます）。

#### (2) コンディションコードレジスタ（C C R）

8ビットのレジスタで、C P Uの内部状態を示しています。割込みマスクビット（I）とハーフキャリ（H）、ネガティブ（N）、ゼロ（Z）、オーバフロー（V）、キャリ（C）の各フラグを含む8ビットで構成されています。

##### ビット7：割込みマスクビット（I）

本ビットが“1”にセットされると、割込みがマスクされます。ただし、N M IはIビットに関係なく受け付けられます。例外処理の実行が開始されたときに“1”にセットされます。

##### ビット6：ユーザビット／割込みマスクビット（U I）

ソフトウェア（L D C、S T C、A N D C、O R C、X O R C命令）でリード／ライトできます。割込みマスクビットとしても使用可能です。詳細は「第5章 割込みコントローラ」を参照してください。

##### ビット5：ハーフキャリフラグ（H）

A D D . B 、 A D D X . B 、 S U B . B 、 S U B X . B 、 C M P . B 、 N E G . B 命令の実行により、ビット3にキャリまたはボローが生じたとき“1”にセットされ、生じなかったとき“0”にクリアされます。A D D . W 、 S U B . W 、 C M P . W 、 N E G . W 命令の実行によりビット11にキャリまたはボローが生じたとき、またはA D D . L 、 S U B . L 、 C M P . L 、 N E G . L 命令の実行により

ビット27にキャリまたはボローが生じたとき“1”にセットされ、生じなかったとき“0”にクリアされます。

#### ビット4：ユーザビット（U）

ソフトウェア（LDC、STC、ANDC、ORC、XORC命令）でリード／ライトできます。

#### ビット3：ネガティブフラグ（N）

データの最上位ビットを符号ビットとみなし、最上位ビットの値を格納します。

#### ビット2：ゼロフラグ（Z）

データがゼロのとき“1”にセットされ、ゼロ以外のとき“0”にクリアされます。

#### ビット1：オーバフローフラグ（V）

算術演算命令の実行により、オーバフローが生じたとき“1”にセットされます。それ以外のとき“0”にクリアされます。

#### ビット0：キャリフラグ（C）

演算の実行により、キャリが生じたとき“1”にセットされ、生じなかったとき“0”にクリアされます。キャリには次の種類があります。

- (a) 加算結果のキャリ
- (b) 減算結果のボロー
- (c) シフト／ローテートのキャリ

また、キャリフラグには、ビットアキュムレータ機能があり、ビット操作命令で使用されます。

なお、命令によってはフラグが変化しない場合があります。CCRは、LDC、STC、ANDC、ORC、XORC命令で操作することができます。また、N、Z、V、Cの各フラグは、条件分岐命令（Bcc）で使用されます。

各命令ごとのフラグの変化については、「付録A.1 命令一覧」を参照してください。

またI、UIビットについては、「第5章 割込みコントローラ」を参照してください。

### 2.4.4 CPU内部レジスタの初期値

リセット例外処理によって、CPU内部レジスタのうち、PCはベクタからロードすることにより初期化され、CCRのIビットは“1”にセットされますが、汎用レジスタとCCRの他のビットは初期化されません。SP（ER7）の初期値も不定です。したがって、リセット直後に、MOV.L命令を使用してSP（ER7）の初期化を行ってください。

## 2.5 データ構成

H 8 / 300H CPUは、1ビット、4ビットBCD、8ビット（バイト）、16ビット（ワード）、および32ビット（ロングワード）のデータを扱うことができます。

1ビットデータはビット操作命令で扱われ、オペランドデータ（バイト）の第nビット（ $n = 0, 1, 2, \dots, 7$ ）という形式でアクセスされます。

なお、DAAおよびDASの10進補正命令では、バイトデータは2桁の4ビットBCDデータとなります。

### 2.5.1 汎用レジスタのデータ構成

汎用レジスタのデータ構成を図2.6に示します。




図2.6 汎用レジスタのデータ構成(1)


データ形

汎用レジスタ

## データイメージ


ワードデータ

R n




ワードデータ

E n



ロング

E R n



《記号説明》

### E R n : 汎用レジスタ

E n : 汎用レジスタ E

Rn : 汎用レジスタ R

## RnH：汎用レジスタRH

### RnL: 汎用レジスタ R L

MSB : 最上位ビット

LSB : 最下位ビット

図 2.7 汎用レジスタのデータ構成(2)

## 2.5.2 メモリ上でのデータ構成

メモリ上でのデータ構成を図2.8に示します。

H8/300H CPUは、メモリ上のワードデータ／ロングワードデータをアクセスすることができます。これらは、偶数番地から始まるデータに限定されます。奇数番地から始まるワードデータ／ロングワードデータをアクセスした場合、アドレスの最下位ビットは“0”とみなされ、1番地前から始まるデータをアクセスします。この場合、アドレスエラーは発生しません。命令コードについても同様です。




図2.8 メモリ上でのデータ構成

なお、ER7(SP)をアドレスレジスタとしてスタックをアクセスするときは、必ずワードサイズまたはロングワードサイズでアクセスしてください。

## 2.6 命令セット

### 2.6.1 命令セットの概要

H8/300H CPUの命令は合計62種類あり、各命令の機能によって、表2.1に示すように分類されます。

表2.1 命令の分類

機能	命令	種類
データ転送命令	MOV、PUSH <sup>*1</sup> 、POP <sup>*1</sup> 、MOVTP <sup>*2</sup> 、MOVFP <sup>*2</sup>	3
算術演算命令	ADD、SUB、ADDX、SUBX、INC、DEC、 ADDS、SUBS、DAA、DAS、MULXU、 MULXS、DIVXU、DIVXS、CMP、NEG、 EXTS、EXTU	18
論理演算命令	AND、OR、XOR、NOT	4
シフト命令	SHAL、SHAR、SHLL、SHLR、 ROTL、ROTR、ROTXL、ROTXR	8
ビット操作命令	BSET、BCLR、BNOT、BTST、BAND、 BIAND、BOR、BIOR、BXOR、BIXOR、BLD、 BILD、BST、BIST	14
分岐命令	Bcc <sup>*3</sup> 、JMP、BSR、JSR、RTS	5
システム制御命令	TRAPA、RTE、SLEEP、LDC、STC、ANDC、 ORC、XORC、NOP	9
ブロック転送命令	EEPMOV	1

合計62種類

【注】<sup>\*1</sup> POP.W Rn、PUSH.W Rnは、それぞれMOV.W @SP+, Rn、  
MOV.W Rn, @-SPと同一です。

また、POP.L ERn、PUSH.L ERnはそれぞれMOV.L @SP+, Rn、  
MOV.L Rn, @-SPと同一です。

<sup>\*2</sup> 本LSIでは使用できません。

<sup>\*3</sup> Bccは条件分岐命令の総称です。

### 2.6.2 命令とアドレッシングモードの組み合わせ

H8/300H CPUで使用可能な命令を表2.2に示します。

表2.2 命令とアドレスシングモードの組み合わせ

機能	命令	#XX	Rn	@ERn	(d:16, ERn)	@(d:24, ERn)	@ERn+/ @-ERn	@aa:8	@aa:16	@aa:24	@(d:8, PC)	@(d:16, PC)	@@aa:8	—
データ送命令	MOV, POP, PUSH	BWL	BWL	BWL	BWL	BWL	BWL	B	BWL	BWL	—	—	—	—
算術命令	MOVPE, MOVTPE	—	—	—	—	—	—	—	—	—	—	—	—	WL
桁演算命令	ADD, CMP	BWL	BWL	—	—	—	—	—	—	—	—	—	—	—
減算命令	SUB	WL	BWL	—	—	—	—	—	—	—	—	—	—	—
乗算命令	ADDX, SUBX	B	B	—	—	—	—	—	—	—	—	—	—	—
除算命令	ADDS, SUBS	—	L	—	—	—	—	—	—	—	—	—	—	—
位操作命令	INC, DEC	—	BWL	—	—	—	—	—	—	—	—	—	—	—
比較命令	DAA, DAS	—	B	—	—	—	—	—	—	—	—	—	—	—
算術命令	MULXU, MULXS,	—	BW	—	—	—	—	—	—	—	—	—	—	—
除算命令	DIVXU, DIVXS	—	—	—	—	—	—	—	—	—	—	—	—	—
論理演算命令	NEG	—	BWL	—	—	—	—	—	—	—	—	—	—	—
論理演算命令	EXTU, EXTS	—	WL	—	—	—	—	—	—	—	—	—	—	—
論理演算命令	AND, OR, XOR	BWL	BWL	—	—	—	—	—	—	—	—	—	—	—
論理演算命令	NOT	—	BWL	—	—	—	—	—	—	—	—	—	—	—
ソフト命令	—	BWL	—	—	—	—	—	—	—	—	—	—	—	—
ビット操作命令	—	B	B	—	—	—	—	B	—	—	—	—	—	—
比較命令	BCC, BSR, JMP, JSR	—	—	O	—	—	—	—	O	O	—	O	—	—
RTS	—	—	—	—	—	—	—	—	—	—	—	—	—	O
TRAP A	—	—	—	—	—	—	—	—	—	—	—	—	—	O
RTF	—	—	—	—	—	—	—	—	—	—	—	—	—	O
システム制御命令	SLEEP	—	—	—	—	—	—	—	—	—	—	—	—	O
LDCLDC, STC	B	B	W	W	W	W	W	W	W	W	W	W	W	—
ANDC, ORC, XORC	—	—	—	—	—	—	—	—	—	—	—	—	—	—
NOP	—	—	—	—	—	—	—	—	—	—	—	—	—	O
ブロック転送命令	—	—	—	—	—	—	—	—	—	—	—	—	—	BW

《記号説明》

B : バイント、W : ワード、L : ロングワード  
H8/3032-14-08

### 2.6.3 命令の機能別一覧

各命令の機能について表2.3～表2.10に示します。各表で使用しているオペレーションの記号の意味は次のとおりです。

《オペレーションの記号》

R d	汎用レジスタ（デスティネーション側）*
R s	汎用レジスタ（ソース側）*
R n	汎用レジスタ*
E R n	汎用レジスタ（32ビットレジスタ／アドレスレジスタ）
(E A d)	デスティネーションオペランド
(E A s)	ソースオペランド
C C R	コンディションコードレジスタ
N	C C RのN（ネガティブ）フラグ
Z	C C RのZ（ゼロ）フラグ
V	C C RのV（オーバフロー）フラグ
C	C C RのC（キャリ）フラグ
P C	プログラムカウンタ
S P	スタックポインタ
#IMM	イミディエイトデータ
disp	ディスプレースメント
+	加算
-	減算
×	乗算
÷	除算
^	論理積
∨	論理和
⊕	排他的論理和
→	転送
~	反転論理（論理的補数）
: 3 / : 8 / : 16 / : 24	3 / 8 / 16 / 24ビット長

【注】\* 汎用レジスタは、8ビット(R 0 H～R 7 H、R 0 L～R 7 L)、16ビット(R 0～R 7、E 0～E 7)、または32ビットレジスタ／アドレスレジスタ(E R 0～E R 7)です。

表 2.3 データ転送命令

命 令	サ イ ズ*	機 能
M O V	B / W / L	(E A s) ——> R d、R s ——> (E A d) 汎用レジスタと汎用レジスタまたは汎用レジスタとメモリ間でデータ転送します。また、イミディエイトデータを汎用レジスタに転送します。
M O V F P E	B	(E A s) ——> R d 本 L S I では使用できません。
M O V T P E	B	R s ——> (E A s) 本 L S I では使用できません。
P O P	W / L	@ S P + ——> R n スタックから汎用レジスタへデータを復帰します。 P O P . W R n は M O V . W @ S P +, R n と、 また P O P . L E R n は M O V . L @ S P +, E R n と 同一です。
P U S H	W / L	R n ——> @ - S P 汎用レジスタの内容をスタックに退避します。 P U S H . W R n は M O V . W R n, @ - S P と、 また P U S H . L E R n は M O V . L E R n, @ - S P と同一です。

【注】\* サイズはオペランドサイズを示します。

B : バイト

W : ワード

L : ロングワード

表 2.4 算術演算命令(1)

命 令	サ イ ズ*	機 能
A D D S U B	B / W / L	R d ± R s → R d, R d ± #IMM → R d 汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の加減算を行います（バイトサイズでの汎用レジスタとイミディエイトデータ間の減算はできません。S U B X 命令またはA D D 命令を使用してください）。
A D D X S U B X	B	R d ± R s ± C → R d, R d ± #IMM ± C → R d 汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間のキャリ付き加減算を行います。
I N C D E C	B / W / L	R d ± 1 → R d, R d ± 2 → R d 汎用レジスタに 1 または 2 を加減算します（バイトサイズの演算では 1 の加減算のみ可能です）。
A D D S S U B S	L	R d ± 1 → R d, R d ± 2 → R d, R d ± 4 → R d 32ビットレジスタに 1、2 または 4 を加減算します。
D A A D A S	B	R d (10進補正) → R d 汎用レジスタ上の加減算結果を C C R を参照して 4 ビット B C D データに補正します。
M U L X U	B / W	R d × R s → R d 汎用レジスタと汎用レジスタ間の符号なし乗算を行います。 8 ビット × 8 ビット → 16 ビット、 16 ビット × 16 ビット → 32 ビットの乗算が可能です。
M U L X S	B / W	R d × R s → R d 汎用レジスタと汎用レジスタ間の符号付き乗算を行います。 8 ビット × 8 ビット → 16 ビット、 16 ビット × 16 ビット → 32 ビットの乗算が可能です。

【注】\* サイズはオペランドサイズを示します。

B : バイト

W : ワード

L : ロングワード

表 2.4 算術演算命令(2)

命 令	サ イ ズ*	機 能
D I V X U	B / W	R d ÷ R s → R d 汎用レジスタと汎用レジスタ間の符号なし除算を行います。 16ビット ÷ 8ビット → 商8ビット 余り8ビット、 32ビット ÷ 16ビット → 商16ビット 余り16ビットの除算が可能です。
D I V X S	B / W	R d ÷ R s → R d 汎用レジスタと汎用レジスタ間の符号付き除算を行います。 16ビット ÷ 8ビット → 商8ビット 余り8ビット、 32ビット ÷ 16ビット → 商16ビット 余り16ビットの除算が可能です。
C M P	B / W / L	R d - R s, R d - #IMM 汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の比較を行い、その結果を C C R に反映します。
N E G	B / W / L	0 - R d → R d 汎用レジスタの内容の2の補数（算術的補数）をとります。
E X T S	W / L	R d (符号拡張) → R d 16ビットレジスタの下位8ビットをワードサイズに符号拡張します。または、32ビットレジスタの下位16ビットをロングワードサイズに符号拡張します。
E X T U	W / L	R d (ゼロ拡張) → R d 16ビットレジスタの下位8ビットをワードサイズにゼロ拡張します。または、32ビットレジスタの下位16ビットをロングワードサイズにゼロ拡張します。

【注】\* サイズはオペランドサイズを示します。

B : バイト

W : ワード

L : ロングワード

表 2.5 論理演算命令

命 令	サ イ ズ*	機 能
A N D	B / W / L	$R_d \wedge R_s \longrightarrow R_d, R_d \wedge \#IMM \longrightarrow R_d$ 汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の論理積をとります。
O R	B / W / L	$R_d \vee R_s \longrightarrow R_d, R_d \vee \#IMM \longrightarrow R_d$ 汎用レジスタと汎用レジスタ、または汎用レジスタとイミディエイトデータ間の論理和をとります。
X O R	B / W / L	$R_d \oplus R_s \longrightarrow R_d, R_d \oplus \#IMM \longrightarrow R_d$ 汎用レジスタ間の排他的論理和、または汎用レジスタとイミディエイトデータの排他的論理和をとります。
N O T	B / W / L	$\sim R_d \longrightarrow R_d$ 汎用レジスタの内容の 1 の補数（論理的補数）をとります。

【注】\* サイズはオペランドサイズを示します。

B : バイト

W : ワード

L : ロングワード

表 2.6 シフト命令

命 令	サ イ ズ*	機 能
S H A L	B / W / L	$R_d$ (シフト処理) $\longrightarrow R_d$ 汎用レジスタの内容を算術的にシフトします。
S H A R	B / W / L	$R_d$ (シフト処理) $\longrightarrow R_d$ 汎用レジスタの内容を論理的にシフトします。
S H L L	B / W / L	$R_d$ (シフト処理) $\longrightarrow R_d$ 汎用レジスタの内容を論理的にシフトします。
R O T L	B / W / L	$R_d$ (ローテート処理) $\longrightarrow R_d$ 汎用レジスタの内容をローテートします。
R O T R	B / W / L	$R_d$ (ローテート処理) $\longrightarrow R_d$ 汎用レジスタの内容をキャリフラグを含めてローテートします。
R O T X L	B / W / L	$R_d$ (ローテート処理) $\longrightarrow R_d$ 汎用レジスタの内容をキャリフラグを含めてローテートします。
R O T X R	B / W / L	$R_d$ (ローテート処理) $\longrightarrow R_d$ 汎用レジスタの内容をキャリフラグを含めてローテートします。

【注】\* サイズはオペランドサイズを示します。

B : バイト

W : ワード

L : ロングワード

表 2.7 ビット操作命令(1)

命 令	サ イ ズ*	機 能
B S E T	B	$1 \longrightarrow (<\text{ビット番号}> \text{ of } <\text{E A d}>)$ 汎用レジスタまたはメモリのオペランドの指定された 1 ビットを “1” にセットします。ビット番号は、3 ビットのイミディエイトデータまたは汎用レジスタの内容下位 3 ビットで指定します。
B C L R	B	$0 \longrightarrow (<\text{ビット番号}> \text{ of } <\text{E A d}>)$ 汎用レジスタまたはメモリのオペランドの指定された 1 ビットを “0” にクリアします。ビット番号は、3 ビットのイミディエイトデータまたは汎用レジスタの内容下位 3 ビットで指定します。
B N O T	B	$\sim (<\text{ビット番号}> \text{ of } <\text{E A d}>)$ $\longrightarrow (<\text{ビット番号}> \text{ of } <\text{E A d}>)$ 汎用レジスタまたはメモリのオペランドの指定された 1 ビットを反転します。ビット番号は、3 ビットのイミディエイトデータまたは汎用レジスタの内容下位 3 ビットで指定します。
B T S T	B	$\sim (<\text{ビット番号}> \text{ of } <\text{E A d}>) \longrightarrow Z$ 汎用レジスタまたはメモリのオペランドの指定された 1 ビットをテストし、ゼロフラグに反映します。ビット番号は、3 ビットのイミディエイトデータまたは汎用レジスタの内容下位 3 ビットで指定します。
B A N D	B	$C \wedge (<\text{ビット番号}> \text{ of } <\text{E A d}>) \longrightarrow C$ 汎用レジスタまたはメモリのオペランドの指定された 1 ビットとキャリフラグとの論理積をとり、キャリフラグに結果を格納します。
B I A N D	B	$C \wedge [\sim (<\text{ビット番号}> \text{ of } <\text{E A d}>)] \longrightarrow C$ 汎用レジスタまたはメモリのオペランドの指定された 1 ビットを反転し、キャリフラグとの論理積をとり、キャリフラグに結果を格納します。 ビット番号は、3 ビットのイミディエイトデータで指定します。

【注】\* サイズはオペランドサイズを示します。

B : バイト

表 2.7 ビット操作命令(2)

命 令	サ イ ズ*	機 能
B O R	B	$C \vee (<\text{ビット番号}> \text{ of } <\text{E A d}>) \longrightarrow C$ 汎用レジスタまたはメモリのオペランドの指定された1ビットとキャリフラグとの論理和をとり、キャリフラグに結果を格納します。
B I O R	B	$C \vee [\sim (<\text{ビット番号}> \text{ of } <\text{E A d}>)] \longrightarrow C$ 汎用レジスタまたはメモリのオペランドの指定された1ビットを反転し、キャリフラグとの論理和をとり、キャリフラグに結果を格納します。 ビット番号は、3ビットのイミディエイトデータで指定します。
B X O R	B	$C \oplus (<\text{ビット番号}> \text{ of } <\text{E A d}>) \longrightarrow C$ 汎用レジスタまたはメモリのオペランドの指定された1ビットとキャリフラグとの排他的論理和をとり、キャリフラグに結果を格納します。
B I X O R	B	$C \oplus [\sim (<\text{ビット番号}> \text{ of } <\text{E A d}>)] \longrightarrow C$ 汎用レジスタまたはメモリのオペランドの指定された1ビットを反転し、キャリフラグとの排他的論理和をとり、キャリフラグに結果を格納します。 ビット番号は、3ビットのイミディエイトデータで指定します。
B L D	B	$(<\text{ビット番号}> \text{ of } <\text{E A d}>) \longrightarrow C$ 汎用レジスタまたはメモリのオペランドの指定された1ビットをキャリフラグに転送します。
B I L D	B	$\sim (<\text{ビット番号}> \text{ of } <\text{E A d}>) \longrightarrow C$ 汎用レジスタまたはメモリのオペランドの指定された1ビットを反転し、キャリフラグに転送します。 ビット番号は、3ビットのイミディエイトデータで指定します。

【注】\* サイズはオペランドサイズを示します。

B : バイト

表 2.7 ビット操作命令(3)

命 令	サ イ ズ*	機 能
B S T	B	C → (<ビット番号> of <E A d>) 汎用レジスタまたはメモリのオペランドの指定された1ビットにキャリフラグの内容を転送します。
B I S T	B	C → ~(<ビット番号> of <E A d>) 汎用レジスタまたはメモリのオペランドの指定された1ビットに、反転されたキャリフラグの内容を転送します。 ビット番号は、3ビットのイミディエイトデータで指定されます。

【注】\* サイズはオペランドサイズを示します。

B : バイト

表 2.8 分岐命令

命 令	サ イ ズ	機 能																																																			
Bcc	-	指定した条件が成立しているとき、指定されたアドレスへ分岐します。分岐条件を下表に示します。																																																			
		<table border="1"> <thead> <tr> <th>ニーモニック</th><th>説 明</th><th>分 岐 条 件</th></tr> </thead> <tbody> <tr> <td>BRA (BT)</td><td>Always (True)</td><td>Always</td></tr> <tr> <td>BRN (BF)</td><td>Never (False)</td><td>Never</td></tr> <tr> <td>BHI</td><td>HIGH</td><td><math>C \vee Z = 0</math></td></tr> <tr> <td>BLS</td><td>Low or Same</td><td><math>C \vee Z = 1</math></td></tr> <tr> <td>Bcc (BHS)</td><td>Carry Clear (High or Same)</td><td><math>C = 0</math></td></tr> <tr> <td>BCS (BLO)</td><td>Carry Set (LOW)</td><td><math>C = 1</math></td></tr> <tr> <td>BNE</td><td>Not Equal</td><td><math>Z = 0</math></td></tr> <tr> <td>BEQ</td><td>EQual</td><td><math>Z = 1</math></td></tr> <tr> <td>BVC</td><td>oVerflow Clear</td><td><math>V = 0</math></td></tr> <tr> <td>BVS</td><td>oVerflow Set</td><td><math>V = 1</math></td></tr> <tr> <td>BPL</td><td>PLus</td><td><math>N = 0</math></td></tr> <tr> <td>BMI</td><td>MINus</td><td><math>N = 1</math></td></tr> <tr> <td>BGE</td><td>Greater or Equal</td><td><math>N \oplus V = 0</math></td></tr> <tr> <td>BLT</td><td>Less Than</td><td><math>N \oplus V = 1</math></td></tr> <tr> <td>BGT</td><td>Greater Than</td><td><math>Z \vee (N \oplus V) = 0</math></td></tr> <tr> <td>BLE</td><td>Less or Equal</td><td><math>Z \vee (N \oplus V) = 1</math></td></tr> </tbody> </table>	ニーモニック	説 明	分 岐 条 件	BRA (BT)	Always (True)	Always	BRN (BF)	Never (False)	Never	BHI	HIGH	$C \vee Z = 0$	BLS	Low or Same	$C \vee Z = 1$	Bcc (BHS)	Carry Clear (High or Same)	$C = 0$	BCS (BLO)	Carry Set (LOW)	$C = 1$	BNE	Not Equal	$Z = 0$	BEQ	EQual	$Z = 1$	BVC	oVerflow Clear	$V = 0$	BVS	oVerflow Set	$V = 1$	BPL	PLus	$N = 0$	BMI	MINus	$N = 1$	BGE	Greater or Equal	$N \oplus V = 0$	BLT	Less Than	$N \oplus V = 1$	BGT	Greater Than	$Z \vee (N \oplus V) = 0$	BLE	Less or Equal	$Z \vee (N \oplus V) = 1$
ニーモニック	説 明	分 岐 条 件																																																			
BRA (BT)	Always (True)	Always																																																			
BRN (BF)	Never (False)	Never																																																			
BHI	HIGH	$C \vee Z = 0$																																																			
BLS	Low or Same	$C \vee Z = 1$																																																			
Bcc (BHS)	Carry Clear (High or Same)	$C = 0$																																																			
BCS (BLO)	Carry Set (LOW)	$C = 1$																																																			
BNE	Not Equal	$Z = 0$																																																			
BEQ	EQual	$Z = 1$																																																			
BVC	oVerflow Clear	$V = 0$																																																			
BVS	oVerflow Set	$V = 1$																																																			
BPL	PLus	$N = 0$																																																			
BMI	MINus	$N = 1$																																																			
BGE	Greater or Equal	$N \oplus V = 0$																																																			
BLT	Less Than	$N \oplus V = 1$																																																			
BGT	Greater Than	$Z \vee (N \oplus V) = 0$																																																			
BLE	Less or Equal	$Z \vee (N \oplus V) = 1$																																																			
JMP	-	指定されたアドレスへ無条件に分岐します。																																																			
BSR	-	指定されたアドレスへサブルーチン分岐します。																																																			
JSR	-	指定されたアドレスへサブルーチン分岐します。																																																			
RTS	-	サブルーチンから復帰します。																																																			

表 2.9 システム制御命令

命 令	サ イ ズ*	機 能
T R A P A	—	命令トラップ例外処理を行います。
R T E	—	例外処理ルーチンから復帰します。
S L E E P	—	低消費電力状態に遷移します。
L D C	B / W	(E A s) —→ C C R ソースオペランドを C C R に転送します。 C C R はバイトサイズですが、メモリからの転送のときデータのリードはワードサイズで行われます。
S T C	B / W	C C R —→ (E A d) C C R の内容をデスティネーションのロケーションに転送します。 C C R はバイトサイズですが、メモリへの転送のときデータのライトはワードサイズで行われます。
A N D C	B	C C R ∧ #IMM —→ C C R C C R とイミディエイトデータの論理積をとります。
O R C	B	C C R ∨ #IMM —→ C C R C C R とイミディエイトデータの論理和をとります。
X O R C	B	C C R ⊕ #IMM —→ C C R C C R とイミディエイトデータの排他的論理和をとります。
N O P	—	P C + 2 —→ P C P C のインクリメントだけを行います。

【注】\* サイズはオペランドサイズを示します。

B : バイト

W : ワード

表 2.10 ブロック転送命令

命 令	サ イ ズ	機 能
E E P M O V . B	-	<pre> if R 4 L ≠ 0 then     Repeat @ E R 5 + → @ E R 6 +, R 4 L - 1 → R 4 L     Until R 4 L = 0 else next; </pre>
E E P M O V . W	-	<pre> if R 4 ≠ 0 then     Repeat @ E R 5 + → @ E R 6 +, R 4 - 1 → R 4     Until R 4 = 0 else next; </pre> <p>ブロック転送命令です。E R 5 で示されるアドレスから始まり、R 4 L または R 4 で指定されるバイト数のデータを、E R 6 で示されるアドレスのロケーションへ転送します。転送終了後、次の命令を実行します。</p>

## 2.6.4 命令の基本フォーマット

H8 / 300H CPUの命令は、2バイト（ワード）を単位にしています。各命令はオペレーションフィールド（OP）、レジスタフィールド（rn）、EA拡張部（EA）およびコンディションフィールド（cc）から構成されています。

### (1) オペレーションフィールド

命令の機能を表し、アドレスシングモードの指定、オペラントの処理内容を指定します。命令の先頭4ビットを必ず含みます。2つのオペレーションフィールドを持つ場合もあります。

### (2) レジスタフィールド

汎用レジスタを指定します。アドレスレジスタのとき3ビット、データレジスタのとき3ビットまたは4ビットです。2つのレジスタフィールドを持つ場合、またはレジスタフィールドを持たない場合もあります。

### (3) EA拡張部

イミディエイトデータ、絶対アドレスまたはディスプレースメントを指定します。8ビット、16ビット、32ビットです。24ビットアドレスおよびディスプレースメントは上位8ビットをすべて“0”(H'00)とした32ビットデータとして扱われます。

### (4) コンディションフィールド

Bcc命令の分岐条件を指定します。

図2.9に命令フォーマットの例を示します。

#### ① オペレーションフィールドのみ

op
----

NOP、RTSなど

#### ② オペレーションフィールドとレジスタフィールド

op	rn	rm
----	----	----

ADD.B Rn, Rmなど

#### ③ オペレーションフィールド、レジスタフィールドおよびEA拡張部

op	rn	rm
EA (disp)		

MOV.B @ (d:16, Rn), Rm

#### ④ オペレーションフィールド、EA拡張部およびコンディションフィールド

op	cc	EA(disp)
----	----	----------

BRA d:8

図2.9 命令フォーマット

## 2.6.5 ビット操作命令使用上の注意

BSET、BCLR、BNOT、BST、BISTの各命令は、バイト単位でデータをリードし、ビット操作後に再びバイト単位でデータをライトします。したがって、ライト専用ビットを含むレジスタ、またはポートに対してこれらの命令を使用する場合には注意が必要です。

また、内部I/Oレジスタのフラグを“0”にクリアするために、BCLR命令を使用することができます。この場合、割込み処理ルーチンなどで当該フラグが“1”にセットされていることが明らかであれば、事前に当該フラグをリードする必要はありません。

## 2.7 アドレッシングモードと実効アドレスの計算方法

### 2.7.1 アドレッシングモード

H8 / 300H CPUは、表2.11に示すように、8種類のアドレッシングモードをサポートしています。命令ごとに、使用できるアドレッシングモードは異なります。

演算命令では、レジスタ直接、およびイミディエイトが使用できます。

転送命令では、プログラムカウンタ相対とメモリ間接を除くすべてのアドレッシングモードが使用できます。

また、ビット操作命令では、オペランドの指定にレジスタ直接、レジスタ間接、および絶対アドレス(@aa:8)が使用できます。さらに、オペランド中のビット番号を指定するためにレジスタ直接(BSET、BCLR、BNOT、BTSTの各命令)、およびイミディエイト(3ビット)が独立して使用できます。

表2.11 アドレッシングモード一覧表

No.	アドレッシングモード	記号
①	レジスタ直接	Rn
②	レジスタ間接	@ERn
③	ディスプレースメント付きレジスタ間接	@(d:16, ERn) / @(d:24, ERn)
④	ポストインクリメントレジスタ間接 プリデクリメントレジスタ間接	@ERn+ @-ERn
⑤	絶対アドレス	@aa:8 / @aa:16 / @aa:24
⑥	イミディエイト	#xx:8 / #xx:16 / #xx:32
⑦	プログラムカウンタ相対	@(d:8, PC) / @(d:16, PC)
⑧	メモリ間接	@@aa:8

#### ① レジスタ直接 Rn

命令コードのレジスタフィールドで指定されるレジスタ(8ビット、16ビットまたは32ビット)がオペランドとなります。

8ビットレジスタとしてはR0H～R7H、R0L～R7Lを指定可能です。

16ビットレジスタとしてはR0～R7、E0～E7を指定可能です。

32ビットレジスタとしてはER0～ER7を指定可能です。

#### ② レジスタ間接 @ERn

命令コードのレジスタフィールドで指定されるアドレスレジスタ(ERn)の内容の下位24ビットをアドレスとしてメモリ上のオペランドを指定します。

#### ③ ディスプレースメント付きレジスタ間接 @(d:16, ERn) / @(d:24, ERn)

命令コードのレジスタフィールドで指定されるアドレスレジスタ(ERn)の内容に、命令コード中に含まれる16ビットディスプレースメントまたは24ビットディスプレースメントを加算し

た内容の下位24ビットをアドレスとしてメモリ上のオペランドを指定します。加算に際して、16ビットディスプレースメントは符号拡張されます。

④ ポストインクリメントレジスタ間接 @ERn+ / プリデクリメントレジスタ間接 @-ERn+

・ポストインクリメントレジスタ間接 @ERn+

命令コードのレジスタフィールドで指定されるアドレスレジスタ (ERn) の内容の下位24ビットをアドレスとしてメモリ上のオペランドを指定します。

その後、アドレスレジスタの内容 (32ビット) に1、2または4が加算され、加算結果がアドレスレジスタに格納されます。バイトサイズでは1、ワードサイズでは2、ロングワードサイズでは4がそれぞれ加算されます。ワードサイズ/ロングワードサイズのとき、レジスタの内容が偶数となるようにしてください。

・プリデクリメントレジスタ間接 @-ERn

命令コードのレジスタフィールドで指定されるアドレスレジスタ (ERn) の内容から1、2または4を減算した内容の下位24ビットをアドレスとして、メモリ上のオペランドを指定します。

その後、減算結果がアドレスレジスタに格納されます。バイトサイズでは1、ワードサイズでは2、ロングワードサイズでは4がそれぞれ減算されます。ワードサイズ、ロングワードサイズのとき、アドレスレジスタの内容が偶数となるようにしてください。

⑤ 絶対アドレス @aa:8 / @aa:16 / @aa:24

命令コード中に含まれる絶対アドレスで、メモリ上のオペランドを指定します。

絶対アドレスは8ビット (@aa:8)、16ビット (@aa:16)、または24ビット (@aa:24)です。

8ビット絶対アドレスの場合、上位16ビットはすべて“1”(H'FFFF)となります。

16ビット絶対アドレスの場合、上位8ビットは符号拡張されます。

24ビット絶対アドレスの場合、全アドレス空間をアクセスできます。

絶対アドレスのアクセス範囲を表2.12に示します。

表2.12 絶対アドレスのアクセス範囲

絶対アドレス	1Mバイトモード	64kバイトモード
8ビット (@aa:8)	H'FFF00～H'FFFFF (1048320～1048575)	H'FF00～H'FFFFF (65280～65535)
16ビット (@aa:16)	H'00000～H'07FFF, H'F8000～H'FFFFF (0～32767, 1015808～1048575)	H'0000～H'FFFFF (0～65535)
24ビット (@aa:24)	H'00000～H'FFFFF (0～1048575)	H'000000～H'00FFFF (0～65535)

#### ⑥ イミディエイト #xx:8 / #xx:16 / #xx:32

命令コードの中に含まれる 8 ビット (#xx:8) 、 16 ビット (#xx:16) 、または 32 ビット (#xx:32) のデータを直接オペランドとして使用します。

なお、 ADDS 、 SUBS 、 INC 、 DEC 命令では、イミディエイトデータが命令コード中に暗黙的に含まれます。ビット操作命令では、ビット番号を指定するための 3 ビットのイミディエイトデータが、命令コード中に含まれる場合があります。また、 TRAPA 命令ではベクタアドレスを指定するための 2 ビットのイミディエイトデータが、命令コード中に含まれます。

#### ⑦ プログラムカウンタ相対 @ (d:8, PC) / @ (d:16, PC)

BCC 、 BSR 命令で使用されます。

PC の内容で指定される 24 ビットのアドレスに、命令コード中に含まれる 8 ビット、または 16 ビットディスプレースメントを加算して、 24 ビットの分岐アドレスを生成します。加算に際して、ディスプレースメントは 24 ビットに符号拡張されます。また加算される PC の内容は次の命令の先頭アドレスとなっていますので、分岐可能範囲は分岐命令に対して -126 ~ +128 バイト (-63 ~ +64 ワード) または -32766 ~ +32768 バイト (-16383 ~ +16384 ワード) です。このとき、加算結果が偶数となるようにしてください。

#### ⑧ メモリ間接 @@aa:8

JMP 、 JSR 命令で使用されます。

命令コードの中に含まれる 8 ビット絶対アドレスでメモリ上のオペランドを指定し、この内容を分岐アドレスとして分岐します。メモリ上のオペランドはロングワードサイズで指定します。このうち先頭 1 バイトは無視され、 24 ビット長の分岐アドレスを生成します。図 2.10 にメモリ間接による分岐アドレスの指定方法を示します。

8 ビット絶対アドレスの上位のビットはすべて “0” (H'0000) となりますので、分岐アドレスを格納できるのは 0 ~ 255 (H'000000 ~ H'0000FF) 番地です。

ただし、この内の先頭領域は例外処理ベクタ領域と共に通っていますから注意してください。詳細は「第 5 章 割込みコントローラ」を参照してください。




図 2.10 メモリ間接による分岐アドレスの指定

ワードサイズ、またはロングワードサイズでメモリを指定する場合、および分岐アドレスを指定する場合に奇数アドレスを指定すると、最下位ビットは“0”とみなされ、1番地前から始まるデータまたは命令コードをアクセスします（「2.5.2 メモリ上でのデータ構成」を参照してください）。

## 2.7.2 実効アドレスの計算方法

各アドレッシングモードにおける実効アドレス（EA：Effective Address）の計算方法を表2.13に示します。

1Mバイトモードの場合、計算結果の上位4ビットは無視され、20ビットの実効アドレスを生成します。



表 2.13 実効アドレスの計算方法(1)

No.	アドレスシングルモード・命令フォーマット	実効アドレス計算方法	実効アドレス(EA)
①	レジスタ直接 (Rn)		オペランドは、汎用レジスタの内容です。
②	レジスタ間接 (@ERn)		
③	ディスプレースメント付レジスタ間接 @(d:16, ERn) / @ (d:24, ERn)		
④	#ストイクリメタリジタ間接 / #アティクリメタリジタ間接 • #ストイクリメタリジタ間接 @ERn + • アティクリメタリジタ間接 @ - ERn		オペランドサイズがバイトのとき1、ワードのとき2、ロングワードのとき4が加減算されます。

表 2.13 実効アドレスの計算方法(2)

No.	アドレスингモード・命令コード	実効アドレス計算方法	実効アドレス(EA)
⑤ 絶対アドレス @aa:8	op abs		
@aa:16	op abs		
@aa:24	op abs		
⑥ イミディエイト #xx:8/#xx:16/#xx:32	op IMM		オペランドはイミディエイトデータです。
⑦ プログラムカウンタ相対 @(d:8, PC) /@(d:16, PC)	op disp		

表 2.13 実効アドレスの計算方法(3)

No	アドレスингモード・命令フォーマット	実効アドレス計算方法	実効アドレス(EA)
⑧	メモリ間接@ @aa:8 アドバントモード  ノーマルモード 	 	実効アドレス計算方法 実効アドレス(EA)

## &lt;記号説明&gt;

r、rn、rn : レジスタフィールド  
 op : オペレーショントラック  
 disp : ディスペースメント  
 IMM : イミディエイトデータ  
 abs : 絶対アドレス

## 2.8 処理状態

### 2.8.1 概要

H8／300H CPUの処理状態には、プログラム実行状態、例外処理状態、低消費電力状態、リセット状態の4種類があります。さらに、低消費電力状態には、スリープモード、ソフトウェアスタンバイモード、およびハードウェアスタンバイモードがあります。処理状態の分類を図2.11に、各状態間の遷移を図2.13に示します。




図2.11 処理状態の分類

### 2.8.2 プログラム実行状態

CPUがプログラムを順次実行している状態です。

## 2.8.3 例外処理状態

リセット、割込み、またはトラップ命令の例外処理要因によって起動され、CPUが通常の処理状態の流れを変え、例外処理ベクタテーブルからスタートアドレスを取り出し、その番地に分岐する過度的な状態です。割込みおよびトラップ命令例外処理では、SP (ER7) を参照して、PCおよびCCRの退避を行います。

### (1) 例外処理の種類と優先度

例外処理には、リセット、割込み、およびトラップ命令があります。表2.14に、例外処理の種類と優先度を示します。トラップ命令例外処理は、プログラム実行状態で常に受け付けられます。

表2.14 例外処理の種類と優先度

優先度	例外処理要因	例外処理検出タイミング	例外処理開始タイミング
高 ↑ ↓ 低	リセット	クロック同期	RES端子が“Low”レベルから“High”レベルに変化すると、ただちに例外処理を開始します。
	割込み	命令の実行終了時 または例外処理終了時*	割込み要求が発生すると、命令の実行終了時または例外処理終了時に例外処理を開始します。
	トラップ命令	TRAP命令実行時	トラップ(TRAP)命令を実行すると、例外処理を開始します。

【注】\* ANDC、ORC、XORC、LDC命令の実行終了時点、またはリセット例外処理の終了時点では、割込み要因の検出を行いません。

例外処理要因は、図2.12に示すように分類されます。

例外処理要因とベクタ番号ならびにベクタアドレスの詳細は「第4章 例外処理」および「第5章 割込みコントローラ」を参照してください。





図2.12 例外処理要因の分類



- 【注】\* 1 ハードウェアスタンバイモードを除くすべての状態において、RES端子が“Low”レベルになるとリセット状態に遷移します。
- \* 2 すべての状態においてSTBY端子を“Low”レベルにすると、ハードウェアスタンバイモードに遷移します。

図 2.13 状態遷移図

## 2.8.4 例外処理の動作

### (1) リセット例外処理の動作


リセット例外処理は、最も優先度の高い例外処理です。RES端子を“Low”レベルにしてリセット状態にした後、RES端子を“High”レベルにすると、リセット例外処理が起動されます。リセット例外処理が起動されると、CPUは、例外処理ベクタテーブルからスタートアドレスを取り出し、その番地からプログラムの実行を開始します。リセット例外処理実行中、および終了後は、NMIを含めたすべての割込みが禁止されます。

### (2) 割込み例外処理およびトラップ命令例外処理の動作

これらの例外処理が起動されると、CPUはSP(ER7)を参照してPCとCCRをスタックに退避します。次に、SYSCRのUEビットが“1”的ときはCCRのIビットが“1”にセットされ、UEビットが“0”的ときはCCRのIビット、UIビットがいずれも“1”にセットされます。

その後、例外処理ベクタテーブルからスタートアドレスを取り出して分岐します。

例外処理終了後のスタックの構造を図2.14に示します。



#### 《記号説明》

CCR : コンディションコードレジスタ

SP : スタックポインタ

- 【注】 1. PCはリターン後に実行する最初の命令アドレスです。  
 2. レジスタの退避／復帰は必ずワードサイズまたはロングワードサイズで、偶数アドレスから行ってください。

図2.14 例外処理終了後のスタック状態

## 2.8.5 リセット状態

RES端子が“Low”レベルになると、実行中の処理はすべて中止され、CPUはリセット状態になります。リセットによってCCRのIビットが“1”にセットされます。リセット状態ではすべての割込みが禁止されます。

RES端子を“Low”レベルから“High”レベルにすると、リセット例外処理が開始されます。

ウォッチドッグタイマのオーバフローによって、リセット状態とすることもできます。詳細は「第10章 ウォッチドッグタイマ」を参照してください。

## 2.8.6 低消費電力状態

低消費電力状態はCPUの動作を停止して、消費電力を下げる状態です。スリープモード、ソフトウェアスタンバイモード、ハードウェアスタンバイモードがあります。

### (1) スリープモード

スリープモードは、SYSCRのSSBYビットを“0”にクリアした状態で、SLEEP命令を実行することによって遷移するモードです。CPUの動作は、SLEEP命令実行直後で停止します。CPUの内部レジスタの内容は保持されます。

### (2) ソフトウェアスタンバイモード

ソフトウェアスタンバイモードは、SYSCRのSSBYビットを“1”にセットした状態で、SLEEP命令を実行することによって遷移するモードです。

CPUおよびクロックをはじめ内蔵周辺モジュールのすべての動作が停止します。内蔵周辺モジュールはリセット状態になりますが、規定の電圧が与えられている限りCPUの内部レジスタの内容および内蔵RAMの内容は保持されます。また、I/Oポートの状態も保持されます。

### (3) ハードウェアスタンバイモード

ハードウェアスタンバイモードは、STBY端子を“Low”レベルにすることによって遷移するモードです。ソフトウェアスタンバイモードと同様に、CPUおよびすべてのクロックは停止し、内蔵周辺モジュールはリセット状態になりますが、規定の電圧が与えられている限り、内蔵RAMの内容は保持されます。

低消費電力状態についての詳細は、「第16章 低消費電力状態」を参照してください。

## 2.9 基本動作タイミング

### 2.9.1 概要

H8/300H CPUは、クロック ( $\phi$ ) を基準に動作しています。 $\phi$ の立上がりから次の立上がりまでの1単位をステートと呼びます。メモリサイクルまたはバスサイクルは、2または3ステートで構成され、内蔵メモリ、内蔵周辺モジュール、または外部アドレス空間によってそれぞれ異なるアクセスを行います。外部アドレス空間のアクセスについては、バスコントローラで設定することができます。

### 2.9.2 内蔵メモリアクセスタイミング

内蔵メモリのアクセスは、2ステートアクセスを行います。このとき、データバス幅は16ビットで、バイトおよびワードサイズのアクセスが可能です。内蔵メモリアクセスサイクルを図2.15に、端子状態を図2.16に示します。




図2.15 内蔵メモリアクセスサイクル




図 2.16 内蔵メモリアクセス時の端子状態

### 2.9.3 内蔵周辺モジュールアクセスタイミング

内蔵周辺モジュールのアクセスは3ステートで行われます。このとき、データバス幅は8ビットまたは16ビットであり、内部I/Oレジスタにより異なります。内蔵周辺モジュールアクセスタイミングを図2.17に、端子状態を図2.18に示します。




図 2.17 内蔵周辺モジュールアクセスサイクル




図 2.18 内蔵周辺モジュールアクセス時の端子状態

#### 2.9.4 外部アドレス空間アクセスタイミング

外部アドレス空間は 8 つのエリア（エリア 0 ~ 7）に分割されており、バスコントローラの設定により、各エリアごとにアクセスステート（2 ステートまたは 3 ステート）の選択ができます。

詳細は「第 6 章 バスコントローラ」を参照してください。



# 3. M C U 動作モード

## 第3章 目次

3. 1 概要	63
3. 1. 1 動作モードの選択の種類	63
3. 1. 2 レジスタ構成	63
3. 2 モードコントロールレジスタ (M D C R)	64
3. 3 システムコントロールレジスタ (S Y S C R)	65
3. 4 各動作モードの説明	68
3. 4. 1 モード 1	68
3. 4. 2 モード 2	68
3. 4. 3 モード 3	68
3. 5 各動作モードにおける端子機能	69
3. 6 各動作モードのメモリマップ	69



### 3. 1 概要

#### 3. 1. 1 動作モードの選択の種類

H 8 / 3032 シリーズには、3種類の動作モード（モード1～3）があります。これらのモードは、モード端子（MD<sub>1</sub>～MD<sub>0</sub>）を表3.1のように設定することによって拡張モードとシングルチップモードを選択することができます。

表3.1 動作モードの種類の選択

動作モード	端子設定		内 容		
	MD <sub>1</sub>	MD <sub>0</sub>	アドレス空間	バ ス 幅	内蔵RAM
—	0	0	—	—	—
モード1	0	1	1Mバイト	8ビット	有効 <sup>*1</sup>
モード2	1	0	64kバイト	—	有効 <sup>*2</sup>
モード3	1	1	1Mバイト	—	有効 <sup>*2</sup>

【注】<sup>\*1</sup> モード1では、SYSCTRのRAMEビットを“0”にクリアすると外部アドレス空間に切り換わります。

<sup>\*2</sup> モード2、3では、SYSCTRのRAMEビットを“0”にクリアし内蔵RAM空間をアクセスすると、常にH'FFがリードされ、ライトは無効です。詳細は「13.3 動作説明」を参照してください。

アドレス空間は、64kバイト／1Mバイトのいずれかを選択することができます。

モード1、3でサポートするアドレス空間は、最大1Mバイトです。また、モード2でサポートするアドレス空間は、最大64kバイトです。

モード1～3以外は、本LSIでは使用できません。したがって、モード端子は必ずモード1～3になるように設定してください。

モード端子は、動作中に変化させないでください。

#### 3. 1. 2 レジスタ構成

本LSIにはモード端子（MD<sub>1</sub>、MD<sub>0</sub>）の状態が反映されるMDCRと、動作を制御するSYSCTRがあります。レジスタ構成を表3.2に示します。

表3.2 レジスタ構成

アドレス*	名 称	略 称	R/W	初期値
H'FFF1	モードコントロールレジスタ	MDCR	R	不定
H'FFF2	システムコントロールレジスタ	SYSCTR	R/W	H'0B

【注】\* アドレスの下位16ビットを示しています。

### 3.2 モードコントロールレジスタ (MDCR)

MDCRは8ビットのリード専用のレジスタで、本LSIの現在の動作モードをモニタするのに用います。

ビット:	7	6	5	4	3	2	1	0
初期値:	—	—	—	—	—	—	MDS1	MDS0
R/W:	—	—	—	—	—	—	R	R
						リザーブビット		モードセレクト1、0

現在の動作モードを示すビットです。

【注】\* MD<sub>1</sub>～MD<sub>0</sub>端子により決定されます。

ビット7、6：リザーブビット

リザーブビットです。リードすると常に“1”が読み出されます。ライトは無効です。

ビット5～3：リザーブビット

リザーブビットです。リードすると常に“0”が読み出されます。ライトは無効です。

ビット2：リザーブビット

リザーブビットです。リードすると常に“1”が読み出されます。ライトは無効です。

ビット1、0：モードセレクト1、0 (MDS1、0)

これらのビットは、モード端子(MD<sub>1</sub>、MD<sub>0</sub>)のレベルを反映した値(現在の動作モード)を示しています。MDS1、MDS0ビットはMD<sub>1</sub>、MD<sub>0</sub>端子にそれぞれ対応します。これらのビットは、リード専用でライトは無効です。MDCRをリードすると、モード端子(MD<sub>1</sub>、MD<sub>0</sub>)のレベルがこれらのビットにラッピングされます。

### 3.3 システムコントロールレジスタ (SYSCR)

S Y S C R は 8 ビットのレジスタで本 L S I の動作を制御します。

ビット7：ソフトウェアスタンバイ（SSBY）

ソフトウェアスタンバイモードへの遷移を指定します（ソフトウェアスタンバイモードについて  
は「第16章 低消費電力状態」を参照してください）。

なお、外部割込みによりソフトウェアスタンバイモードが解除され、通常動作に遷移したとき、このビットは“1”にセットされたままです。クリアする場合は、“0”をライトしてください。

ビット7	説明	
S S B Y		
0	S L E E P 命令実行後、スリープモードに遷移	(初期値)
1	S L E E P 命令実行後、ソフトウェアスタンバイモードに遷移	

#### ビット6～4：スタンバイタイマセレクト2～0 (STS2～0)

外部割込みによって、ソフトウェアスタンバイモードを解除する場合に、内部クロックが安定するまでCPUと内蔵周辺モジュールが待機する時間を指定します。

動作周波数に応じて待機時間が8ms以上となるように指定してください。

待機時間の設定については、「19.4.3 ソフトウェアスタンバイモード解除後の発振安定待機時間の設定」を参照してください。

ビット6	ビット5	ビット4	説明
STS2	STS1	STS0	
0	0	0	待機時間 = 8192ステート (初期値)
0	0	1	待機時間 = 16384ステート
0	1	0	待機時間 = 32768ステート
0	1	1	待機時間 = 65536ステート
1	0	-	待機時間 = 131072ステート
1	1	-	使用禁止

#### ビット3：ユーザビットイネーブル (UE)

CCRのUIビットをユーザビットとして使用するか、割込みマスクビットとして使用するかを選択します。

ビット3	説明
UE	
0	CCRのUIビットを、割込みマスクビットとして使用
1	CCRのUIビットを、ユーザビットとして使用 (初期値)

#### ビット2：NMIエッジ (NMIEG)

NMI端子の入力エッジ選択を行います。

ビット2	説明
NMIEG	
0	NMI入力の立下がりエッジで割込み要求を発生 (初期値)
1	NMI入力の立上がりエッジで割込み要求を発生

#### ビット1：リザーブビット

リザーブビットです。リードすると常に“1”が読み出されます。ライトは無効です。

#### ビット0：RAMイネーブル（RAME）

内蔵RAMの有効／無効を選択します。RAMEビットは、RES端子の立上がりエッジでイニシャライズされます。ソフトウェアスタンバイモードでは、イニシャライズされません。

ビット0 RAME	説明	
	0	内蔵RAM無効
1	内蔵RAM有効	(初期値)

### 3.4 各動作モードの説明

#### 3.4.1 モード1

アドレス空間で1Mバイトで、内蔵ROMを使用することができます。

ポート3の機能がデータ入出力端子D<sub>7</sub>～D<sub>0</sub>となり、ポート1、2、5の機能がアドレス端子A<sub>19</sub>～A<sub>0</sub>となります。アドレスバス幅は、ポート1、2、5のDDRの内容を設定することにより、自由に指定できます。

#### 3.4.2 モード2

内蔵ROM、RAMで動作するモードです。外部アドレス空間をアクセスすることはできません。アドレス空間は64kバイトとなり、ノーマルモードで動作します。ベクタアドレスやスタックエリアが節約されます。

#### 3.4.3 モード3

内蔵ROM、RAMで動作するモードです。外部アドレス空間をアクセスすることはできません。アドレス空間は1Mバイトとなります。アドバンストモードで動作します。

### 3.5 各動作モードにおける端子機能

動作モードによりポート1、2、3、5、6の端子機能が切り換わります。各動作モードにおける端子機能の一覧を表3.3に示します。

表3.3 各動作モードにおける機能


ポート	モード1	モード2、3
ポート1	P1 <sub>7</sub> ～P1 <sub>0</sub> * <sup>1</sup>	P1 <sub>7</sub> ～P1 <sub>0</sub>
ポート2	P2 <sub>7</sub> ～P2 <sub>0</sub> * <sup>1</sup>	P2 <sub>7</sub> ～P2 <sub>0</sub>
ポート3	D <sub>7</sub> ～D <sub>0</sub>	P3 <sub>7</sub> ～P3 <sub>0</sub>
ポート5	P5 <sub>3</sub> ～P5 <sub>0</sub> * <sup>1</sup>	P5 <sub>3</sub> ～P5 <sub>0</sub>
ポート6	<u>WR</u> 、 <u>RD</u> 、 <u>AS</u> P6 <sub>6</sub> / <u>WAIT</u> * <sup>2</sup>	P6 <sub>5</sub> ～P6 <sub>3</sub> 、P6 <sub>0</sub>

【注】\*<sup>1</sup> 初期状態を示しています。各々対応するデータディレクションレジスタを“1”に設定することにより、アドレスバスとなります。

\*<sup>2</sup> ウェイトステートコントローライネーブルレジスタ（W C E R）、ウェイトコントロールレジスタ（W C R）、およびポートデータディレクションレジスタの設定により機能が異なります。

### 3.6 各動作モードのメモリマップ

H8／3032のメモリマップを図3.1に、H8／3031のメモリマップを図3.2にH8／3030のメモリマップを図3.3に示します。アドレス空間は8エリアに分割されています。



【注】\* 内蔵RAMをディスエーブルにすると外部アドレス空間になります。

図3.1 H8/3032のメモリマップ





図3.2 H8/3031のメモリマップ



【注】<sup>\*1</sup> 内蔵RAMをディスエーブルにすると外部アドレス空間になります。

<sup>\*2</sup> リザーブ領域はアクセスしないでください。

図3.3 H8/3030のメモリマップ

# 4. 例外処理

## 第4章 目次

4. 1 概要	75
4. 1. 1 例外処理の種類と優先度	75
4. 1. 2 例外処理の動作	75
4. 1. 3 例外処理要因とペクターブル	75
4. 2 リセット	77
4. 2. 1 概要	77
4. 2. 2 リセットシーケンス	77
4. 2. 3 リセット直後の割込み	79
4. 3 割込み	79
4. 4 トランプ命令	80
4. 5 例外処理後のスタックの状態	80
4. 6 スタック使用上の注意	82



## 4. 1 概要

### 4. 1. 1 例外処理の種類と優先度

例外処理には、表4. 1に示すように、リセット、トラップ命令、および割込みによるものがあります。これらの例外処理には表4. 1に示すように優先度が設けられており、複数の例外処理が同時に発生した場合は、この優先度に従って受け付けられ処理されます。トラップ命令例外処理は、プログラム実行状態で常に受け付けられます。

表4. 1 例外処理の種類と優先度

優先度	例外処理の種類	例外処理開始タイミング
↑ 高 ↓ 低	リセット	RES端子が“Low”レベルから“High”レベルに変化すると、ただちに開始します。
	割込み	割込み要求が発生すると、命令の実行終了時または例外処理終了時に開始します。
	トラップ命令 (TRAP A)	トラップ(TRAP A)命令の実行により開始します。

### 4. 1. 2 例外処理の動作

例外処理は、各例外処理要因により起動されます。

トラップ命令および割込み例外処理は、次のように動作します。

- (1) プログラムカウンタ(PC)とコンディションコードレジスタ(CCR)をスタックに退避します。
- (2) CCRの割込みマスクビットを“1”にセットします。
- (3) 起動要因に対応するベクタアドレスを生成し、そのベクタアドレスの内容が示す番地からプログラムの実行が開始されます。

リセット例外処理の場合は上記(2)、(3)の動作を行います。

### 4. 1. 3 例外処理要因とベクタテーブル

各例外処理要因は、図4. 1に示すように分類されます。

これらの例外処理要因には、それぞれ異なるベクタアドレスが割り当てられています。

これらの要因とベクタアドレスとの対応を表4. 2に示します。




図 4. 1 例外処理要因

表 4. 2 例外処理ベクターテーブル

例外処理要因	ベクタ番号	ベクタアドレス <sup>*1</sup>	
		アドバンストモード	ノーマルモード
リセット	0	H' 0000~H' 0003	H' 0000~H' 0001
	1	H' 0004~H' 0007	H' 0002~H' 0003
	2	H' 0008~H' 000B	H' 0004~H' 0005
	3	H' 000C~H' 000F	H' 0006~H' 0007
	4	H' 0010~H' 0013	H' 0008~H' 0009
	5	H' 0014~H' 0017	H' 000A~H' 000B
	6	H' 0018~H' 001B	H' 000C~H' 000D
外部割込み N M I	7	H' 001C~H' 001F	H' 000E~H' 000F
トランプ命令 (4要因)	8	H' 0020~H' 0023	H' 0010~H' 0011
	9	H' 0024~H' 0027	H' 0012~H' 0013
	10	H' 0028~H' 002B	H' 0014~H' 0015
	11	H' 002C~H' 002F	H' 0016~H' 0017
	12	H' 0030~H' 0033	H' 0018~H' 0019
外部割込み	13	H' 0034~H' 0037	H' 001A~H' 001B
	14	H' 0038~H' 003B	H' 001C~H' 001D
	15	H' 003C~H' 003F	H' 001E~H' 001F
	16	H' 0040~H' 0043	H' 0020~H' 0021
	17	H' 0044~H' 0047	H' 0022~H' 0023
システム予約	18	H' 0048~H' 004B	H' 0024~H' 0025
	19	H' 004C~H' 004F	H' 0026~H' 0027
	20	H' 0050~H' 0053	H' 0028~H' 0029
内部割込み <sup>*2</sup>	5	§	§
	60	H' 00F0~H' 00F3	H' 0078~H' 0079

【注】<sup>\*1</sup> アドレスの下位16ビットを示しています。

<sup>\*2</sup> 内部割込みのベクターテーブルは、「5. 3. 3 割込み例外処理ベクターテーブル」を参照してください。

## 4.2 リセット

### 4.2.1 概要

リセットは、最も優先順位の高い例外処理です。

RES端子が“Low”レベルになると、実行中の処理はすべて打ち切られ、本LSIはリセット状態になります。リセットによって、CPUの内部状態と内蔵周辺モジュールの各レジスタがイニシャライズされます。

RES端子が“Low”レベルから“High”レベルになるとリセット例外処理が開始されます。

ウォッチドッグタイマのオーバフローによって、リセット状態とすることもできます。詳細は、「第12章 ウォッチドッグタイマ」を参照してください。

### 4.2.2 リセットシーケンス

RES端子が“Low”レベルになると本LSIはリセット状態になります。

本LSIを確実にリセットするために、電源投入時は最低20msの間、RES端子を“Low”レベルに保持してください。また、動作中は最低10システムクロック(φ)サイクルの間“Low”レベルにしてください。リセット状態の各端子の状態は「付録D.2 リセット時の端子状態」を参照してください。

RES端子が一定期間“Low”レベルの後、“High”レベルになるとリセット例外処理が開始され、本LSIは次のように動作します。

- (1) CPUの内部状態と内蔵周辺モジュールの各レジスタがイニシャライズされ、CCRのIビットが“1”にセットされます。
- (2) リセット例外処理ベクタアドレス（アドバンストモード時はH'0000～H'0003、ノーマルモード時はH'0000～H'0001）をリードして、そのベクタアドレスの内容が示すアドレスからプログラムの実行を開始します。

モード1、3のリセットシーケンスを図4.2に、モード2のリセットシーケンスを図4.3に、モード6のリセットシーケンスを図4.4に示します。




図4.2 リセットシーケンス(モード2)

- (1)(3) リセット例外処理ベクタアドレス ((1)=H' 0000000 (2)=H' 0000002)  
 (2)(4) スタートアドレス (リセット例外処理ベクタアドレスの内容)  
 (5) スタートアドレス  
 (6) プログラム先頭命令

#### 4.2.3 リセット直後の割込み

リセット直後、スタックポインタ (S P) をイニシャライズする前に割込みを受け付けると、P CとCCRの退避が正常に行われないため、プログラムの暴走につながります。これを防ぐため、リセット例外処理が実行された直後は、N M Iを含めたすべての割込み要求が禁止されます。すなわち、リセット直後はプログラムの先頭1命令が必ず実行されますので、プログラム先頭命令はS Pをイニシャライズする命令としてください（例：M O V . L # x x : 32, S P）。


### 4.3 割込み

割込み例外処理を開始させる要因には、6つの外部割込み (N M I、I R Q<sub>0</sub>～I R Q<sub>4</sub>) と、内蔵周辺モジュールからの要求による21の内部要因があります。割込み要因と要因数を図4.5に示します。

割込み要因を要求する内蔵周辺モジュールには、ウォッチドッグタイマ (W D T)、16ビットインテグレーテッドタイマユニット (I T U)、シリアルコミュニケーションインターフェース (S C I)、およびA／D変換器があります。割込みベクタアドレスは、各要因別に割り当てられています。

N M Iは最優先の割込みで、常に受け付けられます。割込みは、割込みコントローラによって制御されます。割込みコントローラは、N M I以外の割込みを2レベルの優先順位を設定して、多重割込みの制御を行うことができます。割込みの優先順位は、割込みコントローラのインタラプトプライオリティレジスタA、B (I P R A、B) に設定します。

割込みについての詳細は「第5章 割込みコントローラ」を参照してください。



【注】 ( ) 内は要因数を示します。

\* W D Tをインターバルタイマとして使用したときは、カウンタがオーバフローすると割込み要求を発生します。

図4.5 割込み要因と要因数

#### 4.4 ト ラ ッ プ 命 令

ト ラ ッ プ 命 令 例 外 処 理 は、 T R A P A 命 令 を 実 行 す る と 例 外 処 理 を 開 始 し ま す。

例 外 処 理 に よ つて、 S Y S C R の U E ビ ッ ト が “ 1 ” の と き は C C R の I ビ ッ ト が “ 1 ” に セ ッ ト さ れ、 U E ビ ッ ト が “ 0 ” の と き に は C C R の I ビ ッ ト、 U I ビ ッ ト が そ れぞ れ “ 1 ” に セ ッ ト さ れ ま す。

T R A P A 命 令 は、 命 令 コ ー ド 中 で 指 定 し た 0 ~ 3 の ベ ク タ 番 号 に 対 応 す る ベ ク タ テ ー ブ ル か ら スタ ー ト ア ド レス を 取 り 出 し ま す。

#### 4.5 例 外 処 理 後 の スタ ック の 状 態

ト ラ ッ プ 命 令 例 外 処 理 お よ び 割 込 み 例 外 処 理 後 の スタ ック 状 態 を 図 4.6 に 示 し ま す。




図 4.6 例外処理終了後のスタック状態

《記号説明》

- PCE : プログラムカウンタ (PC) のビット 23～ビット 16
- PCH : プログラムカウンタ (PC) のビット 15～ビット 8
- PCL : プログラムカウンタ (PC) のビット 7～0
- CCR : コンディションコードレジスタ
- SP : スタックポインタ

【注】\* リターン時には無視されます。

1. PCはリターン後に実行する最初の命令のアドレスです。
2. レジスタの退避／復帰は必ずワードサイズまたはロングワードサイズで、偶数アドレスから行ってください。

## 4.6 スタック使用上の注意

本LSIでは、ワードデータまたはロングワードデータをアクセスする場合は、アドレスの最下位ビットは0とみなされます。スタック領域に対するアクセスは、常にワードサイズまたはロングワードサイズで行い、スタックポインタ(S P : E R 7)の内容は奇数にしないでください。すなわち、レジスタの退避は、


```
PUSH. W Rn (MOV. W Rn, @-S P)
PUSH. L ERn (MOV. L ERn, @-S P)
```

また、レジスタの復帰は、

```
POP. W Rn (MOV. W @S P +, Rn)
POP. L ERn (MOV. L @S P +, ERn)
```

を使用してください。

S Pを奇数に設定すると、誤動作の原因となります。S Pを奇数に設定した場合の動作例を図4.7に示します。



### 《記号説明》

CCR : コンディションコードレジスタ  
PC : プログラムカウンタ  
R1L : 汎用レジスタR1L  
SP : スタックポインタ

【注】 モード1、3の場合です。

図4.7 S Pを奇数に設定したときの動作

# 5. 割込みコントローラ

## 第5章 目次

5. 1 概要	85
5. 1. 1 特長	85
5. 1. 2 ブロック図	86
5. 1. 3 端子構成	87
5. 1. 4 レジスタ構成	87
5. 2 各レジスタの説明	88
5. 2. 1 システムコントロールレジスタ (SYSCR)	88
5. 2. 2 インタラプトプライオリティレジスタ A、B (IPRA、IPRB)	89
5. 2. 3 IRQステータスレジスタ (ISR)	95
5. 2. 4 IRQイネーブルレジスタ (IER)	96
5. 2. 5 IRQセンスコントロールレジスタ (ISCR)	97
5. 3 割込み要因	98
5. 3. 1 外部割込み	98
5. 3. 2 内部割込み	99
5. 3. 3 割込み例外処理ベクターテーブル	99
5. 4 割込み動作	102
5. 4. 1 割込み動作の流れ	102
5. 4. 2 割込み例外処理シーケンス	108
5. 4. 3 割込み応答時間	110
5. 5 使用上の注意	111
5. 5. 1 割込み発生とディスエーブルとの競合	111
5. 5. 2 割込みの受け付けを禁止している命令	112
5. 5. 3 EEPMOV命令実行中の割込み	112



## 5.1 概要

### 5.1.1 特長

割込みコントローラには、次の特長があります。

#### ■ I P R により、優先順位を設定可能

割込み優先順位を設定するインタラプトプライオリティレジスタ A、B (I P R A、B) を備えており、N M I 以外の割込みを要因ごとまたはモジュールごとに 2 レベルの優先順位を設定できます。

#### ■ C P U のコンディションコードレジスタ (C C R) の I、U I ビットにより、3 レベルの許可／禁止状態を設定可能。

#### ■ 独立したベクタアドレス


すべての割込み要因には独立のベクタアドレスが割り当てられており、割込み処理ルーチンで要因を判別する必要がありません。

#### ■ 6 本の外部割込み端子

N M I は最優先の割込みで常に受け付けられます。N M I は立上がりエッジ／立下がりエッジを選択できます。また I R Q<sub>0</sub>～I R Q<sub>4</sub>は立下がりエッジ／レベルセンスを独立に選択できます。

### 5.1.2 ブロック図

割込みコントローラのブロック図を図5.1に示します。



#### 《記号説明》

- I S C R : IRQ センスコントロールレジスタ
- I E R : IRQ イネーブルレジスタ
- I S R : IRQ ステータスレジスタ
- I P R A : インタラプトプライオリティレジスタ A
- I P R B : インタラプトプライオリティレジスタ B
- S Y S C R : システムコントロールレジスタ

図 5.1 割込みコントローラのブロック図

### 5.1.3 端子構成

割込みコントローラの端子構成を表5.1に示します。

表5.1 端子構成

名 称	略 称	入出力	機 能
ノンマスカブル割込み	NMI	入力	マスク不可能な外部割込み、立上がりエッジ／立下がりエッジ選択可能
外部割込み要求4～0	IRQ <sub>4</sub> ～IRQ <sub>0</sub>	入力	マスク可能な外部割込み、立下がりエッジ／レベルセンス選択可能

### 5.1.4 レジスタ構成

割込みコントローラのレジスタ構成を表5.2に示します。

表5.2 レジスタ構成

アドレス <sup>*1</sup>	名 称	略 称	R/W	初期値
H'FFF2	システムコントロールレジスタ	S Y S C R	R/W	H'0B
H'FFF4	IRQセンスコントロールレジスタ	I S C R	R/W	H'00
H'FFF5	IRQイネーブルレジスタ	I E R	R/W	H'00
H'FFF6	IRQステータスレジスタ	I S R	R/(W) <sup>*2</sup>	H'00
H'FFF8	インターフラプトプライオリティレジスタA	I P R A	R/W	H'00
H'FFF9	インターフラプトプライオリティレジスタB	I P R B	R/W	H'00

【注】<sup>\*1</sup> アドレスの下位16ビットを示しています。

<sup>\*2</sup> フラグをクリアするための“0”ライトのみ可能です。

## 5.2 各レジスタの説明

### 5.2.1 システムコントロールレジスタ (SYSCR)

S Y S C R は 8 ビットのリード／ライト可能なレジスタで、ソフトウェアスタンバイモードの制御、CCR の U I ビットの動作の選択、N M I の検出エッジの選択、および内蔵 R A M の有効／無効の選択を行います。

ここでは、ビット3、2についてのみ説明します。なお、その他のビットの詳細については「3.3 システムコントロールレジスタ（SYSCTR）」を参照してください。

S Y S C R はリセット、またはハードウェアスタンバイモード時にH'0Bにイニシャライズされます。ソフトウェアスタンバイモードではイニシャライズされません。

### ビット3：ユーザビットイネーブル (UE)

CCRのUIビットをユーザビットとして使用するか、割込みマスクビットとして使用するかを選択します。

ビット3	説明
UE	
0	CCRのUIビットを割込みマスクビットとして使用
1	CCRのUIビットをユーザビットとして使用 (初期値)

### ビット2：NMIエッジセレクト (NMIEG)

NMI端子の入力エッジ選択を行います。

ビット2	説明
NMIEG	
0	NMI入力の立下がりエッジで割込み要求を発生 (初期値)
1	NMI入力の立上がりエッジで割込み要求を発生

### 5.2.2 インタラプトプライオリティレジスタA、B (IPRA、IPRB)

IPRA、IPRBは各々8ビットのリード／ライト可能なレジスタで割込みの優先順位を制御します。

#### (1) インタラプトプライオリティレジスタA (IPRA)

I P R A は 8 ビットのリード／ライト可能なレジスタで、プライオリティレベルを設定できます。

I P R Aはリセット、またはハードウェアスタンバイモード時に、H'00にイニシャライズされます。

#### ビット7：プライオリティレベルA7（IPRA7）

IRQ<sub>0</sub>の割込み要求のプライオリティレベルを設定します。

ビット7	説	明
IPRA7		
0	IRQ <sub>0</sub> の割込み要求はプライオリティレベル0（非優先）	（初期値）
1	IRQ <sub>0</sub> の割込み要求はプライオリティレベル1（優先）	

#### ビット6：プライオリティレベルA6（IPRA6）

IRQ<sub>1</sub>の割込み要求のプライオリティレベルを設定します。

ビット6	説	明
IPRA6		
0	IRQ <sub>1</sub> の割込み要求はプライオリティレベル0（非優先）	（初期値）
1	IRQ <sub>1</sub> の割込み要求はプライオリティレベル1（優先）	

#### ビット5：プライオリティレベルA5（IPRA5）

IRQ<sub>2</sub>、IRQ<sub>3</sub>の割込み要求のプライオリティレベルを設定します。

ビット5	説	明
IPRA5		
0	IRQ <sub>2</sub> 、IRQ <sub>3</sub> の割込み要求はプライオリティレベル0（非優先）	（初期値）
1	IRQ <sub>2</sub> 、IRQ <sub>3</sub> の割込み要求はプライオリティレベル1（優先）	

#### ビット4：プライオリティレベルA4（IPRA4）

IRQ<sub>4</sub>の割込み要求のプライオリティレベルを設定します。

ビット4	説	明
IPRA4		
0	IRQ <sub>4</sub> の割込み要求はプライオリティレベル0（非優先）	（初期値）
1	IRQ <sub>4</sub> の割込み要求はプライオリティレベル1（優先）	

### ビット3：プライオリティレベルA3 (IPRA3)

WDTの割込み要求のプライオリティレベルを設定します。

ビット3	説明
IPRA3	
0	WDTの割込み要求はプライオリティレベル0（非優先）（初期値）
1	WDTの割込み要求はプライオリティレベル1（優先）

### ビット2：プライオリティレベルA2 (IPRA2)

ITUチャネル0割込み要求のプライオリティレベルを設定します。

ビット2	説明
IPRA2	
0	ITUチャネル0の割込み要求はプライオリティレベル0（非優先）（初期値）
1	ITUチャネル0の割込み要求はプライオリティレベル1（優先）

### ビット1：プライオリティレベルA1 (IPRA1)

ITUチャネル1の割込み要求のプライオリティレベルを設定します。

ビット1	説明
IPRA1	
0	ITUチャネル1の割込み要求はプライオリティレベル0（非優先）（初期値）
1	ITUチャネル1の割込み要求はプライオリティレベル1（優先）

### ビット0：プライオリティレベルA0 (IPRA0)

ITUチャネル2の割込み要求のプライオリティレベルを設定します。

ビット0	説明
IPRA0	
0	ITUチャネル2の割込み要求はプライオリティレベル0（非優先）（初期値）
1	ITUチャネル2の割込み要求はプライオリティレベル1（優先）

## (2) インタラプトプライオリティレジスタ B (IPRB)

I P R B は 8 ビットのリード／ライト可能なレジスタで、プライオリティレベルを設定できます。

I P R B はリセット、ハードウェアスタンバイモード時に、H'00にイニシャライズされます。

### ビット7：プライオリティレベルB7 (IPRB7)

ITUチャネル3の割込み要求のプライオリティレベルを設定します。

ビット7	説明
IPRB7	
0	ITUチャネル3の割込み要求はプライオリティレベル0（非優先）（初期値）
1	ITUチャネル3の割込み要求はプライオリティレベル1（優先）

### ビット6：プライオリティレベルB6 (IPRB6)

ITUチャネル4の割込み要求のプライオリティレベルを設定します。

ビット6	説明
IPRB6	
0	ITUチャネル4の割込み要求はプライオリティレベル0（非優先）（初期値）
1	ITUチャネル4の割込み要求はプライオリティレベル1（優先）

### ビット5、4：リザーブビット

リザーブビットです。リード／ライト可能ですが、優先順位には関係ありません。

### ビット3：プライオリティレベルB3 (IPRB3)

SCIの割込み要求のプライオリティレベルを設定します。

ビット3	説明
IPRB3	
0	SCIの割込み要求はプライオリティレベル0（非優先）（初期値）
1	SCIの割込み要求はプライオリティレベル1（優先）

### ビット2：リザーブビット

リザーブビットです。リード／ライト可能ですが、優先順位には関係ありません。

### ビット1：プライオリティレベルB1 (IPRB1)

A/D変換器の割込み要求のプライオリティレベルを設定します。

ビット1	説明
IPRB1	
0	A/D変換器の割込み要求はプライオリティレベル0（非優先）（初期値）
1	A/D変換器の割込み要求はプライオリティレベル1（優先）

### ビット0：リザーブビット

リザーブビットです。リード／ライト可能ですが、優先順位には関係ありません。

### 5.2.3 IRQステータスレジスタ (ISR)

ISRは8ビットのリード／ライト可能なレジスタで、IRQ<sub>0</sub>～IRQ<sub>4</sub>割込み要求のステータスの表示を行います。

ビット：	7	6	5	4	3	2	1	0
	—	—	—	IRQ4F	IRQ3F	IRQ2F	IRQ1F	IRQ0F
初期値：	0	0	0	0	0	0	0	0

R/W：	—	—	—	R/(W)*	R/(W)*	R/(W)*	R/(W)*	R/(W)*
	—	—	—	—	—	—	—	—

リザーブビット

IRQ<sub>4</sub>～IRQ<sub>0</sub>フラグ

IRQ<sub>4</sub>～IRQ<sub>0</sub>割込み要求のステータスを表示するビットです。

【注】\* フラグをクリアするための“0”ライトのみ可能です。

ISRはリセット、またはハードウェアスタンバイモード時に、H'00にイニシャライズされます。

ビット7～5：リザーブビット

リザーブビットです。リードすると常に“0”が読み出されます。ライトは無効です。

ビット4～0：IRQ<sub>4</sub>～IRQ<sub>0</sub>フラグ (IRQ4F～IRQ0F)

IRQ<sub>4</sub>～IRQ<sub>0</sub>割込み要求のステータスの表示を行います。

ビット4～0	説明
IRQ4F～IRQ0F	
0	<p>[クリア条件] (初期値)</p> <p>(1) IRQ<sub>n</sub>F = “1”的状態でIRQ<sub>n</sub>Fフラグをリードした後、IRQ<sub>n</sub>Fフラグに“0”をライトしたとき</p> <p>(2) IRQ<sub>n</sub>SC = “0”、IRQ<sub>n</sub>入力が“High”レベルの状態で割込み例外処理を実行したとき</p> <p>(3) IRQ<sub>n</sub>SC = “1”的状態でIRQ<sub>n</sub>割込み例外処理を実行したとき</p>
1	<p>[セット条件]</p> <p>(1) IRQ<sub>n</sub>SC = “0”的状態でIRQ<sub>n</sub>入力が“Low”レベルになったとき</p> <p>(2) IRQ<sub>n</sub>SC = “1”的状態でIRQ<sub>n</sub>入力に立下がりエッジが発生したとき</p>

(n = 4～0)

### 5.2.4 IER イネーブルレジスタ (IER)

IER は 8 ビットのリード／ライト可能なレジスタで、IRQ<sub>4</sub>～IRQ<sub>0</sub>割込み要求の許可／禁止を制御します。

ビット :	7	6	5	4	3	2	1	0
	—	—	—	IRQ4E	IRQ3E	IRQ2E	IRQ1E	IRQ0E
初期値 :	0	0	0	0	0	0	0	0
R/W :	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
<u>リザーブビット</u>					<u>IRQ<sub>4</sub>～IRQ<sub>0</sub>イネーブル</u>			
					IRQ <sub>4</sub> ～IRQ <sub>0</sub> 割込みを許可／禁止するかを選択するビットです。			

IER はリセット、またはハードウェアスタンバイモード時に、#00にイニシャライズされます。

#### ビット 7～5 : リザーブビット

リザーブビットです。リード／ライト可能ですが割込み要求の許可／禁止には関係ありません。

#### ビット 4～0 : IRQ<sub>4</sub>～IRQ<sub>0</sub>イネーブル (IRQ4E～IRQ0E)

IRQ<sub>4</sub>～IRQ<sub>0</sub>割込みを許可／禁止するかを選択します。

ビット 4～0	説明
IRQ4E～IRQ0E	
0	IRQ <sub>4</sub> ～IRQ <sub>0</sub> 割込みを禁止 (初期値)
1	IRQ <sub>4</sub> ～IRQ <sub>0</sub> 割込みを許可

### 5.2.5 IRQ センスコントロールレジスタ (ISCR)

ISCR は 8 ビットのリード／ライト可能なレジスタで、 $\overline{IRQ_4} \sim \overline{IRQ_0}$  端子の入力のレベルセンスまたは立下がりエッジを選択します。

ビット：	7	6	5	4	3	2	1	0
初期値：	0	0	0	0	0	0	0	0
R/W：	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
リザーブビット				$\overline{IRQ_4} \sim \overline{IRQ_0}$ センスコントロール				
$\overline{IRQ_4} \sim \overline{IRQ_0}$ 割込みのレベルセンスまたは立下がりエッジを選択するビットです。								

ISCR はリセットまたは、ハードウェアスタンバイモード時に、H'00にイニシャライズされます。

#### ビット 7～5：リザーブビット

リザーブビットです。リード／ライト可能ですが、レベルセンスまたは立下がりエッジの選択には関係ありません。

#### ビット 4～0： $\overline{IRQ_4} \sim \overline{IRQ_0}$ センスコントロール (IRQ4SC～IRQ0SC)

$\overline{IRQ_4} \sim \overline{IRQ_0}$  割込みを  $\overline{IRQ_4} \sim \overline{IRQ_0}$  端子のレベルセンスで要求するか、立下がりエッジで要求するかを選択します。

ビット 4～0	説明	
IRQ4SC～IRQ0SC		
0	$\overline{IRQ_4} \sim \overline{IRQ_0}$ 入力の “Low” レベルで割込み要求を発生	(初期値)
1	$\overline{IRQ_4} \sim \overline{IRQ_0}$ 入力の立下がりエッジで割込み要求を発生	

## 5.3 割込み要因

割込み要因には、外部割込み（NMI、IRQ<sub>4</sub>～IRQ<sub>6</sub>）と内部割込み（21要因）があります。

### 5.3.1 外部割込み

外部割込みには、NMI、IRQ<sub>4</sub>～IRQ<sub>6</sub>の6要因があります。このうち、NMI、IRQ<sub>2</sub>～IRQ<sub>6</sub>はソフトウェアスタンバイモードからの復帰に使用できます。

#### (1) NMI割込み

NMIは最優先の割込みで、CCRのIビット、UIビットの状態にかかわらず常に受け付けられます。NMI端子の立上がりエッジまたは立下がりエッジのいずれかで割込みを要求するか、SCRのNMIEGビットで選択できます。


NMI割込み例外処理のベクタ番号は7です。

#### (2) IRQ<sub>4</sub>～IRQ<sub>6</sub>割込み

IRQ<sub>4</sub>～IRQ<sub>6</sub>割込みはIRQ<sub>4</sub>～IRQ<sub>6</sub>端子の入力信号により要求されます。IRQ<sub>4</sub>～IRQ<sub>6</sub>割込みには次の特長があります。

- ① IRQ<sub>4</sub>～IRQ<sub>6</sub>端子の“Low”レベルまたは立下がりエッジのどちらで割込みを要求するか、ISCRで選択できます。
- ② IRQ<sub>4</sub>～IRQ<sub>6</sub>割込み要求を許可するか禁止するかを、IERで選択できます。また、IPRAのIPRA7～IPRA4ビットにより割込みプライオリティレベルを設定できます。
- ③ IRQ<sub>4</sub>～IRQ<sub>6</sub>割込み要求のステータスは、ISRに表示されます。ISRのフラグはソフトウェアで“0”にクリアすることができます。


IRQ<sub>4</sub>～IRQ<sub>6</sub>割込みのブロック図を図5.2に示します。



【注】 n : 4 ~ 0

図5.2 IRQ<sub>4</sub>～IRQ<sub>6</sub>割込みのブロック図

I R Q n F のセットタイミングを図 5.3 に示します。



【注】 n = 4 ~ 0

図 5.3 I R Q n F セットタイミング

I R Q<sub>4</sub> ~ I R Q<sub>0</sub> 割込み例外処理のベクタ番号は 12 ~ 16 です。

I R Q<sub>4</sub> ~ I R Q<sub>0</sub> 割込みの検出は、当該の端子が入力に設定されているか、出力に設定されているかに依存しません。したがって、外部割込み入力端子として使用する場合は、対応する D D R を“0”にクリアし、S C I の入出力端子としては使用しないでください。

### 5.3.2 内部割込み

内蔵周辺モジュールからの割込みによる内部割込みは 21 要因あります。

- (1) 各内蔵周辺モジュールには割込み要求のステータスを表示するフラグと、これらの割込みを許可するか禁止するかを選択するイネーブルビットがあります。
- (2) I P R A、B によって割込みプライオリティレベルを設定できます。

### 5.3.3 割込み例外処理ベクタテーブル

表 5.3 に割込み例外処理要因とベクタアドレスおよび割込み優先順位の一覧を示します。デフォルトの優先順位はベクタ番号の小さいものほど高くなりますが、I P R A、B により N M I 以外の割込みの優先順位を変更することができます。

リセット後の割込み優先順位は表 5.3 に示されるデフォルトの順位となります。

表 5.3 割込み要因とベクタアドレスおよび割込み優先順位一覧(1)

割込み要因	要因発生元	ベクタ番号	ベクタアドレス*		I P R	優先順位	
			アドバントモード	ノーマルモード			
NMI	外部端子	7	H' 001C~H' 001F	H' 000E~H' 000F	—	高↑	
IRQ <sub>0</sub>		12	H' 0030~H' 0033	H' 0018~H' 0019	IPRA7		
IRQ <sub>1</sub>		13	H' 0034~H' 0037	H' 001A~H' 001B	IPRA6		
IRQ <sub>2</sub>		14	H' 0038~H' 003B	H' 001C~H' 001D	IPRA5		
IRQ <sub>3</sub>		15	H' 003C~H' 003F	H' 001E~H' 001F			
IRQ <sub>4</sub>		16	H' 0040~H' 0043	H' 0020~H' 0021			
リザーブ	—	17	H' 0044~H' 0047	H' 0022~H' 0023	IPRA4		
		18	H' 0048~H' 004B	H' 0024~H' 0025			
		19	H' 004C~H' 004F	H' 0026~H' 0027			
W0VI(インターバルタイマ)	ウェーブドックタイマ	20	H' 0050~H' 0053	H' 0028~H' 0029	IPRA3		
リザーブ	—	21	H' 0054~H' 0057	H' 002A~H' 002B			
		22	H' 0058~H' 005B	H' 002C~H' 002D			
		23	H' 005C~H' 005F	H' 002E~H' 002F			
IMIA0(コンペアマッチ/インプットキャプチャA0)	I T U チャネル0	24	H' 0060~H' 0063	H' 0030~H' 0031	IPRA2		
IMIB0(コンペアマッチ/インプットキャプチャB0)		25	H' 0064~H' 0067	H' 0032~H' 0033			
OVI0(オーバフロー0)		26	H' 0068~H' 006B	H' 0034~H' 0035			
リザーブ	—	27	H' 006C~H' 006F	H' 0036~H' 0037	IPRA1		
IMIA1(コンペアマッチ/インプットキャプチャA1)	I T U チャネル1	28	H' 0070~H' 0073	H' 0038~H' 0039			
IMIB1(コンペアマッチ/インプットキャプチャB1)		29	H' 0074~H' 0077	H' 003A~H' 003B			
OVI1(オーバフロー1)		30	H' 0078~H' 007B	H' 003C~H' 003D			
リザーブ	—	31	H' 007C~H' 007F	H' 003E~H' 003F	IPRA0		
IMIA2(コンペアマッチ/インプットキャプチャA2)	I T U チャネル2	32	H' 0080~H' 0083	H' 0040~H' 0041			
IMIB2(コンペアマッチ/インプットキャプチャB2)		33	H' 0084~H' 0087	H' 0042~H' 0043			
OVI2(オーバフロー2)		34	H' 0088~H' 008B	H' 0044~H' 0045			
リザーブ	—	35	H' 008C~H' 008F	H' 0046~H' 0047	IPRB7		
IMIA3(コンペアマッチ/インプットキャプチャA3)	I T U チャネル3	36	H' 0090~H' 0093	H' 0048~H' 0049			
IMIB3(コンペアマッチ/インプットキャプチャB3)		37	H' 0094~H' 0097	H' 004A~H' 004B			
OVI3(オーバフロー3)		38	H' 0098~H' 009B	H' 004C~H' 004D			
リザーブ	—	39	H' 009C~H' 009F	H' 004E~H' 004F	IPRB6		
IMIA4(コンペアマッチ/インプットキャプチャA4)	I T U チャネル4	40	H' 00A0~H' 00A3	H' 0050~H' 0051			
IMIB4(コンペアマッチ/インプットキャプチャB4)		41	H' 00A4~H' 00A7	H' 0052~H' 0053			
OVI4(オーバフロー4)		42	H' 00A8~H' 00AB	H' 0054~H' 0055			
リザーブ	—	43	H' 00AC~H' 00AF	H' 0056~H' 0057			

【注】\* アドレスの下位16ビットを示しています。

表 5.3 割込み要因とベクタアドレスおよび割込み優先順位一覧(2)

割込み要因	要因発生元	ベクタ番号	ベクタアドレス*		IPR	優先順位
			アドバンストモード	ノーマルモード		
リザーブ		44	H'00B0~H'00B3	H'0058~H'0059	IPRB3	↑
		45	H'00B4~H'00B7	H'005A~H'005B		
		46	H'00B8~H'00BB	H'005C~H'005D		
		47	H'00BC~H'00BF	H'005E~H'005F		
		48	H'00C0~H'00C3	H'0060~H'0061		
		49	H'00C4~H'00C7	H'0062~H'0063		
		50	H'00C8~H'00CB	H'0064~H'0065		
		51	H'00CC~H'00CF	H'0066~H'0067		
ERI(受信エラー) RXI(受信データフル) TXI(送信データエンプティ) TEI(送信終了)	S C I	52 53 54 55	H'00D0~H'00D3 H'00D4~H'00D7 H'00D8~H'00DB H'00DC~H'00DF	H'0068~H'0069 H'006A~H'006B H'006C~H'006D H'006E~H'006F	IPRB3	
リザーブ	—	56 57 58 59	H'00E0~H'00E3 H'00E4~H'00E7 H'00E8~H'00EB H'00EC~H'00EF	H'0070~H'0071 H'0072~H'0073 H'0074~H'0075 H'0076~H'0077	IPRB2	
ADI(A/Dエンド)	A/D	60	H'00F0~H'00F3	H'0078~H'0079	IPRB1	低

【注】\* アドレスの下位16ビットを示しています。

## 5.4 割込み動作

### 5.4.1 割込み動作の流れ

本LSIでは、割込みの動作はUEビットの状態によって異なります。UE = “1”的ときはIビットで割込みの制御が行われます。UE = “0”的ときは、I、UIビットの組み合わせで割込みの制御が行われます。表5.4にUE、I、UIビットの各組み合わせのときの割込みの状態を示します。

NMI割込みはリセット状態、ハードウェアスタンバイ状態を除き常に受付けられます。IRQ割込みおよび内蔵周辺モジュールの割込みは、それぞれの割込みに対応したイネーブルビットがあります。このイネーブルビットを“0”にクリアすると、その割込み要求は無視されます。

表5.4 UE、I、UIビットの組み合わせによる割込みの状態

S Y S C R	C C R		状 態
	U E	I	
1	0	—	すべての割込みを受け付けます。プライオリティレベル1の割込み要因の優先順位が高くなります。
	1	—	NMI以外の割込みを受け付けません。
0	0	—	すべての割込みを受け付けます。プライオリティレベル1の割込み要因の優先順位が高くなります。
	1	0	NMIおよびプライオリティレベル1の割込み要因のみを受け付けます。
	1	1	NMI以外の割込みを受け付けません。

#### (1) UEビット = “1”的場合

IRQ～IRQ割込みおよび内蔵周辺モジュールの割込みはCPUのCCRのIビットにより一括して、許可／禁止を設定できます。Iビットが“0”にクリアされているときは許可状態、“1”にセットされているときは禁止状態です。プライオリティレベル1の割込み要因の優先順位は高くなります。

この場合の割込み受付けの動作フローチャートを図5.4に示します。




図 5.4  $UE = "1"$  の場合の割込み受付けまでのフロー

- ① 対応する割込みイネーブルビットが“1”にセットされている状態で割込み要因が発生したとき、割込みコントローラに対して、割込み要求が送られます。
- ② 割込みコントローラに対して割込み要求が送られると、IPRに設定された割込み優先順位に従って優先順位が最も高い割込み要求が選択され、その他は保留となります。IPRの設定が同一の割込み要求が同時に発生したときは、表5.3に示す優先度に従って、優先順位の最も高い割込み要求が選択されます。
- ③ Iビットを参照します。Iビットが“0”にクリアされているときは、割込み要求が受け付けられます。Iビットが“1”にセットされているときは、NMI割込みのみ受け付けられ、他の割込み要求は保留されます。
- ④ 割込み要求が受け付けられると、そのとき実行中の命令の処理が終了した後、割込み例外処理を起動します。
- ⑤ 割込み例外処理によって、PCとCCRがスタック領域に退避されます。退避されるPCは、リターン後に実行する最初の命令のアドレスを示しています。
- ⑥ 次にCCRのIビットが“1”にセットされます。これにより、NMIを除く割込みはマスクされます。
- ⑦ 受付けた割込み要求に対応するベクタアドレスを生成し、そのベクタアドレスの内容によって示されるアドレスから、割込み処理ルーチンの実行が開始されます。

## (2) UEビット = “0”的場合

IRQ<sub>0</sub>～IRQ<sub>4</sub>割込みおよび内蔵周辺モジュールの割込みはCPUのCCRのI、UIビット、IPRによって3レベルの許可／禁止状態を実現できます。

- (a) プライオリティレベル0の割込み要求は、Iビットが“0”にクリアされているとき許可状態、“1”にセットされているとき禁止状態となります。
- (b) プライオリティレベル1の割込み要求は、IビットまたはUIビットが“0”にクリアされているとき許可状態、IビットおよびUIビットがいずれも“1”にセットされているとき禁止状態となります。

例えば、各割込み要求の対応する割込みイネーブルビットを“1”にセット、I P R A、I P R BをそれぞれH'20、H'00に設定した場合（I R Q<sub>2</sub>、I R Q<sub>3</sub>割込み要求の優先順位を他の割込みより高くした場合）、次のようにになります。

- (a) I = “0”的とき、すべての割込みを許可  
(優先順位：N M I > I R Q<sub>2</sub> > I R Q<sub>3</sub> > I R Q<sub>0</sub>…)
- (b) I = “1”、U I = “0”的とき、N M I、I R Q<sub>2</sub>、I R Q<sub>3</sub>割込みのみを許可
- (c) I = “1”、U I = “1”的とき、N M I以外の割込みを禁止

また、このときの状態遷移を図5.5に示します。




図5.5 割込み許可／禁止状態の遷移例

UE ビット = “0” のときの割込み受付けの動作フローチャートを図 5.6 に示します。

- ① 対応する割込みイネーブルビットが “1” にセットされている状態で割込み要因が発生したとき、割込みコントローラに対して割込み要求が送られます。
- ② 割込みコントローラに対して割込み要求が送られると、IPR に設定された割込み優先順位に従って優先順位が最も高い割込み要求が選択され、その他は保留となります。このとき、IPR の設定が同一の割込み要求が同時に発生したときは、表 5.3 に示す優先度に従って、優先順位の最も高い割込み要求が選択されます。
- ③ I ビットを参照します。I ビットが “0” にクリアされているときは、IPR に関係なく割込み要求が受け付けられます。このときは UI ビットの影響を受けません。I ビットが “1” にセットされ、UI ビットが “0” にクリアされているときは、プライオリティレベル 1 の割込み要求のみが受け付けられ、プライオリティレベル 0 の割込み要求は保留となります。I、UI ビットがいずれも “1” にセットされているときは、割込み要求は保留となります。
- ④ 割込み要求が受け付けられると、そのとき実行中の命令の処理が終了した後、割込み例外処理を起動します。
- ⑤ 割込み例外処理によって PC と CCR がスタック領域に退避されます。退避される PC は、リターン後に実行する最初の命令のアドレスを示しています。
- ⑥ CCR の I、UI ビットが “1” にセットされます。これにより、NMI を除く割込みはマスクされます。
- ⑦ 受け付けた割込み要求に対応するベクタアドレスを生成し、そのベクタアドレスの内容によって示されるアドレスから、割込み処理ルーチンの実行が開始されます。





図 5.6  $UE = "0"$  の場合の割込み受付けまでのフロー

#### 5.4.2 割込み例外処理シーケンス

モード1で、プログラム領域とスタック領域を内部メモリにとった場合の割込みシーケンスを図5.7に示します。



- (1) 命令のアリフェッチャドレス（実行されません。退避PCの内容であり、リターンアドレスです。）  
 (2)(4) 命令コード（実行されません。）  
 (3) 命令のアリフェッチャドレス（実行されません。）  
 (5) S P - 2      (7) S P - 4  
 (6)(8) 退避PCと退避CCR

(9)(1) ベクタアドレス  
 (10)(2) 割込み処理ルーチン開始アドレス（ベクタアドレスの内容）  
 (13) 割込み処理ルーチン開始アドレス（(13)=10042）  
 (14) 割込み処理ルーチン先頭命令

三

図5.7 割込みシーケンス（モード1、スタック内部メモリ）

### 5.4.3 割込み応答時間

割込み要求発生後、割込み処理ルーチンの先頭命令を実行するまでの、割込み応答時間を表5.5に示します。

表5.5 割込み応答時間

No.	項目	内蔵メモリ	外部メモリ	
			8ビットバス	
			2ステート	3ステート
1	割込み優先順位判定		2 <sup>*1</sup>	
2	実行中の命令が終了するまでの最大待ちステート数	1～23	1～27	1～31 <sup>*4</sup>
3	P C、C C R のスタック	4	8	12 <sup>*4</sup>
4	ベクタフェッチ	4	8	12 <sup>*4</sup>
5	命令フェッチ <sup>*2</sup>	4	8	12 <sup>*4</sup>
6	内部処理 <sup>*3</sup>	4	4	4
合 計		19～41	31～57	43～73

【注】<sup>\*1</sup> 内部割込みの場合1ステートとなります。

<sup>\*2</sup> 割込み受付け後のプリフェッチおよび割込み処理ルーチンのプリフェッチ

<sup>\*3</sup> 割込み受付け後の内部処理およびベクタフェッチ後の内部処理

<sup>\*4</sup> 外部メモリアクセス時にウェイトが挿入される場合には、ステート数が増加します。

## 5.5 使用上の注意

### 5.5.1 割込みの発生とディスエーブルとの競合

割込みイネーブルビットを“0”にクリアして割込みを禁止する場合、割込みの禁止はその命令実行終了後有効になります。すなわち、B C L R命令、M O V命令などで割込みイネーブルビットを“0”にクリアする場合、命令実行中にその割込みが発生すると、命令実行終了時点では当該割込み許可状態にあるため命令実行終了後にその割込み例外処理を実行します。ただし、その割込みより優先順位の高い割込み要求がある場合には優先順位の高い割込み例外処理を実行し、その割込みは無視されます。割込み要因フラグを“0”にクリアする場合も同様です。

ITUのT I E RのI M I E Aビットを“0”にクリアする場合の例を図5.8に示します。




図5.8 割込みの発生とディスエーブルの競合

なお、割込みをマスクした状態でイネーブルビットまたは割込み要因フラグを“0”にクリアすれば、上記の競合は発生しません。

### 5.5.2 割込みの受け付けを禁止している命令

割込みを禁止している命令には、LDC、ANDC、ORC、XORC命令があります。

割込み要求が発生すると、割込みコントローラが優先順位を判定した後、CPUに対して割込みを要求します。そのとき、CPUが割込みを禁止している命令を実行している場合は、その命令の実行を終了した後、必ず次の命令を実行します。

### 5.5.3 EEPMOV命令実行中の割込み

EEPMOV命令は、EEPMOV.B命令とEEPMOV.W命令では、割込み動作が異なります。

EEPMOV.B命令は、転送中にNMIを含めた割込み要求があっても転送終了まで割込みを受け付けません。

EEPMOV.W命令のときは、転送中にNMI以外の割込み要求があっても転送終了まで割込みを受け付けません。NMI割込み要求の場合は、転送サイクルの切れ目でNMI例外処理が開始されます。このときスタックされるPCの値は次命令のアドレスとなります。

このため、EEPMOV.W命令実行中にNMI割込みが発生する場合には、以下のプログラムとしてください。

```
L1 : EEPMOV.W  
      MOV.W R4, R4  
      BNE    L1
```

# 6. バスコントローラ

## 第6章 目次

6. 1 概要	115
6. 1. 1 特長	115
6. 1. 2 ブロック図	116
6. 1. 3 端子構成	117
6. 1. 4 レジスタ構成	117
6. 2 各レジスタの説明	118
6. 2. 1 アクセスステートコントロールレジスタ (A S T C R)	118
6. 2. 2 ウェイトコントロールレジスタ (W C R)	119
6. 2. 3 ウェイトステートコントローライネーブルレジスタ (W C E R)	120
6. 3 動作説明	121
6. 3. 1 エリア分割	121
6. 3. 2 バス制御信号タイミング	122
6. 3. 3 ウェイトモード	124
6. 3. 4 メモリとの接続例	130
6. 4 使用上の注意	131
6. 4. 1 レジスタライトタイミング	131



## 6. 1 概要

H8／3032シリーズはバスコントローラを内蔵しており、外部アドレス空間を8つのエリアに分割し、エリアごとにバス仕様を設定し、バス制御を行います。これにより、複数のメモリを容易に接続することができます。

### 6. 1. 1 特長

バスコントローラの特長を次に示します。

■外部アドレス空間をエリア0～7に分割し、エリアごとに独立して設定可能


- ・1Mバイトモードでは128kバイトごとにエリアを設定
- ・2ステートアクセス空間／3ステートアクセス空間の選択可能

■4種類のウェイトモード

- ・プログラマブルウェイトモード、端子オートウェイトモード、端子ウェイトモード0、1を選択可能
- ・0～3ステートのウェイターステートを自動的に挿入可能

### 6.1.2 ブロック図

バスコントローラのブロック図を図6.1に示します。



#### 《記号説明》

A S T C R : アクセスステートコントロールレジスタ

W C E R : ウェイットステートコントローラライネーブルレジスタ

W C R : ウェイットコントロールレジスタ

図 6.1 バスコントローラのブロック図

### 6.1.3 端子構成

バスコントローラの入出力端子を表6.1に示します。

表6.1 端子構成

名 称	略 称	入出力	機 能
アドレスストローブ	<u>AS</u>	出力	アドレスバス上のアドレス出力が有効であることを示すストローブ信号
リード	<u>RD</u>	出力	外部アドレス空間をリードしていることを示すストローブ信号
ライト	<u>WR</u>	出力	外部アドレス空間をライトし、データバス ( $D_7 \sim D_0$ ) が有効であることを示すストローブ信号
ウェイト	<u>WAIT</u>	入力	外部3ステートアクセス空間をアクセスするときのウェイト要求信号

### 6.1.4 レジスタ構成

バスコントローラのレジスタ構成を表6.2に示します。

表6.2 レジスタ構成

アドレス*	名 称	略 称	R / W	初期値
H'FFED	アクセスステートコントロールレジスタ	ASTCR	R / W	H'FF
H'FFEE	ウェイトコントロールレジスタ	WCR	R / W	H'F3
H'FFEF	ウェイツステートコントローライネーブルレジスタ	WCER	R / W	H'FF

【注】\* アドレスは下位16ビットを示しています。

## 6.2 各レジスタの説明

### 6.2.1 アクセスステートコントロールレジスタ (A S T C R)

A S T C R は 8 ビットのリード／ライト可能なレジスタで、各エリアを 2 ステートアクセス空間または 3 ステートアクセス空間のいずれかに設定します。

ビット :	7	6	5	4	3	2	1	0
	AST7	AST6	AST5	AST4	AST3	AST2	AST1	AST0
初期値 :	1	1	1	1	1	1	1	1
R/W :	R/W							

各エリアのアクセスステート数を選択するビットです。

A S T C R はリセット、またはハードウェアスタンバイモード時に、H'FFにイニシャライズされます。ソフトウェアスタンバイモードではイニシャライズされません。

#### ビット 7～0：エリア 7～0 アクセスステートコントロール (A S T 7～A S T 0)

対応するエリアを 2 ステートアクセス空間とするか 3 ステートアクセス空間とするかを選択します。

ビット 7～0	説明
A S T 7～A S T 0	
0	エリア 7～0 を 2 ステートアクセス空間に設定
1	エリア 7～0 を 3 ステートアクセス空間に設定 (初期値)

A S T C R は、外部メモリ空間のアクセスステート数を設定します。内蔵メモリ、内部 I/O レジスタに対するアクセスステート数は A S T C R の設定値にかかわらず固定です。

## 6.2.2 ウェイトコントロールレジスタ (WCR)

WCRは8ビットのリード／ライト可能なレジスタで、ウェイトステートコントローラ(WSC)のウェイトモードとウェイトステート数を設定します。

ビット :	7	6	5	4	3	2	1	0
初期値 :	1	1	1	1	0	0	1	1
R/W :	—	—	—	—	R/W	R/W	R/W	R/W
リザーブビット				ウェイトカウント1、0 挿入するウェイトステート数を 設定するビットです。				
<u>ウェイトモードセレクト1、0</u> ウェイトモードを設定するビットです。								

WCRはリセット、またはハードウェアスタンバイモード時にH'F3にイニシャライズされます。ソフトウェアスタンバイモードではイニシャライズされません。

### ビット7～4：リザーブビット

リザーブビットです。リードすると常に“1”が読み出されます。ライトは無効です。

### ビット3、2：ウェイトモードセレクト1、0 (WMS1、0)

ウェイトモードを設定します。

ビット3	ビット2	説明	
WMS1	WMS0		(初期値)
0	0	プログラマブルウェイトモード	
0	1	ウェイトステートコントローラによるウェイトを禁止	
1	0	端子ウェイトモード1	
1	1	端子オートウェイトモード	

ビット1、0：ウェイトカウント1、0 (W C 1、0)

外部3ステートアクセス空間をアクセスするときに、挿入するウェイトステート数を設定します。

ビット1	ビット0	説明
W C 1	W C 0	
0	0	W S Cによるウェイトを禁止
0	1	1ステート挿入
1	0	2ステート挿入
1	1	3ステート挿入 (初期値)

### 6.2.3 ウェイトステートコントローライネーブルレジスタ (W C E R)

W C E Rは8ビットのリード／ライト可能なレジスタで、外部3ステートアクセス空間について、W S Cの動作を許可／禁止します。

ビット：	7	6	5	4	3	2	1	0
	WCE7	WCE6	WCE5	WCE4	WCE3	WCE2	WCE1	WCE0
初期値：	1	1	1	1	1	1	1	1

R/W :      R/W    R/W    R/W    R/W    R/W    R/W    R/W    R/W

|  
ウェイトステートコントローライネーブル7～0  
W S Cの動作を許可／禁止するビットです。

W C E Rはリセット、またはハードウェアスタンバイモード時にH'FFにイニシャライズされます。ソフトウェアスタンバイモードではイニシャライズされません。

### ビット7～0：ウェイトステートコントローライネーブル7～0 (W C E 7～W C E 0)


外部3ステートアクセス空間について、W S Cの動作を許可／禁止します。

ビット7～0	説明
W C E 7～W C E 0	
0	W S Cの動作を禁止 (端子ウェイトモード0)
1	W S Cの動作を許可 (初期値)

## 6.3 動作説明

### 6.3.1 エリア分割

外部アドレス空間は、1Mバイトモードのとき128kバイトごとのエリア0～7に分割されています。メモリマップの概要を図6.2に示します。



1Mバイトモード（モード1）

【注】\* モード2、3には、エリア分割はありません。

\*<sup>1</sup> 内蔵ROM、内蔵RAM、内部I/Oレジスタのアクセスステート数は固定です。

\*<sup>2</sup> SYSCRのRAMEビットを“0”にクリアするとエリア7の指定に従います。

\*<sup>3</sup> 外部アドレス空間は、エリア7の指定に従います。

図6.2 各動作モードにおけるアクセスエリアマップ

各エリアのバス仕様は、ASTCR、WCER、WCRで指定されます。

各エリアのバス仕様を表6.3に示します。

表 6.3 各エリアのバス仕様

ASTCR	WCER	W C R		バス仕様				
		ASTn	WCEn	WMS1	WMS0	バス幅	アクセス ステート	ウェイトモード
0	-	-	-	-	-	8	2	禁止
1	0	-	-	-	-	8	3	端子ウェイトモード0
1	1	0	0	0	0	8	3	プログラマブルウェイトモード
		0	1	0	1	8	3	禁止
		1	0	1	0	8	3	端子ウェイトモード1
		1	1	1	1	8	3	端子オートウェイトモード

【注】  $n = 0 \sim 7$ 

## 6.3.2 バス制御信号タイミング

## (1) 8ビット3ステートアクセス空間

図 6.3 に 8ビット3ステートアクセス空間のバス制御信号タイミングを示します。  
 ウェイトステートを挿入することができます。




図 6.3 8ビット3ステートアクセス空間のバス制御信号タイミング

(2) 8 ビット 2 ステートアクセス空間

図 6.4 に 8 ビット 2 ステート空間のバス制御信号タイミングを示します。

ウェイターステートを挿入することはできません。




図 6.4 8 ビット 2 ステートアクセス空間のバス制御信号タイミング

### 6.3.3 ウエイトモード

ウェイトモードには、4種類のモードがありエリアごとに選択できます。ウェイトモードの選択方法を表6.4に示します。

表6.4 ウエイトモードの選択

ASTCR	WCER	W C R		WSC動作	ウェイトモード
		WCEnビット	WMS1ビット		
0	—	—	—	禁止	ウェイト禁止
1	0	—	—	禁止	端子ウェイトモード0
1	1	0	0	許可	プログラマブルウェイトモード
		0	1	許可	ウェイト禁止
		1	0	許可	端子ウェイトモード1
		1	1	許可	端子オートウェイトモード


【注】 n = 0 ~ 7

A S T n、W C E nビットは、エリアごとに独立して選択可能です。W M S 1、0ビットは各エリアに共通です。したがって、W S Cの動作を許可したエリアの動作は同一になります。

### (1) 端子ウェイトモード 0

端子ウェイトモード 0 では、W S C の動作が禁止され、WAIT端子によるウェイトステートのみが挿入されます。外部 3 ステートアクセス空間をアクセスするとき、 $T_2$ ステートの  $\phi$  の立下がりのタイミングで WAIT端子が "Low" レベルであると、 $T_w$ ステートが挿入されます。WAIT端子が "Low" レベルに保持されると WAIT端子が "High" レベルに立上がるまで  $T_w$ が挿入されます。

このタイミングを図 6.5 に示します。



【注】\* 矢印は WAIT端子のサンプリングタイミングを示します。

図 6.5 端子ウェイトモード 0


## (2) 端子ウェイトモード1

端子ウェイトモード1では、外部3ステートアクセス空間をアクセスすると、常にWC1、0ビットにより設定されたステート数だけTwが挿入されます。この最後のTwのφの立下がりのタイミングでWAIT端子を“Low”レベルにすることで、さらにTwを挿入することができます。WAIT端子が“Low”レベルに保持されると、WAIT端子が“High”レベルに立上がるまでTwが挿入されます。

端子ウェイトモード1は、4ステート以上のTwを挿入する場合や、外部デバイスごとに挿入するとTw数を変える場合などに有効です。

ウェイトカウントの“0”的場合は、端子ウェイトモード0と同様の動作になります。

ウェイトカウントが1(WC1 = “0”、WC0 = “1”)で、かつWAIT端子入力によるTwが1ステートの場合のタイミングを図6.6に示します。



【注】\* 矢印はWAIT端子のサンプリングタイミングを示します。

図6.6 端子ウェイトモード1


### (3) 端子オートウェイトモード

端子オートウェイトモードでは、WAIT端子が“Low”レベルのとき、WC1、0ビットで設定された $T_w$ 数が挿入されます。

端子オートウェイトモードでは、 $T_2$ ステートの $\phi$ の立下がりのタイミングでWAIT端子が“Low”レベルであればWC1、0ビットによって設定された数だけ $T_w$ を挿入します。

WAIT端子を“Low”レベルに保持しても、設定された数を超える $T_w$ は挿入されません。

このタイミングを図6.7に示します。図6.7は、ウェイトカウントが1の場合です。



【注】\* 矢印はWAIT端子のサンプリングタイミングを示します。

図6.7 端子オートウェイトモード

#### (4) プログラマブルウェイトモード

プログラマブルウェイトモードでは、外部 3 ステートアクセス空間をアクセスすると、常に WC<sub>1</sub>、0 ビットにより設定されたステート数だけ T<sub>w</sub> が挿入されます。

このタイミングを図 6.8 に示します。図 6.8 は、ウェイトカウントが 1 の場合 (WC<sub>1</sub> = “0”、WC<sub>0</sub> = “1”) です。





図 6.8 プログラマブルウェイトモード

### (5) W S C の設定例

リセット後のW C E R、A S T C Rは、いずれもH'FF、W C RはH'F3となっています。このため全エリアともプログラマブルウェイトモードの3ステート挿入となります。

その後、ソフトウェアにより、A S T C R、W C E R、W C Rを設定し、エリアごとのウェイトモードを選択してください。

ウェイトモードの設定例を図6.9に示します。



【注】 A S T C Rによって2ステートアクセスに設定されたエリアでは、ウェイトステートは挿入できません。

図6.9 ウェイトモードの設定例


### 6.3.4 メモリとの接続例

バスコントローラは、各エリアごとに、アクセスステート数を2ステートアクセス空間または3ステートアクセス空間のいずれかに設定することができます。3ステートアクセス空間に対しては多種のウェイト挿入が可能ですので高速性が要求されるデバイスと低速デバイスを容易に接続することができます。メモリマップ例を図6.10に示します。

エリア0に32kワード×8ビットのEEPROMを接続し、8ビット3ステートアクセスを行います。

エリア1に32kワード×8ビットのSRAMを2個(SRAM1、2)接続し、8ビット2ステートアクセスを行います。

エリア7に32kワード×8ビットのSRAMを(SRAM3)を1個接続し、8ビット3ステートアクセス・端子オートウェイトステートを行います。



【注】\* 内蔵メモリ、内部I/Oレジスタに対するデータバス幅、アクセスステート数は設定値にかかわらず固定です。

図6.10 メモリマップ例

## 6.4 使用上の注意

### 6.4.1 レジスタライトタイミング

#### (1) ASTCRおよびWCERのライトタイミング

ASTCRおよびWCERをライトした場合、ライトデータは次のバスサイクルから有効になります。

このタイミングを図6.11に示します。

エリア0上の命令でエリア0を3ステートアクセス空間から2ステートアクセス空間へ変更した場合の例です。




図6.11 ASTCRライトタイミング



# 7. I / O ポート

## 第7章 目次

7.1 概要	135
7.2 ポート1	137
7.2.1 概要	137
7.2.2 レジスタの構成と説明	138
7.2.3 モード別端子機能	140
7.3 ポート2	142
7.3.1 概要	142
7.3.2 レジスタの構成と説明	142
7.3.3 モード別端子機能	145
7.3.4 入力プルアップMOS	146
7.4 ポート3	147
7.4.1 概要	147
7.4.2 レジスタの構成と説明	147
7.4.3 モード別端子機能	149
7.5 ポート5	150
7.5.1 概要	150
7.5.2 レジスタの構成と説明	150
7.5.3 モード別端子機能	153
7.5.4 入力プルアップMOS	155
7.6 ポート6	156
7.6.1 概要	156
7.6.2 レジスタの構成と説明	156

7.6.3 モード別端子機能	159
7.7 ポート7	162
7.7.1 概要	162
7.7.2 レジスタの構成と説明	162
7.8 ポート8	163
7.8.1 概要	163
7.8.2 レジスタの構成と説明	164
7.8.3 モード別端子機能	165
7.9 ポート9	167
7.9.1 概要	167
7.9.2 レジスタの構成と説明	167
7.9.3 端子機能	169
7.10 ポートA	170
7.10.1 概要	170
7.10.2 レジスタの構成と説明	171
7.10.3 端子機能	173
7.11 ポートB	178
7.11.1 概要	178
7.11.2 レジスタの構成と説明	178
7.11.3 端子機能	180

---

## 7.1 概要

H 8 / 3032 シリーズには、9本の入出力ポート（ポート1、2、3、5、6、8、9、A、B）と1本の入力専用ポート（ポート7）があります。

ポート機能一覧を表7.1に示します。表7.1に示すように、各ポートは兼用端子になっています。

各ポートは、入出力を制御するデータディレクションレジスタ（DDR）と出力データを格納するデータレジスタ（DR）から構成されています。

DDRとDRのほかに、ポート2、5には入力プルアップMOSコントロールレジスタ（PCR）があり、プルアップMOSのオン／オフを制御できます。

ポート1～3、5、6、8は1個のTTL負荷と90pFの容量負荷を駆動することができます、ポート9、A、Bは1個のTTL負荷と30pFの容量負荷を駆動することができます。

また、ポート1～3、5、6、8～Bはダーリントントランジスタを駆動することができます。ポート1、2、5、BはLEDを駆動（シンク電流10mA）することができます。また、ポートP<sub>82</sub>～P<sub>80</sub>、P<sub>A7</sub>～P<sub>A0</sub>、およびP<sub>B3</sub>～P<sub>B0</sub>はシミュット入力となっています。

各ポートのブロック図は「付録C. I/Oポートブロック図」を参照してください。

表 7.1 ポートの機能一覧

ポート	概要	端子	モード1	モード2	モード3
ポート1	・8ビットの入出力ポート ・LED駆動可能	P1, <sub>~</sub> P1 <sub>0</sub> /A <sub>7</sub> <sub>~</sub> A <sub>0</sub>	アドレス出力端子(A <sub>7</sub> <sub>~</sub> A <sub>0</sub> )と入力ポートの兼用 DDR="0"のとき入力ポート DDR="1"のときアドレス出力端子	入出力ポート	
ポート2	・8ビットの入出力ポート ・入力プルアップMOS内蔵 ・LED駆動可能	P2, <sub>~</sub> P2 <sub>0</sub> /A <sub>15</sub> <sub>~</sub> A <sub>8</sub>	アドレス出力端子(A <sub>15</sub> <sub>~</sub> A <sub>8</sub> )と入力ポートの兼用 DDR="0"のとき入力ポート DDR="1"のときアドレス出力端子	入出力ポート	
ポート3	・8ビットの入出力ポート	P3, <sub>~</sub> P3 <sub>0</sub> /D <sub>7</sub> <sub>~</sub> D <sub>0</sub>	データ入出力端子(D <sub>7</sub> <sub>~</sub> D <sub>0</sub> )	入出力ポート	
ポート5	・4ビットの入出力ポート ・入力プルアップMOS内蔵 ・LED駆動可能	P5 <sub>3</sub> <sub>~</sub> P5 <sub>0</sub> /A <sub>15</sub> <sub>~</sub> A <sub>12</sub>	アドレス出力端子(A <sub>15</sub> <sub>~</sub> A <sub>12</sub> )と4ビットの入力ポートの兼用 DDR="0"のとき入力ポート DDR="1"のときアドレス出力端子	入出力ポート	
ポート6	・4ビットの入出力ポート	P6 <sub>5</sub> / <u>WR</u> P6 <sub>4</sub> / <u>RD</u> P6 <sub>3</sub> / <u>AS</u>	バス制御信号出力端子(WR, RD, AS)	入出力ポート	
		P6 <sub>0</sub> / <u>WAIT</u>	バス制御信号出力端子(WAIT)と1ビットの入出力ポートの兼用		
ポート7	・8ビットの入力専用ポート	P7, <sub>~</sub> P7 <sub>0</sub> /AN <sub>7</sub> <sub>~</sub> AN <sub>0</sub>	A/D変換器のアナログ入力端子(AN <sub>7</sub> <sub>~</sub> AN <sub>0</sub> )と入力専用ポートとの兼用		
ポート8	・4ビットの入出力ポート ・P8 <sub>2</sub> <sub>~</sub> P8 <sub>0</sub> はシミュット入力	P8 <sub>3</sub> / <u>IRQ<sub>3</sub></u> P8 <sub>2</sub> / <u>IRQ<sub>2</sub></u> P8 <sub>1</sub> / <u>IRQ<sub>1</sub></u> P8 <sub>0</sub> / <u>IRQ<sub>0</sub></u>	IRQ <sub>3</sub> <sub>~</sub> IRQ <sub>0</sub> 入力端子と4ビットの入出力ポートの兼用		
ポート9	・3ビットの入出力ポート	P9 <sub>4</sub> / <u>SCK</u> / <u>IRQ<sub>4</sub></u>	シリアルコミュニケーションインターフェース(SCI)の入出力端子(SCK)、IRQ <sub>4</sub> 入力端子と1ビットの入出力ポートの兼用		
		P9 <sub>2</sub> /Rx <sub>D</sub> P9 <sub>0</sub> /Tx <sub>D</sub>	(SCI)の入出力端子(TxD, Rx <sub>D</sub> )と2ビットの入出力ポートの兼用		
ポートA	・8ビットの入出力ポート ・シミュット入力	PA <sub>7</sub> / <u>TP<sub>7</sub></u> / <u>TIOCB<sub>2</sub></u> PA <sub>6</sub> / <u>TP<sub>6</sub></u> / <u>TIOCA<sub>2</sub></u> PA <sub>5</sub> / <u>TP<sub>5</sub></u> / <u>TIOCB<sub>1</sub></u> PA <sub>4</sub> / <u>TP<sub>4</sub></u> / <u>TIOCA<sub>1</sub></u> PA <sub>3</sub> / <u>TP<sub>3</sub></u> / <u>TIOCB<sub>0</sub></u> / <u>TCLKD</u> PA <sub>2</sub> / <u>TP<sub>2</sub></u> / <u>TIOCA<sub>0</sub></u> / <u>TCLKC</u> PA <sub>1</sub> / <u>TP<sub>1</sub></u> / <u>TCLKB</u> PA <sub>0</sub> / <u>TP<sub>0</sub></u> / <u>TCLKA</u>	プログラマブルタイミングパターンコントローラ(TPC)の出力端子(TP <sub>8</sub> <sub>~</sub> TP <sub>0</sub> )、16ビットインテグレーテッドタイマユニット(ITU)の入出力端子(TCLKA <sub>~</sub> TCLKD, TIOCA <sub>1</sub> <sub>~</sub> TIOCB <sub>2</sub> )と入出力ポートの兼用		
ポートB	・8ビットの入出力ポート ・LED駆動可能 ・PB <sub>4</sub> <sub>~</sub> PB <sub>0</sub> はシミュット入力	PB <sub>7</sub> / <u>TP<sub>15</sub></u> / <u>ADTRG</u>	TPCの出力端子(TP <sub>15</sub> )、A/D変換器のトリガ入力端子(ADTRG)と1ビットの入出力ポートの兼用		
		PB <sub>8</sub> / <u>TP<sub>14</sub></u>	TPCの出力端子(TP <sub>14</sub> )と1ビットの入出力ポートの兼用		
		PB <sub>5</sub> / <u>TP<sub>13</sub></u> / <u>TOCXB<sub>4</sub></u> PB <sub>4</sub> / <u>TP<sub>12</sub></u> / <u>TOCXA<sub>4</sub></u> PB <sub>3</sub> / <u>TP<sub>11</sub></u> / <u>TIOCB<sub>4</sub></u> PB <sub>2</sub> / <u>TP<sub>10</sub></u> / <u>TIOCA<sub>4</sub></u> PB <sub>1</sub> / <u>TP<sub>9</sub></u> / <u>TIOCB<sub>3</sub></u> PB <sub>0</sub> / <u>TP<sub>8</sub></u> / <u>TIOCA<sub>3</sub></u>	TPCの出力端子(TP <sub>8</sub> <sub>~</sub> TP <sub>5</sub> )ITUの入出力端子(TIOCA <sub>3</sub> <sub>~</sub> TOCXB <sub>4</sub> )と入出力ポートの兼用		

## 7.2 ポート1

### 7.2.1 概要

ポート1は、8ビットの入出力ポートです。ポート1の各端子は、図7.1に示す構成となっており、モードにより端子機能が異なります。

モード1のときは、ポート1データディレクションレジスタ（P1DDR）の設定によりアドレスバス（A<sub>7</sub>～A<sub>0</sub>）出力端子、または入力ポートとなります。モード2、3のときは、入出力ポートとなります。

また、ポート1は、1個のTTL負荷と90pFの容量を駆動することができます。また、ダーリントントランジスタを駆動することもできます。




図7.1 ポート1の端子構成

## 7.2.2 レジスタの構成と説明

表7.2にポート1のレジスタ構成を示します。

表7.2 ポート1レジスタ構成

アドレス*	名 称	略 称	R／W	初期値
H'FFC0	ポート1データディレクションレジスタ	P1DDR	W	H'00
H'FFC2	ポート1データレジスタ	P1DR	R／W	H'00

【注】\* アドレスの下位16ビットを示しています。

### (1) ポート1データディレクションレジスタ (P1DDR)

P1DDRは、8ビットのライト専用のレジスタで、ポート1各端子の入出力をビットごとに指定することができます。

ビット：	7	6	5	4	3	2	1	0
	P1 <sub>7</sub> DDR	P1 <sub>6</sub> DDR	P1 <sub>5</sub> DDR	P1 <sub>4</sub> DDR	P1 <sub>3</sub> DDR	P1 <sub>2</sub> DDR	P1 <sub>1</sub> DDR	P1 <sub>0</sub> DDR
初期値：	0	0	0	0	0	0	0	0
R／W：	W	W	W	W	W	W	W	W

ポート1データディレクション7～0  
ポート1の各端子の入出力を選択するビットです。

#### (a) モード1

P1DDRに“1”をセットすると対応するポート1の端子はアドレス出力となり、“0”にクリアすると入力ポートになります。

#### (b) モード2、3（シングルチップモード）

ポート1は入出力ポートとして機能します。P1DDRに“1”をセットすると対応するポート1の端子は出力端子となり、“0”にクリアすると入力端子になります。

P1DDRは、ライト専用のレジスタで、リードは無効です。リードすると“1”が読み出されます。

P1DDRは、リセット、またはハードウェアスタンバイモード時にH'00にイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。そのため、P1DDRが“1”にセットされた状態でソフトウェアスタンバイモードに遷移するとその端子は出力状態のままとなっています。

## (2) ポート1データレジスタ (P1DR)

P1DRは、8ビットのリード／ライト可能なレジスタで、ポート1の各端子P1<sub>7</sub>～P1<sub>0</sub>のデータを格納します。

ビット:	7	6	5	4	3	2	1	0
	P1 <sub>7</sub>	P1 <sub>6</sub>	P1 <sub>5</sub>	P1 <sub>4</sub>	P1 <sub>3</sub>	P1 <sub>2</sub>	P1 <sub>1</sub>	P1 <sub>0</sub>
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W							

ポート1データ7～0

ポート1の各端子のデータを格納するビットです。

P1DDRが“1”的とき、ポート1のリードを行うと、P1DRの値を直接リードします。そのため端子の状態の影響を受けません。P1DDRが“0”的とき、ポート1のリードを行うと、端子の状態が読み出されます。

P1DRは、リセット、またはハードウェアスタンバイモード時に、H'00にイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

### 7.2.3 モード別端子機能

ポート1は、モード1とモード2、3（シングルチップモード）では以下のように端子機能が異なります。

#### (1) モード1の端子機能

ポート1の各端子は、アドレス出力端子と入力ポートとの兼用になります。

P1DDRの各ビットを“1”にセットすると、対応するポート1の端子はアドレス出力となり、“0”にクリアすると、入力端子になります。リセット直後は入力ポートになっています。したがって、アドレスバスとして使用する場合は、P1DDRを“1”にセットしてください。

モード1時の端子機能を図7.2に示します。




図7.2 モード1時の端子機能（ポート1）

### (3) モード 2、3 の端子機能

ポート 1 の各端子はビット単位で入出力指定可能です。

P1DDR の各ビットを “1” にセットすると対応するポート 1 の端子は出力端子となり、“0” にクリアすると入力端子となります。

モード 2、3 時の端子機能を図 7.3 に示します。




図 7.3 モード 2、3 時の端子機能（ポート 1）

## 7.3 ポート 2

### 7.3.1 概要

ポート 2 は、8 ビットの入出力ポートです。ポート 2 の各端子は、図 7.4 に示す構成となっており、モードにより端子機能が異なります。

モード 1 のときは、ポート 1 データディレクションレジスタ (P1DDR) の設定によりアドレスバス ( $A_{15} \sim A_8$ ) または入力ポートとなります。

モード 2、3 のときは、入出力ポートとなります。

ポート 2 は、プログラムで制御可能なプルアップMOSが内蔵されています。また、1 個のTTL 負荷と 90pF の容量を駆動することや、ダーリントントランジスタを駆動することができます。




図 7.4 ポート 2 の端子構成

### 7.3.2 レジスタの構成と説明

表 7.3 にポート 2 のレジスタ構成を示します。

表 7.3 ポート 2 レジスタ構成

アドレス*	名 称	略 称	R/W	初期値
H'FFC1	ポート 2 データディレクションレジスタ	P2DDR	W	H'00
H'FFC3	ポート 2 データレジスタ	P2DR	R/W	H'00
H'FFD8	ポート 2 入力プルアップMOSコントロールレジスタ	P2PCR	R/W	H'00

【注】\* アドレスの下位 16 ビットを示しています。

### (1) ポート 2 データディレクションレジスタ (P2DDR)

P2DDR は、8ビットのライト専用のレジスタで、ポート 2 の各端子の入出力をビットごとに指定することができます。

ビット:	7	6	5	4	3	2	1	0
P2,DDR	P2 <sub>6</sub> DDR	P2 <sub>5</sub> DDR	P2 <sub>4</sub> DDR	P2 <sub>3</sub> DDR	P2 <sub>2</sub> DDR	P2 <sub>1</sub> DDR	P2 <sub>0</sub> DDR	
初期値:	0	0	0	0	0	0	0	0
R/W:	W	W	W	W	W	W	W	W

ポート 2 データディレクション 7～0

ポート 2 の各端子の入出力を選択するビットです。

#### (a) モード 1

P2DDR に “1” をセットすると対応するポート 2 の端子はアドレス出力となり、“0” にクリアすると入力ポートになります。

#### (b) モード 2、3

ポート 2 は入出力ポートとして機能します。P2DDR に “1” をセットすると対応するポート 2 の端子は出力端子となり、“0” にクリアすると入力端子となります。

P2DDR は、ライト専用のレジスタで、リードは無効です。リードすると “1” が読み出されます。

P2DDR は、リセット、またはハードウェアスタンバイモード時に #’00 にイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。そのため、P2DDR が “1” にセットされた状態でソフトウェアスタンバイモードに遷移するとその端子は出力状態のままとなっています。

## (2) ポート2データレジスタ (P2DR)

P2DRは、8ビットのリード／ライト可能なレジスタで、ポート2の各端子P2<sub>7</sub>～P2<sub>0</sub>のデータを格納します。

ビット:	7	6	5	4	3	2	1	0
	P2 <sub>7</sub>	P2 <sub>6</sub>	P2 <sub>5</sub>	P2 <sub>4</sub>	P2 <sub>3</sub>	P2 <sub>2</sub>	P2 <sub>1</sub>	P2 <sub>0</sub>
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W							

ポート2データ7～0

ポート2の各端子のデータを格納するビットです。

P2DDRが“1”的とき、ポート2のリードを行うと、P2DRの値を直接リードします。そのため端子の状態の影響を受けません。P2DDRが“0”的ときポート2のリードを行うと、端子の状態が読み出されます。

P2DRは、リセット、またはハードウェアスタンバイモード時に、H'00にイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

## (3) ポート2入力プルアップMOSコントロールレジスタ (P2PCR)

P2PCRは8ビットのリード／ライト可能なレジスタで、ポート2に内蔵した入力プルアップMOSをビットごとに制御します。

ビット:	7	6	5	4	3	2	1	0
	P2 <sub>7</sub> PCR	P2 <sub>6</sub> PCR	P2 <sub>5</sub> PCR	P2 <sub>4</sub> PCR	P2 <sub>3</sub> PCR	P2 <sub>2</sub> PCR	P2 <sub>1</sub> PCR	P2 <sub>0</sub> PCR
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W							

ポート2入力プルアップMOSコントロール7～0

ポート2に内蔵した入力プルアップMOSを制御するビットです。

P2DDRを“0”にクリアした(入力ポートの)状態でP2<sub>7</sub>PCR～P2<sub>0</sub>PCRビットを“1”にセットすると入力プルアップMOSはONします。

P2PCRは、リセット、またはハードウェアスタンバイモード時に、H'00にイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

### 7.3.3 モード別端子機能

ポート2は、モード1とモード2、3とでは、端子機能が異なります。

以下モード別に説明します。

#### (1) モード1の端子機能

ポート2の各端子は、アドレス出力端子と入力ポートとの兼用になります。ビット単位で入出力を指定可能です。P2DDRの各ビットを“1”にセットすると対応するポート2の端子はアドレス出力端子となり、“0”にクリアすると入力端子となります。

リセット直後は入力ポートになっています。したがって、アドレスバスとして使用する場合はP2DDRを“1”にセットしてください。

モード1の端子機能を図7.5に示します。




図7.5 モード1時の端子機能(ポート2)

## (2) モード2、3の端子機能

ポート2の各端子は、ビット単位で入出力を指定可能です。

P2DDRの各ビットを“1”にセットすると対応するポート2の端子は出力端子となり、“0”にクリアすると入力端子となります。

モード2、3の端子機能を図7.6に示します。




図7.6 モード2、3時の端子機能(ポート2)

### 7.3.4 入力プルアップMOS

ポート2は、プログラムで制御可能な入力プルアップMOSを内蔵しています。この入力プルアップMOSは、ビット単位でON/OFFを指定できます。

P2PCRを“1”にセットし、かつP2DDRを“0”にクリアすると、入力プルアップMOSはONとなります。

入力プルアップMOSは、リセット、またはハードウェアスタンバイモード時にはOFFします。ソフトウェアスタンバイモード時には、直前の状態を保持します。

各動作モードでの、入力プルアップMOSの状態を表7.4に示します。

表7.4 入力プルアップMOSの状態(ポート2)

モード	リセット	ハードウェアスタンバイモード	ソフトウェアスタンバイモード	その他の動作時
1				
2		OFF		ON/OFF
3				

#### 《記号説明》

OFF : 入力プルアップMOSは、常にOFF状態です。

ON/OFF : P2PCR = “1”かつP2DDR = “0”的きON状態、その他のときはOFF状態です。

## 7.4 ポート3

### 7.4.1 概要

ポート3は、8ビットの入出力ポートです。ポート3の各端子は、図7.7に示す構成となっており、モードにより機能が異なります。モード1のときはデータバスとなり、モード2、3のときは、入出力ポートとなります。

ポート3は、1個のTTL負荷と90pFの容量負荷を駆動することができます。また、ダーリントントランジスタを駆動することもできます。




図7.7 ポート3の端子構成

### 7.4.2 レジスタの構成と説明

表7.5にポート3のレジスタ構成を示します。

表7.5 ポート3レジスタ構成

アドレス*	名 称	略 称	R/W	初期値
H'FFC4	ポート3データディレクションレジスタ	P3DDR	W	H'00
H'FFC6	ポート3データレジスタ	P3DR	R/W	H'00

【注】\* アドレスの下位16ビットを示しています。

## (1) ポート 3 データディレクションレジスタ (P3DDR)

P3DDR は、8ビットのライト専用のレジスタで、ポート 3 各端子の入出力をビットごとに指定することができます。

ビット :	7	6	5	4	3	2	1	0
	P3 <sub>7</sub> DDR	P3 <sub>6</sub> DDR	P3 <sub>5</sub> DDR	P3 <sub>4</sub> DDR	P3 <sub>3</sub> DDR	P3 <sub>2</sub> DDR	P3 <sub>1</sub> DDR	P3 <sub>0</sub> DDR
初期値 :	0	0	0	0	0	0	0	0

R/W : W W W W W W W W

### ポート 3 データディレクション 7 ~ 0

ポート 3 の各端子の入出力を選択するビットです。

#### (a) モード 1

ポート 3 はデータバスとして機能します。P3DDR は無効です。

#### (b) モード 2、3

ポート 3 は入出力ポートとして機能します。

P3DDR に “1” をセットすると対応するポート 3 の端子は出力端子となり、“0” にクリアすると入力端子になります。

P3DDR は、ライト専用で、リードは無効です。リードすると、“1” が読み出されます。

P3DDR は、リセット、またはハードウェアスタンバイモード時に H'00 にイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。そのため、P3DDR が “1” にセットされた状態でソフトウェアスタンバイモードに遷移するとその端子は出力状態のままとなっています。

## (2) ポート 3 データレジスタ (P3DR)

P3DR は、8ビットのリード/ライト可能なレジスタで、ポート 3 の各端子 P3<sub>7</sub> ~ P3<sub>0</sub> のデータを格納します。

ビット :	7	6	5	4	3	2	1	0
	P3 <sub>7</sub>	P3 <sub>6</sub>	P3 <sub>5</sub>	P3 <sub>4</sub>	P3 <sub>3</sub>	P3 <sub>2</sub>	P3 <sub>1</sub>	P3 <sub>0</sub>
初期値 :	0	0	0	0	0	0	0	0

R/W : R/W R/W R/W R/W R/W R/W R/W R/W R/W

### ポート 3 データ 7 ~ 0

ポート 3 の各端子のデータを格納するビットです。

P3DDR が “1” のとき、ポート 3 のリードを行うと、P3DR の値を直接リードします。そのため端子の状態の影響を受けません。

P3DDR が “0” のときポート 3 のリードを行うと、端子の状態が読み出されます。

P3DR は、リセット、またはハードウェアスタンバイモード時に、H'00 にイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

#### 7.4.3 モード別端子機能

ポート3は、モード1とモード2、3では、以下のように端子機能が異なります。

##### (1) モード1の端子機能

モード1時には、ポート3は自動的にデータ入出力端子になります。P3DDRによる入出力の方向は無視されます。モード1時の端子機能を図7.8に示します。




図7.8 モード1時の端子機能(ポート3)

##### (3) モード2、3時の端子機能

ポート3の各端子は、ビット単位で入出力を指定可能です。

P3DDRの各ビットを“1”にセットすると対応するポート3の端子は出力端子となり、“0”にクリアすると入力端子となります。

モード2、3の端子機能を図7.9に示します。




図7.9 モード2、3時の端子機能(ポート3)

## 7.5 ポート5

### 7.5.1 概要

ポート5は、4ビットの入出力ポートです。ポート5の各端子は、図7.10に示す構成となっており、動作モードにより端子機能が異なります。

モード1のときは、ポート5の各端子はポート5データディレクションレジスタ（P5DDR）の設定によりアドレスバス（A<sub>15</sub>～A<sub>8</sub>）出力端子または入力ポートとなります。

モード2、3のときは、入出力ポートとなります。

ポート5は、プログラムで制限可能なプルアップMOSが内蔵されています。また、1個のTTL負荷と90pFの容量負荷を駆動することができます。また、ダーリントントランジスタを駆動することも可能です。




図7.10 ポート5の端子構成

### 7.5.2 レジスタの構成と説明

表7.6にポート5のレジスタ構成を示します。

表7.6 ポート5レジスタ構成

アドレス*	名 称	略 称	R/W	初期値
H'FFC8	ポート5データディレクションレジスタ	P5DDR	W	H'F0
H'FFCA	ポート5データレジスタ	P5DR	R/W	H'F0
H'FFDB	ポート5入力プルアップMOSコントロールレジスタ	P5PCR	R/W	H'F0

【注】\* アドレスの下位16ビットを示しています。

### (1) ポート5データディレクションレジスタ (P5DDR)

P5DDRは、8ビットのライト専用のレジスタで、ポート5各端子の入出力をビットごとに指定することができます。

ビット:	7	6	5	4	3	2	1	0
	—	—	—	—	P5 <sub>3</sub> DDR	P5 <sub>2</sub> DDR	P5 <sub>1</sub> DDR	P5 <sub>0</sub> DDR
初期値:	1	1	1	1	0	0	0	0
R/W:	—	—	—	—	W	W	W	W

リザーブビット

ポート5データディレクション3～0

ポート5の各端子の入出力を選択するビットです。

#### (a) モード1

P5DDRを“1”にセットすると対応するポート5の端子はアドレス出力となり、“0”にクリアすると入力になります。

#### (b) モード2、3

P5DDRを“1”にセットすると対応するポート5の端子は出力端子となり、“0”にクリアすると入力になります。

P5DDRは、ライト専用レジスタで、リードは無効です。リードすると“1”が読み出されます。

P5DDRは、リセット、またはハードウェアスタンバイモード時に、H'F0にイニシャライズされます。ソフトウェアスタンバイモード時には直前の状態を保持します。そのため、P5DDRが“1”にセットされた状態でソフトウェアスタンバイモードに遷移すると、その端子は出力状態のままとなっています。

## (2) ポート5データレジスタ (P5DR)

P5DRは、8ビットのリード／ライト可能なレジスタで、ポート5の各端子P5<sub>3</sub>～P5<sub>0</sub>のデータを格納します。

ビット:	7	6	5	4	3	2	1	0
	—	—	—	—	P5 <sub>3</sub>	P5 <sub>2</sub>	P5 <sub>1</sub>	P5 <sub>0</sub>
初期値:	1	1	1	1	0	0	0	0
R/W:	—	—	—	—	R/W	R/W	R/W	R/W

リザーブビット

ポート5データ3～0

ポート5の各端子のデータを格納するビットです。

P5DDRが“1”的とき、ポート5のリードを行うと、P5DRの値を直接リードします。そのため端子の状態の影響を受けません。P5DDRが“0”的ときポート5のリードを行うと、端子の状態が読み出されます。

P5<sub>3</sub>～P5<sub>0</sub>ビットは、リザーブビットです。リード／ライト可能ですが、ポートとしては使用できません。

P5DRは、リセット、またはハードウェアスタンバイモード時に、H'F0にイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

## (3) ポート5入力プルアップMOSコントロールレジスタ (P5PCR)

P5PCRは8ビットのリード／ライト可能なレジスタで、ポート5に内蔵した入力プルアップMOSをビットごとに制御します。

ビット:	7	6	5	4	3	2	1	0
	—	—	—	—	P5 <sub>3</sub> PCR	P5 <sub>2</sub> PCR	P5 <sub>1</sub> PCR	P5 <sub>0</sub> PCR
初期値:	1	1	1	1	0	0	0	0
R/W:	—	—	—	—	R/W	R/W	R/W	R/W

リザーブビット

ポート5入力プルアップMOSコントロール3～0

ポート5に内蔵した入力プルアップMOSを制御するビットです。

P5DDRを“0”にクリアした（入力ポート）状態でP5<sub>3</sub>PCR～P5<sub>0</sub>PCRビットを“1”にセットすると入力プルアップMOSはONします。

P5PCRは、リセット、またはハードウェアスタンバイモード時に、H'F0にイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

### 7.5.3 モード別端子機能

ポート5は、モード1とモード2、3とでは、端子機能が異なります。

以下モード別に説明します。

#### (1) モード1の端子機能

ポート5の各端子は、アドレス出力端子と入力ポートとの兼用になります。P5DDRの各ビットを“1”にセットすると対応するポート5の端子はアドレス出力端子となり、“0”にクリアすると入力端子となります。

ポート5の各端子は、リセット直後は入力端子になっています。したがって、アドレス出力として使用する場合は、P5DDRを“1”にセットしてください。

モード5の端子機能を図7.11に示します。




図7.11 モード1時の端子機能(ポート5)

## (2) モード 2、3 の端子機能

ポート 5 の各端子は、ビット単位で入出力を指定可能です。P 5 D D R の各ビットを “1” にセットすると対応するポート 5 の端子は出力端子となり、“0” にクリアすると入力端子となります。

モード 2、3 の端子機能を図 7.12 に示します。




図 7.12 モード 2、3 時の端子機能（ポート 5）

#### 7.5.4 入力プルアップMOS

ポート5は、プログラムで制御可能な入力プルアップMOSを内蔵しています。この入力プルアップMOSは、ビット単位でON/OFFを指定できます。

P5PCRを“1”にセットし、かつP5DDRを“0”にクリアすると、入力プルアップMOSはONとなります。

入力プルアップMOSは、リセット、またはハードウェアスタンバイモード時にはOFFします。ソフトウェアスタンバイモード時には、直前の状態を保持します。

各動作モードでの、入力プルアップMOSの状態を表7.7に示します。

表7.7 入力プルアップMOSの状態(ポート5)

モード	リセット	ハードウェアスタンバイモード	ソフトウェアスタンバイモード	その他の動作時
1				
2		OFF		ON/OFF
3				

##### 《記号説明》

OFF : 入力プルアップMOSは、常にOFF状態です。

ON/OFF : P5PCR = “1”かつP5DDR = “0”的きON状態、その他のときはOFF状態です。

## 7.6 ポート 6

### 7.6.1 概要

ポート 6 は、4 ビットの入出力ポートです。ポート 6 はバス制御入出力端子 ( $\overline{WR}$ 、 $\overline{RD}$ 、 $\overline{AS}$ 、 $\overline{WAIT}$ ) と兼用になっています。

ポート 6 の端子構成を図 7.13 に示します。

モード 1 時には、 $\overline{WR}$ 、 $\overline{RD}$ 、 $\overline{AS}$ 、 $P6_0/\overline{WAIT}$  として機能します。モード 2、3 時には、入出力ポートとなります。

ポート 6 は、1 個の TTL 負荷と 90pF の容量を負荷駆動することができます。また、ダーリントントランジスタを駆動することができます。




図 7.13 ポート 6 の端子構成

### 7.6.2 レジスタの構成と説明

表 7.8 にポート 6 のレジスタ構成を示します。


表 7.8 ポート 6 レジスタ構成

アドレス*	名 称	略 称	R/W	初期値
H'FFC9	ポート 6 データディレクションレジスタ	P 6 D D R	W	H'80
H'FFCB	ポート 6 データレジスタ	P 6 D R	R/W	H'80

【注】\* アドレスの下位16ビットを示しています。

### (1) ポート 6 データディレクションレジスタ (P6DDR)

P6DDRは、8ビットのライト専用のレジスタで、ポート6の各端子の入出力をビットごとに指定することができます。



#### (a) モード1

ポートP6<sub>5</sub>～P6<sub>3</sub>はバス制御出力端子 (WR、RD、AS)として機能します。P6<sub>0</sub>は、入出力ポートとして機能します。P6<sub>0</sub>DDRに“1”をセットするとP6<sub>0</sub>の端子は出力端子となり、“0”にすると入力端子になります。ただし、P6<sub>5</sub>DDR～P6<sub>3</sub>DDRは無効です。

#### (b) モード2、3

ポート6は入出力ポートとして機能します。

P6DDRに“1”をセットすると対応するポート6の端子は出力端子となり、“0”にクリアすると入力端子になります。


ビット7、6、2、1はリザーブビットです。

P6DDRは、ライト専用で、リードは無効です。リードすると“1”が読み出されます。

P6DDRは、リセット、またはハードウェアスタンバイモード時に、H'80にイニシャライズされます。ソフトウェアスタンバイモード時には直前の状態を保持します。このため、P6DDRが“1”にセットされた状態でソフトウェアスタンバイモードに遷移すると、その端子は出力状態のままとなっています。

## (2) ポート 6 データレジスタ (P6DR)

P6DRは、8ビットのリード／ライト可能なレジスタで、ポート6の各端子P6<sub>5</sub>～P6<sub>3</sub>、P6<sub>0</sub>のデータを格納します。



リザーブビット

ポート6データ5～3、0

ポート6の各端子のデータを格納するビットです。

P6DDRが“1”的ときポート6のリードを行うと、P6DRの値を直接リードします。P6DDRが“0”的ときポート6のリードを行うと端子の状態が読み出されます。ビット7、6、2、1はリザーブビットです。このうち、ビット7はリードすると常に“1”が読み出されます。ライトは無効です。ビット6、2、1はリード／ライト可能ですが、ポートとしては使用できません。P6DDRのビット6、2、1が“1”的ときリードを行うと、P6DRの各ビットの値を直接リードします。P6DDRのビット6、2、1が“0”的ときリードを行うと“1”が読みだされます。

P6DRは、リセット、またはハードウェアスタンバイモード時に、H'80にイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

### 7.6.3 モード別端子機能

#### (1) モード1時の端子機能

ポートP6<sub>5</sub>～P6<sub>3</sub>はバス制御出力端子として機能します。

ポートP6<sub>0</sub>は、バス制御入力端子と入出力ポートとの兼用になります。P6DDR0に“1”をセットするとポートP6<sub>0</sub>の端子は出力端子となり、“0”にクリアすると入力端子になります。

図7.14と表7.8にモード1時の端子機能を示します。




図7.14 モード1の端子機能(ポート6)

表 7.8 モード 1 の端子機能 (ポート 6)

端子	選択方法と端子機能		
P <sub>65</sub> /WR	P <sub>65</sub> DDR ビットとは無関係に、次のように切り換わります。		
	P <sub>65</sub> DDR	0	1
	端子機能	WR出力端子	
P <sub>64</sub> /RD	P <sub>64</sub> DDR ビットとは無関係に、次のように切り換わります。		
	P <sub>64</sub> DDR	0	1
	端子機能	RD出力端子	
P <sub>63</sub> /AS	P <sub>63</sub> DDR ビットとは無関係に、次のように切り換わります。		
	P <sub>63</sub> DDR	0	1
	端子機能	AS出力端子	
P <sub>60</sub> /WAIT	WCER の WCE7 ~ WCE0 、 WCR の WMS1 ビットと P <sub>60</sub> DDR ビットの組合せで、次のように切り換わります。		
	WCER	すべてが “1”	いずれかが “0”
	WMS1	0	1
	P <sub>60</sub> DDR	0	1
	端子機能	P <sub>60</sub> 入力端子	P <sub>60</sub> 出力端子
		WAIT入力端子	
【注】* P <sub>60</sub> DDR は “1” にセットしないでください。			

## (2) モード 2、3 の端子機能

ポート 6 の各端子はビット単位で入出力を指定可能です。

P6DDR の各ビットを “1” にセットすると対応するポート 6 の端子は出力端子となり、“0” にクリアすると入力端子になります。

モード 2、3 時の端子機能を図 7.15 に示します。




図 7.15 ポート 2、3 時の端子機能（ポート 6）

## 7.7 ポート7

### 7.7.1 概要

ポート7は8ビットの入力専用ポートです。ポート7は、A/D変換器のアナログ入力端子と兼用になっています。これらの端子機能はいずれの動作モードでも共通です。ポート7の端子構成を図7.16に示します。




図7.16 ポート7の端子構成

### 7.7.2 レジスタの構成と説明

表7.9にポート7のレジスタ構成を示します。ポート7は入力専用ポートであり、データディレクションレジスタはありません。

表7.9 ポート7レジスタ構成

アドレス*	名 称	略 称	R/W	初期値
H'FFCE	ポート7データレジスタ	P7DR	R	不 定

【注】\* アドレスの下位16ビットを示しています。

#### (1) ポート7データレジスタ(P7DR)

ビット:	7	6	5	4	3	2	1	0
	P7 <sub>7</sub>	P7 <sub>6</sub>	P7 <sub>5</sub>	P7 <sub>4</sub>	P7 <sub>3</sub>	P7 <sub>2</sub>	P7 <sub>1</sub>	P7 <sub>0</sub>
初期値:	—	*	—	*	—	*	—	*
R/W:	R	R	R	R	R	R	R	R

【注】\* P7<sub>7</sub>～P7<sub>0</sub>端子により決定されます。

P7DRのリードを行うと、常に端子の状態が読み出されます。

## 7.8 ポート 8

### 7.8.1 概要

ポート 8 は、4 ビットの入出力ポートです。ポート 8 は、IRQ<sub>3</sub>～IRQ<sub>0</sub>入力端子と兼用になっています。ポート 8 の端子構成を図 7.17 に示します。

ポート P<sub>8,0</sub> は入出力ポートまたは IRQ<sub>0</sub> 入力端子として機能します。ポート P<sub>8,3</sub>～P<sub>8,1</sub> は、モード 1 時には、入力ポートまたは、IRQ<sub>3</sub>～IRQ<sub>1</sub> 入力端子として機能します。モード 2、3 時には、入出力ポートまたは、IRQ<sub>3</sub>～IRQ<sub>1</sub> 入力端子として機能します。

ポート 8 は、1 個の TTL 負荷と 90pF の容量負荷を駆動することができます。また、ダーリントントランジスタを駆動することができます。

P<sub>8,2</sub>～P<sub>8,0</sub> 端子はシュミットトリガ入力です。




図 7.17 ポート 8 の端子構成

## 7.8.2 レジスタの構成と説明

表7.10にポート8のレジスタ構成を示します。


表7.10 ポート8レジスタ構成

アドレス*	名 称	略 称	R／W	初期値
H'FFCD	ポート8データディレクションレジスタ	P8DDR	W	H'E0
H'FFCF	ポート8データレジスタ	P8DR	R／W	H'E0

【注】\* アドレスの下位16ビットを示しています。

### (1) ポート8データディレクションレジスタ (P8DDR)

P8DDRは、8ビットのライト専用のレジスタで、ポート8各端子の入出力をビットごとに指定することができます。



#### (a) モード1

P8<sub>3</sub>～P8<sub>1</sub>はポート入力端子となります。P8<sub>3</sub>DDR～P8<sub>1</sub>DDRは“1”にセットしないでください。

P8<sub>0</sub>はP8<sub>0</sub>DDRを“1”にセットするとポート出力端子となり、φにクリアすると入力端子となります。

#### (b) モード2、3

ポート8は、入出力ポートとして機能します。P8DDRを“1”にセットすると対応するポート8の端子は出力端子となり、“0”にクリアすると入力端子となります。

ビットは7～4はリザーブビットです。

P8DDRは、ライト専用レジスタで、リードは無効です。リードすると“1”が読み出されます。

P8DDRは、リセット、またはハードウェアスタンバイモード時に、H'E0にイニシャライズされます。P8DDRは、ソフトウェアスタンバイモード時には直前の状態を保持します。従って、P8DDRが“1”にセットされた状態でソフトウェアスタンバイモードに遷移すると、その端子は出力状態のままとなっています。

## (2) ポート 8 データレジスタ (P 8 D R)

P 8 D R は、8 ビットのリード／ライト可能なレジスタで、ポート 8 の各端子 P<sub>8.4</sub>～P<sub>8.0</sub> のデータを格納します。

ビット :	7	6	5	4	3	2	1	0
初期値 :	—	—	—	—	P <sub>8.3</sub>	P <sub>8.2</sub>	P <sub>8.1</sub>	P <sub>8.0</sub>
R/W :	—	—	—	R/W	R/W	R/W	R/W	R/W
<u>リザーブビット</u>				<u>ポート 8 データ 4～0</u>				
ポート 8 の各端子のデータを格納するビットです。								

P 8 D D R が “1” のときポート 8 のリードを行うと、P 8 D R の値を直接リードします。P 8 D D R が “0” のときポート 8 のリードを行うと端子の状態が読み出されます。

ビット 7～4 はリザーブビットです。このうち、ビット 7～5 はリードすると常に “1” が読み出されます。ライトは無効です。ビット 4 はリード／ライト可能ですが、ポートとしては使用できません。P 8 D D R のビット 4 が “1” のときリードを行うとビット 4 の値を直接リードします。P 8 D D R のビット 4 が “0” のときリードを行うと “1” が読み出されます。

P 8 D R は、リセット、またはハードウェアスタンバイモード時に、H'E0 にイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

### 7.8.3 モード別端子機能

ポート 8 は IRQ<sub>3</sub>～IRQ<sub>0</sub> 入力端子と兼用になっています。

ポート 8 の端子機能について表 7.11 に示します。

表 7.11 端子機能（ポート 8）

端子	選択方法と端子機能			
P8 <sub>3</sub> /IRQ <sub>3</sub>	P8 <sub>3</sub> DDR ビットにより、次のように切り換わります。			
P8 <sub>3</sub> DDR	0	1		
		モード 1	モード 2、3	
端子機能	P8 <sub>3</sub> 入力端子	使用禁止	P8 <sub>3</sub> 出力端子	
	IRQ <sub>3</sub> 入力端子			
P8 <sub>2</sub> /IRQ <sub>2</sub>	P8 <sub>2</sub> DDR ビットにより、次のように切り換わります。			
P8 <sub>2</sub> DDR	0	1		
		モード 1	モード 2、3	
端子機能	P8 <sub>2</sub> 入力端子	使用禁止	P8 <sub>2</sub> 出力端子	
	IRQ <sub>2</sub> 入力端子			
P8 <sub>1</sub> /IRQ <sub>1</sub>	P8 <sub>1</sub> DDR ビットにより、次のように切り換わります。			
P8 <sub>1</sub> DDR	0	1		
		モード 1	モード 2、3	
端子機能	P8 <sub>1</sub> 入力端子	使用禁止	P8 <sub>1</sub> 出力端子	
	IRQ <sub>1</sub> 入力端子			
P8 <sub>0</sub> /IRQ <sub>0</sub>	P8 <sub>0</sub> DDR ビットにより、次のように切り換わります。			
P8 <sub>0</sub> DDR	0	1		
		モード 1	モード 2、3	
端子機能	P8 <sub>0</sub> 入力端子	使用禁止	P8 <sub>0</sub> 出力端子	
	IRQ <sub>0</sub> 入力端子			

## 7.9 ポート9

### 7.9.1 概要

ポート9は、3ビットの入出力ポートです。ポート9はシリアルコミュニケーションインターフェース（S C I）の入出力端子（TxD、RxD、SCK）、IRQ<sub>4</sub>入力端子と兼用になっています。

ポート9の端子機能はいずれの動作モードでも共通です。ポート9の端子構成を図7.18に示します。

ポート9は、1個のT T L負荷と30pFの容量負荷を駆動することができます。また、ダーリントントランジスタを駆動することができます。




図7.18 ポート9の端子構成

### 7.9.2 レジスタの構成と説明

表7.12にポート9のレジスタ構成を示します。


表7.12 ポート9レジスタ構成

アドレス*	名 称	略 称	R/W	初期値
H'FFD0	ポート9データディレクションレジスタ	P 9 D D R	W	H'C0
H'FFD2	ポート9データレジスタ	P 9 D R	R/W	H'C0

【注】\* アドレスの下位16ビットを示しています。

### (1) ポート 9 データディレクションレジスタ (P9DDR)

P9DDRは、8ビットのライト専用のレジスタで、ポート9各端子の入出力をビットごとに指定することができます。



リザーブビット

ポート9データディレクション4、2、0

ポート9の各端子の入出力を選択するビットです。


P9DDRを“1”にセットすると対応するポート9の各端子は出力となり、“0”にクリアすると入力になります。

P9DDRは、ライト専用レジスタで、リードは無効です。リードすると“1”が読み出されます。

P9DDRは、リセット、またはハードウェアスタンバイモード時に、H'C0にイニシャライズされます。ソフトウェアスタンバイモード時には直前の状態を保持します。そのため、P9DDRが、“1”にセットされた状態でソフトウェアスタンバイモードに遷移すると、その端子は出力状態のままとなっています。

### (2) ポート9データレジスタ (P9DR)

P9DRは、8ビットのリード/ライト可能なレジスタで、ポート9の各端子P9<sub>4</sub>、P9<sub>2</sub>、P9<sub>0</sub>のデータを格納します。



リザーブビット

ポート9データ4、2、0

ポート9の各端子のデータを格納するビットです。

P9DDRが“1”的とき、ポート9のリードを行うと、P9DRの値を直接リードします。

P9DDRが“0”的とき、ポート9のリードを行うと、端子の状態が読み出されます。

ビット7～5、3、1はリザーブビットです。このうち7、6はリードすると常に“1”が読み出されます。ライトは無効です。ビット5、3、1はリード／ライト可能ですが、ポートとしては使用できません。P9DDRのビット5、3、1が“1”的ときリードを行うと各ビットの値を直接リードします。P9DDRのビット5、3、1が“0”的ときリードを行うと“1”が読み出されます。

P9DRは、リセット、またはハードウェアスタンバイモード時に、H'COにイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

### 7.9.3 端子機能

ポート9の各端子はSCIの入出力端子(TxD、RxD、SCK)、およびIRQ<sub>4</sub>入力端子と兼用になっています。ポート9の端子機能について表7.13に示します。

表7.13 ポート9の端子機能(1)

端子	選択方法と端子機能				
P9 <sub>4</sub> /SCK/ IRQ <sub>4</sub>	SCIのSMRのC/Aビット、SCRのCKE0、1ビットとP9DDRビットの組合せにより次のように切り換わります。				
	CKE1	0			1
	C/A	0			—
	CKE0	0	1	—	—
	P9DDR	0	1	—	—
	端子機能	P9 <sub>4</sub> 入力端子	P9 <sub>4</sub> 出力端子	SCK出力端子	SCK出力端子
				IRQ <sub>4</sub> 入力端子	SCK入力端子
P9 <sub>2</sub> /RxD	SCIのSCRのREビットとP9 <sub>2</sub> DDRビットの組合せにより、次のように切り換わります。				
	RE	0			1
	P9 <sub>2</sub> DDR	0	1	—	—
	端子機能	P9 <sub>2</sub> 入力端子	P9 <sub>2</sub> 出力端子	RxD入力端子	—
P9 <sub>0</sub> /TxD	SCIのSCRのTEビットとP9 <sub>0</sub> DDRビットの組合せにより、次のように切り換わります。				
	TE	0			1
	P9 <sub>0</sub> DDR	0	1	—	—
	端子機能	P9 <sub>0</sub> 入力端子	P9 <sub>0</sub> 出力端子	TxD出力端子	—

## 7.10 ポートA

### 7.10.1 概要

ポートAは、8ビットの入出力ポートです。ポートAは、プログラマブルタイミングパターンコントローラ（TPC）の出力端子（TP<sub>7</sub>～TP<sub>0</sub>）、16ビットインテグレーテッドタイマユニット（ITU）の入出力端子（TIOCB<sub>2</sub>、TIOCA<sub>2</sub>、TIOCB<sub>1</sub>、TIOCA<sub>1</sub>、TIOCB<sub>0</sub>、TIOCA<sub>0</sub>、TCLKD、TCLKC、TCLKB、TCLKA）、と兼用になっています。ポートAの端子構成を図7.19に示します。

ポートAは、1個のTTL負荷と30pFの容量負荷を駆動することができます。また、ダーリントントランジスタを駆動することができます。ポートAはシュミットトリガ入力です。




図7.19 ポートAの端子構成

## 7.10.2 レジスタの構成と説明

表7.13にポートAのレジスタ構成を示します。

表7.13 ポートAレジスタ構成

アドレス*	名 称	略 称	R/W	初期値
H'FFD1	ポートAデータディレクションレジスタ	PADDR	W	H'00
H'FFD3	ポートAデータレジスタ	PADR	R/W	H'00

【注】\* アドレスの下位16ビットを示しています。

### (1) ポートAデータディレクションレジスタ (PADDR)

PADDRは、8ビットのライト専用のレジスタで、ポートA各端子の入出力をビットごとに指定することができます。

ビット :	7	6	5	4	3	2	1	0
	PA <sub>7</sub> DDR	PA <sub>6</sub> DDR	PA <sub>5</sub> DDR	PA <sub>4</sub> DDR	PA <sub>3</sub> DDR	PA <sub>2</sub> DDR	PA <sub>1</sub> DDR	PA <sub>0</sub> DDR
{ 初期値 :	0	0	0	0	0	0	0	0
{ R/W :	W	W	W	W	W	W	W	W

#### ポートAデータディレクション7～0

ポートAの各端子の入出力を選択するビットです。

PADDRを“1”にセットすると対応するポートAの各端子は出力となり、“0”にクリアすると入力になります。

PADDRは、ライト専用レジスタで、リードは無効です。リードすると“1”が読み出されます。

PADDRは、リセット、またはハードウェアスタンバイモード時に、H'00にイニシャライズされます。ソフトウェアスタンバイモード時には直前の状態を保持します。そのため、PADDRが“1”にセットされた状態でソフトウェアスタンバイモードに遷移すると、その端子は出力状態のままとなっています。

## (2) ポートAデータレジスタ (P A D R)

P A D R は、8ビットのリード／ライト可能なレジスタで、ポートAの各端子 P A<sub>7</sub>～P A<sub>0</sub> のデータを格納します。

ビット :	7	6	5	4	3	2	1	0
	P A <sub>7</sub>	P A <sub>6</sub>	P A <sub>5</sub>	P A <sub>4</sub>	P A <sub>3</sub>	P A <sub>2</sub>	P A <sub>1</sub>	P A <sub>0</sub>
初期値 :	0	0	0	0	0	0	0	0

R / W :      R / W    R / W    R / W    R / W    R / W    R / W    R / W    R / W

### ポートA データ 7～0

ポートAの各端子のデータを格納するビットです。

P A D D R が “1” のとき、ポートAのリードを行うと P A D R の値を直接リードします。P A D D R が “0” のとき、ポートAのリードを行うと端子の状態が読み出されます。

P A D R は、リセット、またはハードウェアスタンバイモード時に、H'00にイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

ポートAの各端子を T P C 出力端子として使用する場合は、P A D R には、T P C 出力グループ 0、1 のパルス出力データが格納されます。ネクストデータイネーブルレジスタ (N D E R A) の各ビット = “1” のとき、P A D R の対応するビットのライトは禁止されます。

この場合、N D R A からの転送によってのみ、P A D R の更新が行われます。

### 7.10.3 端子機能

ポートAの各端子はT P Cの出力端子(TP<sub>7</sub>～TP<sub>0</sub>)、I T Uの入出力端子(TIOCB<sub>2</sub>～TIOCB<sub>0</sub>、TIOCA<sub>2</sub>～TIOCA<sub>0</sub>)と入力端子(TCLKD、TCLKC、TCLKB、TCLKA)、と兼用になっています。ポートAの端子機能について表7.14に示します。

表 7.14 ポートAの端子機能(1)

端子	選択方法と端子機能					
PA <sub>7</sub> / TP <sub>7</sub> / TIOCB <sub>2</sub>	TMDRのPWM2ビット、TIOR2のIOB2～IOB0ビットによるITUチャネル2の設定、NDERAのNDER7ビット、およびPADDRのPA <sub>7</sub> DDRビットの組み合わせにより、次のように切り換わります。					
ITUチャネル2の設定		下表①		下表②		
PA <sub>7</sub> DDR	_____	0	1	1		
NDER7	_____	—	0	1		
端子機能	TIOCB <sub>2</sub> 出力	PA <sub>7</sub> 入力	PA <sub>7</sub> 出力	TP <sub>7</sub> 出力		
		TIOCB <sub>2</sub> 入力*				
【注】* IOB2 = “1”、かつPWM2 = “0”的場合にTIOCB <sub>2</sub> 入力となります。						
ITUチャネル2の設定		②	①	②		
IOB2	0	0	1	—		
IOB1	0	0	1	—		
IOB0	0	1	—	—		

表 7.14 ポートAの端子機能(2)

端子	選択方法と端子機能																									
PA <sub>6</sub> / TP <sub>6</sub> / TIOCA <sub>2</sub>	TMDRのPWM2ビット、TIOR2のIOA2～IOA0ビットによるITUチャネル2の設定、NDERAのNDER6ビット、およびPADDRのPA <sub>6</sub> DDRビットの組み合わせにより、次のように切り換わります。																									
	<table border="1"> <thead> <tr> <th>ITUチャネル2の設定</th> <th>下表①</th> <th colspan="3">下表②</th> </tr> </thead> <tbody> <tr> <td>PADDR</td> <td>_____</td> <td>0</td> <td>1</td> <td>1</td> </tr> <tr> <td>NDER6</td> <td>_____</td> <td>_____</td> <td>0</td> <td>1</td> </tr> <tr> <td>端子機能</td> <td>TIOCA<sub>2</sub>出力</td> <td>PA<sub>6</sub>入力</td> <td>PA<sub>6</sub>出力</td> <td>TP<sub>6</sub>出力</td> </tr> <tr> <td></td> <td></td> <td colspan="3">TIOCA<sub>2</sub>入力*</td> </tr> </tbody> </table>	ITUチャネル2の設定	下表①	下表②			PADDR	_____	0	1	1	NDER6	_____	_____	0	1	端子機能	TIOCA <sub>2</sub> 出力	PA <sub>6</sub> 入力	PA <sub>6</sub> 出力	TP <sub>6</sub> 出力			TIOCA <sub>2</sub> 入力*		
ITUチャネル2の設定	下表①	下表②																								
PADDR	_____	0	1	1																						
NDER6	_____	_____	0	1																						
端子機能	TIOCA <sub>2</sub> 出力	PA <sub>6</sub> 入力	PA <sub>6</sub> 出力	TP <sub>6</sub> 出力																						
		TIOCA <sub>2</sub> 入力*																								
	【注】* IOA2 = “1” の場合にTIOCA <sub>2</sub> 入力となります。																									
	<table border="1"> <thead> <tr> <th>ITUチャネル2の設定</th> <th>②</th> <th>①</th> <th>②</th> <th>①</th> </tr> </thead> <tbody> <tr> <td>PWM2</td> <td>0</td> <td>0</td> <td>1</td> <td>—</td> </tr> <tr> <td>IOA2</td> <td>0</td> <td>0</td> <td>1</td> <td>—</td> </tr> <tr> <td>IOA1</td> <td>0</td> <td>0</td> <td>1</td> <td>—</td> </tr> <tr> <td>IOA0</td> <td>0</td> <td>1</td> <td>—</td> <td>—</td> </tr> </tbody> </table>	ITUチャネル2の設定	②	①	②	①	PWM2	0	0	1	—	IOA2	0	0	1	—	IOA1	0	0	1	—	IOA0	0	1	—	—
ITUチャネル2の設定	②	①	②	①																						
PWM2	0	0	1	—																						
IOA2	0	0	1	—																						
IOA1	0	0	1	—																						
IOA0	0	1	—	—																						
PA <sub>5</sub> / TP <sub>5</sub> / TIOCB <sub>1</sub>	TMDRのPWM1ビット、TIOR1のIOB2～IOB0ビットによるITUチャネル1の設定、NDERAのNDER5ビット、およびPADDRのPA <sub>5</sub> DDRビットの組み合わせにより、次のように切り換わります。																									
	<table border="1"> <thead> <tr> <th>ITUチャネル1の設定</th> <th>下表①</th> <th colspan="3">下表②</th> </tr> </thead> <tbody> <tr> <td>PADDR</td> <td>_____</td> <td>0</td> <td>1</td> <td>1</td> </tr> <tr> <td>NDER5</td> <td>_____</td> <td>_____</td> <td>0</td> <td>1</td> </tr> <tr> <td>端子機能</td> <td>TIOCB<sub>1</sub>出力</td> <td>PA<sub>5</sub>入力</td> <td>PA<sub>5</sub>出力</td> <td>TP<sub>5</sub>出力</td> </tr> <tr> <td></td> <td></td> <td colspan="3">TIOCB<sub>1</sub>入力*</td> </tr> </tbody> </table>	ITUチャネル1の設定	下表①	下表②			PADDR	_____	0	1	1	NDER5	_____	_____	0	1	端子機能	TIOCB <sub>1</sub> 出力	PA <sub>5</sub> 入力	PA <sub>5</sub> 出力	TP <sub>5</sub> 出力			TIOCB <sub>1</sub> 入力*		
ITUチャネル1の設定	下表①	下表②																								
PADDR	_____	0	1	1																						
NDER5	_____	_____	0	1																						
端子機能	TIOCB <sub>1</sub> 出力	PA <sub>5</sub> 入力	PA <sub>5</sub> 出力	TP <sub>5</sub> 出力																						
		TIOCB <sub>1</sub> 入力*																								
	【注】* IOB2 = “1”、かつPWM1 = “0” の場合にTIOCB <sub>1</sub> 入力となります。																									
	<table border="1"> <thead> <tr> <th>ITUチャネル1の設定</th> <th>②</th> <th>①</th> <th>②</th> </tr> </thead> <tbody> <tr> <td>IOB2</td> <td>0</td> <td>0</td> <td>1</td> </tr> <tr> <td>IOB1</td> <td>0</td> <td>0</td> <td>1</td> </tr> <tr> <td>IOB0</td> <td>0</td> <td>1</td> <td>—</td> </tr> </tbody> </table>	ITUチャネル1の設定	②	①	②	IOB2	0	0	1	IOB1	0	0	1	IOB0	0	1	—									
ITUチャネル1の設定	②	①	②																							
IOB2	0	0	1																							
IOB1	0	0	1																							
IOB0	0	1	—																							

表 7.14 ポート A の端子機能(3)

端子	選択方法と端子機能				
PA <sub>4</sub> /TP <sub>4</sub> /TIOCA <sub>1</sub>	TMDRのPWM1ビット、TIOR1のIOA2～IOA0ビットによるITUチャネル1の設定、NDERAのNDER4ビット、およびPADDRのPA <sub>4</sub> DDRビットの組み合わせにより、次のように切り換わります。				
	ITUチャネル1の設定	下表①		下表②	
	PA <sub>4</sub> DDR	—	0	1	1
	NDER4	—	—	0	1
	端子機能	TIOCA <sub>1</sub> 出力		PA <sub>4</sub> 入力	PA <sub>4</sub> 出力
		TIOCA <sub>1</sub> 入力*		TP <sub>4</sub> 出力	
【注】* IOA2 = “1” の場合にTIOCA <sub>1</sub> 入力となります。					
	ITUチャネル1の設定	②	①	②	①
	PWM1	—	0	—	1
	IOA2	—	0	1	—
	IOA1	0	0	1	—
	IOA0	0	1	—	—
PA <sub>3</sub> /TP <sub>3</sub> /TIOCB <sub>0</sub> /TCLKD	TMDRのPWM0ビット、TIOR0のIOB2～IOB0ビットによるITUチャネル0の設定、TCR4～TCR0のTPSC2～TPSC0ビット、NDERAのNDER3ビット、およびPADDRのPA <sub>3</sub> DDRビットの組み合わせにより、次のように切り換わります。				
	ITUチャネル0の設定	下表①		下表②	
	PA <sub>3</sub> DDR	—	0	1	1
	NDER3	—	—	0	1
	端子機能	TIOCB <sub>0</sub> 出力		PA <sub>3</sub> 入力	PA <sub>3</sub> 出力
		TIOCB <sub>0</sub> 入力* <sup>1</sup>		TP <sub>3</sub> 出力	
		TCLKD入力* <sup>2</sup>		—	
【注】* <sup>1</sup> IOB2 = “1”、かつPWM0 = “0” の場合にTIOCB <sub>0</sub> 入力となります。 * <sup>2</sup> TCR4～TCR0のいずれかの設定がTPSC2 = TPSC1 = TPSC0 = “1” の場合にTCLKD入力となります。					
	ITUチャネル0の設定	②	①	②	①
	IOB2	—	0	—	1
	IOB1	0	0	1	—
	IOB0	0	1	—	—

表 7.14 ポートAの端子機能(4)

端子	選択方法と端子機能																															
PA <sub>2</sub> / TP <sub>2</sub> / TIOCA <sub>0</sub> / TCLKC	TMDRのPWM0ビット、TIOR0のIOA2～IOA0ビットによるITUチャネル0の設定、TCR4～TCR0のTPSC2～TPSC0ビット、NDERAのNDER2ビット、およびPADDRのPA <sub>2</sub> DDRビットの組合せにより、次のように切り換わります。																															
<table border="1"> <thead> <tr> <th>ITUチャネル0の設定</th> <th>下表①</th> <th colspan="3">下表②</th> </tr> </thead> <tbody> <tr> <td>PA<sub>2</sub>DDR</td> <td>_____</td> <td>0</td> <td>1</td> <td>1</td> </tr> <tr> <td>NDER2</td> <td>_____</td> <td>_____</td> <td>0</td> <td>1</td> </tr> <tr> <td rowspan="2">端子機能</td> <td rowspan="2">TIOCA<sub>0</sub>出力</td> <td>PA<sub>2</sub>入力</td> <td>PA<sub>2</sub>出力</td> <td>TP<sub>2</sub>出力</td> </tr> <tr> <td colspan="3">TIOCA<sub>0</sub>入力<sup>*1</sup></td> </tr> <tr> <td colspan="5">TCLKC入力<sup>*2</sup></td></tr> </tbody> </table>					ITUチャネル0の設定	下表①	下表②			PA <sub>2</sub> DDR	_____	0	1	1	NDER2	_____	_____	0	1	端子機能	TIOCA <sub>0</sub> 出力	PA <sub>2</sub> 入力	PA <sub>2</sub> 出力	TP <sub>2</sub> 出力	TIOCA <sub>0</sub> 入力 <sup>*1</sup>			TCLKC入力 <sup>*2</sup>				
ITUチャネル0の設定	下表①	下表②																														
PA <sub>2</sub> DDR	_____	0	1	1																												
NDER2	_____	_____	0	1																												
端子機能	TIOCA <sub>0</sub> 出力	PA <sub>2</sub> 入力	PA <sub>2</sub> 出力	TP <sub>2</sub> 出力																												
		TIOCA <sub>0</sub> 入力 <sup>*1</sup>																														
TCLKC入力 <sup>*2</sup>																																
<p>【注】<sup>*1</sup> IOA2 = “1” の場合にTIOCA<sub>0</sub>入力となります。</p> <p><sup>*2</sup> TCR4～TCR0のいずれかの設定がTPSC2 = TPSC1 = “1”、TPSC0 = “0” の場合にTCLKC入力となります。</p>																																
<table border="1"> <thead> <tr> <th>ITUチャネル0の設定</th> <th>②</th> <th>①</th> <th>②</th> <th>①</th> </tr> </thead> <tbody> <tr> <td>PWM0</td> <td>0</td> <td>0</td> <td>0</td> <td>1</td> </tr> <tr> <td>IOA2</td> <td>0</td> <td>0</td> <td>1</td> <td>_____</td> </tr> <tr> <td>IOA1</td> <td>0</td> <td>0</td> <td>1</td> <td>_____</td> </tr> <tr> <td>IOA0</td> <td>0</td> <td>1</td> <td>_____</td> <td>_____</td> </tr> </tbody> </table>					ITUチャネル0の設定	②	①	②	①	PWM0	0	0	0	1	IOA2	0	0	1	_____	IOA1	0	0	1	_____	IOA0	0	1	_____	_____			
ITUチャネル0の設定	②	①	②	①																												
PWM0	0	0	0	1																												
IOA2	0	0	1	_____																												
IOA1	0	0	1	_____																												
IOA0	0	1	_____	_____																												
PA <sub>1</sub> / TP <sub>1</sub> / TCLKB	NDERAのNDER1ビット、およびPADDRのPA <sub>1</sub> DDRビットの組合せにより、次のように切り換わります。																															
<table border="1"> <thead> <tr> <th>PA<sub>1</sub>DDR</th> <th>0</th> <th>1</th> <th>1</th> </tr> </thead> <tbody> <tr> <td>NDER1</td> <td>_____</td> <td>0</td> <td>1</td> </tr> <tr> <td rowspan="2">端子機能</td> <td>PA<sub>1</sub>入力</td> <td>PA<sub>1</sub>出力</td> <td>TP<sub>1</sub>出力</td> </tr> <tr> <td colspan="3">TCLKB入力*</td> </tr> </tbody> </table>				PA <sub>1</sub> DDR	0	1	1	NDER1	_____	0	1	端子機能	PA <sub>1</sub> 入力	PA <sub>1</sub> 出力	TP <sub>1</sub> 出力	TCLKB入力*																
PA <sub>1</sub> DDR	0	1	1																													
NDER1	_____	0	1																													
端子機能	PA <sub>1</sub> 入力	PA <sub>1</sub> 出力	TP <sub>1</sub> 出力																													
	TCLKB入力*																															
<p>【注】* TMDRのMDF = “1” の場合、またはTCR4～TCR0のいずれかの設定がTPSC2 = “1”、TPSC1 = “0”、TPSC0 = “1” の場合にTCLKB入力となります。</p>																																

表 7.14 ポート A の端子機能(5)

端 子	選 択 方 法 と 端 子 機 能																			
PA <sub>0</sub> /TP <sub>0</sub> /TCLKA	N D E R A の N D E R 0 ビット、および P A D D R の PA <sub>0</sub> D D R ビットの組み合わせにより、次のように切り換わります。																			
	<table border="1" style="width: 100%; border-collapse: collapse;"> <tr> <td style="text-align: center;">P A<sub>0</sub> D D R</td><td style="text-align: center;">0</td><td style="text-align: center;">1</td><td style="text-align: center;">1</td></tr> <tr> <td style="text-align: center;">N D E R 0</td><td style="text-align: center;">—</td><td style="text-align: center;">0</td><td style="text-align: center;">1</td></tr> <tr> <td style="text-align: center; border-top: none;">端 子 機 能</td><td style="text-align: center; border-top: none;">P A<sub>0</sub>入力</td><td style="text-align: center; border-top: none;">P A<sub>0</sub>出力</td><td style="text-align: center; border-top: none;">T P<sub>0</sub>出力</td></tr> <tr> <td style="text-align: center; border-top: none;">TCLKA入力*</td><td style="text-align: center; border-top: none;"></td><td style="text-align: center; border-top: none;"></td><td style="text-align: center; border-top: none;"></td></tr> </table>				P A <sub>0</sub> D D R	0	1	1	N D E R 0	—	0	1	端 子 機 能	P A <sub>0</sub> 入力	P A <sub>0</sub> 出力	T P <sub>0</sub> 出力	TCLKA入力*			
P A <sub>0</sub> D D R	0	1	1																	
N D E R 0	—	0	1																	
端 子 機 能	P A <sub>0</sub> 入力	P A <sub>0</sub> 出力	T P <sub>0</sub> 出力																	
TCLKA入力*																				
	P A <sub>0</sub> D D R	0	1	1																
	N D E R 0	—	0	1																
	端 子 機 能	P A <sub>0</sub> 入力	P A <sub>0</sub> 出力	T P <sub>0</sub> 出力																
	TCLKA入力*																			

【注】\* T M D R の M D F = “1” の場合、または T C R 4 ~ T C R 0 のいずれかの設定が T P S C 2 = “1”、T P S C 1 = “0” の場合に TCLKA入力となります。

## 7.11 ポートB

### 7.11.1 概要

ポートBは、8ビットの入出力ポートです。ポートBはT P Cの出力端子(TP<sub>15</sub>～TP<sub>8</sub>)、I T Uの入出力端子(TIOCB<sub>4</sub>、TIOCB<sub>3</sub>、TIOCA<sub>4</sub>、TIOCA<sub>3</sub>)と出力端子(TOCXB<sub>4</sub>、TOCXA<sub>4</sub>)、A/D変換器のADTRG入力端子と兼用になっています。ポートBの端子機能はいずれの動作モードでも共通です。ポートBの端子構成を図7.20に示します。

ポートBは、1個のTTL負荷と30pFの容量負荷を駆動できます。また、LED、ダーリントントランジスタを駆動することもできます。PB<sub>3</sub>～PB<sub>0</sub>は、シムミットトリガ入力です。

ポートB端子




図7.20 ポートBの端子構成

### 7.11.2 レジスタの構成と説明

表7.15にポートBのレジスタ構成を示します。

表7.15 ポートBレジスタ構成

アドレス*	名 称	略 称	R/W	初期値
H'FFD4	ポートBデータディレクションレジスタ	P B D D R	W	H'00
H'FFD6	ポートBデータレジスタ	P B D R	R/W	H'00

【注】\* アドレスの下位16ビットを示しています。

### (1) ポートBデータディレクションレジスタ (P B D D R)

P B D D Rは、8ビットのライト専用のレジスタで、ポートB各端子の入出力をビットごとに指定することができます。

ビット:	7	6	5	4	3	2	1	0
	PB <sub>7</sub> DDR	PB <sub>6</sub> DDR	PB <sub>5</sub> DDR	PB <sub>4</sub> DDR	PB <sub>3</sub> DDR	PB <sub>2</sub> DDR	PB <sub>1</sub> DDR	PB <sub>0</sub> DDR
初期値:	0	0	0	0	0	0	0	0
R/W:	W	W	W	W	W	W	W	W

ポートBデータディレクション 7～0

ポートBの各端子の入出力を選択するビットです。

P B D D Rを“1”にセットすると対応するポートBの各端子は出力となり、“0”にクリアすると入力になります。

P B D D Rは、ライト専用レジスタで、リードは無効です。リードすると、“1”が読み出されます。

P B D D Rは、リセット、またはハードウェアスタンバイモード時に、H'00にイニシャライズされます。ソフトウェアスタンバイモード時には直前の状態を保持します。そのため、P B D D Rが“1”にセットされた状態でソフトウェアスタンバイモードに遷移すると、その端子は出力状態のままとなっています。

### (2) ポートBデータレジスタ (P B D R)

P B D Rは、8ビットのリード／ライト可能なレジスタで、ポートBの各端子PB<sub>7</sub>～PB<sub>0</sub>のデータを格納します。

ビット:	7	6	5	4	3	2	1	0
	PB <sub>7</sub>	PB <sub>6</sub>	PB <sub>5</sub>	PB <sub>4</sub>	PB <sub>3</sub>	PB <sub>2</sub>	PB <sub>1</sub>	PB <sub>0</sub>
初期値:	0	0	0	0	0	0	0	0
R/W:	R/W							

ポートBデータ 7～0

ポートBの各端子のデータを格納するビットです。

P B D D Rが“1”的とき、ポートBのリードを行うとP B D Rの値を直接リードします。P B D D Rが“0”的ときポートBのリードを行うと端子の状態が読み出されます。

P B D Rは、リセット、またはハードウェアスタンバイモード時に、H'00にイニシャライズされます。ソフトウェアスタンバイモード時には、直前の状態を保持します。

ポートBの各端子をT P C出力端子として使用する場合は、P B D RにはT P C出力グループ2、

3のパルス出力データが格納されます。

ネクストデータイネーブルレジスタB（N D E R B）の各ビット=“1”的とき、P B D Rの対応するビットのライトは禁止されます。

この場合、N D R Bからの転送によってのみP B D Rの更新が行われます。

### 7.11.3 端子機能

ポートBの各端子はT P Cの出力端子(TP<sub>15</sub>～TP<sub>8</sub>)、I T Uの入出力端子(TIOCB<sub>4</sub>、TIOCB<sub>3</sub>、TIOCA<sub>4</sub>、TIOCA<sub>3</sub>)と出力端子(TOCXB<sub>4</sub>、TOCXA<sub>4</sub>)、およびADTRG入力端子と兼用になっています。ポートBの端子機能について表7.15に示します。

表7.15 ポートBの端子機能(1)

端子	選択方法と端子機能			
P B <sub>7</sub> /TP <sub>15</sub> /ADTRG	ADC RのT R G Eビット、N D E R BのN D E R 15ビット、およびP B D D RのP B <sub>7</sub> D D Rビットの組み合わせにより、次のように切り換わります。			
P B <sub>7</sub> D D R		0	1	1
N D E R 15		—	0	1
端子機能		P B <sub>7</sub> 入力	P B <sub>7</sub> 出力	TP <sub>15</sub> 出力
ADTRG入力*				
【注】* T R G E = “1”的ときADTRG入力となります。				
P B <sub>6</sub> /TP <sub>14</sub>	N D E R BのN D E R 14ビット、およびP B D D RのP B <sub>6</sub> D D Rビットの組み合わせにより、次のように切り換わります。			
P B <sub>6</sub> D D R		0	1	1
N D E R 14		—	0	1
端子機能		P B <sub>6</sub> 入力	P B <sub>6</sub> 出力	TP <sub>14</sub> 出力
P B <sub>5</sub> /TP <sub>13</sub> /TOCXB <sub>4</sub>	T F C RのC M D 1ビット、T O E RのE X B 4ビットによるI T Uチャネル4の設定、N D E R BのN D E R 13ビット、およびP B D D RのP B <sub>5</sub> D D Rビットの組み合わせにより、次のように切り換わります。			
E X B 4、C M D 1		いずれかが“0”		いずれも“1”
P B <sub>5</sub> D D R		0	1	1
N D E R 13		—	0	1
端子機能		P B <sub>5</sub> 入力	P B <sub>5</sub> 出力	TP <sub>13</sub> 出力
				TOCXB <sub>4</sub> 出力

表 7.15 ポートBの端子機能(2)

端子	選択方法と端子機能			
PB <sub>4</sub> /TP <sub>12</sub> /TOCXA <sub>4</sub>	TFCRのCMD1ビット、TOERのEXA4ビットによるITUチャネル4の設定、NDRBのNDR12ビット、およびPBDDRのPB <sub>4</sub> DDRビットの組合せにより、次のように切り換わります。			
	EXA4、CMD1	いずれかが“0”		いずれも“1”
	PB <sub>4</sub> DDR	0	1	1
	NDR12	—	0	1
	端子機能	PB <sub>4</sub> 入力	PB <sub>4</sub> 出力	TP <sub>12</sub> 出力
				TOCXA <sub>4</sub> 出力
PB <sub>3</sub> /TP <sub>11</sub> /TIOCB <sub>4</sub>	TMDRのPWM4ビット、TFCRのCMD1ビット、TOERのEB4ビット、およびTIOR4のIOB2～IOB0ビットによるITUチャネル4の設定、NDRBのNDR11ビット、およびPBDDRのPB <sub>3</sub> DDRビットの組み合わせにより、次のように切り換わります。			
	ITUチャネル4の設定	下表①	下表②	
	PB <sub>3</sub> DDR	—	0	1
	NDR11	—	—	0
	端子機能	TIOCB <sub>4</sub> 出力	PB <sub>3</sub> 入力	PB <sub>3</sub> 出力
				TIOCB <sub>4</sub> 入力*
【注】* CMD1 = PWM4 = “0”、かつIOB2 = “1”的場合にTIOCB <sub>4</sub> 入力となります。				
	ITUチャネル4の設定	②	②	①
	EB4	0	1	
	CMD1	—	0	
	IOB2	—	0	0
	IOB1	—	0	1
	IOB0	—	0	—
			1	—
			—	—
			—	—

表 7.15 ポート B の端子機能(3)

端子	選択方法と端子機能																																														
PB <sub>2</sub> /TP <sub>10</sub> /TIOCA <sub>4</sub>	TFCRのCMD1ビット、TOERのEA4ビット、TMDRのPWM4ビット、およびTIOR4のIOA2～IOA0ビットによるITUチャネル4の設定、NDERBのNDER10ビット、およびPBDDRのPB <sub>2</sub> DDRビットの組み合わせにより、次のように切り換わります。																																														
	<table border="1"> <thead> <tr> <th>ITUチャネル4の設定</th> <th>下表①</th> <th colspan="3">下表②</th> </tr> </thead> <tbody> <tr> <td>PB<sub>2</sub>DDR</td> <td>—</td> <td>0</td> <td>1</td> <td>1</td> </tr> <tr> <td>NDER10</td> <td>—</td> <td>—</td> <td>0</td> <td>1</td> </tr> <tr> <td>端子機能</td> <td>TIOCA<sub>4</sub>出力</td> <td>PB<sub>2</sub>入力</td> <td>PB<sub>2</sub>出力</td> <td>TP<sub>10</sub>出力</td> </tr> <tr> <td></td> <td></td> <td colspan="3">TIOCA<sub>4</sub>入力*</td> </tr> </tbody> </table>				ITUチャネル4の設定	下表①	下表②			PB <sub>2</sub> DDR	—	0	1	1	NDER10	—	—	0	1	端子機能	TIOCA <sub>4</sub> 出力	PB <sub>2</sub> 入力	PB <sub>2</sub> 出力	TP <sub>10</sub> 出力			TIOCA <sub>4</sub> 入力*																				
ITUチャネル4の設定	下表①	下表②																																													
PB <sub>2</sub> DDR	—	0	1	1																																											
NDER10	—	—	0	1																																											
端子機能	TIOCA <sub>4</sub> 出力	PB <sub>2</sub> 入力	PB <sub>2</sub> 出力	TP <sub>10</sub> 出力																																											
		TIOCA <sub>4</sub> 入力*																																													
	<p>【注】* CMD1 = PWM4 = “0”、IOA2 = “1”的場合にTIOCA<sub>4</sub>入力となります。</p> <table border="1"> <thead> <tr> <th>ITUチャネル4の設定</th> <th>②</th> <th>②</th> <th>①</th> <th>②</th> <th>①</th> </tr> </thead> <tbody> <tr> <td>EA4</td> <td>0</td> <td colspan="3">1</td> <td></td> </tr> <tr> <td>CMD1</td> <td>—</td> <td colspan="3">0</td> <td>1</td> </tr> <tr> <td>PWM4</td> <td>—</td> <td colspan="3">0</td> <td>—</td> </tr> <tr> <td>IOA2</td> <td>—</td> <td>0</td> <td>0</td> <td>0</td> <td>1</td> </tr> <tr> <td>IOA1</td> <td>—</td> <td>0</td> <td>0</td> <td>1</td> <td>—</td> </tr> <tr> <td>IOA0</td> <td>—</td> <td>0</td> <td>1</td> <td>—</td> <td>—</td> </tr> </tbody> </table>					ITUチャネル4の設定	②	②	①	②	①	EA4	0	1				CMD1	—	0			1	PWM4	—	0			—	IOA2	—	0	0	0	1	IOA1	—	0	0	1	—	IOA0	—	0	1	—	—
ITUチャネル4の設定	②	②	①	②	①																																										
EA4	0	1																																													
CMD1	—	0			1																																										
PWM4	—	0			—																																										
IOA2	—	0	0	0	1																																										
IOA1	—	0	0	1	—																																										
IOA0	—	0	1	—	—																																										

表 7.15 ポートBの端子機能(4)

端子	選択方法と端子機能																																								
PB <sub>1</sub> /TP <sub>9</sub> /TIOCB <sub>3</sub>	TMDRのPWM3ビット、TFCRのCMD1ビット、TOERのEB3ビット、およびTIOR3のIOB2～IOB0ビットによるITUチャネル3の設定、NDRBのNDR9ビット、およびPBDDRのPB <sub>1</sub> DDRビットの組み合わせにより、次のように切り換わります。																																								
	<table border="1"> <thead> <tr> <th>ITUチャネル3の設定</th> <th>下表①</th> <th colspan="3">下表②</th> </tr> </thead> <tbody> <tr> <td>PB<sub>1</sub>DDR</td> <td>_____</td> <td>0</td> <td>1</td> <td>1</td> </tr> <tr> <td>NDR9</td> <td>_____</td> <td>_____</td> <td>0</td> <td>1</td> </tr> <tr> <td>端子機能</td> <td>TIOCB<sub>3</sub>出力</td> <td>PB<sub>1</sub>入力</td> <td>PB<sub>1</sub>出力</td> <td>TP<sub>9</sub>出力</td> </tr> <tr> <td></td> <td></td> <td colspan="3">TIOCB<sub>3</sub>入力*</td> </tr> </tbody> </table>				ITUチャネル3の設定	下表①	下表②			PB <sub>1</sub> DDR	_____	0	1	1	NDR9	_____	_____	0	1	端子機能	TIOCB <sub>3</sub> 出力	PB <sub>1</sub> 入力	PB <sub>1</sub> 出力	TP <sub>9</sub> 出力			TIOCB <sub>3</sub> 入力*														
ITUチャネル3の設定	下表①	下表②																																							
PB <sub>1</sub> DDR	_____	0	1	1																																					
NDR9	_____	_____	0	1																																					
端子機能	TIOCB <sub>3</sub> 出力	PB <sub>1</sub> 入力	PB <sub>1</sub> 出力	TP <sub>9</sub> 出力																																					
		TIOCB <sub>3</sub> 入力*																																							
【注】* CMD1 = PWM3 = “0”、IOB2 = “1”的場合にTIOCB <sub>3</sub> 入力となります。																																									
<table border="1"> <thead> <tr> <th>ITUチャネル3の設定</th> <th>②</th> <th>②</th> <th>①</th> <th>②</th> <th>①</th> </tr> </thead> <tbody> <tr> <td>EB3</td> <td>0</td> <td></td> <td>1</td> <td></td> <td></td> </tr> <tr> <td>CMD1</td> <td>—</td> <td></td> <td>0</td> <td></td> <td>1</td> </tr> <tr> <td>IOB2</td> <td>—</td> <td>0</td> <td>0</td> <td>0</td> <td>—</td> </tr> <tr> <td>IOB1</td> <td>—</td> <td>0</td> <td>0</td> <td>1</td> <td>—</td> </tr> <tr> <td>IOB0</td> <td>—</td> <td>0</td> <td>1</td> <td>—</td> <td>—</td> </tr> </tbody> </table>						ITUチャネル3の設定	②	②	①	②	①	EB3	0		1			CMD1	—		0		1	IOB2	—	0	0	0	—	IOB1	—	0	0	1	—	IOB0	—	0	1	—	—
ITUチャネル3の設定	②	②	①	②	①																																				
EB3	0		1																																						
CMD1	—		0		1																																				
IOB2	—	0	0	0	—																																				
IOB1	—	0	0	1	—																																				
IOB0	—	0	1	—	—																																				

表 7.15 ポート B の端子機能(5)

端子	選択方法と端子機能																																														
PB <sub>0</sub> /TP <sub>8</sub> /TIOCA <sub>3</sub>	TFCRのCMD1ビット、TOERのEA3ビット、TMDRのPWM3ビット、およびTIOR3のIOA2～IOA0ビットによるITUチャネル3の設定、NDERBのNDER8ビット、およびPBDDRのPB <sub>0</sub> DDRビットの組み合わせにより、次のように切り換わります。																																														
	<table border="1"> <thead> <tr> <th>ITUチャネル3の設定</th> <th>下表①</th> <th colspan="3">下表②</th> </tr> </thead> <tbody> <tr> <td>PB<sub>0</sub>DDR</td> <td>—</td> <td>0</td> <td>1</td> <td>1</td> </tr> <tr> <td>NDER8</td> <td>—</td> <td>—</td> <td>0</td> <td>1</td> </tr> <tr> <td>端子機能</td> <td>TIOCA<sub>3</sub>出力</td> <td>PB<sub>0</sub>入力</td> <td>PB<sub>0</sub>出力</td> <td>TP<sub>8</sub>出力</td> </tr> <tr> <td></td> <td></td> <td colspan="3">TIOCA<sub>3</sub>入力*</td> </tr> </tbody> </table>				ITUチャネル3の設定	下表①	下表②			PB <sub>0</sub> DDR	—	0	1	1	NDER8	—	—	0	1	端子機能	TIOCA <sub>3</sub> 出力	PB <sub>0</sub> 入力	PB <sub>0</sub> 出力	TP <sub>8</sub> 出力			TIOCA <sub>3</sub> 入力*																				
ITUチャネル3の設定	下表①	下表②																																													
PB <sub>0</sub> DDR	—	0	1	1																																											
NDER8	—	—	0	1																																											
端子機能	TIOCA <sub>3</sub> 出力	PB <sub>0</sub> 入力	PB <sub>0</sub> 出力	TP <sub>8</sub> 出力																																											
		TIOCA <sub>3</sub> 入力*																																													
	<p>【注】* CMD1 = PWM3 = “0”、IOA2 = “1”的場合にTIOCA<sub>3</sub>入力となります。</p> <table border="1"> <thead> <tr> <th>ITUチャネル3の設定</th> <th>②</th> <th>②</th> <th>①</th> <th>②</th> <th>①</th> </tr> </thead> <tbody> <tr> <td>EA3</td> <td>0</td> <td>—</td> <td>1</td> <td>—</td> <td>—</td> </tr> <tr> <td>CMD1</td> <td>—</td> <td>—</td> <td>0</td> <td>—</td> <td>1</td> </tr> <tr> <td>PWM3</td> <td>—</td> <td>—</td> <td>0</td> <td>1</td> <td>—</td> </tr> <tr> <td>IOA2</td> <td>—</td> <td>0</td> <td>0</td> <td>1</td> <td>—</td> </tr> <tr> <td>IOA1</td> <td>—</td> <td>0</td> <td>0</td> <td>—</td> <td>—</td> </tr> <tr> <td>IOA0</td> <td>—</td> <td>0</td> <td>1</td> <td>—</td> <td>—</td> </tr> </tbody> </table>					ITUチャネル3の設定	②	②	①	②	①	EA3	0	—	1	—	—	CMD1	—	—	0	—	1	PWM3	—	—	0	1	—	IOA2	—	0	0	1	—	IOA1	—	0	0	—	—	IOA0	—	0	1	—	—
ITUチャネル3の設定	②	②	①	②	①																																										
EA3	0	—	1	—	—																																										
CMD1	—	—	0	—	1																																										
PWM3	—	—	0	1	—																																										
IOA2	—	0	0	1	—																																										
IOA1	—	0	0	—	—																																										
IOA0	—	0	1	—	—																																										

## 8. 16ビットインテグレーテッド タイムユニット (ITU)

### 第8章 目次

8.1 概要	187
8.1.1 特長	187
8.1.2 ブロック図	190
8.1.3 端子構成	195
8.1.4 レジスタ構成	197
8.2 各レジスタの説明	199
8.2.1 タイマスタートレジスタ (TSTR)	199
8.2.2 タイマシンクロレジスタ (TSNC)	201
8.2.3 タイマモードレジスタ (TMDR)	203
8.2.4 タイマファンクションコントロールレジスタ (TFCR)	207
8.2.5 タイマアウトプットマスティネーブルレジスタ (TOER)	210
8.2.6 タイマアウトプットコントロールレジスタ (TOCR)	213
8.2.7 タイマカウンタ (TCNT)	215
8.2.8 ジェネラルレジスタ A、B (GRA、GRB)	216
8.2.9 バッファレジスタ A、B (BRA、BRB)	217
8.2.10 タイマコントロールレジスタ (TCR)	218
8.2.11 タイマI/Oコントロールレジスタ (TIOR)	221
8.2.12 タイマステータスレジスタ (TSR)	224
8.2.13 タイマインタラプトイネーブルレジスタ (TIER)	227
8.3 CPUとのインターフェース	229
8.3.1 16ビットアクセス可能なレジスタ	229
8.3.2 8ビットアクセスのレジスタ	231

8. 4 動作説明	232
8. 4. 1 概要	232
8. 4. 2 基本機能	234
8. 4. 3 同期動作	243
8. 4. 4 PWMモード	245
8. 4. 5 リセット同期PWMモード	249
8. 4. 6 相補PWMモード	252
8. 4. 7 位相計数モード	261
8. 4. 8 バッファ動作	263
8. 4. 9 ITU出力タイミング	270
8. 5 割込み	273
8. 5. 1 ステータスフラグのセットタイミング	273
8. 5. 2 ステータスフラグのクリアタイミング	275
8. 5. 3 割込み要因	276
8. 6 使用上の注意	277

---

## 8.1 概要

H8/3032シリーズは、5チャネルの16ビットタイマにより構成される16ビットインテグレーテッドタイマユニット（ITU）を内蔵しています。

### 8.1.1 特長

ITUの特長を以下に示します。

- 最大12種類のパルス出力、または最大10種類のパルス入力処理が可能
- 各チャネル2本、合計10本のジェネラルレジスタ（GR）を持ち、各レジスタ独立にアウトプットコンペア／インプットキャプチャの機能設定が可能
- 各チャネルとも8種類のカウンタ入力クロックを選択可能
  - 内部クロック： $\phi$ 、 $\phi/2$ 、 $\phi/4$ 、 $\phi/8$
  - 外部クロック：TCLKA、TCLKB、TCLKC、TCLKD
- 各チャネルとも次の動作モードを設定可能
  - ・コンペアマッチによる波形出力：0出力／1出力／トグル出力が選択可能（チャネル2は0出力／1出力が可能）
  - ・インプットキャプチャ機能 : 立上がりエッジ／立下がりエッジ／両エッジ検出が選択可能
  - ・カウンタクリア機能 : コンペアマッチ／インプットキャプチャによるカウンタクリアが可能
  - ・同期動作 : 複数のタイマカウンタ（CNT）への同時書き込みが可能  
コンペアマッチ／インプットキャプチャによる同時クリアが可能  
カウンタの同期動作による各レジスタの同期入出力が可能
  - ・PWMモード : 任意デューティのPWM出力が可能  
同期動作と組み合わせることにより、最大5相のPWM出力が可能
- チャネル2は位相計数モードを設定可能  
2相エンコーダのカウント数の自動計測が可能
- チャネル3、4は次の動作モードを設定可能
  - ・リセット同期PWMモード : チャネル3、4を組み合わせることにより、正相・逆相のPWM波形を3相出力可能
  - ・相補PWMモード : チャネル3、4を組み合わせることにより、正相・逆相がノンオーバラップの関係にあるPWM波形を3相出力可能
  - ・バッファ動作 : インプットキャプチャレジスタのダブルバッファ構成が可能  
アウトプットコンペアレジスタの自動書き換えが可能

■ 内部16ビットバスによる高速アクセス

T C N T、G R、およびバッファレジスタ（B R）の16ビットレジスタに対して、16ビットバスによる高速アクセスが可能

■ 15種類の割込み要因

各チャネルともコンペアマッチ／インプットキャプチャ兼用割込み×2要因、オーバフロー割込み×1要因があり、それぞれ独立に要求可能

■ プログラマブルパターンコントローラ（T P C）の出力トリガを生成可能

チャネル0～3のコンペアマッチ／インプットキャプチャ信号をT P Cの出力トリガとして使用可能

ITUの機能一覧を表8.1に示します。

表8.1 ITUの機能一覧

項目	チャネル0	チャネル1	チャネル2	チャネル3	チャネル4
カウントクロック	内部クロック: $\phi$ 、 $\phi/2$ 、 $\phi/4$ 、 $\phi/8$ 外部クロック: TCLKA、TCLKB、TCLKC、TCLKDから独立に選択可能				
ジェネラルレジスタ (アウトプットコンペア/インプットキャプチャ 兼用レジスタ)	G RA0、 G RB0	G RA1、 G RB1	G RA2、 G RB2	G RA3、 G RB3	G RA4、 G RB4
バッファレジスタ	—	—	—	B RA3、 B RB3	B RA4、 B RB4
入出力端子	TIOCA <sub>0</sub> 、 TIOCB <sub>0</sub>	TIOCA <sub>1</sub> 、 TIOCB <sub>1</sub>	TIOCA <sub>2</sub> 、 TIOCB <sub>2</sub>	TIOCA <sub>3</sub> 、 TIOCB <sub>3</sub>	TIOCA <sub>4</sub> 、 TIOCB <sub>4</sub>
出力端子	—	—	—	—	TOCXA <sub>4</sub> 、 TOCXB <sub>4</sub>
カウンタクリア機能	GRA0/GRB0 のコンペアマッチ または インプットキャプチャ	GRA1/GRB1 のコンペアマッチ または インプットキャプチャ	GRA2/GRB2 のコンペアマッチ または インプットキャプチャ	GRA3/GRB3 のコンペアマッチ または インプットキャプチャ	GRA4/GRB4 のコンペアマッチ または インプットキャプチャ
コンペア	0出力	○	○	○	○
マッチ	1出力	○	○	○	○
出力	トグル出力	○	○	—	○
インプットキャプチャ機能	○	○	○	○	○
同期動作	○	○	○	○	○
PWMモード	○	○	○	○	○
リセット同期PWMモード	—	—	—	—	○
相補PWMモード	—	—	—	—	○
位相計数モード	—	—	○	—	—
バッファ動作	—	—	—	○	○
割込み要因	3要因 • コンペアマッチ/ インプットキャブ チャA0 • コンペアマッチ/ インプットキャブ チャB0 • オーバフロー	3要因 • コンペアマッチ/ インプットキャブ チャA1 • コンペアマッチ/ インプットキャブ チャB1	3要因 • コンペアマッチ/ インプットキャブ チャA2 • コンペアマッチ/ インプットキャブ チャB2	3要因 • コンペアマッチ/ インプットキャブ チャA3 • コンペアマッチ/ インプットキャブ チャB3	3要因 • コンペアマッチ/ インプットキャブ チャA4 • コンペアマッチ/ インプットキャブ チャB4 • オーバフロー

#### 《記号説明》


○: 可能

—: 不可

### 8.1.2 ブロック図

#### (1) ITUのブロック図（全体図）

ITUのブロック図（全体図）を図8.1に示します。



#### 《記号説明》

TOER : タイマアウトプットマスティネーブルレジスタ (8ビット)

TOCR : タイマアウトプットコントロールレジスタ (8ビット)

TSTR : タイマスタートレジスタ (8ビット)

TSNC : タイマシンクロレジスタ (8ビット)


TMDR : タイマモードレジスタ (8ビット)

TFCR : タイマファンクションコントロールレジスタ (8ビット)

図8.1 ITUのブロック図（全体図）

(2) チャネル0、1のブロック図

ITUのチャネル0、1は同一の機能をもっています。チャネル0、1のブロック図を図8.2に示します。




《記号説明》

- T C N T : タイマカウンタ (16ビット)
- G R A、B : ジェネラルレジスタA、B (インプットキャプチャ／アウトプットコンペア兼用レジスタ) (16ビット×2)
- T C R : タイマコントロールレジスタ (8ビット)
- T I O R : タイマI/Oコントロールレジスタ (8ビット)
- T I E R : タイマインタラプトイネーブルレジスタ (8ビット)
- T S R : タイマステータスレジスタ (8ビット)

図8.2 チャネル0、1のブロック図 (チャネル0の場合)

### (3) チャネル2のブロック図

チャネル2のブロック図を図8.3に示します。チャネル2は0出力、1出力のみ可能です。




#### 《記号説明》

- TCNT<sub>2</sub> : タイマカウンタ2 (16ビット)
- GRA<sub>2</sub>、GRB<sub>2</sub> : ジェネラルレジスタA<sub>2</sub>、B<sub>2</sub> (インプットキャプチャ/アウトプットコンペア兼用レジスタ) (16ビット×2)
- TCR<sub>2</sub> : タイマコントロールレジスタ2 (8ビット)
- TIOR<sub>2</sub> : タイマI/Oコントロールレジスタ2 (8ビット)
- TIER<sub>2</sub> : タイマインタラプトイネーブルレジスタ2 (8ビット)
- TSR<sub>2</sub> : タイマステータスレジスタ2 (8ビット)

図8.3 チャネル2のブロック図

(4) チャネル3、4のブロック図

チャネル3のブロック図を図8.4、チャネル4のブロック図を図8.5に示します。



《記号説明》

TCNT<sub>3</sub> : タイマカウンタ3 (16ビット)

GRA<sub>3</sub>、B<sub>3</sub> : ジェネラルレジスタA<sub>3</sub>、B<sub>3</sub> (インプットキャプチャ/  
アウトプットコンペア兼用レジスタ) (16ビット×2)

BRA<sub>3</sub>、B<sub>3</sub> : バッファレジスタA<sub>3</sub>、B<sub>3</sub> (インプットキャプチャ/  
アウトプットコンペア兼用バッファレジスタ) (16ビット×2)


TCR<sub>3</sub> : タイマコントロールレジスタ3 (8ビット)

TIOR<sub>3</sub> : タイマI/Oコントロールレジスタ3 (8ビット)

TIER<sub>3</sub> : タイマインタラプトイネーブルレジスタ3 (8ビット)

TSR<sub>3</sub> : タイマステータスレジスタ3 (8ビット)

図8.4 チャネル3のブロック図



#### 《記号説明》

- $T C N T_4$  : タイマカウンタ4 (16ビット)
- $G R A_4, B_4$  : ジェネラルレジスタA4、B4 (インプットキャプチャ／アウトプットコンペア兼用レジスタ) (16ビット×2)
- $B R A_4, B_4$  : バッファレジスタA4、B4 (インプットキャプチャ／アウトプットコンペア兼用バッファレジスタ) (16ビット×2)
- $T C R_4$  : タイマコントロールレジスタ4 (8ビット)
- $T I O R_4$  : タイマI/Oコントロールレジスタ4 (8ビット)
- $T I E R_4$  : タイマインタラプトイネーブルレジスタ4 (8ビット)
- $T S R_4$  : タイマステータスレジスタ4 (8ビット)

図8.5 チャネル4のブロック図

### 8.1.3 端子構成

ITUの端子構成を表8.2に示します。

表8.2 端子構成(1)

チャネル	名 称	略 称	入出力	機 能
共 通	クロック入力A	TCLKA	入 力	外部クロックA入力端子 (位相計数モード時A相入力端子)
	クロック入力B	TCLKB	入 力	外部クロックB入力端子 (位相計数モード時B相入力端子)
	クロック入力C	TCLKC	入 力	外部クロックC入力端子
	クロック入力D	TCLKD	入 力	外部クロックD入力端子
0	インプットキャプチャ/ アウトプットコンペアA 0	TI0CA <sub>0</sub>	入出力	G R A 0 アウトプットコンペア出力/ G R A 0 インプットキャプチャ入力/ PWM出力端子(PWMモード時)
	インプットキャプチャ/ アウトプットコンペアB 0	TI0CB <sub>0</sub>	入出力	G R B 0 アウトプットコンペア出力/ G R B 0 インプットキャプチャ入力端子
1	インプットキャプチャ/ アウトプットコンペアA 1	TI0CA <sub>1</sub>	入出力	G R A 1 アウトプットコンペア出力/ G R A 1 インプットキャプチャ入力/ PWM出力端子(PWMモード時)
	インプットキャプチャ/ アウトプットコンペアB 1	TI0CB <sub>1</sub>	入出力	G R B 1 アウトプットコンペア出力/ G R B 1 インプットキャプチャ入力端子
2	インプットキャプチャ/ アウトプットコンペアA 2	TI0CA <sub>2</sub>	入出力	G R A 2 アウトプットコンペア出力/ G R A 2 インプットキャプチャ入力/ PWM出力端子(PWMモード時)
	インプットキャプチャ/ アウトプットコンペアB 2	TI0CB <sub>2</sub>	入出力	G R B 2 アウトプットコンペア出力/ G R B 2 インプットキャプチャ入力端子
3	インプットキャプチャ/ アウトプットコンペアA 3	TI0CA <sub>3</sub>	入出力	G R A 3 アウトプットコンペア出力/ G R A 3 インプットキャプチャ入力/ PWM出力端子(PWMモード/ 相補PWMモード/リセット同期PWM モード時)
	インプットキャプチャ/ アウトプットコンペアB 3	TI0CB <sub>3</sub>	入出力	G R B 3 アウトプットコンペア出力/ G R B 3 インプットキャプチャ入力/ PWM出力端子(相補PWMモード/ リセット同期PWMモード時)

表 8.2 端子構成(2)

チャネル	名 称	略 称	入出力	機 能
4	インプットキャプチャ／ アウトプットコンペア A 4	TIOCA <sub>4</sub>	入出力	G R A 4 アウトプットコンペア出力／ G R A 4 インプットキャプチャ入力／ P W M出力端子（P W Mモード／ 相補 P W Mモード／リセット同期 P W M モード時）
	インプットキャプチャ／ アウトプットコンペア B 4	TIOCB <sub>4</sub>	入出力	G R B 4 アウトプットコンペア出力／ G R B 4 インプットキャプチャ入力／ P W M出力端子（相補 P W Mモード／ リセット同期 P W Mモード時）
	アウトプットコンペア X A 4	TOCXA <sub>4</sub>	出 力	P W M出力端子（相補 P W Mモード／ リセット同期 P W Mモード時）
	アウトプットコンペア X B 4	TOCXB <sub>4</sub>	出 力	P W M出力端子（相補 P W Mモード／ リセット同期 P W Mモード時）

### 8.1.4 レジスタ構成

ITUのレジスタ構成を表8.3に示します。

表8.3 レジスタ構成(1)

チャネル	アドレス <sup>*1</sup>	名 称	略 称	R/W	初期値
共通	H'FF60	タイマスタートレジスタ	T S T R	R/W	H'E0
	H'FF61	タイマシンクロレジスタ	T S N C	R/W	H'E0
	H'FF62	タイマモードレジスタ	T M D R	R/W	H'80
	H'FF63	タイマファンクションコントロールレジスタ	T F C R	R/W	H'C0
	H'FF90	タイマアウトプットマスクイネーブルレジスタ	T O E R	R/W	H'FF
	H'FF91	タイマアウトプットコントロールレジスタ	T O C R	R/W	H'FF
0	H'FF64	タイマコントロールレジスタ0	T C R 0	R/W	H'80
	H'FF65	タイマI/Oコントロールレジスタ0	T I O R 0	R/W	H'88
	H'FF66	タイマインタラブトイネーブルレジスタ0	T I E R 0	R/W	H'F8
	H'FF67	タイマステータスレジスタ0	T S R 0	R/(W) <sup>*2</sup>	H'F8
	H'FF68	タイマカウンタ0H	T C N T 0 H	R/W	H'00
	H'FF69	タイマカウンタ0L	T C N T 0 L	R/W	H'00
	H'FF6A	ジェネラルレジスタA0H	G R A 0 H	R/W	H'FF
	H'FF6B	ジェネラルレジスタA0L	G R A 0 L	R/W	H'FF
	H'FF6C	ジェネラルレジスタB0H	G R B 0 H	R/W	H'FF
	H'FF6D	ジェネラルレジスタB0L	G R B 0 L	R/W	H'FF
1	H'FF6E	タイマコントロールレジスタ1	T C R 1	R/W	H'80
	H'FF6F	タイマI/Oコントロールレジスタ1	T I O R 1	R/W	H'88
	H'FF70	タイマインタラブトイネーブルレジスタ1	T I E R 1	R/W	H'F8
	H'FF71	タイマステータスレジスタ1	T S R 1	R/(W) <sup>*2</sup>	H'F8
	H'FF72	タイマカウンタ1H	T C N T 1 H	R/W	H'00
	H'FF73	タイマカウンタ1L	T C N T 1 L	R/W	H'00
	H'FF74	ジェネラルレジスタA1H	G R A 1 H	R/W	H'FF
	H'FF75	ジェネラルレジスタA1L	G R A 1 L	R/W	H'FF
	H'FF76	ジェネラルレジスタB1H	G R B 1 H	R/W	H'FF
	H'FF77	ジェネラルレジスタB1L	G R B 1 L	R/W	H'FF
2	H'FF78	タイマコントロールレジスタ2	T C R 2	R/W	H'80
	H'FF79	タイマI/Oコントロールレジスタ2	T I O R 2	R/W	H'88
	H'FF7A	タイマインタラブトイネーブルレジスタ2	T I E R 2	R/W	H'F8
	H'FF7B	タイマステータスレジスタ2	T S R 2	R/(W) <sup>*2</sup>	H'F8

【注】<sup>\*1</sup> アドレスの下位16ビットを示しています。

<sup>\*2</sup> フラグをクリアするための“0”ライトのみ可能です。

表 8.3 レジスタ構成(2)

チャネル	アドレス <sup>*1</sup>	名 称	略 称	R/W	初期値
2	H'FF7C	タイマカウンタ2H	T C N T 2 H	R/W	H'00
	H'FF7D	タイマカウンタ2L	T C N T 2 L	R/W	H'00
	H'FF7E	ジェネラルレジスタA2H	G R A 2 H	R/W	H'FF
	H'FF7F	ジェネラルレジスタA2L	G R A 2 L	R/W	H'FF
	H'FF80	ジェネラルレジスタB2H	G R B 2 H	R/W	H'FF
	H'FF81	ジェネラルレジスタB2L	G R B 2 L	R/W	H'FF
3	H'FF82	タイマコントロールレジスタ3	T C R 3	R/W	H'80
	H'FF83	タイマI/Oコントロールレジスタ3	T I O R 3	R/W	H'88
	H'FF84	タイマインタラブトイネーブルレジスタ3	T I E R 3	R/W	H'F8
	H'FF85	タイマステータスレジスタ3	T S R 3	R/(W) <sup>*2</sup>	H'F8
	H'FF86	タイマカウンタ3H	T C N T 3 H	R/W	H'00
	H'FF87	タイマカウンタ3L	T C N T 3 L	R/W	H'00
	H'FF88	ジェネラルレジスタA3H	G R A 3 H	R/W	H'FF
	H'FF89	ジェネラルレジスタA3L	G R A 3 L	R/W	H'FF
	H'FF8A	ジェネラルレジスタB3H	G R B 3 H	R/W	H'FF
	H'FF8B	ジェネラルレジスタB3L	G R B 3 L	R/W	H'FF
	H'FF8C	バッファレジスタA3H	B R A 3 H	R/W	H'FF
	H'FF8D	バッファレジスタA3L	B R A 3 L	R/W	H'FF
	H'FF8E	バッファレジスタB3H	B R B 3 H	R/W	H'FF
	H'FF8F	バッファレジスタB3L	B R B 3 L	R/W	H'FF
4	H'FF92	タイマコントロールレジスタ4	T C R 4	R/W	H'80
	H'FF93	タイマI/Oコントロールレジスタ4	T I O R 4	R/W	H'88
	H'FF94	タイマインタラブトイネーブルレジスタ4	T I E R 4	R/W	H'F8
	H'FF95	タイマステータスレジスタ4	T S R 4	R/(W) <sup>*2</sup>	H'F8
	H'FF96	タイマカウンタ4H	T C N T 4 H	R/W	H'00
	H'FF97	タイマカウンタ4L	T C N T 4 L	R/W	H'00
	H'FF98	ジェネラルレジスタA4H	G R A 4 H	R/W	H'FF
	H'FF99	ジェネラルレジスタA4L	G R A 4 L	R/W	H'FF
	H'FF9A	ジェネラルレジスタB4H	G R B 4 H	R/W	H'FF
	H'FF9B	ジェネラルレジスタB4L	G R B 4 L	R/W	H'FF
	H'FF9C	バッファレジスタA4H	B R A 4 H	R/W	H'FF
	H'FF9D	バッファレジスタA4L	B R A 4 L	R/W	H'FF
	H'FF9E	バッファレジスタB4H	B R B 4 H	R/W	H'FF
	H'FF9F	バッファレジスタB4L	B R B 4 L	R/W	H'FF

【注】<sup>\*1</sup> アドレスの下位16ビットを示しています。<sup>\*2</sup> フラグをクリアするための“0”ライトのみ可能です。

## 8.2 各レジスタの説明

### 8.2.1 タイマスタートレジスタ (T S T R)

T S T R は 8 ビットのリード／ライト可能なレジスタで、チャネル 0 ~ 4 の T C N T の動作／停止を選択します。

ビット :	7	6	5	4	3	2	1	0
	—	—	—	STR4	STR3	STR2	STR1	STR0
初期値 :	1	1	1	0	0	0	0	0
R / W :	—	—	—	R / W	R / W	R / W	R / W	R / W
	リザーブビット			カウンタスタート 4 ~ 0				
	T C N T 4 ~ T C N T 0 の動作／停止を選択するビットです。							

T S T R はリセット、またはスタンバイモード時に、H'E0にイニシャライズされます。

#### ビット 7 ~ 5 : リザーブビット

リザーブビットです。リードすると常に “1” が読み出されます。ライトは無効です。

#### ビット 4 : カウンタスタート 4 (S T R 4)

タイマカウンタ 4 (T C N T 4) の動作／停止を選択します。

ビット 4	説	明
S T R 4		
0	T C N T 4 のカウント動作は停止	(初期値)
1	T C N T 4 はカウント動作	

#### ビット 3 : カウンタスタート 3 (S T R 3)

タイマカウンタ 3 (T C N T 3) の動作／停止を選択します。

ビット 3	説	明
S T R 3		
0	T C N T 3 のカウント動作は停止	(初期値)
1	T C N T 3 はカウント動作	

**ビット2：カウンタスタート2（S T R 2）**

タイマカウンタ2（T C N T 2）の動作／停止を選択します。

ビット2	説	明
S T R 2		
0	T C N T 2 のカウント動作は停止	(初期値)
1	T C N T 2 はカウント動作	

**ビット1：カウンタスタート1（S T R 1）**

タイマカウンタ1（T C N T 1）の動作／停止を選択します。

ビット1	説	明
S T R 1		
0	T C N T 1 のカウント動作は停止	(初期値)
1	T C N T 1 はカウント動作	

**ビット0：カウンタスタート0（S T R 0）**

タイマカウンタ0（T C N T 0）の動作／停止を選択します。

ビット0	説	明
S T R 0		
0	T C N T 0 のカウント動作は停止	(初期値)
1	T C N T 0 はカウント動作	

### 8.2.2 タイマシンクロレジスタ (T S N C)

T S N C は 8 ビットのリード／ライト可能なレジスタで、チャネル 0 ~ 4 の独立動作／同期動作を選択します。対応するビットを “1” にセットしたチャネルが同期動作を行います。

ビット :	7	6	5	4	3	2	1	0
	—	—	—	SYNC4	SYNC3	SYNC2	SYNC1	SYNC0
初期値 :	1	1	1	0	0	0	0	0
R／W :	—	—	—	R／W	R／W	R／W	R／W	R／W

リザーブビット                                    タイム同期 4～0  
 チャネル 4～0 の同期動作を  
 設定するビットです。

T S N C はリセット、またはスタンバイモード時に、H'EOにイニシャライズされます。

ビット7～5：リザーブビット

リザーブピットです。リードすると常に“1”が読み出されます。ライトは無効です。

ビット4：タイマ同期4（SYNC4）

チャネル4の独立動作／同期動作を選択します。

ビット4	説明
S Y N C 4	
0	チャネル4のタイマカウンタ(T C N T 4)は独立動作(T C N T 4のプリセット／クリアは他チャネルと無関係) (初期値)
1	チャネル4は同期動作 T C N T 4の同期プリセット／同期クリアが可能

### ビット3：タイマ同期3（SYNC3）

チャネル3の独立動作／同期動作を選択します。

ビット3	説明
SYNC3	
0	チャネル3のタイマカウンタ（TCNT3）は独立動作（TCNT3のプリセット／クリアは他チャネルと無関係） (初期値)
1	チャネル3は同期動作 TCNT3の同期プリセット／同期クリアが可能

### ビット2：タイマ同期2（SYNC2）

チャネル2の独立動作／同期動作を選択します。

ビット2	説明
SYNC2	
0	チャネル2のタイマカウンタ（TCNT2）は独立動作（TCNT2のプリセット／クリアは他チャネルと無関係） (初期値)
1	チャネル2は同期動作 TCNT2の同期プリセット／同期クリアが可能

### ビット1：タイマ同期1（SYNC1）

チャネル1の独立動作／同期動作を選択します。

ビット1	説明
SYNC1	
0	チャネル1のタイマカウンタ（TCNT1）は独立動作（TCNT1のプリセット／クリアは他チャネルと無関係） (初期値)
1	チャネル1は同期動作 TCNT1の同期プリセット／同期クリアが可能

### ビット0：タイマ同期0（SYNC0）

チャネル0の独立動作／同期動作を選択します。

ビット0	説明
SYNC0	
0	チャネル0のタイマカウンタ（TCNT0）は独立動作（TCNT0のプリセット／クリアは他チャネルと無関係） (初期値)
1	チャネル0は同期動作 TCNT0の同期プリセット／同期クリアが可能

### 8.2.3 タイマモードレジスタ (TMDR)

TMDR は 8 ビットのリード／ライト可能なレジスタで、チャネル 0～4 の PWM モードの設定、チャネル 2 の位相計数モードの設定およびオーバフローフラグ (OVF) のセット条件の設定を行います。

ビット :	7	6	5	4	3	2	1	0
	—	MDF	FDIR	PWM4	PWM3	PWM2	PWM1	PWM0
初期値 :	1	0	0	0	0	0	0	0

R/W : — R/W R/W R/W R/W R/W R/W R/W R/W

PWM モード 4～0

チャネル 4～0 を PWM モードに設定するビットです。

フラグディレクション

TSR2 の OVF フラグセット条件を設定するビットです。

位相計数モード

チャネル 2 を位相計数モードに設定するビットです。

リザーブビット

TMDR はリセット、またはスタンバイモード時に、H'80 にイニシャライズされます。

ビット 7 : リザーブビット

リザーブビットです。リードすると常に “1” が読み出されます。ライトは無効です。

ビット 6 : 位相計数モード (MDF)

チャネル 2 を通常動作させるか、位相計数モードで動作させるかを選択します。

ビット 6 MDF	説	明
0	チャネル 2 は通常動作	(初期値)
1	チャネル 2 は位相計数モード	

MDFビットを“1”にセットして位相計数モードにすると、TCNT2はアップ／ダウンカウンタ、TCLKA、TCLKB端子がカウントクロック入力端子となります。TCNT2はTCLKA、TCLKB端子の立上がり(↑)／立下がり(↓)の両エッジでカウントされ、カウントアップ／ダウン方向は次のようになります。

カウント方向	カウントダウン				カウントアップ			
TCLKA端子	↑	“High”	↓	“Low”	↑	“Low”	↓	“High”
TCLKB端子	“Low”	↑	“High”	↓	“High”	↑	“Low”	↓

位相計数モードでは、TCR2のCKEG1、CKEG0ビットによる外部クロックエッジの選択、およびTPSC2～TPSC0ビットによるカウンタクロックの選択は無効となり、上記の位相計数モードの動作が優先されます。

ただし、TCR2のCCLR1、CCLR0ビットによるカウンタクリア条件の設定、TIOR2、TIER2、TSR2のコンペアマッチ／インプットキャプチャ機能と割込みの設定は位相計数モードでも有効です。

#### ビット5：フラグディレクション(FDIR)

TSR2のOVFフラグのセット条件を設定します。本ビットの設定は、チャネル2がいずれのモードで動作していても有効となります。

ビット5	説明
FDIR	
0	TSR2のOVFフラグは、TCNT2がオーバフローまたはアンダフローしたときに“1”にセット (初期値)
1	TSR2のOVFフラグは、TCNT2がオーバフローしたときに“1”にセット

#### ビット4：PWMモード4(PWM4)

チャネル4を通常動作させるか、PWMモードで動作させるかを選択します。

ビット4	説明
PWM4	
0	チャネル4は通常動作 (初期値)
1	チャネル4はPWMモード

PWM4を“1”にセットしてPWMモードにすると、TIOCA4端子はPWM出力端子となり、GRA4のコンペアマッチで1出力、GRB4のコンペアマッチで0出力となります。

TCRのCMD1、CMD0ビットにより相補PWMモードまたはリセット同期PWMモードが設定されているとき、本ビットの設定は無効となり、CMD1、CMD0ビットの設定が優先されます。

### ビット3：PWMモード3（PWM3）

チャネル3を通常動作させるか、PWMモードで動作させるかを選択します。

ビット3	説	明
PWM3		
0	チャネル3は通常動作	(初期値)
1	チャネル3はPWMモード	

PWM3を“1”にセットしてPWMモードにすると、TIOCA3端子はPWM出力端子となり、GRA3のコンペアマッチで1出力、GRB3のコンペアマッチで0出力となります。

TFCRのCMD1、CMD0ビットにより相補PWMモードまたはリセット同期PWMモードが設定されているとき、本ビットの設定は無効となり、CMD1、CMD0ビットの設定が優先されます。

### ビット2：PWMモード2（PWM2）

チャネル2を通常動作させるか、PWMモードで動作させるかを選択します。

ビット2	説	明
PWM2		
0	チャネル2は通常動作	(初期値)
1	チャネル2はPWMモード	

PWM2を“1”にセットしてPWMモードにすると、TIOCA2端子はPWM出力端子となり、GRA2のコンペアマッチで1出力、GRB2のコンペアマッチで0出力となります。

### ビット1：PWMモード1（PWM1）

チャネル1を通常動作させるか、PWMモードで動作させるかを選択します。

ビット1	説	明
PWM1		
0	チャネル1は通常動作	(初期値)
1	チャネル1はPWMモード	

PWM1を“1”にセットしてPWMモードに設定すると、TIOCA1端子はPWM出力端子となり、GRA1のコンペアマッチ1で出力、GRB1のコンペアマッチで0出力となります。

ビット0：PWMモード0（PWM0）

チャネル0を通常動作させるか、PWMモードで動作させるかを選択します。

ビット0	説明
PWM0	
0	チャネル0は通常動作 (初期値)
1	チャネル0はPWMモード

PWM0を“1”にセットしてPWMモードに設定すると、TIOCA0端子はPWM出力端子となり、GRA0のコンペアマッチで1出力、GRB0のコンペアマッチで0出力となります。

#### 8.2.4 タイマファンクションコントロールレジスタ (TFCR)

TFCRは8ビットのリード／ライト可能なレジスタで、チャネル3、4の相補PWMモード／リセット同期PWMモードの設定、およびバッファ動作の設定を行います。

ビット:	7	6	5	4	3	2	1	0
	—	—	CMD1	CMD0	BFB4	BFA4	BFB3	BFA3

初期値: 1 1 0 0 0 0 0 0

R/W: — R/W R/W R/W R/W R/W R/W R/W

##### バッファ動作B3、A3

チャネル3のジェネラルレジスタ(GRB3、GRA3)とバッファレジスタ(BRB3、BRA3)をバッファ動作に設定するビットです。

##### バッファ動作B4、A4

チャネル4のジェネラルレジスタ(GRB4、GRA4)とバッファレジスタ(BRB4、BRA4)をバッファ動作に設定するビットです。

##### コンビネーションモード1、0

チャネル3、4を組み合わせ、相補PWMモード／リセット同期PWMモードに設定するビットです。

##### リザーブビット

TFCRはリセット、またはスタンバイモード時に、H'COにイニシャライズされます。

##### ビット7、6：リザーブビット

リザーブビットです。リードすると常に“1”が読み出されます。ライトは無効です。

#### ビット5、4：コンビネーションモード1、0（CMD1、CMD0）

チャネル3、4を通常動作させるか、相補PWMモードまたはリセット同期PWMモードで動作させるかを選択します。

ビット5	ビット4	説明
CMD1	CMD0	
0	0	チャネル3、4は通常動作 (初期値)
	1	
1	0	チャネル3、4を組み合わせ、相補PWMモードで動作
	1	チャネル3、4を組み合わせ、リセット同期PWMモードで動作

相補PWMモード、およびリセット同期PWMモードの設定は、使用するTCNTを停止させた状態で行ってください。

本ビットにより、相補PWMモードまたはリセット同期PWMモードに設定した場合、TMDRのPWM4、PWM3ビットによるPWMモードの設定より優先されます。なお、相補PWMモード、リセット同期PWMモードの設定とTSNCのSYNC4、SYNC3ビットによる同期動作の設定は同時に有効となりますが、相補PWMモードを設定したときは、チャネル3とチャネル4を同期動作に設定（TSNCのSYNC4ビットとSYNC3ビットとともに“1”にセット）しないでください。

#### ビット3：バッファ動作B4（BFB4）

チャネル4のGRB4を通常動作とするか、GRB4とBRB4を組み合わせてバッファ動作とするかを設定します。

ビット3	説明
BFB4	
0	GRB4は通常動作 (初期値)
1	GRB4とBRB4はバッファ動作

#### ビット2：バッファ動作A4（BFA4）

チャネル4のGRA4を通常動作とするか、GRA4とBRA4を組み合わせてバッファ動作とするかを設定します。

ビット2	説明
BFA4	
0	GRA4は通常動作 (初期値)
1	GRA4とBRA4はバッファ動作

### ビット1：バッファ動作B3（BFB3）

チャネル3のGRB3を通常動作とするか、GRB3とBRB3を組み合わせてバッファ動作とするかを設定します。

ビット1	説明
BFB3	
0	GRB3は通常動作
1	GRB3とBRB3はバッファ動作

### ビット0：バッファ動作A3（BFA3）

チャネル3のGRA3を通常動作とするか、GRA3とBRA3を組み合わせてバッファ動作とするかを設定します。

ビット0	説明
BFA3	
0	GRA3は通常動作
1	GRA3とBRA3はバッファ動作

### 8.2.5 タイマアウトプットマスティネーブルレジスタ (TOER)

TOERは、8ビットのリード／ライト可能なレジスタで、チャネル3、4の出力設定を許可／禁止します。

ビット :	7	6	5	4	3	2	1	0
初期値 :	—	—	EXB4	EXA4	EB3	EB4	EA4	EA3
R/W :	—	—	R/W	R/W	R/W	R/W	R/W	R/W
マスティネーブルTIOCA <sub>3</sub> 、TIOCB <sub>3</sub> 、TIOCA <sub>4</sub> 、TIOCB <sub>4</sub> 、 TIOCA <sub>5</sub> 、TIOCB <sub>5</sub> 、TIOCA <sub>6</sub> 、TIOCB <sub>6</sub> 端子の出力設定を 許可／禁止するビットです。								
マスティネーブルTOCXA <sub>4</sub> 、TOCXB <sub>4</sub> 、 TOCXA <sub>5</sub> 、TOCXB <sub>5</sub> 端子の出力設定を許可／禁止するビットです。								
<u>リザーブビット</u>								

TOERはリセット、またはスタンバイモード時にH'FFにイニシャライズされます。

#### ビット7、6：リザーブビット

リザーブビットです。リードすると常に“1”が読み出されます。ライトは無効です。

#### ビット5：マスティネーブルTOCXB<sub>4</sub>（EXB

TOCXB<sub>4</sub>端子のITU出力を許可／禁止します。

ビット5	説明
EXB4	
0	TFCRの設定にかかわらずTOCXB <sub>4</sub> 端子の出力は禁止（TOCXB <sub>4</sub> 端子は入出力ポートとして動作） XTGD=“0”的状態で、チャネル1のインプットキャプチャAが発生したとき “0”にクリア
1	TFCRの設定に従いTOCXB <sub>4</sub> 端子の出力は許可 (初期値)

ビット4：マスタイネーブルTOCXA<sub>4</sub>(EXA4)

TOCXA<sub>4</sub>端子のITU出力を許可／禁止します。

ビット4	説	明
E X A 4		
0	TOCRの設定にかかわらずTOCXA <sub>4</sub> 端子の出力は禁止(TOCXA <sub>4</sub> 端子は入出力ポートとして動作) XTGD=“0”の状態で、チャネル1のインプットキャプチャAが発生したとき “0”にクリア	
1	TOCRの設定に従いTOCXA <sub>4</sub> 端子の出力は許可	(初期値)

ビット3：マスタイネーブルTIOCB<sub>3</sub>(EB3)

TIOCB<sub>3</sub>端子のITU出力を許可／禁止します。

ビット3	説	明
E B 3		
0	TIOR3、TOCRの設定にかかわらずTIOCB <sub>3</sub> 端子の出力は禁止(TIOCB <sub>3</sub> 端子は出力ポートとして動作) XTGD=“0”の状態で、チャネル1のインプットキャプチャAが発生したとき “0”にクリア	
1	TIOR3、TOCRの設定に従いTIOCB <sub>3</sub> 端子の出力は許可	(初期値)

ビット2：マスタイネーブルTIOCB<sub>4</sub>(EB4)

TIOCB<sub>4</sub>端子のITU出力を許可／禁止します。

ビット2	説	明
E B 4		
0	TIOR4、TOCRの設定にかかわらずTIOCB <sub>4</sub> 端子の出力は禁止(TIOCB <sub>4</sub> 端子は入出力ポートとして動作) XTGD=“0”の状態で、チャネル1のインプットキャプチャAが発生したとき “0”にクリア	
1	TIOR4、TOCRの設定に従いTIOCB <sub>4</sub> 端子の出力は許可	(初期値)

ビット1：マスタイネーブルTIOCA<sub>4</sub>(EA4)

TIOCA<sub>4</sub>端子のITU出力を許可／禁止します。

ビット1 EA4	説明
0	TIOR4、TMDR、TFCRの設定にかかわらずTIOCA <sub>4</sub> 端子の出力は禁止 (TIOCA <sub>4</sub> 端子は入出力ポートとして動作) XTGD=“0”の状態で、チャネル1のインプットキャプチャAが発生したとき “0”にクリア
1	TIOR4、TMDR、TFCRの設定に従いTIOCA <sub>4</sub> 端子の出力は許可 (初期値)

ビット0：マスタイネーブルTIOCA<sub>3</sub>(EA3)

TIOCA<sub>3</sub>端子のITU出力を許可／禁止します。

ビット0 EA3	説明
0	TIOR3、TMDR、TFCRの設定にかかわらずTIOCA <sub>3</sub> 端子の出力は禁止 (TIOCA <sub>3</sub> 端子は入出力ポートとして動作) XTGD=“0”の状態で、チャネル1のインプットキャプチャAが発生したとき “0”にクリア
1	TIOR3、TMDR、TFCRの設定に従いTIOCA <sub>3</sub> 端子の出力は許可 (初期値)

### 8.2.6 タイマアウトプットコントロールレジスタ (TOCR)

TOCRは、8ビットのリード／ライト可能なレジスタで、相補PWMモード／リセット同期PWMモード出力の外部トリガによる禁止または出力レベル反転を行います。

ビット : 7 6 5 4 3 2 1 0

			XTGD			OLS4	OLS3
初期値 :	1	1	1	1	1	1	1
R/W :	—	—	—	R/W	—	—	R/W R/W

リザーブビット

出力レベルセレクト3、4  
相補PWMモード／リセット同期  
PWMモードの出力レベルを選択  
するビットです。

リザーブビット

外部トリガディスエーブル  
相補PWMモード／リセット同期PWMモード出力の  
外部からのトリガによる出力禁止を設定するビットです。

XTGD、OLS4およびOLS3ビットの設定は、リセット同期PWMモードまたは相補PWMモードを設定しているときのみ有効となります。他の出力状態では、これらのビットの設定は無効です。

TOCRはリセット、またはスタンバイモード時にH'FFにイニシャライズされます。

#### ビット7～5：リザーブビット

リザーブビットです。リードすると常に“1”が読み出されます。ライトは無効です。

#### ビット4：外部トリガディスエーブル（X T G D）

リセット同期PWMモード／相補PWMモード時のITU出力の外部トリガによる禁止を設定します。

ビット4	説明
X T G D	
0	リセット同期PWMモード／相補PWMモード時、チャネル1のインプットキャプチャA信号を外部トリガとして使用 外部トリガの発生時、TOERのビット5～0が“0”にクリアされ、ITU出力は禁止
1	外部トリガを禁止 (初期値)

#### ビット3、2：リザーブビット

リザーブビットです。リードすると常に“1”が読み出されます。ライトは無効です。

#### ビット1：出力レベルセレクト4（O L S 4）

リセット同期PWMモード／相補PWMモード出力のレベルを選択します。

ビット1	説明
O L S 4	
0	TIOCA3、TIOCA4、TIOCB4は反転出力
1	TIOCA3、TIOCA4、TIOCB4は直接出力 (初期値)

#### ビット0：出力レベルセレクト3（O L S 3）

リセット同期PWMモード／相補PWMモード出力のレベルを選択します。


ビット0	説明
O L S 3	
0	TOCB3、TOXA4、TOXB4は反転出力
1	TOCB3、TOXA4、TOXB4は直接出力 (初期値)

### 8.2.7 タイマカウンタ (T C N T)

T C N T は16ビットのカウンタです。I T U には、各チャネル1本、計5本のT C N T があります。

チャネル	略 称	機 能
0	T C N T 0	アップカウンタ
1	T C N T 1	
2	T C N T 2	位相計数モード : アップ／ダウンカウンタ 上記以外 : アップカウンタ
3	T C N T 3	相補 PWMモード : アップ／ダウンカウンタ
4	T C N T 4	上記以外 : アップカウンタ

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0



初期値 : 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

R/W : R/W R/W

T C N T は16ビットのリード／ライト可能なレジスタで、入力したクロックによりカウント動作を行います。入力するクロックは、T C R のT P S C 2～T P S C 0 ビットにより選択します。

T C N T 0、T C N T 1 はアップカウント動作を行います。T C N T 2 は位相計数モード時、またT C N T 3、T C N T 4 は相補 PWMモード時、アップ／ダウンカウント動作を行い、それ以外の場合はアップカウント動作します。

T C N T は、対応するG R A、G R Bとのコンペアマッチ、またはG R A、G R BへのインプットキャプチャによりH'0000にクリアすることができます（カウンタクリア機能）。

T C N T がオーバフロー (H'FFFF→H'0000) すると、対応するチャネルのT S R のO V F フラグが“1”にセットされます。

T C N T がアンダフロー (H'0000→H'FFFF) すると、対応するチャネルのT S R のO V F フラグが“1”にセットされます。

T C N T はC P U と内部16ビットバスで接続されており、ワード／バイト単位のリード／ライトが可能です。


T C N T はリセット、またはスタンバイモード時にH'0000にイニシャライズされます。

### 8.2.8 ジェネラルレジスタA、B (G R A、G R B)

G Rは、16ビットのレジスタです。I T Uには、各チャネル2本、計10本のジェネラルレジスタがあります。

チャネル	略 称	機 能
0	G R A 0、G R B 0	アウトプットコンペア／インプットキャプチャ兼用レジスタ
1	G R A 1、G R B 1	
2	G R A 2、G R B 2	
3	G R A 3、G R B 3	アウトプットコンペア／インプットキャプチャ兼用レジスタ。
4	G R A 4、G R B 4	ジスタ。バッファレジスタ (B R A、B R B) と組み合わせることにより、バッファ動作設定可能

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0



初期値 : 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

R / W : R / W R / W R / W R / W R / W R / W R / W R / W R / W R / W R / W R / W R / W R / W R / W R / W R / W

G Rは16ビットのリード／ライト可能なレジスタで、アウトプットコンペアレジスタとインプットキャプチャレジスタの両方の機能をもっています。機能の切換えは、T I O Rにより行います。

アウトプットコンペアレジスタとして使用しているときは、G R A／G R Bの値とT C N Tの値は常に比較されています。両者の値が一致（コンペアマッチ）すると、T S RのI M F A／I M F Bフラグが“1”にセットされます。T I O Rによりコンペアマッチ出力を設定することができます。

インプットキャプチャレジスタとして使用しているときは、外部からのインプットキャプチャ信号を検出して、T C N Tの値を格納します。このとき対応するT S RのI M F A／I M F Bフラグが“1”にセットされます。インプットキャプチャ信号の検出エッジはT I O Rにより行います。

P W Mモード、相補P W Mモード、またはリセット同期P W Mモードに設定されている場合には、T I O Rの設定は無視されます。

G RはC P Uと内部16ビットバスで接続されており、ワード／バイト単位のリード／ライトが可能です。

G Rはリセット、またはスタンバイモード時にアウトプットコンペアレジスタ(端子出力なし)に設定され、H' FFFFにイニシャライズされます。

### 8.2.9 バッファレジスタA、B (BRA、BRB)

BRは、16ビットのレジスタです。ITUには、チャネル3、4に各2本、計4本のバッファレジスタがあります。

チャネル	略称	機能
3	BRA3、BRB3	バッファ動作時に使用 ・対応するGRA、GRBがアウトプットコンペアレジスタのときアウトプットコンペアバッファレジスタとして機能し、コンペアマッチによりBRA、BRBの値をGRA、GRBに自動転送可能
4	BRA4、BRB4	・対応するGRA、GRBがインプットキャプチャレジスタのときインプットキャプチャバッファレジスタとして機能し、インプットキャプチャ時それまで格納されていたGRA、GRBの値をBRA、BRBに自動転送可能

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0  


初期値 : 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

R/W : R/W R/W

BRは、16ビットのリード／ライト可能なレジスタで、バッファ動作設定時に使用されます。バッファ動作の設定はTFCRのBFB4、BFA4、BFB3、およびBFA3ビットにより独立に行うことができます。

BRはGRと対になって機能し、GRがアウトプットコンペアレジスタに設定されているときはアウトプットコンペアバッファレジスタとして、またGRがインプットキャプチャレジスタとして設定されているときはインプットキャプチャバッファレジスタとして機能します。


BRはCPUと内部16ビットバスで接続されており、ワード／バイト単位のリード／ライトが可能です。

BRは、リセット、またはスタンバイモード時にH'FFFFにイニシャライズされます。

### 8.2.10 タイマコントロールレジスタ (T C R)

T C R は 8 ビットのレジスタです。 I T U には、各チャネル 1 本、計 5 本の T C R があります。

チャネル	略 称	機 能
0	T C R 0	T C R は T C N T の制御を行います。
1	T C R 1	各チャネルの T C R は同一の機能をもっています。
2	T C R 2	チャネル 2 を位相計数モードに設定したとき、 T C R 2 の C K E G 1 、 C K E G 0 ビットおよび T P S C 2 ~ T P S C 0 ビットの設定は無効となります。
3	T C R 3	
4	T C R 4	



T C R は 8 ビットのリード／ライト可能なレジスタで、 T C N T のカウンタクロックの選択、外部クロック選択時のエッジの選択、およびカウンタクリア要因の選択を行います。

T C R はリセット、またはスタンバイモード時に、H'80にイニシャライズされます。

#### ビット 7 : リザーブビット

リザーブビットです。リードすると常に “1” が読み出されます。ライトは無効です。

ビット6、5：カウンタクリア1、0 (CCLR1、CCLR0)

T C N T のカウンタクリア要因を選択します。

ビット6 CCLR1	ビット5 CCLR0	説明
0	0	T C N T のクリア禁止 (初期値)
	1	G R A のコンペアマッチ／インプットキャプチャ <sup>*1</sup> で T C N T をクリア
1	0	G R B のコンペアマッチ／インプットキャプチャ <sup>*1</sup> で T C N T をクリア
	1	同期クリア。同期動作 <sup>*2</sup> をしている他のタイマのカウンタクリアに同期して T C N T をクリア

【注】<sup>\*1</sup> G R がアウトプットコンペアレジスタとして機能しているとき、コンペアマッチにより、クリアされます。G R がインプットキャプチャレジスタとして機能しているとき、インプットキャプチャによりクリアされます。

<sup>\*2</sup> 同期動作の設定は T S N C により行います。

ビット4、3：クロックエッジ1、0 (CKEG1、CKEG0)

外部クロック選択時に、外部クロックの入力エッジを選択します。

ビット4 CKEG1	ビット3 CKEG0	説明
0	0	立上がりエッジでカウント (初期値)
	1	立下がりエッジでカウント
1	—	立上がり／立下がりの両エッジでカウント

チャネル2が位相計数モードに設定されているとき、T C R 2 の C K E G 1 、 C K E G 0 ビットの設定は無効になり、位相計数モードの動作が優先されます。

ビット2～0：タイマプリスケーラ2～0（T P S C 2～T P S C 0）

T C N T のカウントクロックを選択します。

ビット2	ビット1	ビット0	説明
T P S C 2	T P S C 1	T P S C 0	
0	0	0	内部クロック： $\phi$ でカウント (初期値)
		1	内部クロック： $\phi/2$ でカウント
	1	0	内部クロック： $\phi/4$ でカウント
		1	内部クロック： $\phi/8$ でカウント
1	0	0	外部クロックA：TCLKA端子入力でカウント
		1	外部クロックB：TCLKB端子入力でカウント
	1	0	外部クロックC：TCLKC端子入力でカウント
		1	外部クロックD：TCLKD端子入力でカウント


T P S C 2 ビットを“0”にクリアして内部クロックを選択した場合、クロックの立下がりエッジでカウントされます。また、T P S C 2 ビットを“1”にセットして外部クロックを選択した場合、カウントエッジはC K E G 1、C K E G 0 ビットの設定に従います。

チャネル2が位相計数モードに設定されているとき（T M D RのM D F ビット = “1”）、T C R 2 のT P S C 2～T P S C 0 ビットの設定は無効となり、位相計数モードの動作が優先されます。

### 8.2.11 タイマ1／0コントロールレジスタ (T1OR)

T1ORは8ビットのレジスタです。ITUには、各チャネル1本、計5本のT1ORがあります。

チャネル	略称	機能
0	T1OR0	T1ORはGRの制御を行います。
1	T1OR1	PWMモード時、一部機能が異なります。
2	T1OR2	チャネル3、4を相補PWMモード／リセット同期PWMモードに設定したとき、T1OR3、T1OR4の設定は無効となります。
3	T1OR3	
4	T1OR4	



初期値 :      1      0      0      0      1      0      0      0  
 R/W :      —      R/W      R/W      R/W      —      R/W      R/W      R/W

I/OコントロールA 2～0

GRAの機能を選択するビットです。

リザーブビット

I/OコントロールB 2～0

GRBの機能を選択するビットです。

リザーブビット

T1ORは8ビットのリード／ライト可能なレジスタで、GRA、GRBをアウトプットコンペアレジスタとして使用するか、インプットキャプチャレジスタとして使用するかを選択します。またT1OCA、T1OCB端子の機能を選択します。アウトプットコンペアレジスタを選択した場合は出力設定を選択し、インプットキャプチャレジスタを選択した場合はインプットキャプチャ信号の入力エッジを選択します。

T1ORはリセット、またはスタンバイモード時に、H'88にイニシャライズされます。

ビット7：リザーブビット

リザーブビットです。リードすると常に“1”が読み出されます。ライトは無効です。

ビット6～4：I/OコントロールB2～0 (I O B 2～I O B 0)

G R Bの機能を選択します。

ビット6 I O B 2	ビット5 I O B 1	ビット4 I O B 0	説明	
0	0	0	G R Bはアウト プットコンペア レジスタ	コンペアマッチによる端子出力禁止 (初期値)
		1		G R Bのコンペアマッチで0出力* <sup>1</sup>
	1	0		G R Bのコンペアマッチで1出力* <sup>1</sup>
		1		G R Bのコンペアマッチでトグル出力 (チャネル2のみ1出力) * <sup>1</sup> 、* <sup>2</sup>
1	0	0	G R Bはインプ ットキャプチャ レジスタ	立上がりエッジでG R Bへインプットキャ チャ
		1		立下がりエッジでG R Bへインプットキャ チャ
	1	0		立上がり／立下がりの両エッジでインプッ トキャプチャ
		1		

【注】\*<sup>1</sup> リセット後、最初のコンペアマッチが発生するまでの出力値は0です。

\*<sup>2</sup> チャネル2はコンペアマッチによるトグル出力機能がありません。この設定にすると自動的に1出力が選択されます。

ビット3：リザーブビット

リザーブビットです。リードすると常に“1”が読み出されます。ライトは無効です。

ビット2～0：I/OコントロールA2～0 (IOA2～IOA0)

GRAの機能を選択します。

ビット2 IOA2	ビット1 IOA1	ビット0 IOA0		説明
0	0	0	GRAはアウト プットコンペア レジスタ	コンペアマッチによる端子出力禁止 (初期値)
		1		GRAのコンペアマッチで0出力 <sup>*1</sup>
	1	0		GRAのコンペアマッチで1出力 <sup>*1</sup>
		1		GRAのコンペアマッチでトグル出力 (チャネル2のみ1出力) <sup>*1 *2</sup>
	1	0		立上がりエッジでGRAへインプットキャ プチャ
		1		立下がりエッジでGRAへインプットキャ プチャ
	1	0		立上がり/立下がりの両エッジでインプッ トキャプチャ
		1		


【注】<sup>\*1</sup> リセット後、最初のコンペアマッチが発生するまでの出力値は0です。

<sup>\*2</sup> チャネル2はコンペアマッチによるトグル出力機能がありません。この設定にすると自動的に1出力が選択されます。

### 8.2.12 タイマステータスレジスタ (T S R)

T S R は 8 ビットのレジスタです。 I T U には、各チャネル 1 本、計 5 本の T S R があります。

チャネル	略 称	機 能
0	T S R 0	インプットキャプチャ／コンペアマッチやオーバフローのステータスを示します。
1	T S R 1	
2	T S R 2	
3	T S R 3	
4	T S R 4	



【注】\* フラグをクリアするための “0” ライトのみ可能です。

T S R は 8 ビットのリード／ライト可能なレジスタで、T C N T のオーバフロー／アンダフローの発生、および G R A 、 G R B のコンペアマッチ／インプットキャプチャの発生を示します。

これらのフラグは割込み要因であり、T I E R の対応するビットにより割込みが許可されていれば、C P U に割込みを要求します。

T S R はリセット、またはスタンバイモード時に、H'F8にイニシャライズされます。

### ビット7～3：リザーブビット

リザーブビットです。リードすると常に“1”が読み出されます。ライトは無効です。

### ビット2：オーバフローフラグ(OVF)

T C N Tのオーバフロー／アンダフローの発生を示すステータスフラグです。

ビット2	説	明
O V F		
0	[クリア条件] O V F = “1”的状態で、O V F フラグをリードした後、O V F フラグに“0”をライトしたとき	(初期値)
1	[セット条件] T C N Tの値がオーバフロー ( $H' FFFF \rightarrow H' 0000$ ) またはアンダフロー ( $H' 0000 \rightarrow H' FFFF$ ) したとき*	

【注】\* T C N Tのアンダフローは、T C N Tがアップ／ダウンカウンタとして機能している場合に発生します。したがって、次の場合のみアンダフローが発生することがあります。

- (1)チャネル2が位相計数モードに設定されているとき(T M D RのM D F = “1”)
- (2)チャネル3、4が相補P W Mモードに設定されているとき(T F C RのC M D 1 = “1”、C M D 0 = “0”)

### ビット1：インプットキャプチャ／コンペアマッチフラグB(IMFB)

G R Bのコンペアマッチまたはインプットキャプチャの発生を示すステータスフラグです。

ビット1	説	明
I M F B		
0	[クリア条件] I M F B = “1”的状態で、I M F B フラグをリードした後、I M F B フラグに“0”をライトしたとき	(初期値)
1	[セット条件] (1)G R Bがアウトプットコンペアレジスタとして機能している場合、T C N T = G R B になったとき (2)G R Bがインプットキャプチャレジスタとして機能している場合、インプットキャプチャ信号によりT C N Tの値がG R Bに転送されたとき	

ビット0：インプットキャプチャ／コンペアマッチフラグA（IMFA）


GRAのコンペアマッチまたはインプットキャプチャの発生を示すステータスフラグです。

ビット0 IMFA	説明
0	[クリア条件] (1) IMFA = "1" の状態で、IMFAフラグをリードした後、IMFAフラグに "0" をライトしたとき (2) IMIA割込みにより DMA Cが起動されたとき（チャネル0～3のみ）
1	[セット条件] (1) GRAがアウトプットコンペアレジスタとして機能している場合、TCNT = GRAになったとき (2) GRAがインプットキャプチャレジスタとして機能している場合、インプットキャプチャ信号により TCNTの値が GRAに転送されたとき

### 8.2.13 タイマインタラプトイネーブルレジスタ (TIER)

TIERは8ビットのレジスタです。ITUには、各チャネル1本、計5本のTIERがあります。

チャネル	略称	機能
0	TIER 0	割込み要求の許可／禁止を制御します。
1	TIER 1	
2	TIER 2	
3	TIER 3	
4	TIER 4	



TIERは8ビットのリード／ライト可能なレジスタで、オーバフロー割込み要求、GRのコンペアマッチ／インプットキャプチャ割込み要求の許可／禁止を制御します。

TIERはリセット、またはスタンバイモード時に、H'F8にイニシャライズされます。

#### ビット7～3：リザーブビット

リザーブビットです。リードすると常に“1”が読み出されます。ライトは無効です。

**ビット2：オーバフローインタラプトイネーブル(OVIE)**

TSRのOVFフラグが“1”にセットされたとき、OVFフラグによる割込み要求を許可／禁止します。

ビット2	説明
OVIE	
0	OVFフラグによる割込み(OVI)要求を禁止 (初期値)
1	OVFフラグによる割込み(OVI)要求を許可

**ビット1：インプットキャプチャ／コンペアマッチインタラプトイネーブルB(IMIEB)**

TSRのIMFBフラグが“1”にセットされたとき、IMFBによる割込み要求を許可／禁止します。

ビット1	説明
IMIEB	
0	IMFBフラグによる割込み(IMIB)要求を禁止 (初期値)
1	IMFBフラグによる割込み(IMIB)要求を許可

**ビット0：インプットキャプチャ／コンペアマッチインタラプトイネーブルA(IMIEA)**

TSRのIMFAフラグが“1”にセットされたとき、IMFAによる割込み要求を許可／禁止します。

ビット0	説明
IMIEA	
0	IMFAフラグによる割込み(IMIA)要求を禁止 (初期値)
1	IMFAフラグによる割込み(IMIA)要求を許可

## 8.3 CPUとのインターフェース

### 8.3.1 16ビットアクセス可能なレジスタ

TCNT、GRA、GRB、およびBRA、BRB、BRは16ビットのレジスタです。これらのレジスタは、CPUと内部16ビットデータバスで接続されており、ワード単位のリード／ライトが可能です。また、バイト単位のリード／ライトもできます。

TCNTに対してワード単位のリード／ライトを行った場合の動作を図8.6、図8.7に示します。

また、TCNTH、TCNTLに対してバイト単位のリード／ライトを行った場合の動作を図8.8、図8.9、図8.10、図8.11に示します。




図8.6 TCNTのアクセス動作 [CPU→TCNT (ワード)]




図8.7 TCNTのアクセス動作 [TCNT→CPU (ワード)]




図 8.8 TCNT のアクセス動作 [CPU→TCNT (上位バイト)]




図 8.9 TCNT のアクセス動作 [CPU→TCNT (下位バイト)]




図 8.10 TCNT のアクセス動作 [TCNT→CPU (上位バイト)]




図 8.11 TCNT のアクセス動作 [TCNT→CPU (下位バイト)]

### 8.3.2 8ビットアクセスのレジスタ

T C N T、G R、B R以外のレジスタは8ビットレジスタです。これらのレジスタはC P Uと内部8ビットデータバスで接続されています。

T C Rに対してバイト単位のリード／ライトを行った場合の動作を図8.12、図8.13に示します。

なお、ワードサイズの転送命令を実行するとバイト単位2回の転送が行われます。




図8.12 TCRのアクセス動作 [C P U → T C R]




図8.13 TCRのアクセス動作 [T C R → C P U]

## 8.4 動作説明

### 8.4.1 概要

以下に各モードの動作概要を示します。

#### (1) 通常動作

各チャネルには、T C N TとG Rがあります。T C N Tは、アップカウント動作を行い、フリーランニング動作、周期カウント動作、または外部イベントカウント動作が可能です。

G R A、G R Bは、それぞれインプットキャプチャレジスタまたはアウトプットコンペアレジスタとして使用することができます。

#### (2) 同期動作

同期動作を設定したチャネルのT C N Tは、同期プリセット動作を行います。すなわち、同期動作に設定されたチャネルのうち任意のT C N Tを書き換えると他のチャネルのT C N Tも同時に書き換えられます。また、同期動作に設定された複数のチャネルのT C RのC C L R 1、C C L R 0ビットの設定により、T C N Tの同期クリアが可能です。

#### (3) P W Mモード

TIOCA端子からP W M波形を出力するモードです。コンペアマッチAにより1出力、コンペアマッチBにより0出力となります。G R A、G R Bの設定により、デューティ0～100%のP W M波形を出力できます。P W Mモードに設定すると当該チャネルのG R A、G R Bは自動的にアウトプットコンペアレジスタとして機能します。

#### (4) リセット同期P W Mモード

チャネル3、4を組み合わせて、正相と逆相のP W M波形を3相出力します（3相のP W M波形は一方の変化点が共通となる関係になります）。リセット同期P W Mモードに設定するとG R A 3、G R B 3、G R A 4、G R B 4は自動的にアウトプットコンペアレジスタとして機能します。また、TIOCA3、TIOCB3、TIOCA4、TOCXA4、TIOCB4、TOCXB4端子は自動的にP W M出力端子となり、T C N T 3はアップカウント動作を行います。T C N T 4は独立に動作します（ただし、G R A 4、G R B 4はT C N T 4とは切り離されています）。

#### (5) 相補P W Mモード

チャネル3、4を組み合わせて、正相と逆相がノンオーバラップの関係にあるP W M波形を3相出力します。相補P W Mモードに設定するとG R A 3、G R B 3、G R A 4、G R B 4は自動的にアウトプットコンペアレジスタとして機能します。また、TIOCA3、TIOCB3、TIOCA4、TOCXA4、TIOC B4、TOCXB4端子は自動的にP W M出力端子となり、T C N T 3、T C N T 4はアップ／ダウンカウント動作を行います。

#### (6) 位相計数モード

TCLKA、TCLKB端子から入力される2つのクロックの位相差を検出して、T C N T 2をアップ／ダウンカウント動作させるモードです。位相計数モードに設定するとTCLKA、TCLKB端子はクロック入力となり、またT C N T 2はアップ／ダウンカウント動作を行います。

#### (7) バッファ動作

##### ① G Rがアウトプットコンペアレジスタの場合

コンペアマッチが発生すると当該チャネルのB Rの値が、G Rに転送されます。

##### ② G Rがインプットキャプチャレジスタの場合

インプットキャプチャが発生するとT C N Tの値をG Rに転送すると同時に、それまで格納されていたG Rの値をB Rに転送します。

##### ③ 相補P W Mモードの場合

T C N T 3、T C N T 4のカウント方向が変化するとB Rの値が、G Rに転送されます。

##### ④ リセット同期P W Mモードの場合

G R A 3のコンペアマッチによりB Rの値が、G Rに転送されます。

## 8.4.2 基本機能

### (1) カウンタの動作

タイマスタートレジスタ（TSTR）のSTR0～STR4ビットを“1”にセットすると、対応するチャネルのTCNTはカウント動作を開始します。フリーランニングカウンタ動作、周期カウンタ動作などが可能です。

#### (a) カウント動作の設定手順例

カウント動作の設定手順例を図8.14に示します。




図 8.14 カウント動作設定手順例

- ① TCRのTPSC2～TPSC0ビットでカウンタクロックを選択してください。外部クロックを選択した場合は、TCRのCKEG1、CKEG0ビットで外部クロックのエッジを選択してください。
- ② 周期カウント動作の場合TCRのCCLR1、CCLR0ビットでTCNTをGRAのコンペアマッチでクリアするか、GRBのコンペアマッチでクリアするかを選択してください。
- ③ ②で選択したGRAまたはGRBを、TIORによりアウトプットコンペアレジスタに設定してください。
- ④ ②で選択したGRAまたはGRBに周期カウンタの周期を設定してください。
- ⑤ TSRのSTRビットを“1”にセットしてカウント動作を開始してください。

(b) フリーランニングカウント動作と周期カウント動作

ITUチャネル0～4のカウンタ(TCNT)はリセット直後は、すべてフリーランニングカウンタの設定となっており、TSRの対応するビットを“1”にセットするとフリーランニングカウンタとしてアップカウント動作を開始します。TCNTがオーバフロー( $H' FFFF \rightarrow H' 0000$ )するとTSRのOVFフラグが“1”にセットされます。このとき、対応するTIERのOVIIEビットが“1”ならば、CPUに割込みを要求します。TCNTはオーバフロー後、H' 0000から再びアップカウント動作を継続します。

フリーランニングカウンタの動作を図8.15に示します。




図8.15 フリーランニングカウンタの動作

T C N T のクリア要因にコンペアマッチを選択したときは、当該チャネルの T C N T は周期カウント動作を行います（周期設定用の G R A または G R B をアウトプットコンペアレジスタに設定し、T C R の C C L R 1、C C L R 0 ビットにより、コンペアマッチによるカウンタクリアを選択します）。設定後、T S T R の対応するビットを“1”にセットすると周期カウンタとしてアップカウント動作を開始します。カウント値が G R A / G R B の値と一致すると T S R の I M F A / I M F B フラグが“1”にセットされ、T C N T は H' 0000 にクリアされます。

このとき、対応する T I E R の I M I E A / I M I E B ビットが“1”ならば、C P U に割込みを要求します。T C N T はコンペアマッチ後、H' 0000 から再びアップカウント動作を継続します。

周期カウンタの動作を図 8.16 に示します。




図 8.16 周期カウンタの動作

### (c) T C N T のカウントタイミング

#### ①内部クロック動作の場合

T C R の T P S C 2 ~ T P S C 0 ビットにより、システムクロック ( $\phi$ ) またはシステムクロックを分周した 3 種類のクロック ( $\phi/2$ 、 $\phi/4$ 、 $\phi/8$ ) が選択できます。

このときのタイミングを図 8.17 に示します。




図 8.17 内部クロック動作時のカウントタイミング

#### ②外部クロック動作の場合

T C R の T P S C 2 ~ T P S C 0 ビットにより外部クロック入力端子 (TCLKA~TCLKD) を、また CKEG1、CKEG0 ビットにより検出エッジを選択できます。外部クロックの検出は、立上がりエッジ／立下がりエッジ／両エッジの選択が可能です。

なお、外部クロックのパルス幅は、単エッジの場合は 1.5 システムクロック以上、両エッジの場合は 2.5 システムクロック以上必要です。これ以下のパルス幅では正しく動作しませんので注意してください。

立上がり／立下がりの両エッジ検出時のタイミングを図 8.18 に示します。




図 8.18 外部クロック動作時のカウントタイミング（両エッジ検出の場合）

(2) コンペアマッチによる波形出力機能

I T U チャネル 0 、 1 、 3 、 4 は、コンペアマッチ A 、 B により対応する TIOCA 、 TIOCB 端子から 0 出力 / 1 出力 / トグル出力を行うことができます。

チャネル 2 は 0 出力 / 1 出力のみ可能です。

(a) コンペアマッチによる波形出力動作の設定手順例

コンペアマッチによる波形出力動作の設定手順例を図 8.19 に示します。




図 8.19 コンペアマッチによる波形出力動作例

(b) 波形出力動作例

0 出力 / 1 出力の例を図 8.20 に示します。

T C N T をフリーランニングカウント動作、またコンペアマッチ A により 0 出力、コンペアマッチ B により 1 出力となるように設定した場合の例です。設定したレベルと端子のレベルが一致した場合には、端子のレベルは変化しません。




図 8.20 0 出力、1 出力の動作例

トグル出力の例を図 8.21 に示します。  
T C N T を周期カウント動作（コンペアマッチ B でカウンタクリア）に、コンペアマッチ A、B ともトグル出力となるように設定した場合の例です。




図 8.21 トグル出力の動作例

### (c) アウトプットコンペア出力タイミング

コンペアマッチ信号は、T C N T と G R が一致した最後のステート（T C N T が一致したカウント値を更新するタイミング）で発生します。コンペアマッチ信号が発生したとき、T I O R で設定される出力値がアウトプットコンペア出力端子(T I O C A、T I O C B)に出力されます。T C N T と G R が一致した後、T C N T 入力クロックが発生するまでコンペアマッチ信号は発生しません。

アウトプットコンペア出力タイミングを図 8.22 に示します。




図 8.22 アウトプットコンペア出力タイミング


### (3) インプットキャプチャ機能

インプットキャプチャ／アウトプットコンペア端子(TIOCA、TIOCB)の入力エッジを検出して T C N T の値を G R に転送することができます。検出エッジは立上がりエッジ／立下がりエッジ／両エッジから選択できます。

インプットキャプチャ機能を利用することで、パルス幅や周期の測定を行うことができます。

#### (a) インプットキャプチャ動作の設定手順例

インプットキャプチャ動作の設定手順例を図 8.23 に示します。



- ① T I O R により、G R をインプットキャプチャレジスタに設定し、インプットキャプチャ信号の入力エッジを立上がりエッジ／立下がりエッジ／両エッジの 3 種類から選択してください。ただし、対応するポートの D D R を “0” にクリアした状態で T I O R の設定を行ってください。
- ② T S T R の S T R ビットを “1” にセットして、T C N T のカウント動作を開始してください。

図 8.23 インプットキャプチャ動作の設定手順例

(b) インプットキャプチャ動作例

インプットキャプチャ動作例を図8.24に示します。

TIOCA端子のインプットキャプチャ入力エッジは立上がり／立下がりの両エッジ、またTIOCB端子のインプットキャプチャ入力エッジは立下がりエッジを選択し、TCNTはGRBのインプットキャプチャでカウンタクリアされるように設定した場合の例です。




図8.24 インプットキャプチャ動作例

(c) インプットキャプチャ信号タイミング

インプットキャプチャ入力は、T I O Rの設定により立上がりエッジ／立下がりエッジ／両エッジの選択ができます。

立上がりエッジを選択した場合のタイミングを図8.25に示します。

インプットキャプチャ入力信号のパルス幅は、単エッジの場合は1.5システムクロック以上、両エッジの場合は2.5システムクロック以上必要です。




図 8.25 インプットキャプチャ入力信号タイミング


### 8.4.3 同期動作

同期動作は、複数の T C N T の値を同時に書き換えることができます（同期プリセット）。また、T C R の設定により複数の T C N T を同時にクリアすることができます（同期クリア）。

同期動作により、1つのタイムベースに対してジェネラルレジスタを増加することができます。チャネル 0～4 はすべて同期動作の設定が可能です。

#### (1) 同期動作の設定手順例

同期動作の設定手順例を図 8.26 に示します。



- ① 同期動作に設定するチャネルに対応した T S N C の S Y N C ビットを “1” にセットしてください。
- ② 同期動作に設定したチャネルのいずれかの T C N T にライトすると、他の T C N T にも同じ値が同時にライトされます。
- ③ T C R の C C L R 1、C C L R 0 ビットにより、コンペアマッチ／インプットキャプチャでカウンタクリアするように設定してください。
- ④ T C R の C C L R 1、C C L R 0 ビットにより、カウンタクリア要因を同期クリアに設定してください。
- ⑤ T S T R の S T R ビットを “1” にセットして、T C N T のカウント動作を開始してください。

図 8.26 同期モードの設定手順例

## (2) 同期動作例

同期動作例を図 8.27 に示します。

チャネル 0 ~ 2 を同期動作かつ PWM モードに設定し、チャネル 0 のカウンタクリア要因を G R B 0 のコンペアマッチ、またチャネル 1 、 2 のカウンタクリア要因を同期クリアに設定した場合の例です。

このとき、チャネル 0 ~ 2 の T C N T は同期プリセット、 G R B 0 のコンペアマッチによる同期クリア動作を行い、 3 相の PWM 波形を T I O C A 0 、 T I O C A 1 、 T I O C A 2 端子から出力します。

PWM モードについては「 8.4.4 PWM モード」を参照してください。




図 8.27 同期動作例

#### 8.4.4 PWMモード

PWMモードはGRAとGRBをペアで使用し、TIOCA出力端子よりPWM波形を出力します。GRAにはPWM波形の1出力タイミングを設定し、GRBにはPWM波形の0出力タイミングを設定します。

GRAとGRBのいずれかのコンペアマッチをTCNTのカウンタクリア要因とすることにより、デューティ0～100%のPWM波形をTIOCA端子より出力することができます。チャネル0～4はすべてPWMモードの設定が可能です。


PWM出力端子とレジスタの対応を表8.4に示します。GRAとGRBの設定値が同一の場合、コンペアマッチが発生しても出力値は変化しません。

表8.4 PWM出力端子とレジスタの組み合わせ

チャネル	出力端子	1出力	0出力
0	TIOCA0	GRA0	GRB0
1	TIOCA1	GRA1	GRB1
2	TIOCA2	GRA2	GRB2
3	TIOCA3	GRA3	GRB3
4	TIOCA4	GRA4	GRB4

### (1) PWMモードの設定手順例

PWMモードの設定手順例を図8.28に示します。



- ① TCRのTPSC2～TPSC0ビットでカウンタクロックを選択してください。外部クロックを選択した場合は、TCRのCKEG1、CKEG0ビットにより外部クロックのエッジを選択してください。
- ② TCRのCCLR1、CCLR0ビットによりカウンタクリア要因を選択してください。
- ③ GRAに出力PWM波形の1出力タイミングを設定してください。
- ④ GRBに出力PWM波形の0出力タイミングを設定してください。
- ⑤ TMDRのPWMビットでPWMモードを設定してください。PWMモードを設定すると、TIORの内容にかかわらずGRA／GRBは、PWM出力波形の1出力／0出力タイミング設定用アウトプットコンペアレジスタとなります。TI0CA端子は自動的にPWM出力端子となります。ただし、TI0CB端子は、TIORのIOB1、IOB0ビットの設定に従います。TI0CB端子を出力しない場合は、IOB1、IOB0をいずれも“0”にクリアしてください。
- ⑥ TSTRのSTRビットを“1”にセットして、TCNTのカウント動作を開始してください。


図8.28 PWMモードの設定手順例

## (2) PWMモードの動作例


PWMモードの動作例を図8.29に示します。

PWMモードに設定するとTIOCA端子は出力端子となり、GRAのコンペアマッチで1出力、GRBのコンペアマッチで0出力となります。

TCNTのカウンタクリア要因をGRA、GRBのコンペアマッチとした場合の例です。同期動作またはフリーランニングカウント動作も使用できます。



(a) G R A でカウンタクリア



(b) G R B でカウンタクリア

図8.29 PWMモードの動作例(1)

PWMモードで、デューティ0%、デューティ100%のPWM波形を出力する例を図8.30に示します。

カウンタクリア要因をGRBのコンペアマッチに設定し、GRAの設定値>GRBの設定値としたとき、PWM波形はデューティ0%となります。また、カウンタクリア要因をGRAのコンペアマッチに設定し、GRBの設定値>GRAの設定値としたときPWM波形はデューティ100%となります。





図8.30 PWMモードの動作例(2)

#### 8.4.5 リセット同期 PWM モード

リセット同期 PWM モードは、チャネル 3、4 を組み合わせることにより、一方の波形変化点が共通の関係となる PWM 波形（正相と逆相）を 3 相出力します。

リセット同期 PWM モードに設定すると、TIOCA3、TIOCB3、TIOCA4、TOCXA4、および TIOCB4、TOCXB4 端子は自動的に PWM 出力端子となり、TCNT3 はアップカウンタとして機能します。

使用される PWM 出力端子を表 8.5 に、使用するレジスタの設定を表 8.6 に示します。

表 8.5 リセット同期 PWM モード時の出力端子


チャネル	出力端子	説明
3	TIOCA3	PWM 出力 1
	TIOCB3	PWM 出力 1' (PWM 出力 1 の逆相波形)
4	TIOCA4	PWM 出力 2
	TOCXA4	PWM 出力 2' (PWM 出力 2 の逆相波形)
	TIOCB4	PWM 出力 3
	TOCXB4	PWM 出力 3' (PWM 出力 3 の逆相波形)

表 8.6 リセット同期 PWM モード時のレジスタ設定

レジスタ	設 定 内 容
TCNT3	H'0000 を初期設定
TCNT4	使用しません（独立に動作）
GRA3	TCNT3 のカウント周期を設定
GRB3	TIOCA3、TIOCB3 端子より出力される PWM 波形の変化点を設定
GRA4	TIOCA4、TOCXA4 端子より出力される PWM 波形の変化点を設定
GRB4	TIOCB4、TOCXB4 端子より出力される PWM 波形の変化点を設定

### (1) リセット同期 PWM モードの設定手順例

リセット同期 PWM モードの設定手順を図 8.31 に示します。



- ① TSTR の STR3 ビットを “0” にクリアし、TCNT3 のカウント動作を停止してください。リセット同期 PWM モードの設定は、TCNT3 が停止した状態で行ってください。
- ② TCR の TPSC2 ~ TPSC0 ビットでチャネル 3 のカウンタクロックを選択してください。外部クロックを選択した場合は、TCR の CKEG1、CKEG0 ビットで外部クロックのエッジを選択してください。
- ③ TCR3 の CCLR1、CCLR0 ビットでカウンタクリア要因を GRA3 のコンペアマッチに設定してください。
- ④ TFCR の CMD1、CMD0 ビットでリセット同期 PWM モードを設定してください。  
TIOCA3、TIOCB3、TIOCA4、TIOCB4、TOCXA4、TOCXB4 端子は自動的に PWM 出力端子となります。
- ⑤ TCNT3 は、H'0000 としてください。TCNT4 は、設定する必要はありません。
- ⑥ GRA3 は周期レジスタです。GRA3 には、周期を設定してください。GRB3、GRA4、GRB4 には、PWM 出力波形変化タイミングを設定してください。ただし、設定値は、TCNT3 とコンペアマッチする範囲で設定してください。  
 $X \leq GRA3$  (X : 設定値)
- ⑦ TSTR の STR3 ビットを “1” にセットして、TCNT3 のカウント動作を開始してください。

図 8.31 リセット同期 PWM モードの設定手順例

## (2) リセット同期 PWMモードの動作例

リセット同期 PWMモードの動作例を図8.32に示します。

リセット同期 PWMモードでは、TCNT3はアップカウンタとして動作します。TCNT4は独立動作します。ただし、GRA4、GRB4はTCNT4から切り離されます。TCNT3がGRA3とコンペアマッチするとカウンタはクリアされ、H'0000からカウントアップを再開します。

PWM出力端子は、それぞれGRB3、GRA4、GRB4とTCNT3のコンペアマッチおよびカウンタクリアが発生するたびにトグル出力を行います。




図8.32 リセット同期 PWMモードの動作例（OL S3 = OL S4 = 1 の場合）

リセット同期 PWMモードとバッファ動作を同時に設定した場合の動作については、「8.4.8 バッファ動作」を参照してください。

#### 8.4.6 相補 PWM モード

相補 PWM モードは、チャネル 3、4 を組み合わせることにより、正相と逆相がノンオーバラップの関係にある PWM 波形を 3 相出力します。

相補 PWM モードに設定すると、TIOCA<sub>3</sub>、TIOCB<sub>3</sub>、TIOCA<sub>4</sub>、TOCXA<sub>4</sub>、およびTIOCB<sub>4</sub>、TOCXB<sub>4</sub> 端子は自動的に PWM 出力端子となり、T C N T 3 と T C N T 4 はアップ／ダウンカウンタとして機能します。

使用される PWM 出力端子を表 8.7 に、使用するレジスタの設定を表 8.8 に示します。

表 8.7 相補 PWM モード時の出力端子


チャネル	出力端子	説明
3	TIOCA <sub>3</sub>	PWM 出力 1
	TIOCB <sub>3</sub>	PWM 出力 1 (PWM 出力 1 とノンオーバラップの関係にある逆相波形)
4	TIOCA <sub>4</sub>	PWM 出力 2
	TOCXA <sub>4</sub>	PWM 出力 2 (PWM 出力 2 とノンオーバラップの関係にある逆相波形)
	TIOCB <sub>4</sub>	PWM 出力 3
	TOCXB <sub>4</sub>	PWM 出力 3 (PWM 出力 3 とノンオーバラップの関係にある逆相波形)

表 8.8 相補 PWM モード時のレジスタ設定

レジスタ	設定内容
T C N T 3	ノンオーバラップ期間を初期設定 (T C N T 4 との差がノンオーバラップ期間となります)
T C N T 4	H'0000を初期設定
G R A 3	T C N T 3 の上限値 - 1 を設定
G R B 3	TIOCA <sub>3</sub> 、TIOCB <sub>3</sub> 端子より出力される PWM 波形の変化点を設定
G R A 4	TIOCA <sub>4</sub> 、TOCXA <sub>4</sub> 端子より出力される PWM 波形の変化点を設定
G R B 4	TIOCB <sub>4</sub> 、TOCXB <sub>4</sub> 端子より出力される PWM 波形の変化点を設定

### (1) 相補 PWM モードの設定手順

相補 PWM モードの設定手順例を図 8.33 に示します。



- ① TSTR の STR3、STR4 ビットを “0” にクリアし TCNT のカウント動作を停止してください。  
相補 PWM モードの設定は、TCNT3、TCNT4 が停止した状態で行ってください。
- ② TCR の TPSC2～TPSC0 ビットでチャネル 3、4 に同一カウンタクロックを選択してください。  
外部クロックを選択した場合は、TCR の CKEG1、CKEG0 ビットで外部クロックのエッジを選択してください。TCR の CCCLR1、CCCLR0 ビットでカウンタクリアは選択しないでください。
- ③ TFCR の CMD1、CMD0 ビットで相補 PWM モードを設定してください。TIOCA<sub>3</sub>、TIOCB<sub>3</sub>、TIOCA<sub>4</sub>、TIOCB<sub>4</sub>、TOCXA<sub>4</sub>、TOCXB<sub>4</sub> 端子は自動的に PWM 出力端子となります。
- ④ TCNT4 は、H'0000 としてください。TCNT3 は、ノンオーバラップ期間を設定してください。  
TCNT3 と TCNT4 に同じ値を設定しないでください。
- ⑤ GRA3 は周期レジスタです。GRA3 には、TCNT3 の上限値 - 1 を設定してください。GRB3、GRA4、GRB4 には、PWM 出力波形変化タイミングを設定してください。ただし、設定値は、TCNT3 と TCNT4 がコンペアマッチする範囲で設定してください。  
 $T \leq X$  ( $X$  : GRB3、GRA4、GRB4 の初期設定値、 $T$  : TCNT3 の初期設定値)
- ⑥ TSTR の STR3、STR4 ビットを “1” にセットして、TCNT3、TCNT4 のカウント動作を開始してください。

**【注】** 相補 PWM モードを途中で解除した後、再び相補 PWM モードを開始したい場合、設定手順①から、再設定を行ってください。

図 8.33 相補 PWM モードの設定手順例

(2) 相補 PWM モードの解除手順

相補 PWM モードの解除手順を図 8.34 に示します。




図 8.34 相補 PWM モードの解除手順

### (3) 相補 PWM モードの動作例

相補 PWM モードの動作例を図 8.35 に示します。

相補 PWM モードでは、TCNT3、TCNT4 はアップ／ダウンカウンタとして動作します。TCNT3 が GRA3 とコンペアマッチするとダウンカウントし、TCNT4 がアンダーフローするとアップカウントします。

GRB3、GRA4、GRB4 はカウンタのアップ／ダウン 1 周期中、それぞれ TCNT3 → TCNT4 → TCNT4 → TCNT3 の順にコンペアマッチを行い PWM 波形を生成します（本モードでは、TCNT3 > TCNT4 に初期設定します）。

TCNT3、TCNT4 の値




図 8.35 相補 PWM モードの動作例(1) (OLS3 = OLS4 = 1 の場合)

相補 PWM モードで、デューティ 0 %、デューティ 8.0 % の PWM 波形を出力する例(1 相分)を図 8.36 に示します。

本例では G R B 3 のコンペアマッチで端子出力が変化しますので、G R B 3 の値を G R A 3 の値よりも大きい値とすることでデューティ 0 %、デューティ 8.0 % の波形出力が可能となります。バッファ動作を併用すると上記操作を含め、動作中のデューティ変更を行なうことができます。

バッファ動作については「8.4.8 バッファ動作」を参照してください。




図 8.36 相補 PWM モードの動作例(2) (OL S3 = OL S4 = 1 の場合)

相補 PWM モードを使用しているときのアップカウント／ダウンカウントの変化点で、T C N T 3、T C N T 4 はそれぞれオーバーシュート／アンダーシュートを発生します。

このとき、チャネル 3 の I M F A フラグおよびチャネル 4 の O V F フラグをセットする条件は通常の場合とは異なります。また、バッファ動作での転送条件も異なります。

このタイミングを図 8.37、図 8.38 に示します。




図 8.37 オーバーシュート時のタイミング




図 8.38 アンダショット時のタイミング

チャネル3のIMFAフラグはアップカウント時に、チャネル4のOVFフラグはアンダフローのみ、それぞれ“1”にセットされます。

バッファ動作を設定されたBRは、アップカウント動作時のコンペアマッチA3またはT C N T 4のアンダフローによってGRに転送されます。

#### (4) 相補 PWM モードでの G R の設定値

相補 PWM モードでの G R の設定および動作中の変更については、以下の点に注意してください。

##### ① 初期値

H' 0000～T - 1 (T : T C N T 3 の初期設定値) の設定は禁止です。

なお、カウントスタート後、最初に発生するコンペアマッチ A 3 のタイミング以後では、この設定も可能です。

##### ② 設定値の変更方法

バッファ動作を使用してください。直接 G R にライトすると、正しく波形出力されない場合があります。

##### ③ 設定値変更時の注意




図 8.39 バッファ動作による G R の設定値変更例(1)

##### (a) アップカウントからダウンカウントへの変化時のバッファ転送

G R の内容が G R A 3 - T + 1 ~ G R A 3 の範囲内であるとき、この範囲外の値は転送しないでください。また、G R の内容がこの範囲外であるとき、この範囲内の値は転送しないでください。

バッファ動作による G R の設定変更時の注意(1)を図 8.40 に示します。




図 8.40 バッファ動作による G R の設定変更時の注意(1)

(b) ダウンカウントからアップカウントへの変化時のバッファ転送

G R の内容が H' 0000～T - 1 の範囲であるとき、この範囲外の値は転送しないでください。

また、G R の内容がこの範囲外であるとき、この範囲内の値は転送しないでください。

バッファ動作による G R の設定変更時の注意(2)を図 8.41 に示します。




図 8.41 バッファ動作による G R の設定変更時の注意(2)

(c) G R の設定をカウント領域 (H' 0000～G R A 3) 外とするとき

デューティ 0 %、8.0% の波形を出力する場合、G R の設定をカウント領域外とすることにより実現可能です。このとき、カウント領域外の設定値を B R にライトしたときのカウント方向（アップ／ダウンカウント）と、カウント領域内にもどる設定値を B R にライトするときのカウント方向が同一となるようにしてください。




図 8.42 バッファ動作による G R の設定値変更例(2)

上記設定は、G R A 3 のコンペアマッチまたは T C N T 4 のアンダフローが発生したことを検出して、B R へライトすることによって実現可能です。

#### 8.4.7 位相計数モード

位相計数モードは、2本の外部クロック入力(TCLKA、TCLKB端子)の位相差を検出し、TCNT2をアップ／ダウンカウントします。

位相計数モードに設定すると、TCR2のTPSC2～TPSC0ビット、CKEG1、CKEG0ビットの設定に関わらずTCLKA、TCLKB端子は自動的に外部クロック入力端子として機能し、またTCNT2はアップ／ダウンカウンタとなります。ただし、TCR2のCCLR1、CCLR0ビット、TIOR2、TIER2、TSR2、GRA2、GRB2は有効ですので、インプットキャプチャ／アウトプットコンペア機能や割込み要因は使用することができます。

位相計数モードはチャネル2のみがもつ機能です。

##### (1) 位相計数モードの設定手順例

位相計数モードの設定手順例を図8.43に示します。




図8.43 位相計数モードの設定手順例

## (2) 位相計数モードの動作例

位相計数モードの動作例を図8.44に、T C N T 2 のアップ／ダウンカウント条件を表8.9にそれぞれ示します。

位相計数モードでは、TCLKA、TCLKB端子の立上がり（↑）／立下がり（↓）の両エッジでカウントされます。このとき、TCLKA、TCLKBの位相差およびオーバラップはそれぞれ1.5ステート以上、パルス幅は2.5ステート以上必要です。

T C N T 2 の値




図8.44 位相計数モードの動作例

表8.9 アップ／ダウンカウント条件

カウント方向	アップカウント				ダウンカウント			
	TCLKB	↑	High	↓	Low	High	↓	Low
TCLKA	Low	↑	High	↓	↓	Low	↑	High




図8.45 位相計数モード時の位相差、オーバラップおよびパルス幅

#### 8.4.8 バッファ動作

バッファ動作は、G Rをアウトプットコンペアレジスタに設定した場合、G Rをインプットキャプチャレジスタに設定した場合、リセット同期P W Mモード時、および相補P W Mモード時で機能が異なります。

バッファ動作はチャネル3、4のみがもつ機能です。

上記の条件でバッファ動作に設定すると以下のように動作します。

##### ① G Rがアウトプットコンペアレジスタの場合

コンペアマッチが発生すると当該チャネルのB Rの値が、G Rに転送されます。

この動作を図8.46に示します。




図8.46 コンペアマッチバッファ動作

##### ② G Rがインプットキャプチャレジスタの場合

インプットキャプチャが発生するとTCNTの値をG Rに転送すると同時に、それまで格納されていたG Rの値をBRに転送します。

この動作を図8.47に示します。




図8.47 インプットキャプチャバッファ動作

### ③ 相補 PWM モードの場合

T C N T 3、T C N T 4 のカウント方向が変化すると B R の値が G R に転送されます。このとき、B R から G R への転送は以下のタイミングで行われます。

- ・ T C N T 3 と G R A 3 がコンペアマッチしたとき
- ・ T C N T 4 がアンダフローしたとき

### ④ リセット同期 PWM モードの場合

コンペアマッチ A 3 により B R の値が、G R に転送されます。

#### (1) バッファ動作の設定手順例

バッファ動作の設定手順例を図 8.48 に示します。



図 8.48 バッファ動作の設定手順例

## (2) バッファ動作例

G R Aをアウトプットコンペアレジスタに設定し、G R AとB R Aをバッファ動作に設定したときの動作を図8.49に示します。

T C N TがコンペアマッチBによりクリアされる周期カウント動作をしている場合の例です。また、TIOCA、TIOCB端子は、それぞれコンペアマッチA、Bによるトグル出力が設定されています。

バッファ動作が設定されているため、コンペアマッチAでTIOCA端子がトグル出力を行うと同時に、B R Aの値がG R Aに転送されます。この動作をコンペアマッチAが発生するたびに繰り返します。

この転送タイミングを図8.50に示します。




図8.49 バッファ動作例(1)（アウトプットコンペアレジスタに対するバッファ動作）




図 8.50 バッファ動作時のコンペアマッチタイミング例

G R Aをインプットキャプチャレジスタに設定し、G R AとB R Aをバッファ動作に設定したときの動作を図8.51に示します。

T C N TがインプットキャプチャBによりカウンタクリアされる場合の例です。TIOCB端子のインプットキャプチャ入力エッジは、立下がりエッジが選択され、また、TIOCA端子のインプットキャプチャ入力エッジは、立上がり／立下がりの両エッジが選択されているとします。バッファ動作が設定されているため、インプットキャプチャAによりT C N Tの値がG R Aに格納されると同時に、それまで格納されていたG R Aの値がB R Aに転送されます。

この転送タイミングを図8.52に示します。




図8.51 バッファ動作例(2)（インプットキャプチャレジスタに対するバッファ動作）




図 8.52 バッファ動作時のインプットキャプチャタイミング

相補 PWM モード時、G R B 3 と B R B 3 をバッファ動作に設定したときの動作例を図 8.53 に示します。

バッファ動作を使用して G R B 3 > G R A 3 とすることにより、デューティ 0 % の PWM 波形を生成した場合の例です。

B R B から G R B への転送は、T C N T 3 と G R A 3 がコンペマッチしたとき、および T C N T 4 がアンダーフローしたときに行われます。

T C N T 3、T C N T 4 の値




図 8.53 バッファ動作例(4)（相補 PWM モード時のバッファ動作）

#### 8.4.9 ITU出力タイミング

チャネル3、4のITU出力は、TOER、TOCRの設定および外部トリガにより、出力を禁止したり反転したりすることができます。

##### (1) TOERによるITU出力の許可／禁止タイミング

TOERのマスティネーブルビットを“0”にクリアして、ITU出力を禁止する場合の例です。対応する入出力ポートのDR、DDRをあらかじめ設定しておくことにより、任意の値を出力することができます。

TOERによるITU出力を許可／禁止するタイミングを図8.54に示します。




図8.54 TOERへのライトによるITU出力禁止タイミングの例

## (2) 外部トリガによる I T U 出力禁止タイミング

リセット同期 PWM モードまたは相補 PWM モード時に、TOCR の XTGD ビットが“0”にクリアされている状態でチャネル 1 のインプットキャプチャ A 信号が発生すると、TOER のマスクタイネーブルビットが“0”にクリアされ ITU 出力が禁止されます。

このタイミングを図 8.55 に示します。




図 8.55 外部トリガによる ITU 出力禁止タイミングの例

### (3) T O C Rによる出力反転タイミング

リセット同期 PWMモードまたは相補 PWMモード時に、T O C Rのアウトプットレベルセレクト（O L S 4、O L S 3）ビットを反転することにより、出力レベルを反転することができます。このタイミングを図 8.56に示します。




図 8.56 T O C Rへのライトによる I T U出力レベル反転タイミングの例

## 8.5 割込み

I T Uの割込み要因には、インプットキャプチャ／コンペアマッチ割込み、オーバフロー割込みの2種類があります。

### 8.5.1 ステータスフラグのセットタイミング

#### (1) コンペアマッチ時のIMFA、IMFBフラグのセットタイミング

IMFフラグは、GRとTCNTが一致したときに発生するコンペアマッチ信号により“1”にセットされます。コンペアマッチ信号は、一致した最後のステート（TCNTが一致したカウント値を更新するタイミング）で発生します。したがって、TCNTとGRが一致した後、TCNT入力クロックが発生するまでコンペアマッチ信号は発生しません。

図8.57にIMFフラグのセットタイミングを示します。




図8.57 コンペアマッチ時のIMFA、IMFBフラグのセットタイミング

(2) インプットキャプチャ時のIMFA、IMFBフラグのセットタイミング

インプットキャプチャ信号の発生によりIMFフラグは“1”にセットされ、同時にTCNTの値が対応するGRに転送されます。

このタイミングを図8.58に示します。




図8.58 インプットキャプチャ時のIMFA、IMFBフラグのセットタイミング

(3) オーバフローフラグ(OVF)のセットタイミング

OVFフラグは、TCNTがオーバフロー ( $H' FFFF \rightarrow H' 0000$ ) したとき、またはアンダフロー ( $H' 0000 \rightarrow H' FFFF$ ) したときに“1”にセットされます。

このときのタイミングを図8.59に示します。




図8.59 OVFフラグのセットタイミング

### 8.5.2 ステータスフラグのクリアタイミング

ステータスフラグは C P U が “1” の状態をリードした後 “0” をライトするとクリアされます。このタイミングを図 8.60 に示します。




図 8.60 ステータスフラグのクリアタイミング

### 8.5.3 割込み要因

I T Uは各チャネルごとにコンペアマッチ／インプットキャプチャA割込み、コンペアマッチ／インプットキャプチャB割込み、およびオーバフロー割込みをもっています。これら2種類の割込み計15本の割込みは、それぞれ独立のベクタアドレスが割り付けられています。割込み要求フラグが“1”にセットされ、かつ割込み許可ビットが“1”にセットされているとき、当該割込みが要求されます。

チャネル間の優先順位は、I P R A、I P R Bにより変更可能です。詳細は「第5章 割込みコントローラ」を参照してください。

I T Uの割込み要因を表8.10に示します。

表8.10 I T U割込み要因

チャネル	割込み要因	内 容	優先順位*
0	I M I A 0 I M I B 0 O V I 0	コンペアマッチ／インプットキャプチャA 0 コンペアマッチ／インプットキャプチャB 0 オーバフロー 0	高 ↑
1	I M I A 1 I M I B 1 O V I 1	コンペアマッチ／インプットキャプチャA 1 コンペアマッチ／インプットキャプチャB 1 オーバフロー 1	
2	I M I A 2 I M I B 2 O V I 2	コンペアマッチ／インプットキャプチャA 2 コンペアマッチ／インプットキャプチャB 2 オーバフロー 2	
3	I M I A 3 I M I B 3 O V I 3	コンペアマッチ／インプットキャプチャA 3 コンペアマッチ／インプットキャプチャB 3 オーバフロー 3	
4	I M I A 4 I M I B 4 O V I 4	コンペアマッチ／インプットキャプチャA 4 コンペアマッチ／インプットキャプチャB 4 オーバフロー 4	低

【注】\* リセット直後の初期状態について示しています。チャネル間の優先順位はI P R A、I P R Bにより変更可能です。

## 8.6 使用上の注意

I T Uの動作中、次のような競合や動作が起こりますので、注意してください。

### (1) T C N T のライトとクリアの競合

T C N T のライトサイクル中のT 3ステートで、カウントクリア信号が発生すると、T C N Tへの書き込みサイクルは行われずT C N T のクリアが優先されます。

このタイミングを図8.61に示します。




図 8.61 T C N T のライトとクリアの競合

(2) T C N T のワードライトとカウントアップの競合

T C N T のワードライトサイクル中の T 3 ステートでカウントアップが発生しても、カウントアップされずカウンタライトが優先されます。

このタイミングを図 8.62 に示します。




図 8.62 T C N T のワードライトとカウントアップの競合

### (3) T C N T のバイトライトとカウントアップの競合

T C N T のバイトライトサイクル中のT 2ステートまたはT 3ステートでカウントアップが発生しても、ライトを行った側のバイトデータはカウントアップされず、カウンタライトが優先されます。ライトを行わなかった側のバイトデータもカウントアップされずライトする前の内容となります。

このタイミングを図8.63に示します。

T C N T H のバイトライトサイクル中のT 2ステートでカウントアップが発生した場合の例です。




図8.63 T C N T のバイトライトとカウントアップの競合

(4) G R のライトとコンペアマッチの競合

G R のライトサイクル中の T<sub>3</sub> ステートでコンペアマッチが発生しても、G R のライトが優先され、コンペアマッチ信号は禁止されます。

このタイミングを図 8.64 に示します。




図 8.64 G R のライトとコンペアマッチの競合

(5) T C N T のライトとオーバフロー／アンダフローとの競合

T C N T のライトサイクル中の T 3 ステートでオーバフローが発生した場合、カウントアップされずカウンタライトが優先されます。このとき O V F フラグは “1” にセットされます。アンダフローの場合も同様です。

このタイミングを図 8.65 に示します。




図 8.65 T C N T のライトとオーバフローの競合

(6) GRのリードとインプットキャプチャの競合

GRのリードサイクル中のT3ステートで、インプットキャプチャ信号が発生すると、リードされるデータはインプットキャプチャ転送前のデータです。

このタイミングを図8.66に示します。




図 8.66 GRのリードとインプットキャプチャの競合

(7) インプットキャプチャによるカウンタクリアとカウントアップの競合

インプットキャプチャ信号とカウントアップ信号が同時に発生すると、カウントアップされずインプットキャプチャによるカウンタクリアが優先されます。また、G Rにはカウンタクリア前のT C N Tの内容が転送されます。

このタイミングを図8.67に示します。




図8.67 インプットキャプチャによるカウンタクリアとカウントアップの競合

### (8) G R のライトとインプットキャプチャの競合

G R のライトサイクル中の T 3 ステートで、インプットキャプチャ信号が発生すると、G R への書き込みは行われず、インプットキャプチャが優先されます。

このタイミングを図 8.68 に示します。




図 8.68 G R のライトとインプットキャプチャの競合

### (9) 周期設定上の注意事項

コンペアマッチによるカウンタクリアを設定した場合、T C N T は G R の値と一致した最後のステート (T C N T が一致したカウント値を更新するタイミング) でクリアされます。このため、実際のカウンタ周波数は次の式のようになります。

$$f = \frac{\phi}{(N + 1)}$$

( $f$  : カウンタ周波数、 $\phi$  : 動作周波数、 $N$  : G R の設定値)

#### ⑩ BRのライトとインプットキャプチャの競合

BRをインプットキャプチャバッファレジスタとして使用しているとき、ライトサイクル中のT<sub>3</sub>ステートでインプットキャプチャ信号が発生すると、BRへのライトは行われずバッファ動作が優先されます。

このタイミングを図8.69に示します。





図8.69 BRのライトとインプットキャプチャの競合

## (11) 同期動作時のライト動作に関する注意事項

同期動作を設定した状態で、T C N T のバイトライトを行った場合、同期しているすべてカウンタはアドレスで指定した T C N T と、16ビットすべて同じ値となります。

(例) チャネル 2、3 を同期モードで指定した場合

- ・チャネル 2 / チャネル 3 へのバイトライト




チャネル 2 上位へ  
A をバイトライト

チャネル 3 下位へ  
A をバイトライト




上位バイト 下位バイト




上位バイト 下位バイト

- ・チャネル 2 / チャネル 3 へのワードライト



チャネル 2 または  
チャネル 3 へ A B  
をワードライト



上位バイト 下位バイト

## (12) リセット同期 PWM モード / 相補 PWM モード 設定時の注意事項

T F C R の C M D 1、C M D 0 ビットを設定するときは、次のことに注意してください。

- ① C M D 1、C M D 0 ビットへのライトは、T C N T 3、T C N T 4 が停止中に行ってください。
- ② リセット同期 PWM モードと相補 PWM モードの相互の設定変更は禁止されています。通常動作 (C M D 1 ビットを“0”にクリア) に設定した後に、リセット同期 PWM モードまたは相補 PWM モードに設定してください。

表 8.11(a) ITUの動作モード(チャネル 0)

১০৪

○ 設定可能な（有効）です。 — 設定は該動作モードに影響しません。

[注] • PWMモードでは、インプットキャプチャ機能は使用できません。また、コンペアマッチAとコンペアマッチBが同時に発生した場合、コンペアマッチ信号は禁止されます。

表8.11(b) ITUの動作モード(チャネル1)

動作モード	TSNC	TMDR				TFCR				Vジスタ設定				TCR1	
		MDF	FDI R	PWM	相補 PWM	リセット周期	バッファ動作	X TGD	出力	TOER	TIOR1	IOA	IOB	クリア選択	
同期プリセット	SYNC1="1"	—	—	○	—	—	—	—	—	—	○	○	○	○	○
PWMモード	○	—	—	PWM1="1"	—	—	—	—	—	—	—	—	—	*1	○
アウトプット コンペアA機能	○	—	—	PWM1="0"	—	—	—	—	—	—	—	—	—	10A2="0"	○
アウトプット コンペアB機能	○	—	—	○	—	—	—	—	—	—	—	—	—	他任意	○
インプット キャプチャA機能	○	—	—	PWM1="0"	—	—	—	○	—	—	—	—	—	10A2="0"	○
インプット キャプチャB機能	○	—	—	PWM1="0"	—	—	—	—	—	—	—	—	—	10B2="0"	○
カウントリセット アタマリ機能	○	—	—	○	—	—	—	—	—	—	—	—	—	他任意	○
同期リセット	SYNC1="1"	—	—	○	—	—	—	—	—	—	—	—	—	CCLR1="1" CCLR0="0"	○

## 《記号説明》

○ 設定可能(有效)です。 — 設定は当該動作モードに影響しません。

【注】\*1 PWMモードでは、インバットキープチャ機能は使用できません。また、コンペアマッチAとコンペアマッチBが同時に発生した場合、コンペアマッチ信号は禁止されます。

\*2 チャネル3とチャネル4が相補PWMモードまたはリセット同期PWMモードで動作している時ののみ有効となります。

表 8.11(c) ITU の動作モード (チャネル 2)

動作モード	T SNC	TMDR			TFCR			TOCR			TOER			TIOR2			TCR2	
		MDF	PDI R	PWM	相補 PWM	リセット同期 PWM	バッファ動作	X TGD	出力	マスター	IOA	IOB	クリア選択	クロック選択	遷移			
同期動作	SYNC2="1"	○	—	○	—	—	—	—	—	—	○	○	○	○	○	○	○	
同期プリセット	○	○	—	—	—	—	—	—	—	—	—	—	—	○	○	○	○	
PWMモード	○	○	—	PWM2="1"	—	—	—	—	—	—	—	—	—	○	○	○	○	
アウトプット コンペア A 機能	○	○	—	PWM2="0"	—	—	—	—	—	—	—	—	—	○	○	○	○	
アウトプット コンペア B 機能	○	○	—	○	—	—	—	—	—	—	—	—	—	○	○	○	○	
インプット + A 機能	○	○	—	PWM2="0"	—	—	—	—	—	—	—	—	—	○	○	○	○	
インプット + B 機能	○	○	—	PWM2="0"	—	—	—	—	—	—	—	—	—	○	○	○	○	
カウントアリア リセットアリア	○	○	—	○	—	—	—	—	—	—	—	—	—	○	○	○	○	
アタッチメント アリア	○	○	—	○	—	—	—	—	—	—	—	—	—	○	○	○	○	
同期制御	SYNC2="1"	○	—	○	—	—	—	—	—	—	—	—	—	○	○	○	○	
位相計数モード	○	MDR="1"	○	○	—	—	—	—	—	—	○	○	○	○	○	—	—	

## 《記号説明》

○ 設定可能 (有効) です。 — 設定は当該動作モードに影響しません。

【注】 • PWMモードでは、インプットチャネルとコンペアマッチBが同時に発生した場合、コンペアマッチ信号は禁止されます。

表8.11(d) | T Uの動作モード(チャネル3)

動作モード	TSNC		TMDR			TFCR			TOCR			TIOR3			TCR3	
	同期動作	MDF	FDIR	PWM	相補PWM	PWM	リトロ同期	バッファ動作	X TGD	出力	マスターイネーブル	IOA	LOB	クリア選択	クロック選択	
同期ブリセット SYNC3="1"	—	—	○	○	* <sup>3</sup>	○	○	—	—	○	* <sup>1</sup>	○	○	○	○	
PWMモード	○	—	—	PWM3="1"	CMD1="0"	CMD1="0"	○	—	—	○	—	—	○	○	○	
アウトプット コンペアA機能	○	—	—	PWM3="0"	CMD1="0"	CMD1="0"	○	—	—	○	IOA2="0" 他任意	○	○	○	○	
アウトプット コンペアB機能	○	—	—	○	CMD1="0"	CMD1="0"	○	—	—	○	○	IOB2="0" 他任意	○	○	○	
インプット キープ+ A機能	○	—	—	PWM3="0"	CMD1="0"	CMD1="0"	○	—	—	E A 3は無効他任意	IOA2="1" 他任意	○	○	○	○	
インプット キープ+ B機能	○	—	—	PWM3="0"	CMD1="0"	CMD1="0"	○	—	—	E B 3は無効他任意	IOA2="1" 他任意	○	○	○	○	
カ ク ウ リ ン ア タ 機 能 同期制御	○	—	—	○	CMD1="1" CMD0="0" は禁止	* <sup>4</sup> ○	○	—	—	○	* <sup>1</sup>	○	○	○	○	
相補PWMモード	○	—	—	○	CMD1="0"	CMD1="0"	○	—	—	○	* <sup>1</sup>	○	○	○	○	
リセット同期 PWMモード	○	—	—	○	CMD1="1" CMD0="0" は禁止	CMD1="1" CMD0="0" は禁止	○	—	—	○	* <sup>1</sup>	○	○	○	○	
バッファ動作 (BRA)	○	—	—	—	CMD1="1" CMD0="0"	CMD1="1" CMD0="1"	○	○	* <sup>6</sup>	○	—	—	—	—	○	
バッファ動作 (BRB)	○	—	—	—	○	○	○	○	BF3="1" 他任意	○	* <sup>1</sup>	○	○	○	○	

#### 《記号説明》

- 設定可能（有効）です。 —— 設定は当該動作モードに影響しません。

【注】<sup>\*1</sup> マスタイネーブルピットの設定は、波形出力動作時のみ有効となります。

<sup>\*2</sup> PWMモードでは、インプットキャプチャ機能は使用できません。また、コンペアマッチAとコンペアマッチBが同時に発生した場合、コンペアマッチ信号は禁止されます。

<sup>\*3</sup> 相補PWMモード設定時には、チャネル3とチャネル4を同時に同期動作に設定しないで下さい。

<sup>\*4</sup> インプットキャプチャAによるカウントクリアは、リセット同期PWMモード設定時には使用できません。

<sup>\*5</sup> 相補PWMモード設定時のクロック選択は、チャネル3とチャネル4を同一としてください。

<sup>\*6</sup> チャネル1のインプットキャプチャA機能を使用してください。

表8.11(e) ITUの動作モード(チャネル4)

動作モード	TSNC		TMDR		TFCR		TOCR		TOER		TIOR4		TCR4	
	同期動作	MDF	FDIR	PWM	PWM	相補	リセット同期	バッファ動作	XFTGD	出力	IOA	LOB	クリア選択	クロック選択
同期プリセット SYNC4="1"	—	—	○	○	*3	○	○	—	—	○	○	○	○	○
PWMモード	○	—	—	PWM4="1"	CMD1="0"	CMD1="0"	○	—	—	○	—	*1	○	○
アウトプット コンペアA機能	○	—	—	PWM4="0"	CMD1="0"	CMD1="0"	○	—	—	○	—	*2	○	○
アウトプット コンペアB機能	○	—	—	○	CMD1="0"	CMD1="0"	○	—	—	○	—	10A2="0"	○	○
インプット +A+A機能	○	—	—	PWM4="0"	CMD1="0"	CMD1="0"	○	—	—	○	○	10B2="0"	○	○
インプット +A+B機能	○	—	—	PWM4="0"	CMD1="0"	CMD1="0"	○	—	—	○	○	他任意	○	○
カウンタ/ リセット/ アタマ 機能	○	—	—	○	CMD1="1" CMD0="0"	CMD1="1" CMD0="0"	○	—	—	○	—	E A 4 は無 効他任意	○	○
リセット/ アタマ 機能	○	—	—	○	CMD1="1" CMD0="0"	CMD1="1" CMD0="0"	○	—	—	○	—	E B 4 は無 効他任意	○	○
同期カウント PWMモード	SYNC4="1"	—	—	○	CMD1="1" CMD0="0"	CMD1="1" CMD0="0"	○	—	—	○	—	10A2="1"	○	○
相補PWMモード	*3	○	—	—	CMD1="1" CMD0="0"	CMD1="1" CMD0="0"	○	—	—	○	—	10B2="1"	○	○
リセット同期 PWMモード	○	—	—	—	CMD1="1" CMD0="1"	CMD1="1" CMD0="1"	○	○	○	○	—	CCLR1="1"	○	○
バッファ動作 (BRA)	○	—	—	○	○	○	○	—	—	○	—	—	CCLR0="1"	○
バッファ動作 (BRB)	○	—	—	○	○	○	○	—	—	○	—	—	CCLR1="0"	○

#### 《記号説明》

- 設定可能（有効）です。 —— 設定は当該動作モードに影響しません。

【注】<sup>\*1</sup> マスター／ネーブルビットの設定は、波形出力動作時のみ有効となります。  
<sup>\*2</sup> PWMモードでは、インプットキャプチャ機能は使用できません。また、コンペアマッチAとコンペアマッチBが同時に発生した場合、コンペアマッチ信号は禁止されます。

<sup>\*3</sup> 相補PWMモード設定時には、チャネル3とチャネル4を同時に同期動作設定しないで下さい。

<sup>\*4</sup> リセット同期PWMモード設定時は、カウントクリア機能は有効ですが、TCNT4は独立動作しています。出力波形には影響しません。

<sup>\*5</sup> 相補PWMモード設定時のロック選択は、チャネル3とチャネル4を同一としてください。

<sup>\*6</sup> リセット同期PWMモード動作時は、TCR4の設定は有効ですが、TCNT4は独立動作しています。出力波形には影響しません。



# 9. プログラマブルタイミング パターンコントローラ (T P C)

## 第9章 目次

9. 1 概要	297
9. 1. 1 特長	297
9. 1. 2 ブロック図	298
9. 1. 3 端子構成	299
9. 1. 4 レジスタ構成	300
9. 2 各レジスタの構成	301
9. 2. 1 ポートAデータディレクションレジスタ (P A D D R)	301
9. 2. 2 ポートBデータディレクションレジスタ (P B D D R)	302
9. 2. 3 ポートBデータレジスタ (P B D R)	302
9. 2. 4 ネクストデータレジスタA (N D R A)	303
9. 2. 5 ネクストデータレジスタB (N D R B)	305
9. 2. 6 ネクストデータイネーブルレジスタA (N D E R A)	307
9. 2. 7 ネクストデータイネーブルレジスタB (N D E R B)	308
9. 2. 8 T P C出力コントロールレジスタ (T P C R)	309
9. 2. 9 T P C出力モードレジスタ (T P M R)	312
9. 3 動作説明	315
9. 3. 1 概要	315
9. 3. 2 出力タイミング	316
9. 3. 3 T P C出力通常動作	317
9. 3. 4 T P C出力ノンオーバラップ動作	319
9. 3. 5 インプットキャプチャによるT P C出力	321
9. 4 使用上の注意	322
9. 4. 1 T P C出力端子の動作	322
9. 4. 2 ノンオーバラップ動作時の注意	322



## 9. 1 概要

H 8 / 3 0 3 2 シリーズは、16ビットインテグレーテッドタイマユニット（I T U）をタイムベースとしてパルス出力を行うプログラマブルタイミングパターンコントローラ（T P C）を内蔵しています。T P Cは4ビット単位のT P C出力グループ3～0から構成されており、これらは同時に動作させることも、独立に動作させることも可能です。

### 9. 1. 1 特長

T P Cの特長を以下に示します。

#### ■出力データ16ビット

最大16ビットのデータ出力が可能で、T P C出力をビット単位に許可することができます。

#### ■4系統の出力可能

4ビット単位のグループで出力トリガ信号が選択可能で、最大4ビット×4系統の出力を行うことができます。

#### ■出力トリガ信号を選択可能


I T Uの4チャネルのコンペアマッチ信号の中から、グループごとに出力トリガ信号を選択することができます。

#### ■ノンオーバラップ動作

複数のパルス出力の間のノンオーバラップ期間を設定することができます。

### 9.1.2 ブロック図

T P C のブロック図を図 9.1 に示します。



#### 《記号説明》

T P M R : T P C 出力モードレジスタ

T P C R : T P C 出力コントロールレジスタ

N D E R B : ネクストデータタイネーブルレジスタ B

N D E R A : ネクストデータタイネーブルレジスタ A

P B D D R : ポート B データディレクションレジスタ

P A D D R : ポート A データディレクションレジスタ

N D R B : ネクストデータレジスタ B

N D R A : ネクストデータレジスタ A

P B D R : ポート B データレジスタ

P A D R : ポート A データレジスタ

図 9.1 T P C のブロック図

### 9.1.3 端子構成

TPCの端子構成を表9.1に示します。

表9.1 端子構成

名 称	略 称	入 出 力	機 能
TPC出力0	TP <sub>0</sub>	出 力	グループ0のパルス出力
TPC出力1	TP <sub>1</sub>	出 力	
TPC出力2	TP <sub>2</sub>	出 力	
TPC出力3	TP <sub>3</sub>	出 力	
TPC出力4	TP <sub>4</sub>	出 力	グループ1のパルス出力
TPC出力5	TP <sub>5</sub>	出 力	
TPC出力6	TP <sub>6</sub>	出 力	
TPC出力7	TP <sub>7</sub>	出 力	
TPC出力8	TP <sub>8</sub>	出 力	グループ2のパルス出力
TPC出力9	TP <sub>9</sub>	出 力	
TPC出力10	TP <sub>10</sub>	出 力	
TPC出力9.	TP <sub>11</sub>	出 力	
TPC出力12	TP <sub>12</sub>	出 力	グループ3のパルス出力
TPC出力13	TP <sub>13</sub>	出 力	
TPC出力14	TP <sub>14</sub>	出 力	
TPC出力15	TP <sub>15</sub>	出 力	

### 9.1.4 レジスタ構成

TPCのレジスタ構成を表9.2に示します。

表9.2 レジスタ構成

アドレス <sup>*1</sup>	名 称	略 称	R/W	初期値
H'FFD1	ポートAデータディレクションレジスタ	P ADDR	W	H'00
H'FFD3	ポートAデータレジスタ	P ADR	R/(W) <sup>*2</sup>	H'00
H'FFD4	ポートBデータディレクションレジスタ	P B D D R	W	H'00
H'FFD6	ポートBデータレジスタ	P B D R	R/(W) <sup>*2</sup>	H'00
H'FFA0	TPC出力モードレジスタ	TP MR	R/W	H'F0
H'FFA1	TPC出力コントロールレジスタ	TP CR	R/W	H'FF
H'FFA2	ネクストデータイネーブルレジスタB	N DER B	R/W	H'00
H'FFA3	ネクストデータイネーブルレジスタA	N DER A	R/W	H'00
H'FFA5/ H'FFA7 <sup>*3</sup>	ネクストデータレジスタA	N D R A	R/W	H'00
H'FFA4/ H'FFA6 <sup>*3</sup>	ネクストデータレジスタB	N D R B	R/W	H'00

【注】<sup>\*1</sup> アドレスの下位16ビットを示しています。

<sup>\*2</sup> TPC出力として使用しているビットは、ライトできません。

<sup>\*3</sup> TPCRの設定によりTPC出力グループ0とTPC出力グループ1の出力トリガが同一の場合はN D R AのアドレスはH'FFA5となり、出力トリガが異なる場合はグループ0に対応するN D R AのアドレスはH'FFA7、グループ1に対応するN D R AのアドレスはH'FFA5となります。

同様に、TPCRの設定によりTPC出力グループ2とTPC出力グループ3の出力トリガが同一の場合はN D R BのアドレスはH'FFA4となり出力トリガが異なる場合はグループ2に対応するN D R BのアドレスはH'FFA6、グループ3に対応するN D R BのアドレスはH'FFA4となります。

## 9.2 各レジスタの説明

### 9.2.1 ポートAデータディレクションレジスタ (PADDR)

PADDRは8ビットのライト専用のレジスタで、ポートAの各端子の入出力方向をビット単位に設定します。

ビット:	7	6	5	4	3	2	1	0
	PA <sub>7</sub> DDR	PA <sub>6</sub> DDR	PA <sub>5</sub> DDR	PA <sub>4</sub> DDR	PA <sub>3</sub> DDR	PA <sub>2</sub> DDR	PA <sub>1</sub> DDR	PA <sub>0</sub> DDR
初期値:	0	0	0	0	0	0	0	0

R/W: W W W W W W W W

#### ポートAデータディレクション7~0

ポートAの各端子の入出力を選択するビットです。

ポートAはTP<sub>7</sub>~TP<sub>0</sub>端子との兼用端子となっています。TPC出力を行う端子に対応するビットは“1”にセットしてください。

PADDRの詳細は、「7.10 ポートA」を参照してください。

### 9.2.2 ポートAデータレジスタ (PADR)

PADRは8ビットのリード/ライト可能なレジスタで、TPC出力を使用する場合、グループ0、1の出力データを格納します。

ビット:	7	6	5	4	3	2	1	0
	PA <sub>7</sub>	PA <sub>6</sub>	PA <sub>5</sub>	PA <sub>4</sub>	PA <sub>3</sub>	PA <sub>2</sub>	PA <sub>1</sub>	PA <sub>0</sub>
初期値:	0	0	0	0	0	0	0	0

R/W: R/(W)\* R/(W)\* R/(W)\* R/(W)\* R/(W)\* R/(W)\* R/(W)\* R/(W)\* R/(W)\*

#### ポートAデータ7~0

TPC出力グループ0、1の出力データを格納するビットです。

【注】\* NDERAにより、TPC出力に設定されたビットはリード専用となります。

PADRの詳細は、「7.10 ポートA」を参照してください。

## 9.2.2 ポートBデータディレクションレジスタ (P B D D R)

P B D D R は 8 ビットのライト専用のレジスタで、ポートBの各端子の入出力方向をビット単位に設定します。

ビット :	7	6	5	4	3	2	1	0
初期値 :	0	0	0	0	0	0	0	0
R/W :	W	W	W	W	W	W	W	W

### ポートBデータディレクション 7~0

ポートBの各端子の入出力を選択するビットです。

ポートBはTP<sub>5</sub>~TP<sub>8</sub>端子との兼用端子となっています。T P C出力を行う端子に対応するビットは“1”にセットしてください。

P B D D R の詳細は、「7.11 ポートB」を参照してください。

## 9.2.3 ポートBデータレジスタ (P B D R)

P B D R は 8 ビットのリード／ライト可能なレジスタで、T P C出力を使用する場合、P B D R はグループ2、3の出力データを格納します。

ビット :	7	6	5	4	3	2	1	0
初期値 :	0	0	0	0	0	0	0	0
R/W :	R/(W)*							

### ポートBデータ 7~0

T P C出力グループ2、3の出力データを格納するビットです。

【注】\* N D E R Bにより、T P C出力に設定されたビットはリード専用となります。

P B D R の詳細は、「7.11 ポートB」を参照してください。

#### 9.2.4 ネクストデータレジスタA (N D R A)

N D R Aは8ビットのリード／ライト可能なレジスタで、T P C出力グループ1、0(TP<sub>1</sub>～TP<sub>0</sub>端子)の次の出力データを格納します。T P C出力をを行う場合、T P C Rで指定したI T Uのコンペアマッチが発生したときに、N D R Aの内容がP A D Rの対応するビットに転送されます。

N D R Aのアドレスは、T P C出力グループ0、1の出力トリガを同一に設定した場合と異なるように設定した場合とで異なります。

N D R Aはリセット、またはハードウェアスタンバイモード時にH'00にイニシャライズされます。ソフトウェアスタンバイモード時にはイニシャライズされません。

##### (1) T P C出力グループ0、1の出力トリガが同一の場合

T P C出力グループ0、1の出力トリガとなるコンペアマッチを同一にすると、N D R AのアドレスはH'FFA5となります。グループ1、0はそれぞれ上位4ビット、下位4ビットになります。このとき、アドレスH'FFA7はすべてリザーブビットとなります。リザーブビットはリードすると常に“1”が読み出され、ライトは無効です。

##### ① アドレス：H'FFA5

ビット：	7	6	5	4	3	2	1	0
	NDR7	NDR6	NDR5	NDR4	NDR3	NDR2	NDR1	NDR0
初期値：	0	0	0	0	0	0	0	0
R/W：	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
	ネクストデータ7～4				ネクストデータ3～0			
	T P C出力グループ1の次の 出力データを格納するビットです。				T P C出力グループ0の次の 出力データを格納するビットです。			

##### ② アドレス：H'FFA7

ビット：	7	6	5	4	3	2	1	0
	—	—	—	—	—	—	—	—
初期値：	1	1	1	1	1	1	1	1
R/W：	—	—	—	—	—	—	—	—
	リザーブビット							

(2) TPC出力グループ0、1の出力トリガが異なる場合

TPC出力グループ0、1の出力トリガとなるコンペアマッチを別にすると、NDRAの上位4ビット（グループ1）のアドレスはH'FFA5、NDRAの下位4ビット（グループ0）のアドレスはH'FFA7となります。このとき、アドレスH'FFA5のビット3～0、アドレスH'FFA7のビット7～4はリザーブビットとなります。リザーブビットはリードすると常に“1”が読み出され、ライトは無効です。

① アドレス：H'FFA5

ビット：	7	6	5	4	3	2	1	0
	NDR7	NDR6	NDR5	NDR4	—	—	—	—
初期値：	0	0	0	0	1	1	1	1
R/W：	R/W	R/W	R/W	R/W	—	—	—	—

ネクストデータ7～4

リザーブビット

TPC出力グループ1の次の  
出力データを格納するビットです。

② アドレス：H'FFA7

ビット：	7	6	5	4	3	2	1	0
	—	—	—	—	NDR3	NDR2	NDR1	NDR0
初期値：	1	1	1	1	0	0	0	0
R/W：	—	—	—	—	R/W	R/W	R/W	R/W

リザーブビット

ネクストデータ3～0

TPC出力グループ0の次の  
出力データを格納するビットです。

### 9.2.5 ネクストデータレジスタB (NDRB)

NDRBは8ビットのリード／ライト可能なレジスタで、TPC出力グループ3、2(TP<sub>15</sub>～TP<sub>8</sub>端子)の次の出力データを格納します。TPC出力を行う場合、TPCRで指定したITUのコンペアマッチが発生したときに、NDRBの内容がPBDRの対応するビットに転送されます。NDRBのアドレスは、TPC出力グループ2、3の出力トリガを同一に設定した場合と異なるように設定した場合とで異なります。

NDRBはリセット、またはハードウェアスタンバイモード時にH'00にイニシャライズされます。ソフトウェアスタンバイモード時にはイニシャライズされません。

#### (1) TPC出力グループ2、3の出力トリガが同一の場合

TPC出力グループ2、3の出力トリガとなるコンペアマッチを同一にすると、NDRBのアドレスはH'FFA4となります。グループ3、2はそれぞれ下位4ビット、上位4ビットになります。このとき、アドレスH'FFA6はすべてリザーブビットとなります。リザーブビットはリードすると常に“1”が読み出され、ライトは無効です。

##### ① アドレス : H'FFA4

ビット :	7	6	5	4	3	2	1	0
	NDR15	NDR14	NDR13	NDR12	NDR11	NDR10	NDR9	NDR8
初期値 :	0	0	0	0	0	0	0	0
R/W :	R/W	R/W	R/W	R/W	R/W	R/W	R/W	R/W
ネクストデータ15～12					ネクストデータ9.～8			
TPC出力グループ3の次の 出力データを格納します。					TPC出力グループ2の次の 出力データを格納します。			

##### ② アドレス : H'FFA6

ビット :	7	6	5	4	3	2	1	0
	—	—	—	—	—	—	—	—
初期値 :	1	1	1	1	1	1	1	1
R/W :	—	—	—	—	—	—	—	—
リザーブビット								

(2) TPC出力グループ2、3の出力トリガが異なる場合

TPC出力グループ2、3の出力トリガとなるコンペアマッチを別にすると、NDRBの上位4ビット(グループ3)のアドレスはH'FFA4、NDRBの下位4ビット(グループ2)のアドレスはH'FFA6となります。このとき、アドレスH'FFA4のビット3～0、アドレスH'FFA6のビット7～4はリザーブビットとなります。リザーブビットはリードすると常に“1”が読み出され、ライトは無効です。

① アドレス : H'FFA4

ビット :	7	6	5	4	3	2	1	0
	NDR15	NDR14	NDR13	NDR12	—	—	—	—
初期値 :	0	0	0	0	1	1	1	1
R/W :	R/W	R/W	R/W	R/W	—	—	—	—

ネクストデータ15～12                           リザーブビット

TPC出力グループ3の次の  
出力データを格納するビットです。

② アドレス : H'FFA6

ビット :	7	6	5	4	3	2	1	0
	—	—	—	—	NDR11	NDR10	NDR9	NDR8
初期値 :	1	1	1	1	0	0	0	0
R/W :	—	—	—	—	R/W	R/W	R/W	R/W

リザーブビット                           ネクストデータ9.～8

TPC出力グループ2の次の  
出力データを格納するビットです。

### 9.2.6 ネクストデータイネーブルレジスタA (N D E R A)

N D E R Aは8ビットのリード／ライト可能なレジスタで、T P C出力グループ1、0 (T P<sub>1</sub>～T P<sub>0</sub>端子) の許可／禁止をビット単位で選択します。

ビット：	7	6	5	4	3	2	1	0
	NDER7	NDER6	NDER5	NDER4	NDER3	NDER2	NDER1	NDER0
初期値：	0	0	0	0	0	0	0	0
R/W：	R/W							

#### ネクストデータイネーブル7～0

T P C出力グループ1、0を許可／禁止を選択するビットです。

N D E R AによりT P C出力が許可されたビットは、T P C Rで選択されたI T Uのコンペアマッチが発生すると、N D R Aの値がP A D Rの当該ビットに自動転送され出力値が更新されます。T P C出力を禁止されているビットについては、N D R AからP A D Rへの転送は行われず出力値も変化しません。

N D E R Aはリセット、またはハードウェアスタンバイモード時にH'00にイニシャライズされます。ソフトウェアスタンバイモード時にはイニシャライズされません。

#### ビット7～0：ネクストデータイネーブル7～0 (N D E R 7～N D E R 0)

T P C出力グループ1、0 (T P<sub>1</sub>～T P<sub>0</sub>端子) の許可／禁止をビット単位で選択します。

ビット7～0 N D E R 7～N D E R 0	説明
0	T P C出力T P <sub>1</sub> ～T P <sub>0</sub> を禁止 (N D R 7～N D R 0からP A <sub>1</sub> ～P A <sub>0</sub> への転送禁止) (初期値)
1	T P C出力T P <sub>1</sub> ～T P <sub>0</sub> を許可 (N D R 7～N D R 0からP A <sub>1</sub> ～P A <sub>0</sub> への転送許可)

### 9.2.7 ネクストデータイネーブルレジスタB (N D E R B)

N D E R B は 8 ビットのリード／ライト可能なレジスタで、T P C 出力グループ 3、2 (T P<sub>15</sub>～T P<sub>8</sub>端子) の許可／禁止をビット単位で選択します。

ビット :	7	6	5	4	3	2	1	0
初期値 :	0	0	0	0	0	0	0	0
R/W :	R/W							

#### ネクストデータイネーブル15～8

T P C 出力グループ 3、2 の許可／禁止を  
選択するビットです。

N D E R B により T P C 出力が許可されたビットは、T P C R で選択された I T U のコンペアマッチが発生すると、N D R B の値が P B D R の当該ビットに自動転送され出力値が更新されます。T P C 出力を禁止されているビットについては、N D R B から P B D R への転送は行われず出力値も変化しません。

N D E R B はリセット、またはハードウェアスタンバイモード時にH'00にイニシャライズされます。ソフトウェアスタンバイモード時にはイニシャライズされません。

#### ビット 7～0 : ネクストデータイネーブル15～8 (N D E R 15～N D E R 8)

T P C 出力グループ 3、2 (T P<sub>15</sub>～T P<sub>8</sub>端子) の許可／禁止をビット単位で選択します。

ビット 7～0	説明
N D E R 15～N D E R 8	
0	T P C 出力 T P <sub>15</sub> ～T P <sub>8</sub> を禁止 (N D R 15～N D R 8 から P B <sub>7</sub> ～P B <sub>0</sub> への転送禁止) (初期値)
1	T P C 出力 T P <sub>15</sub> ～T P <sub>8</sub> を許可 (N D R 15～N D R 8 から P B <sub>7</sub> ～P B <sub>0</sub> への転送許可)

## 9.2.8 TPC出力コントロールレジスタ (TPCR)

TPCRは8ビットのリード／ライト可能なレジスタで、TPC出力の出力トリガ信号をグループ単位で選択します。

ビット:	7	6	5	4	3	2	1	0
	G3CMS1	G3CMS0	G2CMS1	G2CMS0	G1CMS1	G1CMS0	G0CMS1	G0CMS0

初期値: 1 1 1 1 1 1 1 1

R/W: R/W R/W R/W R/W R/W R/W R/W R/W

グループ0コンペアマッチセレクト1、0  
TPC出力グループ0 (TP<sub>3</sub>～TP<sub>0</sub>) の出力トリガとなるコンペアマッチを選択するビットです。

グループ1コンペアマッチセレクト1、0  
TPC出力グループ1 (TP<sub>7</sub>～TP<sub>4</sub>) の出力トリガとなるコンペアマッチを選択するビットです。

グループ2コンペアマッチセレクト1、0  
TPC出力グループ2 (TP<sub>11</sub>～TP<sub>8</sub>) の出力トリガとなるコンペアマッチを選択するビットです。

グループ3コンペアマッチセレクト1、0  
TPC出力グループ3 (TP<sub>15</sub>～TP<sub>12</sub>) の出力トリガとなるコンペアマッチを選択するビットです。

TPCRは、リセットまたはハードウェアスタンバイモード時にH'FFにイニシャライズされます。ソフトウェアスタンバイモード時にはイニシャライズされません。

ビット7、6：グループ3コンペアマッチセレクト1、0 (G3CMS1、G3CMS0)

TPC出力グループ3 (TP<sub>15</sub>～TP<sub>12</sub>端子) の出力トリガとなるコンペアマッチを選択します。

ビット7 G3CMS1	ビット6 G3CMS0	説明
0	0	TPC出力グループ3 (TP <sub>15</sub> ～TP <sub>12</sub> 端子) の出力トリガは、ITUチャネル0のコンペアマッチ
	1	TPC出力グループ3 (TP <sub>15</sub> ～TP <sub>12</sub> 端子) の出力トリガは、ITUチャネル1のコンペアマッチ
1	0	TPC出力グループ3 (TP <sub>15</sub> ～TP <sub>12</sub> 端子) の出力トリガは、ITUチャネル2のコンペアマッチ
	1	TPC出力グループ3 (TP <sub>15</sub> ～TP <sub>12</sub> 端子) の出力トリガは、ITUチャネル3のコンペアマッチ (初期値)

ビット5、4：グループ2コンペアマッチセレクト1、0 (G2CMS1、G2CMS0)

TPC出力グループ2 (TP<sub>11</sub>～TP<sub>8</sub>端子) の出力トリガとなるコンペアマッチを選択します。

ビット5 G2CMS1	ビット4 G2CMS0	説明
0	0	TPC出力グループ2 (TP <sub>11</sub> ～TP <sub>8</sub> 端子) の出力トリガは、ITUチャネル0のコンペアマッチ
	1	TPC出力グループ2 (TP <sub>11</sub> ～TP <sub>8</sub> 端子) の出力トリガは、ITUチャネル1のコンペアマッチ
1	0	TPC出力グループ2 (TP <sub>11</sub> ～TP <sub>8</sub> 端子) の出力トリガは、ITUチャネル2のコンペアマッチ
	1	TPC出力グループ2 (TP <sub>11</sub> ～TP <sub>8</sub> 端子) の出力トリガは、ITUチャネル3のコンペアマッチ (初期値)

ビット3、2：グループ1コンペアマッチセレクト1、0 (G1CMS1、G1CMS0)

TPC出力グループ1 (TP<sub>3</sub>～TP<sub>4</sub>端子) の出力トリガとなるコンペアマッチを選択します。

ビット3 G1CMS1	ビット2 G1CMS0	説明
0	0	TPC出力グループ1 (TP <sub>3</sub> ～TP <sub>4</sub> 端子) の出力トリガは、ITUチャネル0のコンペアマッチ
	1	TPC出力グループ1 (TP <sub>3</sub> ～TP <sub>4</sub> 端子) の出力トリガは、ITUチャネル1のコンペアマッチ
1	0	TPC出力グループ1 (TP <sub>3</sub> ～TP <sub>4</sub> 端子) の出力トリガは、ITUチャネル2のコンペアマッチ
	1	TPC出力グループ1 (TP <sub>3</sub> ～TP <sub>4</sub> 端子) の出力トリガは、ITUチャネル3のコンペアマッチ (初期値)

ビット1、0：グループ0コンペアマッチセレクト1、0 (G0CMS1、G0CMS0)

TPC出力グループ0 (TP<sub>3</sub>～TP<sub>4</sub>端子) の出力トリガとなるコンペアマッチを選択します。

ビット1 G0CMS1	ビット0 G0CMS0	説明
0	0	TPC出力グループ0 (TP <sub>3</sub> ～TP <sub>4</sub> 端子) の出力トリガは、ITUチャネル0のコンペアマッチ
	1	TPC出力グループ0 (TP <sub>3</sub> ～TP <sub>4</sub> 端子) の出力トリガは、ITUチャネル1のコンペアマッチ
1	0	TPC出力グループ0 (TP <sub>3</sub> ～TP <sub>4</sub> 端子) の出力トリガは、ITUチャネル2のコンペアマッチ
	1	TPC出力グループ0 (TP <sub>3</sub> ～TP <sub>4</sub> 端子) の出力トリガは、ITUチャネル3のコンペアマッチ (初期値)

### 9.2.9 TPC出力モードレジスタ (TPMR)

TPMRは8ビットのリード／ライト可能なレジスタで、TPC出力を通常動作で行うか、ノンオーバラップ動作で行うかをグループ単位で指定します。

ビット：	7	6	5	4	3	2	1	0
初期値：	—	—	—	—	G3NOV	G2NOV	G1NOV	G0NOV
R/W：	1	1	1	1	0	0	0	0
	—	—	—	—	R/W	R/W	R/W	R/W
	<u>リザーブビット</u>							
<u>グループ3 ノンオーバラップ</u>								
TPC出力グループ3 (TP <sub>15</sub> ～TP <sub>12</sub> ) のノンオーバラップ動作を設定するビットです。								
<u>グループ2 ノンオーバラップ</u>								
TPC出力グループ2 (TP <sub>11</sub> ～TP <sub>8</sub> ) のノンオーバラップ動作を設定するビットです。								
<u>グループ1 ノンオーバラップ</u>								
TPC出力グループ1 (TP <sub>7</sub> ～TP <sub>4</sub> ) のノンオーバラップ動作を設定するビットです。								
<u>グループ0 ノンオーバラップ</u>								
TPC出力グループ0 (TP <sub>3</sub> ～TP <sub>0</sub> ) のノンオーバラップ動作を設定するビットです。								

ノンオーバラップ動作のTPC出力は、出力トリガとなるITUのGRBに出力波形の周期を、またGRAにノンオーバラップ期間を設定し、コンペアマッチA、Bで出力値を変化させます。

詳細は、「9.3.4 TPC出力ノンオーバラップ動作」を参照してください。

TPMRはリセット、またはハードウェアスタンバイモード時にH'F0にイニシャライズされます。ソフトウェアスタンバイモード時にはイニシャライズされません。

ビット7～4：リザーブビット

リザーブビットです。リードすると常に“1”が読み出されます。ライトは無効です。

### ビット3：グループ3ノンオーバラップ(G3NOV)

T P C出力グループ3(TP<sub>16</sub>～TP<sub>12</sub>端子)を通常動作させるか、ノンオーバラップ動作させるかを選択します。

ビット3	説明
G3NOV	
0	T P C出力グループ3は、通常動作(選択されたI T UのコンペアマッチAで出力値を更新します。)(初期値)
1	T P C出力グループ3は、ノンオーバラップ動作(選択されたI T UのコンペアマッチA、Bにより、1出力、0出力を独立に行うことができます。)

### ビット2：グループ2ノンオーバラップ(G2NOV)

T P C出力グループ2(TP<sub>11</sub>～TP<sub>8</sub>端子)を通常動作させるか、ノンオーバラップ動作させるかを選択します。

ビット2	説明
G2NOV	
0	T P C出力グループ2は、通常動作(選択されたI T UのコンペアマッチAで出力値を更新します。)(初期値)
1	T P C出力グループ2は、ノンオーバラップ動作(選択されたI T UのコンペアマッチA、Bにより、1出力、0出力を独立に行うことができます。)

### ビット1：グループ1ノンオーバラップ(G1NOV)

T P C出力グループ1(TP<sub>7</sub>～TP<sub>4</sub>端子)を通常動作させるか、ノンオーバラップ動作させるかを選択します。

ビット1	説明
G1NOV	
0	T P C出力グループ1は、通常動作(選択されたI T UのコンペアマッチAで出力値を更新します。)(初期値)
1	T P C出力グループ1は、ノンオーバラップ動作(選択されたI T UのコンペアマッチA、Bにより、1出力、0出力を独立に行うことができます。)

ビット 0 : グループ 0 ノンオーバラップ (G 0 N O V)

T P C 出力グループ 0 (TP<sub>s</sub>～TP<sub>e</sub>端子) を通常動作させるか、ノンオーバラップ動作させるかを選択します。

ビット 0 G 0 N O V	説明
0	T P C 出力グループ 0 は、通常動作（選択された I T U のコンペアマッチ A で出力値を更新します。） (初期値)
1	T P C 出力グループ 0 は、ノンオーバラップ動作（選択された I T U のコンペアマッチ A、B により、1 出力、0 出力を独立に行うことができます。）

## 9.3 動作説明

### 9.3.1 概要

TPC出力は、PADDR、PBDDRとNDERA、NDRBの対応するビットをそれぞれ“1”にセットすることにより許可状態となります。この状態では、対応するPADR、PBDRの内容が出力されます。

その後、TPCRで指定したコンペアマッチが発生すると、ビットに対応するNDRAおよびNDRBの内容がそれぞれPADRおよびPBDRに転送され、出力値が更新されます。

TPC出力動作を図9.2に示します。また、TPC動作条件を表9.3に示します。




図9.2 TPC出力動作

表9.3 TPC動作条件

N DER	D DR	端子機能
0	0	入力ポート
	1	出力ポート
1	0	入力ポート（ただし、コンペアマッチ時にNDRからDRの転送を行い、DRへのライトはできません）
	1	TPCパルス出力

次のコンペアマッチが発生するまでにNDRAおよびNDRBに出力データを書き込むことにより、コンペアマッチごとに最大16ビットのデータを順次出力することができます。

ノンオーバラップ動作については、「9.3.4 TPC出力ノンオーバラップ動作」を参照してください。

### 9.3.2 出力タイミング

T P C 出力許可状態で指定されたコンペアマッチが発生すると、N D R A / N D R B の内容がP A D R / P B D R に転送され、出力されます。

このタイミングを図 9.3 に示します。

コンペアマッチ A により、グループ 2、3 で通常出力を行った場合の例です。




図 9.3 N D R の内容が転送・出力されるタイミング（例）

### 9.3.3 TPC 出力通常動作

#### (1) TPC 出力通常動作の設定手順例

TPC 出力通常動作の設定手順例を図 9.4 に示します。





図 9.4 TPC 出力通常動作の設定手順例

## (2) TPC 出力通常動作例（5相パルス出力例）

TPC 出力を使用して一定周期で 5 相パルスを出力させた例を図 9.5 に示します。



① 出力トリガとする ITU の GRA をアウトプットコンペアレジスタに設定します。

GRA には周期を設定し、コンペアマッチ A によるカウンタクリアを選択します。また、TIER の IMIEA ビットを “1” にセットして、コンペアマッチ A 割込みを許可します。

② PBDDR と NDRB に H'F8 をライトし、TPCR の G3CMS1、G3CMS0 ビットおよび G2CMS1、G2CMS0 ビットにより出力トリガを①で選択した ITU のコンペアマッチに設定します。NDRB に出力データ H'80 をライトします。

③ ITU 当該チャネルの動作を開始しコンペアマッチ A が発生すると、NDRB の内容が PDR に転送され出力されます。

コンペアマッチ / インプットキャプチャ A (IMFA) 割込み処理で NDRB に次の出力データ H'C0 をライトします。


④ 以後、IMFA 割込みで順次 H'40、H'60、H'20、H'30、H'10、H'18、H'08、H'88…をライトすることで、5 相の 1 - 2 相パルス出力を行うことができます。

図 9.5 TPC 出力通常動作例（5 相パルス出力例）

### 9.3.4 TPC 出力ノンオーバラップ動作

#### (1) TPC 出力ノンオーバラップ動作の設定手順例

TPC 出力ノンオーバラップ動作の設定手順例を図 9.6 に示します。




- ① TIOR で GRA、GRB をアウトプットコンペアレジスタ（出力禁止）に選択してください。
- ② GRB に TPC 出力トリガの周期を、GRA にはノンオーバラップ期間をそれぞれ設定してください。
- ③ TCR の TPSC2～TPSC0 ビットでカウンタクロックを選択してください。また、CCLR1、CCLR0 ビットでカウンタクリア要因を選択してください。
- ④ TIER で IMF A 割込みを許可してください。
- ⑤ TPC で使用する入出力ポートの DR に出力初期値を設定してください。
- ⑥ TPC で使用する入出力ポートの DDR を “1” にセットしてください。
- ⑦ NDER の TPC 出力を行うビットを “1” にセットしてください。
- ⑧ TPCR で TPC 出力トリガとなる ITU のコンペアマッチを選択します。
- ⑨ TPMR でノンオーバラップ動作を行うグループを選択します。
- ⑩ NDR に TPC 出力の次の出力値を設定してください。
- ⑪ TSTR の STR ビットを “1” にセットして TCNT のカウント動作を開始してください。
- ⑫ IMF A 割込みが発生するごとに次の出力値を NDR に設定してください。

図 9.6 TPC 出力ノンオーバラップ動作の設定手順例

(2) TPC出力ノンオーバラップ動作例（4相の相補ノンオーバラップ出力例）

TPC出力を使用して4相の相補ノンオーバラップのパルスを出力させた例を図13.7に示します。



- ① 出力トリガとするITUのGRA、GRBをアウトプットコンペアレジスタに設定します。GRBには周期、GRAにはノンオーバラップ期間を設定し、コンペアマッチBによるカウンタクリアを選択します。また、TIERのIMIEAビットを”1”にセットして、IMFA割込みを許可します。
  - ② PBDDRとNDRBにH'FFをライトし、TPCRのG3CMS1、G3CMS0ビットおよびG2CMS1、G2CMS0ビットにより出力トリガを①で選択したITUのコンペアマッチに設定します。
- TPMRのG3NOV、G2NOVビットをそれぞれ“1”にセットして、ノンオーバラップ動作を設定します。

図9.7 TPC出力ノンオーバラップ動作例（4相の相補ノンオーバラップ出力例）(1)

NDRBに出力データH'95をライトします。

- ③ ITU当該チャネルの動作を開始すると、GRBのコンペアマッチで1出力→0出力の変化、GRAのコンペアマッチで0出力→1出力の変化を行います（0出力→1出力の変化はGRAの設定値分遅延することになります）。

IMFA割込み処理でNDRBに次回の出力データH'65をライトします。

- ④ 以後、IMFA割込みで順次H'59、H'56、H'95…をライトすることで、4相の相補ノンオーバラップ出力を発生することができます。

図9.7 TPC出力ノンオーバラップ動作例（4相の相補ノンオーバラップ出力例）(2)

### 9.3.5 インプットキャプチャによるTPC出力

TPC出力は、ITUのコンペアマッチだけではなく、インプットキャプチャによっても可能です。

TPCRによって選択されたITUのGRAがインプットキャプチャレジスタとして機能しているとき、インプットキャプチャ信号によりTPC出力を行います。

このタイミングを図9.8に示します。




図9.8 インプットキャプチャによるTPC出力例

## 9.4 使用上の注意

### 9.4.1 TPC出力端子の動作

TP<sub>0</sub>～TP<sub>15</sub>はITUとの兼用端子になっています。この端子は、ITUが出力許可状態になっているときには、TPC出力をを行うことができません。ただし、NDRからDRへの転送は、端子の状態にかかわらず常に行うことが可能です。

端子機能の変更は、出力トリガが発生しない状態で行ってください。

### 9.4.2 ノンオーバラップ動作時の注意

ノンオーバラップ動作時のNDRからDRの転送は以下のようになっています。

- (1) コンペアマッチAではNDRの内容を常にDRへ転送します。
- (2) コンペアマッチBではNDRの転送するビットの内容が“0”的きのみ転送を行います。“1”的きは転送を行いません。

ノンオーバラップ時のTPC出力動作を図9.9に示します。




図9.9 TPC出力ノンオーバラップ動作

したがって、コンペアマッチBを、コンペアマッチAよりも先に発生させることにより、“0”データの転送を“1”データの転送に先だって行うことが可能です。

この場合、コンペアマッチBが発生した後、コンペアマッチAが発生するまで（ノンオーバラップ期間）の間、NDRの内容を変更しないようにしてください。

これはIMFA割込みの割込み処理ルーチンでNDRに次のデータをライトすることによって実現できます。ただし、このライトは次のコンペアマッチBが発生する前に行なってください。

このタイミングを図9.10に示します。




図9.10 ノンオーバラップ動作とNDRライトタイミング



# 10. ウォッチドッグタイマ

## 第10章 目次

10.1 概要	327
10.1.1 特長	327
10.1.2 ブロック図	328
10.1.3 端子構成	328
10.1.4 レジスタ構成	329
10.2 各レジスタの説明	330
10.2.1 タイマカウンタ (T C N T)	330
10.2.2 タイマコントロール／ステータスレジスタ (T C S R)	331
10.2.3 リセットコントロール／ステータスレジスタ (R S T C S R)	334
10.2.4 レジスタ書換え時の注意	336
10.3 動作説明	338
10.3.1 ウォッチドッグタイマ時の動作	338
10.3.2 インターバルタイマ時の動作	339
10.3.3 オーバフローフラグ (O V F) セットタイミング	339
10.3.4 ウォッチドッグタイマリセット (W R S T) のセットタイミング	340
10.4 割込み	341
10.5 使用上の注意	341



## 10.1 概要

H8/3032シリーズは、ウォッチドッグタイマ(WDT)を内蔵しています。WDTには、システムの監視を行うウォッチドッグタイマとインターバルタイマの2つの機能があり、いずれかを選択することができます。

ウォッチドッグタイマはシステムの暴走などにより、タイマカウンタ(TCNT)の値が書き換えられずオーバフローすると、本LSIに対してもリセット信号を発生します。

また、インターバルタイマは、TCNTがオーバフローするごとにインターバルタイマ割込みを発生することができます。

### 10.1.1 特長

WDTの特長を以下に示します。

- 8種類のカウンタ入力クロックを選択可能

$\phi/2$ 、 $\phi/32$ 、 $\phi/64$ 、 $\phi/108$ 、 $\phi/256$ 、 $\phi/512$ 、 $\phi/2048$ 、 $\phi/4096$

- インターバルタイマとして使用可能

- TCNTがオーバフローするとリセット信号または割込みを発生


ウォッチドッグタイマ時にはリセット信号、インターバルタイマ時にはインターバルタイマ割込みを発生します。

- ウォッチドッグタイマの発生したリセット信号により、本LSI全体を内部リセット、同時にリセット信号を外部に出力可能

ウォッチドッグタイマ時にTCNTのオーバフローによってリセット信号を発生すると、本LSI全体は内部リセットされます。同時に、RES0端子からリセット信号を外部に出力し、システム全体をリセットすることができます。

### 10.1.2 ブロック図

図10.1にWDTのブロック図を示します。



《記号説明》

TCNT : タイマカウンタ

TCSR : タイマコントロール/ステータスレジスタ

RSTCSR : リセットコントロール/ステータスレジスタ

図10.1 WDTのブロック図

### 10.1.3 端子構成

WDTで使用する出力端子を表10.1に示します。

表10.1 端子構成

名 称	略 称	入出力	機 能
リセット出力	RESO	出力*	ウォッチドッグタイマのリセット信号の外部出力

【注】\* オープンドレイン出力端子です。

#### 10.1.4 レジスタ構成

表10.2にWDTのレジスタ構成を示します。

表10.2 レジスタ構成

アドレス <sup>*1</sup>		名 称	略 称	R/W	初期値
ライト時 <sup>*2</sup>	リード時				
H'FFA8	H'FFA8	タイマコントロール/ ステータスレジスタ	T C S R	R/(W) <sup>*3</sup>	H'18
	H'FFA9	タイマカウンタ	T C N T	R/W	H'00
H'FFAA	H'FFAB	リセットコントロール/ ステータスレジスタ	R S T C S R	R/(W) <sup>*3</sup>	H'3F

【注】<sup>\*1</sup> アドレスの下位16ビットを示しています。

<sup>\*2</sup> このアドレスから始まるワードデータとしてライトしてください。

<sup>\*3</sup> ビット7は、フラグをクリアするための“0”ライトのみ可能です。

## 10.2 各レジスタの説明

### 10.2.1 タイマカウンタ (T C N T)

T C N Tは、8ビットのリード／ライト\* 可能なアップカウンタです。

ビット：	7	6	5	4	3	2	1	0
初期値：	0	0	0	0	0	0	0	0
R/W：	R/W							

T C S RのT M Eビットを“1”にセットすると、T C S RのC K S 2～C K S 0ビットで選択された内部クロックにより、カウントアップを開始します。また、T C N Tの値がオーバフロー(H'FF→H'00)すると、T C S RのO V Fフラグが“1”にセットされます。

また、T C N Tはリセット、またはT M E = “0”的きH'00にイニシャライズされます。

【注】\* T C N Tは、容易に書き換えられないようにライト方法が一般のレジスタと異なります。  
詳細は「10.2.4 レジスタ書換え時の注意」を参照してください。

## 10.2.2 タイマコントロール／ステータスレジスタ (TCSR)

TCSRは、8ビットのリード／ライト<sup>\*1</sup>可能なレジスタで、TCNTに入力するクロックの選択、およびモードの選択などを行います。

ビット:	7	6	5	4	3	2	1	0
	OVF	WT/IT	TME	—	—	CKS2	CKS1	CKS0
初期値:	0	0	0	1	1	0	0	0
R/W:	R/(W) <sup>*2</sup>	R/W	R/W	—	—	R/W	R/W	R/W

クロックセレクト  
TCNTに入力するクロック  
を選択するビットです。

リザーブビット

タイマイネーブル  
TCNTの動作／停止を選択する  
ビットです。

タイマモードセレクト  
モードを選択するビットです。

オーバフローフラグ  
オーバフローしたことを示す  
ステータスフラグです。

ビット7～5はリセット、またはスタンバイモード時に各ビットとも“0”にイニシャライズされます。ビット2～0は、リセット時に各ビットとも“0”にイニシャライズされます。なお、ビット2～0はソフトウェアスタンバイモード時には、イニシャライズされずにソフトウェアスタンバイモードに遷移する直前の値を保持します。

【注】<sup>\*1</sup> TCSRは、容易に書き換えられないようにライト方法が一般のレジスタと異なります。  
詳細は「10.2.4 レジスタ書換時の注意」を参照してください。

<sup>\*2</sup> フラグをクリアするための“0”ライトのみ可能です。

### ビット7：オーバフローフラグ（O V F）

T C N T がオーバフロー ( $H'FF \rightarrow H'00$ ) したことを示すステータスフラグです。

ビット7	説明
O V F	
0	〔クリア条件〕 O V F = “1”の状態で、O V F フラグをリード後、O V F フラグに“0”をライトしたとき （初期値）
1	〔セット条件〕 T C N T が $H'FF \rightarrow H'00$ に変化したとき

### ビット6：タイマモードセレクト（W T / I T）

W D T をウォッチドッグタイマとして使用するか、インターバルタイマとして使用するかを選択するビットです。インターバルタイマ時はT C N T のオーバフローでインターバルタイマ割込み要求を発生します。また、ウォッチドッグタイマ時はT C N T のオーバフローでリセット信号を発生します。

ビット6	説明
W T / I T	
0	インターバルタイマを選択：インターバルタイマ割込み要求 （初期値）
1	ウォッチドッグタイマを選択：リセット信号を発生

### ビット5：タイマイネーブル（T M E）

T C N T の動作／停止を選択します。

ビット5	説明
T M E	
0	T C N T を $H'00$ にイニシャライズし、カウント動作は停止 （初期値）
1	T C N T はカウント動作

### ビット4、3：リザーブビット

リザーブビットです。リードすると常に“1”が読み出されます。ライトは無効です。

ビット2～0：クロックセレクト2～0（CKS2～0）

システムクロック（ $\phi$ ）を分周して得られる8種類の内部クロックからT C N Tに入力するクロックを選択するビットです。

ビット2	ビット1	ビット0	説明
CKS2	CKS1	CKS0	
0	0	0	$\phi / 2$ (初期値)
0	0	1	$\phi / 32$
0	1	0	$\phi / 64$
0	1	1	$\phi / 108$
1	0	0	$\phi / 256$
1	0	1	$\phi / 512$
1	1	0	$\phi / 2048$
1	1	1	$\phi / 4096$

### 10.2.3 リセットコントロール／ステータスレジスタ (RSTCSR)

RSTCSRは8ビットのリード／ライト<sup>\*1</sup>可能なレジスタで、ウォッチドッグタイマのオーバーフローによるリセット信号の発生状態のモニタ、およびリセット信号の外部への出力を制御します。

ビット:	7	6	5	4	3	2	1	0
初期値:	0	0	1	1	1	1	1	1
R/W:	R/(W) <sup>*2</sup>	R/W	—	—	—	—	—	—
							リザーブビット	

ビット7、6は、RES端子によるリセット信号でイニシャライズされます。ウォッチドッグタイマのオーバフローによるリセット信号ではイニシャライズされません。

【注】\*1 RSTCSRは、容易に書き換えられないように、ライト方法が一般のレジスタと異なります。詳細は「10.2.4 レジスタ書き換え時の注意」を参照してください。

\*<sup>2</sup> ビット7は、フラグをクリアするための“0”ライトのみ可能です。

### ビット7：ウォッチドッグタイマリセット (W R S T)

ウォッチドッグタイマ時にT C N Tがオーバフローし、リセット信号が発生したことを示すビットです。

オーバフローで発生したリセット信号により、本L S I全体が内部リセットされます。同時に、R S T O Eビットが“1”にセットされていると、このリセット信号をRES0端子から“Low”レベルを外部に出力し、システム全体のイニシャライズを行うことができます。

ビット7	説明
W R S T	
0	〔クリア条件〕 RES端子によるリセット信号または“0”をライトしたとき (初期値)
1	〔セット条件〕 ウォッチドッグタイマ時に、T C N Tがオーバフローし、リセット信号が発生したとき

### ビット6：リセット出力イネーブル (R S T O E)

ウォッチドッグタイマ時にT C N Tがオーバフローして発生したリセット信号のRES0端子からの出力の許可／禁止を選択します。

ビット6	説明
R S T O E	
0	リセット信号の外部出力を禁止 (初期値)
1	リセット信号の外部出力を許可

### ビット5～0：リザーブビット

リザーブビットです。リードすると常に“1”が読み出されます。ライトは無効です。

#### 10.2.4 レジスタ書換え時の注意

WDTのTCNT、TCSR、RSTCSRは、容易に書き換えられないよう、ライト方法が一般レジスタと異なります。リード／ライトの方法を以下に示します。

##### (1) TCNT、TCSRへのライト

TCNT、TCSRへライトする場合、必ずワード転送命令を使用してください。バイト命令では、ライトすることができます。図10.2にTCNT、TCSRへのライトデータを示します。

ライト時のアドレスは、TCNT、TCSRとも同一アドレスになっています。そのため、TCNT、TCSRへライトするときは、下位バイトをライトデータに、上位バイトをH'5A (TCNTのとき) またはH'A5 (TCSRのとき) にしてワード転送を行います。

これにより、下位バイトのデータがTCNT、またはTCSRへライトされます。

〈TCNTライト時〉

アドレス	H'FFA8*	15	8 7	0
		H'5A		ライトデータ

〈TCSRライト時〉

アドレス	H'FFA8*	15	8 7	0
		H'A5		ライトデータ

【注】\* アドレスの下位16ビットを示しています。

図10.2 TCNT、TCSRへのライトデータ

### (2) R S T C S Rへのライト


R S T C S Rへライトする場合、必ずワード転送命令を使用してください。バイト転送命令では、ライトすることができます。図10.3にR S T C S Rのライトデータを示します。

W R S Tビットへ“0”をライトする場合、上位バイトをH'A5、下位バイトをH'00としてワード転送を行います。これにより、下位バイトのデータ（H'00）がR S T C S RのW R S Tビットへライトされ、W R S Tビットが“0”にクリアされます。


R S T O Eビットへライトする場合、上位バイトをH'5A、下位バイトをライトデータとしてワード転送を行います。

これにより、下位バイトのデータがR S T O Eビットへライトされます。

〈W R S Tビットへ“0”をライトするとき〉



〈R S T O Eビットライト時〉



【注】\* アドレスの下位16ビットを示しています。

図10.3 R S T C S Rへのライトデータ

### (3) T C N T、T C S R、R S T C S Rのリード

T C N T、T C S R、R S T C S Rをリードする場合、アドレスH'FFA8にT C S R、H'FFA9にT C N T、H'FFABにR S T C S Rが割り当てられています。

したがって、一般的なレジスタと同様にリードしてください。リードの場合は、バイト転送命令を使用することができます。表10.3にT C N T、T C S R、R S T C S Rのリードを示します。

表10.3 T C N T、T C S R、R S T C S Rのリード

アドレス*	レジスタ
H'FFA8	T C S R
H'FFA9	T C N T
H'FFAB	R S T C S R

【注】\* アドレスの下位16ビットを示しています。

## 10.3 動作説明

以下にウォッチドッグタイマ時、インターバルタイマ時のWDTの動作について説明します。

### 10.3.1 ウォッチドッグタイマ時の動作

図10.4にウォッチドッグタイマ時の動作を示します。

ウォッチドッグタイマとして使用する場合は、TCSRのWT/ITビット、TMEビットをそれぞれ“1”にセットします。

プログラムではTCNTがオーバフローする前に、ソフトウェアでTCNTの値を書き換えて（通常はH'00をライト）、常にオーバフローが発生しないようにします。システムの暴走などにより、TCNTの値が書き換えられず、オーバフローすると、518ステート期間、本LSI内部をリセットします。

WDTによるリセット信号は、RES0端子から外部に出力し、外部システムをリセットすることができます。外部へのリセット信号は、132ステート期間出力されます。外部への出力の許可／禁止は、RSTCSRのRSTOEビットによって選択します。

WDTによるリセットとRES端子によるリセットは、同一ベクタです。そのため、RES端子によるリセットか、WDTによるリセットかは、RSTCSRのWRSTビットをチェックすることによって判別してください。

また、RES端子によるリセットとWDTのオーバフローによるリセットが同時に発生した場合は、RES端子によるリセットが優先されます。




図10.4 ウォッチドッグタイマモード時の動作

### 10.3.2 インターバルタイマ時の動作

図10.5にインターバルタイマ時の動作を示します。

インターバルタイマとして使用するには、TCSRのWT/ITビットを“0”にクリアし、TMEビットを“1”にセットします。

インターバルタイマとして動作しているときは、TCNTがオーバフローするごとに、インターバルタイマ割込み要求が発生します。これにより、一定時間ごとにインターバルタイマ割込みを発生させることができます。




図10.5 インターバルタイマ時の動作

### 10.3.3 オーバフローフラグ(OVF)セットタイミング

図10.6にOVFフラグのセットタイミングを示します。

TCSRのOVFフラグは、TCNTがオーバフローすると“1”にセットされます。このときに同時にウォッチドッグタイマ時にはリセット信号出力、インターバルタイマ時にはインターバルタイマ割込みが発生します。




図10.6 OVFフラグのセットタイミング

#### 10.3.4 ウォッチドッグタイマリセット (WRST) のセットタイミング

RSTCSRのWRSTビットは、TCSRのWT/ITビット、TMEビットをそれぞれ“1”にセットしたとき有効になります。

図10.7にWRSTビットのセット、および内部リセットタイミングを示します。

TCNTがオーバフローして、OVFフラグが“1”にセットされたとき、WRSTビットは“1”にセットされます。このとき同時に、本LSI全体に対して内部リセット信号を発生します。この内部リセット信号でOVFフラグは“0”にクリアされますが、WRSTビットは“1”にセットされたままです。したがって、リセット処理ルーチンの中で、必ずWRSTビットのクリアを行ってください。




図10.7 WRSTビットのセットおよび内部リセットタイミング

## 10.4 割込み

インターバルタイマ時、オーバフローによりインターバルタイマ割込み（W O V I）を発生します。インターバルタイマ割込みは T C S R の O V F フラグが “1” にセットされると常に要求されます。

## 10.5 使用上の注意

### (1) T C N T のライトとカウントアップの競合

図10.8に T C N T のライトとカウントアップの競合を示します。

T C N T のライトサイクル中の T<sub>3</sub> ステートでカウントアップが発生しても、カウントアップされずカウンタライトが優先されます。




図10.8 T C N T のライトとカウントアップの競合

### (2) C K S 2 ~ C K S 0 ビットの切り換え

C K S 2 ~ C K S 0 ビットを切り換えるときは、T C S R の T M E ビットを “0” にクリアし、T C N T を停止させてから行ってください。



# 11. シリアルコミュニケーション インターフェース

## 第11章 目次

11.1 概要	345
11.1.1 特長	345
11.1.2 ブロック図	346
11.1.3 端子構成	347
11.1.4 レジスタ構成	347
11.2 各レジスタの説明	348
11.2.1 レシーブシフトレジスタ (R S R)	348
11.2.2 レシーブデータレジスタ (R D R)	348
11.2.3 トランスマットシフトレジスタ (T S R)	349
11.2.4 トランスマットデータレジスタ (T D R)	349
11.2.5 シリアルモードレジスタ (S M R)	350
11.2.6 シリアルコントロールレジスタ (S C R)	354
11.2.7 シリアルステータスレジスタ (S S R)	358
11.2.8 ビットレートレジスタ (B R R)	363
11.3 動作説明	371
11.3.1 概要	371
11.3.2 調歩同期式モード時の動作	373
11.3.3 マルチプロセッサ通信機能	382
11.3.4 クロック同期式モード時の動作	389
11.4 S C I 割込み	398
11.5 使用上の注意	399



## 11.1 概要

H8/3032シリーズは、独立した1チャネルのシリアルコミュニケーションインターフェース（S C I : Serial Communication Interface）を備えています。

S C I は、調歩同期式通信とクロック同期式通信の2方式でシリアル通信ができます。また、複数のプロセッサ間のシリアル通信機能（マルチプロセッサ通信機能）を備えています。

### 11.1.1 特長

S C I の特長を以下に示します。

#### ■シリアル通信モードを調歩同期式モード／クロック同期式モードから選択可能

##### (a) 調歩同期式モード

キャラクタ単位で同期をとる調歩同期式方式でシリアルデータの通信を行います。Universal Asynchronous Receiver/Transmitter (U A R T) やAsynchronous Communication Interface Adapter (A C I A) など標準の調歩同期式通信用L S Iとのシリアルデータ通信が可能です。また、複数のプロセッサとシリアルデータ通信ができるマルチプロセッサ間通信機能を備えています。

シリアルデータ通信フォーマットを12種類のフォーマットから選択できます。

- ・データ長：7ビット／8ビット
- ・ストップビット長：1ビット／2ビット
- ・パリティ：偶数パリティ／奇数パリティ／パリティなし
- ・マルチプロセッサビット：“1”／“0”
- ・受信エラーの検出：パリティエラー、オーバランエラー、フレーミングエラーを検出
- ・ブレークの検出：フレーミングエラー発生時にRxD端子のレベルを直接リードすることによりブレークを検出できます。

##### (b) クロック同期式モード

クロックに同期してシリアルデータ通信を行います。クロック同期式通信機能を持つ他のL S Iとのシリアルデータ通信が可能です。

シリアルデータ通信フォーマットは1種類です。

- ・データ長：8ビット
- ・受信エラーの検出：オーバランエラーを検出

#### ■全二重通信が可能


独立した送信部と受信部を備えているので、送信と受信を同時に使うことができます。

また、送信部、および受信部ともにダブルバッファ構造になっていますのでシリアルデータの連続送信、連続受信ができます。

- 内蔵ボーレートジェネレータにより任意のビットレートを選択可能
- 送受信クロックソースを、ボーレートジェネレータからの内部クロック、またはSCK端子からの外部クロックから選択可能
- 4種類の割込み要因
  - 送信データエンプティ、送信終了、受信データフル、受信エラーの4種類の割込み要因があり、それぞれ独立に要求することができます。

### 11.1.2 ブロック図

図11.1にSCIのブロック図を示します。



#### 《記号説明》

- R S R : レシーブシフトレジスタ
- R D R : レシーブデータレジスタ
- T S R : トランスマットシフトレジスタ
- T D R : トランスマットデータレジスタ
- S M R : シリアルモードレジスタ
- S C R : シリアルコントロールレジスタ
- S S R : シリアルステータスレジスタ
- B R R : ビットレートレジスタ

図11.1 SCIのブロック図

### 11.1.3 端子構成

SCIは、表11.1に示すシリアル端子を持っています。

表11.1 端子構成

名 称	略 称	入出力	機 能
シリアルクロック端子	SCK	入出力	SCIのクロック入出力
レシーブデータ端子	RxD	入力	SCIの受信データ入力
トランスマットデータ端子	TxD	出力	SCIの送信データ出力

### 11.1.4 レジスタ構成

SCIには、表11.2に示す内部レジスタがあります。これらのレジスタにより調歩同期式モード／クロック同期式モードの指定、データフォーマットの指定、ビットレートの指定、および送信部／受信部の制御を行うことができます。

表11.2 レジスタ構成

アドレス <sup>*1</sup>	名 称	略 称	R/W	初期値
H'FFB0	シリアルモードレジスタ	S MR	R/W	H'00
H'FFB1	ビットレートレジスタ	B RR	R/W	H'FF
H'FFB2	シリアルコントロールレジスタ	S CR	R/W	H'00
H'FFB3	トランスマットデータレジスタ	T DR	R/W	H'FF
H'FFB4	シリアルステータスレジスタ	S SR	R/(W) <sup>*2</sup>	H'84
H'FFB5	レシーブデータレジスタ	R DR	R	H'00

【注】<sup>\*1</sup> アドレスの下位16ビットを示しています。

<sup>\*2</sup> フラグをクリアするための“0”ライトのみ可能です。

## 11.2 各レジスタの説明

### 11.2.1 レシーブシフトレジスタ (R S R)

R S R は、シリアルデータを受信するためのレジスタです。

ビット：



R / W：

— — — — — — — —


S C I は、R S R に RxD 端子から入力されたシリアルデータを L S B (ビット 0) から受信した順にセットし、パラレルデータに変換します。1 バイトのデータ受信を終了すると、データは自動的に R D R へ転送されます。

C P U から R S R を直接リード／ライトすることはできません。

### 11.2.2 レシーブデータレジスタ (R D R)

R D R は、受信したシリアルデータを格納するレジスタです。

ビット：



初期値：

0 0 0 0 0 0 0 0

R / W：

R R R R R R R R

S C I は、1 バイトのシリアルデータの受信が終了すると、R S R から R D R へ受信したシリアルデータを転送して格納し、受信動作を完了します。この後、R S R は受信可能になります。

このように、R S R と R D R はダブルバッファになっているため連続した受信動作が可能です。

R D R は、リード専用レジスタですので C P U からライトすることはできません。

R D R は、リセット、またはスタンバイモード時に H'00 にイニシャライズされます。

### 11.2.3 トランスマットシフトレジスタ (T S R)

T S Rは、シリアルデータを送信するためのレジスタです。

ビット：



R/W：

— — — — — — — —

S C Iは、T D Rから送信データを一旦T S Rに転送し、L S B（ビット0）から順にTxD端子に送り出すことでシリアルデータ送信を行います。


1バイトのデータ送信を終了すると自動的にT D RからT S Rへ次の送信データを転送し、送信を開始します。ただしS S RのT D R Eビットが“1”にセットされている場合には、T D RからT S Rへのデータ転送は行いません。

C P Uから、直接T S Rをリード／ライトすることはできません。

### 11.2.4 トランスマットデータレジスタ (T D R)

T D Rは、シリアル送信するデータを格納する8ビットのレジスタです。

ビット：



初期値：

1 1 1 1 1 1 1 1

R/W：

R/W R/W R/W R/W R/W R/W R/W R/W R/W

S C Iは、T S Rの空を検出すると、T D Rにライトされた送信データをT S Rに転送してシリアル送信を開始します。T S Rのシリアルデータ送信中にT D Rに次の送信データをライトしておくと、連続シリアル送信ができます。

T D Rは、常にC P Uによるリード／ライトが可能です。

T D Rは、リセット、またはスタンバイモード時にH'FFにイニシャライズされます。


### 11.2.5 シリアルモードレジスタ (S M R)

S M Rは、S C Iのシリアル通信フォーマットの設定と、ボーレートジェネレータのクロックソースを選択するための8ビットのレジスタです。

ビット:	7	6	5	4	3	2	1	0
C/A	CHR	PE	O/E	STOP	MP	CKS1	CKS0	

初期値: 0 0 0 0 0 0 0 0

R/W: R/W R/W R/W R/W R/W R/W R/W R/W



S M Rは、常にC P Uによるリード／ライトが可能です。

S M Rは、リセット、またはスタンバイモード時にH'00にイニシャライズされます。

### ビット7：コミュニケーションモード（C/A）

S C I の動作モードを調歩同期式モード／クロック同期式モードのいずれかから選択します。

ビット7	説明
C/A	
0	調歩同期式モード (初期値)
1	クロック同期式モード

### ビット6：キャラクタレンジス（C H R）

調歩同期式モードのデータ長を7ビット／8ビットデータのいずれかから選択します。クロック同期式モードではC H Rの設定にかかわらず、データ長は8ビットデータ固定です。

ビット6	説明
C H R	
0	8ビットデータ (初期値)
1	7ビットデータ*

【注】\* 7ビットデータを選択した場合、T D RのM S B（ビット7）は送信されません。

### ビット5：パリティイネーブル（P E）

調歩同期式モードでは、送信時にパリティビットの付加を、受信時にパリティビットのチェックを行うかどうかを選択します。クロック同期式モードでは、P Eビットの設定にかかわらずパリティビットの付加、およびチェックは行いません。

ビット5	説明
P E	
0	パリティビットの付加、およびチェックを禁止 (初期値)
1	パリティビットの付加、およびチェックを許可*

【注】\* P Eビットに“1”をセットすると送信時には、O/Eビットで指定した偶数、または奇数パリティを送信データに付加して送信します。受信時には、受信したパリティビットがO/Eビットで指定した偶数、または奇数パリティになっているかどうかをチェックします。

#### ビット4：パリティモード（O／E）

パリティの付加やチェックを偶数パリティ／奇数パリティのいずれで行うかを選択します。O／Eビットの設定は、調歩同期式モードでP Eビットに“1”を設定しパリティビットの付加やチェックを許可したときのみ有効になります。クロック同期式モードや、調歩同期式モードでパリティの付加やチェックを禁止している場合には、O／Eビットの指定は無効です。

ビット4	説明
O／E	
0	偶数パリティ * <sup>1</sup>
1	奇数パリティ * <sup>2</sup>

【注】\*<sup>1</sup> 偶数パリティに設定すると送信時には、パリティビットと送信キャラクタをあわせて、その中の“1”的数の合計が偶数になるようにパリティビットを付加して送信します。

受信時には、パリティビットと受信キャラクタをあわせて、その中の“1”的数の合計が偶数であるかどうかをチェックします。

\*<sup>2</sup> 奇数パリティに設定すると送信時には、パリティビットと送信キャラクタをあわせて、その中の“1”的数の合計が奇数になるようにパリティビットを付加して送信します。

受信時には、パリティビットと受信キャラクタをあわせて、その中の“1”的数の合計が奇数であるかどうかをチェックします。

#### ビット3：ストップビットレンジス（S T O P）

調歩同期式モードでのストップビットの長さを1ビット／2ビットのいずれかから選択します。S T O Pビットの設定は調歩同期式モードでのみ有効になります。クロック同期式モードに設定した場合にはストップビットは付加されませんので、このビットの設定は無効です。

ビット3	説明
S T O P	
0	1ストップビット * <sup>1</sup>
1	2ストップビット * <sup>2</sup>

【注】\*<sup>1</sup> 送信時には、送信キャラクタの最後尾に1ビットの1（ストップビット）を付加して送信します。

\*<sup>2</sup> 送信時には、送信キャラクタの最後尾に2ビットの1（ストップビット）を付加して送信します。

なお、受信時にはS T O Pビットの設定にかかわらず、受信したストップビットの1ビット目のみをチェックします。ストップビットの2ビット目が“1”的場合は、ストップビットとして扱いますが、“0”的場合は、次の送信キャラクタのスタートビットとして扱います。

## ビット2：マルチプロセッサモード（M P）

マルチプロセッサフォーマットを選択します。マルチプロセッサフォーマットを選択した場合、P Eビット、およびO/Eビットにおけるパリティの設定は無効になります。また、M Pビットの設定は、調歩同期式モードのときのみ有効です。クロック同期式モードでは、M Pビットの設定は無効です。

マルチプロセッサ通信機能については、「11.3.3 マルチプロセッサ通信機能」を参照してください。

ビット2	説明	
M P		
0	マルチプロセッサ機能の禁止	(初期値)
1	マルチプロセッサフォーマットを選択	

## ビット1、0：クロックセレクト1、0（C K S 1、0）

内蔵ボーレートジェネレータのクロックソースを選択します。C K S 1、0ビットの設定により $\phi$ 、 $\phi/4$ 、 $\phi/16$ 、 $\phi/64$ の4種類からクロックソースを選択できます。

クロックソースと、ビットレートレジスタの設定値、およびボーレートの関係については、「11.2.8 ビットレートレジスタ」を参照してください。

ビット1	ビット0	説明	
C K S 1	C K S 0		
0	0	$\phi$ クロック	(初期値)
0	1	$\phi/4$ クロック	
1	0	$\phi/16$ クロック	
1	1	$\phi/64$ クロック	

#### 11.2.6 シリアルコントロールレジスタ (SCR)

S C R は、 S C I の送信／受信動作、調歩同期式モードでのシリアルクロック出力、割込み要求の許可／禁止、および送信／受信クロックソースの選択を行うレジスタです。

S C R は、常に C P U によるリード／ライトが可能です。

SCRは、リセット、またはスタンバイモード時にH'00に初期化されます。

#### ビット7：トランスマットインターラプトイネーブル（TIE）

TDRからTSRへシリアル送信データが転送されSSRのTDRフラグが“1”にセットされたときに、送信データエンプティ割込み（TXI）要求の発生を許可／禁止します。

ビット7	説明
TIE	
0	送信データエンプティ割込み（TXI）要求の禁止* (初期値)
1	送信データエンプティ割込み（TXI）要求の許可

【注】\* TXI割込み要求の解除は、TDRフラグから“1”をリードした後、“0”にクリアするか、またはTIEビットを“0”にクリアすることで行うことができます。

#### ビット6：レシーブインターラプトイネーブル（RIE）

シリアル受信データがRSRからRDRへ転送されてSSRのRDRFフラグが“1”にセットされたとき、受信データフル割込み（RXI）要求、および受信エラー割込み（ERI）要求の発生を許可／禁止します。

ビット6	説明
RIE	
0	受信データフル割込み（RXI）要求、および受信エラー割込み（ERI）要求を禁止* (初期値)
1	受信データフル割込み（RXI）要求、および受信エラー割込み（ERI）要求を許可

【注】\* RXI、およびERI割込み要求の解除は、RDRF、またはFER、PER、ORERの各フラグから“1”をリードした後、“0”にクリアするか、RIEビットを“0”にクリアすることで行えます。

#### ビット5：トランスマットイネーブル（TE）

SCIのシリアル送信動作の開始を許可／禁止します。

ビット5	説明
TE	
0	送信動作を禁止* <sup>1</sup> (初期値)
1	送信動作を許可* <sup>2</sup>

【注】\*<sup>1</sup> SSRのTDRフラグは“1”に固定されます。

\*<sup>2</sup> この状態で、TDRに送信データをライトして、SSRのTDRフラグを“0”にクリアするとシリアル送信を開始します。

なお、TEビットを“1”にセットする前に必ずSMRの設定を行い送信フォーマットを決定してください。

#### ビット4：レシーブイネーブル（R E）

S C I のシリアル受信動作の開始を許可／禁止します。

ビット4	説明
R E	
0	受信動作を禁止* <sup>1</sup> (初期値)
1	受信動作を許可* <sup>2</sup>

【注】\*<sup>1</sup> R E ビットを“0”にクリアしてもR D R F、F E R、P E R、O R E R の各フラグは影響を受けず、状態を保持しますので注意してください。

\*<sup>2</sup> この状態で調歩同期式モードの場合はスタートビットを、クロック同期式モードの場合は同期クロック入力をそれぞれ検出すると、シリアル受信を開始します。

なお、R E ビットを“1”にセットする前に必ずS M R の設定を行い、受信フォーマットを決定してください。

#### ビット3：マルチプロセッサ割込み（M P I E）

マルチプロセッサ割込みを許可／禁止します。M P I E ビットの設定は、調歩同期式モードで、かつ、S M R のM P ビットが“1”に設定されている受信時にのみ有効です。

クロック同期式モードのとき、あるいはM P ビットが“0”的きにはM P I E ビットの設定は無効です。

ビット3	説明
M P I E	
0	マルチプロセッサ割込み禁止状態（通常の受信動作をします） 〔クリア条件〕 (1) M P I E ビットを“0”にクリア (2) M P B = “1”のデータを受信したとき (初期値)
1	マルチプロセッサ割込み許可状態* マルチプロセッサビットが“1”的データを受け取るまで受信割込み(R X I )要求、受信エラー割込み(E R I )要求、およびS S R のR D R F、F E R、O R E R の各フラグのセットを禁止します。

【注】\* R S R からR D R への受信データの転送、および受信エラーの検出とS S R のR D R F、F E R、O R E R の各フラグのセットは行いません。M P B = “1”を含む受信データを受信すると、S S R のM P B ビットを“1”にセットし、M P I E ビットを自動的に“0”にクリアし、R X I 、E R I 割込み要求の発生(S C R のT I E 、R I E ビットが“1”にセットされている場合)とF E R 、O R E R フラグのセットが許可されます。

## ビット2：トランスマットエンドインタラプトイネーブル（T E I E）

M S Bデータ送出時に有効な送信データがT D Rにないとき、送信終了割込み（T E I）要求の発生を許可／禁止します。

ビット2	説明
T E I E	
0	送信終了割込み（T E I）要求を禁止* （初期値）
1	送信終了割込み（T E I）要求を許可*

【注】\* T E Iの解除は、S S RのT D R E フラグから“1”をリードした後、“0”にクリアしてT E N D フラグを“0”にクリアするか、T E I E ビットを“0”にクリアすることで行うことができます。

## ビット1、0：クロックイネーブル1、0（C K E 1、0）

S C Iのクロックソースの選択、およびSCK端子からのクロック出力の許可／禁止を設定します。C K E 1 ビットとC K E 0 ビットの組み合わせによってSCK端子を入出力ポートにするか、シリアルクロック出力端子にするか、またはシリアルクロック入力端子にするかが決まります。

ただし、C K E 0 ビットの設定は調歩同期式モードで内部クロック動作（C K E 1 = “0”）時のみ有効です。クロック同期式モードのとき、および外部クロック動作（C K E = “1”）の場合はC K E 0 ビットの設定は無効です。また、S M RでS C Iの動作モードを決定したのち、C K E 1、C K E 0 の設定を行ってください。

S C Iのクロックソースの選択についての詳細は「11.3 動作説明」の表11.9を参照してください。

ビット1	ビット0	説明
C K E 1	C K E 0	
0	0	調歩同期式モード 内部クロック／SCK端子は入出力ポート* <sup>1</sup>
		クロック同期式モード 内部クロック／SCK端子は同期クロック出力* <sup>1</sup>
0	1	調歩同期式モード 内部クロック／SCK端子はクロック出力* <sup>2</sup>
		クロック同期式モード 内部クロック／SCK端子は同期クロック出力
1	0	調歩同期式モード 外部クロック／SCK端子はクロック入力* <sup>3</sup>
		クロック同期式モード 外部クロック／SCK端子は同期クロック入力
1	1	調歩同期式モード 外部クロック／SCK端子はクロック入力* <sup>3</sup>
		クロック同期式モード 外部クロック／SCK端子は同期クロック入力

【注】\*<sup>1</sup> 初期値

\*<sup>2</sup> ビットレートと同じ周波数のクロックを出力

\*<sup>3</sup> ビットレートの16倍の周波数のクロックを入力

### 11.2.7 シリアルステータスレジスタ (S S R)

S C I の動作状態を示すステータスフラグと、マルチプロセッサビットを内蔵した 8 ビットのレジスタです。

ビット :	7	6	5	4	3	2	1	0
	TDRE	RDRF	ORER	FER	PER	TEND	MPB	MPBT

初期値 : 1 0 0 0 0 1 0 0

R / W : R / (W)\* R R R / W

マルチプロセッサ

ビットトランスファー  
送信時のマルチプロセッサビットの値を設定するビットです。

マルチプロセッサビット

受信したマルチプロセッサビットを格納するビットです。

トランスマットエンド

送信終了を示すステータスフラグです。

パリティエラー

受信時にパリティエラーを検出したことを示すステータスフラグです。

フレーミングエラー

受信時にフレーミングエラーを検出したことを示すステータスフラグです。

オーバランエラー

受信時にオーバランエラーを検出したことを示すステータスフラグです。

レシーブデータレジスタフル

受信を完了し R D R にデータが格納されていることを示すステータスフラグです。

トランスマットデータレジスタエンプティ

T D R から T S R に送信データが転送され T D R にデータをライトすることが可能であることを示すステータスフラグです。

【注】\* フラグをクリアするための “0” ライトのみ可能です。

S S R は常に C P U からリード／ライトできます。ただし、T D R E、R D R F、O R E R、P E R、F E R の各フラグへ “1” をライトすることはできません。また、これらを “0” にクリアするためには、あらかじめ “1” をリードしておく必要があります。また、T E N D フラグ、およびM P B フラグはリード専用であり、ライトすることはできません。

S S R は、リセット、またはスタンバイモード時にH'84にイニシャライズされます。

#### ビット7：トランスマットデータレジスタエンプティ（T D R E）

T D R から T S R にデータ転送が行われ T D R に次のシリアル送信データをライトすることが可能になったことを示します。

ビット7 T D R E	説明
0	T D R に有効な送信データがライトされていることを表示 〔クリア条件〕 T D R E = “1” の状態をリードした後、“0” をライトしたとき
1	T D R に有効な送信データがないことを表示 〔セット条件〕 (1) リセット、またはスタンバイモード時 (2) S C R のT E ビットが “0” のとき (3) T D R から T S R にデータ転送が行われ T D R にデータライトが可能になったとき

#### ビット6：レシーブデータレジスタフル（R D R F）

受信したデータがR D R に格納されていることを示します。

ビット6 R D R F	説明
0	R D R に受信データが格納されていないことを表示 〔クリア条件〕 (1) リセット、またはスタンバイモード時 (2) R D R F = “1” の状態をリードした後、“0” をライトしたとき
1	R D R に受信データが格納されていることを表示 〔セット条件〕 シリアル受信が正常終了し、R S R からR D R へ受信データが転送されたとき

【注】 受信時にエラーを検出したとき、およびS C R のR E ビットを “0” にクリアしたときにはR D R およびR D R F フラグは影響を受けず以前の状態を保持します。

R D R F フラグが “1” にセットされたまま次のデータを受信完了するとオーバランエラーを発生し、受信データが失われますので注意してください。

### ビット5：オーバランエラー（O R E R）

受信時にオーバランエラーが発生して異常終了したことを示します。

ビット5 O R E R	説明
0	受信中、または正常に受信を完了したことを表示 〔クリア条件〕 (1) リセット、またはスタンバイモード時 (2) O R E R = “1” の状態をリードした後、“0” をライトしたとき
1	受信時にオーバランエラーが発生したことを表示 <sup>*2</sup> 〔セット条件〕 R D R F = “1” の状態で次のシリアル受信を完了したとき

【注】<sup>\*1</sup> S C RのR Eビットを“0”にクリアしたときには、O R E Rフラグは影響を受けず以前の状態を保持します。

<sup>\*2</sup> R D Rではオーバランエラーが発生する前の受信データを保持し、後から受信したデータが失われます。さらに、O R E R = “1”にセットされた状態で、以降のシリアル受信を続けることはできません。なお、クロック同期式モードでは、シリアル送信を続けることもできません。

### ビット4：フレーミングエラー（F E R）

調歩同期式モードで受信時にフレーミングエラーが発生して異常終了したことを示します。

ビット4 F E R	説明
0	受信中、または正常に受信を完了したことを表示 〔クリア条件〕 (1) リセット、またはスタンバイモード時 (2) F E R = “1” の状態をリードした後、“0” をライトしたとき
1	受信時にフレーミングエラーが発生したことを表示 〔セット条件〕 S C I が受信終了時に受信データの最後尾のストップビットが“1”であるかどうかをチェックし、ストップビットが“0”であったとき <sup>*2</sup>

【注】<sup>\*1</sup> S C RのR Eビットを“0”にクリアしたときには、F E Rフラグは影響を受けず以前の状態を保持します。

<sup>\*2</sup> 2ストップビットモードのときは、1ビット目のストップビットが“1”であるかどうかのみを判定し、2ビット目のストップビットはチェックをしません。なお、フレーミングエラーが発生したときの受信データはR D Rに転送されますが、R D R Fフラグはセットされません。さらに、F E Rフラグが“1”にセットされた状態においては、以降のシリアル受信を続けることはできません。また、クロック同期式モードでは、シリアル送信も続けることができません。

### ビット3：パリティエラー（P E R）

調歩同期式モードで、パリティを付加した受信時にパリティエラーが発生して異常終了したこと  
を示します。

ビット3	説明
P E R	
0	受信中、または正常に受信を完了したことを表示 <sup>*1</sup> 〔クリア条件〕 (1) リセット、またはスタンバイモード時 (2) P E R = “1”の状態をリードした後、“0”をライトしたとき
1	受信時にパリティエラーが発生したことを表示 <sup>*2</sup> 〔セット条件〕 受信時の受信データとパリティビットをあわせた1の数が、S M RのO / $\bar{E}$ ビットで指定した偶数パリティ／奇数パリティの設定と一致しなかったとき

【注】<sup>\*1</sup> S C RのR Eビットを“0”にクリアしたときには、P E Rフラグは影響を受けず以前の状態を保持します。

<sup>\*2</sup> パリティエラーが発生したときの受信データはR D Rに転送されますが、R D R Fフラグはセットされません。なお、P E Rフラグが“1”にセットされた状態では、以降のシリアル受信を続けることはできません。さらに、クロック同期式モードでは、シリアル送信も続けることができません。

### ビット2：トランスマットエンド（T E N D）

送信キャラクタの最後尾ビットの送信時にT D Rに有効なデータがなく、送信を終了したことを示します。

T E N Dフラグはリード専用ですので、ライトすることはできません。

ビット2	説明
T E N D	
0	送信中であることを表示 〔クリア条件〕 T D R E = “1”の状態をリードした後、T D R Eフラグに“0”をライトしたとき
1	送信を終了したことを表示 〔セット条件〕 (1) リセット、またはスタンバイモード時 (2) S C RのT Eビットが“0”的とき (3) 1バイトのシリアル送信キャラクタの最後尾ビットの送信時にT D R E = “1”であったとき

### ビット1：マルチプロセッサビット（M P B）

調歩同期式モードで受信をマルチプロセッサフォーマットで行うときに、受信データ中のマルチプロセッサビットを格納します。

M P Bビットは、リード専用であり、ライトすることはできません。

ビット1	説明
M P B	
0	マルチプロセッサビットが“0”のデータを受信したことを表示*（初期値）
1	マルチプロセッサビットが“1”のデータを受信したことを表示

【注】\* マルチプロセッサフォーマットでR Eビットを“0”にクリアしたときには、以前の状態を保持します。

### ビット0：マルチプロセッサビットトランスマット（M P B T）

調歩同期式モードで送信をマルチプロセッサフォーマットで行うときに、送信データに付加するマルチプロセッサビットを格納します。

クロック同期式モードやマルチプロセッサフォーマットでないとき、あるいは送信でないときはM P B Tビットの設定は無効です。

ビット0	説明
M P B T	
0	マルチプロセッサビットが“0”的データを送信（初期値）
1	マルチプロセッサビットが“1”的データを送信

### 11.2.8 ピットレートレジスタ (BRR)

BRRは、SMRのCKS1、CKS0ビットで選択されるボーレートジェネレータの動作クロックとあわせて、シリアル送信／受信のピットレートを設定する8ビットのレジスタです。

ビット :	7	6	5	4	3	2	1	0

初期値 : 1 1 1 1 1 1 1 1  
R/W : R/W R/W R/W R/W R/W R/W R/W R/W

BRRは、常にCPUによるリード／ライトが可能です。

BRRは、リセット、またはスタンバイモード時にH'FFにイニシャライズされます。

なお、チャネルごとにボーレートジェネレータの制御が独立していますので、それぞれ異なる値を設定することができます。

表11.3に調歩同期式モードのBRRの設定例を表11.4にクロック同期式モードのBBRの設定例を示します。

表11.3 ピットレートに対するBRRの設定例 [調歩同期式モード] (1)

$\phi$ (MHz) ピットレート (bit/s)	2			2.097152			2.4576			3		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	1	141	0.03	1	148	-0.04	1	174	-0.26	1	212	0.03
150	1	103	0.16	1	108	0.21	1	127	0.00	1	155	0.16
300	0	207	0.16	0	217	0.21	0	255	0.00	1	77	0.16
600	0	103	0.16	0	108	0.21	0	127	0.00	0	155	0.16
1200	0	51	0.16	0	54	-0.70	0	63	0.00	0	77	0.16
2400	0	25	0.16	0	26	1.14	0	31	0.00	0	38	0.16
4800	0	12	0.16	0	13	-2.48	0	15	0.00	0	19	-2.34
9600	0	6	-6.99	0	6	-2.48	0	7	0.00	0	9	-2.34
19200	0	2	8.51	0	2	13.78	0	3	0.00	0	4	-2.34
31250	0	1	0.00	0	1	4.86	0	1	22.88	0	2	0.00
38400	0	1	-18.62	0	1	-14.67	0	1	0.00	-	-	-

$\phi$ (MHz) ピットレート (bit/s)	3.6864			4			4.9152			5		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	2	64	0.70	2	70	0.03	2	86	0.31	2	88	-0.25
150	1	191	0.00	1	207	0.16	1	255	0.00	2	64	0.16
300	1	95	0.00	1	103	0.16	1	127	0.00	1	129	0.16
600	0	191	0.00	0	207	0.16	0	255	0.00	1	64	0.16
1200	0	95	0.00	0	103	0.16	0	127	0.00	0	129	0.16
2400	0	47	0.00	0	51	0.16	0	63	0.00	0	64	0.16
4800	0	23	0.00	0	25	0.16	0	31	0.00	0	32	-1.36
9600	0	11	0.00	0	12	0.16	0	15	0.00	0	15	1.73
19200	0	5	0.00	0	6	-6.99	0	7	0.00	0	7	1.73
31250	-	-	-	0	3	0.00	0	4	-1.70	0	4	0.00
38400	0	2	0.00	0	2	8.51	0	3	0.00	0	3	1.73

表11.3 ビットレートに対するBRRの設定例【調歩同期式モード】(2)

$\phi$ (MHz) ビットレート (bit/s)	6			6.144			7.3728			8		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	2	106	-0.44	2	108	0.08	2	130	-0.07	2	141	0.03
150	2	77	0.16	2	79	0.00	2	95	0.00	2	103	0.16
300	1	155	0.16	1	159	0.00	1	191	0.00	1	207	0.16
600	1	77	0.16	1	79	0.00	1	95	0.00	1	103	0.16
1200	0	155	0.16	0	159	0.00	0	191	0.00	0	207	0.16
2400	0	77	0.16	0	79	0.00	0	95	0.00	0	103	0.16
4800	0	38	0.16	0	39	0.00	0	47	0.00	0	51	0.16
9600	0	19	-2.34	0	19	0.00	0	23	0.00	0	25	0.16
19200	0	9	-2.34	0	9	0.00	0	11	0.00	0	12	0.16
31250	0	5	0.00	0	5	2.40	0	6	5.33	0	7	0.00
38400	0	4	-2.34	0	4	0.00	0	5	0.00	0	6	-6.99

$\phi$ (MHz) ビットレート (bit/s)	9.8304			10			12			12.288		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	2	174	-0.26	2	177	-0.25	2	212	0.03	2	217	0.08
150	2	127	0.00	2	129	0.16	2	155	0.16	2	159	0.00
300	1	255	0.00	2	64	0.16	2	77	0.16	2	79	0.00
600	1	127	0.00	1	129	0.16	1	155	0.16	1	159	0.00
1200	0	255	0.00	1	64	0.16	1	77	0.16	1	79	0.00
2400	0	127	0.00	0	129	0.16	0	155	0.16	0	159	0.00
4800	0	63	0.00	0	64	0.16	0	77	0.16	0	79	0.00
9600	0	31	0.00	0	32	-1.36	0	38	0.16	0	39	0.00
19200	0	15	0.00	0	15	1.73	0	19	-2.34	0	19	0.00
31250	0	9	-1.70	0	9	0.00	0	11	0.00	0	11	2.40
38400	0	7	0.00	0	7	1.73	0	9	-2.34	0	9	0.00

表11.3 ビットレートに対するBRRの設定例（調歩同期式モード）(3)

$\phi$ (MHz) ビットレート (bit/s)	14			14.7456			16		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	2	248	-0.17	3	64	0.70	3	70	0.03
150	2	181	0.16	2	191	0.00	2	207	0.16
300	2	90	0.16	2	95	0.00	2	103	0.16
600	1	181	0.16	1	191	0.00	1	207	0.16
1200	1	90	0.16	1	95	0.00	1	103	0.16
2400	0	181	0.16	0	191	0.00	0	207	0.16
4800	0	90	0.16	0	95	0.00	0	103	0.16
9600	0	45	-0.93	0	47	0.00	0	51	0.16
19200	0	22	-0.93	0	23	0.00	0	25	0.16
31250	0	11	0.00	0	14	-1.70	0	15	0.00
38400	0	10	3.57	0	11	0.00	0	12	0.16

表11.4 ビットレートに対するBRRの設定例 [クロック同期式モード]

$\phi$ (MHz) ビットレート (bit/s)	2		4		8		10		16	
	n	N	n	N	n	N	n	N	n	N
110	3	70	—	—	—	—	—	—	—	—
250	2	124	2	249	3	124	—	—	3	249
500	1	249	2	124	2	249	—	—	3	124
1k	1	124	1	249	2	124	—	—	2	249
2.5k	0	199	1	99	1	199	1	249	2	99
5k	0	99	0	199	1	99	1	124	1	199
10k	0	49	0	99	0	199	0	249	1	99
25k	0	19	0	39	0	79	0	99	0	159
50k	0	9	0	19	0	39	0	49	0	79
100k	0	4	0	9	0	19	0	24	0	39
250k	0	1	0	3	0	7	0	9	0	15
500k	0	0*	0	1	0	3	0	4	0	7
1M			0	0*	0	1	—	—	0	3
2M					0	0*	—	—	0	1
2.5M					—	—	0	0*	—	—
4M									0	0*

【注】 誤差は、なるべく1%以内になるように設定してください。

#### 《記号説明》

空欄：設定できません。

—：設定可能ですが誤差がでます。

\*：連続送信／受信はできません。

BRRの設定値は以下の計算式で求められます。

[調歩同期式モード]

$$N = \frac{\phi}{64 \times 2^{2n-1} \times B} \times 10^6 - 1$$

[クロック同期式モード]

$$N = \frac{\phi}{8 \times 2^{2n-1} \times B} \times 10^6 - 1$$

B : ビットレート (bit/s)

N : ボーレートジェネレータのBRRの設定値 (0 ≤ N ≤ 255)

φ : 動作周波数 (MHz)

n : ボーレートジェネレータ入力クロック (n = 0、1、2、3)  
 (nとクロックの関係は下表を参照してください。)

n	クロック	S M R の設定値	
		C K S 1	C K S 0
0	$\phi$	0	0
1	$\phi / 4$	0	1
2	$\phi / 16$	1	0
3	$\phi / 64$	1	1

調歩同期式モードのビットレート誤差は、以下の計算式で求められます。

$$\text{誤差 (\%)} = \left\{ \frac{\phi \times 10^6}{(N+1) \times B \times 64 \times 2^{2n-1}} - 1 \right\} \times 100$$

表11.5に調歩同期式モードの各周波数における最大ビットレートを示します。また、表11.6～表11.7に外部クロック入力時の最大ビットレートを示します。

表11.5 各周波数における最大ビットレート（調歩同期式モード）

$\phi$ (MHz)	最大ビットレート (bit/s)	設定値	
		n	N
2	62500	0	0
2.097152	65536	0	0
2.4576	76800	0	0
3	93750	0	0
3.6864	115200	0	0
4	125000	0	0
4.9152	153600	0	0
5	156250	0	0
6	187500	0	0
6.144	192000	0	0
7.3728	230400	0	0
8	250000	0	0
9.8304	307200	0	0
10	312500	0	0
12	375000	0	0
12.288	384000	0	0
14	437500	0	0
14.7456	460800	0	0
16	500000	0	0

表11.6 外部クロック入力時の最大ビットレート（調歩同期式モード）

$\phi$ (MHz)	外部入力クロック (MHz)	最大ビットレート (bit/s)
2	0.5000	31250
2.097152	0.5243	32768
2.4576	0.6144	38400
3	0.7500	46875
3.6864	0.9216	57600
4	1.0000	62500
4.9152	1.2288	76800
5	1.2500	78125
6	1.5000	93750
6.144	1.5360	96000
7.3728	1.8432	115200
8	2.0000	125000
9.8304	2.4576	153600
10	2.5000	156250
12	3.0000	187500
12.288	3.0720	192000
14	3.5000	218750
14.7456	3.6864	230400
16	4.0000	250000

表11.7 外部クロック入力時の最大ビットレート（クロック同期式モード）

$\phi$ (MHz)	外部入力クロック (MHz)	最大ビットレート (bit/s)
2	0.3333	333333.3
4	0.6667	666666.7
6	1.0000	1000000.0
8	1.3333	1333333.3
10	1.6667	1666666.7
12	2.0000	2000000.0
14	2.3333	2333333.3
16	2.6667	2666666.7

## 11.3 動作説明

### 11.3.1 概要

S C I は、キャラクタ単位で同期をとりながら通信する調歩同期式モードと、クロックパルスにより同期をとりながら通信するクロック同期式モードの 2 方式で、シリアル通信ができます。

調歩同期式モードと、クロック同期式モードの選択および送信フォーマットの選択は、S M R で行います。これを表11.8に示します。また、S C I のクロックソースは、S M R の C / A ビットおよび S C R の C K E 1 、 C K E 0 ビットの組合せでできます。これを表11.9に示します。

#### (1) 調歩同期式モード

- データ長：7ビット／8ビットから選択可能
- パリティの付加、マルチプロセッサビットの付加、および1ビット／2ビットのストップビットの付加を選択可能（これらの組合せにより送信／受信フォーマットおよび、キャラクタ長を決定）
- 受信時にフレーミングエラー、パリティエラー、オーバランエラー、およびブレークの検出が可能
- S C I のクロックソース：内部クロック／外部クロックから選択可能
  - ・ 内部クロックを選択した場合：S C I はボーレートジェネレータのクロックで動作し、ビットレートと同じ周波数のクロックを出力することが可能
  - ・ 外部クロックを選択した場合：ビットレートの16倍の周波数のクロックを入力することが必要（内蔵ボーレートジェネレータを使用しない）

#### (2) クロック同期式モード

- 送信／受信フォーマット：8ビットデータ固定
- 受信時にオーバランエラーの検出可能
- S C I のクロックソース：内部クロック／外部クロックから選択可能
  - ・ 内部クロックを選択した場合：S C I はボーレートジェネレータのクロックで動作し、同期クロックを外部へ出力
  - ・ 外部クロックを選択した場合：内部ボーレートジェネレータを使用せず、入力された同期クロックで動作

表11.8 S M R の設定値とシリアル送信／受信フォーマット

S M R の設定値					モード	S C I の送信／受信フォーマット			
ビット7	ビット6	ビット2	ビット5	ビット3		データ長	マルチプロセッサ ビット	パリティ ビット	ストップ ビット長
C/A	CHR	MP	PE	STOP					
0	0	0	0	0	調歩同期式 モード	8 ビットデータ	なし	なし	1 ビット
			1	1				あり	2 ビット
			0	0				なし	1 ビット
			1	1				あり	2 ビット
			0	0		7 ビットデータ	なし	なし	1 ビット
			1	1				あり	2 ビット
	1	1	0	0				なし	1 ビット
			—	1				あり	2 ビット
			—	0		8 ビットデータ (マルチプロセッサ フォーマット)	なし	なし	1 ビット
			—	1				なし	2 ビット
1	—	—	—	—	クロック同 期式モード	8 ビットデータ	なし	なし	なし

表11.9 S M R 、S C R の設定とS C I のクロックソースの選択

SMR	SCRの設定			モード	S C I の送信／受信クロック						
	ビット7	ビット1	ビット0		クロック ソース	SCK端子の機能					
	C/A	CKE1	CKE0			内 部	S C I は、SCK端子を使用しません	ビットレートと同じ周波数のクロックを出力			
0	0	0	調歩同期 式モード	内 部	S C I は、SCK端子を使用しません	ビットレートと同じ周波数のクロックを出力	内部	外部			
		1									
		0									
	1	1		外部	ビットレートの16倍の周波数のクロックを入力	外部	内部	内部			
		0									
		1									
1	0	0	クロック 同期 式 モード	内 部	同期クロックを出力						
		1			同期クロックを入力						
	1	0		外部	同期クロックを出力						
		1			同期クロックを入力						

### 11.3.2 調歩同期式モード時の動作

調歩同期式モードは、通信開始を意味するスタートビットと通信終了を意味するストップビットとをデータに付加したキャラクタを送信／受信し、1キャラクタ単位で同期をとりながらシリアル通信を行うモードです。

S C I 内部では、送信部と受信部は独立していますので、全二重通信を行うことができます。また、送信部と受信部が共にダブルバッファ構造になっていますので、送信／受信中にデータのリード／ライトができるので、連続送信／受信が可能です。

調歩同期式シリアル通信の一般的なフォーマットを図11.2に示します。

調歩同期式シリアル通信では、通信回線は通常、マーク状態（"High"レベル）に保たれています。S C I は通信回線を監視し、スペース（"Low"レベル）になったところをスタートビットとみなしてシリアル通信を開始します。

シリアル通信の1キャラクタは、スタートビット（"Low"レベル）から始まり、データ（L S B ファースト：最下位ビットから）、パリティビット（"High"／"Low"レベル）、最後にストップビット（"High"レベル）の順で構成されています。

調歩同期式モードでは、S C I は受信時にスタートビットの立下がりエッジで同期化を行います。またS C I は、データを1ビット期間の16倍の周波数のクロックの8番目でサンプリングしますので、各ビットの中央で通信データが取り込まれます。




図11.2 調歩同式通信のデータフォーマット  
(8ビットデータ／パリティあり／2ストップビットの例)

(1) 送信／受信フォーマット

調歩同期式モードで設定できる送信／受信フォーマットを、表11.10に示します。

送信／受信フォーマットは12種類あり、SMRの選定により選択できます。

表11.10 シリアル送信／受信フォーマット（調歩同期式モード）

SMRの設定				シリアル送信／受信フォーマットとフレーム長											
CHR	PE	MP	STOP	1	2	3	4	5	6	7	8	9	10	11	12
0	0	0	0	S	8ビットデータ										STOP
0	0	0	1	S	8ビットデータ									STOP	STOP
0	1	0	0	S	8ビットデータ					P					STOP
0	1	0	1	S	8ビットデータ					P	STOP				STOP
1	0	0	0	S	7ビットデータ										STOP
1	0	0	1	S	7ビットデータ									STOP	STOP
1	1	0	0	S	7ビットデータ					P	STOP				STOP
1	1	0	1	S	7ビットデータ					P	STOP				STOP
0	—	1	0	S	8ビットデータ						MPB				STOP
0	—	1	1	S	8ビットデータ						MPB	STOP			STOP
1	—	1	0	S	7ビットデータ						MPB				STOP
1	—	1	1	S	7ビットデータ						MPB	STOP			STOP

《記号説明》

S : スタートビット

STOP : ストップビット

P : パリティビット

MPB : マルチプロセッサビット

## (2) クロック

S C I の送受信クロックは、S M R の C / A ビットと S C R の C K E 1 、 C K E 0 ビットの設定により、内蔵ボーレートジェネレータの生成した内部クロックまたは、SCK端子から入力された外部クロックの 2 種類から選択できます。S C I のクロックソースの選択については表11.9を参照してください。

外部クロックをSCK端子に入力する場合には、使用するビットレートの16倍の周波数のクロックを入力してください。

内部クロックで動作させるとき、SCK端子からクロックを出力することができます。このとき出力されるクロックの周波数はビットレートと等しく、位相は図11.3に示すように送信データの中央にクロック立上がりエッジがくるようになります。




図11.3 出力クロックと通信データの位相関係（調歩同期式モード）

## (3) データの送信／受信動作


### ■ S C I のイニシャライズ（調歩同期式）

データの送信／受信前には、まず S C R の T E 、 R E ビットを “ 0 ” にクリアした後、以下の順で S C I をイニシャライズしてください。

動作モードの変更、通信フォーマットの変更などの場合には必ず、 T E ビットおよび R E ビットを “ 0 ” にクリアしてから次の手順で変更を行ってください。 T E ビットを “ 0 ” にクリアすると T D R E フラグは “ 1 ” にセットされ、 T S R がイニシャライズされます。 R E ビットを “ 0 ” にクリアしても、 R D R F 、 P E R 、 F E R 、 O R E R の各フラグおよび、 R D R の内容は保持されますので注意してください。

外部クロックを使用している場合には、動作が不確実になりますのでイニシャライズを含めた動作中にクロックを止めないでください。

図11.4にS C I のイニシャライズフローチャートの例を示します。



① S C R にクロックの選択を設定してください。

なお、R I E 、T I E 、T E I E 、M P I E 、およびT E 、R E ビットは必ず“0”にクリアしてください。

調歩同期式モードでクロック出力を選択した場合には、S C R の設定後、ただちに出力されます。

② S M R に送信／受信フォーマットを設定します。

③ B R R にビットレートに対応する値をライトします。ただし、外部クロックを使用する場合には必要ありません。

④ 少なくとも1ビット期間待ってから、S C R のT E ビットまたはR E ビットを“1”にセットします。また、R I E 、T I E 、T E I E 、M P I E ビットを設定してください。


T E 、R E ビットを設定することによりTxD、RxD端子が使用可能となります。

図11.4 SCIのイニシャライズフローチャートの例

■シリアルデータ送信（調歩同期式）

図11.5にシリアル送信のフローチャートの例を示します。

シリアルデータ送信は以下の手順に従い行ってください。



① SCIをイニシャライズ：

TxD端子は自動的に送信データ出力端子になります。

② SCIの状態を確認して、送信データをライト：

SSRをリードして、TDRフラグが“1”であることを確認した後、TDRに送信データをライトし、TDRフラグを“0”にクリアします。

③ シリアル送信の継続手順：

シリアル送信を続けるときには、TDRフラグの“1”をリードしてライト可能であることを確認した後にTDRにデータをライトし、続いてTDRフラグを“0”にクリアしてください。

④ シリアル送信の終了時にブレークを出力：

シリアル送信時にブレークを出力するときには、ポートのDDRを“1”にセット、DRを“0”にクリアした後にSCRのTEビットを“0”にクリアします。

図11.5 シリアル送信のフローチャートの例

SCIはシリアル送信時に以下のように動作します。

① SCIは、SSRのTDRフラグを監視し、“0”であるとTDRにデータがライトされたと認識し、TDRからTSRにデータを転送します。

② TDRからTSRへデータを転送した後にTDRフラグを“1”にセットし、送信を開始します。

このとき、SCRのTIEビットが“1”にセットされていると送信データエンプティ割込み(TXI)要求を発生します。

シリアル送信データは、以下の順にTxD端子から送り出されます。

(a) スタートビット：1ビットの“0”が出力されます。

(b) 送信データ：8ビット、または7ビットのデータがLSBから順に出力されます。

(c) パリティビットまたはマルチプロセッサビット：1ビットのパリティビット(偶数パリティ、または奇数パリティ)、または1ビットのマルチプロセッサビットが出力されます。

なお、パリティビット、またはマルチプロセッサビットを出力しないフォーマットも選択できます。

(d) ストップビット：1ビット／2ビットの“1”(ストップビット)が出力されます。

(e) マーク状態：次の送信を開始するスタートビットを送り出すまで“1”を出力し続けます。

③ SCIは、ストップビットを送出するタイミングでTDRフラグをチェックします。

TDRフラグが“0”であるとTDRからTSRにデータを転送し、ストップビットを送り出した後、次フレームのシリアル送信を開始します。

TDRフラグが“1”であるとSSRのTENDフラグに“1”をセットし、ストップビットを送り出した後、“1”を出力する“マーク状態”になります。このときSCRのTEIEビットが“1”にセットされているとTEI割込み要求を発生します。

調歩同期式モードでの送信時の動作例を図11.6に示します。





図11.6 調歩同期式モードでの送信時の動作例

(8ビットデータ／パリティあり／1ストップビットの例)

## ■シリアルデータ受信（調歩同期式）

図11.7にシリアル受信フローチャートの例を示します。

シリアルデータ受信は以下の手順に従い行ってください。



① SCIのイニシャライズ：

RXD端子は自動的に受信データ入力端子になります。

②③ 受信エラー処理とブレークの検出：

受信エラーが発生したときには、SSRのORER、PER、FERの各フラグをリードしてエラーを判定します。所定のエラー処理を行った後、必ず、ORER、PER、FERフラグをすべて“0”にクリアしてください。ORER、PER、FERフラグのいずれかが“1”にセットされた状態では受信を再開できません。また、フレーミングエラー時にRXD端子の値をリードすることでブレークの検出ができます。

④ SCIの状態を確認して受信データのリード：

SSRをリードして、RDRF = "1"であることを確認した後、RDRの受信データをリードし、RDRFフラグを“0”にクリアします。RDRFフラグが“0”から“1”に変化したことは、RXI割込みによっても知ることができます。

⑤ シリアル受信の継続手順：

シリアル受信を続けるときには、現在のフレームのストップビットを受信する前に、RDRFフラグのリード、RDRのリード、RDRFフラグを“0”にクリアしておいてください。

図11.7 シリアル受信データフローチャートの例(1)

③




図11.7 シリアル受信データフローチャートの例(2)

S C I は受信時に以下のように動作します。

- ① S C I は通信回線を監視し、スタートビットの“0”を検出すると内部を同期化し、受信を開始します。
- ② 受信したデータを R S R の L S B から M S B の順に格納します。
- ③ パリティビットおよび、ストップビットを受信します。

受信後、S C I は以下のチェックを行います。

- (a) パリティチェック：受信データの“1”的数をチェックし、これが S M R の O / E ビットで設定した偶数／奇数パリティになっているかをチェックします。
- (b) ストップビットチェック：ストップビットが“1”であるかをチェックします。  
ただし、2ストップビットの場合、1ビット目のストップビットのみをチェックします。
- (c) ステータスチェック：R D R F フラグが“0”であり、受信データを R S R から R D R に転送できる状態であるかをチェックします。

以上のチェックがすべてパスしたとき、R D R F フラグが“1”にセットされ、R D R に受信データが格納されます。

エラーチェックで受信エラー\*を発生すると表11.11のように動作します。

【注】\* 受信エラーが発生した状態では、以後の受信動作ができません。

また、受信時に R D R F フラグが“1”にセットされませんので、必ずエラーフラグを“0”にクリアしてください。

- ④ R D R F フラグが“1”になったとき、S C R の R I E ビットが“1”にセットされていると受信データフル割込み（R X I）要求を発生します。

また、O R E R 、P E R 、F E R フラグのいずれかが“1”になったとき、S C R の R I E ビットが“1”にセットされていると受信エラー割込み（E R I）要求を発生します。

表11.11 受信エラーと発生条件

受信エラー名	略称	発生条件	データ転送
オーバランエラー	O R E R	S S R の R D R F フラグが“1”にセットされたまま次のデータ受信を完了したとき	R S R から R D R に受信データは転送されません。
フレーミングエラー	F E R	ストップビットが“0”的とき	R S R から R D R に受信データは転送されます。
パリティエラー	P E R	S M R で設定した偶数／奇数パリティの設定と受信したデータが異なるとき	R S R から R D R に受信データが転送されます。

調歩同期式モード受信時の動作例を図11.8に示します。




図11.8 SCIの受信時の動作例（8ビットデータ／parityあり／1停止ビットの例）

### 11.3.3 マルチプロセッサ通信機能

マルチプロセッサ通信機能とは、調歩同期式モードでマルチプロセッサビットを付加したフォーマット（マルチプロセッサフォーマット）でシリアル通信をする機能です。この機能を使用すると、複数のプロセッサ間でシリアル通信回線を共有したデータの送受信ができます。

マルチプロセッサ通信を行うとき、受信局は各々固有のIDコードでアドレッシングされています。

シリアル通信サイクルは、受信局を指定するID送信サイクルとデータ送信サイクルの2つから構成されます。このID送信サイクルとデータ送信サイクルの区別は、マルチプロセッサビットで行います。

送信局は、まず、シリアル通信を行いたい受信局のIDを、マルチプロセッサビット“1”を付加したデータにして送信します。続いて、送信データを、マルチプロセッサビット“0”を付加したデータにして送信します。

受信局は、マルチプロセッサビット“1”的データが送信されるまでは、データを読み飛ばします。

マルチプロセッサビット“1”的データを受信したとき、受信局は自局のIDと比較します。そして、一致した局は続いて送信されるデータを受信します。一方一致しなかった局は、再びマルチプロセッサビット“1”的データが送信されるまでは、データを読み飛ばします。このようにして複数のプロセッサ間のデータ送受信が行われます。

図11.9にマルチプロセッサフォーマットを使用したプロセッサ間通信の例を示します。

#### (1) 送信／受信フォーマット


送信／受信フォーマットは4種類です。

マルチプロセッサフォーマットを指定した場合は、parityビットの指定は無効です。

詳細は表11.11を参照してください。

(2) クロック

調歩同期式モードの項を参照してください。



《記号説明》

MPB : マルチプロセッサビット


図11.9 マルチプロセッサフォーマットを使用したプロセッサ間通信の例  
(受信局AへのデータH' AAの送信の例)

### (3) データの送信／受信動作

#### ■マルチプロセッサシリアルデータ送信

図11.10にマルチプロセッサシリアル送信のフローチャートの例を示します。

マルチプロセッサシリアルデータ送信は、以下の手順に従い行ってください。



①

① SCIのイニシャライズ：

TxD端子は自動的に送信データ出力端子になります。

②

② SCIの状態を確認して、送信データをライト：

SSRをリードして、TDRフラグが“1”であることを確認した後、TDRに送信データをライトします。

また、SSRのMPBTビットを“0”、または“1”に設定します。

最後にTDRフラグを“0”にクリアしてください。

③

③ シリアル送信の継続手順：

シリアル送信を続けるときには、必ずTDRフラグの“1”をリードしてライト可能であることを確認した後にTDRにデータをライトし、続いてTDRフラグを“0”にクリアしてください。

④

④ シリアル送信の終了時にブレークを出力：

シリアル送信時にブレークを出力するときには、ポートのDDRを“1”にセットし、DRを“0”にクリアした後にSCRのTEビットを“0”にクリアします。

図11.10 マルチプロセッサシリアル送信のフローチャートの例

S C I はシリアル送信時に以下のように動作します。

(1) S C I は、S S R の T D R E フラグを監視し、“0”であると T D R にデータがライトされたと認識し、T D R から T S R にデータを転送します。

(2) T D R から T S R へデータを転送した後に T D R E フラグを“1”にセットし、送信を開始します。

このとき、S C R の T I E ビットが“1”にセットされていると送信データエンプティ割込み（T X I）要求を発生します。

シリアル送信データは、以下の順に T x D 端子から送りだされます。

(a) スタートビット：1ビットの“0”が出力されます。

(b) 送信データ：8ビット／7ビットのデータがL S B から順に出力されます。

(c) マルチプロセッサビット：1ビットのマルチプロセッサビット（M P B T の値）が出力されます。

(d) ストップビット：1ビット／2ビットの“1”（ストップビット）が出力されます。

(e) マーク状態：次の送信を開始するスタートビットを送り出すまで“1”を出力し続けます。

(3) S C I は、ストップビットを送り出すタイミングで T D R E フラグをチェックします。

T D R E フラグが“0”であると T D R から T S R にデータを転送し、ストップビットを送り出した後、次のフレームのシリアル送信を開始します。

T D R E フラグが“1”であると S S R の T E N D フラグを“1”にセットし、ストップビットを送り出した後、“1”を出力するマーク状態になります。このとき S C R の T E I E ビットが“1”にセットされていると送信終了割込み（T E I）要求を発生します。

図11.11にマルチプロセッサフォーマットのS C I の送信時の動作例を示します。





図11.11 S C I の送信時の動作例

(8ビットデータ／マルチプロセッサビットあり／1ストップビットの例)

## ■マルチプロセッサシリアルデータ受信

図11.12にマルチプロセッサシリアル受信のフローチャートの例を示します。

マルチプロセッサシリアルデータ受信は、以下の手順に従い行ってください。



① SCIのイニシャライズ：

RxD端子は自動的に受信データ入力端子になります。

② ID受信サイクル：

SCRのMPIEビットを“1”にセットしておきます。

③ SCIの状態を確認して、IDの受信と比較：

SSRをリードして、RDRFフラグが“1”であることを確認した後、RDRのデータをリードし、自局のIDと比較します。

自局のIDでないときには、再びMPIEビットを“1”にセットし、RDRFフラグを“0”にクリアします。

自局のIDのときには、RDRFフラグを“0”にクリアします。

④ SCIの状態を確認してデータの受信：

SSRをリードして、RDRFフラグが“1”であることを確認した後、RDRのデータをリードします。

⑤ 受信エラー処理とブレークの検出：

受信エラーが発生したときには、SSRのORER、FERフラグをリードしてエラーを判定します。所定のエラー処理を行った後、必ずORER、FERフラグをすべて“0”にクリアしてください。

ORER、FERフラグのいずれかが“1”にセットされた状態では受信を再開できません。

また、フレーミングエラー時にRxD端子の値をリードすることでブレークの検出ができます。

図11.12 マルチプロセッサシリアル受信のフローチャートの例(1)






図11.12 マルチプロセッサシリアル受信のフローチャートの例(2)

図11.13にマルチプロセッサフォーマットのS C Iの受信時の動作例を示します。



(a) 自局のIDと一致しないとき



(b) 自局のIDと一致したとき

図11.13 S C Iの受信時の動作例

(8ビットデータ／マルチプロセッサビットあり／1ストップビットの例)


### 11.3.4 クロック同期式モード時の動作

クロック同期式モードは、クロックパルスに同期してデータを送信／受信するモードで、高速シリアル通信に適しています。

S C I 内部では、送信部と受信部は独立していますので、クロックを共有することで全二重通信ができます。

また、送信部と受信部が共にダブルバッファ構造になっていますので送信／受信中にデータのリード／ライトができ、連続送信／受信が可能です。

クロック同期式シリアル通信の一般的なフォーマットを図11.14に示します。



【注】\* 連続送信／受信のとき以外は“High”レベル

図11.14 クロック同期式通信のデータフォーマット

クロック同期式シリアル通信では、通信回線のデータは同期クロックの立上がりから次の立上がりまで出力されます。また、同期クロックの立上がりでデータの確定が保証されます。

シリアル通信の1キャラクタは、データのL S Bから始まり最後にM S Bが出力されます。M S B出力後の通信回線の状態はM S Bの状態を保ちます。

クロック同期式モードでは、S C Iは同期クロックの立上がりに同期してデータを受信します。

#### (1) 送信／受信フォーマット

8ビットデータ固定です。

parityビットやマルチプロセッサビットの付加はできません。

#### (2) クロック

S M R の C / A ビットと S C R の C K E 1 、 C K E 0 ビットの設定により内蔵ボーレートジェネレータの生成した内部クロック、または、SCK端子から入力された外部同期クロックの2種類から選択できます。S C I のクロックソースの選択については表11.9を参照してください。

内部クロックで動作させるとき、SCK端子からは同期クロックが出力されます。

同期クロックは1キャラクタの送受信で8パルス出力され、送信／受信を行わないときには“High”レベルに固定されます。ただし、受信のみの動作のときは、S C Iは2キャラクタを1単位として受信動作を行いますので、16パルスの同期クロックが出力されます。1キャラクタ単位の受信動作を行いたいときは、クロックソースは外部クロックを選択してください。

### (3) データの送信／受信動作


#### ■ S C I のイニシャライズ（クロック同期式）

データの送信／受信前には、S C RのT E、R Eビットを“0”にクリアした後、以下の手順に従いS C Iをイニシャライズしてください。

モードの変更、通信フォーマットの変更などの場合には必ず、T E、R Eビットを“0”にクリアしてから下記手順で変更してください。T Eビットを“0”にクリアするとT D R Eフラグは“1”にセットされ、T S Rがイニシャライズされます。

R Eビットを“0”にクリアしてもR D R F、P E R、F E R、O R Eの各フラグ、およびR D Rの内容は保持されますので注意してください。

図11.15にS C Iのイニシャライズフローチャートの例を示します。



① S C Rにクロックの選択を設定してください。なお、R I E、T I E、T E I E、M P I E、T E、R Eビットは必ず“0”に設定してください。

② S M Rに送信／受信フォーマットを設定します。

③ B R Rにビットレートに対応する値をライドします。ただし、外部クロックを使用する場合にはこの作業は必要ありません。

④ 少なくとも1ビット期間待ってから、S C RのT Eまたは、R Eビットを“1”にセットします。


また、R I E、T I E、T E I E、M P I Eビットを設定してください。T E、R Eビットの設定でTxD、RxD端子が使用可能になります。

図11.15 S C Iのイニシャライズフローチャートの例

## ■シリアルデータ送信（クロック同期式）

図11.16にシリアル送信のフローチャートの例を示します。

シリアルデータ送信は以下の手順に従い行ってください。



①

① SCIのイニシャライズ：

TxD端子は自動的に送信データ出力端子になります。

②

② SCIの状態を確認して、送信データをライト：

SSRをリードして、TDR.Eフラグが“1”であることを確認した後、TDRに送信データをライトし、TDR.Eフラグを“0”にクリアします。

③

③ シリアル送信の継続手順：

シリアル送信を続けるときには、必ずTDR.Eフラグの“1”をリードしてライト可能であることを確認した後にTDRにデータをライトし、続いてTDR.Eフラグを“0”にクリアしてください。

図11.16 シリアル送信のフローチャートの例

S C I はシリアル送信時に以下のように動作します。

(1) S C I は、S S R の T D R E フラグを監視し、“0”であると T D R にデータがライトされたと認識し、T D R から T S R にデータを転送します。

(2) T D R から T S R へデータを転送した後に T D R E フラグを“1”にセットし、送信を開始します。

このとき、S C R の T I E ビットが“1”にセットされていると送信データエンプティ割込み（T X I）要求を発生します。

クロック出力モードに設定したときには、S C I は同期クロックを8パルス出力します。

外部クロックに設定したときには、入力クロックに同期してデータを出力します。

シリアル送信データは、L S B（ビット0）～M S B（ビット7）の順にTxD端子から送り出されます。

(3) S C I は、M S B（ビット7）を送り出すタイミングで T D R E フラグをチェックします。

T D R E フラグが“0”であると T D R から T S R にデータを転送し、次フレームのシリアル送信を開始します。

T D R E フラグが“1”であると S S R の T E N D フラグを“1”にセットし、M S B（ビット7）を送り出した後、TxD端子は状態を保持します。

このとき S C R の T E I E ビットが“1”にセットされていると送信終了割込み（T E I）要求を発生します。

(4) シリアル送信終了後は、SCK端子は固定になります。

図11.17にS C Iの送信時の動作例を示します。




図11.17 S C I の送信時の動作例


## ■シリアルデータ受信（クロック同期式）

図11.18にシリアル受信フローチャートの例を示します。

シリアルデータ受信は以下の手順に従い行ってください。

動作モードを調歩同期式モードからクロック同期式モードに切り換える際には、必ず、ORER、PER、FERの各フラグが“0”にクリアされていることを確認してください。

FER、PERフラグが“1”にセットされているとRDRFフラグがセットされません。また、送信／受信動作が行えません。



① SCIのイニシャライズ：

RxD端子は自動的に受信データ入力端子になります。

②③ 受信エラー処理：

受信エラーが発生したときには、SSRのORERフラグをリードしてから、所定のエラー処理を行った後、ORERフラグを“0”にクリアしてください。

ORERフラグ = “1”的状態では、送信／受信を再開できません。

④ SCIの状態を確認して受信データのリード：

SSRをリードして、RDRFフラグが“1”であることを確認した後、RDRの受信データをリードし、RDRFフラグを“0”にクリアします。RDRFフラグが“0”から“1”に変化したことは、RXI割込みによっても知ることができます。

⑤ シリアル受信の継続手順：

シリアル受信を続けるときには、現在のフレームのMSB（ビット7）を受信する前に、RDRFフラグのリード、RDRのリード、RDRFフラグの“0”クリアを終了しておいてください。

図11.18 シリアルデータ受信フローチャートの例(1)




図11.18 シリアルデータ受信フローチャートの例(2)

SCIは受信時に以下のように動作します。

① SCIは同期クロックの入力または出力に同期して内部を初期化します。

② 受信したデータをRSRのLSBからMSBの順に格納します。

受信後、SCIは、RDRFフラグが“0”であり、受信データをRSRからRDRに転送できる状態であるかをチェックします。

このチェックがパスしたときRDRFフラグが“1”にセットされ、RDRに受信データが格納されます。エラーチェックで受信エラーを発生すると、表11.11のように動作します。

エラーチェックで受信エラーを発生した状態では以後の送信、受信動作ができません。

③ RDRFフラグが“1”になったとき、SCRのRIEビットが“1”にセットされていると受信データフル割込み(RXI)要求を発生します。

また、ORERフラグが“1”になったとき、SCRのRIEビットが“1”にセットされていると受信エラー割込み(ERI)要求を発生します。

図11.19にS C Iの受信時の動作例を示します。





図11.19 S C Iの受信時の動作例

## ■シリアルデータ送受信同時動作（クロック同期式）

図11.20にシリアル送受信同時動作のフローチャートの例を示します。

シリアルデータ送受信同時動作は、以下の手順に従い行ってください。



### ① イニシャライズ：

TxD端子は送信データ出力端子に、RxD端子は受信データ入力端子になり送受信同時動作可能状態になります。

### ② SCIの状態確認と送信データのライト：

SSRをリードしてTDRフラグが“1”であることを確認した後、TDRに送信データをライトし、TDRフラグを“0”にクリアします。

TDRフラグが“0”から“1”に変化したことは、TXI割込みによっても知ることができます。

### ③ 受信エラー処理：

受信エラーが発生したときには、SSRのORERフラグをリードしてから、所定のエラー処理を行った後、ORERフラグを“0”にクリアしてください。ORERフラグが“1”にセットされた状態では送信／受信を再開できません。

### ④ SCIの状態を確認して受信データのリード：

SSRをリードして、RDRFフラグが“1”であることを確認した後、RDRの受信データをリードし、RDRFフラグを“0”にクリアします。

RDRFフラグが“0”から“1”に変化したことは、RXI割込みによっても知ることができます。

### ⑤ シリアル送受信の継続手順：

シリアル送受信を続けるときには、現在のフレームのMSB（ビット7）を受信する前に、RDRFフラグのリード、RDRのリード、RDRFフラグの“0”クリアを終了しておいてください。また、現在のフレームのMSB（ビット7）を送信する前にTDRフラグの“1”をリードしてライト可能であることを確認してください。さらにTDRにデータをライトし、TDRフラグを“0”にクリアしておいてください。

**【注】** 送信、または受信動作から同時送受信に切り換えるときには、TEビットとREビットを“0”にクリアしてからTEビットとREビットを“1”にセットしてください。

図11.20 シリアル送受信同時動作のフローチャートの例

## 11.4 SCI 割込み

SCIには、送信終了割込み（T E I）要求、受信エラー割込み（E R I）要求、受信データフル割込み（R X I）要求、送信データエンプティ割込み（T X I）要求の4種類の割込み要因があります。表11.12に各割込み要因と優先順位を示します。各割込み要因は、S C RのT I Eビット、R I EビットおよびT E I Eビットで許可／禁止できます。また、各割込み要求はそれぞれ独立に割込みコントローラに送られます。

S S RのT D R Eフラグが“1”にセットされると、T X I割込み要求が発生します。また、S S RのT E N Dフラグが“1”にセットされると、T E I割込み要求が発生します。

S S RのR D R Fフラグが“1”にセットされるとR X I割込み要求が発生します。S S RのO R E R、P E R、F E Rフラグのいずれかが“1”にセットされるとE R I割込み要求が発生します。

表11.12 SCI 割込み要因

割込み要因	内 容	優先順位
E R I	受信エラー（O R E R、F E R、P E R）による割込み	高 ↑ ↓ 低
R X I	受信データフル（R D R F）による割込み	
T X I	送信データエンプティ（T D R E）による割込み	
T E I	送信終了（T E N D）による割込み	

## 11.5 使用上の注意

S C I を使用する際は、以下のことに注意してください。

### (1) T D RへのライトとT D R E フラグの関係について

S S R の T D R E フラグは T D R から T S R に送信データの転送が行われたことを示すステータスフラグです。S C I が T D R から T S R にデータを転送すると、T D R E フラグが “1” にセットされます。

T D Rへのデータのライトは、T D R E フラグの状態にかかわらず行うことができます。しかし、T D R E フラグが “0” の状態で新しいデータを T D R にライトすると、T D R に格納されていたデータは、まだ T S R に転送されていないため失われてしまいます。したがって T D R への送信データのライトは、必ず T D R E フラグが “1” にセットされていることを確認してから行ってください。

### (2) 複数の受信エラーが同時に発生した場合の動作について

複数の受信エラーが同時に発生した場合、S S R の各ステータスフラグの状態は、表11.13のようになります。また、オーバランエラーが発生した場合には R S R から R D R へのデータ転送は行われず、受信データは失われます。

表11.13 S S R のステータスフラグの状態と受信データの転送

S S R のステータスフラグ				受信データ転送 R S R → R D R	受信エラーの状態
R D R F	O R E R	F E R	P E R		
1	1	0	0	×	オーバランエラー
0	0	1	0	○	フレーミングエラー
0	0	0	1	○	パリティエラー
1	1	1	0	×	オーバランエラー + フレーミングエラー
1	1	0	1	×	オーバランエラー + パリティエラー
0	0	1	1	○	フレーミングエラー + パリティエラー
1	1	1	1	×	オーバランエラー + フレーミングエラー + パリティエラー

【注】 ○ : R S R → R D R に受信データを転送します。

× : R S R → R D R に受信データを転送しません。

### (3) ブレークの検出と処理について

フレーミングエラー（F E R）検出時にRxD端子の値を直接リードすることで、ブレークを検出できます。ブレークでは、RxD端子からの入力がすべて“0”になりますのでF E Rフラグがセットされ、またパリティエラー（P E R）もセットされる場合があります。

S C Iは、ブレークを受信した後も受信動作を続けますので、F E Rフラグを“0”にクリアしても再び“1”にセットされますので、注意してください。

### (4) ブレークの送り出し

TxD端子は、D RとD D Rにより入出力方向とレベルが決まるI／Oポートと兼用になっています。これを利用してブレークの送り出しができます。

シリアル送信のイニシャライズからT Eビットを“1”にセットするまでは、マーク状態をD Rの値で代替します（T Eビットを1にセットするまで、TxD端子として機能しません）。このため、最初はD D RとD Rを“1”に設定しておきます。

シリアル送信時にブレークを送り出したいときはD Rを“0”にクリアした後、T Eビットを“0”にクリアします。

T Eビットを“0”にクリアすると現在の送信状態とは無関係に送信部は初期化され、TxD端子はI／Oポートになり、TxD端子から“0”が出力されます。

### (5) 受信エラーフラグと送信動作について（クロック同期式モードのみ）

受信エラーフラグ（O R E R、P E R、F E R）が“1”にセットされた状態では、T Eフラグを“0”にクリアしても送信を開始できません。必ず送信開始時には、受信エラーフラグを“0”にクリアしておいてください。

また、R Eビットを“0”にクリアしても受信エラーフラグは“0”にクリアできませんので注意してください。

### (6) 調歩同期式モードの受信データサンプリングタイミングと受信マージン

調歩同期式モードでは、S C Iは転送レートの16倍の周波数の基本クロックで動作しています。

受信時にS C Iは、スタートビットの立下がりを基本クロックでサンプリングして、内部を同期化します。また、受信データを基本クロックの8クロック目の立上がりエッジで内部に取り込みます。これを図11.21に示します。




図11.21 調歩同期式モードの受信データサンプリングタイミング

したがって、調歩同期式モードでの受信マージンは式(1)のように表すことができます。

$$M = \left| \left( 0.5 - \frac{1}{2N} \right) - (L - 0.5)F - \frac{|D - 0.5|}{N} (1 + F) \right| \times 100\% \quad \dots \dots \text{式(1)}$$

M : 受信マージン (%)

N : クロックに対するビットレートの比 (N = 16)

D : クロックデューティ (D = 0 ~ 1.0)

L : フレーム長 (L = 9 ~ 12)

F : クロック周波数の偏差の絶対値

式(1)で、F = 0、D = 0.5とすると、受信マージンは式(2)より46.875%となります。


D = 0.5、F = 0 のとき、

$$\begin{aligned} M &= \left( 0.5 - \frac{1}{2 \times 16} \right) \times 100\% \\ &= 46.875\% \quad \dots \dots \text{式(2)} \end{aligned}$$

ただし、この値はあくまでも計算上の値ですので、システム設計の際には20~30%の余裕を持たせてください。

#### (7) クロック同期式使用上の制約事項

同期クロックに外部クロックソースを使用する場合、TDRの更新後、 $\phi$ クロックで5クロック以上経過した後に、送信クロックを入力してください。TDRの更新後4ステート以内に送信クロックを入力すると、誤動作することがあります。（図11.22）



【注】 外部クロック動作時には、 $t > 4$ ステートとしてください。

図11.22 クロック同期式送信時の例

# 12. A／D 変換器

## 第12章 目次

12.1 概要	405
12.1.1 特長	405
12.1.2 ブロック図	406
12.1.3 端子構成	407
12.1.4 レジスタ構成	408
12.2 各レジスタの説明	409
12.2.1 A／DデータレジスタA～D (ADDRA～D)	409
12.2.2 A／Dコントロール／ステータスレジスタ (ADCSR)	410
12.2.3 A／Dコントロールレジスタ (ADCR)	413
12.3 CPUとのインターフェイス	414
12.4 動作説明	415
12.4.1 単一モード (SCAN = "0")	415
12.4.2 スキャンモード (SCAN = "1")	417
12.4.3 入力サンプリングとA／D変換時間	419
12.4.4 外部トリガ入力タイミング	420
12.5 割込み	421
12.6 使用上の注意	421



## 12.1 概要

H 8 / 3 0 3 2 シリーズには、逐次比較方式で動作する10ビットのA／D変換器が内蔵されており、最大8チャネルのアナログ入力を選択することができます。

### 12.1.1 特長

A／D変換器の特長を以下に示します。

- 10ビットの分解能

- 入力チャネル：8チャネル

- アナログ変換電圧範囲の設定が可能

リファレンス電圧端子( $V_{REF}$ )をアナログ基準電圧としてアナログ変換電圧範囲を設定します。

- 高速変換

変換時間：1チャネル当り最小 $8.4\mu s$  (16MHz動作時)

- 単一モード／スキャンモードの2種類の動作モードから選択可能

单一モード：1チャネルのA／D変換

スキャンモード：1～4チャネルの連続A／D変換

- 4本の16ビットデータレジスタ

A／D変換された結果は、各チャネルに対応したデータレジスタに転送され、保持されます。

- サンプル＆ホールド機能


- 外部トリガ信号による、A／D変換の開始が可能

- A／D変換終了割込み要求を発生

A／D変換終了時には、A／D変換終了割込み（ADI）要求を発生させることができます。

## 12.1.2 ブロック図

A/D変換器のブロック図を図12.1に示します。



### 《記号説明》

- A D C R : A/Dコントロールレジスタ
- A D C S R : A/Dコントロール/ステータスレジスタ
- A D D R A : A/DデータレジスタA
- A D D R B : A/DデータレジスタB
- A D D R C : A/DデータレジスタC
- A D D R D : A/DデータレジスタD

図12.1 A/D変換器のブロック図

### 12.1.3 端子構成

A/D変換器で使用する入力端子を表12.1に示します。

8本のアナログ入力端子は2グループに分類されており、アナログ入力端子0～3(AN<sub>0</sub>～AN<sub>3</sub>)がグループ0、アナログ入力端子4～7(AN<sub>4</sub>～AN<sub>7</sub>)がグループ1になっています。

AV<sub>cc</sub>、AV<sub>ss</sub>端子は、A/D変換器内のアナログ部の電源です。V<sub>REF</sub>端子は、A/D変換基準電圧端子です。

表12.1 端子構成

端子名	略称	入出力	機能
アナログ電源端子	AV <sub>cc</sub>	入力	アナログ部の電源
アナロググランド端子	AV <sub>ss</sub>	入力	アナログ部のグランドおよび基準電圧
リファレンス電圧端子	V <sub>REF</sub>	入力	アナログ部の基準電圧
アナログ入力端子0	AN <sub>0</sub>	入力	グループ0のアナログ入力
アナログ入力端子1	AN <sub>1</sub>	入力	
アナログ入力端子2	AN <sub>2</sub>	入力	
アナログ入力端子3	AN <sub>3</sub>	入力	
アナログ入力端子4	AN <sub>4</sub>	入力	グループ1のアナログ入力
アナログ入力端子5	AN <sub>5</sub>	入力	
アナログ入力端子6	AN <sub>6</sub>	入力	
アナログ入力端子7	AN <sub>7</sub>	入力	
A/D外部トリガ入力端子	ADTRG	入力	A/D変換時間のための外部トリガ入力

#### 12.1.4 レジスタ構成

A／D変換器のレジスタ構成を表12.2に示します。

表12.2 レジスタ構成

アドレス <sup>*1</sup>	名 称	略 称	R／W	初期値
H'FFE0	A／DデータレジスタAH	ADDRAH	R	H'00
H'FFE1	A／DデータレジスタAL	ADDRAL	R	H'00
H'FFE2	A／DデータレジスタBH	ADDRBH	R	H'00
H'FFE3	A／DデータレジスタBL	ADDRBL	R	H'00
H'FFE4	A／DデータレジスタCH	ADDRCH	R	H'00
H'FFE5	A／DデータレジスタCL	ADDRCL	R	H'00
H'FFE6	A／DデータレジスタDH	ADDRDH	R	H'00
H'FFE7	A／DデータレジスタDL	ADDRDL	R	H'00
H'FFE8	A／Dコントロール／ステータスレジスタ	ADCSR	R/(W) <sup>*2</sup>	H'00
H'FFE9	A／Dコントロールレジスタ	ADCR	R／W	H'7E

【注】<sup>\*1</sup> アドレスの下位16ビットを示しています。

<sup>\*2</sup> ビット7は、フラグをクリアするための“0”ライトのみ可能です。

## 12.2 各レジスタの説明

### 12.2.1 A/DデータレジスタA～D (ADDRA～D)

ビット	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
ADD R n :	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	AD1	AD0	—	—	—	—	—	—
初期値	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
R/W :	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R	R
(n = A～D)	A/D変換データ										リザーブビット					

A/D変換結果の10ビットデータを  
格納するビットです。

ADD Rは、A/D変換された結果を格納する16ビットのリード専用レジスタで、ADD RA～ADD RDの4本があります。

A/D変換されたデータは10ビットデータで、選択されたチャネルのADD Rに転送され、保持されます。A/D変換されたデータの上位8ビットがADD Rの上位バイトに、また下位2ビットが下位バイトに対応します。ADD Rの下位バイトのビット5～0はリザーブビットで、リードすると常に“0”が読み出されます。アナログ入力チャネルとADD Rの対応を表12.3に示します。

ADD Rは、常にCPUからリード可能です。上位バイトは直接リードできますが、下位バイトはテンポラリレジスタ(TEMP)を介してデータ転送が行われます。詳細は「12.3 CPUとのインターフェース」を参照してください。

ADD Rは、リセットまたはスタンバイモード時に#0000にイニシャライズされます。

表12.3 アナログ入力チャネルとADD RA～ADD RDの対応

アナログ入力チャネル		A/Dデータレジスタ
グループ0	グループ1	
AN <sub>0</sub>	AN <sub>4</sub>	ADD RA
AN <sub>1</sub>	AN <sub>5</sub>	ADD RB
AN <sub>2</sub>	AN <sub>6</sub>	ADD RC
AN <sub>3</sub>	AN <sub>7</sub>	ADD RD

### 12.2.2 A/D コントロール／ステータスレジスタ (ADC S R)

【注】\* フラグをクリアするための“0”ライトのみ可能です。

A D C S R は、 8 ビットのリード／ライト可能なレジスタで、モードの選択など A / D 変換器の動作を制御します。

A D C S R は、リセットまたはスタンバイモード時に、H'00に初期化されます。

### ビット7：A/Dエンドフラグ（A D F）

A/D変換の終了を示すステータスフラグです。

ビット7 A D F	説明
0	〔クリア条件〕 A D F = “1” の状態で、A D F フラグをリードした後、A D F フラグに“0”をライトしたとき （初期値）
1	〔セット条件〕 (1) 単一モード：A/D変換が終了したとき (2) スキャンモード：設定されたすべてのチャネルのA/D変換が終了したとき

### ビット6：A/Dインターラプトイネーブル（A D I E）

A/D変換の終了による割込み（A D I）要求の許可／禁止を選択します。

ビット6 A D I E	説明
0	A/D変換終了による割込み（A D I）要求を禁止 （初期値）
1	A/D変換終了による割込み（A D I）要求を許可

### ビット5：A/Dスタート（A D S T）

A/D変換の開始／停止を選択します。

A/D変換中は“1”を保持します。また、A D S T ビットはA/D外部トリガ入力端子(ADTRG)により“1”にセットすることもできます。

ビット5 A D S T	説明
0	A/D変換を停止 （初期値）
1	(1) 単一モード：A/D変換を開始し、変換が終了すると自動的に“0”にクリア (2) スキャンモード：A/D変換を開始し、ソフトウェア、リセット、またはスタンバイモードによって“0”にクリアされるまで選択されたチャネルを順次連続変換

#### ビット4：スキャンモード（S C A N）

A/D変換のモードを、单一モード／スキャンモードから選択します。单一モード／スキャンモード時の動作については、「12.3 動作説明」を参照してください。モードの切換えは、A D S T = “0” の状態で行ってください。

ビット4	説明	
S C A N		
0	单一モード	(初期値)
1	スキャンモード	

#### ビット3：クロックセレクト（C K S）

A/D変換時間の設定を行います。

変換時間の切換えは、A D S T = “0” の状態で行ってください。

ビット3	説明	
C K S		
0	変換時間 = 266ステート(max)	(初期値)
1	変換時間 = 134ステート(max)	

#### ビット2～0：チャネルセレクト2～0（C H 2～0）

S C A Nビットとともにアナログ入力チャネルを選択します。

チャネル選択と切換えは、A D S T = “0” の状態で行ってください。

グループ選択	チャネル選択		説明	
C H 2	C H 1	C H 0	单一モード	スキャンモード
0	0	0	A N <sub>0</sub> (初期値)	A N <sub>0</sub>
	0	1	A N <sub>1</sub>	A N <sub>0</sub> 、A N <sub>1</sub>
	1	0	A N <sub>2</sub>	A N <sub>0</sub> ～A N <sub>2</sub>
	1	1	A N <sub>3</sub>	A N <sub>0</sub> ～A N <sub>3</sub>
1	0	0	A N <sub>4</sub>	A N <sub>4</sub>
	0	1	A N <sub>5</sub>	A N <sub>4</sub> 、A N <sub>5</sub>
	1	0	A N <sub>6</sub>	A N <sub>4</sub> ～A N <sub>6</sub>
	1	1	A N <sub>7</sub>	A N <sub>4</sub> ～A N <sub>7</sub>

### 12.2.3 A/D コントロールレジスタ (A D C R)

ビット	7	6	5	4	3	2	1	0
TRGE	—	—	—	—	—	—	—	—
初期値	0	1	1	1	1	1	1	1
R/W	R/W	—	—	—	—	—	—	—

トリガイネーブル
リザーブビット

外部トリガによるA/D変換の許可/禁止を選択するビットです。

A D C R は、8ビットのリード/ライト可能なレジスタで、外部トリガ入力によるA/D変換の開始の許可/禁止を選択します。

A D C R は、リセットまたはスタンバイモード時、H'7Fにイニシャライズされます。

#### ビット7：トリガイネーブル (T R G E)

外部トリガ入力によるA/D変換の開始の許可/禁止を選択します。

ビット7 T R G E	説明	
0	外部トリガ入力によるA/D変換の開始を禁止 (初期値)	
1	外部トリガ端子 (ADTRG) の立下がりエッジでA/D変換を開始	

#### ビット6～0：リザーブビット

リザーブビットです。リードすると常に“1”が読み出されます。ライトは無効です。

### 12.3 C P Uとのインターフェース


A D D R A ~ A D D R D はそれぞれ16ビットのレジスタですが、C P Uとの間のデータバスは8ビット幅です。そのため、C P Uからのアクセスは上位バイトは直接行われますが、下位バイトは8ビットのテンポラリレジスタ（T E M P）を介して行います。

A D D R からのデータのリードは、次のように行われます。上位バイトのリードで上位バイトの値はC P Uへ、下位バイトの値はT E M Pへ転送されます。次に下位バイトのリードでT E M Pの内容がC P Uへ転送されます。

A D D R をリードする場合は、必ず上位バイト、下位バイトの順で行ってください。また、上位バイトのみのリードは可能ですが、下位バイトのみのリードでは内容は保証されませんので注意してください。

図12.2に、A D D R のアクセス時のデータの流れを示します。

<上位バイトのリード>



<下位バイトのリード>




図12.2 A D D R のアクセス動作（[H'AA40] リード時）

## 12.4 動作説明

A/D変換器は逐次比較方式で動作し、10ビットの分解能をもっています。単一モードとスキャンモードの各モードの動作についての説明をします。

### 12.4.1 単一モード (SCAN = "0")

单一モードは、1チャネルのみのA/D変換を行う場合に選択します。ソフトウェアまたは外部トリガ入力によってADSTビットが“1”にセットされると、A/D変換を開始します。ADSTビットは、A/D変換中は“1”を保持しており、変換が終了すると自動的に“0”にクリアされます。

また、変換が終了すると、ADFフラグが“1”にセットされます。このとき、ADI Eビットが“1”にセットされていると、ADI割込み要求が発生します。


ADFフラグは、ADC SRをリードした後、“0”をライトするとクリアされます。

A/D変換中に、モードやアナログ入力チャネルの切換えを行う場合は、誤動作を避けるためにADC SRのADSTビットを“0”にクリアして、A/D変換を停止した状態で行ってください。変更した後、ADSTビットを“1”にセットすると（モードおよびチャネルの変更とADSTビットのセットは、同時に行うことができます）、再びA/D変換を開始します。

单一モードでチャネル1(AN<sub>1</sub>)が選択された場合の動作例を以下に示します。また、このときの動作タイミングを図12.3に示します。

- (1) 動作モードを单一モードに(SCAN = "0")、入力チャネルをAN<sub>1</sub>に(CH2 = CH1 = "0"、CH0 = "1")、A/D割込み要求許可(ADI E = "1")に設定して、A/D変換を開始(ADST = "1")します。
- (2) A/D変換が終了すると、A/D変換結果がADDRBに転送されます。同時に、ADF = "1"、ADST = "0"となり、A/D変換器は変換待機となります。
- (3) ADF = "1"、ADI E = "1"となっているため、ADI割込み要求が発生します。
- (4) A/D割込み処理ルーチンが開始されます。
- (5) ADC SRをリードした後、ADFに"0"をライトします。
- (6) A/D変換結果(ADDRB)をリードして、処理します。
- (7) A/D割込み処理ルーチンの実行を終了します。

この後、ADSTビットを“1”にセットするとA/D変換が開始され(2)～(7)を行います。



【注】 \* ↓は、ソフトウェアによる命令実行を示します。

図12.3 A/D変換器の動作例（单一モード チャネル1選択時）

#### 12.4.2 スキャンモード (S C A N = "1")

スキャンモードは、複数チャネル（1チャネルを含む）のアナログ入力を常にモニタするような応用に適しています。A/D変換はソフトウェアまたは外部トリガ入力によってA D S Tビットが“1”にセットされると、グループの第1チャネル(CH 2 = “0”的ときAN<sub>0</sub>、CH 2 = “1”的ときAN<sub>1</sub>)から開始されます。

複数のチャネルが選択されている場合は、第1チャネルの変換が終了した後、ただちに第2チャネル(AN<sub>1</sub>またはAN<sub>2</sub>)のA/D変換を開始します。

A/D変換は、A D S Tビットが“0”にクリアされるまで、選択されたチャネル内を連続して繰り返し行います。変換された結果は、各チャネルに対応したA D D Rに転送され保持されます。

A/D変換中に、モードやアナログ入力チャネルの切換えを行う場合は、誤動作を避けるためにA D C S RのA D S Tビットを“0”にクリアして、A/D変換を停止した状態で行ってください。変更した後、A D S Tビットに“1”をセットすると（モードおよびチャネルの変更とA D S Tビットのセットは、同時にできます）、第1チャネルが選択され、再びA/D変換を開始します。

スキャンモードでグループ0の3チャネル(AN<sub>0</sub>～AN<sub>2</sub>)を選択してA/D変換を行う場合の動作例を以下に示します。また、このときの動作タイミングを図12.4に示します。

(1) 動作モードをスキャンモードに(S C A N = "1")、スキャングループをグループ0に(CH 2 = "0")、アナログ入力チャネルをAN<sub>0</sub>～AN<sub>2</sub>(CH 1 = "1"、CH 0 = "0")に設定してA/D変換を開始(A D S T = "1")します。

(2) 第1チャネル(AN<sub>0</sub>)のA/D変換が開始され、A/D変換が終了すると、変換結果をA D D R Aに転送します。

次に第2チャネル(AN<sub>1</sub>)が自動的に選択され、変換を開始します。


(3) 同様に第3チャネル(AN<sub>2</sub>)まで変換を行います。

(4) 選択されたすべてのチャネル(AN<sub>0</sub>～AN<sub>2</sub>)の変換が終了すると、A D F = "1"となり、再び第1チャネル(AN<sub>0</sub>)を選択し、変換が行われます。

このときA D I Eビットが“1”にセットされていると、A/D変換終了後、A D I割込みを発生します。

(5) A D S Tビットが“1”にセットされている間は、(2)～(4)を繰り返します。

A D S Tビットを“0”にクリアするとA/D変換が停止します。この後、A D S Tビットを“1”にセットすると再びA/D変換を開始し、第1チャネル(AN<sub>0</sub>)から変換が行われます。



【注】 \*<sup>1</sup> ↓は、ソフトウェアによる命令実行を示します。

\*<sup>2</sup> 変換中のデータは無視されます。


図12.4 A/D変換器の動作例 (スキャンモード AN<sub>0</sub>～AN<sub>2</sub>の3チャネル選択時)

### 12.4.3 入力サンプリングとA/D変換時間

A/D変換器には、サンプル&ホールド回路が内蔵されています。A/D変換器は、ADSTビットが“1”にセットされてから $t_D$ 時間経過後、入力のサンプリングを行い、その後変換を開始します。A/D変換のタイミングを図12.5に示します。また、A/D変換時間を表12.4に示します。

A/D変換時間は、図12.5に示すように、 $t_D$ と入力サンプリング時間を含めた時間となります。ここで $t_D$ は、ADC SRへのライトタイミングにより決まり、一定値とはなりません。そのため、変換時間は表12.4に示す範囲で変化します。

スキャニングモードの変換時間は、表12.4に示す値が1回目の変換時間となります。2回目以降はCKS = “0”的場合は256ステート(固定)、CKS = “1”的場合は128ステート(固定)となります。



#### 《記号説明》

(1) : ADC SRライトサイクル

(2) : ADC SRのアドレス

$t_D$  : A/D変換開始遅延時間

$t_{SPL}$  : 入力サンプリング時間

$t_{conv}$  : A/D変換時間

図12.5 A/D変換タイミング

表12.4 A/D 変換時間（单一モード）

記号	CKS = "0"	CKS = "1"					
		min	typ	max	min	typ	max
A/D 変換開始遅延時間	$t_D$	10	—	17	6	—	9
入力サンプリング時間	$t_{SPL}$	—	80	—	—	40	—
A/D 変換時間	$t_{conv}$	259	—	266	131	—	134

【注】 表中の数値の単位はステートです。

#### 12.4.4 外部トリガ入力タイミング

A/D 変換は、外部トリガ入力により開始することも可能です。外部トリガ入力は、ADCIR の TRGE ビットが “1” にセットされているとき、ADTRG 端子から入力されます。ADTRG 入力端子の立下がりエッジで、ADCISR の ADST ビットが “1” にセットされ、A/D 変換が開始されます。

その他の動作は、单一モード／スキャンモードによらず、ソフトウェアによって ADST ビットを “1” にセットした場合と同じです。

このタイミングを図12.6に示します。




図12.6 外部トリガ入力タイミング

## 12.5 割込み

A/D変換器は、A/D変換の終了により、A/D変換終了割込み（ADI）を発生します。ADI割込み要求は、ADCSCRのADIEビットで許可／禁止することができます。

## 12.6 使用上の注意

A/D変換器を使用する際は、以下のことに注意してください。

(1) アナログ入力電圧の範囲

A/D変換中、アナログ入力端子AN<sub>n</sub>に印加する電圧はAV<sub>ss</sub> ≤ AN<sub>n</sub> ≤ V<sub>REF</sub>の範囲としてください。（n = 0 ~ 7）

(2) AV<sub>cc</sub>、AV<sub>ss</sub>入力電圧

AV<sub>ss</sub>入力電圧は、AV<sub>ss</sub> = V<sub>ss</sub>としてください。A/D変換器を使用しない場合、AV<sub>cc</sub> = V<sub>cc</sub>、AV<sub>ss</sub> = V<sub>ss</sub>としてください。

(3) V<sub>REF</sub>入力電圧

V<sub>REF</sub>端子入力電圧のアナログ基準はV<sub>REF</sub> ≤ AV<sub>cc</sub>としてください。A/D変換器を使用しない場合、V<sub>REF</sub> = V<sub>cc</sub>としてください。



# 13. RAM

## 第13章 目次

13.1 概要	425
13.1.1 ブロック図	425
13.1.2 レジスタ構成	426
13.2 システムコントロールレジスタ (SYSCR)	427
13.3 動作説明	428
13.3.1 モード1	428
13.3.2 モード2、3	428




## 13.1 概要

H 8 / 3032 は 2 k バイト、H 8 / 3031 は 1 k バイト、H 8 / 3030 は 512 バイトのスタティック RAM を内蔵しています。RAM は CPU と 16 ビット幅のデータバスで接続されており、アクセスはバイトデータ、ワードデータにかかわらず 2 ステートで行われます。したがって、データの高速転送が可能です。

H 8 / 3032 の内蔵 RAM はモード 1、3 のとき H'FF710 ~ H'FFF0F に、モード 2 のとき、H'F710 ~ H'FF0F、H 8 / 3031 の内蔵 RAM は、モード 1、3 のとき、H'FFB10 ~ H'FFF0F に、モード 2 のとき H'FB10 ~ H'FF0F、H 8 / 3030 の内蔵 RAM は、モード 1、3 のとき H'FFD10 ~ H'FFF0F に、モード 2 のとき H'FD10 ~ H'FF0F に割り当てられており、システムコントロールレジスタ (SYSCR) の RAM イネーブル (RAME) ビットにより内蔵 RAM 有効／無効の制御を行います。

### 13.1.1 ブロック図

RAM のブロック図を図 13.1 に示します。



【注】\* アドレスは下位 16 ビットを示しています。

図 13.1 RAM のブロック図 (H 8 / 3031 のモード 2 の場合)

### 13.1.2 レジスタ構成

内蔵RAMは、SYSCTRで制御されます。

SYSCTRのアドレスと初期値を表13.1に示します。

表13.1 レジスタ構成

アドレス*	名 称	略 称	R／W	初期値
H'FFF2	システムコントロールレジスタ	SYSCTR	R／W	H'0B

【注】\* アドレスは下位16ビットを示しています。

## 13.2 システムコントロールレジスタ (SYSCR)

S Y S C R は、内蔵RAMへのアクセスを許可／禁止するレジスタです。内蔵RAMはS Y S C RのR A M E ビットにより有効／無効が選択されます。なお、S Y S C Rのその他のビットについての詳細は「3.3 システムコントロールレジスタ」を参照してください。

ビット0: RAMイネーブル (RAME)

内蔵RAMの有効または無効を選択します。RAM E ビットはRES端子の立上がりエッジで初期化されます。ソフトウェアスタンバイモードでは初期化されません。

ビット 0	説明	
R A M E		
0	内蔵 R A M 無効	
1	内蔵 R A M 有効	(初期値)

### 13.3 動作説明

#### 13.3.1 モード1

モード1、3で、RAMEビット = “1”のとき、H8／3032ではアドレスH'FF710～H'FFF0F、H8／3031ではアドレスH'FFB10～H'FFF0F、H8／3030ではアドレスH'FFD10～H'FFF0Fをアクセスすると内蔵RAMが選択されます。RAMEビット = “0”的とき、H8／3032ではアドレスH'FF710～H'FFF0Fを、H8／3031ではアドレスH'FFB10～H'FFF0F、H8／3030ではアドレスH'FFD10～H'FFF0Fをアクセスすると、外部アドレス空間が選択されます。

#### 13.3.2 モード2、3

モード2、3で、RAMEビット = “1”的とき、H8／3032ではアドレスH'F710～H'FF0F、H8／3031ではアドレスH'FB10～H'FF0F、H8／3030ではアドレスH'FD10～H'FF0Fをアクセスすると内蔵RAMが選択されます。RAMビット = “0”的とき、H8／3032ではアドレスH'F710～H'FF0Fを、H8／3031ではアドレスH'FB10～H'FF0F、H8／3030ではアドレスH'FD10～H'FF0Fをアクセスすると、常にH'FFがリードされ、ライトは無効となります。尚、アドレスは下位16ビットを示します。

# 14. ROM

## 第14章 目次

14.1 概要	431
14.1.1 ブロック図	431
14.2 PROMモード	432
14.2.1 PROMモードの設定	432
14.2.2 ソケットアダプタの端子対応とメモリマップ	432
14.3 プログラミング	435
14.3.1 書込み／ペリファイ	436
14.3.2 書込み時の注意	439
14.4 書込み後の信頼性	440



## 14.1 概要

H8/3030は16kバイト、H8/3031は32kバイト、H8/3032は64kバイトのROMを内蔵しています。ROMは、CPUと16ビット幅のデータバスで接続されており、アクセスはバイトデータ、リードデータにかかわらず2ステートで行われます。したがって、データの高速転送が可能です。

なお、H8/3032のPROM版は、PROMモードに設定することにより汎用PROMライタを用いて、自由にプログラムの書き込みができます。

### 14.1.1 ブロック図

ROMのブロック図を表14.1に示します。




図14.1 ROMのブロック図 (H8/3032の場合)

## 14.2 PROMモード

### 14.2.1 PROMモードの設定

H8/3032のPROM版の場合、PROMモードに設定するとマイクロコンピュータとしての機能が停止して、HN27C101と同一の方法で内蔵PROMのプログラムを行うことができます。ただし、ページプログラミング方式はサポートしていません。PROMモードの設定方法を表14.2に示します。

表14.2 PROMモード設定

端子名	設定
モード端子(MD <sub>1</sub> 、MD <sub>0</sub> )の2端子	"Low" レベル
STBY端子	"High" レベル
P5 <sub>1</sub> 、P5 <sub>0</sub> 端子	"High" レベル

### 14.2.2 ソケットアダプタの端子対応とメモリマップ

PROMのプログラムは、表14.3で示すように各パッケージに対応した、ソケットアダプタを付けて32ピンに変換し、汎用PROMライタで行います。ソケットアダプタの端子対応図を図14.2に示します。また、メモリマップを図14.3に示します。

表14.3 ソケットアダプタ

製品名	パッケージ名	ソケットアダプタの型名
H8/3032	80ピンQFP (FP-80A)	HS3032ESH01H
	80ピンTQFP (TFP-80C)	HS3032ESN01H

H8/3032のPROMの容量は、64kバイトです。PROMモードのときのメモリマップを図14.3に示します。内蔵PROM内の未使用のアドレス領域のデータは、H'FFとしてください。

H8/3032をPROMライタでプログラムする際に、アドレスはH'0000～H'FFFFに設定し、H'10000以降のデータはH'FFとしてください。誤ってH'10000以降にプログラムすると、PROMの書き込みや確認ができなくなることがあります。また、ページプログラミング方式で、プログラムしようとした場合も同様です。


H 8 / 3 0 3 2			PROMソケット
FP-80A、TFP-80C	端子		端子 HN27C101 (32ピン)
57	RES0		V <sub>PP</sub>
49	NMI		EA9
43	P6 <sub>0</sub>		EA15
69	P8 <sub>0</sub>		EA16
70	P8 <sub>1</sub>		PGM
13	P3 <sub>0</sub>		E00
14	P3 <sub>1</sub>		E01
15	P3 <sub>2</sub>		E02
16	P3 <sub>3</sub>		E03
17	P3 <sub>4</sub>		E04
18	P3 <sub>5</sub>		E05
19	P3 <sub>6</sub>		E06
20	P3 <sub>7</sub>		E07
22	P1 <sub>0</sub>		EA0
23	P1 <sub>1</sub>		EA1
24	P1 <sub>2</sub>		EA2
25	P1 <sub>3</sub>		EA3
26	P1 <sub>4</sub>		EA4
27	P1 <sub>5</sub>		EA5
28	P1 <sub>6</sub>		EA6
29	P1 <sub>7</sub>		EA7
31	P2 <sub>0</sub>		EA8
32	P2 <sub>1</sub>		OE
33	P2 <sub>2</sub>		EA10
34	P2 <sub>3</sub>		EA11
35	P2 <sub>4</sub>		EA12
36	P2 <sub>5</sub>		EA13
37	P2 <sub>6</sub>		EA14
38	P2 <sub>7</sub>		CE
39	P5 <sub>0</sub>		V <sub>cc</sub>
40	P5 <sub>1</sub>		
68	A <sub>Vcc</sub>		
67	V <sub>REF</sub>		
21	V <sub>cc</sub>		
53	V <sub>cc</sub>		
44	MD <sub>0</sub>		
45	MD <sub>1</sub>		
47	STBY		
58	A <sub>Vss</sub>		
12	V <sub>ss</sub>		
30	V <sub>ss</sub>		
50	V <sub>ss</sub>		V <sub>ss</sub>

〈記号説明〉

- V<sub>PP</sub> : プログラム電源 (12.5V)
- E07 ~ E00 : データ入出力
- EA16 ~ EA0 : アドレス入力
- OE : 出力イネーブル
- CE : チップイネーブル
- PGM : プログラム

【注】 図中に記載されていない端子はすべてオープンにしてください。

図14.2 ソケットアダプタの端子対応図



【注】\* PROMモードでこのアドレス領域をリードした場合、出力データはH'FFとなります。

図14.3 H8／3032のPROMモード時のメモリマップ

### 14.3 プログラミング

PROMモード時の書き込み、ベリファイなどのモード選択は、表14.4に示すような設定によって行います。

表14.4 PROMモード時のモード選択

モード \ ピン	$\overline{CE}$	$\overline{OE}$	$\overline{PGM}$	$V_{PP}$	$V_{CC}$	$E0_7 \sim E0_0$	$EA_{16} \sim EA_0$
書込み	L	H	L	$V_{PP}$	$V_{CC}$	データ入力	アドレス入力
ベリファイ	L	L	H	$V_{PP}$	$V_{CC}$	データ出力	アドレス入力
プログラミング禁止	L	L	L	$V_{PP}$	$V_{CC}$	ハイインピーダンス	アドレス入力
	L	H	H				
	H	L	L				
	H	H	H				

〈記号説明〉

L : "Low" レベル

H : "High" レベル

$V_{PP}$  : " $V_{PP}$ " レベル

$V_{CC}$  : " $V_{CC}$ " レベル

なお、書き込み・読み出しは標準のEPROM HN27C101と同じ仕様になっています。

ただし、ページプログラミング方式はサポートしていませんので、ページプログラミングモードに設定しないでください。ページプログラミングモードのみをサポートしているPROMライタは使用できません。PROMライタを選択する場合には、1バイト毎の高速プログラミングモードをサポートしていることを確認してください。また、アドレスは必ずH'0000～H'FFFFに設定してください。

### 14.3.1 書込み／ベリファイ

書込み／ベリファイは効率のよい高速プログラミング方式で行うことができます。この方式は、デバイスへの電圧ストレス、あるいは書込みデータの信頼性を損なうことなく高速な書き込みを行うことができます。未使用のアドレス領域のデータはH'FFです。

高速プログラミングの基本的なフローを図14.6に示します。

また、プログラミング時の電気的特性を表14.5、表14.6に、タイミングを図14.7に示します。




図14.6 高速プログラミングフローチャート

表14.5 DC特性

(暫定仕様)

(条件:  $V_{cc} = 6.0 \text{ V} \pm 0.25 \text{ V}$ 、 $V_{pp} = 12.5 \text{ V} \pm 0.3 \text{ V}$ 、 $V_{ss} = 0 \text{ V}$ 、 $T_a = 25^\circ\text{C} \pm 5^\circ\text{C}$ )

項目	記号	min	typ	max	単位	測定条件
入力“High”レベル電圧 OE、CE、PGM	$V_{IH}$	2.4	—	$V_{cc} + 0.3$	V	
入力“Low”レベル電圧 OE、CE、PGM	$V_{IL}$	-0.3	—	0.8	V	
出力“High”レベル電圧 OE、CE、PGM	$V_{OH}$	2.4	—	—	V	$I_{OH} = -200 \mu\text{A}$
出力“Low”レベル電圧 OE、CE、PGM	$V_{OL}$	—	—	0.45	V	$I_{OL} = 1.6 \text{ mA}$
入力リード電流 OE、CE、PGM	$ I_{LI} $	—	—	2	$\mu\text{A}$	$V_{in} = 5.25 \text{ V}/0.5 \text{ V}$
$V_{cc}$ 電流	$I_{cc}$	—	—	40	$\text{mA}$	
$V_{pp}$ 電流	$I_{pp}$	—	—	40	$\text{mA}$	

表14.6 AC特性

(条件:  $V_{cc} = 6.0 \text{ V} \pm 0.25 \text{ V}$ 、 $V_{pp} = 12.5 \text{ V} \pm 0.3 \text{ V}$ 、 $T_a = 25^\circ\text{C} \pm 5^\circ\text{C}$ )


項目	記号	min	typ	max	単位	測定条件
アドレスセットアップ時間	$t_{AS}$	2	—	—	$\mu\text{s}$	図17.7 *1
OEセットアップ時間	$t_{OES}$	2	—	—	$\mu\text{s}$	
データセットアップ時間	$t_{DSS}$	2	—	—	$\mu\text{s}$	
アドレスホールド時間	$t_{AH}$	0	—	—	$\mu\text{s}$	
データホールド時間	$t_{DH}$	2	—	—	$\mu\text{s}$	
データ出力ディスエーブル時間	$t_{DF}^{*2}$	—	—	130	ns	
$V_{pp}$ セットアップ時間	$t_{VPS}$	2	—	—	$\mu\text{s}$	
プログラムパルス幅	$t_{PW}$	0.19	0.20	0.21	ns	
オーバープログラム時のPGMパルス幅	$t_{OPW}^{*3}$	0.19	—	5.25	ns	
$V_{cc}$ セットアップ時間	$t_{VCS}$	2	—	—	$\mu\text{s}$	
CEセットアップ時間	$t_{CES}$	2	—	—	$\mu\text{s}$	
データ出力遅延時間	$t_{OE}$	0	—	150	ns	

【注】\*1 入力パルス・レベル: 0.8 ~ 2.2 V

入力立上がり／立下がり時間  $\leq 20 \text{ ns}$ 

タイミング参照レベル  $\left\{ \begin{array}{l} \text{入力: } 1.0 \text{ V}, 2.0 \text{ V} \\ \text{出力: } 0.8 \text{ V}, 2.0 \text{ V} \end{array} \right.$

\*2  $t_{DF}$ は出力が開放状態に達し、出力レベルを参照できなくなった場合で定義します。\*3  $t_{OPW}$ はフローチャートに記載した値で定義されます。



【注】\*  $t_{opw}$  はフローチャートに記載した値で定義します。

図14.7 PROM書き込み／ベリファイ・タイミング

#### 14.3.2 書込み時の注意

- (1) 書込みは規定された電圧、タイミングで行ってください。

PROMモード時のプログラム電圧 ( $V_{PP}$ ) は12.5Vです。

定格以上の電圧を加えると、製品の永久破壊に至りますので、注意してください。特に PROMライタのオーバーシュートなどには十分注意してください。

PROMライタのHN27C101の日立仕様にセットすると、 $V_{PP}$ は12.5Vになります。

- (2) PROMライタのソケット、ソケットアダプタおよび製品それぞれのインデックスが正しく一致していないと、過剰電流によって製品が破壊することがあります。書き込み前に正しくPROMライタに装着されていることを必ず確認してください。

- (3) 書込み中はソケットアダプタおよび製品には触れないようにしてください。接触不良により書き込み不良となる場合があります。

- (4) プログラミングモードは、ページプログラミング方式をサポートしていませんので、プログラミングモードの設定には注意してください。

- (5) H8/3032のPROMの容量は64kバイトです。アドレスは必ずH'0000～H'FFFFに設定してください。プログラムする際には、未使用のアドレス領域(H'10000～H'1FFFF)のデータはH'FFとしてください。

#### 14.4 書込み後の信頼性

データ書き込み後、データ保持特性を向上させるために、150°Cの高温放置をしてスクリーニングを行うと大変有効です。高温放置は、スクリーニングの1つであり、PROMメモリセルの初期のデータ保持不良を短時間で除くことができます。

図14.8に推奨するスクリーニングフローを示します。




図14.8 推奨スクリーニングフロー

同じ、PROMライタでプログラミング中、書き込み不良が連続して発生した場合には書き込みを中止し、PROMライタ、ソケットアダプタなどに異常がないか確認してください。

書き込みあるいは高温放置後のプログラム確認において異常がありましたら、当社技術担当にご連絡ください。

# 15. クロック発振器

## 第15章 目次

15.1 概要	443
15.1.1 ブロック図	443
15.2 発振器	444
15.2.1 水晶発振子を接続する方法	444
15.2.2 外部クロックを入力する方法	446
15.3 デューティ補正回路	448
15.4 プリスケーラ	448



## 15.1 概要

H 8 / 3032 シリーズは、クロック発振器 (C P G : Clock Pulse Generator) を内蔵しており、クロック発振器はシステムクロック ( $\phi$ ) 、および内部クロック ( $\phi / 2 \sim \phi / 4096$ ) を生成します。

クロック発振器は、発振器、デューティ補正回路、およびプリスケーラから構成されます。

### 15.1.1 ブロック図

図15.1にクロック発振器のブロック図を示します。




図15.1 クロック発振器のブロック図

## 15.2 発振器

クロックを供給する方法には、水晶発振子を接続する方法と外部クロックを入力する方法の2とあります。

### 15.2.1 水晶発振子を接続する方法

#### (1) 回路構成

水晶発振子を接続する場合の接続例を図15.2に示します。ダンピング抵抗 $R_d$ は、表15.1に示すものを使用してください。また、水晶発振子は、ATカット並列共振形を使用してください。




図15.2 水晶発振子を接続する場合の接続例

表15.1 ダンピング抵抗値

周波数 (MHz)	2	4	8	10	12	16
$R_d$ ( $\Omega$ )	1 k	500	200	0	0	0

#### (2) 水晶発振子

図15.3に水晶発振子の等価回路を示します。水晶発振子は表15.2に示す特性のものを使用してください。




図15.3 水晶発振子の等価回路

表15.2 水晶発振子のパラメータ

周波数 (MHz)	2	4	8	10	12	16
R <sub>s</sub> max (Ω)	500	120	80	70	60	50
C <sub>o</sub> (pF)				7 pF max		

水晶発振子は、 $\phi$ と同一の周波数のものを使用してください。

### (3) ボード設計上の注意

水晶発振子を接続して発振させる場合、次の点に注意してください。

発振回路部の近くで信号線を通過させないでください。誘導により正しい発振ができなくなる場合があります（図15.4）。

また、ボード設計に際しては、水晶発振子および負荷容量はできるだけXTAL、EXTAL端子の近くに配置してください。





図15.4 発振回路部のボード設計に関する注意事項

### 15.2.2 外部クロックを入力する方法


#### (1) 回路構成

外部クロック入力の接続例を図15.5に示します。図15.5(b)の場合、スタンバイモード時には外部クロックが“High”レベルとなるようにしてください。

XTAL端子をオープン状態にする場合は、寄生容量が10pF以下としてください。



(a) XTAL端子をオープンにする接続例



(b) XTAL端子に逆相クロックを入力する接続例

図15.5 外部クロックを入力する場合の接続例

#### (2) 外部クロック

外部クロックは $\phi$ と同一の周波数にしてください。表15.3と図15.6にクロックタイミングを示します。

表15.3 クロックタイミング

項目	記号	$V_{cc} = 2.7 \sim 5.5V$		$V_{cc} = 5.0V \pm 10\%$		単位	測定条件
		min	max	min	max		
外部クロック立上がり時間	$t_{ext}$	—	10	—	5	ns	図15.6
外部クロック立下がり時間	$t_{ext}$	—	10	—	5	ns	
外部クロック入力デューティ ( $a/t_{cyc}$ )	—	30	70	30	70	%	$\phi \geq 5 \text{ MHz}$
外部クロック入力デューティ ( $b/t_{cyc}$ )	—	40	60	40	60	%	$\phi < 5 \text{ MHz}$
$\phi$ クロック幅	—	40	60	40	60	%	図15.6
$\phi$ デューティ ( $b/t_{cyc}$ )	—	40	60	40	60	%	





図15.6 外部クロック入力タイミング

### 15.3 デューティ補正回路

デューティ補正回路は、周波数 5 MHz 以上の発振に対し発振器からのクロックのデューティを補正し、 $\phi$ を生成します。

### 15.4 プリスケーラ

プリスケーラは、 $\phi$ を分周し内部クロック ( $\phi/2 \sim \phi/4096$ ) を生成します。

# 16. 低消費電力状態

## 第16章 目次

16.1 概要	451
16.2 レジスタ構成	452
16.2.1 システムコントロールレジスタ（SYSCR）	452
16.3 スリープモード	454
16.3.1 スリープモードへの遷移	454
16.3.2 スリープモードの解除	454
16.4 ソフトウェアスタンバイモード	455
16.4.1 ソフトウェアスタンバイモードへの遷移	455
16.4.2 ソフトウェアスタンバイモードの解除	455
16.4.3 ソフトウェアスタンバイモード解除後の発振安定待機時間の設定	456
16.4.4 ソフトウェアスタンバイモードの応用例	457
16.4.5 使用上の注意	457
16.5 ハードウェアスタンバイモード	458
16.5.1 ハードウェアスタンバイモードへの遷移	458
16.5.2 ハードウェアスタンバイモードの解除	458
16.5.3 ハードウェアスタンバイモードのタイミング	458



## 16.1 概要

H 8 / 3 0 3 2 シリーズには、C P U 機能を停止して消費電力を著しく低下させる低消費電力状態があります。

低消費電力状態には、次の 3 種類のモードがあります。

- (1) スリープモード
- (2) ソフトウェアスタンバイモード
- (3) ハードウェアスタンバイモード

各モードへ遷移する条件と C P U や周辺機能などの状態、および各モードからの解除方法を表16.1に示します。

表16.1 低消費電力状態

モード	遷移条件	状 態						解除方法
		クロック	CPU	レジスタ	周辺機能	RAM	I/Oポート	
スリープモード	SYSCRのSSBY=“0”的状態でSLEEP命令を実行	動作	停止	保持	動作	保持	保持	・割込み ・RES端子 ・STBY端子
ソフトウェアスタンバイモード	SYSCRのSSBY=“1”的状態でSLEEP命令を実行	停止	停止	保持	停止リセット	保持	保持	・NMI端子 ・IRQ <sub>0</sub> ～IRQ <sub>2</sub> 端子 ・RES端子 ・STBY端子
ハードウェアスタンバイモード	STBY端子を“Low”レベル	停止	停止	不定	停止リセット	* 保持	ハイインピーダンス	・STBY端子 ・RES端子

【注】\* プログラム実行状態からハードウェアスタンバイ状態に遷移する場合には、事前に S Y S C R の R A M E ビットを “0” にクリアする必要があります。

### 《記号説明》

S Y S C R : システムコントロールレジスタ

S S B Y : ソフトウェアスタンバイビット

## 16.2 レジスタ構成


本LSIには低消費電力状態の制御を行うシステムコントロールレジスタ(SYSCR)があります。レジスタ構成を表16.2に示します。

表16.2 レジスタ構成

アドレス*	名 称	略 称	R/W	初期値
H'FFF2	システムコントロールレジスタ	SYSCR	R/W	H'0B

【注】\* アドレスの下位16ビットを示しています。

### 16.2.1 システムコントロールレジスタ(SYSCR)



SYSCRは8ビットのリード/ライト可能なレジスタで、ビット7のSSBYビットとビット6～4のSTS2～STS0ビットにより低消費電力状態の制御を行います。なお、SYSCRの他のビットについての詳細は「3.3 システムコントロールレジスタ」を参照してください。

### ビット7：ソフトウェアスタンバイ（S S B Y）

ソフトウェアスタンバイモードへの遷移を指定します。

なお、外部割込みによりソフトウェアスタンバイモードが解除され、通常動作に遷移したときこのビットは“1”にセットされたままです。クリアする場合は、“0”をライトしてください。

ビット7	説明	
S S B Y		
0	S L E E P 命令実行後、スリープモードに遷移	(初期値)
1	S L E E P 命令実行後、ソフトウェアスタンバイモードに遷移	

### ビット6～4：スタンバイタイマセレクト2～0（S T S 2～0）

外部割込みによって、ソフトウェアスタンバイモードを解除する場合に、クロックが安定するまでC P Uと周辺機能が待機する時間を選択します。水晶発振の場合、表16.3を参照し動作周波数に応じて待機時間が8 ms（発振安定時間）以上となるように選択してください。外部クロックの場合、任意の選択が可能です。

ビット6	ビット5	ビット4	説明
S T S 2	S T S 1	S T S 0	
0	0	0	待機時間 = 8192ステート (初期値)
0	0	1	待機時間 = 16384ステート
0	1	0	待機時間 = 32768ステート
0	1	1	待機時間 = 65536ステート
1	0	—	待機時間 = 131072ステート
1	1	—	使用禁止

## 16.3 スリープモード

### 16.3.1 スリープモードへの遷移

S Y S C R の S S B Y ビットを “0” にクリアした状態で S L E E P 命令を実行すると、プログラム実行状態からスリープモードに遷移します。C P U の動作は、S L E E P 命令実行直後に停止します。C P U の動作は停止しますが、C P U のレジスタの内容は保持されます。スリープモードでは内蔵周辺モジュールの機能は停止しません。

### 16.3.2 スリープモードの解除

スリープモードの解除は、割込み、RES端子、STBY端子によって行われます。

#### (1) 割込みによる解除

割込み要求が発生すると、割込み例外処理状態に遷移し、スリープモードは解除されます。なお、内蔵周辺モジュールによる割込みがモジュール側で禁止されている場合、また、N M I 以外の割込みでC P U がマスクされている場合にはスリープモードは解除されません。

#### (2) RES端子による解除

RES端子を “Low” レベルにするとリセット状態に遷移し、スリープモードは解除されます。

#### (3) STBY端子による解除

STBY端子を “Low” レベルにすると、ハードウェアスタンバイモードに遷移します。

## 16.4 ソフトウェアスタンバイモード

### 16.4.1 ソフトウェアスタンバイモードへの遷移

ソフトウェアスタンバイモードに遷移するにはSYSCRのSSBYビットを“1”にセットした状態で、SLEEP命令を実行します。

ソフトウェアスタンバイモードでは、CPUだけでなくクロックをはじめ内蔵周辺モジュールの機能が停止するため、消費電力は著しく低減されます。内蔵周辺モジュールはリセット状態になり、停止します。規定の電圧が与えられている限り、CPUのレジスタ、および内蔵RAMのデータは保持されます。I/Oポートおよびリフレッシュコントローラ\*の状態も保持されています。

【注】\* RTCNT、RTMCSRのビット7、6はイニシャライズされ、その他は保持となります。

### 16.4.2 ソフトウェアスタンバイモードの解除

ソフトウェアスタンバイモードの解除は、外部割込み(NMI端子、IRQ<sub>0</sub>～IRQ<sub>2</sub>端子)、RES端子、またはSTBY端子によって行われます。

#### (1) 割込みによる解除

NMI、IRQ<sub>0</sub>～IRQ<sub>2</sub>割込み要求信号が入力されると、クロックの発振が開始され、SYSCRのSTS2～STS0ビットによって設定された時間が経過した後、安定したクロックが本LSI全体に供給されて、ソフトウェアスタンバイモードは解除され、割込み例外処理を開始します。なお、IRQ<sub>0</sub>～IRQ<sub>2</sub>割込みは、対応するイネーブルビットが“0”にクリアされている場合、またはCPUでマスクされている場合には、ソフトウェアスタンバイモードは解除されません。

#### (2) RES端子による解除

RES端子を“Low”レベルにすると、クロックの発振が開始されます。クロックの発振開始と同時に、本LSI全体にクロックが供給されます。このときRES端子は必ずクロックの発振が安定するまで“Low”レベルに保持してください。RES端子を“High”レベルにすると、CPUはリセット例外処理を開始します。

#### (3) STBY端子による解除

STBY端子を“Low”レベルにすると、ハードウェアスタンバイモードに遷移します。

### 16.4.3 ソフトウェアスタンバイモード解除後の発振安定待機時間の設定

S Y S C R の S T S 2 ~ S T S 0 ビットの設定は、以下のようにしてください。

#### (1) 水晶発振の場合

待機時間が 8 ms (発振安定時間) 以上となるように S T S 2 ~ S T S 0 を設定してください。

表16.3に動作周波数と S T S 2 ~ S T S 0 ビットの設定値に対する待機時間を示します。

#### (2) 外部クロックの場合

任意の値を選択可能です。

表16.3 動作周波数と発振安定待機時間

STS2	STS1	STS0	待機時間	16MHz	12MHz	10MHz	8MHz	6MHz	4MHz	2MHz	単位
0	0	0	8192ステート	0.51	0.65	0.8	1.0	1.3	2.0	4.1	ms
0	0	1	16384ステート	1.0	1.3	1.6	2.0	2.7	4.1	8.2	
0	1	0	32768ステート	2.0	2.7	3.3	4.1	5.5	8.2	16.4	
0	1	1	65536ステート	4.1	5.5	6.6	8.2	10.9	16.4	32.8	
1	0	—	131072ステート	8.2	10.9	13.1	16.4	21.8	32.8	65.5	
1	1	—	使用禁止								

□ : 推奨設定時間

#### 16.4.4 ソフトウェアスタンバイモードの応用例

ここでは、NMI端子の立下がりでソフトウェアスタンバイモードに遷移し、NMI端子の立上がりで解除を行う例を、図16.1に示します。

SYSCRのNMIエッジ（NMIEG）ビットが“0”にクリアされている（立下がりエッジ指定）状態でNMI割込みを受け付けた後、NMIEGビットを“1”にセットします（立上がりエッジ指定）。SSBYビットを“1”にセットした後、SLEEP命令を実行してソフトウェアスタンバイモードに遷移します。

その後、NMI端子の立上がりエッジで、ソフトウェアスタンバイモードが解除されます。




図16.1 ソフトウェアスタンバイモード時のNMIタイミング（例）

#### 16.4.5 使用上の注意

ソフトウェアスタンバイモードでは、I/Oポートの状態が保持されます。したがって、“High”レベルを出力している場合、出力電流分の消費電流は低減されません。

## 16.5 ハードウェアスタンバイモード

### 16.5.1 ハードウェアスタンバイモードへの遷移

STBY端子を“Low”レベルにすると、どの処理状態からでもハードウェアスタンバイモードに遷移します。

ハードウェアスタンバイモードでは、CPU、および内蔵周辺モジュールの機能が停止するため、消費電力は著しく低減します。内蔵RAM以外のすべてのモジュールはリセット状態になりますが、規定の電圧が与えられている限り、内蔵RAMのデータは保持されます。I/Oポートは、ハイインピーダンス状態になります。

内蔵RAMのデータを保持するためには、STBY端子を“Low”レベルにする前に、SYSCLRのRAMEビットを“0”にクリアしてください。

ハードウェアスタンバイモード中には、モード端子(MD<sub>1</sub>、MD<sub>0</sub>)の状態を変化させないでください。

### 16.5.2 ハードウェアスタンバイモードの解除

ハードウェアスタンバイモードの解除は、STBY端子とRES端子とで行われます。RES端子を“Low”レベルにした状態で、STBY端子を“High”レベルにすると、クロックは発振を開始します。このとき、RES端子は必ずクロックの発振が安定するまで“Low”レベルに保持してください。RES端子を“High”レベルにするとリセット例外処理を経て、プログラム実行状態に遷移します。

### 16.5.3 ハードウェアスタンバイモードのタイミング

ハードウェアスタンバイモードの各端子のタイミング例を図16.2に示します。

RES端子を“Low”レベルにした後、STBY端子を“Low”レベルにすると、ハードウェアスタンバイモードに遷移します。解除は、STBY端子を“High”レベルにし、クロックの発振安定時間経過後、RES端子を“Low”レベルから“High”レベルにすることにより行われます。




図16.2 ハードウェアスタンバイモードのタイミング

# 17. 電気的特性

## 第17章 目次

17.1 絶対最大定格	461
17.2 電気的特性	461
17.2.1 DC特性	461
17.2.2 AC特性	469
17.2.3 A/D変換特性	474
17.3 動作タイミング	475
17.3.1 バスタイミング	475
17.3.2 制御信号タイミング	477
17.3.3 クロックタイミング	479
17.3.4 TPC、I/Oポートタイミング	479
17.3.5 ITUタイミング	480
17.3.6 SCI入出力タイミング	481



## 17.1 絶対最大定格

絶対最大定格を表17.1に示します。

表17.1 絶対最大定格

項目	記号	定格値	単位
電源電圧	V <sub>cc</sub>	-0.3 ~ +7.0	V
プログラム電圧	V <sub>pp</sub>	-0.3 ~ +13.5	V
入力電圧(ポート7以外)	V <sub>in</sub>	-0.3 ~ V <sub>cc</sub> +0.3	V
入力電圧(ポート7)	V <sub>in</sub>	-0.3 ~ AV <sub>cc</sub> +0.3	V
リファレンス電源電圧	V <sub>REF</sub>	-0.3 ~ AV <sub>cc</sub> +0.3	V
アナログ電源電圧	AV <sub>cc</sub>	-0.3 ~ +7.0	V
アナログ入力電圧	V <sub>AN</sub>	-0.3 ~ AV <sub>cc</sub> +0.3	V
動作温度	T <sub>opr</sub>	通常仕様品 : -20~+75 広温度範囲仕様品 : -40~+85	°C
保存温度	T <sub>stg</sub>	-55 ~ +125	°C

### 【使用上の注意】

絶対最大定格を超えてLSIを使用した場合、LSIの永久破壊となることがあります。

## 17.2 電気的特性

### 17.2.1 DC特性

DC特性を表17.2に示します。また、出力許容電流値を表17.3に示します。

表 17.2 DC 特性(1)

条件:  $V_{CC} = 5.0V \pm 10\%$ 、 $AV_{CC} = 5.0V \pm 10\%$ 、 $V_{REF} = 4.5V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ <sup>\*</sup>  
 $T_a = -20 \sim +75^\circ C$  (通常仕様品)、 $T_a = -40 \sim +85^\circ C$  (広温度範囲仕様品)

項目	記号	min	typ	max	単位	測定条件
シミュットリガ 入力電圧	$V_T^-$	1.0	—	—	V	
	$V_T^+$	—	—	$V_{CC} \times 0.7$	V	
	$V_T^+ - V_T^-$	0.4	—	—	V	
入力“High” レベル電圧	RES、STBY、NMI、 MD <sub>1</sub> 、MD <sub>0</sub>	$V_{IH}$	$V_{CC} - 0.7$	—	$V_{CC} + 0.3$	V
	EXTAL		$V_{CC} \times 0.7$	—	$V_{CC} + 0.3$	V
	ポート7		2.0	—	$AV_{CC} + 0.3$	V
	ポート1、2、3、5、6、9、 P8 <sub>3</sub> 、 PB <sub>4</sub> ～PB <sub>7</sub>		2.0	—	$V_{CC} + 0.3$	V
	RES、STBY、 MD <sub>1</sub> 、MD <sub>0</sub>		—0.3	—	0.5	V
入力“Low” レベル電圧	NMI、EXTAL、 ポート1、2、3、5、6、 7、9、 P8 <sub>3</sub> 、 PB <sub>4</sub> ～PB <sub>7</sub>	$V_{IL}$	—0.3	—	0.8	V
	全出力端子	$V_{OH}$	$V_{CC} - 0.5$	—	—	V
			3.5	—	—	V
	全出力端子 (RES0を除く)	$V_{OL}$	—	—	0.4	V
	ポート1、2、5、B		—	—	1.0	V
	RES0		—	—	0.4	V
入力リード 電流	STBY、NMI、RES、 MD <sub>1</sub> 、MD <sub>0</sub>	$I_{in}$	—	—	1.0	$\mu A$
	ポート7		—	—	1.0	$\mu A$
					$V_{in} =$ $0.5 \sim V_{CC} - 0.5V$	
					$V_{in} =$ $0.5 \sim AV_{CC} - 0.5V$	

表 17.2 DC 特性(2)

条件:  $V_{CC} = 5.0V \pm 10\%$ 、 $AV_{CC} = 5.0V \pm 10\%$ 、 $V_{REF} = 4.5V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ <sup>1</sup> $T_a = -20 \sim +75^\circ C$  (通常仕様品)、 $T_a = -40 \sim +85^\circ C$  (広温度範囲仕様品)

項目	記号	min	typ	max	単位	測定条件
シリーステートリック 電流 (オフ状態)	ポート 1, 2, 3, 5, 6, 8 ~ B	$I_{TS1}$	—	—	1.0	$\mu A$
	RES0		—	—	10.0	$\mu A$
入力プルアップ MOS 電流	ポート 2, 5	$-I_P$	50	—	300	$\mu A$
入力容量	NMI	$C_{in}$	—	—	50	pF
	NMI以外の 全入力端子		—	—	15	pF
消費電流 <sup>2</sup>	通常動作時	$I_{CC}$	—	45	60	$mA$
	スリープ時		—	32	45	$f = 16MHz$
	スタンバイ時 <sup>3</sup>		—	0.01	5.0	$\mu A$
アナログ 電源電流	A/D変換中	$AI_{CC}$	—	1.2	2.0	$mA$
	A/D変換待機時		—	0.01	5.0	$\mu A$
リファレンス 電源電流	A/D変換中	$AI_{CC}$	—	0.3	0.6	$mA$
	A/D変換待機時		—	0.01	5.0	$\mu A$
RAMスタンバイ電圧	$V_{RAM}$	2.0	—	—	V	$V_{REF} = 5.0V$

【注】<sup>1</sup> A/D 変換器未使用時に  $AV_{CC}$ 、 $V_{REF}$ 、 $AV_{SS}$  端子を開放しないでください。 $AV_{CC}$ 、 $V_{REF}$  端子は  $V_{CC}$  に、 $AV_{SS}$  端子は  $V_{SS}$  にそれぞれ接続してください。<sup>2</sup> 消費電流値は、 $V_{IH\ min} = V_{CC} - 0.5V$ 、 $V_{IL\ max} = 0.5V$  の条件下で、すべての出力端子を無負荷状態にして、さらに内蔵プルアップ MOS をオフ状態にした場合の値です。<sup>3</sup>  $V_{RAM} \leq V_{CC} < 4.5V$  のとき、 $V_{IH\ min} = V_{CC} \times 0.9$ 、 $V_{IL\ max} = 0.3V$  とした場合の値です。

表17.2 DC特性(3)

条件:  $V_{CC} = 2.7 \sim 5.5V$ 、 $AV_{CC} = 2.7 \sim 5.5V$ 、 $V_{REF} = 2.7V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ <sup>\*1</sup>  
 $T_a = -20 \sim +75^\circ C$  (通常仕様品)、 $T_a = -40 \sim +85^\circ C$  (広温度範囲仕様品)

項目	記号	min	typ	max	単位	測定条件
ショミットリガ 入力電圧	$V_T^-$	$V_{CC} \times 0.2$	—	—	V	
	$V_T^+$	—	—	$V_{CC} \times 0.7$	V	
	$V_T^+ - V_T^-$	$V_{CC} \times 0.07$	—	—	V	
入力“High” レベル電圧	$\overline{RES}$ 、 $\overline{STBY}$ 、 $NMI$ 、 $MD_1$ 、 $MD_0$	$V_{IH}$	$V_{CC} \times 0.9$	—	$V_{CC} + 0.3$	V
	EXTAL		$V_{CC} \times 0.7$	—	$V_{CC} + 0.3$	V
	ポート7		$V_{CC} \times 0.7$	—	$AV_{CC} + 0.3$	V
	ポート1、2、3、5、 6、9、 $P8_3$ 、 $PB_4 \sim PB_7$		$V_{CC} \times 0.7$	—	$V_{CC} + 0.3$	V
	$\overline{RES}$ 、 $\overline{STBY}$ 、 $MD_1$ 、 $MD_0$		-0.3	—	$V_{CC} \times 0.1$	V
入力“Low” レベル電圧	$NMI$ 、EXTAL、 ポート1、2、3、5、 6、7、9、 $P8_3$ 、 $PB_4 \sim PB_7$	$V_{IL}$	-0.3	—	$V_{CC} \times 0.2$	V
				—	0.8	$V_{CC} < 4.0V$
				—		$V_{CC} = 4.0 \sim 5.5V$
出力“High” レベル電圧	全出力端子	$V_{OH}$	$V_{CC} - 0.5$	—	—	V
			$V_{CC} - 1.0$	—	—	V
出力“Low” レベル電圧	全出力端子 ( $\overline{RES0}$ を除く)	$V_{OL}$	—	—	0.4	V
	ポート1、2、5、B		—	—	1.0	V
	$\overline{RES0}$		—	—	0.4	V
	$STBY$ 、 $NMI$ 、 $\overline{RES}$ 、 $MD_1$ 、 $MD_0$		—	—	1.0	$\mu A$
入力リーク 電流	ポート7	$I_{in}$	—	—	1.0	$\mu A$

表17.2 DC特性(4)

条件:  $V_{CC} = 2.7 \sim 5.5V$ 、 $AV_{CC} = 2.7 \sim 5.5V$ 、 $V_{REF} = 2.7V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ <sup>\*1</sup> $T_a = -20 \sim +75^\circ C$  (通常仕様品)、 $T_a = -40 \sim +85^\circ C$  (広温度範囲仕様品)

項目	記号	min	typ	max	単位	測定条件	
シリーステート リーグ電流 (オフ状態)	ポート1、2、3、5、6、 8、9、A、B  RESO	$I_{TS1}$	—	—	1.0	$\mu A$	
			—	—	10.0	$\mu A$	
入力プルアップ MOS電流	ポート2、5	$-I_P$	10	—	300	$\mu A$ $V_{CC} = 2.7V \sim 5.5V$ $V_{IN} = 0V$	
入力容量	NMI	$C_{IN}$	—	—	50	pF $V_{IN} = 0V$	
	NMI以外の 全入力端子		—	—	15	pF $f = 1MHz$ $T_a = 25^\circ C$	
消費電流 <sup>*2</sup>	通常動作時	$I_{CC}^{*4}$	—	12 (3.0V)	33.8 (5.5V)	mA $f = 8MHz$	
	スリープ時		—	8 (3.0V)	25.0 (5.5V)	mA $f = 8MHz$	
	スタンバイ時 <sup>*3</sup>		—	0.01	5.0	$\mu A$ $T_a \leq 50^\circ C$	
			—	—	20.0	$50^\circ C < T_a$	
アナログ 電源電流	A/D変換中	$AI_{CC}$	—	1.0	2.0	mA $AV_{CC} = 3.0V$	
	A/D変換待機時		—	1.2	—	mA $AV_{CC} = 5.0V$	
			—	0.01	5.0	$\mu A$	
リファレンス 電源電流	A/D変換中	$AI_{CC}$	—	0.2	0.4	mA $V_{REF} = 3.0V$	
	A/D変換待機時		—	0.3	—	mA $V_{REF} = 5.0V$	
			—	0.01	5.0	$\mu A$	
RAMスタンバイ電圧	$V_{RAM}$	$V_{RAM}$	2.0	—	—	V	

【注】<sup>\*1</sup> A/D変換器未使用時に $AV_{CC}$ 、 $V_{REF}$ 、 $AV_{SS}$ 端子を開放しないでください。 $AV_{CC}$ 、 $V_{REF}$ 端子は $V_{CC}$ に、 $AV_{SS}$ 端子は $V_{SS}$ にそれぞれ接続してください。<sup>\*2</sup> 消費電流値は、 $V_{IH\ min} = V_{CC} - 0.5V$ 、 $V_{IL\ max} = 0.5V$ の条件下で、すべての出力端子を無負荷状態にして、さらに内蔵プルアップMOSをオフ状態にした場合の値です。<sup>\*3</sup>  $V_{RAM} \leq V_{CC} < 2.7V$  のとき、 $V_{IH\ MIN} = V_{CC} \times 0.9$ 、 $V_{IL\ MAX} = 0.3V$ とした場合の値です。<sup>\*4</sup>  $I_{CC}$ は下記の式に従って $V_{CC}$ と $f$ に依存します。

$$I_{CC\ max.} = 3.0(\text{mA}) + 0.7(\text{mA}/\text{MHz} \cdot V) * V_{CC} * f \quad (\text{通常動作時})$$

$$I_{CC\ max.} = 3.0(\text{mA}) + 0.5(\text{mA}/\text{MHz} \cdot V) * V_{CC} * f \quad (\text{スリープ時})$$

表17.2 DC特性(5)

条件:  $V_{CC} = 3.0 \sim 5.5V$ 、 $AV_{CC} = 3.0 \sim 5.5V$ 、 $V_{REF} = 3.0V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ <sup>\*</sup> $T_s = -20 \sim +75^\circ C$  (通常仕様品)、 $T_s = -40 \sim +85^\circ C$  (広温度範囲仕様品)

項目	記号	min	typ	max	単位	測定条件
シミュレートリガ 入力電圧	$V_T^-$	$V_{CC} \times 0.2$	—	—	V	
	$V_T^+$	—	—	$V_{CC} \times 0.7$	V	
	$V_T^+ - V_T^-$	$V_{CC} \times 0.07$	—	—	V	
入力“High” レベル電圧	RES、STBY、NMI、 MD <sub>1</sub> ～MD <sub>0</sub>	$V_{CC} \times 0.9$	—	$V_{CC} + 0.3$	V	
	EXTAL	$V_{CC} \times 0.7$	—	$V_{CC} + 0.3$	V	
	ポート7	$V_{CC} \times 0.7$	—	$AV_{CC} + 0.3$	V	
	ポート1、2、3、5、 6、9、 P8 <sub>3</sub> 、 PB <sub>4</sub> ～PB <sub>7</sub>	$V_{CC} \times 0.7$	—	$V_{CC} + 0.3$	V	
	RES、STBY、 MD <sub>1</sub> 、MD <sub>0</sub>	—0.3	—	$V_{CC} \times 0.1$	V	
入力“Low” レベル電圧	NMI、EXTAL、 ポート1、2、3、5、 6、7、9、 P8 <sub>3</sub> 、 PB <sub>4</sub> ～PB <sub>7</sub>	$V_{OL}$	—0.3	$V_{CC} \times 0.2$	V	$V_{CC} < 4.0V$
	0.8			$V_{CC} = 4.0 \sim 5.5V$		
	全出力端子	$V_{OH}$	$V_{CC} - 0.5$	—	V	$I_{OH} = -200\mu A$
出力“High” レベル電圧	全出力端子 (RES0を除く)		$V_{CC} - 1.0$	—		$I_{OH} = -1mA$
	ポート1、2、5、B	$V_{OL}$	—	—	0.4	V
	RES0		—	—	1.0	V
	ポート7		—	—	0.4	V
入力リード 電流	STBY、NMI、RES、 MD <sub>1</sub> 、MD <sub>0</sub>	$I_{in}$	—	—	1.0	$\mu A$
	ポート7		—	—	1.0	$\mu A$

表17.2 DC特性(6)

条件:  $V_{CC} = 3.0 \sim 5.5V$ 、 $AV_{CC} = 3.0 \sim 5.5V$ 、 $V_{REF} = 3.0V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ <sup>\*1</sup> $T_a = -20 \sim +75^\circ C$  (通常仕様品)、 $T_a = -40 \sim +85^\circ C$  (広温度範囲仕様品)

項目	記号	min	typ	max	単位	測定条件
スリーステート リード電流 (オフ状態)	ポート1、2、3、5、 6、8～B   $I_{TS1}$	—	—	1.0	$\mu A$	$V_{in} = 0.5 \sim$ $V_{CC} - 0.5V$
	RES0	—	—	10.0	$\mu A$	
入力プルアップ MOS電流	ポート2、5	- $I_P$	10	—	300	$\mu A$ $V_{CC} = 3.0V \sim$ 5.5V、 $V_{in} = 0V$
入力容量	NMI	$C_{in}$	—	—	50	pF $V_{in} = 0V$
	NMI以外の 全入力端子		—	—	15	pF $f = 1MHz$ $T_a = 25^\circ C$
消費電流 <sup>*2</sup>	通常動作時	$I_{CC}^{*4}$	—	15 (3.0V)	41.5 (5.5V)	$mA$ $f = 10MHz$
	スリープ時		—	10 (3.0V)	30.5 (5.5V)	$mA$ $f = 10MHz$
	スタンバイ時 <sup>*3</sup>		—	0.01	5.0	$\mu A$ $T_a \leq 50^\circ C$
			—	—	20.0	$50^\circ C < T_a$
アナログ 電源電流	A/D変換中	$AI_{CC}$	—	1.0	2.0	$AV_{CC} = 3.0V$
	A/D変換待機時		—	1.2	—	$AV_{CC} = 5.0V$
			—	0.01	5.0	$\mu A$
リファレンス 電源電流	A/D変換中	$AI_{CC}$	—	0.2	0.4	$V_{REF} = 3.0V$
	A/D変換待機時		—	0.3	—	$V_{REF} = 5.0V$
			—	0.01	5.0	$\mu A$
RAMスタンバイ電圧	$V_{RAM}$	2.0	—	—	V	

【注】<sup>\*1</sup> A/D変換器未使用時に $AV_{CC}$ 、 $V_{REF}$ 、 $AV_{SS}$ 端子を開放しないでください。 $AV_{CC}$ 、 $V_{REF}$ 端子は $V_{CC}$ に、 $AV_{SS}$ 端子は $V_{SS}$ にそれぞれ接続してください。<sup>\*2</sup> 消費電流値は、 $V_{IH\ min} = V_{CC} - 0.5V$ 、 $V_{IL\ max} = 0.5V$ の条件下で、すべての出力端子を無負荷状態にして、さらに内蔵プルアップMOSをオフ状態にした場合の値です。<sup>\*3</sup>  $V_{RAM} \leq V_{CC} < 3.0V$ のとき、 $V_{IH\ min} = V_{CC} \times 0.9$ 、 $V_{IL\ max} = 0.3V$ とした場合の値です。<sup>\*4</sup>  $I_{CC}$ は下記の式に従って $V_{CC}$ と $f$ に依存します。

$$I_{CC\ max.} = 3.0(mA) + 0.7(mA/MHz \cdot V) * V_{CC} * f \quad (\text{通常動作時})$$

$$I_{CC\ max.} = 3.0(mA) + 0.5(mA/MHz \cdot V) * V_{CC} * f \quad (\text{スリープ時})$$

表17.3 出力許容電流値(1)

条件:  $V_{CC} = 2.7 \sim 5.5V$ 、 $AV_{CC} = 2.7 \sim 5.5V$ 、 $V_{REF} = 2.7V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$

$T_a = -20 \sim +75^\circ C$  (通常仕様品)、 $T_a = -40 \sim +85^\circ C$  (広温度範囲仕様品)

項目	記号	min	typ	max	単位
出力“Low”レベル許容電流 (1端子あたり)	$I_{OL}$	—	—	10	mA
		—	—	2.0	mA
出力“Low”レベル許容電流 (総和)	$\Sigma I_{OL}$	—	—	80	mA
		—	—	120	mA
出力“High”レベル許容電流 (1端子あたり)	$I_{OH}$	—	—	2.0	mA
出力“High”レベル許容電流 (総和)	$\Sigma I_{OH}$	—	—	40	mA

【注】1. LSIの信頼性を確保するため、出力電流値は表17.3の値を超えないようにしてください。

2. ダーリントントランジスタや、LEDを直接駆動する場合には、図17.1、図17.2に示すように、出力に必ず電流制限抵抗を挿入してください。




図17.1 ダーリントントランジスタ駆動回路例




図17.2 LED駆動回路例

## 17.2.2 A C 特性

表17.4にバスタイミング、表17.5に制御信号タイミング、表17.6に内蔵周辺モジュールタイミングを示します。

表17.4 バスタイミング(1)

条件A :  $V_{CC} = 2.7 \sim 5.5V$ 、 $AV_{CC} = 2.7 \sim 5.5V$ 、 $V_{REF} = 2.7V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ 、 $\phi = 2 \sim 8MHz$

$T_a = -20 \sim +75^\circ C$  (通常仕様品)、 $T_a = -40 \sim +85^\circ C$  (広温度範囲仕様品)

条件B :  $V_{CC} = 3.0 \sim 5.5V$ 、 $AV_{CC} = 3.0 \sim 5.5V$ 、 $V_{REF} = 3.0V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ 、 $\phi = 2 \sim 10MHz$

$T_a = -20 \sim +75^\circ C$  (通常仕様品)、 $T_a = -40 \sim +85^\circ C$  (広温度範囲仕様品)

条件C :  $V_{CC} = 5.0V \pm 10\%$ 、 $AV_{CC} = 5.0V \pm 10\%$ 、 $V_{REF} = 4.5V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ 、 $\phi = 2 \sim 16MHz$

$T_a = -20 \sim +75^\circ C$  (通常仕様品)、 $T_a = -40 \sim +85^\circ C$  (広温度範囲仕様品)

項目	記号	条件A		条件B		条件C		測定条件	
		8MHz		10MHz		16MHz			
		min	max	min	max	min	max		
クロックサイクル時間	$t_{CYC}$	125	500	100	500	62.5	500	図17.6、 図17.7	
クロックパルス幅 "Low" レベル時間	$t_{CL}$	40	—	30	—	20	—		
クロックパルス幅 "High" レベル時間	$t_{CH}$	40	—	30	—	20	—		
クロック立上がり時間	$t_{CR}$	—	20	—	15	—	10		
クロック立下がり時間	$t_{CP}$	—	20	—	15	—	10		
アドレス遅延時間	$t_{AD}$	—	60	—	50	—	30		
アドレスホールド時間	$t_{AH}$	25	—	20	—	10	—		
アドレスストローブ遅延時間	$t_{ASD}$	—	60	—	40	—	30		
ライトストローブ遅延時間	$t_{WSD}$	—	60	—	50	—	30		
ストローブ遅延時間	$t_{SD}$	—	60	—	50	—	30		
ライトデータストローブバルス幅 1	$t_{WSW1}^*$	85	—	60	—	35	—		
ライトデータストローブバルス幅 2	$t_{WSW2}^*$	150	—	110	—	65	—		
アドレスセットアップ時間 1	$t_{AS1}$	20	—	15	—	10	—		
アドレスセットアップ時間 2	$t_{AS2}$	80	—	65	—	40	—		
リードデータセットアップ時間	$t_{RDS}$	50	—	35	—	20	—		
リードデータホールド時間	$t_{RDH}$	0	—	0	—	0	—		
ライトデータ遅延時間	$t_{WDD}$	—	75	—	75	—	60		
ライトデータセットアップ時間 1	$t_{WDST1}$	60	—	40	—	15	—		
ライトデータセットアップ時間 2	$t_{WDST2}$	5	—	-10	—	-5	—		
ライトデータホールド時間	$t_{WDH}$	25	—	20	—	20	—		
リードデータアクセス時間 1	$t_{ACC1}^*$	—	110	—	100	—	55		
リードデータアクセス時間 2	$t_{ACC2}^*$	—	230	—	200	—	115		

単位 : ns

表17.4 パスタイミング(2)

- 条件 A :  $V_{CC} = 2.7 \sim 5.5V$ 、 $AV_{CC} = 2.7 \sim 5.5V$ 、 $V_{REF} = 2.7V \sim AV_{CC}$ 、 $V_{SS} = 0V$ 、 $\phi = 2 \sim 8MHz$   
 $T_a = -20 \sim +75^\circ C$  (通常仕様品)、 $T_a = -40 \sim +85^\circ C$  (広温度範囲仕様品)
- 条件 B :  $V_{CC} = 3.0 \sim 5.5V$ 、 $AV_{CC} = 3.0 \sim 5.5V$ 、 $V_{REF} = 3.0V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ 、 $\phi = 2 \sim 10MHz$   
 $T_a = -20 \sim +75^\circ C$  (通常仕様品)、 $T_a = -40 \sim +85^\circ C$  (広温度範囲仕様品)
- 条件 C :  $V_{CC} = 5.0V \pm 10\%$ 、 $AV_{CC} = 5.0V \pm 10\%$ 、 $V_{REF} = 4.5V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ 、 $\phi = 2 \sim 16MHz$   
 $T_a = -20 \sim +75^\circ C$  (通常仕様品)、 $T_a = -40 \sim +85^\circ C$  (広温度範囲仕様品)

項目	記号	条件A		条件B		条件C		測定条件	
		8MHz		10MHz		16MHz			
		min	max	min	max	min	max		
リードデータアクセス時間3	$t_{ACC3}^*$	—	55	—	50	—	25	図17.6、 図17.7	
リードデータアクセス時間4	$t_{ACC4}^*$	—	160	—	150	—	85		
プリチャージ時間	$t_{PCH}^*$	85	—	60	—	40	—		
ウェイトセットアップ時間	$t_{WTS}$	40	—	40	—	25	—	図17.8	
ウェイトセットホールド時間	$t_{WTH}$	10	—	10	—	5	—		

単位 : ns

【注】\* 8MHzのとき、下記の時間は以下に示すようにクロックサイクル時間に依存します。

$$\begin{aligned}
 t_{ACC1} &= 1.5 \times t_{CYC} - 78 \quad (\text{ns}) & t_{WSW1} &= 1.0 \times t_{CYC} - 40 \quad (\text{ns}) \\
 t_{ACC2} &= 2.5 \times t_{CYC} - 83 \quad (\text{ns}) & t_{WSW2} &= 1.5 \times t_{CYC} - 38 \quad (\text{ns}) \\
 t_{ACC3} &= 1.0 \times t_{CYC} - 70 \quad (\text{ns}) & t_{PCH} &= 1.0 \times t_{CYC} - 40 \quad (\text{ns}) \\
 t_{ACC4} &= 2.0 \times t_{CYC} - 90 \quad (\text{ns})
 \end{aligned}$$

10MHzのとき、下記の時間は以下に示すようにクロックサイクル時間に依存します。

$$\begin{aligned}
 t_{ACC1} &= 1.5 \times t_{CYC} - 50 \quad (\text{ns}) & t_{WSW1} &= 1.0 \times t_{CYC} - 40 \quad (\text{ns}) \\
 t_{ACC2} &= 2.5 \times t_{CYC} - 50 \quad (\text{ns}) & t_{WSW2} &= 1.5 \times t_{CYC} - 40 \quad (\text{ns}) \\
 t_{ACC3} &= 1.0 \times t_{CYC} - 50 \quad (\text{ns}) & t_{PCH} &= 1.0 \times t_{CYC} - 40 \quad (\text{ns}) \\
 t_{ACC4} &= 2.0 \times t_{CYC} - 50 \quad (\text{ns})
 \end{aligned}$$

16MHzのとき、下記の時間は以下に示すようにクロックサイクル時間に依存します。

$$\begin{aligned}
 t_{ACC1} &= 1.5 \times t_{CYC} - 39 \quad (\text{ns}) & t_{WSW1} &= 1.0 \times t_{CYC} - 28 \quad (\text{ns}) \\
 t_{ACC2} &= 2.5 \times t_{CYC} - 41 \quad (\text{ns}) & t_{WSW2} &= 1.5 \times t_{CYC} - 28 \quad (\text{ns}) \\
 t_{ACC3} &= 1.0 \times t_{CYC} - 38 \quad (\text{ns}) & t_{PCH} &= 1.0 \times t_{CYC} - 23 \quad (\text{ns}) \\
 t_{ACC4} &= 2.0 \times t_{CYC} - 40 \quad (\text{ns})
 \end{aligned}$$

表17.5 制御信号タイミング

条件 A :  $V_{CC} = 2.7 \sim 5.5V$ 、 $AV_{CC} = 2.7 \sim 5.5V$ 、 $V_{REF} = 2.7V \sim AV_{CC}$ 、 $V_{SS} = 0V$ 、  
 $\phi = 2 \sim 8MHz$

$T_a = -20 \sim +75^\circ C$  (通常仕様品)、 $T_a = -40 \sim +85^\circ C$  (広温度範囲仕様品)

条件 B :  $V_{CC} = 3.0 \sim 5.5V$ 、 $AV_{CC} = 3.0 \sim 5.5V$ 、 $V_{REF} = 3.0V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ 、  
 $\phi = 2 \sim 10MHz$

$T_a = -20 \sim +75^\circ C$  (通常仕様品)、 $T_a = -40 \sim +85^\circ C$  (広温度範囲仕様品)

条件 C :  $V_{CC} = 5.0V \pm 10\%$ 、 $AV_{CC} = 5.0V \pm 10\%$ 、 $V_{REF} = 4.5V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ 、  
 $\phi = 2 \sim 16MHz$

$T_a = -20 \sim +75^\circ C$  (通常仕様品)、 $T_a = -40 \sim +85^\circ C$  (広温度範囲仕様品)

項目	記号	条件A		条件B		条件C		単位	測定条件		
		8MHz		10MHz		16MHz					
		min	max	min	max	min	max				
RESセットアップ時間	$t_{RESs}$	200	—	200	—	200	—	ns	図17.9		
RESパルス幅	$t_{RESw}$	10	—	10	—	10	—	$t_{cyc}$			
RES0出力遅延時間	$t_{RESD}$	—	100	—	100	—	100	ns	図17.10		
RES0出力パルス幅	$t_{RES0w}$	132	—	132	—	132	—	$t_{cyc}$			
NMIセットアップ時間 (NMI、 $\overline{IRQ_1} \sim \overline{IRQ_0}$ )	$t_{NMIs}$	200	—	200	—	150	—	ns	図17.11		
NMIホールド時間 (NMI、 $\overline{IRQ_1} \sim \overline{IRQ_0}$ )	$t_{NM1H}$	10	—	10	—	10	—	ns			
割込みパルス幅 (NMI、 $\overline{IRQ_1} \sim \overline{IRQ_0}$ ソフトウェアスタンバイモードからの復帰時)	$t_{NM1W}$	200	—	200	—	200	—	ns			
リセット発振安定時間 (水晶)	$t_{osc1}$	20	—	20	—	20	—	ms	図17.12		
ソフトウェアスタンバイ発振安定時間 (水晶)	$t_{osc2}$	8	—	8	—	8	—	ms	図16.1		

表17.6 内蔵周辺モジュールタイミング

条件A :  $V_{CC} = 2.7 \sim 5.5V$ 、 $AV_{CC} = 2.7 \sim 5.5V$ 、 $V_{REF} = 2.7V \sim AV_{CC}$ 、 $V_{SS} = 0V$ 、 $\phi = 2 \sim 8MHz$

$T_a = -20 \sim +75^\circ C$  (通常仕様品)、 $T_a = -40 \sim +85^\circ C$  (広温度範囲仕様品)

条件B :  $V_{CC} = 3.0 \sim 5.5V$ 、 $AV_{CC} = 3.0 \sim 5.5V$ 、 $V_{REF} = 3.0V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ 、 $\phi = 2 \sim 10MHz$

$T_a = -20 \sim +75^\circ C$  (通常仕様品)、 $T_a = -40 \sim +85^\circ C$  (広温度範囲仕様品)

条件C :  $V_{CC} = 5.0V \pm 10\%$ 、 $AV_{CC} = 5.0V \pm 10\%$ 、 $V_{REF} = 4.5V \sim AV_{CC}$ 、 $V_{SS} = AV_{SS} = 0V$ 、 $\phi = 2 \sim 16MHz$

$T_a = -20 \sim +75^\circ C$  (通常仕様品)、 $T_a = -40 \sim +85^\circ C$  (広温度範囲仕様品)

モジ ュ ール	項 目	記 号	条件A		条件B		条件C		単位	測定条件		
			8MHz		10MHz		16MHz					
			min	max	min	max	min	max				
ITU	タイマ出力遅延時間	$t_{TOD}$	—	100	—	100	—	100	$t_{cyc}$	図17.14		
	タイマ入力セットアップ時間	$t_{TICS}$	50	—	50	—	50	—				
	タイマクロック入力 セットアップ時間	$t_{TCKS}$	50	—	50	—	50	—		図17.15		
	タイマクロック 単エッジ指定	$t_{TCKWH}$	1.5	—	1.5	—	1.5	—				
SCI	パルス幅	$t_{TCKWL}$	2.5	—	2.5	—	2.5	—	$t_{cyc}$	図17.16		
	入力クロ ックサイクル	$t_{SCYC}$	4	—	4	—	4	—				
	調歩同期		6	—	6	—	6	—				
	入力クロック立上り時間	$t_{SCKR}$	—	1.5	—	1.5	—	1.5				
	入力クロック立下り時間	$t_{SCKI}$	—	1.5	—	1.5	—	1.5				
	入力クロックパルス幅	$t_{SCKW}$	0.4	0.6	0.4	0.6	0.4	0.6				
ポート TPC	送信データ遅延時間	$t_{PWD}$	—	100	—	100	—	100	ns	図17.17		
	受信データセットアップ時間 (クロック同期)	$t_{PRS}$	100	—	100	—	100	—				
	受信データホールド時間 (クロック同期)	$t_{PRH}$	100	—	100	—	100	—				
	クロック出力		0	—	0	—	0	—				
	出力データ遅延時間	$t_{PRD}$	—	100	—	100	—	100		図17.13		
	入力データセットアップ時間	$t_{PRS}$	50	—	50	—	50	—				
	入力データホールド時間	$t_{PRH}$	50	—	50	—	50	—				




図17.5 出力負荷回路

### 17.2.3 A/D 変換特性

A/D 変換特性を表17.7に示します。

表17.7 A/D 変換特性

条件 A :  $V_{cc} = 2.7 \sim 5.5V$ 、 $AV_{cc} = 2.7 \sim 5.5V$ 、 $V_{REF} = 2.7V \sim AV_{cc}$ 、 $V_{ss} = AV_{ss} = 0V$ 、  
 $\phi = 2 \sim 8MHz$   
 $T_a = -20 \sim +75^\circ C$  (通常仕様品)、 $T_a = -40 \sim +85^\circ C$  (広温度範囲仕様品)

条件 B :  $V_{cc} = 3.0 \sim 5.5V$ 、 $AV_{cc} = 3.0 \sim 5.5V$ 、 $V_{REF} = 3.0V \sim AV_{cc}$ 、 $V_{ss} = AV_{ss} = 0V$ 、  
 $\phi = 2 \sim 10MHz$   
 $T_a = -20 \sim +75^\circ C$  (通常仕様品)、 $T_a = -40 \sim +85^\circ C$  (広温度範囲仕様品)

条件 C :  $V_{cc} = 5.0V \pm 10\%$ 、 $AV_{cc} = 5.0V \pm 10\%$ 、 $V_{REF} = 4.5V \sim AV_{cc}$ 、 $V_{ss} = AV_{ss} = 0V$ 、  
 $\phi = 2 \sim 16MHz$   
 $T_a = -20 \sim +75^\circ C$  (通常仕様品)、 $T_a = -40 \sim +85^\circ C$  (広温度範囲仕様品)

項目	条件 A			条件 B			条件 C			単位	
	8 MHz			10MHz			16MHz				
	min	typ	max	min	typ	max	min	typ	max		
分解能	10	10	10	10	10	10	10	10	10	ビット	
変換時間	—	—	16.8	—	—	13.4	—	—	8.4	$\mu s$	
アナログ入力容量	—	—	20	—	—	20	—	—	20	pF	
許容信号源インピーダンス	—	—	$10^{*1}$	—	—	$10^{*1}$	—	—	$10^{*4}$	$k\Omega$	
インピーダンス	—	—	$5^{*2}$	—	—	$5^{*3}$	—	—	$5^{*5}$		
非直線性誤差	—	—	$\pm 6.0$	—	—	$\pm 6.0$	—	—	$\pm 3.0$	LSB	
オフセット誤差	—	—	$\pm 4.0$	—	—	$\pm 4.0$	—	—	$\pm 2.0$	LSB	
フルスケール誤差	—	—	$\pm 4.0$	—	—	$\pm 4.0$	—	—	$\pm 2.0$	LSB	
量子化誤差	—	—	$\pm 0.5$	—	—	$\pm 0.5$	—	—	$\pm 0.5$	LSB	
絶対精度	—	—	$\pm 8.0$	—	—	$\pm 8.0$	—	—	$\pm 4.0$	LSB	

【注】<sup>\*1</sup>  $4.0 \leq AV_{cc} \leq 5.5$  の場合です。

<sup>\*2</sup>  $2.7 \leq AV_{cc} < 4.0$  の場合です。

<sup>\*3</sup>  $3.0 \leq AV_{cc} < 4.0$  の場合です。

<sup>\*4</sup>  $\phi \leq 12MHz$  の場合です。

<sup>\*5</sup>  $\phi > 12MHz$  の場合です。

### 17.3 動作タイミング

動作タイミングを以下に示します。

### 17.3.1 バスタイミング

バスタイミングを以下に示します。

- ## (1) 基本バスタイミング／2ステートアクセス

図17.6に外部2ステートアクセス時の動作タイミングを示します。

- ## (2) 基本バスタイミング／3ステートアクセス

図17.7に外部3ステートアクセス時の動作タイミングを示します。

- ### (3) 基本バスタイミング／3ステートアクセス1ウェイト

図17.8に外部2ステートアクセスで1ウェイトを挿入したときの動作タイミングを示します。




図17.6 基本バスタイミング／2ステートアクセス




図17.7 基本バスタイミング／3ステートアクセス




図17.8 基本バスタイミング／3ステートアクセス1ウェイト

### 17.3.2 制御信号タイミング

制御信号タイミングを以下に示します。

#### (1) リセット入力タイミング

図17.9にリセット入力タイミングを示します。

#### (2) リセット出力タイミング

図17.10にリセット出力タイミングを示します。

#### (3) 割込み入力タイミング

図17.11にNMI、IRQ<sub>4</sub>～IRQ<sub>6</sub>割込み入力タイミングを示します。




図17.9 リセット入力タイミング





図17.10 リセット出力タイミング



$\overline{IRQ_E}$  :  $\overline{IRQ_i}$  がエッジ指定の場合

$\overline{IRQ_L}$  :  $\overline{IRQ_i}$  がレベル指定の場合 ( $i = 0 \sim 4$ )




図17.11 割込み入力タイミング

### 17.3.3 クロックタイミング

クロックタイミングを以下に示します。

#### (1) 発振安定時間タイミング

図17.12に発振安定時間タイミングを示します。




図17.12 発振安定時間タイミング

### 17.3.4 TPC、I/Oポートタイミング

TPC、I/Oポートの入出力タイミングを以下に示します。




図17.13 TPC、I/Oポート入出力タイミング

### 17.3.5 ITUタイミング

ITUの各タイミングを以下に示します。

#### (1) ITU入出力タイミング

図17.14にITU入出力タイミングを示します。

#### (2) ITU外部クロック入力タイミング

図17.15にITU外部クロック入力タイミングを示します。




図17.14 ITU入出力タイミング

【注】\*<sup>1</sup> TIOCA (0~4)、TIOC B (0~4)、TOCXA4、TOCX B4

\*<sup>2</sup> TIOCA (0~4)、TIOC B (0~4)




図17.15 ITUクロック入力タイミング

### 17.3.6 SCI 入出力タイミング

SCI の各タイミングを以下に示します。

#### (1) SCI 入力クロックタイミング

図17.16に SCI 入力クロックタイミングを示します。

#### (2) SCI 入出力タイミング（クロック同期式モード）

図17.17にクロック同期式モード時の SCI 入出力タイミングを示します。




図17.16 SCI 入力クロックタイミング




図17.17 クロック同期式モード時の SCI 入出力タイミング



# 付 錄

付録

## 付 錄

A. 命 令	485
A. 1 命令一覧	485
A. 2 オペレーションコードマップ	500
A. 3 命令実行ステート数	503
B. レジスタ、フラグ一覧	513
B. 1 I/Oレジスター一覧(1)	513
B. 2 I/Oレジスター一覧(2)	520
C. I/Oポートブロック図	573
C. 1 ポート1ブロック図	573
C. 2 ポート2ブロック図	574
C. 3 ポート3ブロック図	575
C. 4 ポート5ブロック図	576
C. 5 ポート6ブロック図	577
C. 6 ポート7ブロック図	579
C. 7 ポート8ブロック図	580
C. 8 ポート9ブロック図	582
C. 9 ポートAブロック図	585
C. 10 ポートBブロック図	588
D. 端子状態	592
D. 1 各処理状態におけるポートの状態	592
D. 2 リセット時の端子状態	593
E. ハードウェアスタンバイモード遷移／復帰時のタイミングについて	596
F. 外形寸法図	597



## A. 命令

### A. 1 命令一覧

《オペレーションの記号》

記号	内容
R d	デスティネーション側の汎用レジスタ
R s	ソース側の汎用レジスタ
R n	汎用レジスタ
E R d	デスティネーション側の汎用レジスタ (アドレスレジスタまたは32ビットレジスタ)
E R s	ソース側の汎用レジスタ (アドレスレジスタまたは32ビットレジスタ)
E R n	汎用レジスタ (32ビットレジスタ)
(E A d)	デスティネーションオペランド
(E A s)	ソースオペランド
P C	プログラムカウンタ
S P	スタックポインタ
C C R	コンディションコードレジスタ
N	C C RのN (ネガティブ) フラグ
Z	C C RのZ (ゼロ) フラグ
V	C C RのV (オーバフロー) フラグ
C	C C RのC (キャリ) フラグ
d i s p	ディスプレースメント
→	左辺のオペランドから右辺のオペランドへの転送、 または左辺の状態から右辺の状態への遷移
+	両辺のオペランドを加算
-	左辺のオペランドから右辺のオペランドを減算
×	両辺のオペランドを乗算
÷	左辺のオペランドを右辺のオペランドで除算
^	両辺のオペランドの論理積
∨	両辺のオペランドの論理和
⊕	両辺のオペランドの排他的論理和
~	反転論理 (論理的補数)
() < >	オペランドの内容

【注】\* 汎用レジスタは、8ビット (R 0 H～R 7 H, R 0 L～R 7 L) または16ビット (R 0～R 7, E 0～E 7) です。

《コンディションコードの記号》

記号	内容
↑	実行結果にしたがって変化することを表します。
*	不確定であることを表します（値を保証しません）。
0	常に“0”にクリアされることを表します。
1	常に“1”にセットされることを表します。
-	実行結果に影響を受けないことを表します。
△	条件によって異なります。注意事項を参照してください。

表 A. 1 命令セット一覧(1)

(1) テータ転送命令

二モニック	サズ	アドレスシングモード/命令長(バイト)						オペレーションコード						実行gate数*		
		#xx	Rn	@ERn	@(d, ERn)	@-ERn/@ERn+	@aa	@(d, PC)	@aa -	I	H	N	Z	V	C	f-vb
MOV	MOV.B #xx:8, Rd	B	2						#xx:8→Rd8	-	-	↑	↑	0	-	2
	MOV.B Rs, Rd	B	2						Rs8→Rd8	-	-	↑	↑	0	-	2
	MOV.B @ERs, Rd	B	2						@ERs→Rd8	-	-	↑	↑	0	-	4
	MOV.B @(d:16, ERs), Rd	B	4						@(d:16, ERs)→Rd8	-	-	↑	↑	0	-	6
	MOV.B @(d:24, ERs), Rd	B	8						@(d:24, ERs)→Rd8	-	-	↑	↑	0	-	10
	MOV.B @ERs+, Rd	B	2						@ERs→Rd8, ERs32+1→ERs32	-	-	↑	↑	0	-	6
	MOV.B @aa:8, Rd	B	2						@aa:8→Rd8	-	-	↑	↑	0	-	4
	MOV.B @aa:16, Rd	B	4						@aa:16→Rd8	-	-	↑	↑	0	-	6
	MOV.B @aa:24, Rd	B	6						@aa:24→Rd8	-	-	↑	↑	0	-	8
	MOV.B Rs, @ERd	B	2						Rs8→@ERd	-	-	↑	↑	0	-	4
	MOV.B Rs, @(d:16, ERd)	B	4						Rs8→@(d:16, ERd)	-	-	↑	↑	0	-	6
	MOV.B Rs, @(d:24, ERd)	B	8						Rs8→@(d:24, ERd)	-	-	↑	↑	0	-	10
	MOV.B Rs, @(d:32, ERd)	B	2						ERd32-1→ERd32, Rs8→@ERd	-	-	↑	↑	0	-	6
	MOV.B Rs, @aa:8	B	2						Rs8→@aa:8	-	-	↑	↑	0	-	4
	MOV.B Rs, @aa:16	B	4						Rs8→@aa:16	-	-	↑	↑	0	-	6
	MOV.B Rs, @aa:24	B	6						Rs8→@aa:24	-	-	↑	↑	0	-	8
	MOV.W #xx:16, Rd	W	4						#xx:16→Rd16	-	-	↑	↑	0	-	4
	MOV.W Rs, Rd	W	2						Rs16→Rd16	-	-	↑	↑	0	-	2
	MOV.W @ERs, Rd	W	2						@ERs→Rd16	-	-	↑	↑	0	-	4
	MOV.W @(d:16, ERs), Rd	W	4						@(d:16, ERs)→Rd16	-	-	↑	↑	0	-	6
	MOV.W @(d:24, ERs), Rd	W	8						@(d:24, ERs)→Rd16	-	-	↑	↑	0	-	10
	MOV.W @ERs+, Rd	W	2						@ERs→Rd16, ERs32+2→@ERd32	-	-	↑	↑	0	-	6
	MOV.W @aa:16, Rd	W	4						@aa:16→Rd16	-	-	↑	↑	0	-	6
	MOV.W @aa:24, Rd	W	6						@aa:24→Rd16	-	-	↑	↑	0	-	8

表 A. 1 命令セット一覧(2)

二モード	サイズ	アドレスシングモード/命令長(ハイト)				オペレーション				コンディションコード				実行時間		
		#xx	Rn	@ERn	@(d, ERn)	@-ERn/@ERn+	@aa	@(d, PC)	@@aa -	I	H	N	Z	V	C	J-N
MOV	W Rs, @ERd	W		2						-	†	0	-	-	4	
	MOV, W Rs, @(d:16, ERd)	W		4						-	†	0	-	-	6	
	MOV, W Rs, @(d:24, ERd)	W		8						-	†	0	-	-	8	
	MOV, W Rs, @-ERd	W			2					ER32-2→ER32, RS16→@ERd	-	†	0	-	6	
	MOV, W Rs, @aa:16	W				4				RS16→@ERd	-	†	0	-	6	
	MOV, W Rs, @aa:24	W				6				RS16→@(d:16, ERd)	-	†	0	-	6	
	MOV, L #xx:32, Rd	L	6							RS16→@(d:24, ERd)	-	†	0	-	8	
	MOV, L ERS, ERd	L	2							ER32→ER32, RS16→@aa:16	-	†	0	-	6	
	MOV, L @(d:16, ERS), ERd	L		4						RS16→@aa:24	-	†	0	-	8	
	MOV, L @(d:16, ERSs), ERd	L			6					#xx:32→#d32	-	†	0	-	8	
	MOV, L @(d:24, ERS), ERd	L		10						ER32→ER32	-	†	0	-	2	
	MOV, L @ERSs+, ERd	L			4					@ERS→ERd32	-	†	0	-	8	
	MOV, L @aa:16, ERd	L				6				@(d:16, ERS)→ERd32	-	†	0	-	10	
	MOV, L @aa:24, ERd	L				8				@(d:24, ERS)→ERd32	-	†	0	-	14	
	MOV, L ERS, @ERd	L		4						@RSs→ERd32, ERs32+4→ERS32	-	†	0	-	10	
	MOV, L ERS, @aa:16, ERd	L				6				@aa:16→ER32	-	†	0	-	10	
	MOV, L ERS, @aa:24, ERd	L				8				@aa:24→ER32	-	†	0	-	12	
	MOV, L ERS, @-ERd	L		4						ER32→@ERd	-	†	0	-	8	
	MOV, L ERS, @(d:16, ERd)	L			6					ER32→@(d:16, ERd)	-	†	0	-	10	
	MOV, L ERS, @(d:24, ERd)	L		10						ER32→@(d:24, ERd)	-	†	0	-	14	
	MOV, L ERS, @-ERd	L			4					ER32-4→ER32, RS32→@ERd	-	†	0	-	10	
	MOV, L ERS, @aa:16	L				6				RS32→@aa:16	-	†	0	-	10	
	MOV, L ERS, @aa:24	L				8				ER32→@aa:24	-	†	0	-	12	
POP	POP, W Rn	W			4					@SP→Rn16, SP+2→SP	-	†	0	-	6	
	POP, L ERn	L				6				4 @SP→ERn32, SP+4→SP	-	†	0	-	8	
PUSH	PUSH, W Rn	W								2 SP→SP, Rn16→@SP	-	†	0	-	6	
	PUSH, L ERn	L								4 SP→SP, ERn32→@SP	-	†	0	-	8	
	MOVPE @aa:16, Rd	B				4				本LSIでは使用できません。						
	MOVPE @aa:16, Rd	B				4				本LSIでは使用できません。						

表 A. 1 命令セット一覧(3)

## (2) 算術演算命令

二モニック	サイズ	#xx	Rn	@FRn	@d, EfN	@-Rn, @EfN+	@aa	@ (d, PC)	@@aa	オペレーション				コンディションコード				実行秒数*
										I	H	N	Z	V	C	J-N	M/N	
ADD	ADD, B #xx:8, Rd	B	2							Rd8!#xx:8→Rd8	-	†	†	†	†	†	2	
	ADD, B Rs, Rd	B	2							Rd8+Rs8→Rd8	-	†	†	†	†	†	2	
	ADD, W #xx:16, Rd	W	4							Rd16+FxX:16→Rd16	-	①	†	†	†	†	4	
	ADD, W Rs, Rd	W	2							Rd16+Rs16→Rd16	-	①	†	†	†	†	2	
	ADD, L #xx:32, Erd	L	6							ERd32:#xx:32→ERd32	-	②	†	†	†	†	6	
	ADD, L Rs, Erd	L	2							ERG32+FRs32→ERd32	-	②	†	†	†	†	2	
ADDX	ADDX, B #xx:8, Rd	B	2							Rd8!#xx:8IC→Rd8	-	†	†	③	†	†	2	
	ADDX, B Rs, Rd	B	2							Rd8+Rs8+C→Rd8	-	†	†	③	†	†	2	
ADDS	ADDS, L #1, Erd	L	2							ERd32+1→ERd32	-	-	-	-	-	-	2	
	ADDS, L #2, Erd	L	2							ERG32+2→ERd32	-	-	-	-	-	-	2	
	ADDS, L #4, Erd	L	2							ERG32+4→ERd32	-	-	-	-	-	-	2	
INC	INC, B Rd	B	2							Rd8+1→Rd8	-	-	†	†	†	†	-	
	INC, W #1, Rd	W	2							Rd16+1→Rd16	-	-	†	†	†	†	-	
	INC, W #2, Rd	W	2							Rd16+2→Rd16	-	-	†	†	†	†	-	
	INC, L #1, Erd	L	2							ERG32+1→ERd32	-	-	†	†	†	†	-	
	INC, L #2, Erd	L	2							ERG32+2→ERd32	-	-	†	†	†	†	-	
DAA	DAA Rd	B	2							Rd8_10進補正→Rd8	-	*	†	†	*	-	2	
SUB	SUB, B Rs, Rd	B	2							Rd8-Rs8→Rd8	-	†	†	†	†	†	2	
	SUB, W #xx:16, Rd	W	4							Rd16-#xx:16→Rd16	-	①	†	†	†	†	4	
	SUB, W Rs, Rd	W	2							Rd16-Rs16→Rd16	-	①	†	†	†	†	2	
	SUB, L #xx:32, Erd	L	6							ERd32:#xx:32→ERd32	-	②	†	†	†	†	6	
	SUB, L Rs, Erd	L	2							ERG32+FRs32→ERd32	-	②	†	†	†	†	2	
SUBX	SUBX, B #xx:8, Rd	B	2							Rd8-#xx:8-C→Rd8	-	†	†	③	†	†	2	
	SUBX, B Rs, Rd	B	2							Rd8-Rs8-C→Rd8	-	†	†	③	†	†	2	

表 A. 1 命令セット一覧(4)

二モード オペレータ	#xx	Rn	@ERn	アドレッシングモード/命令長(バイト)				オペレーション				コンディションコード				実行行数 <sup>11</sup>
				@(d, ERn)	@-ERn/ @ERn+	@aa	@(d, PC)	@@aa	-	I	H	N	Z	V	C	
SUBS	SUBS, L #1, ERd	L	2							-	-	-	-	-	-	2
	SUBS, L #2, ERd	L	2							-	-	-	-	-	-	2
DEC	DEC, L #1, ERd	L	2							-	-	-	-	-	-	2
	DEC, B Rd	B	2							-	-	-	-	-	-	2
DEC	DEC, W #1, Rd	W	2							Rd16-1→Rd16	-	-	-	-	-	2
	DEC, W #2, Rd	W	2							Rd16-2→Rd16	-	-	-	-	-	2
DEC	DEC, L #1, ERd	L	2							Rd32-1→ERd32	-	-	-	-	-	2
	DEC, L #2, ERd	L	2							Rd8-1→Rd8	-	-	-	-	-	2
DAS	DAS, Rd	B	2							Rd16-1→Rd16	-	-	-	-	-	2
	DAS, W Rs, Rd	B	2							Rd16-2→Rd16	-	-	-	-	-	2
MULXU	MULXU, B Rs, Rd	B	2							Rd32-1→ERd32	-	-	-	-	-	2
MULXU	MULXU, W Rs, ERd	W	2							Rd32-2→ERd32	-	-	-	-	-	2
MULXS	MULXS, B Rs, Rd	B	4							Rd8 10進補正→Rd8	-	-	-	-	-	2
MULXS	MULXS, W Rs, ERd	W	4							Rd8×Rs8→Rd16 (符号なし乗算)	-	*	†	*	-	2
DIIVXU	DIIVXU, B Rs, Rd	B	2							Rd8×Rs8→Rd16 (符号なし乗算)	-	-	-	-	-	14
DIIVXU	DIIVXU, W Rs, ERd	W	2							Rd16×Rs16→ERd32 (符号なし乗算)	-	-	-	-	-	22
DIIVXS	DIIVXS, B Rs, Rd	B	2							Rd8×Rs8→Rd16 (符号付乗算)	-	-	†	-	-	16
DIIVXS	DIIVXS, W Rs, ERd	W	2							Rd16×Rs16→ERd32 (符号付乗算)	-	-	†	-	-	24
CMP	CMP, B #xx:3, Rd	B	4							Rd16÷Rs16→Rd16(RdH:余り, RdL:商) (符号なし除算)	-	-	⑥	⑦	-	14
CMP	CMP, B Rs, Rd	W	4							ERd32÷Rs16→ERd32(Rd:余り, Rd:商) (符号なし除算)	-	-	⑥	⑦	-	22
CMP	CMP, W #xx:16, Rd	W	4							Rd16÷Rs16→Rd16(RdH:余り, RdL:商) (符号付除算)	-	-	⑧	⑨	-	16
CMP	CMP, W Rs, Rd	W	2							ERd32÷Rs16→ERd32(Rd:余り, Rd:商) (符号付除算)	-	-	⑧	⑨	-	24

表 A. 1 命令セット一覧(5)

二-モニック	サイズ	アドレッシングモード／命令長(バイト)				オペレーション				コンディションコード				実行矢-数*						
		#xx	Rn	@ERn	@(d, ERn)	@ ERn / @ERn+	@aa	@(d, PC)	@@aa	-	ERd32-#xx:32	-	(2)	I	H	N	Z	V	C	I-N
CMP	CMP.L #xx:32, ERd	L	6								ERd32-#xx:32	-	(2)	I	I	I	I	I	I	4
	CMP.L ERs, ERd	L	2								ERd32-ERS32	-	(2)	I	I	I	I	I	I	2
NEG	NEG.B Rd	B	2								0-Rd8→Rd8	-	I	I	I	I	I	I	I	2
	NEG.W Rd	W	2								0-Rd16→Rd16	-	I	I	I	I	I	I	I	2
NEG.L ERd	NEG.L ERd	L	2								0-ERd32→ERd32	-	I	I	I	I	I	I	I	2
	EXTU.W Rd	W	2								0→(<E7>15~8)of Rd16)	-	0	I	I	I	I	I	I	2
EXTU.L ERd	EXTU.L ERd	L	2								0→(<E7>31~16)of ERd32)	-	0	I	I	I	I	I	I	2
	EXTS.W Rd	W	2								(<E7>17)of Rd16)→(<E7>15~8)of Rd16)	-	I	I	I	I	I	I	I	2
EXTS.L ERd	EXTS.L ERd	L	2								(<E7>15)of ERd32)→(<E7>31~16)of ERd32)	-	I	I	I	I	I	I	I	2

### (3) 論理演算命令

二-モニック	サイズ	アドレッシングモード／命令長(バイト)				オペレーション				コンディションコード				実行矢-数*						
		#xx	Rn	@ERn	@(d, ERn)	@ -ERn / @ERn+	@aa	@(d, PC)	@@aa	-	ERd8-#xx:8→Rd8	Rd8-#xx:8→Rd8	(2)	I	H	N	Z	V	C	I-N
AND	AND.B #xx:8, Rd	B	2								Rd8&Rs8→Rd8	-	I	I	I	I	I	I	I	2
	AND.B Rs, Rd	B	2								Rd16&Rs16→Rd16	-	I	I	I	I	I	I	I	2
AND.W #xx:16, Rd	AND.W #xx:16, Rd	W	4								Rd16&Rs16→Rd16	-	I	I	I	I	I	I	I	4
	AND.W Rs, Rd	W	2								ERd32&#xx:32→ERd32	-	I	I	I	I	I	I	I	2
AND.L #xx:32, ERd	AND.L ERs, ERd	L	6								ERd32&ERS32→ERd32	-	I	I	I	I	I	I	I	6
	OR.B #xx:8, Rd	B	2								Rd8∨Rs8→Rd8	-	I	I	I	I	I	I	I	4
OR.B Rs, Rd	OR.B Rs, Rd	B	2								Rd8∨Rs16→Rd16	-	I	I	I	I	I	I	I	2
	OR.W #xx:16, Rd	W	4								Rd16∨#xx:16→Rd16	-	I	I	I	I	I	I	I	4
OR.W Rs, Rd	OR.W Rs, Rd	W	2								Rd16∨Rs16→Rd16	-	I	I	I	I	I	I	I	2

表A-1 命令セックト一覧(6)

二進数		アドレスシングモード／命令長(ハイト)								オペレーションコード								実行ゲート数 <sup>1)</sup>
		#xx	Rn	@ERn	@(d, ERn)	@ERn/@ERn+	@aa	@(d, PC)	@@aa	I	H	N	Z	V	C	/NW	TNW/H	
OR	OR L #xx:32, Erd	L	6							ERd32∨#xx:32 →ERd32	-	-	↑	0	-	-	6	
	OR L Ers, Erd	L	4							ERd32 ∨ ERs32 → ERd32	-	-	↑	0	-	-	4	
XOR	XOR B #xx:8, Rd	B	2							Rd8⊕#xx:8 → Rd8	-	-	↑	0	-	-	2	
	XOR B Rs, Rd	B	2							Rd8⊕Rr8 → Rd8	-	-	↑	0	-	-	2	
	XOR W #xx:16, Rd	W	4							Rd16⊕#xx:16 → Rd16	-	-	↑	0	-	-	4	
	XOR W Rs, Rd	W	2							Rd16⊕Rr16 → Rd16	-	-	↑	0	-	-	2	
	XOR L #xx:32, Erd	L	6							ERd32⊕#xx:32 → ERd32	-	-	↑	0	-	-	6	
	XOR L Ers, Erd	L	4							ERd32⊕ERs32 → ERd32	-	-	↑	0	-	-	4	
NOT	NOT B Rd	B	2							~Rd8 → Rd8	-	-	↑	0	-	-	2	
	NOT W Rd	W	2							~R16 → Rd16	-	-	↑	0	-	-	2	
	NOT L Erd	L	2							~R32 → R32	-	-	↑	0	-	-	2	

シフト命令

表 A. 1 命令セット一覧(7)

二モニック	#xx	Rn	@ERn	アドレスシングモード／命令長(バイト)			オペレーション			コンディションコード			実行ストップ数*
				@-ERn/@ERn+	@(d, PC)	@@aa	I	H	N	Z	V	C	J-ZW
SHLR	SHLR.B Rd	B	2				-	-	-	-	-	-	2
	SHLR.W Rd	W	2				-	-	-	-	-	-	2
	SHLR.L Rd	L	2				-	-	-	-	-	-	2
ROTYL	ROTYL.B Rd	B	2				-	-	-	-	-	-	2
	ROTYL.W Rd	W	2				-	-	-	-	-	-	2
	ROTXL.L Erd	L	2				-	-	-	-	-	-	2
ROTXR	ROTXR.B Rd	B	2				-	-	-	-	-	-	2
	ROTXR.W Rd	W	2				-	-	-	-	-	-	2
	ROTXR.L Erd	L	2				-	-	-	-	-	-	2
ROTL	ROTL.B Rd	B	2				-	-	-	-	-	-	2
	ROTL.W Rd	W	2				-	-	-	-	-	-	2
	ROTL.L Erd	L	2				-	-	-	-	-	-	2
ROTR	ROTR.B Rd	B	2				-	-	-	-	-	-	2
	ROTR.W Rd	W	2				-	-	-	-	-	-	2
	ROTR.L Erd	L	2				-	-	-	-	-	-	2

## (5) ビット操作命令

二モニック	#xx	Rn	@ERn	アドレスシングモード／命令長(バイト)			オペレーション			コンディションコード			実行ストップ数*	
				@-ERn/@ERn+	@(d, ERn)	@aa	@(d, PC)	@@aa	-	I	H	N	Z	
BSET	BSET #xx:3, Rd	B	2				(#xx:3 of Rd8)←1		-	-	-	-	-	2
	BSET #xx:3, @Erd	B	4				(#xx:3 of @ERd)←1		-	-	-	-	-	8
	BSET #xx:3, @@aa:8	B				4	(#xx:3 of @@aa:8)←1		-	-	-	-	-	8
	BSET Rn, Rd	B	2				(Rn8 of Rd8)←1		-	-	-	-	-	2
	BSET Rn, @Erd	B	4				(Rn8 of @ERd)←1		-	-	-	-	-	8
	BSET Rn, @@aa:8	B				4	(Rn8 of @@aa:8)←1		-	-	-	-	-	8

表 A. 1 命令セット一覧(8)

二→七ニック		アドレッシングモード/命令長(バイト)		オペレーションコード		コンディションコード						実行スキーム <sup>①</sup>				
#xx	Rn	@ERn	@(d, ERn)	@-ERn/@ERn+	@aa	@(d, PC)	@@aa	-	I	H	N	Z	V	C	J-N	TR/AN
BCLR #xx:3, Rd	B	2						(#xx:3 of Rd8) ← 0	-	-	-	-	-	-	2	
BCLR #xx:3, @ERd	B	4						(#xx:3 of @ERd) ← 0	-	-	-	-	-	-	8	
BCLR #xx:3, @aa:8	B			4				(#xx:3 of @aa:8) ← 0	-	-	-	-	-	-	8	
BCLR Rn, Rd	B	2						(Rn8 of Rd8) ← 0	-	-	-	-	-	-	2	
BCLR Rn, @ERd	B	4						(Rn8 of @ERd) ← 0	-	-	-	-	-	-	8	
BCLR Rn, @aa:8	B			4				(Rn8 of @aa:8) ← 0	-	-	-	-	-	-	8	
BNOT #xx:3, Rd	B	2						(#xx:3 of Rd8) ← ~(#xx:3 of Rd8)	-	-	-	-	-	-	2	
BNOT #xx:3, @ERd	B	4						(#xx:3 of @ERd) ← ~(#xx:3 of @ERd)	-	-	-	-	-	-	8	
BNOT #xx:3, @aa:8	B			4				(#xx:3 of @aa:8) ← ~(#xx:3 of @aa:8)	-	-	-	-	-	-	8	
BNOT Rn, Rd	B	2						(Rn8 of Rd8) ← ~ (Rn8 of Rd8)	-	-	-	-	-	-	2	
BNOT Rn, @ERd	B	4						(Rn8 of @ERd) ← ~ (Rn8 of @ERd)	-	-	-	-	-	-	8	
BNOT Rn, @aa:8	B			4				(Rn8 of @aa:8) ← ~ (Rn8 of @aa:8)	-	-	-	-	-	-	8	
BTST #xx:3, Rd	B	2						~(#xx:3 of Rd8) → Z	-	-	†	-	-	-	2	
BTST #xx:3, @ERd	B	4						~(#xx:3 of @ERd) → Z	-	-	†	-	-	-	6	
BTST #xx:3, @aa:8	B			4				~(#xx:3 of @aa:8) → Z	-	-	†	-	-	-	6	
BTST Rn, Rd	B	2						~(Rn8 of @Rd8) → Z	-	-	†	-	-	-	2	
BTST Rn, @ERd	B	4						~(Rn8 of @ERd) → Z	-	-	†	-	-	-	6	
BTST Rn, @aa:8	B			4				~(Rn8 of @aa:8) → Z	-	-	†	-	-	-	6	
BLD #xx:3, Rd	B	2						(#xx:3 of Rd8) → C	-	-	-	-	†	2		
BLD #xx:3, @ERd	B	4						(#xx:3 of @ERd) → C	-	-	-	-	†	6		
BLD #xx:3, @aa:8	B			4				(#xx:3 of @aa:8) → C	-	-	-	-	†	6		
BILD #xx:3, Rd	B	2						~(#xx:3 of Rd8) → C	-	-	-	-	†	2		
BILD #xx:3, @ERd	B	4						~(#xx:3 of @ERd) → C	-	-	-	-	†	6		
BILD #xx:3, @aa:8	B			4				~(#xx:3 of @aa:8) → C	-	-	-	-	†	6		

表 A. 1 命令セット一覧(9)

二モニック	アドレッシングモード/命令長(バイト)										オペレーション						コンディションコード						実行行数
	#xx	Rn	@ERd	@(d, ERd)	@-ERd/@ERd+	@aa	@(d, PC)	@@aa	-	I	H	N	Z	V	C	J-TB	TF/V/H						
BST	BST #xx:3, Rd	B	2							C→(#xx:3 of Rd8)	-	-	-	-	-	-	-	-	2				
	BST #xx:3, @ERd	B	4							C→(#xx:3 of @ERd24)	-	-	-	-	-	-	-	-	8				
	BST #xx:3, @aa:8	B								C→(#xx:3 of @aa:8)	-	-	-	-	-	-	-	-	8				
BIST	BIST #xx:3, Rd	B	2							~C→(#xx:3 of Rd8)	-	-	-	-	-	-	-	-	2				
	BIST #xx:3, @ERd	B	4							~C→(#xx:3 of @ERd24)	-	-	-	-	-	-	-	-	8				
	BIST #xx:3, @aa:8	B								~C→(#xx:3 of @aa:8)	-	-	-	-	-	-	-	-	8				
BAND	BAND #xx:3, Rd	B	2							C∧(#xx:3 of Rd8)→C	-	-	-	-	-	-	-	-	2				
	BAND #xx:3, @ERd	B	4							C∧(#xx:3 of @ERd24)→C	-	-	-	-	-	-	-	-	6				
	BAND #xx:3, @aa:8	B								C∧(#xx:3 of @aa:8)→C	-	-	-	-	-	-	-	-	6				
BIAND	BIAND #xx:3, Rd	B	2							C∧~(#xx:3 of Rd8)→C	-	-	-	-	-	-	-	-	2				
	BIAND #xx:3, @ERd	B	4							C∧~(#xx:3 of @ERd24)→C	-	-	-	-	-	-	-	-	6				
	BIAND #xx:3, @aa:8	B								C∧~(#xx:3 of @aa:8)→C	-	-	-	-	-	-	-	-	6				
BOR	BOR #xx:3, Rd	B	2							C∨(#xx:3 of Rd8)→C	-	-	-	-	-	-	-	-	2				
	BOR #xx:3, @ERd	B	4							C∨(#xx:3 of @ERd24)→C	-	-	-	-	-	-	-	-	6				
	BOR #xx:3, @aa:8	B								C∨~(#xx:3 of @aa:8)→C	-	-	-	-	-	-	-	-	6				
BIOR	BIOR #xx:3, Rd	B	2							C∨~(#xx:3 of Rd8)→C	-	-	-	-	-	-	-	-	2				
	BIOR #xx:3, @ERd	B	4							C∨~(#xx:3 of @ERd24)→C	-	-	-	-	-	-	-	-	6				
	BIOR #xx:3, @aa:8	B								C∨~(#xx:3 of @aa:8)→C	-	-	-	-	-	-	-	-	6				
BXOR	BXOR #xx:3, Rd	B	2							C⊕~(#xx:3 of Rd8)→C	-	-	-	-	-	-	-	-	2				
	BXOR #xx:3, @ERd	B	4							C⊕~(#xx:3 of @ERd24)→C	-	-	-	-	-	-	-	-	6				
	BXOR #xx:3, @aa:8	B								C⊕~(#xx:3 of @aa:8)→C	-	-	-	-	-	-	-	-	6				
BIXOR	BIXOR #xx:3, Rd	B	2							C⊕~(#xx:3 of Rd8)→C	-	-	-	-	-	-	-	-	2				
	BIXOR #xx:3, @ERd	B	4							C⊕~(#xx:3 of @ERd24)→C	-	-	-	-	-	-	-	-	6				
	BIXOR #xx:3, @aa:8	B								C⊕~(#xx:3 of @aa:8)→C	-	-	-	-	-	-	-	-	6				

## (6) 分岐命令

表 A. 1 命令セット一覧(1)

二モード		アドレスシングモード／命令長(バイト)		オペレーション		コンディションコード		実行行数*	
	#xx	Rn	@ERn	@(d, ERn)	@ERn/ @ERn+	@aa	@(d, PC)	@@aa	-
Bcc	BRA d:8(BT d:8)	-				2			
	BRA d:16(BT d:16)	-				4			
	BIN d:8(BF d:8)	-				2			
	BIN d:16(BF d:16)	-				4			
	BII d:8	-				4			
	BII d:16	-				2			
	BLS d:8	-				4			
	BLS d:16	-				2			
	BCC d:8(BHS d:8)	-				4			
	BCC d:16(BHS d:16)	-				2			
	BCS d:8(BLO d:8)	-				4			
	BCS d:16(BLO d:16)	-				4			
	BNE d:8	-				2			
	BNE d:16	-				4			
	BEQ d:8	-				2			
	BEQ d:16	-				4			
	BVC d:8	-				2			
	BVC d:16	-				4			
	BVS d:8	-				2			
	BVS d:16	-				4			
	BMI d:8	-				2			
	BMI d:16	-				4			

表 A. 1 命令セット一覧(1)

二モニック	サインズ	アドレッシングモード／命令長(バイト)						オペレーション						コンディションコード						実行時間
		#xx	Rn	@ERn	④(d, ERn)	④ERn/④ERn+	@aa	④(d, PC)	④@aa	-	N $\oplus$ V=0	-	H	N	Z	V	C	I-V	IFV/AL	
Bcc	BGE d:8	-					2						-	-	-	-	-	-	4	
	BGE d:16	-					4						-	-	-	-	-	-	6	
	BLT d:8	-					2						-	-	-	-	-	-	4	
	BLT d:16	-					4						-	-	-	-	-	-	6	
	BGT d:8	-					2						-	-	-	-	-	-	4	
	BGT d:16	-					4						-	-	-	-	-	-	6	
	BLE d:8	-					2						-	-	-	-	-	-	4	
	BLE d:16	-					4						-	-	-	-	-	-	6	
JMP	JMP @ERn	-	2										-	-	-	-	-	-	4	
	JMP @aa:24	-				4							-	-	-	-	-	-	6	
	JMP @@aa:8	-					2						-	-	-	-	-	-	10	
BSR	BSR d:8	-					2						-	-	-	-	-	-	6	
	BSR d:16	-					4						-	-	-	-	-	-	10	
JSR	JSR @ERn	-		2									-	-	-	-	-	-	6	
	JSR @aa:24	-				4							-	-	-	-	-	-	10	
	JSR @@aa:8	-					2						-	-	-	-	-	-	12	
RTS	RTS	-											2						10	

### (7) システム制御命令

表A：1 命令セット一覧(12)

表 A. 1 命令セット一覧(3)

## (8) プロック転送命令

ニーモニック	サイズ	アドレスシングモード／命令長(バイト)						オペレーション						コンディションコード						実行ステート数 <sup>*1</sup>
		#xx	Rn	@ERn	@(d, EFn)	@-ERn/ERn+	@aa	@(d, PC)	@@aa	-	I	H	N	Z	V	C	J-#n	J+n/Alt		
EEPMOV.B	-									4 if R4L ≠ 0 Repeat @@R5→@R6 R5+1→R5 R6+1→R6 R4L-1→R4L Until R4L=0 else next;									8+4n <sup>*2</sup>	
EEPMOV.W	-									4 if R4 ≠ 0 Repeat @@R5→@R6 R5+1→R5 R6+1→R6 R4-1 →R4 Until R4=0 else next;									8+4n <sup>*2</sup>	

【注】<sup>\*1</sup> 実行ステート数は、オペコードおよびオペランドが内蔵メモリに存在する場合です。それ以外の場合は、「A.3 命令実行ステート数」を参照してください。

<sup>\*2</sup> n は R4L または R4 の設定値です。

- ① ビット11から桁上がりまたはビット11へ桁下がりが発生したとき“1”にセットされ、それ以外のとき“0”にクリアされます。
- ② ビット27から桁上がりまたはビット27へ桁下がりが発生したとき“1”にセットされ、それ以外のとき“0”にクリアされます。
- ③ 演算結果がゼロのとき、演算前の値を保持し、それ以外のとき“0”にクリアされます。
- ④ 捶正結果に桁上がりが発生したとき、“1”にセットされ、それ以外のとき演算前の値を保持します。
- ⑤ Eクロック同期転送命令の実行ステート数は一定ではありません。
- ⑥ 除数が負のとき“1”にセットされ、それ以外のとき“0”にクリアされます。
- ⑦ 除数がゼロのとき“1”にセットされ、それ以外のとき“0”にクリアされます。
- ⑧ 商が負のとき“1”にセットされ、それ以外のとき“0”にクリアされます。

A: 2 オペレーシヨンコードマップ

## A. 2 オペレーシヨンコードマップ(1)

命令コード： BH の最上位ビットが 0 の場合を示します。  
 BH の最上位ビットが 1 の場合を示します。

表A. 2 オペレーシヨンコードマップ(2)

命令コード : 第1オペレンド 第2オペレンド  

AH	AL
BH	BL

01	MOV					LDC/STC					SLEEP					表A.2(3)	表A.2(3)	F
0A	INC															ADD		
0B	ADD\$					INC					ADD\$					INC	INC	
0F	DAA															MOV		
10	SHLL					SHLL					SHAL					SHAL		
11	SHLR					SHLR					SHAR					SHAR		
12	ROTXL					ROTXL					ROTL					ROTL		
13	ROTRR					ROTRR					ROTR					ROTR		
17	NOT					NOT					EXTU					NEG	EXTS	EXTS
1A	DEC															SUB		
1B	SUBS					DEC					SUBS					DEC	DEC	DEC
1F	DAS															CMP		
58	BRA	BRN	BHI	BL\$	BCC	BCS	BNE	BEQ	BVC	BVS	BPL	BMI	BGE	BLE	BGT	BLE		
79	MOV	ADD	CMP	SUB	OR	XOR	AND											
7A	MOV	ADD	CMP	SUB	OR	XOR	AND											

表A. 2 オペレーシヨンコードマップ(3)

命令二下：

第1バイト	第2バイト	第3バイト	第4バイト
AH	AL	BL	CH
DH	CL	DL	

DHの最上位ビットが0の場合を示します。  
DHの最上位ビットが1の場合を示します。

<u>C L</u>	0	1	2	3	4	5	6	7	8	9	A	B	C	D	E	F
AHALBBBLCH																
01406	MULXS	MULXS														
01C05			DIVXS	DIVXS												
01D05					OR	X OR	AND									
01F06																
7Cr05* <sup>1</sup>					BTST											
7Cr07* <sup>1</sup>						BTST										
7Dr05* <sup>1</sup>	BSET	BNOT	BCLR				BXOR	BAND	BID							
7Dr07* <sup>1</sup>	BSET	BNOT	BCLR				BIOR	BIAND	BIID							
7Eaa6* <sup>2</sup>										BTST						
7Eaa7* <sup>2</sup>										BTST						
7Faaf* <sup>2</sup>	BSET	BNOT	BCLR				BXOR	BAND	BID							
7Faaf* <sup>2</sup>	BSET	BNOT	BCLR				BIOR	BIAND	BIID							

〔清〕王士禛詩集

### A.3 命令実行ステート数

H8／300H CPUの各命令についての実行状態と実行ステート数の計算方法を示します。

表A.3に各命令の実行状態として、命令実行中に行われる命令フェッチ、データリード／ライト等のサイクル数を示し、表A.2に各々のサイズに必要なステート数を示します。

命令実行ステート数は次の計算式で計算されます。

$$\text{実行ステート数} = I \cdot S_I + J \cdot S_J + K \cdot S_K + L \cdot S_L + M \cdot S_M + N \cdot S_N$$

#### ■実行ステート数計算例

(例) アドバンストモード、スタック領域を外部空間に設定、内部周辺モジュールアクセス時8ビットバス幅、外部デバイスアクセス時16ビットバス幅で3ステートアクセス1ウェイト挿入とした場合

1. BSET #0、@FFFFC7:8

表A.3より

$$I = L = 2, J = K = M = N = 0$$

表A.2より

$$S_I = 4, S_L = 3$$

$$\text{実行ステート数} = 2 \times 4 + 2 \times 3 = 14$$

2. JSR @@30

表A.3より

$$I = J = K = 2, L = M = N = 0$$

表A.2より

$$S_I = S_J = S_K = 4$$

$$\text{実行ステート数} = 2 \times 4 + 2 \times 4 + 2 \times 4 = 24$$

表 A.2 実行状態（サイクル）に要するステート数

実 行 状 態 (サイクル)	ア ク セ ス 対 象					
	内 藏 メモリ	内 藏 周 边 モ デ ル		外 部 デ バ イ 斯		
		8 ビ ット バ ス	16 ビ ット バ ス	2 ステ - ト ア クセス	3 ステ - ト ア クセス	2 ステ - ト ア クセス
命 令 フ ェ ッ チ S <sub>1</sub>	2	6	3	4	6+2m	2
分 峠 ア ド レ ス リ ー ド S <sub>2</sub>						
ス タ ッ ク 操 作 S <sub>3</sub>						
バ イ ト デ ー タ ア ク セ ス S <sub>4</sub>		3		2	3+m	
ワ ー ド デ ー タ ア ク セ ス S <sub>5</sub>		6		4	6+2m	
内 部 動 作 S <sub>n</sub>				1		

《記号説明》

m : 外部デバイスアクセス時のウェイトステート数

表 A.3 命令実行状態（サイクル数）(1)

命令	ニーモニック	命令	分岐アド レスリード	スタック 操作	バイトデータ アクセス	ワードデータ アクセス	内部 動作
		I	J	K	L	M	N
ADD	ADD.B #xx:8, Rd	1					
	ADD.B Rs, Rd	1					
	ADD.W #xx:16, Rd	2					
	ADD.W Rs, Rd	1					
	ADD.L #xx:32, ERd	3					
	ADD.L ERs, ERd	1					
ADDS	ADDS #1/2/4, ERd	1					
ADDX	ADDX #xx:8, Rd	1					
	ADDX Rs, Rd	1					
AND	AND.B #xx:8, Rd	1					
	AND.B Rs, Rd	1					
	AND.W #xx:16, Rd	2					
	AND.W Rs, Rd	1					
	AND.L #xx:32, ERd	3					
	AND.L ERs, ERd	2					
ANDC	ANDC #xx:8, CCR	1					
BAND	BAND #xx:3, Rd	1					
	BAND #xx:3, @ERd	2			1		
	BAND #xx:3, @aa:8	2			1		
Bcc	BRA d:8 (BT d:8)	2					
	BRN d:8 (BF d:8)	2					
	BHI d:8	2					
	BLS d:8	2					
	BCC d:8 (BHS d:8)	2					
	BCS d:8 (BLO d:8)	2					
	BNE d:8	2					
	BEQ d:8	2					
	BVC d:8	2					
	BVS d:8	2					
	BPL d:8	2					
	BMI d:8	2					
	BGE d:8	2					
	BLT d:8	2					
	BGT d:8	2					

表 A.3 命令実行状態（サイクル数）(2)

命令	ニーモニック	命令	分岐アドレスリード	スタック操作	バイトデータアクセス	ワードデータアクセス	内部動作
		I	J	K	L	M	N
Bcc	BLE d:8	2					
	BRA d:16 (BT d:16)	2					2
	BRN d:16 (BF d:16)	2					2
	BHI d:16	2					2
	BLS d:16	2					2
	BCC d:16 (BHS d:16)	2					2
	BCS d:16 (BLO d:16)	2					2
	BNE d:16	2					2
	BEQ d:16	2					2
	BVC d:16	2					2
	BVS d:16	2					2
	BPL d:16	2					2
	BMI d:16	2					2
	BGE d:16	2					2
	BLT d:16	2					2
	BGT d:16	2					2
	BLE d:16	2					2
BCLR	BCLR #xx:3, Rd	1					
	BCLR #xx:3, @ERd	2			2		
	BCLR #xx:3, @aa:8	2			2		
	BCLR Rn, Rd	1					
	BCLR Rn, @ERd	2			2		
	BCLR Rn, @aa:8	2			2		
BIAND	BIAND #xx:3, Rd	1					
	BIAND #xx:3, @ERd	2			1		
	BIAND #xx:3, @aa:8	2			1		
BILD	BILD #xx:3, Rd	1					
	BILD #xx:3, @ERd	2			1		
	BILD #xx:3, @aa:8	2			1		
BIOR	BIOR #xx:8, Rd	1					
	BIOR #xx:8, @ERd	2			1		
	BIOR #xx:8, @aa:8	2			1		
BIST	BIST #xx:3, Rd	1					
	BIST #xx:3, @ERd	2			2		
	BIST #xx:3, @aa:8	2			2		

表 A.3 命令実行状態（サイクル数）(3)

命令	ニーモニック	命令	分岐アド	スタック	バイトデータ	ワードデータ	内部動作
		I	J	K	L	M	N
BIXOR	BIXOR #xx:3, Rd	1					
	BIXOR #xx:3, @ERd	2			1		
	BIXOR #xx:3, @aa:8	2			1		
BLD	BLD #xx:3, Rd	1					
	BLD #xx:3, @ERd	2			1		
	BLD #xx:3, @aa:8	2			1		
BNOT	BNOT #xx:3, Rd	1					
	BNOT #xx:3, @ERd	2			2		
	BNOT #xx:3, @aa:8	2			2		
	BNOT Rn, Rd	1					
	BNOT Rn, @ERd	2			2		
	BNOT Rn, @aa:8	2			2		
BOR	BOR #xx:3, Rd	1					
	BOR #xx:3, @ERd	2			1		
	BOR #xx:3, @aa:8	2			1		
BSET	BSET #xx:3, Rd	1					
	BSET #xx:3, @ERd	2			2		
	BSET #xx:3, @aa:8	2			2		
	BSET Rn, Rd	1					
	BSET Rn, @ERd	2			2		
	BSET Rn, @aa:8	2			2		
BSR	BSR d:8	ノーマル	2		1		
		アドバンスト	2		2		
	BSR d:16	ノーマル	2		1		2
		アドバンスト	2		2		2
BST	BST #xx:3, Rd	1					
	BST #xx:3, @ERd	2			2		
	BST #xx:3, @aa:8	2			2		
BTST	BTST #xx:3, Rd	1					
	BTST #xx:3, @ERd	2			1		
	BTST #xx:3, @aa:8	2			1		
	BTST Rn, Rd	1					
	BTST Rn, @ERd	2			1		
	BTST Rn, @aa:8	2			1		

表 A.3 命令実行状態（サイクル数）(4)

命令	ニーモニック	命令	分岐アド	スタック	バイトデータ	ワードデータ	内部動作
		フェッチ	レスリード	操作	アクセス	アクセス	N
		I	J	K	L	M	
BXOR	BXOR #xx:3, Rd	1					
	BXOR #xx:3, @ERd	2			1		
	BXOR #xx:3, @aa:8	2			1		
CMP	CMP.B #xx:8, Rd	1					
	CMP.B Rs, Rd	1					
	CMP.W #xx:16, Rd	2					
	CMP.W Rs, Rd	1					
	CMP.L #xx:32, ERd	3					
	CMP.L ERs, ERd	1					
DAA	DAA Rd	1					
DAS	DAS Rd	1					
DEC	DEC.B Rd	1					
	DEC.W #1/2, Rd	1					
	DEC.L #1/2, ERd	1					
DIVXS	DIVXS.B Rs, Rd	2					12
	DIVXS.W Rs, ERd	2					20
DIVXU	DIVXU.B Rs, Rd	1					12
	DIVXU.W Rs, ERd	1					20
EEPMOV	EEPMOV.B	2			2n+2 <sup>*1</sup>		
	EEPMOV.W	2			2n+2 <sup>*1</sup>		
EXTS	EXTS.W Rd	1					
	EXTS.L ERd	1					
EXTU	EXTU.W Rd	1					
	EXTU.L ERd	1					
INC	INC.B Rd	1					
	INC.W #1/2, Rd	1					
	INC.L #1/2, ERd	1					
JMP	JMP @ERn	2					
	JMP @aa:24	2					2
	JMP @@aa:8	/マル	2	1			2
		アドレスト	2	2			2
JSR	JSR @ERn	/マル	2		1		
		アドレスト	2		2		
	JSR @aa:24	/マル	2		1		2

表 A.3 命令実行状態（サイクル数）(5)

命令	ニーモニック	命令	分岐アドレスリード	スタック操作	バイトデータアクセス	ワードデータアクセス	内部動作
		I	J	K	L	M	N
JSR	JSR @aa:24	アドバンスト	2		2		2
	JSR @@aa:8	ノーマル	2	1	1		
		アドバンスト	2	2	2		
LDC	LDC #xx:8, CCR	1					
	LDC Rs, CCR	1					
	LDC @ERs, CCR	2				1	
	LDC @(d:16, ERs), CCR	3				1	
	LDC @(d:24, ERs), CCR	5				1	
	LDC @ERst+, CCR	2				1	2
	LDC @aa:16, CCR	3				1	
	LDC @aa:24, CCR	4				1	
MOV	MOV.B #xx:8, Rd	1					
	MOV.B Rs, Rd	1					
	MOV.B @ERs, Rd	1			1		
	MOV.B @(d:16, ERs), Rd	2			1		
	MOV.B @(d:24, ERs), Rd	4			1		
	MOV.B @ERst+, Rd	1			1		2
	MOV.B @aa:8, Rd	1			1		
	MOV.B @aa:16, Rd	2			1		
	MOV.B @aa:24, Rd	3			1		
	MOV.B Rs, @ERd	1			1		
	MOV.B Rs, @(d:16, ERd)	2			1		
	MOV.B Rs, @(d:24, ERd)	4			1		
	MOV.B Rs, @-ERd	1			1		2
	MOV.B Rs, @aa:8	1			1		
	MOV.B Rs, @aa:16	2			1		
	MOV.B Rs, @aa:24	3			1		
	MOV.W #xx:16, Rd	2					
	MOV.W Rs, Rd	1					
	MOV.W @ERs, Rd	1				1	
	MOV.W @(d:16, ERs), Rd	2				1	
	MOV.W @(d:24, ERs), Rd	4				1	
	MOV.W @ERst+, Rd	1				1	2
	MOV.W @aa:16, Rd	2				1	

表 A.3 命令実行状態（サイクル数）(6)

命令	ニーモニック	命令	分岐アド	スタック	バイトデータ	ワードデータ	内部動作
		I	J	K	L	M	N
MOV	MOV.W @aa:24, Rd	3				1	
	MOV.W Rs, @ERd	1				1	
	MOV.W Rs, @d:16, ERd)	2				1	
	MOV.W Rs, @d:24, ERd)	4				1	
	MOV.W Rs, @-ERd	1				1	
	MOV.W Rs, @aa:16	2				1	
	MOV.W Rs, @aa:24	3				1	
	MOV.L #xx:32, ERd	3					
	MOV.L ERs, ERd	1					
	MOV.L @ERs, ERd	2				2	
	MOV.L @d:16, ERs), ERd	3				2	
	MOV.L @d:24, ERs), ERd	5				2	
	MOV.L @ERs+, ERd	2				2	
	MOV.L @aa:16, ERd	3				2	
	MOV.L @aa:24, ERd	4				2	
	MOV.L ERs, @ERd	2				2	
	MOV.L ERs, @d:16, ERd)	3				2	
	MOV.L ERs, @d:24, ERd)	5				2	
	MOV.L ERs, @-ERd	2				2	
	MOV.L ERs, @aa:16	3				2	
	MOV.L ERs, @aa:24	4				2	
MOVFPE	MOVFPE @aa:16, Rd* <sup>2</sup>	2			1		
MOVTPE	MOVTPE Rs, @aa:16* <sup>2</sup>	2			1		
MULXS	MULXS.B Rs, Rd	2					12
	MULXS.W Rs, ERd	2					20
MULXU	MULXU.B Rs, Rd	1					12
	MULXU.W Rs, ERd	1					20
NEG	NEG.B Rd	1					
	NEG.W Rd	1					
	NEG.L ERd	1					
NOP	NOP	1					
NOT	NOT.B Rd	1					
	NOT.W Rd	1					
	NOT.L ERd	1					

表 A.3 命令実行状態（サイクル数）(7)

命令	ニーモニック	命令	分岐アド	スタック	バイトデータ	ワードデータ	内部動作
		I	J	K	L	M	N
OR	OR.B #xx:8, Rd	1					
	OR.B Rs, Rd	1					
	OR.W #xx:16, Rd	2					
	OR.W Rs, Rd	1					
	OR.L #xx:32, ERd	3					
	OR.L ERs, ERd	2					
ORC	ORC #xx:8, CCR	1					
POP	POP.W Rn	1				1	2
	POP.L ERn	2				2	2
PUSH	PUSH.W Rn	1				1	2
	PUSH.L ERn	2				2	2
ROTL	ROTL.B Rd	1					
	ROTL.W Rd	1					
	ROTL.L ERd	1					
ROTR	ROTR.B Rd	1					
	ROTR.W Rd	1					
	ROTR.L ERd	1					
ROTXL	ROTXL.B Rd	1					
	ROTXL.W Rd	1					
	ROTXL.L ERd	1					
ROTXR	ROTXR.B Rd	1					
	ROTXR.W Rd	1					
	ROTXR.L ERd	1					
RTE	RTE	2		2			2
RTS	RTS	/マル	2		1		2
		アドバンスト	2		2		2
SHAL	SHAL.B Rd	1					
	SHAL.W Rd	1					
	SHAL.L ERd	1					
SHAR	SHAR.B Rd	1					
	SHAR.W Rd	1					
	SHAR.L ERd	1					
SHLL	SHLL.B Rd	1					
	SHLL.W Rd	1					

表 A.3 命令実行状態（サイクル数）(8)

命令	ニーモニック	命令	分岐アド	スタック	バイトデータ	ワードデータ	内部
		フェッチ	レスリード	操作	アクセス	アクセス	動作
		I	J	K	L	M	N
SHLL	SHLL. L ERd	1					
SHLR	SHLR. B Rd	1					
	SHLR. W Rd	1					
	SHLR. L ERd	1					
SLEEP	SLEEP	1					
STC	STC CCR, Rd	1					
	STC CCR, @ERd	2				1	
	STC CCR, @(d:16, ERd)	3				1	
	STC CCR, @(d:24, ERd)	5				1	
	STC CCR, @-ERd	2				1	2
	STC CCR, @aa:16	3				1	
	STC CCR, @aa:24	4				1	
SUB	SUB. B Rs, Rd	1					
	SUB. W #xx:16, Rd	2					
	SUB. W Rs, Rd	1					
	SUB. L #xx:32, ERd	3					
	SUB. L ERs, ERd	1					
SUBS	SUBS #1/2/4, ERd	1					
SUBX	SUBX #xx:8, Rd	1					
	SUBX Rs, Rd	1					
TRAPA	TRAPA #x:2	ノーマル	2	1	2		4
		アドバンスト	2	2	2		4
XOR	XOR. B #xx:8, Rd	1					
	XOR. B Rs, Rd	1					
	XOR. W #xx:16, Rd	2					
	XOR. W Rs, Rd	1					
	XOR. L #xx:32, ERd	3					
	XOR. L ERs, ERd	2					
XORC	XORC #xx:8, CCR	1					

【注】<sup>\*</sup> n は R4L、R4 の設定値です。ソース側、デスティネーション側のアクセスが、それぞれ (n + 1) 回行われます。

<sup>\*</sup> 本 L S I では使用できません。

## B. レジスター一覧

### B. 1 I/Oレジスター一覧(1)

下位 アドレス	レジスタ名	データ バス幅	ビット名								モジュール名
			ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	
H'1C			—	—	—	—	—	—	—	—	
H'1D			—	—	—	—	—	—	—	—	
H'1E			—	—	—	—	—	—	—	—	
H'1F			—	—	—	—	—	—	—	—	
H'20	—	—	—	—	—	—	—	—	—	—	
H'21	—	—	—	—	—	—	—	—	—	—	
H'22	—	—	—	—	—	—	—	—	—	—	
H'23	—	—	—	—	—	—	—	—	—	—	
H'24	—	—	—	—	—	—	—	—	—	—	
H'25	—	—	—	—	—	—	—	—	—	—	
H'26	—	—	—	—	—	—	—	—	—	—	
H'27	—	—	—	—	—	—	—	—	—	—	
H'28	—	—	—	—	—	—	—	—	—	—	
H'29	—	—	—	—	—	—	—	—	—	—	
H'2A	—	—	—	—	—	—	—	—	—	—	
H'2B	—	—	—	—	—	—	—	—	—	—	
H'2C	—	—	—	—	—	—	—	—	—	—	
H'2D	—	—	—	—	—	—	—	—	—	—	
H'2E	—	—	—	—	—	—	—	—	—	—	
H'2F	—	—	—	—	—	—	—	—	—	—	
H'30	—	—	—	—	—	—	—	—	—	—	
H'31	—	—	—	—	—	—	—	—	—	—	
H'32	—	—	—	—	—	—	—	—	—	—	
H'33	—	—	—	—	—	—	—	—	—	—	
H'34	—	—	—	—	—	—	—	—	—	—	
H'35	—	—	—	—	—	—	—	—	—	—	
H'36	—	—	—	—	—	—	—	—	—	—	
H'37	—	—	—	—	—	—	—	—	—	—	
H'38	—	—	—	—	—	—	—	—	—	—	
H'39	—	—	—	—	—	—	—	—	—	—	
H'3A	—	—	—	—	—	—	—	—	—	—	

(次頁に続く)

《記号説明》

D M A C : DMAコントローラ

(前頁より続く)

下位 アドレス	レジスタ名	データ バス幅	ビット名								モジュール名
			ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	
H' 3B	_____	_____	—	—	—	—	—	—	—	—	
H' 3C	_____	_____	—	—	—	—	—	—	—	—	
H' 3D	_____	_____	—	—	—	—	—	—	—	—	
H' 3E	_____	_____	—	—	—	—	—	—	—	—	
H' 3F	_____	_____	—	—	—	—	—	—	—	—	
H' 40	_____	_____	—	—	—	—	—	—	—	—	
H' 41	_____	_____	—	—	—	—	—	—	—	—	
H' 42	_____	_____	—	—	—	—	—	—	—	—	
H' 43	_____	_____	—	—	—	—	—	—	—	—	
H' 44	_____	_____	—	—	—	—	—	—	—	—	
H' 45	_____	_____	—	—	—	—	—	—	—	—	
H' 46	_____	_____	—	—	—	—	—	—	—	—	
H' 47	_____	_____	—	—	—	—	—	—	—	—	
H' 48	_____	_____	—	—	—	—	—	—	—	—	
H' 49	_____	_____	—	—	—	—	—	—	—	—	
H' 4A	_____	_____	—	—	—	—	—	—	—	—	
H' 4B	_____	_____	—	—	—	—	—	—	—	—	
H' 4C	_____	_____	—	—	—	—	—	—	—	—	
H' 4D	_____	_____	—	—	—	—	—	—	—	—	
H' 4E	_____	_____	—	—	—	—	—	—	—	—	
H' 4F	_____	_____	—	—	—	—	—	—	—	—	
H' 50	_____	_____	—	—	—	—	—	—	—	—	
H' 51	_____	_____	—	—	—	—	—	—	—	—	
H' 52	_____	_____	—	—	—	—	—	—	—	—	
H' 53	_____	_____	—	—	—	—	—	—	—	—	
H' 54	_____	_____	—	—	—	—	—	—	—	—	
H' 55	_____	_____	—	—	—	—	—	—	—	—	
H' 56	_____	_____	—	—	—	—	—	—	—	—	
H' 57	_____	_____	—	—	—	—	—	—	—	—	
H' 58	_____	_____	—	—	—	—	—	—	—	—	
H' 59	_____	_____	—	—	—	—	—	—	—	—	
H' 5A	_____	_____	—	—	—	—	—	—	—	—	
H' 5B	_____	_____	—	—	—	—	—	—	—	—	
H' 5C	_____	_____	—	—	—	—	—	—	—	—	
H' 5D	_____	_____	—	—	—	—	—	—	—	—	

(次頁に続く)

(前頁より続く)

下位アドレス	レジスタ名	データバス幅	ビット名								モジュール名
			ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	
H'5E	_____		—	—	—	—	—	—	—	—	
H'5F	_____		—	—	—	—	—	—	—	—	
H'60	T S T R	8	—	—	—	STR4	STR3	STR2	STR1	STR0	I T U 共通
H'61	T S N C	8	—	—	—	SYNC4	SYNC3	SYNC2	SYNC1	SYNC0	
H'62	T M D R	8	—	MDF	FDIR	PWM4	PWM3	PWM2	PWM1	PWM0	
H'63	T F C R	8	—	—	CMD1	CMD0	BFB4	BFA4	BFB3	BFA3	
H'64	T C R 0	8	—	CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	
H'65	T I O R 0	8	—	IOB2	IOB1	IOB0	—	IOA2	IOA1	IOAO	
H'66	T I E R 0	8	—	—	—	—	—	OVIE	IMIEB	IMIEA	
H'67	T S R 0	8	—	—	—	—	—	OVF	IMFB	IMFA	
H'68	T C N T 0 H	16	—	—	—	—	—	—	—	—	I T U チャネル0
H'69	T C N T 0 L		—	—	—	—	—	—	—	—	
H'6A	G R A 0 H	16	—	—	—	—	—	—	—	—	
H'6B	G R A 0 L		—	—	—	—	—	—	—	—	
H'6C	G R B 0 H	16	—	—	—	—	—	—	—	—	
H'6D	G R B 0 L		—	—	—	—	—	—	—	—	
H'6E	T C R 1	8	—	CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	I T U チャネル1
H'6F	T I O R 1	8	—	IOB2	IOB1	IOB0	—	IOA2	IOA1	IOAO	
H'70	T I E R 1	8	—	—	—	—	—	OVIE	IMIEB	IMIEA	
H'71	T S R 1	8	—	—	—	—	—	OVF	IMFB	IMFA	
H'72	T C N T 1 H	16	—	—	—	—	—	—	—	—	
H'73	T C N T 1 L		—	—	—	—	—	—	—	—	
H'74	G R A 1 H	16	—	—	—	—	—	—	—	—	
H'75	G R A 1 L		—	—	—	—	—	—	—	—	
H'76	G R B 1 H	16	—	—	—	—	—	—	—	—	
H'77	G R B 1 L		—	—	—	—	—	—	—	—	
H'78	T C R 2	8	—	CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	I T U チャネル2
H'79	T I O R 2	8	—	IOB2	IOB1	IOB0	—	IOA2	IOA1	IOAO	
H'7A	T I E R 2	8	—	—	—	—	—	OVIE	IMIEB	IMIEA	
H'7B	T S R 2	8	—	—	—	—	—	OVF	IMFB	IMFA	
H'7C	T C N T 2 H	16	—	—	—	—	—	—	—	—	
H'7D	T C N T 2 L		—	—	—	—	—	—	—	—	
H'7E	G R A 2 H	16	—	—	—	—	—	—	—	—	
H'7F	G R A 2 L		—	—	—	—	—	—	—	—	

(次頁へ続く)

《記号説明》

I T U : 16ビットインテグレーテッドタイマユニット

(前頁より続く)

下位アドレス	レジスタ名	データバス幅	ビット名								モジュール名
			ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	
H'80	GRB2H	16									ITU チャネル2
H'81	GRB2L										
H'82	TCR3	8	—	CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	ITU チャネル3
H'83	TIOR3	8	—	IOB2	IOB1	IOB0	—	IOA2	IOA1	IOAO	
H'84	TIER3	8	—	—	—	—	—	OVIE	IMIEB	IMIEA	
H'85	TSR3	8	—	—	—	—	—	OVF	IMFB	IMFA	
H'86	TCNT3H	16									
H'87	TCNT3L										
H'88	GRA3H	16									
H'89	GRA3L										
H'8A	GRB3H	16									ITU チャネル4
H'8B	GRB3L										
H'8C	BRA3H	16									
H'8D	BRA3L										
H'8E	BRB3H	16									
H'8F	BRB3L										
H'90	TOER	8	—	—	EXB4	EXA4	EB3	EB4	EA4	EA3	ITU 共通
H'91	TOCR	8	—	—	—	XTGD	—	—	OLS4	OLS3	
H'92	TCR4	8	—	CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0	ITU チャネル4
H'93	TIOR4	8	—	IOB2	IOB1	IOB0	—	IOA2	IOA1	IOAO	
H'94	TIER4	8	—	—	—	—	—	OVIE	IMIEB	IMIEA	
H'95	TSR4	8	—	—	—	—	—	OVF	IMFB	IMFA	
H'96	TCNT4H	16									
H'97	TCNT4L										
H'98	GRA4H	16									
H'99	GRA4L										
H'9A	GRB4H	16									TPC
H'9B	GRB4L										
H'9C	BRA4H	16									
H'9D	BRA4L										
H'9E	BRB4H	16									
H'9F	BRB4L										
H'A0	TPMR	8	—	—	—	—	G3NOV	G2NOV	G1NOV	G0NOV	
H'A1	TPCR	8	G3CMS1	G3CMS0	G2CMS1	G2CMS0	G1CMS1	G1CMS0	G0CMS1	G0CMS0	

(次頁へ続く)

《記号説明》

ITU : 16ビットインテグレーテッドタイマユニット

(前頁より続く)

下位 アドレス	レジスタ名	データ バス幅	ビット名								モジュール名
			ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	
H'A2	N D E R B	8	NDER15	NDER14	NDER13	NDER12	NDER11	NDER10	NDER9	NDER8	T P C
H'A3	N D E R A	8	NDER7	NDER6	NDER5	NDER4	NDER3	NDER2	NDER1	NDER0	
H'A4	N D R B * <sup>1</sup>	8	NDR15	NDR14	NDR13	NDR12	NDR11	NDR10	NDR9	NDR8	
		8	NDR15	NDR14	NDR13	NDR12	—	—	—	—	
H'A5	N D R A * <sup>1</sup>	8	NDR7	NDR6	NDR5	NDR4	NDR3	NDR2	NDR1	NDR0	
		8	NDR7	NDR6	NDR5	NDR4	—	—	—	—	
H'A6	N D R B * <sup>1</sup>	8	—	—	—	—	—	—	—	—	
		8	—	—	—	—	NDR11	NDR10	NDR9	NDR8	
H'A7	N D R A * <sup>1</sup>	8	—	—	—	—	—	—	—	—	
		8	—	—	—	—	NDR3	NDR2	NDR1	NDR0	
H'A8	T C S R * <sup>2</sup>	8	OVF	WT/IT	TME	—	—	CKS2	CKS1	CKS0	W D T
H'A9	T C N T * <sup>2</sup>	8	—	—	—	—	—	—	—	—	
H'AA	—	—	—	—	—	—	—	—	—	—	
H'AB	R S T C S R * <sup>2</sup>	8	WRST	RSTOE	—	—	—	—	—	—	
H'AC	—	—	—	—	—	—	—	—	—	—	
H'AD	—	—	—	—	—	—	—	—	—	—	
H'AE	—	—	—	—	—	—	—	—	—	—	
H'AF	—	—	—	—	—	—	—	—	—	—	
H'B0	S M R	8	C/A	CHR	PE	O/E	STOP	MP	CKS1	CKS0	S C I
H'B1	B R R	8	—	—	—	—	—	—	—	—	
H'B2	S C R	8	TIE	RIE	TE	RE	MPIE	TEIE	CKE1	CKE0	
H'B3	T D R	8	—	—	—	—	—	—	—	—	
H'B4	S S R	8	TDRE	RDRF	ORER	FER	PER	TEND	MPB	MPBT	
H'B5	R D R	8	—	—	—	—	—	—	—	—	
H'B6	—	—	—	—	—	—	—	—	—	—	
H'B7	—	—	—	—	—	—	—	—	—	—	
H'B8	—	—	—	—	—	—	—	—	—	—	
H'B9	—	—	—	—	—	—	—	—	—	—	
H'BA	—	—	—	—	—	—	—	—	—	—	
H'BB	—	—	—	—	—	—	—	—	—	—	

(次頁に続く)

【注】\*<sup>1</sup> 出力トリガの設定によりアドレスが変化します。

\*<sup>2</sup> T C S R 、 T C N T 、 R S T C S R のライトについては「10.2.4 レジスタ書換え時の注意」を参照してください。

#### 《記号説明》

I T U : 16ビットインテグレーテッドタイマユニット

T P C : プログラマブルタイミングパターンコントローラ

W D T : ウォッチドッグタイマ

(前頁より続く)


下位アドレス	レジスタ名	データバス幅	ビット名								モジュール名
			ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	
H' BC	_____	_____	—	—	—	—	—	—	—	—	_____
H' BD	_____	_____	—	—	—	—	—	—	—	—	
H' BE	_____	_____	—	—	—	—	—	—	—	—	
H' BF	_____	_____	—	—	—	—	—	—	—	—	
H' C0	P 1 DDR	8	P1 <sub>7</sub> DDR	P1 <sub>6</sub> DDR	P1 <sub>5</sub> DDR	P1 <sub>4</sub> DDR	P1 <sub>3</sub> DDR	P1 <sub>2</sub> DDR	P1 <sub>1</sub> DDR	P1 <sub>0</sub> DDR	ポート1
H' C1	P 2 DDR	8	P2 <sub>7</sub> DDR	P2 <sub>6</sub> DDR	P2 <sub>5</sub> DDR	P2 <sub>4</sub> DDR	P2 <sub>3</sub> DDR	P2 <sub>2</sub> DDR	P2 <sub>1</sub> DDR	P2 <sub>0</sub> DDR	ポート2
H' C2	P 1 DR	8	P1 <sub>7</sub>	P1 <sub>6</sub>	P1 <sub>5</sub>	P1 <sub>4</sub>	P1 <sub>3</sub>	P1 <sub>2</sub>	P1 <sub>1</sub>	P1 <sub>0</sub>	ポート1
H' C3	P 2 DR	8	P2 <sub>7</sub>	P2 <sub>6</sub>	P2 <sub>5</sub>	P2 <sub>4</sub>	P2 <sub>3</sub>	P2 <sub>2</sub>	P2 <sub>1</sub>	P2 <sub>0</sub>	ポート2
H' C4	P 3 DDR	8	P3 <sub>7</sub> DDR	P3 <sub>6</sub> DDR	P3 <sub>5</sub> DDR	P3 <sub>4</sub> DDR	P3 <sub>3</sub> DDR	P3 <sub>2</sub> DDR	P3 <sub>1</sub> DDR	P3 <sub>0</sub> DDR	ポート3
H' C5	_____	8	—	—	—	—	—	—	—	—	_____
H' C6	P 3 DR	8	P3 <sub>7</sub>	P3 <sub>6</sub>	P3 <sub>5</sub>	P3 <sub>4</sub>	P3 <sub>3</sub>	P3 <sub>2</sub>	P3 <sub>1</sub>	P3 <sub>0</sub>	ポート3
H' C7	_____	8	—	—	—	—	—	—	—	—	_____
H' C8	P 5 DDR	8	—	—	—	—	P5 <sub>3</sub> DDR	P5 <sub>2</sub> DDR	P5 <sub>1</sub> DDR	P5 <sub>0</sub> DDR	ポート5
H' C9	P 6 DDR	8	—	—	P6 <sub>5</sub> DDR	P6 <sub>4</sub> DDR	P6 <sub>3</sub> DDR	—	—	P6 <sub>0</sub> DDR	ポート6
H' CA	P 5 DR	8	—	—	—	—	P5 <sub>3</sub>	P5 <sub>2</sub>	P5 <sub>1</sub>	P5 <sub>0</sub>	ポート5
H' CB	P 6 DR	8	—	—	P6 <sub>5</sub>	P6 <sub>4</sub>	P6 <sub>3</sub>	—	—	P6 <sub>0</sub>	ポート6
H' CC	_____	—	—	—	—	—	—	—	—	—	_____
H' CD	P 8 DDR	8	—	—	—	—	P8 <sub>3</sub> DDR	P8 <sub>2</sub> DDR	P8 <sub>1</sub> DDR	P8 <sub>0</sub> DDR	ポート8
H' CE	P 7 DR	8	P7 <sub>7</sub>	P7 <sub>6</sub>	P7 <sub>5</sub>	P7 <sub>4</sub>	P7 <sub>3</sub>	P7 <sub>2</sub>	P7 <sub>1</sub>	P7 <sub>0</sub>	ポート7
H' CF	P 8 DR	8	—	—	—	—	P8 <sub>3</sub>	P8 <sub>2</sub>	P8 <sub>1</sub>	P8 <sub>0</sub>	ポート8
H' D0	P 9 DDR	8	—	—	—	P9 <sub>4</sub> DDR	—	P9 <sub>2</sub> DDR	—	P9 <sub>0</sub> DDR	ポート9
H' D1	P A DDR	8	PA <sub>7</sub> DDR	PA <sub>6</sub> DDR	PA <sub>5</sub> DDR	PA <sub>4</sub> DDR	PA <sub>3</sub> DDR	PA <sub>2</sub> DDR	PA <sub>1</sub> DDR	PA <sub>0</sub> DDR	ポートA
H' D2	P 9 DR	8	—	—	—	P9 <sub>4</sub>	—	P9 <sub>2</sub>	—	P9 <sub>0</sub>	ポート9
H' D3	P A DR	8	PA <sub>7</sub>	PA <sub>6</sub>	PA <sub>5</sub>	PA <sub>4</sub>	PA <sub>3</sub>	PA <sub>2</sub>	PA <sub>1</sub>	PA <sub>0</sub>	ポートA
H' D4	P B DDR	8	PB <sub>7</sub> DDR	PB <sub>6</sub> DDR	PB <sub>5</sub> DDR	PB <sub>4</sub> DDR	PB <sub>3</sub> DDR	PB <sub>2</sub> DDR	PB <sub>1</sub> DDR	PB <sub>0</sub> DDR	ポートB
H' D5	_____	—	—	—	—	—	—	—	—	—	_____
H' D6	P B DR	8	PB <sub>7</sub>	PB <sub>6</sub>	PB <sub>5</sub>	PB <sub>4</sub>	PB <sub>3</sub>	PB <sub>2</sub>	PB <sub>1</sub>	PB <sub>0</sub>	ポートB
H' D7	_____	—	—	—	—	—	—	—	—	—	_____
H' D8	P 2 PCR	—	P2 <sub>7</sub> PCR	P2 <sub>6</sub> PCR	P2 <sub>5</sub> PCR	P2 <sub>4</sub> PCR	P2 <sub>3</sub> PCR	P2 <sub>2</sub> PCR	P2 <sub>1</sub> PCR	P2 <sub>0</sub> PCR	ポート2
H' D9	_____	—	—	—	—	—	—	—	—	—	_____
H' DA	_____	—	—	—	—	—	—	—	—	—	_____

(次頁へ続く)

(前頁より続く)

下位 アドレス	レジスタ名	データ バス幅	ビット名								モジュール名
			ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0	
H' DB	P5PCR	8	—	—	—	—	P5PCR	P5PCR	P5PCR	P5PCR	ポート5
H' DC	—	—	—	—	—	—	—	—	—	—	A/D変換器
H' DD	—	—	—	—	—	—	—	—	—	—	
H' DE	—	—	—	—	—	—	—	—	—	—	
H' DF	—	—	—	—	—	—	—	—	—	—	
H' E0	ADDRAH	8	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
H' E1	ADDRAL	8	AD1	AD0	—	—	—	—	—	—	A/D変換器
H' E2	ADDRBH	8	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
H' E3	ADDRBL	8	AD1	AD0	—	—	—	—	—	—	
H' E4	ADDRCH	8	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
H' E5	ADDRCL	8	AD1	AD0	—	—	—	—	—	—	
H' E6	ADDRDH	8	AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	
H' E7	ADDRDL	8	ADI	AD0	—	—	—	—	—	—	
H' E8	ADCSR	8	ADF	ADIE	ADST	SCAN	CKS	CH2	CH1	CH0	バス コントローラ
H' E9	ADCR	8	TRGE	—	—	—	—	—	—	—	
H' EA	—	—	—	—	—	—	—	—	—	—	
H' EB	—	—	—	—	—	—	—	—	—	—	
H' EC	—	—	—	—	—	—	—	—	—	—	
H' ED	ASTCR	8	AST7	AST6	AST5	AST4	AST3	AST2	AST1	AST0	バス コントローラ
H' EE	WCR	8	—	—	—	—	WMS1	WMS0	WC1	WC0	
H' EF	WCER	8	WCE7	WCE6	WCE5	WCE4	WCE3	WCE2	WCE1	WCE0	
H' F0	—	—	—	—	—	—	—	—	—	—	
H' F1	MDCR	8	—	—	—	—	—	—	MDS1	MDS0	
H' F2	SYSCR	8	SSBY	STS2	STS1	STS0	UE	NMIEG	—	RAME	システム制御
H' F3	—	—	—	—	—	—	—	—	—	—	
H' F4	ISCR	8	—	—	—	IRQ4SC	IRQ3SC	IRQ2SC	IRQ1SC	IRQ0SC	
H' F5	IER	8	—	—	—	IRQ4E	IRQ3E	IRQ2E	IRQ1E	IRQ0E	
H' F6	ISR	8	—	—	—	IRQ4F	IRQ3F	IRQ2F	IRQ1F	IRQ0F	
H' F7	—	—	—	—	—	—	—	—	—	—	割込み コントローラ
H' F8	IPRA	8	IPRA7	IPRA6	IPRA5	IPRA4	IPRA3	IPRA2	IPRA1	IPRA0	
H' F9	IPRB	8	IPRB7	IPRB6	—	—	IPRB3	—	IPRB1	—	
H' FA	—	—	—	—	—	—	—	—	—	—	
H' FB	—	—	—	—	—	—	—	—	—	—	
H' FC	—	—	—	—	—	—	—	—	—	—	
H' FD	—	—	—	—	—	—	—	—	—	—	
H' FE	—	—	—	—	—	—	—	—	—	—	
H' FF	—	—	—	—	—	—	—	—	—	—	

## B. 2 I/O レジスター覧(2)




ビット : 7 6 5 4 3 2 1 0

	—	—	—	STR4	STR3	STR2	STR1	STR0
--	---	---	---	------	------	------	------	------

初期値 : 1 1 1 0 0 0 0 0

R/W : — — — R/W R/W R/W R/W R/W



ビット :	7	6	5	4	3	2	1	0
	—	—	—	SYNC4	SYNC3	SYNC2	SYNC1	SYNC0

初期値 : 1 1 1 0 0 0 0 0

R / W : — — — R / W R / W R / W R / W R / W



#### タイマ同期 0

0	TCNT0は独立動作
1	TCNT0は同期動作

#### タイマ同期 1

0	TCNT1は独立動作
1	TCNT1は同期動作

#### タイマ同期 2

0	TCNT2は独立動作
1	TCNT2は同期動作

#### タイマ同期 3

0	TCNT3は独立動作
1	TCNT3は同期動作

#### タイマ同期 4


0	TCNT4は独立動作
1	TCNT4は同期動作

ビット : 7 6 5 4 3 2 1 0

—	MDF	FDIR	PWM4	PWM3	PWM2	PWM1	PWM0
---	-----	------	------	------	------	------	------

初期値 : 1 0 0 0 0 0 0 0

R/W : — R/W R/W R/W R/W R/W R/W R/W



## PWMモード 1

0	チャネル 1 は通常動作
1	チャネル 1 は PWM モード

## PWMモード 2

0	チャネル 2 は通常動作
1	チャネル 2 は PWM モード

## PWMモード 3

0	チャネル 3 は通常動作
1	チャネル 3 は PWM モード

## PWMモード 4

0	チャネル 4 は通常動作
1	チャネル 4 は PWM モード

## フラグディレクション

0	TSR2のOVFフラグは、TCNT2がオーバフローまたはアンダフローしたときに“1”にセット
1	TSR2のOVFフラグは、TCNT2がオーバフローしたときに“1”にセット

## 位相計数モード

0	チャネル 2 は通常動作
1	チャネル 2 は位相計数モード

ビット : 7 6 5 4 3 2 1 0

—	—	CMD1	CMD0	BFB4	BFA4	BFB3	BFA3
---	---	------	------	------	------	------	------

初期値 : 1 1 0 0 0 0 0 0

R/W : — — R/W R/W R/W R/W R/W R/W

## バッファ動作A3

0	GRA3は通常動作
1	GRA3とBRA3はバッファ動作

## バッファ動作B3

0	GRB3は通常動作
1	GRB3とBRB3はバッファ動作

## バッファ動作A4

0	GRA4は通常動作
1	GRA4とBRA4はバッファ動作

## バッファ動作B4

0	GRB4は通常動作
1	GRB4とBRB4はバッファ動作

## コンビネーションモード1、0

ビット5	ビット4	チャネル3、4の動作モードの指定
CMD1	CMD0	
0	0	チャネル3、4は通常動作
	1	
1	0	チャネル3、4を組み合わせ、相補PWMモードで動作
	1	チャネル3、4を組み合わせ、リセット同期PWMモードで動作

ビット : 7 6 5 4 3 2 1 0

—	CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0
---	-------	-------	-------	-------	-------	-------	-------

初期値 : 1 0 0 0 0 0 0 0

R/W : — R/W R/W R/W R/W R/W R/W R/W

## タイマプリスケーラ 2 ~ 0

ビット2	ビット1	ビット0	TCNTのカウントクロック
TPSC2	TPSC1	TPSC0	
0	0	0	内部クロック : φ
		1	内部クロック : φ / 2
	1	0	内部クロック : φ / 4
		1	内部クロック : φ / 8
1	0	0	外部クロック A : TCLKA端子入力でカウント
		1	外部クロック B : TCLKB端子入力でカウント
	1	0	外部クロック C : TCLKC端子入力でカウント
		1	外部クロック D : TCLKD端子入力でカウント

## クロックエッジ 1、0

ビット4	ビット3	外部クロックの検出エッジ
CKEG1	CKEG0	
0	0	立上がりエッジでカウント
	1	立下がりエッジでカウント
1	—	立上がり／立下がりの両エッジでカウント

## カウンタクリア 1、0

ビット6	ビット5	TCNTのクリアソース
CCLR1	CCLR0	
0	0	TCNTのクリア禁止
	1	GRAのコンペアマッチ/インプットキャプチャでTCNTをクリア
1	0	GRBのコンペアマッチ/インプットキャプチャでTCNTをクリア
	1	同期クリア。同期動作中の他のタイマのカウンタクリアに同期してTCNTをクリア

ビット : 7 6 5 4 3 2 1 0

—	IOB2	IOB1	IOB0	—	IOA2	IOA1	IOA0
---	------	------	------	---	------	------	------

初期値 : 1 0 0 0 1 0 0 0

R/W : — R/W R/W R/W — R/W R/W R/W

## I/OコントロールA 2~0

ビット2 IOA2	ビット1 IOA1	ビット0 IOA0	GRAの機能の選択			
0	0	0	GRAはアウトプット コンペアレジスタ	コンペアマッチによる端子出力禁止		
		1		GRAのコンペアマッチで0出力		
		0		GRAのコンペアマッチで1出力		
		1		GRAのコンペアマッチでトグル出力		
	1	0	GRAはインプットキャプチャレジスタ	立上がりエッジでGRAへインプットキャプチャ		
		1		立下がりエッジでGRAへインプットキャプチャ		
		0		立上がり／立下がり両エッジでGRA へインプットキャプチャ		
		1				

## I/OコントロールB 2~0

ビット6 IOB2	ビット5 IOB1	ビット4 IOB0	GRBの機能の選択			
0	0	0	GRBはアウトプット コンペアレジスタ	コンペアマッチによる端子出力禁止		
		1		GRBのコンペアマッチで0出力		
		0		GRBのコンペアマッチで1出力		
		1		GRBのコンペアマッチでトグル出力		
	1	0	GRBはインプットキャプチャレジスタ	立上がりエッジでGRBへインプットキャプチャ		
		1		立下がりエッジでGRBへインプットキャプチャ		
		0		立上がり／立下がり両エッジでGRB へインプットキャプチャ		
		1				

ビット : 7 6 5 4 3 2 OVIE 1 IMIEB 0 IMIEA

—	—	—	—	—	OVIE	IMIEB	IMIEA
---	---	---	---	---	------	-------	-------

初期値 : 1 1 1 1 1 0 0 0

R / W : — — — — — R / W R / W R / W

インプットキャプチャ/コンペアマッチインタラプトイネーブルA

0	IMFA フラグによる割込み (IMIA) 要求を禁止
1	IMFA フラグによる割込み (IMIA) 要求を許可

インプットキャプチャ/コンペアマッチインタラプトイネーブルB

0	IMFB フラグによる割込み (IMIB) 要求を禁止
1	IMFB フラグによる割込み (IMIB) 要求を許可

オーバフローインタラプトイネーブル

0	OVF フラグによる割込み (OVI) 要求を禁止
1	OVF フラグによる割込み (OVI) 要求を許可

ビット : 7 6 5 4 3 2 OVF 1 IMFB 0 IMFA

初期値 : 1 1 1 1 1 0 0 0

R/W : — — — — — R/(W)\* R/(W)\* R/(W)\*

## インプットキャプチャ／コンペアマッチフラグA

	〔クリア条件〕
0	IMFA="1"の状態で、IMFAフラグをリードした後、IMFAフラグに"0"をライトしたとき
	〔セット条件〕
1	(1)GRAがアプトプットコンペアレジスタとして機能している場合、TCNT=GRAになったとき (2)GRAがインプットキャプチャレジスタとして機能している場合、インプットキャプチャ信号によりTCNTの値がGRAに転送されたとき

## インプットキャプチャ／コンペアマッチフラグB

	〔クリア条件〕
0	IMFB="1"の状態で、IMFBフラグをリードした後、IMFBフラグに"0"をライトしたとき
	〔セット条件〕
1	(1)GRBがアウトプットコンペアレジスタとして機能している場合、TCNT=GRBになったとき (2)GRBがインプットキャプチャレジスタとして機能している場合、インプットキャプチャ信号によりTCNTの値がGRBに転送されたとき

## オーバフローフラグ

	〔クリア条件〕
0	OVF="1"の状態で、OVFフラグをリードした後、OVFフラグに"0"をライトしたとき
	〔セット条件〕
1	TCNTの値がオーバロー (H' FFFF → H' 0000) したとき

【注】\* フラグクリアのための"0"ライトのみ可能です。

TCNT0 H,L タイマカウンタ0 H,L | H'68, H'69

ITU0

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

初期値 : 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

R/W : R/W R/W

↓  
アップカウンタ

GRA0 H,L ジェネラルレジスタA0 H,L | H'6A, H'6B

ITU0

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

初期値 : 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

R/W : R/W R/W

↓  
アウトプットコンペア／インプットキャプチャ兼用レジスタ

GRB0 H,L ジェネラルレジスタB0 H,L | H'6C, H'6D

ITU0

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

初期値 : 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

R/W : R/W R/W

↓  
アウトプットコンペア／インプットキャプチャ兼用レジスタ

## TCR1 タイマコントロールレジスタ1 H'6E

ITU1

ビット : 7 6 5 4 3 2 1 0

—	CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0
---	-------	-------	-------	-------	-------	-------	-------

初期値 : 1 0 0 0 0 0 0 0

R/W : — R/W R/W R/W R/W R/W R/W R/W

※機能は ITU0 と同じです。

## T10R1 タイマ1/Oコントロールレジスタ1 H'6F

ITU1

ビット : 7 6 5 4 3 2 1 0

—	I0B2	I0B1	I0B0	—	I0A2	I0A1	I0A0
---	------	------	------	---	------	------	------

初期値 : 1 0 0 0 1 0 0 0

R/W : — R/W R/W R/W — R/W R/W R/W

※機能は ITU0 と同じです。

## TIER1 タイマインタラプトイネーブルレジスタ1 H'70

ITU1

ビット : 7 6 5 4 3 2 1 0

—	—	—	—	—	OVIE	IMIEB	IMIEA
---	---	---	---	---	------	-------	-------

初期値 : 1 1 1 1 1 0 0 0

R/W : — — — — — R/W R/W R/W

※機能は ITU0 と同じです。

## TSR1 タイマステータスレジスタ1 H'71

ITU1

ビット : 7 6 5 4 3 2 1 0

—	—	—	—	—	OVF	IMFB	IMFA
---	---	---	---	---	-----	------	------

初期値 : 1 1 1 1 1 0 0 0

R/W : — — — — — R/(W)\* R/(W)\* R/(W)\*

※機能は ITU0 と同じです。

【注】\* フラグクリアのための“0”ライトのみ可能です。

TCNT1 H,L タイマカウンタ1 H,L H'72、H'73

ITU1

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

初期値 : 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

R/W : R/W R/W

※機能はITU0と同じです。

GRA1 H,L ジェネラルレジスタA1 H,L H'74、H'75

ITU1

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

初期値 : 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

R/W : R/W R/W

※機能はITU0と同じです。

GRB1 H,L ジェネラルレジスタB1 H,L H'76、H'77

ITU1

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

初期値 : 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

R/W : R/W R/W

※機能はITU0と同じです。

## TCR2 タイマコントロールレジスタ2 H'78

ITU2

ビット : 7 6 5 4 3 2 1 0

—	CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0
---	-------	-------	-------	-------	-------	-------	-------

初期値 : 1 0 0 0 0 0 0 0

R/W : — R/W R/W R/W R/W R/W R/W R/W

※機能は ITU0 と同じです。

【注】 チャネル2を位相計数モードに設定したとき、TPSC2～TPSC0ビットによるカウントクロックの選択は無効となります。

## T10R2 タイマI/Oコントロールレジスタ2 H'79

ITU2

ビット : 7 6 5 4 3 2 1 0

—	IOB2	IOB1	IOB0	—	IOA2	IOA1	IOA0
---	------	------	------	---	------	------	------

初期値 : 1 0 0 0 1 0 0 0

R/W : — R/W R/W R/W — R/W R/W R/W

※機能は ITU0 と同じです。

## TIER2 タイマインタラプトイネーブルレジスタ 2 H'7A

ITU2

ビット : 7 6 5 4 3 2 1 0

—	—	—	—	—	OVIE	IMIEB	IMIEA
---	---	---	---	---	------	-------	-------

初期値 : 1 1 1 1 1 0 0 0

R/W : — — — — — R/W R/W R/W

※機能は ITU0 と同じです。

## TSR2 タイマステータスレジスタ 2 H'7B

ITU2

ビット : 7 6 5 4 3 2 1 0

—	—	—	—	—	OVF	IMFB	IMFA
---	---	---	---	---	-----	------	------

初期値 : 1 1 1 1 1 0 0 0

R/W : — — — — — R/(W)\* R/(W)\* R/(W)\*

※機能は ITU0 と同じです

オーバフローフラグ

0	〔クリア条件〕
	OVF = "1" の状態で、OVF フラグをリードした後、OVF フラグに "0" をライトしたとき
1	〔セット条件〕
	TCNT の値がオーバフロー (H'FFFF → H'0000) 、またはアンダフロー (H'0000 → H'FFFF) したとき

【注】\* フラグクリアのための "0" ライトのみ可能です。

## TCNT2 H,L タイマカウンタ2 H,L H'7C, H'7D

ITU2

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
---	---	---	---	---	---	---	---	---	---	---	---	---	---	---	---

初期値 : 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

R/W : R/W R/W

位相計数モード時：アップ／ダウンカウンタ

その他のモード時：アップカウンタ

GRA2 H,L ジェネラルレジスタA2 H,L H'7E、H'7F

ITU2

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

初期値 : 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

R/W : R/W R/W

※機能は ITU0 と同じです。

GRB2 H,L ジェネラルレジスタB2 H,L H'80、H'81

ITU2

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

初期値 : 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

R/W : R/W R/W

※機能は ITU0 と同じです。

## TCR3 タイマコントロールレジスタ 3

H' 82

ITU3

ビット : 7 6 5 4 3 2 1 0

—	CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0
---	-------	-------	-------	-------	-------	-------	-------

初期値 : 1 0 0 0 0 0 0 0

R/W : — R/W R/W R/W R/W R/W R/W R/W

※機能は ITU0 と同じです。

## T10R3 タイマ I/O コントロールレジスタ 3

H' 83

ITU3

ビット : 7 6 5 4 3 2 1 0

—	IOB2	IOB1	IOB0	—	IOA2	IOA1	IOA0
---	------	------	------	---	------	------	------

初期値 : 1 0 0 0 1 0 0 0

R/W : — R/W R/W R/W — R/W R/W R/W

※機能は ITU0 と同じです。

## TIER3 タイマインタラプトイネーブルレジスタ 3

H' 84

ITU3

ビット : 7 6 5 4 3 2 1 0

—	—	—	—	—	OVIE	IMIEB	IMIEA
---	---	---	---	---	------	-------	-------

初期値 : 1 1 1 1 1 0 0 0

R/W : — — — — — R/W R/W R/W

※機能は ITU0 と同じです。

## TSR3 タイマステータスレジスタ 3 H'85

ITU3

ビット : 7 6 5 4 3 2 1 0

—	—	—	—	—	OVF	IMFB	IMFA
---	---	---	---	---	-----	------	------

初期値 : 1 1 1 1 1 0 0 0

R/W : — — — — — R/(W)\* R/(W)\* R/(W)\*

※機能は ITU0 と同じです

オーバフローフラグ

	〔クリア条件〕
0	OVF="1"の状態で、OVFをリードした後、OVFに"1"をライトしたとき
	〔セット条件〕
1	TCNTの値がオーバロー (H'FFFF→H'0000)、またはアンダフロー (H'0000→H'FFFF) したとき

【注】\* フラグクリアのための“0”ライトのみ可能です。

## TCNT3 H,L タイマカウンタ3 H,L H'86、H'87

ITU3

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

初期値 : 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

R/W : R/W R/W


相補 PWMモード時：アップ／ダウンカウンタ

その他のモード時 : アップカウンタ

## GRA3 H,L ジェネラルレジスタA3 H,L H'88、H'89

ITU3

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0



初期値 : 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

R/W : R/W R/W

アウトプットコンペア／インプットキャプチャ兼用レジスタ（バッファ動作可能）

## GRB3 H,L ジェネラルレジスタB3 H,L H'8A、H'8B

ITU3

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0



初期値 : 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

R/W : R/W R/W

アウトプットコンペア／インプットキャプチャ兼用レジスタ（バッファ動作可能）

## BRA3 H,L バッファレジスタA3 H,L H'8C、H'8D

ITU3

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0



初期値 : 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1


R/W : R/W R/W

バッファ動作時にG R Aと組み合わせて使用

## BRB3 H,L バッファレジスタB3 H,L H'8E、H'8F

ITU3

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0



初期値 : 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

R/W : R/W R/W

バッファ動作時にG R Bと組み合わせて使用

ビット : 7 6 5 4 3 2 1 0

—	—	EXB4	EXA4	EB3	EB4	EA4	EA3
---	---	------	------	-----	-----	-----	-----

初期値 : 1 1 1 1 1 1 1 1

R/W : — — R/W R/W R/W R/W R/W R/W



## マスティネーブルTIOCA3

0	TIOR3、TMDR、TFCRの設定にかかわらず、 TIOCA <sub>3</sub> 端子は出力禁止
1	TIOR3、TMDR、TFCRの設定に従い、 TIOCA <sub>3</sub> 端子は出力許可

## マスティネーブルTIOCA4

0	TIOR4、TMDR、TFCRの設定にかかわらず、 TIOCA <sub>4</sub> 端子は出力禁止
1	TIOR4、TMDR、TFCRの設定に従い、 TIOCA <sub>4</sub> 端子は出力許可

## マスティネーブルTIOCB4

0	TIOR4、TFCRの設定にかかわらず、 TIOCB <sub>4</sub> 端子は出力禁止
1	TIOR4、TFCRの設定に従い、 TIOCB <sub>4</sub> 端子は出力許可

## マスティネーブルTIOCB3

0	TIOR3、TFCRの設定にかかわらず、 TIOCB <sub>3</sub> 端子は出力禁止
1	TIOR3、TFCRの設定に従い、 TIOCB <sub>3</sub> 端子は出力許可

## マスティネーブルTOCXA4

0	TFCRの設定にかかわらず、TOCXA <sub>4</sub> 端子は出力禁止
1	TFCRの設定に従い、TOCXA <sub>4</sub> 端子は出力許可

## マスティネーブルTOCXB4

0	TFCRの設定にかかわらず、TOCXB <sub>4</sub> 端子は出力禁止
1	TFCRの設定に従い、TOCXB <sub>4</sub> 端子は出力許可

ビット : 7 6 5 4 3 2 1 0

—	—	—	XGTD	—	—	OLS4	OLS3
---	---	---	------	---	---	------	------

初期値 : 1 1 1 1 1 1 1 1

R/W : — — — R/W — — R/W R/W

## 出力レベルセレクト3

0	TIOCB <sub>3</sub> 、TOCXA <sub>4</sub> 、TOCXB <sub>4</sub> 端子は反転出力
1	TIOCB <sub>3</sub> 、TOCXA <sub>4</sub> 、TOCXB <sub>4</sub> 端子は直接出力

## 出力レベルセレクト4

0	TIOCA <sub>3</sub> 、TIOCA <sub>4</sub> 、TIOCB <sub>4</sub> 端子は反転出力
1	TIOCA <sub>3</sub> 、TIOCA <sub>4</sub> 、TIOCB <sub>4</sub> 端子は直接出力

## 外部トリガディスエーブル

0	リセット同期 PWM モードまたは相補 PWM モード時、チャネル1のインプットキャプチャA信号を外部トリガとして使用*
1	外部トリガを禁止

【注】\* 外部トリガ発生時、TOERのビット5～0が“0”にクリアされ、ITU出力が禁止されます。

## TCR4 タイマコントロールレジスタ4 H'92

ITU4

ビット : 7 6 5 4 3 2 1 0

—	CCLR1	CCLR0	CKEG1	CKEG0	TPSC2	TPSC1	TPSC0
---	-------	-------	-------	-------	-------	-------	-------

初期値 : 1 0 0 0 0 0 0 0

R/W : — R/W R/W R/W R/W R/W R/W R/W

※機能は ITU0 と同じです。

## T1OR4 タイマ1/Oコントロールレジスタ4 H'93

ITU4

ビット : 7 6 5 4 3 2 1 0

—	IOB2	IOB1	IOB0	—	IOA2	IOA1	IOA0
---	------	------	------	---	------	------	------

初期値 : 1 0 0 0 1 0 0 0

R/W : — R/W R/W R/W — R/W R/W R/W

※機能は ITU0 と同じです。

## TIER4 タイマインタラプトイネーブルレジスタ4 H'94

ITU4

ビット : 7 6 5 4 3 2 1 0

—	—	—	—	—	OVIE	IMIEB	IMIEA
---	---	---	---	---	------	-------	-------

初期値 : 1 1 1 1 1 0 0 0

R/W : — — — — — R/W R/W R/W

※機能は ITU0 と同じです。

## TSR4 タイマステータスレジスタ4 H'95

ITU4

ビット : 7 6 5 4 3 2 1 0

—	—	—	—	—	OVF	IMFB	IMFA
---	---	---	---	---	-----	------	------

初期値 : 1 1 1 1 1 0 0 0

R/W : — — — — — R/(W)\* R/(W)\* R/(W)\*

※機能は ITU0 と同じです。

【注】\* フラグクリアのための“0”ライトのみ可能です。

TCNT4 H,L タイマカウンタ4 H,L H'96、H'97

ITU4

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

初期値 : 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

R/W : R/W R/W

※機能は ITU3 と同じです。

GRA4 H,L ジェネラルレジスタA4 H,L H'98、H'99

ITU4

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

初期値 : 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

R/W : R/W R/W

※機能は ITU3 と同じです。

## GRB4 H,L ジェネラルレジスタB4 H,L | H'9A、H'9B

ITU4

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

初期値 : 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

R/W : R/W R/W

※機能は ITU3 と同じです。

## BRA4 H,L バッファレジスタA4 H,L | H'9C、H'9D

ITU4

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

初期値 : 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

R/W : R/W R/W

※機能は ITU3 と同じです。

## BRB4 H,L バッファレジスタB4 H,L | H'9E、H'9F

ITU4

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--	--

初期値 : 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

R/W : R/W R/W

※機能は ITU3 と同じです。

ビット : 7 6 5 4 3 2 1 0

—	—	—	—	G3NOV	G2NOV	G1NOV	G0NOV
---	---	---	---	-------	-------	-------	-------

初期値 : 1 1 1 1 0 0 0 0

R/W : — — — — R/W R/W R/W R/W

## グループ0 ノンオーバラップ

0	TPC出力グループ0は通常動作 選択されたITUのコンペアマッチA で出力値を更新
1	TPC出力グループ0は、選択された ITUのコンペアマッチA、Bにより ノンオーバラップ動作

## グループ1 ノンオーバラップ

0	TPC出力グループ1は通常動作 選択されたITUのコンペアマッチA で出力値を更新
1	TPC出力グループ1は、選択された ITUのコンペアマッチA、Bにより ノンオーバラップ動作

## グループ2 ノンオーバラップ

0	TPC出力グループ2は通常動作 選択されたITUのコンペアマッチA で出力値を更新
1	TPC出力グループ2は、選択された ITUのコンペアマッチA、Bにより ノンオーバラップ動作

## グループ3 ノンオーバラップ

0	TPC出力グループ3は通常動作 選択されたITUのコンペアマッチA で出力値を更新
1	TPC出力グループ3は、選択された ITUのコンペアマッチA、Bにより ノンオーバラップ動作

ビット : 7 6 5 4 3 2 1 0

G3CMS1	G3CMS0	G2CMS1	G2CMS0	G1CMS1	G1CMS0	G0CMS1	G0CMS0
--------	--------	--------	--------	--------	--------	--------	--------

初期値 : 1 1 1 1 1 1 1 1

R/W : R/W R/W R/W R/W R/W R/W R/W R/W

## グループ0コンペアマッチセレクト1、0

ビット1 G0CMS1	ビット0 G0CMS0	出力トリガとなるITUのチャネル選択
0	0	TPC出力グルーピング (TP <sub>3</sub> ～TP <sub>0</sub> 端子) の出力トリガは ITUチャネル0のコンペアマッチ
	1	TPC出力グルーピング (TP <sub>3</sub> ～TP <sub>0</sub> 端子) の出力トリガは ITUチャネル1のコンペアマッチ
1	0	TPC出力グルーピング (TP <sub>3</sub> ～TP <sub>0</sub> 端子) の出力トリガは ITUチャネル2のコンペアマッチ
	1	TPC出力グルーピング (TP <sub>3</sub> ～TP <sub>0</sub> 端子) の出力トリガは ITUチャネル3のコンペアマッチ

## グループ1コンペアマッチセレクト1、0

ビット3 G1CMS1	ビット2 G1CMS0	出力トリガとなるITUのチャネル選択
0	0	TPC出力グルーピング (TP <sub>7</sub> ～TP <sub>4</sub> 端子) の出力トリガは ITUチャネル0のコンペアマッチ
	1	TPC出力グルーピング (TP <sub>7</sub> ～TP <sub>4</sub> 端子) の出力トリガは ITUチャネル1のコンペアマッチ
1	0	TPC出力グルーピング (TP <sub>7</sub> ～TP <sub>4</sub> 端子) の出力トリガは ITUチャネル2のコンペアマッチ
	1	TPC出力グルーピング (TP <sub>7</sub> ～TP <sub>4</sub> 端子) の出力トリガは ITUチャネル3のコンペアマッチ

## グループ2コンペアマッチセレクト1、0

ビット5 G2CMS1	ビット4 G2CMS0	出力トリガとなるITUのチャネル選択
0	0	TPC出力グルーピング (TP <sub>11</sub> ～TP <sub>8</sub> 端子) の出力トリガは ITUチャネル0のコンペアマッチ
	1	TPC出力グルーピング (TP <sub>11</sub> ～TP <sub>8</sub> 端子) の出力トリガは ITUチャネル1のコンペアマッチ
1	0	TPC出力グルーピング (TP <sub>11</sub> ～TP <sub>8</sub> 端子) の出力トリガは ITUチャネル2のコンペアマッチ
	1	TPC出力グルーピング (TP <sub>11</sub> ～TP <sub>8</sub> 端子) の出力トリガは ITUチャネル3のコンペアマッチ

## グループ3コンペアマッチセレクト1、0

ビット7 G3CMS1	ビット6 G3CMS0	出力トリガとなるITUのチャネル選択
0	0	TPC出力グルーピング (TP <sub>15</sub> ～TP <sub>12</sub> 端子) の出力トリガは ITUチャネル0のコンペアマッチ
	1	TPC出力グルーピング (TP <sub>15</sub> ～TP <sub>12</sub> 端子) の出力トリガは ITUチャネル1のコンペアマッチ
1	0	TPC出力グルーピング (TP <sub>15</sub> ～TP <sub>12</sub> 端子) の出力トリガは ITUチャネル2のコンペアマッチ
	1	TPC出力グルーピング (TP <sub>15</sub> ～TP <sub>12</sub> 端子) の出力トリガは ITUチャネル3のコンペアマッチ

## NDERB ネクストデータイネーブルレジスタ B

H'A2

TPC

ビット : 7 6 5 4 3 2 1 0

NDER15	NDER14	NDER13	NDER12	NDER11	NDER10	NDER9	NDER8
--------	--------	--------	--------	--------	--------	-------	-------

初期値 : 0 0 0 0 0 0 0 0

R/W : R/W R/W R/W R/W R/W R/W R/W R/W R/W

## ネクストデータイネーブル15~8

ビット7~0	説明
NDER15 ～NDER8	T P C 出力TP <sub>15</sub> ～TP <sub>8</sub> を禁止 (N D R 15～N D R 8 から P B <sub>15</sub> ～P B <sub>8</sub> への転送禁止)
0 1	T P C 出力TP <sub>15</sub> ～TP <sub>8</sub> を許可 (N D R 15～N D R 8 から P B <sub>15</sub> ～P B <sub>8</sub> への転送許可)

## NDERA ネクストデータイネーブルレジスタ A

H'A3

TPC

ビット : 7 6 5 4 3 2 1 0

NDER7	NDER6	NDER5	NDER4	NDER3	NDER2	NDER1	NDER0
-------	-------	-------	-------	-------	-------	-------	-------

初期値 : 0 0 0 0 0 0 0 0

R/W : R/W R/W R/W R/W R/W R/W R/W R/W R/W

## ネクストデータイネーブル7～0

ビット7~0	説明
NDER7 ～NDER0	T P C 出力TP <sub>7</sub> ～TP <sub>0</sub> を禁止 (N D R 7～N D R 0 から P A <sub>7</sub> ～P A <sub>0</sub> への転送禁止)
0 1	T P C 出力TP <sub>7</sub> ～TP <sub>0</sub> を許可 (N D R 7～N D R 0 から P A <sub>7</sub> ～P A <sub>0</sub> への転送許可)

## ■ TPC 出力グループ 2、3 の出力トリガが同一の場合

(1) アドレス : H' FFA4

ビット : 7 6 5 4 3 2 1 0

NDR15	NDR14	NDR13	NDR12	NDR11	NDR10	NDR9	NDR8
-------	-------	-------	-------	-------	-------	------	------

初期値 : 0 0 0 0 0 0 0 0

R/W : R/W R/W R/W R/W R/W R/W R/W R/W

TPC 出力グループ 3 の  
出力データを格納TPC 出力グループ 2 の  
出力データを格納

(2) アドレス : H' FFA6

ビット : 7 6 5 4 3 2 1 0

—	—	—	—	—	—	—	—
---	---	---	---	---	---	---	---

初期値 : 1 1 1 1 1 1 1 1

R/W : — — — — — — — —

## ■ TPC 出力グループ 2、3 の出力トリガが異なる場合

(1) アドレス : H' FFA4

ビット : 7 6 5 4 3 2 1 0

NDR15	NDR14	NDR13	NDR12	—	—	—	—
-------	-------	-------	-------	---	---	---	---

初期値 : 0 0 0 0 1 1 1 1

R/W : R/W R/W R/W R/W — — — —

TPC 出力グループ 3 の  
出力データを格納

(2) アドレス : H' FFA6

ビット : 7 6 5 4 3 2 1 0

—	—	—	—	NDR11	NDR10	NDR9	NDR8
---	---	---	---	-------	-------	------	------

初期値 : 1 1 1 1 0 0 0 0

R/W : — — — — R/W R/W R/W R/W

TPC 出力グループ 2 の  
出力データを格納

## ■ TPC 出力グループ 0、1 の出力トリガが同一の場合

(1) アドレス : H' FFA5

ビット :	7	6	5	4	3	2	1	0
	NDR7	NDR6	NDR5	NDR4	NDR3	NDR2	NDR1	NDR0

初期値 : 0 0 0 0 0 0 0 0 0

R/W : R/W R/W R/W R/W R/W R/W R/W R/W

TPC 出力グループ 1 の

出力データを格納

TPC 出力グループ 0 の

出力データを格納

(2) アドレス : H' FFA7

ビット :	7	6	5	4	3	2	1	0
	—	—	—	—	—	—	—	—

初期値 : 1 1 1 1 1 1 1 1 1

R/W : — — — — — — — —

## ■ TPC 出力グループ 0、1 の出力トリガが異なる場合

(1) アドレス : H' FFA5

ビット :	7	6	5	4	3	2	1	0
	NDR7	NDR6	NDR5	NDR4	—	—	—	—

初期値 : 0 0 0 0 1 1 1 1 1

R/W : R/W R/W R/W R/W — — — —

TPC 出力グループ 1 の

出力データを格納

(2) アドレス : H' FFA7

ビット :	7	6	5	4	3	2	1	0
	—	—	—	—	NDR3	NDR2	NDR1	NDR0

初期値 : 1 1 1 1 0 0 0 0 0

R/W : — — — — R/W R/W R/W R/W

TPC 出力グループ 0 の

出力データを格納

ビット : 7 6 5 4 3 2 1 0

OVF	WT/IT	TME	—	—	CKS2	CKS1	CKS0
-----	-------	-----	---	---	------	------	------

初期値 : 0 0 0 1 1 0 0 0

R/W : R/(W)\* R/W R/W — — R/W R/W R/W

## クロックセレクト 2 ~ 0

0	0	0	$\phi / 2$
		1	$\phi / 32$
1	0	0	$\phi / 64$
		1	$\phi / 128$
1	1	0	$\phi / 256$
		1	$\phi / 512$
	0	0	$\phi / 2048$
		1	$\phi / 4096$

## タイマイネーブル

0	タイマディスエーブル
	・ T C N T を H'00 にイニシャライズし、カウントアップを停止
1	タイマイネーブル
	・ T C N T はカウントアップ開始 ・ C P U への割込み要求を許可

## タイマモードセレクト

0	インターバルタイマモード (インターバルタイマ割込み要求)
	1 ウオッチドッグタイマモード (リセット信号を発生)

## オーバフローフラグ

0	〔クリア条件〕 OVF = "1" の状態で OVF フラグをリードした後、OVF フラグに "0" をライトしたとき
	1 〔セット条件〕 T C N T が H'FF → H'00 に変化したとき

【注】\* フラグをクリアするための "0" ライトのみ可能です。

## TCNT タイマカウンタ

H'A9 リード時、H'A8 ライト時

WDT

ビット : 7 6 5 4 3 2 1 0

--	--	--	--	--	--	--	--	--

初期値 : 0 0 0 0 0 0 0 0

R/W : R/W R/W R/W R/W R/W R/W R/W R/W

カウント値

## RSTCSR リセットコントロール／ステータスレジスタ

H'AB リード時、H'AA ライト時

WDT

ビット : 7 6 5 4 3 2 1 0

WRST	RSTOE	—	—	—	—	—	—	—
------	-------	---	---	---	---	---	---	---

初期値 : 0 0 1 1 1 1 1 1

R/W : R/(W)\* R/W — — — — — —

リセット出力イネーブル

0	リセット信号を外部に出力しない
1	リセット信号を外部に出力する

ウォッチドッグタイマリセット

0	[クリア条件] RES端子によるリセット信号またはソフトウェアによる“0”クリア
1	[セット条件] TCNTがオーバフローし、リセット信号が発生したとき


【注】\* ビット7は、フラグをクリアする“0”ライトのみ可能です。

ビット : 7 6 5 4 3 2 1 0

C/A	CHR	PE	O/E	STOP	MP	CKS1	CKS0
-----	-----	----	-----	------	----	------	------

初期値 : 0 0 0 0 0 0 0 0

R/W : R/W R/W R/W R/W R/W R/W R/W R/W



## クロックセレクト 1、0

ビット1	ビット0	クロックの選択
CKS1	CKS0	
0	0	φクロック
	1	φ/4クロック
1	0	φ/16クロック
	1	φ/64クロック

## マルチプロセッサモード

0	マルチプロセッサ機能を禁止
1	マルチプロセッサフォーマットを選択

## ストップビットレンジス

0	1ストップビット
1	2ストップビット

## パリティモード

0	偶数パリティ
1	奇数パリティ

## パリティイネーブル

0	パリティビットの付加、およびチェックを禁止
1	パリティビットの付加、およびチェックを許可

## キャラクタレンジス

0	8ビットデータ
1	7ビットデータ

## コミュニケーションモード

0	調歩同期式モード
1	クロック同期式モード

BRR ビットレートレジスタ H'B1

SCI

ビット : 7 6 5 4 3 2 1 0

--	--	--	--	--	--	--	--	--

初期値 : 1 1 1 1 1 1 1 1

R/W : R/W R/W R/W R/W R/W R/W R/W R/W


シリアル送信／受信のビットレートを設定

ビット : 7 6 5 4 3 2 1 0

TIE	RIE	TE	RE	MPIE	TEIE	CKE1	CKE0
-----	-----	----	----	------	------	------	------

初期値 : 0 0 0 0 0 0 0 0

R/W : R/W R/W R/W R/W R/W R/W R/W R/W



クロックイネーブル 1、0

ビット1	ビット2	クロックの選択、出力の許可	
CKE1	CKE2	0	1
0	0	調歩同期式モード	内部クロック/SCK端子は入力ポート
	1	クロック同期式モード	内部クロック/SCK端子は同期クロック出力
1	0	調歩同期式モード	内部クロック/SCK端子はクロック出力
	1	クロック同期式モード	内部クロック/SCK端子は同期クロック出力
1	0	調歩同期式モード	外部クロック/SCK端子はクロック入力
	1	クロック同期式モード	外部クロック/SCK端子は同期クロック入力

トランスマットエンドインタラプトイネーブル

0	送信終了割込み (TEI) 要求を禁止
1	送信終了割込み (TEI) 要求を許可

マルチプロセッサインタラプトイネーブル

0	マルチプロセッサ割込みを禁止 (通常の受信動作を行う)
1	マルチプロセッサ割込みを許可

トランスマットトイネーブル

0	送信動作を禁止
1	送信動作を許可

レシーブトイネーブル

0	受信動作を禁止
1	受信動作を許可


レシーブインタラプトイネーブル

0	受信データ割込み (RXI) 要求、受信エラー割込み (ERI) 要求を禁止
1	受信データ割込み (RXI) 要求、受信エラー割込み (ERI) 要求を許可

トランスマットインタラプトイネーブル

0	送信データ割込み (TXI) 要求を禁止
1	送信データ割込み (TXI) 要求を許可

ビット : 7 6 5 4 3 2 1 0



初期値 : 1 1 1 1 1 1 1 1

R/W : R/W R/W R/W R/W R/W R/W R/W R/W

シリアル送信データを格納

ビット :	7	6	5	4	3	2	1	0
	TDRE	RDRF	ORER	FER	PER	TEND	MPB	MPBT
初期値 :	1	0	0	0	0	1	0	0
R/W :	R/(W)*	R/(W)*	R/(W)*	R/(W)*	R/(W)*	R	R	R/W

マルチプロセッサビットトランスマスク	
0	マルチプロセッサビットが“0”のデータを送信
1	マルチプロセッサビットが“1”のデータを送信
マルチプロセッサビット	
0	マルチプロセッサビットが“0”のデータを受信
1	マルチプロセッサビットが“1”のデータを受信

## トランスマットエンド

0	〔クリア条件〕 TDRE = “1”的状態をリードした後、“0”をライトしたとき
1	〔セット条件〕 1. リセット、またはスタンバイモード時 2. SCRのTEビットが“0”的とき 3. 1バイトのシリアル送信キャラクの最後尾ビットの送信時にTDRE = “1”的とき

## パリティエラー

0	〔クリア条件〕 1. リセット、またはスタンバイモード時 2. PER = “1”的状態をリードした後、“0”をライトしたとき
1	〔セット条件〕 パリティエラーが発生したとき（受信したデータのパリティがSMRのO/Eビットで設定したパリティと一致しなかったとき）

## フレーミングエラー

0	〔クリア条件〕 1. リセット、またはスタンバイモード時 2. FER = “1”的状態をリードした後、“0”をライトしたとき
1	〔セット条件〕 フレーミングエラーが発生したとき（ストップビットが“0”的場合）

## オーバランエラー

0	〔クリア条件〕 1. リセット、またはスタンバイモード時 2. ORER = “1”的状態をリードした後、“0”をライトしたとき
1	〔セット条件〕 オーバランエラーが発生したとき（RDRF = “1”的状態で次のデータが受信完了したとき）

## レシーブデータレジスタフル

0	〔クリア条件〕 1. リセット、またはスタンバイモード時 2. RDRF = “1”的状態をリードした後、“0”をライトしたとき
1	〔セット条件〕 データが正常に受信され、RSRからRDRへデータが転送されたとき

## トランスマットデータレジスタエンブティ

	〔クリア条件〕 TDRE = “1”的状態をリードした後、“0”をライトしたとき
	〔セット条件〕 1. リセット、またはスタンバイモード時 2. SCRのTEビットが“0”的とき 3. TDRからTSRにデータ転送が行われ、TDRにデータライトが可能になったとき

【注】\* フラグをクリアするための“0”ライトのみ可能です。

RDR レシーブデータレジスタ H' B5

SCI

ビット : 7 6 5 4 3 2 1 0

--	--	--	--	--	--	--	--	--

初期値 : 0 0 0 0 0 0 0 0

R / W : R R R R R R R R

シリアル受信データを格納

P1DDR ポート 1 データディレクションレジスタ	H' C0	ポート 1
----------------------------	-------	-------

ビット : 7 6 5 4 3 2 1 0

P1 <sub>7</sub> DDR	P1 <sub>6</sub> DDR	P1 <sub>5</sub> DDR	P1 <sub>4</sub> DDR	P1 <sub>3</sub> DDR	P1 <sub>2</sub> DDR	P1 <sub>1</sub> DDR	P1 <sub>0</sub> DDR
---------------------	---------------------	---------------------	---------------------	---------------------	---------------------	---------------------	---------------------

初期値 : 0 0 0 0 0 0 0 0

R/W : W W W W W W W W

ポート 1 入出力選択

0	入力ポート
1	出力ポート

P2DDR ポート 2 データディレクションレジスタ	H' C1	ポート 2
----------------------------	-------	-------

ビット : 7 6 5 4 3 2 1 0

P2 <sub>7</sub> DDR	P2 <sub>6</sub> DDR	P2 <sub>5</sub> DDR	P2 <sub>4</sub> DDR	P2 <sub>3</sub> DDR	P2 <sub>2</sub> DDR	P2 <sub>1</sub> DDR	P2 <sub>0</sub> DDR
---------------------	---------------------	---------------------	---------------------	---------------------	---------------------	---------------------	---------------------

初期値 : 0 0 0 0 0 0 0 0

R/W : W W W W W W W W

ポート 2 入出力選択

0	入力ポート
1	出力ポート

P1DR ポート 1 データレジスタ H'C2

ポート 1

ビット : 7 6 5 4 3 2 1 0

P1 <sub>7</sub>	P1 <sub>6</sub>	P1 <sub>5</sub>	P1 <sub>4</sub>	P1 <sub>3</sub>	P1 <sub>2</sub>	P1 <sub>1</sub>	P1 <sub>0</sub>
-----------------	-----------------	-----------------	-----------------	-----------------	-----------------	-----------------	-----------------

初期値 : 0 0 0 0 0 0 0 0

R/W : R/W R/W R/W R/W R/W R/W R/W R/W

ポート 1 の各端子のデータを格納

P2DR ポート 2 データレジスタ H'C3

ポート 2

ビット : 7 6 5 4 3 2 1 0

P2 <sub>7</sub>	P2 <sub>6</sub>	P2 <sub>5</sub>	P2 <sub>4</sub>	P2 <sub>3</sub>	P2 <sub>2</sub>	P2 <sub>1</sub>	P2 <sub>0</sub>
-----------------	-----------------	-----------------	-----------------	-----------------	-----------------	-----------------	-----------------

初期値 : 0 0 0 0 0 0 0 0

R/W : R/W R/W R/W R/W R/W R/W R/W R/W

ポート 2 の各端子のデータを格納

P3DDR ポート 3 データディレクションレジスタ H'C4

ポート 3

ビット : 7 6 5 4 3 2 1 0

P3 <sub>7</sub> DDR	P3 <sub>6</sub> DDR	P3 <sub>5</sub> DDR	P3 <sub>4</sub> DDR	P3 <sub>3</sub> DDR	P3 <sub>2</sub> DDR	P3 <sub>1</sub> DDR	P3 <sub>0</sub> DDR
---------------------	---------------------	---------------------	---------------------	---------------------	---------------------	---------------------	---------------------

初期値 : 0 0 0 0 0 0 0 0

R/W : W W W W W W W W

ポート 3 入出力選択

0	入力ポート
1	出力ポート

P3DR ポート 3 データレジスタ | H' C6

ポート 3

ビット : 7 6 5 4 3 2 1 0

P3 <sub>7</sub>	P3 <sub>6</sub>	P3 <sub>5</sub>	P3 <sub>4</sub>	P3 <sub>3</sub>	P3 <sub>2</sub>	P3 <sub>1</sub>	P3 <sub>0</sub>
-----------------	-----------------	-----------------	-----------------	-----------------	-----------------	-----------------	-----------------

初期値 : 0 0 0 0 0 0 0 0

R/W : R/W R/W R/W R/W R/W R/W R/W R/W

ポート 3 の各端子のデータを移動

P5DDR ポート 5 データディレクションレジスタ | H' C8

ポート 5

ビット : 7 6 5 4 3 2 1 0

—	—	—	—	P5 <sub>3</sub> DDR	P5 <sub>2</sub> DDR	P5 <sub>1</sub> DDR	P5 <sub>0</sub> DDR
---	---	---	---	---------------------	---------------------	---------------------	---------------------

初期値 : 1 1 1 1 0 0 0 0

R/W : — — — — W W W W

ポート 5 入出力選択

0	入力ポート
1	出力ポート

P6DDR ポート 6 データディレクションレジスタ | H' C9

ポート 6

ビット : 7 6 5 4 3 2 1 0

—	—	P6 <sub>5</sub> DDR	P6 <sub>4</sub> DDR	P6 <sub>3</sub> DDR	—	—	P6 <sub>0</sub> DDR
---	---	---------------------	---------------------	---------------------	---	---	---------------------

初期値 : 1 0 0 0 0 0 0 0

R/W : — W W W W W W W

ポート 6 入出力選択

0	入力ポート
1	出力ポート

P5DR ポート 5 データレジスタ H'CA

ポート 5

ビット : 7 6 5 4 3 2 1 0

—	—	—	—	P5 <sub>3</sub>	P5 <sub>2</sub>	P5 <sub>1</sub>	P5 <sub>0</sub>
---	---	---	---	-----------------	-----------------	-----------------	-----------------

初期値 : 1 1 1 1 0 0 0 0

R/W : — — — — R/W R/W R/W R/W

ポート 5 の各端子のデータを格納

P6DR ポート 6 データレジスタ H'CB

ポート 6

ビット : 7 6 5 4 3 2 1 0

—	—	P6 <sub>5</sub>	P6 <sub>4</sub>	P6 <sub>3</sub>	—	—	P6 <sub>0</sub>
---	---	-----------------	-----------------	-----------------	---	---	-----------------

初期値 : 1 0 0 0 0 0 0 0

R/W : — R/W R/W R/W R/W R/W R/W R/W

ポート 6 の各端子のデータを格納

## P8DDR ポート 8 データディレクションレジスタ H' CD

ポート 8

ビット :	7	6	5	4	3	2	1	0
	—	—	—	P8 <sub>4</sub> DDR	P8 <sub>3</sub> DDR	P8 <sub>2</sub> DDR	P8 <sub>1</sub> DDR	P8 <sub>0</sub> DDR
初期値 :	1	1	1	0	0	0	0	0

ポート 8 入出力選択

0	入力ポート
1	出力ポート

## P7DR ポート 7 データレジスタ H' CE

ポート 7

ビット :	7	6	5	4	3	2	1	0
	P7 <sub>7</sub>	P7 <sub>6</sub>	P7 <sub>5</sub>	P7 <sub>4</sub>	P7 <sub>3</sub>	P7 <sub>2</sub>	P7 <sub>1</sub>	P7 <sub>0</sub>
初期値 :	—	*	—	*	—	*	—	*

ポート 7 の各端子の状態を読出す

【注】\* P7<sub>7</sub>～P7<sub>0</sub>端子により決定されます。

## P8DR ポート 8 データレジスタ H'CF

ポート 8

ビット : 7 6 5 4 3 2 1 0

—	—	—	—	P8 <sub>3</sub>	P8 <sub>2</sub>	P8 <sub>1</sub>	P8 <sub>0</sub>
---	---	---	---	-----------------	-----------------	-----------------	-----------------

初期値 : 1 1 1 0 0 0 0 0

R/W : — — — R/W R/W R/W R/W R/W

ポート 8 の各端子のデータを格納

## P9DDR ポート 9 データディレクションレジスタ H'D0

ポート 9

ビット : 7 6 5 4 3 2 1 0

—	—	—	P9 <sub>4</sub> DDR	P9 <sub>3</sub> DDR	P9 <sub>2</sub> DDR	P9 <sub>1</sub> DDR	P9 <sub>0</sub> DDR
---	---	---	---------------------	---------------------	---------------------	---------------------	---------------------

初期値 : 1 1 0 0 0 0 0 0

R/W : — — W W W W W W

ポート 9 入出力選択

0	入力ポート
1	出力ポート

## PADDR ポート A データディレクションレジスタ H'D1

ポート A

ビット : 7 6 5 4 3 2 1 0

PA <sub>7</sub> DDR	PA <sub>6</sub> DDR	PA <sub>5</sub> DDR	PA <sub>4</sub> DDR	PA <sub>3</sub> DDR	PA <sub>2</sub> DDR	PA <sub>1</sub> DDR	PA <sub>0</sub> DDR
---------------------	---------------------	---------------------	---------------------	---------------------	---------------------	---------------------	---------------------

初期値 : 0 0 0 0 0 0 0 0

R/W : W W W W W W W W

ポート A 入出力選択

0	入力ポート
1	出力ポート

## P9DR ポート9データレジスタ H'D2

ポート9

ビット : 7 6 5 4 3 2 1 0

—	—	—	P9 <sub>4</sub>	P9 <sub>3</sub>	P9 <sub>2</sub>	P9 <sub>1</sub>	P9 <sub>0</sub>
---	---	---	-----------------	-----------------	-----------------	-----------------	-----------------

初期値 : 1 1 0 0 0 0 0 0

R/W : — R/W R/W R/W R/W R/W R/W R/W

ポート9の各端子のデータを格納

## PADR ポートAデータレジスタ H'D3

ポートA

ビット : 7 6 5 4 3 2 1 0

PA <sub>7</sub>	PA <sub>6</sub>	PA <sub>5</sub>	PA <sub>4</sub>	PA <sub>3</sub>	PA <sub>2</sub>	PA <sub>1</sub>	PA <sub>0</sub>
-----------------	-----------------	-----------------	-----------------	-----------------	-----------------	-----------------	-----------------

初期値 : 0 0 0 0 0 0 0 0

R/W : R/W R/W R/W R/W R/W R/W R/W R/W

ポートAの各端子のデータを格納

## PBDDR ポートBデータディレクションレジスタ H'D4

ポートB

ビット : 7 6 5 4 3 2 1 0

PB <sub>7</sub> DDR	PB <sub>6</sub> DDR	PB <sub>5</sub> DDR	PB <sub>4</sub> DDR	PB <sub>3</sub> DDR	PB <sub>2</sub> DDR	PB <sub>1</sub> DDR	PB <sub>0</sub> DDR
---------------------	---------------------	---------------------	---------------------	---------------------	---------------------	---------------------	---------------------

初期値 : 0 0 0 0 0 0 0 0

R/W : W W W W W W W W

ポートB入出力選択

0	入力ポート
1	出力ポート

PBDR ポート B データレジスタ H'D6

ポート B

ビット : 7 6 5 4 3 2 1 0

PB <sub>7</sub>	PB <sub>6</sub>	PB <sub>5</sub>	PB <sub>4</sub>	PB <sub>3</sub>	PB <sub>2</sub>	PB <sub>1</sub>	PB <sub>0</sub>
-----------------	-----------------	-----------------	-----------------	-----------------	-----------------	-----------------	-----------------

初期値 : 0 0 0 0 0 0 0 0

R/W : R/W R/W R/W R/W R/W R/W R/W R/W R/W

ポート B の各端子のデータを格納

P2PCR ポート 2 入力プルアップMOSコントロールレジスタ H'D8

ポート 2

ビット : 7 6 5 4 3 2 1 0

P2 <sub>7</sub> ,PCR	P2 <sub>6</sub> ,PCR	P2 <sub>5</sub> ,PCR	P2 <sub>4</sub> ,PCR	P2 <sub>3</sub> ,PCR	P2 <sub>2</sub> ,PCR	P2 <sub>1</sub> ,PCR	P2 <sub>0</sub> ,PCR
----------------------	----------------------	----------------------	----------------------	----------------------	----------------------	----------------------	----------------------

初期値 : 0 0 0 0 0 0 0 0

R/W : R/W R/W R/W R/W R/W R/W R/W R/W R/W

ポート 2 入力プルアップMOSコントロール 7 ~ 0

0	入力プルアップMOSはOFF
1	入力プルアップMOSはON

※P2DDRを“0”に指定したとき（入力ポートに指定）

P5PCR ポート 5 入力プルアップMOSコントロールレジスタ H'DB

ポート 5

ビット : 7 6 5 4 3 2 1 0

—	—	—	—	P5 <sub>3</sub> ,PCR	P5 <sub>2</sub> ,PCR	P5 <sub>1</sub> ,PCR	P5 <sub>0</sub> ,PCR
---	---	---	---	----------------------	----------------------	----------------------	----------------------

初期値 : 1 1 1 1 0 0 0 0

R/W : — — — — R/W R/W R/W R/W

ポート 5 入力プルアップMOSコントロール 3 ~ 0

0	入力プルアップMOSはOFF
1	入力プルアップMOSはON

※P5DDRを“0”に指定したとき（入力ポートに指定）

ADDRA H,L A/DデータレジスタA H,L	H'E0, H'E1	A/D
---------------------------	------------	-----

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	AD1	AD0	-	-	-	-	-	-	-
-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	---	---	---	---	---	---	---

初期値 : 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

R/W : R R R R R R R R R R R R R R R R

ADDRAH

ADDRL

#### A/D変換データ

A/D変換結果の10ビット

データを格納

ADDRB H,L A/DデータレジスタB H,L	H'E2, H'E3	A/D
---------------------------	------------	-----

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	AD1	AD0	-	-	-	-	-	-	-
-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	---	---	---	---	---	---	---

初期値 : 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

R/W : R R R R R R R R R R R R R R R R

ADDRBH

ADDRBL

#### A/D変換データ

A/D変換結果の10ビット

データを格納

ADDRC H,L A/Dデータレジスタ C H,L	H'E4, H'E5	A/D
----------------------------	------------	-----

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	AD1	AD0	-	-	-	-	-	-
-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	---	---	---	---	---	---

初期値 : 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

R/W : R R R R R R R R R R R R R R R R R R

ADDRC H

ADDRCL

#### A/D変換データ

A/D変換結果の10ビット

データを格納

ADDRD H,L A/Dデータレジスタ D H,L	H'E6, H'E7	A/D
----------------------------	------------	-----

ビット : 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

AD9	AD8	AD7	AD6	AD5	AD4	AD3	AD2	AD1	AD0	-	-	-	-	-	-
-----	-----	-----	-----	-----	-----	-----	-----	-----	-----	---	---	---	---	---	---

初期値 : 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

R/W : R R R R R R R R R R R R R R R R R R

ADDRDH

ADDRDL

#### A/D変換データ

A/D変換結果の10ビット

データを格納

ADCR A/Dコントロールレジスタ	H'E9	A/D
--------------------	------	-----

ビット : 7 6 5 4 3 2 1 0

TRGE	—	—	—	—	—	—	—
------	---	---	---	---	---	---	---

初期値 : 0 1 1 1 1 1 1 1

R/W : R/W — — — — — — — —

トリガイネーブル

0	外部トリガ入力によるA/D変換の開始を禁止
1	外部トリガ端子(ADTRG)の立下りでA/D変換を開始

## ADCSR A/Dコントロール / ステータスレジスタ H' E8

A/D

ビット : 7 6 5 4 3 2 1 0

ADF	ADIE	ADST	SCAN	CKS	CH2	CH1	CH0
-----	------	------	------	-----	-----	-----	-----

初期値 : 0 0 0 0 0 0 0 0

R/W : R/(W)\* R/W R/W R/W R/W R/W R/W R/W

## チャネルセレクト

グループ選択	チャネル選択			説明
	CH2	CH1	CH0	
0	0	0	AN <sub>0</sub>	AN <sub>0</sub>
		1	AN <sub>1</sub>	AN <sub>0</sub> 、AN <sub>1</sub>
	1	0	AN <sub>2</sub>	AN <sub>0</sub> ～AN <sub>2</sub>
		1	AN <sub>3</sub>	AN <sub>0</sub> ～AN <sub>3</sub>
	1	0	AN <sub>4</sub>	AN <sub>4</sub>
		1	AN <sub>5</sub>	AN <sub>4</sub> 、AN <sub>5</sub>
	1	0	AN <sub>6</sub>	AN <sub>4</sub> ～AN <sub>6</sub>
		1	AN <sub>7</sub>	AN <sub>4</sub> ～AN <sub>7</sub>

## クロックセレクト

0	変換時間 = 266ステート (max)
1	変換時間 = 134ステート (max)

## スキャンモード

0	単一モード
1	スキャンモード

## A/Dスタート

0	A/D変換停止
1	(1) 単一モード： A/D変換を開始し変換が終了すると、自動的に“0”にクリア (2) スキャンモード： A/D変換を開始し、ソフトウェア、リセット、またはスタンバイモードによって“0”にクリアされるまで、選択されたチャネルを順次連続変換

## A/Dインタラプトイネーブル

0	A/D変換終了による割込み要求を禁止
1	A/D変換終了による割込み要求を許可

## A/Dエンドフラグ

0	[クリア条件] ADF = “1”的状態でADFフラグをリードした後、ADFフラグに“0”をライトしたとき
1	[セット条件] (1) 単一モード： A/D変換が終了したとき (2) スキャンモード： 設定されたすべてのチャネルのA/D変換が終了したとき

【注】\* フラグをクリアするための“0”ライトのみ可能です。

## ASTCR アクセスステートコントロールレジスタ

H'ED

バスコントローラ

ビット : 7 6 5 4 3 2 1 0

AST7	AST6	AST5	AST4	AST3	AST2	AST1	AST0
------	------	------	------	------	------	------	------

初期値 : 1 1 1 1 1 1 1 1

R/W : R/W R/W R/W R/W R/W R/W R/W R/W

## エリア7～0アクセスステートコントロール

ビット7～0	アクセスステート数の指定
AST7 ～AST0	
0	エリア7～0を2ステートアクセス空間に設定
1	エリア7～0を3ステートアクセス空間に設定

## WCR ウェイトコントロールレジスタ

H'EE

バスコントローラ

ビット : 7 6 5 4 3 2 1 0

—	—	—	—	WMS1	WMS0	WC1	WC0
---	---	---	---	------	------	-----	-----

初期値 : 1 1 1 1 0 0 1 1

R/W : — — — — R/W R/W R/W R/W

## ウェイトカウント1、0

ビット1	ビット0	ウェイトステート数の指定
WC1	WC0	
0	0	WSCによるウェイトを禁止
	1	1ステート挿入
1	0	2ステート挿入
	1	3ステート挿入

## ウェイトモードセレクト1、0

ビット3	ビット2	ウェイトモードの指定
WMS1	WMS0	
0	0	プログラマブルウェイトモード
	1	WSCによるウェイトを禁止
1	0	端子ウェイトモード
	1	端子オートウェイトモード

WCER ウェイットステートコントローラライネーブルレジスタ	H'EF		バスコントローラ
--------------------------------	------	--	----------

ビット : 7 6 5 4 3 2 1 0

WCE7	WCE6	WCE5	WCE4	WCE3	WCE2	WCE1	WCE0
------	------	------	------	------	------	------	------

初期値 : 1 1 1 1 1 1 1 1

R/W : R/W R/W R/W R/W R/W R/W R/W R/W

ウェイットステートコントローラライネーブル 7 ~ 0

0	WSC の動作を禁止 (端子ウェイットモード 0)
1	WSC の動作を許可

MDCR モードコントロールレジスタ	H'F1		システム制御
--------------------	------	--	--------

ビット : 7 6 5 4 3 2 1 0

—	—	—	—	—	—	MDS1	MDS0
---	---	---	---	---	---	------	------

初期値 : 1 1 0 0 0 1 — \* — \*

R/W : — — — — — — R R

モードセレクト 1、0

ビット 1	ビット 0	動作モード
0	0	—
	1	モード 1
1	0	モード 2
	1	モード 3

【注】\* モード端子 (MD<sub>1</sub>、MD<sub>0</sub>) の状態により決定されます。

ビット : 7 6 5 4 3 2 1 0

SSBY	STS2	STS1	STS0	UE	NMIEG	—	RAME
------	------	------	------	----	-------	---	------

初期値 : 0 0 0 0 1 0 1 1

R/W : R/W R/W R/W R/W R/W R/W — R/W

## RAMイネーブル

0	内蔵RAM無効
1	内蔵RAM有効

## NMIエッジセレクト

0	NMI入力の立下がりで、割込み要求を発生
1	NMI入力の立上がりで、割込み要求を発生

## ユーザイネーブル

0	CCRのビット6(UI)を割込みマスクビットとして使用
1	CCRのビット6(UI)をユーザビットとして使用

## スタンバイタイマセレクト2~0

ビット6 STS2	ビット5 STS1	ビット4 STS0	スタンバイタイマの指定
0	0	0	待機時間 = 8192ステート
		1	待機時間 = 16384ステート
	1	0	待機時間 = 32768ステート
		1	待機時間 = 65536ステート
1	0	—	待機時間 = 131072ステート
	1	—	使用禁止

## ソフトウェアスタンバイ

0	SLEEP命令実行後、スリープモードに遷移
1	SLEEP命令実行後、ソフトウェアスタンバイモードに遷移

## ISCR IRQセンスコントロールレジスタ H' F4

割込みコントローラ

ビット : 7 6 5 4 3 2 1 0

—	—	—	IRQ4SC	IRQ3SC	IRQ2SC	IRQ1SC	IRQ0SC
---	---	---	--------	--------	--------	--------	--------

初期値 : 0 0 0 0 0 0 0 0

R/W : R/W R/W R/W R/W R/W R/W R/W R/W

IRQ<sub>4</sub>～IRQ<sub>0</sub>センスコントロール

0	IRQ <sub>4</sub> ～IRQ <sub>0</sub> 入力の“Low”レベルで割込み要求を発生
1	IRQ <sub>4</sub> ～IRQ <sub>0</sub> 入力の立下がりエッジで割込み要求を発生

## IER IRQイネーブルレジスタ H' F5

割込みコントローラ

ビット : 7 6 5 4 3 2 1 0

—	—	—	IRQ4E	IRQ3E	IRQ2E	IRQ1E	IRQ0E
---	---	---	-------	-------	-------	-------	-------

初期値 : 0 0 0 0 0 0 0 0

R/W : R/W R/W R/W R/W R/W R/W R/W R/W

IRQ<sub>4</sub>～IRQ<sub>0</sub>イネーブル

0	IRQ <sub>4</sub> ～IRQ <sub>0</sub> 割込みを禁止
1	IRQ <sub>4</sub> ～IRQ <sub>0</sub> 割込みを許可

ビット	7	6	5	4	3	2	1	0
	—	—	—	IRQ4F	IRQ3F	IRQ2F	IRQ1F	IRQ0F

初期値 : 0 0 0 0 0 0 0 0

R/W : — — — — R/(W)\* R/(W)\* R/(W)\* R/(W)\* R/(W)\*

IRQ<sub>4</sub>～IRQ<sub>0</sub>フラグ

ビット 4～0 IRQ4F～IRQ0F	セット／クリア条件
0	<p>[クリア条件]</p> <p>(1) IRQ<sub>n</sub>F = “1”的状態で IRQ<sub>n</sub>F をリードした後、IRQ<sub>n</sub>F に“0”をライトしたとき</p> <p>(2) IRQ<sub>n</sub>SC = “0”、IRQ<sub>n</sub>入力が “High” レベルの状態で割込み例外処理を実行したとき</p> <p>(3) IRQ<sub>n</sub>SC = “1”的状態で IRQ<sub>n</sub> 割込み例外処理を実行したとき</p>
1	<p>[セット条件]</p> <p>(1) IRQ<sub>n</sub>SC = “0”的状態で IRQ<sub>n</sub>入力が “Low” レベルになったとき</p> <p>(2) IRQ<sub>n</sub>SC = “1”的状態で IRQ<sub>n</sub>入力に立下がりエッジが発生したとき</p>

(n = 4～0)

【注】\* フラグをクリアするための“0”ライトのみ可能です。

## IPRA インタラプトプライオリティレジスタ A H'F8

割込みコントローラ

ビット : 7 6 5 4 3 2 1 0

IPRA7	IPRA6	IPRA5	IPRA4	IPRA3	IPRA2	IPRA1	IPRA0
-------	-------	-------	-------	-------	-------	-------	-------

初期値 : 0 0 0 0 0 0 0 0

R/W : R/W R/W R/W R/W R/W R/W R/W R/W R/W

プライオリティレベルA7~0

0	プライオリティレベル 0 (非優先)
1	プライオリティレベル 1 (優先)

## ●割込み要因と各ビットの対応

IPRA	ビット	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0
		IPRA7	IPRA6	IPRA5	IPRA4	IPRA3	IPRA2	IPRA1	IPRA0
	割込み 要因	IRQ <sub>0</sub>	IRQ <sub>1</sub>	IRQ <sub>2</sub> 、 IRQ <sub>3</sub>	IRQ <sub>4</sub>	WDT	ITU	ITU チャネル0	ITU チャネル1 チャネル2

## IPRB インタラプトプライオリティレジスタ B H'F9

割込みコントローラ

ビット : 7 6 5 4 3 2 1 0

IPRB7	IPRB6	—	—	IPRB3	—	IPRB1	—
-------	-------	---	---	-------	---	-------	---

初期値 : 0 0 0 0 0 0 0 0

R/W : R/W R/W R/W R/W R/W R/W R/W R/W R/W

プライオリティレベルB7、B6、B3、B1


0	プライオリティレベル 0 (非優先)
1	プライオリティレベル 1 (優先)

## ●割込み要因と各ビットの対応

IPRB	ビット	ビット7	ビット6	ビット5	ビット4	ビット3	ビット2	ビット1	ビット0
		IPRB7	IPRB6	—	—	IPRB3	—	IPRB1	—
	割込み 要因	ITU	ITU	—	—	SCI	—	A/D 変換器	—

## C. I/O ポートブロック図

### C.1 ポート1ブロック図



#### 《記号説明》

WP1D : DDRライト

WP1 : ポートライト


RP1 : ポートリード

$n = 0 \sim 7$

\* : セット優先

図C.1 ポート1ブロック図

## C.2 ポート2 ブロック図



### 《記号說明》

WP2P: PCRライト

R P 2 P : P C R リ - ク

## WP2D:DDRライト

## WP2 : ポートライト


## RP2 : ポートリード

$$n = 0 \sim 7$$

### \* : セット優先

図 C.2 ポート2ブロック図

### C.3 ポート3 ブロック図



#### 《記号説明》

WP3D : DDRライト


WP3 : ポートライト

RP3 : ポートリード

$n = 0 \sim 7$

図C.3 ポート3 ブロック図

#### C.4 ポート5 ブロック図



#### 《記号説明》

WP5P : PCRライト

RP5P : PCRリード

WP5D : DDRライト

WP5 : ポートライト


RP5 : ポートリード

$n = 0 \sim 3$

\* : セット優先

図 C.4 ポート5 ブロック図

## C.5 ポート6ブロック図




### 《記号說明》

## WP6D:DDRライト

## WP6 ポートライト

## RP6：ポートリード

図 C.5 (a) ポート 6 ブロック図 (P6。端子)



#### 《記号説明》

WP6D : DDRライト


WP6 : ポートライト

RP6 : ポートリード

n = 5 ~ 3


図 C.5 (b) ポート 6 ブロック図 (P6<sub>5</sub>~P6<sub>3</sub>端子)

## C.6 ポート7ブロック図



C.6 ポート7ブロック図

### C.7 ポート8ブロック図




#### 《記号説明》

WP8D : DDRライト

WP8 : ポートライト

RP8 : ポートリード

図C.7 (a) ポート8ブロック図 (P8.端子)



### 《記号説明》

## WP 8 D : DDR ライト


## WP8：ポートライト

## RP8 : ポートリード

$n = 1 \sim 3$

図 C.7 (b) ポート8 ブロック図 ( $P_{8_1}$ 、 $P_{8_2}$ 、 $P_{8_3}$ 端子)

### C.8 ポート9ブロック図




### 《記号說明》

## WP9D:DDRライト

## WP9 : ポートライト

R P 9 : ポートリード

図 C.8 (a) ポート 9 ブロック図 (P9。端子)



### 《記号説明》

## WP9D:DDRライト

## WP9 : ポートライト

RP9 : ポートリード

図 C.8 (b) ポート9ブロック図 (P9<sub>2</sub>、P9<sub>3</sub>端子)





図 C.8 (c) ポート 9 ブロック図 (P94端子)

## C.9 ポート A ブロック図



### 《記号説明》


WPAD : DDR ライト

WPA : ポートライト

RPA : ポートリード

$n = 0, 1$

図 C.9 (a) ポート A ブロック図 (PA<sub>0</sub>、PA<sub>1</sub>端子)



《記号説明》


## W P A D : DDR ライト

## WPA : ポートライト

RPA : ポートリード

$n = 2, 3$

図 C.9 (b) ポート A ブロック図 ( $PA_2$ 、 $PA_3$  端子)



#### 《記号説明》

WPAD : DDR ライト


WPA : ポートライト

RPA : ポートリード

$n = 4 \sim 7$

図 C.9 (c) ポート A ブロック図 (PA<sub>4</sub>~PA<sub>7</sub> 端子)

## C.10 ポートBブロック図



### 《記号説明》


WPBD : DDRライト

WPB : ポートライト

RPB : ポートリード

$n = 0 \sim 3$

図 C.10 (a) ポートBブロック図 (PB<sub>0</sub>~PB<sub>3</sub>端子)



#### 《記号説明》


WPBD : DDR ライト

WPB : ポートライト

RPB : ポートリード

$n = 4, 5$

図 C.10 (b) ポート B ブロック図 ( $PB_n$ ,  $PB$ : 端子)




#### 《記号説明》

WPBD : DDRライト

WPB : ポートライト

RPB : ポートリード

図C.10 (c) ポートBブロック図 (PB<sub>6</sub>端子)



## 《記号說明》

WPBD : DDR ライト

## W P B : ポートライト

R P B : ポートリード

図 C. 10 (d) ポート B ブロック図 (PB<sub>7</sub> 端子)

## D. 端子状態

### D.1 各処理状態におけるポートの状態

表 D.1 各ポートの状態一覧

端子名	モード	リセット	ハードウェア スタンバイモード	ソフトウェア スタンバイモード	スリープ モード	プログラム 実行状態
φ	—	クロック出力	T	H	クロック出力	クロック出力
P1 <sub>1</sub> ～P1 <sub>0</sub>	1	T	T	keep	keep	[DDR=0]入力ポート
		—	—	T	keep	[DDR=1] A <sub>7</sub> ～A <sub>0</sub>
	2、3	T	T	keep	keep	入出力ポート
P2 <sub>1</sub> ～P2 <sub>0</sub>	1	T	T	keep	keep	[DDR=0]入力ポート
		—	—	T	keep	[DDR=1] A <sub>15</sub> ～A <sub>8</sub>
	2、3	T	T	keep	keep	入出力ポート
P3 <sub>1</sub> ～P3 <sub>0</sub>	1	T	T	T	T	D <sub>7</sub> ～D <sub>0</sub>
	2、3	T	T	keep	keep	入出力ポート
P5 <sub>1</sub> ～P5 <sub>0</sub>	1	T	T	keep	keep	[DDR=0]入力ポート
		—	—	T	keep	[DDR=1] A <sub>15</sub> ～A <sub>8</sub>
	2、3	T	T	keep	keep	入出力ポート
P6 <sub>0</sub>	1	WAITとして機能	—	—	T	T
		P6 <sub>0</sub> として機能	T	T	T	WAIT
	2、3	T	T	keep	keep	入出力ポート
P6 <sub>5</sub> ～P6 <sub>8</sub>	1	H	T	T	H	WR、RD、AS
	2、3	T	T	keep	keep	入出力ポート
P7 <sub>1</sub> ～P7 <sub>0</sub>	1～3	T	T	T	T	入力ポート
P8 <sub>1</sub> ～P8 <sub>0</sub>	1～3	T	T	keep	keep	入出力ポート
P9 <sub>4</sub> 、P9 <sub>2</sub> 、 P9 <sub>0</sub>	1～3	T	T	keep	keep	入出力ポート
PA <sub>7</sub> ～PA <sub>0</sub>	1～3	T	T	keep	keep	入出力ポート
PB <sub>7</sub> ～PB <sub>0</sub>	1～3	T	T	keep	keep	入出力ポート

《記号説明》 H : "High" レベル

L : "Low" レベル

T : ハイインピーダンス

keep : 入力ポートはハイインピーダンス、出力ポートは保持

DDR : データディレクションレジスタ


## D.2 リセット時の端子状態

### (1) T1ステートでのリセット

外部メモリアクセス中のT1ステートで、RES端子が“Low”レベルになったときのタイミングを図D.1に示します。

RES端子が“Low”レベルになると同時に各ポートはイニシャライズされ入力ポートになります。また、AS、RD、WRが“High”レベル、データバスはハイインピーダンスになります。

アドレスバスはRES端子が“Low”レベルをサンプリング(φの立下がりでサンプリング)してから、0.5ステート後にイニシャライズされアドレスバスは“Low”レベル出力となります。



図D.1 メモリアクセス中のリセット (T1ステートでのリセット)


(2) T 2 ステートでのリセット

外部メモリアクセス中のT 2 ステートで、RES端子が“Low”レベルになったときのタイミングを図D.2に示します。

RES端子が“Low”レベルになると同時に各ポートはイニシャライズされ入力ポートになります。また、AS、RD、WRが“High”レベル、データバスはハイインピーダンスになります。

アドレスバスはRES端子が“Low”レベルをサンプリングしてから、0.5ステート後にイニシャライズされアドレスバスは“Low”レベルとなります。

T<sub>w</sub>サイクルでのリセットについても同様です。



図D.2 メモリアクセス中のリセット（T 2 ステートでのリセット）

(3) T 3 ステートでのリセット

外部 3 ステート空間アクセス中の T 3 ステートで、RES端子が “Low” レベルになったときのタイミングを図 D.3 に示します。

RES端子が “Low” レベルになると同時に各ポートはイニシャライズされ入力ポートになります。また、AS、RD、WRが “High” レベル、データバスはハイインピーダンスになります。

アドレスバスは T 3 ステート中保持されます。

2 ステートアクセス空間の T 2 ステートでのリセットについても同様です。




図 D.3 メモリアクセス中のリセット (T 3 ステートでのリセット)


## E. ハードウェアスタンバイモード遷移／復帰時のタイミングについて

### 【ハードウェアスタンバイモードの遷移タイミング】

#### (1) SYSCRのRAMEビットを“1”にセットした状態でRAMの内容を保持する場合

下記に示すようにSTBY信号の立下がりに対し、10システムクロック前にRES信号を“Low”としてください。

また、RES信号の立下がりは、STBY信号の立下がりに対し、 $\text{min } 0\text{ns}$ です。




#### (2) SYSCRのRAMEビットを“0”にクリアした状態またはRAMの内容を保持しない場合

(1)のようにRES信号を“Low”にする必要はありません。


### 【ハードウェアスタンバイモードからの復帰タイミング】

STBY信号の立上がりに対し、約100ns前にRES信号を“Low”としてください。




## F. 外形寸法図

本LSIの外形寸法図FP-80Aを図F.1に、TFP-80Cを図F.2に示します。



図F.1 外形寸法図 (FP-80A) 単位: mm



図F.2 外形寸法図 (TFP-80C) ; 単位: mm



H8/3032シリーズ ハードウェアマニュアル

発行年月 平成6年3月 第1版

発 行 株式会社 日立製作所

半導体事業部

編 集 株式会社 日立マイコンシステム

技術ドキュメントセンター

©株式会社 日立製作所 1994

H8/3032 シリーズ  
ハードウェアマニュアル



ルネサスエレクトロニクス株式会社  
神奈川県川崎市中原区下沼部1753 ☎211-8668

ADJ-602-091