

Renesas RA2L2 グループ

ユーザーズマニュアル ハードウェア編

32 ビット MCU

Renesas Advanced (RA) ファミリ

Renesas RA2 シリーズ

本資料に記載のすべての情報は本資料発行時点のものであり、ルネサス エレクトロニクスは、予告なしに、本資料に記載した製品または仕様を変更することがあります。
ルネサス エレクトロニクスのホームページなどにより公開される最新情報をご確認ください。

ご注意書き

1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。回路、ソフトウェアおよびこれらに関連する情報を使用する場合、お客様の責任において、お客様の機器・システムを設計ください。これらの使用に起因して生じた損害（お客様または第三者いずれに生じた損害も含みます。以下同じです。）に関し、当社は、一切その責任を負いません。
2. 当社製品または本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著作権その他の知的財産権に対する侵害またはこれらに関する紛争について、当社は、何らの保証を行うものではなく、また責任を負うものではありません。
3. 当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
4. 当社製品を組み込んだ製品の輸出入、製造、販売、利用、配布その他の行為を行うにあたり、第三者保有の技術の利用に関するライセンスが必要となる場合、当該ライセンス取得の判断および取得はお客様の責任において行ってください。
5. 当社製品を、全部または一部を問わず、改造、改変、複製、リバースエンジニアリング、その他、不適切に使用しないでください。かかる改造、改変、複製、リバースエンジニアリング等により生じた損害に関し、当社は、一切その責任を負いません。
6. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図しております。

標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット等

高品質水準： 輸送機器（自動車、電車、船舶等）、交通制御（信号）、大規模通信機器、金融端末基幹システム、各種安全制御装置等

当社製品は、データシート等により高信頼性、Harsh environment 向け製品と定義しているものを除き、直接生命・身体に危害を及ぼす可能性のある機器・システム（生命維持装置、人体に埋め込み使用するもの等）、もしくは多大な物的損害を発生させるおそれのある機器・システム（宇宙機器と、海底中継器、原子力制御システム、航空機制御システム、プラント基幹システム、軍事機器等）に使用されることを意図しておらず、これらの用途に使用することは想定していません。たとえ、当社が想定していない用途に当社製品を使用したことにより損害が生じて、当社は一切その責任を負いません。

7. あらゆる半導体製品は、外部攻撃からの安全性を 100%保証されているわけではありません。当社ハードウェア／ソフトウェア製品にはセキュリティ対策が組み込まれているものもありますが、これによって、当社は、セキュリティ脆弱性または侵害（当社製品または当社製品が使用されているシステムに対する不正アクセス・不正使用を含みますが、これに限りません。）から生じる責任を負うものではありません。当社は、当社製品または当社製品が使用されたあらゆるシステムが、不正な改変、攻撃、ウイルス、干渉、ハッキング、データの破壊または窃盗その他の不正な侵入行為（「脆弱性問題」といいます。）によって影響を受けないことを保証しません。当社は、脆弱性問題に起因したまたはこれに関連して生じた損害について、一切責任を負いません。また、法令において認められる限りにおいて、本資料および当社ハードウェア／ソフトウェア製品について、商品性および特定目的との合致に関する保証ならびに第三者の権利を侵害しないことの保証を含め、明示または黙示のいかなる保証も行いません。
8. 当社製品をご使用の際は、最新の製品情報（データシート、ユーザーズマニュアル、アプリケーションノート、信頼性ハンドブックに記載の「半導体デバイスの使用上の一般的な注意事項」等）をご確認の上、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他指定条件の範囲内でご使用ください。指定条件の範囲を超えて当社製品をご使用された場合の故障、誤動作の不具合および事故につきましては、当社は、一切その責任を負いません。
9. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は、データシート等において高信頼性、Harsh environment 向け製品と定義しているものを除き、耐放射線設計を行っておりません。仮に当社製品の故障または誤動作が生じた場合であっても、人身事故、火災事故その他社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
10. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。かかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
11. 当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。当社製品および技術を輸出、販売または移転等する場合は、「外国為替及び外国貿易法」その他日本国および適用される外国の輸出管理関連法規を遵守し、それらの定めるところに従い必要な手続きを行ってください。
12. お客様が当社製品を第三者に転売等される場合には、事前に当該第三者に対して、本ご注意書き記載の諸条件を通知する責任を負うものといたします。
13. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
14. 本資料に記載されている内容または当社製品についてご不明な点がございましたら、当社の営業担当者までお問合せください。

注 1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社が直接的、間接的に支配する会社をいいます。

注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

(Rev.5.0-1 2020.10)

本社所在地

〒135-0061 東京都江東区豊洲 3-2-24（豊洲フォレシア）

www.renesas.com

お問合せ窓口

弊社の製品や技術、ドキュメントの最新情報、最寄の営業お問合せ窓口に関する情報などは、弊社ウェブサイトをご覧ください。

www.renesas.com/contact/

商標について

ルネサスおよびルネサスロゴはルネサス エレクトロニクス株式会社の商標です。すべての商標および登録商標は、それぞれの所有者に帰属します。

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

1. 静電気対策

CMOS 製品の取り扱いの際は静電気防止を心がけてください。CMOS 製品は強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、当社が出荷梱包に使用している導電性のトレイやマガジンケース、導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。また、CMOS 製品を実装したボードについても同様の扱いをしてください。

2. 電源投入時の処置

電源投入時は、製品の状態は不定です。電源投入時には、LSI の内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. 電源オフ時における入力信号

当該製品の電源がオフ状態のときに、入力信号や入出力プルアップ電源を入れないでください。入力信号や入出力プルアップ電源からの電流注入により、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。資料中に「電源オフ時における入力信号」についての記載のある製品は、その内容を守ってください。

4. 未使用端子の処理

未使用端子は、「未使用端子の処理」に従って処理してください。CMOS 製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI 周辺のノイズが印加され、LSI 内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。

5. クロックについて

リセット時は、クロックが安定した後、リセットを解除してください。プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後、リセットしてください。リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子（または外部発振回路）を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

6. 入力端子の印加波形

入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。CMOS 製品の入力がノイズなどに起因して、 V_{IL} (Max.) から V_{IH} (Min.) までの領域にとどまるような場合は、誤動作を引き起こす恐れがあります。入力レベルが固定の場合はもちろん、 V_{IL} (Max.) から V_{IH} (Min.) までの領域を通過する遷移期間中にチャタリングノイズなどが入らないように使用してください。

7. リザーブアドレス（予約領域）のアクセス禁止

リザーブアドレス（予約領域）のアクセスを禁止します。アドレス領域には、将来の拡張機能用に割り付けられている リザーブアドレス（予約領域）があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

8. 製品間の相違について

型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。同じグループのマイコンでも型名が違えば、フラッシュメモリ、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ輻射量などが異なる場合があります。型名が違えば製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

はじめに

1. このドキュメントについて

このマニュアルは通常、製品の概要、CPU、システム制御機能、周辺機器の機能、電気的特性、および使用上の注意事項で構成されています。このマニュアルでは、マイクロコントローラ (MCU) のスーパーセットの製品仕様について説明します。製品によっては、一部のピン、レジスタ、または機能が存在しない場合があります。使用できないレジスタが割り当てられているアドレス空間は予約されています。

2. 対象読者

本マニュアルは、Renesas マイクロコントローラを使用してアプリケーションを設計およびプログラミングするシステム設計者を対象としています。読者には、電気回路、論理回路、および MCU に関する基本的な知識が求められます。

3. 関連ドキュメント

弊社では、下記のドキュメントを用意しています。これらのドキュメントを使用する際は、www.renesas.com にアクセスして、最新版を取得してください。

構成	ドキュメントの種類	内容
マイクロコントローラ	データシート	特徴、概要および MCU の電気的特性
	ユーザーズマニュアルハードウェア編	ピン配置、メモリマップ、周辺機能、電気特性、タイミング図、および動作記述などの MCU 仕様
	アプリケーションノート	テクニカルノート、ボードデザインのガイドラインおよびソフトウェア移行情報
	テクニカルアップデート (TU)	制限や正誤表などの製品仕様に関する予備レポート
ソフトウェア	ユーザーズマニュアルソフトウェア	API リファレンスおよびプログラミング情報
	アプリケーションノート	プロジェクト・ファイル、ソフトウェア・プログラミングのガイドライン、および組み込みソフトウェアを開発するためのアプリケーション例
ツール & キット、ソリューション	ユーザーズマニュアル開発ツール	開発キット (DK)、スタートキット (SK)、プロモーションキット (PK)、製品例 (PE)、およびアプリケーション例 (AE) を含むエンベデッド・ソフトウェア・アプリケーションを開発するためのユーザーマニュアルおよびクイック・スタート・ガイド
	ユーザーズマニュアルソフトウェア	
	クイックスタートガイド	
	アプリケーションノート	プロジェクト・ファイル、ソフトウェア・プログラミングのガイドライン、および組み込みソフトウェアを開発するためのアプリケーション例

4. 数値の表記法

このマニュアルでは、次の進数表記を使用しています。

例	内容
011b	2 進数。たとえば、3 という 2 進数に相当する値は 011b です。
0x1F	16 進数。たとえば、31 の 16 進数に相当する数値は 0x1F と記述されています。場合によっては、16 進数の末尾に h がつくことがあります。
1234	10 進数。10 進数の後にこの記号が続くのは、混乱の可能性がある場合のみです。一般に、10 進数はサフィックスなしで表示されます。

5. シンボルの表記法

このマニュアルでは、次の表記法が使用されています。

例	内容
AAA.BBB.CCC	機能モジュールのシンボル (AAA)、レジスタのシンボル (BBB)、およびビットフィールドのシンボル (CCC) は、ピリオドで区切られます。
AAA.BBB	機能モジュールのシンボル (AAA) とレジスタのシンボル (BBB) は、ピリオドで区切られます。
BBB.DDD	レジスタのシンボル (BBB) とビットフィールドのシンボル (DDD) は、ピリオドで区切られます。
EEE[3:0]	角カッコ内の数値はビット番号を表します。たとえば EEE[3:0] は、3～0 ビットを占めます。

6. 単位と単位の接頭部

次の単位と単位接頭辞は誤解を招くことがあります。これらのユニットプレフィックスについては、このマニュアル全体で次の意味で説明されています。

記号	名前	内容
b	2 進数	シングル 0 または 1
B	バイト	この単位記号は、一般に MCU およびアドレス空間やメモリ容量に使用されます。
k	キロ	$1000 = 10^3$ 。k は $1024 (2^{10})$ を示すためにも使用されますが、このユニットプレフィックスは本書全体で $1000 (10^3)$ を示すために使用されます。
K	キロ	$1024 = 2^{10}$ 。このユニットプレフィックスは、このマニュアル全体で、 $1000 (10^3)$ ではなく $1024 (2^{10})$ を示すために使用されます。

7. 特殊用語


下記の用語には特殊な意味があります。

用語	内容
NC	非接続の端子。特に指定のない場合、この端子はフローティングにしてください。
Hi-Z	ハイインピーダンス
x	Don't care または不定

8. レジスタの説明

各章のレジスタの説明には、ビットの並びを示すレジスタ配置図と、各ビットの内容を説明するレジスタのビット機能表があります。これらの表で使用する記号の例については、以降の項で説明します。以下は、レジスタの説明および関連するビットフィールドの定義例です。

XX.X.X {register/name} : {register/description}



(1) 機能モジュールのシンボル、レジスタのシンボル、およびアドレスの割り当て

この部分には、通常、機能モジュールのシンボル {peripheral/name}、レジスタのシンボル {register/name}、およびこのレジスタのアドレスの割り当てが記載されます。ベースアドレスとオフセットアドレスは、{peripheral/name} の {register/name} : {register/description} がアドレス {peripheral/baseAddress} + {register/addressOffset} に割り当てられることを意味します。

(2) ビット番号

この数値はビット番号を示します。32 ビットレジスタの場合はビット 31~0 の順に、16 ビットレジスタの場合はビット 15~0 の順に、8 ビットレジスタの場合はビット 7~0 の順に示されます。

(3) リセット後の値

このシンボルまたは数値は、リセット後の各ビットの値を示します。特に指定がない限り、値はバイナリで表示されます。

- 0: リセット後の値が0であることを示します。
- 1: リセット後の値が1であることを示します。
- x: リセット後の値が不定であることを示します。

(4) ビットシンボル

{field/name} は、ビットフィールドの略名です。予約ビットの場合は、—と表記されます。

(5) 機能

機能は、ビットフィールドの正式名 {field/description}、および列挙された値を示します。

(6) R/W

R/W 列は、そのビットフィールドが読み出し可能であるか書き込み可能であることを示します。

- R/W: 読み出しも書き込みも可能。
- R: 読み出しのみ可能。書き込みは無効。
- W: 書き込みのみ可能。特に指定のない限り、読み出し値はリセット後の値。

9. 略語

このマニュアルで使用されている略語を次の表に示します。

略語	内容
AES	Advanced Encryption Standard（高度暗号化標準）
AHB	Advanced High-performance Bus（アドバンストハイパフォーマンスバス）
AHB-AP	AHB Access Port（AHB アクセスポート）
APB	Advanced Peripheral Bus（アドバンスト周辺バス）
ARC	Alleged RC（Alleged RC 暗号）
ATB	Advanced Trace Bus（アドバンストトレースバス）
BCD	Binary Coded Decimal（2 進化 10 進数）
BSDL	Boundary Scan Description Language（バウンダリスキャン記述言語）
DES	Data Encryption Standard（データ暗号化標準）
DSA	Digital Signature Algorithm（デジタル署名アルゴリズム）
ETB	Embedded Trace Buffer（エンベデッドトレースバッファ）
ETM	Embedded Trace Macrocell（エンベデッドトレースマクロセル）
FLL	Frequency Locked Loop（周波数安定化ループ回路）
FPU	Floating Point Unit（浮動小数点ユニット）
HMI	Human Machine Interface（ヒューマンマシーンインタフェース）
IrDA	Infrared Data Association（赤外線通信協会／規格）
LSB	Least Significant Bit（最下位ビット）
MSB	Most Significant Bit（最上位ビット）
NVIC	Nested Vector Interrupt Controller（ネスト型ベクタ割り込みコントローラ）
PC	Program Counter（プログラムカウンタ）
PFS	Port Function Select（ポート機能選択）
PLL	Phase Locked Loop（位相同期回路）
POR	Power-on Reset（パワーオンリセット）
PWM	Pulse Width Modulation（パルス幅変調）
RSA	Rivest Shamir Adleman（Rivest/Shamir/Adleman による公開鍵暗号方式）
SHA	Secure Hash Algorithm（セキュアハッシュアルゴリズム）
S/H	Sample and Hold（サンプルアンドホールド）
SP	Stack Pointer（スタックポインタ）
SWD	Serial Wire Debug（シリアルワイヤデバッグ）
SW-DP	Serial Wire-Debug Port（シリアルワイヤデバッグポート）
TRNG	True Random Number Generator（真性乱数生成器）
UART	Universal Asynchronous Receiver/Transmitter（調歩同期式シリアルインタフェース）
VCO	Voltage Controlled Oscillator（電圧制御発振器）

10. 所有権通知

本書に含まれるすべてのテキスト、グラフィック、写真、商標、ロゴ、挿絵、コンピュータコード（総称してコンテンツ）は、ルネサスが所有、管理、またはライセンスを保持するものであり、トレードドレス法、著作権法、特許法および商標法、その他の知的財産権法、不正競争法で保護されています。本書に明示的に記述されている場合を除いて、ルネサスから事前に承諾書を得ることなく、本書の一部またはコンテンツを、公開または頒布目的で、あるいは営利目的で、コピー、複製、再版、掲載、開示、エンコード、翻訳、伝送すること、およびいかなる媒体においても配布することは禁じられています。

ARM®およびCortex®は、Arm Limited の登録商標です。CoreSight™は Arm Limited の商標です。

CoreMark®は、Embedded Microprocessor Benchmark Consortium の登録商標です。

SuperFlash®は、Silicon Storage Technology, Inc.の米国と日本を含む数か国における登録商標です。

USB Type-C®と USB-C®は、USB Implementers Forum の登録商標です。

本書に記載されているその他のブランドおよび名称は、それぞれの所有者の商標または登録商標です。

11. 製品に関するフィードバック

この製品についてご意見やご提案がある場合は、[お問い合わせ](#) にアクセスしてください。

目次

特長	41
1. 概要	42
1.1 機能の概要	42
1.2 ブロック図	47
1.3 型名	47
1.4 機能の比較	50
1.5 端子機能	51
1.6 ピン配置図	54
1.7 端子一覧	57
2. CPU	60
2.1 概要	60
2.1.1 CPU	60
2.1.2 デバッグ	60
2.1.3 動作周波数	60
2.1.4 ブロック図	60
2.2 実装オプション	61
2.3 SWD インタフェース	62
2.4 デバッグ機能	62
2.4.1 デバッグモードの定義	62
2.4.2 デバッグモードの影響	62
2.5 プログラムモデル	63
2.5.1 アドレス空間	63
2.5.2 Cortex-M23 ペリフェラルアドレスマップ	64
2.5.3 外部デバッグアドレスマップ	64
2.5.4 CoreSight ROM テーブル	64
2.5.5 DBGREG	65
2.5.6 OCDREG	67
2.6 SysTick タイマ	69
2.7 OCD エミュレータ接続	69
2.7.1 アンロック ID コード	70
2.7.2 DBGEN	70
2.7.3 OCD エミュレータ接続における制限	70
2.8 参考資料	72
2.9 使用上の注意事項	72
3. 起動モード	73
3.1 動作モードの種類と選択	73
3.2 起動モードの詳細	73

3.2.1	シングルチップモード	73
3.2.2	SCI ブートモードまたは I ² C ブートモード	73
3.3	起動モード遷移	73
3.3.1	モード設定端子による動作モード遷移	73
4.	アドレス空間	74
4.1	アドレス空間	74
5.	リセット	75
5.1	概要	75
5.2	レジスタの説明	80
5.2.1	RSTSR0 : リセットステータスレジスタ 0	80
5.2.2	RSTSR1 : リセットステータスレジスタ 1	81
5.2.3	RSTSR2 : リセットステータスレジスタ 2	83
5.3	動作説明	83
5.3.1	RES 端子リセット	83
5.3.2	パワーオンリセット	84
5.3.3	電圧監視リセット	84
5.3.4	独立ウォッチドッグタイマリセット	86
5.3.5	ウォッチドッグタイマリセット	86
5.3.6	ソフトウェアリセット	86
5.3.7	コールドスタート／ウォームスタート判定機能	86
5.3.8	リセット発生要因の判定	87
5.4	使用上の注意	88
5.4.1	RES 端子リセットの注意事項	88
6.	オプション設定メモリ	89
6.1	概要	89
6.2	レジスタの説明	89
6.2.1	OFS0 : オプション機能選択レジスタ 0	89
6.2.2	OFS1 : オプション機能選択レジスタ 1	93
6.2.3	MPU レジスタ	94
6.2.4	AWS : アクセスウィンドウ設定レジスタ	95
6.2.5	OSIS : OCD／シリアルプログラマ ID 設定レジスタ	96
6.3	オプション設定メモリの設定方法	97
6.3.1	オプション設定メモリへのデータの配置方法	97
6.3.2	オプション設定メモリにプログラムするデータの設定方法	98
6.4	使用上の注意事項	98
6.4.1	オプション設定メモリの予約領域および予約ビットにプログラムするデータ	98
6.4.2	FSPR ビットに関する注意事項	98
7.	低電圧検出回路 (LVD)	99
7.1	概要	99

7.2	レジスタの説明	101
7.2.1	LVCMPCR : 電圧監視回路コントロールレジスタ	101
7.2.2	LVDLVLRL : 電圧検出レベル選択レジスタ	101
7.2.3	LVD1CR0 : 電圧監視 1 回路コントロールレジスタ 0	102
7.2.4	LVD2CR0 : 電圧監視 2 回路コントロールレジスタ 0	103
7.2.5	LVD1CR1 : 電圧監視 1 回路コントロールレジスタ 1	104
7.2.6	LVD1SR : 電圧監視 1 回路ステータスレジスタ	104
7.2.7	LVD2CR1 : 電圧監視 2 回路コントロールレジスタ 1	105
7.2.8	LVD2SR : 電圧監視 2 回路ステータスレジスタ	105
7.3	VCC 入力電圧の監視	106
7.3.1	V_{det0} の監視	106
7.3.2	V_{det1} のモニタ	106
7.3.3	V_{det2} のモニタ	106
7.4	電圧監視 0 リセット	106
7.5	電圧監視 1 割り込み、電圧監視 1 リセット	107
7.6	電圧監視 2 割り込み、電圧監視 2 リセット	109
7.7	ELC によるリンク動作	111
7.7.1	割り込み処理とイベントリンクの関係	111
8.	クロック発生回路	113
8.1	概要	113
8.2	レジスタの説明	117
8.2.1	SCKDIVCR : システムクロック分周コントロールレジスタ	117
8.2.2	SCKSCR : システムクロックソースコントロールレジスタ	118
8.2.3	MEMWAIT : メモリウェイトサイクルコントロールレジスタ (コードフラッシュ)	119
8.2.4	FLDWAITR : メモリウェイトサイクルコントロールレジスタ (データフラッシュ)	119
8.2.5	MOSCCR : メインクロック発振器コントロールレジスタ	122
8.2.6	SOSCCR : サブクロック発振器コントロールレジスタ	123
8.2.7	LOCOCR : 低速オンチップオシレータコントロールレジスタ	124
8.2.8	HOCOCR : 高速オンチップオシレータコントロールレジスタ	125
8.2.9	MOCOCR : 中速オンチップオシレータコントロールレジスタ	126
8.2.10	OSCSF : 発振安定フラグレジスタ	126
8.2.11	OSTDCR : 発振停止検出コントロールレジスタ	127
8.2.12	OSTDSR : 発振停止検出ステータスレジスタ	128
8.2.13	MOSCWTCR : メインクロック発振器ウェイトコントロールレジスタ	129
8.2.14	HOCOWTCR : 高速オンチップオシレータウェイトコントロールレジスタ	130
8.2.15	MOMCR : メインクロック発振器モード発振コントロールレジスタ	130
8.2.16	SOMCR : サブクロック発振器モードコントロールレジスタ	131
8.2.17	SOMRG : サブクロック発振器マージンチェックレジスタ	131
8.2.18	CKOCR : クロックアウトコントロールレジスタ	132

8.2.19	LOCOUTCR : LOCO ユーザトリミングコントロールレジスタ	133
8.2.20	MOCOUTCR : MOCO ユーザトリミングコントロールレジスタ	133
8.2.21	HOCOUTCR : HOCO ユーザトリミングコントロールレジスタ	134
8.3	メインクロック発振器	134
8.3.1	発振子を接続する方法	134
8.3.2	外部クロックを入力する方法	135
8.3.3	外部クロック入力に関する注意事項	135
8.4	サブクロック発振器	136
8.4.1	32.768 kHz 水晶振動子を接続する方法	136
8.5	発振停止検出機能	136
8.5.1	発振停止検出と検出後の動作	136
8.5.2	発振停止検出割り込み	138
8.6	内部クロック	139
8.6.1	システムクロック (ICLK)	139
8.6.2	周辺モジュールクロック (PCLKB, PCLKD)	140
8.6.3	USB クロック (USBCLK)	140
8.6.4	CAN クロック (CANMCLK)	141
8.6.5	CAC クロック (CACCLK)	141
8.6.6	UARTA 専用クロック (UARTAMCLK, UARTASCLK, UARTALOCK, UARTAHOCK, UARTAMOCK)	141
8.6.7	RTC 専用クロック (RTCSCLK, RTCS128CLK, RTCLCLK)	141
8.6.8	IWDT 専用クロック (IWDTCLK)	141
8.6.9	AGTW 専用クロック (AGTSCLK, AGTLCLK)	141
8.6.10	SysTick タイマ専用クロック (SYSTICCLK)	141
8.6.11	外部端子出力クロック (CLKOUT)	141
8.7	使用上の注意	141
8.7.1	クロック発生回路に関する注意事項	141
8.7.2	発振子に関する制限	142
8.7.3	ボード設計に関する注意事項	142
8.7.4	発振子接続端子に関する注意事項	142
9.	クロック周波数精度測定回路 (CAC)	143
9.1	概要	143
9.2	レジスタの説明	144
9.2.1	CACR0 : CAC コントロールレジスタ 0	144
9.2.2	CACR1 : CAC コントロールレジスタ 1	145
9.2.3	CACR2 : CAC コントロールレジスタ 2	145
9.2.4	CAICR : CAC 割り込み要求許可レジスタ	146
9.2.5	CASTR : CAC ステータスレジスタ	147
9.2.6	CAULVR : CAC 上限値設定レジスタ	148
9.2.7	CALLVR : CAC 下限値設定レジスタ	148

9.2.8	CACNTBR : CAC カウンタバッファレジスタ	149
9.3	動作説明	149
9.3.1	クロック周波数測定	149
9.3.2	CACREF 端子のデジタルフィルタ機能	151
9.4	割り込み要求	151
9.5	使用上の注意事項	151
9.5.1	モジュールストップ機能の設定	151
10.	低消費電力モード	152
10.1	概要	152
10.2	レジスタの説明	155
10.2.1	SBYCR : スタンバイコントロールレジスタ	155
10.2.2	MSTPCRA : モジュールストップコントロールレジスタ A	156
10.2.3	MSTPCRB : モジュールストップコントロールレジスタ B	156
10.2.4	MSTPCRC : モジュールストップコントロールレジスタ C	157
10.2.5	MSTPCRD : モジュールストップコントロールレジスタ D	158
10.2.6	OPCCR : 動作電力コントロールレジスタ	159
10.2.7	SOPCCR : サブ動作電力コントロールレジスタ	160
10.2.8	SNZCR : スヌーズコントロールレジスタ	161
10.2.9	SNZEDCR0 : スヌーズ終了コントロールレジスタ 0	162
10.2.10	SNZREQCR0 : スヌーズ要求コントロールレジスタ 0	163
10.2.11	PSMCR : パワーセーブメモリコントロールレジスタ	164
10.2.12	SYOCDRCR : システムコントロール OCD コントロールレジスタ	165
10.2.13	LSMRWDIS : ロースピードモジュール R/W 禁止制御レジスタ	165
10.2.14	LPOPT : 消費電力低減動作コントロールレジスタ	166
10.3	クロックの切り替えによる消費電力の低減	167
10.4	モジュールストップ機能	167
10.5	動作電力低減機能	168
10.5.1	動作電力制御モードの設定方法	168
10.5.2	動作範囲	169
10.6	スリープモード	171
10.6.1	スリープモードへの遷移	171
10.6.2	スリープモードの解除	171
10.7	ソフトウェアスタンバイモード	172
10.7.1	ソフトウェアスタンバイモードへの遷移	172
10.7.2	ソフトウェアスタンバイモードの解除	173
10.7.3	ソフトウェアスタンバイモードの応用例	173
10.8	スヌーズモード	174
10.8.1	スヌーズモードへの遷移	174
10.8.2	スヌーズモードの解除	175
10.8.3	スヌーズモードからソフトウェアスタンバイモードへの復帰	176

10.8.4	スヌーズモードの動作例.....	177
10.9	使用上の注意.....	181
10.9.1	レジスタアクセス.....	181
10.9.2	I/O ポートの端子状態.....	182
10.9.3	DTC のモジュールストップ状態.....	182
10.9.4	内部割り込み要因.....	182
10.9.5	低消費電力モードへの遷移.....	182
10.9.6	WFI 命令のタイミング.....	182
10.9.7	スリープモード／スヌーズモード時の DTC による WDT/IWDT のレジスタの書き込みについて.....	182
10.9.8	スヌーズモードにおける発振器について.....	183
10.9.9	RXD0 の立ち下がりエッジによるスヌーズモードエントリ.....	183
10.9.10	スヌーズモードにおける SCI0 の UART の使用.....	183
10.9.11	スヌーズモードにおける A/D 変換開始条件.....	183
10.9.12	スヌーズモードにおける ELC イベント.....	183
10.9.13	ADC120 に対するモジュールストップ機能.....	183
10.9.14	未使用回路に対するモジュールストップ機能.....	184
11.	レジスタライトプロテクション.....	185
11.1	概要.....	185
11.2	レジスタの説明.....	185
11.2.1	PRCR : プロテクトレジスタ.....	185
12.	割り込みコントローラユニット (ICU).....	186
12.1	概要.....	186
12.2	レジスタの説明.....	187
12.2.1	IRQCRi : IRQ コントロールレジスタ i (i = 0~7).....	187
12.2.2	NMISR : ノンマスカブル割り込みステータスレジスタ.....	188
12.2.3	NMIER : ノンマスカブル割り込みイネーブルレジスタ.....	191
12.2.4	NMICLR : ノンマスカブル割り込みステータスクリアレジスタ.....	192
12.2.5	NMICR : NMI 端子割り込みコントロールレジスタ.....	194
12.2.6	IELSRn : ICU イベントリンク設定レジスタ n (n = 0~31).....	195
12.2.7	SELSR0 : SYS イベントリンク設定レジスタ.....	196
12.2.8	WUPEN : ウェイクアップ割り込みイネーブルレジスタ.....	196
12.2.9	WUPEN2 : ウェイクアップ割り込みイネーブルレジスタ 2.....	198
12.2.10	IELEN : ICU イベントイネーブルレジスタ.....	199
12.3	ベクタテーブル.....	200
12.3.1	割り込みベクタテーブル.....	200
12.3.2	イベント番号.....	201
12.3.3	ICU および DTC のイベント番号.....	205
12.4	割り込み動作.....	211
12.4.1	割り込みの検出.....	211

12.5	割り込みの設定手順	212
12.5.1	割り込み要求の許可	212
12.5.2	割り込み要求の禁止	212
12.5.3	割り込みのポーリング	212
12.5.4	割り込み要求先の選択	212
12.5.5	デジタルフィルタ	213
12.5.6	外部端子割り込みの設定手順	214
12.6	ノンマスカブル割り込みの動作	214
12.7	低消費電力モードからの復帰	215
12.7.1	スリープモードからの復帰	215
12.7.2	ソフトウェアスタンバイモードからの復帰	215
12.7.3	スヌーズモードからの復帰	215
12.8	ノンマスカブル割り込みとともに WFI 命令を使用する場合	215
12.9	参考資料	215
13.	バス	216
13.1	概要	216
13.2	バスの説明	217
13.2.1	メインバス	217
13.2.2	スレーブインタフェース	217
13.2.3	並列動作	217
13.2.4	エンディアンに関する制限事項	217
13.2.5	排他的アクセスに関する制限事項	218
13.3	レジスタの説明	218
13.3.1	BUSMCNTx: マスタバスコントロールレジスタ x (x = SYS, DMA)	218
13.3.2	BUSnERRADD: バスエラーアドレスレジスタ n (n = 3, 4)	218
13.3.3	BUSnERRSTAT: バスエラーステータスレジスタ n (n = 3, 4)	219
13.4	バスエラー監視部	219
13.4.1	バスによって生じるエラーの種類	219
13.4.2	バスエラー発生時の動作	220
13.4.3	不正アドレスアクセスエラーを引き起こす条件	220
13.5	参考資料	220
14.	メモリプロテクションユニット (MPU)	221
14.1	概要	221
14.2	CPU スタックポインタモニタ	221
14.2.1	レジスタの保護	224
14.2.2	オーバーフローエラーとアンダーフローエラー	224
14.2.3	レジスタの説明	224
14.3	Arm MPU	228
14.4	バスマスタ MPU	228

14.4.1	レジスタの説明	230
14.4.2	機能説明	233
14.5	バススレーブ MPU	236
14.5.1	レジスタの説明	237
14.5.2	機能説明	242
14.6	セキュリティ MPU	242
14.6.1	レジスタの説明（オプション設定メモリ）	243
14.6.2	メモリプロテクション	248
14.7	使用上の注意事項	249
14.7.1	デバッグ使用時の注意事項	249
14.8	参考資料	249
15.	データトランスファコントローラ (DTC).....	250
15.1	概要	250
15.2	レジスタの説明	251
15.2.1	MRA : DTC モードレジスタ A	252
15.2.2	MRB : DTC モードレジスタ B	252
15.2.3	SAR : DTC 転送元レジスタ	254
15.2.4	DAR : DTC 転送先レジスタ	254
15.2.5	CRA : DTC 転送カウントレジスタ A	254
15.2.6	CRB : DTC 転送カウントレジスタ B	255
15.2.7	DTCCR : DTC コントロールレジスタ	255
15.2.8	DTCVBR : DTC ベクタベースアドレス	256
15.2.9	DTCST : DTC モジュール起動レジスタ	256
15.2.10	DTCSTS : DTC ステータスレジスタ	257
15.3	起動要因	257
15.3.1	転送情報の配置と DTC ベクタテーブル	258
15.4	動作説明	259
15.4.1	転送情報のリードスキップ機能	261
15.4.2	転送情報のライトバックスキップ機能	261
15.4.3	ノーマル転送モード	262
15.4.4	リポート転送モード	263
15.4.5	ブロック転送モード	264
15.4.6	チェーン転送	265
15.4.7	動作タイミング	266
15.4.8	DTC の実行サイクル	268
15.4.9	DTC のバス権解放タイミング	269
15.5	DTC の設定手順	269
15.6	DTC の使用例	269
15.6.1	ノーマル転送	269
15.6.2	チェーン転送	270

15.6.3	転送カウンタ = 0 のときのチェーン転送	271
15.7	割り込み	273
15.7.1	割り込み要因	273
15.8	イベントリンク	273
15.9	低消費電力機能	273
15.10	使用上の注意	274
15.10.1	転送情報の開始アドレス	274
16.	イベントリンクコントローラ (ELC)	275
16.1	概要	275
16.2	レジスタの説明	276
16.2.1	ELCR : イベントリンクコントローラレジスタ	276
16.2.2	ELSEGRn : イベントリンクソフトウェアイベント発生レジスタ n (n = 0, 1)	276
16.2.3	ELSRn : イベントリンク設定レジスタ n (n = 0~3, 8, 9, 14, 15)	277
16.3	動作説明	280
16.3.1	割り込み処理とイベントリンクの関係	280
16.3.2	イベントリンク	280
16.3.3	イベントリンクの手順例	281
16.4	使用上の注意事項	281
16.4.1	DTC 転送終了のイベントリンク使用時の注意事項	281
16.4.2	クロックの設定	281
16.4.3	モジュールストップ機能の設定	281
16.4.4	ELC 遅延時間	282
17.	I/O ポート	283
17.1	概要	283
17.2	レジスタの説明	286
17.2.1	PCNTR1/PODR/PDR : ポートコントロールレジスタ 1	286
17.2.2	PCNTR2/EIDR/PIDR : ポートコントロールレジスタ 2	287
17.2.3	PCNTR3/PORR/POSR : ポートコントロールレジスタ 3	288
17.2.4	PCNTR4/EORR/EOSR : ポートコントロールレジスタ 4	289
17.2.5	PmnPFS/PmnPFS_HA/PmnPFS_BY : ポート mn 端子機能選択レジスタ (m = 0~5, 9, n = 00~15)	290
17.2.6	P20nPFS/P20nPFS_HA/P20nPFS_BY : ポート 20n 端子機能選択レジスタ (n = 0)	292
17.2.7	P2nPFS/P2nPFS_HA/P2nPFS_BY : ポート 2n 端子機能選択レジスタ (n = 12~13)	293
17.2.8	P40nPFS/P40nPFS_HA/P40nPFS_BY : ポート 40n 端子機能選択レジスタ (n = 7~9)	294
17.2.9	PWPR : 書き込みプロテクトレジスタ	295
17.2.10	PRWCNTR : ポート読み出しウェイトコントロールレジスタ	295
17.3	動作説明	295
17.3.1	汎用入出力ポート	295
17.3.2	ポート機能選択	296
17.3.3	ELC のポートグループ機能	296

17.3.4	ポート読み出し時のウェイト機能	298
17.4	未使用端子の処理	298
17.5	使用上の注意事項	299
17.5.1	端子機能の設定手順	299
17.5.2	ポートグループ入力の使用手順	299
17.5.3	ポート出力データレジスタ (PODR) の概要	299
17.5.4	アナログ機能使用時の注意事項	300
17.6	製品ごとの周辺選択設定	300
18.	キー割り込み機能 (KINT)	304
18.1	概要	304
18.2	レジスタの説明	304
18.2.1	KRCTL : キーリターン制御レジスタ	304
18.2.2	KRF : キーリターンフラグレジスタ	305
18.2.3	KRM : キーリターンモードレジスタ	305
18.3	動作説明	305
18.3.1	キー割り込みフラグを使用しない場合の動作 (KRCTL.KRMD = 0)	305
18.3.2	キー割り込みフラグを使用する場合の動作 (KRCTL.KRMD = 1)	306
18.4	使用上の注意事項	308
19.	GPT 用のポートアウトプットイネーブル (POEG)	309
19.1	概要	309
19.2	レジスタの説明	310
19.2.1	POEGn : POEG グループ n 設定レジスタ (n = A, B)	310
19.3	出力禁止制御の動作	311
19.3.1	端子入力レベル検出時の動作	312
19.3.2	GPT からの出力禁止要求	312
19.3.3	発振停止検出による出力禁止制御	312
19.3.4	レジスタによる出力禁止制御	312
19.3.5	出力禁止状態の解除	313
19.4	割り込み要因	313
19.5	GPT に対する外部トリガ出力	314
19.6	使用上の注意	314
19.6.1	ソフトウェアスタンバイモードへの遷移	314
19.6.2	GPT 対応端子の指定	314
20.	汎用 PWM タイマ (GPT)	315
20.1	概要	315
20.2	レジスタの説明	318
20.2.1	GTWP : 汎用 PWM タイマ書き込み保護レジスタ	318
20.2.2	GTSTR : 汎用 PWM タイマソフトウェアスタートレジスタ	319
20.2.3	GTSTP : 汎用 PWM タイマソフトウェアストップレジスタ	320

20.2.4	GTCLR : 汎用 PWM タイマソフトウェアクリアレジスタ	320
20.2.5	GTSSR : 汎用 PWM タイマスタート要因選択レジスタ	321
20.2.6	GTPSR : 汎用 PWM タイマストップ要因選択レジスタ	324
20.2.7	GTCSR : 汎用 PWM タイマクリア要因選択レジスタ	326
20.2.8	GTUPSR : 汎用 PWM タイマアップカウント要因選択レジスタ	329
20.2.9	GTDNSR : 汎用 PWM タイマダウンカウント要因選択レジスタ	332
20.2.10	GTICASR : 汎用 PWM タイマインプットキャプチャ要因選択レジスタ A.....	334
20.2.11	GTICBSR : 汎用 PWM タイマインプットキャプチャ要因選択レジスタ B.....	337
20.2.12	GTCR : 汎用 PWM タイマコントロールレジスタ	340
20.2.13	GTUDDTYC : 汎用 PWM タイマカウント方向、デューティー設定レジスタ	341
20.2.14	GTIOR : 汎用 PWM タイマ I/O コントロールレジスタ	343
20.2.15	GTINTAD : 汎用 PWM タイマ割り込み出力設定レジスタ	347
20.2.16	GTST : 汎用 PWM タイマステータスレジスタ	348
20.2.17	GTBER : 汎用 PWM タイマバッファイネーブルレジスタ	352
20.2.18	GTCNT : 汎用 PWM タイマカウンタ	354
20.2.19	GTCCR _k : 汎用 PWM タイマコンペアキャプチャレジスタ k (k = A~F)	354
20.2.20	GTPR : 汎用 PWM タイマ周期設定レジスタ	354
20.2.21	GTPBR : 汎用 PWM タイマ周期設定バッファレジスタ	355
20.2.22	GTDTCR : 汎用 PWM タイマデッドタイムコントロールレジスタ	355
20.2.23	GTDVU : 汎用 PWM タイマデッドタイム値レジスタ U.....	356
20.2.24	OPSCR : 出力相切り替えコントロールレジスタ	356
20.3	動作説明	359
20.3.1	基本動作	359
20.3.2	バッファ動作	367
20.3.3	PWM 出力動作モード	374
20.3.4	デッドタイム自動設定機能	384
20.3.5	カウント方向切り替え機能	388
20.3.6	出力デューティー 0%および出力デューティー 100%機能	388
20.3.7	ハードウェアカウントスタート／カウントストップ、カウントクリア動作	390
20.3.8	同期動作	395
20.3.9	PWM 出力動作例.....	399
20.3.10	位相計数機能	404
20.3.11	出力相切り替え (GPT_OPS).....	414
20.4	割り込み要因	421
20.4.1	割り込み要因と優先順位	421
20.4.2	DTC の起動	423
20.5	ELC によるリンク動作	423
20.5.1	ELC へのイベント信号出力	423
20.5.2	ELC からのイベント信号入力	423
20.6	ノイズフィルタ機能	424

20.7	保護機能	424
20.7.1	レジスタの書き込み保護	424
20.7.2	バッファ動作の禁止	424
20.7.3	GTIOCnm 端子出力の出力禁止制御 (n = 0, 4~9, m = A, B)	425
20.8	出力端子の初期化方法	426
20.8.1	リセット後の端子設定	426
20.8.2	動作中の異常による端子の初期化	427
20.9	使用上の注意事項	427
20.9.1	モジュールストップ機能の設定	427
20.9.2	コンペアマッチ動作時の GTCCRn レジスタの設定 (n = A~F)	427
20.9.3	GTCNT カウンタの設定範囲	428
20.9.4	GTCNT カウンタのスタート/ストップ	428
20.9.5	イベントごとの優先順位	428
21.	低消費電力非同期汎用タイマ (AGTW)	430
21.1	概要	430
21.2	レジスタの説明	431
21.2.1	AGT : AGT カウンタレジスタ	432
21.2.2	AGTCMA : AGT コンペアマッチ A レジスタ	432
21.2.3	AGTCMB : AGT コンペアマッチ B レジスタ	433
21.2.4	AGTCR : AGT コントロールレジスタ	433
21.2.5	AGTMR1 : AGT モードレジスタ 1	435
21.2.6	AGTMR2 : AGT モードレジスタ 2	435
21.2.7	AGTIOC : AGT I/O コントロールレジスタ	437
21.2.8	AGTISR : AGT イベント端子選択レジスタ	438
21.2.9	AGTCMSR : AGT コンペアマッチ機能選択レジスタ	439
21.2.10	AGTIOSEL : AGT 端子選択レジスタ	439
21.3	動作説明	440
21.3.1	リロードレジスタおよびカウンタの書き換え動作	440
21.3.2	リロードレジスタおよび AGT コンペアマッチ A/B レジスタの書き換え動作	442
21.3.3	タイマモード	443
21.3.4	パルス出力モード	444
21.3.5	イベントカウントモード	445
21.3.6	パルス幅測定モード	446
21.3.7	パルス周期測定モード	447
21.3.8	コンペアマッチ機能	448
21.3.9	各モードの出力設定	449
21.3.10	スタンバイモード	451
21.3.11	割り込み要因	451
21.3.12	イベントリンクコントローラ (ELC) へのイベント信号出力	452
21.4	使用上の注意事項	452

21.4.1	カウント動作の開始および停止制御.....	452
21.4.2	カウンタレジスタへのアクセス.....	452
21.4.3	モード変更時.....	453
21.4.4	出力端子の設定.....	453
21.4.5	デジタルフィルタ.....	453
21.4.6	イベント番号、パルス幅およびパルス周期の計算方法.....	453
21.4.7	TSTOP ビットで強制的にカウントを停止した場合.....	453
21.4.8	カウントソースとして AGTW0 のアンダーフローイベント信号を選択した場合.....	453
21.4.9	モジュールストップ機能.....	454
22.	リアルタイムクロック (RTC).....	455
22.1	概要.....	455
22.2	レジスタの説明.....	456
22.2.1	R64CNT : 64 Hz カウンタ.....	456
22.2.2	RSECCNT : 秒カウンタ (カレンダーカウントモード時).....	457
22.2.3	RMINCNT : 分カウンタ (カレンダーカウントモード時).....	457
22.2.4	RHRCNT : 時カウンタ (カレンダーカウントモード時).....	458
22.2.5	RWKCNT : 曜日カウンタ (カレンダーカウントモード時).....	458
22.2.6	BCNTn : バイナリカウンタ n (n = 0~3) (バイナリカウントモード時).....	459
22.2.7	RDAYCNT : 日カウンタ.....	459
22.2.8	RMONCNT : 月カウンタ.....	460
22.2.9	RYRCNT : 年カウンタ.....	460
22.2.10	RSECAR : 秒アラームレジスタ (カレンダーカウントモード時).....	461
22.2.11	RMINAR : 分アラームレジスタ (カレンダーカウントモード時).....	461
22.2.12	RHRAR : 時アラームレジスタ (カレンダーカウントモード時).....	462
22.2.13	RWKAR : 曜日アラームレジスタ (カレンダーカウントモード時).....	463
22.2.14	BCNTnAR : バイナリカウンタ n アラームレジスタ (n = 0~3) (バイナリカウントモード時).....	464
22.2.15	RDAYAR : 日アラームレジスタ (カレンダーカウントモード時).....	464
22.2.16	RMONAR : 月アラームレジスタ (カレンダーカウントモード時).....	465
22.2.17	RYRAR : 年アラームレジスタ (カレンダーカウントモード時).....	465
22.2.18	RYRAREN : 年アラームイネーブルレジスタ (カレンダーカウントモード時).....	466
22.2.19	BCNTnAER : バイナリカウンタ n アラームイネーブルレジスタ (n = 0, 1) (バイナリカウントモード時).....	466
22.2.20	BCNT2AER : バイナリカウンタ 2 アラームイネーブルレジスタ (バイナリカウントモード時).....	467
22.2.21	BCNT3AER : バイナリカウンタ 3 アラームイネーブルレジスタ (バイナリカウントモード時).....	467
22.2.22	RCR1 : RTC コントロールレジスタ 1.....	468
22.2.23	RCR2 : RTC コントロールレジスタ 2 (カレンダーカウントモード時).....	469
22.2.24	RCR2 : RTC コントロールレジスタ 2 (バイナリカウントモード時).....	471
22.2.25	RCR4 : RTC コントロールレジスタ 4.....	472

22.2.26	RFRL : 周波数レジスタ L.....	473
22.2.27	RFRH : 周波数レジスタ H.....	473
22.2.28	RADJ : 時間誤差補正レジスタ	474
22.3	動作説明	474
22.3.1	電源投入後のレジスタ初期設定の概要	474
22.3.2	動作モード、クロックおよびカウントモードの設定手順	475
22.3.3	時刻の設定	476
22.3.4	30 秒調整.....	477
22.3.5	64 Hz カウンタと時刻の読み出し	478
22.3.6	アラーム機能.....	480
22.3.7	アラーム割り込み禁止手順	481
22.3.8	時間誤差補正機能	481
22.4	割り込み要因	484
22.5	イベントリンク出力機能	485
22.5.1	割り込み処理とイベントリンクの関係	485
22.6	使用上の注意事項.....	485
22.6.1	カウント動作時のレジスタ書き込みについて	485
22.6.2	周期割り込みの使用について	486
22.6.3	RTCCOUT (1 Hz/64 Hz) クロック出力について	486
22.6.4	レジスタ設定後の低消費電力モードへの遷移について	486
22.6.5	レジスタの書き込み／読み出し時の注意事項	487
22.6.6	カウントモードの変更について	487
22.6.7	RTC を使用しない場合の初期化手順.....	487
23.	ウォッチドッグタイマ (WDT).....	489
23.1	概要	489
23.2	レジスタの説明	490
23.2.1	WDTRR : WDT リフレッシュレジスタ	490
23.2.2	WDTCR : WDT コントロールレジスタ	491
23.2.3	WDTSR : WDT ステータスレジスタ	493
23.2.4	WDTRCR : WDT リセットコントロールレジスタ	494
23.2.5	WDTCSNTPR : WDT カウント停止コントロールレジスタ	495
23.2.6	オプション機能選択レジスタ 0 (OFS0).....	495
23.3	動作説明	495
23.3.1	スタートモード別のカウント動作	495
23.3.2	WDTCR、WDTRCR、および WDTCSNTPR レジスタへの書き込み制御	499
23.3.3	リフレッシュ動作	499
23.3.4	ステータスフラグ	500
23.3.5	リセット出力.....	500
23.3.6	割り込み要因.....	500
23.3.7	ダウンカウンタ値の読み出し	501

23.3.8	オプション機能選択レジスタ 0 (OFS0) と WDT のレジスタの対応関係	501
23.4	イベントリンクコントローラ (ELC) への出力	502
23.5	使用上の注意事項	502
23.5.1	ICU イベントリンク設定レジスタ n (IELSRn) の設定に関する制限	502
24.	独立ウォッチドッグタイマ (IWDT)	503
24.1	概要	503
24.2	レジスタの説明	504
24.2.1	IWDTRR : IWDT リフレッシュレジスタ	504
24.2.2	IWDTSR : IWDT ステータスレジスタ	505
24.2.3	OFS0 : オプション機能選択レジスタ 0	506
24.3	動作説明	508
24.3.1	オートスタートモード	508
24.3.2	リフレッシュ動作	509
24.3.3	ステータスフラグ	511
24.3.4	リセット出力	511
24.3.5	割り込み要因	511
24.3.6	ダウンカウンタ値の読み出し	511
24.4	イベントリンクコントローラ (ELC) への出力	512
24.5	使用上の注意事項	512
24.5.1	リフレッシュ動作	512
24.5.2	クロック分周比の設定に関する制限	512
24.5.3	ICU イベントリンク設定レジスタ n (IELSRn) の設定に関する制限	512
25.	USB2.0 フルスピードモジュール (USBFS)	513
25.1	概要	513
25.2	レジスタの説明	514
25.2.1	SYSCFG : システムコンフィグレーションコントロールレジスタ	514
25.2.2	SYSSTS0 : システムコンフィグレーションステータスレジスタ 0	515
25.2.3	DVSTCTR0 : デバイスステートコントロールレジスタ 0	516
25.2.4	CFIFO/CFIFOL : CFIFO ポートレジスタ	517
25.2.5	DnFIFO/DnFIFOL : D0FIFO ポートレジスタ (n = 0, 1)	518
25.2.6	CFIFOSEL : CFIFO ポート選択レジスタ	519
25.2.7	DnFIFOSEL : D0FIFO ポート選択レジスタ (n = 0, 1)	521
25.2.8	CFIFOCTR : CFIFO ポートコントロールレジスタ	523
25.2.9	DnFIFOCTR : D0FIFO ポートコントロールレジスタ (n = 0, 1)	524
25.2.10	INTENB0 : 割り込みイネーブルレジスタ 0	526
25.2.11	BRDYENB : BRDY 割り込みイネーブルレジスタ	527
25.2.12	NRDYENB : NRDY 割り込みイネーブルレジスタ	528
25.2.13	BEMPENB : BEMP 割り込みイネーブルレジスタ	529
25.2.14	SOFCFG : SOF 出力コンフィグレーションレジスタ	530

25.2.15	INTSTS0 : 割り込みステータスレジスタ 0	530
25.2.16	BRDYSTS : BRDY 割り込みステータスレジスタ	532
25.2.17	NRDYSTS : NRDY 割り込みステータスレジスタ	533
25.2.18	BEMPSTS : BEMP 割り込みステータスレジスタ	534
25.2.19	FRMNUM : フレームナンバレジスタ	535
25.2.20	USBADDR : USB アドレスレジスタ	536
25.2.21	USBREQ : USB リクエストタイプレジスタ	536
25.2.22	USBVAL : USB リクエストバリュージスタ	537
25.2.23	USBINDX : USB リクエストインデックスレジスタ	537
25.2.24	USBLENG : USB リクエストレングスレジスタ	538
25.2.25	DCPCFG : DCP コンフィグレーションレジスタ	538
25.2.26	DCPMAXP : DCP マックスパケットサイズレジスタ	539
25.2.27	DCPCTR : DCP コントロールレジスタ	539
25.2.28	PIPESEL : パイプウィンドウ選択レジスタ	541
25.2.29	PIPECFG : パイプコンフィグレーションレジスタ	542
25.2.30	PIPEMAXP : パイプマックスパケットサイズレジスタ	543
25.2.31	PIPEPERI : パイプ周期コントロールレジスタ	544
25.2.32	PIPEnCTR : PIPEn コントロールレジスタ (n = 1~5)	545
25.2.33	PIPEnCTR : PIPEn コントロールレジスタ (n = 6~9)	549
25.2.34	PIPEnTRE : PIPEn トランザクションカウンタ許可レジスタ (n = 1~5)	551
25.2.35	PIPEnTRN : PIPEn トランザクションカウンタレジスタ (n = 1~5)	552
25.3	動作説明	553
25.3.1	システムコントロール	553
25.3.2	割り込み	555
25.3.3	割り込みの説明	558
25.3.4	パイプコントロール	566
25.3.5	FIFO バッファ	569
25.3.6	FIFO バッファクリア	570
25.3.7	FIFO ポートの機能	570
25.3.8	DTC 転送 (D0FIFO/D1FIFO ポート)	571
25.3.9	DCP を使用したコントロール転送	572
25.3.10	バルク転送 (パイプ 1~5)	573
25.3.11	インタラプト転送 (パイプ 6~9)	573
25.3.12	アイソクロナス転送 (パイプ 1~2)	573
25.3.13	SOF 補完機能	580
25.3.14	パイプスケジュール	580
25.4	使用上の注意事項	580
25.4.1	モジュールストップ状態の設定	580
25.4.2	ソフトウェアスタンバイモード解除時の割り込みステータスレジスタのクリア	581
25.4.3	ポート機能設定後の割り込みステータスレジスタのクリア	581

25.4.4	HOCO ユーザトリミングコントロールコードの設定	581
26.	USB Type-C インタフェース	582
26.1	概要	582
26.2	レジスタの説明	584
26.2.1	TCC : TYPE-C コントロールレジスタ	584
26.2.2	MEC : モード設定および状態コントロールレジスタ	584
26.2.3	CCC : CC-PHY コントロールレジスタ	585
26.2.4	IES : 割り込み許可コントロールおよびステータスレジスタ	586
26.2.5	TCS : Type-CC 接続状態およびステータスレジスタ	588
26.2.6	TSET : Type-C 関連タイマ値設定レジスタ	589
26.3	動作	589
26.3.1	HW 制御モード	589
26.3.2	CC タイミング制御 (Debouncing)	590
26.3.3	初期設定	590
26.3.4	動作フロー	591
26.3.5	割り込み	596
26.3.6	使用上の注意事項	597
27.	シリアルコミュニケーションインタフェース (SCI)	598
27.1	概要	598
27.2	レジスタの説明	601
27.2.1	RSR : 受信シフトレジスタ	601
27.2.2	RDR : 受信データレジスタ	601
27.2.3	RDRHL : 受信データレジスタ	601
27.2.4	FRDRHL/FRDRH/FRDRL : 受信 FIFO データレジスタ	602
27.2.5	TDR : 送信データレジスタ	603
27.2.6	TDRHL : 送信データレジスタ	603
27.2.7	FTDRHL/FTDRH/FTDRL : 送信 FIFO データレジスタ	604
27.2.8	TSR : 送信シフトレジスタ	604
27.2.9	SMR : 非スマートカードインタフェースモード用シリアルモードレジスタ (SCMR.SMIF = 0)	605
27.2.10	SMR_SMCI : スマートカードインタフェースモード用シリアルモードレジスタ (SCMR.SMIF = 1)	606
27.2.11	SCR : 非スマートカードインタフェースモード用シリアルコントロールレジスタ (SCMR.SMIF = 0)	608
27.2.12	SCR_SMCI : スマートカードインタフェースモード用シリアルコントロールレジスタ (SCMR.SMIF = 1)	610
27.2.13	SSR : 非スマートカードインタフェースおよび非 FIFO モード用シリアルステータスレジスタ (SCMR.SMIF = 0, FCR.FM = 0)	611
27.2.14	SSR_FIFO : 非スマートカードインタフェースおよび FIFO モード用シリアルステータスレジスタ (SCMR.SMIF = 0, FCR.FM = 1)	613

27.2.15	SSR_SMCI : スマートカードインタフェースモード用シリアルステータスレジスタ (SCMR.SMIF = 1).....	616
27.2.16	SCMR : スマートカードモードレジスタ	618
27.2.17	BRR : ビットレートレジスタ	620
27.2.18	MDDR : 変調デューティレジスタ	626
27.2.19	SEMR : シリアル拡張モードレジスタ	628
27.2.20	SNFR : ノイズフィルタ設定レジスタ	629
27.2.21	SIMR1 : IIC モードレジスタ 1.....	630
27.2.22	SIMR2 : IIC モードレジスタ 2.....	631
27.2.23	SIMR3 : IIC モードレジスタ 3.....	632
27.2.24	SISR : IIC ステータスレジスタ	633
27.2.25	SPMR : SPI モードレジスタ	634
27.2.26	FCR : FIFO コントロールレジスタ	635
27.2.27	FDR : FIFO データ数レジスタ	637
27.2.28	LSR : ラインステータスレジスタ	637
27.2.29	CDR : コンペアマッチデータレジスタ	638
27.2.30	DCCR : データコンペアマッチコントロールレジスタ	638
27.2.31	SPTR : シリアルポートレジスタ	640
27.3	調歩同期式モードの動作	641
27.3.1	シリアル転送フォーマット	641
27.3.2	調歩同期式モードの受信データサンプリングタイミングと受信マージン	642
27.3.3	クロック	643
27.3.4	倍速動作とビットレートの 6 倍の周波数	644
27.3.5	CTS、RTS 機能	644
27.3.6	アドレス一致（受信データ一致）検出機能	644
27.3.7	SCI の初期化（調歩同期式モード）	647
27.3.8	シリアルデータの送信（調歩同期式モード）	649
27.3.9	シリアルデータの受信（調歩同期式モード）	654
27.4	マルチプロセッサ通信機能	667
27.4.1	マルチプロセッサシリアルデータ送信	669
27.4.2	マルチプロセッサシリアルデータ受信	672
27.5	クロック同期式モードの動作	677
27.5.1	クロック	678
27.5.2	CTS、RTS 機能	678
27.5.3	SCI の初期化（クロック同期式モード）	679
27.5.4	シリアルデータの送信（クロック同期式モード）	680
27.5.5	シリアルデータの受信（クロック同期式モード）	684
27.5.6	シリアルデータの同時送受信（クロック同期式モード）	687
27.6	スマートカードインタフェースモードの動作	690
27.6.1	接続例	691

27.6.2	データフォーマット（ブロック転送モード時を除く）	691
27.6.3	ブロック転送モード	693
27.6.4	受信データサンプリングタイミングと受信マージン	693
27.6.5	SCI の初期化（スマートカードインタフェースモード）	694
27.6.6	シリアルデータの送信（ブロック転送モードを除く）	695
27.6.7	シリアルデータの受信（ブロック転送モード時を除く）	697
27.6.8	クロック出力制御	699
27.7	簡易 IIC モードの動作	700
27.7.1	開始条件、再開条件、停止条件の生成	701
27.7.2	クロック同期化	702
27.7.3	SDAn 出力遅延	703
27.7.4	SCI の初期化（簡易 IIC モード）	703
27.7.5	マスタ送信動作（簡易 IIC モード）	704
27.7.6	マスタ受信動作（簡易 IIC モード）	707
27.8	簡易 SPI モードの動作	709
27.8.1	マスタモード、スレーブモードと各端子の状態	709
27.8.2	マスタモード時の SS 機能	710
27.8.3	スレーブモード時の SS 機能	710
27.8.4	クロックと送受信データの関係	710
27.8.5	SCI の初期化（簡易 SPI モード）	711
27.8.6	シリアルデータの送受信（簡易 SPI モード）	711
27.9	ビットレート変調機能	711
27.10	割り込み要因	712
27.10.1	SCIn_TXI および SCIn_RXI 割り込みのバッファ動作（非 FIFO 選択時）	712
27.10.2	SCIn_TXI および SCIn_RXI 割り込みのバッファ動作（FIFO 選択時）	712
27.10.3	調歩同期式モード、クロック同期式モード、および簡易 SPI モードにおける割り込み ..	712
27.10.4	スマートカードインタフェースモードにおける割り込み	714
27.10.5	簡易 IIC モードにおける割り込み	714
27.11	イベントリンク機能	715
27.12	アドレス不一致イベント出力 (SCI0_DCUF)	716
27.13	ノイズ除去機能	716
27.14	使用上の注意	717
27.14.1	モジュールストップ機能の設定	717
27.14.2	低消費電力状態での SCI の動作	717
27.14.3	ブレークの検出と処理について	722
27.14.4	マーク状態とブレークの送出	723
27.14.5	受信エラーフラグと送信動作について（クロック同期式モードおよび簡易 SPI モード）	723
27.14.6	クロック同期送信に関する制限事項（クロック同期式モードおよび簡易 SPI モード） ...	723
27.14.7	DTC 使用時の制約事項	724
27.14.8	通信の開始に関する注意事項	725

27.14.9	クロック同期式モードおよび簡易 SPI モードにおける外部クロック入力.....	725
27.14.10	簡易 SPI モードに関する制限事項.....	725
27.14.11	送信許可ビット (SCR.TE) に関する注意事項.....	726
27.14.12	調歩同期式モードで RTS 機能を使用した時の受信の停止について	726
28.	I3C バスインタフェース (I3C).....	727
28.1	概要	727
28.1.1	機能概要.....	727
28.1.2	ブロック図 [I ² C/I3C 共通]	728
28.2	レジスタの説明	729
28.2.1	レジスタ一覧.....	729
28.2.2	PRTS : プロトコル選択レジスタ	732
28.2.3	BCTL : バスコントロールレジスタ	732
28.2.4	MSDVAD : マスタデバイスアドレスレジスタ	734
28.2.5	RSTCTL : リセットコントロールレジスタ	735
28.2.6	PRSST : 現在ステータスレジスタ	736
28.2.7	INST : 内部ステータスレジスタ	738
28.2.8	INSTE : 内部ステータス有効レジスタ	739
28.2.9	INIE : 内部割り込み許可レジスタ	740
28.2.10	INSTFC : 内部ステータス強制レジスタ	740
28.2.11	DVCT : デバイス特性テーブルレジスタ	741
28.2.12	IBINCTL : IBI 通知コントロールレジスタ	741
28.2.13	BFCTL : バス機能コントロールレジスタ	742
28.2.14	SVCTL : スレーブコントロールレジスタ	744
28.2.15	REFCKCTL : リファレンスクロックコントロールレジスタ	746
28.2.16	STDBR : スタンダードビットレートレジスタ	746
28.2.17	EXTBR : 拡張ビットレートレジスタ	749
28.2.18	BFRECDT : バスフリー状態検出時間レジスタ	750
28.2.19	BAVLCDT : バス利用可能状態検出時間レジスタ	750
28.2.20	BIDLCDT : バスアイドル状態検出時間レジスタ	751
28.2.21	OUTCTL : 出力コントロールレジスタ	751
28.2.22	INCTL : 入力コントロールレジスタ	752
28.2.23	TMOCTL : タイムアウトコントロールレジスタ	753
28.2.24	ACKCTL : アクノリッジコントロールレジスタ	754
28.2.25	SCSTRCTL : SCL ストレッチコントロールレジスタ	755
28.2.26	SCSTLCTL : SCL ストールコントロールレジスタ	756
28.2.27	SVTDLG0 : スレーブ転送データ長レジスタ 0.....	758
28.2.28	CNDCTL : 条件コントロールレジスタ	758
28.2.29	NCMDQP : 通常コマンドキューポートレジスタ	760
28.2.30	NRSPQP : 通常レスポンスキューポートレジスタ	760
28.2.31	NTDTBP0/NTDTBP0_BY : 通常転送データバッファポートレジスタ 0	761

28.2.32	NIBIQP : 通常 IBI キューポートレジスタ	762
28.2.33	NRSQP : 通常受信ステータスクューポートレジスタ	762
28.2.34	NQTHCTL : 通常キュースレッシュホールドコントロールレジスタ	762
28.2.35	NTBTHCTL0 : 通常転送データバッファスレッシュホールドコントロールレジスタ 0	764
28.2.36	NRQTHCTL : 通常受信ステータスクュースレッシュホールドコントロールレジスタ	765
28.2.37	BST : バスステータスレジスタ	766
28.2.38	BSTE : バスステータス許可レジスタ	768
28.2.39	BIE : バス割り込み許可レジスタ	770
28.2.40	BSTFC : バスステータス強制レジスタ	771
28.2.41	NTST : 通常転送ステータスレジスタ	772
28.2.42	NTSTE : 通常転送ステータス許可レジスタ	777
28.2.43	NTIE : 通常転送割り込み許可レジスタ	778
28.2.44	NTSTFC : 通常転送ステータス強制レジスタ	780
28.2.45	BCST : バス状態ステータスレジスタ	781
28.2.46	SVST : スレーブステータスレジスタ	783
28.2.47	DATBASm : デバイスアドレステーブル基本レジスタ m (m = 0~3)	785
28.2.48	EXDATBAS : 拡張デバイスアドレステーブル基本レジスタ	787
28.2.49	SDATBASn : スレーブデバイスアドレステーブル基本レジスタ n (n = 0~2)	787
28.2.50	MSDCTm : マスタデバイス特性テーブルレジスタ m (m = 0~3)	789
28.2.51	SVDCT : スレーブデバイス特性テーブルレジスタ	790
28.2.52	SDCTPIDL : スレーブデバイス特性テーブル暫定 ID Low レジスタ	791
28.2.53	SDCTPIDH : スレーブデバイス特性テーブル暫定 ID High レジスタ	791
28.2.54	SVDVADn : スレーブデバイスアドレスレジスタ n (n = 0~2)	792
28.2.55	CSECMD : CCC スレーブイベントコマンドレジスタ	794
28.2.56	CEACTST : CCC 遷移アクティビティステートレジスタ	795
28.2.57	CMWLG : CCC 最大書き込み長レジスタ	796
28.2.58	CMRLG : CCC 最大読み出し長レジスタ	796
28.2.59	CETSTMD : CCC 遷移テストモードレジスタ	797
28.2.60	CGDVST : CCC デバイスステータス取得レジスタ	798
28.2.61	CMDSPW : CCC 最大データ速度 W (書き込み) レジスタ	799
28.2.62	CMDSPR : CCC 最大データ速度 R (読み出し) レジスタ	799
28.2.63	CMDSPT : CCC 最大データ速度 T (切り替え) レジスタ	800
28.2.64	CETSM : CCC 交換タイミングサポート情報 M (モード) レジスタ	801
28.2.65	BITCNT : ビットカウントレジスタ	801
28.2.66	NQSTLV : 通常キューステータスレベルレジスタ	802
28.2.67	NDBSTLV0 : 通常データバッファステータスレベルレジスタ 0	803
28.2.68	NRSQSTLV : 通常受信ステータスクューステータスレベルレジスタ	803
28.2.69	PRSTDBG : 現在状態デバッグレジスタ	804
28.2.70	MSERRCNT : マスタエラーカウンタレジスタ	804
28.3	動作説明	804

28.3.1	データ構造	804
28.3.2	機能詳細	821
28.3.3	動作	889
28.4	割り込み要因	905
28.4.1	概要	905
28.4.2	バッファフル割り込み／エンプティ割り込みのバッファ動作	906
28.5	イベントリンク出力	906
28.5.1	割り込み処理とイベントリンクの関係	907
28.6	リセットの説明	907
28.7	使用上の注意事項	914
28.7.1	動作クロックの設定	914
29.	CAN (Controller Area Network) モジュール	915
29.1	概要	915
29.2	レジスタの説明	917
29.2.1	CTLR : コントロールレジスタ	917
29.2.2	BCR : ビットコンフィグレーションレジスタ	920
29.2.3	MKR[k] : マスクレジスタ k (k = 0~7)	922
29.2.4	FIDCRk : FIFO 受信 ID 比較レジスタ k (k = 0, 1)	922
29.2.5	MKIVLR : マスク無効レジスタ	924
29.2.6	メールボックスレジスタ	924
29.2.7	MIER : メールボックス割り込み許可レジスタ	927
29.2.8	MIER_FIFO : FIFO メールボックスモード用のメールボックス割り込み許可レジスタ	928
29.2.9	MCTL_TX[j] : 送信用メッセージコントロールレジスタ (j = 0~31)	929
29.2.10	MCTL_RX[j] : 受信用メッセージコントロールレジスタ (j = 0~31)	931
29.2.11	RFCR : 受信 FIFO コントロールレジスタ	933
29.2.12	RFPCR : 受信 FIFO ポインタコントロールレジスタ	935
29.2.13	TFCCR : 送信 FIFO コントロールレジスタ	936
29.2.14	TFPCR : 送信 FIFO ポインタコントロールレジスタ	937
29.2.15	STR : ステータスレジスタ	938
29.2.16	MSMR : メールボックス検索モードレジスタ	940
29.2.17	MSSR : メールボックス検索ステータスレジスタ	940
29.2.18	CSSR : チャネル検索サポートレジスタ	941
29.2.19	AFSR : アクセプタンスフィルタサポートレジスタ	942
29.2.20	EIER : エラー割り込み許可レジスタ	943
29.2.21	EIFR : エラー割り込み要因判定レジスタ	944
29.2.22	RECR : 受信エラーカウンタレジスタ	946
29.2.23	TECR : 送信エラーカウンタレジスタ	947
29.2.24	ECSR : エラーコード格納レジスタ	947
29.2.25	TSR : タイムスタンプレジスタ	948
29.2.26	TCR : テストコントロールレジスタ	949

29.3	動作モード	950
29.3.1	CAN リセットモード	951
29.3.2	CAN Halt モード	952
29.3.3	CAN スリープモード	953
29.3.4	CAN オペレーションモード（バスオフ状態以外）	953
29.3.5	CAN オペレーションモード（バスオフ状態）	954
29.4	データ転送速度の設定	954
29.4.1	クロックの設定	954
29.4.2	ビットタイミングの設定	955
29.4.3	データ転送速度	955
29.5	メールボックスとマスクレジスタの構造	956
29.6	アクセプタンスフィルタ処理とマスク機能	957
29.7	受信と送信	959
29.7.1	受信	960
29.7.2	送信	961
29.8	割り込み	962
29.9	使用上の注意事項	963
29.9.1	モジュールストップ状態の設定	963
29.9.2	動作クロックの設定	963
30.	シリアルペリフェラルインタフェース (SPI)	964
30.1	概要	964
30.2	レジスタの説明	966
30.2.1	SPCR : SPI コントロールレジスタ	966
30.2.2	SSLP : SPI スレーブ選択極性レジスタ	967
30.2.3	SPPCR : SPI 端子コントロールレジスタ	968
30.2.4	SPSR : SPI ステータスレジスタ	969
30.2.5	SPDR/SPDR_HA/SPDR_BY : SPI データレジスタ	971
30.2.6	SPBR : SPI ビットレートレジスタ	973
30.2.7	SPDCR : SPI データコントロールレジスタ	974
30.2.8	SPCKD : SPI クロック遅延レジスタ	975
30.2.9	SSLND : SPI スレーブ選択ネゲート遅延レジスタ	976
30.2.10	SPND : SPI 次アクセス遅延レジスタ	976
30.2.11	SPCR2 : SPI コントロールレジスタ 2	977
30.2.12	SPCMD0 : SPI コマンドレジスタ 0	978
30.3	動作説明	980
30.3.1	SPI 動作の概要	980
30.3.2	SPI 端子の制御	981
30.3.3	SPI システム構成例	982
30.3.4	データフォーマット	987
30.3.5	転送フォーマット	995

30.3.6	データ転送モード	997
30.3.7	送信バッファエンプティ／受信バッファフル割り込み	998
30.3.8	エラー検出	1000
30.3.9	SPI の初期化	1005
30.3.10	SPI 動作	1005
30.3.11	クロック同期式動作	1016
30.3.12	ループバックモード	1020
30.3.13	パリティビット機能の自己診断	1020
30.3.14	割り込み要因	1021
30.4	イベントリンクコントローラ (ELC) への出力	1022
30.4.1	受信バッファフルイベント出力	1023
30.4.2	送信バッファエンプティイベント出力	1023
30.4.3	モードフォルトエラー／アンダーランエラー／オーバーランエラー／パリティエラーの イベント出力	1023
30.4.4	SPI アイドルイベント出力	1023
30.4.5	送信完了イベント出力	1023
30.5	使用上の注意事項	1024
30.5.1	モジュールストップ機能の設定	1024
30.5.2	低消費電力機能に関する制約	1024
30.5.3	転送の開始に関する制約	1024
30.5.4	モードフォルトエラー／アンダーランエラー／オーバーランエラー／パリティエラーの イベント出力の制限事項	1024
30.5.5	SPSR.SPRF および SPSR.SPTEF フラグに関する制約	1024
31.	シリアルインタフェース UARTA (UARTA)	1025
31.1	概要	1025
31.2	レジスタの説明	1027
31.2.1	TXBAn : 送信バッファレジスタ n (n = 0, 1)	1027
31.2.2	RXBAn : 受信バッファレジスタ n (n = 0, 1)	1027
31.2.3	ASIMAn0 : 動作モード設定レジスタ n0 (n = 0, 1)	1028
31.2.4	ASIMAn1 : 動作モード設定レジスタ n1 (n = 0, 1)	1029
31.2.5	BRGCAn : ボーレートジェネレータコントロールレジスタ n (n = 0, 1)	1030
31.2.6	ASISAn : ステータスレジスタ n (n = 0, 1)	1030
31.2.7	ASCTAn : ステータスクリアトリガレジスタ n (n = 0, 1)	1032
31.2.8	UTA0CK : UARTA クロック選択レジスタ 0	1033
31.2.9	UTA1CK : UARTA クロック選択レジスタ 1	1033
31.3	動作	1034
31.3.1	動作停止モード	1034
31.3.2	UART モード	1034
31.3.3	受信データノイズフィルタ	1043
31.3.4	ボーレートジェネレータ	1043

31.4	使用上の注意事項	1048
31.4.1	RxDAn 端子のポート設定	1048
31.4.2	UARTAn 動作クロック (f _{UTAn}) を選択するときの注意点	1048
31.4.3	モジュールストップ状態の設定	1048
32.	拡張シリアルサウンドインタフェース (SSIE)	1049
32.1	概要	1049
32.2	特徴	1049
32.3	ブロック図	1050
32.4	レジスタの説明	1053
32.4.1	SSICR : コントロールレジスタ	1053
32.4.2	SSISR : ステータスレジスタ	1063
32.4.3	SSIFCR : FIFO コントロールレジスタ	1074
32.4.4	SSIFSR : FIFO ステータスレジスタ	1080
32.4.5	SSIFTDR : 送信 FIFO データレジスタ	1083
32.4.6	SSIFRDR : 受信 FIFO データレジスタ	1085
32.4.7	SSIOFR : オーディオフォーマットレジスタ	1088
32.4.8	SSISCR : ステータスコントロールレジスタ	1091
32.5	通信フォーマット	1092
32.5.1	I ² S フォーマット	1093
32.5.2	モノラルフォーマット	1093
32.5.3	TDM フォーマット	1095
32.6	通信モード	1096
32.6.1	スレーブモード通信	1097
32.6.2	マスタモード通信	1097
32.6.3	送信	1097
32.6.4	受信	1097
32.6.5	送受信	1097
32.7	動作説明	1097
32.7.1	アイドル状態	1097
32.7.2	通信状態	1099
32.8	通信動作	1103
32.8.1	通信開始	1104
32.8.2	送信	1105
32.8.3	受信	1106
32.8.4	送受信	1107
32.8.5	通信停止	1107
32.8.6	エラー処理	1108
32.8.7	通信再開	1109
32.9	割り込み	1110
32.9.1	SSIE0_SSIF 割り込み	1111

32.9.2	SSIE0_SSITXI 割り込み	1112
32.9.3	SSIE0_SSIRXI 割り込み	1112
32.10	ソフトウェアリセット	1112
32.10.1	ソフトウェアリセット手順	1112
32.11	注意事項	1113
32.11.1	スレーブモード通信に関する注意事項	1113
32.11.2	マスタモード通信に関する注意事項	1114
32.11.3	通信フローに関する注意事項	1114
32.11.4	書き込みアクセス制限	1115
33.	巡回冗長検査 (CRC).....	1117
33.1	概要	1117
33.2	レジスタの説明	1118
33.2.1	CRCCR0 : CRC コントロールレジスタ 0.....	1118
33.2.2	CRCCR1 : CRC コントロールレジスタ 1.....	1119
33.2.3	CRCDIR/CRCDIR_BY : CRC データ入力レジスタ	1119
33.2.4	CRCDOR/CRCDOR_HA/CRCDOR_BY : CRC データ出力レジスタ	1120
33.2.5	CRCSAR : スヌープアドレスレジスタ	1120
33.3	動作説明	1121
33.3.1	基本動作	1121
33.3.2	CRC スヌープ機能	1124
33.4	使用上の注意事項	1125
33.4.1	モジュールストップ状態の設定	1125
33.4.2	送信時の注意事項	1125
34.	12 ビット A/D コンバータ (ADC12).....	1127
34.1	概要	1127
34.2	レジスタの説明	1131
34.2.1	ADDRn : A/D データレジスタ n (n = 0~10, 17~22)	1131
34.2.2	ADDBLDR : A/D データ 2 重化レジスタ	1132
34.2.3	ADDBLDRn : A/D データ 2 重化レジスタ n (n = A, B)	1133
34.2.4	ADTSDR : A/D 温度センサデータレジスタ	1134
34.2.5	ADOCDR : A/D 内部基準電圧データレジスタ	1136
34.2.6	ADRD : A/D 自己診断データレジスタ	1137
34.2.7	ADCSR : A/D コントロールレジスタ	1138
34.2.8	ADANSA0 : A/D チャネル選択レジスタ A0	1141
34.2.9	ADANSA1 : A/D チャネル選択レジスタ A1.....	1142
34.2.10	ADANSB0 : A/D チャネル選択レジスタ B0	1143
34.2.11	ADANSB1 : A/D チャネル選択レジスタ B1.....	1143
34.2.12	ADADS0 : A/D 変換値加算／平均チャネル選択レジスタ 0	1144
34.2.13	ADADS1 : A/D 変換値加算／平均チャネル選択レジスタ 1.....	1145

34.2.14	ADADC : A/D 変換値加算／平均回数選択レジスタ	1146
34.2.15	ADCER : A/D コントロール拡張レジスタ	1146
34.2.16	ADSTRGR : A/D 変換開始トリガ選択レジスタ	1148
34.2.17	ADEXICR : A/D 変換拡張入力コントロールレジスタ	1149
34.2.18	ADSSTRn/ADSSTRL/ADSSTRT/ADSSTRO : A/D サンプリングステートレジスタ (n = 0 ～10)	1150
34.2.19	ADDISCR : A/D 断線検出コントロールレジスタ	1151
34.2.20	ADACSR : A/D 変換動作モード選択レジスタ	1152
34.2.21	ADGSPCR : A/D グループスキャン優先コントロールレジスタ	1152
34.2.22	ADCMPCR : A/D コンペア機能コントロールレジスタ	1153
34.2.23	ADCMPANSR0 : A/D コンペア機能ウィンドウ A チャンネル選択レジスタ 0	1155
34.2.24	ADCMPANSR1 : A/D コンペア機能ウィンドウ A チャンネル選択レジスタ 1	1155
34.2.25	ADCMPANSER : A/D コンペア機能ウィンドウ A 拡張入力選択レジスタ	1156
34.2.26	ADCMPLR0 : A/D コンペア機能ウィンドウ A 比較条件設定レジスタ 0	1156
34.2.27	ADCMPLR1 : A/D コンペア機能ウィンドウ A 比較条件設定レジスタ 1	1158
34.2.28	ADCMPLER : A/D コンペア機能ウィンドウ A 拡張入力比較条件設定レジスタ	1158
34.2.29	ADCMPDRn : A/D コンペア機能ウィンドウ A 下側／上側レベル設定レジスタ (n = 0, 1)	1159
34.2.30	ADWINnLB : A/D コンペア機能ウィンドウ B 下側／上側レベル設定レジスタ (n = L, U)	1160
34.2.31	ADCMPSR0 : A/D コンペア機能ウィンドウ A チャンネルステータスレジスタ 0	1161
34.2.32	ADCMPSR1 : A/D コンペア機能ウィンドウ A チャンネルステータスレジスタ 1	1162
34.2.33	ADCMPSER : A/D コンペア機能ウィンドウ A 拡張入力チャンネルステータスレジスタ ...	1163
34.2.34	ADCMPBNSR : A/D コンペア機能ウィンドウ B チャンネル選択レジスタ	1164
34.2.35	ADCMPBSR : A/D コンペア機能ウィンドウ B ステータスレジスタ	1165
34.2.36	ADWINMON : A/D コンペア機能ウィンドウ A/B ステータスマニタレジスタ	1166
34.2.37	ADHVREFCNT : A/D 高電位／低電位基準電圧コントロールレジスタ	1167
34.3	動作	1168
34.3.1	スキャンの動作説明	1168
34.3.2	シングルスキャンモード	1169
34.3.3	連続スキャンモード	1173
34.3.4	グループスキャンモード	1175
34.3.5	コンペア機能（ウィンドウ A、ウィンドウ B）	1183
34.3.6	アナログ入力のサンプリング時間とスキャン変換時間	1186
34.3.7	A/D データレジスタの自動クリア機能の使用例	1189
34.3.8	A/D 変換値加算／平均モード	1190
34.3.9	断線検出アシスト機能	1190
34.3.10	非同期トリガによる A/D 変換の開始	1192
34.3.11	周辺モジュールからの同期トリガによる A/D 変換の開始	1192
34.4	割り込み要因と DTC 転送要求	1192
34.4.1	割り込み要求	1192
34.5	イベントリンク機能	1194

34.5.1	ELC へのイベント出力動作	1194
34.5.2	ELC からのイベントによる ADC12 の動作	1194
34.6	基準電圧の選択	1194
34.7	高電位基準電圧に内部基準電圧を選択する A/D 変換手順	1194
34.8	使用上の注意	1195
34.8.1	レジスタ設定時の制限	1195
34.8.2	データレジスタの読み出しに関する制約	1195
34.8.3	A/D 変換停止に関する制約	1195
34.8.4	A/D 変換強制停止と再開時の動作タイミング	1197
34.8.5	スキャン終了割り込み処理の制約	1197
34.8.6	モジュールストップ機能の設定	1197
34.8.7	低消費電力状態への遷移に関する注意事項	1197
34.8.8	断線検出アシスト機能使用時の絶対精度誤差	1197
34.8.9	ADHSC ビット書き換え手順	1197
34.8.10	動作モードおよびステータスビットの制約	1198
34.8.11	ボード設計に関する注意事項	1198
34.8.12	ノイズ防止の制限事項	1198
34.8.13	ADC12 入力使用時のポート設定	1199
34.8.14	ソフトウェアスタンバイモード解除時の注意	1199
35.	温度センサ回路 (TSN)	1200
35.1	概要	1200
35.2	レジスタの説明	1200
35.2.1	TSCDR : 温度センサ校正データレジスタ	1200
35.3	温度センサ回路の使用方法	1201
35.3.1	使用前の準備	1201
35.3.2	温度センサ回路の使用手順	1202
36.	データ演算回路 (DOC)	1203
36.1	概要	1203
36.2	レジスタの説明	1203
36.2.1	DOCR : DOC コントロールレジスタ	1203
36.2.2	DODIR : DOC データ入力レジスタ	1204
36.2.3	DODSR : DOC データ設定レジスタ	1205
36.3	動作説明	1205
36.3.1	データ比較モード	1205
36.3.2	データ加算モード	1205
36.3.3	データ減算モード	1206
36.4	割り込み要因	1207
36.5	イベントリンクコントローラ (ELC) へのイベント信号出力	1207
36.6	使用上の注意事項	1207

36.6.1	モジュールストップ機能の設定	1207
37.	SRAM	1208
37.1	概要	1208
37.2	レジスタの説明	1208
37.2.1	PARIOAD : SRAM パリティエラー検出後動作レジスタ	1208
37.2.2	SRAMPRCR : SRAM プロテクトレジスタ	1209
37.2.3	トレースコントロール (MTB 用)	1209
37.2.4	CoreSight (MTB 用)	1209
37.3	動作説明	1210
37.3.1	パリティ計算機能	1210
37.3.2	SRAM エラー要因	1212
37.3.3	アクセスサイクル	1212
37.3.4	低消費電力機能	1213
37.4	使用上の注意事項	1213
37.4.1	SRAM 領域からの命令フェッチ	1213
37.4.2	SRAM ストアバッファ	1213
38.	フラッシュメモリ	1214
38.1	概要	1214
38.2	メモリ構造	1215
38.3	レジスタの説明	1217
38.3.1	DFLCTL : データフラッシュコントロールレジスタ	1217
38.3.2	PFBER : プリフェッチバッファイネーブルレジスタ	1217
38.3.3	FENTRYR : フラッシュ P/E モードエントリレジスタ	1218
38.3.4	FPR : プロテクションアンロックレジスタ	1219
38.3.5	FPSR : プロテクションアンロックステータスレジスタ	1219
38.3.6	FPMCR : フラッシュ P/E モードコントロールレジスタ	1220
38.3.7	FISR : フラッシュ初期設定レジスタ	1221
38.3.8	FRESETR : フラッシュリセットレジスタ	1222
38.3.9	FASR : フラッシュ領域選択レジスタ	1222
38.3.10	FCR : フラッシュコントロールレジスタ	1223
38.3.11	FEXCR : フラッシュエクストラ領域コントロールレジスタ	1224
38.3.12	FSARH : フラッシュ処理開始アドレスレジスタ H	1226
38.3.13	FSARL : フラッシュ処理開始アドレスレジスタ L	1227
38.3.14	FEARH : フラッシュ処理終了アドレスレジスタ H	1227
38.3.15	FEARL : フラッシュ処理終了アドレスレジスタ L	1228
38.3.16	FWBL0 : フラッシュライトバッファレジスタ L0	1228
38.3.17	FWBH0 : フラッシュライトバッファレジスタ H0	1228
38.3.18	FRBL0 : フラッシュリードバッファレジスタ L0	1229
38.3.19	FRBH0 : フラッシュリードバッファレジスタ H0	1229

38.3.20	FSTATR1:フラッシュステータスレジスタ 1.....	1229
38.3.21	FSTATR2:フラッシュステータスレジスタ 2.....	1230
38.3.22	FEAMH:フラッシュエラーアドレスモニタレジスタ H.....	1231
38.3.23	FEAML:フラッシュエラーアドレスモニタレジスタ L.....	1232
38.3.24	FSCMR:フラッシュスタートアップ設定モニタレジスタ	1232
38.3.25	FAWSMR:フラッシュアクセスウィンドウ開始アドレスモニタレジスタ	1232
38.3.26	FAWEMR:フラッシュアクセスウィンドウ終了アドレスモニタレジスタ	1233
38.3.27	UIDR2n:ユニーク ID レジスタ 2n (n = 0~3)	1233
38.3.28	PNR2n: 型名レジスタ 2n (n = 0~3)	1233
38.3.29	MCUVER2: MCU バージョンレジスタ 2	1234
38.4	フラッシュメモリからの命令プリフェッチ	1234
38.5	フラッシュメモリ関連の動作モード	1234
38.5.1	ID コードプロテクト	1235
38.6	機能概要	1236
38.6.1	コンフィグレーション設定領域ビットマップ	1238
38.6.2	スタートアップ領域選択.....	1238
38.6.3	アクセスウィンドウによるプロテクション	1239
38.7	プログラムコマンド	1240
38.8	サスペンド動作	1240
38.9	プロテクション機能	1240
38.9.1	スタートアッププログラムプロテクション	1240
38.9.2	領域プロテクション	1241
38.10	シリアルプログラミングモード	1242
38.10.1	SCI ブートモードと IIC ブートモード	1242
38.11	シリアルプログラマを使用する場合	1243
38.11.1	シリアルプログラミング	1243
38.12	セルフプログラミング	1243
38.12.1	概要	1243
38.12.2	バックグラウンドオペレーション	1244
38.13	プログラムとイレース	1244
38.13.1	シーケンサモード	1244
38.13.2	ソフトウェアコマンド	1245
38.13.3	ソフトウェアコマンドの使用法	1246
38.14	フラッシュメモリの読み出し	1262
38.14.1	コードフラッシュメモリの読み出し.....	1262
38.14.2	データフラッシュメモリの読み出し.....	1262
38.15	使用上の注意事項	1262
38.15.1	イレースを中断した領域.....	1262
38.15.2	追加の書き込みに関する制限	1262
38.15.3	プログラム／イレース中のリセット	1263

38.15.4	プログラム／イレース中に禁止されるノンマスカブル割り込み	1263
38.15.5	プログラム／イレース中における割り込みベクタの配置	1263
38.15.6	Subosc-Speed 動作モードでのプログラム／イレース	1263
38.15.7	プログラム／イレース中の異常終了	1263
38.15.8	プログラム／イレース中に禁止されているアクション	1263
38.15.9	プログラム／イレース中の Flash-IF クロック (ICLK)	1263
39.	真性乱数生成器 (TRNG)	1264
39.1	概要	1264
40.	内部電圧レギュレータ	1265
40.1	概要	1265
40.2	動作説明	1265
41.	電气的特性	1266
41.1	絶対最大定格	1266
41.2	DC 特性	1267
41.2.1	Tj/Ta の定義	1267
41.2.2	I/O V_{IH} 、 V_{IL}	1268
41.2.3	I/O I_{OH} 、 I_{OL}	1269
41.2.4	I/O V_{OH} 、 V_{OL} 、その他の特性	1273
41.2.5	動作電流とスタンバイ電流	1275
41.2.6	VCC 立ち上がり／立ち下がり勾配とリップル周波数	1278
41.2.7	熱特性	1279
41.3	AC 特性	1280
41.3.1	周波数	1280
41.3.2	クロックタイミング	1281
41.3.3	リセットタイミング	1283
41.3.4	ウェイクアップ時間	1284
41.3.5	NMI/IRQ ノイズフィルタ	1287
41.3.6	I/O ポート、POEG、GPT、AGTW、KINT、ADC12 のトリガタイミング	1288
41.3.7	CAC タイミング	1290
41.3.8	SCI タイミング	1291
41.3.9	SPI タイミング	1298
41.3.10	I3C タイミング	1304
41.3.11	SSIE タイミング	1315
41.3.12	UARTA タイミング	1318
41.3.13	CLKOUT タイミング	1318
41.4	USB 特性	1319
41.4.1	USBFS タイミング	1319
41.4.2	USBCC 特性	1320
41.5	ADC12 特性	1320

41.6	TSN 特性	1329
41.7	OSC 停止検出特性	1329
41.8	POR と LVD の特性	1329
41.9	フラッシュメモリ特性	1334
41.9.1	コードフラッシュメモリ特性	1334
41.9.2	データフラッシュメモリ特性	1336
41.10	シリアルワイヤデバッグ (SWD)	1338
付録 1.	各プロセスモードのポート状態	1340
付録 2.	外形寸法図	1343
付録 3.	I/O レジスタ	1348
3.1	周辺機能のベースアドレス	1348
3.2	アクセスサイクル	1349

Renesas RA2L2 グループ ユーザーズマニュアル

超低消費電力 48 MHz Arm® Cortex®-M23 コア、最大 128 KB のコードフラッシュメモリ、16 KB の SRAM、USB 2.0 フルスピードモジュール (USBFS)、USB Type-C® インタフェース (USBCC)、12 ビット A/D コンバータ、セキュリティおよびセーフティ機能

特長

■ Arm Cortex-M23 コア

- Armv8-M アーキテクチャ
- 最高動作周波数: 48 MHz
- Arm メモリプロテクションユニット (Arm MPU) (8 領域)
- デバッグ&トレース: DWT、FPB、CoreSight™ MTB-M23
- CoreSight デバッグポート: SW-DP

■ メモリ

- 最大 128 KB のコードフラッシュメモリ
- 4 KB のデータフラッシュメモリ (100,000 回のプログラム/イレース (P/E) サイクル)
- 16 KB の SRAM
- メモリプロテクションユニット (MPU)
- 128 ビットのユニーク ID

■ 接続性

- シリアルコミュニケーションインタフェース (SCI) × 4
 - 調歩同期式インタフェース
 - 8 ビットクロック同期式インタフェース
 - 簡易 IIC
 - 簡易 SPI
 - スマートカードインタフェース
- シリアルペリフェラルインタフェース (SPI) × 1
- I3C バスインタフェース (I3C) × 1
- USB 2.0 フルスピードモジュール (USBFS) × 1
- USB Type-C インタフェース (USBCC) × 1
- CAN モジュール (CAN) × 1
- 拡張シリアルサウンドインタフェース (SSIE) × 1
- シリアルインタフェース UARTA (UARTA) × 2

■ アナログ

- 12 ビット A/D コンバータ (ADC12)
- 温度センサ回路 (TSN)

■ タイマ

- 32 ビット汎用 PWM タイマ (GPT32) × 1
- 16 ビット汎用 PWM タイマ (GPT16) × 6
- 低消費電力非同期汎用タイマ (AGTW) × 2
- ウォッチドッグタイマ (WDT)

■ セーフティ

- SRAM のパリティエラー検査
- フラッシュ領域の保護
- ADC 自己診断機能
- クロック周波数精度測定回路 (CAC)
- 巡回冗長検査 (CRC) 演算器
- データ演算回路 (DOC)
- GPT 用のポートアウトプットイネーブル (POEG)
- 独立ウォッチドッグタイマ (IWDT)
- GPIO リードバックレベル検出
- レジスタライトプロテクション
- メインクロック発振器停止検出
- 不正メモリアクセス検出

■ セキュリティ

- 真性乱数生成器 (TRNG)

■ システムおよび電源管理

- 低消費電力モード
- リアルタイムクロック (RTC)
- イベントリンクコントローラ (ELC)
- データトランスファコントローラ (DTC)
- キー割り込み機能 (KINT)
- パワーオンリセット
- 低電圧検出機能 (LVD) の設定可能

■ マルチクロックソース

- メインクロック発振器 (MOSC) (1~20 MHz)
- サブクロック発振器 (SOSC) (32.768 kHz)

- 高速オンチップオシレータ (HOCO) (24/32/48/64 MHz)
- 中速オンチップオシレータ (MOCO) (8 MHz)
- 低速オンチップオシレータ (LOCO) (32.768 kHz)
- HOCO/MOCO/LOCO に対するクロックトリム機能
- IWDI 専用オンチップオシレータ (15 kHz)
- クロックアウトのサポート

■ 最大 54 本の汎用入出力ポート内蔵

- 5 V トレランス、オープンドレイン、入力プルアップ

■ 動作電圧

- VCC: 1.6~5.5 V

■ 動作温度およびパッケージ

- Ta = -40 °C ~ +105 °C
 - 64 ピン LQFP (10 mm × 10 mm、0.5 mm ピッチ)
 - 48 ピン LQFP (7 mm × 7 mm、0.5 mm ピッチ)
 - 48 ピン HWQFN (7 mm × 7 mm、0.5 mm ピッチ)
 - 32 ピン LQFP (7 mm × 7 mm、0.8 mm ピッチ)
 - 32 ピン HWQFN (5 mm × 5 mm、0.5 mm ピッチ)
- Ta = -40 °C ~ +125 °C
 - 64 ピン LQFP (10 mm × 10 mm、0.5 mm ピッチ)
 - 48 ピン LQFP (7 mm × 7 mm、0.5 mm ピッチ)
 - 48 ピン HWQFN (7 mm × 7 mm、0.5 mm ピッチ)
 - 32 ピン LQFP (7 mm × 7 mm、0.8 mm ピッチ)
 - 32 ピン HWQFN (5 mm × 5 mm、0.5 mm ピッチ)

1. 概要

MCU は、さまざまなシリーズのソフトウェアおよび端子と互換性のある Arm®ベースの 32 ビットコアを統合しています。同じ一連のルネサス周辺デバイスを共有することで、設計の拡張性が高まります。

本 MCU は高効率な Arm Cortex®-M23 32 ビットコアを内蔵しており、特にコスト重視かつ低消費電力のアプリケーションへの適合性が高いです。本 MCU には以下の特長があります。

- 最大 128 KB のコードフラッシュメモリ
- 16-KB SRAM
- USB 2.0 フルスピードモジュール (USBFS)
- USB Type-C インタフェース (USBCC)
- 12 ビット A/D コンバータ (ADC12)
- セキュリティ機能

1.1 機能の概要

表 1.1 Arm コア

機能	機能の説明
Arm Cortex-M23 コア	● 最高動作周波数 : 48 MHz ● Arm Cortex-M23 コア : – リビジョン : r1p0-00rel0 – Armv8-M アーキテクチャプロファイル – シングルサイクル整数乗算器 – 19 サイクル整数除算器 ● Arm メモリプロテクションユニット (Arm MPU) : – Armv8 保護メモリシステムアーキテクチャ – 8 つの保護領域 ● SysTick タイマ : – SYSTICCLK (LOCO) または ICLK による駆動

表 1.2 メモリ

機能	機能の説明
コードフラッシュメモリ	最大 128 KB のコードフラッシュメモリ。 「 38. フラッシュメモリ 」を参照してください。
データフラッシュメモリ	4 KB のデータフラッシュメモリ。 「 38. フラッシュメモリ 」を参照してください。
オプション設定メモリ	オプション設定メモリは、MCU のリセット後の状態を決定します。 「 6. オプション設定メモリ 」を参照してください。
SRAM	パリティビットを備えた高速 SRAM を内蔵しています。 「 37. SRAM 」を参照してください。

表 1.3 システム (1/2)

機能	機能の説明
動作モード	2 種類の動作モード : ● シングルチップモード ● SCI ブートモード 「 3. 起動モード 」を参照してください。
リセット	本 MCU は、12 種類のリセット (RES 端子リセット、パワーオンリセット、独立ウォッチドッグタイマリセット、ウォッチドッグタイマリセット、電圧監視 0/1/2 リセット、SRAM パリティエラーリセット、バスマスタ/スレーブ MPU エラーリセット、CPU スタックポインタエラーリセット、ソフトウェアリセット) をサポートしています。 「 5. リセット 」を参照してください。

表 1.3 システム (2/2)

機能	機能の説明
低電圧検出回路 (LVD)	低電圧検出 (LVD) モジュールは、VCC 端子への入力電圧レベルを監視します。検出レベルはレジスタ設定で選択できます。LVD モジュールは、3 つの独立した電圧レベル検出回路 (LVD0, LVD1, LVD2) から構成されています。LVD0、LVD1、および LVD2 は VCC 端子への入力電圧レベルを測定します。LVD のレジスタは、アプリケーションの設定により、さまざまな電圧しきい値で VCC 端子への入力電圧の変動の検出を設定できます。 「7. 低電圧検出回路 (LVD)」を参照してください。
クロック	- メインクロック発振器 (MOSC) - サブクロック発振器 (SOSC) - 高速オンチップオシレータ (HOCO) - 中速オンチップオシレータ (MOCO) - 低速オンチップオシレータ (LOCO) - IWDT 専用オンチップオシレータ - クロックアウトのサポート 「8. クロック発生回路」を参照してください。
クロック周波数精度測定回路 (CAC)	クロック周波数精度測定回路 (CAC) は、測定の対象となるクロック (測定対象クロック) に対して、測定の基準となるクロック (測定基準クロック) で生成した時間内のクロックのパルスを数え、そのパルス数が許容範囲内にあるか否かで精度を判定します。測定終了時、または測定基準クロックで生成した時間内のパルスの数が許容範囲内にない時、割り込み要求が発生します。 「9. クロック周波数精度測定回路 (CAC)」を参照してください。
割り込みコントローラユニット (ICU)	割り込みコントローラユニット (ICU) は、ネスト型ベクタ割り込みコントローラ (NVIC) およびデータトランスファコントローラ (DTC) モジュールにリンクされるイベント信号を制御します。ICU はノンマスカブル割り込みも制御します。 「12. 割り込みコントローラユニット (ICU)」を参照してください。
キー割り込み機能 (KINT)	キー割り込み機能 (KINT) は、キー割り込み入力端子の立ち上がりエッジまたは立ち下がりエッジが検出されると、キー割り込みを生成します。 「18. キー割り込み機能 (KINT)」を参照してください。
低消費電力モード	クロック分周器の設定、モジュールストップ設定、通常動作時の電力制御モード選択、低消費電力モードへの移行など、さまざまな方法で消費電力を低減できます。 「10. 低消費電力モード」を参照してください。
レジスタライトプロテクション	レジスタライトプロテクション機能は、ソフトウェアエラーによって重要なレジスタが書き換えられないように保護します。保護するレジスタは、プロテクトレジスタ (PRCR) で設定します。 「11. レジスタライトプロテクション」を参照してください。
メモリプロテクションユニット (MPU)	本 MCU は、4 つのメモリプロテクションユニット (MPU) と、CPU スタックポインタモニタ機能を備えています。 「14. メモリプロテクションユニット (MPU)」を参照してください。
ウォッチドッグタイマ (WDT)	ウォッチドッグタイマ (WDT) は 14 ビットのダウンカウンタです。システムが暴走すると WDT をリフレッシュできなくなるため、カウンタがアンダーフローした際に MCU をリセットするのに使用できます。さらに、WDT はノンマスカブル割り込み、アンダーフロー割り込み、またはウォッチドッグタイマリセットを発生させるためにも使用できます。 「23. ウォッチドッグタイマ (WDT)」を参照してください。
独立ウォッチドッグタイマ (IWDT)	独立ウォッチドッグタイマ (IWDT) は 14 ビットのダウンカウンタで、カウンタのアンダーフローを防止するために定期的に点検する必要があります。IWDT には、MCU をリセットする機能やノンマスカブル割り込みまたはアンダーフロー割り込みを発生させる機能があります。このタイマは独立した専用クロックソースで動作するため、システム暴走時にフェイルセーフメカニズムとして、MCU を既知の状態に復帰させる際に特に有用です。IWDT は、レジスタのリセット、アンダーフロー、リフレッシュエラー、またはカウント値のリフレッシュにより自動的にトリガできます。 「24. 独立ウォッチドッグタイマ (IWDT)」を参照してください。

表 1.4 イベントリンク

機能	機能の説明
イベントリンクコントローラ (ELC)	イベントリンクコントローラ (ELC) は、さまざまな周辺モジュールで発生するイベント要求をソース信号として使用し、それらのモジュールを別のモジュールと接続することによって、CPU を介せずにモジュール間の直接リンクを実現します。 「16. イベントリンクコントローラ (ELC)」を参照してください。

表 1.5 ダイレクトメモリアクセス

機能	機能の説明
データトランスファコントローラ (DTC)	データトランスファコントローラ (DTC) は、割り込み要求によって起動するとデータ転送を行います。 「15. データトランスファコントローラ (DTC)」を参照してください。

表 1.6 タイマ

機能	機能の説明
汎用 PWM タイマ (GPT)	汎用 PWM タイマ (GPT) は、GPT32 × 1 チャネルの 32 ビットタイマおよび GPT16 × 6 チャネルの 16 ビットタイマにより構成されます。PWM 波形はアップカウンタ、ダウンカウンタ、またはその両方を制御することにより生成が可能です。さらに、ブラシレス DC モーターを制御するために、PWM 波形の生成が可能です。GPT は、汎用タイマとしても使用できます。 「20. 汎用 PWM タイマ (GPT)」を参照してください。
GPT 用のポートアウトプットイネーブル (POEG)	ポートアウトプットイネーブル (POEG) は、以下の方法のいずれかにより、汎用 PWM タイマ (GPT) の出力端子を出力禁止状態にすることが可能です。 「19. GPT 用のポートアウトプットイネーブル (POEG)」を参照してください。
低消費電力非同期汎用タイマ (AGTW)	低消費電力非同期汎用タイマ (AGTW) は、パルス出力、外部パルスの幅または周期の測定、および外部イベントのカウントに利用可能な 32 ビットのタイマです。このタイマは、リロードレジスタとダウンカウンタで構成されています。これらのリロードレジスタとダウンカウンタは、同一アドレスに配置され、AGTW レジスタでアクセス可能です。 「21. 低消費電力非同期汎用タイマ (AGTW)」を参照してください。
リアルタイムクロック (RTC)	RTC には、通常動作モードと低消費電力クロックモードの 2 種類の動作モードがあります。それぞれの動作モードにおいて、RTC はカレンダーカウントモードとバイナリカウントモードの 2 種類のカウントモードがあり、レジスタの設定を切り替えることにより使用します。カレンダーカウントモードでは、RTC は 2000 年から 2099 年の 100 年間のカレンダーを保持し、うるう年の日付を自動補正します。バイナリカウントモードでは、RTC は秒をカウントし、その情報をシリアル値として保持します。バイナリカウントモードは、西暦以外のカレンダーに使用可能です。 「22. リアルタイムクロック (RTC)」を参照してください。

表 1.7 通信インタフェース (1/2)

機能	機能の説明
シリアルコミュニケーションインタフェース (SCI)	シリアルコミュニケーションインタフェース (SCI) × 4 チャネルには、調歩同期式および同期式のシリアルインタフェースがあります。 - 調歩同期式インタフェース (UART および調歩同期式通信インタフェースアダプタ (ACIA)) 8 ビットクロック同期式インタフェース - 簡易 IIC (マスタのみ) - 簡易 SPI - スマートカードインタフェース スマートカードインタフェースは、電子信号と伝送プロトコルに関して ISO/IEC 7816-3 規格に準拠しています。SCIn (n = 0) は FIFO バッファを内蔵しており、連続した全二重通信が可能です。また、内蔵のボーレートジェネレータを用いて、データ転送速度の個別設定が可能です。 「27. シリアルコミュニケーションインタフェース (SCI)」を参照してください。
I3C バスインタフェース (I3C)	I3C バスインタフェース (I3C) には 1 つのチャネルがあります。I3C モジュールは、NXP 社の I ² C (Inter-Integrated Circuit) および MIPI 社の I3C バスインタフェース方式に準拠しており、それらのサブセット機能を備えています。 「28. I3C バスインタフェース (I3C)」を参照してください。
シリアルペリフェラルインタフェース (SPI)	シリアルペリフェラルインタフェース (SPI) には 1 個のチャネルがあります。SPI によって、複数のプロセッサおよび周辺デバイスとの高速な全二重同期式シリアル通信が可能です。 「30. シリアルペリフェラルインタフェース (SPI)」を参照してください。
Controller Area Network (CAN)	CAN (Controller Area Network) モジュールは、電磁的にノイズの高いアプリケーション内で、メッセージベースのプロトコルを使用して複数のスレーブとマスタの間でデータを送信および受信します。このモジュールは、ISO 11898-1 (CAN 2.0A/CAN 2.0B) 規格に準拠し、最大 32 個のメールボックスに対応します。これらのメールボックスは、通常のメールボックスおよび FIFO モードで送信または受信用に設定できます。標準 (11 ビット) と拡張 (29 ビット) の両方のメッセージングフォーマットに対応しています。CAN モジュールには外付け CAN トランシーバが必要です。 「29. CAN (Controller Area Network) モジュール」を参照してください。

表 1.7 通信インタフェース (2/2)

機能	機能の説明
USB 2.0 フルスピードモジュール (USBFS)	デバイスコントローラとして動作可能な USB2.0 フルスピードモジュール (USBFS) です。このモジュールは、ユニバーサルシリアルバス規格 2.0 のフルスピード転送をサポートしています。また USB トランシーバを内蔵しており、ユニバーサルシリアルバス規格 2.0 で定義されている全転送タイプに対応しています。USB はデータ転送用にバッファメモリを内蔵し、最大 10 本のパイプを使用できます。パイプ 1~9 に対しては、通信を行う周辺デバイスやユーザーシステムに合わせた任意のエンドポイント番号の割り付けが可能です。 「 25. USB2.0 フルスピードモジュール (USBFS) 」を参照してください。
USB Type-C インタフェース (USBCC)	モジュールは、Universal Serial Bus Type-C Cable and Connector Specification Release 2.2 に定義されている USB 2.0 の USB Type-C コネクタ (Sink/UFP のみ) をサポートし、モジュールは VBUS の現在の供給能力 (既定/1.5A/3.0A) を検出できます。 「 26. USB Type-C インタフェース 」を参照してください。
シリアルインタフェース UARTA (UARTA)	シリアルインタフェース UARTA (UARTA) には 2 つのチャネルがあります。UARTA は全二重非同期シリアル通信が可能です。 「 31. シリアルインタフェース UARTA (UARTA) 」を参照してください。
拡張シリアルサウンドインタフェース (SSIE)	拡張シリアルサウンドインタフェース (SSIE) 周辺機能は、I2S/モノラル/TDM オーディオデータを送信するため、デジタルオーディオデバイスをシリアルバス経由で接続する機能を提供しています。SSIE は最高 32 MHz のオーディオクロック周波数をサポートしており、各種アプリケーションに適合するスレーブまたはマスタレシーバ/トランスミッタ/トランシーバとして動作します。SSIE はレシーバとトランスミッタに 32 段 FIFO バッファを内蔵し、割り込みおよび DTC 駆動によるデータ送受信をサポートしています。 「 32. 拡張シリアルサウンドインタフェース (SSIE) 」を参照してください。

表 1.8 アナログ機能

機能	機能の説明
12 ビット A/D コンバータ (ADC12)	逐次比較方式の 12 ビット A/D コンバータを内蔵しています。最大 17 チャンネルのアナログ入力を選択可能です。変換には温度センサ出力および内部基準電圧を選択できます。 「 34. 12 ビット A/D コンバータ (ADC12) 」を参照してください。
温度センサ (TSN)	デバイス動作の信頼性確保のため、内蔵されている温度センサ (TSN) でチップの温度を測定し、監視します。センサはチップの温度と正比例する電圧を出力します。チップ温度と出力電圧はほとんどリニアの関係にあります。出力電圧は ADC12 で変換されてから、末端の応用機器で使用できます。 「 35. 温度センサ回路 (TSN) 」を参照してください。

表 1.9 データ処理

機能	機能の説明
巡回冗長検査 (CRC) 演算器	巡回冗長検査 (CRC: Cyclic Redundancy Check) は、CRC コードを生成してデータエラーを検出します。LSB ファーストまたは MSB ファーストでの通信用に、CRC 演算結果のビットオーダーを切り替えることができます。さらに、さまざまな CRC 生成多項式を使用できます。スヌープ機能により、特定のアドレスに対するアクセスを監視できます。この機能は、シリアル送信バッファへの書き込みとシリアル受信バッファからの読み出しを監視する場合など、特定のイベントで CRC コードの自動生成が必要となるアプリケーションで役立ちます。 「 33. 巡回冗長検査 (CRC) 」を参照してください。
データ演算回路 (DOC)	データ演算回路 (DOC) は、16 ビットのデータを比較、加算、および減算します。選択した条件が適用される場合、16 ビットのデータが比較され、割り込みを生成可能です。 「 36. データ演算回路 (DOC) 」を参照してください。

表 1.10 セキュリティ

機能	機能の説明
真性乱数生成器 (TRNG)	「 39. 真性乱数生成器 (TRNG) 」を参照してください。

表 1.11 I/O ポート

機能	機能の説明
I/O ポート	● 64 ピン LQFP 用 I/O ポート – 入出力端子 : 51 – 入力端子 : 3 – プルアップ抵抗 : 51 – N チャネルオープンドレイン出力 : 38 – 5V トレランス : 7 ● 48 ピン LQFP/HWQFN 用 I/O ポート – 入出力端子 : 35 – 入力端子 : 3 – プルアップ抵抗 : 35 – N チャネルオープンドレイン出力 : 24 – 5V トレランス : 7 ● 32 ピン LQFP/HWQFN 用 I/O ポート – 入出力端子 : 21 – 入力端子 : 3 – プルアップ抵抗 : 21 – N チャネルオープンドレイン出力 : 13 – 5V トレランス : 5

1.2 ブロック図

図 1.1 に、本 MCU のスーパーセットのブロック図を示します。グループ内の個々のデバイスは、その機能のサブセットを持つ場合があります。




図 1.1 ブロック図

1.3 型名

図 1.2 に、メモリ容量およびパッケージタイプを含む製品の型名情報を示します。表 1.12 に、製品一覧表を示します。




図 1.2 型名の読み方

表 1.12 製品一覧

製品型名	パッケージコード	コードフラッシュ	データフラッシュ	SRAM	動作温度
R7FA2L2094CFM	PLQP0064KB-C	128	4	16	-40～+125 °C
R7FA2L2094CFL	PLQP0048KB-B				
R7FA2L2094CFJ	PLQP0032GB-A				
R7FA2L2094CNE	PWQN0048KC-A				
R7FA2L2094CNH	PWQN0032KE-A				
R7FA2L2093CFM	PLQP0064KB-C				-40～+105 °C
R7FA2L2093CFL	PLQP0048KB-B				
R7FA2L2093CFJ	PLQP0032GB-A				
R7FA2L2093CNE	PWQN0048KC-A				
R7FA2L2093CNH	PWQN0032KE-A				
R7FA2L2074CFM	PLQP0064KB-C	64	4	16	-40～+125 °C
R7FA2L2074CFL	PLQP0048KB-B				
R7FA2L2074CFJ	PLQP0032GB-A				
R7FA2L2074CNE	PWQN0048KC-A				
R7FA2L2074CNH	PWQN0032KE-A				
R7FA2L2073CFM	PLQP0064KB-C				-40～+105 °C
R7FA2L2073CFL	PLQP0048KB-B				
R7FA2L2073CFJ	PLQP0032GB-A				
R7FA2L2073CNE	PWQN0048KC-A				
R7FA2L2073CNH	PWQN0032KE-A				

1.4 機能の比較

表 1.13 機能の比較

型名		R7FA2L209xCFM	R7FA2L207xCFM	R7FA2L209xCFL R7FA2L209xCNE	R7FA2L207xCFL R7FA2L207xCNE	R7FA2L209xCFJ R7FA2L209xCNH	R7FA2L207xCFJ R7FA2L207xCNH
端子総数		64		48		32	
パッケージ		LQFP		LQFP/HWQFN		LQFP/HWQFN	
コードフラッシュメモリ		128 KB	64 KB	128 KB	64 KB	128 KB	64 KB
データフラッシュメモリ		4 KB		4 KB		4 KB	
SRAM (パリティ)		16 KB		16 KB		16 KB	
システム	CPU クロック	48 MHz		48 MHz		48 MHz	
	サブクロック発振器	あり		あり		あり	
	ICU	あり		あり		あり	
	KINT	8		5		4	
イベントコントロール	ELC	あり		あり		あり	
DMA	DTC	あり		あり		あり	
タイマ	GPT32	1 (PWM 出力 : 2)		1 (PWM 出力 : 2)		1 (PWM 出力 : 2)	
	GPT16	6 (PWM 出力 : 12)		6 (PWM 出力 : 12)		6 (PWM 出力 : 7)	
	AGTW	2		2		2	
	RTC	あり		あり		あり	
	WDT/IWDT	あり		あり		あり	
通信	SCI	4		4		3	
	I3C	1		1		1	
	SPI	1		1		1	
	CAN	1		1		1	
	SSIE	1		1		1	
	UARTA	2		2		2	
	USBFS	1		1		1	
	USBCC	1		1		1	
アナログ	ADC12	17		13		10	
	TSN	あり		あり		あり	
データ処理	CRC	あり		あり		あり	
	DOC	あり		あり		あり	
セキュリティ		TRNG		TRNG		TRNG	
I/O ポート	入出力端子	51		35		21	
	入力端子	3		3		3	
	プルアップ抵抗	51		35		21	
	N チャネルオープン ドレイン出力	38		24		13	
	5 V トレランス	7		7		5	

1.5 端子機能

表 1.14 端子機能 (1/3)

機能	信号	入出力	説明
電源	VCC	入力	電源端子。システムの電源に接続してください。この端子は 0.1 μ F のコンデンサを介して VSS に接続してください。コンデンサは端子近くに配置してください。
	VCL 端子	入出力	この端子は、内部電源を安定化するための平滑コンデンサを介して VSS 端子に接続してください。コンデンサは端子近くに配置してください。
	VSS	入力	グランド端子。システムの電源 (0 V) に接続してください。
クロック	XTAL	出力	水晶振動子用の接続端子。EXTAL 端子を通じて外部クロック信号の入力が可能です。
	EXTAL	入力	
	XCIN	入力	サブクロック発振器用の入出力端子。XCOUT と XCIN の間には、水晶振動子を接続してください。
	XCOUT	出力	
	CLKOUT	出力	クロック出力端子
動作モード制御	MD	入力	動作モード設定用の端子。この端子の信号レベルは、リセット解除時の動作モードの遷移中に変更しないでください。
システム制御	RES	入力	リセット信号入力端子。この端子が Low になると、MCU はリセット状態となります。
CAC	CACREF	入力	測定基準クロックの入力端子
オンチップデバッグ	SWDIO	入出力	シリアルワイヤデバッグデータの入出力端子
	SWCLK	入力	シリアルワイヤクロック端子
割り込み	NMI	入力	ノンマスカブル割り込み要求端子
	IRQ0~IRQ7	入力	マスカブル割り込み要求端子
GPT	GTETRG, GTETRGB	入力	外部トリガ入力端子
	GTIOcNA (n = 0, 4~9), GTIOcNB (n = 0, 4~9)	入出力	インプットキャプチャ、アウトプットコンペア、または PWM 出力端子
	GTIU	入力	ホールセンサ入力端子 U
	GTIV	入力	ホールセンサ入力端子 V
	GTIW	入力	ホールセンサ入力端子 W
	GTOUUP	出力	BLDC モーター制御用 3 相 PWM 出力 (正相 U 相)
	GTOULO	出力	BLDC モーター制御用 3 相 PWM 出力 (逆相 U 相)
	GTOVUP	出力	BLDC モーター制御用 3 相 PWM 出力 (正相 V 相)
	GTOVLO	出力	BLDC モーター制御用 3 相 PWM 出力 (逆相 V 相)
	GTOWUP	出力	BLDC モーター制御用 3 相 PWM 出力 (正相 W 相)
	GTOWLO	出力	BLDC モーター制御用 3 相 PWM 出力 (逆相 W 相)
AGTW	AGTEE0, AGTEE1	入力	外部イベント入力カインーブル信号
	AGTIO0, AGTIO1	入出力	外部イベント入力およびパルス出力端子
	AGTO0, AGTO1	出力	パルス出力端子
	AGTOA0, AGTOA1	出力	アウトプットコンペアマッチ A 出力端子
	AGTOB0, AGTOB1	出力	アウトプットコンペアマッチ B 出力端子
RTC	RTCOUT	出力	1 Hz または 64 Hz のクロック出力端子

表 1.14 端子機能 (2/3)

機能	信号	入出力	説明
SCI	SCKn (n = 0~2, 9)	入出力	クロック用の入出力端子 (クロック同期式モード)
	RXDn (n = 0~2, 9)	入力	受信データ用の入力端子 (調歩同期式モード/クロック同期式モード)
	TXDn (n = 0~2, 9)	出力	送信データ用の出力端子 (調歩同期式モード/クロック同期式モード)
	CTSn_RTSn (n = 0~2, 9)	入出力	送受信の開始制御用の入出力端子 (調歩同期式モード/クロック同期式モード)、アクティブ Low
	SCLn (n = 0~2, 9)	入出力	IIC クロック用の入出力端子 (簡易 IIC モード)
	SDAn (n = 0~2, 9)	入出力	IIC データ用の入出力端子 (簡易 IIC モード)
	SCKn (n = 0~2, 9)	入出力	クロック用の入出力端子 (簡易 SPI モード)
	MISO _n (n = 0~2, 9)	入出力	データのスレーブ送信用の入出力端子 (簡易 SPI モード)
	MOSI _n (n = 0~2, 9)	入出力	データのマスタ送信用の入出力端子 (簡易 SPI モード)
	SSn (n = 0~2, 9)	入力	チップセレクト入力端子 (簡易 SPI モード)、アクティブ Low
I3C	SCLn (n = 0)	入出力	クロック用の入出力端子
	SDAn (n = 0)	入出力	データ用の入出力端子
SPI	RSPCKA	入出力	クロック入出力端子
	SSLA0	入出力	スレーブ選択用の入出力端子
	SSLA1~SSLA3	出力	スレーブ選択用の出力端子
	MOSIA	入出力	マスタからの出力データ用の入出力端子
	MISOA	入出力	スレーブからの出力データ用の入出力端子
CAN	CRX0	入力	受信データ
	CTX0	出力	送信データ
USBFS	USB_DP	入出力	USB 内蔵トランシーバ D+端子。この端子は USB バスの D+端子に接続してください。
	USB_DM	入出力	USB 内蔵トランシーバ D-端子。この端子は USB バスの D-端子に接続してください。
	USB_VBUS	入力	USB ケーブル接続モニタ端子。USB バスの VBUS に接続してください。ファンクションコントローラ機能選択時の VBUS の接続/切断を検出できます。
USBCC	USB_VBUS	入力	USB ケーブル接続モニタ端子。USB バスの VBUS に接続してください。VBUS の接続/切断を検出できます。
	USB_CC1	入力	構成チャネル 1。この端子は、接続を検出し、USB Type-C ケーブルおよび接続の全体にわたってインタフェースを構成するために使用できます。
	USB_CC2	入力	構成チャネル 2。この端子は、接続を検出し、USB Type-C ケーブルおよび接続の全体にわたってインタフェースを構成するために使用できます。
UARTA	RXDAn (n = 0, 1)	入力	シリアルインタフェースのシリアルデータ入力端子
	TXDAn (n = 0, 1)	出力	シリアルインタフェースのシリアルデータ出力端子
	CLKAn (n = 0, 1)	出力	シリアルインタフェースのクロック出力端子
SSIE	SSIBCK0	入出力	SSIE シリアルビットクロック端子
	SSILRCK0/SSIFS0	入出力	LR クロック/フレーム同期端子
	SSITXD0	出力	シリアルデータ出力端子
	SSIRXD0	入力	シリアルデータ入力端子
	AUDIO_CLK	入力	オーディオ用の外部クロック端子 (入力オーバーサンプリングクロック)

表 1.14 端子機能 (3/3)

機能	信号	入出力	説明
アナログ電源	AVCC0	入力	ADC12 用のアナログ電源端子
	AVSS0	入力	ADC12 用のアナロググランド端子
	VREFH0	入力	ADC12 用のアナログ基準電圧源端子。ADC12 を使用しない場合は AVCC0 に接続してください。
	VREFL0	入力	ADC12 用のアナログ基準グランド端子。ADC12 を使用しない場合は AVSS0 に接続してください。
ADC12	AN000～AN010, AN017～AN022	入力	A/D コンバータで処理されるアナログ信号用の入力端子
	ADTRG0	入力	A/D 変換を開始する外部トリガ信号用の入力端子、アクティブ Low
KINT	KR00～KR07	入力	キー割り込み入力端子
I/O ポート	P000～P004, P010～P015	入出力	汎用入出力端子
	P100～P113	入出力	汎用入出力端子
	P200	入力	汎用入力端子
	P201, P204～P207, P212, P213	入出力	汎用入出力端子
	P214, P215	入力	汎用入力端子
	P300～P304	入出力	汎用入出力端子
	P400～P403, P407～P411	入出力	汎用入出力端子
	P500～P502	入出力	汎用入出力端子
	P912, P913	入出力	汎用入出力端子

1.6 ピン配置図

図 1.3～図 1.5 にピン配置図（上面図）を示します。




図 1.3 64 ピン LQFP のピン配置図（上面図）




図 1.4 48 ピン LQFP/QFN のピン配置図 (上面図)

注. QFN パッケージの製品では、電気的接続のない PCB のめっき部分に exposed die pad をはんだ付けしてください。




図 1.5 32 ピン LQFP/QFN のピン配置図（上面図）

注. QFN パッケージの製品では、電氣的接続のない PCB のめっき部分に exposed die pad をはんだ付けしてください。

1.7 端子一覧

表 1.15 端子一覧 (1/3)

端子番号			電源、システム、 クロック、デバッグ、 CAC	I/Oポート	タイマ				通信インターフェース								アナログ		HMI
LQFP 64ピン	LQFP/QFN 48ピン	LQFP/QFN 32ピン			AGTW	GPT_OPS、 POEG	GPT	RTC	CAN	SCI	I3C	SPI	SSIE	UARTA	USBFS、USBCC	ADC	割り込み		
1	1	—	CACREF_C	P400	AGTIO1_C	—	GTIOC9A_A	—	—	SCK0_B/ SCK1_B	SCL0_A	—	—	—	—	IRQ_0_A			
2	2	—	—	P401	—	GTETRGA_B	GTIOC9B_A	—	CRX0_B	CTS0_RT S0_B/ SS0_B/ TXD1_B/ MOSI1_B/ SDA1_B	SDA0_A	—	—	CLKA0_B	—	IRQ_5			
3	—	—	—	P402	AGTIO0_E / AGTIO1_D	—	—	—	CTX0_B	RxD1_B/ MISO1_B/ SCL1_B	—	—	—	RXDA0_B	—	IRQ_4			
4	—	—	—	P403	AGTIO0_F / AGTIO1_E	—	—	—	—	CTS1_RT S1_B/ SS1_B	—	—	—	TXDA0_B	—	—			
5	3	1	VCL	—	—	—	—	—	—	—	—	—	—	—	—	—			
6	4	2	XCIN	P215	—	—	—	—	—	—	—	—	—	—	—	—			
7	5	3	XCOUT	P214	—	—	—	—	—	—	—	—	—	—	—	—			
8	6	4	VSS	—	—	—	—	—	—	—	—	—	—	—	—	—			
9	7	5	XTAL	P213	—	GTETRGA_D	GTIOC0A_D	—	—	TXD1_A/ MOSI1_A/ SDA1_A	—	—	—	—	—	IRQ2_B			
10	8	6	EXTAL	P212	AGTEE1	GTETRGB_D	GTIOC0B_D	—	—	RxD1_A/ MISO1_A/ SCL1_A	—	—	—	—	—	IRQ3_B			
11	9	7	VCC	—	—	—	—	—	—	—	—	—	—	—	—	—			
12	—	—	—	P411	AGTOA1	GTOVUP_B	—	—	—	TXD0_B/ MOSI0_B/ SDA0_B	—	MOSIA_B	SSIBCK0_A	—	—	IRQ4_B			
13	—	—	—	P410	AGTOB1	GTOVLO_B	—	—	—	RxD0_B/ MISO0_B/ SCL0_B	—	MISOA_B	SSILRCK0 /SSIFS0_A	CLKA1_B	—	IRQ5_B			
14	10	—	—	P409	—	GTOWUP_B	—	—	—	—	—	—	SSITXD0_A	RXDA1_B	—	IRQ6_B			
15	11	—	—	P408	—	GTOWLO_B	—	—	—	CTS1_RT S1_D/ SS1_D	—	—	SSIRXD0_A	TXDA1_B	—	IRQ7_B			
16	12	8	—	—	—	—	—	—	—	—	—	—	—	—	USB_DM	—			
17	13	9	—	—	—	—	—	—	—	—	—	—	—	—	USB_DP	—			
18	14	10	—	P913	—	—	—	—	CRX0_D	—	SCL0_C	—	—	—	USB_CC1	IRQ5_D			
19	15	11	—	P912	—	—	—	—	CTX0_D	—	SDA0_C	—	—	—	USB_CC2	—			
20	16	12	—	P407	AGTIO0_C	—	—	RTCCOUT_A	—	CTS0_RT S0_D	—	—	SSIDATA0_B	—	USB_VBUS	ADTRG0_B			
21	17	—	—	P207	—	—	—	—	—	—	—	—	SSIBCK0_B	—	—	—			
22	18	—	—	P206	—	GTIU_A	—	—	—	RxD0_D/ MISO0_D/ SCL0_D	—	—	SSILRCK0 /SSIFS0_B	—	—	IRQ0			
23	—	—	CLKOUT_A	P205	AGTO1	GTIV_A	—	—	—	TXD0_D/ MOSI0_D/ SDA0_D/ CTS9_RT S9_A/ SS9_A	—	—	SSITXD0_B	—	—	IRQ1			
24	—	—	CACREF_A	P204	AGTIO1_A	GTIW_A	—	—	—	SCK0_D/ SCK9_A	—	—	SSIRXD0_B	—	—	—			
25	19	13	RES	—	—	—	—	—	—	—	—	—	—	—	—	—			
26	20	14	MD	P201	—	—	—	—	—	—	—	—	—	—	—	—			
27	21	15	—	P200	—	—	—	—	—	—	—	—	—	—	—	NMI			
28	—	—	—	P304	—	—	—	—	—	—	—	—	—	—	—	—			
29	—	—	—	P303	—	—	—	—	—	—	—	—	—	—	—	—			
30	22	—	—	P302	—	GTOUUP_A	GTIOC7A_A	—	—	TXD2_A/ MOSI2_A/ SDA2_A	—	—	—	—	—	IRQ5_A			

表 1.15 端子一覧 (2/3)

端子番号			電源、システム、 クロック、デバッグ、 CAC	I/Oポート	タイマ				通信インターフェース								アナログ	HMI
LQFP 64ピン	LQFP/QFN 48ピン	LQFP/QFN 32ピン			AGTW	GPT_OPS、 POEG	GPT	RTC	CAN	SCI	I3C	SPI	SSIE	UARTA	USBFS、USBCC	ADC	割り込み	
31	23	—	—	P301	AGTIO0_D	GTOULO_A	GTIOC7B_A	—	—	RxD2_A/ MISO2_A/ SCL2_A/ CTS9_RT S9_D/ SS9_D	—	—	—	—	—	IRQ6_A		
32	24	16	SWCLK	P300	AGTIO0_B	GTOUUP_C	GTIOC0A_A	—	—	—	—	—	CLKA0_A	—	—	—		
33	25	17	SWDIO	P108	AGTOA1_B	GTOULO_C	GTIOC0B_A	—	—	CTS9_RT S9_B/ SS9_B	—	—	SSIDATA0_A	RXDA0_A	—	—		
34	26	18	CLKOUT_B	P109	AGTIO1_B	GTOVUP_A	GTIOC4A_A	—	CRX0_A	SCK1_E/ TXD9_B/ MOSI9_B/ SDA9_B	SCL0_B	—	AUDIO_C LK_A	TXDA0_A	—	IRQ5_E		
35	27	19	—	P110	AGTOB0_B	GTOVLO_A	GTIOC4B_A	RTCOUT_B	CTX0_A	CTS2_RT S2_B/ SS2_B/ RxD9_B/ MISO9_B/ SCL9_B	SDA0_B	—	—	—	—	IRQ3_A		
36	28	—	—	P111	AGTOA0	—	GTIOC6A_A	—	—	SCK2_B/ SCK9_B	—	—	—	—	—	IRQ4_A		
37	29	20	—	P112	AGTOB0	—	GTIOC6B_A	—	—	SCK1_D/ TXD2_B/ MOSI2_B/ SDA2_B	—	—	AUDIO_C LK_B	—	ADTRG0_C	—		
38	—	—	—	P113	—	—	—	—	—	—	—	—	—	—	—	—		
39	30	—	VCC	—	—	—	—	—	—	—	—	—	—	—	—	—		
40	31	—	VSS	—	—	—	—	—	—	—	—	—	—	—	—	—		
41	—	—	—	P107	—	—	—	—	—	—	—	—	—	—	—	KR07		
42	—	—	—	P106	—	—	—	—	—	—	—	SSLA3_A	—	—	—	KR06		
43	—	—	—	P105	—	GTETRGA_C	GTIOC4A_B	—	—	—	—	SSLA2_A	—	—	—	KR05/ IRQ0_B		
44	32	—	—	P104	—	GTETRGB_B	GTIOC4B_B	—	—	RxD0_C/ MISO0_C/ SCL0_C	—	SSLA1_A	—	—	—	KR04/ IRQ1_B		
45	33	21	—	P103	—	GTOWUP_A	GTIOC5A_A	—	CRX0_C	CTS0_RT S0_A/ SS0_A	—	SSLA0_A	SSIBCK0_C	—	—	AN019 KR03/ IRQ5_F		
46	34	22	—	P102	AGTO0	GTOWLO_A	GTIOC5B_A	—	CTX0_C	SCK0_A/ TXD2_D/ MOSI2_D/ SDA2_D	—	RSPCKA_A	SSILRCK0/ SSIFS0_C	—	—	ADTRG0_A/ AN020 KR02		
47	35	23	—	P101	AGTEE0	GTETRGB_A	GTIOC8A_A	—	—	TXD0_A/ MOSI0_A/ SDA0_A/ CTS1_RT S1_A/ SS1_A	—	MOSIA_A	SSITXD0_C	—	—	AN021 KR01/ IRQ1_A		
48	36	24	—	P100	AGTIO0_A	GTETRGA_A	GTIOC8B_A	—	—	RxD0_A/ MISO0_A/ SCL0_A/ SCK1_A	—	MISOA_A	SSIRXD0_C	—	—	AN022 KR00/ IRQ2_A		
49	37	—	—	P500	—	GTIU_B	GTIOC5A_B	—	—	—	—	—	AUDIO_C LK_C	CLKA1_A	—	—		
50	—	—	—	P501	—	GTIV_B	GTIOC5B_B	—	—	TXD1_C/ MOSI1_C/ SDA1_C	—	—	—	—	—	AN017 —		
51	—	—	—	P502	—	GTIW_B	—	—	—	RxD1_C/ MISO1_C/ SCL1_C	—	—	—	—	—	AN018 —		
52	38	25	—	P015	—	GTETRGB_E	—	—	—	—	—	—	—	RXDA1_A	—	AN010 IRQ7_A		
53	39	26	—	P014	—	GTETRGA_E	—	—	—	—	—	—	—	TXDA1_A	—	AN009 IRQ6_C		
54	40	27	—	P013	—	—	—	—	—	—	—	—	—	—	—	AN008 IRQ4_C		
55	41	28	—	P012	—	—	—	—	—	—	—	—	—	—	—	AN007 IRQ1_C		
56	42	29	AV/CC0	—	—	—	—	—	—	—	—	—	—	—	—	—		
57	43	30	AV/SS0	—	—	—	—	—	—	—	—	—	—	—	—	—		
58	44	31	VREFL0	P011	—	—	—	—	—	—	—	—	—	—	—	AN006 IRQ0_C		

表 1.15 端子一覧 (3/3)

端子番号					タイマ				通信インタフェース							アナログ	HMI
LQFP 64 ピン	LQFP/QFN 48 ピン	LQFP/QFN 32 ピン			AGTW	GPT_OPS、 POEG	GPT	RTC	CAN	SCI	I3C	SPI	SSIE	UARTA	USBFS、USBCC	ADC	割り込み
59	45	32	VREFH0	P010	—	—	—	—	—	—	—	—	—	—	—	AN005	IRQ5_C
60	—	—	—	P004	—	—	—	—	—	—	—	—	—	—	—	AN004	IRQ3
61	—	—	—	P003	—	—	—	—	—	—	—	—	—	—	—	AN003	—
62	46	—	—	P002	—	—	—	—	—	—	—	—	—	—	—	AN002	IRQ2
63	47	—	—	P001	—	—	—	—	—	—	—	—	—	—	—	AN001	IRQ7
64	48	—	—	P000	—	—	—	—	—	—	—	—	—	—	—	AN000	IRQ6

注. いくつかの端子名には、_A、_B、_C、_D、_E、および_F という接尾語が付加されています。これらの接尾語は、機能の割り当て時には無視できます。

2. CPU

本 MCU は、Arm®Cortex®-M23 CPU コアをベースにしています。

2.1 概要

2.1.1 CPU

- Arm Cortex-M23
 - リビジョン : r1p0-00rel0
 - Armv8-M アーキテクチャプロファイル
 - メイン拡張機能は非実装
 - シングルサイクル整数乗算器
 - 19 サイクル整数除算器
- メモリプロテクションユニット (MPU)
 - Armv8 保護メモリシステムアーキテクチャ
 - 8 つの保護領域
- SysTick タイマ
 - SYSTICCLK (LOCO) または ICLK による駆動

詳細は、「[2.8. 参考資料](#)」の参考資料 1.および参考資料 2.を参照してください。

2.1.2 デバッグ

- Arm® CoreSight™ MTB-M23
 - リビジョン : r0p0-00rel0
 - バッファサイズ : 16 KB MTB SRAM のうち 1 KB
- データウォッチポイントユニット (DWT)
 - ウォッチポイント用の 2 つのコンパレータ
- フラッシュパッチおよびブレークポイントユニット (FPB)
 - 4 つの命令コンパレータ
- CoreSight デバッグアクセスポート (DAP)
 - シリアルワイヤデバッグポート (SW-DP)
- デバッグレジスタモジュール (DBGREG)
 - リセットコントロール
 - ストップコントロール

詳細は、「[2.8. 参考資料](#)」の参考資料 1.および参考資料 2.を参照してください。

2.1.3 動作周波数

MCU の動作周波数は以下のとおりです。

- CPU : 最高 48 MHz
- シリアルワイヤデバッグ (SWD) インタフェース : 最高 12.5 MHz

2.1.4 ブロック図

[図 2.1](#) に Cortex-M23 CPU のブロック図を示します。




図 2.1 Cortex-M23 CPU のブロック図

2.2 実装オプション

表 2.1 に MCU の実装オプションを示します。

表 2.1 実装オプション (1/2)

オプション	実装
非セキュア MPU	あり (8 つの保護領域)
セキュア MPU	なし
セキュリティ拡張機能	なし
シングルサイクル乗算器	あり
除算器	あり (19 サイクル)
割り込み本数	32
ウェイクアップ割り込みコントローラ (WIC) の数	なし
クロストリガインタフェース (CTI)	なし
マイクロトレースバッファ (MTB)	あり
エンベデッドトレースマクロセル (ETM)	なし
シリアルワイヤマルチドロップサポート	なし
スリープモードパワーセーブ	スリープモードや他の低消費電力モードがサポートされています。詳細は、「10. 低消費電力モード」を参照してください。 注. SCB.SCR.SLEEPDEEP は無視されます。
エンディアン形式	リトルエンディアン

表 2.1 実装オプション (2/2)

オプション	実装
SysTick タイマ	あり
SYST_CALIB レジスタ (0x4000_0147)	ビット[31] = 0 ビット[30] = 1 ビット[29:24] = 0x00 ビット[23:0] = 0x000147 基準クロックが提供されている TENMS 値が不正確 予約 TENMS: (32768 × 10 ms) - 1/32.768 kHz = 326.66 (10 進数) = 327 (スケールを含む) = 0x000147
イベント入出力	なし
システムリセット要求出力	アプリケーション割り込みおよびリセットコントロールレジスタの SYSRESETREQ ビットによって CPU がリセットされます。
補助フォルト入力 (AUXFAULT)	なし

2.3 SWD インタフェース

表 2.2 に SWD 端子を示します。

表 2.2 SWD 端子

名称	入出力	機能	未使用時の端子処理
SWCLK	入力	シリアルワイヤクロック端子	プルアップ
SWDIO	入出力	シリアルワイヤデータ入出力端子	プルアップ

2.4 デバッグ機能

2.4.1 デバッグモードの定義

表 2.3 に、デバッグモードとその条件を示します。

表 2.3 デバッグモードとその条件

条件		モード	
エミュレータとの接続(注1)	SWD 認証	デバッグモード	デバッグ認証(注2)
未接続	—	ユーザーモード	禁止
接続	不合格	ユーザーモード	禁止
接続	合格	オンチップデバッグ (OCD) モード	許可

注 1. エミュレータとの接続は、SWJ-DP レジスタの CDBGPWUPREQ ビットの値で判別されます。このビットは OCD によってのみ書き込むことができます。なお、このビットの値は、DBGSTR.CDBGPWUPREQ ビットの読み出しによって確認できます。

注 2. デバッグ認証は、Armv8-M アーキテクチャによって定義されます。「許可」とは、侵入型と非侵入型の両方の CPU デバッグが許可されることを意味します。「禁止」とは、これらが両方とも許可されないことを意味します。

2.4.2 デバッグモードの影響

デバッグモードの影響を以下に示します。デバッグモードは CPU の内部および外部に影響を与えます。

2.4.2.1 低消費電力モード

すべての CoreSight デバッグコンポーネントは、CPU がソフトウェアスタンバイモードまたはスリープモードに遷移した場合でも、レジスタの設定値を格納することができます。ただし、これらの低消費電力モードにおいては、AHB-AP はオンチップデバッグ (OCD) アクセスに応答できません。CoreSight デバッグコンポーネントにアクセスするには、OCD は低消費電力モードが解除されるのを待つ必要があります。OCD は MCUCTRL レジスタの DBIRQ ビットを設定することで、低消費電力モードの解除を要求できます。詳細は、「[2.5.6.3. MCUCTRL : MCU コントロールレジスタ](#)」を参照してください。

2.4.2.2 リセット

OCD モードでは、一部のリセットは CPU 状態と DBGSTOPCR レジスタの設定内容に従います。

表 2.4 リセット／割り込みおよびモード設定

リセット／割り込み名称	オンチップデバッグ (OCD) モード時の制御	
	OCD ブレークモード	OCD RUN モード
RES 端子リセット	ユーザーモードと同じ	
パワーオンリセット	ユーザーモードと同じ	
独立ウォッチドッグタイマリセット／割り込み	発生しない(注1)	DBGSTOPCR レジスタの設定内容に従う
ウォッチドッグタイマリセット／割り込み	発生しない(注1)	DBGSTOPCR レジスタの設定内容に従う
電圧監視 0 リセット	DBGSTOPCR レジスタの設定内容に従う	
電圧監視 1 リセット／割り込み	DBGSTOPCR レジスタの設定内容に従う	
電圧監視 2 リセット／割り込み	DBGSTOPCR レジスタの設定内容に従う	
SRAM パリティエラーリセット／割り込み	DBGSTOPCR レジスタの設定内容に従う	
バスマスタ MPU エラーリセット／割り込み	ユーザーモードと同じ	
バスマスレーブ MPU リセット／割り込み	ユーザーモードと同じ	
スタックポインタエラーリセット／割り込み	ユーザーモードと同じ	
ソフトウェアリセット	ユーザーモードと同じ	

注. 「OCD ブレークモード」は CPU が停止していることを意味し、「OCD RUN モード」は停止していないことを意味します。

注 1. OCD ブレークモードでは IWDG/WDG は常に停止しています。

2.5 プログラマモデル

2.5.1 アドレス空間

本 MCU のデバッグシステムには、次の 2 つの CoreSight アクセスポート (AP) があります。

- AHB-AP：CPU バスマトリックスに接続され、CPU と同様にシステムアドレス空間にアクセスします。
- APB-AP：専用のアドレス空間（OCD アドレス空間）を持ち、OCDREG レジスタに接続します。

図 2.2 に AP 接続とアドレス空間のブロック図を示します。




図 2.2 SWD 認証のブロック図

デバッグ用に、DBGREG と OCDREG の 2 つのレジスタモジュールが存在します。DBGREG はシステムアドレス空間に配置され、エミュレータ、CPU、および本 MCU における他のバスマスタからアクセスが可能です。

OCDREG は OCD アドレス空間に配置され、エミュレータからのみアクセスが可能です。CPU と他のバスマスタは OCDREG レジスタにアクセスできません。

2.5.2 Cortex-M23 ペリフェラルアドレスマップ

システムアドレス空間において、Cortex-M23 コアには専用周辺バス (PPB) があります。このバスは CPU および OCD エミュレータからのみアクセスできます。表 2.5 に本 MCU のアドレスマップを示します。

表 2.5 Cortex-M23 ペリフェラルアドレスマップ

コンポーネント名	開始アドレス	終了アドレス	備考
DWT	0xE000_1000	0xE000_1FFF	「2.8. 参考資料」にある参考資料 2. を参照してください。
FPB	0xE000_2000	0xE000_2FFF	「2.8. 参考資料」にある参考資料 2. を参照してください。
SCS	0xE000_E000	0xE000_EFFF	「2.8. 参考資料」にある参考資料 2. を参照してください。

2.5.3 外部デバッグアドレスマップ

システムアドレス空間において、Cortex-M23 コアには外部デバッグコンポーネントがあります。これらのコンポーネントは、システムバスを介して CPU および他のバスマスタからアクセスできます。表 2.6 に Cortex-M23 外部デバッグコンポーネントのアドレスマップを示します。

表 2.6 外部デバッグコンポーネントのアドレスマップ

コンポーネント名	開始アドレス	終了アドレス	備考
MTB (SRAM 領域)	0x2000_4000	0x2000_7FFF	MTB はトレースバッファとして最大 1 KB を使用します。 「2.8. 参考資料」にある参考資料 6. を参照してください。
MTB (SFR 領域)	0x4001_9000	0x4001_9FFF	「2.8. 参考資料」にある参考資料 6. を参照してください。
ROM テーブル	0x4001_A000	0x4001_AFFF	「2.8. 参考資料」にある参考資料 6. を参照してください。

2.5.4 CoreSight ROM テーブル

本 MCU には、1 つの CoreSight ROM テーブルがあり、それはユーザー領域に実装されている全コンポーネントのリストです。

2.5.4.1 ROM エントリ

表 2.7 に ROM エントリを示します。OCD エミュレータはどのコンポーネントがシステムに実装されているかを判定するために、ROM エントリを使用できます。詳細は、参考資料 4. を参照してください。

表 2.7 ROM エントリ

#	アドレス	アクセスサイズ	R/W	値	対象コンポーネント
0	0x4001_A000	32 ビット	R	0x9FFF4003	SCS
1	0x4001_A004	32 ビット	R	0x9FFE7003	DWT
2	0x4001_A008	32 ビット	R	0x9FFE8003	FPB
3	0x4001_A00C	32 ビット	R	0xFFFFF003	MTB
4	0x4001_A010	32 ビット	R	0x00000000	(ROM テーブルの終了マーカ)

2.5.4.2 CoreSight コンポーネントレジスタ

CoreSight ROM テーブルは、Arm® CoreSight アーキテクチャで定義された CoreSight レジスタを含んでいます。

表 2.8 にこれらのレジスタを示します。各レジスタの詳細は、「2.8. 参考資料」の参考資料 5. を参照してください。

表 2.8 CoreSight ROM テーブルの CoreSight コンポーネントレジスタ

名称	アドレス	アクセスサイズ	R/W	初期値
MEMTYPE	0x4001_AFCC	32 ビット	R	0x00000001
PIDR4	0x4001_AFD0	32 ビット	R	0x00000004
PIDR5	0x4001_AFD4	32 ビット	R	0x00000000
PIDR6	0x4001_AFD8	32 ビット	R	0x00000000
PIDR7	0x4001_AFDC	32 ビット	R	0x00000000
PIDR0	0x4001_AFE0	32 ビット	R	0x00000067
PIDR1	0x4001_AFE4	32 ビット	R	0x00000030
PIDR2	0x4001_AFE8	32 ビット	R	0x0000000A
PIDR3	0x4001_AFEC	32 ビット	R	0x00000000
CIDR0	0x4001_AFF0	32 ビット	R	0x0000000D
CIDR1	0x4001_AFF4	32 ビット	R	0x00000010
CIDR2	0x4001_AFF8	32 ビット	R	0x00000005
CIDR3	0x4001_AFFC	32 ビット	R	0x000000B1

2.5.5 DBGREG

DBGREG は、デバッグ機能を制御するレジスタモジュールです。DBGREG は、CoreSight 準拠のコンポーネントとして実装されています。

表 2.9 は、CoreSight コンポーネントレジスタを除いた、DBGREG のレジスタ一覧です。

表 2.9 CoreSight 以外の DBGREG のレジスタ

名称		DAP ポート	アドレス	アクセスサイズ	R/W
デバッグステータスレジスタ	DBGSTR	ポート 0	0x4001_B000	32 ビット	R
デバッグストップコントロールレジスタ	DBGSTOPCR	ポート 0	0x4001_B010	32 ビット	R/W

2.5.5.1 DBGSTR : デバッグステータスレジスタ

Base address: DBG = 0x4001_B000

Offset address: 0x00

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	CDBG PWRU PACK	CDBG PWRU PREQ	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
27:0	—	読むと 0 が読めます。	R
28	CDBGPWRUPREQ	デバッグパワーアップ要求 0: エミュレータはデバッグパワーアップを要求していない 1: エミュレータはデバッグパワーアップを要求した	R

ビット	シンボル	機能	R/W
29	CDBGPWUPACK	デバッグパワーアップアクトリッジ 0: デバッグパワーアップ要求を受け付けていない 1: デバッグパワーアップ要求を受け付けた	R
31:30	—	読むと 0 が読めます。	R

DBGSTR レジスタは、エミュレータから本 MCU に対してのデバッグパワーアップの要求状況を示すステータスレジスタです。

2.5.5.2 DBGSTOPCR : デバッグストップコントロールレジスタ

Base address: DBG = 0x4001_B000

Offset address: 0x10

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	DBGS TOP RPER	—	—	—	—	—	DBGS TOP_L VD2	DBGS TOP_L VD1	DBGS TOP_L VD0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	DBGS TOP_ WDT	DBGS TOP_ WDT
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	1

ビット	シンボル	機能	R/W
0	DBGSTOP_IWDT	OCD RUN モードでの IWDT リセット／割り込み用のマスク OCD ブレークモードでは、このビットの値に関係なく、リセット／割り込みはマスクされ、IWDT カウンタは停止します。 0: IWDT リセット／割り込みを許可 1: IWDT リセット／割り込みをマスクし、IWDT カウントを停止	R/W
1	DBGSTOP_WDT	OCD RUN モードでの WDT リセット／割り込み用のマスク OCD ブレークモードでは、このビットの値に関係なく、リセット／割り込みはマスクされ、WDT カウンタは停止します。 0: WDT リセット／割り込みを許可 1: WDT リセット／割り込みをマスクし、WDT カウントを停止	R/W
15:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
16	DBGSTOP_LVD0	LVD0 リセット用のマスク 0: LVD0 リセットを許可 1: LVD0 リセットをマスク	R/W
17	DBGSTOP_LVD1	LVD1 リセット／割り込み用のマスク 0: LVD1 リセット／割り込みを許可 1: LVD1 リセット／割り込みをマスク	R/W
18	DBGSTOP_LVD2	LVD2 リセット／割り込み用のマスク 0: LVD2 リセット／割り込みを許可 1: LVD2 リセット／割り込みをマスク	R/W
23:19	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
24	DBGSTOP_RPER	SRAM パリティエラーリセット／割り込み用のマスク 0: SRAM パリティエラーリセット／割り込みを許可 1: SRAM パリティエラーリセット／割り込みをマスク	R/W
31:25	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

DBGSTOPCR レジスタは、OCD モード時のリセット／割り込みを制御します。ユーザーモードのときは、DBGSTOPCR レジスタの設定値は本 MCU の動作に影響しません。

2.5.5.3 DBGREG の CoreSight コンポーネントレジスタ

DBGREG は、Arm®CoreSight アーキテクチャで定義された CoreSight コンポーネントレジスタを含んでいます。

表 2.10 にこれらのレジスタを示します。各レジスタの詳細は、「2.8. 参考資料」の参考資料 4.を参照してください。

表 2.10 DBGREG の CoreSight コンポーネントレジスタ一覧

名称	アドレス	アクセスサイズ	R/W	初期値
PIDR4	0x4001_BFD0	32 ビット	R	0x00000004
PIDR5	0x4001_BFD4	32 ビット	R	0x00000000
PIDR6	0x4001_BFD8	32 ビット	R	0x00000000
PIDR7	0x4001_BFDC	32 ビット	R	0x00000000
PIDR0	0x4001_BFE0	32 ビット	R	0x00000005
PIDR1	0x4001_BFE4	32 ビット	R	0x00000030
PIDR2	0x4001_BFE8	32 ビット	R	0x0000001A
PIDR3	0x4001_BFEC	32 ビット	R	0x00000000
CIDR0	0x4001_BFF0	32 ビット	R	0x0000000D
CIDR1	0x4001_BFF4	32 ビット	R	0x000000F0
CIDR2	0x4001_BFF8	32 ビット	R	0x00000005
CIDR3	0x4001_BFFC	32 ビット	R	0x000000B1

2.5.6 OCDREG

OCDREG モジュールは、オンチップデバッグ (OCD) エミュレータのみがアクセス可能です。OCDREG は、CoreSight 準拠のコンポーネントとして実装されています。

表 2.11 は OCDREG のレジスタ一覧です。

表 2.11 OCDREG のレジスタ一覧

名称		DAP ポート	アドレス	アクセスサイズ	R/W
ID 認証コードレジスタ 0	IAUTH0	ポート 1	0x8000_0000	32 ビット	W
ID 認証コードレジスタ 1	IAUTH1	ポート 1	0x8000_0100	32 ビット	W
ID 認証コードレジスタ 2	IAUTH2	ポート 1	0x8000_0200	32 ビット	W
ID 認証コードレジスタ 3	IAUTH3	ポート 1	0x8000_0300	32 ビット	W
MCU ステータスレジスタ	MCUSTAT	ポート 1	0x8000_0400	32 ビット	R
MCU コントロールレジスタ	MCUCTRL	ポート 1	0x8000_0410	32 ビット	R/W

注. OCDREG は専用の OCD アドレス空間に配置されます。このアドレス空間はシステムのアドレス空間から独立しています。「2.5.2. Cortex-M23 ペリフェラルアドレスマップ」を参照してください。

2.5.6.1 IAUTHn : ID 認証コードレジスタ (n = 0~3)

IAUTHn (n = 0~3) レジスタは、128 ビットキーのための認証レジスタです。これら 4 つのレジスタは、IAUTHn (n = 0~3) の順序で書き込む必要があります。

これらのレジスタの初期値はすべて 0xFFFFFFFF です。これは、OSIS レジスタの ID コードが初期値の場合、SWD アクセスが許可されることを意味します。「2.7.1. アンロック ID コード」を参照してください。

Base address: CPU_OCD = 0x8000_0000

Offset address: 0x000+0x100× n

Bit position: 31

0

Bit field:

IAUTHn: AID (32+32×n -1) ~ (32×n) ビット

Value after reset:

1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

2.5.6.2 MCUSTAT : MCU ステータスレジスタ

Base address: CPU_OCD = 0x8000_0000

Offset address: 0x400

Bit position:

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Bit field:

—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—

Value after reset:

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Bit position:

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:

—	—	—	—	—	—	—	—	—	—	—	—	—	CPUS TOPC LK	CPUS LEEP	AUTH

Value after reset:

0 0 0 0 0 0 0 0 0 0 0 0 0 0 1/0
(注1) 1/0
(注1) 0

ビット	シンボル	機能	R/W
0	AUTH	デバッグ認証フラグ 0: 認証失敗 1: 認証成功	R
1	CPUSLEEP	スリープモード状態フラグ 0: CPU はスリープモードではない 1: CPU はスリープモードである	R
2	CPUSTOPCLK	CPU クロック状態 0: CPU へのクロックは停止していない 1: CPU へのクロックは停止している	R
31:3	—	読むと 0 が読めます。	R

注 1. MCU の状態に依存します。

2.5.6.3 MCUCTRL : MCU コントロールレジスタ

Base address: CPU_OCD = 0x8000_0000

Offset address: 0x410

Bit position:

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Bit field:

—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—

Value after reset:

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Bit position:

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:

—	—	—	—	—	—	—	—	DBIRQ	—	—	—	—	—	—	EDBG RQ

Value after reset:

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	EDBGRQ	外部デバッグ要求 本ビットに 1 を書き込むと、CPU が停止します。EDBGRQ ビットを 0 にする、または CPU が停止すると、EDBGRQ ビットはクリアされます。 0: デバッグイベントを要求しない 1: デバッグイベントを要求する	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	DBIRQ	デバッグ割り込み要求 DBIRQ ビットに 1 を書き込むと、MCU は低消費電力モードから復帰します。DBIRQ ビットに 0 を書き込むと、DBIRQ ビットはクリアされます。 0: デバッグ割り込みを要求しない 1: デバッグ割り込みを要求する	R/W
31:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: DBIRQ ビットと EDBGRQ ビットは同じ値にしてください。

2.5.6.4 OCDREG の CoreSight コンポーネントレジスタ

OCDREG モジュールは、Arm CoreSight アーキテクチャで定義された CoreSight コンポーネントレジスタを提供します。

表 2.12 は、これらのレジスタの一覧です。各レジスタの詳細は、「2.8. 参考資料」の参考資料 4. を参照してください。

表 2.12 OCDREG の CoreSight コンポーネントレジスタ一覧

名称	アドレス	アクセスサイズ	R/W	初期値
PIDR4	0x8000_0FD0	32 ビット	R	0x00000004
PIDR5	0x8000_0FD4	32 ビット	R	0x00000000
PIDR6	0x8000_0FD8	32 ビット	R	0x00000000
PIDR7	0x8000_0FDC	32 ビット	R	0x00000000
PIDR0	0x8000_0FE0	32 ビット	R	0x00000004
PIDR1	0x8000_0FE4	32 ビット	R	0x00000030
PIDR2	0x8000_0FE8	32 ビット	R	0x0000000A
PIDR3	0x8000_0FEC	32 ビット	R	0x00000000
CIDR0	0x8000_0FF0	32 ビット	R	0x0000000D
CIDR1	0x8000_0FF4	32 ビット	R	0x000000F0
CIDR2	0x8000_0FF8	32 ビット	R	0x00000005
CIDR3	0x8000_0FFC	32 ビット	R	0x000000B1

2.6 SysTick タイマ

本 MCU は、簡易的な 24 ビットダウンカウンタとなる SysTick タイマを内蔵しています。CPU クロック (ICLK) または SysTick タイマクロック (SYSTICCLK) として、タイマ用基準クロックを選択できます。詳細は、「8. クロック発生回路」および「2.8. 参考資料」の参考資料 1. を参照してください。

2.7 OCD エミュレータ接続

SWD 認証機構は、デバッグと MCU リソースへのアクセス許可をチェックします。全デバッグ機能を許可するには、この認証機構に合格することが必要です。

図 2.3 に SWD 認証機構のブロック図を示します。




図 2.3 SWD 認証機構のブロック図

本 MCU には SWD 認証用の ID コンパレータがあります。このコンパレータは、OCDREG からの 128 ビットの IAUTH 出力値と、オプション設定メモリの OCD/シリアルプログラマ ID 設定レジスタ (OSIS) に書き込まれている 128 ビットのアンロック ID コードを比較します。これら 2 つの出力値が同一であると SWD 認証が合格となり、CPU デバッグ機能と、エミュレータからのシステムバスアクセスが許可されます。

エミュレータは SWD 認証合格後、システムコントロール OCD コントロールレジスタ (SYOCDCCR) の DBGEN ビットを設定する必要があります。また、エミュレータは DBGEN ビットをクリアしないと切断されません。
[「10.2.12. SYOCDCCR: システムコントロール OCD コントロールレジスタ」](#)の説明を参照してください。

2.7.1 アンロック ID コード

アンロック ID コードは、デバッグと内蔵リソースへのアクセスの許可を判定するために使用されます。アンロック ID コードが ID 認証コードレジスタ 0~3 に書き込まれた 128 ビットデータと一致した場合、SWD デバッグはアクセス許可を取得します。アンロック ID コードは、オプション設定メモリの OCD/シリアルプログラマ ID 設定レジスタ (OSIS) に書き込まれます。アンロック ID コードの初期値は、すべて 1 (0xFFFFFFFF_FFFFFFFF_FFFFFFFF_FFFFFFFF) です。詳細は、「[6. オプション設定メモリ](#)」を参照してください。

2.7.2 DBGEN

OCD エミュレータは、アクセス許可を取得した後、システムコントロール OCD コントロールレジスタ (SYOCDCCR) の DBGEN ビットを設定する必要があります。また、OCD エミュレータは切断する前に DBGEN ビットをクリアする必要があります。詳細は、「[10. 低消費電力モード](#)」を参照してください。

2.7.3 OCD エミュレータ接続における制限

本節では、エミュレータアクセスにおける制限を説明します。

2.7.3.1 低消費電力モードにおける接続開始

OCD エミュレータから SWD 接続を開始するとき、MCU は通常モードまたはスリープモードでなければなりません。MCU がソフトウェアスタンバイモードまたはスヌーズモードであると、OCD エミュレータは MCU をハングさせる場合があります。

2.7.3.2 OCD モード中の低消費電力モードの変更

本 MCU が OCD モードであるとき、低消費電力モードの変更が可能です。ただし、AHB-AP からのシステムバスアクセスは、ソフトウェアスタンバイモードまたはスヌーズモードでは禁止されます。これらのモードでは、

SWJ-DP、APB-AP、および OCDREG に対してのみ、OCD エミュレータからのアクセスが可能です。表 2.13 に制約事項を示します。

表 2.13 各モードの制限

現在のモード	OCD エミュレータの接続 開始	低消費電力モードの変更	AHB-AP とシステムバス へのアクセス	APB-AP と OCDREG へ のアクセス
ノーマル	可能	可能	可能	可能
スリープ	可能	可能	可能	可能
ソフトウェアスタンバイ	不可能	可能	不可能	可能
スヌーズ	不可能	可能	不可能	可能

ソフトウェアスタンバイモードまたはスヌーズモードにおいてシステムバスアクセスが必要な場合は、OCDREG の MCUCTRL.DBIRQ ビットを設定して、MCU を低消費電力モードから復帰させてください。同時に、OCDREG の MCUCTRL.DBIRQ ビットをアサートすることで、OCD エミュレータは、CPU ブレークを用いることにより、CPU の実行を開始することなく、本 MCU を復帰させることができます。

2.7.3.3 OSIS レジスタにおけるアンロック ID コードの変更

OSIS レジスタにおいてアンロック ID コードを変更した後、RES 端子をアサートするか、またはシステムコントロールブロックのアプリケーション割り込みおよびリセットコントロールレジスタの SYSRESETREQ ビットを 1 にすることによって、本 MCU をリセットする必要があります。変更されたアンロック ID コードは、このリセット後に反映されます。システムコントロールブロックについては、「2.8. 参考資料」の参考資料 2. を参照してください。

エミュレータは、本 MCU のリセット直前に変更後のアンロック ID コードを IAUTH0～IAUTH3 レジスタに設定しておく必要があります。IAUTH0～IAUTH3 レジスタを書き換えると、SYSRESETREQ ビットは書き込み不可となります。RES 端子の信号をアサートして本 MCU をリセットしてください。

2.7.3.4 接続順序と SWD 認証

OCD エミュレータとの接続は SWD 認証機構で保護されているため、SWD 認証レジスタに対してアンロック ID コードの入力が必要となる場合があります。オプション設定メモリの OSIS レジスタの値によって、アンロック ID コードの入力が必要かどうか決まります。RES 端子の解除後、コールドスタート時の OSIS レジスタ値を比較する前に待機時間が必要です。「41.3.3. リセットタイミング」を参照してください。以下に SWD 認証プロセスの詳細を示します。

(1) OSIS レジスタの MSB が 0 (ビット[127] = 0) の場合

ID コードは常に不一致であり、エミュレータへの接続は禁止されます。

(2) OSIS レジスタのビットがすべて 1 の場合 (初期値)

ID 認証は不要であり、OCD エミュレータは認証なしで AHB-AP を使用できます。AHB-AP を使用するための詳細設定については、「2.8. 参考資料」の参考資料 4. を参照してください。

1. SWD インタフェースを介して OCD エミュレータを本 MCU に接続します。
2. DAP バスにアクセスするように SWJ-DP を設定します。この設定において、OCD エミュレータは SWJ-DP コントロールステータスレジスタの CDBGWPWRUPREQ をアサートしなければなりません。そして、同じレジスタの CDBGWPWRUPACK がアサートされるまで待機します。
3. システムアドレス空間にアクセスするように AHB-AP を設定します。AHB-AP は DAP バスのポート 0 に接続されます。
4. AHB-AP を使用して、CPU デバッグリソースへのアクセスを開始します。

(3) OSIS[127:126] = 10b の場合

ID 認証が必要であり、OCD は OCDREG の IAUTH0～IAUTH3 レジスタにアンロック ID コードを書き込んでから、AHB-AP を使用する必要があります。

1. SWD インタフェースを介して OCD デバッガを本 MCU に接続します。

2. DAP バスにアクセスするように SWJ-DP を設定します。この設定において、OCD エミュレータは SWJ-DP コントロールステータスレジスタの CDBGWPWRUPREQ をアサートしなければなりません。そして、同じレジスタの CDBGWPWRUPACK がアサートされるまで待機します。
3. OCDREG にアクセスするように APB-AP を設定します。APB-AP は DAP バスのポート 1 に接続されます。
4. APB-AP を使用して、OCDREG の IAUTH0~IAUTH3 レジスタに 128 ビット ID コードを書き込みます。
5. この 128 ビット ID コードが OSIS レジスタの値と一致した場合、AHB-AP に対して AHB トランザクションを発行する権限が与えられます。認証結果は、MCUSTAT レジスタの AUTH ビットまたは AHB-AP コントロールステータスワードレジスタの DbgStatus ビットで確認できます。
 - DbgStatus ビットが 1 の場合、128 ビット ID コードは OSIS 値と一致しています。AHB 転送は許可されます。
 - DbgStatus ビットが 0 の場合、128 ビット ID コードは OSIS 値と一致していません。AHB 転送は許可されません。
6. システムアドレス空間にアクセスするように AHB-AP を設定します。AHB-AP は DAP バスのポート 0 に接続されます。
7. AHB-AP を使用して、CPU デバッグリソースへのアクセスを開始します。

(4) OSIS[127:126] = 11b の場合

OCD 認証が必要であり、OCD は OCDREG の IAUTH0~IAUTH3 レジスタにアンロックコードを書き込む必要があります。「ALeRASE」能力を除き、接続シーケンスは OSIS[127:126] = 10b の場合と同じです。

IAUTH0~IAUTH3 レジスタが ASCII コード「ALeRASE」の場合、コードフラッシュ、データフラッシュおよび設定領域のコンテンツが同時に消去されます。詳細は、「[38. フラッシュメモリ](#)」を参照してください。

ALeRASE シーケンスは以下のとおりです。

1. SWD インタフェースを介して OCD デバッガを本 MCU に接続します。
2. DAP バスにアクセスするように SWJ-DP を設定します。この設定において、OCD エミュレータは SWJ-DP コントロールステータスレジスタの CDBGWPWRUPREQ をアサートしなければなりません。そして、同じレジスタの CDBGWPWRUPACK がアサートされるまで待機します。
3. OCDREG にアクセスするように APB-AP を設定します。APB-AP は DAP バスのポート 1 に接続されます。
4. APB-AP を使用して、OCDREG の IAUTH0~IAUTH3 レジスタに 128 ビット ID コードを書き込みます。
5. 128 ビット ID コードが ASCII コード「ALeRASE」(0x414C_6552_4153_45FF_FFFF_FFFF_FFFF_FFFF) の場合、コードフラッシュ、データフラッシュおよび設定領域のコンテンツが消去されます。その後、MCU はスリープモードに遷移します。

2.8 参考資料

1. *ARM®v8-M Architecture Reference Manual* (ARM DDI 0553B.a)
2. *ARM® Cortex®-M23 Processor Technical Reference Manual* (ARM DDI 0550C)
3. *ARM® Cortex®-M23 Device Generic User Guide* (ARM DUI 1095A)
4. *ARM® CoreSight™ SoC-400 Technical Reference Manual* (ARM DDI 0480G)
5. *ARM® CoreSight™ Architecture Specification* (ARM IHI 0029E)
6. *ARM® CoreSight™ MTB-M23 Technical Reference Manual* (ARM DDI 0564C)

2.9 使用上の注意事項

セキュリティ MPU が有効であると、メモリのデバッグはできません。プログラムをデバッグする場合、セキュリティ MPU を無効にしてください。SECMPUAC レジスタが 0xFFFF_FFFF の場合、OCD エミュレータ接続のみ有効です。

3. 起動モード

3.1 動作モードの種類と選択

表 3.1 は、モード設定端子による動作モードの選択を示しています。各動作モードの詳細については、「[3.2. 起動モードの詳細](#)」を参照してください。内蔵フラッシュメモリが有効な場合、起動モードにかかわらず起動します。

表 3.1 モード設定端子による動作モードの選択

モード設定端子 (MD)	動作モード
1	シングルチップモード
0	SCI ブートモードまたは I ² C ブートモード

3.2 起動モードの詳細

3.2.1 シングルチップモード

シングルチップモードでは、すべての入出力端子が、入出力ポート、周辺機能入出力、または割り込み入力として使用可能です。

MD 端子が High になっているときにリセットが解除されると、MCU はシングルチップモードで起動し、内蔵フラッシュメモリが有効になります。

3.2.2 SCI ブートモードまたは I²C ブートモード

このモードでは、MCU 内部のブート領域に格納された、内蔵フラッシュメモリ書き込みルーチン (SCI ブートプログラムおよび I²C ブートプログラム) が使用されます。調歩同期式シリアル通信インタフェース (UART) SCI または I²C バスインタフェース (I²C) の I²C プロトコルモードを使用して、MCU 外部から内蔵フラッシュメモリ (コードフラッシュメモリ、データフラッシュメモリ) を書き換えることができます。詳細は、「[38. フラッシュメモリ](#)」を参照してください。MD 端子を Low に保持してリセットを解除すると、本 MCU は SCI ブートモードまたは I²C ブートモードで起動します。

3.3 起動モード遷移

3.3.1 モード設定端子による動作モード遷移

MD 端子の設定による起動モード遷移について、[図 3.1](#) に状態遷移図を示します。




図 3.1 モード設定端子のレベルと動作モード

4. アドレス空間

4.1 アドレス空間

本 MCU は、プログラムとデータの両方を格納できる 4 GB のリニアアドレス空間 (0x0000_0000~0xFFFF_FFFF) をサポートしています。図 4.1 に 128 KB/64 KB フラッシュ製品のメモリマップを示します。




図 4.1 メモリマップ

5. リセット

5.1 概要

本 MCU は、12 種類のリセットをサポートしています。表 5.1 にリセットの名称と要因を示します。

表 5.1 リセットの名称と要因

リセット名	要因
RES 端子リセット	RES 端子への入力電圧が Low
パワーオンリセット	VCC の上昇（電圧検出：V _{POR} ）（注1）
独立ウォッチドッグタイマリセット	IWDT のアンダーフローまたはリフレッシュエラーの発生
ウォッチドッグタイマリセット	WDT のアンダーフローまたはリフレッシュエラーの発生
電圧監視 0 リセット	VCC の下降（電圧検出：V _{det0} ）（注1）
電圧監視 1 リセット	VCC の下降（電圧検出：V _{det1} ）（注1）
電圧監視 2 リセット	VCC の下降（電圧検出：V _{det2} ）（注1）
SRAM パリティエラーリセット	SRAM パリティエラー検出
バスマスタ MPU エラーリセット	バスマスタ MPU エラーの検出
バススレーブ MPU エラーリセット	バススレーブ MPU エラーの検出
CPU スタックポインタエラーリセット	CPU スタックポインタエラーの検出
ソフトウェアリセット	レジスタ設定（Arm®ソフトウェアリセットビット：AIRCR.SYSRESETREQ を使用）

注 1. 監視電圧（V_{POR}, V_{det0}, V_{det1}, V_{det2}）の詳細については、「7. 低電圧検出回路（LVD）」と「41. 電氣的特性」を参照してください。

リセットによって内部状態は初期化され、端子は初期状態になります。表 5.2 と表 5.3 に、リセット種別ごとの初期化対象を示します。

表 5.2 リセット要因ごとの初期化対象リセット検出フラグ (1/5)

初期化対象フラグ	リセット要因				
	RES 端子リセット	パワーオンリセット	電圧監視 0 リセット	独立ウォッチドッグタイマリセット	ウォッチドッグタイマリセット
パワーオンリセット検出フラグ (RSTSR0.PORF)	✓	—	—	—	—
電圧監視 0 リセット検出フラグ (RSTSR0.LVD0RF)	✓	✓	—	—	—
独立ウォッチドッグタイマリセット検出フラグ (RSTSR1.IWDTRF)	✓	✓	✓	—	—
ウォッチドッグタイマリセット検出フラグ (RSTSR1.WDTRF)	✓	✓	✓	—	—
電圧監視 1 リセット検出フラグ (RSTSR0.LVD1RF)	✓	✓	✓	—	—
電圧監視 2 リセット検出フラグ (RSTSR0.LVD2RF)	✓	✓	✓	—	—
ソフトウェアリセット検出フラグ (RSTSR1.SWRF)	✓	✓	✓	—	—
SRAM パリティエラーリセット検出フラグ (RSTSR1.RPERF)	✓	✓	✓	—	—
バススレーブ MPU エラーリセット検出フラグ (RSTSR1.BUSSRF)	✓	✓	✓	—	—
バスマスタ MPU エラーリセット検出フラグ (RSTSR1.BUSMRF)	✓	✓	✓	—	—

表 5.2 リセット要因ごとの初期化対象リセット検出フラグ (2/5)

初期化対象フラグ	リセット要因				
	RES 端子リセット	パワーオンリセット	電圧監視 0 リセット	独立ウォッチドッグタイマリセット	ウォッチドッグタイマリセット
CPU スタックポインタエラーリセット検出フラグ (RSTSR1.SPERF)	✓	✓	✓	—	—
コールドスタート／ウォームスタート判別フラグ (RSTSR2.CWSF)	—	✓	—	—	—

表 5.2 リセット要因ごとの初期化対象リセット検出フラグ (3/5)

初期化対象フラグ	リセット要因			
	電圧監視 1 リセット	電圧監視 2 リセット	ソフトウェアリセット	SRAM パリティエラーリセット
パワーオンリセット検出フラグ (RSTSR0.PORF)	—	—	—	—
電圧監視 0 リセット検出フラグ (RSTSR0.LVD0RF)	—	—	—	—
独立ウォッチドッグタイマリセット検出フラグ (RSTSR1.IWDTRF)	—	—	—	—
ウォッチドッグタイマリセット検出フラグ (RSTSR1.WDTRF)	—	—	—	—
電圧監視 1 リセット検出フラグ (RSTSR0.LVD1RF)	—	—	—	—
電圧監視 2 リセット検出フラグ (RSTSR0.LVD2RF)	—	—	—	—
ソフトウェアリセット検出フラグ (RSTSR1.SWRF)	—	—	—	—
SRAM パリティエラーリセット検出フラグ (RSTSR1.RPERF)	—	—	—	—
バススレーブ MPU エラーリセット検出フラグ (RSTSR1.BUSSRF)	—	—	—	—
バスマスタ MPU エラーリセット検出フラグ (RSTSR1.BUSMRF)	—	—	—	—
CPU スタックポインタエラーリセット検出フラグ (RSTSR1.SPERF)	—	—	—	—
コールドスタート／ウォームスタート判別フラグ (RSTSR2.CWSF)	—	—	—	—

表 5.2 リセット要因ごとの初期化対象リセット検出フラグ (4/5)

初期化対象フラグ	リセット要因		
	バスマスタ MPU エラーリセット	バススレーブ MPU エラーリセット	CPU スタックポインタエラーリセット
パワーオンリセット検出フラグ (RSTSR0.PORF)	—	—	—
電圧監視 0 リセット検出フラグ (RSTSR0.LVD0RF)	—	—	—
独立ウォッチドッグタイマリセット検出フラグ (RSTSR1.IWDTRF)	—	—	—
ウォッチドッグタイマリセット検出フラグ (RSTSR1.WDTRF)	—	—	—
電圧監視 1 リセット検出フラグ (RSTSR0.LVD1RF)	—	—	—
電圧監視 2 リセット検出フラグ (RSTSR0.LVD2RF)	—	—	—
ソフトウェアリセット検出フラグ (RSTSR1.SWRF)	—	—	—
SRAM パリティエラーリセット検出フラグ (RSTSR1.RPERF)	—	—	—

表 5.2 リセット要因ごとの初期化対象リセット検出フラグ (5/5)

初期化対象フラグ	リセット要因		
	バスマスタ MPU エラーリセット	バスのレーブ MPU エラーリセット	CPU スタックポインタエラーリセット
バスのレーブ MPU エラーリセット検出フラグ (RSTSR1.BUSSRF)	—	—	—
バスマスタ MPU エラーリセット検出フラグ (RSTSR1.BUSMRF)	—	—	—
CPU スタックポインタエラーリセット検出フラグ (RSTSR1.SPERF)	—	—	—
コールドスタート/ウォームスタート判別フラグ (RSTSR2.CWSF)	—	—	—

注: ✓ : 0 に初期化される
 — : 初期化されない

表 5.3 リセット種類別の初期化対象 (各モジュールの関連レジスタ) (1/4)

初期化対象レジスタ		リセット要因				
		RES 端子リセット	パワーオンリセット	電圧監視 0 リセット	独立ウォッチドッグタイマリセット	ウォッチドッグタイマリセット
IWDT 関連のレジスタ	IWDTRR, IWDTSR	✓	✓	✓	✓	✓
WDT 関連のレジスタ	WDTRR, WDTCR, WDTSR, WDTRCR, WDTCTPR	✓	✓	✓	✓	✓
電圧監視機能 1 関連のレジスタ	LVD1CR0, LVCMPCR.LVD1E, LVDLVL.R.LVD1LVL	✓	✓	✓	✓	✓
	LVD1CR1/LVD1SR	✓	✓	✓	✓	✓
電圧監視機能 2 関連のレジスタ	LVD2CR0, LVCMPCR.LVD2E, LVDLVL.R.LVD2LVL	✓	✓	✓	✓	✓
	LVD2CR1/LVD2SR	✓	✓	✓	✓	✓
SOSC 関連のレジスタ	SOSCCR	—	✓	—	—	—
	SOMCR	—	✓	—	—	—
	SOMRG	—	✓	—	—	—
LOCO 関連のレジスタ	LOCOCR	✓	✓	✓	✓	✓
	LOCOUTCR	—	✓	✓	—	—
MOSC 関連のレジスタ	MOMCR	✓	✓	✓	✓	✓
RTC 関連のレジスタ (注1)	RCR1.RTCOS, RCR1.CIE, RCR2.RTCOE, RCR2.ADJ30, RCR2.RESET	✓	✓	✓	✓	✓
	上記以外	—	—	—	—	—
AGTW 関連のレジスタ		—	✓	✓	—	—
MPU 関連のレジスタ		✓	✓	✓	✓	✓
端子状態 (XCIN/XCOUT 端子以外)		✓	✓	✓	✓	✓
端子状態 (XCIN/XCOUT 端子)		—	✓	—	—	—
上記以外のレジスタ、CPU、および内部状態		✓	✓	✓	✓	✓

表 5.3 リセット種類別の初期化対象（各モジュールの関連レジスタ）（2/4）

初期化対象レジスタ		リセット要因			
		電圧監視 1 リセット	電圧監視 2 リセット	ソフトウェアリセット	SRAM パリティエラーリセット
IWDT 関連のレジスタ	IWDTRR, IWDTSR	✓	✓	✓	✓
WDT 関連のレジスタ	WDTRR, WDTCSR, WDTISR, WDTCSR, WDTCSR	✓	✓	✓	✓
電圧監視機能 1 関連のレジスタ	LVD1CR0, LVCMPCR.LVD1E, LVDLVL.R.LVD1LVL	—	—	—	—
	LVD1CR1/LVD1SR	—	—	—	—
電圧監視機能 2 関連のレジスタ	LVD2CR0, LVCMPCR.LVD2E, LVDLVL.R.LVD2LVL	—	—	—	—
	LVD2CR1/LVD2SR	—	—	—	—
SOSC 関連のレジスタ	SOSCCR	—	—	—	—
	SOMCR	—	—	—	—
	SOMRG	—	—	—	—
LOCO 関連のレジスタ	LOCOCR	✓	✓	✓	✓
	LOCOUTCR	✓	✓	—	—
MOSC 関連のレジスタ	MOMCR	✓	✓	✓	✓
RTC 関連のレジスタ ^(注1)	RCR1.RTCOS, RCR1.CIE, RCR2.RTCOE, RCR2.ADJ30, RCR2.RESET	✓	✓	✓	✓
	上記以外	—	—	—	—
AGTW 関連のレジスタ		✓	✓	—	—
MPU 関連のレジスタ		✓	✓	✓	✓
端子状態（XCIN/XCOUT 端子以外）		✓	✓	✓	✓
端子状態（XCIN/XCOUT 端子）		—	—	—	—
上記以外のレジスタ、CPU、および内部状態		✓	✓	✓	✓

表 5.3 リセット種類別の初期化対象（各モジュールの関連レジスタ）（3/4）

初期化対象レジスタ		リセット要因		
		バスマスタ MPU エラーリセット	バスマスタ MPU エラーリセット	CPU スタックポインタエラーリセット
IWDT 関連のレジスタ	IWDTRR, IWDTSR	✓	✓	✓
WDT 関連のレジスタ	WDTRR, WDTCSR, WDTISR, WDTCSR, WDTCSR	✓	✓	✓
電圧監視機能 1 関連のレジスタ	LVD1CR0, LVCMPCR.LVD1E, LVDLVL.R.LVD1LVL	—	—	—
	LVD1CR1/LVD1SR	—	—	—
電圧監視機能 2 関連のレジスタ	LVD2CR0, LVCMPCR.LVD2E, LVDLVL.R.LVD2LVL	—	—	—
	LVD2CR1/LVD2SR	—	—	—

表 5.3 リセット種類別の初期化対象（各モジュールの関連レジスタ）（4/4）

初期化対象レジスタ		リセット要因		
		バスマスタ MPU エラー リセット	バスのレーブ MPU エラー リセット	CPU スタック ポインタエ ラーリセット
SOSC 関連のレジスタ	SOSCCR	—	—	—
	SOMCR	—	—	—
	SOMRG	—	—	—
LOCO 関連のレジスタ	LOCOCR	✓	✓	✓
	LOCOUTCR	—	—	—
MOSC 関連のレジスタ	MOMCR	✓	✓	✓
RTC 関連のレジスタ ^(注1)	RCR1.RTCOS, RCR1.CIE, RCR2.RTCOE, RCR2.ADJ30, RCR2.RESET	✓	✓	✓
	上記以外	—	—	—
AGTW 関連のレジスタ		—	—	—
MPU 関連のレジスタ		—	—	—
端子状態（XCIN/XCOUT 端子以外）		✓	✓	✓
端子状態（XCIN/XCOUT 端子）		—	—	—
上記以外のレジスタ、CPU、および内部状態		✓	✓	✓

注. ✓：初期化される
 —：初期化されない

注 1. RTC には RTC ソフトウェアリセットがあります。詳細は、「[22. リアルタイムクロック \(RTC\)](#)」を参照してください。

RTC はいかなるリセット要因でも初期化されません。SOSC と LOCO は RTC のクロックソースとして選択可能です。

[表 5.4](#) と [表 5.5](#) にリセット発生時の SOSC と LOCO の状態を示します。

表 5.4 リセット発生時の SOSC の状態

		リセット要因	
		POR	その他
SOSC	有効／無効	初期化（無効）	リセット発生前に選択されていた状態を継続
	駆動能力	初期化（ノーマルモード）	リセット発生前に選択されていた状態を継続
	XCIN/XCOUT	初期化（汎用入力端子）	リセット発生前に選択されていた状態を継続

表 5.5 リセット発生時の LOCO の状態

		リセット要因	
		POR/LVD0/LVD1/LVD2	その他
LOCO	有効／無効	初期化（有効）	

リセットが解除されると、リセット例外処理を開始します。

[表 5.6](#) にリセット機能に関連する端子を示します。

表 5.6 リセット関連端子

端子名	入出力	機能
RES	入力	リセット端子

5.2 レジスタの説明

5.2.1 RSTSR0：リセットステータスレジスタ 0

Base address: SYSC = 0x4001_E000

Offset address: 0x410

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	LVD2R F	LVD1R F	LVD0R F	PORF
Value after reset:	0	0	0	0	x(注1)	x(注1)	x(注1)	x(注1)

ビット	シンボル	機能	R/W
0	PORF	パワーオンリセット検出フラグ 0: パワーオンリセット未検出 1: パワーオンリセット検出	R/W(注2)
1	LVD0RF	電圧監視 0 リセット検出フラグ 0: 電圧監視 0 リセット未検出 1: 電圧監視 0 リセット検出	R/W(注2)
2	LVD1RF	電圧監視 1 リセット検出フラグ 0: 電圧監視 1 リセット未検出 1: 電圧監視 1 リセット検出	R/W(注2)
3	LVD2RF	電圧監視 2 リセット検出フラグ 0: 電圧監視 2 リセット未検出 1: 電圧監視 2 リセット検出	R/W(注2)
7:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. リセット後の値は、リセット要因で異なります。

注 2. 本レジスタは「5.1. 概要」に示すリセット要因が発生した時、およびフラグをクリアするための 0 書き込みによりクリアされます。クリアしたいフラグ以外は 1 を書き込む必要があります。

PORF フラグ（パワーオンリセット検出フラグ）

PORF フラグはパワーオンリセットが発生したことを示します。

[1 になる条件]

- パワーオンリセットが発生したとき

[0 になる条件]

- 「5.1. 概要」に示すリセットが発生したとき
- PORF から 1 を読み出した後に、0 を書き込んだとき

LVD0RF フラグ（電圧監視 0 リセット検出フラグ）

LVD0RF フラグは VCC 電圧が V_{det0} レベル以下になったことを示します。

[1 になる条件]

- 電圧監視 0 リセットが発生したとき

[0 になる条件]

- 「5.1. 概要」に示すリセットが発生したとき
- LVD0RF から 1 を読み出した後に、0 を書き込んだとき

LVD1RF フラグ（電圧監視 1 リセット検出フラグ）

LVD1RF フラグは VCC 電圧が V_{det1} レベル以下になったことを示します。

[1 になる条件]

- 電圧監視 1 リセットが発生したとき

[0 になる条件]

- 「5.1. 概要」に示すリセットが発生したとき
- LVD1RF から 1 を読み出した後に、0 を書き込んだとき

LVD2RF フラグ（電圧監視 2 リセット検出フラグ）

LVD2RF フラグは VCC 電圧が V_{det2} レベル以下になったことを示します。

[1 になる条件]

- 電圧監視 2 リセットが発生したとき

[0 になる条件]

- 「5.1. 概要」に示すリセットが発生したとき
- LVD2RF から 1 を読み出した後に、0 を書き込んだとき

5.2.2 RSTSR1：リセットステータスレジスタ 1

Base address: SYSC = 0x4001_E000

Offset address: 0x0C0

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	SPERF	BUSMRF	BUSSRF	—	RPERF	—	—	—	—	—	SWRF	WDTRF	IWDTRF
Value after reset:	0	0	0	x(注1)	x(注1)	x(注1)	0	x(注1)	0	0	0	0	0	0	x(注1)	x(注1)

ビット	シンボル	機能	R/W
0	IWDTRF	独立ウォッチドッグタイマリセット検出フラグ 0: 独立ウォッチドッグタイマリセット未検出 1: 独立ウォッチドッグタイマリセット検出	R/W(注2)
1	WDTRF	ウォッチドッグタイマリセット検出フラグ 0: ウォッチドッグタイマリセット未検出 1: ウォッチドッグタイマリセット検出	R/W(注2)
2	SWRF	ソフトウェアリセット検出フラグ 0: ソフトウェアリセット未検出 1: ソフトウェアリセット検出	R/W(注2)
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	RPERF	SRAM パリティエラーリセット検出フラグ 0: SRAM パリティエラーリセット未検出 1: SRAM パリティエラーリセット検出	R/W(注2)
9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
10	BUSSRF	バススレーブ MPU エラーリセット検出フラグ 0: バススレーブ MPU エラーリセット未検出 1: バススレーブ MPU エラーリセット検出	R/W(注2)
11	BUSMRF	バスマスタ MPU エラーリセット検出フラグ 0: バスマスタ MPU エラーリセット未検出 1: バスマスタ MPU エラーリセット検出	R/W(注2)
12	SPERF	CPU スタックポインタエラーリセット検出フラグ 0: CPU スタックポインタエラーリセット未検出 1: CPU スタックポインタエラーリセット検出	R/W(注2)
15:13	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. リセット後の値は、リセット要因で異なります。

注 2. フラグをクリアするための 0 書き込みのみ可能です。フラグは、1 を読んだ後に 0 を書く必要があります。

IWDTRF フラグ（独立ウォッチドッグタイマリセット検出フラグ）

IWDTRF フラグは独立ウォッチドッグタイマリセットが発生したことを示します。

[1 になる条件]

- 独立ウォッチドッグタイマリセットが発生したとき

[0 になる条件]

- 「[5.1. 概要](#)」に示すリセットが発生したとき
- 1 を読み出して IWDTRF に 0 を書いたとき

WDTRF フラグ (ウォッチドッグタイマリセット検出フラグ)

WDTRF フラグはウォッチドッグタイマリセットが発生したことを示します。

[1 になる条件]

- ウォッチドッグタイマリセットが発生したとき

[0 になる条件]

- 「[5.1. 概要](#)」に示すリセットが発生したとき
- 1 を読み出して WDTRF に 0 を書いたとき

SWRF フラグ (ソフトウェアリセット検出フラグ)

SWRF フラグはソフトウェアリセットが発生したことを示します。

[1 になる条件]

- ソフトウェアリセットが発生したとき

[0 になる条件]

- 「[5.1. 概要](#)」に示すリセットが発生したとき
- 1 を読み出して SWRF に 0 を書いたとき

RPERF フラグ (SRAM パリティエラーリセット検出フラグ)

RPERF フラグは SRAM パリティエラーリセットが発生したことを示します。

[1 になる条件]

- SRAM パリティエラーリセットが発生したとき

[0 になる条件]

- 「[5.1. 概要](#)」に示すリセットが発生したとき
- 1 を読み出して RPERF に 0 を書いたとき

BUSSRF フラグ (バススレーブ MPU エラーリセット検出フラグ)

BUSSRF フラグはバススレーブ MPU エラーリセットが発生したことを示します。

[1 になる条件]

- バススレーブ MPU エラーリセットが発生したとき

[0 になる条件]

- 「[5.1. 概要](#)」に示すリセットが発生したとき
- 1 を読み出して BUSSRF に 0 を書いたとき

BUSMRF フラグ (バスマスタ MPU エラーリセット検出フラグ)

BUSMRF フラグはバスマスタ MPU エラーリセットが発生したことを示します。

[1 になる条件]

- バスマスタ MPU エラーリセットが発生したとき

[0 になる条件]

- 「5.1. 概要」に示すリセットが発生したとき
- 1を読み出して BUSMRF に 0 を書いたとき

SPERF フラグ (CPU スタックポインタエラーリセット検出フラグ)

SPERF フラグはスタックポインタエラーリセットが発生したことを示します。

[1 になる条件]

- スタックポインタエラーリセットが発生したとき

[0 になる条件]

- 「5.1. 概要」に示すリセットが発生したとき
- 1を読み出して SPERF に 0 を書いたとき

5.2.3 RSTSR2 : リセットステータスレジスタ 2

Base address: SYSC = 0x4001_E000

Offset address: 0x411

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	CWSF
Value after reset:	0	0	0	0	0	0	0	x ^(注1)

ビット	シンボル	機能	R/W
0	CWSF	コールドスタート／ウォームスタート判別フラグ 0: コールドスタート 1: ウォームスタート	R/W ^(注2)
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. リセット後の値は、リセット要因で異なります。

注 2. フラグをセットするための 1 書き込みのみ可能です。

RSTSR2 レジスタは、電源が投入されたときのリセット処理（コールドスタート）なのか、動作中にリセット信号が入力されたときのリセット処理（ウォームスタート）なのかを判定するレジスタです。

CWSF フラグ (コールドスタート／ウォームスタート判別フラグ)

CWSF フラグはリセット処理の種類（コールドスタートまたはウォームスタート）を示します。本フラグは、電源が投入されたときのリセット処理（コールドスタート）なのか、動作中にリセット信号が入力されたときのリセット処理（ウォームスタート）なのかを示します。CWSF フラグは、パワーオンリセットで初期化されます。RES 端子で生成されたリセット信号では初期化されません。

[1 になる条件]

- ソフトウェアで 1 を書いたとき

[0 になる条件]

- 「5.1. 概要」に示すリセットが発生したとき

5.3 動作説明

5.3.1 RES 端子リセット

RES 端子によるリセットです。RES 端子が Low になると実行中の処理はすべて打ち切れ、本 MCU はリセット状態になります。本 MCU を適切にリセットするには、電源投入時の規定の電源安定時間だけ RES 端子は Low を保持していなければいけません。

RES 端子が Low から High になったとき、解除後待機時間 (t_{RESWT}) 経過後、内部リセットが解除されます。その後 CPU がリセット例外処理を開始します。

詳細は、「41. 電気的特性」を参照してください。

5.3.2 パワーオンリセット

パワーオンリセット (POR) は、パワーオンリセット回路により発生する内部リセットです。パワーオンリセットは以下の条件で発生します。

1. RES 端子を High にした状態で、電源を投入した場合
2. RES 端子を High にした状態で、VCC 電圧が V_{POR} 電圧より低下した場合

VCC 電圧が V_{POR} 電圧を超えると、指定したパワーオンリセット時間 (t_{POR}) 経過後、CPU がリセット例外処理を開始します。パワーオンリセット時間は、外部電源と本 MCU 回路が安定するための時間です。

パワーオンリセットが発生すると、RSTSR0.PORF フラグが 1 になります。PORF フラグは、RES 端子リセットによって初期化されます。VCC 電圧が V_{POR} 電圧より低下した場合、パワーオンリセット状態となります。

図 5.1 にパワーオンリセット時の動作例を示します。




図 5.1 パワーオンリセット時の動作例

5.3.3 電圧監視リセット

電圧監視 i ($i = 0, 1, 2$) リセットは、電圧監視 i 回路により発生する内部リセットです。オプション機能選択レジスタ 1 (OFS1) の電圧検出 0 回路起動ビット (LVDAS) が 0 (リセット後、電圧監視 0 リセット有効) の状態で、VCC が V_{det0} 以下になると、RSTSR0.LVD0RF フラグが 1 になり、電圧検出回路は電圧監視 0 リセットを発生させます。電圧監視 0 リセットを使用する場合は、OFS1.LVDAS ビットを 0 にしてください。VCC が V_{det0} を超えると、電圧監視 0 リセット時間 (t_{LVD0}) 経過後、内部リセットが解除され、CPU がリセット例外処理を開始します。

電圧監視 1 回路コントロールレジスタ 0 (LVD1CR0) の電圧監視 1 割り込み／リセット許可ビット (RIE) が 1 (電圧検出回路によるリセット／割り込み発生許可) で、かつ電圧監視 1 回路モード選択ビット (RI) が 1 (低電圧検出時、リセット発生を選択) の状態にあるとき、VCC 電圧が V_{det1} 以下になると、RSTSR0.LVD1RF フラグが 1 になり、電圧検出回路は電圧監視 1 リセットを発生させます。

電圧監視 2 回路コントロールレジスタ 0 (LVD2CR0) の電圧監視 2 割り込み／リセット許可ビット (RIE) が 1 (電圧検出回路によるリセット／割り込み発生許可) で、かつ電圧監視 2 回路モード選択ビット (RI) が 1 (低電圧検出時、リセット発生を選択) の状態にあるとき、VCC 電圧が V_{det2} 以下になると、RSTSR0.LVD2RF フラグが 1 になり、電圧検出回路は電圧監視 2 リセットを発生させます。

同様に、電圧監視 1 リセット状態の解除タイミングは、LVD1CR0 レジスタの電圧監視 1 リセットネゲート選択ビット (RN) で選択可能です。LVD1CR0.RN ビットが 0 で、かつ VCC の電圧が V_{det1} 以下になっている場合、 V_{det1} を超えてから LVD1 リセット時間 (t_{LVD1}) が経過すると、内部リセットが解除され、CPU がリセット例外処理を開始します。また、LVD1CR0.RN ビットが 1 で、かつ VCC の電圧が V_{det1} 以下になっている場合、LVD1 リセット時間 (t_{LVD1}) が経過すると、内部リセットは解除され、CPU がリセット例外処理を開始します。

同様に、電圧監視 2 リセット状態の解除タイミングは、LVD2CR0 レジスタの電圧監視 2 リセットネゲート選択ビット (RN) で選択可能です。

V_{det1} および V_{det2} の検出レベルは、電圧検出レベル選択レジスタ (LVDLVLR) で変更できます。

図 5.2 に電圧監視 1 リセットおよび電圧監視 2 リセット時の動作例を示します。電圧監視 1 リセットと電圧監視 2 リセットの詳細は、「7. 低電圧検出回路 (LVD)」を参照してください。




図 5.2 電圧監視 1 リセットおよび電圧監視 2 リセット時の動作例

5.3.4 独立ウォッチドッグタイマリセット

独立ウォッチドッグタイマリセットは、独立ウォッチドッグタイマによる内部リセットです。オプション機能選択レジスタ 0 (OFS0) の設定により、独立ウォッチドッグタイマから独立ウォッチドッグタイマリセットを出力するかどうかを選択できます。

独立ウォッチドッグタイマリセットの出力を選択した場合、独立ウォッチドッグタイマがアンダーフローしたとき、あるいはリフレッシュ許可期間以外で書き込みを行ったときに、独立ウォッチドッグタイマリセットが発生します。独立ウォッチドッグタイマリセットの発生後に、内部リセット時間 (t_{RESW2}) が経過すると、内部リセットは解除され、CPU がリセット例外処理を開始します。

独立ウォッチドッグタイマリセットの詳細は、「[24. 独立ウォッチドッグタイマ \(IWDT\)](#)」を参照してください。

5.3.5 ウォッチドッグタイマリセット

ウォッチドッグタイマリセットは、ウォッチドッグタイマによる内部リセットです。WDT リセットコントロールレジスタ (WDTRCR)、あるいはオプション機能選択レジスタ 0 (OFS0) の設定により、ウォッチドッグタイマからウォッチドッグタイマリセットを出力するかどうかを選択できます。

ウォッチドッグタイマリセットの出力を選択した場合、ウォッチドッグタイマがアンダーフローしたとき、あるいはリフレッシュ許可期間以外で書き込みを行ったときに、ウォッチドッグタイマリセットが発生します。ウォッチドッグタイマリセットの発生後に、内部リセット時間 (t_{RESW2}) が経過すると、内部リセットは解除され、CPU がリセット例外処理を開始します。

ウォッチドッグタイマリセットの詳細は、「[23. ウォッチドッグタイマ \(WDT\)](#)」を参照してください。

5.3.6 ソフトウェアリセット

ソフトウェアリセットは、Arm コア内部の AIRCR レジスタの SYSRESETREQ ビットに対するソフトウェア設定によって発生する内部リセットです。SYSRESETREQ ビットを 1 にすると、ソフトウェアリセットが発生します。ウォッチドッグタイマリセットの発生後に、内部リセット時間 (t_{RESW2}) が経過すると、内部リセットは解除され、CPU がリセット例外処理を開始します。

SYSRESETREQ ビットの詳細については、*ARM® Cortex®-M23 Technical Reference Manual* を参照してください。

5.3.7 コールドスタート／ウォームスタート判定機能

RSTSR2.CWSF フラグの読み出しによって、リセット処理の原因、すなわち、電源が投入されたときのリセット処理（コールドスタート）なのか、動作中にリセット信号が入力されたときのリセット処理（ウォームスタート）なのかを判定できます。

RSTSR2.CWSF フラグは、パワーオンリセットが発生すると 0（コールドスタート）になります。その他のリセットを行っても 0 になりません。また、プログラムで 1 を書くと 1 になります。0 を書いても 0 になりません。

図 5.3 にコールドスタート／ウォームスタート判定機能の動作例を示します。




図 5.3 コールドスタート/ウォームスタート判定機能の動作例

5.3.8 リセット発生要因の判定

RSTSR0 レジスタと RSTSR1 レジスタを読むことで、いずれのリセット発生によってリセット例外処理が実行されたかを確認できます。

図 5.4 にリセット発生要因の判定フロー例を示します。リセットフラグは、1 を読んだ後、0 を書き込む必要があります。




図 5.4 リセット発生要因の判定フロー例

5.4 使用上の注意

5.4.1 RES 端子リセットの注意事項

以下の条件で RES 端子リセットを使用すると、パワーオンリセットが発生する場合があります。

- $VCC \leq 1.7V$ のとき
- 電圧検出 0 回路が使用可能なとき

6. オプション設定メモリ

6.1 概要

オプション設定メモリは、MCU のリセット後の状態を決定します。オプション設定メモリは、フラッシュメモリのコンフィグレーション設定領域とプログラムフラッシュ領域に配置されます。これらの2つの領域では、使用可能な設定方法が異なります。

図 6.1 にオプション設定メモリ領域を示します。




図 6.1 オプション設定メモリの領域

6.2 レジスタの説明

6.2.1 OFS0 : オプション機能選択レジスタ 0

Address: 0x0000_0400, 0x0000_2400(注¹)

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	WDTS TPCTL	—	WDTR STIRQ S	WDTRPSS[1:0]	WDTRPES[1:0]	WDTCKS[3:0]			WDTTIPS[1:0]			WDTS TRT	—		

Value after reset: ユーザー設定値(注²)

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	IWDT STPC TL	—	IWDT RSTIR QS	IWDRPSS[1:0]	IWDRPES[1:0]	IWDTCKS[3:0]			IWDTTIPS[1:0]			IWDT STRT	—		

Value after reset: ユーザー設定値(注²)

ビット	シンボル	機能	R/W
0	—	読むと設定値が読めます。	R
1	IWDTSTRT	IWDT スタートモード選択 0: リセット後、IWDT は自動的に起動（オートスタートモード） 1: リセット後、IWDT は停止状態	R

ビット	シンボル	機能	R/W
3:2	IWDTT0PS[1:0]	IWDT タイムアウト期間選択 0 0: 128 サイクル (0x007F) 0 1: 512 サイクル (0x01FF) 1 0: 1024 サイクル (0x03FF) 1 1: 2048 サイクル (0x07FF)	R
7:4	IWDTCKS[3:0]	IWDT 専用クロック分周比選択 0x0: 分周なし 0x2: 16 分周 0x3: 32 分周 0x4: 64 分周 0xF: 128 分周 0x5: 256 分周 その他: 設定禁止	R
9:8	IWDRPES[1:0]	IWDT ウィンドウ終了位置選択 0 0: 75% 0 1: 50% 1 0: 25% 1 1: 0% (ウィンドウの終了位置設定なし)	R
11:10	IWDRPSS[1:0]	IWDT ウィンドウ開始位置選択 0 0: 25% 0 1: 50% 1 0: 75% 1 1: 100% (ウィンドウの開始位置設定なし)	R
12	IWDRSTIRQS	IWDT リセット割り込み要求選択 0: 割り込み 1: リセット	R
13	—	読むと設定値が読めます。	R
14	IWDTSTPCTL	IWDT 停止制御 0: カウント継続 1: スリープモード、スヌーズモード、またはソフトウェアスタンバイモードの状態にあるとき、カウント停止	R
16:15	—	読むと設定値が読めます。	R
17	WDTSTRT	WDT スタートモード選択 0: リセット後、WDT は自動的に起動 (オートスタートモード) 1: リセット後、WDT は停止状態 (レジスタスタートモード)	R
19:18	WDTT0PS[1:0]	WDT タイムアウト期間選択 0 0: 1024 サイクル (0x03FF) 0 1: 4096 サイクル (0x0FFF) 1 0: 8192 サイクル (0x1FFF) 1 1: 16384 サイクル (0x3FFF)	R
23:20	WDTCKS[3:0]	WDT クロック分周比選択 0x1: WDTCLK の 4 分周 0x4: WDTCLK の 64 分周 0xF: WDTCLK の 128 分周 0x6: WDTCLK の 512 分周 0x7: WDTCLK の 2048 分周 0x8: WDTCLK の 8192 分周 その他: 設定禁止	R
25:24	WDRPES[1:0]	WDT ウィンドウ終了位置選択 0 0: 75% 0 1: 50% 1 0: 25% 1 1: 0% (ウィンドウの終了位置設定なし)	R
27:26	WDRPSS[1:0]	WDT ウィンドウ開始位置選択 0 0: 25% 0 1: 50% 1 0: 75% 1 1: 100% (ウィンドウの開始位置設定なし)	R

ビット	シンボル	機能	R/W
28	WDTRSTIRQS	WDT リセット割り込み要求選択 0: 割り込み 1: リセット	R
29	—	読むと設定値が読めます。	R
30	WDTSTPCTL	WDT 停止制御 0: カウント継続 1: スリープモード遷移時にカウント停止	R
31	—	読むと設定値が読めます。	R

注 1. ブートスワップ設定時は、このレジスタのアドレスが変わります。そのため、ブートスワップを使用する場合は 0x0000_2400 と 0x0000_0400 に同じ値を設定してください。

注 2. ブランク品の値は、0xFFFFFFFF です。ユーザーがプログラムした値になります。

IWDTSTRT ビット (IWDT スタートモード選択)

IWDTSTRT ビットは、リセット後の IWDT の起動モード（停止状態または起動状態）を選択します。

IWDTTIPS[1:0] ビット (IWDT タイムアウト期間選択)

IWDTTIPS[1:0] ビットは、ダウンカウンタがアンダーフローするまでの時間（すなわち、タイムアウト期間）を、IWDTCKS[3:0] ビットで設定した分周クロックを 1 サイクルとして、128 サイクル、512 サイクル、1024 サイクル、または 2048 サイクルから選択します。リフレッシュ動作後、カウンタがアンダーフローするまでの時間は、IWDTCKS[3:0] ビットと IWDTTIPS[1:0] ビットの組み合わせにより決定されます。

詳細は「[24. 独立ウォッチドッグタイマ \(IWDT\)](#)」を参照してください。

IWDTCKS[3:0] ビット (IWDT 専用クロック分周比選択)

IWDTCKS[3:0] ビットは、IWDT 用のクロックを分周するプリスケアラの分周比設定を、1 分周、16 分周、32 分周、64 分周、128 分周、256 分周から選択します。この設定を IWDTTIPS[1:0] ビットの設定と組み合わせて、IWDT のカウント期間を 128～524288 の IWDT クロックサイクルの間に設定できます。

詳細は「[24. 独立ウォッチドッグタイマ \(IWDT\)](#)」を参照してください。

IWDRPES[1:0] ビット (IWDT ウィンドウ終了位置選択)

IWDRPES[1:0] ビットは、ダウンカウンタのウィンドウ終了位置を、カウント値の 75%、50%、25%、0% から選択します。選択するウィンドウ終了位置は、ウィンドウ開始位置より小さい値を選択します（ウィンドウ開始位置 > ウィンドウ終了位置）。ウィンドウ終了位置をウィンドウ開始位置よりも大きい値に設定した場合、ウィンドウ開始位置の設定のみが有効となります。

IWDRPSS[1:0]、IWDRPES[1:0] ビットで設定したウィンドウ開始／終了位置のカウント値は、IWDTTIPS[1:0] ビットの設定により変わります。

詳細は「[24. 独立ウォッチドッグタイマ \(IWDT\)](#)」を参照してください。

IWDRPSS[1:0] ビット (IWDT ウィンドウ開始位置選択)

IWDRPSS[1:0] ビットは、ダウンカウンタのウィンドウ開始位置を、カウント値（カウント開始を 100%、アンダーフロー発生時を 0%）の 100%、75%、50%、25% から選択します。ウィンドウ開始位置からウィンドウ終了位置までの期間がリフレッシュ許可期間となり、それ以外はリフレッシュ禁止期間となります。

詳細は、「[24. 独立ウォッチドッグタイマ \(IWDT\)](#)」を参照してください。

IWDRSTIRQS ビット (IWDT リセット割り込み要求選択)

IWDRSTIRQS ビットは、ダウンカウンタのアンダーフロー、またはリフレッシュエラー発生時の動作を選択します。独立ウォッチドッグタイマリセット、ノンマスカブル割り込み要求、または割り込み要求のいずれかを選択できます。

詳細は、「[24. 独立ウォッチドッグタイマ \(IWDT\)](#)」を参照してください。

IWDTSTPCTL ビット (IWDT 停止制御)

IWDTSTPCTL ビットは、スリープモード、スヌーズモード、またはソフトウェアスタンバイモード遷移時にカウントを停止するかどうかを指定します。

表 6.1 に IWDTSTPCTL ビットによるカウント停止制御を示します。

表 6.1 IWDSTPCTL ビットによるカウント停止制御

IWDSTPCTL	モード	IWDT のカウント動作
0	スリープ/スヌーズ/ソフトウェアスタンバイモード	カウント継続
1	スリープ/スヌーズ/ソフトウェアスタンバイモード	カウント停止

詳細は「[24. 独立ウォッチドッグタイマ \(IWDT\)](#)」を参照してください。

WDTSTRT ビット (WDT スタートモード選択)

WDTSTRT ビットは、リセット後の WDT の起動モード（停止状態、またはオートスタートモードでの起動）を選択します。WDT がオートスタートモードで起動する場合、WDT に対する OFS0 レジスタの設定は有効です。

WDTTOPS[1:0]ビット (WDT タイムアウト期間選択)

WDTTOPS[1:0]ビットは、ダウncカウンタがアンダーフローするまでのタイムアウト期間を、WDTCK[3:0]ビットで設定した分周クロックを1サイクルとして、1024、4096、8192、または16384の各サイクル数で指定します。リフレッシュ動作後、アンダーフローするまでの WDTCLK サイクル数は、WDTCK[3:0]ビットと WDTTOPS[1:0]ビットの組み合わせで決定されます。

詳細は、「[23. ウォッチドッグタイマ \(WDT\)](#)」を参照してください。

WDTCK[3:0]ビット (WDT クロック分周比選択)

WDTCK[3:0]ビットは、WDTCLK を分周するプリスケアラの分周比設定を、4、64、128、512、2048、8192の各分周から選択します。この設定を WDTTOPS[1:0]ビット設定と組み合わせることで、WDT のカウント期間は4096 から134217728までの WDTCLK サイクル数に設定可能です。

詳細は、「[23. ウォッチドッグタイマ \(WDT\)](#)」を参照してください。

WDRPES[1:0]ビット (WDT ウィンドウ終了位置選択)

WDRPES[1:0]ビットは、ダウncカウンタのウィンドウ終了位置を、カウント値の75%、50%、25%、0%から選択します。選択するウィンドウ終了位置は、ウィンドウ開始位置より小さい値を選択します（ウィンドウ開始位置 > ウィンドウ終了位置）。ウィンドウ終了位置をウィンドウ開始位置より大きい値に設定した場合、ウィンドウ開始位置の設定のみが有効となります。

WDRPSS[1:0]および WDRPES[1:0]ビットで設定したウィンドウ開始/終了位置のカウント値は、WDTTOPS[1:0]ビットの設定により変わります。

詳細は、「[23. ウォッチドッグタイマ \(WDT\)](#)」を参照してください。

WDRPSS[1:0]ビット (WDT ウィンドウ開始位置選択)

WDRPSS[1:0]ビットは、ダウncカウンタのウィンドウ開始位置を、カウント値の100%、75%、50%、25%から選択します。カウントを開始する位置は100%、アンダーフローが発生する位置は0%です。ウィンドウ開始位置からウィンドウ終了位置までの期間がリフレッシュ許可期間となります。

それ以外はリフレッシュ禁止期間となります。

詳細は、「[23. ウォッチドッグタイマ \(WDT\)](#)」を参照してください。

WDRSTIRQS ビット (WDT リセット割り込み要求選択)

WDRSTIRQS ビットは、ダウncカウンタのアンダーフロー、またはリフレッシュエラー発生時の動作を選択します。ウォッチドッグタイマリセット、ノンマスカブル割り込み要求、または割り込み要求のいずれかを選択できます。

詳細は、「[23. ウォッチドッグタイマ \(WDT\)](#)」を参照してください。

WDTSTPCTL ビット (WDT 停止制御)

WDTSTPCTL ビットは、スリープモード遷移時に、カウントを停止させるかどうかを選択します。

詳細は、「[23. ウォッチドッグタイマ \(WDT\)](#)」を参照してください。

6.2.2 OFS1 : オプション機能選択レジスタ 1

Address: 0x0000_0404, 0x0000_2404(注1)

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	ICSAT S	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—

Value after reset: ユーザー設定値(注2)

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	HOCOFREQ1[2:0]	—	—	—	—	HOCO EN	—	—	—	VDSEL0[2:0]	—	—	LVDA S	—	—

Value after reset: ユーザー設定値(注2)

ビット	シンボル	機能	R/W
1:0	—	読むと設定値が読めます。	R
2	LVDA S	電圧検出 0 回路起動 0: リセット後、電圧監視 0 リセット有効 1: リセット後、電圧監視 0 リセット無効	R
5:3	VDSEL0[2:0]	電圧検出 0 レベル選択(注3) 0 0 0: V _{det0_0} 0 0 1: V _{det0_1} 0 1 0: V _{det0_2} 0 1 1: V _{det0_3} 1 0 0: V _{det0_4} その他: 設定禁止	R
7:6	—	読むと設定値が読めます。	R
8	HOCOEN	HOCO 発振有効 0: リセット後、HOCO 発振が有効 1: リセット後、HOCO 発振が無効	R
11:9	—	読むと設定値が読めます。	R
14:12	HOCOFREQ1[2:0]	HOCO 周波数設定 1 0 0 0: 24 MHz 0 1 0: 32 MHz 1 0 0: 48 MHz 1 0 1: 64 MHz その他: 設定禁止	R
30:15	—	読むと設定値が読めます。	R
31	ICSAT S	内部クロック供給アーキテクチャタイプ選択 0: 内部クロック供給アーキテクチャタイプ B 1: 内部クロック供給アーキテクチャタイプ A	R

注 1. ブートスワップ設定時は、このレジスタのアドレスが変わります。そのため、ブートスワップを使用する場合は 0x0000_2404 と 0x0000_0404 に同じ値を設定してください。

注 2. ブランク品の値は、0xFFFFFFFF です。ユーザーがプログラムした値になります。

注 3. 検出対象の電圧レベルの詳細は、「41. 電氣的特性」を参照してください。LVD0 を使用しない場合は、100b に設定してください。

LVDA S ビット（電圧検出 0 回路起動）

LVDA S ビットは、リセット後、電圧監視 0 リセットを有効にするか無効にするかを選択します。

VDSEL0[2:0] ビット（電圧検出 0 レベル選択）

VDSEL0[2:0] ビットは、電圧検出 0 回路の電圧検出レベルを選択します。

HOCOEN ビット（HOCO 発振有効）

HOCOEN ビットは、リセット後、HOCO 発振有効にするかどうかを選択します。本ビットを 0 にすることにより、CPU が動作する前に HOCO の発振を開始でき、発振安定の待ち時間を減らすことができます。

注. HOCOEN ビットを 0 にしても、システムクロックソースは HOCO に切り替わりません。クロックソース選択ビット (SCKSCR.CKSEL[2:0]) を設定することによってのみ、システムクロックソースは HOCO に切り替わります。HOCO クロックを使用する場合は、OFS1.HOCOFRQ1 ビットを最適な値に設定してください。

HOCOFRQ1[2:0]ビット (HOCO 周波数設定 1)

HOCOFRQ1[2:0]ビットは、リセット後の HOCO 周波数を 24、32、48、64 MHz から選択します。

ICSATS ビット (内部クロック供給アーキテクチャタイプ選択)

ICSATS ビットは、リセット後の内部クロック供給アーキテクチャをタイプ A とタイプ B から選択します。

内部クロック供給アーキテクチャタイプ A は、ICLK、PCLKB、PCLKD の周波数をシステムクロック分周コントロールレジスタ (SCKDIVCR) で個別に設定できるクロックを提供します。

内部クロック供給アーキテクチャタイプ A では、システム機能と周辺機能間の動作周波数関係をさまざまなアプリケーションに合わせて柔軟に設定できます。

内部クロック供給アーキテクチャタイプ B は、システムクロック分周コントロールレジスタ (SCKDIVCR) の PCKB[2:0]と PCKD[2:0]の設定に関係なく、ICLK、PCLKB、PCLKD の周波数が ICLK = PCLKB = PCLKD として固定されるクロックを提供します。

内部クロック供給アーキテクチャタイプ B では、システム機能と周辺機能間の動作周波数関係を単純化できるため、消費電力の低減に有利です。

システムクロック分周コントロールレジスタ (SCKDIVCR) の詳細については、「[8.2.1. SCKDIVCR: システムクロック分周コントロールレジスタ](#)」を参照してください。

クロック発生回路のブロック図の詳細については、「[8.1. 概要](#)」を参照してください。

注. 内部クロック供給アーキテクチャタイプ B を選択した場合：

- OFS1.HOCOFRQ1[2:0]では、HOCO 周波数を 48 MHz または 64 MHz に設定できません。HOCO 周波数は 32 MHz または 24 MHz に設定してください。
- MEMWAIT.MEMWAIT および FLDWAITR.FLDWAIT1 でのメモリウェイト設定はできません。デフォルトを使用してください。

6.2.3 MPU レジスタ

表 6.2 に MPU 機能に関連したレジスタを示します。詳細は、「[14. メモリプロテクションユニット \(MPU\)](#)」を参照してください。

フラッシュメモリを消去すると、セキュリティ MPU は無効になります。MPU レジスタに不正データが書き込まれた場合、MCU が動作しないことがあります。適正なデータを設定するには、「[14. メモリプロテクションユニット \(MPU\)](#)」を参照してください。

表 6.2 MPU レジスタ (1/2)

レジスタ名	シンボル	機能	アドレス(注1)	サイズ (バイト)
セキュリティ MPU プログラムカウンタ開始アドレスレジスタ 0	SECMPUPCS0	コードフラッシュメモリまたは SRAM のセキュリティフェッチ領域を指定	0x0000_0408	4
セキュリティ MPU プログラムカウンタ終了アドレスレジスタ 0	SECMPUPCE0	コードフラッシュメモリまたは SRAM のセキュリティフェッチ領域を指定	0x0000_040C	4
セキュリティ MPU プログラムカウンタ開始アドレスレジスタ 1	SECMPUPCS1	コードフラッシュメモリまたは SRAM のセキュリティフェッチ領域を指定	0x0000_0410	4
セキュリティ MPU プログラムカウンタ終了アドレスレジスタ 1	SECMPUPCE1	コードフラッシュメモリまたは SRAM のセキュリティフェッチ領域を指定	0x0000_0414	4
セキュリティ MPU 領域 0 開始アドレスレジスタ	SECMPUS0	コードフラッシュメモリのセキュアプログラムやデータを指定	0x0000_0418	4
セキュリティ MPU 領域 0 終了アドレスレジスタ	SECMPUE0	コードフラッシュメモリのセキュアプログラムやデータを指定	0x0000_041C	4
セキュリティ MPU 領域 1 開始アドレスレジスタ	SECMPUS1	SRAM のセキュアプログラムやデータを指定	0x0000_0420	4

表 6.2 MPU レジスタ (2/2)

レジスタ名	シンボル	機能	アドレス(注1)	サイズ (バイト)
セキュリティ MPU 領域 1 終了アドレスレジスタ	SECMPUE1	SRAM のセキュアプログラムやデータを指定	0x0000_0424	4
セキュリティ MPU 領域 2 開始アドレスレジスタ	SECMPUS2	セキュリティ機能のセキュアデータを指定	0x0000_0428	4
セキュリティ MPU 領域 2 終了アドレスレジスタ	SECMPUE2	セキュリティ機能のセキュアデータを指定	0x0000_042C	4
セキュリティ MPU 領域 3 開始アドレスレジスタ	SECMPUS3	セキュリティ機能のセキュアデータを指定	0x0000_0430	4
セキュリティ MPU 領域 3 終了アドレスレジスタ	SECMPUE3	セキュリティ機能のセキュアデータを指定	0x0000_0434	4
セキュリティ MPU アクセスコントロールレジスタ	SECMPUAC	セキュリティ有効/無効領域を指定	0x0000_0438	4

注 1. ブートスワップ設定時、これらのレジスタのアドレスは変わります。そのため、ブートスワップを使う場合、(0x0000_2408～0x0000_243B) と (0x0000_0408～0x0000_043B) は同じ値に設定してください。

6.2.4 AWS : アクセスウィンドウ設定レジスタ

Address: 0x0101_0010

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	BTFLG	—	—	—	—	FAWE[10:0]										

Value after reset: ユーザー設定値

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	FSPR	—	—	—	—	FAWS[10:0]										

Value after reset: ユーザー設定値

ビット	シンボル	機能	R/W
10:0	FAWS[10:0]	アクセスウィンドウ開始ブロックアドレス これらのビットは、アクセスウィンドウの開始ブロックのアドレスを指定します。アクセスウィンドウのブロック番号を表すものではありません。アクセスウィンドウはプログラムフラッシュ領域の中でのみ有効です。ブロックアドレスは、ブロックの先頭アドレスで指定し、アドレスビット[21:11]で構成されます。	R
14:11	—	読むと設定値が読めます。	R
15	FSPR	アクセスウィンドウとスタートアップ領域選択機能の保護 このビットは、アクセスウィンドウ、スタートアップ領域選択フラグ (BTFLG)、およびテンプラリブートスワップ制御に対する書き込み/イレース保護のプログラミングを制御します。このビットを 0 にすると、1 に変更できません。 0: アクセスウィンドウ (FAWE[10:0], FAWS[10:0]) とスタートアップ領域選択フラグ (BTFLG) のプログラミングに対するコンフィグレーション設定コマンドの実行は無効 1: アクセスウィンドウ (FAWE[10:0], FAWS[10:0]) とスタートアップ領域選択フラグ (BTFLG) のプログラミングに対するコンフィグレーション設定コマンドの実行は有効	R
26:16	FAWE[10:0]	アクセスウィンドウ終了ブロックアドレス これらのビットは、アクセスウィンドウの終了ブロックアドレスを指定します。アクセスウィンドウのブロック番号を表すものではありません。アクセスウィンドウはプログラムフラッシュ領域の中でのみ有効です。アクセスウィンドウの終了ブロックアドレスは、アクセスウィンドウで定義される受け入れ可能な P/E (プログラムとイレース) 領域の次のブロックです。ブロックアドレスは、ブロックの先頭アドレスで指定し、アドレスビット[21:11]で構成されます。	R
30:27	—	読むと設定値が読めます。	R

ビット	シンボル	機能	R/W
31	BTFLG	スタートアップ領域選択フラグ このビットはスタートアップ領域のアドレスをブートスワップ機能用に入れ替えるか否かを指定します。 0: 1 番目の 8 KB 領域 (0x0000_0000~0x0000_1FFF) と 2 番目の 8 KB 領域 (0x0000_2000~0x0000_3FFF) が入れ替わる 1: 1 番目の 8 KB 領域 (0x0000_0000~0x0000_1FFF) と 2 番目の 8 KB 領域 (0x0000_2000~0x0000_3FFF) は入れ替わらない	R

アクセスウィンドウ外の領域にプログラム／イレースコマンドを発行すると、コマンドロック状態になります。アクセスウィンドウはプログラムフラッシュメモリ領域でのみ有効です。アクセスウィンドウは、セルフプログラミングモード、シリアルプログラミングモード、およびオンチップデバッグモードにおいて、プロテクション機能を提供します。アクセスウィンドウは FSPR ビットでロックすることができます。

アクセスウィンドウは、FAWS[10:0] ビットと FAWE[10:0] ビットで指定されています。FAWS[10:0] ビットおよび FAWE[10:0] ビットの設定値は以下のとおりです。

FAWE[10:0] = FAWS[10:0]: プログラム／イレースコマンドは、全プログラムフラッシュメモリ領域に対して実行が許可される

FAWE[10:0] > FAWS[10:0]: プログラム／イレースコマンドは、FAWS[10:0] ビットで指示されたブロックから、FAWE[10:0] ビットで指示されたブロックより 1 つ下のブロックまでのウィンドウでのみ実行が許可される

FAWE[10:0] < FAWS[10:0]: プログラム／イレースコマンドは、プログラムフラッシュメモリ領域に対して実行が許可されない




図 6.2 アクセスウィンドウの概要

6.2.5 OSIS : OCD／シリアルプログラマ ID 設定レジスタ

OSIS レジスタは、OCD／シリアルプログラマの ID コードプロテクト機能の ID を格納します。OCD／シリアルプログラマを接続する場合、MCU がその接続を許可するか否かを判定できるようにするための値を書き込んでください。本レジスタを用いて、OCD／シリアルプログラマから送られてくるコードが、オプション設定メモリ上の ID コードと一致するか否かを判定してください。ID コードが一致した場合は OCD／シリアルプログラマとの接続を許可しますが、一致しない場合は OCD／シリアルプログラマとの接続はできません。OSIS レジスタは 32 ビットワード単位で設定する必要があります。

Address: 0x0101_0018, 0x0101_0020, 0x0101_0028, 0x0101_0030

Bit position: 31

0

Bit field:

Value after reset:

ユーザー設定値

OCD／シリアルプログラマの ID 認証に使用する ID を格納します。

ID コードのビット[127]と[126]は、ID コードプロテクト機能が有効かを判定し、ホストで使用する認証方法を決定します。表 6.3 に ID コードがどのように認証方法を決定するかについて示します。

表 6.3 ID コードプロテクト機能の仕様

ブートアップ時の動作モード	ID コード	プロテクト状態	プログラマまたはオンチップデバッグ接続時の動作
シリアルプログラミングモード (SCI ブートモード)	0xFF, ..., 0xFF (全バイトが 0xFF)	プロテクト無効	ID コードは検証されません。ID コードは常に一致して、シリアルプログラマまたはオンチップデバッグ(注1)への接続が許可されます。
オンチップデバッグモード (SWD ブートモード)	ビット[127] = 1、ビット[126] = 1、かつ 16 バイトのうち少なくとも 1 つが 0xFF 以外	プロテクト有効	ID コードの一致は、認証が終了し、シリアルプログラマまたはオンチップデバッグとの接続が許可されていることを示します。 ID コードの不一致は、ID コードプロテクト待機状態への遷移を示します。 シリアルプログラマまたはオンチップデバッグから送られてきた ID コードが ASCII コードの ALeRASE (0x414C_6552_4153_45FF_FFFF_FFFF_FFFF_FFFF) の場合、ユーザーフラッシュメモリ領域の内容は消去され、OSIS レジスタの全ビットが 1 になります。 ただし、AWS.FSPR ビットが 0 またはセキュリティ MPU が有効の場合は、ユーザーフラッシュメモリ領域の内容は消去されません。
	ビット[127] = 1 およびビット[126] = 0	プロテクト有効	ID コードの一致は、認証が終了し、シリアルプログラマまたはオンチップデバッグとの接続が許可されていることを示します。 ID コードの不一致は、ID コードプロテクト待機状態への遷移を示します。
	ビット[127] = 0	プロテクト有効	ID コードは検証されません。ID コードは常に不一致であり、シリアルプログラマまたはオンチップデバッグへの接続は禁止されます。 オンチップデバッグから送られてきた ID コードが、ASCII コードの ALeRASE (0x414C_6552_4153_45FF_FFFF_FFFF_FFFF_FFFF) の場合、ユーザーフラッシュメモリ領域の内容は消去され、OSIS レジスタの全ビットは 1 になります。 ただし、AWS.FSPR ビットが 0 またはセキュリティ MPU が有効の場合は、ユーザーフラッシュメモリ領域の内容は消去されません。

注 1. オンチップデバッグから ID コードを送信しないでください。または、オンチップデバッグから 0xFF, ..., 0xFF (すべてのバイトが 0xFF) の ID コードを送信してください。

6.3 オプション設定メモリの設定方法

6.3.1 オプション設定メモリへのデータの配置方法

オプション設定メモリにプログラムするデータは、図 6.1 に示すアドレスに配置してください。配置したデータは、フラッシュメモリ書き込みソフトウェアやオンチップデバッグなどのツールで使用されます。

注. プログラミング形式はコンパイラによって異なります。詳細については、コンパイラのマニュアルを参照してください。

6.3.2 オプション設定メモリにプログラムするデータの設定方法

「[6.3.1. オプション設定メモリへのデータの配置方法](#)」に記載した方法でデータを配置するだけでは、オプション設定メモリにデータを書き込むことにはなりません。合わせて、本項に記載されている下記のいずれかを実施してください。

(1) セルフプログラミングでオプション設定メモリを変更する場合

プログラムコマンドを用いて、プログラムフラッシュメモリ領域へデータを書き込んでください。また、コンフィグレーション設定領域のオプション設定メモリへデータを書き込むには、コンフィグレーション設定コマンドを使用してください。さらに、スタートアップ領域選択機能を用いて、オプション設定メモリを含むブートプログラムを安全に更新してください。

プログラムコマンド、コンフィグレーション設定コマンド、およびスタートアップ領域選択機能の詳細については、「[38. フラッシュメモリ](#)」を参照してください。

(2) OCD によるデバッグ時またはフラッシュライターによってプログラムする場合

この手順は使用するツールによって異なるため、詳細についてはツールのマニュアルを参照してください。

本 MCU には、以下の 2 つの設定手順があります。

- 「[6.3.1. オプション設定メモリへのデータの配置方法](#)」に記述されているように配置されたデータを、コンパイラが生成するオブジェクトファイルやモトローラ S 形式ファイルから読み取り、本 MCU へプログラムします
- ツールの GUI インタフェースを使用して、「[6.3.1. オプション設定メモリへのデータの配置方法](#)」に示すものと同じデータをプログラムします

6.4 使用上の注意事項

6.4.1 オプション設定メモリの予約領域および予約ビットにプログラムするデータ

オプション設定メモリの予約領域および予約ビットがプログラム範囲内にある場合、予約領域の全ビットおよび全予約ビットには 1 を書き込んでください。これらのビットに 0 を書き込んだ場合、正常動作は保証されません。

6.4.2 FSPR ビットに関する注意事項

AWS.FSPR ビットは、一度 0 に設定すると、1 に変更できません。このため、アクセスウィンドウとスタートアップ領域選択の再設定が二度とできなくなります。FSPR ビットへの書き込みは、十分にご注意ください。

7. 低電圧検出回路 (LVD)

7.1 概要

低電圧検出 (LVD) モジュールは、VCC 端子への入力電圧レベルを監視します。検出レベルはレジスタ設定で選択できます。LVD モジュールは、3 つの独立した電圧レベル検出回路 (LVD0, LVD1, LVD2) から構成されています。LVD0、LVD1、および LVD2 は VCC 端子への入力電圧レベルを測定します。LVD のレジスタは、アプリケーションの設定により、さまざまな電圧しきい値で VCC 端子への入力電圧の変動の検出を設定できます。

電圧監視レジスタを用いることで、電圧しきい値を通過したときに、LVD に割り込み、イベントリンク出力、またはリセットを発生させることができます。

表 7.1 に LVD の仕様を示します。図 7.1 に電圧監視 0 リセット発生回路のブロック図を示します。図 7.2 に電圧監視 1 割り込みおよびリセット回路のブロック図を、図 7.3 に電圧監視 2 割り込みおよびリセット回路のブロック図を示します。

表 7.1 LVD の仕様

項目		電圧監視 0	電圧監視 1	電圧監視 2
動作設定方法		OFS1 レジスタで設定	LVD のレジスタで設定	LVD のレジスタで設定
監視対象		VCC 端子入力電圧	VCC 端子入力電圧	VCC 端子入力電圧
監視電圧		V _{det0}	V _{det1}	V _{det2}
検出イベント		電圧が下降して V _{det0} を通過	電圧が上昇または下降して V _{det1} を通過	電圧が上昇または下降して V _{det2} を通過
検出電圧		OFS1.VDSEL0[2:0]ビットで 5 レベルから選択可能	LVDLVLRLVD1LVL[4:0]ビットで 16 レベルから選択可能	LVDLVLRLVD2LVL[2:0]ビットで 4 レベルから選択可能
監視フラグ		なし	LVD1SR.MON フラグ：電圧が V _{det1} より高いか低いかを監視	LVD2SR.MON フラグ：電圧が V _{det2} より高いか低いかを監視
			LVD1SR.DET フラグ：V _{det1} 通過検出	LVD2SR.DET フラグ：V _{det2} 通過検出
電圧検出時の処理	リセット	電圧監視 0 リセット	電圧監視 1 リセット	電圧監視 2 リセット
		V _{det0} > VCC でリセット。 VCC > V _{det0} の一定時間後に CPU 動作再開	V _{det1} > VCC でリセット。 CPU 動作再開タイミングとして、 VCC > V _{det1} の一定時間後、または V _{det1} > VCC の一定時間後を選択可能	V _{det2} > VCC でリセット。 CPU 動作再開タイミングとして、 VCC > V _{det2} の一定時間後、または V _{det2} > VCC の一定時間後を選択可能
	割り込み	割り込みなし	電圧監視 1 割り込み	電圧監視 2 割り込み
			ノンマスクابل割り込み、またはマスクابل割り込みを選択可能	ノンマスクابل割り込み、またはマスクابل割り込みを選択可能
			V _{det1} > VCC および VCC > V _{det1} の両方、またはどちらかのとき割り込み要求	V _{det2} > VCC および VCC > V _{det2} の両方、またはどちらかのとき割り込み要求
イベントリンク機能		なし	あり V _{det1} 通過検出時にイベント信号出力	あり V _{det2} 通過検出時にイベント信号出力




図 7.1 電圧監視 0 リセット発生回路のブロック図




図 7.2 電圧監視 1 割り込みおよびリセット回路のブロック図




図 7.3 電圧監視 2 割り込みおよびリセット回路のブロック図

7.2 レジスタの説明

7.2.1 LVCMPCR : 電圧監視回路コントロールレジスタ

Base address: SYSC = 0x4001_E000

Offset address: 0x417

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	LVD2E	LVD1E	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
4:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
5	LVD1E	電圧検出 1 回路イネーブル 0: 電圧検出 1 回路無効 1: 電圧検出 1 回路有効	R/W
6	LVD2E	電圧検出 2 回路イネーブル 0: 電圧検出 2 回路無効 1: 電圧検出 2 回路有効	R/W
7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: PRCR.PRC3 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

LVD1E ビット (電圧検出 1 回路イネーブル)

電圧検出 1 回路の割り込み／リセットを使用する場合、または LVD1SR.MON フラグを使用する場合、LVD1E ビットを 1 にしてください。LVD1E ビットを 0 から 1 に変更した後、LVD1 動作安定時間 ($t_{d(E-A)}$) が経過すると、電圧検出 1 回路が動作します。LVD1 動作安定時間 ($t_{d(E-A)}$) については、「[41. 電氣的特性](#)」を参照してください。

LVD2E ビット (電圧検出 2 回路イネーブル)

電圧検出 2 回路の割り込み／リセットを使用する場合、または LVD2SR.MON フラグを使用する場合、LVD2E ビットを 1 にしてください。LVD2E ビットを 0 から 1 に変更した後、LVD2 動作安定時間 ($t_{d(E-A)}$) が経過すると、電圧検出 2 回路が動作します。LVD2 動作安定時間 ($t_{d(E-A)}$) については、「[41. 電氣的特性](#)」を参照してください。

7.2.2 LVDLVLR : 電圧検出レベル選択レジスタ

Base address: SYSC = 0x4001_E000

Offset address: 0x418

Bit position:	7	6	5	4	3	2	1	0
Bit field:	LVD2LVL[2:0]			LVD1LVL[4:0]				
Value after reset:	0	0	0	0	0	1	1	1

ビット	シンボル	機能	R/W
4:0	LVD1LVL[4:0]	電圧検出 1 レベル選択 (電圧降下時の標準電圧) (注1) 0x00: V_{det1_0} 0x01: V_{det1_1} 0x02: V_{det1_2} 0x03: V_{det1_3} 0x04: V_{det1_4} 0x05: V_{det1_5} 0x06: V_{det1_6} 0x07: V_{det1_7} 0x08: V_{det1_8} 0x09: V_{det1_9} 0x0A: V_{det1_A} 0x0B: V_{det1_B} 0x0C: V_{det1_C} 0x0D: V_{det1_D} 0x0E: V_{det1_E} 0x0F: V_{det1_F} その他: 設定禁止	R/W
7:5	LVD2LVL[2:0]	電圧検出 2 レベル選択 (電圧降下時の標準電圧) (注1) 0 0 0: V_{det2_0} 0 0 1: V_{det2_1} 0 1 0: V_{det2_2} 0 1 1: V_{det2_3} その他: 設定禁止	R/W

注. PRCR.PRC3 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

注 1. 検出対象電圧レベルの詳細は、「4.1. 電氣的特性」を参照してください。LVD1 を使用しない場合は、初期値のままにしてください。LVD0 を使用する場合は、LVD0 の検出電圧より高い LVD1 検出電圧を設定してください。LVD1LVL[4:0] ビットは、リセット後に 1 回だけ書き換えできます。

LVDLVLRLR レジスタの設定は、LVCMPCLR.LVD1E ビットと LVCMPCLR.LVD2E ビットがともに 0 (電圧検出 n 回路無効 (n = 1, 2)) の場合のみ変更可能です。また、LVD 電圧検出 1 および 2 回路は、同じ電圧検出レベルに設定しないでください。

7.2.3 LVD1CR0 : 電圧監視 1 回路コントロールレジスタ 0

Base address: SYSC = 0x4001_E000

Offset address: 0x41A

Bit position:	7	6	5	4	3	2	1	0
Bit field:	RN	RI	—	—	CMPE	—	—	RIE

Value after reset: 1 0 0 0 x 0 0 0

ビット	シンボル	機能	R/W
0	RIE	電圧監視 1 割り込み/リセット許可 0: 禁止 1: 許可	R/W
1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
2	CMPE	電圧監視 1 回路比較結果出力許可 0: 電圧監視 1 回路比較結果出力禁止 1: 電圧監視 1 回路比較結果出力許可	R/W
3	—	読み出し値は不定です。書く場合、1 としてください。	R/W
5:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	RI	電圧監視 1 回路モード選択 0: V_{det1} 通過時に電圧監視 1 割り込み発生 1: 下降して V_{det1} 通過時に電圧監視 1 リセット許可	R/W

ビット	シンボル	機能	R/W
7	RN	電圧監視 1 リセットネゲート選択 0: $V_{CC} > V_{det1}$ 検出時、一定時間 (t_{LVD1}) 経過後にネゲート 1: LVD1 リセットアサート時、一定時間 (t_{LVD1}) 経過後にネゲート	R/W

注. PRCR.PRC3 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

RIE ビット (電圧監視 1 割り込み／リセット許可)

RIE ビットは電圧監視 1 割り込み／リセットを許可または禁止にします。フラッシュメモリのプログラム／イレース中は、電圧監視 1 割り込みも電圧監視 1 リセットも発生しないように、0 に設定してください。

CMPE ビット (電圧監視 1 回路比較結果出力許可)

CMPE ビットは電圧監視 1 回路比較結果出力を許可または禁止にします。電圧検出 1 回路を有効にして安定時間 ($t_{d(E-A)}$) 経過後に、CMPE ビットを 1 に設定してください。電圧検出 1 回路を停止するときは、CMPE ビットを 0 に設定してから電圧検出 1 回路を無効にしてください。

RN ビット (電圧監視 1 リセットネゲート選択)

RN ビットを 1 (LVD1 リセット信号のアサート後、安定時間経過後にネゲート) にする場合、MOCOCR.MCSTP ビットは 0 (MOCO 動作) にしてください。また、ソフトウェアスタンバイモードに移行すると、RN ビットは 0 ($V_{CC} > V_{det1}$ 検出後、安定時間経過後にネゲート) のみが可能です。この場合、RN ビットを 1 にしないでください。

7.2.4 LVD2CR0 : 電圧監視 2 回路コントロールレジスタ 0

Base address: SYSC = 0x4001_E000

Offset address: 0x41B

Bit position:	7	6	5	4	3	2	1	0
Bit field:	RN	RI	—	—	CMPE	—	RIE	

Value after reset: 1 0 0 0 x 0 0 0

ビット	シンボル	機能	R/W
0	RIE	電圧監視 2 割り込み／リセット許可 0: 禁止 1: 許可	R/W
1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
2	CMPE	電圧監視 2 回路比較結果出力許可 0: 電圧監視 2 回路比較結果出力禁止 1: 電圧監視 2 回路比較結果出力許可	R/W
3	—	読み出し値は不定です。書く場合、1 としてください。	R/W
5:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	RI	電圧監視 2 回路モード選択 0: V_{det2} 通過時に電圧監視 2 割り込み発生 1: 下降して V_{det2} 通過時に電圧監視 2 リセット許可	R/W
7	RN	電圧監視 2 リセットネゲート選択 0: $V_{CC} > V_{det2}$ 検出時、一定時間 (t_{LVD2}) 経過後にネゲート 1: LVD2 リセットアサート時、一定時間 (t_{LVD2}) 経過後にネゲート	R/W

注. PRCR.PRC3 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

RIE ビット (電圧監視 2 割り込み／リセット許可)

RIE ビットは電圧監視 2 割り込み／リセットを許可または禁止にします。フラッシュメモリのプログラム／イレース中は、電圧監視 2 割り込みも電圧監視 2 リセットも発生しないようにしてください。

CMPE ビット（電圧監視 2 回路比較結果出力許可）

CMPE ビットは、電圧監視 2 回路比較結果出力を許可または禁止します。電圧検出 2 回路が有効になり安定時間 ($t_{d(E-A)}$) が経過した後に、CMPE ビットを 1 に設定してください。電圧検出 2 回路を停止するときは、CMPE ビットを 0 に設定してから電圧検出 2 回路を無効にしてください。

RN ビット（電圧監視 2 リセットネゲート選択）

RN ビットを 1 にする（LVD2 リセットがアサートされ一定時間が経過した後に LVD2 リセットをネゲートする場合、MOCOCR.MCSTP ビットは 0（MOCO 動作）にしてください。また、ソフトウェアスタンバイモードに移ると、RN ビットは 0（ $VCC > V_{det2}$ 検出後、安定時間経過後にネゲート）のみが可能です。この場合、RN ビットを 1（LVD2 リセット信号のアサート後、安定時間経過後にネゲート）にしないでください。

7.2.5 LVD1CR1：電圧監視 1 回路コントロールレジスタ 1

Base address: SYSC = 0x4001_E000

Offset address: 0x0E0

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	IRQSEL	IDTSEL[1:0]	
Value after reset:	0	0	0	0	0	0	0	1

ビット	シンボル	機能	R/W
1:0	IDTSEL[1:0]	電圧監視 1 割り込み発生条件選択 0 0: $VCC \geq V_{det1}$ （上昇）検出時に発生 0 1: $VCC < V_{det1}$ （下降）検出時に発生 1 0: 下降および上昇検出時に発生 1 1: 設定禁止	R/W
2	IRQSEL	電圧監視 1 割り込み種類選択 0: ノンマスカブル割り込み 1: マスカブル割り込み(注1)	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. PRCR.PRC3 ビットを 1（書き込み許可）にしてから、このレジスタを書き換えてください。

注 1. マスカブル割り込みを設定する場合、ICU にある NMICR.LVD1EN ビットをリセット状態から変更しないでください。

7.2.6 LVD1SR：電圧監視 1 回路ステータスレジスタ

Base address: SYSC = 0x4001_E000

Offset address: 0x0E1

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	MON	DET
Value after reset:	0	0	0	0	0	0	1	0

ビット	シンボル	機能	R/W
0	DET	電圧監視 1 電圧変化検出フラグ 0: 未検出 1: V_{det1} 通過検出	R/W(注1)
1	MON	電圧監視 1 信号モニタフラグ 0: $VCC < V_{det1}$ 1: $VCC \geq V_{det1}$ または MON 無効	R
7:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. PRCR.PRC3 ビットを 1（書き込み許可）にしてから、このレジスタを書き換えてください。

注 1. 0 のみ書けます。0 を書いた後、このビットの読み出し値に反映されるまでにシステムクロックで 2 サイクルの時間が必要です。

DET フラグ（電圧監視 1 電圧変化検出フラグ）

DET フラグは、LVCMPCR.LVD1E ビットが 1（電圧検出 1 回路有効）であり、かつ LVD1CR0.CMPE ビットが 1（電圧監視 1 回路比較結果出力許可）のときに有効になります。

V_{det1} を検出するとき、DET フラグを 0 にするときは、LVD1CR0.RIE を 0（禁止）にしてから行ってください。LVD1CR0.RIE ビットを 0 に設定した後そのビットを 1（許可）に設定する場合は、PCLKB の 2 クロック期間以上待ってから設定してください。

MON フラグ（電圧監視 1 信号モニタフラグ）

MON フラグは、LVCMPCR.LVD1E ビットが 1（電圧検出 1 回路有効）であり、かつ LVD1CR0.CMPE ビットが 1（電圧監視 1 回路比較結果出力許可）のときに有効になります。

7.2.7 LVD2CR1：電圧監視 2 回路コントロールレジスタ 1

Base address: SYSC = 0x4001_E000

Offset address: 0x0E2

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	IRQSEL	IDTSEL[1:0]	
						L		
Value after reset:	0	0	0	0	0	0	0	1

ビット	シンボル	機能	R/W
1:0	IDTSEL[1:0]	電圧監視 2 割り込み発生条件選択 0 0: $VCC \geq V_{det2}$ （上昇）検出時に発生 0 1: $VCC < V_{det2}$ （下降）検出時に発生 1 0: 下降および上昇検出時に発生 1 1: 設定禁止	R/W
2	IRQSEL	電圧監視 2 割り込み種類選択 0: ノンマスカブル割り込み 1: マスカブル割り込み(注1)	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. PRCR.PRC3 ビットを 1（書き込み許可）にしてから、このレジスタを書き換えてください。

注 1. マスカブル割り込みを設定する場合、ICU にある NMIER.LVD2EN ビットをリセット状態から変更しないでください。

7.2.8 LVD2SR：電圧監視 2 回路ステータスレジスタ

Base address: SYSC = 0x4001_E000

Offset address: 0x0E3

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	MON	DET
Value after reset:	0	0	0	0	0	0	1	0

ビット	シンボル	機能	R/W
0	DET	電圧監視 2 電圧変化検出フラグ 0: 未検出 1: V_{det2} 通過検出	R/W(注1)
1	MON	電圧監視 2 信号モニタフラグ 0: $VCC < V_{det2}$ 1: $VCC \geq V_{det2}$ または MON 無効	R
7:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. PRCR.PRC3 ビットを 1（書き込み許可）にしてから、このレジスタを書き換えてください。

注 1. 0 のみ書けます。0 を書いた後、このビットの読み出し値に反映されるまでにシステムクロックで 2 サイクルの時間が必要です。

DET フラグ（電圧監視 2 電圧変化検出フラグ）

DET フラグは、LVCMPCR.LVD2E ビットが 1（電圧検出 2 回路有効）であり、かつ LVD2CR0.CMPE ビットが 1（電圧監視 2 回路比較結果出力許可）のときに有効になります。

V_{det2} を検出するとき、LVD2CR0.RIE ビットを 0（禁止）にしてから、DET フラグを 0 にしてください。

LVD2CR0.RIE ビットを 0 に設定した後、そのビットを 1（許可）に設定する場合は、PCLKB の 2 サイクル以上待ってから設定してください。

MON フラグ（電圧監視 2 信号モニタフラグ）

MON フラグは、LVCMPCR.LVD2E ビットが 1（電圧検出 2 回路有効）であり、かつ LVD2CR0.CMPE ビットが 1（電圧監視 2 回路比較結果出力許可）のときに有効になります。

7.3 VCC 入力電圧の監視**7.3.1 V_{det0} の監視**

電圧監視 0 の比較結果は、読み出すことができません。

7.3.2 V_{det1} のモニタ

表 7.2 に V_{det1} のモニタの設定手順を示します。設定が完了すると、LVD1SR.MON フラグで電圧監視 1 の比較結果をモニタできます。

表 7.2 V_{det1} のモニタの設定手順

手順	電圧監視 1 割り込み（電圧監視 1 ELC イベント出力）、電圧監視 1 リセット	
電圧検出 1 回路の設定	1	LVDLVLRL.LVD1LVL[4:0]ビットへ書き込む前に、LVCMPCR.LVD1E を 0 にして電圧検出 1 回路を無効にする
	2	LVDLVLRL.LVD1LVL[4:0]ビットで検出電圧を選択する
	3	LVCMPCR.LVD1E を 1 にして、電圧検出 1 回路を有効にする
	4	$t_d(E-A)$ （LVD1 有効切り替え後の LVD1 動作安定時間）以上待つ
出力許可の設定	5	LVD1CR0.CMPE を 1 にして、電圧監視 1 の比較結果出力を許可する

7.3.3 V_{det2} のモニタ

表 7.3 に V_{det2} のモニタの設定手順を示します。設定が完了すると、LVD2SR.MON フラグで電圧監視 2 の比較結果をモニタできます。

表 7.3 V_{det2} のモニタの設定手順

手順	電圧監視 2 による比較結果のモニタ	
電圧検出 2 回路の設定	1	LVDLVLRL.LVD2LVL[2:0]ビットへ書き込む前に、LVCMPCR.LVD2E を 0 にして電圧検出 2 回路を無効にする
	2	LVDLVLRL.LVD2LVL[2:0]ビットで検出電圧を選択する
	3	LVCMPCR.LVD2E を 1 にして、電圧検出 2 回路を有効にする
	4	$t_d(E-A)$ （LVD2 有効切り替え後の LVD2 動作安定時間）以上待つ
出力許可の設定	5	LVD2CR0.CMPE を 1 にして、電圧監視 2 の比較結果出力を許可する

7.4 電圧監視 0 リセット

電圧監視 0 リセットを使用する場合は、OFS1.LVDAS ビットを 0（リセット後、電圧監視 0 リセット有効）にしてください。ただし、ブートモード時は、OFS1.LVDAS ビットの値にかかわらず、電圧監視 0 リセットは無効です。

図 7.4 に電圧監視 0 リセットの動作例を示します。




図 7.4 電圧監視 0 リセットの動作例

7.5 電圧監視 1 割り込み、電圧監視 1 リセット

電圧監視 1 回路での比較結果により、割り込みやリセットを発生させることができます。

表 7.4 に、電圧監視 1 割り込み、電圧監視 1 リセット関連ビットの動作設定手順を示します。表 7.5 に、電圧監視 1 割り込み、電圧監視 1 リセット関連ビットの停止設定手順を示します。図 7.5 に電圧監視 1 割り込みの動作例を示します。電圧監視 1 リセットの動作については、「5. リセット」の図 5.2 を参照してください。

なお、ソフトウェアスタンバイモードで電圧監視 1 回路を使用する場合は、回路を本項に記述している手順で設定してください。

(1) ソフトウェアスタンバイモード時の設定

- $VCC > V_{det1}$ 検出時、LVD1 動作安定時間経過後に電圧監視 1 リセット信号をネゲート (LVD1CR0.RN = 0) にしてください。

表 7.4 電圧監視 1 割り込み、電圧監視 1 リセット関連ビットの動作設定手順

手順	電圧監視 1 割り込み (電圧監視 1 ELC イベント出力)	電圧監視 1 リセット
電圧検出 1 回路の設定	1	LVDLVLR レジスタへ書き込む前に、LVCMPCR.LVD1E を 0 にして電圧検出 1 回路を無効にする
	2	LVDLVLR.LVD1LVL[4:0]ビットで検出電圧を選択する
	3	LVCMPCR.LVD1E を 1 にして、電圧検出 1 回路を有効にする
	4	$t_{d(E-A)}$ (LVD1 有効切り替え後の LVD1 動作安定時間) 以上待つ(注1)
電圧監視 1 割り込み/リセットの設定	5	LVD1CR0.RI を 0 にして、電圧監視 1 割り込みを選択する ● LVD1CR0.RI を 1 にして、電圧監視 1 リセットを選択する ● LVD1CR0.RN ビットでリセットネゲートの種類を選択する
	6	● LVD1CR1.IDTSEL[1:0]ビットで割り込み要求のタイミングを選択する ● LVD1CR1.IRQSEL ビットで割り込みの種類を選択する —
出力許可の設定	7	LVD1SR.DET を 0 にする
	8	LVD1CR0.RIE を 1 にして、電圧監視 1 割り込み/リセットを許可する(注2)
	9	LVD1CR0.CMPE を 1 にして、電圧監視 1 の比較結果出力を許可する

注 1. 手順 4 の待機時間中に手順 5~8 を行うことができます。 $t_{d(E-A)}$ の詳細は、「41. 電氣的特性」を参照してください。

注 2. ELC イベント信号のみを出力させる場合、手順 8 は不要です。

表 7.5 電圧監視 1 割り込み、電圧監視 1 リセット関連ビットの停止設定手順

手順	電圧監視 1 割り込み (電圧監視 1 ELC イベント出力)、電圧監視 1 リセット
出力許可停止の設定	1 LVD1CR0.CMPE を 0 にして、電圧監視 1 の比較結果出力を禁止する
	2 LVD1CR0.RIE を 0 にして、電圧監視 1 割り込み/リセットを禁止する(注1)
電圧検出 1 回路停止の設定	3 LVCMPCR.LVD1E を 0 にして、電圧検出 1 回路を無効にする

注 1. ELC イベント信号のみを出力させる場合、手順 2 は不要です。

電圧監視 1 割り込み/リセットを使用した後にいったん停止してから再度設定する場合は、条件によって停止手順と再設定手順を次のように省略することができます。

- 電圧検出 1 回路の設定を変更しない場合、電圧検出 1 回路に対する再設定は不要
- 電圧監視 1 割り込み/リセットの設定を変更しない場合、電圧監視 1 割り込み/リセットに対する再設定は不要

図 7.5 に電圧監視 1 割り込みの動作例を示します。




図 7.5 電圧監視 1 割り込みの動作例

7.6 電圧監視 2 割り込み、電圧監視 2 リセット

電圧監視 2 回路での比較結果により、割り込みやリセットを発生させることができます。

表 7.6 に、電圧監視 2 割り込み、電圧監視 2 リセット関連ビットの動作設定手順を示します。表 7.7 に、電圧監視 2 割り込み、電圧監視 2 リセット関連ビットの停止設定手順を示します。図 7.6 に電圧監視 2 割り込みの動作例を示します。電圧監視 2 リセットの動作については、「5. リセット」の図 5.2 を参照してください。

なお、ソフトウェアスタンバイモードで電圧監視 2 回路を使用する場合は、回路を次の手順で設定してください。

(1) ソフトウェアスタンバイモード時の設定

- $VCC > V_{det2}$ 検出時、LVD2 動作安定時間経過後に電圧監視 2 リセット信号をネゲート (LVD2CR0.RN = 0) にしてください。

表 7.6 電圧監視 2 割り込み、電圧監視 2 リセット関連ビットの動作設定手順 (1/2)

手順	電圧監視 2 割り込み (電圧監視 2 ELC イベント出力)		電圧監視 2 リセット
	1	2	
電圧検出 2 回路の設定	1	LVDLVLRL レジスタへ書き込む前に、LVCMPCLR.LVD2E を 0 にして電圧検出 2 回路を無効にする	
	2	LVDLVLRL.LVD2LVL[2:0] ビットで検出電圧を選択する	
	3	LVCMPCLR.LVD2E を 1 にして、電圧検出 2 回路を有効にする	
	4	$t_d(E-A)$ (LVD2 有効切り替え後の LVD2 動作安定時間) 以上待つ(注1)	

表 7.6 電圧監視 2 割り込み、電圧監視 2 リセット関連ビットの動作設定手順 (2/2)

手順		電圧監視 2 割り込み (電圧監視 2 ELC イベント出力)	電圧監視 2 リセット
電圧監視 2 割り込み／リセットの設定	5	LVD2CR0.RI を 0 にして、電圧監視 2 割り込みを選択する	- LVD2CR0.RI を 1 にして、電圧監視 2 リセットを選択する - LVD2CR0.RN ビットでリセットネゲートの種類を選択する
	6	- LVD2CR1.IDTSEL[1:0] ビットで割り込み要求のタイミングを選択する - LVD2CR1.IRQSEL ビットで割り込みの種類を選択する	—
出力許可の設定	7	LVD2SR.DET を 0 にする	
	8	LVD2CR0.RIE を 1 にして、電圧監視 2 割り込み／リセットを許可する(注2)	
	9	LVD2CR0.CMPE を 1 にして、電圧監視 2 の比較結果出力を許可する	

注 1. 手順 4 の待機時間中に手順 5～8 を行うことができます。 $t_{d(E-A)}$ の詳細は、「41. 電氣的特性」を参照してください。

注 2. ELC イベント信号のみを出力させる場合、手順 8 は不要です。

表 7.7 電圧監視 2 割り込み、電圧監視 2 リセット関連ビットの停止設定手順

手順		電圧監視 2 割り込み (電圧監視 2 ELC イベント出力)、電圧監視 2 リセット
出力許可停止の設定	1	LVD2CR0.CMPE を 0 にして、電圧監視 2 の比較結果出力を禁止する
	2	LVD2CR0.RIE を 0 にして、電圧監視 2 割り込み／リセットを禁止する(注1)
電圧検出 2 回路停止の設定	3	LVCMPCR.LVD2E を 0 にして、電圧検出 2 回路を無効にする

注 1. ELC イベント信号のみを出力させる場合、手順 2 は不要です。

電圧監視 2 割り込み／リセットを使用した後にいったん停止してから再度設定する場合は、条件によって停止手順と再設定手順を次のように省略することができます。

- 電圧検出 2 回路の設定を変更しない場合は当該回路に対する再設定は不要
- 電圧監視 2 割り込みまたは電圧監視 2 リセットの設定を変更しない場合、電圧監視 2 割り込み／リセットに対する再設定は不要




図 7.6 電圧監視 2 割り込みの動作例

7.7 ELC によるリンク動作

LVD は、ELC に対してイベント信号出力が可能です。

(1) V_{det1} 通過検出イベント

電圧検出 1 回路有効かつ電圧監視 1 回路比較結果出力許可の状態において、 V_{det1} 通過を検出した場合にイベント信号を出力します。

(2) V_{det2} 通過検出イベント

電圧検出 2 回路有効かつ電圧監視 2 回路比較結果出力許可の状態において、 V_{det2} 通過を検出した場合にイベント信号を出力します。

LVD のイベントリンク出力機能を有効にする場合、LVD を有効にしてから、ELC 側の LVD イベントリンク機能を有効にする必要があります。LVD のイベントリンク出力機能を停止にする場合は、LVD を停止してから、ELC 側の LVD イベントリンク機能を無効にする必要があります。

7.7.1 割り込み処理とイベントリンクの関係

LVD には、電圧監視 1 割り込みと電圧監視 2 割り込みを個別に許可または禁止するビットがあります。割り込み要因が発生し、割り込み許可ビットで割り込みが許可される場合は、割り込み信号が CPU へ出力されます。

これに対してイベントリンク信号は、割り込み許可ビットの状態とは無関係に、割り込み要因が発生するとただちに ELC を介して他のモジュールにイベント信号として出力されます。

ソフトウェアスタンバイモードで電圧監視 1 割り込みと電圧監視 2 割り込みを出力することができます。

- ソフトウェアスタンバイモードのときに V_{det1} または V_{det2} 通過イベントを検出した場合、ソフトウェアスタンバイモードではクロックが供給されないため、ELC 用のイベント信号は生成されません。 V_{det1} および

V_{det2} 通過検出フラグは保持されているため、ソフトウェアスタンバイモードから復帰してクロック供給が再開されると、 V_{det1} および V_{det2} 検出フラグ状態にしたがって ELC 用のイベント信号が出力されます。

8. クロック発生回路

8.1 概要

本 MCU はクロック発生回路を内蔵しています。表 8.1 および表 8.2 に、クロック発生回路の仕様を示します。図 8.1 と図 8.2 にブロック図、表 8.3 に入出力端子を示します。

表 8.1 クロック発生回路の仕様（クロックソース）

クロックソース	項目	内容
メインクロック発振器 (MOSC)	発振子周波数	1 MHz～20 MHz
	外部クロック入力周波数	最高 20 MHz
	外部発振子または付加回路	セラミック発振子、水晶振動子
	接続端子	EXTAL、XTAL
	駆動能力切り替え	あり
	発振停止検出機能	あり
サブクロック発振器 (SOSC)	発振子周波数	32.768 kHz
	外部発振子または付加回路	水晶振動子
	接続端子	XCIN, XCOUT
	駆動能力切り替え	あり
高速オンチップオシレータ (HOCO)	発振周波数	24/32/48/64 MHz
	ユーザートリミング	あり
中速オンチップオシレータ (MOCO)	発振周波数	8 MHz
	ユーザートリミング	あり
低速オンチップオシレータ (LOCO)	発振周波数	32.768 kHz
	ユーザートリミング	あり
IWDТ 専用オンチップオシレータ (IWDТLOCO)	発振周波数	15 kHz
	ユーザートリミング	なし
SWD 用外部クロック入力 (SWCLK)	入力クロック周波数	最高 12.5 MHz

表 8.2 クロック発生回路の仕様（内部クロック）(1/2)

項目	クロックソース	クロック供給先	内容
システムクロック (ICLK)	MOSC ^(注3) /SOSC ^(注1) /HOCO/ MOCO/LOCO	CPU、DTC、フラッシュ、Flash-IF、 SRAM	最高 48 MHz 分周比：1/2/4/8/16/32/64 1 MHz～48 MHz (P/E)
周辺モジュールクロック B (PCLKB)	MOSC ^(注3) /SOSC ^(注1) /HOCO/ MOCO/LOCO	周辺モジュール (CAC、ELC、I/O ポ ート、KINT、POEG、GPT、AGTW、 RTC、WDT、IWDТ、SCI、I3C、 SPI、SSIE、USBFS、USBCC、 UARTA、CRC、ADC12、DOC、 TRNG)	最高 32 MHz 分周比：1/2/4/8/16/32/64
周辺モジュールクロック D (PCLKD)	MOSC ^(注3) /SOSC ^(注1) /HOCO/ MOCO/LOCO	周辺モジュール (GPT カウントクロ ック、ADC12 変換クロック、I3C 内 部動作クロック)	最高 64 MHz 分周比：1/2/4/8/16/32/64
AGTW クロック (AGTSClk/ AGTLCLK)	SOSC ^(注1) /LOCO	AGTW	32.768 kHz
CAN クロック (CANMCLK)	MOSC ^(注3)	CAN	1 MHz～20 MHz
USB クロック (USBCLK)	HOCO	USBFS	48 MHz ^(注2)
UARTA メインクロック (UARTAMCLK)	MOSC ^(注3)	UARTA	最高 20 MHz
UARTA SOSC クロック (UARTASCLK)	SOSC	UARTA	32.768 kHz

表 8.2 クロック発生回路の仕様（内部クロック）（2/2）

項目	クロックソース	クロック供給先	内容
UARTA LOCO クロック (UARTALOCK)	LOCO	UARTA	32.768 kHz
UARTA HOCO クロック (UARTAHOCK)	HOCO	UARTA	24/32/48/64 MHz
UARTA MOCO クロック (UARTAMOCK)	MOCO	UARTA	8 MHz
CAC メインクロック (CACMCLK)	MOSC ^(注3)	CAC	最高 20 MHz
CAC サブクロック (CACSCCLK)	SOSC ^(注1)	CAC	32.768 kHz
CAC LOCO クロック (CACLCLK)	LOCO	CAC	32.768 kHz
CAC MOCO クロック (CACMOCLK)	MOCO	CAC	8 MHz
CAC HOCO クロック (CACHCLK)	HOCO	CAC	24/32/48/64 MHz
CAC IWDTLOCO クロック (CACILCLK)	IWDTLOCO	CAC	15 kHz
RTC クロック (RTCSCLK ^(注1) / RTCS128CLK/RTCLCLK)	SOSC/LOCO	RTC	32.768 kHz / 128 Hz
IWDT クロック (IWDTCLK)	IWDTLOCO	IWDT	15 kHz
SysTick タイマクロック (SYSTICCLK)	LOCO	SysTick タイマ	32.768 kHz
クロック／ブザー出力 (CLKOUT)	MOSC ^(注3) /SOSC ^(注1) /LOCO/ MOCO/HOCO	CLKOUT 端子	最高 16 MHz 分周比 : 1/2/4/8/16/32/64/128
シリアルワイヤクロック (SWCLK)	SWCLK 端子	OCD	最高 12.5 MHz

注. クロック周波数の設定に関する制限 : $ICLK \geq PCLKB$ 、 $PCLKD \geq PCLKB$

PCLKB クロック周波数比に関する制限 : (N は最大 64 の整数)

$ICLK:PCLKB = N:1$ 、 $ICLK:PCLKD = N:1$ または $1:N$

プログラミング／イレース (P/E) モードでの最低 ICLK 周波数は 1 MHz です。

注 1. RCR4.ROPSEL ビットが 1 のとき、ソフトウェアスタンバイモードでは本クロックは供給されません。

注 2. この USB クロック (USBCLK) には、内部クロック供給先アーキテクチャ A によって HOCO から 48 MHz を供給する必要があります。

注 3. Low-speed モードで MOSC をクロックソースとして使用することは禁止されています。




図 8.1 クロック発生回路のブロック図 (内部クロック供給先アーキテクチャ A)




図 8.2 クロック発生回路のブロック図（内部クロック供給先アーキテクチャ B）

表 8.3 クロック発生回路入出力端子

端子名	入出力	機能
XTAL	出力	水晶振動子を接続します。EXTAL 端子は外部クロックを入力することもできます。詳細は、「8.3.2. 外部クロックを入力する方法」を参照してください。
EXTAL	入力	
XCIN	入力	32.768 kHz の水晶振動子を接続します。
XCOOUT	出力	
CLKOUT	出力	CLKOUT/BUZZER クロックを出力します。
SWCLK	入力	SWD からの入力です。

8.2 レジスタの説明

8.2.1 SCKDIVCR : システムクロック分周コントロールレジスタ

Base address: SYSC = 0x4001_E000

Offset address: 0x020

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	ICK[2:0]		—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	PCKB[2:0]		—	—	—	—	—	—	PCKD[2:0]		
Value after reset:	0	0	0	0	0	1	0	0	0	0	0	0	0	1	0	0

ビット	シンボル	機能	R/W
2:0	PCKD[2:0]	周辺モジュールクロック D (PCLKD) 選択 ^(注2) ^(注3) 0 0 0: × 1/1 0 0 1: × 1/2 0 1 0: × 1/4 0 1 1: × 1/8 1 0 0: × 1/16 1 0 1: × 1/32 1 1 0: × 1/64 その他: 設定禁止	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
10:8	PCKB[2:0]	周辺モジュールクロック B (PCLKB) 選択 ^(注1) ^(注3) 0 0 0: × 1/1 0 0 1: × 1/2 0 1 0: × 1/4 0 1 1: × 1/8 1 0 0: × 1/16 1 0 1: × 1/32 1 1 0: × 1/64 その他: 設定禁止	R/W
23:11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
26:24	ICK[2:0]	システムクロック (ICLK) 選択 ^(注1) ^(注2) ^(注3) 0 0 0: × 1/1 0 0 1: × 1/2 0 1 0: × 1/4 0 1 1: × 1/8 1 0 0: × 1/16 1 0 1: × 1/32 1 1 0: × 1/64 その他: 設定禁止	R/W
31:27	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. 内部クロック供給先アーキテクチャ B の場合は、システムクロック (ICLK)、周辺モジュールクロック (PCLKB)、および周辺モジュールクロック (PCLKD) の周波数比が、ICLK:PCLKB:PCLKD = 1:1:1 になるようにしてください。
内部クロック供給先アーキテクチャ B で SCKDIVCR を設定するときは、ICK[2:0]ビット、PCKB[2:0]ビット、および PCKD[2:0]ビットに同じ値を設定してください。

注 1. システムクロック (ICLK) と周辺モジュールクロック (PCLKB) の周波数比が N:1 (N : 整数) になるようにしてください

注 2. システムクロック (ICLK) と周辺モジュールクロック (PCLKD) の周波数比が、ICLK:PCLKD = N:1 または 1:N (N : 整数) になるようにしてください。

注 3. MEMWAIT.MEMWAIT が 0 のとき、SCKSCR.CKSEL[2:0]ビットで 32 MHz より速いシステムクロックソースを選択した場合は、ICLK を 1 分周に設定することは禁止されています。

SCKDIVCR レジスタは、システムクロック (ICLK) と周辺モジュールクロック (PCLKB, PCLKD) の周波数を選択します。

8.2.2 SCKSCR : システムクロックソースコントロールレジスタ

Base address: SYSC = 0x4001_E000

Offset address: 0x026

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	CKSEL[2:0]		
Value after reset:	0	0	0	0	0	0	0	1

ビット	シンボル	機能	R/W
2:0	CKSEL[2:0]	クロックソース選択ビット(注1) 0 0 0: HOCO 0 0 1: MOCO 0 1 0: LOCO 0 1 1: メインクロック発振器 (MOSC)(注2) 1 0 0: サブクロックオシレータ (SOSC) 1 0 1: 設定禁止 1 1 0: 設定禁止 1 1 1: 設定禁止	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. 本レジスタに書く場合は、PRCR.PRC0 ビットに 1 を設定してから書き込んでください。

注 1. SCKDIVCR.ICK[2:0]ビットで 1 分周を選択し、かつ MEMWAIT.MEMWAIT = 0 の場合、32 MHz よりも速いシステムクロックソース（システムクロックソース > 32 MHz）の選択は禁止です。

注 2. 動作電力制御モードが Low-speed モードの場合、メインクロック発振器をシステムクロックソースとして選択することは禁止されています。

SCKSCR レジスタは、システムクロックのクロックソースを選択します。

CKSEL[2:0]ビット（クロックソース選択ビット）

CKSEL[2:0]ビットは、下記のモジュールに対してソースを選択します。

- システムクロック (ICLK)
- 周辺モジュールクロック (PCLKB, PCLKD)

本ビットは下記のソースから 1 つを選択します。

- 低速オンチップオシレータ (LOCO)
- 中速オンチップオシレータ (MOCO)
- 高速オンチップオシレータ (HOCO)
- メインクロック発振器 (MOSC)
- サブクロック発振器 (SOSC)

各クロックソースの動作状態は、クロック発振器の有効設定だけでなく、製品動作モードによっても制御されます。使用する製品動作モードによっては、強制停止となるクロックソースがあります。

各製品の動作モードにおけるクロックソースの動作状態を確認し、停止するクロックソースを SCKSCR で選択しないようにしてください。なお、クロックソースの切り替えは、WDT/IWDT からの割り込みが発生していないタイミングで実施してください。

8.2.3 MEMWAIT : メモリウェイトサイクルコントロールレジスタ (コードフラッシュ)

Base address: SYSC = 0x4001_E000

Offset address: 0x031

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	MEM WAIT
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	MEMWAIT	メモリウェイトサイクル選択 (コードフラッシュ) 0: ウェイトなし 1: ウェイトあり	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/(W)

注. SCKDIVCR.ICK ビットが 1 分周を選択し、かつ SCKSCR.CKSEL[2:0] ビットが 32 MHz より速い (ICLK > 32 MHz) システムクロックソースを選択する場合、MEMWAIT ビットに 0 を書き込まないでください。

注. OFS1.ICSATS ビットにより内部クロック供給先アーキテクチャ B が選択されている場合、MEMWAIT の設定はしないでください。

MEMWAIT レジスタはコードフラッシュ読み出しのウェイトサイクルを制御します。

MEMWAIT ビット (メモリウェイトサイクル選択 (コードフラッシュ))

本ビットはコードフラッシュ読み出しのウェイトサイクルを選択します。コードフラッシュアクセスのウェイトサイクルはリセット解除後にウェイトなし (MEMWAIT = 0) に設定されます。

MEMWAIT ビットに書き込む前に、ICLK 周波数や動作パワーコントロールモードを確認してください。ICLK、動作パワーコントロールモード、および MEMWAIT ビットを設定するときに、次の制限が適用されます。

- ICLK が 32 MHz 以下 ($ICLK \leq 32 \text{ MHz}$) かつ動作パワーコントロールモードが高速モード (OPCCR.OPCM[1:0] = 00b) の間に ICLK を 32 MHz より高く ($ICLK > 32 \text{ MHz}$) 設定する場合は、MEMWAIT を 1 に設定してください。高速モード以外の動作モードでは、MEMWAIT を 1 に設定しないでください。MEMWAIT = 0 の間は ICLK を 32 MHz より高く設定しないでください。
- ICLK を 32 MHz より高い周波数 ($ICLK > 32 \text{ MHz}$) から 32 MHz 以下の周波数 ($ICLK \leq 32 \text{ MHz}$) に設定する場合は、MEMWAIT = 1 の間に ICLK 周波数を 32 MHz 以下にしてください。ICLK が 32 MHz より高いときに MEMWAIT を 0 に設定しないでください。高速モード以外の動作モードでは、MEMWAIT を 1 に設定しないでください。ICLK 周波数が 32 MHz 以下および動作パワーコントロールモードが高速モード (OPCCR.OPCM[1:0] = 00b) のとき、MEMWAIT は 0 に設定可能です。

表 8.4 MEMWAIT ビットの設定

MEMWAIT ビット	MCU 動作パワー制御		
	モード: 高速モード以外	高速モード	
		ICLK $\leq$ 32 MHz	ICLK > 32 MHz
0	✓	✓	—
1	—	✓	✓

注. ✓: 設定可能
—: 設定不可

8.2.4 FLDWAITR : メモリウェイトサイクルコントロールレジスタ (データフラッシュ)

Base address: FLCN = 0x407E_C000

Offset address: 0x3FC4

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	FLDW AIT1
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	FLDWAIT1	メモリウェイトサイクル選択（データフラッシュ） 0: 1 ウェイトアクセス（初期設定） 1: 2 ウェイトアクセス	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. SCKDIVCR.ICK ビットが 1 分周を選択し、かつ SCKSCR.CKSEL[2:0] ビットが 32 MHz より速い ($ICLK > 32 \text{ MHz}$) システムクロックソースを選択する場合、FLDWAIT1 ビットに 0 を書き込まないでください。

注. OFS1.ICSATS ビットにより内部クロック供給先アーキテクチャ B が選択されている場合、FLDWAIT1 の設定はしないでください。

注. データフラッシュが使用されていない場合、FLDWAIT1 の設定は不要です。

FLDWAITR レジスタはデータフラッシュ読み出しのウェイトサイクルを制御します。

FLDWAIT1 ビット（メモリウェイトサイクル選択（データフラッシュ））

本ビットはデータフラッシュ読み出しのウェイトサイクルを選択します。データフラッシュアクセスのウェイトサイクルはリセット解除後に 1 ウェイト (FLDWAIT1 = 0) に設定されます。

データフラッシュ読み出しのウェイトサイクルの FLDWAIT1 設定は次の通りです。

- FLDWAIT1 = 0: 1 ウェイトサイクル
- FLDWAIT1 = 1: 2 ウェイトサイクル

FLDWAIT1 ビットに書き込む前に、ICLK 周波数や動作パワーコントロールモードを確認してください。ICLK、動作パワーコントロールモード、および FLDWAIT1 ビットを設定するときに、次の制限が適用されます。

- ICLK が 32 MHz 以下 ($ICLK \leq 32 \text{ MHz}$) かつ動作パワーコントロールモードが高速モード (OPCCR.OPCM[1:0] = 00b) の間に ICLK を 32 MHz より高く ($ICLK > 32 \text{ MHz}$) 設定する場合は、FLDWAIT1 を 1 に設定してください。高速モード以外の動作モードでは、FLDWAIT1 を 1 に設定しないでください。FLDWAIT1 = 0 の間は ICLK を 32 MHz より高く設定しないでください。
- ICLK を 32 MHz より高い周波数 ($ICLK > 32 \text{ MHz}$) から 32 MHz 以下の周波数 ($ICLK \leq 32 \text{ MHz}$) に設定する場合は、FLDWAIT1 = 1 の間に ICLK 周波数を 32 MHz 以下にしてください。ICLK が 32 MHz より高いときに FLDWAIT1 を 0 に設定しないでください。高速モード以外の動作モードでは、FLDWAIT1 を 1 に設定しないでください。ICLK 周波数が 32 MHz 以下および動作パワーコントロールモードが高速モード (OPCCR.OPCM[1:0] = 00b) のとき、FLDWAIT1 は 0 に設定可能です。

表 8.5 FLDWAIT1 ビットの設定

FLDWAIT1 ビット	MCU 動作パワー制御		
	モード：高速モード以外	高速モード	
		ICLK $\leq$ 32 MHz	ICLK $>$ 32 MHz
0	✓	✓	—
1	—	✓	✓

注. ✓：設定可能
—：設定不可

図 8.3 に ICLK を 32 MHz より高く設定する場合のフロー例を示します。




図 8.3 ICLK > 32 MHz に設定する場合

図 8.4 に ICLK が 32 MHz より高いときに ICLK を 32 MHz 以下に設定する場合のフロー例を示します。




図 8.4 ICLK > 32 MHz から ICLK ≤ 32 MHz に設定する場合

8.2.5 MOSCCR : メインクロック発振器コントロールレジスタ

Base address: SYSC = 0x4001_E000

Offset address: 0x032

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	MOSTP

Value after reset: 0 0 0 0 0 0 0 0 1

ビット	シンボル	機能	R/W
0	MOSTP	メインクロック発振器停止 0: メインクロック発振器動作(注1) 1: メインクロック発振器停止	R/W
7:1	—	読むと0が読めます。書く場合、0としてください。	R/W

注. 本レジスタに書く場合は、PRCR.PRC0ビットに1を設定してから書き込んでください。

注1. MOSTPを0にする前に、MOMCRレジスタを設定する必要があります。

MOSCCRレジスタは、メインクロック発振器を制御するレジスタです。

MOSTP ビット (メインクロック発振器停止)

MOSTP ビットは、メインクロック発振器を動作または停止させます。

MOSTP ビット値を変更した場合、必ずそのビット値を読み出して、値が更新されていることを確認してから、次の命令を実行してください。

メインクロックを使用する場合は、MOSTP ビットを 0 にする前に、メインクロック発振器モード発振コントロールレジスタ (MOMCR) およびメインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) を設定する必要があります。MOSTP ビットを 0 にした後、OSCSF.MOSCSF ビットが 1 になっていることを確認してから、メインクロック発振器を使用してください。

メインクロック発振器を動作するように設定してから、発振が安定するまでに一定の待ち時間を要します。また、メインクロック発振器が停止した後、発振が停止するまでに一定の時間を要します。

動作の開始および停止に関しては、以下の制限があります。

- メインクロック発振器の停止後、動作を再開させる前に OSCSF.MOSCSF ビットが 0 であることを確認してください。
- メインクロック発振器を停止させる前に、メインクロック発振器が動作していること、および OSCSF.MOSCSF ビットが 1 であることを確認してください。
- メインクロック発振器をシステムクロックとして選択しているかどうかにかかわらず、メインクロック発振器モードでの動作後にソフトウェアスタンバイへ遷移する場合は、OSCSF.MOSCSF ビットが 1 になっていることを確認したうえで WFI 命令を実行してください。
- メインクロック発振器を停止させた後、ソフトウェアスタンバイモードへ遷移する場合は、OSCSF.MOSCSF ビットが 0 になっていることを確認したうえで WFI 命令を実行してください。

以下の条件下で MOSTP に 1 を書き込むことは禁止されています。

- SCKSCR.CKSEL[2:0] = 011b (システムクロックソース = MOSC)

Low-speed モードではメインクロック発振器の動作(MOSTP = 0) は禁止されています。

8.2.6 SOSCCR : サブクロック発振器コントロールレジスタ

Base address: SYSC = 0x4001_E000

Offset address: 0x480

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	SOSTP
Value after reset:	0	0	0	0	0	0	0	1

ビット	シンボル	機能	R/W
0	SOSTP	サブクロック発振器停止 0: サブクロック発振器動作(注1) 1: サブクロック発振器停止	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. 本レジスタに書く場合は、PRCR.PRC0 ビットに 1 を設定してから書き込んでください。

注 1. SOSTP を 0 にする前に、SOMCR レジスタを設定する必要があります。

SOSCCR レジスタは、サブクロック発振器を制御するレジスタです。

SOSTP ビット (サブクロック発振器停止)

SOSTP ビットは、サブクロック発振器を動作または停止させます。SOSTP ビットの値を変更した場合、必ずビット値を読み出して、値が更新されたことを確認してから、次の命令を実行してください。RTC などの周辺モジュールのソースとしてサブクロック発振器を使用する場合、SOSTP ビットを使用します。サブクロック発振器を使用する場合は、SOSTP ビットを 0 にする前に、サブクロック発振器モードコントロールレジスタ (SOMCR) を設定してください。

動作の開始および停止に関しては、以下の制限があります。

- サブクロック発振器の停止後、動作を再開させる前に SOSC クロックで少なくとも 5 サイクルに相当する停止期間が必要です。

- SOSTP ビットを 0 にした後、サブクロック発振安定時間 ($t_{SUBOSCWT}$) が経過してからサブクロックを使用してください。
- サブクロック発振器をシステムクロックとして選択しているかどうかにかかわらず、ソフトウェアスタンバイモードに遷移する場合は、サブクロックの発振が安定していることを確認したうえで WFI 命令を実行してください。
- サブクロック発振器を停止させた後、ソフトウェアスタンバイモードへ遷移する場合は、SOSC クロックで 3 サイクル以上待ってから WFI 命令を実行してください。

以下の条件下で SOSTP に 1 を書き込むことは禁止されています。

- SCKSCR.CKSEL[2:0] = 100b (システムクロックソース = SOSC)

8.2.7 LOCOCR : 低速オンチップオシレータコントロールレジスタ

Base address: SYSC = 0x4001_E000

Offset address: 0x490

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	LCSTP
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	LCSTP	LOCO 停止 0: LOCO 動作 1: LOCO 停止	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. 本レジスタに書く場合は、PRCR.PRC0 ビットに 1 を設定してから書き込んでください。

LOCOCR レジスタは、LOCO を制御するレジスタです。

LCSTP ビット (LOCO 停止)

LCSTP ビットは、LOCO を動作または停止させます。

LCSTP ビットを 0 にして LOCO を動作させた後、LOCO クロック発振安定待機時間 (t_{LOCOWT}) が経過してから、LOCO クロックを使用してください。LOCO クロックが動作するように設定してから、発振が安定するまでに一定の待機時間を要します。また、LOCO クロックを停止するように設定した後も一定の待機時間を要します。

動作の開始および停止に関しては、以下の制限があります。

- LOCO の停止後、動作を再開させるまでに LOCO クロックで 5 サイクル以上の待ち時間が必要です。
- LOCO を停止させる前に、LOCO クロックの発振が安定していることを確認してください。
- LOCO クロックをシステムクロックとして選択しているかどうかにかかわらず、ソフトウェアスタンバイモードへ遷移する場合は、LOCO クロックの発振が安定している状態で WFI 命令を実行してください。
- LOCO を停止させた後、ソフトウェアスタンバイモードへ遷移する場合は、LOCO クロックで 3 サイクル以上待ってから WFI 命令を実行してください。

以下の条件下で LCSTP ビットに 1 を書き込むことは禁止されています。

- SCKSCR.CKSEL[2:0] = 010b (システムクロックソース = LOCO)

LOCO クロックは他の発振器の発振安定待ち時間を計測しているため、LOCOCR.LCSTP ビットの設定値にかかわらず、発振安定待ち時間の計測中は LOCO クロックが発振しています。そのため、LCSTP ビットが停止に設定されていても、意図せず LOCO クロックが供給される場合があります。

8.2.8 HOCOCR : 高速オンチップオシレータコントロールレジスタ

Base address: SYSC = 0x4001_E000

Offset address: 0x036

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	HCSTP
Value after reset:	0	0	0	0	0	0	0	0/1 (注1)

ビット	シンボル	機能	R/W
0	HCSTP	HOCO 停止 0: HOCO 動作(注3) 1: HOCO 停止	R/W(注2)
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. 本レジスタに書く場合は、PRCR.PRC0 ビットに 1 を設定してから書き込んでください。

注. 本レジスタを設定して HOCO クロックを開始する前に、HOCOWTCR.HSTS[2:0] ビットを 011b に設定してください。

注. HOCOCR.HCSTP = 0 および OSCSF.HOCOSF = 0 (HOCO は安定待機時間カウンタ中) の状態にあるとき、OPCCR.OPCM[1:0] ビットへの書き込みは禁止されています。

注 1. OFS1.HOCOEN ビットが 0 のとき、HCSTP ビットのリセット後の値は 0 になります。OFS1.HOCOEN ビットが 1 のとき、このビットのリセット後の値は 1 になります。

注 2. OPCCR.OPCMTSF = 1、または SOPCCR.SOPCMTSF = 1 (動作電力制御モードの遷移中) の状態にあるとき、HCSTP への書き込みは禁止されています。

注 3. HOCO を使用する場合 (HCSTP = 0) は、OFS1.HOCOFrq1[2:0] ビットを最適な値に設定してください。

HOCOCR レジスタは、HOCO を制御するレジスタです。

HCSTP ビット (HOCO 停止)

HCSTP ビットは、HOCO を動作または停止させます。

HCSTP ビットを 0 にして HOCO を動作させた後、OSCSF.HOCOSF ビットが 1 になっていることを確認してから、HOCO クロックを使用してください。OFS1.HOCOEN ビットが 0 になっている場合、OSCSF.HOCOSF フラグも 1 になっていることを確認してから、HOCO クロックを使用してください。HOCO クロックが動作するように設定してから、発振が安定するまでに一定の待機時間を要します。また、HOCO クロックを停止するように設定した後も一定の待機時間を要します。

動作の開始および停止に関しては、以下の制限があります。

- HOCO の停止後、動作を再開させる前に OSCSF.HOCOSF が 0 であることを確認してください。
- HOCO クロックが動作していること、および OSCSF.HOCOSF が 1 であることを確認してから、HOCO を停止してください。
- HOCO クロックをシステムクロックとして選択しているかどうかにかかわらず、HCSTP ビットで HOCO を動作設定にして MCU をソフトウェアスタンバイモードへ遷移する場合は、OSCSF.HOCOSF が 1 になっていることを確認した上で WFI 命令を実行してください。
- HOCO を停止させた後、ソフトウェアスタンバイモードへ遷移する場合は、OSCSF.HOCOSF ビットが 0 になっていることを確認した上で WFI 命令を実行してください。

以下の条件下で HCSTP に 1 を書き込むことは禁止されています。

- SCKSCR.CKSEL[2:0] = 000b (システムクロックソース = HOCO)

8.2.9 MOCOCCR : 中速オンチップオシレータコントロールレジスタ

Base address: SYSC = 0x4001_E000

Offset address: 0x038

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	MCSTP
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	MCSTP	MOCO 停止 0: MOCO 動作 1: MOCO 停止	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. 本レジスタに書く場合は、PRCR.PRC0 ビットに 1 を設定してから書き込んでください。

MOCOCCR レジスタは、MOCO を制御します。

MCSTP ビット (MOCO 停止)

MCSTP は、MOCO を動作または停止させます。

MCSTP ビットを 0 にした後、MOCO クロック発振安定待機時間 (t_{MOCOWT}) が経過してから、MOCO クロックを使用してください。MOCO クロックを動作するように設定してから、発振が安定するまでに一定の時間を要します。また、MOCO クロックを停止に設定した後も、発振が停止するまでに一定の時間を要します。

発振器の開始および停止に関しては、以下の制限があります。

- MOCO の停止後、動作を再開させるまでに MOCO クロックで 5 サイクル以上の待ち時間が必要です。
- MOCO を停止させる前に、MOCO クロックの発振が安定していることを確認してください。
- MOCO クロックをシステムクロックとして選択しているかどうかにかかわらず、ソフトウェアスタンバイモードへ遷移する場合は、MOCO クロックの発振が安定している状態で WFI 命令を実行してください。
- MOCO クロックを停止させた後、ソフトウェアスタンバイモードへ遷移する場合は、MOCO クロックで 3 サイクル以上待ってから WFI 命令を実行してください。

以下の条件下で MCSTP に 1 を書き込むことは禁止されています。

- SCKSCR.CKSEL[2:0] = 001b (システムクロックソース = MOCO)

発振停止検出コントロールレジスタの発振停止検出機能有効ビット (OSTDCR.OSTDE) を有効にしているとき、MCSTP ビットを 1 (MOCO 停止) にすることは禁止されています。

8.2.10 OSCSF : 発振安定フラグレジスタ

Base address: SYSC = 0x4001_E000

Offset address: 0x03C

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	MOSC SF	—	—	HOCO SF
Value after reset:	0	0	0	0	0	0	0	0/1 (注1)

ビット	シンボル	機能	R/W
0	HOCOSF	HOCO クロック発振安定フラグ 0: HOCO クロックは停止または発振安定待機中 1: HOCO クロックは安定、システムクロックとして使用可能	R
2:1	—	読むと 0 が読めます。	R

ビット	シンボル	機能	R/W
3	MOSCSF	メインクロック発振安定フラグ 0: メインクロック発振器は停止 (MOSTP = 1) または発振安定待機中(注2) 1: メインクロック発振器は安定、システムクロックとして使用可能	R
7:4	—	読むと 0 が読めます。	R

注 1. リセット後の値は、OFS1.HOCOEN の設定値で決まります。

OFS1.HOCOEN = 1 (HOCO 停止) の場合、HOCOSF のリセット後の値は 0 です。

OFS1.HOCOEN = 0 (HOCO 動作) の場合、リセット解除直後の HOCOSF の値は 0 ですが、HOCO 発振安定待機時間の経過後、HOCOSF の値は 1 になります。

注 2. メインクロック発振器のウェイトコントロールレジスタに適切な値が設定されている場合に当てはまります。値（待機時間）が不十分な場合、発振が安定する前に発振安定フラグが 1 になり、内部回路へのクロック信号の供給が開始します。

OSCSF レジスタは、各発振器の発振安定待ち回路内にあるカウンタの動作状態を示すフラグからなるレジスタです。これらのカウンタは、発振開始後、各発振器の出力クロックが内部回路に供給されるまでの待機時間を計測します。カウンタのオーバーフローは、クロック供給が安定しており、対応する回路で利用可能なことを示します。

HOCOSF フラグ (HOCO クロック発振安定フラグ)

HOCOSF フラグは高速クロック発振器 (HOCO) の待機時間を計測するカウンタの動作状態を示します。

OFS1.HOCOEN が 0 のとき、HOCO クロックを使用する前に OSCSF.HOCOSF フラグが 1 であることを確認してください。

[1 になる条件]

- HOCO 停止時、HOCOCR.HCSTP ビットが 0 になった後、MOCO クロックで HOCO 発振安定時間をカウントし、MCU 内部へ HOCO クロック供給を開始したとき。HOCO 発振安定待機時間については「[41. 電気的特性](#)」を参照してください。

[0 になる条件]

- HOCO の動作時に、HOCOCR.HCSTP ビットを 1 にした結果、HOCO が発振停止になったとき

MOSCSF フラグ (メインクロック発振安定フラグ)

MOSCSF フラグは、メインクロック発振器の待機時間を計測するカウンタの動作状態を示します。

[1 になる条件]

- メインクロック発振器停止時、MOSCCR.MOSTP ビットが 0 になった後、MOSCWTCR レジスタの設定値に応じた MOCO クロックサイクル数をカウントし、MCU 内部へメインクロック供給を開始したとき

[0 になる条件]

- メインクロック発振器の動作時に、MOSCCR.MOSTP ビットを 1 にした結果、メインクロック発振器が発振停止になったとき

8.2.11 OSTDCR : 発振停止検出コントロールレジスタ

Base address: SYSC = 0x4001_E000

Offset address: 0x040

Bit position:	7	6	5	4	3	2	1	0
Bit field:	OSTDIE	—	—	—	—	—	—	OSTDIE
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	OSTDIE	発振停止検出割り込み許可 0: 発振停止検出割り込みを禁止 (POEG への通知なし) 1: 発振停止検出割り込みを許可 (POEG への通知あり)	R/W
6:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
7	OSTDE	発振停止検出機能有効 0: 発振停止検出機能は無効 1: 発振停止検出機能は有効	R/W

注. 本レジスタに書く場合は、PRCR.PRC0 ビットに 1 を設定してから書き込んでください。

OSTDCR レジスタは、発振停止検出機能を制御するレジスタです。

OSTDIE ビット（発振停止検出割り込み許可）

OSTDIE ビットは、発振停止検出機能割り込みを許可します。また、発振停止検出を POEG に通知するかどうかを制御します。

発振停止検出ステータスレジスタの発振停止検出フラグ (OSTDSR.OSTDF) をクリアする必要がある場合、OSTDIE ビットを 0 にしてから OSTDF をクリアしてください。OSTDIE ビットを 1 にする場合は、PCLKB で 2 サイクル以上待ってから行ってください。アクセスサイクル数が PCLKB で定義されている I/O レジスタを読み出すことで、PCLKB の 2 サイクル以上の待ち時間を確保できます。

OSTDE ビット（発振停止検出機能有効）

OSTDE ビットは、発振停止検出機能を有効にします。

OSTDE ビットを 1（有効）にすると、MOCO 停止ビット (MOCOCR.MCSTP) が 0 となり、MOCO が起動します。発振停止検出機能が有効の間は、MOCO クロックは停止できません。MOCOCR.MCSTP ビットへの 1 の書き込み（MOCO 停止）は無効です。

発振停止検出ステータスレジスタの発振停止検出フラグ (OSTDSR.OSTDF) が 1（メインクロック発振停止検出）のとき、OSTDE ビットへの 0 の書き込みは無効です。

ソフトウェアスタンバイモードへ遷移する前に、OSTDE ビットを 0 にする必要があります。ソフトウェアスタンバイモードへ遷移する場合は、最初に OSTDE ビットを 0 にしてから WFI 命令を実行してください。

発振停止検出機能を使用する場合、以下の制限があります。

Low-speed モードでは、ICLK、PCLKB、および PCLKD に対する 1 分周、2 分周の選択は禁止

8.2.12 OSTDSR：発振停止検出ステータスレジスタ

Base address: SYSC = 0x4001_E000

Offset address: 0x041

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	OSTD F
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	OSTDF	発振停止検出フラグ 0: メインクロックの発振停止を未検出 1: メインクロックの発振停止を検出	R/W(注1)
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. 本レジスタに書く場合は、PRCR.PRC0 ビットに 1 を設定してから書き込んでください。

注 1. このビットには 0 のみ書けます。本フラグをクリアするには 1 を読んだ後に 0 を書く必要があります。

OSTDSR レジスタは、メインクロック発振器の発振停止の検出状態を示すレジスタです。

OSTDF フラグ（発振停止検出フラグ）

OSTDF フラグは、メインクロック発振器の状態を示します。本フラグが 1 のとき、メインクロックの発振停止が検出されたことを示します。発振停止が検出された後、メインクロックの発振が再開しても OSTDF フラグは 0 になりません。OSTDF フラグをクリアするには 1 を読んだ後に 0 を書く必要があります。

OSTDF に 0 を書き込んでから、0 を読み出せるようになるまで、ICLK で 3 サイクル以上待つ必要があります。メインクロックの発振が停止しているとき、OSTDF フラグを 0 にすると、OSTDF フラグはいったん 0 になった後、再度 1 に戻ります。

以下の条件下では、OSTDF フラグは 0 にできません。

- SCKSCR.CKSEL[2:0] = 011b (システムクロックソース = MOSC)

クロックソースをメインクロック発振器以外に切り替えた後、OSTDF フラグを 0 にする必要があります。

[1 になる条件]

- OSTDCR.OSTDE ビットが 1 (発振停止検出機能有効) の状態で、メインクロックの発振が停止したとき

[0 になる条件]

- SCKSCR.CKSEL[2:0] ビットが 011b (システムクロックが MOSC の場合) でも 101b でもない場合、1 が読み出されてから 0 が書き込まれます。

8.2.13 MOSCWTCR : メインクロック発振器ウェイトコントロールレジスタ

Base address: SYSC = 0x4001_E000

Offset address: 0x0A2

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	MSTS[3:0]			
Value after reset:	0	0	0	0	0	1	0	1

ビット	シンボル	機能	R/W
3:0	MSTS[3:0]	メインクロック発振安定待機時間設定 0x0: 待機時間 = 2 サイクル (0.25 μ s) 0x1: 待機時間 = 1024 サイクル (128 μ s) 0x2: 待機時間 = 2048 サイクル (256 μ s) 0x3: 待機時間 = 4096 サイクル (512 μ s) 0x4: 待機時間 = 8192 サイクル (1024 μ s) 0x5: 待機時間 = 16384 サイクル (2048 μ s) 0x6: 待機時間 = 32768 サイクル (4096 μ s) 0x7: 待機時間 = 65536 サイクル (8192 μ s) 0x8: 待機時間 = 131072 サイクル (16384 μ s) 0x9: 待機時間 = 262144 サイクル (32768 μ s) その他: 設定禁止	R/W
7:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. 本レジスタに書く場合は、PRCR.PRC0 ビットに 1 を設定してから書き込んでください。

MSTS[3:0] ビット (メインクロック発振安定待機時間設定)

MSTS[3:0] ビットは、メインクロック発振器の発振安定待機時間を指定します。

発振器メーカーが推奨する長さ以上の時間をメインクロック発振安定時間に設定してください。メインクロックが外部から入力される場合、発振安定時間は必要ないので 0x0 に設定してください。

これらのビットに設定した待機時間は、次式を用いてカウントされます。1 サイクル (μ s) = $1/(f_{\text{MOCO\_typ}} [\text{MHz}])$ = $1/8 = 0.125 (\mu\text{s})$ (typ.) ($f_{\text{MOCO\_typ}}$: MOCO 用標準周波数)。MOCO クロックは、MOCO.MCSTP ビットの値にかかわらず、必要時には自動的に発振します。設定した待機時間が経過すると、MCU 内部へメインクロック発振器の供給が開始され、OSCSF.MOSCSF フラグは 1 になります。設定した待機時間が短いと、クロックの発振が安定になる前に、メインクロック発振器の供給が開始されます。

MOSCWTCR レジスタの書き換えは、MOSCCR.MOSTP ビットが 1 で、かつ OSCSF.MOSCSF フラグが 0 の場合にのみ行ってください。他の状態ではレジスタの書き換えを行わないでください。

8.2.14 HOCOWTCR : 高速オンチップオシレータウェイトコントロールレジスタ

Base address: SYSC = 0x4001_E000

Offset address: 0x0A5

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	HSTS[2:0]		
Value after reset:	0	0	0	0	0	1	0	1

ビット	シンボル	機能	R/W
2:0	HSTS[2:0]	HOCO 待機時間設定 1 0 1: リセット後の値 0 1 1: HOCOCR.HCSTP ビットを設定して高速オンチップオシレータを開始する前に、前もって HSTS[2:0] ビットを 011b に設定する必要があります。 待機時間 = 46 サイクル (5.75 μ s) 待機時間は MOCO = 8 MHz (標準は 0.125 μ s) として計算されます。 その他: 設定禁止	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

HOCOWTCR レジスタは、高速オンチップオシレータの出力を内部回路に供給するまでの待機時間を制御するレジスタです。HOCOCR.HCSTP ビットが 1 の場合、または OSCSF.HOCOSF フラグが 1 の場合にのみ、HOCOWTCR に書き込むことができます。それ以外では、このレジスタに書き込まないでください。

HSTS[2:0]ビット (HOCO 待機時間設定)

発振安定待ち回路は、待機時間を計測し、MCU 内部へのクロック供給を制御します。高速オンチップオシレータが動作を開始すると、発振安定待ち回路は、HOCOWTCR レジスタの設定値に応じた中速クロックサイクル数のカウントを開始します。設定したサイクル数のカウントが完了するまでの間、MCU のクロック供給は行われません。カウント完了後、MCU 内部へのクロック供給が開始され、OSCSF.HOCOSF フラグが 1 になります。

発振安定待ち回路は、MOCOCR.MCSTP ビットの設定にかかわらず、中速クロックのサイクル数のカウントを継続します。待機時間の計測時には、ハードウェアで自動的に中速オンチップオシレータの動作/停止が制御されます。

8.2.15 MOMCR : メインクロック発振器モード発振コントロールレジスタ

Base address: SYSC = 0x4001_E000

Offset address: 0x413

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	MOSEL	—	—	MODRV1	—	—	—
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
3	MODRV1	メインクロック発振器ドライブ能力 1 切り替え 0: 10 MHz~20 MHz 1: 1 MHz~10 MHz	R/W
5:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	MOSEL	メインクロック発振器切り替え 0: 発振子 1: 外部クロック入力	R/W
7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. EXTAL/XTAL 端子はポートとしても使用されます。初期状態では、この端子がポートとして設定されます。

注. このレジスタを変更する前に、MOSCCR.MOSTP ビットを 1 (MOSC 停止) にする必要があります。

MODRV1 ビット（メインクロック発振器ドライブ能力 1 切り替え）

この MODRV1 ビットでメインクロック発振器のドライブ能力を切り替えます。

MOSEL ビット（メインクロック発振器切り替え）

MOSEL ビットでメインクロック発振器の発振源を切り替えます。

8.2.16 SOMCR : サブクロック発振器モードコントロールレジスタ

Base address: SYSC = 0x4001_E000

Offset address: 0x481

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	SODRV[1:0]	
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
1:0	SODRV[1:0]	サブクロック発振器ドライブ能力切り替え 0 0: 通常モード 0 1: 低消費電力モード 1 1 0: 低消費電力モード 2 1 1: 低消費電力モード 3	R/W
7:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

SOMCR レジスタの変更は、SOSCCR.SOSTP が 1（SOSC 停止）のときに行う必要があります。

SODRV[1:0]ビット（サブクロック発振器ドライブ能力切り替え）

この SODRV[1:0]ビットでサブクロック発振器のドライブ能力を切り替えます。ドライブ機能と設定値の関係は次のとおりです。

通常モード > 低消費電力モード 1 > 低消費電力モード 2 > 低消費電力モード 3

8.2.17 SOMRG : サブクロック発振器マージンチェックレジスタ

Base address: SYSC = 0x4001_E000

Offset address: 0x482

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	SOSCMRG[1:0]	
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
1:0	SOSCMRG[1:0]	サブクロック発振器マージンチェック切り替え 0 0: 通常電流 0 1: 下限マージンチェック 1 0: 上限マージンチェック 1 1: 設定禁止	R/W
7:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

SOSCMRG[1:0]ビット（サブクロック発振器マージンチェック切り替え）

サブクロック発振器の発振マージンチェックをするアンプの電流を SOSCMRG[1:0]ビットで制御します。

8.2.18 CKOCR : クロックアウトコントロールレジスタ

Base address: SYSC = 0x4001_E000

Offset address: 0x03E

Bit position:	7	6	5	4	3	2	1	0
Bit field:	CKOEN	CKODIV[2:0]			—	CKOSEL[2:0]		
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	CKOSEL[2:0]	クロック出力ソース選択 000: HOCO (リセット後の値) 001: MOCO 010: LOCO 011: MOSC 100: SOSC 101: 設定禁止 その他: 設定禁止	R/W
3	—	読むと0が読めます。書く場合、0としてください。	R/W
6:4	CKODIV[2:0]	クロック出力周波数分周比 000: × 1/1 001: × 1/2 010: × 1/4 011: × 1/8 100: × 1/16 101: × 1/32 110: × 1/64 111: × 1/128	R/W
7	CKOEN	クロック出力許可 0: クロック出力禁止 1: クロック出力許可	R/W

注. PRCR.PRC0 ビットを1 (書き込み許可) にしてから、本レジスタを書き換えてください。

CKOSEL[2:0]ビット (クロック出力ソース選択)

CKOSEL[2:0]ビットは、CLKOUT 端子から出力するクロックのソースを選択します。クロックソースを変更する場合、CKOEN ビットを0にしてください。

CKODIV[2:0]ビット (クロック出力周波数分周比)

CKODIV[2:0]ビットは、クロック分周比を設定します。分周比を変更する場合、CKOEN ビットを0にしてください。出力クロック周波数の分周比は、CLKOUT 端子出力周波数の特性を超えない値に設定する必要があります。CLKOUT 端子の特性の詳細については、「[41. 電氣的特性](#)」を参照してください。

CKOEN ビット (クロック出力許可)

CKOEN ビットは、CLKOUT 端子からの出力を許可します。


1を書き込むと、選択したクロックが出力されます。0を書き込むと、Low が出力されます。このビットを変更する場合は、CKOSEL[2:0]ビットで選択したクロック出力のクロックソースが安定していることを確認してください。それ以外の場合は、出力にグリッチを生じることがあります。

ソフトウェアスタンバイモードでクロック出力のソースクロックが停止する場合は、当該モードに遷移する前にこのビットをクリアしてください。

8.2.19 LOCOUTCR : LOCO ユーザトリミングコントロールレジスタ

Base address: SYSC = 0x4001_E000

Offset address: 0x492



ビット	シンボル	機能	R/W
7:0	LOCOUTRM[7:0]	LOCO ユーザトリミング 0xF8: -8 0xF9: -7 ⋮ 0xFF: -1 0x00: 0 0x01: +1 ⋮ 0x06: +6 0x07: +7	R/W

注. PRCR.PRC0 ビットを 1（書き込み許可）にしてから、本レジスタを書き換えてください。

LOCOUTCR レジスタは元の LOCO トリミングデータに追加されます。

LOCOUTCR レジスタにトリミング値を設定することにより、1 ビット当たり約 3.9%の分解能で LOCO 周波数をトリミングできます。

トリミング値を増加させると、LOCO 周波数は高くなります。

トリミング値を減少させると、LOCO 周波数は低くなります。

LOCOUTCR に LOCO 周波数を仕様範囲外にする値を設定する場合、MCU の動作は保証されません。

LOCOUTCR が修正されるとき、周波数安定時間は MCU の動作開始時の周波数安定時間に対応しています。


LOCO 周波数と他の発振周波数の比が整数値の場合、LOCOUTCR の値を変更することは禁止されています。

注. 周波数のトリミング後に、温度や電源電圧が変化すれば、周波数は変わります。そのような場合、定期的に、あるいは高周波数精度が要求される前に、トリミングを実行することが必要不可欠です。

8.2.20 MOCOUTCR : MOCO ユーザトリミングコントロールレジスタ

Base address: SYSC = 0x4001_E000

Offset address: 0x061



ビット	シンボル	機能	R/W
7:0	MOCOUTRM[7:0]	MOCO ユーザトリミング 0xF0: -16 0xF1: -15 ⋮ 0xFF: -1 0x00: 0 0x01: +1 ⋮ 0x0E: +14 0x0F: +15	R/W

注. PRCR.PRC0 ビットを 1（書き込み許可）にしてから、このレジスタを書き換えてください。

MOCOUTCR レジスタは元の MOCO トリミングデータに追加されます。

MOCOUTCR レジスタにトリミング値を設定することにより、1 ビット当たり約 1.2%の分解能で MOCO 周波数をトリミングできます。

トリミング値を増加させると、MOCO 周波数は高くなります。

トリミング値を減少させると、MOCO 周波数は低くなります。

MOCOUTCR に MOCO 周波数を仕様範囲外にする値を設定する場合、MCU の動作は保証されません。MOCOUTCR が修正されるとき、周波数安定待機時間は MCU の動作開始時の周波数安定待機時間に対応しています。MOCO 周波数と他の発振周波数の比が整数値の場合、MOCOUTCR の値を変更することは禁止されています。

注. 周波数のトリミング後に、温度や電源電圧が変化すれば、周波数は変わります。そのような場合、定期的に、あるいは高周波数精度が要求される前に、トリミングを実行することが必要不可欠です。

8.2.21 HOCOUTCR : HOCO ユーザトリミングコントロールレジスタ

Base address: SYSC = 0x4001_E000

Offset address: 0x062

Bit position:	7	6	5	4	3	2	1	0
Bit field:	HOCOUTRM[7:0]							
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
7:0	HOCOUTRM[7:0]	HOCO ユーザトリミング 0xE0: -32 0xE1: -31 ⋮ 0xFF: -1 0x00: 0 0x01: +1 ⋮ 0x1E: +30 0x1F: +31	R/W

注. PRCR.PRC0 ビットを 1 (書き込み許可) にしてから、本レジスタを書き換えてください。

注. HOCO が USBFS クロックとして使用されたとき、00h を除く他のいかなる値も HOCOUTCR に書き込むことは禁止されています。

HOCOUTCR レジスタは元の HOCO トリミングデータに追加されます。

HOCOUTCR レジスタでトリミング値を設定することにより、1 ビット当たり約 0.028%の分解能で HOCO 周波数をトリミングできます。

トリミング値を増加させると、HOCO 周波数は高くなります。

トリミング値を減少させると、HOCO 周波数は低くなります。

HOCOUTCR に HOCO 周波数を仕様範囲外にする値を設定する場合、MCU の動作は保証されません。HOCOUTCR が修正されるとき、周波数安定待機時間は MCU の動作開始時の周波数安定待機時間に対応しています。

注. 周波数のトリミング後に、温度や電源電圧が変化すれば、周波数は変わります。そのような場合、定期的に、あるいは高周波数精度が要求される前に、トリミングを実行することが必要不可欠です。

8.3 メインクロック発振器

メインクロック発振器にクロック信号を供給するには、以下のいずれかの方法を使用します。

- 発振子を接続
- 外部クロック信号の入力を接続

8.3.1 発振子を接続する方法

図 8.5 に発振子の接続例を示します。必要に応じてダンピング抵抗 (Rd) を挿入してください。

この抵抗値は、振動子と発振駆動能力によって異なるので、振動子メーカの推奨する値を使用してください。また、振動子メーカから外部に帰還抵抗 (R_f) を追加するよう指示があった場合は、その指示に従って EXTAL と XTAL の間に R_f を挿入してください。

振動子を接続してクロックを供給する場合、その振動子の周波数は、表 8.1 に記載されているように、メインクロック発振器の発振子周波数の範囲内としてください。




図 8.5 発振子の接続例

図 8.6 に発振子の等価回路を示します。




図 8.6 発振子の等価回路

8.3.2 外部クロックを入力する方法

図 8.7 に、外部クロック入力の接続例を示します。外部クロックで発振器を動作させるには、MOMCR.MOSEL ビットを 1 にしてください。XTAL 端子はハイインピーダンスになります。



図 8.7 外部クロックの等価回路

8.3.3 外部クロック入力に関する注意事項

外部クロック入力周波数の変更は、メインクロック発振器が動作を停止しているときのみ可能です。メインクロック発振器の停止ビット (MOSCCR.MOSTP) が 0 の場合、外部クロック入力の周波数を変更しないでください。

8.4 サブクロック発振器

サブクロック発振器へクロックを供給するには、水晶振動子を接続してください。

8.4.1 32.768 kHz 水晶振動子を接続する方法

サブクロック発振器へクロックを供給するには、[図 8.8](#) に示すように 32.768 kHz 水晶振動子を接続します。必要に応じてダンピング抵抗 (R_d) を挿入してください。この抵抗値は、振動子と発振駆動能力によって異なるので、振動子メーカーの推奨する値を使用してください。また、振動子メーカーが外部帰還抵抗 (R_f) の使用を推奨している場合は、その指示に従って XCIN と XCOUT の間に R_f を挿入してください。振動子を接続してクロックを供給する場合、その振動子の周波数は、[表 8.1](#) に記載されているように、サブクロック発振器の発振子周波数の範囲内としてください。




図 8.8 32.768 kHz 水晶振動子の接続例

[図 8.9](#) に 32.768 kHz 水晶振動子の等価回路を示します。




図 8.9 32.768 kHz 水晶振動子の等価回路

8.5 発振停止検出機能

8.5.1 発振停止検出と検出後の動作

発振停止検出機能は、メインクロック発振器の発振停止を検出します。発振停止が検出されると、システムクロックは以下のように切り替わります。

- SCKSCR.CKSEL[2:0] = 011b（システムクロックソース = MOSC）で発振停止が検出された場合、システムクロックソースは MOCO クロックに切り替わる

発振停止検出時には発振停止検出割り込み要求を発生させることができます。さらに、検出時の汎用 PWM タイマ (GPT) 出力をハイインピーダンスにすることが可能です。

メインクロック発振器に異常が発生した場合など、入力クロックが一定期間 0 または 1 のままとなった場合、メインクロックの発振停止が検出されます。「[41. 電氣的特性](#)」を参照してください。

メインクロック発振器と MOCO クロックの切り替えは、発振停止検出フラグ (OSTDSR.OSTDF) によって制御されます。

OSTDF は切り替えたクロックを以下のように制御します。

- SCKSCR.CKSEL[2:0] = 011b (システムクロックソース = MOSC) の場合 :
 - OSTDF が 0 から 1 になると、クロックソースは MOCO クロックに切り替わる
 - OSTDF が 1 から 0 になると、クロックソースは MOSC に戻る

注. SCKSCR.CKSEL[2:0] ≠ 011b の場合、OSTDF は 0 にできません。

発振停止検出後にクロックソースをメインクロックに再度切り替える場合、CKSEL[2:0] ビットをメインクロック以外のクロックソースに設定し、OSTDF フラグを 0 にしてください。さらに、OSTDF フラグが 1 になっていないことを確認した後、所定の発振安定時間が経過してから、CKSEL[2:0] ビットの設定をメインクロックに変更してください。


リセット解除後、メインクロック発振器は停止して、発振停止検出機能は無効になります。発振停止検出機能を有効にするには、メインクロック発振器を動作させた後、所定の発振安定時間が経過してから、発振停止検出機能有効ビット (OSTDCR.OSTDE) に 1 を書き込んでください。

発振停止検出機能は、外部要因によってメインクロックが停止したことを検出します。そのため、ソフトウェアによるメインクロック発振器の停止、またはソフトウェアスタンバイモードへの遷移の前に、発振停止検出機能を無効にする必要があります。

発振停止検出機能は、CLKOUT 以外のメインクロックとして選択可能なすべてのクロックを MOCO (システムクロックが MOSC の場合) に切り替えます。

MOCO 動作中 (システムクロックが MOSC の場合) のシステムクロック (ICLK) 周波数は、MOCO 発振周波数とシステムクロック選択ビット (SCKDIVCR.ICK[2:0]) で設定された分周比によって指定されます。

発振停止検出後にCKSEL[2:0] = 011b（メインクロック発振器を選択）の場合の復帰例



注. 発振停止状態から復帰する際は、発振を再開できるように、メインクロック発振回路の停止要因をシステムから取り除く必要があります。

図 8.10 発振停止検出時の復帰フロー

8.5.2 発振停止検出割り込み

発振停止検出フラグ (OSTDSR.OSTDF) が 1 で、かつ発振停止検出コントロールレジスタの発振停止検出割り込み許可ビット (OSTDCR.OSTDIE) が 1（許可）のとき、発振停止検出割り込み (MOSC_STOP) が発生します。このとき GPT 用ポートアウトプットイネーブル (POEG) に対して、メインクロック発振器の停止が通知されます。POEG はこの通知を受けて、POEG グループ n 設定レジスタ (POEGGn.OSTPF) (n = A, B) の発振停止検出フラグを 1 にします。

発振停止を検出後、POEGGn.OSTPF フラグに書き込む前に、PCLKB で 10 クロックサイクル以上待つください。OSTDSR.OSTDF フラグのクリアが必要な場合、発振停止検出コントロールレジスタの発振停止検出割り込み許可ビット (OSTDCR.OSTDIE) をクリアした後に行ってください。OSTDCR.OSTDIE ビットを再び 1 にする前に、PCLKB で 2 クロックサイクル以上待つください。I/O レジスタの読み出しに要するサイクル数によっては、これ以上の PCLKB の待ち時間が必要になる場合があります。

発振停止検出割り込みはノンマスカブル割り込みです。リセット解除後の初期状態ではノンマスカブル割り込みは禁止されているため、発振停止検出割り込みを使用する前にソフトウェアでノンマスカブル割り込みを許可してください。詳細は、「[12. 割り込みコントローラユニット \(ICU\)](#)」を参照してください。

8.6 内部クロック

内部クロック用のクロックソースには以下のものがあります。

- メインクロック
- サブクロック
- HOCO クロック
- MOCO クロック
- LOCO クロック
- IWDT 専用クロック

これらのクロックソースから、以下の内部クロックが生成されます。

- CAN の動作クロック — CANMCLK
- USBFS クロックの動作クロック — USBCLK
- UARTA MOSC クロックの動作クロック — UARTAMCLK
- UARTA SOSC クロックの動作クロック — UARTASCLK
- UARTA LOCO クロックの動作クロック — UARTALOCK
- UARTA HOCO クロックの動作クロック — UARTAHOCK
- UARTA MOCO クロックの動作クロック — UARTAMOCK
- CPU、DTC、フラッシュメモリ、Flash-IF、および SRAM の動作クロック — システムクロック (ICLK)
- 周辺モジュールの動作クロック — PCLKB および PCLKD
- CAC の動作クロック — CACCLK
- RTC サブクロックの動作クロック — RTCCLK
- 128 Hz RTC サブクロックの動作クロック — RTCS128CLK
- RTC LOCO クロックの動作クロック — RTCLCLK
- IWDT の動作クロック — IWDTCCLK
- AGTW LOCO クロックの動作クロック — AGTLCLK
- AGTW サブクロックの動作クロック — AGTSCLK
- SysTick タイマの動作クロック — SYSTICCLK
- 外部端子出力のクロック — CLKOUT

内部クロックの周波数設定に使用するレジスタの詳細については、「[8.6.1. システムクロック \(ICLK\)](#)」～「[8.6.11. 外部端子出力クロック \(CLKOUT\)](#)」を参照してください。

いずれかのビットの値を変更した場合、以降は変更後の値に応じた周波数で動作します。

8.6.1 システムクロック (ICLK)

システムクロック (ICLK) は、CPU、DTC、フラッシュメモリ、Flash-IF、および SRAM の動作クロックです。

ICLK の周波数は、OFS1 レジスタの HOCOFREQ[2:0] ビット、SCKDIVCR レジスタの ICK[2:0] ビット、および SCKSCR レジスタの CKSEL[2:0] ビットで指定します。

ICLK クロックソース切り替え時、クロックソース移行期間中は、ICLK クロック周期が長くなります。[図 8.11](#) と [図 8.12](#) を参照してください。




図 8.11 クロックソースセレクタのブロック図




図 8.12 クロックソース切り替えのタイミング

8.6.2 周辺モジュールクロック (PCLKB, PCLKD)

周辺モジュールクロック (PCLKB および PCLKD) は、周辺モジュールが使用する動作クロックです。

各クロックの周波数は、以下のビットで設定します。

- OFS1 レジスタの HOCOFrq1[2:0]ビット
- SCKDIVCR レジスタの PCKB[2:0]ビットおよび PCKD[2:0]ビット
- SCKSCR レジスタの CKSEL[2:0]ビット

周辺モジュールクロックのクロックソース切り替え時、クロックソース移行期間中は、クロックサイクルが長くなります。図 8.11 と図 8.12 を参照してください。

8.6.3 USB クロック (USBCLK)

USB クロック (USBCLK) は、USBFS モジュールの動作クロックです。

これは内部クロック供給先アーキテクチャ A でサポートされます。USB モジュールに HOCO による 48 MHz クロックを供給する必要があります。USB モジュールを使用する場合は、USBCLK クロックが 48 MHz となるように設定してください。

8.6.4 CAN クロック (CANMCLK)

CAN クロック (CANMCLK) は、CAN モジュールの動作クロックです。CANMCLK は、メインクロック発振器で生成されます。

8.6.5 CAC クロック (CACCLK)

CAC クロック (CACCLK) は、CAC の動作クロックです。CACCLK は以下の発振器で生成されます。

- メインクロック発振器
- サブクロック発振器
- 高速クロック発振器 (HOCO)
- 中速クロック発振器 (MOCO)
- 低速オンチップオシレータ (LOCO)
- IWDТ専用オンチップオシレータ (IWDTLOCO)

8.6.6 UARTA 専用クロック (UARTAMCLK, UARTASCLK, UARTALOCK, UARТАHOCK, UARTAMOCK)

UARTA 専用クロック (UARTAMCLK、UARTASCLK、UARTALOCK、UARТАHOCK、および UARTAMOCK) は、UARTA の動作クロックです。UARTAMCLK はメインクロック発振器で生成され、UARTASCLK はサブクロック発振器で生成されます。UARTALOCK は LOCO クロックで生成されます。UARТАHOCK は HOCO クロックで生成され、UARTAMOCK は MOCO クロックで生成されます。

8.6.7 RTC 専用クロック (RTCSCLK, RTCS128CLK, RTCLCLK)

RTC 専用クロック (RTCSCLK, RTCS128CLK, RTCLCLK) は、RTC の動作クロックです。RTCSCLK と RTCS128CLK はサブクロック発振器で生成され、RTCLCLK は LOCO クロックで生成されます。

8.6.8 IWDТ専用クロック (IWDTCLK)

IWDТ専用クロック (IWDTCLK) は、IWDT の動作クロックです。IWDTCLK は、IWDT 専用オンチップオシレータの内部発振によって生成されます。

8.6.9 AGTW 専用クロック (AGTSCLK, AGTLCLK)

AGTW 専用クロック (AGTSCLK および AGTLCLK) は、AGTW の動作クロックです。AGTSCLK はサブクロック発振器で生成され、AGTLCLK は LOCO クロックで生成されます。

8.6.10 SysTick タイマ専用クロック (SYSTICCLK)

SysTick タイマ専用クロック (SYSTICCLK) は、SysTick タイマの動作クロックです。SYSTICCLK は、LOCO クロックで生成されます。

8.6.11 外部端子出力クロック (CLKOUT)

CLKOUT は、クロック出力またはブザー出力として、CLKOUT 端子から外部に出力されます。CKOCR.CKOEN ビットを 1 にすると、CLKOUT は CLKOUT 端子に出力されます。CKOCR.CKODIV[2:0] ビットまたは CKOCR.CKOSEL[2:0] ビットの値を変更できるのは、CKOCR.CKOEN ビットが 0 の場合だけです。

CLKOUT クロックの周波数はそれぞれ、次のようなビットで指定されます。

- CKOCR.CKODIV[2:0] ビットまたは CKOCR.CKOSEL[2:0] ビット
- OFS1.HOCOFRQ1[2:0] ビット

8.7 使用上の注意

8.7.1 クロック発生回路に関する注意事項

各モジュールへ供給される以下のクロックの周波数は、SCKDIVCR レジスタの設定に従って変わります。

- システムクロック (ICLK)
- 周辺モジュールクロック (PCLKB, PCLKD)

各周波数は、以下の条件を満たす必要があります。

- 各周波数は、AC 特性で規定される動作周波数 (f) の動作保証範囲内に収まるように選択すること。「41. 電气的特性」を参照してください。
- システムクロックと周辺モジュールクロックは、必ず表 8.2 に従い設定してください。

クロック周波数変更後の処理を確実に実行するには、最初に該当のクロックコントロールレジスタに書き込んで周波数を変更してからレジスタ値を読み出して確認し、最後にその後の処理を実行してください。

8.7.2 発振子に関する制限

発振子の特性はユーザーのボード設計に密接に関係するので、使用する前に十分な評価が必要です。発振子の接続例については図 8.8 を参照してください。発振子の回路定数は、使用する発振子および実装回路の浮動容量によって異なります。回路定数を決定する際は、常に発振子メーカと相談してください。発振端子に印加される電圧が最大定格を超えないようにしてください。

8.7.3 ボード設計に関する注意事項

水晶振動子を使用する場合は、振動子およびコンデンサはできるだけ XTAL/EXTAL 端子の近くに配置してください。図 8.13 に示すように、発振回路の近くには他の信号線を通過させないでください。電磁誘導によって正常に発振なくなることがあります。図 8.13 に、メインクロック発振器を使用した場合を示します。サブクロック発振器を使用した場合も図 8.13 と同様です。




図 8.13 発振回路部のボード設計に関する信号のルーティング

8.7.4 発振子接続端子に関する注意事項

メインクロックを使用しない場合、EXTAL 端子と XTAL 端子は、汎用入出力ポートとして使用可能です。これらの端子を汎用入出力ポートとして使用する場合は、メインクロックを停止させる (MOSCCR.MOSTP ビットを 1 にする) 必要があります。

また、サブクロックを使用しない場合、XCIN 端子と XCOUT 端子は、汎用入力ポートとして使用可能です。これらの端子を汎用入力ポートとして使用する場合は、サブクロック発振器を停止させる (SOSCCR.SOSTP ビットを 1 にする) 必要があります。

9. クロック周波数精度測定回路 (CAC)

9.1 概要

クロック周波数精度測定回路 (CAC) は、測定の対象となるクロック（測定対象クロック）に対して、測定の基準となるクロック（測定基準クロック）で生成した時間内のクロックのパルスを数え、それが許容範囲内にあるかどうかで精度を判定します。測定終了時、または測定基準クロックで生成した時間内のパルス数が許容範囲内がない時、割り込み要求を発生します。

表 9.1 に CAC の仕様を、図 9.1 に CAC のブロック図を、表 9.2 に CAC の入出力端子を示します。

表 9.1 CAC の仕様

項目	内容
測定対象クロック	以下のクロックの周波数を測定可能 • メインクロック発振器 • サブクロック発振器 • HOCO クロック • MOCO • LOCO クロック • 周辺モジュールクロック B (PCLKB) • IWDI 専用クロック
測定基準クロック	以下のクロックの周波数を測定基準とすることが可能 • CACREF 端子への外部クロック入力 • メインクロック発振器 • サブクロック発振器 • HOCO クロック • MOCO • LOCO クロック • 周辺モジュールクロック B (PCLKB) • IWDI 専用クロック
選択機能	デジタルフィルタ機能
割り込み要因	• 測定終了割り込み • 周波数エラー割り込み • オーバーフロー割り込み
消費電力低減機能	モジュールストップ状態への設定が可能




図 9.1 CAC のブロック図

表 9.2 CAC の入出力端子

機能	端子名	入出力	内容
CAC	CACREF	入力	測定基準クロックの入力端子

9.2 レジスタの説明

9.2.1 CACR0 : CAC コントロールレジスタ 0

Base address:	CAC = 0x4004_4600
Offset address:	0x00
Bit position:	7 6 5 4 3 2 1 0
Bit field:	— — — — — — — CFME
Value after reset:	0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	CFME	クロック周波数測定有効 0: クロック周波数測定無効 1: クロック周波数測定有効	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

CFME ビット (クロック周波数測定有効)

CFME ビットはクロック周波数の測定機能が有効か無効かを設定します。このビットを書き換えても内部回路に反映されるまでは時間がかかります。書き換えが反映されたかはビットの読み出しで確認できます。

9.2.2 CACR1 : CAC コントロールレジスタ 1

Base address: CAC = 0x4004_4600

Offset address: 0x01

Bit position:	7	6	5	4	3	2	1	0
Bit field:	EDGES[1:0]		TCSS[1:0]		FMCS[2:0]		CACR EFE	
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	CACREFE	CACREF 端子入力有効 0: CACREF 端子入力無効 1: CACREF 端子入力有効	R/W
3:1	FMCS[2:0]	測定対象クロック選択 0 0 0: メインクロック発振器 0 0 1: サブクロック発振器 0 1 0: HOCO クロック 0 1 1: MOCO 1 0 0: LOCO クロック 1 0 1: 周辺モジュールクロック B (PCLKB) 1 1 0: IWDTC 専用クロック 1 1 1: 設定禁止	R/W
5:4	TCSS[1:0]	タイマカウントクロックソース選択 0 0: 分周なしクロック 0 1: ×4 分周クロック 1 0: ×8 分周クロック 1 1: ×32 分周クロック	R/W
7:6	EDGES[1:0]	有効エッジ選択 0 0: 立ち上がりエッジ 0 1: 立ち下がりエッジ 1 0: 立ち上がり／立ち下がり両エッジ 1 1: 設定禁止	R/W

注: CACR1 レジスタは、CACR0.CFME ビットが0のときに設定してください。

CACREFE ビット (CACREF 端子入力有効)

CACREFE ビットは、CACREF 端子からの入力が有効か無効かを設定します。

FMCS[2:0] ビット (測定対象クロック選択)

FMCS[2:0] ビットは、周波数を測定する測定対象クロックを選択します。

TCSS[1:0] ビット (タイマカウントクロックソース選択)

TCSS[1:0] ビットは、測定対象クロックの分周比を選択します。

EDGES[1:0] ビット (有効エッジ選択)

EDGES[1:0] ビットは、測定基準クロックの有効エッジを選択します。

9.2.3 CACR2 : CAC コントロールレジスタ 2

Base address: CAC = 0x4004_4600

Offset address: 0x02

Bit position:	7	6	5	4	3	2	1	0
Bit field:	DFS[1:0]		RCDS[1:0]		RSCS[2:0]		RPS	
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	RPS	基準信号選択 0: CACREF 端子入力 1: 内部クロック (内部生成信号)	R/W
3:1	RSCS[2:0]	測定基準クロック選択 000: メインクロック発振器 001: サブクロック発振器 010: HOCO クロック 011: MOCO 100: LOCO クロック 101: 周辺モジュールクロック B (PCLKB) 110: IWDI 専用クロック 111: 設定禁止	R/W
5:4	RCDS[1:0]	測定基準クロック分周比選択 00: × 32 分周クロック 01: × 128 分周クロック 10: × 1024 分周クロック 11: × 8192 分周クロック	R/W
7:6	DFS[1:0]	デジタルフィルタ機能選択 00: デジタルフィルタ機能無効 01: 測定対象クロックでサンプリング 10: 測定対象クロックの 4 分周でサンプリング 11: 測定対象クロックの 16 分周でサンプリング	R/W

注. CACR2 レジスタは、CACR0.CFME ビットが 0 のときに設定してください。

RPS ビット (基準信号選択)

RPS ビットは、エッジ検出回路への入力として CACREF 端子入力か内部クロックから生成した内部生成信号のどちらを使用するか選択します。

RSCS[2:0] ビット (測定基準クロック選択)

RSCS[2:0] ビットは、測定基準クロックを選択します。

RCDS[1:0] ビット (測定基準クロック分周比選択)

RCDS[1:0] ビットは、測定基準クロックとして内部クロックが選択されている場合、測定基準クロックの分周比を選択します。RPS = 0 (CACREF 端子入力が測定基準クロックとして使用) の場合、測定基準クロックは分周されません。

DFS[1:0] ビット (デジタルフィルタ機能選択)

DFS[1:0] ビットは、デジタルフィルタのサンプリングクロックを選択します。

9.2.4 CAICR : CAC 割り込み要求許可レジスタ

Base address: CAC = 0x4004_4600

Offset address: 0x03

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	OVFF CL	MEND FCL	FERR FCL	—	OVFIE	MEND IE	FERR IE

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	FERRIE	周波数エラー割り込み要求許可 0: 周波数エラー割り込み要求禁止 1: 周波数エラー割り込み要求許可	R/W
1	MENDIE	測定終了割り込み要求許可 0: 測定終了割り込み要求禁止 1: 測定終了割り込み要求許可	R/W

ビット	シンボル	機能	R/W
2	OVFIE	オーバーフロー割り込み要求許可 0: オーバーフロー割り込み要求禁止 1: オーバーフロー割り込み要求許可	R/W
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	FERRFCL	FERRF フラグクリア 0: 影響なし 1: CASTR.FERRF フラグをクリアします。	W
5	MENDFCL	MENDF フラグクリア 0: 影響なし 1: CASTR.MENDF フラグをクリアします。	W
6	OVFFCL	OVFF フラグクリア 0: 影響なし 1: CASTR.OVFF フラグをクリアします。	W
7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

FERRIE ビット (周波数エラー割り込み要求許可)

FERRIE ビットは、周波数エラー割り込み要求の許可または禁止を設定します。

MENDIE ビット (測定終了割り込み要求許可)

MENDIE ビットは、測定終了割り込み要求の許可または禁止を設定します。

OVFIE ビット (オーバーフロー割り込み要求許可)

OVFIE ビットは、オーバーフロー割り込み要求の許可または禁止を設定します。

FERRFCL ビット (FERRF フラグクリア)

FERRFCL ビットは、1 を書くと CASTR.FERRF フラグをクリアします。

MENDFCL ビット (MENDF フラグクリア)

MENDFCL ビットは、1 を書くと CASTR.MENDF フラグをクリアします。

OVFFCL ビット (OVFF フラグクリア)

OVFFCL ビットは、1 を書くと CASTR.OVFF フラグをクリアします。

9.2.5 CASTR : CAC ステータスレジスタ

Base address: CAC = 0x4004_4600

Offset address: 0x04

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	OVFF	MEND F	FERR F

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	FERRF	周波数エラーフラグ 0: クロックの周波数が設定値内 1: クロックの周波数が設定値を外れた (周波数エラー)	R
1	MENDF	測定終了フラグ 0: 測定中 1: 測定が終了	R
2	OVFF	オーバーフローフラグ 0: カウンタがオーバーフローしていない 1: カウンタがオーバーフローしている	R
7:3	—	読むと 0 が読めます。	R

FERRF フラグ（周波数エラーフラグ）

FERRF フラグは測定クロックのカウント値が設定値を外れた（周波数エラー）ことを示します。

[1 になる条件]

- 測定クロックのカウント値が設定値を外れたとき

[0 になる条件]

- CAICR.FERRFCL ビットに 1 を書き込んだとき

MENDF フラグ（測定終了フラグ）

MENDF フラグは測定が終了したことを示します。

[1 になる条件]

- 測定終了したとき

[0 になる条件]

- CAICR.MENDFCL ビットに 1 を書き込んだとき

OVFF フラグ（オーバーフローフラグ）

OVFF フラグはカウンタがオーバーフローしたことを示します。

[1 になる条件]

- カウンタがオーバーフローしたとき

[0 になる条件]

- CAICR.OVFFCL ビットに 1 を書き込んだとき

9.2.6 CAULVR : CAC 上限値設定レジスタ

Base address: CAC = 0x4004_4600

Offset address: 0x06

Bit position: 15

0

Bit field:

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
15:0	n/a	許容範囲の上限値 CAULVR レジスタは、周波数の測定に用いるカウンタの上限値を指定する 16 ビットの読み書き可能なレジスタです。このレジスタに指定された値を上回った場合、周波数の異常を検出します。CACR0.CFME ビットが 0 のときに設定してください。 デジタルフィルタ、エッジ検出回路と CACREF 端子入力信号の位相差により、CACNTBR レジスタに保持されるカウンタ値がずれることがありますので、余裕をもった値を設定してください。	R/W

9.2.7 CALLVR : CAC 下限値設定レジスタ

Base address: CAC = 0x4004_4600

Offset address: 0x08

Bit position: 15

0

Bit field:

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
15:0	n/a	許容範囲の下限値 CALLVR レジスタは、周波数の測定に用いるカウンタの下限値を指定する 16 ビットの読み書き可能なレジスタです。このレジスタに指定された値を下回った場合、周波数の異常を検出します。CACR0.CFME ビットが 0 のときに設定してください。 デジタルフィルタ、エッジ検出回路と CACREF 端子入力信号の位相差により、CACNTBR レジスタに保持されるカウンタ値がずれることがありますので、余裕をもった値を設定してください。	R/W

9.2.8 CACNTBR : CAC カウンタバッファレジスタ

Base address: CAC = 0x4004_4600

Offset address: 0x0A

Bit position: 15

0

Bit field:

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
15:0	n/a	測定結果 CACNTBR レジスタは測定基準クロックの有効エッジが入力されたときのカウンタ値を保持する 16 ビットの読み出し専用レジスタです。	R

9.3 動作説明

9.3.1 クロック周波数測定

CAC は、CACREF 端子入力または内部クロックを基準にクロック周波数を測定します。図 9.2 に CAC の動作例を示します。CAC は、クロック周波数測定時、以下のように動作します。




図 9.2 CAC の動作例

図 9.2 におけるイベントは以下の通りです。

1. CACREF 端子入力を基準とした場合 (CACR1.CACREFE = 1) は、CACR2.RPS ビットを 0、CACR1.CACREFE ビットを 1 に設定した状態で、CACR0.CFME ビットに 1 を書き込むとクロック周波数測定が有効になります。一方、内部クロックを基準とした場合 (CACR1.CACREFE = 0) は、CACR2.RPS ビットを 1 に設定した状態で、CACR0.CFME ビットに 1 を書き込むとクロック周波数測定が有効になります。
2. CACREF 端子入力を基準とした場合は、CFME ビットに 1 を書き込み後、CACREF 端子から CACR1.EDGES[1:0] ビットで選択した有効エッジ (図 9.2 では立ち上がりエッジ (CACR1.EDGES[1:0] = 00b)) が入力されるとタイマのカウントアップが開始します。内部クロックを基準とした場合は、CFME ビットに 1 を書き込み後、CACR2.RSCS[2:0] ビットで選択したクロックソースを元に CACR1.EDGES[1:0] ビットで選択した有効エッジ (図 9.2 では立ち上がりエッジ (CACR1.EDGES[1:0] = 00b)) が入力されるとタイマのカウントアップが開始します。
3. 次の有効エッジが入力されると、カウンタ値を CACNTBR レジスタに転送し、CAULVR レジスタの値および CALLVR レジスタの値と比較をします。CACNTBR レジスタの値 $\leq$ CAULVR レジスタの値かつ CACNTBR レジスタの値 $\geq$ CALLVR レジスタの値のときはクロック周波数が正常なので CASTER.MENDF フラグだけが 1 にセットされます。また、CAICR.MENDIE ビットを 1 に設定している場合は、測定終了割り込みが発生します。
4. 次の有効エッジが入力されると、カウンタ値を CACNTBR レジスタに転送し、CAULVR レジスタの値および CALLVR レジスタの値と比較をします。CACNTBR レジスタの値 $>$ CAULVR レジスタの値のときはクロック周波数が異常なので CASTER.FERRF フラグが 1 にセットされます。また、CAICR.FERRIE ビットを 1 に設定している場合は、周波数エラー割り込みが発生します。さらに CASTER.MENDF フラグも 1 にセットされます。また、CAICR.MENDIE ビットを 1 に設定している場合は、測定終了割り込みが発生します。
5. 次の有効エッジが入力されると、カウンタ値を CACNTBR レジスタに転送し、CAULVR レジスタの値および CALLVR レジスタの値と比較をします。CACNTBR レジスタの値 $<$ CALLVR レジスタの値のときはクロック周波数が異常なので CASTER.FERRF フラグが 1 にセットされます。また、CAICR.FERRIE ビットを 1 に設定している場合は、周波数エラー割り込みが発生します。さらに CASTER.MENDF フラグも 1 にセットされます。また、CAICR.MENDIE ビットを 1 に設定している場合は、測定終了割り込みが発生します。

6. CACR0.CFME ビットが 1 の間は、有効エッジが入力されるたびにカウンタ値を CACNTBR レジスタに転送し、CAULVR レジスタの値および CALLVR レジスタの値と比較をします。CACR0.CFME ビットに 0 を書き込むと、カウンタをクリアしカウントアップが停止します。

9.3.2 CACREF 端子のデジタルフィルタ機能

CACREF 端子はデジタルフィルタ機能を持っています。デジタルフィルタ機能は、設定したサンプリング周期に応じてサンプリングした端子のレベルが 3 回連続で一致した場合、内部に一致したレベルを伝達し、再度サンプリングした端子のレベルが 3 回連続で一致するまで内部へは同じレベルを伝達し続けます。デジタルフィルタ機能はデジタルフィルタ機能の有効/無効とサンプリングクロックが設定できます。

デジタルフィルタと CACREF 端子入力信号の位相差により CACNTBR レジスタに転送されるカウンタ値は、最大サンプリングクロック 1 周期分の誤差があります。カウントソースクロックに分周クロックを選択している場合は、以下の計算式でカウント値誤差を表すことができます。

カウント値誤差 = (カウントソースクロック1周期) / (サンプリングクロック1周期)

9.4 割り込み要求

CAC が要求する割り込み要因には次の 3 種類があります。

- 周波数エラー割り込み
- 測定終了割り込み
- オーバーフロー割り込み

各割り込み要因が発生すると各ステータスフラグが 1 にセットされます。表 9.3 に CAC 割り込み要求を示します。

表 9.3 CAC 割り込み要求

割り込み要求	割り込み許可ビット	ステータスフラグ	割り込み要因
周波数エラー割り込み	CAICR.FERRIE	CASTR.FERRF	CACNTBR レジスタ値を CAULVR レジスタ値および CALLVR レジスタ値と比較をした結果が、CACNTBR レジスタ値 > CAULVR レジスタ値または CACNTBR レジスタ値 < CALLVR レジスタ値のとき
測定終了割り込み	CAICR.MENDIE	CASTR.MENDF	● 測定基準クロックの有効エッジが入力されたとき ● ただし、CACR0.CFME ビットを 1 に書き込み後、1 回目の有効エッジでは測定終了割り込みは発生しない。
オーバーフロー割り込み	CAICR.OVFIE	CASTR.OVFF	カウンタがオーバーフローしたとき

9.5 使用上の注意事項

9.5.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ C (MSTPCRC) により、CAC の動作禁止/許可を設定することが可能です。リセット後の値では、CAC は停止します。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は、「10. 低消費電力モード」を参照してください。

10. 低消費電力モード

10.1 概要

本 MCU には、クロック分周器の設定、モジュールストップ設定、通常モード時の電力制御モード選択、低消費電力モードへの遷移など、さまざまな消費電力低減機能があります。

表 10.1 に低消費電力モード機能の仕様を示します。表 10.2 に低消費電力モードへの遷移条件、CPU と周辺モジュールの状態、および各モードの解除方法を示します。リセット後、MCU はプログラム実行状態に遷移しますが、DTC と SRAM のみが動作しています。

表 10.1 低消費電力モード機能の仕様

項目	内容
クロックの切り替えによる消費電力の低減	システムクロック (ICLK) と周辺モジュールクロック (PCLKB および PCLKD) に対して、個別に分周比の選択が可能 ^(注1)
モジュールストップ	各周辺モジュールに対して、個別に機能停止が可能
低消費電力モード	- スリープモード - ソフトウェアスタンバイモード - スヌーズモード
電力制御モード	動作周波数と動作電圧に応じて適切な動作電力制御モードを選択することにより、通常モード、スリープモード、およびスヌーズモード時の消費電力の低減が可能 以下の 4 つの動作電力制御モードが利用可能 - High-speed モード - Middle-speed モード - Low-speed モード - Subosc-speed モード

注 1. 詳細は、「8. クロック発生回路」を参照してください。

表 10.2 各低消費電力モードの動作状態 (1/2)

項目	スリープモード	ソフトウェアスタンバイモード	スヌーズモード ^(注1)
遷移条件	SBYCR.SSBY = 0 のときの WFI 命令	SBYCR.SSBY = 1 のときの WFI 命令	ソフトウェアスタンバイモード時のスヌーズ要求 SNZCR.SNZE = 1
解除方法	すべての割り込み。 このモードで利用可能なすべてのリセット	表 10.3 に示す割り込み。このモードで利用可能なすべてのリセット	表 10.3 に示す割り込み。このモードで利用可能なすべてのリセット
割り込みによる解除後の状態	プログラム実行状態 (割り込み処理)	プログラム実行状態 (割り込み処理)	プログラム実行状態 (割り込み処理)
リセットによる解除後の状態	リセット状態	リセット状態	リセット状態
メインクロック発振器	選択可能	停止	選択可能 ^(注2)
サブクロック発振器	選択可能	選択可能	選択可能
高速オンチップオシレータ	選択可能	停止	選択可能
中速オンチップオシレータ	選択可能	停止	選択可能
低速オンチップオシレータ	選択可能	選択可能	選択可能
IWDT 専用オンチップオシレータ	選択可能 ^(注4)	選択可能 ^(注4)	選択可能 ^(注4)
発振停止検出機能	選択可能	動作禁止	動作禁止
クロック/ブザー出力機能	選択可能	選択可能 ^(注3)	選択可能
CPU	停止 (保持)	停止 (保持)	停止 (保持)
SRAM	選択可能	停止 (保持)	選択可能
フラッシュメモリ	動作	停止 (保持)	停止 (保持)
データトランスファコントローラ (DTC)	選択可能	停止 (保持)	選択可能
ウォッチドッグタイマ (WDT)	選択可能 ^(注4)	停止 (保持)	停止 (保持)

表 10.2 各低消費電力モードの動作状態 (2/2)

項目	スリープモード	ソフトウェアスタンバイモード	スヌーズモード(注1)
独立ウォッチドッグタイマ (IWDG)	選択可能(注4)	選択可能(注4)	選択可能(注4)
リアルタイムクロック (RTC)	選択可能	選択可能	選択可能
低消費電力非同期汎用タイマ (AGTWn, n = 0, 1)	選択可能	選択可能(注5)	選択可能(注5)
12 ビット A/D コンバータ (ADC12)	選択可能	停止 (保持)	選択可能(注8)
データ演算回路 (DOC)	選択可能	停止 (保持)	選択可能
シリアルコミュニケーションインタフェース (SCI0)	選択可能	停止 (保持)	選択可能(注7)
シリアルコミュニケーションインタフェース (SCIn, n = 1~2, 9)	選択可能	停止 (保持)	動作禁止
I3C バスインタフェース (I3C)	選択可能	停止 (保持)	動作禁止
シリアルインタフェース UARTA (UARTAn (n = 0, 1))	選択可能	選択可能(注9)	選択可能(注9)
USB 2.0 フルスピードモジュール (USBFS)	選択可能	停止 (保持) (注10)	動作禁止(注10)
USB2.0 Type-C コネクタ (USBCC)	選択可能	停止 (保持) (注11)	選択可能
イベントリンクコントローラ (ELC)	選択可能	停止 (保持)	選択可能(注6)
NMI、IRQn (n = 0~7) 端子割り込み	選択可能	選択可能	選択可能
キー割り込み機能 (KINT)	選択可能	選択可能	選択可能
低電圧検出回路 (LVD)	選択可能	選択可能	選択可能
パワーオンリセット回路	動作	動作	動作
その他の周辺モジュール	選択可能	停止 (保持)	動作禁止
I/O ポート	動作	保持	動作

注. 「選択可能」とは、動作/停止がコントロールレジスタによって選択できることを意味します。

「停止 (保持)」とは、内部レジスタの内容は保持されるが、動作は中断されることを意味します。

「動作禁止」とは、ソフトウェアスタンバイモードへ遷移する前に、その機能を停止させる必要があることを意味します。

そうしないと、スヌーズモードでは適切な動作が保証されません。

注 1. モジュールストップビットが 0 に設定されているモジュールはすべて、スヌーズモード遷移後に PCLK が供給されると、ただちに起動します。

スヌーズモード時に消費電力の増大を防ぐには、ソフトウェアスタンバイモードへ遷移する前に、スヌーズモードで不要なモジュールのストップビットを 1 にしてください。

注 2. スヌーズモードで SCI0 を使用する場合、MOSCCR.MOSTP ビットは 1 でなければなりません。

注 3. クロック出力ソース選択ビット (CKOCR.CKOSSEL[2:0]) が 010b (LOCO) および 100b (SOSC) 以外の値に設定されている場合は停止します。

注 4. IWDG 専用オンチップオシレータおよび IWDG の場合、IWDG オートスタートモード時、オプション機能選択レジスタ 0 (OFS0) の IWDG 停止制御ビット (IWDGSTOPCTL) の設定により、動作または停止が選択されます。WDT の場合、WDT オートスタートモード時はオプション機能選択レジスタ 0 (OFS0) の WDT 停止制御ビット (WDTSTOPCTL) の設定により、動作または停止が選択されます。また、WDT レジスタスタートモード時は WDTCSLTP.SLCSLP ビットの設定により、動作または停止が選択されます。

注 5. AGTW0.AGTMR1.TCK[2:0] ビットで 100b (LOCO) または 110b (SOSC) が選択されている場合、AGTW0 は動作可能です。

注 6. AGTW1.AGTMR1.TCK[2:0] ビットで 100b (LOCO)、110b (SOSC)、または 101 (AGTW0 からのアンダーフローイベント信号) が選択されている場合、AGTW1 は動作可能です。

注 7. イベントは、「10.9.12. スヌーズモードにおける ELC イベント」に記載されたものに限定されます。

注 8. SCI0 のシリアル通信モードは、調歩同期式モードに限定されます。

注 9. スヌーズモードで 12 ビット A/D コンバータ (ADC12) を使用する場合は、ADCMPCR.CMPAE ビットまたは ADCMPCR.CMPBE ビットが 1 でなければなりません。

注 10. UARTA.UTANCK.UTANCK[3:0] ビットで 1000b (LOCO) または 1001b (SOSC) が選択されている場合、UARTAn は動作可能です。

注 11. USB レジューム検出は可能

注 12. CC1/CC2 ステータス検出は可能

表 10.3 スヌーズモードとソフトウェアスタンバイモードから通常モードへ遷移する場合に利用可能な割り込み要因 (1/2)

割り込み要因	名称	ソフトウェアスタンバイモード	スヌーズモード
NMI		可能	Yes
ポート	PORT_IRQn (n = 0~7)	可能	可能

表 10.3 スヌーズモードとソフトウェアスタンバイモードから通常モードへ遷移する場合に利用可能な割り込み要因 (2/2)

割り込み要因	名称	ソフトウェアスタンバイモード	スヌーズモード
LVD	LVD_LVD1	可能	可能
	LVD_LVD2	可能	可能
IWDT	IWDT_NMIUNDF	可能	可能
RTC	RTC_ALM	可能	可能
	RTC_PRD	可能	可能
KINT	KEY_INTKR	可能	可能
AGTW1	AGT1_AGTI	可能	可能 ^(注3)
	AGT1_AGTCMAI	可能	可能
	AGT1_AGTCMBI	可能	可能
USBFS	USBFS_USBR	可能	可能
UARTA0	UARTA0_INTUR	可能	可能
	UARTA0_INTURE	可能	可能
UARTA1	UARTA1_INTUR	可能	可能
	UARTA1_INTURE	可能	可能
USBCC	USBCC_CCS	可能	可能
ADC120	ADC120_WCMPPM	不可能	SELSR0 で可能 ^(注1) (注3)
	ADC120_WCMPUM	不可能	SELSR0 で可能 ^(注1) (注3)
SCIO	SCIO_AM	不可能	SELSR0 で可能 ^(注1) (注2)
	SCIO_RXI_OR_ERI	不可能	SELSR0 で可能 ^(注1) (注2)
DTC	DTC_COMPLETE	不可能	SELSR0 で可能 ^(注1)
DOC	DOC_DOPCI	不可能	SELSR0 で可能 ^(注1)

注 1. 割り込み要求をスヌーズモードからの復帰トリガとして使用するには、この割り込み要求を SELSR0 で選択する必要があります。
「12. 割り込みコントローラユニット (ICU)」を参照してください。SELSR0 で選択したトリガが、WFI 命令の実行後、通常モードからソフトウェアスタンバイモードへの遷移途中に発生した場合は、その要求が受け付けられる可能性はトリガ発生のタイミングに依存します。

注 2. SCIO_AM または SCIO_RXI_OR_ERI のいずれか一方のみ選択可能です。

注 3. SNZEDCR0 レジスタにより許可されるイベントは使用しないでください。

図 10.1 に通常モードと低消費電力モード間の遷移を示します。




図 10.1 低消費電力モードの遷移

10.2 レジスタの説明

10.2.1 SBYCR : スタンバイコントロールレジスタ

Base address: SYSC = 0x4001_E000																
Offset address: 0x00C																
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	SSBY	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
14:0	—	読むとリセット値が読めます。書く場合、リセット値を書いてください。	R/W
15	SSBY	ソフトウェアスタンバイモード選択 0: スリープモード 1: ソフトウェアスタンバイモード	R/W

注. PRCR.PRC1 ビットを 1 (書き込み許可) にしてから、このレジスタを書き換えてください。

SSBY ビット (ソフトウェアスタンバイモード選択)

SSBY ビットは、WFI 命令実行後の遷移先を設定します。

SSBY ビットが 1 の状態で WFI 命令を実行すると、ソフトウェアスタンバイモードへ遷移します。割り込みによってソフトウェアスタンバイモードから通常モードへ復帰したときは、SSBY ビットは 1 のままです。0 を書き込むことにより、SSBY ビットをクリアできます。

OSTDCR.OSTDE ビットが 1 の場合、SSBY ビットの設定値は無視されます。SSBY ビットが 1 であっても、WFI 命令を実行すると MCU はスリープモードへ遷移します。

FENTRYR.FENTRY0 ビットが 1 の場合、SSBY ビットの設定値は無視されます。SSBY ビットが 1 であっても、WFI 命令を実行すると MCU はスリープモードへ遷移します。

10.2.2 MSTPCRA : モジュールストップコントロールレジスタ A

Base address: SYSC = 0x4001_E000

Offset address: 0x01C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	MSTP A22	—	—	—	—	—	—
Value after reset:	1	1	1	1	1	1	1	1	1	0	1	1	1	1	1	1
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

ビット	シンボル	機能	R/W
21:0	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
22	MSTPA22	DTC モジュールストップ設定(注1) 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
31:23	—	読むと 1 が読めます。書く場合、1 としてください。	R/W

注 1. MSTPA22 ビットを 0 から 1 に書き換える場合、DTC を無効にしてから MSTPA22 ビットを設定してください。

10.2.3 MSTPCRB : モジュールストップコントロールレジスタ B

Base address: MSTP = 0x4004_7000

Offset address: 0x000

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	MSTP B31	MSTP B30	MSTP B29	—	—	—	—	—	—	MSTP B22	—	—	MSTP B19	—	—	—
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	MSTP B14	—	—	MSTP B11	—	MSTP B9	—	—	—	—	—	—	MSTP B2	—	MSTP B0
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

ビット	シンボル	機能	R/W
0	MSTPB0	シリアルインタフェース UARTA モジュールストップ設定 対象モジュール : UARTA 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
1	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
2	MSTPB2	コントローラエリアネットワークモジュールストップ設定 対象モジュール : CAN 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
8:3	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
9	MSTPB9	IIC/I3C バスインタフェース 0 モジュールストップ設定 対象モジュール : IIC/I3C 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W

ビット	シンボル	機能	R/W
10	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
11	MSTPB11	ユニバーサルシリアルバス 2.0 FS インタフェースモジュールストップ設定 対象モジュール：USBFS 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
13:12	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
14	MSTPB14	ユニバーサルシリアルバス Type-C コントローラインタフェースモジュールストップ設定 対象モジュール：USBCC 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
18:15	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
19	MSTPB19	シリアルペリフェラルインタフェース 0 モジュールストップ設定 対象モジュール：SPI0 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
21:20	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
22	MSTPB22	シリアルコミュニケーションインタフェース 9 モジュールストップ設定 対象モジュール：SCI9 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
28:23	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
29	MSTPB29	シリアルコミュニケーションインタフェース 2 モジュールストップ設定 対象モジュール：SCI2 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
30	MSTPB30	シリアルコミュニケーションインタフェース 1 モジュールストップ設定 対象モジュール：SCI1 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
31	MSTPB31	シリアルコミュニケーションインタフェース 0 モジュールストップ設定 対象モジュール：SCI0 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W

10.2.4 MSTPCRC : モジュールストップコントロールレジスタ C

Base address: MSTP = 0x4004_7000

Offset address: 0x004

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	MSTP C28	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	MSTP C14	MSTP C13	—	—	—	—	MSTP C8	—	—	—	—	—	—	MSTP C1	MSTP C0
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

ビット	シンボル	機能	R/W
0	MSTPC0	クロック周波数精度測定回路モジュールストップ設定(注1) 対象モジュール：CAC 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W

ビット	シンボル	機能	R/W
1	MSTPC1	巡回冗長検査演算器モジュールストップ設定 対象モジュール: CRC 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
7:2	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
8	MSTPC8	シリアルサウンドインタフェース拡張モジュールストップ設定 対象モジュール: SSIE 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
12:9	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
13	MSTPC13	データ演算回路モジュールストップ設定 対象モジュール: DOC 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
14	MSTPC14	イベントリンクコントローラモジュールストップ設定 対象モジュール: ELC 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
27:15	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
28	MSTPC28	真性乱数生成器モジュールストップ設定 ^(注2) 対象モジュール: TRNG 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
31:29	—	読むと 1 が読めます。書く場合、1 としてください。	R/W

注 1. MSTPC0 ビットの書き換えは、このビットによって制御されるクロックの発振が安定しているときに行う必要があります。このビットを書き換えた後、ソフトウェアスタンバイモードへ遷移する場合は、発振器が出力するクロックのうちで最も遅いクロックが 2 サイクル経過してから WFI 命令を実行してください。

注 2. 本 MCU で TRNG を使用しない場合でも、未使用回路を初期化するために、プログラムの最初で 1 回だけ MSTPC28 ビットを 0 にしてください。「10.9.14. 未使用回路に対するモジュールストップ機能」を参照してください。

10.2.5 MSTPCRD : モジュールストップコントロールレジスタ D

Base address: MSTP = 0x4004_7000

Offset address: 0x008

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	MSTP D16
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	MSTP D14	—	—	—	—	—	—	—	MSTP D6	MSTP D5	—	MSTP D3	MSTP D2	—	—
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

ビット	シンボル	機能	R/W
1:0	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
2	MSTPD2	低消費電力非同期汎用タイマ 1 モジュールストップ設定 ^(注1) 対象モジュール: AGTW1 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
3	MSTPD3	低消費電力非同期汎用タイマ 0 モジュールストップ設定 ^(注2) 対象モジュール: AGTW0 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
4	—	読むと 1 が読めます。書く場合、1 としてください。	R/W

ビット	シンボル	機能	R/W
5	MSTPD5	汎用 PWM タイマ 32n モジュールストップ設定 対象モジュール：GPT32n (n = 0) 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
6	MSTPD6	汎用 PWM タイマ 164～169 および PWM 遅延生成回路モジュールストップ設定 対象モジュール：GPT164～GPT169 および PWM 遅延生成回路 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
13:7	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
14	MSTPD14	GPT 用ポートアウトプットイネーブルモジュールストップ設定 対象モジュール：POEG 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
15	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
16	MSTPD16	12 ビット A/D コンバータモジュールストップ設定 対象モジュール：ADC120 0: モジュールストップ状態の解除 1: モジュールストップ状態へ遷移	R/W
31:17	—	読むと 1 が読めます。書く場合、1 としてください。	R/W

注 1. カウントソースがサブクロック発振器または LOCO の場合、MSTPD2 ビットを 1 にしても、AGTW1 のカウントは停止しません。カウントソースがサブクロック発振器または LOCO の場合、AGT1 レジスタにアクセスするときを除いて、本ビットを 1 にする必要があります。

注 2. カウントソースがサブクロック発振器または LOCO の場合、MSTPD3 ビットを 1 にしても、AGTW0 のカウントは停止しません。カウントソースがサブクロック発振器または LOCO の場合、AGT0 レジスタにアクセスするときを除いて、本ビットを 1 にする必要があります。

10.2.6 OPCCR：動作電力コントロールレジスタ

Base address: SYSC = 0x4001_E000

Offset address: 0x0A0

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	OPCM TSF	—	—	OPCM[1:0]	

Value after reset: 0 0 0 0 0 0 0 1

ビット	シンボル	機能	R/W
1:0	OPCM[1:0]	動作電力制御モード選択 0 0: High-speed モード 0 1: Middle-speed モード 1 0: 設定禁止 1 1: Low-speed モード	R/W
3:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	OPCMTSF	動作電力制御モード遷移状態フラグ リード時 0: 遷移完了 1: 遷移中	R
7:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

OPCCR レジスタは、通常モード、スリープモード、およびスヌーズモード時に消費電力を低減させるために使用します。OPCCR レジスタを設定することにより、使用する動作周波数と動作電圧に応じて消費電力を低減させることができます。動作電力制御モードの変更手順については、「[10.5. 動作電力低減機能](#)」を参照してください。

OPCM[1:0]ビット（動作電力制御モード選択）

OPCM[1:0]ビットは、通常モード、スリープモード、およびスヌーズモード時の動作電力制御モードを選択します。

各動作電力制御モードと、OPCM[1:0]、SOPCM の各ビット設定値との関係については、[表 10.4](#) を参照してください。

MCU が以下の条件下にあるとき、OPCCR.OPCM[1:0]に書き込むことは禁止されています。

1. HOCOCR.HCSTP と OSCSF.HOCOSF が 0（HOCO クロックの発振がまだ安定になっていない）のとき
2. MCU がスリープモードかスヌーズモードのとき、MCU がスリープモードまたはスヌーズモードから通常モードへ遷移中のとき、MCU が通常モードからスリープモード、スヌーズモード、またはソフトウェアスタンバイモードに遷移中のとき、MCU が動作電源モード遷移中のとき
3. フラッシュがプログラミングモードのとき
4. MCU が Subosc-speed モード（SOPCCR.SOPCM ビットが 1）のとき

OPCMTSF フラグ（動作電力制御モード遷移状態フラグ リード時）

OPCMTSF フラグは、動作電力制御モード切り替え時の切り替え制御状態を表します。本フラグは、OPCM ビットが書き換えられると 1、モード遷移が完了すると 0 になります。本フラグを読み取って 0 であることを確認してから次の処理を行ってください。

10.2.7 SOPCCR : サブ動作電力コントロールレジスタ

Base address: SYSC = 0x4001_E000

Offset address: 0x0AA

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	SOPC MTSF	—	—	—	SOPC M
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	SOPCM	サブ動作電力制御モード選択 0: Subosc-speed モード以外 1: Subosc-speed モード	R/W
3:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	SOPCMTSF	動作電力制御モード遷移状態フラグ リード時 0: 遷移完了 1: 遷移中	R
7:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

SOPCCR レジスタは、通常モード、スリープモード、およびスヌーズモード時に消費電力を低減させるために使用します。このレジスタを設定することによって、Subosc-speed モードへの遷移、およびこのモードからの復帰を行います。Subosc-speed モードは、サブクロック発振器または分周なしの LOCO を使用した場合に限り利用可能です。

動作電力制御モードの変更手順については、「[10.5. 動作電力低減機能](#)」を参照してください。

SOPCM ビット（サブ動作電力制御モード選択）

SOPCM ビットは、通常モード、スリープモード、およびスヌーズモード時の動作電力制御モードを選択します。このビットを 1 にすることで、Subosc-speed モードへ遷移できます。また、本ビットを 0 にすることで、Subosc-speed モード遷移前の動作モード（OPCCR.OPCM[1:0]で設定された動作モード）へ復帰できます。

MCU が以下の状態の場合は、SOPCCR.SOPCM への書き込みが禁止されます。

1. MCU がスリープモードまたはスヌーズモードである、MCU がスリープモード、スヌーズモード、またはソフトウェアスタンバイモードから通常モードに遷移している、MCU が通常モードからスリープモード、スヌーズモード、またはソフトウェアスタンバイモードに遷移している、または MCU が動作電力モードの遷移状態にある。
2. フラッシュがプログラミングモードである。
3. MOSC が動作中である（MOSCCR.MOSTP ビットが 0）、HOCO が動作中である（HOCOCR.HCSTP ビットが 0）、または MOCO が動作中である（MOCOCR.MCSTP ビットが 0）。

- SCKDIVCR レジスタの値が 0x00000000 ではない。
- データフラッシュが無効である (DFLCTL.DFLEN ビットが 0)。

表 10.4 は、各動作電力制御モードと、OPCM[1:0]ビットおよび SOPCM ビットの設定値との関係を示しています。

SOPCMTSF フラグ（動作電力制御モード遷移状態フラグ リード時）

SOPCMTSF フラグは、動作電力制御モードを Subosc-speed モードへまたは Subosc-speed モードから切り替えたときの切り替え制御状態を示します。本フラグは、SOPCM ビットが書き換えられると 1、モード遷移が完了すると 0 になります。本フラグを読み取って 0 であることを確認してから次の処理を行ってください。

表 10.4 は、各動作電力制御モードを示しています。

表 10.4 動作電力制御モード

動作電力制御モード	OPCM[1:0]ビット	SOPCM ビット	消費電力
High-speed モード	00b	0	High
Middle-speed モード	01b	0	↓
Low-speed モード	11b	0	↓
Subosc-speed モード	xxb	1	Low

10.2.8 SNZCR : スヌーズコントロールレジスタ

Base address: SYSC = 0x4001_E000

Offset address: 0x092

Bit position:	7	6	5	4	3	2	1	0
Bit field:	SNZE	—	—	—	—	—	SNZD TCEN	RXDREQEN

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	RXDREQEN	RXD0 スヌーズ要求許可 0: ソフトウェアスタンバイモード時に RXD0 の立ち下がリエッジを無視 1: ソフトウェアスタンバイモード時に RXD0 の立ち下がリエッジを検出	R/W
1	SNZDTCEN	スヌーズモード時の DTC 許可 0: DTC 動作を禁止 1: DTC 動作を許可	R/W
6:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	SNZE	スヌーズモード許可 0: スヌーズモードを禁止 1: スヌーズモードを許可	R/W

注. PRCR.PRC1 ビットを 1（書き込み許可）にしてから、このレジスタを書き換えてください。

RXDREQEN ビット（RXD0 スヌーズ要求許可）

RXDREQEN ビットはソフトウェアスタンバイモード時に RXD0 端子の立ち下がリエッジを検出するか否かを指定します。このビットは SCIO が調歩同期式モードで動作しているときのみ使用可能です。RXD0 端子の立ち下がリエッジを検出するには、ソフトウェアスタンバイモードへ遷移する前に、このビットを設定してください。このビットが 1 の場合、ソフトウェアスタンバイモード時に RXD0 端子の立ち下がリエッジが検出されると、MCU はスヌーズモードへ遷移します。

SNZDTCEN ビット（スヌーズモード時の DTC 許可）

SNZDTCEN ビットは、スヌーズモード時に DTC と SRAM を使用するか否かを指定します。スヌーズモードで DTC と SRAM を使用するには、ソフトウェアスタンバイモードへ遷移する前に、このビットを 1 にしてください。このビットが 1 の場合、IELSRn レジスタを設定することで、DTC を起動することが可能です。

SNZE ビット（スヌーズモード許可）

SNZE ビットは、ソフトウェアスタンバイモードからスヌーズモードへの遷移を許可するか否かを指定します。スヌーズモードを使用するには、ソフトウェアスタンバイモードへ遷移する前に、このビットを 1 にしてください。このビットが 1 の場合、ソフトウェアスタンバイモード時に表 10.6 に示すトリガによって、MCU はスヌーズモードへ遷移します。本 MCU がソフトウェアスタンバイモードまたはスヌーズモードから通常モードへ遷移した後、ソフトウェアスタンバイモードへ再遷移する場合は、あらかじめ SNZE ビットをいったん 0 にしてから再設定してください。詳細は、「10.8. スヌーズモード」を参照してください。

10.2.9 SNZEDCR0 : スヌーズ終了コントロールレジスタ 0

Base address: SYSC = 0x4001_E000

Offset address: 0x094

Bit position:	7	6	5	4	3	2	1	0
Bit field:	SCIOUMTED	—	—	AD0UMTED	AD0MATD	DTCNZRED	DTCZRED	AGTUNFED
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	AGTUNFED	AGTW1 アンダーフロー時スヌーズ終了許可 0: スヌーズ終了要求を禁止 1: スヌーズ終了要求を許可	R/W
1	DTCZRED	最後の DTC 送信完了時スヌーズ終了許可 0: スヌーズ終了要求を禁止 1: スヌーズ終了要求を許可	R/W
2	DTCNZRED	最後以外の DTC 送信完了時スヌーズ終了許可 0: スヌーズ終了要求を禁止 1: スヌーズ終了要求を許可	R/W
3	AD0MATD	ADC12 コンペアマッチスヌーズ終了許可 0: スヌーズ終了要求を禁止 1: スヌーズ終了要求を許可	R/W
4	AD0UMTED	ADC12 コンペア不一致スヌーズ終了許可 0: スヌーズ終了要求を禁止 1: スヌーズ終了要求を許可	R/W
6:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	SCIOUMTED	SCIO アドレス不一致スヌーズ終了許可 0: スヌーズ終了要求を禁止 1: スヌーズ終了要求を許可	R/W

注. PRCR.PRC1 ビットを 1（書き込み許可）にしてから、このレジスタを書き換えてください。

SNZEDCR0 レジスタは、スヌーズモードからソフトウェアスタンバイモードへの切り替え条件を制御します。表 10.7 に示すトリガをスヌーズモードからソフトウェアスタンバイモードへの切り替え条件として使用する場合は、SNZEDCR0 レジスタの対応するビットを 1 にする必要があります。

表 10.3 に示すように、スヌーズモードから通常モードへ復帰させるためのイベントは、SNZEDCR0 レジスタで許可しないでください。

AGTUNFED ビット（AGTW1 アンダーフロー時スヌーズ終了許可）

AGTUNFED ビットは、AGTW1 アンダーフローを契機とするスヌーズモードからソフトウェアスタンバイモードへの遷移を許可するか否かを指定します。トリガ条件については、「21. 低消費電力非同期汎用タイマ (AGTW)」を参照してください。

DTCZRED ビット（最後の DTC 送信完了時スヌーズ終了許可）

DTCZRED ビットは、最後の DTC 送信完了（すなわち、DTC の CRA または CRB レジスタが 0）を契機とする、スヌーズモードからソフトウェアスタンバイモードへの遷移を許可するか否かを指定します。トリガ条件については、「15. データトランスファコントローラ (DTC)」を参照してください。

DTCNZRED ビット（最後以外の DTC 送信完了時スヌーズ終了許可）

DTCNZRED ビットは、各 DTC 送信完了（すなわち、DTC の CRA または CRB レジスタが 0 以外）を契機とする、スヌーズモードからソフトウェアスタンバイモードへの遷移を許可するか否かを指定します。トリガ条件については、「[15. データトランスファコントロール \(DTC\)](#)」を参照してください。

AD0MATED ビット（ADC12 コンペアマッチスヌーズ終了許可）

AD0MATED ビットは、変換結果が期待値と一致した場合に、ADC120 イベントによるスヌーズモードからソフトウェアスタンバイモードへの遷移を許可するか否かを指定します。トリガ条件については、「[34. 12 ビット A/D コンバータ \(ADC12\)](#)」を参照してください。

AD0UMTED ビット（ADC12 コンペア不一致スヌーズ終了許可）

AD0UMTED ビットは、変換結果が期待値と一致しない場合に、ADC120 イベントによるスヌーズモードからソフトウェアスタンバイモードへの遷移を許可または禁止します。トリガ条件については、「[34. 12 ビット A/D コンバータ \(ADC12\)](#)」を参照してください。

SCI0UMTED ビット（SCI0 アドレス不一致スヌーズ終了許可）

SCI0UMTED ビットは、ソフトウェアスタンバイモード時に受信したアドレスが期待値と一致しない場合に、SCI0 イベントを契機とするスヌーズモードからソフトウェアスタンバイモードへの遷移を許可するか否かを指定します。トリガ条件については、「[27. シリアルコミュニケーションインタフェース \(SCI\)](#)」を参照してください。このビットは SCI0 が調歩同期式モードを作動しているときにのみ 1 にしてください。

10.2.10 SNZREQCR0 : スヌーズ要求コントロールレジスタ 0

Base address: SYSC = 0x4001_E000

Offset address: 0x098

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	SNZR EQEN 30	SNZR EQEN 29	SNZR EQEN 28	—	—	SNZR EQEN 25	SNZR EQEN 24	—	—	—	—	—	—	SNZR EQEN 17	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	SNZR EQEN 7	SNZR EQEN 6	SNZR EQEN 5	SNZR EQEN 4	SNZR EQEN 3	SNZR EQEN 2	SNZR EQEN 1	SNZR EQEN 0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	SNZREQEN0	IRQ0 端子のスヌーズ要求を許可 0: スヌーズ要求を禁止 1: スヌーズ要求を許可	R/W
1	SNZREQEN1	IRQ1 端子のスヌーズ要求を許可 0: スヌーズ要求を禁止 1: スヌーズ要求を許可	R/W
2	SNZREQEN2	IRQ2 端子のスヌーズ要求を許可 0: スヌーズ要求を禁止 1: スヌーズ要求を許可	R/W
3	SNZREQEN3	IRQ3 端子のスヌーズ要求を許可 0: スヌーズ要求を禁止 1: スヌーズ要求を許可	R/W
4	SNZREQEN4	IRQ4 端子のスヌーズ要求を許可 0: スヌーズ要求を禁止 1: スヌーズ要求を許可	R/W
5	SNZREQEN5	IRQ5 端子のスヌーズ要求を許可 0: スヌーズ要求を禁止 1: スヌーズ要求を許可	R/W

ビット	シンボル	機能	R/W
6	SNZREQEN6	IRQ6 端子のスヌーズ要求を許可 0: スヌーズ要求を禁止 1: スヌーズ要求を許可	R/W
7	SNZREQEN7	IRQ7 端子のスヌーズ要求を許可 0: スヌーズ要求を禁止 1: スヌーズ要求を許可	R/W
16:8	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
17	SNZREQEN17	KEY_INTKR スヌーズ要求を許可 0: スヌーズ要求を禁止 1: スヌーズ要求を許可	R/W
23:18	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
24	SNZREQEN24	RTC アラームのスヌーズ要求を許可 0: スヌーズ要求を禁止 1: スヌーズ要求を許可	R/W
25	SNZREQEN25	RTC 周期のスヌーズ要求を許可 0: スヌーズ要求を禁止 1: スヌーズ要求を許可	R/W
27:26	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
28	SNZREQEN28	AGTW1 アンダーフローのスヌーズ要求を許可 0: スヌーズ要求を禁止 1: スヌーズ要求を許可	R/W
29	SNZREQEN29	AGTW1 コンペアマッチ A のスヌーズ要求を許可 0: スヌーズ要求を禁止 1: スヌーズ要求を許可	R/W
30	SNZREQEN30	AGTW1 コンペアマッチ B のスヌーズ要求を許可 0: スヌーズ要求を禁止 1: スヌーズ要求を許可	R/W
31	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

SNZREQCR0 レジスタは、ソフトウェアスタンバイモードからスヌーズモードへ切り替えるためのトリガを制御します。WUPEN レジスタ（「[12. 割り込みコントローラユニット \(ICU\)](#)」を参照）の設定によって、トリガがソフトウェアスタンバイモードの解除要求として選択されている場合、SNZREQCR0 レジスタの対応するビットが 1 であっても、そのトリガが発生すると MCU は通常モードへ遷移します。WUPEN レジスタの設定値は、SNZREQCR0 レジスタの設定値よりも常に優先順位は高くなります。詳細は、「[10.8. スヌーズモード](#)」、および「[12. 割り込みコントローラユニット \(ICU\)](#)」を参照してください。

10.2.11 PSMCR: パワーセーブメモリコントロールレジスタ

Base address: SYSC = 0x4001_E000

Offset address: 0x09F

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	PSMC[1:0]	

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
1:0	PSMC[1:0]	パワーセーブメモリ制御 0 0: ソフトウェアスタンバイモード時に全 SRAM が ON 0 1: ソフトウェアスタンバイモード時に 8 KB SRAM (0x2000_4000~0x2000_5FFF) が ON 1 0: 設定禁止 1 1: 設定禁止	R/W
7:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

PSMC[1:0]ビット（パワーセーブメモリ制御）

PSMC[1:0]ビットは、ソフトウェアスタンバイモード時の SRAM 保持域を選択します。これらのビットを 01b（ソフトウェアスタンバイモード時に 8 KB SRAM を ON）に設定すると、消費電流が低減されます。PSMC レジスタを設定してから、WFI 命令を実行します。

このレジスタは、PRCR.PRC1 ビットにより保護されます。

10.2.12 SYOCDCCR：システムコントロール OCD コントロールレジスタ

Base address: SYSC = 0x4001_E000

Offset address: 0x040E

Bit position:	7	6	5	4	3	2	1	0
Bit field:	DBGE N	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
6:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	DBGEN	デバッグ有効 オンチップデバッグモードでは最初に 1 にしてください。 0: オンチップデバッグは無効 1: オンチップデバッグは有効	R/W

注. PRCR.PRC1 ビットを 1（書き込み許可）にしてから、このレジスタを書き換えてください。

DBGEN ビット（デバッグ有効）

DBGEN ビットは、オンチップデバッグモードを有効にします。このビットは、オンチップデバッグモードでは最初に 1 にする必要があります。

[1 になる条件]

- デバッグの接続時に 1 を書いたとき

[0 になる条件]

- パワーオンリセットが発生したとき
- 0 を書いたとき

注. DBGEN ビットが 1 に設定可能な MCU 状態に関して、特定の制約が適用されます。詳細は、「[2.7.3. OCD エミュレータ接続における制限](#)」を参照してください。

10.2.13 LSMRWDIS：ロースピードモジュール R/W 禁止制御レジスタ

Base address: MSTP = 0x4004_7000

Offset address: 0x00C

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	PRKEY[7:0]							WREN	—	—	—	—	IWDTI DS	WDTDI IS	RTCR WDIS	
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	RTCRWDIS	RTC レジスタ R/W 許可制御 RTC レジスタ R/W クロックを停止（LPOPT.LPOPTEN = 1 のときのみ有効） 0: RTC レジスタ R/W クロックは常にオン 1: RTC レジスタ R/W クロックは停止する	R/W

ビット	シンボル	機能	R/W
1	WDTDIS	WDT 動作クロック制御 WDT カウンタクロックとレジスタ R/W クロック (LPOPT.LPOPTEN = 1 のときのみ有効) 0: WDT は通常動作 1: WDT クロックとレジスタ R/W クロックを停止する	R/W
2	IWDTIDS	IWDT レジスタクロック制御 IWDT レジスタ R/W クロックを停止 (LPOPT.LPOPTEN = 1 のときのみ有効) 0: IWDT は通常動作 1: IWDT レジスタ R/W クロックは停止する	R/W
6:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	WREN	ビット[2:0]の書き込み許可 0: ビット[2:0]の書き込み禁止 1: ビット[2:0]の書き込み許可	R/W
15:8	PRKEY[7:0]	LSMRWDIS キーコード LSMRWDIS レジスタへの書き込みを制御します。LSMRWDIS レジスタを書き換える場合、上位 8 ビットに 0xA5、下位 8 ビットに目的の値を、16 ビット単位で書いてください。	W

RTCRWDIS ビット (RTC レジスタ R/W 許可制御)

[1 になる条件]

- 本ビットは、WREN が 1 の場合のみ書き換えられます。
- LPOPT.LPOPTEN = 1 で、本ビットが 1 のとき、本ビットは RTC レジスタ R/W クロックを停止します。

WDTDIS ビット (WDT 動作クロック制御)

[1 になる条件]

- 本ビットは、WREN が 1 の場合のみ書き換えられます。
- LPOPT.LPOPTEN = 1 で、本ビットが 1 のとき、本ビットは WDT 動作クロックを停止します。
- WDT がオートスタートモード (OFS0.WDTSTRT = 0) のとき、本ビットを 1 にしないでください。
- WDT が動作中のとき、本ビットを 1 にしないでください。
- 本ビットを 1 にすると、WDT のレジスタスタートモードが無効になります。

IWDTIDS ビット (IWDT レジスタクロック制御)

[1 になる条件]

- 本ビットは、WREN が 1 の場合のみ書き換えられます。
- LPOPT.LPOPTEN = 1 で、本ビットが 1 のとき、本ビットは IWDT レジスタ R/W クロックを停止します。
- IWDT がオートスタートモード (OFS0.IWDTSTRT = 0) のとき、本ビットを 1 にしないでください。
- IWDT が動作中のとき、本ビットを 1 にしないでください。

10.2.14 LPOPT : 消費電力低減動作コントロールレジスタ

Base address: SYSC = 0x4001_E000

Offset address: 0x04C

Bit position:	7	6	5	4	3	2	1	0
Bit field:	LPOPTEN	—	—	—	BPFC LKDIS	DCLKDIS[1:0]	MPUD IS	
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	MPUDIS	MPU クロック禁止制御 MPU 動作クロックを停止 (LPOPTEN = 1 のときのみ有効) 0: MPU は通常動作 1: MPU 動作クロックが停止 (MPU 機能は無効)。	R/W
2:1	DCLKDIS[1:0]	デバッグクロック禁止制御 0 0: デバッグクロックは停止しない その他: デバッグクロックが停止する (LPOPT.LPOPTEN = 1 のときのみ有効)	R/W
3	BPFCLKDIS	BPF クロック禁止制御 フラッシュレジスタ R/W クロックを停止 (LPOPT.LPOPTEN = 1 のときのみ有効) 0: フラッシュレジスタ R/W クロックは通常動作する 1: フラッシュレジスタ R/W クロックは停止する	R/W
6:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	LPOPTEN	消費電力低減動作許可 0: 消費電力低減機能をすべて禁止 1: 消費電力低減機能をすべて許可	R/W

LPOPT レジスタは、PRCR.PRC0 ビットで保護されています。

MPUDIS ビット (MPU クロック禁止制御)

[1 になる条件]

- MPU 機能が使用されているときは、本ビットを 1 にしないでください。
- LPOPT.LPOPTEN = 1 で、本ビットが 1 のとき、本ビットは MPU 動作クロックを停止します。

DCLKDIS[1:0] ビット (デバッグクロック禁止制御)

[1 になる条件]

- OCD モードまたは SCI ブートモード中は、本ビットを 1 にしないでください。
- LPOPT.LPOPTEN = 1 で、本ビットが 1 のとき、本ビットはチップの機能をデバッグするためにデバッグシステムクロックを停止します。

BPFCLKDIS ビット (BPF クロック禁止制御)

[1 になる条件]

- OCD モードまたは SCI ブートモード中は、本ビットを 1 にしないでください。
- フラッシュレジスタでコードフラッシュまたはデータフラッシュを操作しているときは、このビットを 1 にしないでください。
- データフラッシュ動作中は、本ビットを 1 にしないでください。
- 電力制御モード遷移中 (High-speed モードから Middle-speed モード、High-speed モードから Low-speed モードなど) は、本ビットを 1 にしないでください。
- LPOPT.LPOPTEN = 1 で、本ビットが 1 のとき、本ビットはフラッシュレジスタ R/W クロックを停止します。

LPOPTEN ビット (消費電力低減動作許可)

[1 になる条件]

- 本ビットを 1 にすると MCU の電力消費量が低減されますが、システムに制約が生じます。

10.3 クロックの切り替えによる消費電力の低減

SCKDIVCR レジスタを設定すると、クロック周波数が切り替わります。

モジュールとクロックの対応関係は、「[8.2.1. SCKDIVCR : システムクロック分周コントロールレジスタ](#)」を参照してください。

10.4 モジュールストップ機能

モジュールストップ機能は、各内蔵周辺モジュールへのクロック供給を停止することが可能です。

MSTPCRn (n = A~D) レジスタの MSTPmi ビット (m = A~D, i = 31~0) を 1 にすると、指定したモジュールは動作を停止してモジュールストップ状態へ遷移します。このとき CPU は動作を継続します。MSTPmi ビットを 0 にすることによって、モジュールストップ状態が解除され、バスサイクルの終了時点でモジュールは動作を再開します。

リセット解除後は、DTC 以外の全モジュールがモジュールストップ状態になります。MSTPmi ビットが 1 であるときは、対応するモジュールにアクセスしないでください。また、対応するモジュールにアクセス中であるときは、MSTPmi ビットを 1 にしないでください。

10.5 動作電力低減機能

動作周波数に応じて適切な動作電力制御モードを選択することにより、通常モード時、スリープモード時、スヌーズモード時の消費電力を削減できます。

10.5.1 動作電力制御モードの設定方法

動作電力制御モードを切り替える場合は、その前後において、周波数範囲などの動作条件が仕様範囲内に収まっていることを確認してください。

動作電力制御モードの切り替え手順例を以下に示します。

表 10.5 各モードで使用可能な発振器

モード	発振器					
	高速オンチップオシレータ	中速オンチップオシレータ	低速オンチップオシレータ	メインクロック発振器	サブクロック発振器	IWDT 専用オンチップオシレータ
High-speed	使用可能	使用可能	使用可能	使用可能	使用可能	使用可能
Middle-speed	使用可能	使用可能	使用可能	使用可能	使用可能	使用可能
Low-speed	使用可能	使用可能	使用可能	不可能	使用可能	使用可能
Subosc-speed	不可能	不可能	使用可能	不可能	使用可能	使用可能

(1) 消費電力が大きいモードから小さいモードへ切り替える場合

例 1: High-speed モードから Low-speed モードへの切り替え

(最初は High-speed モードで動作しています)

1. 発振器を Low-speed モードで使用するものに変更する。各クロックの周波数を、Low-speed モードにおける最高動作周波数以下にする。
2. Low-speed モードで不要な発振器を OFF にする。
3. OPCCR.OPCMTSF フラグが 0 (遷移完了) であることを確認する。
4. OPCCR.OPCM[1:0] ビットを 11b (Low-speed モード) にする。
5. OPCCR.OPCMTSF フラグが 0 (遷移完了) であることを確認する。

(動作は Low-speed モードになります)

例 2: High-speed モードから Subosc-speed モードへの切り替え

(最初は High-speed モードで動作しています)

1. クロックソースをサブクロック発振器に切り替える。HOCO、MOCO、LOCO、およびメインクロック発振器を OFF にする。
2. すべてのクロックソース (サブクロック発振器を除く) が停止していることを確認する。
3. SOPCCR.SOPCMTSF フラグが 0 (遷移完了) であることを確認する。
4. SOPCCR.SOPCM ビットを 1 (Subosc-speed モード) にする。
5. SOPCCR.SOPCMTSF フラグが 0 (遷移完了) であることを確認する。

(動作は Subosc-speed モードになります)

(2) 消費電力が小さいモードから大きいモードへ切り替える場合

例 1: Subosc-speed モードから High-speed モードへの切り替え

(最初は Subosc-speed モードで動作しています)

1. SOPCCR.SOPCMTSF フラグが 0 (遷移完了) であることを確認する。
2. SOPCCR.SOPCM ビットを 0 (High-speed モード) にする。
3. SOPCCR.SOPCMTSF フラグが 0 (遷移完了) であることを確認する。
4. High-speed モードで必要な発振器を ON にする。
5. 各クロックの周波数を、High-speed モードにおける最高動作周波数以下にする。

(動作は High-speed モードになります)

例 2: Low-speed モードから High-speed モードへの切り替え

(最初は Low-speed モードで動作しています)

1. OPCCR.OPCMTSF フラグが 0 (遷移完了) であることを確認する。
2. OPCCR.OPCM[1:0] ビットを 00b (High-speed モード) にする。
3. OPCCR.OPCMTSF フラグが 0 (遷移完了) であることを確認する。
4. High-speed モードで必要な発振器を ON にする。
5. 各クロックの周波数を、High-speed モードにおける最高動作周波数以下にする。

(動作は High-speed モードになります)

10.5.2 動作範囲

図 10.2～図 10.5 に、ICLK の動作電圧と動作周波数を示します。ただし、PCLKB と PCLKD からクロック供給される周辺モジュールは ICLK と同じではありません。

High-speed モード

フラッシュ読み出し時の ICLK の最高動作周波数は 48 MHz です。フラッシュ読み出し時の動作電圧範囲は 1.8～5.5 V です。

フラッシュプログラム/イレース時では、動作周波数範囲は 1～48 MHz で、動作電圧範囲は 1.8～5.5 V です。

図 10.2 に、High-speed モードにおける動作電圧と動作周波数を示します。




図 10.2 High-speed モードにおける動作電圧と動作周波数

Middle-speed モード

このモードでは、同じ条件下で High-speed モードよりも消費電力を低減できます。

フラッシュ読み出し時の ICLK の最高動作周波数は 24 MHz です。フラッシュ読み出し時の動作電圧範囲は 1.6～5.5 V です。しかし、動作電圧が 1.6～1.8 V の場合、フラッシュ読み出し時の ICLK の最高動作周波数は 4 MHz になります。

フラッシュメモリのプログラム/イレース時の動作周波数範囲は 1～24 MHz、動作電圧範囲は 1.6～5.5 V です。しかし、動作電圧が 1.6～1.8 V の場合、フラッシュメモリのプログラム/イレース時の最高動作周波数は 4 MHz になります。

図 10.3 に、Middle-speed モードにおける動作電圧と動作周波数を示します。




図 10.3 Middle-speed モードにおける動作電圧と動作周波数

Low-speed モード

フラッシュ読み出し時の ICLK の最高動作周波数は 2 MHz です。フラッシュ読み出し時の動作電圧範囲は 1.6～5.5 V です。

フラッシュプログラム/イレース時では、動作周波数範囲は 1～2 MHz で、動作電圧範囲は 1.6～5.5 V です。

図 10.4 に、Low-speed モードにおける動作電圧と動作周波数を示します。




図 10.4 Low-speed モードにおける動作電圧と動作周波数

注. Low-speed モードを使用する場合、メインクロック発振器をシステムクロックソースとして選択することは禁止です。

Subosc-speed モード

フラッシュ読み出し時の ICLK の最高動作周波数は 37.6832 kHz です。フラッシュ読み出し時の動作電圧範囲は 1.6～5.5 V です。フラッシュメモリの P/E 操作は禁止です。

サブクロック発振器と低速オンチップオシレータ以外の発振器は使用禁止です。SCKDIVCR レジスタを 0x00000000 以外の値に設定するのも禁止です。

図 10.5 に、Subosc-speed モードにおける動作電圧と動作周波数を示します。




図 10.5 Subosc-speed モードにおける動作電圧と動作周波数

10.6 スリープモード

10.6.1 スリープモードへの遷移

SBYCR.SSBY ビットが 0 の状態で WFI 命令を実行すると、MCU はスリープモードへ遷移します。このモードでは、CPU は動作を停止しますが、CPU の内部レジスタの値は保持されます。CPU 以外の周辺機能は停止しません。スリープモードで利用可能なリセットまたは割り込みが発生すると、スリープモードが解除されます。すべての割り込み要因が利用可能です。割り込みを使用してスリープモードを解除する場合、WFI 命令の実行前に、対応する IELSRn レジスタを設定する必要があります。詳細は、「12. 割り込みコントローラユニット (ICU)」を参照してください。

IWDT がオートスタートモードであり、かつ OFS0.IWDTSTPCTL ビットが 1 (スリープモード、ソフトウェアスタンバイモード、またはスヌーズモード時に IWDT カウント停止) の場合、MCU がスリープモードへ遷移すると IWDT はカウントを停止します。

IWDT がオートスタートモードであり、かつ OFS0.IWDTSTPCTL ビットが 0 (スリープモード、ソフトウェアスタンバイモード、またはスヌーズモード時に IWDT カウント継続) の場合、MCU がスリープモードへ遷移しても IWDT はカウントを継続します。

WDT がオートスタートモードであり、かつ OFS0.WDTSTPCTL ビットが 1 (スリープモード時に WDT カウント停止) の場合、MCU がスリープモードへ遷移すると WDT はカウントを停止します。同様に、WDT がレジスタスタートモードであり、かつ WDTCSLTPR.SLCSLP ビットが 1 (スリープモード時に WDT カウント停止) の場合、MCU がスリープモードへ遷移すると WDT はカウントを停止します。

WDT がオートスタートモードであり、かつ OFS0.WDTSTPCTL ビットが 0 (スリープモード時に WDT カウント継続) の場合、MCU がスリープモードへ遷移しても WDT はカウントを継続します。同様に、WDT がレジスタスタートモードであり、かつ WDTCSLTPR.SLCSLP ビットが 0 (スリープモード時に WDT カウント継続) の場合、MCU がスリープモードへ遷移しても WDT はカウントを継続します。

10.6.2 スリープモードの解除

スリープモードは以下の方法で解除されます。

- 割り込み

- RES 端子リセット
- パワーオンリセット
- 電圧監視リセット
- SRAM パリティエラーリセット
- バスマスタ MPU エラーリセット
- バススレーブ MPU エラーリセット
- IWDT または WDT アンダーフローによるリセット

動作は以下のとおりです。

1. 割り込みによる解除
割り込み要求が発生すると、スリープモードが解除されて、MCU は割り込み処理を開始します。
2. RES 端子リセットによる解除
RES 端子を Low にすると、MCU はリセット状態になります。「41. 電気的特性」に示す規定の期間に従って、RES 端子を Low に保つようにしてください。規定の期間が経過した後、RES 端子を High にすると、CPU はリセット例外処理を開始します。
3. IWDT リセットによる解除
 - IWDT アンダーフローによる内部リセットが発生すると、スリープモードが解除されて、MCU はリセット例外処理を開始します。ただし、下記の条件下では、スリープモード時に IWDT が停止して、スリープモードを解除するための内部リセットが発生しません。
 - `OFS0.IWDTSTRT = 0` かつ `OFS0.IWDTSTPCTL = 1`
4. WDT リセットによる解除
WDT アンダーフローによる内部リセットが発生すると、スリープモードが解除されて、MCU はリセット例外処理を開始します。ただし、下記の条件下では、通常モード時にカウントしている場合でも WDT はスリープモードで停止して、スリープモードを解除するための内部リセットが発生しません。
 - `OFS0.WDTSTRT = 0` (オートスタートモード) かつ `OFS0.WDTSTPCTL = 1`
 - `OFS0.WDTSTRT = 1` (レジスタスタートモード) かつ `WDTCSSTPR.SLCSTP = 1`
5. スリープモードで利用可能な他のリセットによる解除
その他の利用可能なリセットによってスリープモードは解除され、MCU はリセット例外処理を開始します。

注. 割り込みの正しい設定方法については、「12. 割り込みコントローラユニット (ICU)」を参照してください。

10.7 ソフトウェアスタンバイモード

10.7.1 ソフトウェアスタンバイモードへの遷移

SBYCR.SSBY ビットが 1 の状態で WFI 命令を実行すると、MCU はソフトウェアスタンバイモードへ遷移します。このモードでは、CPU、ほとんどの内蔵周辺機能、および発振器が停止します。ただし、CPU の内部レジスタの値と SRAM データ、内蔵周辺機能と I/O ポートの状態は保持されます。ソフトウェアスタンバイモードでは、ほとんどの発振器が停止するため、消費電力が大幅に削減されます。表 10.2 に、各内蔵周辺機能と発振器の状態を示します。ソフトウェアスタンバイモードで利用可能なリセットまたは割り込みが発生すると、ソフトウェアスタンバイモードが解除されます。利用可能な割り込み要因については表 10.3 を、ソフトウェアスタンバイモードから復帰させる方法については、「12.2.8. WUPEN: ウェイクアップ割り込みイネーブルレジスタ」と「12.2.9. WUPEN2: ウェイクアップ割り込みイネーブルレジスタ 2」を参照してください。割り込みを使用してソフトウェアスタンバイモードを解除する場合、WFI 命令の実行前に、対応する IELSRn レジスタを設定する必要があります。詳細は、「12. 割り込みコントローラユニット (ICU)」を参照してください。

IWDT がオートスタートモードであり、かつ `OFS0.IWDTSTPCTL` ビットが 1 (スリープモード、ソフトウェアスタンバイモード、およびスヌーズモード時に IWDT カウント停止) の場合、MCU がソフトウェアスタンバイモードへ遷移すると IWDT はカウントを停止します。IWDT がオートスタートモードであり、かつ `OFS0.IWDTSTPCTL` ビットが 0 (スリープモード、ソフトウェアスタンバイモード、およびスヌーズモード時に IWDT カウント継続) の場合、MCU がソフトウェアスタンバイモードへ遷移しても IWDT はカウントを継続します。

MCU がソフトウェアスタンバイモードへ遷移すると、WDT はカウントを停止します。

OSTDCR.OSTDE = 1（発振停止検出機能が有効）の状態、ソフトウェアスタンバイモードへ遷移しないでください。ソフトウェアスタンバイモードへ遷移する場合は、発振停止検出機能を無効 (OSTDCR.OSTDE = 0) にした後、WFI 命令を実行してください。OSTDCR.OSTDE = 1 の状態で WFI 命令を実行すると、SBYCR.SSBY = 1 であっても、MCU はスリープモードへ遷移します。また、フラッシュメモリのプログラム/イレース処理中は、ソフトウェアスタンバイモードへ遷移しないでください。ソフトウェアスタンバイモードへ遷移する場合は、プログラム/イレース処理が完了してから WFI 命令を実行してください。

10.7.2 ソフトウェアスタンバイモードの解除

ソフトウェアスタンバイモードは以下の方法で解除されます。

- 表 10.3 に示す利用可能な割り込み
- RES 端子リセット
- パワーオンリセット
- 電圧監視リセット
- IWDТ アンダーフローによるリセット

ソフトウェアスタンバイモードが解除されると、ソフトウェアスタンバイモードへ遷移する前に動作していた発振器が動作を再開します。すべての発振器が安定してから、MCU はソフトウェアスタンバイモードから通常モードへ復帰します。MCU をソフトウェアスタンバイモードから復帰させる方法については、「12.2.8. WUPEN : ウェイクアップ割り込みイネーブルレジスタ」と「12.2.9. WUPEN2 : ウェイクアップ割り込みイネーブルレジスタ 2」を参照してください。

以下の方法のいずれかによって、ソフトウェアスタンバイモードを解除できます。

1. 割り込みによる解除
利用可能な割り込み要求（表 10.3 を参照）が発生すると、ソフトウェアスタンバイモードへ遷移する前に動作していた発振器が動作を再開します。すべての発振器が安定してから、MCU はソフトウェアスタンバイモードから通常モードへ復帰し、割り込み処理を開始します。
2. RES 端子リセットによる解除
RES 端子を Low にすると、MCU はリセット状態に遷移し、デフォルトで動作状態にあった発振器が発振を開始します。「41. 電気的特性」に示す規定の期間に従って、RES 端子を Low に保つようにしてください。規定の期間が経過した後、RES 端子を High にすると、CPU はリセット例外処理を開始します。
3. パワーオンリセットによる解除
パワーオンリセットによってソフトウェアスタンバイモードが解除され、MCU はリセット例外処理を開始します。
4. 電圧監視リセットによる解除
電圧検出回路による電圧監視リセットによってソフトウェアスタンバイモードが解除され、MCU はリセット例外処理を開始します。
5. IWDТ リセットによる解除
IWDТ アンダーフローによる内部リセットが発生すると、ソフトウェアスタンバイモードが解除され、MCU はリセット例外処理を開始します。ただし、下記の条件下では、ソフトウェアスタンバイモード時に IWDТ が停止して、ソフトウェアスタンバイモードを解除するための内部リセットが発生しません。
 - OFS0.IWDТSTRT = 0 かつ OFS0.IWDТSTPCTL = 1

10.7.3 ソフトウェアスタンバイモードの応用例

IRQn 端子の立ち下がりエッジ検出時のソフトウェアスタンバイモードへの遷移と、IRQn 端子の立ち上がりエッジによるソフトウェアスタンバイモードの解除の例を図 10.6 に示します。

この例では、通常モードにおいて、ICU の IRQCRi.IRQMD[1:0] ビットが 00b（立ち下がりエッジ）の状態、IRQn 端子の割り込みを受け付けた後、IRQCRi.IRQMD[1:0] ビットを 01b（立ち上がりエッジ）にしています。続いて、SBYCR.SSBY ビットを 1 にした後、WFI 命令を実行しています。その結果、ソフトウェアスタンバイモードへの遷移が完了し、その後、IRQn 端子の立ち上がりエッジによってソフトウェアスタンバイモードが解除されます。

ソフトウェアスタンバイモードからの復帰には、ICU の設定も必要になります。詳細は、「[12. 割り込みコントローラユニット \(ICU\)](#)」を参照してください。図 10.6 の発振安定時間については、「[41. 電気的特性](#)」に示されています。




図 10.6 ソフトウェアスタンバイモードの応用例

10.8 スヌーズモード

10.8.1 スヌーズモードへの遷移

図 10.7 に、スヌーズモードエントリの構成を示します。ソフトウェアスタンバイモード時に、スヌーズ制御回路がスヌーズ要求を受信すると、MCU はスヌーズモードへ遷移します。このモードでは、CPU が復帰していても一部の周辺モジュールは動作します。表 10.2 に、スヌーズモードで動作可能な周辺モジュールを示します。また、スヌーズモード時の DTC の動作は、SNZCR.SNZDTCEN ビットで選択できます。




図 10.7 スヌーズモードへの遷移時構成

表 10.6 に、MCU をソフトウェアスタンバイモードからスヌーズモードへ切り替えるためのスヌーズ要求を示します。これらのスヌーズ要求をスヌーズモードへ切り替えるためのトリガとして使用するには、ソフトウェアスタンバイモードへ遷移する前に、SNZREQCR0 レジスタの対応する SNZREQENn ビットまたは SNZCR レジスタの RXDREQEN ビットを設定する必要があります。

注 同時に複数のスヌーズ要求を有効にしないでください。

表 10.6 スヌーズモードへの切り替えに利用可能なスヌーズ要求

スヌーズ要求	コントロールレジスタ	
	レジスタ	ビット
PORT_IRQn (n = 0~7)	SNZREQCR0	SNZREQENn (n = 0~7)
KEY_INTKR	SNZREQCR0	SNZREQEN17
RTC_ALM	SNZREQCR0	SNZREQEN24
RTC_PRD	SNZREQCR0	SNZREQEN25
AGT1_AGTI	SNZREQCR0	SNZREQEN28
AGT1_AGTCMAI	SNZREQCR0	SNZREQEN29
AGT1_AGTCMBI	SNZREQCR0	SNZREQEN30
RXD0 立ち下がりエッジ	SNZCR	RXDREQEN ^(注1)

注 1. 調歩同期式モードでない場合、RXDREQEN ビットを 1 にしないでください。

スヌーズモード時に DTC を使用する場合を除き、DTCST.DTCST ビットを 0 にしてから WFI 命令を実行してください。スヌーズモード時に DTC が必要な場合は、DTCST.DTCST ビットを 1 にしてから WFI 命令を実行してください。

10.8.2 スヌーズモードの解除

スヌーズモードは、ソフトウェアスタンバイモードで利用可能な割り込み要求、またはリセットで解除されます。各モードを解除するために使用可能な要求を、表 10.3 に示します。スヌーズモードの解除後、MCU は通常モードへ遷移して、該当の割り込みまたはリセットの例外処理を開始します。SELSR0 で選択した割り込み要求を契機に実行される動作によってスヌーズモードが解除されます。スヌーズモードを解除するための割り込みは、対応する割り込み処理の NVIC とリンクさせるため、IELSRn で選択してください。SELSR0 レジスタと IELSRn レジスタについては、「12. 割り込みコントローラユニット (ICU)」を参照してください。




図 10.8 割り込み要求信号が発生する場合のスリープモードの解除

10.8.3 スリープモードからソフトウェアスタンバイモードへの復帰

表 10.7 に、ソフトウェアスタンバイモードへの復帰トリガとして使用可能なスリープ終了要求を示します。スリープ終了要求は、スリープモードでのみ利用可能です。MCU がスリープモード状態でないときに要求が発生しても、それらは無視されます。複数の要求を選択した場合、それぞれの要求がスリープモードからソフトウェアスタンバイモードへの遷移を行います。

表 10.8 に、スリープ終了条件を構成するスリープ終了要求と周辺モジュールの条件を示します。SCI0、ADC12、および DTC の各モジュールは、それらの動作が完了するまで本 MCU をスリープモードに保つことができます。ただし、ソフトウェアスタンバイモードへの復帰トリガとしての AGTn (n = 1) アンダーフローは、SCI0 の動作完了を待たずにスリープモードを解除します。

図 10.9 に、スリープモードからソフトウェアスタンバイモードへ遷移する際のタイミング図を示します。このモード遷移は、SNZEDCR0 レジスタにスリープ終了要求が設定されると発生します。ソフトウェアスタンバイモードへ復帰後、スリープ要求は自動的にクリアされます。

表 10.7 利用可能なスリープ終了要求 (ソフトウェアスタンバイモードへの復帰トリガ)

周辺モジュール	スリープ終了要求	許可/禁止制御	
		レジスタ	シンボル
AGTW1	AGTW1 アンダーフロー (AGT1_AGTI)	SNZEDCR0	AGTUNFED
DTC	最終 DTC 転送終了 (DTC_COMPLETE)	SNZEDCR0	DTCZRED
DTC	最終 DTC 転送未了 (DTC_TRANSFER)	SNZEDCR0	DTCNZRED
ADC120	ウィンドウ A/B コンペアマッチ (ADC120_WCMPPM)	SNZEDCR0	AD0MATED
ADC120	ウィンドウ A/B コンペア不一致 (ADC120_WCMPUM)	SNZEDCR0	AD0UMTED
SCI0	SCI0 アドレス不一致 (SCI0_DCUF)	SNZEDCR0	SCI0UMTED

表 10.8 スヌーズ終了条件

スヌーズ終了要求発生時の動作モジュール	スヌーズ終了要求	
	AGT1 アンダーフロー	AGT1 アンダーフロー以外
DTC	本表に記載されている全モジュールが動作を完了した後、MCU はソフトウェアスタンバイモードへ遷移する	本表に記載されている全モジュールが動作を完了した後、MCU はソフトウェアスタンバイモードへ遷移する
ADC120		
SCI0 または AGTW1 アンダーフロー	スヌーズ終了要求の発生後、MCU はただちにソフトウェアスタンバイモードへ遷移する	スヌーズ終了要求の発生後、MCU はただちにソフトウェアスタンバイモードへ遷移する
上記以外	スヌーズ終了要求の発生後、MCU はただちにソフトウェアスタンバイモードへ遷移する	

注. DTC を用いて ADC120 または SCI0 を起動した場合は、スヌーズ終了要求の発生後、MCU はソフトウェアスタンバイモードへ遷移します。




図 10.9 割り込み要求信号が発生しない場合のスヌーズモードの解除

10.8.4 スヌーズモードの動作例

図 10.10 にスヌーズモードで ELC を使用する場合の設定例を示します。




図 10.10 スリープモードで ELC を使用する場合の設定例

本 MCU は、CPU を介さずに SCI0 の調歩同期式モードでデータの送受信が可能です。スヌーズモードで SCI0 を使用する場合、以下の動作モードのいずれかを使用してください。

- High-speed モード
- Middle-speed モード
- Low-speed モード

Subosc-speed モードは使用しないでください。表 10.9 に、スヌーズモードにおける SCI0 の最大転送速度を示します。スヌーズモードで SCI0 を使用する場合、以下の設定を使用してください。

- BGDM = 0
- ABCS = 0
- ABCSE = 0.

これらのビットについての詳細は、「27. シリアルコミュニケーションインタフェース (SCI)」を参照してください。

High-speed モード、Middle-speed モード、Low-speed モード

表 10.9 HOCO : $\pm 1\%$ (単位 : bps)

ICLK、PCLKB、PCLKD の最大分周比	HOCO 周波数			
	24 MHz	32 MHz	48 MHz	64 MHz
1	76800 ^(注1)	76800 ^(注5)	—	—
2	76800 ^(注2)	76800 ^(注6)	76800 ^(注8)	76800 ^(注12)
4	76800 ^(注3)	76800 ^(注7)	76800 ^(注9)	76800 ^(注13)
8	76800 ^(注4)	62500	76800 ^(注10)	76800 ^(注14)
16	46875	62500	76800 ^(注11)	62500
32	23437	31250	46875	62500
64	11718	15625	23437	31250

注 1. 76800 bps の場合は、SCI0.SMR.CKS[1:0] = 00b、SCI0.SEMR.BRME = 1、SCI0.BRR = 0x06、SCI0.MDDR = 0xB8 にしてください。

注 2. 76800 bps の場合は、SCI0.SMR.CKS[1:0] = 00b、SCI0.SEMR.BRME = 1、SCI0.BRR = 0x03、SCI0.MDDR = 0xD2 にしてください。

注 3. 76800 bps の場合は、SCI0.SMR.CKS[1:0] = 00b、SCI0.SEMR.BRME = 1、SCI0.BRR = 0x01、SCI0.MDDR = 0xD2 にしてください。

注 4. 76800 bps の場合は、SCI0.SMR.CKS[1:0] = 00b、SCI0.SEMR.BRME = 1、SCI0.BRR = 0x00、SCI0.MDDR = 0xD2 にしてください。

注 5. 76800 bps の場合は、SCI0.SMR.CKS[1:0] = 00b、SCI0.SEMR.BRME = 1、SCI0.BRR = 0x08、SCI0.MDDR = 0xB1 にしてください。

注 6. 76800 bps の場合は、SCI0.SMR.CKS[1:0] = 00b、SCI0.SEMR.BRME = 1、SCI0.BRR = 0x04、SCI0.MDDR = 0xC5 にしてください。

注 7. 76800 bps の場合は、SCI0.SMR.CKS[1:0] = 00b、SCI0.SEMR.BRME = 1、SCI0.BRR = 0x02、SCI0.MDDR = 0xEC にしてください。

注 8. 76800 bps の場合は、SCI0.SMR.CKS[1:0] = 00b、SCI0.SEMR.BRME = 1、SCI0.BRR = 0x06、SCI0.MDDR = 0xB8 にしてください。

注 9. 76800 bps の場合は、SCI0.SMR.CKS[1:0] = 00b、SCI0.SEMR.BRME = 1、SCI0.BRR = 0x03、SCI0.MDDR = 0xD2 にしてください。

注 10. 76800 bps の場合は、SCI0.SMR.CKS[1:0] = 00b、SCI0.SEMR.BRME = 1、SCI0.BRR = 0x01、SCI0.MDDR = 0xD2 にしてください。

注 11. 76800 bps の場合は、SCI0.SMR.CKS[1:0] = 00b、SCI0.SEMR.BRME = 1、SCI0.BRR = 0x00、SCI0.MDDR = 0xD2 にしてください。

注 12. 76800 bps の場合は、SCI0.SMR.CKS[1:0] = 00b、SCI0.SEMR.BRME = 1、SCI0.BRR = 0x08、SCI0.MDDR = 0xB1 にしてください。

注 13. 76800 bps の場合は、SCI0.SMR.CKS[1:0] = 00b、SCI0.SEMR.BRME = 1、SCI0.BRR = 0x04、SCI0.MDDR = 0xC5 にしてください。

注 14. 76800 bps の場合は、SCI0.SMR.CKS[1:0] = 00b、SCI0.SEMR.BRME = 1、SCI0.BRR = 0x02、SCI0.MDDR = 0xEC にしてください。

図 10.11 にスヌーズモードエントリで SCI0 を使用する場合の設定例を示します。




図 10.11 スヌーズモードエントリで SCI0 を使用する場合の設定例

10.9 使用上の注意

10.9.1 レジスタアクセス

(1) 下記の条件のいずれかに当てはまる場合、下記のレジスタに書き込まないでください。

[レジスタ]

- “SYSTEM”という周辺名をもつ全レジスタ

[条件]

- OPCCR.OPCMTSF = 1 または SOPCCR.SOPCMTSF = 1（動作電力制御モード遷移中）
- WFI 命令の実行から通常モードへ復帰するまでの期間中
- フラッシュ P/E モード、データフラッシュ P/E モード

(2) クロック関連レジスタに対する有効な設定値

表 10.10 と表 10.11 に、各動作電力制御モードにおけるクロック関連レジスタの有効な設定値を示します。これら有効な設定値以外を書き込まないようにしてください。書き込んでも無視されます。また、各レジスタには、動作電力制御モードに関連する条件以外の特定の条件下で禁止される設定値もあります。これらの各レジスタに対する他の条件については、「[8. クロック発生回路](#)」を参照してください。

表 10.10 クロック関連レジスタに対する有効な設定値 (1)

モード	設定有効値						
	SCKSCR. CKSEL[2:0] CKOCR. CKOSEL[2:0]	SCKDIVCR. ICK[2:0]	HOCOCCR. HCSTP	MOCOCCR. MCSTP	LOCOCCR. LCSTP	MOSCCR. MOSTP	SOSCCR. SOSTP
High-speed Middle-speed	000b (HOCO) 001b (MOCO) 010b (LOCO) 011b (MOSC) 100b (SOSC)	000b (1/1) 001b (1/2) 010b (1/4) 011b (1/8) 100b (1/16) 101b (1/32) 110b (1/64)	0 (動作) 1 (停止)	0 (動作) 1 (停止)	0 (動作) 1 (停止)	0 (動作) 1 (停止)	0 (動作) 1 (停止)
Low-speed	000b (HOCO) 001b (MOCO) 010b (LOCO) 100b (SOSC)	000b (1/1) 001b (1/2) 010b (1/4) 011b (1/8) 100b (1/16) 101b (1/32) 110b (1/64)	0 (動作) 1 (停止)	0 (動作) 1 (停止)	0 (動作) 1 (停止)	1 (停止)	0 (動作) 1 (停止)
Subosc-speed	010b (LOCO) 100b (SOSC)	000b (1/1)	1 (停止)	1 (停止)	0 (動作) 1 (停止)	1 (停止)	0 (動作) 1 (停止)

表 10.11 クロック関連レジスタに対する有効な設定値 (2)

動作発振器	設定有効値	
	SOPCCR.SOPCM	OPCCR.OPCM[1:0]
高速オンチップオシレータ	0	00b、01b、11b
中速オンチップオシレータ		
メインクロック発振器		00b、01b
低速オンチップオシレータ	0, 1	00b、01b、11b
サブクロック発振器		
IWDT 専用オンチップオシレータ		

(3) 下記の条件に当てはまる場合、下記のレジスタに書き込まないでください。

[レジスタ]

- SCKSCR, OPCCR

[条件]

- SOPCCR.SOPCM = 1 (Subosc-speed モード)

(4) DTC によって、下記のレジスタに書き込まないでください。

[レジスタ]

- MSTPCRA, MSTPCRB, MSTPCRC, MSTPCRD

(5) スヌーズモード時に、下記のレジスタに書き込まないでください。これらのレジスタの設定は、ソフトウェアスタンバイモードへ遷移する前に行ってください。

[レジスタ]

- SNZCR, SNZEDCR0, SNZREQCR0

(6) PRCR.PRC1 ビットが 0 の場合、下記のレジスタに対する書き込みは無効です。

[レジスタ]

- SBYCR, SNZCR, SNZEDCR0, SNZREQCR0, PSMCR, OPCCR, SOPCCR

10.9.2 I/O ポートの端子状態

ソフトウェアスタンバイモードおよびスヌーズモード（スヌーズモード時に書き換える場合は除く）における I/O ポートの端子状態は、各モードへ遷移する前と同じです。したがって、High を出力している間、消費電力は低減されません。

10.9.3 DTC のモジュールストップ状態

MSTPCRA.MSTPA22 ビットを 1 にする前に、DTC の DTCST.DTCST ビットを 0 にしてください。詳細は、「[15. データトランスファコントローラ \(DTC\)](#)」を参照してください。

10.9.4 内部割り込み要因

モジュールストップ状態では、割り込みの動作ができません。割り込み要求が発生しているときに、モジュールストップビットを設定すると、CPU の割り込み要因や DTC の起動要因をクリアできません。そのため、事前に対応する割り込みを禁止してから、モジュールストップビットを設定してください。

10.9.5 低消費電力モードへの遷移

本 MCU はイベントによるウェイクアップをサポートしていないため、WFE 命令の実行によって低消費電力モード（スリープモード、ソフトウェアスタンバイモードなど）へ遷移させないでください。また、本 MCU は SLEEPDEEP による低消費電力モードをサポートしていないため、Cortex-M23 コアが内蔵するシステムコントロールレジスタの SLEEPDEEP ビットは設定しないでください。

10.9.6 WFI 命令のタイミング

WFI 命令は、I/O レジスタの書き込みが完了する前に実行されることがあり、その場合、意図しない動作を起こす恐れがあります。これは、I/O レジスタへの書き込み直後に WFI 命令が実行された場合に生じます。この問題を避けるには、書き込まれたレジスタを読み戻して、書き込みの完了を確認してください。

10.9.7 スリープモード／スヌーズモード時の DTC による WDT/IWDT のレジスタの書き込みについて

WDT/IWDT はスリープモードやスヌーズモードに遷移すると停止します。停止中は DTC で WDT/IWDT に関連するレジスタを書き換えしないでください。

10.9.8 スヌーズモードにおける発振器について

ソフトウェアスタンバイモードへ遷移して停止した発振器は、スヌーズモードへの切り替えトリガが発生すると、自動的に動作を再開します。すべての発振器が安定するまで、MCU はスヌーズモードへ遷移しません。スヌーズモード時には、ソフトウェアスタンバイモードへ遷移する前に、スヌーズモードで不要な発振器を無効にする必要があります。そうしないと、ソフトウェアスタンバイモードからスヌーズモードへの遷移に時間がかかります。

10.9.9 RXD0 の立ち下がりエッジによるスヌーズモードエントリ

SNZCR.RXDREQEN ビットが 1 の場合、SCI0 の UART をスヌーズモードで使用する場合、RXD0 端子の立ち下がりエッジを使用して本 MCU をソフトウェアスタンバイモードからスヌーズモードへ切り替えます。この場合、SCI0_ERI、SCI0_RXI、またはアドレス不一致イベントなどの割り込みが、スヌーズモードを解除するための要因として使用されます。ただし、RXD0 端子のノイズが原因で、本 MCU が意図せずソフトウェアスタンバイモードからスヌーズモードへ遷移する場合があります。ノイズ発生後、MCU が RXD0 データを受信しなければ、割り込み (SCI0_ERI、SCI0_RXI など) もアドレス不一致イベントも発生せず、MCU はスヌーズモードを維持します。AGTn (n = 1) アンダーフローの前に UART 受信データが完了しなければ、AGTn (n = 1) アンダーフロー割り込みを使用して、ソフトウェアスタンバイモードまたは通常動作モードへ復帰するようにしてください。ただし UART 通信中は、ソフトウェアスタンバイモードへの復帰要因として AGTn (n = 1) アンダーフローを使用しないでください。これにより、UART が中途半端な状態で動作を停止します。

10.9.10 スヌーズモードにおける SCI0 の UART の使用

スヌーズモードで UART を使用する場合、スヌーズ要求 (RXD0 端子の立ち下がりエッジ) が WUPEN レジスタにて設定されたウェイクアップ要求と競合しないようにしてください。その場合の UART は保証されません。

スヌーズモードで UART を使用する場合は、下記の条件が満たされなければいけません。

- クロックソースは HOCO であること
- MOCO、メインクロック発振器は、ソフトウェアスタンバイモード遷移前に停止していること
- RXD0 端子は、ソフトウェアスタンバイモード遷移前に High を維持していること
- SCI0 通信中は、ソフトウェアスタンバイモードへの遷移が生じないこと
- ソフトウェアスタンバイモード遷移前に、MSTPCRC.MSTPC0 ビットが 1 であること

10.9.11 スヌーズモードにおける A/D 変換開始条件

スヌーズモードでは、ELC のみが ADC120 の開始トリガとなれます。ソフトウェアトリガや ADTRGn (n = 0) 端子を使用しないでください。

10.9.12 スヌーズモードにおける ELC イベント

本節ではスヌーズモードで使用できる ELC イベントを示します。これ以外のイベントは使用しないでください。スヌーズモードへ遷移後、初めて周辺モジュールを起動する場合は、イベントリンク設定レジスタ (ELSRn) において、スヌーズモードエントリイベント (SYSTEM_SNZREQ) をトリガとして設定する必要があります。

- スヌーズモードエントリ (SYSTEM_SNZREQ)
- DTC 転送終了 (DTC_DTCEND)
- ADC120 ウィンドウ A/B コンペアマッチ (ADC120_WCMPPM)
- ADC120 ウィンドウ A/B コンペア不一致 (ADC120_WCMPUM)
- データ演算回路割り込み (DOC_DOPCI)

10.9.13 ADC120 に対するモジュールストップ機能

ソフトウェアスタンバイモードへ遷移する場合は、ADC120 をモジュールストップ状態に設定して消費電力を削減することが推奨されます。この場合、DTC を用いて ADC120 のモジュールストップを解除すると、スヌーズモードで ADC120 が利用可能になります。同様に、スヌーズモードからソフトウェアスタンバイモードへ復帰する前に、DTC を使用してモジュールストップ状態に戻してください。

10.9.14 未使用回路に対するモジュールストップ機能

ユーザーモードで使用されない回路はリセットされない可能性があります。また、MCUのリセット中はクロックが供給されないため不安定な状態のまま動作する恐れもあります。このような場合は、MCUが Low-speed モードまたはソフトウェアスタンバイモードに遷移すると、供給電流が、本ユーザーズマニュアルで既定された値よりも最大で 600 μ A 高い値に上昇する可能性があります。そのため、未使用回路は図 10.12 に示す方法で初期化してください。




図 10.12 未使用回路の初期設定フロー例

11. レジスタライトプロテクション

11.1 概要

レジスタライトプロテクション機能は、ソフトウェアエラーによって重要なレジスタが書き換えられないように保護します。保護するレジスタは、プロテクトレジスタ (PRCR) で設定します。

表 11.1 に PRCR レジスタのビットと保護されるレジスタの対応関係を示します。

表 11.1 PRCR レジスタのビットと保護されるレジスタの対応関係

PRCR レジスタ	保護されるレジスタ
PRC0	クロック発生回路関連レジスタ SCKDIVCR, SCKSCR, MEMWAIT, MOSCCR, HOCOCR, MOCOCR, CKOCR, OSTDCR, OSTDSR, MOCOUTCR, HOCOUTCR, MOSCWTCR, MOMCR, SOSCCR, SOMCR, LOCOCR, LOCOUTCR, HOCOWTCR, SOMRG, LPOPT
PRC1	低消費電力モード関連レジスタ SBYCR, SNZCR, SNZEDCR0, SNZREQCR0, OPCCR, SOPCCR, SYOCDCR, PSMCR
PRC3	LVD 関連レジスタ LVD1CR1, LVD1SR, LVD2CR1, LVD2SR, LVCMPCR, LVDLVLRL, LVD1CR0, LVD2CR0

11.2 レジスタの説明

11.2.1 PRCR : プロテクトレジスタ

Base address: SYSC = 0x4001_E000

Offset address: 0x3FE

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field: PRKEY[7:0] — — — — PRC3 — PRC1 PRC0

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	PRC0	クロック発生回路関連レジスタへの書き込み許可 0: 書き込み禁止 1: 書き込み許可	R/W
1	PRC1	低消費電力モード関連レジスタへの書き込み許可 0: 書き込み禁止 1: 書き込み許可	R/W
2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
3	PRC3	LVD 関連レジスタへの書き込み許可 0: 書き込み禁止 1: 書き込み許可	R/W
7:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15:8	PRKEY[7:0]	PRC キーコード PRCR レジスタへの書き込みを制御します。PRCR レジスタを書き換える場合、上位 8 ビットに 0xA5、下位 8 ビットに任意の値を、16 ビット単位で書いてください。	W

PRCn ビット (プロテクトビット n) (n = 0, 1, 3)

PRCn ビットによって、表 11.1 に記載されているレジスタの書き込みを許可または禁止します。PRCn ビットを 1 にすると書き込み許可になり、0 にすると書き込み禁止になります。

12. 割り込みコントローラユニット (ICU)

12.1 概要

割り込みコントローラユニット (ICU) は、ネスト型ベクタ割り込みコントローラ (NVIC) およびデータトランスファコントローラ (DTC) モジュールにリンクされるイベント信号を制御します。ICU はノンマスクابل割り込みも制御します。

表 12.1 に ICU の仕様、図 12.1 に ICU のブロック図、表 12.2 に ICU の入出力端子を示します。

表 12.1 ICU の仕様

項目	内容
マスクابل割り込み	周辺機能割り込み
	外部端子割り込み
	CPU (NVIC) への割り込み要求
	DTC 制御
ノンマスクابل割り込み(注2)	NMI 端子割り込み
	WDT アンダーフロー／リフレッシュエラー(注3)
	IWDT アンダーフロー／リフレッシュエラー(注3)
	低電圧検出 1(注3)
	低電圧検出 2(注3)
	RPEST
	CPU スタックポインタモニタエラー
	発振停止検出割り込み(注3)
	バススレーブ MPU エラー
低消費電力モード	バスマスタ MPU エラー
	低消費電力モード

注 1. DTC 起動要因については、表 12.4 を参照してください。

注 2. リセット解除後に 1 回だけノンマスクابل割り込みを許可することができます。

注 3. これらのノンマスクابل割り込みは、マスクابل割り込みとしても使用可能です。マスクابل割り込みとして使用する場合は、NMIER レジスタの値をリセット状態から変更しないでください。電圧監視 1 割り込みと電圧監視 2 割り込みを許可するには、LVD1CR1.IRQSEL ビットと LVD2CR1.IRQSEL ビットを 1 にしてください。

注 4. Low レベル：割り込み検出はクリアしないかぎり解除されません。

図 12.1 に ICU のブロック図を示します。




図 12.1 ICU のブロック図

表 12.2 に ICU の入出力端子を示します。

表 12.2 ICU の入出力端子

端子名	入出力	内容
NMI	入力	ノンマスクابل割り込み要求端子
IRQi (i = 0~7)	入力	外部割り込み要求端子

12.2 レジスタの説明

本章では、Arm® NVIC の内部レジスタについては説明していません。これらのレジスタについては、ARM® Cortex®-M23 Processor Technical Reference Manual (ARM DDI 0550C) を参照してください。

12.2.1 IRQCRi : IRQ コントロールレジスタ i (i = 0~7)

Base address: ICU = 0x4000_6000

Offset address: 0x000 + 0x1 × i

Bit position:

76543210

Bit field:

FLTEN

—

FCLKSEL[1:0]

—

—

IRQMD[1:0]

Value after reset: 00000000

ビット	シンボル	機能	R/W
1:0	IRQMD[1:0]	IRQi 検出センス選択 0 0: 立ち下がりエッジ 0 1: 立ち上がりエッジ 1 0: 両エッジ 1 1: Low レベル	R/W

ビット	シンボル	機能	R/W
3:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
5:4	FCLKSEL[1:0]	IRQi デジタルフィルタサンプリングクロック選択 0 0: PCLKB 0 1: PCLKB/8 1 0: PCLKB/32 1 1: PCLKB/64	R/W
6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	FLTEN	IRQi デジタルフィルタ有効 0: 無効 1: 有効	R/W

IRQCRi レジスタの変更には、以下の条件があります。

- CPU 割り込みまたは DTC 起動要因の場合：
IRQCRi レジスタの設定を変更してから、対象の IELSRn レジスタ (n = 0~31) を設定する必要があります。
対象の IELSRn レジスタが 0x0000 の場合にのみ、レジスタ値の変更が可能です。
- ウェイクアップ許可信号の場合：
IRQCRi レジスタの設定を変更してから、対象の WUPEN.IRQWUPEN[n] ビット (n = 0~7) を設定する必要があります。
対象の WUPEN.IRQWUPEN[n] ビットが 0 の場合に、レジスタ値の変更が可能です。

IRQMD[1:0] ビット (IRQi 検出センス選択)

IRQMD[1:0] ビットは IRQi 外部端子割り込み要因の検出センシング方法を設定します。外部端子割り込み使用時の設定方法については、「[12.5.6. 外部端子割り込みの設定手順](#)」を参照してください。

FCLKSEL[1:0] ビット (IRQi デジタルフィルタサンプリングクロック選択)

FCLKSEL[1:0] ビットは IRQi 外部端子割り込み要求端子用のデジタルフィルタサンプリングクロックを選択します。以下から選択可能です。

- PCLKB (1 サイクルに 1 回)
- PCLKB/8 (8 サイクルに 1 回)
- PCLKB/32 (32 サイクルに 1 回)
- PCLKB/64 (64 サイクルに 1 回)

デジタルフィルタの詳細は、「[12.5.5. デジタルフィルタ](#)」を参照してください。

FLTEN ビット (IRQi デジタルフィルタ有効)

FLTEN ビットは IRQi 外部端子割り込み要因に使用されるデジタルフィルタを有効にします。デジタルフィルタは IRQCRi.FLTEN ビットが 1 の場合に有効で、IRQCRi.FLTEN ビットが 0 の場合に無効です。IRQi の端子レベルは IRQCRi.FCLKSEL[1:0] ビットで指定されるクロックサイクルでサンプリングされます。サンプリングレベルが 3 回一致すると、デジタルフィルタからの出力レベルが変化します。デジタルフィルタの詳細は、「[12.5.5. デジタルフィルタ](#)」を参照してください。

12.2.2 NMISR : ノンマスカブル割り込みステータスレジスタ

Base address: ICU = 0x4000_6000

Offset address: 0x140

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	SPES T	BUSM ST	BUSS ST	—	RPES T	NMIST	OSTS T	—	—	LVD2S T	LVD1S T	WDTS T	IWDT ST
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	IWDTST	IWDT アンダーフロー／リフレッシュエラー割り込みステータスフラグ 0: 割り込み要求なし 1: 割り込み要求あり	R
1	WDTST	WDT アンダーフロー／リフレッシュエラー割り込みステータスフラグ 0: 割り込み要求なし 1: 割り込み要求あり	R
2	LVD1ST	電圧監視 1 割り込みステータスフラグ 0: 割り込み要求なし 1: 割り込み要求あり	R
3	LVD2ST	電圧監視 2 割り込みステータスフラグ 0: 割り込み要求なし 1: 割り込み要求あり	R
5:4	—	読むと 0 が読めます。	R
6	OSTST	メインクロック発振停止検出割り込みステータスフラグ 0: 割り込み要求なし 1: 割り込み要求あり	R
7	NMIST	NMI 端子割り込みステータスフラグ 0: 割り込み要求なし 1: 割り込み要求あり	R
8	RPEST	SRAM パリティエラー割り込みステータスフラグ 0: 割り込み要求なし 1: 割り込み要求あり	R
9	—	読むと 0 が読めます。	R
10	BUSST	バススレーブ MPU エラー割り込みステータスフラグ 0: 割り込み要求なし 1: 割り込み要求あり	R
11	BUSMST	バスマスタ MPU エラー割り込みステータスフラグ 0: 割り込み要求なし 1: 割り込み要求あり	R
12	SPEST	CPU スタックポインタモニタエラー割り込みステータスフラグ 0: 割り込み要求なし 1: 割り込み要求あり	R
13	—	読むと 0 が読めます。	R
15:14	—	読むと 0 が読めます。	R

NMISR レジスタは、ノンマスカブル割り込み要因のステータスを監視します。NMISR レジスタへの書き込みは無視されます。ノンマスカブル割り込みイネーブルレジスタ (NMIER) の設定は、このレジスタには影響しません。ノンマスカブル割り込みの処理ルーチンでは、このレジスタの全ビットが 0 になっていることをチェックして、他の NMI 要求が発生していないことを確認してから、処理を終了してください。

IWDTST フラグ (IWDT アンダーフロー／リフレッシュエラー割り込みステータスフラグ)

IWDTST フラグは IWDT アンダーフロー／リフレッシュエラー割り込み要求を示します。このフラグは読み出し専用であり、NMICLR.IWDTCLR ビットでクリアされます。

[1 になる条件]

IWDT アンダーフロー／リフレッシュエラー割り込みが発生したとき

[0 になる条件]

NMICLR.IWDTCLR ビットに 1 を書いたとき

WDTST フラグ (WDT アンダーフロー／リフレッシュエラー割り込みステータスフラグ)

WDTST フラグは WDT アンダーフロー／リフレッシュエラー割り込み要求を示します。このフラグは読み出し専用であり、NMICLR.WDTCLR ビットでクリアされます。

[1 になる条件]

WDT アンダーフロー／リフレッシュエラー割り込みが発生したとき

[0 になる条件]

NMICLR.WDTCLR ビットに 1 を書いたとき

LVD1ST フラグ（電圧監視 1 割り込みステータスフラグ）

LVD1ST フラグは電圧監視 1 割り込み要求を示します。このフラグは読み出し専用であり、NMICLR.LVD1CLR ビットでクリアされます。

[1 になる条件]

電圧監視 1 割り込みが発生したとき

[0 になる条件]

NMICLR.LVD1CLR ビットに 1 を書いたとき

LVD2ST フラグ（電圧監視 2 割り込みステータスフラグ）

LVD2ST フラグは電圧監視 2 割り込み要求を示します。このフラグは読み出し専用であり、NMICLR.LVD2CLR ビットでクリアされます。

[1 になる条件]

電圧監視 2 割り込みが発生したとき

[0 になる条件]

NMICLR.LVD2CLR ビットに 1 を書いたとき

OSTST フラグ（メインクロック発振停止検出割り込みステータスフラグ）

OSTST フラグはメインクロック発振停止検出割り込み要求を示します。このフラグは読み出し専用であり、NMICLR.OSTCLR ビットでクリアされます。

[1 になる条件]

メインクロック発振停止検出割り込みが発生したとき

[0 になる条件]

NMICLR.OSTCLR ビットに 1 を書いたとき

NMIST フラグ（NMI 端子割り込みステータスフラグ）

NMIST フラグは NMI 端子割り込み要求を示します。このフラグは読み出し専用であり、NMICLR.NMICLR ビットでクリアされます。

[1 になる条件]

NMICR.NMIMD ビットで指定したエッジが NMI 端子に入力されたとき

[0 になる条件]

NMICLR.NMICLR ビットに 1 を書いたとき

RPEST フラグ（SRAM パリティエラー割り込みステータスフラグ）

RPEST フラグは SRAM パリティエラー割り込み要求を示します。

[1 になる条件]

SRAM パリティエラーにより、割り込みが発生したとき

[0 になる条件]

NMICLR.RPECLR ビットに 1 を書いたとき

BUSST フラグ（バススレーブ MPU エラー割り込みステータスフラグ）

BUSST フラグはバススレーブ MPU エラー割り込み要求を示します。

[1 になる条件]

バススレーブ MPU エラーにより、割り込みが発生したとき

[0 になる条件]

NMICLR.BUSSCLR ビットに 1 を書いたとき

BUSMST フラグ (バスマスタ MPU エラー割り込みステータスフラグ)

BUSMST フラグはバスマスタ MPU エラー割り込み要求を示します。

[1 になる条件]

バスマスタ MPU エラーにより、割り込みが発生したとき

[0 になる条件]

NMICLR.BUSMCLR ビットに 1 を書いたとき

SPEST フラグ (CPU スタックポインタモニタエラー割り込みステータスフラグ)

SPEST フラグは CPU スタックポインタモニタエラー割り込み要求を示します。

[1 になる条件]

CPU スタックポインタモニタエラーにより、割り込みが発生したとき

[0 になる条件]

NMICLR.SPECLR ビットに 1 を書いたとき

12.2.3 NMIER: ノンマスカブル割り込みイネーブルレジスタ

Base address: ICU = 0x4000_6000

Offset address: 0x120

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	SPEE N	BUSM EN	BUS EN	—	RPEE N	NMIE N	OSTE N	—	—	LVD2E N	LVD1E N	WDTE N	IWDT EN
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	IWDTEN	IWDT アンダーフロー／リフレッシュエラー割り込み許可 0: 禁止 1: 許可	R/W(注1) (注2)
1	WDTEN	WDT アンダーフロー／リフレッシュエラー割り込み許可 0: 禁止 1: 許可	R/W(注1) (注2)
2	LVD1EN	電圧監視 1 割り込み許可 0: 禁止 1: 許可	R/W(注1) (注2)
3	LVD2EN	電圧監視 2 割り込み許可 0: 禁止 1: 許可	R/W(注1) (注2)
5:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	OSTEN	メインクロック発振停止検出割り込み許可 0: 禁止 1: 許可	R/W(注1) (注2)
7	NMIEN	NMI 端子割り込み許可 0: 禁止 1: 許可	R/W(注1)
8	RPEEN	SRAM パリティエラー割り込み許可 0: 禁止 1: 許可	R/W(注1)
9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
10	BUSSEN	バスマスタ MPU エラー割り込み許可 0: 禁止 1: 許可	R/W(注1)

ビット	シンボル	機能	R/W
11	BUSMEN	バスマスタ MPU エラー割り込み許可 0: 禁止 1: 許可	R/W(注1)
12	SPEEN	CPU スタックポインタモニタ割り込み許可 0: 禁止 1: 許可	R/W(注1)
15:13	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. リセット後、本ビットに 1 回だけ 1 を書き込むことが可能です。以後のライトアクセスは無効です。0 の書き込みは無効です。

注 2. イベント信号として使用する場合、1 にしないでください。

IWDTEN ビット (IWDT アンダーフロー／リフレッシュエラー割り込み許可)

IWDTEN ビットは、NMI の起動要因となる IWDT アンダーフロー／リフレッシュエラー割り込みを許可します。

WDTEN ビット (WDT アンダーフロー／リフレッシュエラー割り込み許可)

WDTEN ビットは、NMI の起動要因となる WDT アンダーフロー／リフレッシュエラー割り込みを許可します。

LVD1EN ビット (電圧監視 1 割り込み許可)

LVD1EN ビットは、NMI の起動要因となる電圧監視 1 割り込みを許可します。

LVD2EN ビット (電圧監視 2 割り込み許可)

LVD2EN ビットは、NMI の起動要因となる電圧監視 2 割り込みを許可します。

OSTEN ビット (メインクロック発振停止検出割り込み許可)

OSTEN ビットは、NMI の起動要因となるメインクロック発振停止検出割り込みを許可します。

NMIEN ビット (NMI 端子割り込み許可)

NMIEN ビットは、NMI の起動要因となる NMI 端子割り込みを許可します。

RPEEN ビット (SRAM パリティエラー割り込み許可)

RPEEN ビットは、NMI の起動要因となる SRAM パリティエラー割り込みを許可します。

BUSSEN ビット (バススレーブ MPU エラー割り込み許可)

BUSSEN ビットは、NMI の起動要因となるバススレーブエラー割り込みを許可します。

BUSMEN ビット (バスマスタ MPU エラー割り込み許可)

BUSMEN ビットは、NMI の起動要因となるバスマスタエラー割り込みを許可します。

SPEEN ビット (CPU スタックポインタモニタ割り込み許可)

SPEEN ビットは、NMI の起動要因となる CPU スタックポインタモニタ割り込みを許可します。

12.2.4 NMICLR : ノンマスカブル割り込みステータスクリアレジスタ

Base address: ICU = 0x4000_6000

Offset address: 0x130

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	SPEC LR	BUSM CLR	BUSS CLR	—	RPEC LR	NMICL R	OSTC LR	—	—	LVD2C LR	LVD1C LR	WDTC LR	IWDTC CLR
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	IWDTC CLR	IWDT アンダーフロー／リフレッシュエラー割り込みステータスフラグクリア 0: 影響なし 1: NMISR.IWDTCST フラグをクリア	R/W(注1)

ビット	シンボル	機能	R/W
1	WDTCLR	WDT アンダーフロー／リフレッシュエラー割り込みステータスフラグクリア 0: 影響なし 1: NMISR.WDTST フラグをクリア	R/W(注1)
2	LVD1CLR	電圧監視 1 割り込みステータスフラグクリア 0: 影響なし 1: NMISR.LVD1ST フラグをクリア	R/W(注1)
3	LVD2CLR	電圧監視 2 割り込みステータスフラグクリア 0: 影響なし 1: NMISR.LVD2ST フラグをクリア	R/W(注1)
5:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	OSTCLR	発振停止検出割り込みステータスフラグクリア 0: 影響なし 1: NMISR.OSTST フラグをクリア	R/W(注1)
7	NMICLR	NMI 端子割り込みステータスフラグクリア 0: 影響なし 1: NMISR.NMIST フラグをクリア	R/W(注1)
8	RPECLR	SRAM パリティエラー割り込みステータスフラグクリア 0: 影響なし 1: NMISR.RPEST フラグをクリア	R/W(注1)
9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
10	BUSSCLR	バススレーブ MPU エラー割り込みステータスフラグクリア 0: 影響なし 1: NMISR.BUSSST フラグをクリア	R/W(注1)
11	BUSMCLR	バスマスタ MPU エラー割り込みステータスフラグクリア 0: 影響なし 1: NMISR.BUSMST フラグをクリア	R/W(注1)
12	SPECLR	CPU スタックポインタモニタ割り込みステータスフラグクリア 0: 影響なし 1: NMISR.SPEST フラグをクリア	R/W(注1)
13	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15:14	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. このビットには 1 のみ書けます。

IWDTCLR ビット (IWDT アンダーフロー／リフレッシュエラー割り込みステータスフラグクリア)

IWDTCLR ビットに 1 を書き込むことにより、NMISR.IWDTST フラグをクリアします。読むと 0 が読めます。

WDTCLR ビット (WDT アンダーフロー／リフレッシュエラー割り込みステータスフラグクリア)

WDTCLR ビットに 1 を書き込むことにより、NMISR.WDTST フラグをクリアします。読むと 0 が読めます。

LVD1CLR ビット (電圧監視 1 割り込みステータスフラグクリア)

LVD1CLR ビットに 1 を書き込むことにより、NMISR.LVD1ST フラグをクリアします。読むと 0 が読めます。

LVD2CLR ビット (電圧監視 2 割り込みステータスフラグクリア)

LVD2CLR ビットに 1 を書き込むことにより、NMISR.LVD2ST フラグをクリアします。読むと 0 が読めます。

OSTCLR ビット (発振停止検出割り込みステータスフラグクリア)

OSTCLR ビットに 1 を書き込むことにより、NMISR.OSTST フラグをクリアします。読むと 0 が読めます。

NMICLR ビット (NMI 端子割り込みステータスフラグクリア)

NMICLR ビットに 1 を書き込むことにより、NMISR.NMIST フラグをクリアします。読むと 0 が読めます。

RPECLR ビット (SRAM パリティエラー割り込みステータスフラグクリア)

RPECLR ビットに 1 を書き込むことにより、NMISR.RPEST フラグをクリアします。読むと 0 が読めます。

BUSSCLR ビット (バススレーブ MPU エラー割り込みステータスフラグクリア)

BUSSCLR ビットに 1 を書き込むことにより、NMISR.BUSSST フラグをクリアします。読むと 0 が読めます。

BUSMCLR ビット (バスマスタ MPU エラー割り込みステータスフラグクリア)

BUSMCLR ビットに 1 を書き込むことにより、NMISR.BUSMST フラグをクリアします。読むと 0 が読めます。

SPECLR ビット (CPU スタックポインタモニタ割り込みステータスフラグクリア)

SPECLR ビットに 1 を書き込むことにより、NMISR.SPEST フラグをクリアします。読むと 0 が読めます。

12.2.5 NMICR : NMI 端子割り込みコントロールレジスタ

Base address: ICU = 0x4000_6000

Offset address: 0x100

Bit position:	7	6	5	4	3	2	1	0
Bit field:	NFLTE N	—	NFCLKSEL[1:0]	—	—	—	—	NMIM D
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	NMIMD	NMI 検出設定 0: 立ち下がリエッジ 1: 立ち上がりエッジ	R/W
3:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
5:4	NFCLKSEL[1:0]	NMI デジタルフィルタサンプリングクロック選択 0 0: PCLKB 0 1: PCLKB/8 1 0: PCLKB/32 1 1: PCLKB/64	R/W
6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	NFLTEN	NMI デジタルフィルタ有効 0: 無効 1: 有効	R/W

NMICR レジスタの設定を変更してから、NMI 端子割り込みを許可 (NMIER.NMIEN ビットを 1) にしてください。

NMIMD ビット (NMI 検出設定)

NMIMD ビットは NMI 端子割り込みの検出イベントを選択します。

NFCLKSEL[1:0] ビット (NMI デジタルフィルタサンプリングクロック選択)

NFCLKSEL[1:0] ビットは NMI 端子割り込み用のデジタルフィルタサンプリングクロックを選択します。以下から選択可能です。

- PCLKB (1 サイクルに 1 回)
- PCLKB/8 (8 サイクルに 1 回)
- PCLKB/32 (32 サイクルに 1 回)
- PCLKB/64 (64 サイクルに 1 回)

デジタルフィルタの詳細は、「[12.5.5. デジタルフィルタ](#)」を参照してください。

NFLTEN ビット (NMI デジタルフィルタ有効)

NFLTEN ビットは、NMI 端子割り込みのデジタルフィルタを有効にします。デジタルフィルタは、NFLTEN ビットが 1 の場合に有効になり、NFLTEN ビットが 0 の場合に無効になります。NMI 端子レベルは、NFCLKSEL[1:0] ビットで指定されたサイクルでサンプリングされます。サンプリングレベルが 3 回一致すると、デジタルフィル

タからの出力レベルが変化します。デジタルフィルタの詳細は、「[12.5.5. デジタルフィルタ](#)」を参照してください。

12.2.6 IELSRn : ICU イベントリンク設定レジスタ n (n = 0~31)

Base address: ICU = 0x4000_6000

Offset address: 0x300 + 0x4 × n

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	DTCE	—	—	—	—	—	—	—	IR
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	IELS[4:0]				
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
4:0	IELS[4:0]	ICU イベントリンク選択 0x00: 対応する NVIC モジュールまたは DTC モジュールへの割り込みは禁止 その他: リンクするイベント信号の番号。詳細は、「 12.3.3. ICU および DTC のイベント番号 」を参照してください。	R/W
15:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
16	IR	割り込みステータスフラグ 0: 割り込み要求の発生なし 1: 割り込み要求の発生あり	R/W(注1)
23:17	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
24	DTCE	DTC 起動許可 0: DTC 起動禁止 1: DTC 起動許可	R/W
31:25	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. 本レジスタはハーフワードアクセスまたはワードアクセスを要求します。

注 1. IR フラグに 1 を書き込まないでください。

IELSRn レジスタは NVIC により使用される IRQi 要因を選択します。詳細は、[表 12.3](#) を参照してください。

IELSRn (n = 0~31) は NVIC IRQ 入力要因番号に対応します。

IELS[4:0]ビット (ICU イベントリンク選択)

IELS[4:0]ビットは、対応する NVIC または DTC モジュールにリンクするイベント信号を指定します。イベント選択肢の組み合わせは、8 グループ (グループ 0~7) に分類されています。詳細は、[表 12.3](#) および [表 12.4](#) を参照してください。

IR フラグ (割り込みステータスフラグ)

IR フラグは IELS[4:0]ビットで指定されたイベントからの割り込み要求の有無を示します。

[1 になる条件]

対応する周辺モジュールまたは IRQi 端子から割り込み要求を受信したとき

[0 になる条件]

IR フラグに 0 を書いたとき。DTCE ビットが 0 になったことを確認してから、IR フラグを 0 にしてください。

IR フラグのクリア方法：

1. 入力割り込み信号をネゲートする。
2. 周辺リードアクセスを 1 回実行し、対象モジュールクロックの 2 クロックサイクル分待つ。
3. 0 を書き込んで IR フラグをクリアする。

DTCE ビット (DTC 起動許可)

DTCE ビットを 1 にすると、対応するイベントが DTC 起動要因として選択されます。

[1 になる条件]

- DTCE ビットに 1 を書いたとき

[0 になる条件]

- 設定の転送数が終了したとき。チェーン転送の場合は、指定された最後のチェーン転送の転送数が終了したとき
- DTCE ビットに 0 を書いたとき

12.2.7 SELSR0 : SYS イベントリンク設定レジスタ

Base address: ICU = 0x4000_6000

Offset address: 0x200

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	SELS[7:0]							
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
7:0	SELS[7:0]	SYS イベントリンク選択 0x00: 対応する低消費電力モードのモジュールへのイベント出力無効 その他: リンクするイベント信号の番号。詳細は、表 12.4 を参照してください。	R/W
15:8	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

SELSR0 レジスタでは、CPU をスリープモードからウェイクアップさせるためのイベントを設定します。使用できるイベントは、表 12.4 の「スリープモードの解除」列に✓マークが入っているイベントだけです。

IELSRn.IELS[4:0]ビットで ICU_SNZCANCEL が選択されていると、スリープモードを解除する割り込みが発生します。

12.2.8 WUPEN : ウェイクアップ割り込みイネーブルレジスタ

Base address: ICU = 0x4000_6000

Offset address: 0x1A0

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	AGT1 CBWU PEN	AGT1 CAWU PEN	AGT1 UDWU PEN	USBF S0WU PEN	—	RTCP RDWU PEN	RTCA LMWU PEN	—	—	—	—	LVD2 WUPE N	LVD1 WUPE N	KEYW UPEN	IWDT WUPE N
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	IRQWUPEN[7:0]							
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
7:0	IRQWUPEN[7:0]	IRQ 割り込みソフトウェアスタンバイ/スリープモード復帰許可 0: IRQn 割り込みによるソフトウェアスタンバイ/スリープモード復帰禁止 1: IRQn 割り込みによるソフトウェアスタンバイ/スリープモード復帰許可	R/W
15:8	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
16	IWDTWUPEN	IWDT 割り込みソフトウェアスタンバイ/スリープモード復帰許可 0: IWDT 割り込みによるソフトウェアスタンバイ/スリープモード復帰禁止 1: IWDT 割り込みによるソフトウェアスタンバイ/スリープモード復帰許可	R/W

ビット	シンボル	機能	R/W
17	KEYWUPEN	Key 割り込みソフトウェアスタンバイ/スヌーズモード復帰許可 0: KEY 割り込みによるソフトウェアスタンバイ/スヌーズモード復帰禁止 1: KEY 割り込みによるソフトウェアスタンバイ/スヌーズモード復帰許可	R/W
18	LVD1WUPEN	LVD1 割り込みソフトウェアスタンバイ/スヌーズモード復帰許可 0: LVD1 割り込みによるソフトウェアスタンバイ/スヌーズモード復帰禁止 1: LVD1 割り込みによるソフトウェアスタンバイ/スヌーズモード復帰許可	R/W
19	LVD2WUPEN	LVD2 割り込みソフトウェアスタンバイ/スヌーズモード復帰許可 0: LVD2 割り込みによるソフトウェアスタンバイ/スヌーズモード復帰禁止 1: LVD2 割り込みによるソフトウェアスタンバイ/スヌーズモード復帰許可	R/W
23:20	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
24	RTCALMWUPEN	RTC アラーム割り込みソフトウェアスタンバイ/スヌーズモード復帰許可 0: RTC アラーム割り込みによるソフトウェアスタンバイ/スヌーズモード復帰禁止 1: RTC アラーム割り込みによるソフトウェアスタンバイ/スヌーズモード復帰許可	R/W
25	RTCPRDWUPEN	RTC 周期割り込みソフトウェアスタンバイ/スヌーズモード復帰許可 0: RTC 周期割り込みによるソフトウェアスタンバイ/スヌーズモード復帰禁止 1: RTC 周期割り込みによるソフトウェアスタンバイ/スヌーズモード復帰許可	R/W
26	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
27	USBFS0WUPEN	USBFS0 割り込みソフトウェアスタンバイ/スヌーズモード復帰許可 0: USBFS0 割り込みによるソフトウェアスタンバイ/スヌーズモード復帰禁止 1: USBFS0 割り込みによるソフトウェアスタンバイ/スヌーズモード復帰許可	R/W
28	AGT1UDWUPEN	AGT1 アンダーフロー割り込みソフトウェアスタンバイ/スヌーズモード復帰許可 0: AGT1 アンダーフロー割り込みによるソフトウェアスタンバイ/スヌーズモード復帰禁止 1: AGT1 アンダーフロー割り込みによるソフトウェアスタンバイ/スヌーズモード復帰許可	R/W
29	AGT1CAWUPEN	AGT1 コンペアマッチ A 割り込みソフトウェアスタンバイ/スヌーズモード復帰許可 0: AGT1 コンペアマッチ A 割り込みによるソフトウェアスタンバイ/スヌーズモード復帰禁止 1: AGT1 コンペアマッチ A 割り込みによるソフトウェアスタンバイ/スヌーズモード復帰許可	R/W
30	AGT1CBWUPEN	AGT1 コンペアマッチ B 割り込みソフトウェアスタンバイ/スヌーズモード復帰許可 0: AGT1 コンペアマッチ B 割り込みによるソフトウェアスタンバイ/スヌーズモード復帰禁止 1: AGT1 コンペアマッチ B 割り込みによるソフトウェアスタンバイ/スヌーズモード復帰許可	R/W
31	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

このレジスタの各ビットにはそれぞれ対応する割り込みがあり、割り込みによってソフトウェアスタンバイ/スヌーズモードの CPU をウェイクアップさせることができるかどうかを対応するビットで制御します。

IRQWUPEN[7:0] ビット (IRQ 割り込みソフトウェアスタンバイ/スヌーズモード復帰許可)

IRQWUPEN[7:0] ビットは、ソフトウェアスタンバイ/スヌーズモードを解除するために IRQ_n 割り込みを使用することを許可します。

IWDTWUPEN ビット (IWDT 割り込みソフトウェアスタンバイ/スヌーズモード復帰許可)

IWDTWUPEN ビットは、ソフトウェアスタンバイ/スヌーズモードを解除するために IWDT 割り込みを使用することを許可します。

KEYWUPEN ビット (Key 割り込みソフトウェアスタンバイ/スヌーズモード復帰許可)

KEYWUPEN ビットは、ソフトウェアスタンバイ/スヌーズモードを解除するためにキー割り込みを使用することを許可します。

LVD1WUPEN ビット (LVD1 割り込みソフトウェアスタンバイ/スヌーズモード復帰許可)

LVD1WUPEN ビットは、ソフトウェアスタンバイ/スヌーズモードを解除するために LVD1 割り込みを使用することを許可します。

LVD2WUPEN ビット (LVD2 割り込みソフトウェアスタンバイ/スヌーズモード復帰許可)

LVD2WUPEN ビットは、ソフトウェアスタンバイ/スヌーズモードを解除するために LVD2 割り込みを使用することを許可します。

RTCALMWUPEN ビット (RTC アラーム割り込みソフトウェアスタンバイ/スヌーズモード復帰許可)

RTCALMWUPEN ビットは、ソフトウェアスタンバイ/スヌーズモードを解除するために RTC アラーム割り込みを使用することを許可します。

RTCPRDWUPEN ビット (RTC 周期割り込みソフトウェアスタンバイ/スヌーズモード復帰許可)

RTCPRDWUPEN ビットは、ソフトウェアスタンバイ/スヌーズモードを解除するために RTC 周期割り込みを使用することを許可します。

USBFS0WUPEN ビット (USBFS0 割り込みソフトウェアスタンバイ/スヌーズモード復帰許可)

USBFS0WUPEN ビットは、ソフトウェアスタンバイ/スヌーズモードを解除するために USBFS0 割り込みを使用することを許可します。

AGT1UDWUPEN ビット (AGT1 アンダーフロー割り込みソフトウェアスタンバイ/スヌーズモード復帰許可)

AGT1UDWUPEN ビットは、ソフトウェアスタンバイモード/スヌーズモードを解除するために AGT1 アンダーフロー割り込みを使用することを許可します。

AGT1CAWUPEN ビット (AGT1 コンペアマッチ A 割り込みソフトウェアスタンバイ/スヌーズモード復帰許可)

AGT1CAWUPEN ビットは、ソフトウェアスタンバイモード/スヌーズモードを解除するために AGT1 コンペアマッチ A 割り込みを使用することを許可します。

AGT1CBWUPEN ビット (AGT1 コンペアマッチ B 割り込みソフトウェアスタンバイ/スヌーズモード復帰許可)

AGT1CBWUPEN ビットは、ソフトウェアスタンバイモード/スヌーズモードを解除するために AGT1 コンペアマッチ B 割り込みを使用することを許可します。

12.2.9 WUPEN2 : ウェイクアップ割り込みイネーブルレジスタ 2

Base address: ICU = 0x4000_6000

Offset address: 0x1A8

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	USBC CSWU PEN	INTUR E1WU PEN	INTUR 1WUP EN	INTUR E0WU PEN	INTUR 0WUP EN
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	INTUR0WUPEN	UARTA0_INTUR 割り込みソフトウェアスタンバイ/スヌーズモード復帰許可 0: UARTA0_INTUR 割り込みによるソフトウェアスタンバイ/スヌーズモード復帰禁止 1: UARTA0_INTUR 割り込みによるソフトウェアスタンバイ/スヌーズモード復帰許可	R/W
1	INTURE0WUPEN	UARTA0_INTURE 割り込みソフトウェアスタンバイ/スヌーズモード復帰許可 0: UARTA0_INTURE 割り込みによるソフトウェアスタンバイ/スヌーズモード復帰禁止 1: UARTA0_INTURE 割り込みによるソフトウェアスタンバイ/スヌーズモード復帰許可	R/W

ビット	シンボル	機能	R/W
2	INTUR1WUPEN	UARTA1_INTUR 割り込みソフトウェアスタンバイ／スヌーズモード復帰許可 0: UARTA1_INTUR 割り込みによるソフトウェアスタンバイ／スヌーズモード復帰禁止 1: UARTA1_INTUR 割り込みによるソフトウェアスタンバイ／スヌーズモード復帰許可	R/W
3	INTURE1WUPEN	UARTA1_INTURE 割り込みソフトウェアスタンバイ／スヌーズモード復帰許可 0: UARTA1_INTURE 割り込みによるソフトウェアスタンバイ／スヌーズモード復帰禁止 1: UARTA1_INTURE 割り込みによるソフトウェアスタンバイ／スヌーズモード復帰許可	R/W
4	USBCCSWUPEN	USBCC_CCS 割り込みソフトウェアスタンバイ／スヌーズモード復帰許可 0: USBCC_CCS 割り込みによるソフトウェアスタンバイ／スヌーズモード復帰禁止 1: USBCC_CCS 割り込みによるソフトウェアスタンバイ／スヌーズモード復帰許可	R/W
31:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

このレジスタの各ビットにはそれぞれ対応する割り込みがあり、割り込みによってソフトウェアスタンバイ／スヌーズモードの CPU をウェイクアップさせることができるかどうかを対応するビットで制御します。

INTUR0WUPEN ビット (UARTA0_INTUR 割り込みソフトウェアスタンバイ／スヌーズモード復帰許可)

INTUR0WUPEN ビットは、ソフトウェアスタンバイ／スヌーズモードを解除するために UARTA0_INTUR 割り込みを使用することを許可します。

INTURE0WUPEN ビット (UARTA0_INTURE 割り込みソフトウェアスタンバイ／スヌーズモード復帰許可)

INTURE0WUPEN ビットは、ソフトウェアスタンバイ／スヌーズモードを解除するために UARTA0_INTURE 割り込みを使用することを許可します。

INTUR1WUPEN ビット (UARTA1_INTUR 割り込みソフトウェアスタンバイ／スヌーズモード復帰許可)

INTUR1WUPEN ビットは、ソフトウェアスタンバイ／スヌーズモードを解除するために UARTA1_INTUR 割り込みを使用することを許可します。

INTURE1WUPEN ビット (UARTA1_INTURE 割り込みソフトウェアスタンバイ／スヌーズモード復帰許可)

INTURE1WUPEN ビットは、ソフトウェアスタンバイ／スヌーズモードを解除するために UARTA1_INTURE 割り込みを使用することを許可します。

USBCCSWUPEN ビット (USBCC_CCS 割り込みソフトウェアスタンバイ／スヌーズモード復帰許可)

USBCCSWUPEN ビットは、ソフトウェアスタンバイ／スヌーズモードを解除するために USBCC_CCS 割り込みを使用することを許可します。

12.2.10 IELEN : ICU イベントイネーブルレジスタ

Base address: ICU = 0x4000_6000

Offset address: 0x1C0

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	IELEN	RTCINTEN

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	RTCINTEN	RTCALM 割り込みおよび RTCPRD 割り込み許可 (LLOPTEN = 1 のとき) 0: 禁止 1: 許可	R/W
1	IELEN	RTC 以外のパーツ非同期割り込み許可 (LLOPTEN = 1 のとき) 0: 禁止 1: 許可	R/W

ビット	シンボル	機能	R/W
7:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

本レジスタのビットは対応する割り込みの使用可否を制御します。

RTCINTEN ビット (RTCALM 割り込みおよび RTCPRD 割り込み許可 (LPOPTEN = 1 のとき))

RTCINTEN ビットは RTCALM 割り込みおよび RTCPRD 割り込みの使用を許可します。

IELEN ビット (RTC 以外のパーツ非同期割り込み許可 (LPOPTEN = 1 のとき))

IELEN ビットは以下に示す RTC 以外のパーツ非同期割り込みの使用を許可します。

- AGT1_AGTCMBI, AGT1_AGTCMAI, AGT1_AGTI, LVD_LVD1, LVD_LVD2, KEY_INTKR, IWDT_NMIUNDF, PORT_IRQ0~PORT_IRQ7

12.3 ベクタテーブル

ICU は、マスカブル割り込みとノンマスカブル割り込みの 2 種類の割り込みを検出します。割り込み優先順位は Arm NVIC で設定されます。これらのレジスタについての情報は、「[12.9. 参考資料](#)」を参照してください。

12.3.1 割り込みベクタテーブル

表 12.3 に割り込みベクタテーブルの内容を示します。割り込みベクタアドレスは、NVIC の仕様に従います。

表 12.3 割り込みベクタテーブル (1/2)

例外番号	IRQ 番号	ベクタオフセット	要因	内容
0	—	0x000	Arm	初期スタックポインタ
1	—	0x004	Arm	初期プログラムカウンタ (リセットベクタ)
2	—	0x008	Arm	ノンマスカブル割り込み (NMI)
3	—	0x00C	Arm	ハード障害
4	—	0x010	Arm	予約
5	—	0x014	Arm	予約
6	—	0x018	Arm	予約
7	—	0x01C	Arm	予約
8	—	0x020	Arm	予約
9	—	0x024	Arm	予約
10	—	0x028	Arm	予約
11	—	0x02C	Arm	スーパバイザコール (SVCall)
12	—	0x030	Arm	予約
13	—	0x034	Arm	予約
14	—	0x038	Arm	システムサービスに対する保留可能な要求 (PendableSrvReq)
15	—	0x03C	Arm	システムティックタイマ (SysTick)
16	0	0x040	ICU.IELSR0	ICU.IELSR0 レジスタで選択されたイベント
17	1	0x044	ICU.IELSR1	ICU.IELSR1 レジスタで選択されたイベント
18	2	0x048	ICU.IELSR2	ICU.IELSR2 レジスタで選択されたイベント
19	3	0x04C	ICU.IELSR3	ICU.IELSR3 レジスタで選択されたイベント
20	4	0x050	ICU.IELSR4	ICU.IELSR4 レジスタで選択されたイベント
21	5	0x054	ICU.IELSR5	ICU.IELSR5 レジスタで選択されたイベント
22	6	0x058	ICU.IELSR6	ICU.IELSR6 レジスタで選択されたイベント
23	7	0x05C	ICU.IELSR7	ICU.IELSR7 レジスタで選択されたイベント

表 12.3 割り込みベクタテーブル (2/2)

例外番号	IRQ 番号	ベクタオフセット	要因	内容
24	8	0x060	ICU.IELSR8	ICU.IELSR8 レジスタで選択されたイベント
25	9	0x064	ICU.IELSR9	ICU.IELSR9 レジスタで選択されたイベント
26	10	0x068	ICU.IELSR10	ICU.IELSR10 レジスタで選択されたイベント
27	11	0x06C	ICU.IELSR11	ICU.IELSR11 レジスタで選択されたイベント
28	12	0x070	ICU.IELSR12	ICU.IELSR12 レジスタで選択されたイベント
29	13	0x074	ICU.IELSR13	ICU.IELSR13 レジスタで選択されたイベント
30	14	0x078	ICU.IELSR14	ICU.IELSR14 レジスタで選択されたイベント
31	15	0x07C	ICU.IELSR15	ICU.IELSR15 レジスタで選択されたイベント
32	16	0x080	ICU.IELSR16	ICU.IELSR16 レジスタで選択されたイベント
33	17	0x084	ICU.IELSR17	ICU.IELSR17 レジスタで選択されたイベント
34	18	0x088	ICU.IELSR18	ICU.IELSR18 レジスタで選択されたイベント
35	19	0x08C	ICU.IELSR19	ICU.IELSR19 レジスタで選択されたイベント
36	20	0x090	ICU.IELSR20	ICU.IELSR20 レジスタで選択されたイベント
37	21	0x094	ICU.IELSR21	ICU.IELSR21 レジスタで選択されたイベント
38	22	0x098	ICU.IELSR22	ICU.IELSR22 レジスタで選択されたイベント
39	23	0x09C	ICU.IELSR23	ICU.IELSR23 レジスタで選択されたイベント
40	24	0x0A0	ICU.IELSR24	ICU.IELSR24 レジスタで選択されたイベント
41	25	0x0A4	ICU.IELSR25	ICU.IELSR25 レジスタで選択されたイベント
42	26	0x0A8	ICU.IELSR26	ICU.IELSR26 レジスタで選択されたイベント
43	27	0x0AC	ICU.IELSR27	ICU.IELSR27 レジスタで選択されたイベント
44	28	0x0B0	ICU.IELSR28	ICU.IELSR28 レジスタで選択されたイベント
45	29	0x0B4	ICU.IELSR29	ICU.IELSR29 レジスタで選択されたイベント
46	30	0x0B8	ICU.IELSR30	ICU.IELSR30 レジスタで選択されたイベント
47	31	0x0BC	ICU.IELSR31	ICU.IELSR31 レジスタで選択されたイベント

12.3.2 イベント番号

下表は、イベント番号を記した表 12.4 の各項目の説明です。

項目	内容
割り込み要求の発生元	割り込み要求の発生元の名称
名称	割り込みの名称
NVIC への接続	CPU 割り込みとして使用可能な割り込みが✓印で示されています。
DTC の起動	DTC の起動要求に使用可能な割り込みが✓印で示されています。
スヌーズモードの解除	スヌーズモードからの復帰要求に使用可能な割り込みが✓印で示されています。
ソフトウェアスタンバイモードの解除	ソフトウェアスタンバイモードからの復帰要求に使用可能な割り込みが✓印で示されています。

表 12.4 イベントテーブル (1/4)

イベント番号 (注5)	割り込み要求の 発生元	名称	IELSRn		スヌーズモード の解除	ソフトウェア スタンバイモ ードの解除
			NVIC への接続	DTC の起動		
0x01	ポート	PORT_IRQ0	✓	✓	✓	✓
0x02		PORT_IRQ1	✓	✓	✓	✓
0x03		PORT_IRQ2	✓	✓	✓	✓
0x04		PORT_IRQ3	✓	✓	✓	✓
0x05		PORT_IRQ4	✓	✓	✓	✓
0x06		PORT_IRQ5	✓	✓	✓	✓
0x07		PORT_IRQ6	✓	✓	✓	✓
0x08		PORT_IRQ7	✓	✓	✓	✓
0x09	DTC	DTC_COMPLETE	✓	—	✓(注4)	—
0x0B	ICU	ICU_SNZCANCEL	✓	—	✓	—
0x0C	FLASH	FCU_FRDYI	✓	—	—	—
0x0D	LVD	LVD_LVD1	✓	—	✓	✓
0x0E		LVD_LVD2	✓	—	✓	✓
0x0F	MOSC	MOSC_STOP	✓	—	—	—
0x10	低消費電力モード	SYSTEM_SNZREQ	—	✓	—	—
0x11	AGT0	AGT0_AGTI	✓	✓	—	—
0x12		AGT0_AGTCMAI	✓	✓	—	—
0x13		AGT0_AGTCMBI	✓	✓	—	—
0x14	AGT1	AGT1_AGTI	✓	✓	✓	✓
0x15		AGT1_AGTCMAI	✓	✓	✓	✓
0x16		AGT1_AGTCMBI	✓	✓	✓	✓
0x17	IWDT	IWDT_NMIUNDF	✓	—	✓	✓
0x18	WDT	WDT_NMIUNDF	✓	—	—	—
0x19	RTC	RTC_ALM	✓	—	✓	✓
0x1A		RTC_PRD	✓	—	✓	✓
0x1B		RTC_CUP	✓	—	—	—
0x1C	ADC12	ADC120_ADI	✓	✓	—	—
0x1D		ADC120_GBADI	✓	✓	—	—
0x1E		ADC120_CMPAI	✓	—	—	—
0x1F		ADC120_CMPBI	✓	—	—	—
0x20		ADC120_WCMPPM	—	✓	✓(注4)	—
0x21		ADC120_WCMPUM	—	✓	✓(注4)	—
0x23	USBFS	USBFS_D0FIFO	✓	✓	—	—
0x24		USBFS_D1FIFO	✓	✓	—	—
0x25		USBFS_USBI	✓	—	—	—
0x26		USBFS_USBR	✓	—	✓	✓
0x33	KINT	KEY_INTKR	✓	—	✓(注1)	✓(注1)
0x34	DOC	DOC_DOPCI	✓	—	✓(注4)	—

表 12.4 イベントテーブル (2/4)

イベント番号 (注5)	割り込み要求の 発生元	名称	IELSRn		スヌーズモード の解除	ソフトウェア スタンバイモ ードの解除
			NVIC への接続	DTC の起動		
0x35	CAC	CAC_FERRI	✓	—	—	—
0x36		CAC_MENDI	✓	—	—	—
0x37		CAC_OVFI	✓	—	—	—
0x38	CAN0	CAN0_ERS	✓	—	—	—
0x39		CAN0_RXF	✓	—	—	—
0x3A		CAN0_TXF	✓	—	—	—
0x3B		CAN0_RXM	✓	—	—	—
0x3C		CAN0_TXM	✓	—	—	—
0x3D	I/O ポート	IOPORT_GROUP1	✓	✓(注2)	—	—
0x3E		IOPORT_GROUP2	✓	✓(注2)	—	—
0x3F	ELC	ELC_SWEVT0	✓(注3)	✓	—	—
0x40		ELC_SWEVT1	✓(注3)	✓	—	—
0x41	POEG	POEG_GROUP0	✓	—	—	—
0x42		POEG_GROUP1	✓	—	—	—
0x46	GPT320	GPT0_CCMPA	✓	✓	—	—
0x47		GPT0_CCMPB	✓	✓	—	—
0x48		GPT0_CMPC	✓	✓	—	—
0x49		GPT0_CMPD	✓	✓	—	—
0x4A		GPT0_OVF	✓	✓	—	—
0x4B		GPT0_UDF	✓	✓	—	—
0x5E	GPT164	GPT4_CCMPA	✓	✓	—	—
0x5F		GPT4_CCMPB	✓	✓	—	—
0x60		GPT4_CMPC	✓	✓	—	—
0x61		GPT4_CMPD	✓	✓	—	—
0x62		GPT4_OVF	✓	✓	—	—
0x63		GPT4_UDF	✓	✓	—	—
0x64	GPT165	GPT5_CCMPA	✓	✓	—	—
0x65		GPT5_CCMPB	✓	✓	—	—
0x66		GPT5_CMPC	✓	✓	—	—
0x67		GPT5_CMPD	✓	✓	—	—
0x68		GPT5_OVF	✓	✓	—	—
0x69		GPT5_UDF	✓	✓	—	—
0x6A	GPT166	GPT6_CCMPA	✓	✓	—	—
0x6B		GPT6_CCMPB	✓	✓	—	—
0x6C		GPT6_CMPC	✓	✓	—	—
0x6D		GPT6_CMPD	✓	✓	—	—
0x6E		GPT6_OVF	✓	✓	—	—
0x6F		GPT6_UDF	✓	✓	—	—
0x70	GPT	GPT_UVWEDGE	✓	—	—	—

表 12.4 イベントテーブル (3/4)

イベント番号 (注5)	割り込み要求の 発生元	名称	IELSRn		スヌーズモード の解除	ソフトウェア スタンバイモ ードの解除
			NVIC への接続	DTC の起動		
0x71	SCI0	SCI0_RXI	✓	✓	—	—
0x72		SCI0_TXI	✓	✓	—	—
0x73		SCI0_TEI	✓	—	—	—
0x74		SCI0_ERI	✓	—	—	—
0x75		SCI0_AM	✓	—	✓(注4)	—
0x76		SCI0_RXI_OR_ERI	—	—	✓(注4)	—
0x77	SCI1	SCI1_RXI	✓	✓	—	—
0x78		SCI1_TXI	✓	✓	—	—
0x79		SCI1_TEI	✓	—	—	—
0x7A		SCI1_ERI	✓	—	—	—
0x7B		SCI1_AM	✓	—	—	—
0x7C	SCI9	SCI9_RXI	✓	✓	—	—
0x7D		SCI9_TXI	✓	✓	—	—
0x7E		SCI9_TEI	✓	—	—	—
0x7F		SCI9_ERI	✓	—	—	—
0x80		SCI9_AM	✓	—	—	—
0x81	SPI0	SPI0_SPRI	✓	✓	—	—
0x82		SPI0_SPTI	✓	✓	—	—
0x83		SPI0_SPII	✓	—	—	—
0x84		SPI0_SPEI	✓	—	—	—
0x85		SPI0_SPTEND	✓	—	—	—
0x8D	TRNG	TRNG_RDREQ	✓	—	—	—
0x8E	SCI2	SCI2_RXI	✓	✓	—	—
0x8F		SCI2_TXI	✓	✓	—	—
0x90		SCI2_TEI	✓	—	—	—
0x91		SCI2_ERI	✓	—	—	—
0x92		SCI2_AM	✓	—	—	—
0x98	GPT167	GPT7_CCMPA	✓	✓	—	—
0x99		GPT7_CCMPB	✓	✓	—	—
0x9A		GPT7_CMPC	✓	✓	—	—
0x9B		GPT7_CMPD	✓	✓	—	—
0x9C		GPT7_OVF	✓	✓	—	—
0x9D		GPT7_UDF	✓	✓	—	—
0x9E	GPT168	GPT8_CCMPA	✓	✓	—	—
0x9F		GPT8_CCMPB	✓	✓	—	—
0xA0		GPT8_CMPC	✓	✓	—	—
0xA1		GPT8_CMPD	✓	✓	—	—
0xA2		GPT8_OVF	✓	✓	—	—
0xA3		GPT8_UDF	✓	✓	—	—

表 12.4 イベントテーブル (4/4)

イベント番号 (注5)	割り込み要求の 発生元	名称	IELSRn		スヌーズモード の解除	ソフトウェア スタンバイモ ードの解除
			NVIC への接続	DTC の起動		
0xA4	GPT169	GPT9_CCMPA	✓	✓	—	—
0xA5		GPT9_CCMPB	✓	✓	—	—
0xA6		GPT9_CMPC	✓	✓	—	—
0xA7		GPT9_CMPD	✓	✓	—	—
0xA8		GPT9_OVF	✓	✓	—	—
0xA9		GPT9_UDF	✓	✓	—	—
0xAA	IIC/I3C	I3C_RESP	✓	✓	—	—
0xAB		I3C_CMD	✓	✓	—	—
0xAC		I3C_IBI	✓	✓	—	—
0xAD		I3C_RX	✓	✓	—	—
0xAE		I3C_TX	✓	✓	—	—
0xAF		I3C_RCV	✓	✓	—	—
0xB4		I3C_TEND	✓	—	—	—
0xB5		I3C_EEI	✓	—	—	—
0xBB	SSI0	SSI0_SSITXI	✓	✓	—	—
0xBC		SSI0_SSIRXI	✓	✓	—	—
0xBE		SSI0_SSIF	✓	—	—	—
0xBF	UARTA0	UARTA0_INTUT	✓	—	—	—
0xC0		UARTA0_INTUR	✓	—	✓	✓
0xC1		UARTA0_INTURE	✓	—	✓	✓
0xC2	UARTA1	UARTA1_INTUT	✓	—	—	—
0xC3		UARTA1_INTUR	✓	—	✓	✓
0xC4		UARTA1_INTURE	✓	—	✓	✓
0xC5	USBCC	USBCC_CCI	✓	—	—	—
0xC6		USBCC_CCS	✓	—	✓	✓

注 1. KRCTL.KRMD が 1 の場合にのみサポートされます。

注 2. 最初のエッジ検出のみが有効です。

注 3. DTC 転送後の割り込みのみがサポートされます。

注 4. SELSR0 を使用します。

注 5. イベント番号は、スヌーズモードの解除とソフトウェアスタンバイモードの解除においてのみアクティブです。CPU 割り込みと DTC 割り込みの設定については、表 12.7 を参照してください。

12.3.3 ICU および DTC のイベント番号

表 12.5 および表 12.6 に、CPU 割り込みまたは DTC 起動要求時の IELSRn.IELS[4:0]設定値を示します。表 12.7 に各イベント選択のレジスタ設定値を示します。

表 12.5 ICU 入力リンク選択 (1) (1/2)

IELS[4:0]	グループ 0 (割り込みチャネル IELSR0/8/16/24)	グループ 1 (割り込みチャネル IELSR1/9/17/25)	グループ 2 (割り込みチャネル IELSR2/10/18/26)	グループ 3 (割り込みチャネル IELSR3/11/19/27)
0x00	割り込み禁止	割り込み禁止	割り込み禁止	割り込み禁止
0x01	PORT_IRQ0	PORT_IRQ1	PORT_IRQ2	PORT_IRQ3
0x02	DTC_COMPLETE	LVD_LVD2	FCU_FRDYI	SYSTEM_SNZREQ
0x03	ICU_SNZCANCEL	AGT1_AGTCMAI	AGT1_AGTCMBI	IWDT_NMIUNDF
0x04	LVD_LVD1	RTC_ALM	RTC_PRD	RTC_CUP

表 12.5 ICU 入力リンク選択 (1) (2/2)

IELS[4:0]	グループ 0 (割り込みチャネル IELSR0/8/16/24)	グループ 1 (割り込みチャネル IELSR1/9/17/25)	グループ 2 (割り込みチャネル IELSR2/10/18/26)	グループ 3 (割り込みチャネル IELSR3/11/19/27)
0x05	AGT1_AGTI	ADC120_GBADI	ADC120_CMPAI	ADC120_CMPBI
0x06	WDT_NMIUNDF	ADC120_WCMPUM	I3C_TEND	I3C_EEI
0x07	ADC120_ADI	SSI0_SSIRXI	SSI0_SSIIXI	SSI0_SSIF
0x08	ADC120_WCMPPM	I3C_TX	CAC_MENDI	CAC_OVFI
0x09	USBFS_USBI	USBFS_USBR	CAN0_TXF	CAN0_RXM
0x0A	I3C_RX	DOC_DOPCI	ELC_SWEVT0	ELC_SWEVT1
0x0B	設定禁止	CAC_FERRI	POEG_GROUP0	POEG_GROUP1
0x0C	CAN0_ERS	CAN0_RXF	GPT0_CMPC	GPT0_CMPD
0x0D	CAN0_TXM	GPT0_CCMPB	UARTA0_INTUT	UARTA0_INTURE
0x0E	GPT0_CCMPA	GPT0_UDF	USBCC_CCI	UARTA1_INTURE
0x0F	GPT0_OVF	UARTA1_INTUT	SCI0_TEI	SCI0_ERI
0x10	UARTA0_INTUR	SCI0_TXI	SPI0_SPII	SPI0_SPEI
0x11	GPT_UVWEDGE	SPI0_SPTI	SPI0_SPTEND	AGT0_AGTI
0x12	SCI0_RXI	設定禁止	TRNG_RDREQ	USBCC_CCS
0x13	SCI0_AM	AGT0_AGTCMBI	IOPORT_GROUP2	GPT4_CMPD
0x14	SPI0_SPRI	設定禁止	設定禁止	GPT5_UDF
0x15	設定禁止	IOPORT_GROUP1	GPT4_CMPC	GPT6_CMPD
0x16	AGT0_AGTCMAI	USBFS_D0FIFO	GPT5_OVF	GPT7_UDF
0x17	設定禁止	設定禁止	GPT6_CMPC	GPT8_CMPD
0x18	KEY_INTKR	GPT4_CCMPB	GPT7_OVF	GPT9_UDF
0x19	設定禁止	GPT6_CCMPB	GPT8_CMPC	SCI1_ERI
0x1A	設定禁止	GPT8_CCMPB	GPT9_OVF	設定禁止
0x1B	GPT4_CCMPA	SCI1_TXI	SCI1_TEI	SCI9_AM
0x1C	GPT6_CCMPA	SCI2_AM	設定禁止	I3C_CMD
0x1D	GPT8_CCMPA	設定禁止	USBFS_D1FIFO	設定禁止
0x1E	SCI1_RXI	I3C_RESP	I3C_IBI	I3C_IBI
0x1F	設定禁止	設定禁止	UARTA1_INTUR	I3C_RCV

表 12.6 ICU 入力リンク選択 (2) (1/2)

IELS[4:0]	グループ 4 (割り込みチャネル IELSR4/12/20/28)	グループ 5 (割り込みチャネル IELSR5/13/21/29)	グループ 6 (割り込みチャネル IELSR6/14/22/30)	グループ 7 (割り込みチャネル IELSR7/15/23/31)
0x00	割り込み禁止	割り込み禁止	割り込み禁止	割り込み禁止
0x01	PORT_IRQ0	PORT_IRQ1	PORT_IRQ2	PORT_IRQ3
0x02	DTC_COMPLETE	LVD_LVD2	FCU_FRDYI	SYSTEM_SNZREQ
0x03	ICU_SNZCANCEL	AGT1_AGTCMAI	AGT1_AGTCMBI	IWDT_NMIUNDF
0x04	LVD_LVD1	RTC_ALM	RTC_PRD	RTC_CUP
0x05	AGT1_AGTI	ADC120_GBADI	ADC120_CMPAI	ADC120_CMPBI
0x06	WDT_NMIUNDF	ADC120_WCMPUM	I3C_TEND	I3C_EEI
0x07	ADC120_ADI	SSI0_SSIRXI	SSI0_SSIIXI	SSI0_SSIF
0x08	ADC120_WCMPPM	I3C_TX	CAC_MENDI	CAC_OVFI
0x09	USBFS_USBI	USBFS_USBR	CAN0_TXF	CAN0_RXM
0x0A	I3C_RX	DOC_DOPCI	ELC_SWEVT0	ELC_SWEVT1

表 12.6 ICU 入力リンク選択 (2) (2/2)

IELS[4:0]	グループ 4 (割り込みチャネル IELSR4/12/20/28)	グループ 5 (割り込みチャネル IELSR5/13/21/29)	グループ 6 (割り込みチャネル IELSR6/14/22/30)	グループ 7 (割り込みチャネル IELSR7/15/23/31)
0x0B	設定禁止	CAC_FERRI	POEG_GROUP0	POEG_GROUP1
0x0C	CAN0_ERS	CAN0_RXF	GPT0_CMPC	GPT0_CMPD
0x0D	CAN0_TXM	GPT0_CCMPB	UARTA0_INTUT	UARTA0_INTURE
0x0E	GPT0_CCMPA	GPT0_UDF	USBCC_CCI	UARTA1_INTURE
0x0F	GPT0_OVF	UARTA1_INTUT	SCI0_TEI	SCI0_ERI
0x10	UARTA0_INTUR	SCI0_TXI	SPI0_SPII	SPI0_SPEI
0x11	GPT_UVWEDGE	SPI0_SPTI	SPI0_SPTEND	PORT_IRQ7
0x12	SCI0_RXI	設定禁止	TRNG_RDREQ	USBCC_CCS
0x13	SCI0_AM	PORT_IRQ5	PORT_IRQ6	GPT4_UDF
0x14	SPI0_SPRI	設定禁止	MOSC_STOP	GPT5_CMPD
0x15	設定禁止	設定禁止	設定禁止	GPT6_UDF
0x16	PORT_IRQ4	USBFS_D0FIFO	GPT4_OVF	GPT7_CMPD
0x17	設定禁止	GPT5_CCMPB	GPT5_CMPC	GPT8_UDF
0x18	設定禁止	GPT7_CCMPB	GPT6_OVF	GPT9_CMPD
0x19	設定禁止	GPT9_CCMPB	GPT7_CMPC	SCI2_ERI
0x1A	GPT5_CCMPA	SCI1_AM	GPT8_OVF	SCI9_ERI
0x1B	GPT7_CCMPA	SCI2_TXI	GPT9_CMPC	設定禁止
0x1C	GPT9_CCMPA	SCI9_TXI	SCI2_TEI	I3C_CMD
0x1D	SCI2_RXI	設定禁止	USBFS_D1FIFO	設定禁止
0x1E	SCI9_RXI	I3C_RESP	SCI9_TEI	設定禁止
0x1F	設定禁止	設定禁止	UARTA1_INTUR	I3C_RCV

表 12.7 イベントのレジスタ設定 (1/5)

名称	IELSRn.IELS[4:0]							
	グループ 0 (n = 0/8/16/24)	グループ 1 (n = 1/9/17/25)	グループ 2 (n = 2/10/18/26)	グループ 3 (n = 3/11/19/27)	グループ 4 (n = 4/12/20/28)	グループ 5 (n = 5/13/21/29)	グループ 6 (n = 6/14/22/30)	グループ 7 (n = 7/15/23/31)
PORT_IRQ0	0x01	—	—	—	0x01	—	—	—
PORT_IRQ1	—	0x01	—	—	—	0x01	—	—
PORT_IRQ2	—	—	0x01	—	—	—	0x01	—
PORT_IRQ3	—	—	—	0x01	—	—	—	0x01
PORT_IRQ4	—	—	—	—	0x16	—	—	—
PORT_IRQ5	—	—	—	—	—	0x13	—	—
PORT_IRQ6	—	—	—	—	—	—	0x13	—
PORT_IRQ7	—	—	—	—	—	—	—	0x11
DTC_COMPLETE	0x02(注1)	—	—	—	0x02(注1)	—	—	—
ICU_SNZCANCEL	0x03(注1)	—	—	—	0x03(注1)	—	—	—
FCU_FRDYI	—	—	0x02(注1)	—	—	—	0x02(注1)	—
LVD_LVD1	0x04(注1)	—	—	—	0x04(注1)	—	—	—
LVD_LVD2	—	0x02(注1)	—	—	—	0x02(注1)	—	—
MOSC_STOP	—	—	—	—	—	—	0x14(注1)	—
SYSTEM_SNZREQ	—	—	—	0x02(注2)	—	—	—	0x02(注2)
AGT0_AGTI	—	—	—	0x11	—	—	—	—

表 12.7 イベントのレジスタ設定 (2/5)

名称	IELSRn.IELS[4:0]							
	グループ 0 (n = 0/8/16/24)	グループ 1 (n = 1/9/17/25)	グループ 2 (n = 2/10/18/26)	グループ 3 (n = 3/11/19/27)	グループ 4 (n = 4/12/20/28)	グループ 5 (n = 5/13/21/29)	グループ 6 (n = 6/14/22/30)	グループ 7 (n = 7/15/23/31)
AGT0_AGTCMAI	0x16	—	—	—	—	—	—	—
AGT0_AGTCMBI	—	0x13	—	—	—	—	—	—
AGT1_AGTI	0x05	—	—	—	0x05	—	—	—
AGT1_AGTCMAI	—	0x03	—	—	—	0x03	—	—
AGT1_AGTCMBI	—	—	0x03	—	—	—	0x03	—
IWDT_NMIUNDF	—	—	—	0x03(注1)	—	—	—	0x03(注1)
WDT_NMIUNDF	0x06(注1)	—	—	—	0x06(注1)	—	—	—
RTC_ALM	—	0x04(注1)	—	—	—	0x04(注1)	—	—
RTC_PRD	—	—	0x04(注1)	—	—	—	0x04(注1)	—
RTC_CUP	—	—	—	0x04(注1)	—	—	—	0x04(注1)
ADC120_ADI	0x07	—	—	—	0x07	—	—	—
ADC120_GBADI	—	0x05	—	—	—	05	—	—
ADC120_CMPAI	—	—	0x05(注1)	—	—	—	0x05(注1)	—
ADC120_CMPBI	—	—	—	0x05(注1)	—	—	—	0x05(注1)
ADC120_WCMPPM	0x08(注2)	—	—	—	0x08(注2)	—	—	—
ADC120_WCMPUM	—	0x06(注2)	—	—	—	0x06(注2)	—	—
USBFS_D0FIFO	—	0x16	—	—	—	0x16	—	—
USBFS_D1FIFO	—	—	0x1D	—	—	—	0x1D	—
USBFS_USBI	0x09(注1)	—	—	—	0x09(注1)	—	—	—
USBFS_USBR	—	0x09(注1)	—	—	—	0x09(注1)	—	—
KEY_INTKR	0x18(注1)	—	—	—	—	—	—	—
DOC_DOPCI	—	0x0A(注1)	—	—	—	0x0A(注1)	—	—
CAC_FERRI	—	0x0B(注1)	—	—	—	0x0B(注1)	—	—
CAC_MENDI	—	—	0x08(注1)	—	—	—	0x08(注1)	—
CAC_OVFI	—	—	—	0x08(注1)	—	—	—	0x08(注1)
CAN0_ERS	0x0C(注1)	—	—	—	0x0C(注1)	—	—	—
CAN0_RXF	—	0x0C(注1)	—	—	—	0x0C(注1)	—	—
CAN0_TXF	—	—	0x09(注1)	—	—	—	0x09(注1)	—
CAN0_RXM	—	—	—	0x09(注1)	—	—	—	0x09(注1)
CAN0_TXM	0x0D(注1)	—	—	—	0x0D(注1)	—	—	—
IOPORT_GROUP1	—	0x15	—	—	—	—	—	—
IOPORT_GROUP2	—	—	0x13	—	—	—	—	—
ELC_SWEVT0	—	—	0x0A	—	—	—	0x0A	—
ELC_SWEVT1	—	—	—	0x0A	—	—	—	0x0A
POEG_GROUP0	—	—	0x0B(注1)	—	—	—	0x0B(注1)	—
POEG_GROUP1	—	—	—	0x0B(注1)	—	—	—	0x0B(注1)
GPT0_CCMPA	0x0E	—	—	—	0x0E	—	—	—
GPT0_CCMPB	—	0x0D	—	—	—	0x0D	—	—

表 12.7 イベントのレジスタ設定 (3/5)

名称	IELSRn.IELS[4:0]							
	グループ 0 (n = 0/8/16/24)	グループ 1 (n = 1/9/17/25)	グループ 2 (n = 2/10/18/26)	グループ 3 (n = 3/11/19/27)	グループ 4 (n = 4/12/20/28)	グループ 5 (n = 5/13/21/29)	グループ 6 (n = 6/14/22/30)	グループ 7 (n = 7/15/23/31)
GPT0_CMPC	—	—	0x0C	—	—	—	0x0C	—
GPT0_CMPD	—	—	—	0x0C	—	—	—	0x0C
GPT0_OVF	0x0F	—	—	—	0x0F	—	—	—
GPT0_UDF	—	0x0E	—	—	—	0x0E	—	—
GPT4_CCMPA	0x1B	—	—	—	—	—	—	—
GPT4_CCMPB	—	0x18	—	—	—	—	—	—
GPT4_CMPC	—	—	0x15	—	—	—	—	—
GPT4_CMPD	—	—	—	0x13	—	—	—	—
GPT4_OVF	—	—	—	—	—	—	0x16	—
GPT4_UDF	—	—	—	—	—	—	—	0x13
GPT5_CCMPA	—	—	—	—	0x1A	—	—	—
GPT5_CCMPB	—	—	—	—	—	0x17	—	—
GPT5_CMPC	—	—	—	—	—	—	0x17	—
GPT5_CMPD	—	—	—	—	—	—	—	0x14
GPT5_OVF	—	—	0x16	—	—	—	—	—
GPT5_UDF	—	—	—	0x14	—	—	—	—
GPT6_CCMPA	0x1C	—	—	—	—	—	—	—
GPT6_CCMPB	—	0x19	—	—	—	—	—	—
GPT6_CMPC	—	—	0x17	—	—	—	—	—
GPT6_CMPD	—	—	—	0x15	—	—	—	—
GPT6_OVF	—	—	—	—	—	—	0x18	—
GPT6_UDF	—	—	—	—	—	—	—	0x15
GPT7_CCMPA	—	—	—	—	0x1B	—	—	—
GPT7_CCMPB	—	—	—	—	—	0x18	—	—
GPT7_CMPC	—	—	—	—	—	—	0x19	—
GPT7_CMPD	—	—	—	—	—	—	—	0x16
GPT7_OVF	—	—	0x18	—	—	—	—	—
GPT7_UDF	—	—	—	0x16	—	—	—	—
GPT8_CCMPA	0x1D	—	—	—	—	—	—	—
GPT8_CCMPB	—	0x1A	—	—	—	—	—	—
GPT8_CMPC	—	—	0x19	—	—	—	—	—
GPT8_CMPD	—	—	—	0x17	—	—	—	—
GPT8_OVF	—	—	—	—	—	—	0x1A	—
GPT8_UDF	—	—	—	—	—	—	—	0x17
GPT9_CCMPA	—	—	—	—	0x1C	—	—	—
GPT9_CCMPB	—	—	—	—	—	0x19	—	—
GPT9_CMPC	—	—	—	—	—	—	0x1B	—
GPT9_CMPD	—	—	—	—	—	—	—	0x18
GPT9_OVF	—	—	0x1A	—	—	—	—	—
GPT9_UDF	—	—	—	0x18	—	—	—	—

表 12.7 イベントのレジスタ設定 (4/5)

名称	IELSRn.IELS[4:0]							
	グループ 0 (n = 0/8/16/24)	グループ 1 (n = 1/9/17/25)	グループ 2 (n = 2/10/18/26)	グループ 3 (n = 3/11/19/27)	グループ 4 (n = 4/12/20/28)	グループ 5 (n = 5/13/21/29)	グループ 6 (n = 6/14/22/30)	グループ 7 (n = 7/15/23/31)
GPT_UVWEDGE	0x11(注1)	—	—	—	0x11(注1)	—	—	—
SCI0_RXI	0x12	—	—	—	0x12	—	—	—
SCI0_TXI	—	0x10	—	—	—	0x10	—	—
SCI0_TEI	—	—	0x0F(注1)	—	—	—	0x0F(注1)	—
SCI0_ERI	—	—	—	0x0F(注1)	—	—	—	0x0F(注1)
SCI0_AM	0x13(注1)	—	—	—	0x13(注1)	—	—	—
SCI1_RXI	0x1E	—	—	—	—	—	—	—
SCI1_TXI	—	0x1B	—	—	—	—	—	—
SCI1_TEI	—	—	0x1B(注1)	—	—	—	—	—
SCI1_ERI	—	—	—	0x19(注1)	—	—	—	—
SCI1_AM	—	—	—	—	—	0x1A(注1)	—	—
SCI2_RXI	—	—	—	—	0x1D	—	—	—
SCI2_TXI	—	—	—	—	—	0x1B	—	—
SCI2_TEI	—	—	—	—	—	—	0x1C(注1)	—
SCI2_ERI	—	—	—	—	—	—	—	0x19(注1)
SCI2_AM	—	0x1C(注1)	—	—	—	—	—	—
SCI9_RXI	—	—	—	—	0x1E	—	—	—
SCI9_TXI	—	—	—	—	—	0x1C	—	—
SCI9_TEI	—	—	—	—	—	—	0x1E(注1)	—
SCI9_ERI	—	—	—	—	—	—	—	0x1A(注1)
SCI9_AM	—	—	—	0x1B(注1)	—	—	—	—
SPI0_SPRI	0x14	—	—	—	0x14	—	—	—
SPI0_SPTI	—	0x11	—	—	—	0x11	—	—
SPI0_SPII	—	—	0x10(注1)	—	—	—	0x10(注1)	—
SPI0_SPEI	—	—	—	0x10(注1)	—	—	—	0x10(注1)
SPI0_SPTEND	—	—	0x11(注1)	—	—	—	0x11(注1)	—
TRNG_RDREQ	—	—	0x12(注1)	—	—	—	0x12(注1)	—
I3C_RESP	—	0x1E	—	—	—	0x1E	—	—
I3C_CMD	—	—	—	0x1C	—	—	—	0x1C
I3C_IBI	—	—	0x1E	0x1E	—	—	—	—
I3C_RX	0x0A	—	—	—	0x0A	—	—	—
I3C_TX	—	0x08	—	—	—	0x08	—	—
I3C_RCV	—	—	—	0x1F	—	—	—	0x1F
I3C_TEND	—	—	0x06(注1)	—	—	—	0x06(注1)	—
I3C_EEI	—	—	—	0x06(注1)	—	—	—	0x06(注1)
SSI0_SSITXI	—	—	0x07	—	—	—	0x07	—
SSI0_SSIRXI	—	0x07	—	—	—	0x07	—	—
SSI0_SSIF	—	—	—	0x07(注1)	—	—	—	0x07(注1)
UARTA0_INTUT	—	—	0x0D	—	—	—	0x0D	—

表 12.7 イベントのレジスタ設定 (5/5)

名称	IELSRn.IELS[4:0]							
	グループ 0 (n = 0/8/16/24)	グループ 1 (n = 1/9/17/25)	グループ 2 (n = 2/10/18/26)	グループ 3 (n = 3/11/19/27)	グループ 4 (n = 4/12/20/28)	グループ 5 (n = 5/13/21/29)	グループ 6 (n = 6/14/22/30)	グループ 7 (n = 7/15/23/31)
UARTA0_INTUR	0x10	—	—	—	0x10	—	—	—
UARTA0_INTURE	—	—	—	—	—	—	—	0x0D(注1)
UARTA1_INTUT	—	0x0F	—	—	—	0x0F	—	—
UARTA1_INTUR	—	—	0x1F	—	—	—	0x1F	—
UARTA1_INTURE	—	—	—	—	—	—	—	0x0E(注1)
USBCC_CCI	—	—	0x0E(注1)	—	—	—	0x0E(注1)	—
USBCC_CCS	—	—	—	0x12(注1)	—	—	—	0x12(注1)

注 1. CPU 割り込みのみで使用します。

注 2. DTC 割り込みのみで使用します。

12.4 割り込み動作

ICU は下記の機能を実行します。

- 割り込みの検出
- 割り込みの許可／禁止
- 割り込み要求先の選択（CPU 割り込み、DTC 起動など）

12.4.1 割り込みの検出

ICU は、IELSRn.IELS[4:0]で周辺機能割り込みまたは外部端子割り込みから入力されるイベント要因を選択します。

受け付けた割り込み要因は、IELSRn.IR フラグを 1 にして、NVIC へ割り込み要求を伝えます。

外部端子割り込み要求は下記のいずれかにより検出されます。

- エッジ（立ち下がりエッジ、立ち上がりエッジ、または立ち上がり／立ち下がりエッジ）
- 割り込み信号のレベル（Low レベル）

IRQi 端子用の検出モードを選択するために、IRQCRi.IRQMD[1:0]ビットを設定してください。周辺モジュールに対応する割り込み要因については、表 12.3 および表 12.4 を参照してください。イベントは、割り込みが発生し CPU で受け付けられる前に、NVIC で受け付けられる必要があります。




図 12.2 ICU および CPU の割り込み経路 (NVIC)

12.5 割り込みの設定手順

12.5.1 割り込み要求の許可

割り込み要求を許可するための手順を以下に示します。

1. 割り込みセット許可レジスタ (NVIC_ISER) を設定してください。
2. 割り込み要因として、IELSRn.IELS[4:0]ビットを設定します。
3. スLEEPモードの解除 (SELSR0.SELS[7:0])、ソフトウェアスタンバイモードの解除 (WUPEN または WUPEN2 レジスタの設定) など、イベント要因に対する動作設定をしてください。

12.5.2 割り込み要求の禁止

割り込み要求を禁止する手順を以下に示します。

1. スLEEPモードの解除 (SELSR0.SELS[7:0])、ソフトウェアスタンバイモードの解除 (WUPEN または WUPEN2 レジスタの設定) など、イベント要因に対する動作を禁止してください。
2. 割り込み要因の設定をクリアしてください (IELSRn.IELS[4:0] = 0x00)。
3. 割り込みステータスフラグをクリアしてください (IELSRn.IR = 0)。
4. 割り込みクリア許可レジスタ (NVIC_ICER) と割り込みクリア保留レジスタ (NVIC_ICPR) をクリアしてください。

12.5.3 割り込みのポーリング

割り込み要求をポーリングする手順を以下に示します。

1. 割り込みクリア許可レジスタ (NVIC_ICER) を設定してください。
2. 割り込み要因として、IELSRn.IELS[4:0]ビットを設定します。
3. スLEEPモードの解除 (SELSR0.SELS[7:0])、ソフトウェアスタンバイモードの解除 (WUPEN または WUPEN2 レジスタの設定) など、イベント要因に対する動作設定をしてください。
4. 割り込みセット保留レジスタ (NVIC_ISPR) をポーリングしてください。

12.5.4 割り込み要求先の選択

選択可能な要求先は、表 12.3、表 12.4、および表 12.6 に示されているように、割り込みごとに固定されています。

割り込み出力要求先 (CPU または DTC) は、割り込み要因ごとに個別に選択できます。

イベント一覧表に✓印の記載がある割り込み要求先の設定を使用してください。

DTC が IRQi 端子からの割り込み要求先として選択された場合、その割り込み要求に対して IRQCRi.IRQMD[1:0] ビットをエッジ検出を選択するために設定してください。

12.5.4.1 CPU への割り込み要求

IELSRn.DTCE = 0 のとき、IELSRn レジスタで指定されたイベントが NVIC に出力されます。対象イベントに対応する IELSRn.IELS[4:0]ビットを設定し、IELSRn.DTCE ビットを 0 に設定してください。

12.5.4.2 DTC の起動

IELSRn.DTCE = 1 のとき、IELSRn レジスタで指定されたイベントが DTC に出力されます。以下の手順に従ってください。

1. 対象イベントに対応する IELSRn.IELS[4:0]ビットを設定し、IELSRn.DTCE ビットを 1 に設定してください。
2. DTC モジュール起動ビット (DTCST.DTCST) を 1 に設定してください。

表 12.8 に DTC が割り込み要求先となる場合の動作を示します。

表 12.8 DTC が割り込み要求先となる場合の動作

割り込み要求先	DISEL (注1)	残り転送数	割り込み要求 1 回あたりの動作	IR(注2)	転送後の割り込み要求先
DTC(注3)	1	≠ 0	DTC 転送→CPU に割り込み	CPU による割り込み受け付け時にクリアされる	DTC
		= 0	DTC 転送→CPU に割り込み	CPU による割り込み受け付け時にクリアされる	CPU (IELSRn.DTCE ビットが自動的にクリアされる)
	0	≠ 0	DTC 転送	DTC 転送データの読み出し後、DTC データ転送の開始時にクリアされる	DTC
		= 0	DTC 転送→CPU に割り込み	CPU による割り込み受け付け時にクリアされる	CPU (IELSRn.DTCE ビットが自動的にクリアされる)

注 1. DTC.MRB.DISEL ビットで DTC から CPU への割り込み発生のタイミングを制御します。

注 2. IELSRn.IR フラグが 1 のとき、再度発生した割り込み要求 (DTC 起動要求) は無視されます。

注 3. チェーン転送の場合は、最後のチェーン転送が終了するまで DTC 転送が継続します。DISEL ビットの状態と残りの転送数によって、転送後の CPU 割り込み発生の有無、IELSRn.IR フラグクリアのタイミング、および割り込み要求先が決まります。「15. データトランスファコントローラ (DTC)」の表 15.2 を参照してください。

12.5.5 デジタルフィルタ

デジタルフィルタ機能は、外部割り込み要求端子 IRQ_i ($i = 0 \sim 7$) と NMI 端子割り込みのために用意されています。デジタルフィルタ機能は、フィルタ PCLKB サンプルングクロックの入力信号をサンプルリングし、3 サンプルングサイクル以下のパルス幅の信号を除去します。

IRQ_i 端子に対してデジタルフィルタを用いるには、以下のようにしてください。

1. $IRQCRi.FCLKSEL[1:0]$ ビット ($i = 0 \sim 7$) で、サンプルングクロックサイクルを設定してください。設定可能なクロックサイクルは PCLKB、PCLKB/8、PCLKB/32、または PCLKB/64 です。
2. $IRQCRi.FLTEN$ ビット ($i = 0 \sim 7$) を 1 (デジタルフィルタ有効) に設定してください。

NMI 端子に対してデジタルフィルタを用いるには、以下のようにしてください。

1. $NMICR.NFCLKSEL[1:0]$ ビットで、サンプルングクロックサイクルを設定してください。設定可能なクロックサイクルは PCLKB、PCLKB/8、PCLKB/32、または PCLKB/64 です。
2. $NMICR.NFLTEN$ ビットを 1 (デジタルフィルタ有効) に設定してください。

図 12.3 にデジタルフィルタの動作例を示します。




図 12.3 デジタルフィルタの動作例

ソフトウェアスタンバイモードに移移する前に、 $IRQCRi.FLTEN$ ビットと $NMICR.NFLTEN$ ビットによりデジタルフィルタを無効にしてください。ソフトウェアスタンバイモードでは、ICU クロックは停止します。

ソフトウェアスタンバイモード終了時、回路はスタンバイモード前後の状態を比較することにより、エッジを検出します。ソフトウェアスタンバイモード中に入力に変化すると、不適切なエッジが検出される可能性があります。ソフトウェアスタンバイモード終了後は、再度、デジタルフィルタを有効にすることができます。

ソフトウェアスタンバイモードの間は、デジタルフィルタはハードウェアにより強制停止します。ソフトウェアスタンバイモードから通常モードに復帰した後は、IRQCRi.FLTEN (i=0~15) と NMICR.NFLTEN の値に従ってください。デジタルフィルタがいったん無効になると、その時点までサンプリングされたイベント情報は失われます。

12.5.6 外部端子割り込みの設定手順

外部端子割り込みを使用するときの手順を以下に示します。

1. I/O ポートの設定をしてください。
2. IRQCRi.FLTEN ビット (i=0~7) を 0 (デジタルフィルタ無効) にしてください。
3. IRQCRi レジスタ (i=0~7) の IRQMD[1:0] ビットを設定して検出センスを選択してください。
4. IRQCRi レジスタの FCLKSEL[1:0] ビット、および FLTEN ビットを設定してください。
5. IRQ 端子を以下のように選択してください。
 - IRQ 端子を CPU への割り込み要求に使用する場合は、IELSRn.IELS[4:0] ビットを設定し、IELSRn.DTCE ビットを 0 にしてください。
 - IRQ 端子を DTC の起動に使用する場合は、IELSRn.IELS[4:0] ビットを設定し、IELSRn.DTCE ビットを 1 にしてください。

12.6 ノンマスカブル割り込みの動作

ノンマスカブル割り込みをトリガできるのは、以下の要因です。

- NMI 端子割り込み
- 発振停止検出割り込み
- WDT アンダーフロー／リフレッシュエラー割り込み
- IWDT アンダーフロー／リフレッシュエラー割り込み
- 電圧監視 1 割り込み
- 電圧監視 2 割り込み
- SRAM パリティエラー割り込み
- バスマスタ MPU エラー割り込み
- バススレーブ MPU エラー割り込み
- CPU スタックポインタモニタエラー割り込み

ノンマスカブル割り込みは CPU でのみ使用可能です。DTC の起動には使用できません。ノンマスカブル割り込みは他のすべての割り込みよりも優先します。ノンマスカブル割り込みの状態は、ノンマスカブル割り込みステータスレジスタ (NMISR) で確認できます。NMI ハンドラから復帰する前に、NMISR のビットがすべて 0 であることを確認してください。

ノンマスカブル割り込みは初期設定では禁止になっています。ノンマスカブル割り込みを使用するには、以下の手順で設定してください。

1. NMICR.NFLTEN ビットを 0 にしてください (デジタルフィルタ無効)。
2. NMICR レジスタの NMIMD ビット、NFCLKSEL[1:0] ビット、および NFLTEN ビットを設定してください。
3. NMICLR.NMICLR ビットを 1 にして NMISR.NMIST フラグを 0 にしてください。
4. ノンマスカブル割り込みイネーブルレジスタ (NMIER) の NMIEEN ビットを 1 にしてノンマスカブル割り込みを許可にしてください。

NMIEER レジスタに 1 が書き込まれた後、NMIEER.NMIEEN ビットへの書き込みは無視されます。NMI は許可されると、リセットの場合を除き、禁止にすることはできません。

12.7 低消費電力モードからの復帰

表 12.4 にスリープモードまたはソフトウェアスタンバイモードを終了させるために使用可能な割り込み要因を示します。詳細は、「10. 低消費電力モード」を参照してください。

12.7.1 スリープモードからの復帰

スリープモードからの復帰は、すべての割り込み要因で可能です。

ノンマスカブル割り込み

- NMIER レジスタによって該当する割り込み要求を許可してください。

マスカブル割り込み

- 割り込み要求先を CPU にしてください。
- NVIC のレジスタを設定して割り込みを許可してください。

12.7.2 ソフトウェアスタンバイモードからの復帰

ICU は、ノンマスカブル割り込みまたはマスカブル割り込みによりソフトウェアスタンバイモードから復帰できます。解除要因のマスカブル割り込みについては、表 12.4 を参照してください。

ソフトウェアスタンバイモードからの復帰方法：

1. ソフトウェアスタンバイモードから復帰可能な割り込み要因を選択してください。
 - ノンマスカブル割り込みの場合は、NMIER レジスタで該当する割り込み要求を許可してください。
 - マスカブル割り込みの場合は、WUPEN または WUPEN2 レジスタで必要な割り込み要求を復帰許可にしてください。
2. 割り込み要求先として CPU を選択してください。
3. NVIC で割り込みを許可してください。

これらの条件を満たさない IRQn 端子による割り込み要求は、ソフトウェアスタンバイモードでクロックが停止している間は検出されません。

12.7.3 スヌーズモードからの復帰

ICU は、スヌーズモード用に提供された割り込みを使用して、スヌーズモードから通常モードに復帰することができます。

スヌーズモードから通常モードに復帰するには：

1. SELSR0 レジスタの SELS[7:0] ビットに、必要な割り込み要求を設定してください。
2. IELSRn.IELS[4:0] (n = 0、4、8、12、16、20、24、および 28 のいずれかの値) に、値 0x03 (ICU_SNZCANCEL) を設定してください。
3. 割り込み要求先を CPU にしてください。
4. NVIC で割り込みを許可してください。

注. スヌーズモードでは、クロックが ICU に供給されます。IELSRn で選択したイベントが検出された場合、ソフトウェアスタンバイモードから通常モードに復帰した後、CPU は割り込みアクリッジを実行できます。

12.8 ノンマスカブル割り込みとともに WFI 命令を使用する場合

WFI 命令を実行するときは、常に NMISR レジスタのステータスフラグがすべて 0 であることを確認してください。

12.9 参考資料

- ARM® Cortex®-M23 Processor Technical Reference Manual (ARM DDI 0550C)

13. バス

13.1 概要

表 13.1 にバスの仕様を、図 13.1 にバスの構成図を、表 13.2 にバス種類別アドレス対応表を示します。

表 13.1 バスの仕様

バスの種類		内容
メインバス	システムバス (CPU)	- CPU に接続 - 内蔵メモリと内部周辺バスに接続
	DMA バス	- DTC に接続 - 内蔵メモリと内部周辺バスに接続
スレーブインタフェース	メモリバス 1	コードフラッシュメモリに接続
	メモリバス 4	SRAM0 に接続
	内部周辺バス 1	周辺モジュールに関連するシステム制御に接続
	内部周辺バス 3	- 周辺モジュール (CAC、ELC、I/O ポート、POEG、RTC、WDT、IWDI、ADC12、DOC、GPT、SCI、SPI、CRC、SSI、および CAN) を接続 - 周辺モジュール (KINT、AGT、USBFS、UARTA、USBCC、および I3C) を接続
	内部周辺バス 7	周辺モジュール (TRNG) を接続
	内部周辺バス 9	フラッシュメモリ (P/E (プログラム/イレース) 時)、データフラッシュメモリ、および TSN に接続




図 13.1 バスの構成図

表 13.2 各バスに割り当てられたアドレス (1/2)

アドレス	バス	領域
0x0000_0000~0x01FF_FFFF	メモリバス 1	コードフラッシュメモリ
0x2000_0000~0x2000_7FFF	メモリバス 4	SRAM0
0x4000_0000~0x4001_8FFF	内部周辺バス 1	周辺 I/O レジスタ
0x4001_9000~0x4001_9FFF	メモリバス 4	MTB I/O レジスタ

表 13.2 各バスに割り当てられたアドレス (2/2)

アドレス	バス	領域
0x4001_A000~0x4001_FFFF	内部周辺バス 1	周辺 I/O レジスタ
0x4004_0000~0x400B_FFFF	内部周辺バス 3	
0x400C_0000~0x400D_FFFF	内部周辺バス 7	周辺 I/O レジスタ (TRNG)
0x4010_0000~0x407F_FFFF	内部周辺バス 9	フラッシュメモリ (P/E 時)、データフラッシュメモリ、および TSN

13.2 バスの説明

13.2.1 メインバス

メインバスは、システムバスと DMA バスで構成されます。システムバスと DMA バスには以下が接続されます。

- コードフラッシュメモリ
- SRAM0
- データフラッシュメモリ
- 内部周辺バス

システムバスは、CPU への命令とデータアクセスに使用されます。

異なるマスタとスレーブ間の転送の組み合わせは、同時に進行することができます。さらに、DTC の転送制御情報を読み出している期間は、DTC 以外のマスタからバスアクセス要求は受け付けません。

13.2.2 スレーブインタフェース

メインバスからスレーブインタフェースへの接続については、「[13.1 概要](#)」のスレーブインタフェースを参照してください。

システムバスと DMA バスからのバスアクセスは調停され、以下の固定優先順位になります。

DMA バス > システムバス

異なるマスタとスレーブ間の転送の組み合わせは、同時進行することができます。

13.2.3 並列動作

異なるバスマスタが異なるスレーブモジュールへのアクセスを要求する場合、並列動作が可能です。[図 13.2](#) に並列動作の例を示します。この例では、フラッシュメモリと SRAM それぞれに同時アクセスを行う際、CPU は命令とオペランドバスを使用します。さらに、CPU がフラッシュメモリと SRAM にアクセスする間、DTC は同時に DMA バスを使用して、周辺バスにアクセスしています。




図 13.2 並列動作の例

13.2.4 エンディアンに関する制限事項

Cortex®-M23 コアで命令コードを実行する場合、メモリ空間はリトルエンディアンでなければいけません。

13.2.5 排他的アクセスに関する制限事項

メインバスは、排他的アクセスをサポートしておらず、本 MCU にグローバルモニタは存在しません。

メインバスは、常に CPU への HEXOKAY 信号 (AHB-Lite protocol の信号) をデアサートします。これは、STREX 命令のような排他的書き込み命令は常に失敗のステータスを得ることを意味します。CPU から排他的書き込み操作が行われた場合、メインバスは常にデータの書き込みを行います。

13.3 レジスタの説明

13.3.1 BUSMCNT_x: マスタバスコントロールレジスタ x (x = SYS, DMA)

Base address: BUS = 0x4000 3000

Offset address: 0x1008 (BUSMCNTSYS)
0x100C (BUSMCNTDMA)

[illegible]

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
14:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15	IERES	エラー応答無視 0: バスエラーを通知する 1: バスエラーを通知しない	R/W

注. 予約ビットを初期値 0 から変更することは禁止されています。書き換え中の動作は保証されません。

IERES ビット (エラー応答無視)

IERES ビットは、AHB-Lite プロトコルにおけるエラー応答の許可または禁止を指定します。

表 13.3 に、バスの種類とレジスタの対応を示します。

表 13.3 バスマスタ種類とレジスタの対応

バスの種類	マスタバスコントロールレジスタ	バスエラーアドレスレジスタ	バスエラーステータスレジスタ
システムバス (CPU)	BUSMCNTSYS	BUS3ERRADD	BUS3ERRSTAT
DMA バス	BUSMCNTDMA	BUS4ERRADD	BUS4ERRSTAT

13.3.2 BUSnERRADD : バスエラーアドレスレジスタ n (n = 3, 4)

Base address: BUS = 0x4000 3000

Offset address: 0x1820 (n = 3)
0x1830 (n = 4)

Bit position: 31 0

Bit field: BERAD[31:0]

[illegible]

ビット	シンボル	機能	R/W
31:0	BERAD[31:0]	バスエラーアドレス バスエラーが発生した場合、そのエラーアドレスを格納します。	R

注. BUSnERRADD レジスタは、MPU に関連するリセット以外のリセットによってのみ、クリアされます。詳細は、「[5. リセット](#)」と「[14. メモリプロテクションユニット \(MPU\)](#)」を参照してください。

表 13.3 に、バスマスタの種類に対応したレジスタを示します。

BERAD[31:0]ビット（バスエラーアドレス）

BERAD[31:0]ビットは、バスエラーが発生した場合、そのアクセスアドレスを格納します。詳細については、「[13.3.3. BUSnERRSTAT : バスエラーステータスレジスタ n \(n = 3, 4\)](#)」の ERRSTAT フラグの説明と「[13.4. バスエラー監視部](#)」を参照してください。

BUSnERRADD.BERAD[31:0]ビット (n = 3, 4) の値は、BUSnERRSTAT.ERRSTAT フラグ (n = 3, 4) が 1 の場合にのみ有効です。

13.3.3 BUSnERRSTAT : バスエラーステータスレジスタ n (n = 3, 4)

Base address: BUS = 0x4000_3000

Offset address: 0x1824 (n = 3)
0x1834 (n = 4)

Bit position:	7	6	5	4	3	2	1	0
Bit field:	ERRSTAT	—	—	—	—	—	—	ACCSTAT
Value after reset:	0	0	0	0	0	0	0	x

ビット	シンボル	機能	R/W
0	ACCSTAT	エラーアクセス状態フラグ エラー発生時のアクセス状態 0: リードアクセス 1: ライトアクセス	R
6:1	—	読むと 0 が読めます。	R
7	ERRSTAT	バスエラー状態フラグ 0: バスエラー発生なし 1: バスエラー発生あり	R

注. BUSnERRSTAT レジスタは、MPUに関連するリセット以外のリセットによってのみ、クリアされます。詳細は、「[5. リセット](#)」と「[14. メモリプロテクションユニット \(MPU\)](#)」を参照してください。

表 13.3 に、バスの種類に対応したレジスタを示します。

ACCSTAT フラグ（エラーアクセス状態フラグ）

ACCSTAT フラグはバスにエラーが発生した場合、そのアクセス状態（ライトアクセスまたはリードアクセス）を示します。詳細については、BUSnERRSTAT.ERRSTAT フラグの説明と「[13.4. バスエラー監視部](#)」を参照してください。

本ビットの値は、BUSnERRSTAT.ERRSTAT フラグ (n = 3, 4) が 1 の場合にのみ有効です。

ERRSTAT フラグ（バスエラー状態フラグ）

ERRSTAT フラグはバスエラーの発生の有無を示します。バスエラーが発生した場合、そのアクセスアドレスとアクセス状態（ライトアクセスまたはリードアクセス）が格納されます。BUSnERRSTAT.ERRSTAT フラグ (n = 3, 4) は 1 になります。

バスエラーの詳細は、「[13.4. バスエラー監視部](#)」と「[14. メモリプロテクションユニット \(MPU\)](#)」を参照してください。

13.4 バスエラー監視部

監視システムが各個別領域を監視し、エラーを検出したときは常に、AHB-Lite エラー応答プロトコルを用いて要求マスタ IP へエラーを返します。

13.4.1 バスによって生じるエラーの種類

それぞれのバスでは、次の 3 種類のエラーが生じることがあります。

- 不正アドレスアクセス
- バスマスタ MPU エラー
- バススレーブ MPU エラー

「13.4.3. 不正アドレスアクセスエラーを引き起こす条件」に、アクセスによって不正アドレスアクセスエラーを引き起こされるアドレスの範囲を示します。スレーブの予約領域は、不正アドレスアクセスエラーを引き起こしません。

バスマスタ MPU とバススレーブ MPU の詳細については、「14. メモリプロテクションユニット (MPU)」を参照してください。

13.4.2 バスエラー発生時の動作

バスエラーが発生すると、動作は保証されず、要求マスタ IP にエラーが返されます。マスタごとに発生するバスエラー情報が、BUSnERRADD レジスタと BUSnERRSTAT レジスタに格納されます。これらのレジスタは、リセットのみでクリアする必要があります。詳細は、「13.3.2. BUSnERRADD : バスエラーアドレスレジスタ n (n = 3, 4)」と「13.3.3. BUSnERRSTAT : バスエラーステータスレジスタ n (n = 3, 4)」を参照してください。

注. DTC はバスエラーを受信しません。DTC がバスにアクセスした場合、転送は継続されます。

13.4.3 不正アドレスアクセスエラーを引き起こす条件

表 13.4 に、不正アドレスアクセスエラーを発行するバスごとのアドレス空間を示します。

表 13.4 不正アドレスアクセスエラーを引き起こす条件

アドレス	スレーブバス名	メインバス	
		システムバス (CPU)	DMA バス
0x0000_0000~0x01FF_FFFF	メモリバス 1	—	—
0x0200_0000~0x1FFF_FFFF	予約	E	E
0x2000_0000~0x2000_7FFF	メモリバス 4	—	—
0x2000_8000~0x3FFF_FFFF	予約	E	E
0x4000_0000~0x4001_8FFF	内部周辺バス 1	—	—
0x4001_9000~0x4001_9FFF	メモリバス 4	—	—
0x4001_A000~0x4001_FFFF	内部周辺バス 1	—	—
0x4002_0000~0x4003_FFFF	予約	E	E
0x4004_0000~0x400B_FFFF	内部周辺バス 3	—	—
0x400C_0000~0x400D_FFFF	内部周辺バス 7	—	—
0x400E_0000~0x400F_FFFF	予約	E	E
0x4010_0000~0x407F_FFFF	内部周辺バス 9	—	—
0x4080_0000~0xDFFF_FFFF	予約	E	E
0xE000_0000~0xFFFF_FFFF	Cortex®-M23 用システム	—	E

注. 「E」は不正アドレスアクセスエラーが発生するバスを示します。

「—」は不正アドレスアクセスエラーが発生しないバスを示します。

注. バスマジュールは、予約領域へのアクセスに起因するアクセスエラー（例えば、スレーブに領域が割り当てられていない場合など）を検出します。

0x0200_0000~0x1FFF_FFFF : アクセスエラー検出あり

0x0000_0000~0x01FF_FFFF : メモリバス 1 のアクセスエラー検出なし

13.5 参考資料

1. ARM®v8-M Architecture Reference Manual (ARM DDI0553B.a)
2. ARM® Cortex®-M23 Processor User Guide (ARM DUI0963B)
3. ARM® AMBA® 5 AHB-Lite Protocol Specification (ARM IHI0033B.b)

14. メモリプロテクションユニット (MPU)

14.1 概要

本 MCU は、4 つのメモリプロテクションユニット (MPU) と、CPU スタックポインタモニタ機能を備えています。

表 14.1 に MPU の仕様を示します。また、表 14.2 に各 MPU エラーの検出動作を示します。

表 14.1 MPU の仕様

項目	モジュール／機能	内容
不正メモリアクセス	不正アドレスアクセス	- Arm CPU はデフォルトのメモリマップを内蔵。CPU が不正アドレスアクセスを行うと、ハードフォールトが発生 - Arm MPU はデフォルトのメモリマップを変更可能
	CPU スタックポインタモニタ	2 領域 - メインスタックポインタ (MSP) - プロセススタックポインタ (PSP)
メモリプロテクション	Arm® MPU	CPU 用のメモリプロテクション機能 8 領域 (サブ領域とバックグラウンド領域を含む)
	バスマスタ MPU	CPU を除くマスタ用のメモリプロテクション機能 バスマスタ MPU グループ A : 4 領域
	バススレーブ MPU	各バススレーブ用のメモリプロテクション機能
セキュリティ	セキュリティ MPU	非セキュアプログラムによる以下のセキュア領域へのアクセスを保護 2 領域 (PC) 4 領域 (コードフラッシュメモリ、SRAM、2 つのセキュア機能)

表 14.2 MPU エラー検出動作

MPU の種類	通知方法	エラー検出時のバスアクセス	エラーアクセス情報の格納
CPU スタックポインタモニタ	リセットまたはノンマスカブル割り込み	Don't care	格納しない
Arm® MPU	ハードフォールト	- 正しく書き込みアクセスしない - 正しく読み出しアクセスしない	格納しない
バスマスタ MPU	リセットまたはノンマスカブル割り込み	- 保護領域に書き込みアクセスする - 保護領域に読み出しアクセスする	格納する
バススレーブ MPU	リセットまたはノンマスカブル割り込み	- 書き込みアクセスは無視される - 読み出しアクセスは 0 が読める	格納する
セキュリティ MPU	通知なし	- 正しく書き込みアクセスしない - 正しく読み出しアクセスしない	格納しない

Arm MPU に対するエラーアクセス情報については、「14.8. 参考資料」を参照してください。他の MPU に対するエラーアクセス情報については、「13. バス」の「13.3. レジスタの説明」および「13.4. バスエラー監視部」を参照してください。

14.2 CPU スタックポインタモニタ

CPU スタックポインタモニタは、スタックポインタのアンダーフローとオーバーフローを検出します。Arm CPU には、メインスタックポインタ (MSP) とプロセススタックポインタ (PSP) の 2 つのスタックポインタがあるため、2 つの CPU スタックポインタモニタをサポートしています。スタックポインタのアンダーフローやオーバーフローを検出すると、CPU スタックポインタモニタはリセットまたはノンマスカブル割り込みを発生させます。CPU スタックポインタモニタを有効にするには、スタックポインタモニタアクセスコントロールレジスタ (MSPMPUCTL、PSPMPUCTL) のスタックポインタモニタ有効ビットを 1 にします。

表 14.3 に、CPU スタックポインタモニタの仕様を示します。図 14.1 に CPU スタックポインタモニタのブロック図を、図 14.2 に CPU スタックポインタモニタレジスタ設定フローを示します。

表 14.3 CPU スタックポインタモニタの仕様

項目	機能
モニタする領域	SRAM 領域
領域数	2 領域 : • メインスタックポインタ (MSP) • プロセススタックポインタ (PSP)
各領域のアドレス指定	各領域の開始アドレスと終了アドレスを指定
各領域のスタックポインタモニタ有効／無効設定	各領域のスタックポインタモニタの有効／無効を設定
エラー検出時の動作	リセットまたはノンマスカブル割り込み
レジスタの保護	CPU スタックポインタモニタレジスタに対する不正書き込みの防止が可能




図 14.1 CPU スタックポインタモニタのブロック図




図 14.2 CPU スタックポインタモニタレジスタ設定フロー

14.2.1 レジスタの保護

CPU スタックポインタモニタ関連のレジスタは、MSPMPUPT レジスタおよび PSPMPUPT レジスタの PROTECT ビットで保護することができます。詳細は、「[14.2.3.7. MSPMPUPT, PSPMPUPT : スタックポインタモニタ保護レジスタ](#)」を参照してください。

14.2.2 オーバーフローエラーとアンダーフローエラー

オーバーフローエラーまたはアンダーフローエラーが検出されると、CPU スタックポインタモニタはエラーを発生させます。OAD ビットを設定して、エラーがノンマスカブル割り込みまたはリセットのどちらで報告されるかを選択できます。

ノンマスカブル割り込みの状態は `ICU.NMISR.SPEST` フラグに示されます。詳細は、「[12. 割り込みコントローラユニット \(ICU\)](#)」を参照してください。リセットの状態は `SYSTEM.RSTSR1.SPERF` フラグに示されます。詳細は、「[5. リセット](#)」を参照してください。

ICU.NMISR.SPEST フラグが CPU スタックポインタモニタ割り込みの発生を示した場合、MSPMPUCTL レジスタと PSPMPUCTL レジスタの ERROR フラグを確認して、それがメインスタックポインタモニタエラーなのか、プロセススタックポインタモニタエラーなのかを判定してください。

スタックポインタがアンダーフローまたはオーバーフローすると、ノンマスカブル割り込みが出力され続けます。ノンマスカブル割り込みフラグをクリアする場合、ICU.NMICLR.SPECLR ビットを 1 にすると、スタックポインタがリセットされます。次に、MSPMPUCTL レジスタと PSPMPUCTL レジスタの ERROR フラグに 0 を書いてクリアしてください。

14.2.3 レジスタの説明

注. MPU レジスタに書き込む前にバスアクセスを停止してください。

14.2.3.1 MSPMPUSA : メインスタックポインタ (MSP) モニタ開始アドレスレジスタ

Base address: RMPU = 0x4000 0000

Offset address: 0xD08

Bit position: 31

0

Bit field:

MSPMPUSA[31:0]

[illegible]

ビット	シンボル	機能	R/W
31:0	PSPMPUEA[31:0]	領域終了アドレス 領域判定に使用する領域終了アドレス 下位 2 ビットは 1 にしてください。値の範囲は 0x1FF0_0003~0x200F_FFFF です (予約領域を除く)。 保護される SRAM 領域については、「4.1. アドレス空間」を参照してください。	R/W

14.2.3.5 MSPMPUOAD, PSPMPUOAD : スタックポインタモニタ検出後動作レジスタ

Base address: RMPU = 0x4000_0000

Offset address: 0xD00 (MSPMPUOAD)
0xD10 (PSPMPUOAD)

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	KEY[7:0]							—	—	—	—	—	—	—	—	OAD
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	OAD	検出後の動作 0: ノンマスカブル割り込み 1: リセット	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15:8	KEY[7:0]	キーコード OAD ビットへの書き込みを許可または禁止します。	R/W(注1)

注 1. 書き込みデータは保持されません。

OAD ビット (検出後の動作)

OAD ビットは、CPU スタックポインタモニタによってスタックポインタのアンダーフローまたはオーバーフローが検出されたとき、リセットまたはノンマスカブル割り込みのどちらを発生させるか選択します。

メインスタックポインタ (MSP) モニタとプロセススタックポインタ (PSP) モニタは、この OAD ビットを使用して、スタックポインタのアンダーフローまたはオーバーフロー検出時に発生させる信号を決定します。OAD ビットを設定する際は、ハーフワードアクセスで同時に KEY[7:0] ビットに 0xA5 を書き込んでください。

KEY[7:0] ビット (キーコード)

KEY[7:0] ビットは、OAD ビットへの書き込みを許可または禁止します。OAD ビットへ書き込む際は、同時に KEY[7:0] ビットに 0xA5 を書き込んでください。KEY[7:0] ビットに 0xA5 以外の値を書き込む際は、OAD ビットは更新されません。KEY[7:0] ビットは読むと常に 0x00 が読み出されます。

14.2.3.6 MSPMPUCTL, PSPMPUCTL : スタックポインタモニタアクセスコントロールレジスタ

Base address: RMPU = 0x4000_0000

Offset address: 0xD04 (MSPMPUCTL)
0xD14 (PSPMPUCTL)

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	ERROR	—	—	—	—	—	—	—	ENABLE
Value after reset:	0	0	0	0	0	0	0	0/1 (注1)	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	ENABLE	スタックポインタモニタ有効 0: スタックポインタモニタ無効 1: スタックポインタモニタ有効	R/W

ビット	シンボル	機能	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	ERROR	スタックポインタモニタエラーフラグ 0: スタックポインタにオーバーフロー／アンダーフローなし 1: スタックポインタにオーバーフロー／アンダーフローあり	R/W
15:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. 初期値はリセット発生要因によって異なります。

ENABLE ビット (スタックポインタモニタ有効)

ENABLE ビットは、スタックポインタモニタ機能を有効または無効にします。メインスタックポインタ (MSP) モニタとプロセススタックポインタ (PSP) モニタには、それぞれに ENABLE ビットがあります。

MSPMPUCTL.ENABLE ビットを 1 にした場合、以下のレジスタが利用可能になります。

- MSPMPUSA
- MSPMPUEA
- MSPMPUOAD

PSPMPUCTL.ENABLE ビットを 1 にした場合、以下のレジスタが利用可能になります。

- PSPMPUSA
- PSPMPUEA
- PSPMPUOAD

ERROR フラグ (スタックポインタモニタエラーフラグ)

ERROR フラグは、スタックポインタモニタの状態を示します。メインスタックポインタ (MSP) モニタとプロセススタックポインタ (PSP) モニタには、それぞれに ERROR フラグがあります。

[1 になる条件]

- スタックポインタがアンダーフローまたはオーバーフローしたとき

[0 になる条件]

- 本フラグに 0 を書いたとき
- バスマスタ MPU エラーリセット、バスマスタ MPU エラーリセット、スタックポインタエラーリセット以外のリセット (リセット要因の詳細については、「[5. リセット](#)」を参照してください。)

注. ERROR フラグには 0 のみ書けます。

14.2.3.7 MSPMPUPT, PSPMPUPT : スタックポインタモニタ保護レジスタ

Base address: RMPU = 0x4000_0000

Offset address: 0xD06 (MSPMPUPT)
0xD16 (PSPMPUPT)

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	KEY[7:0]								—	—	—	—	—	—	—	PROTECT
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	PROTECT	レジスタの保護 0: スタックポインタモニタ関連レジスタへの書き込みを許可 1: スタックポインタモニタ関連レジスタへの書き込みを禁止 (読み出しは可能)	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
15:8	KEY[7:0]	キーコード PROTECT ビットへの書き込みを許可または禁止します。	R/W(注1)

注 1. 書き込みデータは保持されません。

PROTECT ビット (レジスタの保護)

PROTECT ビットは、下記のレジスタへの書き込みを許可または禁止します。メインスタックポインタ (MSP) モニタとプロセススタックポインタ (PSP) モニタには、それぞれに PROTECT ビットがあります。

MSPMPUPT.PROTECT ビットは、メインスタックポインタ関連レジスタへの書き込みアクセスを制御します。

- MSPMPUCTL
- MSPMPUSA
- MSPMPUEA

PSPMPUPT.PROTECT ビットは、プロセススタックポインタ関連レジスタへの書き込みアクセスを制御します。

- PSPMPUCTL
- PSPMPUSA
- PSPMPUEA

PROTECT ビットへ書き込む際は、同時に KEY[7:0] ビットに 0xA5 を書き込んでください。

KEY[7:0] ビット (キーコード)

KEY[7:0] ビットは、PROTECT ビットへの書き込みを許可または禁止します。PROTECT ビットへ書き込む際は、同時に KEY[7:0] ビットに 0xA5 を書き込んでください。KEY[7:0] ビットに 0xA5 以外の値を書き込む際は、PROTECT ビットは更新されません。KEY[7:0] ビットは読むと常に 0 が読み出されます。

14.3 Arm MPU

Arm MPU は全アドレス空間 (0x0000_0000~0xFFFF_FFFF) を対象に CPU がアクセスするアドレスを監視しており、次の機能を備えています。

- 8 つの保護領域
- 保護領域へのアクセス権設定が可能 (読み出し、書き込み、実行)
- メモリ属性のシステムへのエクスポート

Arm MPU の不一致およびアクセス違反によって、プログラマブルプライオリティ MemManage フォルト (ハードフォルト) ハンドラが呼び出されます。詳細は、「[14.8. 参考資料](#)」を参照してください。

14.4 バスマスタ MPU

バスマスタ MPU は、全アドレス空間 (0x0000_0000~0xFFFF_FFFF) において、バスマスタにアクセスされるアドレスを監視します。アクセス制御情報は、読み出し許可と書き込み許可の情報で構成され、4 領域まで独立に設定可能です。バスマスタ MPU は、本設定に従って各領域へのアクセスを監視します。

保護領域に対するアクセスが検出されると、バスマスタ MPU は内部リセットまたはノンマスクابل割り込みを発生させます。エラーアクセスについての詳細は、「[13. バス](#)」の「[13.3. レジスタの説明](#)」および「[13.4. バスエラー監視部](#)」を参照してください。

各領域のアクセス制御情報は、読み出し保護または保護対象外と書き込み保護または保護対象外の情報で構成されます。

[表 14.4](#) にバスマスタ MPU の仕様を、[図 14.3](#) にブロック図を示します。

表 14.4 バスマスタ MPU の仕様 (1/2)

項目	内容
マスタグループ	● バスマスタ MPU グループ A : DMA バス

表 14.4 バスマスタ MPU の仕様 (2/2)

項目	内容
メモリプロテクション対象領域	0x0000_0000~0xFFFF_FFFF
領域数	バスマスタ MPU グループ A : 4 領域
各領域のアドレス指定	領域の開始アドレスと終了アドレスを設定
各領域のメモリプロテクション有効または無効設定	対応する領域に対し有効または無効を設定
各領域のアクセス制御情報設定	読み出しおよび書き込み許可
検出後の動作	リセットまたはノンマスカブル割り込み
レジスタの保護	バスマスタ MPU レジスタに対する不正書き込みの検出が可能




図 14.3 バスマスタ MPU のブロック図

図 14.4 にバスマスタ MPU のグループ A を示します。




図 14.4 バスマスタ MPU のグループ A

ENABLE ビット (領域有効)

ENABLE ビットは、グループ A 領域 n を有効または無効にします。

ENABLE ビットを 1 にした場合、RP ビットと WP ビットによって、MMPUSAn レジスタと MMPUEAn レジスタに設定した領域へのアクセスを保護対象外または保護対象と設定することが可能です。ENABLE ビットを 0 にした場合、グループ A 領域 n へのアクセス制限はありません。

RP ビット (読み出し保護)

RP ビットは、グループ A 領域 n の読み出し保護を有効または無効 (保護対象外) にします。ENABLE ビットを 1 にした場合に RP ビットを使用できます。

WP ビット (書き込み保護)

WP ビットは、グループ A 領域 n の書き込み保護を有効または無効 (保護対象外) にします。ENABLE ビットを 1 にした場合に WP ビットを使用できます。

表 14.5 領域制御回路の機能

MMPUACAn.ENABLE	MMPUACAn.RP	MMPUACAn.WP	アクセス	領域	グループ A 領域 n の出力
0	—	—	読み出し	—	領域外
			書き込み		領域外
1	0	0	読み出し	内部	保護対象外領域
				外部	領域外
			書き込み	内部	保護対象外領域
				外部	領域外
	0	1	読み出し	内部	保護対象外領域
				外部	領域外
			書き込み	内部	保護領域
				外部	領域外
	1	0	読み出し	内部	保護領域
				外部	領域外
			書き込み	内部	保護対象外領域
				外部	領域外
	1	1	読み出し	内部	保護領域
				外部	領域外
			書き込み	内部	保護領域
				外部	領域外

注. $n = 0 \sim 3$

表 14.6 マスタ制御回路の機能

MMPUCTLA.ENABLE	グループ A 領域 0 の出力	グループ A 領域 1 の出力	グループ A 領域 2、3 の出力	グループ A の機能
1	保護領域	Don't care	Don't care	エラー発生
1	Don't care	保護領域	Don't care	エラー発生
1	Don't care	Don't care	保護領域	エラー発生
1	領域外	領域外	領域外	エラー発生
他の場合				エラーなし

以下の条件でマスタ MPU エラーが発生します。

- MMPUCTLA.ENABLE= 1、および 1 つ以上の領域 n の出力が保護領域への出力
- MMPUCTLA.ENABLE= 1、および全領域 n の出力が領域外

他の場合は保護対象外領域として処理されます。

14.4.1.4 MMPUCTLA : バスマスタ MPU コントロールレジスタ

Base address: RMPU = 0x4000_0000

Offset address: 0x000

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	KEY[7:0]								—	—	—	—	—	—	OAD	ENAB LE
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	ENABLE	バスマスタ MPU グループ有効 0: バスマスタ MPU グループ A は無効 1: バスマスタ MPU グループ A は有効	R/W
1	OAD	検出後の動作 0: ノンマスカブル割り込み 1: リセット	R/W
7:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15:8	KEY[7:0]	キーコード OAD ビットと ENABLE ビットへの書き込みを許可または禁止します。	R/W(注1)

注 1. 書き込みデータは保持されません。

ENABLE ビット (バスマスタ MPU グループ有効)

ENABLE ビットは、マスタグループ A のバスマスタ MPU 機能を有効または無効にします。

このビットを 1 にすると、MMPUACAn は使用可能になります。このビットを 0 にすると、MMPUACAn は使用不可になり、すべての領域が許可になります。ENABLE ビットに同時に書き込む際は、ハーフワードアクセスを使用して、KEY[7:0] ビットに 0xA5 を書き込んでください。

OAD ビット (検出後の動作)

OAD ビットは、バスマスタ MPU によって保護領域へのアクセスが検出されたとき、リセットまたはノンマスカブル割り込みのどちらかを発生させます。OAD ビットに同時に書き込む際は、ハーフワードアクセスを使用して、KEY[7:0] ビットに 0xA5 を書き込んでください。

KEY[7:0] ビット (キーコード)

KEY[7:0] ビットは、ENABLE ビットと OAD ビットへの書き込みを許可または禁止します。ENABLE ビットと OAD ビットへ同時に書き込む際は、KEY[7:0] ビットに 0xA5 を書き込んでください。KEY[7:0] ビットに他の値を書き込む際は、ENABLE ビットと OAD ビットは更新されません。KEY[7:0] ビットは読むと常に 0x00 が読み出されます。

14.4.1.5 MMPUPTA : グループ A レジスタの保護

Base address: RMPU = 0x4000_0000

Offset address: 0x102

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	KEY[7:0]								—	—	—	—	—	—	—	PROT ECT
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	PROTECT	レジスタの保護 0: 全バスマスタ MPU グループ A レジスタの書き込みを許可 1: 全バスマスタ MPU グループ A レジスタの書き込みを禁止 (読み出しは可能)	R/W

ビット	シンボル	機能	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15:8	KEY[7:0]	キーコード PROTECT ビットへの書き込みを許可または禁止します。	R/W(注1)

注 1. 書き込みデータは保持されません。

PROTECT ビット (レジスタの保護)

PROTECT ビットは、下記のレジスタへの書き込みを許可または禁止します。

MMPUPTA.PROTECT はバスマスタ MPU グループ A 保護レジスタを制御します。下記のレジスタは MMPUPTA.PROTECT により保護されます。

- MMPUSAn
- MMPUEAn
- MMPUACAn
- MMPUCTLA

PROTECT ビットを同時に設定する際は、ハーフワードアクセスを使用して KEY[7:0]ビットに 0xA5 を書き込んでください。

KEY[7:0]ビット (キーコード)

KEY[7:0]ビットは、PROTECT ビットへの書き込みを許可または禁止します。PROTECT ビットへ同時に書き込む際は、KEY[7:0]ビットに 0xA5 を書き込んでください。KEY[7:0]ビットに他の値を書き込む際は、PROTECT ビットは更新されません。KEY[7:0]ビットは読むと常に 0x00 が読み出されます。

14.4.2 機能説明

14.4.2.1 メモリプロテクション

バスマスタ MPU は、各アクセス制御領域に設定されたアクセス制御情報を用いてメモリアccessを監視します。保護領域に対するアクセスが検出されると、バスマスタ MPU はメモリプロテクションエラーを発生させます。

バスマスタ MPU は最大 4 つの保護領域まで設定可能です。保護領域にはオーバーラップした許可領域と保護領域および 2 つのオーバーラップした許可領域があります。

バスマスタ MPU にはグループ A があります。メモリプロテクション機能は、マスタグループに対してバスのアドレスをチェックし、マスタグループによる全アクセスが保護されます。バスマスタ MPU は、リセット後、すべての領域を許可に設定します。MMPUCTLA.ENABLE ビットを 1 にすることで、すべての領域が保護されます。領域ごとに、許可領域が保護領域の内部に設定されます。保護領域に対するアクセスが検出されると、バスマスタ MPU はエラーを発生させます。

図 14.5 に、バスマスタ MPU の使用例を示します。




図 14.5 バスマスタ MPU の使用例

図 14.6 に、領域のオーバーラップによるアクセス制御について示します。

オーバーラップ領域へのアクセス制御は以下のとおりです。

- 1 つ以上の領域の出力が保護領域の場合、領域は保護領域として処理されます。
- 全領域の出力が領域外の場合、領域は保護領域として処理されます。
- 他の場合は許可領域として処理されます。




図 14.6 領域のオーバーラップによるアクセス制御

図 14.7 にリセット後のレジスタ設定フローを示します。本レジスタ設定中は、CPU 以外のすべてのバスマスタを停止してください。




図 14.7 リセット後のバスマスタ MPU のレジスタ設定フロー

図 14.8 に領域追加のレジスタ設定フローを示します。本レジスタ設定中は、CPU 以外のすべてのマスタを停止してください。



図 14.8 領域追加のレジスタ設定フロー

14.4.2.2 レジスタの保護

バスマスタ MPU 関連レジスタを保護するために、MMPUPTA レジスタの PROTECT ビットを設定してください。

14.4.2.3 メモリプロテクションエラー

保護領域に対するアクセスが検出されると、バスマスタ MPU はエラーを発生させます。OAD ビットを設定して、エラーがノンマスカブル割り込みまたはリセットのどちらで報告されるかを選択できます。

ノンマスカブル割り込みの状態は ICU.NMISR.BUSMST フラグに示されます。詳細は、「[12. 割り込みコントロールユニット \(ICU\)](#)」を参照してください。リセットの状態は SYSTEM.RSTSR1.BUSMRF フラグに示されます。詳細は、「[5. リセット](#)」を参照してください。

14.5 バススレーブ MPU

バススレーブ MPU は、コードフラッシュメモリまたは SRAM などのバススレーブ機能に対するアクセスを監視します。バススレーブ機能には、2 つのバスマスタ (CPU、バスマスタ MPU グループ A) からアクセスできます。バススレーブ MPU は、2 つのバスマスタごとに独立したプロテクトレジスタを備えており、それぞれ個別にアクセス保護制御が可能です。保護領域に対するアクセスが検出されると、バススレーブ MPU はリセットまたはノンマスカブル割り込みを発生させ、バスエラー状態、エラーアクセス状態、およびバスエラーアドレスを I/O レジスタに格納します。詳細については、「[13. バス](#)」の「[13.3. レジスタの説明](#)」および「[13.4. バスエラー監視部](#)」を参照してください。各領域のアクセス制御情報は、読み出し許可と書き込み許可の情報で構成されます。

表 14.7 にバススレーブ MPU の仕様を、図 14.9 にバススレーブ MPU のブロック図を示します。

表 14.7 バススレーブ MPU の仕様

項目	内容
バスマスタの保護	バスマスタ MPU グループ A: DMA バスおよびシステムバス (CPU)
バススレーブ機能の保護	メモリバス 1: コードフラッシュメモリ メモリバス 4: SRAM0 内部周辺バス 1: システム制御関連の周辺モジュールに接続 内部周辺バス 3: 周辺モジュール (CAC、ELC、I/O Ports、POEG、RTC、WDT、IWDI、I3C、ADC12、DOC、GPT、SCI、SPI、CRC、KINT、AGTW、CAN、SSIE、UARTA、USBFS、USBCC、および MSTP) を接続 内部周辺バス 7: 周辺モジュール (TRNG) を接続 内部周辺バス 9: フラッシュメモリ (P/E 内)、データフラッシュ、TSN に接続
各領域のアクセス制御情報設定	読み出しおよび書き込み許可
検出後の動作	リセットまたはノンマスカブル割り込み
レジスタの保護	バススレーブ MPU レジスタに対する不正書き込みの防止が可能

バススレーブ MPU はそれぞれのスレーブ側に配置され、各マスタから各スレーブへのアクセスを保護対象外または保護します。




図 14.9 バススレーブ MPU のブロック図

14.5.1 レジスタの説明

注. MPU レジスタに書き込む前にバスアクセスを停止してください。

14.5.1.1 SMPUMBIU : メモリバス 1 アクセスコントロールレジスタ

Base address: RMPU = 0x4000_0000

Offset address: 0xC10

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	WPGR PA	RPGR PA	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
1:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
2	RPGRPA	マスタ MPU グループ A 読み出し保護 0: メモリプロテクションは無効 1: メモリプロテクションは有効	R/W
3	WPGRPA	マスタ MPU グループ A 書き込み保護 0: メモリプロテクションは無効 1: メモリプロテクションは有効	R/W
15:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

RPGRPA ビット (マスタ MPU グループ A 読み出し保護)

RPGRPA ビットは、マスタ MPU グループ A によるメモリバス 1 の読み出しに対して、メモリプロテクションを有効または無効にします。

WPGRPA ビット (マスタ MPU グループ A 書き込み保護)

WPGRPA ビットは、マスタ MPU グループ A によるメモリバス 1 の書き込みに対して、メモリプロテクションを有効または無効にします。

14.5.1.2 SMPUSRAM0 : メモリバス 4 アクセスコントロールレジスタ

Base address: RMPU = 0x4000_0000

Offset address: 0xC18

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	WPGR PA	RPGR PA	WPCP U	RPCP U
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	RPCPU	CPU 読み出し保護 0: メモリプロテクションは無効 1: メモリプロテクションは有効	R/W
1	WPCPU	CPU 書き込み保護 0: メモリプロテクションは無効 1: メモリプロテクションは有効	R/W
2	RPGRPA	マスタ MPU グループ A 読み出し保護 0: メモリプロテクションは無効 1: メモリプロテクションは有効	R/W
3	WPGRPA	マスタ MPU グループ A 書き込み保護 0: メモリプロテクションは無効 1: メモリプロテクションは有効	R/W

ビット	シンボル	機能	R/W
15:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

RPCPU ビット (CPU 読み出し保護)

RPCPU ビットは、CPU によるメモリバス 4 の読み出しに対して、メモリプロテクションを有効または無効にします。

WPCPU ビット (CPU 書き込み保護)

WPCPU ビットは、CPU によるメモリバス 4 の書き込みに対して、メモリプロテクションを有効または無効にします。

RPGRPA ビット (マスタ MPU グループ A 読み出し保護)

RPGRPA ビットは、マスタ MPU グループ A によるメモリバス 4 の読み出しに対して、メモリプロテクションを有効または無効にします。

WPGRPA ビット (マスタ MPU グループ A 書き込み保護)

WPGRPA ビットは、マスタ MPU グループ A によるメモリバス 4 の書き込みに対して、メモリプロテクションを有効または無効にします。

14.5.1.3 SMPUP0BIU : 内部周辺バス 1 アクセスコントロールレジスタ

Base address: RMPU = 0x4000_0000

Offset address: 0xC20

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	WPGR PA	RPGR PA	WPCP U	RPCP U
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	RPCPU	CPU 読み出し保護 0: メモリプロテクションは無効 1: メモリプロテクションは有効	R/W
1	WPCPU	CPU 書き込み保護 0: メモリプロテクションは無効 1: メモリプロテクションは有効	R/W
2	RPGRPA	マスタ MPU グループ A 読み出し保護 0: メモリプロテクションは無効 1: メモリプロテクションは有効	R/W
3	WPGRPA	マスタ MPU グループ A 書き込み保護 0: メモリプロテクションは無効 1: メモリプロテクションは有効	R/W
15:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

RPCPU ビット (CPU 読み出し保護)

RPCPU ビットは、CPU (システムバス) による内部周辺バス 1 (CPU 周辺、システム制御) の読み出しに対してメモリプロテクションを有効または無効にします。

WPCPU ビット (CPU 書き込み保護)

WPCPU ビットは、CPU (システムバス) による内部周辺バス 1 (CPU 周辺、システム制御) の書き込みに対してメモリプロテクションを有効または無効にします。

RPGRPA ビット (マスタ MPU グループ A 読み出し保護)

RPGRPA ビットは、マスタ MPU グループ A による内部周辺バス 1 の読み出しに対して、メモリプロテクションを有効または無効にします。

WPGRPA ビット (マスタ MPU グループ A 書き込み保護)

WPGRPA ビットは、マスタ MPU グループ A による内部周辺バス 1 の書き込みに対して、メモリプロテクションを有効または無効にします。

14.5.1.4 SMPUP2BIU : 内部周辺バス 3 アクセスコントロールレジスタ

Base address: RMPU = 0x4000_0000

Offset address: 0xC24

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	WPGR PA	RPGR PA	WPCP U	RPCP U
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	RPCPU	CPU 読み出し保護 0: メモリプロテクションは無効 1: メモリプロテクションは有効	R/W
1	WPCPU	CPU 書き込み保護 0: メモリプロテクションは無効 1: メモリプロテクションは有効	R/W
2	RPGRPA	マスタ MPU グループ A 読み出し保護 0: メモリプロテクションは無効 1: メモリプロテクションは有効	R/W
3	WPGRPA	マスタ MPU グループ A 書き込み保護 0: メモリプロテクションは無効 1: メモリプロテクションは有効	R/W
15:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

RPCPU ビット (CPU 読み出し保護)

RPCPU ビットは、CPU による内部周辺バス 3 の読み出しに対して、メモリプロテクションを有効または無効にします。

WPCPU ビット (CPU 書き込み保護)

WPCPU ビットは、CPU による内部周辺バス 3 の書き込みに対して、メモリプロテクションを有効または無効にします。

RPGRPA ビット (マスタ MPU グループ A 読み出し保護)

RPGRPA ビットは、マスタ MPU グループ A による内部周辺バス 3 の読み出しに対して、メモリプロテクションを有効または無効にします。

WPGRPA ビット (マスタ MPU グループ A 書き込み保護)

WPGRPA ビットは、マスタ MPU グループ A による内部周辺バス 3 の書き込みに対して、メモリプロテクションを有効または無効にします。

14.5.1.5 SMPUP6BIU : 内部周辺バス 7 アクセスコントロールレジスタ

Base address: RMPU = 0x4000_0000

Offset address: 0xC28

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	WPGR PA	RPGR PA	WPCP U	RPCP U
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	RPCPU	CPU 読み出し保護 0: メモリプロテクションは無効 1: メモリプロテクションは有効	R/W
1	WPCPU	CPU 書き込み保護 0: メモリプロテクションは無効 1: メモリプロテクションは有効	R/W
2	RPGRPA	マスタ MPU グループ A 読み出し保護 0: メモリプロテクションは無効 1: メモリプロテクションは有効	R/W
3	WPGRPA	マスタ MPU グループ A 書き込み保護 0: メモリプロテクションは無効 1: メモリプロテクションは有効	R/W
15:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

RPCPU ビット (CPU 読み出し保護)

RPCPU ビットは、CPU による内部周辺バス 7 の読み出しに対してメモリプロテクションを有効または無効にします。

WPCPU ビット (CPU 書き込み保護)

WPCPU ビットは、CPU による内部周辺バス 7 の書き込みに対してメモリプロテクションを有効または無効にします。

RPGRPA ビット (マスタ MPU グループ A 読み出し保護)

RPGRPA ビットは、マスタ MPU グループ A による内部周辺バス 7 の読み出しに対してメモリプロテクションを有効または無効にします。

WPGRPA ビット (マスタ MPU グループ A 書き込み保護)

WPGRPA ビットは、マスタ MPU グループ A による内部周辺バス 7 の書き込みに対してメモリプロテクションを有効または無効にします。

14.5.1.6 SMPUFBIU : 内部周辺バス 9 アクセスコントロールレジスタ

Base address: RMPU = 0x4000_0000

Offset address: 0xC14

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	WPGR PA	RPGR PA	WPCP U	RPCP U
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	RPCPU	CPU 読み出し保護 0: メモリプロテクションは無効 1: メモリプロテクションは有効	R/W
1	WPCPU	CPU 書き込み保護 0: メモリプロテクションは無効 1: メモリプロテクションは有効	R/W
2	RPGRPA	マスタ MPU グループ A 読み出し保護 0: メモリプロテクションは無効 1: メモリプロテクションは有効	R/W
3	WPGRPA	マスタ MPU グループ A 書き込み保護 0: メモリプロテクションは無効 1: メモリプロテクションは有効	R/W
15:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

RPCPU ビット (CPU 読み出し保護)

RPCPU ビットは、CPU (システムバス) による内部周辺バス 9 (フラッシュメモリ制御) の読み出しに対してメモリプロテクションを有効または無効にします。

WPCPU ビット (CPU 書き込み保護)

WPCPU ビットは、CPU (システムバス) による内部周辺バス 9 (フラッシュメモリ制御) の書き込みに対してメモリプロテクションを有効または無効にします。

RPGRPA ビット (マスタ MPU グループ A 読み出し保護)

RPGRPA ビットは、マスタ MPU グループ A による内部周辺バス 9 の読み出しに対して、メモリプロテクションを有効または無効にします。

WPGRPA ビット (マスタ MPU グループ A 書き込み保護)

WPGRPA ビットは、マスタ MPU グループ A による内部周辺バス 9 の書き込みに対して、メモリプロテクションを有効または無効にします。

14.5.1.7 SMPUCTL : バススレーブ MPU コントロールレジスタ

Base address: RMPU = 0x4000_0000

Offset address: 0xC00

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	KEY[7:0]								—	—	—	—	—	—	PROTECT	OAD
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	OAD	検出後の動作 0: ノンマスカブル割り込み 1: リセット	R/W
1	PROTECT	レジスタの保護 0: バススレーブ MPU レジスタの書き込みを許可 1: バススレーブ MPU レジスタの書き込みを禁止 (読み出しは可能)	R/W
7:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15:8	KEY[7:0]	キーコード OAD ビットと PROTECT ビットへの書き込みを許可または禁止します。	R/W(注1)

注 1. 書き込みデータは保持されません。

OAD ビット (検出後の動作)

OAD ビットは、バススレーブ MPU によって保護領域へのアクセスが検出されたとき、リセットまたはノンマスカブル割り込みのどちらかを発生させます。OAD ビットを同時に設定する際は、ハーフワードアクセスを使用して KEY[7:0] ビットに 0xA5 を書き込んでください。

PROTECT ビット (レジスタの保護)

PROTECT ビットは、下記のレジスタへの書き込みを許可または禁止します。SMPUCTL.PROTECT ビットは下記のレジスタを制御します。

- SMPUMBIU
- SMPUFBIU
- SMPUSRAM0
- SMPUP0BIU
- SMPUP2BIU
- SMPUP6BIU

PROTECT ビットを設定する際は、ハーフワードアクセスを使用して同時に KEY[7:0] ビットに 0xA5 を書き込んでください。

KEY[7:0] ビット (キーコード)

KEY[7:0] ビットは、OAD ビットと PROTECT ビットへの書き込みを許可または禁止します。OAD ビットと PROTECT ビットへ同時に書き込む際は、KEY[7:0] ビットに 0xA5 を書き込んでください。他の値を書き込む際は、OAD ビットと PROTECT ビットは更新されません。KEY[7:0] ビットは読むと常に 0x00 が読み出されます。

14.5.2 機能説明

14.5.2.1 メモリプロテクション

バススレーブ MPU は、各アクセスコントロールレジスタに設定されたアクセス制御情報を用いて、スレーブに対するアクセスを監視する機能です。保護領域に対するアクセスが検出されると、バススレーブ MPU はメモリプロテクションエラーを発生させます。

バススレーブ MPU は、アクセスコントロールレジスタ (SMPUMBIU, SMPUFBIU, SMPUSRAM0, SMPUP0BIU, SMPUP2BIU, SMPUP6BIU) の書き込み保護 (WPCPU または WPGRPA) ビットまたは読み出し保護 (RPCPU または RPGRPA) ビットに 1 を書き込むことで有効になります。

14.5.2.2 レジスタの保護

バススレーブ MPU 関連のレジスタは、SMPUCTL レジスタの PROTECT ビットで保護することが可能です。

14.5.2.3 メモリプロテクションエラー

保護領域に対するアクセスが検出されると、バススレーブ MPU はメモリプロテクションエラーを発生させます。メモリプロテクションエラーは、OAD ビットによってノンマスカブル割り込みまたはリセットのいずれかを選択できます。

ノンマスカブル割り込みの状態は ICU.NMISR.BUSSST フラグに示されます。詳細は、「[12. 割り込みコントロールユニット \(ICU\)](#)」を参照してください。リセットの状態は SYSTEM.RSTSR1.BUSSRF フラグに示されます。詳細は、「[5. リセット](#)」を参照してください。

14.6 セキュリティ MPU

本 MCU はセキュリティ MPU を内蔵しており、コードフラッシュメモリ、SRAM および 2 つのセキュリティ機能を含む 4 つのセキュア領域があります。セキュア領域は、非セキュアプログラムによるアクセスから保護できます。非セキュアプログラムは保護領域にアクセスできません。

[表 14.8](#) にセキュリティ MPU の仕様を、[図 14.10](#) にセキュリティ MPU のブロック図を示します。

表 14.8 セキュリティ MPU の仕様

項目	内容
セキュリティ領域	コードフラッシュメモリ、SRAM、2 つのセキュリティ機能
保護領域	0x0000_0000~0xFFFF_FFFF
領域数	プログラムカウンタ : 2 領域 データアクセス : 4 領域
各領域のアドレス指定	領域の開始アドレスと終了アドレスを設定
各領域のメモリプロテクション有効または無効設定	対応する領域に対し有効または無効を設定




図 14.10 セキュリティ MPU のブロック図

14.6.1 レジスタの説明（オプション設定メモリ）

セキュリティ MPU のすべてのレジスタは、オプション設定メモリです。オプション設定メモリとは、リセット後のマイコンの状態を選択するために利用可能な一連のレジスタを指します。オプション設定メモリはフラッシュメモリに配置されます。

14.6.1.1 SECMPUPCSn : セキュリティ MPU プログラム開始アドレスレジスタ n (n = 0, 1)

Address: 0x0000_0408/0x0000_2408^(注1) (n = 0), 0x0000_0410/0x0000_2410^(注1) (n = 1)

Bit position: 31

0

Bit field:

SECMPUPCS[31:0]

Value after reset:

ユーザー設定値

注 1. ブートスワップ設定時に、本レジスタのアドレスは変わります。

ビット	シンボル	機能	R/W
31:0	SECMPUPCS[31:0]	領域開始アドレス 領域判定に使用する領域開始アドレス。値の範囲は 0x0000_0000~0x000F_FFFC または 0x1FF0_0000~0x200F_FFFC です（予約領域を除く）。 下位 2 ビットは読むと 0 が読めます。コードフラッシュに書き込む場合、下位 2 ビットは 0 としてください。	R/W

SECMPUPCSn レジスタと SECMPUPCEn レジスタは、コードフラッシュメモリのセキュリティフェッチ領域のアドレス (0x0000_0000~0x000F_FFFF、予約領域を除く) または SRAM のセキュリティフェッチ領域のアドレス (0x1FF0_0000~0x200F_FFFF、予約領域を除く) を指定します。

セキュアプログラムは、SECMPUPCSn レジスタおよび SECMPUPCEn レジスタで定義されたメモリ空間で実行され、SECMPUSm レジスタおよび SECMPUEm レジスタ (m = 0~3) で指定されたセキュアデータにアクセスできます。

14.6.1.2 SECMPUPCEn : セキュリティ MPU プログラム終了アドレスレジスタ n (n = 0, 1)

Address: 0x0000_040C/0x0000_240C^(注1) (n = 0), 0x0000_0414/0x0000_2414^(注1) (n = 1)

Bit position: 31

0

Bit field:

SECMPUPCE[31:0]

Value after reset:

ユーザー設定値

注 1. ブートスワップ設定時に、本レジスタのアドレスは変わります。

ビット	シンボル	機能	R/W
31:0	SECMPUPCE[31:0]	領域終了アドレス 領域判定に使用する領域終了アドレス。値の範囲は 0x0000_0003~0x000F_FFFF または 0x1FF0_0003~0x200F_FFFF です (予約領域を除く)。 下位 2 ビットは読むと 1 が読めます。コードフラッシュに書き込む場合、下位 2 ビットは 1 としてください。	R/W

14.6.1.3 SECMPUS0 : セキュリティ MPU 領域 0 開始アドレスレジスタ

Address: 0x0000_0418/0x0000_2418^(注1)

Bit position: 31

23

0

Bit field:

SECMPUS[23:0]

Value after reset:

0 0 0 0 0 0 0 0

ユーザー設定値

注 1. ブートスワップ設定時に、本レジスタのアドレスは変わります。

ビット	シンボル	機能	R/W
23:0	SECMPUS[23:0]	領域開始アドレス 領域判定に使用する領域開始アドレス。値の範囲は 0x0000_0000~0x000F_FFFC です (予約領域を除く)。 下位 2 ビットは読むと 0 が読めます。コードフラッシュに書き込む場合、下位 2 ビットは 0 としてください。	R/W
31:24	—	読むと 0 が読めます。コードフラッシュに書き込む場合、0 としてください。	R/W

SECMPUS0 レジスタと SECMPUE0 レジスタは、コードフラッシュメモリのセキュアプログラムとデータのアドレス (0x0000_0000~0x000F_FFFF、予約領域を除く) を指定します。SECMPUS0 レジスタと SECMPUE0 レジスタで定義されたメモリ空間は、SECMPUPCSn レジスタと SECMPUPCEn レジスタ (n = 0, 1) で設定されたセキュアプログラムからのみアクセス可能です。

なお、ベクタテーブルは設定禁止です。

14.6.1.4 SECMPUE0 : セキュリティ MPU 領域 0 終了アドレスレジスタ

Address: 0x0000_041C/0x0000_241C^(注1)

Bit position: 31

23

0

Bit field:

SECMPUE[23:0]

Value after reset:

0 0 0 0 0 0 0 0

ユーザー設定値

注 1. ブートスワップ設定時に、本レジスタのアドレスは変わります。

ビット	シンボル	機能	R/W
23:0	SECMPE[23:0]	領域終了アドレス 領域判定に使用する領域終了アドレス。値の範囲は 0x0000_0003~0x000F_FFFF です（予約領域を除く）。 下位 2 ビットは読むと 1 が読めます。コードフラッシュに書き込む場合、下位 2 ビットは 1 としてください。	R/W
31:24	—	読むと 0 が読めます。コードフラッシュに書き込む場合、0 としてください。	R/W

14.6.1.5 SECMPUS1: セキュリティ MPU 領域 1 開始アドレスレジスタ

Address: 0x0000_0420/0x0000_2420^(注1)

Bit position: 31

0

Bit field:

SECMPUS[31:0]

Value after reset:

ユーザー設定値

注 1. ブートスワップ設定時に、本レジスタのアドレスは変わります。

ビット	シンボル	機能	R/W
31:0	SECMPUS[31:0]	領域開始アドレス 領域判定に使用する領域開始アドレス。値の範囲は 0x1FF0_0000~0x200F_FFFC です（予約領域を除く）。 下位 2 ビットは読むと 0 が読めます。コードフラッシュに書き込む場合、下位 2 ビットは 0 としてください。	R/W

SECMPUS1 レジスタと SECMPE1 レジスタは、SRAM のセキュリティプログラムとデータのアドレス (0x1FF0_0000~0x200F_FFFF、予約領域を除く) を指定します。

SECMPUS1 レジスタと SECMPE1 レジスタで定義されたメモリ空間は、SECMPUPCSn レジスタと SECMPUPCEn レジスタ (n = 0, 1) で設定されたセキュアプログラムからのみアクセス可能です。

なお、スタック領域やベクタテーブルは設定禁止です。

14.6.1.6 SECMPUE1: セキュリティ MPU 領域 1 終了アドレスレジスタ

Address: 0x0000_0424/0x0000_2424^(注1)

Bit position: 31

0

Bit field:

SECMPUE[31:0]

Value after reset:

ユーザー設定値

注 1. ブートスワップ設定時に、本レジスタのアドレスは変わります。

ビット	シンボル	機能	R/W
31:0	SECMPUE[31:0]	領域終了アドレス 領域判定に使用する領域終了アドレス。値の範囲は 0x1FF0_0003~0x200F_FFFF です（予約領域を除く）。 下位 2 ビットは読むと 1 が読めます。コードフラッシュに書き込む場合、下位 2 ビットは 1 としてください。	R/W

14.6.1.7 SECMPUS2: セキュリティ MPU 領域 2 開始アドレスレジスタ

Address: 0x0000_0428/0x0000_2428^(注1)

Bit position: 31

0

Bit field:

SECMPUS[31:0]

Value after reset:

ユーザー設定値

注 1. ブートスワップ設定時に、本レジスタのアドレスは変わります。

ビット	シンボル	機能	R/W
31:0	SECMPUS[31:0]	領域開始アドレス 領域判定に使用する領域開始アドレス。値の範囲は 0x400C_0000~0x400D_FFFC および 0x4010_0000~0x407F_FFFC です。 下位 2 ビットは読むと 0 が読めます。コードフラッシュに書き込む場合、下位 2 ビットは 0 としてください。	R/W

SECMPUS2 レジスタと SECMPUE2 レジスタは、セキュリティ機能のセキュア領域 (0x400C_0000~0x400D_FFFF および 0x4010_0000~0x407F_FFFF) を指定します。SECMPUS2 レジスタと SECMPUE2 レジスタで定義されたメモリ空間は、SECMPUPCSn レジスタと SECMPUPCEn レジスタ (n = 0, 1) で設定されたセキュアプログラムからのみアクセス可能です。

14.6.1.8 SECMPUE2 : セキュリティ MPU 領域 2 終了アドレスレジスタ

Address: 0x0000_042C/0x0000_242C(注1)

Bit position: 31

0

Bit field:

SECMPUE[31:0]

Value after reset:

ユーザー設定値

注 1. ブートスワップ設定時に、本レジスタのアドレスは変わります。

ビット	シンボル	機能	R/W
31:0	SECMPUE[31:0]	領域終了アドレス 領域終了を判定するアドレス。値の範囲は 0x400C_0003~0x400D_FFFF および 0x4010_0003~0x407F_FFFF です。 下位 2 ビットは読むと 1 が読めます。コードフラッシュに書き込む場合、下位 2 ビットの書き込み値は 1 としてください。	R/W

14.6.1.9 SECMPUS3 : セキュリティ MPU 領域 3 開始アドレスレジスタ

Address: 0x0000_0430/0x0000_2430(注1)

Bit position: 31

0

Bit field:

SECMPUS3[31:0]

Value after reset:

ユーザー設定値

注 1. ブートスワップ設定時に、本レジスタのアドレスは変わります。

ビット	シンボル	機能	R/W
31:0	SECMPUS3[31:0]	領域開始アドレス 領域判定に使用する領域開始アドレス。値の範囲は 0x400C_0000~0x400D_FFFC および 0x4010_0000~0x407F_FFFC です。 下位 2 ビットは読むと 0 が読めます。コードフラッシュに書き込む場合、下位 2 ビットは 0 としてください。	R/W

SECMPUS3 レジスタと SECMPUE3 レジスタは、セキュリティ機能のセキュア領域 (0x400C_0000~0x400D_FFFF および 0x4010_0000~0x407F_FFFF) を設定します。SECMPUS3 レジスタと SECMPUE3 レジスタで定義されたメモリ領域は、SECMPUPCSn レジスタと SECMPUPCEn レジスタ (n = 0, 1) で設定されたセキュリティプログラムからのみアクセス可能です。

14.6.1.10 SECMPUE3 : セキュリティ MPU 領域 3 終了アドレスレジスタ

Address: 0x0000_0434/0x0000_2434^(注1)

Bit position: 31

0

Bit field:

SECMPUE3[31:0]

Value after reset:

ユーザー設定値

注 1. ブートスワップ設定時に、本レジスタのアドレスは変わります。

ビット	シンボル	機能	R/W
31:0	SECMPUE3[31:0]	領域終了アドレス 領域判定に使用する領域終了アドレス。値の範囲は 0x400C_0003~0x400D_FFFF および 0x4010_0003~0x407F_FFFF です。 下位 2 ビットは読むと 1 が読めます。コードフラッシュに書き込む場合、下位 2 ビットは 1 としてください。	R/W

14.6.1.11 SECMPUAC : セキュリティ MPU アクセスコントロールレジスタ

Address: 0x0000_0438/0x0000_2438^(注1)

Bit position:

31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Bit field:

—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—

Value after reset:

1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

Bit position:

15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:

—	—	—	—	—	—	DISPC 1	DISPC 0	—	—	—	—	DIS3	DIS2	DIS1	DIS0

Value after reset:

1 1 1 1 1 1 ユーザー設定
値 1 1 1 1 ユーザー設定
値

注 1. ブートスワップ設定時に、本レジスタのアドレスは変わります。

ビット	シンボル	機能	R/W
0	DIS0	データ領域 0 保護 0: データ領域 0 は保護対象 1: データ領域 0 は保護対象外	R/W
1	DIS1	データ領域 1 保護 0: データ領域 1 は保護対象 1: データ領域 1 は保護対象外	R/W
2	DIS2	データ領域 2 保護 0: データ領域 2 は保護対象 1: データ領域 2 は保護対象外	R/W
3	DIS3	データ領域 3 保護 0: データ領域 3 は保護対象 1: データ領域 3 は保護対象外	R/W
7:4	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
8	DISPC0	プログラム領域 0 保護 0: プログラム領域 0 は保護対象 1: プログラム領域 0 は保護対象外	R/W
9	DISPC1	プログラム領域 1 保護 0: プログラム領域 1 は保護対象 1: プログラム領域 1 は保護対象外	R/W
15:10	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
31:16	—	読むと 1 が読めます。書く場合、1 としてください。	R/W

注. フラッシュメモリが消去されると、セキュリティ MPU の設定は無効になります。

注. セキュリティ MPU の有効/無効については、「14.6.2. メモリプロテクション」を参照してください。

DIS0 ビット (データ領域 0 保護)

DIS0 ビットは、セキュリティ MPU のデータ領域 0 を保護対象または保護対象外にします。セキュリティ MPU のデータ領域 0 を保護対象にすると、SECMPUS0 レジスタと SECMPUE0 レジスタで設定した範囲内のコードフラッシュメモリ領域がセキュアデータとなります。

DIS1 ビット (データ領域 1 保護)

DIS1 ビットは、セキュリティ MPU のデータ領域 1 を保護対象または保護対象外にします。セキュリティ MPU のデータ領域 1 を保護対象にすると、SECMPUS1 レジスタと SECMPUE1 レジスタで設定した範囲内の SRAM 領域がセキュアデータとなります。

DIS2 ビット (データ領域 2 保護)

DIS2 ビットは、セキュリティ MPU のデータ領域 2 を保護対象または保護対象外にします。セキュリティ MPU のデータ領域 2 を保護対象にすると、SECMPUS2 レジスタと SECMPUE2 レジスタで設定した範囲内のセキュリティ機能領域がセキュアデータとなります。

DIS3 ビット (データ領域 3 保護)

DIS3 ビットは、セキュリティ MPU のプログラム領域 3 を保護対象または保護対象外にします。セキュリティ MPU のデータ領域 3 を保護対象にすると、SECMPUS3 レジスタと SECMPUE3 レジスタで設定した範囲内のセキュリティ機能領域がセキュアデータとなります。

DISPC0 ビット (プログラム領域 0 保護)

DISPC0 ビットは、セキュリティ MPU のプログラム領域 0 を保護対象または保護対象外にします。セキュリティ MPU のプログラム領域 0 を保護対象にすると、SECMPUPCS0 レジスタと SECMPUPCE0 レジスタで設定した範囲内のコードフラッシュメモリ領域、または SRAM 領域がセキュアプログラムとなります。

DISPC1 ビット (プログラム領域 1 保護)

DISPC1 ビットは、セキュリティ MPU のプログラム領域 1 を保護対象または保護対象外にします。セキュリティ MPU のプログラム領域 1 を保護対象にすると、SECMPUPCS1 レジスタと SECMPUPCE1 レジスタで設定した範囲内のコードフラッシュメモリ領域、または SRAM 領域がセキュアプログラムとなります。

14.6.2 メモリプロテクション

セキュリティ MPU は、非セキュアプログラムからアクセスできないようにセキュリティ領域 (コードフラッシュメモリ、SRAM、セキュリティ機能) を保護します。保護領域に対するアクセスが検出されると、そのアクセスは無効になります。

セキュリティ MPU が有効の場合、セキュリティ MPU アクセスコントロールレジスタ (SECMPUAC) の DISPC0 ビットまたは DISPC1 ビットを 0 にする必要があります。さらに、セキュリティ MPU アクセスコントロールレジスタ (SECMPUAC) の DIS0、DIS1、DIS2、または DIS3 ビットを 0 にする必要があります。

セキュリティ MPU が無効の場合、セキュリティ MPU アクセスコントロールレジスタ (SECMPUAC) の DISPC0、DISPC1、DIS0、DIS1、DIS2、および DIS3 ビットをすべて 1 にする必要があります。

セキュリティ MPU アクセスコントロールレジスタ (SECMPUAC) の上記以外の設定を行わないでください。

セキュリティ MPU は、以下の条件下でアクセス保護を行います。

- セキュアデータが非セキュアプログラムからアクセスされる時
- セキュアデータが CPU 以外 (DTC) からアクセスされる時
- セキュアデータがデバッグからアクセスされる時

セキュアデータがセキュアプログラムのみからアクセスされる時

注. セキュアプログラム :

SECMPUPCS0 と SECMPUPCE0 で設定された範囲内にあるコードフラッシュまたは SRAM の領域
SECMPUPCS1 と SECMPUPCE1 で設定された範囲内にあるコードフラッシュまたは SRAM の領域

非セキュアプログラム :

セキュアプログラム領域外の全領域

セキュアデータ :

SECMPUS0 レジスタと SECMPUE0 レジスタで設定した範囲内にあるコードフラッシュ領域

SECMPUS1 と SECMPUE1 で設定された範囲内にある SRAM 領域
 SECMPUS2 と SECMPUE2 で設定された範囲内にあるセキュリティ機能領域
 SECMPUS3 と SECMPUE3 で設定された範囲内にあるセキュリティ機能領域




図 14.11 セキュリティ MPU の使用例

14.7 使用上の注意事項

14.7.1 デバッガ使用時の注意事項

セキュリティ MPU が有効であると、メモリのデバッグはできません。プログラムをデバッグする時は、セキュリティ MPU を無効にして、SECMPUAC レジスタが 0xFFFF_FFFF であるときにのみ、OCD デバッグが有効です。

14.8 参考資料

1. ARM®v8-M Architecture Reference Manual (ARM DDI 0553B.a)
2. ARM® Cortex®-M23 Processor Technical Reference Manual (ARM DDI 0550C)
3. ARM® Cortex®-M23 Processor User Guide (ARM DUI 0963B)

15. データトランスファコントローラ (DTC)

15.1 概要

データトランスファコントローラ (DTC) は、割り込み要求によって起動するとデータ転送を行います。

表 15.1 に DTC の仕様を、図 15.1 に DTC のブロック図を示します。

表 15.1 DTC の仕様

項目	内容
転送モード	- ノーマル転送モード 1 回の起動で 1 データを転送 - リピート転送モード 1 回の起動で 1 データを転送 リピートサイズ分のデータを転送すると転送開始時のアドレスに復帰 リピート転送の最大回数は 256 回で、最大データ転送サイズは 256 × 32 ビット (1024 バイト) - ブロック転送モード 1 回の起動で 1 ブロックを転送 最大ブロックサイズは 256 × 32 ビット = 1024 バイト
転送チャンネル	- 割り込み要因に対応するチャンネルの転送が可能 (ICU からの DTC 起動要求で転送) 1 つの起動要因に対して複数のデータ単位を転送可能 (チェーン転送) - チェーン転送は「カウンタが 0 のとき実施」または「毎回実施」のいずれかを選択可能
転送空間	0x0000_0000~0xFFFF_FFFF のうち、予約領域と UARTA レジスタを除く 4 GB の領域
データ転送単位	1 データ単位 : 1 バイト (8 ビット)、1 ハーフワード (16 ビット)、1 ワード (32 ビット) 1 ブロックサイズ : 1~256 データ
CPU 割り込み要因	- DTC を起動した割り込み、または DTC_COMPLETE で CPU への割り込み要求を発生可能 1 回のデータ転送後に CPU への割り込み要求を発生可能 - 指定したデータ数のデータ転送終了後に CPU への割り込み要求を発生可能
イベントリンク機能	1 回のデータ転送後 (ブロックの場合は 1 ブロック転送後)、イベントリンク要求を発生
リードスキップ	転送情報のリードスキップを実行可能
ライトバックスキップ	転送元アドレスまたは転送先アドレスが固定の場合、ライトバックスキップを実行可能
モジュールストップ機能	モジュールストップ状態の設定が可能




図 15.1 DTCのブロック図

DTC と NVIC (CPU 内) の接続関係については、「12. 割り込みコントローラユニット (ICU)」の「12.1. 概要」を参照してください。

15.2 レジスタの説明

MRA、MRB、SAR、DAR、CRA、CRB は、すべて DTC の内部レジスタであり、CPU から直接アクセスすることはできません。これら DTC 内部レジスタの設定値は、SRAM 領域に転送情報として配置されます。起動要求が発生すると、DTC は SRAM 領域から転送情報を読み出して、それを DTC の内部レジスタに設定します。データ転送の終了後、内部レジスタの内容は転送情報として SRAM 領域にライトバックされます。

15.2.1 MRA : DTC モードレジスタ A

Base address: DTCVBR

Offset address: 0x03 + 0x4 × ベクタ番号

(CPU から直接アクセス不可。「15.3.1. 転送情報の配置と DTC ベクタテーブル」を参照してください。)

Bit position: 7 6 5 4 3 2 1 0

Bit field:	MD[1:0]	SZ[1:0]	SM[1:0]	—	—

Value after reset: x x x x x x x x

ビット	シンボル	機能	R/W
1:0	—	読み出し値は不定です。書く場合、0としてください。リセット後の値は不定値です。	—
3:2	SM[1:0]	転送元アドレスアドレッシングモード 0 0: SAR レジスタはアドレス固定 (SAR レジスタへのライトバックをスキップ) 0 1: SAR レジスタはアドレス固定 (SAR レジスタへのライトバックをスキップ) 1 0: 転送後 SAR レジスタをインクリメント: SZ[1:0]ビットが 00b のとき+1 SZ[1:0]ビットが 01b のとき+2 SZ[1:0]ビットが 10b のとき+4 1 1: 転送後 SAR レジスタをデクリメント: SZ[1:0]ビットが 00b のとき-1 SZ[1:0]ビットが 01b のとき-2 SZ[1:0]ビットが 10b のとき-4	—
5:4	SZ[1:0]	DTC データトランスファサイズ 0 0: バイト (8 ビット) 転送 0 1: ハーフワード (16 ビット) 転送 1 0: ワード (32 ビット) 転送 1 1: 設定禁止	—
7:6	MD[1:0]	DTC 転送モード選択 0 0: ノーマル転送モード 0 1: リピート転送モード 1 0: ブロック転送モード 1 1: 設定禁止	—

MRA レジスタは、CPU から直接アクセスすることはできません。CPU は SRAM 領域 (転送情報 (n) の開始アドレス+0x03) に MRA レジスタ設定値を設定します。DTC は、SRAM 領域 (転送情報 (n) の開始アドレス+0x03) から、MRA レジスタへ設定値を転送します。「15.3.1. 転送情報の配置と DTC ベクタテーブル」を参照してください。

15.2.2 MRB : DTC モードレジスタ B

Base address: DTCVBR

Offset address: 0x02 + 0x4 × ベクタ番号

(CPU から直接アクセス不可。「15.3.1. 転送情報の配置と DTC ベクタテーブル」を参照してください。)

Bit position: 7 6 5 4 3 2 1 0

Bit field:	CHNE	CHNS	DISEL	DTS	DM[1:0]	—	—

Value after reset: x x x x x x x x

ビット	シンボル	機能	R/W
1:0	—	読み出し値は不定です。書く場合、0としてください。リセット後の値は不定値です。	—

ビット	シンボル	機能	R/W
3:2	DM[1:0]	転送先アドレスアドレッシングモード 0 0: DAR レジスタはアドレス固定 (DAR レジスタへのライトバックをスキップ) 0 1: DAR レジスタはアドレス固定 (DAR レジスタへのライトバックをスキップ) 1 0: 転送後 DAR レジスタをインクリメント: MRA.SZ[1:0]ビットが 00b のとき+1 MRA.SZ[1:0]ビットが 10b のとき+4 MRA.SZ[1:0]ビットが 01b のとき+2 1 1: 転送後 DAR レジスタをデクリメント: MRA.SZ[1:0]ビットが 00b のとき-1 MRA.SZ[1:0]ビットが 01b のとき-2 MRA.SZ[1:0]ビットが 10b のとき-4	—
4	DTS	DTC 転送モード選択 0: 転送先にリピータ領域またはブロック領域を選択 1: 転送元にリピータ領域またはブロック領域を選択	—
5	DISEL	DTC 割り込み選択 0: 指定されたデータ転送の終了時、CPU への割り込み要求が発生 1: DTC データ転送のたびに、CPU への割り込み要求が発生	—
6	CHNS	DTC チェーン転送選択 0: 連続してチェーン転送を行う 1: 転送カウンタが 1→0、または 1→CRAH となったときにのみチェーン転送を行う	—
7	CHNE	DTC チェーン転送許可 0: チェーン転送禁止 1: チェーン転送許可	—

MRB レジスタは、CPU から直接アクセスすることはできません。CPU は SRAM 領域（転送情報 (n) の開始アドレス+0x02）に MRB レジスタ設定値を設定します。DTC は、SRAM 領域（転送情報 (n) の開始アドレス+0x02）から、MRB レジスタへ設定値を転送します。「[15.3.1. 転送情報の配置と DTC ベクタテーブル](#)」を参照してください。

DM[1:0]ビット（転送先アドレスアドレッシングモード）

DM[1:0]ビットは DAR レジスタのアドレスを固定または転送後の DAR レジスタのインクリメント/デクリメントを指定します。

DTS ビット（DTC 転送モード選択）

DTS ビットはリピータ転送モードあるいはブロック転送モードにおいて、転送元または転送先をリピータ領域またはブロック領域に指定します。

DISEL ビット（DTC 割り込み選択）

DISEL ビットは CPU への割り込み要求を発生する条件を指定します。

CHNS ビット（DTC チェーン転送選択）

CHNS ビットはチェーン転送の条件を選択します。CHNE ビットが 0 のとき、CHNS ビットの設定は無視されます。チェーン転送の条件については、[表 15.3](#) を参照してください。

次の転送がチェーン転送の場合、指定した転送回数の終了判定も、起動要因フラグのクリアも行われず、CPU への割り込み要求は発生しません。

CHNE ビット（DTC チェーン転送許可）

CHNE ビットはチェーン転送を許可します。チェーン転送条件の選択は、CHNS ビットで行います。チェーン転送の詳細については、「[15.4.6. チェーン転送](#)」を参照してください。

CRAL と CRAH はリピート転送モードとブロック転送モードで使用されます。

CRA レジスタは、CPU から直接アクセスすることはできません。CPU は SRAM 領域（転送情報 (n) の開始アドレス+0x0E）に CRA レジスタ設定値を設定します。DTC は、SRAM 領域（転送情報 (n) の開始アドレス+0x0E）から、CRA レジスタへ設定値を転送します。「15.3.1. 転送情報の配置と DTC ベクタテーブル」を参照してください。

(1) ノーマル転送モード (MRA.MD[1:0] = 00b) の場合

ノーマル転送モードでは、CRA レジスタは 16 ビットの転送カウンタとして機能します。転送回数は、設定値が 0x0001 のときは 1 回、0xFFFF のときは 65535 回、0x0000 のときは 65536 回となります。CRA レジスタの値は、データ転送を 1 回行うたびにデクリメント (-1) されます。

(2) リピート転送モード (MRA.MD[1:0] = 01b) の場合

リピート転送モードでは、CRAH レジスタは転送回数を保持し、CRAL レジスタは 8 ビットの転送カウンタとして機能します。転送回数は、設定値が 0x01 のときは 1 回、0xFF のときは 255 回、0x00 のときは 256 回となります。CRAL レジスタの値は、データ転送を 1 回行うたびにデクリメント (-1) されます。0x00 に達すると、CRAH レジスタの値が CRAL レジスタへ転送されます。

(3) ブロック転送モード (MRA.MD[1:0] = 10b) の場合

ブロック転送モードでは、CRAH レジスタはブロックサイズを保持し、CRAL レジスタは 8 ビットのブロックサイズカウンタとして機能します。転送回数は、設定値が 0x01 のときは 1 回、0xFF のときは 255 回、0x00 のときは 256 回となります。CRAL レジスタの値は、データ転送を 1 回行うたびにデクリメント (-1) されます。0x00 に達すると、CRAH レジスタの値が CRAL レジスタへ転送されます。

15.2.6 CRB : DTC 転送カウントレジスタ B

Base address: DTCVBR

Offset address: 0x0C + 0x4 × ベクタ番号

(CPU から直接アクセス不可。「15.3.1. 転送情報の配置と DTC ベクタテーブル」を参照してください。)

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:																
Value after reset:	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x

CRB レジスタは、ブロック転送モードのブロック転送回数を指定するレジスタです。転送回数は、設定値が 0x0001 のときは 1 回、0xFFFF のときは 65535 回、0x0000 のときは 65536 回となります。CRB レジスタの値は、1 ブロックサイズの最終データ転送時にデクリメント (-1) されます。ノーマル転送モードまたはリピート転送モードを選択した場合、本レジスタは使用されず、設定値は無視されます。

CRB レジスタは CPU から直接アクセスすることはできません。CPU は SRAM 領域（転送情報 (n) の開始アドレス+0x0C）に CRB レジスタ設定値を設定します。DTC は、SRAM 領域（転送情報 (n) の開始アドレス+0x0C）から、CRB レジスタへ設定値を転送します。「15.3.1. 転送情報の配置と DTC ベクタテーブル」を参照してください。

15.2.7 DTCCR : DTC コントロールレジスタ

Base address: DTC = 0x4000_5400

Offset address: 0x00

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	RRS	—	—	—	—
Value after reset:	0	0	0	0	1	0	0	0

ビット	シンボル	機能	R/W
2:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
3	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
4	RRS	DTC 転送情報リードスキップ許可 0: 転送情報のリードスキップを行わない 1: ベクタ番号が一致したとき、転送情報のリードスキップを行う	R/W
7:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

RRS ビット (DTC 転送情報リードスキップ許可)

RRS ビットはベクタ番号が一致したとき、転送情報のリードスキップを許可します。DTC ベクタ番号は、前回起動時のベクタ番号と比較されます。ベクタ番号が一致し、かつ RRS ビットが 1 になっていると、転送情報の読み出しを行わずに DTC のデータ転送が行われます。ただし、前回の転送がチェーン転送のときは、RRS ビットの値にかかわらず転送情報の読み出しが行われます。

前回の転送がノーマル転送で転送カウンタ (CRA レジスタ) が 0 になっている場合と、ブロック転送で転送カウンタ (CRB レジスタ) が 0 になっている場合も、RRS ビットの値にかかわらず転送情報の読み出しが行われます。

15.2.8 DTCVBR : DTC ベクタベースアドレス

Base address: DTC = 0x4000_5400

Offset address: 0x04

Bit position: 31

0

Bit field:

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
31:0	n/a	DTC ベクタベースアドレス DTC ベクタベースアドレスを設定 (下位 10 ビットは 0 にしてください)	R/W

DTCVBR レジスタは、DTC ベクタテーブルのアドレス計算に用いられるベースアドレスを設定するレジスタです。0x0000_0000~0xFFFF_FFFF (4 GB) の範囲内で 1 KB 単位の設定が可能です。

15.2.9 DTCST : DTC モジュール起動レジスタ

Base address: DTC = 0x4000_5400

Offset address: 0x0C

Bit position: 7 6 5 4 3 2 1 0

Bit field:

—	—	—	—	—	—	—	DTCST

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	DTCST	DTC モジュール起動 0: DTC モジュール停止 1: DTC モジュール起動	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

DTCST ビット (DTC モジュール起動)

DTC が転送要求を受け付けられるようにするには、DTCST ビットを 1 にしてください。DTCST ビットを 0 にすると、新たな転送要求を受け付けません。データ転送中に 0 に書き換えた場合、受け付け済みの転送要求は処理が終了するまで有効です。

下記の状態へ遷移する際は、事前に DTCST ビットを 0 にする必要があります。

- モジュールストップ状態
- スリープモードへの遷移を伴わないソフトウェアスタンバイモード

これらの遷移については、「[15.9. 低消費電力機能](#)」と「[10. 低消費電力モード](#)」を参照してください。

15.2.10 DTCSTS : DTC ステータスレジスタ

Base address: DTC = 0x4000_5400

Offset address: 0x0E

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	ACT	—	—	—	—	—	—	—	VECN[7:0]							
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
7:0	VECN[7:0]	DTC アクティブベクタ番号モニタ DTC 転送動作中にその起動要因をベクタ番号で示します。 この値は、DTC 転送動作中 (ACT フラグが 1 の場合) にのみ有効です。	R
14:8	—	読むと 0 が読めます。	R
15	ACT	DTC アクティブフラグ 0: DTC 転送動作なし 1: DTC 転送動作中	R

VECN[7:0]ビット (DTC アクティブベクタ番号モニタ)

VECN[7:0]ビットは DTC 転送動作中に、その転送の起動要因をベクタ番号で示します。ACT フラグが 1 (DTC 転送動作中) であれば、読み出された VECN[7:0]ビットの値は有効であり、ACT フラグが 0 (DTC 転送動作なし) であれば、読み出された VECN[7:0]ビットの値は無効です。

ACT フラグ (DTC アクティブフラグ)

ACT フラグは DTC の転送動作状態を示します。

[1 になる条件]

- 転送要求によって DTC が起動したとき

[0 になる条件]

- 転送要求に対する DTC の転送が完了したとき

15.3 起動要因

DTC は割り込み要求によって起動します。ICU.IELSRn.DTCE ビットを 1 にすると、対応する割り込みによって DTC が起動します。ICU.IELSRn レジスタで設定されたセクタ出力番号 n ($n=0\sim31$) は、割り込みベクタ番号として定義されます。許可された割り込みに対して、各割り込みベクタ番号 n に対応した特定の DTC 割り込み要因が、ICU.IELSRn.IELS[4:0] ($n=0\sim31$) ビットによって選択されます。このビットの設定方法については、「[12. 割り込みコントローラユニット \(ICU\)](#)」の「[12.3.2. イベント番号](#)」を参照してください。ソフトウェアによる起動については、「[16.2.2. ELSEGRn : イベントリンクソフトウェアイベント発生レジスタ \$n\$ \(\$n=0, 1\$ \)](#)」を参照してください。

割り込みベクタ番号は DTC ベクタテーブル番号と同等です。DTC が起動要求を受け付けると、その要求に対する転送が終了するまで、新たな起動要求は優先順位にかかわらず受け付けません。DTC 転送中に複数の起動要求が発生した場合、転送の終了時点で最も優先順位の高い要求が受け付けられます。DTC モジュール起動ビット (DTCST.DTCST) が 0 の状態で、複数の起動要求が発生した場合、DTC は、その後このビットが 1 になったときに最も優先順位の高い要求を受け付けます。割り込みベクタ番号が小さいほど優先順位は高くなります。

1 回のデータ転送開始時 (チェーン転送の場合、連続した最後の転送時)、DTC は以下のように動作します。

- 指定した回数のデータ転送が終了すると、ICU.IELSRn.DTCE ビットが 0 になり、CPU に対して割り込み要求が発生する

- MRB.DISEL ビットが 1 の場合、データ転送完了時に CPU に対して割り込み要求が発生する
- 上記のいずれでもない場合、起動要因となった ICU.IELSRn.IR フラグはデータ転送開始時に 0 になる

15.3.1 転送情報の配置と DTC ベクタテーブル

DTC は、起動要因ごとにベクタテーブルから転送情報の開始アドレスを読み出して、このアドレスから始まる転送情報を読み出します。

ベクタテーブルのベースアドレス（開始アドレス）は、下位 10 ビットが 0 になるように配置する必要があります。DTC ベクタベースレジスタ (DTCVBR) を用いて、DTC ベクタテーブルのベースアドレスを設定してください。転送情報は SRAM 領域に配置します。SRAM 領域では、ベクタ番号 n を持つ転送情報 n の開始アドレスは、ベクタテーブルのベースアドレス + $4n$ 番地でなければいけません。

図 15.2 に DTC ベクタテーブルと転送情報の対応関係を示します。図 15.3 に SRAM 領域上の転送情報の配置を示します。




図 15.2 DTC ベクタテーブルと転送情報の対応関係




図 15.3 SRAM 領域上の転送情報の配置

15.4 動作説明

DTC は、転送情報に従ってデータを転送します。DTC を動作させるには、あらかじめ転送情報を SRAM 領域に格納しておく必要があります。DTC が起動すると、DTC はベクタ番号に対応する DTC ベクタを読み出します。次に DTC は、DTC ベクタが示す転送情報格納アドレスから転送情報を読み出して、データ転送を行います。データ転送後に、DTC は転送情報のライトバックを行います。転送情報を SRAM 領域に格納することで、任意のチャネル数のデータ転送が可能になります。

転送モードには、下記の 3 種類があります。

- ノーマル転送モード
- リピート転送モード
- ブロック転送モード

DTC は転送元アドレスを SAR レジスタ、転送先アドレスを DAR レジスタで指定します。これらのレジスタ値は、データの転送後、それぞれ個別にインクリメント、デクリメント、あるいはアドレス固定されます。

表 15.2 に DTC の転送モードを示します。

表 15.2 DTC の転送モード

転送モード	1 回の転送要求で転送可能なデータサイズ	メモリアドレスの増減	指定可能な転送回数
ノーマル転送モード	1 バイト (8 ビット) / 1 ハーフワード (16 ビット) / 1 ワード (32 ビット)	1、2、4 ずつインクリメントまたはデクリメント、あるいはアドレス固定	1~65536 回
リピート転送モード (注1)	1 バイト (8 ビット) / 1 ハーフワード (16 ビット) / 1 ワード (32 ビット)	1、2、4 ずつインクリメントまたはデクリメント、あるいはアドレス固定	1~256 回(注3)
ブロック転送モード (注2)	CRAH レジスタで指定したブロックサイズ (1~256 バイト / 1~256 ハーフワード (2~512 バイト) / 1~256 ワード (4~1024 バイト))	1、2、4 ずつインクリメントまたはデクリメント、あるいはアドレス固定	1~65536 回

注 1. 転送元または転送先のいずれかをリピート領域に設定します。

注 2. 転送元または転送先のいずれかをブロック領域に設定します。

注 3. 指定回数の転送終了後は、初期状態に戻り、動作を再開します。

MRB.CHNE ビットを 1 にすると、1 つの起動要因で複数転送またはチェーン転送が可能です。指定されたデータ転送終了時にチェーン転送を行う設定も可能です。

図 15.4 に DTC の動作フローチャートを示します。表 15.3 にチェーン転送の条件を示します。この表では、2 番目以降の転送に対する制御情報の組み合わせは省略されています。




図 15.4 DTC 動作フローチャート

表 15.3 チェーン転送の条件

第 1 転送				第 2 転送 ^(注3)				DTC 転送
CHNE ビット	CHNS ビット	DISEL ビット	転送カウンタ ^{(注1) (注2)}	CHNE ビット	CHNS ビット	DISEL ビット	転送カウンタ ^{(注1) (注2)}	
0	—	0	(1→0) 以外	—	—	—	—	第 1 転送で終了
0	—	0	(1→0)	—	—	—	—	第 1 転送で終了し CPU へ 割り込み要求
0	—	1	—	—	—	—	—	
1	0	—	—	0	—	0	(1→0) 以外	第 2 転送で終了
				0	—	0	(1→0)	第 2 転送で終了し CPU へ 割り込み要求
				0	—	1	—	
1	1	0	(1→*) 以外	—	—	—	—	第 1 転送で終了
1	1	—	(1→*)	0	—	0	(1→0) 以外	第 2 転送で終了
				0	—	0	(1→0)	第 2 転送で終了し CPU へ 割り込み要求
				0	—	1	—	
1	1	1	(1→*) 以外	—	—	—	—	第 1 転送で終了し CPU へ 割り込み要求

注 1. 使用する転送カウンタは、以下のように、各転送モードで異なります。

ノーマル転送モード：CRA レジスタ

リピート転送モード：CRAL レジスタ

ブロック転送モード：CRB レジスタ

注 2. 転送終了時のカウンタ動作は以下の通りです。

ノーマル転送モードとブロック転送モードでは (1→0)

リピート転送モードでは (1→CRAH)

表中の (1→*) は、これら両方の動作を表します。

注 3. 2 番目以降の転送に対してチェーン転送の選択が可能です。第 2 転送と CHNE ビットが 1 の組み合わせに対する条件は省略しています。

15.4.1 転送情報のリードスキップ機能

DTCCR.RRS ビットを設定することにより、ベクタアドレスと転送情報の読み出しをスキップできます。DTC 起動要求発生時に、今回の DTC ベクタ番号と前回起動時の DTC ベクタ番号が比較されます。ベクタ番号が一致し、かつ DTCCR.RRS ビットが 1 になっているときは、ベクタアドレスと転送情報の読み出しを行わずに DTC のデータ転送が行われます。ただし、前回の転送がチェーン転送の場合は、ベクタアドレスと転送情報が読み出されます。さらに、前回のノーマル転送中に転送カウンタ（CRA レジスタ）が 0 になっている場合と、前回のブロック転送中に転送カウンタ（CRB レジスタ）が 0 になっている場合も、DTCCR.RRS ビットの値にかかわらず転送情報の読み出しが行われます。図 15.12 に転送情報の読み出しがスキップされる場合の例を示します。

DTC ベクタテーブルと転送情報を更新する場合は、DTCCR.RRS ビットを 0 にして、DTC ベクタテーブルと転送情報を更新した後、DTCCR.RRS ビットを 1 に戻してください。DTCCR.RRS ビットをいったん 0 にすることによって、格納されていたベクタ番号が破棄されます。次の起動時には、更新された DTC ベクタテーブルと転送情報が読み出されます。

15.4.2 転送情報のライトバックスキップ機能

MRA.SM[1:0]ビットまたは MRB.DM[1:0]ビットを「アドレス固定」に設定すると、転送情報の一部はライトバックされません。表 15.4 に転送情報のライトバックスキップ条件と対応するレジスタを示します。CRA レジスタと CRB レジスタはライトバックされますが、MRA レジスタと MRB レジスタのライトバックはスキップされません。

表 15.4 転送情報ライトバックスキップ条件とライトバックスキップされるレジスタ

MRA.SM[1:0]ビット		MRB.DM[1:0]ビット		SAR レジスタ	DAR レジスタ
b3	b2	b3	b2		
0	0	0	0	スキップ	スキップ
0	0	0	1		
0	1	0	0		
0	1	0	1		
0	0	1	0	スキップ	ライトバック
0	0	1	1		
0	1	1	0		
0	1	1	1		
1	0	0	0	ライトバック	スキップ
1	0	0	1		
1	1	0	0		
1	1	0	1		
1	0	1	0	ライトバック	ライトバック
1	0	1	1		
1	1	1	0		
1	1	1	1		

15.4.3 ノーマル転送モード

ノーマル転送モードでは、1つの起動要因で、1バイト（8ビット）、1ハーフワード（16ビット）、1ワード（32ビット）のデータ転送が可能です。転送回数は1～65536回まで設定できます。転送元アドレスと転送先アドレスは、それぞれ個別に、インクリメント、デクリメント、または固定に設定できます。このモードでは指定回数の転送が終了すると、CPUへの割り込み要求を発生させることができます。

表 15.5 にノーマル転送モードのレジスタ機能を、図 15.5 にノーマル転送モードのメモリマップを示します。

表 15.5 ノーマル転送モードのレジスタ機能

レジスタ	機能	転送情報のライトバックによって書き戻される値
SAR	転送元アドレス	インクリメント／デクリメント／固定(注1)
DAR	転送先アドレス	インクリメント／デクリメント／固定(注1)
CRA	転送カウンタ A	CRA - 1
CRB	転送カウンタ B	更新なし

注 1. アドレス固定のとき、ライトバックはスキップされます。




図 15.5 ノーマル転送モードのメモリマップ (MRA.SM[1:0] = 10b, MRB.DM[1:0] = 10b, CRA = 0x0006)

15.4.4 リピート転送モード

このモードでは、1つの起動要因で、1バイト（8ビット）、1ハーフワード（16ビット）、または1ワード（32ビット）のデータ転送が可能です。MRB.DTSビットで、転送元と転送先のいずれかをリピート領域に指定する必要があります。転送回数は1～256回まで設定できます。指定回数の転送が終了すると、リピート領域に設定された方のアドレスレジスタは初期値に戻り、転送カウンタも初期値に戻ります。そして転送が繰り返されます。他方のアドレスレジスタは、連続してインクリメントまたはデクリメントされるか、あるいはアドレス固定になります。

リピート転送モードでは、転送カウンタ（CRALレジスタ）が0x00になると、CRALレジスタの値はCRAHレジスタで設定した値に更新されます。このため、転送カウンタが0x00にならないので、MRB.DISELビットが0になっていると、CPUへの割り込み要求は発生しません。指定されたデータ転送が終了したとき、CPUへの割り込みが発生します。

表 15.6 にリピート転送モードのレジスタ機能を、図 15.6 にリピート転送モードのメモリマップを示します。

表 15.6 リピート転送モードのレジスタ機能

レジスタ	機能	転送情報のライトバックによって書き戻される値	
		CRAL が 1 以外のとき	CRAL が 1 のとき
SAR	転送元アドレス	インクリメント／デクリメント／固定 ^(注1)	• (MRB.DTS = 0 のとき) インクリメント／デクリメント／固定^(注1) • (MRB.DTS = 1 のとき) SAR レジスタの初期値
DAR	転送先アドレス	インクリメント／デクリメント／固定 ^(注1)	• (MRB.DTS = 0 のとき) DAR レジスタの初期値 • (MRB.DTS = 1 のとき) インクリメント／デクリメント／固定^(注1)
CRAH	転送カウンタ保持	CRAH	CRAH
CRAL	転送カウンタ A	CRAL - 1	CRAH
CRB	転送カウンタ B	更新なし	更新なし

注 1. アドレス固定のとき、ライトバックはスキップされます。




図 15.6 リピート転送モードのメモリマップ (転送元をリピート領域に設定した場合) (MRA.SM[1:0] = 10b, MRB.DM[1:0] = 10b, CRAH = 0x04)

15.4.5 ブロック転送モード

このモードでは、1つの起動要因で1ブロックのデータ転送が可能です。MRB.DTS ビットで、転送元と転送先のいずれかをブロック領域に指定する必要があります。ブロックサイズは、1~256 バイト、1~256 ハーフワード (2~512 バイト)、または1~256 ワード (4~1024 バイト) に設定できます。指定された1ブロックの転送が終了すると、ブロックサイズカウンタ (CRAL レジスタ) と、ブロック領域に指定したアドレスレジスタ (MRB.DTS ビットが1のときは SAR レジスタ、MRB.DTS ビットが0のときは DAR レジスタ) は初期値に戻ります。他方のアドレスレジスタは、連続してインクリメントまたはデクリメントされるか、あるいはアドレス固定になります。

転送回数 (ブロック数) は、1~65536 まで指定可能です。指定回数のブロック転送が終了すると、CPU への割り込み要求を発生させることができます。

表 15.7 にブロック転送モードのレジスタ機能を、図 15.7 にブロック転送モードのメモリマップを示します。

表 15.7 ブロック転送モードのレジスタ機能

レジスタ	機能	転送情報のライトバックによって書き戻される値
SAR	転送元アドレス	(MRB.DTS = 0 のとき) インクリメント/デクリメント/固定(注1) (MRB.DTS = 1 のとき) SAR レジスタの初期値
DAR	転送先アドレス	(MRB.DTS = 0 のとき) DAR レジスタの初期値 (MRB.DTS = 1 のとき) インクリメント/デクリメント/固定(注1)
CRAH	ブロックサイズ保持	CRAH
CRAL	ブロックサイズカウンタ	CRAH
CRB	ブロック転送回数カウンタ	CRB - 1

注 1. アドレス固定のとき、ライトバックはスキップされます。




図 15.7 ブロック転送モードのメモリマップ

15.4.6 チェーン転送

MRB.CHNE ビットを 1 にすると、1 つの起動要因で複数のデータ転送を連続して行うチェーン転送が可能になります。MRB.CHNE ビットを 1 にして、MRB.CHNS ビットを 0 にした場合は、指定した転送回数の終了による CPU への割り込み要求も、MRB.DISEL = 1 による CPU への割り込み要求も発生しません。割り込み要求は、DTC データ転送のたびに CPU に送信されます。データ転送が、起動要因の ICU.IELSRn.IR フラグに影響を与えることはありません。

データ転送を定義するための SAR、DAR、CRA、CRB、MRA、および MRB レジスタは、それぞれ個別に設定可能です。図 15.8 にチェーン転送の動作を示します。




図 15.8 チェーン転送の動作

MRB.CHNE ビットと MRB.CHNS ビットを 1 にした場合、指定されたデータ転送終了時にのみチェーン転送を行います。リピート転送モードでも、指定されたデータ転送の終了時にチェーン転送が実行されます。チェーン転送の条件については、表 15.3 を参照してください。

15.4.7 動作タイミング

図 15.9～図 15.12 に示すタイミング図は、最小実行サイクル数を示しています。




図 15.9 動作タイミング例 (1) (ノーマル転送モード、リピート転送モードの場合)




図 15.10 動作タイミング例 (2) (ブロック転送モード、ブロックサイズ = 4 の場合)




図 15.11 動作タイミング例 (3) (チェーン転送の場合)




図 15.12 転送情報リードスキップ実行時の動作例（ベクタ、転送情報、転送先データが SRAM にあり、転送元データが周辺モジュールにある場合）

15.4.8 DTC の実行サイクル

表 15.8 に DTC の 1 回のデータ転送の実行サイクルを示します。各実行状態の順序については、「15.4.7. 動作タイミング」を参照してください。

表 15.8 DTC の実行サイクル

P: ブロックサイズ（CRAH および CRAL レジスタの初期設定値）

Cv: ベクタ転送情報格納先へのアクセスサイクル

Ci: 転送情報格納先アドレスへのアクセスサイクル

Cr: データリード先へのアクセスサイクル

Cw: データライト先へのアクセスサイクル

ベクタ読み出し、転送情報読み出し、データ転送読み出しの各列に記載の“+1”の単位と、内部動作の列に記載の“2”の単位は、いずれもシステムクロック (ICLK) です。

Cv、Ci、Cr、Cw は対応するアクセス先で異なります。それぞれのアクセス先に対するサイクル数については、「37. SRAM」、「38. フラッシュメモリ」および「13. バス」を参照してください。

システムクロックと周辺クロックの周波数比も考慮されています。

DTC の応答時間は、DTC の起動要因が検出されてから DTC 転送が始まるまでの時間です。

表 15.8 には、DTC の起動要因がアクティブになってから DTC データ転送が始まるまでの時間は含まれていません。

転送モード	ベクタ読み出し		転送情報読み出し		転送情報書き込み			データ転送		内部動作	
								読み出し	書き込み		
ノーマル	Cv + 1	0(注1)	4 × Ci + 1	0(注1)	3 × Ci + 1(注2)	2 × Ci + 1(注3)	Ci(注4)	Cr + 1	Cw + 1	2	0(注1)
リピート								Cr + 1	Cw + 1		
ブロック(注5)								P × Cr	P × Cw		

注 1. 転送情報がリードスキップされる場合

注 2. SAR レジスタと DAR レジスタがともにアドレス固定でない場合

注 3. SAR レジスタと DAR レジスタのいずれかがアドレス固定の場合

注 4. SAR レジスタと DAR レジスタがともにアドレス固定の場合

注 5. ブロックサイズが 2 以上の場合。ブロックサイズが 1 の場合は、ノーマル転送のサイクル数となります。

15.4.9 DTC のバス権解放タイミング

DTC は、転送情報の読み出し中はバス権を解放しません。転送情報の読み出しや書き込みが実施される前に、バスマスタ調停部によって決定された優先順位に従ってバス調停が行われます。バス調停については、「[13. バス](#)」を参照してください。

15.5 DTC の設定手順

DTC を使用する前に、DTC ベクタベースレジスタ (DTCVBR) を設定してください。ICU.IELSRn.IELS[4:0]ビットを 0 にしてください。また、NVIC で割り込みを禁止して、[表 15.9](#) に示す DTC の設定手順に従ってください。

表 15.9 DTC の設定手順

No.	手順	内容
1	DTCCR.RRS ビットを 0 に設定します。	DTCCR.RRS ビットを 0 にして、転送情報読み出しスキップフラグをリセットしてください。その後、DTC を起動している間、転送情報読み出しはスキップされません。転送情報を更新したときは、この設定を行ってください。
2	転送情報 (MRA, MRB, SAR, DAR, CRA, CRB) を設定します。	転送情報 (MRA, MRB, SAR, DAR, CRA, CRB) を SRAM 領域に配置してください。転送情報の設定は、「 15.2. レジスタの説明 」を参照してください。転送情報の配置方法は、「 15.3.1. 転送情報の配置と DTC ベクタテーブル 」を参照してください。
3	転送情報の先頭アドレスを DTC ベクタテーブルに設定します。	転送情報の先頭アドレスを DTC ベクタテーブルに設定してください。DTC ベクタテーブルの設定方法は、「 15.3.1. 転送情報の配置と DTC ベクタテーブル 」を参照してください。
4	DTCCR.RRS ビットを 1 に設定します。	DTCCR.RRS ビットを 1 にして、同一の割り込み要因による連続した DTC 起動を行う場合の 2 回目以降の転送情報読み出しサイクルをスキップできます。RRS ビットは 1 に設定できますが、DTC 転送中の設定は、次の転送から有効になります。
5	ICU.IELSRn.DTCE ビットを 1 にします。ICU.IELSRn.IELS[4:0]ビットを割り込み要因に設定します。この割り込みは NVIC で許可に設定する必要があります。	ICU.IELSRn.DTCE ビットを 1 にしてください。DTC をトリガする割り込み要因として、ICU.IELSRn.IELS[4:0]ビットを設定してください。この割り込みは NVIC で許可に設定してください。「 12. 割り込みコントローラユニット (ICU) 」の「 12.3.2. イベント番号 」を参照してください。
6	起動要因となる割り込みの許可ビットを 1 に設定します。	起動要因となる割り込みの許可ビットを 1 に設定してください。要因となる割り込みが発生すると、DTC が起動されます。割り込み要因許可ビットの設定については、起動要因となるモジュールの設定方法を参照してください。
7	DTCST.DTCST ビットを 1 にします。	DTC モジュール起動ビット (DTCST.DTCST) を 1 に設定してください。

注: DTCST.DTCST ビットの設定は、各起動要因の設定の後でなくても構いません。

15.6 DTC の使用例

15.6.1 ノーマル転送

ここでは、DTC の使用例として、SCI から 128 バイトのデータ受信を行う場合を示します。

(1) 転送情報の設定

MRA レジスタに、転送元アドレス固定 (MRA.SM[1:0] = 00b)、ノーマル転送モード (MRA.MD[1:0] = 00b)、およびバイト転送 (MRA.SZ[1:0] = 00b) を設定します。MRB レジスタには、転送先アドレスのインクリメント (MRB.DM[1:0] = 10b) と、1 回の割り込みで 1 回のデータ転送 (MRB.CHNE = 0、MRB.DISEL = 0) を設定します。MRB.DTS ビットは任意の値を設定できます。SAR レジスタには SCI の RDR レジスタのアドレス、DAR レジスタにはデータを格納する SRAM 領域の開始アドレス、CRA レジスタには 128 回 (0x0080) を設定します。CRB レジスタは任意の値を設定できます。

(2) DTC ベクタテーブルの設定

RXI 割り込み用の転送情報の開始アドレスを、DTC のベクタテーブルに設定します。

(3) ICU の設定と DTC モジュールの起動

ICU.IELSRn.DTCE ビットを 1 にします。また、SCI 割り込みとして ICU.IELSRn.IELS[4:0]ビットを設定します。この割り込みは NVIC で許可に設定する必要があります。DTCST.DTCST ビットを 1 にします。

(4) SCI の設定

SCI の SCR.RIE ビットを 1 にして SCIn_RXI (n = 0~2, 9) 割り込みを許可します。SCI の受信動作中に受信エラーが発生すると、受信が停止します。これに対処するため、CPU が受信エラー割り込みを受け付けられるような設定を使用してください。

(5) DTC 転送

SCI が 1 バイトのデータ受信を完了するごとに SCIn_RXI 割り込みが発生し、DTC が起動します。DTC によって、受信データが SCI の RDR レジスタから SRAM へ転送され、DAR レジスタのインクリメント、CRA レジスタのデクリメントが行われます。

(6) 割り込み処理

128 回のデータ転送が終了して CRA レジスタが 0 になると、CPU に対する SCIn_RXI 割り込み要求が発生します。割り込み処理ルーチンで終了処理を行ってください。

15.6.2 チェーン転送

ここでは、DTC のチェーン転送の例として、汎用 PWM タイマ (GPT) によってパルスを出力する場合を示します。チェーン転送を利用して、PWM タイマのコンペア値を転送し、GPT 用 PWM タイマの周期を変更することができます。

チェーン転送の最初の転送には、GPTm.GTCCRC レジスタ (m = 320, 164~169) への転送用にノーマル転送モードを指定します。チェーン転送の 2 番目の転送には、GPTm.GTCCRE レジスタ (m = 320, 164~169) への転送用にノーマル転送モードを指定します。チェーン転送の 3 番目の転送には、GPTm.GTPBR レジスタ (m = 320, 164~169) への転送用にノーマル転送モードを指定します。これは、起動要因のクリアや指定回数の転送終了時の割り込み発生が、チェーン転送の 3 番目の転送、すなわち MRB.CHNE = 0 のときの転送にのみ行われるからです。

以下の例では、DTC の起動要因として、GPT320.GTPR レジスタによるカウンタオーバーフロー割り込みの使用方法を説明します。

(1) 第 1 転送情報の設定

GPT320.GTCCRC レジスタへの転送を設定します。

1. MRA レジスタで、転送元アドレスのインクリメント (MRA.SM[1:0] = 10b) を選択します。
2. ノーマル転送モード (MRA.MD[1:0] = 00b) と、ワード転送 (MRA.SZ[1:0] = 10b) を設定します。
3. MRB レジスタで、転送先アドレスの固定 (MRB.DM[1:0] = 00b) を選択し、チェーン転送 (MRB.CHNE = 1, MRB.CHNS = 0) を設定します。
4. SAR レジスタにデータテーブルの先頭アドレスを設定します。
5. DAR レジスタに GPT320.GTCCRC レジスタのアドレスを設定します。
6. CRAH および CRAL レジスタにデータテーブルのサイズを設定します。CRB レジスタは任意の値を設定できます。

(2) 第 2 転送情報の設定

GPT320.GTCCRE レジスタへの転送を設定します。

1. MRA レジスタで、転送元アドレスのインクリメント (MRA.SM[1:0] = 10b) を選択します。
2. ノーマル転送モード (MRA.MD[1:0] = 00b) と、ワード転送 (MRA.SZ[1:0] = 10b) を設定します。
3. MRB レジスタで、転送先アドレスの固定 (MRB.DM[1:0] = 00b) を選択し、チェーン転送 (MRB.CHNE = 1, MRB.CHNS = 0) を設定します。
4. SAR レジスタにデータテーブルの先頭アドレスを設定します。
5. DAR レジスタに GPT320.GTCCRE レジスタのアドレスを設定します。
6. CRAH および CRAL レジスタにデータテーブルのサイズを設定します。CRB レジスタは任意の値を設定できます。

(3) 第3転送情報の設定

GPT320.GTPBR レジスタへの転送を設定します。

1. MRA レジスタで、転送元アドレスのインクリメント (MRA.SM[1:0] = 10b) を選択します。
2. ノーマル転送モード (MRA.MD[1:0] = 00b) と、ワード転送 (MRA.SZ[1:0] = 10b) を設定します。
3. MRB レジスタで、転送先アドレスの固定 (MRB.DM[1:0] = 00b) を選択し、1回の割り込みで1回のデータ転送 (MRB.CHNE = 0, MRB.DISEL = 0) を設定します。MRB.DTS ビットは任意の値を設定できます。
4. SAR レジスタにデータテーブルの先頭アドレスを設定します。
5. DAR レジスタに GPT320.GTPBR レジスタのアドレスを設定します。
6. CRA レジスタにデータテーブルのサイズを設定します。CRB レジスタは任意の値を設定できます。

(4) 転送情報の配置

GPT320.GTPBR レジスタへの転送で使用する転送情報は、GPT320.GTCCRC レジスタと GPT320.GTCCRE レジスタで使用する転送制御情報のすぐ後に配置します。

(5) DTC ベクタテーブルの設定

DTC ベクタテーブルで、GPT320.GTCCRC レジスタと GPT320.GTCCRE レジスタへの転送で使用する転送制御情報の開始アドレスを設定します。

(6) ICU の設定と DTC モジュールの起動

1. GPT320 カウンタオーバーフロー割り込みに対応する ICU.IELSRn.DTCE ビットを設定します。
2. ICU.IELSRn.IELS[4:0] ビットを設定して、GPT320 カウンタオーバーフローを指定します。
3. DTCST.DTCST ビットを 1 にします。

(7) GPT の設定

1. GTCCRA レジスタと GTCCRB レジスタがアウトプットコンペアレジスタとして動作できるように、GPT320.GTIOR レジスタを設定します。
2. GPT320.GTCCRA レジスタと GPT320.GTCCRB レジスタには、デフォルトの PWM タイマコンペア値を設定し、GPT320.GTCCRC レジスタと GPT320.GTCCRE レジスタには、次の PWM タイマコンペア値を設定します。
3. GPT320.GTPR レジスタには、デフォルトの PWM タイマ周期値を設定し、GPT320.GTPBR レジスタには、次の PWM タイマ周期値を設定します。
4. PmnPFS.PDR ビットを 1 にして、PmnPFS.PSEL[4:0] ビットを 00011b にします。

(8) GPT の起動

GPT320.GTSTR.CSTRT ビットを 1 にして、GPT320.GTCNT カウンタのカウント動作を開始します。

(9) DTC 転送

GPT320.GTPR レジスタで GPT320 カウンタオーバーフローが発生するたびに、次の PWM タイマコンペア値が GPT320.GTCCRC レジスタと GPT320.GTCCRE レジスタへ転送されます。また、次の PWM タイマ周期の設定値が GPT320.GTPBR レジスタへ転送されます。

(10) 割り込み処理

指定した回数の転送終了後（たとえば、GPT 転送用 CRA レジスタの値が 0 になると）、CPU に対して GPT320 カウンタオーバーフロー割り込み要求が発行されます。割り込み処理ルーチンで終了処理を行ってください。

15.6.3 転送カウンタ = 0 のときのチェーン転送

第2転送は第1転送の転送カウンタが 0 になったときにだけ実行されます。第1転送情報は第2転送が実行されるたびに繰り返し変更されます。チェーン転送によって、256 回以上のリピート転送が可能になります。

以下に、1 KB の入力バッファを構成する例を示します。入力バッファは下位アドレスが 0x00 から始まるように設定されています。図 15.13 に転送カウンタ = 0 のときのチェーン転送を示します。

1. 第 1 転送のデータ入力用にノーマル転送モードを設定します。以下のように設定してください。
 - (a) 転送元アドレス = 固定
 - (b) CRA = 0x0200 (512 回)
 - (c) MRB.CHNE = 1 (チェーン転送許可)
 - (d) MRB.CHNS = 1 (転送カウンタが 0 の場合のみチェーン転送を行う)
 - (e) MRB.DISEL = 0 (指定されたデータ転送の終了時、CPU への割り込み要求が発生)
2. 第 1 転送の転送先アドレスの 512 回ごとに、開始アドレスの上位 8 ビットアドレスを別の領域 (コードフラッシュメモリなど) に用意してください。たとえば、入力バッファを 0x8000~0x83FF にする場合は、0x82 と 0x80 を用意します。
3. 第 2 転送は以下のように設定してください。
 - (a) 第 1 転送の転送カウンタをリセットするため、リピート転送モード (転送元および転送先アドレスは固定) に設定
 - (b) 転送先として、第 1 転送情報領域の CAR レジスタを指定
 - (c) MRB.CHNE = 1 (チェーン転送許可)
 - (d) MRB.CHNS = 0 (連続チェーン転送を選択)
 - (e) MRB.DISEL = 0 (指定されたデータ転送の終了時、CPU への割り込み要求が発生)
 - (f) CRA = 0x0101 (転送回数は 1 回)
4. 第 3 転送は以下のように設定してください。
 - (a) 第 1 転送の転送先アドレスをリセットするため、リピート転送モード (転送元をリピート領域) に設定
 - (b) 転送先として、第 1 転送情報領域の DAR レジスタの上位 8 ビットを指定
 - (c) MRB.CHNE = 0 (チェーン転送禁止)
 - (d) MRB.DISEL = 0 (指定されたデータ転送の終了時、CPU への割り込み要求が発生)
 - (e) 入力バッファを 0x8000~0x83FF にした場合は、転送カウンタ = 2
5. 1 回の割り込みで、第 1 転送が 512 回実行されます。第 1 転送の転送カウンタが 0 になると、第 2 転送がスタートします。第 1 転送の転送カウンタを 0x0200 にしてください。第 1 転送の転送先アドレスの下位 8 ビット (転送カウンタ) は 0x0200 になっています。
6. 1 回の割り込みで、第 2 転送が 1 回実行されます。第 1 転送の転送カウンタが 0 になると、第 3 転送がスタートします。第 1 転送の転送先アドレスの上位 8 ビットを 0x82 にしてください。転送先アドレスの下位 8 ビットは 0x00、第 1 転送の転送カウンタは 0x0200 になっています。
7. 引き続き 1 回の割り込みで、第 1 転送用に指定された 512 回だけ、第 1 転送が実行されます。第 1 転送の転送カウンタが 0 になると、第 2 転送がスタートします。第 1 転送の転送カウンタを 0x0200 にしてください。第 1 転送の転送先アドレスの下位 8 ビット (転送カウンタ) は 0x0200 になっています。
8. 1 回の割り込みで、第 2 転送が 1 回実行されます。第 1 転送の転送カウンタが 0 になると、第 3 転送がスタートします。第 1 転送の転送先アドレスの上位 8 ビットを 0x80 にしてください。転送先アドレスの下位 8 ビットは 0x00、第 1 転送の転送カウンタは 0x0200 になっています。
9. 手順 5 と 8 が無限に繰り返されます。第 2 転送はリピート転送モードのため、CPU への割り込み要求は発生しません。




図 15.13 転送カウンタ = 0 のときのチェーン転送

15.7 割り込み

15.7.1 割り込み要因

DTC が指定された回数のデータ転送を完了したとき、または MRB.DISEL ビットが 1 の状態でデータ転送が完了したとき、DTC の起動要因によって CPU に対する割り込みが発生します。DTC の起動に起因する割り込み（チャンネルごと）とイベント信号 DTC_COMPLETE に起因する割り込み（全チャンネル共通）の 2 種類の割り込みが使用可能です。CPU に対する割り込みは、NVIC および ICU.IELSRn.IELSL[4:0] ビットの設定に従って制御されます。「12. 割り込みコントローラユニット (ICU)」を参照してください。DTC により決定される起動要因の優先順位は、割り込みベクタ番号が小さいほど高くなります。CPU への割り込みの優先順位は、NVIC の優先順位で決定されます。

15.8 イベントリンク

1 転送要求分の転送完了時に、DTC はイベントリンク要求を出力できます。

15.9 低消費電力機能

モジュールストップ状態、またはスリープモードへの遷移を伴わないソフトウェアスタンバイモードへ遷移する際は、事前に DTCST.DTCST ビットを 0 にしてください。その後、本節に示す動作を実行してください。SYSTEM.SNZCR.SNZDTCEN ビットを 1 にすると、DTC はスリープモードで利用可能です。「10. 低消費電力モード」を参照してください。

(1) モジュールストップ機能

MSTPCRA.MSTPA22 ビットに 1 を書き込むと、DTC のモジュールストップ機能が有効になります。MSTPCRA.MSTPA22 ビットに 1 を書き込むと、DTC 転送が動作中の場合は DTC 転送終了後にモジュールストップ

ブ状態へ遷移します。MSTPCRA.MSTPA22 ビットが 1 のときは、DTC のレジスタにアクセスしないでください。MSTPCRA.MSTPA22 ビットに 0 を書き込むと、DTC のモジュールストップ状態が解除されます。

(2) ソフトウェアスタンバイモード

「10.7.1. ソフトウェアスタンバイモードへの遷移」に記載された設定を使用してください。

WFI 命令実行時点で DTC 転送が動作中の場合、DTC 転送が終了してからソフトウェアスタンバイモードへ遷移します。

(3) スヌーズモード

ソフトウェアスタンバイモード時に、スヌーズ制御回路がスヌーズ要求を受信すると、MCU はスヌーズモードへ遷移します。「10.8.1. スヌーズモードへの遷移」を参照してください。スヌーズモード時の DTC の動作は、SYSTEM.SNZCR.SNZDTCEN ビットで選択できます。スヌーズモード時に DTC 動作を許可にする場合、ソフトウェアスタンバイモードへ遷移する前に、DTCST.DTCST ビットを 1 にしてください。DTC によってソフトウェアスタンバイモードへ復帰させるには、SYSTEM.SNZEDCR0.DTCZRED ビットまたは SYSTEM.SNZEDCR0.DTCNZRED ビットを 1 にしてください。「10.8.3. スヌーズモードからソフトウェアスタンバイモードへの復帰」を参照してください。SYSTEM.SNZEDCR0.DTCZRED ビットは、最後の DTC 送信完了 (CRA レジスタと CRB レジスタが 0 であることによって検出) 時に、スヌーズ終了要求を許可または禁止にします。SYSTEM.SNZEDCR0.DTCNZRED ビットは、最後以外の DTC 送信完了 (CRA レジスタと CRB レジスタが 0 以外であることによって検出) 時に、スヌーズ終了要求を許可または禁止にします。ソフトウェアスタンバイモード中は ICU からの DTC 起動要求は停止しますが、スヌーズモード中は停止しません。

(4) 低消費電力機能に関する注意事項

WFI 命令とレジスタの設定手順については、「10. 低消費電力モード」を参照してください。

スヌーズモードへ遷移しないで低消費電力モードから復帰した後に DTC 転送を行うには、再度 DTCST.DTCST ビットを 1 にしてください。

ソフトウェアスタンバイモード時に発生した要求を、DTC 起動要求ではなく CPU への割り込み要求として使用する場合は、「12.4.1. 割り込みの検出」に示すように、割り込み要求先を CPU に切り替えてから WFI 命令を実行してください。スヌーズモード時に DTC 動作を許可する場合、DTC のモジュールストップ機能を使用しないでください。

15.10 使用上の注意

15.10.1 転送情報の開始アドレス

ベクタテーブルに指定する転送情報の開始アドレスは 4n 番地でなければいけません。4n 番地以外を指定すると、アドレスの最下位 2 ビットは 00b としてアクセスされます。

16. イベントリンクコントローラ (ELC)

16.1 概要

イベントリンクコントローラ (ELC) は、各周辺モジュールで発生するイベント要求をソース信号として使用し、それらのモジュールを別のモジュールと接続することによって、CPU を介さずにモジュール間の直接リンクを実現します。

表 16.1 に ELC の仕様を、図 16.1 にブロック図を示します。

表 16.1 ELC の仕様

項目	内容
イベントリンク機能	112 種類のイベント信号を、直接モジュールに接続可能。ELC イベント信号と、DTC 起動用のイベントの発生
モジュールストップ機能	モジュールストップ状態の設定が可能




図 16.1 ELC のブロック図

16.2 レジスタの説明

16.2.1 ELCR : イベントリンクコントローラレジスタ

Base address: ELC = 0x4004_1000

Offset address: 0x00

Bit position:	7	6	5	4	3	2	1	0
Bit field:	ELCON	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
6:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	ELCON	全イベントリンク有効 0: ELC 機能は無効 1: ELC 機能は有効	R/W

ELCR レジスタは、ELC の動作を制御します。

16.2.2 ELSEGRn : イベントリンクソフトウェアイベント発生レジスタ n (n = 0, 1)

Base address: ELC = 0x4004_1000

Offset address: 0x02 + 0x02 × n

Bit position:	7	6	5	4	3	2	1	0
Bit field:	WI	WE	—	—	—	—	—	SEG
Value after reset:	1	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	SEG	ソフトウェアイベント発生 0: 通常動作 1: ソフトウェアイベント発生	W
5:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	WE	SEG ビット書き込み許可 0: SEG ビットへの書き込み禁止 1: SEG ビットへの書き込み許可	R/W
7	WI	ELSEGR レジスタ書き込み禁止 0: ELSEGR レジスタへの書き込み許可 1: ELSEGR レジスタへの書き込み禁止	W

SEG ビット (ソフトウェアイベント発生)

WE ビットが 1 の状態で、SEG ビットに 1 を書くとソフトウェアイベントが発生します。読むと 0 が読めます。1 を書いてもデータは格納されません。WE ビットを 1 にしてから、本ビットに書く必要があります。

ソフトウェアイベントは、DTC に対してイベントリンクをトリガすることができます。

WE ビット (SEG ビット書き込み許可)

WE ビットが 1 の場合にのみ、SEG ビットへの書き込みが可能になります。WI ビットを 0 にしてから、本ビットに書く必要があります。

[1 になる条件]

- WI ビットが 0 の状態で、1 を書いたとき

[0 になる条件]

- WI ビットが 0 の状態で、0 を書いたとき

WI ビット (ELSEGR レジスタ書き込み禁止)

WI ビットへの書き込み値が 0 の場合にのみ、ELSEGR レジスタに対する書き込みが可能になります。読むと 1 が読めます。WI ビットを 0 にしてから、WE または SEG ビットを設定する必要があります。

16.2.3 ELSRn : イベントリンク設定レジスタ n (n = 0~3, 8, 9, 14, 15)

Base address: ELC = 0x4004_1000

Offset address: 0x10 + 0x04 × n

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	ELS[7:0]							
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
7:0	ELS[7:0]	イベントリンク選択 0x00: 対応する周辺モジュールへのイベント出力は禁止 0x01: リンクするイベント信号の番号を指定 ⋮ 0xC4: リンクするイベント信号の番号を指定 その他: 設定禁止	R/W
15:8	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ELSRn レジスタは、周辺モジュールごとに、リンクするイベント信号を指定します。表 16.2 に、ELSRn レジスタと周辺モジュールの対応を示します。表 16.3 に、ELSRn レジスタに設定するイベント信号名と信号番号の対応関係を示します。

表 16.2 ELSRn レジスタと周辺機能の対応

レジスタ名称	周辺機能 (モジュール)	イベント名
ELSR0	GPT (A)	ELC_GPTA
ELSR1	GPT (B)	ELC_GPTB
ELSR2	GPT (C)	ELC_GPTC
ELSR3	GPT (D)	ELC_GPTD
ELSR8	ADC12A	ELC_AD00
ELSR9	ADC12B	ELC_AD01
ELSR14	PORT1	ELC_PORT1
ELSR15	PORT2	ELC_PORT2

表 16.3 ELSRn.ELS[7:0]ビットに設定するイベント信号名と信号番号の対応 (1/4)

イベント番号	割り込み要求発生元	名称	内容
0x01	ポート	PORT_IRQ0(注1)	外部端子割り込み 0
0x02		PORT_IRQ1(注1)	外部端子割り込み 1
0x03		PORT_IRQ2(注1)	外部端子割り込み 2
0x04		PORT_IRQ3(注1)	外部端子割り込み 3
0x05		PORT_IRQ4(注1)	外部端子割り込み 4
0x06		PORT_IRQ5(注1)	外部端子割り込み 5
0x07		PORT_IRQ6(注1)	外部端子割り込み 6
0x08		PORT_IRQ7(注1)	外部端子割り込み 7

表 16.3 ELSRn.ELS[7:0]ビットに設定するイベント信号名と信号番号の対応 (2/4)

イベント番号	割り込み要求発生元	名称	内容
0x0A	DTC	DTC_DTCEND ^(注3)	DTC 転送終了
0x0D	LVD	LVD_LVD1	電圧監視 1 割り込み
0x0E		LVD_LVD2	電圧監視 2 割り込み
0x0F	MOSC	MOSC_STOP	メインクロック発振停止
0x10	低消費電力モード	SYSTEM_SNZREQ ^(注2) ^(注3)	スヌーズエントリ
0x11	AGT0	AGT0_AGTI	AGT 割り込み
0x12		AGT0_AGTCMAI	コンペアマッチ A
0x13		AGT0_AGTCMBI	コンペアマッチ B
0x14	AGT1	AGT1_AGTI	AGT 割り込み
0x15		AGT1_AGTCMAI	コンペアマッチ A
0x16		AGT1_AGTCMBI	コンペアマッチ B
0x17	IWDT	IWDT_NMIUNDF	IWDT アンダーフロー
0x18	WDT	WDT_NMIUNDF	WDT アンダーフロー
0x1A	RTC	RTC_PRD	周期割り込み
0x1C	ADC12	ADC120_ADI	A/D スキャン終了割り込み
0x20		ADC120_WCMPPM ^(注3)	コンペアマッチ
0x21		ADC120_WCMPUM ^(注3)	コンペア不一致
0x34	DOC	DOC_DOPCI ^(注3)	データ演算回路割り込み
0x3D	I/O ポート	IOPORT_GROUP1	ポート 1 イベント
0x3E		IOPORT_GROUP2	ポート 2 イベント
0x3F	ELC	ELC_SWEVT0	ソフトウェアイベント 0
0x40		ELC_SWEVT1	ソフトウェアイベント 1
0x46	GPT320	GPT0_CCMPA	コンペアマッチ A
0x47		GPT0_CCMPC	コンペアマッチ B
0x48		GPT0_CMPC	コンペアマッチ C
0x49		GPT0_CMPD	コンペアマッチ D
0x4A		GPT0_OVF	オーバーフロー
0x4B		GPT0_UDF	アンダーフロー
0x5E	GPT164	GPT4_CCMPA	コンペアマッチ A
0x5F		GPT4_CCMPC	コンペアマッチ B
0x60		GPT4_CMPC	コンペアマッチ C
0x61		GPT4_CMPD	コンペアマッチ D
0x62		GPT4_OVF	オーバーフロー
0x63		GPT4_UDF	アンダーフロー
0x64	GPT165	GPT5_CCMPA	コンペアマッチ A
0x65		GPT5_CCMPC	コンペアマッチ B
0x66		GPT5_CMPC	コンペアマッチ C
0x67		GPT5_CMPD	コンペアマッチ D
0x68		GPT5_OVF	オーバーフロー
0x69		GPT5_UDF	アンダーフロー

表 16.3 ELSRn.ELS[7:0]ビットに設定するイベント信号名と信号番号の対応 (3/4)

イベント番号	割り込み要求発生元	名称	内容
0x6A	GPT166	GPT6_CCMPA	コンペアマッチ A
0x6B		GPT6_CCMPB	コンペアマッチ B
0x6C		GPT6_CMPC	コンペアマッチ C
0x6D		GPT6_CMPD	コンペアマッチ D
0x6E		GPT6_OVF	オーバーフロー
0x6F		GPT6_UDF	アンダーフロー
0x70	GPT	GPT_UVWEDGE	UVW のエッジイベント
0x71	SCI0	SCI0_RXI(注4)	受信データフル
0x72		SCI0_TXI(注4)	送信データエンプティ
0x73		SCI0_TEI	送信終了
0x74		SCI0_ERI(注4)	受信エラー
0x75		SCI0_AM	アドレス一致イベント
0x77	SCI1	SCI1_RXI	受信データフル
0x78		SCI1_TXI	送信データエンプティ
0x79		SCI1_TEI	送信終了
0x7A		SCI1_ERI	受信エラー
0x7B		SCI1_AM	アドレス一致イベント
0x7C	SCI9	SCI9_RXI	受信データフル
0x7D		SCI9_TXI	送信データエンプティ
0x7E		SCI9_TEI	送信終了
0x7F		SCI9_ERI	受信エラー
0x80		SCI9_AM	アドレス一致イベント
0x81	SPI0	SPI0_SPRI	受信バッファフル
0x82		SPI0_SPTI	送信バッファエンプティ
0x83		SPI0_SPII	アイドル
0x84		SPI0_SPEI	エラー
0x85		SPI0_SPTEND	送信完了イベント
0x8E	SCI2	SCI2_RXI	受信データフル
0x8F		SCI2_TXI	送信データエンプティ
0x90		SCI2_TEI	送信終了
0x91		SCI2_ERI	受信エラー
0x92		SCI2_AM	アドレス一致イベント
0x98	GPT167	GPT7_CCMPA	コンペアマッチ A
0x99		GPT7_CCMPB	コンペアマッチ B
0x9A		GPT7_CMPC	コンペアマッチ C
0x9B		GPT7_CMPD	コンペアマッチ D
0x9C		GPT7_OVF	オーバーフロー
0x9D		GPT7_UDF	アンダーフロー

表 16.3 ELSRn.ELS[7:0]ビットに設定するイベント信号名と信号番号の対応 (4/4)

イベント番号	割り込み要求発生元	名称	内容
0x9E	GPT168	GPT8_CCMPA	コンペアマッチ A
0x9F		GPT8_CCMPB	コンペアマッチ B
0xA0		GPT8_CMPC	コンペアマッチ C
0xA1		GPT8_CMPD	コンペアマッチ D
0xA2		GPT8_OVF	オーバーフロー
0xA3		GPT8_UDF	アンダーフロー
0xA4	GPT169	GPT9_CCMPA	コンペアマッチ A
0xA5		GPT9_CCMPB	コンペアマッチ B
0xA6		GPT9_CMPC	コンペアマッチ C
0xA7		GPT9_CMPD	コンペアマッチ D
0xA8		GPT9_OVF	オーバーフロー
0xA9		GPT9_UDF	アンダーフロー
0xAA	IIC/I3C	I3C_RESP	応答バッファフル
0xAB		I3C_CMD	コマンドバッファエンブティ
0xAC		I3C_IBI	IBI ステータスバッファフル
0xAD		I3C_RX	Rx データバッファフル
0xAE		I3C_TX	Tx データバッファエンブティ
0xAF		I3C_RCV	受信ステータスバッファフル
0xB4		I3C_TEND	送信終了
0xB5		I3C_EEI	通信エラーまたはイベント発生
0xBF	UARTA0	UARTA0_INTUT	送信転送終了またはバッファエンブティ割り込み
0xC0		UARTA0_INTUR	受信転送終了
0xC1		UARTA0_INTURE	受信通信エラー発生
0xC2	UARTA1	UARTA1_INTUT	送信転送終了またはバッファエンブティ割り込み
0xC3		UARTA1_INTUR	受信転送終了
0xC4		UARTA1_INTURE	受信通信エラー発生

注 1. パルス（エッジ検出）のみがサポートされています。

注 2. ELSR8、ELSR9、ELSR14、および ELSR15 が本イベントを選択できます。

注 3. このイベントはスヌーズモードでも発生可能です。

注 4. このイベントは FIFO モードではサポートされていません。

16.3 動作説明

16.3.1 割り込み処理とイベントリンクの関係

イベントリンクのイベント番号は、対応する割り込み要因のイベント番号と同一です。イベント信号の発生方法については、各イベント出力元モジュールの章を参照してください。

16.3.2 イベントリンク

イベントリンク設定レジスタ (ELSRn) にトリガとしてすでに設定されていたイベントが発生すると、対応するモジュールが起動します。起動するモジュールの動作は、事前に設定しておく必要があります。表 16.4 にイベント発生時のモジュール動作を示します。

表 16.4 イベント発生時のモジュール動作

モジュール	イベント入力時の動作
GPT	・ カウント開始 ・ カウント停止 ・ カウントクリア ・ アップカウント ・ ダウンカウント ・ インブットキャプチャ
ADC12	A/D 変換開始
I/O ポート	・ EORR（リセット）または EOSR（セット）に基づく端子出力の変化 ・ 端子状態を EIDR にラッチ ・ ELC で使用可能なポート ポート 1 ポート 2

16.3.3 イベントリンクの手順例

イベントリンクの手順は以下の通りです。

1. イベントをリンクするモジュールの動作を設定してください。
2. イベントをリンクするモジュールに対して、ELSRn.ELS[7:0]ビットを設定します。
3. ELCR.ELCON ビットを 1 にして、すべてのイベントリンクを有効にしてください。
4. イベント出力元モジュールの設定を行い、モジュールを起動させてください。これにより、2 つのモジュール間のリンクがアクティブになります。
5. モジュール単位でイベントリンク動作を停止させるには、そのモジュールに対応する ELSRn.ELS[7:0]ビットを 0 にします。また、ELCR.ELCON ビットを 0 にすることにより、全モジュールのイベントリンク動作が停止します。

RTC のイベントリンク出力機能を使用する場合は、RTC の設定（初期化、時刻設定など）を行った後、ELC を設定してください。ELC 設定後に RTC の設定を行うと、意図しないイベントが出力することがあります。

LVD のイベントリンク出力機能を使用する場合は、LVD の設定を行った後、ELC を設定してください。LVD を無効にするには、対応する ELSRn レジスタを 0x00 にしてから実施してください。

16.4 使用上の注意事項

16.4.1 DTC 転送終了のイベントリンク使用時の注意事項

DTC 転送終了のイベントリンクを使用する場合、その DTC 転送先とイベントリンク起動先を同一周辺モジュールに設定しないでください。設定されていると、周辺モジュールへの DTC 転送が完了する前に周辺モジュールが起動することがあります。

16.4.2 クロックの設定

イベントリンクを使用するには、ELC と関連モジュールが動作可能な状態でなければなりません。関連モジュールがモジュールストップ状態の場合、または対象モジュールが停止するような低消費電力モード（ソフトウェアスタンバイモード）の場合、そのモジュールは動作できません。

モジュールによっては、スヌーズモードで動作できるものもあります。詳細は、表 16.3 と「10. 低消費電力モード」を参照してください。

16.4.3 モジュールストップ機能の設定

モジュールストップコントロールレジスタ C (MSTPCRC) によって、ELC の動作を許可または禁止できます。リセット後の初期状態では、ELC の動作は停止しています。モジュールストップ状態を解除すると、レジスタへのアクセスが可能になります。モジュールストップコントロールレジスタを用いて ELC の動作を禁止する場合は、事前に ELCON ビットを 0 にする必要があります。詳細は、表 16.3 と「10. 低消費電力モード」を参照してください。

16.4.4 ELC 遅延時間

図 16.2 に示すように、モジュール A は ELC を介してモジュール B にアクセスします。モジュール A とモジュール B の間には、ELC モジュールでの遅延時間が存在します。表 16.5 に ELC 遅延時間を示します。




図 16.2 ELC 遅延時間

表 16.5 ELC 遅延時間

クロックドメイン	クロック周波数	ELC 遅延時間
clock_A = clock_B	clock_A = clock_B	0 サイクル
clock_A ≠ clock_B	clock_A = clock_B	1～2 サイクル
	clock_A > clock_B	clock_B 1～2 サイクル
	clock_A < clock_B	clock_A 1～2 サイクル

17. I/O ポート

17.1 概要

I/O ポート端子は、汎用入出力ポート端子、周辺モジュールの入出力端子、割り込み入力端子、アナログ入出力、ELC のポートグループ機能として動作します。

すべての端子は、リセット直後は入力端子として動作しますが、レジスタの設定によって機能を切り替えることができます。各端子の I/O ポートと周辺モジュールは、関連するレジスタで指定されます。

図 17.1 に、I/O ポートレジスタの接続図を示します。パッケージによって I/O ポートの構成は異なります。表 17.1 にパッケージ別の I/O ポートの仕様を、表 17.2 に I/O ポートの機能を示します。




図 17.1 I/O ポートレジスタの接続図

表 17.1 に I/O ポートの仕様を、表 17.2 に I/O ポートの機能を示します。

表 17.1 I/O ポートの仕様 (1/2)

ポート	パッケージ		パッケージ		パッケージ		パッケージ	
	64 ピン	本数	48 ピン	本数	32 ピン	本数	25 ピン	本数
ポート 0	P000~P004, P010~P015	11	P000~P002, P010~P015	9	P010~P015	6	P010~P011, P014~P015	4

表 17.1 I/O ポートの仕様 (2/2)

ポート	パッケージ		パッケージ		パッケージ		パッケージ	
	64 ピン	本数	48 ピン	本数	32 ピン	本数	25 ピン	本数
ポート 1	P100~P113	14	P100~P104, P108~P112	10	P100~P103, P108~P110, P112	8	P100~P103, P108~P110	7
ポート 2	P200、P201、 P204~P207、 P212~P215	10	P200~P201、 P206~P207、 P212~P215	8	P200~P201、 P212~P215	6	P200~P201、 P212~P213	4
ポート 3	P300~P304	5	P300~P302	3	P300	1	P300	1
ポート 4	P400~P403、 P407~P411	9	P400~P401、 P407~P409	5	P407	1	P407	1
ポート 5	P500~P502	3	P500	1	—	0	—	0
ポート 9	P912~P913	2	P912~P913	2	P912~P913	2	P912~P913	2

表 17.2 I/O ポートの機能 (1/3)

ポート	ポート名	入力プル アップ	入力モード切り替え					オープン ドレイン 出力	5 V トレラ ント	入出力
			GPIO	周辺機能						
				ANALOG USBCC	IRQ	I3C	その他			
				PMR = 0 ASEL = 0 かつ ISEL = 0	PMR = 0 ASEL = 1 かつ ISEL = 0	PMR = 0 ASEL = 0 かつ ISEL = 1	PMR = 1 PSEL[4:0] = 00111b (注1)			
P 0	P000～ P002	✓	CMOS	無効	シュミッ ト	—	—	—	—	入出力
	P003	✓	CMOS	無効	—	—	—	—	—	入出力
	P004	✓	CMOS	無効	シュミッ ト	—	—	—	—	入出力
	P010～ P013	✓	CMOS	無効	シュミッ ト	—	—	—	—	入出力
	P014, P015	✓	CMOS	無効	シュミッ ト	—	シュミッ ト	—	—	入出力

表 17.2 I/O ポートの機能 (2/3)

ポート	ポート名	入力プル アップ	入力モード切り替え					オープン ドレイン 出力	5 V トレラ ント	入出力
			GPIO	周辺機能						
				ANALOG USBCC	IRQ	I3C	その他			
PMR = 0 ASEL = 0 かつ ISEL = 0	PMR = 0 ASEL = 1 かつ ISEL = 0	PMR = 0 ASEL = 0 かつ ISEL = 1	PMR = 1 PSEL[4:0] = 00111b (注1)	PMR = 1 PSEL[4:0] = xxxxxb (注1)						
P1	P100, P101	✓	CMOS	無効	シュミッ ト	—	シュミッ ト	✓	—	入出力
	P102	✓	CMOS	無効	—	—	シュミッ ト	✓	—	入出力
	P103	✓	CMOS	無効	シュミッ ト	—	シュミッ ト	✓	—	入出力
	P104, P105	✓	CMOS	—	シュミッ ト	—	シュミッ ト	✓	—	入出力
	P106, P107	✓	CMOS	—	—	—	シュミッ ト	✓	—	入出力
	P108	✓	CMOS	—	—	—	シュミッ ト	—	—	入出力
	P109, P110	✓	CMOS	—	シュミッ ト	シュミッ ト／TTL	シュミッ ト	✓	✓	入出力
	P111	✓	CMOS	—	シュミッ ト	—	シュミッ ト	✓	—	入出力
	P112	✓	CMOS	—	—	—	シュミッ ト	✓	—	入出力
	P113	✓	CMOS	—	—	—	—	✓	—	入出力
P2	P200	—	CMOS	—	—	—	—	—	—	入力
	P201	✓	CMOS	—	—	—	—	✓	—	入出力
	P204	✓	CMOS	—	—	—	シュミッ ト	✓	—	入出力
	P205, P206	✓	CMOS	—	シュミッ ト	—	シュミッ ト	✓	—	入出力
	P207	✓	CMOS	—	—	—	シュミッ ト	✓	—	入出力
	P212, P213	✓	CMOS	—	シュミッ ト	—	シュミッ ト	✓	—	入出力
	P214, P215	—	CMOS	—	—	—	—	—	—	入力
P3	P300	✓	CMOS	—	—	—	シュミッ ト	—	—	入出力
	P301, P302	✓	CMOS	—	シュミッ ト	—	シュミッ ト	✓	—	入出力
	P303, P304	✓	CMOS	—	—	—	—	✓	—	入出力

表 17.2 I/O ポートの機能 (3/3)

ポート	ポート名	入力プル アップ	入力モード切り替え					オープン ドレイン 出力	5 V トレラ ント	入出力
			GPIO	周辺機能						
				ANALOG USBCC	IRQ	I3C	その他			
PMR = 0 ASEL = 0 かつ ISEL = 0	PMR = 0 ASEL = 1 かつ ISEL = 0	PMR = 0 ASEL = 0 かつ ISEL = 1	PMR = 1 PSEL[4:0] = 00111b (注1)	PMR = 1 PSEL[4:0] = xxxxxb (注1)						
P4	P400, P401	✓	CMOS	—	シュミッ ト	シュミッ ト／TTL	シュミッ ト	✓	✓	入出力
	P402	✓	CMOS	—	シュミッ ト	—	シュミッ ト	✓	—	入出力
	P403	✓	CMOS	—	—	—	シュミッ ト	✓	—	入出力
	P407	✓	CMOS	—	—	—	シュミッ ト	✓	✓	入出力
	P408～ P411	✓	CMOS	—	シュミッ ト	—	シュミッ ト	✓	—	入出力
P5	P500	✓	CMOS	—	—	—	シュミッ ト	✓	—	入出力
	P501, P502	✓	CMOS	無効	—	—	シュミッ ト	✓	—	入出力
P9	P912	✓	CMOS	無効	—	シュミッ ト／TTL	—	✓	✓	入出力
	P913	✓	CMOS	無効	シュミッ ト	シュミッ ト／TTL	シュミッ ト	✓	✓	入出力

注. ✓ : 利用可能

— : 設定禁止

CMOS : シュミットトリガなし

シュミット : シュミットトリガ

無効 : 入力バッファ無効

注 1. 「17.6. 製品ごとの周辺選択設定」を参照してください。

17.2 レジスタの説明

17.2.1 PCNTR1/PODR/PDR : ポートコントロールレジスタ 1

Base address: PORTm = 0x4004_0000 + 0x0020 × m (m = 0~5, 9)

Offset address: 0x000 (PCNTR1/PODR)
0x002 (PDR)

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	PODR 15	PODR 14	PODR 13	PODR 12	PODR 11	PODR 10	PODR 09	PODR 08	PODR 07	PODR 06	PODR 05	PODR 04	PODR 03	PODR 02	PODR 01	PODR 00
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	PDR1 5	PDR1 4	PDR1 3	PDR1 2	PDR11	PDR1 0	PDR0 9	PDR0 8	PDR0 7	PDR0 6	PDR0 5	PDR0 4	PDR0 3	PDR0 2	PDR0 1	PDR0 0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	PDR15~PDR00	Pmn 方向 0: 入力 (入力端子として機能) 1: 出力 (出力端子として機能)	R/W

ビット	シンボル	機能	R/W
31:16	PODR15~PODR00	Pmn 出力データ 0: Low 出力 1: High 出力	R/W

注. m = 0~5, 9, n = 00~15

ポートコントロールレジスタ 1 (PCNTR1/PODR/PDR) は、32 ビットまたは 16 ビットの読み出し／書き込みレジスタで、ポート方向とポート出力データを制御します。PCNTR1 はポート方向とポート出力データを指定し、32 ビット単位でアクセスされます。PDRn (PCNTR1 のビット[15:0]) および PODRn (PCNTR1 のビット[31:16]) はそれぞれ 16 ビット単位でアクセスされます。

PDRn ビット (Pmn 方向)

PDRn ビットは、汎用入出力端子として設定されている個々のポート端子の入力／出力方向を選択します。ポート m の各端子はそれぞれ PORTm.PCNTR1.PDRn ビットに対応しています。入出力方向は 1 ビット単位で指定できます。存在しない端子に対応するビットは予約ビットです。予約ビットは読むと 0 が読めます。書く場合、0 としてください。P200、P214、P215 は入力専用なので、PORT2.PCNTR1.PDR00、PDR14 および PDR15 は予約ビットです。PORTm.PCNTR1 レジスタの PDRn ビットは、PFS.PmnPFS レジスタの PDR ビットと同じ機能です。

PODRn ビット (Pmn 出力データ)

PODRn ビットは、汎用入出力端子から出力されるデータを格納します。存在しないポート m のビットは予約ビットです。予約ビットは読むと 0 が読めます。書く場合、0 としてください。P200、P214、P215 は入力専用なので、PORT2.PCNTR1.PODR00、PODR14 および PODR15 は予約ビットです。PORTm.PCNTR1 レジスタの PODRn ビットは、PFS.PmnPFS レジスタの PODR ビットと同じ機能です。

17.2.2 PCNTR2/EIDR/PIDR : ポートコントロールレジスタ 2

Base address: PORTm = 0x4004_0000 + 0x0020 × m (m = 0~5, 9)

Offset address: 0x004 (PCNTR2/EIDR)
0x006 (PIDR)

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	EIDR1 5	EIDR1 4	EIDR1 3	EIDR1 2	EIDR1 1	EIDR1 0	EIDR0 9	EIDR0 8	EIDR0 7	EIDR0 6	EIDR0 5	EIDR0 4	EIDR0 3	EIDR0 2	EIDR0 1	EIDR0 0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	PIDR1 5	PIDR1 4	PIDR1 3	PIDR1 2	PIDR1 1	PIDR1 0	PIDR0 9	PIDR0 8	PIDR0 7	PIDR0 6	PIDR0 5	PIDR0 4	PIDR0 3	PIDR0 2	PIDR0 1	PIDR0 0
Value after reset:	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x

ビット	シンボル	機能	R/W
15:0	PIDR15~PIDR00	Pmn 状態 0: Low レベル 1: High レベル	R
31:16	EIDR15~ EIDR00(注2)	ポートイベント入力データ(注1) ELC_PORTx 信号の発生時 0: Low 入力 1: High 入力	R

注. m = 0~5, 9, n = 00~15

注 1. x = 1, 2 (EIDR のみ)

注 2. ポート 1 とポート 2 に対応しています。

ポートコントロールレジスタ 2 (PCNTR2//EIDR/PIDR) は、32 ビットまたは 16 ビット単位での、Pmn 状態およびポートイベント入力データへのリードアクセスを可能にします。

PCNTR2 は Pmn 状態とポートイベント入力データを表し、32 ビット単位でアクセスされます。

PIDRn (PCNTR2 のビット[15:0]) および EIDRn (PCNTR2 のビット[31:16]) はそれぞれ 16 ビット単位でアクセスされます。存在しない端子に対応するビットは予約ビットです。予約ビットは、読むと不定値が読めます。

PIDRn ビット (Pmn 状態)

PIDRn ビットは、PmnPFS.PMR ビットと PORTm.PCNTR1.PDRn ビットの設定値にかかわらず、個々のポートの端子状態を反映します。PORTm.PCNTR2 レジスタの PIDRn ビットは、PFS.PmnPFS レジスタの PIDR ビットと同じ機能です。

次の機能のいずれかが有効の場合、端子状態は PIDRn に反映できません。

- メインクロック発振器 (MOSC)
- サブクロック発振器 (SOSC)
- アナログ機能 (ASEL = 1)

EIDRn ビット (ポートイベント入力データ)

EIDRn ビットは、ELC_PORTx 信号の発生時に端子状態をラッチします。PmnPFS.PMR = 0 かつ PORTm.PCNTR1.PDRn = 0 の場合にのみ、EIDRn ビットに端子状態を入力できます。PmnPFS.ASEL ビットを 1 にすると、関連する端子状態は EIDRn に反映されません。

17.2.3 PCNTR3/PORR/POSR : ポートコントロールレジスタ 3

Base address: PORTm = 0x4004_0000 + 0x0020 × m (m = 0~5, 9)

Offset address: 0x008 (PCNTR3/PORR)
0x00A (POSR)

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	PORR 15	PORR 14	PORR 13	PORR 12	PORR 11	PORR 10	PORR 09	PORR 08	PORR 07	PORR 06	PORR 05	PORR 04	PORR 03	PORR 02	PORR 01	PORR 00
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	POSR 15	POSR 14	POSR 13	POSR 12	POSR 11	POSR 10	POSR 09	POSR 08	POSR 07	POSR 06	POSR 05	POSR 04	POSR 03	POSR 02	POSR 01	POSR 00
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	POSR15~POSR00	Pmn 出力設定 0: 出力に影響なし 1: High 出力	W
31:16	PORR15~PORR00	Pmn 出力リセット 0: 出力に影響なし 1: Low 出力	W

注. m = 0~5, 9, n = 00~15

ポートコントロールレジスタ 3 (PCNTR3/PORR/POSR) は、32 ビットおよび 16 ビットの書き込み可能なレジスタで、ポート出力データの設定またはリセットを制御します。

PCNTR3 はポート出力データの設定またはリセットを制御し、32 ビット単位でアクセスされます。

POSRn (PCNTR3 のビット[15:0]) および PORRn (PCNTR3 のビット[31:16]) はそれぞれ 16 ビット単位でアクセスされます。

POSRn ビット (Pmn 出力設定)

POSR がソフトウェア書き込みによって設定されると、PODR が変更されます。たとえば P100 端子の場合、PORT1.PCNTR3.POSR00 = 1 であると、PORT1.PCNTR1.PODR00 は 1 を出力します。存在しない端子に対応するビットは予約ビットです。書く場合、常に 0 としてください。P200、P214、および P215 は入力専用なので、PORT2.PCNTR3.POSR00、POSR14、および POSR15 は予約ビットです。

PORRn ビット (Pmn 出力リセット)

PORR がソフトウェア書き込みによってリセットされると、PODR が変更されます。たとえば P100 端子の場合、PORT1.PCNTR3.POSR00 = 1 であると、PORT1.PCNTR1.PODR00 は 0 を出力します。存在しない端子に対応する

ビットは予約ビットです。書く場合、常に 0 としてください。P200、P214、および P215 は入力専用なので、PORT2.PCNTR3.PORR00、PORR14、および PORR15 は予約ビットです。

注. EORRn または EOSRn を設定した場合、PODRn、PORRn、および POSRn への書き込みは禁止されます。

注. PORRn ビットと POSRn ビットは、どちらか一方のみ設定してください。

17.2.4 PCNTR4/EORR/EOSR : ポートコントロールレジスタ 4

Base address: PORTm = 0x4004_0000 + 0x0020 × m (m = 1, 2)

Offset address: 0x00C (PCNTR4/EORR)
0x00E (EOSR)

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	EORR 15	EORR 14	EORR 13	EORR 12	EORR 11	EORR 10	EORR 09	EORR 08	EORR 07	EORR 06	EORR 05	EORR 04	EORR 03	EORR 02	EORR 01	EORR 00
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	EOSR 15	EOSR 14	EOSR 13	EOSR 12	EOSR 11	EOSR 10	EOSR 09	EOSR 08	EOSR 07	EOSR 06	EOSR 05	EOSR 04	EOSR 03	EOSR 02	EOSR 01	EOSR 00
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	EOSR15~EOSR00	Pmn イベント出力設定 ELC_PORTx 信号の発生時 0: 出力に影響なし 1: High 出力	R/W
31:16	EORR15~EORR00	Pmn イベント出力リセット ELC_PORTx 信号の発生時 0: 出力に影響なし 1: Low 出力	R/W

注. m = 1, 2, n = 00~15, x = 1, 2

ポートコントロールレジスタ 4 (PCNTR4/EORR/EOSR) は、32 ビットおよび 16 ビットの読み出し／書き込みレジスタで、ELC からのイベント入力によりポート出力データの設定またはリセットを制御します。

PCNTR4 は、ELC からのイベント入力によりポート出力データの設定またはリセットを制御し、32 ビット単位でアクセスされます。

EOSRn (PCNTR4 のビット[15:0]) および EORRn (PCNTR4 のビット[31:16]) はそれぞれ 16 ビット単位でアクセスされます。

EOSRn ビット (Pmn イベント出力設定)

EOSR が ELC_PORTx 信号の発生によって設定されると、PODR が変更されます。たとえば P100 端子の場合、ELC_PORTx の発生時に PORT1.PCNTR4.EOSR00 が 1 になると、PORT1.PCNTR1.PODR00 は 1 を出力します。存在しない端子に対応するビットは予約ビットです。書く場合、常に 0 としてください。P200、P214、P215 は入力専用なので、PORT2.PCNTR4.EOSR00、EOSR14 および EOSR15 は予約ビットです。

EORRn ビット (Pmn イベント出力リセット)

EORR が ELC_PORTx 信号の発生によってリセットされると、PODR が変更されます。たとえば P100 端子の場合、ELC_PORTx の発生時に PORT1.PCNTR4.EORR00 が 1 になると、PORT1.PCNTR1.PODR00 は 0 を出力します。存在しない端子に対応するビットは予約ビットです。書く場合、常に 0 としてください。P200、P214、P215 は入力専用なので、PORT2.PCNTR4.EORR00、EORR14 および EORR15 は予約ビットです。

注. EORRn または EOSRn を設定した場合、PODRn、PORRn、および POSRn への書き込みは禁止されます。

注. EORRn ビットと EOSRn ビットは、どちらか一方のみ設定してください。

17.2.5 PmnPFS/PmnPFS_HA/PmnPFS_BY : ポート mn 端子機能選択レジスタ (m = 0~5, 9, n = 00~15)

Base address: PFS = 0x4004_0800

Offset address: 0x000 + 0x040 × m + 0x004 × n (PmnPFS)
 0x002 + 0x040 × m + 0x004 × n (PmnPFS_HA)
 0x003 + 0x040 × m + 0x004 × n (PmnPFS_BY)

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	PSEL[4:0]				—	—	—	—	—	—	—	—	PMR
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0(注1)
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	ASEL	ISEL	EOFR[1:0]	—	—	—	—	—	—	NCODR	—	PCR	—	PDR	PIDR	PODR
Value after reset:	0(注1)	0	0	0	0	0	0	0	0	0	0	0(注1)	0	0	x	0

ビット	シンボル	機能	R/W
0	PODR	ポート出力データ 0: Low 出力 1: High 出力	R/W
1	PIDR	Pmn 状態 0: Low レベル 1: High レベル	R
2	PDR	ポート方向 0: 入力 (入力端子として機能) 1: 出力 (出力端子として機能)	R/W
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	PCR	プルアップ制御 0: 入力プルアップ無効 1: 入力プルアップ有効	R/W
5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	NCODR	N チャネルオープンドレイン制御 0: CMOS 出力 1: NMOS オープンドレイン出力	R/W
11:7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
13:12	EOFR[1:0]	立ち下がり時イベント／立ち上がり時イベント(注2) 0 0: Don't care 0 1: 立ち上がりエッジを検出 1 0: 立ち下がりエッジを検出 1 1: 両エッジを検出	R/W
14	ISEL	IRQ 入力許可 0: IRQn 入力端子として使用しない 1: IRQn 入力端子として使用する	R/W
15	ASEL	アナログ入力許可 0: アナログ端子として使用しない 1: アナログ端子として使用する	R/W
16	PMR	ポートモード制御 0: 汎用入出力端子として使用する 1: 周辺機能用の入出力ポートとして使用する	R/W
23:17	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
28:24	PSEL[4:0]	周辺機能選択 周辺機能を選択します。各端子の機能については、この章の関連する表を参照してください。	R/W
31:29	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. P108、P201、P300 の初期値は 0x00000000 ではありません。P108 の初期値は 0x00010010、P201 は 0x00000010、P300 は 0x00010010 です。

注 2. ポート 1 とポート 2 に対応しています。

ポート mn 端子機能選択レジスタ (PmnPFS/PmnPFS_HA/PmnPFS_BY) は、32 ビット、16 ビット、および 8 ビットの読み出し／書き込みコントロールレジスタで、ポート mn 端子機能を選択し、32 ビット単位でアクセスされます。PmnPFS_HA (PmnPFS のビット[15:0]) は 16 ビット単位でアクセスされます。PmnPFS_BY (PmnPFS のビット[7:0]) は 8 ビット単位でアクセスされます。

PODR ビット (ポート出力データ)、PIDR ビット (ポート状態)、PDR ビット (ポート方向)

PDR ビット、PIDR ビット、PODR ビットは、PCNTR レジスタと同じ機能を果たします。これらのビットを読むと、PCNTR レジスタ値が読めます。

PCR ビット (プルアップ制御)

PCR ビットは、ポートの各端子に対して入力プルアップ抵抗を有効または無効にします。端子が入力状態にあって、PmnPFS.PCR に関連するビットが 1 になっている場合、その端子に接続されたプルアップ抵抗が有効になります。汎用ポート出力端子、または周辺機能出力端子に設定されている場合は、PCR の設定値にかかわらず、プルアップ抵抗は無効になります。リセット状態でもプルアップ抵抗は無効になります。存在しない端子に対応するビットは予約ビットです。予約ビットは読むと 0 が読めます。書く場合、0 としてください。

NCODR ビット (N チャネルオープンドレイン制御)

NCODR ビットは、ポート端子の出力タイプを設定します。存在しない端子に対応するビットは予約ビットです。予約ビットは読むと 0 が読めます。書く場合、0 としてください。

EOFR[1:0] ビット (立ち下がり時イベント／立ち上がり時イベント)

EOFR[1:0] ビットは、ポートグループ入力信号のエッジ検出方法を選択します。立ち上がりエッジ検出、立ち下がりエッジ検出、または両エッジ検出を選択できます。EOFR[1:0] ビットを 01b、10b、または 11b にすると、入出力セルの入力許可がアサートされます。それに続いて、外部端子からイベントパルスが入力され、GPIO が ELC にイベントパルスを出力します。存在しない端子に対応するビットは予約ビットです。予約ビットは読むと 0 が読めます。書く場合、0 としてください。

ISEL ビット (IRQ 入力許可)

ISEL ビットは、IRQ 入力端子を指定します。周辺機能と組み合わせて使用することも可能です。ただし、同じ番号の IRQn (外部端子割り込み) を 2 つ以上の端子で許可することは禁止です。

ASEL ビット (アナログ入力許可)

ASEL ビットは、アナログ端子を設定します。本ビットでアナログ端子に設定する場合、以下のように指定します。

1. ポートモード制御ビット (PmnPFS.PMR) で、その端子を汎用入出力ポートに指定します。
2. プルアップ制御ビット (PmnPFS.PCR) で、プルアップ抵抗を無効にします。
3. ポート方向ビット (PmnPFS.PDR) で、入力を指定します。このとき、端子状態を読むことはできません。PmnPFS レジスタは、ライトプロテクトレジスタ (PWPR) によって保護されています。書き込み禁止を解除してから、レジスタを書き換えてください。

未指定の IRQn に対する ISEL ビットは予約ビットです。未指定のアナログ入出力端子に対する ASEL ビットは予約ビットです。

PMR ビット (ポートモード制御)

PMR ビットは、ポートの端子機能を設定します。存在しない端子に対応するビットは予約ビットです。書く場合、0 としてください。

PSEL[4:0] ビット (周辺機能選択)

PSEL[4:0] ビットは、周辺機能を割り当てます。製品ごとの周辺選択設定に関する詳細は「[17.6. 製品ごとの周辺選択設定](#)」を参照してください。

17.2.6 P20nPFS/P20nPFS_HA/P20nPFS_BY : ポート 20n 端子機能選択レジスタ (n = 0)

Base address: PFS = 0x4004_0800

Offset address: 0x080 (P20nPFS)
0x082 (P20nPFS_HA)
0x083 (P20nPFS_BY)

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	PSEL[4:0]					—	—	—	—	—	—	—	PMR
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	ASEL	ISEL	EOFR		—	—	—	—	—	—	—	—	—	PDR	PIDR	PODR
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	0

ビット	シンボル	機能	R/W
0	PODR	ポート出力データ 0: Low 出力 1: High 出力	R/W
1	PIDR	ポート状態 0: Low レベル 1: High レベル	R
2	PDR	ポート方向 0: 入力 (入力端子として機能) 1: 出力 (出力端子として機能)	R/W
11:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
13:12	EOFR	立ち下がり時イベント／立ち上がり時イベント 0 0: Don't care 0 1: 立ち上がりエッジを検出 1 0: 立ち下がりエッジを検出 1 1: 両エッジを検出	R/W
14	ISEL	IRQ 入力許可 0: IRQn 入力端子として使用しない 1: IRQn 入力端子として使用する	R/W
15	ASEL	アナログ入力許可 0: アナログ端子として使用しない 1: アナログ端子として使用する	R/W
16	PMR	ポートモード制御 0: 汎用入出力端子として使用する 1: 周辺機能用の入出力ポートとして使用する	R/W
23:17	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
28:24	PSEL[4:0]	周辺機能選択 周辺機能を選択します。各端子の機能については、この章の関連する表を参照してください。	R/W
31:29	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

17.2.7 P2nPFS/P2nPFS_HA/P2nPFS_BY : ポート 2n 端子機能選択レジスタ (n = 12~13)

Base address: PFS = 0x4004_0800

Offset address: 0x0B0 + 0x4 × n (P2nPFS)
0x0B2 + 0x4 × n (P2nPFS_HA)
0x0B3 + 0x4 × n (P2nPFS_BY)

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	PSEL[4:0]					—	—	—	—	—	—	—	PMR
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	ASEL	ISEL	EOFR	—	—	—	—	—	—	NCODR	—	PCR	—	PDR	PIDR	PODR
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	0

ビット	シンボル	機能	R/W
0	PODR	ポート出力データ 0: Low 出力 1: High 出力	R/W
1	PIDR	ポート状態 0: Low レベル 1: High レベル	R
2	PDR	ポート方向 0: 入力 (入力端子として機能) 1: 出力 (出力端子として機能)	R/W
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	PCR	プルアップ制御 0: 入力プルアップ無効 1: 入力プルアップ有効	R/W
5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	NCODR	N チャネルオープンドレイン制御 0: CMOS 出力 1: NMOS オープンドレイン出力	R/W
11:7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
13:12	EOFR	立ち下がり時イベント／立ち上がり時イベント 0 0: Don't care 0 1: 立ち上がりエッジを検出 1 0: 立ち下がりエッジを検出 1 1: 両エッジを検出	R/W
14	ISEL	IRQ 入力許可 0: IRQn 入力端子として使用しない 1: IRQn 入力端子として使用する	R/W
15	ASEL	アナログ入力許可 0: アナログ端子として使用しない 1: アナログ端子として使用する	R/W
16	PMR	ポートモード制御 0: 汎用入出力端子として使用する 1: 周辺機能用の入出力ポートとして使用する	R/W
23:17	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
28:24	PSEL[4:0]	周辺機能選択 周辺機能を選択します。各端子の機能については、この章の関連する表を参照してください。	R/W
31:29	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

17.2.8 P40nPFS/P40nPFS_HA/P40nPFS_BY : ポート 40n 端子機能選択レジスタ (n = 7 ~9)

Base address: PFS = 0x4004_0800

Offset address: 0x11C + 0x4 × n (P40nPFS)
 0x11E + 0x4 × n (P40nPFS_HA)
 0x11F + 0x4 × n (P40nPFS_BY)

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	PSEL[4:0]					—	—	—	—	—	—	—	PMR
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	ASEL	ISEL	—	—	—	—	—	—	—	NCOD R	—	PCR	—	PDR	PIDR	PODR
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x	0

ビット	シンボル	機能	R/W
0	PODR	ポート出力データ 0: Low 出力 1: High 出力	R/W
1	PIDR	ポート状態 0: Low レベル 1: High レベル	R
2	PDR	ポート方向 0: 入力 (入力端子として機能) 1: 出力 (出力端子として機能)	R/W
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	PCR	プルアップ制御 0: 入力プルアップ無効 1: 入力プルアップ有効	R/W
5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	NCODR	N チャネルオープンドレイン制御 0: CMOS 出力 1: NMOS オープンドレイン出力	R/W
13:7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
14	ISEL	IRQ 入力許可 0: IRQn 入力端子として使用しない 1: IRQn 入力端子として使用する	R/W
15	ASEL	アナログ入力許可 0: アナログ端子として使用しない 1: アナログ端子として使用する	R/W
16	PMR	ポートモード制御 0: 汎用入出力端子として使用する 1: 周辺機能用の入出力ポートとして使用する	R/W
23:17	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
28:24	PSEL[4:0]	周辺機能選択 周辺機能を選択します。各端子の機能については、この章の関連する表を参照してください。	R/W
31:29	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

17.2.9 PWPR : 書き込みプロテクトレジスタ

Base address: PFS = 0x4004_0800

Offset address: 0x503

Bit position:	7	6	5	4	3	2	1	0
Bit field:	B0WI	PFSWE	—	—	—	—	—	—
Value after reset:	1	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
5:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	PFSWE	PmnPFS レジスタ書き込み許可 0: PmnPFS レジスタへの書き込みを禁止 1: PmnPFS レジスタへの書き込みを許可	R/W
7	B0WI	PFSWE ビット書き込み禁止 0: PFSWE ビットへの書き込みを許可 1: PFSWE ビットへの書き込みを禁止	R/W

PFSWE ビット (PmnPFS レジスタ書き込み許可)

PFSWE ビットを 1 にしたときのみ、PmnPFS レジスタに対する書き込みが許可されます。最初に B0WI ビットに 0 を書いてから、PFSWE ビットを 1 にする必要があります。

B0WI ビット (PFSWE ビット書き込み禁止)

B0WI ビットを 0 にしたときのみ、PFSWE ビットに対する書き込みが許可されます。

17.2.10 PRWCNTR : ポート読み出しウェイトコントロールレジスタ

Base address: PFS = 0x4004_0800

Offset address: 0x50F

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	WAIT[1:0]	—
Value after reset:	0	0	0	0	0	0	0	1

ビット	シンボル	機能	R/W
1:0	WAIT[1:0]	ウェイトサイクルコントロール 0 0: 設定禁止 0 1: 1 サイクルウェイトを挿入 1 0: 2 サイクルウェイトを挿入 1 1: 3 サイクルウェイトを挿入	R/W
7:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

WAIT[1:0]ビット (ウェイトサイクルコントロール)

WAIT[1:0]ビットは、PCNTR2 レジスタおよび PFS レジスタにアクセスするとき、ELC イベントによってポートの端子状態を読み出すときのウェイトサイクルの数を指定します。

17.3 動作説明

17.3.1 汎用入出力ポート

P108、P300 以外のすべての端子は、リセット後は汎用入出力ポートとして動作します。汎用入出力ポートは各ポート 16 ビットで構成され、ポートコントロールレジスタ (PCNTRn; n = 1~4) によるポート単位のアクセス、またはポート mn 端子機能選択レジスタによる端子単位のアクセスが可能です。これらのレジスタの詳細は、「[17.2. レジスタの説明](#)」を参照してください。

各ポートのビットを以下に示します。

- ポート方向ビット (PDRn) : 入力／出力の方向を選択する
- ポート出力データビット (PODRn) : 出力用データを格納する
- ポート入力データビット (PIDRn) : 端子状態を示す
- イベント入力データビット (EIDRn) : ELC_PORT1, 2 信号発生時の端子状態を示す
- ポート出力設定ビット (POSrN) : ソフトウェア書き込み発生時の出力値を示す
- ポート出力リセットビット (PORRn) : ソフトウェア書き込み発生時の出力値を示す
- イベント出力設定ビット (EOSrN) : ELC_PORT1, 2 信号発生時の出力値を示す
- イベント出力リセットビット (EORRn) : ELC_PORT1, 2 信号発生時の出力値を示す

17.3.2 ポート機能選択

各端子の設定時、以下のポート機能を利用できます。

- 入出力設定 : CMOS 出力または NMOS オープンドレイン出力、プルアップ制御、および駆動強度
- 汎用入出力ポート : ポート方向、出力データ設定、および読み出し入力データ
- 代替機能 : 端子への機能の割り当て

各端子は、ポート mn 端子機能選択レジスタ (PmnPFS) に関連付けられます。このレジスタには対応するビット PODR、PIDR、および PDR があります。さらに、PmnPFS レジスタには以下のビットがあります。

- PCR : 入力プルアップ MOS のオン／オフを切り替えるためのプルアップ抵抗制御ビット
- NCODR : 各端子の出力タイプを選択するための N チャネルオープンドレイン制御ビット
- EOFR[1:0] : ポートグループから入力されるイベントのエッジを選択
- ISEL : IRQ 入力端子を設定するための IRQ 入力許可ビット
- ASEL : アナログ端子を設定するためのアナログ入力許可ビット
- PMR : 各ポートの端子機能を設定するためのポートモードビット
- PSEL[4:0] : 対応する周辺機能を選択するためのポート機能選択ビット

これらは、ポート mn 端子機能選択レジスタへのシングルレジスタアクセスで設定することができます。詳細は、「[17.2.5. PmnPFS/PmnPFS_HA/PmnPFS_BY : ポート mn 端子機能選択レジスタ \(m = 0～5, 9, n = 00～15\)](#)」を参照してください。

17.3.3 ELC のポートグループ機能

本 MCU では、ポート 1、2 が ELC ポートグループ機能に割り当てられています。

17.3.3.1 ELC から ELC_PORT1 または 2 が入力された場合の動作

ELC から ELC_PORT1 または 2 信号が入力されたとき、本 MCU は、以下に示す 2 つの機能をサポートしています。

(1) EIDR への入力

GPI 機能 (PmnPFS レジスタで PDR = 0 および PMR = 0) では、ELC から ELC_PORT1 または 2 信号が入力されると、入出力セルの入力許可がアサートされ、外部端子からのデータが EIDR ビットに読み出されます。[図 17.2](#) を参照してください。

GPO 機能 (PDR = 1) または周辺モード (PMR = 1) では、外部端子から EIDR ビットに 0 が入力されます。




図 17.2 イベントポート入力データ

(2) EOSR および EORR による PODR からの出力

ELC_PORT1 または 2 信号の発生時に、EOSR および EORR レジスタの設定値に基づいて、PODR から外部端子へデータが出力されます。

- EOSR を 1 にすると、ELC_PORT1 または 2 信号発生時に PODR レジスタは外部端子へ 1 を出力します。
EOSR = 0 の場合、PODR の値が保持されます。
- EORR を 1 にすると、ELC_PORT1 または 2 信号発生時に PODR レジスタは外部端子へ 0 を出力します。
EORR = 0 の場合、PODR の値が保持されます。




図 17.3 イベントポート出力データ

17.3.3.2 イベントパルスが ELC に出力された場合の動作

外部端子から ELC にイベントパルスを入力するには、PmnPFS レジスタの EOFR[1:0] ビットを設定します。詳細は、「[17.2.5. PmnPFS/PmnPFS_HA/PmnPFS_BY: ポート mn 端子機能選択レジスタ \(m = 0~5, 9, n = 00~15\)](#)」を参照してください。EOFR[1:0] ビットを設定すると、入出力セルの入力許可がアサートされます。

外部端子からのデータが入力となります。たとえばポート 1 に対して、P100 から P115 へデータが入力されると、これら 16 端子のデータは OR 論理で構成されます。このデータは、ワンショットパルスとして形成され、ELC に入力されます。ポート 2 の動作もポート 1 と同様です。[図 17.4](#) を参照してください。




図 17.4 イベントパルスの発生

17.3.4 ポート読み出し時のウェイト機能

ポート入力データを読み出し時のウェイトサイクル数は、PRWCNTR.WAIT[1:0]ビットで以下のように設定できます。

- PCNTR2 または PFS レジスタを読み出すことで、ポート入力データ (PIDR) を読み出します。
- ELC_PORT1 または 2 信号の発生時に、ポート端子状態をイベント入力データレジスタ (EIDR) にラッチします。

アクセスサイクル数は、PRWCNTR.WAIT[1:0]の値に 1 を足した値です。たとえば、PRWCNTR.WAIT[1:0]が 10b のとき、ウェイトサイクルは 2 サイクル、アクセスサイクルは 3 クロックサイクルになります。

表 17.3 に、電圧、周波数、ウェイトサイクルの関係を示します。

表 17.3 電圧、周波数、ウェイトサイクルの関係

VCC = AVCC0	アクセスサイクル(注1)	ウェイトサイクル(注2)
2.7 V 超	2～4	1～3
2.4～2.7 V	3～4	2～3
1.8～2.4 V	4	3
1.6～1.8 V	2～4	1～3

注 1. バスレイテンシは含まれません。

注 2. ポート読み出しウェイトコントロールレジスタ (PRWCNTR) に設定されるウェイトサイクル

17.4 未使用端子の処理

表 17.4 に、未使用端子の処理方法を示します。

表 17.4 未使用端子の処理 (1/2)

端子名	未使用時の処理
P201/MD	モード端子として使用
RES	抵抗を介して VCC に接続 (プルアップ)
P200/NMI	抵抗を介して VCC に接続 (プルアップ)
P212/EXTAL	メインクロック発振器を使用しない場合、MOSCCR.MOSTP ビットを 1 (汎用ポート P212) に設定する。この端子をポート P212 として使用しない場合、ポート 0～5、9 と同じ方法で設定する。

表 17.4 未使用端子の処理 (2/2)

端子名	未使用時の処理
P213/XTAL	メインクロック発振器を使用しない場合、MOSCCR.MOSTP ビットを 1（汎用ポート P213）に設定する。この端子をポート P213 として使用しない場合、ポート 0～5、9 と同じ方法で設定する。外部クロックが EXTAL 端子に入力される場合、この端子は開放する。
P215/XCIN	サブクロック発振器を使用しない場合、SOSCCR.SOSTP ビットを 1（汎用ポート P215）に設定する。この端子をポート P215 として使用しない場合、ポート 0～5、9 と同じ方法で設定する。
P214/XCOUT	サブクロック発振器を使用しない場合、SOSCCR.SOSTP ビットを 1（汎用ポート P214）に設定する。この端子をポート P214 として使用しない場合、ポート 0～5、9 と同じ方法で設定する。
P1x～P5x、P9x	- 方向を「入力」（PCNTR1.PDRn = 0）に設定した場合、対応する端子を抵抗を介して VCC に接続（プルアップ）、または抵抗を介して VSS に接続（プルダウン）する。^{(注1)(注2)} - 出力（PCNTR1.PDRn = 1）に設定した場合、端子を解放^(注1)
P000～P004、P010～P015	方向を「入力」（PCNTR1.PDRn = 0）に設定した場合、対応する端子を抵抗を介して AVCC0 に接続（プルアップ）、または抵抗を介して AVSS0 に接続（プルダウン）する。 ^(注1)
USB_DP	端子を開放。
USB_DM	端子を開放。
VREFH0	AVCC0 に接続
VREFL0	AVSS0 に接続

注 1. PmnPFS.PMR ビット、PmnPFS.ISEL ビット、PmnPFS.PCR ビット、および PmnPFS.ASEL ビットを 0 にクリアしてください。

注 2. P108、P201、および P300 は初期値から入力プルアップを有効にする必要があります（PmnPFS.PCR = 1）。

17.5 使用上の注意事項

17.5.1 端子機能の設定手順

入出力端子機能を設定するには、下記の手順に従ってください。

1. PWPR.BOWI ビットをクリアします。PWPR.PFSWE ビットに書き込みできるようになります。
2. PWPR.PFSWE ビットを 1 にします。PmnPFS レジスタに書き込みできるようになります。
3. 当該端子の PMR のポートモード制御ビットを 0 にして、汎用入出力ポートに設定します。
4. PmnPFS.PSEL[4:0] ビットによって、この端子の入出力機能を設定します。
5. 必要に応じて PMR ビットを 1 にして、選択した入出力機能に切り替えます。
6. PWPR.PFSWE ビットをクリアします。PmnPFS レジスタへの書き込みが禁止されます。
7. PWPR.BOWI ビットを 1 にします。PWPR.PFSWE ビットへの書き込みが禁止されます。

17.5.2 ポートグループ入力の使用手順

ポートグループ入力（ポート 1、2）を使用するには、下記の手順に従ってください。

1. ELSRx.ELS[7:0] ビットをすべて 0 にして、意図しないパルスが無視します。詳細は、「[16. イベントリンクコントローラ \(ELC\)](#)」を参照してください。
2. PmnPFS レジスタの EOFR[1:0] ビットを設定して、立ち上がりエッジ検出、立ち下がりエッジ検出、または両エッジ検出を指定します。
3. ダミーリードを実行するか、少しの間（たとえば 100 ns）待ちます。意図しないパルスが無視するかどうかは、外部端子の初期値によって異なります。
4. ELSRx.ELS[7:0] ビットを設定して、イベント信号を許可します。

17.5.3 ポート出力データレジスタ (PODR) の概要

本レジスタは下記のようにデータを出力します。

1. ELC_PORT1、2 信号の発生時に PCNTR4.EORR ビットを 1 にすると、0 を出力する。
2. ELC_PORT1、2 信号の発生時に PCNTR4.EOSR ビットを 1 にすると、1 を出力する。
3. PCNTR3.PORR が 1 になると、0 を出力する。

4. PCNTR3.POSR が 1 になると、1 を出力する。
5. PCNTR1.PODRn が設定されると、0 または 1 を出力する。
6. PmnPFS.PODRn が設定されると、0 または 1 を出力する。

上記の番号は、PODRn への書き込み優先順位に相当しています。たとえば、上記の 1.と 3.が同時に発生した場合、優先順位の高い 1.が実行されます。

17.5.4 アナログ機能使用時の注意事項

アナログ機能を使用するには、ポートモード制御ビット (PMR) とポート方向ビット (PDRn) を両方とも 0 にして、端子が汎用入力ポートとして動作できるようにしてください。その後、ポート mn 端子機能選択レジスタ (PmnPFS.ASEL) のアナログ入力許可ビット (ASEL) を 1 にしてください。

17.6 製品ごとの周辺選択設定

本項では、PmnPFS レジスタでの端子機能選択設定について説明します。いくつかの端子名には、接尾語として A、B、C、D、E、または F が付加されています。これらの接尾語は、機能の割り当て時には無視できます。ただし、同じ機能を 2 つ以上の端子に同時に割り当てることは禁止されます。PmnPFS レジスタの PSEL ビットでは、許可された値 (機能) 以外に設定しないでください。このレジスタに許可されていない値を設定した場合、正しい動作は保証されません。

表 17.5 入出力端子機能のレジスタ設定 (PORT0)

PSEL[4:0] 設定値	機能	端子										
		P000	P001	P002	P003	P004	P010	P011	P012	P013	P014	P015
00000b	(初期値)	Hi-Z										
00010b	GPT	—	—	—	—	—	—	—	—	—	GTETRG_A_E	GTETRGB_E
10110b	UARTA	—	—	—	—	—	—	—	—	—	TXDA1_A	RXDA1_A
ASEL ビット		AN000	AN001	AN002	AN003	AN004	AN005/ VREFH0	AN006/ VREFL0	AN007	AN008	AN009/DA0	AN010
ISEL ビット		IRQ6	IRQ7	IRQ2	—	IRQ3	IRQ5_C	IRQ0_C	IRQ1_C	IRQ4_C	IRQ6_C	IRQ7_A
NCODR ビット		—	—	—	—	—	—	—	—	—	—	—
PCR ビット		✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓
64 ピン製品		✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓
48 ピン製品		✓	✓	✓	—	—	✓	✓	✓	✓	✓	✓
32 ピン製品		—	—	—	—	—	✓	✓	✓	✓	✓	✓

✓ : 利用可能
— : 設定禁止

表 17.6 入出力端子機能のレジスタ設定 (PORT1) (1/2)

PSEL[4:0]設定値	機能	端子														
		P100	P101	P102	P103	P104	P105	P106	P107	P108	P109	P110	P111	P112	P113	
00000b	(初期値)	Hi-Z								SWDIO	Hi-Z					
00001b	AGTW	AGTIO0_A	AGTEE0	AGTO0	—	—	—	—	—	AGTOA1_B	AGTIO1_B	AGTOB0_B	AGTOA0	AGTOB0	—	
00010b	GPT	GTETRG_A_A	GTETRG_B_A	GTOWL_O_A	GTOWU_P_A	GTETRG_B_B	GTETRG_A_C	—	—	GTOULO_C	GTOVUP_A	GTOVLO_A	—	—	—	
00011b	GPT	GTIOC8_B_A	GTIOC8_A_A	GTIOC5_B_A	GTIOC5_A_A	GTIOC4_B_B	GTIOC4_A_B	—	—	GTIOC0_B_A	GTIOC4_A_A	GTIOC4_B_A	GTIOC6_A_A	GTIOC6_B_A	—	
00100b	SCI	RXD0_A/ MISO0_A /SCL0_A	TXD0_A/ MOSI0_A /SDA0_A	SCK0_A	CTS0_R TS0_A/ SS0_A	RXD0_C/ MISO0_C/ SCL0_C	—	—	—	—	SCK1_E	CTS2_R TS2_B/ SS2_B	SCK2_B	TXD2_B/ MOSI2_B /SDA2_B	—	
00101b	SCI	SCK1_A	CTS1_R TS1_A/ SS1_A	TXD2_D/ MOSI2_D/ SDA2_D	—	—	—	—	—	CTS9_R TS9_B/ SS9_B	TXD9_B/ MISO9_B /SDA9_B	RXD9_B/ MISO9_B /SCL9_B	SCK9_B	SCK1_D	—	
00110b	SPI	MISOA_A	MOSIA_A	RSPCKA_A	SSLA0_A	SSLA1_A	SSLA2_A	SSLA3_A	—	—	—	—	—	—	—	
00111b	I3C	—	—	—	—	—	—	—	—	—	SCL0_B	SDA0_B	—	—	—	
01000b	KINT	KR00	KR01	KR02	KR03	KR04	KR05	KR06	KR07	—	—	—	—	—	—	

表 17.6 入出力端子機能のレジスタ設定 (PORT1) (2/2)

PSEL[4:0]設定値	機能	端子													
		P100	P101	P102	P103	P104	P105	P106	P107	P108	P109	P110	P111	P112	P113
01001b	CLKOUT/RTC	—	—	—	—	—	—	—	—	—	CLKOUT_B	RTCCOUT_B	—	—	—
01010b	CAC/ADC12	—	—	ADTRG0_A	—	—	—	—	—	—	—	—	—	ADTRG0_C	—
10000b	CAN	—	—	CTX0_C	CRX0_C	—	—	—	—	—	CRX0_A	CTX0_A	—	—	—
10110b	UARTA	—	—	—	—	—	—	—	—	RXDA0_A	TXDA0_A	—	—	—	—
10010b	SSI	SSIRXD0_C	SSITXD0_C	SSILRCK0/SSIFS0_C	SSIBCK0_C	—	—	—	—	SSIDATA0_A	AUDIO_CLK_A	—	—	AUDIO_CLK_B	—
ASEL ビット		AN022 (注1)	AN021 (注1)	AN020 (注1)	AN019 (注1)	—	—	—	—	—	—	—	—	—	—
ISEL ビット		IRQ2_A	IRQ1_A	—	IRQ5_F	IRQ1_B	IRQ0_B	—	—	—	IRQ5_E	IRQ3_A	IRQ4_A	—	—
NCODR ビット		✓	✓	✓	✓	✓	✓	✓	✓	—	✓	✓	✓	✓	✓
PCR ビット		✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓
64 ピン製品		✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓	✓
48 ピン製品		✓	✓	✓	✓	✓	—	—	—	✓	✓	✓	✓	✓	—
32 ピン製品		✓	✓	✓	✓	—	—	—	—	✓	✓	✓	—	✓	—

✓ : 利用可能

— : 設定禁止

注 1. 64 ピン製品では未サポート

表 17.7 入出力端子機能のレジスタ設定 (PORT2)

PSEL[4:0]設定値	機能	端子									
		P200	P201	P204	P205	P206	P207	P212	P213	P214	P215
00000b	(初期値)	Hi-Z									
00001b	AGTW	—	—	AGTIO1_A	AGTO1	—	—	AGTEE1	—	—	—
00010b	GPT	—	—	GTIW_A	GTIV_A	GTIU_A	—	GTETRGA_D	GTETRGA_D	—	—
00011b	GPT	—	—	—	—	—	—	GTIOC0B_D	GTIOC0A_D	—	—
00100b	SCI	—	—	SCK0_D	TXD0_D/ MOSI0_D/ SDA0_D	RXD0_D/ MISO0_D/ SCL0_D	—	—	—	—	—
00101b	SCI	—	—	SCK9_A	CTS9_RTS9_A/ SS9_A	—	—	RXD1_A/ MISO1_A/ SCL1_A	TXD1_A/ MOSI1_A/ SDA1_A	—	—
00110b	SPI	—	—	—	—	—	—	—	—	—	—
01001b	CLKOUT/ ACMPLP/RTC	—	—	—	CLKOUT_A	—	—	—	—	—	—
01010b	CAC/ADC12	—	—	CACREF_A	—	—	—	—	—	—	—
10010b	SSI	—	—	SSIRXD0_B	SSITXD0_B	SSILRCK0/ SSIFS0_B	SSIBCK0_B	—	—	—	—
ASEL ビット		—	—	—	—	—	—	—	—	—	—
ISEL ビット		—	—	—	IRQ1	IRQ0	—	IRQ3_B	IRQ2_B	—	—
NCODR ビット		—	✓	✓	✓	✓	✓	✓	✓	—	—
PCR ビット		—	✓	✓	✓	✓	✓	✓	✓	—	—
64 ピン製品		✓	✓	✓	✓	✓	✓	✓	✓	✓	✓
48 ピン製品		✓	✓	—	—	✓	✓	✓	✓	✓	✓
32 ピン製品		✓	✓	—	—	—	—	✓	✓	✓	✓

✓ : 利用可能

— : 設定禁止

表 17.8 入出力端子機能のレジスタ設定 (PORT3) (1/2)

PSEL[4:0]設定値	機能	端子				
		P300	P301	P302	P303	P304
00000b	(初期値)	SWCLK	Hi-Z	—	—	—
00001b	AGTW	AGTIO0_B	AGTIO0_D	—	—	—

表 17.8 入出力端子機能のレジスタ設定 (PORT3) (2/2)

PSEL[4:0]設定値	機能	端子				
		P300	P301	P302	P303	P304
00010b	GPT	GTOUUP_C	GTOULO_A	GTOUUP_A	—	—
00011b	GPT	GTIOC0A_A	GTIOC7B_A	GTIOC7A_A	—	—
00100b	SCI	—	RXD2_A/MISO2_A/ SCL2_A	TXD2_A/MOSI2_A/ SDA2_A	—	—
00101b	SCI	—	CTS9_RTS9_D/SS9_D	—	—	—
00110b	SPI	—	—	—	—	—
10110b	UARTA	CLKA0_A	—	—	—	—
ASEL ビット		—	—	—	—	—
ISEL ビット		—	IRQ6_A	IRQ5_A	—	—
NCODR ビット		—	✓	✓	✓	✓
PCR ビット		✓	✓	✓	✓	✓
64 ピン製品		✓	✓	✓	✓	✓
48 ピン製品		✓	✓	✓	—	—
32 ピン製品		✓	—	—	—	—

✓ : 利用可能
— : 設定禁止

表 17.9 入出力端子機能のレジスタ設定 (PORT4)

PSEL[4:0]設定値	機能	端子								
		P400	P401	P402	P403	P407	P408	P409	P410	P411
00000b	(初期値)	Hi-Z								
00001b	AGTW	AGTIO1_C	—	AGTIO0_E/ AGTIO1_D	AGTIO0_F/ AGTIO1_E	AGTIO0_C	—	—	AGTOB1	AGTOA1
00010b	GPT	—	GTETRG_A_B	—	—	—	GTOWLO_B	GTOWUP_B	GTOVLO_B	GTOVUP_B
00011b	GPT	GTIOC9A_A	GTIOC9B_A	—	—	—	—	—	—	—
00100b	SCI	SCK0_B	CTS0_RTS0_B/ SS0_B	—	—	CTS0_RTS0_D/ SS0_D	CTS1_RTS1_D/ SS1_D	—	RXD0_B/ MISO0_B/ SCL0_B	TXD0_B/ MOSI0_B/ SDA0_B
00101b	SCI	SCK1_B	TXD1_B/ MOSI1_B/ SDA1_B	RXD1_B/ MOSI1_B/ SCL1_B	CTS1_RTS1_B/ SS1_B	—	—	—	—	—
00110b	SPI	—	—	—	—	—	—	—	MISOA_B	MOSIA_B
00111b	I3C	SCL0_A	SDA0_A	—	—	—	—	—	—	—
01001b	CLKOUT/ ACMPLP/RTC	—	—	—	—	RTCOUT_A	—	—	—	—
01010b	CAC/ADC12	CACREF_C	—	—	—	ADTRG0_B	—	—	—	—
10000b	CAN	—	CRX0_B	CTX0_B	—	—	—	—	—	—
10110b	UARTA	—	CLKA0_B	RXDA0_B	TXDA0_B	—	TXDA1_B	RXDA1_B	CLKA1_B	—
10010b	SSI	—	—	—	—	SSIDATA0_B	SSI_RXD0_A	SSI_TXD0_A	SSILRCK0/ SSIFS0_A	SSIBCK0_A
10011b	USBFS/ USBCC	—	—	—	—	USB_VBUS	—	—	—	—
ASEL ビット		—	—	—	—	—	—	—	—	—
ISEL ビット		IRQ0_A	IRQ5	IRQ4	—	—	IRQ7_B	IRQ6_B	IRQ5_B	IRQ4_B
NCODR ビット		✓	✓	✓	✓	✓	✓	✓	✓	✓
PCR ビット		✓	✓	✓	✓	✓	✓	✓	✓	✓
64 ピン製品		✓	✓	✓	✓	✓	✓	✓	✓	✓
48 ピン製品		✓	✓	—	—	✓	✓	✓	—	—
32 ピン製品		—	—	—	—	✓	—	—	—	—

✓ : 利用可能
— : 設定禁止

表 17.10 入出力端子機能のレジスタ設定 (PORT5) (1/2)

PSEL[4:0]設定値	機能	端子		
		P500	P501	P502
00000b	(初期値)	Hi-Z		

表 17.10 入出力端子機能のレジスタ設定 (PORT5) (2/2)

PSEL[4:0]設定値	機能	端子		
		P500	P501	P502
00010b	GPT	GTIU_B	GTIV_B	GTIW_B
00011b	GPT	GTIOC5A_B	GTIOC5B_B	—
00101b	SCI	—	TXD1_C/MOSI1_C/SDA1_C	RXD1_C/MISO1_C/SCL1_C
10010b	SSI	AUDIO_CLK_C	—	—
10110b	UARTA	CLKA1_A	—	—
ASEL ビット		—	AN017	AN018
ISEL ビット		—	—	—
NCODR ビット		✓	✓	✓
PCR ビット		✓	✓	✓
64 ピン製品		✓	✓	✓
48 ピン製品		✓	—	—
32 ピン製品		—	—	—

✓ : 利用可能
 — : 設定禁止

表 17.11 入出力端子機能のレジスタ設定 (PORT9)

PSEL[4:0]設定値	機能	端子	
		P912	P913
00000b	(初期値)	Hi-Z	
00111b	I3C	SDA0_C	SCL0_C
10000b	CAN	CTX0_D	CRX0_D
ASELL ビット		USB_CC2	USB_CC1
ISEL ビット		—	IRQ5_D
NCODR ビット		✓	✓
PCR ビット		✓	✓
64 ピン製品		✓	✓
48 ピン製品		✓	✓
32 ピン製品		✓	✓

✓ : 利用可能
 — : 設定禁止

18. キー割り込み機能 (KINT)

18.1 概要

キー割り込み機能 (KINT) は、キー割り込み入力端子の立ち上がりエッジまたは立ち下がりエッジが検出されると、キー割り込みを生成します。図 18.1 にブロック図を、表 18.1 に入出力端子を示します。




図 18.1 KINT のブロック図

すべてのキー割り込み信号は 1 つの OR ゲートに入力され、その OR ゲートの出力が KEY_INTKR マスク信号によってマスクされた信号がキー割り込み信号 (KEY_INTKR 信号) になります。キー割り込みフラグ KRF.KIFn を使用する場合 (KRCTL.KRMD = 1)、KEY_INTKR マスク信号は、KRF.KIFn フラグをクリアすることでアサートされる出力マスクとして使用されます。

表 18.1 KINT の入出力端子

端子名	入出力	機能
KR00~KR07	入力	キー割り込み入力端子

18.2 レジスタの説明

18.2.1 KRCTL : キーリターン制御レジスタ

Base address:	KINT = 0x4008_0000
Offset address:	0x00
Bit position:	7 6 5 4 3 2 1 0
Bit field:	KRMD — — — — — — KREG
Value after reset:	0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	KREG	検出エッジ選択 (KR00~KR07 端子) 0: 立ち下がりエッジ 1: 立ち上がりエッジ	R/W
6:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	KRMD	キー割り込みフラグ使用状態 (KRF.KIF0~KRF.KIF7) 0: キー割り込みフラグを使用しない 1: キー割り込みフラグを使用する	R/W

KRCTL レジスタは、キー割り込みフラグ KRF.KIFn (n = 0~7) の状態を制御し、検出エッジを設定するためのレジスタです。

18.2.2 KRF : キーリターンフラグレジスタ

Base address: KINT = 0x4008_0000

Offset address: 0x04

Bit position:	7	6	5	4	3	2	1	0
Bit field:	KIF7	KIF6	KIF5	KIF4	KIF3	KIF2	KIF1	KIF0
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
7:0	KIF0~KIF7	キー割り込みフラグ n 0: 割り込みの検出なし 1: 割り込みの検出あり	R/W

KRF レジスタは、キー割り込みフラグ (KIFn) を制御します。

KRCTL.KRMD = 0 の場合、KIFn フラグを 1 にすることは禁止です。KIFn フラグを 1 に設定しても、KIFn フラグの値は変化しません。

KIFn フラグをクリアする場合には、クリアするフラグが 1 であることを確認した後、クリアするフラグに 0、その他のフラグに 1 を同時に書いてください。

18.2.3 KRM : キーリターンモードレジスタ

Base address: KINT = 0x4008_0000

Offset address: 0x08

Bit position:	7	6	5	4	3	2	1	0
Bit field:	KIMC7	KIMC6	KIMC5	KIMC4	KIMC3	KIMC2	KIMC1	KIMC0
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
7:0	KIMC0~KIMC7	キー割り込みモード制御 n 0: キー割り込み信号を検出しない 1: キー割り込み信号を検出する	R/W

KRM レジスタは、キー割り込みモードを設定するレジスタです。

KR0n 端子へ入力中の信号が Low レベル (KRCTL.KREG = 0) または High レベル (KRCTL.KREG = 1) のとき、KRM レジスタの対象ビットがセットされると割り込みが発生します。この割り込みを無視するには、割り込み処理を禁止してから、KRM レジスタを設定してください。

KINT は PmnPFS.PSEL[4:0] ビットで割り当てることができます。対応するキー割り込み入力端子をプルアップ機能に設定することで、内蔵プルアップ抵抗の適用も可能です。詳細は「[17. I/O ポート](#)」を参照してください。

18.3 動作説明

18.3.1 キー割り込みフラグを使用しない場合の動作 (KRCTL.KRMD = 0)

KR0n 端子に、KRCTL.KREG ビットで指定された有効エッジが入力されたとき、キー割り込み信号 KEY_INTKR が発生します。有効エッジが入力されたチャンネルを判別するには、KEY_INTKR 発生後にポートレジスタを読み出して、ポートのレベルをチェックしてください。

KEY_INTKR 信号は、KR0n 端子の入力レベルに応じて変化します。




図 18.2 キー割り込みが1つのチャンネルに入力された場合の KEY_INTKR 信号の動作

図 18.3 に、有効エッジが複数の KR0n 端子に入力された場合の動作を示します。一方の端子に Low レベルが入力中であると、KEY_INTKR 信号がセットされます (KRCTL.KREG = 0 の場合)。そのため、この期間中に他の端子に立ち下がりエッジが入力されても、再度 KEY_INTKR は発生しません。図 18.3 の[1]を参照してください。




図 18.3 キー割り込みが複数のチャンネルに入力された場合の KEY_INTKR 信号の動作

18.3.2 キー割り込みフラグを使用する場合の動作 (KRCTL.KRMD = 1)

KR0n 端子に、KRCTL.KREG ビットで指定された有効エッジが入力されたとき、KEY_INTKR 信号が発生します。有効エッジが入力されたチャンネルを判別するには、KEY_INTKR の発生後にキーリターンフラグレジスタ (KRF) を読み出します。KRCTL.KRMD ビットが 1 になっている場合は、KRF レジスタの対応するビットをクリアして、KEY_INTKR 信号をクリアしてください。

図 18.4 に示すように、1 つのチャンネルに立ち下がりエッジが入力されるごとに、1 回だけ割り込みが発生します (KRCTL.KREG = 0 の場合)。立ち上がりエッジが入力される前や後に KRF.KIFn フラグがクリアされても、それ以上割り込みは発生しません。




図 18.4 キー割り込みフラグを使用する場合の KEY_INTKR 信号の基本動作

図 18.5 に、有効エッジが複数の KR0n 端子に入力された場合の動作を示します。KR00 端子に立ち下がりエッジが入力された後に、KR01 端子と KR05 端子にも立ち下がりエッジが入力されます (KRCTL.KREG = 0 の場合)。KRF.KIF0 フラグがクリアされたとき、KRF.KIF1 フラグはセット状態になっています。KRF.KIF0 フラグがクリアされてから PCLKB クロックの 1 サイクル後に、KEY_INTKR 信号はネゲートされます。図 18.5 の[1]を参照してください。

また、KR05 端子に立ち下がりエッジが入力された後に、KRF.KIF5 フラグがセットされます。図中の[2]で KRF.KIF1 フラグがクリアされます。KRF.KIF1 フラグがクリアされてから PCLKB クロックの 1 サイクル後に、KEY_INTKR 信号はネゲートされます。図中の[3]を参照してください。したがって、複数チャンネルに有効エッジが入力されたとき、各キー割り込みを発生させることが可能です。




図 18.5 キー割り込みが複数入力された場合の KEY_INTKR 信号の動作

18.4 使用上の注意事項

- KEY_INTKR をスヌーズ要求として用いる場合は、KRCTL.KRMD ビットを 0 にしてください。
- KEY_INTKR をスヌーズモードおよびソフトウェアスタンバイモードから通常モードへ復帰するための割り込み要因として用いる場合は、KRCTL.KRMD ビットを 1 にしてください。
- KINT が端子に割り当てられる場合、この端子入力ソフトウェアスタンバイモード時に常に許可されています。また、端子レベルが変化すると、対応する KRF.KIFn フラグがセットされる可能性があります。そのため、ソフトウェアスタンバイモードの解除時に、KEY_INTKR が発生する場合があります。ソフトウェアスタンバイモード時の KR0n 端子の変化を無視するには、ソフトウェアスタンバイモードへ遷移する前に、対応する KRM.KIMCn ビットをクリアしてください。ソフトウェアスタンバイモードの解除後は、対応する KRM.KIMCn ビットをセットする前に、KRF.KIFn フラグをクリアする必要があります。

19. GPT 用のポートアウトプットイネーブル (POEG)

19.1 概要

ポートアウトプットイネーブル (POEG) は、以下の方法のいずれかにより、汎用 PWM タイマ (GPT) の出力端子を出力禁止状態にすることが可能です。

- GTETR_{Gn} (n = A, B) 端子の入力レベル検出
- GPT からの出力禁止要求
- クロック発生回路の発振停止検出
- レジスタ設定値

GTETR_{Gn} (n = A, B) 端子は、GPT への外部トリガ入力端子として利用可能です。

表 19.1 に POEG の仕様を、図 19.1 にブロック図を、表 19.2 に入力端子を示します。

表 19.1 POEG の仕様

項目	内容
入力レベル検出による出力禁止制御	● 極性とフィルタの選択後、GTETR_{Gn} 端子の立ち上がりエッジまたは立ち下がりエッジをサンプリングした場合に、GPT 出力端子を出力禁止に設定可能
GPT からの出力禁止要求	● GTIOCxA 端子と GTIOCxB 端子が同時にアクティブレベルとなる場合、GPT は POEG に対して出力禁止要求を発生させる。POEG は、これらの出力禁止要求を受信して、GTIOCxA 端子および GTIOCxB 端子を出力禁止にするか否かの制御が可能
発振停止検出による出力禁止制御	● クロック発生回路による発振が停止した場合に、GPT 出力端子を出力禁止に設定可能
ソフトウェア（レジスタ）による出力禁止制御	● レジスタの設定値を書き換えることにより、GPT 出力端子を出力禁止に設定可能
割り込み	● ポート GTETR_{Gn} 入力を検出した場合に割り込みを発生 ● GPTx 出力禁止要求を検出した場合に割り込みを発生
GPT に対する外部トリガ出力機能	● 極性とフィルタの選択後、GTETR_{Gn} 信号を GPT へ出力可能（カウント開始／カウント停止／カウントクリア／アップカウント／ダウンカウント／インプットキャプチャ機能）
ノイズフィルタリング	● GTETR_{Gn} 端子からの入力に対して、ノイズフィルタクロックを、PCLKB/1、PCLKB/8、PCLKB/32、PCLKB/128 クロックからそれぞれ選択可能（選択クロックを用いて、入力信号を 3 回サンプリングすることでフィルタリング） ● どの GTETR_{Gn} 端子からの入力に対しても、正極性、負極性をそれぞれ選択可能 ● 極性およびフィルタ選択後の信号状態のモニタが可能

注. n = A, B, x = 0, 4~9




図 19.1 POEG のブロック図

表 19.2 POEG の入力端子

端子名称	入出力	機能
GTETRGA	入力	GPT 出力端子の出力禁止要求信号および GPT 外部トリガ入力端子 A
GTETRGB	入力	GPT 出力端子の出力禁止要求信号および GPT 外部トリガ入力端子 B

19.2 レジスタの説明

19.2.1 POEGGn : POEG グループ n 設定レジスタ (n = A, B)

Base address: POEG = 0x4004_2000																
Offset address: 0x000 (POEGGA) 0x100 (POEGGB)																
Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	NFCS[1:0]		NFEN	INV	—	—	—	—	—	—	—	—	—	—	—	ST
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	OSTP E	IOCE	PIDE	SSF	OSTP F	IOCF	PIDF
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	PIDF	ポート入力検出フラグ 0: GTETR _{Gn} 端子からの出力禁止要求なし 1: GTETR _{Gn} 端子からの出力禁止要求あり	R/W ^(注1)
1	IOCF	GPT 出力禁止要求検出フラグ 0: GPT による出力禁止要求なし 1: GPT による出力禁止要求あり	R/W ^(注1)
2	OSTPF	発振停止検出フラグ 0: 発振停止検出による出力禁止要求なし 1: 発振停止検出による出力禁止要求あり	R/W ^(注1)
3	SSF	ソフトウェア停止フラグ 0: ソフトウェアからの出力禁止要求なし 1: ソフトウェアからの出力禁止要求あり	R/W
4	PIDE	ポート入力検出許可 0: GTETR _{Gn} 端子からの出力禁止要求を禁止 1: GTETR _{Gn} 端子からの出力禁止要求を許可	R/W ^(注2)
5	IOCE	GPT 出力禁止要求許可 0: GPT による出力禁止要求を禁止 1: GPT による出力禁止要求を許可	R/W ^(注2)
6	OSTPE	発振停止検出許可 0: 発振停止検出による出力禁止要求を禁止 1: 発振停止検出による出力禁止要求を許可	R/W ^(注2)
15:7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
16	ST	GTETR _{Gn} 入力ステータスフラグ 0: フィルタリング後の GTETR _{Gn} 入力は 0 1: フィルタリング後の GTETR _{Gn} 入力は 1	R
27:17	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
28	INV	GTETR _{Gn} 入力反転 0: GTETR _{Gn} をそのまま入力 1: GTETR _{Gn} を反転して入力	R/W
29	NFEN	ノイズフィルタ有効 0: ノイズフィルタリングを禁止 1: ノイズフィルタリングを許可	R/W
31:30	NFCS[1:0]	ノイズフィルタクロック選択 0 0: GTETR _{Gn} 端子の入力レベルを PCLKB クロックごとに 3 回サンプリング 0 1: GTETR _{Gn} 端子の入力レベルを PCLKB/8 クロックごとに 3 回サンプリング 1 0: GTETR _{Gn} 端子の入力レベルを PCLKB/32 クロックごとに 3 回サンプリング 1 1: GTETR _{Gn} 端子の入力レベルを PCLKB/128 クロックごとに 3 回サンプリング	R/W

注 1. フラグをクリアするための 0 の書き込みのみ可能です。

注 2. リセット後、1 回のみ書き込み可能です。

POEG_{Gn} (n = A, B) レジスタは、GPT 端子の出力禁止状態、割り込み、および GPT への外部トリガ入力を制御します。

POEGGA レジスタは、GTETRGA 端子に GPT のグループ A 出力禁止要求を応答します。POEGGB レジスタは、GTETR_{GB} 端子に GPT のグループ B 出力禁止要求を応答します。

19.3 出力禁止制御の動作

以下のいずれかの条件が成立したとき、GTIOCxA、GTIOCxB、および BLDC モーター制御用 3 相 PWM 出力端子を出力禁止に設定できます。

- GTETR_{Gn} 端子の入力レベルまたはエッジ検出
POEG_{Gn}.PIDE ビットが 1 の状態で、POEG_{Gn}.PIDF フラグが 1 になったとき
- GPT からの出力禁止要求
GTINTAD レジスタで禁止要求が許可されている場合に POEG_{Gn}.IOCE ビットが 1 の状態で、POEG_{Gn}.IOCF フラグが 1 になったとき。GTINTAD.GRPABH ビットおよび GTINTAD.GRPABL ビットの設定値が、GPT レジスタの GTINTAD.GRP[1:0] ビットまたは OPSCR.GRP ビットで選択されたグループに適用されます。

- クロック発生回路の発振停止検出
POEGn.OSTPE ビットが 1 の状態で、メインクロック発振器の停止が検出され、POEGn.OSTPF フラグが 1 になったとき
- SSF ビットの設定
POEGn.SSF を 1 に設定すると、GPT と PWM の出力が無効になります。

出力禁止の状態は、GPT モジュールで制御します。GTIOCxA 端子と GTIOCxB 端子の出力禁止は、GPTx の GTINTAD.GRP[1:0]ビット、GTIOR.OADF[1:0]ビットおよび GTIOR.OBDF[1:0]ビットで設定されます。BLDC モーター制御用 3 相 PWM 出力の出力禁止は、GPT OPS の OPSCR.GRP ビットおよび OPSCR.GODF ビットで設定されます。

19.3.1 端子入力レベル検出時の動作

POEGn.PIDE ビット、POEGn.NFCS[1:0]ビット、POEGn.NFEN ビット、および POEGn.INV ビットに設定された入力条件が、GTETRn 端子で発生すると、GPT 出力端子は出力禁止状態になります。

19.3.1.1 デジタルフィルタ

図 19.2 にデジタルフィルタによる High 検出時の動作を示します。POEGn.INV ビットの極性の設定に対応した High 状態が、POEGn.NFCS[1:0]ビットで選択したサンプリングクロックにおいて 3 回連続して検出されたとき、High 検出とみなされて、GPT 出力端子は出力禁止状態になります。このとき、一度でも Low を検出した場合は、High 検出とみなされません。さらに、サンプリングクロックが出力されていない期間は、GTETRn 端子のレベル変化が無視されます。




図 19.2 デジタルフィルタの動作例

19.3.2 GPT からの出力禁止要求

動作の詳細については、「20. 汎用 PWM タイマ (GPT)」の GTIOC 端子出力の出力禁止制御の説明を参照してください。

19.3.3 発振停止検出による出力禁止制御

POEGn.OSTPE ビットが 1 の場合、クロック発生回路の発振停止検出機能が発振停止を検出すると、GPT 出力端子はグループごとに出力禁止になります。

19.3.4 レジスタによる出力禁止制御

GPT 出力端子は、ソフトウェア停止フラグ (POEGn.SSF) に 1 を書き込むことで直接制御が可能です。

19.3.5 出力禁止状態の解除

出力禁止状態になっている GPT 出力端子を解放するには、リセットによって初期状態に復帰させるか、または下記のフラグをすべてクリアします。

- POEGn.PIDF
- POEGn.IOCF
- POEGn.OSTPF
- POEGn.SSF

外部入力端子 GTETRn が無効ではなく、かつ POEGn.ST ビットが 0 になっていなければ、POEGn.PIDF フラグに 0 を書いても無視されます (フラグはクリアされません)。

GPT の GTST.OABHF フラグおよび GTST.OABLF フラグがすべて 0 になっている場合にのみ、POEGn.IOCF フラグに 0 を書くこと (フラグをクリアすること) ができます。

クロック発生回路の OSTDSR.OSTDF フラグが 0 になっていない場合、POEGn.OSTPF フラグに 0 を書いても無視されます (フラグはクリアされません)。また、フラグのセットとクリアが同時に発生した場合、セットが優先されます。

図 19.3 に、出力禁止状態の解除タイミングを示します。フラグがクリアされた後、次の GPT カウント周期の開始時に、出力禁止状態が解除されます。




図 19.3 GPT 端子出力の出力禁止状態の解除タイミング

19.4 割り込み要因

POEG は、以下の要因に対して割り込み要求を発生させます。

- 入力レベル検出による出力禁止制御
- GPT からの出力禁止要求

表 19.3 に、割り込み要求の条件を示します。

表 19.3 POE の入力端子

割り込み要因	シンボル	対応するフラグ	トリガ条件
POEG グループ A 割り込み	POEG_GROUPA	POEGGA.IOCF	GPT 禁止要求からの出力禁止要求の発生
		POEGGA.PIDF	GTETRGA 端子からの出力禁止要求の発生
POEG グループ B 割り込み	POEG_GROUPB	POEGGB.IOCF	GPT 禁止要求からの出力禁止要求の発生
		POEGGB.PIDF	GTETRGA 端子からの出力禁止要求の発生

19.5 GPT に対する外部トリガ出力

POEG は、下記の GPT 動作のトリガ信号として、GTETR G_n 端子の入力信号のフィルタリングとレベル検出により発生する信号を出力します。

- カウント開始
- カウント停止
- カウントクリア
- アップカウント
- ダウンカウント
- インพุットキャプチャ

POEG G_n .INV ビットで設定した極性信号に対し、POEG G_n .NFCS[1:0]ビットで選択したサンプリングクロックで同じレベルが 3 回連続して入力されたとき、その値が出力されます。「[19.3.1. 端子入力レベル検出時の動作](#)」の入力レベル検出動作と同様にコントロールレジスタを設定してください。フィルタリング後の状態は POEG G_n .ST フラグでモニタできます。

図 19.4 に、GPT に対する外部トリガ出力のタイミングを示します。




図 19.4 GPT に対する外部トリガ出力のタイミング

19.6 使用上の注意

19.6.1 ソフトウェアスタンバイモードへの遷移

POEG を使用する場合は、ソフトウェアスタンバイモードへ遷移させないでください。このモードでは POEG が停止するため、端子の出力禁止を制御することができません。

19.6.2 GPT 対応端子の指定

POEG は、PmnPFS.PMR ビットおよび PmnPFS.PSEL ビットの設定によって、GPT 対応端子として指定された場合にのみ出力禁止制御を行います。端子が汎用入出力端子として指定されている場合、POEG は出力禁止制御を行いません。

20. 汎用 PWM タイマ (GPT)

20.1 概要

汎用 PWM タイマ (GPT) は、GPT32 × 1 チャンネルの 32 ビットタイマおよび GPT16 × 6 チャンネルの 16 ビットタイマにより構成されます。PWM 波形はアップカウンタ、ダウンカウンタ、またはその両方を制御することにより生成が可能です。さらに、ブラシレス DC モーターを制御するために、PWM 波形の生成が可能です。GPT は、汎用タイマとしても使用できます。

表 20.1 に GPT の仕様を、表 20.2 に GPT の機能一覧を示します。また、図 20.1 に GPT のブロック図を示します。

表 20.1 GPT の仕様

項目	内容
機能	32 ビット × 1 チャンネル (GPT32n (n = 0)) 16 ビット × 6 チャンネル (GPT16m (m = 4~9)) - 各カウンタは、アップカウントもしくはダウンカウント (のこぎり波)、またはアップダウンカウント (三角波) を選択可能 - チャンネルごとに独立したクロックソースを選択可能 - チャンネルごとに 2 本の入出力端子 - チャンネルごとにアウトプットコンペア/インプットキャプチャ用レジスタが 2 本 - 各チャンネル 2 本のアウトプットコンペア/インプットキャプチャレジスタに対し、4 本のバッファレジスタがあり、バッファ動作しないときにはコンペアレジスタとしても動作可能 - アウトプットコンペア動作時に山/谷それぞれバッファ動作可能で左右非対称な PWM 波形を生成 - チャンネルごとにフレーム周期設定用レジスタを搭載 (オーバーフロー/アンダーフローで割り込み可能) - PWM 動作の際にデッドタイム生成が可能 - 任意チャンネルのカウンタの同期スタート/ストップ/クリア可能 - 最大 4 つの ELC イベントによるカウントスタート/ストップ/クリア/アップカウント/ダウンカウント/インプットキャプチャ動作が可能 2 本の入力端子の状態を検出し、カウントスタート/ストップ/クリア/アップカウント/ダウンカウント/インプットキャプチャ動作が可能 - 最大 2 本の外部トリガによるカウントスタート/ストップ/クリア/アップカウント/ダウンカウント/インプットキャプチャ動作が可能 - 出力端子間の短絡検出による出力端子無効機能 - ブラシレス DC モーター制御用の PWM 波形生成が可能 - コンペアマッチ A~D イベント、オーバーフローイベント/アンダーフローイベントおよび入力 UVW エッジイベントを ELC に出力可能 - インプットキャプチャおよび入力 UVW 用のノイズフィルタが有効 - バスクロック : PCLKB、コアクロック : PCLKD

表 20.2 GPT の機能一覧 (1/2)

項目	内容
カウントクロック	PCLKD PCLKD/4 PCLKD/16 PCLKD/64 PCLKD/256 PCLKD/1024
アウトプットコンペア/インプットキャプチャレジスタ (GTCCR)	GTCCRA GTCCRB
コンペア/バッファレジスタ	GTCCRC GTCCRD GTCCRE GTCCRF
周期設定レジスタ	GTPR
周期設定バッファレジスタ	GTPBR
入出力端子	GTIOCnA GTIOCnB (n = 0, 4~9)
外部トリガ入力端子(注1)	GTETRGA GTETRGB

表 20.2 GPT の機能一覧 (2/2)

項目		内容
カウンタクリア要因		GTPR レジスタコンペアマッチ インプットキャプチャ 入力端子の状態 ELC イベント入力 GTETR Gn (n = A, B) 端子入力
コンペアマッチ出力	Low 出力	使用可能
	High 出力	使用可能
	トグル出力	使用可能
インプットキャプチャ機能		使用可能
デッドタイム自動付加機能		使用可能 (デッドタイムバッファなし)
PWM モード		使用可能
位相計数機能		使用可能
バッファ動作		ダブルバッファ
ワンショット動作		使用可能
DTC の起動		すべての割り込み要因
ブラシレス DC モーター制御機能		使用可能
割り込み要因		6 要因 (n = 0, 4~9) ● GTCCRA コンペアマッチ/インプットキャプチャ (GPTn_CCMPA) ● GTCCRB コンペアマッチ/インプットキャプチャ (GPTn_CCMPB) ● GTCCRC コンペアマッチ (GPTn_CMPC) ● GTCCRD コンペアマッチ (GPTn_CMPD) ● GTCNT オーバーフロー (GTPR コンペアマッチ) (GPTn_OVF) ● GTCNT アンダーフロー (GPTn_UDF)
イベントリンク (ELC) 機能		使用可能 ^(注2)
ノイズフィルタ機能		使用可能

注 1. GTETR Gn は、POEG モジュールを経由して GPT に接続します。そのため、GPT 機能を使用するには、MSTPCRD.MSTPD14 ビットをクリアして POEG にクロックを供給する必要があります。

注 2. 「[20.5. ELC によるリンク動作](#)」を参照してください。




図 20.1 GPT のブロック図

図 20.2 にチャネルとモジュール名の関係を示します。




図 20.2 GPT チャネルとモジュール名の関係

表 20.3 に入出力端子の一覧を示します。

表 20.3 GPT の入出力端子 (1/2)

チャネル	端子名	入出力	機能
共通	GTETRGx	入力	外部トリガ入力端子 x (POEG 経由の入力)

表 20.3 GPT の入出力端子 (2/2)

チャネル	端子名	入出力	機能
GPT32n	GTIOcNA	入出力	GTCCRA レジスタのインプットキャプチャ入力／アウトプットコンペア出力／PWM 出力端子
	GTIOcNB	入出力	GTCCRB レジスタのインプットキャプチャ入力／アウトプットコンペア出力／PWM 出力端子
GPT16m	GTIOcMA	入出力	GTCCRA レジスタのインプットキャプチャ入力／アウトプットコンペア出力／PWM 出力端子
	GTIOcMB	入出力	GTCCRB レジスタのインプットキャプチャ入力／アウトプットコンペア出力／PWM 出力端子
GPT OPS	GTIU	入力	ホールセンサ入力端子 U
	GTIV	入力	ホールセンサ入力端子 V
	GTIW	入力	ホールセンサ入力端子 W
	GTOUUP	出力	BLDC モーター制御用 3 相 PWM 出力 (正相 U 相)
	GTOULO	出力	BLDC モーター制御用 3 相 PWM 出力 (逆相 U 相)
	GTOVUP	出力	BLDC モーター制御用 3 相 PWM 出力 (正相 V 相)
	GTOVLO	出力	BLDC モーター制御用 3 相 PWM 出力 (逆相 V 相)
	GTOUWP	出力	BLDC モーター制御用 3 相 PWM 出力 (正相 W 相)
	GTOVLO	出力	BLDC モーター制御用 3 相 PWM 出力 (逆相 W 相)

注. x: A, B
n: 0
m: 4~9

20.2 レジスタの説明

20.2.1 GTWP : 汎用 PWM タイマ書き込み保護レジスタ

Base address: GPT320 = 0x4007_8000
GPT16m = 0x4007_8000 + 0x0100 × m (m = 4~9)

Offset address: 0x00

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	PRKEY[7:0]								—	—	—	—	—	—	—	WP
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	WP	レジスタ書き込み禁止 0: レジスタへの書き込みを許可 1: レジスタへの書き込みを禁止	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15:8	PRKEY[7:0]	GTWP キーコード これらのビットに 0xA5 を書き込むと、WP ビットへの書き込みが許可されます。読むと 0 が読めます。	W
31:16	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

GTWP レジスタは、誤書き込み防止のためレジスタへの書き込みを許可または禁止するレジスタです。GTWP レジスタによる保護は、CPU による書き込み動作のみを対象としています。CPU 書き込みに連動して発生するレジスタの更新は、保護の対象外です。

WP ビット (レジスタ書き込み禁止)

書き込みが許可または禁止されるレジスタは以下のとおりです。

GTSSR, GTPSR, GTCSSR, GTUPSR, GTDNSR, GTICASR, GTICBSR, GTCR, GTUDDTYC, GTIOR, GTINTAD, GTST, GTBER, GTCNT, GTCCRA, GTCCRB, GTCCRC, GTCCRD, GTCCRE, GTCCRF, GTPR, GTPBR, GTDTCR, GTDVU

PRKEY[7:0]ビット (GTWP キーコード)

本ビットは、WP ビットが上書き可能かどうかを制御します。

20.2.2 GTSTR : 汎用 PWM タイマソフトウェアスタートレジスタ

Base address: GPT320 = 0x4007_8000
GPT16m = 0x4007_8000 + 0x0100 × m (m = 4~9)

Offset address: 0x04

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	CSTR T9	CSTR T8	CSTR T7	CSTR T6	CSTR T5	CSTR T4	—	—	—	CSTR T0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	CSTR0	チャンネル 0 GTCNT カウントスタート 0: GTCNT カウンタ動作を開始しない 1: GTCNT カウンタ動作を開始する	R/W
3:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
9:4	CSTR4~ CSTR9(注1)	チャンネル n GTCNT カウントスタート (n : ビット位置の値と同一) 0: GTCNT カウンタ動作を開始しない 1: GTCNT カウンタ動作を開始する	R/W
31:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. 使用可能なビットは製品により変わります。CSTRn の n は GPT のチャンネル番号と同一です。本製品では、n は 0、4~9 です。

GTSTR レジスタは、各チャンネル n (n = 0, 4~9) の GTCNT カウンタ動作を開始します。

GTSTR レジスタのビット番号はチャンネル番号に相当します。各チャンネルの GTSTR レジスタは全チャンネル共通です。1 が書き込まれた GTSTR レジスタのビット番号に対応するチャンネルの GTCNT カウンタが動作を開始します。0 を書き込んでも、GTCNT カウンタの状態と GTSTR レジスタの値には影響しません。

モジュール名とチャンネル番号の関係については、図 20.2 を参照してください。

CSTRn ビット (チャンネル n GTCNT カウントスタート (n = 0, 4~9))

CSTRn ビットはチャンネル n の GTCNT カウンタ動作を開始します。GTSSR.CSTR ビットを 1 にしないかぎり、GTSTR.CSTRn ビット (n = 0, 4~9) への書き込みは無効です。

リードデータは各チャンネルのカウンタ状態 (GTCR.CST ビット値) を示します。0 はカウンタ停止中を、1 はカウンタ動作中を意味します。

20.2.3 GTSTP : 汎用 PWM タイマソフトウェアストップレジスタ

Base address: GPT320 = 0x4007_8000
GPT16m = 0x4007_8000 + 0x0100 × m (m = 4~9)

Offset address: 0x08

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	CSTO P9	CSTO P8	CSTO P7	CSTO P6	CSTO P5	CSTO P4	—	—	—	CSTO P0
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

ビット	シンボル	機能	R/W
0	CSTOP0	チャンネル 0 GTCNT カウントストップ 0: GTCNT カウンタ動作を停止しない 1: GTCNT カウンタ動作を停止する	R/W
3:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
9:4	CSTOP4~CSTOP9(注1)	チャンネル n GTCNT カウントストップ (n : ビット位置の値と同一) 0: GTCNT カウンタ動作を停止しない 1: GTCNT カウンタ動作を停止する	R/W
31:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. 使用可能なビットは製品により変わります。CSTOPn の n は GPT のチャンネル番号と同一です。本製品では、n は 0, 4~9 です。

GTSTP レジスタは、各チャンネル n (n = 0, 4~9) の GTCNT カウンタ動作を停止します。

GTSTP レジスタのビット番号はチャンネル番号に相当します。GTSTP レジスタは各チャンネル共通です。1 が書き込まれた GTSTP レジスタのビット番号に対応するチャンネルの GTCNT カウンタが停止します。0 を書き込んで、GTCNT カウンタの状態と GTSTP レジスタの値には影響しません。

モジュール名とチャンネル番号の関係については、図 20.2 を参照してください。

CSTOPn ビット (チャンネル n GTCNT カウントストップ (n = 0, 4~9))

CSTOPn ビットはチャンネル n の GTCNT カウンタ動作を停止します。GTPSR.CSTOP ビットを 1 にしないかぎり、GTSTP.CSTOPn ビット (n = 0, 4~9) への書き込みは無効です。リードデータは各チャンネルのカウンタ状態 (GTCR.CST ビットの反転値) を示します。0 はカウンタ動作中を、1 はカウンタ停止中を意味します。

20.2.4 GTCLR : 汎用 PWM タイマソフトウェアクリアレジスタ

Base address: GPT320 = 0x4007_8000
GPT16m = 0x4007_8000 + 0x0100 × m (m = 4~9)

Offset address: 0x0C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	CCLR 9	CCLR 8	CCLR 7	CCLR 6	CCLR 5	CCLR 4	—	—	—	CCLR 0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	CCLR0	チャンネル 0 GTCNT カウントクリア 0: GTCNT カウンタ値がクリアされない 1: GTCNT カウンタ値がクリアされる	W
3:1	—	書く場合、0 としてください。	W
9:4	CCLR4~CCLR9(注1)	チャンネル n GTCNT カウントクリア (n: ビット位置の値と同一) 0: GTCNT カウンタ値がクリアされない 1: GTCNT カウンタ値がクリアされる	W
31:10	—	書く場合、0 としてください。	W

注 1. 使用可能なビットは製品により変わります。CCLRn の n は GPT のチャンネル番号と同一です。本製品では、n は 0, 4~9 です。

GTCLR レジスタは書き込み専用レジスタで、各チャンネル n (n = 0, 4~9) の GTCNT カウンタをクリアします。

GTCLR レジスタのビット番号はチャンネル番号に相当します。GTCLR レジスタは各チャンネル共通です。1 が書き込まれた GTCLR レジスタのビット番号に対応するチャンネルの GTCNT カウンタがクリアされます。0 を書き込んでも GTCNT カウンタ値の状態には影響しません。

モジュール名とチャンネル番号の関係については、[図 20.2](#) を参照してください。

CCLRn ビット (チャンネル n GTCNT カウントクリア (n = 0, 4~9))

GTCCR.MD[2:0] ビットで選択されたのこぎり波モードでカウント方向フラグがデクリメント (GTST.TUCF = 0) に設定される場合、GTCNT カウンタ値は CCLRn ビットへの 1 書き込みに対応する GTPR レジスタの値になります。カウンタ値は他の設定で 0x00000000 になります。読むと 0 が読めます。

20.2.5 GTSSR : 汎用 PWM タイマスタート要因選択レジスタ

Base address: GPT320 = 0x4007_8000
GPT16m = 0x4007_8000 + 0x0100 × m (m = 4~9)

Offset address: 0x10

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	CSTR T	—	—	—	—	—	—	—	—	—	—	—	SSEL CD	SSEL CC	SSEL CB	SSEL CA
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	SSCB FAH	SSCB FAL	SSCB RAH	SSCB RAL	SSCA FBH	SSCA FBL	SSCA RBH	SSCA RBL	—	—	—	—	SSGT RGBF	SSGT RGBR	SSGT RGAF	SSGT RGAR
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	SSGTRGAR	GTETRGA 立ち上がり要因カウントスタート許可 0: GTETRGA 入力の立ち上がりによるカウントスタートを禁止 1: GTETRGA 入力の立ち上がりによるカウントスタートを許可	R/W
1	SSGTRGAF	GTETRGA 立ち下がり要因カウントスタート許可 0: GTETRGA 入力の立ち下がりによるカウントスタートを禁止 1: GTETRGA 入力の立ち下がりによるカウントスタートを許可	R/W
2	SSGTRGBR	GTETRGB 立ち上がり要因カウントスタート許可 0: GTETRGB 入力の立ち上がりによるカウントスタートを禁止 1: GTETRGB 入力の立ち上がりによるカウントスタートを許可	R/W
3	SSGTRGBF	GTETRGB 立ち下がり要因カウントスタート許可 0: GTETRGB 入力の立ち下がりによるカウントスタートを禁止 1: GTETRGB 入力の立ち下がりによるカウントスタートを許可	R/W
7:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
8	SSCARBL	GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち上がり入力要因カウントスタート許可 0: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによるカウントスタートを禁止 1: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによるカウントスタートを許可	R/W
9	SSCARBH	GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち上がり入力要因カウントスタート許可 0: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによるカウントスタートを禁止 1: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによるカウントスタートを許可	R/W
10	SSCAFBL	GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち下がり入力要因カウントスタート許可 0: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち下がりによるカウントスタートを禁止 1: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち下がりによるカウントスタートを許可	R/W
11	SSCAFBH	GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち下がり入力要因カウントスタート許可 0: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち下がりによるカウントスタートを禁止 1: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち下がりによるカウントスタートを許可	R/W
12	SSCBRAL	GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち上がり入力要因カウントスタート許可 0: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち上がりによるカウントスタートを禁止 1: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち上がりによるカウントスタートを許可	R/W
13	SSCBRAH	GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち上がり入力要因カウントスタート許可 0: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち上がりによるカウントスタートを禁止 1: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち上がりによるカウントスタートを許可	R/W
14	SSCBFAL	GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち下がり入力要因カウントスタート許可 0: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち下がりによるカウントスタートを禁止 1: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち下がりによるカウントスタートを許可	R/W
15	SSCBFAH	GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち下がり入力要因カウントスタート許可 0: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち下がりによるカウントスタートを禁止 1: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち下がりによるカウントスタートを許可	R/W
16	SSELCA	ELC_GPTA イベント要因カウントスタート許可 0: ELC_GPTA イベント入力によるカウントスタートを禁止 1: ELC_GPTA イベント入力によるカウントスタートを許可	R/W
17	SSELCB	ELC_GPTB イベント要因カウントスタート許可 0: ELC_GPTB イベント入力によるカウントスタートを禁止 1: ELC_GPTB イベント入力によるカウントスタートを許可	R/W
18	SSELCC	ELC_GPTC イベント要因カウントスタート許可 0: ELC_GPTC イベント入力によるカウントスタートを禁止 1: ELC_GPTC イベント入力によるカウントスタートを許可	R/W
19	SSELCD	ELC_GPTD イベント要因カウントスタート許可 0: ELC_GPTD イベント入力によるカウントスタートを禁止 1: ELC_GPTD イベント入力によるカウントスタートを許可	R/W
30:20	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
31	CSTRT	ソフトウェア要因カウントスタート許可 0: GTSTR レジスタによるカウントスタートを禁止 1: GTSTR レジスタによるカウントスタートを許可	R/W

GTSSR レジスタは、GTCNT カウンタのカウントスタートの要因を設定するレジスタです。

GTETR_{Gn} (n = A, B) 端子からの入力信号は POEG を経由して GPT へ入力されます。これらの信号の極性を POEG で設定してください。

SSGTRGAR ビット (GTETRGA 立ち上がり要因カウントスタート許可)

SSGTRGAR ビットは GTETRGA 入力の立ち上がりによる GTCNT カウンタのカウントスタートの許可／禁止を選択します。

SSGTRGAF ビット (GTETRGA 立ち下がり要因カウントスタート許可)

SSGTRGAF ビットは GTETRGA 入力の立ち下がりによる GTCNT カウンタのカウントスタートの許可／禁止を選択します。

SSGTRGBR ビット (GTETRGB 立ち上がり要因カウントスタート許可)

SSGTRGBR ビットは GTETRGB 入力の立ち上がりによる GTCNT カウンタのカウントスタートの許可／禁止を選択します。

SSGTRGBF ビット (GTETRGB 立ち下がり要因カウントスタート許可)

SSGTRGBF ビットは GTETRGB 入力の立ち下がりによる GTCNT カウンタのカウントスタートの許可／禁止を選択します。

SSCARBL ビット (GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち上がり入力要因カウントスタート許可)

SSCARBL ビットは GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによる GTCNT カウンタのカウントスタートの許可／禁止を選択します。

SSCARBH ビット (GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち上がり入力要因カウントスタート許可)

SSCARBH ビットは GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによる GTCNT カウンタのカウントスタートの許可／禁止を選択します。

SSCAFB� ビット (GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち下がり入力要因カウントスタート許可)

SSCAFB� ビットは GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち下がりによる GTCNT カウンタのカウントスタートの許可／禁止を選択します。

SSCAFBH ビット (GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち下がり入力要因カウントスタート許可)

SSCAFBH ビットは GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち下がりによる GTCNT カウンタのカウントスタートの許可／禁止を選択します。

SSCBRAL ビット (GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち上がり入力要因カウントスタート許可)

SSCBRAL ビットは GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち上がりによる GTCNT カウンタのカウントスタートの許可／禁止を選択します。

SSCBRAH ビット (GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち上がり入力要因カウントスタート許可)

SSCBRAH ビットは GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち上がりによる GTCNT カウンタのカウントスタートの許可／禁止を選択します。

SSCBFAL ビット (GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち下がり入力要因カウントスタート許可)

SSCBFAL ビットは GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち下がりによる GTCNT カウンタのカウントスタートの許可／禁止を選択します。

SSCBFAH ビット (GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち下がり入力要因カウントスタート許可)

SSCBFAH ビットは GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち下がりによる GTCNT カウンタのカウントスタートの許可／禁止を選択します。

SSELCm ビット (ELC_GPTm イベント要因カウントスタート許可) (m = A~D)

SSELCm ビットは ELC_GPTm からのイベント入力による GTCNT カウンタのカウントスタートの許可／禁止を選択します。

CSTRT ビット (ソフトウェア要因カウントスタート許可)

CSTRT ビットは GTSTR レジスタによる GTCNT カウンタのカウントスタートの許可/禁止を選択します。

20.2.6 GTPSR : 汎用 PWM タイマストップ要因選択レジスタ

Base address: GPT320 = 0x4007_8000

GPT16m = 0x4007_8000 + 0x0100 × m (m = 4~9)

Offset address: 0x14

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	CSTO P	—	—	—	—	—	—	—	—	—	—	—	PSEL CD	PSEL CC	PSEL CB	PSEL CA
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	PSCB FAH	PSCB FAL	PSCB RAH	PSCB RAL	PSCA FBH	PSCA FBL	PSCA RBH	PSCA RBL	—	—	—	—	PSGT RBF	PSGT RBR	PSGT RGAF	PSGT RGAR
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	PSGTRGAR	GTETRGA 立ち上がり要因カウントストップ許可 0: GTETRGA 入力の立ち上がりによるカウントストップを禁止 1: GTETRGA 入力の立ち上がりによるカウントストップを許可	R/W
1	PSGTRGAF	GTETRGA 立ち下がり要因カウントストップ許可 0: GTETRGA 入力の立ち下がりによるカウントストップを禁止 1: GTETRGA 入力の立ち下がりによるカウントストップを許可	R/W
2	PSGTRGBR	GTETRGA 立ち上がり要因カウントストップ許可 0: GTETRGA 入力の立ち上がりによるカウントストップを禁止 1: GTETRGA 入力の立ち上がりによるカウントストップを許可	R/W
3	PSGTRGBF	GTETRGA 立ち下がり要因カウントストップ許可 0: GTETRGA 入力の立ち下がりによるカウントストップを禁止 1: GTETRGA 入力の立ち下がりによるカウントストップを許可	R/W
7:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	PSCARBL	GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち上がり入力要因カウントストップ許可 0: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによるカウントストップを禁止 1: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによるカウントストップを許可	R/W
9	PSCARBH	GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち上がり入力要因カウントストップ許可 0: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによるカウントストップを禁止 1: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによるカウントストップを許可	R/W
10	PSCAFBL	GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち下がり入力要因カウントストップ許可 0: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち下がりによるカウントストップを禁止 1: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち下がりによるカウントストップを許可	R/W
11	PSCAFBH	GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち下がり入力要因カウントストップ許可 0: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち下がりによるカウントストップを禁止 1: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち下がりによるカウントストップを許可	R/W
12	PSCBRAL	GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち上がり入力要因カウントストップ許可 0: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち上がりによるカウントストップを禁止 1: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち上がりによるカウントストップを許可	R/W

ビット	シンボル	機能	R/W
13	PSCBRAH	GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち上がり入力要因カウンタストップ許可 0: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち上がりによるカウンタストップを禁止 1: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち上がりによるカウンタストップを許可	R/W
14	PSCBFAL	GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち下がり入力要因カウンタストップ許可 0: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち下がりによるカウンタストップを禁止 1: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち下がりによるカウンタストップを許可	R/W
15	PSCBFAH	GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち下がり入力要因カウンタストップ許可 0: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち下がりによるカウンタストップを禁止 1: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち下がりによるカウンタストップを許可	R/W
16	PSELCA	ELC_GPTA イベント要因カウンタストップ許可 0: ELC_GPTA イベント入力によるカウンタストップを禁止 1: ELC_GPTA イベント入力によるカウンタストップを許可	R/W
17	PSELCB	ELC_GPTB イベント要因カウンタストップ許可 0: ELC_GPTB イベント入力によるカウンタストップを禁止 1: ELC_GPTB イベント入力によるカウンタストップを許可	R/W
18	PSELCC	ELC_GPTC イベント要因カウンタストップ許可 0: ELC_GPTC イベント入力によるカウンタストップを禁止 1: ELC_GPTC イベント入力によるカウンタストップを許可	R/W
19	PSELCD	ELC_GPTD イベント要因カウンタストップ許可 0: ELC_GPTD イベント入力によるカウンタストップを禁止 1: ELC_GPTD イベント入力によるカウンタストップを許可	R/W
30:20	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
31	CSTOP	ソフトウェア要因カウンタストップ許可 0: GTSTP レジスタによるカウンタストップを禁止 1: GTSTP レジスタによるカウンタストップを許可	R/W

GTSPSR レジスタは、GTCNT カウンタのカウンタストップの要因を設定するレジスタです。

GTETRGA_n (n = A, B) 端子からの入力信号は POEG を経由して GPT へ入力されます。これらの信号の極性を POEG で設定してください。

PSGTRGAR ビット (GTETRGA 立ち上がり要因カウンタストップ許可)

PSGTRGAR ビットは GTETRGA 入力の立ち上がりによる GTCNT カウンタのカウンタストップの許可／禁止を選択します。

PSGTRGAF ビット (GTETRGA 立ち下がり要因カウンタストップ許可)

PSGTRGAF ビットは GTETRGA 入力の立ち下がりによる GTCNT カウンタのカウンタストップの許可／禁止を選択します。

PSGTRGBR ビット (GTETRGB 立ち上がり要因カウンタストップ許可)

PSGTRGBR ビットは GTETRGB 入力の立ち上がりによる GTCNT カウンタのカウンタストップの許可／禁止を選択します。

PSGTRGBF ビット (GTETRGB 立ち下がり要因カウンタストップ許可)

PSGTRGBF ビットは GTETRGB 入力の立ち下がりによる GTCNT カウンタのカウンタストップの許可／禁止を選択します。

PSCARBL ビット (GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち上がり入力要因カウンタストップ許可)

PSCARBL ビットは GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによる GTCNT カウンタのカウンタストップの許可／禁止を選択します。

PSCARBH ビット (GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち上がり入力要因カウンタストップ許可)

PSCARBH ビットは GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによる GTCNT カウンタのカウントストップの許可/禁止を選択します。

PSCAFBL ビット (GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち下がり入力要因カウンタストップ許可)

PSCAFBL ビットは GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち下がりによる GTCNT カウンタのカウントストップの許可/禁止を選択します。

PSCAFBH ビット (GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち下がり入力要因カウンタストップ許可)

PSCAFBH ビットは GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち下がりによる GTCNT カウンタのカウントストップの許可/禁止を選択します。

PSCBRAL ビット (GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち上がり入力要因カウンタストップ許可)

PSCBRAL ビットは GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち上がりによる GTCNT カウンタのカウントストップの許可/禁止を選択します。

PSCBRAH ビット (GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち上がり入力要因カウンタストップ許可)

PSCBRAH ビットは GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち上がりによる GTCNT カウンタのカウントストップの許可/禁止を選択します。

PSCBFAL ビット (GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち下がり入力要因カウンタストップ許可)

PSCBFAL ビットは GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち下がりによる GTCNT カウンタのカウントストップの許可/禁止を選択します。

PSCBFAH ビット (GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち下がり入力要因カウンタストップ許可)

PSCBFAH ビットは GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち下がりによる GTCNT カウンタのカウントストップの許可/禁止を選択します。

PSELCm ビット (ELCm イベント要因カウンタストップ許可) (m = A~D)

PSELCm ビットは ELC_GPTm からのイベント入力による GTCNT カウンタのカウントストップの許可/禁止を選択します。

CSTOP ビット (ソフトウェア要因カウンタストップ許可)

CSTOP ビットは GTSTP レジスタによる GTCNT カウンタのカウントストップの許可/禁止を選択します。

20.2.7 GTCSR : 汎用 PWM タイマクリア要因選択レジスタ

Base address: GPT320 = 0x4007_8000
GPT16m = 0x4007_8000 + 0x0100 × m (m = 4~9)

Offset address: 0x18

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	CCLR	—	—	—	—	—	—	—	—	—	—	—	CSEL CD	CSEL CC	CSEL CB	CSEL CA
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	CSCB FAH	CSCB FAL	CSCB RAH	CSCB RAL	CSCA FBH	CSCA FBL	CSCA RBH	CSCA RBL	—	—	—	—	CSGT RGBF	CSGT RGBR	CSGT RGAF	CSGT RGAR
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	CSGTRGAR	GTETRG A 立ち上がり要因カウンタクリア許可 0: GTETRG A 入力の立ち上がりによるカウンタクリアを禁止 1: GTETRG A 入力の立ち上がりによるカウンタクリアを許可	R/W

ビット	シンボル	機能	R/W
1	CSGTRGAF	GTETRG A 立ち下がり要因カウンタクリア許可 0: GTETRG A 入力の立ち下がりによるカウンタクリアを禁止 1: GTETRG A 入力の立ち下がりによるカウンタクリアを許可	R/W
2	CSGTRGBR	GTETRG B 立ち上がり要因カウンタクリア許可 0: GTETRG B 入力の立ち上がりによるカウンタクリアを禁止 1: GTETRG B 入力の立ち上がりによるカウンタクリアを許可	R/W
3	CSGTRGBF	GTETRG B 立ち下がり要因カウンタクリア許可 0: GTETRG B 入力の立ち下がりによるカウンタクリアを禁止 1: GTETRG B 入力の立ち下がりによるカウンタクリアを許可	R/W
7:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	CSCARBL	GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち上がり入力要因カウンタクリア許可 0: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによるカウンタクリアを禁止 1: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによるカウンタクリアを許可	R/W
9	CSCARBH	GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち上がり入力要因カウンタクリア許可 0: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによるカウンタクリアを禁止 1: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによるカウンタクリアを許可	R/W
10	CSCAFBL	GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち下がり入力要因カウンタクリア許可 0: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち下がりによるカウンタクリアを禁止 1: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち下がりによるカウンタクリアを許可	R/W
11	CSCAFBH	GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち下がり入力要因カウンタクリア許可 0: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち下がりによるカウンタクリアを禁止 1: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち下がりによるカウンタクリアを許可	R/W
12	CSCBRAL	GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち上がり入力要因カウンタクリア許可 0: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち上がりによるカウンタクリアを禁止 1: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち上がりによるカウンタクリアを許可	R/W
13	CSCBRAH	GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち上がり入力要因カウンタクリア許可 0: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち上がりによるカウンタクリアを禁止 1: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち上がりによるカウンタクリアを許可	R/W
14	CSCBFAL	GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち下がり入力要因カウンタクリア許可 0: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち下がりによるカウンタクリアを禁止 1: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち下がりによるカウンタクリアを許可	R/W
15	CSCBFAH	GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち下がり入力要因カウンタクリア許可 0: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち下がりによるカウンタクリアを禁止 1: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち下がりによるカウンタクリアを許可	R/W
16	CSELCA	ELC_GPTA イベント要因カウンタクリア許可 0: ELC_GPTA イベント入力によるカウンタクリアを禁止 1: ELC_GPTA イベント入力によるカウンタクリアを許可	R/W
17	CSELCB	ELC_GPTB イベント要因カウンタクリア許可 0: ELC_GPTB イベント入力によるカウンタクリアを禁止 1: ELC_GPTB イベント入力によるカウンタクリアを許可	R/W

ビット	シンボル	機能	R/W
18	CSELCC	ELC_GPTC イベント要因カウンタクリア許可 0: ELC_GPTC イベント入力によるカウンタクリアを禁止 1: ELC_GPTC イベント入力によるカウンタクリアを許可	R/W
19	CSELCD	ELC_GPTD イベント要因カウンタクリア許可 0: ELC_GPTD イベント入力によるカウンタクリアを禁止 1: ELC_GPTD イベント入力によるカウンタクリアを許可	R/W
30:20	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
31	CCLR	ソフトウェア要因カウンタクリア許可 0: GTCLR レジスタによるカウンタクリアを禁止 1: GTCLR レジスタによるカウンタクリアを許可	R/W

GTCSR レジスタは、GTCNT カウンタのカウンタクリアの要因を設定するレジスタです。

カウンタクリアは、カウンタが動作中 (GTCR.CST = 1) の場合または停止 (GTCR.CST = 0) の場合に、実行することができます。

GTETR_{Gn} (n = A, B) 端子からの入力信号は POEG を経由して GPT へ入力されます。これらの信号の極性を POEG で設定してください。

CSGTRGAR ビット (GTETRGA 立ち上がり要因カウンタクリア許可)

CSGTRGAR ビットは GTETRGA 入力の立ち上がりによる GTCNT カウンタのカウンタクリアの許可/禁止を選択します。

CSGTRGAF ビット (GTETRGA 立ち下がり要因カウンタクリア許可)

CSGTRGAF ビットは GTETRGA 入力の立ち下がりによる GTCNT カウンタのカウンタクリアの許可/禁止を選択します。

CSGTRGBR ビット (GTETRGB 立ち上がり要因カウンタクリア許可)

CSGTRGBR ビットは GTETRGB 入力の立ち上がりによる GTCNT カウンタのカウンタクリアの許可/禁止を選択します。

CSGTRGBF ビット (GTETRGB 立ち下がり要因カウンタクリア許可)

CSGTRGBF ビットは GTETRGB 入力の立ち下がりによる GTCNT カウンタのカウンタクリアの許可/禁止を選択します。

CSCARBL ビット (GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち上がり入力要因カウンタクリア許可)

CSCARBL ビットは GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによる GTCNT カウンタのカウンタクリアの許可/禁止を選択します。

CSCARBH ビット (GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち上がり入力要因カウンタクリア許可)

CSCARBH ビットは GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによる GTCNT カウンタのカウンタクリアの許可/禁止を選択します。

CSCAFBL ビット (GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち下がり入力要因カウンタクリア許可)

CSCAFBL ビットは GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち下がりによる GTCNT カウンタのカウンタクリアの許可/禁止を選択します。

CSCAFBH ビット (GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち下がり入力要因カウンタクリア許可)

CSCAFBH ビットは GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち下がりによる GTCNT カウンタのカウンタクリアの許可/禁止を選択します。

CSCBRAL ビット (GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち上がり入力要因カウンタクリア許可)

CSCBRAL ビットは GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち上がりによる GTCNT カウンタのカウンタクリアの許可/禁止を選択します。

CSCBRAH ビット (GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち上がり入力要因カウンタクリア許可)

CSCBRAH ビットは GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち上がりによる GTCNT カウンタのカウンタクリアの許可/禁止を選択します。

CSCBFAL ビット (GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち下がり入力要因カウンタクリア許可)

CSCBFAL ビットは GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち下がりによる GTCNT カウンタのカウンタクリアの許可/禁止を選択します。

CSCBFAH ビット (GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち下がり入力要因カウンタクリア許可)

CSCBFAH ビットは GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち下がりによる GTCNT カウンタのカウンタクリアの許可/禁止を選択します。

CSELCm ビット (ELCm イベント要因カウンタクリア許可) (m = A~D)

CSELCm ビットは ELC_GPTm からのイベント入力による GTCNT カウンタのカウンタクリアの許可/禁止を選択します。

CCLR ビット (ソフトウェア要因カウンタクリア許可)

CCLR ビットは GTCLR レジスタによる GTCNT カウンタのカウンタクリアの許可/禁止を選択します。

20.2.8 GTUPSR : 汎用 PWM タイマアップカウント要因選択レジスタ

Base address: GPT320 = 0x4007_8000
GPT16m = 0x4007_8000 + 0x0100 × m (m = 4~9)

Offset address: 0x1C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	USEL CD	USEL CC	USEL CB	USEL CA
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	USCB FAH	USCB FAL	USCB RAH	USCB RAL	USCA FBH	USCA FBL	USCA RBH	USCA RBL	—	—	—	—	USGT RGBF	USGT RGBR	USGT RGAF	USGT RGAR
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	USGTRGAR	GTETRGA 立ち上がり要因アップカウント許可 0: GTETRGA 入力の立ち上がりによるアップカウントを禁止 1: GTETRGA 入力の立ち上がりによるアップカウントを許可	R/W
1	USGTRGAF	GTETRGA 立ち下がり要因アップカウント許可 0: GTETRGA 入力の立ち下がりによるアップカウントを禁止 1: GTETRGA 入力の立ち下がりによるアップカウントを許可	R/W
2	USGTRGBR	GTETRGB 立ち上がり要因アップカウント許可 0: GTETRGB 入力の立ち上がりによるアップカウントを禁止 1: GTETRGB 入力の立ち上がりによるアップカウントを許可	R/W
3	USGTRGBF	GTETRGB 立ち下がり要因アップカウント許可 0: GTETRGB 入力の立ち下がりによるアップカウントを禁止 1: GTETRGB 入力の立ち下がりによるアップカウントを許可	R/W
7:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	USCARBL	GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち上がり入力要因アップカウント許可 0: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによるアップカウントを禁止 1: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによるアップカウントを許可	R/W

ビット	シンボル	機能	R/W
9	USCARBH	GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち上がり入力要因アップカウント許可 0: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによるアップカウントを禁止 1: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによるアップカウントを許可	R/W
10	USCAFBL	GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち下がり入力要因アップカウント許可 0: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち下がりによるアップカウントを禁止 1: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち下がりによるアップカウントを許可	R/W
11	USCAFBH	GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち下がり入力要因アップカウント許可 0: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち下がりによるアップカウントを禁止 1: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち下がりによるアップカウントを許可	R/W
12	USCBRAL	GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち上がり入力要因アップカウント許可 0: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち上がりによるアップカウントを禁止 1: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち上がりによるアップカウントを許可	R/W
13	USCBRAH	GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち上がり入力要因アップカウント許可 0: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち上がりによるアップカウントを禁止 1: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち上がりによるアップカウントを許可	R/W
14	USCBFAL	GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち下がり入力要因アップカウント許可 0: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち下がりによるアップカウントを禁止 1: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち下がりによるアップカウントを許可	R/W
15	USCBFAH	GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち下がり入力要因アップカウント許可 0: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち下がりによるアップカウントを禁止 1: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち下がりによるアップカウントを許可	R/W
16	USELCA	ELC_GPTA イベント要因アップカウント許可 0: ELC_GPTA イベント入力によるアップカウントを禁止 1: ELC_GPTA イベント入力によるアップカウントを許可	R/W
17	USELCB	ELC_GPTB イベント要因アップカウント許可 0: ELC_GPTB イベント入力によるアップカウントを禁止 1: ELC_GPTB イベント入力によるアップカウントを許可	R/W
18	USELCC	ELC_GPTC イベント要因アップカウント許可 0: ELC_GPTC イベント入力によるアップカウントを禁止 1: ELC_GPTC イベント入力によるアップカウントを許可	R/W
19	USELCD	ELC_GPTD イベント要因アップカウント許可 0: ELC_GPTD イベント入力によるアップカウントを禁止 1: ELC_GPTD イベント入力によるアップカウントを許可	R/W
31:20	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

GTUPSR レジスタは、GTCNT カウンタのアップカウントの要因を設定するレジスタです。

GTUPSR レジスタの各ビットのうち、少なくともひとつのビットが 1 の状態の場合、GTCR.TPCS ビットによって設定されたカウントクロックによる GTCNT カウンタのカウントは無効となり、本レジスタで 1 となっている要因によるアップカウントを行います。

複数の要因が同時に発生した場合でも、カウント時のインクリメント数は 1 です。

GTETRn (n = A, B) 端子からの入力信号は POEG を経由して GPT へ入力されます。これらの信号の極性を POEG で設定してください。

USGTRGAR ビット (GTETRGA 立ち上がり要因アップカウント許可)

USGTRGAR ビットは GTETRGA 入力の立ち上がりによる GTCNT カウンタのアップカウントの許可／禁止を選択します。

USGTRGAF ビット (GTETRGA 立ち下がり要因アップカウント許可)

USGTRGAF ビットは GTETRGA 入力の立ち下がりによる GTCNT カウンタのアップカウントの許可／禁止を選択します。

USGTRGBR ビット (GTETRGB 立ち上がり要因アップカウント許可)

USGTRGBR ビットは GTETRGB 入力の立ち上がりによる GTCNT カウンタのアップカウントの許可／禁止を選択します。

USGTRGBF ビット (GTETRGB 立ち下がり要因アップカウント許可)

USGTRGBF ビットは GTETRGB 入力の立ち下がりによる GTCNT カウンタのアップカウントの許可／禁止を選択します。

USCARBL ビット (GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち上がり入力要因アップカウント許可)

USCARBL ビットは GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによる GTCNT カウンタのアップカウントの許可／禁止を選択します。

USCARBH ビット (GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち上がり入力要因アップカウント許可)

USCARBH ビットは GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによる GTCNT カウンタのアップカウントの許可／禁止を選択します。

USCAFBL ビット (GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち下がり入力要因アップカウント許可)

USCAFBL ビットは GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち下がりによる GTCNT カウンタのアップカウントの許可／禁止を選択します。

USAFBH ビット (GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち下がり入力要因アップカウント許可)

USAFBH ビットは GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち下がりによる GTCNT カウンタのアップカウントの許可／禁止を選択します。

USCBRAL ビット (GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち上がり入力要因アップカウント許可)

USCBRAL ビットは GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち上がりによる GTCNT カウンタのアップカウントの許可／禁止を選択します。

USCBRAH ビット (GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち上がり入力要因アップカウント許可)

USCBRAH ビットは GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち上がりによる GTCNT カウンタのアップカウントの許可／禁止を選択します。

USCBFAL ビット (GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち下がり入力要因アップカウント許可)

USCBFAL ビットは GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち下がりによる GTCNT カウンタのアップカウントの許可／禁止を選択します。

USCBFAH ビット (GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち下がり入力要因アップカウント許可)

USCBFAH ビットは GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち下がりによる GTCNT カウンタのアップカウントの許可／禁止を選択します。

USELCm ビット (ELC_GPTm イベント要因アップカウント許可) (m = A～D)

USELCm ビットは ELC_GPTm からのイベント入力による GTCNT カウンタのアップカウントの許可／禁止を選択します。

20.2.9 GTDNSR : 汎用 PWM タイマダウンカウント要因選択レジスタ

Base address: GPT320 = 0x4007_8000
 GPT16m = 0x4007_8000 + 0x0100 × m (m = 4~9)

Offset address: 0x20

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	DSEL CD	DSEL CC	DSEL CB	DSEL CA
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	DSCB FAH	DSCB FAL	DSCB RAH	DSCB RAL	DSCA FBH	DSCA FBL	DSCA RBH	DSCA RBL	—	—	—	—	DSGT RGBF	DSGT RGBR	DSGT RGAF	DSGT RGAR
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	DSGTRGAR	GTETRGA 立ち上がり要因ダウンカウント許可 0: GTETRGA 入力の立ち上がりによるダウンカウントを禁止 1: GTETRGA 入力の立ち上がりによるダウンカウントを許可	R/W
1	DSGTRGAF	GTETRGA 立ち下がり要因ダウンカウント許可 0: GTETRGA 入力の立ち下がりによるダウンカウントを禁止 1: GTETRGA 入力の立ち下がりによるダウンカウントを許可	R/W
2	DSGTRGBR	GTETRGB 立ち上がり要因ダウンカウント許可 0: GTETRGB 入力の立ち上がりによるダウンカウントを禁止 1: GTETRGB 入力の立ち上がりによるダウンカウントを許可	R/W
3	DSGTRGBF	GTETRGB 立ち下がり要因ダウンカウント許可 0: GTETRGB 入力の立ち下がりによるダウンカウントを禁止 1: GTETRGB 入力の立ち下がりによるダウンカウントを許可	R/W
7:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	DSCARBL	GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち上がり入力要因ダウンカウント許可 0: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによるダウンカウントを禁止 1: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによるダウンカウントを許可	R/W
9	DSCARBH	GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち上がり入力要因ダウンカウント許可 0: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによるダウンカウントを禁止 1: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによるダウンカウントを許可	R/W
10	DSCAFBL	GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち下がり入力要因ダウンカウント許可 0: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち下がりによるダウンカウントを禁止 1: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち下がりによるダウンカウントを許可	R/W
11	DSCAFBH	GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち下がり入力要因ダウンカウント許可 0: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち下がりによるダウンカウントを禁止 1: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち下がりによるダウンカウントを許可	R/W
12	DSCBRAL	GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち上がり入力要因ダウンカウント許可 0: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち上がりによるダウンカウントを禁止 1: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち上がりによるダウンカウントを許可	R/W

ビット	シンボル	機能	R/W
13	DSCBRAH	GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち上がり入力要因ダウンカウント許可 0: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち上がりによるダウンカウントを禁止 1: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち上がりによるダウンカウントを許可	R/W
14	DSCBFAL	GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち下がり入力要因ダウンカウント許可 0: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち下がりによるダウンカウントを禁止 1: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち下がりによるダウンカウントを許可	R/W
15	DSCBFAH	GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち下がり入力要因ダウンカウント許可 0: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち下がりによるダウンカウントを禁止 1: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち下がりによるダウンカウントを許可	R/W
16	DSELCA	ELC_GPTA イベント要因ダウンカウント許可 0: ELC_GPTA イベント入力によるダウンカウントを禁止 1: ELC_GPTA イベント入力によるダウンカウントを許可	R/W
17	DSELCB	ELC_GPTB イベント要因ダウンカウント許可 0: ELC_GPTB イベント入力によるダウンカウントを禁止 1: ELC_GPTB イベント入力によるダウンカウントを許可	R/W
18	DSELCC	ELC_GPTC イベント要因ダウンカウント許可 0: ELC_GPTC イベント入力によるダウンカウントを禁止 1: ELC_GPTC イベント入力によるダウンカウントを許可	R/W
19	DSELCD	ELC_GPTD イベント要因ダウンカウント許可 0: ELC_GPTD イベント入力によるダウンカウントを禁止 1: ELC_GPTD イベント入力によるダウンカウントを許可	R/W
31:20	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

GTDNSR レジスタは、GTCNT カウンタのダウンカウントの要因を設定するレジスタです。

GTDNSR レジスタの各ビットのうち、少なくともひとつのビットが 1 の状態の場合、GTCR.TPCS ビットによって設定されたカウントクロックによる GTCNT カウンタのカウントは無効となり、本レジスタで 1 となっている要因によるダウンカウントを行います。

複数の要因が同時に発生した場合でも、カウント時のデクリメント数は 1 です。

GTETR_{Gn} (n = A, B) 端子からの入力信号は POEG を経由して GPT へ入力されます。これらの信号の極性を POEG で設定してください。

DSGTRGAR ビット (GTETRGA 立ち上がり要因ダウンカウント許可)

DSGTRGAR ビットは GTETRGA 入力の立ち上がりによる GTCNT カウンタのダウンカウントの許可/禁止を選択します。

DSGTRGAF ビット (GTETRGA 立ち下がり要因ダウンカウント許可)

DSGTRGAF ビットは GTETRGA 入力の立ち下がりによる GTCNT カウンタのダウンカウントの許可/禁止を選択します。

DSGTRGBR ビット (GTETRGB 立ち上がり要因ダウンカウント許可)

DSGTRGBR ビットは GTETRGB 入力の立ち上がりによる GTCNT カウンタのダウンカウントの許可/禁止を選択します。

DSGTRGBF ビット (GTETRGB 立ち下がり要因ダウンカウント許可)

DSGTRGBF ビットは GTETRGB 入力の立ち下がりによる GTCNT カウンタのダウンカウントの許可/禁止を選択します。

DSCARBL ビット (GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち上がり入力要因ダウンカウント許可)

DSCARBL ビットは GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによる GTCNT カウンタのダウンカウントの許可/禁止を選択します。

DSCARBH ビット (GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち上がり入力要因ダウンカウント許可)

DSCARBH ビットは GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによる GTCNT カウンタのダウンカウントの許可/禁止を選択します。

DSCAFBL ビット (GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち下がり入力要因ダウンカウント許可)

DSCAFBL ビットは GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち下がりによる GTCNT カウンタのダウンカウントの許可/禁止を選択します。

DSCAFBH ビット (GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち下がり入力要因ダウンカウント許可)

DSCAFBH ビットは GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち下がりによる GTCNT カウンタのダウンカウントの許可/禁止を選択します。

DSCBRAL ビット (GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち上がり入力要因ダウンカウント許可)

DSCBRAL ビットは GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち上がりによる GTCNT カウンタのダウンカウントの許可/禁止を選択します。

DSCBRAH ビット (GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち上がり入力要因ダウンカウント許可)

DSCBRAH ビットは GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち上がりによる GTCNT カウンタのダウンカウントの許可/禁止を選択します。

DSCBFAL ビット (GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち下がり入力要因ダウンカウント許可)

DSCBFAL ビットは GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち下がりによる GTCNT カウンタのダウンカウントの許可/禁止を選択します。

DSCBFAH ビット (GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち下がり入力要因ダウンカウント許可)

DSCBFAH ビットは GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち下がりによる GTCNT カウンタのダウンカウントの許可/禁止を選択します。

DSELCm ビット (ELC_GPTm イベント要因ダウンカウント許可) (m = A~D)

DSELCm ビットは ELC_GPTm からのイベント入力による GTCNT カウンタのダウンカウントの許可/禁止を選択します。

20.2.10 GTICASR : 汎用 PWM タイマインプットキャプチャ要因選択レジスタ A

Base address: GPT320 = 0x4007_8000

GPT16m = 0x4007_8000 + 0x0100 × m (m = 4~9)

Offset address: 0x24

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	ASEL CD	ASEL CC	ASEL CB	ASEL CA
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	ASCB FAH	ASCB FAL	ASCB RAH	ASCB RAL	ASCA FBH	ASCA FBL	ASCA RBH	ASCA RBL	—	—	—	—	ASGT RGBF	ASGT RGBR	ASGT RGAF	ASGT RGAR
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	ASGTRGAR	GTETRG A 立ち上がり要因 GTCCRA インプットキャプチャ許可 0: GTETRG A 入力の立ち上がりによる GTCCRA インプットキャプチャを禁止 1: GTETRG A 入力の立ち上がりによる GTCCRA インプットキャプチャを許可	R/W
1	ASGTRGAF	GTETRG A 立ち下がり要因 GTCCRA インプットキャプチャ許可 0: GTETRG A 入力の立ち下がりによる GTCCRA インプットキャプチャを禁止 1: GTETRG A 入力の立ち下がりによる GTCCRA インプットキャプチャを許可	R/W

ビット	シンボル	機能	R/W
2	ASGTRGBR	GTETRGB 立ち上がり要因 GTCCRA インพุットキャプチャ許可 0: GTETRGB 入力の立ち上がりによる GTCCRA インพุットキャプチャを禁止 1: GTETRGB 入力の立ち上がりによる GTCCRA インพุットキャプチャを許可	R/W
3	ASGTRGBF	GTETRGB 立ち下がり要因 GTCCRA インพุットキャプチャ許可 0: GTETRGB 入力の立ち下がりによる GTCCRA インพุットキャプチャを禁止 1: GTETRGB 入力の立ち下がりによる GTCCRA インพุットキャプチャを許可	R/W
7:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	ASCARBL	GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち上がり入力要因 GTCCRA インพุットキャプチャ許可 0: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによる GTCCRA インพุットキャプチャを禁止 1: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによる GTCCRA インพุットキャプチャを許可	R/W
9	ASCARBH	GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち上がり入力要因 GTCCRA インพุットキャプチャ許可 0: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによる GTCCRA インพุットキャプチャを禁止 1: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによる GTCCRA インพุットキャプチャを許可	R/W
10	ASCAFBL	GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち下がり入力要因 GTCCRA インพุットキャプチャ許可 0: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち下がりによる GTCCRA インพุットキャプチャを禁止 1: GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち下がりによる GTCCRA インพุットキャプチャを許可	R/W
11	ASCAFBH	GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち下がり入力要因 GTCCRA インพุットキャプチャ許可 0: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち下がりによる GTCCRA インพุットキャプチャを禁止 1: GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち下がりによる GTCCRA インพุットキャプチャを許可	R/W
12	ASCBRAL	GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち上がり入力要因 GTCCRA インพุットキャプチャ許可 0: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち上がりによる GTCCRA インพุットキャプチャを禁止 1: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち上がりによる GTCCRA インพุットキャプチャを許可	R/W
13	ASCBRAH	GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち上がり入力要因 GTCCRA インพุットキャプチャ許可 0: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち上がりによる GTCCRA インพุットキャプチャを禁止 1: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち上がりによる GTCCRA インพุットキャプチャを許可	R/W
14	ASCBFAL	GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち下がり入力要因 GTCCRA インพุットキャプチャ許可 0: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち下がりによる GTCCRA インพุットキャプチャを禁止 1: GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち下がりによる GTCCRA インพุットキャプチャを許可	R/W
15	ASCBFAH	GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち下がり入力要因 GTCCRA インพุットキャプチャ許可 0: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち下がりによる GTCCRA インพุットキャプチャを禁止 1: GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち下がりによる GTCCRA インพุットキャプチャを許可	R/W
16	ASELCA	ELC_GPTA イベント要因 GTCCRA インพุットキャプチャ許可 0: ELC_GPTA イベント入力による GTCCRA インพุットキャプチャを禁止 1: ELC_GPTA イベント入力による GTCCRA インพุットキャプチャを許可	R/W

ビット	シンボル	機能	R/W
17	ASELCB	ELC_GPTB イベント要因 GTCCRA インพุットキャプチャ許可 0: ELC_GPTB イベント入力による GTCCRA インพุットキャプチャを禁止 1: ELC_GPTB イベント入力による GTCCRA インพุットキャプチャを許可	R/W
18	ASELCC	ELC_GPTC イベント要因 GTCCRA インพุットキャプチャ許可 0: ELC_GPTC イベント入力による GTCCRA インพุットキャプチャを禁止 1: ELC_GPTC イベント入力による GTCCRA インพุットキャプチャを許可	R/W
19	ASELCD	ELC_GPTD イベント要因 GTCCRA インพุットキャプチャ許可 0: ELC_GPTD イベント入力による GTCCRA インพุットキャプチャを禁止 1: ELC_GPTD イベント入力による GTCCRA インพุットキャプチャを許可	R/W
31:20	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

GTICASR レジスタは、GTCCRA レジスタへのインพุットキャプチャ要因を設定するレジスタです。

GTICASR レジスタの各ビットのうち、少なくともひとつのビットが 1 の状態の場合、GTCCRA レジスタをインพุットキャプチャレジスタとするインพุットキャプチャ動作を行います。

GTETR_{Gn} (n = A, B) 端子からの入力信号は POEG を経由して GPT へ入力されます。これらの信号の極性を POEG で設定してください。

ASGTRGAR ビット (GTETRGA 立ち上がり要因 GTCCRA インพุットキャプチャ許可)

ASGTRGAR ビットは GTETRGA 入力の立ち上がりによる GTCCRA レジスタへのインพุットキャプチャの許可／禁止を選択します。

ASGTRGAF ビット (GTETRGA 立ち下がり要因 GTCCRA インพุットキャプチャ許可)

ASGTRGAF ビットは GTETRGA 入力の立ち下がりによる GTCCRA レジスタへのインพุットキャプチャの許可／禁止を選択します。

ASGTRGBR ビット (GTETRGB 立ち上がり要因 GTCCRA インพุットキャプチャ許可)

ASGTRGBR ビットは GTETRGB 入力の立ち上がりによる GTCCRA レジスタへのインพุットキャプチャの許可／禁止を選択します。

ASGTRGBF ビット (GTETRGB 立ち下がり要因 GTCCRA インพุットキャプチャ許可)

ASGTRGBF ビットは GTETRGB 入力の立ち下がりによる GTCCRA レジスタへのインพุットキャプチャの許可／禁止を選択します。

ASCARBL ビット (GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち上がり入力要因 GTCCRA インพุットキャプチャ許可)

ASCARBL ビットは GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによる GTCCRA レジスタへのインพุットキャプチャの許可／禁止を選択します。

ASCARBH ビット (GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち上がり入力要因 GTCCRA インพุットキャプチャ許可)

ASCARBH ビットは GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによる GTCCRA レジスタへのインพุットキャプチャの許可／禁止を選択します。

ASCAFBL ビット (GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち下がり入力要因 GTCCRA インพุットキャプチャ許可)

ASCAFBL ビットは GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち下がりによる GTCCRA レジスタへのインพุットキャプチャの許可／禁止を選択します。

ASCAFBH ビット (GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち下がり入力要因 GTCCRA インพุットキャプチャ許可)

ASCAFBH ビットは GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち下がりによる GTCCRA レジスタへのインพุットキャプチャの許可／禁止を選択します。

ASCBRAL ビット (GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち上がり入力要因 GTCCRA インプットキャプチャ許可)

ASCBRAL ビットは GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち上がりによる GTCCRA レジスタへのインプットキャプチャの許可/禁止を選択します。

ASCBRAH ビット (GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち上がり入力要因 GTCCRA インプットキャプチャ許可)

ASCBRAH ビットは GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち上がりによる GTCCRA レジスタへのインプットキャプチャの許可/禁止を選択します。

ASCBFAL ビット (GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち下がり入力要因 GTCCRA インプットキャプチャ許可)

ASCBFAL ビットは GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち下がりによる GTCCRA レジスタへのインプットキャプチャの許可/禁止を選択します。

ASCBFAH ビット (GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち下がり入力要因 GTCCRA インプットキャプチャ許可)

ASCBFAH ビットは GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち下がりによる GTCCRA レジスタへのインプットキャプチャの許可/禁止を選択します。

ASELCm ビット (ELC_GPTm イベント要因 GTCCRA インプットキャプチャ許可) (m = A~D)

ASELCm ビットは ELC_GPTm からのイベント入力による GTCCRA レジスタへのインプットキャプチャの許可/禁止を選択します。

20.2.11 GTICBSR : 汎用 PWM タイマインプットキャプチャ要因選択レジスタ B

Base address: GPT320 = 0x4007_8000
GPT16m = 0x4007_8000 + 0x0100 × m (m = 4~9)

Offset address: 0x28

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	BSEL CD	BSEL CC	BSEL CB	BSEL CA
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	BSCB FAH	BSCB FAL	BSCB RAH	BSCB RAL	BSCA FBH	BSCA FBL	BSCA RBH	BSCA RBL	—	—	—	—	BSGT RGBF	BSGT RGBR	BSGT RGAF	BSGT RGAR
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	BSGTRGAR	GTETRGA 立ち上がり要因 GTCCRB インプットキャプチャ許可 0: GTETRGA 入力の立ち上がりによる GTCCRB インプットキャプチャを禁止 1: GTETRGA 入力の立ち上がりによる GTCCRB インプットキャプチャを許可	R/W
1	BSGTRGAF	GTETRGA 立ち下がり要因 GTCCRB インプットキャプチャ許可 0: GTETRGA 入力の立ち下がりによる GTCCRB インプットキャプチャを禁止 1: GTETRGA 入力の立ち下がりによる GTCCRB インプットキャプチャを許可	R/W
2	BSGTRGBR	GTETRGA 立ち上がり要因 GTCCRB インプットキャプチャ許可 0: GTETRGA 入力の立ち上がりによる GTCCRB インプットキャプチャを禁止 1: GTETRGA 入力の立ち上がりによる GTCCRB インプットキャプチャを許可	R/W
3	BSGTRGBF	GTETRGA 立ち下がり要因 GTCCRB インプットキャプチャ許可 0: GTETRGA 入力の立ち下がりによる GTCCRB インプットキャプチャを禁止 1: GTETRGA 入力の立ち下がりによる GTCCRB インプットキャプチャを許可	R/W
7:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
8	BSCARBL	GTIOcNB 端子 Low レベルでの GTIOcNA 端子立ち上がり入力要因 GTCCRB インพุットキャプチャ許可 0: GTIOcNB 端子入力が 0 状態での GTIOcNA 端子入力の立ち上がりによる GTCCRB インพุットキャプチャを禁止 1: GTIOcNB 端子入力が 0 状態での GTIOcNA 端子入力の立ち上がりによる GTCCRB インพุットキャプチャを許可	R/W
9	BSCARBH	GTIOcNB 端子 High レベルでの GTIOcNA 端子立ち上がり入力要因 GTCCRB インพุットキャプチャ許可 0: GTIOcNB 端子入力が 1 状態での GTIOcNA 端子入力の立ち上がりによる GTCCRB インพุットキャプチャを禁止 1: GTIOcNB 端子入力が 1 状態での GTIOcNA 端子入力の立ち上がりによる GTCCRB インพุットキャプチャを許可	R/W
10	BSCAFBL	GTIOcNB 端子 Low レベルでの GTIOcNA 端子立ち下がり入力要因 GTCCRB インพุットキャプチャ許可 0: GTIOcNB 端子入力が 0 状態での GTIOcNA 端子入力の立ち下がりによる GTCCRB インพุットキャプチャを禁止 1: GTIOcNB 端子入力が 0 状態での GTIOcNA 端子入力の立ち下がりによる GTCCRB インพุットキャプチャを許可	R/W
11	BSCAFBH	GTIOcNB 端子 High レベルでの GTIOcNA 端子立ち下がり入力要因 GTCCRB インพุットキャプチャ許可 0: GTIOcNB 端子入力が 1 状態での GTIOcNA 端子入力の立ち下がりによる GTCCRB インพุットキャプチャを禁止 1: GTIOcNB 端子入力が 1 状態での GTIOcNA 端子入力の立ち下がりによる GTCCRB インพุットキャプチャを許可	R/W
12	BSCBRAL	GTIOcNA 端子 Low レベルでの GTIOcNB 端子立ち上がり入力要因 GTCCRB インพุットキャプチャ許可 0: GTIOcNA 端子入力が 0 状態での GTIOcNB 端子入力の立ち上がりによる GTCCRB インพุットキャプチャを禁止 1: GTIOcNA 端子入力が 0 状態での GTIOcNB 端子入力の立ち上がりによる GTCCRB インพุットキャプチャを許可	R/W
13	BSCBRAH	GTIOcNA 端子 High レベルでの GTIOcNB 端子立ち上がり入力要因 GTCCRB インพุットキャプチャ許可 0: GTIOcNA 端子入力が 1 状態での GTIOcNB 端子入力の立ち上がりによる GTCCRB インพุットキャプチャを禁止 1: GTIOcNA 端子入力が 1 状態での GTIOcNB 端子入力の立ち上がりによる GTCCRB インพุットキャプチャを許可	R/W
14	BSCBFAL	GTIOcNA 端子 Low レベルでの GTIOcNB 端子立ち下がり入力要因 GTCCRB インพุットキャプチャ許可 0: GTIOcNA 端子入力が 0 状態での GTIOcNB 端子入力の立ち下がりによる GTCCRB インพุットキャプチャを禁止 1: GTIOcNA 端子入力が 0 状態での GTIOcNB 端子入力の立ち下がりによる GTCCRB インพุットキャプチャを許可	R/W
15	BSCBFAH	GTIOcNA 端子 High レベルでの GTIOcNB 端子立ち下がり入力要因 GTCCRB インพุットキャプチャ許可 0: GTIOcNA 端子入力が 1 状態での GTIOcNB 端子入力の立ち下がりによる GTCCRB インพุットキャプチャを禁止 1: GTIOcNA 端子入力が 1 状態での GTIOcNB 端子入力の立ち下がりによる GTCCRB インพุットキャプチャを許可	R/W
16	BSELCA	ELC_GPTA イベント要因 GTCCRB インพุットキャプチャ許可 0: ELC_GPTA イベント入力による GTCCRB インพุットキャプチャを禁止 1: ELC_GPTA イベント入力による GTCCRB インพุットキャプチャを許可	R/W
17	BSELCB	ELC_GPTB イベント要因 GTCCRB インพุットキャプチャ許可 0: ELC_GPTB イベント入力による GTCCRB インพุットキャプチャを禁止 1: ELC_GPTB イベント入力による GTCCRB インพุットキャプチャを許可	R/W
18	BSELCC	ELC_GPTC イベント要因 GTCCRB インพุットキャプチャ許可 0: ELC_GPTC イベント入力による GTCCRB インพุットキャプチャを禁止 1: ELC_GPTC イベント入力による GTCCRB インพุットキャプチャを許可	R/W
19	BSELCD	ELC_GPTD イベント要因 GTCCRB インพุットキャプチャ許可 0: ELC_GPTD イベント入力による GTCCRB インพุットキャプチャを禁止 1: ELC_GPTD イベント入力による GTCCRB インพุットキャプチャを許可	R/W

ビット	シンボル	機能	R/W
31:20	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

GTICBSR レジスタは、GTCCRB レジスタへのインプットキャプチャ要因を設定するレジスタです。

GTICBSR レジスタの各ビットのうち、少なくともひとつのビットが 1 の状態の場合、GTCCRB レジスタをインプットキャプチャレジスタとするインプットキャプチャ動作を行います。

GTETR_{Gn} (n = A, B) 端子からの入力信号は POEG を経由して GPT へ入力されます。これらの信号の極性を POEG で設定してください。

BSGTRGAR ビット (GTETRGA 立ち上がり要因 GTCCRB インプットキャプチャ許可)

BSGTRGAR ビットは GTETRGA 入力の立ち上がりによる GTCCRB レジスタへのインプットキャプチャの許可／禁止を選択します。

BSGTRGAF ビット (GTETRGA 立ち下がり要因 GTCCRB インプットキャプチャ許可)

BSGTRGAF ビットは GTETRGA 入力の立ち下がりによる GTCCRB レジスタへのインプットキャプチャの許可／禁止を選択します。

BSGTRGBR ビット (GTETRGB 立ち上がり要因 GTCCRB インプットキャプチャ許可)

BSGTRGBR ビットは GTETRGB 入力の立ち上がりによる GTCCRB レジスタへのインプットキャプチャの許可／禁止を選択します。

BSGTRGBF ビット (GTETRGB 立ち下がり要因 GTCCRB インプットキャプチャ許可)

BSGTRGBF ビットは GTETRGB 入力の立ち下がりによる GTCCRB レジスタへのインプットキャプチャの許可／禁止を選択します。

BSCARBL ビット (GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち上がり入力要因 GTCCRB インプットキャプチャ許可)

BSCARBL ビットは GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち上がりによる GTCCRB レジスタへのインプットキャプチャの許可／禁止を選択します。

BSCARBH ビット (GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち上がり入力要因 GTCCRB インプットキャプチャ許可)

BSCARBH ビットは GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち上がりによる GTCCRB レジスタへのインプットキャプチャの許可／禁止を選択します。

BSCAFBL ビット (GTIOCnB 端子 Low レベルでの GTIOCnA 端子立ち下がり入力要因 GTCCRB インプットキャプチャ許可)

BSCAFBL ビットは GTIOCnB 端子入力が 0 状態での GTIOCnA 端子入力の立ち下がりによる GTCCRB レジスタへのインプットキャプチャの許可／禁止を選択します。

BSCAFBH ビット (GTIOCnB 端子 High レベルでの GTIOCnA 端子立ち下がり入力要因 GTCCRB インプットキャプチャ許可)

BSCAFBH ビットは GTIOCnB 端子入力が 1 状態での GTIOCnA 端子入力の立ち下がりによる GTCCRB レジスタへのインプットキャプチャの許可／禁止を選択します。

BSCBRAL ビット (GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち上がり入力要因 GTCCRB インプットキャプチャ許可)

BSCBRAL ビットは GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち上がりによる GTCCRB レジスタへのインプットキャプチャの許可／禁止を選択します。

BSCBRAH ビット (GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち上がり入力要因 GTCCRB インプットキャプチャ許可)

BSCBRAH ビットは GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち上がりによる GTCCRB レジスタへのインプットキャプチャの許可／禁止を選択します。

BSCBFAL ビット (GTIOCnA 端子 Low レベルでの GTIOCnB 端子立ち下がり入力要因 GTCCRB インプットキャプチャ許可)

BSCBFAL ビットは GTIOCnA 端子入力が 0 状態での GTIOCnB 端子入力の立ち下がりによる GTCCRB レジスタへのインプットキャプチャの許可/禁止を選択します。

BSCBFAH ビット (GTIOCnA 端子 High レベルでの GTIOCnB 端子立ち下がり入力要因 GTCCRB インプットキャプチャ許可)

BSCBFAH ビットは GTIOCnA 端子入力が 1 状態での GTIOCnB 端子入力の立ち下がりによる GTCCRB レジスタへのインプットキャプチャの許可/禁止を選択します。

BSELCm ビット (ELC_GPTm イベント要因 GTCCRB インプットキャプチャ許可) (m = A~D)

BSELCm ビットは ELC_GPTm からのイベント入力による GTCCRB レジスタへのインプットキャプチャの許可/禁止を選択します。

20.2.12 GTCR : 汎用 PWM タイマコントロールレジスタ

Base address: GPT320 = 0x4007_8000
GPT16m = 0x4007_8000 + 0x0100 × m (m = 4~9)

Offset address: 0x2C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	TPCS[2:0]			—	—	—	—	—	MD[2:0]		
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	CST
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	CST	カウントスタート 0: カウント動作を停止 1: カウント動作を実行	R/W
15:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
18:16	MD[2:0]	モード選択 0 0 0: のこぎり波 PWM モード (シングルまたはダブルバッファ可) 0 0 1: のこぎり波ワンショットパルスモード (バッファ動作固定) 0 1 0: 設定禁止 0 1 1: 設定禁止 1 0 0: 三角波 PWM モード 1 (谷での 32 ビット転送) (シングルまたはダブルバッファ可) 1 0 1: 三角波 PWM モード 2 (山と谷での 32 ビット転送) (シングルまたはダブルバッファ可) 1 1 0: 三角波 PWM モード 3 (谷での 64 ビット転送) (バッファ動作固定) 1 1 1: 設定禁止	R/W
23:19	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
26:24	TPCS[2:0]	タイマプリスケラ選択 0 0 0: PCLKD/1 0 0 1: PCLKD/4 0 1 0: PCLKD/16 0 1 1: PCLKD/64 1 0 0: PCLKD/256 1 0 1: PCLKD/1024 その他: 設定禁止	R/W
31:27	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

GTCR レジスタは、GTCNT カウンタを制御するレジスタです。

CST ビット (カウントスタート)

CST ビットは GTCNT カウンタのスタート/ストップを制御します。

[1 になる条件]

- GTSSR.CSTRT ビットが 1 の状態で、GTSTR レジスタの値 (チャンネル番号はビット番号に対応) を 1 にしたとき
- GTSSR レジスタでカウントスタート要因として許可された ELC イベント入力、外部トリガまたは GTIOcNA 入力端子/GTIOcNB 入力端子条件が発生したとき (n = 0, 4~9)
- ソフトウェアで直接 1 を書き込んだとき

[0 になる条件]

- GTPSR.CSTOP ビットが 1 の状態で、GTSTP レジスタの値 (チャンネル番号はビット番号に対応) を 1 にしたとき
- GTPSR レジスタでカウントストップ要因として許可された ELC イベント入力、外部トリガまたは GTIOcNA 入力端子/GTIOcNB 入力端子条件が発生したとき (n = 0, 4~9)
- ソフトウェアで直接 0 を書き込んだとき

MD[2:0]ビット (モード選択)

MD[2:0]ビットは GPT の動作モードを選択します。MD[2:0]ビットの設定は、GTCNT カウンタの動作が停止しているときに行ってください。

TPCS[2:0]ビット (タイマプリスケラ選択)

TPCS[2:0]ビットは GTCNT カウンタのクロックを選択します。チャンネルごとに個別にクロックプリスケラの選択が可能です。TPCS[2:0]ビットの設定は、GTCNT カウンタの動作が停止しているときに行ってください。

20.2.13 GTUDDTYC : 汎用 PWM タイマカウント方向、デューティ設定レジスタ

Base address: GPT320 = 0x4007_8000
GPT16m = 0x4007_8000 + 0x0100 × m (m = 4~9)

Offset address: 0x30

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	OBDT YR	OBDT YF	OBDTY[1:0]	—	—	—	—	OADT YR	OADT YF	OADTY[1:0]		
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	UDF	UD
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1

ビット	シンボル	機能	R/W
0	UD	カウント方向設定 0: GTCNT カウンタはダウンカウント 1: GTCNT カウンタはアップカウント	R/W
1	UDF	カウント方向強制設定 0: 強制設定しない 1: 強制設定する	R/W
15:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
17:16	OADTY[1:0]	GTIOcNA 出力デューティ設定 0 0: GTIOcNA 端子のデューティはコンペアマッチに依存 0 1: GTIOcNA 端子のデューティはコンペアマッチに依存 1 0: GTIOcNA 端子のデューティは 0% 1 1: GTIOcNA 端子のデューティは 100%	R/W

ビット	シンボル	機能	R/W
18	OADTYF	GTIOCnA 出力デューティ強制設定 0: 強制設定しない 1: 強制設定する	R/W
19	OADTYR	0%/100%デューティ設定解除後の GTIOCnA 出力値選択 0: 0%/100%デューティ比設定解除後にデューティ比が設定された場合、GTIOA[3:2]ビットで選択された機能が出力値に適用 1: 0%/100%デューティ比設定解除後に GTIOA[3:2]ビットで選択された機能がマスクされたコンペアマッチ出力値に適用	R/W
23:20	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
25:24	OBDTY[1:0]	GTIOCnB 出力デューティ設定 0 0: GTIOCnB 端子のデューティはコンペアマッチに依存 0 1: GTIOCnB 端子のデューティはコンペアマッチに依存 1 0: GTIOCnB 端子のデューティは 0% 1 1: GTIOCnB 端子のデューティは 100%	R/W
26	OBDTYF	GTIOCnB 出力デューティ強制設定 0: 強制設定しない 1: 強制設定する	R/W
27	OBDTYR	0%/100%デューティ設定解除後の GTIOCnB 出力値選択 0: 0%/100%デューティ比設定解除後にデューティ比が設定された場合、GTIOB[3:2]ビットで選択された機能が出力値に適用されます。 1: 0%/100%デューティ比設定解除後に GTIOB[3:2]ビットで選択された機能がマスクされたコンペアマッチ出力値に適用されます。	R/W
31:28	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. n = 0, 4~9

GTUDDTYC レジスタは、GTCNT カウンタのカウント方向（アップ／ダウン）および GTIOCnA/GTIOCnB 端子出力のデューティを設定するレジスタです。

イベントカウント動作中は、本設定は無効です。

【カウント方向】

● のこぎり波モードの場合

アップカウント中に UD 値を 0 にした場合、オーバーフロー時に（GTCNT カウンタ値が GTPR 値になった後、カウントクロックに同期したタイミングで）カウント方向が切り替わります。ダウンカウント中に UD 値を 1 にした場合、アンダーフロー時に（GTCNT カウンタ値が 0 になった後、カウントクロックに同期したタイミングで）カウント方向が切り替わります。

カウント停止中に UDF ビットが 0 の状態で UD 値を 1 から 0 に変更した場合、カウント動作はアップカウントとなり、オーバーフロー時に（GTCNT カウンタ値が GTPR 値になった後、カウントクロックに同期したタイミングで）カウント方向が切り替わります。カウント停止中に UDF ビットが 0 の状態で UD 値を 0 から 1 に変更した場合、カウント動作はダウンカウントとなり、アンダーフロー時に（GTCNT カウンタ値が 0 になった後、カウントクロックに同期したタイミングで）カウント方向が切り替わります。

カウント停止中に UDF ビットを 1 にすると、UD ビット値がカウントスタート時のカウント方向に反映されます。

● 三角波モードの場合

カウント中に UD 値を変更しても、カウント方向は切り替わりません。カウントストップ中に UDF ビットが 0 の状態で UD 値を変更しても、カウントスタート時のカウント方向には反映されません。

カウント停止中に UDF ビットを 1 にすると、そのときの UD 値がカウントスタート時のカウント方向に反映されます。

UD ビット（カウント方向設定）

UD ビットは GTCNT カウンタのカウント方向（アップ／ダウン）を設定します。

UDF ビット（カウント方向強制設定）

UDF ビットは GTCNT カウンタスタート時のカウント方向を強制的に UD 値に設定します。カウンタが動作している間は、このビットに 0 以外を書き込まないでください。カウントストップ中に 1 を書いた場合、カウントがスタートする前に 0 に戻してください。

【出力デューティ】

- のこぎり波モードの場合

アップカウント中に OADTY/OBDTY 値を変更すると、オーバーフロー時 (GTCNT = GTPR) にデューティが反映されます。ダウンカウント中に OADTY/OBDTY 値を変更すると、アンダーフロー時 (GTCNT = 0) にデューティが反映されます。

カウント停止中に、OADTY/OBDTY ビットが 0 の状態で OADTY/OBDTY 値を変更すると、カウンタ動作スタート時に出力デューティは反映されません。カウント方向がアップカウントの場合、オーバーフロー時 (GTCNT = GTPR) に出力デューティが反映されます。カウント方向がダウンカウントの場合、アンダーフロー時 (GTCNT = 0) に出力デューティが反映されます。

カウント停止中に、OADTY/OBDTY ビットが 1 の状態で OADTY/OBDTY 値を変更すると、カウンタ動作スタート時に出力デューティが反映されます。

- 三角波モードの場合

カウント中に OADTY/OBDTY 値を変更すると、アンダーフロー時にデューティが反映されます。

カウント停止中に、OADTY/OBDTY ビットが 0 の状態で OADTY/OBDTY 値を変更すると、カウンタ動作スタート時に出力デューティは反映されません。ただし、アンダーフロー時に出力デューティが反映されます。

カウント停止中に、OADTY/OBDTY ビットが 1 の状態で OADTY/OBDTY 値を変更すると、カウンタ動作スタート時に出力デューティが反映されます。

OmDTY[1:0]ビット (GTIOCnm 出力デューティ設定) (m = A、B)

OmDTY[1:0]ビットは GTIOCnm 端子の出力デューティ (0%、100%、またはコンペアマッチ制御) を設定します。

OmDTYF ビット (GTIOCnm 出力デューティ強制設定) (m = A、B)

OmDTYF ビットは出力デューティ比を OmDTY の設定値に強制的に設定します。カウンタの動作中は、このビットを 0 にしてください。カウントストップ中に OmDTYF ビットを 1 にした場合は、カウンタの動作開始後、最初の周期が終わるまでにこのビットを 0 に戻してください。

OmDTYR ビット (0%/100%デューティ設定解除後の GTIOCnm 出力値選択) (m = A、B)

制御が 0%/100%デューティ設定から GTIOCnm 端子のコンペアマッチに変更され、かつ GTIOR.GTIOm[3:2] ビットが 00b (周期の終わりで出力保持) または 11b (周期の終わりでトグル出力) に設定された場合、OmDTYR ビットは周期の終わりで出力保持／トグル出力の対象となる値を選択します。

デューティ比 0%/100%動作中に、GPT は内部でコンペアマッチ動作を継続します。OmDTYR ビットを 1 にすると、周期の終わりでコンペアマッチの値が GTIOm[3:2] ビットに適用されます。

20.2.14 GTIOR : 汎用 PWM タイマ I/O コントロールレジスタ

Base address: GPT320 = 0x4007_8000
GPT16m = 0x4007_8000 + 0x0100 × m (m = 4~9)

Offset address: 0x34

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	NFCSB[1:0]	NFBEN	—	—	OBDF[1:0]	OBE	OBHLD	OBDFLT	—	GTIOB[4:0]						
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	NFCSA[1:0]	NFAEN	—	—	OADF[1:0]	OAE	OAHL	OADFLT	—	GTIOA[4:0]						
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
4:0	GTIOA[4:0]	GTIOCnA 端子機能選択 表 20.4 を参照してください。	R/W
5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
6	OADFLT	カウントストップ時の GTIOcNA 端子出力値設定 0: カウントストップ時に GTIOcNA 端子は Low を出力 1: カウントストップ時に GTIOcNA 端子は High を出力	R/W
7	OAHLd	カウントスタート/ストップ時の GTIOcNA 端子出力設定 0: カウントスタート/ストップ時の GTIOcNA 端子出力レベルはレジスタ設定値に従う 1: カウントスタート/ストップ時の GTIOcNA 端子出力レベルは保持される	R/W
8	OAE	GTIOcNA 端子出力許可 0: 出力を禁止 1: 出力を許可	R/W
10:9	OADF[1:0]	GTIOcNA 端子禁止値設定 0 0: 以下のいずれも設定しない 0 1: 出力ネゲート制御に対応して GTIOcNA 端子を Hi-Z にする 1 0: 出力ネゲート制御に対応して GTIOcNA 端子を 0 にする 1 1: 出力ネゲート制御に対応して GTIOcNA 端子を 1 にする	R/W
12:11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
13	NFAEN	GTIOcNA 端子入力ノイズフィルタ有効 0: GTIOcNA 端子のノイズフィルタは無効 1: GTIOcNA 端子のノイズフィルタは有効	R/W
15:14	NFCSA[1:0]	GTIOcNA 端子入力ノイズフィルタサンプリングクロック選択 0 0: PCLKD/1 0 1: PCLKD/4 1 0: PCLKD/16 1 1: PCLKD/64	R/W
20:16	GTIOB[4:0]	GTIOcNB 端子機能選択 表 20.4 を参照してください。	R/W
21	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
22	OBDFLT	カウントストップ時の GTIOcNB 端子出力値設定 0: カウントストップ時に GTIOcNB 端子は Low を出力 1: カウントストップ時に GTIOcNB 端子は High を出力	R/W
23	OBHLd	カウントスタート/ストップ時の GTIOcNB 端子出力設定 0: カウントスタート/ストップ時の GTIOcNB 端子出力レベルはレジスタ設定値に従う 1: カウントスタート/ストップ時の GTIOcNB 端子出力レベルは保持される	R/W
24	OBE	GTIOcNB 端子出力許可 0: 出力を禁止 1: 出力を許可	R/W
26:25	OBDF[1:0]	GTIOcNB 端子禁止値設定 0 0: 以下のいずれも設定しない 0 1: 出力ネゲート制御に対応して GTIOcNB 端子を Hi-Z にする 1 0: 出力ネゲート制御に対応して GTIOcNB 端子を 0 にする 1 1: 出力ネゲート制御に対応して GTIOcNB 端子を 1 にする	R/W
28:27	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
29	NFBEN	ノイズフィルタ B 有効 0: GTIOcNB 端子のノイズフィルタは無効 1: GTIOcNB 端子のノイズフィルタは有効	R/W
31:30	NFCSB[1:0]	ノイズフィルタ B サンプリングクロック選択 0 0: PCLKD/1 0 1: PCLKD/4 1 0: PCLKD/16 1 1: PCLKD/64	R/W

注. n = 0, 4~9

GTIOR レジスタは GTIOcNA 端子と GTIOcNB 端子の機能を設定するレジスタです(n = 0, 4~9)

GTIOA[4:0]ビット (GTIOcNA 端子機能選択)

GTIOA[4:0]ビットは GTIOcNA 端子の機能を選択します。詳細は、[表 20.4](#) を参照してください。

OADFLT ビット (カウントストップ時の GTIOcNA 端子出力値設定)

OADFLT ビットはカウントストップ時に、GTIOcNA 端子が High または Low のいずれを出力するかを設定します。

OAHL D ビット (カウントスタート/ストップ時の GTIOcNA 端子出力設定)

OAHL D ビットはカウントスタート/ストップ時に、GTIOcNA 端子の出力レベルが保持されるか、レジスタ設定値に従うかを指定します。

[OAHL D ビットを 0 にした場合]

- カウントスタート時に、GTIOA[4]ビットで指定した値を出力
- カウントストップ時に、OADFLT ビットで指定した値を出力
- カウントストップ中に、OADFLT ビットを書き換えた場合、ただちに出力に反映される

[OAHL D ビットを 1 にした場合]

- カウントスタート/ストップ時に出力が保持される

OAE ビット (GTIOcNA 端子出力許可)

OAE ビットは GTIOcNA 端子出力する/しないを選択します。

GTCCRA レジスタをインプットキャプチャレジスタとして使用する場合 (GTICASR レジスタの少なくともひとつのビットが 1 の状態の場合) は、OAE ビットの設定にかかわらず GTIOcNA 端子出力を行いません。

OADF[1:0] ビット (GTIOcNA 端子禁止値設定)

OADF[1:0] ビットは POEG からの出力禁止要求に対応して GTIOcNA 端子の出力値を選択します。

NFAEN ビット (GTIOcNA 端子入力ノイズフィルタ有効)

NFAEN ビットは GTIOcNA 端子からの入力に対してノイズフィルタを有効または無効にします。このビット値を変更すると予想外のエッジが内部で発生する恐れがあるため、GTIOR レジスタの該当端子に対しアウトプットコンペア機能を選択してから、このビットを変更してください。

NFCSA[1:0] ビット (GTIOcNA 端子入力ノイズフィルタサンプリングクロック選択)

NFCSA[1:0] ビットは GTIOcNA 端子のノイズフィルタのサンプリング周期を設定します。これらのビットを設定する場合、選択したサンプリング周期の 2 周期分待った後、インプットキャプチャ機能を設定してください。

GTIOB[4:0] ビット (GTIOcNB 端子機能選択)

GTIOB[4:0] ビットは GTIOcNB 端子の機能を選択します。詳細は、表 20.4 を参照してください。

OBDFLT ビット (カウントストップ時の GTIOcNB 端子出力値設定)

OBDFLT ビットはカウントストップ時に、GTIOcNB 端子が High または Low のいずれを出力するかを設定します。

OBHL D ビット (カウントスタート/ストップ時の GTIOcNB 端子出力設定)

OBHL D ビットはカウントスタートまたはストップ時に、GTIOcNB 端子の出力レベルが保持されるか、レジスタ設定値に従うかを指定します。

[OBHL D ビットを 0 にした場合]

- カウントスタート時に、GTIOB[4]ビットで指定した値を出力
- カウントストップ時に、OBDFLT ビットで指定した値を出力
- カウントストップ中に、OBDFLT ビットを書き換えた場合、ただちに出力に反映される

[OBHL D ビットを 1 にした場合]

- カウントスタート/ストップ時に出力が保持される

OBE ビット (GTIOcNB 端子出力許可)

OBE ビットは GTIOcNB 端子出力する/しないを選択します。

GTCCRB レジスタをインプットキャプチャレジスタとして使用する場合（GTICBSR レジスタの少なくともひとつのビットが 1 の状態の場合）は、OBE ビットの設定にかかわらず GTIOCnB 端子出力を行いません。

OBDF[1:0]ビット（GTIOCnB 端子禁止値設定）

OBDF[1:0]ビットは POEG からの出力禁止要求に対応して GTIOCnB 端子の出力値を選択します。

NFBEN ビット（ノイズフィルタ B 有効）

NFBEN ビットは GTIOCnB 端子からの入力に対してノイズフィルタを有効または無効にします。このビット値を変更すると予想外のエッジが内部で発生する恐れがあるため、GTIOR レジスタの該当端子に対しアウトプットコンペア機能を選択してから、このビットを変更してください。

NFCSB[1:0]ビット（ノイズフィルタ B サンプリングクロック選択）

NFCSB[1:0]ビットは GTIOCnB 端子のノイズフィルタのサンプリング周期を設定します。これらのビットを設定する場合、選択したサンプリング周期の 2 周期分待った後、インプットキャプチャ機能を設定してください。

表 20.4 GTIOA[4:0]ビットと GTIOB[4:0]ビットの設定値 (1/2)

GTIOA/GTIOB[4:0]ビット					機能		
b4	b3	b2	b1	b0	b4	b3, b2(注1) (注2) (注3)	b1, b0(注2)
0	0	0	0	0	初期出力は Low	周期の終わりで出力保持	GTCCRA/GTCCRB コンペアマッチで出力保持
0	0	0	0	1			GTCCRA/GTCCRB コンペアマッチで Low 出力
0	0	0	1	0			GTCCRA/GTCCRB コンペアマッチで High 出力
0	0	0	1	1			GTCCRA/GTCCRB コンペアマッチでトグル出力
0	0	1	0	0		周期の終わりで Low 出力	GTCCRA/GTCCRB コンペアマッチで出力保持
0	0	1	0	1			GTCCRA/GTCCRB コンペアマッチで Low 出力
0	0	1	1	0			GTCCRA/GTCCRB コンペアマッチで High 出力
0	0	1	1	1			GTCCRA/GTCCRB コンペアマッチでトグル出力
0	1	0	0	0		周期の終わりで High 出力	GTCCRA/GTCCRB コンペアマッチで出力保持
0	1	0	0	1			GTCCRA/GTCCRB コンペアマッチで Low 出力
0	1	0	1	0			GTCCRA/GTCCRB コンペアマッチで High 出力
0	1	0	1	1			GTCCRA/GTCCRB コンペアマッチでトグル出力
0	1	1	0	0		周期の終わりでトグル出力	GTCCRA/GTCCRB コンペアマッチで出力保持
0	1	1	0	1			GTCCRA/GTCCRB コンペアマッチで Low 出力
0	1	1	1	0			GTCCRA/GTCCRB コンペアマッチで High 出力
0	1	1	1	1			GTCCRA/GTCCRB コンペアマッチでトグル出力

表 20.4 GTIOA[4:0]ビットと GTIOB[4:0]ビットの設定値 (2/2)

GTIOA/GTIOB[4:0]ビット					機能		
b4	b3	b2	b1	b0	b4	b3, b2(注1) (注2) (注3)	b1, b0(注2)
1	0	0	0	0	初期出力は High	周期の終わりで出力保持	GTCCRA/GTCCRB コンペアマッチで出力保持
1	0	0	0	1			GTCCRA/GTCCRB コンペアマッチで Low 出力
1	0	0	1	0			GTCCRA/GTCCRB コンペアマッチで High 出力
1	0	0	1	1			GTCCRA/GTCCRB コンペアマッチでトグル出力
1	0	1	0	0		周期の終わりで Low 出力	GTCCRA/GTCCRB コンペアマッチで出力保持
1	0	1	0	1			GTCCRA/GTCCRB コンペアマッチで Low 出力
1	0	1	1	0			GTCCRA/GTCCRB コンペアマッチで High 出力
1	0	1	1	1			GTCCRA/GTCCRB コンペアマッチでトグル出力
1	1	0	0	0		周期の終わりで High 出力	GTCCRA/GTCCRB コンペアマッチで出力保持
1	1	0	0	1			GTCCRA/GTCCRB コンペアマッチで Low 出力
1	1	0	1	0			GTCCRA/GTCCRB コンペアマッチで High 出力
1	1	0	1	1			GTCCRA/GTCCRB コンペアマッチでトグル出力
1	1	1	0	0		周期の終わりでトグル出力	GTCCRA/GTCCRB コンペアマッチで出力保持
1	1	1	0	1			GTCCRA/GTCCRB コンペアマッチで Low 出力
1	1	1	1	0			GTCCRA/GTCCRB コンペアマッチで High 出力
1	1	1	1	1			GTCCRA/GTCCRB コンペアマッチでトグル出力

- 注 1. 周期の終わりとは、のこぎり波モードのときはオーバーフロー（アップカウント動作時に GTCNT が GTPR から 0 になる）、アンダーフロー（ダウンカウント動作時に GTCNT が 0 から GTPR になる）、カウンタクリア、三角波モードのときは谷（GTCNT が 0 から 1 になる）を示します。
- 注 2. コンペアマッチ動作時に、周期の終わりと GTCCRA/GTCCRB コンペアマッチのタイミングが一致した場合、のこぎり波 PWM モードでは b3 と b2 の設定値が優先され、それ以外のモードでは b1 と b0 の設定値が優先されます。
- 注 3. イベントカウント動作時（GTUPSR レジスタまたは GTDNSR レジスタの各ビットのうち、少なくともひとつのビットが 1 の状態の場合）、b3 と b2 の設定は無効です。

20.2.15 GTINTAD : 汎用 PWM タイマ割り込み出力設定レジスタ

Base address: GPT320 = 0x4007_8000
GPT16m = 0x4007_8000 + 0x0100 × m (m = 4~9)

Offset address: 0x38

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	GRPA BL	GRPA BH	—	—	—	GRP[1:0]		—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
23:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
25:24	GRP[1:0]	出力禁止要因選択 0 0: グループ A 出力禁止要因を選択 0 1: グループ B 出力禁止要因を選択 その他: 設定禁止	R/W
28:26	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
29	GRPABH	同時出力レベル High 禁止要求許可 0: 同時出力レベル High 禁止要求を禁止 1: 同時出力レベル High 禁止要求を許可	R/W
30	GRPABL	同時出力レベル Low 禁止要求許可 0: 同時出力レベル Low 禁止要求を禁止 1: 同時出力レベル Low 禁止要求を許可	R/W
31	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

GTINTAD レジスタは、割り込み要求と出力禁止要求を許可または禁止します。

GRP[1:0]ビット（出力禁止要因選択）

GPT から POEG への出力禁止要求のグループと、POEG から GPT への GTIOCnA 端子と GTIOCnB 端子の出力禁止のグループを選択します。

POEG への出力禁止要求は、それぞれの禁止要求許可ビットに続くデッドタイムエラー、同時 High 出力、同時 Low 出力要因とともに、GRP[1:0]ビットで選択されたグループへ出力されます。

GTST.ODF フラグは、GRP[1:0]ビットで選択した出力禁止要因グループの要求を示します。GRP[1:0]ビットの設定は、GTIOR.OAE ビットと GTIOR.OBE ビットがともに 0 の状態で行ってください。

GRPABH ビット（同時出力レベル High 禁止要求許可）

GRPABH ビットは GTIOCnA 端子と GTIOCnB 端子が同時に 1 を出力する場合に、出力禁止要求を許可または禁止します。

GRPABL ビット（同時出力レベル Low 禁止要求許可）

GRPABL ビットは GTIOCnA 端子と GTIOCnB 端子が同時に 0 を出力する場合に、出力禁止要求を許可または禁止します。

20.2.16 GTST : 汎用 PWM タイマステータスレジスタ

Base address: GPT320 = 0x4007_8000
GPT16m = 0x4007_8000 + 0x0100 × m (m = 4~9)

Offset address: 0x3C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	OABL F	OABH F	—	—	—	—	ODF	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	TUCF	—	—	—	—	—	—	—	TCFP U	TCFP O	TCFF	TCFE	TCFD	TCFC	TCFB	TCFA
Value after reset:	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	TCFA	インプットキャプチャ/コンペアマッチフラグ A 0: GTCCRA インプットキャプチャ/コンペアマッチの発生なし 1: GTCCRA インプットキャプチャ/コンペアマッチの発生あり	R/W(注1)
1	TCFB	インプットキャプチャ/コンペアマッチフラグ B 0: GTCCRB インプットキャプチャ/コンペアマッチの発生なし 1: GTCCRB インプットキャプチャ/コンペアマッチの発生あり	R/W(注1)
2	TCFC	インプットコンペアマッチフラグ C 0: GTCCRC コンペアマッチの発生なし 1: GTCCRC コンペアマッチの発生あり	R/W(注1)
3	TCFD	インプットコンペアマッチフラグ D 0: GTCCRD コンペアマッチの発生なし 1: GTCCRD コンペアマッチの発生あり	R/W(注1)

ビット	シンボル	機能	R/W
4	TCFE	インプットコンペアマッチフラグ E 0: GTCCRE コンペアマッチの発生なし 1: GTCCRE コンペアマッチの発生あり	R/W(注1)
5	TCFF	インプットコンペアマッチフラグ F 0: GTCCRF コンペアマッチの発生なし 1: GTCCRF コンペアマッチの発生あり	R/W(注1)
6	TCFPO	オーバーフローフラグ 0: オーバーフロー（山）の発生なし 1: オーバーフロー（山）の発生あり	R/W(注1)
7	TCFPU	アンダーフローフラグ 0: アンダーフロー（谷）の発生なし 1: アンダーフロー（谷）の発生あり	R/W(注1)
14:8	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15	TUCF	カウント方向フラグ 0: GTCNT カウンタはダウンカウント 1: GTCNT カウンタはアップカウント	R
23:16	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
24	ODF	出力禁止フラグ 0: 出力禁止要求の発生なし 1: 出力禁止要求の発生あり	R
28:25	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
29	OABHF	同時出力レベル High フラグ 0: GTIOCA 端子と GTIOCB 端子の両方で 1 出力の同時発生なし 1: GTIOCA 端子と GTIOCB 端子の両方で 1 出力の同時発生あり	R
30	OABLF	同時出力レベル Low フラグ 0: GTIOCA 端子と GTIOCB 端子の両方で 0 出力の同時発生なし 1: GTIOCA 端子と GTIOCB 端子の両方で 0 出力の同時発生あり	R
31	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. このビットは 0 のみ書けます。1 を書かないでください。

GTST レジスタは、GPT の状態を示します。

TCFA フラグ（インプットキャプチャ／コンペアマッチフラグ A）

TCFA フラグは GTCCRA のインプットキャプチャまたはコンペアマッチのステータスを示します。

[1 になる条件]

- GTCCRA レジスタがコンペアマッチレジスタとして機能している場合、GTCNT カウンタ値 = GTCCRA レジスタ値になったとき
- GTCCRA レジスタがインプットキャプチャレジスタとして機能している場合、インプットキャプチャ信号によって GTCNT カウンタ値が GTCCRA レジスタに転送されたとき

[0 になる条件]

- このフラグに 0 を書いたとき

TCFB フラグ（インプットキャプチャ／コンペアマッチフラグ B）

TCFB フラグは GTCCRB のインプットキャプチャまたはコンペアマッチのステータスを示します。

[1 になる条件]

- GTCCRB レジスタがコンペアマッチレジスタとして機能している場合、GTCNT カウンタ値 = GTCCRB レジスタ値になったとき
- GTCCRB レジスタがインプットキャプチャレジスタとして機能している場合、インプットキャプチャ信号によって GTCNT カウンタの値が GTCCRB レジスタに転送されたとき

[0 になる条件]

- このフラグに 0 を書いたとき

TCFC フラグ (インプットコンペアマッチフラグ C)

TCFC フラグは GTCCRC のコンペアマッチのステータスを示します。

GTCCRC がバッファ動作を実行するとき、GTCCRC はコンペアマッチを実行しません。

[1 になる条件]

- GTCNT カウンタ値 = GTCCRC レジスタ値になったとき

[0 になる条件]

- このフラグに 0 を書いたとき

[比較を行わない条件]

- GTCR.MD[2:0] = 001b (のこぎり波ワンショットパルスモード)
- GTCR.MD[2:0] = 110b (三角波 PWM モード 3)
- GTBER.CCRA[1:0] = 01b、10b、11b (GTCCRC レジスタがバッファ動作)

TCFD フラグ (インプットコンペアマッチフラグ D)

TCFD フラグは GTCCRD のコンペアマッチのステータスを示します。

GTCCRD がバッファ動作を実行するとき、GTCCRD はコンペアマッチを実行しません。

[1 になる条件]

- GTCNT カウンタ値 = GTCCRD レジスタ値になったとき

[0 になる条件]

- このフラグに 0 を書いたとき

[比較を行わない条件]

- GTCR.MD[2:0] = 001b (のこぎり波ワンショットパルスモード)
- GTCR.MD[2:0] = 110b (三角波 PWM モード 3)
- GTBER.CCRA[1:0] = 10b、11b (GTCCRD レジスタがバッファ動作)

TCFE フラグ (インプットコンペアマッチフラグ E)

TCFE フラグは GTCCRE のコンペアマッチのステータスを示します。

GTCCRE がバッファ動作を実行するとき、GTCCRE はコンペアマッチを実行しません。

[1 になる条件]

- GTCNT カウンタ値 = GTCCRE レジスタ値になったとき

[0 になる条件]

- このフラグに 0 を書いたとき

[比較を行わない条件]

- GTCR.MD[2:0] = 001b (のこぎり波ワンショットパルスモード)
- GTCR.MD[2:0] = 110b (三角波 PWM モード 3)
- GTBER.CCRB[1:0] = 01b、10b、11b (GTCCRE レジスタがバッファ動作)

TCFF フラグ (インプットコンペアマッチフラグ F)

TCFF フラグは GTCCRF のコンペアマッチのステータスを示します。

GTCCRF がバッファ動作を実行するとき、GTCCRF はコンペアマッチを実行しません。

[1 になる条件]

- GTCNT カウンタ値 = GTCCRF レジスタ値になったとき

[0 になる条件]

- このフラグに 0 を書いたとき

[比較を行わない条件]

- GTCR.MD[2:0] = 001b (のこぎり波ワンショットパルスモード)
- GTCR.MD[2:0] = 110b (三角波 PWM モード 3)
- GTBER.CCRB[1:0] = 10b、11b (GTCCRF レジスタがバッファ動作)

TCFPO フラグ (オーバーフローフラグ)

TCFPO フラグはオーバーフローまたは山が発生したことを示します。

[1 になる条件]

- のこぎり波モードにおいて、オーバーフロー (アップカウント時に GTCNT カウンタが GTPR 値から 0 に変化) が発生したとき
- 三角波モードにおいて、山 (GTCNT カウンタが GTPR 値から GTPR 値-1 に変化) が発生したとき
- ハードウェア要因によるカウントで、オーバーフロー (アップカウント時に GTCNT カウンタ値が GTPR 値から 0 に変化) が発生したとき

[0 になる条件]

- このフラグに 0 を書いたとき

TCFPU フラグ (アンダーフローフラグ)

TCFPU フラグはアンダーフローまたは谷が発生したことを示します。

[1 になる条件]

- のこぎり波モードにおいて、アンダーフロー (ダウンカウント時に GTCNT カウンタが 0 から GTPR 値に変化) が発生したとき
- 三角波モードにおいて、谷 (GTCNT カウンタが 0 から 1 に変化) が発生したとき
- ハードウェア要因によるカウントで、アンダーフロー (ダウンカウント時に GTCNT カウンタが 0 から GTPR 値に変化) が発生したとき

[0 になる条件]

- このフラグに 0 を書いたとき

TUCF フラグ (カウント方向フラグ)

TUCF フラグは GTCNT カウンタのカウント方向を示します。イベントカウント動作で、このフラグはアップカウント時に 1、ダウンカウント時に 0 になります。

ODF フラグ (出力禁止フラグ)

ODF フラグは GRP[1:0] ビットで選択する出力禁止要因グループの要求を示します。

出力が禁止された場合、出力禁止要求がネゲートされる周期内では、出力禁止制御は解除されません。次の周期に解除されます。

OABHF フラグ (同時出力レベル High フラグ)

OABHF フラグは GTIOCN_A 端子と GTIOCN_B 端子が同時に 1 を出力したことを示します。

GTIOCN_A 端子または GTIOCN_B 端子が 0 を出力した場合、このフラグは 0 に戻ります。このフラグは読み出し専用です。このフラグをクリアするための 0 の書き込みはしないでください。

OABHF フラグによる割り込みが許可 (GTINTAD.GRPABH = 1) されている場合、OABHF フラグが出力禁止要求として POEG に出力されます。

[1 になる条件]

- OAE ビットと OBE ビットが両方とも 1 になっている場合に、GTIOCnA 端子と GTIOCnB 端子が同時に 1 を出力したとき

[0 になる条件]

- OAE ビットと OBE ビットが両方とも 1 になっている場合に、GTIOCnA 端子と GTIOCnB 端子の出力値が異なるとき
- OAE ビットと OBE ビットが両方とも 1 になっている場合に、GTIOCnA 端子と GTIOCnB 端子が同時に 0 を出力したとき
- OAE ビットと OBE ビットのどちらかが 0 になったとき

OABLF フラグ (同時出力レベル Low フラグ)

OABLF フラグは GTIOCnA 端子と GTIOCnB 端子が同時に 0 を出力したことを示します。

GTIOCnA 端子または GTIOCnB 端子が 1 を出力した場合、このフラグは 0 に戻ります。このフラグは読み出し専用です。このフラグをクリアするための 0 の書き込みはしないでください。

OABLF フラグによる割り込みが許可 (GTINTAD.GRPABL = 1) されている場合、OABLF フラグが出力禁止要求として POEG に出力されます。

[1 になる条件]

- OAE ビットと OBE ビットが両方とも 1 になっている場合に、GTIOCnA 端子と GTIOCnB 端子が同時に 0 を出力したとき

[0 になる条件]

- OAE ビットと OBE ビットが両方とも 1 になっている場合に、GTIOCnA 端子と GTIOCnB 端子の出力値が異なるとき
- OAE ビットと OBE ビットが両方とも 1 になっている場合に、GTIOCnA 端子と GTIOCnB 端子が同時に 1 を出力したとき
- OAE ビットと OBE ビットのどちらかが 0 になったとき

OABHF/OABLF フラグを生成する比較対象信号は、出力禁止機能でマスクされる前のコンペアマッチ出力 (PWM 出力) 信号です。出力禁止条件下においても、内部ではコンペアマッチ動作が継続します。OABHF フラグまたは OABLF フラグが動作結果に基づいて更新されます。

20.2.17 GTBER : 汎用 PWM タイマバッファイネーブルレジスタ

Base address: GPT320 = 0x4007_8000
GPT16m = 0x4007_8000 + 0x0100 × m (m = 4~9)

Offset address: 0x40

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	CCRS WT	PR[1:0]	CCRB[1:0]	CCRA[1:0]			
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	BD1	BD0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	BD0	GTCCR バッファ動作禁止 0: バッファ動作を許可 1: バッファ動作を禁止	R/W

ビット	シンボル	機能	R/W
1	BD1	GTTPR バッファ動作禁止 0: バッファ動作を許可 1: バッファ動作を禁止	R/W
15:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
17:16	CCRA[1:0]	GTCCRA バッファ動作 0 0: バッファ動作しない 0 1: シングルバッファ動作 (GTCCRA ↔ GTCCRC) その他: ダブルバッファ動作 (GTCCRA ↔ GTCCRC ↔ GTCCRD)	R/W
19:18	CCRB[1:0]	GTCCRB バッファ動作 0 0: バッファ動作しない 0 1: シングルバッファ動作 (GTCCRB ↔ GTCCRE) その他: ダブルバッファ動作 (GTCCRB ↔ GTCCRE ↔ GTCCRF)	R/W
21:20	PR[1:0]	GTTPR バッファ動作 0 0: バッファ動作しない 0 1: シングルバッファ動作 (GTTPR → GTTPR) その他: 設定禁止	R/W
22	CCRSWT	GTCCRA・GTCCRB 強制バッファ動作 1 を書くと GTCCRA および GTCCRB レジスタのバッファ転送を強制的に行います。このビットは 1 を書いた後、自動的に 0 に戻ります。読むと 0 が読めます。	W
31:23	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

GTBER レジスタは、バッファ動作を設定します。GTBER レジスタは、GTCNT カウンタが停止しているときに設定してください。

BD0 ビット (GTCCR バッファ動作禁止)

BD0 ビットは GTCCRA、GTCCRB、GTCCRC、GTCCRD、GTCCRE、および GTCCRF レジスタを組み合わせたバッファ動作を禁止します。

GTDTCR.TDE ビットが 1 のとき、BD0 ビットを 0 にしても、GTCCRB レジスタはバッファ動作を行いません。GTCCRB レジスタは、デッドタイム付き逆相波形のコンペアマッチ値に自動的に設定されます。

BD1 ビット (GTTPR バッファ動作禁止)

BD1 ビットは GTTPR レジスタおよび GTTPBR レジスタを組み合わせたバッファ動作を禁止します。

CCRA[1:0] ビット (GTCCRA バッファ動作)

CCRA[1:0] ビットは GTCCRA、GTCCRC、および GTCCRD レジスタを組み合わせたバッファ動作を設定します。GTCCR レジスタで設定した動作モードによってバッファ動作が制限される場合は、GTCCR レジスタの設定が優先されます。

のこぎり波ワンショットパルスモードまたは三角波 PWM モード 3 (谷での 64 ビット転送) では、バッファ動作モードは固定されます。

CCRB[1:0] ビット (GTCCRB バッファ動作)

CCRB[1:0] ビットは GTCCRB、GTCCRE、および GTCCRF レジスタを組み合わせたバッファ動作を設定します。GTCCR レジスタで設定した動作モードによってバッファ動作が制限される場合は、GTCCR レジスタの設定が優先されます。

のこぎり波ワンショットパルスモードまたは三角波 PWM モード 3 (谷での 64 ビット転送) では、バッファ動作モードは固定されます。

PR[1:0] ビット (GTTPR バッファ動作)

PR[1:0] ビットは GTTPR レジスタおよび GTTPBR レジスタを組み合わせたバッファ動作を設定します。

CCRSWT ビット (GTCCRA・GTCCRB 強制バッファ動作)

CCRSWT ビットに 1 を書くと GTCCRA レジスタおよび GTCCRB レジスタのバッファ転送を強制的に行います。このビットは 1 を書いた後、自動的に 0 に戻ります。このビットは 0 が読み出され、カウントストップ時にコンペアマッチ動作が設定されている場合にのみ有効です。

20.2.18 GTCNT : 汎用 PWM タイマカウンタ

Base address: GPT320 = 0x4007_8000
GPT16m = 0x4007_8000 + 0x0100 × m (m = 4~9)

Offset address: 0x48

Bit position: 31 0

Bit field:

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
31:0	n/a	GTCNT は GPT32n (n = 0) 用の 32 ビットの読み出し／書き込みカウンタです。GPT16m (m = 4~9) の場合、GTCNT は 16 ビットレジスタになります。GTCNT はカウント停止後に書き込みのみ可能です。 GPT16m (m = 4~9) の場合、32 ビット単位アクセス時の上位 16 ビットは、読むと常に 0x0000 が読み出され、書き込みは無視されます。 GTCNT は、 $0 \leq \text{GTCNT} \leq \text{GTPR}$ の範囲に収まるように設定してください。	R/W

20.2.19 GTCCRk : 汎用 PWM タイマコンペアキャプチャレジスタ k (k = A~F)

Base address: GPT320 = 0x4007_8000
GPT16m = 0x4007_8000 + 0x0100 × m (m = 4~9)

Offset address: 0x4C (GTCCRA)
0x50 (GTCCRB)
0x54 (GTCCRC)
0x58 (GTCCRE)
0x5C (GTCCRD)
0x60 (GTCCRF)

Bit position: 31 0

Bit field:

Value after reset: (注1) 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

ビット	シンボル	機能	R/W
31:0	n/a	GTCCRk レジスタは読み出し／書き込みレジスタです。GTCCRk レジスタの有効ビット幅は、GTCNT カウンタの有効ビット幅と同じ（16 ビットまたは 32 ビット）です。GTCCRk レジスタの有効ビット幅が 16 ビットの場合、32 ビット単位アクセスしたときの上位 16 ビットは、常に 0x0000 が読み出され、書き込みは無視されます。 GTCCRA レジスタと GTCCRB レジスタは、アウトプットコンペア／インプットキャプチャ兼用のレジスタです。GTCCRC レジスタと GTCCRE レジスタはコンペアマッチレジスタであり、GTCCRA レジスタと GTCCRB レジスタ用のバッファレジスタとしても機能します。 GTCCRD レジスタと GTCCRF レジスタはコンペアマッチレジスタであり、GTCCRC レジスタと GTCCRE レジスタ用のバッファレジスタ（GTCCRA レジスタと GTCCRB レジスタ用のダブルバッファレジスタ）としても機能します。	R/W

注 1. GPT16m (m = 4~9) の場合、上位 16 ビット部分のリセット後の値は 0x0000 です。

20.2.20 GTPR : 汎用 PWM タイマ周期設定レジスタ

Base address: GPT320 = 0x4007_8000
GPT16m = 0x4007_8000 + 0x0100 × m (m = 4~9)

Offset address: 0x64

Bit position: 31 0

Bit field:

Value after reset: (注1) 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

ビット	シンボル	機能	R/W
31:0	n/a	GTPR レジスタは、読み出し／書き込みレジスタで、GTCNT カウンタのカウンタ最大値を設定します。GTPR レジスタの有効ビット幅は、GTCNT カウンタの有効ビット幅と同じ（16 ビットまたは 32 ビット）です。GTPR レジスタの有効ビット幅が 16 ビットの場合、32 ビット単位アクセスしたときの上位 16 ビットは、常に 0x0000 が読み出され、書き込みは無視されます。 のこぎり波の場合は、(GTPR+1) の値が周期になります。三角波の場合は、(GTPR×2) の値が周期になります。	R/W

注 1. GPT16m (m = 4~9) の場合、上位 16 ビット部分のリセット後の値は 0x0000 です。

20.2.21 GTPBR : 汎用 PWM タイマ周期設定バッファレジスタ

Base address: GPT320 = 0x4007_8000
GPT16m = 0x4007_8000 + 0x0100 × m (m = 4~9)

Offset address: 0x68

Bit position: 31 0

Bit field:

Value after reset: (注1) 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

ビット	シンボル	機能	R/W
31:0	n/a	GTPBR レジスタは、読み出し／書き込みレジスタで、GTPR レジスタ用のバッファレジスタとして機能します。GTPBR レジスタの有効ビット幅は、GTCNT カウンタの有効ビット幅と同じ（16 ビットまたは 32 ビット）です。GTPBR レジスタの有効ビット幅が 16 ビットの場合、32 ビット単位アクセスしたときの上位 16 ビットは、常に 0x0000 が読み出され、書き込みは無視されます。	R/W

注 1. GPT16m (m = 4~9) の場合、上位 16 ビット部分のリセット後の値は 0x0000 です。

20.2.22 GTDTCR : 汎用 PWM タイマデッドタイムコントロールレジスタ

Base address: GPT320 = 0x4007_8000
GPT16m = 0x4007_8000 + 0x0100 × m (m = 4~9)

Offset address: 0x88

Bit position: 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Bit field: — — — — — — — — — — — — — — — —

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field: — — — — — — — — — — — — — — TDE

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	TDE	逆相波形設定 0: GTDVU レジスタを使用しないで、GTCCRB レジスタを設定する 1: GTDVU レジスタを使用して、デッドタイム付き逆相波形のコンペアマッチ値を GTCCRB レジスタに自動設定する	R/W
31:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

GTDTCR レジスタは、デッドタイム付き逆相波形のコンペアマッチ値の自動設定を許可します。GPT にはデッドタイム制御機能があります。デッドタイム値の設定には GTDVU レジスタを使用します。

TDE ビット (逆相波形設定)

TDE ビットは GTDVU レジスタを使用するか否かを指定します。GTDVU レジスタを使用する場合、正相波形のコンペアマッチ値 (GTCCRA 値) とデッドタイム値 (GTDVU 値) から算出されたデッドタイム付き逆相波形のコンペアマッチ値が、GTCCRB レジスタに自動設定されます。

TDE ビットの設定値は、のこぎり波 PWM モードでは無視され、GTCCRB レジスタで自動設定は行われません。

GTCCRB レジスタ値が自動設定される時、以下のような上限値と下限値があります。算出された GTCCRB 値がこの上限値と下限値の範囲内に収まらない場合、GTCCRB レジスタには以下の制限値が設定されます。

- 三角波の場合
上限値: GTPR 値 - 1
下限値: アップカウント時は 1、ダウンカウント時は 0
- のこぎり波ワンショットパルスモードの場合
上限値: GTPR 値
下限値: 0

20.2.23 GTDVU : 汎用 PWM タイマデッドタイム値レジスタ U

Base address: GPT320 = 0x4007_8000
GPT16m = 0x4007_8000 + 0x0100 × m (m = 4~9)

Offset address: 0x8C

Bit position: 31

0

Bit field:

Value after reset: (注1) 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

ビット	シンボル	機能	R/W
31:0	n/a	GTDVU レジスタは、読み出し／書き込みレジスタで、デッドタイム付き PWM 波形を生成するためのデッドタイム値を設定します。GTDVU レジスタの有効ビット幅は、GTCNT カウンタの有効ビット幅と同じ (16 ビットまたは 32 ビット) です。GTDVU レジスタの有効ビット幅が 16 ビットの場合、32 ビット単位アクセスしたときの上位 16 ビットは、常に 0x0000 が読み出され、書き込みは無視されます。 GTPR 以上の GTDVU 値は設定しないでください。デッドタイム自動設定機能を使用する場合、波形の変化点がカウント周期を超えるような値を設定しないでください。この設定値は、GTCCRB レジスタを読み出すことによって確認できます。GTDVU レジスタを使用する場合、GTCCRB レジスタへの書き込みはしないでください。このレジスタ値を 0 にすると、デッドタイムなしの波形が出力されます。 GPT の動作中は、GTDVU レジスタ値の変更はしないでください。GTDVU レジスタ値を新しい値に変更するには、GTCR レジスタの CST ビットで GPT を停止してください。	R/W

注 1. GPT16m (m = 4~9) の場合、上位 16 ビット部分のリセット後の値は 0x0000 です。

20.2.24 OPSCR : 出力相切り替えコントロールレジスタ

Base address: GPT_OPS = 0x4007_8FF0

Offset address: 0x00

Bit position: 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16

Bit field: NFCS[1:0] NFEN — — GODF GRP[1:0] — — ALIGN RV INV N P FB

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field: — — — — — — — EN — W V U — WF VF UF

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	UF	入力相ソフト設定	R/W
1	VF	ソフトウェア設定により入力相を設定します。	R/W
2	WF	OPSCR.FB = 1 のとき、これらのビットの設定が有効になります。	R/W
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	U	入力 U 相監視 入力相の状態を監視します。 OPSCR.FB = 0: PCLKD と同期した外部入力 OPSCR.FB = 1: ソフトウェア設定 (UF ビット)	R
5	V	入力 V 相監視 入力相の状態を監視します。 OPSCR.FB = 0: PCLKD と同期した外部入力 OPSCR.FB = 1: ソフトウェア設定 (VF ビット)	R
6	W	入力 W 相監視 入力相の状態を監視します。 OPSCR.FB = 0: PCLKD と同期した外部入力 OPSCR.FB = 1: ソフトウェア設定 (WF ビット)	R
7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	EN	出力相許可 0: 出力しない (外部端子は Hi-Z) 1: 出力する ^(注1)	R/W
15:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
16	FB	外部フィードバック信号許可 ^(注2) 入力相をソフトウェア設定値と外部入力から選択します。 0: 外部入力を選択 1: ソフトウェア設定 (OPSCR.UF、VF、WF ビット) を選択	R/W
17	P	正相出力 (P) 制御 0: レベル信号出力 1: PWM 信号出力	R/W
18	N	逆相出力 (N) 制御 0: レベル信号出力 1: PWM 信号出力	R/W
19	INV	出力相反転制御 0: 正論理 (アクティブ High) を出力 1: 負論理 (アクティブ Low) を出力	R/W
20	RV	出力相回転方向反転 0: 正回転 1: 逆回転	R/W
21	ALIGN	入力相アライメント 0: 入力相を PCLKD に調整 1: 入力相を PWM の立ち下がリエッジに調整	R/W
23:22	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
25:24	GRP[1:0]	出力禁止要因選択 0 0: グループ A 出力禁止要因を選択 0 1: グループ B 出力禁止要因を選択 その他: 設定禁止	R/W
26	GODF	グループ出力禁止機能 0: このビット機能を見捨てる 1: グループ禁止で OPSCR.EN ビットをクリア ^(注1)	R/W
28:27	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
29	NFEN	外部入力ノイズフィルタ有効 0: 外部入力にノイズフィルタを使用しない 1: 外部入力にノイズフィルタを使用する	R/W

ビット	シンボル	機能	R/W
31:30	NFCS[1:0]	外部入力ノイズフィルタクロック選択 外部入力のノイズフィルタサンプリングクロック設定 0 0: PCLKD/1 0 1: PCLKD/4 1 0: PCLKD/16 1 1: PCLKD/64	R/W

注 1. OPSCR.GODF = 1 かつ OPSCR.GRP[1:0] ビットで選択した信号値が High になると、OPSCR.EN ビットは 0 になります。

注 2. 48 ピン製品、36 ピン製品、32 ピン製品および 25 ピン製品の場合、ホール素子により検出された外部信号には対応しません。そのためこれらの製品については FB ビットを 0 にすることはできません。

OPSCR レジスタは、ブラシレス DC モーター制御に必要な信号波形の出力を設定するレジスタです。

UF、VF、WF ビット（入力相ソフト設定）

UF、VF、WF ビットはソフトウェア設定からの入力相を設定します。OPSCR.FB ビットが 1 の場合に、これらのビットが有効になります。UF/VF/WF ビットの設定値が U/V/W 外部入力の代わりになります。

U、V、W ビット（入力相監視）

OPSCR.FB ビットが 0 の場合、PCLKD と同期した外部入力をこれらのビットで監視します。OPSCR.FB ビットが 1 の場合、OPSCR.U、OPSCR.V、OPSCR.W ビットは、OPSCR.UF、OPSCR.VF、および OPSCR.WF ビットを読み出すことができます。

EN ビット（出力相許可）

EN ビットは出力相（正相／逆相）の出力許可信号を制御します。

OPSCR.EN ビットが 1 の時に出力します。

OPSCR.EN ビットが 0 のとき、まず OPSCR.FB、OPSCR.UF/VF/WF（ソフトウェア設定選択）、OPSCR.P/N、OPSCR.INV、OPSCR.RV、OPSCR.ALIGN、OPSCR.GRP[1:0]、OPSCR.GODF、OPSCR.NFEN、OPSCR.NFCS を設定してください。それから、EN ビットを 1 に設定してください。EN ビットは POEG から出力禁止要求が発生していない場合に設定してください。また、OPSCR.GODF ビットが 1 かつ OPSCR.GRP[1:0] ビットで選択した信号値が High になると、OPSCR.EN ビットは 0 になります。ソフトウェアで 1 が書かれても、EN ビットは 0 のままです。

復帰の場合は、ソフトウェアで出力禁止要求をクリア後に EN ビットを 1 に設定してください。

EN ビットの優先順位は以下のとおりです（競合発生時）。

EN ビットでソフトウェアによる 1 書き込みと出力禁止要求による 0 クリアが競合している場合は、出力禁止要求による 0 クリアが有効です。

FB ビット（外部フィードバック信号許可）

FB ビットは入力相にソフトウェアで設定した値 (OPSCR.UF, VF, WF) を用いるか、ホール素子のような外部入力を用いるかを選択します。

P ビット（正相出力 (P) 制御）

P ビットは正相出力（GTUUP 端子、GTOVUP 端子、GTOWUP 端子）に対して、レベル信号出力または PWM 信号出力のどちらかを選択します。

N ビット（逆相出力 (N) 制御）

N ビットは逆相出力（GTUULO 端子、GTOVLO 端子、GTOWLO 端子）に対して、レベル信号出力または PWM 信号出力のどちらかを選択します。

INV ビット（出力相反転制御）

INV ビットは出力相として、正論理（アクティブ High）出力、または負論理（アクティブ Low）出力のどちらかを選択します。

RV ビット（出力相回転方向反転）

RV ビットは V 相／W 相を入れ替えることにより、モーターの回転方向を反転させます。

ALIGN ビット (入力相アライメント)

ALIGN ビットは入力相のサンプリングとして、PCLKD または PWM を選択します (入力相は OPSCR.FB ビットで指定)。

OPSCR.ALIGN ビットが 0 のとき、入力相は PCLKD に調整されます。

注. チョッピングが実行される場合、出力 PWM パルス幅は出力相切り替えの前後において、チョップに使用された PWM パルス幅よりも短パルスになる場合があります。これは、パルス出力切り替えタイミングと PWM 相の差分により生じます。

OPSCR.ALIGN ビットが 1 のとき、入力相は PWM の立ち下がりエッジに調整されます。

GRP[1:0]ビット (出力禁止要因選択)

GRP[1:0]ビットは出力禁止要因を選択します。

GODF ビットが 0 のときに GRP ビットを設定してください。GRP ビットが接続グループ以外の POEG を選択するとき、出力端子のステータスは禁止に変わりません。

GODF ビット (グループ出力禁止機能)

OPSCR.GODF = 1 かつ OPSCR.GRP[1:0]ビットで選択した信号値が High になると、OPSCR.EN ビットは 0 になります。

OPSCR.GODF = 0 の時は、本ビットは無視されます。

GODF ビットは POEG から出力禁止要求が発生していない場合に設定してください。

NFEN ビット (外部入力ノイズフィルタ有効)

NFEN ビットは外部入力用のノイズフィルタを選択します。OPSCR.NFEN ビットが 0 の場合、外部入力にノイズフィルタは使用されません。

注. 本ビットの切り替えにより生じる、意図しない内部エッジの発生を避けるために、EN ビットが 0 の間に本ビットを設定してください。

NFCS[1:0]ビット (外部入力ノイズフィルタクロック選択)

NFCS[1:0]ビットは外部入力用のノイズフィルタのクロックを選択します。OPSCR.NFEN ビットが 1 の場合、外部入力のノイズフィルタサンプリングクロック設定が有効になります。

1. NFCS[1:0]ビットを設定します。
2. クロックの 2 周期分待ちます。
3. OPSCR.EN ビットを 1 にします。

20.3 動作説明

20.3.1 基本動作

各チャンネルには 32 ビットタイマおよび 16 ビットタイマがあり、各タイマは、カウントクロックとハードウェア要因を用いて周期的なカウント動作を実行します。カウント機能にはアップカウントとダウンカウントの両方があります。GTPR レジスタがカウント周期を制御します。

GT CNT カウンタ値が GTCCRA レジスタまたは GTCCRB レジスタの値に一致すると、対応する GTIOCN_A 端子または GTIOCN_B 端子からの出力を変更できます (n = 0, 4~9)。GTCCRA レジスタまたは GTCCRB レジスタは、ハードウェア要因によるインプットキャプチャレジスタとして使用できます。

GTCCRC および GTCCRD レジスタは、GTCCRA レジスタ用のバッファレジスタとしても機能します。また、GTCCRE および GTCCRF レジスタは、GTCCRB レジスタ用のバッファレジスタとしても機能します。

20.3.1.1 カウンタの動作

(1) カウンタスタート/ストップ

各チャンネルのカウンタは、GTCR.CST ビットを 1 にするとカウント動作を開始し、GTCR.CST ビットを 0 にするとカウント動作を停止します。GTCR.CST ビット値は以下の要因によって変化します。

- GTCR レジスタへの書き込み
- GTSSR.CSTRT ビットが 1 になっている場合、GTSTR レジスタの GPT チャンネル番号に対応したビットへの 1 の書き込み
- GTPSR.CSTOP ビットが 1 になっている場合、GTSTP レジスタの GPT チャンネル番号に対応したビットへの 1 の書き込み
- GTSSR レジスタで選択したハードウェア要因
- GTPSR レジスタで選択したハードウェア要因

(2) カウントクロックによるアップカウント時の周期カウント動作

各チャンネルの GTCNT カウンタは、GTUPSR レジスタおよび GTDNSR レジスタを 0x00000000 にした状態で、対応する GTCR.CST ビットを 1 にすると、アップカウントを開始します。GTCNT カウンタ値が GTPR 値から 0 に変化（オーバーフロー）すると、GTST.TCFPO フラグが 1 になり、オーバーフロー割り込み (GPTn_OVF) も発生します。GTCNT カウンタはオーバーフロー後、0x00000000 からアップカウントを再開します。

図 20.3 にカウントクロックによるアップカウント時の周期カウント動作例を示します。




図 20.3 カウントクロックによるアップカウント時の周期カウント動作例

表 20.5 にカウントクロックによるアップカウント時の周期カウント動作の設定例を示します。

表 20.5 カウントクロックによるアップカウント時の周期カウント動作の設定例

No.	手順名	説明
1	動作モード設定	GTCR.MD[2:0]ビットで動作モードを設定します。 図 20.3 では 000b（のこぎり波 PWM モード）を設定します。
2	カウント方向設定	GTUDDTYC レジスタでカウント方向（アップ／ダウン）を設定します。 図 20.3 では GTUDDTYC[1:0]ビットに 11b を設定してから GTUDDTYC[1:0]ビットに 01b を設定します（アップカウント）。
3	カウントクロックの選択	GTCR.TPCS[2:0]ビットでカウントクロックを選択します。
4	周期設定	GTPR レジスタに周期を設定します。
5	カウンタ初期値設定	GTCNT カウンタに初期値を設定します。図 20.3 では、0x00000000 を設定します。
6	カウント動作開始	GTCR.CST ビットを 1 にしてカウント動作を開始します。

(3) カウントクロックによるダウンカウント時の周期カウント動作

各チャンネルの GTCNT カウンタは、GTUPSR および GTDNSR レジスタを 0x00000000 にした状態で、GTUDDTYC.UD ビットを設定することにより、ダウンカウントを実行できます。GTCNT カウンタ値が 0 から GTPR 値に変化（アンダーフロー）すると、GTST.TCFPU フラグが 1 になり、アンダーフロー割り込み (GPTn_UDF) も発生します。GTCNT カウンタはアンダーフロー後、GTPR 値からダウンカウントを再開します。

図 20.4 にカウントクロックによるダウンカウント時の周期カウント動作例を示します。




図 20.4 カウントクロックによるダウンカウント時の周期カウント動作例

表 20.6 にカウントクロックによるダウンカウント時の周期カウント動作の設定例を示します。

表 20.6 カウントクロックによるダウンカウント時の周期カウント動作の設定例

No.	手順名	説明
1	動作モード設定	GTCR.MD[2:0]ビットで動作モードを設定します。 図 20.4 では 000b (のこぎり波 PWM モード) を設定します。
2	カウント方向設定	GTUDDTYC レジスタでカウント方向を設定します。 図 20.4 では GTUDDTYC[1:0]ビットに 10b を設定してから GTUDDTYC[1:0]ビットに 00b を設定します (ダウンカウント)。
3	カウントクロックの選択	GTCR.TPCS[2:0]ビットでカウントクロックを選択します。
4	周期設定	GTPR レジスタに周期を設定します。
5	カウンタ初期値設定	GTCNT カウンタに初期値を設定します。 図 20.4 では GTPR 値を設定します。
6	カウント動作開始	GTCR.CST ビットを 1 にしてカウント動作を開始します。 図 20.4 では、CST ビットに 1 を設定します。

(4) ハードウェア要因によるアップカウント時のイベントカウント動作

各チャネルの GTCNT カウンタは、GTUPSR レジスタで設定したハードウェア要因を使用して、アップカウントを行うことができます。

GTUPSR レジスタが設定されている場合、GTCR.TPCS[2:0]ビットで選択したカウントクロック、および GTUDDTYC.UD ビットで選択したカウント方向は無効です。ハードウェア要因によるアップカウントとダウンカウントが同時に発生した場合、GTCNT カウンタ値は変化しません。ハードウェア要因によるアップカウント時のオーバーフロー動作は、カウントクロックによるアップカウント動作と同じです。

アップカウントにハードウェア要因を使用している場合は、GTCR.CST ビットを 1 にしてカウント動作を有効にしてください。カウント動作は GTCR.TPCS[2:0]ビットで選択されたカウントクロックに同期しているため、GTCR.CST ビットを 1 にした後、GTCR.TPCS[2:0]ビットで指定された 1 クロックサイクルの間、カウンタはアップカウント動作を行うことができません。GTCR.CST ビットを 1 にした 1 PCLKD 後からアップカウントを行うためには、GTCR.TPCS[2:0]ビットを 000b にしてください。

図 20.5 にハードウェア要因 (GTETRGA 端子入力の立ち上がりエッジ) によるアップカウント時のイベントカウント動作例を示します。




図 20.5 ハードウェア要因によるアップカウント時のイベントカウント動作例

表 20.7 にハードウェア要因によるアップカウント時のイベントカウント動作の設定例を示します。

表 20.7 ハードウェア要因によるアップカウント時のイベントカウント動作の設定例

No.	手順名	説明
1	カウント要因設定	GTUPSR レジスタでアップカウントのハードウェア要因を選択します。
2	周期設定	GTPR レジスタに周期を設定します。
3	カウンタ初期値設定	GTCNT カウンタに初期値を設定します。
4	カウント動作開始	GTCR.CST ビットを 1 にしてカウント動作を開始します。

(5) ハードウェア要因によるダウンカウント時のイベントカウント動作

各チャンネルの GTCNT カウンタは、GTDNSR レジスタで設定したハードウェア要因を使用して、ダウンカウントを行うことができます。

GTDNSR レジスタが設定されている場合、GTCR.TPCS[2:0] ビットで選択したカウントクロック、および GTUDDTYC.UD ビットで選択したカウント方向は無効です。ハードウェア要因によるアップカウントとダウンカウントが同時に発生した場合、GTCNT カウンタ値は変化しません。ハードウェア要因によるダウンカウント時のアンダーフロー動作は、カウントクロックによるダウンカウント時のアンダーフロー動作と同じです。

GTCR.CST ビットを 1 にしてハードウェア要因によるダウンカウントを行うと、カウント動作が有効になります。カウント動作は GTCR.TPCS[2:0] ビットで選択されたカウントクロックに同期しているため、GTCR.CST ビットを 1 にした後、GTCR.TPCS[2:0] ビットで指定された 1 クロックサイクルの間、カウンタはダウンカウント動作を行うことができません。GTCR.CST ビットを 1 にした 1PCLKD 後からダウンカウントを行うためには、GTCR.TPCS[2:0] ビットを 000b にしてください。

図 20.6 にハードウェア要因 (GTETRGA 端子の立ち上がりエッジ) によるダウンカウント時のイベントカウント動作例を示します。




図 20.6 ハードウェア要因によるダウンカウント時のイベントカウント動作例

表 20.8 にハードウェア要因によるダウンカウント時のイベントカウント動作の設定例を示します。

表 20.8 ハードウェア要因によるダウンカウント時のイベントカウント動作の設定例

No.	手順名	説明
1	カウント要因設定	GTDNSR レジスタでダウンカウントのハードウェア要因を選択します。
2	周期設定	GTPR レジスタに周期を設定します。
3	カウンタ初期値設定	GTCNT カウンタに初期値を設定します。
4	カウント動作開始	GTCR.CST ビットを 1 にしてカウント動作を開始します。

(6) カウンタクリア動作

各チャネルのカウンタは、下記の要因でクリアすることが可能です。

- GTCNT レジスタへの 0 の書き込み
- GTCSR.CCLR ビットが 1 の状態での GTCLR レジスタのチャネル番号に対応するビットへの 1 書き込み
- GTCSR レジスタで選択したハードウェア要因

カウント動作中は、GTCNT レジスタに書き込むことはできません。GTCLR レジスタへの 1 の書き込みおよびハードウェア要因によるクリア要求により、GTCNT カウンタが動作中 (GTCR.CST = 1) の場合でも、停止中 (GTCR.CST = 0) の場合でも GTCNT カウンタをクリアすることができます。

GTCR.MD[2:0] ビットで選択されたのこぎり波モードで、カウント方向フラグがデクリメント (GTST.TUCF = 0) の場合、GTCLR レジスタへ 1 を書き込み、かつハードウェア要因によりクリアするとき、GTCNT レジスタは GTPR レジスタの値になります。

のこぎり波モードやダウンカウントではない場合、GTCLR レジスタへ 1 を書き込み、かつハードウェア要因によりクリアするとき、GTCNT レジスタは 0 になります。

GTUPSR レジスタまたは GTDNSR レジスタの少なくとも 1 つのビットが 1 になっている場合のイベントカウント動作では、クリア要因の発生後、GTCLR レジスタへの書き込みとハードウェア要因によるクリアの両方が直

ちに実行され、PCLKD と同期が取られます。その他の設定を使用すると、GTCR.TPCS[2:0] ビットで選択されたカウンタクロックと同期してクリアが実行されます。

20.3.1.2 コンペアマッチによる波形出力機能

コンペアマッチとは、GTCNT カウンタ値が GTCCRA レジスタ値または GTCCRB レジスタ値と一致することを意味します。コンペアマッチが発生すると、イベントカウントを含むカウントクロックと同期して、コンペアマッチフラグが発生します。同時に、GPT は対応する GTIOChA 出力端子または GTIOChB 出力端子から Low 出力、High 出力、またはトグル出力を行うことができます ($n = 0, 4 \sim 9$)。さらに、GTPR レジスタで決定される周期の終わりにおいても、GTIOChA 端子出力または GTIOChB 端子出力を Low 出力、High 出力、またはトグル出力にすることができます。

“周期の終わり”とは、以下の場合です。

- アップカウント時ののこぎり波の場合：GTCNT カウンタが GTPR 値から 0 に変化したとき（オーバーフロー）
- ダウンカウント時ののこぎり波の場合：GTCNT カウンタが 0 から GTPR 値に変化したとき（アンダーフロー）
- のこぎり波の場合：GTCNT カウンタがクリアされたとき
- 三角波の場合：GTCNT カウンタが 0 から 1 に変化したとき（谷）

(1) Low 出力／High 出力

図 20.7 に GTCCRA および GTCCRB レジスタのコンペアマッチによる Low 出力／High 出力の動作例を示します。

この例では、GTCNT カウンタがアップカウント動作を行い、GTCCRA レジスタのコンペアマッチによって GTIOChA 端子から High が出力され、GTCCRB レジスタのコンペアマッチによって GTIOChB 端子から Low が出力されるように設定しています。設定したレベルと端子レベルが一致した場合は、端子レベルは変化しません。




図 20.7 Low 出力／High 出力動作例

表 20.9 に Low 出力／High 出力動作の設定例を示します。

表 20.9 Low 出力／High 出力動作の設定例 (1/2)

No.	手順名	説明
1	動作モード設定	GTCR.MD[2:0]ビットで動作モードを設定します。 図 20.7 では 000b（のこぎり波 PWM モード）を設定します。

表 20.9 Low 出力/High 出力動作の設定例 (2/2)

No.	手順名	説明
2	カウント方向設定	GTUDDTYC レジスタでカウント方向（アップ/ダウン）を設定します。 図 20.7 では GTUDDTYC[1:0] ビットに 11b を設定してから GTUDDTYC[1:0] ビットに 01b を設定します（アップカウント）。
3	カウントクロックの選択	GTCR.TPCS[2:0] ビットでカウントクロックを選択します。
4	周期設定	GTPR レジスタに周期を設定します。
5	カウンタ初期値設定	GTCNT レジスタに初期値を設定します。
6	GTIOCNm 端子機能設定	GTIOR レジスタの GTIOA[4:0] ビット、GTIOB[4:0] ビットに GTIOCNm 端子の機能を設定します。 図 20.7 では、GTIOA[4:0] = 00010b、GTIOB[4:0] = 10001b
7	GTIOCNm 端子出力許可設定	GTIOR レジスタの OAE ビット、OBE ビットで、GTIOCNm 端子出力の許可を設定します。
8	コンペアマッチ値設定	GTCCRA レジスタ、GTCCRB レジスタにコンペアマッチ値を設定します。
9	カウント動作開始	GTCR.CST ビットを 1 にしてカウント動作を開始します。

注. n: 0, 4~9
m: A, B

(2) トグル出力

図 20.8 および図 20.9 に GTCCRA および GTCCRB レジスタのコンペアマッチによるトグル出力動作例を示します。

図 20.8 は、GTCNT カウンタがアップカウント動作を行い、GTCCRA レジスタのコンペアマッチと、GTCCRB レジスタのコンペアマッチによって、それぞれ GTIOCnA 端子と GTIOCnB 端子がトグル出力となるように設定した例です。

図 20.9 は、GTCNT カウンタがアップカウント動作を行い、GTCCRA レジスタのコンペアマッチによって GTIOCnA 端子がトグル出力となり、周期の終わりで GTIOCnB 端子がトグル出力となるように設定した例です。





図 20.8 トグル出力動作例 (1)



20.3.1.3 インプットキャプチャ機能

GTICASR レジスタおよび GTICBSR レジスタに設定されたハードウェア要因の検出時に、GTCCR レジスタまたは GTCCRB レジスタのいずれか一方に GTCNT カウンタ値を転送できます。

インプットキャプチャ機能の動作例を図 20.10 に示します。

この例では、カウントクロックで GTCNT カウンタがアップカウント動作を行い、GTIOcNA 入力端子の両エッジで GTCCR レジスタにインプットキャプチャを実行し、GTIOcNB 入力端子の立ち上がりエッジで GTCCRB レジスタにインプットキャプチャを実行するように設定しています。




図 20.10 インプットキャプチャ動作例

カウントクロックによるカウント動作でのインプットキャプチャ動作の設定例を表 20.11 と表 20.14 に示します。

表 20.11 インプットキャプチャ動作設定例

No.	手順名	説明
1	動作モード設定	GTCR.MD[2:0]ビットで動作モードを設定します。 図 20.10 では 000b (のこぎり波 PWM モード) を設定します。
2	カウント方向設定	GTUDDTYC レジスタでカウント方向 (アップ/ダウン) を設定します。 図 20.10 では GTUDDTYC[1:0]ビットに 11b を設定してから GTUDDTYC[1:0]ビットに 01b を設定します (アップカウント)。
3	カウントクロックの選択	GTCR.TPCS[2:0]ビットでカウントクロックを選択します。
4	周期設定	GTPR レジスタに周期を設定します。
5	カウンタ初期値設定	GTCNT カウンタに初期値を設定します。
6	インプットキャプチャ要因の選択	GTICASR レジスタおよび GTICBSR レジスタでインプットキャプチャ要因を選択します。 図 20.10 では、GTICASR = 0x00000F00、GTICBSR = 0x00003000
7	カウント動作開始	GTCR.CST ビットを 1 にしてカウント動作を開始します。

20.3.2 バッファ動作

GTBER レジスタによって、以下のバッファ動作の設定が可能です。

- GTPR レジスタ、GTPBR レジスタ
- GTCCRA レジスタ、GTCCRC レジスタ、GTCCRD レジスタ
- GTCCRB レジスタ、GTCCRE レジスタ、GTCCRF レジスタ

20.3.2.1 GTPR レジスタのバッファ動作

GTPBR レジスタは、GTPR レジスタ用のバッファレジスタとして機能します。

バッファ転送は、のこぎり波モードまたはイベントカウントでは、オーバーフロー時（アップカウント中）またはアンダーフロー時（ダウンカウント中）に実行されます。また、三角波モードでは谷で実行されます。

のこぎり波モードまたはイベントカウントでは、カウント中に以下のカウンタクリア動作が発生すると、バッファ転送が実行されます。

- ハードウェア要因によるクリア（クリア要因は GTCSR レジスタで選択）
- ソフトウェアによるクリア（GTCSR.CCLR ビットが 1、GTCLR.CCLRn ビットが 1、n = 0, 4～9）

GTPR レジスタをバッファとして機能するように設定する場合は、GTBER.PR ビットを 1 にしてください。GTPR レジスタをバッファとして機能しないように設定する場合は、GTBER.PR ビットを 0 にしてください。

図 20.11～図 20.13 に GTPR レジスタのバッファ動作例を、表 20.12 に GTPR レジスタのバッファ動作の設定例を示します。




図 20.11 GTPR レジスタのバッファ動作例（のこぎり波でアップカウントの場合）




図 20.12 GTPR レジスタのバッファ動作例（のこぎり波でダウンカウントの場合）




図 20.13 GTPR レジスタのバッファ動作例（三角波の場合）

表 20.12 GTPR レジスタのバッファ動作設定例

No.	手順名	説明
1	動作モード設定	GTCR.MD[2:0]ビットで動作モードを設定します。 図 20.11 と図 20.12 では 000b（のこぎり波 PWM モード）、図 20.13 では 100b（三角波 PWM モード 1）を設定します。
2	カウント方向設定	GTUDDTYC レジスタでカウント方向（アップ／ダウン）を設定します。 図 20.11 では GTUDDTYC[1:0]ビットに 11b を設定してから GTUDDTYC[1:0]ビットに 01b を設定します（アップカウント）。図 20.12 では GTUDDTYC[1:0]ビットに 10b を設定してから GTUDDTYC[1:0]ビットに 00b を設定します（ダウンカウント）。
3	カウントクロックの選択	GTCR.TPCS[2:0]ビットでカウントクロックを選択します。
4	周期設定	GTPR レジスタに周期を設定します。
5	カウンタ初期値設定	GTCNT カウンタに初期値を設定します。
6	バッファ動作の設定	GTBER.PR[1:0]ビットでバッファ動作を設定します。図 20.11、図 20.12、および図 20.13 では PR[1:0] = 01b
7	バッファ値設定	バッファ動作時は、現在の周期から 1 周期後の周期を GTPBR レジスタに設定します。
8	カウント動作開始	GTCR.CST ビットを 1 にしてカウント動作を開始します。
9	周期ごとのバッファ値設定	バッファ動作時は、現在の周期から 1 周期後の周期を GTPBR レジスタに設定します。

20.3.2.2 GTCCRA、GTCCRB レジスタのバッファ動作

GTCCRC レジスタは GTCCRA レジスタ用のバッファレジスタとして、GTCCRD レジスタは GTCCRC レジスタ用のバッファレジスタ（すなわち、GTCCRA レジスタ用のダブルバッファレジスタ）として機能します。同様に、GTCCRE レジスタは GTCCRB レジスタ用のバッファレジスタとして、GTCCRF レジスタは GTCCRE レジスタ用のバッファレジスタ（すなわち、GTCCRB レジスタ用のダブルバッファレジスタ）として機能します。

GTCCRA または GTCCRB レジスタをダブルバッファ動作させるには、GTBER.CCRA[1:0]または GTBER.CCRB[1:0]ビットを 10b または 11b に設定します。シングルバッファ動作の場合は、01b とします。GTCCRA または GTCCRB レジスタをバッファ動作させない場合は、00b にしてください。

(1) GTCCRA または GTCCRB レジスタがアウトプットコンペアレジスタとして機能する場合

バッファ転送は次の場合に発生します。

- オーバーフロー／アンダーフローによるバッファ転送
のこぎり波モードまたはイベントカウント動作では、オーバーフロー時（アップカウント中）またはアンダーフロー時（ダウンカウント中）に、バッファ転送が実行されます。三角波モードでは、谷（三角波 PWM モード 1）または山および谷（三角波 PWM モード 2）で、バッファ転送が実行されます。
- カウンタクリアによるバッファ転送

のこぎり波モードまたはイベントカウント動作では、カウント中に「20.3.2.1. GTPR レジスタのバッファ動作」に示される場合と類似したカウンタクリア要因によって、バッファ転送が（同じく、アップカウント中のオーバーフロー時またはダウンカウント中のアンダーフロー時に）実行されます。
三角波モードでは、カウンタクリアによるバッファ転送は実行されません。

- バッファ強制転送

のこぎり波でも三角波でもイベントカウント動作でも、カウント停止中に GTBER.CCRSWT ビットに 1 を書くと、GTCCRA レジスタ、GTCCRB レジスタのバッファ転送を強制的に行います。

さらに、のこぎり波ワンショットパルスモードまたは三角波 PWM モード 3 では、GTCCRD レジスタからテンポラリレジスタ A へのバッファ転送、および GTCCRF レジスタからテンポラリレジスタ B へのバッファ転送が実行されます。

図 20.14～図 20.16 に GTCCRA および GTCCRB レジスタのバッファ動作例を、表 20.13 に GTCCRA および GTCCRB レジスタのバッファ動作の設定例を示します。




図 20.14 GTCCRA および GTCCRB レジスタのバッファ動作例（アウトプットコンペア、アップカウント時ののこぎり波、GTCCRA レジスタのコンペアマッチで High 出力、周期の終わりで Low 出力の場合）




図 20.15 GTCRA および GTCCRB レジスタのダブルバッファ動作例（アウトプットコンペア、三角波、谷でバッファ動作、GTCCRA レジスタのコンペアマッチでトグル出力、周期の終わりで出力保持の場合）




図 20.16 GTCRA および GTCCRB レジスタのダブルバッファ動作例（アウトプットコンペア、三角波、山と谷でバッファ動作、GTCCRB レジスタのコンペアマッチでトグル出力、周期の終わりで出力保持の場合）

表 20.13 GTCCRA、GTCCRB レジスタのバッファ動作設定例（アウトプットコンペア時）

No.	手順名	説明
1	動作モード設定	GTCCR.MD[2:0]ビットで動作モードを設定します。 図 20.14 では 000b（のこぎり波 PWM モード）、図 20.15 では 100b（三角波 PWM モード 1）、図 20.16 では 101b（三角波 PWM モード 2）を設定します。
2	カウント方向設定	GTUDDTYC レジスタでカウント方向（アップ/ダウン）を設定します。 図 20.14 では GTUDDTYC[1:0]ビットに 11b を設定してから GTUDDTYC[1:0]ビットに 01b を設定します（アップカウント）。
3	カウントクロックの選択	GTCCR.TPCS[2:0]ビットでカウントクロックを選択します。
4	周期設定	GTPR レジスタに周期を設定します。
5	カウンタ初期値設定	GTCNT カウンタに初期値を設定します。
6	GTIOCnm 端子機能設定	GTIOR レジスタの GTIOA[4:0]ビット、GTIOB[4:0]ビットに GTIOCnm 端子の機能を設定します。 図 20.14 では GTIOA[4:0] = 00110b、図 20.15 では GTIOA[4:0] = 00011b、図 20.16 では GTIOB[4:0] = 00011b
7	GTIOCnm 端子出力許可設定	GTIOR レジスタの OAE ビット、OBE ビットで、GTIOCnm 端子出力の許可を設定します。
8	バッファ動作の設定	GTBER レジスタの CCRA[1:0]ビット、CCRB[1:0]ビットで、バッファ動作を設定します。 図 20.14 では CCRA[1:0] = 01b、図 20.15 では CCRA[1:0] = 1xb、図 20.16 では CCRB[1:0] = 1xb
9	コンペアマッチ値設定	GTIOCnA 端子の切り替わりポイントを GTCCRA レジスタに設定します。GTIOCnB 端子の切り替わりポイントを GTCCRB レジスタに設定します。
10	バッファ値設定	バッファ動作時は、1 周期後（のこぎり波モードまたは三角波モードで、山または谷でバッファ転送の場合）もしくは半周期後（三角波モードで谷と山の両方でバッファ転送の場合）の GTIOCnA 端子の切り替わりポイントを GTCCRC レジスタに、GTIOCnB 端子の切り替わりポイントを GTCCRE レジスタに設定します。 ダブルバッファ動作時は、2 周期後（のこぎり波モードまたは三角波モードで、山または谷でバッファ転送の場合）もしくは 1 周期後（三角波モードで谷と山の両方でバッファ転送の場合）の GTIOCnA 端子の切り替わりポイントを GTCCRD レジスタに、GTIOCnB 端子の切り替わりポイントを GTCCRF レジスタに設定します。
11	カウント動作開始	GTCCR.CST ビットを 1 にしてカウント動作を開始します。
12	周期ごとのバッファ値設定	バッファ動作時は、1 周期後（のこぎり波モードまたは三角波モードで、山または谷でバッファ転送の場合）もしくは半周期後（三角波モードで谷と山の両方でバッファ転送の場合）の GTIOCnA 端子の切り替わりポイントを GTCCRC レジスタに、GTIOCnB 端子の切り替わりポイントを GTCCRE レジスタに設定します。 ダブルバッファ動作時は、2 周期後（のこぎり波モードまたは三角波モードで、山または谷でバッファ転送の場合）もしくは 1 周期後（三角波モードで谷と山の両方でバッファ転送の場合）の GTIOCnA 端子の切り替わりポイントを GTCCRD レジスタに、GTIOCnB 端子の切り替わりポイントを GTCCRF レジスタに設定します。

注. n: 0, 4~9
m: A, B

(2) GTCCRA または GTCCRB レジスタがインプットキャプチャレジスタとして機能する場合

インプットキャプチャが発生すると、GTCNT カウンタ値が GTCCRA および GTCCRB レジスタに転送されると同時に、それまで格納されていた GTCCRA および GTCCRB レジスタ値がバッファレジスタに転送されます。インプットキャプチャ動作では、カウンタクリアによるバッファ転送は実行されません。

図 20.17 と図 20.18 に GTCCRA および GTCCRB レジスタのバッファ動作例を、表 20.14 に GTCCRA および GTCCRB レジスタのバッファ動作の設定例を示します。




図 20.17 GTCRA および GTCRC レジスタのバッファ動作例 (GTIOcNA 端子入力の両エッジでインプットキャプチャ、のこぎり波でアップカウント、GTIOcNA 端子入力の両エッジで GTCNT カウンタクリアの場合)




図 20.18 GTCRA および GTCRB レジスタのダブルバッファ動作例 (GTIOcNB 端子入力の両エッジでインプットキャプチャ、のこぎり波でアップカウント、GTIOcNB 端子入力の両エッジで GTCNT カウンタクリアの場合)

表 20.14 GTCCRA、GTCCRB レジスタのバッファ動作設定例（インプットキャプチャ時）

No.	手順名	説明
1	動作モードとカウンタクリア要因の設定	GTCCR.MD[2:0]ビットで動作モードを設定し、GTCSR レジスタでカウンタクリア要因を設定します。 図 20.17 では MD[2:0] = 000b（のこぎり波 PWM モード）および GTCSR = 0x00000F00、図 20.18 では MD[2:0] = 000b（のこぎり波 PWM モード）および GTCSR = 0x0000F000
2	カウント方向設定	GTUDDTYC レジスタでカウント方向（アップ／ダウン）を設定します。 図 20.17 では GTUDDTYC[1:0]ビットに 11b を設定してから GTUDDTYC[1:0]ビットに 01b を設定します（アップカウント）。
3	カウントクロックの選択	GTCCR.TPCS[2:0]ビットでカウントクロックを選択します。
4	周期設定	GTPR レジスタに周期を設定します。
5	カウンタ初期値設定	GTCNT カウンタに初期値を設定します。
6	インプットキャプチャ要因の選択	GTICASR レジスタおよび GTICBSR レジスタでインプットキャプチャ要因を選択します。 図 20.17 では GTICASR = 0x00000F00、図 20.18 では GTICBSR = 0x0000F000
7	バッファ動作の設定	GTBER レジスタの CCRA ビット、CCRB ビットで、バッファ動作を設定します。 図 20.17 では CCRA[1:0] = 01b、図 20.18 では CCRB[1:0] = 1xb
8	カウント動作開始	GTCCR.CST ビットを 1 にしてカウント動作を開始します。

20.3.3 PWM 出力動作モード

GPT は、GTCNT カウンタと GTCCRA レジスタまたは GTCCRB レジスタとのコンペアマッチに基づいて、GTIOCnA 端子または GTIOCnB 端子 (n = 0, 4~9) へ PWM 波形を出力することができます。

GTDTCCR レジスタおよび GTDVU レジスタを設定することにより、デッドタイム付き逆相波形のコンペアマッチ値を GTCCRB レジスタに自動設定することが可能です。

20.3.3.1 のこぎり波 PWM モード

のこぎり波 PWM モードでは、GTPR レジスタに周期を設定することにより、GTCNT カウンタにのこぎり波（半波）動作を実行させ、GTCCRA レジスタまたは GTCCRB レジスタのコンペアマッチ発生時に、GTIOCnA 端子または GTIOCnB 端子 (n = 0, 4~9) に PWM 波形を出力させます。端子の出力値は GTIOR レジスタの設定により、コンペアマッチおよび周期の終わりで、Low 出力、High 出力、トグル出力を選択することができます。

図 20.19 にのこぎり波 PWM モードの動作例を、表 20.15 にのこぎり波 PWM モードの設定例を示します。




図 20.19 のこぎり波 PWM モードの動作例 (アップカウント、バッファ動作、GTCCRA/GTCCRB レジスタのコンペアマッチで High 出力、周期の終わりで Low 出力の場合)

表 20.15 のこぎり波 PWM モードの設定例 (1/2)

No.	手順名	説明
1	動作モード設定	GTCCR.MD[2:0]ビットで動作モードを設定します。図 20.19 では 000b (のこぎり波 PWM モード) を設定します。
2	カウント方向設定	GTUDDTYC レジスタでカウント方向 (アップ/ダウン) を設定します。図 20.19 では GTUDDTYC[1:0]ビットに 11b を設定してから GTUDDTYC[1:0]ビットに 01b を設定します (アップカウント)。
3	カウントクロックの選択	GTCCR.TPCS[2:0]ビットでカウントクロックを選択します。
4	周期設定	GTPR レジスタに周期を設定します。
5	カウンタ初期値設定	GTCNT レジスタに初期値を設定します。
6	GTIOCNm 端子機能設定	GTIOR レジスタの GTIOA[4:0]ビット、GTIOB[4:0]ビットに GTIOCNm 端子の機能を設定します。図 20.19 では GTIOA[4:0] = 00110b、GTIOB[4:0] = 00110b
7	GTIOCNm 端子出力許可設定	GTIOR レジスタの OAE ビット、OBE ビットで、GTIOCNm 端子出力の許可を設定します。
8	バッファ動作設定	GTBER レジスタの CCRA[1:0]ビット、CCRB[1:0]ビットで、バッファ動作を設定します。図 20.19 では、CCRA[1:0] = 01b、CCRB[1:0] = 01b
9	コンペアマッチ値設定	GTIOCNa 端子の切り替わりポイントを GTCCRA レジスタに設定します。GTIOCNb 端子の切り替わりポイントを GTCCRB レジスタに設定します。

表 20.15 のこぎり波 PWM モードの設定例 (2/2)

No.	手順名	説明
10	バッファ値設定	バッファ動作時は、1 周期後の GTIOcNA 端子の切り替わりポイントを GTCCRC レジスタに、GTIOcNB 端子の切り替わりポイントを GTCCRE レジスタに設定します。 ダブルバッファ動作時は、さらに、2 周期後の GTIOcNA 端子の切り替わりポイントを GTCCRD レジスタに、GTIOcNB 端子の切り替わりポイントを GTCCRF レジスタに設定します。
11	カウント動作開始	GTCCR.CST ビットを 1 にしてカウント動作を開始します。
12	周期ごとのバッファ値設定	バッファ動作時は、1 周期後の GTIOcNA 端子の切り替わりポイントを GTCCRC レジスタに、GTIOcNB 端子の切り替わりポイントを GTCCRE レジスタに設定します。 ダブルバッファ動作時は、さらに、2 周期後の GTIOcNA 端子の切り替わりポイントを GTCCRD レジスタに、GTIOcNB 端子の切り替わりポイントを GTCCRF レジスタに設定します。

注. n: 0, 4~9
m: A, B

20.3.3.2 のこぎり波ワンショットパルスモード

のこぎり波ワンショットパルスモードは、GTPR レジスタに周期を設定して GTCNT カウンタをのこぎり波（半波）動作させ、バッファ動作固定で、GTCCRA レジスタまたは GTCCRB レジスタのコンペアマッチにより、GTIOcNA 端子または GTIOcNB 端子 (n = 0, 4~9) に PWM 波形を出力するモードです。

のこぎり波ワンショットパルスモードのバッファ動作は通常のバッファ動作と異なります。バッファ転送は、下記のとおりです。

- 周期の終わりで、GTCCRC レジスタから GTCCRA レジスタ
- 周期の終わりで、GTCCRE レジスタから GTCCRB レジスタ
- 周期の終わりで、GTCCRD レジスタからテンポラリレジスタ A
- 周期の終わりで、GTCCRF レジスタからテンポラリレジスタ B
- GTCCRA レジスタのコンペアマッチで、テンポラリレジスタ A から GTCCRA レジスタ
- GTCCRB レジスタのコンペアマッチで、テンポラリレジスタ B から GTCCRB レジスタ

端子の出力値は GTIOR レジスタの設定により、コンペアマッチおよび周期の終わりで、Low 出力、High 出力、トグル出力を選択することができます。カウントストップ中に GTBER.CCRSWT ビットを 1 にすると、GTCCRD レジスタから一時レジスタ A へ、および GTCCRF レジスタから一時レジスタ B へ、バッファ転送が強制的に実行されます。また、GTDTCR レジスタおよび GTDVU レジスタを設定することにより、デッドタイム付き逆相波形のコンペアマッチ値を GTCCRB レジスタに自動設定することができます。

図 20.20 に、のこぎり波ワンショットパルスモードの動作例を、表 20.16 に、のこぎり波ワンショットパルスモードの設定例を示します。




図 20.20 のこぎり波ワンショットパルスモードの動作例 (アップカウント、カウントスタート時に GTIOcNA 端子 = Low 出力/GTIOcNB 端子 = High 出力、GTCCR/GTCCR レジスタのコンペアマッチ時にトグル出力、周期の終わりで出力保持の場合)

表 20.16 のこぎり波ワンショットパルスモード設定例 (1/2)

No.	手順名	説明
1	動作モード設定	GTCCR.MD[2:0]ビットで動作モードを設定します。 図 20.20 では 001b (のこぎり波ワンショットパルスモード) を設定します。

表 20.16 のこぎり波ワンショットパルスモード設定例 (2/2)

No.	手順名	説明
2	カウント方向設定	GTUDDTYC レジスタでカウント方向（アップ／ダウン）を設定します。 図 20.20 では GTUDDTYC[1:0]ビットに 11b を設定してから GTUDDTYC[1:0]ビットに 01b を設定します（アップカウント）。
3	カウントクロックの選択	GTCR.TPCS[2:0]ビットでカウントクロックを選択します。
4	周期設定	GTPR レジスタに周期を設定します。
5	カウンタ初期値設定	GTCNT レジスタに初期値を設定します。
6	GTIOCNm 端子機能設定	GTIOR レジスタの GTIOA[4:0]ビット、GTIOB[4:0]ビットに GTIOCNm 端子の機能を設定します。 図 20.20 では GTIOA[4:0] = 00011b、GTIOB[4:0] = 10011b
7	GTIOCNm 端子出力許可設定	GTIOR レジスタの OAE ビット、OBE ビットで、GTIOCNm 端子出力の許可を設定します。
8	コンペアマッチ値設定	カウント開始直後の周期の GTIOCNa 端子の切り替わりポイントを GTCCRC レジスタと GTCCRD レジスタに、GTIOCNb 端子の切り替わりポイントを GTCCRE レジスタと GTCCRF レジスタに設定します。
9	バッファ強制転送設定	GTBER.CCRSWT ビットを 1 にし、バッファレジスタの強制転送を行います。
10	バッファ値設定	1 周期後の GTIOCNa 端子の切り替わりポイントを GTCCRC レジスタと GTCCRD レジスタに、GTIOCNb 端子の切り替わりポイントを GTCCRE レジスタと GTCCRF レジスタに設定します。
11	カウント動作開始	GTCR.CST ビットを 1 にしてカウント動作を開始します。
12	周期ごとのバッファ値設定	1 周期後の GTIOCNa 端子の切り替わりポイントを GTCCRC レジスタと GTCCRD レジスタに、GTIOCNb 端子の切り替わりポイントを GTCCRE レジスタと GTCCRF レジスタに設定します。

注. n: 0, 4~9
m: A, B

20.3.3.3 三角波 PWM モード 1（谷 32 ビット転送）

三角波 PWM モード 1 は、GTPR レジスタに周期を設定するモードです。GTCNT カウンタに三角波（全波）動作を実行させ、GTCCRA レジスタまたは GTCCRB レジスタのコンペアマッチ発生時に GTIOCNa 端子または GTIOCNb 端子 (n = 0, 4~9) に PWM 波形を出力させます。バッファ転送は谷で行われます。端子の出力値は GTIOR レジスタの設定により、コンペアマッチおよび周期の終わりで、Low 出力、High 出力、トグル出力を選択することができます。

GTDTCR レジスタおよび GTDVU レジスタを設定することにより、デッドタイム付き逆相波形のコンペアマッチ値を GTCCRB レジスタに自動設定することができます。

図 20.21 に三角波 PWM モード 1 の動作例を、表 20.17 に三角波 PWM モード 1 の設定例を示します。




図 20.21 三角波 PWM モード 1 の動作例 (バッファ動作、カウントスタート時に GTIOCN A 端子 = Low 出力 / GTIOCN B 端子 = High 出力、GTCCRA/GTCCRB レジスタのコンペアマッチ時にトグル出力、周期の終わりで出力保持の場合)

表 20.17 三角波 PWM モード 1 設定例 (1/2)

No.	手順名	説明
1	動作モード設定	GTCR.MD[2:0]ビットで動作モードを設定します。 図 20.21 では、100b (三角波 PWM モード 1) を設定します。
2	カウントクロックの選択	GTCR.TPCS[2:0]ビットでカウントクロックを選択します。
3	周期設定	GTPR レジスタに周期を設定します。
4	カウンタ初期値設定	GTCNT カウンタに初期値を設定します。
5	GTIOCNm 端子機能設定	GTIOR レジスタの GTIOA[4:0]ビット、GTIOB[4:0]ビットに GTIOCNm 端子の機能を設定します。 図 20.21 では、GTIOA[4:0] = 00011b, GTIOB[4:0] = 10011b
6	GTIOCNm 端子出力許可設定	GTIOR レジスタの OAE ビット、OBE ビットで、GTIOCNm 端子出力の許可を設定します。
7	バッファ動作の設定	GTBER レジスタの CCRA[1:0]ビット、CCRB[1:0]ビットで、バッファ動作を設定します。 図 20.21 では、CCRA[1:0] = 01b, CCRB[1:0] = 01b
8	コンペアマッチ値設定	GTIOCN A 端子の切り替わりポイントを GTCCRA レジスタに設定します。GTIOCN B 端子の切り替わりポイントを GTCCRB レジスタに設定します。
9	バッファ値設定	バッファ動作時は、1 周期後の GTIOCN A 端子の切り替わりポイントを GTCCRC レジスタに、GTIOCN B 端子の切り替わりポイントを GTCCRE レジスタに設定します。 ダブルバッファ動作時は、さらに、2 周期後の GTIOCN A 端子の切り替わりポイントを GTCCRD レジスタに、GTIOCN B 端子の切り替わりポイントを GTCCRF レジスタに設定します。

表 20.17 三角波 PWM モード 1 設定例 (2/2)

No.	手順名	説明
10	カウント動作開始	GTCCR.CST ビットを 1 にしてカウント動作を開始します。
11	周期ごとのバッファ値設定	バッファ動作時は、1 周期後の GTIOChA 端子の切り替わりポイントを GTCCRC レジスタに、GTIOChB 端子の切り替わりポイントを GTCCRE レジスタに設定します。 ダブルバッファ動作時は、さらに、2 周期後の GTIOChA 端子の切り替わりポイントを GTCCRD レジスタに、GTIOChB 端子の切り替わりポイントを GTCCRF レジスタに設定します。

注. n: 0, 4~9
 m: A, B

20.3.3.4 三角波 PWM モード 2 (山／谷 32 ビット転送)

三角波 PWM モード 1 と同様に、三角波 PWM モード 2 でも GTPR レジスタに周期を設定します。GTCNT カウンタに三角波（全波）動作を実行させ、GTCCRA レジスタまたは GTCCRB レジスタのコンペアマッチ発生時に GTIOChA 端子または GTIOChB 端子 (n = 0, 4~9) に PWM 波形を出力させます。山および谷の両方でバッファ転送が行われます。端子の出力値は GTIOR レジスタの設定により、コンペアマッチおよび周期の終わりで、Low 出力、High 出力、トグル出力を選択することができます。

GTDTCR レジスタおよび GTDVU レジスタを設定することにより、デッドタイム付き逆相波形のコンペアマッチ値を GTCCRB レジスタに自動設定することができます。

図 20.22 に三角波 PWM モード 2 の動作例を、表 20.18 に三角波 PWM モード 2 の設定例を示します。




図 20.22 三角波 PWM モード 2 の動作例 (バッファ動作、カウントスタート時に GTIOCnA 端子= Low 出力 / GTIOCnB 端子= High 出力、GTCCRA/GTCCRB レジスタのコンペアマッチ時にトグル出力、周期の終わりで出力保持の場合)

表 20.18 三角波 PWM モード 2 設定例 (1/2)

No.	手順名	説明
1	動作モード設定	GTCR.MD[2:0]ビットで動作モードを設定します。 図 20.22 では、101b (三角波 PWM モード 2) を設定します。
2	カウントクロックの選択	GTCR.TPCS[2:0]ビットでカウントクロックを選択します。
3	周期設定	GTPR レジスタに周期を設定します。
4	カウンタ初期値設定	GTCNT カウンタに初期値を設定します。
5	GTIOCnm 端子機能設定	GTIOR レジスタの GTIOA[4:0]ビット、GTIOB[4:0]ビットに GTIOCnm 端子の機能を設定します。 図 20.22 では、GTIOA[4:0] = 00011b、GTIOB[4:0] = 10011b
6	GTIOCnm 端子出力許可設定	GTIOR レジスタの OAE ビット、OBE ビットで、GTIOCnm 端子出力の許可を設定します。
7	バッファ動作の設定	GTBER レジスタの CCRA[1:0]ビット、CCRB[1:0]ビットで、バッファ動作を設定します。 図 20.22 では、CCRA[1:0] = 01b、CCRB[1:0] = 01b
8	コンペアマッチ値設定	GTIOCnA 端子の切り替わりポイントを GTCCRA レジスタに設定します。GTIOCnB 端子の切り替わりポイントを GTCCRB レジスタに設定します。

表 20.18 三角波 PWM モード 2 設定例 (2/2)

No.	手順名	説明
9	バッファ値設定	バッファ動作時は、半周期後の GTIOcNA 端子の切り替わりポイントを GTCCRC レジスタに、GTIOcNB 端子の切り替わりポイントを GTCCRE レジスタに設定します。 ダブルバッファ動作時は、さらに、1 周期後の GTIOcNA 端子の切り替わりポイントを GTCCRD レジスタに、GTIOcNB 端子の切り替わりポイントを GTCCRF レジスタに設定します。
10	カウント動作開始	GTCCR.CST ビットを 1 にしてカウント動作を開始します。
11	半周期ごとのバッファ値設定	バッファ動作時は、半周期後の GTIOcNA 端子の切り替わりポイントを GTCCRC レジスタに、GTIOcNB 端子の切り替わりポイントを GTCCRE レジスタに設定します。 ダブルバッファ動作時は、さらに、1 周期後の GTIOcNA 端子の切り替わりポイントを GTCCRD レジスタに、GTIOcNB 端子の切り替わりポイントを GTCCRF レジスタに設定します。

注. n: 0, 4~9
m: A, B

20.3.3.5 三角波 PWM モード 3 (谷 64 ビット転送)

三角波 PWM モード 3 は、GTPR レジスタに周期を設定するモードです。GTCNT カウンタに三角波（全波）動作を実行させ、バッファ動作固定で、GTCCRA レジスタまたは GTCCRB レジスタのコンペアマッチにより、GTIOcNA 端子または GTIOcNB 端子 (n = 0, 4~9) に PWM 波形を出力させます。三角波 PWM モード 3 のバッファ動作は通常のバッファ動作と異なります。バッファ転送は、下記のとおりです。

- 谷で、GTCCRC レジスタから GTCCRA レジスタ
- 谷で、GTCCRE レジスタから GTCCRB レジスタ
- 谷で、GTCCRD レジスタからテンポラリレジスタ A
- 谷で、GTCCRF レジスタからテンポラリレジスタ B
- 山で、テンポラリレジスタ A から GTCCRA レジスタ
- 山で、テンポラリレジスタ B から GTCCRB レジスタ

端子の出力値は GTIOR レジスタにより、コンペアマッチで Low 出力／High 出力／トグル出力、周期の終わりで Low 出力／High 出力／トグル出力、を設定することができます。

GTDTCR レジスタおよび GTDVU レジスタを設定することにより、デッドタイム付き逆相波形のコンペアマッチ値を GTCCRB レジスタに自動設定することができます。

図 20.23 に三角波 PWM モード 3 の動作例を、表 20.19 に三角波 PWM モード 3 の設定例を示します。




図 20.23 三角波 PWM モード 3 の動作例 (カウントスタート時に GTIOcNA 端子 = Low 出力/GTIOcNB 端子 = High 出力、GTCCRA/GTCCRB レジスタのコンペアマッチ時にトグル出力、周期の終わりで出力保持の場合)

表 20.19 三角波 PWM モード 3 設定例 (1/2)

No.	手順名	説明
1	動作モード設定	GTCR.MD[2:0]ビットで動作モードを設定します。 図 20.23 では 110b (三角波 PWM モード 3) を設定します。
2	カウントクロックの選択	GTCR.TPCS[2:0]ビットでカウントクロックを選択します。

表 20.19 三角波 PWM モード 3 設定例 (2/2)

No.	手順名	説明
3	周期設定	GTPR レジスタに周期を設定します。
4	カウンタ初期値設定	GTCNT レジスタに初期値を設定します。
5	GTIOCNm 端子機能設定	GTIOR レジスタの GTIOA[4:0]ビット、GTIOB[4:0]ビットに GTIOCNm 端子の機能を設定します。 図 20.23 では GTIOA[4:0] = 00011b、GTIOB[4:0] = 10011b
6	GTIOCNm 端子出力許可設定	GTIOR レジスタの OAE ビット、OBE ビットで、GTIOCNm 端子出力の許可を設定します。
7	コンペアマッチ値設定	カウント開始直後の周期の GTIOCN A 端子の切り替わりポイントを GTCCRC レジスタと GTCCRD レジスタに、GTIOCN B 端子の切り替わりポイントを GTCCRE レジスタと GTCCRF レジスタに設定します。
8	バッファ強制転送設定	GTBER.CCRSWT ビットを 1 にし、バッファレジスタの強制転送を行います。
9	バッファ値設定	1 周期後の GTIOCN A 端子の切り替わりポイントを GTCCRC レジスタと GTCCRD レジスタに、GTIOCN B 端子の切り替わりポイントを GTCCRE レジスタと GTCCRF レジスタに設定します。
10	カウント動作開始	GTCR.CST ビットを 1 にしてカウント動作を開始します。
11	周期ごとのバッファ値設定	1 周期後の GTIOCN A 端子の切り替わりポイントを GTCCRC レジスタと GTCCRD レジスタに、GTIOCN B 端子の切り替わりポイントを GTCCRE レジスタと GTCCRF レジスタに設定します。

注. n: 0, 4~9
m: A, B

20.3.4 デッドタイム自動設定機能

GTDTCR レジスタの設定により、正相波形用のコンペアマッチ値 (GTCCRA レジスタ値) とデッドタイム値 (GTDVU レジスタ値) からデッドタイム付き逆相波形用のコンペアマッチ値を生成し、GTCCRB レジスタに自動設定することができます。デッドタイム自動設定機能は、のこぎり波ワンショットパルスモードとすべての三角波 PWM モードで使用できます。

デッドタイム自動設定機能を使用するときは、GTCCRB レジスタへの書き込みは禁止です。カウント周期を超えるようなデッドタイム設定は禁止です。デッドタイム自動設定値は、GTCCRB レジスタ値を読むことで確認できます。GTCCRB レジスタへのデッドタイム値の自動設定は、自動設定値の算出に用いるレジスタ値が更新された次のカウントクロックで行われます。

デッドタイムエラー発生時、正相波形用および逆相波形用のコンペアマッチ値は、表 20.20 で示されるデッドタイムの波形を生成するように調整されます。

逆相波形用の調整値は GTCCRB レジスタに自動設定されます。

正相波形用の調整値は内部信号として使用され、GTCCRA レジスタに設定されません。

表 20.20 デッドタイムエラー発生時の波形変化点の調整

モード	カウント方向	期間	デッドタイムエラー条件	調整後の正相波形の変化点	調整後の逆相波形の変化点
のこぎり波ワンショットパルスモード	アップカウント	前半	$GTCCRA - GTDVU < 0$	GTDVU	0
		後半	$GTCCRA + GTDVU > GTPR$	$GTPR - GTDVU$	GTPR
	ダウンカウント	前半	$GTCCRA + GTDVU > GTPR$	$GTPR - GTDVU$	GTPR
		後半	$GTCCRA - GTDVU < 0$	GTDVU	0
三角波 PWM モード 1/2/3	アップカウント	(前半)	$GTCCRA - GTDVU \leq 0$	$GTDVU + 1$	1
	ダウンカウント	(後半)	$GTCCRA - GTDVU < 0$	GTDVU	0

図 20.24~図 20.27 にデッドタイム自動設定機能の動作例を示します。表 20.21 と表 20.22 に設定例を示します。




図 20.24 デッドタイム自動設定機能の動作例 (のこぎり波ワンショットパルスモード、アップカウント、アクティブ High の場合)




図 20.25 デッドタイム自動設定機能の動作例 (のこぎり波ワンショットパルスモード、ダウンカウント、アクティブ High の場合)




図 20.26 デッドタイム付きコンペアマッチ値の自動設定機能の動作例（三角波 PWM モード 1、アクティブ High の場合）




図 20.27 デッドタイム付きコンペアマッチ値の自動設定機能の動作例（三角波 PWM モード 2 または 3、アクティブ High の場合）

表 20.21 デッドタイム自動設定機能の設定例（のこぎり波ワンショットパルスモード、三角波 PWM モード 3 の場合）

No.	手順名	説明
1	動作モード設定	GTCR.MD[2:0]ビットで動作モードを設定します。図 20.24 と図 20.25 では、001b（のこぎり波ワンショットパルスモード）を設定します。図 20.27 では、110b（三角波 PWM モード 3）を設定します。
2	カウント方向設定	GTUDDTYC レジスタでカウント方向（アップまたはダウン）を設定します。 図 20.24 では、GTUDDTYC[1:0]ビットに 11b を設定してから 01b を設定します（アップカウント）。 図 20.25 では、GTUDDTYC[1:0]ビットに 10b を設定してから 00b を設定します（ダウンカウント）。
3	カウントクロックの選択	GTCR.TPCS[2:0]ビットでカウントクロックを選択します。
4	周期設定	GTPR レジスタに周期を設定します。
5	カウンタ初期値設定	GTCNT カウンタに初期値を設定します。
6	GTIOCNm 端子機能設定	GTIOR レジスタの GTIOA[4:0]ビットと GTIOB[4:0]ビットに GTIOCNm 端子の機能を設定します。 図 20.24、図 20.25、および図 20.27 の例では GTIOA[4:0] = 00011b、および GTIOB[4:0] = 10011b
7	GTIOCNm 端子出力許可設定	GTIOR レジスタの OAE ビットと OBE ビットで GTIOCNm 端子出力の許可を設定します。
8	コンペアマッチ用バッファ値設定	カウント開始直後の GTIOCNa 端子の切り替わりポイントを GTCCRC レジスタと GTCCRD レジスタに設定します。
9	コンペアマッチ用バッファ強制転送設定	GTBER.CCRSWT ビットを 1 にし、バッファレジスタデータを GTCCRA レジスタへ強制転送します。
10	コンペアマッチ用バッファ値設定	現在の周期から 1 周期後の GTIOCNa 端子の切り替わりポイントを GTCCRC レジスタと GTCCRD レジスタに設定します。
11	デッドタイム自動設定機能の設定	GTDTCR.TDE ビットを 1 にして、デッドタイム自動設定機能を有効にします。
12	デッドタイム値設定	デッドタイム値を GTDVU レジスタに設定します。
13	カウント動作開始	GTCR.CST ビットを 1 にしてカウント動作を開始します。
14	周期ごとのバッファ値設定	バッファ動作時は、現在の周期から 1 周期後の GTIOCNa 端子の切り替わりポイントを GTCCRC レジスタと GTCCRD レジスタに設定します。

注: n: 0, 4~9
m: A, B

表 20.22 デッドタイム自動設定機能の設定例（三角波 PWM モード 1 または 2 の場合） (1/2)

No.	手順名	説明
1	動作モード設定	GTCR.MD[2:0]ビットで動作モードを設定します。図 20.26 では、100b（三角波 PWM モード 1）を設定します。図 20.27 では、101b（三角波 PWM モード 2）を設定します。
2	カウントクロックの選択	GTCR.TPCS[2:0]ビットでカウントクロックを選択します。
3	周期設定	GTPR レジスタに周期を設定します。
4	カウンタ初期値設定	GTCNT カウンタに初期値を設定します。
5	GTIOCNm 端子機能設定	GTIOR レジスタの GTIOA[4:0]ビットと GTIOB[4:0]ビットに GTIOCNm 端子の機能を設定します。 図 20.26 と図 20.27 の例では GTIOA[4:0] = 00011b、および GTIOB[4:0] = 10011b
6	GTIOCNm 端子出力許可設定	GTIOR レジスタの OAE ビットと OBE ビットで GTIOCNm 端子出力の許可を設定します。
7	コンペアマッチ用バッファ動作設定	GTBER レジスタの CCRA[1:0]ビットで、バッファ動作を設定します。
8	コンペアマッチ値設定	GTIOCNa 端子の切り替わりポイントを GTCCRA レジスタに設定します。
9	コンペアマッチ用バッファ値設定	バッファ動作時は、現在の周期から 1 周期後（三角波 PWM モード 1 の場合）、あるいは現在の周期から半周期後（三角波 PWM モード 2 の場合）の GTIOCNa 端子の切り替わりポイントを GTCCRC レジスタに設定します。ダブルバッファ動作時は、現在の周期から 2 周期後（三角波 PWM モード 1 の場合）、あるいは現在の周期から 1 周期後（三角波 PWM モード 2 の場合）の GTIOCNa 端子の切り替わりポイントを GTCCRD レジスタに設定します。
10	デッドタイム自動設定機能の設定	GTDTCR.TDE ビットを 1 にして、デッドタイム自動設定機能を有効にします。
11	デッドタイム値設定	デッドタイム値を GTDVU レジスタに設定します。

表 20.22 デッドタイム自動設定機能の設定例（三角波 PWM モード 1 または 2 の場合）(2/2)

No.	手順名	説明
12	カウント動作開始	GTCR.CST ビットを 1 にしてカウント動作を開始します。
13	周期ごとのバッファ値設定	コンペアマッチレジスタをバッファ動作に使用するとき、現在の周期から 1 周期後（三角波 PWM モード 1 の場合）、あるいは現在の周期から半周期後（三角波 PWM モード 2 の場合）の GTIOCN _A 端子の切り替わりポイントを GTCCRC レジスタに設定します。

注. n: 0, 4~9
m: A, B

20.3.5 カウント方向切り替え機能

GTUDDTYC.UD ビットの値を書き換えることにより、GTCNT カウンタのカウント方向を切り替えることが可能です。

のこぎり波モードの場合、カウント動作中に GTUDDTYC.UD ビット値を変更すると、オーバーフロー（アップカウント中に変更した場合）またはアンダーフロー（ダウンカウント中に変更した場合）発生時に、カウント方向が切り替わります。カウントストップ中に GTUDDTYC.UDF ビットが 0 の状態で GTUDDTYC.UD ビット値を変更しても、その変更値はカウントスタート時に反映されず、オーバーフローまたはアンダーフロー発生時にカウント方向が切り替わります。カウントストップ中に GTUDDTYC.UDF ビットを 1 にすると、そのときの GTUDDTYC.UD ビット値がカウントスタート時に反映されます。

三角波モードの場合、カウント動作中に GTUDDTYC.UD ビット値を変更しても、カウント方向は切り替わりません。同様に、カウントストップ中に GTUDDTYC.UDF ビットが 0 の状態で GTUDDTYC.UD ビット値を変更しても、その値はカウント動作に反映されません。カウントストップ中に GTUDDTYC.UDF ビットを 1 にすると、そのときの GTUDDTYC.UD ビット値がカウントスタート時に反映されます。

のこぎり波のカウント動作中にカウント方向を変更すると、アップカウント中はアップカウントスタート後の GTPR 値がカウント周期に反映され、ダウンカウント中はダウンカウントスタート後の GTPR 値がカウント周期に反映されます。

図 20.28 にカウント方向切り替え機能の動作例を示します。




図 20.28 カウント方向切り替え機能の動作例（バッファ動作時）

20.3.6 出力デューティ 0%および出力デューティ 100%機能

GTUDDTYC.OADTY ビットまたは GTUDDTYC.OBDTY ビットを変更することにより、GTIOCN_A 端子と GTIOCN_B 端子 (n = 0, 4~9) の出力デューティが 0%または 100%に設定されます。

のこぎり波モードの場合、カウント動作中に GTUDDTYC.OADTY ビットまたは GTUDDTYC.OBDTY ビットを変更すると、オーバーフロー（アップカウント中に変更した場合）またはアンダーフロー（ダウンカウント中に変更した場合）発生時に、出力デューティの設定値が反映されます。カウントストップ中に GTUDDTYC.OADTYF ビットまたは GTUDDTYC.OBDTYF ビットが 0 の状態で GTUDDTYC.OADTY ビットまたは GTUDDTYC.OBDTY ビットを変更しても、出力デューティの変更値はカウントスタート時に反映されません。出力デューティはオーバーフローまたはアンダーフロー発生時に変更されます。カウントストップ中に GTUDDTYC.OADTYF ビットまたは GTUDDTYC.OBDTYF ビットが 1 の状態で GTUDDTYC.OADTY ビットまたは GTUDDTYC.OBDTY ビットを変更すると、その時の GTUDDTYC.OADTY ビット値または GTUDDTYC.OBDTY ビット値はカウントスタート時に反映されます。

三角波モードの場合、カウント動作中に GTUDDTYC.OADTY ビットまたは GTUDDTYC.OBDTY ビットを変更すると、アンダーフロー発生時に出力デューティの設定値が反映されます。

カウントストップ中に GTUDDTYC.OADTYF ビットまたは GTUDDTYC.OBDTYF ビットが 0 の状態で GTUDDTYC.OADTY ビットまたは GTUDDTYC.OBDTY ビットを変更しても、出力デューティの変更値はカウントスタート時に反映されません。アンダーフロー時に出力デューティが変更されます。カウントストップ中に GTUDDTYC.OADTYF ビットまたは GTUDDTYC.OBDTYF ビットが 1 の状態で GTUDDTYC.OADTY ビットまたは GTUDDTYC.OBDTY ビットを変更すると、出力デューティの変更値はカウントスタート時に反映されます。

0%または 100%デューティ動作の実行時、GPT は内部で以下の動作を継続します。

- コンペアマッチ動作の実行
- コンペアマッチフラグの設定
- 割り込み出力
- バッファ動作の実行

0%または 100%デューティ設定からコンペアマッチに制御が変更されると、周期の終わりでの GTIOCnA 端子の出力値は、GTIOR.GTIOA[3:2]ビットと GTUDDTYC.OADTYR ビットで決定されます。周期の終わりでの GTIOCnB 端子の出力値は、GTIOR.GTIOB[3:2]ビットと GTUDDTYC.OBDTYR ビットで決定されます。

GTIOR.GTIOA[3:2]ビットと GTIOR.GTIOB[3:2]ビットを 01b にすると、出力端子は周期の終わりで Low 出力となります。GTIOR.GTIOA[3:2]ビットと GTIOR.GTIOB[3:2]ビットを 10b にすると、出力端子は周期の終わりで High 出力となります。

GTIOR.GTIOm[3:2]ビットが 00b（周期の終わりで出力保持）または 11b（周期の終わりでトグル出力）になっている場合、GTUDDTYC.OADTYR ビットでは、周期の終わりで出力保持／トグル出力の対象となる値を選択します。表 20.23 に周期の終わりでの GTIOCnA/GTIOCnB 端子の出力値を示します。

表 20.23 0%または 100%デューティ設定解除後の出力値 (m = A、B)

GTIOR.GTIOm[3:2]	0%/100%デューティ設定でマスクされた周期の終わりでのコンペアマッチ値	GTUDDTYC.OADTYR (デューティ 0%設定時)		GTUDDTYC.OADTYR (デューティ 100%設定時)	
		0	1	0	1
00 (周期の終わりで出力保持)	0	0	0	1	0
	1	0	1	1	1
01 (周期の終わりで Low 出力)	—	0	0	0	0
10 (周期の終わりで High 出力)	—	1	1	1	1
11 (周期の終わりでトグル出力)	0	1	1	0	1
	1	1	0	0	0

図 20.29 に出力デューティ 0%、100%機能の動作例を示します。




図 20.29 出力デューティ 0%、100%機能動作例

20.3.7 ハードウェアカウントスタート／カウントストップ、カウントクリア動作

下記のハードウェア要因によって、GTCNT カウンタのカウントスタート、カウントストップ、またはカウントクリアが可能です。

- 外部トリガ入力
- ELC イベント入力
- GTIOCnA/GTIOCnB 端子入力 (n = 0, 4~9)

20.3.7.1 ハードウェアスタート動作

GTSSR レジスタでハードウェア要因を選択することにより、GTCNT カウンタのカウントスタートが可能です。

図 20.30 にハードウェア要因によるカウントスタートの動作例を示します。表 20.24 に設定例を示します。




図 20.30 ハードウェア要因によるカウントスタート動作例 (ELC_GPTA イベントからの信号入力時のスタート)

表 20.24 ハードウェア要因によるカウントスタート動作設定例

No.	手順名	説明
1	動作モード設定	GTCR.MD[2:0]ビットで動作モードを設定します。 図 20.30 では 000b (のこぎり波 PWM モード) を設定します。
2	カウント方向設定	GTUDDTYC レジスタでカウント方向 (アップ/ダウン) を設定します。 図 20.30 では GTUDDTYC[1:0]ビットに 11b を設定してから GTUDDTYC[1:0]ビットに 01b を設定します (アップカウント)。
3	カウントクロックの選択	GTCR.TPCS[2:0]ビットでカウントクロックを選択します。
4	周期設定	GTPR レジスタに周期を設定します。
5	カウンタ初期値設定	GTCNT カウンタに初期値を設定します。 図 20.30 では 0x00000000 を設定します。
6	ハードウェアカウントスタート設定	GTSSR レジスタでカウントをスタートさせるハードウェア要因を選択します。 図 20.30 では GTSSR.SSELCA = 1
7	ハードウェア要因の動作設定	GTSSR レジスタで選択したハードウェア要因の動作を設定して、カウントをスタートさせます。 図 20.30 では ELC_GPTA イベント入力の動作を設定します。

20.3.7.2 ハードウェアストップ動作

GTPSR レジスタでハードウェア要因を選択することにより、GTCNT カウンタのカウントストップが可能です。

図 20.31 にハードウェア要因によるカウントストップの動作例を示します。表 20.25 に設定例を示します。この例では、カウント動作が ELC_GPTA イベント入力でストップし、ELC_GPTB イベント入力で再スタートしています。




図 20.31 ハードウェア要因によるカウントストップ動作例 (ソフトウェアによるスタート、ELC_GPTA 入力でのストップ、ELC_GPTB 入力での再スタートの場合)

表 20.25 ハードウェア要因によるカウントストップ動作設定例

No.	手順名	説明
1	動作モード設定	GTCR.MD[2:0]ビットで動作モードを設定します。 図 20.31 では 000b (のこぎり波 PWM モード) を設定します。
2	カウント方向設定	GTUDDTYC レジスタでカウント方向 (アップ/ダウン) を設定します。 図 20.31 では GTUDDTYC[1:0]ビットに 11b を設定してから GTUDDTYC[1:0]ビットに 01b を設定します (アップカウント)。
3	カウントクロックの選択	GTCR.TPCS[2:0]ビットでカウントクロックを選択します。
4	周期設定	GTPR レジスタに周期を設定します。
5	カウンタ初期値設定	GTCNT カウンタに初期値を設定します。 図 20.31 では 0x00000000 を設定します。
6	ハードウェアカウントスタート設定	GTSSR レジスタでカウントをスタートさせるハードウェア要因を選択し、ハードウェア要因によるカウントスタート待ち状態にします。図 20.31 では GTSSR.SSELCB = 1
7	ハードウェアカウントストップ設定	GTPSR レジスタでカウントをストップさせるハードウェア要因を選択し、ハードウェア要因によるカウントストップ待ち状態にします。図 20.31 では GTPSR.PSELCA = 1
8	ハードウェア要因の動作設定	GTSSR レジスタまたは GTPSR レジスタで選択したハードウェア要因の動作を設定して、カウントをスタートまたはストップさせます。図 20.31 では ELC_GPTA 入力と ELC_GPTB 入力の動作を設定します。

図 20.32 にハードウェア要因によるカウントスタート/ストップ動作例を示します。表 20.26 に設定例を示します。この例では、外部トリガ入力 GTETRGA 端子が High の期間に、カウンタが動作しています。




図 20.32 ハードウェア要因によるカウントスタート/ストップ動作例 (GTETRGA 端子入力の立ち上がりエッジでスタート、GTETRGA 端子入力の立ち下がりエッジでストップの場合)

表 20.26 ハードウェア要因によるカウントスタート/ストップ動作設定例 (1/2)

No.	手順名	説明
1	動作モード設定	GTCR.MD[2:0]ビットで動作モードを設定します。 図 20.32 では 000b (のこぎり波 PWM モード) を設定します。
2	カウント方向設定	GTUDDTYC レジスタでカウント方向 (アップ/ダウン) を設定します。 図 20.32 では GTUDDTYC[1:0]ビットに 11b を設定してから GTUDDTYC[1:0]ビットに 01b を設定します (アップカウント)。
3	カウントクロックの選択	GTCR.TPCS[2:0]ビットでカウントクロックを選択します。
4	周期設定	GTPR レジスタに周期を設定します。
5	カウンタ初期値設定	GTCNT カウンタに初期値を設定します。 図 20.32 では 0x00000000 を設定します。
6	ハードウェアカウントスタート設定	GTSSR レジスタでカウントをスタートさせるハードウェア要因を選択し、ハードウェア要因によるカウントスタート待ち状態にします。 図 20.32 では GTSSR.SSGTRGAR = 1
7	ハードウェアカウントストップ設定	GTPSR レジスタでカウントをストップさせるハードウェア要因を選択し、ハードウェア要因によるカウントストップ待ち状態にします。 図 20.32 では GTPSR.PSGTRGAF = 1

表 20.26 ハードウェア要因によるカウントスタート/ストップ動作設定例 (2/2)

No.	手順名	説明
8	ハードウェア要因の動作設定	GTSSR レジスタ、GTPSR レジスタで選択したハードウェア要因の動作を設定して、カウントをスタート/ストップさせます。 図 20.32 では GTETRGA 端子の動作を設定します。

20.3.7.3 ハードウェアクリア動作

GTCSR レジスタでハードウェア要因を選択することにより、GTCNT カウンタのカウントクリアができます。ハードウェア要因またはソフトウェアによって GTCNT カウンタがクリアされても、GPTn_OVF/GPTn_UDF (n = 0, 4~9) 割り込み（オーバーフロー/アンダーフロー割り込み）は発生しません。

図 20.33 と図 20.34 にハードウェア要因による GTCNT カウンタのクリア動作例を示します。表 20.27 に設定例を示します。この例では、GTCNT カウンタは ELC_GPTA 入力でスタートし、ELC_GPTB 入力でストップおよびクリアされています。




図 20.33 ハードウェア要因によるカウントクリア動作例（のこぎり波アップカウント、ELC_GPTA 入力でスタート、ELC_GPTB 入力でストップ/クリアの場合）




図 20.34 ハードウェア要因によるカウントクリア動作例（のこぎり波ダウンカウント、ELC_GPTA 入力でスタート、ELC_GPTB 入力でストップ/クリアの場合）

表 20.27 ハードウェア要因によるカウントクリア動作設定例

No.	手順名	説明
1	動作モード設定	GTCR.MD[2:0]ビットで動作モードを設定します。 図 20.33 と図 20.34 では 000b（のこぎり波 PWM モード）を設定します。
2	カウント方向設定	GTUDDTYC レジスタでカウント方向（アップ/ダウン）を設定します。 図 20.33 では GTUDDTYC[1:0]ビットに 11b を設定してから GTUDDTYC[1:0]ビットに 01b を設定します（アップカウント）。 図 20.34 では GTUDDTYC[1:0]ビットに 10b を設定してから GTUDDTYC[1:0]ビットに 00b を設定します（ダウンカウント）。
3	カウントクロックの選択	GTCR.TPCS[2:0]ビットでカウントクロックを選択します。
4	周期設定	GTPR レジスタに周期を設定します。
5	カウンタ初期値設定	GTCNT カウンタに初期値を設定します。 図 20.33 では 0x00000000 を設定します。図 20.34 では GTPR 値を設定します。
6	ハードウェアカウントスタート設定	GTSSR レジスタでカウントをスタートさせるハードウェア要因を選択し、ハードウェア要因によるカウントスタート待ち状態にします。図 20.33、図 20.34 では GTSSR.SSELCA = 1
7	ハードウェアカウントストップ設定	GTPSR レジスタでカウントをストップさせるハードウェア要因を選択し、ハードウェア要因によるカウントストップ待ち状態にします。図 20.33、図 20.34 では GTPSR.PSELCA = 1
8	ハードウェアカウントクリア設定	GTCSR レジスタでカウントをクリアさせるハードウェア要因を選択し、ハードウェア要因によるカウントクリア待ち状態にします。図 20.33、図 20.34 では GTCSR.CSELCA = 1
9	ハードウェア要因の動作設定	GTSSR レジスタ、GTPSR レジスタ、GTCSR レジスタで選択したハードウェア要因の動作を設定して、カウントをスタート/ストップ/クリアさせます。 図 20.33 と図 20.34 では ELC_GPTA 入力と ELC_GPTB 入力を設定します。

ハードウェア要因またはソフトウェアによってカウンタがクリアされても、GPTn_OVF/GPTn_UDF (n = 0, 4~9) 割り込み（オーバーフロー/アンダーフロー割り込み）は発生しません。

図 20.35 にハードウェア要因によるカウンタクリアと GPTn_OVF (n = 0, 4~9) 割り込みの関係を示します。




図 20.35 ハードウェア要因によるカウンタクリアと GPTn_OVF (n = 0, 4~9) 割り込みの関係

20.3.8 同期動作

同期スタート/ストップ/クリア動作など、チャネル間の同期動作を実行できます。

20.3.8.1 ソフトウェアによる同期動作

GTCNT カウンタは、対応する GTSTR ビット、GTSTP ビット、または GTCLR ビットを同時に 1 にすることにより、複数のチャネル上でスタート/ストップ/クリアできます。

また、GTCNT カウンタの初期値を設定し、対応する GTSTR ビットを同時に 1 にすることにより、位相の異なるカウントスタートが可能です。

図 20.36 にソフトウェアによる同時スタート/ストップ/クリアの動作例を示します。図 20.37 にソフトウェアによる位相スタートの動作例を示します。




図 20.36 ソフトウェアによる同時スタート/ストップ/クリアの動作例 (カウント周期 (GTPR レジスタ値) が同一のとき)




図 20.37 ソフトウェアによる位相スタート動作例（カウント周期（GTPR レジスタ値）が同一のとき）

20.3.8.2 ハードウェアによる同期動作

ハードウェア要因により、複数のチャンネルのカウンタを同時にスタート、ストップ、クリアすることができます。同期動作が可能なハードウェア要因は、外部トリガ入力と ELC イベント入力です。GTIOCnA 端子入力と GTIOCnB 端子入力による同期動作は、インプットキャプチャによる ELC イベントをハードウェア要因として設定することで可能です (n = 0, 4~9)。

図 20.38 にハードウェア要因による同時スタート/ストップ/クリアの動作例を示します。表 20.28 に設定例を示します。




図 20.38 ハードウェア要因による同時スタート/ストップ/クリア動作例（カウント周期（GTPR レジスタ値）が同一のとき）

表 20.28 ハードウェア要因による同時スタート設定例 (1/2)

No.	手順名	説明
1	動作モード設定	GTCCR.MD[2:0]ビットで動作モードを設定します。 図 20.38 では 000b（のこぎり波 PWM モード）を設定します。
2	カウント方向設定	GTUDDTYC レジスタでカウント方向（アップ/ダウン）を設定します。 図 20.38 では GTUDDTYC[1:0]ビットに 11b を設定してから GTUDDTYC[1:0]ビットに 01b を設定します（アップカウント）。
3	カウントクロックの選択	GTCCR.TPCS[2:0]ビットでカウントクロックを選択します。
4	周期設定	GTPR レジスタに周期を設定します。
5	カウンタ初期値設定	GTCNT カウンタに初期値を設定します。 図 20.38 では 0x00000000 を設定します。
6	ハードウェアカウントスタート設定	GTSSR レジスタでカウントをスタートさせるハードウェア要因を選択し、ハードウェア要因によるカウントスタート待ち状態にします。 図 20.38 では GTSSR.SSELCA = 1
7	ハードウェアカウントストップ設定	GTCSR レジスタでカウントをストップさせるハードウェア要因を選択し、ハードウェア要因によるカウントストップ待ち状態にします。 図 20.38 では GTCSR.PSELCA = 1

表 20.28 ハードウェア要因による同時スタート設定例 (2/2)

No.	手順名	説明
8	ハードウェアカウンタクリア設定	GTCSR レジスタでカウントをクリアさせるハードウェア要因を選択し、ハードウェア要因によるカウンタクリア待ち状態にします。 図 20.38 では GTCSR.CSELCB = 1
9	ハードウェア要因の動作設定	GTSSR レジスタ、GTPSR レジスタ、GTCSR レジスタで選択したハードウェア要因の動作を設定して、カウントをスタート/ストップ/クリアさせます。 図 20.38 では ELC_GPTA 入力と ELC_GPTB 入力を設定します。

20.3.9 PWM 出力動作例

(1) 同期 PWM 出力

GPT は、最大 7 チャンネルの 7×2 相の連動した PWM 波形を出力します。

図 20.39 に、4 チャンネルをのこぎり波 PWM モードで同期動作させて、8 相の PWM 波形を出力させる例を示します。GTIOCnA 端子は、初期値として Low 出力、GTCCRA レジスタのコンペアマッチで High 出力、周期の終わりで Low 出力するように設定されています。GTIOCnB 端子は、初期値として Low 出力、GTCCRB レジスタのコンペアマッチで High 出力、周期の終わりで Low 出力するように設定されています。




図 20.39 同期 PWM 出力例

(2) のこぎり波 3 相相補 PWM 出力

図 20.40 に、3 チャンネルをのこぎり波 PWM モードで同期動作させて、3 相の相補 PWM 波形を出力させる例を示します。GTIOCnA 端子は、初期値として Low 出力、GTCCRA レジスタのコンペアマッチで High 出力、周期の終わりで Low 出力するように設定されています。GTIOCnB 端子は、初期値として High 出力、GTCCRB レジスタのコンペアマッチで Low 出力、周期の終わりで High 出力するように設定されています。




図 20.40 のこぎり波 3 相相補 PWM 出力例

(3) のこぎり波 3 相相補 PWM 出力 (デッドタイム自動設定)

図 20.41 に、デッドタイム自動設定機能を使用して、3 チャンネルをのこぎり波ワンショットパルスモードで同期動作させ、3 相の相補 PWM 波形を出力させた例を示します。GTIOCnA 端子は、初期値として Low 出力、GTCCRA レジスタのコンペアマッチでトグル出力、周期の終わりで出力を保持するように設定されています。GTIOCnB 端子は、初期値として High 出力、GTCCRB レジスタのコンペアマッチでトグル出力、周期の終わりで出力を保持するように設定されています。




図 20.41 のこぎり波 3 相相補 PWM 出力例 (デッドタイム自動設定)

(4) 三角波 3 相相補 PWM 出力

図 20.42 に、3 チャネルを三角波 PWM モード 1 で同期動作させて、3 相の相補 PWM 波形を出力させた例を示します。GTIOCnA 端子は、初期値として Low 出力、GTCCRA レジスタのコンペアマッチでトグル出力、周期の終わりで出力を保持するように設定されています。GTIOCnB 端子は、初期値として High 出力、GTCCRB レジスタのコンペアマッチでトグル出力、周期の終わりで出力を保持するように設定されています。




図 20.42 三角波 3 相相補 PWM 出力例

(5) 三角波 3 相相補 PWM 出力 (デッドタイム自動設定)

図 20.43 に、デッドタイム自動設定機能を使用して、3 チャネルを三角波 PWM モード 1 で同期動作させ、3 相の相補 PWM 波形を出力させた例を示します。GTIOCnA 端子は、初期値として Low 出力、GTCCRA レジスタのコンペアマッチでトグル出力、周期の終わりで出力を保持するように設定されています。GTIOCnB 端子は、初期値として High 出力、GTCCRB レジスタのコンペアマッチでトグル出力、周期の終わりで出力を保持するように設定されています。




図 20.43 三角波 3 相相補 PWM 出力例 (デッドタイム自動設定)

(6) 非対称三角波 3 相相補 PWM 出力 (デッドタイム自動設定)

図 20.44 に、デッドタイム自動設定機能を使用して、3 チャネルを三角波 PWM モード 3 で同期動作させ、3 相の相補 PWM 波形を出力させた例を示します。GTIOCNxA 端子は、初期値として Low 出力、GTCCRA レジスタのコンペアマッチでトグル出力、周期の終わりで出力を保持するように設定されています。GTIOCNxB 端子は、初期値として High 出力、GTCCRB レジスタのコンペアマッチでトグル出力、周期の終わりで出力を保持するように設定されています。




図 20.44 非対称三角波 3 相相補 PWM 出力例 (デッドタイム自動設定)

20.3.10 位相計数機能

GTIOCnA 端子入力と GTIOCnB 端子入力 ($n = 0, 4 \sim 9$) の間で位相差が検出されると、対応する GTCNT カウンタがアップカウントまたはダウンカウントを実行します。GTUPSR レジスタおよび GTDNSR レジスタに設定されている GTIOCnA 端子入力と GTIOCnB 端子入力のレベルとエッジの関係が、どのような組み合わせであっても位相差を検出できます。カウント動作の詳細については、「[20.3.1.1. カウンタの動作](#)」を参照してください。

図 20.45～図 20.54 に GTIOCnA 端子、GTIOCnB 端子を使用する場合の位相計数モード 1～5 の動作例を示します。表 20.29～表 20.38 にアップカウント/ダウンカウントの条件を、図 20.45～図 20.54 に対応する GTUPSR レジスタおよび GTDNSR レジスタの設定値を示します。




図 20.45 位相計数モード 1 の動作例

表 20.29 位相計数モード 1 でのアップカウント/ダウンカウントの条件

: 立ち上がりエッジ
 : 立ち下がりエッジ

GTIOcNA 端子入力	GTIOcNB 端子入力	動作	レジスタ設定値
High		アップカウント	GTUPSR = 0x00006900 GTDNSR = 0x00009600
Low			
	Low		
	High		
High		ダウンカウント	
Low			
	High		
	Low		




図 20.46 位相計数モード 2 の動作例 (A)

表 20.30 位相計数モード2でのアップカウント/ダウンカウントの条件 (A)

 : 立ち上がりエッジ
 : 立ち下がりエッジ

GTIOCnA 端子入力	GTIOCnB 端子入力	動作	レジスタ設定値
High		カウントしない	GTUPSR = 0x00000800 GTDNSR = 0x00000400
Low			
	Low		
	High	アップカウント	
High		カウントしない	
Low			
	High		
	Low	ダウンカウント	




図 20.47 位相計数モード2の動作例 (B)

表 20.31 位相計数モード2でのアップカウント/ダウンカウントの条件 (B)

 : 立ち上がりエッジ
 : 立ち下がりエッジ

GTIOCnA 端子入力	GTIOCnB 端子入力	動作	レジスタ設定値
High		カウントしない	GTUPSR = 0x00000200 GTDNSR = 0x00000100
Low			
	Low	ダウンカウント	
	High	カウントしない	
High			
Low			
	High	アップカウント	
	Low	カウントしない	




図 20.48 位相計数モード2の動作例 (C)

表 20.32 位相計数モード2でのアップカウント/ダウンカウントの条件 (C)

 : 立ち上がりエッジ
 : 立ち下がりエッジ

GTIOCnA 端子入力	GTIOCnB 端子入力	動作	レジスタ設定値
High		カウントしない	GTUPSR = 0x00000A00 GTDNSR = 0x00000500
Low			
	Low	ダウンカウント	
	High	アップカウント	
High		カウントしない	
Low			
	High	アップカウント	
	Low	ダウンカウント	




図 20.49 位相計数モード3の動作例 (A)

表 20.33 位相計数モード3でのアップカウント/ダウンカウントの条件 (A)

 : 立ち上がりエッジ
 : 立ち下がりエッジ

GTIOCnA 端子入力	GTIOCnB 端子入力	動作	レジスタ設定値
High		カウントしない	GTUPSR = 0x00000800 GTDNSR = 0x00000800
Low			
	Low		
	High	アップカウント	
High		ダウンカウント	
Low		カウントしない	
	High		
	Low		




図 20.50 位相計数モード3の動作例 (B)

表 20.34 位相計数モード3でのアップカウント/ダウンカウントの条件 (B)

 : 立ち上がりエッジ
 : 立ち下がりエッジ

GTIOCnA 端子入力	GTIOCnB 端子入力	動作	レジスタ設定値
High		ダウンカウント	GTUPSR = 0x00000200 GTDNSR = 0x00002000
Low		カウントしない	
	Low		
	High		
High			
Low			
	High	アップカウント	
	Low	カウントしない	




図 20.51 位相計数モード3の動作例 (C)

表 20.35 位相計数モード3でのアップカウント/ダウンカウントの条件 (C)

 : 立ち上がりエッジ
 : 立ち下がりエッジ

②. 立ち上がりエッジ

GTIOCnA 端子入力	GTIOCnB 端子入力	動作	レジスタ設定値
High		ダウンカウント	GTUPSR = 0x00000A00 GTDNSR = 0x0000A000
Low		カウントしない	
	Low		
	High	アップカウント	
High		ダウンカウント	
Low		カウントしない	
	High	アップカウント	
	Low	カウントしない	




図 20.52 位相計数モード4の動作例

表 20.36 位相計数モード 4 でのアップカウント/ダウンカウントの条件

 : 立ち上がりエッジ
 : 立ち下がりエッジ

GTIOCnA 端子入力	GTIOCnB 端子入力	動作	レジスタ設定値
High		アップカウント	GTUPSR = 0x00006000 GTDNSR = 0x00009000
Low			
	Low	カウントしない	
	High		
High		ダウンカウント	
Low			
	High	カウントしない	
	Low		




図 20.53 位相計数モード 5 の動作例 (A)

表 20.38 位相計数モード 5 でのアップカウント/ダウンカウントの条件 (B)

 : 立ち上がりエッジ
 : 立ち下がりエッジ

GTIOCnA 端子入力	GTIOCnB 端子入力	動作	レジスタ設定値
High		カウントしない	GTUPSR = 0x0000C000 GTDNSR = 0x00000000
Low		アップカウント	
	Low	カウントしない	
	High		
High		アップカウント	
Low		カウントしない	
	High		
	Low		

20.3.11 出力相切り替え (GPT_OPS)

GPT_OPS は、出力位相スイッチコントロールレジスタ (OPSCR) を使ってブラシレス DC モーターを簡単に制御することができます。

GPT_OPS は、6 相モーター制御の各相 (U 正相/逆相、V 正相/逆相、W 正相/逆相) のチョップ制御またはレベル信号に使用される PWM 信号を出力します。本機能には、ソフトウェアで設定したソフトウェア設定値 (OPSCR.UF, VF, WF) またはホール素子で検出した外部信号と GPT164.GTIOC4A の PWM 波形を使用します。

注. 48 ピン製品、36 ピン製品、32 ピン製品および 25 ピン製品の場合、ホール素子により検出された外部信号には対応しません。

図 20.55 に GPT_OPS 制御フローの概念図を示します。




図 20.55 GPT_OPS 制御フロー概念図

図 20.56 に GPT_OPS 動作の 6 相レベル信号出力例を示します。

図 20.56 中の GPT_UVWEDGE 信号は、ELC へ出力するホールセンサ入力エッジになります。




図 20.56 6 相レベル出力動作例

図 20.57 に GPT_OPS 動作の 6 相 PWM 出力例 (チョップ制御) を示します。




図 20.57 6 相 PWM 出力動作例 (チョッパ制御)

図 20.58 に出力禁止制御の例 (6 相 PWM 出力動作) を示します。




図 20.58 グループ出力禁止制御動作例

20.3.11.1 入力選択と外部入力信号の同期化

図 20.55 に示す GPT_OPS 制御フロー概念図の (1) は、OPSCR.FB ビットによってソフトウェア設定値と外部入力から入力相の選択をします。

OPSCR.FB ビットが 0 のとき、ホールセンサ入力を GPT_OPS の入力相に選択します。ホールセンサ入力は、GPT コアクロック (PCLKD) の同期化、ノイズフィルタ (任意選択) の処理を実施後、OPSCR.ALIGN = 1 によって PWM (GPT164.GTIOC4A の PWM) の立ち下がり (↓) エッジサンプリングを行い入力相となります。

OPSCR.FB ビットが 1 のとき、OPSCR.ALIGN = 1 によって立ち下がりエッジのサンプリングを実施後、PWM (GPT164.GTIOC4A の PWM) の入力相の値でソフトウェア設定値 (OPSCR.UF, VF, WF) を選択します。

OPSCR.ALIGN ビットが 0 のとき、OPSCR.FB ビットが 0 または 1 のいずれの場合も、GPT_OPS は PCLKD 同期の入力相で動作します。ただし、切り替えタイミング (直前/直後) の出力 U/V/W 相 (PWM 出力モード) の PWM パルス幅が短くなる場合があります。

表 20.39 に入力選択処理と対応する OPSCR レジスタのビット設定を示します。

表 20.39 入力選択処理方法

OPSCR レジスタ		入力相サンプリング方法の選択 (U/V/W 相)	同期入出力選択処理 (GPT_OPS 内部ノード名)
FB ビット	ALIGN ビット		
0	1	PWM 立ち下がりエッジサンプリングでの外部入力 (PCLKD 同期 + 立ち下がりエッジサンプル)	入力相 U 相入力 (gtu_sync) V 相入力 (gtv_sync) W 相入力 (gtw_sync)
	0	PCLKD 同期出力での外部入力 (PCLKD 同期 + スルーモード)	
1	1	PWM 立ち下がりエッジサンプリングでのソフトウェア設定 (立ち下がりエッジサンプルの OPSCR.UF、VF、WF ビット)	
	0	ソフトウェア設定値選択 (= OPSCR.UF/VF/WF ビット値) (= PCLKD 同期)	

20.3.11.2 入力サンプリング

OPSCR.U, V, W は、OPSCR.FB ビットで選択した入力の PCLKD サンプリング結果を示します。

OPSCR.FB = 0 のとき、ホールセンサ入力の同期化、ノイズフィルタ (任意選択) 処理後の結果をサンプリングして、OPSCR レジスタの U, V, W ビットに示します。OPSCR.FB = 1 のとき、ソフトウェア設定値 (OPSCR.UF, VF, WF) が OPSCR レジスタの U, V, W ビットの値になります。

20.3.11.3 入力相デコード

図 20.55 に示す GPT_OPS 制御フロー概念図の (3) は、OPSCR.FB ビットによって選択した入力相をデコードして、6 相許可信号を生成します。

表 20.40 に OPSCR.RV ビットが 0 の場合の入力相のデコード表を示します。

表 20.40 入力相のデコード表 (OPSCR.RV = 0)

入力相 (U/V/W) (GPT_OPS 内部ノード名)			入力相のデコードによる 6 相許可信号 [U/V/W (Up/Lo)] (GPT_OPS 内部ノード名)					
U 相入力	V 相入力	W 相入力	U 相 (Up)	U 相 (Lo)	V 相 (Up)	V 相 (Lo)	W 相 (Up)	W 相 (Lo)
(gtu_sync)	(gtv_sync)	(gtw_sync)	(gtuup_en)	(gtulo_en)	(gtvup_en)	(gtvlo_en)	(gtwup_en)	(gtwlo_en)
1	0	1	1	0	0	1	0	0
1	0	0	1	0	0	0	0	1
1	1	0	0	0	1	0	0	1
0	1	0	0	1	1	0	0	0
0	1	1	0	1	0	0	1	0
0	0	1	0	0	0	1	1	0
0	0	0	0	0	0	0	0	0
1	1	1	0	0	0	0	0	0

表 20.41 入力相のデコード表 (OPSCR.RV = 1) (1/2)

入力相 (U/V/W) (GPT_OPS 内部ノード名)			入力相のデコードによる 6 相許可信号 [U/V/W (Up/Lo)] (GPT_OPS 内部ノード名)					
U 相入力	V 相入力	W 相入力	U 相 (Up)	U 相 (Lo)	V 相 (Up)	V 相 (Lo)	W 相 (Up)	W 相 (Lo)
(gtu_sync)	(gtv_sync)	(gtw_sync)	(gtuup_en)	(gtulo_en)	(gtvup_en)	(gtvlo_en)	(gtwup_en)	(gtwlo_en)
1	0	1	0	1	1	0	0	0
1	0	0	0	1	0	0	1	0

表 20.41 入力相のデコード表 (OPSCR.RV = 1) (2/2)

入力相 (U/V/W) (GPT_OPS 内部ノード名)			入力相のデコードによる 6 相許可信号 [U/V/W (Up/Lo)] (GPT_OPS 内部ノード名)					
U 相入力	V 相入力	W 相入力	U 相 (Up)	U 相 (Lo)	V 相 (Up)	V 相 (Lo)	W 相 (Up)	W 相 (Lo)
(gtu_sync)	(gtv_sync)	(gtw_sync)	(gtuup_en)	(gtulo_en)	(gtvup_en)	(gtvlo_en)	(gtwup_en)	(gtwlo_en)
1	1	0	0	0	0	1	1	0
0	1	0	1	0	0	1	0	0
0	1	1	1	0	0	0	0	1
0	0	1	0	0	1	0	0	1
0	0	0	0	0	0	0	0	0
1	1	1	0	0	0	0	0	0

20.3.11.4 回転方向制御

図 20.55 に示す GPT_OPS 制御フロー概念図の (2) では、OPSCR.RV ビットを使用して 3 相モーターの回転方向を制御します。

OPSCR.RV ビットが 1 の場合、V 相と W 相を入れ替えることにより、OPSCR.RV ビット設定 0 の回転方向を反転させます。

表 20.42 に、OPSCR.RV ビットへの出力相の割り当て（回転方向制御の実施前後）を示します。

表 20.42 回転方向制御方法

OPSCR レジスタ出力 相回転方向反転	回転方向制御の出力 [U/V/W (正/逆)]					
	(制御後の GPT_OPS 内部ノード名)					
OPSCR.RV ビット	(gtuup_en)	(gtulo_en)	(gtvup_en)	(gtvlo_en)	(gtwup_en)	(gtwlo_en)
0	U 相 (Up) (gtuup_en)	U 相 (Lo) (gtulo_en)	V 相 (Up) (gtvup_en)	V 相 (Lo) (gtvlo_en)	W 相 (Up) (gtwup_en)	W 相 (Lo) (gtwlo_en)
1	U 相 (Up) (gtuup_en)	U 相 (Lo) (gtulo_en)	W 相 (Up) (gtwup_en)	W 相 (Lo) (gtwlo_en)	V 相 (Up) (gtvup_en)	V 相 (Lo) (gtvlo_en)

20.3.11.5 出力選択制御

図 20.55 に示す GPT_OPS 制御フロー概念図の (4) は、OPSCR レジスタのビットを設定することによって出力波形を選択します。

出力選択に関連するビットを以下に示します。

- OPSCR.EN ビット：6 相出力の出力/停止を制御
- OPSCR.P ビットおよび OPSCR.N ビット：出力相に対してレベル信号/PWM 信号（チョップ出力）を選択可能
- 出力相の極性は、OPSCR.INV ビットで正論理/負論理に設定可能

表 20.43 および表 20.44 に、OPSCR レジスタのビットを使用した出力選択制御方法を示します。

表 20.43 出力選択制御方法（正相）(1/2)

出力許可相制御	正相出力 (P) 制御	反転相出力制御	出力ポート名（正相 = Up） (出力選択内部ノード割り当て)	
OPSCR.EN	OPSCR.P	OPSCR.INV	GTOUUP GTOVUP GTOWUP	モード
0	x	x	0	出力停止 (外部端子：Hi-Z) GPT_OPS→0 出力

表 20.43 出力選択制御方法 (正相) (2/2)

出力許可相制御	正相出力 (P) 制御	反転相出力制御	出力ポート名 (正相 = Up) (出力選択内部ノード割り当て)	
OPSCR.EN	OPSCR.P	OPSCR.INV	GTOUUP GTOVUP GTOWUP	モード
1	0	0	レベル信号 (gtuup_ren) (gtvup_ren) (gtwup_ren)	レベル出力モード (正相) (正論理)
1	0	1	レベル信号 (~gtuup_ren) (~gtvup_ren) (~gtwup_ren)	レベル出力モード (正相) (負論理)
1	1	0	PWM 信号 (PWM & gtuup_ren) (PWM & gtvup_ren) (PWM & gtwup_ren)	PWM 出力モード (正相) (正論理)
1	1	1	PWM 信号 (~(PWM & gtuup_ren)) (~(PWM & gtvup_ren)) (~(PWM & gtwup_ren))	PWM 出力モード (正相) (負論理)

表 20.44 出力選択制御方法 (逆相)

出力許可相制御	逆相出力 (N) 制御	反転相出力制御	出力ポート名 (逆相 = Lo) (出力選択内部ノード割り当て)	
OPSCR.EN	OPSCR.N	OPSCR.INV	GTOULO GTOVLO GTOWLO	モード
0	x	x	0	出力停止 (外部端子 : Hi-Z) GPT_OPS→0 出力
1	0	0	レベル信号 (gtulo_ren) (gtvlo_ren) (gtwlo_ren)	レベル出力モード (逆相) (正論理)
1	0	1	レベル信号 (~gtulo_ren) (~gtvlo_ren) (~gtwlo_ren)	レベル出力モード (逆相) (負論理)
1	1	0	PWM 信号 (PWM & gtulo_ren) (PWM & gtvlo_ren) (PWM & gtwlo_ren)	PWM 出力モード (逆相) (正論理)
1	1	1	PWM 信号 (~(PWM & gtulo_ren)) (~(PWM & gtvlo_ren)) (~(PWM & gtwlo_ren))	PWM 出力モード (逆相) (負論理)

20.3.11.6 出力選択制御 (グループ出力禁止機能)

グループ出力禁止機能は、OPSCR.GODF = 1 かつ OPSCR.GRP ビットで選択した要因の信号値が High になると (出力禁止要求)、非同期で出力を Hi-Z にします。出力禁止要求が発生すると、OPSCR.EN ビットは 0 にクリアされます。復帰は、ソフトウェアで出力禁止要求をクリア後、OPSCR.EN ビットを 1 に設定してください。

出力禁止制御を確実に行うためには、POE のフラグクリアは POEG_GROUPn (n = A, B) 割り込みを使用するか、OPSCR.EN = 0 であることを確認してからフラグをクリアしてください。グループ出力禁止制御の動作例については、図 20.58 を参照してください。

20.3.11.7 イベントリンクコントローラ (ELC) 出力

図 20.55 に示す GPT_OPS 制御フロー概念図の (5) は、ホールセンサ入力エッジ信号を ELC へ出力します。

ホールセンサ入力エッジ信号は、入力相の U 相、V 相、W 相それぞれの立ち上がりエッジと立ち下がりエッジを PCLKD で検出した信号の論理和です。よって、入力相の U 相、V 相、W 相それぞれの High 期間が短い場合、ホールセンサ入力エッジ信号は出力されません。

OPSCR.FB ビットが 0 のとき、ホールセンサ入力エッジ信号は、外部入力相のエッジを PCLKD で検出した信号の論理和です。

OPSCR.FB ビットが 1 のとき、ホールセンサ入力エッジ信号は、ソフトウェア設定値 (OPSCR.UF, VF, WF) のエッジを PCLKD で検出した信号の論理和です。

ELC への出力信号の例については、図 20.56～図 20.58 を参照してください。

20.3.11.8 GPT_OPS スタート動作設定フロー

表 20.45 GPT_OPS スタート動作設定例

No.	手順名	説明
1	GPT164 動作モード設定	GPT164.GTIOC4A は、のこぎり波または三角波の PWM 出力動作モードを設定します。詳細は、「20.3.3. PWM 出力動作モード」を参照してください。
2	GPT164 のカウント動作	GPT164 のカウント動作を開始して、PWM 波形を出力します。
3	GPT_OPS 入力データ設定 (ソフトウェア設定選択時のみ)	OPSCR.UF、VF、WF ビットにソフトウェア設定値の設定をします。
4	GPT_OPS 外部入力ノイズフィルタ設定 (外部入力選択時のみ)	ノイズフィルタを使用する場合、OPSCR.NFCS[1:0]ビットでノイズフィルタのサンプリングクロックを設定してください。 次に OPSCR.NFEN ビットを 1 に設定すれば、ノイズフィルタが有効になります。
5	GPT_OPS 入力相選択設定／入力相アライメント設定	OPSCR.FB ビットで外部入力またはソフトウェア設定から入力相を選択してください。 OPSCR.ALIGN ビットで入力相のアライメントを選択してください。
6	GPT_OPS 出力相の設定	OPSCR.P、OPSCR.N ビットで出力する正相、逆相のレベル出力／PWM 出力を設定してください。 OPSCR.INV ビットで出力相の正論理／負論理を設定してください。OPSCR.RV ビットで回転方向を設定してください。
7	GPT_OPS グループ出力禁止機能設定	OPSCR.GRP ビットで出力禁止要因の選択を設定してください。 OPSCR.GODF ビットでグループ出力禁止機能の ON/OFF の設定をしてください。
8	GPT_OPS 動作	OPSCR.EN = 1 に設定して、GPT_OPS からブラシレス DC モーターを駆動する 6 相出力を行います。

20.4 割り込み要因

20.4.1 割り込み要因と優先順位

GPT には以下の割り込み要因があります。

- GTCCR のインプットキャプチャ／コンペアマッチ
- GTCNT カウンタのオーバーフロー (GTPR のコンペアマッチ) ／アンダーフロー

各割り込み要因には、それぞれ専用のステータスフラグがあります。割り込み要因信号が発生すると、GTST レジスタの対応するステータスフラグが 1 になります。GTST レジスタの対応するステータスフラグは、0 を書き込むことでクリアできます。フラグのセットとクリアが同時に発生した場合、フラグのクリアが優先されます。これらのフラグは、内部状態により自動更新されます。割り込みコントローラユニットでは、チャンネル間の優先順位を変更できます。ただし、1 つのチャンネル内での優先順位は固定されています。詳細は、「12. 割り込みコントローラユニット (ICU)」を参照してください。

表 20.46 は、GPT の割り込み要因の一覧です。

表 20.46 割り込み要因

チャネル	名称	割り込み要因	割り込みフラグ	DTC の起動
n = 0	GPTn_CCMPA	GPT32n.GTCCRA のインプットキャプチャ/コンペアマッチ	GTST[0] (TCFA)	可能
	GPTn_CCMPB	GPT32n.GTCCRB のインプットキャプチャ/コンペアマッチ	GTST[1] (TCFB)	可能
	GPTn_CMPC	GPT32n.GTCCRC のコンペアマッチ	GTST[2] (TCFC)	可能
	GPTn_CMPD	GPT32n.GTCCRD のコンペアマッチ	GTST[3] (TCFD)	可能
	GPTn_OVF	GPT32n.GTCNT のオーバーフロー (GPT32m.GTPR のコンペアマッチ)	GTST[6] (TCFPO)	可能
	GPTn_UDF	GPT32n.GTCNT のアンダーフロー	GTST[7] (TCFPU)	可能
n = 4~9	GPTn_CCMPA	GPT16n.GTCCRA のインプットキャプチャ/コンペアマッチ	GTST[0] (TCFA)	可能
	GPTn_CCMPB	GPT16n.GTCCRB のインプットキャプチャ/コンペアマッチ	GTST[1] (TCFB)	可能
	GPTn_CMPC	GPT16n.GTCCRC のコンペアマッチ	GTST[2] (TCFC)	可能
	GPTn_CMPD	GPT16n.GTCCRD のコンペアマッチ	GTST[3] (TCFD)	可能
	GPTn_OVF	GPT16n.GTCNT のオーバーフロー (GPT164.GTPR のコンペアマッチ)	GTST[6] (TCFPO)	可能
	GPTn_UDF	GPT16n.GTCNT のアンダーフロー	GTST[7] (TCFPU)	可能

(1) GPTn_CCMPA 割り込み (n = 0, 4~9)

割り込み要求は以下の条件で発生します。

- GTCCRA レジスタがコンペアマッチレジスタとして機能している場合に、GTCNT カウンタ値が GTCCRA レジスタ値と一致したとき
- GTCCRA レジスタがインプットキャプチャレジスタとして機能している場合に、インプットキャプチャ信号によって GTCNT カウンタ値が GTCCRA レジスタに転送されたとき

(2) GPTn_CCMPB 割り込み (n = 0, 4~9)

割り込み要求は以下の条件で発生します。

- GTCCRB レジスタがコンペアマッチレジスタとして機能している場合に、GTCNT カウンタ値が GTCCRB レジスタ値と一致したとき
- GTCCRB レジスタがインプットキャプチャレジスタとして機能している場合に、インプットキャプチャ信号によって GTCNT カウンタ値が GTCCRB レジスタに転送されたとき

(3) GPTn_CMPC 割り込み (n = 0, 4~9)

割り込み要求は以下の条件で発生します。

- GTCCRC レジスタがコンペアマッチレジスタとして機能している場合に、GTCNT カウンタ値が GTCCRC レジスタ値と一致したとき

以下の条件ではコンペアマッチが行われなため、割り込み要求は発生しません。

- GTCR.MD[2:0] = 001b (のこぎり波ワンショットパルスモード)
- GTCR.MD[2:0] = 110b (三角波 PWM モード 3)
- GTBER.CCRA[1:0] = 01b、10b、11b (GTCCRC レジスタがバッファ動作)

(4) GPTn_CMPD 割り込み (n = 0, 4~9)

割り込み要求は以下の条件で発生します。

- GTCCRD レジスタがコンペアマッチレジスタとして機能している場合に、GTCNT カウンタ値が GTCCRD レジスタ値と一致したとき

以下の条件ではコンペアマッチが行われなため、割り込み要求は発生しません。

- GTCR.MD[2:0] = 001b (のこぎり波ワンショットパルスモード)
- GTCR.MD[2:0] = 110b (三角波 PWM モード 3)
- GTBER.CCRA[1:0] = 10b、11b (GTCCRD レジスタがバッファ動作)

(5) GPTn_OVF 割り込み (n = 0, 4~9)

割り込み要求は以下の条件で発生します。

- のこぎり波モードの場合に、オーバーフロー (アップカウント動作中に GTCNT カウンタ値が GTPR から 0 に変化する) で割り込み要求が許可されたとき
- 三角波の場合、山 (GTCNT が GTPR から GTPR-1 になる) が発生したとき
- ハードウェア要因によるカウント動作の場合に、オーバーフロー (アップカウント動作時に GTCNT カウンタ値が GTPR から 0 に変化する) が発生したとき

(6) GPTn_UDF 割り込み (n = 0, 4~9)

割り込み要求は以下の条件で発生します。

- のこぎり波モードの場合に、アンダーフロー (ダウンカウント動作中に GTCNT カウンタ値が 0 から GTPR に変化する) で割り込み要求が許可されたとき
- 三角波の場合、谷 (GTCNT が 0 から 1 になる) が発生したとき
- ハードウェア要因によるカウント動作の場合に、アンダーフロー (ダウンカウント動作時に GTCNT カウンタ値が 0 から GTPR に変化する) が発生したとき

割り込み信号と割り込みステータスフラグについては、「[20.2.16. GTST : 汎用 PWM タイマステータスレジスタ](#)」を参照してください。

20.4.2 DTC の起動

各チャネルの割り込みによって、DTC を起動することができます。詳細は「[12. 割り込みコントローラユニット \(ICU\)](#)」と「[15. データトランスファコントローラ \(DTC\)](#)」を参照してください。

20.5 ELC によるリンク動作

20.5.1 ELC へのイベント信号出力

GPT では、その割り込み要求信号がイベントリンクコントローラ (ELC) でイベント信号として使用された場合、あらかじめ設定しておいたモジュールとのリンク動作が可能です。

GPT には以下の ELC イベント信号があります。

- コンペアマッチ A 割り込み発生 (GPTn_CCMPEA)
- コンペアマッチ B 割り込み発生 (GPTn_CCMPEB)
- コンペアマッチ C 割り込み発生 (GPTn_CMPC)
- コンペアマッチ D 割り込み発生 (GPTn_CMPD)
- オーバーフロー割り込み発生 (GPTn_OVF)
- アンダーフロー割り込み発生 (GPTn_UDF)

注. n = 0, 4~9

20.5.2 ELC からのイベント信号入力

GPT は、ELC からの最大 4 個のイベントに対して、以下の動作を実行することができます。

- カウントスタート/ストップ/クリア
- アップカウント/ダウンカウント

- インพุットキャプチャ

ELC とイベント信号入力の接続関係は、「[16. イベントリンクコントローラ \(ELC\)](#)」を参照してください。

20.6 ノイズフィルタ機能

GPT のインพุットキャプチャ入力端子とホールセンサ入力端子には、ノイズフィルタが装備されています。ノイズフィルタは、入力信号をサンプリングクロックでサンプリングし、3 サンプリング周期に満たない長さのパルスを除去します。

ノイズフィルタ機能では、端子ごとにノイズフィルタ機能を有効／無効にすることや、チャンネルごとにサンプリングクロックを設定することが可能です。

図 20.59 にノイズフィルタのタイミングを示します。




図 20.59 ノイズフィルタのタイミング

ノイズフィルタ機能を有効にすると、(サンプリング周期 × 2 + PCLKD) の最短の遅延の後、ノイズフィルタ対象信号のエッジでインพุットキャプチャ動作またはホールセンサ入力動作が実行されます。この遅延は、インพุットキャプチャ入力またはホールセンサ入力に対するノイズフィルタリングに起因するものです。

20.7 保護機能

20.7.1 レジスタの書き込み保護

レジスタへの誤書き込みを防止するため、GTWP.WP ビットを設定することで、チャンネル単位でレジスタへの書き込みを禁止できます。下記のレジスタに対して、書き込み保護の設定が可能です。

GTSSR, GTPSR, GTCSSR, GTUPSR, GTDNSR, GTICASR, GTICBSR, GTCR, GTUDDTYC, GTIOR, GTINTAD, GTST, GTBER, GTCNT, GTCCRA, GTCCRB, GTCCRC, GTCCRD, GTCCRE, GTCCRF, GTPR, GTPBR, GTDTCR, GTDVU

GTWP レジスタによる保護は、CPU による書き込み動作のみを対象としています。CPU 書き込みに連動して発生するレジスタの更新は、保護の対象外です。

20.7.2 バッファ動作の禁止

バッファレジスタへの書き込みのタイミングがバッファ転送のタイミングより遅延している場合、GTBER.BD[1] および BD[0] ビットの設定でバッファ動作の中断が可能です。具体的には、バッファレジスタへの書き込み前に BD[1] および BD[0] ビットを 1 (バッファ動作禁止) にしておき、すべてのバッファレジスタへの書き込み終了後に 0 (バッファ動作許可) にすることによって、バッファレジスタへの書き込み中にバッファ転送条件が発生しても、バッファ転送を一時的に禁止することができます。

図 20.60 にバッファ動作を禁止するための動作例を示します。




図 20.60 バッファ動作禁止の動作例（三角波、ダブルバッファ動作、谷および山の両方でバッファ転送の場合）

20.7.3 GTIOCnm 端子出力の出力禁止制御 (n = 0, 4~9, m = A, B)

システム異常時の保護のため、POEG からの出力禁止要求によって、GTIOCnm 端子出力値を強制的に変更する出力禁止制御を、GTIOCnm 端子出力に対して行うことができます。同じ出力レベルが GTIOCnA 端子と GTIOCnB 端子に検出されるとき、出力保護が要求されます。GTINTAD.GRPABH、GTINTAD.GRPABL などの出力禁止要求許可ビットの設定に従って、GPT はこの条件を検出し、POEG に出力禁止要求を発生させます。POEG が各チャネルからの出力禁止要求と外部入力からの出力禁止要求の論理和をとった後で、POEG は GPT に対して出力禁止要求を発生させます。

GTINTAD.GRP[1:0]ビットを設定することで、GTIOCnA 端子と GTIOCnB 端子共通の出力禁止要求信号として、POEG から入力される 2 本の出力禁止要求から 1 本を選択することができます。選択された出力禁止要求は、GTST.ODF フラグを読むことにより確認することができます。出力禁止時の出力レベルは、GTIOCnA 端子は GTIOR.OADF[1:0]ビット、GTIOCnB 端子は GTIOR.OBDF[1:0]ビットで設定することができます。

出力禁止状態への変更は、POEG から出力禁止要求を発生させることで非同期に実行されます。出力禁止状態の解除は、出力禁止要求を停止させることで周期の終わりに実行されます。出力禁止要求の条件が満たされなくなり、出力禁止要求が解除されるのは、最短で 3PCLKD 目以降です。出力禁止を確実に制御するには、4 サイクルの PCLKD を経過して出力禁止要求の条件が満たされなくなってから、出力を禁止するための POEG のフラグをクリアしてください。

イベントカウント動作時、または周期の終わりを待たずにすぐに出力禁止状態を解除したい場合は、GTIOCnA 端子は GTIOR.OADF[1:0]ビットを 00b に、GTIOCnB 端子は GTIOR.OBDF[1:0]ビットを 00b にしてください。

図 20.61 に GTIOCnm 端子出力禁止制御の動作例を示します。(n = 0, 4~9, m = A, B)




図 20.61 GTIOCNm 端子出力禁止制御の動作例 (のこぎり波でアップカウント、バッファ動作、アクティブレベル 1、GTCCRA レジスタのコンペアマッチで High 出力、周期の終わりで Low 出力、出力禁止で Low 出力の場合) (n = 0, 4~9, m = A, B)

20.8 出力端子の初期化方法

20.8.1 リセット後の端子設定

GPT のレジスタはリセット時に初期化されます。ポートのモード選択設定、GTIOR.OAE ビット、GTIOR.OBE ビットの設定を行い、GPT 機能を外部端子出力にした後、カウント動作を開始してください。




図 20.62 リセット後の端子設定例

20.8.2 動作中の異常による端子の初期化

GPT の動作中に異常が発生した場合、端子を初期化する前に、下記の 4 種類の端子コントロールを実行できます。

- GTIOR レジスタの OAHLD および OBHLD ビットを 1 にして、カウントストップ時の出力を保持する
- GTIOR レジスタの OAHLD および OBHLD ビットを 0 にするとともに、GTIOR レジスタの OADFLT および OBDFLT ビットに任意の出力値を設定して、カウントストップ時に任意の値を出力させる
- あらかじめ I/O ポートの PDR、PODR、PMR ビットを設定することにより、端子が汎用出力ポートとして任意の値を出力するように設定する。GTIOR レジスタの OAE および OBE ビットを 0 にするとともに、端子に対応した PMR ビットの制御ビットを 0 にして、エラー発生時に、汎用出力ポートとして設定した端子から任意の値が出力されるように設定する
- POEG 機能を使用して、出力をハイインピーダンス状態にする

デッドタイムの自動設定を行ったときは、カウントストップ後に GTDTCR.TDE ビットを 0 にしてください。カウントストップ時は、GPT の外部要因によって変更されたレジスタ値のみが変化します。カウントが再開すると、停止していた状態から動作が継続します。カウントを停止させた場合は、各レジスタを初期化してからカウントを開始してください。

20.9 使用上の注意事項

20.9.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタにより、GPT の動作禁止／許可を設定できます。リセット後の初期状態では、GPT の動作は停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は、「10. 低消費電力モード」を参照してください。

20.9.2 コンペアマッチ動作時の GTCCRn レジスタの設定 (n = A~F)

(1) 三角波 PWM モードでデッドタイムの自動設定を行う場合

GTCCRA レジスタは次のすべての条件を満たす必要があります。

- $\text{GTDVU} < \text{GTCCRA}$
- $0 < \text{GTCCRA} < \text{GTPR}$

(2) 三角波 PWM モードでデッドタイムの自動設定を行わない場合

GTCCRA レジスタは、 $0 < \text{GTCCRA} < \text{GTPR}$ の範囲内に設定してください。GTCCRA = 0 もしくは GTCCRA = GTPR が設定されると、周期内で発生するコンペアマッチは、GTCCRA = 0 もしくは GTCCRA = GTPR が成立したときのみとなります。また、GTCCRA > GTPR が設定されると、コンペアマッチは発生しません。

同様に、GTCCRB レジスタは、 $0 < \text{GTCCRB} < \text{GTPR}$ の範囲内に設定してください。GTCCRB = 0 もしくは GTCCRB = GTPR が設定されると、周期内で発生するコンペアマッチは、GTCCRB = 0 もしくは GTCCRB = GTPR が成立したときのみとなります。また、GTCCRB > GTPR が設定されると、コンペアマッチは発生しません。

(3) のこぎり波ワンショットパルスモードでデッドタイムの自動設定を行う場合

GTCCRC および GTCCRD レジスタは、以下の制限を満たすように設定する必要があります。この制限を満たさない場合、デッドタイムを確保した正常な出力波形が得られない場合があります。

- アップカウント時：GTCCRC < GTCCRD, GTCCRC > GTDVU, GTCCRD < GTPR - GTDVU
- ダウンカウント時：GTCCRC > GTCCRD, GTCCRC < GTPR - GTDVU, GTCCRD > GTDVU

(4) のこぎり波ワンショットパルスモードでデッドタイムの自動設定を行わない場合

GTCCRC および GTCCRD レジスタは、以下の制限を満たすように設定する必要があります。この制限を満たさない場合、コンペアマッチが 2 回発生せず、パルス出力が得られません。

- アップカウント時： $0 < \text{GTCCRC} < \text{GTCCRD} < \text{GTPR}$
- ダウンカウント時： $\text{GTPR} > \text{GTCCRC} > \text{GTCCRD} > 0$

同様に、GTCCRE および GTCCRF レジスタは、以下の制限を満たすように設定する必要があります。この制限を満たさない場合、コンペアマッチが 2 回発生せず、パルス出力が得られません。

- アップカウント時： $0 < \text{GTCCRE} < \text{GTCCRF} < \text{GTPR}$
- ダウンカウント時： $\text{GTPR} > \text{GTCCRE} > \text{GTCCRF} > 0$

(5) のこぎり波 PWM モードの場合

GTCCRA レジスタは、 $0 < \text{GTCCRA} < \text{GTPR}$ の範囲に収まるように設定してください。GTCCRA = 0 または GTCCRA = GTPR に設定すると、GTCCRA = 0 または GTCCRA = GTPR が成立した場合にのみ、コンペアマッチが周期内で発生します。GTCCRA > GTPR に設定すると、コンペアマッチは発生しません。

同様に、GTCCRB レジスタは、 $0 < \text{GTCCRB} < \text{GTPR}$ の範囲に収まるように設定してください。GTCCRB = 0 または GTCCRB = GTPR に設定すると、GTCCRB = 0 または GTCCRB = GTPR が成立した場合にのみ、コンペアマッチが周期内で発生します。GTCCRB > GTPR に設定すると、コンペアマッチは発生しません。

20.9.3 GTCNT カウンタの設定範囲

GTCNT カウンタレジスタは、 $0 \leq \text{GTCNT} \leq \text{GTPR}$ の範囲に収まるように設定してください。

20.9.4 GTCNT カウンタのスタート/ストップ

GTCR.CST ビットによる GTCNT カウンタのスタート/ストップ制御タイミングは、GTCR.TPCS[2:0] ビットで選択したカウントクロックと同期しています。GTCR.CST ビットを更新すると、GTCR.TPCS[2:0] ビットで選択したカウントクロックに従って、GTCNT カウンタがスタート/ストップします。このため、GTCNT カウンタが実際にスタートする前に発生したイベントは無視され、結果として GTCR.CST ビットが 0 になってからイベントが受け付けられたり、割り込みが発生したりします。

20.9.5 イベントごとの優先順位

(1) GTCNT レジスタ

表 20.47 に、GTCNT レジスタを更新するイベントの優先順位を示します。

表 20.47 GTCNT を更新する要因の優先順位

GTCNT を更新する要因	優先順位
CPU による書き込み (GTCNT/GTCLR レジスタへの書き込み)	高
GTCSR レジスタで設定したハードウェア要因によるクリア	↑
GTUPSR/GTDNSR レジスタで設定したハードウェア要因によるアップ/ダウンカウント	↑
カウント動作	低

ハードウェア要因によるアップカウントとダウンカウントが同時に発生した場合、GTCNT カウンタ値は変化しません。GTCNT レジスタの更新と CPU による読み出しの間で競合があると、更新前のデータが読み出されます。

(2) GTCR.CST ビット

GTSSR/GTPSR レジスタで設定したハードウェア要因によるスタート/ストップと CPU による書き込み (GTCR/GTSTR/GTSTP レジスタへの書き込み) の間で競合があると、CPU による書き込みが優先されます。

GTSSR レジスタで設定したハードウェア要因によるスタートと GTPSR レジスタに設定したハードウェア要因によるストップの間で競合があると、GTCR.CST ビット値は変化しません。GTCR.CST ビットの更新と CPU による読み出し (GTCR/GTSTR/GTSTP レジスタからの読み出し) の間で競合があると、更新前のデータが読み出されます。

(3) GTCCRm レジスタ (m = A~F)

インプットキャプチャ/バッファ転送動作と GTCCRm レジスタへの書き込みの間で競合があると、GTCCRm レジスタへの書き込みが優先されます。インプットキャプチャと CPU によるカウンタレジスタへの書き込みおよびハードウェア要因によるカウンタレジスタの更新の間で競合があると、更新前のカウンタ値がキャプチャされます。GTCCRm レジスタの更新と CPU による読み出しの間で競合があると、更新前のデータが読み出されます。

(4) GTPR レジスタ

バッファ転送動作と GTPR レジスタへの書き込みの間で競合があると、GTPR レジスタへの書き込みが優先されます。GTPR レジスタの更新と CPU による読み出しの間で競合があると、更新前のデータが読み出されます。

21. 低消費電力非同期汎用タイマ (AGTW)

21.1 概要

低消費電力非同期汎用タイマ (AGTW) は、パルス出力、外部パルスの幅または周期の測定、および外部イベントのカウントに利用可能な 32 ビットのタイマです。このタイマは、リロードレジスタとダウンカウンタで構成されています。これらのリロードレジスタとダウンカウンタは、同一アドレスに配置され、AGT レジスタでアクセス可能です。

表 21.1 に AGTW の仕様、図 21.1 にブロック図、表 21.2 に入出力端子を示します。

表 21.1 AGTW の仕様

項目		内容
動作モード	タイマモード	カウントソースをカウント
	パルス出力モード	カウントソースをカウントし、各タイマのアンダーフローで出力を反転
	イベントカウントモード	外部イベントをカウント
	パルス周期測定モード	外部パルス周期を測定
チャンネル数		32 ビット × 2 チャンネル (AGTWn (n = 0, 1))
カウントソース (動作クロック) (注2)	タイマモード	PCLKB, PCLKB/2, PCLKB/8, AGTSCCLK/d, AGTLCLK/d (d = 1, 2, 4, 8, 16, 32, 64, 128), または AGTW0 のアンダーフロー信号を選択可能(注1)
	パルス出力モード	
	パルス幅測定モード	
	パルス周期測定モード	
	イベントカウントモード	外部イベント入力
割り込み/イベントリンク機能(注3)		- アンダーフローイベント信号または測定完了イベント信号 - カウンタがアンダーフローしたとき - パルス幅測定モードで外部入力端子 (AGTIO_n 端子) のアクティブ幅の測定が完了したとき - パルス周期測定モードで外部入力端子 (AGTIO_n) の設定エッジが入力されたとき - コンペアマッチ A イベント信号 - AGT レジスタと AGTCMA レジスタの値が一致したとき (コンペアマッチ A 機能が有効) - コンペアマッチ B イベント信号 - AGT レジスタと AGTCMB レジスタの値が一致したとき (コンペアマッチ B 機能が有効) - ソフトウェアスタンバイモードからの復帰は、AGTW1_AGTI, AGTW1_AGTCMAI, AGTW1_AGTCMBI, または AGTW0_AGTI で実行可能 (注4)
選択可能な機能		コンペアマッチ機能 AGT コンペアマッチ A レジスタと AGT コンペアマッチ B レジスタの両方または一方を選択可能

注 1. AGTW0 はアンダーフロー信号を使用できません。AGTW1 は、AGTW0 タイマからのアンダーフローイベント信号に直接接続します。

注 2. 周辺モジュールクロック (PCLKB) の周波数 $\geq$ カウントソースクロックの周波数となるように設定してください。

注 3. AGTWn (n = 0, 1) はイベントリンク機能を使用できます。

注 4. 「10. 低消費電力モード」を参照してください。




図 21.1 AGTW のブロック図

表 21.2 AGTW の入出力端子

端子名	入出力	機能
AGTEEn	入力	AGTW の外部イベント入力許可
AGTIOn	入出力	AGTW の外部イベント入力およびパルス出力
AGTOAn	出力	AGTW のパルス出力
AGTOBn	出力	AGTW のコンペアマッチ A 出力
AGTOBn	出力	AGTW のコンペアマッチ B 出力

注. チャネル番号 : n = 0、1
注. P402、P403 は入力のみ使用可能

21.2 レジスタの説明

21.2.1 AGT : AGT カウンタレジスタ

Base address: AGTWn = 0x4008_4000 + 0x0100 × n (n = 0, 1)

Offset address: 0x00

Bit position: 31

0

Bit field:

n/a

Value after reset: 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

ビット	シンボル	機能	R/W
31:0	n/a	32 ビットのカウンタおよびリロードレジスタ 設定範囲: 0x00000000~0xFFFFFFFF	R/W

AGTWn.AGT は 32 ビットのレジスタです。書き込み値はリロードレジスタに書き込まれ、読み出し値はカウンタから読み出されます。

リロードレジスタとカウンタの状態は、AGTCR レジスタの TSTART ビットと AGTCMSR レジスタの TCMEA/TCMEB ビットに応じて変化します。詳細は、「[21.3.1. リロードレジスタおよびカウンタの書き換え動作](#)」を参照してください。

AGTCR レジスタの TSTOP ビットに 1 を書き込むと、AGT カウンタは強制停止して、0xFFFFFFFF になります。

AGTMR1 レジスタの TCK[2:0] ビットの設定が 001b (PCLKB/8) または 011b (PCLKB/2) 以外の場合、AGT レジスタが 0x00000000 になると、ICU、DTC、および ELC への要求信号がカウント開始直後に一度発生します。AGTOn および AGTIO_n 端子はトグル出力となります。

イベントカウントモードで AGT レジスタが 0x00000000 になると、TCK[2:0] ビットの値にかかわらず、ICU、DTC、および ELC への要求信号が、カウント開始直後に一度発生します。

また、指定したカウント期間以外の期間も AGTOn 端子出力はトグル出力となります。AGT レジスタが 0x00000001 以上になると、AGT がアンダーフローするたびに要求信号が発生します。

21.2.2 AGTCMA : AGT コンペアマッチ A レジスタ

Base address: AGTWn = 0x4008_4000 + 0x0100 × n (n = 0, 1)

Offset address: 0x04

Bit position: 31

0

Bit field:

n/a

Value after reset: 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

ビット	シンボル	機能	R/W
31:0	n/a	32 ビットのコンペアマッチ A データを格納(注1) 設定範囲: 0x00000000~0xFFFFFFFF	R/W

注 1. コンペアマッチ A を使用しない場合、AGTCMA レジスタは 0xFFFFFFFF にしてください。

AGTCMA レジスタは、AGT カウンタとのコンペアマッチ値を設定するための、読み出し/書き込みレジスタです。リロードレジスタとコンペアレジスタ A の状態は、AGTCR レジスタの TSTART ビットに応じて変化します。詳細は、「[21.3.2. リロードレジスタおよび AGT コンペアマッチ A/B レジスタの書き換え動作](#)」を参照してください。

21.2.3 AGTCMB : AGT コンペアマッチ B レジスタ

Base address: AGTWn = 0x4008_4000 + 0x0100 × n (n = 0, 1)

Offset address: 0x08

Bit position: 31

0

Bit field:

n/a

Value after reset: 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1

ビット	シンボル	機能	R/W
31:0	n/a	32 ビットのコンペアマッチ B データを格納(注1) 設定範囲: 0x00000000~0xFFFFFFFF	R/W

注 1. コンペアマッチ B を使用しない場合、AGTCMB レジスタは 0xFFFFFFFF にしてください。

AGTCMB レジスタは、AGT カウンタとのコンペアマッチ値を設定するための、読み出し／書き込みレジスタです。リロードレジスタとコンペアレジスタ B の状態は、AGTCR レジスタの TSTART ビットに応じて変化します。詳細は、「21.3.2. リロードレジスタおよび AGT コンペアマッチ A/B レジスタの書き換え動作」を参照してください。

21.2.4 AGTCR : AGT コントロールレジスタ

Base address: AGTWn = 0x4008_4000 + 0x0100 × n (n = 0, 1)

Offset address: 0x0C

Bit position: 7 6 5 4 3 2 1 0

Bit field:

TCMB F	TCMA F	TUND F	TEDG F	—	TSTO P	TCST F	TSTA RT

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	TSTART	AGT カウント開始(注2) 0: カウント停止 1: カウント開始	R/W
1	TCSTF	AGT カウント状態フラグ(注2) 0: カウント停止 1: カウント中	R
2	TSTOP	AGT カウント強制停止(注1) 0: 書き込みは無効 1: 強制的にカウント停止	W
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	TEDGF	アクティブエッジ判定フラグ 0: アクティブエッジ未受信 1: アクティブエッジ受信	R/(W) (注3)
5	TUNDF	アンダーフローフラグ 0: アンダーフローなし 1: アンダーフローあり	R/(W) (注3)
6	TCMAF	コンペアマッチ A フラグ 0: 不一致 1: 一致	R/(W) (注3)
7	TCMBF	コンペアマッチ B フラグ 0: 不一致 1: 一致	R/(W) (注3)

注 1. TSTOP ビットに 1 (強制的にカウント停止) を書き込むと、TSTART ビットおよび TCSTF フラグが同時に初期化されます。パルス出力レベルも初期化されます。読むと 0 が読めます。

注 2. TSTART ビットおよび TCSTF フラグの使用方法については、「21.4.1. カウント動作の開始および停止制御」を参照してください。

注 3. フラグをクリアするための 0 の書き込みのみ可能です。

TSTART ビット (AGT カウント開始)

TSTART ビットに 1 を書き込むとカウント動作が開始し、0 を書き込むとカウント動作が停止します。TSTART ビットを 1 (カウント開始) にすると、カウントソースと同期して、TCSTF フラグが 1 (カウント中) になります。また、TSTART ビットに 0 を書き込むと、カウントソースと同期して、TCSTF フラグが 0 (カウント停止) になります。詳細は、「[21.4.1. カウント動作の開始および停止制御](#)」を参照してください。

TCSTF フラグ (AGT カウント状態フラグ)

TCSTF フラグは AGT のカウント状態を示します。

[1 になる条件]

- TSTART ビットに 1 を書いたとき (カウントソースと同期して、TCSTF フラグが 1 になる)

[0 になる条件]

- TSTART ビットに 0 を書いたとき (カウントソースと同期して、TCSTF フラグが 0 になる)
- TSTOP ビットに 1 を書いたとき

TSTOP ビット (AGT カウント強制停止)

TSTOP ビットに 1 を書くと、強制的にカウントが停止します。読むと 0 が読めます。

TEDGF フラグ (アクティブエッジ判定フラグ)

TEDGF フラグはアクティブエッジが検出されたことを示します。

[1 になる条件]

- パルス幅測定モードで外部入力端子 (AGTIO_n) のアクティブ幅の測定が完了したとき
- パルス周期測定モードで外部入力端子 (AGTIO_n) の設定エッジが入力されたとき

[0 になる条件]

- 本ビットに 0 を書いたとき

TUNDF フラグ (アンダーフローフラグ)

TUNDF フラグはカウンタがアンダーフローしたことを示します。

[1 になる条件]

- カウンタがアンダーフローしたとき

[0 になる条件]

- 本フラグにソフトウェアで 0 を書いたとき

TCMAF フラグ (コンペアマッチ A フラグ)

TCMAF フラグはコンペアマッチ A が検出されたことを示します。

[1 になる条件]

- AGT レジスタ値が AGTCMA レジスタ値と一致したとき

[0 になる条件]

- 本フラグにソフトウェアで 0 を書いたとき

TCMBF フラグ (コンペアマッチ B フラグ)

TCMBF フラグはコンペアマッチ B が検出されたことを示します。

[1 になる条件]

- AGT レジスタ値が AGTCMB レジスタ値と一致したとき

[0 になる条件]

- 本フラグにソフトウェアで 0 を書いたとき

21.2.5 AGTMR1 : AGT モードレジスタ 1

Base address: AGTWn = 0x4008_4000 + 0x0100 × n (n = 0, 1)

Offset address: 0x0D

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	TCK[2:0]			TEDG PL	TMOD[2:0]		
Value after reset:	0	1	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	TMOD[2:0]	動作モード(注3) 0 0 0: タイマモード 0 0 1: パルス出力モード 0 1 0: イベントカウントモード 0 1 1: パルス幅測定モード 1 0 1: パルス周期測定モード その他: 設定禁止	R/W
3	TEDGPL	エッジ極性(注4) 0: 片エッジ 1: 両エッジ	R/W
6:4	TCK[2:0]	カウントソース(注1)(注2)(注5)(注7) 0 0 0: PCLKB 0 0 1: PCLKB/8 0 1 1: PCLKB/2 1 0 0: AGTMR2 レジスタの CKS[2:0]ビットで指定した分周クロック (AGTLCLK) 1 0 1: AGTW0(注6)からのアンダーフローイベント信号 1 1 0: AGTMR2 レジスタの CKS[2:0]ビットで指定した分周クロック (AGTSCLK) その他: 設定禁止	R/W
7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. AGTMR1 レジスタへの書き込みアクセスは、AGTOn、AGTIOOn、AGTOAn、および AGTOBn 端子からの出力を初期化します。初期化時の出力レベルの詳細は、「[21.2.7. AGTIOC : AGT I/O コントロールレジスタ](#)」を参照してください。

注 1. イベントカウントモードを選択した場合、TCK[2:0]ビットの設定にかかわらず、カウントソースとして外部入力端子 (AGTIOOn) が選択されます。

注 2. カウント動作中は、カウントソースを切り替えしないでください。カウントソースは、AGTCR レジスタの TSTART ビットおよび TCSTF フラグが、どちらも 0 (カウント停止) の場合にのみ切り替えてください。

注 3. AGTCR レジスタの TSTART ビットおよび TCSTF フラグが、どちらも 0 (カウント停止) の状態で、カウントが停止している場合にのみ、動作モードを変更できます。カウント動作中は、動作モードを変更しないでください。

注 4. TEDGPL ビットは、イベントカウントモード時に限り有効です。

注 5. ソフトウェアスタンバイモードで AGT を動作させるには、AGTLCLK または AGTSCLK (TCK[2:0] = 100b, 110b) を選択してください。

注 6. AGTW0 では AGTW0 のアンダーフローを使用できません (設定禁止)。AGTW1 は AGTW0 のアンダーフローを使用します。

注 7. AGTMR2 レジスタの CKS[2:0]ビットが 000b 以外の場合は、TCK[2:0]ビットを変更しないでください。まず、AGTMR2 レジスタの CKS[2:0]ビットを 000b に変更してください。その後、TCK[2:0]ビットを変更し、カウントソースの 1 サイクル分待機してください。

21.2.6 AGTMR2 : AGT モードレジスタ 2

Base address: AGTWn = 0x4008_4000 + 0x0100 × n (n = 0, 1)

Offset address: 0x0E

Bit position:	7	6	5	4	3	2	1	0
Bit field:	LPM	—	—	—	—	CKS[2:0]		
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	CKS[2:0]	AGTLCLK /AGTSCLK カウントソースクロック分周比(注1)(注2)(注3) 0 0 0: 1/1 0 0 1: 1/2 0 1 0: 1/4 0 1 1: 1/8 1 0 0: 1/16 1 0 1: 1/32 1 1 0: 1/64 1 1 1: 1/128	R/W
6:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	LPM	低消費電力モード 0: ノーマルモード 1: 低消費電力モード	R/W

注 1. カウント動作中は、CKS[2:0]ビットを書き換えないでください。AGTCR レジスタの TSTART ビットと TCSTF フラグがどちらも 0 (カウント停止) の場合にのみ、CKS[2:0]ビットを書き換えてください。

注 2. カウントソースが AGTLCLK または AGTSCLK の場合、CKS[2:0]ビットの切り替えが有効となります。

注 3. CKS[2:0]ビットが 000b 以外の場合は、AGTMR1 レジスタの TCK[2:0]ビットを切り替えないでください。CKS[2:0]ビットを 000b にした後、AGTMR1 レジスタの TCK[2:0]ビットを切り替えて、カウントソースの 1 サイクル分待機してください。

CKS[2:0]ビット (AGTLCLK /AGTSCLK カウントソースクロック分周比)

CKS[2:0]ビットは AGTLCLK/AGTSCLK カウントソースクロック分周比を選択します。

LPM ビット (低消費電力モード)

LPM ビットは低消費電力モードを設定します。これによって、特定の AGT レジスタへのアクセスに影響があります。低消費電力で動作させるには、本ビットを 1 にしてください。

本ビットが 1 の場合、下記のレジスタへはアクセスしないでください。

- AGT/AGTCMA/AGTCMB/AGTCR

本ビットを 1 から 0 に切り替えた後は、最初のレジスタアクセスが以下のように制限されます。

- AGT レジスタから読み出す場合、AGT レジスタを 2 回読み出します。2 回目の読み出しデータのみが有効です。
- AGT、AGTCMA、AGTCMB、および AGTCR レジスタに書き込む場合、カウントソースクロックで 2 サイクル以上の余裕が必要です。
- AGT、AGTCMA、AGTCMB、および AGTCR レジスタに書き込まれた値を確認する場合
 - － カウント動作の停止時：データ書き込み後、次のサイクルで読み出し可能です。
 - － カウント動作の実行中：データ書き込み後、カウントソースクロックの 4 サイクル後に読み出し可能です。

図 21.2 に LPM ビットに書き込む方法のフローチャートを示します。




図 21.2 LPM ビットに書き込む方法のフローチャート

21.2.7 AGTIOC : AGT I/O コントロールレジスタ

Base address: AGTWn = 0x4008_4000 + 0x0100 × n (n = 0, 1)

Offset address: 0x10

Bit position:	7	6	5	4	3	2	1	0
Bit field:	TIOGT[1:0]	TIPF[1:0]	—	TOE	—	TEDGSEL		

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	TEDGSEL	I/O 極性切り替え 動作モードによって機能が異なります。表 21.3 と表 21.4 を参照してください。	R/W
1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
2	TOE	AGTOn 端子出力許可 0: AGTOn 端子出力を禁止 1: AGTOn 端子出力を許可	R/W
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
5:4	TIPF[1:0]	入力フィルタ ^(注3) これらのビットは、AGTIOOn 端子入力用フィルタのサンプリング周波数を指定します。 AGTIOOn 端子への入力がサンプリングされ、3 回連続して値が一致すると、その値が入力値とみなされます。 0 0: フィルタなし 0 1: PCLKB でのフィルタサンプリング 1 0: PCLKB/8 でのフィルタサンプリング 1 1: PCLKB/32 でのフィルタサンプリング	R/W
7:6	TIOGT[1:0]	カウント制御 ^{(注1)(注2)} 0 0: 常にイベントをカウントする 0 1: AGTEEn 端子に指定された極性の期間に、イベントをカウントする その他: 設定禁止	R/W

注 1. AGTEEn 端子を使用する場合、イベントをカウントするための極性は AGTISR レジスタの EEPS ビットで選択できます。

注 2. TIOGT[1:0] ビットは、イベントカウントモード時に限り有効です。

注 3. ソフトウェアスタンバイモード中にイベントカウントモード動作が実行される場合、デジタルフィルタ機能は使用できません。

TEDGSEL ビット (I/O 極性切り替え)

TEDGSEL ビットは AGTOn 端子の出力極性および AGTIOOn 端子の入出力エッジと極性を切り替えます。

パルス出力モードでは、AGTOn 端子の出力極性と AGTIOn 端子の出力極性のみが制御されます。AGTOn 端子出力と AGTIOn 端子出力は、AGTMR1 レジスタに書き込みを行ったとき、または AGTCR レジスタの TSTOP ビットに 1 を書いたときに初期化されます。

TOE ビット (AGTOn 端子出力許可)

TOE ビットは AGTOn 端子出力の禁止または許可を選択します。

TIPF[1:0]ビット (入力フィルタ)

TIPF[1:0]ビットは AGTIOn 端子入力用フィルタのサンプリング周波数を指定します。AGTIOn 端子への入力がサンプリングされ、3 回連続して値が一致すると、その値が入力値とみなされます。

TIOGT[1:0]ビット (カウント制御)

TIOGT[1:0]ビットはイベントカウントを制御します。

表 21.3 AGTIOn 端子の入出力エッジおよび極性切り替え

動作モード	機能
タイマモード	使用しない
パルス出力モード	0: High で出力開始 (初期レベル : High) : 反転出力 1: Low で出力開始 (初期レベル : Low) : 通常出力
イベントカウントモード	0: 立ち上がりエッジでカウント 1: 立ち下がりエッジでカウント
パルス幅測定モード	0: Low レベル幅を測定 1: High レベル幅を測定
パルス周期測定モード	0: ある立ち上がりエッジから次の立ち上がりエッジまで測定 1: ある立ち下がりエッジから次の立ち下がりエッジまで測定

表 21.4 AGTOn 端子の出力極性切り替え

動作モード	機能
全モード	0: Low で出力開始 (初期レベル : Low) : 通常出力 1: High で出力開始 (初期レベル : High) : 反転出力

21.2.8 AGTISR : AGT イベント端子選択レジスタ

Base address: AGTWn = 0x4008_4000 + 0x0100 × n (n = 0, 1)

Offset address: 0x11

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	EEPS	—	—

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
1:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
2	EEPS	AGTEEn 極性選択 0: Low の期間、イベントをカウントする 1: High の期間、イベントをカウントする	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

EEPS ビット (AGTEEn 極性選択)

EEPS ビットはカウントされるイベントの極性を選択します。

21.2.9 AGTCMSR : AGT コンペアマッチ機能選択レジスタ

Base address: AGTWn = 0x4008_4000 + 0x0100 × n (n = 0, 1)

Offset address: 0x12

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	TOPO LB	TOEB	TCME B	—	TOPO LA	TOEA	TCME A
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	TCMEA	AGT コンペアマッチ A レジスタ有効 ^{(注1)(注2)} 0: AGT コンペアマッチ A レジスタを無効 1: AGT コンペアマッチ A レジスタを有効	R/W
1	TOEA	AGTOAn 端子出力許可 ^{(注1)(注2)} 0: AGTOAn 端子出力を禁止 1: AGTOAn 端子出力を許可	R/W
2	TOPOLA	AGTOAn 端子極性選択 ^{(注1)(注2)} 0: AGTOAn 端子出力を Low で開始 (通常出力) 1: AGTOAn 端子出力を High で開始 (反転出力)	R/W
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	TCMEB	AGT コンペアマッチ B レジスタ有効 ^{(注1)(注2)} 0: AGT コンペアマッチ B レジスタを無効 1: AGT コンペアマッチ B レジスタを有効	R/W
5	TOEB	AGTOBn 端子出力許可 ^{(注1)(注2)} 0: AGTOBn 端子出力を禁止 1: AGTOBn 端子出力を許可	R/W
6	TOPOLB	AGTOBn 端子極性選択 ^{(注1)(注2)} 0: AGTOBn 端子出力を Low で開始 (通常出力) 1: AGTOBn 端子出力を High で開始 (反転出力)	R/W
7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. カウント動作中は、AGTCMSR レジスタを書き換えしないでください。AGTCMSR レジスタは、AGTCR レジスタの TSTART ビットおよび TCSTF フラグが、どちらも 0 (カウント停止) の場合にのみ書き換えてください。

注 2. パルス幅測定モードまたはパルス周期測定モード中は、1 にしないでください。

21.2.10 AGTIOSEL : AGT 端子選択レジスタ

Base address: AGTWn = 0x4008_4000 + 0x0100 × n (n = 0, 1)

Offset address: 0x0F

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	TIES	—	—	SEL[1:0]	
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
1:0	SEL[1:0]	AGTIOn 端子選択 ^(注1) 0 0: 以下の端子を除く AGTIOn を選択します。 0 1: 設定禁止 1 0: P402/AGTIOn を入力専用として選択します。出力には使用できません。 1 1: P403/AGTIOn を入力専用として選択します。出力には使用できません。	R/W
3:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	TIES	AGTIOn 端子入力許可 0: ソフトウェアスタンバイモード中、外部イベント入力を禁止 1: ソフトウェアスタンバイモード中、外部イベント入力を許可	R/W

ビット	シンボル	機能	R/W
7:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. 端子機能選択レジスタを設定してください。「17. I/O ポート」を参照してください。

AGTIOSEL レジスタは、AGTIO_n 端子をソフトウェアスタンバイモードで使用する場合に、AGTIO_n 端子を設定します。

SEL[1:0] ビット (AGTIO_n 端子選択)

SEL[1:0] ビットは AGTIO_n 端子機能を選択します。

TIES ビット (AGTIO_n 端子入力許可)

TIES ビットは外部イベント入力を許可または禁止します。

21.3 動作説明

21.3.1 リロードレジスタおよびカウンタの書き換え動作

動作モードにかかわらず、リロードレジスタとカウンタへの書き換え動作のタイミングは、AGTCR レジスタの TSTART ビット値、および AGTCMSR レジスタの TCMEA または TCMEB ビット値によって異なります。TSTART ビットが 0 (カウント停止) の場合、カウンタ値がリロードレジスタとカウンタに直接書き込まれます。TSTART ビットが 1 (カウント開始) で、かつ TCMEA および TCMEB ビットが 0 (AGT コンペアマッチ A/B レジスタが無効) の場合、値がカウンタソースと同期してリロードレジスタに書き込まれた後、次のカウンタソースと同期してカウンタに書き込まれます。TSTART ビットが 1 (カウント開始) で、かつ TCMEA または TCMEB ビットが 1 (AGT コンペアマッチ A/B レジスタが有効) の場合、値がカウンタソースと同期してリロードレジスタに書き込まれた後、カウンタのアンダーフローと同期してカウンタに書き込まれます。

図 21.3 および図 21.4 に TSTART ビット値および TCMEA/TCMEB ビット値による書き換え動作のタイミングを示します。




図 21.3 TSTART ビット値と TCMEA または TCMEB ビット値による書き換え動作のタイミング (AGT コンペアマッチ A レジスタまたは AGT コンペアマッチ B レジスタが無効の場合)




図 21.4 TSTART ビット値と TCMEA または TCMEB ビット値による書き換え動作のタイミング (AGT コンペアマッチ A レジスタまたは AGT コンペアマッチ B レジスタが有効の場合)

21.3.2 リロードレジスタおよび AGT コンペアマッチ A/B レジスタの書き換え動作

動作モードにかかわらず、リロードレジスタと AGT コンペアレジスタ A/B への書き換え動作のタイミングは、AGTCR レジスタの TSTART ビットの値によって異なります。TSTART ビットが 0 (カウント停止) の場合、カウント値がリロードレジスタと AGT コンペアレジスタ A/B に直接書き込まれます。TSTART ビットが 1 (カウント開始) の場合、値がカウントソースと同期してリロードレジスタに書き込まれた後、カウンタのアンダーフローと同期してコンペアレジスタに書き込まれます。

図 21.5 に TSTART ビット値によるコンペアレジスタ A への書き換え動作のタイミングを示します。AGT コンペアレジスタ B の場合も AGT コンペアレジスタ A と同じです。




図 21.5 AGT コンペアレジスタ A の TSTART ビット値による書き換え動作のタイミング

21.3.3 タイマモード

タイマモードでは、AGT カウンタは AGTMR1 レジスタの TCK[2:0] ビットで選択したカウントソースによってデクリメントします。タイマモードでは、カウント値がカウントソースの立ち上がりエッジごとに 1 ずつデクリメントします。カウント値が 0x00000000 に達して、次のカウントソースが入力されると、アンダーフローが発生して割り込み要求が生成されます。

図 21.6 にタイマモードでの動作例を示します。




図 21.6 タイマモードでの動作例

21.3.4 パルス出力モード

パルス出力モードでは、カウンタは AGTMR1 レジスタの TCK[2:0] ビットで選択したカウントソースによってデクリメントし、アンダーフローが発生するたびに AGTIO_n 端子と AGTO_n 端子の出力レベルは反転します。

パルス出力モードでは、カウント値がカウントソースの立ち上がりエッジごとに 1 ずつデクリメントします。カウント値が 0x00000000 に達して、次のカウントソースが入力されると、アンダーフローが発生して割り込み要求が生成されます。さらに、AGTIO_n 端子と AGTO_n 端子からパルスを出力できます。その出力レベルは、アンダーフローが発生するたびに反転します。AGTO_n 端子からのパルス出力は、AGTIOC レジスタの TOE ビットで停止できます。出力レベルは、AGTIOC レジスタの TEDGSEL ビットで選択できます。

図 21.7 にパルス出力モードでの動作例を示します。




図 21.7 パルス出力モードでの動作例

21.3.5 イベントカウントモード

イベントカウンタモードでは、カウンタはAGTIO_n 端子への外部イベント信号（カウントソース）入力によってデクリメントします。イベントをカウントする期間は、AGTIOC レジスタの TIOGT[1:0]ビットと AGTISR レジスタによってさまざまな設定が可能です。さらに、AGTIOC レジスタの TIPF[1:0]ビットによって、AGTIO_n 端子入力用のフィルタ機能を指定できます。イベントカウンタモードでも、AGTOn 端子からトグル出力が可能です。

図 21.8 にイベントカウンタモードでの動作例を示します。




図 21.8 イベントカウンタモードでの動作例 1

図 21.9 に、イベントカウンタモード時に、指定された期間にイベントがカウントされるように（AGTIOC レジスタの TIOGT[1:0]ビットを 01b に設定）した場合の動作例を示します。




図 21.9 イベントカウンタモードでの動作例 2

21.3.6 パルス幅測定モード

パルス幅測定モードでは、AGTIO端子に入力される外部信号のパルス幅を測定します。AGTIOC レジスタの TEDGSEL ビットで指定したレベルが AGTIO端子に入力されると、カウンタは AGTMR1 レジスタの TCK[2:0] ビットで選択したカウントソースによってデクリメントします。指定した AGTIO端子レベルが終了すると、カウンタは停止して、AGTCR レジスタの TEDGF フラグが 1（アクティブエッジ受信）になり、割り込み要求が発生します。カウンタの停止中にカウント値を読み出すことで、パルス幅データが測定されます。また、測定中にカウンタがアンダーフローすると、AGTCR レジスタの TUNDF フラグが 1 になり、割り込み要求が発生します。

図 21.10 にパルス幅測定モードでの動作例を示します。




図 21.10 パルス幅測定モードでの動作例

21.3.7 パルス周期測定モード

パルス周期測定モードでは、AGTIO_n 端子に入力される外部信号のパルス周期を測定します。カウンタは AGTMR1 レジスタの TCK[2:0] ビットで選択したカウントソースによってデクリメントします。AGTIOC レジスタの TEDGSEL ビットで指定した周期のパルスが AGTIO_n 端子に入力されると、カウントソースの立ち上がりエッジでカウント値が読み出しバッファに転送されます。リロードレジスタの値は、次の立ち上がりエッジでカウンタにロードされます。同時に、AGTCR レジスタの TEDGF フラグが 1（アクティブエッジ受信）になり、割り込み要求が発生します。この時点で読み出しバッファ（AGT レジスタ）が読み出され、リロード値（「[21.4.6. イベント番号、パルス幅およびパルス周期の計算方法](#)」を参照）との差が入力パルスの周期データとなります。この周期データは、読み出しバッファが読み出されるまで保持されます。カウンタがアンダーフローすると、AGTCR レジスタの TUNDF フラグが 1（アンダーフロー）になり、割り込み要求が発生します。

図 21.11 にパルス周期測定モードでの動作例を示します。

カウントソース周期の 2 倍よりも長い周期を持つ入力パルスのみが測定されます。また、Low 幅と High 幅は、両方ともカウントソースの周期より長くなければなりません。これらの条件よりも短いパルス周期が入力されると、その入力は無視される場合があります。




図 21.11 パルス周期測定モードでの動作例

21.3.8 コンペアマッチ機能

コンペアマッチ機能は、AGTCMA/AGTCMB レジスタの内容と AGT レジスタの内容の一致（コンペアマッチ）を検出します。この機能は、AGTCMSR レジスタの TCMEA ビットまたは TCMEB ビットが 1（コンペアマッチ A/B レジスタが有効）の場合に有効となります。カウンタは AGTMR1 レジスタの TCK[2:0] ビットで選択したカウントソースによってデクリメントします。AGT の値と AGTCMA/AGTCMB の値が一致した場合、AGTCR レジスタの TCMAF/TCMBF フラグが 1（一致）になり、割り込み要求が発生します。

コンペアマッチ機能が有効の場合、リロードレジスタとカウンタでは、書き換え動作のタイミングが異なります。詳細は「21.3.1. リロードレジスタおよびカウンタの書き換え動作」を参照してください。また、AGTOAn 端子、AGTOBn 端子の出力レベルは、一致およびアンダーフローによって反転します。出力レベルは、AGTCMSR レジスタの TOPOLA ビットまたは TOPOLB ビットで選択できます。

図 21.12 にコンペアマッチ機能の動作例を示します。




図 21.12 コンペアマッチ機能の動作例 (TOPOLA = 0, TOPOLB = 0)

21.3.9 各モードの出力設定

表 21.5～表 21.8 に各モードでの AGTON、AGTIOAn、AGTOAn および AGTOBn 端子の状態を示します。

表 21.5 AGTOn 端子の設定

動作モード	AGTIOC レジスタ		AGTOn 端子出力
	TOE ビット	TEDGSEL ビット	
全モード	1	1	反転出力
		0	通常出力
	0	0 または 1	出力禁止

表 21.6 AGTIOn 端子の設定

動作モード	AGTIOC レジスタ	AGTIO _n 端子入出力
	TEDGSEL ビット	
タイマモード	0 または 1	入力（使用しない）
パルス出力モード	1	通常出力
	0	反転出力
イベントカウントモード	0 または 1	入力
パルス幅測定モード		
パルス周期測定モード		

表 21.7 AGTOAn 端子の設定

動作モード	AGTCMSR レジスタ		AGTOAn 端子出力
	TOEA ビット	TOPOLA ビット	
タイマモード	1	1	反転出力
		0	通常出力
	0	0 または 1	出力禁止（使用しない）
パルス出力モード	1	1	反転出力
		0	通常出力
	0	0 または 1	出力禁止（使用しない）
イベントカウントモード	1	1	反転出力
		0	通常出力
	0	0 または 1	出力禁止（使用しない）
パルス幅測定モード	0	0	禁止
パルス周期測定モード			

表 21.8 AGTOBn 端子の設定 (1/2)

動作モード	AGTCMSR レジスタ		AGTOBn 端子出力
	TOEB ビット	TOPOLB ビット	
タイマモード	1	1	反転出力
		0	通常出力
	0	0 または 1	出力禁止（使用しない）
パルス出力モード	1	1	反転出力
		0	通常出力
	0	0 または 1	出力禁止（使用しない）
イベントカウントモード	1	1	反転出力
		0	通常出力
	0	0 または 1	出力禁止（使用しない）

表 21.8 AGTOBn 端子の設定 (2/2)

動作モード	AGTCMSR レジスタ		AGTOBn 端子出力
	TOEB ビット	TOPOLB ビット	
パルス幅測定モード	0	0	禁止
パルス周期測定モード			

21.3.10 スタンバイモード

AGT はソフトウェアスタンバイモードで動作可能です。カウント動作開始 (TSTART = 1, TCSTF = 1) の状態で、ソフトウェアスタンバイモードに設定してください。

表 21.9 と表 21.10 にソフトウェアスタンバイモードで使用可能な設定を示します。

表 21.9 ソフトウェアスタンバイモードで使用可能な AGTW0 の設定

動作モード	AGTMR1.TCK[2:0]	動作クロック	CPU 復帰要因
タイマモード	100b または 110b	AGTLCLK または AGTSCLK	アンダーフロー
パルス出力モード	100b または 110b	AGTLCLK または AGTSCLK	アンダーフロー
イベントカウントモード	—	AGTIO _n (注1)	アンダーフロー
パルス幅測定モード	100b または 110b	AGTLCLK または AGTSCLK	- アンダーフロー - アクティブエッジ
パルス周期測定モード	100b または 110b	AGTLCLK または AGTSCLK	- アンダーフロー - アクティブエッジ

注. —: 無効

注 1. ソフトウェアスタンバイモードで AGTIO_n 端子を外部イベント入力として使用する場合は、AGTIOSEL.TIES = 1 に設定してください。

表 21.10 ソフトウェアスタンバイモードで使用可能な AGTW1 の設定

動作モード	AGTMR1.TCK[2:0]	動作クロック	CPU 復帰要因
タイマモード	100b、110b または 101b(注1)	AGTLCLK、AGTSCLK または AGTW0 アンダーフロー	- アンダーフロー - コンペアマッチ A/B
パルス出力モード	100b、110b または 101b(注1)	AGTLCLK、AGTSCLK または AGTW0 アンダーフロー	- アンダーフロー - コンペアマッチ A/B
イベントカウントモード	—	AGTIO _n (注2)	- アンダーフロー - コンペアマッチ A/B
パルス幅測定モード	100b、110b または 101b(注1)	AGTLCLK、AGTSCLK または AGTW0 アンダーフロー	- アンダーフロー - アクティブエッジ
パルス周期測定モード	100b、110b または 101b(注1)	AGTLCLK、AGTSCLK または AGTW0 アンダーフロー	- アンダーフロー - アクティブエッジ

注. —: 無効

注. ソフトウェアスタンバイモードの解除ができるのは AGTW1 のみです。

注 1. AGTW0 が表 21.9 の状態で動作している場合のみです。

注 2. ソフトウェアスタンバイモードで AGTIO_n 端子を外部イベント入力として使用する場合は、AGTIOSEL.TIES = 1 に設定してください。

21.3.11 割り込み要因

AGTW_n には、表 21.11 に示されるように、3 つの割り込み要因があります。

表 21.11 AGTW の割り込み要因

名称	割り込み要因	DTC の起動
AGTWn_AGTI	- カウンタがアンダーフローしたとき - パルス幅測定モードで外部入力端子 (AGTIO_n) のアクティブ幅の測定が完了したとき - パルス周期測定モードで外部入力端子 (AGTIO_n) の設定エッジが入力されたとき	可能
AGTWn_AGTCMAI	AGT レジスタと AGTCMA レジスタの値が一致したとき	可能
AGTWn_AGTCMBI	AGT レジスタと AGTCMB レジスタの値が一致したとき	可能

注. チャネル番号 (n = 0, 1)

21.3.12 イベントリンクコントローラ (ELC) へのイベント信号出力

AGTW_n (n = 0, 1) はイベントリンクコントローラ (ELC) により、割り込み要求信号をイベント信号として使用して、あらかじめ指定したモジュールに対してリンク動作を行います。AGTW_n (n = 0, 1) は、コンペアマッチ A、コンペアマッチ B、およびアンダーフロー／測定完了信号をイベント信号として出力します。詳細は、「[16. イベントリンクコントローラ \(ELC\)](#)」を参照してください。

21.4 使用上の注意事項

21.4.1 カウント動作の開始および停止制御

- 動作モード (表 21.1 を参照) がイベントカウントモード以外、またはカウントソースが AGTW_n アンダーフローイベント信号 (TCK[2:0] = 101b) 以外に設定されている場合
 - カウント停止中に AGTCR レジスタの TSTART ビットに 1 (カウント開始) を書き込んでも、AGTCR レジスタの TCSTF フラグは、カウントソースの 3 サイクル間、0 (カウント停止) のままです。TCSTF フラグが 1 (カウント動作中) になるまで、TCSTF フラグ以外の AGTW^(注1) 関連レジスタにはアクセスしないでください。
 - カウント動作中に TSTART ビットに 0 (カウント停止) を書き込んでも、カウントソースの 3 サイクル中は、TCSTF フラグは 1 のままです。TCSTF フラグが 0 になったとき、カウントが停止します。TCSTF フラグが 0 になるまで、TCSTF フラグ以外の AGTW^(注1) 関連レジスタにはアクセスしないでください。
 - TSTART ビットを 0 から 1 に変更する前に、割り込みレジスタをクリアしてください。詳細は、「[12. 割り込みコントローラユニット \(ICU\)](#)」を参照してください。
- 動作モード (表 21.1 を参照) がイベントカウントモード、またはカウントソースが AGTW₁ アンダーフローイベント信号 (TCK[2:0] = 101b) に設定されている場合
 - カウント停止中に AGTCR レジスタの TSTART ビットに 1 (カウント開始) を書き込んでも、AGTCR レジスタの TCSTF フラグは、PCLKB の 2 サイクル間、0 (カウント停止) のままです。TCSTF フラグが 1 (カウント動作中) になるまで、TCSTF フラグ以外の AGTW^(注1) 関連レジスタにはアクセスしないでください。
 - カウント動作中に TSTART ビットに 0 (カウント停止) を書き込んでも、PCLKB の 2 サイクル中は、TCSTF フラグは 1 のままです。TCSTF フラグが 0 になったとき、カウントが停止します。TCSTF フラグが 0 になるまで、TCSTF フラグ以外の AGTW^(注1) 関連レジスタにはアクセスしないでください。
 - TSTART ビットを 0 から 1 に変更する前に、割り込みレジスタをクリアしてください。詳細は、「[12. 割り込みコントローラユニット \(ICU\)](#)」を参照してください。

注 1. AGT 関連レジスタ : AGT, AGTCMA, AGTCMB, AGTCR, AGTMR1, AGTMR2, AGTIOC, AGTISR, AGTCMSR

21.4.2 カウンタレジスタへのアクセス

AGTCR レジスタの TSTART ビットおよび TCSTF フラグがともに 1 (カウント開始) のときに、AGT レジスタへ連続して書き込む場合には、書き込みの間はカウントソースクロックの 3 サイクル以上待ってください。

21.4.3 モード変更時

AGT の動作モードに関連するレジスタ (AGTMR1、AGTMR2、AGTIOC、AGTISR および AGTCMSR) は、TSTART ビットおよび TCSTF フラグがともに 0 (カウント停止) になって、カウントが停止した場合にのみ変更可能です。カウント動作中は、これらのレジスタを変更しないでください。

AGT の動作モードに関連するレジスタが変更されると、TEDGF、TUNDF、TCMAF および TCMBF フラグの値は不定となります。カウントを開始する前に、以下のフラグに 0 を書き込んでください。

- TEDGF (アクティブエッジ未受信)
- TUNDF (アンダーフローなし)
- TCMAF (不一致)
- TCMBF (不一致)

21.4.4 出力端子の設定

AGTOn、AGTIOOn、AGTOAn、または AGTOBn を出力端子として使用する場合、動作を設定し、初期出力値を決定してください。それからポートレジスタに出力モードを設定してください。

パルス幅測定モードまたはパルス周期幅測定モードで AGTIOOn 端子を入力端子として使用する場合には、動作を設定し、カウント動作を開始してください。それから、AGTIOOn 端子から外部イベントの入力を開始してください。また、最初の測定は無効とし、2 回目以降の測定完了処理を有効としてください。

21.4.5 デジタルフィルタ

デジタルフィルタの使用時に、TIPF[1:0] ビットを設定した後、および AGTIOC レジスタの TEDGSEL ビットを変更した場合は、デジタルフィルタクロックの 5 サイクル内はタイマ動作を開始しないでください。

21.4.6 イベント番号、パルス幅およびパルス周期の計算方法

- イベントカウントモードでは、イベント番号が以下の式で求められます。
$$\text{イベント番号} = \text{カウンタ[AGT レジスタ]の初期値} - \text{アクティブイベント終了のカウンタ値}$$
- パルス幅測定モードでは、パルス幅が以下の式で求められます。
$$\text{パルス幅} = \text{測定停止のカウンタ値} - \text{次の測定停止のカウンタ値}$$
- パルス周期測定モードでは、入力パルスの周期が以下の式で求められます。
$$\text{入力パルスの周期} = (\text{カウンタ[AGT レジスタ]の初期値} - \text{読み出しバッファの読み出し値}) + 1$$

21.4.7 TSTOP ビットで強制的にカウントを停止した場合

AGTCR レジスタの TSTOP ビットでカウンタを強制的に停止した後、カウントソースの 1 サイクル間、下記の I/O レジスタにアクセスしないでください。

- AGT
- AGTCMA
- AGTCMB
- AGTCR
- AGTMR1
- AGTMR2

21.4.8 カウントソースとして AGTW0 のアンダーフローイベント信号を選択した場合

カウントソースにアンダーフローイベント信号を選択した場合、本節に記載した以下の手順に従って動作させてください。

(1) 動作開始手順

1. AGTW を設定します。
2. AGTW1 のカウント動作を開始します。

3. AGTW0 のカウント動作を開始します。

(2) 動作停止手順

1. AGTW0 のカウント動作を停止します。
2. AGTW1 のカウント動作を停止します。
3. AGTW1 のカウントソースクロックを停止します (AGTMR1.TCK[2:0] = 000b を書き込む)。

21.4.9 モジュールストップ機能

モジュールストップコントロールレジスタ D (MSTPCRD) によって、AGTW の動作を許可または禁止することができます。AGTW モジュールは、リセット後の初期状態では動作が停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は、「[10. 低消費電力モード](#)」を参照してください。

22. リアルタイムクロック (RTC)

22.1 概要

RTC には、通常動作モードと低消費電力クロックモードの 2 種類の動作モードがあります。RTC には、それぞれの動作モードでカレンダーカウントモードとバイナリカウントモードの 2 種類のカウントモードがあり、レジスタの設定を切り替えることにより使用します。カレンダーカウントモードでは、RTC は 2000 年から 2099 年の 100 年間のカレンダーを保持し、うるう年の日付を自動補正します。バイナリカウントモードでは、RTC は秒をカウントし、その情報をシリアル値として保持します。バイナリカウントモードは、西暦以外のカレンダーに使用可能です。

RTC 機能には、2 つの動作モードの間で差異があります。

通常動作モードでは、時計カウンタのカウントソースとしてサブクロック発振器または LOCO を選択できます。RTC は、カウントソースをプリスケアラで分周して得られた 128 Hz クロックを使用します。年、月、日、曜日、午前／午後 (12 時間モード時)、時、分、秒、または 32 ビットバイナリを 1/128 秒単位でカウントします。

低消費電力クロックモードでは、サブクロックからの 128 Hz クロックがタイムカウンタのカウントソースになります。年、月、日、曜日、午前／午後 (12 時間モード時)、時、分、秒、または 32 ビットバイナリを 1/128 秒単位でカウントします。

表 22.1 に RTC の仕様を、図 22.1 に RTC のブロック図を、表 22.2 に RTC の入出力端子を示します。

表 22.1 RTC の仕様

項目	内容
カウントモード	カレンダーカウントモード／バイナリカウントモード
カウントソース(注1)(注3)	- サブクロック (XCIN) または LOCO (通常動作モード) - サブクロック (XCIN) から 128 Hz (低消費電力クロックモード)
時計／カレンダー機能	- カレンダーカウントモード 年、月、日、曜日、時、分、秒をカウント、BCD 表示 12 時間／24 時間モード切り替え機能 30 秒調整機能 (30 秒未満は 00 秒に切り捨て、30 秒以降は 1 分に桁上げ) (注2) - うるう年の自動補正機能 - バイナリカウントモード - 秒を 32 ビットでカウント、バイナリ表示 - 両モード共通 - スタート／ストップ機能 - 秒以下の桁のバイナリ表示 (1 Hz, 2 Hz, 4 Hz, 8 Hz, 16 Hz, 32 Hz, 64 Hz) - 時間誤差補正機能 - クロック (1 Hz/64 Hz) 出力
割り込み	- アラーム割り込み (RTC_ALM)(注2) - アラーム割り込み条件として、比較対象を下記から選択可能 - カレンダーカウントモード：年、月、日、曜日、時、分、秒 - バイナリカウントモード：32 ビットバイナリカウンタの各ビット - 周期割り込み (RTC_PRD) - 割り込み周期として、2 秒、1 秒、1/2 秒、1/4 秒、1/8 秒、1/16 秒、1/32 秒、1/64 秒、1/128 秒、1/256 秒から選択可能 - 桁上げ割り込み (RTC_CUP)(注2) - 次のいずれかの条件で割り込み発生 64 Hz カウンタから秒カウンタへ桁上げが生じたとき 64 Hz カウンタの変化と R64CNT レジスタの読み出しタイミングが重なったとき (32 kHz カウントモードは、64 Hz カウンタ読み出しのためのみに使用します。) - アラーム割り込みまたは周期割り込みによる、ソフトウェアスタンバイモードからの復帰が可能
イベントリンク機能	周期イベント出力 (RTC_PRD)(注2)

注 1. 周辺モジュールクロック (PCLKB) 周波数 $\geq$ カウントソースクロック周波数となるように設定してください。

注 2. 低消費電力クロックモードではサポートしていません。

注 3. 25 ピン WLCSP 製品はサブクロック (XCIN) 端子がないため、低消費電力クロックモードをサポートしていません。
25 ピン WLCSP 製品は RTC カウンタソースとして、サブクロック (XCIN) 端子を選択できません。




図 22.1 RTC のブロック図

表 22.2 RTC の入出力端子

端子名	入出力	機能
XCIN	入力	32.768 kHz の水晶振動子を接続します。
XCOUT	出力	
RTCOUT	出力	1 Hz/64 Hz 波形出力に使用されます。

22.2 レジスタの説明

RTC レジスタの書き込み／読み出しは、「22.6.5. レジスタの書き込み／読み出し時の注意事項」に従って行ってください。

RTC レジスタのビット一覧で、リセット後の値が x (不定) になっているビットは、リセットで初期化されません。カウント動作時（たとえば RCR2.START ビットが 1 のとき）に、RTC がリセット状態または低消費電力状態へ遷移した場合、年／月／曜日／日／時／分／秒／64 Hz カウンタは動作を継続します。

注. レジスタへの書き込み中にリセットが発生すると、レジスタ値が破壊されることがあります。また、どのレジスタに対しても、その設定直後は、ソフトウェアスタンバイモードへ遷移しないでください。詳細は、「22.6.4. レジスタ設定後の低消費電力モードへの遷移について」を参照してください。

22.2.1 R64CNT : 64 Hz カウンタ

Base address: RTC = 0x4004_4000

Offset address: 0x00

Bit position:	7	6	5	4	3	2	1	0
Bit field:	R64O VF	F1HZ	F2HZ	F4HZ	F8HZ	F16HZ	F32HZ	F64HZ
Value after reset:	x	x	x	x	x	x	x	x

ビット	シンボル	機能	R/W
0	F64HZ	64 Hz フラグ 秒以下の桁の 64 Hz の状態を示します。	R

ビット	シンボル	機能	R/W
1	F32HZ	32 Hz フラグ 秒以下の桁の 32 Hz の状態を示します。	R
2	F16HZ	16 Hz フラグ 秒以下の桁の 16 Hz の状態を示します。	R
3	F8HZ	8 Hz フラグ 秒以下の桁の 8 Hz の状態を示します。	R
4	F4HZ	4 Hz フラグ 秒以下の桁の 4 Hz の状態を示します。	R
5	F2HZ	2 Hz フラグ 秒以下の桁の 2 Hz の状態を示します。	R
6	F1HZ	1 Hz フラグ 秒以下の桁の 1 Hz の状態を示します。	R
7	R64OVF	本ビットは低消費電力クロックモードにおいて時間誤差補正機能を使用する場合のみ F1HZ のオーバーフローを示します。	R

R64CNT カウンタは、カレンダーカウントモードとバイナリカウントモードの 2 つの動作モード共通で使用します。64 Hz カウンタ (R64CNT) は 128 Hz クロックでアップカウントすることにより、秒周期を生成します。このカウンタを読み出すことで、秒以下の状態を確認できます。

このカウンタは、RTC ソフトウェアリセットまたは 30 秒調整によって 0x00 にクリアされます。このカウンタを読み出す際は、「[22.3.5. 64 Hz カウンタと時刻の読み出し](#)」に示す手順に従ってください。

22.2.2 RSECCNT : 秒カウンタ（カレンダーカウントモード時）

Base address: RTC = 0x4004_4000

Offset address: 0x02

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	SEC10[2:0]			SEC1[3:0]			

Value after reset: x x x x x x x x

ビット	シンボル	機能	R/W
3:0	SEC1[3:0]	1 秒カウント 1 秒ごとに 0 から 9 までカウントします。桁上げが生じると、十の位が+1 されます。	R/W
6:4	SEC10[2:0]	10 秒カウント 0 から 5 までカウントして、60 秒カウントを行います。	R/W
7	—	読み出し値は不定です。書く場合、0 としてください。	R/W

RSECCNT カウンタは、BCD コード化された秒の値を設定およびカウントします。64 Hz カウンタでの 1 秒ごとの桁上げによってカウントします。

設定可能範囲は 10 進 (BCD) で 00~59 です。この範囲にない値が設定されると、RTC は正常に動作しません。このレジスタへ書き込む際は、必ず事前にスタートビット (RCR2.START) でカウント動作を停止させてください。

このカウンタを読み出す際は、「[22.3.5. 64 Hz カウンタと時刻の読み出し](#)」に示す手順に従ってください。

22.2.3 RMINCNT : 分カウンタ（カレンダーカウントモード時）

Base address: RTC = 0x4004_4000

Offset address: 0x04

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	MIN10[2:0]			MIN1[3:0]			

Value after reset: x x x x x x x x

ビット	シンボル	機能	R/W
3:0	MIN1[3:0]	1 分カウント 1 分ごとに 0 から 9 までカウントします。桁上げが生じると、十の位が+1 されます。	R/W
6:4	MIN10[2:0]	10 分カウント 0 から 5 までカウントして、60 分カウントを行います。	R/W
7	—	読み出し値は不定です。書く場合、0 としてください。	R/W

RMINCNT カウンタは、BCD コード化された分の値を設定およびカウントします。秒カウンタでの 1 分ごとの桁上げによってカウントします。

設定可能範囲は 10 進 (BCD) で 00~59 です。この範囲にない値が設定されると、RTC は正常に動作しません。このレジスタへ書き込む際は、必ず事前にスタートビット (RCR2.START) でカウント動作を停止させてください。このカウンタを読み出す際は、「[22.3.5. 64 Hz カウンタと時刻の読み出し](#)」に示す手順に従ってください。

22.2.4 RHRCNT : 時カウンタ (カレンダーカウントモード時)

Base address: RTC = 0x4004_4000

Offset address: 0x06

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	PM	HR10[1:0]	HR1[3:0]				

Value after reset: x x x x x x x x

ビット	シンボル	機能	R/W
3:0	HR1[3:0]	1 時間カウント 1 時間ごとに 0 から 9 までカウントします。桁上げが生じると、十の位が+1 されます。	R/W
5:4	HR10[1:0]	10 時間カウント 一の位からの桁上げごとに 1 回、0 から 2 までカウントします。	R/W
6	PM	時計カウンタの AM/PM の設定 0: 午前 1: 午後	R/W
7	—	読み出し値は不定です。書く場合、0 としてください。	R/W

RHRCNT カウンタは、BCD コード化された時間の値を設定およびカウントします。分カウンタでの 1 時間ごとの桁上げによってカウントします。設定可能範囲は、時間モードビット (RCR2.HR24) の設定値に応じて以下のよう異なります。

- RCR2.HR24 ビットが 0 の場合、00~11 (BCD)
- RCR2.HR24 ビットが 1 の場合、00~23 (BCD)

この範囲にない値が設定されると、RTC は正常に動作しません。このレジスタへ書き込む際は、必ず事前にスタートビット (RCR2.START) でカウント動作を停止させてください。PM ビットは、RCR2.HR24 ビットが 0 の場合にのみ有効です。

それ以外では、PM ビットの設定値は無効です。このカウンタを読み出す際は、「[22.3.5. 64 Hz カウンタと時刻の読み出し](#)」に示す手順に従ってください。

22.2.5 RWKCNT : 曜日カウンタ (カレンダーカウントモード時)

Base address: RTC = 0x4004_4000

Offset address: 0x08

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	DAYW[2:0]		

Value after reset: x x x x x x x x

ビット	シンボル	機能	R/W
2:0	DAYW[2:0]	曜日カウント 000: 日 001: 月 010: 火 011: 水 100: 木 101: 金 110: 土 111: 設定禁止	R/W
7:3	—	読み出し値は不定です。書く場合、0としてください。	R/W

RWKCNT カウンタは、コード化された曜日の値を設定およびカウントします。時カウンタでの1日ごとの桁上げによってカウントします。設定可能範囲は10進(BCD)で0~6です。この範囲にない値が設定されると、RTCは正常に動作しません。このレジスタへ書き込む際は、必ず事前にスタートビット(RCR2.START)でカウント動作を停止させてください。このカウンタを読み出す際は、「[22.3.5. 64 Hz カウンタと時刻の読み出し](#)」に示す手順に従ってください。

22.2.6 BCNTn : バイナリカウンタ n (n = 0~3) (バイナリカウントモード時)

Base address: RTC = 0x4004_4000

Offset address: 0x02 + 0x02 × n

Bit position: 7 6 5 4 3 2 1 0

Bit field: BCNT[7:0]

Value after reset: x x x x x x x x

ビット	シンボル	機能	R/W
7:0	BCNT[7:0]	バイナリカウンタ	R/W

BCNTn レジスタは、32ビットバイナリカウンタのBCNT[31:0]にアクセスする書き込み/読み出し可能な8ビットレジスタです。BCNT3はBCNT[31:24]ビットに、BCNT2はBCNT[23:16]ビットに、BCNT1はBCNT[15:8]ビットに、BCNT0はBCNT[7:0]ビットに指定されます。32ビットバイナリカウンタは、64 Hz カウンタでの1秒ごとの桁上げによってカウント動作を行います。このレジスタへ書き込む際は、事前にスタートビット(RCR2.START)でカウント動作を停止させてください。このカウンタを読み出す際は、「[22.3.5. 64 Hz カウンタと時刻の読み出し](#)」に示す手順に従ってください。

22.2.7 RDAYCNT : 日カウンタ

Base address: RTC = 0x4004_4000

Offset address: 0x0A

Bit position: 7 6 5 4 3 2 1 0

Bit field: — — DATE10[1:0] DATE1[3:0]

Value after reset: 0 0 x x x x x x

ビット	シンボル	機能	R/W
3:0	DATE1[3:0]	1日カウント 1日ごとに0から9までカウントします。桁上げが生じると、十の位が+1されます。	R/W
5:4	DATE10[1:0]	10日カウント 一の位からの桁上げごとに1回、0から3までカウントします。	R/W
7:6	—	読むと0が読めます。書く場合、0としてください。	R/W

RDAYCNT カウンタは、カレンダーカウントモード時に使用され、BCDコード化された日の値を設定およびカウントします。時カウンタでの1日ごとの桁上げによってカウントします。カウント動作は、月によっても、うるう

年か否かによっても異なります。うるう年は、年カウンタ (RYRCNT) の値が 400、100 および 4 で割り切れるか否かで判定されます。

設定可能範囲は 10 進 (BCD) で 01～31 です。この範囲にない値が設定されると、RTC は正常に動作しません。値を設定する際は、指定可能な日数範囲が月によっても、うるう年か否かによっても異なります。このレジスタへ書き込む際は、事前に RCR2.START ビットでカウント動作を停止させてください。このカウンタを読み出す際は、「[22.3.5. 64 Hz カウンタと時刻の読み出し](#)」に示す手順に従ってください。

22.2.8 RMONCNT : 月カウンタ

Base address: RTC = 0x4004_4000

Offset address: 0x0C

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	MON1 0	MON1[3:0]			
Value after reset:	0	0	0	x	x	x	x	x

ビット	シンボル	機能	R/W
3:0	MON1[3:0]	1 月カウンタ 1 月ごとに 0 から 9 までカウントします。桁上げが生じると、十の位が+1 されます。	R/W
4	MON10	10 月カウンタ 一の位からの桁上げごとに 1 回、0 から 1 までカウントします。	R/W
7:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

RMONCNT カウンタは、カレンダーカウントモード時に使用され、BCD コード化された月の値を設定およびカウントします。日カウンタでの 1 月ごとの桁上げによってカウントします。

設定可能範囲は 10 進 (BCD) で 01～12 です。この範囲にない値が設定されると、RTC は正常に動作しません。このレジスタへ書き込む際は、必ず事前にスタートビット (RCR2.START) でカウント動作を停止させてください。このカウンタを読み出す際は、「[22.3.5. 64 Hz カウンタと時刻の読み出し](#)」に示す手順に従ってください。

22.2.9 RYRCNT : 年カウンタ

Base address: RTC = 0x4004_4000

Offset address: 0x0E

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	YR10[3:0]				YR1[3:0]			
Value after reset:	0	0	0	0	0	0	0	0	x	x	x	x	x	x	x	x

ビット	シンボル	機能	R/W
3:0	YR1[3:0]	1 年カウンタ 1 年ごとに 0 から 9 までカウントします。桁上げが生じると、十の位が+1 されます。	R/W
7:4	YR10[3:0]	10 年カウンタ 一の位からの桁上げごとに 1 回、0 から 9 までカウントします。	R/W
15:8	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

RYRCNT カウンタは、カレンダーカウントモード時に使用され、BCD コード化された年の値を設定およびカウントします。月カウンタでの 1 年ごとの桁上げによってカウントします。

設定可能範囲は、10 進 (BCD) で 00～99 です。この範囲にない値が設定されると、RTC は正常に動作しません。このレジスタへ書き込む際は、必ず事前にスタートビット (RCR2.START) でカウント動作を停止させてください。このカウンタを読み出す際は、「[22.3.5. 64 Hz カウンタと時刻の読み出し](#)」に示す手順に従ってください。

22.2.10 RSECAR : 秒アラームレジスタ (カレンダーカウントモード時)

Base address: RTC = 0x4004_4000

Offset address: 0x10

Bit position:	7	6	5	4	3	2	1	0
Bit field:	ENB	SEC10[2:0]			SEC1[3:0]			

Value after reset: x x x x x x x x

ビット	シンボル	機能	R/W
3:0	SEC1[3:0]	1 秒 一秒の位の設定値	R/W
6:4	SEC10[2:0]	10 秒 十秒の位の設定値	R/W
7	ENB	ENB 0: このレジスタ値と RSECCNT カウンタ値との比較を行わない 1: このレジスタ値と RSECCNT カウンタ値との比較を行う	R/W

本レジスタは、低消費電力クロックモードでは使用されません。

RSECAR レジスタは、BCD コード化された秒カウンタ (RSECCNT) に対応するアラームレジスタです。ENB ビットが 1 のとき、RSECAR レジスタ値が RSECCNT カウンタ値と比較されます。以下のアラームレジスタのうち、ENB ビットが 1 になっているものだけが、対応するカウンタと比較されます。

- RSECAR
- RMINAR
- RHRAR
- RWKAR
- RDAYAR
- RMONAR
- RYRAREN

すべての各値が一致する場合、RTC_ALM 割り込みに対応する IR フラグは 1 になります。RSECAR レジスタの設定可能範囲は、10 進 (BCD) で 00~59 です。この範囲にない値が設定されると、RTC は正常に動作しません。このレジスタは、RTC ソフトウェアリセットによって 0x00 になります。

22.2.11 RMINAR : 分アラームレジスタ (カレンダーカウントモード時)

Base address: RTC = 0x4004_4000

Offset address: 0x12

Bit position:	7	6	5	4	3	2	1	0
Bit field:	ENB	MIN10[2:0]			MIN1[3:0]			

Value after reset: x x x x x x x x

ビット	シンボル	機能	R/W
3:0	MIN1[3:0]	1 分 一分の位の設定値	R/W
6:4	MIN10[2:0]	10 分 十分の位の設定値	R/W

ビット	シンボル	機能	R/W
7	ENB	ENB 0: このレジスタ値と RMINCNT カウンタ値との比較を行わない 1: このレジスタ値と RMINCNT カウンタ値との比較を行う	R/W

本レジスタは、低消費電力クロックモードでは使用されません。

RMINAR レジスタは、BCD コード化された分カウンタ (RMINCNT) に対応するアラームレジスタです。ENB ビットが 1 のとき、RMINAR レジスタ値が RMINCNT カウンタ値と比較されます。以下のアラームレジスタのうち、ENB ビットが 1 になっているものだけが、対応するカウンタと比較されます。

- RSECAR
- RMINAR
- RHRAR
- RWKAR
- RDAYAR
- RMONAR
- RYRAREN

すべての各値が一致する場合、RTC_ALM 割り込みに対応する IR フラグは 1 になります。RMINAR レジスタの設定可能範囲は、10 進 (BCD) で 00~59 です。この範囲にない値が設定されると、RTC は正常に動作しません。このレジスタは、RTC ソフトウェアリセットによって 0x00 になります。

22.2.12 RHRAR : 時アラームレジスタ (カレンダーカウントモード時)

Base address: RTC = 0x4004_4000

Offset address: 0x14

Bit position:	7	6	5	4	3	2	1	0
Bit field:	ENB	PM	HR10[1:0]	HR1[3:0]				
Value after reset:	x	x	x	x	x	x	x	x

ビット	シンボル	機能	R/W
3:0	HR1[3:0]	1 時間 一時間の位の設定値	R/W
5:4	HR10[1:0]	10 時間 十時間の位の設定値	R/W
6	PM	時計アラームの AM/PM の設定 0: 午前 1: 午後	R/W
7	ENB	ENB 0: このレジスタ値と RHRCNT カウンタ値との比較を行わない 1: このレジスタ値と RHRCNT カウンタ値との比較を行う	R/W

本レジスタは、低消費電力クロックモードでは使用されません。

RHRAR レジスタは、BCD コード化された時カウンタ (RHRCNT) に対応するアラームレジスタです。ENB ビットが 1 のとき、RHRAR レジスタ値が RHRCNT カウンタ値と比較されます。以下のアラームレジスタのうち、ENB ビットが 1 になっているものだけが、対応するカウンタと比較されます。

- RSECAR
- RMINAR
- RHRAR
- RWKAR

- RDAYAR
- RMONAR
- RYRAREN

すべての各値が一致する場合、RTC_ALM 割り込みに対応する IR フラグは 1 になります。RHRAR レジスタの設定可能範囲は、時間モードビット (RCR2.HR24) の設定値に応じて以下のように異なります。

- RCR2.HR24 ビットが 0 の場合、00～11 (BCD)
- RCR2.HR24 ビットが 1 の場合、00～23 (BCD)

この範囲にない値が設定されると、RTC は正常に動作しません。RCR2.HR24 ビットが 0 の場合、PM ビットを設定してください。RCR2.HR24 ビットが 1 の場合、PM ビットの設定値は無効です。このレジスタは、RTC ソフトウェアリセットによって 0x00 になります。

22.2.13 RWKAR : 曜日アラームレジスタ (カレンダーカウントモード時)

Base address: RTC = 0x4004_4000

Offset address: 0x16

Bit position:	7	6	5	4	3	2	1	0
Bit field:	ENB	—	—	—	—	DAYW[2:0]		
Value after reset:	x	x	x	x	x	x	x	x

ビット	シンボル	機能	R/W
2:0	DAYW[2:0]	曜日 000: 日 001: 月 010: 火 011: 水 100: 木 101: 金 110: 土 111: 設定禁止	R/W
6:3	—	読み出し値は不定です。書く場合、0 としてください。	R/W
7	ENB	ENB 0: このレジスタ値と RWKCNT カウンタ値との比較を行わない 1: このレジスタ値と RWKCNT カウンタ値との比較を行う	R/W

本レジスタは、低消費電力クロックモードでは使用されません。

RWKAR レジスタは、コード化された曜日カウンタ (RWKCNT) に対応するアラームレジスタです。ENB ビットが 1 のとき、RWKAR レジスタ値が RWKCNT カウンタ値と比較されます。以下のアラームレジスタのうち、ENB ビットが 1 になっているものだけが、対応するカウンタと比較されます。

- RSECAR
- RMINAR
- RHRAR
- RWKAR
- RDAYAR
- RMONAR
- RYRAREN

すべての各値が一致する場合、RTC_ALM 割り込みに対応する IR フラグは 1 になります。RWKAR レジスタの設定可能範囲は、10 進 (BCD) で 0～6 です。この範囲にない値が設定されると、RTC は正常に動作しません。このレジスタは、RTC ソフトウェアリセットによって 0x00 になります。

22.2.14 BCNTnAR : バイナリカウンタ n アラームレジスタ (n = 0~3) (バイナリカウントモード時)

Base address: RTC = 0x4004_4000

Offset address: 0x10 + 0x02 × n

Bit position: 7 6 5 4 3 2 1 0

Bit field: BCNTAR

Value after reset: x x x x x x x x

ビット	シンボル	機能	R/W
7:0	BCNTAR	32 ビットバイナリカウンタに対応するアラームレジスタ	R/W

本レジスタは、低消費電力クロックモードでは使用されません。

BCNTnAR レジスタは、32 ビットバイナリカウンタに対応する読み出し／書き込み可能なアラームレジスタです。BCNT3AR は BCNTAR[31:24]ビットに、BCNT2AR は BCNTAR[23:16]ビットに、BCNT1AR は BCNTAR[15:8]ビットに、BCNT0AR は BCNTAR[7:0]ビットに指定されます。このレジスタは、RTC ソフトウェアリセットによって 0x00 になります。

22.2.15 RDAYAR : 日アラームレジスタ (カレンダーカウントモード時)

Base address: RTC = 0x4004_4000

Offset address: 0x18

Bit position: 7 6 5 4 3 2 1 0

Bit field: ENB — DATE10[1:0] DATE1[3:0]

Value after reset: x x x x x x x x

ビット	シンボル	機能	R/W
3:0	DATE1[3:0]	日の一の位 「日」の一の位の値	R/W
5:4	DATE10[1:0]	日の十の位 「日」の十の位の値	R/W
6	—	読み出し値は不定です。書く場合、0 としてください。	R/W
7	ENB	ENB 0: このレジスタ値と RDAYCNT カウンタ値との比較を行わない 1: このレジスタ値と RDAYCNT カウンタ値との比較を行う	R/W

本レジスタは、低消費電力クロックモードでは使用されません。

RDAYAR レジスタは、BCD コード化された日カウンタ (RDAYCNT) に対応するアラームレジスタです。ENB ビットが 1 のとき、RDAYAR レジスタ値が RDAYCNT カウンタ値と比較されます。以下のアラームレジスタのうち、ENB ビットが 1 になっているものだけが、対応するカウンタと比較されます。

- RSECAR
- RMINAR
- RHRAR
- RWKAR
- RDAYAR
- RMONAR
- RYRAREN

すべての各値が一致する場合、RTC_ALM 割り込みに対応する IR フラグは 1 になります。RDAYAR レジスタ値の設定可能範囲は、10 進 (BCD) で 01~31 です。この範囲にない値が設定されると、RTC は正常に動作しません。このレジスタは、RTC ソフトウェアリセットによって 0x00 になります。

22.2.16 RMONAR : 月アラームレジスタ (カレンダーカウントモード時)

Base address: RTC = 0x4004_4000

Offset address: 0x1A

Bit position:	7	6	5	4	3	2	1	0
Bit field:	ENB	—	—	MON10	MON1[3:0]			

Value after reset: x x x x x x x x

ビット	シンボル	機能	R/W
3:0	MON1[3:0]	1 月 一月の位の設定値	R/W
4	MON10	10 月 十月の位の設定値	R/W
6:5	—	読み出し値は不定です。書く場合、0 としてください。	R/W
7	ENB	ENB 0: このレジスタ値と RMONCNT カウンタ値との比較を行わない 1: このレジスタ値と RMONCNT カウンタ値との比較を行う	R/W

本レジスタは、低消費電力クロックモードでは使用されません。

RMONAR レジスタは、BCD コード化された月カウンタ (RMONCNT) に対応するアラームレジスタです。ENB ビットが 1 のとき、RMONAR レジスタ値が RMONCNT カウンタ値と比較されます。以下のアラームレジスタのうち、ENB ビットが 1 になっているものだけが、対応するカウンタと比較されます。

- RSECAR
- RMINAR
- RHRAR
- RWKAR
- RDAYAR
- RMONAR
- RYRAREN

すべての各値が一致する場合、RTC_ALM 割り込みに対応する IR フラグは 1 になります。RMONAR レジスタの設定可能範囲は、10 進 (BCD) で 01~12 です。この範囲にない値が設定されると、RTC は正常に動作しません。このレジスタは、RTC ソフトウェアリセットによって 0x00 になります。

22.2.17 RYRAR : 年アラームレジスタ (カレンダーカウントモード時)

Base address: RTC = 0x4004_4000

Offset address: 0x1C

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	YR10[3:0]				YR1[3:0]			

Value after reset: 0 0 0 0 0 0 0 0 0 x x x x x x x x

ビット	シンボル	機能	R/W
3:0	YR1[3:0]	1 年 一年の位の設定値	R/W
7:4	YR10[3:0]	10 年 十年の位の設定値	R/W
15:8	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

本レジスタは、低消費電力クロックモードでは使用されません。

RYRAR レジスタは、BCD コード化された年カウンタ (RYRCNT) に対応するアラームレジスタです。RYRAR レジスタの設定可能範囲は、10 進 (BCD) で 00～99 です。この範囲にない値が設定されると、RTC は正常に動作しません。このレジスタは、RTC ソフトウェアリセットによって 0x0000 になります。

22.2.18 RYRAREN : 年アラームイネーブルレジスタ (カレンダーカウントモード時)

Base address: RTC = 0x4004_4000

Offset address: 0x1E

Bit position:	7	6	5	4	3	2	1	0
Bit field:	ENB	—	—	—	—	—	—	—

Value after reset: x x x x x x x x

ビット	シンボル	機能	R/W
6:0	—	読み出し値は不定です。書く場合、0 としてください。	R/W
7	ENB	ENB 0: このレジスタ値と RYRCNT カウンタ値との比較を行わない 1: このレジスタ値と RYRCNT カウンタ値との比較を行う	R/W

本レジスタは、低消費電力クロックモードでは使用されません。

RYRAREN レジスタは、ENB ビットが 1 のとき、RYRAR レジスタ値が RYRCNT カウンタ値と比較されます。以下のアラームレジスタのうち、ENB ビットが 1 になっているものだけが、対応するカウンタと比較されます。

- RSECAR
- RMINAR
- RHRAR
- RWKAR
- RDAYAR
- RMONAR
- RYRAREN

すべての各値が一致する場合、RTC_ALM 割り込みに対応する IR フラグは 1 になります。このレジスタは、RTC ソフトウェアリセットによって 0x00 になります。

22.2.19 BCNTnAER : バイナリカウンタ n アラームイネーブルレジスタ (n = 0, 1) (バイナリカウントモード時)

Base address: RTC = 0x4004_4000

Offset address: 0x18 + 0x02 × n

Bit position:	7	6	5	4	3	2	1	0
Bit field:	ENB[7:0]							

Value after reset: x x x x x x x x

ビット	シンボル	機能	R/W
7:0	ENB[7:0]	32 ビットバイナリカウンタに対応するアラーム許可設定	R/W

本レジスタは、低消費電力クロックモードでは使用されません。

BCNTnAER レジスタは、32 ビットバイナリカウンタに対応するアラーム許可 (BCNTAER) 設定用の読み出し／書き込み可能なレジスタです。BCNT3AER は BCNTAER.ENB[31:24]ビットに、BCNT2AER は BCNTAER.ENB[23:16]ビットに、BCNT1AER は BCNTAER.ENB[15:8]ビットに、BCNT0AER は BCNTAER.ENB[7:0]ビットに割り当てられます。BCNTAER.ENB[31:0]ビットのうち、1 になっているビットに対応するバイナリカウンタ (BCNT[31:0]) が、バイナリアラームレジスタ (BCNTAR) と比較されて、すべてが一致すると、RTC_ALM 割り込みに対応した IR フラグが 1 になります。このレジスタは、RTC ソフトウェアリセットによって 0x00 になります。

22.2.20 BCNT2AER : バイナリカウンタ 2 アラームイネーブルレジスタ (バイナリカウンタモード時)

Base address: RTC = 0x4004_4000

Offset address: 0x1C

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	ENB[7:0]							
Value after reset:	0	0	0	0	0	0	0	0	x	x	x	x	x	x	x	x

ビット	シンボル	機能	R/W
7:0	ENB[7:0]	32 ビットバイナリカウンタに対応するアラーム許可設定	R/W
15:8	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

本レジスタは、低消費電力クロックモードでは使用されません。

BCNT2AER レジスタは、32 ビットバイナリカウンタに対応するアラーム許可 (BCNTAER) 設定用の読み出し／書き込み可能なレジスタです。BCNT3AER は BCNTAER.ENB[31:24]ビットに、BCNT2AER は BCNTAER.ENB[23:16]ビットに、BCNT1AER は BCNTAER.ENB[15:8]ビットに、BCNT0AER は BCNTAER.ENB[7:0]ビットに割り当てられます。BCNTAER.ENB[31:0]ビットのうち、1 になっているビットに対応するバイナリカウンタ (BCNT[31:0]) が、バイナリアラームレジスタ (BCNTAR) と比較されて、すべてが一致すると、RTC_ALM 割り込みに対応した IR フラグが 1 になります。このレジスタは、RTC ソフトウェアリセットによって 0x00 になります。

22.2.21 BCNT3AER : バイナリカウンタ 3 アラームイネーブルレジスタ (バイナリカウンタモード時)

Base address: RTC = 0x4004_4000

Offset address: 0x1E

Bit position:	7	6	5	4	3	2	1	0
Bit field:	ENB[7:0]							
Value after reset:	x	x	x	x	x	x	x	x

ビット	シンボル	機能	R/W
7:0	ENB[7:0]	32 ビットバイナリカウンタに対応するアラーム許可設定	R/W

本レジスタは、低消費電力クロックモードでは使用されません。

BCNT3AER レジスタは、32 ビットバイナリカウンタに対応するアラーム許可 (BCNTAER) 設定用の読み出し／書き込み可能なレジスタです。BCNT3AER は BCNTAER.ENB[31:24]ビットに、BCNT2AER は BCNTAER.ENB[23:16]ビットに、BCNT1AER は BCNTAER.ENB[15:8]ビットに、BCNT0AER は

BCNTAER.ENB[7:0]ビットに割り当てられます。BCNTAER.ENB[31:0]ビットのうち、1 になっているビットに対応するバイナリカウンタ (BCNT[31:0]) が、バイナリアラームレジスタ (BCNTAR) と比較されて、すべてが一致すると、RTC_ALM 割り込みに対応した IR フラグが 1 になります。このレジスタは、RTC ソフトウェアリセットによって 0x00 になります。

22.2.22 RCR1 : RTC コントロールレジスタ 1

Base address: RTC = 0x4004_4000

Offset address: 0x22

Bit position:	7	6	5	4	3	2	1	0
Bit field:	PES[3:0]				RTCOS	PIE	CIE	AIE
Value after reset:	x	x	x	x	0	x	0	x

ビット	シンボル	機能	R/W
0	AIE	アラーム割り込み許可 0: アラーム割り込み要求を禁止 1: アラーム割り込み要求を許可 ^(注2)	R/W
1	CIE	桁上げ割り込み許可 0: 桁上げ割り込み要求を禁止 1: 桁上げ割り込み要求を許可	R/W
2	PIE	周期割り込み許可 0: 周期割り込み要求を禁止 1: 周期割り込み要求を許可	R/W
3	RTCOS	RTCOUT 出力選択 0: RTCOUT は 1 Hz を出力 1: RTCOUT は 64 Hz を出力	R/W
7:4	PES[3:0]	周期割り込み選択 0x6: 1/256 秒ごとに周期割り込みが発生 ^{(注1)(注3)} 0x7: 1/128 秒ごとに周期割り込みが発生 ^(注3) 0x8: 1/64 秒ごとに周期割り込みが発生 ^(注3) 0x9: 1/32 秒ごとに周期割り込みが発生 0xA: 1/16 秒ごとに周期割り込みが発生 0xB: 1/8 秒ごとに周期割り込みが発生 0xC: 1/4 秒ごとに周期割り込みが発生 0xD: 1/2 秒ごとに周期割り込みが発生 0xE: 1 秒ごとに周期割り込みが発生 0xF: 2 秒ごとに周期割り込みが発生 その他: 上記以外は、周期割り込みを発生しない	R/W

注 1. PES[3:0] = 0x6 のときに LOCO が選択されると (RCR4.RCKSEL = 1)、1/128 秒ごとに周期割り込みが発生します。

注 2. RTC が低消費電力クロックモードの場合、このビットを 0 にしてください。

注 3. RTC が低消費電力クロックモードの場合、サポートしていません。RTC がこの設定の場合、周期割り込みは発生しません。

RCR1 レジスタは、カレンダーカウントモードとバイナリカウントモードの 2 つの動作モード共通で使用します。AIE、PIE、および PES[3:0] ビットは、カウントソースに同期して更新されます。RCR1 レジスタを書き換えた場合は、全ビットが更新されたことを確認してから次の処理を実行してください。

AIE ビット (アラーム割り込み許可)

AIE ビットはアラーム割り込み要求を許可または禁止します。

CIE ビット (桁上げ割り込み許可)

CIE ビットは RSECCNT/BCNT0 カウンタへの桁上げが生じたとき、または 64 Hz カウンタ (R64CNT) の読み出し中に 64 Hz カウンタへの桁上げが生じたときの割り込み要求を許可または禁止します。

PIE ビット (周期割り込み許可)

PIE ビットは周期割り込み要求を許可または禁止します。

RTCOS ビット (RTCOUT 出力選択)

RTCOS ビットは RTCOUT の出力周期を選択します。RTCOS ビットは、カウント動作停止 (RCR2.START = 0)、かつ RTCOUT 出力禁止 (RCR2.RTCOE = 0) のときに書き換えてください。RTCOUT を外部端子に出力する場合は、RCR2.RTCOE ビットで出力を許可にする必要があります。

PES[3:0] ビット (周期割り込み選択)

PES[3:0] ビットは周期割り込みの周期を設定します。本ビットで設定した周期に応じて周期割り込みが発生します。

22.2.23 RCR2 : RTC コントロールレジスタ 2 (カレンダーカウントモード時)

Base address: RTC = 0x4004_4000

Offset address: 0x24

Bit position:	7	6	5	4	3	2	1	0
Bit field:	CNTMD	HR24	AADJP	AADJE	RTCOE	ADJ30	RESET	START
Value after reset:	x	x	x	x	0	0	0	x

ビット	シンボル	機能	R/W
0	START ^(注3)	スタート 0: プリスケアラと時計カウンタは停止 1: プリスケアラと時計カウンタは通常動作	R/W
1	RESET	RTC ソフトウェアリセット 0: 書き込み時: 書き込みは無効 読み出し時: 通常の時計動作中または RTC ソフトウェアリセット完了 1: 書き込み時: RTC ソフトウェアリセットに対してプリスケアラと対象レジスタを初期化 ^(注1) 読み出し時: RTC ソフトウェアリセット処理中	R/W
2	ADJ30 ^(注4)	30 秒調整 0: 書き込み時: 無効 (0 の書き込みは影響なし) 読み出し時: 通常の時計動作中または 30 秒調整が完了 1: 書き込み時: 30 秒調整を実行 読み出し時: 30 秒調整処理中	R/W
3	RTCOE	RTCOUT 出力許可 0: RTCOUT 出力を禁止 1: RTCOUT 出力を許可	R/W
4	AADJE	自動補正有効 ^{(注2)(注5)} 0: 自動補正は無効 1: 自動補正は有効	R/W
5	AADJP	自動補正周期選択 ^{(注2)(注5)} 0: 通常動作モードでは、1 分ごとにプリスケアラのカウント値に対して RADJ.ADJ[5:0] ビットの設定値を調整。低消費電力クロックモードでは、1 日ごとに 64 Hz カウンタのカウント値に対して RADJ.ADJ[5:0] ビットの設定値を調整 1: 通常動作モードでは、10 秒ごとにプリスケアラのカウント値に対して RADJ.ADJ[5:0] ビットの設定値を調整。低消費電力クロックモードでは、1 時間ごとに 64 Hz カウンタのカウント値に対して RADJ.ADJ[5:0] ビットの設定値を調整	R/W
6	HR24	時間モード ^(注5) 0: RTC は 12 時間モードで動作 1: RTC は 24 時間モードで動作	R/W
7	CNTMD	カウントモード選択 ^(注6) 0: カレンダーカウントモード 1: バイナリカウントモード	R/W

注 1. R64CNT, RSECAR, RMINAR, RHRAR, RWKAR, RDAYAR, RMONAR, RYRAR, RYRAREN, RADJ, RMINCPn, RHRCpN, RDAYCPn, RMONCPn, RCR2.ADJ30, RCR2.AADJE, RCR2.AADJP

注 2. LOCO が選択される場合、このビットの設定は無効です。

注 3. 通常動作モードでのみ、プリスケアラは動作します。低消費電力クロックモードでは、プリスケアラは動作しません。

注 4. RTC が低消費電力クロックモードの場合、このビットを 0 にしてください。

注 5. このビットを書き換えた場合、値が書き換わったことを確認してから次の処理を実施してください。レジスタの書き込み/読み出しの注意事項については「[22.6.5. レジスタの書き込み/読み出し時の注意事項](#)」を参照してください。

注 6. このビットを書き換えた場合、値が書き換わったことを確認してから次の処理を実施してください。

RCCR2 レジスタは、時間モード、自動補正機能、RTCCOUT 出力許可、30 秒調整、RTC ソフトウェアリセット、およびカウント動作の制御に関するレジスタです。

START ビット (スタート)

START ビットはプリスケアラおよびカウンタ (時計) の停止または動作を制御します。このビットはカウントソースの次のサイクルに同期して更新されます。START ビットを書き換えた場合は、このビットが更新されたことを確認してから次の処理を実行してください。

RESET ビット (RTC ソフトウェアリセット)

RESET ビットはプリスケアラと RTC ソフトウェアリセット対象レジスタを初期化します。このビットに 1 を書くと、カウントソースに同期して初期化が始まります。初期化が完了すると、RESET ビットは自動的に 0 になります。このビットが 0 になったことを確認してから次の処理を実行してください。

ADJ30 ビット (30 秒調整)

ADJ30 ビットは 30 秒調整を行います。

ADJ30 ビットに 1 を書くと、RSECCNT カウンタ値が 30 秒未満の場合は 00 秒に切り捨てられ、30 秒以上の場合は 1 分に切り上げられます。

30 秒調整は、カウントソースに同期して行われます。ADJ30 ビットに 1 を書いた場合、30 秒調整が完了すると、このビットは自動的に 0 になります。ADJ30 ビットに 1 を書いた場合は、このビットが 0 になったことを確認してから次の処理を実行してください。30 秒調整を実行すると、プリスケアラと R64CNT カウンタもリセットされます。ADJ30 ビットは RTC ソフトウェアリセットによって 0 になります。

RTCOE ビット (RTCCOUT 出力許可)

RTCOE ビットは RTCCOUT 端子からの 1 Hz/64 Hz クロック信号出力を許可します。

RTCOE ビット値を変更する前に、START ビットでカウント動作を停止させてください。カウント動作の停止 (START ビットへの 0 の書き込み) と RTCOE ビット値の変更は、同時に行わないでください。

RTCCOUT を外部端子から出力する場合は、RTCOE ビットで出力を許可にするとともに、ポート制御を有効にしてください。

AADJE ビット (自動補正有効)

AADJE ビットは自動補正機能の有効または無効を制御します。

AADJE ビット値を変更する前に、プラスマイナスビット (RADJ.PMADJ[1:0]) を 00b (補正を行わない) にしてください。

AADJE ビットは RTC ソフトウェアリセットによって 0 になります。

AADJP ビット (自動補正周期選択)

AADJP ビットは自動補正の周期を選択します。

AADJP ビット値を変更する前に、プラスマイナスビット (RADJ.PMADJ[1:0]) を 00b (補正を行わない) にしてください。

AADJP ビットは RTC ソフトウェアリセットによって 0 になります。

HR24 ビット (時間モード)

HR24 ビットは RTC を 12 時間モードと 24 時間モードのどちらで動作させるかを指定します。

HR24 ビット値を変更する前に、START ビットでカウント動作を停止させてください。カウント動作の停止 (START ビットへの 0 の書き込み) と HR24 ビット値の変更は、同時に行わないでください。

CNTMD ビット (カウントモード選択)

CNTMD ビットは、2 つの動作モード時に、RTC をカレンダーカウントモードで動作させるか、バイナリカウントモードで動作させるかを指定します。

カウントモードを設定した場合は、RTC ソフトウェアリセットを実行し、初期設定からやり直してください。本ビットは、カウントソースに同期して更新されます。ただし、カウントモードが切り替わるのは、RTC ソフトウェアリセット後のみにになります。(ビットは RTC リセット前に切り替わりますが、モードは RTC リセット後に切り替わります。)

初期設定の詳細は、「[22.3.1. 電源投入後のレジスタ初期設定の概要](#)」を参照してください。

22.2.24 RCR2 : RTC コントロールレジスタ 2 (バイナリカウントモード時)

Base address: RTC = 0x4004_4000

Offset address: 0x24

Bit position:	7	6	5	4	3	2	1	0
Bit field:	CNTM D	—	AADJ P	AADJ E	RTCO E	—	RESE T	START
Value after reset:	x	x	x	x	0	0	0	x

ビット	シンボル	機能	R/W
0	START ^(注3)	スタート 0: 32 ビットバイナリカウンタ、64 Hz カウンタ、およびプリスケアラは停止 1: 32 ビットバイナリカウンタ、64 Hz カウンタ、およびプリスケアラは動作	R/W
1	RESET	RTC ソフトウェアリセット 0: [書き込み時] 書き込みは無効 [読み出し時] 通常の時計動作中または RTC ソフトウェアリセット完了 1: [書き込み時] プリスケアラおよび RTC ソフトウェアリセット対象レジスタ ^(注1) を初期化 [読み出し時] RTC ソフトウェアリセット処理中	R/W
2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
3	RTCOE	RTCOUT 出力許可 0: RTCOUT 出力を禁止 1: RTCOUT 出力を許可	R/W
4	AADJE	自動補正有効 ^{(注2)(注4)} 0: 自動補正は無効 1: 自動補正は有効	R/W
5	AADJP	自動補正周期選択 ^{(注2)(注4)} 0: 通常動作モードでは、32 秒ごとにプリスケアラのカウント値に対して RADJ.ADJ[5:0]ビット値を加減算。低消費電力クロックモードでは、8192 秒ごとに 64 Hz カウンタのカウント値に対して RADJ.ADJ[5:0]ビット値を加減算 1: 通常動作モードでは、8 秒ごとにプリスケアラのカウント値に対して RADJ.ADJ[5:0]ビット値を加減算。低消費電力クロックモードでは、2048 秒ごとに 64 Hz カウンタのカウント値に対して RADJ.ADJ[5:0]ビット値を加減算	R/W
6	—	読み出し値は不定です。書く場合、0 としてください。	R/W
7	CNTMD	カウントモード選択 ^(注5) 0: カレンダーカウントモード 1: バイナリカウントモード	R/W

注 1. R64CNT, BCNTnAR, BCNTnAER, RADJ, RCR2.ADJ30, RCR2.AADJE, RCR2.AADJP

注 2. LOCO が選択される場合、このビットの設定は無効です。

注 3. 通常動作モードでのみ、プリスケアラは動作します。低消費電力クロックモードでは、プリスケアラは動作しません。

注 4. このビットを書き換えた場合、値が書き変わったことを確認してから次の処理を実施してください。レジスタの書き込み/読み出しの注意事項については「[22.6.5. レジスタの書き込み/読み出し時の注意事項](#)」を参照してください。

注 5. このビットを書き換えた場合、値が書き変わったことを確認してから次の処理を実施してください。

バイナリカウントモードにおける RCR2 レジスタは、自動補正機能、RTCOUT 出力許可、RTC ソフトウェアリセット、およびカウントモード制御に関連するレジスタです。

START ビット (スタート)

START ビットはプリスケアラおよびカウンタ (時計) の停止または動作を制御します。START ビットは、カウントソースに同期して更新されます。START ビットを書き換えた場合は、このビットが更新されたことを確認してから次の処理を実行してください。

RESET ビット (RTC ソフトウェアリセット)

RESET ビットはプリスケアラと RTC ソフトウェアリセット対象レジスタを初期化します。RESET ビットに 1 を書くと、カウントソースに同期して初期化が始まります。初期化が完了すると、RESET ビットは自動的に 0 になります。RESET ビットに 1 を書いた場合は、このビットが 0 になったことを確認してから次の処理を実行してください。

RTC OE ビット (RTCCOUT 出力許可)

RTC OE ビットは RTCCOUT 端子からの 1 Hz/64 Hz クロック信号出力を許可します。

RTC OE ビット値を変更する前に、START ビットでカウント動作を停止させてください。カウント動作の停止 (START ビットへの 0 の書き込み) と RTC OE ビット値の変更は、同時に行わないでください。RTCCOUT 信号を外部端子から出力する場合は、このビットを許可にするとともに、ポート制御を有効にしてください。

AADJE ビット (自動補正有効)

AADJE ビットは自動補正機能の有効または無効を制御します。

AADJE ビット値を変更する前に、プラスマイナスビット (RADJ.PMADJ[1:0]) を 00b (補正を行わない) にしてください。AADJE ビットは RTC ソフトウェアリセットによって 0 になります。

AADJP ビット (自動補正周期選択)

AADJP ビットは自動補正の周期を選択します。

バイナリカウントモードでは、32 秒ごとまたは 8 秒ごとの補正周期を選択できます。

AADJP ビット値を変更する前に、プラスマイナスビット (RADJ.PMADJ[1:0]) を 00b (補正を行わない) にしてください。AADJP ビットは RTC ソフトウェアリセットによって 0 になります。

CNTMD ビット (カウントモード選択)

CNTMD ビットは、2 つの動作モード時に、RTC をカレンダーカウントモードで動作させるか、バイナリカウントモードで動作させるかを指定します。

カウントモードを設定した場合は、RTC ソフトウェアリセットを実行し、初期設定からやり直してください。本ビットは、カウントソースに同期して更新されます。ただし、カウントモードが切り替わるのは、RTC ソフトウェアリセット後のみにります。(ビットは RTC リセット前に切り替わりますが、モードは RTC リセット後に切り替わります。)

初期設定の詳細は、「[22.3.1. 電源投入後のレジスタ初期設定の概要](#)」を参照してください。

22.2.25 RCR4 : RTC コントロールレジスタ 4

Base address: RTC = 0x4004_4000

Offset address: 0x28

Bit position:	7	6	5	4	3	2	1	0
Bit field:	ROPS EL	—	—	—	—	—	—	RCKS EL
Value after reset:	x	0	0	0	0	0	0	x

ビット	シンボル	機能	R/W
0	RCKSEL	通常動作モードにおけるカウントソース設定 0: SOSC クロックを選択 1: LOCO クロックを選択	R/W
6:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	ROPSEL	RTC 動作モード選択 0: 通常動作モードを選択 1: 低消費電力クロックモードを選択	R/W

RCR4 レジスタは、RTC 動作モードとカウントソースを選択するために使用されます。RCR4 レジスタは、カレンダーカウントモードとバイナリカウントモード共通で使用します。

RCKSEL ビット (通常動作モードにおけるカウントソース設定)

RCKSEL ビットは、カウントソースをサブクロック発振器と LOCO から選択します。

RCKSEL ビットは通常動作モードでのみ使用されます。RCKSEL ビットを 0 に設定すると、サブクロック発振器でカウントされます。RCKSEL ビットを 1 に設定すると、LOCO でカウントされます。

カウントソースの設定の詳細は、「[22.3.1. 電源投入後のレジスタ初期設定の概要](#)」と「[22.3.2. 動作モード、クロックおよびカウントモードの設定手順](#)」を参照してください。カウントソースは、電源投入時、RTC レジスタの初期設定前に一度だけ選択してください。

ROPSEL ビット (RTC 動作モード選択)

ROPSEL ビットを 0 に設定すると、RTC の動作モードは通常動作モードに設定されます。このビットを 1 に設定すると、RTC の動作モードは低消費電力クロックモードに設定されます。

22.2.26 RFRL : 周波数レジスタ L

Base address: RTC = 0x4004_4000

Offset address: 0x2C

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	RFC[15:0]															
Value after reset:	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x

ビット	シンボル	機能	R/W
15:0	RFC[15:0]	周波数比較値 LOCO 使用時は、このレジスタに 0x00FF を書いてください。	R/W

RFRL レジスタは、通常動作モードでは、LOCO 選択時のプリスケアラを制御するレジスタです。

RTC の時計カウンタは、128 Hz クロック信号を基本クロックとして動作します。そのため、LOCO を選択した場合、プリスケアラで LOCO が分周されて 128 Hz クロック信号が生成されます。RFC[15:0] ビットには、LOCO 周波数から 128 Hz クロックを生成するための周波数比較値を設定します。コールドスタート後、RFC[15:0]へ書き込む前に、RFRH に 0x0000 を書き込んでください。

周波数比較値の設定可能範囲は、0x0007~0x01FF です。この範囲にない値が設定されると、RTC は正常に動作しません。このレジスタへ書き込む際は、必ず事前に RCR2.START ビットでカウント動作を停止させてください。周辺モジュールクロックと LOCO の動作周波数は、「周辺モジュールクロック ≥ LOCO」となるようにしてください。

周波数比較値の計算方法:

$$\text{RFC}[15:0] = (\text{LOCO クロック周波数}) / 128 - 1$$

LOCO 周波数が 32.768 kHz の時、RFRL レジスタの値は 0x00FF になります。

22.2.27 RFRH : 周波数レジスタ H

Base address: RTC = 0x4004_4000

Offset address: 0x2A

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	RFC16
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	x

ビット	シンボル	機能	R/W
0	RFC16	コールドスタート後、RFRL レジスタに書き込む前に 0 を書いてください	R/W
15:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

コールドスタート後、RFC[15:0]へ書き込む前に、RFRH に 0x0000 を書き込んでください。

22.2.28 RADJ : 時間誤差補正レジスタ

Base address: RTC = 0x4004_4000

Offset address: 0x2E

Bit position:	7	6	5	4	3	2	1	0
Bit field:	PMADJ[1:0]		ADJ[5:0]					

Value after reset: x x x x x x x x

ビット	シンボル	機能	R/W
5:0	ADJ[5:0]	補正值 通常動作モードでは、プリスケアラの補正值を設定する 低消費電力クロックモードでは、64 Hz カウンタの補正值を設定する	R/W
7:6	PMADJ[1:0]	プラスマイナス 0 0: 補正しない 0 1: 通常動作モードでは、プリスケアラに対して値を加算して補正する 低消費電力クロックモードでは、64 Hz カウンタに対して値を加算して補正する 1 0: 通常動作モードでは、プリスケアラに対して値を減算して補正する 低消費電力クロックモードでは、64 Hz カウンタに対して値を減算して補正する 1 1: 設定禁止	R/W

RADJ レジスタは、カレンダーカウントモードとバイナリカウントモード共通で使用します。プリスケアラまたは 64 Hz カウンタに対して、値を加算または減算することによって補正されます。自動補正有効ビット (RCR2.AADJE) が 0 の場合、RADJ レジスタへの書き込み時に補正が行われます。RCR2.AADJE ビットが 1 の場合、自動補正周期選択ビット (RCR2.AADJP) で設定した間隔で補正が行われます。

ソフトウェア設定による補正（自動補正が無効）では、レジスタの設定後、カウントソースの 320 サイクル中に次の補正值を設定すると、現在の補正值の設定が無効となる場合があります。連続して補正を行う場合は、レジスタの設定後、カウントソースで 320 サイクル以上待ってから次の補正值を設定してください。

RADJ レジスタは、カウントソースに同期して更新されます。RADJ レジスタを書き換えた場合は、全ビットの値が更新されたことを確認してから次の処理を実行してください。このレジスタは、RTC ソフトウェアリセットによって 0x00 になります。サブクロック発振器を選択した場合にのみ、本レジスタの設定が有効になります。LOCO を選択した場合、補正は行われません。

ADJ[5:0]ビット（補正值）

ADJ[5:0]ビットはプリスケアラに対する補正值（サブクロックのサイクル数）を設定します。

PMADJ[1:0]ビット（プラスマイナス）

ADJ[5:0]ビットで設定した誤差補正值に従って、PMADJ[1:0]ビットは時計を進めるか、遅らせるかを選択します。

22.3 動作説明

22.3.1 電源投入後のレジスタ初期設定の概要

電源投入後は、動作モード、クロック設定、カウントモード設定、時間誤差補正、時刻設定、アラーム、および割り込みに対して、初期設定を行ってください。





図 22.2 電源投入後の初期設定の概要

22.3.2 動作モード、クロックおよびカウントモードの設定手順

図 22.3 に動作モード、クロックおよびカウントモードの設定手順を示します。



注 1. START ビットを 0 にすると同時にカウントモードを設定する場合、本手順を省略できます。RCR2.CNTMD ビットには、カウントモード設定に対応する値を書き込んでください。

注 2. 低消費電力クロックモードの場合、RCR4.RCKSEL ビットの設定は不要です。

図 22.3 クロックおよびカウントモードの設定手順

22.3.3 時刻の設定

図 22.4 に時刻の設定手順を示します。




図 22.4 時刻の設定

22.3.4 30 秒調整

低消費電力クロックモードでは、30 秒調整をサポートしていません。

図 22.5 に 30 秒調整の実行手順を示します。





図 22.5 30 秒調整の実行


22.3.5 64 Hz カウンタと時刻の読み出し

図 22.6 に 64 Hz カウンタと時刻の読み出し手順を示します。

(a) 割り込みを使用しないで時刻を読み出す方法



(b) 割り込みを使用して時刻を読み出す方法



注 1. 必要に応じて割り込みを禁止してください。

図 22.6 64 Hz カウンタと時刻の読み出し手順

64 Hz カウンタと時刻の読み出し中に桁上げが生じると、正しい時刻が得られないため、再度読み出す必要があります。割り込みを使用しないで時刻を読み出す場合の手順を図 22.6 の (a) に、桁上げ割り込みを使用する場合の手順を (b) に示します。通常は、プログラムを簡潔にするため、割り込みを使用しない方法 (a) を推奨します。

低消費電力モードでは、方法 (a) のみを使用可能です。

22.3.6 アラーム機能

低消費電力クロックモードでは、アラーム機能をサポートしていません。

図 22.7 にアラーム機能の使用手順を示します。




図 22.7 アラーム機能の使用手順

カレンダーカウントモードでは、年、月、日、曜日、時、分、秒のいずれか1つ、またはこれらの任意の組み合わせで、アラームを発生させることができます。アラーム設定をする各アラームレジスタの ENB ビットに1を書き込み、下位ビットにアラーム時刻を設定します。アラームの対象外のレジスタは ENB ビットに0を書き込みます。

バイナリカウントモードでは、32ビットの任意ビットの組み合わせでアラームを発生させることができます。アラームの対象とするビットに対応するアラームイネーブルレジスタの ENB ビットに1を書き込み、アラームレジスタにアラーム時刻を設定します。アラームの対象外とするビットに対しては、アラームイネーブルレジスタ(注1)の ENB ビットに0を書き込みます。

ENB[31:0]ビットのうち、1になっているビットに対応するバイナリカウンタ (BCNT[31:0]) が、バイナリアラームレジスタ(注1)と比較されて、すべてが一致すると、RTC_ALM 割り込みに対応した IR フラグが1になり、割り込み保留セット/保留クリアレジスタが1になります。アラームの検出は、RTC_ALM 割り込みに対応した割り込み保留セットレジスタを読み出すことで確認できますが、通常は割り込みで行うことを推奨します。

RTC_ALM 割り込みに対応した割り込みセットイネーブルレジスタが1になっている場合、アラームイベント発生時にアラーム割り込みが発生し、アラームの検出が可能になります。

RTC_ALM 割り込みに対応した IELSRn.IR フラグは、0を書き込むと0になります。割り込みを許可した場合、割り込みハンドラの終了後、RTC_ALM 割り込みに対応した割り込み保留セット/保留クリアレジスタが自動的にクリアされます。割り込みを禁止した場合は、RTC_ALM 割り込みに対応した割り込み保留クリアレジスタに1を書き込むと、レジスタはクリアされます。

低消費電力状態のときにカウンタとアラーム時刻が一致すると、MCU は低消費電力状態から復帰します。

注 1. ENB ビットのうち 1 になっている各ビットに対し、以下のレジスタのうちアラームレジスタの対応する位置の値とカウンタレジスタのカウント値の対応する各ビットが比較されます。

カウンタレジスタ：RSECCNT, RMINCNT, RHRCNT, RWKCNT, RDAYCNT, RMONCNT, RYRCNT

アラームレジスタ：RSECAR, RMINAR, RHRAR, RWKAR, RDAYAR, RMONAR, RYRAREN

22.3.7 アラーム割り込み禁止手順

図 22.8 に、許可状態のアラーム割り込み要求を禁止する手順を示します。




図 22.8 アラーム割り込み要求の禁止手順

22.3.8 時間誤差補正機能

時間誤差補正機能は、サブクロック発振器による発振精度の変動に起因した、時計の誤差（遅れ／進み）を補正するために使用します。通常動作モードでは、サブクロック発振器を選択した場合、サブクロック発振器の 32768 サイクルが 1 秒の動作に相当するため、サブクロック発振器の周波数が高いと時計が進み、低いと時計が遅れます。低消費電力クロックモードでは、128 Hz クロックの 128 サイクルが 1 秒の動作に相当するため、128 Hz クロックの周波数が高いと時計が進み、低いと時計が遅れます。

時間誤差補正機能には以下の種類があります。

- 自動補正
- ソフトウェアによる補正

自動補正またはソフトウェアによる補正は、RCR2.AADJE ビットで選択してください。

低消費電力クロックモードでは、ソフトウェアによる補正をサポートしていません。

22.3.8.1 自動補正

RCR2.AADJE ビットを 1 にすると、自動補正が有効になります。

通常動作モード時、自動補正機能では、RCR2.AADJE ビットで選択した補正周期ごとに、プリスケアラでカウントした値に対して RADJ レジスタ値を加算または減算します。

(1) 例 1 : サブクロック発振器が 32.769 kHz で動作している場合

補正方法

サブクロック発振器が 32.769 kHz で動作している場合、32769 クロックサイクルごとに 1 秒経過します。RTC は、32768 クロックサイクルを 1 秒として動作するため、1 秒ごとに 1 クロックサイクル分時計が進みます。時計は、1 分当たり 60 クロックサイクルのペースで早くなるため、1 分ごとに 60 クロックサイクルだけ遅らせる方法で補正が可能です。

レジスタ設定値 : (RCR2.CNTMD = 0 の場合)

- RCR2.AADJP = 0 (1 分ごとに補正)
- RADJ.PMADJ[1:0] = 10b (プリスケアラに対して値を減算して補正)
- RADJ.ADJ[5:0] = 60 (0x3C)

(2) 例 2 : サブクロック発振器が 32.766 kHz で動作している場合

補正方法

サブクロック発振器が 32.766 kHz で動作している場合、32766 クロックサイクルごとに 1 秒経過します。RTC は、32768 クロックサイクルを 1 秒として動作するため、1 秒ごとに 2 クロックサイクル分時計が遅れます。時計は、10 秒当たり 20 クロックサイクルのペースで遅くなるため、10 秒ごとに 20 クロックサイクル分時計を進める方法で補正が可能です。

レジスタ設定値 : (RCR2.CNTMD = 0 の場合)

- RCR2.AADJP = 1 (10 秒ごとに補正)
- RADJ.PMADJ[1:0] = 01b (プリスケアラに対して値を加算して補正)
- RADJ.ADJ[5:0] = 20 (0x14)

(3) 例 3 : サブクロック発振器が 32.764 kHz で動作している場合

補正方法

サブクロック発振器が 32.764 kHz で動作している場合、32764 クロックサイクルで 1 秒経過します。RTC は、32768 クロックサイクルを 1 秒として動作するため、時計は 1 秒間に 4 クロックサイクル分遅れます。8 秒間では 32 クロックサイクル分遅れるため、8 秒ごとに 32 クロックサイクル分時計を進めることで補正が可能です。

レジスタ設定値 : (RCR2.CNTMD = 1 の場合)

- RCR2.AADJP = 1 (8 秒ごとに補正)
- RADJ.PMADJ[1:0] = 01b (プリスケアラに対して値を加算して補正)
- RADJ.ADJ[5:0] = 32 (0x20)

低消費電力クロックモード時、自動補正機能では、RCR2.AADJE ビットで選択した補正周期ごとに、64 Hz カウンタでカウントした値に対して RADJ レジスタ値を加算または減算します。

(4) 例 4 : サブクロック発振器が 32.769 kHz で動作している場合

補正方法

128 Hz クロックは、サブクロックから 256 分周比で分周して生成します。サブクロック発振器が 32.769 kHz で動作している場合、32,769 サブクロックサイクルごとに 1 秒経過するので、32769/256 カウントソースサイクルです。RTC は、32768/256 クロックサイクルで動作するように設計されているため、1 秒ごとに 1/256 クロックサイクル分時計が進みます。時計は、1 時間当たり $(1/256) \times 3600$ クロックサイクルのペースで早くなるため、1 時間ごとに $(1/256) \times 3600 = 14$ クロックサイクル分時計を遅らせる方法で補正が可能です。

レジスタ設定値 : (RCR2.CNTMD = 0 の場合)

- RCR2.AADJP = 1 (1 時間ごとに補正)

- $\text{RADJ.PMADJ}[1:0] = 10b$ (64 Hz カウンタに対して値を減算して補正)
- $\text{RADJ.ADJ}[5:0] = 14$ (0x0E)

(5) 例 5 : サブクロック発振器が 32.764 kHz で動作している場合

補正方法

128 Hz クロックは、サブクロックから 256 分周比で分周して生成します。サブクロック発振器が 32.764 kHz で動作している場合、32,764 サブクロックサイクルごとに 1 秒経過するので、 $32764/256$ カウントソースサイクルです。RTC は、 $32768/256$ クロックサイクルを 1 秒として動作するため、時計は 1 秒間に $4/256$ クロックサイクル分遅れます。2048 秒間では $4/256 \times 2048 = 32$ クロックサイクル遅れるため、2048 秒ごとに 32 クロックサイクル分時計を進める方法で補正が可能です。

レジスタ設定値 : (RCR2.CNTMD = 1 の場合)

- $\text{RCR2.AADJP} = 1$ (2048 秒ごとに補正)
- $\text{RADJ.PMADJ}[1:0] = 01b$ (64 Hz カウンタに対して値を加算して補正)
- $\text{RADJ.ADJ}[5:0] = 32$ (0x20)

22.3.8.2 ソフトウェアによる補正

RCR2.AADJE ビットを 0 にすると、ソフトウェアによる補正が有効になります。ソフトウェアによる補正では、RADJ レジスタへの書き込み命令を実行したタイミングで、プリスケアラでカウントした値に対し RADJ レジスタ値を加算または減算します。

(1) 例 1 : サブクロック発振器が 32.769 kHz で動作している場合

補正方法

サブクロック発振器が 32.769 kHz で動作している場合、32769 クロックサイクルごとに 1 秒経過します。RTC は、32768 クロックサイクルを 1 秒として動作するため、1 秒ごとに 1 クロックサイクル分時計が進みます。時計は、1 秒当たり 1 クロックサイクルのペースで早くなるため、1 秒ごとに 1 クロックサイクル分、時計を遅らせる方法で補正が可能です。

レジスタ設定値 : (RCR2.CNTMD = 0 の場合)

- $\text{RADJ.PMADJ}[1:0] = 10b$ (プリスケアラに対して値を減算して補正)
- $\text{RADJ.ADJ}[5:0] = 1$ (0x01)
この値を、1 秒の割り込みにつき 1 回、RADJ レジスタに書き込みます。

22.3.8.3 補正方法の変更手順

補正方法を変更する場合は、 $\text{RADJ.PMADJ}[1:0]$ ビットを 00b (補正を行わない) にした後、RCR2.AADJE ビットの値を変更してください。

ソフトウェアによる補正から自動補正へ切り替える場合

1. $\text{RADJ.PMADJ}[1:0]$ ビットを 00b (補正を行わない) にします。
2. RCR2.AADJE ビットを 1 (自動補正有効) にします。
3. RCR2.AADJP ビットで自動補正周期を選択します。
4. $\text{RADJ.PMADJ}[1:0]$ ビットに加算または減算を設定し、 $\text{RADJ.ADJ}[5:0]$ ビットに時間誤差補正值を設定します。

自動補正からソフトウェアによる補正へ切り替える場合

1. $\text{RADJ.PMADJ}[1:0]$ ビットを 00b (補正を行わない) にします。
2. RCR2.AADJE ビットを 0 (ソフトウェアによる補正を有効) にします。
3. 任意のタイミングで、 $\text{RADJ.PMADJ}[1:0]$ ビットに加算または減算を設定し、 $\text{RADJ.ADJ}[5:0]$ ビットに時間誤差補正值を設定することにより、補正を開始します。以降、RADJ レジスタに値を書き込むごとに時間補正が行われます。

22.3.8.4 補正の停止手順

補正機能を停止するには、RADJ.PMADJ[1:0]ビットを 00b（補正しない）にします。

22.4 割り込み要因

RTC には、表 22.3 に示すように、3 種類の割り込み要因があります。

表 22.3 RTC 割り込み要因

名称	割り込み要因
RTC_ALM	アラーム割り込み
RTC_PRD	周期割り込み
RTC_CUP	桁上げ割り込み

(1) アラーム割り込み (RTC_ALM)

この割り込みは、アラームレジスタと RTC カウンタの比較結果に基づいて発生します。詳細は、「22.3.6. アラーム機能」を参照してください。

低消費電力クロックモードでは、アラーム割り込みをサポートしていません。

アラームレジスタの設定値が時計カウンタと一致したとき、割り込みフラグが 1 になる可能性があるため、アラームレジスタの値を変更した後は、アラーム時刻の設定が確定されるまで待機して、IELSRn.IR フラグと、RTC_ALM 割り込みに対応する割り込み保留セットレジスタを再び 0 にクリアしてください。アラーム割り込みの割り込みフラグが 1 になった後、アラームレジスタと時計カウンタを不一致状態に戻すと、再び一致するかアラームレジスタの値の再設定を行うまでフラグは再び 1 になりません。




図 22.9 アラーム割り込み (RTC_ALM) のタイミング図

(2) 周期割り込み (RTC_PRD)

この割り込みは、2 秒、1 秒、1/2 秒、1/4 秒、1/8 秒、1/16 秒、1/32 秒、1/64 秒、1/128 秒、または 1/256 秒周期で発生します。RCR1.PES[3:0] ビットによって割り込み周期の選択が可能です。

注. 低消費電力クロックモードでは、1/64 秒、1/128 秒、または 1/256 秒周期で発生する割り込みをサポートしていません。

(3) 桁上げ割り込み (RTC_CUP)

この割り込みは、秒カウンタ／バイナリカウンタ 0 への桁上げが生じたとき、または 64 Hz カウンタの読み出し中に R64CNT カウンタへの桁上げが生じたときに発生します。

低消費電力クロックモードでは、桁上げ割り込みをサポートしていません。

図 22.10 に桁上げ割り込み (RTC_CUP) のタイミング図を示します。




図 22.10 桁上げ割り込み (RTC_CUP) のタイミング図

22.5 イベントリンク出力機能

RTC は、ELC 用の周期イベント出力 (RTC_PRD) のイベント信号を発生させることで、あらかじめ選択しておいた他のモジュールを動作させることが可能です。

注. 低消費電力クロックモードでは、イベントリンク出力機能をサポートしていません。そのため、低消費電力クロックモードでは、RTC の ELC リンク機能を無効にする必要があります。

RCR1.PES[3:0]ビットの設定により、2 秒、1 秒、1/2 秒、1/4 秒、1/8 秒、1/16 秒、1/32 秒、1/64 秒、1/128 秒、1/256 秒から選択した周期でイベントを出力します。

イベント発生を選択した直後のイベント発生周期は保証されません。

注. RTC からのイベントリンク機能を使用する場合は、必ず RTC の設定（初期化、時刻設定など）を行った後、ELC を設定してください。ELC の設定後に RTC を設定すると、意図しないイベント信号を出力する場合があります。

22.5.1 割り込み処理とイベントリンクの関係

RTC には、周期割り込みを許可または禁止するビットがあります。割り込み要因が発生すると、対応する割り込み許可ビットが許可の場合に、CPU に対して割り込み要求信号を出力します。

これに対して、イベントリンク出力信号は、対応する割り込み許可ビットの設定とは無関係に、割り込み要因が発生すると、ELC を介して他のモジュールにイベント信号として出力します。

注. ソフトウェアスタンバイモード中も、アラーム割り込みと周期割り込みの出力は可能ですが、ELC 用の周期イベント信号は出力しません。

22.6 使用上の注意事項

22.6.1 カウント動作時のレジスタ書き込みについて

カウント動作時（RCR2.START ビットが 1 のとき）は、以下のレジスタに書き込みを行わないでください。

- RSECCNT/BCNT0
- RMINCNT/BCNT1
- RHRCNT/BCNT2
- RDAYCNT
- RWKCNT/BCNT3
- RMONCNT

- RYRCNT
- RCR1.RTCOS
- RCR2.RTCOE
- RCR2.HR24
- RFRL

上記のレジスタのいずれかに書き込みを行う場合、カウントを停止してから書き込んでください。

22.6.2 周期割り込みの使用について

図 22.11 に周期割り込みの使用方法を示します。

周期割り込みの発生とその周期は、RCR1.PES[3:0]ビットの設定で変更できます。ただし、割り込みの生成にはプリスケアラ、R64CNT と RSECCNT/BCNT0 カウンタが使用されるため、RCR1.PES[3:0]ビットの設定直後は、割り込み発生周期が保証されません。

また、RCR2 レジスタ値を変更して、以下の動作を行うと、割り込み発生周期に影響を与えます。

- カウント動作の停止／動作／リセット
- RTC ソフトウェアリセット
- 30 秒調整

時間誤差補正機能を使用した場合、補正後の割り込み発生周期は、補正值に従って加算または減算されます。




図 22.11 周期割り込み機能の使用方法

22.6.3 RTCOUT (1 Hz/64 Hz) クロック出力について

RCR2 レジスタ値を変更して、カウント動作の停止／動作／リセット、RTC ソフトウェアリセットおよび 30 秒調整を行うと、RTCOUT (1 Hz/64 Hz) 出力周期に影響を与えます。時間誤差補正機能を使用した場合、補正後の RTCOUT (1 Hz/64 Hz) 出力周期は、補正值に従って加算または減算されます。

22.6.4 レジスタ設定後の低消費電力モードへの遷移について

RTC のレジスタへの書き込み中に低消費電力状態（ソフトウェアスタンバイモード）へ遷移すると、レジスタ値が破壊することがあります。レジスタの設定後は、設定が確定されたことを確認してから低消費電力状態へ遷移してください。

22.6.5 レジスタの書き込み／読み出し時の注意事項

- カウンタレジスタ（秒カウンタなど）へ書き込んだ後、そのカウンタレジスタを読み出す際は、「[22.3.5. 64 Hz カウンタと時刻の読み出し](#)」に示す手順に従ってください。
- カウントレジスタ、アラームレジスタ、年アラームイネーブルレジスタ、RCR2.AADJE、AADJP、HR24 ビット、RCR4 レジスタに書いた値は、書き込み後、4 回目の読み出しから反映されます。
- RCR1.CIE ビット、RCR1.RTCOS ビット、および RCR2.RTCOE ビットは、書き込み直後に書いた値を読み出すことができます。
- リセットあるいはソフトウェアスタンバイモードから復帰した後、カウンタの値を読み出す際は、時計が動作中（RCR2.START ビットが 1）の状態で 1/128 秒間待ってから読み出しを行ってください。
- リセット発生後、カウントソースクロックが 6 サイクル経過してから、RTC レジスタへ書き込んでください。
- LSMRWDIS.RTCRWDIS ビットが 1 の場合、書き込み、読み出しともできません。LSMRWDIS.RTCRWDIS ビットが 1 から 0 になったときは、SFR の読み出しの前にカウントソース 2 サイクル分の期間待ってください。LSMRWDIS.RTCRWDIS ビットの詳細については、「[10.2.13. LSMRWDIS : ロースピードモジュール R/W 禁止制御レジスタ](#)」を参照してください。

22.6.6 カウントモードの変更について

カウントモード（カレンダーカウントモード／バイナリカウントモード）を変更する場合は、RCR2.START ビットを 0 にしてカウント動作を停止させた後、初期設定からやり直してください。初期設定の詳細は、「[22.3.1. 電源投入後のレジスタ初期設定の概要](#)」を参照してください。


22.6.7 RTC を使用しない場合の初期化手順

RTC 内のレジスタは、リセットによって初期化されません。初期状態によっては、意図しない割り込み要求の発生やカウンタの動作によって、電力消費が多くなります。

RTC を使用しない場合、[図 22.12](#) に示す初期化手順に従って、レジスタを初期化してください。

他の方法として、サブクロック発振器をシステムクロックにも RTC にも使用しない場合は、RCR4.RCKSEL ビットを 0（サブクロック発振器を選択）にした後、サブクロック発振器を停止させることでカウンタを停止できます。サブクロック発振器を停止するには、SOSCCR.SOSTP ビットに 1 を書き込んでください。

SOSCCR.SOSTP ビットの設定については、「[8. クロック発生回路](#)」を参照してください。



注 1. START ビットに 0 を書くのと同時にカウントモードを設定している場合、本手順を省略できます。

図 22.12 RTC を使用しない場合の初期化手順

23. ウォッチドッグタイマ (WDT)

23.1 概要

ウォッチドッグタイマ (WDT) は 14 ビットのダウンカウンタです。システムが暴走すると WDT をリフレッシュできなくなるため、カウンタがアンダーフローした際に MCU をリセットするのに使用できます。さらに、WDT はノンマスカブル割り込み、アンダーフロー割り込み、またはウォッチドッグタイマリセットを発生させるためにも使用できます。

表 23.1 に WDT の仕様を、図 23.1 に WDT のブロック図を示します。

表 23.1 WDT の仕様

項目	内容
カウントソース ^(注1)	周辺クロック (PCLKB)
クロック分周比	4 分周 / 64 分周 / 128 分周 / 512 分周 / 2048 分周 / 8192 分周
カウンタ動作	14 ビットのダウンカウンタによるダウンカウント
カウント開始条件	- オートスタートモード：リセット後、またはアンダーフロー / リフレッシュエラー発生後に自動的にカウント開始 - レジスタスタートモード：WDTRR レジスタへの書き込みによるリフレッシュ動作でカウント開始
カウント停止条件	- リセット（ダウンカウンタおよび他のレジスタが初期値に戻る） - カウンタのアンダーフローまたはリフレッシュエラー発生時
ウィンドウ機能	ウィンドウ開始 / 終了位置を設定可能（リフレッシュ許可 / 禁止期間）
ウォッチドッグタイマリセット要因	- ダウンカウンタのアンダーフロー - リフレッシュ許可期間外でのリフレッシュ動作（リフレッシュエラー）
ノンマスカブル割り込み / 割り込み要因	- ダウンカウンタのアンダーフロー - リフレッシュ許可期間外でのリフレッシュ動作（リフレッシュエラー）
カウンタ値の読み出し	WDTSR レジスタを読み出すことで、ダウンカウンタ値の読み出しが可能
イベントリンク機能（出力）	- ダウンカウンタアンダーフローイベント出力 - リフレッシュエラーイベント出力
出力信号（内部信号）	- リセット出力 - 割り込み要求出力 - スリープモードカウント停止制御出力

注 1. 周辺モジュールクロック (PCLKB) 周波数 $\geq 4 \times$ (カウントクロックソースの分周後周波数) となるように設定してください。




図 23.1 WDT のブロック図

23.2 レジスタの説明

23.2.1 WDTRR : WDT リフレッシュレジスタ

Base address:	WDT = 0x4004_4200
Offset address:	0x00
Bit position:	7 0
Bit field:	
Value after reset:	1 1 1 1 1 1 1 1

ビット	シンボル	機能	R/W
7:0	n/a	このレジスタに対して、0x00 の書き込み後、0xFF の書き込みでダウンカウンタがリフレッシュ	R/W

WDTRR レジスタは、WDT のダウンカウンタをリフレッシュするためのレジスタです。

リフレッシュ許可期間内に、WDTRR レジスタに 0x00 を書き込んだ後、0xFF を書き込むこと（リフレッシュ動作）により、WDT のダウンカウンタがリフレッシュされます。

オートスタートモードでは WDT タイムアウト期間選択ビット (OFS0.WDTPPS[1:0]) で設定した値からダウンカウンタがスタートします。レジスタスタートモードでは、WDT コントロールレジスタのタイムアウト期間選択ビット (WDTCSR.TOPS[1:0]) で設定した値からダウンカウンタがスタートします。

読み出し値は、0x00 を書き込んだ場合は 0x00 であり、0x00 以外の値を書き込んだ場合は 0xFF となります。リフレッシュ動作の詳細は、「23.3.3. リフレッシュ動作」を参照してください。

23.2.2 WDTCR : WDT コントロールレジスタ

Base address: WDT = 0x4004_4200

Offset address: 0x02

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	RPSS[1:0]		—	—	RPES[1:0]		CKS[3:0]			—	—	TOPS[1:0]		
Value after reset:	0	0	1	1	0	0	1	1	1	1	1	1	0	0	1	1

ビット	シンボル	機能	R/W
1:0	TOPS[1:0]	タイムアウト期間選択 0 0: 1024 サイクル (0x03FF) 0 1: 4096 サイクル (0x0FFF) 1 0: 8192 サイクル (0x1FFF) 1 1: 16384 サイクル (0x3FFF)	R/W
3:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7:4	CKS[3:0]	クロック分周比選択 0x1: PCLKB/4 0x4: PCLKB/64 0xF: PCLKB/128 0x6: PCLKB/512 0x7: PCLKB/2048 0x8: PCLKB/8192 その他: 設定禁止	R/W
9:8	RPES[1:0]	ウィンドウ終了位置選択 0 0: 75% 0 1: 50% 1 0: 25% 1 1: 0% (ウィンドウ終了位置の設定なし)	R/W
11:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
13:12	RPSS[1:0]	ウィンドウ開始位置選択 0 0: 25% 0 1: 50% 1 0: 75% 1 1: 100% (ウィンドウ開始位置の設定なし)	R/W
15:14	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

WDTCR レジスタは、レジスタスタートモード時のダウンカウンタがアンダーフローするまでのタイムアウト期間、クロック分周比、リフレッシュのウィンドウ開始／終了位置を設定するレジスタです。

WDTCR レジスタへの書き込みには、いくつかの制限があります。詳細は「[23.3.2. WDTCR、WDTRCR、および WDTCSPTPR レジスタへの書き込み制御](#)」を参照してください。

オートスタートモードの場合、WDTCR レジスタの設定値は無効となり、オプション機能選択レジスタ 0 (OFS0) の設定値が有効となります。OFS0 レジスタの設定は、WDTCR レジスタと同様の設定が可能です。詳細は、「[23.3.8. オプション機能選択レジスタ 0 \(OFS0\) と WDT のレジスタの対応関係](#)」を参照してください。

TOPS[1:0]ビット (タイムアウト期間選択)

TOPS[1:0]ビットはタイムアウト期間 (ダウンカウンタがアンダーフローするまでの期間) を、CKS[3:0]ビットで設定した分周クロックを 1 サイクルとして、1024 サイクル／4096 サイクル／8192 サイクル／16384 サイクルから選択します。ダウンカウンタのリフレッシュ後、アンダーフローするまでの時間 (PCLKB サイクル数) は、CKS[3:0]ビットと TOPS[1:0]ビットの組み合わせで決定されます。

表 23.2 に、CKS[3:0]ビットと TOPS[1:0]ビットの設定値、タイムアウト期間、および PCLKB サイクル数の関係を示します。

表 23.2 タイムアウト期間の設定

CKS[3:0]ビット	TOPS[1:0]ビット	クロック分周比	タイムアウト期間 (サイクル数)	PCLKB クロックサイクル数
0x1	00b	PCLKB/4	1024	4096
	01b		4096	16384
	10b		8192	32768
	11b		16384	65536
0x4	00b	PCLKB/64	1024	65536
	01b		4096	262144
	10b		8192	524288
	11b		16384	1048576
0xF	00b	PCLKB/128	1024	131072
	01b		4096	524288
	10b		8192	1048576
	11b		16384	2097152
0x6	00b	PCLKB/512	1024	524288
	01b		4096	2097152
	10b		8192	4194304
	11b		16384	8388608
0x7	00b	PCLKB/2048	1024	2097152
	01b		4096	8388608
	10b		8192	16777216
	11b		16384	33554432
0x8	00b	PCLKB/8192	1024	8388608
	01b		4096	33554432
	10b		8192	67108864
	11b		16384	134217728

CKS[3:0]ビット（クロック分周比選択）

CKS[3:0]ビットはダウンカウンタで使用するクロックの分周比を設定します。分周比は、PCLKB クロックの 4 分周／64 分周／128 分周／512 分周／2048 分周／8192 分周から選択できます。TOPS[1:0]ビットの設定と組み合わせて、WDT のカウント期間を PCLKB クロックの 4096～134217728 サイクルから選択できます。

RPES[1:0]ビット（ウィンドウ終了位置選択）

RPES[1:0]ビットはリフレッシュ許可期間を示すウィンドウ終了位置を設定します。ウィンドウ終了位置は、タイムアウト期間の 75%、50%、25%、0%から選択できます。ウィンドウ終了位置には、ウィンドウ開始位置より小さい値を設定してください（ウィンドウ開始位置 > ウィンドウ終了位置）。ウィンドウ開始位置に対してウィンドウ終了位置以下の値を設定した場合、ウィンドウ開始位置の設定は有効であり、ウィンドウ終了位置は 0%になります。


RPSS[1:0]ビット（ウィンドウ開始位置選択）

RPSS[1:0]ビットはリフレッシュ許可期間を示すウィンドウ開始位置を設定します。ウィンドウ開始位置は、タイムアウト期間の 100%、75%、50%、25%から選択できます。ウィンドウ開始位置には、ウィンドウ終了位置より大きい値を設定してください。ウィンドウ開始位置に対してウィンドウ終了位置以下の値を設定した場合、ウィンドウ開始位置の設定は有効であり、ウィンドウ終了位置は 0%になります。

表 23.3 にウィンドウ開始、終了位置のカウント値を、図 23.2 に RPSS[1:0]、RPES[1:0]、TOPS[1:0]ビットで設定されるリフレッシュ許可期間を示します。

表 23.3 タイムアウト期間とウィンドウ開始／終了カウンタ値の対応表

TOPS[1:0] ビット	タイムアウト期間		ウィンドウ開始／終了カウンタ値			
	サイクル数	カウンタ値	100%	75%	50%	25%
00b	1024	0x03FF	0x03FF	0x02FF	0x01FF	0x00FF
01b	4096	0x0FFF	0x0FFF	0x0BFF	0x07FF	0x03FF
10b	8192	0x1FFF	0x1FFF	0x17FF	0x0FFF	0x07FF
11b	16384	0x3FFF	0x3FFF	0x2FFF	0x1FFF	0x0FFF



注. ウィンドウ終了位置設定 $\geq$ ウィンドウ開始位置設定の場合、ウィンドウ終了位置設定は 0%になります。

図 23.2 RPSS[1:0]および RPES[1:0]ビットとリフレッシュ許可期間

23.2.3 WDTSR : WDT ステータスレジスタ

Base address: WDT = 0x4004_4200

Offset address: 0x04

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field: REFE F UNDF F CNTVAL[13:0]

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
13:0	CNTVAL[13:0]	ダウンカウンタ値 ダウンカウンタのカウンタ値	R
14	UNDF	アンダーフローフラグ 0: アンダーフローなし 1: アンダーフロー発生	R/W(注1)

ビット	シンボル	機能	R/W
15	REFEF	リフレッシュエラーフラグ 0: リフレッシュエラーなし 1: リフレッシュエラー発生	R/W(注1)

注 1. フラグをクリアするための 0 書き込みのみ可能です。

WDTSR レジスタは、ダウンカウンタのカウント値表示、およびアンダーフロー、リフレッシュエラーの発生状態を表示するレジスタです。

CNTVAL[13:0]ビット (ダウンカウンタ値)

CNTVAL[13:0]ビットを読み出すことにより、ダウンカウンタの値を確認できます。読み出し値は、実際のカウント値から 1 カウントずれる場合があります。

UNDFE フラグ (アンダーフローフラグ)

UNDFE フラグを読み出すことにより、ダウンカウンタのアンダーフロー発生状態を確認できます。読み出し値が 1 のとき、ダウンカウンタがアンダーフローしたことを示します。値を 0 にするには 0 を書き込んでください。1 の書き込みは無効です。

UNDFE フラグのクリアには、PCLKB クロックの N+1 サイクルを要します。また、アンダーフローの発生から PCLKB クロックの N+1 サイクルの間は、このフラグをクリアする動作は無視されます。N は以下のように、WDTCR.CKS[3:0]ビットで指定されます。

- WDTCR.CKS[3:0] = 0x1 の時、N = 4
- WDTCR.CKS[3:0] = 0x4 の時、N = 64
- WDTCR.CKS[3:0] = 0xF の時、N = 128
- WDTCR.CKS[3:0] = 0x6 の時、N = 512
- WDTCR.CKS[3:0] = 0x7 の時、N = 2048
- WDTCR.CKS[3:0] = 0x8 の時、N = 8192

REFEF フラグ (リフレッシュエラーフラグ)

REFEF フラグを読み出すことにより、リフレッシュエラー発生状態を確認できます。本フラグは禁止期間中にリフレッシュ動作が実行されたことを示します。読み出し値が 1 のとき、リフレッシュエラーが発生したことを示します。値を 0 にするには、0 を書き込んでください。1 の書き込みは無効です。

REFEF フラグのクリアには、PCLKB クロックの N+1 サイクルを要します。また、リフレッシュエラーの発生から PCLKB クロックの N+1 サイクルの間は、このフラグをクリアする動作は無視されます。N は以下のように、WDTCR.CKS[3:0]ビットで指定されます。

- WDTCR.CKS[3:0] = 0x1 の時、N = 4
- WDTCR.CKS[3:0] = 0x4 の時、N = 64
- WDTCR.CKS[3:0] = 0xF の時、N = 128
- WDTCR.CKS[3:0] = 0x6 の時、N = 512
- WDTCR.CKS[3:0] = 0x7 の時、N = 2048
- WDTCR.CKS[3:0] = 0x8 の時、N = 8192

23.2.4 WDTSCR : WDT リセットコントロールレジスタ

Base address: WDT = 0x4004_4200

Offset address: 0x06

Bit position:	7	6	5	4	3	2	1	0
Bit field:	RSTIR QS	—	—	—	—	—	—	—

Value after reset: 1 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
6:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	RSTIRQS	WDT 動作選択 0: 割り込み 1: リセット	R/W

WDTRCR レジスタは、WDT のダウンカウンタのアンダーフローによるリセット出力、または割り込み要求出力の制御を行うレジスタです。

WDTRCR レジスタへの書き込みには、いくつかの制限があります。詳細は、「[23.3.2. WDTCR、WDTRCR、および WDTCSNTPR レジスタへの書き込み制御](#)」を参照してください。

オートスタートモードの場合、WDTRCR レジスタの設定値は無効となり、オプション機能選択レジスタ 0 (OFS0) の設定値が有効となります。OFS0 レジスタの設定は、WDTRCR レジスタと同様の設定が可能です。詳細は、「[23.3.8. オプション機能選択レジスタ 0 \(OFS0\) と WDT のレジスタの対応関係](#)」を参照してください。

23.2.5 WDTCSNTPR : WDT カウント停止コントロールレジスタ

Base address: WDT = 0x4004_4200

Offset address: 0x08

Bit position:	7	6	5	4	3	2	1	0
Bit field:	SLCS TP	—	—	—	—	—	—	—
Value after reset:	1	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
6:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	SLCSNTP	スリープモードカウント停止コントロールレジスタ 0: カウント停止を禁止 1: スリープモード遷移時にカウント停止	R/W

WDTCSNTPR レジスタは、スリープモードにおいて、WDT カウンタを停止させるか否かを制御します。

WDTCSNTPR レジスタへの書き込みには、いくつかの制限があります。詳細は、「[23.3.2. WDTCR、WDTRCR、および WDTCSNTPR レジスタへの書き込み制御](#)」を参照してください。

オートスタートモードの場合、WDTCSNTPR レジスタの設定値は無効となり、オプション機能選択レジスタ 0 (OFS0) の設定値が有効となります。OFS0 レジスタの設定は、WDTCSNTPR レジスタと同様の設定が可能です。詳細は、「[23.3.8. オプション機能選択レジスタ 0 \(OFS0\) と WDT のレジスタの対応関係](#)」を参照してください。

SLCSNTP ビット (スリープモードカウント停止コントロールレジスタ)

SLCSNTP ビットは、スリープモード遷移時に、カウントを停止させるかどうかを選択します。

23.2.6 オプション機能選択レジスタ 0 (OFS0)

OFS0 レジスタの詳細は、「[23.3.8. オプション機能選択レジスタ 0 \(OFS0\) と WDT のレジスタの対応関係](#)」を参照してください。

23.3 動作説明

23.3.1 スタートモード別のカウント動作

WDT には、次の 2 つのスタートモードがあります。

- オートスタートモード：リセット状態の解除後、自動的にカウント開始
- レジスタスタートモード：レジスタへの書き込みによるリフレッシュでカウント開始

オートスタートモードでは、リセット状態の解除後、フラッシュメモリ内のオプション機能選択レジスタ 0 (OFS0) の設定に従って自動的にカウントを開始します。

レジスタスタートモードでは、リセット状態の解除後、各レジスタを設定してから WDTRR レジスタへの書き込みによるリフレッシュを行うと、カウントを開始します。

オートスタートモードまたはレジスタスタートモードの選択は、OFS0 レジスタの WDT スタートモード選択ビット (OFS0.WDTSTRT) で行います。

オートスタートモードを選択した場合、WDT コントロールレジスタ (WDTCR)、WDT リセットコントロールレジスタ (WDTRCR)、および WDT カウント停止コントロールレジスタ (WDTCSPTPR) の設定値は無効となり、OFS0 レジスタの設定値が有効となります。

レジスタスタートモードを選択した場合、OFS0 レジスタの設定値は無効となり、WDT コントロールレジスタ (WDTCR)、WDT リセットコントロールレジスタ (WDTRCR)、および WDT カウント停止コントロールレジスタ (WDTCSPTPR) の設定値が有効となります。

23.3.1.1 レジスタスタートモード

WDT スタートモード選択ビット (OFS0.WDTSTRT) が 1 の場合、レジスタスタートモードが選択されて、OFS0 レジスタが無効となり、WDT コントロールレジスタ (WDTCR)、WDT リセットコントロールレジスタ (WDTRCR)、および WDT カウント停止コントロールレジスタ (WDTCSPTPR) が有効となります。

リセット状態の解除後、以下の設定をしてください。

- WDTCR レジスタのクロック分周比
- WDTCR レジスタのウィンドウ開始／終了位置
- WDTCR レジスタのタイムアウト期間
- WDTRCR レジスタのリセット出力または割り込み要求出力
- WDTCSPTPR レジスタのスリープモード遷移時のカウンタ停止制御

WDT リフレッシュレジスタ (WDTRR) がダウンカウンタをリフレッシュします。結果として、タイムアウト期間選択ビット (WDTCR.TOPPS[1:0]) で設定した値からダウンカウントを開始します。

以降、リフレッシュ許可期間内にカウンタがリフレッシュされている場合は、リフレッシュごとにカウンタ値がリセットされて、ダウンカウントを継続します。カウントが継続する間、WDT はリセット信号またはノンマスクابل割り込み要求／割り込み要求を出力しません。ただし、プログラムの暴走によってダウンカウンタのリフレッシュができないためにダウンカウンタがアンダーフローした場合、またはリフレッシュ許可期間外のカウンタのリフレッシュによってリフレッシュエラーが発生した場合、WDT はリセット信号またはノンマスクابل割り込み要求／割り込み要求 (WDT_NMIUNDF) を出力します。リセット出力または割り込み要求出力は、WDT リセット割り込み要求選択ビット (WDTRCR.RSTIRQS) で選択できます。ノンマスクابل割り込み要求を許可する割り込みは、WDT アンダーフロー／リフレッシュエラー割り込み許可ビット (NMIER.WDTEN) で選択できます。

図 23.3 に、下記の条件下での動作例を示します。

- レジスタスタートモード (OFS0.WDTSTRT = 1)
- WDT リセット割り込み要求選択 (WDTRCR.RSTIRQS = 1)
- ウィンドウ開始位置 75% (WDTCR.RPSS[1:0] = 10b)
- ウィンドウ終了位置 25% (WDTCR.RPES[1:0] = 10b)




図 23.3 レジスタスタートモードでの動作例

23.3.1.2 オートスタートモード

WDT スタートモード選択ビット (OFS0.WDTSTRT) が 0 の場合、オートスタートモードが選択されます。WDT コントロールレジスタ (WDTCSR)、WDT リセットコントロールレジスタ (WDTRCR)、および WDT カウント停止コントロールレジスタ (WDTCSRPR) の設定値は無効となり、OFS0 レジスタの設定値が有効となります。

リセット状態の間に、オプション機能選択レジスタ 0 (OFS0) の下記の設定値が WDT のレジスタに設定されます。

- クロック分周比
- ウィンドウ開始/終了位置
- タイムアウト期間
- リセット出力または割り込み要求
- スリープモード遷移時のカウンタ停止制御

リセット状態が解除されると、WDT タイムアウト期間選択ビット (OFS0.WDTPS[1:0]) で設定された値からダウンカウンタが自動でダウンカウントを開始します。

以降、リフレッシュ許可期間内にカウンタがリフレッシュされている場合は、カウンタのリフレッシュごとにカウンタ値がリセットされて、ダウンカウントを継続します。カウンタが継続する間、WDT はリセット信号また

はノンマスカブル割り込み要求／割り込み要求 (WDT_NMIUNDF) を出力しません。ただし、プログラムの暴走によってダウンカウンタのリフレッシュができないためにダウンカウンタがアンダーフローした場合、またはリフレッシュ許可期間外のカウンタのリフレッシュによってリフレッシュエラーが発生した場合、WDT はリセット信号またはノンマスカブル割り込み要求／割り込み要求 (WDT_NMIUNDF) を出力します。

リセット信号またはノンマスカブル割り込み要求／割り込み要求が発生してから 1 サイクルカウント後に、カウンタはタイムアウト期間をリロードします。ダウンカウンタにタイムアウト期間の値が設定され、カウントが再開します。

リセット出力または割り込み要求出力は、WDT リセット割り込み要求選択ビット (OFS0.WDTRSTIRQS) を設定することにより選択できます。ノンマスカブル割り込み要求または割り込み要求は、WDT アンダーフロー／リフレッシュエラー割り込み許可ビット (NMIER.WDTEN) で選択できます。

図 23.4 に、下記の条件下での動作（ノンマスカブル割り込み）例を示します。

- オートスタートモード (OFS0.WDTSTRT = 0)
- WDT 動作選択：割り込み (OFS0.WDTRSTIRQS = 0)
- ノンマスカブル割り込み：IWDT アンダーフロー／リフレッシュエラー割り込み許可 (NMIER.WDTEN = 1)
- ウィンドウ開始位置 75% (OFS0.WDTRPSS[1:0] = 10b)
- ウィンドウ終了位置 25% (OFS0.WDTRPES[1:0] = 10b)




図 23.4 オートスタートモードでの動作例

23.3.2 WDTCR、WDTRCR、および WDTCSR レジスタへの書き込み制御

WDT コントロールレジスタ (WDTCR)、WDT リセットコントロールレジスタ (WDTRCR)、および WDT カウント停止コントロールレジスタ (WDTCSR) への書き込みは、リセット状態の解除から最初のリフレッシュ動作までの間に 1 回可能です。

リフレッシュ (カウントスタート) 後、あるいは WDTCR、WDTRCR、または WDTCSR レジスタへ書き込み後に、WDT 内部のプロテクト信号が 1 となり、以後 WDTCR、WDTRCR、および WDTCSR レジスタへの書き込みを保護します。この保護動作は、WDT のリセット要因によって解除されます。それ以外のリセット要因では解除されません。

図 23.5 に、WDTCR レジスタへの書き込みに対して生成される制御波形を示します。




図 23.5 WDTCR レジスタへの書き込みに対して生成される制御波形

23.3.3 リフレッシュ動作

ダウンカウンタをリフレッシュしてカウント動作を開始するには、WDT リフレッシュレジスタ (WDTRR) に 0x00 の書き込みに続けて 0xFF を書き込んでください。0x00 の書き込み後に 0xFF 以外の値を書き込むと、ダウンカウンタはリフレッシュされません。無効な値を書き込んだ場合は、WDTRR レジスタに 0x00 の書き込みに続けて 0xFF を書き込むことにより、リフレッシュが正常に行われます。

WDTRR レジスタへの 0x00 書き込みと 0xFF 書き込みの間に、WDTRR のレジスタ以外へのアクセス、または WDTRR レジスタの読み出しを行った場合も正常なリフレッシュを行います。カウンタをリフレッシュするための書き込みは、リフレッシュ許可期間中に行う必要があります、この判定は 0xFF の書き込み時に行われます。そのため、0x00 の書き込みがリフレッシュ許可期間外であっても、リフレッシュは正常に行われます。

【カウンタのリフレッシュに有効な書き込み順序の例】

- 0x00 → 0xFF
- 0x00 (n-1 回目) → 0x00 (n 回目) → 0xFF
- 0x00 → 別レジスタへのアクセスまたは WDTRR レジスタの読み出し → 0xFF

【カウンタのリフレッシュに無効な書き込み順序の例】

- 0x23 (0x00 以外の値) → 0xFF
- 0x00 → 0x54 (0xFF 以外の値)
- 0x00 → 0xAA (0x00 および 0xFF 以外の値) → 0xFF

ダウンカウンタのリフレッシュには、WDT リフレッシュレジスタ (WDTRR) に 0xFF を書き込んでから、カウント信号のサイクル数で最大 4 サイクルを要します。この要件を満たすには、ダウンカウンタのアンダーフローが発生する 4 カウントサイクル前までに、WDTRR レジスタへの 0xFF の書き込みを完了する必要があります。

図 23.6 に、クロック分周比が PCLKB/64 である場合の WDT リフレッシュ動作波形を示します。




図 23.6 WDT リフレッシュ動作波形 (WDTCR.CKS[3:0] = 0x4、WDTCR.TOPS[1:0] = 01b の場合)

注. リフレッシュ時間を設定する際は、PCLKB と WDTCLK のクロックソースの発振精度を考慮してください。発振精度による誤差の範囲で周期が変動してもリフレッシュできる値を設定してください。

23.3.4 ステータスフラグ

リフレッシュエラーフラグ (WDTSR.REFEEF) とアンダーフローフラグ (WDTSR.UNDFF) は、WDT の割り込み要求が発生した場合の割り込み要因を保持します。割り込み要求の発生後に、WDTSR.REFEEF フラグと WDTSR.UNDFF フラグを読み出すことで、割り込み要因の発生状態を確認できます。各フラグは、0 を書くことによってクリアされます。1 の書き込みは無効です。ステータスフラグをそのままにしても、動作に影響を与えません。次に WDT が割り込み要求を出力したとき、フラグがクリアされていなければ、古い割り込み要因はクリアされて、新しい割り込み要因が書き込まれます。なお、各フラグに 0 を書いてから、その値が反映されるまでの時間は、「[23.2.3. WDTSR : WDT ステータスレジスタ](#)」を参照してください。

23.3.5 リセット出力

レジスタスタートモードでリセット割り込み要求選択ビット (WDTRCR.RSTIRQS) を 1 にした場合、またはオートスタートモードでオプション機能選択レジスタ 0 (OFS0) の WDT リセット割り込み要求選択ビット (OFS0.WDTRSTIRQS) を 1 にした場合、ダウンカウンタのアンダーフローまたはリフレッシュエラー発生時に、リセット信号を 1 サイクル間出力します。

レジスタスタートモードでは、リセット信号の出力後、ダウンカウンタが初期化され（全ビットが0になり）、その状態のまま停止します。リセット状態が解除されて、プログラムが再起動した後は、リフレッシュ動作によってカウンタが設定され、ダウンカウントを再開します。オートスタートモードでは、リセット状態の解除後、自動的にダウンカウントを開始します。

23.3.6 割り込み要因

レジスタスタートモードでリセット割り込み要求選択ビット (WDTRCR.RSTIRQS) を 0 にした場合、またはオートスタートモードでオプション機能選択レジスタ 0 (OFS0) の WDT リセット割り込み要求選択ビット

(OFS0.WDTRSTIRQS) を 0 にした場合、カウンタのアンダーフローまたはリフレッシュエラー発生時に、割り込み (WDT_NMIUNDF) 信号が発生します。この割り込みは、ノンマスカブル割り込みまたは割り込みとして使用可能です。詳細は、「[12. 割り込みコントローラユニット \(ICU\)](#)」を参照してください。

表 23.4 WDT の割り込み要因

名称	割り込み要因	CPU への割り込み	DTC の起動
WDT_NMIUNDF	- ダウンカウンタのアンダーフロー - リフレッシュエラー	可能	不可能

23.3.7 ダウンカウンタ値の読み出し

WDT は、カウンタ値を WDT ステータスレジスタのダウンカウンタ値ビット (WDTSR.CNTVAL[13:0]) に格納します。これらのビットを確認して、カウンタ値を取得してください。ダウンカウンタの読み出し値は、実際のカウンタから 1 カウンタずれる場合があります。

図 23.7 に、クロック分周比が PCLKB/64 である場合の WDT ダウンカウンタ値の読み出し処理を示します。




図 23.7 WDT ダウンカウンタ値の読み出し処理 (WDTCR.CKS[3:0] = 0x4、WDTCR.TOPS[1:0] = 01b の場合)

23.3.8 オプション機能選択レジスタ 0 (OFS0) と WDT のレジスタの対応関係

表 23.5 に、オートスタートモードで使用するオプション機能選択レジスタ 0 (OFS0) と、レジスタスタートモードで使用するレジスタの対応関係を示します。WDT 動作中に OFS0 レジスタの設定を変更しないでください。オプション機能選択レジスタ 0 (OFS0) の詳細については、「[6.2.1. OFS0: オプション機能選択レジスタ 0](#)」を参照してください。

表 23.5 オプション機能選択レジスタ 0 (OFS0) と WDT のレジスタの対応関係 (1/2)

制御対象	機能	OFS0 レジスタ (オートスタートモードで有効) OFS0.WDSTRT = 0	WDT のレジスタ (レジスタスタートモードで有効) OFS0.WDSTRT = 1
ダウンカウンタ	タイムアウト期間選択	OFS0.WDTPPS[1:0]	WDTCR.TOPS[1:0]
	クロック分周比選択	OFS0.WDTCKS[3:0]	WDTCR.CKS[3:0]
	ウィンドウ開始位置選択	OFS0.WDTRPSS[1:0]	WDTCR.RPSS[1:0]
	ウィンドウ終了位置選択	OFS0.WDTRPES[1:0]	WDTCR.RPES[1:0]

表 23.5 オプション機能選択レジスタ 0 (OFS0) と WDT のレジスタの対応関係 (2/2)

制御対象	機能	OFS0 レジスタ (オートスタートモードで有効) OFS0.WDTSTRT = 0	WDT のレジスタ (レジスタスタートモードで有効) OFS0.WDTSTRT = 1
リセット出力／割り込み要求出力	リセット割り込み要求を選択	OFS0.WDTRSTIRQS	WDTRCR.RSTIRQS
カウント停止	スリープモードカウント停止制御	OFS0.WDTSTPCTL	WDTCSTPR.SLCSTP

23.4 イベントリンクコントローラ (ELC) への出力

ELC が割り込み要求信号をイベント信号として使用する場合、WDT はあらかじめ設定したモジュールに対して、リンク動作が可能です。イベント信号はカウンタのアンダーフローとリフレッシュエラーによって出力されます。イベント信号は、レジスタスタートモードでは WDTRCR.RSTIRQS ビットの設定とは無関係に、オートスタートモードでは OFS0.WDTRSTIRQS ビットの設定とは無関係に出力されます。リフレッシュエラーフラグ (WDTSR.REFEF) またはアンダーフローフラグ (WDTSR.UNDFE) が 1 の状態で次の割り込み要因が発生した場合も、イベント信号の出力が可能です。詳細は、「[16. イベントリンクコントローラ \(ELC\)](#)」を参照してください。

23.5 使用上の注意事項

23.5.1 ICU イベントリンク設定レジスタ n (IELSRn) の設定に関する制限

WDT リセット割り込み要求選択をリセット (OFS0.WDTRSTIRQS = 1 または WDTRCR.RSTIRQS = 1) した場合、またはイベントリンク動作を許可 (ELSRn.ELS[7:0] = 0x18) にした場合、ICU イベントリンク設定レジスタ n (ICU.IELSRn) に 0x06 を設定することは禁止されています。

24. 独立ウォッチドッグタイマ (IWDT)

24.1 概要

独立ウォッチドッグタイマ (IWDT) は 14 ビットのダウンカウンタで、カウンタのアンダーフローを防止するために定期的に点検する必要があります。IWDT には、MCU をリセットする機能やノンマスカブル割り込みまたはアンダーフロー割り込みを発生させる機能があります。このタイマは独立した専用クロックソースで動作するため、システム暴走時にフェイル-セーフメカニズムとして、MCU を既知の状態に復帰させる際に特に有用です。IWDT は、レジスタのリセット、アンダーフロー、リフレッシュエラー、またはカウント値のリフレッシュにより自動的にトリガできます。

IWDT の機能は、WDT の機能とは以下の点で異なります。

- カウントソースとして IWDT 専用クロック (IWDTCLK) を分周したものを使用 (PCLKB の影響を受けない)
- IWDT はレジスタスタートモードを非サポート

表 24.1 に IWDT の仕様を、図 24.1 に IWDT のブロック図を示します。

表 24.1 IWDT の仕様

項目	内容
カウントソース(注1)	IWDT 専用クロック (IWDTCLK)
クロック分周比	1 分周 / 16 分周 / 32 分周 / 64 分周 / 128 分周 / 256 分周
カウンタ動作	14 ビットのダウンカウンタによるダウンカウント
カウント開始条件	● リセット後、自動的にカウント開始
カウント停止条件	● リセット (ダウンカウンタおよび他のレジスタが初期値に戻る) ● カウンタのアンダーフローまたはリフレッシュエラー発生時自動的にカウント再開
ウィンドウ機能	ウィンドウ開始 / 終了位置を設定可能 (リフレッシュ許可 / 禁止期間)
独立ウォッチドッグタイマリセット要因	● ダウンカウンタのアンダーフロー ● リフレッシュ許可期間外でのリフレッシュ動作 (リフレッシュエラー)
ノンマスカブル割り込み / 割り込み要因	● ダウンカウンタのアンダーフロー ● リフレッシュ許可期間外でのリフレッシュ動作 (リフレッシュエラー)
カウンタ値の読み出し	IWDTSR レジスタを読み出すことで、ダウンカウンタ値の読み出しが可能
イベントリンク機能	● ダウンカウンタアンダーフローイベント出力 ● リフレッシュエラーイベント出力
出力信号 (内部信号)	● リセット出力 ● 割り込み要求出力 ● スリープモードカウント停止制御出力
オートスタートモード	以下のトリガに対して設定可能 : ● リセット後のクロック分周比の選択 (OFS0.IWDTCKS[3:0]ビット) ● 独立ウォッチドッグタイマのタイムアウト期間の選択 (OFS0.IWDTTOPS[1:0]ビット) ● 独立ウォッチドッグタイマのウィンドウ開始位置の選択 (OFS0.IWDTRPSS[1:0]ビット) ● 独立ウォッチドッグタイマのウィンドウ終了位置の選択 (OFS0.IWDRPES[1:0]ビット) ● リセット出力または割り込み要求出力の選択 (OFS0.IWDRSTIRQS ビット) ● スリープモード、スヌーズモード、またはソフトウェアスタンバイモード遷移時のダウンカウント停止機能の選択 (OFS0.IWDTSTPCTL ビット)

注 1. 周辺モジュールクロック (PCLKB) 周波数 $\geq 4 \times$ (カウントクロックソースの分周後の周波数) となるように設定してください。

バスインタフェース部とレジスタ部は PCLKB で動作し、14 ビットカウンタと制御回路は IWDTCLK で動作します。




図 24.1 IWDT のブロック図

24.2 レジスタの説明

24.2.1 IWDTRR : IWDT リフレッシュレジスタ

Base address: IWDT = 0x4004_4400

Offset address: 0x00

Bit position: 7 0

Bit field:

Value after reset: 1 1 1 1 1 1 1 1

ビット	シンボル	機能	R/W
7:0	n/a	このレジスタに対して、0x00 の書き込み後、0xFF の書き込みでダウンカウンタがリフレッシュ	R/W

IWDTRR レジスタは、IWDT のダウンカウンタをリフレッシュするためのレジスタです。リフレッシュ許可期間内に、IWDTRR レジスタに 0x00 を書き込んだ後、0xFF を書き込むこと（リフレッシュ動作）により、IWDT のダウンカウンタがリフレッシュされます。ダウンカウンタがリフレッシュされると、オプション機能選択レジスタ 0 (OFS0) の IWDT タイムアウト期間選択ビット (OFS0.IWDTTOPS[1:0]) で設定した値からダウンカウントがスタートします。

読み出し値は、0x00 を書き込んだ場合は 0x00 であり、0x00 以外の値を書き込んだ場合は 0xFF となります。リフレッシュ動作の詳細は、「[24.3.2. リフレッシュ動作](#)」を参照してください。

24.2.2 IWDTSR : IWDT ステータスレジスタ

Base address: IWDT = 0x4004_4400

Offset address: 0x04

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	REFE F	UNDF F	CNTVAL[13:0]													
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
13:0	CNTVAL[13:0]	ダウンカウンタ値 ダウンカウンタのカウント値	R
14	UNDF	アンダーフローフラグ 0: アンダーフローなし 1: アンダーフロー発生	R/W(注1)
15	REFE	リフレッシュエラーフラグ 0: リフレッシュエラーなし 1: リフレッシュエラー発生	R/W(注1)

注 1. フラグをクリアするための 0 書き込みのみ可能です。

IWDTSR レジスタは、ダウンカウンタのカウント値表示、およびアンダーフロー、リフレッシュエラーの発生状態を表示するレジスタです。

CNTVAL[13:0]ビット (ダウンカウンタ値)

CNTVAL[13:0]ビットを読み出すことにより、ダウンカウンタの値を確認できます。読み出し値は、実際のカウント値から 1 カウントずれる場合があります。

UNDF フラグ (アンダーフローフラグ)

UNDF フラグを読み出すことにより、ダウンカウンタのアンダーフロー発生状態を確認できます。読み出し値が 1 のとき、ダウンカウンタがアンダーフローしたことを示します。値を 0 にするには、UNDF フラグに 0 を書き込んでください。1 の書き込みは無効です。

UNDF フラグのクリアには、IWDTCCLK クロックの N+2 サイクルと PCLKB クロックの 2 サイクルを要します。また、アンダーフローの発生から IWDTCCLK クロックの N+2 サイクルの間は、このフラグをクリアする動作は無視されます。N は以下のように、IWDTCKS[3:0]ビットで指定されます。

- OFS0.IWDTCKS[3:0] = 0x0 の時、N = 1
- OFS0.IWDTCKS[3:0] = 0x2 の時、N = 16
- OFS0.IWDTCKS[3:0] = 0x3 の時、N = 32
- OFS0.IWDTCKS[3:0] = 0x4 の時、N = 64
- OFS0.IWDTCKS[3:0] = 0xF の時、N = 128
- OFS0.IWDTCKS[3:0] = 0x5 の時、N = 256

REFE フラグ (リフレッシュエラーフラグ)

REFE フラグを読み出すことにより、リフレッシュエラー発生状態を確認できます。読み出し値が 1 のとき、リフレッシュエラーが発生したことを示します。値を 0 にするには、REFE フラグに 0 を書き込んでください。1 の書き込みは無効です。

REFE フラグのクリアには、IWDTCCLK クロックの N+2 サイクルと PCLKB クロックの 2 サイクルを要します。また、リフレッシュエラーの発生から IWDTCCLK クロックの N+2 サイクルの間は、このフラグをクリアする動作は無視されます。N は以下のように、IWDTCKS[3:0]ビットで指定されます。

- OFS0.IWDTCKS[3:0] = 0x0 の時、N = 1
- OFS0.IWDTCKS[3:0] = 0x2 の時、N = 16
- OFS0.IWDTCKS[3:0] = 0x3 の時、N = 32

- OFS0.IWDТCKS[3:0] = 0x4 の時、N = 64
- OFS0.IWDТCKS[3:0] = 0xF の時、N = 128
- OFS0.IWDТCKS[3:0] = 0x5 の時、N = 256

24.2.3 OFS0 : オプション機能選択レジスタ 0

オプション機能選択レジスタ 0 (OFS0) の詳細は、「6.2.1. OFS0 : オプション機能選択レジスタ 0」を参照してください。

IWDТТОPS[1:0]ビット (IWDТ タイムアウト期間選択)

IWDТТОPS[1:0]ビットはタイムアウト期間 (ダウンカウンタがアンダーフローするまでの期間) を、IWDТCKS[3:0]ビットで設定した分周クロックを 1 サイクルとして、128 サイクル/512 サイクル/1024 サイクル/2048 サイクルから選択します。

ダウンカウンタのリフレッシュ後、アンダーフローするまでの時間 (IWDТCLK サイクル数) は、IWDТCKS[3:0]ビットと IWDТТОPS[1:0]ビットの組み合わせで決定されます。

表 24.2 に、IWDТCKS[3:0]および IWDТТОPS[1:0]ビットの設定値、タイムアウト期間、および IWDТCLK サイクル数の関係を示します。

表 24.2 タイムアウト期間の設定

IWDТCKS[3:0]ビット				IWDТТОPS[1:0]ビット		クロック分周比	タイムアウト期間 (サイクル数)	IWDТCLK サイクル数
b7	b6	b5	b4	b3	b2			
0	0	0	0	0	0	IWDТCLK	128	128
				0	1		512	512
				1	0		1024	1024
				1	1		2048	2048
0	0	1	0	0	0	IWDТCLK/16	128	2048
				0	1		512	8192
				1	0		1024	16384
				1	1		2048	32768
0	0	1	1	0	0	IWDТCLK/32	128	4096
				0	1		512	16384
				1	0		1024	32768
				1	1		2048	65536
0	1	0	0	0	0	IWDТCLK/64	128	8192
				0	1		512	32768
				1	0		1024	65536
				1	1		2048	131072
1	1	1	1	0	0	IWDТCLK/128	128	16384
				0	1		512	65536
				1	0		1024	131072
				1	1		2048	262144
0	1	0	1	0	0	IWDТCLK/256	128	32768
				0	1		512	131072
				1	0		1024	262144
				1	1		2048	524288

IWDТCKS[3:0]ビット (IWDТ 専用クロック分周比選択)

IWDТCKS[3:0]ビットはダウンカウンタで使用するクロックの分周比を設定します。分周比は、IWDТ 専用クロック (IWDТCLK) の 1 分周/16 分周/32 分周/64 分周/128 分周/256 分周から選択できます。IWDТTOPS[1:0] ビット設定と組み合わせて、IWDТ のカウント期間を IWDТCLK の 128~524288 サイクルから選択できます。

IWDТRPES[1:0]ビット (IWDТ ウィンドウ終了位置選択)

IWDТRPES[1:0]ビットはリフレッシュ許可期間を示すウィンドウ終了位置を設定します。ウィンドウ終了位置は、タイムアウト期間の 75%、50%、25%、0%から選択できます。ウィンドウ終了位置には、ウィンドウ開始位置より小さい値を設定してください (ウィンドウ開始位置 > ウィンドウ終了位置)。ウィンドウ開始位置に対してウィンドウ終了位置以下の値を設定した場合、ウィンドウ開始位置の設定は有効であり、ウィンドウ終了位置は 0%になります。

IWDТRPSS[1:0]ビット (IWDТ ウィンドウ開始位置選択)

IWDТRPSS[1:0]ビットはリフレッシュ許可期間を示すウィンドウ開始位置を設定します。ウィンドウ開始位置は、タイムアウト期間の 100%、75%、50%、25%から選択できます。ウィンドウ開始位置には、ウィンドウ終了位置より大きい値を設定してください。ウィンドウ開始位置に対してウィンドウ終了位置以下の値を設定した場合、ウィンドウ開始位置の設定は有効であり、ウィンドウ終了位置は 0%になります。

ウィンドウ開始、終了位置のカウント値を表 24.3 に、IWDТRPSS[1:0]、IWDТRPES[1:0]、IWDТTOPS[1:0]ビットで設定されるリフレッシュ許可期間を図 24.2 に示します。

表 24.3 タイムアウト期間とウィンドウ開始/終了カウンタ値の対応表

IWDТTOPS[1:0]ビット		タイムアウト期間		ウィンドウ開始/終了カウンタ値			
b3	b2	サイクル数	カウンタ値	100%	75%	50%	25%
0	0	128	0x007F	0x007F	0x005F	0x003F	0x001F
0	1	512	0x01FF	0x01FF	0x017F	0x00FF	0x007F
1	0	1024	0x03FF	0x03FF	0x02FF	0x01FF	0x00FF
1	1	2048	0x07FF	0x07FF	0x05FF	0x03FF	0x01FF




図 24.2 IWDTRPSS[1:0]および IWDTRPES[1:0]ビットとリフレッシュ許可期間

IWDTRSTIRQS ビット (IWDT リセット割り込み要求選択)

IWDTRSTIRQS ビットは、アンダーフローまたはリフレッシュエラー発生時の動作を指定します。1 にすると、リセット出力が選択されます。0 にすると、割り込みが選択されます。

IWDSTPCTL ビット (IWDT 停止制御)

IWDSTPCTL ビットは、スリープモード、スヌーズモード、またはソフトウェアスタンバイモードに遷移した時にカウントを停止させるかどうかを選択します。

24.3 動作説明**24.3.1 オートスタートモード**

オプション機能選択レジスタ 0 の IWDT スタートモード選択ビット (OFS0.IWDTSTRT) が 0 の場合、オートスタートモードが選択されています。OFS0.IWDTSTRT ビットが 1 の場合、リセット後の IWDT は停止状態です。

リセット状態の間に、オプション機能選択レジスタ 0 (OFS0) の下記の設定値が IWDT のレジスタに設定されます。

- クロック分周比 (OFS0.IWDTCKS[3:0])
- ウィンドウ開始および終了位置 (OFS0.IWDRPSS[1:0]、OFS0.IWDRPES[1:0])
- タイムアウト期間 (OFS0.IWDTTOPS[1:0])
- リセット出力または割り込み要求 (OFS0.IWDRSTIRQS)

リセット状態が解除されると、IWDT タイムアウト期間選択ビット (OFS0.IWDTTOPS[1:0]) で設定された値からダウンカウンタが自動でダウンカウントを開始します。

以降、プログラムが正常に動作し続けて、リフレッシュ許可期間内にカウンタがリフレッシュされている場合は、リフレッシュごとにカウンタ値がリセットされて、ダウンカウントを継続します。カウント継続中は、IWDT

はリセット信号を出力しません。プログラムの暴走によりダウンカウンタのリフレッシュが行われず、ダウンカウンタのアンダーフローが発生した場合、またはリフレッシュ許可期間以外でのリフレッシュ動作によりリフレッシュエラーが発生した場合は、IWDT はリセットを出力するか、もしくはノンマスカブル割り込み要求または割り込み要求 (IWDT_NMIUNDF) を出力します。

リセット信号またはノンマスカブル割り込み要求／割り込み要求が発生してから 1 サイクルカウント後に、カウンタはタイムアウト期間をリロードします。ダウンカウンタにタイムアウト期間の値が設定され、カウントを開始します。リセット出力または割り込み要求出力は、IWDT リセット割り込み要求選択ビット (OFS0.IWDTIRSTIRQS) で選択できます。ノンマスカブル割り込み要求を許可する割り込みは、IWDT アンダーフロー／リフレッシュエラー割り込み許可ビット (NMIER.IWDTEN) で選択できます。

図 24.3 に、下記の条件下での動作例（ノンマスカブル割り込み）を示します。

- オートスタートモード (OFS0.IWDTSTRT = 0)
- IWDT 動作選択：割り込み (OFS0.IWDTIRSTIRQS = 0)
- ノンマスカブル割り込み：IWDT アンダーフロー／リフレッシュエラー割り込み許可 (NMIER.IWDTEN = 1)
- ウィンドウ開始位置 75% (OFS0.IWDTWPSS[1:0] = 10b)
- ウィンドウ終了位置 25% (OFS0.IWDTWPES[1:0] = 10b)




図 24.3 オートスタートモードでの動作例

24.3.2 リフレッシュ動作

ダウンカウンタをリフレッシュしてカウント動作を開始するには、0x00 から 0xFF の順序で IWDT リフレッシュレジスタ (IWDTRR) に書き込みます。0x00 の後に 0xFF 以外の値を書き込むと、ダウンカウンタはリフレッシュされません。無効な値を書き込んだ場合は、IWDTRR レジスタに 0x00 から 0xFF の順序で書き込むと、正常なリフレッシュが行われます。

0x00 (1 回目) → 0x00 (2 回目) の順で書き込みを行った場合でも、その後に 0xFF を書き込めば、0x00 → 0xFF の書き込み順序が成立します。0x00 (n-1 回目) → 0x00 (n 回目) → 0xFF という書き込み順序は有効であり、

正常にリフレッシュを行います。0x00 より前の書き込み値が 0x00 以外であっても、動作に 0x00 → 0xFF という書き込み順序が含まれている限り、正常にリフレッシュを行います。

また、IWDTRR レジスタへの 0x00 の書き込みと 0xFF の書き込みの間に、IWDTRR 以外のレジスタにアクセスするか、または IWDTRR レジスタを読み出しても、正常にリフレッシュを行います。カウンタをリフレッシュするための書き込みは、リフレッシュ許可期間中に行う必要があります。この判定は 0xFF の書き込み時に行われます。そのため、0x00 の書き込みがリフレッシュ許可期間外であっても、リフレッシュは正常に行われます。

【カウンタのリフレッシュに有効な書き込み順序の例】

- 0x00 → 0xFF
- 0x00 (n-1 回目) → 0x00 (n 回目) → 0xFF
- 0x00 → 別レジスタへのアクセスまたは IWDTRR レジスタの読み出し → 0xFF

【カウンタのリフレッシュに無効な書き込み順序の例】

- 0x23 (0x00 以外の値) → 0xFF
- 0x00 → 0x54 (0xFF 以外の値)
- 0x00 → 0xAA (0x00 および 0xFF 以外の値) → 0xFF

カウンタのリフレッシュには、IWDTRR レジスタに 0xFF を書き込んでから、IWDT 専用クロック (IWDTCCLK) の何サイクルがカウンタの 1 サイクルを生成するかを決めるために、IWDT 専用クロック分周比選択ビット (OFS0.IWDTCCKS[3:0]) のカウンタ信号のサイクル数で最大 4 サイクルを要します。この要件を満たすには、リフレッシュ許可期間の終了またはダウンカウンタのアンダーフローが発生する 4 カウントサイクル前までに、IWDTRR レジスタへの 0xFF 書き込みを完了してください。カウンタの値はカウンタ値ビット (IWDTSR.CNTVAL[13:0]) で確認できます。

【リフレッシュ動作タイミング例】

- ウィンドウ開始位置を 0x01FF とした場合、IWDTRR レジスタへの 0x00 の書き込みが 0x01FF より前（たとえば 0x0202）であっても、IWDTSR.CNTVAL[13:0] ビット値が 0x01FF になってから IWDTRR へ 0xFF を書き込めば、リフレッシュが発生します。
- ウィンドウ終了位置を 0x01FF とした場合、IWDTRR レジスタへ 0x00 → 0xFF を書き込んだ直後に IWDTSR.CNTVAL[13:0] ビットから読み出した値が 0x0203 (0x01FF の 4 カウントサイクル前) 以上であれば、リフレッシュを行います。
- リフレッシュ許可期間が 0x0000 まで続く場合、アンダーフローの直前でリフレッシュが可能です。この場合、IWDTRR レジスタへ 0x00 → 0xFF を書き込んだ直後に IWDTSR.CNTVAL[13:0] ビットから読み出した値が 0x0003 (アンダーフローの 4 カウントサイクル前) 以上であれば、アンダーフローは発生しないでリフレッシュを行います。

図 24.4 に、PCLKB > IWDTCCLK、かつクロック分周比が IWDTCCLK の 1 分周である場合の IWDT リフレッシュ動作波形を示します。




図 24.4 IWDT リフレッシュ動作波形 (OFS0.IWDTCKS[3:0] = 0000b、OFS0.IWDTTOPS[1:0] = 11b の場合)

24.3.3 ステータスフラグ

リフレッシュエラーフラグ (IWDTSR.REFEEF) とアンダーフローフラグ (IWDTSR.UNDFE) は、IWDT の割り込み要求が発生した場合の割り込み要因を保持します。割り込み要求の発生後に、IWDTSR.REFEEF フラグと IWDTSR.UNDFE フラグを読み出すことで、割り込み要因の発生状態を確認できます。各フラグは、0 を書くことによってクリアされます。1 の書き込みは無効です。

ステータスフラグをそのままにしても、動作に影響を与えません。次に IWDT が割り込み要求を出力したときに、現在のフラグの値にかかわらず、新しい割り込み要因が書き込まれます。なお、各フラグに 0 を書いてから、その値が反映されるまでの時間は、「24.2.2. IWDTSR : IWDT ステータスレジスタ」を参照してください。

24.3.4 リセット出力

オプション機能選択レジスタ 0 (OFS0) の IWDT リセット割り込み要求選択ビット (OFS0.IWDRSTIRQS) を 1 にした場合、ダウンカウンタのアンダーフローまたはリフレッシュエラー発生時に、リセット信号を出力します。リセットが解除された後、自動でダウンカウントを開始します。

24.3.5 割り込み要因

オプション機能選択レジスタ 0 (OFS0) の IWDT リセット割り込み要求選択ビット (OFS0.IWDRSTIRQS) を 0 にした場合、カウンタのアンダーフローまたはリフレッシュエラー発生時に、割り込み信号 (IWDT_NMIUNDF) を生成します。この割り込みは、ノンマスカブル割り込みと割り込みの両方に対応しています。詳細は「12. 割り込みコントローラユニット (ICU)」を参照してください。

表 24.4 IWDT の割り込み要因

名称	割り込み要因	CPU への割り込み	DTC の起動
IWDT_NMIUNDF	- ダウンカウンタのアンダーフロー - リフレッシュエラー	可能	不可能

24.3.6 ダウンカウンタ値の読み出し

IWDT のカウンタは IWDT 専用クロック (IWDTCLK) で動作しているため、カウンタ値を直接読み出すことはできません。IWDT は、カウンタ値を周辺クロック (PCLKB) に同期させて、IWDT ステータスレジスタのダウンカ

ウンタ値ビット (IWDTSR.CNTVAL[13:0]) へ格納します。これらのビットを確認して、間接的にカウンタ値を取得してください。

カウンタ値の読み出しには PCLKB クロックで数サイクル (最大 4 クロックサイクル) を要するため、読み出されるカウンタ値は、実際のカウンタ値から 1 カウントずれる場合があります。

図 24.5 に、 $PCLKB > IWDTCLK$ 、かつクロック分周比が $IWDTCLK \times 1$ 分周である場合の IWDT カウンタ値の読み出し処理を示します。




図 24.5 IWDT ダウンカウンタ値の読み出し処理 (OFS0.IWDTCKS[3:0] = 0000b、OFS0.IWDTTOPS[1:0] = 11b の場合)

24.4 イベントリンクコントローラ (ELC) への出力

ELC が割り込み要求信号をイベント信号として使用する場合、IWDT は設定したモジュールに対してリンク動作が可能です。イベント信号はカウンタのアンダーフローまたはリフレッシュエラーによって出力されます。

イベント信号は、OFS0.WDTRSTIRQS ビットの設定とは無関係に出力されます。また、リフレッシュエラーフラグ (IWDTSR.REFEF) またはアンダーフローフラグ (IWDTSR.UNDF) が 1 の状態で次の割り込み要因が発生した場合も、イベント信号の出力が可能です。詳細は、「16. イベントリンクコントローラ (ELC)」を参照してください。

24.5 使用上の注意事項

24.5.1 リフレッシュ動作

リフレッシュ時間を設定する際は、PCLKB と IWDTCLK のクロックの発振精度を考慮してください。発振精度による誤差の範囲で周期が変動してもリフレッシュできる値を設定してください。

24.5.2 クロック分周比の設定に関する制限

周辺モジュールクロック (PCLKB) 周波数 $\geq 4 \times$ (カウンタクロックソースの分周後の周波数) となるように設定してください。

24.5.3 ICU イベントリンク設定レジスタ n (IELSRn) の設定に関する制限

独立ウォッチドッグタイマリセットを許可 (OFS0.IWDTRSTIRQS = 0) にした場合、またはイベントリンク動作を許可 (IELSRn.ELS[7:0] = 0x17) にした場合、ICU イベントリンク設定レジスタ n (IELSRn.IELS[4:0]) に 0x03 を設定することは禁止されています。

25. USB2.0 フルスピードモジュール (USBFS)

25.1 概要

USB 2.0 フルスピードモジュール (USBFS) は、USB (Universal Serial Bus) 2.0 規格に準拠したデバイスコントローラとして動作します。デバイスコントローラは、USB 2.0 フルスピード転送をサポートします。また、USBFS は USB トランシーバを内蔵し、USB 2.0 規格で定義されている全転送タイプに対応しています。

USBFS はデータ転送用に FIFO バッファを内蔵し、最大 10 本のパイプを使用できます。パイプ 1～9 に対しては、周辺デバイスやユーザーシステムの通信要件に合わせた任意のエンドポイント番号の割り付けが可能です。

表 25.1 に USBFS の仕様を、図 25.1 にそのブロック図を、表 25.2 に入出力端子を示します。

表 25.1 USBFS の仕様

パラメータ	仕様
機能	- USB デバイスコントローラ (UDC) と USB 2.0 トランシーバ対応のデバイスコントローラ - セルフパワーモードまたはバスパワーモードの選択が可能 デバイスコントローラの特長 - フルスピード転送 (12 Mbps) (注1) - コントロール転送ステージ管理機能 - デバイスステート管理機能 - SET_ADDRESS リクエストに対する自動応答機能 - SOF 補完
対応する転送タイプ	- コントロール転送 - バルク転送 - インタラプト転送 - アイソクロナス転送
パイプコンフィグレーション	- USB 通信用の FIFO バッファ - 最大 10 本のパイプを選択可能 (デフォルトコントロールパイプ (DCP) を含む) - パイプ 1～9 は任意のエンドポイント番号を割り付け可能 パイプごとに指定可能な転送条件： - パイプ 0: 64 バイトシングルバッファによるコントロール転送 - パイプ 1 と 2: 64 バイトダブルバッファのバルク転送または 256 バイトダブルバッファのアイソクロナス転送から選択可能 - パイプ 3～5: 64 バイトダブルバッファによるバルク転送 - パイプ 6～9: 64 バイトシングルバッファによるインタラプト転送
その他の機能	- トランザクションカウントによる受信終了機能 - BRDY 割り込みイベント通知タイミング変更機能 (BFRE) - DnFIFO ポート (n = 0, 1) で指定したパイプのデータを読み出した後に自動で FIFO バッファをクリアする機能 (DCLRM) - 転送終了による応答 PID の NAK 設定機能 (SHTNAK) - D+用の内蔵ブルアップ抵抗
モジュールストップ機能	モジュールストップ状態に設定して消費電力の削減が可能

注 1. ロースピード転送 (1.5 Mbps) は未対応です。




図 25.1 USBFS のブロック図

表 25.2 USBFS の端子構成

機能	端子名	入出力	機能
USBFS	USB_DP	入出力	USB 内蔵トランシーバ D+入出力端子。この端子は USB バスの D+端子に接続してください。
	USB_DM	入出力	USB 内蔵トランシーバ D-入出力端子。この端子は USB バスの D-端子に接続してください。
	USB_VBUS	入力	USB ケーブル接続モニタ端子。USB バスの VBUS に接続してください。ファンクションコントローラ機能選択時の VBUS の接続／切断を検出することができます。

25.2 レジスタの説明

25.2.1 SYSCFG : システムコンフィグレーションコントロールレジスタ

Base address: USBFS = 0x4009_0000

Offset address: 0x000

[illegible]

ビット	シンボル	機能	R/W
0	USBE	USBFS 動作許可 0: 無効 1: 有効	R/W
2:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	DPRPU	D+ライン抵抗制御 0: ラインのプルアップは禁止 1: ラインのプルアップは許可	R/W

ビット	シンボル	機能	R/W
7:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
9:8	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
10	SCKE	USB クロック許可 0: USBFS へのクロック供給を停止 1: USBFS へのクロック供給を許可	R/W
15:11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. SCKE ビットに 1 を書き込んだ後、このビットを読み出して 1 になっていることを確認してください。

USBE ビット (USBFS 動作許可)

USBE ビットは USBFS の動作を許可または禁止します。

USBE ビットを 1 から 0 に変更したときに初期化されるビットを表 25.3 に示します。本ビットは、SCKE ビットが 1 のときにのみ変更してください。

表 25.3 SYSCFG.USBE ビットへの 0 の書き込みにより初期化されるレジスタ

選択した機能	レジスタ	ビット
デバイスコントローラ	SYSSTS0	LNST[1:0]
	DVSTCTR0	RHST[2:0]
	INTSTS0	DVSQ[2:0]
	USBREQ	BREQUEST[7:0]、BMREQUESTTYPE[7:0]
	USBVAL	WVALUE[15:0]
	USBINDX	WINDEX[15:0]
	USBLENG	WLENTUH[15:0]

DPRPU ビット (D+ライン抵抗制御)

DPRPU ビットはデバイスコントローラモードで、D+ラインのプルアップを許可または禁止します。

デバイスコントローラモードで、DPRPU ビットを 1 にすると、USBFS は D+ラインをプルアップし、USB ホストに対してアタッチされたことを通知します。DPRPU ビットを 1 から 0 に変更するとプルアップが解除され、USB ホストに対してデタッチされたことを通知します。

デバイスコントローラモード時は、本ビットを 1 にしてください。

SCKE ビット (USB クロック許可)

SCKE ビットは USBFS への 48 MHz クロック供給の停止/許可を指定します。

本ビットが 0 の場合、SYSCFG のみ読み出し/書き込みが可能です。他の USB 関連レジスタの読み出し/書き込みはしないでください。

25.2.2 SYSSTS0 : システムコンフィギュレーションステータスレジスタ 0

Base address: USBFS = 0x4009_0000

Offset address: 0x004

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	HTAC T	—	—	—	—	LNST[1:0]	
Value after reset:	x	x	0	0	0	0	0	0	0	0	0	0	0	0	x	0

ビット	シンボル	機能	R/W
1:0	LNST[1:0]	USB データラインステータスマニタ USB データラインのステータスを示します。表 25.4 を参照してください。	R
5:2	—	読むと 0 が読めます。	R

ビット	シンボル	機能	R/W
6	HTACT	USB ホストシーケンサステータスマニタ 0: ホストシーケンサが完全に停止している 1: ホストシーケンサが完全に停止していない	R
15:7	—	読むと 0 が読めます。	R

LNST[1:0]ビット (USB データラインステータスマニタ)

LNST[1:0]ビットは USB データライン (D+) のステータスを示します。詳細は、表 25.4 を参照してください。
デバイスコントローラモード時は、接続処理 (SYSCFG.DPRPU = 1) 以降に LNST[1:0]ビットを読み出してください。

表 25.4 USB データバスライン (D+) のステータス

LNST[1:0]ビット	フルスピード動作時
00b	SE0
01b	J-State
10b	K-State
11b	SE1

HTACT ビット (USB ホストシーケンサステータスマニタ)

USBFS のホストシーケンサが完全に停止しているとき、HTACT ビットは 0 になります。

25.2.3 DVSTCTR0 : デバイスステートコントロールレジスタ 0

Base address: USBFS = 0x4009_0000

Offset address: 0x008

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	WKUP	—	—	—	—	—	—	RHST[2:0]	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	RHST[2:0]	USB バスリセットステータス 0 0 0: デバイスコントローラモード時：通信速度は不確定 0 0 1: デバイスコントローラモード時：USB バスリセット処理中 0 1 0: デバイスコントローラモード時：USB バスリセット処理中またはフルスピード接続時 0 1 1: 設定禁止 その他: デバイスコントローラモード時：設定禁止	R
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	WKUP	ウェイクアップ出力 0: リモートウェイクアップ信号を出力しない 1: リモートウェイクアップ信号を出力する	R/W
15:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

デバイスコントローラモード時、USBFS コントローラはロースピード接続に対応しません。この値を読み出したときは、上位のアプリケーションソフトウェアで異常接続処理を実行する必要があります。

RHST[2:0]ビット (USB バスリセットステータス)

RHST[2:0]ビットは USB バスリセットのステータスを示します。

デバイスコントローラモードでは、USBFS が USB バスリセットを検出すると、DPRPU ビットが 1 の場合に RHST[2:0]ビットが 010b を表示し、DVST 割り込みが発生します。

WKUP ビット (ウェイクアップ出力)

WKUP ビットはデバイスコントローラモードで、USB バスへのリモートウェイクアップ信号 (レジューム信号) の受け付けを許可または禁止します。

USBFS は、リモートウェイクアップ信号の出力タイミングを制御します。WKUP ビットを 1 にすると、USBFS は 10 ms 間 K-State を出力した後、WKUP ビットをクリアして 0 にします。USB2.0 規格では、リモートウェイクアップ信号の送信までに、5 ms 以上 USB バスアイドル状態を保持する必要があります。そのため、USBFS は、サスペンド状態を検出した直後に WKUP ビットに 1 を書き込んだ場合、2 ms 後に K-State を出力します。

WKUP ビットへの 1 の書き込みは、デバイスがサスペンド状態 (INTSTS0.DVSQ[2:0]ビット= 1xxb) であり、かつ USB ホストからリモートウェイクアップ信号が許可されている場合のみ行ってください。本ビットが 1 のときは、サスペンド状態であっても、内部クロックを停止しないでください (SYSCFG.SCKE ビットは 1 にする必要があります)。

25.2.4 CFIFO/CFIFOL : CFIFO ポートレジスタ

Base address: USBFS = 0x4009_0000

Offset address: 0x014

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	FIFOPORT[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	FIFOPORT[15:0] ^(注1)	FIFO ポート これらのビットにアクセスして、FIFO バッファから受信データを読み出すか、または FIFO バッファへ送信データを書き込みます。	R/W

注 1. 有効ビットは、関連するポート選択レジスタにおける MBW の設定値 (CFIFOSEL.MBW) および BIGEND の設定値 (CFIFOSEL.BIGEND) により異なります。表 25.5 および表 25.6 を参照してください。

3 つの FIFO ポートが有効です。

- CFIFO
- D0FIFO
- D1FIFO

各 FIFO ポートは下記のレジスタで構成されます。

- FIFO バッファからのデータリードと、FIFO バッファへのデータライトを処理するポートレジスタ (CFIFO、D0FIFO、または D1FIFO)
- FIFO ポートに割り当てられたパイプを選択するためのポート選択レジスタ (CFIFOSEL、D0FIFOSEL、または D1FIFOSEL)
- ポートコントロールレジスタ (CFIFOCTR、D0FIFOCTR、または D1FIFOCTR)

各 FIFO ポートには、下記の制限事項があります。

- DCP コントロール転送用 FIFO バッファへのアクセスは CFIFO ポートを通して行います。
- DTC 転送用 FIFO バッファへのアクセスは D0FIO または D1FIFO ポートを通して行います。
- CPU による D0FIFO および D1FIFO ポートアクセスも可能です。
- DTC 転送機能などの FIFO ポート固有の機能を使用している場合、ポート選択レジスタの CURPIPE[3:0]ビットで選択したパイプ番号は変更できません。
- FIFO ポートを設定するレジスタ群が他の FIFO ポートに影響を与えることはありません。
- 同一パイプを複数の FIFO ポートに割り当てないでください。
- FIFO バッファの状態には、アクセス権が CPU にある場合と Serial Interface Engine (SIE) にある場合の 2 種類があります。SIE にアクセス権がある場合は、CPU から FIFO バッファにアクセスできません。

FIFOPORT[15:0]ビット (FIFO ポート)

FIFOPORT[15:0]ビットへのアクセス時に、USBFS は FIFO バッファから受信データを読み出すか、または FIFO バッファへ送信データを書き込みます。FIFO ポートレジスタへのアクセスは、関連するポートコントロールレジスタ (CFIFOCTR、D0FIFOCTR、または D1FIFOCTR) の FRDY ビットが 1 のときに限り可能です。

FIFO ポートレジスタの有効ビットは、ポート選択レジスタ (CFIFOSEL、D0FIFOSEL、または D1FIFOSEL) の MBW ビットおよび BIGEND ビットの設定値により異なります。表 25.5 と表 25.6 を参照してください。

表 25.5 16 ビットアクセス時のエンディアン動作

CFIFOSEL.BIGEND ビット	ビット[15:8]	ビット[7:0]
0	N + 1 データ	N + 0 データ
1	N + 0 データ	N + 1 データ

表 25.6 8 ビットアクセス時のエンディアン動作

CFIFOSEL.BIGEND ビット	ビット[15:8]	ビット[7:0]
0	アクセス禁止 ^(注1)	N + 0 データ
1	アクセス禁止 ^(注1)	N + 0 データ

注 1. アクセス禁止領域に対する書き込みや読み出しはしないでください。

25.2.5 DnFIFO/DnFIFOL : D0FIFO ポートレジスタ (n = 0, 1)

Base address: USBFS = 0x4009_0000

Offset address: 0x018 + 0x4 × n

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field: FIFOPORT[15:0]

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
15:0	FIFOPORT[15:0] ^(注1)	FIFO ポート これらのビットにアクセスして、FIFO バッファから受信データを読み出すか、または FIFO バッファへ送信データを書き込みます。	R/W

注 1. 有効ビットは、関連するポート選択レジスタにおける MBW の設定値 (CFIFOSEL.MBW、D0FIFOSEL.MBW、および D1FIFOSEL.MBW) および BIGEND の設定値 (CFIFOSEL.BIGEND、D0FIFOSEL.BIGEND、および D1FIFOSEL.BIGEND) により異なります。表 25.7 および表 25.8 を参照してください。

3 つの FIFO ポートが有効です。

- CFIFO
- D0FIFO
- D1FIFO

各 FIFO ポートは下記のレジスタで構成されます。

- FIFO バッファからのデータリードと、FIFO バッファへのデータライトを処理するポートレジスタ (CFIFO、D0FIFO、または D1FIFO)
- FIFO ポートに割り当てられたパイプを選択するためのポート選択レジスタ (CFIFOSEL、D0FIFOSEL、または D1FIFOSEL)
- ポートコントロールレジスタ (CFIFOCTR、D0FIFOCTR、または D1FIFOCTR)

各 FIFO ポートには、下記の制限事項があります。

- DCP コントロール転送用 FIFO バッファへのアクセスは CFIFO ポートを通して行います。
- DTC 転送用 FIFO バッファへのアクセスは D0FIFO または D1FIFO ポートを通して行います。
- CPU による D0FIFO および D1FIFO ポートアクセスも可能です。

- DTC 転送機能などの FIFO ポート固有の機能を使用している場合、ポート選択レジスタの CURPIPE[3:0] ビットで選択したパイプ番号は変更できません。
- FIFO ポートを設定するレジスタ群が他の FIFO ポートに影響を与えることはありません。
- 同一パイプを複数の FIFO ポートに割り当てないでください。
- FIFO バッファの状態には、アクセス権が CPU にある場合と Serial Interface Engine (SIE) にある場合の 2 種類があります。SIE にアクセス権がある場合は、CPU から FIFO バッファにアクセスできません。

FIFOPORT[15:0]ビット (FIFO ポート)

FIFOPORT ビットへのアクセス時に、USBFS は FIFO バッファから受信データを読み出すか、または FIFO バッファへ送信データを書き込みます。FIFO ポートレジスタへのアクセスは、関連するポートコントロールレジスタ (CFIFOCTR、D0FIFOCTR、または D1FIFOCTR) の FRDY ビットが 1 のときに限り可能です。

FIFO ポートレジスタの有効ビットは、ポート選択レジスタ (CFIFOSEL、D0FIFOSEL、または D1FIFOSEL) の MBW ビットおよび BIGEND ビットの設定値により異なります。表 25.7 および表 25.8 を参照してください。

表 25.7 16 ビットアクセス時のエンディアン動作

CFIFOSEL.BIGEND ビット D0FIFOSEL.BIGEND ビット D1FIFOSEL.BIGEND ビット	ビット[15:8]	ビット[7:0]
0	N+1 データ	N+0 データ
1	N+0 データ	N+1 データ

表 25.8 8 ビットアクセス時のエンディアン動作

CFIFOSEL.BIGEND ビット D0FIFOSEL.BIGEND ビット D1FIFOSEL.BIGEND ビット	ビット[15:8]	ビット[7:0]
0	アクセス禁止 ^(注1)	N+0 データ
1	アクセス禁止 ^(注1)	N+0 データ

注 1. アクセス禁止領域に対する書き込みや読み出しはしないでください。

25.2.6 CFIFOSEL : CFIFO ポート選択レジスタ

Base address: USBFS = 0x4009_0000

Offset address: 0x020

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	RCNT	REW	—	—	—	MBW	—	BIGEND	—	—	ISEL	—	CURPIPE[3:0]			

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
3:0	CURPIPE[3:0]	CFIFO ポートアクセスパイプ指定 0x0: デフォルトコントロールパイプ 0x1: パイプ 1 0x2: パイプ 2 0x3: パイプ 3 0x4: パイプ 4 0x5: パイプ 5 0x6: パイプ 6 0x7: パイプ 7 0x8: パイプ 8 0x9: パイプ 9 その他: 設定禁止	R/W
4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
5	ISEL	DCP 選択時 CFIFO ポートアクセス方向 0: FIFO バッファ読み出し選択 1: FIFO バッファ書き込み選択	R/W
7:6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	BIGEND	CFIFO ポートエンディアン制御 0: リトルエンディアン 1: ビッグエンディアン	R/W
9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
10	MBW	CFIFO ポートアクセスビット幅 0: 8 ビット幅 1: 16 ビット幅	R/W
13:11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
14	REW	バッファポインタリワインド 0: バッファポインタのリワインドをしない 1: バッファポインタのリワインドをする	W(注1)
15	RCNT	リードカウントモード 0: CFIFO からすべての受信データを読み出したときに、DTLN[8:0]ビット (CFIFOCTR.DTLN[8:0], D0FIFOCTR.DTLN[8:0], D1FIFOCTR.DTLN[8:0]) をクリア。ダブルバッファモードの場合、一面のみ読み出し終了時に DTLN[8:0]の値をクリア。 1: CFIFO から受信データを読み出すごとに DTLN[8:0]ビットをダウンカウント。	R/W

注 1. 読むと 0 が読み出されます。

CFIFOSEL、D0FIFOSEL、および D1FIFOSEL レジスタの CURPIPE[3:0]ビットに同じパイプ番号を設定しないでください。D0FIFOSEL レジスタおよび D1FIFOSEL レジスタの CURPIPE[3:0]ビットの設定が 0000b の場合には、パイプ指定なしとなります。

DTC 転送が許可されているとき、パイプ番号を変更しないでください。

CURPIPE[3:0]ビット (CFIFO ポートアクセスパイプ指定)

CURPIPE[3:0]ビットは CFIFO ポート経由のデータの読み出し／書き込みに使用するパイプ番号を指定します。これらのビットに書き込む際は、書き込み後に読み出して、書き込み値と読み出し値が一致していることを確認してから、次の処理に進んでください。CFIFOSEL、D0FIFOSEL、および D1FIFOSEL レジスタの CURPIPE[3:0]ビットに同じパイプ番号を設定しないでください。

FIFO バッファへのアクセス中は、ソフトウェアが CURPIPE[3:0]ビットの設定値を変更しようとしても、アクセスが完了するまで現在のアクセス設定が維持されます。

ISEL ビット (DCP 選択時 CFIFO ポートアクセス方向)

選択パイプが DCP のときに ISEL ビットへの新しい値の書き込みを行ったときは、その後に ISEL ビットの読み出しを行い、書き込み値と読み出し値が一致することを確認してから次の処理に進んでください。ISEL ビットと CURPIPE[3:0]ビットの設定は同時に行ってください。

MBW ビット (CFIFO ポートアクセスビット幅)

MBW ビットは CFIFO ポートへのアクセスビット幅を指定します。

選択パイプが受信方向の場合、CURPIPE[3:0]ビットと MBW ビットを同時に設定してください。これらのビットへの書き込みで FIFO バッファからのデータ読み出しが開始したら、すべてのデータが読み出されるまで MBW ビットの変更を行わないでください。

選択パイプが送信方向の場合、FIFO バッファへのデータ書き込み実行中に 8 ビットから 16 ビットへのビット幅の変更はできません。

16 ビット幅が選択されていても、バイトアクセス制御により、奇数バイトの書き込みも可能です。

REW ビット (バッファポインタリワインド)

REW ビットはバッファポインタのリワインドを行うか否かを指定します。

選択パイプが受信方向の場合、FIFO バッファの読み出し中に本ビットを 1 にすると、FIFO バッファの最初のデータから再読み出しが可能になります。ダブルバッファの場合は、この設定により現在読み出し中の FIFO バッファの面の最初のデータから再読み出しすることが可能になります。

REW ビットを 1 にするとき、CURPIPE[3:0]ビットの設定変更を同時に行わないでください。REW ビットを 1 にする前に、必ず FRDY ビットが 1 であることを確認してください。

送信方向のパイプに対して FIFO バッファの最初のデータから書き込みをやり直す場合は、BCLR ビットを使用してください。

25.2.7 DnFIFOSEL : D0FIFO ポート選択レジスタ (n = 0, 1)

Base address: USBFS = 0x4009_0000

Offset address: 0x028 + 0x4 × n

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	RCNT	REW	DCLR M	DREQ E	—	MBW	—	BIGEN D	—	—	—	—	CURPIPE[3:0]			
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
3:0	CURPIPE[3:0]	FIFO ポートアクセスパイプ指定 0x0: デフォルトコントロールパイプ 0x1: パイプ 1 0x2: パイプ 2 0x3: パイプ 3 0x4: パイプ 4 0x5: パイプ 5 0x6: パイプ 6 0x7: パイプ 7 0x8: パイプ 8 0x9: パイプ 9 その他: 設定禁止	R/W
7:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	BIGEND	FIFO ポートエンディアン制御 0: リトルエンディアン 1: ビッグエンディアン	R/W
9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
10	MBW	FIFO ポートアクセスビット幅 0: 8 ビット幅 1: 16 ビット幅	R/W
11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
12	DREQE	DTC 転送要求許可 0: DTC 転送要求禁止 1: DTC 転送要求許可	R/W
13	DCLRM	指定パイプデータ読み出し後自動バッファメモリクリアモードアクセス 0: 自動バッファクリアモード禁止 1: 自動バッファクリアモード許可	R/W
14	REW	バッファポインタリワインド 0: バッファポインタのリワインドをしない 1: バッファポインタのリワインドをする	W
15	RCNT	リードカウントモード 0: DnFIFO の全受信データ読み出し終了時 (ダブルバッファモードの場合は一面のみ読み出し終了後) に DTLN[8:0]ビット (CFIFOCTR.DTLN[8:0]、D0FIFOCTR.DTLN[8:0]、D1FIFOCTR.DTLN[8:0]) をクリア 1: DnFIFO から受信データ読み出しごとに DTLN[8:0]ビットをダウンカウント	R/W

CFIFOSEL、D0FIFOSEL、および D1FIFOSEL レジスタの CURPIPE[3:0] ビットで同一のパイプを指定しないでください。D0FIFOSEL レジスタおよび D1FIFOSEL レジスタの CURPIPE[3:0] ビットの設定が 0000b の場合には、パイプ指定なしとなります。DTC 転送が許可されている状態でパイプ番号の変更は行わないでください。

CURPIPE[3:0] ビット (FIFO ポートアクセスパイプ指定)

CURPIPE[3:0] ビットは DnFIFO ポート経由のデータの読み出しまたは書き込みに使用するパイプ番号を指定します。これらのビットに書き込む際は、書き込み後に読み出して、書き込み値と読み出し値が一致していることを確認してから、次の処理に進んでください。CFIFOSEL、D0FIFOSEL、および D1FIFOSEL レジスタの CURPIPE[3:0] ビットに同じパイプ番号を設定しないでください。

FIFO バッファへのアクセス中は、ソフトウェアが CURPIPE[3:0] ビットの設定値を変更しようとしても、アクセスが完了するまで現在のアクセス設定が維持されます。

MBW ビット (FIFO ポートアクセスビット幅)

MBW ビットは DnFIFO ポートへのアクセスビット幅を指定します。

選択パイプが受信方向の場合、これらのビットへの書き込みで FIFO バッファからのデータ読み出しが開始したら、すべてのデータが読み出されるまで MBW ビットの変更を行わないでください。CURPIPE[3:0] ビットと MBW ビットの設定は同時に行ってください。

選択パイプが送信方向の場合、FIFO バッファへのデータ書き込み実行中に 8 ビットから 16 ビットへのビット幅の変更はできません。

16 ビット幅が選択されていても、バイトアクセス制御により、奇数バイトの書き込みも可能です。

DREQE ビット (DTC 転送要求許可)

DREQE ビットは、DTC 転送要求の発行を許可または禁止します。DTC 転送要求を許可する場合、CURPIPE[3:0] ビットを設定後に DREQE ビットを 1 にしてください。CURPIPE[3:0] ビットを書き換える場合、まず DREQE ビットを 0 にしてから書き換えてください。

DCLRM ビット (指定パイプデータ読み出し後自動バッファメモリクリアモードアクセス)

DCLRM ビットは選択パイプのデータを読み出した後の自動 FIFO バッファクリアを許可または禁止します。

本ビットを 1 にすると、指定パイプに割り当てられた FIFO バッファが空のときに Zero-Length パケットを受信した場合、または PIPECFG.BFRE ビットが 1 で受信したショートパケットの読み出しが完了した場合、USBFS は FIFO ポートコントロールレジスタの BCLR ビットを 1 にします。

SOFCFG.BRDYM ビットを 1 にして USBFS を使用する場合、本ビットを 0 にしてください。

REW ビット (バッファポインタリワインド)

REW ビットはバッファポインタのリワインドを行うか否かを指定します。

選択パイプが受信方向の場合、FIFO バッファの読み出し中に本ビットを 1 にすると、FIFO バッファの最初のデータから再読み出しが可能になります。ダブルバッファの場合は、この設定により現在読み出し中の FIFO バッファの面の最初のデータから再読み出しすることが可能になります。

REW ビットを 1 にするとき、CURPIPE[3:0] ビットの設定変更を同時に行わないでください。本ビットを 1 にする前に、必ず FRDY ビットが 1 であることを確認してください。

送信方向のパイプに対して FIFO バッファの最初のデータから書き込みをやり直す場合は、BCLR ビットを使用してください。

RCNT ビット (リードカウントモード)

RCNT ビットは CFIFOCTR.DTLN ビットの読み出しモードを指定します。PIPECFG.BFRE ビットを 1 にして DnFIFO にアクセスを行う場合は、RCNT ビットを 0 にしてください。

25.2.8 CFIFOCTR : CFIFO ポートコントロールレジスタ

Base address: USBFS = 0x4009_0000

Offset address: 0x022

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	BVAL	BCLR	FRDY	—	—	—	—	DTLN[8:0]								
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
8:0	DTLN[8:0]	受信データ長 受信データ長を示します。 ポート選択レジスタの RCNT ビットの設定により、表示される内容が異なります。詳細は、DTLN[8:0]ビットの説明を参照してください。	R
12:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
13	FRDY	FIFO ポートレディ 0: FIFO ポートアクセス不可能 1: FIFO ポートアクセス許可	R
14	BCLR	CPU バッファクリア 0: 動作なし 1: CPU 側 FIFO バッファクリア	W
15	BVAL	バッファメモリ有効フラグ 0: 無効 (0 の書き込みは影響なし) 1: 書き込み終了	R/W

CFIFOCTR レジスタ、D0FIFOCTR レジスタ、および D1FIFOCTR レジスタは、それぞれ CFIFO、D0FIFO、および D1FIFO バッファに対応しています。

DTLN[8:0]ビット (受信データ長)

DTLN[8:0]ビットは受信データ長を示します。

FIFO バッファ読み出し中の DTLN[8:0]ビットの値は、DnFIFOSEL.RCNT ビット (n = 0, 1) により、以下のように異なります。

- RCNT = 0 のとき

CPU または DTC が FIFO バッファ 1 面分の全受信データの読み出しを完了するまで、USBFS は DTLN[8:0]ビットを設定して、受信データ長を示します。

PIPECFG.BFRE ビットが 1 の場合、全データの読み出しが完了しても、BCLR ビットが 1 になるまで USBFS は受信データ長を保持します。

- RCNT = 1

FIFO バッファからデータを読み出すごとに、USBFS は DTLN[8:0]ビットの示す値をデクリメントします。MBW = 0 のときは-1 ずつ、MBW = 1 のときは-2 ずつ値がダウンカウントされます。

FIFO バッファ 1 面分の全データの読み出し完了時に、USBFS は本ビットを 0 にします。ダブルバッファモード時、かつ FIFO バッファ 1 面分の全データの読み出しを完了する前にもう 1 面分の FIFO バッファにデータを受信した場合、USBFS は本ビットを設定して、後の 1 面分の全データの読み出し完了時に先の 1 面分の受信データ長を示します。

FRDY ビット (FIFO ポートレディ)

FRDY ビットは CPU または DTC から FIFO ポートにアクセス可能かどうかを示します。

以下の場合、USBFS は FRDY ビットを 1 にしますが、読み出すべきデータがないため、FIFO ポート経由のデータ読み出しはできません。

- 選択パイプに割り当てられている FIFO バッファが空の状態 Zero-Length パケットを受信した場合
- PIPECFG.BFRE ビットが 1 のときに、ショートパケットを受信し、データ読み出しを完了した場合

これらのケースでは、BCLR ビットを 1 にして FIFO バッファのクリアを行い、次のデータ送受信を行える状態にしてください。

BCLR ビット (CPU バッファクリア)

選択パイプの CPU 側の FIFO バッファをクリアする場合は BCLR ビットを 1 にします。

選択パイプに割り当てられている FIFO バッファにダブルバッファモードが設定されている場合、FIFO バッファの両面ともに読み出し可能な場合でも、USBFS は片面の FIFO バッファのみをクリアします。

選択パイプが DCP のときに BCLR ビットを 1 にすると、FIFO バッファへのアクセス権を持つのが CPU 側か SIE 側かにかかわらず、USBFS は FIFO バッファをクリアします。SIE 側にアクセス権があるときに FIFO バッファをクリアする場合、DCPCTR.PID[1:0] ビットを 00b (NAK 応答) にしてから BCLR ビットを 1 にしてください。

選択パイプが送信方向の場合、同時に BVAL フラグと BCLR ビットの両方に 1 を書き込むと、USBFS はすでに書き込まれたデータをクリアし、Zero-Length パケットの送信を可能にします。

選択パイプが DCP 以外の場合、BCLR ビットへの 1 の書き込みは、FIFO ポートコントロールレジスタの FRDY ビットの (USBFS による) 設定値が 1 のときにのみ行ってください。

BVAL フラグ (バッファメモリ有効フラグ)

CURPIPE[3:0] ビットで選択したパイプの CPU 側の FIFO バッファの書き込み終了時に BVAL フラグを 1 にします。

選択パイプが送信方向のとき、以下の場合に BVAL フラグを 1 にしてください。

- ショートパケットを送信する場合は、データ書き込み後に本フラグを 1 にする
- Zero-Length パケットの送信を行いたいとき、FIFO バッファへデータを書き込む前に本フラグを 1 にする

これを行うと、USBFS は CPU の FIFO バッファを SIE に切り替え、送信可能状態にします。

連続転送モード時にパイプに対して最大パケットサイズ分のデータを書き込むと、USBFS は BVAL フラグを 1 にし、FIFO バッファを CPU から SIE に切り替え、送信可能状態にします。

BVAL フラグへの 1 の書き込みは、USBFS が FRDY ビットを 1 にしているときにのみ行ってください。選択パイプが受信方向の場合、BVAL フラグは 1 にしないでください。

25.2.9 DnFIFOCTR : D0FIFO ポートコントロールレジスタ (n = 0, 1)

Base address: USBFS = 0x4009_0000

Offset address: 0x02A + 0x4 × n

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	BVAL	BCLR	FRDY	—	—	—	—	DTLN[8:0]								
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
8:0	DTLN[8:0]	受信データ長 受信データ長を示します。 ポート選択レジスタの RCNT ビットの設定により、表示される内容が異なります。詳細は、DTLN[8:0] ビットの説明を参照してください。	R
12:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
13	FRDY	FIFO ポートレディ 0: FIFO ポートアクセス不可能 1: FIFO ポートアクセス許可	R
14	BCLR	CPU バッファクリア 0: 動作なし 1: CPU 側 FIFO バッファクリア	R/W(注1)
15	BVAL	バッファメモリ有効フラグ 0: 無効 (0 の書き込みは影響なし) 1: 書き込み終了	R/W

注 1. 読むと 0 が読み出されます。

CFIFOCTR レジスタ、D0FIFOCTR レジスタ、および D1FIFOCTR レジスタは、それぞれ CFIFO、D0FIFO、および D1FIFO バッファに対応しています。

DTLN[8:0]ビット（受信データ長）

DTLN[8:0]ビットは受信データ長を示します。

FIFO バッファ読み出し中の DTLN[8:0]ビットの値は、DnFIFOSEL.RCNT ビット (n = 0, 1) により、以下のように異なります。

- RCNT = 0

CPU または DTC が FIFO バッファ 1 面分の全受信データの読み出しを完了するまで、USBFS は DTLN[8:0]ビットを設定して、受信データ長を示します。

PIPECFG.BFRE ビットが 1 の場合、全データの読み出しが完了しても、BCLR ビットが 1 になるまで USBFS は受信データ長を保持します。

- RCNT = 1

FIFO バッファからデータを読み出すごとに、USBFS は DTLN[8:0]ビットの示す値をデクリメントします。MBW = 0 のときは-1 ずつ、MBW = 1 のときは-2 ずつ値がダウンカウントされます。

FIFO バッファ 1 面分の全データの読み出し完了時に、USBFS は本ビットを 0 にします。ダブルバッファモード時、かつ FIFO バッファ 1 面分の全データの読み出しを完了する前にもう 1 面分の FIFO バッファにデータを受信した場合、USBFS は本ビットを設定して、後の 1 面分の全データの読み出し完了時に先の 1 面分の受信データ長を示します。

FRDY ビット（FIFO ポートレディ）

FRDY ビットは CPU または DTC から FIFO ポートにアクセス可能かどうかを示します。

以下の場合、USBFS は FRDY ビットを 1 にしますが、読み出すべきデータがないため FIFO ポート経由のデータ読み出しはできません。

- 選択パイプに割り当てられている FIFO バッファが空の状態 Zero-Length パケットを受信した場合
- PIPECFG.BFRE ビットが 1 のときに、ショートパケットを受信し、データ読み出しを完了した場合

これらのケースでは、BCLR ビットを 1 にして FIFO バッファのクリアを行い、次のデータ送受信を行える状態にしてください。

BCLR ビット（CPU バッファクリア）

選択パイプの CPU 側の FIFO バッファをクリアする場合は BCLR ビットを 1 にします。

選択パイプに割り当てられている FIFO バッファにダブルバッファモードが設定されている場合、FIFO バッファの両面ともに読み出し可能な場合でも、USBFS は片面の FIFO バッファのみをクリアします。

選択パイプが DCP のときに BCLR ビットを 1 にすると、FIFO バッファへのアクセス権を持つのが CPU 側か SIE 側にかかわらず、USBFS は FIFO バッファをクリアします。SIE 側にアクセス権があるときに FIFO バッファをクリアする場合、DCPCTR.PID[1:0]ビットを 00b (NAK 応答) にしてから BCLR ビットを 1 にしてください。

選択パイプが送信方向の場合、同時に BVAL フラグと BCLR ビットの両方に 1 を書き込むと、USBFS はすでに書き込まれたデータをクリアし、Zero-Length パケットの送信を可能にします。

選択パイプが DCP 以外の場合、BCLR ビットへの 1 の書き込みは、FIFO ポートコントロールレジスタの FRDY ビットの (USBFS による) 設定値が 1 のときにのみ行ってください。

BVAL フラグ（バッファメモリ有効フラグ）

CURPIPE[3:0]ビットで選択したパイプの CPU 側の FIFO バッファの書き込み終了時に BVAL フラグを 1 にします。

選択パイプが送信方向のとき、以下の場合に BVAL フラグを 1 にしてください。

- ショートパケットを送信する場合は、データ書き込み後に本フラグを 1 にする
- Zero-Length パケットの送信を行いたいとき、FIFO バッファヘータを書き込む前に本フラグを 1 にする

これを行うと、USBFS は CPU の FIFO バッファを SIE に切り替え、送信可能状態にします。

連続転送モード時にパイプに対して最大パケットサイズ分のデータを書き込むと、USBFS は BVAL フラグを 1 にし、FIFO バッファを CPU から SIE に切り替え、送信可能状態にします。

BVAL フラグへの 1 の書き込みは、USBFS が FRDY ビットを 1 にしているときにのみ行ってください。選択パイプが受信方向の場合、BVAL フラグは 1 にしないでください。

25.2.10 INTENB0 : 割り込みイネーブルレジスタ 0

Base address: USBFS = 0x4009_0000

Offset address: 0x030

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	VBSE	RSME	SOFE	DVSE	CTRE	BEMPE	NRDYE	BRDYE	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
7:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	BRDYE	バッファレディ割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
9	NRDYE	バッファノットレディ応答割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
10	BEMPE	バッファエンプティ割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
11	CTRE	コントロール転送ステージ遷移割り込み許可 ^(注1) 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
12	DVSE	デバイスステート遷移割り込み許可 ^(注1) 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
13	SOFE	フレーム番号更新割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
14	RSME	レジューム割り込み許可 ^(注1) 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
15	VBSE	VBUS 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W

注 1. RSME、DVSE、および CTRE ビットは、デバイスコントローラモード時にのみ 1 にできます。

INTSTS0 レジスタのステータスフラグが 1 で、INTENB0 レジスタの関連する割り込み要求許可ビットが 1 の場合、USBFS は USBFS 割り込み要求を発行します。

INTENB0 レジスタの設定値にかかわらず、関連する条件を満たすステート切り替えに応じて、INTSTS0 レジスタのステータスフラグは 1 となります。

INTENB0 レジスタの関連するステータスフラグが 1 の場合に、INTENB0 レジスタの割り込み要求許可ビットが 0 から 1 に切り替えられると、USBFS 割り込み要求が発行されます。

25.2.11 BRDYENB : BRDY 割り込みイネーブルレジスタ

Base address: USBFS = 0x4009_0000

Offset address: 0x036

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	PIPE9 BRDY E	PIPE8 BRDY E	PIPE7 BRDY E	PIPE6 BRDY E	PIPE5 BRDY E	PIPE4 BRDY E	PIPE3 BRDY E	PIPE2 BRDY E	PIPE1 BRDY E	PIPE0 BRDY E
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	PIPE0BRDYE	パイプ 0 の BRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
1	PIPE1BRDYE	パイプ 1 の BRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
2	PIPE2BRDYE	パイプ 2 の BRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
3	PIPE3BRDYE	パイプ 3 の BRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
4	PIPE4BRDYE	パイプ 4 の BRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
5	PIPE5BRDYE	パイプ 5 の BRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
6	PIPE6BRDYE	パイプ 6 の BRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
7	PIPE7BRDYE	パイプ 7 の BRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
8	PIPE8BRDYE	パイプ 8 の BRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
9	PIPE9BRDYE	パイプ 9 の BRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
15:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

BRDYENB レジスタは、各パイプの BRDY 割り込み検出時に、INTSTS0.BRDY ビットへの 1 の書き込みの許可／禁止を指定します。

BRDYSTS レジスタのステータスフラグが 1 で、BRDYENB レジスタの関連する PIPE n BRDYE ビット ($n=0\sim9$) が 1 の場合、INTSTS0.BRDY フラグは 1 になります。この場合、INTENB0 レジスタの BRDYE ビットが 1 であれば、USBFS は BRDY 割り込み要求を発生させます。少なくとも 1 つの PIPE n BRDY ビットが 1 の状態で、ソフトウェアで BRDYENB レジスタの関連する割り込み要求許可ビットが 0 から 1 に変更されると、USB は BRDY 割り込み要求を発生させます。

25.2.12 NRDYENB : NRDY 割り込みイネーブルレジスタ

Base address: USBFS = 0x4009_0000

Offset address: 0x038

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	PIPE9 NRDY E	PIPE8 NRDY E	PIPE7 NRDY E	PIPE6 NRDY E	PIPE5 NRDY E	PIPE4 NRDY E	PIPE3 NRDY E	PIPE2 NRDY E	PIPE1 NRDY E	PIPE0 NRDY E
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	PIPE0NRDYE	パイプ 0 の NRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
1	PIPE1NRDYE	パイプ 1 の NRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
2	PIPE2NRDYE	パイプ 2 の NRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
3	PIPE3NRDYE	パイプ 3 の NRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
4	PIPE4NRDYE	パイプ 4 の NRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
5	PIPE5NRDYE	パイプ 5 の NRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
6	PIPE6NRDYE	パイプ 6 の NRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
7	PIPE7NRDYE	パイプ 7 の NRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
8	PIPE8NRDYE	パイプ 8 の NRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
9	PIPE9NRDYE	パイプ 9 の NRDY 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
15:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

NRDYENB レジスタは、各パイプの NRDY 割り込み検出時に、INTSTS0.NRDY ビットへの 1 の書き込みの許可／禁止を指定します。

NRDYSTS レジスタのステータスフラグが 1 で、NRDYENB レジスタの関連する PIPE n NRDYE ビット ($n=0\sim9$) が 1 の場合、INTSTS0.NRDY フラグは 1 になります。この場合、INTENB0 レジスタの NRDYE ビットが 1 であれば、USBFS は NRDY 割り込み要求を発生させます。少なくとも 1 つの PIPE n NRDY ビットが 1 の状態で、ソフトウェアで NRDYENB レジスタの関連する割り込み要求許可ビットが 0 から 1 に変更されると、USBFS は NRDY 割り込み要求を発生させます。

25.2.13 BEMPENB : BEMP 割り込みイネーブルレジスタ

Base address: USBFS = 0x4009_0000

Offset address: 0x03A

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	PIPE9 BEMPE	PIPE8 BEMPE	PIPE7 BEMPE	PIPE6 BEMPE	PIPE5 BEMPE	PIPE4 BEMPE	PIPE3 BEMPE	PIPE2 BEMPE	PIPE1 BEMPE	PIPE0 BEMPE
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	PIPE0BEMPE	パイプ 0 の BEMP 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
1	PIPE1BEMPE	パイプ 1 の BEMP 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
2	PIPE2BEMPE	パイプ 2 の BEMP 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
3	PIPE3BEMPE	パイプ 3 の BEMP 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
4	PIPE4BEMPE	パイプ 4 の BEMP 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
5	PIPE5BEMPE	パイプ 5 の BEMP 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
6	PIPE6BEMPE	パイプ 6 の BEMP 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
7	PIPE7BEMPE	パイプ 7 の BEMP 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
8	PIPE8BEMPE	パイプ 8 の BEMP 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
9	PIPE9BEMPE	パイプ 9 の BEMP 割り込み許可 0: 割り込み要求を禁止 1: 割り込み要求を許可	R/W
15:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

BEMPENB レジスタは、各パイプの BEMP 割り込み検出時に、INTSTS0.BEMP ビットへの 1 の書き込みの許可／禁止を指定します。

BEMPSTS レジスタのステータスフラグが 1 で、BEMPENB レジスタの関連する PIPE n BEMPE ($n=0\sim9$) ビットが 1 の場合、INTSTS0.BEMP フラグは 1 になります。この場合、INTENB0 レジスタの BEMPE ビットが 1 であれば、USBFS は BEMP 割り込み要求を発生させます。少なくとも 1 つの PIPE n BEMPE ビットが 1 の状態で、ソフトウェアで BEMPENB レジスタの関連する割り込み要求許可ビットが 0 から 1 に変更されると、USBFS は BEMP 割り込み要求を発生させます。

25.2.14 SOFCFG : SOF 出力コンフィグレーションレジスタ

Base address: USBFS = 0x4009_0000

Offset address: 0x03C

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	BRDY M	—	EDGE STS	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
3:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	EDGESTS	エッジ割り込み出力ステータスマニタ(注1) エッジ割り込み出力信号のエッジ処理中は 1 となります。	R
5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	BRDYM	BRDY 割り込みステータスクリアタイミング 0: ソフトウェアによる BRDY フラグのクリア 1: FIFO バッファからのデータ読み出しまたは FIFO バッファへのデータ書き込みにより USBFS が BRDY フラグをクリア	R/W
15:7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. USBFS へのクロック供給を停止するときは、事前に EDGESTS フラグが 0 であることを確認してください。

EDGESTS ビット (エッジ割り込み出力ステータスマニタ)

EDGESTS ビットはエッジ割り込み出力信号のエッジ処理中は 1 となります。USBFS へのクロック供給を停止するときは、事前に本ビットが 0 であることを確認してください。

BRDYM ビット (BRDY 割り込みステータスクリアタイミング)

BRDYM ビットはパイプの BRDY 割り込みステータスフラグのクリア方法を指定します。

25.2.15 INTSTS0 : 割り込みステータスレジスタ 0

Base address: USBFS = 0x4009_0000

Offset address: 0x040

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	VBINT	RESM	SOFR	DVST	CTRT	BEMP	NRDY	BRDY	VBST S	DVSQ[2:0]			VALID	CTSQ[2:0]		
Value after reset:	0	0	0	x	0	0	0	0	x	0	0	x	0	0	0	0

ビット	シンボル	機能	R/W
2:0	CTSQ[2:0]	コントロール転送ステージ 0 0 0: アイドルまたはセットアップステージ 0 0 1: コントロールリードデータステージ 0 1 0: コントロールリードステータスステージ 0 1 1: コントロールライトデータステージ 1 0 0: コントロールライトステータスステージ 1 0 1: コントロールライト (ノーデータ) ステータスステージ 1 1 0: コントロール転送シーケンスエラー	R
3	VALID	USB リクエスト受信 0: Setup パケットを受信していない 1: Setup パケットを受信した	R/W

ビット	シンボル	機能	R/W
6:4	DVSQ[2:0]	デバイスステート デバイスステートを示します。 0 0 0: Powered ステート 0 0 1: Default ステート 0 1 0: Address ステート 0 1 1: Configured ステート その他: Suspended ステート	R
7	VBSTS	VBUS 入カステータス 0: USB_VBUS 端子が Low 1: USB_VBUS 端子が High	R
8	BRDY	バッファレディ割り込みステータス 0: BRDY 割り込み発生なし 1: BRDY 割り込み発生あり	R
9	NRDY	バッファノットレディ割り込みステータス 0: NRDY 割り込み発生なし 1: NRDY 割り込み発生あり	R
10	BEMP	バッファエンプティ割り込みステータス 0: BEMP 割り込み発生なし 1: BEMP 割り込み発生あり	R
11	CTRT	コントロール転送ステージ遷移割り込みステータス(注2) 0: コントロール転送ステージ遷移割り込み発生なし 1: コントロール転送ステージ遷移割り込み発生あり	R/W(注1)
12	DVST	デバイスステート遷移割り込みステータス(注2) 0: デバイスステート遷移割り込み発生なし 1: デバイスステート遷移割り込み発生あり	R/W(注1)
13	SOFR	フレーム番号更新割り込みステータス 0: SOF 割り込み発生なし 1: SOF 割り込み発生あり	R/W(注1)
14	RESM	レジューム割り込みステータス(注2)(注3) 0: レジューム割り込み発生なし 1: レジューム割り込み発生あり	R/W(注1)
15	VBINT	VBUS 割り込みステータス(注3) 0: VBUS 割り込み発生なし 1: VBUS 割り込み発生あり	R/W(注1)

注. DVST ビットは MCU がリセットされると 0、USB バスリセットのときは 1 になります。

注. VBSTS ビットは USB_VBUS 端子が High のときは 1、Low のときは 0 になります。

注. DVSQ[2:0] ビットは MCU がリセットされると 000b、USB バスリセットのときは 001b になります。

注 1. VBINT ビット、RESM ビット、SOFR ビット、DVST ビット、CTRT ビット、または VALID ビットをクリアする場合は、クリアしたいビットにのみ 0 を書き込んでください。その他のビットには 1 を書き込んでください。0 を示しているステータスビットへの 0 書き込みを行わないでください。

注 2. RESM、DVST、および CTRT ビットのステータスは、デバイスコントローラモードでのみ変化します。

注 3. USBFS は VBINT ビットおよび RESM ビットのステータス変化をクロック供給の停止中 (SYSCFG.SCKE ビット = 0) でも検出し、関連する割り込み要求ビットが 1 であれば割り込みを要求します。ステータスをソフトウェアでクリアするときは、事前にクロック供給を許可してから行ってください。

DVSQ[2:0] ビット (デバイスステート)

USB バスリセットで DVSQ[2:0] ビットは初期化されます。

BRDY フラグ (バッファレディ割り込みステータス)

BRDY フラグは BRDY 割り込みステータスを示します。

USBFS は、BRDY 割り込みが許可された (BRDYENB.PIPEnBRDYE = 1) パイプのうち少なくとも 1 つに対して BRDY 割り込みステータス (PIPEnBRDY = 1、n = 0~9) を検出したときに、BRDY ビットを 1 にします。

PIPEnBRDY ステータスがアサートされる条件については、「[25.3.3.1. BRDY 割り込み](#)」を参照してください。

1 に設定されている PIPEnBRDYE ビットに関連する PIPEnBRDY ビットのすべてにソフトウェアで 0 を書き込むと、USBFS は BRDY ビットを 0 にします。ソフトウェアで BRDY フラグに 0 を書き込んだ場合でも、本フラグはクリアされません。

NRDY フラグ (バッファノットレディ割り込みステータス)

NRDY フラグは NRDY 割り込みステータスを示します。

USBFS は、NRDY 割り込みが許可された (NRDYENB.PIPEnNRDYE = 1) パイプのうち少なくとも 1 つに対して NRDY 割り込みステータス (PIPEnNRDY = 1, n = 0~9) を検出したときに、NRDY ビットを 1 にします。

PIPEnNRDY ステータスがアサートされる条件については、「[25.3.3.2. NRDY 割り込み](#)」を参照してください。

1 に設定されている PIPEnNRDYE ビットに対応する PIPEnNRDY ビットのすべてにソフトウェアで 0 を書き込むと、USBFS は NRDY ビットを 0 にします。ソフトウェアで NRDY フラグに 0 を書き込んだ場合でも、本フラグはクリアされません。

BEMP フラグ (バッファエンプティ割り込みステータス)

BEMP フラグは BEMP 割り込みステータスを示します。

USBFS は、BEMP 割り込みが許可された (BEMPENB.PIPEnBEMPE = 1) パイプのうち少なくとも 1 つに対して BEMP 割り込みステータス (PIPEnBEMP = 1, n = 0~9) を検出したときに、BEMP ビットを 1 にします。

PIPEnBEMP ステータスがアサートされる条件については、「[25.3.3.3. BEMP 割り込み](#)」を参照してください。

1 に設定されている PIPEnBEMPE ビットに対応する PIPEnBEMP ビットのすべてにソフトウェアで 0 を書き込むと、USBFS は BEMP ビットを 0 にします。ソフトウェアで BEMP フラグに 0 を書き込んだ場合でも、本フラグはクリアされません。

CTRT フラグ (コントロール転送ステージ遷移割り込みステータス)

デバイスコントローラモード時、USBFS がコントロール転送のステージ遷移を検出すると、USBFS は CTSQ[2:0] ビットの値を更新し、CTRT フラグを 1 にします。コントロール転送ステージ遷移割り込みが発生した場合、USBFS が次のコントロール転送のステージ遷移を検出するまでに CTRT フラグをクリアしてください。

DVST フラグ (デバイスステート遷移割り込みステータス)

デバイスコントローラモード時、USBFS がデバイスステートの変化を検出すると、USBFS は DVSQ[2:0] ビットの値を更新し、DVST フラグを 1 にします。デバイスステート遷移割り込みが発生した場合、USBFS が次のデバイスステート遷移を検出するまでに DVST フラグをクリアしてください。

SOFR フラグ (フレーム番号更新割り込みステータス)

デバイスコントローラモード時に、USBFS はフレーム番号を更新するときに SOFR フラグを 1 にします。フレーム番号更新割り込みは、1 ms ごとに検出されます。

USB ホストから受信した SOF パケットが破損していても、内部補完機能により、USBFS は SOFR 割り込みを検出できます。

RESM フラグ (レジューム割り込みステータス)

デバイスコントローラモード時、USBFS は Suspended ステート (DVSQ[2:0] = 1xxb) であり、かつ USB_DP 端子で信号の立ち上がりエッジを検出したときに、RESM フラグを 1 にします。

VBINT フラグ (VBUS 割り込みステータス)

USBFS は、USB_VBUS 端子入力値のレベル変化 (High から Low、または Low から High) を検出すると、VBINT フラグを 1 にします。USBFS は USB_VBUS 端子の入力値を VBSTS フラグに表示します。VBUS 割り込みが発生した場合は、ソフトウェアで VBSTS フラグを 3 回以上読み出し、値が一致することを確認してトランジェント除去を行ってください。

25.2.16 BRDYSTS : BRDY 割り込みステータスレジスタ

Base address: USBFS = 0x4009_0000

Offset address: 0x046

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	PIPE9 BRDY	PIPE8 BRDY	PIPE7 BRDY	PIPE6 BRDY	PIPE5 BRDY	PIPE4 BRDY	PIPE3 BRDY	PIPE2 BRDY	PIPE1 BRDY	PIPE0 BRDY
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	PIPE0BRDY	パイプ 0 の BRDY 割り込みステータス (注2) 0: BRDY 割り込み発生なし 1: BRDY 割り込み発生あり	R/W(注1)
1	PIPE1BRDY	パイプ 1 の BRDY 割り込みステータス (注2) 0: BRDY 割り込み発生なし 1: BRDY 割り込み発生あり	R/W(注1)
2	PIPE2BRDY	パイプ 2 の BRDY 割り込みステータス (注2) 0: BRDY 割り込み発生なし 1: BRDY 割り込み発生あり	R/W(注1)
3	PIPE3BRDY	パイプ 3 の BRDY 割り込みステータス (注2) 0: BRDY 割り込み発生なし 1: BRDY 割り込み発生あり	R/W(注1)
4	PIPE4BRDY	パイプ 4 の BRDY 割り込みステータス (注2) 0: BRDY 割り込み発生なし 1: BRDY 割り込み発生あり	R/W(注1)
5	PIPE5BRDY	パイプ 5 の BRDY 割り込みステータス (注2) 0: BRDY 割り込み発生なし 1: BRDY 割り込み発生あり	R/W(注1)
6	PIPE6BRDY	パイプ 6 の BRDY 割り込みステータス (注2) 0: BRDY 割り込み発生なし 1: BRDY 割り込み発生あり	R/W(注1)
7	PIPE7BRDY	パイプ 7 の BRDY 割り込みステータス (注2) 0: BRDY 割り込み発生なし 1: BRDY 割り込み発生あり	R/W(注1)
8	PIPE8BRDY	パイプ 8 の BRDY 割り込みステータス (注2) 0: BRDY 割り込み発生なし 1: BRDY 割り込み発生あり	R/W(注1)
9	PIPE9BRDY	パイプ 9 の BRDY 割り込みステータス (注2) 0: BRDY 割り込み発生なし 1: BRDY 割り込み発生あり	R/W(注1)
15:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. SOFCFG.BRDYM ビットが 0 の場合、BRDYSTS レジスタの各ビットが示すステータスをクリアする場合は、クリアしたいビットにのみ 0 を書き込んでください。その他のビットには 1 を書き込んでください。

注 2. SOFCFG.BRDYM ビットが 0 の場合、BRDY 割り込みのクリアは、FIFO にアクセスする前に行ってください。

25.2.17 NRDYSTS : NRDY 割り込みステータスレジスタ

Base address: USBFS = 0x4009_0000

Offset address: 0x048

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:	—	—	—	—	—	PIPE9 NRDY	PIPE8 NRDY	PIPE7 NRDY	PIPE6 NRDY	PIPE5 NRDY	PIPE4 NRDY	PIPE3 NRDY	PIPE2 NRDY	PIPE1 NRDY	PIPE0 NRDY

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	PIPE0NRDY	パイプ 0 の NRDY 割り込みステータス 0: NRDY 割り込み発生なし 1: NRDY 割り込み発生あり	R/W(注1)
1	PIPE1NRDY	パイプ 1 の NRDY 割り込みステータス 0: NRDY 割り込み発生なし 1: NRDY 割り込み発生あり	R/W(注1)
2	PIPE2NRDY	パイプ 2 の NRDY 割り込みステータス 0: NRDY 割り込み発生なし 1: NRDY 割り込み発生あり	R/W(注1)

ビット	シンボル	機能	R/W
3	PIPE3NRDY	パイプ 3 の NRDY 割り込みステータス 0: NRDY 割り込み発生なし 1: NRDY 割り込み発生あり	R/W(注1)
4	PIPE4NRDY	パイプ 4 の NRDY 割り込みステータス 0: NRDY 割り込み発生なし 1: NRDY 割り込み発生あり	R/W(注1)
5	PIPE5NRDY	パイプ 5 の NRDY 割り込みステータス 0: NRDY 割り込み発生なし 1: NRDY 割り込み発生あり	R/W(注1)
6	PIPE6NRDY	パイプ 6 の NRDY 割り込みステータス 0: NRDY 割り込み発生なし 1: NRDY 割り込み発生あり	R/W(注1)
7	PIPE7NRDY	パイプ 7 の NRDY 割り込みステータス 0: NRDY 割り込み発生なし 1: NRDY 割り込み発生あり	R/W(注1)
8	PIPE8NRDY	パイプ 8 の NRDY 割り込みステータス 0: NRDY 割り込み発生なし 1: NRDY 割り込み発生あり	R/W(注1)
9	PIPE9NRDY	パイプ 9 の NRDY 割り込みステータス 0: NRDY 割り込み発生なし 1: NRDY 割り込み発生あり	R/W(注1)
15:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. NRDYSTS レジスタの各ビットが示すステータスをクリアする場合は、クリアしたいビットにのみ 0 を書き込んでください。その他のビットには 1 を書き込んでください。

25.2.18 BEMPSTS : BEMP 割り込みステータスレジスタ

Base address: USBFS = 0x4009_0000

Offset address: 0x04A

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	PIPE9 BEMP	PIPE8 BEMP	PIPE7 BEMP	PIPE6 BEMP	PIPE5 BEMP	PIPE4 BEMP	PIPE3 BEMP	PIPE2 BEMP	PIPE1 BEMP	PIPE0 BEMP
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	PIPE0BEMP	パイプ 0 の BEMP 割り込みステータス 0: BEMP 割り込み発生なし 1: BEMP 割り込み発生あり	R/W(注1)
1	PIPE1BEMP	パイプ 1 の BEMP 割り込みステータス 0: BEMP 割り込み発生なし 1: BEMP 割り込み発生あり	R/W(注1)
2	PIPE2BEMP	パイプ 2 の BEMP 割り込みステータス 0: BEMP 割り込み発生なし 1: BEMP 割り込み発生あり	R/W(注1)
3	PIPE3BEMP	パイプ 3 の BEMP 割り込みステータス 0: BEMP 割り込み発生なし 1: BEMP 割り込み発生あり	R/W(注1)
4	PIPE4BEMP	パイプ 4 の BEMP 割り込みステータス 0: BEMP 割り込み発生なし 1: BEMP 割り込み発生あり	R/W(注1)
5	PIPE5BEMP	パイプ 5 の BEMP 割り込みステータス 0: BEMP 割り込み発生なし 1: BEMP 割り込み発生あり	R/W(注1)

ビット	シンボル	機能	R/W
6	PIPE6BEMP	パイプ 6 の BEMP 割り込みステータス 0: BEMP 割り込み発生なし 1: BEMP 割り込み発生あり	R/W(注1)
7	PIPE7BEMP	パイプ 7 の BEMP 割り込みステータス 0: BEMP 割り込み発生なし 1: BEMP 割り込み発生あり	R/W(注1)
8	PIPE8BEMP	パイプ 8 の BEMP 割り込みステータス 0: BEMP 割り込み発生なし 1: BEMP 割り込み発生あり	R/W(注1)
9	PIPE9BEMP	パイプ 9 の BEMP 割り込みステータス 0: BEMP 割り込み発生なし 1: BEMP 割り込み発生あり	R/W(注1)
15:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. BEMPSTS レジスタの各ビットが示すステータスをクリアする場合は、クリアしたいビットにのみ 0 を書き込んでください。その他のビットには 1 を書き込んでください。

25.2.19 FRMNUM : フレームナンバレジスタ

Base address: USBFS = 0x4009_0000

Offset address: 0x04C

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	OVRN	CRCE	—	—	—	FRNM[10:0]										
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
10:0	FRNM[10:0]	フレーム番号 最新のフレーム番号	R
13:11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
14	CRCE	受信データエラー 0: エラー発生なし 1: エラー発生あり	R/W(注1)
15	OVRN	オーバーラン／アンダーラン検出ステータス 0: エラー発生なし 1: エラー発生あり	R/W(注1)

注 1. ステータスをクリアする場合は、クリアしたいビットにのみ 0 を書き込んでください。その他のビットには 1 を書き込んでください。

FRNM[10:0]フラグ（フレーム番号）

SOF パケットの発行時または受信時に、FRNM[10:0]フラグは最新のフレーム番号（1ms ごとに更新）を示します。

CRCE フラグ（受信データエラー）

アイソクロナス転送中に CRC エラーやビットスタッフィングエラーが発生した場合、CRCE フラグは 1 になります。

CRCE フラグをクリアする場合は、FRMNUM レジスタの他のビットに 1 を書き込んでいる間に、本フラグに 0 を書き込んでください。

OVRN フラグ（オーバーラン／アンダーラン検出ステータス）

アイソクロナス転送中にオーバーランエラーまたはアンダーランエラーが発生した場合、OVRN フラグは 1 になります。本フラグをクリアする場合は、FRMNUM レジスタの他のビットに 1 を書き込んでいる間に、本フラグに 0 を書き込んでください。

デバイスコントローラモード時、以下のいずれかの条件で、OVRN フラグは 1 になります。

- 転送タイプがアイソクロナスの送信方向パイプにおいて、FIFO バッファへのすべての送信データの書き込みが完了する前に、IN トークンを受信したとき
- 転送タイプがアイソクロナスの受信方向パイプにおいて、FIFO バッファのすべての面で空かない状態で、OUT トークンを受信したとき

25.2.20 USBADDR : USB アドレスレジスタ

Base address: USBFS = 0x4009_0000

Offset address: 0x050

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	USBADDR[6:0]						
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
6:0	USBADDR[6:0]	USB アドレス デバイスコントローラモード時、USBFS が SET_ADDRESS 要求を正常に処理したときに、ホストから割り付けられた USB アドレスを示します。	R/W
15:7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

USBADDR[6:0]ビット (USB アドレス)

デバイスコントローラモード時、USBFS が SetAddress 要求を正常に処理すると、USBADDR[6:0]フラグは受信した USB アドレスを示します。USBFS は USB バスリセットを検出すると USBADDR[6:0]ビットを 0x00 にします。

USB 電源遮断からの復帰時に、ソフトウェアによる遮断の前に設定されていた USB アドレスから動作を再開することができます。

25.2.21 USBREQ : USB リクエストタイプレジスタ

Base address: USBFS = 0x4009_0000

Offset address: 0x054

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	BREQUEST[7:0]								BMREQUESTTYPE[7:0]							
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
7:0	BMREQUESTTYPE[7:0]	リクエストタイプ USB リクエスト bmRequestType の値	R/W(注1)
15:8	BREQUEST[7:0]	リクエスト USB リクエスト bRequest の値	R/W(注1)

注 1. デバイスコントローラモードでは、読み出しのみ可能で書き込みは無効です。

USBREQ レジスタは、コントロール転送のセットアップリクエストを格納します。

デバイスコントローラモード時には、USBREQ レジスタは受信した bRequest および bmRequestType の値を格納します。

USBREQ レジスタは、USB バスリセットで初期化されます。

BMREQUESTTYPE[7:0]ビット (リクエストタイプ)

BMREQUESTTYPE[7:0]ビットは USB リクエスト bmRequestType の値を保持します。

- デバイスコントローラモード時：

本ビットは SETUP トランザクションで受信した USB リクエストデータの値を示します。書き込みは影響しません。

BREQUEST[7:0]ビット（リクエスト）

BREQUEST[7:0]ビットは USB リクエスト bRequest の値を格納します。

- デバイスコントローラモード時：

本ビットは SETUP トランザクションで受信した USB リクエストデータの値を示します。書き込みは影響しません。

25.2.22 USBVAL : USB リクエストバリュールレジスタ

Base address: USBFS = 0x4009_0000

Offset address: 0x056

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	WVALUE[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	WVALUE[15:0]	バリュール USB リクエスト wValue の値	R/W(注1)

注 1. デバイスコントローラモードでは、読み出しのみ可能で書き込みは無効です。

デバイスコントローラモードでは、USBVAL レジスタは受信した wValue の値を格納します。

USBVAL レジスタは、USB バスリセットで初期化されます。

WVALUE[15:0]ビット（バリュール）

WVALUE[15:0]ビットは USB リクエスト wValue の値を格納します。

- デバイスコントローラモード時：

本ビットは SETUP トランザクションで受信した USB リクエスト wValue の値を示します。書き込みは影響しません。

25.2.23 USBINDX : USB リクエストインデックスレジスタ

Base address: USBFS = 0x4009_0000

Offset address: 0x058

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	WINDEX[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	WINDEX[15:0]	インデックス USB リクエスト wIndex の値	R/W(注1)

注 1. デバイスコントローラモードでは、読み出しのみ可能で書き込みは無効です。

USBINDX レジスタは、コントロール転送のセットアップリクエストを格納します。

デバイスコントローラモードでは、USBINDX レジスタは受信した wIndex の値を格納します。

USBINDX レジスタは、USB バスリセットで初期化されます。

WINDEX[15:0]ビット（インデックス）

WINDEX[15:0]ビットは USB リクエスト wIndex の値を保持します。

- デバイスコントローラモード時：

本ビットは SETUP トランザクションで受信した USB リクエスト wIndex の値を示します。書き込みは影響しません。

25.2.24 USBLENG : USB リクエストレングスレジスタ

Base address: USBFS = 0x4009_0000

Offset address: 0x05A

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	WLENTUH[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	WLENTUH[15:0]	レングス USB リクエスト wLength の値	R/W(注1)

注 1. デバイスコントローラモードでは、読み出しのみ可能で書き込みは無効です。

USBLENG レジスタは、コントロール転送のセットアップリクエストを格納します。

デバイスコントローラモードでは、受信した wLength の値を格納します。

USBLENG レジスタは、USB バスリセットで初期化されます。

WLENTUH[15:0]ビット（レングス）

WLENTUH[15:0]ビットは USB リクエスト wLength の値を保持します。

- デバイスコントローラモード時：

本ビットは SETUP トランザクションで受信した USB リクエスト wLength の値を示します。本ビットへの書き込みは無効です。

25.2.25 DCPCFG : DCP コンフィグレーションレジスタ

Base address: USBFS = 0x4009_0000

Offset address: 0x05C

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	SHTN AK	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
6:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	SHTNAK	転送終了時のパイプ禁止(注1) 0: 転送終了後パイプがオープンの状態を維持 1: 転送終了後にパイプを禁止	R/W
15:8	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. このビットの設定は、PID = NAK の状態のときにのみ実施してください。このビットを設定する場合には、DCPCTR.PBUSY ビットが 0 であることを確認し、DCP の DCPCTR.PID[1:0] ビットを BUF から NAK へ変更してから実施してください。USBFS が PID[1:0] ビットを NAK に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。

SHTNAK ビット（転送終了時のパイプ禁止）

SHTNAK ビットは選択パイプが受信方向の場合に、転送終了時に PID を NAK に変更するかどうかを指定します。SHTNAK ビットは、選択パイプが受信方向の場合のみ有効なビットです。

SHTNAK ビットが 1 の場合、USBFS は、転送の終了を判定したときに DCP の DCPCTR.PID[1:0] ビットを NAK に変更します。USBFS は、以下の条件が満たされると転送終了を判定します。

- ショートパケット（Zero-Length パケットを含む）を正常に受信したとき。

25.2.26 DCPMAXP : DCP マックスパケットサイズレジスタ

Base address: USBFS = 0x4009_0000

Offset address: 0x05E

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	MXPS[6:0]						
Value after reset:	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0

ビット	シンボル	機能	R/W
6:0	MXPS[6:0]	最大パケットサイズ ^(注1) DCP の最大データペイロード（最大パケットサイズ）を指定します。	R/W
15:7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. MXPS[6:0]ビットの設定は、PID = NAK の状態のときにのみ実施してください。これらのビットを設定する場合には、DCPCTR.PBUSY ビットが 0 であることを確認し、DCP の DCPCTR.PID[1:0]ビットを BUF から NAK へ変更してから実施してください。USBFS が PID[1:0]ビットを NAK に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。MXPS[6:0]ビットを設定し、ポート選択レジスタの CURPIPE[3:0]ビットに DCP を設定した後に、ポートコントロールレジスタの BCLR ビットを 1 にしてバッファをクリアしてください。

MXPS[6:0]ビット（最大パケットサイズ）

MXPS[6:0]ビットは、DCP の最大データペイロード（最大パケットサイズ）を指定します。初期値は 0x40（64 バイト）です。このビットには USB2.0 規格に準じた値を設定してください。MXPS[6:0]ビットが 0 の状態で FIFO バッファへの書き込み、あるいは PID = BUF の設定を行わないでください。

25.2.27 DCPCTR : DCP コントロールレジスタ

Base address: USBFS = 0x4009_0000

Offset address: 0x060

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	BSTS	—	—	—	—	—	—	SQCL R	SQSE T	SQMO N	PBUS Y	—	—	CCPL	PID[1:0]	
Value after reset:	0	0	0	0	0	0	0	0	0	1	0	0	0	0	0	0

ビット	シンボル	機能	R/W
1:0	PID[1:0]	応答 PID 0 0: NAK 応答 0 1: BUF 応答（バッファ状態に従う） 1 0: STALL 応答 1 1: STALL 応答	R/W
2	CCPL	コントロール転送終了許可 0: コントロール転送終了を許可しない 1: コントロール転送終了を許可する	R/W
4:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
5	PBUSY	パイプビジー 0: DCP を USB バスにて未使用 1: DCP を USB バスにて使用中	R
6	SQMON	シーケンストグルビットモニタ 0: DATA0 1: ATA1	R
7	SQSET	シーケンストグルビットセット ^(注2) DCP 転送においてシーケンストグルビットを設定します。 0: 無効（0 の書き込みは影響なし） 1: 次回トランザクションの期待値を DATA1 にする	R/W ^(注1)

ビット	シンボル	機能	R/W
8	SQCLR	シーケンストグルビットクリア(注2) DCP 転送におけるシーケンストグルビットをクリアします。 0: 無効 (0 の書き込みは影響なし) 1: 次回トランザクションの期待値を DATA0 にクリアします。	R/W(注1)
14:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15	BSTS	バッファステータス 0: バッファアクセス不可能 1: バッファアクセス可能	R

注 1. 読むと 0 が読めます。

注 2. SQSET ビットおよび SQCLR ビットの設定は、PID が NAK の状態のときにのみ実施してください。これらのビットを設定する場合には、PBUSY ビットが 0 であることを確認し、DCP の PID[1:0] ビットを BUF から NAK へ変更してから実施してください。USBFS が PID[1:0] ビットを NAK に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。

PID[1:0] ビット (応答 PID)

PID[1:0] ビットは、コントロール転送における USB 応答の種類を制御します。

デバイスコントローラモードでは、USBFS は PID[1:0] の設定値変更を以下のように行います。

- Setup パケットを受信すると、USBFS は PID[1:0] ビットを NAK (00b) にする。このとき、USBFS は INTSTS0.VALID フラグを 1 にし、ソフトウェアで VALID フラグが 0 にクリアされるまで、PID[1:0] の設定値変更は不可となる。
- ソフトウェアが PID[1:0] ビットを BUF (01b) にし、USBFS が MaxPacketSize を超えるデータを受信すると、USBFS は PID[1:0] を STALL (11b) にする。
- コントロール転送シーケンスエラーを検出すると、USBFS は PID[1:0] を STALL (1xb) にする。
- USB バスリセットを検出したとき、USBFS は PID[1:0] を NAK にする。

SET_ADDRESS リクエスト処理時には、USBFS は PID[1:0] の設定値を確認しません。

USB バスリセットで PID[1:0] ビットは初期化されます。

CCPL ビット (コントロール転送終了許可)

デバイスコントローラモードでは、CCPL ビットを 1 にすることによりコントロール転送のステータスステージの終了を許可します。対応する PID[1:0] ビットが BUF のとき、ソフトウェアで CCPL ビットを 1 にすると、USBFS はコントロール転送のステータスステージを完了させます。

コントロールリード転送では、USBFS は USB ホストからの OUT トランザクションに対して、ACK ハンドシェイクを送信します。コントロールライト転送またはノーデータコントロール転送では、USBFS は USB ホストからの IN トランザクションに対して、Zero-Length パケットを送信します。SET_ADDRESS リクエスト検出時は、CCPL ビットの設定値に関係なく、USBFS はセットアップステージからステータスステージ完了まで自動応答モードで動作します。

新しい Setup パケットを受信したときに、USBFS は CCPL ビットを 1 から 0 に変更します。INTSTS0.VALID ビットが 1 のとき、ソフトウェアは CCPL ビットを 1 にできません。CCPL ビットは USB バスリセットで初期化されます。

PBUSY ビット (パイプビジー)

PBUSY ビットは USBFS が PID[1:0] ビットを BUF から NAK に変更した場合に、DCP がトランザクションに使用されるかどうかを示します。USBFS は、選択パイプに対する USB トランザクションの開始時に、PBUSY ビットを 0 から 1 へ変更します。1 つのトランザクションの完了時に、USBFS は PBUSY ビットを 1 から 0 に変更します。

ソフトウェアが PID を NAK にすると、PBUSY ビットの値はパイプ設定の変更が可能かどうかを示します。

詳細については、「[25.3.4.1. パイプコントロールレジスタの切り替え手順](#)」を参照してください。

SQMON ビット (シーケンストグルビットモニタ)

SQMON ビットは DCP 転送において、次のトランザクションのシーケンストグルビットの期待値を示します。

トランザクションが正常に終了すると、USBFS は SQMON ビットをトグルします。ただし、受信方向転送時に DATA-PID 不一致が発生すると、USBFS は SQMON ビットをトグルしません。

デバイスコントローラモードでは、Setup パケット正常受信時に、USBFS は SQMON ビットを 1 (期待値を DATA1 に設定) にします。

デバイスコントローラモード時、USBFS はステータスステージの IN または OUT トランザクションでは SQMON ビットを参照しません。また、正常に終了しても SQMON ビットをトグルしません。

SQSET ビット (シーケンストグルビットセット)

SQSET ビットは DCP 転送において、次のトランザクションのシーケンストグルビットの期待値を DATA1 に指定します。

SQCLR ビットと SQSET ビットを同時に 1 にしないでください。

SQCLR ビット (シーケンストグルビットクリア)

SQCLR ビットは DCP 転送において、次のトランザクションのシーケンストグルビットの期待値を DATA0 に指定します。読むと 0 が読めます。

SQCLR ビットと SQSET ビットを同時に 1 にしないでください。

BSTS フラグ (バッファステータス)

BSTS フラグは DCP FIFO バッファへのアクセスステータスを示します。本フラグが示す内容は、CFIFOSEL.ISEL ビットの設定に応じて以下のように異なります。

- ISEL ビットが 0 のとき、本ビットはバッファから受信データの読み出しが可能かどうかを示す。
- ISEL ビットが 1 のとき、本ビットはバッファから送信データの書き込みが可能かどうかを示す。

25.2.28 PIPESEL : パイプウィンドウ選択レジスタ

Base address: USBFS = 0x4009_0000

Offset address: 0x064

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	PIPESEL[3:0]			
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
3:0	PIPESEL[3:0]	パイプウィンドウ選択 0x0: パイプ選択なし 0x1: パイプ 1 0x2: パイプ 2 0x3: パイプ 3 0x4: パイプ 4 0x5: パイプ 5 0x6: パイプ 6 0x7: パイプ 7 0x8: パイプ 8 0x9: パイプ 9 その他: 設定禁止	R/W
15:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

PIPESEL レジスタ、PIPECFG レジスタ、PIPEMAXP レジスタ、PIPEPERI レジスタ、PIPEnCTR レジスタ、PIPEnTRE レジスタ、および PIPEnTRN レジスタ (n = 0~9) を使用して、パイプ 1~9 を設定します。

PIPESEL レジスタでパイプを選択した後、対応する PIPECFG、PIPEMAXP、および PIPEPERI レジスタでパイプ機能設定を行います。PIPEnCTR、PIPEnTRE、および PIPEnTRN レジスタは、PIPESEL レジスタにおけるパイプ選択とは無関係に設定可能です。

PIPESEL[3:0] ビット (パイプウィンドウ選択)

PIPESEL[3:0] ビットは、書き込みおよび読み出しに使用する PIPECFG、PIPEMAXP、および PIPEPERI レジスタに対応するパイプ番号を選択します。PIPESEL[3:0] ビットでパイプ番号を選択することで、選択したパイプ番号

に対応する PIPECFG、PIPEMAXP、および PIPEPERI レジスタへの書き込みおよび各レジスタからの読み出しができます。

PIPESEL[3:0] = 0000b のときは、PIPECFG、PIPEMAXP、および PIPEPERI レジスタのすべてのビットから 0 が読めます。本ビットへの書き込みは無効です。

25.2.29 PIPECFG : パイプコンフィグレーションレジスタ

Base address: USBFS = 0x4009_0000

Offset address: 0x068

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	TYPE[1:0]		—	—	—	BFRE	DBLB	—	SHTN AK	—	—	DIR	EPNUM[3:0]			
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
3:0	EPNUM[3:0]	エンドポイント番号 ^(注1) 選択したパイプのエンドポイント番号を指定します。0000b の設定は、未使用パイプを意味します。	R/W
4	DIR	転送方向 ^(注2) (注3) 0: 受信方向 1: 送信方向	R/W
6:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	SHTNAK	転送終了時のパイプ禁止 ^(注1) 0: 転送終了後にパイプ動作を継続 1: 転送終了後にパイプを禁止	R/W
8	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
9	DBLB	ダブルバッファモード ^(注2) (注3) 0: シングルバッファ 1: ダブルバッファ	R/W
10	BFRE	BRDY 割り込み動作指定 ^(注2) (注3) 0: データ送受信で BRDY 割り込み生成 1: データ読み出し完了時に BRDY 割り込み生成	R/W
13:11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15:14	TYPE[1:0]	転送タイプ ^(注1) 0 0: パイプ不使用 0 1: パイプ 1 と 2 : バルク転送 パイプ 3~5 : バルク転送 パイプ 6~9 : 設定禁止 1 0: パイプ 1 と 2 : 設定禁止 パイプ 3~5 : 設定禁止 パイプ 6~9 : インタラプト転送 1 1: パイプ 1 と 2 : アイソクロナス転送 パイプ 3~5 : 設定禁止 パイプ 6~9 : 設定禁止	R/W

注 1. TYPE[1:0]ビット、SHTNAK ビットおよび EPNUM[3:0]ビットの設定は、PID が NAK の状態のときにのみ実施してください。これらのビットを設定する場合には、PIPEnCTR.PBUSY ビットが 0 であることを確認し、PIPEnCTR.PID[1:0]ビットを 01b (BUF) から 00b (NAK) へ変更してから実施してください。USBFS が PID[1:0]ビットを 00 (NAK) に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。

注 2. BFRE ビット、DBLB ビット、および DIR ビットの設定は、PID が NAK かつポート選択レジスタの CURPIPE[3:0]ビットにパイプ未設定の状態のときにのみ実施してください。これらのビットを設定する場合には、PIPEnCTR.PBUSY ビットが 0 であることを確認し、PIPEnCTR.PID[1:0]ビットを 01b (BUF) から 00b (NAK) へ変更してから実施してください。USBFS が PID[1:0]ビットを 00 (NAK) に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。

注 3. 選択したパイプを使用した USB 通信の終了後に BFRE ビット、DBLB ビットまたは DIR ビットを変更する場合には、注 2 記載の制限事項に加え、ソフトウェアで PIPEnCTR.ACLRM ビットに 1 と 0 を連続して書き込み、選択したパイプに割り当てられた FIFO バッファのクリアを実行してください。

PIPECFG レジスタは、パイプ 1～9 に対して、各パイプの転送タイプ、FIFO バッファのアクセス方向、およびエンドポイント番号を指定します。また、本レジスタはシングルバッファモードまたはダブルバッファモードを選択し、さらに転送終了時のパイプ動作を継続するか、禁止するかの選択をします。

EPNUM[3:0]ビット（エンドポイント番号）

EPNUM[3:0]ビットは選択したパイプのエンドポイント番号を指定します。0000b の設定は、未使用パイプを意味します。

DIR ビットと EPNUM[3:0]ビットの設定の組み合わせが、他のパイプの設定と重複しないように EPNUM[3:0]ビットを設定してください。すべてのパイプに対して EPNUM[3:0]ビットの設定を 0000b とすることは可能です。

DIR ビット（転送方向）

DIR ビットは選択したパイプの転送方向を指定します。

ソフトウェアで DIR ビットを 0 にすると、USBFS は選択したパイプを受信方向に使用します。ソフトウェアで DIR ビットを 1 にすると、USBFS は選択したパイプを送信方向に使用します。

SHTNAK ビット（転送終了時のパイプ禁止）

SHTNAK ビットは選択したパイプの転送方向が受信の場合、転送終了時に PIPEnCTR.PID[1:0]ビットを 00b (NAK) に変更するかどうかを指定します。SHTNAK ビットは、受信方向のパイプ 1～5 の場合に有効なビットです。

受信方向パイプに対してソフトウェアで SHTNAK ビットを 1 にすると、USBFS は転送終了を判定したときに、対応する PIPEnCTR.PID[1:0]ビットを 00b (NAK) に変更します。USBFS は、以下の条件が満たされると転送終了を判定します。

- ショートパケットデータ（Zero-Length パケットを含む）を正常に受信したとき
- トランザクションカウンタを使用し、トランザクションカウンタ分のパケットを正常受信したとき

DBLB ビット（ダブルバッファモード）

DBLB ビットは、選択したパイプが使用する FIFO バッファがシングルバッファモードかダブルバッファモードかを選択します。本ビットはパイプ 1～5 の場合に有効です。

BFRE ビット（BRDY 割り込み動作指定）

BFRE ビットは USBFS から CPU への選択したパイプに関する BRDY 割り込みの発行タイミングを指定します。

ソフトウェアで BFRE ビットを 1 にし、かつ選択したパイプを受信方向で使用している場合、USBFS は転送終了を検出し、パケットの読み出し時に BRDY 割り込みを発行します。

この設定で BRDY 割り込みが発生した場合、ソフトウェアによりポートコントロールレジスタの BCLR ビットに 1 を書き込む必要があります。BCLR ビットに 1 を書き込むまでは選択したパイプに割り付けられた FIFO バッファは受信可能状態になりません。

ソフトウェアで BFRE ビットを 1 にし、かつ選択したパイプを送信方向で使用している場合、USBFS は BRDY 割り込みを発生させません。詳細については、「[25.3.3.1. BRDY 割り込み](#)」を参照してください。

TYPE[1:0]ビット（転送タイプ）

TYPE[1:0]ビットは PIPESEL.PIPESEL[3:0]ビットに指定したパイプの転送タイプを指定します。PID を BUF にして選択したパイプで USB 通信を開始する前に、TYPE[1:0]ビットを 00b 以外の値にしてください。

25.2.30 PIPEMAXP：パイプマックスパケットサイズレジスタ

Base address: USBFS = 0x4009_0000

Offset address: 0x06C

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	MXPS[8:0]								
Value after reset:	0	0	0	0	0	0	0	0	0	x	0	0	0	0	0	0

ビット	シンボル	機能	R/W
8:0	MXPS[8:0]	最大パケットサイズ(注1) - パイプ 1~2 1 バイト (0x001)~256 バイト (0x100) (ビット[9]はサポートされていません。) - パイプ 3~5 8 バイト (0x008)、16 バイト (0x010)、32 バイト (0x020)、64 バイト (0x040) (ビット[9:7]および[2:0]はサポートされていません。) - パイプ 6~9 1 バイト (0x001) ~64 バイト (0x040) (ビット[9:7]はサポートされていません。)	R/W
15:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. MXPS[8:0]ビットの値は、PIPESEL.PIPESEL[3:0]ビットでパイプを選択していないときは 0x000、選択しているときは 0x040 です。

注 1. MXPS[8:0]ビットの設定は、PID が NAK かつポート選択レジスタの CURPIPE[3:0]ビットでパイプ未設定の状態のときにのみ実施してください。これらのビットを設定する場合には、PIPEnCTR.PBUSY ビットが 0 であることを確認し、PIPEnCTR.PID[1:0]ビットを 01b (BUF) から 00b (NAK) へ変更してから実施してください。USBFS が PID[1:0]ビットを 00 (NAK) に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。

PIPEMAXP レジスタは、パイプ 1~9 に対して、最大パケットサイズを指定します。

MXPS[8:0]ビット (最大パケットサイズ)

MXPS[8:0]ビットは選択したパイプの最大データペイロード (最大パケットサイズ) を指定します。

MXPS[8:0]ビットの設定は、転送タイプごとに USB2.0 規格に準拠した値を設定してください。MXPS[8:0]ビット = 0 のとき、FIFO バッファへの書き込み、または PID = BUF の設定は行わないでください。これらの書き込みは無効です。

25.2.31 PIPEPERI : パイプ周期コントロールレジスタ

Base address: USBFS = 0x4009_0000

Offset address: 0x06E

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	IFIS	—	—	—	—	—	—	—	—	—	IITV[2:0]		
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	IITV[2:0](注1)	インターバルエラー検出間隔 選択パイプのインターバルエラー検出タイミングを、フレームタイミングの 2 ⁿ で指定してください。	R/W
11:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
12	IFIS	アイソクロナス IN バッファフラッシュ 0: バッファフラッシュしない 1: バッファフラッシュする	R/W
15:13	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. IITV[2:0]ビットの設定は、PID が NAK の状態のときにのみ実施してください。これらのビットを設定する場合には、PBUSY ビットが 0 であることを確認し、PID[1:0]ビットを 01b (BUF) から 00b (NAK) へ変更してから実施してください。USBFS が PID[1:0]ビットを 00 (NAK) に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。

PIPEPERI レジスタは、パイプ 1~9 に対して、アイソクロナス IN 転送時にインターバルエラーが発生した場合にバッファフラッシュ機能を動作させるかどうかの選択、およびインターバルエラーの検出間隔の設定をするレジスタです。

IITV[2:0]ビット (インターバルエラー検出間隔)

IITV[2:0]ビットを設定し、USB 通信を行った後で IITV[2:0]ビットを別の値に変更する場合は、PIPEnCTR.PID[1:0]ビットを 00b (NAK) にしてから PIPEnCTR.ACLRM ビットを 1 にして、インターバルタイマの初期化を行ってください。

パイプ 3~5 に対しては、IITV[2:0]ビットは存在しません。パイプ 3~5 に関連する IITV[2:0]ビットの位置には、000b を書き込んでください。

IFIS ビット (アイソクロナス IN バッファフラッシュ)

IFIS ビットは PIPESEL.PIPESEL[3:0] ビットで選択したパイプがアイソクロナス IN 転送で使用される場合に、バッファフラッシュの有無を指定します。

デバイスコントローラモード時に、選択パイプの転送タイプがアイソクロナス、かつ転送方向が IN 転送の場合において、IITV[2:0] ビットに設定したインターバルごとのフレーム中に USBFS が USB ホストから IN トークンを受信しなかった場合に、USBFS が自動的に FIFO バッファをクリアします。

ダブルバッファ設定時 (PIPECFG.DBLB = 1) は、USBFS は前回使用した 1 面分のデータのみクリアします。

USBFS が FIFO バッファをクリアするタイミングは、USBFS が IN トークンを受信するはずのフレーム直後の SOF パケット受信時です。SOF パケットが破損した場合でも、内部補完機能により SOF パケットの受信が見込まれるタイミングで FIFO バッファをクリアします。

選択パイプの転送タイプがアイソクロナス以外の場合は、IITV[2:0] ビットを 000b にしてください。

25.2.32 PIPEnCTR : PIPEn コントロールレジスタ (n = 1~5)

Base address: USBFS = 0x4009_0000

Offset address: 0x070 + 0x2 × (n - 1)

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	BSTS	INBUFM	—	—	—	ATREPM	ACLRM	SQCLR	SQSET	SQMON	PBUSY	—	—	—	PID[1:0]	
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
1:0	PID[1:0]	応答 PID 0 0: NAK 応答 0 1: BUF 応答 (バッファ状態に従う) 1 0: STALL 応答 1 1: STALL 応答	R/W
4:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
5	PBUSY	パイプビジー 0: パイプ n をトランザクションで未使用 1: パイプ n をトランザクションで使用中	R
6	SQMON	シーケンストグルビット確認 0: DATA0 1: DATA1	R
7	SQSET	シーケンストグルビットセット(注2) パイプ n にシーケンストグルビットを設定します。 0: 無効 (0 の書き込みは影響なし) 1: 次回トランザクションの期待値を DATA1 にする	R/W(注1)
8	SQCLR	シーケンストグルビットクリア(注2) パイプ n のシーケンストグルビットをクリアします。 0: 無効 (0 の書き込みは影響なし) 1: 次回トランザクションの期待値を DATA0 にクリアする	R/W(注1)
9	ACLRM	自動バッファクリアモード(注3) 0: 無効 1: 許可 (全バッファ初期化)	R/W
10	ATREPM	自動応答モード(注2) 0: 自動応答モード禁止 1: 自動応答モード許可	R/W
13:11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
14	INBUFM	送信バッファモニタ 0: FIFO バッファに送信可能データなし 1: FIFO バッファに送信可能データあり	R

ビット	シンボル	機能	R/W
15	BSTS	バッファステータス 0: CPU からのバッファアクセス不可能 1: CPU からのバッファアクセス可能	R

注 1. 読むと 0 が読めます。

注 2. ATREPM ビットの設定および SQCLR ビットまたは SQSET ビットへの 1 の書き込みは、PID が NAK の状態のときにのみ実施してください。これらのビットを設定する場合には、PBUSY ビットが 0 であることを確認し、PID[1:0] ビットを 01b (BUF) から 00b (NAK) へ変更してから実施してください。USBFS が PID[1:0] ビットを 00 (NAK) に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。

注 3. ACLRM ビットの設定は、PID が NAK かつポート選択レジスタの CURPIPE[3:0] ビットにパイプ未設定の状態のときにのみ実施してください。このビットを設定する場合には、PBUSY ビットが 0 であることを確認し、PID[1:0] ビットを 01b (BUF) から 00b (NAK) へ変更してから実施してください。USBFS が PID[1:0] ビットを 00 (NAK) に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。

PIPEnCTR レジスタは、PIPESEL レジスタで選択されたどのパイプに対しても設定可能です。

PID[1:0] ビット (応答 PID)

PID[1:0] ビットは選択したパイプの次のトランザクションにおける応答の種類を指定します。

PID[1:0] ビットの初期値は NAK です。対応するパイプで USB 転送を行う場合には、PID[1:0] ビットの設定値を BUF に変更してください。

PID[1:0] ビットの設定値に基づく USBFS の基本動作 (通信パッケージにエラーがない場合) を表 25.9 に示します。

選択したパイプが USB 通信中であるときにソフトウェアで PID[1:0] の設定を BUF から NAK に変更した場合は、実際にそのパイプの USB 転送が NAK 状態に移したかを確認するために、PBUSY ビットが 1 であることを確認してください。USBFS が PID[1:0] ビットを NAK に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。

以下の場合には、USBFS が PIPEnCTR.PID[1:0] 設定値を変更します。

- 選択したパイプが受信方向で、かつソフトウェアで選択したパイプの PIPECFG.SHTNAK ビットを 1 にしている場合、USBFS は転送終了を認識したときに PID を NAK にする
- 選択したパイプに対し、最大パッケージサイズを超えるペイロードのデータパッケージを受信した場合、USBFS は PID を STALL (11b) にする
- デバイスコントローラモード時に USB バスリセットを検出した場合、USBFS は PID を NAK にする

応答の種類を指定するための PID[1:0] ビットの設定は以下の手順で行ってください。

- NAK (00b) 状態から STALL 状態にする場合には、10b を設定
- BUF (01b) 状態から STALL 状態にする場合には、11b を設定
- STALL (11b) 状態から NAK 状態にする場合には、一度 10b を設定してから 00b を設定
- STALL 状態から BUF 状態にする場合には、一度 00b (NAK) を設定してから 01b (BUF) を設定

表 25.9 PID[1:0] の設定値に基づく USBFS の動作 (デバイスコントローラモード時) (1/2)

PID[1:0] 値	転送タイプ	転送方向 (DIR ビット)	USBFS 動作
00b (NAK)	バルクまたは割り込み	設定値に依存しない	USB ホストからのトークンに NAK 応答を行います。
	アイソクロナス	設定値に依存しない	USB ホストからのトークンに 応答を行いません。

表 25.9 PID[1:0]の設定値に基づく USBFS の動作（デバイスコントローラモード時）(2/2)

PID[1:0]値	転送タイプ	転送方向 (DIR ビット)	USBFS 動作
01b (BUF)	バルク	受信方向 (DIR = 0)	USB ホストからの OUT トークンに対して、選択したパイプに対応する FIFO バッファが受信可能な状態であればデータを受信し、ACK 応答を行います。
	割り込み	受信方向 (DIR = 0)	USB ホストからの OUT トークンに対して、選択したパイプに対応する FIFO バッファが受信可能な状態であればデータを受信し、ACK 応答を行います。
	バルクまたは割り込み	送信方向 (DIR = 1)	USB ホストからのトークンに対して、選択したパイプに対応する FIFO バッファが送信可能な状態であれば、データを送信します。送信可能な状態でなければ、NAK 応答を行います。
	アイソクロナス	受信方向 (DIR = 0)	USB ホストからの OUT トークンに対して、選択したパイプに対応する FIFO バッファが受信可能な状態であれば、データを受信します。受信可能な状態でなければ、データを破棄します。
	アイソクロナス	送信方向 (DIR = 1)	USB ホストからのトークンに対して、対応する FIFO バッファが送信可能な状態であれば、データを送信します。送信可能な状態でなければ、Zero-Length パケットを送信します。
10b (STALL) または 11b (STALL)	バルクまたは割り込み	設定値に依存しない	USB ホストからのトークンに STALL 応答を行います。
	アイソクロナス	設定値に依存しない	USB ホストからのトークンに応答を行いません。

PBUSY ビット（パイプビジー）

PBUSY ビットは選択したパイプを現在のトランザクションで使用中心かどうかを示します。

USBFS は、選択したパイプの USB トランザクション開始時に PBUSY ビットを 0 から 1 に変更し、1 つのトランザクションが終了すると PBUSY ビットを 1 から 0 に変更します。

PID を NAK に設定した後、ソフトウェアで PBUSY ビットを読み出すことにより、パイプ設定変更が可能になったかどうかを確認することが可能です。詳細については、「[25.3.4.1. パイプコントロールレジスタの切り替え手順](#)」を参照してください。

SQMON ビット（シーケンスストールビット確認）

SQMON ビットは選択したパイプの次のトランザクションにおけるシーケンスストールビットの期待値を示します。

選択したパイプの転送タイプがアイソクロナス以外の場合、トランザクションが正常に終了すると、USBFS は SQMON フラグをトグルします。ただし、受信方向転送時に DATA-PID 不一致が発生すると、USBFS は SQMON フラグをトグルしません。

SQSET ビット（シーケンスストールビットセット）

ソフトウェアで SQSET ビットを 1 にすると、USBFS は選択したパイプにおける次回トランザクションのシーケンスストールビットの期待値を DATA1 に設定します。USBFS は、SQSET ビットを 0 にクリアします。

SQCLR ビット（シーケンスストールビットクリア）

ソフトウェアで SQCLR ビットを 1 にすると、USBFS は選択したパイプにおける次回トランザクションのシーケンスストールビットの期待値を DATA0 に設定します。USBFS は、SQCLR ビットを 0 にクリアします。

ACLRM ビット（自動バッファクリアモード）

ACLRM ビットは選択パイプの自動バッファクリアモードの許可または禁止を指定します。選択パイプに割り当てられた FIFO バッファのデータを完全にクリアする場合、ACLRM ビットに 1 と 0 を連続して書き込んでください。

ACLRM ビットに 1 と 0 を連続して書き込んだ場合にクリアされるデータと、この処理が必要な状況を表 25.10 に示しています。

表 25.10 ACLRM = 1 のときに USBFS がクリアするデータ

番号	ACLRM ビットの設定によりクリアされるデータ	データのクリアが必要な状況
1	選択したパイプに割り当てられた FIFO バッファの全データ (ダブルバッファモードでは 2 つの FIFO バッファ)	選択したパイプを初期化する場合
2	選択したパイプがアイソクロナス転送タイプの場合はインターバルカウンタ値	インターバルカウンタ値をリセットする場合
3	PIPECFG.BFRE ビットに関する内部フラグ	PIPECFG.BFRE ビットの設定値を変更する場合
4	FIFO バッファトグル制御	PIPECFG.DBLB ビットの設定値を変更する場合
5	トランザクションカウントに関する内部フラグ	トランザクションカウント機能を強制終了する場合

ATREPM ビット（自動応答モード）

ATREPM ビットは選択したパイプの自動応答モードを許可または禁止します。

デバイスコントローラモードで、選択したパイプの転送タイプがバルク転送のとき、本ビットを 1 にすることができます。本ビットを 1 にした場合、USBFS は USB ホストからのトークンに対し以下のように応答します。

- 選択パイプの設定がバルク IN 転送 (PIPECFG.TYPE[1:0] = 01b かつ PIPECFG.DIR = 1) のとき：
 - ATREPM ビット = 1 かつ PID = BUF の状態の場合、IN トークンに対して USBFS は Zero-Length パケットを送信する。
 - USB は、USB ホストから ACK を受信するごとに、シーケンストグルビット (DATA-PID) を更新します。1 トランザクションでは、IN トークン受信、Zero-Length パケット送信、ACK 受信の順序で発生する。USBFS は BRDY 割り込みや BEMP 割り込みを生成しない。
- 選択パイプの設定がバルク OUT 転送 (PIPECFG.TYPE[1:0] = 01b かつ PIPECFG.DIR = 0) のとき：

ATREPM ビット = 1 かつ PID = BUF の状態の場合、OUT トークンに対して USBFS は NAK 応答を行い、NRDY 割り込みを発生させる。

自動応答モードで USB 通信を行う場合、FIFO バッファが空の状態では ATREPM ビットを 1 にしてください。自動応答モードで USB 通信を行っている期間は FIFO バッファへの書き込みを行わないでください。選択したパイプの転送タイプがアイソクロナス転送の場合は、常に本ビットを 0 にしてください。

INBUFM ビット（送信バッファモニタ）

INBUFM ビットは選択したパイプが送信方向の場合に、選択したパイプの FIFO バッファステータスを示します。

選択したパイプを送信方向 (PIPECFG.DIR ビットが 1) に設定している場合、CPU または DTC が少なくとも 1 面分のデータを FIFO バッファに書き込みを完了したときに、USBFS は本ビットを 1 にします。

書き込みが完了している面の FIFO バッファ上のデータを USBFS がすべて送信完了したときに、USBFS は本ビットを 0 にします。ダブルバッファモード時 (PIPECFG.DBLB = 1) には、USBFS が FIFO バッファの 2 面分のデータを送信完了し、かつ CPU または DTC が FIFO バッファの 1 面分のデータ書き込みを完了していないときに、USBFS は INBUFM ビットを 0 にします。

選択したパイプを受信方向 (PIPECFG.DIR = 0) に設定している場合には、INBUFM ビットは BSTS ビットと同じ値を示します。

BSTS ビット（バッファステータス）

BSTS ビットは選択したパイプの FIFO バッファステータスを示します。

BSTS ビットの機能は、PIPECFG.DIR ビット、PIPECFG.BFRE ビット、および DnFIFOSEL.DCLRM ビットの設定値により、表 25.11 に示すように異なります。

表 25.11 BSTS ビットの動作

DIR 値	BFRE 値	DCLRM 値	BSTS ビットの機能
0	0	0	FIFO バッファからの受信データの読み出しが可能な場合は 1、データ読み出し完了時には 0
		1	設定禁止
	1	0	FIFO バッファからの受信データの読み出しが可能な場合は 1、データ読み出し完了後にソフトウェアがポートコントロールレジスタの BCLR ビットを 1 にする場合は 0
		1	FIFO バッファからの受信データの読み出しが可能な場合は 1、データ読み出し完了時には 0
1	0	0	FIFO バッファへの送信データの書き込みが可能な場合は 1、データ書き込み完了時には 0
		1	設定禁止
	1	0	設定禁止
		1	設定禁止

25.2.33 PIPEnCTR : PIPEn コントロールレジスタ (n = 6~9)

Base address: USBFS = 0x4009_0000

Offset address: 0x07A + 0x2 × (n - 6)

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:	BSTS	—	—	—	—	—	ACL RM	SQCL R	SQSE T	SQM ON	PBUS Y	—	—	—	PID[1:0]

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
1:0	PID[1:0]	応答 PID 0 0: NAK 応答 0 1: BUF 応答 (バッファ状態に従う) 1 0: STALL 応答 1 1: STALL 応答	R/W
4:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
5	PBUSY	パイプビジー 0: パイプ n をトランザクションで未使用 1: パイプ n をトランザクションで使用中	R
6	SQMON	シーケンスストグルビット確認 0: DATA0 1: DATA1	R
7	SQSET	シーケンスストグルビットセット(注1) パイプ n にシーケンスストグルビットを設定します。 0: 無効 (0 の書き込みは影響なし) 1: 次回トランザクションの期待値を DATA0 にする	W
8	SQCLR	シーケンスストグルビットクリア(注1) パイプ n のシーケンスストグルビットをクリアします。 0: 無効 (0 の書き込みは影響なし) 1: 次回トランザクションの期待値を DATA0 にクリアします。	W
9	ACLRM	自動バッファクリアモード(注2) 0: 無効 1: 許可 (全バッファ初期化)	R/W
14:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15	BSTS	バッファステータス 0: バッファアクセス不可能 1: バッファアクセス可能	R

- 注 1. SQCLR ビットまたは SQSET ビットへの 1 の書き込みは、PID が NAK の状態のときにのみ実施してください。これらのビットを設定する場合には、PBUSY ビットが 0 であることを確認し、PID[1:0] ビットを 01b (BUF) から 00b (NAK) へ変更してから実施してください。USBFS が PID[1:0] ビットを 00b (NAK) に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。
- 注 2. ACLRM ビットの設定は、PID が NAK かつポート選択レジスタの CURPIPE[3:0] ビットにパイプ未設定の状態のときにのみ実施してください。本ビットを設定する場合は、PIPEnCTR.PBUSY ビットが 0 であることを確認し、PIPEnCTR.PID[1:0] ビットを 01b (BUF) から 00b (NAK) へ変更してから実施してください。USBFS が PID[1:0] ビットを 00b (NAK) に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。

PID[1:0] ビット (応答 PID)

PID[1:0] ビットは選択したパイプの次のトランザクションにおける応答の種類を指定します。

PID[1:0] ビットの初期値は NAK です。対応するパイプで USB 転送を行う場合には、PID[1:0] ビットの設定値を BUF に変更してください。PID[1:0] ビット設定値ごとの USBFS の基本動作 (送受信パケットにエラーがない場合) は表 25.9 のとおりです。

選択したパイプが USB 通信中であるときにソフトウェアで PID[1:0] の設定を BUF から NAK に変更した場合は、実際にその選択したパイプの USB 転送が NAK 状態に遷移したかを確認するために、PBUSY ビットが 1 であることを確認してください。USBFS が PID[1:0] ビットを NAK に変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。

以下の場合には、USBFS が PIPEnCTR.PID[1:0] 設定値を変更します。

- 選択パイプに対し、最大パケットサイズを超えるペイロードのデータパケットを受信した場合、USBFS は PID を STALL (11b) にする
- デバイスコントローラモード時に USB バスリセットを検出した場合、USBFS は PID を NAK にする

各応答の種類を指定するための PID[1:0] ビットの設定は以下の手順で行ってください。

- NAK (00b) 状態から STALL 状態にする場合には、10b を設定
- BUF (01b) 状態から STALL 状態にする場合には、11b を設定
- STALL (11b) 状態から NAK 状態にする場合には、一度 10b を設定してから 00b を設定
- STALL 状態から BUF 状態にする場合には、一度 00b (NAK) を設定してから 01b (BUF) を設定

PBUSY ビット (パイプビジー)

PBUSY ビットは選択したパイプを現在のトランザクションで使用かどうかが表示されます。

USBFS は、選択したパイプの USB トランザクション開始時に PBUSY ビットを 0 から 1 に変更し、1 つのトランザクションが終了すると PBUSY ビットを 1 から 0 に変更します。

PID を NAK にした後、ソフトウェアで PBUSY ビットを読み出すことにより、パイプ設定変更が可能になったかどうかを確認することが可能です。

SQMON ビット (シーケンストグルビット確認)

SQMON ビットは選択したパイプの次回トランザクションにおけるシーケンストグルビットの期待値を示します。

トランザクションが正常終了すると、USBFS は SQMON ビットをトグルします。ただし、受信方向転送時に DATA-PID 不一致が発生すると、USBFS は SQMON ビットをトグルしません。

SQSET ビット (シーケンストグルビットセット)

ソフトウェアで SQSET ビットを 1 にすると、USBFS は選択したパイプにおける次回トランザクションのシーケンストグルビットの期待値を DATA1 に設定します。USBFS は、SQSET ビットを 0 にします。

SQCLR ビット (シーケンストグルビットクリア)

ソフトウェアで SQCLR ビットを 1 にすると、USBFS は選択したパイプにおける次回トランザクションのシーケンストグルビットの期待値を DATA0 に設定します。USBFS は、SQCLR ビットを 0 にします。

ACLRM ビット (自動バッファクリアモード)

ACLRM ビットは選択したパイプの自動バッファクリアモードの許可または禁止を指定します。選択したパイプに割り当てられた FIFO バッファのデータを完全にクリアする場合、ACLRM ビットに 1 と 0 を連続して書き込んでください。

表 25.12 は、ACLRM ビットに 1 と 0 を連続して書き込んだ場合にクリアされるデータと、この処理が必要な状況を示しています。

表 25.12 ACLRM = 1 のときに USBFS がクリアするデータ

番号	ACLRM ビットの設定によりクリアされるデータ	データのクリアが必要な状況
1	選択したパイプに割り当てられた FIFO バッファの全データ	選択したパイプを初期化する場合
2	選択したパイプがアイソクロナス転送タイプの場合はインターバルカウンタ値	インターバルカウンタ値をリセットする場合
3	PIPECFG.BFRE ビットに関する内部フラグ	PIPECFG.BFRE ビットの設定値を変更する場合
4	トランザクションカウンタに関する内部フラグ	トランザクションカウンタ機能を強制終了する場合

BSTS ビット (バッファステータス)

BSTS ビットは選択したパイプの FIFO バッファステータスを示します。

BSTS ビットの機能は、PIPECFG.DIR ビット、PIPECFG.BFRE ビット、および DnFIFOSEL.DCLRM ビットの設定値により、表 25.11 に示すように異なります。

25.2.34 PIPEnTRE : PIPEn トランザクションカウンタ許可レジスタ (n = 1~5)

Base address: USBFS = 0x4009_0000

Offset address: 0x090 + 0x4 × (n - 1)

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	TREN B	TRCL R	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
7:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	TRCLR	トランザクションカウンタクリア 0: 無効 (0 の書き込みは影響なし) 1: カウンタ値をクリア	R/W
9	TRENB	トランザクションカウンタ許可 0: トランザクションカウンタ禁止 1: トランザクションカウンタ許可	R/W
15:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. PIPEnTRE レジスタの各ビットの設定は、PID が NAK の状態のときに実施してください。選択したパイプの PIPEnCTR.PID[1:0] ビットを BUF から NAK へ変更した後で各ビットを設定する場合には、PIPEnCTR.PBUSY ビットが 0 であることを確認してください。ただし、USBFS が PID[1:0] ビットを NAK へ変更した場合には、ソフトウェアによる PBUSY ビットの確認は必要ありません。

TRCLR ビット (トランザクションカウンタクリア)

TRCLR ビットが 1 の場合、USBFS は選択したパイプに関連付けられているトランザクションカウンタの値をクリアし、その後 TRCLR ビットを 0 にします。

TRENB ビット (トランザクションカウンタ許可)

TRENB ビットは、トランザクションカウンタの許可または禁止を指定します。

受信パイプに対して、ソフトウェアで PIPEnTRN.TRNCNT[15:0] ビットに総受信パケット数を設定した後で TRENB ビットを 1 にすると、USBFS は TRNCNT[15:0] ビットの設定値と同数のパケット受信を終了したときに以下のハードウェア制御を行います。

- PIPECFG.SHTNAK ビットが 1 のとき、TRNCNT[15:0] ビットの設定値と同数のパケットの受信を終了した時点で USBFS は関連するパイプの PID ビットを NAK に変更する
- PIPECFG.BFRE ビットが 1 のとき、TRNCNT[15:0] ビットの設定値と同数のパケットを受信しその最後の受信データを読み出し終えたときに、USBFS は BRDY 割り込みをアサートする

送信パイプについては、TRENB ビットを 0 にしてください。

トランザクションカウンタを使用しない場合は、本ビットを 0 にしてください。トランザクションカウンタを使用する場合、TRENB ビットを 1 にする前に TRNCNT[15:0] ビットの設定を行ってください。トランザクションカウンタのカウンタ対象となる最初の packets を受信する前に、本ビットを 1 にしてください。

25.2.35 PIPEnTRN : PIPEn トランザクションカウンタレジスタ (n = 1~5)

Base address: USBFS = 0x4009_0000

Offset address: 0x092 + 0x4 × (n - 1)

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	TRNCNT[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	TRNCNT[15:0]	トランザクションカウンタ レジスタ書き込み時、選択したパイプが受信すべき総パケット数（トランザクション回数）を指定します。 レジスタ読み出し時、PIPEnTRE.TRENB ビットが 0 の場合は、指定したトランザクション回数を示します。 PIPEnTRE.TRENB ビットが 1 の場合は、現在のトランザクションカウンタを示します。	R/W

PIPEnTRN レジスタは、USB バスリセット時にもその設定値を保持します。

TRNCNT[15:0] ビット（トランザクションカウンタ）

USBFS は、パケット受信時の状態が以下の条件をすべて満たしたときに、TRNCNT[15:0] ビットの値を 1 増加させます。

- PIPEnTRE.TRENB = 1
- パケット受信時に「TRNCNT[15:0] 設定値 ≠ 現在のカウンタ値+1」である
- 受信したパケットのペイロードが PIPEMAXP.MXPS[9:0] ビットの設定値と一致する

USBFS は、以下のいずれかの条件を満たしたとき、TRNCNT[15:0] ビットの値を 0 にします。

以下の条件がすべて満たされたとき：

- PIPEnTRE.TRENB = 1
- パケット受信時に「TRNCNT[15:0] 設定値 = 現在のカウンタ値+1」である
- 受信したパケットのペイロードが PIPEMAXP.MXPS[9:0] ビットの設定値と一致する

以下条件がどちらも満たされたとき：

- PIPEnTRE.TRENB = 1
- USBFS がショートパケットを受信した

以下条件がどちらも満たされたとき：

- PIPEnTRE.TRENB = 1
- PIPEnTRE.TRCLR ビットがソフトウェアによって 1 にされた

送信パイプについては、TRNCNT[15:0] ビットを 0 にしてください。トランザクションカウンタを使用しない場合は、TRNCNT[15:0] ビットを 0 にしてください。

TRNCNT[15:0] ビットに転送されるトランザクション数の設定は、PIPEnTRE.TRENB ビットが 0 のときのみ可能です。転送されるトランザクション数を設定するには、PIPEnTRE.TRENB ビットを 1 にする前に、TRCLR ビットを 1 にして現在のカウンタ値をクリアしてください。

25.3 動作説明

25.3.1 システムコントロール

USBFS の初期化および消費電力の制御に必要なレジスタの設定について説明します。

25.3.1.1 USBFS レジスタのデータ設定

クロック供給が開始された状態（SYSCFG.SCKE ビット = 1）で、SYSCFG.USBE ビットを 1 にすることにより、USBFS は動作が許可され、動作を開始します。

25.3.1.2 抵抗による USB データバス制御

USBFS は、D+ラインのプルアップ抵抗を提供します。SYSCFG.DPRPU ビットを設定して、ラインをプルアップします。

デバイスコントローラモードでは、USB ホストへの接続を確認した後で、SYSCFG.DPRPU ビットを 1 にし、D+ライン（フルスピード通信時）をプルアップしてください。

PC と通信中に SYSCFG.DPRPU ビットに 0 を設定した場合は、USBFS は USB データラインのプルアップ抵抗を無効にするので、USB ホストにデバイス切断を通知することが可能です。

表 25.13 USB データバス抵抗制御

SYSCFG レジスタ設定	USB データバス制御		機能
	D-	D+	
0	オープン	オープン	抵抗未使用時
1	オープン	プルアップ	デバイスコントローラとしてフルスピードで動作させる場合

25.3.1.3 外部接続回路例

USBFS は、D+ラインのプルアップ抵抗を制御します。SYSCFG.DPRPU ビットで、ラインのプルアップを選択してください。デバイスコントローラモードでは、USB ホストとの通信中に SYSCFG.DPRPU ビットを 0 にすると、USB データラインのプルアップ抵抗が無効になります。USBFS はこれを利用して、USB ホストに対してデバイスの切断を知らせることができます。

図 25.2 に、セルフパワーシステムでのデバイス接続例を示します。




図 25.2 セルフパワーシステムでのデバイス接続例

図 25.3 に、バスパワーシステムでのデバイス接続例を示します。




図 25.3 バスパワーステートでのデバイス接続例

本項に記載した各外部回路例は、概略回路であり、すべてのシステムにおいて動作保証するものではありません。

25.3.2 割り込み

表 25.14 に、USBFS の割り込み要因一覧を示します。これらの割り込み発生条件が成立し、関連する割り込み許可レジスタにて割り込み出力許可に設定されているとき、USBFS は割り込みコントローラユニット (ICU) に対して USBFS 割り込み要求を発行し、USBFS 割り込みが発生します。

表 25.14 割り込み要因 (1/2)

1にするビット	名称	割り込み要因	ステータスフラグ
VBINT	VBUS 割り込み	USB_VBUS 入力端子の状態変化を検出したとき (Low から High、または High から Low)	INTSTS0.VBSTS
RESM	レジューム割り込み	Suspended ステートにおいて USB バスの状態変化を検出したとき (J-State から K-State または J-State から SE0)	—
SOFR	フレーム番号更新割り込み	デバイスコントローラモード時： フレーム番号の異なる SOF パケットを受信したとき	—
DVST	デバイスステート遷移割り込み	- 以下のいずれかのデバイスステート遷移を検出したとき： - USB バスリセットを検出 - Suspended ステートを検出 - SET_ADDRESS リクエストを受信 - SET_CONFIGURATION リクエストを受信	INTSTS0.DVSQ[2:0]

表 25.14 割り込み要因 (2/2)

1にするビット	名称	割り込み要因	ステータスフラグ
CTRT	コントロール転送ステージ遷移割り込み	- コントロール転送ステージ遷移を、以下のいずれかの状態の発生により検出したとき： - セットアップステージの完了 - コントロールライト転送ステータスステージ遷移発生 - コントロールリード転送ステータスステージ遷移発生 - コントロール転送終了 - コントロール転送シーケンスエラー発生	INTSTS0.CTSQ[2:0]
BEMP	バッファエンプティ割り込み	- FIFO バッファ中の全データを送信しバッファが空になったとき - 最大パケットサイズを超えたパケットを受信したとき	BEMPSTS.PIPEnBEMP
NRDY	バッファノットレディ割り込み	デバイスコントローラモード時 - PID[1:0]ビットが 01b (BUF) のときに、IN トークンまたは OUT トークンに対して NAK を応答したとき - アイソクロナス転送でデータ受信時に CRC エラーまたはビットスタッフィングエラーが発生したとき - アイソクロナス転送でデータ受信時にオーバーランまたはアンダーランが発生したとき	NRDYSTS.PIPEnNRDY
BRDY	バッファレディ割り込み	バッファがレディ（読み出しもしくは書き込み可能状態）になったとき	BRDYSTS.PIPEnBRDY

図 25.4 に、USBFS 割り込みに関連する回路を示します。




図 25.4 USBFS 割り込みに関連する回路

表 25.15 に、USBFS が発生させる割り込みの一覧を示します。

表 25.15 USBFS の割り込み (1/2)

割り込み名	割り込みステータスフラグ	DTC の起動	優先度
USBFS_D0FIFO	DTC 転送要求 0	可能	高
USBFS_D1FIFO	DTC 転送要求 1	可能	↑
USBFS_USBI	VBUS 割り込み、レジューム割り込み、フレーム番号更新割り込み、デバイスステート遷移割り込み、コントロール転送ステージ遷移割り込み、バッファエンプティ割り込み、バッファノットレディ割り込み、バッファレディ割り込み、およびバス変化割り込み	不可能	低

表 25.15 USBFS の割り込み (2/2)

割り込み名	割り込みステータスフラグ	DTC の起動	優先度
USBFS_USBR	VBUS 割り込み、レジューム割り込み、およびバス変化割り込み	不可能	—

25.3.3 割り込みの説明

25.3.3.1 BRDY 割り込み

デバイスコントローラモード時は BRDY 割り込みを発生させます。ここでは、USBFS が BRDYSTS の関連するビットを 1 にする条件について説明します。これらの条件の下では、ソフトウェアが、該当するパイプに関連付けられている BRDYENB レジスタのビットを 1 にし、かつ、INTENB0.BRDYE ビットを 1 にしていれば、USBFS は BRDY 割り込みを発生させます。

BRDY 割り込みは、各パイプの SOFCFG.BRDYM ビットおよび PIPECFG.BFRE ビットの設定により、発生条件およびクリア条件が異なります。

(1) SOFCFG.BRDYM ビット = 0 かつ PIPECFG.BFRE ビット = 0 のとき

この設定の場合、BRDY 割り込みは FIFO ポートにアクセス可能になったことを示す割り込みになります。

USBFS は、以下のいずれかの条件のときに、内部 BRDY 割り込み要求トリガを発生させ、選択パイプに関連付けられている BRDYSTS.PIPEnBRDY ビットを 1 にします。

送信パイプの場合

- ソフトウェアで DIR ビットを 0 から 1 に変更したとき
- パイプに割り付けた FIFO バッファへの CPU からの書き込みが不可能な状態のとき（BSTS ビットの読み出し値が 0 のとき）に、パイプのパケット送信が完了したとき
- FIFO バッファをダブルバッファモードに設定しているときで、片方の FIFO バッファ書き込み完了時にもう一方の FIFO バッファが空であったとき
- FIFO バッファへの書き込み中にもう一方の FIFO バッファへの送信が完了しても、現在書き込み中の面が書き込み完了になるまでは要求トリガは発生しません。
- 転送タイプがアイソクロナスのパイプにおいて、ハードウェアによるバッファフラッシュが発生したとき
- PIPEnCTR.ACLRM ビットに 1 を書き込むことにより、FIFO バッファが書き込み不可能な状態から書き込み可能な状態になったとき

DCP に対しては（すなわち、コントロール転送でのデータ送信においては）要求トリガは発生しません。

受信パイプの場合

- 該当するパイプに割り付けた FIFO バッファへの CPU からの読み出しが不可能な状態のとき（BSTS ビットの読み出し値が 0 のとき）に、パケット受信が正常に完了し、FIFO バッファが読み出し可能状態になったとき。DATA-PID 不一致のトランザクションに対し、要求トリガは発生しない。
- FIFO バッファをダブルバッファモードに設定しているときで、片方の FIFO バッファ読み出し完了時にもう一方の FIFO バッファも読み出し可能であったとき。FIFO バッファへの読み出し中にもう一方の FIFO バッファへの受信が完了しても、現在読み出し中の面が読み出し完了になるまでは要求トリガは発生しない。

デバイスコントローラモードでは、コントロール転送のステータスステージでは BRDY 割り込みは発生しません。選択パイプの PIPEBRDY 割り込みステータスは、関連する PIPEnBRDY ビットにソフトウェアで 0 を書き込むことにより 0 にすることが可能です。この場合、他の PIPEBRDY ビットは 1 にしてください。

BRDY ステータスのクリアは、FIFO バッファへのアクセスを行う前に実施してください。

(2) SOFCFG.BRDYM ビット = 0 かつ PIPECFG.BFRE ビット = 1 のとき

この設定の場合、USBFS は、受信パイプにおいて 1 転送分の全データ読み出し完了時に BRDY 割り込みを発生させ、BRDYSTS レジスタの該当するパイプに関連付けられているビットを 1 にします。

下記条件のいずれかに該当する場合、USBFS は 1 転送分の最後のデータが受信されたと判定します。

- ショートパケット（Zero-Length パケットを含む）を受信したとき

- パイプ n トランザクションカウンタレジスタ (PIPE n TRN) を使用し、PIPE n TRN.TRNCNT[15:0] ビットで設定したパケット数をすべて受信したとき

上記判定条件を満たした後、そのデータの読み出しが完了したときに、USBFS は 1 転送分の全データ読み出し完了と判断します。

FIFO バッファが空の状態では Zero-Length パケットを受信した場合は、FIFO ポートコントロールレジスタの FRDY ビットが 1、DTLN[8:0] ビットが 0 の状態になった時点で、USBFS は 1 転送分の全データ読み出し完了と判断します。この場合、次の転送を開始するためには、関連するポートコントロールレジスタの BCLR ビットにソフトウェアで 1 を書き込んでください。この設定の場合には、USBFS は送信パイプに対して BRDY 割り込みを検出しません。

パイプの PIPEBRDY 割り込みステータスは、関連する BRDYSTS.PIPE n BRDY ビットにソフトウェアで 0 を書き込むことにより 0 にすることが可能です。この場合、他の PIPEBRDY ビットは 1s にしてください。

このモードを使用するときには、1 転送分のすべてのデータの処理を終了するまで PIPECFG.BFRE ビットの設定値を変更しないでください。途中で PIPECFG.BFRE ビットを変更する必要がある場合には、PIPE n CTR.ACLRM ビットによりパイプの FIFO バッファをすべてクリアしてください。

(3) SOFCFG.BRDYM ビット = 1 かつ PIPECFG.BFRE ビット = 0 のとき

この設定の場合、BRDYSTS.PIPE n BRDY ビットの値は各パイプの BSTS ビット設定値に連動します。すなわち、USB は FIFO バッファステータスに基づいて BRDY 割り込みステータスビット (PIPEBRDY) を 1 または 0 にします。

送信パイプの場合

BRDY 割り込みステータスビットは、FIFO バッファにデータが書き込み可能な状態であれば 1 になり、書き込み不可能な状態になれば 0 になります。送信方向の DCP が書き込み可能であっても、BRDY 割り込みは発生しません。

受信パイプの場合

BRDY 割り込みステータスビットは、FIFO バッファからデータが読み出し可能であれば 1 になり、すべてのデータを読み出した後（読み出しが不可能になったら）0 になります。

FIFO バッファが空の状態では Zero-Length パケットを受信した場合、ソフトウェアで BCLR に 1 を書き込むまで、関連するビットには 1 が表示され BRDY 割り込みは発生し続けます。この設定の場合、ソフトウェアで PIPE n BRDY ビットを 0 にすることはできません。

SOFCFG.BRDYM ビットが 1 のときは、全パイプの PIPECFG.BFRE ビットは 0 にしてください。

図 25.5 に、BRDY 割り込み発生タイミングを示します。




図 25.5 BRDY 割り込み発生タイミング

INTSTS0.BRDY ビットがクリアされる条件は、表 25.16 に示すように、SOFCFG.BRDYM ビットの設定値によって異なります。

表 25.16 BRDY ビットクリア条件

BRDYM ビット	BRDY ビットのクリア条件
0	ソフトウェアで BRDYSTS レジスタの全ビットを 0 にすると、USBFS は BRDY ビットを 0 にクリアします。
1	全パイプの BSTS ビットが 0 になったとき、USBFS は BRDY ビットを 0 にクリアします。

25.3.3.2 NRDY 割り込み

ソフトウェアで PID を BUF に設定したパイプに対して、USBFS が内部 NRDY 割り込み要求を発生させた場合に、USBFS は関連する NRDYSTS.PIPE_nNRDY ビットを 1 にします。ソフトウェアによって NRDYENB レジスタの関連するビットを 1 にしている場合、USBFS は INTSTS0.NRDY ビットを 1 にし、USBFS 割り込みを発生させます。

ここでは、USBFS が、あるパイプに対して内部 NRDY 割り込み要求を発生させる条件を説明します。

デバイスコントローラモードでのコントロール転送ステータスステージ実行時は、内部 NRDY 割り込み要求を発生させません。

(1) デバイスコントローラモード時

送信パイプの場合

- FIFO バッファに送信データがない状態で IN トークンを受信したとき。このとき USBFS は、IN トークン受信時に NRDY 割り込み要求を発生させ、NRDYSTS.PIPEnNRDY ビットを 1 にする。割り込み発生パイプの転送タイプがアイソクロナスの場合、USBFS は Zero-Length パケットを送信し、FRMNUM.OVRN ビットを 1 にする。

受信パイプの場合

- OUT トークンを受信したが、FIFO バッファに空きがないとき。割り込み発生パイプの転送タイプがアイソクロナスの場合、OUT トークン受信時に USBFS は NRDY 割り込み要求を発生させ、PIPEnNRDY ビットを 1 にし、OVRN ビットを 1 にする。割り込み発生パイプの転送タイプがアイソクロナス以外の場合、OUT トークンに続くデータ受信後 NAK ハンドシェイクが送信されるときに、USBFS は NRDY 割り込み要求を発生させ、PIPEnNRDY ビットを 1 にする。DATA-PID 不一致の発生による再送時には、NRDY 割り込み要求を発生させない。また、DATA パケットにエラーがある場合にも、NRDY 割り込み要求を発生させない。
- 転送タイプがアイソクロナスのパイプにおいて、インターバルフレーム内にトークンが正常受信されなかったとき。このとき USBFS は、SOF 受信のタイミングで NRDY 割り込み要求を発生させ、PIPEnNRDY ビットを 1 にする。

図 25.6 に、デバイスコントローラモード時の NRDY 割り込み発生タイミングを示します。




図 25.6 デバイスコントローラモード時の NRDY 割り込み発生タイミング

25.3.3.3 BEMP 割り込み

ソフトウェアで PID を BUF に設定したパイプに対して BEMP 割り込みを検出すると、USBFS は関連する BEMPSTS.PIPEnBEMP ビットを 1 にします。ソフトウェアによって BEMPENB レジスタの関連するビットを 1 にしている場合、USBFS は INTSTS0.BEMP ビットを 1 にし、USBFS 割り込みを発生させます。ここでは、USBFS が内部 BEMP 割り込み要求を発生させる条件を説明します。

(1) 送信パイプの場合

送信完了時 (Zero-Length パケットの送信時を含む) に関連するパイプの FIFO バッファが空のとき、およびシングルバッファモード時は、DCP 以外のパイプに対しての BRDY 割り込みと同時に内部 BEMP 割り込み要求を発生させます。以下のいずれかの条件では、内部 BEMP 割り込み要求は発生しません。

- ダブルバッファモードで、片方の FIFO バッファからのデータ送信完了時に、CPU または DTC が CPU 側の FIFO バッファに対するデータ書き込みをすでに開始しているとき
- PIPEnCTR.ACLRM ビットまたはポートコントロールレジスタの BCLR ビットを 1 にしてバッファをクリア (空に) したとき
- デバイスコントローラモードでのコントロール転送ステータスステージの IN 転送 (Zero-Length パケット送信) を実行したとき

(2) 受信パイプの場合

正常受信したデータパケットサイズが指定された最大パケットサイズを超えたとき。このとき、USBFS は、BEMP 割り込み要求を発生させ、関連する BEMPSTS.PIPEnBEMP ビットを 1 にし、受信データを破棄し、該当するパイプの関連する PID[1:0] ビットの設定を STALL (11b) に変更します。USBFS は、デバイスコントローラモード時に STALL 応答を返します。

以下のいずれかの条件では、内部 BEMP 割り込み要求は発生しません。

- 受信したデータパケットに CRC エラーまたはビットスタッフィングエラーが検出される時。
- SETUP トランザクションが実行時
 - BEMPSTS.PIPEnBEMP ビットに 0 を書き込むことにより、ステータスをクリアすることが可能。
 - BEMPSTS.PIPEnBEMP ビットに 1 を書き込んでも、動作に影響はない。

図 25.7 に、デバイスコントローラモード時の BEMP 割り込み発生タイミングを示します。




図 25.7 デバイスコントローラモード時の BEMP 割り込み発生タイミング

25.3.3.4 デバイスステート遷移割り込み（デバイスコントローラモード時）

図 25.8 に、USBFS のデバイスステート遷移図を示します。USBFS はデバイスステートを制御し、デバイスステート遷移割り込みを発生させます。ただし、Suspended ステートからの復帰（レジューム信号検出）は、レジューム割り込みで検出します。デバイスステート遷移割り込みの許可／禁止は、INTENB0 レジスタで個別に指定できます。状態が変化したデバイスは、INTSTS0.DVSQ[2:0] ビットで確認できます。

Default ステートに遷移する場合には、USB バスリセット検出後に、デバイスステート遷移割り込みが発生します。

デバイスステートは USBFS が制御し、デバイスステート遷移割り込みはデバイスコントローラモードでのみ発生させることが可能です。




図 25.8 デバイス状態の遷移

25.3.3.5 コントロール転送ステージ遷移割り込み（デバイスコントローラモード時）

図 25.9 に、USBFS のコントロール転送ステージ遷移図を示します。USBFS はコントロール転送のシーケンスを制御し、コントロール転送ステージ遷移割り込みを発生させます。コントロール転送ステージ遷移割り込みは、INTENB0 レジスタで個別に許可または禁止できます。遷移が発生した転送ステージは、INTSTS0.CTSQ[2:0] ビットで確認できます。

コントロール転送ステージ遷移割り込みは、デバイスコントローラモードでのみ発生します。ここではコントロール転送のシーケンスエラーについて説明します。エラーが発生した場合は、DCPCTR.PID[1:0] ビットが 1xb (STALL 応答) になります。

(1) コントロールリード転送エラー

- データステージの IN トークンに対して一度もデータ転送していない状態で OUT トークンを受信

- ステータスステージで IN トークンを受信
- ステータスステージで DATAPID = DATA0 のデータパケットを受信

(2) コントロールライト転送エラー

- データステージの OUT トークンに対して一度も ACK 応答していない状態で IN トークンを受信
- データステージで最初のデータパケットとして DATAPID = DATA0 のデータパケットを受信
- ステータスステージで OUT トークンを受信

(3) コントロールライトノーデータ転送エラー

- ステータスステージで OUT トークンを受信

コントロールライト転送データステージで、受信データ長が USB リクエストの wLength 値を超えた場合は、コントロール転送シーケンスエラーと認識されません。コントロールリード転送ステータスステージで、Zero-Length パケット以外のパケット受信には、ACK 応答を行い転送は正常終了します。

シーケンスエラーによる CTRT 割り込み発生時 (INTSTS0.CTRT = 1) は、CTRT ビットを 0 にして割り込みステータスクリアが行われるまで、CTS[2:0] = 110b の値が保持されます。CTS[2:0] = 110b が保持されている状態では、新しい USB リクエストを受信しても、セットアップステージ完了の CTRT 割り込みは発生しません。セットアップステージ完了ステータスは USBFS が保持しており、ソフトウェアによる割り込みステータスクリア後に、USBFS が CTRT 割り込みを発生させます。




図 25.9 コントロール転送ステージの遷移

25.3.3.6 フレーム番号更新割り込み

デバイスコントローラモードでは、フレーム番号が更新されると SOFR 割り込みが発生します。USBFS は、フルスピード動作中に新しい SOF パケットを検出すると、フレーム番号を更新して SOFR 割り込みを発生させます。

25.3.3.7 VBUS 割り込み

USB_VBUS 端子レベルに変化があった場合に VBUS 割り込みが発生します。INTSTS0.VBSTS ビットで USB_VBUS 端子のレベルを確認できます。VBUS 割り込みによって、ホストコントローラの接続および切断の確

認ができます。ホストコントローラが接続された状態でシステムが起動された場合は、USB_VBUS 端子レベルが変化しないため、最初の VBUS 割り込みは発生しません。

25.3.3.8 レジューム割り込み

デバイスコントローラモードでは、デバイスステートが **Suspended** ステートで、USB バスステートが変化 (J-State から K-State、または J-State から SE0) したときにレジューム割り込みが発生します。レジューム割り込みによって **Suspended** ステートからの復帰を検出します。

25.3.4 パイプコントロール

表 25.17 に、USBFS のパイプ設定項目一覧を示します。USB データ転送は、ソフトウェアがエンドポイントと関連付けた論理パイプにて行います。USBFS にはデータ転送用に 10 本のパイプがあります。各パイプは、ユーザーシステムの仕様に合わせて設定を行ってください。

表 25.17 パイプ設定項目

レジスタ名	ビット名	設定内容	備考
DCPCFG PIPECFG	TYPE	転送タイプ	パイプ 1~9：設定可能
	BFRE	BRDY 割り込みモード	パイプ 1~5：設定可能
	DBLB	ダブルバッファ選択	パイプ 1~5：設定可能
	DIR	転送方向選択	IN または OUT 設定可能
	EPNUM	エンドポイント番号	パイプ 1~9：設定可能 パイプ使用時は 0000b 以外に設定
	SHTNAK	転送終了時のパイプ選択禁止	パイプ 1~2：バルク転送時のみ設定可能 パイプ 3~5：設定可能
DCPMAXP PIPEMAXP	MXPS	最大パケットサイズ	USB2.0 規格準拠
PIPEPERI	IFIS	バッファフラッシュ	パイプ 1~2：アイソクロナス転送時のみ設定可能 パイプ 3~9：設定不可能
	IITV	インターバルカウンタ	パイプ 1~2：アイソクロナス転送時のみ設定可能 パイプ 3~5：設定不可能
DCPCTR PIPECTR	BSTS	バッファステータス	DCP は ISEL ビットにより受信／送信バッファ状態を切り替え
	INBUFM	IN バッファモニタ	パイプ 1~5 のみで有効
	ATREPM	自動応答モード	パイプ 1~5：デバイスコントローラモードでのみ設定可能
	ACLRM	自動バッファクリア	パイプ 1~9：設定可能
	SQCLR	シーケンスクリア	データトグルビットのクリア
	SQSET	シーケンスセット	データトグルビットの設定
	SQMON	シーケンスモニタ	データトグルビットの監視
	PBUSY	パイプビジーステータス	—
	PID	応答 PID	「25.3.4.6. 応答 PID」を参照してください。
PIPEnTRE	TRENB	トランザクションカウンタ許可	パイプ 1~5：設定可能
	TRCLR	トランザクションカウンタのクリア	パイプ 1~5：設定可能
PIPEnTRN	TRNCNT	トランザクションカウンタ	パイプ 1~5：設定可能

25.3.4.1 パイプコントロールレジスタの切り替え手順

パイプコントロールレジスタの以下のビットは、USB 通信が禁止 (PID = NAK) されているときのみ書き換えが可能になります。

USB 通信が許可 (PID = BUF) されている状態で、以下のレジスタおよびビットを変更しないでください。

- DCPCFG レジスタ、および DCPMAXP レジスタの各ビット
- DCPCTR.SQCLR、および SQSET ビット

- PIPECFG レジスタ、PIPEMAXP レジスタ、および PIPEPERI レジスタの各ビット
- PIPEnCTR.ATREPM、ACLRM、SQCLR、および SQSET ビット
- PIPEnTRE レジスタ、および PIPEnTRN レジスタの各ビット

USB 通信が許可 (PID = BUF) されている状態で、上記の各ビットを設定する場合は、以下の手順で行ってください。

1. パイプコントロールレジスタのビット変更要求が発生する。
2. 関連するパイプの PID[1:0] ビットを NAK にする。
3. 関連するパイプの PBUSY ビットが 0 になるまで待つ。
4. パイプコントロールレジスタのビット設定を開始する。

パイプコントロールレジスタの以下のビットは、CFIFOSEL、D0FIFOSEL、および D1FIFOSEL レジスタの CURPIPE[3:0] ビットに選択パイプ情報が設定されていない場合のみ書き換えが可能です。

CURPIPE[3:0] ビット設定中には以下のレジスタを設定しないでください。

- DCPCFG レジスタ、および DCPMAXP レジスタの各ビット
- PIPECFG レジスタ、PIPEMAXP レジスタ、および PIPEPERI レジスタの各ビット

パイプ情報を変更する場合には、ポート選択レジスタの CURPIPE[3:0] ビットの設定を変更パイプ以外に指定してください。DCP についてはパイプ情報修正後、ポートコントロールレジスタの BCLR ビットにてバッファのクリア処理をしてください。

25.3.4.2 転送タイプ

PIPECFG.TYPE[1:0] ビットで各パイプに以下の転送タイプを設定します。

- DCP : 設定不要 (コントロール転送固定)
- パイプ 1~2 : バルク転送またはアイソクロナス転送を設定
- パイプ 3~5 : バルク転送を設定
- パイプ 6~9 : インタラプト転送を設定

25.3.4.3 エンドポイント番号

PIPECFG.EPNUM[3:0] ビットにて、各パイプのエンドポイント番号を設定します。DCP は、エンドポイント 0 に固定されています。他のパイプは、エンドポイント 1 からエンドポイント 15 までの設定が可能です。

- DCP : 設定不要 (エンドポイント 0 固定)
- パイプ 1~9 : PIPECFG.DIR ビットと EPNUM[3:0] ビットの組み合わせが重複しないように、エンドポイント番号 1 から 15 までを選択して設定します。

25.3.4.4 最大パケットサイズ設定

DCPMAXP.MXPS[6:0] ビットおよび PIPEMAXP.MXPS[9:0] ビットにて各パイプの最大パケットサイズを設定します。DCP およびパイプ 1~5 は USB2.0 規格で定義されているすべての最大パイプサイズに設定が可能です。パイプ 6~9 では、64 バイトが最大パケットサイズです。最大パケットサイズは、転送を開始 (PID = BUF) する前に、以下のように設定してください。

- DCP : 8、16、32、または 64 から選択して設定
- パイプ 1~5 : バルク転送時は 8、16、32、または 64 から選択して設定
- パイプ 1~2 : アイソクロナス転送時は 1 から 256 の値を設定
- パイプ 6~9 : 1 から 64 の値を設定

25.3.4.5 トランザクションカウンタ (受信方向パイプ 1~5)

USBFS は、データパケット受信方向で、指定回数のトランザクションが終了した場合に、転送終了と認識します。トランザクションカウンタには、実行トランザクション回数を指定する PIPEnTRN レジスタと、実行された

トランザクションを内部でカウントするカレントカウンタがあります。PIPECFG.SHTNAK ビットが 1 の状態でカレントカウンタの値がトランザクションの指定回数と一致すると、関連する PIPEnCTR.PID[1:0] ビットが NAK に設定され、次の転送を禁止状態にします。PIPEnTRE.TRCLR ビットにて、トランザクションカウンタ機能のカレントカウンタを初期化し、トランザクションを最初からカウントし直すことができます。PIPEnTRE.TRENB ビットの設定により、PIPEnTRN レジスタ読み出し時のデータは以下のように異なります。

- TRENB ビットが 0 : トランザクションカウンタの設定値を読み出し可能
- TRENB ビットが 1 : 内部でカウントした実行済みトランザクション数を示すカレントカウンタ値を読み出し可能

TRCLR ビットの操作には、以下の制限事項があります。

- トランザクションカウント中かつ PID = BUF の場合、カレントカウンタはクリア不可
- バッファ内にデータが残っている場合、カレントカウンタはクリア不可

25.3.4.6 応答 PID

DCPCTR レジスタおよび PIPEnCTR レジスタの PID[1:0] ビットで、各パイプの応答 PID を設定します。ここでは、各応答 PID 設定における USBFS の動作について説明します。

(1) ソフトウェアの応答 PID 設定（デバイスコントローラモード時）

応答 PID を選択して、以下のようにホストからのトランザクションに応答します。

- NAK 設定 : 発生したすべてのトランザクションに対して NAK 応答を返答
- BUF 設定 : FIFO バッファの状態に応じてトランザクションに応答
- STALL 設定 : 発生したすべてのトランザクションに対して STALL 応答を返答

注. SETUP トランザクションに対しては、PID[1:0] ビットの設定にかかわらず、常に ACK 応答し、レジスタに USB リクエストを格納します。

以下の(2)では、特定のトランザクションの結果に従って USBFS が PID[1:0] ビットに書き込みを行う状況について説明します。

(2) ハードウェアの応答 PID 設定（デバイスコントローラモード時）

- NAK 設定 : 以下の場合に PID = NAK となり、トランザクションに対して NAK 応答を返す
 - SETUP トークンを正常に受信したとき (DCP のみ)
 - バルク転送で PIPECFG.SHTNAK ビットが 1 の場合に、トランザクションカウンタが終了したとき、またはショートパケットを受信したとき
- BUF 設定 : USBFS による BUF 書き込みはなし
- STALL 設定 : 以下の場合に PID = STALL となり、トランザクションに対して STALL 応答を返す
 - 受信したデータの packetsize が、最大 packetsize を超えたとき
 - コントロール転送シーケンスエラーを検出したとき (DCP のみ)

25.3.4.7 データ PID シーケンスビット

コントロール転送のデータステージ、バルク転送、およびインタラプト転送において正常なデータ転送が行われると、USBFS がデータ PID のシーケンスビットを自動的にトグルします。次に送出されるデータ PID のシーケンスビットは、DCPCTR レジスタおよび PIPEnCTR レジスタの SQMON ビットにて確認できます。データ送信時は、ACK ハンドシェイク受信のタイミングでシーケンスビットが切り替わります。データ受信時は、ACK ハンドシェイク送信のタイミングでシーケンスビットが切り替わります。DCPCTR レジスタの SQCLR ビット、および PIPEnCTR レジスタの SQSET ビットによって、データ PID シーケンスビットの変更が可能です。

デバイスコントローラモードでのコントロール転送では、ステージ遷移時に USBFS が自動的にシーケンスビットを設定します。セットアップステージ終了時は DATA1 が返されます。ステータスステージではシーケンスビットは参照せず、PID = DATA1 が返されます。このため、ソフトウェアによる設定は必要ありません。

デバイスコントローラモードの場合、**ClearFeature** リクエストの送信または受信時には、ソフトウェアでデータ PID シーケンスビットを設定する必要があります。

25.3.4.8 応答 PID = NAK 機能

USBFS には、トランザクションの最後のデータパケットの受信タイミングで、パイプ動作を禁止 (PID 応答 = NAK) する機能があります。USBFS は、ショートパケット受信またはトランザクションカウンタでトランザクションの終了を自動識別します。PIPECFG.SHTNAK ビットが 1 の場合、この機能が有効です。

この機能を使用することで、FIFO バッファをダブルバッファモードで使用している場合に、転送単位でのデータパケットの受信が可能です。パイプ動作が禁止された場合は、ソフトウェアで再度パイプを許可 (PID 応答 = BUF) する必要があります。

応答 PID = NAK 機能はバルク転送時のみ動作することが可能です。

25.3.4.9 自動応答モード

バルク転送のパイプ (1~5) において、PIPEnCTR.ATREPM ビットを 1 にすると、自動応答モードとなります。OUT 転送時 (PIPECFG.DIR ビット = 0) には OUT-NAK モードとなり、IN 転送時 (DIR ビット = 1) には Null 自動応答モードとなります。

25.3.4.10 OUT-NAK モード

バルク OUT 転送のパイプにおいて、PIPEnCTR.ATREPM ビットを 1 にすると、OUT トークンに対して NAK 応答し、NRDY 割り込みを出力します。ノーマルモードから OUT-NAK モードへ遷移させる場合には、パイプ動作禁止状態 (PID[1:0] ビット = 00b (NAK 応答)) で、OUT-NAK モードを指定してください。次に、パイプ動作を許可 (PID[1:0] ビット = 01b (BUF 応答)) します。これにより、OUT-NAK モードが有効になります。パイプ動作禁止にする直前で OUT トークンを受信した場合は、その OUT トークンのデータは正常に受信され、ホストへ ACK 応答されます。

OUT-NAK モードからノーマルモードへ遷移させる場合には、パイプ動作禁止状態 (NAK) で、OUT-NAK モードを解除してください。次に、パイプ動作を許可 (BUF) します。ノーマルモードでは、OUT データ受信が可能です。

25.3.4.11 Null 自動応答モード

バルク IN 転送のパイプにおいて、PIPEnCTR.ATREPM ビットを 1 にすると、Zero-Length パケットを送信し続けます。

ノーマルモードから Null 自動応答モードへ遷移させるためには、パイプ動作禁止状態 (応答 PID = NAK) で、Null 自動応答モードを指定してください。次に、パイプ動作を許可 (応答 PID = BUF) します。Null 自動応答モードが有効になります。Null 自動応答モードを設定する場合は、バッファ内は空である必要があるため、PIPEnCTR.INBUFM ビットが 0 であることを確認してください。INBUFM ビットが 1 の場合には、PIPEnCTR.ACLRM ビットによりバッファを空にしてください。Null 自動応答モードへの遷移中は、FIFO ポートからのデータ書き込みは行わないでください。

Null 自動応答モードからノーマルモードへ遷移させる場合には、Zero-Length パケット送信の期間 (約 10 μ s) をパイプ動作禁止状態 (応答 PID = NAK) にした後、Null 自動応答モードを解除してください。ノーマルモードでは、FIFO ポートからの書き込みが可能となり、パイプ動作許可 (応答 PID = BUF) を行うことにより、ホストへのパケット送信が可能となります。

25.3.5 FIFO バッファ

USBFS はデータ転送用の FIFO バッファを備えており、これによって各パイプに使用されるメモリ領域を管理します。FIFO バッファの状態には、アクセス権がシステム (CPU 側) にある場合と USBFS (SIE 側) にある場合があります。

(1) バッファステータス

表 25.18 および表 25.19 に、USBFS のバッファステータスを示します。FIFO バッファステータスは、DCPCTR.BSTS ビットおよび PIPEnCTR.INBUFM ビットを使用して確認できます。FIFO バッファの転送方向は、PIPECFG.DIR ビットまたは CFIFOSEL.ISEL ビット (DCP 選択時) で指定します。

INBUFM ビットは送信方向のパイプ 0~5 で有効です。

送信側の転送パイプがダブルバッファモードを使用している場合、ソフトウェアは BSTS ビットを読み出して CPU 側の FIFO バッファステータスを監視することや、INBUFM ビットを読み出して SIE 側の FIFO バッファステータスを監視することができます。CPU または DTC による FIFO ポートへの書き込みが遅く、BEMP 割り込みではバッファの空き状態が判別できない場合に、ソフトウェアは INBUFM ビットで送信完了を確認できます。

表 25.18 BSTS ビットが示すバッファステータス

ISEL または DIR	BSTS	FIFO バッファステータス
0 (受信方向)	0	受信データなし、または受信中。 FIFO ポートからの読み出し不可能。
0 (受信方向)	1	受信データあり、または Zero-Length パケット受信。 FIFO ポートからの読み出し可能。 zero-Length パケット受信時は読み出し不可能のためバッファクリアが必要。
1 (送信方向)	0	送信未完了。 FIFO ポートへの書き込み不可能。
1 (送信方向)	1	送信完了。 CPU は書き込み可能。

表 25.19 INBUFM ビットが示すバッファステータス

DIR	INBUFM	FIFO バッファステータス
0 (受信方向)	無効	無効。
1 (送信方向)	0	送信完了。 送信可能データなし。
1 (送信方向)	1	データが FIFO ポートからバッファへ書き込まれた。 送信可能データあり。

25.3.6 FIFO バッファクリア

表 25.20 に、FIFO バッファのクリア方式一覧を示します。FIFO バッファは、ポートコントロールレジスタの BCLR ビット、DnFIFOSEL.DCLRM ビット、または PIPEnCTR.ACLRM ビットでクリアできます。

パイプ 1～5 は、PIPECFG.DBLB ビットにてシングルバッファまたはダブルバッファを選択できます。

表 25.20 バッファクリア方式一覧

FIFO バッファクリアモード	CPU 側 FIFO バッファクリア	指定パイプのデータ読み出し後に FIFO バッファを自動でクリアするモード	受信パケットをすべて破棄するための自動バッファクリアモード
使用するレジスタ	CFIFOCTR DnFIFOCTR	DnFIFOSEL	PIPEnCTR
使用するビット	BCLR	DCLRM	ACLRM
0 になる条件	1 書き込みでクリア	1: モード有効 0: モード無効	1: モード有効 0: モード無効

(1) 自動バッファクリアモード機能

PIPEnCTR.ACLRM ビットが 1 の場合、USBFS は受信したすべてのデータパケットを破棄します。正常なデータパケットを受信した場合は、ホストコントローラに対して ACK 応答を行います。自動バッファクリアモード機能は、FIFO バッファ読み出し方向にのみ設定可能です。

ACLRM ビットを 1 にし、続けて 0 にすると、アクセス方向に関係なく、選択パイプの FIFO バッファがクリアされます。ハードウェアの内部シーケンス実行時間として、ACLRM ビットへの 1 書き込みと 0 書き込みの間隔は 100ns 以上あけてください。

25.3.7 FIFO ポートの機能

表 25.21 に、FIFO ポート機能設定を示します。データ書き込み時は、最大パケットサイズまで書き込みを行うと、自動的にデータが送信可能状態となります。最大パケットサイズ未満のデータを送信可能状態にするには、ポートコントロールレジスタの BVAL フラグを書き込み終了に設定してください。Zero-Length パケットを送信するには、BCLR ビットでバッファをクリアし、BVAL フラグを書き込み終了に設定してください。

読み出し時は、すべてのデータを読み出すと、自動的に新しいパケットを受信可能な状態になります。Zero-Length パケット受信時 (DTLN[8:0]ビット=0) は、データは読み出せませんので、BCLR ビットによるバッファクリアが必要です。受信データ長は、ポートコントロールレジスタの DTLN[8:0]ビットにて確認します。

表 25.21 FIFO ポート機能設定

レジスタ名	ビット名	説明
CFIFOSEL、 DnFIFOSEL (n = 0, 1)	RCNT	DTLN[11:0]読み出しモード選択
	REW	FIFO バッファリワインド (再読み出し、再書き込み)
	DCLRM	指定パイプの受信データ読み出し後、受信データの自動クリア (DnFIFO 専用)
	DREQE	DTC 転送許可 (DnFIFO 専用)
	MBW	FIFO ポートアクセスビット幅
	BIGEND	FIFO ポートエンディアン選択
	ISEL	FIFO ポートアクセス方向 (DCP 専用)
	CURPIPE	カレントパイプ選択
CFIFOCTR、 DnFIFOCTR (n = 0, 1)	BVAL	FIFO バッファ書き込み終了
	BCLR	CPU 側 FIFO バッファクリア
	DTLN	受信データ長確認

(1) FIFO ポート選択

表 25.22 に、各 FIFO ポートで選択可能なパイプを示します。ポート選択レジスタの CURPIPE[3:0]ビットにて、アクセスするパイプを選択します。パイプ選択後、書き込んだ CURPIPE[3:0]ビット値が正しく読み出せたかどうかをソフトウェアで確認する必要があります。前回のパイプ番号が読み出された場合には、USBFS がパイプ変更処理中であることを示します。次に、ポートコントロールレジスタの FRDY ビットが 1 であることをソフトウェアで確認します。

また、ポート選択レジスタの MBW ビットでアクセスするバス幅をソフトウェアで指定する必要があります。FIFO バッファアクセス方向は、PIPECFG.DIR ビットの設定値に従います。DCP のみ、ポート選択レジスタの ISEL ビットにより方向を決定します。

表 25.22 パイプ別 FIFO ポートアクセス

パイプ	アクセス方法	使用可能なポート
DCP	CPU アクセス	CFIFO ポートレジスタ
パイプ 1~9	CPU アクセス	- CFIFO ポートレジスタ - D0FIFO/D1FIFO ポートレジスタ
	DTC アクセス	D0FIFO/D1FIFO ポートレジスタ

(2) REW ビット

実行中のパイプアクセスを一時的に中断し、別のパイプに対するアクセスを行ってから、再度最初のパイプの処理を続行することが可能です。このような処理には、ポート選択レジスタの REW ビットを使用します。

ポート選択レジスタの CURPIPE[3:0]ビットでパイプ選択を行うのと同時に REW ビットを 1 にすると、FIFO バッファからの読み出しまたは FIFO バッファへの書き込みポインタをリセットし、最初のバイトから読み出しまたは書き込みを行うことができます。REW ビットを 0 にしてパイプ選択を行うと、バッファの読み出しまたは書き込みポインタをリセットせずに、前回選択時の続きから継続してデータの読み出しおよび書き込みができます。

FIFO ポートにアクセスするには、パイプ選択後、ポートコントロールレジスタの FRDY ビットが 1 であることをソフトウェアで確認する必要があります。

25.3.8 DTC 転送 (D0FIFO/D1FIFO ポート)

(1) DTC 転送概要

パイプ 1～9 に対して、CDTC による FIFO ポートアクセスが可能です。DTC 転送用のパイプのバッファがアクセス可能になったとき、DTC 転送要求を出力します。

DnFIFOSEL.MBW ビットにて FIFO ポートへの転送単位を選択し、DnFIFOSEL.CURPIPE[3:0] ビットにて DTC 転送するパイプを選択してください。DTC 転送中は選択しているパイプを変更しないでください。

(2) DnFIFO 自動クリアモード (D0FIFO/D1FIFO ポート読み出し方向)

USBFS は、DnFIFOSEL.DCLRM ビットを 1 にすることで、FIFO バッファからのデータ読み出しを完了したとき、選択パイプの FIFO バッファを自動的にクリアします。

表 25.23 に、各設定での、パケット受信とソフトウェアによる FIFO バッファクリア処理を示します。この表に示すように、PIPECFG.BFRE ビットの設定値によりバッファクリア条件が異なります。バッファクリアが必要ななどのような状況においても、DnFIFOSEL.DCLRM ビットを使用することでソフトウェアによるバッファクリアが不要になります。これにより、ソフトウェアを介在させない DTC 転送が可能となります。

DnFIFO 自動クリアモードは、FIFO バッファ読み出し方向のみ設定できます。

表 25.23 パケット受信とソフトウェアによる FIFO バッファクリア処理

パケット受信時のバッファステータス	レジスタ設定			
	DCLRM が 0 のとき		DCLRM が 1 のとき	
	BFRE = 0	BFRE = 1	BFRE = 0	BFRE = 1
バッファフル	クリア不要	クリア不要	クリア不要	クリア不要
Zero-Length パケット受信	クリア必要	クリア必要	クリア不要	クリア不要
通常のショートパケット受信	クリア不要	クリア必要	クリア不要	クリア不要
トランザクションカウント終了	クリア不要	クリア必要	クリア不要	クリア不要

25.3.9 DCP を使用したコントロール転送

コントロール転送データステージのデータ転送には、DCP を使用します。DCP の FIFO バッファは、コントロールリードおよびコントロールライト共用の固定領域を持つ 64 バイトシングルバッファです。FIFO バッファへのアクセスは、CFIFO ポートのみ可能です。

25.3.9.1 デバイスコントローラモードでのコントロール転送

(1) セットアップステージ

USBFS は、USBFS に対する正常な Setup パケットに対して ACK 応答します。セットアップステージの USBFS 動作を以下に示します。

新しい Setup パケットを受信すると、USBFS は以下のビットを設定します。

- INTSTS0.VALID ビットを 1 にする
- DCPCTR.PID[1:0] ビットを NAK にする
- DCPCTR.CCPL ビットを 0 にする

Setup パケットの後にデータパケットを受信すると、USBFS は、USB リクエストのパラメータを、USBREQ レジスタ、USBVAL レジスタ、USBINDX レジスタ、および USBLENG レジスタに格納します。

コントロール転送に対する応答処理は、VALID フラグを 0 にしてから実行してください。VALID ビットが 1 の状態では PID = BUF 設定が行えず、データステージを終了することができません。

VALID ビットの機能により、USBFS は、コントロール転送中に新しい USB リクエストを受信すると、実行中のリクエスト処理を中断し、最新のリクエストに対する応答を行うことができます。

また、USBFS は、受信した USB リクエストの方向ビット (bmRequestType のビット 8) と、リクエストデータ長 (wLength) を自動検出します。USBFS は他にも、コントロールリード転送、コントロールライト転送、およびノ

データコントロール転送を判別し、ステージ遷移を管理します。誤ったシーケンスに対しては、コントロール転送ステージ遷移割り込み中にシーケンスエラーが発生し、ソフトウェアに割り込みが報告されます。USBFS のステージ管理を示す図については、[図 25.9](#) を参照してください。

(2) データステージ

受信した USB リクエストに対応したデータ転送を DCP にて行ってください。DCP の FIFO バッファにアクセスする前に、CFIFOSEL.ISEL ビットでアクセス方向を指定してください。

転送データが DCP の FIFO バッファのサイズより大きい場合には、コントロールライト転送では BRDY 割り込みを、コントロールリード転送では BEMP 割り込みを使用してデータ転送を行ってください。

(3) ステータスステージ

DCPCTR.PID[1:0]ビットが BUF に設定された状態で、DCPCTR.CCPL ビットを 1 にすることによりコントロール転送を終了します。

上記設定後、セットアップステージで確定したデータ転送方向に従い、USBFS が自動的にステータスステージを実行します。手順は以下のとおりです。

- コントロールリード転送の場合
USBFS は、USB ホストから Zero-Length パケットを受信し、ACK 応答を送信します。
- コントロールライト転送、ノーデータコントロール転送の場合
USBFS は、Zero-Length パケットを送信し、USB ホストから ACK 応答を受信します。

(4) コントロール転送自動応答機能

USBFS は、正常な SET_ADDRESS リクエストに自動応答します。SET_ADDRESS リクエストに下記のエラーのいずれかが発生した場合は、ソフトウェアによる応答が必要です。

- bmRequestType が 0x00 でない場合：コントロールライト転送以外
- wIndex が 0x00 でない場合：リクエストエラー
- wLength が 0x00 でない場合：ノーデータコントロール転送以外
- wValue が 0x7F より大きい場合：リクエストエラー
- INTSTS0.DVSQ[2:0]ビットが 011b (Configured ステート) の場合：デバイスステートエラーのコントロール転送

SET_ADDRESS リクエスト以外のすべてのリクエストには、対応するソフトウェアによる応答が必要です。

25.3.10 バルク転送 (パイプ 1~5)

バルク転送は、FIFO バッファ使用方法 (シングル/ダブルバッファ設定) の設定ができます。USBFS は、バルク転送専用として下記の機能を備えています。

- BRDY 割り込み機能 (PIPECFG.BFRE ビット) : 「[25.3.3.1. BRDY 割り込み](#)」参照
- トランザクションカウント機能 (PIPEnTRE.TRENB ビット、TRCLR ビット、PIPEnTRN.TRNCNT[15:0]ビット) : 「[25.3.4.5. トランザクションカウンタ \(受信方向パイプ 1~5\)](#)」参照
- 応答 PID = NAK 機能 (PIPECFG.SHTNAK ビット) : 「[25.3.4.8. 応答 PID = NAK 機能](#)」参照
- 自動応答モード (PIPEnCTR.ATREPM ビット) : 「[25.3.4.9. 自動応答モード](#)」参照

25.3.11 インタラプト転送 (パイプ 6~9)

デバイスコントローラモード時、USBFS は、ホストコントローラが指示しているタイミングに基づいてインタラプト転送を行います。

25.3.12 アイソクロナス転送 (パイプ 1~2)

USBFS は、アイソクロナス転送専用として下記の機能を備えています。

- アイソクロナス転送のエラー通知

- PIPEPERL.IITV[2:0]ビットで指定されたインターバルカウンタ
- アイソクロナス IN 転送データセットアップコントロール (IDLY 機能)
- PIPEPERL.IFIS ビットで指定されたアイソクロナス IN 転送バッファフラッシュ機能

25.3.12.1 アイソクロナス転送のエラー検出

USBFS は、アイソクロナス転送時に発生したエラーをソフトウェアで管理できるようにするために、下記のエラー検出機能を備えています。表 25.24 および表 25.25 に、USBFS によるエラー検出の優先順位、および関連する割り込みを示します。

PID エラー

- 受信パケットの PID 値が不正な場合

CRC エラー、ビットスタッフィングエラー

- 受信パケットに CRC エラーがあった場合、またはビットスタッフィングが不正な場合

最大パケットサイズオーバー

- 受信パケットのデータサイズが、最大パケットサイズの設定値を越える場合

オーバーラン、アンダーランエラー

デバイスコントローラモード時：

- IN（送信）方向の転送時にトークンの受信タイミングに FIFO バッファに送信データがない場合
- OUT（受信）方向の転送時にトークンの受信タイミングに FIFO バッファに空き領域がない場合

インターバルエラー

デバイスコントローラモード時は、以下の場合にインターバルエラーとして処理されます。

- アイソクロナス IN 転送時に、インターバルフレーム内に IN トークンを受信できなかった場合
- アイソクロナス OUT 転送時に、インターバルフレーム内に OUT トークンを受信できなかった場合

表 25.24 トークン送受信エラー検出

検出の優先順位	エラー	発生する割り込みとステータス
1	PID エラー	デバイスコントローラモード時に割り込みを発生させません（破損パケットとして無視）。
2	CRC エラー、ビットスタッフィングエラー	デバイスコントローラモード時に割り込みを発生させません（破損パケットとして無視）。
3	オーバーランエラー、アンダーランエラー	デバイスコントローラモード時に NRDY 割り込みを発生させ、FRMNUM.OVRN ビットを 1 にします。 デバイスコントローラモード時は、IN トークンに対して、Zero-Length パケットを送信します。OUT トークンに対してはデータパケットを受信しません。
4	インターバルエラー	デバイスコントローラモード時に NRDY 割り込みを発生させます。

表 25.25 データパケット受信エラー検出

検出の優先順位	エラー	発生する割り込みとステータス
1	PID エラー	割り込みを発生させません（破損パケットとして無視）。
2	CRC エラー、ビットスタッフィングエラー	デバイスコントローラモード時に NRDY 割り込みを発生させ、FRMNUM.CRCE ビットを 1 にします。
3	最大パケットサイズオーバーエラー	デバイスコントローラモード時に BEMP 割り込みを発生させ、PID[1:0]ビットを STALL にします。

25.3.12.2 DATA-PID

デバイスコントローラモード時、受信 PID に対する USBFS の対応を以下に示します。

(1) IN 方向の場合

- DATA0：データパケットの PID として送信
- DATA1：送信しない
- DATA2：送信しない
- mDATA：送信しない

(2) OUT 方向の場合

- DATA0：データパケットの PID として正常受信
- DATA1：データパケットの PID として正常受信
- DATA2：パケットを無視
- mDATA：パケットを無視

25.3.12.3 インターバルカウンタ

アイソクロナス転送のインターバルは、PIPEPERI.IITV[2:0]ビットで設定できます。デバイスコントローラモードでは、インターバルカウンタにより、表 25.26 に示す機能を可能にします。

表 25.26 デバイスコントローラモード時のインターバルカウンタ機能

転送方向	機能	検出条件
IN	送信バッファフラッシュ	アイソクロナス IN 転送でインターバルフレーム内に IN トークンを正常受信できない。
OUT	トークン未受信の通知	アイソクロナス OUT 転送でインターバルフレーム内に OUT トークンを正常受信できない。

インターバルのカウントは、SOF の受信時または補完された SOF で行うので、SOF が破損しても等時性を保つことができます。設定できるフレーム間隔は 2^{IITV} フレームです。

(1) デバイスコントローラモード時のカウンタの初期化

USBFS は、以下の条件でインターバルカウンタを初期化します。

- パワーオンリセット
PIPEPERI.IITV[2:0]ビットが初期化されます。
- ACLRM ビットを使用した FIFO バッファの初期化
IITV[2:0]ビットは初期化されませんが、カウント値は初期化されます。

インターバルカウンタが初期化されると、パケットを正常転送したときに、以下のいずれかの条件でインターバルのカウントを開始します。

- PID = BUF のときに IN トークンに対してデータを送信後 SOF を受信
- PID = BUF のときに OUT トークンに対してデータを受信後 SOF を受信

下記の条件ではインターバルカウンタは初期化されません。

- PID[1:0]ビットを NAK または STALL に設定した場合
インターバルタイマは停止しません。USBFS は次のインターバルにトランザクションの実行を試みます。
- USB バスリセット状態または USBFS が Suspended ステートの場合
IITV[2:0]ビットは初期化されません。SOF を受信すると、SOF 受信前に設定された値からインターバルカウンタのカウントを開始します。

(2) デバイスコントローラモード時のインターバルカウントと転送制御

選択パイプがアイソクロナス OUT 転送パイプの場合

PIPEPERI.IITV[2:0]ビットに設定したインターバル中にデータパケットを受信しなかったとき、USBFS は NRDY 割り込みを発生させます。

データパケットに CRC エラーなどのエラーが発生したため、または FIFO バッファがフルのために USBFS がデータを受信できなかったときにも USBFS は NRDY 割り込みを発生させます。

NRDY 割り込みの発生のタイミングは、SOF パケット受信時です。SOF パケットが破損した場合でも内部補完機能により SOF パケットを受信したタイミングに割り込みを発生させます。ただし、IITV ビットが 0 以外のときには、インターバルカウント開始後のインターバルごとに、USBFS は SOF パケット受信のタイミングで NRDY 割り込みを発生させます。

インターバルタイマ起動後、ソフトウェアで PID[1:0] ビットに NAK を設定した場合、USBFS は SOF パケットを受信しても NRDY 割り込みを発生させません。

インターバルのカウント開始タイミングは、IITV[2:0] ビットの設定値により下記のように異なります。

- IITV[2:0] ビットが 0 の場合

ソフトウェアが選択パイプの PID[1:0] ビットを BUF に変更したフレームの次のフレームで、インターバルのカウントを開始します。

- IITV[2:0] ビットが 0 ではない場合

選択パイプの PID[1:0] ビットを BUF に変更した後、最初のデータパケットの正常受信完了時にインターバルのカウントを開始します。




図 25.10 IITV[2:0] = 0 の場合のフレームとトークン受信期待の関係




図 25.11 IITV[2:0] ≠ 0 の場合のフレームとトークン受信期待の関係

選択パイプがアイソクロナス IN 転送パイプの場合

この場合、PIPEPERI.IFIS ビットを 1 にする必要があります。IFIS ビットが 0 の場合、PIPEPERI.IITV[2:0] ビットの設定に関係なく、USBFS は IN トークン受信時にデータパケットを送信します。

IFIS ビットが 1 で、FIFO バッファに送信可能なデータがある場合、IITV[2:0] ビットに設定したインターバルごとのフレーム中に IN トークンを受信できなければ、USBFS は FIFO バッファをクリアします。

USBFS は、IN トークンに CRC エラーなどのバスエラーが発生したために正常受信できなかった場合も、FIFO バッファをクリアします。

FIFO バッファクリアのタイミングは、SOF パケット受信時です。SOF パケットが破損した場合でも、内部補完機能により、SOF パケットを受信したタイミングで FIFO バッファをクリアします。

インターバルのカウント開始タイミングは、OUT 転送と同様に、IITV[2:0] ビットの設定値により異なります。

デバイスコントローラモード時は、以下のいずれかの条件でインターバルカウントを行います。

- USBFS がハードウェアリセットされた場合 (IITV[2:0]ビットの設定値も 000b になります)
- ソフトウェアが PIPEnCTR.ACLRM ビットを 1 にした場合
- USBFS が USB バスリセットを検出した場合

(3) デバイスコントローラモード時のアイソクロナス転送用送信データセットアップ

デバイスコントローラモードでの USBFS アイソクロナスデータ送信では、FIFO バッファへのデータ書き込み後、SOF パケットを検出した後の最初のフレームでデータパケットの送出が可能になります。このアイソクロナス転送送信データセットアップ機能により、送信を開始したフレームを特定することが可能です。

バッファをダブルバッファモードで使用している場合で、両方のバッファの書き込みが終了している場合でも、送信可能状態になるバッファは先に書き込みを終了した 1 面だけとなります。このため、複数の IN トークンを受信しても、送出される FIFO バッファデータは 1 パケット分のみとなります。

IN トークン受信時に FIFO バッファがデータ送信可能であれば、データを転送し正常応答が返されます。ただし、FIFO バッファがデータ送信不能であれば、Zero-Length パケットを送出しアンダーランエラーとなります。

図 25.12 に、IITV = 0 (毎フレーム) にした場合のアイソクロナス転送送信データセットアップ機能による送信例を示します。




図 25.12 データセットアップ動作例

(4) デバイスコントローラモード時のアイソクロナス転送用送信バッファフラッシュ

デバイスコントローラモードでのアイソクロナスデータ転送時に、USBFS がインターバルフレーム内に IN トークンを受信しないまま、次フレームの SOF パケットを受信した場合は、USBFS はそれを IN トークン破損として扱い、送信可能状態となっているバッファをクリアし、そのバッファを書き込み可能状態とします。

このときにバッファをダブルバッファモードで使用しており、両方のバッファの書き込みが終了している場合は、クリアされた FIFO バッファ内のデータが上記の同インターバルフレーム内に送信されたものとみなされ、SOF パケット受信でクリアされていない FIFO バッファを送信可能状態とします。

バッファフラッシュ機能は、以下のように PIPEPERI.IITV[2:0] ビットの設定値により動作開始タイミングが異なります。

- IITV = 0 の場合：

パイプが有効となった後の最初のフレームからバッファフラッシュ動作を開始します。

- IITV ≠ 0 の場合：

最初の正常なトランザクション以降にバッファフラッシュ動作を開始します。

図 25.13 に、バッファフラッシュの例を示します。インターバルフレーム前に予期しないトークンを受信した場合、データセットアップ状態に応じ、USBFS は書き込みデータを送出またはアンダーランエラーとして Zero-Length パケットを送出します。




図 25.13 バッファフラッシュ動作例

図 25.14 に、インターバルエラー発生例を示します。図に示すとおり、インターバルエラーは 5 種類あります。図中の (A) のタイミングでインターバルエラーが発生し、バッファフラッシュ機能が動作します。

IN 転送時にインターバルエラーが発生した場合は、バッファフラッシュ機能が動作します。OUT 転送時にインターバルエラーが発生した場合は、NRDY 割り込みが発生します。この NRDY 割り込みと受信パケットエラーおよびオーバーランエラーによる NRDY 割り込みとの区別は、FRMNUM.OVRN ビットで判定してください。

図中に網掛けで示したトークンに対しては、FIFO バッファの状態に応じて応答が返されます。

- IN 方向の場合：
 - － バッファがデータを転送できる状態であれば、データが転送されて正常応答が返される
 - － バッファがデータ転送不能であれば、Zero-Length パケットを送信してアンダーランエラー
- OUT 方向の場合：
 - － バッファがデータを受信できる状態であれば、データを受信されて正常応答が返される
 - － バッファがデータ受信不能であれば、受信データを破棄してオーバーランエラー




図 25.14 IITV = 1 のときのインターバルエラー発生例

25.3.13 SOF 補完機能

デバイスコントローラモードでは、SOF パケットの破損または欠落のために、1 ms 間隔でパケットを受信できなかった場合に、USBFS は SOF を補完します。SOF 補完の開始は、SYSCFG.USB_E ビットと SYSCFG.SCKE ビットがともに 1 であること、および SOF パケットの受信が条件となります。

下記の条件で補完機能が初期化されます。

- MCU のリセット
- USB バスリセット
- Suspended ステート検出

SOF 補完は次の仕様で動作します。

- SOF パケット受信までは補完機能は動作しない
- 最初の SOF パケットを受信すると、48 MHz の内部クロックで 1 ms をカウントし補完する
- 2 回目以降の SOF パケットを受信したときは前回の受信間隔を用いて補完する
- Suspended ステート時および USB バスリセット受信時は補完しない

USBFS は、SOF パケットの受信で制御される下記の機能を動作させます。SOF パケットが欠落した場合は、これらの機能により SOF 補完を行うため、正常動作を継続させることができます。

- フレーム番号の更新
- SOFR 割り込みタイミング
- アイソクロナス転送インターバルカウント

フルスピード動作時に SOF パケットが欠落した場合には、FRMNUM.FRNM[10:0] ビットは更新されません。

25.3.14 パイプスケジュール

25.3.14.1 転送スケジュール

USBFS のフレーム内の転送スケジューリング方法について説明します。USBFS は、SOF を送信後、以下の順番で転送を行います。

1. 周期的転送の実行：

パイプ 1→パイプ 2→パイプ 6→パイプ 7→パイプ 8→パイプ 9 の順にパイプを検索し、アイソクロナス転送またはインタラプト転送のトランザクションの発行が可能なパイプがあれば、トランザクションを発行します。

2. コントロール転送の SETUP トランザクション：

DCP を確認して、SETUP トランザクションが可能であれば送信します。

3. バルク転送、コントロール転送データステージ、およびコントロール転送ステータスステージの実行：

DCP→パイプ 1→パイプ 2→パイプ 3→パイプ 4→パイプ 5 の順にパイプを検索し、バルク転送、コントロール転送データステージ、コントロール転送ステータスステージのトランザクションの発行が可能なパイプがあれば、トランザクションを発行します。

トランザクションを発行したとき、周辺デバイスからの応答が ACK であっても NAK であっても、処理は次のパイプのトランザクションに移ります。また、フレーム内に転送を行う時間があれば、ステップ 3 を繰り返します。

25.4 使用上の注意事項

25.4.1 モジュールストップ状態の設定

モジュールストップコントロールレジスタ B (MSTPCRB) により、USBFS の動作を禁止／許可することが可能です。USBFS は、リセット後の初期状態では動作が停止しています。モジュールストップ状態を解除すると、レジスタへのアクセスが可能になります。詳細については、「[10. 低消費電力モード](#)」を参照してください。

25.4.2 ソフトウェアスタンバイモード解除時の割り込みステータスレジスタのクリア

ソフトウェアスタンバイモードでは入力バッファが常に有効となるため、下記条件下では、予期せぬ割り込みが発生する場合があります。

- 通常モードで割り込みを許可する場合
- ソフトウェアスタンバイモードで割り込みを禁止する場合
- ソフトウェアスタンバイモードを解除する端子の入力レベルがソフトウェアスタンバイモードで変更されている場合

これらの条件を満たすと、割り込みステータスレジスタの関連する割り込みフラグが予期せずに設定されることがあります。MCU がソフトウェアスタンバイモードを解除した後に、予期せぬ割り込みが割り込みコントローラに送信される場合があります。この問題を避けるために、解除シーケンスで INTSTS0 レジスタを必ずクリアしてください。

25.4.3 ポート機能設定後の割り込みステータスレジスタのクリア

入力バッファは PmnPFS.PSEL および PmnPFS.PMR ポートを設定する前に無効にされるため、内部信号はハイまたはローに固定されます。入力バッファはポート設定後に有効にされるので、外部端子の状態が MCU に伝播します。このとき、予期せぬ割り込みが発生する場合があります、INTSTS0 レジスタの VBINT ビット、またはその他の割り込みステータスフラグが 1 になります。誤作動を避けるために、ポート設定後は INTSTS0 レジスタを必ずクリアしてください。

25.4.4 HOCO ユーザトリミングコントロールコードの設定

USBFS が HOCO を動作クロックとして選択している場合 (SYSCFG.SCKE=1)、00h 以外の値を HOCO ユーザトリミングコントロールレジスタ (HOCOUTCR.HOCOUTRIM[7:0]) に書き込むことは禁止されています。HOCOUTCR レジスタについては、「[8. クロック発生回路](#)」を参照してください。

26. USB Type-C インタフェース

26.1 概要

USB Type-C インタフェースは、Universal Serial Bus Type-C Cable and Connector Specification: Release 2.3 に準拠します。

USB Type-C インタフェースは、構成チャネル (USB_CC1 と USB_CC2) および USB バスパワーステータス (USB_VBUS) を介して以下の機能をサポートします。

- USB Type-C 仕様に準拠する USB ポートの接続または切断の検出
- デフォルトの USB/1.5 A/3.0 A からのソース供給電流能力の検出

表 26.1 に USB Type-C の仕様に基づく機能の一覧を示し、図 26.1 にブロック図を示し、図 26.2 に接続状態図を示し、表 26.2 に入出力端子を示します。

表 26.1 USB Type-C インタフェースの仕様

項目	説明
基本機能	• USB Type-C シンク – CC 終端抵抗の制御、プルダウン R_d およびプルダウン R_{open} の許可/禁止 – ソースの接続と切断の検出 – CC タイミング制御 (Debouncing) – ソース供給電流能力の検出に応じたシンク電力サブ状態遷移
動作モード	• HW 制御モード – 図 26.2 に従った状態の検出と遷移は、内部シーケンサによって自動制御されます。
割り込み	• 状態変化割り込み (USBCC_CCI) – 接続状態の変化、CC 状態の変化、VBUS 状態の変化、および R_p 検出が含まれます。 • R_p 検出割り込み (USBCC_CCS) – R_p 検出。この割り込みは、ソフトウェアスタンバイモードまたはスリープモードの解除に使用できません。
モジュールストップ機能	モジュールストップ状態の設定が可能
その他の機能	• USB 2.0 専用のシンク – USB_CC1 または USB_CC2 でのステータスは、ソースへの接続の検出用に参照されません。USB_VBUS のみを検出用に使用します。




図 26.1 USB Type-C インタフェースのブロック図




図 26.2 接続状態図 : RA2L2 シンク

表 26.2 USB Type-C インタフェースの入出力端子

機能	端子名	入出力	説明
USB Type-C インタフェース	USB_CC1	入力	構成チャンネル 1
	USB_CC2	入力	構成チャンネル 2
	USB_VBUS	入力	USB バスパワーステータス

26.2 レジスタの説明

26.2.1 TCC : TYPE-C コントロールレジスタ

Base address: USBCC = 0x4009_1000

Offset address: 0x000

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	RESET	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1

ビット	シンボル	機能	R/W
0	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
30:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
31	RESET	USB Type-C インタフェース用のソフトウェアリセット 0: 書き込み時：無効（0 の書き込みは影響なし）。 読み出し時：通常動作が実行中であるか、USB Type-C インタフェースのソフトウェアリセットが完了 1: 書き込み時：USB Type-C インタフェースでリセット対象レジスタを初期化 読み出し時：USB Type-C インタフェースのソフトウェアリセットが進行中	R/W

RESET ビット（USB Type-C インタフェース用のソフトウェアリセット）

RESET ビットは、ソフトウェアリセット対象レジスタを初期化します。初期化が完了すると、RESET ビットは自動的に 0 になります。このビットが 0 になったことを確認してから次の処理を実行してください。初期化された状態の USB Type-C インタフェースは、無効です。

26.2.2 MEC : モード設定および状態コントロールレジスタ

Base address: USBCC = 0x4009_1000

Offset address: 0x004

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	GUS	GD
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	PMODE[1:0]	MODE	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0

ビット	シンボル	機能	R/W
0	MODE	接続状態モード 0: シンクオンリモード 1: USB 2.0 専用シンクモード	R/W
2:1	PMODE[1:0]	ソース電流検出モード 00: デフォルトの USB ソースを検出 01: デフォルトの USB および 1.5 A ソースを検出 10: デフォルトの USB、1.5 A、および 3.0 A ソースを検出 11: 設定禁止	R/W

ビット	シンボル	機能	R/W
15:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
16	GD	接続状態を無効に指示 0: 無効 (0 の書き込みは影響なし) 1: 接続状態をあらゆる状態から無効に指示する	W
17	GUS	直接接続状態を Unattached.SNK に指示 0: 無効 (0 の書き込みは影響なし) 1: 接続状態をあらゆる状態から Unattached.SNK に指示する。	W
31:18	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

MODE ビット (接続状態モード)

MODE ビットは、接続状態モードを指定します。

PMODE[1:0]ビット (ソース電流検出モード)

PMODE[1:0]ビットは、ソース電流検出モードを指定します。

GD ビット (接続状態を無効に指示)

GD ビットを 1 に設定すると、接続状態が無効に指示されます。

GUS ビット (直接接続状態を Unattached.SNK に指示)

GUS ビットを 1 に設定すると、接続状態が Unattached.SNK に指示されます。

26.2.3 CCC : CC-PHY コントロールレジスタ

Base address: USBCC = 0x4009_1000

Offset address: 0x08

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	PDOWN	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	1	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	CCSEL	—	—	—	—	—	—	ZOPEN	RD
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1	0

ビット	シンボル	機能	R/W
0	RD	RD ステータス 0: RD をオフ 1: RD をオン	R
1	ZOPEN	zOPEN コントロール 0: zOPEN をオフ 1: zOPEN をオン	R/W
7:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	CCSEL	CC の選択 0: vRd-1.5 または vRd-3.0 検出を USB_CC1 に適用 1: vRd-1.5 または vRd-3.0 検出を USB_CC2 に適用	R
30:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
31	PDOWN	CC-PHY パワーダウンコントロール 0: パワーダウンしない 1: パワーダウン	R/W

RD ビット (RD ステータス)

プルダウン RD はハードウェアによって制御され、このビットは RD のオン/オフのステータスを示します。

ZOPEN ビット (zOPEN コントロール)

ZOPEN ビットは CCC.PDOWN = 1 のときに zOPEN が適用されるかどうかを指定します。zOPEN はハードウェアによって制御され、ZOPEN ビットは CCC.PDOWN = 0 のときの zOPEN のオン/オフのステータスを示します。このビットは、USB_CC1/USB_CC2 端子が USB Type-C インタフェースに対して使用されていないときは無視されます。

CCSEL ビット (CC の選択)

このビットは、vRd-1.5 または vRd-3.0 検出が CC1 または CC2 のどちらに適用されているかを示します。

PDOWN ビット (CC-PHY パワーダウンコントロール)

PDOWN ビットを 1 に設定すると、CC-PHY をパワーダウンします。

PDOWN ビットを 0 に設定すると、USB Type-C インタフェースを使用します。USB Type-C インタフェースを使用しない場合、PDOWN ビットを 1 のままにしてください。

26.2.4 IES : 割り込み許可コントロールおよびステータスレジスタ

Base address: USBCC = 0x4009_1000

Offset address: 0x0C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	VRAIEN	—	—	—	—	—	—	—	—	—	VBUSIEN	CCIEN	—	—	—	CIEN
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	ISVRA	—	—	—	—	—	—	—	—	—	ISVBUS	ISCC	—	—	—	ISCN
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	ISCN	接続状態変化フラグ 0: 書き込み時：無効 (0 の書き込みは影響なし)。 読み出し時：接続状態の変化は発生しないか、このビットがソフトウェアによってすでにクリアされている。 1: 書き込み時：このビットを 0 に設定する。 読み出し時：接続状態が変化する。	R/W
3:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	ISCC	CC ステータス変化フラグ 0: 書き込み時：無効 (0 の書き込みは影響なし)。 読み出し時：CC1/CC2 ステータスの変化は発生しないか、このビットがソフトウェアによってすでにクリアされている。 1: 書き込み時：このビットを 0 に設定する。 読み出し時：CC1/CC2 ステータスが変化する。	R/W
5	ISVBUS	VBUS ステータス変化フラグ 0: 書き込み時：無効 (0 の書き込みは影響なし)。 読み出し時：VBUS ステータスの変化は発生しないか、このビットがソフトウェアによってすでにクリアされている。 1: 書き込み時：このビットを 0 に設定する。 読み出し時：VBUS のステータスが変化する。	R/W
14:6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15	ISVRA	Rp 検出フラグ 0: 書き込み時：無効 (0 の書き込みは影響なし)。 読み出し時：CC1 または CC2 でソース (Rp) が検出されないか、このビットがソフトウェアによってすでにクリアされている。 1: 書き込み時：このビットを 0 に設定する。 読み出し時：CC1 または CC2 でソース (Rp) が検出される。	R/W

ビット	シンボル	機能	R/W
16	CIEN	接続状態変化割り込み許可 0: ISCN フラグが 1 のときに割り込みが発生しない。 1: ISCN フラグが 1 のときに割り込みが発生する。	R/W
19:17	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
20	CCIEN	CC 状態変化割り込み許可 0: ISCC フラグが 1 のときに割り込みが発生しない。 1: ISCC フラグが 1 のときに割り込みが発生する。	R/W
21	VBUSIEN	VBUS 状態変化割り込み許可 0: ISVBUS フラグが 1 のときに割り込みが発生しない。 1: ISVBUS フラグが 1 のときに割り込みが発生する。	R/W
30:22	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
31	VRAIEN	Rp 検出割り込み許可 0: ISVRA フラグが 1 のときに割り込みが発生しない。 1: ISVRA フラグが 1 のときに割り込みが発生する。	R/W

ISCN ビット（接続状態変化フラグ）

ISCN ビットは接続のステータスが変化したかどうかを示します。変化したステータスは TCS.VRD30D ビット、TCS.VRD15D ビット、および TCS.SRCD ビットで確認できます。

ISCC ビット（CC ステータス変化フラグ）

ISCC ビットは CC1 または CC2 のステータスが変化したかどうかを示します。CC1 または CC2 の変化したステータスは、TCS.CC1S ビットまたは TCS.CC2S ビットで確認できます。

ISVBUS ビット（VBUS ステータス変化フラグ）

ISVBUS ビットは VBUS のステータスが変化したかどうかを示します。VBUS の変化したステータスは TCS.VBUSS ビットで確認できます。

ISVRA ビット（Rp 検出フラグ）

ISVRA ビットは、CC1 または CC2 でソース (Rp) が検出された（CC 電圧が vRa より大きく変化した）かどうかを示します。

CIEN ビット（接続状態変化割り込み許可）

CIEN ビットは、ISCN フラグが 1 のとき、接続状態変化割り込みの発生を許可または禁止します。

CCIEN ビット（CC 状態変化割り込み許可）

CCIEN ビットは、ISCC フラグが 1 のとき、CC 状態変化割り込みの発生を許可または禁止します。

VBUSIEN ビット（VBUS 状態変化割り込み許可）

VBUSIEN ビットは、ISVBUS フラグが 1 のとき、VBUS 状態変化割り込みの発生を許可または禁止します。

VRAIEN ビット（Rp 検出割り込み許可）

VRAIEN ビットは、ISVRA フラグが 1 のとき、Rp 検出割り込みの発生を許可または禁止します。

26.2.5 TCS : Type-CC 接続状態およびステータスレジスタ

Base address: USBCC = 0x4009_1000

Offset address: 0x10

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	VBUS S	CC2S[1:0]	CC1S[1:0]	CNS[3:0]			PLUG	VRD3 0D	VRD1 5D	SRCD			
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	SRCD	ソース接続の検出 0: ソースが未接続 (接続ステータスは Attached.SNK ではない) 1: ソースが接続済み (接続ステータスは Attached.SNK)	R
1	VRD15D	Power1.5 ソース接続の検出 0: Power1.5 ソースは未接続 1: Power1.5 ソースは接続済み	R
2	VRD30D	Power3.0 ソース接続の検出 0: Power3.0 ソースは未接続 1: Power3.0 ソースは接続済み	R
3	PLUG	プラグの接続の向き 0: CC1 は接続済み 1: CC2 は接続済み	R(注1)
7:4	CNS[3:0]	接続状態のステータス 0000: 無効 0001: Unattached.SNK 0010: AttachWait.SNK 0100: Attached.SNK (PowerDefault.SNK) 0101: Attached.SNK (Power1.5.SNK) 0110: Attached.SNK (Power3.0.SNK) その他: 不定	R
9:8	CC1S[1:0]	CC1 のステータス 00: オープン (最大の vRa 未満) 01: デフォルトの USB (最小の vRd-Connect を超える) 10: Power1.5 (最小の vRd-Connect を超えて vRd-1.5 の範囲内の電圧) 11: Power3.0 (最小の vRd-Connect を超えて vRd-3.0 の範囲内の電圧)	R
11:10	CC2S[1:0]	CC2 のステータス 00: オープン (最大の vRa 未満) 01: デフォルトの USB (最小の vRd-Connect を超える) 10: Power1.5 (最小の vRd-Connect を超えて vRd-1.5 の範囲内の電圧) 11: Power3.0 (最小の vRd-Connect を超えて vRd-3.0 の範囲内の電圧)	R
12	VBUS	VBUS のステータス 0: VBUS をオフ 1: VBUS をオン	R
30:13	—	読むと 0 が読めます。	R

注 1. 接続状態がシンクオンリモード (MEC.MODE = 0) で Attached.SNK の場合のみ有効

SRCD ビット (ソース接続の検出)

SRCD ビットはソースが接続されているかどうかを示します。

VRD15D ビット (Power1.5 ソース接続の検出)

VRD15D ビットは Power1.5 ソースが接続されているかどうかを示します。

VRD30D ビット (Power3.0 ソース接続の検出)

VRD30D ビットは Power3.0 ソースが接続されているかどうかを示します。

PLUG ビット (プラグの接続の向き)

PLUG ビットはプラグの接続の向きが CC1 または CC2 のどちらかを示します。

CNS[3:0] ビット (接続状態のステータス)

CNS[3:0] ビットは接続状態のステータスを示します。

CC1S[1:0] ビット (CC1 のステータス)

CC1S[1:0] ビットは CC1 のステータスを示します。

CC2S[1:0] ビット (CC2 のステータス)

CC2S[1:0] ビットは CC2 のステータスを示します。

VBUSS ビット (VBUS のステータス)

VBUSS ビットは VBUS のステータスを示します。

26.2.6 TSET : Type-C 関連タイマ値設定レジスタ

Base address: USBCC = 0x4009_1000

Offset address: 0x14

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	RP_VALUE_CHANGE[7:0]							
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	1	1	1	1
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	PD_DEBOUNCE[7:0]								CC_DEBOUNCE[7:0]							
Value after reset:	0	0	0	0	1	1	1	1	1	0	0	1	0	1	1	0

ビット	シンボル	機能	R/W
7:0	CC_DEBOUNCE[7:0]	1 ms 単位に基づく tCCDebounce 値 tCCDebounce は CC_DEBOUNCE × 1 ms	R/W
15:8	PD_DEBOUNCE[7:0]	1 ms 単位に基づく tPDDebounce 値 tPDDebounce は PD_DEBOUNCE × 1 ms	R/W
23:16	RP_VALUE_CHANGE[7:0]	1 ms 単位に基づく tRpValueChange 値 tRpValueChange は RP_VALUE_CHANGE × 1 ms	R/W
30:24	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. tCCDebounce、tPDDebounce、および tRpValueChange は、Universal Serial Bus Type-C Cable and Connector Specification に指定されています。

26.3 動作**26.3.1 HW 制御モード**

USB Type-C インタフェースの動作モードは HW 制御モードで、このモードでは、図 26.2 に従った状態の検出と遷移は、内部シーケンサによって自動制御されます。

シンクオンリモードまたは USB 2.0 専用シンクモードは、MEC.MODE ビットを使用して選択できます。これらの 2 つのモードについて、以下で詳しく説明します。

[シンクオンリモード]

MEC.MODE = 0 のとき、USB Type-C インタフェースはシンクオンリモードで動作します。これは図 26.2 で指定された以下の状態をサポートします。デフォルトの USB/1.5 A/3.0 A からのソース供給電流能力の検出は、

MEC.PMODE[1:0]の設定に従って利用できます。MEC.PMODE[1:0] = 01 または 10 の場合、Attached.SNK 状態に遷移した後でシンク電力サブ状態がサポートされます。

サポートされる状態

- 無効
- Unattached.SNK
- AttachWait.SNK
- Attached.SNK
- PowerDefault.SNK
- Power1.5.SNK
- Power3.0.SNK

[USB 2.0 専用シンクモード]

MEC.MODE = 1 のとき、USB Type-C インタフェースは USB 2.0 専用シンクモードで動作します。

USB 2.0 専用シンクモードでは、USB バスパワーステータス (USB_VBUS) のみが状態の検出および遷移に使用され、構成チャネル (USB_CC1 および USB_CC2) は接続または切断の検出に使用されません。これは以下の状態をサポートします。

サポートされる状態

- 無効
- Unattached.SNK
- Attached.SNK

26.3.2 CC タイミング制御 (Debouncing)

表 26.3 に示す Debouncing 制御のための CC タイミングは、USB Type-C Cable and Connector Specification に従って、TEST レジスタを設定することによってカスタマイズできます。

表 26.3 CC タイミングの設定

シンボル	ビットフィールド	ビットの値	備考
tCCDebounce	CC_DEBOUNCE[7:0]	120~173	100 ms~200 ms
tPDDebounce	PD_DEBOUNCE[7:0]	12~17	10 ms~20 ms
tRpValueChange	RP_VALUE_CHANGE[7:0]	12~17	10 ms~20 ms

注. Debouncing 制御のための CC タイミングを生成するには、低速オンチップオシレータ (LOCO) クロックの供給が必要です。USB Type-C インタフェースを使用する前に LOCO が動作していることを確認してください。
詳細は、「8.2.7. LOCOCR : 低速オンチップオシレータコントロールレジスタ」および「41.3.2. クロックタイミング」を参照してください。

26.3.3 初期設定

チップのリセットが解除された後、CC-PHY は Ropen オフでパワーダウン状態となり、ハードウェアの初期状態は無効になります。USB Type-C インタフェースのレジスタを設定する前に、P913PFS.ASEL ビットと P912PFS.ASEL ビットの両方を 1 に設定し、MSTPCRB.MSTPB14 ビットをクリアします。それから CCC.PDOWN ビットをクリアします。その後、モードの種類に応じてレジスタの設定を実行してください。詳細は、「26.3.4. 動作フロー」を参照してください。

26.3.4 動作フロー

26.3.4.1 HW 制御モードフロー




図 26.3 シンクオンリモード初期化および接続検出フロー




図 26.4 シンクオンリモード 1.5 A/3.0 A 要因検出および切断検出フロー




図 26.5 シンクオンリモードソフトスタンバイモード遷移および非同期ウェイクアップフロー




図 26.6 シンクオンリモードソフトスタンバイモード遷移と復帰フロー




図 26.7 USB 2.0 専用シンクモード初期化および接続検出フロー




図 26.8 USB 2.0 専用シンクモード切断検出フロー

26.3.5 割り込み

表 26.4 に USB Type-C インタフェースの割り込み要因を示します。

表 26.4 USB Type-C インタフェースの割り込み要因

名称	割り込み要因	割り込みフラグ	割り込み許可	DTC の起動
USBCC_CCI	接続状態変化	IES.ISCN	IES.CIEN	不可能
	CC 状態変化	IES.ISCC	IES.CCIEN	
	VBUS 状態変化	IES.ISVBUS	IES.VBUSIEN	
	Rp 検出	IES.ISVRA	IES.VRAIEN	
USBCC_CCS	Rp 検出	IES.ISVRA	IES.VRAIEN	不可能

各割り込み要因には、それぞれ専用のステータスフラグがあります。割り込み要因信号が発生すると、IES レジスタの対応するステータスフラグが 1 になります。IES レジスタの対応するステータスフラグは、0 を書き込む

ことでクリアできます。割り込みコントローラユニットは、USBCC_CCI 割り込みと USBCC_CCS 割り込みの優先順位を変更することができます。詳細は、「[12. 割り込みコントローラユニット \(ICU\)](#)」を参照してください。Rp 検出割り込み要因は、USBCC_CCI 割り込みと USBCC_CCS 割り込みに影響を及ぼすことができます。Rp 検出がソフトウェアスタンバイモードまたはスリープモードを解除するために使用される場合、MCU がソフトウェアスタンバイモードへ遷移する前に以下の設定をしてください。

1. IELSRn レジスタによって USBCC_CCI イベントを割り込みに接続しないでください (USBCC_CCI 割り込み禁止)。
2. WUPEN2.USBCCSWUPEN = 1 に設定してください (ソフトウェアスタンバイモードまたはスリープモードを解除するために USBCC_CCS 割り込みの使用を許可)。
3. IELSRn レジスタによって USBCC_CCS イベントを割り込みに接続してください。

Rp 検出がソフトウェアスタンバイモードまたはスリープモードを解除するために使用されない場合、以下の設定をしてください。

1. IELSRn レジスタによって USBCC_CCS イベントを割り込みに接続しないでください (USBCC_CCS 割り込み禁止)。
2. WUPEN2.USBCCSWUPEN = 0 に設定してください (ソフトウェアスタンバイモードまたはスリープモードを解除するために USBCC_CCS 割り込みの使用を禁止)。
3. 必要に応じて、USBCC_CCI 割り込みに関連する他の設定をしてください。MCU がソフトウェアスタンバイモードへ遷移する前に、IELSRn レジスタによって USBCC_CCI イベントを割り込みに接続しないことにより、USBCC_CCI 割り込みを禁止してください。

注. IELSRn レジスタは NVIC により使用される IRQ 要因を選択します。詳細は、「[12.2.6. IELSRn : ICU イベントリンク設定レジスタ n \(n = 0~31\)](#)」を参照してください。

26.3.6 使用上の注意事項

26.3.6.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ B (MSTPCRB) により、USB Type-C インタフェースの動作禁止／許可を設定できます。リセット後の初期状態では、USB Type-C インタフェースの動作は停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は、「[10. 低消費電力モード](#)」を参照してください。

26.3.6.2 クロックの設定

USB Type-C インタフェースを使用するときに LOCO が動作していることを確認してください。

27. シリアルコミュニケーションインタフェース (SCI)

27.1 概要

シリアルコミュニケーションインタフェース (SCI) × 4 チャンネルには、調歩同期式および同期式のシリアルインタフェースがあります。

- 調歩同期式インタフェース (UART および調歩同期式通信インタフェースアダプタ (ACIA))
- 8 ビットクロック同期式インタフェース
- 簡易 IIC (マスタのみ)
- 簡易 SPI
- スマートカードインタフェース

スマートカードインタフェースは、電子信号と伝送プロトコルに関して ISO/IEC 7816-3 規格に準拠しています。SCI_n (n = 0) は FIFO バッファを内蔵しており、連続した全二重通信が可能です。また、内蔵のボーレートジェネレータを用いて、データ転送速度の個別設定が可能です。

本章に記載している PCLK とは PCLKB を指します。

表 27.1 に SCI の仕様、図 27.1 に SCI のブロック図、表 27.3 に SCI の入出力端子を示します。

表 27.1 SCI の仕様 (1/2)

項目		内容
モジュール数		4 (SCI _n (n = 0~2, 9))(注1)
シリアル通信方式		● 調歩同期式 ● クロック同期式 ● 簡易 IIC ● 簡易 SPI ● スマートカードインタフェース
転送速度		内蔵のボーレートジェネレータにより任意のビットレートを設定可能
全二重通信		● 送信部：ダブルバッファによる連続送信が可能 ● 受信部：ダブルバッファによる連続受信が可能
データ転送		LSB ファースト転送または MSB ファースト転送を選択可能
割り込み要因		送信終了、送信データエンプティ、受信データフル、受信エラー、受信データレディ、アドレス一致 開始条件、再開条件、停止条件の生成完了（簡易 IIC モード用）
モジュールストップ機能		チャンネルごとにモジュールストップ状態の設定が可能
スヌーズ終了要求		SCI0 アドレス不一致 (SCI0_DCUF)
クロック同期式モード	データ長	8 ビット
	受信エラー検出機能	オーバーランエラー
	クロックソース	内部クロック（マスタモード）または外部クロック（スレーブモード）の選択が可能
	ハードウェアフロー制御	CTS _n _RTS _n 端子を用いた送受信制御が可能
	送信／受信	1 段レジスタまたは 16 段 FIFO のいずれか（SCI _n (n = 0) のみ FIFO をサポート）を選択可能
調歩同期式モード	データ長	7 ビット、8 ビット、または 9 ビット
	送信ストップビット	1 ビットまたは 2 ビット
	パリティ	偶数パリティ、奇数パリティ、パリティなし
	受信エラー検出機能	● パリティエラー ● オーバーランエラー ● フレーミングエラー
	ハードウェアフロー制御	CTS _n _RTS _n 端子を用いた送受信制御が可能

表 27.1 SCI の仕様 (2/2)

項目		内容
	送信／受信	1 段レジスタまたは 16 段 FIFO のいずれか (SCIn (n = 0) で FIFO をサポート) を選択可能
	アドレス一致	受信データとコンペアマッチレジスタの値が一致したとき、割り込み要求／イベント出力の発行が可能
	アドレス不一致 (SCI0 のみ) 受信データ	受信データとコンペアマッチレジスタ内の値が一致しないとき、スヌーズ終了要求の発行が可能
	スタートビットの検出	Low 検出または立ち下がリエッジ検出を選択可能
	ブレークの検出	SPTR レジスタを読み出すことで、フレーミングエラーからのブレークの検出が可能
	クロックソース	内部クロックまたは外部クロックの選択が可能
	倍速モード	ボーレートジェネレータ倍速モードを選択可能
	マルチプロセッサ通信機能	複数プロセッサ間でシリアル通信が可能
	ノイズ除去	RXDn 端子入力経路にデジタルノイズフィルタを内蔵
スマートカードインタフェースモード	エラー処理	受信中にパリティエラーを検出するとエラーシグナルを自動送出
		送信中にエラーシグナルを受信するとデータを自動再送信
	データタイプ	ダイレクトコンベンションとインバースコンベンションをサポート
簡易 IIC モード	通信フォーマット	I ² C バスフォーマット (MSB ファーストのみ)
	動作モード	マスタ (シングルマスタ動作のみ)
	転送速度	最大 400 kbps
	ノイズ除去	SCLn 端子と SDA _n 端子の入力経路にデジタルノイズフィルタを内蔵し、ノイズ除去幅の調整が可能
簡易 SPI モード	データ長	8 ビット
	エラー検出	オーバーランエラー
	クロックソース	内部クロック (マスタモード) または外部クロック (スレーブモード) の選択が可能
	SSn 入力端子機能	SSn 端子を High にすることで、出力端子をハイインピーダンスにすることが可能
	クロック設定	クロック位相、クロック極性の設定を 4 種類から選択可能
ビットレート変調機能		内蔵ボーレートジェネレータの出力補正により誤差の低減が可能
イベントリンク機能		受信エラーまたはエラーシグナル検出におけるエラーイベント出力 (SCIn_ERI) (n = 0~2, 9)
		受信データフルイベント出力 (SCIn_RXI) (n = 0~2, 9)
		送信データエンプティイベント出力 (SCIn_TXI) (n = 0~2, 9)
		アドレス一致イベント出力 (SCIn_AM) (n = 0~2, 9)
		送信終了イベント出力 (SCIn_TEI) (n = 0~2, 9)

注 1. n = 0, 1, 2, 9 (64 ピン、48 ピン製品)
n = 0, 1, 9 (64 ピン、48 ピン製品以外)




図 27.1 SCI のブロック図

表 27.2 製品ごとの対応チャネル

SCI チャンネル	製品				
	64 ピン	48 ピン	36 ピン	32 ピン	25 ピン
SCI0	✓	✓	✓	✓	✓
SCI1	✓	✓	✓	✓	✓
SCI2	✓	✓	—	—	—
SCI9	✓	✓	✓	✓(注1)	✓

注. ✓ : 対応
 — : 非対応

注 1. SCI9 は、調歩同期式モードおよび簡易 I²C のみに対応します。

表 27.3 SCI の入出力端子

機能	端子名	入出力	説明
SCIn (n = 0~2, 9)	RXDn/SCLn/MISOn	入出力	SCIn の受信データ入力 SCIn の I ² C クロック入出力 SCIn のスレーブ送信データ入出力
	TXDn/SDAn/MOSIn	入出力	SCIn の送信データ出力 SCIn の I ² C データ入出力 SCIn のマスタ送信データ入出力
	SSn/CTSn_RTSn	入出力	SCIn のチップセレクト入力、アクティブ Low SCIn の送受信開始制御用入出力、アクティブ Low
	SCKn	入出力	SCIn のクロック入出力

27.2 レジスタの説明

27.2.1 RSR : 受信シフトレジスタ

RSR レジスタは、RXDn 端子から入力されたシリアルデータをパラレルデータに変換するための受信用シフトレジスタです。1 フレーム分のデータを受信すると、データは自動的に RDR レジスタ、RDRHL レジスタ、または受信 FIFO レジスタへ転送されます。CPU から RSR レジスタに直接アクセスすることはできません。

27.2.2 RDR : 受信データレジスタ

Base address: SCIO = 0x4007_0000
SCIm = 0x4007_0000 + 0x0020 × m (m = 1, 2, 9)

Offset address: 0x05

Bit position:	7	6	5	4	3	2	1	0
Bit field:								
Value after reset:	0	0	0	0	0	0	0	0

RDR レジスタは、受信データを格納するための 8 ビットのレジスタです。1 フレーム分のシリアルデータを受信すると、受信データは RSR レジスタからこのレジスタへ転送され、RSR レジスタは次のデータを受信できるようになります。RSR レジスタと RDR レジスタはダブルバッファとして機能するため、連続受信動作が可能になります。

RDR レジスタの読み出しは、受信データフル割り込み (SCIn_RXI) 要求が発生したときに 1 回だけ行ってください。

注. 受信データを RDR レジスタから読み出す前に次の 1 フレーム分のデータを受け取ると、オーバーランエラーになります。CPU から RDR レジスタに書き込むことはできません。

27.2.3 RDRHL : 受信データレジスタ

Base address: SCIO = 0x4007_0000
SCIm = 0x4007_0000 + 0x0020 × m (m = 1, 2, 9)

Offset address: 0x10

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	RDAT[8:0]								
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
8:0	RDAT[8:0]	シリアル受信データ	R
15:9	—	読むと 0 が読めます。	R

RDRHL レジスタは、受信データを格納するための 16 ビットのレジスタです。調歩同期式モードおよび 9 ビットデータ長選択時に使用します。

RDRHL レジスタの下位 8 ビットは RDR レジスタのシャドーレジスタであるため、RDRHL レジスタへアクセスすると RDR レジスタに影響を与えます。7 ビットまたは 8 ビットのデータ長を選択した場合、RDRHL レジスタへのアクセスはしないでください。

1 フレーム分のデータを受信すると、受信データは RSR レジスタから RDR/RDRHL レジスタへ転送されるため、RSR レジスタは次のデータを受信できるようになります。

RSR レジスタと RDRHL レジスタはダブルバッファとして機能するため、連続受信動作が可能になります。RDRHL レジスタの読み出しは、受信データフル割り込み (SCIn_RXI) 要求が発生した場合にのみ行ってください。受信データを RDRHL から読み出す前に次の 1 フレーム分のデータを受け取ると、オーバーランエラーになります。CPU から RDRHL レジスタに書き込むことはできません。

27.2.4 FRDRHL/FRDRH/FRDRL : 受信 FIFO データレジスタ

Base address: SCI0 = 0x4007_0000

Offset address: 0x10 (FRDRHL/FRDRH)
0x11 (FRDRL)

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	RDF	ORER	FER	PER	DR	MPB	RDAT[8:0]								
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
8:0	RDAT[8:0]	シリアル受信データ シリアル受信データを格納します。 調歩同期式モード（マルチプロセッサモードを含む）およびクロック同期式モードにおいて、FIFO 選択時にのみ有効です。	R
9	MPB	マルチプロセッサ シリアル受信データ (RDAT[8:0]) に関連するマルチプロセッサビットの値を格納します。 調歩同期式モードにおいて、SMR.MP = 1 および FIFO 選択時にのみ有効です。 0: データ送信サイクル 1: ID 送信サイクル	R
10	DR	受信データレディフラグ このフラグは SSR_FIFO.DR と同じです。 0: 受信中であるか、または正常に受信を完了した後、FRDRH レジスタおよび FRDRL レジスタに受信データが残っていない 1: 正常に受信を完了した後、次の受信データが一定期間来ない	R ^(注1)
11	PER	パリティエラーフラグ 0: FRDRH および FRDRL の第 1 データにパリティエラーの発生なし 1: FRDRH および FRDRL の第 1 データにパリティエラーの発生あり	R
12	FER	フレーミングエラーフラグ 0: FRDRH および FRDRL の第 1 データにフレーミングエラーの発生なし 1: FRDRH および FRDRL の第 1 データにフレーミングエラーの発生あり	R
13	ORER	オーバーランエラーフラグ このフラグは SSR_FIFO.ORER と同じです。 0: オーバーランエラーの発生なし 1: オーバーランエラーの発生あり	R ^(注1)
14	RDF	受信 FIFO データフルフラグ このフラグは SSR_FIFO.RDF と同じです。 0: FRDRH と FRDRL に書き込まれた受信データ量が指定された受信トリガ数より少ない 1: FRDRH と FRDRL に書き込まれた受信データ量が指定された受信トリガ数以上である	R ^(注1)
15	—	読むと 0 が読めます。	R

注 1. 本フラグを読むと、SSR_FIFO レジスタと同じ値が読み出されます。フラグをクリアする場合は、SSR_FIFO レジスタに 0 を書いてください。

FRDRHL レジスタは、8 ビットの FRDRH レジスタと FRDRL レジスタからなる 16 ビットのレジスタです。FRDRH は FRDRHL[15:8] ビットに割り当てられ、FRDRHL と同じアドレスに割り付けられます。FRDRL は FRDRHL[7:0] ビットに割り当てられ、FRDRHL のアドレス+1 のアドレスに割り付けられます。

FRDRH と FRDRL は、ソフトウェアで読み出し可能なシリアル受信データと関連するステータス情報を格納するための 16 段の FIFO レジスタを構成します。このレジスタは、調歩同期式モード（マルチプロセッサモードを含む）またはクロック同期式モードでのみ有効です。

SCI は、受信データを受信シフトレジスタ (RSR) から FRDRH と FRDRL へ転送し格納することで、1 フレーム分のシリアルデータの受信動作を完了します。16 段が格納されるまで連続受信が実行されます。FRDRH と FRDRL に受信データが存在しない場合、データを読み出すと、その値は不定値です。FRDRH と FRDRL がいっぱいになると、それ以降のシリアル受信データは失われます。CPU から FRDRH レジスタと FRDRL レジスタを読み出すことはできますが、書き込むことはできません。

FRDRH レジスタの RDF、ORER、または DR フラグから 1 を読むことは、SSR_FIFO レジスタの対応するビットを読むことと同等です。FRDRH レジスタの読み出し後、SSR_FIFO レジスタのフラグに 0 を書いてクリアする場合は、クリアするフラグにのみ 0 を書いて、他のフラグには 1 を書いてください。

FRDRH レジスタと FRDRL レジスタの両方を読み出す場合は、FRDRH から FRDRL の順に読んでください。FRDRHL レジスタは 16 ビット単位でアクセスが可能です。

27.2.5 TDR : 送信データレジスタ

Base address: SCIO = 0x4007_0000
SCIm = 0x4007_0000 + 0x0020 × m (m = 1, 2, 9)

Offset address: 0x03

Bit position:	7	6	5	4	3	2	1	0
Bit field:								
Value after reset:	1	1	1	1	1	1	1	1

ビット	シンボル	機能	R/W
7:0	n/a	シリアル送信データ	R/W

TDR レジスタは、送信データを格納するための 8 ビットのレジスタです。

SCI は、TSR レジスタに空きを検出すると、TDR レジスタに書き込まれた送信データを TSR レジスタへ転送し、送信を開始します。

TDR レジスタと TSR レジスタはダブルバッファとして機能するため、連続送信動作が可能になります。1 フレーム分のデータを送信したとき、TDR レジスタに次の送信データが書き込まれていれば、SCI はそれを TSR レジスタへ転送して送信を続けます。

CPU からいつでも TDR レジスタの読み出し／書き込みが可能です。TDR レジスタへの送信データの書き込みは、送信データエンプティ割り込み (SCIn_TXI) 要求が発生するごとに 1 回だけ行ってください。

27.2.6 TDRHL : 送信データレジスタ

Base address: SCIO = 0x4007_0000
SCIm = 0x4007_0000 + 0x0020 × m (m = 1, 2, 9)

Offset address: 0x0E

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	TDAT[8:0]								
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

ビット	シンボル	機能	R/W
8:0	TDAT[8:0]	シリアル送信データ	R/W
15:9	—	読むと 1 が読めます。書く場合、1 としてください。	R/W

TDRHL レジスタは、送信データを格納するための 16 ビットのレジスタです。調歩同期式モードおよび 9 ビットデータ長選択時に使用します。

TDRHL レジスタの下位 8 ビットは TDR レジスタのシャドーレジスタであるため、TDRHL レジスタへアクセスすると TDR レジスタに影響を与えます。7 ビットまたは 8 ビットのデータ長を選択した場合、TDRHL レジスタへアクセスしないでください。

TSR レジスタに空きが検出されると、TDRHL レジスタに書き込まれている送信データが TSR レジスタへ転送されて、送信が開始されます。

TSR レジスタと TDRHL レジスタはダブルバッファとして機能するため、連続送信動作が可能になります。1 フレーム分のデータを送信したとき、TDRHL レジスタに次の送信データが書き込まれていれば、TSR レジスタへ転送されて、送信動作が継続します。

CPU から TDRHL レジスタの読み出し／書き込みが可能です。TDRHL レジスタのビット[15:9]は 1 に固定されています。これらビットから読むと 1 が読めます。書く場合、1 としてください。

TDRHL レジスタへの送信データの書き込みは、送信データエンプティ割り込み (SCI_{IN}_TXI) 要求が発生したときに 1 回だけ行ってください。

27.2.7 FTDRHL/FTDRH/FTDRL : 送信 FIFO データレジスタ

Base address: SCI0 = 0x4007_0000

Offset address: 0x0E (FTDRHL/FTDRH)
0x0F (FTDRL)

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	MPBT	TDAT[8:0]								
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1

ビット	シンボル	機能	R/W
8:0	TDAT[8:0]	シリアル送信データ シリアル送信データを設定します。 調歩同期式モード（マルチプロセッサモードを含む）およびクロック同期式モードにおいて、FIFO 選択時にのみ有効です。	W
9	MPBT	マルチプロセッサ転送ビットフラグ 送信フレーム中のマルチプロセッサビットを設定します。調歩同期式モードにおいて、SMR.MP = 1 および FIFO 選択時にのみ有効です。調歩同期式モード（マルチプロセッサモードを含む）、クロック同期式モード、および FIFO 選択に対してのみ有効です。 0: データ送信サイクル 1: ID 送信サイクル	W
15:10	—	書く場合、1 としてください。	W

FTDRHL レジスタは、8 ビットの FTDRH レジスタと FTDRL レジスタからなる 16 ビットのレジスタです。FTDRH は FTDRHL[15:8] ビットに割り当てられ、FTDRHL と同じアドレスに割り付けられます。FTDRL は FTDRHL[7:0] ビットに割り当てられ、FTDRHL のアドレス+1 のアドレスに割り付けられます。

FTDRH と FTDRL は、シリアル送信データとマルチプロセッサ転送ビットを格納するための 16 段の FIFO レジスタを構成します。このレジスタは、調歩同期式モード（マルチプロセッサモードを含む）またはクロック同期式モードでのみ有効です。

SCI は、送信シフトレジスタ (TSR) に空きを検出すると、FTDRH レジスタと FTDRL レジスタに書き込まれたデータを TSR レジスタに転送し、シリアル送信を開始します。FTDRH と FTDRL に送信データが残っていない状態になるまで、連続シリアル送信が実行されます。FTDRHL レジスタが送信データでフルになると、次のデータを書き込むことはできません。新たに書き込みを試みても、そのデータは無視されます。CPU から FTDRH と FTDRL に書き込むことはできますが、読み出すことはできません。

FTDRH レジスタと FTDRL レジスタの両方に書き込む場合は、FTDRH から FTDRL の順に書いてください。

TDAT[8:0] ビット（シリアル送信データ）

TDAT[8:0] ビットは、シリアル送信データを設定します。調歩同期式モード（マルチプロセッサを含む）またはクロック同期式モードにおいて、FIFO 選択時にのみ有効です。

MPBT フラグ（マルチプロセッサ転送ビットフラグ）

MPBT フラグは、送信フレームのマルチプロセッサビットの値を指定します。FCR.FM = 1 の場合、SSR.MPBT ビットは無効です。

27.2.8 TSR : 送信シフトレジスタ

TSR レジスタは、シリアルデータを送信するためのシフトレジスタです。シリアルデータ送信を行う場合、SCI は最初、TDR、TDRHL、または送信 FIFO から TSR レジスタへ送信データを自動転送し、その後、そのデータを TXD_n 端子に送出します。CPU から TSR レジスタに直接アクセスすることはできません。

27.2.9 SMR : 非スマートカードインタフェースモード用シリアルモードレジスタ (SCMR.SMIF = 0)

Base address: SCIO = 0x4007_0000
SCIm = 0x4007_0000 + 0x0020 × m (m = 1, 2, 9)

Offset address: 0x00

Bit position:	7	6	5	4	3	2	1	0
Bit field:	CM	CHR	PE	PM	STOP	MP	CKS[1:0]	

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
1:0	CKS[1:0]	クロック選択 0 0: PCLK クロック (n = 0) ^(注1) 0 1: PCLK/4 クロック (n = 1) ^(注1) 1 0: PCLK/16 クロック (n = 2) ^(注1) 1 1: PCLK/64 クロック (n = 3) ^(注1)	R/W ^(注4)
2	MP	マルチプロセッサモード 調歩同期式モードでのみ有効です。 0: マルチプロセッサ通信機能は無効 1: マルチプロセッサ通信機能は有効	R/W ^(注4)
3	STOP	ストップビット長 調歩同期式モードでのみ有効です。 0: 1 ストップビット 1: 2 ストップビット	R/W ^(注4)
4	PM	パリティモード PE ビット = 1 の場合にのみ有効です。 0: 偶数パリティ 1: 奇数パリティ	R/W ^(注4)
5	PE	パリティ許可 調歩同期式モードでのみ有効です。 0: 送信時パリティビットを付加しない 受信時パリティビットをチェックしない 1: 送信時パリティビットを付加する 受信時パリティビットをチェックする	R/W ^(注4)
6	CHR	キャラクタ長 調歩同期式モードでのみ有効です。 ^(注2) SCMR.CHR1 ビットと組み合わせて送受信キャラクタ長を選択します。 0: SCMR.CHR1 = 0: データ長 9 ビットで送受信 SCMR.CHR1 = 1: データ長 8 ビットで送受信 (初期値) 1: SCMR.CHR1 = 0: データ長 9 ビットで送受信 SCMR.CHR1 = 1: データ長 7 ビットで送受信 ^(注3)	R/W ^(注4)
7	CM	通信モード 0: 調歩同期式モードまたは簡易 IIC モード 1: クロック同期式モードまたは簡易 SPI モード	R/W ^(注4)

注 1. n は BRR レジスタの設定値を 10 進表記で示します。「27.2.17. BRR : ビットレートレジスタ」を参照してください。

注 2. 調歩同期式モード以外では、本ビットの設定は無効であり、データ長は 8 ビット固定です。

注 3. LSB ファースト固定となり、送信モードでは TDR レジスタの MSB (ビット[7]) は送信されません。

注 4. SCR.TE ビットと SCR.RE ビットが 0 (シリアル送信動作およびシリアル受信動作を禁止) の場合にのみ書き込み可能です。

SMR レジスタは、通信フォーマットと、内蔵ボーレートジェネレータのクロックソースを設定するためのレジスタです。

CKS[1:0]ビット (クロック選択)

CKS[1:0]ビットは、内蔵ボーレートジェネレータのクロックソースを選択します。これらのビットの設定値とボーレートの関係については、「27.2.17. BRR : ビットレートレジスタ」を参照してください。

MP ビット (マルチプロセッサモード)

MP ビットは、マルチプロセッサ通信機能を有効または無効にします。マルチプロセッサモードでは、PE および PM ビットの設定は無効です。

STOP ビット (ストップビット長)

STOP ビットは、送信データのストップビット長を選択します。

受信時には、このビットの設定にかかわらず、受信したストップビットの 1 ビット目のみがチェックされます。2 ビット目が 0 の場合は、次の送信フレームのスタートビットと見なされます。

PM ビット (パリティモード)

PM ビットは、送受信時のパリティ (偶数パリティ/奇数パリティ) を選択します。マルチプロセッサモードでは、PM ビットの設定は無効です。

PE ビット (パリティ許可)

PE ビットが 1 のとき、送信時はパリティビットを付加し、受信時はパリティチェックを行います。マルチプロセッサフォーマットでは、PE ビットの設定にかかわらず、パリティビットの付加、チェックは行いません。

CHR ビット (キャラクタ長)

CHR ビットは、SCMR.CHR1 ビットと組み合わせて、送受信データのデータ長を選択します。調歩同期式モード以外では、データ長は 8 ビット固定です。

CM ビット (通信モード)

CM ビットは、通信モードを以下から選択します。

- 調歩同期式モードまたは簡易 IIC モード
- クロック同期式モードまたは簡易 SPI モード

27.2.10 SMR_SMCI : スマートカードインタフェースモード用シリアルモードレジスタ (SCMR.SMIF = 1)

Base address: SCIO = 0x4007_0000
SCIm = 0x4007_0000 + 0x0020 × m (m = 1, 2, 9)

Offset address: 0x00

Bit position:	7	6	5	4	3	2	1	0
Bit field:	GM	BLK	PE	PM	BCP[1:0]		CKS[1:0]	

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
1:0	CKS[1:0]	クロック選択 0 0: PCLK クロック (n = 0) ^(注1) 0 1: PCLK/4 クロック (n = 1) ^(注1) 1 0: PCLK/16 クロック (n = 2) ^(注1) 1 1: PCLK/64 クロック (n = 3) ^(注1)	R/W ^(注2)
3:2	BCP[1:0]	基本クロックパルス SCMR.BCP2 ビットと組み合わせて基本クロックのサイクル数を選択します。表 27.4 に、SCMR.BCP2 ビットと SMR.BCP[1:0] ビットの組み合わせを示します。	R/W ^(注2)
4	PM	パリティモード PE ビット = 1 の場合にのみ有効です。 0: 偶数パリティ 1: 奇数パリティ	R/W ^(注2)
5	PE	パリティ許可 PE ビットが 1 のとき、送信時はパリティビットを付加し、受信時はパリティチェックを行います。スマートカードインタフェースモードでは、本ビットを 1 にしてください。	R/W ^(注2)

ビット	シンボル	機能	R/W
6	BLK	ブロック転送モード 0: 通常モードで動作します 1: ブロック転送モードで動作	R/W(注2)
7	GM	GSM モード 0: 通常モードで動作します 1: GSM モードで動作	R/W(注2)

注 1. n は BRR レジスタの設定値を 10 進表記で示します。「[27.2.17. BRR: ビットレートレジスタ](#)」を参照してください。

注 2. SCR_SMCI.TE ビットと SCR_SMCI.RE ビットが 0 (シリアル送信動作およびシリアル受信動作を禁止) の場合にのみ書き込み可能です。

SMR_SMCI レジスタは、通信フォーマットと、内蔵ボーレートジェネレータのクロックソースを設定するためのレジスタです。

CKS[1:0]ビット (クロック選択)

CKS[1:0]ビットは、内蔵ボーレートジェネレータのクロックソースを選択します。これらのビットの設定値とボーレートの関係については、「[27.2.17. BRR: ビットレートレジスタ](#)」を参照してください。

BCP[1:0]ビット (基本クロックパルス)

BCP[1:0]ビットは、スマートカードインタフェースモードにおいて、1 ビット転送期間中の基本クロック数を選択します。SCMR.BCP2 ビットと組み合わせて設定します。

詳細は「[27.6.4. 受信データサンプリングタイミングと受信マージン](#)」を参照してください。

表 27.4 SCMR.BCP2 ビットと SMR_SMCI.BCP[1:0]ビットの組み合わせ

SCMR.BCP2 ビット	SMR_SMCI.BCP[1:0]ビット	1 ビット転送時間中の基本クロック数(注1)
0	00b ビット	93 クロック (S = 93)
0	01b ビット	128 クロック (S = 128)
0	10b ビット	186 クロック (S = 186)
0	11b ビット	512 クロック (S = 512)
1	00b ビット	32 クロック (S = 32) (初期値)
1	01b ビット	64 クロック (S = 64)
1	10b ビット	372 クロック (S = 372)
1	11b ビット	256 クロック (S = 256)

注 1. S は BRR レジスタの S の値を表します («[27.2.17. BRR: ビットレートレジスタ](#)」を参照してください)。

PM ビット (パリティモード)

PM ビットは、送受信時のパリティモード (偶数パリティ/奇数パリティ) を選択します。スマートカードインタフェースモードにおけるこのビットの使用方法については、「[27.6.2. データフォーマット \(ブロック転送モード時を除く\)](#)」を参照してください。

PE ビット (パリティ許可)

PE ビットを 1 にする。送信時はパリティビットを付加し、受信時はパリティチェックを行います。

BLK ビット (ブロック転送モード)

BLK ビットを 1 にすると、ブロック転送モードで動作します。詳細は「[27.6.3. ブロック転送モード](#)」を参照してください。

GM ビット (GSM モード)

GM ビットを 1 にすると、GSM モードで動作します。GSM モードでは、SSR_SMCI.TEND フラグのセットタイミングが、先頭ビットから 11.0 etu (elementary time unit = 1 ビット転送時間) に繰り上げられ、クロック出力制御が追加されます。詳細は、「[27.6.6. シリアルデータの送信 \(ブロック転送モードを除く\)](#)」および「[27.6.8. クロック出力制御](#)」を参照してください。

27.2.11 SCR : 非スマートカードインタフェースモード用シリアルコントロールレジスタ (SCMR.SMIF = 0)

Base address: SCIO = 0x4007_0000
 SCIm = 0x4007_0000 + 0x0020 × m (m = 1, 2, 9)

Offset address: 0x02

Bit position:	7	6	5	4	3	2	1	0
Bit field:	TIE	RIE	TE	RE	MPIE	TEIE	CKE[1:0]	

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
1:0	CKE[1:0]	クロック許可 0 0: 調歩同期式モードでは、入出力ポートの設定に基づき、SCKn 端子は入出力ポートとして使用できます。 クロック同期モードでは、SCKn 端子はクロック出力端子となります。 0 1: 調歩同期式モードでは、SCKn 端子からビットレートと同じ周波数のクロックを出力します。 クロック同期モードでは、SCKn 端子はクロック出力端子となります。 その他: 調歩同期式モードでは、SEMR.ABCS ビットが 0 の場合、SCKn 端子からビットレートの 16 倍の周波数のクロックを入力してください。SEMR.ABCS ビットが 1 の場合、8 倍の周波数のクロック信号を入力してください。 クロック同期モードでは、SCKn 端子はクロック入力端子となります。	R/W(注1)
2	TEIE	送信終了割り込み許可 0: SCIn_TEI 割り込み要求を禁止 1: SCIn_TEI 割り込み要求を許可	R/W
3	MPIE	マルチプロセッサ割り込み許可 調歩同期式モードで、SMR.MP ビット = 1 のとき有効です。 0: 通常の受信動作 1: マルチプロセッサビットが 0 のデータを受信した場合、そのデータは読み出されず、SSR レジスタの RDRF、ORER、および FER の各ステータスフラグを 1 に設定できません。 マルチプロセッサビットが 1 のデータを受信した場合、MPIE ビットは自動的に 0 にクリアされ、通常の受信動作に戻ります。	R/W(注3)
4	RE	受信許可 0: シリアル受信動作を禁止 1: シリアル受信動作を許可	R/W(注2)
5	TE	送信許可 0: シリアル送信動作を禁止 1: シリアル送信動作を許可	R/W(注2)
6	RIE	受信割り込み許可 0: SCIn_RXI および SCIn_ERI 割り込み要求を禁止 1: SCIn_RXI および SCIn_ERI 割り込み要求を許可	R/W
7	TIE	送信割り込み許可 0: SCIn_TXI 割り込み要求を禁止 1: SCIn_TXI 割り込み要求を許可	R/W

注 1. TE ビット = 0 かつ RE ビット = 0 の場合にのみ書き込み可能です。

注 2. SMR.CM ビットが 1 のとき、TE ビット = 0 かつ RE ビット = 0 の場合にのみ 1 の書き込みが可能です。TE ビットまたは RE ビットを 1 にした後は、TE ビットと RE ビットには 0 の書き込みのみが可能です。SMR.CM ビットが 0、かつ SIMR1.IICM ビットが 0 の場合、任意のタイミングで書き込みが可能です。

注 3. マルチプロセッサモード (SMR.MP ビット = 1) では、このレジスタの MPIE ビット以外のビットに新しい値を書き込む場合、ビット操作命令を用いたときにリードモディファイライト命令によって MPIE ビットが誤って 1 になってしまうのを防ぐため、ストア命令を用いて MPIE ビットに 0 を書いてください。

SCR レジスタは、送受信の制御とクロックソース選択を行うためのレジスタです。

CKE[1:0]ビット (クロック許可)

CKE[1:0]ビットは、クロックソースと SCKn 端子機能を選択します。

TEIE ビット (送信終了割り込み許可)

TEIE ビットは、SCIn_TEI 割り込み要求を許可または禁止します。SCIn_TEI 割り込み要求を禁止にするには、TEIE ビットを 0 にしてください。

簡易 IIC モードでは、開始／再開／停止条件の発行完了時の割り込み (STIn 割り込み) に SCIn_TEI 割り込みが割り当てられます。この場合、TEIE ビットによって STI 割り込み要求を許可または禁止することが可能です。

MPIE ビット (マルチプロセッサ割り込み許可)

MPIE ビットを 1 にすると、マルチプロセッサビットが 0 のデータを受信した場合、そのデータは読み出されず、SSR/SSR_FIFO レジスタの RDRF、ORER、FER、RDF、および DR の各ステータスフラグを 1 にすることはできません。マルチプロセッサビットが 1 のデータを受信した場合、MPIE ビットは自動的に 0 になり、通常の受信動作に戻ります。詳細は、「[27.4. マルチプロセッサ通信機能](#)」を参照してください。

SSR レジスタの MPB ビットが 0 のときは、RSR レジスタから RDR レジスタへ受信データは転送されず、受信エラーも検出されません。また、ORER フラグと FER フラグを 1 にすることはできません。

MPB ビットが 1 であると、MPIE ビットは自動的に 0 に設定され、SCIn_RXI および SCIn_ERI 割り込み要求が許可されます (SCR.RIE ビットが 1 の場合)。また、ORER フラグと FER フラグを 1 に設定できます。

マルチプロセッサ通信機能を使用しない場合、MPIE ビットを 0 にしてください。

RE ビット (受信許可)

RE ビットは、シリアル受信動作を許可または禁止します。RE ビットを 1 にすると、調歩同期式モードの場合はスタートビットを、クロック同期式モードの場合は同期クロック入力を検出することによって、シリアル受信を開始します。RE ビットを 1 にする前に、SMR レジスタに受信フォーマットを設定してください。

非 FIFO 動作では、RE ビットを 0 にして受信動作を停止させても、SSR レジスタの RDRF、ORER、FER、および PER の各フラグは影響を受けず、以前の値が保持されます。

FIFO 動作選択時は、RE ビットを 0 にして受信動作を停止させても、SSR_FIFO レジスタの RDF、ORER、FER、PER、および DR の各フラグは影響を受けず、以前の値が保持されます。

TE ビット (送信許可)

TE ビットはシリアル送信動作を許可または禁止します。

TE ビットを 1 にすると、TDR レジスタに送信データを書き込むことでシリアル送信を開始します。TE ビットを 1 にする前に、SMR レジスタに送信フォーマットを設定してください。

RIE ビット (受信割り込み許可)

RIE ビットは、SCIn_RXI および SCIn_ERI 割り込み要求を許可または禁止します。

RIE ビットを 0 にすると、SCIn_RXI および SCIn_ERI 割り込み要求が禁止されます。

SCIn_ERI 割り込み要求は、SSR/SSR_FIFO レジスタの ORER、FER、または PER フラグから 1 を読み出した後に 0 にするか、または RIE ビットを 0 にすることによって、解除できます。

TIE ビット (送信割り込み許可)

TIE ビットは SCIn_TXI 割り込み要求を許可または禁止します。TIE ビットを 0 にすると、SCIn_TXI 割り込み要求が禁止されます。

注. FIFO モードで TIE ビット値を 0 から 1 に切り替えるには、TIE ビットと TE ビットを同時に 1 に設定するか、TE = 1 のときに TIE ビットを 1 に設定します。FIFO モードで TE = 0 の場合、TIE ビットを 1 に設定することは禁止されています。

27.2.12 SCR_SMCi : スマートカードインタフェースモード用シリアルコントロールレジスタ (SCMR.SMIF = 1)

Base address: SCi0 = 0x4007_0000
SCIm = 0x4007_0000 + 0x0020 × m (m = 1, 2, 9)

Offset address: 0x02

Bit position:	7	6	5	4	3	2	1	0
Bit field:	TIE	RIE	TE	RE	MPIE	TEIE	CKE[1:0]	

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
1:0	CKE[1:0]	クロック許可 0 0: SMR_SMCi.GM = 0 の場合 : 出力禁止 SCKn 端子は、入出力ポートの設定でセットアップされている場合は入出力ポートとして使用できます。 SMR_SMCi.GM = 1 の場合 : 出力を Low に固定 0 1: SMR_SMCi.GM = 0 の場合 : 出力クロック SMR_SMCi.GM = 1 の場合 : 出力クロック 1 0: SMR_SMCi.GM = 0 の場合 : 設定禁止 SMR_SMCi.GM = 1 の場合 : 出力を High に固定 1 1: SMR_SMCi.GM = 0 の場合 : 設定禁止 SMR_SMCi.GM = 1 の場合 : 出力クロック	R/W(注1)
2	TEIE	送信終了割り込み許可 スマートカードインタフェースモードでは、このビットを 0 にしてください。	R/W
3	MPIE	マルチプロセッサ割り込み許可 スマートカードインタフェースモードでは、本ビットを 0 にしてください。	R/W
4	RE	受信許可 0: シリアル受信動作を禁止 1: シリアル受信動作を許可	R/W(注2)
5	TE	送信許可 0: シリアル送信動作を禁止 1: シリアル送信動作を許可	R/W(注2)
6	RIE	レシーブインタラプト許可 0: SCIn_RXI および SCIn_ERI 割り込み要求を禁止 1: SCIn_RXI および SCIn_ERI 割り込み要求を許可	R/W
7	TIE	送信割り込み許可 0: SCIn_TXI 割り込み要求を禁止 1: SCIn_TXI 割り込み要求を許可	R/W

注 1. TE ビット = 0 かつ RE ビット = 0 の場合にのみ書き込み可能です。

注 2. TE ビット = 0 かつ RE ビット = 0 の場合にのみ、1 の書き込みが可能です。TE ビットまたは RE ビットを 1 にした後は、TE ビットと RE ビットには 0 の書き込みのみが可能です。

SCR_SMCi レジスタは、送受信制御、割り込み制御、および送受信のクロックソース選択を行うためのレジスタです。

各割り込み要求については、「[27.10. 割り込み要因](#)」を参照してください。

CKE[1:0]ビット (クロック許可)

CKE[1:0]ビットは SCKn 端子からのクロック出力を制御します。GSM モードでは、クロック出力を動的に切り替えることが可能です。詳細は、「[27.6.8. クロック出力制御](#)」を参照してください。

TEIE ビット (送信終了割り込み許可)

スマートカードインタフェースモードでは、TEIE ビットを 0 にしてください。

MPIE ビット (マルチプロセッサ割り込み許可)

スマートカードインタフェースモードでは、MPIE ビットを 0 にしてください。

RE ビット (受信許可)

RE ビットはシリアル受信動作を許可または禁止します。RE ビットを 1 にすると、スタートビットを検出することでシリアル受信を開始します。RE ビットを 1 にする前に、SMR_SMCI レジスタに受信フォーマットを設定してください。

RE ビットを 0 にして受信動作を停止しても、SSR_SMCI レジスタの ORER、FER、および PER の各フラグは影響を受けず、以前の値を保持します。

TE ビット (送信許可)

TE ビットはシリアル送信動作を許可または禁止します。TE ビットを 1 にすると、TDR レジスタに送信データを書き込むことでシリアル送信を開始します。TE ビットを 1 にする前に、SMR_SMCI レジスタに送信フォーマットを設定してください。

RIE ビット (レシーブインタラプト許可)

RIE ビットは SCIn_RXI および SCIn_ERI 割り込み要求を許可または禁止します。

RIE ビットを 0 にすると、SCIn_RXI および SCIn_ERI 割り込み要求が禁止されます。

SCIn_ERI 割り込み要求の解除は、SSR_SMCI レジスタの ORER、FER、または PER フラグから 1 を読み出した後にフラグを 0 にするか、あるいは RIE ビットを 0 にすることで行うことができます。

TIE ビット (送信割り込み許可)

TIE ビットは SCIn_TXI 割り込み要求を許可または禁止します。TIE ビットを 0 にすると、SCIn_TXI 割り込み要求が禁止されます。

27.2.13 SSR : 非スマートカードインタフェースおよび非 FIFO モード用シリアルステータスレジスタ (SCMR.SMIF = 0, FCR.FM = 0)

Base address: SCIO = 0x4007_0000
SCIm = 0x4007_0000 + 0x0020 × m (m = 1, 2, 9)

Offset address: 0x04

Bit position:	7	6	5	4	3	2	1	0
Bit field:	TDRE	RDRF	ORER	FER	PER	TEND	MPB	MPBT

Value after reset: 1 0 0 0 0 1 0 0

ビット	シンボル	機能	R/W
0	MPBT	マルチプロセッサビット転送 送信フレーム中のマルチプロセッサビットの値を設定します。 0: データ送信サイクル 1: ID 送信サイクル	R/W
1	MPB	マルチプロセッサ 受信フレーム中のマルチプロセッサビットの値 0: データ送信サイクル 1: ID 送信サイクル	R
2	TEND	送信終了フラグ 0: キャラクタを送信中 1: キャラクタを送信終了	R
3	PER	パリティエラーフラグ 0: パリティエラーの発生なし 1: パリティエラーの発生あり	R(/W) (注1)
4	FER	フレーミングエラーフラグ 0: フレーミングエラーの発生なし 1: フレーミングエラーの発生あり	R(/W) (注1)
5	ORER	オーバーランエラーフラグ 0: オーバーランエラーの発生なし 1: オーバーランエラーの発生あり	R(/W) (注1)

ビット	シンボル	機能	R/W
6	RDRF	受信データフルフラグ 0: RDR レジスタに受信データなし 1: RDR レジスタに受信データあり	R(/W) (注1)
7	TDRE	送信データエンプティフラグ 0: TDR レジスタに送信データあり 1: TDR レジスタに送信データなし	R(/W) (注1)

注 1. フラグをクリアするため、1 を読んだ後に 0 を書き込むことのみ可能です。

SSR レジスタは、SCI ステータスフラグと送受信マルチプロセッサビットを設定するためのレジスタです。

MPBT ビット (マルチプロセッサビット転送)

MPBT ビットは、送信フレームのマルチプロセッサビットの値を設定します。

MPB ビット (マルチプロセッサ)

MPB ビットは受信フレーム中のマルチプロセッサビットの値を格納します。SCR.RE ビットが 0 のときは変化しません。

TEND フラグ (送信終了フラグ)

TEND フラグは、送信が終了したことを示します。

[1 になる条件]

- SCR.TE ビットが 0 (シリアル送信動作を禁止)、かつ FCR.FM ビットが 0 (非 FIFO 選択時) のとき。SCR.TE ビットが 1 のときは、TEND フラグは影響を受けず、1 の値を保持します。
- 送信キャラクタの最後尾ビットの送信時、TDR レジスタが更新されないとき

[0 になる条件]

- SCR.TE ビットが 1 の状態で、TDR レジスタに送信データを書いたとき
- SCR.TE ビットが 1 の状態で、TDRE = 1 を読んだ後、TDRE に 0 を書いたとき

PER フラグ (パリティエラーフラグ)

PER フラグは調歩同期式モードでの受信時に、パリティエラーが発生して異常終了したことを示します。

[1 になる条件]

- 調歩同期式モードでの受信時に、アドレス一致検出機能が無効 (DCCR.DCME = 0) の状態で、パリティエラーが検出されたとき
パリティエラーが発生した場合、受信データは RDR レジスタへ転送されますが、SCI_{IN}_RXI 割り込み要求は発生しません。PER フラグが 1 の状態では、以降の受信データは RDR レジスタへ転送されません。

[0 になる条件]

- PER = 1 を読んだ後、PER = 0 を書いたとき。PER フラグに 0 を書いた後は、PER フラグを読み出して、実際に 0 になっていることを確認してください。

SCR.RE ビットを 0 (シリアル受信動作を禁止) にしても、PER フラグは影響を受けず、以前の値を保持します。

FER フラグ (フレーミングエラーフラグ)

FER フラグは、調歩同期式モードで、受信中にフレーミングエラーが発生して異常終了したことを示します。

[1 になる条件]

- 調歩同期式モードでの受信時に、アドレス一致検出機能が無効 (DCCR.DCME = 0) の状態で、ストップビットとして 0 がサンプリングされたとき
2 ストップビットモードでは、ストップビットの 1 ビット目のみがチェックされます。2 ビット目はチェックされません。フレーミングエラーが発生した場合、受信データは RDR レジスタへ転送されますが、SCI_{IN}_RXI 割り込み要求は発生しません。FER フラグが 1 の状態では、以降の受信データは RDR レジスタへ転送されません。

[0 になる条件]

- FER = 1 を読んだ後、FER = 0 を書いたとき。FER フラグに 0 を書いた後は、FER フラグを読み出して、実際に 0 になっていることを確認してください。

SCR.RE ビットを 0 (シリアル受信動作を禁止) にしても、FER フラグは影響を受けず、以前の値を保持します。

ORER フラグ (オーバーランエラーフラグ)

ORER フラグは受信時にオーバーランエラーが発生して異常終了したことを示します。

[1 になる条件]

- RDR レジスタからパリティエラーもフレーミングエラーもない受信データを読み出す前に、次のデータを受信したとき

オーバーランエラーが発生する前に受信したデータは RDR レジスタに保持されますが、発生後に受信したデータは失われます。ORER フラグが 1 の状態では、受信データは RDR レジスタへ転送されません。クロック同期式モードでは、シリアル送受信は停止します。

[0 になる条件]

- ORER = 1 を読んだ後、ORER = 0 を書いたとき。ORER フラグに 0 を書いた後は、ORER フラグを読み出して、実際に 0 になっていることを確認してください。

SCR.RE ビットを 0 (シリアル受信動作を禁止) にしても、ORER フラグは影響を受けず、以前の値を保持します。

RDRF フラグ (受信データフルフラグ)

RDRF フラグは RDR レジスタ内の受信データの有無を示します。

[1 になる条件]

- 受信が正常終了し、RSR レジスタから RDR レジスタに受信データが転送されたとき

[0 になる条件]

- RDRF = 1 を読んだ後、RDRF = 0 を書いたとき
- RDR レジスタからデータを転送したとき

TDRE フラグ (送信データエンプティフラグ)

TDRE フラグは TDR レジスタ内の送信データの有無を示します。

[1 になる条件]

- SCR.TE ビットが 0 のとき
- TDR レジスタから TSR レジスタにデータが送信されたとき

[0 になる条件]

- TDRE = 1 を読んだ後、TDRE = 0 を書いたとき
- SCR.TE ビットが 1 の状態で、データを TDR レジスタに書いたとき

27.2.14 SSR_FIFO : 非スマートカードインタフェースおよび FIFO モード用シリアルステータスレジスタ (SCMR.SMIF = 0, FCR.FM = 1)

Base address: SC10 = 0x4007_0000

Offset address: 0x04

Bit position:	7	6	5	4	3	2	1	0
Bit field:	TDRE	RDRF	ORER	FER	PER	TEND	—	DR
Value after reset:	1	0	0	0	0	0	x	0

ビット	シンボル	機能	R/W
0	DR	受信データレディフラグ 0: 受信中であるか、または正常に受信を完了した後、FRDRHL に受信データが残っていない (受信 FIFO が空である) 1: FIFO に格納されているデータ数が受信トリガ数以下であるとき、正常に受信を完了した後、次の受信データが一定期間来ない	R/W(注1)
1	—	読み出し値は不定です。書く場合、1 としてください。	R/W
2	TEND	送信終了フラグ 0: キャラクタを送信中 1: キャラクタを送信終了	R/W(注1)
3	PER	パリティエラーフラグ 0: パリティエラーの発生なし 1: パリティエラーの発生あり	R/W(注1)
4	FER	フレーミングエラーフラグ 0: フレーミングエラーの発生なし 1: フレーミングエラーの発生あり	R/W(注1)
5	ORER	オーバーランエラーフラグ 0: オーバーランエラーの発生なし 1: オーバーランエラーの発生あり	R/W(注1)
6	RDF	受信 FIFO データフルフラグ 0: FRDRHL に書き込まれた受信データ量が指定された受信トリガ数より少ない 1: FRDRHL に書き込まれた受信データ量が指定された受信トリガ数以上である	R/W(注1)
7	TDFE	送信 FIFO データエンptyフラグ 0: FTDRHL に書き込まれた送信データ量が指定された送信トリガ数を超過している 1: FTDRHL に書き込まれた送信データ量が指定された送信トリガ数以下である	R/W(注1)

注 1. フラグをクリアするため、1 を読んだ後に 0 を書き込むことのみ可能です。

SSR_FIFO レジスタは、FIFO モード用のステータスフラグのためのレジスタです。

DR フラグ (受信データレディフラグ)

DR フラグは、受信 FIFO データレジスタ (FRDRHL) に格納されたデータ量が指定された受信トリガ数より少ないこと、および調歩同期式モードにおいて最後のストップビットから 15 etu (Elementary Time Unit) 経過しても次のデータが受信されていないことを示します。本フラグは、調歩同期式モード (マルチプロセッサモードを含む) において、FIFO 動作選択時にのみ有効です。

クロック同期式モードでは、DR フラグは 1 になりません。

[1 になる条件]

- FRDRHL 内のデータ数が指定された受信トリガ数より少なく、最後のストップビットから 15 etu(注1)経過しても次のデータが受信されておらず、かつ SSR_FIFO.FER および SSR_FIFO.PER フラグが 0 のとき

[0 になる条件]

- 受信データをすべて読み出した後、DR フラグから 1 を読み出したとき
- FCR.FM ビットが 0 から 1 に切り替わったとき

注 1. 15ETU は、8 ビットフォーマットで 1 ストップビットが選択されている場合の 1.5 フレーム分に相当します。

DR フラグは、調歩同期式モード (マルチプロセッサモードを含む) において、FIFO 選択時にのみ 1 になります。他の動作モードでは 1 になりません。

TEND フラグ (送信終了フラグ)

TEND フラグは、シリアルキャラクタの最後尾ビットの送信時に、FTDRHL レジスタに有効なデータがなく、送信が停止したことを示します。

[1 になる条件]

- 1 バイトのシリアル送信キャラクタの最後尾ビット送信時に、FTDRHL レジスタに送信データがないとき

[0 になる条件]

- SCR.TE ビットが 1 の状態で、FTDRHL レジスタ(注1)に送信データを書いたとき

- SCR.TE ビットが 1 の状態で、TEND から 1 を読み出した後、TEND に 0 を書き込んだとき
- FCR.FM ビットが 0 から 1 に切り替わったとき

注 1. SCIn_TXI 割り込み要求に応じて DTC が FTDRHL レジスタにデータを書き込む場合は、TEND ビットを送信終了フラグとして使用しないでください。

PER フラグ (パリティエラーフラグ)

PER フラグは、アドレス一致検出機能が無効 (DCCR.DCME = 0) のとき、調歩同期式モードで FRDRHL レジスタから読み出したデータにパリティエラーが存在するか否かを示します。

[1 になる条件]

- アドレス一致検出機能が無効 (DCCR.DCME = 0) の状態で、データ受信時にパリティエラーが検出されたとき

[0 になる条件]

- PER = 1 を読んだ後、PER = 0 を書いたとき

データ受信中にパリティエラーが発生しても、受信動作は継続し、受信データが FRDRHL レジスタに格納されます。

SCR.RE ビットを 0 (シリアル受信動作を禁止) にしても、PER フラグは影響を受けず、以前の値を保持します。

FER フラグ (フレーミングエラーフラグ)

FER フラグは、アドレス一致検出機能が無効 (DCCR.DCME = 0) のとき、調歩同期式モードで FRDRHL レジスタから読み出したデータにフレーミングエラーが存在するか否かを示します。

[1 になる条件]

- アドレス一致検出機能が無効 (DCCR.DCME = 0) の状態で、受信時にストップビットとして 0 がサンプリングされたとき

[0 になる条件]

- FER = 1 を読んだ後、FER = 0 を書いたとき

データ受信中にフレーミングエラーが発生しても、受信動作は継続し、受信データが FRDRHL レジスタに格納されます。

SCR.RE ビットを 0 (シリアル受信動作を禁止) にしても、FER フラグは影響を受けず、以前の値を保持します。

ORER フラグ (オーバーランエラーフラグ)

ORER フラグは、オーバーランエラーの発生が原因で受信動作が異常停止したことを示します。

[1 になる条件]

- 受信 FIFO が 16 バイトの受信データでフルになった状態で、次のシリアル受信を完了したとき

[0 になる条件]

- ORER = 1 を読んだ後、ORER = 0 を書いたとき

SCR.RE ビットを 0 (シリアル受信動作を禁止) にしても、ORER フラグは影響を受けず、以前の値を保持します。

RDF フラグ (受信 FIFO データフルフラグ)

RDF フラグは、受信データが FRDRHL レジスタへ転送されて、FRDRHL 内のデータ量が指定された受信トリガ数と等しいか、または超えたことを示します。RTRG が 0 の場合は、受信 FIFO 内のデータ数が 0 であっても、RDF フラグは 1 になりません。

[1 になる条件]

- 指定された受信トリガ数以上の受信データ量が FRDRHL レジスタ^(注1)に格納され、かつ FIFO が空状態ではないとき

[0 になる条件]

- RDF=1 を読んだ後、RDF=0 を書いたとき
- FRDRHL レジスタが DTC によって読み出されたとき（ブロック転送が最終送信の場合のみ）
- 1 になる条件と 0 になる条件が同時に発生したとき この場合、RDF フラグは 0 になります。その後、FRDRHL レジスタに格納されたデータ量が RTRG の値以上になると、1PCLK 後に RDF フラグは 1 になります。

注 1. FRDRHL は 16 段の FIFO レジスタであるため、RDF が 1 のときに読み出し可能な最大のデータ数は、指定された受信トリガ数と同等です。FRDRHL 内のデータをすべて読み出した後に、さらに読み出しを実行すると、不定値が読み出されます。

TDFE フラグ（送信 FIFO データエンプティフラグ）

TDFE フラグは、データが FTDRHL レジスタから TSR レジスタへ転送され、FTDRHL 内のデータ量が指定された送信トリガ数を下回り、FTDRHL への送信データの書き込みが可能になったことを示します。

[1 になる条件]

- SCR.TE ビットが 0 のとき
- FTDRHL に書き込まれた送信データ量が、指定された送信トリガ数以下であるとき(注1)

[0 になる条件]

- DTC が起動している状態で、最終送信に対する FTDRHL への書き込みが実行されたとき
- TDFE = 1 を読んだ後、TDFF フラグに 0 を書いたとき(注2)
TE = 0 のときは、1 になる条件が優先されます。1 になる条件と 0 になる条件が同時に発生した場合、TDFF フラグは 0 になります。その後、FTDRHL レジスタに格納されたデータ量が TTRG の値以下になると、1PCLK 後に TDFE フラグは 1 になります。

注 1. FTDRHL レジスタは 16 段の FIFO レジスタであるため、TDFF フラグが 1 のときに FTDRHL レジスタに書き込み可能なデータの最大バイト数は“16 - FDR.T[4:0]”になります。さらにデータを書き込んでも、そのデータは破棄されます。

注 2. DTC によるブロック転送処理中には、TDFF フラグをクリアしないでください。

27.2.15 SSR_SMCI : スマートカードインタフェースモード用シリアルステータスレジスタ (SCMR.SMIF = 1)

Base address: SCIO = 0x4007_0000
SCIm = 0x4007_0000 + 0x0020 × m (m = 1, 2, 9)

Offset address: 0x04

Bit position:	7	6	5	4	3	2	1	0
Bit field:	TDRE	RDRF	ORER	ERS	PER	TEND	MPB	MPBT

Value after reset: 1 0 0 0 0 1 0 0

ビット	シンボル	機能	R/W
0	MPBT	マルチプロセッサビット転送 スマートカードインタフェースモードでは、本ビットを 0 にしてください。	R/W
1	MPB	マルチプロセッサ スマートカードインタフェースモードでは、本ビットを 0 にしてください。	R
2	TEND	送信終了フラグ 0: キャラクタを送信中 1: キャラクタを送信終了	R
3	PER	パリティエラーフラグ 0: パリティエラーなし 1: パリティエラーの発生あり	R/W(注1)
4	ERS	エラーシグナルステータスフラグ 0: エラーシグナル Low 応答なし 1: エラーシグナル Low 応答あり	R/W(注1)

ビット	シンボル	機能	R/W
5	ORER	オーバーランエラーフラグ 0: オーバーランエラーの発生なし 1: オーバーランエラーの発生あり	R/W(注1)
6	RDRF	受信データフルフラグ 0: RDR レジスタに受信データなし 1: RDR レジスタに受信データあり	R/W(注1)
7	TDRE	送信データエンプティフラグ 0: TDR レジスタに送信データあり 1: TDR レジスタに送信データなし	R/W(注1)

注 1. フラグをクリアするため、1 を読んだ後に 0 を書き込むことのみ可能です。

SSR_SMC1 レジスタは、スマートカードインタフェースモード用のステータスフラグのためのレジスタです。

TEND フラグ（送信終了フラグ）

受信側からエラー信号がなく、次の転送データが TDR レジスタに転送可能となったとき、TEND フラグは 1 になります。

[1 になる条件]

- SCR_SMC1.TE = 0（シリアル送信動作を禁止）のとき
SCR_SMC1.TE ビットを 0 から 1 に変更しても、TEND フラグは影響を受けず、1 の値を保持します。
- 1 バイトの最終データを送信してから指定した期間が経過した後、ERS フラグが 0 で、TDR レジスタが更新されないとき

1 になるタイミングは、以下のように、レジスタの設定値によって決定されます。

- SMR_SMC1.GM = 0、SMR_SMC1.BLK = 0 のとき、送信開始から 12.5 etu 経過後
- SMR_SMC1.GM = 0、SMR_SMC1.BLK = 1 のとき、送信開始から 11.5 etu 経過後
- SMR_SMC1.GM = 1、SMR_SMC1.BLK = 0 のとき、送信開始から 11.0 etu 経過後
- SMR_SMC1.GM = 1、SMR_SMC1.BLK = 1 のとき、送信開始から 11.0 etu 経過後

[0 になる条件]

- SCR_SMC1.TE ビットが 1 の状態で、TDR レジスタに送信データを書いたとき
- SCR_SMC1.TE ビットが 1 の状態で、TDRE = 1 を読んだ後、TDRE に 0 を書いたとき

PER フラグ（パリティエラーフラグ）

PER フラグは調歩同期式モードでの受信時に、パリティエラーが発生して異常終了したことを示します。

[1 になる条件]

- 受信中にパリティエラーが検出されたとき。パリティエラーが発生した場合、受信データは RDR レジスタへ転送されますが、SCI_{in} RXI 割り込み要求は発生しません。PER フラグが 1 になった後は、以降の受信データは RDR レジスタへ転送されません。

[0 になる条件]

- PER = 1 を読んだ後、PER = 0 を書いたとき。PER フラグに 0 を書いた後は、フラグを読み出して、実際に 0 になっていることを確認してください。

SCR_SMC1.RE ビットを 0（シリアル受信動作を禁止）にしても、PER フラグは影響を受けず、以前の値を保持します。

ERS フラグ（エラーシグナルステータスフラグ）

[1 になる条件]

- エラーシグナル Low をサンプリングしたとき

[0 になる条件]

- ERS = 1 を読んだ後、ERS = 0 を書いたとき

ORER フラグ（オーバーランエラーフラグ）

ORER フラグは受信時にオーバーランエラーが発生して異常終了したことを示します。

[1 になる条件]

- RDR レジスタからパリティエラーのない受信データを読み出す前に、次のデータを受信したとき。オーバーランエラーが発生する前に受信したデータは RDR レジスタに保持されますが、発生後に受信したデータは失われます。ORER フラグが 1 の状態では、受信データは RDR レジスタへ転送されません。

[0 になる条件]

- ORER = 1 を読んだ後、ORER = 0 を書いたとき。ORER フラグに 0 を書いた後は、フラグを読み出して、実際に 0 になっていることを確認してください。

SCR_SMCI.RE ビットを 0 にしても、ORER フラグは影響を受けず、以前の値を保持します。

RDRF フラグ（受信データフルフラグ）

RDRF レジスタ内の受信データの有無を示します。

[1 になる条件]

- 受信が正常終了し、RSR レジスタから RDR レジスタへ受信データが転送されたとき

[0 になる条件]

- RDRF = 1 を読んだ後、RDRF = 0 を書いたとき
- RDR レジスタからデータを転送したとき

TDRE フラグ（送信データエンプティフラグ）

TDRE フラグは TDR レジスタ内の送信データの有無を示します。

[1 になる条件]

- SCR_SMCI.TE ビットが 0 のとき
- TDR レジスタから TSR レジスタへデータが転送されたとき

[0 になる条件]

- TDRE = 1 を読んだ後、TDRE = 0 を書いたとき
- SCR_SMCI.TE ビットが 1 の状態でデータを TDR レジスタに書き込んだとき

27.2.16 SCMR：スマートカードモードレジスタ

Base address: SCI0 = 0x4007_0000
SCI_m = 0x4007_0000 + 0x0020 × m (m = 1, 2, 9)

Offset address: 0x06

Bit position:	7	6	5	4	3	2	1	0
Bit field:	BCP2	—	—	CHR1	SDIR	SINV	—	SMIF
Value after reset:	1	1	1	1	0	0	1	0

ビット	シンボル	機能	R/W
0	SMIF	スマートカードインタフェースモード選択 0: 非スマートカードインタフェースモード （調歩同期式モード、クロック同期式モード、簡易 SPI モード、または簡易 IIC モード） 1: スマートカードインタフェースモード	R/W(注1)
1	—	読むと 1 が読めます。書く場合、1 としてください。	R/W

ビット	シンボル	機能	R/W
2	SINV	送受信データ反転 簡易 IIC モードで動作させる場合は、SINV ビットを 0 にしてください。 SINV ビットは以下のモードで使用可能です。 - スマートカードインタフェースモード - 調歩同期式モード（マルチプロセッサモードを含む） - クロック同期式モード - 簡易 SPI モード 0: TDR レジスタの内容をそのまま送信。受信データをそのまま RDR レジスタに格納。 1: TDR レジスタの内容を反転して送信。受信データを反転して RDR レジスタに格納。	R/W ^(注1)
3	SDIR	送受信データ転送方向 簡易 IIC モードで動作させる場合は、SDIR ビットを 1 にしてください。 SDIR ビットは以下のモードで使用可能です。 - スマートカードインタフェースモード - 調歩同期式モード（マルチプロセッサモードを含む） - クロック同期式モード - 簡易 SPI モード 0: LSB ファースト転送 1: MSB ファースト転送	R/W ^(注1)
4	CHR1	キャラクタ長 1 調歩同期式モードでのみ有効です。 ^(注2) SMR.CHR ビットと組み合わせて送受信キャラクタ長を選択します。 0: SMR.CHR = 0 : データ長 9 ビットで送受信 SMR.CHR = 1 : データ長 9 ビットで送受信 1: SMR.CHR = 0 : データ長 8 ビットで送受信（初期値） SMR.CHR = 1 : データ長 7 ビットで送受信 ^(注3)	R/W ^(注1)
6:5	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
7	BCP2	基本クロックパルス 2 SMR_SMCI.BCP[1:0] ビットと組み合わせて基本クロックのサイクル数を選択します。 表 27.5 に、SCMR.BCP2 ビットと SMR_SMCI.BCP[1:0] ビットの組み合わせを示します。	R/W ^(注1)

注 1. SCR/SCR_SMCI レジスタの TE ビットと RE ビットが 0（シリアル送信動作およびシリアル受信動作を禁止）の場合にのみ書き込み可能です。

注 2. 調歩同期式モード以外では、本ビットの設定は無効であり、データ長は 8 ビット固定となります。

注 3. LSB ファーストを選択する必要があります。TDR レジスタの MSB（ビット[7]）の値は送信されません。

SCMR レジスタは、スマートカードインタフェースと通信フォーマットを選択するためのレジスタです。

SMIF ビット（スマートカードインタフェースモード選択）

SMIF ビットを 1 にすると、スマートカードインタフェースモードが選択されます。本ビットを 0 にすると、下記のすべてのモードが選択されます。

- 調歩同期式モード（マルチプロセッサモードを含む）
- クロック同期式モード
- 簡易 SPI モード
- 簡易 IIC モード

SINV ビット（送受信データ反転）

SINV ビットは、送受信データのロジックレベルを反転します。本ビットは、パリティビットのロジックレベルには影響を与えません。パリティビットを反転させる場合は、SMR または SMR_SMCI レジスタの PM ビットを反転してください。

CHR1 ビット（キャラクタ長 1）

CHR1 ビットは、SMR レジスタの CHR ビットと組み合わせて、送受信データのデータ長を選択します。調歩同期式モード以外では、データ長は 8 ビット固定です。

BCP2 ビット（基本クロックパルス 2）

BCP2 ビットは、スマートカードインタフェースモードにおける、1 ビット転送時間中の基本クロックのサイクル数を選択します。SMR_SMCI.BCP[1:0] ビットと組み合わせて設定します。

表 27.5 SCMR.BCP2 ビットと SMR_SMCI.BCP[1:0] ビットの組み合わせ

SCMR.BCP2 ビット	SMR_SMCI.BCP[1:0] ビット	1 ビット転送時間中の基本クロック数
0	00b	93 クロック (S = 93) ^(注1)
0	01b	128 クロック (S = 128) ^(注1)
0	10b	186 クロック (S = 186) ^(注1)
0	11b	512 クロック (S = 512) ^(注1)
1	00b	32 クロック (S = 32) (初期値) ^(注1)
1	01b	64 クロック (S = 64) ^(注1)
1	10b	372 クロック (S = 372) ^(注1)
1	11b	256 クロック (S = 256) ^(注1)

注 1. S は「27.2.17. BRR: ビットレートレジスタ」レジスタの S の値を表します。

27.2.17 BRR: ビットレートレジスタ

Base address: SCIO = 0x4007_0000
 SCIm = 0x4007_0000 + 0x0020 × m (m = 1, 2, 9)

Offset address: 0x01

Bit position:	7	6	5	4	3	2	1	0
Bit field:								
Value after reset:	1	1	1	1	1	1	1	1

BRR レジスタは、ビットレートを調節するための 8 ビットのレジスタです。

SCI はチャンネルごとにボーレートジェネレータが独立しているため、それぞれ異なるビットレートの設定が可能です。表 27.6 に通常の調歩同期式モード、マルチプロセッサ通信、クロック同期式モード、スマートカードインタフェースモード、簡易 SPI モード、および簡易 IIC モードにおける、BRR レジスタの設定値 N とビットレート B の関係を示します。

BRR レジスタの初期値は 0xFF です。BRR レジスタは、CPU から読み出しは可能ですが、書き込みは SCR/SCR_SMCI レジスタの TE および RE ビットが 0 の場合にのみ可能です。

表 27.6 BRR レジスタの設定値 N とビットレート B の関係 (1/2)

モード	SEMR レジスタの設定			BRR レジスタの設定	誤差
	BGDM ビット	ABCS ビット	ABCS E ビット		
調歩同期式、マルチプロセッサ通信	0	0	0	$N = \frac{PCLK \times 10^6}{64 \times 2^{2n-1} \times B} - 1$	誤差 (%) = $\left\{ \frac{PCLK \times 10^6}{B \times 64 \times 2^{2n-1} \times (N+1)} - 1 \right\} \times 100$
	1	0	0	$N = \frac{PCLK \times 10^6}{32 \times 2^{2n-1} \times B} - 1$	誤差 (%) = $\left\{ \frac{PCLK \times 10^6}{B \times 32 \times 2^{2n-1} \times (N+1)} - 1 \right\} \times 100$
	0	1	0		
	1	1	0	$N = \frac{PCLK \times 10^6}{16 \times 2^{2n-1} \times B} - 1$	誤差 (%) = $\left\{ \frac{PCLK \times 10^6}{B \times 16 \times 2^{2n-1} \times (N+1)} - 1 \right\} \times 100$
	Don't care	Don't care	1	$N = \frac{PCLK \times 10^6}{12 \times 2^{2n-1} \times B} - 1$	誤差 (%) = $\left\{ \frac{PCLK \times 10^6}{B \times 12 \times 2^{2n-1} \times (N+1)} - 1 \right\} \times 100$
クロック同期式、簡易 SPI				$N = \frac{PCLK \times 10^6}{8 \times 2^{2n-1} \times B} - 1$	—
スマートカードインタフェース				$N = \frac{PCLK \times 10^6}{S \times 2^{2n+1} \times B} - 1$	誤差 (%) = $\left\{ \frac{PCLK \times 10^6}{B \times S \times 2^{2n+1} \times (N+1)} - 1 \right\} \times 100$

表 27.6 BRR レジスタの設定値 N とビットレート B の関係 (2/2)

モード	SEMR レジスタの設定			BRR レジスタの設定	誤差
	BGDM ビット	ABCS ビット	ABCS E ビット		
簡易 IIC ^(注1)				$N = \frac{PCLK \times 10^6}{64 \times 2^{2n-1} \times B} - 1$	—

注. B : ビットレート (bps)

N : 内蔵ボーレートジェネレータの BRR の設定値 ($0 \leq N \leq 255$)

PCLK : 動作周波数 (MHz)

n および S : 表 27.8 および表 27.9 に示すように、SMR/SMR_SMCI レジスタと SCMR レジスタの設定値によって決まります。

注 1. 簡易 IIC モードでは、SCLn 出力の High/Low 幅が I²C バス規格を満たすように、ビットレートを調整してください。

表 27.7 SCLn の High レベル幅と Low レベル幅の計算

モード	SCLn	算出式 (結果は秒単位)
IIC	High 幅 (min 値)	$(N + 1) \times 4 \times 2^{2n-1} \times 7 \times \frac{1}{PCLK \times 10^6}$
	Low 幅 (min 値)	$(N + 1) \times 4 \times 2^{2n-1} \times 8 \times \frac{1}{PCLK \times 10^6}$

表 27.8 クロックソースの設定

SMR または SMR_SMCI.CKS[1:0] ビットの設定値	クロックソース	n
CKS[1:0] ビット		
00b ビット	PCLK クロック	0
01b ビット	PCLK/4 クロック	1
10b ビット	PCLK/16 クロック	2
11b ビット	PCLK/64 クロック	3

表 27.9 スマートカードインタフェースモード時の基本クロックの設定

SCMR.BCP2 ビットの設定値	SMR_SMCI.BCP[1:0] ビットの設定値	1 ビット期間中の基本クロック数	S
BCP2 ビット	BCP[1:0] ビット		
0	00b	93 クロックサイクル	93
0	01b	128 クロックサイクル	128
0	10b	186 クロックサイクル	186
0	11b	512 クロックサイクル	512
1	00b	32 クロックサイクル	32
1	01b	64 クロックサイクル	64
1	10b	372 クロックサイクル	372
1	11b	256 クロックサイクル	256

表 27.10 に、通常の調歩同期式モードにおける BRR レジスタ値 N の設定例を示します。表 27.11 に各動作周波数において設定可能な最大ビットレートを示します。表 27.15 にスマートカードインタフェースモードにおける BRR レジスタ値 N の設定例を示します。

スマートカードインタフェースモードでは、1 ビット転送時間における基本クロックのサイクル数 S を選択できます。詳細は、「27.6.4. 受信データサンプリングタイミングと受信マージン」を参照してください。また、表 27.12 と表 27.14 に、外部クロック入力時の最大ビットレートを示します。

調歩同期式モードにおいて、シリアル拡張モードレジスタ (SEMR) の調歩同期基本クロック選択ビット (ABCS) またはボーレートジェネレータ倍速モード選択ビット (BGDM) のいずれか一方を 1 にした場合、ビットレートは表 27.16 に記載された値の 2 倍になります。両ビットとも 1 にした場合、ビットレートは記載値の 4 倍になります。

ビットレート (bps)	動作周波数 PCLK (MHz)														
	8			9.8304			10			12			12.288		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
110	2	141	0.03	2	174	-0.26	2	177	-0.25	2	212	0.03	2	217	0.08
150	2	103	0.16	2	127	0.00	2	129	0.16	2	155	0.16	2	159	0.00
300	1	207	0.16	1	255	0.00	2	64	0.16	2	77	0.16	2	79	0.00
600	1	103	0.16	1	127	0.00	1	129	0.16	1	155	0.16	1	159	0.00
1200	0	207	0.16	0	255	0.00	1	64	0.16	1	77	0.16	1	79	0.00
2400	0	103	0.16	0	127	0.00	0	129	0.16	0	155	0.16	0	159	0.00
4800	0	51	0.16	0	63	0.00	0	64	0.16	0	77	0.16	0	79	0.00
9600	0	25	0.16	0	31	0.00	0	32	-1.36	0	38	0.16	0	39	0.00
19200	0	12	0.16	0	15	0.00	0	15	1.73	0	19	-2.34	0	19	0.00
31250	0	7	0.00	0	9	-1.70	0	9	0.00	0	11	0.00	0	11	2.40
38400	—	—	—	0	7	0.00	0	7	1.73	0	9	-2.34	0	9	0.00

ビットレート (bps)	動作周波数 PCLK (MHz)																	
	14			16			17.2032			18			19.6608			20		
	n	N	相違 (%)	n	N	相違 (%)	n	N	相違 (%)	n	N	相違 (%)	n	N	相違 (%)	n	N	相違 (%)
110	2	248	-0.17	3	70	0.03	3	75	0.48	3	79	-0.12	3	86	0.31	3	88	-0.25
150	2	181	0.16	2	207	0.16	2	223	0.00	2	233	0.16	2	255	0.00	3	64	0.16
300	2	90	0.16	2	103	0.16	2	111	0.00	2	116	0.16	2	127	0.00	2	129	0.16
600	1	181	0.16	1	207	0.16	1	223	0.00	1	233	0.16	1	255	0.00	2	64	0.16
1200	1	90	0.16	1	103	0.16	1	111	0.00	1	116	0.16	1	127	0.00	1	129	0.16
2400	0	181	0.16	0	207	0.16	0	223	0.00	0	233	0.16	0	255	0.00	1	64	0.16
4800	0	90	0.16	0	103	0.16	0	111	0.00	0	116	0.16	0	127	0.00	0	129	0.16
9600	0	45	-0.93	0	51	0.16	0	55	0.00	0	58	-0.69	0	63	0.00	0	64	0.16
19200	0	22	-0.93	0	25	0.16	0	27	0.00	0	28	1.02	0	31	0.00	0	32	-1.36
31250	0	13	0.00	0	15	0.00	0	16	1.20	0	17	0.00	0	19	-1.70	0	19	0.00
38400	—	—	—	0	12	0.16	0	13	0.00	0	14	-2.34	0	15	0.00	0	15	1.73

PCLK (MHz)	SEMR の設定					最大ビット レート (bps)	PCLK (MHz)	SEMR レジスタの設定					最大ビット レート (bps)
	BGDM ビ ット	ABCS ビ ット	ABCSE ビット	n	N			BGDM ビ ット	ABCS ビ ット	ABCSE ビット	n	N	
8	0	0	0	0	0	250000	17.2032	0	0	0	0	0	537600
		1	0	0	0	500000			1	0	0	0	1075200
	1	0	0	0	0	1		0	0	0	0	2150400	
		1	0	0	0			1000000	1	0	0		0
	Don't care	Don't care	1	0	0	1333333		Don't care	Don't care	1	0	0	2867200

表 27.11 各動作周波数における最大ビットレート (調歩同期式モード) (2/2)

PCLK (MHz)	SEMR の設定					最大ビット レート (bps)	PCLK (MHz)	SEMR レジスタの設定					最大ビット レート (bps)
	BGDM ビ ット	ABCS ビ ット	ABCSE ビット	n	N			BGDM ビ ット	ABCS ビ ット	ABCSE ビット	n	N	
9.8304	0	0	0	0	0	307200	18	0	0	0	0	0	562500
		1	0	0	0	614400			1	0	0	0	1125000
	1	0	0	0	0			1	0	0	0	0	
		1	0	0	0	1228800			1	0	0	0	2250000
	Don't care	Don't care	1	0	0	1638400		Don't care	Don't care	1	0	0	3000000
10	0	0	0	0	0	312500	19.6608	0	0	0	0	0	614400
		1	0	0	0	625000			1	0	0	0	1228800
	1	0	0	0	0			1	0	0	0	0	
		1	0	0	0	1250000			1	0	0	0	2457600
	Don't care	Don't care	1	0	0	1666666		Don't care	Don't care	1	0	0	3276800
12	0	0	0	0	0	375000	20	0	0	0	0	0	625000
		1	0	0	0	750000			1	0	0	0	1250000
	1	0	0	0	0			1	0	0	0	0	
		1	0	0	0	1500000			1	0	0	0	2500000
	Don't care	Don't care	1	0	0	2000000		Don't care	Don't care	1	0	0	3333333
12.288	0	0	0	0	0	384000							
		1	0	0	0	768000							
	1	0	0	0	0								
		1	0	0	0	1536000							
	Don't care	Don't care	1	0	0	2048000							
14	0	0	0	0	0	437500							
		1	0	0	0	875000							
	1	0	0	0	0								
		1	0	0	0	1750000							
	Don't care	Don't care	1	0	0	2333333							
16	0	0	0	0	0	500000							
		1	0	0	0	1000000							
	1	0	0	0	0								
		1	0	0	0	2000000							
	Don't care	Don't care	1	0	0	2666666							

表 27.12 外部クロック入力時の最大ビットレート (調歩同期式モード) (1/2)

最大ビットレート (bps)			
PCLK (MHz)	外部入力クロック (MHz)	SEMR.ABCS = 0	SEMR.ABCS = 1
8	2.0000	125000	250000
9.8304	2.4576	153600	307200
10	2.5000	156250	312500
12	3.0000	187500	375000
12.288	3.0720	192000	384000
14	3.5000	218750	437500

表 27.12 外部クロック入力時の最大ビットレート（調歩同期式モード）（2/2）

最大ビットレート (bps)			
PCLK (MHz)	外部入力クロック (MHz)	SEMR.ABCS = 0	SEMR.ABCS = 1
16	4.0000	250000	500000
17.2032	4.3008	268800	537600
18	4.5000	281250	562500
19.6608	4.9152	307200	614400
20	5.0000	312500	625000

表 27.13 各ビットレートに対する BBR の設定例（クロック同期式モード、簡易 SPI モード）

ビットレート (bps)	動作周波数 PCLK (MHz)							
	8		10		16		20	
	n	N	n	N	n	N	n	N
2.5k	1	199	1	249	2	99	2	124
5k	1	99	1	124	1	199	1	249
10k	0	199	0	249	1	99	1	124
25k	0	79	0	99	0	159	0	199
50k	0	39	0	49	0	79	0	99
100k	0	19	0	24	0	39	0	49
250k	0	7	0	9	0	15	0	19
500k	0	3	0	4	0	7	0	9
1M	0	1			0	3	0	4
2.5M			0	0(注1)			0	1
5M							0	0(注1)
7.5M								

注. 空欄：設定禁止

注 1. 連続送受信はできません。1 フレームの送受信後、次のフレームの送受信を開始するまでに 1 ビット期間の間隔が空きます。すなわち、同期クロックの出力が 1 ビット期間停止します。そのため、1 フレーム（8 ビット）のデータ転送に 9 ビット分の時間がかかり、平均転送レートはビットレートの 8/9 倍になります。

表 27.14 外部クロック入力時の最大ビットレート（クロック同期式モード、簡易 SPI モード）

PCLK (MHz)	外部入力クロック (MHz)	最大ビットレート (Mbps)
8	1.3333	1.3333333
10	1.6667	1.6666667
12	2.0000	2.0000000
14	2.3333	2.3333333
16	2.6667	2.6666667
18	3.0000	3.0000000
20	3.3333	3.3333333

表 27.15 各ビットレートに対する BBR の設定（スマートカードインタフェースモード、n = 0、S = 372 の場合）（1/2）

ビットレート (bps)	動作周波数 PCLK (MHz)											
	7.1424			10.00			10.7136			13.00		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
9600	0	0	0.00	0	1	-30	0	1	-25	0	1	-8.99

表 27.15 各ビットレートに対する BBR の設定 (スマートカードインタフェースモード、n = 0、S = 372 の場合) (2/2)

ビットレート (bps)	動作周波数 PCLK (MHz)											
	14.2848			16.00			18.00			20.00		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
9600	0	1	0.00	0	1	12.01	0	2	-15.99	0	2	-6.66

表 27.16 各動作周波数における最大ビットレート (スマートカードインタフェースモード、S = 32 の場合)

PCLK (MHz)	最大ビットレート (bps)	n	N
10.00	156250	0	0
10.7136	167400	0	0
13.00	203125	0	0
16.00	250000	0	0
18.00	281250	0	0
20.00	312500	0	0

表 27.17 各ビットレートに対する BRR の設定例 (簡易 IIC モード)

ビットレート (bps)	動作周波数 PCLK (MHz)											
	8			10			16			20		
	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)	n	N	誤差 (%)
10k	0	24	0.0	0	30	0.8	1	12	-3.8	1	15	-2.3
25k	0	9	0.0	0	12	-3.8	1	4	0.0	1	5	4.2
50k	0	4	0.0	0	5	4.2	1	2	-16.7	1	2	4.2
100k(注1)	0	2	-16.7	0	3	-21.9	0	4	0.0	0	6	-10.7
250k	0	0	0.0	0	0	25.0	0	1	0.0	0	2	-16.7
350k	—	—	—	—	—	—	—	—	—	0	1	-10.7
400k(注1)	—	—	—	—	—	—	—	—	—	0	1	-21.9

注 1. 100 kbps と 400 kbps のビットレートは、設定値の誤差がマイナス側にあることを意味しています。

表 27.18 各ビットレート設定での SCLn の High/Low 幅最小値 (簡易 IIC モード)

ビットレート (bps)	動作周波数 PCLK (MHz)											
	8			10			16			20		
	n	N	SCLn High/Low 幅最小値 (μs)	n	N	SCLn High/Low 幅最小値 (μs)	n	N	SCLn High/Low 幅最小値 (μs)	n	N	SCLn High/Low 幅最小値 (μs)
10k	0	24	43.75/50.00	0	30	43.40/49.60	1	12	45.5/52.00	1	15	44.80/51.20
25k	0	9	17.50/20.00	0	12	18.2/20.80	1	4	17.50/20.00	1	5	16.80/19.20
50k	0	4	8.75/10.00	0	5	8.40/9.60	1	2	10.50/12.00	1	2	8.40/9.60
100k	0	2	5.25/6.00	0	3	5.60/6.40	0	4	4.37/5.00	0	6	4.90/5.60
250k	0	0	1.75/2.00	0	0	1.40/1.60	0	1	1.75/2.00	0	2	2.10/2.40
350k	—	—	—	—	—	—	—	—	—	0	1	1.40/1.60
400k	—	—	—	—	—	—	—	—	—	0	1	1.40/1.60

27.2.18 MDDR : 変調デューティレジスタ

Base address: SCIO = 0x4007_0000
 SCIm = 0x4007_0000 + 0x0020 × m (m = 1, 2, 9)

Offset address: 0x12

Bit position:	7	6	5	4	3	2	1	0
Bit field:								
Value after reset:	1	1	1	1	1	1	1	1

MDDR レジスタは、BRR レジスタで調整されたビットレートを補正するためのレジスタです。

SEMR.BRME ビットが 1 のとき、内蔵ボーレートジェネレータにより生成されるビットレートは、MDDR レジスタの設定 (M/256) に応じて均等に補正されます。表 27.19 に MDDR レジスタの設定値 M とビットレート B の関係を示します。

MDDR レジスタの初期値は 0xFF です。本レジスタのビット[7]は 1 に固定されています。

MDDR レジスタは、CPU から読み出しは可能ですが、書き込みは SCR/SCR_SMCI レジスタの TE ビットと RE ビットが 0 の場合にのみ可能です。

表 27.19 ビットレート変調機能使用時の MDDR レジスタ設定値 M とビットレート B の関係

B : ビットレート (bps)

M : MDDR 設定 ($128 \leq \text{MDDR} \leq 256$)

N : ボーレートジェネレータの BRR の設定値 ($0 \leq N \leq 255$)

PCLK : 動作周波数 (MHz)

n および S : 「27.2.17. BRR : ビットレートレジスタ」の表 27.8 と表 27.9 に示すように、SMR/SMR_SMCI レジスタと SCMR レジスタの設定値によって決まります。

x: Don't care

モード	SEMR レジスタの設定			BRR レジスタの設定	誤差
	BGDM ビット	ABCS ビット	ABCSE ビット		
調歩同期式マルチプロセッサ転送	0	0	0	$N = \frac{\text{PCLK} \times 10^6}{64 \times 2^{2n-1} \times \left(\frac{256}{M}\right) \times B} - 1$	$\text{誤差}(\%) = \left\{ \frac{\text{PCLK} \times 10^6}{B \times 64 \times 2^{2n-1} \times \left(\frac{256}{M}\right) \times (N+1)} - 1 \right\} \times 100$
	1	0	0	$N = \frac{\text{PCLK} \times 10^6}{32 \times 2^{2n-1} \times \left(\frac{256}{M}\right) \times B} - 1$	$\text{誤差}(\%) = \left\{ \frac{\text{PCLK} \times 10^6}{B \times 32 \times 2^{2n-1} \times \left(\frac{256}{M}\right) \times (N+1)} - 1 \right\} \times 100$
	0	1	0		
	1	1	0	$N = \frac{\text{PCLK} \times 10^6}{16 \times 2^{2n-1} \times \left(\frac{256}{M}\right) \times B} - 1$	$\text{誤差}(\%) = \left\{ \frac{\text{PCLK} \times 10^6}{B \times 16 \times 2^{2n-1} \times \left(\frac{256}{M}\right) \times (N+1)} - 1 \right\} \times 100$
	x	x	1	$N = \frac{\text{PCLK} \times 10^6}{12 \times 2^{2n-1} \times \left(\frac{256}{M}\right) \times B} - 1$	$\text{誤差}(\%) = \left\{ \frac{\text{PCLK} \times 10^6}{B \times 12 \times 2^{2n-1} \times \left(\frac{256}{M}\right) \times (N+1)} - 1 \right\} \times 100$
クロック同期式、簡易 SPI(注1)				$N = \frac{\text{PCLK} \times 10^6}{8 \times 2^{2n-1} \times \left(\frac{256}{M}\right) \times B} - 1$	—
スマートカードインタフェース				$N = \frac{\text{PCLK} \times 10^6}{S \times 2^{2n+1} \times \left(\frac{256}{M}\right) \times B} - 1$	$\text{誤差}(\%) = \left\{ \frac{\text{PCLK} \times 10^6}{B \times S \times 2^{2n+1} \times \left(\frac{256}{M}\right) \times (N+1)} - 1 \right\} \times 100$
簡易 IIC(注2)				$N = \frac{\text{PCLK} \times 10^6}{64 \times 2^{2n-1} \times \left(\frac{256}{M}\right) \times B} - 1$	—

注 1. クロック同期式モードまたは簡易 SPI モードの最高速設定 (SMR.CKS[1:0] = 00b、SCR.CKE[1] = 0、および BRR = 0) では、この機能を使用しないでください。

注 2. 簡易 IIC モードでは、SCLn 出力の High/Low 幅が IIC 規格を満たすように、ビットレートを調整してください。

通常の調歩同期式モードにおける、BRR レジスタ値 N と MDDR レジスタ値 M の設定例を表 27.20 と表 27.21 に示します。

表 27.20 各ビットレートに対する BRRMDDR との設定例 (調歩同期式モード) (1) (1/3)

ビット レート (bps)	動作周波数 PCLK (MHz)														
	8					9.8304					10				
	n	N	M	BGDM ビット	誤差 (%)	n	N	M	BGDM ビット	誤差 (%)	n	N	M	BGDM ビット	誤差 (%)
38400	0	5	236	0	0.03	0	7	(256) (注1)	0	0.00	0	10	173	1	-0.01
57600	0	3	236	0	0.03	0	4	240	0	0.00	0	4	236	0	0.03
115200	0	1	236	0	0.03	0	1	192	0	0.00	0	4	236	1	0.03
230400	0	0	236	0	0.03	0	0	192	0	0.00	0	1	189	1	0.14
460800	0	0	236	1	0.03	0	0	192	1	0.00	0	0	189	1	0.14

表 27.20 各ビットレートに対する BRRMDDR との設定例 (調歩同期式モード) (1) (2/3)

ビット レート (bps)	動作周波数 PCLK (MHz)														
	12					12.288					14				
	n	N	M	BGDM ビット	誤差 (%)	n	N	M	BGDM ビット	誤差 (%)	n	N	M	BGDM ビット	誤差 (%)
38400	0	8	236	0	0.03	0	9	(256) (注1)	0	0.00	0	16	191	1	0.00
57600	0	5	236	0	0.03	0	4	192	0	0.00	0	13	236	1	0.03
115200	0	2	236	0	0.03	0	4	192	1	0.00	0	6	236	1	0.03
230400	0	2	236	1	0.03	0	2	230	1	-0.17	0	2	202	1	-0.11
460800	0	0	157	1	-0.18	0	0	154	1	-0.26	0	0	135	1	0.14

表 27.20 各ビットレートに対する BRRMDDR との設定例 (調歩同期式モード) (1) (3/3)

ビット レート (bps)	動作周波数 PCLK (MHz)														
	16					17.2032					18				
	n	N	M	BGDM ビット	誤差 (%)	n	N	M	BGDM ビット	誤差 (%)	n	N	M	BGDM ビット	誤差 (%)
38400	0	11	236	0	0.03	0	13	(256) (注1)	0	0.00	0	18	166	1	-0.01
57600	0	7	236	0	0.03	0	6	192	0	0.00	0	18	249	1	-0.01
115200	0	3	236	0	0.03	0	6	192	1	0.00	0	8	236	1	0.03
230400	0	1	236	0	0.03	0	3	219	1	-0.20	0	1	210	0	0.14
460800	0	1	236	1	0.03	0	1	219	1	-0.20	0	0	210	0	0.14

注 1. この例は、SEMR レジスタの ABCS ビットと ABCSE ビットが 0 の場合を示しています。
SEMR.BRME = 0 (M = 256) の場合、ビットレート変調機能は無効になります。

表 27.21 各ビットレートに対する BRR と MDDR の設定例 (調歩同期式モード) (2)

ビットレ ート (bps)	動作周波数 PCLK (MHz)									
	19.6608					20				
	n	N	M	BGDM ビット	誤差 (%)	n	N	M	BGD M ビ ット	誤差 (%)
38400	0	15	(256) (注1)	0	0.00	0	10	173	0	-0.01
57600	0	9	240	0	0.00	0	9	236	0	0.03
115200	0	4	240	0	0.00	0	4	236	0	0.03
230400	0	1	192	0	0.00	0	4	236	1	0.03
460800	0	0	192	0	0.00	0	0	189	0	0.14

注 1. この例は、SEMR レジスタの ABCS ビットと ABCSE ビットが 0 の場合を示しています。
SEMR.BRME = 0 (M = 256) の場合、ビットレート変調機能は無効になります。

27.2.19 SEMR : シリアル拡張モードレジスタ

Base address: SCI0 = 0x4007_0000
SCI1m = 0x4007_0000 + 0x0020 × m (m = 1, 2, 9)

Offset address: 0x07

Bit position:	7	6	5	4	3	2	1	0
Bit field:	RXDE SEL	BGDM	NFEN	ABCS	ABCS E	BRME	—	—
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
2	BRME	ビットレート変調有効 0: ビットレート変調機能は無効 1: ビットレート変調機能は有効	R/W(注1)
3	ABCSE	調歩同期拡張基本クロック選択 1 調歩同期式モードにおいて、SCR.CKE[1] = 0 の場合にのみ有効です。 0: 1 ビット期間のクロックサイクル数は、SEMR レジスタの BGDM ビットと ABCS ビットの組み合わせにより決定 1: ポーレートは 1 ビット期間に対して基本クロックの 6 サイクル	R/W(注1)
4	ABCS	調歩同期基本クロック選択 調歩同期式モードでのみ有効 0: 1 ビット期間に対して基本クロックの 16 サイクルを選択 1: 1 ビット期間に対して基本クロックの 8 サイクルを選択	R/W(注1)
5	NFEN	デジタルノイズフィルタ機能有効 他のすべてのモードでは、NFEN ビットは 0 でなければなりません。 0: 調歩同期式モードの場合: RXDn 入力信号のノイズ除去機能は無効 簡易 I ² C モードの場合: SCLn と SDA _n の入力信号のノイズ除去機能は無効 1: 調歩同期式モードの場合: RXDn 入力信号のノイズ除去機能は有効 簡易 I ² C モードの場合: SCLn と SDA _n の入力信号のノイズ除去機能は有効	R/W(注1)
6	BGDM	ポーレートジェネレータ倍速モード選択 調歩同期式モードにおいて、SCR.CKE[1] = 0 の場合にのみ有効です 0: ポーレートジェネレータから通常の周波数のクロックを出力 1: ポーレートジェネレータから 2 倍の周波数のクロックを出力	R/W(注1)
7	RXDESEL	調歩同期スタートビットエッジ検出選択 調歩同期式モードでのみ有効です。 0: RXDn 端子入力の Low レベルでスタートビットを検出 1: RXDn 端子入力の立ち下がりエッジでスタートビットを検出	R/W(注1)

注 1. SCR/SCR_SMCI レジスタの TE ビットと RE ビットが 0 (シリアル送信動作およびシリアル受信動作を禁止) の場合にのみ書き込み可能です。

SEMR レジスタは、調歩同期式モードにおいて、1 ビット期間のクロックソースを選択するためのレジスタです。

BRME ビット (ビットレート変調有効)

BRME ビットは、ビットレート変調機能を有効または無効にします。有効にすると、内蔵ボーレートジェネレータにより生成されるビットレートを均等に補正します。

ABCSE ビット (調歩同期拡張基本クロック選択 1)

ABCSE ビットは、1 ビット期間における基本クロックのパルス数を 6 に設定します。ボーレートジェネレータからは 2 倍の周波数のクロックが出力されます。バスクロック周波数を分周しているときにビットレートを 6 にする場合、本ビットを使用し、かつ SMR.CKS[1:0] = 00b、BRR = 0 に設定してください。

調歩同期式モード以外では、本ビットを 0 にしてください。調歩同期式モードにおいても、外部クロックを使用している場合は本ビットを 0 にしてください。

ABCS ビット (調歩同期基本クロック選択)

ABCS ビットは、1 ビット期間のクロックサイクル数を選択します。

NFEN ビット (デジタルノイズフィルタ機能有効)

NFEN ビットは、デジタルノイズフィルタ機能を有効または無効にします。

デジタルノイズフィルタ機能を有効にした場合：

- 調歩同期式モードでは、RXDn 入力信号のノイズを除去する。
- 簡易 I²C モードでは、SDAn 入力信号と SCLn 入力信号のノイズを除去する。

他のすべてのモードでは、NFEN ビットを 0 にして、デジタルノイズフィルタ機能を無効にしてください。デジタルノイズフィルタ機能を無効にすると、受信した信号がそのまま内部信号として転送されます。

BGDM ビット (ボーレートジェネレータ倍速モード選択)

BGDM ビットは、ボーレートジェネレータから出力する基本クロックの周波数を 2 倍にするかどうかを選択します。

BGDM ビットは、調歩同期式モード (SMR.CM = 0) において、クロックソースに内蔵ボーレートジェネレータを選択したとき (SCR.CKE[1] = 0) に有効です。外部クロック選択時 (SCR.CKE[1] = 1)、本ビットを 0 にしてください。ボーレートジェネレータから出力されるクロックは、基本クロックの生成に使用されます。BGDM ビットを 1 にすると、基本クロックの周期が 1/2 倍になり、ビットレートが 2 倍になります。

本ビットは、調歩同期式モード以外では 0 にしてください。

RXDESEL ビット (調歩同期スタートビットエッジ検出選択)

RXDESEL ビットは、調歩同期式モードで受信する場合のスタートビットの検出方法を選択します。本ビットの設定により、ブレイク時のデータ受信動作が異なります。ブレイク中に受信動作を停止させたい場合、またはブレイク終了後に RXDn 端子入力を 1 フレーム期間以上 High レベルに保持せずに受信を開始したい場合、本ビットを 1 にしてください。

このビットは、調歩同期式モード以外では 0 にしてください。

27.2.20 SNFR : ノイズフィルタ設定レジスタ

Base address: SCIO = 0x4007_0000
SCIm = 0x4007_0000 + 0x0020 × m (m = 1, 2, 9)

Offset address: 0x08

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	NFCS[2:0]		

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
2:0	NFCS[2:0]	ノイズフィルタクロック選択 調歩同期式モードの場合、基本クロックの標準設定を選択します。 簡易 I ² C モードの場合、SMR.CKS[1:0]ビットで選択した内蔵ポーレートジェネレータのクロックソースの標準設定を選択します。 000: 調歩同期式モードの場合：1分周のクロックをノイズフィルタに使用 簡易 I ² C モードの場合：設定禁止 001: 調歩同期式モードの場合：設定禁止 簡易 I ² C モードの場合：1分周のクロックをノイズフィルタに使用 010: 調歩同期式モードの場合：設定禁止 簡易 I ² C モードの場合：2分周のクロックをノイズフィルタに使用 011: 調歩同期式モードの場合：設定禁止 簡易 I ² C モードの場合：4分周のクロックをノイズフィルタに使用 100: 調歩同期式モードの場合：設定禁止 簡易 I ² C モードの場合：8分周のクロックをノイズフィルタに使用 その他: 設定禁止	R/W(注1)
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. SCR/SCR_SMCI レジスタの TE ビットと RE ビットが 0 (シリアル送信動作を禁止、かつ受信動作を禁止) の場合にのみ書き込み可能です。

SNFR レジスタは、デジタルノイズフィルタのクロックを設定するためのレジスタです。

NFCS[2:0]ビット (ノイズフィルタクロック選択)

NFCS[2:0]ビットは、デジタルノイズフィルタのサンプリングクロックを選択します。調歩同期式モードでノイズフィルタを使用する場合、これらのビットを 000b にしてください。簡易 I²C モードで、SEMR レジスタの基本クロック選択ビットにおいて 32 個のクロックが 1 ビット期間として選択された場合、NFCS[2:0]ビットを 001b～100b の範囲に設定してください。基本クロック選択ビットにおいて他の値が選択されている場合は、NFCS ビットを 001b に設定してください。

27.2.21 SIMR1 : IIC モードレジスタ 1

Base address: SCI0 = 0x4007_0000
SCI_m = 0x4007_0000 + 0x0020 × m (m = 1, 2, 9)

Offset address: 0x09

Bit position:	7	6	5	4	3	2	1	0
Bit field:	IICDL[4:0]				—	—	IICM	

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	IICM	簡易 IIC モード選択 0: SCMR.SMIF = 0 : 調歩同期式モード、マルチプロセッサモード、クロック同期式モード、または簡易 SPI モード SCMR.SMIF = 1 : スマートカードインタフェースモード 1: SCMR.SMIF = 0 : 簡易 IIC モード SCMR.SMIF = 1 : 設定禁止	R/W(注1)
2:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7:3	IICDL[4:0]	SDAn 遅延出力選択 内蔵ポーレートジェネレータからのクロック信号のサイクル数で示す SDAn 信号出力遅延です。 0x00: 出力遅延なし その他: (IICDL - 1) サイクル～(IICDL) サイクル	R/W(注1)

注 1. SCR.TE ビットと SCR.RE ビットが 0 (シリアル送信動作およびシリアル受信動作を禁止) の場合にのみ書き込み可能です。

SIMR1 レジスタは、簡易 IIC モードと SDAn 出力の遅延段数を選択するためのレジスタです。

IICM ビット (簡易 IIC モード選択)

IICM ビットは、SCMR.SMIF ビットとの組み合わせで動作モードを選択します。

IICDL[4:0]ビット (SDAn 遅延出力選択)

IICDL[4:0]ビットは、SCLn 端子出力の立ち上がりエッジに対する SDAn 端子出力の遅延を指定します。

内蔵ポーレートジェネレータからのクロック信号を基準として、「遅延なし」から 31 サイクルまでの範囲で設定が可能です。SMR.CKS[1:0]ビットの設定によって分周された PCLK クロックが、内蔵ポーレートジェネレータからのクロック信号として供給されます。簡易 IIC モード以外では、IICDL[4:0]ビットを 00000b に設定してください。簡易 IIC モードでは、これらのビットを 00001b～11111b の範囲で設定してください。

表 27.22 各通信モードで IICDL[4:0]ビットに設定可能な値

通信モード	ABCS	IICDL[4:0]ビットに設定可能な値
簡易 IIC モード以外	Don't care	00000b
簡易 IIC モード	0	00001b～11111b
	1	00001b～00100b

27.2.22 SIMR2 : IIC モードレジスタ 2

Base address: SCIO = 0x4007_0000
 SCIm = 0x4007_0000 + 0x0020 × m (m = 1, 2, 9)

Offset address: 0x0A

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	IICAC KT	—	—	—	IICCS C	IICINT M

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	IICINTM	IIC 割り込みモード選択 0: ACK/NACK 割り込みを使用 1: 受信割り込み、送信割り込みを使用	R/W(注1)
1	IICCS	クロック同期化 0: クロック信号と同期しない 1: クロック信号と同期する	R/W(注1)
4:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
5	IICACKT	ACK 送信データ 0: ACK 送信 1: NACK 送信または ACK/NACK 受信	R/W
7:6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. SCR.RE ビットと SCR.TE ビットが 0 (シリアル受信動作およびシリアル送信動作を禁止) の場合にのみ書き込み可能です。

SIMR2 レジスタは、簡易 IIC モードにおいて、送受信の制御方法を選択するためのレジスタです。

IICINTM ビット (IIC 割り込みモード選択)

IICINTM ビットは、簡易 IIC モードにおいて、割り込み要求の要因を選択します。

IICCS ビット (クロック同期化)

他のデバイスがウェイトを挿入したため SCLn 端子が Low になったとき、内部で生成する SCLn クロック信号を同期化する場合は、IICCS ビットを 1 にしてください。

IICCS ビットを 0 にすると、SCLn クロック信号は同期化されません。SCLn 端子の入力レベルにかかわらず、BRR レジスタで選択したビットレートに従って SCLn クロック信号が生成されます。

デバッグ時を除いて、IICCS ビットは 1 にしてください。

IICACKT ビット (ACK 送信データ)

送信データは ACK ビットを含みます。ACK/NACK ビット受信時は、IICACKT ビットを 1 にしてください。

27.2.23 SIMR3 : IIC モードレジスタ 3

Base address: SCIO = 0x4007_0000
 SCIm = 0x4007_0000 + 0x0020 × m (m = 1, 2, 9)

Offset address: 0x0B

Bit position:	7	6	5	4	3	2	1	0
Bit field:	IICSCLS[1:0]		IICSDAS[1:0]		IICSTIF	IICSTPREQ	IICRSTAREQ	IICSTAREQ
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	IICSTAREQ	開始条件生成 0: 開始条件を生成しない 1: 開始条件を生成する(注1) (注3) (注5) (注6)	R/W
1	IICRSTAREQ	再開始条件生成 0: 再開始条件を生成しない 1: 再開始条件を生成する(注2) (注3) (注5) (注6)	R/W
2	IICSTPREQ	停止条件生成 0: 停止条件を生成しない 1: 停止条件を生成する(注2) (注3) (注5) (注6)	R/W
3	IICSTIF	開始/再開始/停止条件生成完了フラグ 0: 各条件の生成要求がない状態、または生成中の状態 1: 開始条件、再開始条件、停止条件の生成が完了した状態 IICSTIF ビットに 0 を書くと、0 になります。(注4)	R/W(注4)
5:4	IICSDAS[1:0]	SDAn 出力選択 0 0: シリアルデータ出力 0 1: 開始条件、再開始条件、または停止条件の生成 1 0: SDAn 端子には Low を出力 1 1: SDAn 端子はハイインピーダンス状態	R/W
7:6	IICSCLS[1:0]	SCLn 出力選択 0 0: シリアルクロック出力 0 1: 開始条件、再開始条件、または停止条件の生成 1 0: SCLn 端子には Low を出力 1 1: SCLn 端子はハイインピーダンス状態	R/W

注 1. バスの状態を確認し、バスフリー状態のときにのみ開始条件を生成してください。

注 2. バスの状態を確認し、バスビジー状態のときに再開始条件または停止条件を生成してください。

注 3. IICSTAREQ ビット、IICRSTAREQ ビット、IICSTPREQ ビットは、2 つ以上を 1 にしないでください。

注 4. 0 のみを書いてください。1 を書くと、その値は無視されます。

注 5. IICSTIF フラグを 0 にしてから、各条件生成を行ってください。

注 6. 1 の状態にあるとき、0 を書かないでください。このビットが 1 の状態にあるとき 0 を書くと、条件生成が中断します。

SIMR3 レジスタは、簡易 I²C モードの開始条件、再開始条件、停止条件生成、および、SSDAn 端子、SSCLn 端子の出力値固定を制御するためのレジスタです。

IICSTAREQ ビット (開始条件生成)

開始条件の生成を行うときは、IICSTAREQ ビットを 1 にするとともに、IICSDAS[1:0] ビットと IICSCLS[1:0] ビットをそれぞれ 01b にしてください。

[1 になる条件]

- 1 を書いたとき

[0 になる条件]

- 開始条件の生成が完了したとき

IICRSTAREQ ビット (再開始条件生成)

再開始条件の生成を行うときは、IICRSTAREQ ビットを 1 にするとともに、IICSDAS[1:0] ビットと IICSCLS[1:0] ビットをそれぞれ 01b にしてください。

[1 になる条件]

- 1 を書いたとき

[0 になる条件]

- 再開始条件の生成が完了したとき

IICSTPREQ ビット (停止条件生成)

停止条件の生成を行うときは、IICSTPREQ ビットを 1 にするとともに、IICSDAS[1:0]ビットと IICSCLS[1:0]ビットをそれぞれ 01b にしてください。

[1 になる条件]

- 1 を書いたとき

[0 になる条件]

- 停止条件の生成が完了したとき

IICSTIF フラグ (開始/再開始/停止条件生成完了フラグ)

IICSTIF フラグは、各条件の生成後に、生成が完了したことを示します。IICSTAREQ ビット、IICRSTAREQ ビット、または IICSTPREQ ビットを用いて各条件の生成を行うときは、IICSTIF フラグを 0 にしてから生成を実行してください。

SCR.TEIE ビットで割り込み要求が許可されているとき、IICSTIF フラグが 1 の場合に STI 要求が出力されます。

[1 になる条件]

- 開始条件、再開始条件、停止条件の生成が完了したとき
1 になる条件が 0 になる条件と競合した場合は、0 になる条件が優先されます。

[0 になる条件]

- 0 を書いたとき。IICSTIF ビットに 0 を書いた後は、ビットを読み出して、実際に 0 になっていることを確認してください。
- SIMR1.IICM ビットに 0 を書いたとき (簡易 IIC モード以外の場合)
- SCR.TE ビットに 0 を書いたとき

IICSDAS[1:0]ビット (SDAn 出力選択)

IICSDAS[1:0]ビットは、SDAn 端子からの出力を制御します。通常動作時は、IICSDAS[1:0]ビットと IICSCLS[1:0]ビットは同じ値にしてください。

IICSCLS[1:0]ビット (SCLn 出力選択)

IICSCLS[1:0]ビットは、SCLn 端子からの出力を制御します。通常動作時は、IICSDAS[1:0]ビットと IICSCLS[1:0]ビットは同じ値にしてください。

27.2.24 SISR : IIC ステータスレジスタ

Base address: SCI0 = 0x4007_0000
SCI_m = 0x4007_0000 + 0x0020 × m (m = 1, 2, 9)

Offset address: 0x0C

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	IICAC KR
Value after reset:	0	0	x	x	0	x	0	0

ビット	シンボル	機能	R/W
0	IICACKR	ACK 受信データフラグ 0: ACK 受信 1: NACK 受信	R
1	—	読むと 0 が読めます。	R
2	—	読み出し値は不定です。	R
3	—	読むと 0 が読めます。	R
5:4	—	読み出し値は不定です。	R
7:6	—	読むと 0 が読めます。	R

SISR レジスタは、簡易 IIC モードにおける状態をモニタするためのレジスタです。

IICACKR フラグ (ACK 受信データフラグ)

IICACKR フラグから、受信された ACK/NACK ビットを読み出すことができます。IICACKR フラグは、ACK/NACK ビット受信時の SCLn クロックの立ち上がりのタイミングで更新されます。

27.2.25 SPMR : SPI モードレジスタ

Base address: SCIO = 0x4007_0000
SCIm = 0x4007_0000 + 0x0020 × m (m = 1, 2, 9)

Offset address: 0x0D

Bit position:	7	6	5	4	3	2	1	0
Bit field:	CKPH	CKPOL	—	MFF	—	MSS	CTSE	SSE
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	SSE	SSn 端子機能有効 0: SSn 端子機能は無効 1: SSn 端子機能は有効	R/W(注1)
1	CTSE	CTS 有効 0: CTS 機能は無効 (RTS 出力機能は有効) 1: CTS 機能は有効	R/W(注1)
2	MSS	マスタスレーブ選択 0: TXDn 端子は送信、RXDn 端子は受信 (マスタモード) 1: TXDn 端子は受信、RXDn 端子は送信 (スレーブモード)	R/W(注1)
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	MFF	モードフォルトフラグ 0: モードフォルトエラーなし 1: モードフォルトエラーあり	R/W(注2)
5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	CKPOL	クロック極性選択 0: クロック極性反転なし 1: クロック極性反転あり	R/W(注1)
7	CKPH	クロック位相選択 0: クロック遅延なし 1: クロック遅延あり	R/W(注1)

注 1. SCR.TE ビットと SCR.RE ビットが 0 (シリアル送信動作およびシリアル受信動作を禁止) の場合にのみ書き込み可能です。

注 2. フラグをクリアするための 0 書き込みのみ可能です。

SPMR レジスタは、調歩同期式モードおよびクロック同期式モードの拡張設定を選択するためのレジスタです。

SSE ビット (SSn 端子機能有効)

簡易 SPI モードで SSn 端子を用いて送受信制御を行うには、SSE ビットを 1 にしてください。他のすべてのモードでは 0 にしてください。簡易 SPI モードでは、マスタモード選択時 (SCR.CKE[1:0] = 00b かつ SPMR.MSS = 0)

にシングルマスタが存在する場合は、送受信制御にマスタ側 SSn 端子は必要ありません。そのような場合は、SSE ビットを 0 にします。SSE ビットと CTSE ビットの両方を 1 にしないでください。両方を有効にした場合、これらのビットを 0 にしたときと同じ動作になります。

CTSE ビット (CTS 有効)

SSn 端子を CTS 制御信号入力として用いて送受信制御を行う場合、CTSE ビットを 1 にしてください。本ビットを 0 にした場合は RTS 信号が出力されます。スマートカードインタフェースモード、簡易 SPI モード、および簡易 IIC モードでは、本ビットを 0 にしてください。CTSE ビットと SSE ビットの両方を 1 にしないでください。両方を有効にした場合、これらのビットを 0 にしたときと同じ動作になります。

MSS ビット (マスタスレーブ選択)

MSS ビットは、簡易 SPI モードにおいて、マスタ動作またはスレーブ動作を選択します。本ビットを 1 にすると、TXDn 端子と RXDn 端子の機能が逆になり、データは TXDn 端子を介して受信され、RXDn 端子を介して送信されます。

簡易 SPI モード以外では、本ビットを 0 にしてください。

MFF フラグ (モードフォルトフラグ)

MFF フラグは、モードフォルトエラーが発生したことを示します。マルチマスタ構成では、本フラグを読み出すことでモードフォルトエラーの発生を判定できます。

[1 になる条件]

- 簡易 SPI モードでマスタモード (SSE ビット = 1 かつ MSS ビット = 0) の場合に、SSn 端子入力が Low になったとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき

CKPOL ビット (クロック極性選択)

CKPOL ビットは、SCKn 端子からのクロック信号出力の極性を選択します。詳細は、[図 27.69](#) を参照してください。簡易 SPI モードおよびクロック同期式モード以外のすべてのモードで、CKPOL ビットを 0 としてください。

CKPH ビット (クロック位相選択)

CKPH ビットは、SCKn 端子からのクロック信号出力の位相を選択します。詳細は、[図 27.69](#) を参照してください。簡易 SPI モードおよびクロック同期式モード以外のすべてのモードで、CKPH ビットを 0 としてください。

27.2.26 FCR : FIFO コントロールレジスタ

Base address: SCI0 = 0x4007_0000

Offset address: 0x14

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	RSTRG[3:0]				RTRG[3:0]				TTRG[3:0]				DRES	TFRS T	RFRS T	FM
Value after reset:	1	1	1	1	1	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	FM	FIFO モード選択 調歩同期式モード (マルチプロセッサモードを含む) またはクロック同期式モードでのみ有効です。 0: 非 FIFO モード。 通信には TDR/RDR または TDRHL/RDRHL レジスタが選択されます。 1: FIFO モード 通信には FTDRHL/FRDRHL レジスタが選択されます。	R/W(注1)
1	RFRST	受信 FIFO データレジスタリセット FCR.FM = 1 の場合にのみ有効です。 0: FRDRHL レジスタをリセットしない 1: FRDRHL レジスタをリセットする	R/W

ビット	シンボル	機能	R/W
2	TFRST	送信 FIFO データレジスタリセット FCR.FM = 1 の場合にのみ有効です。 0: FTDRHL レジスタをリセットしない 1: FTDRHL レジスタをリセットする	R/W
3	DRES	受信データレディエラー選択 受信データレディ検出時に要求する割り込みを選択します。 0: 受信データフル割り込み (SCIn_RXI) 1: 受信エラー割り込み (SCIn_ERI)	R/W
7:4	TTRG[3:0]	送信 FIFO データトリガ数 調歩同期式モード (マルチプロセッサモードを含む) またはクロック同期式モードでのみ有効です。 トリガ番号は、TTRG[3:0] ビットで指定されます。	R/W
11:8	RTRG[3:0]	受信 FIFO データトリガ数 調歩同期式モード (マルチプロセッサモードを含む) またはクロック同期式モードでのみ有効です。 トリガ番号は、RTRG[3:0] ビットで指定されます。	R/W
15:12	RSTRG[3:0]	RTS 出力アクティブトリガ数選択 調歩同期式モード (マルチプロセッサモードを含む) またはクロック同期式モードにおいて、FCR.FM = 1、SPMR.CTSE = 0、および SPMR.SSE = 0 の場合にのみ有効です。 トリガ番号は、RSTRG[3:0] ビットで指定されます。	R/W

注 1. TE = 0、RE = 0 の場合のみ書き込み可能です。

FCR レジスタは、FIFO モードの選択、FTDRHL レジスタと FRDRHL レジスタのリセット、送受信用 FIFO データトリガ数の選択、および RTS 出力アクティブトリガ数の選択を行います。

FM ビット (FIFO モード選択)

FM ビットを 1 にすると、通信には FTDRHL と FRDRHL が選択されます。FM ビットを 0 にすると、通信には TDR、RDR もしくは TDRHL、RDRHL が選択されます。

RFRST ビット (受信 FIFO データレジスタリセット)

RFRST ビットを 1 にすると、FRDRHL レジスタがリセットされ、受信データ数は 0 にリセットされます。1 を書いてから 1PCLK 経過後、RFRST ビットは 0 にクリアされます。

TFRST ビット (送信 FIFO データレジスタリセット)

TFRST ビットを 1 にすると、FTDRHL レジスタがリセットされ、送信データ数は 0 にリセットされます。1 を書いてから 1PCLK 経過後、TFRST ビットは 0 にクリアされます。

DRES ビット (受信データレディエラー選択)

受信データレディエラー検出時、SCIn_RXI 割り込み要求または SCIn_ERI 割り込み要求を選択できます。DTC を開始して FRDRHL レジスタと FRDRHL レジスタを読み出すときは、DRES ビットを 1 にしてください。

TTRG[3:0] ビット (送信 FIFO データトリガ数)

FTDRHL レジスタ内の送信データ数が TTRG[3:0] ビットに指定された送信トリガ数以下の場合、TDFE フラグが 1 になり、ソフトウェアによる FTDRHL レジスタへのデータ書き込みが可能になります。SCR.TIE = 1 の場合は、SCIn_TXI 割り込み要求が発生します。

RTRG[3:0] ビット (受信 FIFO データトリガ数)

FRDRHL レジスタ内の受信データ数が RTRG[3:0] ビットに指定された受信トリガ数以上の場合、RDF フラグが 1 になり、ソフトウェアによる FRDRHL レジスタからのデータ読み出しが可能になります。SCR.RIE = 1 の場合は、SCIn_RXI 割り込み要求が発生します。

RTRG[3:0] ビットが 0 の場合は、受信 FIFO 内のデータ数が 0 であっても、RDF フラグはセットされず、SCIn_RXI 割り込み要求も発生しません。

RSTRG[3:0] ビット (RTS 出力アクティブトリガ数選択)

FRDRHL レジスタに格納された受信データ数が RSTRG[3:0] ビットに指定された受信トリガ数以上の場合、RTS 信号は High 状態になります。

RSTRG[3:0]ビットが0の場合は、FRDRHL レジスタのデータ数が0であっても、RTS 信号は High 状態になりません。

27.2.27 FDR : FIFO データ数レジスタ

Base address: SCI0 = 0x4007_0000

Offset address: 0x16

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	T[4:0]				—	—	—	R[4:0]					
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
4:0	R[4:0]	受信 FIFO データ 調歩同期式モード（マルチプロセッサモードを含む）またはクロック同期式モードにおいて、FCR.FM = 1 の場合にのみ有効です。 FRDRHL レジスタに格納された受信データ量を示します。	R
7:5	—	読むと 0 が読めます。	R
12:8	T[4:0]	送信 FIFO データ数 調歩同期式モード（マルチプロセッサモードを含む）またはクロック同期式モードにおいて、FCR.FM = 1 の場合にのみ有効です。 FTDRHL レジスタに格納された未送信データ量を示します。	R
15:13	—	読むと 0 が読めます。	R

FDR レジスタは、FRDRHL/FTDRHL レジスタに格納されたデータ量を示します。

R[4:0]ビット（受信 FIFO データ）

R[4:0]ビットは、FRDRHL レジスタに格納された受信データ量を示します。値 0x00 は受信データがないことを意味します。また、値 0x10 は最大数の受信データが FRDRHL レジスタに格納されていることを意味します。

T[4:0]ビット（送信 FIFO データ数）

T[4:0]ビットは、FTDRHL レジスタに格納された未送信データ量を示します。値 0x00 は送信データがないことを意味します。また、値 0x10 は全送信データ（最大数）が FTDRHL レジスタに格納されていることを意味します。

27.2.28 LSR : ラインステータスレジスタ

Base address: SCI0 = 0x4007_0000

Offset address: 0x18

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	PNUM[4:0]				—	FNUM[4:0]						—	ORER
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	ORER	オーバーランエラーフラグ 調歩同期式モード（マルチプロセッサモードを含む）またはクロック同期式モードにおいて、FIFO 選択時にのみ有効です。 0: オーバーランエラーの発生なし 1: オーバーランエラーの発生あり	R(注1)
1	—	読むと 0 が読めます。	R
6:2	FNUM[4:0]	フレーミングエラー数 FRDRHL レジスタに格納された受信データ中の、フレーミングエラーのあるデータ数を示します。	R
7	—	読むと 0 が読めます。	R

ビット	シンボル	機能	R/W
12:8	PNUM[4:0]	パリティエラー数 FRDRHL レジスタに格納された受信データ中の、パリティエラーのあるデータ数を示します。	R
15:13	—	読むと 0 が読めます。	R

注 1. SSR_FIFO.ORER に 0 を書いて、フラグをクリアしてください。

LSR レジスタは受信エラー状況を示すレジスタです。

ORER フラグ (オーバーランエラーフラグ)

ORER フラグは、SSR_FIFO.ORER の値を反映します。

FNUM[4:0]ビット (フレーミングエラー数)

FNUM[4:0]ビットの値は、FRDRHL レジスタ中のフレーミングエラーのあるデータ数を示します。

PNUM[4:0]ビット (パリティエラー数)

PNUM[4:0]ビットの値は、FRDRHL レジスタ中のパリティエラーのあるデータ数を示します。

27.2.29 CDR:コンペアマッチデータレジスタ

Base address: SCIO = 0x4007_0000
SCIm = 0x4007_0000 + 0x0020 × m (m = 1, 2, 9)

Offset address: 0x1A

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	CMPD[8:0]								
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
8:0	CMPD[8:0]	コンペアマッチデータ アドレス一致ウェイクアップ機能用の比較データパターンを格納します。	R/W
15:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

CDR レジスタは、アドレス一致検出機能用の比較データを設定するためのレジスタです。

CMPD[8:0]ビット (コンペアマッチデータ)

CMPD[8:0]ビットは、アドレス一致検出機能が有効 (DCCR.DCME = 1) のとき、アドレス一致検出機能で受信データと比較するデータを設定します。

以下の 3 種類のビット長から選択できます。

- 7 ビット長の CMPD[6:0]
- 8 ビット長の CMPD[7:0]
- 9 ビット長の CMPD[8:0]

27.2.30 DCCR:データコンペアマッチコントロールレジスタ

Base address: SCIO = 0x4007_0000
SCIm = 0x4007_0000 + 0x0020 × m (m = 1, 2, 9)

Offset address: 0x13

Bit position:	7	6	5	4	3	2	1	0
Bit field:	DCME	IDSEL	—	DFER	DPER	—	—	DCMF
Value after reset:	0	1	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	DCMF	データコンペアマッチフラグ 0: 不一致 1: 一致	R(/W) (注1)
2:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
3	DPER	データコンペアマッチパリティエラーフラグ 0: パリティエラーの発生なし 1: パリティエラーの発生あり	R(/W) (注1)
4	DFER	データコンペアマッチフレーミングエラーフラグ 0: フレーミングエラーの発生なし 1: フレーミングエラーの発生あり	R(/W) (注1)
5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	IDSEL	ID フレーム選択 調歩同期式モード（マルチプロセッサモードを含む）でのみ有効です。 0: MPB ビット値とは無関係に、常にデータを比較する 1: MPB ビットが 1（ID フレーム）の場合にのみデータを比較する	R/W
7	DCME	データコンペアマッチ有効 調歩同期式モード（マルチプロセッサモードを含む）でのみ有効です。 0: アドレス一致検出機能は無効 1: アドレス一致検出機能は有効	R/W

注 1. フラグをクリアするため、1 を読んだ後に 0 を書き込むことのみ可能です。

DCCR レジスタは、アドレス一致検出機能を制御するためのレジスタです。

DCMF フラグ（データコンペアマッチフラグ）

DCMF フラグは、SCI が受信データと比較データ (CDR.CMPD) の一致を検出したことを示します。

[1 になる条件]

- DCCR.DCME=1 の状態で、受信データが比較データ (CDR.CMPD) と一致したとき

[0 になる条件]

- DCMF から 1 を読んだ後、0 を書いたとき

SCR.RE ビットを 0 にしても、DCMF フラグは影響を受けず、以前の値を保持します。

DPER フラグ（データコンペアマッチパリティエラーフラグ）

DPER フラグは、アドレス一致検出（受信データの一致検出）時に、パリティエラーが発生したことを示します。

[1 になる条件]

- アドレス一致が検出されたフレームでパリティエラーが検出されたとき

[0 になる条件]

- DPER から 1 を読んだ後、0 を書いたとき

SCR.RE ビットを 0（シリアル受信動作を禁止）にしても、DPER フラグは影響を受けず、以前の値を保持します。

DFER フラグ（データコンペアマッチフレーミングエラーフラグ）

DFER フラグは、アドレス一致検出（受信データの一致検出）時に、フレーミングエラーが発生したことを示します。

[1 になる条件]

- アドレス一致が検出されたフレームのストップビットが 0 のとき
2 ストップビットモードの場合、ストップビットの 1 ビット目のみが 1 であるかチェックされます（2 ビット目はチェックされません）。

[0 になる条件]

- DFER から 1 を読んだ後、0 を書いたとき

SCR.RE ビットを 0（シリアル受信動作を禁止）にしても、DFER フラグは影響を受けず、以前の値を保持します。

IDSEL ビット（ID フレーム選択）

IDSEL ビットは、アドレス一致検出機能が有効な場合、MPB ビットの値とは無関係に比較を行うか、または SSR.MPB ビット = 1（ID フレーム）の場合にのみ比較を行うかを選択します。

DCME ビット（データコンペアマッチ有効）

DCME ビットは、アドレス一致検出機能（データコンペアマッチ機能）の有効／無効を選択します。

SCI によって受信データと比較データ (CDR.CMPD) の一致が検出された場合、DCME ビットは自動的にクリアされ、その後、SCI の動作モードは通常の実受信モードになります。「[27.3.6. アドレス一致（受信データ一致）検出機能](#)」を参照してください。

調歩同期式モード以外では、書き込み値は 0 にする必要があります。

27.2.31 SPTR：シリアルポートレジスタ

Base address: SCI0 = 0x4007_0000
SCI_m = 0x4007_0000 + 0x0020 × m (m = 1, 2, 9)

Offset address: 0x1C

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	SPB2IO	SPB2DT	RXDMON

Value after reset: 0 0 0 0 0 0 1 1

ビット	シンボル	機能	R/W
0	RXDMON	シリアル入力データモニタ RXDn 端子の状態を示します。 0: RXDn 端子は Low になる 1: RXDn 端子は High になる	R
1	SPB2DT	シリアルポートブレイクデータ選択 SCR.TE = 0 の場合、TXDn 端子の出力レベルを選択します。 0: TXDn 端子は Low を出力する 1: TXDn 端子は High を出力する	R/W
2	SPB2IO	シリアルポートブレイク入出力 TXDn 端子へ SPB2DT の値を出力するか否かを選択します。 0: SPB2DT ビットの値を TXDn 端子に出力しない 1: SPB2DT ビットの値を TXDn 端子に出力する	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

SPTR レジスタは、シリアル受信端子（RXDn 端子）の状態を確認し、送信端子の状態を設定するためのレジスタです。

このレジスタは調歩同期式モードでのみ使用可能です。

表 27.23 に示すように、TXDn 端子の状態は、SCR.TE ビット、SPTR.SPB2IO ビット、および SPTR.SPB2DT ビットの各設定値の組み合わせで決定されます。

表 27.23 TXDn 端子の状態

SCR.TE ビットの値	SPTR.SPB2IO の値	SPTR.SPB2DT の値	TXDn 端子の状態
0	0	—	Hi-Z（初期値）
0	1	0	Low を出力
0	1	1	High を出力
1	—	—	シリアル送信データを出力

注. — : Do not care.

注. SPTR レジスタは調歩同期式モードでのみ使用してください。他のモードでの使用は保証されません。

27.3 調歩同期式モードの動作

調歩同期式シリアル通信の一般的なデータフォーマットを図 27.2 に示します。1 フレームは、スタートビット (Low) で始まり、送受信データ、パリティビット、ストップビット (High) の順に構成されます。調歩同期式シリアル通信では、通信回線は通常、マーク状態 (High) に保たれています。

SCI は通信回線を監視しています。Low を検出すると、スタートビットとみなしてシリアル通信を開始します。

SCI 内部では送信部と受信部は独立しており、全二重通信が可能です。また、送信部と受信部はどちらも FIFO モードに加えてダブルバッファ構成になっているため、送受信中でもデータの読み出し／書き込みが可能であり、連続送受信動作が実現されます。




図 27.2 調歩同期式シリアル通信のデータフォーマット (8 ビットデータ/パリティあり/2 ストップビットの場合)

27.3.1 シリアル転送フォーマット

調歩同期式モードで設定できるシリアル送信/受信フォーマットを表 27.24 に示します。フォーマットは 18 種類あり、SMR レジスタおよび SCMR レジスタの設定で選択できます。マルチプロセッサ機能の詳細については「27.4. マルチプロセッサ通信機能」を参照してください。

表 27.24 シリアル転送フォーマット (調歩同期式モード) (1/2)

SCMR 設定値	SMR 設定値				シリアル転送のフォーマットとフレーム長												
CHR1	CHR	PE	MP	STOP	1	2	3	4	5	6	7	8	9	10	11	12	13
0	0	0	0	0	ST	9 ビットデータ									SP		
0	0	0	0	1	ST	9 ビットデータ									SP	SP	
0	0	1	0	0	ST	9 ビットデータ									P	SP	
0	0	1	0	1	ST	9 ビットデータ									P	SP	SP
1	0	0	0	0	ST	8 ビットデータ								SP			
1	0	0	0	1	ST	8 ビットデータ								SP	SP		

表 27.24 シリアル転送フォーマット（調歩同期式モード）(2/2)

SCMR 設定値	SMR 設定値				シリアル転送のフォーマットとフレーム長													
	CHR1	CHR	PE	MP	STOP	1	2	3	4	5	6	7	8	9	10	11	12	13
1	0	1	0	0		ST	8 ビットデータ							P	SP			
1	0	1	0	1		ST	8 ビットデータ							P	SP	SP		
1	1	0	0	0		ST	7 ビットデータ						SP					
1	1	0	0	1		ST	7 ビットデータ						SP	SP				
1	1	1	0	0		ST	7 ビットデータ						P	SP				
1	1	1	0	1		ST	7 ビットデータ						P	SP	SP			
0	0	—	1	0		ST	9 ビットデータ							MPB		SP		
0	0	—	1	1		ST	9 ビットデータ							MPB		SP	SP	
1	0	—	1	0		ST	8 ビットデータ							MPB		SP		
1	0	—	1	1		ST	8 ビットデータ							MPB		SP	SP	
1	1	—	1	0		ST	7 ビットデータ						MPB		SP			
1	1	—	1	1		ST	7 ビットデータ						MPB		SP	SP		

ST: スタートビット
SP: ストップビット
P: パリティビット
MPB: マルチプロセスサビット

27.3.2 調歩同期式モードの受信データサンプリングタイミングと受信マージン

調歩同期式モードでは、SCI はビットレートの 16 倍^(注1)の周波数の基本クロックで動作します。

受信時はスタートビットの立ち下がりエッジを基本クロックでサンプリングして内部を同期化します。

また、図 27.3 に示すように、受信データは基本クロックの 8 パルス目^(注1)の立ち上がりエッジでサンプリングされるため、各ビットの途中でデータが取り込まれます。調歩同期式モードでの受信マージンは以下の式 (1) によって決定されます。

$$M = \left| \left(0.5 - \frac{1}{2N} \right) - (L - 0.5)F - \frac{|D - 0.5|}{N}(1 + F) \right| \times 100 [\%] \quad \dots \text{式 (1)}$$

注. M: 受信マージン

N: クロックに対するビットレートの比

(SEMR.ABCSE = 0 かつ SEMR.ABCS = 0 の場合、N = 16)

SEMR.ABCS = 1 の場合、N = 8

SEMR.ABCSE = 1 の場合、N = 6)

D: クロックのデューティサイクル (D = 0.5~1.0)

L: フレーム長 (L = 9~13)

F: クロック周波数の偏差の絶対値

式 (1) で、 $F=0$ 、 $D=0.5$ とすると、受信マージンは下記の式で算出されます。

$$M = \{0.5 - 1/(2 \times 16)\} \times 100 (\%) = 46.875 \%$$

これは計算上の値を表しています。システム設計の際には 20～30%の余裕を持たせることが推奨されます。

注 1. この例では、SEMR.ABCS ビットが 0 で、SEMR.ABCSE が 0 です。ABCS ビットが 1 で ABCSE ビットが 0 の場合は、ビットレートの 8 倍の周波数が基本クロックとなり、受信データは基本クロックの 4 パルス目の立ち上がりエッジでサンプリングされます。

ABCSE ビットが 1 の場合は、ビットレートの 6 倍の周波数が基本クロックとなり、受信データは基本クロックの 3 パルス目の立ち上がりエッジでサンプリングされます。




図 27.3 調歩同期式モードでの受信データサンプリングタイミング

27.3.3 クロック

SCI の送受信クロックは、SEMR.CM ビットと SCR.CKE[1:0] ビットの設定により、内蔵ボーレートジェネレータが生成する内部クロック、または SCKn 端子に入力される外部クロックのいずれかを選択できます。

外部クロックを使用する場合は、SCKn 端子にビットレートの 16 倍 (SEMR.ABCS ビット = 0 のとき)、または 8 倍 (SEMR.ABCS ビット = 1 のとき) の周波数のクロックを入力する必要があります。

内部クロックで動作させるときは、SCKn 端子からクロックを出力させることができます。このとき出力されるクロックの周波数はビットレートと等しく、位相は図 27.4 に示すように、送信データの中にクロックの立ち上がりエッジが来るように設定されます。

クロック出力を選択した場合は、SCR.TE = 1 もしくは SCR.RE = 1 に設定した後でクロック出力が行われます。




図 27.4 調歩同期式モードにおける出力クロックと送信データの位相関係 (SEMR.CHR = 0、PE = 1、MP = 0、および STOP = 1 の場合)

27.3.4 倍速動作とビットレートの6倍の周波数

SEMR.ABCS ビットを1にして、1ビット期間として基本クロックの8パルスを選択した場合、ABCS ビットが0の場合に比べて、SCIは2倍のビットレートで動作します。SEMR.BGDM ビットが1になっていると、基本クロックの周期は1/2倍になり、ビットレートはBGDM ビットが0の場合の2倍になります。SCR.CKE[1]ビットを0にして、内蔵ボーレートジェネレータを選択した場合、ABCS ビットとBGDM ビットを1にすることにより、ABCS ビットとBGDM ビットが0の場合に比べて、SCIは4倍のビットレートで動作できるようになります。

SEMR.ABCSE ビットが1になっている場合、基本クロックのパルス数は1ビット期間中6になり、SEMR.ABCS、SEMR.BGDM、およびSEMR.ABCSEが0の場合に比べて、SCIは16/3倍のビットレートで動作します。

「27.3.2. 調歩同期式モードの受信データサンプリングタイミングと受信マージン」の式(1)に示すとおり、SEMR.ABCS ビットまたはSEMR.ABCSE ビットが1の場合、受信マージンは減少します。そのため、ABCS ビットまたはABCSE ビットが0の状態での目的とするビットレートが達成できるのであれば、ABCS ビットとABCSE ビットを0にしてSCIを使用することが推奨されます。

27.3.5 CTS、RTS 機能

CTS 機能は、CTS_n_RTS_n 端子入力を使用して送信制御を行う機能です。SPMR.CTSE ビットを1にすると、CTS 機能が有効になります。

CTS 機能が有効な場合、CTS_n_RTS_n 端子入力がLowになると送信が開始されます。

送信中にCTS_n_RTS_n 端子入力がHighにしても、送信中のフレームは影響を受けません。

RTS 機能は、CTS_n_RTS_n 端子出力を使用して、受信可能な状態になるとLowを出力します。LowおよびHighを出力する条件は以下のとおりです。

[Lowになる条件]

下記条件をすべて満たす場合

非FIFO選択時

- SCR.RE ビットの値が1
- 受信動作中でない
- 読み出し前の受信データがない
- SSR レジスタのORER、FER、およびPER フラグがすべて0

FIFO選択時

- SCR.RE ビットの値が1
- FRDRHL に書き込まれた受信データ数がFCRH.RSTRG[3:0]の設定値以下
- SSR_FIFO レジスタのORER フラグ (FRDRH.ORER) が0

[Highになる条件]

- Lowになる条件を満たさない場合

27.3.6 アドレス一致（受信データ一致）検出機能

アドレス一致検出機能は、調歩同期式モードでのみ使用可能です。

DCCR.DCME ビットを1にした場合^(注2)、1フレーム分のデータを受信すると、SCIは受信データとCDR.CMPD ビットの値を比較します。SCIによって受信データと比較データ (CDR.CMPD^(注1)) の一致が検出された場合、SCI_{In}_RXI 割り込み要求を発生させることができます。

SMR.MP ビットが0の場合は、受信フォーマットの有効データのみが比較対象になります。マルチプロセッサモード (SMR.MP ビット=1) では、DCCR.IDSEL ビットが1の場合、MPB ビット=1の受信データがアドレス一致の比較対象となり、MPB ビット=0の受信データは、常に不一致として処理されます。

DCCR.IDSEL ビットが0の場合、受信データのMPB ビットの値にかかわらず、SCIはアドレス一致検出を実行します。

受信データと比較データ (CDR.CMPD^(注1)) の一致が検出されるまで、受信データが読み飛ばされる (廃棄される) ので、SCI はパリティエラーもフレーミングエラーも検出することができません。

SCI が一致を検出すると、DCCR.DCME ビットは自動的にクリアされ、DCCR.DCMF フラグは 1 になります。DCCR.IDSEL ビットが 1 であれば、SCR.MPIE ビットが自動的にクリアされます。DCCR.IDSEL ビットを 0 にすると、SCR.MPIE ビットの内容は保持されます。SCR.RIE ビットを 1 にすると、SCI は SCIn_RXI 割り込み要求を発行します。


一致が検出された受信データで SCI がフレーミングエラーを検出すると、DCCR.DFER フラグが 1 になります。また、そのフレームにパリティエラーを検出すると、DCCR.DPER フラグが 1 になります。比較された受信データは RDR レジスタに格納されません。また、SSR.RDRF フラグは 0 を保持します。FCR.FM = 1 の場合、RDR レジスタは FRDRHL レジスタを示します。SSR.RDRF フラグは SSR_FIFO.RDF フラグを示します。

SCI が一致を検出すると、DCCR.DCME ビットは自動的にクリアされ、SCI は現在のレジスタ設定に基づいて次のデータを連続して受信します。


DCCR.DFER フラグまたは DCCR.DPER フラグが 1 の状態では、アドレス一致検出は実行されません。アドレス一致検出機能を有効にする場合は、事前に DCCR.DFER フラグと DCCR.DPER フラグを 0 にしてください。

図 27.5 と図 27.6 にアドレス一致検出機能の例を示します。

- 注 1. 比較対象は、以下の 3 種類のビット長から選択できます。7 ビット長の CMPD[6:0]、8 ビット長の CMPD[7:0]、および 9 ビット長の CMPD[8:0]
- 注 2. アドレス一致検出を実行する受信フレームのスタートビットを受信する前に、DCCR.DCME ビットを 1 にしてください。



(a) 受信データとCDRの比較結果が不一致の場合の例 (8ビット長/パリティ/非マルチプロセッサモード)



(b) 受信データとCDRの比較結果が一致した場合の例 (8ビット長/パリティ/非マルチプロセッサモード)

図 27.5 アドレス一致検出の例 (1) (通常モード)




図 27.6 アドレス一致検出の例 (2) (マルチプロセッサモード)

27.3.7 SCI の初期化 (調歩同期式モード)

データを送受信する前に、最初に初期値 0x00 を SCR レジスタに書き込み、次に SCI の初期設定 (非 FIFO 選択時または FIFO 選択時) を表 27.25 と表 27.26 のフローチャートに従って続けてください。動作モードまたは通信フォーマットを変更する場合も、SCR レジスタを初期値にしてから変更してください。

調歩同期式モードで外部クロックを使用する場合は、初期化の期間も含めてクロックを供給してください。

注. SCR.RE ビットを 0 にしても、SSR/SSR_FIFO レジスタの ORER、FER、RDRF、RDF、PER、および DR の各フラグ、ならびに RDR レジスタと RDRHL レジスタは初期化されません。TE ビットが 0 の場合、選択した FIFO バッファに対する TEND フラグは初期化されません。

注. 非 FIFO モードにおいて、SCR.TIE ビットが 1 の状態で、SCR.TE ビットを 1 から 0、または 0 から 1 に変更すると、SCI_n_TXI 割り込み要求が発生します。

表 27.25 調歩同期式モードにおける SCI 初期化の手順例（非 FIFO 選択時）

番号	ステップ名	説明
1	初期化を開始	
2	SCR.TIE、RIE、TE、RE、および TEIE ビットを 0 に設定	
3	FCR.FM ビットを 0 に設定	FCR.FM ビットを 0 に設定します。
4	SCR.CKE[1:0] ビットを設定	SCR レジスタにクロック選択を設定します。 調歩同期モードでクロック出力を選択した場合は、SCR 設定の完了後、ただちにクロックが出力されます。
5	SIMR1.IICM ビットを 0 に設定 SPMR.CKPH ビットと SPMR.CKPOL ビットを 0 に設定	SIMR1.IICM ビットを 0 に設定します。 SPMR.CKPH ビットと SPMR.CKPOL ビットを 0 に設定します。 これらの値が初期値から変更されていない場合、手順 5 は省略できます。
6	SMR、SCMR、および SEMR レジスタに送信／受信フォーマットを設定	SMR、SCMR、および SEMR レジスタに送信／受信フォーマットを設定します。
7	BRR に値を設定	BRR レジスタにビットレートに対応する値を書き込みます。 外部クロックを使用する場合、この手順は不要です。
8	MDDR に値を設定	MDDR レジスタにビットレート誤差補正値を書き込みます。SEMR.BRME ビットを 0 にした場合、または外部クロックを使用する場合、この手順は不要です。
9	I/O ポート機能を設定	I/O ポートを設定して、TXD _n 、RXD _n 、および SCK _n 端子に必要な入出力機能を有効にします。
10	SCR.TE ビットまたは SCR.RE ビットを 1 にし、SCR.TIE ビットと SCR.RIE ビットを設定	SCR.TE ビットまたは SCR.RE ビットを 1 にします。SCR.TIE ビットと SCR.RIE ビットも設定します。 TE ビットと RE ビットを設定することで、TXD _n 端子と RXD _n 端子が使用可能となります。
11	初期化を完了	

表 27.26 調歩同期式モードにおける SCI 初期化の手順例（FIFO 選択時）（1/2）

番号	ステップ名	説明
1	初期化を開始	
2	SCR.TIE、RIE、TE、RE、および TEIE ビットを 0 に設定	
3	FCR.FM ビット、FCR.TFRST ビット、および FCR.RFRST ビットを 1 に設定 FCR.TTRG[3:0] ビット、 RTRG[3:0] ビット、および RSTRG[3:0] ビットを設定	FCR.FM、TFRST、および RFRST ビットを 1 にします（FIFO モードが有効、送信／受信 FIFO がエンプティ）。 FCR.TTRG[3:0] ビット、RTRG[3:0] ビット、および RSTRG[3:0] ビットを設定します。
4	SCR.CKE[1:0] ビットを設定	SCR レジスタにクロック選択を設定します。 調歩同期モードでクロック出力を選択した場合は、SCR 設定の完了後、ただちにクロックが出力されます。
5	SIMR1.IICM ビットを 0 に設定 SPMR.CKPH ビットと SPMR.CKPOL ビットを 0 に設定	SIMR1.IICM ビットを 0 に設定します。 SPMR.CKPH ビットと SPMR.CKPOL ビットを 0 に設定します。 これらの値が初期値から変更されていない場合、手順 5 は省略できます。
6	SMR、SCMR、および SEMR レジスタに送信／受信フォーマットを設定	SMR、SCMR、および SEMR レジスタに送信／受信フォーマットを設定します。
7	BRR に値を設定	BRR レジスタにビットレートに対応する値を書き込みます。 外部クロックを使用する場合、この手順は不要です。

表 27.26 調歩同期式モードにおける SCI 初期化の手順例 (FIFO 選択時) (2/2)

番号	ステップ名	説明
8	MDDR に値を設定	MDDR レジスタにビットレート誤差補正値を書き込みます。SEMR.BRME ビットを 0 にした場合、または外部クロックを使用する場合、この手順は不要です。
9	FCR.TFRST ビットと FCR.RFRST ビットを 0 に設定	FCR.TFRST ビットと FCR.RFRST ビットを 0 に設定
10	I/O ポート機能を設定	I/O ポートを設定して、TXDn、RXDn、および SCKn 端子に必要な入出力機能を有効にします。
11	SCR.TE ビットまたは SCR.RE ビットを 1 にし、SCR.TIE ビットと SCR.RIE ビットを設定	SCR.TE ビットまたは SCR.RE ビットを 1 にします。SCR.TIE ビットと SCR.RIE ビットも設定します。 TE ビットと RE ビットを設定することで、TXDn 端子と RXDn 端子が使用可能となります。
12	初期化を完了	

27.3.8 シリアルデータの送信 (調歩同期式モード)

(1) 非 FIFO 選択時

図 27.7、図 27.8、および図 27.9 に、調歩同期式モードにおけるシリアル送信の動作例を示します。

本項では、シリアル送信時の SCI の動作について説明します。SCR.TE ビットが 1 の場合、1 フレーム分の High レベルが TXDn 端子に出力されます。

- SCI_n_TXI 割り込み処理ルーチンで TDR レジスタ(注1)にデータが書き込まれると、SCI は TDR レジスタ(注1)から TSR レジスタへデータを転送します。
なお、送信開始時の SCI_n_TXI 割り込み要求は、SCR.TE ビットと SCR.TIE ビットを 1 命令で同時に 1 にすることで発生します。
- SPMR.CTSE ビットが 0 (CTS 機能は無効) であるか、または CTS_n_RTSn 端子の入力が Low であると、TDR レジスタ(注1)から TSR レジスタへデータが転送され、送信が開始されます。SCR.TIE ビットが 1 であれば、SCI_n_TXI 割り込み要求が発生します。この SCI_n_TXI 割り込み処理ルーチンにおいて、現在のデータ送信が完了する前に、TDR レジスタ(注1)に次の送信データを書き込むことで連続送信が可能になります。SCI_n_TEI 割り込み要求を使用する場合、SCI_n_TXI 割り込み要求に対応する処理ルーチン内で最終送信データを TDR レジスタ(注1)に書き込んだ後、SCR.TIE ビットを 0 (SCI_n_TXI 割り込み要求を禁止) にして、SCR.TEIE ビットを 1 (SCI_n_TEI 割り込み要求を許可) にします。
- データは、以下の順に TXDn 端子から送り出されます。
 - スタートビット
 - 送信データ
 - パリティビットまたはマルチプロセッサビット (フォーマットによっては、ない場合もある)
 - ストップビット
- ストップビットを送り出すタイミングで、SCI は TDR レジスタの更新をチェックします。
- TDR レジスタが更新されていると、SPMR.CTSE ビットが 0 (CTS 機能は無効)、または CTS_n_RTSn 端子の入力が Low に設定されていれば、次の送信データが TDR レジスタ(注1)から TSR レジスタへ転送され、ストップビット送出後、次のフレームのシリアル送信が開始されます。
- TDR レジスタが更新されていない場合は、SSR.TEND フラグが 1 になり、ストップビットを送り出した後、1 を出力するマーク状態になります。このとき、SCR.TEIE ビットが 1 になっていると、SSR.TEND フラグが 1 になり、SCI_n_TEI 割り込み要求が発生します。

注 1. データ長 9 ビット選択時は、TDR レジスタは TDRHL レジスタになります。

図 27.7、図 27.8、および図 27.9 に、調歩同期式モードにおけるシリアル送信の動作例を示します。




図 27.7 調歩同期式モードにおけるシリアル送信の動作例 (1) (8 ビットデータ/パリティあり/1ストップビット/CTS 機能不使用/送信開始時)




図 27.8 調歩同期式モードにおけるシリアル送信の動作例 (2) (8 ビットデータ/パリティあり/1ストップビット/CTS 機能使用/送信開始時)




図 27.9 調歩同期式モードにおけるシリアル送信の動作例 (3) (8 ビットデータ/パリティあり/1 ストップビット /CTS 機能不使用/送信途中～送信完了時)




図 27.10 調歩同期式モードにおけるシリアル送信のフローチャート例 (非 FIFO 選択時)

(2) FIFO 選択時

図 27.11 に、調歩同期式モードにおいて FTDRH レジスタと FTDRL レジスタに書き込まれるデータフォーマットの例を示します。

データ長に対応したデータが FTDRH レジスタと FTDRL レジスタに設定されます。使用しないビットには 0 を書いてください。FTDRH レジスタ→FTDRL レジスタの順に書いてください。

データ長	レジスタ設定		FTDRH、FTDRL内の送信データ															
			FTDRHL															
	SCMR. CHR1	SMR. CHR	b7	b6	b5	b4	b3	b2	b1	b0	b7	b6	b5	b4	b3	b2	b1	b0
7ビット	1	0	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
8ビット	1	1	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-
9ビット	0	Don't care	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-	-

注. —: 無効。書く場合、0としてください。

図 27.11 FTDRH と FTDRL に書き込まれるデータフォーマット (FIFO 選択時)

本項では、シリアル送信時の SCI の動作について説明します。TE ビットが 1 の場合、1 フレーム (プリアンプル) 分の High レベルが TXDn 端子に出力されます。

1. SCIn_TXI 割り込み処理ルーチンで FTDRL レジスタ(注1)にデータが書き込まれると、SCI は FTDRL レジスタ(注1)から TSR レジスタヘデータを転送します。FTDRL レジスタに書き込み可能なデータのバイト数は“16 - FDR.T[4:0]”です。なお、送信開始時の SCIn_TXI 割り込み要求は、SCR.TE ビットと SCR.TIE ビットを 1 命令で同時に 1 にすることで発生します。
2. SPMR.CTSE ビットが 0 (CTS 機能は無効) であるか、または CTSn_RTSn 端子の入力が Low であると、FTDRL レジスタ(注1)から TSR レジスタヘデータが転送され、送信が開始されます。FTDRL レジスタに書き込まれた送信データ数が、指定された送信トリガ数以下のとき、SSR_FIFO.TDFE ビットが 1 になります。SCR.TIE ビットが 1 であれば、SCIn_TXI 割り込み要求が発生します。この SCIn_TXI 割り込み処理ルーチンにおいて、現在のデータ送信が完了する前に、FTDRL レジスタ(注1)に次の送信データを書き込むことで連続送信が可能になります。SCIn_TEI 割り込み要求を使用する場合、SCIn_TXI 割り込み要求に対応する処理ルーチン内で最終送信データを FTDRL レジスタ(注1)(注2)に書き込んだ後、SCR.TIE ビットを 0 (SCIn_TXI 割り込み要求を禁止) にして、SCR.TEIE ビットを 1 (SCIn_TEI 割り込み要求を許可) にします。
3. データは、以下の順に TXDn 端子から送り出されます。
 - スタートビット
 - 送信データ
 - パリティビットまたはマルチプロセッサビット (フォーマットによっては、ない場合もある)
 - ストップビット
4. ストップビットを送り出すタイミングで、SCI は FTDRL(注3)レジスタに未送信データが残っていないかチェックします。
5. FTDRL レジスタ(注3)にデータが設定されている場合、SPMR.CTSE ビットが 0 (CTS 機能は無効) または CTSn_RTSn 端子の入力が Low であれば、次の送信データが FTDRL レジスタ(注1)から TSR レジスタヘ転送され、ストップビット送出後、次のフレームのシリアル送信が開始されます。
6. FTDRL レジスタ(注3)にデータがない場合、SSR_FIFO レジスタの TEND フラグが 1 になり、ストップビットを送り出した後、1 を出力するマーク状態になります。このとき、SCR.TEIE ビットが 1 になっていると、SSR_FIFO.TEND フラグが 1 になり、SCIn_TEI 割り込み要求が発生します。

注 1. FTDRL レジスタのみへの書き込みデータではなく、FTDRH レジスタと FTDRL レジスタへの書き込みデータになります。

注 2. データ長 9 ビット選択時、FTDRH レジスタ→FTDRL レジスタの順にデータを書き込んでください。

注 3. データ長 9 ビット選択時、SCI は FTDRL レジスタの更新のみを確認し、FTDRH レジスタは確認しません。

図 27.12 に、調歩同期式モードにおける FIFO 選択時のシリアル送信のフローチャート例を示します。




図 27.12 調歩同期式モードにおけるシリアル送信のフローチャート例（FIFO 選択時）

27.3.9 シリアルデータの受信（調歩同期式モード）

(1) 非 FIFO 選択時

図 27.13 と図 27.14 に、調歩同期式モードにおけるシリアルデータ受信の動作例を示します。

シリアルデータの受信時、SCI は以下のように動作します。

1. SCR.RE ビットが 1 になると、CTSn_RTSn 端子出力が Low になります。
2. SCI が通信回線を監視し、スタートビットを検出すると、内部を同期化して受信データを RSR に取り込みます。
3. マルチプロセッサ通信機能が許可されている場合 (SMR.MP = 1)、「27.4.2. マルチプロセッサシリアルデータ受信」を参照してください。アドレス一致検出機能（データコンペアマッチ機能）が許可されている場合

(DCCR.DCME = 1)、SCI が受信データとコンペアデータ (CDR.CMPD^(注1)) が一致するのを検出するまでの間、受信データはスキップ (廃棄) されるため、SCI はパリティエラーとフレーミングエラーを検知できません。

4. SCI がアドレスの一致を検出すると、DCCR.DCME ビットは自動的にクリアされ、DCCR.DCMF フラグが 1 になり、SCIn_AM 割り込み^(注2)要求が発生します。SCIn_RXI 割り込み要求の発生を許可するには、SCR.RIE ビットを 1 にしてください。比較された受信データは RDR レジスタ^(注3)に格納されません。SSR.RDRF フラグは 0 を保持します。
5. アドレスの一致が検出された受信データで、SCI がフレーミングエラーを検出すると、DCCR.DFER フラグが 1 になります。また、そのフレームにパリティエラーを検出すると、DCCR.DPER フラグが 1 になります。SCIn_ERI 割り込み要求の発生を許可するには、SCR.RIE ビットを 1 にしてください。
6. SCIn_AM 割り込み処理ルーチン内でフレーミングエラーまたはパリティエラーを検出した場合 (DCCR.DFER フラグか DCCR.DPER フラグが 1 の場合)、アドレス一致検出機能を再び許可するため、DCCR.DFER フラグと DCCR.DPER フラグを 0 にして、DCCR.DCME ビットを 1 にします。フレーミングエラーもパリティエラーも検出されなかった場合 (DCCR.DFER フラグも DCCR.DPER フラグもどちらも 0 の場合)、DCCR.DCMF フラグを 0 に設定してください。図 27.5 を参照してください。
7. オーバーランエラーが発生すると、SSR.ORER フラグが 1 になります。SCR.RIE ビットが 1 であれば、SCIn_ERI 割り込み要求が発生します。受信データは RDR レジスタ^(注3)へ転送されません。
8. パリティエラーが検出された場合は、SSR.PER フラグが 1 になり、受信データが RDR レジスタ^(注3)へ転送されます。SCR.RIE ビットが 1 であれば、SCIn_ERI 割り込み要求が発生します。
9. フレーミングエラーが検出された場合は、SSR.FER フラグが 1 になり、受信データが RDR レジスタ^(注3)へ転送されます。SCR.RIE ビットが 1 であれば、SCIn_ERI 割り込み要求が発生します。
10. 正常に受信したときは、受信データが RDR レジスタ^(注3)へ転送されます。SCR.RIE ビットが 1 であれば、SCIn_RXI 割り込み要求が発生します。この SCIn_RXI 割り込み処理ルーチンにおいて、次のデータ受信が終了する前に、RDR レジスタへ転送された受信データを読み出すことで連続受信が可能になります。RDR レジスタへ転送された受信データを読み出されると、CTSn_RTSn 端子出力が Low になります。

注 1. 比較範囲は次の 3 種類のビット長から 1 つ選択できます。CMPD[6:0]は 7 ビット長、CMPD[7:0]は 8 ビット長、CMPD[8:0]は 9 ビット長です。

注 2. SCIn_AM 割り込みには割り込み許可ビットが割り当てられないため、割り込み要求は DCCR.DCMF ビットを 1 にすることにより発生します。

注 3. 9 ビットデータ長選択時は、RDRHL レジスタのデータだけを読み出してください。




図 27.13 調歩同期式モードにおけるシリアル受信の動作例 (1) (RTS 機能を使用しない場合) (8 ビットデータ／パリティあり／1 ストップビットの場合)




図 27.14 調歩同期式モードにおけるシリアル受信の動作例 (2) (RTS 機能を使用する場合) (8 ビットデータ/パリティあり/1 ストップビットの場合)

表 27.27 に、受信エラーが検出された場合の SSR レジスタの各フラグの状態と受信データの処理を示します。

受信エラーが検出されると、SCIn_ERI 割り込み要求は発生しますが、SCIn_RXI 割り込み要求は発生しません。受信エラーフラグが 1 の状態では受信動作を再開できません。したがって、ORER、FER、および PER フラグを 0 にしてから受信を再開してください。また、オーバーランエラー処理では、必ず RDR または RDRHL レジスタを読み出してください。受信動作中に SCR.RE ビットを 0 にして受信動作を強制終了させた場合、RDR (または RDRHL) レジスタに読み出し前の受信データが残っている可能性があるため、RDR (または RDRHL) レジスタを読み出す必要があります。

図 27.15 と図 27.16 に、シリアル受信のフローチャート例を示します。

表 27.27 SSR ステータスレジスタのフラグの状態と受信データの処理

SSR ステータスレジスタのフラグ			受信データ	受信エラーの種類
ORER	FER	PER		
1	0	0	消失	オーバーランエラー
0	1	0	RDR レジスタ(注1)へ転送	フレーミングエラー
0	0	1	RDR レジスタ(注1)へ転送	パリティエラー
1	1	0	消失	オーバーランエラー+フレーミングエラー
1	0	1	消失	オーバーランエラー+パリティエラー
0	1	1	RDR レジスタ(注1)へ転送	フレーミングエラー+パリティエラー
1	1	1	消失	オーバーランエラー+フレーミングエラー+パリティエラー

注 1. データ長 9 ビット選択時は、RDRHL レジスタのデータだけを読み出してください。




図 27.15 調歩同期式モードにおけるシリアル受信のフローチャート例（非 FIFO 選択、アドレス一致検出無効時）
(1)




図 27.16 調歩同期式モードにおけるシリアル受信のフローチャート例（非 FIFO 選択、アドレス一致検出無効時）
(2)




図 27.17 調歩同期式モードにおけるシリアル受信のフローチャート例（非 FIFO 選択、アドレス一致検出有効時）
(1)




図 27.18 調歩同期式モードにおけるシリアル受信のフローチャート例（非 FIFO 選択、アドレス一致検出有効時）
(2)




図 27.19 調歩同期式モードにおけるシリアル受信のフローチャート例（非 FIFO 選択、アドレス一致検出有効時）
(3)

(2) FIFO 選択時

図 27.20 に、調歩同期式モードにおいて FRDRH レジスタと FRDRL レジスタに書き込まれるデータフォーマットの例を示します。

調歩同期式モードでは、FRDRH レジスタの MPB ビットに 0 が書き込まれます。データ長に対応したデータが FRDRH レジスタと FRDRL レジスタに書き込まれます。使用されないビットには、0 が書き込まれます。FRDRH レジスタ→FRDRL レジスタの順に読み出してください。ソフトウェアが FRDRL レジスタを読み出す

と、SCI は FRDRH レジスタの FER、PER、および受信データ (RDAT[8:0]) を次のデータで更新します。FRDRH レジスタの RDF、ORER、および DR フラグは、常に SSR_FIFO レジスタの対応するフラグを反映しています。

データ長	レジスタ設定		FRDRH、FRDRLの受信データ																
			FRDRHL																
	SCMR. CHR1	SMR. CHR	FRDRH								FRDRL								
			b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0	
7ビット	1	0	-	RDF	ORER	FER	PER	DR	0	0	0	7ビットの受信データ							
8ビット	1	1	-	RDF	ORER	FER	PER	DR	0	0	8ビットの受信データ								
9ビット	0	Don't care	-	RDF	ORER	FER	PER	DR	0	9ビットの受信データ									

注. MPB ビット (FRDRH[1]) では常に 0 が読み出されます。
 データ長が 7 ビットの場合、FRDRH[0] と FRDRL[7] では常に 0 が読み出されます。
 データ長が 8 ビットの場合、FRDRH[0] では常に 0 が読み出されます。
 FRDRH[7] ビットは不定値として読み出されます。

図 27.20 FRDRH と FRDRL に格納されるデータフォーマット (FIFO 選択時)

シリアルデータの受信時、SCI は以下のように動作します。

1. SCR.RE ビットが 1 になると、CTS_n_RTS_n 端子出力が Low になります。
2. SCI が通信回線を監視し、スタートビットを検出すると、内部を同期化して受信データを RSR レジスタに取り込みます。
3. マルチプロセッサ通信機能が許可されている場合 (SMR.MP = 1)、「[27.4.2. マルチプロセッサシリアルデータ受信](#)」を参照してください。アドレス一致検出機能 (データコンペアマッチ機能) が許可されている場合 (DCCR.DCME = 1)、SCI が受信データとコンペアデータ (CDR.CMPD^(注1)) が一致するのを検出するまでの間、受信データはスキップ (廃棄) されるため、SCI はパリティエラーとフレーミングエラーを検知できません。
4. SCI がアドレスの一致を検出すると、DCCR.DCME ビットは自動的にクリアされ、DCCR.DCMF フラグが 1 になり、SCIn_AM 割り込み^(注2)要求が発生します。SCIn_RXI 割り込み要求の発生を許可するには、SCR.RIE ビットを 1 にしてください。比較された受信データは RDR レジスタ^(注3)に格納されません。SSR.RDRF フラグは 0 を保持します。
5. アドレスの一致が検出された受信データで、SCI がフレーミングエラーを検出すると、DCCR.DFER フラグが 1 になります。また、そのフレームにパリティエラーを検出すると、DCCR.DPER フラグが 1 になります。SCIn_ERI 割り込み要求の発生を許可するには、SCR.RIE ビットを 1 にしてください。
6. SCIn_AM 割り込み処理ルーチン内でフレーミングエラーまたはパリティエラーを検出した場合 (DCCR.DFER フラグか DCCR.DPER フラグが 1 の場合)、アドレス一致検出機能を再び許可するため、DCCR.DFER フラグと DCCR.DPER フラグを 0 にして、DCCR.DCME ビットを 1 にします。フレーミングエラーもパリティエラーも検出されなかった場合 (DCCR.DFER フラグも DCCR.DPER フラグもどちらも 0 の場合)、DCCR.DCMF フラグを 0 に設定してください。図 27.5 を参照してください。
7. 通常の通信でオーバーランエラーが発生した場合、SSR_FIFO.ORER フラグが 1 になります。SCR レジスタの SCR.RIE ビットが 1 であれば、SCIn_ERI 割り込み要求が発生します。受信データは FRDRL レジスタ^(注3)へ転送されません。
8. パリティエラーが検出された場合は、PER フラグと受信データが FRDRL レジスタ^(注3)へ転送されます。このとき、SCR.RIE ビットが 1 になっていると、SCIn_ERI 割り込み要求が発生します。
9. フレーミングエラーが検出された場合は、FER フラグと受信データが FRDRL レジスタ^(注3)へ転送されます。このとき、SCR.RIE ビットが 1 になっていると、SCIn_ERI 割り込み要求が発生します。
10. フレーミングエラーが検出された後、SCI によって連続受信データが 1 フレーム分 0 であることが検出された場合、受信動作が停止します。
11. FRDRL レジスタに格納されたデータ数が、指定された受信トリガ数より少なく、かつ、調歩同期式モードにおいて最後のストップビットから 15 etu 経過しても次のデータが受信されていない場合は、SSR_FIFO.DR フ

ラグが1になります。SCR.RIE ビットが1で、FCR.DRES ビットが0の場合、SCIはSCIn_RXI 割り込み要求を発生させます。FCR.DRES ビットが1の場合、SCIはSCIn_ERI 割り込み要求を発生させます。

12. 正常に受信したときは、受信データがFRDRL レジスタ(注3)へ転送されます。FRDRHL に書き込まれた受信データ数が、指定された受信トリガ数以上であると、RDF ビットが1になります。SCR レジスタのSCR.RIE ビットが1であれば、SCIn_RXI 割り込み要求が発生します。このSCIn_RXI 割り込み処理ルーチンにおいて、オーバーランエラーが発生する前に、FRDRL レジスタ(注4)へ転送された受信データを読み出すことで連続受信が可能になります。FRDRL レジスタ(注5)へ転送された受信データ数がRTS トリガ数未満であると、CTSn_RTSn 端子出力がLow になります。

- 注 1. 比較の対象として、次の3種類のビット長から1つ選択できます。CMPD[6:0]は7ビット長、CMPD[7:0]は8ビット長、CMPD[8:0]は9ビット長です。
 注 2. SCIn_AM 割り込みには割り込み許可ビットが割り当てられないため、割り込み要求はDCCR.DCMF ビットを1にすることで発生します。
 注 3. データ長9ビット選択時は、FRDRH レジスタとFRDRL レジスタのデータだけを読み出してください。
 注 4. データ長9ビット選択時、FRDRH レジスタ→FRDRL レジスタの順にデータを読み出してください。
 注 5. データ長9ビット選択時、SCIはFRDRL レジスタの更新のみを確認し、FRDRH レジスタの更新は確認しません。




図 27.21 調歩同期式モードにおけるシリアル受信のフローチャート例 (FIFO 選択、アドレス一致検出有効時) (1)




図 27.22 調歩同期式モードにおけるシリアル受信のフローチャート例（FIFO 選択、アドレス一致検出無効時）(2)




図 27.23 調歩同期式モードにおけるシリアル受信のフローチャート例 (FIFO 選択、アドレス一致検出有効時) (1)




図 27.24 調歩同期式モードにおけるシリアル受信のフローチャート例 (FIFO 選択、アドレス一致検出有効時) (2)




図 27.25 調歩同期式モードにおけるシリアル受信のフローチャート例（FIFO 選択、アドレス一致検出有効時）(3)

27.4 マルチプロセッサ通信機能

マルチプロセッサ通信機能を使用すると、マルチプロセッサビットを付加した調歩同期式シリアル通信の回線を共有することにより、複数のプロセッサ間でデータの送受信が可能になります。マルチプロセッサ通信では、各受信局にそれぞれ固有の ID コードが割り付けられます。シリアル通信サイクルは、受信局を指定する ID 送信サイクルと、指定された受信局にデータを送信するためのデータ送信サイクルで構成されます。

ID 送信サイクルとデータ送信サイクルの区別はマルチプロセッサビットで行います。

- マルチプロセッサビットが 1 のとき、送信サイクルは ID 送信サイクル
- マルチプロセッサビットが 0 のとき、送信サイクルはデータ送信サイクル

図 27.26 に、マルチプロセッサフォーマットを使用したプロセッサ間通信の例を示します。送信局は、まず受信局の ID コードに 1 を設定したマルチプロセッサビットを付加した通信データを送信します。続いて、送信データに 0 を設定したマルチプロセッサビットを付加した通信データを送信します。受信局は、マルチプロセッサビットが 1 の通信データを受信すると、受信した ID を自局の ID と比較します。2 つが一致した場合、受信局は、続いて送信される通信データを受信します。一致しなかった場合、マルチプロセッサビットが 1 の通信データを受信するまで、受信局は通信データを読み飛ばします。

(1) 非 FIFO 選択時

この機能をサポートするため、SCI は SCR.MPIE ビットを用意しています。MPIE ビットを 1 にすると、マルチプロセッサビットが 1 のデータを受信するまで、以下の動作が禁止されます。

- RSR レジスタから RDR レジスタ (9 ビットデータ長選択時は RDRHL レジスタ) への受信データの転送
- 受信エラーの検出
- SSR レジスタの RDRF、ORER、FER の各ステータスフラグの設定

マルチプロセッサビットが 1 のキャラクタを受信すると、SSR.MPBT ビットが 1 になるとともに、SCR.MPIE ビットが自動的にクリアされ、SCI は通常の実動作に戻ります。このとき、SCR.RIE ビットが 1 になっていると、SCI_{In}_RXI 割り込み要求が発生します。

マルチプロセッサフォーマットを指定した場合は、パリティビット機能は無効です。それ以外は、通常の調歩同期式モードと変わりません。マルチプロセッサ通信を行うときのクロックも、通常の調歩同期式モードで使用するクロックと同一です。




図 27.26 マルチプロセッサフォーマットを使用した通信例（データ 0xAA を受信局 A に送信する場合）

(2) FIFO 選択時

データ送信では、ソフトウェアにおいて、FTDRHL.TDAT 内の送信データに対応する FTDRHL.MPBT ビットにデータを書き込む必要があります。データ受信では、受信データの一部であるマルチプロセッサビットが FTDRHL.MPB ビットに書き込まれ、受信データは FRDRL レジスタに書き込まれます。

MPIE ビットを 1 にすると、マルチプロセッサビットが 1 のデータを受信するまで、下記の動作が禁止されます。

- RSR レジスタから FRDRHL レジスタへの受信データの転送
- 受信エラーの検出
- ブレーク
- SSR_FIFO レジスタの RDF、ORER、FER の各ステータスフラグの設定

マルチプロセッサビットが 1 の 8 ビットキャラクタを SCI が受信すると、FTDRHL.MPB ビットが 1 になるとともに、受信データが FRDRHL.RDAT に書き込まれます。SCR.MPIE ビットが自動的にクリアされ、SCI は通常の受信動作に戻ります。このとき、SCR.RIE ビットが 1 になっていると、SCI_{In}_RXI 割り込み要求が発生します。

マルチプロセッサフォーマットを指定した場合は、パリティビット機能は無効です。それ以外は通常の調歩同期式モードの FIFO 選択時と変わりません。

27.4.1 マルチプロセッサシリアルデータ送信

(1) 非 FIFO 選択時

[図 27.27](#) に、マルチプロセッサデータ送信のフロー例を示します。ID 送信サイクルでは、SSR.MPBT ビットを 1 にして ID を送信してください。データ送信サイクルでは、MPBT ビットを 0 にしてデータを送信してください。その他の動作は、調歩同期式モードの動作と同じです。FTDRH から FTDRL の順に書いてください。




図 27.27 マルチプロセッサシリアル送信のフローチャート例（非 FIFO 選択時）

(2) FIFO 選択時

図 27.28 に、マルチプロセッサモードにおいて FTDRH レジスタと FTDRL レジスタに書き込まれるデータフォーマットの例を示します。FTDRH.MPBT ビットは 1 になります。適切なデータ長のデータが FTDRH レジスタと FTDRL レジスタに書き込まれます。使用しないビットには 0 を書いてください。FTDRH レジスタ→FTDRL レジスタの順に書いてください。

データ長	レジスタ設定		FTDRH、FTDRLの送信データ																
			FTDRHL																
	SCMR. CHR1	SMR. CHR	FTDRH								FTDRL								
			b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0	
7ビット	1	0	-	-	-	-	-	-	MPBT	-	-	7ビットの送信データ							
8ビット	1	1	-	-	-	-	-	-	MPBT	-	8ビットの送信データ								
9ビット	0	Don't care	-	-	-	-	-	-	MPBT	9ビットの送信データ									

注. — : 無効。書く場合、0としてください。

図 27.28 マルチプロセッサモードにおいて FTDRH レジスタと FTDRL レジスタに書き込まれるデータフォーマット (FIFO 選択時)

図 27.29 に、FIFO 選択時のマルチプロセッサシリアル送信のフローチャート例を示します。ID 送信サイクルでは、FTDRH.MPBT ビットを 1 にして ID を送信してください。データ送信サイクルでは、MPBT ビットを 0 にしてデータを送信してください。その他の動作は、調歩同期式モードにおける FIFO 選択時の動作と同じです。





図 27.29 マルチプロセッサモードにおけるシリアル送信のフローチャート例 (FIFO 選択時)

27.4.2 マルチプロセッサシリアルデータ受信


(1) 非 FIFO 選択時

図 27.31 と図 27.32 に、マルチプロセッサシリアル受信のフローチャート例を示します。SCR.MPIE ビットを 1 にすると、マルチプロセッサビットが 1 の通信データを受信するまで、通信データは読み飛ばされます。マルチプロセッサビットが 1 の通信データを受信すると、その受信データは RDR レジスタ (データ長 9 ビット選択時は RDRHL レジスタ) へ転送され、SCIn_RXI 割り込み要求が発生します。その他の動作は、調歩同期式モードの動作と同じです。FRDRH から FRDRL の順に読み出してください。

図 27.30 に、データ受信時の動作例を示します。



(a) 受信したIDが自局のIDと一致しない場合



(b) 受信したIDが自局のIDと一致する場合

注 1. 対応する割り込みイベント番号については、「[12. 割り込みコントローラユニット \(ICU\)](#)」を参照してください。

図 27.30 SCI の受信時の動作例 (8 ビットデータ/マルチプロセッサビットあり/1 ストップビットの場合)




図 27.31 マルチプロセッサシリアル受信のフローチャート例 (非 FIFO 選択時) (1)




図 27.32 マルチプロセッサシリアル受信のフローチャート例（非 FIFO 選択時）(2)

(2) FIFO 選択時

図 27.33 に、マルチプロセッサモードにおいて FRDRH レジスタと FRDRL レジスタに書き込まれるデータフォーマットの例を示します。

マルチプロセッサモードでは、受信データの一部である MPB の値が FRDRH.MPB ビットに書き込まれます。FRDRH.PER フラグに 0 が書き込まれます。適切なデータ長のデータが FRDRH レジスタと FRDRL レジスタに書き込まれます。使用されないビットには、0 が書き込まれます。FRDRH レジスタ→FRDRL レジスタの順に読み出してください。ソフトウェアが FRDRL レジスタを読み出すと、SCI は FER、MPB、および FRDRL レジスタの受信データ (RDAT[8:0]) を次のデータで更新します。FRDRH レジスタの RDF、ORER、および DR フラグは、常に SSR_FIFO レジスタの対応するフラグを反映しています。

データ長	レジスタ設定		FRDRH、FRDRLの受信データ															
			FRDRHL															
	SCMR. CHR1	SMR. CHR	FRDRH								FRDRL							
			b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
7ビット	1	0	–	RDF	ORER	FER	0	DR	MPB	0	0							
8ビット	1	1	–	RDF	ORER	FER	0	DR	MPB	0								
9ビット	0	Don't care	–	RDF	ORER	FER	0	DR	MPB									

注. データ長が7ビットの場合、FRDRH[0]とFRDRL[7]では常に0が読み出されます。
 データ長が8ビットの場合、FRDRH[0]では常に0が読み出されます。
 FRDRHL[15]ビットは不定値として読み出されます。

図 27.33 マルチプロセッサモードにおいて FRDRH と FRDRL に格納されるデータフォーマット (FIFO 選択時)

図 27.34 に、FIFO 選択時のマルチプロセッサデータ受信のフローチャート例を示します。SCR.MPIE ビットを 1 にすると、マルチプロセッサビットが 1 の通信データを受信するまで、通信データは読み飛ばされます。マルチプロセッサビットが 1 の通信データを受信すると、その受信データ、MPB、および関連のエラーが FRDRHL レジスタへ転送されます。SCR.MPIE ビットは自動的にクリアされ、通常の実受信動作が継続します。

フレーミングエラーが発生して SSR_FIFO.FER フラグが 1 になると、SCI はデータ受信を継続します。その他の動作は、調歩同期式モードにおける FIFO 選択時の動作と同じです。




図 27.34 マルチプロセッサモードにおけるシリアル受信のフローチャート例 (FIFO 選択時)

27.5 クロック同期式モードの動作

図 27.35 にクロック同期式シリアル通信のデータフォーマットを示します。

クロック同期式モードでは、クロックパルスに同期してデータを送受信します。通信データの1キャラクタは8ビットデータで構成されます。クロック同期式モードでは、パリティビットの付加はできません。

SCIは、データ送信時は同期クロックの立ち下がりエッジから次の立ち下がりエッジまで出力します。データ受信時は同期クロックの立ち上がりエッジに同期してデータを取り込みます。8ビット出力後の送信ラインは最終ビット出力状態を保ちます。スレーブモードにおいてSPMR.CKPHビットが1の場合、送信ラインは第1ビットの出力状態を保ちます。

SCI内部では送信部と受信部は独立しており、クロックを共有することで全二重通信が可能です。また、送信部と受信部はどちらもダブルバッファ構成になっているため、送信中に次の送信データの書き込み、受信中に前の受信データの読み出しが可能であり、連続送受信動作が実現されます。

ただし、最高速ビットレートの設定 (BRR[7:0] = 0x00 かつ SMR.CKS[1:0] = 00b) では、連続送受信動作が不可能です。そのためFIFO選択時は、この設定 (BRR[7:0] = 0x00 かつ SMR.CKS[1:0] = 00b) は利用できません。




図 27.35 クロック同期式シリアル通信のデータフォーマット (LSB ファーストの並び順の場合)

27.5.1 クロック

SCR.CKE[1:0]ビットの設定により、内蔵ボーレートジェネレータが生成する内部クロック、または SCKn 端子に入力される外部同期クロックのいずれかを選択できます。

SCI が内部クロックで動作する場合、SCKn 端子から同期クロックが出力されます。1 キャラクタの送受信で 8 パルスの同期クロックが出力されます。送受信を行わないとき、クロックは High に固定されます。ただし、受信動作のみで CTS 機能が無効な場合、SCR.RE ビットが 1 になると、同期クロックの出力が始まります。オーバーランエラーが発生するか、または SCR.RE ビットが 0 になると、同期クロックは High レベル(注1)になったところで停止します。

受信動作のみで CTS 機能が有効な場合は、SCR.RE ビットが 1 になっても CTSn_RTSn 端子入力が High であれば、クロック出力は始まりません。SCR.RE ビットが 1 になったとき、CTSn_RTSn 端子入力が Low であれば、同期クロックの出力が始まります。その後、フレームの受信が完了した時点で CTSn_RTSn 端子入力が High であれば、同期クロック出力は High レベルになったところで停止します。CTSn_RTSn 端子入力が引き続き Low であれば、オーバーランエラーが発生するか、または SCR.RE ビットが 0 になったときに、同期クロックは High レベル(注1)になったところで停止します。

注 1. (SPMR.CKPH = 0 かつ SPMR.CKPOL = 1) または (SPMR.CKPH = 1 かつ SPMR.CKPOL = 1) の状態にあるとき、信号は High に固定されます。(SPMR.CKPH = 0 かつ SPMR.CKPOL = 1) または (SPMR.CKPH = 1 かつ SPMR.CKPOL = 0) の状態にあるとき Low に固定されます。

27.5.2 CTS、RTS 機能

CTS 機能では、クロックソースが内部クロックの場合に、CTSn_RTSn 端子入力を使用してデータ送受信の開始制御を行います。SPMR.CTSE ビットを 1 にすると、CTS 機能が有効になります。CTS 機能が有効な場合、CTSn_RTSn 端子入力が Low になると、データの送受信が開始されます。

データ送信またはデータ受信の実行中に CTSn_RTSn 端子入力を High にしても、処理中のフレームの送受信は影響を受けません。

RTS 機能では、クロックソースが外部同期クロックの場合に、CTSn_RTSn 端子出力を使用してデータ送受信の開始要求を行います。シリアル通信が可能な状態になると、CTSn_RTSn 出力が Low になります。CTSn_RTSn が Low を出力する条件と High を出力する条件は以下のとおりです。

[Low になる条件]

以下の条件がすべて満たされる場合：

非 FIFO 選択時に、以下の条件がすべて満たされたとき

- SCR.RE ビットまたは SCR.TE ビットの値が 1
- 送受信動作中でない
- 読み出し前の受信データがない (SCR.RE ビットが 1 の場合)
- 送信データを書き込み済み (SCR.TE ビットが 1、かつ SCR.CKE[1]ビットが 0 の場合)
- TSR レジスタに送信用データがある (SCR.TE ビットが 1、SCR.CKE[1]ビットが 1 の場合)

- SSR.ORER フラグが 0

FIFO 選択時に、以下の条件がすべて満たされたとき

- SCR.RE ビットまたは SCR.TE ビットの値が 1
- 送受信動作中でない
- FRDRHL レジスタに書き込まれた受信データ数が FCRH.RSTRG[3:0]の設定値より少ない (SCR.RE ビットが 1 の場合)
- FTDRHL レジスタに未送信データがある (SCR.TE ビットが 1、SCR.CKE[1]ビットが 0 の場合)
- TSR レジスタに送信用データがある (SCR.TE ビットが 1、SCR.CKE[1]ビットが 1 の場合)
- SSR_FIFO.ORER フラグが 0

[High になる条件]

- Low になる条件を満たさない場合

27.5.3 SCI の初期化 (クロック同期式モード)

データを送受信する前に、最初に SCR レジスタに初期値 0x00 を書き込み、次に「27.5.2. CTS、RTS 機能」の非 FIFO と FIFO の選択を説明した項目に従って SCI の初期設定を続けてください。動作モードまたは通信フォーマットを変更する場合も必ず、SCR レジスタを初期値にしてから変更してください。

注. SCR.RE ビットを 0 にしても、SSR/SSR_FIFO レジスタの ORER、FER、PER の各フラグ、および RDR レジスタは初期化されません。TE ビットが 0 の場合、選択した FIFO バッファに対する TEND フラグは初期化されません。

注. 非 FIFO モードにおいて、SCR.TIE ビットが 1 の状態で、SCR.TE ビットを 1 から 0、または 0 から 1 に変更すると、SCI_n_TXI 割り込み要求が発生します。

表 27.28 クロック同期式モードにおける SCI 初期化の手順例 (非 FIFO 選択時)

番号	ステップ名	説明
1	初期化を開始	
2	SCR.TIE、RIE、TE、RE、および TEIE ビットを 0 に設定	
3	FCR.FM ビットを 0 に設定	FCR.FM ビットを 0 に設定します。
4	SCR.CKE[1:0]ビットを設定	SCR レジスタにクロック選択を設定します。
5	SIMR1.IICM ビットを 0 に設定 また、SPMR.CKPH ビットと SPMR.CKPOL ビットを設定	SIMR1.IICM ビットを 0 に設定します。 また、SPMR.CKPH ビットと SPMR.CKPOL ビットを設定します。 これらの値が初期値から変更されていない場合、手順 5 は省略できます。
6	SMR、SCMR、および SEMR レジスタに送信／受信フォーマットを設定	SMR、SCMR、および SEMR レジスタに送信／受信フォーマットを設定します。
7	BRR に値を設定	BRR レジスタにビットレートに対応する値を書き込みます。 外部クロックを使用する場合、この手順は不要です。
8	MDDR に値を設定	MDDR レジスタにビットレート誤差補正値を書き込みます。SEMR.BRME ビットを 0 にした場合、または外部クロックを使用する場合、この手順は不要です。
9	I/O ポート機能を設定	I/O ポートを設定して、TXD _n 、RXD _n 、および SCK _n 端子に必要な入出力機能を有効にします。
10	SCR.TE ビットまたは SCR.RE ビットを 1 にし、SCR.TIE ビットと SCR.RIE ビットを設定	SCR.TE ビットまたは SCR.RE ビットを 1 にします。SCR.TIE ビットと SCR.RIE ビットも設定します。 TE ビットと RE ビットを設定することで、TXD _n 端子と RXD _n 端子が使用可能となります。
11	初期化を完了	

注. 同時送受信動作では、SCR.TE ビットと SCR.RE ビットの両方を同時に 0 または 1 にする必要があります。

表 27.29 FIFO を選択したクロック同期式モードにおける SCI 初期化の手順例 (1/2)

番号	ステップ名	説明
1	初期化を開始	

表 27.29 FIFO を選択したクロック同期式モードにおける SCI 初期化の手順例 (2/2)

番号	ステップ名	説明
2	SCR.TIE、RIE、TE、RE、および TEIE ビットを 0 に設定	
3	FCR.FM ビット、FCR.TFRST ビット、および FCR.RFRST ビットを 1 に設定 FCR.TTRG[3:0] ビット、RTRG[3:0] ビット、および RSTRG[3:0] ビットを設定	FCR.FM、TFRST、および RFRST ビットを 1 に設定します (FIFO モードが有効、送信/受信 FIFO がエンプティ)。 FCR.TTRG[3:0] ビット、RTRG[3:0] ビット、および RSTRG[3:0] ビットを設定します。
4	SCR.CKE[1:0] ビットを設定	SCR レジスタにクロック選択を設定します。
5	SIMR1.IICM ビットを 0 に設定 また、SPMR.CKPH ビットと SPMR.CKPOL ビットを設定	SIMR1.IICM ビットを 0 に設定します。 また、SPMR.CKPH ビットと SPMR.CKPOL ビットを設定します。 これらの値が初期値から変更されていない場合、手順 5 は省略できます。
6	SMR、SCMR、および SEMR レジスタに送信/受信フォーマットを設定	SMR、SCMR、および SEMR レジスタに送信/受信フォーマットを設定します。
7	BRR に値を設定	BRR レジスタにビットレートに対応する値を書き込みます。 外部クロックを使用する場合、この手順は不要です。
8	MDDR に値を設定	MDDR レジスタにビットレート誤差補正値を書き込みます。SEMR.BRME ビットを 0 にした場合、または外部クロックを使用する場合、この手順は不要です。
9	FCR.TFRST ビットと FCR.RFRST ビットを 0 に設定	FCR.TFRST ビットと FCR.RFRST ビットを 0 に設定します。
10	I/O ポート機能を設定	I/O ポートを設定して、TXDn、RXDn、および SCKn 端子に必要な入出力機能を有効にします。
11	SCR.TE ビットまたは SCR.RE ビットを 1 にし、SCR.TIE ビットと SCR.RIE ビットを設定	SCR.TE ビットまたは SCR.RE ビットを 1 にします。SCR.TIE ビットと SCR.RIE ビットも設定します。 TE ビットと RE ビットを設定することで、TXDn 端子と RXDn 端子が使用可能となります。
12	初期化を完了	

注: 同時送受信動作では、SCR.TE ビットと SCR.RE ビットの両方を同時に 0 または 1 にする必要があります。

27.5.4 シリアルデータの送信 (クロック同期式モード)

(1) 非 FIFO 選択時

図 27.36、図 27.37、および図 27.38 に、クロック同期式モードにおけるシリアル送信の動作例を示します。

シリアルデータの送信時、SCI は以下のように動作します。

- SCI_{In} TXI 割り込み処理ルーチンで TDR レジスタにデータが書き込まれると、SCI は TDR レジスタから TSR レジスタへデータを転送します。なお、送信開始時の SCI_{In} TXI 割り込み要求は、SCR レジスタの TIE ビットを 1 にした後に TE ビットを 1 にするか、これら 2 つのビットを 1 命令で同時に 1 にすることで発生します。
- SCI は、TDR レジスタから TSR レジスタへデータを転送した後、送信を開始します。このとき、SCR.TIE ビットが 1 になっていると、SCI_{In} TXI 割り込み要求が発生します。この SCI_{In} TXI 割り込み処理ルーチンにおいて、現在のデータ送信が終了する前に、TDR レジスタに次の送信データを書き込むことで連続送信が可能になります。SCI_{In} TEI 割り込み要求を使用する場合、SCI_{In} TXI 割り込み要求に対応する処理ルーチン内で最終送信データを TDR レジスタに書き込んだ後、SCR.TIE ビットを 0 にして、SCR.TEIE ビットを 1 にします。
- クロック出力モードを指定したときは出力クロックに同期して、外部クロックを指定したときは入力クロックに同期して、TXDn 端子から 8 ビットのデータが送信されます。クロック信号出力は、SPMR.CTSE ビットが 1 のとき、CTS 信号入力 Low になるまで待機します。
- 最終ビットを送り出すタイミングで、SCI は TDR レジスタの更新をチェックします。
- TDR レジスタが更新されていれば、TDR レジスタから TSR レジスタに次の送信データを転送し、次のフレームのシリアル送信を開始します。
- TDR レジスタが更新されていなければ、SSR.TEND フラグを 1 にします。TXDn 端子は最終ビットの出力状態を保持します。このとき、SCR.TEIE ビットが 1 になっていると、SCI_{In} TEI 割り込み要求が発生し、SCKn 端子は High に固定されます。

図 27.36、図 27.37、および図 27.38 に、シリアルデータ送信の例を示します。

受信エラーフラグ（SSR レジスタの ORER、FER、または PER）が 1 の状態では、送信は開始されません。送信を開始する前に、受信エラーフラグは必ず 0 にしてください。

注. 受信エラーフラグは、SCR.RE ビットを 0 にしてもクリアされません。




図 27.36 クロック同期式モードにおけるシリアル送信の動作例（送信開始時に CTS 機能を使用しない場合）




図 27.37 クロック同期式モードにおけるシリアル送信の動作例 (送信開始時に CTS 機能を使用する場合)




図 27.38 クロック同期式モードにおけるシリアル送信の動作例 (送信中～送信終了時)




図 27.39 クロック同期式モードにおけるシリアル送信のフローチャート例 (非 FIFO 選択時)

(2) FIFO 選択時

図 27.40 に、クロック同期式モードにおける FIFO 選択時のシリアル送信のフローチャート例を示します。

シリアルデータの送信時、SCI は以下のように動作します。

1. SCIn_TXI 割り込み処理ルーチンで FTDRL レジスタ(注1)にデータが書き込まれると、SCI は FTDRL レジスタ(注1)から TSR レジスタへデータを転送します。FTDRL レジスタに書き込み可能なデータのバイト数は“16 - FDR.T[4:0]”です。なお、送信開始時の SCIn_TXI 割り込み要求は、SCR.TIE ビットを 1 にした後、SCR.TE ビットを 1 にするか、これら 2 つのビットを 1 命令で同時に 1 にすることで発生します。
2. SCI は、FTDRL レジスタから TSR レジスタへデータを転送した後、送信を開始します。FTDRL レジスタに書き込まれた送信データ数が、指定された送信トリガ数以下のとき、SSR_FIFO.TDFE ビットが 1 になります。このとき、SCR.TIE ビットが 1 になっていると、SCIn_TXI 割り込み要求が発生します。この SCIn_TXI 割り込み処理ルーチンにおいて、現在のデータ送信が終了する前に、FTDRL レジスタに次の送信データを書き込むことで連続送信が可能になります。SCIn_TEI 割り込み要求を使用する場合、SCIn_TXI 割り込み要求に対応する処理ルーチン内で最終送信データを FTDRL レジスタに書き込んだ後、SCR.TIE ビットを 0 にして、SCR.TEIE ビットを 1 にします。
3. クロック出力モードを指定したときは出力クロックに同期して、外部クロックを指定したときは入力クロックに同期して、TXDn 端子から 8 ビットのデータが送信されます。クロック信号出力は、SPMR.CTSE ビットが 1 のとき、CTS 信号入力 Low になるまで待機します。

4. ストップビットを送り出すタイミングで、SCI は FTDRL レジスタに未送信データが残っていないかチェックします。
5. FTDRL レジスタが更新されていれば、FTDRL レジスタから TSR レジスタに次の送信データを転送し、次のフレームのシリアル送信を開始します。
6. FTDRL レジスタが更新されていなければ、SSR_FIFO.TEND フラグを 1 にします。TXDn 端子は最終ビットの出力状態を保持します。このとき、SCR.TEIE ビットが 1 になっていると、SCIn_TEI 割り込み要求が発生し、SCKn 端子は High に固定されます。

注 1. クロック同期式モードでは、FTDRH レジスタを使用しません。




図 27.40 クロック同期式モードにおけるシリアル送信のフローチャート例 (FIFO 選択時)

27.5.5 シリアルデータの受信 (クロック同期式モード)


(1) 非 FIFO 選択時

図 27.41 と図 27.42 に、クロック同期式モードにおけるシリアル受信の SCI 動作例を示します。

シリアルデータの受信時、SCI は以下のように動作します。


1. SCR.RE ビットが 1 になると、CTS_nRTS_n 端子出力が Low になります。
2. SCI は内部を初期化し、同期クロックの入力または出力に同期して受信を開始して、受信データを RSR レジスタに取り込みます。

3. オーバーランエラーが発生すると、SSR.ORER フラグが 1 になります。SCR.RIE ビットが 1 であれば、SCIn_ERI 割り込み要求が発生します。受信データは RDR レジスタへ転送されません。
4. 正常に受信したときは、受信データが RDR レジスタへ転送されます。SCR.RIE ビットが 1 であれば、SCIn_RXI 割り込み要求が発生します。この SCIn_RXI 割り込み処理ルーチンにおいて、次のデータ受信が終了する前に、RDR レジスタへ転送された受信データを読み出すことで連続受信が可能になります。RDR レジスタへ転送された受信データを読み出されると、CTSn_RTSn 端子出力が Low になります。



注 1. 対応する割り込みイベント番号は、「12. 割り込みコントローラユニット (ICU)」を参照してください。

図 27.41 クロック同期式モードにおけるシリアル受信の動作例 (1) (RTS 機能を使用しない場合)



注 1. 対応する割り込みイベント番号は、「12. 割り込みコントローラユニット (ICU)」を参照してください。

図 27.42 クロック同期式モードにおけるシリアル受信の動作例 (2) (RTS 機能を使用する場合)

受信エラーフラグが 1 の状態では、送受信動作を再開できません。したがって、SSR レジスタの ORER、FER、および PER フラグを 0 にしてから受信を再開してください。また、オーバーランエラー処理では、必ず RDR レジスタを読み出してください。受信動作中に SCR.RE ビットに 0 を書いてデータ受信動作を強制終了させた場合、RDR レジスタに読み出し前の受信データが残っている可能性があるため、RDR レジスタを読み出す必要があります。

図 27.43 に、シリアル受信のフローチャート例を示します。




図 27.43 クロック同期式モードにおけるシリアル受信のフローチャート例（非 FIFO 選択時）

(2) FIFO 選択時

図 27.44 に、クロック同期式モードにおける FIFO 選択時のシリアル受信のフローチャート例を示します。

シリアルデータの受信時、SCI は以下のように動作します。

- SCR.RE ビットが 1 になると、CTS_n_RTS_n 端子出力が Low になります。
- SCI は内部を初期化し、同期クロックの入力または出力に同期して受信を開始して、受信データを RSR レジスタに取り込みます。
- オーバーランエラーが発生すると、SSR_FIFO.ORER フラグが 1 になります。SCR.RIE ビットが 1 であれば、SCIn_ERI 割り込み要求が発生します。受信したデータは FRDRL レジスタ(注1)へ転送されません。
- データを正常に受信したときは、受信データが FRDRL(注1)レジスタへ転送されます。FRDRL に格納された受信データ数が、指定された受信トリガ数以上であると、RDF フラグが 1 になります。SCR.RIE ビットが 1 であれば、SCIn_RXI 割り込み要求が発生します。この SCIn_RXI 割り込み処理ルーチンにおいて、オーバーラ

ンエラーが発生する前に、FRDRL^(注2)レジスタへ転送された受信データを読み出すことで連続データ受信が可能になります。FRDRL レジスタへ転送された受信データ数が指定の受信トリガ数未満であると、CTS_n_RTS_n 端子出力が Low になります。

注 1. クロック同期式モードでは、FRDRH レジスタを使用しません。

注 2. RDF と ORER を受信データとともに読み出す場合は、FRDRH→FRDRL の順に読み出してください。




図 27.44 クロック同期式モードにおけるシリアル受信のフローチャート例（FIFO 選択時）

27.5.6 シリアルデータの同時送受信（クロック同期式モード）

(1) 非 FIFO 選択時

図 27.45 に、クロック同期式モードにおけるシリアル同時送受信動作のフローチャート例を示します。シリアル同時送受信動作は、SCI の初期化後、以下の手順に従ってください。

送信モードから同時送受信モードへ切り替えるとき、

1. SCI が送信完了状態であることを SSR.TEND フラグが 1 になっていることで確認してください。
2. その後、SCR レジスタを初期化してから、SCR レジスタの TIE、RIE、TE、および RE の各ビットを 1 命令で同時に 1 にしてください。

受信モードから同時送受信モードへ切り替えるとき、

1. SCI がデータ受信完了状態であることを確認してください。
2. RIE ビットと RE ビットを 0 にした後、SSR レジスタの受信エラーフラグ (ORER) が 0 になっていることを確認します。
3. その後、SCR レジスタの TIE、RIE、TE、RE の各ビットを 1 命令で同時に 1 にしてください。




図 27.45 クロック同期式モードにおけるシリアル同時送受信動作のフローチャート例 (非 FIFO 選択時)

(2) FIFO 選択時

図 27.46 に、クロック同期式モードにおける FIFO 選択時のシリアル同時送受信動作のフローチャート例を示します。


SCI の初期化後、シリアルデータ同時送受信動作は以下の手順に従ってください。

送信モードから同時送受信モードへ切り替えるとき、

1. SCI が送信完了状態であることを `SSR_FIFO.TEND` フラグが 1 になっていることで確認してください。
2. その後、`SCR` レジスタを初期化してから、`SCR` レジスタの `TIE`、`RIE`、`TE`、および `RE` の各ビットを 1 命令で同時に 1 にしてください。

受信モードから同時送受信モードへ切り替えるとき、

1. SCI が受信完了状態であることを確認してください。
2. `RIE` ビットと `RE` ビットを 0 にしてください。
3. `SSR_FIFO` レジスタの受信エラーフラグ (`ORER`) が 0 になっていることを確認した後、`SCR` レジスタの `TIE`、`RIE`、`TE`、`RE` の各ビットを 1 命令で同時に 1 にしてください。



[1] SCIの初期化：

TXDn端子を送信データの出力端子とし、RXDn端子を受信データの入力端子とすることで、同時送受信動作が可能になります。

[2] 送信データの書き込み：

SCI_n_TXI割り込み要求処理ルーチンでFTDRLレジスタに送信データを書き込みます。書き込み可能な送信データ数は、16ビット（すなわち、FIFOに格納された送信データ数）です。

[3] 受信エラー処理：

受信エラーが発生したときは、SSR_FIFO.ORERフラグを読み出して、所定のエラー処理を行った後、SSR_FIFO.ORERフラグを0にしてください。ORERフラグが1の状態では受信動作を再開できません。

[4] 受信データの読み出し：

FRDRLレジスタに格納された受信データは、格納データ数がFCR.RTRGの値未満になるまで読み出されます。ソフトウェアによってFDR.R[4:0]ビット内の読み出し可能なデータ数を確認できます。

[5] シリアル送受信の継続手順：

シリアル受信を継続する場合は、オーバーランエラーが発生する前に、FRDRL内の受信データの読み出しを終了させ、SSR_FIFO.RDFフラグを0にクリアします。シリアル送信を継続する場合は、SCI_n_TXI割り込み処理ルーチンにおいて、現在のデータ送信が終了する前に、FTDRLレジスタに次の送信データを書き込んで、SSR_FIFO.TDFEフラグを0にクリアします。

送信FIFOデータエンプティ割り込み（SCI_n_TXI）要求でDTCを起動することによっても、FTDRLレジスタに送信データを書き込むことが可能です。同様に、受信FIFOデータフル割り込み（SCI_n_RXI）要求でDTCを起動することによっても、FRDRLレジスタの値を読み出すことが可能です。この場合、RDFおよびTDFEフラグは自動的にクリアされます。RDFおよびTDFEフラグには書き込まないでください。

注 1. FRDRH.ORER フラグから読み出しが可能です。しかし、ORER フラグをクリアするには、SSR_FIFO レジスタの関連するビットに0を書き込んでください。

注 2. すべての受信データは FIFO トリガ数の整数倍の数でなければなりません。

図 27.46 クロック同期式モードにおけるシリアル同時送受信動作のフローチャート例（FIFO 選択時）

27.6 スマートカードインタフェースモードの動作

SCI は拡張機能として、ISO/IEC 7816-3（Identification Card 規格）に対応したスマートカード（IC カード）インタフェースをサポートしています。

スマートカードインタフェースモードへの切り替えはレジスタにより行います。

27.6.1 接続例

図 27.47 に、スマートカード (IC カード) と本 MCU の接続例を示します。図 27.47 に示すように、MCU と IC カードは 1 本のデータ伝送線で通信を行うため、TXDn 端子と RXDn 端子を結線し、データ伝送線を抵抗で電源 VCC 側にプルアップしてください。

IC カードを接続しない状態で SCR_SMCI.TE ビットと SCR_SMCI.RE ビットを 1 にすると、閉ループの送受信が実現され、自己診断が可能になります。SCI で生成するクロックを IC カードに供給する場合は、SCKn 端子出力を IC カードの CLK 端子に入力してください。

リセット信号の出力には、MCU の出力ポートを使用できます。




図 27.47 スマートカード (IC カード) との接続例

27.6.2 データフォーマット (ブロック転送モード時を除く)

図 27.48 にスマートカードインタフェースモードでの送受信フォーマットを示します。

- 調歩同期式モードでは、1 フレームは 8 ビットデータとパリティビットで構成
- 送信中は、パリティビットの終了から次のフレーム開始まで、2 etu (elementary time unit = 1 ビット転送時間) 以上のガードタイムが必要
- 受信中にパリティエラーを検出した場合、スタートビットから 10.5 etu 経過後、エラー信号 (Low) を 1 etu 期間出力
- 送信時にエラー信号をサンプリングすると、2 etu 以上経過後、自動的に同じデータを再送信




図 27.48 スマートカードインタフェースモードにおけるデータフォーマット

本節では、ダイレクトコンベンションタイプと、インバースコンベンションタイプの2種類のICカードと送受信する場合について説明します。

(1) ダイレクトコンベンションタイプ

ダイレクトコンベンションタイプでは、図 27.49 に示すように、ロジックレベル 1 は状態 Z を、ロジックレベル 0 は状態 A をそれぞれ表し、開始キャラクタに対して LSB ファーストでデータが転送されます。したがって、この図の開始キャラクタでは、データは 0x3B となります。

ダイレクトコンベンションタイプを使用する場合、SCMR.SDIR ビットと SCMR.SINV ビットの両方を 0 にしてください。また、スマートカードの規格により、偶数パリティとなるように SMR_SMCI.PM ビットは 0 にしてください。




図 27.49 ダイレクトコンベンション (SCMR.SDIR = 0, SCMR.SINV = 0, SMR_SMCI.PM = 0)

(2) インバースコンベンションタイプ

インバースコンベンションタイプでは、図 27.50 に示すように、ロジックレベル 1 は状態 A を、ロジックレベル 0 は状態 Z をそれぞれ表し、開始キャラクタに対して MSB ファーストでデータが転送されます。したがって、この図の開始キャラクタでは、データは 0x3F となります。

インバースコンベンションタイプを使用する場合、SCMR.SDIR ビットと SCMR.SINV ビットの両方を 1 にしてください。また、スマートカードの規格に従って偶数パリティとするために、パリティビットは状態 Z に対応するロジックレベル 0 になります。本 MCU では、SINV ビットはデータビット D7~D0 のみを反転させます。そのため、送信時と受信時の両方において、SMR_SMCI.PM ビットに 1 を書いてパリティビットを反転させてください。




図 27.50 インバースコンペンション (SCMR.SDIR = 1, SCMR.SINV = 1, SMR_SMCI.PM = 1)

27.6.3 ブロック転送モード

ブロック転送モードは、通常のスマートカードインタフェースモードと比較して以下の点が異なります。

- 受信中にパリティエラーが検出されても、エラーシグナルは出力されません。エラー検出時に SSR_SMCI.PER フラグがセットされるので、次のフレームのパリティビットを受信する前にクリアしてください。
- 送信中は、パリティビットの終了から次のフレーム開始までのガードタイムとして 1 etu 以上が必要です。
- 同じデータの再送信を行わないため、送信開始から 11.5 etu 経過後に、SSR_SMCI レジスタの TEND フラグがセットされます。
- ブロック転送モードでは、SSR_SMCI レジスタの ERS フラグは通常のスマートカードインタフェースモードと同じエラー信号状態を示します。ただし、エラー信号が転送されないため、このフラグの読み出し値は 0 となります。

27.6.4 受信データサンプリングタイミングと受信マージン

スマートカードインタフェースモードで利用できる送受信クロックは、内蔵ボーレートジェネレータが生成する内部クロックのみです。

このモードでは、SCMR.BCP2 ビットと SMR_SMCI.BCP[1:0] ビットの設定により、ビットレートの 32 倍、64 倍、372 倍、256 倍、93 倍、128 倍、186 倍、または 512 倍の周波数の基本クロックで動作します。通常の調歩同期式モードでは、周波数はビットレートの 16 倍に固定されています。

受信時は、スタートビットの立ち下がり基本クロックでサンプリングして内部を同期化します。

また、図 27.51 に示すように、受信データは基本クロックのそれぞれ 16 番目、32 番目、186 番目、128 番目、46 番目、64 番目、93 番目、256 番目の立ち上がりエッジでサンプリングされるため、各ビットの途中でデータが取り込まれます。受信マージンは次式で表すことができます。

$$M = \left| \left(0.5 - \frac{1}{2N} \right) - (L - 0.5)F - \frac{|D - 0.5|}{N}(1 + F) \right| \times 100 [\%]$$

M: 受信マージン (%)

N: クロックに対するビットレートの比 (N = 32, 64, 372, 256)

D: クロックのデューティ (D = 0 ~ 1.0)

L: フレーム長 (L = 10)

F: クロック周波数の偏差の絶対値

上の式で、F = 0、D = 0.5、N = 372 とすると、受信マージンは次式のようにになります。

$$M = \{0.5 - 1/(2 \times 372)\} \times 100 [\%] = 49.866 \%$$




図 27.51 スマートカードインタフェースモードにおける受信データのサンプリングタイミング（ビットレートの372 倍のクロック周波数の場合）

27.6.5 SCI の初期化（スマートカードインタフェースモード）

データの送受信前に、SCR_SMCI レジスタに初期値 0x00 を書き込み、表 27.30 に示すフローチャートの例に従って、SCI を初期化してください。

送信モードから受信モードへ（またはその逆へ）切り替える場合、必ず事前に SCR_SMCI レジスタの TIE、RIE、TE、RE、および TEIE ビットに初期値を設定してください。なお、SCR_SMCI.RE ビットを 0 にしても RDR レジスタは初期化されません。

受信モードから送信モードへ切り替える場合、受信動作が完了していることを確認してから、SCI を初期化してください。初期化の最後では、SCR_SMCI.TE = 1、SCR_SMCI.RE = 0 にしてください。受信動作の完了は、SCI_{in}_RXI 割り込み要求、SSR_SMCI レジスタの ORER フラグ、あるいは PER フラグで確認できます。

送信モードから受信モードへ切り替える場合、送信動作が完了していることを確認してから、SCI を初期化してください。初期化の最後では、SCR_SMCI.TE = 0、SCR_SMCI.RE = 1 にしてください。送信動作の完了は、SSR_SMCI の TEND フラグで確認できます。

表 27.30 スマートカードインタフェースモードにおける SCI 初期化の手順例 (1/2)

番号	ステップ名	説明
1	初期化を開始	
2	SCR_SMCI の TIE、RIE、TE、RE、TEIE、および CKE[1:0] ビットを 0 に設定	
3	I/O ポート機能を設定	TXDn、RXDn、および SCKn 端子の中で必要な端子機能が使用できるように端子設定をします。
4	SSR_SMCI の ORER、ERS、PER フラグを 0 に設定	SSR_SMCI.ORER、ERS、および PER フラグを 0 にします。SSR_SMCI レジスタを読み出した後、該当フラグに 0 を書き込みます。
5	SIMR1.IICM ビットを 0 に設定 SPMR.CKPH ビットと SPMR.CKPOL ビットを 0 に設定	SIMR1.IICM ビットと SPMR.CKPH、CKPOL ビットを 0 にします。初期値から変更していないときには、本手順は省略できます。

表 27.30 スマートカードインタフェースモードにおける SCI 初期化の手順例 (2/2)

番号	ステップ名	説明
6	SMR_SMCI の GM、BLK、PM、BCP[1:0]、および CKS[1:0]を設定し、SMR_SMCI.PE に 1 を設定	SMR_SMCI レジスタに動作モードおよび送信フォーマットまたは受信フォーマットを設定します。
7	SCMR.BCP2、SDIR、SINV ビットを設定 SCMR.SMIF ビットを 1 に設定	SCMR レジスタに送信フォーマットまたは受信フォーマットを設定します。
8	SEMR.BRME ビットと SEMR.RXDESEL ビットを 0 に設定	SEMR.BRME ビットと SEMR.RXDESEL ビットを 0 に設定します。
9	BRR に値を設定	ビットレートに対応する値を BRR レジスタに書き込みます。
10	MDDR に値を設定	MDDR レジスタへビットレートエラー訂正によって補正された値を書き込みます。ビットレート補正機能を使用しないときには、本手順は不要です。
11	SCR_SMCI.CKE[1:0]に値を設定	SCR_SMCI.CKE[1:0]ビットを設定します。CKE[0]ビットを 0 に設定するときには、クロックは SCKn 端子から出力します。
12	SCR_SMCI.TE ビットまたは SCR_SMCI.RE ビットを 1 にし、SCR_SMCI.TIE ビットと SCR_SMCI.RIE ビットを設定	SCR_SMCI レジスタの TE ビットまたは RE ビットを 1 にし、次に TIE ビットと RIE ビットを設定します。自己診断以外は TE ビットと RE ビットを同時に 1 にしないでください。
13	初期化を完了	

27.6.6 シリアルデータの送信（ブロック転送モードを除く）

スマートカードインタフェースモードにおけるシリアル送信（ブロック転送モード時を除く）では、エラー信号のサンプリングと再送信処理があるため、非スマートカードインタフェースモードと動作が異なります。送信中の再転送動作を図 27.52 に示します。

- 1 フレーム分の送信を完了した後、受信側からのエラーシグナルがサンプリングされると、SSR_SMCI.ERS フラグが 1 になります。SCR_SMCI.RIE ビットが 1 であれば、SCIn_ERI 割り込み要求が発生します。次のパリティビットがサンプリングされる前に、ERS フラグを 0 にクリアしてください。
- 2 エラーシグナルを受信したフレームでは、SSR_SMCI.TEND フラグはセットされません。TDR レジスタから TSR レジスタへ再度データが転送され、自動的に再送信が行われます。
- 3 受信側からエラー信号が返ってこない場合、ERS フラグは 1 になりません。
- 4 この場合、SCI は再転送を含む 1 フレーム分の送信が完了したと判断し、TEND フラグがセットされます。SCR_SMCI.TIE ビットが 1 であれば、SCIn_TXI 割り込み要求が発生します。送信データを TDR レジスタに書き込むことにより次のデータが送信されます。

図 27.54 に、シリアル送信のフローチャート例を示します。これら一連の処理は、SCIn_TXI 割り込み要求で DTC を起動することにより、自動的に行うことができます。

送信動作では、SSR_SMCI.TEND フラグが 1 になっていると、SCR_SMCI.TIE ビットが 1 の場合、SCIn_TXI 割り込み要求が発生します。

あらかじめ DTC の起動要因として SCIn_TXI 割り込み要求を設定しておけば、SCIn_TXI 割り込み要求によって DTC が起動され、送信データの転送が可能になります。TEND フラグは、DTC によるデータ転送時に自動的に 0 になります。

エラーが発生した場合は、SCI が自動的に同じデータを再送信します。この間、TEND フラグは 0 のまま保持され、DTC は起動されません。したがって、エラー発生時の再送信を含め、SCI と DTC が、指定されたバイト数を自動的に送信します。ただし、ERS フラグは自動的にクリアされないため、RIE ビットを 1 にしておくことで、エラー発生時に SCIn_ERI 割り込み要求が発生させて、ERS フラグをクリアしてください。

なお、DTC を使用して送受信を行う場合は、必ず DTC を有効にしてから SCI の設定を行ってください。

DTC の設定については、「15. データトランスファコントローラ (DTC)」を参照してください。




図 27.52 スマートカードインタフェース送信モードでのデータ再送信動作

SMR_SMCI.GM ビットの設定によって、SSR_SMCI.TEND フラグが 1 になるタイミングが異なります。図 27.53 に、TEND フラグの発生タイミングを示します。




図 27.53 送信中の SSR.TEND フラグの発生タイミング




図 27.54 スマートカードインタフェース送信のフローチャート例

27.6.7 シリアルデータの受信（ブロック転送モード時を除く）

スマートカードインタフェースモードにおけるシリアル受信は、非スマートカードインタフェースモードと同様の処理手順になります。受信モードでの再転送動作を [図 27.55](#) に示します。

1. 受信データにパリティエラーが検出されると、SSR_SMCI.PER フラグが 1 になります。SCR_SMCI.RIE ビットが 1 であれば、SCIn_ERI 割り込み要求が発生します。次のパリティビットがサンプリングされる前に、PER フラグを 0 にクリアしてください。
2. パリティエラーが検出されたフレームに対しては、SCIn_RXI 割り込みは発生しません。
3. パリティエラーが検出されない場合、SCR_SMCI.PER フラグは 1 になりません。
4. この場合、正常に受信が完了したと判断されます。SCR_SMCI.RIE ビットが 1 であれば、SCIn_RXI 割り込み要求が発生します。

図 27.56 に、シリアル受信のフローチャート例を示します。これら一連の処理は、SCIn_RXI 割り込み要求で DTC を起動することにより、自動的に行うことができます。

受信動作では、RIE ビットを 1 にしておくと、SCIn_RXI 割り込み要求が発生します。あらかじめ DTC の起動要因として SCIn_RXI 割り込み要求を設定しておけば、SCIn_RXI 割り込み要求によって DTC が起動され、受信データの転送が可能になります。

また、受信時にエラーが発生して SSR_SMCI レジスタの ORER フラグまたは PER フラグのいずれかが 1 になると、受信エラー割り込み (SCIn_ERI) 要求が発生します。エラー発生後に、エラーフラグをクリアしてください。エラーが発生した場合、DTC は起動されず、受信データはスキップされます。そのため、DTC に指定されたバイト数だけ受信データが転送されます。

なお、受信中にパリティエラーが発生して PER フラグが 1 になった場合でも、受信したデータは RDR レジスタへ転送されるので、このデータを読み出すことは可能です。

また、受信動作中に SCR_SMCI.RE ビットを 0 にして受信動作を強制終了させた場合、RDR レジスタに読み出し前の受信データが残っている可能性があるため、RDR レジスタを読み出す必要があります。

注. ブロック転送モードの場合は、「27.3.9. シリアルデータの受信 (調歩同期式モード)」を参照してください。




図 27.55 スマートカードインタフェース受信モードでの再転送動作




図 27.56 スマートカードインタフェース受信のフローチャート例

27.6.8 クロック出力制御

SMR_SMCI.GM ビットを 1 にすると、SCR_SMCI.CKE[1:0] ビットでクロック出力の制御が行えます。CKE[1:0] ビットの詳細については、「[27.2.12. SCR_SMCI: スマートカードインタフェースモード用シリアルコントロールレジスタ \(SCMR.SMIF = 1\)](#)」を参照してください。クロック出力を設定すると、「[27.6.4. 受信データサンプリングタイミングと受信マージン](#)」で説明されている基本クロックになります。

図 27.57 に、SCR_SMCI レジスタの CKE[1] ビットを 0 にして SCR_SMCI レジスタの CKE[0] ビットを制御する場合のクロック出力制御のタイミング例を示します。

SMR_SMCI レジスタの GM ビットが 0 の場合、SCR_SMCI レジスタの CKE[0] ビットで制御される出力は、SCK_n 端子にただちに反映されます。したがって、意図しない幅のパルスが SCK_n 端子から出力される可能性があります。

SMR_SMCI.GM ビットを 1 にすると、SCR_SMCI レジスタの CKE[0] ビットが変更されても基本クロックと同じパルス幅のクロックが出力されます。





図 27.57 クロック出力タイミング

27.7 簡易 IIC モードの動作

簡易 IIC モードフォーマットは、8 ビットのデータと 1 ビットのアクノリッジから構成されます。開始条件および再開始条件に続くフレームはスレーブアドレスのフレームであり、マスタデバイスは、通信先であるスレーブデバイスを指定するために使用します。指定されたスレーブデバイスは、新たにスレーブデバイスが指定されるか、または停止条件が満たされるまで有効です。各フレーム内の 8 ビットのデータは、MSB から順に送信されます。

図 27.58 に、I²C バスフォーマットを、図 27.59 に、I²C バスタイミングを示します。

図 27.58 I²C バスフォーマット




図 27.59 I²C バスタイミング (SLA = 7 ビットの場合)

- S : 開始条件を示します。マスタデバイスは、SCLn ラインが High 状態にあるとき、SDAn ラインのレベルを High から Low へ変化させます。
- SLA : スレーブアドレスを示します。これによってマスタデバイスがスレーブデバイスを選択します。
- R/W# : 転送方向 (送信/受信) を示します。値 1 のときはスレーブデバイスからマスタデバイスへ、値 0 のときはマスタデバイスからスレーブデバイスへデータを送信します。
- A/A# : アクノリッジを示します。マスタ送信モードでは、スレーブデバイスがアクノリッジを返します。マスタ受信モードでは、マスタデバイスがアクノリッジを返します。Low を返すことで ACK を、High を返すことで NACK を示します。
- Sr : 再開始条件を示します。マスタデバイスは、SCLn ラインが High 状態にあるとき、セットアップ時間経過後に SDAn ラインのレベルを High から Low へ変化させます。
- DATA : 送受信データを示します。
- P : 停止条件を示します。マスタデバイスは、SCLn ラインが High 状態にあるとき、SDAn ラインのレベルを Low から High へ変化させます。

27.7.1 開始条件、再開始条件、停止条件の生成

SIMR3.IICSTAREQ ビットに 1 を書き込むことにより、スタートコンディションの生成を行います。スタートコンディションの生成では、以下の動作が行われます。

- SDAn ラインを立ち下げ (High から Low へ変化)、SCLn ラインは解放状態を保持
- BRR レジスタで設定したビットレートでの 1 ビット期間の半分を、スタートコンディションのホールド時間に設定
- SCLn ラインを立ち下げ (High から Low へ変化)、SIMR3.IICSTAREQ ビットを 0 にして、スタートコンディション生成割り込み要求を出力

SIMR3.IICRSTAREQ ビットに 1 を書き込むことにより、リスタートコンディションの生成を行います。リスタートコンディションの生成では、以下の動作が行われます。

- SDAn ラインを解放、SCLn ラインは Low を保持
- BRR レジスタで設定したビットレートでの 1 ビット期間の半分を、SCLn ラインの Low 期間に設定
- SCLn ラインを解放 (Low から High へ変化)
- SCLn ラインの High を検出後、BRR レジスタで設定したビットレートでの 1 ビット期間の半分を、リスタートコンディションのセットアップ時間に設定
- SDAn ラインを立ち下げ (High から Low へ変化)
- BRR レジスタで設定したビットレートでの 1 ビット期間の半分を、リスタートコンディションのホールド時間に設定
- SCLn ラインを立ち下げ (High から Low へ変化)、SIMR3.IICRSTAREQ ビットを 0 にして、リスタートコンディション生成割り込み要求を出力

SIMR3.IICSTPREQ ビットに 1 を書き込むことにより、ストップコンディションの生成を行います。ストップコンディションの生成では、以下の動作が行われます。

- SDAn ラインを立ち下げ (High から Low へ変化)、SCLn ラインは Low を保持

- BRR レジスタで設定したビットレートでの 1 ビット期間の半分を、SCLn ラインの Low 期間に設定
- SCLn ラインを解放 (Low から High へ変化)
- SCLn ラインの High を検出後、BRR レジスタで設定したビットレートでの 1 ビット期間の半分を、ストップコンディションのセットアップ時間に設定
- SDA_n ラインを解放し (Low から High へ変化)、SIMR3.IICSTPREQ ビットを 0 にして、ストップコンディション生成割り込み要求を出力

図 27.60 に開始条件、再開条件、停止条件生成の動作タイミングを示します。




図 27.60 開始条件、再開条件、停止条件生成の動作タイミング

27.7.2 クロック同期化

通信先のスレーブデバイスがウェイトを挿入する目的で、SCLn ラインを Low にする場合があります。SIMR2.IICCSC ビットを 1 に設定すると、内部 SCLn クロック信号と SCLn 端子入力のレベルが異なる場合に、同期を取るための制御が行われます。

SIMR2.IICCSC ビットを 1 にすると、内部 SCLn クロック信号が Low から High へ変化します。SCLn 端子入力が Low の間は High 期間のカウントを停止し、SCLn 端子入力が High へ変化すると、High 期間のカウントを開始します。

このとき、SCLn 端子が High へ変化して High 期間のカウントを開始するまでの間隔は、SCLn 端子出力遅延、SCLn 端子入力のノイズフィルタ遅延 (ノイズフィルタのサンプリングクロックで 2~3 サイクル)、内部処理遅延 (PCLK で 1~2 サイクル) の合計になります。この間、他のデバイスが SCLn ラインを Low にしていなくても、内部 SCLn クロックの High 期間が延長されます。

SIMR2.IICCSC ビットが 1 の場合、データの送受信は、SCLn 端子入力と内部 SCLn クロックの論理積に同期して行われます。SIMR2.IICCSC ビットが 0 の場合、データの送受信は、内部 SCLn クロックに同期して行われます。

スタートコンディション、リスタートコンディション、またはストップコンディションの生成要求発行後、内部 SCLn クロック信号が Low から High へ変化するまでの間にスレーブデバイスからウェイトが挿入された場合、その期間分、生成までの時間が延長されます。

内部 SCLn クロック信号が Low から High へ変化した後、スレーブデバイスがウェイトを挿入した場合は、そのウェイト期間も停止はせず、生成完了割り込み要求を発行しますが、条件生成自体は保証されません。

図 27.61 に、クロック同期化の動作例を示します。





図 27.61 クロック同期化の動作例

27.7.3 SDA_n 出力遅延

SIMR1.IICDL[4:0]ビットを用いて、SCL_n 端子出力の立ち下がりエッジに対し、SDA_n 端子出力の遅延を設定できます。遅延時間は0~31 サイクルから選択できます。これは、対応する内蔵ボーレートジェネレータからのクロック信号のサイクル数を表します (SMR.CKS[1:0]ビットで選択した分周ベースクロック (PCLK) を基準とします)。SDA_n 端子出力の遅延は、スタートコンディション/リスタートコンディション/ストップコンディションの各信号、8 ビットの送信データ、およびアクノリッジビットに適用されます。

SDA_n 端子出力遅延が SCL_n 端子出力の立ち下がり時間より短い場合、SCL_n 端子出力の立ち下がり中に SDA_n 端子出力が変化を開始して、スレーブデバイスが誤動作する可能性があります。SDA_n 端子出力遅延は、SCL_n 端子出力の立ち下がり時間 (IIC の標準モードとファストモードでは 300 ns) より大きくなるように設定してください。

図 27.62 に SDA_n 出力遅延のタイミングを示します。

図 27.62 SDA_n 出力遅延のタイミング

27.7.4 SCI の初期化 (簡易 IIC モード)

データの送受信前に、SCR レジスタに初期値 0x00 を書き込み、表 27.31 のフローチャート例に従って、インタフェースを初期化してください。

動作モードまたは通信フォーマットを変更する前に、必ず SCR レジスタを初期値にしてください。また、簡易 IIC モード時の通信ポートのオープンドレイン設定は、ポート側で行ってください。

表 27.31 簡易 IIC モードにおける SCI 初期化の手順例

番号	ステップ名	説明
1	初期化を開始	
2	SCR の TIE、RIE、TE、RE、TEIE、および CKE[1:0] ビットを 0 に設定	
3	I/O ポート機能を設定	SSCLn および SSDAn 端子の機能が (N チャネルオープンドレイン出力端子で) 使用可能となるように I/O ポートを設定します。
4	SIMR3 の IICSDAS[1:0] ビットと IICSCLS[1:0] ビットを 11b に設定	SSCLn および SSDAn 端子を、スタートコンディション生成を行うときまでハイインピーダンス状態にします。
5	SMR レジスタと SCMR レジスタに送信／受信フォーマットを設定	SMR および SCMR に送信／受信フォーマットを設定します。 SMR では、CKS[1:0] ビットを目的の値にし、その他のビットを 0 にします。 SCMR では、SDIR ビットを 1 にし、SINV ビットと SMIF ビットを 0 にします。
6	BRR に値を設定	BRR レジスタに目的のビットレート値を書き込みます。
7	MDDR に値を設定	MDDR レジスタにビットレート誤差補正値を書き込みます。SEMR.BRME ビットが 0 に設定されている場合、この手順は不要です。
8	SEMR、SNFR、SIMR1、SIMR2、および SPMR に値を設定	SEMR、SNFR、SIMR1、SIMR2、および SPMR に値を設定します。 NFEN ビットと BRME ビットを SEMR に設定します。SNFR に、NFCS[2:0] ビットを設定します。 SIMR1 では、IICM ビットを 1 にし、IICDL[4:0] ビットには必要に応じた値を設定します。 SIMR2 では、IICACKT ビットと IICCSC ビットを 1 にし、IICINTM ビットには必要に応じた値を設定します。 SPMR レジスタでは、すべてのビットを 0 にします。
9	SCR.RE ビットおよび SCR.TE ビットを 1 にし、SCR.TIE ビット、SCR.RIE ビット、および SCR.TEIE ビットを設定	SCR レジスタの RE ビットと TE ビットを 1 にしてください。その後で、SCR.TIE、RIE、および TEIE ビットを設定します（送信用で SIMR2.IICINTM ビットが 1 の状態の場合は、RIE ビットを 0 にします）。TE ビットと RE ビットを 1 にすることで、SSCLn および SSDAn 端子の機能が有効となります。
10	送信または受信を開始	

27.7.5 マスタ送信動作（簡易 IIC モード）

図 27.63 と図 27.64 にマスタ送信の動作例を、図 27.65 にデータ送信のフローチャート例を示します。

図 27.63 に、SIMR2.IICINTM ビットが 1（受信割り込み、送信割り込みを使用）で、かつ SCR.RIE ビットが 0（SCIn_RXI および SCIn_ERI 割り込み要求を禁止）の場合の動作例を示します。

STI 割り込みについては、表 27.36 を参照してください。

図 27.65 に、SIMR2.IICINTM ビットが 1 のときの、CPU によるアドレス送信と DTC によるデータ送信のフローチャートを示します。10 ビットスレーブアドレスの使用時は、[3]と[4]の手順を 2 回繰り返します。

簡易 IIC モードでの送信データエンブレ割り込み (SCIn_TXI) は、クロック同期式送信時の SCIn_TXI 割り込み要求発生のタイミングとは異なり、1 フレームの通信を完了した時点で発生します。




図 27.63 簡易 IIC モードにおけるマスタ送信の動作例 1 (7 ビットスレーブアドレス、送信割り込み、および受信割り込み使用時)

マスタ送信で、SIMR2.IICINTM ビットを 0 (ACK 割り込み、NACK 割り込みを使用) にした場合、ACK 割り込みをトリガにして DTC を起動し、データを必要バイト数送信します。NACK を受信した場合は、NACK 割り込みをトリガにして、送信中止や再送信などのエラー処理を行います。

TDR にデータを書き込んだ後に、何らかの理由で通信をリスタートさせたい場合は、以下の手順に従ってください。

1. SCR レジスタの TE、RE ビットを 0 にして通信停止させてください。
2. SIMR3 レジスタに 0xF0 を設定し、I²C バスを解放し、各条件生成をクリアしてください。
3. SSR レジスタの RDRF フラグが 1 にセットされている場合、RDRF フラグをクリアしてください。
4. SCR レジスタの TE、RE ビットに 1 を設定し、次の通信を開始してください。




図 27.64 簡易 IIC モードにおけるマスタ送信の動作例 2 (7 ビットスレーブアドレス、ACK 割り込み、および NACK 割り込み使用時)




図 27.65 簡易 IIC モードにおけるマスタ送信のフローチャート例（送信割り込み、受信割り込み使用時）

27.7.6 マスタ受信動作（簡易 IIC モード）

図 27.66 に簡易 IIC モードにおけるマスタ受信の動作例を、図 27.67 にマスタ受信のフローチャート例を示します。

下図では、SIMR2.IICINTM ビットが 1（受信割り込み、送信割り込みを使用）の場合を想定しています。

簡易 IIC モードでの送信データエンプティ割り込み (SCIn_TXI) は、クロック同期式送信時の SCIn_TXI 割り込み要求発生タイミングとは異なり、1 フレームの通信を完了した時点で発生します。





図 27.66 簡易 IIC モードにおけるマスタ受信の動作例（7 ビットスレーブアドレス、送信割り込み、および受信割り込み使用時）



注. 簡易 IIC モードでは、通信を完了した時点で SCIn_TXI 割り込み要求が発生します。

図 27.67 簡易 IIC モードにおけるマスタ受信のフローチャート例（送信割り込み、受信割り込み使用時）

27.8 簡易 SPI モードの動作

SCI は拡張機能として、1 つまたは複数のマスタと複数のスレーブとの間で通信が可能な、簡易 SPI モードをサポートしています。

クロック同期式モードの設定 (SCMR.SMIF = 0, SIMR1.IICM = 0, SMR.CM = 1) を使用するとともに、SPMR.SSE ビットを 1 にすることによって、SCI は簡易 SPI モードになります。なお、簡易 SPI モードであっても、シングルマスタ構成で使用する場合は、マスタ側の SSn 端子機能は不要です。したがって、そのような場合は、SPMR.SSE ビットを 0 にしてください。

図 27.68 に、簡易 SPI モードの接続例を示します。マスタからの SSn 信号出力については、汎用ポートで制御してください。

簡易 SPI モードでは、クロック同期式モードと同様に、クロックパルスに同期してデータを送受信します。通信データの 1 キャラクタは 8 ビットデータで構成され、パリティビットの付加はできません。SCMR.SINV ビットを 1 にすることで、送受信データを反転できます。

SCI 内部では送信部と受信部は独立しており、クロックを共有することで全二重通信が可能です。また、送信部と受信部はどちらもバッファ構成になっているため、送信中に次の送信データを書き込むことや、受信中に前の受信データを読み込むことが可能です。これにより、連続転送が可能となります。




図 27.68 簡易 SPI モードでの接続例 (シングルマスタ時、SPMR.SSE ビット = 0)

27.8.1 マスタモード、スレーブモードと各端子の状態

簡易 SPI モードでは、マスタモード (SCR.CKE[1:0] = 00b または 01b、かつ SPMR.MSS = 0) と、スレーブモード (SCR.CKE[1:0] = 10b または 11b、かつ SPMR.MSS = 1) で、各端子の入出力方向が異なります。

表 27.32 に、端子状態、モード、および SSn 端子入力レベルの間の関係を示します。

表 27.32 モードおよび SSn 端子入力と各端子状態の関係

モード	SSn 端子入力	MOSIn 端子状態	MISOn 端子状態	SCKn 端子状態
マスタモード(注1)	High (通信可能)	送信データ出力(注2)	受信データ入力	クロック出力(注3)
	Low (通信不可)	ハイインピーダンス	受信データ入力 (無効)	ハイインピーダンス
スレーブモード	High レベル (通信不可)	受信データ入力 (無効)	ハイインピーダンス	クロック入力 (無効)
	Low レベル (通信可能)	受信データ入力	送信データ出力	クロック入力

注 1. シングルマスタ構成 (SPMR.SSE = 0) のみの場合、SSn 端子の入力レベルにかかわらず、転送可能となります。これは、SSn 端子入力が High のときと等価です。

注 2. シリアル送信禁止 (SCR.TE = 0) の場合、MOSIn 端子出力はハイインピーダンスです。

注 3. マルチマスタ構成 (SPMR.SSE = 1) では、シリアル送受信禁止 (SCR.TE = 0 および SCR.RE = 0) の場合、SCKn 端子出力はハイインピーダンスです。

27.8.2 マスタモード時の SS 機能

SCR.CKE[1:0]ビットを 00b または 01b にして、SPMR.MSS ビットを 0 にすると、マスタモードになります。シングルマスタ構成 (SPMR.SSE ビット = 0) では SSn 端子が使用されないため、SSn 端子の値にかかわらず送受信動作が可能です。

マルチマスタ構成 (SPMR.SSE ビット = 1) において SSn 端子入力が High の場合、他にマスタが存在しないこと、あるいは別のマスタが送受信動作を行っていることを示すために、マスタデバイスは SCKn 端子からクロックを出力した後、送受信動作を開始します。

マルチマスタ構成 (SPMR.SSE ビット = 1) において SSn 端子入力が Low の場合は、別のマスタが存在し、送受信動作中です。MOSIn 端子出力と SCKn 端子出力はハイインピーダンスになり、送受信動作を開始することができません。また、モードフォルトエラーとして SPMR.MFF ビットが 1 になります。マルチマスタ構成では、SPMR.MFF フラグを読むことでエラー処理を開始してください。なお、送受信動作中にモードフォルトが発生しても、送受信動作は停止しませんが、送受信動作完了後の MOSIn 出力と SCKn 出力はハイインピーダンス状態です。

汎用ポート端子を使用して、マスタからの SS 出力信号を生成してください。

27.8.3 スレーブモード時の SS 機能

SCR.CKE[1:0]ビットを 10b または 11b にして、SPMR.MSS ビットを 1 にすると、スレーブモードになります。SSn 端子入力が High のとき、MISOn 出力端子の状態はハイインピーダンスになり、SCKn 端子からのクロック入力は無視されます。SSn 端子入力が Low のとき、SCKn 端子からのクロック入力が有効になり、送信または受信動作が可能になります。

送信または受信動作中に SSn 端子入力が Low から High に変化した場合、MISOn 出力端子の状態をハイインピーダンスにします。なお、内部的な送信または受信処理は、SCKn 端子から入力されるクロックレートで継続し、1 キャラクタ分の送受信が完了すると、動作が停止して、割り込み (SCIn_TXI、SCIn_RXI、SCIn_TEI のいずれか) が発生します。

27.8.4 クロックと送受信データの関係

SPMR レジスタの CKPOL ビットと CKPH ビットを用いて、送受信に用いるクロックを 4 種類から選択できます。[図 27.69](#) にクロック信号と送受信データの関係を示します。マスタモードとスレーブモードの両方で、クロックと送受信データの関係は同一です。これは、SSn 端子入力が High のときと等価です。




図 27.69 簡易 SPI モードにおけるクロックと送受信データの関係

27.8.5 SCI の初期化 (簡易 SPI モード)

簡易 SPI モードでの初期化は、クロック同期式モードの場合と同じです。初期化フローの例は、「[27.5.3. SCI の初期化 \(クロック同期式モード\)](#)」を参照してください。SPMR レジスタの CKPOL ビットと CKPH ビットは、マスタデバイスとスレーブデバイスの両方に適切なクロック信号となるように設定する必要があります。

動作モードや転送フォーマットに変更を加える場合は、必ず SCR レジスタを初期化してから行ってください。

注 0 になるのは RE ビットのみです。SSR.ORER、FER、PER、および RDR の各フラグは初期化されません。

SCR レジスタの TIE ビットが 1 のときに、TE ビットの値を 1 から 0、または 0 から 1 に変更すると、送信データエンプティ割り込み (SCI_{TXI}) が発生します。

27.8.6 シリアルデータの送受信 (簡易 SPI モード)

マスタモードでは、送受信先のスレーブデバイスの SSn 端子を、送受信開始前に Low にして、送受信終了後に High にしてください。それ以外の手順はクロック同期式モードと同様です。

27.9 ビットレート変調機能

ビットレート変調機能では、SMR/SMR_SMCI レジスタの CKS[1:0] ビットで選択された内部クロックの 256 クロックサイクルの間で、MDDR レジスタで指定した数を用いて、ビットレートを均等に補正することが可能です。

調歩同期式モードにおいて、PCLK が SMR/SMR_SMCI レジスタの CKS[1:0] ビットで選択されたとき、BRR と MDDR がそれぞれ 0 と 160 の場合の例を [図 27.70](#) に示します。この例では、基本クロックの周期が均等に 256/160 に補正され、同時にビットレートも 160/256 に補正されています。

注. 内部クロックを有効にするとパイアスが発生し、内部基本クロックのパルス幅に伸縮が生じます。

クロック同期式モードおよび簡易 SPI モードの最高速設定 (SMR.CKS[1:0] = 00b、SCR.CKE[1] = 0、および BRR = 0) では、この機能を使用しないでください。




図 27.70 ビットレート変調機能使用時の内部基本クロックの例

27.10 割り込み要因

27.10.1 SCIn_TXI および SCIn_RXI 割り込みのバッファ動作 (非 FIFO 選択時)

ICU の割り込みステータスフラグが 1 のときは、SCIn_TXI 割り込みと SCIn_RXI 割り込みの発生条件が成立していても、ICU は割り込み要求を出力せず、内部で保存します (内部で保存できる容量は、1 要因ごとに 1 要求までです)。

ICU の割り込みステータスフラグが 0 になると、ICU 内に保持されていた割り込み要求が出力されます。割り込み要求が出力されると、内部で保持されていた割り込みは自動的に破棄されます。また、内部で保持されていた割り込み要求は、対応する割り込み許可ビット (SCR/SCR_SMC1 レジスタの TIE ビットまたは RIE ビット) をクリアすることでも破棄できます。

27.10.2 SCIn_TXI および SCIn_RXI 割り込みのバッファ動作 (FIFO 選択時)

ICU の割り込みステータスフラグを 1 にすると、SCIn_TXI 割り込みと SCIn_RXI 割り込みは、ICU に対して割り込み要求を出力しません。ICU の割り込みステータスフラグを 0 にした場合に、SCIn_TXI 割り込みと SCIn_RXI 割り込みの条件が満たされていれば、割り込み要求が発生します。

27.10.3 調歩同期式モード、クロック同期式モード、および簡易 SPI モードにおける割り込み

(1) 非 FIFO 選択時

表 27.33 に調歩同期式モード、クロック同期式モード、および簡易 SPI モードにおける割り込み要因を示します。

各割り込み要因には、異なる割り込みベクタの割り当てが可能です。SCR レジスタの許可ビットによって、割り込み要因を個別に許可または禁止することができます。

SCR.TIE ビットが 1 のとき、送信データが TDR レジスタまたは TDRHL レジスタ(注1)から TSR レジスタへ転送されると、SCIn_TXI 割り込み要求が発生します。また、SCIn_TXI 割り込み要求は、SCR.TE ビットと SCR.TIE ビット

ットを 1 命令で同時に 1 にすることでも発生します。SCIn_TXI 割り込み要求を用いて DTC を起動し、データ転送を行うことができます。

SCIn_TXI 割り込み要求は、SCR.TIE ビットが 0 の状態で SCR.TE ビットを 1 にした場合、または SCR.TE ビットが 1 の状態で SCR.TIE ビットを 1 にした場合には発生しません。(注2)

SCR.TEIE ビットが 1 のとき、送信データの最終ビットを送信するタイミングまでに次のデータが書き込まれていないと、SSR.TEND フラグが 1 になり、SCIn_TEI 割り込み要求が発生します。また、SCR.TE ビットを 1 にしてから TDR レジスタまたは TDRHL レジスタ(注1)に送信データを書き込むまでの間は、SSR.TEND フラグは 1 を保持しており、SCR.TEIE ビットを 1 にすると SCIn_TEI 割り込み要求が発生します。

TDR レジスタまたは TDRHL レジスタ(注1)にデータを書き込むと、SSR.TEND フラグがクリアされて SCIn_TEI 割り込み要求は取り消されますが、取り消されるまである程度時間がかかります。

SCR.RIE ビットが 1 のとき、受信データが RDR レジスタに格納されると、SCIn_RXI 割り込み要求が発生します。SCIn_RXI 割り込み要求を用いて DTC を起動し、データ転送を行うことができます。

SCR.RIE ビットが 1 のとき、SSR レジスタの ORER、FER、PER のいずれかのフラグが 1 になると、SCIn_ERI 割り込み要求が発生します。

このとき、SCIn_RXI 割り込み要求は発生しません。これら 3 つのフラグ (ORER, FER, PER) をすべてクリアすることで、SCIn_ERI 割り込み要求を取り消すことができます。

注 1. 調歩同期式モードにおいて、データ長 9 ビットを選択した場合です。

注 2. 最終データの送信時に SCIn_TXI 割り込みを一時的に禁止して、送信終了割り込みによる処理を行った後、新たにデータ送信を開始したい場合は、SCR.TIE ビットではなく、ICU の割り込み要求許可ビットを用いて、割り込みの発行を制御してください。この方法によって、新しいデータの送信時に、SCIn_TXI 割り込み要求の発生が抑止されるのを防ぐことができます。

(2) FIFO 選択時

表 27.34 に、FIFO モード選択時の割り込み要因を示します。

SCR.TIE ビットが 1 のとき、FTDRL レジスタに格納されたデータ量が FCR.TTRG で示されたしきい値以下になると、SCIn_TXI 割り込み要求が発生します。また、SCIn_TXI 割り込み要求は、SCR.TIE ビットと SCR.TE ビットを 1 命令で同時に 1 にする、または SCR.TE が 1 のときに SCR.TIE を 1 にすることでも発生します。

SCIn_TXI 割り込み要求は、SCR.TIE が 0 の状態で SCR.TE を 1 にした場合は発生しません。

SCR.TEIE ビットが 1 のとき、送信データの最終ビットを送信するタイミングまでに次のデータが FTDRL レジスタに書き込まれていないと、SSR_FIFO.TEND フラグが 1 になり、SCIn_TEI 割り込み要求が発生します。

SCR.RIE ビットが 1 のとき、FRDRL レジスタに格納されたデータ数が FCR.RTRG で指示されたしきい値以上になると、SCIn_RXI 割り込み要求が発生します。RTRG が 0 の場合は、受信 FIFO 内のデータ数が 0 であっても、SCIn_RXI 割り込み要求は発生しません。

SCR.RIE ビットが 1 のとき、SSR_FIFO.ORER フラグが 1 になるか、あるいは、フレーミングエラーまたはパリティエラーのあるデータが FRDRL レジスタに格納されると、SCIn_ERI 割り込み要求が発生します。FRDRL レジスタに格納されたデータ数がしきい値以上であると、同時に SCIn_RXI 割り込み要求も発生します。SSR_FIFO の ORER、FER、および PER フラグをすべてクリアすることで、SCIn_ERI 割り込み要求を取り消すことができます。

表 27.33 SCI の割り込み要因 (非 FIFO 選択時)

名称	割り込み要因	割り込みフラグ	割り込み許可	DTC の起動
SCIn_ERI (n = 0 ~ 2, 9)	受信エラー(注1)	SSR.ORER, SSR.FER, SSR.PER, DCCR.DFER, DCCR.DPER	SCR.RIE	不可能
SCIn_RXI (n = 0 ~ 2, 9)	受信データフル	SSR.RDRF	SCR.RIE	可能
	アドレス一致	DCCR.DCMF	SCR.RIE	可能
SCIn_AM (n = 0 ~ 2, 9)	アドレス一致	DCCR.DCMF	—	不可能
SCIn_TXI (n = 0 ~ 2, 9)	送信データエンプティ	SSR.TDRE	SCR.TIE	可能
SCIn_TEI (n = 0 ~ 2, 9)	送信終了	SSR.TEND	SCR.TEIE	不可能

注 1. 割り込みフラグが ORER になるのはクロック同期式モードおよび簡易 SPI モードのみです。

表 27.34 SCI の割り込み要因 (FIFO 選択時)

名称	割り込み要因	割り込みフラグ	割り込み許可	DTC の起動
SCIn_ERI (n = 0~2, 9)	受信エラー(注1)	SSR_FIFO.ORER, SSR_FIFO.FER, SSR_FIFO.PER, DCCR.DFER, DCCR.DPER	SCR.RIE	不可能
		SSR_FIFO.DR (FCR.DRES = 1 の場合)	SCR.RIE	不可能
SCIn_RXI (n = 0~2, 9)	受信データフル	SSR_FIFO.RDF	SCR.RIE	可能
	受信データレディ	SSR_FIFO.DR (FCR.DRES = 0 の場合)	SCR.RIE	可能
	アドレス一致	DCCR.DCMF	SCR.RIE	可能
SCIn_AM (n = 0~2, 9)	アドレス一致	DCCR.DCMF	—	不可能
SCIn_TXI (n = 0~2, 9)	送信データエンプティ	SSR_FIFO.TDFE	SCR.TIE	可能
SCIn_TEI (n = 0~2, 9)	送信終了	SSR_FIFO.TEND	SCR.TEIE	不可能

注 1. 割り込みフラグが ORER になるのはクロック同期式モードおよび簡易 SPI モードのみです。

27.10.4 スマートカードインタフェースモードにおける割り込み

スマートカードインタフェースモードでは、表 27.35 の割り込み要因があります。このモードでは、送信終了割り込み (SCIn_TEI) 要求とアドレス一致 (SCIn_AM) 要求は使用できません。

表 27.35 SCI の割り込み要因

名称	割り込み要因	割り込みフラグ	割り込み許可	DTC の起動
SCIn_ERI (n = 0~2, 9)	受信エラー、エラーシグナル検出	SSR_SMCI.ORER, SSR_SMCI.PER, SSR_SMCI.ERS	SCR_SMCI.RIE	不可能
SCIn_RXI (n = 0~2, 9)	受信データフル	SSR_SMCI.RDRF	SCR_SMCI.RIE	可能
SCIn_TXI (n = 0~2, 9)	送信データエンプティ	SSR_SMCI.TEND	SCR_SMCI.TIE	可能

スマートカードインタフェースモードの場合も、通常の SCI モードと同様に、DTC を使用した送受信が可能です。送信時に SSR_SMCI.TEND フラグが 1 であれば、SCIn_TXI 割り込み要求が発生します。あらかじめ DTC の起動要因として SCIn_TXI 割り込み要求を設定しておけば、SCIn_TXI 割り込み要求によって DTC が起動され、送信データの転送が可能になります。TEND フラグは、DTC によるデータ転送時に自動的に 0 になります。

エラーが発生した場合は、SCI が自動的に同じデータを再送信します。再送信中は、TEND フラグは 0 のまま保持され、DTC は起動されません。したがって、エラー発生後の再送信を含め、SCI と DTC が、指定されたバイト数を自動的に送信します。ただし、エラー発生時に SSR_SMCI.ERS フラグは自動的に 0 になりません。そのため、あらかじめ SCR_SMCI.RIE ビットを 1 にしておき、エラー発生時に SCIn_ERI 割り込み要求が発生させることで、ERS フラグをクリアしてください。

なお、DTC を使用して送受信を行う場合は、必ず DTC を有効にしてから SCI の設定を行ってください。DTC の設定については、「15. データトランスファコントローラ (DTC)」を参照してください。

受信動作では、受信データが RDR レジスタに格納されると、SCIn_RXI 割り込み要求が発生します。あらかじめ DTC の起動要因として SCIn_RXI 割り込み要求を設定しておけば、SCIn_RXI 割り込み要求によって DTC が起動され、送信データの転送が可能になります。エラーが発生した場合は、エラーフラグがセットされます。そのため、DTC は起動せず、代わりに CPU に対して SCIn_ERI 割り込み要求が発行されます。エラーフラグをクリアしてください。

27.10.5 簡易 IIC モードにおける割り込み

表 27.36 に、簡易 IIC モードにおける割り込み要因を示します。STI 割り込みは、送信終了割り込み (SCIn_TEI) 要求に割り当てられます。受信エラー割り込み (SCIn_ERI) 要求とアドレス一致 (SCIn_AM) 要求は使用できません。

簡易 IIC モードにおいても、DTC を使用した送受信が可能です。

SIMR2.IICINTM ビットが 1 のとき

- SCLn 信号の 8 ビット目の立ち下がりエッジで、SCIn_RXI 割り込み要求が発生します。あらかじめ DTC の起動要因として SCIn_RXI 割り込み要求を設定しておけば、SCIn_RXI 割り込み要求によって DTC が起動され、受信データの転送が可能になります。
- また、信号の 9 ビット目（アクノリッジビット）の立ち上がりエッジで、SCIn_TXI 割り込み要求が発生します。あらかじめ DTC の起動要因として SCIn_TXI 割り込み要求を設定しておけば、SCIn_TXI 割り込み要求によって DTC が起動され、送信データの転送が可能になります。

SIMR2.IICINTM ビットが 0 のとき

- SCLn 信号の 9th ビット目（アクノリッジビット）の立ち上がりエッジで、SDAn 端子入力が Low であると、SCIn_RXI 割り込み要求（ACK 検出）が発生します。
- SCLn 信号の 9th ビット目（アクノリッジビット）の立ち上がりエッジで、SDAn 端子入力が High であると、SCIn_TXI 割り込み要求（NACK 検出）が発生します。
- あらかじめ DTC の起動要因として SCIn_RXI 割り込み要求を設定しておけば、SCIn_RXI 割り込み要求によって DTC が起動され、受信データの転送が可能になります。

なお、DTC を使用して送受信を行う場合は、必ず DTC を有効にしてから SCI の設定を行ってください。

SIMR3.IICSTAREQ、IICRSTAREQ、および IICSTPREQ の各ビットを用いてスタートコンディション、リスタートコンディション、またはストップコンディションを生成した場合、生成が完了すると STI 割り込み要求が発生します。

表 27.36 SCI の割り込み要因

名称	割り込み要因	割り込みフラグ	割り込み許可	DTC の起動
SCIn_RXI (n = 0~2, 9)	受信、ACK 検出	—	SCMR.RIE	可能 ^(注1)
SCIn_TXI (n = 0~2, 9)	送信、NACK 検出	—	SCMR.TIE	可能
SCIn_TEI (STIn) (n = 0~2, 9)	スタートコンディション、リスタートコンディション、またはストップコンディションの生成完了	SIMR3.IICSTIF	SCMR.TEIE	不可能

注 1. SIMR2.IICINTM ビットが 1（受信割り込み、送信割り込みを使用）の場合にのみ、DTC の起動が可能です。

27.11 イベントリンク機能

SCIn は、各割り込み要因をイベントとしてイベントリンクコントローラ (ELC) へ出力し、あらかじめ設定しておいたモジュールを動作させることが可能です。

イベントは、対応する割り込みの割り込み要求許可ビットの設定に関係なく出力させることが可能です。

(1) エラーイベント出力（受信エラーまたはエラー信号検出時）（SCIn_ERI, n = 0~2, 9）

- 調歩同期式モードで、受信中にパリティエラーが発生して異常終了したことを示します。
- 調歩同期式モードで、受信中にフレーミングエラーが発生して異常終了したことを示します。
- 受信中にオーバーランエラーが発生して異常終了したことを示します。
- スマートカードインタフェースモードで、送信時にエラー信号が検出されたことを示します。
- FIFO 選択時かつ FCR.DRES ビットが 1 の場合、SSR_FIFO レジスタの FER フラグと PER フラグが 0 であり、受信 FIFO データトリガ数より少ない受信データが受信 FIFO バッファに格納され、15 etu 経過したことを示します。

(2) 受信データフルイベント出力（SCIn_RXI, n = 0~2, 9）

- 簡易 IIC モードで、SIMR2.IICINTM ビットが 0 のとき、ACK が検出されたことを示します。
- 簡易 IIC モードで、SIMR2.IICINTM ビットが 1 のとき、SCLn 信号の 8 ビット目の立ち下がりエッジが検出されたことを示します。

- 簡易 IIC モードでのマスタ送信時に、SIMR2.IICINTM ビットが 1 のときは、受信データフルイベントを使用しないようにイベントリンクコントローラ (ELC) を設定してください。

非 FIFO 選択時

- 受信データが受信データレジスタ (RDR または RDRHL) に格納されたことを示します。

FIFO 選択時

- このイベント出力は使用しないでください。

(3) 送信データエンプティイベント出力 (SCIn_TXI, n = 0~2, 9)

- SCR/SCR_SMCL.TE ビットが 0 から 1 に変化したことを示します。
- スマートカードインタフェースモードで、送信が完了したことを示します。
- 簡易 IIC モードで、SIMR2.IICINTM ビットが 0 のとき、NACK が検出されたことを示します。
- 簡易 IIC モードで、SIMR2.IICINTM ビットが 1 のとき、SCLn 信号の 9 ビット目の立ち下がりエッジが検出されたことを示します。

非 FIFO 選択時

- 送信データが送信データレジスタ (TDR または TDRHL) から送信シフトレジスタ (TSR) へ転送されたことを示します。

FIFO 選択時

- このイベント出力は使用しないでください。

(4) 送信終了イベント出力 (SCIn_TEI, n = 0~2, 9)

- 送信が完了したことを示します。
- 簡易 IIC モードで、開始条件、再開条件、停止条件の生成が完了したことを示します。

注. FIFO が選択されている場合、このイベント出力は使用しないでください。


(5) アドレス一致イベント出力 (SCIn_AM, n = 0~2, 9)

- 調歩同期式モード (マルチプロセッサモードを含む) において、DCCR.DCME ビットが 1 の場合、比較データ (CDR.CMPD) と受信データの 1 フレームが一致したことを示します。

27.12 アドレス不一致イベント出力 (SCI0_DCUF)

SCI0_DCUF は、調歩同期式モード (マルチプロセッサモードを含む) において、DCCR.DCME ビットが 1 の場合、比較データ (CDR.CMPD) と受信データの 1 フレームが一致しなかったことを示します。このイベントは、スヌーズ終了要求に対してのみ使用可能です。詳細は、「[10. 低消費電力モード](#)」を参照してください。

27.13 ノイズ除去機能

 図 27.71 に、ノイズ除去機能に用いるノイズフィルタの構成を示します。ノイズフィルタは 2 段のフリップフロップ回路と一致検出回路で構成されます。ノイズフィルタの入力信号と、2 段のフリップフロップ回路の出力信号が完全に一致したとき、一致したレベルが内部信号として伝えられます。一致しない場合は前の値が保持されます。ノイズフィルタのサンプリングクロックで、同じレベルが 3 サイクル以上保持された場合、有効な受信信号とみなされます。3 サイクルに達する前にパルスが変化した場合、それは受信信号ではなく、ノイズとみなされます。

調歩同期式モードでは、RXDn 端子に入力される受信信号にノイズ除去機能を使用できます。RXDn 端子の受信レベルは、調歩同期式モードの基本クロックを使用して、ノイズフィルタのフリップフロップ回路に取り込まれます。

- SEMR.ABCS = 0、SEMR.ABCSE = 0 の場合、周期は 1 ビット期間の 1/16 となります。
- SEMR.ABCS = 1、SEMR.ABCSE = 0 の場合、周期は 1 ビット期間の 1/8 となります。
- SEMR.ABCSE = 1 の場合、周期は 1 ビット期間の 1/6 となります。

簡易 IIC モードでは、SDAn 端子と SCLn 端子の各入力信号に、この機能を使用できます。サンプリングクロックは、ポーレートジェネレータの分周クロックの設定 SNFR.NFCS[2:0] ビットから選択されます。

ノイズフィルタが有効な状態で基本クロックをいったん停止させ、その後、基本クロック入力を再開させた場合、ノイズフィルタは、クロック停止時の状態から動作を再開します。基本クロックの入力中に SCR.TE ビットと SCR.RE ビットを 0 にすると、ノイズフィルタのフリップフロップ値はすべて 1 に初期化されます。したがって、受信再開時の入力データが 1 の場合は、レベル一致が検出されたと判断され、その結果が内部信号として伝えられます。入力レベルが 0 の場合は、サンプリングサイクルで連続して 3 回信号のレベルが一致するまで、ノイズフィルタの最初の出力値が保持されます。




図 27.71 デジタルノイズフィルタ回路のブロック図

27.14 使用上の注意

27.14.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ B (MSTPCRB) により、SCI の動作禁止/許可を設定できます。SCI は、リセット後の初期状態では動作が停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は、「[10. 低消費電力モード](#)」を参照してください。

27.14.2 低消費電力状態での SCI の動作

(1) 送信

モジュールストップ状態を設定する場合、またはソフトウェアスタンバイモードへ遷移する場合は、TXDn 端子を汎用入出力ポート機能に切り替えた後、送信動作を停止 (SCR/SCR_SMCI レジスタの TIE、TE、および TEIE ビットを 0) にしてください。入出力ポートを SCI 接続に設定すると、SPTR レジスタによって TXDn 端子状態の制御が可能になります。TE ビットを 0 にすることにより、TSR レジスタが初期化され、SSR/SSR_SMCI レジスタの TEND ビットは、1 にリセットされます (非 FIFO 選択時)。また、FIFO 選択時には値が保持されます。モジュールストップ状態またはソフトウェアスタンバイモードから復帰した後の出力端子の状態は、ポートの設定と SPTR レジスタの設定に依存し、低消費電力状態へ遷移する前のレベルを出力する場合があります。送信中に低消費電力状態へ遷移すると、送信中のデータは不定になります。

低消費電力状態を解除した後、同じ送信モードで送信する場合は、以下の手順を実行します。

1. TE ビットを 1 に設定します。
2. SSR/SSR_FIFO/SSR_SMCI を読み出します。
3. 連続して TDR レジスタへの書き込みを行い、データ送信を開始します。

異なる送信モードで送信する場合は、SCI の初期化からやり直してください。

図 27.72 に、送信中にソフトウェアスタンバイモードへ遷移する場合のフローチャート例を示します。図 27.73 と図 27.74 に、ソフトウェアスタンバイモード遷移時のポートの端子状態を示します。

DTC 転送による送信モードから、モジュールストップ状態を設定する場合、またはソフトウェアスタンバイモードへ遷移する場合は、事前に送信動作を停止 (TE = 0) にしてください。低消費電力状態の解除後に DTC による送信を開始する場合は、TE ビットを 1 にしてください。SCI_{IN_TXI} 割り込みフラグが 1 になり、DTC による送信が開始します。

(2) 受信

ウェイクアップ条件としてアドレス一致検出機能を使用しない場合

モジュールストップ状態を設定する場合、またはソフトウェアスタンバイモードへ遷移する場合は、事前に受信動作を停止 (SCR/SCR_SMCI.RE = 0) にしてください。受信中に遷移すると、受信中のデータは無効になります。

図 27.75 に、受信中にソフトウェアスタンバイモードへ遷移する場合のフローチャート例を示します。

ウェイクアップ条件としてアドレス一致検出機能を使用する場合

モジュールストップ状態を設定する場合、またはソフトウェアスタンバイモードへ遷移する場合は、事前に以下の手順を実行します。

1. 低消費電力状態解除後の動作を設定します。
2. CDR.CMPD ビットと DCCR.DCME ビットを 1 にします。
3. 受信動作を許可 (SCR/SCR_SMCI.RE = 1) にします。
4. モジュールストップ状態またはソフトウェアスタンバイモードを設定します。

SCI が低消費電力モードへ遷移するとき、受信データ端子 (RXD) が Low であれば、SEMR.RXDESEL を 0 にしてください。

SEMR.RXDESEL が 1 になっていると、低消費電力モードの解除時にスタートビット (RXD 端子の立ち上がり) が検出されない可能性があります。

図 27.76 に、アドレス一致を用いて受信中にソフトウェアスタンバイモードへ遷移する場合のフロー例を示します。

SCI0 をスヌーズモードで使用する場合

SCI0 をスヌーズモードで使用する場合は、最大ビットレートなどのいくつかの制約事項があります。詳細は、「10. 低消費電力モード」を参照してください。




図 27.72 送信中にソフトウェアスタンバイモードへ遷移する場合のフローチャート例




図 27.73 ソフトウェアスタンバイモード遷移中のポートの端子状態 (内部クロック、調歩同期式送信)




図 27.74 ソフトウェアスタンバイモード遷移中のポートの端子状態 (内部クロック、クロック同期式送信)




図 27.75 受信中にソフトウェアスタンバイモードへ遷移する場合のフローチャート例




図 27.76 アドレス一致を用いて受信中にソフトウェアスタンバイモードへ遷移する場合のフローチャート例

27.14.3 ブレークの検出と処理について

(1) 非 FIFO 選択時

フレーミングエラー検出時に、RXD_n 端子の値を直接読み出すことでブレークを検出できます。ブレークでは、RXD_n 端子からの入力すべてが 0 になるため、SSR.FER フラグが 1（フレーミングエラーの発生あり）になり、さらに SSR.PER フラグも 1（パリティエラーの発生あり）になる可能性があります。SCI は、ブレークを受信した後も受信動作を続けます。したがって、FER フラグを 0（フレーミングエラーの発生なし）にしても、再び FER フラグが 1 になります。SEMR.RXDESEL ビットが 1 のとき、SCI は、SSR.FER フラグを 1 にし、次のデー

タフレームのスタートビットが検出されるまで受信動作を停止します。このとき、SSR.FER フラグを 0 にすれば、ブ레이크中は SSR.FER フラグは 0 を保持します。

RXDn 端子が 1 になってブ레이크が終了した後、最初の RXDn 端子の立ち下がりエッジでスタートビットの先頭を検出すれば、受信動作を開始させることが可能です。

(2) FIFO 選択時

フレーミングエラーが検出された後、SCI によって 1 フレーム分の連続する受信データが 0 であることが検出された場合、受信動作が停止します。フレーミングエラーの検出時に、SPTR.RXDMON フラグの値を読み出すことでブ레이크を検出できます。RXDn 信号が High になってブ레이크が終了した後、FRDRHL レジスタへのデータ受信が再開されます。

27.14.4 マーク状態とブ레이크の送出

SCR/SCR_SMCLTE ビットが 0 (シリアル送信動作を禁止) のとき、SPTR.SPB2IO ビットと SPTR.SPB2DT ビットを用いて TXDn 端子状態の設定が可能です。この方法により、TXDn 端子をマーク状態にしてブ레이크を送出できます。

SCR/SCR_SMCLTE ビットを 1 (シリアル送信動作を許可) にする前に、SPB2IO ビットと SPB2DT ビットによって通信回線をマーク状態 (1 の状態) に設定し、I/O ポート機能を用いて TXDn 端子を変更してください。データ送信時にブ레이크を出力したいときは、SPB2IO ビットと SPB2DT ビットによって TXDn 端子を 0 出力に設定した後、I/O ポート機能を用いて TXDn 端子を変更し、SCR/SCR_SMCLTE ビットを 0 にしてください。SCR/SCR_SMCLTE ビットを 0 にすると、現在の送信状態とは無関係に送信部は初期化されます。

27.14.5 受信エラーフラグと送信動作について (クロック同期式モードおよび簡易 SPI モード)

受信エラーフラグ (SSR/SSR_FIFO. ORER) が 1 の状態では、TDR レジスタまたは FTDRL レジスタ(注1)にデータを書き込んでも、送信は開始できません。送信を開始する前に、受信エラーフラグは必ず 0 にしてください。

注. SCR/SCR_SMCLRE ビットを 0 (シリアル受信動作を禁止) にしても、受信エラーフラグは 0 にできません。

注 1. 簡易 SPI モードでは、FTDRH レジスタを使用しないでください。

27.14.6 クロック同期送信に関する制限事項 (クロック同期式モードおよび簡易 SPI モード)

同期クロックに外部クロックソースを使用する場合、以下の制限事項があります。

(1) 送信開始時

TDR レジスタへの送信データの書き込みから、外部クロック入力の開始まで、下記に示す以上の待機時間を確保してください。

1 PCLK + スレーブのデータ出力遅延時間 (t_{DO}) + マスタのセットアップ時間 (t_{SU})。図 27.77 を参照してください。

(2) 連続送信時

送信クロックのビット[7]の立ち下がりエッジ以前に、TDR レジスタまたは TDRHL レジスタに次の送信データを書き込んでください。図 27.77 を参照してください。

ビット[7]送信開始以降に TDR レジスタを更新する場合は、同期クロックが Low の期間に TDR レジスタを更新し、かつ送信クロックの 7 ビット目の High 幅を、4 PCLK サイクル以上にしてください。図 27.77 を参照してください。




図 27.77 クロック同期式送信時の外部クロック使用に関する制約事項

27.14.7 DTC 使用時の制約事項

DTC による送受信動作中は、DTC に転送データを設定しないでください。

(1) TDR (FTDRHL) レジスタへの書き込み

非 FIFO 選択時

TDR レジスタおよび TDRHL レジスタにデータを書き込むことが可能です。ただし、TDR レジスタまたは TDRHL レジスタに送信データが残っている状態で、TDR レジスタまたは TDRHL レジスタに新しいデータを書き込むと、残っていたデータは TSR レジスタへ転送されず、失われます。DTC を使用する場合、TDR レジスタまたは TDRHL レジスタへの送信データの書き込みは、必ず SCIn_TXI 割り込み要求の処理ルーチンで行ってください。

FIFO 選択時

SCR.TE ビットが 1 の場合に、FTDRH レジスタおよび FTDRL レジスタにデータを書き込むことが可能です。FDR.T[4:0] ビットによって、書き込み可能なデータ数を確認してください。

(2) RDR (FRDRHL) レジスタからの読み出し

DTC を用いて RDR レジスタおよび RDRHL レジスタを読み出すときは、対応する SCI の起動要因として、必ず受信データフル割り込み (SCI_n_RXI) を設定してください。

27.14.8 通信の開始に関する注意事項

通信開始時点で ICU の割り込みステータスフラグ (IELSR_n.IR フラグ) が 1 のときは、動作許可 (SCR/SCR_SMCI.TE ビットまたは SCR/SCR_SMCI.RE ビットを 1) にする前に、以下の手順で割り込み要求をクリアしてください。割り込みステータスフラグの詳細については、「[12. 割り込みコントローラユニット \(ICU\)](#)」を参照してください。

1. 通信が停止していること (SCR/SCR_SMCI.TE ビットまたは SCR/SCR_SMCI.RE ビットが 0 になっていること) を確認します。
2. 対応する割り込み許可ビット (SCR/SCR_SMCI.TIE ビットまたは SCR/SCR_SMCI.RIE ビット) を 0 にします。
3. 対応する割り込み許可ビット (SCR/SCR_SMCI.TIE ビットまたは SCR/SCR_SMCI.RIE ビット) を読み出して、実際に 0 になっていることを確認します。
4. ICU の割り込みステータスフラグ (IELSR_n.IR フラグ) を 0 にします。

27.14.9 クロック同期式モードおよび簡易 SPI モードにおける外部クロック入力

クロック同期式モードと簡易 SPI モードでは、外部クロック SCK_n 入力を下記のように設定してください。

High パルス期間および Low パルス期間は 2PCLK 以上、周期は 6PCLK 以上

27.14.10 簡易 SPI モードに関する制限事項

(1) マスタモード

- SPMR.SSE ビットが 1 の場合、SPMR.CKPH ビットと CKPOL ビットで設定した送受信クロックの初期値に合わせて、クロック線を抵抗でプルアップまたはプルダウンしてください。
これによって、SCR.TE ビットを 0 にしたときにクロック線がハイインピーダンス状態になったり、SCR.TE ビットを 0 から 1 に変更したときにクロック線に意図しないエッジが発生したりするのを防止できます。シングルマスタモードで SPMR.SSE ビットが 0 の場合は、SCR.TE ビットを 0 にしてもクロック線はハイインピーダンスにならないので、プルアップまたはプルダウンは不要です。
- クロック遅れあり (SPMR.CKPH ビット = 1) では、[図 27.78](#) に示すように、SCK_n 端子の最終クロックエッジ手前のクロックエッジで受信データフル割り込み (SCI_n_RXI) が発生します。SCR レジスタの TE ビットと RE ビットを SCK_n 端子の最終クロックエッジより前に 0 にすると、SCK_n 端子出力がハイインピーダンスとなり、送受信クロックの最後のクロックパルス幅が短くなります。また、SCI_n_RXI 割り込みの発生によって、SCK_n 端子の最終クロックエッジより前に接続先スレーブの SS_n 端子入力信号が High になった場合、スレーブが誤動作する可能性があります。
- マルチマスタ構成では、キャラクタ転送中にモードフォルトエラーが発生すると、SS_n 端子入力が Low の間に、SCK_n 端子出力がハイインピーダンスとなり、接続先スレーブへの送受信クロック供給が停止します。送受信動作再開時のビットずれを回避するために、接続先スレーブの再設定を行ってください。




図 27.78 簡易 SPI モードにおける SCIIn_RXI 割り込みの発生タイミング (クロック遅れあり)

(2) スレーブモード

- TDR レジスタへの送信データの書き込みから、外部クロック入力開始まで、下記に示す以上の待機時間を確保してください。

1PCLK + スレーブのデータ出力遅延時間 (t_{DO}) + マスタのセットアップ時間 (t_{SU})

また、SSn 端子への Low 入力から、外部クロック入力開始までについても、5PCLK 以上の待機時間を確保してください。

- マスタからの外部クロックの供給は、転送データ長に合わせてください。
- SSn 端子入力は、データ転送開始前と完了後に制御してください。
- キャラクタの転送中に SSn 端子への入力レベルが Low から High に変化した場合は、SCR レジスタの TE ビットと RE ビットを 0 にして、設定を回復後に 1 バイト目から転送をやり直してください。

27.14.11 送信許可ビット (SCR.TE) に関する注意事項

SCR.TE ビットが 0 のとき、初期レジスタ値において、TXDn 端子の状態がハイインピーダンスになります。以下のいずれかの方法により、TXDn ラインがハイインピーダンスにならないようにしてください。

1. プルアップ抵抗を TXDn ラインに接続します。
2. SCR.TE ビットが 0 になる前に、端子機能を汎用の出力ポートに変更します。その後、SCR.TE ビットを 1 にした後、端子機能を TXDn に変更します。
3. 調歩同期式モードでは、SCR.TE ビットが 0 の間に、SPTR レジスタを設定して TXDn 端子レベルを決定できます。

簡易 SPI モードのスレーブ動作では、MISO_n 端子は上記 TXDn 端子と同様の動作をします。MISO_n 端子は TXDn 端子と同様に、上記の 1. と 2. により、ハイインピーダンスにしないでください。

27.14.12 調歩同期式モードで RTS 機能を使用した時の受信の停止について

調歩同期式モードにおいて、SCR.RE ビットを 0 に設定してから RTS 信号ジェネレータを停止するまでに PCLK の 1 クロックサイクルが必要です。

SCR.RE ビットを 0 に設定した後で RDR (または RDRL) レジスタから読み出すときは、これら 2 つの処理が続けて実行されることを防ぐために、RDR (または RDRL) レジスタから読み出す前に RE が 0 に設定されていることを確認してください。

28. I3C バスインタフェース (I3C)

28.1 概要

28.1.1 機能概要

I3C バスインタフェース (I3C) には 1 つのチャネルがあります。I3C モジュールは、NXP 社の I²C (Inter-Integrated Circuit) および MIPI 社の I3C バスインタフェース方式に準拠しており、それらのサブセット機能を備えています。

表 28.1 に I²C の仕様を、表 28.2 に I3C の仕様を示します。

表 28.1 I²C 仕様

項目	説明
動作モード	マスタ/スレーブモードを選択可能
データハンドラ	シングルバッファ転送
通信プロトコル	- I²C バスフォーマット - スタンダードモード (Sm) : 0~100 kbps - ファストモード (Fm) : 0~400 kbps - ファストモードプラス (Fm+) : 0~1 Mbps - High-speed モード (Hs モード) : 0~3 Mbps - SMBus フォーマット : 10~100 kbps
アドレスフォーマット	7 ビットアドレス 10 ビットアドレス
アドレス検出	- スレーブアドレス (スタティックアドレス) (最大 3 アドレス) - ジェネラルコールアドレス - Hs モードマスタコード - デバイス ID - ホストアドレス 10 ビットスレーブアドレッシング
クロックストレッチ	クロックストレッチ能力
ノイズフィルタ	デジタルノイズフィルタ
割り込み要因	- Rx データバッファフル - Tx データバッファエンプティ - スタートコンディション検出 - ストップコンディション検出 - 送信終了 - NACK 検出 - アービトレーションロスト - タイムアウト検出
エラー検出	- NACK 受信 - アービトレーションロストエラー - タイムアウトエラー
イベントリンク出力	- 通信イベント - 受信データバッファフルイベント - 送信データバッファエンプティイベント - 送信終了イベント

表 28.2 I3C の仕様 (1/2)

項目	説明
動作モード	マスタ (メインマスタ/セカンダリマスタ) モード/スレーブモードを選択可能
データハンドラ	- マスタ : - 通常 FIFO バッファ転送 - スレーブ : - 通常 FIFO バッファ転送

表 28.2 I3C の仕様 (2/2)

項目	説明
通信プロトコル	- SDR (I3C シングルデータレート) モード - プライベートメッセージ - ブロードキャストメッセージ (共通コマンドコード) - ダイレクトメッセージ (共通コマンドコード) - レガシー I²C メッセージ - ファストモード (Fm) : 0~400 kbps - ファストモードプラス (Fm+) : 0~1 Mbps
In-band 割り込み	- スレーブ割り込み要求 - バス権要求 (セカンダリマスタのみ) - ホットジョインイベント
アドレスフォーマット	7 ビットアドレス
アドレス検出	- スレーブアドレス (スタティックアドレスまたはダイナミックアドレス) - ブロードキャストアドレス (0x7E)
クロックストール	クロックストール能力
割り込み要因	- 回復不能内部エラー - 転送エラー - 転送アボート - レスポンスキューフル - コマンドキューエンブティ - IBI ステータスキューフル - 受信データバッファフル - 送信データバッファエンブティ - 受信ステータスキューフル - スタートコンディション検出 - ストップコンディション検出 - HDR 終了パターン検出 - タイムアウト検出
エラー検出	- 回復不能内部エラー - CRC エラー - パリティエラー - フレームエラー - アドレスヘッダエラー - アドレス NACK/ダイナミックアドレス割り当て NACK - 受信オーバーフローエラー/転送アンダーフローエラー - 中断 - I²C 書き込みデータ転送に対し、NACK 受信 - タイムアウトエラー
イベントリンク出力	- 通信イベント - レスポンスバッファフルイベント - コマンドバッファエンブティイベント - IBI ステータスバッファフルイベント - 受信データバッファフルイベント - 送信データバッファエンブティイベント - 受信ステータスバッファフルイベント

表 28.3 I3C 入出力端子 (n = 0)

機能	端子名	I/O	説明
I3Cn	SCLn	I/O	クロック用の入出力端子
	SDAn	I/O	データ用の入出力端子

28.1.2 ブロック図 [I²C/I3C 共通]

図 28.1 に、この I3C の主なコンポーネントを示します。




図 28.1 I3C のブロック図

28.2 レジスタの説明

28.2.1 レジスタ一覧

I3C のレジスタを次の表に示します。

表 28.4 I3C のレジスタの一覧 (1/3)

レジスタ	シンボル	オフセットアドレス
プロトコル選択レジスタ	PRTS	0x000
バスコントロールレジスタ	BCTL	0x014
マスタデバイスアドレスレジスタ	MSDVAD	0x018
リセットコントロールレジスタ	RSTCTL	0x020
現在ステータレジスタ	PRSST	0x024
内部ステータスレジスタ	INST	0x030

表 28.4 I3C のレジスタの一覧 (2/3)

レジスタ	シンボル	オフセットアドレス
内部ステータスイネーブルレジスタ	INSTE	0x034
内部割り込みイネーブルレジスタ	INIE	0x038
内部ステータス強制レジスタ	INSTFC	0x03C
デバイス特性テーブルレジスタ	DVCT	0x044
IBI 通知コントロールレジスタ	IBINCTL	0x058
バス機能コントロールレジスタ	BFCTL	0x060
スレーブコントロールレジスタ	SVCTL	0x064
リファレンスクロックコントロールレジスタ	REFCKCTL	0x070
スタンダードビットレートレジスタ	STDBR	0x074
拡張ビットレートレジスタ	EXTBR	0x078
バスフリー状態検出時間レジスタ	BFRECDT	0x07C
バス利用可能状態検出時間レジスタ	BAVLCDT	0x080
バスアイドル状態検出時間レジスタ	BIDLCDT	0x084
出力コントロールレジスタ	OUTCTL	0x088
入力コントロールレジスタ	INCTL	0x08C
タイムアウトコントロールレジスタ	TMOCTL	0x090
アクノリッジコントロールレジスタ	ACKCTL	0x0A0
SCL ストレッチコントロールレジスタ	SCSTRCTL	0x0A4
SCL ストールコントロールレジスタ	SCSTLCTL	0x0B0
スレーブ転送データ長レジスタ 0	SVTDLG0	0x0C0
条件コントロールレジスタ	CNDCTL	0x140
通常コマンドキューポートレジスタ	NCMDQP	0x150
通常レスポンスキューポートレジスタ	NRSPQP	0x154
通常転送データバッファポートレジスタ 0(注1)	NTDTBP0/ NTDTBP0_BY	0x158
通常 IBI キューポートレジスタ	NIBIQP	0x17C
通常受信ステータスクューポートレジスタ	NRSQP	0x180
通常キュースレッシュホールドコントロールレジスタ	NQTHCTL	0x190
通常転送データバッファスレッシュホールドコントロールレジスタ 0	NTBTHCTL0	0x194
通常受信ステータスクュースレッシュホールドコントロールレジスタ	NRQTHCTL	0x1C0
バスステータスレジスタ	BST	0x1D0
バスステータスイネーブルレジスタ	BSTE	0x1D4
バス割り込み許可レジスタ	BIE	0x1D8
バスステータス強制レジスタ	BSTFC	0x1DC
通常転送ステータスレジスタ	NTST	0x1E0
通常転送ステータスイネーブルレジスタ	NTSTE	0x1E4
通常転送割り込みイネーブルレジスタ	NTIE	0x1E8
通常転送ステータス強制レジスタ	NTSTFC	0x1EC
バス条件ステータスレジスタ	BCST	0x210
スレーブステータスレジスタ	SVST	0x214
デバイスアドレステーブル基本レジスタ 0	DATBAS0	0x224
デバイスアドレステーブル基本レジスタ 1	DATBAS1	0x22C

表 28.4 I3C のレジスタの一覧 (3/3)

レジスタ	シンボル	オフセットアドレス
デバイスアドレステーブル基本レジスタ 2	DATBAS2	0x234
デバイスアドレステーブル基本レジスタ 3	DATBAS3	0x23C
拡張デバイスアドレステーブル基本レジスタ	EXDATBAS	0x2A0
スレーブデバイスアドレステーブル基本レジスタ 0	SDATBAS0	0x2B0
スレーブデバイスアドレステーブル基本レジスタ 1	SDATBAS1	0x2B4
スレーブデバイスアドレステーブル基本レジスタ 2	SDATBAS2	0x2B8
マスタデバイス特性テーブルレジスタ 0	MSDCT0	0x2D0
マスタデバイス特性テーブルレジスタ 1	MSDCT1	0x2D4
マスタデバイス特性テーブルレジスタ 2	MSDCT2	0x2D8
マスタデバイス特性テーブルレジスタ 3	MSDCT3	0x2DC
スレーブデバイス特性テーブルレジスタ	SVDCT	0x320
スレーブデバイス特性テーブル暫定 ID Low レジスタ	SDCTPIDL	0x324
スレーブデバイス特性テーブル暫定 ID High レジスタ	SDCTPIDH	0x328
スレーブデバイスアドレスレジスタ 0	SVDVAD0	0x330
スレーブデバイスアドレスレジスタ 1	SVDVAD1	0x334
スレーブデバイスアドレスレジスタ 2	SVDVAD2	0x338
CCC スレーブイベントコマンドレジスタ	CSECMD	0x350
CCC 遷移アクティビティステートレジスタ	CEACTST	0x354
CCC 最大書き込み長レジスタ	CMWLG	0x358
CCC 最大読み出し長レジスタ	CMRLG	0x35C
CCC 遷移テストモードレジスタ	CETSTMD	0x360
CCC デバイスステータス取得レジスタ	CGDVST	0x364
CCC 最大データ速度 W（書き込み）レジスタ	CMDSPW	0x368
CCC 最大データ速度 R（読み出し）レジスタ	CMDSPR	0x36C
CCC 最大データ速度 T（切り替え）レジスタ	CMDSPT	0x370
CCC 交換タイミングサポート情報 M（モード）レジスタ	CETSM	0x374
ビットカウントレジスタ	BITCNT	0x380
通常キューステータスレベルレジスタ	NQSTLV	0x394
通常データバッファステータスレベルレジスタ 0	NDBSTLV0	0x398
通常受信ステータスキューステータスレベルレジスタ	NRSQSTLV	0x3C0
現在ステートデバッグレジスタ	PRSTDBG	0x3CC
マスタエラーカウンタレジスタ	MSERRCNT	0x3D0

注 1. 8 ビットアクセスは、I2C モードでのみ利用可能です。

28.2.2 PRTS : プロトコル選択レジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x000

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	PRTMD
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1

ビット	シンボル	機能	R/W
0	PRTMD	プロトコルモード 0: I3C プロトコルモード 1: I ² C プロトコルモード	R/W
31:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

PRTMD ビット (プロトコルモード)

PRTMD = 0 : I3C FIFO バッファ転送 (HCI と同等)

PRTMD = 1 : I²C シングルバッファ転送

28.2.3 BCTL : バスコントロールレジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x014

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	BUSE	RSM	ABT	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	HJACKCTL	—	—	—	—	—	—	—	INCBA
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	INCBA	I3C ブロードキャストアドレスの包含(注1) 0: プライベート転送で、I3C ブロードキャストアドレスを含めない 1: プライベート転送で、I3C ブロードキャストアドレスを含める	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	HJACKCTL	ホットジョインアクノリッジコントロール(注1) 0: ホットジョインリクエストを ACK する 1: ホットジョインを禁止するため、NACK して CCC をブロードキャストする	R/W
28:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
29	ABT	中断(注1) 0: I3C が実行中 1: I3C が転送を中断した	R/W

ビット	シンボル	機能	R/W
30	RSM	レジューム(注2) 読み出し時の値： 0: I3C が実行中 1: I3C がサスペンド状態 (RW1C)	R/W
31	BUSE	バスイネーブル(注2) 0: I3C バス動作を禁止 1: I3C バス動作を許可	R/W

注 1. 本ビットは I3C マスタモードと I3C セカンダリマスタモードをサポートします。

注 2. 本ビットはすべての I3C モードをサポートします。

INCBA ビット (I3C ブロードキャストアドレスの包含)

本ビットは、I3C ブロードキャストアドレス (0x7E) をプライベート転送に包含するかどうかを制御します。

I3C ブロードキャストアドレスをプライベート転送に包含しない場合、IBI のスレーブからの駆動ではアービトレーションできず、IBI の受信が遅延する可能性があります。

HJACKCTL ビット (ホットジョインアクリッジコントロール)

本ビットは、I3C バス上のデバイスからのすべてのホットジョインリクエストを ACK (0) または NACK (1) するためのグローバルコントロールとして機能します。NACK (1) に設定した場合、NACK に続けてホットジョインを無効にするためのブロードキャスト CCC が送られます。

ABT ビット (中断)

本ビットに 1 を設定すると、I3C は今発行している転送を完了する前に、I3C バスの制御を放棄します。

中断要求に対しては、I3C はデータバイトの転送または受信が完了した後で、I3C バスにストップコンディションを発行します。

ドライバは、バス動作ができるように ABT ビットをクリアします。

BCTL.ABT を設定して ABORT 処理をしたときは、応答デスク립ターの ERR_STATUS を無視してください。

RSM ビット (レジューム)

本ビットは、停止ステートに続けて I3C 動作を再開するために使用します。

I3C は、転送時に発生するいずれかの種類のエラーの結果として、PRSTDBG レジスタに示すように停止ステートに遷移します。

エラーの種類は、NRSPQP、NRSQP、NIBIQP レジスタの ERR_STATUS フィールドに示します。

I3C が停止ステートに遷移したら、RSM ビットに値 1 を書き込む必要があります。それにより、I3C 動作を再開します。(次のコマンドによって) 一旦転送を再開すると、I3C は RSM ビットを自動的にクリアします。

BUSE ビット (バスイネーブル)

I3C によって、I3C バスの動作を許可または禁止します。

I3C を使用するときは、BUSE ビットを 1 にしてください。BUSE ビットが 1 のとき、SCL、SDA 端子は駆動状態になります。I3C を使用しないときは、BUSE ビットを 0 にしてください。BUSE ビットが 0 のとき、SCL および SDA 端子は非駆動状態になります。

ソフトウェアが本ビットを設定すると、初期化が完了したことと、I3C がプログラムされたレジスタ値（例えば、IBI 検出による SCL 生成など）を使用可能であることを併せて確認します。本ビットが設定されないと、I3C は IBI 受信による SCL 生成を行いません。

I3C バスの動作は、それが動作中でもソフトウェアで禁止にできます。しかし、

- IBI 受信中に禁止要求が発生した場合、IBI 受信が完了するまで実際の禁止処理は発生しません。
- ソフトウェアがこのフィールドから値 0 を読み出したら、I3C バス動作の禁止処理が完了したことを示します。
コマンドがコマンドキューに残っていたら、BUSE を 0 に設定しないでください。

28.2.4 MSDVAD : マスタデバイスアドレスレジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x018

Bit position:	31	30	29	28	27	26	25	24	23	22						16
Bit field:	MDYADV	—	—	—	—	—	—	—	—	—	MDYAD[6:0]					
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
22:16	MDYAD[6:0]	マスタダイナミックアドレス	R/W
30:23	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
31	MDYADV	マスタダイナミックアドレス有効 0: マスタダイナミックアドレスフィールドが無効である 1: マスタダイナミックアドレスフィールドが有効である	R/W

注. 本レジスタは I3C マスタモードをサポートします。

MDYAD[6:0]ビット (マスタダイナミックアドレス)

本フィールドは、I3C マスタダイナミックアドレスをプログラムするために使用します。I3C は、本アドレスを I3C インタフェースモード（スレーブまたはセカンダリマスタの役割）でのマスタトランザクションへの応答に使用します。

I3C メインマスタモードでは、ソフトウェアはそのダイナミックアドレスをセルフアサインするようにダイナミックアドレスをプログラムします。

MDYADV ビット (マスタダイナミックアドレス有効)

本ビットは、MDYAD フィールドが有効であるかどうかを示します。

I3C メインマスタモードでは、ユーザーはダイナミックアドレスをセルフアサインするように本ビットを 1 に設定します。

注. MSDVAD と BCTL の設定後 BUSE = 1 で、デバイスはメインマスタとして動作します。

MSDVAD 設定をしないで、SVDCT.TBCR[7:6] = 00b（デバイスロールがスレーブ）設定、および BCTL.BUSE = 1 設定をすると、デバイスはスレーブとして動作します。

MSDVAD 設定をしないで、MSDCTm.RBCR[7:6] = 01b 設定（デバイスロールをマスタに設定）、および BCTL.BUSE = 1 設定をしても、デバイスはスレーブとして動作します。

28.2.5 RSTCTL : リセットコントロールレジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x020

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	INTLR ST
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	RSQR ST	IBIQ ST	RDBR ST	TDBR ST	RSPQ RST	CMDQ RST	RI3CR ST
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	RI3CRST	I3C ソフトウェアリセット 0: I3C リセットを解除する 1: I3C リセットを行う	R/W
1	CMDQRST	コマンドキューソフトウェアリセット(注1) 0: I3C のコマンドキューをフラッシュしない 1: I3C のコマンドキューをフラッシュする	R/W
2	RSPQRST	レスポンスキューソフトウェアリセット(注1) 0: I3C のレスポンスキューをフラッシュしない 1: I3C のレスポンスキューをフラッシュする	R/W
3	TDBRST	送信データバッファソフトウェアリセット(注1) 0: I3C の送信キューをフラッシュしない 1: I3C の送信キューをフラッシュする	R/W
4	RDBRST	受信データバッファソフトウェアリセット(注1) 0: I3C の受信キューをフラッシュしない 1: I3C の受信キューをフラッシュする	R/W
5	IBIQRST	IBI キューソフトウェアリセット(注1) 0: I3C の IBI キューをフラッシュしない 1: I3C の IBI キューをフラッシュする	R/W
6	RSQRST	受信ステータスキューソフトウェアリセット(注2) 0: I3C の受信ステータスキューをフラッシュしない 1: I3C の受信ステータスキューをフラッシュする	R/W
15:7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
16	INTLRST	内部ソフトウェアリセット 0: 一部のレジスタおよび内部状態の解放 1: 一部のレジスタおよび内部状態のリセット	R/W
31:17	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. 本ビットはすべての I3C モードをサポートします。

注 2. 本ビットは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

各レジスタのリセットについては、「[28.6. リセットの説明](#)」を参照してください。**RI3CRST ビット (I3C ソフトウェアリセット)**

ドライバでこのビットを 1 にすると、I3C はリセットし無効になります。

全レジスタはリセット値に復帰し、ソフトウェアは I3C を再度初期化します。

I3C のリセット完了時に、このフィールドは自動的にクリアされます。また、このフィールドは I3C のすべてのキューもリセットします。

CMDQRST ビット (コマンドキューソフトウェアリセット)

ソフトウェアでこのビットを 1 にすると、I3C のコマンドキューをフラッシュします。

コマンドキューのリセット完了時に、このフィールドは自動的にクリアされます。

RSPQRST ビット (レスポンスキューソフトウェアリセット)

ソフトウェアでこのビットを 1 にすると、I3C の応答キューをフラッシュします。

レスポンスキューのリセット完了時に、このフィールドは自動的にクリアされます。

TDBRST ビット (送信データバッファソフトウェアリセット)

ソフトウェアでこのビットを 1 にすると、I3C の送信データバッファをフラッシュします。

送信データバッファのリセット完了時に、このフィールドは自動的にクリアされます。

RDBRST ビット (受信データバッファソフトウェアリセット)

ソフトウェアでこのビットを 1 にすると、I3C の受信データバッファをフラッシュします。

受信データバッファのリセット完了時に、このフィールドは自動的にクリアされます。

IBIQRST ビット (IBI キューソフトウェアリセット)

ソフトウェアでこのビットを 1 にすると、I3C の IBI キューをフラッシュします。

IBI キューのリセット完了時に、このフィールドは自動的にクリアされます。

RSQRST ビット (受信ステータスキューソフトウェアリセット)

ソフトウェアでこのビットを 1 にすると、I3C の受信ステータスキューをフラッシュします。

受信ステータスキューのリセット完了時に、このフィールドは自動的にクリアされます。

INTLRST ビット (内部ソフトウェアリセット)

このビットを 1 にすると、一部のレジスタをリセットします。リセットされるレジスタの詳細は、「[28.6. リセットの説明](#)」を参照してください。

注. このフィールドに 1 の値を含む書き込みを行うと、不定の動作となることがあります。

28.2.6 PRSST : 現在ステートレジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x024

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	PRSS TWP	—	—	TRMD	—	CRMS	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
1:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
2	CRMS	現在のマスタ(注2) 0: マスタが現在のマスタではなく、転送を行う前にバスオーナーシップを要求し取得する必要がある 1: マスタが現在のマスタであり、その結果、転送を行うことができる	R/W(注1)
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	TRMD	送信／受信モード(注3) 0: 受信モード 1: 送信モード	R
6:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
7	PRSSTWP	現在ステートライトプロテクト(注2) 0: CRMS ビットは保護されます 1: CRMS ビットは書き込み可能である(対象ビットの値と同時に書き込みするとき)	W
31:8	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. PRSSTWP ビットが 1 のとき、CRMS ビットへの書き込みが可能です。

注 2. 本ビットは I²C モード、I3C マスタモード、および I3C セカンダリマスタモードをサポートします。

注 3. 本ビットは I²C モードをサポートします。

CRMS ビット (現在のマスタ)

各動作モードでの設定条件とリセット条件を示します。

動作モード [I²C/I3C 共通]

[0 になる条件]

- ソフトウェアで RSTCTL.RI3CRST に 1 を書いたとき
- ソフトウェアで RSTCTL.INTLRST に 1 を書いたとき
- ソフトウェアで PRSST.CRMS に 0 を書いたとき
- STOP 発行時
- マスタアービトラションロスト時

[1 になる条件]

- ソフトウェアで PRSST.CRMS に 1 を書いたとき
- START 発行時

動作モード [I3C メインマスタ]

[0 になる条件]

- ソフトウェアで MSDVAD.MDYADV に 0 を書いたとき
- セカンダリマスタから受信したバス権要求に ACK を応答した後、STOP を発行することで GETACCMST 送信が正常に終了したとき

[1 になる条件]

- ソフトウェアで MSDVAD.MDYADV に 1 を書いたとき
- セカンダリマスタに送信したバス権要求に ACK が応答された後、STOP を発行することで GETACCMST 受信が正常に終了したとき

動作モード [I3C セカンダリマスタ]

[0 になる条件]

- カレントマスタでないマスタから受信したバス権要求に ACK を応答した後、STOP を発行することで GETACCMST 送信が正常に終了したとき

[1 になる条件]

- カレントマスタに送信したバス権要求に ACK が応答された後、STOP を発行することで GETACCMST 受信が正常に終了したとき

PRSST レジスタが、I3C の現在の状態を返します。

ステートには 2 つの部分があります。必須のレジスタと、デバッグ目的で追加オプションの PRSST_DEBUG レジスタ (拡張機能リストのデバッグ機能レジスタを参照) です。

TRMD ビット (送信/受信モード(注3))

送信モードであるか、受信モードであるかを示します。

I3C は、TRMD ビットが 0 のときは受信モード、1 のときは送信モードになります。このビットと CRMS ビットの組み合わせで I3C の動作モードを示します。

スタートコンディションの発行または検出時、および R/W#ビットの設定時に、TRMD ビットの値は自動的に 1 (送信モード) または 0 (受信モード) に変化します。

[1 になる条件]

- スタートコンディション発行要求によるスタートコンディションが正常に発行されたとき (CNDCTL.STCND ビットが 1 の状態で、スタートコンディションを検出したとき)
- 繰り返しのスタートコンディション発行要求による繰り返しのスタートコンディションが正常に発行されたとき (CNDCTL.SRCND ビットが 1 の状態で、繰り返しのスタートコンディションを検出したとき)
- マスタモード時、スレーブアドレスに付加した R/W#ビットが 0 になったとき
- スレーブモードで受信したアドレスが SVCTL レジスタで有効にしたアドレスと一致し、かつ R/W#ビットが 1 になったとき

[0 になる条件]

- ストップコンディションが検出されたとき
- BST.ALF フラグが 1 になったとき (アービトレーションロスト)
- マスタモード時、値が 1 の R/W#ビットが付加されたスレーブアドレスを受信したとき
- スレーブモード時、受信したスレーブアドレスが SVCTL レジスタで有効にしたアドレスと一致し、かつ受信した R/W#ビットの値が 0 のとき (ジェネラルコールアドレスを受信した場合を含む)
- スレーブモード時、繰り返しのスタートコンディションが検出されたとき (BCST.BFREF = 0、CRMS = 0 の状態で繰り返しのスタートコンディションが検出されたとき)

PRSTWP ビット (現在ステートライトプロテクト)

PRSTWP は読むと 0 が読めます。

PRST に書き込む場合、このビットに 1 を書き込むと同時に、CRMS ビットに書き込みが可能です。

28.2.7 INST : 内部ステータスレジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x030

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	INEF	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
9:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
10	INEF	内部エラーフラグ 0: I3C 内部エラー未検出 1: I3C 内部エラー検出	R/W(注1)
31:11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. 本レジスタはすべての I3C モードをサポートします。

注 1. 0 になる条件: 1 の状態を読んだ後、0 を書き込んだとき

割り込みステータスレジスタは、発生した割り込みの状態を反映します。

ステータスフィールドは、RW0C (0 を書いてクリアする) か、もしくはキュー動作に基づいてクリアされます。

INEF ビット (内部エラーフラグ)

本ビットが 1 のとき、I3C 内部エラーが検出されたことを示します。

本ビットが 0 のとき、I3C 内部エラーが検出されていないことを示します。

[1 になる条件]

- 下記 1.が満たされ、かつ下記 2.~9.のいずれかが満たされたとき
 1. INSTE.INEE ビットが 1 であるとき
 2. 完全にフルになっている送信データバッファに送信データを書いたとき
 3. 完全にエンプティになっている受信データバッファから受信データを読んだとき
 4. 完全にフルになっているコマンドキューにコマンドディスクリプタを書いたとき
 5. 完全にエンプティになっているレスポンスステータスキューからレスポンスディスクリプタを読んだとき
 6. 完全にエンプティになっている受信ステータスキューから受信ステータスディスクリプタを読んだとき
 7. IBI キューが完全にエンプティであり、かつ PRSST.CRMS = 1 の状態で、IBI キューから IBI ステータスディスクリプタを読んだとき
 8. IBI キューが完全にフルであり、かつ PRSST.CRMS = 0 の状態で、IBI キューに IBI データを書いたとき
 9. レスポンスステータスキュー、IBI ステータスキュー、または受信ステータスキューがオーバーフローしたとき

[0 になる条件]

- INEF = 1 を読んだ後、INEF ビットに 0 を書いたとき

28.2.8 INSTE : 内部ステータス有効レジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x034

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	INEE	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
9:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
10	INEE	内部エラー有効 0: INST.INEF 無効 1: INST.INEF 有効	R/W
31:11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. 本レジスタはすべての I3C モードをサポートします。

INEE ビット (内部エラー有効)

本ビットが 1 のとき、I3C 内部エラー検出は有効です。

本ビットが 0 のとき、I3C 内部エラー検出は無効です。

28.2.9 INIE : 内部割り込み許可レジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x038

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	INEIE	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
9:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
10	INEIE	内部エラー割り込み許可 0: 回復不能内部エラー割り込み信号を禁止する 1: 回復不能内部エラー割り込み信号を許可する	R/W
31:11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. 本レジスタはすべての I3C モードをサポートします。

INEIE ビット (内部エラー割り込み許可)

本ビットを 1 に設定し、INEF を設定したとき、ハードウェアコントローラはホストに割り込みをアサートします。

28.2.10 INSTFC : 内部ステータス強制レジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x03C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	INEFC	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
9:0	—	書く場合、0 としてください。	W
10	INEFC	内部エラー強制 0: 特定の割り込みを強制しない 1: 特定の割り込みを強制する	W
31:11	—	書く場合、0 としてください。	W

注. 本レジスタはすべての I3C モードをサポートします。

INEFC ビット (内部エラー強制)

デバッグ用に、この割り込みを強制できるようにします。

28.2.11 DVCT : デバイス特性テーブルレジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x044

Bit position:	31	30	29	28	27	26	25	24	23					19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	IDX[4:0]					—	—	—	
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0	
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	

ビット	シンボル	機能	R/W
18:0	—	読むと 0 が読めます。	R
23:19	IDX[4:0]	DCT テーブルインデックス I3C ENTDAACCC のスタートインデックスとして使う、DCT の現在のインデックス	R
31:24	—	読むと 0 が読めます。	R

注. 本レジスタは I3C マスタモードと I3C セカンダリマスタモードをサポートします。

IDX[4:0]ビット (DCT テーブルインデックス)

アドレス配置コマンドを用いた ENTDAAC の際に、アービトレーションを取得したデバイスのすべての特性が一旦 DCT に書き込まれたら、このインデックスは 1 インクリメントします。

注. 本ビットによる ENTDAAC の進捗の確認方法

1. ENTDAAC コマンド発行のためのコマンドディスクリプタを設定する前に本ビットの値を読み出します。
2. ENTDAAC コマンドを開始してから、本ビットの値が改訂されるまで（すなわち、前もって読み出した値から変化するまで）、それは最初のインデックス値（コマンドディスクリプタの DEV_INDEX[4:0] に設定された値）で指定されたデバイスに割り当てられたダイナミックアドレスを示します。
3. 本ビットの値が更新された後、それはダイナミックアドレスがコマンドディスクリプタの DEV_INDEX[4:0] と DEV_COUNT[3:0] に設定された値に従って、最初のインデックス値以降のデバイスに割り当てられることを示します。

28.2.12 IBINCTL : IBI 通知コントロールレジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x058

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	NRSIR CTL	—	NRMR CTL	NRHJ CTL
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	NRHJCTL	拒否されたホットジョインコントロール通知 0: 受信したホットジョイン要求が NACK されて、BCTL の HJACKCTL フィールドに基づいて自動的に拒否されたとき、拒否された IBI ステータスを IBI キューにパスしない 1: 受信したホットジョイン要求が NACK されて、BCTL の HJACKCTL フィールドに基づいて自動的に拒否されたとき、拒否された IBI ステータスを IBI キューにパスする	R/W
1	NRMRACTL	拒否されたマスタ要求コントロールの通知 0: 受信したマスタ要求が NACK されて、関連する DAT エントリの DVMRRJ フィールドに基づいて自動的に拒否されたとき、拒否された IBI ステータスを IBI キュー/リングにパスしない 1: 受信したマスタ要求が NACK されて、関連する DAT エントリの DVMRRJ フィールドに基づいて自動的に拒否されたとき、拒否された IBI ステータスを IBI キューにパスする	R/W
2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
3	NRSIRCTL	拒否されたスレーブ割り込み要求コントロールの通知 0: 受信した SIR が NACK されて、関連する DAT エントリの DVSIRRJ フィールドに基づいて自動的に拒否されたとき、拒否された IBI ステータスを IBI キュー/リングにパスしない 1: 受信した SIR が NACK されて、関連する DAT エントリの DVSIRRJ フィールドに基づいて自動的に拒否されたとき、拒否された IBI ステータスを IBI キュー/リングにパスする	R/W
31:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: 本レジスタは I3C マスタモードと I3C セカンダリマスタモードをサポートします。

NRHJCTL ビット (拒否されたホットジョインコントロール通知)

それぞれのホットジョイン要求拒否のレポートを有効または無効にします。

NRMRACTL ビット (拒否されたマスタ要求コントロールの通知)

それぞれのマスタ要求拒否のレポートを有効または無効にします。

NRSIRCTL ビット (拒否されたスレーブ割り込み要求コントロールの通知)

それぞれのスレーブ割り込み要求 (SIR) 拒否のレポートを有効または無効にします。

28.2.13 BFCTL : バス機能コントロールレジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x060

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	HSME	FMPE	—	SMBS	—	—	—	SCSY NE	—	—	—	—	—	SALE	NALE	MALE
Value after reset:	0	0	0	0	0	0	0	1	0	0	0	0	0	0	0	1

ビット	シンボル	機能	R/W
0	MALE	マスタアービトレーションロスト検出有効(注1) 0: マスタアービトレーションロスト検出は無効 アービトレーションロスト検出機能を無効にし、アービトレーションロスト発生による PRSST.CRMS、TRMD ビットの自動クリアを行わない 1: マスタアービトレーションロスト検出は有効 アービトレーションロスト検出機能を有効にし、アービトレーションロスト発生による PRSST.CRMS、TRMD ビットの自動クリアを行う	R/W

ビット	シンボル	機能	R/W
1	NALE	NACK 送信アービトレーションロスト検出有効 ^(注1) 0: NACK 送信アービトレーションロスト検出は無効 1: NACK 送信アービトレーションロスト検出は有効	R/W
2	SALE	スレーブアービトレーションロスト検出有効 ^(注1) 0: スレーブアービトレーションロスト検出は無効 1: スレーブアービトレーションロスト検出は有効	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	SCSYNE	SCL 同期回路有効 ^(注1) 0: SCL 同期回路を使用しない 1: SCL 同期回路を使用する	R/W
11:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
12	SMBS	SMBus/I ² C バス選択 ^(注1) 0: I ² C バスを選択 1: SMBus を選択	R/W
13	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
14	FMPE	ファストモードプラス有効 ^(注1) 0: SCLn、SDAn 端子に対して Fm+のスローブ制御回路を使用しない (n = 0) 1: SCLn、SDAn 端子に対して Fm+のスローブ制御回路を使用する (n = 0)	R/W
15	HSME	High-speed モード ^(注1) 0: High-speed モードは無効 1: High-speed モードは有効	R/W
31:16	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. 本ビットは I²C モードをサポートします。

MALE ビット (マスタアービトレーションロスト検出有効)

マスタモード時にアービトレーションロスト検出機能を使用するかどうかを指定します。通常は、本ビットを 1 にしてください。

NALE ビット (NACK 送信アービトレーションロスト検出有効)

受信モード時、NACK 送出中に ACK が検出された場合 (同じアドレスのスレーブがバス上に存在した場合や、2 つ以上のマスタが同時に同一のスレーブデバイスを選択しそれぞれ受信バイト数が異なる場合など) にアービトレーションロストを発生させるかどうかを選択します。

SALE ビット (スレーブアービトレーションロスト検出有効)

スレーブ送信モード時、送出中の値と異なる値がバス上で検出された場合 (同じアドレスのスレーブがバス上に存在した場合や、ノイズの影響などにより送信データと不一致が生じた場合など) にアービトレーションロストを発生させるかどうかを選択します。

SCSYNE ビット (SCL 同期回路有効)

SCL 入力クロックに対して、SCL クロックの同期化を行うかどうかを選択します。通常は、本ビットを 1 にしてください。

SCSYNE ビットを 0 (SCL 同期回路を使用しない) にすると、I3C は SCL クロックを SCL 入力クロックと同期させません。この設定の場合、SCLn ラインの状態にかかわらず、I3C は、STDBR および EXTBR レジスタで設定した転送速度の SCL クロックを出力します。そのため、I²C バスラインのバス負荷が規格値よりも大幅に大きい場合や、複数のマスタにおいて SCL クロック出力が重なった場合に、規格外の短い SCL クロックが出力される場合があります。また SCL 同期回路無効の場合、スタートコンディション・繰り返しスタートコンディション・ストップコンディションの発行および SCL クロック追加出力の連続出力にも影響します。

本ビットは、設定した転送速度が出力されているかどうかを確認する場合などを除き 0 にしないでください。

FMPE ビット (ファストモードプラス有効^(注1))

スローブ制御回路をファストモードプラス[Fm+]用のスローブ制御回路を使用するかどうかを選択します。

本ビットを 1 にすると、I3C バスのファストモードプラス[Fm+]のスロープ制御仕様 (tof) に準拠したスロープ制御回路が選択されます。本ビットを 0 にすると、I3C バスのスタンダードモード[Sm]およびファストモード[Fm]のスロープ制御仕様 (tof) に準拠したスロープ制御回路が選択されます。

通信速度を I3C バス仕様の～1 Mbps（ファストモードプラス[Fm+]）の範囲内で使用する場合は、本ビットを 1 にしてください。それ以外の通信速度（～100 kbps[Sm]、～400 kbps[Fm]）または SMBus (10 kbps～100 kbps) で使用する場合は、本ビットを 0 にしてください。

注. Hs モードで通信するとき、以下のように設定してください。

- Hs モードマスタコード (0000 1XXXb) をファストモードで送るとき、FMPE を 0 に設定します。
- Hs モードマスタコード (0000 1XXXb) をファストモードプラスで送るとき、FMPE を 1 に設定します。

HSME ビット (High-speed モード)

本ビットは Hs モードで通信するために使用します。

本ビットが 1 の場合、Hs モードマスタコードを認識し、Hs モード通信が可能です。

スタートコンディションを検出後、Hs モードマスタコード (0000 1XXXb) の送信を認識すると、NACK 応答を受信した後、繰り返しのスタートコンディションから Hs モード通信を開始します。

NACK 応答まで、STDBR に設定されたビットレートで通信します。そして、NACK 応答の受信後繰り返しのスタートコンディション発行から、EXTBR に設定されたビットレートに自動的に切り替わります。

ストップコンディションが検出されるまで Hs モードが継続します。

ストップコンディションを検出したとき、ビットレートは STDBR に設定されたビットレートに自動的に切り替わります。

注. 本ビットを 1 にした場合、Hs モードマスタコードを送信した後 NACK 応答を受信しても、BST.NACKDF ビットは設定されません。

28.2.14 SVCTL : スレーブコントロールレジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x064

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	SVAE2	SVAE1	SVAE0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	HOAE	—	—	—	—	—	—	—	—	DVIDE	HSMCE	—	—	—	—	GCAE
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	GCAE	ジェネラルコールアドレス有効 ^(注1) 0: ジェネラルコールアドレス検出は無効 1: ジェネラルコールアドレス検出は有効	R/W
4:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
5	HSMCE	Hs モードマスタコード有効 ^(注1) 0: Hs モードマスタコード検出は無効 1: Hs モードマスタコード検出は有効	R/W
6	DVIDE	デバイス ID アドレス有効 ^(注1) 0: デバイス ID アドレス検出は無効 1: デバイス ID アドレス検出は有効	R/W
14:7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15	HOAE	ホストアドレス有効 ^(注1) 0: ホストアドレス検出は無効 1: ホストアドレス検出は有効	R/W

ビット	シンボル	機能	R/W
16	SVAE0	スレーブアドレス有効 0 ^(注2) 0: スレーブ 0 は無効 1: スレーブ 0 は有効	R/W
17	SVAE1	スレーブアドレス有効 1 ^(注2) 0: スレーブ 1 は無効 1: スレーブ 1 は有効	R/W
18	SVAE2	スレーブアドレス有効 2 ^(注2) 0: スレーブ 2 は無効 1: スレーブ 2 は有効	R/W
31:19	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. このビットは I²C モードをサポートします。

注 2. これらのビットは I²C、I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

GCAE ビット (ジェネラルコールアドレス有効)

ジェネラルコールアドレス (0000 000 + 0 (write): All 0) を受信した場合、無視するかどうかを選択します。このビットを 1 にした場合、受信したスレーブアドレスがジェネラルコールアドレスと一致すると、I3C は、SVDVADn.SVAD[9:0] ビット (n = 0~2) で設定したスレーブアドレスとは無関係に、受信したスレーブアドレスをジェネラルコールアドレスと認識し、データ受信動作を行います。

このビットを 0 にした場合、受信したスレーブアドレスは、ジェネラルコールアドレスと一致しても無視されます。

HSMCE ビット (Hs モードマスタコード有効)

スタートコンディション検出後の第 1 バイトに Hs モードマスタコード (00001xxx_b) を受信したことを認識して動作させるかどうかを選択します。

このビットが 1 の場合、受信した第 1 バイトが Hs モードマスタコードと一致した場合、IIC は Hs モードマスタコードを受信したと認識します。

Hs モードマスタコードへの NACK 応答後の繰り返しのスタート後の 1 バイト目はスレーブアドレスとして認識し、SVDVADn.SVAD[9:0] で設定されるスレーブアドレスと比較します。

アドレスが一致すると、R/W# ビット値に従って送信/受信動作を継続します。

ストップコンディションが検出されるまで Hs モードが継続します。

このビットを 0 にした場合、それが Hs モードマスタコードと一致しても、ストップコンディションを検出するまで I3C はパターンを無視します。

注. このビットを 1 にした場合、必ず SCSTRCTL.ACKTWE ビットを 0、SCSTRCTL.RWE ビットを 1 に設定してください。

DVIDE ビット (デバイス ID アドレス有効)

スタートコンディションまたは繰り返しのスタートコンディション検出後の第 1 バイトにデバイス ID アドレス (1111 100_b) を受信した場合、デバイス ID アドレスと認識して動作させるかどうかを選択します。

このビットが 1 の場合、受信した第 1 バイトがデバイス ID アドレスと一致した場合、I3C はデバイス ID アドレスを受信したと認識します。続く R/W# ビットが 0 (write) の場合、I3C は第 2 バイト以降をスレーブアドレスとみなして、受信動作を継続します。

このビットが 0 の場合、I3C は受信した第 1 バイトがデバイス ID アドレスと一致してもそれを無視し、第 1 バイトを通常のスレーブアドレスと認識します。

デバイス ID アドレス検出機能の詳細については、(3) デバイス ID アドレス検出機能 [I²C モード] を参照してください。

HOAE ビット (ホストアドレス有効)

BFCTL.SMBS ビットが 1 の場合、ホストアドレス (0001 000_b) を受信したとき、無視するかどうかを選択します。

SMBS ビット = 1 であるときにこのビットを 1 にした場合、受信したスレーブアドレスがホストアドレスと一致すると、I3C は、SVDVADn.SVAD[9:0] ビット (n = 0~2) で設定したスレーブアドレスとは無関係に、受信したスレーブアドレスをホストアドレスと認識し、受信動作を行います。

SMBS ビットまたは HOAE ビットが 0 の場合、受信したスレーブアドレスがホストアドレスと一致しても無視されます。

SVAEn ビット (スレーブアドレス有効 n)

SVDVADn.SVAD[9:0]ビットで設定したスレーブアドレスを有効にするかどうかを選択します。

このビットを 1 にすると、SVAD[9:0]ビットで設定したスレーブアドレスが有効になり、受信したスレーブアドレスと比較されます。

このビットを 0 にすると、SVAD[9:0]ビットで設定したスレーブアドレスが無効になり、受信したスレーブアドレスと一致しても無視されます。

28.2.15 REFCKCTL : リファレンスクロックコントロールレジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x070

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2		0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	IREFCKS[2:0]		
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	IREFCKS[2:0] ^(注1)	内部基準クロック選択 I3C の内部基準クロックソース (I3Cφ) を選択します。 0 0 0: PCLKD/1 クロック 0 0 1: PCLKD/2 クロック 0 1 0: PCLKD/4 クロック 0 1 1: PCLKD/8 クロック 1 0 0: PCLKD/16 クロック 1 0 1: PCLKD/32 クロック 1 1 0: PCLKD/64 クロック 1 1 1: PCLKD/128 クロック	R/W
31:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. I3C モードでは IREFCKS[2:0]ビットを 000b にしてください。

28.2.16 STDBR : スタンダードビットレートレジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x074

Bit position:	31	30	29					24	23	22	21					16				
Bit field:	DSBR PO	—	SBRHP[5:0]					—	—	—	SBRLP[5:0]									
Value after reset:	0	0	1	1	1	1	1	1	0	0	1	1	1	1	1	1	1			
Bit position:	15							8	7	0										
Bit field:	SBRHO[7:0]							SBRLO[7:0]												
Value after reset:	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1	1			

ビット	シンボル	機能	R/W
7:0	SBRLO[7:0]	SCL クロックの Low 幅のカウント値 ^(注1)	R/W

ビット	シンボル	機能	R/W
15:8	SBRHO[7:0]	SCL クロックの High 幅のカウント値(注1)	R/W
21:16	SBRLP[5:0]	ブッシュブルでのスタンダードビットレート Low 幅(注2) SCL クロックの Low 幅のカウント値	R/W
23:22	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
29:24	SBRHP[5:0]	ブッシュブルでのスタンダードビットレート High 幅(注3) SCL クロックの High 幅のカウント値	R/W
30	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
31	DSBRPO	オープンドレインでのスタンダードビットレート幅の 2 倍化(注4) 0: SBRHO[7:0]と SBRLO[7:0]に設定された時間幅の値を 2 倍の値にしない 1: SBRHO[7:0]と SBRLO[7:0]に設定された時間幅の値を 2 倍の値にする	R/W

注 1. これらのビットは I²C モード、I3C マスタモード、および I3C セカンダリマスタモードをサポートします。

注 2. これらのビットは I3C マスタモードと I3C セカンダリマスタモードをサポートします。

注 3. これらのビットはすべての I3C モードをサポートします。

注 4. このビットは I²C モード、I3C マスタモード、および I3C セカンダリマスタモードをサポートします。

STDBR レジスタは、動作スピードに応じてビットレートを設定します。

- I²C モード：スタンダードモード／ファストモード／ファストモード+で通信するときのビットレート設定
- I3C マスタモード：コマンドディスクリプタのモードビットで選択されたビットレート設定
- I3C スレーブモード：I3C ビットレート設定

I²C 転送速度および SCL クロックのデューティ比は以下の式で算定します。

$$\text{転送レート} = 1 / \{[(\text{High 幅} + \alpha)(\text{注1}) + (\text{Low 幅} + \alpha)] / \text{I3C}\phi(\text{注2}) + \text{SCLn ライン立ち上がり時間}[tr](\text{注3}) + \text{SCLn ライン立ち下がり時間}[tf](\text{注3})\}$$

$$\text{デューティサイクル} = \{\text{SCLn ライン立ち上がり時間}[tr] + (\text{High 幅} + \alpha) / \text{I3C}\phi\} / \{\text{SCLn ライン立ち下がり時間}[tf] + (\text{Low 幅} + \alpha) / \text{I3C}\phi\}$$

注 1. α は、ノイズフィルタの段数に依存します。

注 2. $\text{I3C}\phi = \text{PCLKD} \times \text{分周比}$

注 3. SCLn ライン立ち上がり時間[tr]および SCLn ライン立ち下がり時間[tf]は、バスライン総容量[C_b]とプルアップ抵抗[Rp]に依存します。詳細については、NXP 社の I²C バス仕様書を参照してください。

I3C 転送速度と SCL クロックのデューティ比は、次式で計算されます。

$$\text{転送レート} = 1 / [(\text{High 幅} + \text{Low 幅}) / \text{I3C}\phi + \text{SCLn ライン立ち上がり時間}[tr] + \text{SCLn ライン立ち下がり時間}[tf]]$$

$$\text{デューティサイクル} = [\text{SCLn ライン立ち上がり時間}[tr] + \text{High 幅} / \text{I3C}\phi] / [\text{SCLn ライン立ち下がり時間}[tf] + \text{Low 幅} / \text{I3C}\phi]$$

SBRLO[7:0] ビット (SCL クロックの Low 幅のカウント値)

SBRLO[7:0]ビットは、オープンドレインモードで SCL クロックの Low 幅の設定に使用するビットです。

I3C は、REFCKCTL.IREFCKS[2:0]ビットで指定された内部基準クロックソース (I3C ϕ) で Low 幅をカウントします。またこのビットは、SCL 自動 Low ホールド発生時（「[28.3.2.3.6. クロックストレッチ機能 \[I²C モード\]](#)」参照）のデータセットアップ時間確保に使用します。そのため I3C を I²C スレーブモードで使用する場合には、このビットにデータセットアップ時間(注1)より大きな値を設定する必要があります。

デジタルノイズフィルタ回路を有効 (INCTL.DNFE ビット = 1) にした場合、SBRLO[7:0]ビットにはノイズフィルタの段数 + 1 以上の値を設定してください。ノイズフィルタの段数については、INCTL.DNFS[3:0]ビットを参照してください。

注 1. データセットアップ時間 (tSU: DAT)

250 ns (～ 100 kbps : スタンダードモード [Sm])

100 ns (～ 400 kbps : ファストモード [Fm])

50 ns (～ 1 Mbps : ファストモードプラス [Fm+])

10 ns (～ 3.4 Mbps : Hs モード [HS])

SBRHO[7:0]ビット (SCL クロックの High 幅のカウント値)

SBRHO[7:0]ビットは、オープンドレインモードで SCL クロックの High 幅の設定に使用されます。SBRHO[7:0]ビットはマスタモードで有効になります。I3C を常に I²C スレーブモードで使用する場合には、High 幅を設定する必要はありません。

I3C は、REFCKCTL.IREFCKS[2:0]ビットで指定された内部基準クロックソース (I3Cφ) で High 幅をカウントします。

デジタルノイズフィルタ回路を有効 (INCTL.DNFE ビット = 1) にした場合、SBRHO[7:0]ビットにはノイズフィルタの段数 + 1 以上の値を設定してください。ノイズフィルタの段数については、INCTL.DNFS[3:0]ビットを参照してください。

SBRLP[5:0]ビット (プッシュプルでのスタンダードビットレート Low 幅)

SBRLP[5:0]ビットは、プッシュプルモードで SCL クロックの Low 幅の設定に使用するビットです。

I3C は、REFCKCTL.IREFCKS[2:0]ビットで指定された内部基準クロックソース (I3Cφ) で Low 幅をカウントします。

デジタルノイズフィルタ回路を有効 (INCTL.DNFE ビット = 1) にした場合、SBRLP[5:0]ビットにはノイズフィルタの段数 + 1 以上の値を設定してください。ノイズフィルタの段数については、INCTL.DNFS[3:0]ビットを参照してください。

SBRHP[5:0]ビット (プッシュプルでのスタンダードビットレート High 幅)

SBRHP[5:0]ビットは、プッシュプルモードで SCL クロックの High 幅の設定に使用するビットです。

SBRHP[5:0]ビットはマスタモードで有効になります。I3C を常に I²C スレーブモードで使用する場合には、High 幅を設定する必要はありません。

I3C は、REFCKCTL.IREFCKS[2:0]ビットで指定された内部基準クロックソース (I3Cφ) で High 幅をカウントします。

デジタルノイズフィルタ回路を有効 (INCTL.DNFE ビット = 1) にした場合、SBRHP[5:0]ビットにはノイズフィルタの段数 + 1 以上の値を設定してください。ノイズフィルタの段数については、INCTL.DNFS[3:0]ビットを参照してください。

DSBRPO ビット (オープンドレインでのスタンダードビットレート幅の 2 倍化)

DSBRPO = 1 のとき、SBRHO[7:0]に設定された High 幅の値を 2 倍の値にして使用し、SBRLO[7:0]に設定された Low 幅の値を 2 倍の値にして使用してください。

表 28.5 各モードでの設定の要件と使用法

ビット名	デバイスモード				
	I ² C マスタ	I ² C スレーブ	I3C マスタ	I3C セカンダリマスタ	I3C スレーブ
SBRHP[5:0]	使用禁止	使用禁止	設定要(注3)	設定要(注4)	使用禁止
SBRLP[5:0]	使用禁止	使用禁止	設定要(注3)	設定要(注5)	使用禁止
SBRHO[7:0]	設定要(注1)	使用禁止	設定要(注3)	設定要(注5)	使用禁止
SBRLO[7:0]	設定要(注1)	設定要(注2)	設定要(注3)	設定要(注5)	使用禁止

注 1. 設定値は、スタンダードモード、ファストモード、およびファストモード+のデータレートに使用されます。

注 2. 設定値は、SCL 自動 Low ホールド動作のデータセットアップ時間に使用されます。

注 3. 設定値は、各通信モードのデータレートに使用されます。

注 4. I3C マスタで動作するとき、設定値は各通信モードのデータレートに使用されます。

注 5. I3C マスタで動作するとき、設定値は各通信モードのデータレートに使用されます。

I3C スレーブで動作するときは、使用しないでください。

28.2.17 EXTBR : 拡張ビットレートレジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x078

Bit position:	31	30	29		24	23	22	21		16	15		8	7		0
Bit field:	—	—		EBRHP[5:0]	—	—		EBRLP[5:0]		EBRHO[7:0]			EBRLO[7:0]			
Value after reset:	0	0	1	1	1	1	1	1	0	0	1	1	1	1	1	1

ビット	シンボル	機能	R/W
7:0	EBRLO[7:0]	オープンドレインでの拡張ビットレート Low 幅 ^(注1) SCL クロックの Low 幅のカウント値	R/W
15:8	EBRHO[7:0]	オープンドレインでの拡張ビットレート High 幅 ^(注1) SCL クロックの High 幅のカウント値	R/W
21:16	EBRLP[5:0]	プッシュプルでの拡張ビットレート Low 幅 ^(注2) SCL クロックの Low 幅のカウント値	R/W
23:22	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
29:24	EBRHP[5:0]	プッシュプルでの拡張ビットレート Low 幅 ^(注2) SCL クロックの High 幅のカウント値	R/W
31:30	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. 本ビットは I²C モード、I3C マスタモード、および I3C セカンダリマスタモードをサポートします。

注 2. 本ビットは I3C マスタモードと I3C セカンダリマスタモードをサポートします。

EXTBR レジスタは、動作スピードに応じてビットレートを設定します。

- I²C モード : ハイスピードモードでの通信用ビットレート設定
- I3C マスタモード : コマンドディスクリプタのモードビットで選択されたビットレート設定
- I3C スレーブモード : 不使用

EBRLO[7:0]ビット (オープンドレインでの拡張ビットレート Low 幅)

詳細は、「[28.2.16. STDBR : スタンダードビットレートレジスタ](#)」の SBRLO[7:0]ビットを参照してください。
SBRHO と SBRLO は EBRHO[7:0]と EBRLO[7:0]とみなしてください。

EBRHO[7:0]ビット (オープンドレインでの拡張ビットレート High 幅)

詳細は、「[28.2.16. STDBR : スタンダードビットレートレジスタ](#)」の SBRHO[7:0]ビットを参照してください。
SBRHO と SBRLO は EBRHO[7:0]と EBRLO[7:0]とみなしてください。

EBRLP[5:0]ビット (プッシュプルでの拡張ビットレート Low 幅)

詳細は、「[28.2.16. STDBR : スタンダードビットレートレジスタ](#)」の SBRLP[5:0]ビットを参照してください。
SBRHP と SBRLP は EBRHP[5:0]と EBRLP[5:0]とみなしてください。

EBRHP[5:0]ビット (プッシュプルでの拡張ビットレート Low 幅)

詳細は、「[28.2.16. STDBR : スタンダードビットレートレジスタ](#)」の SBRHP[5:0]ビットを参照してください。
SBRHP と SBRLP は EBRHP[5:0]と EBRLP[5:0]とみなしてください。

表 28.6 各モードでの設定の要件と使用法

ビット名	デバイスモード				
	I ² C マスタ	I ² C スレーブ	I3C マスタ	I3C セカンダリマスタ	I3C スレーブ
EBRHP[5:0]	使用禁止	使用禁止	設定要 ^(注2)	設定要 ^(注3)	使用禁止
EBRLP[5:0]	使用禁止	使用禁止	設定要 ^(注2)	設定要 ^(注3)	使用禁止
EBRHO[7:0]	設定要 ^(注1)	使用禁止	設定要 ^(注2)	設定要 ^(注3)	使用禁止
EBRLO[7:0]	設定要 ^(注1)	設定要 ^(注2)	設定要 ^(注2)	設定要 ^(注3)	使用禁止

- ### 28.2.18 BFRECDT : バスフリー状態検出時間レジスタ

Offset address: 0x07C

0

FRECYC[8:0]

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

FRECYC[8:0]ビット（バスフリー状態検出サイクル）

バスフリー期間を設定します。このバスフリー期間は、REFCKCTL.IREFCKS[2:0]ビットで指定した内部基準クロック (I3Cφ) でカウントします。バスフリー検出の動作については、BCST.BFREF フラグを参照してください。

28.2.19 BAVLCDT: バス利用可能状態検出時間レジスタ

Offset address: 0x080

0

AVLCYC[8:0]

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

注. 本レジスタはすべてのI3Cモードをサポートします。

AVLCYC[8:0]ビット（バス利用可能状態検出サイクル）

本ビットは、バス利用可能期間を設定します。このバス利用可能期間は、REFCKCTL.IREFCKS[2:0]ビットで指定した内部基準クロック (I3Cφ) でカウントします。バス利用可能検出の動作については、BCST.BAVLF フラグを参照してください。

Base address: I3C = 0x4008_3000
Offset address: 0x084

Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—
													IDLCYC[17:0]

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

注: 本レジスタはすべての I3C モードをサポートします。

I3C は、I3C₀ でバスアイドル状態を検出する期間をカウントします。

本ビットは、バスアイドル期間を設定します。このバスアイドル期間は、REFCKCTL.IREFCKS[2:0]ビットで指定した内部基準クロック (I3Cφ) でカウントします。バス利用可能状態検出の動作については、BCST.BIDLF フラグを参照してください。

Base address: I3C = 0x4008_3000
Offset address: 0x088

[illegible]

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

Bit field:	SDOD CS	—	—	—	—	SDOD[2:0]	—	—	—	EXCY C	—	SOCW P	SCOC	SDOC

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1

Page 751 of 1354

ビット	シンボル	機能	R/W
10:8	SDOD[2:0]	SDA 出力遅延 ^(注2) 0 0 0: 出力遅延なし 0 0 1: I3Cφ の 1 サイクル (OUTCTL.SDODCS = 0 (I3Cφ) のとき) I3Cφ の 1 または 2 サイクル (OUTCTL.SDODCS = 1 (I3Cφ/2) のとき) 0 1 0: I3Cφ の 2 サイクル (OUTCTL.SDODCS = 0 (I3Cφ) のとき) I3Cφ の 3 または 4 サイクル (OUTCTL.SDODCS = 1 (I3Cφ/2) のとき) 0 1 1: I3Cφ の 3 サイクル (OUTCTL.SDODCS = 0 (I3Cφ) のとき) I3Cφ の 5 または 6 サイクル (OUTCTL.SDODCS = 1 (I3Cφ/2) のとき) 1 0 0: I3Cφ の 4 サイクル (OUTCTL.SDODCS = 0 (I3Cφ) のとき) I3Cφ の 7 または 8 サイクル (OUTCTL.SDODCS = 1 (I3Cφ/2) のとき) 1 0 1: I3Cφ の 5 サイクル (OUTCTL.SDODCS = 0 (I3Cφ) のとき) I3Cφ の 9 または 10 サイクル (OUTCTL.SDODCS = 1 (I3Cφ/2) のとき) 1 1 0: I3Cφ の 6 サイクル (OUTCTL.SDODCS = 0 (I3Cφ) のとき) I3Cφ の 11 または 12 サイクル (OUTCTL.SDODCS = 1 (I3Cφ/2) のとき) 1 1 1: I3Cφ の 7 サイクル (OUTCTL.SDODCS = 0 (I3Cφ) のとき) I3Cφ の 13 または 14 サイクル (OUTCTL.SDODCS = 1 (I3Cφ/2) のとき)	R/W
14:11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15	SDODCS	SDA 出力遅延クロックソース選択 ^(注3) 0: SDA 出力遅延カウンタのクロックソースに内部基準クロック (I3Cφ) を選択 1: SDA 出力遅延カウンタのクロックソースに内部基準クロックの 2 分周 (I3Cφ/2) を選択 ^(注4)	R/W
31:16	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. 本ビットは I²C モード、I3C マスタモード、および I3C セカンダリマスタモードをサポートします。

注 2. 本ビットは I²C モードをサポートします。

注 3. 本ビットは I²C モードをサポートします。

注 4. SDODCS = 1 (I3Cφ/2) の設定は、SCL が Low のときにのみ有効になります。SCL が High のとき、SDODCS = 1 の設定は無効となり、クロックソースは内部基準クロック (I3Cφ) となります。

SDOC ビット (SDA 出力制御)、SCOC ビット (SCL 出力制御)

本モジュールが出力する SDA_n 信号、SCL_n 信号を直接操作するためのビットです。

本ビットに値を書く場合は、同時に SOCWP ビットにも 1 を書いてください。

本ビットを設定した結果は、入力バッファを介して I3C に入力されます。スレーブモードに設定していると、ビットの設定によってはスタートコンディションを検出してバスを解放することがあります。

スタートコンディション、ストップコンディション、繰り返しのスタートコンディションの期間中、または送受信中に、これらのビットを書き換えしないでください。これらの期間に書き換えた場合の動作は保証されません。

EXCYC ビット (SCL クロック追加出力)

SCL クロックを 1 クロック単位で追加出力をする機能で、デバッグ時またはエラー処理時に使用します。

通常動作では、本ビットを 0 にしてください。通常の通信状態でこのビットを 1 にすると、通信エラーの原因になります。

この機能の詳細については、「[28.3.2.3.9. ポート制御](#)」、[\(1\) SCL クロック追加出力機能](#)を参照してください。

28.2.22 INCTL : 入力コントロールレジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x08C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3			0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	DNFE	DNFS[3:0]			
Value after reset:	0	0	0	0	0	0	0	0	1	1	0	1	0	0	0	0

ビット	シンボル	機能	R/W
3:0	DNFS[3:0]	デジタルノイズフィルタ段数選択 0x0: 1 I3Cφ サイクル以下のノイズを除去 (フィルタは 1 段) 0x1: 2 I3Cφ サイクル以下のノイズを除去 (フィルタは 2 段) 0x2: 3 I3Cφ サイクル以下のノイズを除去 (フィルタは 3 段) 0x3: 4 I3Cφ サイクル以下のノイズを除去 (フィルタは 4 段) 0x4: 5 I3Cφ サイクル以下のノイズを除去 (フィルタは 5 段) ⋮ 0xF: 16 I3Cφ サイクル以下のノイズを除去 (フィルタは 16 段)	R/W
4	DNFE	デジタルノイズフィルタ回路イネーブル 0: デジタルノイズフィルタ回路を使用しない 1: デジタルノイズフィルタ回路を使用する	R/W
5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7:6	—	読むと 1 が読めます。書く場合、1 としてください。	R/W
31:8	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: 本レジスタは I²C モードをサポートします。

DNFS[3:0]ビット (デジタルノイズフィルタ段数選択)

デジタルノイズフィルタの段数を選択します。

デジタルノイズフィルタ機能の詳細については、「[28.3.2.5.3. デジタルノイズフィルタ回路 \[I²C モード\]](#)」を参照してください。

I²C High-speed モードでは、本モジュールはノイズフィルタの段数をその 1/4 に自動的に変更します。

- 注:
- ノイズフィルタで除去するノイズ幅は、SCLn ラインの High 幅または Low 幅よりも狭くなるように設定してください。ノイズ幅の設定が (SCL クロックの幅 : High 幅または Low 幅のいずれか短い方) - (1.5 内部基準クロック (I3Cφ) サイクル) の値以上の場合、I3C のノイズフィルタ機能により SCL クロックはノイズとみなされ、I3C が正常に動作しない可能性があります。
 - I²C High-speed モードでは、DNFS [3:0]ビットは無視され、フィルタの段数の 1~4 はその上位 2 ビットで選択されます。

28.2.23 TMOCTL : タイムアウトコントロールレジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x090

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	TOMDS[1:0]	TOHCTL	TOLCTL	—	—	TODTS[1:0]		
Value after reset:	0	0	0	0	0	0	0	0	0	0	1	1	0	0	0	0

ビット	シンボル	機能	R/W
1:0	TODTS[1:0]	タイムアウト検出時間選択 0 0: 16 ビットタイムアウト 0 1: 14 ビットタイムアウト 1 0: 8 ビットタイムアウト 1 1: 6 ビットタイムアウト	R/W
3:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
4	TOLCTL	タイムアウト L カウント制御 0: SCLn ラインが Low の間カウント無効 1: SCLn ラインが Low の間カウント有効	R/W
5	TOHCTL	タイムアウト H カウント制御 0: SCLn ラインが High の間カウント無効 1: SCLn ラインが High の間カウント有効	R/W
7:6	TOMDS[1:0]	タイムアウト動作モード選択 0 0: タイムアウトを以下の条件で検出します。 - マスタモードで、バスビジー (BCST.BFREF = 0) - スレーブモードで、I3C 自身のスレーブアドレスが検出され、バスビジー - スタートコンディション発行要求中 (CNDCTL.STCND = 1) で、バスフリー (BCST.BFREF = 1) 0 1: タイムアウトをバスビジーのときに検出する 1 0: タイムアウトをバスフリーのときに検出する 1 1: 設定禁止	R/W
31:8	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

TODTS[1:0]ビット（タイムアウト検出時間選択）

タイムアウト検出機能有効時 (BSTE.TODE ビット = 1) に、タイムアウト検出時間を選択するビットです。これらのビットが 00b に設定されているとき、タイムアウト検出用の内部カウンタは 16 ビットカウンタとして機能します。

これらのビットが 01b に設定されているとき、このカウンタは 14 ビットカウンタとして機能します。

これらのビットが 10b に設定されているとき、このカウンタは 8 ビットカウンタとして機能します。

これらのビットが 11b に設定されているとき、このカウンタは 6 ビットカウンタとして機能します。

SCLn ラインが、このカウンタを TOHCTL ビットと TOLCTL ビットの指定通り動作させる状態にあるとき、このカウンタは内部基準クロック (I3Cφ) をカウントソースとして同期してアップカウントを行います。

タイムアウト検出機能の詳細については、「[28.3.2.4.3. タイムアウトエラー検出機能](#)」を参照してください。

TOLCTL ビット（タイムアウト L カウント制御）

このビットはタイムアウト機能有効時 (BSTE.TODE ビット = 1) に、SCLn ラインが Low 期間中にタイムアウト機能の内部カウンタのカウントアップを有効にするか無効にするかを選択するために使用されます。

TOHCTL ビット（タイムアウト H カウント制御）

このビットはタイムアウト機能有効時 (BSTE.TODE ビット = 1) に、SCLn ラインが High 期間中にタイムアウト機能の内部カウンタのカウントアップを有効にするか無効にするかを選択するために使用されます。

TOMDS[1:0]ビット（タイムアウト動作モード選択）

タイムアウト検出機能有効時に、タイムアウト検出条件を選択するビットです。

28.2.24 ACKCTL : アクノリッジコントロールレジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x0A0

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	ACKT WP	ACKT	ACKR
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	ACKR	Acknowledge 受信 0: アクノリッジビットに 0 を受信 (ACK 受信) 1: アクノリッジビットに 1 を受信 (NACK 受信)	R
1	ACKT	Acknowledge 送信 0: アクノリッジビットに 0 を送出 (ACK 送信) 1: アクノリッジビットに 1 を送出 (NACK 送信)	R/W
2	ACKTWP	ACKT ライトプロテクト 0: ACKT ビットは保護される 1: ACKT ビットは書き込み可能である (対象ビットの値と同時に書き込みするとき) 読むと 0 が読めます。	W
31:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注: 本レジスタは I²C モードをサポートします。

ACKR ビット (Acknowledge 受信)

送信モード時に受信デバイスから受け取ったアクノリッジビットの内容を格納します。

[1 になる条件]

- PRSST.TRMD ビットが 1 の状態で、アクノリッジビットに 1 を受信したとき

[0 になる条件]

- PRSST.TRMD ビットが 1 の状態で、アクノリッジビットに 0 を受信したとき

ACKT ビット (Acknowledge 送信)

[1 になる条件]

- ACKT ビットに 1 を書いて、同時に ACKTWP ビットにも 1 を書いたとき

[0 になる条件]

- ACKT ビットに 0 を書いて、同時に ACKTWP ビットにも 1 を書いたとき
- ストップコンディションが検出されたとき (CNDCTL.SPCND ビットが 1 の状態で、ストップコンディションが検出されたとき)

注: ACKT ビットは I²C スレーブモード時に 0 にしてください。

ACKTWP ビット (ACKT ライトプロテクト)

ACKT ビットへの書き込みを制御します。

ACKT ビットに書き込む場合、このビットに 1 を書き込むと同時に、ACKT ビットに書き込みが可能です。

読むと 0 が読めます。

28.2.25 SCSTRCTL : SCL ストレッチコントロールレジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x0A4

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	RWE	ACKT WE
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	ACKTWE	アクノリッジ送信ウェイト許可 0: SCL クロックの 9 クロック目の立ち上がり時に NTST.RDBFF0 を設定 (8 クロック目の立ち下がり で SCLn ラインの Low ホールドを行わない) 1: SCL クロックの 8 クロック目の立ち上がり時に NTST.RDBFF0 を設定 (8 クロック目の立ち下がり で SCLn ラインの Low ホールドを行う) Low ホールドは ACKCTL.ACKT ビットへの書き込みで解除	R/W
1	RWE	受信ウェイト許可 0: ウェイトなし (9 クロック目と 1 クロック目の間に Low ホールドを行わない) 1: ウェイトあり (9 クロック目と 1 クロック目の間に Low ホールドを行う) Low ホールドは NTDTBP0 レジスタの読み出しで解除	R/W
31:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. 本レジスタは I²C モードをサポートします。

ACKTWE ビット (アクノリッジ送信ウェイト許可)

受信モードにおいて NTST.RDBFF0 フラグのセットタイミングおよび SCL クロックの 8 クロック目の立ち下がり で SCLn ラインの Low ホールドを行うかどうかを選択します。

ACKTWE ビットが 0 のとき、SCL クロックの 8 クロック目の立ち下がり で SCLn ラインの Low ホールドは行わず、SCL クロックの 9 クロック目の立ち上がり で NTST.RDBFF0 フラグを 1 にします。

ACKTWE ビットが 1 のとき、SCL クロックの 8 クロック目の立ち上がり で NTST.RDBFF0 フラグを 1 にし、SCL クロックの 8 クロック目の立ち下がり で SCLn ラインの Low ホールドを行います。この SCLn ラインの Low ホールドは ACKCTL.ACKT ビットへの書き込みにより解除されます。

この設定でデータを受信した後、アクノリッジビット送出前に、SCLn ラインは自動的に Low ホールドされます。これにより、受信データの内容に応じて ACK (ACKCTL.ACKT ビットが 0) または NACK (ACKCTL.ACKT ビットが 1) を送出する処理が可能となります。

RWE ビット (受信ウェイト許可)

受信モードにおいて 1 バイト受信ごとに、受信データバッファ (NTDTBP0 レジスタ) の読み出しが完了するまで、SCL クロックの 9 クロック目と 1 クロック目の間を Low にホールドするかどうかを制御します。

RWE ビットが 0 のとき、SCL クロックの 9 クロック目と 1 クロック目の間の Low ホールドは行わず、受信動作をそのまま継続します。ACKTWE ビットと RWE ビットがともに 0 のとき、ダブルバッファによる連続受信動作が可能です。

RWE ビットが 1 のとき、1 バイト受信ごとに、9 クロック目の立ち下がり以降、NTDTBP0 レジスタ値が読み出されるまでの間、SCLn ラインを Low にホールドします。

これによって、1 バイトごとの受信動作が可能になります。

注. RWE ビットを読み出す場合は、NTDTBP0 レジスタを先に読んでください。

28.2.26 SCSTLCTL : SCL ストールコントロールレジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x0B0

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	ACKP E	PARP E	TRAP E	AAPE	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15															0
Bit field:	STLCYC[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	STLCYC[15:0]	ストールサイクル ストール期間のカウント設定 (I3Cφ サイクル)。各フェーズ共通。	R/W
27:16	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
28	AAPE	アドレス配置フェーズイネーブル アドレス配置の最初のビットでストール可能なビットを有効にします。 0: アドレス配置フェーズで、SCL クロックをストールしない 1: アドレス配置フェーズで、SCL クロックをストールする	R/W
29	TRAPE	遷移フェーズイネーブル 読み出し転送時の遷移ビットによってストール可能なビットを有効にします。 0: 読み出し転送時の遷移ビットで、SCL クロックをストールしない 1: 読み出し転送時の遷移ビットで、SCL クロックをストールする	R/W
30	PARPE	パリティフェーズイネーブル パリティビット期間のストール許可ビット 0: パリティビット期間で、SCL クロックをストールしない 1: パリティビット期間で、SCL クロックをストールする	R/W
31	ACKPE	ACK フェーズイネーブル ACK/NACK フェーズのストール許可ビット 0: ACK/NACK フェーズで、SCL クロックをストールしない 1: ACK/NACK フェーズで、SCL クロックをストールする	R/W

注: 本レジスタは I3C マスタモードと I3C セカンダリマスタモードをサポートします。

レジスタの設定は、5.1.2.5 MIPI I3C 仕様 v1.0 のマスタクロックストールに従います。バス性能が低下するため、その使用は必要時のみにしてください。

STLCYC[15:0]ビット (ストールサイクル)

これらのビットは、SCL ストール期間を設定します。この SCL ストール期間は、内部基準クロック (I3Cφ) でカウントします。これは、各フェーズの許可ビットに共通のカウンタです。

AAPE ビット (アドレス配置フェーズイネーブル)

入力ダイナミックアドレス配置 CCC コマンドのアドレス配置フェーズの最初のビットの Low 期間の間、マスタが SCL をストールできます。スレーブの BCR と DCR に基づいてダイナミックアドレスをデバイスに配置することで、時間を稼ぐことができます。しかし、ダイナミックアドレス配置手順は DATBASm レジスタに設定されたダイナミックアドレスを順に送付するため、このビットを設定することは不要であり禁止されています。

TRAPE ビット (遷移フェーズイネーブル)

受信データ FIFO のオーバーフローを回避するため、SCL ストールに I3C 読み出し転送の受信データの T ビットを使用できます。しかし、I3C マスタの受信データ FIFO がフルになるとき、このビットの設定にかかわらず SCL ストールを行うため、このビットを設定することは不要であり禁止されています。

PARPE ビット (パリティフェーズイネーブル)

送信データ FIFO のアンダーランを回避するため、SCL ストールに I3C 書き込み転送の送信データのパリティビットを使用できます。しかし、I3C マスタの送信データ FIFO がエンプティになるとき、このビットの設定にかかわらず SCL ストールを行うため、このビットを設定することは不要であり禁止されています。I3C スレーブが受信データに対する準備時間を必要とするときは、このビットを設定する必要があります。

ACKPE ビット (ACK フェーズイネーブル)

以下の判断基準を基に、ACK/NACK フェーズにおいて SCL ストールの要否を決定してください。

- バスに接続している I3C スレーブと I2C スレーブがデータを送受信するための準備時間を必要とするときは、このビットを設定する必要があります。
- レガシー I²C 通信で、I3C マスタのデータ FIFO がアンダーランもしくはオーバーランする可能性がある場合、このビットの設定にかかわらず FIFO エンプティまたはフルによって SCL ストールが実施されるので、このビットを設定する必要はありません。
- レガシー I²C 通信以外で、I3C マスタのデータ FIFO がアンダーランもしくはオーバーランする可能性があり、ACK フェーズで SCL ストールが必要になる場合、このビットを設定できます。FIFO スレッシュホールド設

- I3C マスタが ACK/NACK を IBI に対して応答するとき、ACK/NACK 応答を BCTL.HJACK、DATBASm.DVMRRJ、および DATBASm.DVS IRRJ により前もって設定できるので、このビットを設定する必要はありません。
- バスに接続している I3C スレーブがダイレクト GET CCC にデータを送信するための準備時間を必要とするときは、このビットを設定する必要があります。

スタートコンディション発行の詳細については、「[28.3.2.3.3. スタートコンディション、繰り返しのスタートコンディション、ストップコンディション発行機能](#)」を参照してください。

[1 になる条件]

- STCND ビットに 1 を書いたとき

[0 になる条件]

- STCND ビットに 0 を書いたとき
- スタートコンディションの発行が完了したとき（スタートコンディションを検出したとき）
- BST.ALF（アービトレーションロスト）フラグが 1 になったとき

注. STCND ビットは、BCST.BFREF フラグが 1（バスフリー）のとき、1（スタートコンディション発行要求）にしてください。

BFREF フラグが 1（バスビジー）のとき、STCND ビットを 1（スタートコンディション発行要求）にすると、スタートコンディション発行エラーとしてアービトレーションロストが発生しますので注意してください。

SRCND ビット（繰り返しのスタート (Sr) コンディション発行）

マスタモードで繰り返しのスタートコンディションの発行を要求します。

本ビットが 1 になると繰り返しのスタートコンディションの発行を要求し、BFREF フラグが 0（バスビジー）でかつ PRSST.CRMS ビットが 1（マスタモード）のとき、繰り返しのスタートコンディションの発行を行います。

繰り返しのスタートコンディション発行の詳細については、「[28.3.2.3.3. スタートコンディション、繰り返しのスタートコンディション、ストップコンディション発行機能](#)」を参照してください。

[1 になる条件]

- BCST.BFREF フラグが 0 の状態で、SRCND ビットに 1 を書いたとき

[0 になる条件]

- SRCND ビットに 0 を書いたとき
- 繰り返しのスタートコンディションの発行が完了したとき（繰り返しのスタートコンディションを検出したとき）
- BST.ALF（アービトレーションロスト）フラグが 1 になったとき

注. ストップコンディション発行中に SRCND ビットを 1 にしないでください。

注. スレーブモードでは SRCND ビットに 1（繰り返しのスタートコンディション発行要求）を書いた場合、繰り返しのスタートコンディションは発行されずに SRCND ビットは 1 のままになります。

本ビットをクリアせずにマスタモードに遷移させた場合、繰り返しのスタートコンディションが発行される可能性がありますので注意してください。

SPCND ビット（ストップ (P) コンディション発行）

マスタモードでストップコンディションの発行を要求します。

本ビットが 1 になるとストップコンディションの発行を要求し、BCST.BFREF フラグが 0（バスビジー）でかつ PRSST.CRMS ビットが 1（マスタモード）のとき、ストップコンディションの発行を行います。

ストップコンディション発行の詳細については、「[28.3.2.3.3. スタートコンディション、繰り返しのスタートコンディション、ストップコンディション発行機能](#)」を参照してください。

[1 になる条件]

- BCST.BFREF フラグが 0、PRSST.CRMS ビットが 1 の状態で、SPCND ビットに 1 を書いたとき

[0 になる条件]

- SPCND ビットに 0 を書いたとき
- ストップコンディションの発行が完了したとき（ストップコンディションを検出したとき）
- BST.ALF（アービトレーションロスト）フラグが 1 になったとき

- スタートコンディションおよび繰り返しのスタートコンディションが検出されたとき

注. BCST.BFREF フラグが 1 (バスフリー) のとき、SPCND ビットへの書き込みはできません。

注. 繰り返しのスタートコンディション発行中に SPCND ビットを 1 にしないでください。

28.2.29 NCMDQP : 通常コマンドキューポートレジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x150

Bit position: 31

0

Bit field:

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
31:0	n/a	通常コマンドキューポートレジスタ	W

注. 本レジスタはすべての I3C モードをサポートします。

32 ビットメールボックスレジスタ NCMDQP には、要求された転送タイプに応じたコマンドディスクリプタ構造を含んでいます。

1. アドレス配置コマンド (「[28.3.1.1.1. アドレス配置コマンド](#)」参照)
2. 即時データ転送 (「[28.3.1.1.2. 即時データ転送コマンド](#)」参照)
3. 通常データ転送 (「[28.3.1.1.3. 通常データ転送コマンド](#)」参照)
4. 書き込み+書き込み/読み出しコンボデータ転送 (「[28.3.1.1.4. コンボデータ転送コマンド](#)」参照)
5. 内部コントロールコマンド (「[28.3.1.1.5. 内部コントロールコマンド](#)」参照)

コマンドディスクリプタ内で、最下位 DWORD で始まり最上位 DWORD で終わる DWORD が現れます。

28.2.30 NRSPQP : 通常レスポンスキューポートレジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x154

Bit position: 31

0

Bit field:

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
31:0	n/a	通常レスポンスキューポート	R

注. 本レジスタはすべての I3C モードをサポートします。

32 ビットメールボックスレジスタ NRSPQP には、レスポンス構造 (「[28.3.1.4. 受信ステータスディスクリプタ](#)」参照) を含んでいます。

28.2.31 NTDTP0/NTDTP0_BY : 通常転送データバッファポートレジスタ 0

Base address: I3C = 0x4008_3000

Offset address: 0x158

Bit position: 31

0

Bit field:

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
31:0	n/a	通常転送データバッファポート NTDTP0 レジスタは、32 ビットの読み出し／書き込みレジスタです。 NTDTP0_BY (NTDTP0[7:0]) レジスタは、8 ビットの読み出し／書き込みレジスタです。	R/W

注. NTDTP0 レジスタは、I3C モードでは 32 ビットアクセスです。

NTDTP0_BY レジスタは、I²C モードでは 8 ビットアクセスです。

32 ビットメールボックスレジスタ NTDTP0 は、32 ビットの双方向性データ転送レジスタで、通常受信データバッファからの読み出しと通常送信データバッファへの書き込みの両方に使用します。

言い換えれば、通常受信データバッファと通常送信データバッファは、I3C データを送受信する 1 つの双方向ポートを形成する同一のオフセットを有します。

読み出し動作

[I3C プロトコルモード]

通常受信データバッファからのデータ読み出し通常キューステータスレベル表示に基づいて読み出す必要があります。受信データは常に 4 バイト境界で整列し、通常受信データバッファに保存されます。データ転送の長さが 4 バイト境界に揃っていないと、余分な（使用されない）バイトが転送データの末尾に存在することになります。有効なデータは、応答ディスクリプタの DATA_LENGTH フィールドを使用して識別する必要があります。

[I2C プロトコルモード]

1 バイトのデータの受信が終了すると、受信したデータは内部シフトレジスタから NTDTP0 レジスタへ転送され、次のデータを受信可能にします。内部シフトレジスタと NTDTP0 レジスタはダブルバッファ構造になっているため、内部シフトレジスタのデータ受信中に、すでに受信したデータを NTDTP0 レジスタから読んでおく連続受信動作が可能です。NTDTP0 レジスタからの読み出しは、受信データフル割り込み (I3Cn_RX) 要求が発生したときに 1 回だけ行ってください。受信データを NTDTP0 レジスタから読み出さないまま (NTST.RDBFF0 フラグが 1 の状態のまま) NTDTP0 レジスタが次の受信データを受け取ると、本モジュールは RDBFF0 フラグが再び 1 になるタイミングの 1 つ手前の SCL クロックで自動的に Low ホールドを行います。32 ビットリードデータの下位 8 ビットは、受信データとして有効です。

書き込み動作

[I3C プロトコルモード]

通常送信データバッファへのデータ書き込み通常送信データバッファへ書き込むデータ DWORD は、DWORD LSB から順に I3C バスに一度に 1 バイトずつ置かれます。各バイト内のビットは、I3C バスにビット 7 から始まるビッグエンディアンの順で出力されます。送信データは常に 4 バイト境界で整列して始まり、NTDTP0 レジスタに書き込まれます。データ転送の長さが 4 バイト境界に揃っていないと、余分な（使用されない）バイトが転送データの末尾に存在することになります。I3C は、コマンドディスクリプタの DATA_LENGTH フィールドに示される有効なバイト数のみを送信します。

[I2C プロトコルモード]

内部シフトレジスタの空きを検出すると、NTDTP0 レジスタに書き込まれた送信データが内部シフトレジスタへ転送され、送信モードでデータ送信を開始します。NTDTP0 レジスタと内部シフトレジスタはダブルバッファ構造になっているため、内部シフトレジスタのデータ送信中に、次に送信するデータを NTDTP0 レジスタに書いておく連続送信動作が可能です。NTDTP0 レジスタへの送信データの書き込みは、送信データエンペディ割り込み (I3Cn_TX) 要求が発生したときに 1 回だけ行ってください。書き込まれた 32 ビットデータの下位 8 ビットは、送信データとして有効です。

28.2.32 NIBIQP : 通常 IBI キューポートレジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x17C

Bit position: 31

0

Bit field:

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
31:0	n/a	通常 IBI キューポート	R/W

注. 本レジスタはすべての I3C モードをサポートします。

IBI の受信時、32 ビットメールボックスレジスタ NIBIQP を以下の両方に使用します。

- IBI ステータスディスクリプタの読み出し（「[28.3.1.3. IBI ステータスディスクリプタ](#)」参照）
- IBI データの読み出し（Raw または Opaque のデータ）

IBI ステータスディスクリプタは、I3C バスのスレーブデバイスから受信した IBI イベントを表すリードオンリーの構造をしています。

注. I3C HCI 自動読み出し機能を使用した場合、IBI データは自動生成のプライベートリード動作で受信したデータを含みます。

LAST_STATUS を 0 としても、ドライバソフトウェアは CHUNKS フィールドを確認してデータのペイロード長を評価します。

28.2.33 NRSQP : 通常受信ステータスクューポートレジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x180

Bit position: 31

0

Bit field:

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
31:0	n/a	通常受信ステータスクューポート	R

注. 本レジスタは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

32 ビットメールボックスレジスタ NRSQP には、受信ステータス構造（「[28.3.1.4. 受信ステータスディスクリプタ](#)」参照）を含んでいます。

28.2.34 NQTHCTL : 通常キュースレッシュホールドコントロールレジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x190

Bit position: 31

24 23

16 15

8 7

0

Bit field:

IBIQTH[7:0]

IBIDSSZ[7:0]

RSPQTH[7:0]

CMDQTH[7:0]

Value after reset: 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 1

ビット	シンボル	機能	R/W
7:0	CMDQTH[7:0]	通常コマンドレディキュースレッシュホールド(注1) 0x00: コマンドキューが完全にエンプティのとき割り込みを発行する その他: コマンドキューに N 個のエンプティがあるとき割り込みを発行する(N = CMDQTH[7:0])	R/W
15:8	RSPQTH[7:0]	通常レスポンスキュースレッシュホールド(注1) 0x00: レスポンスキューに 1 個のエントリ (DWORD) があるとき割り込みを発行する その他: レスポンスキューに N+1 個のエントリ (DWORD) があるとき割り込みをトリガする(N = CMDQTH[7:0])	R/W
23:16	IBIDSSZ[7:0]	通常 IBI データセグメントサイズ(注2) 使用可能な値 Min: 1 (4 バイト) Max: 63 (252 バイト) ただし、構成した IBI キュー深度が 64 以上である場合	R/W
31:24	IBIQTH[7:0]	通常 IBI キュースレッシュホールド(注1) 0x00: I3C プロトコルモード (マスタ) : 発生した IBI ステータス数が 1 以上のとき、割り込みを発行する I3C プロトコルモード (スレーブ) : IBI データバッファが完全にエンプティのとき、割り込みを発行する その他: I3C プロトコルモード (マスタ) : 発生した IBI ステータス数が N + 1 以上のとき、割り込みを発行する(N = CMDQTH[7:0]) I3C プロトコルモード (スレーブ) : データバッファに N 個のエンプティがあるとき割り込みを発行する	R/W

注. 本レジスタは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

注 1. 本ビットはすべての I3C モードをサポートします。

注 2. 本ビットは I3C マスタモードと I3C セカンダリマスタモードをサポートします。

キュースレッシュホールドコントロールレジスタは、コマンドキュー、レスポンスキュー、IBI キューの割り込みトリガスレッシュホールドをコントロールします。

特定のリセット値で指示し、ハードウェア実装固有のものにできます。

CMDQTH[7:0]ビット (通常コマンドレディキュースレッシュホールド)

INTCMD 割り込みをトリガするために必要な最小のコマンドキューエンプティの数をコントロールします。

フィールドが (コマンドキューサイズ - 1) より大きい場合、フルバッファ深度をアドレスするのに必要なビット数のみが考慮されます。

注. I3C が確実に 1 つのコマンドキュー、1 つの応答キュー、1 つの IBI キューを有することを前提としています。

RSPQTH[7:0]ビット (通常レスポンスキュースレッシュホールド)

INTRESP 割り込みをトリガするために必要な最小のレスポンスキューエントリの数をコントロールします。

フィールドが (レスポンスステータスキューサイズ - 1) より大きい場合、フルバッファ深度をアドレスするのに必要なビット数のみが考慮されます。

IBIDSSZ[7:0]ビット (通常 IBI データセグメントサイズ)

DWORD (4 バイト) の IBI データセグメントサイズです。

PIO モードでは、このフィールドは受信した IBI データをそれぞれステータスを生成する複数のセグメントにスライスして、長い IBI ペイロードデータのカットスルー読み出しを使用可能にします。

IBIQTH[7:0]ビット (通常 IBI キュースレッシュホールド)

I3C プロトコルモード (マスタ) : PRTS.PRTMD = 0、PRSST.CRMS = 1

IBI キューの発生した IBI ステータス数の値に基づいて、INTIBI 割り込みの生成をコントロールします。

それぞれの IBI ステータスエントリは、IBI ペイロード全体 (IBI ペイロードバイトサイズが 4×IBIDSSZ 以下の場合) または、IBI ペイロードの 1 つのセグメント (IBI ペイロードのバイトサイズが 4×IBIDSSZ より大きい場合) のいずれかを表します。

I3C プロトコルモード (スレーブ) : PRTS.PRTMD = 0、PRSST.CRMS = 0

INTIBI 割り込みをトリガするために必要な最小のデータバッファエンプティの数をコントロールします。

フィールドが (IBI データバッファサイズ?1) より大きい場合、フルバッファ深度をアドレスするのに必要なビット数のみが考慮されます。

28.2.35 NTBTHCTL0 : 通常転送データバッファスレッシュールドコントロールレジスタ 0

Base address: I3C = 0x4008_3000

Offset address: 0x194

Bit position:	31	30	29	28	27	26	24	23	22	21	20	19	18	16	
Bit field:	—	—	—	—	—	RXSTTH[2:0]		—	—	—	—	—	TXSTTH[2:0]		
Value after reset:	0	0	0	0	0	0	0	1	0	0	0	0	0	0	1
Bit position:	15	14	13	12	11	10	8	7	6	5	4	3	2	0	
Bit field:	—	—	—	—	—	RXDBTH[2:0]		—	—	—	—	—	TXDBTH[2:0]		
Value after reset:	0	0	0	0	0	0	0	1	0	0	0	0	0	0	1

ビット	シンボル	機能	R/W
2:0	TXDBTH[2:0]	通常送信データバッファスレッシュールド(注1) 000: 2 個の Tx バッファのエンプティ DWORD で割り込みをトリガする 001: 予約 その他: 設定禁止	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
10:8	RXDBTH[2:0]	通常受信データバッファスレッシュールド(注1) 000: 2 個の Rx バッファのエントリ DWORD で割り込みをトリガする 001: 予約 その他: 設定禁止	R/W
15:11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
18:16	TXSTTH[2:0](注3)	通常 Tx スタートスレッシュールド(注2) 000: 2 個の DWORD を待つ 001: 予約 その他: 設定禁止	R/W
23:19	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
26:24	RXSTTH[2:0](注3)	通常 Rx スタートスレッシュールド(注2) 000: 2 個のエンプティ DWORD を待つ 001: 予約 その他: 設定禁止	R/W
31:27	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. 本ビットはすべての I3C モードをサポートします。

注 2. 本ビットは I3C マスタモードと I3C セカンダリマスタモードをサポートします。

注 3. RXSTTH[2:0]と TXSTTH[2:0]ビットは、NTBTHCTL0 のみにあります。

データバッファコントロールレジスタは、受信データバッファキューと送信データバッファキューの割り込みトリガスレッシュールドをコントロールします。

TXDBTH[2:0]ビット (通常送信データバッファスレッシュールド)

DWORD において、INTTXn 割り込みをトリガする、送信 FIFO エンプティの最小数。

ソフトウェアは、送信データバッファサイズより小さい値を本レジスタにプログラムする必要があります。

RXDBTH[2:0]ビット (通常受信データバッファスレッシュールド)

DWORD において、INTRXn 割り込みをトリガする、受信 FIFO エントリの最小数。

ソフトウェアは、受信データバッファサイズより小さい値を本レジスタにプログラムする必要があります。

28.2.37 BST : バスステータスレジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x1D0

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	TODF	—	—	—	ALF
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	TEND F	—	—	—	NACK DF	—	HDRE XDF	SPCN DDF	STCN DDF
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	STCNDDF	スタートコンディション検出フラグ 0: スタートコンディション未検出 1: スタートコンディション検出	R/W(注3)
1	SPCNDDF	ストップコンディション検出フラグ 0: ストップコンディション未検出 1: ストップコンディション検出	R/W(注3)
2	HDREXDF	HDR 終了パターン検出フラグ(注1) 0: HDR 終了パターン検出割り込みを発生しない 1: HDR 終了パターン検出割り込みを発生する	R/W(注3)
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	NACKDF	NACK 検出フラグ(注2) 0: NACK 未検出 1: NACK 検出	R/W(注3)
7:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	TENDF	送信終了フラグ(注2) 0: データ送信中 1: データ送信終了	R/W(注3)
15:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
16	ALF	アービトレーションロストフラグ(注2) 0: アービトレーションロスト未発生 1: アービトレーションロスト発生	R/W(注3)
19:17	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
20	TODF	タイムアウト検出フラグ 0: タイムアウト未検出 1: タイムアウト検出	R/W(注3)
31:21	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. 本ビットはすべての I3C モードをサポートします。

注 2. 本ビットは I²C モードをサポートします。

注 3. 0 になる条件 : 1 を読んだ後、0 を書き込んだとき

STCNDDF ビット (スタートコンディション検出フラグ)

[1 になる条件]

- 以下がすべて満たされたとき :
 1. BSTE.STCNDDF ビットが 1 である
 2. スタートコンディション (または繰り返しのスタートコンディション) が検出された

[0 になる条件]

- STCNDDF = 1 を読んだ後、STCNDDF フラグに 0 を書いたとき

- ストップコンディションが検出されたとき

SPCNDDF ビット (ストップコンディション検出フラグ)

[1 になる条件]

- 以下がすべて満たされたとき：
 1. BSTE.SPCNDDE ビットが 1 である
 2. ストップコンディションが検出された

[0 になる条件]

- SPCNDDF = 1 を読んだ後、SPCNDDF フラグに 0 を書いたとき

HDREXDF ビット (HDR 終了パターン検出フラグ)

[1 になる条件]

- 以下がすべて満たされたとき：
 1. BSTE.HDREXDE ビットが 1 である
 2. HDR 終了パターンを検出した

[0 になる条件]

- HDREXDF = 1 を読んだ後、HDREXDF フラグに 0 を書いたとき

NACKDF ビット (NACK 検出フラグ)

[1 になる条件]

- 以下がすべて満たされたとき：
 1. PRSTS.PRSTMD ビットが 1 である (I²C プロトコルモード)
 2. BSTE.NACKDE ビットが 1 である (NACK 検出割り込みステータスログが有効)
 3. 送信モード時に受信デバイスからアクリッジを受信しない (NACK を受信した)

[0 になる条件]

- NACKDF = 1 を読んだ後、NACKDF フラグに 0 を書いたとき

TENDF ビット (送信終了フラグ)

[1 になる条件]

- 以下がすべて満たされたとき：
 1. PRSTS.PRSTMD ビットが 1 である (I²C プロトコルモード)
 2. BSTE.TENDE ビットが 1 である (送信終了割り込みステータスログが有効)
 3. NTST.TDBEF0 フラグが 1 の状態での SCL クロックの 9 クロック目の立ち上がり時点である (ただし、アドレス送信時を除く)

[0 になる条件]

- TENDF = 1 を読んだ後、TENDF フラグに 0 を書いたとき
- NTDTBP0 レジスタヘータを書いたとき
- ストップコンディションが検出されたとき

ALF ビット (アービトレーションロストフラグ)

[1 になる条件]

マスタアービトレーションロスト検出有効時 : BSTE.ALE = 1、BFCTL.MALE = 1

- マスタ送信モード時のデータ送信（スレーブアドレス送信含む）において、ACK 期間を除く SCL クロックの立ち上がりで出力した SDA 信号と SDA ライン上の信号の状態が不一致のとき（内部 SDA 出力が High 出力（SDA 端子はハイインピーダンス）で、SDA ラインに Low を検出したとき）
- 以下のすべてが満たされたとき
 - CNDCTL.STCND ビットが 1 の状態で、スタートコンディションが検出された
 - 内部の SDA 出力状態が SDA ラインレベルと不一致である
- BCST.BFREF フラグが 0 の状態で CNDCTL.STCND ビットが 1（スタートコンディション発行要求）のとき

NACK アービトレーションロスト検出有効時：BSTE.ALE = 1、BFCTL.NALE = 1

- 受信モードでの NACK 送信中の ACK 期間において、内部の SDA 出力状態が SCL クロックの立ち上がりで SDA ラインレベルと不一致のとき

スレーブアービトレーションロスト検出有効時：BSTE.ALE = 1、BFCTL.SALE = 1

- スレーブ送信モード時のデータ送信中の ACK 期間を除き、内部の SDA 出力状態が SCL クロックの立ち上がりで SDA ラインレベルと不一致のとき

[0 になる条件]

- ALF = 1 を読んだ後、ALF フラグに 0 を書いたとき

TODF ビット（タイムアウト検出フラグ）

[1 になる条件]

- 以下がすべて満たされたとき
 - BSTE.TODE ビットが 1 である（タイムアウト検出割り込みステータスログを許可）
 - マスタモードであるとき、または、スレーブモードにおいて、受信したスレーブアドレスがスレーブアドレス n と一致するとき
 - SCL ライン状態が TMOCTL レジスタに指定された期間変わらないとき

[0 になる条件]

- TODF = 1 を読んだ後、TODF フラグに 0 を書いたとき

28.2.38 BSTE : バスステータス許可レジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x1D4

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	TODE	—	—	—	ALE
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	TEND E	—	—	—	NACK DE	—	HDRE XDE	SPCN DDE	STCN DDE
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	STCNDDE	スタートコンディション検出許可 0: スタートコンディション検出割り込みステータスログを禁止 1: スタートコンディション検出割り込みステータスログを許可	R/W
1	SPCNDDE	ストップコンディション検出許可 0: ストップコンディション検出割り込みステータスログを禁止 1: ストップコンディション検出割り込みステータスログを許可	R/W

ビット	シンボル	機能	R/W
2	HDREXDE	HDR 終了パターン検出許可 ^(注1) 0: HDR 終了パターン検出割り込みステータスログを禁止 1: HDR 終了パターン検出割り込みステータスログを許可	R/W
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	NACKDE	NACK 検出許可 ^(注2) 0: NACK 検出割り込みステータスログを禁止 1: NACK 検出割り込みステータスログを許可	R/W
7:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	TENDE	送信終了許可 ^(注2) 0: 送信終了割り込みステータスログを禁止 1: 送信終了割り込みステータスログを許可	R/W
15:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
16	ALE	アービトレーションロスト許可 ^(注2) 0: アービトレーションロスト割り込みステータスログを禁止 1: アービトレーションロスト割り込みステータスログを許可	R/W
19:17	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
20	TODE	タイムアウト検出許可 0: タイムアウト検出割り込みステータスログを禁止 1: タイムアウト検出割り込みステータスログを許可	R/W
31:21	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. 本ビットはすべての I3C モードをサポートします。

注 2. 本ビットは I²C モードをサポートします。

STCNDDE ビット (スタートコンディション検出許可)

本ビットが 1 のとき、BST.STCNDDE の動作が有効になります。BST.STCNDDE フラグの 1 になる条件、0 になる条件については、BST.STCNDDE フラグの詳細を参照してください。

SPCNDDE ビット (ストップコンディション検出許可)

本ビットが 1 のとき、BST.SPCNDDE の動作が有効になります。BST.SPCNDDE フラグの 1 になる条件、0 になる条件については、BST.SPCNDDE フラグの詳細を参照してください。

HDREXDE ビット (HDR 終了パターン検出許可)

本ビットが 1 のとき、BST.HDREXDE の動作が有効になります。BST.HDREXDE フラグの 1 になる条件、0 になる条件については、BST.HDREXDE フラグの詳細を参照してください。

NACKDE ビット (NACK 検出許可)

本ビットが 1 のとき、BST.NACKDE の動作が有効になります。送信モードのスレーブデバイスから NACK を受信した場合、転送動作を継続するか中断するかを指定するために使用されます。通常は、本ビットを 1 にしてください。BST.NACKDE フラグの 1 になる条件、0 になる条件については、BST.NACKDE フラグの詳細を参照してください。

TENDE ビット (送信終了許可)

本ビットが 1 のとき、BST.TENDE の動作が有効になります。BST.TENDE フラグの 1 になる条件、0 になる条件については、BST.TENDE フラグの詳細を参照してください。

ALE ビット (アービトレーションロスト許可)

本ビットが 1 のとき、BST.ALE の動作が有効になります。BST.ALE フラグの 1 になる条件、0 になる条件については、BST.ALE フラグの詳細を参照してください。

TODE ビット (タイムアウト検出許可)

本ビットが 1 のとき、BST.TODE の動作が有効になります。BST.TODE フラグの 1 になる条件、0 になる条件については、BST.TODE フラグの詳細を参照してください。

28.2.39 BIE : バス割り込み許可レジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x1D8

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	TODIE	—	—	—	ALIE
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	TENDIE	—	—	—	NACKDIE	—	HDREXDIE	SPCNDDIE	STCNDDIE
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	STCNDDIE	スタートコンディション検出割り込み許可 0: スタートコンディション検出割り込み信号を禁止 1: スタートコンディション検出割り込み信号を許可	R/W
1	SPCNDDIE	ストップコンディション検出割り込み許可 0: ストップコンディション検出割り込み信号を禁止 1: ストップコンディション検出割り込み信号を許可	R/W
2	HDREXDIE	HDR 終了パターン検出割り込み許可 ^(注1) 0: HDR 終了パターン検出割り込み信号を禁止 1: HDR 終了パターン検出割り込み信号を許可	R/W
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	NACKDIE	NACK 検出割り込み許可 ^(注2) 0: NACK 検出割り込み信号を禁止 1: NACK 検出割り込み信号を許可	R/W
7:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	TENDIE	送信終了割り込み許可 ^(注2) 0: 送信終了割り込み信号を禁止 1: 送信終了割り込み信号を許可	R/W
15:9	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
16	ALIE	アービトレーションロスト割り込み許可 ^(注2) 0: アービトレーションロスト割り込み信号を禁止 1: アービトレーションロスト割り込み信号を許可	R/W
19:17	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
20	TODIE	タイムアウト検出割り込み許可 ^(注2) 0: タイムアウト検出割り込み信号を禁止 1: タイムアウト検出割り込み信号を許可	R/W
31:21	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. このビットはすべての I3C モードをサポートします。

注 2. このビットは I²C モードをサポートします。

BIE は、I3C で受信したバス割り込みの信号を許可します。

STCNDDIE ビット (スタートコンディション検出割り込み許可)

BST.STCNDDF フラグが 1 のとき、スタートコンディション検出割り込み要求を許可または禁止します。

SPCNDDIE ビット (ストップコンディション検出割り込み許可)

BST.SPCNDDF フラグが 1 のとき、ストップコンディション検出割り込み要求を許可または禁止します。

HDREXDIE ビット (HDR 終了パターン検出割り込み許可)

BST.HDREXDF フラグが 1 になったとき、HDR 終了パターン検出割り込み要求を許可または禁止します。

NACKDIE ビット (NACK 検出割り込み許可)

BST.NACKDF フラグが 1 のとき、NACK 検出割り込み要求を許可または禁止します。

TENDIE ビット (送信終了割り込み許可)

BST.TENDF フラグが 1 のとき、送信終了割り込み (I3C_TEND) 要求を許可または禁止します。

ALIE ビット (アービトレーションロスト割り込み許可)

BST.ALF フラグが 1 のとき、アービトレーションロスト割り込み要求を許可または禁止します。

TODIE ビット (タイムアウト検出割り込み許可)

BST.TODF フラグが 1 のとき、タイムアウト検出割り込み要求を許可または禁止します。

28.2.40 BSTFC : バスステータス強制レジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x1DC

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	TODF C	—	—	—	ALFC
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	TEND FC	—	—	—	NACK DFC	—	HDRE XDFC	SPCN DDFC	STCN DDFC
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	STCNDDFC	スタートコンディション検出強制 0: ソフトウェアテスト用にスタートコンディション検出割り込みを強制しない 1: ソフトウェアテスト用にスタートコンディション検出割り込みを強制する	W
1	SPCNDDFC	ストップコンディション検出強制 0: ソフトウェアテスト用にストップコンディション検出割り込みを強制しない 1: ソフトウェアテスト用にストップコンディション検出割り込みを強制する	W
2	HDREXDFC	HDR 終了パターン検出強制 ^(注1) 0: ソフトウェアテスト用に HDR 終了パターン検出割り込みを強制しない 1: ソフトウェアテスト用に HDR 終了パターン検出割り込みを強制する	W
3	—	読むと 0 が読めます。	R
4	NACKDFC	NACK 検出強制 ^(注2) 0: ソフトウェアテスト用に NACK 検出割り込みを強制しない 1: ソフトウェアテスト用に NACK 検出割り込みを強制する	W
7:5	—	読むと 0 が読めます。	R
8	TENDFC ^(注3)	送信終了強制 ^(注2) 0: ソフトウェアテスト用に送信終了割り込みを強制しない 1: ソフトウェアテスト用に送信終了割り込みを強制する	W
15:9	—	読むと 0 が読めます。	R
16	ALFC	アービトレーションロスト強制 ^(注2) 0: ソフトウェアテスト用にアービトレーションロスト割り込みを強制しない 1: ソフトウェアテスト用にアービトレーションロスト割り込みを強制する	W
19:17	—	読むと 0 が読めます。	R
20	TODFC	タイムアウト検出強制 ^(注2) 0: ソフトウェアテスト用にタイムアウト検出割り込みを強制しない 1: ソフトウェアテスト用にタイムアウト検出割り込みを強制する	W
31:21	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. 本ビットはすべての I3C モードをサポートします。

注 2. 本ビットは I²C モードをサポートします。

注 3. TDBEF0 ビットが 1 でない限り、TENDFC は無効です。

28.2.41 NTST : 通常転送ステータスレジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x1E0

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	RSQF F	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	TEF	—	—	—	TABTF	RSPQ FF	CMDQ EF	IBIQE FF	RDBF F0	TDBE F0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	TDBEF0	通常送信データバッファエンプティフラグ 0(注1) 0: I2C プロトコルモード : PRS.PRTMD ビット = 1 通常送信データバッファ 0 に送信データが格納されている I3C プロトコルモード : PRS.PRTMD ビット = 0 通常送信データバッファ 0 のエンプティの数が NTBTHCTL0.TXDBTH[2:0]スレッシュホルドより小さい 1: I2C プロトコルモード : PRS.PRTMD ビット = 1 通常送信データバッファ 0 に送信データが格納されていない I3C プロトコルモード : PRS.PRTMD ビット = 0 通常送信データバッファ 0 のエンプティの数が NTBTHCTL0.TXDBTH[2:0]スレッシュホルドと同じか、より大きい	R/W(注3)
1	RDBFF0	通常受信データバッファフルフラグ 0(注1) 0: I2C プロトコルモード : PRS.PRTMD ビット = 1 通常受信データバッファ 0 に受信データが格納されていない I3C プロトコルモード : PRS.PRTMD ビット = 0 通常受信データバッファ 0 のエントリの数が NTBTHCTL0.RXDBTH[2:0]スレッシュホルドより小さい 1: I2C プロトコルモード : PRS.PRTMD ビット = 1 通常受信データバッファ 0 に受信データが格納されている I3C プロトコルモード : PRS.PRTMD ビット = 0 通常受信データバッファ 0 のエントリの数が NTBTHCTL0.RXDBTH[2:0]スレッシュホルドと同じか、より大きい	R/W(注3)
2	IBIQEFF	通常 IBI キューエンプティ／フルフラグ(注1) 0: I3C プロトコルモード (マスタ) : PRS.PRTMD ビット = 0、PRSST.CRMS ビット = 1 IBI ステータスキューエントリの数は、NQTHCTL.IBIQTH スレッシュホルドと同じか、より小さい I3C プロトコルモード (スレーブ) : PRS.PRTMD ビット = 0、PRSST.CRMS ビット = 0 NQTHCTL.IBIQTH ビット = 0 の場合 : IBI データバッファエンプティの数は、IBI データバッファサイズより小さい NQTHCTL.IBIQTH ビットが 0 以外の場合 : IBI データバッファエンプティの数は、NQTHCTL.IBIQTH スレッシュホルドより小さい 1: I3C プロトコルモード (マスタ) : PRS.PRTMD ビット = 0、PRSST.CRMS ビット = 1 IBI ステータスキューエントリの数は、NQTHCTL.IBIQTH スレッシュホルドより大きい I3C プロトコルモード (スレーブ) : PRS.PRTMD ビット = 0、PRSST.CRMS ビット = 0 NQTHCTL.IBIQTH ビット = 0 の場合 : IBI データバッファエンプティの数は、IBI データバッファサイズと同じである NQTHCTL.IBIQTH ビットが 0 以外の場合 : IBI データバッファエンプティの数は、NQTHCTL.IBIQTH スレッシュホルドと同じか、より大きい	R/W(注3)

ビット	シンボル	機能	R/W
3	CMDQEF	通常コマンドキューエンプティフラグ(注1) 0: NQTHCTL.CMDQTH ビット = 0 の場合 : コマンドキューエンプティの数は、コマンドキューサイズより小さい NQTHCTL.CMDQTH ビットが 0 以外の場合 : コマンドキューエンプティの数は、NQTHCTL.CMDQTH スレッシュホールドより小さい 1: NQTHCTL.CMDQTH ビット = 0 の場合 : コマンドキューエンプティの数は、コマンドキューサイズと同じである NQTHCTL.CMDQTH ビットが 0 以外の場合 : 1: コマンドキューエンプティの数は、NQTHCTL.CMDQTH スレッシュホールドと同じか、より大きい	R/W(注3)
4	RSPQFF	通常レスポンスキューフルフラグ(注1) 0: レスポンスキューエントリの数は、NQTHCTL.RSPQTH スレッシュホールドと同じか、より小さい 1: レスポンスキューエントリの数は、NQTHCTL.RSPQTH スレッシュホールドより大きい	R/W(注3)
5	TABTF	通常転送中断フラグ(注1) 0: 転送中断が発生しない 1: 転送中断が発生する 本ビットを 0 にするには、1 のステートを読んだ後、0 を書いてください。	R/W(注3)
8:6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
9	TEF	通常転送エラーフラグ(注1) 0: 転送エラーが発生しない 1: 転送エラーが発生する 本ビットを 0 にするには、1 のステートを読んだ後、0 を書いてください。	R/W(注3)
19:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
20	RSQFF	通常受信ステータスキューフルフラグ(注2) 0: 受信ステータスキューエントリの数は、NRQTHCTL.RSQTH スレッシュホールドと同じか、より小さい 1: 受信ステータスキューエントリの数は、NRQTHCTL.RSQTH スレッシュホールドより大きい	R/W(注3)
31:21	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. このビットはすべての I3C モードをサポートします。

注 2. 本ビットは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

注 3. 0 になる条件 : 1 の状態を読んだ後、0 を書き込んだとき

TDBEF0 ビット (通常送信データバッファエンプティフラグ 0)

[1 になる条件]

I²C プロトコルモード : PRTS.PRTMD ビット = 1

下記の 1.の条件が満たされ、かつ下記 2.~4.のいずれかの条件が満たされたとき

1. NTSTE.TDBEE0 ビットが 1 である (Tx0 データバッファエンプティ割り込みステータスログを許可)
2. 通常送信データバッファ 0 からシフトレジスタにデータが転送され、通常送信データバッファ 0 がエンプティになったとき(注1)
3. PRSST.TRMD ビットを 1 にしたとき
4. TRMD ビットが 1 の状態で、受信したスレーブアドレスが一致したとき

I3C プロトコルモード : PRTS.PRTMD ビット = 0

以下の 1.と 2.の条件を満たしたとき

1. NTSTE.TDBEE0 ビットが 1 である (Tx0 データバッファエンプティ割り込みステータスログを許可)
2. 通常送信データバッファ 0 のエンプティの数が NTBTHCTL0.TXDPTH[2:0]スレッシュホールド (NTBTHCTL0 レジスタを参照) と同じか、より大きい

[0 になる条件]

I²C プロトコルモード : PRTS.PRTMD ビット = 1

- NTDTBP0 レジスタヘデータが書き込まれたとき
- PRSST.TRMD ビットが 0 になったとき

I3C プロトコルモード : PRTS.PRTMD ビット = 0

- 1 を読んだ後、0 を書いたとき
- DTC による通常送信データへの直近の書き込みアクセスが完了したとき
- 通常送信データバッファ 0 のエンプティの数が NTBTHCTL0.TXDBTH[2:0]スレッシュホールド (NTBTHCTL0 レジスタを参照) より小さいとき

注 1. BSTE.NACKDE ビットが 1 のとき、BST.NACKDF フラグが 1 になると、I3C はデータ送受信動作を中断します。TDBEF0 フラグが 0 (次の送信データがすでに書き込まれている状態) の場合、9 クロック目の立ち上がりエッジでシフトレジスタヘデータが転送されて、通常送信データバッファレジスタ 0 はエンプティになりますが、TDBEF0 フラグは 1 になりません。

RDBFF0 ビット (通常受信データバッファフルフラグ 0)

[1 になる条件]

I²C プロトコルモード : PRTS.PRTMD ビット = 1

下記の 1.の条件が満たされ、かつ下記 2.または 3.のいずれかの条件が満たされたとき

1. NTSTE.RDBFE0 ビットが 1 である (Rx0 データバッファフル割り込みステータスログを許可)
2. シフトレジスタから通常受信データバッファ 0 に受信データが転送されたとき
RDBFF0 フラグは、SCL クロックの 8 クロック目または 9 クロック目 (SCSTRCTL レジスタの ACKTWE ビットで選択) の立ち上がりエッジで 1 になる
3. PRSST.TRMD ビットが 0 の状態で、スタートコンディションまたは繰り返しのスタートコンディション検出後、受信したスレーブアドレスが一致したとき

I3C プロトコルモード : PRTS.PRTMD ビット = 0

以下の 1.と 2.の条件を満たしたとき

1. NTSTE.RDBFE0 ビットが 1 である (Rx0 データバッファフル割り込みステータスログを許可)
2. 通常受信データバッファ 0 のエントリの数が NTBTHCTL0.RXDBTH[2:0]スレッシュホールド (NTBTHCTL0 レジスタを参照) と同じか、より大きいとき

[0 になる条件]

I²C プロトコルモード : PRTS.PRTMD ビット = 1

- NTDTBP0 レジスタからデータを読んだとき

I3C プロトコルモード : PRTS.PRTMD ビット = 0

- 1 を読んだ後、0 を書いたとき
- DTC による通常受信データへの直近の読み出しアクセスが完了したとき
- 通常受信データバッファ 0 のエントリの数が NTBTHCTL0.RXDBTH[2:0]スレッシュホールド (NTBTHCTL0 レジスタを参照) より小さいとき

IBIQEFF ビット (通常 IBI キューエンプティ/フルフラグ)

[1 になる条件]

以下 2 つの条件を満たしたとき

1. NTSTE.IBIQEFE ビットが 1 である (IBI ステータスバッファエンプティ/フル割り込みステータスログを許可)
2. I3C プロトコルモード (マスタ) : PRTS.PRTMD ビット = 0、PRSST.CRMS ビット = 1
 - IBI ステータスキューエントリの数が、NQTHCTL.IBIQTH スレッシュホールド (NQTHCTL レジスタを参照) より大きいとき

I3C プロトコルモード (スレーブ) : PRSTS.PRTMD ビット = 0、PRSST.CRMS ビット = 0
NQTHCTL.IBIQTH ビット = 0 の場合 :

- IBI データバッファが完全にエンプティのとき

NQTHCTL.IBIQTH ビットが 0 以外の場合 :

- IBI データバッファエンプティの数が、NQTHCTL.IBIQTH スレッシュホールド (NQTHCTL レジスタを参照) と同じか、より大きいとき

[0 になる条件]

I3C プロトコルモード (マスタ) : PRSTS.PRTMD ビット = 0、PRSST.CRMS ビット = 1

- 1 を読んだ後、0 を書いたとき
- DTC による IBI ステータスへの直近の読み出しアクセスが完了したとき
- IBI ステータスキューエントリの数が、NQTHCTL.IBIQTH スレッシュホールド (NQTHCTL レジスタを参照) と同じか、より小さいとき

I3C プロトコルモード (スレーブ) : PRSTS.PRTMD ビット = 0、PRSST.CRMS ビット = 0

- 1 を読んだ後、0 を書いたとき
- DTC による IBI ステータスへの直近の書き込みアクセスが完了したとき

NQTHCTL.IBIQTH ビット = 0 の場合 :

- IBI データバッファが完全にエンプティではないとき

NQTHCTL.IBIQTH ビットが 0 以外の場合 :

- IBI データバッファエンプティの数が、NQTHCTL.IBIQTH スレッシュホールド (NQTHCTL レジスタを参照) より小さいとき

CMDQEF ビット (通常コマンドキューエンプティフラグ)

[1 になる条件]

以下の 2 つの条件を満たしたとき

1. NTSTE.CMDQEE ビットが 1 である (コマンドバッファエンプティ割り込みステータスログを許可)
2. NQTHCTL.CMDQTH ビット = 0 の場合 :
 - コマンドキューが完全にエンプティのとき

NQTHCTL.CMDQTH ビットが 0 以外の場合 :

- コマンドキューエンプティの数が、NQTHCTL.CMDQTH スレッシュホールド (NQTHCTL レジスタを参照) と同じか、より大きいとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき
- DTC による通常コマンドへの直近の書き込みアクセスが完了したとき

NQTHCTL.CMDQTH ビット = 0 の場合 :

- コマンドキューが完全にエンプティではないとき

NQTHCTL.CMDQTH ビットが 0 以外の場合 :

- コマンドキューエンプティの数が、NQTHCTL.CMDQTH スレッシュホールド (NQTHCTL レジスタを参照) より小さいとき

RSPQFF ビット (通常レスポンスキューフルフラグ)

[1 になる条件]

以下の 2 つの条件を満たしたとき

1. NTSTE.RSPQFE ビットが 1 である（レスポンスバッファフル割り込みステータスログを許可）
2. レスポンスキューエントリ数が、NQTHCTL.RSPQTH スレッシュホールド（NQTHCTL レジスタを参照）より大きいとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき
- DTC による通常受信ステータスへの直近の読み出しアクセスが完了したとき
- レスポンスキューエントリ数が、NQTHCTL.RSPQTH スレッシュホールド（NQTHCTL レジスタを参照）と同じか、より小さいとき

TABTF ビット（通常転送中断フラグ）

[1 になる条件]

以下 2 つの条件を満たしたとき

1. NTSTE.TABTE ビットが 1 である（転送中断割り込みステータスログを許可）
2. いずれかの転送が中断されたとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき

TEF ビット（通常転送エラーフラグ）

[1 になる条件]

以下 2 つの条件を満たしたとき

1. NTSTE.TEE ビットが 1 である（転送エラー割り込みステータスログを許可）
2. I3C バスで転送エラーが発生したとき、このエラーのエラータイプは、この送信コマンドに対応する応答または受信ステータス構造から得られます。

[0 になる条件]

- 1 を読んだ後、0 を書いたとき

RSQFF ビット（通常受信ステータスキューフルフラグ）

[1 になる条件]

以下 2 つの条件を満たしたとき

1. NTSTE.RSQFE ビットが 1 である（通常受信ステータスキューフルを許可）
2. 受信ステータスキューエントリ数が、NRQTHCTL.RSQTH スレッシュホールド（NRQTHCTL レジスタを参照）より大きいとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき
- DTC による通常受信ステータスへの直近の読み出しアクセスが完了したとき
- 受信ステータスキューエントリ数が、NRQTHCTL.RSQTH スレッシュホールド（NRQTHCTL レジスタを参照）と同じか、より小さいとき

28.2.42 NTSTE : 通常転送ステータス許可レジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x1E4

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	RSQFE	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	TEE	—	—	—	TABTE	RSPQFE	CMDQEE	IBIQFE	RDBFE0	TDBEE0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	TDBEE0	通常送信データバッファエンプティ許可 0 0: Tx0 データバッファエンプティ割り込みステータスログを禁止 1: Tx0 データバッファエンプティ割り込みステータスログを許可	R/W
1	RDBFE0	通常受信データバッファフル許可 0 0: Rx0 データバッファフル割り込みステータスログを禁止 1: Rx0 データバッファフル割り込みステータスログを許可	R/W
2	IBIQEFE	通常 IBI キューエンプティ／フル許可 ^(注1) 0: IBI ステータスバッファエンプティ／フル割り込みステータスログを禁止 1: IBI ステータスバッファエンプティ／フル割り込みステータスログを許可	R/W
3	CMDQEE	通常コマンドキューエンプティ許可 ^(注1) 0: コマンドバッファエンプティ割り込みステータスログを禁止 1: コマンドバッファエンプティ割り込みステータスログを許可	R/W
4	RSPQFE	通常レスポンスキューフル許可 ^(注1) 0: レスポンスバッファフル割り込みステータスログを禁止 1: レスポンスバッファフル割り込みステータスログを許可	R/W
5	TABTE	通常転送中断許可 ^(注1) 0: 転送中断割り込みステータスログを禁止 1: 転送中断割り込みステータスログを許可	R/W
8:6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
9	TEE	通常転送エラー許可 ^(注1) 0: 転送エラー割り込みステータスログを禁止 1: 転送エラー割り込みステータスログを許可	R/W
19:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
20	RSQFE	通常受信ステータスキューフル許可 ^(注2) 0: 受信ステータスバッファフル割り込みステータスログを禁止 1: 受信ステータスバッファフル割り込みステータスログを許可	R/W
31:21	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. 本ビットはすべての I3C モードをサポートします。

注 2. 本ビットは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

TDBEE0 ビット (通常送信データバッファエンプティ許可 0)

本ビットが 1 のとき、NTST.TDBEF0 の動作が有効になります。

NTST.TDBEF0 フラグの 1 になる条件、0 になる条件については、NTST.TDBEF0 フラグの詳細を参照してください。

RDBFE0 ビット (通常受信データバッファフル許可 0)

本ビットが 1 のとき、NTST.RDBFF0 の動作が有効になります。

NTST.RDBFF0 フラグの 1 になる条件、0 になる条件については、NTST.RDBFF0 フラグの詳細を参照してください。

IBIQEFE ビット (通常 IBI キューエンブティ／フル許可)

本ビットが 1 のとき、NTST.IBIQEFF の動作が有効になります。

NTST.IBIQEFF フラグの 1 になる条件、0 になる条件については、NTST.IBIQEFF フラグの詳細を参照してください。

CMDQEE ビット (通常コマンドキューエンブティ許可)

本ビットが 1 のとき、NTST.CMDQEF の動作が有効になります。

NTST.CMDQEF フラグの 1 になる条件、0 になる条件については、NTST.CMDQEF フラグの詳細を参照してください。

RSPQFE ビット (通常レスポンスキューフル許可)

本ビットが 1 のとき、NTST.RSPQFF の動作が有効になります。

NTST.RSPQFF フラグの 1 になる条件、0 になる条件については、NTST.RSPQFF フラグの詳細を参照してください。

TABTE ビット (通常転送中断許可)

本ビットが 1 のとき、NTST.TABTF の動作が有効になります。

NTST.TABTF フラグの 1 になる条件、0 になる条件については、NTST.TABTF フラグの詳細を参照してください。

TEE ビット (通常転送エラー許可)

本ビットが 1 のとき、NTST.TEF の動作が有効になります。

NTST.TEF フラグの 1 になる条件、0 になる条件については、NTST.TEF フラグの詳細を参照してください。

RSQFE ビット (通常受信ステータスキューフル許可)

本ビットが 1 のとき、NTST.RSQFF の動作が有効になります。

NTST.RSQFF フラグの 1 になる条件、0 になる条件については、NTST.RSQFF フラグの詳細を参照してください。

28.2.43 NTIE : 通常転送割り込み許可レジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x1E8

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	RSQFIE	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	TEIE	—	—	—	TABTIE	RSPQFIE	CMDQEIE	IBIQEFIE	RDBFIE0	TDBEIE0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	TDBEIE0	通常送信データバッファエンブティ割り込み許可 0 0: Tx0 データバッファエンブティ割り込み信号を禁止 1: Tx0 データバッファエンブティ割り込み信号を許可	R/W
1	RDBFIE0	通常受信データバッファフル割り込み許可 0 0: Rx0 データバッファフル割り込み信号を禁止 1: Rx0 データバッファフル割り込み信号を許可	R/W
2	IBIQEFIE	通常 IBI キューエンブティ／フル割り込み許可 ^(注1) 0: IBI ステータスバッファエンブティ／フル割り込み信号を禁止 1: IBI ステータスバッファエンブティ／フル割り込み信号を許可	R/W

ビット	シンボル	機能	R/W
3	CMDQEIE	通常コマンドキューエンプティ割り込み許可 ^(注1) 0: コマンドバッファエンプティ割り込み信号を禁止 1: コマンドバッファエンプティ割り込み信号を許可	R/W
4	RSPQFIE	通常レスポンスキューフル割り込み許可 ^(注1) 0: レスポンスバッファフル割り込み信号を禁止 1: レスポンスバッファフル割り込み信号を許可	R/W
5	TABTIE	通常転送中断割り込み許可 ^(注1) 0: 転送中断割り込み信号を禁止 1: 転送中断割り込み信号を許可	R/W
8:6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
9	TEIE	通常転送エラー割り込み許可 ^(注1) 0: 転送エラー割り込み信号を禁止 1: 転送エラー割り込み信号を許可	R/W
19:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
20	RSQFIE	通常受信ステータスキューフル割り込み許可 ^(注2) 0: 受信ステータスバッファフル割り込み信号を禁止 1: 受信ステータスバッファフル割り込み信号を許可	R/W
31:21	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. 本ビットはすべての I3C モードをサポートします。

注 2. 本ビットは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

PIO 割り込み信号許可レジスタは、I3C で受信した割り込み発生信号を許可します。

TDBEIE0 ビット (通常送信データバッファエンプティ割り込み許可 0)

NTST.TDBEF0 フラグが 1 になったとき、通常 Tx データバッファ 0 エンプティ割り込み (I3Cn_TX) 要求を許可または禁止するのに使用されます。

RDBFIE0 ビット (通常受信データバッファフル割り込み許可 0)

NTST.RDBFF0 フラグが 1 になったとき、通常 Rx データバッファ 0 フル割り込み (I3Cn_RX) 要求を許可または禁止するのに使用されます。

IBIQEFIE ビット (通常 IBI キューエンプティ/フル割り込み許可)

NTST.IBIQEFF フラグが 1 になったとき、通常 IBI ステータスバッファフル割り込み (INTIBI) 要求を許可または禁止するのに使用されます。

CMDQEIE ビット (通常コマンドキューエンプティ割り込み許可)

NTST.CMDQEF フラグが 1 になったとき、通常コマンドバッファエンプティ割り込み (INTCMD) 要求を許可または禁止するのに使用されます。

RSPQFIE ビット (通常レスポンスキューフル割り込み許可)

NTST.RSPQFF フラグが 1 になったとき、通常レスポンスステータスバッファフル割り込み (INTRESP) 要求を許可または禁止するのに使用されます。

TABTIE ビット (通常転送中断割り込み許可)

NTST.TABTF フラグが 1 になったとき、通常転送中断割り込み (INTABORT) 要求を許可または禁止するのに使用されます。

TEIE ビット (通常転送エラー割り込み許可)

NTST.TEF フラグが 1 になったとき、通常転送エラー割り込み (INTTERR) 要求を許可または禁止するのに使用されます。

RSQFIE ビット (通常受信ステータスキューフル割り込み許可)

NTST.RSQFF フラグが 1 になったとき、通常受信ステータスバッファフル割り込み (INTRCV) 要求を許可または禁止するのに使用されます。

28.2.44 NTSTFC : 通常転送ステータス強制レジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x1EC

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	RSQF FC	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	TEFC	—	—	—	TABTF C	RSPQ FFC	CMDQ EFC	IBIQE FFC	RDBF FC0	TDBE FC0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	TDBEFC0	通常送信データバッファエンプティ強制 0 0: ソフトウェアテスト用に Tx0 データバッファエンプティ割り込みを強制しない 1: ソフトウェアテスト用に Tx0 データバッファエンプティ割り込みを強制する	W
1	RDBFFC0	通常受信データバッファフル強制 0 0: ソフトウェアテスト用に Rx0 データバッファフル割り込みを強制しない 1: ソフトウェアテスト用に Rx0 データバッファフル割り込みを強制する	W
2	IBIQEFFC	通常 IBI キューエンプティ／フル強制(注1) 0: ソフトウェアテスト用に IBI ステータスバッファフル割り込みを強制しない 1: ソフトウェアテスト用に IBI ステータスバッファフル割り込みを強制する	W
3	CMDQEFC	通常コマンドキューエンプティ強制(注1) 0: ソフトウェアテスト用にコマンドバッファエンプティ割り込みを強制しない 1: ソフトウェアテスト用にコマンドバッファエンプティ割り込みを強制する	W
4	RSPQFFC	通常レスポンスキューフル強制(注1) 0: ソフトウェアテスト用にレスポンスバッファフル割り込みを強制しない 1: ソフトウェアテスト用にレスポンスバッファフル割り込みを強制する	W
5	TABTFC	通常転送中断強制(注1) 0: ソフトウェアテスト用に転送中断割り込みを強制しない 1: ソフトウェアテスト用に転送中断割り込みを強制する	W
8:6	—	書く場合、0 としてください。	W
9	TEFC	通常転送エラー強制(注1) 0: ソフトウェアテスト用に転送エラー割り込みを強制しない 1: ソフトウェアテスト用に転送エラー割り込みを強制する	W
19:10	—	書く場合、0 としてください。	W
20	RSQFFC	通常受信ステータスキューフル強制(注2) 0: ソフトウェアテスト用に受信ステータスバッファフル割り込みを強制しない 1: ソフトウェアテスト用に受信ステータスバッファフル割り込みを強制する	W
31:21	—	書く場合、0 としてください。	W

注 1. 本ビットはすべての I3C モードをサポートします。

注 2. 本ビットは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

PIO 割り込み強制レジスタは、特定の割り込みを強制するのに使用します。デバッグ目的で使用できます。

TDBEFC0 ビット (通常送信データバッファエンプティ強制 0)

本ビットが 1 に設定されたとき、TDBEE0 ビットと TDBEIE0 ビットの設定に従い、ソフトウェアテスト用に対応する割り込みを強制します。

RDBFFC0 ビット (通常受信データバッファフル強制 0)

本ビットが 1 に設定されたとき、RDBFE0 ビットと RDBFIE0 ビットの設定に従い、ソフトウェアテスト用に対応する割り込みを強制します。

IBIQEFC ビット (通常 IBI キューエンptyフル強制)

本ビットが 1 に設定されたとき、IBIQEFE ビットと IBIQEFIE ビットの設定に従い、ソフトウェアテスト用に対応する割り込みを強制します。

CMDQEFC ビット (通常コマンドキューエンpty強制)

本ビットが 1 に設定されたとき、CMDQEE ビットと CMDQEIE ビットの設定に従い、ソフトウェアテスト用に対応する割り込みを強制します。

RSPQFC ビット (通常レスポンスキューフル強制)

本ビットが 1 に設定されたとき、RSPQFE ビットと RSPQFIE ビットの設定に従い、ソフトウェアテスト用に対応する割り込みを強制します。

TABTFC ビット (通常転送中断強制)

TABTE ビットと TABTIE ビットの設定に従い、ソフトウェアテスト用に対応する割り込みを強制します。

TEFC ビット (通常転送エラー強制)

本ビットが 1 に設定されたとき、TEE ビットと TEIE ビットの設定に従い、ソフトウェアテスト用に対応する割り込みを強制します。

RSQFFC ビット (通常受信ステータスキューフル強制)

本ビットが 1 に設定されたとき、RSQFE ビットと RSQFIE ビットの設定に従い、ソフトウェアテスト用に対応する割り込みを強制します。

28.2.45 BCST : バス状態ステータスレジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x210

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	BIDLF	BAVLF	BFREF
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	BFREF	バスフリー検出フラグ 0: バスフリーを検出していない 1: バスフリーを検出した	R
1	BAVLF	バス使用可能検出フラグ(注1) 0: バス使用可能を検出していない 1: バス使用可能を検出した	R
2	BIDLF	バスアイドル検出フラグ(注1) 0: バスアイドルを検出していない 1: バスアイドルを検出した	R
31:3	—	読むと 0 が読めます。	R

注 1. 本ビットはすべての I3C モードをサポートします。

BFREF ビット (バスフリー検出フラグ)

バスフリー状態は、STOP の後、START の前に以下の長さで生じる期間です。

- I3C のみのバスの場合: 少なくとも tCAS の長さ以上の期間

- 混合バスの場合（少なくとも1つのレガシ I²C が I3C バス上に混じって存在する場合）：少なくとも tBUF の長さ以上の期間

[1 になる条件]

- ストップコンディション検出後、SCL = SDA = 1 の状態で、BFRECDT.FRECYC[8:0]で設定した数の (I3Cφ) サイクルが経過したとき
- BCTL.BUSE を 1 に設定した後、SCL = SDA = 1 の状態で、BFRECDT.FRECYC[8:0]で設定した数の (I3Cφ) サイクルが経過したとき

[0 になる条件]

- SCL と SDA が High 以外であるとき
- BCTL.BUSE ビットを 0 にしたとき

BAVLF ビット（バス使用可能検出フラグ）

バス利用可能状態は、バスフリー状態が少なくとも tAVAL 以上の時間、連続して継続している期間です。スレーブは、バス利用可能状態の後、(In-band 割り込みまたはマスタ移管要求のため) スタート要求のみを発行できます。

[1 になる条件]

- STOP コンディション検出後、SCL = SDA = 1 の状態で、BAVLCDT.AVLCYC[8:0]で設定した数の (I3Cφ) サイクルが経過したとき
- BCTL.BUSE を 1 に設定した後、SCL = SDA = 1 の状態で、BAVLCDT.AVLCYC[8:0]で設定した数の (I3Cφ) サイクルが経過したとき

[0 になる条件]

- SCL と SDA が High 以外であるとき
- BCTL.BUSE ビットを 0 にしたとき

BIDLF ビット（バスアイドル検出フラグ）

I3C バスアイドル状態は、ホットジョインイベント時のバス安定性を確保するためのものです。バスアイドル状態は、バス利用可能状態が少なくとも tIDLE 以上の時間、連続して継続している期間です。

ホットジョインデバイスが I3C バスでメインマスタと同時に電源を入れたとき、(1) メインマスタが SCL と SDA をプルアップして、(2) マスタが同じアイドル期間 I3C バス上で動作しない場合、ホットジョインデバイスは 1 ms 後に SDA を Low にプルすることができます。

[1 になる条件]

- STOP コンディション検出後、SCL = SDA = 1 の状態で、BIDLCDT.IDLCYC[17:0]で設定した数の (I3Cφ) サイクルが経過したとき
- BCTL.BUSE を 1 に設定した後、SCL = SDA = 1 の状態で、BIDLCDT.IDLCYC[17:0]で設定した数の (I3Cφ) サイクルが経過したとき

[0 になる条件]

- SCL と SDA が High 以外であるとき
- BCTL.BUSE ビットを 0 にしたとき

28.2.46 SVST : スレーブステータスレジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x214

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	SVAF2	SVAF1	SVAF0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	HOAF	—	—	—	—	—	—	—	—	DVIDF	HSMCF	—	—	—	—	GCAF
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	GCAF	ジェネラルコールアドレス検出フラグ 0: ジェネラルコールアドレス未検出 1: ジェネラルコールアドレス検出	R/W(注1)
4:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
5	HSMCF	Hs モードマスタコード検出フラグ 0: Hs モードマスタコード未検出 1: Hs モードマスタコード検出	R/W(注1)
6	DVIDF	デバイス ID アドレス検出フラグ 0: デバイス ID コマンド未検出 1: デバイス ID コマンド検出 ● スタートコンディション検出直後に受信した第 1 フレームが、[デバイス ID (1111 100b) + 0[W]]の値と一致した場合、1 になります。	R/W(注1)
14:7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15	HOAF	ホストアドレス検出フラグ 0: ホストアドレス未検出 1: ホストアドレス検出 ● 受信したスレーブアドレスが、ホストアドレス (0001 000b) と一致した場合、1 になります。	R/W(注1)
16	SVAF0	スレーブアドレス検出フラグ 0 0: スレーブ 0 未検出 1: スレーブ 0 検出	R/W(注1)
17	SVAF1	スレーブアドレス検出フラグ 1 0: スレーブ 1 未検出 1: スレーブ 1 検出	R/W(注1)
18	SVAF2	スレーブアドレス検出フラグ 2 0: スレーブ 2 未検出 1: スレーブ 2 検出	R/W(注1)
31:19	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. このレジスタは I²C モードをサポートします。

注 1. 0 になる条件 : 1 の状態を読んだ後、0 を書き込んだとき

GCAF フラグ (ジェネラルコールアドレス検出フラグ)

[1 になる条件]

- 本フラグは、以下全てを満たすときに、最初のバイトの SCL クロックの 9 クロック目の立ち上がりで 1 になります。
 1. SVCTL.GCAE ビット = 1 (ジェネラルコールアドレス検出は有効) である
 2. 受信したスレーブアドレスが、ジェネラルコールアドレス (0000 000b + 0[W]) と一致している

[0 になる条件]

- GCAF フラグ = 1 を読んだ後、GCAF フラグに 0 を書いたとき

- ストップコンディションが検出されたとき
- 繰り返しのスタートコンディションが検出されたとき

HSMCF フラグ (Hs モードマスタコード検出フラグ)

[1 になる条件]

- 本フラグは、以下全てを満たすときに、最初のバイトの SCL クロックの 9 クロック目の立ち上がりで 1 になります。
 1. SVCTL.HSMCE ビット = 1 (Hs モードマスタコード検出は有効) である
 2. スタートコンディション検出直後に受信した第 1 バイトが、Hs モードマスタコード (0000 1XXXb) + 1 (NACK) の値と一致している

[0 になる条件]

- HSMCF フラグ = 1 を読んだ後、HSMCF フラグに 0 を書いたとき
- ストップコンディションが検出されたとき

DVIDF フラグ (デバイス ID アドレス検出フラグ)

[1 になる条件]

- 本フラグは、以下全てを満たすときに、最初のバイトの SCL クロックの 9 クロック目の立ち上がりで 1 になります。
 1. SVCTL.DVIDE ビット = 1 (デバイス ID アドレス検出は有効) である
 2. スタートコンディション検出直後または繰り返しスタートコンディション検出直後に受信した第 1 バイトが、[デバイス ID (1111 100b) + 0[W]] の値と一致している

[0 になる条件]

- DVIDF フラグ = 1 を読んだ後、DVIDF フラグに 0 を書いたとき
- ストップコンディションが検出されたとき
- 本フラグは、以下の 1. と 2. または 1. と 3. を満たすときに、最初のバイトの SCL クロックの 9 クロック目の立ち上がりで 0 になります。
 1. SVCTL.DVIDE ビット = 1 (デバイス ID アドレス検出は有効) である
 2. スタートコンディション検出直後または繰り返しスタートコンディション検出直後に受信した 1 番目のバイトがデバイス ID (1111 100b) の値と一致しない
 3. スタートコンディション検出直後または繰り返しスタートコンディション検出直後に受信した第 1 バイトが、[デバイス ID (1111 100b) + 0[W]] の値と一致し、第 2 バイトがスレーブアドレス 0~2 のいずれとも一致しない

HOAF フラグ (ホストアドレス検出フラグ)

[1 になる条件]

- 本フラグは、以下全てを満たすときに、最初のバイトの SCL クロックの 9 クロック目の立ち上がりで 1 になります。
 1. SVCTL.HOAE ビット = 1 (ホストアドレス検出は有効) である
 2. 受信したスレーブアドレスが、ホストアドレス (0001 000b) と一致している

[0 になる条件]

- HOAF フラグ = 1 を読んだ後、HOAF フラグに 0 を書いたとき
- ストップコンディションが検出されたとき
- 繰り返しのスタートコンディションが検出されたとき

SVAfy フラグ (スレーブアドレス検出フラグ n)

[1 になる条件]

7 ビットアドレスフォーマット選択時 SVDVADn.SADLG ビット = 0

- 本フラグは、以下のすべてを満たすときに、最初のバイトの SCL クロックの 9 クロック目の立ち上がりエッジで 1 になります。
 1. SVCTL.SVAEn ビット = 1 (スレーブ n は有効) である
 2. 受信したスレーブアドレスが、SVDVADn.SVAD[6:0] ビットの値と一致している

10 ビットアドレスフォーマット選択時 SVDVADn.SADLG ビット = 1

- 本フラグは、以下のすべてを満たすときに、2 番目のバイトの SCL クロックの 9 クロック目の立ち上がりエッジで 1 になります。
 1. SVCTL.SVAEn ビット = 1 (スレーブ n は有効) である
 2. 受信したスレーブアドレスが、11110b + SVDVADn.SVAD[9:8] ビットの値と一致し、以下のアドレスが SVDVADn.SVAD[7:0] ビットの値と一致している

[0 になる条件]

- SVAEn フラグ = 1 を読んだ後、SVAEn フラグに 0 を書いたとき
- ストップコンディションが検出されたとき

7 ビットアドレスフォーマット選択時 SVDVADn.SADLG ビット = 0

- 本フラグは、以下のすべてを満たすときに、最初のバイトの SCL クロックの 9 クロック目の立ち上がりエッジで 0 になります。
 1. SVCTL.SVAEn ビット = 1 (スレーブ n は有効) である
 2. 受信したスレーブアドレスが、SVDVADn.SVAD[6:0] ビットの値と一致しない

10 ビットアドレスフォーマット選択時 SVDVADn.SADLG ビット = 1

- 本フラグは、以下のすべてを満たすときに、最初のバイトの SCL クロックの 9 クロック目の立ち上がりエッジで 0 になります。
 1. SVCTL.SVAEn ビット = 1 (スレーブ n は有効) である
 2. 受信したスレーブアドレスが、11110b + SVDVADn.SVAD[9:8] ビットの値と一致しない
- 本フラグは、以下のすべてを満たすときに、2 番目のバイトの SCL クロックの 9 クロック目の立ち上がりエッジで 0 になります。
 1. SVCTL.SVAEn ビット = 1 (スレーブ n は有効) である
 2. 受信したスレーブアドレスが、11110b + SVDVADn.SVAD[9:8] ビットの値と一致し、以下のアドレスが SVDVADn.SVAD[7:0] ビットの値と一致しない

28.2.47 DATBASm : デバイスアドレステーブル基本レジスタ m (m = 0~3)

Base address: I3C = 0x4008_3000

Offset address: 0x224 + 0x08 × m

Bit position:	31	30	29	28	27	26	25	24	23								16
Bit field:	DVTY P	DVNACK[1:0]		—	—	—	—	—	DVDYAD[7:0]								
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0		
Bit position:	15	14	13	12	11	10	9	8	7	6							0
Bit field:	—	DVMR RJ	DVSIR RJ	DVIBI PL	—	—	—	—	—	DVSTAD[6:0]							
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0		

ビット	シンボル	機能	R/W
6:0	DVSTAD[6:0]	デバイススタティックアドレス I3C スタティックアドレス	R/W
11:7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
12	DVIBIPL	デバイス IBI ペイロード 0: このデバイスからの IBI はデータペイロードをもたない 1: このデバイスからの IBI はデータペイロードをもつ	R/W
13	DVSIRRJ	デバイスバンド内スレーブ割り込み要求拒否 0: このデバイスは、SIR を ACK する 1: このデバイスは SIR を NACK し、自動拒否 CCC を送信する。	R/W
14	DVMRRJ	デバイスバンド内マスタ要求拒否 0: このデバイスは、マスタ要求を ACK する 1: このデバイスはマスタ要求を NACK し、自動拒否コマンドを送信する。	R/W
15	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
23:16	DVDYAD[7:0]	デバイス I3C ダイナミックアドレス I3C 仕様に従い、ビット 23 はパリティビットで、ソフトウェアドライバにより計算され更新されます。	R/W
28:24	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
30:29	DVNACK[1:0]	デバイス NACK リトライカウント デバイス固有のリトライカウント	R/W
31	DVTYP	デバイスタイプ 0: I3C デバイス 1: I2C デバイス	R/W

注. 本レジスタは I3C マスタモードと I3C セカンダリマスタモードをサポートします。

DVIBIPL ビット (デバイス IBI ペイロード)

このデバイスからの IBI がデータペイロードをもつかどうかを示します。このフィールドは、デバイスのバス特性レジスタ (BCR) の IBI ペイロードビットを示します。

このデバイスの IBI 処理の際に、マスタはこのフィールドを使って IBI データペイロードの受信を行うかどうかを決定します。データ通信は、T-ビットで示します。

DVSIRRJ ビット (デバイスバンド内スレーブ割り込み要求拒否)

マスタとして動作しているときに、このデバイスが他のデバイスからのスレーブ割り込み要求を受け付けるか拒否するかを制御します。

DVMRRJ ビット (デバイスバンド内マスタ要求拒否)

マスタとして動作しているときに、このデバイスが他のデバイスからのマスタ要求を受け付けるか拒否するかを制御します。

I3C が、カレントマスタでないマスタケイパビリティであることを宣言している場合にのみ有効です。

DVNACK[1:0] ビット (デバイス NACK リトライカウント)

本ビットは、コマンドディスクリプタに設定されたトランザクションに対して NACK 応答をスレーブから受信したときのリトライの数を設定します。

注. アドレス配置コマンドによって ENTDAА を実行するとき、NACK を一回受信すると本ビットの設定は無視され、トランザクションが終了します。

28.2.48 EXDATBAS : 拡張デバイスアドレステーブル基本レジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x2A0

Bit position:	31	30	29	28	27	26	25	24	23						16
Bit field:	EDTY P	EDNACK[1:0]	—	—	—	—	—	—	—	EDDYAD[7:0]					
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6					0
Bit field:	—	—	—	—	—	—	—	—	—	—	EDSTAD[6:0]				
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
6:0	EDSTAD[6:0]	拡張デバイススタティックアドレス I3C / I ² C スタティックアドレス	R/W
15:7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
23:16	EDDYAD[7:0]	拡張デバイス I3C ダイナミックアドレス I3C 仕様に従い、ビット 23 はパリティビットで、ソフトウェアドライバにより計算され更新されます。	R/W
28:24	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
30:29	EDNACK[1:0]	拡張デバイス NACK リトライカウント デバイス固有のリトライカウント	R/W
31	EDTYP	拡張デバイスタイプ 0: I3C デバイス 1: I ² C デバイス	R/W

注. 本レジスタは I3C マスタモードと I3C セカンダリマスタモードをサポートします。

28.2.49 SDATBASn : スレーブデバイスアドレステーブル基本レジスタ n (n = 0~2)

Base address: I3C = 0x4008_3000

Offset address: 0x2B0 + 0x4 × n (n = 0~2)

Bit position:	31	30	29	28	27	26	25	24	23	22					16
Bit field:	—	—	—	—	—	—	—	—	—	—	SDDYAD[6:0]				
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9								0
Bit field:	—	—	—	SDIBI PL	—	SDAD LS	SDSTAD[9:0]								
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
9:0	SDSTAD[9:0]	スレーブデバイススタティックアドレス(注2) I3C / I ² C スタティックアドレス	R/W
10	SDADLS	スレーブデバイスアドレス長選択(注3) 0: スレーブデバイスアドレス長 7 ビットを選択 1: スレーブデバイスアドレス長 10 ビットを選択 (I ² C デバイスのみ)	R/W
11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
12	SDIBIPL ^(注1)	スレーブデバイス IBI ペイロード ^(注4) このビットは SVDCT.TBCR[2]のミラービットです。 0: このデバイスからの IBI はデータペイロードをもたない 1: このデバイスからの IBI はデータペイロードをもつ	R
15:13	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
22:16	SDDYAD[6:0] ^(注1)	スレーブデバイス I3C ダイナミックアドレス ^(注5)	R/W
31:23	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. メインマスタの SDATBAS レジスタへの SW 書き込みは禁止です。

注 1. このビットは、SDATBAS0 レジスタでのみ有効です。

注 2. これらのビットは I²C、I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

注 3. このビットは I²C モードをサポートします。

注 4. 本ビットは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

注 5. 本ビットは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

SDSTAD[9:0]ビット (スレーブデバイススタティックアドレス)

7 ビットアドレスフォーマット選択時 (SDADLS = 0)、SDSTAD[9:0]ビットの下位 7 ビットは 7 ビットアドレスとして機能します。

10 ビットアドレスフォーマット選択時 (SDADLS = 1)、SDSTAD[9:0]ビットは 10 ビットアドレスとして機能します。SVCTL.SVAEn ビットが 0 の場合、このビットの設定は無視されます。

SDIBIPL ビット (スレーブデバイス IBI ペイロード)

このデバイスからの IBI がデータペイロードをもつかどうかを示します。このフィールドは、デバイスのバス特性レジスタ (BCR) の IBI ペイロードビットを示します。

このデバイスの IBI 処理の際に、マスタはこのフィールドを使って IBI データペイロードの受信を行うかどうかを決定します。データ通信は、T-ビットで示します。

SDDYAD[6:0]ビット (スレーブデバイス I3C ダイナミックアドレス)

[更新する条件]

- ダイナミックアドレス値を書き込んだとき
- スレーブアドレス値が SETDASA CCC (Direct) を受信時のそれ自身のスタティックアドレスであるとき、ダイナミックアドレス値に更新されます。(注1)
- ENTDAACCC (ブロードキャスト) の受信により始まるダイナミックアドレス割り当て手順が確立したとき (注1)
- RSTDAA CCC (ブロードキャスト) の受信時、全てのビットは 0 にクリアされます。(注1)
- スレーブアドレス値が RSTDAA CCC (Direct) を受信時のそれ自身のダイナミックアドレスであるとき、全てのビットは 0 にクリアされます。(注1)
- スレーブアドレス値が SETNEWDA CCC (Direct) を受信時のそれ自身のダイナミックアドレスであるとき、そのダイナミックアドレス値に更新されます。(注1)
- SETAASACCC (ブロードキャスト) の受信時、それらのビットは SDSTAD[6:0]ビットの値に更新されます。(注2)

注 1. MIPI I3C 仕様 v1.0 を参照してください。

注 2. MIPI I3C 基本仕様 v1.0 を参照してください。

28.2.50 MSDCTm : マスタデバイス特性テーブルレジスタ m (m = 0~3)

Base address: I3C = 0x4008_3000

Offset address: 0x2D0 + 0x04 × m

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	RBCR76[1:0]	—	—	RBCR3	RBCR2	RBCR1	RBCR0	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
7:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	RBCR0	最大データ速度制限 ^(注1) 0: 制限なし 1: 制限あり	R/W
9	RBCR1	IBI 要求可否 0: 不可 1: 可	R/W
10	RBCR2	IBI ペイロード 0: 受信した IBI にデータバイトが続いていない 1: 受信した IBI に 1 バイト以上のデータバイトが必ず続いているデータバイトが続いていることは、T-ビットで示している	R/W
11	RBCR3	オフライン可否 ^(注2) 0: デバイスは I3C コマンドに常に応答する 1: デバイスは I3C コマンドに常に応答するとは限らない	R/W
13:12	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15:14	RBCR76[1:0]	デバイスロール 0 0: I3C スレーブ 0 1: I3C マスタ ^(注3) その他: 設定禁止	R/W
31:16	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. 本レジスタは I3C マスタモードと I3C セカンダリマスタモードをサポートします。

注 1. マスタは、GETMXDS CCC を使い、スレーブの特性上の制限を問い合わせます。

注 2. オフラインの使用可能デバイスは、ダイナミックアドレスを保持します。

注 3. I3C メインマスタとして動作する I3C デバイスについては、BCR デバイスロールビットの値が 01b になります。

DCT テーブルは、デバイス特性 (PID、BCR、DCR) およびダイナミックアドレス割り当て (ENTDAA) 手順に準拠する I3C バス上で割り当てられたダイナミックアドレスを取り込みます。

RBCRn ビット (受信バス特性レジスタ)

I3C バスに接続した各 I3C デバイスには、対応するリードオンリーのバス特性レジスタ (BCR) があります。このリードオンリーのレジスタは、I3C 準拠のデバイスロールと、ダイナミックアドレス割り当てと共通コマンドコードを使用できる機能を示します。

注. RBCR[2]が 0 である場合に、DATBASm.DVSIRR J = 0 による I3C スレーブからのスレーブ割り込み要求に対して ACK 応答をするとき、ACK 応答の後ストップコンディションが発行されます。RBCR[2]が 1 である場合に、DATBASm.DVSIRRJ = 0 による I3C スレーブからのスレーブ割り込み要求に対して ACK 応答をするとき、ACK 応答の後 IBI ペイロードを受信します。IBI ペイロードの終了後、ストップコンディションが発行されます。

[更新する条件]

- ENTDAA CCC (ブロードキャスト) 受信で開始するダイナミックアドレス割り当て手順において、デバイスからバス特性レジスタ (BCR) を受信するとき^(注1)

注 1. MIPI I3C 仕様 v1.0 を参照してください。

28.2.51 SVDCT : スレーブデバイス特性テーブルレジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x320

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	0						
Bit field:	TBCR76[1:0]		—	—	TBCR 3	TBCR 2	TBCR 1	TBCR 0	TDCR[7:0]							
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
7:0	TDCR[7:0]	転送デバイス特性レジスタ センサやデバイスのタイプを示すコードを 255 使用可能 例：加速度計、ジャイロスコプ、複合デバイス 初期値は 0 です。ジェネリックデバイス	R/W
8	TBCR0	最大データ速度制限(注1) 0: 制限なし 1: 制限あり	R/W
9	TBCR1	IBI 要求可否 0: 不可 1: 可	R/W
10	TBCR2	IBI ペイロード 0: 受信した IBI にデータバイトが続いていない 1: 受信した IBI に 1 バイト以上のデータバイトが必ず続いているデータバイトが続いていることは、T-ビットで示している	R/W
11	TBCR3	オフライン可否(注2) 0: デバイスは I3C コマンドに常に応答する 1: デバイスは I3C コマンドに常に応答するとは限らない	R/W
13:12	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15:14	TBCR76[1:0]	デバイスロール 0 0: I3C スレーブ 0 1: I3C マスタ(注3) 1 0: MIPI センサ WG による将来の機能定義用予約 1 1: MIPI センサ WG による将来の機能定義用予約	R/W
31:16	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. 本レジスタは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

注 1. マスタは、GETMXDS CCC を使い、スレーブの特性上の制限を問い合わせます。

注 2. オフラインの使用可能デバイスは、ダイナミックアドレスを保持します。

注 3. I3C メインマスタとして動作する I3C デバイスについては、BCR デバイスロールビットの値が 01 になります。

DCT テーブルは、デバイス特性 (PID、BCR、DCR) およびダイナミックアドレス割り当て (ENTDAA) 手順に準拠する I3C バス上で割り当てられたダイナミックアドレスを取り込みます。

TDCR[7:0]ビット (転送デバイス特性レジスタ)

I3C バスに接続した各 I3C デバイスには、対応するデバイス特性レジスタ (DCR) があります。このレジスタは、ダイナミックアドレス割り当てと共通コマンドコードで使用する I3C 準拠のデバイスタイプ (加速度計、ジャイロスコプ、など) を示します。

TBCRn ビット (送信バス特性レジスタ)

I3C バスに接続した各 I3C デバイスには、対応するバス特性レジスタ (BCR) があります。このレジスタは、ダイナミックアドレス割り当てと共通コマンドコードで使用する I3C 準拠のデバイスのロールと機能を示します。

I3C スレーブがコマンドディスクリプタで IBI を発行するときの TBCR[7:0]の状態を以下に示します。

[スレーブ割り込み要求：受信した IBI に IBI ペイロードが続いていない]

- TBCR1 = 1
- TBCR2 = 0

注. コマンドディスクリプタの DATA_LENGTH[15:0]を 0 に設定する。

[スレーブ割り込み要求：受信した IBI に IBI ペイロードが続いている]

- TBCR1 = 1
- TBCR2 = 1

注. コマンドディスクリプタの DATA_LENGTH[15:0]を任意の値に設定する。

[バス権要求]

- TBCR1 = 1
- TBCR76[1:0] = 01b

[ホットジョインイベント]

- TBCR1 = 1

スレーブが I3C マスタからの CCC を受信したとき、TBCR[7:0]の設定に従って以下の動作をします。

- TBCR2 = 1 のとき、I3C マスタから GETMRL CCC に 3 番目のバイトのデータとして CMRLG.IBIPSZ[7:0]を送る。
- TBCR0 = 0 のとき、I3C マスタから GETMXDS CCC に NACK を応答する。
- TBCR0 = 1 のとき、I3C マスタから GETMXDS CCC に ACK を応答し、CMDSPW、CMDSPR、および CMDSPT レジスタからデータを送る。

28.2.52 SDCTPIDL : スレーブデバイス特性テーブル暫定 ID Low レジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x324

Bit position: 31

0

Bit field:

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
31:0	n/a	転送デバイス暫定 ID Low ビット 31~16 は読むと 0 が読めます。 ビット 15~0 は、デバイスの I3C PID のビット[15:0]です。	R/W

注. 本レジスタは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

28.2.53 SDCTPIDH : スレーブデバイス特性テーブル暫定 ID High レジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x328

Bit position: 31

0

Bit field:

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
31:0	n/a	転送デバイス暫定 ID High デバイスの I3C PID のビット[47:16]です。	R/W

注. 本レジスタは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

28.2.54 SVDVADn : スレーブデバイスアドレスレジスタ n (n = 0~2)

Base address: I3C = 0x4008_3000

Offset address: 0x330 + 0x4 × n (n = 0~2)

Bit position:	31	30	29	28	27	26	25									16
Bit field:	SDYA DV ^(注4)	SSTA DV	—	—	SADL G	—		SVAD[9:0]								
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	—	読むと 0 が読めます。	R
25:16	SVAD[9:0]	スレーブアドレス ^(注1) スレーブアドレスを設定します。 SVAD 書き換えの際は、SVAE に 0 を書いてから書き換えてください。	R
26	—	読むと 0 が読めます。	R
27	SADLG	スレーブアドレス長 ^(注2) 0: 7 ビットアドレスフォーマットを選択 1: 10 ビットアドレスフォーマットを選択	R
29:28	—	読むと 0 が読めます。	R
30	SSTADV	スレーブスタティックアドレス有効 ^(注1) 0: スレーブアドレスは無効 1: スレーブアドレスは有効	R
31	SDYADV ^(注4)	スレーブダイナミックアドレス有効 ^(注3) 0: ダイナミックアドレスは無効 1: ダイナミックアドレスは有効	R

注 1. これらのビットは I²C、I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

注 2. このビットは I²C モードをサポートします。

注 3. 本ビットは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

注 4. このビットは、SVDVAD0 レジスタでのみ有効です。

SVAD[9:0]ビット (スレーブアドレス)

SVAD[9:0]ビットは、有効なスレーブアドレスを示します。

[SVDVAD0.SDYADV ビット = 1]

注. この条件は、SVDVAD0.SVAD[9:0]だけに対するものです。

- SVAD[9:7]ビット = 0
- SVAD[6:0]ビット = SDATBAS0.SDDYAD[6:0]ビット

[SVDVADn.SSTADV ビット = 1 かつ SVDVADn.SADLG ビット = 0]

- SVAD[9:7]ビット = 0
- SVAD[6:0]ビット = SDATBASn.SDSTAD[6:0]ビット

[SVDVADn.SSTADV ビット = 1 かつ SVDVADn.SADLG ビット = 1]

- SVAD[9:0]ビット = SDATBASn.SDSTAD[9:0]ビット

SADLG ビット (スレーブアドレス長)

[1 になる条件]

- 以下がすべて満たされたとき：

1. PRTS.PRTMD ビット=1 (I²C プロトコルモード)
2. SVCTL.SVAEn ビット=1 (スレーブ y は有効) である
3. SDATBASn.SDADLS ビット=1 (アドレス長が 10 ビット) である

[0 になる条件]

- [1 になる条件] を満たさないとき

SSTADV ビット (スレーブスタティックアドレス有効)

[1 になる条件]

- 以下がすべて満たされたとき：

1. SVCTL.SVAEn ビット=1 (スレーブ y は有効) である
2. SVDVAD0.SDYADV ビット=0 (ダイナミックアドレスが無効) である

注. この条件は、SVDVAD0.SSTADV だけに対するものです。

3. SVDVADn.SADLG ビット=0 である場合、SDATBASn.SDSTAD[6:0]ビットのすべてが 0、ではない
SVDVADn.SADLG ビット=1 である場合、SDATBASn.SDSTAD[9:0]ビットのすべてが 0、ではない
。

[0 になる条件]

- [1 になる条件] を満たさないとき

SDYADV^(注4) ビット (スレーブダイナミックアドレス有効)

[1 になる条件]

- 以下がすべて満たされたとき：

1. PRTS.PRTMD ビット=0 (I3C プロトコルモード)
2. SVCTL.SVAEn ビット=1 (スレーブ y は有効) である
3. SDATBAS0.SDDYAD[6:0]ビットのすべてが 0、ではない

注. この条件は、SVDVAD0.SDYADV だけに対するものです。

[0 になる条件]

- [1 になる条件] を満たさないとき

28.2.55 CSECMD : CCC スレーブイベントコマンドレジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x350

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	HJEV E	—	MSRQ E	SVIRQ E
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	SVIRQE	スレーブ割り込み要求許可 0: 禁止: スレーブからの割り込みはマスタの制御により禁止 1: 許可: スレーブからの割り込みはマスタの制御により許可	R/W
1	MSRQE	バス権要求許可 0: 禁止: セカンダリマスタからのバス権要求はカレントマスタの制御により禁止 1: 許可: セカンダリマスタからのバス権要求はカレントマスタの制御により許可	R/W
2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
3	HJEVE	ホットジョインイベント許可 0: 禁止: スレーブからのホットジョインはマスタの制御により禁止 1: 許可: スレーブからのホットジョインはマスタの制御により許可	R/W
31:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. 本レジスタは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

SVIRQE ビット (スレーブ割り込み要求許可)

本ビットにより、I3C バス上でスレーブからの割り込みを許可されたとき、マスタによる制御が許可されます。

これら 4 つのダイレクト (ENEC/DISEC フォーマット 1) CCC またはブロードキャスト (ENEC/DISEC フォーマット 2) CCC は、I3C バス上でマスタがスレーブからのトラフィックを許可するか禁止するかの制御をできるようにします。この制御は、スレーブによる割り込み要求 (ENI)、バス権の要求 (ENMR)、または、ホットジョインイベント (ENHJ) の発行も包含します。

[1 になる条件]

- 1 を書いたとき
- ENINT = 1 の状態で、ENEC CCC (ブロードキャスト) を受信したとき(注1)
- 受信した ENEC CCC ENEC CCC (Direct) 自体のスレーブアドレスで、ENINT = 1 のとき(注1)

[0 になる条件]

- 0 を書いたとき
- DISINT = 1 の状態で、DISEC CCC (ブロードキャスト) を受信したとき(注1)
- 受信した DISEC CCC (Direct) 自体のスレーブアドレスで、DISINT = 1 のとき(注1)

MSRQE ビット (バス権要求許可)

本ビットにより、カレントマスタが I3C バス上でセカンダリマスタからのバス権要求を許可します。

[1 になる条件]

- 1 を書いたとき
- ENMR = 1 の状態で、ENEC CCC (ブロードキャスト) を受信したとき(注1)
- 受信した ENEC CCC (Direct) 自体のスレーブアドレスで、ENMR = 1 のとき(注1)

[0 になる条件]

- 0 を書いたとき
- DISMR = 1 の状態で、DISEC CCC（ブロードキャスト）を受信したとき(注1)
- 受信した DISEC CCC (Direct) 自体のスレーブアドレスで、DISMR = 1 のとき(注1)

HJEVE ビット (ホットジョインイベント許可)

本ビットにより、I3C バス上でスレーブからのホットジョインを許可されたとき、マスタによる制御を許可します。

「1 になる条件」

- 1 を書いたとき
- ENHJ = 1 の状態で、ENEC CCC (ブロードキャスト) を受信したとき(注1)
- 受信した ENEC CCC (Direct) 自体のスレーブアドレスで、ENHJ = 1 のとき(注1)

「0 になる条件」

- 0 を書いたとき
- DISHJ = 1 の状態で、DISEC CCC（ブロードキャスト）を受信したとき(注1)
- 受信した DISEC CCC (Direct) 自体のスレーブアドレスで、DISHJ = 1 のとき(注1)

注 1. MIPI I3C 仕様 v1.0 を参照してください。

28.2.56 CEA_{CTST} : CCC 遷移アクティビティステートレジスタ

Base address: I3C = 0x4008 3000

Offset address: 0x354

Bit position: 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

[illegible]

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
3:0	ACTST[3:0]	アクティビティテスト 0x1: ENTAS0 (1μs : レイテンシフリー動作) 0x2: ENTAS1 (100 μs) 0x4: ENTAS2 (2 ms) 0x8: ENTAS3 (50 ms : 最少アクティビティ動作) その他: 設定禁止	R/W
31:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. 本レジスタは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

ACTST[3:0]ビット（アクティビティステート）

[更新する条件]

- アクティビティステータ値を書き込んだとき
- ENTAS0 CCC（ブロードキャスト）の受信時、本ビットが 0x1 に更新されます。(注1)
- ENTAS1 CCC（ブロードキャスト）の受信時、本ビットが 0x2 に更新されます。(注1)
- ENTAS2 CCC（ブロードキャスト）の受信時、本ビットが 0x4 に更新されます。(注1)
- ENTAS3 CCC（ブロードキャスト）の受信時、本ビットが 0x8 に更新されます。(注1)
- スレーブアドレス値が ENTAS0 CCC (Direct) を受信時のそれ自身のスレーブアドレスであるとき、本ビットが 0x1 に更新されます。(注1)

- スレーブアドレス値が ENTAS1 CCC (Direct) を受信時のそれ自身のスレーブアドレスであるとき、本ビットが 0x2 に更新されます。(注1)
- スレーブアドレス値が ENTAS2 CCC (Direct) を受信時のそれ自身のスレーブアドレスであるとき、本ビットが 0x4 に更新されます。(注1)
- スレーブアドレス値が ENTAS3 CCC (Direct) を受信時のそれ自身のスレーブアドレスであるとき、本ビットが 0x8 に更新されます。(注1)

注 1. MIPI I3C 仕様 v1.0 を参照してください。

28.2.57 CMWLGL : CCC 最大書き込み長レジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x358

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	MWLG[15:0]	
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	MWLG[15:0]	最大書き込み長	R/W
31:16	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. 本レジスタは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

MWLG[15:0]ビット (最大書き込み長)

本ビットは、I3C マスタに 1 つのスレーブデバイスに対してのバイト単位の最大書き込み長を設定するか取得するために使用します。

この最大書き込み長は、ブロードキャスト CCC のデータ書き込み長には影響しません。最大書き込み長設定／取得の値は、MSB ファーストで 2 バイトで転送されます。最大書き込み長で設定可能な最小の値は 8 です。

[更新する条件]

- 最大書き込み長を書き込むとき
- SETMWL CCC (ブロードキャスト) を受信しているとき、本ビットは MWL 値に更新されます。(注1)
- スレーブアドレス値が SETMWL CCC (Direct) を受信時のそれ自身のスレーブアドレスであるとき、本ビットが MWL 値に更新されます。(注1)

注 1. MIPI I3C 仕様 v1.0 を参照してください。

28.2.58 CMRLGL : CCC 最大読み出し長レジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x35C

Bit position:	31	30	29	28	27	26	25	24	23	16	15	0
Bit field:	—	—	—	—	—	—	—	—	—	IBIPSZ[7:0]		MRLG[15:0]
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	MRLG[15:0]	最大読み出し長	R/W
23:16	IBIPSZ[7:0]	IBI ペイロードサイズ	R/W
31:24	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. 本レジスタは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

TSTMD[7:0]ビット (テストモード)

本ビットが 0x00 のとき、全ての I3C デバイスはテストモードから脱します。

本ビットが 0x01 のとき、ダイナミックアドレス割り当て手順の状態で、I3C デバイスがランダムな 32 ビット値を暫定 ID で返すことを示します。

ブロードキャスト CCC は全ての I3C デバイスに対し、マスタが製造段階またはデバイステスト時の特定のテストモードにあることを通知します。テストモード遷移コマンドフレームフォーマットは、どのテストモードに遷移するかを示すバイトを含みます。テストモード遷移 CCC 受信時に、I3C デバイスが示されたテストモードに遷移するのをサポートします。

[更新する条件]

- ENTTCM CCC (ブロードキャスト) を受信しているとき、本ビットはテストモードバイト値に更新されます。(注1)

注 1. MIPI I3C 仕様 v1.0 を参照してください。

28.2.60 CGDVST : CCC デバイスステータス取得レジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x364

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15							8	7	6	5	4	3	0		
Bit field:	VDRSV[7:0]							ACTMD[1:0]		PRTE	—	PNDINT[3:0]				
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
3:0	PNDINT[3:0]	保留割り込み 保留割り込みの割り込み番号を保持し、保留中の割り込みがない場合は 0 になります。最大 15 の割り込み番号をナンバリングできます。2 つ以上の割り込みを設定すると、最も優先度が高い割り込みを返します。	R/W
4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
5	PRTE	プロトコルエラー 0: スレーブが前回のステータス読み出し以降のプロトコルエラーを検出しなかった 1: スレーブが前回のステータス読み出し以降のプロトコルエラーを検出した	R
7:6	ACTMD[1:0]	スレーブデバイスカレントアクティビティモード 0 0: アクティビティモード 0 : 0 1: アクティビティモード 1 : 1 0: アクティビティモード 2 : 1 1: アクティビティモード 3 :	R/W
15:8	VDRSV[7:0]	ベンダ予約 ベンダの特定用途目的の予約	R/W
31:16	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. 本レジスタは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

PRTE ビット (プロトコルエラー)

1 に設定すると、スレーブが前回のステータス読み出し以降のプロトコルエラーを検出します。

スレーブは、そのようなエラーを確認します。この値は、スレーブステータスのマスタ読み出しの正常な終了ごとにハードウェアにより自動的にクリアされる点に注意してください。

ダイレクト CCC は、1 つの I3C スレーブデバイスに対してそのカレントステータスを返させるための Get リクエストで、2 バイトのフォーマットからなります。バイト 0 は LSB、バイト 1 は MSB である点に注意してください。

[1 になる条件]

- スレーブがプロトコルエラーを検出したとき(注1)

[0 になる条件]

- GETSTATUS CCC (Direct) を受信した後、自身のスレーブアドレスによる送信がエラーなく完了したとき(注1)

ACTMD[1:0]ビット (スレーブデバイスカレントアクティビティモード)

スレーブデバイスのカレントアクティビティモードの2ビットのIDを保持します。(センサや関連する情報のデータ読み出しをサポートする準備)

注 1. MIPI I3C 仕様 v1.0 を参照してください。

28.2.61 CMDSPW : CCC 最大データ速度 W (書き込み) レジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x368

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2		0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	MSWDR[2:0]		
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	MSWDR[2:0]	最大連続書き込みデータレート 0 0 0: fscI 値最大 (初期値) 0 0 1: 8 MHz 0 1 0: 6 MHz 0 1 1: 4 MHz 1 0 0: 2 MHz その他: 設定禁止	R/W
31:3	—	読むと0が読めます。書く場合、0としてください。	R/W

注. 本レジスタはI3C セカンダリマスタモードとI3C スレーブモードをサポートします。

28.2.62 CMDSPR : CCC 最大データ速度 R (読み出し) レジスタ

Base address: I3C = 0x4008_3000


Offset address: 0x36C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5		3	2		0
Bit field:	—	—	—	—	—	—	—	—	—	—	CDTTIM[2:0]		MSRDR[2:0]			
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

注: 本レジスタは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

Base address: I3C = 0x4008 3000

Offset address: 0x370



注. 本レジスタは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

28.2.64 CETSM : CCC 交換タイミングサポート情報 M (モード) レジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x374

Bit position:	31	30	29	28	27	26	25	24	23		16	15					8	7	6	5	4	3	2	1	0	
Bit field:	—	—	—	—	—	—	—	—	INAC[7:0]					FREQ[7:0]					—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	

ビット	シンボル	機能	R/W
7:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15:8	FREQ[7:0]	周波数バイト スレーブの内部発振周波数を 0.5 MHz (500 kHz) 刻み、最高 127.5 MHz ままで表します。 0x00: 32.0 kHz 0x0F: 7.5 MHz 0x1F: 15.5 MHz 0x2F: 23.5 MHz 0x3F: 31.5 MHz 0x4F: 39.5 MHz 0x5F: 47.5 MHz 0x6F: 55.5 MHz 0x7F: 63.5 MHz その他: 設定禁止	R/W
23:16	INAC[7:0]	変動量バイト 0x00: 0.0% 0x0F: 1.5% 0x1F: 3.1% 0x2F: 4.7% 0x3F: 6.3% 0x4F: 7.9% 0x5F: 9.5% 0x6F: 11.1% 0x7F: 12.7% 0x8F: 14.3% 0x9F: 15.9% 0xAF: 17.5% 0xBF: 19.1% 0xCF: 20.7% 0xDF: 22.3% 0xEF: 23.9% 0xFF: 25.5%	R/W
31:24	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. 本レジスタは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

ダイレクト CCC は、その I3C スレーブがサポートする交換タイミング情報をマスタがスレーブ側に照会するためのフレームワークを提供します。交換タイミングサポート情報取得 CCC の発行により、指定されたスレーブはそのスレーブがサポートするカレントステート、内部発振/クロック周波数とその変動量に関するキー情報を含む 4 個のデータバイトを返します。

28.2.65 BITCNT : ビットカウントレジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x380

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16	15	14	13	12	11	10	9	8	7	6	5	4					0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	BCNT[4:0]				
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
4:0	BCNT[4:0]	ビットカウンタ 残りの転送ビット数を表示します。 値についての詳細は、表 28.7 および表 28.8 を参照してください。	R
31:5	—	読むと 0 が読めます。	R

BCNT[4:0]ビット（ビットカウンタ）

SCLn ラインのサンプリングエッジの検出時に、残りの転送ビット数を示すカウンタです。

表 28.7 I²C 転送

BCNT[4:0]	マスタ		スレーブ	
	アドレスフェーズ	データフェーズ	アドレスフェーズ	データフェーズ
0x00	2～1 ビット	2～1 ビット	3～1 ビット	2～1 ビット
0x01	3 ビット	3 ビット	4 ビット	3 ビット
0x02	4 ビット	4 ビット	5 ビット	4 ビット
0x03	5 ビット	5 ビット	6 ビット	5 ビット
0x04	6 ビット	6 ビット	7 ビット	6 ビット
0x05	7 ビット	7 ビット	8 ビット	7 ビット
0x06	8 ビット	8 ビット	9 ビット	8 ビット
0x07	9 ビット	9 ビット	—	9 ビット

表 28.8 I3C 転送

BCNT[4:0]	SDR(注1)	
	送信	受信
0x00	1 ビット	2～1 ビット
0x01	2 ビット	3 ビット
0x02	3 ビット	4 ビット
0x03	4 ビット	5 ビット
0x04	5 ビット	6 ビット
0x05	6 ビット	7 ビット
0x06	7 ビット	8 ビット
0x07	8 ビット	9 ビット
0x08	9 ビット	—

注 1. アドレスフェーズは表 28.7 の場合と同じです。

28.2.66 NQSTLV：通常キューステータスレベルレジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x394

Bit position: 31 30 29 28 24 23 16 15 8 7 0

Bit field:	—	—	—	IBISCNT[4:0]	IBIQLV[7:0]	RSPQLV[7:0]	CMDQFLV[7:0]

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 0

ビット	シンボル	機能	R/W
7:0	CMDQFLV[7:0]	通常コマンドキューフリーレベル(注1) コマンドキュー内の現在のフリーバッファエントリの数です。 リセット値は、コマンドキューの深度です。	R

ビット	シンボル	機能	R/W
15:8	RSPQLV[7:0]	通常レスポンスキューレベル(注1) レスポンスキュー内の現在のバッファエントリの数です。	R
23:16	IBIQLV[7:0]	通常 IBI キューレベル(注1) IBI キュー内の現在のバッファエントリの数です。	R
28:24	IBISCNT[4:0]	通常 IBI ステータスカウント(注2) IBI キュー内の現在の IBI ステータスエントリの数です。	R
31:29	—	読むと 0 が読めます。	R

注 1. 本ビットはすべての I3C モードをサポートします。

注 2. 本ビットは I3C マスタモードと I3C セカンダリマスタモードをサポートします。

28.2.67 NDBSTLV0 : 通常データバッファステータスレベルレジスタ 0

Base address: I3C = 0x4008_3000

Offset address: 0x398

Bit position: 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 8 7 0

Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	RDBLV[7:0]	TDBFLV[7:0]

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1

ビット	シンボル	機能	R/W
7:0	TDBFLV[7:0]	通常送信データバッファフリーレベル 送信データキュー内のフリー送信データバッファエントリの数を示します。 リセット値は、送信データキューの深度です。	R
15:8	RDBLV[7:0]	通常受信データバッファレベル 受信データキュー内の受信データバッファエントリの数を示します。	R
31:16	—	読むと 0 が読めます。	R

注. 本レジスタはすべての I3C モードをサポートします。

28.2.68 NRSQSTLV: 通常受信ステータスキューステータスレベルレジスタ

Base address: I3C = 0x4008_3000

Offset address: 0x3C0

Bit position: 31 30 29 28 27 26 25 24 23 22 21 20 19 18 17 16 15 14 13 12 11 10 9 8 7 0

[illegible][illegible]

ビット	シンボル	機能	R/W
7:0	RSQVLV[7:0]	通常受信ステータスキューレベル	R
31:8	—	読むと 0 が読めます。	R

注. 本レジスタは I3C セカンダリマスタモードと I3C スレーブモードをサポートします。

コマンドキューポート（優先、または通常）への書き込みは、以下の順で行います。

- 1. 最初の書き込み：最下位の DWORD（コマンドディスクリプタ構造 Low）
- 2. 2 番目の書き込み：最上位の DWORD（コマンドディスクリプタ構造 High）




図 28.2 コマンドディスクリプタデータ構造

I3C は、以下の各コマンドタイプに対するコマンドディスクリプタ構造を提供します。

- アドレス配置コマンド
- 即時データ転送コマンド
- 通常データ転送コマンド
- コンボデータ転送コマンド
- 内部コントロールコマンド

詳細は、次章以降に説明します。

28.3.1.1.1 アドレス配置コマンド

本コマンドはアドレス配置（ENTDAA、SETDASA）に使用します。

注. SETAASA CCC の発行時に、即時転送コマンドを使用します。

I3C は、以下のモードに対してアドレス配置コマンドを提供します。

- I3C マスタモード

アドレス配置コマンド構造の詳細を以下に示します。

Bit position:	63	62	61	60	59	58	57	56	55	54	53	52	51	50	49	48
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	47	46	45	44	43	42	41	40	39	38	37	36	35	34	33	32
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	TOC	ROC	DEV_COUNT[3:0]				—	—	—	—	EXT_DEVICE	DEV_INDEX[4:0]				
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	CMD[7:0]							TID[3:0]			CMD_ATTR[2:0]				
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	CMD_ATTR[2:0]	コマンド属性 0x0: XFER: 通常データ転送 0x1: IMMED_DATA_XFER: 即時データ転送 0x2: ADDR_ASSGN_CMD: アドレス配置コマンド 0x3: WWR_COMBO_XFER: 書き込み+書き込み/読み出しコンボデータ転送 0x7: INTERNAL_CONTROL: 内部コントロールコマンド その他: 設定禁止	W
6:3	TID[3:0]	トランザクション ID	W
14:7	CMD[7:0]	転送コマンド CCC 値	W
15	—	書く場合、0 としてください。	W
20:16	DEV_INDEX[4:0]	デバイスインデックス	W
21	EXT_DEVICE	拡張デバイスインデックス 0: DEV_INDEX[4:0]で示される DATBASm テーブルを使用する 1: EXDATBAS テーブルを使用する	W
25:22	—	書く場合、0 としてください。	W
29:26	DEV_COUNT[3:0]	デバイスカウント	W
30	ROC	完了時レスポンス 0: NOT_REQUIRED: レスポンスステータスは不要 1: REQUIRED: レスポンスステータスは必要	W
31	TOC	完了時終了 0: RESTART: 転送完了時に、繰り返しのスタート (Sr) を発行する 1: STOP: 転送完了時に、停止 (P) を発行する	W
63:32	—	書く場合、0 としてください。	W

CMD_ATTR[2:0]ビット (コマンド属性)

他のフィールドのフォーマットを定義するコマンドタイプです。

TID[3:0]ビット (トランザクション ID)

本ビットは、レスポンスディスクリプタに反映されます。

CMD[7:0]ビット (転送コマンド CCC 値)

アドレス配置が ENTDAА コマンドか SETDASA コマンドを使用するかどうかを示す CCC コードを指定します。フィールドは、コマンドコード (ENTDAА または SETDASA) 全体を含みます。

DEV_INDEX[4:0]ビット (デバイスインデックス)

転送時に指定されたスレーブデバイスの DATBASm テーブルインデックスを示します。スタティックアドレッシングとデバイスアドレッシングの関連情報は、DATBASm のこのインデックスに格納されます。

DEV_COUNT[3:0]ビット (デバイスカウント)

ダイナミックアドレスが配置されるデバイスの数を示します。

ROC ビット (完了時レスポンス)

転送コマンドが正常に完了した後で、レスポンスステータスを送るかどうかをコントロールします。正常な完了は、NRSPQP レジスタから読み出されます。異常転送の場合、レスポンスステータスが送られます。

TOC ビット (完了時終了)

転送コマンドの完了後に、どのバスコンディションを発行するかをコントロールします。

ENTDAA の場合、TOC の設定値にかかわらずストップコンディションを発行します。これは、SETDASA 転送に関し、重要なことです。

TOC = 0 (RESTART) により SETDASA CCC を送る場合、次のコマンドはアドレス配置コマンドによって SETDASA CCC に設定されなければなりません。

次のコマンドが、同じ SETDASA CCC フレームでないとき、TOC = 1 (STOP) に設定されなければなりません。

28.3.1.1.2 即時データ転送コマンド

この構造は、転送されるデータ (最大 4 バイト) を直接格納し、その結果、データを書き込む転送/CCC のみに対して有効です。この構造は、読み出し動作 (例、データ受信) には使えません。

4 バイト以下のデータを送信する場合、通信に即時データ転送コマンドを使用してください。

5 バイト以上のデータを送信する場合、通信に通常データ転送コマンドを使用してください。

通常データ転送コマンドについては、「[28.3.1.1.3. 通常データ転送コマンド](#)」を参照してください。

I3C は、以下の各モードに対して即時データ転送コマンドを提供します。

- I3C マスタモード

各モードの即時データ転送コマンド構造の詳細を以下に示します。

Bit position:	63	62	61	60	59	58	57	56	55	54	53	52	51	50	49	48
Bit field:	DATA_BYTE_4[7:0]								DATA_BYTE_3[7:0]							
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	47	46	45	44	43	42	41	40	39	38	37	36	35	34	33	32
Bit field:	DATA_BYTE_2[7:0]								DATA_BYTE_1[7:0]							
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	TOC	ROC	RNW	MODE[2:0]			BYTE_CNT[2:0]			—	EXT DEVIC E	DEV_INDEX[4:0]				
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	CP	CMD[7:0]								TID[3:0]			CMD_ATTR[2:0]			
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	CMD_ATTR[2:0]	即時データ転送コマンド属性 0x0: XFER: 通常データ転送 0x1: IMMED_DATA_XFER: 即時データ転送 0x2: ADDR_ASSGN_CMD: アドレス配置コマンド 0x3: WWR_COMBO_XFER: 書き込み+書き込み/読み出しコンボ転送 0x7: INTERNAL_CONTROL: 内部コントロールコマンド その他: 設定禁止	W

ビット	シンボル	機能	R/W
6:3	TID[3:0]	即時データ転送トランザクション ID	W
14:7	CMD[7:0]	即時データ転送の CCC 値 CCC 用: 8 ビット	W
15	CP	即時データ転送コマンドの有無 0: TRANSFER: この構造は SDR 転送を記述するため、CMD フィールドは無効 1: CCC: この構造は CCC 転送を記述するため、CMD フィールドは有効	W
20:16	DEV_INDEX[4:0]	即時データ転送デバイスインデックス	W
21	EXT_DEVICE	即時データ転送拡張デバイスインデックス 0: DEV_INDEX[4:0]で示される DATBASm テーブルを使用する 1: EXDATBAS テーブルを使用する	W
22	—	書く場合、0 としてください。	W
25:23	BYTE_CNT[2:0]	即時データ転送バイトカウント 0x0: ペイロードなし 0x1~ N バイト有効 0x4: その他: 設定禁止	W
28:26	MODE[2:0]	即時データ転送モードおよびスピード値 0x0: I3C SDR0/データレート: STDBR (I3C モード) I2C メッセージ 0/データレート: STDBR (I2C モード) 0x1: I3C SDR1/データレート: EXTBR (I3C モード) I2C メッセージ 0/データレート: EXTBR (I2C モード) 0x3: I3C SDR2/データレート: STDBR × 2 (I3C モード) 予約 (I2C モード) 0x4: I3C SDR3/データレート: EXTBR × 2 (I3C モード) 予約 (I2C モード) 0x5: I3C SDR4/データレート: EXTBR × 4 (I3C モード) 予約 (I2C モード) その他: 設定禁止	W
29	RNW	即時データ転送 R/W 0: WRITE: 書き込み転送 1: READ: 読み出し転送	W
30	ROC	即時データ転送完了時レスポンス 0: NOT_REQUIRED: レスポンスステータスは不要 1: REQUIRED: レスポンスステータスは必要	W
31	TOC	即時データ転送完了時終了 0: RESTART: データ転送完了時に、繰り返しのスタート (Sr) を発行する 1: STOP: データ転送完了時に、停止 (P) を発行する	W
39:32	DATA_BYTE_1[7:0]	即時データ転送バイト 1 直接引数	W
47:40	DATA_BYTE_2[7:0]	即時データ転送バイト 2 直接引数	W
55:48	DATA_BYTE_3[7:0]	即時データ転送バイト 3 直接引数	W
63:56	DATA_BYTE_4[7:0]	即時データ転送バイト 4 直接引数	W

CMD_ATTR[2:0]ビット (即時データ転送コマンド属性)

他のフィールドのフォーマットを定義するコマンドタイプです。

TID[3:0]ビット (即時データ転送トランザクション ID)

本コマンドの ID タグとして使用します。このフィールドは、ソフトウェアドライバで配置され、同じ値がレスポンスディスクリプタに反映されます。

CP ビット (即時データ転送コマンドの有無)

CMD フィールドが、CCC 転送に対して有効であるかどうかを示します。

DEV_INDEX[4:0]ビット (即時データ転送デバイスインデックス)

転送時に指定されたスレーブデバイスの DATBASm テーブルインデックスを示します。スタティックアドレッシングとデバイスアドレッシングの関連情報は、DATBASm のこのインデックスに格納されます。

BYTE_CNT[2:0]ビット（即時データ転送バイトカウント）

即時データ転送ディスクリプタで使用する有効なデータバイトの数です。

定義されたペイロードが存在しない CCC の場合を除いて、このフィールドは 0 以外の値に設定される必要があります。

MODE[2:0]ビット（即時データ転送モードおよびスピード値）

I3C 転送または I²C 転送のモードと速度を設定します。

このフィールドの解釈は、デバイスが I3C モードであるか I²C モードであるかに依存します。（フィールド DEV_INDEX でインデックス付けされた DATBASm テーブルエントリの DEVICE フィールドを参照）

RNW ビット（即時データ転送 R/W）

転送方向を指定します。

即時データ転送は書き込みトランザクションのみに有効であるため、常に 0 に設定する必要があります。

ROC ビット（即時データ転送完了時レスポンス）

データ転送コマンドが正常に完了した後で、レスポンスステータスが必要かどうかをコントロールします。正常な完了は、NRSPQP レジスタから読み出されます。異常転送の場合、レスポンスステータスは常に送られます。

TOC ビット（即時データ転送完了時終了）

データ転送が完了した後で、どのバスコンディションを発行するかをコントロールします。

TOC = 0 (RESTART) によりダイレクト CCC を送る場合、次のコマンドは同じダイレクト CCC に設定されなければなりません。

次のコマンドが、同じダイレクト CCC でないとき、TOC = 1 (STOP) に設定されなければなりません。

28.3.1.1.3 通常データ転送コマンド

この構造は、転送するデータ自体は含みません。

マスタモードの場合、転送データキューポート（受信データキューポートと送信データキューポート）を経由してデータバッファを使用可能です。

5 バイト以上のデータを送信する場合、通信にこの通常データ転送コマンドを使用してください。

4 バイト以下のデータを送信する場合、通信に即時データ転送コマンドを使用してください。

通常データ転送コマンドについては、「[28.3.1.1.2. 即時データ転送コマンド](#)」を参照してください。

I3C スレーブモードの場合、IBI ステータスキューポートを経由して IBI ペイロードバッファを使用可能です。

I3C は、以下の各モードに対して通常データ転送コマンドを提供します。

- I3C マスタモード
- I3C スレーブモード

各モードの通常データ転送コマンド構造の詳細を以下に示します。

(1) I3C マスタモード

Bit position:	63	62	61	60	59	58	57	56	55	54	53	52	51	50	49	48
Bit field:	DATA_LENGTH[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	47	46	45	44	43	42	41	40	39	38	37	36	35	34	33	32
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	TOC	ROC	RNW	MODE[2:0]			—	—	—	—	EXT_DEVICE	DEV_INDEX[4:0]				
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	CP	CMD[7:0]							TID[3:0]			CMD_ATTR[2:0]				
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	CMD_ATTR[2:0]	データ転送コマンド属性 他のフィールドのフォーマットを定義するコマンドタイプです。 値 0x0: XFER: 通常データ転送 0x1: IMMED_DATA_XFER: 即時データ転送 0x2: ADDR_ASSGN_CMD: アドレス配置コマンド 0x3: WWR_COMBO_XFER: 書き込み+書き込み/読み出しコンボ転送 0x7: INTERNAL_CONTROL: 内部コントロールコマンド その他: 設定禁止	W
6:3	TID[3:0]	本コマンド用データ転送トランザクション ID 確認タグ	W
14:7	CMD[7:0]	データ転送 CCC コード値は、I3C コマンドコードを指定します CCC の場合: 8 ビット	W
15	CP	データ転送コマンドの有無 0: TRANSFER: この構造は SDR 転送を記述するため、CMD フィールドは無効 1: CCC: この構造は CCC 転送を記述するため、CMD フィールドは有効	W
20:16	DEV_INDEX[4:0]	データ転送デバイスインデックス	W
21	EXT_DEVICE	データ転送拡張デバイスインデックス 0: DEV_INDEX[4:0]で示される DATBASm テーブルを使用する 1: EXDATBAS テーブルを使用する	W
25:22	—	書く場合、0 としてください。	W
28:26	MODE[2:0]	データ転送スピードおよびモード 0x0: I3C SDR0/データレート: STDBR (I3C モード) I2C メッセージ 0/データレート: STDBR (I2C モード) 0x1: I3C SDR1/データレート: EXTBR (I3C モード) I2C メッセージ 0/データレート: EXTBR (I2C モード) 0x3: I3C SDR2/データレート: STDBR × 2 (I3C モード) 予約 (I2C モード) 0x4: I3C SDR3/データレート: EXTBR × 2 (I3C モード) 予約 (I2C モード) その他: 設定禁止	W
29	RNW	データ転送 R/W 0: WRITE: 書き込み転送 1: READ: 読み出し転送	W
30	ROC	データ転送完了時レスポンス 0: NOT_REQUIRED: レスポンスステータスは不要 1: REQUIRED: レスポンスステータスは必要	W
31	TOC	データ転送完了時終了 0: RESTART: 転送完了時に、繰り返しのスタート (Sr) を発行する 1: STOP: 転送完了時に、停止 (P) を発行する	W
47:32	—	書く場合、0 としてください。	W
63:48	DATA_LENGTH[15:0]	データ転送データ長 転送するバイト数を表示します。 定義されたペイロードが存在しない CCC の場合を除いて、このフィールドは 0 以外の値に設定される必要があります。	W

CMD_ATTR[2:0]ビット（データ転送コマンド属性）

他のフィールドのフォーマットを定義するコマンドタイプです。

TID[3:0]ビット（本コマンド用データ転送トランザクション ID 確認タグ）

本コマンドの ID タグとして使用します。このフィールドは、ソフトウェアドライバで配置され、同じ値がレスポンスディスクリプタに反映されます。

CP ビット（データ転送コマンドの有無）

CMD フィールドの内容が、CCC 転送に対して有効であるかどうかを示します。

DEV_INDEX[4:0]ビット（データ転送デバイスインデックス）

転送時に指定されたスレーブデバイスの DATBASm テーブルインデックスを示します。スタティックアドレッシングとデバイスアドレッシングの関連情報は、DATBASm のこのインデックスに格納されます。

MODE[2:0]ビット（データ転送スピードおよびモード）

I3C 転送または I²C 転送のモードと速度を設定します。

このフィールドの解釈は、デバイスが I3C モードであるか I²C モードであるかに依存します。（フィールド DEV_INDEX でインデックス付けされた DATBASm テーブルエントリの DEVICE フィールドを参照）

RNW ビット（データ転送 R/W）

転送方向を指定します。

ROC ビット（データ転送完了時レスポンス）

転送コマンドが正常に完了した後で、レスポンスステータスが必要かどうかをコントロールします。正常な完了は、NRSPQP レジスタから読み出されます。異常転送の場合、レスポンスステータスは常に送られます。

TOC ビット（データ転送完了時終了）

転送が完了した後で、どのバスコンディションを発行するかをコントロールします。

TOC = 0 (RESTART) によりダイレクト CCC を送る場合、次のコマンドは同じダイレクト CCC に設定されなければなりません。

次のコマンドが、同じダイレクト CCC でないとき、TOC = 1 (STOP) に設定されなければなりません。

DATA_LENGTH[15:0]ビット（データ転送データ長）

通常データ転送ディスクリプタで使用する有効なデータバイトの数です。

定義されたペイロードが存在しない CCC の場合を除いて、このフィールドは 0 以外の値に設定される必要があります。

GETMXDS コマンドの長さ設定は固定値 5 になります。

(2) I3C スレーブモード

Bit position:	63	62	61	60	59	58	57	56	55	54	53	52	51	50	49	48
Bit field:	DATA_LENGTH[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	47	46	45	44	43	42	41	40	39	38	37	36	35	34	33	32
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	ROC	RNW	—	—	—	—	—	—	ITS	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	HJ	—	—	—	—	—	—	—	—	TID[3:0]				CMD_ATTR[2:0]		
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	CMD_ATTR[2:0]	データ転送コマンド属性 他のフィールドのフォーマットを定義するコマンドタイプです。 値 0x0: XFER: 通常データ転送 0x1: IMMED_DATA_XFER: 即時データ転送 0x2: ADDR_ASSGN_CMD: アドレス配置コマンド 0x3: WWR_COMBO_XFER: 書き込み+書き込み/読み出しコンボ転送 0x4~ 予約、使用できません。 0x6: 0x7: INTERNAL_CONTROL: 内部コントロールコマンド	W
6:3	TID[3:0]	本コマンド用データ転送トランザクション ID 確認タグ	W
14:7	—	書く場合、0 としてください。	W
15	HJ	データ転送ホットジョインイベント 0: スレーブ割り込み要求またはバス権要求であるため、RNW フィールドは有効 1: ホットジョインイベントであるため、RNW フィールドは無効	W
21:16	—	書く場合、0 としてください。	W
22	ITS	非同期モード用のタイムスタンプの有無 0: タイムスタンプなし 1: タイムスタンプあり	W
28:23	—	書く場合、0 としてください。	W
29	RNW	データ転送 R/W 0: WRITE: 書き込み転送 (バス権要求) 1: READ: 読み出し転送 (スレーブ割り込み要求)	W
30	ROC	データ転送完了時レスポンス 0: NOT_REQUIRED: レスポンスステータスは不要 1: REQUIRED: レスポンスステータスは必要	W
47:31	—	書く場合、0 としてください。	W
63:48	DATA_LENGTH[15:0]	データ転送データ長 転送するバイト数を表示します。 定義されたペイロードが存在しない CCC の場合を除いて、このフィールドは 0 以外の値に設定される必要があります。	W

CMD_ATTR[2:0]ビット (データ転送コマンド属性)

他のフィールドのフォーマットを定義するコマンドタイプです。

TID[3:0]ビット (本コマンド用データ転送トランザクション ID 確認タグ)

本コマンドの ID タグとして使用します。このフィールドは、ソフトウェアドライバで配置され、同じ値がレスポンスディスクリプタに反映されます。

HJ ビット (データ転送ホットジョインイベント)

ホットジョインイベントが、この IBI データ転送で有効であるかどうかを示します。

RNW ビット (データ転送 R/W)

転送方向を指定します。

ROC ビット (データ転送完了時レスポンス)

転送コマンドが正常に完了した後で、レスポンスステータスが必要かどうかをコントロールします。正常な完了は、NRSPQP レジスタから読み出されます。異常転送の場合、レスポンスステータスは常に送られます。

28.3.1.1.4 コンボデータ転送コマンド

この構造は、書き込み+書き込み/読み出し動作を組み合わせています。

転送データキューポート (受信データキューポートと送信データキューポート) を経由してデータバッファを使用可能です。

I3C は、以下の各モードに対してコンボデータ転送コマンドを提供します。

- I3C マスタモード

各モードのコンボデータ転送コマンド構造の詳細を以下に示します。

Bit position:	63	62	61	60	59	58	57	56	55	54	53	52	51	50	49	48
Bit field:	DATA_LENGTH[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	47	46	45	44	43	42	41	40	39	38	37	36	35	34	33	32
Bit field:	OFFSET[15:0]/SUBOFFSET[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	TOC	ROC	RNW	MODE[2:0]			16 BIT SUBOFFSET	FIRST_PHASE_MODE	DATA_LENGTH_POSITION[1:0]			EXT_DEVICE	DEV_INDEX[4:0]			
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	TID[3:0]			CMD_ATTR[2:0]			
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	CMD_ATTR[2:0]	コンボデータ転送コマンド属性 他のフィールドのフォーマットを定義するコマンドタイプです。 0x0: XFER: 通常データ転送 0x1: IMMED_DATA_XFER: 即時データ転送 0x2: ADDR_ASSGN_CMD: アドレス配置コマンド 0x3: WWR_COMBO_XFER: 書き込み+書き込み/読み出しコンボデータ転送 0x7: INTERNAL_CONTROL: 内部コントロールコマンド その他: 設定禁止	W
6:3	TID[3:0]	コマンド用コンボデータ転送トランザクション ID 確認タグ	W
15:7	—	書く場合、0 としてください。	W

ビット	シンボル	機能	R/W
20:16	DEV_INDEX[4:0]	コンボデータ転送デバイスインデックス 転送時に指定されたスレーブデバイスの DAT テーブルインデックスを示します。スタティックアドレッシングとデバイスアドレッシングの関連情報は、DAT のこのインデックスに格納されます。	W
21	EXT_DEVICE	コンボデータ転送拡張デバイスインデックス 0: DEV_INDEX[4:0]で示される DAT テーブルを使用する 1: EXDATBAS テーブルを使用する	W
23:22	DATA_LENGTH_POSITION[1:0]	データ長フィールド位置 0 0: NO: 長さフィールドなし 0 1: FIRST: 1 番目のフィールドを長さフィールドとする 1 0: SECOND: 2 番目のフィールドを長さフィールドとする その他: 設定禁止	W
24	FIRST_PHASE_MODE	コンボデータ転送ファーストフェーズモード 0: SDR: ファーストフェーズは SDR モードで実行する 1: MODE: ファーストフェーズは MODE フィールドに示すモードで実行する	W
25	16_BIT_SUBOFFSET	コンボデータ転送サブオフセットサイズ 0: 8_BIT_SUBOFFSET: サブオフセットサイズは 8 ビット長である値は、OFFSET / SUBOFFSET フィールドの下位バイトでエンコードする 1: 16_BIT_SUBOFFSET: サブオフセットサイズは 16 ビット長である	W
28:26	MODE[2:0]	I3C モード用コンボデータ転送速度とモード値 0x0: I3C SDR0/データレート: STDBR 0x1: I3C SDR1: データレート: EXTBR 0x3: I3C SDR2/データレート: STDBR × 2 0x4: I3C SDR3/データレート: EXTBR × 2 0x5: I3C SDR4/データレート: EXTBR × 4 その他: 設定禁止	W
29	RNW	コンボデータ転送 R/W は、転送方向を指定します。 0: WRITE: 書き込み転送 1: READ: 読み出し転送	W
30	ROC	コンボデータ転送完了時レスポンス 0: NOT_REQUIRED: レスポンスステータスは不要 1: REQUIRED: レスポンスステータスは必要	W
31	TOC	コンボデータ転送完了時レスポンス 0: RESTART: 転送完了時に、繰り返しのスタート (Sr) を発行する 1: STOP: 転送完了時に、停止 (P) を発行する	W
47:32	OFFSET[15:0]/SUBOFFSET[15:0]	対象動作のコンボデータ転送オフセット/サブオフセット、オフセット	W
63:48	DATA_LENGTH[15:0]	転送するコンボデータ転送データ長のバイト数このフィールドは 0 以外の値に設定される必要があります。	W

CMD_ATTR[2:0]ビット (コンボデータ転送コマンド属性)

他のフィールドのフォーマットを定義するコマンドタイプです。

TID[3:0]ビット (コマンド用コンボデータ転送トランザクション ID 確認タグ)

本コマンドの ID タグとして使用します。このフィールドは、ソフトウェアドライバで配置され、同じ値がレスポンスディスクリプタに反映されます。

DEV_INDEX[4:0]ビット (コンボデータ転送デバイスインデックス)

転送時に指定されたスレーブデバイスの DAT テーブルインデックスを示します。スタティックアドレッシングとデバイスアドレッシングの関連情報は、DAT のこのインデックスに格納されます。

DATA_LENGTH_POSITION[1:0]ビット (データ長フィールド位置)

転送のファーストフェーズにおいて、データ長 (DATA_LENGTH) を置くかどうか、どこに置くかを示します。

8 ビットと 16 ビットのどちらのデータ長フィールドを使用するかを 16_BIT_SUBOFFSET フィールドで示します。8 ビットのデータ長の場合は、DATA_LENGTH フィールドの下位バイトでエンコードします。

FIRST_PHASE_MODE ビット (コンボデータ転送ファーストフェーズモード)

コンボデータ転送のファーストフェーズを SDR モードで実行するか、MODE フィールドに示すモードで実行するかを示します。

MODE[2:0] ビット (I3C モード用コンボデータ転送速度とモード値)

I3C 転送または I²C 転送のモードと速度を設定します。

このフィールドの解釈は、デバイスが I3C モードであるか I²C モードであるかに依存します。(フィールド DEV_INDEX でインデックス付けされた DAT テーブルエントリの DEVICE フィールドを参照)

RNW ビット (コンボデータ転送 R/W は、転送方向を指定します。)

転送方向を指定します。

ROC ビット (コンボデータ転送完了時レスポンス)

データ転送コマンドが正常に完了した後で、レスポンスステータスが必要かどうかをコントロールします。正常な完了は、NRSPQP レジスタから読み出されます。異常転送の場合、レスポンスステータスは常に送られます。

TOC ビット (コンボデータ転送完了時レスポンス)

データ転送が完了した後で、どのバスコンディションを発行するかをコントロールします。

次のコマンドが SDR モードのとき、TOC = 1 (STOP) に設定されなければなりません。

DATA_LENGTH[15:0] ビット (転送するコンボデータ転送データ長のバイト数このフィールドは 0 以外の値に設定される必要があります。)

コンボデータ転送ディスクリプタで使用する有効なデータバイトの数です。

このフィールドは 0 以外の値に設定される必要があります。

28.3.1.1.5 内部コントロールコマンド

この構造は、転送コマンドのためではなく I3C 自身をコントロールするために使用します。

I3C は、以下の各モードに対して内部コントロールコマンドを提供します。

- I3C マスタモード

内部コントロールコマンド構造の詳細を以下に示します。

Bit position:	63	62	61	60	59	58	57	56	55	54	53	52	51	50	49	48
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	47	46	45	44	43	42	41	40	39	38	37	36	35	34	33	32
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	ON_OFF	MIPI_CMD[3:0]				—	TID[3:0]				CMD_ATTR[2:0]		
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	CMD_ATTR[2:0]	コマンド属性 ^(注2) 他のフィールドのフォーマットを定義するコマンドタイプです。 0x0: XFER: 通常データ転送 0x1: IMMED_DATA_XFER: 即時データ転送 0x2: ADDR_ASSGN_CMD: アドレス配置コマンド 0x3: WWR_COMBO_XFER: 書き込み+書き込み/読み出しコンボデータ転送 0x7: INTERNAL_CONTROL: 内部コントロールコマンド その他: 設定禁止	W
6:3	TID[3:0]	コマンド用トランザクション ID 確認タグ	W
7	—	書く場合、0 としてください。	W
11:8	MIPI_CMD[3:0]	MIPI アライアンスコマンド 0x00: NoOp であり、ON_OFF フィールドは無効 0x02: 7E (IBA) を含むため、ON_OFF フィールドは有効 その他: 設定禁止	W
12	ON_OFF	バスインスタンス 7E On / Off ^(注1) この I3C インスタンスにおける全てのスタートコンディションの後の、I3C ブロードキャストヘッダの自動送信を有効/無効にします。 0: IBA_INCLUDE オフ 1: IBA_INCLUDE オン	W
63:13	—	書く場合、0 としてください。	W

注 1. MIPI_CMD[3:0] = 0x2 かつ ON_OFF = 1 により設定される状態の IBA_INCLUDE は、RSTCTL.INTLRST を 1 にすることによりクリアされます。

注 2. 内部コントロールコマンドを実行しているとき、レスポンスディスクリプタは格納されません。

28.3.1.2 レスポンスディスクリプタ

レスポンスディスクリプタは、正しくコマンドが実行されたかどうか、および転送されたデータ量を記述するリードオンリーの構造です。

レスポンスディスクリプタは、レスポンスキューポートからの読み出しによりレスポンスキューから読み出します。




図 28.3 レスポンスディスクリプタデータ構造

I3C は、以下の各モードに対して応答ディスクリプタを提供します。

- I3C マスタモード
- I3C スレーブモード

各モードのレスポンスディスクリプタ構造の詳細を以下に示します。

(1) I3C マスタモード

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	ERR_STATUS[3:0]				TID[3:0]				—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	DATA_LENGTH[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	DATA_LENGTH[15:0]	データ長／デバイスカウント このフィールドの意味は、コンテキストに依存します。 書き込み転送時：残りのデータ長（バイト数） 読み出し転送時：受信データ長（バイト数） アドレス配置時：残りのデバイスカウント	R
23:16	—	読むと 0 が読めます。	R
27:24	TID[3:0]	コマンド用コマンド／レスポンストランザクション ID 確認タグ この値は、バス上で送られたコマンドの 1 つと一致します。 0x0～ 有効なトランザクション ID 0x7: その他: 設定禁止	R
31:28	ERR_STATUS[3:0]	MIPI アライアンスコマンド 0x0: SUCCESS: 正常転送、エラーなし 0x1: CRC: CRC エラー 0x2: PARITY: パリティエラー 0x3: FRAME: フレームエラー 0x4: ADDR_HEADER: アドレスヘッダエラー 0x5: NACK: アドレス NACK／ダイナミックアドレス割り当て NACK 0x6: OVL: 受信オーバーフローエラー／転送アンダーフローエラー 0x8: ABORTED: 中断 0x9: I2C_WR_DATA_NACK: I2C 書き込みデータ転送に対し、NACK 受信 0xA: NOT_SUPPORTED: I3C 実装においてサポートされていない特定のパラメータを有するコマンド（例えば、特定の内部コントロールコードはサポートされていないことがある） その他: 設定禁止	R

注. I3C マスタモードにおいて、コマンドディスクリプタにサポートされていない特定のパラメータをもつ異常なコマンドが格納されていた場合、それらは ERR_STATUS[3:0] に NOT_SUPPORTED (0xA) と示されます。

(2) I3C スレーブモード

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	ERR_STATUS[3:0]				TID[3:0]				—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	DATA_LENGTH[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	DATA_LENGTH[15:0]	データ長 スレーブ割り込み要求に対し、残りのデータ長（バイト数）	R
23:16	—	読むと 0 が読めます。	R

ビット	シンボル	機能	R/W
27:24	TID[3:0]	コマンド用コマンド／レスポンストランザクション ID 確認タグ この値は、バス上で送られたコマンドの 1 つと一致します。 0x0～ 有効なトランザクション ID 0x7: その他: 設定禁止	R
31:28	ERR_STATUS[3:0]	レスポンスエラーステータス 0x0: SUCCESS: 正常転送、エラーなし 0x3: FRAME: フレームエラー 0x4: ADDR_HEADER: アドレスヘッダエラー 0x5: NACK: アドレス NACK／ダイナミックアドレス割り当て NACK 0x6: OVL: 受信オーバーフローエラー／転送アンダーフローエラー 0x8: ABORTED: 中断 0xA: NOT_SUPPORTED: I3C 実装においてサポートされていない特定のパラメータを有するコマンド（例えば、特定の内部コントロールコードはサポートされていないことがある） その他: 設定禁止	R

注. I3C スレーブモードにおいて、以下の場合では ERR_STATUS[3:0]で NOT_SUPPORTED (0xA) と示されます。

- コマンドディスクリプタにサポートされていない、特定のパラメータをもつ異常なコマンドが格納されていた場合
- 送信される IBI が CSECMD レジスタで無効になっていた場合
- コマンドキューで IBI 送信のための通常コマンド準備ができた後で、その IBI が I3C マスタからの DISEC CCC フレームにより CSECMD レジスタで無効になった場合

28.3.1.3 IBI ステータスディスクリプタ

IBI ステータスディスクリプタは、I3C バスのスレーブデバイスから受信した IBI イベントを表すリードオンリーの構造をしています。

IBI ステータスディスクリプタは、IBI ステータスキューポートからの読み出しにより IBI ステータスキューから読み出します。




図 28.4 IBI ステータスディスクリプタデータ構造

I3C は、以下の各モードに対して IBI ステータスディスクリプタを提供します。

- I3C マスタモード

IBI ステータスディスクリプタ構造の詳細を以下に示します。

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	IBI_ST	—	—	ERR_STATUS[2:0]			—	LAST_STATUS	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	IBI_ID[7:0]								DATA_LENGTH[7:0]							
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
7:0	DATA_LENGTH[7:0]	IBI データ長 IBI データのバイト数	R
15:8	IBI_ID[7:0]	IBI 受信 ID このフィールドの意味は、コンテキストに依存します。スレーブ割り込み時、またはマスタ要求時：ビット 15:9 はスレーブのデバイスアドレスを格納し、ビット 8 は R/W ビットを格納 ホットジョイン IBI の場合：ビット 15:8 は IBI のホットジョイン ID を格納	R
23:16	—	読むと 0 が読めます。	R
24	LAST_STATUS	最新 IBI ステータス IBI トランザクションの最新 IBI ステータス	R
25	—	読むと 0 が読めます。	R
28:26	ERR_STATUS[2:0]	IBI エラーステータス 0x0: SUCCESS 0x3: ERROR: FRAME (フレームエラー) 0x4: ERROR: ADDR_HEADER (アドレスヘッダエラー) 0x5: NACK: アドレス NACK 0x7: ERROR: ABORT (マスタに対し中断) その他: 設定禁止	R
30:29	—	読むと 0 が読めます。	R
31	IBI_ST	IBI 受信ステータス 受信した IBI をどのように処理したかを示します。 0: IBI は ACK で処理した 1: NACK: IBI は NACK で処理し、自動的に無効とした	R

LAST_STATUS ビット (最新 IBI ステータス)

LAST_STATUS を 0 としても、ソフトウェアドライバは CHUNKS フィールドを確認してデータのペイロード長を評価します。

28.3.1.4 受信ステータスディスクリプタ

受信ステータスディスクリプタは、正しくマスタからの読み出し／書き込みの操作が実行されたかどうか、および転送されたデータ量を記述するリードオンリーの構造です。

受信ステータスディスクリプタは、受信ステータスキューポートからの読み出しにより受信ステータスキューから読み出します。




図 28.5 受信ステータスデスクリプターデータ構造

I3C は、以下の各モードに対して受信ステータスデスクリプターを提供します。

- I3C スレーブモード

各モードの受信ステータスデスクリプター構造の詳細を以下に示します。

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	DEV_INDEX[2:0]			TRANSFER_TY PE[1:0]		ERR_STATUS[2:0]		CMD[7:0]								
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	DATA_LENGTH[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	DATA_LENGTH[15:0]	データ長 このフィールドの意味は、コンテキストに依存します。 書き込み転送時：受信データ長（バイト数） 読み出し転送時：送信データ長（バイト数）	R
23:16	CMD[7:0]	動作モードによって内容が異なります。以下に詳細を示します。 [SDR プライベートメッセージモード] ビット 23: R/W タイプ ビット 22~20: 設定禁止 ビット 19: I3C_I ² C タイプ ビット 18~16: 設定禁止 [SDR CCC モード] CCC コード[7:0]	R
26:24	ERR_STATUS[2:0]	エラーステータス 0x0: SUCCESS 0x1: ERROR: CRC (CRC エラー) 0x2: ERROR: PARITY (パリティエラー) 0x3: ERROR: FRAME (フレームエラー) 0x4: ERROR: ADDR_HEADER (アドレスヘッダエラー) 0x5: ERROR: NACK (スレーブ NACK) 0x6: ERROR: OVL (FIFO オーバーフロー／アンダーフロー) 0x7: ERROR: ABORT (マスタに対し中断)	R

ビット	シンボル	機能	R/W
28:27	TRANSFER_TYPE[1:0]	転送タイプ 0 0: I3C SDR/I ² C メッセージ 0 1: I3C CCC 1 0: 設定禁止 1 1: 設定禁止	R
31:29	DEV_INDEX[2:0]	デバイスインデックス 転送時に応答された SVDVADn インデックスを示します。	R

28.3.2 機能詳細

28.3.2.1 動作モード

モード選択 (I3C モード/I²C モード) と、I3C バスまたは I²C バス上の動作モード (マスタ/スレーブ) のサポートの対応関係を表 28.9 に示します。

表 28.9 動作モードのサポート

I3C バス/I ² C バス	I3C モード		I ² C モード	
	マスタ	スレーブ	マスタ	スレーブ
I3C バス	✓	✓	—	✓
I ² C バス	—	—	✓	✓

注. ✓: あり
 —: なし

28.3.2.1.1 マスタモード動作

(1) I²C マスタ動作

(a) データ書き込み転送 (シングルバッファ転送)

マスタ送信動作では、I3C がマスタデバイスとして SCL クロックと送信されたデータ信号を出力し、スレーブデバイスがアクノリッジを返します。図 28.103 にマスタ送信の使用例を、図 28.6～図 28.8 にマスタ送信の動作タイミングを示します。

以下にマスタ送信の送信手順と動作を示します。

1. 初期設定。詳細は、「28.3.3.1. 初期設定フロー」を参照してください。
2. BCST.BFREF フラグを読んでバスが解放状態であることを確認した後、CNDCTL.STCND ビットを 1 (スタートコンディション要求) にします。I3C はこの要求を受け付けると、スタートコンディションを発行します。同時に、BFREF フラグが自動的に 0 になり、BST.STCND DF フラグが自動的に 1 になり、STCND ビットが自動的に 0 になります。このとき、STCND ビットが 1 の状態でスタートコンディションが検出され、かつ、SDA 出力状態の内部レベルと SDA_n ラインのレベルが一致していれば、I3C は STCND ビットによるスタートコンディション発行が正しく行われたと認識し、PRST.CRMS、TRMD ビットが自動的に 1 になり、I3C はマスタ送信モードになります。NTST.TDBEF0 フラグは、TRMD ビットが 1 になることにより自動的に 1 になります。
3. NTST.TDBEF0 フラグが 1 であることを確認した後、NTDTBP0 レジスタに送信データ (スレーブアドレスと R/W#ビット) を書いてください。NTDTBP0 レジスタに送信データが書き込まれると、TDBEF0 フラグは自動的に 0 になり、通常送信データバッファ 0 からシフトレジスタへデータが転送されて、再び TDBEF0 フラグが 1 になります。スレーブアドレスと R/W#ビットを含むバイトの送信が完了すると、送信された R/W#ビットの値に応じて自動的に TRMD ビットの値が更新され、マスタ送信モードまたはマスタ受信モードが選択されます。R/W#ビットの値が 0 であった場合、I3C はマスタ送信モードの状態を継続します。このとき BST.NACKDF フラグが 1 であると、アドレスを認識したスレーブデバイスが存在しないか、または通信エラーが発生していることを示しているため、CNDCTL.SPCND ビットに 1 を書いて、ストップコンディションを発行してください。なお、データを 10 ビットフォーマットのアドレスで送信する場合は、1 回目のアドレス送信処理で NTDTBP0 レジスタに 1111 0、スレーブアドレスの上位 2 ビット、および W を書きます。次に、2 回目のアドレス送信処理では、NTDTBP0 レジスタにスレーブアドレスの下位 8 ビットを書き込んでください。

4. NTST.TDBEF0 フラグが 1 であることを確認した後、送信データを NTDTBP0 レジスタに書き込んでください。なお、送信データの準備ができるまで、またはストップコンディションを発行するまでの間、I3C は自動的に SCLn ラインを Low にホールドします。
5. 送信する全バイトを NTDTBP0 レジスタに書いた後、BST.TENDF フラグが 1 になるまで待ってから CNDCTL.SPCND ビットに 1 を書いてください (ストップコンディション発行要求)。I3C はストップコンディション発行要求を受け付けると、ストップコンディションを発行します。
6. I3C はストップコンディションを検出すると、PRSS.CRMS ビットと PRSS.TRMD ビットを自動的に 0 にして、スレーブ受信モードに移移します。さらに、TDBEF0 フラグと TENDF フラグを自動的に 0 にして、BST.SPCNDDF フラグを 1 にします。
7. BST.SPCNDDF フラグが 1 であることを確認した後、次の転送動作のために、BST.NACKDF フラグと SPCNDDF フラグを 0 にしてください。




図 28.6 マスタ送信の動作タイミング (1) (7 ビットアドレスフォーマット)




図 28.7 マスタ送信の動作タイミング (2) (10 ビットアドレスフォーマット)




図 28.8 マスタ送信の動作タイミング (3)

(b) データ読み出し転送 (シングルバッファ転送)



マスタ受信動作では、I3C がマスタデバイスとして SCL クロックを出力し、スレーブデバイスからデータを受信して、アクノリッジを返します。I3C は最初に、対応するスレーブデバイスにスレーブアドレスを送信する必要がありますため、手順のこの部分はマスタ送信モードで実行し、以降の手順はマスタ受信モードで実行します。

図 28.104、図 28.105 にマスタ受信の使用例 (7 ビットアドレスフォーマットの場合) を、図 28.9～図 28.11 にマスタ受信の動作タイミングを示します。

以下にマスタ受信の受信手順と動作を示します。

1. 初期設定。詳細は、「28.3.3.1. 初期設定フロー」を参照してください。

2. BCST.BFREF フラグを読んでバスが解放状態であることを確認した後、CNDCTL.STCND ビットを 1 (スタートコンディション要求) にします。I3C はこの要求を受け付けると、スタートコンディションを発行します。I3C がスタートコンディションを検出すると、BFREF フラグが自動的に 0 になり、BST.STCND DDF フラグが自動的に 1 になり、STCND ビットが自動的に 0 になります。このとき、STCND ビットが 1 の状態でスタートコンディションが検出され、かつ SDA 出力のレベルと SDA_n ラインのレベルが一致していれば、I3C は STCND ビットによるスタートコンディション発行が正常に完了したことを認識し、PRST.CRMS および PRST.TRMD ビットが自動的に 1 になり、I3C はマスタ送信モードになります。NTST.TDBEF0 フラグは、TRMD ビットが 1 になることにより自動的に 1 になります。
3. NTST.TDBEF0 フラグが 1 であることを確認した後、NTDTBP0 レジスタに送信データ (1 バイト目はスレーブアドレスと R/W#ビットの値を示す) を書いてください。NTDTBP0 レジスタに送信データが書き込まれると、TDBEF0 フラグは自動的に 0 になり、通常送信データバッファ 0 からシフトレジスタへデータが転送されて、再び TDBEF0 フラグが 1 になります。一旦スレーブアドレスと R/W#ビットを含むバイトの送信が完了すると、送信された R/W#ビットの値に応じて自動的に PRST.TRMD ビットの値が更新され、送信モードまたは受信モードが選択されます。R/W#ビットの値が 1 であった場合、SCL クロックの 9 クロック目の立ち上がりエッジで TRMD ビットが 0 になり、I3C はマスタ受信モードになります。このとき TDBEF0 フラグが 0 になります。ACK 応答をスレーブデバイスから受信したとき、NTST.RDBFF0 フラグは自動的に 1 になります。スレーブデバイスが認識されないか、通信障害が発生した場合、BST.NACKDF フラグが 1 になります。このとき CNDCTL.SPCND ビットを 1 にして、ストップコンディションを発行してください。なお、10 ビットアドレスフォーマットでマスタ受信を行う場合は、まずマスタ送信で 10 ビットアドレスを送信した後、繰り返しのスタートコンディションを発行します。その後、1111 0、スレーブアドレスの上位 2 ビット、および R ビットを送信することで、I3C はマスタ受信モードになります。
4. NTST.RDBFF0 フラグが 1 であることを確認した後、NTDTBP0 レジスタをダミーリードします。これにより、I3C は SCL クロックを出力して受信動作を開始します。
5. 1 バイトのデータ受信が終了し、SCSTRCTL.ACKTWE ビットで設定した SCL クロックの 8 クロック目、あるいは 9 クロック目の立ち上がりで、NTST.RDBFF0 フラグが 1 になります。このとき NTDTBP0 レジスタを読むと、受信したデータを読むことができ、同時に RDBFF0 フラグは自動的に 0 になります。さらに、SCL クロックの 9 クロック目のアクノリッジビットには、ACKCTL.ACKT ビットに設定した値が返信されます。さらに、次の受信バイトが最終バイト-1 の場合、NTDTBP0 レジスタ (最後から 2 番目のバイトを含む) を読む前に SCSTRCTL.RWE ビットを 1 (ウェイトあり) にしてください。これにより、続く 6. の ACKCTL.ACKT ビットを 1 (NACK) にする処理が他の割り込みなどにより遅れた場合でも最終バイトで NACK 出力を可能にするとともに、最終バイトの受信時に 9 クロック目の立ち下がり SCL_n ラインを Low に固定して、ストップコンディション発行可能状態にすることができます。
6. SCSTRCTL.ACKTWE ビットが 0 で、かつスレーブデバイスに対して、次の最終バイトの転送でデータ受信が終了することを通知する必要がある場合は、ACKCTL.ACKT ビットを 1 (NACK) にしてください。
7. 最後から 2 番目のバイトを NTDTBP0 レジスタから読み出した後、NTST.RDBFF0 フラグが 1 であることを確認してから、CNDCTL.SPCND ビットを 1 (ストップコンディション発行要求) にした後、NTDTBP0 レジスタから最終バイトを読み出してください。CNDCTL.SPCND ビットに 1 を書くとき、I3C は WAIT 状態から解除され、9 クロック目の Low 出力完了後または SCL_n ラインの Low ホールド解除後に、ストップコンディションを発行します。
8. I3C はストップコンディションを検出すると、PRST.CRMS ビットと PRST.TRMD ビットを自動的に 0 にして、スレーブ受信モードに遷移します。また、ストップコンディションの検出によって、BST.SPCND DDF フラグが 1 になります。
9. BST.SPCND DDF フラグが 1 であることを確認した後、次の転送動作のために、BST.NACKDF フラグと SPCND DDF フラグを 0 にしてください。

図 28.9 マスタ受信の動作タイミング (1) (7 ビットアドレスフォーマットで $ACKTWE = 0$ の場合)図 28.10 マスタ受信の動作タイミング (2) (10 ビットアドレスフォーマットで $ACKTWE = 0$ の場合)






図 28.11 マスタ受信の動作タイミング (3) (ACKTWE = 0 の場合)

(2) I3C マスタ動作

(a) ダイナミックアドレス配置手順

I3C を初期化した後、まず I3C バス上に接続した I3C スレーブに対してダイナミックアドレス配置手順を実行します。以下に手順を示します。

1. 初期設定（詳細は、「[28.3.3.1.2. I3C 初期設定フロー](#)」を参照してください。）
2. DAT (DATBASm レジスタ) に設定された I3C スレーブに対して、ENTDAA または SETDASA 共通コマンドコード (CCC) によりダイナミックアドレス配置を実行します。
NCMDQP レジスタを介して、コマンドディスクリプタ（アドレス配置コマンド）をコマンドバッファに書き込みます。
3. コマンドバッファにコマンドディスクリプタを書くと、トランザクションが I3C バスに発行されます。
4. アドレス配置コマンドの CMD[7:0] に ENTDAA が指定されたとき：
アドレス配置コマンドの DEV_INDEX[4:0] で指定された DAT で始まる DEV_COUNT[3:0] で指定される DAT の個数分、I3C スレーブに対しダイナミックアドレス配置を実行します。
アドレス配置コマンドの CMD[7:0] に SETDASA が指定されたとき：
アドレス配置コマンドの DEV_INDEX[4:0] で指定される DAT に示される I3C スレーブに対しダイナミックアドレス配置を実行します。
5. ENTDAA の場合、I3C スレーブから転送された暫定 ID、BCR、DCR が受信データバッファに格納されます。（BCR は MSDCTm レジスタにも自動的に格納されます。）
RDBFF0 = 1 による割り込みで、NTDTBPn を介して受信データバッファから暫定 ID、BCR、DCR を読み出します。
6. ダイナミックアドレス配置の実行が完了したら、ストップコンディションを発行し、レスポンスディスクリプタをレスポンスバッファに格納します。
7. NRSPQP レジスタを介してレスポンスディスクリプタを読み出し、ステータスを確認します。
8. レスポンスディスクリプタの DATA_LENGTH[15:0] ビットの値が、アドレス配置コマンドの DEV_COUNT[3:0] の値と一致しているかどうかを確認します。






図 28.14 ダイナミックアドレス配置手順 (ENTDAA CCC) タイミング (3/3)




図 28.15 ダイナミックアドレス配置手順 (SETDASA CCC) タイミング

(b) SDR データ書き込み転送

1. 送信用データを NTDTBPn レジスタを介して送信データバッファに書き込みます。
2. データ転送用のコマンドディスクリプタ（即時データ転送コマンド、通常データ転送コマンド、コンボデータ転送コマンド）を、NCMDQP レジスタを介してコマンドバッファに書き込みます。
3. コマンドバッファにコマンドディスクリプタを書くと、トランザクションが I3C バスに発行されます。アドレスヘッダで NACK を受信したら、DAT の NACK リトライカウント値 (DATBASm.DVNACK) に従って同じコマンドのトランザクションが自動的に発行されます。
4. 送信用データがまだ残っている場合、TDBEF0 = 1 による割り込みで、送信用データを NTDTBPn レジスタを介して送信データバッファに書き込みます。
5. コマンドディスクリプタの DATA_LENGTH[15:0] ビットに指定したデータ長の数のデータ送信が完了したら、繰り返しのスタートコンディションまたはストップコンディションを発行し、レスポンスディスクリプタをレスポンスバッファに格納します。
6. NRSPQP レジスタを介してレスポンスディスクリプタを読み出し、ステータスを確認します。
7. レスポンスディスクリプタの DATA_LENGTH[15:0] ビットの値が 0 であることを確認します。




図 28.16 SDR データ書き込み転送タイミング (1/2)






図 28.17 SDR データ書き込み転送タイミング (2/2)

図 28.18 レガシー I²C メッセージデータ書き込みタイミング (1/2)図 28.19 レガシー I²C メッセージデータ書き込みタイミング (2/2)

(c) SDR データ読み出し転送

1. データ転送用のコマンドディスクリプタ (即時データ転送コマンド、通常データ転送コマンド、コンボデータ転送コマンド) を、NCMDQP レジスタを介してコマンドバッファに書き込みます。
2. コマンドバッファにコマンドディスクリプタを書くと、トランザクションが I3C バスに発行されます。アドレスヘッダで NACK を受信したら、DAT の NACK リトライカウント値 (DATBASm.DVNACK) に従って同じコマンドのトランザクションが自動的に発行されます。
3. I3C スレーブから受信したデータを、受信データバッファに格納します。
4. RDBFF0 = 1 割り込みで、受信データを受信データバッファから NTDTBPn レジスタを介して読み出します。
5. SDR :
T ビットが Low であることを検出するか、コマンドディスクリプタの DATA_LENGTH[15:0] ビットに指定したデータ長の数のデータ受信が完了したら、繰り返しのスタートコンディションまたはストップコンディションを発行し、レスポンスディスクリプタをレスポンスバッファに格納します。

レガシー I²C メッセージ :

コマンドディスクリプタの DATA_LENGTH[15:0]ビットに指定したデータ長の数のデータ受信が完了したら、NACKを発行します。その後、繰り返しのスタートコンディションまたはストップコンディションを発行し、レスポンスディスクリプタをレスポンスバッファに格納します。

- NRSPQP レジスタを介してレスポンスディスクリプタを読み出し、ステータスを確認します。
- レスポンスディスクリプタの DATA_LENGTH[15:0]ビットの値が、コマンドディスクリプタのデータ長設定値と一致しているかどうかを確認します。




図 28.20 SDR データ読み出し転送タイミング (1/2)






図 28.21 SDR データ読み出し転送タイミング (2/2)

図 28.22 レガシー I²C メッセージデータ読み出し転送タイミング (1/2)図 28.23 レガシー I²C メッセージデータ読み出し転送タイミング (2/2)

(d) IBI 転送

1. コマンドディスクリプタをコマンドバッファに書き込み、トランザクションを I3C バスに発行します。スレーブデバイスからスタート要求 (SDA が Low) が発行された場合、I3C は SCL を Low にして、スタートコンディションを完了します。そのため、SCL を供給し、In-band 割り込み要求を受信します。
2. アドレスヘッダの RnW を伴うスレーブアドレスで、I3C スレーブから In-band 割り込みを発行することでアービトレーションロストとなる場合、トランザクションの発行を停止します。
3. 「28.3.2.3.8. In-band 割り込み [I3C モード]」に従い、In-band 割り込みとプロセスを検出します。
4. IBIQEFF = 1 による割り込みにおいて、NIBIQP レジスタを介して IBI ステータスバッファから IBI ステータスディスクリプタを読み出し、ステータスを確認します。スレーブ割り込み要求を検出し ACK を応答したとき、IBI ステータスディスクリプタの DATA_LENGTH[15:0] ビットに示されるデータ長の IBI データを NIBIQP レジスタを介して IBI データバッファから読み出します。
5. 1. のコマンドのトランザクション発行をリスタートします。

In-band 割り込み検出後の処理手順の例を以下に示します。

バス権要求検出とマスタ権のセカンダリマスタへの転送の処理手順

1. I3C セカンダリマスタがアービトレーションを獲得した場合、DEFSLV3 CCC を発行し、スレーブ情報をセカンダリマスタに通知します。

2. GETACCMST CCC を発行し、ストップコンディションにより CCC を完了します。

- 注.
- セカンダリマスタにマスタ権を転送した後、再びマスタ権を得るには、(2) I3C スレーブ動作の (f) IBI 転送に従ってバス権要求を発行します。
 - バス権要求をカレントマスタが受け入れた場合、GETACCMST CCC 受信時にマスタ権を再度得るために、ストップコンディションにより CCC を完了します。

ホットジョインイベントを検出したときの処理手順

- ダイナミックアドレス配置手順を開始するため、ブロードキャストコマンドコード入力ダイナミックアドレス配置 (ENTDAA) を発行します。
- DEFSLVS CCC を発行し、スレーブ情報をセカンダリマスタに通知します。




図 28.24 I3C マスタ IBI 転送タイミング (1/2)




図 28.25 I3C マスタ IBI 転送タイミング (2/2)




図 28.26 I3C マスタバス権処理フロー

28.3.2.1.2 スレーブモード動作

(1) I²C スレーブ動作

(a) データ書き込み転送（シングルバッファ転送）

スレーブ受信動作では、マスタデバイスが SCL クロックと送信データを出し、I3C がスレーブデバイスとしてアクトリッジを返します。

図 28.110 にスレーブ受信の使用例を示します。図 28.27 と図 28.28 にスレーブ受信の動作タイミングを示します。

以下にスレーブ受信の受信手順と動作を示します。

1. 初期設定。詳細は、「28.3.3.1. 初期設定フロー」を参照してください。初期設定後、I3C は、一致するスレーブアドレスを受信するまで待機状態となります。
2. I3C は一致するスレーブアドレスを受信した後、SCL クロック（クロック信号）の 9 クロック目の立ち上がりエッジで対応するビット SVST.HOAF、GCAF、および SVAFn (n = 0 ~ 2) のいずれかを 1 にし、SCL クロックの 9 クロック目でアクトリッジビット (ACK) を出力します。このとき、同時に受信した R/W# ビットの値が 0 であれば、I3C はスレーブ受信モードを継続し、NTST.RDBFF0 フラグを 1 にします。
3. BST.SPCNDDF フラグが 0 であることと、NTST.RDBFF0 フラグが 1 であることを確認した後、NTDTBP0 レジスタをダミーリードしてください（ダミーリードする値は、7 ビットアドレスフォーマット選択時はスレーブアドレス + R/W# ビット、10 ビットアドレスフォーマット選択時は下位 8 ビットアドレスです）。
4. NTDTBP0 レジスタが読み出されると、I3C は NTST.RDBFF0 フラグを自動的に 0 にします。なお、NTDTBP0 レジスタの読み出しが遅れて、RDBFF0 フラグが 1 になった状態で次のバイトを受信すると、I3C は RDBFF0

フラグが設定される必要があるポイントの 1 つ手前の SCL クロックまで SCLn ラインを Low にホールドします。この場合、NTDTBP0 レジスタを読み出すと、SCLn ラインが Low ホールド状態から解放されます。BST.SPCNDDF フラグが 1 で、かつ NTST.RDBFF0 フラグが 1 の場合、全データの受信が完了するまで NTDTBP0 レジスタを読み出してください。

5. I3C はストップコンディションを検出すると、SVST.HOAF、GCAF、および SVAFn (n = 0~2) ビットを自動的に 0 にします。
6. BST.SPCNDDF フラグが 1 であることを確認した後、次の転送動作のために、BST.SPCNDDF フラグを 0 にしてください。




図 28.27 スレーブ受信の動作タイミング (1) (7 ビットアドレスフォーマットで ACKTWE = 0 の場合)




図 28.28 スレーブ受信の動作タイミング (2) (ACKTWE = 0 の場合)

(b) データ読み出し転送 (シングルバッファ転送)

スレーブ送信動作では、マスタデバイスが SCL クロックを出力し、I3C がスレーブデバイスとしてデータを送信し、マスタデバイスがアックノリッジを返します。

図 28.109 にスレーブ送信の使用例を示します。図 28.29 と図 28.30 にスレーブ送信の動作タイミングを示します。

以下にスレーブ送信の送信手順と動作を示します。

1. 初期設定。詳細は、「28.3.3.1. 初期設定フロー」を参照してください。
初期設定後、I3C は、一致するスレーブアドレスを受信するまで待機状態となります。
2. I3C は一致するスレーブアドレスを受信した後、SCL クロック (クロック信号) の 9 クロック目の立ち上がりエッジで対応するビット SVST.HOAF、GCAF、および SVAFn ($n = 0 \sim 2$) のいずれかを 1 にし、SCL クロックの 9 クロック目でアックノリッジビット (ACK) を出力します。このとき、同時に受信した R/W# ビットの値が 1 であれば、I3C は PRSST.TRMD ビットと NTST.TDBEF0 フラグの両方を 1 にすることで、自動的にスレーブ送信モードに切り替わります。
3. NTST.TDBEF0 フラグが 1 であることを確認した後、送信データを NTDTBP0 レジスタに書いてください。このとき、I3C が BSTE.NACKDE ビットが 1 の状態でマスタデバイスからアックノリッジを受信しなかった (NACK を受信した) 場合、I3C は次の転送動作を中断します。
4. 以下の (a) または (b) のいずれかの条件が満たされるまで待ちます。
 - (a) BST.NACKDF フラグが 1 になる
 - (b) NTST.TDBEF0 フラグが 1 の状態で、最終送信バイトを NTDTBP0 レジスタに書いた後で、BST.TENDF フラグが 1 になる

BST.NACKDF フラグが 1 または TENDF フラグが 1 の場合、I3C は SCL クロックの 9 クロック目の立ち下がり SCLn ラインを Low にします。

5. BST.NACKDF フラグが 1 または BST.TENDF フラグが 1 の場合、完了処理のため NTDTBP0 レジスタをダミーリードしてください。これによって SCLn ラインが解放されます。
6. I3C はストップコンディションを検出すると、SVST.HOAF ビット、GCAF ビット、および SVAFn ($n = 0 \sim 2$) ビット、NTST.TDBEF0 フラグ、BST.TENDF フラグ、および PRSST.TRMD ビットを自動的に 0 にして、スレーブ受信モードへ遷移します。

7. BST.SPCNDDF フラグが 1 であることを確認した後、次の転送動作のために、BST.NACKDF フラグと SPCNDDF フラグを 0 にしてください。




図 28.29 スレーブ送信の動作タイミング (1) (7 ビットアドレスフォーマット)




図 28.30 スレーブ送信の動作タイミング (2)

(2) I3C スレーブ動作

(a) ダイナミックアドレス配置手順

I3C を初期化した後、I3C マスタはまず、ダイナミックアドレス配置手順を実行します。

ENTDAA CCC によるダイナミックアドレス配置手順実行中の R-I3 の動作を以下に説明します。

1. 初期設定（詳細は、「[28.3.3.1.2. I3C 初期設定フロー](#)」を参照してください。）
2. ENTDAACCCを受信すると、I3Cはダイナミックアドレスが配置されるまで暫定ID（SDCTPIDH[31:0]、SDCTPIDL[15:0]）、BCR（SVDCT.TBCR[7:0]）、DCR（SVDCT.TDCR[7:0]）を送信します。（詳細は、[\(6\) CCC 検出機能 \[I3C モード\]](#)の「ブロードキャスト CCC (ENTDAA) の場合」を参照してください。）
3. ENTDAACCCが完了し、ストップコンディションを検出すると、受信ステータスディスクリプタが受信ステータスバッファに格納されます。
4. NRSQPレジスタを介して受信ステータスディスクリプタを読み出し、ステータスを確認します。
5. 受信ステータスディスクリプタのDATA_LENGTH[15:0]ビットに示されるデータ長のデータをNTDTBP0レジスタを介して受信データバッファから読み出します。




図 28.31 ダイナミックアドレス配置手順 (ENTDAA CCC) タイミング (1/3)




図 28.32 ダイナミックアドレス配置手順 (ENTDAA CCC) タイミング (2/3)




図 28.33 ダイナミックアドレス配置手順 (ENTDAA CCC) タイミング (3/3)

I3C マスタからダイナミックアドレスを配置されるまで、スタティックアドレスで通信する場合、DAT (SDATBASn レジスタ) の DVSTAD[6:0] ビットを設定することで、SVDVADn レジスタの SSTADV ビットが 1 に設定され、スタティックアドレスが有効になります。

I3C スレーブがスタティクアドレスを有し、I3C マスタがダイナミックアドレス配置手順を実行する場合、ダイナミックアドレスを SETDASA CCC で配置することができます。

SETDASA CCC ダイナミックアドレス配置手順実行中の I3C の動作を以下に説明します。

1. 初期設定（詳細は、「[28.3.3.1.2. I3C 初期設定フロー](#)」を参照してください。）
2. 受信した SETDASA CCC がそれ自身のスタティックアドレスと一致するとき、DAT（SDATBAS0 レジスタ）の SDDYAD[7:0]ビットを更新し、SVDVAD0 レジスタの SDYADV ビットを 1 に設定します。（詳細は、[\(6\) CCC 検出機能 \[I3C モード\]](#) の「ダイレクトライト CCC の場合」を参照してください。）
3. SETDASA CCC が完了し、ストップコンディションを検出すると、受信ステータスディスクリプタが受信ステータスバッファに格納されます。
4. NRSOP レジスタを介して受信ステータスディスクリプタを読み出し、ステータスを確認します。




図 28.34 **ダイナミックアドレス配置手順 (SETDASA CCC) タイミング**

(b) SDR データ書き込み転送

1. I3C マスタからトランザクションが発行されたとき、アドレスヘッダのスレーブアドレスをそれ自身のスレーブアドレスと比較し、一致した場合、I3C はアクノリッジを応答します。
トランザクションを受信したとき、受信データバッファがフルであれば、I3C スレーブはアドレスヘッダで NACK を応答します。
I3C マスタのリトライ準備において、NTDTBPn を介して受信データバッファからデータを読み出し、受信データバッファを空にします。

2. I3C マスタから受信したデータは、受信データバッファに格納します。
3. RDBFF0 = 1 割り込みで、受信データを受信データバッファから NTDTBPn レジスタを介して読み出します。
4. 繰り返しのスタートコンディションまたはストップコンディションを検出すると、受信ステータスディスクリプタが受信ステータスバッファに格納されます。
5. NRSOP レジスタを介して受信ステータスディスクリプタを読み出し、ステータスを確認します。




図 28.35 SDR データ書き込み転送タイミング (1/2)




図 28.36 SDR データ書き込み転送タイミング (2/2)




図 28.37 レガシー I2C メッセージデータ書き込み転送タイミング (1/2)




図 28.38 レガシー I2C メッセージデータ書き込み転送タイミング (2/2)

(c) SDR データ読み出し転送

1. I3C マスタから要求されたデータを NTDTBPn レジスタを介して送信データバッファに書き込みます。
2. I3C マスタからトランザクションが発行されたとき、アドレスヘッダのスレーブアドレスをそれ自身のスレーブアドレスと比較し、一致した場合、I3C はアクノリッジを応答します。
トランザクションを受信したとき、送信データバッファがエンプティであれば、I3C スレーブはアドレスヘッダで NACK を応答します。
I3C マスタのリトライ準備において、NTDTBPn を介して送信データバッファにデータを書き込みます。
3. 送信データバッファに格納されたデータを送信します。
4. 送信用データがまだ残っている場合、TDBEF0 = 1 による割り込みで、送信用データを NTDTBPn レジスタを介して送信データバッファに書き込みます。
5. SDR :
送信データバッファに格納されたデータの送信が完了したとき、データに続けて T ビットに Low が出力され、それが最終のデータであることを I3C マスタに通知します。
レガシー I2C メッセージ :
NACK が検出されたとき、データ送信は終了します。
6. 繰り返しのスタートコンディションまたはストップコンディションを検出すると、受信ステータスディスクリプタが受信ステータスバッファに格納されます。

7. NRSQP レジスタを介して受信ステータスディスクリプタを読み出し、ステータスを確認します。




図 28.39 SDR データ読み出し転送タイミング (1/2)




図 28.40 SDR データ読み出し転送タイミング (2/2)




図 28.41 レガシー I2C メッセージデータ読み出し転送タイミング (1/2)




図 28.42 レガシー I2C メッセージデータ読み出し転送タイミング (2/2)

(d) IBI 転送

- スレープ割り込み要求を送る場合
IBI データを送信する場合、IBI データを NIBIQP レジスタを介して IBI データバッファに書き込みます。
- データ転送用のコマンドディスクリプタ (即時データ転送コマンド、または通常データ転送コマンド) を、NCMDQP レジスタを介して IBI 転送用のコマンドバッファに書き込みます。
- コマンドバッファにコマンドディスクリプタを書くと、以下の条件で IBI トランザクションが発行されます。
 - スタートコンディションの検出 (繰り返しのスタートコンディションは対象外)
 - 以下のバスコンディションのなかでスタートが現れない場合、本モジュールは SDA ラインを Low にしてスタート要求を発行します。
 - (a) スレープ割り込み要求、バス権要求：バス利用可能
 - (b) ホットジョインイベント：バスアイドル
- アドレスヘッダが RnW であるスレープアドレスにおいて、I3C マスタからのトランザクション発行によりアービトレーションロストとなったとき、トランザクション発行を停止します。
繰り返しのスタートコンディションまたはストップコンディションを検出したとき、レスポンスディスクリプタをレスポンスバッファに格納します。
- スレープ割り込み要求を送ったとき：

- 送信用の IBI データがまだ残っているとき、IBI データを IBIQEFF = 1 による割り込みで NIBIQP レジスタを介して IBI データバッファに書き込みます。
 - コマンドディスクリプタの DATA_LENGTH[15:0] ビットに指定したデータ長の数の IBI データの送信が完了したら、IBI データに続けて T ビットに Low が出力され、それが最終の IBI データであることを I3C マスタに通知します。
6. 繰り返しのスタートコンディションまたはストップコンディションを検出したとき、レスポンスディスクリプタをレスポンスバッファに格納します。
 7. NRSPQP レジスタでレスポンスバッファからレスポンスディスクリプタを読み出し、ステータスを確認します。NACK 応答の場合、手順 1~7 を再度行ってください。
 8. スレーブ割り込み要求を送ったとき：
レスポンスディスクリプタの DATA_LENGTH[15:0] ビットの値が 0 であることを確認します。

図 28.45 に、バス権処理のフローを示します。I3C バスの設定完了後にホットジョインで I3C バスにジョインするとき、図 28.115 に示すフローに従ってホットジョインを発行します。




図 28.43 I3C スレーブ IBI 転送タイミング (1/2)




図 28.44 I3C スレーブ IBI 転送タイミング (2/2)




図 28.45 I3C スレーブバス権処理フロー

28.3.2.2 データハンドラ

表 28.10 に転送方法とキューの関係を示します。

表 28.10 転送方法とキュー

プロトコル	転送方法	キュー/バッファ	サイズ	マスタ	スレーブ	セカンダリマスタ
I2C モード	シングルバッファ転送	通常送信データ	1 バイト	✓	✓	—
		通常受信データ	1 バイト	✓	✓	—
I3C モード	通常 FIFO バッファ転送	通常コマンド	2 キュー	✓	✓	✓
		通常応答ステータス	2 キュー	✓	✓	✓
		通常送信データ	2 DWORD	✓	✓	✓
		通常受信データ	2 DWORD	✓	✓	✓
		通常受信ステータス	2 キュー	—	✓	✓
		通常 IBI ステータス	2 キュー	✓	—	✓
		通常 IBI データ	6 DWORD	✓	✓	✓

28.3.2.2.1 I2C モードの転送方法

(1) シングルバッファ転送

各プロセス（コンディション発行、データ転送、ACK/NACK 応答）はソフトウェアでコントロールします。




図 28.46 シングルバッファ転送のデータハンドラ

28.3.2.2.2 I3C モードの転送方法

(1) 通常 FIFO バッファ転送

データとコマンドが書き込まれると、I3C は自律的に転送を開始します。




図 28.47 通常 FIFO バッファ転送のデータハンドラ



28.3.2.3 I²C/I3C プロトコル

28.3.2.3.1 通信プロトコル

(1) I²C 通信データフォーマット

I²C バスフォーマットは、8 ビットのデータと 1 ビットのアクノリッジで構成されています。スタートコンディションまたは繰り返しのスタートコンディションに続くフレームは、マスタデバイスの通信先であるスレーブデバイスを指定するアドレスフレームです。指定されたスレーブは、新たにスレーブが指定されるか、またはストップコンディションが発行されるまで有効です。

図 28.48 に I²C バスフォーマットを、図 28.49 に I²C バスタイミングを示します。

図 28.48 I²C バスフォーマット図 28.49 I²C バスタイミング (SLA = 7 ビットの場合)

- S: スタートコンディションを表します。SCLn ラインが High の状態で、マスタデバイスが SDA_n ラインを High から Low に変化させます。
- SLA: スレーブアドレスを表します。これによって、マスタデバイスがスレーブデバイスを選択します。
- R/W#: データ転送の方向を表します。1 のとき、スレーブデバイスからマスタデバイスの方向、0 のとき、マスタデバイスからスレーブデバイスの方向になります。
- A: アクノリッジを表します。受信デバイスが SDA_n ラインを Low にします。(マスタ送信モードでは、スレーブデバイスがアクノリッジを返します。マスタ受信モードでは、マスタデバイスがアクノリッジを返します。)
- A#: ノットアクノリッジを表します。受信デバイスが SDA_n ラインを High にします。
- Sr: 繰り返しのスタートコンディションを表します。SCLn ラインが High の状態でセットアップ時間経過後に、マスタデバイスが SDA_n ラインを High から Low に変化させます。
- DATA: 送信データまたは受信データを表します。
- P: ストップコンディションを表します。SCLn ラインが High の状態で、マスタデバイスが SDA_n ラインを Low から High に変化させます。

(2) I3C 通信データフォーマット

図 28.50 から図 28.53 の各図は 6 種類の I3C プロトコルそれぞれの標準的な通信を説明するものです。これらの図だけでは I3C で実行できるすべての通信を説明できませんが、各 I3C プロトコルで使う信号と送信フォーマットに関する便利な入門編としてご利用いただけます。

図 28.50 に、ブロードキャスト (0x7E) を含む I3C シングルデータレート (SDR) コーディングを使用した通信の例を示します。これは、SDR モードでアドレス 0x2B のスレーブから 1 バイトのデータをマスタが読み出す事例です。バスフリー条件から SCL ラインを High に保った状態で SDA ラインを Low にして、マスタはスタートコン

ディションを発行します。そして、ブロードキャストアドレス (0x7E)、続けて RnW (0 : 書き込み方向) を発行します。それから、マスタはプルアップ抵抗を On にして、オープンドレインになります。

これによりすべてのスレーブが SDA ラインを Low にすることによりアクノリッジを発行できるようになります。(この図で、ピンク色の網掛けは、このとき SDA ラインがスレーブ側のコントロール下にあることを意味しています。) マスタは繰り返しのスタートコンディションを発行した後、読み出すスレーブのアドレス (0x2B) とそれに続く RnW (1 : 読み出し方向) を発行します。マスタはそれからプルアップ抵抗を On にし、オープンドレインになります。それにより、スレーブは SDA ラインを Low にしてアクノリッジを発行できます。この時点で、マスタは SCL ラインをトグルし続け、SDA ラインを開放します。これにより、スレーブが SDA ラインを駆動して 1 バイト分のデータ (0x4A)、続けて T を送ります。マスタに対して T=1 は続きのデータがあることを、T=0 はデータが終わりであることを通知します。ここで、追加のデータがある場合、スレーブは SCL が High になって SDA が解放されるまで SDA を High にします。マスタには、弱いプルアップで SDA を High に保つオプションがあり、これによりマスタはさらに送信されるデータのバイトを受信できることをスレーブに対して知らせます。もう一つのオプションは、(SCL が High、繰り返しのスタートコンディションの状態) SDA を Low にプルして、スレーブに対してマスタが読み出しを終了しコントロールを取り返したことを知らせます。




図 28.50 ブロードキャスト (0x7E) を含む I3C SDR コーディングを使用した通信の例

図 28.51 に、ブロードキャスト (0x7E) を含まない I3C シングルデータレート (SDR) コーディングを使用した通信の例を示します。これは、SDR モードでアドレス 0x2B のスレーブから 1 バイトのデータをマスタが読み出す事例です。バスフリー条件から、マスタはスタートコンディションを発行し、そして読み出しをしたいスレーブのアドレス (0x2B)、続けて RnW (1 : 読み出し方向) を発行します。

マスタはそれからプルアップ抵抗を On にし、オープンドレインになります。それにより、スレーブは SDA ラインを Low にしてアクノリッジを発行できます。この時点で、マスタは SCL ラインをトグルし続け、SDA ラインを開放します。これにより、スレーブが SDA ラインを駆動して 1 バイト分のデータ (0x4A)、続けて T を送ります。マスタに対して T=1 は続きのデータがあることを、T=0 はデータが終わりであることを通知します。ここで、追加のデータがある場合、スレーブは SCL が High になって SDA が解放されるまで SDA を High にします。マスタには、弱いプルアップで SDA を High に保つオプションがあり、これによりマスタはさらに送信されるデータのバイトを受信できることをスレーブに対して知らせます。もう一つのオプションは、(SCL が High、繰り返しのスタートコンディションの状態) SDA を Low にプルして、スレーブに対してマスタが読み出しを終了しコントロールを取り返したことを知らせます。




図 28.51 ブロードキャスト (0x7E) を含まない I3C SDR コーディングを使用した通信の例

図 28.52 に、マスタが CCC ダイレクトコマンドを一つのスレーブに対して発行する例を示します。この特別なコマンド (GETPID) は、スレーブの暫定 ID を読み出します。

バスフリー条件から SCL ラインを High に保った状態で SDA ラインを Low にして、マスタはスタートコンディションを発行します。そして、ブロードキャストアドレス (0x7E)、続けて RnW (0: 書き込み方向) を発行します。それから、マスタはプルアップ抵抗を On にして、オープンドレインになります。これによりすべてのスレーブが SDA ラインを Low にすることによりアクノリッジを発行できるようになります。(この図で、ピンク色の網掛けは、このとき SDA ラインがスレーブ側のコントロール下にあることを意味しています。) 次に、マスタはダイレクト共通コマンドコード GETPID (0x8C) とそれに続くパリティビット T (0x8C の奇数パリティ = 0) を発行した後、スレーブの 7 ビットダイナミックアドレス (任意に選択、ここでは 0x2B) と RnW ビット (1: 読み出し方向) を発行します。その結果、マスタはプルアップ抵抗を On にし、オープンドレインになります。これにより、アドレス 0x2B のスレーブは SDA ラインを Low にすることで ACK を発行できるようになり、スレーブがコマンドをアクノリッジして、これに従うことをマスタに通知します。(その代わりに、スレーブは SDA を Low にしないことで NACK を発行できます。これによりスレーブがコマンドに従わないことをマスタに通知します。この場合ではエラーが発生します。) ACK に続いて、スレーブはその 48 ビット PID を一度に 1 バイト出力した後、マスタは繰り返しのスタートコンディションを発行します (この部分の波形シーケンスは図に示されていません)。




図 28.52 CCC ダイレクトアドレッシングを含む I3C SDR コーディングを使用した通信の例

図 28.53 に、CCC ブロードキャストコマンドを含む SDR 通信の例を示します。この例で使用するコマンドは、スレーブの最大読み出し長を 43 バイト (0x002B) に設定します。

バスフリー条件から SCL ラインを High に保った状態で SDA ラインを Low にして、マスタはスタートコンディションを発行します。そして、ブロードキャストアドレス (0x7E)、続けて RnW (0 : 書き込み方向) を発行します。それから、マスタはプルアップ抵抗を On にして、オープンドレインになります。これによりすべてのスレーブが SDA ラインを Low にすることによりアクノリッジを発行できるようになります。(この図で、ピンク色の網掛けは、このとき SDA ラインがスレーブ側のコントロール下にあることを意味しています。) 次に、マスタはブロードキャスト共通コマンドコード SETMRL (0x09) とそれに続くパリティビット T (0x09 の奇数パリティ = 1) を発行した後、スレーブから 1 回の読み出しで読み出し可能な最大バイト数を定義するスレーブの 2 つのデータバイト (MSB ファースト) を発行します。各データバイトには、T ビット (パリティビット、奇数パリティ) が続きます。この後、マスタは繰り返しのスタートコンディションを発行します。




図 28.53 CCC ブロードキャストを含む I3C SDR コーディングを使用した通信の例

28.3.2.3.2 バス状態

I3C では、I3C バスを非アクティブであるとみなす 3 つの識別状態を定義します。バスフリー状態、バス利用可能状態、バスアイドル状態（図 28.54 参照）です。

(1) バスフリー状態

少なくとも BFRECDT.FRECYC[8:0] ビットに設定されている時間より長い時間 SCL ラインと SDA ライン両方が High である、I3C バスの状態です。

(2) バス利用可能状態 [I3C モード]

少なくとも BAVLCDT.AVLCYC[8:0] ビットに設定されている時間より長い時間 SCL ラインと SDA ライン両方が High である、I3C バスの状態です。

スレーブは、バス利用可能状態の後、（例えば、In-band 割り込みまたはマスタ移管要求のため）スタート要求のみを発行できます。

(3) バスアイドル状態 [I3C モード]

少なくとも BIDLCDT.IDLCYC[17:0] ビットに設定されている時間より長い時間 SCL ラインと SDA ライン両方が High である、I3C バスの状態です。

スレーブは、バスアイドル状態の後、（例えば、ホットジョインのため）スタート要求のみを発行できます。

仕様は以下のとおりです。IDLE が最大である必要があります。

$\text{BFRECDT.FRECYC}[8:0] < \text{BAVLCDT.AVLCYC}[8:0] < \text{BIDLCDT.IDLCYC}[17:0]$




図 28.54 バス状態

28.3.2.3.3 スタートコンディション、繰り返しのスタートコンディション、ストップコンディション発行機能

(1) スタートコンディション発行動作

I3C は、CNDCTL.STCND ビットが 1 のときにスタートコンディションを発行します。

STCND ビットは、BCST.BFREF フラグが 1 (バスフリー状態) のとき、1 (スタートコンディション発行要求) にしてください。

I3C はスタートコンディションを発行します。

スタートコンディションが正常に発行された場合、I3C は自動的にマスタ送信モードへ遷移します。スタートコンディションの発行は、以下のシーケンスに従って行われます。

[スタートコンディション発行動作]

- SDA_n ラインを立ち下げる (High から Low に遷移)。
- STDBR.SBRHO[7:0]で設定した時間とスタートコンディションのホールド時間を確保する。
- SCL_n ラインを立ち下げる (High から Low に遷移)。
- SCL_n ラインの Low を検出し、STDBR.SBRLO[7:0]で設定した SCL_n ラインの Low 幅を確保する。

(2) 繰り返しのスタートコンディション発行動作

I3C は、CNDCTL.SRCND ビットが 1 のときに繰り返しのスタートコンディションを発行します。

SRCND ビットを 1 にすると、繰り返しのスタートコンディション発行要求が行われ、BCST.BFREF フラグが 0 (バスビジー状態) で、かつ PRSST.CRMS ビットが 1 (マスタモード) の場合、I3C は繰り返しのスタートコンディションを発行します。

繰り返しのスタートコンディションの発行は、以下のシーケンスに従って行われます。

[繰り返しのスタートコンディション発行動作]

- SDA_n ラインを解放する。
- STDBR.SBRLO[7:0]で設定した SCL_n ラインの Low 幅が経過したことを確認する。
- SCL_n ラインを解放する (Low から High に遷移)。
- SCL_n ラインの High を検出し、STDBR.SBRLO[7:0]で設定した時間と繰り返しのスタートコンディションのセットアップ時間を確保する。
- SDA_n ラインを立ち下げる (High から Low に遷移)。
- STDBR.SBRHO[7:0]で設定した時間と繰り返しのスタートコンディションのホールド時間を確保する。

- SCLn ラインを立ち下げる (High から Low に遷移)。
- SCLn ラインの Low を検出し、STDBR.SBRLO[7:0]で設定した SCLn ラインの Low 幅を確保する。

注. 繰り返しのスタートコンディション要求の発行時、CNDCTL.SRCND が 0 であることを確認してから、NTDTBP0 レジスタにスレーブアドレスを書いてください。CNDCTL.SRCND が 1 のときに書き込まれたデータは、以前の再送条件と判断されるため、転送されません。




図 28.55 スタートコンディション／繰り返しのスタートコンディション発行動作タイミング (STCND、SRCND ビット)

図 28.56 に、マスタ送信後に繰り返しのスタートコンディションが発行されたときの動作タイミングを示します。

[マスタ送信後の繰り返しのスタートコンディション発行動作]

- 初期設定。詳細は、「28.3.3.1. 初期設定フロー」を参照してください。
- BCST.BFREF フラグを読んでバスが解放状態であることを確認した後、CNDCTL.STCND ビットに 1 を書き込みます (スタートコンディション発行要求)。I3C はこの要求を受け付けると、スタートコンディションを発行します。同時に、BFREF フラグが自動的に 0 になり、BST.STCNDDF フラグが自動的に 1 になり、STCND ビットが自動的に 0 になります。このとき、STCND ビットが 1 の状態でスタートコンディションが検出され、かつ SDA 出力状態の内部レベルと SDA_n ラインのレベルが一致していれば、I3C は STCND ビットによるスタートコンディション発行が正常に完了したことを認識し、PRSS.CRMS、PRSS.TRMD ビットが自動的に 1 になり、I3C はマスタ送信モードになります。NTST.TDBEF0 フラグは、TRMD ビットが 1 になることにより自動的に 1 になります。
- NTST.TDBEF0 フラグが 1 であることを確認した後、NTDTBP0 レジスタに送信データ (スレーブアドレスと R/W# ビット) を書いてください。NTDTBP0 レジスタに送信データが書き込まれると、TDBEF0 フラグは自動的に 0 になり、NTDTBP0 レジスタからデータが転送されて、再び TDBEF0 フラグが 1 になります。スレーブアドレスと R/W# ビットを含むバイトの送信が完了すると、送信された R/W# ビットの値に応じて自動的に TRMD ビットの値が更新され、マスタ送信モードまたはマスタ受信モードが選択されます。R/W# ビットの値が 0 であった場合、I3C はマスタ送信モードを継続します。このとき BST.NACKDF フラグが 1 であるため、アドレスを認識したスレーブデバイスが存在しないか、または通信エラーが発生していることを示しているため、CNDCTL.SPCND ビットに 1 を書いて、ストップコンディションを発行してください。なお、データを 10 ビットフォーマットのアドレスで送信する場合は、1 回目のアドレス送信処理で NTDTBP0 レジスタに 1111 0、スレーブアドレスの上位 2 ビット、および W を書き込みます。次に、2 回目のアドレス送信処理では、NTDTBP0 レジスタにスレーブアドレスの下位 8 ビットを書いてください。
- NTST.TDBEF0 フラグが 1 であることを確認した後、送信データを NTDTBP0 レジスタに書き込んでください。なお、送信データの準備ができるまで、繰り返しのスタートコンディションを発行するまで、またはストップコンディションを発行するまでの間、I3C は自動的に SCLn ラインを Low にホールドします。
- 送信する全バイトを NTDTBP0 レジスタに書いた後、BST.TENDF フラグが 1 に戻るのを待ってから、BST.STCNDDF フラグが 1 であることを確認した後、BST.STCNDDF フラグを 0 にしてください。

- CNDCTL.SRCND ビットを 1 (繰り返しのスタートコンディション発行要求) にします。I3C は繰り返しのスタートコンディション発行要求を受け付けると、繰り返しのスタートコンディションを発行します。
- BST.STCNDDF フラグが 1 であることを確認した後、NTDTBP0 レジスタに送信データ (スレーブアドレスと R/W#ビット) を書いてください。




図 28.56 マスタ送信後の繰り返しのスタートコンディション発行タイミング

(3) ストップコンディション発行動作

I3C は、CNDCTL.SPCND ビットが 1 のときにストップコンディションを発行します。

SPCND ビットを 1 にすると、ストップコンディション発行要求が行われ、BCST.BFREF フラグが 0 (バスビジー状態) で、かつ PRSST.MST ビットが 1 (マスタモード) の場合、I3C はストップコンディションを発行します。ストップコンディションの発行は、以下のシーケンスに従って行われます。

[ストップコンディション発行動作]

- SDA_n ラインを立ち下げる (High から Low に遷移)。
- STDBR.SBRLO[7:0]で設定した SCLn ラインの Low 幅が経過したことを確認する。
- SCLn ラインを解放する (Low から High に遷移)。
- SCLn ラインの High を検出し、STDBR.SBRHO[7:0]で設定した時間とストップコンディションのセットアップ時間を確保する。
- SDA_n ラインを解放する (Low から High に遷移)。
- STDBR.SBRLO[7:0]で設定した時間とバスフリー時間を確保する。
- BFREF フラグを 1 にしてバス権を解放する。




図 28.57 ストップコンディション発行タイミング (SPCND ビット)

28.3.2.3.4 アドレス一致検出

I3C は、ジェネラルコールアドレスとホストアドレスに加えて 3 つの固有のスレーブアドレスを設定でき、また 7 ビットまたは 10 ビットスレーブアドレスを設定することもできます。

(1) スレーブアドレス一致検出 [I²C モード]

I3C は、3 つの固有のスレーブアドレスを設定でき、それぞれに対してスレーブアドレス検出機能を備えています。

SVCTL.SVAEn ビット (n=0~2) が 1 のとき、SVDVADn レジスタ (n=0~2) に設定されたスレーブアドレスを検出できます。

I3C は設定されたスレーブアドレス一致を検出すると、SCL クロックの 9 クロック目の立ち上がりで該当する SVST.SVAFn フラグ (n=0~2) を 1 にし、続く R/W#ビットにより NTST.RDBFF0 フラグまたは NTST.TDBEF0 フラグを 1 にします。これによって、受信データフル割り込み (I3Cn_RX) または送信データエンpty割り込み (I3Cn_TX) を発生させることができます。SVAFy フラグを確認することでどのスレーブアドレスが指定されたかを識別できます。

図 28.58~図 28.59 に、SVAFy フラグが 1 になるタイミングを 2 つのケースで示します。




図 28.58 SVAfy フラグが1になるタイミング (7 ビットアドレスフォーマット選択時)




図 28.59 SVAfy フラグが1になるタイミング (10 ビットアドレスフォーマット選択時)

(2) ジェネラルコールアドレス検出機能 [I²C モード]

I3C は、ジェネラルコールアドレス (0000 000 + 0[W]) の検出機能を備えています。この機能は、SVCTL.GCAE ビットを 1 にすることで有効になります。

スタートコンディションまたは繰り返しのスタートコンディション発行後に受信したアドレスが 0000 000 + 1[R] (開始バイト) の場合は、I3C はスレーブアドレスの内容はすべて 0 であるとみなし、ジェネラルコールアドレスとして認識しません。

I3C がジェネラルコールアドレスを検出すると、SCL クロックの 9 クロック目の立ち上がりエッジで SVST.GCAF フラグと NTST.RDBFF0 フラグの両方が 1 になります。これによって、受信データフル割り込み (I3Cn_RX) が発生します。GCAF フラグを確認することで、ジェネラルコールアドレスが送信されたことを認識できます。

なお、ジェネラルコールアドレス検出後の動作は、通常のスレーブ受信動作と同じです。




図 28.60 ジェネラルコールアドレス受信時に GCAF フラグが 1 になるタイミング

(3) デバイス ID アドレス検出機能 [I²C モード]

I3C モジュールは、I²C バス規格 (Rev.03) に準拠したデバイス ID アドレスの検出機能を備えています。I3C が SVCTL.DVIDE ビットを 1 にした状態で、スタートコンディションまたは繰り返しのスタートコンディション発行後の 1 バイト目に 1111 100 を受信すると、I3C はこのアドレスをデバイス ID アドレスと認識し、続く R/W#ビットが 0 のとき SCL クロックの 9 クロック目の立ち上がりエッジで SVST.DVIDF フラグを 1 にした後、2 バイト目以降と自スレーブアドレスとの比較動作を行います。この 2 バイト目以降のアドレスがスレーブアドレスレジスタの値と一致した場合、I3C は対応する SVST.SVAFn フラグ (n=0~2) を 1 にします。

その後スタートコンディションまたは繰り返しのスタートコンディション発行後の 1 バイト目が再びデバイス ID アドレス (1111 100) と一致し、続く R/W#ビットが 1 のときは、I3C は 2 バイト目以降のアドレス比較動作を行わず、NTST.TDBEF0 フラグを 1 にします。

デバイス ID アドレス検出機能では、I3C のスレーブアドレスと一致しなかった場合、あるいは I3C のスレーブアドレスと一致し、繰り返しのスタートコンディションを検出した時にデバイス ID アドレスと一致しなかった場合、I3C は DVIDF フラグを 0 にします。スタートコンディションまたは繰り返しのスタートコンディション検出後の 1 バイト目がデバイス ID アドレス (1111 100) と一致し、かつ R/W#ビットが 0 の場合は、I3C は DVIDF フラグを 1 にして、続く 2 バイト目以降を I3C のスレーブアドレスと比較します。R/W#ビットが 1 の場合、DVIDF フラグは前値の状態を継続し、I3C は 2 バイト目以降を比較しません。このようにして、TDBEF0=1 の確認後、DVIDF フラグを読むことで、デバイス ID アドレスを受信したことを確認することができます。

なお、一連のデバイス ID フィールド受信後にホストに送信するデバイス ID フィールドとして、必要な情報 (3 バイトデータ : メーカー情報 [12 ビット] + 部品識別 [9 ビット] + リビジョン [3 ビット]) を、通常を送信データとして準備しておいてください。デバイス ID フィールドに含める必要のある情報については、NXP 社にお問い合わせください。




図 28.61 デバイス ID 受信時に SVAfY/DVIDF フラグが 1 または 0 になるタイミング

(4) ホストアドレス検出機能 [I²C モード]

I3C は、SMBus 動作時にホストアドレスを検出する機能を備えています。BFCTL.SMBS ビットが 1 のとき SVCTL.HOAE ビットを 1 にすると、I3C はスレーブ受信モード (PRSSR レジスタの CRMS と TRMD = 00) 時に、ホストアドレス (0001 000) の検出が可能です。

I3C がホストアドレスを検出すると、SCL クロックの 9 クロック目の立ち上がりエッジで SVST.HOAF フラグが 1 になると同時に、R/W# ビットが 0 (Wr ビット) のとき、NTST.RDBFF0 フラグが 1 になります。これによって、受信データフル割り込み (I3C_RXI2C_RX) が発生します。HOAF フラグを用いて、スマートバッテリーなど他のデバイスからホストアドレスが送信されたことを識別できます。

ホストアドレス (0001 000) に続くビットが Rd ビット (R/W# ビットが 1) である場合も、I3C はホストアドレスを検出できます。ホストアドレス検出後の動作は、通常のスレーブ動作と同じです。




図 28.62 ホストアドレス受信時に HOAF フラグが1になるタイミング

(5) Hs モードマスタコード検出機能 [I²C モード]

IIC は、Hs モードマスタコード (0000 1XXXb) の検出機能を備えています。SVCTL.HSMCE ビットを 1 にした状態で、IIC がスタートコンディション発行後の 1 バイト目に Hs モードマスタコード (0000 1XXXb) を受信すると、このモジュールはこのアドレスを Hs モードマスタコードと認識し、SCL クロックの 9 クロック目の立ち上がりエッジで SVST.HSMCF フラグを 1 にします。Hs モードマスタコードへの NACK 応答後の繰り返しのスタート後の 1 バイト目はスレーブアドレスとして認識し、SVDVADn.SVAD[9:0] (n = 0~2) で設定されるスレーブアドレスと比較します。IIC は設定されたスレーブアドレス一致を検出すると、SCL クロックの 9 クロック目の立ち上がりで該当する SVST.SVAFn フラグ (n = 0~2) を 1 にし、続く R/W# ビットにより NTST.RDBFF0 フラグまたは NTST.TDBEF0 フラグを 1 にします。これによって、受信データフル割り込み (IICn_RX) または送信データエンプティ割り込み (IICn_TX) が発生します。SVAfY フラグを確認することでどのスレーブアドレスが指定されたかを識別できます。SVST.HSMCF フラグは、ストップコンディションを検出すると 0 になります。

注. SVCTL.HSMCE ビットが 0 のときに Hs モードマスタコード (0000 1XXXb) を受信する場合、ストップコンディションを検出するまで他のパターンは無視されます。




図 28.63 Hs モードマスターコード受信時に SVAfY/HSMCF フラグが1になるタイミング

(6) CCC 検出機能 [I3C モード]

● ブロードキャスト CCC の場合

1. スタートコンディションまたは繰り返しのスタートコンディションの後、ブロードキャストアドレス (0x7E) と R/W#=0 を受信します。
2. ACK に応答します。
3. 共通コマンドコード (CCC) を受信します。
4. CCC に従い、以下のデータを格納します。(格納先は、表 28.11 を参照。)
5. 受信ステータスディスクリプタを受信ステータスキューに格納します。

● ブロードキャスト CCC (ENTDAA) の場合

1. スタートコンディションの後、ブロードキャストアドレス (0x7E) と R/W#=0 を受信します。
2. ACK に応答します。
3. ENTDAA を受信します。
4. 繰り返しのスタートコンディションの後、ブロードキャストアドレス (0x7E) と R/W#=1 を受信した場合。
5. ダイナミックアドレスが配置されない場合、ACK 応答をします。
6. この暫定 ID (SDCTPIDH[31:0]、SDCTPIDL[15:0])、BCR (SVDCT.TBCR[7:0])、DCR (SVDCT.TDCR[7:0]) を送信します。
7. 上記 6.の送信でアービトラージョンを獲得したら、それに続くダイナミックアドレスを受信します。上記 6.の送信でアービトラージョンをロストしたら、4.から 6.の処理を繰り返します。
8. ダイナミックアドレスのパリティが正しい場合、ACK 応答をします。
9. ダイナミックアドレスのパリティが正くない場合、NACK 応答をして、4.から 7.の処理を繰り返します。
10. SDATBAS0.SDDYAD[7:0]を更新し、SVDVAD0.SDYADV ビットを 1 にします。

11. ストップコンディションを検出したら、受信ステータスディスクリプタを受信ステータスキューに格納します。
- **ダイレクトライト CCC の場合**
 1. スタートコンディションまたは繰り返しのスタートコンディションの後、ブロードキャストアドレス (0x7E) と R/W#=0 を受信します。
 2. ACK に応答します。
 3. 共通コマンドコード (CCC) を受信します。
 4. 繰り返しのスタートコンディションの後、ダイナミックアドレスと R/W#=0 を受信します。
 5. 受信されたダイナミックアドレスを配置されたダイナミックアドレスと比較し、一致した場合、I3C は ACK を応答します。
一致しない場合、NACK を応答し、繰り返しスタートコンディションまたはストップコンディションを待ちます。
 6. CCC に従い、以下のデータを格納します。(格納先は、表 28.11 を参照。)
 7. 受信ステータスディスクリプタを受信ステータスキューに格納します。
- **ダイレクトリード CCC の場合**
 1. スタートコンディションまたは繰り返しのスタートコンディションの後、ブロードキャストアドレス (0x7E) と R/W#=1 を受信します。
 2. ACK に応答します。
 3. 共通コマンドコード (CCC) を受信します。
 4. 繰り返しのスタートコンディションの後、ダイナミックアドレスと R/W#=1 を受信します。
 5. 受信されたダイナミックアドレスを配置されたダイナミックアドレスと比較し、一致した場合、I3C は ACK を応答します。
一致しない場合、NACK を応答し、繰り返しスタートコンディションまたはストップコンディションを待ちます。
 6. CCC に従い、SFR から応答します。(応答 CCC については、表 28.11 を参照。)
 7. 受信ステータスディスクリプタを受信ステータスキューに格納します。

表 28.11 共通コマンドコード動作 (1/2)

コマンドコード	CCC の種類	コマンド名	データの有無	自動応答	格納先
0x00	Broadcast	ENEC	あり	—	SFR
0x01	Broadcast	DISEC	あり	—	SFR
0x02	Broadcast	ENTAS0	なし	—	SFR
0x03	Broadcast	ENTAS1	なし	—	SFR
0x04	Broadcast	ENTAS2	なし	—	SFR
0x05	Broadcast	ENTAS3	なし	—	SFR
0x06	Broadcast	RSTDAA	なし	—	SFR
0x07	Broadcast	ENTDAA	あり	あり	SFR
0x08	Broadcast	DEFSLVS	あり	—	FIFO
0x09	Broadcast	SETMWL	あり	—	SFR
0x0A	Broadcast	SETMRL	あり	—	SFR
0x0B	Broadcast	ENTTM	あり	—	SFR
0x29	Broadcast	SETAASA	なし	—	SFR
0x80	Direct Write	ENEC	あり	—	SFR
0x81	Direct Write	DISEC	あり	—	SFR
0x82	Direct Write	ENTAS0	なし	—	SFR

表 28.11 共通コマンドコード動作 (2/2)

コマンドコード	CCC の種類	コマンド名	データの有無	自動応答	格納先
0x83	Direct Write	ENTAS1	なし	—	SFR
0x84	Direct Write	ENTAS2	なし	—	SFR
0x85	Direct Write	ENTAS3	なし	—	SFR
0x86	Direct Write	RSTDAA	なし	—	SFR
0x87	Direct Write	SETDASA	あり	—	SFR
0x88	Direct Write	SETNEWDA	あり	—	SFR
0x89	Direct Write	SETMWL	あり	—	SFR
0x8A	Direct Write	SETMRL	あり	—	SFR
0x8B	Direct Read	GETMWL	—	あり	SFR
0x8C	Direct Read	GETMRL	—	あり	SFR
0x8D	Direct Read	GETPID	—	あり	SFR
0x8E	Direct Read	GETBCR	—	あり	SFR
0x8F	Direct Read	GETDCR	—	あり	SFR
0x90	Direct Read	GETSTATUS	—	あり	SFR
0x91	Direct Read	GETACCMST	—	あり	SFR
0x94	Direct Read	GETMXDS	—	あり	SFR

28.3.2.3.5 アービトレーションロスト検出機能 [I²C モード]

I3C は、I²C バス規格で定められている通常のアービトレーションロスト検出機能の他に、スタートコンディションの二重発行防止、NACK 送信時のアービトレーションロスト検出、スレーブ送信時のアービトレーションロスト検出機能を備えています。

(1) マスタアービトレーションロスト検出機能 (MALE ビット)

I3C はスタートコンディション発行の際、SDAn ラインを Low にします。しかし、これよりも早く他のマスタデバイスがスタートコンディションを発行して SDAn ラインを Low にした場合、アービトレーションロストが発生させ、他のマスタデバイスの通信を優先します。同様に BCST.BFREF フラグが 0 (バスビジー中) のときに CNDCTL.STCND ビットを 1 にすると、アービトレーションロストが発生し、他のマスタデバイスの通信を優先します。スタートコンディションは生成しません。

またスタートコンディション発行が正常に行われた場合、アドレスビットを含む送信データ (内部 SDA 出力レベル) と SDAn ラインに不一致が生じた場合 (内部 SDA 出力が High 出力 (SDA 端子はハイインピーダンス) で、SDAn ラインに Low を検出したとき)、I3C はアービトレーションロストが発生させます。

BSTE.ALE = 1 かつ BFCTL.MALE = 1 (マスタアービトレーションロスト検出有効) の状態で、次の条件が成立したとき、I3C はマスタアービトレーションロストを検出します。

バス権のアービトレーションがロストしたとき、I3C はただちにスレーブ受信モードに遷移します。

このとき、スレーブアドレス (ジェネラルコールアドレスを含む) が自身のアドレスと一致していれば、I3C はスレーブ動作を継続します。

[マスタアービトレーションロスト条件]

- BCST.BFREF フラグが 1 の状態で CNDCTL.STCND ビットを 1 にしてスタートコンディションを発行した後、SDA の内部出力レベルと SDAn ラインのレベルが不一致のとき (スタートコンディション発行エラー)
- BFREF フラグが 0 の状態で CNDCTL.STCND ビットを 1 にしたとき (スタートコンディション二重発行エラー)

注: I3C はスタートコンディションを発行しません。

- マスタ送信モード時 (PRSSR レジスタの CRMS と TRMD = 11b)、アクノリッジを除く送信データ (内部の SDA 出力レベル) と SDAn ラインのレベルが不一致のとき






図 28.64 マスタアービトレーションロスト検出動作例 (MALE = 1 の場合)

バスフリー (BFREF = 1) スタートコンディション発行 (STCND = 1) エラー



バスビジー (BFREF = 0) スタートコンディション発行 (STCND = 1) エラー



注. PCLK = PCLKB

図 28.65 スタートコンディション発行時のアービトレーションロスト検出動作例 (MALE = 1 の場合)

(2) NACK 送信中のアービトレーションロスト検出 (NALE ビット)

受信モード時で NACK 送信時に出力した SDA 信号と SDA_n ライン上の信号の状態が不一致の場合 (内部 SDA 出力が High 出力 (SDA_n 端子はハイインピーダンス) で、SDA_n ラインに Low を検出したとき)、I3C はアービトレーションロストを発生させる機能を備えています。マルチマスタのシステムにおいて、2 つ以上のマスタデバイスが同じスレーブデバイスから同時にデータを受信するとき、NACK 送信と ACK 送信の衝突が原因で、アービトレーションロストが発生します。このような衝突は、複数のマスタデバイスが 1 つのスレーブデバイスに対して同じ情報を送受信する際に生じます。




図 28.66 NACK 送信中のアービトレーションロスト検出の動作例 (NALE = 1 の場合)

以下では、2 つのマスタデバイス (マスタ A、B) と 1 つのスレーブデバイスがバス上に接続されている場合を例に挙げてアービトレーションロストを説明します。マスタ A はスレーブデバイスから 2 バイト受信、マスタ B はスレーブデバイスから 4 バイト分のデータ受信を行うものとします。

マスタ A とマスタ B が同時にスレーブデバイスにアクセスした場合、スレーブアドレスが同じであるため、スレーブデバイスアクセス中にマスタ A にも B にもアービトレーションロストは発生しません。そのため、マスタ A とマスタ B は、どちらもバス権を取得したものと認識して動作します。この例でマスタ A は、スレーブデバイスから最終バイトである 2 バイト分の受信が完了した時点で NACK を送信します。一方マスタ B は、スレーブデバイスからの受信データが必要な 4 バイト受信に満たないため ACK 送信を行います。このときマスタ A の NACK 送信とマスタ B の ACK 送信の衝突が発生します。一般的に、このような衝突が発生した場合、マスタ A はマスタ B が出した ACK 送信を検出できずにストップコンディションを発行します。そのため、このストップコンディションの発行は、マスタ B の SCL クロック出力と競合し、通信を中断させます。

本モジュールは、NACK 送信時に ACK を受信した場合、他のマスタデバイスと競合負けが発生したことを検出し、アービトレーションロストを発生させることができます。

NACK 送信時にアービトレーションロストが発生すると、本モジュールはただちにスレーブ一致状態を解除して、スレーブ受信モードへ遷移します。この機能は、ストップコンディション発行を未然に防ぎ、バスの通信エラーを防止します。

同様に、SMBus の ARP コマンド処理においても、NACK 送信中のアービトレーションロスト検出機能を用いて、アサインアドレスコマンド後の Get UDID (汎用) 処理でアサインアドレスの UDID (ユニークデバイス ID) が不一致の場合に、追加クロック処理 (0xFF 送信処理など) を省くことができます。

BSTE.ALE ビットが 1 かつ BFCTL.NALE ビットが 1 (NACK 送信中アービトレーションロスト検出有効) の状態で、以下に示す条件が成立したとき、I3C は NACK 送信中のアービトレーションロストを検出します。

[NACK 送信中アービトレーションロスト条件]

- NACK 送信時 (ACKCTL.ACKT = 1)、内部の SDA 出力レベルと SDA_n ラインの状態 (ACK 受信) が不一致のとき

(3) スレーブアービトレーションロスト検出機能 (SALE ビット)

I3C は、スレーブ送信時に送信データ（出力した SDA 信号）と SDA_n ライン上の信号の状態に不一致が生じた場合（出力した SDA 信号が High 出力（SDA_n 端子はハイインピーダンス）で、SDA_n ラインに Low を検出したとき）、アービトレーションロストを発生させる機能を備えています。このアービトレーションロスト検出機能は、主に SMBus での UDID（ユニークデバイス ID）送信時に使用します。

DATA 送信時にアービトレーションロストが発生すると、本モジュールはただちにスレーブ一致状態を解除して、スレーブ受信モードへ遷移します。この機能によって、SMBus での UDID 送信時のデータ衝突を検出し、以降の余剰な 0xFF 送信処理を省くことができます。

BSTE.ALE ビットが 1 かつ BFCTL.SALE ビットが 1（スレーブアービトレーションロスト検出有効）の状態、以下に示す条件が成立したとき、I3C はスレーブアービトレーションロストを検出します。

「スレーブアービトレーションロスト条件」

- スレーブ送信モード時（PRST レジスタの CRMS と TRMD = 01b）、アクノリッジを除く送信データ（内部の SDA 出力レベル）と SDA_n ラインのレベルが不一致のとき




図 28.67 スレーブアービトレーションロスト検出動作例 (SALE = 1 の場合)

28.3.2.3.6 クロックストレッチ機能 [I²C モード]

(1) 送信データの誤送信防止機能

I3C は送信モード時 (PRSS.TRMD = 1)、I²C バス送信データレジスタ (NTDTBP0 レジスタ) にデータが書かれていない場合、以下に示す区間、自動的に SCLn ラインの Low ホールドを行います。この Low ホールド期間は、送信データの書き込みが行われるまで延長されて、意図しない送信データの誤送信を防止します。

マスタ送信モード

- スタートコンディション／繰り返しのスタートコンディション発行後の Low 区間
- 9クロック目と次の転送の1クロック目の間の Low 区間

スレーブ送信モード

- 9クロック目と次の転送の1クロック目の間のLow 区間




図 28.68 送信モード時の自動 Low ホールド動作

(2) NACK 受信転送中断機能

I3C は送信モード時 (PRST.TRMD = 1) に NACK を受信した場合、転送動作を中断する機能を備えています。この機能は、BSTE.NACKDE ビットが 1 (転送中断許可) のとき有効になります。NACK 受信時にすでに次の送信データが書き込まれていた場合 (NTST.TDBEF0 = 0 の状態)、SCL クロックの 9 クロック目の立ち下がりでのデータ送信を自動的に中断します。これによって、次送信データの MSB が 0 の場合、SDAAn ライン Low 出力固定を防止することができます。

なお NACK 受信転送中断機能で転送動作が中断された場合 (BST.NACKDF = 1)、以後の送信動作および受信動作は行いません。送受信動作を再開するには NACKDF フラグを 0 にしてください。マスタ送信モードでは、以下のいずれかの方法で動作を再開してください。

- 繰り返しのスタートコンディション発行後に、NACKDF フラグを 0 にする。
- ストップコンディション発行後に、NACKDF フラグを 0 にしてから、スタートコンディションを発行する。




図 28.69 NACK 受信時のデータ転送中断動作 (NACK = 1 の場合)

(3) 受信データ取りこぼし防止機能

受信モード時 (PRST.TRMD = 0) に、受信データフル (NTST.RDBFF0 = 1) の状態で受信データ (NTDTBP0 レジスタ) の読み出しが 1 転送フレーム以上遅れるなどの応答処理遅延が発生した場合、I3C は次のデータ受信の直前で自動的に SCLn ラインの Low ホールドを行い、受信データの取りこぼしを防止します。

この自動 Low ホールド機能による取りこぼし防止機能は、最終受信データの読み出し処理が遅れて、その間にストップコンディションが発行された後、I3C 自身のスレーブアドレス、またはそのほかのスレーブアドレスを受信した場合にも有効です。

また、SCSTRCTL レジスタの RWE ビットと ACKTWE ビットの組み合わせにより、SCLn ラインが Low ホールドされる期間を選択できます。

(a) RWE ビットによる 1 バイト受信動作／自動 Low ホールド機能

SCSTRCTL.RWE ビットを 1 にすると、I3C は RWE ビット機能を用いた 1 バイト受信動作を行います。

SCSTRCTL.ACKTWE ビットが 0 のとき、I3C は SCL クロックの 8 クロック目の立ち下がりから 9 クロック目の立ち下がり期間のアクノリッジビットには自動的に ACKCTL.ACKT ビットの内容を送出し、9 クロック目の立ち下がりを検出すると RWE ビット機能により自動的に SCLn ラインの Low ホールドを行います。この Low ホールドは、NTDTBP0 レジスタからデータを読み出すことで解除されます。そのため 1 バイトごとの受信動作が可能となります。

なお RWE ビット機能は、マスタ受信モード時またはスレーブ受信モード時に、I3C 自身のスレーブアドレス (ジェネラルコールアドレスとホストアドレス含む) との一致があった以降の受信フレームから有効になります。

(b) ACKTWE ビットによる 1 バイト受信動作 (ACK/NACK 送出制御)／自動 Low ホールド機能

SCSTRCTL.ACKTWE ビットを 1 にすると、I3C は ACKTWE ビット機能を用いた 1 バイト受信動作を行います。

ACKTWE ビットを 1 にすると、SCL の 8 クロック目の立ち上がりで NTST.RDBFF0 フラグが 1 (受信データフル) になり、8 クロック目の立ち下がりですべて自動的に SCLn ラインの Low ホールドが行われます。この Low ホールドは、ACKCTL.ACKT ビットに値を書き込むことで解除されますが、NTDTBP0 レジスタからデータを読み出し

でも解除されません。そのため、1 バイトごとに受信したデータの内容に応じて ACK/NACK の送信を制御することにより、受信動作が可能となります。

なお ACKTWE ビット機能は、マスタ受信モード時またはスレーブ受信モード時に、I3C 自身のスレーブアドレス（ジェネラルコールアドレスとホストアドレス含む）との一致があった以降の受信フレームから有効になります。




図 28.70 受信モード時の自動 Low ホールド動作（ACKTWE および RWE ビットを使用）

28.3.2.3.7 クロックストール [I3C モード]

I3C には、SCL の Low 期間に SCL をストールする機能があります。

SCL ストールコントロールについて、以下の表で説明します。

表 28.12 I3C クロックストール (1/2)

クロックストール条件	クロックストールコントロール	クロックストール期間
I3C 転送、ACK/NACK フェーズ	SCSTLCTL.ACKPE ビットの設定値	SCSTLCTL.STLCYC [15:0]値のカウンタ期間の間
	送信データ FIFO エンプティ	TX FIFO ヘデータが書き込まれるまで
	受信データ FIFO フル	RX FIFO レジスタからデータが読み出されるまで
I3C 書き込みデータ転送、パリティビット	SCSTLCTL.PARPE ビットの設定値	SCSTLCTL.STLCYC [15:0]値のカウンタ期間の間
	送信データ FIFO エンプティ	TX FIFO ヘデータが書き込まれるまで

表 28.12 I3C クロックストール (2/2)

クロックストール条件	クロックストールコントロール	クロックストール期間
I3C 読み出し転送、遷移ビット	SCSTLCTL.TRAPE ビットの設定値	SCSTLCTL.STLCYC [15:0]値のカウント期間の間
	受信データ FIFO フル	RX FIFO レジスタからデータが読み出されるまで
アドレス配置フェーズ	SCSTLCTL.AAPE ビットの設定値	SCSTLCTL.STLCYC [15:0]値のカウント期間の間

条件ごとのストールタイミングを以下の図に示します。

(1) I3C 転送、ACK/NACK フェーズ




図 28.71 ACK フェーズのマスタクロックストール

(2) I3C 書き込みデータ転送、パリティビット




図 28.72 書き込みパリティビットのマスタクロックストール

(3) I3C 読み出し転送、遷移ビット




図 28.73 次の読み出しデータの前の T ビットでのマスタクロックストール




図 28.74 ストップコンディションの前の T ビットでのマスタクロックストール




図 28.75 繰り返しのスタートコンディションの前の Low T ビットでのマスタクロックストール

(4) ダイナミックアドレス配置、配置アドレスの最初のビット




図 28.76 ダイナミックアドレスの最初のビットでのマスタクロックストール

28.3.2.3.8 In-band 割り込み [I3C モード]

I3C は、スタートコンディション（ただし繰り返しのスタートコンディションは除く）に続くアービトレーション獲得済みのアドレスヘッダで、In-band 割り込みを検出します。スレーブデバイスからスタート要求（SDA が Low）が発行された場合、I3C は SCL を Low にして、スタートコンディションを完了します。それから、SCL を供給し、In-band 割り込み要求を受信します。

検出される In-band 割り込みは、以下の 3 種類に分類されます。

- スレーブ割り込み要求
- バス権要求

- ホットジョインイベント

各 In-band 割り込み検出時の動作について以下に説明します。

(1) スレーブ割り込み要求

1. アドレスヘッダの RnW ビットが High でスレーブアドレスを検出します。
2. 検出したスレーブアドレスを、各 DAT (DATBASm レジスタ) の DVDYAD[7:0] ビットと比較します。
3. DAT.DVDYAD[7:0] ビットの値と一致しない場合 :
NACK を応答し、ストップコンディションを発行します。
DAT.DVDYAD[7:0] ビットの値と一致し、かつ DAT.DVSIRRJ ビットが 1 の場合 :
以下の順で動作します。
 - (a) NACK を応答します。
 - (b) 繰り返しのスタートコンディションを発行した後、検出したスレーブに対してダイレクト DISEC CCC を自動的に発行します。
 - (c) ストップコンディションを発行します。

DAT.DVDYAD[7:0] ビットの値と一致し、かつ DAT.DVSIRRJ ビットが 0 の場合 :
ACK を応答します。

4. DAT.DVIBIPL = 0 のとき :
ストップコンディションを発行します。
DAT.DVIBIPL = 1 のとき :
ACK 応答に続けてスレーブから IBI データを受信するため SCL を駆動し、IBI データを受信します。
受信した IBI データを IBI データキューに格納します。
NQTHCTL.IBIDSSZ[7:0] ビットに設定されたサイズの IBI データを受信するごとに、IBI ステータスディスクリプタが IBI ステータスキューに格納されます。
5. IBI データに続いて T ビットの Low を検出した後、ストップコンディションを発行します。
6. ストップコンディションの発行後
NACK 応答 :
 - IBINCTL.NRSIRCTL ビットが 0 の場合、IBI ステータスディスクリプタを IBI ステータスキューに格納しません。
 - IBINCTL.NRSIRCTL ビットが 1 の場合、IBI ステータスディスクリプタを IBI ステータスキューに格納します。

ACK 応答 :

IBI ステータスディスクリプタを IBI ステータスキューに格納します。




図 28.77 スレーブ割り込み要求 : ACK かつ DVIBIPL が 1 の場合




図 28.78 スレーブ割り込み要求 : ACK かつ DVIBIPL が 0 の場合




図 28.79 スレーブ割り込み要求 : NACK (DAT.SDDYAD[7:0]ビットが一致しない) かつ NRSIRCTL が 0 の場合




図 28.80 スレーブ割り込み要求：NACK（DVSIRRJ が 1）かつ NRSIRCTL が 1 の場合 (1/2)




図 28.81 スレーブ割り込み要求：NACK（DVSIRRJ が 1）かつ NRSIRCTL が 1 の場合 (2/2)

(2) バス権要求

1. アドレスヘッダの RnW ビットが Low でスレーブアドレスを検出します。
2. 検出したスレーブアドレスを、各 DAT (DATBAS レジスタ) の DVDYAD[7:0]ビットと比較します。
3. DAT.DVDYAD[7:0]ビットの値と一致しない場合：
NACK を応答し、ストップコンディションを発行します。
DAT.DVDYAD[7:0]ビットの値と一致し、かつ RBCR (MSDCTm) レジスタのデバイスロール[1:0]ビットが、I3C マスタ (01b) 以外である場合：
NACK を応答し、ストップコンディションを発行します。
DAT.DVDYAD[7:0]ビットの値と一致し、かつ RBCR (MSDCTm) レジスタのデバイスロール[1:0]ビットが、I3C マスタ (01b) の場合：
 - DAT.DVMRRJ = 1 のとき：
以下の順で動作します。
 - (a) NACK を応答します。
 - (b) 繰り返しのスタートコンディションを発行し、検出したスレーブに対してダイレクト DISEC CCC を自動的に発行します。
 - (c) ストップコンディションを発行します。

- DAT.DVMRRJ = 0 のとき :
ACK を応答し、ストップコンディションを発行します。

4. ストップコンディションの発行後、
NACK 応答 :

- IBINCTL.NRMRCTL ビットが 0 の場合、IBI ステータスディスクリプタを IBI ステータスキューに格納しません。
- IBINCTL.NRSIRCTL ビットが 1 の場合、IBI ステータスディスクリプタを IBI ステータスキューに格納します。

ACK 応答 :

IBI ステータスディスクリプタを IBI ステータスキューに格納します。




図 28.82 バス権要求 : ACK




図 28.83 バス権要求 : NACK (DAT.DVDYAD[7:0]ビットが一致しない) かつ NRMRCTL が 1 の場合




図 28.84 バス権要求 : NACK (デバイスロール[1:0]ビットが 01b (I3C マスタ) 以外である) かつ NRMCTL が 0 の場合




図 28.85 バス権要求 : NACK (DVMRRJ が 1) かつ NRMCTL が 1 の場合 (1/2)




図 28.86 バス権要求：NACK（DVMRRJ が 1）かつ NRMRCTL が 1 の場合 (2/2)

(3) ホットジョインイベント

1. アドレスヘッダの RnW ビットが Low でホットジョインアドレス (0x02) を検出します。
2. BCTL.HJACKCTL = 1 のとき：
以下の順で動作します。
 - (a) NACK を応答します。
 - (b) 繰り返しのスタートコンディションを発行し、ブロードキャスト DISEC CCC を自動的に発行します。
 - (c) ストップコンディションを発行します。

BCTL.HJACKCTL = 0 のとき :

ACK を応答し、ストップコンディションを発行します。

3. ストップコンディションの発行後、
NACK 応答：
- IBINCTL.NRHJCTL ビットが 0 の場合、IBI ステータスディスクリプタは IBI ステータスキューに格納されません。
 - IBINCTL.NRHJCTL ビットが 1 の場合、IBI ステータスディスクリプタを IBI ステータスキューに格納します。

ACK 応答：

IBI ステータスディスクリプタを IBI ステータスキューに格納します。




図 28.87 ホットジョインイベント : ACK




図 28.88 ホットジョインイベント : NACK (HJACKCTL が 1) かつ NRHJCTL が 0 の場合




図 28.89 ホットジョインイベント : NACK (HJACKCTL が 1) かつ NRHJCTL が 1 の場合

28.3.2.3.9 ポート制御

(1) SCL クロック追加出力機能

I3C モジュールは、マスタモード時、マスタデバイスとスレーブデバイスとの同期ズレによるスレーブデバイスの SDA_n ライン Low 固定状態を開放するための SCL クロック追加出力機能を備えています。

この機能は、I3C から SCL クロックを 1 クロック単位で追加出力させる機能であり、主にマスタモード時に、スレーブデバイスが SDA_n ラインを Low 固定しているため、I3C が繰り返しのスタートコンディションまたはストップコンディションを発行できないバスエラー発生時に、スレーブデバイスの SDA_n ラインを Low 固定状態から開放するために使用されます。通常はこの機能を使用しないでください。正常な通信動作中に使用すると通信異常の原因になります。

OUTCTL.EXCYC ビットが 1 のとき、REFCKCTL.IREFCKS[2:0] ビットと STDBR.SBRHO[7:0] レジスタ、STDBR.SBRLO[7:0] レジスタに設定された周波数の追加のクロックパルスが SCL_n 端子から出力されます。このクロックパルスの出力が終了すると、EXCYC ビットは自動的に 0 になります。EXCYC ビットが 0 になったことを確認した後、繰り返しのスタートコンディションまたはストップコンディションのセットアップ時間を待機します。それから、繰り返しのスタートコンディションまたはストップコンディションの検出を確認します。繰り返しのスタートコンディションまたはストップコンディションを検出しない場合、再び EXCYC ビットに 1 を書き込むことで、続けて追加のクロックパルスを出力できます。

I3C がマスタモードであるとき、ノイズなどによるスレーブデバイスとの同期ズレが原因で、スレーブデバイスが SDA_n ラインを Low に固定したままであると、繰り返しのスタートコンディションまたはストップコンディションを出力できません。この SCL 追加サイクルを出力する機能を使用して SCL 追加クロックを 1 クロックずつ出力することで、スレーブデバイスの SDA_n ラインの Low 固定状態を解除させ、バスを使用できない状態から回復させることができます。スレーブデバイスによる SDA_n ラインの解放は、PRSTDBG.SDILV フラグを読みだすことで確認できます。SDA_n ラインがスレーブデバイスにより解放された後、繰り返しのスタートコンディションまたはストップコンディションのプリセットを発行します。

この機能を使用する場合、BFCTL.MALE ビットを 0 (マスタアービトラージョンロスト検出無効) にしてください。

[OUTCTL.EXCYC ビット使用時の出力条件]

- バスフリー状態 (BCST.BFREF フラグ = 1) またはマスタモード (PRST.CRMS ビット = 1、BCST.BFREF フラグ = 0) のとき
- 通信デバイスが SCL_n ラインを Low ホールドにしていない状態のとき

図 28.90 に SCL クロック追加出力機能 (EXCYC ビット) の動作タイミングを示します。




図 28.90 SCL クロック追加出力機能 (EXCYC ビット)

28.3.2.3.10 SMBus 動作 [I²C モード]

I3C では SMBus (Ver.2.0) に準拠した通信動作が可能です。SMBus 通信を行うには、BFCTL.SMBS ビットを 1 にしてください。転送速度が SMBus 仕様の 10 kbps~100 kbps の範囲に収まるように、REFCKCTL.IREFCKS[2:0] ビット、STDBR.SBRHO[7:0] ビットおよび STDBR.SBRLO[7:0] ビットを設定してください。また、データホールド時間の規定値 300 ns 以上を満たすように、OUTCTL.SDODCS ビットおよび OUTCTL.SDOD[2:0] ビットの値を

決定してください。I3C を I²C スレーブデバイスとしてのみ使用する場合は、転送速度の設定は不要ですが、STDBR.SBRLO[7:0]ビットにはデータセットアップ時間 (250 ns) 以上の値を設定する必要があります。

なお、SMBus デバイスデフォルトアドレス (1100 001b) には、スレーブデバイスアドレステーブル基本レジスタ 0 (SDATBASn.SDSTAD[6:0]ビット (n = 0~2)) のいずれか 1 つを使用し、対応する SDATBASn.SDADLS ビット (7 ビット/10 ビットアドレスフォーマット選択) (n = 0~2) を 0 (7 ビットアドレスフォーマット) にしてください。

また、UDID (ユニークデバイス ID) 送信時には、BFCTL.SALE ビットを 1 にして、スレーブアービトレーションロスト検出機能を有効にしてください。

(1) SMBus タイムアウト測定

(a) スレーブデバイスのタイムアウト測定

下記に示す区間 (タイムアウト間隔: $T_{\text{LOW:SEXT}}$) を SMBus 通信のスレーブデバイスにおいて計測する必要があります。

- スタートコンディションからストップコンディションまで

スレーブデバイスでタイムアウト測定を行うには、I3C のスタートコンディション検出割り込み (I3Cn_EEI) とストップコンディション検出割り込み (I3Cn_EEI) を利用して、スタートコンディション検出からストップコンディション検出までの期間を GPT タイマを使用して計測してください。測定したタイムアウト時間は、SMBus 規格のクロック Low 累積時間 (スレーブデバイス) $T_{\text{LOW:SEXT}}$: 25 ms (max.) 以内である必要があります。SMBus 規格の 25 ms (max.) 以内である必要があります。

GPT で計測した時間が、SMBus 規格のクロック Low 検出のタイムアウト T_{TIMEOUT} : SMBus 規格の 25 ms (max.) を超えた場合、スレーブデバイスは RSTCTL.INTLRST ビットに 1 を書き込んで I3C の内部リセットを発行して、バス解放動作を行う必要があります。内部リセットを行うと、I3C は SCLn 端子/SDAn 端子のバス駆動を中止し、SCLn/SDAn 端子をハイインピーダンスにすることでバス解放を行うことができます。

(b) マスタデバイスのタイムアウト測定

下記に示す区間 (タイムアウト間隔: $T_{\text{LOW:MEXT}}$) を SMBus 通信のマスタデバイスにおいて計測する必要があります。

- スタートコンディションからアクノリッジビットまで
- アクノリッジビットから次のアクノリッジビットまで
- アクノリッジビットからストップコンディションまで

マスタデバイスでタイムアウト測定を行うには、I3C のスタートコンディション検出割り込み (I3Cn_EEI)、ストップコンディション検出割り込み (I3Cn_EEI)、送信終了割り込み (I3Cn_TEND)、または受信データバッファフル割り込み (I3Cn_RX) を利用して、GPT タイマを使用して計測してください。測定したタイムアウト時間は、SMBus 仕様のクロック Low 拡張時間 (マスタデバイス) $T_{\text{LOW:MEXT}}$: 10 ms (max.) 以内である必要があります。スタートコンディションからストップコンディションまでのすべての $T_{\text{LOW:MEXT}}$ を加算した結果が $T_{\text{LOW:SEXT}}$: 25 ms (max.) 以内である必要があります。25 ms (max.) 以内である必要があります。

ACK 受信タイミング (SCL クロックの 9 クロック目の立ち上がり) は、マスタ送信モード時 (マスタトランスミッタ) は BST.TENDF フラグ、マスタ受信モード時 (マスタレシーバ) は NTST.RDBFF0 フラグで監視します。そのためマスタ送信時は 1 バイト送信動作を行い、マスタ受信時は最終バイト受信の 1 つ手前までは SCSTRCTL.ACKTWE ビットを 0 で使用してください。ACKTWE ビットが 0 のとき、RDBFF0 フラグは SCL クロックの 9 クロック目の立ち上がりで 1 になります。

GPT で計測した時間が、SMBus 規格のクロック Low 累積延長期間 (マスタデバイス) $T_{\text{LOW:MEXT}}$: 10 ms (max) を超えた場合、または各計測時間の合計が、SMBus 規格のクロック Low 検出のタイムアウト T_{TIMEOUT} : 25 ms (min) を超えた場合は、マスタデバイスはストップコンディションを発行してトランザクションを中止する必要があります。マスタ送信モード時には即座に送信動作 (NTDTBP0 レジスタへの書き込み) を中止してください。




図 28.91 SMBus タイムアウト測定

(2) パケットエラーコード (PEC)

本 MCU は CRC 演算器を内蔵しています。CRC 演算器を使用すると、I3C のデータ通信でのパケットエラーコード (PEC) の送信や SMBus の受信データのチェックを行うことができます。CRC 演算器の CRC 生成多項式については、「[33. 巡回冗長検査 \(CRC\)](#)」を参照してください。

マスタ送信モード時の PEC データは、全送信データを CRC 演算器の CRC データ入力レジスタ (CRCDIR) に書くことで生成することができます。

マスタ受信モード時の PEC データは、全受信データを CRC 演算器の CRCDIR レジスタに書き、取得した CRC データ出力レジスタ (CRCDOR) の値と受信した PEC データを比較することでチェックできます。

PEC コードチェックの結果として、最終バイト受信時の結果（一致または不一致）に応じた ACK/NACK 送出手を行う場合は、最終バイト受信時の SCL の 8 クロック目の立ち上がりまでに SCSTRCTL.ACKTWE ビットを 1 にし、8 クロック目の立ち下がりまで SCLn ラインを Low にホールドしてください。

(3) SMBus ホスト通知プロトコル (Notify ARP Master コマンド)

SMBus 通信では、スレーブデバイスが一時的にマスタデバイスとなり、SMBus ホスト（または ARP マスタ）に対して自スレーブアドレスを通知したり、SMBus ホストに対して自スレーブアドレスを要求したりできます。

本 MCU を SMBus ホスト（または ARP マスタ）として動作させる場合、スレーブデバイスから送信されたホストアドレス (0001 000) をスレーブアドレスとして検出する必要があり、I3C ではこのホストアドレスの検出機能を備えています。ホストアドレスをスレーブアドレスとして検出するには、BFCTL.SMBS ビットを 1、かつ SVCTL.HOAE ビットを 1 にしてください。ホストアドレス検出後の動作は、通常のスレーブ動作と同じです。

28.3.2.3.11 共通コマンドコード (CCC) [I3C モード]

共通コマンドコード (CCC) については、MIPI I3C 仕様 v1.0 の「5.1.9 共通コマンドコード (CCC)」を参照してください。I3C は、5.1.9.3 MIPI I3C 仕様 v1.0 の共通コマンド定義の表 15 I3C 共通コマンドコードに基づいています。

コマンドコードの MIPI 予約領域とベンダ拡張領域は、以下のようになります。

I3C マスタモード：

I3C マスタから MIPI 予約領域とベンダ拡張領域に共通コマンドコードを送信する場合、即時転送コマンドを使用した Broadcast / Direct SET 共通コマンドコードのみが送信可能です。Direct GET 共通コマンドコードの送信はサポートしていません。

I3C スレーブモード：

MIPI 予約領域とベンダ拡張領域で共通コマンドコードを受信する場合、Broadcast / Direct SET 共通コマンドコードのみが受信可能です。Direct GET 共通コマンドコードの受信はサポートしていません。

28.3.2.4 エラー検出機能

28.3.2.4.1 SDR エラー検出および復帰方法 (I3C スレーブデバイス) [I3C モード]

表 28.13 にまとめた 7 つのエラー種別は、全ての I3C スレーブデバイスに対しサポートされています。各エラー種別はさらに表の下で説明しています。

表 28.13 SDR スレーブエラー種別

エラー種別	内容	エラーの検出方法	エラーの復帰方法
S0	ブロードキャストアドレス/W (= 0x7E/W) またはダイナミックアドレス/RW	以下のいずれかを検出： 0x3E / W 0x5E / W 0x6E / W 0x76 / W 0x7A / W 0x7C / W 0x7F / W 0x7E / R	HDR 終了ディテクタを有効にし、全ての他のパターンを無視する
S1	CCC コード	T ビットを使ったパリティチェック	HDR 終了ディテクタを有効にし、他のパターンを無視する
S2	ライトデータ	T ビットを使ったパリティチェック	ストップコンディションディテクタを有効にし、他のパターンを無視する
S3	ダイナミックアドレスアービトラレーションで配置されたアドレス	PAR ビットを使ったパリティチェック	PAR の後、NACK を生成し、暫定 ID を再送するため、ほかの繰り返しのスタートコンディションと 0x7E/R を待機する
S4	Sr の後、ダイナミックアドレスアービトラレーションの間の 0x7E/R	Sr の後、ダイナミックアドレスアービトラレーションの間に、0x7E/R 以外の値を検出する	0x7E/R の後、NACK を生成し、それからストップコンディションディテクタを有効にし、ほかのすべてのパターンを無視する
S5	CCC 検出後のトランザクション	不正なフォーマットの CCC を検出する	スレーブアドレスの後、NACK を生成し、それからストップコンディションディテクタを有効にし、ほかのすべてのパターンを無視する
S6 (オプション)	監視エラー	送信されたデータが送ろうとしていたデータと異なることを、スレーブが監視を通じて検出する (ダイナミックアドレスアービトラレーションの間は適用しない)	送信を停止し、それからストップコンディションディテクタを有効にし、ほかのすべてのパターンを無視する

28.3.2.4.2 SDR エラー検出および復帰方法 (I3C マスタデバイス) [I3C モード]

表 28.14 にまとめた 2 つのエラー種別は、全ての I3C マスタデバイスに対しサポートされています。各エラー種別はさらに表の下で説明しています。

表 28.14 SDR マスタエラー種別

エラー種別	内容	エラーの検出方法	エラーの復帰方法
M0	CCC 送信後のトランザクション	不正なフォーマットの CCC を検出する	送信を停止する。それからストップコンディションを送信し、送信を再試行する
M1 (オプション)	監視エラー	送信されたデータが送ろうとしていたデータと異なることを、マスタが監視を通じて検出する (ダイナミックアドレスアービトラレーションの間は適用しない)	送信を停止する。それからストップコンディションを送信し、送信を再試行する
M2	ブロードキャストアドレス (0x7E) に対して応答しない	マスタは、ブロードキャストアドレス (0x7E) の後の NACK を検出する	NACK の検出時、マスタは HDR 終了パターンに続けて、ストップコンディションを送信する

28.3.2.4.3 タイムアウトエラー検出機能

I3C は SCLn ラインに一定時間以上変化が見られない状態を検出するタイムアウト機能を備えています。I3C は、SCLn ラインが Low または High に固定されたまま一定時間以上経過したことを監視して、バスの異常状態を検出することができます。

タイムアウト機能は SCLn ラインの状態を監視し、Low の時間または High の時間を内部カウンタでカウントします。タイムアウト機能は、SCLn ラインの変化（立ち上がりまたは立ち下がり）があった場合、内部カウンタをリセットし、変化がない場合カウント動作を続けます。SCLn ラインに変化がないために内部カウンタがオーバーフローすると、I3C はタイムアウトを検出してバスハングアップ状態を報告します。

タイムアウト機能は、BSTE.TODE ビットが 1 のとき有効です。以下の条件で SCLn ラインが Low 固定または High 固定の場合にバスハングアップを検出します。（TMOCTL.TOMDS[1:0] = 00b のとき）

- マスタモード (PRST.CRMS = 1) で、バスビジー (BCST.BFREF = 0)
- スレーブモード (PRST.CRMS = 0) で、I3C 自身のスレーブアドレス検出 (SVST レジスタが 0x0000 でない) かつバスビジー (BCST.BFREF = 0)
- スタートコンディション発行要求中 (CNDCTL.STCND = 1) で、バスフリー (BCST.BFREF = 1)




図 28.92 タイムアウトエラー検出機能 (TODE、TODTS[1:0]、TOHCTL、TOLCTL ビットの使用)

28.3.2.4.4 レジューム動作機能 [I3C モード]

I3C は、転送時に発生するいずれかの種類のエラーの結果として、停止ステートに遷移します。

エラーの種類は、応答ディスクリプタか受信ステータスディスクリプタの ERR_STATUS フィールドに示します。I3C が停止ステートに遷移したら、ユーザーは RSM ビットに値 1 を書き込む必要があります。それにより、動作を再開します。一旦次のコマンド転送を実行するか、スタートコンディションを検出すると、I3C は RSM ビットを自動的にクリアします。

28.3.2.4.5 中断動作機能 [I3C モード]

BCTL.ABT ビットに 1 を設定すると、I3C は今発行している転送を完了する前に、バスの制御を放棄します。中断要求に対しては、I3C はデータバイトの転送または受信が完了した後で、バスにストップコンディションを発行します。I3C が中断した後、ユーザーはバス動作ができるように BCTL.ABT ビットをクリアします。

注. 読み出しトランザクションでは、BCTL.ABT ビットが 1 に設定されると、その受信データは受信データバッファに格納されます。

略称

Pa : パリティ




図 28.93 SDR 書き込み転送の中断動作




図 28.94 SDR 読み出し転送の中断動作



28.3.2.4.6 エラー復帰動作 [I3C モード]

エラーが発生すると、エラーの要因に従って INST.INEF、NTST.TEF、および NTST.TABTF フラグが 1 に設定されます。または各フラグに対応する割り込みがアサートされます（検出と割り込みが許可されている場合）。

通信エラーか内部モジュールエラーが発生する可能性があります。

注. 以下のエラー復帰フローを適用してください。

エラーが発生すると、I3C はサスペンド状態になります。（BCTL.RSM は 1 になります。）I3C がサスペンド状態になった後に、I3C が動作を再開し、サスペンド状態から復帰するためには、アプリケーションが BCTL.RSM ビットに 1 を書き込む必要があります。エラー復帰フローを図 28.95 と図 28.96 に示します。



28.3.2.5 その他

28.3.2.5.1 SCL 同期回路 [I²C モード]

この機能は、PRTS.PRTMD ビットが 1 のとき有効になります。

SCL クロック生成では、I3C が SCLn ラインの立ち上がりを検出すると、STDBR.SBRHO[7:0]ビットで設定した High 幅のカウンタを開始し、カウンタが完了すると SCLn ラインを Low にします。

また、I3C が SCLn ラインの立ち下がりを検出すると、STDBR.SBRLO[7:0]ビットで設定した Low 幅のカウンタを開始し、カウンタが完了すると SCLn ラインを解放します。これにより SCL クロックを生成します。

I²C バスをマルチマスタで使用する場合、他のマスタデバイスとの競合により SCL 信号同士が衝突する場合があります。SCL クロックが衝突した場合、マスタデバイスは SCL 信号の同期化を行う必要があります。この SCL 信号の同期はビットごとに行う必要があるため、I3C はマスタモード時に SCLn ラインを監視することで、ビットごとに SCL クロック信号の同期を取る機能である SCL 同期回路を備えています。

I3C が SCLn ラインの立ち上がりを検出し STDBR.SBRHO[7:0]ビットで設定された High 幅のカウンタ中に他のマスタデバイスの SCL クロック出力により SCLn ラインが立ち下げられた場合、I3C は SCLn ラインの立ち下がりを検出すると High 幅のカウンタアップ動作を中断し、SCLn ラインの Low ドライブを行うのと同時に STDBR.SBRLO[7:0]ビットで設定された Low 幅のカウンタアップを開始します。Low 幅のカウンタが終了すると、I3C は SCLn ラインを解放します。このとき他のマスタデバイスの SCL クロックの Low 幅が本モジュールで設定された Low 幅よりも長い場合、SCL クロックの Low 幅は延長されます。他のマスタデバイスの Low 幅出力が終了すると、SCLn ラインの解放によって SCL クロックが立ち上がります。I3C が SCL クロックの Low 幅の出力を終了すると、SCLn ラインが解放され、SCL クロックが立ち上がります。すなわち、複数のマスタによる SCL 信号衝突時の SCL 信号の High 幅は、High 幅の短いクロックに同期化され、SCL 信号の Low 幅は、Low 幅の長いクロックに同期化されます。この SCL 同期は、BFCTL.SCSYNE ビットが 1 のときのみ有効です。




図 28.97 SCL クロック生成および SCL 同期化動作

28.3.2.5.2 SDA 出力遅延機能 [I²C モード]

I3C モジュールは、SDA 出力遅延機能を備えています。SDA 出力遅延機能は、SDA ライン上のすべての SDA 出力タイミング（スタート、繰り返しのスタート、およびストップコンディションの発行、データ出力、および ACK と NACK の出力）を遅延させることができます。

この SDA 出力遅延機能は、SCL 信号の立ち下がり検出から SDA 出力を遅延させ、SCL クロックが Low である期間中に確実に SDA 信号が出力されるようにします。この方法により、SMBus 仕様の最小データホールド時間 (300 ns) の要件を満たして、通信デバイスの誤動作を防止できるようになります。

この SDA 出力遅延機能は、OUTCTL.SDOD[2:0] ビットが 000b 以外のとき有効で、OUTCTL.SDOD[2:0] ビットが 000b のとき無効です。

SDA 出力遅延機能が有効になっているとき (OUTCTL の SDOD[2:0] ビットが 000b 以外)、OUTCTL の SDODCS ビットでは、SDA 出力遅延カウンタでカウントするためのクロックソースを I3C モジュールの内部基準クロック (I3C ϕ) として、または内部基準クロックの 2 分周のクロック信号 (I3C ϕ /2) として選択します。カウンタは、OUTCTL.SDOD[2:0] ビットに設定されたサイクル数をカウントします。遅延サイクルのカウント終了後、I3C モジュールは、SDA ライン上で必要な出力 (スタート、繰り返しのスタート、またはストップコンディション、データ、または ACK または NACK の信号) を行います。




図 28.98 SDA 出力遅延機能

28.3.2.5.3 デジタルノイズフィルタ回路 [I²C モード]

SCLn 端子および SDA_n 端子の状態は、デジタルノイズフィルタ回路を経由して内部に取り込まれます。図 28.99 にデジタルノイズフィルタ回路のブロック図を示します。

I3C に内蔵されているデジタルノイズフィルタ回路は、16 段の直列に接続されたフリップフロップ回路と一致検出回路で構成されています。HS モードを選択したときは、最初の 4 段のフリップフロップ回路のみが有効です。

デジタルノイズフィルタの有効段数は INCTL.DNFS[3:0] ビットで選択します。ノイズ除去能力は、選択した有効段数に応じて I3C ϕ の 1~16 サイクル分となります。

SCLn 端子入力信号 (または SDA_n 端子入力信号) は I3C ϕ 信号の立ち上がりでサンプリングされます。入力信号レベルが、INCTL.DNFS[3:0] ビットで選択した有効なフリップフロップ回路段数の出力レベルと一致したとき、その信号レベルが後続の段数に伝えられます。一致しない場合は前のレベルを保持します。

なお、例えば PCLKD = 4 MHz 時の 400 kbps 通信のように、内部動作クロック (PCLKD) と通信速度の比が小さい場合、デジタルノイズフィルタは有効信号をノイズとして処理する可能性があります。




図 28.99 デジタルノイズフィルタ回路のブロック図

28.3.3 動作

28.3.3.1 初期設定フロー

28.3.3.1.1 I²C 初期設定フロー（シングルバッファ転送）


データの送受信を開始する前に、[図 28.100](#) に示す手順に従って I3C を初期化してください。

まず、BCTL.BUSE ビットを 0（SCLn、SDAn 端子を駆動しない）に設定します。

次に、RSTCTL.RI3CRST ビットを 1 に設定して、I3C をリセットします。これにより、全レジスタおよび内部状態を初期化します。次いで、RI3CRST ビットが 0 になるのを待ちます。

これにより多くのフラグやいくつかのレジスタの初期化を行います。「[28.6. リセットの説明](#)」を参照してください。

その後、SDATBAS.SDADLS、SDATBAS.SDATAD[9:0]、STDBR、INCTL、OUTCTL、TMOCTL、SCSTRCTL、ACKCTL、BFCTL レジスタを設定し、それから他のレジスタは必要に応じて設定してください（I3C の初期設定については[図 28.100](#) 参照）。

図 28.100 I²C 初期化のフローチャート例 (シングルバッファ転送)

28.3.3.1.2 I3C 初期設定フロー




図 28.101 I3C の初期化フローチャート例

28.3.3.2 I3C 通信フロー

図 28.102 に、I3C 通信のフローを示します。

- 全ての I3C 通信は、フレームの中で行われます。フレームは、スタートコンディションで始まり、1 つ以上の転送があり、ストップコンディションで終わります。





図 28.102 I3C 通信フロー

I3Cは、フレームカプセル化方式に基づきます。フレームにはデータペイロードがあります。データペイロードに対する転送プロトコルはSDRです。フレームは、I²C的なバス制御で区切られています。

IBC フレームは常に少なくともスタートコンディション、ヘッダ、データ、およびストップコンディションを含みます。スタートコンディションに続くヘッダは、バスアービトレーションを行うためのものです。マスタは、ヘッダでスレーブデバイスを指定します。スレーブデバイスは、ヘッダアービトレーションを複数の目的 (In-band 割り込み、ホットジョイン、セカンダリマスタ機能) で使うことができます。

I3C は、その時の I3C バスの制御をただ一つのマスタに対してのみ許容します。マスタの役割を一つのデバイスから他のデバイスに受け渡す機能を備えています。


28.3.3.3 マスタモード通信フロー

28.3.3.3.1 I²C マスタ送信フロー（シングルバッファ転送）図 28.103 I²C マスタ送信のフローチャート例（シングルバッファ転送）

```

graph TD
    Start([I2Cマスタ受信 (シングルバッファ)]) --> Init[初期設定]
    Init --> BCST{BCST.BFREF = 1?}
    BCST -- YES --> STCND[CNDCTL.STCND = 1]
    STCND --> TDBEF0{NTST.TDBEF0 = 1?}
    TDBEF0 -- YES --> Write[NTDTBP0レジスタにデータ書き込み]
    Write --> RDBFF0_1{NTST.RDBFF0 = 1?}
    RDBFF0_1 -- YES --> NACKDF{BST.NACKDF = 0?}
    NACKDF -- NO --> SPCNDDF_1[BST.SPCNDDF = 0]
    SPCNDDF_1 --> STCND_1[CNDCTL.STCND = 1]
    STCND_1 --> TDBEF0_1{NTST.TDBEF0 = 1?}
    TDBEF0_1 -- YES --> Read[NTDTBP0レジスタダミーリード]
    Read --> RDBFF0_2{NTST.RDBFF0 = 1?}
    RDBFF0_2 -- YES --> ACKCTL[ACKCTL.ACKT設定]
    ACKCTL --> ReadData[NTDTBP0レジスタ読み出し]
    ReadData --> RDBFF0_3{NTST.RDBFF0 = 1?}
    RDBFF0_3 -- YES --> SPCNDDF_2[BST.SPCNDDF = 0]
    SPCNDDF_2 --> STCND_2[CNDCTL.STCND = 1]
    STCND_2 --> ReadData_1[NTDTBP0レジスタ読み出し]
    ReadData_1 --> RWE[SCSTRCTL.RWE = 0]
    RWE --> SPCNDDF_3{BST.SPCNDDF = 1?}
    SPCNDDF_3 -- YES --> NACKDF_1[BST.NACKDF = 0]
    NACKDF_1 --> SPCNDDF_4[BST.SPCNDDF = 0]
    SPCNDDF_4 --> End([I2Cマスタ受信 (シングルバッファ) 終了])
    SPCNDDF_3 -- NO --> SPCNDDF_5[BST.SPCNDDF = 0]
    SPCNDDF_5 --> STCND_3[CNDCTL.STCND = 1]
    STCND_3 --> ReadData_2[NTDTBP0レジスタダミーリード]
    ReadData_2 --> SPCNDDF_6[BST.SPCNDDF = 0]
    SPCNDDF_6 --> SPCNDDF_7[BST.SPCNDDF = 0]
    SPCNDDF_7 --> SPCNDDF_8[BST.SPCNDDF = 0]
    SPCNDDF_8 --> SPCNDDF_9[BST.SPCNDDF = 0]
    SPCNDDF_9 --> SPCNDDF_10[BST.SPCNDDF = 0]
    SPCNDDF_10 --> SPCNDDF_11[BST.SPCNDDF = 0]
    SPCNDDF_11 --> SPCNDDF_12[BST.SPCNDDF = 0]
    SPCNDDF_12 --> SPCNDDF_13[BST.SPCNDDF = 0]
    SPCNDDF_13 --> SPCNDDF_14[BST.SPCNDDF = 0]
    SPCNDDF_14 --> SPCNDDF_15[BST.SPCNDDF = 0]
    SPCNDDF_15 --> SPCNDDF_16[BST.SPCNDDF = 0]
    SPCNDDF_16 --> SPCNDDF_17[BST.SPCNDDF = 0]
    SPCNDDF_17 --> SPCNDDF_18[BST.SPCNDDF = 0]
    SPCNDDF_18 --> SPCNDDF_19[BST.SPCNDDF = 0]
    SPCNDDF_19 --> SPCNDDF_20[BST.SPCNDDF = 0]
    SPCNDDF_20 --> SPCNDDF_21[BST.SPCNDDF = 0]
    SPCNDDF_21 --> SPCNDDF_22[BST.SPCNDDF = 0]
    SPCNDDF_22 --> SPCNDDF_23[BST.SPCNDDF = 0]
    SPCNDDF_23 --> SPCNDDF_24[BST.SPCNDDF = 0]
    SPCNDDF_24 --> SPCNDDF_25[BST.SPCNDDF = 0]
    SPCNDDF_25 --> SPCNDDF_26[BST.SPCNDDF = 0]
    SPCNDDF_26 --> SPCNDDF_27[BST.SPCNDDF = 0]
    SPCNDDF_27 --> SPCNDDF_28[BST.SPCNDDF = 0]
    SPCNDDF_28 --> SPCNDDF_29[BST.SPCNDDF = 0]
    SPCNDDF_29 --> SPCNDDF_30[BST.SPCNDDF = 0]
    SPCNDDF_30 --> SPCNDDF_31[BST.SPCNDDF = 0]
    SPCNDDF_31 --> SPCNDDF_32[BST.SPCNDDF = 0]
    SPCNDDF_32 --> SPCNDDF_33[BST.SPCNDDF = 0]
    SPCNDDF_33 --> SPCNDDF_34[BST.SPCNDDF = 0]
    SPCNDDF_34 --> SPCNDDF_35[BST.SPCNDDF = 0]
    SPCNDDF_35 --> SPCNDDF_36[BST.SPCNDDF = 0]
    SPCNDDF_36 --> SPCNDDF_37[BST.SPCNDDF = 0]
    SPCNDDF_37 --> SPCNDDF_38[BST.SPCNDDF = 0]
    SPCNDDF_38 --> SPCNDDF_39[BST.SPCNDDF = 0]
    SPCNDDF_39 --> SPCNDDF_40[BST.SPCNDDF = 0]
    SPCNDDF_40 --> SPCNDDF_41[BST.SPCNDDF = 0]
    SPCNDDF_41 --> SPCNDDF_42[BST.SPCNDDF = 0]
    SPCNDDF_42 --> SPCNDDF_43[BST.SPCNDDF = 0]
    SPCNDDF_43 --> SPCNDDF_44[BST.SPCNDDF = 0]
    SPCNDDF_44 --> SPCNDDF_45[BST.SPCNDDF = 0]
    SPCNDDF_45 --> SPCNDDF_46[BST.SPCNDDF = 0]
    SPCNDDF_46 --> SPCNDDF_47[BST.SPCNDDF = 0]
    SPCNDDF_47 --> SPCNDDF_48[BST.SPCNDDF = 0]
    SPCNDDF_48 --> SPCNDDF_49[BST.SPCNDDF = 0]
    SPCNDDF_49 --> SPCNDDF_50[BST.SPCNDDF = 0]
    SPCNDDF_50 --> SPCNDDF_51[BST.SPCNDDF = 0]
    SPCNDDF_51 --> SPCNDDF_52[BST.SPCNDDF = 0]
    SPCNDDF_52 --> SPCNDDF_53[BST.SPCNDDF = 0]
    SPCNDDF_53 --> SPCNDDF_54[BST.SPCNDDF = 0]
    SPCNDDF_54 --> SPCNDDF_55[BST.SPCNDDF = 0]
    SPCNDDF_55 --> SPCNDDF_56[BST.SPCNDDF = 0]
    SPCNDDF_56 --> SPCNDDF_57[BST.SPCNDDF = 0]
    SPCNDDF_57 --> SPCNDDF_58[BST.SPCNDDF = 0]
    SPCNDDF_58 --> SPCNDDF_59[BST.SPCNDDF = 0]
    SPCNDDF_59 --> SPCNDDF_60[BST.SPCNDDF = 0]
    SPCNDDF_60 --> SPCNDDF_61[BST.SPCNDDF = 0]
    SPCNDDF_61 --> SPCNDDF_62[BST.SPCNDDF = 0]
    SPCNDDF_62 --> SPCNDDF_63[BST.SPCNDDF = 0]
    SPCNDDF_63 --> SPCNDDF_64[BST.SPCNDDF = 0]
    SPCNDDF_64 --> SPCNDDF_65[BST.SPCNDDF = 0]
    SPCNDDF_65 --> SPCNDDF_66[BST.SPCNDDF = 0]
    SPCNDDF_66 --> SPCNDDF_67[BST.SPCNDDF = 0]
    SPCNDDF_67 --> SPCNDDF_68[BST.SPCNDDF = 0]
    SPCNDDF_68 --> SPCNDDF_69[BST.SPCNDDF = 0]
    SPCNDDF_69 --> SPCNDDF_70[BST.SPCNDDF = 0]
    SPCNDDF_70 --> SPCNDDF_71[BST.SPCNDDF = 0]
    SPCNDDF_71 --> SPCNDDF_72[BST.SPCNDDF = 0]
    SPCNDDF_72 --> SPCNDDF_73[BST.SPCNDDF = 0]
    SPCNDDF_73 --> SPCNDDF_74[BST.SPCNDDF = 0]
    SPCNDDF_74 --> SPCNDDF_75[BST.SPCNDDF = 0]
    SPCNDDF_75 --> SPCNDDF_76[BST.SPCNDDF = 0]
    SPCNDDF_76 --> SPCNDDF_77[BST.SPCNDDF = 0]
    SPCNDDF_77 --> SPCNDDF_78[BST.SPCNDDF = 0]
    SPCNDDF_78 --> SPCNDDF_79[BST.SPCNDDF = 0]
    SPCNDDF_79 --> SPCNDDF_80[BST.SPCNDDF = 0]
    SPCNDDF_80 --> SPCNDDF_81[BST.SPCNDDF = 0]
    SPCNDDF_81 --> SPCNDDF_82[BST.SPCNDDF = 0]
    SPCNDDF_82 --> SPCNDDF_83[BST.SPCNDDF = 0]
    SPCNDDF_83 --> SPCNDDF_84[BST.SPCNDDF = 0]
    SPCNDDF_84 --> SPCNDDF_85[BST.SPCNDDF = 0]
    SPCNDDF_85 --> SPCNDDF_86[BST.SPCNDDF = 0]
    SPCNDDF_86 --> SPCNDDF_87[BST.SPCNDDF = 0]
    SPCNDDF_87 --> SPCNDDF_88[BST.SPCNDDF = 0]
    SPCNDDF_88 --> SPCNDDF_89[BST.SPCNDDF = 0]
    SPCNDDF_89 --> SPCNDDF_90[BST.SPCNDDF = 0]
    SPCNDDF_90 --> SPCNDDF_91[BST.SPCNDDF = 0]
    SPCNDDF_91 --> SPCNDDF_92[BST.SPCNDDF = 0]
    SPCNDDF_92 --> SPCNDDF_93[BST.SPCNDDF = 0]
    SPCNDDF_93 --> SPCNDDF_94[BST.SPCNDDF = 0]
    SPCNDDF_94 --> SPCNDDF_95[BST.SPCNDDF = 0]
    SPCNDDF_95 --> SPCNDDF_96[BST.SPCNDDF = 0]
    SPCNDDF_96 --> SPCNDDF_97[BST.SPCNDDF = 0]
    SPCNDDF_97 --> SPCNDDF_98[BST.SPCNDDF = 0]
    SPCNDDF_98 --> SPCNDDF_99[BST.SPCNDDF = 0]
    SPCNDDF_99 --> SPCNDDF_100[BST.SPCNDDF = 0]
    SPCNDDF_100 --> SPCNDDF_101[BST.SPCNDDF = 0]
    SPCNDDF_101 --> S
```

図 28.104 I²C マスタ受信のフローチャート例 (7 ビットアドレスフォーマット、1 または 2 バイト受信時)

図 28.105 I²C マスタ受信のフローチャート例 (7 ビットアドレスフォーマット、3 バイト以上受信時)

28.3.3.3.3 I3C マスタ送信フロー（通常 FIFO バッファ転送）

I3C 通常 FIFO バッファ転送のマスタ送信フローは、レガシー I²C、SDR（プライベート転送、ブロードキャスト CCC、ダイレクト CCC）に共通です。




図 28.106 I3C マスタ送信のフローチャート例（通常 FIFO バッファ転送）

28.3.3.3.4 I3C マスタ受信フロー（通常 FIFO バッファ転送）

I3C 通常 FIFO バッファ転送のマスタ受信フローは、レガシー I²C、SDR（プライベート転送、ブロードキャスト CCC、ダイレクト CCC）に共通です。




図 28.107 I3C マスタ受信のフローチャート例 (通常 FIFO バッファ転送)

28.3.3.3.5 I3C マスタ IBI 受信フロー





図 28.108 I3C マスタ IBI 受信のフローチャート例

28.3.3.4 スレーブモード通信フロー

28.3.3.4.1 I²C スレーブ送信フロー（シングルバッファ転送）図 28.109 I²C スレーブ送信のフローチャート例（シングルバッファ転送）

28.3.3.4.2 I²C スレーブ受信フロー（シングルバッファ転送）




図 28.110 I²C スレーブ受信のフローチャート例（シングルバッファ転送）

28.3.3.4.3 I3C スレーブ送信フロー（通常 FIFO バッファ転送）

I3C 通常 FIFO バッファ転送のスレーブ送信フローは、レガシー I²C、SDR（プライベート転送、ブロードキャスト CCC、ダイレクト CCC）に共通です。




図 28.111 I3C スレーブ送信のフローチャート例 (通常 FIFO バッファ転送)

I3C を I3C スレーブとして使用している場合、NTDTBP0 レジスタから送信バッファへの書き込みによりデータが存在している間に I3C スレーブが GET CCC を受信するときは、以下のフローに従ってください。




図 28.112 NDTBP0 レジスタから送信バッファへの書き込みによりデータが存在している間に I3C スレーブが GET CCC を受信する

28.3.3.4.4 I3C スレーブ受信フロー（通常 FIFO バッファ転送）

I3C 通常 FIFO バッファ転送のスレーブ受信フローは、レガシー I²C、SDR（プライベート転送、ブロードキャスト CCC、ダイレクト CCC）に共通です。




図 28.113 I3C スレーブ受信のフローチャート例 (通常 FIFO バッファ転送)

28.3.3.4.5 I3C スレーブ IBI 送信フロー




図 28.114 I3C スレーブ IBI 送信のフローチャート例




図 28.115 I3C バスがすでに設定された後のホットジョインのフローチャート

28.4 割り込み要因

I3C が発行する割り込み要求を、以下に示します。

28.4.1 概要

I3C には、表 28.15 に示す割り込み要因があります。

DTC の起動列に「可能」と表示された割り込み要求は、DTC を起動してデータ転送を行うことができます。

表 28.15 割り込み発生 (1/2)

シンボル	割り込み要因	割り込みフラグ	対応			
			I ² C	I3CM	I3C2M	I3CS
I3C_RESP	通常応答ステータスバッファフル	NTST.RSPQFF	—	✓	✓	✓
I3C_CMD	通常コマンドバッファエンプティ	NTST.CMDQEF	—	✓	✓	✓
I3C_IBI	通常 IBI ステータスバッファエンプティ／フル	NTST.IBIQEFF	—	✓	✓	✓
I3C_RX	通常受信データバッファエンプティ／フル	NTST.RDBEF0	✓	✓	✓	✓
I3C_TX	通常送信データバッファエンプティ	NTST.TDBEF0	✓	✓	✓	✓
I3C_RCV	通常受信ステータスバッファフル	NTST.RSQFF	—	—	✓	✓
I3C_TEND	送信終了	BST.TENDF	✓	—	—	—

表 28.15 割り込み発生 (2/2)

シンボル	割り込み要因	割り込みフラグ	対応				
			I ² C	I3CM	I3C2M	I3CS	
I3C_EEI	転送エラーまたはイベント発生	スタートコンディション検出割り込み	BST.STCNDDF	✓	✓	✓	✓
		ストップコンディション検出割り込み	BST.SPCNDDF	✓	✓	✓	✓
		HDR 終了パターン検出割り込み	BST.HDREXDF	—	✓	✓	✓
		NACK 検出割り込み	BST.NACKDF	✓	—	—	—
		アービトレーションロスト割り込み	BST.ALF	✓	—	—	—
		タイムアウト検出割り込み	BST.TODF	✓	✓	✓	✓
		回復不能内部エラー割り込み	INST.INEF	—	✓	✓	✓
		転送エラー割り込み	NTST.TEF	—	✓	✓	✓
		転送中止割り込み	NTST.TABTF	—	✓	✓	✓

注. ✓: 対応

—: 非対応

注. I²C: I²C マスタ/スレーブ (シングルバッファ)

I3CM: I3C マスタ

I3C2M: I3C セカンダリマスタ

I3CS: I3C スレーブ

28.4.2 バッファフル割り込み/エンプティ割り込みのバッファ動作

対応する IR フラグが 1 のときに、バッファフル割り込み/エンプティ割り込みの発生条件が成立した場合、割り込み要求は ICU へ出力されず、内部に保持されます (1 要因あたり 1 要求を内部に保持できます)。

ICU.IRn.IR フラグが 0 になると、ICU に対して保持していた割り込み要求を出力します。通常の使用状態では、内部的に保存されていた割り込み要求が自動的にクリアされます。内部的に保持されていた割り込み要求は、対応する周辺側の割り込み許可ビットを 0 にすることでもクリアが可能です。

28.5 イベントリンク出力

I3C は、次の要因に対応するイベントリンクコントローラ (ELC) のイベント出力を処理します。

(1) 通信イベント

通信イベント (アービトレーションロスト検出、NACK 検出、タイムアウト検出、スタートコンディション検出、ストップコンディション検出) が発生すると、対応するイベント信号を ELC によって他のモジュールに出力できます。

(2) 受信データフル

受信データレジスタが受信データフルになると、対応するイベント信号を ELC によって他のモジュールに出力できます。

(3) 送信データエンプティ

送信データレジスタが送信データエンプティになると、対応するイベント信号を ELC によって他のモジュールに出力できます。

(4) 送信終了

転送が終了すると、対応するイベント信号を ELC によって他のモジュールに出力できます。

28.5.1 割り込み処理とイベントリンクの関係

I3C モジュールは、4 種類の割り込み（通信イベント割り込み（アービトラクションロスト検出、NACK 検出、タイムアウト検出、スタートコンディション検出、ストップコンディション検出）、受信データフル割り込み、送信データエンプティ割り込み、送信終了割り込み）を生成します。これらの各割り込みには、割り込み信号の許可または禁止を制御する許可ビットがあります。対応する許可ビットが許可に設定されている場合に割り込み要因の条件が成立すると、CPU に対して割り込み要求信号が出力されます。

割り込み要因が発生すると、割り込み許可ビットの設定にかかわらず、対応するイベントリンク出力信号が ELC によって他のモジュールにイベント信号として出力されます。各割り込み要因については、「[28.4.1. 概要](#)」を参照してください。

28.6 リセットの説明

表 28.16 各コンディション発行時のリセット、レジスタ、機能の状態 (1) (1/2)

レジスタシンボル	レジスタビット名	システムリセット	RSTCTL レジスタ							
			RI3CRST	INTLRST	CMDQRST	RSPQRST	TDBRST	RDBRST	IBIQRST	RSQRST
PRTS	PRTMD	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
BCTL	BUSE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	RSM	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持
	ABT	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	HJACKCTL	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	INCBA	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
MSDVAD	MDYADV	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	MDYAD[6:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
RSTCTL	INTLRST	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	RSQRST	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持
	IBIQRST	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持
	RDBRST	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持
	TDBRST	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持
	RSPQRST	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持
	CMDQRST	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持
	RI3CRST	リセット	保持	保持	保持	保持	保持	保持	保持	保持
PRSST	PRSSTWP	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持
	TRMD	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持
	CRMS	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持
INST	INEF	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持
INSTE	INEE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
INIE	INEIE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
INSTFC	INEFC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
DVCT	IDX[4:0]	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持
IBINCTL	NRSIRCTL	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	NRMRCTL	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	NRHJCTL	リセット	リセット	保持	保持	保持	保持	保持	保持	保持

表 28.16 各コンディション発行時のリセット、レジスタ、機能の状態 (1) (2/2)

レジスタシンボル	レジスタビット名	システムリセット	RSTCTL レジスタ							
			R13CRST	INTLRST	CMDQRST	RSPQRST	TDBRST	RDBRST	IBIQRST	RSQRST
BFCTL	HSME	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	FMPE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	SMBS	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	SCSYNE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	SALE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	NALE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	MALE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持

注. リセット：リセットする（本レジスタに対応する FIFO をクリアする）

表 28.17 各コンディション発行時のリセット、レジスタ、機能の状態 (2) (1/2)

レジスタシンボル	レジスタビット名	システムリセット	RSTCTL レジスタ							
			R13CRST	INTLRST	CMDQRST	RSPQRST	TDBRST	RDBRST	IBIQRST	RSQRST
SVCTL	SVAE0	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	SVAE1	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	SVAE2	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	HOAE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	DVIDE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	HSMCE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	GCAE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
REFCKCTL	IREFCK[2:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
STDBR	DSBRPO	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	SBRHP[5:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	SBRLP[5:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	SBRHO[7:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	SBRLQ[7:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
EXTBR	EBRHP[5:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	EBRLP[5:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	EBRHO[7:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	EBRLQ[7:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
BFRECDT	FRECYC[8:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
BAVLCDT	AVLCYC[8:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
BIDLCDT	IDLCYC[17:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持

表 28.17 各コンディション発行時のリセット、レジスタ、機能の状態 (2) (2/2)

レジスタシンボル	レジスタビット名	システムリセット	RSTCTL レジスタ							
			R13CRST	INTLRST	CMDQRST	RSPQRST	TDBRST	RDBRST	IBIQRST	RSQRST
OUTCTL	SDODCS	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	SDOD[2:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	EXCYC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	SOCWP	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持
	SCOC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	SDOC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
INCTL	DNFE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	DNFS[3:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
TMOCTL	TOMDS[1:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	TOHCTL	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	TOLCTL	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	TODTS[1:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
ACKCTL	ACKTWP	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持
	ACKT	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持
	ACKR	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持
SCSTRCTL	RWE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	ACKTWE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
SCSTLCTL	ACKPE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	PARPE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	TRAPE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	AAPE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	STLCYC[15:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
SVTDLG0	STDLG[15:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持

注. リセット：リセットする（本レジスタに対応する FIFO をクリアする）

表 28.18 各コンディション発行時のリセット、レジスタ、機能の状態 (3) (1/2)

レジスタシンボル	レジスタビット名	システムリセット	RSTCTL レジスタ							
			R13CRST	INTLRST	CMDQRST	RSPQRST	TDBRST	RDBRST	IBIQRST	RSQRST
CNDCTL	SPCND	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持
	SRCND	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持
	STCND	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持
NCMDQP	NCMDQP[31:0]	リセット	リセット	リセット	リセット	保持	保持	保持	保持	保持
NRSPQP	NRSPQP[31:0]	リセット	リセット	リセット	保持	リセット	保持	保持	保持	保持
NTDTBP0	NTDTBP0[31:0]	リセット	リセット	リセット	保持	保持	リセット	リセット	保持	保持
NIBIQP	NIBIQP[31:0]	リセット	リセット	リセット	保持	保持	保持	保持	リセット	保持
NRSQP	NRSQP[31:0]	リセット	リセット	リセット	保持	保持	保持	保持	保持	リセット

表 28.18 各コンディション発行時のリセット、レジスタ、機能の状態 (3) (2/2)

レジスタシンボル	レジスタビット名	システムリセット	RSTCTL レジスタ							
			R13CRST	INTLRST	CMDQRST	RSPQRST	TDBRST	RDBRST	IBIQRST	RSQRST
NQTHCTL	IBIQTH[7:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	IBIDSSZ[7:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	RSPQTH[7:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	CMDQTH[7:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
NTBTHCTL0	RXSTTH[2:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	TXSTTH[2:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	RXDBTH[2:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	TXDBTH[2:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
NRQTHCTL	RSQTH[7:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
BST	TODF	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持
	ALF	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持
	TENDF	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持
	NACKDF	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持
	HDREXDF	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持
	SPCNDDF	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持
	STCNDDF	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持
BSTE	TODE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	ALE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	TENDE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	NACKDE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	HDREXDE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	SPCNDDDE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	STCNDDDE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持

注. リセット：リセットする（本レジスタに対応する FIFO をクリアする）

表 28.19 各コンディション発行時のリセット、レジスタ、機能の状態 (4) (1/2)

レジスタシンボル	レジスタビット名	システムリセット	RSTCTL レジスタ							
			R13CRST	INTLRST	CMDQRST	RSPQRST	TDBRST	RDBRST	IBIQRST	RSQRST
BIE	TODIE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	ALIE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	TENDIE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	NACKDIE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	HDREXDIE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	SPCNDDIE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	STCNDDIE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持

表 28.19 各コンディション発行時のリセット、レジスタ、機能の状態 (4) (2/2)

レジスタシンボル	レジスタビット名	システムリセット	RSTCTL レジスタ							
			R13CRST	INTLRST	CMDQRST	RSPQRST	TDBRST	RDBRST	IBIQRST	RSQRST
BSTFC	TODFC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	ALFC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	TENDFC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	NACKDFC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	HDREXDFC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	SPCNDDFC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	STCNDDFC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
NTST	RSQFF	リセット	リセット	リセット	保持	保持	保持	保持	保持	リセット
	TEF	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持
	TABTF	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持
	RSPQFF	リセット	リセット	リセット	保持	リセット	保持	保持	保持	保持
	CMDQEF	リセット	リセット	リセット	リセット	保持	保持	保持	保持	保持
	IBIQEFF	リセット	リセット	リセット	保持	保持	保持	保持	リセット	保持
	RDBFF0	リセット	リセット	リセット	保持	保持	保持	リセット	保持	保持
	TDBEF0	リセット	リセット	リセット	保持	保持	リセット	保持	保持	保持
NTSTE	RSQFE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	TEE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	TABTE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	RSPQFE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	CMDQEE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	IBIQEFE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	RDBFE0	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	TDBEE0	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
NTIE	RSQFIE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	TEIE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	TABTIE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	RSPQFIE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	CMDQEIE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	IBIQEFIE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	RDBFIE0	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	TDBEIE0	リセット	リセット	保持	保持	保持	保持	保持	保持	保持

注. リセット：リセットする（本レジスタに対応する FIFO をクリアする）

表 28.20 各コンディション発行時のリセット、レジスタ、機能の状態 (5)

レジスタシンボル	レジスタビット名	システムリセット	RSTCTL レジスタ							
			R13CRST	INTLRST	CMDQRST	RSPQRST	TDBRST	RDBRST	IBIQRST	RSQRST
NTSTFC	RSQFFC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	TEFC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	TABTFC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	RSPQFFC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	CMDQEFC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	IBIQEFC	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	RDBFFC0	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	TDBEFC0	リセット	リセット	保持	保持	保持	保持	保持	保持	保持

注. リセット：リセットする（本レジスタに対応する FIFO をクリアする）

表 28.21 各コンディション発行時のリセット、レジスタ、機能の状態 (6)

レジスタシンボル	レジスタビット名	システムリセット	RSTCTL レジスタ							
			R13CRST	INTLRST	CMDQRST	RSPQRST	TDBRST	RDBRST	IBIQRST	RSQRST
BCST	BIDLF	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	BAVLF	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	BFREF	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
SVST	SVAF0	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持
	SVAF1	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	SVAF2	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	HOAF	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持
	DVIDF	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持
	HSMCF	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持
	GCAF	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持
DATBASm (m = 0 ~ 3)	DVTYP	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	DVNACK[1:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	DVDYAD[7:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	DVMRRJ	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	DVSIRRJ	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	DVIBIPL	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	DVSTAD[6:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持

注. リセット：リセットする（本レジスタに対応する FIFO をクリアする）

表 28.22 各コンディション発行時のリセット、レジスタ、機能の状態 (7)

レジスタシンボル	レジスタビット名	システムリセット	RSTCTL レジスタ							
			R13CRST	INTLRST	CMDQRST	RSPQRST	TDBRST	RDBRST	IBIQRST	RSQRST
EXDATBAS	EDTYP	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	EDNACK[1:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	EDDYAD[7:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	EDSTAD[6:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
SDATBASn (n = 0~2)	SDDYAD[6:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	SDIBIPL	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	SDADLS	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	SDSTAD[9:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
MSDCTm (m = 0~3)	RBCR[7:6], RBCR[3:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
SVDCT	TBCR[7:6], TBCR[3:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	TDCR[7:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持

注. リセット：リセットする（本レジスタに対応する FIFO をクリアする）

表 28.23 各コンディション発行時のリセット、レジスタ、機能の状態 (8) (1/2)

レジスタシンボル	レジスタビット名	システムリセット	RSTCTL レジスタ							
			R13CRST	INTLRST	CMDQRST	RSPQRST	TDBRST	RDBRST	IBIQRST	RSQRST
SDCTPIDL	SDCTPIDL[31:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
SDCTPIDH	SDCTPIDH[31:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
SVDVADn (n = 0~2)	SDYADV	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	SSTADV	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	SADLG	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	SVAD[9:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
CSECMD	HJEVE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	MSRQE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	SVIRQE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
CEACTST	ACTST[3:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
CMWLG	MWLG[15:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
CMRLG	IBIPSZ[7:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	MRLG[15:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
CETSTMD	TSTMD[7:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
CGDVST	VDRSV[7:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	ACTMD[1:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	PRTE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	PNDINT[3:0]	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持
CMDSPW	MSWDR[2:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持

表 28.23 各コンディション発行時のリセット、レジスタ、機能の状態 (8) (2/2)

レジスタシンボル	レジスタビット名	システムリセット	RSTCTL レジスタ							
			R13CRST	INTLRST	CMDQCRST	RSPQCRST	TDBRST	RDBRST	IBIQCRST	RSQCRST
CMDSPR	CDTTIM[2:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	MSRDR[2:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
CMDSPT	MRTE	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	MRTTIM[23:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持

注: リセット: リセットする (本レジスタに対応する FIFO をクリアする)

表 28.24 各コンディション発行時のリセット、レジスタ、機能の状態 (9)

レジスタシンボル	レジスタビット名	システムリセット	RSTCTL レジスタ							
			R13CRST	INTLRST	CMDQCRST	RSPQCRST	TDBRST	RDBRST	IBIQCRST	RSQCRST
CETSM	INAC[7:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	FREQ[7:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
BITCNT	BCNT[4:0]	リセット	リセット	リセット	保持	保持	保持	保持	保持	保持
NQSTLV	IBISCNT[4:0]	リセット	リセット	リセット	保持	保持	保持	保持	リセット	保持
	IBIQLV[7:0]	リセット	リセット	リセット	保持	保持	保持	保持	リセット	保持
	RSPQLV[7:0]	リセット	リセット	リセット	保持	リセット	保持	保持	保持	保持
	CMDQFLV[7:0]	リセット	リセット	リセット	リセット	保持	保持	保持	保持	保持
NDBSTLV0	RDBLV[7:0]	リセット	リセット	リセット	保持	保持	保持	リセット	保持	保持
	TDBFLV[7:0]	リセット	リセット	リセット	保持	保持	リセット	保持	保持	保持
NRSQSTLV	RSQLV[7:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
PRSTDBG	SDOLV	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	SCOLV	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	SDILV	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
	SCILV	リセット	リセット	保持	保持	保持	保持	保持	保持	保持
MSERRCNT	M2ECNT[7:0]	リセット	リセット	保持	保持	保持	保持	保持	保持	保持

注: リセット: リセットする (本レジスタに対応する FIFO をクリアする)

28.7 使用上の注意事項

28.7.1 動作クロックの設定

I3C モジュールを使用する場合、PCLKD と PCLKB のクロック周波数比は 2:1 または 1:1 でなければいけません。他の設定の場合、動作は保証されません。

29. CAN (Controller Area Network) モジュール

29.1 概要

CAN (Controller Area Network) モジュールは、電磁的にノイズの高いアプリケーション内で、メッセージベースのプロトコルを使用して複数のスレーブとマスタの間でデータを送信および受信します。このモジュールは、ISO 11898-1 (CAN 2.0A/CAN 2.0B) 規格に準拠し、最大 32 個のメールボックスに対応します。これらのメールボックスは、通常のメールボックスおよび FIFO モードで送信または受信用に設定できます。標準 (11 ビット) と拡張 (29 ビット) の両方のメッセージングフォーマットに対応しています。CAN モジュールには外付け CAN トランシーバが必要です。

表 29.1 に CAN の仕様を、図 29.1 にブロック図を示します。

表 29.1 CAN の仕様 (1/2)

項目	仕様
データ転送速度	ISO11898-1 準拠の標準フレームと拡張フレーム
ビットレート	データ転送速度は最大 1 Mbps (fCAN ≥ 8 MHz) までプログラム可能 fCAN : CAN クロックソース
メッセージボックス	32 個のメールボックスに対し、下記の 2 種類のメールボックスモードを選択可能 - 通常モード : 32 個のメールボックスを送信または受信用に個別に設定可能 - FIFO モード : 24 個のメールボックスを送信または受信用に個別に設定可能で、残りのメールボックスは受信 (RX) および送信 (TX) の 4 段 FIFO で使用
受信	- データフレームとリモートフレームを受信可能 - 受信 ID フォーマットは標準 ID のみ、拡張 ID のみ、または標準 ID と拡張 ID の両方を選択可能 - ワンショット受信機能を選択可能 - オーバーライトモード (未読メッセージ上書き) とオーバーランモード (未読メッセージ破棄) が選択可能 - 各メールボックスで受信完了割り込みの許可または禁止を設定可能
アクセプタンスフィルタ	8 つのアクセプタンスマスク (4 メールボックスごとに個別のマスク) - 各メールボックスでマスクの有効または無効を設定可能
送信	- データフレームとリモートフレームを送信可能 - 送信 ID フォーマットは標準 ID のみ、拡張 ID のみ、または標準 ID と拡張 ID の両方を選択可能 - ワンショット送信機能を選択可能 - ブロードキャストメッセージ機能 - ID 優先送信モードまたはメールボックス番号優先送信モードを選択可能 - 送信要求アボート可能、ステータスフラグでアボート完了を確認可能 - 各メールボックスで送信完了割り込みの許可または禁止を設定可能
バスオフ復帰のモード遷移	バスオフ状態からの復帰のモード遷移を選択可能 : - ISO11898-1 規格に準拠 - バスオフへの遷移時に自動的に CAN Halt モードへ遷移 - バスオフからの復帰時に自動的に CAN Halt モードへ遷移 - ソフトウェアにより CAN Halt モードへ遷移 - ソフトウェアによりエラーアクティブ状態へ遷移
エラー状態監視	- CAN バスエラーの監視 (スタッフエラー、フォームエラー、ACK エラー、15 ビット CRC エラー、ビットエラー、ACK デリミタエラー) - エラー状態への遷移の検出 (エラーワーニング、エラーパッシブ、バスオフ移行、バスオフ復帰) - エラーカウンタを読み出し可能
タイムスタンプ	16 ビットカウンタを使用したタイムスタンプ機能 - 基準クロックは 1 ビット、2 ビット、4 ビット、8 ビットから選択可能
割り込み機能	5 種類の割り込み要因をサポート : - 受信完了 - 送信完了 - 受信 FIFO - 送信 FIFO - エラー割り込み
CAN スリープモード	CAN クロックを停止することで消費電力低減

表 29.1 CAN の仕様 (2/2)

項目	仕様
ソフトウェアサポートユニット	3つのソフトウェアサポートユニット： - アクセプタンスフィルタサポート - メールボックス検索サポート（受信メールボックス検索、送信メールボックス検索、メッセージロスト検索） - チャンネル検索サポート
CAN クロックソース	CANMCLK
テストモード	評価用に3つのテストモードを用意： - リッスンオンリーモード - セルフテストモード0（外部ループバック） - セルフテストモード1（内部ループバック）




図 29.1 CAN モジュールブロック図

CAN モジュールには以下のブロックが含まれています。

- CAN 入出力端子
CRXi および CTXi (i = 0)
- プロトコルコントローラ
バスアービトラーションや送受信時のビットタイミング、スタッフ処理、エラー処理などの CAN プロトコルの処理を行います。
- メールボックス
送信または受信に使用可能な 32 個のメールボックスで構成されています。各メールボックスには固有の ID、データ長コード (DLC)、データフィールド (8 バイト)、およびタイムスタンプがあります。

- アクセプタンスフィルタ

受信メッセージのフィルタ処理を行います。このフィルタ処理には、MKR0～MKR7 レジスタを使用します。

- タイマ

タイムスタンプ機能に使用します。メールボックスにメッセージを格納するときのタイマ値が、タイムスタンプ値として書き込まれます。

- 以下 5 種類の割り込み要求の割り込み発生回路：

- CANi 受信完了割り込み
- CANi 送信完了割り込み
- CANi 受信 FIFO 割り込み
- CANi 送信 FIFO 割り込み
- CANi エラー割り込み

表 29.2 に CAN モジュールの端子を示します。これらの端子は MCU 上の信号により多重化されます。詳細については、「17. I/O ポート」を参照してください。

表 29.2 CAN モジュール入出力端子 (i = 0)

端子名	I/O	機能
CRXi	入力	データ受信
CTXi	出力	データ送信

29.2 レジスタの説明

29.2.1 CTLR : コントロールレジスタ

Base address: CAN0 = 0x4005_0000

Offset address: 0x840

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	RBOC	BOM[1:0]	SLPM	CANM[1:0]	TSPTS[1:0]	TSRC	TPM	MLM	IDFM[1:0]	MBM				
Value after reset:	0	0	0	0	0	1	0	1	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	MBM	CAN メールボックスモード選択(注1) 0: 通常メールボックスモード 1: FIFO メールボックスモード	R/W
2:1	IDFM[1:0]	ID フォーマットモード選択(注1) 0 0: 標準 ID モード FIFO メールボックスを含むすべてのメールボックスは標準 ID のみを処理します。 0 1: 拡張 ID モード FIFO メールボックスを含むすべてのメールボックスは拡張 ID のみを処理します。 1 0: ミックス ID モード FIFO メールボックスを含むすべてのメールボックスは標準 ID と拡張 ID の両方を処理します。通常メールボックスモードでは、対応する IDE ビットを使って標準か拡張かを決定します。FIFO メールボックスモードでは、メールボックス 0～23 の対応する IDE ビットを、受信 FIFO では FIDCR0 と FIDCR1 の IDE ビットを、送信 FIFO ではメールボックス 24 の IDE ビットを使います。 1 1: 設定禁止	R/W
3	MLM	メッセージロストモード選択(注1) 0: オーバーライトモード 1: オーバーランモード	R/W

ビット	シンボル	機能	R/W
4	TPM	送信優先順位モード選択(注1) 0: ID 優先送信モード 1: メールボックス番号優先送信モード	R/W
5	TSRC	タイムスタンプカウンタリセットコマンド(注4) 0: タイムスタンプカウンタをリセットしない 1: タイムスタンプカウンタをリセットする(注3)	R/W
7:6	TSPS[1:0]	タイムスタンププリスケラ選択(注1) 00: 1 ビットタイムごと 01: 2 ビットタイムごと 10: 4 ビットタイムごと 11: 8 ビットタイムごと	R/W
9:8	CANM[1:0]	CAN オペレーションモード選択(注5) 00: CAN オペレーションモード 01: CAN リセットモード 10: CAN Halt モード 11: CAN リセットモード (強制遷移)	R/W
10	SLPM	CAN スリープモード(注5) (注6) 0: CAN スリープモード以外 1: CAN スリープモード	R/W
12:11	BOM[1:0]	バスオフ復帰モード(注1) 00: ノーマルモード (ISO11898-1 規格に準拠) 01: バスオフへの移行時に自動的に CAN Halt モードへ移行 10: バスオフからの復帰時に自動的に CAN Halt モードへ移行 11: バスオフ復帰中にソフトウェア要求により CAN Halt モードへ移行	R/W
13	RBOC	バスオフからの強制復帰(注2) 0: 復帰しない 1: バスオフからの強制復帰(注3)	R/W
15:14	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. CAN リセットモードでは BOM[1:0]、TSPS[1:0]、TPM、MLM、IDFM[1:0]、MBM ビットを書き込みます。

注 2. バスオフ状態では RBOC ビットを 1 に設定します。

注 3. このビットは 1 に設定されたあと、自動的に 0 になります。0 として読み取るはずです。

注 4. CAN オペレーションモードでは TSRC ビットを 1 に設定します。

注 5. CANM[1:0]ビットと SLPM ビットを変更した場合、モードが切り替わったことを STR で確認してください。モードが切り替わるまで CANM[1:0]ビットや SLPM ビットを変更しないでください。

注 6. CAN リセットモードや CAN Halt モードでは、SLPM ビットに書き込んでください。SLPM ビットを変更する場合、SLPM ビットだけに 0 または 1 を書き込みます。

MBM ビット (CAN メールボックスモード選択)

MBM ビットが 0 (通常メールボックスモード) のとき、メールボックス 0~31 は送信または受信メールボックスに設定されます。MBM ビットが 1 (FIFO メールボックスモード) の場合

- メールボックス 0~23 は送信または受信メールボックスに設定される。
- メールボックス 24~27 は送信 FIFO に設定される。
- メールボックス 28~31 は受信 FIFO に設定される。

送信データは、送信 FIFO のウィンドウメールボックスであるメールボックス 24 に書き込まれます。受信データは、受信 FIFO のウィンドウメールボックスであるメールボックス 28 から読み出されます。

表 29.3 にメールボックスの設定を示します。

IDFM[1:0]ビット (ID フォーマットモード選択)

IDFM[1:0]ビットは ID フォーマットを指定します。

MLM ビット (メッセージロストモード選択)

MLM ビットは、読み出しが完了していないメールボックスが新しいメッセージを取り込んだときの動作を指定します。オーバーライトモードまたはオーバーランモードを選択できます。選択したモードは、受信 FIFO を含むすべてのメールボックスに適用されます。

MLM ビットが 0 の場合、すべてのメールボックスがオーバーライトモードに設定されます。新しく受信したメッセージは既存のメッセージを上書きします。

MLM ビットが 1 の場合、すべてのメールボックスがオーバーランモードに設定されます。新しく受信したメッセージは既存のメッセージを上書きせず、破棄します。

TPM ビット (送信優先順位モード選択)

TPM ビットはメッセージを送信するときの優先順位を設定します。ID 優先送信モードまたはメールボックス番号優先送信モードを選択できます。すべてのメールボックスが、ID 優先送信モードまたはメールボックス番号優先送信モードのどちらかに設定されます。

TPM ビットが 0 の場合、ID 優先送信モードが選択され、ISO11898-1 の CAN 仕様に準拠して送信の優先度が調整されます。ID 優先送信モードの場合、通常メールボックスモードではメールボックス 0~31 の ID を、FIFO メールボックスモードではメールボックス 0~23 および送信 FIFO が送信用に設定したメールボックスの ID を比較します。同じメールボックス ID が 2 個以上ある場合、小さい番号のメールボックスの優先順位が高くなります。

送信 FIFO から次に送信される予定のメッセージのみが送信アービトレーションの対象になります。FIFO メッセージが送信中になると、送信 FIFO 内の次の待機メッセージが送信アービトレーションの対象になります。

TPM ビットが 1 の場合、メールボックス番号優先モードが選択され、最も小さい番号のメールボックスの優先順位が高くなります。FIFO メールボックスモードでは、送信 FIFO は通常のメールボックス (0~23) よりも優先順位が低くなります。

TSRC ビット (タイムスタンプカウンタリセットコマンド)

TSRC ビットはタイムスタンプカウンタをリセットします。1 のとき、TSR は 0x0000 に設定されます。TSRC は自動的に 0 になります。

TSPS[1:0]ビット (タイムスタンププリスケアラ選択)

TSPS[1:0]ビットはタイムスタンプ用のプリスケアラを選択します。タイムスタンプの基準クロックは、1 ビット、2 ビット、4 ビット、または 8 ビットを選択できます。

CANM[1:0]ビット (CAN オペレーションモード選択)

CANM[1:0]ビットは CAN モジュールを以下のいずれかのモードに選択します。

- CAN オペレーションモード
- CAN リセットモード
- CAN Halt モード

CAN スリープモードは SLPM ビットで設定します。詳細については、「[29.3. 動作モード](#)」を参照してください。

CAN モジュールが BOM[1:0]の設定によって CAN Halt モードに移行した場合、CANM[1:0]ビットは自動的に 10b になります。

SLPM ビット (CAN スリープモード)

SLPM ビットが 1 に設定されると、CAN モジュールは CAN スリープモードに移行します。SLPM ビットが 0 に設定されると、CAN モジュールは CAN スリープモードを解除します。詳細については、「[29.3. 動作モード](#)」を参照してください。

BOM[1:0]ビット (バスオフ復帰モード)

BOM[1:0]ビットは CAN モジュールのバスオフ復帰モードの選択に使用します。

BOM[1:0]ビットが 00b の場合、バスオフからの復帰は、ISO11898-1 の CAN 仕様に準拠します。CAN モジュールは 11 の連続するリセンプビットを 128 回検出すると、CAN 通信 (エラーアクティブ状態) に復帰します。バスオフからの復帰時、バスオフ復帰割り込み要求が発生します。

BOM[1:0]ビットが 01b の場合、CAN モジュールがバスオフ状態になると、CTRL の CANM[1:0]ビットは 10b に設定され、CAN Halt モードに移行します。バスオフからの復帰時にバスオフ復帰割り込み要求は発生せず、TECR および RECR は 0x00 になります。

BOM[1:0]ビットが 10b の場合、CAN モジュールがバスオフ状態になると、CANM[1:0]ビットはすぐに 10b になります。バスオフ状態からの復帰後、11 の連続するリセンプビットを 128 回検出すると、CAN モジュールは

CAN Halt モードに移行します。バスオフからの復帰時にバスオフ復帰割り込み要求が発生し、TECR および RECR は 0x00 になります。

BOM[1:0]ビットが 11b の場合、バスオフ状態のまま CANM[1:0]ビットを 10b にすることで CAN モジュールは CAN Halt モードに移行します。バスオフからの復帰時にバスオフ復帰割り込み要求は発生せず、TECR および RECR は 0x00 になります。ただし、CANM[1:0]ビットが 10b に設定される前に、11 の連続するリセーブビットを 128 回検出して CAN モジュールがバスオフ状態から復帰した場合、バスオフ復帰割り込み要求が発生します。

CAN モジュールが CAN Halt モードへの移行 (BOM[1:0]ビットが 01b の場合のバスオフ移行、または BOM[1:0]ビットが 10b の場合のバスオフ復帰) を試みると同時に CPU が CAN リセットモードへの移行を要求した場合、CPU からの要求が優先されます。

RBOC ビット (バスオフからの強制復帰)

バスオフ状態のときに RBOC ビットが 1 に設定されている場合、CAN モジュールは強制的にバスオフ状態を終了します。このビットは自動的に 0 になり、エラー状態はバスオフからエラーアクティブに変わります。RBOC ビットが 1 に設定されている場合、RECR および TECR は 0x00 に、STR の BOST ビットは 0 になり、CAN モジュールがバスオフ状態ではないことを示します。RBOC が 1 に設定されている場合、他のレジスタは変化しません。このバスオフ状態からの復帰の場合、バスオフ復帰割り込み要求は発生しません。RBOC ビットは、BOM[1:0]ビットが 00b (ノーマルモード) の場合にのみ使用してください。

表 29.3 メールボックスの設定

メールボックス	MBM ビット = 0 (通常メールボックスモード)	MBM ビット = 1 (FIFO メールボックスモード) (注1) (注2) (注3) (注4) (注5)
メールボックス 0~23	通常のメールボックス	通常のメールボックス
メールボックス 24~27		送信 FIFO
メールボックス 28~31		受信 FIFO

- 注 1. 送信 FIFO は TFCR によって制御されます。メールボックス 24~27 に対応している MCTL_TX[j]レジスタは無効になっています。MCTL_TX[24]~MCTL_TX[27]は、送信 FIFO で使用できません。
- 注 2. 受信 FIFO は RFCR によって制御されます。メールボックス 28~31 に対応している MCTL_RX[j]レジスタは無効になっています。MCTL_RX[28]~MCTL_RX[31]は、受信 FIFO で使用できません。
- 注 3. FIFO 割り込みの詳細については、MIER_FIFO の説明を参照してください。
- 注 4. メールボックス 24~31 に対応している MKIVLR のビットは無効になっています。これらのビットは 0 に設定してください。
- 注 5. 送信および受信 FIFO は、データフレームとリモートフレームの両方に使用できます。

29.2.2 BCR : ビットコンフィグレーションレジスタ

Base address: CAN0 = 0x4005_0000

Offset address: 0x844

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	TSEG1[3:0]				—	—	BRP[9:0]									
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	SJW[1:0]		—	TSEG2[2:0]			—	—	—	—	—	—	—	CCLK S
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	CCLKS	CAN クロックソース選択 0: 予約 1: CANMCLK (メインクロック発振器により生成)	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
10:8	TSEG2[2:0]	タイムセグメント 2 の制御 0 0 0: 設定禁止 0 0 1: 2 Tq 0 1 0: 3 Tq 0 1 1: 4 Tq 1 0 0: 5 Tq 1 0 1: 6 Tq 1 1 0: 7 Tq 1 1 1: 8 Tq	R/W
11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
13:12	SJW[1:0]	同期ジャンプ幅の制御 0 0: 1 Tq 0 1: 2 Tq 1 0: 3 Tq 1 1: 4 Tq	R/W
15:14	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
25:16	BRP[9:0]	ボーレートプリスケアラの選択(注1) CAN 通信クロック (fCANCLK) の周波数を設定します。	R/W
27:26	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
31:28	TSEG1[3:0]	タイムセグメント 1 の制御 0x3: 4 Tq 0x4: 5 Tq 0x5: 6 Tq 0x6: 7 Tq 0x7: 8 Tq 0x8: 9 Tq 0x9: 10 Tq 0xA: 11 Tq 0xB: 12 Tq 0xC: 13 Tq 0xD: 14 Tq 0xE: 15 Tq 0xF: 16 Tq その他: 設定禁止	R/W

注. Tq: Time Quantum

注 1. SCKSCR.CKSEL[2:0]ビットが 011b (メインクロック発振器を選択) の場合、1 以下の値を選択しないでください。

ビットタイミングの設定の詳細については、「[29.4. データ転送速度の設定](#)」を参照してください。CAN リセットモードから CAN Halt または CAN オペレーションモードに移行する前に BCR を設定してください。この設定が行われた後、CAN リセットまたは CAN Halt モードでレジスタに書き込むことができますようになります。32 ビットの読み出し/書き込みアクセスは、ビット[7:0]を変更しないように注意して実行する必要があります。

CCLKS ビット (CAN クロックソース選択)

CCLKS ビットは CAN のクロックソースを選択します。CAN モジュールを使用する場合、このビットを 1 に設定する必要があります。

TSEG2[2:0]ビット (タイムセグメント 2 の制御)

TSEG2[2:0]ビットは、フェーズバッファセグメント 2 (PHASE_SEG2) の長さを Tq 値で指定します。2~8 の Tq 値を設定できます。TSEG1[3:0]ビットの値よりも小さい値を設定してください。

SJW[1:0]ビット (同期ジャンプ幅の制御)

SJW[1:0]ビットは、同期ジャンプ幅を Tq 値で指定します。1~4 の Tq 値を設定できます。TSEG2[2:0]ビットの値以下の値を設定してください。


BRP[9:0]ビット (ボーレートプリスケアラの選択)

BRP[9:0]ビットは、CAN 通信クロック (fCANCLK) の周波数を設定します。fCANCLK の周期が 1 Tq となります。設定が P (0~1023) の場合、ボーレートプリスケアラは fCAN を P+1 で分周します。

TSEG1[3:0]ビットは、プロパゲーションタイムセグメント (PROP_SEG) とフェーズバッファセグメント 1 (PHASE_SEG1) の合計長を time quantum (Tq) 値で指定します。4~16 の Tq 値を設定できます。

Base address: CAN0 = 0x4005_0000

Offset address: $0x400 + 0x04 \times k$



ビット	シンボル	機能	R/W
17:0	EID[17:0]	拡張 ID 0: 対応する EID[17:0]ビットと比較しない 1: 対応する EID[17:0]ビットと比較する	R/W
28:18	SID[10:0]	標準 ID 0: 対応する SID[10:0]ビットと比較しない 1: 対応する SID[10:0]ビットと比較する	R/W
31:29	—	読み出し値は不定です。書く場合、0 としてください。	R/W


FIFO メールボックスモードでのマスク機能については、「[29.6. アクセプタンスフィルタ処理とマスク機能](#)」を参照してください。

CAN リセットモードまたは CAN Halt モードでは MKR0～MKR7 に書き込んでください。

EID[17:0]ビットは、CAN 拡張 ID ビットに対応するフィルタマスクビットです。拡張 ID メッセージを受信するために使用します。EID[17:0]ビットが 0 に設定されている場合、受信した ID は対応するメールボックス ID とは比較されません。EID[17:0]ビットが 1 に設定されている場合、受信した ID は対応するメールボックス ID と比較されます。

SID[10:0]ビットは、CAN 標準 ID ビットに対応するフィルタマスクビットです。標準 ID と拡張 ID の両方のメッセージを受信するために使用します。SID[10:0]ビットが 0 に設定されている場合、受信した ID は対応するメールボックス ID とは比較されません。SID[10:0]ビットが 1 に設定されている場合、受信した ID は対応するメールボックス ID と比較されます。

Base address: CAN0 = 0x4005_0000
Offset address: $0x420 + 0x04 \times k$



ビット	シンボル	機能	R/W
17:0	EID[17:0]	データおよびリモートフレームの拡張 ID	R/W
28:18	SID[10:0]	データおよびリモートフレームの標準 ID	R/W
29	—	読み出し値は不定です。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
30	RTR	リモート送信要求 0: データフレーム 1: リモートフレーム	R/W
31	IDE	ID 拡張 ^(注1) 0: 標準 ID 1: 拡張 ID	R/W

注 1. IDE ビットは、CTRL.IDFM[1:0]ビットが 10b (ミックス ID モード) の場合に有効になります。IDFM[1:0]ビットが 10b でない場合、IDE には 0 のみを書き込んでください。読むと 0 が読めます。

FIDCR0 および FIDCR1 は、CTRL の MBM ビットが 1 に設定されている場合に有効になります (FIFO メールボックスモード)。このモードでは、メールボックス 28~31 の EID[17:0]、SID[10:0]、RTR、および IDE ビットが無効になります。CAN リセットモードまたは CAN Halt モードで FIDCR0 および FIDCR1 に書き込みます。FIDCR0 および FIDCR1 の使用については、「[29.6. アクセプタンスフィルタ処理とマスク機能](#)」を参照してください。

EID[17:0]ビット (データおよびリモートフレームの拡張 ID)

EID[17:0]ビットは、データフレームとリモートフレームの拡張 ID を設定します。これらのビットは、拡張 ID メッセージを受信するために使用します。

SID[10:0]ビット (データおよびリモートフレームの標準 ID)

SID[10:0]ビットは、データフレームとリモートフレームの標準 ID を設定します。これらのビットは、標準 ID と拡張 ID メッセージの両方の受信で使用します。

RTR ビット (リモート送信要求)

RTR ビットは、フレームフォーマットをデータフレームまたはリモートフレームに設定します。

- FIDCR0 レジスタおよび FIDCR1 レジスタの両方の RTR ビットが 0 に設定されている場合、データフレームのみを受信する。
- FIDCR0 レジスタおよび FIDCR1 レジスタの両方の RTR ビットが 1 に設定されている場合、リモートフレームのみを受信する。
- FIDCR0 レジスタおよび FIDCR1 レジスタの両方の RTR ビットが異なる値に設定されている場合、データフレームとリモートフレームの両方を受信する。

IDE ビット (ID 拡張)

IDE ビットは、ID フォーマットを標準 ID または拡張 ID に設定します。IDE ビットは、CTRL レジスタの IDFM[1:0]ビットが 10b (ミックス ID モード) の場合に有効です。

- FIDCR0 レジスタおよび FIDCR1 レジスタの両方の IDE ビットが 0 に設定されている場合、標準 ID フレームのみを受信する。
- FIDCR0 レジスタおよび FIDCR1 レジスタの両方の IDE ビットが 1 に設定されている場合、拡張 ID フレームのみを受信する。
- FIDCR0 レジスタおよび FIDCR1 レジスタの両方の IDE ビットが異なる値に設定されている場合、標準 ID フレームと拡張 ID フレームの両方を受信する。

29.2.5 MKIVLR : マスク無効レジスタ

Base address: CAN0 = 0x4005_0000

Offset address: 0x428

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	MB31	MB30	MB29	MB28	MB27	MB26	MB25	MB24	MB23	MB22	MB21	MB20	MB19	MB18	MB17	MB16
Value after reset:	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	MB15	MB14	MB13	MB12	MB11	MB10	MB9	MB8	MB7	MB6	MB5	MB4	MB3	MB2	MB1	MB0
Value after reset:	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x

ビット	シンボル	機能	R/W
31:0	MB31~MB0	マスク無効 0: マスク有効 1: マスク無効	R/W

MKIVLR レジスタの各ビットは同じ番号のメールボックスに対応しています。MKIVLR レジスタのビット[0]はメールボックス 0 (MB0) に対応し、ビット[31]はメールボックス 31 (MB31) に対応します。(注1)

ビットが 1 に設定されると、アクセプタンスマスクレジスタは、対応するメールボックスに対して無効になります。マスク無効ビットが 1 に設定されている場合、受信メッセージ ID がメールボックス ID と正確に一致する場合にのみ、対応するメールボックスがメッセージを受信します。

MKIVLR レジスタへの書き込みは、CAN リセットモードまたは CAN halt モード時に行ってください。

注 1. FIFO メールボックスモードでは、ビット[31:24]を 0 に設定してください。

29.2.6 メールボックスレジスタ

表 29.4 に CANi メールボックスメモリ配置、表 29.5 に CAN データフレームの構成を示します。

リセット後の CANi メールボックスの値は不定です。

関連する MCTL_TX[j]または MCTL_RX[j]レジスタ (j = 0~31) が 0x00 で、対応するメールボックスがアポート要求を処理していない場合にのみ、MBj_ID、MBj_DL、MBj_Dm、および MBj_TS に書き込んでください。

レジスタアドレスの詳細については、表 29.4 を参照してください。

表 29.4 CANi メールボックスのメモリ配置 (i = 0) (1/2)

アドレス	メッセージ内容
CANn (n = 0)	メモリ配置
0x4005_0200 + 1000 × n + 16 × j + 0	IDE、RTR、SID10~SID6
0x4005_0200 + 1000 × n + 16 × j + 1	SID5~SID0、EID17、EID16
0x4005_0200 + 1000 × n + 16 × j + 2	EID15~EID8
0x4005_0200 + 1000 × n + 16 × j + 3	EID7~EID0
0x4005_0200 + 1000 × n + 16 × j + 4	—
0x4005_0200 + 1000 × n + 16 × j + 5	データ長コード (DLC[3:0])
0x4005_0200 + 1000 × n + 16 × j + 6	データバイト 0
0x4005_0200 + 1000 × n + 16 × j + 7	データバイト 1
0x4005_0200 + 1000 × n + 16 × j + 8	データバイト 2
0x4005_0200 + 1000 × n + 16 × j + 9	データバイト 3
0x4005_0200 + 1000 × n + 16 × j + 10	データバイト 4
0x4005_0200 + 1000 × n + 16 × j + 11	データバイト 5

表 29.4 CAN_i メールボックスのメモリ配置 (i = 0) (2/2)

アドレス	メッセージ内容
CAN _n (n = 0)	メモリ配置
0x4005_0200 + 1000 × n + 16 × j + 12	データバイト 6
0x4005_0200 + 1000 × n + 16 × j + 13	データバイト 7
0x4005_0200 + 1000 × n + 16 × j + 14	タイムスタンプ上位バイト
0x4005_0200 + 1000 × n + 16 × j + 15	タイムスタンプ下位バイト

表 29.5 CAN データフレームの構成

SID10~SID6	SID5~SID0	EID17~EID16	EID15~EID8	EID7~EID0	DLC3~DLC1	DATA0	DATA1	...	DATA7

新しいメッセージが受信されない限り、各メールボックスの以前の値は保持されます。

29.2.6.1 MB_jID : メールボックス ID レジスタ j (j = 0~31)

Base address: CAN0 = 0x4005_0000

Offset address: 0x200 + 0x10 × j

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	IDE	RTR	—	SID[10:0]											EID[17:0]	
Value after reset:	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	EID[17:0]															
Value after reset:	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	0

ビット	シンボル	機能	R/W
17:0	EID[17:0]	データおよびリモートフレームの拡張 ID(注1)	R/W
28:18	SID[10:0]	データおよびリモートフレームの標準 ID	R/W
29	—	読み出し値は不定です。書く場合、0 としてください。	R/W
30	RTR	リモート送信要求 0: データフレーム 1: リモートフレーム	R/W
31	IDE	ID 拡張(注2) 0: 標準 ID 1: 拡張 ID	R/W

注 1. メールボックスが標準 ID メッセージを受信した場合、メールボックスの EID ビットは不定です。

注 2. IDE ビットは、CTLR.IDFM[1:0]ビットが 10b (ミックス ID モード) のとき有効です。IDFM[1:0]ビットが 10b 以外のときは、IDE は 0 のみを書き込んでください。読むと 0 が読めます。

EID[17:0]ビット (データおよびリモートフレームの拡張 ID)

EID[17:0]ビットは、データフレームとリモートフレームの拡張 ID を設定します。拡張 ID メッセージを送信または受信するために使用します。

SID[10:0]ビット (データおよびリモートフレームの標準 ID)

SID[10:0]ビットは、データフレームとリモートフレームの標準 ID を設定します。標準 ID メッセージを送信または受信するために使用します。

RTR ビット (リモート送信要求)

RTR ビットは、データフレームとリモートフレームのフレームフォーマットを設定します。

- 受信メールボックスは、RTR ビットで指定されたフォーマットのフレームのみを受信する。

- 送信メールボックスは、RTR ビットで指定されたフレームフォーマットで送信する。
- 受信 FIFO メールボックスは、FIDCR0 レジスタおよび FIDCR1 レジスタの RTR ビットで指定されたデータフレーム、リモートフレーム、または両方のフレームを受信する。
- 送信 FIFO メールボックスは、送信メッセージ内の RTR ビットで指定されたデータフレームまたはリモートフレームを送信する。

IDE ビット (ID 拡張)

IDE ビットは、ID フォーマットを標準 ID または拡張 ID に設定します。IDE ビットは、CTLR レジスタの IDFM[1:0] ビットが 10b (ミックス ID モード) の場合に有効です。

- 受信メールボックスは、IDE ビットで指定された ID フォーマットのみを受信する。
- 送信メールボックスは、IDE ビットで指定された ID フォーマットで送信する。
- 受信 FIFO メールボックスは、FIDCR0 レジスタおよび FIDCR1 レジスタの IDE ビットで指定された標準 ID と拡張 ID の設定でメッセージを受信する。
- 送信 FIFO メールボックスは、送信メッセージの IDE ビットで指定された標準 ID または拡張 ID を持つメッセージを送信する。

29.2.6.2 MBj_DL : メールボックスデータ長レジスタ j (j = 0~31)

Base address: CAN0 = 0x4005_0000

Offset address: 0x204 + 0x10 × j

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	DLC[3:0]			
Value after reset:	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x

ビット	シンボル	機能	R/W
3:0	DLC[3:0]	データ長コード(注1) 0x0: データ長 = 0 バイト 0x1: データ長 = 1 バイト 0x2: データ長 = 2 バイト 0x3: データ長 = 3 バイト 0x4: データ長 = 4 バイト 0x5: データ長 = 5 バイト 0x6: データ長 = 6 バイト 0x7: データ長 = 7 バイト その他: データ長 = 8 バイト	R/W
15:4	—	読み出し値は不定です。書く場合、0 としてください。	R/W

注 1. メールボックスが n バイトのデータ長 (DLC[3:0] で設定) のメッセージを受信し、n が 8 未満の場合、メールボックスの DATA_n から DATA7 レジスタのデータは不定です。DATA0~DATA7 が、このメールボックスのデータレジスタです。たとえば、データ長が 6 バイト (DLC[3:0] = 0x6) の場合、DATA6 および DATA7 レジスタのデータは不定です。

DLC[3:0] ビット (データ長コード)


DLC[3:0] ビットは、データフレームで送信されるデータ長を指定します。リモートフレームを使用してデータを要求する場合、このフィールドは要求するデータ長を指定します。

データフレームを受信すると、受信したデータ長がこのフィールドに格納されます。リモートフレームを受信すると、要求したデータ長がこのフィールドに格納されます。

29.2.6.3 MBj_Dm : メールボックスデータレジスタ j (j = 0~31、m = 0~7)

Base address: CAN0 = 0x4005_0000

Offset address: (0x206 + m) + 0x10 × j



Value after reset: x x x x x x x x

ビット	シンボル	機能	R/W
7:0	DATA0~DATA7	データバイト 0~7(注1)(注2) DATA0~DATA7 は、送信または受信した CAN メッセージデータを格納します。送信または受信は DATA0 から始まります。CAN バスのビット順序は MSB ファーストで、送信または受信はビット[7]から始まります。	R/W


注 1. メールボックスが n バイトのデータ長のメッセージを受信し、n が 8 バイト未満の場合、メールボックスの DATA_n から DATA7 の値は不定です。

注 2. メールボックスがリモートフレームを受信した場合、メールボックス内の DATA0~DATA7 の以前の値を保持します。

29.2.6.4 MBj_TS : メールボックスタイムスタンプレジスタ j (j = 0~31)

Base address: CAN0 = 0x4005_0000

Offset address: 0x20E + 0x10 × j




Value after reset: x x x x x x x x x x x x x x x x

ビット	シンボル	機能	R/W
7:0	TSL[7:0]	タイムスタンプ下位バイト TSH[7:0]と TSL[7:0]ビットは受信メッセージがメールボックスに取り込まれたときのタイムスタンプ値のカウントを格納します。	R/W
15:8	TSH[7:0]	タイムスタンプ上位バイト TSH[7:0]と TSL[7:0]ビットは受信メッセージがメールボックスに取り込まれたときのタイムスタンプ値のカウントを格納します。	R/W


29.2.7 MIER : メールボックス割り込み許可レジスタ

Base address: CAN0 = 0x4005_0000

Offset address: 0x42C



Value after reset: x x x x x x x x x x x x x x x x



Value after reset: x x x x x x x x x x x x x x x x

ビット	シンボル	機能	R/W
31:0	MB31~MB0	割り込み許可 ビット[31]はメールボックス 31 (MB31) に対応し、ビット[0]はメールボックス 0 (MB0) に対応します。 0: 割り込み禁止 1: 割り込み許可	R/W

MIER は各メールボックスの割り込みを個別に許可します。このレジスタは、通常のメールボックスモードで使用できます。FIFO メールボックスモードではこのレジスタにアクセスしないでください。

各ビットは、同じ番号のメールボックスに対応しています。これらのビットは、対応するメールボックス（下記参照）の送信完了割り込みと受信完了割り込みを許可または禁止します。

- MIER レジスタのビット[0]はメールボックス 0 (MB0) に対応する。
- MIER レジスタのビット[31]はメールボックス 31 (MB31) に対応する。

関連する MCTL_TX[j]または MCTL_RX[j]レジスタ (j=0~31) が 0x00 で、対応するメールボックスが送信または受信アバート要求を処理していない場合にのみ、MIER に書き込んでください。

29.2.8 MIER_FIFO : FIFO メールボックスモード用のメールボックス割り込み許可レジスタ

Base address: CAN0 = 0x4005_0000

Offset address: 0x42C

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	MB29	MB28	—	—	MB25	MB24	MB23	MB22	MB21	MB20	MB19	MB18	MB17	MB16
Value after reset:	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	MB15	MB14	MB13	MB12	MB11	MB10	MB9	MB8	MB7	MB6	MB5	MB4	MB3	MB2	MB1	MB0
Value after reset:	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x

ビット	シンボル	機能	R/W
23:0	MB23~MB0	割り込み許可 ビット[23]はメールボックス 23 (MB23) に対応し、ビット[0]はメールボックス 0 (MB0) に対応します。 0: 割り込み禁止 1: 割り込み許可	R/W
24	MB24	送信 FIFO 割り込み許可 0: 割り込み禁止 1: 割り込み許可	R/W
25	MB25	送信 FIFO 割り込み発生タイミング制御 0: 送信が完了するたびに発生 1: 送信完了により送信 FIFO が空になったときに発生	R/W
27:26	—	読み出し値は不定です。書く場合、0 としてください。	R/W
28	MB28	受信 FIFO 割り込み許可 0: 割り込み禁止 1: 割り込み許可	R/W
29	MB29	受信 FIFO 割り込み発生タイミング制御 ^(注1) 0: 受信が完了するたびに発生 1: 受信完了時に受信 FIFO がバッファワーニング ^(注2) になったときに発生	R/W
31:30	—	読み出し値は不定です。書く場合、0 としてください。	R/W

注 1. 受信 FIFO がフルのためバッファワーニングになった場合、割り込み要求は発生しません。

注 2. バッファワーニングは、受信 FIFO に 3 番目のメッセージが格納されている状態を示します。

MIER_FIFO は各メールボックスおよび FIFO の割り込みを個別に許可します。このレジスタは、FIFO メールボックスモードで使用できます。通常メールボックスモードではこのレジスタにアクセスしないでください。

MB0～MB23 ビットは同じ番号のメールボックスが対応しています。これらのビットは、対応するメールボックスの送信および受信完了割り込みを以下の通り許可または禁止します。

- MIER_FIFO のビット[0]はメールボックス 0 (MB0) に対応する。
- MIER_FIFO のビット[23]はメールボックス 23 (MB23) に対応する。

MB24、MB25、MB28、MB29 は、送信および受信 FIFO 割り込みを許可するか禁止するかどうか、および割り込み要求のタイミングを指定します。

関連する MCTL_TX[j]または MCTL_RX[j]レジスタ (j=0～31) が 0x00 で、対応するメールボックスが送信または受信アボート要求を処理していない場合にのみ、MIER_FIFO に書き込んでください。また、以下の条件がすべて満たされている場合にのみ、対応する FIFO の MIER_FIFO ビットを変更してください。

- TFCR の TFE ビットが 0 で、TFEST ビットが 1
- RFCR の RFE ビットが 0 で、RFCR の RFEST ビットが 1

29.2.9 MCTL_TX[j] : 送信用メッセージコントロールレジスタ (j = 0～31)

Base address: CAN0 = 0x4005_0000

Offset address: 0x820 + 0x01 × j

Bit position:	7	6	5	4	3	2	1	0
Bit field:	TRMR EQ	RECR EQ	—	ONES HOT	—	TRMA BT	TRMA CTIVE	SENT DATA
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	SENTDATA	送信完了フラグ(注1) (注2) 0: 送信未完了 1: 送信完了	R/W
1	TRMACTIVE	送信中ステータスフラグ 0: 送信待機中または要求なし 1: 送信中	R
2	TRMABT	送信アボート完了フラグ(注1) (注2) 0: 送信が開始された、送信が完了したため送信アボートが失敗した、または送信アボートが要求されていない 1: 送信アボート完了	R/W
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	ONESHOT	ワンショット許可(注2) (注3) 0: ワンショット送信禁止 1: ワンショット送信許可	R/W
5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	RECREQ	受信メールボックス要求(注2) (注3) (注4) (注5) 0: 受信を設定しない 1: 受信を設定する	R/W
7	TRMREQ	送信メールボックス要求(注2) (注4) 0: 送信を設定しない 1: 送信を設定する	R/W

注 1. 0 のみを書き込んでください。1 を書き込んでも効果はありません。

注 2. このレジスタのビットに書き込むとき、SENTDATA および TRMABT フラグが書き込み対象ではない場合は、これらのビット 1 を書き込みます。

注 3. ワンショット送信モードに移行するには、ONESHOT ビットを 1 に設定すると同時に TRMREQ ビットに 1 を書き込みます。ワンショット送信モードを終了するには、メッセージの送信またはアボート後に ONESHOT ビットに 0 を書き込みます。

注 4. RECREQ ビットと TRMREQ ビットの両方を 1 に設定しないでください。

注 5. RECREQ ビットを 0 に設定する場合は、同時に SENTDATA、TRMACTIVE、および TRMABT フラグに 0 を設定します。

MCTL_TX[j]は、メールボックス j を送信モードまたは受信モードに設定します。送信モードでは、MCTL_TX[j] は送信ステータスの制御と表示も行います。メールボックス j が受信モードのとき、MCTL_TX[j] にアクセスしないでください。MCTL_TX[j] は、CAN オペレーションモードまたは CAN Halt モード時のみ書き込んでください。FIFO メールボックスモードでは MCTL_TX24~MCTL_TX31 は使用しないでください。

SENTDATA フラグ (送信完了フラグ)

メールボックスからのデータ送信が完了すると、対応する SENTDATA フラグが 1 に設定されます。このフラグには、ソフトウェア書き込みにより 0 になります。このフラグを 0 に設定するには、最初に TRMREQ ビットを 0 に設定します。SENTDATA フラグと TRMREQ ビットを同時に 0 に設定することはできません。メールボックスから新しいメッセージを送信するには、対応する SENTDATA フラグを 0 に設定します。

TRMACTIVE フラグ (送信中ステータスフラグ)

CAN モジュールのメールボックスがメッセージの送信を開始すると、対応する TRMACTIVE フラグが 1 に設定されます。CAN モジュールが CAN バスアービトレーションに負けたとき、CAN バスエラーが発生したとき、またはデータ送信が完了したとき、このフラグが 0 に設定されます。

TRMABT フラグ (送信アボート完了フラグ)

TRMABT フラグは、以下の場合に 1 に設定されます。

- 送信アボート要求後、送信開始前に送信アボートが完了した場合
- 送信アボート要求後、CAN モジュールが CAN バスアービトレーションロスト、または CAN バスエラーを検出した場合
- ワンショット送信モード (RECREQ=0、TRMREQ=1、および ONESHOT=1) で、CAN モジュールが CAN バスアービトレーションロスト、または CAN バスエラーを検出した場合

データ送信が完了したとき、TRMABT フラグは 1 に設定されません。SENTDATA フラグは 1 になります。TRMABT フラグは、ソフトウェア書き込みにより 0 になります。

ONESHOT ビット (ワンショット許可)

送信モード (RECREQ=0 および TRMREQ=1) で ONESHOT ビットが 1 に設定されている場合、CAN モジュールはメッセージを 1 回だけ送信します。CAN モジュールは、CAN バスエラーが発生した場合または CAN バスアービトレーションロストが発生した場合、メッセージを再送信しません。送信が完了すると、SENTDATA フラグが 1 に設定されます。CAN バスエラーが発生または CAN バスアービトレーションロストエラーのため送信が完了しない場合、TRMABT フラグは 1 に設定されます。SENTDATA または TRMABT フラグが 1 に設定されたあと、ONESHOT ビットを 0 に設定します。

RECREQ ビット (受信メールボックス要求)

RECREQ ビットは表 29.10 に記載されている受信モードを選択します。

RECREQ ビットが 1 に設定されている場合、対応するメールボックスはデータまたはリモートフレームの受信用に設定されます。

RECREQ ビットが 0 に設定されている場合、対応するメールボックスはデータまたはリモートフレームの受信用に設定されません。

ハードウェアプロテクトのため、下記の期間中、RECREQ ビットをソフトウェア書き込みで 0 にすることはできません。

- アクセプタンスフィルタ処理 (CRC フィールドの先頭) によってハードウェアプロテクトが開始した場合
- ハードウェアプロテクトが解除された場合
 - 着信メッセージを受信するように指定されているメールボックスで、受信したデータがメールボックスに格納されるか、CAN バスエラーが発生した場合。つまり、ハードウェアプロテクトの最長期間は、CRC フィールドの先頭から EOF の 7 番目のビットの終わりまでとなる
 - その他のメールボックスは、アクセプタンスフィルタ処理後
 - メッセージの受信用に指定されたメールボックスがない場合、アクセプタンスフィルタ処理後

RECREQ ビットを 1 に設定した場合、TRMREQ ビットを 1 に設定しないでください。メールボックスの設定を送信から受信に変更するには、最初に送信をアボートし、SENTDATA および TRMABT フラグを 0 に設定してから受信に変更します。

注. MCTL_TX[j].RECREQ は MCTL_RX[j].RECREQ のミラービットです。

TRMREQ ビット (送信メールボックス要求)

TRMREQ ビットは表 29.10 に記載されている送信モードを選択します。

TRMREQ ビットが 1 に設定されている場合、対応するメールボックスはデータまたはリモートフレームの送信用に設定されます。

TRMREQ ビットが 0 に設定されている場合、対応するメールボックスはデータまたはリモートフレームの送信用に設定されません。

TRMREQ ビットを 1 から 0 に変更して、対応する送信要求をキャンセルすると、TRMABT または SENTDATA フラグが 1 に設定されます。TRMREQ ビットを 1 に設定した場合、RECREQ ビットを 1 に設定しないでください。メールボックスの設定を受信から送信に変更するには、最初に受信をアボートし、NEWDATA および MSGLOST フラグを 0 に設定してから送信に変更します。

注. MCTL_TX[j].TRMREQ は MCTL_RX[j].TRMREQ のミラービットです。

29.2.10 MCTL_RX[j] : 受信用メッセージコントロールレジスタ (j = 0~31)

Base address: CAN0 = 0x4005_0000

Offset address: 0x820 + 0x01 × j

Bit position:	7	6	5	4	3	2	1	0
Bit field:	TRMR EQ	RECR EQ	—	ONES HOT	—	MSG LOST	INVA L DATA	NEWD ATA
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	NEWDATA	受信完了フラグ(注1) (注2) 0: データを受信していないか、0 がフラグに書き込まれた 1: メールボックスに新しいメッセージを取り込み中、または格納済み	R/W
1	INVALIDDATA	受信中ステータスフラグ 0: メッセージ有効 1: メッセージ更新中	R
2	MSGLOST	メッセージロストフラグ(注1) (注2) 0: メッセージがオーバーライトまたはオーバーランされない 1: メッセージがオーバーライトまたはオーバーランされる	R/W
3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	ONESHOT	ワンショット許可(注2) (注3) 0: ワンショット受信禁止 1: ワンショット受信許可	R/W
5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	RECREQ	受信メールボックス要求(注2) (注3) (注4) (注5) 0: 受信を設定しない 1: 受信を設定する	R/W
7	TRMREQ	送信メールボックス要求(注2) (注4) 0: 送信を設定しない 1: 送信を設定する	R/W

注 1. 0 のみを書き込んでください。1 を書き込んでも効果はありません。

注 2. このレジスタのビットに書き込むとき、これらのビットが書き込みターゲットではない場合、NEWDATA および MSGLOST フラグに 1 を書き込みます。

注 3. ワンショット受信モードに移行するには、ONESHOT ビットを 1 に設定すると同時に RECREQ ビットに 1 を書き込みます。ワンショット受信モードを終了するには、RECREQ ビットに 0 を書き込み、それが 0 であることを確認してから ONESHOT ビットに 0 を書き込みます。

注 4. RECREQ ビットと TRMREQ ビットの両方を 1 に設定しないでください。

注 5. RECREQ ビットを 0 に設定する場合は、同時に MSGLOST、NEWDATA、および RECREQ フラグに 0 を設定します。

MCTL_RX[j]は、メールボックス j を送信モードまたは受信モードに設定します。受信モードでは、MCTL_RX[j] は受信ステータスの制御と表示も行います。メールボックス j が送信モードのとき、MCTL_RX[j] にアクセスしないでください。MCTL_RX[j]は、CAN オペレーションモードまたは CAN Halt モード時のみ書き込んでください。FIFO メールボックスモードでは MCTL_RX24~MCTL_RX31 は使用しないでください。

NEWDATA フラグ (受信完了フラグ)

新しいメッセージがメールボックスに取り込み中または格納済みのとき、NEWDATA フラグは 1 に設定されます。INVALIDDATA フラグと同時にこのビットを常に 1 に設定します。NEWDATA フラグは、ソフトウェア書き込みにより 0 になります。NEWDATA フラグには、対応する INVALIDDATA フラグが 1 のとき、ソフトウェア書き込みで 0 にすることはできません。

INVALIDDATA フラグ (受信ステータスフラグ)

メッセージ受信の完了後、対応するメールボックスに受信したメッセージを更新中に INVALIDDATA フラグは 1 になります。INVALIDDATA フラグは、メッセージが格納された直後に 0 になります。INVALIDDATA フラグが 1 のときにメールボックスが読まれると、データは不定になります。

MSGLOST フラグ (メッセージロストフラグ)

NEWDATA フラグが 1 のとき、新しい受信メッセージによってメールボックスにオーバーライトまたはオーバーランが発生した場合、MSGLOST フラグは 1 になります。MSGLOST フラグは、EOF の 6 番目のビットの終わりで 1 になります。MSGLOST フラグは、ソフトウェア書き込みで 0 になります。

オーバーライトモードとオーバーランモードの両方において、EOF の 6 ビット目の終わりから、PCLKB の 5 サイクルの間は、MSGLOST フラグをソフトウェア書き込みで 0 にすることはできません。

ONESHOT ビット (ワンショット許可)

受信モード (RECREQ = 1 および TRMREQ = 0) で ONESHOT ビットが 1 に設定されている場合、メールボックスはメッセージを 1 回だけ受信します。メールボックスは、メッセージを 1 回受信した後、受信メールボックスとして動作しません。NEWDATA および INVALIDDATA フラグの動作は、通常の実受信モードと同じです。ワンショット受信モードでは、MSGLOST フラグは 1 になりません。ONESHOT ビットを 0 に設定するには、まず RECREQ ビットに 0 を書き込み、それが 0 であることを確認してから ONESHOT ビットに 0 を書き込みます。

RECREQ ビット (受信メールボックス要求)

RECREQ ビットは、表 29.10 に示す受信モードを選択します。

RECREQ ビットを 1 にすると、対応するメールボックスはデータフレームまたはリモートフレームの受信用に設定されます。

RECREQ ビットを 0 にすると、対応するメールボックスはデータフレームまたはリモートフレームの受信用に設定されません。

ハードウェアプロテクトのため、下記の期間中、RECREQ ビットをソフトウェア書き込みで 0 にすることはできません。

- アクセプタンスフィルタ処理 (CRC フィールドの先頭) によってハードウェアプロテクトが開始した場合
- ハードウェアプロテクトが解除された場合
 - － 着信メッセージを受信するように指定されているメールボックスで、受信したデータがメールボックスに格納されるか、CAN バスエラーが発生した場合。つまり、ハードウェアプロテクトの最長期間は、CRC フィールドの先頭から EOF の 7 番目のビットの終わりまでとなる
 - － その他のメールボックスでは、アクセプタンスフィルタ処理後
 - － メッセージを受信するメールボックスが指定されていない状態でのアクセプタンスフィルタ処理後

RECREQ ビットを 1 に設定した場合、TRMREQ ビットを 1 に設定しないでください。メールボックスの設定を送信から受信に変更するには、最初に送信をアボートし、SENTDATA および TRMABT フラグを 0 に設定してから受信に変更します。

注. MCTL_RX[j].RECREQ は MCTL_TX[j].RECREQ のミラービットです。

TRMREQ ビット (送信メールボックス要求)

TRMREQ ビットは表 29.10 に記載されている送信モードを選択します。

TRMREQ ビットが 1 に設定されている場合、対応するメールボックスはデータまたはリモートフレームの送信用に設定されます。

TRMREQ ビットが 0 に設定されている場合、対応するメールボックスはデータまたはリモートフレームの送信用に設定されません。

TRMREQ ビットを 1 から 0 に変更して、対応する送信要求をキャンセルすると、TRMABT または SENTDATA フラグが 1 に設定されます。TRMREQ ビットを 1 に設定した場合、RECREQ ビットを 1 に設定しないでください。メールボックスの設定を受信から送信に変更するには、最初に受信をアボートし、NEWDATA および MSGLOST フラグを 0 に設定してから送信に変更します。

注. MCTL_RX[j].TRMREQ は MCTL_TX[j].TRMREQ のミラービットです。

29.2.11 RFCR : 受信 FIFO コントロールレジスタ

Base address: CAN0 = 0x4005_0000

Offset address: 0x848

Bit position:	7	6	5	4	3	2	1	0
Bit field:	RFES T	RFWS T	RFFS T	RFML F	RFUST[2:0]			RFE
Value after reset:	1	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	RFE	受信 FIFO 許可 0: 受信 FIFO 禁止 1: 受信 FIFO 許可	R/W
3:1	RFUST[2:0]	受信 FIFO 未送信メッセージ数ステータス 0 0 0: 未読メッセージなし 0 0 1: 未読メッセージ 1 件 0 1 0: 未読メッセージ 2 件 0 1 1: 未読メッセージ 3 件 1 0 0: 未読メッセージ 4 件 1 0 1: 予約 1 1 0: 予約 1 1 1: 予約	R
4	RFMLF	受信 FIFO メッセージロストフラグ 0: 受信 FIFO メッセージロストなし 1: 受信 FIFO メッセージロストあり	R/W
5	RFFST	受信 FIFO フルステータスフラグ 0: 受信 FIFO はフルではない 1: 受信 FIFO がフル (4 件の未読メッセージ)	R
6	RFWST	受信 FIFO バッファワーニングステータスフラグ 0: 受信 FIFO はバッファワーニングではない 1: 受信 FIFO がバッファワーニング (3 件の未読メッセージ)	R
7	RFEST	受信 FIFO 空ステータスフラグ 0: 受信 FIFO に未読メッセージあり 1: 受信 FIFO に未読メッセージなし	R

RFCR は、CAN オペレーションモードまたは CAN halt モード時に書き込んでください。

RFE ビット (受信 FIFO 許可)

RFE ビットを 1 にすると、受信 FIFO が許可されます。

RFE ビットを 0 にすると、受信 FIFO は受信禁止になり、空状態 (RFEST ビット = 1) になります。RFMLF フラグの設定と同時に RFE ビットに 0 を書いてください。

通常メールボックスモード (CTRL.MBM ビットが 0) では、本ビットを 1 にしないでください。ハードウェアプロテクトのため、下記の期間中、RFE ビットをソフトウェア書き込みで 0 にすることはできません。

- アクセプタンスフィルタ処理 (CRC フィールドの先頭) によってハードウェアプロテクトが開始した場合
- ハードウェアプロテクトが解除された場合
 - 受信 FIFO が着信メッセージを受信するように指定され、受信したデータが受信 FIFO に格納されるか、CAN バスエラーが発生した場合。つまり、ハードウェアプロテクトの最長期間は、CRC フィールドの先頭から EOF の 7 番目のビットの終わりまでとなる
 - メッセージの受信用に受信 FIFO が指定されていない場合は、アクセプタンスフィルタ処理後

RFUST[2:0]ビット (受信 FIFO 未送信メッセージ数ステータス)

RFUST[2:0]ビットは、受信 FIFO の未読メッセージの数を示します。RFE ビットを 0 にすると、RFUST[2:0]ビットの値は 000b に初期化されます。

RFMLF フラグ (受信 FIFO メッセージロストフラグ)

受信 FIFO がフルのときに新しいメッセージを受信すると、RFMLF フラグは 1 (受信 FIFO メッセージロスト) になります。フラグは、EOF の 6 番目のビットの終わりで 1 に設定されます。

RFMLF フラグは、ソフトウェア書き込みで 0 になります。1 の書き込みは無効です。オーバーライトモードとオーバーランモードの両方において、受信 FIFO がフルのときにメッセージを受信したと判断された場合、EOF の 6 ビット目の終わりから、PCLKB の 5 サイクルの間は、RFMLF フラグをソフトウェア書き込みで 0 (受信 FIFO メッセージロスト発生なし) にすることができません。

RFFST フラグ (受信 FIFO フルスステータスフラグ)

受信 FIFO 内の未読メッセージの数が 4 件になると、RFFST フラグは 1 (受信 FIFO はフル) になります。受信 FIFO 内の未読メッセージの数が 4 件未満になると、RFFST フラグは 0 (受信 FIFO はフルでない) になります。RFE ビットが 0 の場合、このフラグは 0 になります。

RFWST フラグ (受信 FIFO バッファワーニングステータスフラグ)

受信 FIFO 内の未読メッセージの数が 3 件になると、RFWST フラグは 1 (受信 FIFO はバッファワーニング) になります。受信 FIFO 内の未読メッセージの数が 3 件未満または 4 件になると、RFWST フラグは 0 (受信 FIFO はバッファワーニングでない) になります。RFE ビットが 0 の場合、RFWST フラグは 0 に設定されます。

RFEST フラグ (受信 FIFO 空ステータスフラグ)

受信 FIFO 内に未読メッセージがなくなると、RFEST フラグは 1 (受信 FIFO に未読メッセージなし) になります。RFE ビットを 0 にすると、RFEST フラグは 1 になります。受信 FIFO 内の未読メッセージ数が 1 件以上になると、このフラグは 0 (受信 FIFO に未読メッセージあり) になります。

[図 29.2](#) に受信 FIFO メールボックスの動作を示します。




図 29.2 受信 FIFO メールボックスの動作（MIER_FIFO レジスタのビット[29]および[28]が 01b または 11b のとき）

29.2.12 RFPCR : 受信 FIFO ポインタコントロールレジスタ

Base address: CAN0 = 0x4005_0000

Offset address: 0x849

Bit position: 7 6 5 4 3 2 1 0

Bit field:

Value after reset: x x x x x x x x

ビット	シンボル	機能	R/W
7:0	n/a	受信 FIFO の CPU ポインタは、RFPCR に 0xFF を書き込むことによりインクリメントされます。	W

受信 FIFO が空になっていない場合、ソフトウェアによって 0xFF を RFPCR に書き込み、CPU ポインタを次のメールボックスの場所にインクリメントします。RFCR の RFE ビットが 0（受信 FIFO 禁止）の場合、RFPCR に書き込まないでください。

オーバーライトモードで新しいメッセージを受信し、RFFST フラグが 1（受信 FIFO がフル）になると、CAN ポインタと CPU ポインタの両方がインクリメントされます。この状態で RFMLF フラグが 1 の場合、RFPCR へのソフトウェア書き込み時に CPU ポインタはインクリメントされません。

29.2.13 TFCR : 送信 FIFO コントロールレジスタ

Base address: CAN0 = 0x4005_0000

Offset address: 0x84A

Bit position:	7	6	5	4	3	2	1	0
Bit field:	TFEST	TFFST	—	—	TFUST[2:0]			TFE
Value after reset:	1	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	TFE	送信 FIFO 許可 0: 送信 FIFO 禁止 1: 送信 FIFO 許可	R/W
3:1	TFUST[2:0]	送信 FIFO 未送信メッセージ数ステータス 0 0 0: 未送信メッセージ 0 件 0 0 1: 未送信メッセージ 1 件 0 1 0: 未送信メッセージ 2 件 0 1 1: 未送信メッセージ 3 件 1 0 0: 未送信メッセージ 4 件 1 0 1: 予約 1 1 0: 予約 1 1 1: 予約	R
5:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	TFFST	送信 FIFO フルスステータス 0: 送信 FIFO はフルではない 1: 送信 FIFO がフル (4 件の未送信メッセージ)	R
7	TFEST	送信 FIFO 空ステータス 0: 送信 FIFO に未送信メッセージあり 1: 送信 FIFO に未送信メッセージなし	R

TFCR は、CAN オペレーションモードまたは CAN halt モード時に書き込んでください。

TFE ビット (送信 FIFO 許可)

TFE ビットを 1 にすると、送信 FIFO が許可されます。TFE ビットを 0 にすると、送信 FIFO は空状態 (TFEST ビット = 1) になり、下記のように送信 FIFO から未送信メッセージが失われます。

- 送信 FIFO から次のメッセージ送信予定がなく、まだ送信中でもない場合はただちに
- 送信 FIFO から次のメッセージ送信予定があるか、あるいはすでに送信中の場合、送信完了、CAN バスエラー、CAN バスアービトラクションロスト、または CAN Halt モードへの遷移が発生した時点

TFE ビットを再度 1 にする前に、TFEST ビットが 1 になっていることを確認してください。TFE ビットを 1 にした後、送信データをメールボックス 24 に書いてください。

通常メールボックスモード (CTRL.MBM ビットが 0) では、TFE ビットを 1 にしないでください。

TFUST[2:0] ビット (送信 FIFO 未送信メッセージ数ステータス)

TFUST[2:0] ビットは、送信 FIFO の未送信メッセージの数を示します。TFE ビットが 0 に設定され、送信がアボートまたは完了すると、これらのビットは 000b に設定されます。

TFFST ビット (送信 FIFO フルスステータス)

送信 FIFO 内の未送信メッセージの数が 4 件の場合、TFFST ビットは 1 (送信 FIFO がフル) に設定されます。送信 FIFO 内の未送信メッセージの数が 4 件未満の場合、TFFST ビットは 0 に設定されます (送信 FIFO はフルではない)。送信 FIFO からの送信がアボートされると、TFFST ビットは 0 に設定されます。

TFEST ビット (送信 FIFO 空ステータス)

送信 FIFO 内の未送信メッセージの数が 0 の場合、TFEST ビットは 1 (送信 FIFO に未送信メッセージなし) に設定されます。送信 FIFO からの送信がアボートされると、TFEST ビットは 1 に設定されます。送信 FIFO 内の未

送信メッセージの数が 0 ではない場合、TFEST ビットは 0（送信 FIFO に未送信メッセージあり）に設定されます。

図 29.3 に送信 FIFO メールボックスの動作を示します。




図 29.3 MIER_FIFO のビット[25]および[24]が 01b または 11b の場合の送信 FIFO メールボックスの動作説明

29.2.14 TFPCR : 送信 FIFO ポインタコントロールレジスタ

Base address:	CAN0 = 0x4005_0000
Offset address:	0x84B
Bit position:	7 6 5 4 3 2 1 0
Bit field:	
Value after reset:	x x x x x x x x

ビット	シンボル	機能	R/W
7:0	n/a	送信 FIFO の CPU ポインタは、TFPCR に 0xFF を書き込むことによりインクリメントされます。	W

送信 FIFO がフルになっていない場合、ソフトウェアによって 0xFF を TFPCR に書き込み、送信 FIFO の CPU ポインタを次のメールボックスの場所にインクリメントします。

TFPCR の TFE ビットが 0（送信 FIFO が無効）の場合、TFPCR に書き込まないでください。

29.2.15 STR : ステータスレジスタ

Base address: CAN0 = 0x4005_0000

Offset address: 0x842

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	RECS T	TRMS T	BOST	EPST	SLPST	HLTST	RSTS T	EST	TABST	FMLS T	NMLS T	TFST	RFST	SDST	NDST
Value after reset:	0	0	0	0	0	1	0	1	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	NDST	NEWDATA ステータスフラグ 0: NEWDATA = 1 のメールボックスなし 1: 1 つまたは複数の NEWDATA = 1 のメールボックスあり	R
1	SDST	SENTDATA ステータスフラグ 0: SENTDATA = 1 のメールボックスなし 1: 1 つまたは複数の SENTDATA = 1 のメールボックスあり	R
2	RFST	受信 FIFO ステータスフラグ 0: 受信 FIFO が空 1: 受信 FIFO にメッセージあり	R
3	TFST	送信 FIFO ステータスフラグ 0: 送信 FIFO はフル 1: 送信 FIFO はフルではない	R
4	NMLST	通常のメールボックスメッセージロスステータスフラグ 0: MSGLOST = 1 のメールボックスなし 1: 1 つまたは複数の MSGLOST = 1 のメールボックスあり	R
5	FMLST	FIFO メールボックスメッセージロスステータスフラグ 0: RFMLF = 0 1: RFMLF = 1	R
6	TABST	送信アボートステータスフラグ 0: TRMABT = 1 のメールボックスなし 1: 1 つまたは複数の TRMABT = 1 のメールボックスあり	R
7	EST	エラーステータスフラグ 0: エラーなし 1: エラー発生	R
8	RSTST	CAN リセットステータスフラグ 0: CAN リセットモードではない 1: CAN リセットモード	R
9	HLTST	CAN Halt ステータスフラグ 0: CAN Halt モードではない 1: CAN Halt モード	R
10	SLPST	CAN スリープステータスフラグ 0: CAN スリープモードではない 1: CAN スリープモード	R
11	EPST	エラーパッシブステータスフラグ 0: エラーパッシブ状態ではない 1: エラーパッシブ状態	R
12	BOST	バスオフステータスフラグ 0: バスオフ状態ではない 1: バスオフ状態	R
13	TRMST	送信ステータスフラグ 0: バスアイドルまたは受信 1: 送信中またはバスオフ状態	R
14	RECST	受信ステータスフラグ 0: バスアイドルまたは送信 1: 受信	R

ビット	シンボル	機能	R/W
15	—	読むと 0 が読めます。	R

NDST フラグ (NEWDATA ステータスフラグ)

MCTL_RX[j] (j = 0~31) の NEWDATA フラグが 1 つでも 1 になると、MIER または MIER_FIFO の値に関係なく NDST フラグは 1 に設定されます。すべての NEWDATA フラグが 0 の場合、NDST フラグは 0 に設定されます。

SDST フラグ (SENTDATA ステータスフラグ)

MCTL_TX[j] (j = 0~31) の SENTDATA フラグが 1 つでも 1 になると、MIER または MIER_FIFO の値に関係なく SDST フラグは 1 に設定されます。すべての SENTDATA フラグが 0 の場合、SDST フラグは 0 に設定されます。

RFST フラグ (受信 FIFO ステータスフラグ)

受信 FIFO にメッセージが存在する場合、RFST フラグは 1 に設定されます。受信 FIFO が空の場合、または通常メールボックスモードが選択されている場合、RFST フラグは 0 に設定されます。

TFST フラグ (送信 FIFO ステータスフラグ)

送信 FIFO がフルではない場合、TFST フラグは 1 に設定されます。送信 FIFO がフルの場合、または通常メールボックスモードが選択されている場合、TFST フラグは 0 に設定されます。

NMLST フラグ (通常のメールボックスメッセージロストステータスフラグ)

MCTL_RX[j] (j = 0~31) の MSGLOST フラグが 1 つでも 1 になると、MIER または MIER_FIFO の値に関係なく NMLST フラグは 1 に設定されます。すべての MSGLOST フラグが 0 の場合、NMLST フラグは 0 に設定されます。

FMLST フラグ (FIFO メールボックスメッセージロストステータスフラグ)

RFCR の RFMLF フラグが 1 になると、MIER_FIFO の値に関係なく FMLST フラグは 1 に設定されます。RFMLF フラグが 0 の場合、FMLST フラグは 0 に設定されます。

TABST フラグ (送信アボートステータスフラグ)

MCTL_TX[j] (j = 0~31) の TRMABT フラグが 1 つでも 1 になると、MIER または MIER_FIFO の値に関係なく TABST フラグは 1 に設定されます。すべての TRMABT フラグが 0 の場合、TABST フラグは 0 に設定されます。

EST フラグ (エラーステータスフラグ)

EIFR で 1 つでもエラーが検出されると、EIER の値に関係なく EST フラグは 1 に設定されます。EIFR でエラーが検出されない場合、EST フラグは 0 に設定されます。

RSTST フラグ (CAN リセットステータスフラグ)

CAN モジュールが CAN リセットモードのとき、RSTST フラグは 1 に設定されます。CAN モジュールが CAN リセットモード以外のとき、RSTST フラグは 0 に設定されます。CAN リセットモードから CAN スリープモードに移行しても、フラグは 1 のままです。

HLTST フラグ (CAN Halt ステータスフラグ)

CAN モジュールが CAN Halt モードのとき、HLTST フラグは 1 に設定されます。CAN モジュールが CAN Halt モード以外のとき、HLTST フラグは 0 に設定されます。CAN Halt モードから CAN スリープモードに移行しても、フラグは 1 のままです。

SLPST フラグ (CAN スリープステータスフラグ)

CAN モジュールが CAN スリープモードのとき、SLPST フラグは 1 に設定されます。CAN モジュールが CAN スリープモード以外のとき、SLPST フラグは 0 に設定されます。

EPST フラグ (エラーパッシブステータスフラグ)

EPST フラグは、TECR または RECR の値が 127 を超え、CAN モジュールがエラーパッシブ状態 ($128 \leq \text{TEC} < 256$ または $128 \leq \text{REC} < 256$) になると 1 に設定されます。CAN モジュールがエラーパッシブ状態ではないとき、EPST フラグは 0 に設定されます。

BOST フラグ (バスオフステータスフラグ)

BOST フラグは、TECR の値が 255 を超え、CAN モジュールがバスオフ状態 ($TEC \geq 256$) になると 1 に設定されます。CAN モジュールがバスオフ状態ではないとき、BOST フラグは 0 に設定されます。

TRMST フラグ (送信ステータスフラグ)

CAN モジュールが送信ノードまたはバスオフ状態のとき、TRMST フラグは 1 に設定されます。CAN モジュールが受信ノードまたはバスアイドル状態のとき、TRMST フラグは 0 に設定されます。

RECST フラグ (受信ステータスフラグ)

CAN モジュールが受信ノードのとき、RECST フラグは 1 に設定されます。CAN モジュールが送信ノードまたはバスアイドル状態のとき、RECST フラグは 0 に設定されます。

29.2.16 MSMR : メールボックス検索モードレジスタ

Base address: CAN0 = 0x4005_0000

Offset address: 0x853

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	MBSM[1:0]	
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
1:0	MBSM[1:0]	メールボックス検索モード選択 0 0: 受信メールボックス検索モード 0 1: 送信メールボックス検索モード 1 0: メッセージロスト検索モード 1 1: チャネル検索モード	R/W
7:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

MSMR は、CAN オペレーションまたは CAN Halt モード時に書き込んでください。

MBSM[1:0]ビット (メールボックス検索モード選択)

MBSM[1:0]ビットは、メールボックス検索機能の検索モードを指定します。

MBSM[1:0]ビットが 00b の場合、受信メールボックス検索モードになります。このモードで検索対象となるのは、通常のメールボックスで使用する MCTL_RX[j] ($j = 0 \sim 31$) の NEWDATA フラグと RFCR の RFEST フラグです。

MBSM[1:0]ビットが 01b の場合、送信メールボックス検索モードになります。このモードで検索対象となるのは、MCTL_TX[j] の SENTDATA フラグです。

MBSM[1:0]ビットが 10b の場合、メッセージロスト検索モードになります。このモードで検索対象となるのは、通常のメールボックスで使用する MCTL_RX[j] ($j = 0 \sim 31$) の MSGLOST フラグと RFCR の RFMLF フラグです。

MBSM[1:0]ビットが 11b の場合、チャネル検索モードになります。このモードで検索対象となるのは CSSR です。「[29.2.18. CSSR : チャネル検索サポートレジスタ](#)」を参照してください。

29.2.17 MSSR : メールボックス検索ステータスレジスタ

Base address: CAN0 = 0x4005_0000

Offset address: 0x852

Bit position:	7	6	5	4	3	2	1	0
Bit field:	SEST	—	—	MBNST[4:0]				
Value after reset:	1	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
4:0	MBNST[4:0]	検索結果メールボックス番号ステータス MSMR で選択した各検索モードでの検索結果のうち、最小のメールボックス番号を出力します。	R
6:5	—	読むと 0 が読めます。	R
7	SEST	検索結果ステータス 0: 検索結果あり 1: 検索結果なし	R

MBNST[4:0]ビット（検索結果メールボックス番号ステータス）

すべてのメールボックス検索モードで、MBNST[4:0]ビットは検索結果の中で最小のメールボックス番号を出力します。受信メールボックス検索モード、送信メールボックス検索モード、およびメッセージロスト検索モードでは、メールボックスの値（出力される検索結果）は以下の条件で更新されます。

- MBNST[4:0]ビットによって出力されたメールボックスに対応する NEWDATA、SENTDATA、または MSGLOST フラグが 0 に設定されている場合
- MBNST[4:0]ビットで出力されたメールボックスよりも小さな番号のメールボックスについて、それぞれの NEWDATA、SENTDATA、または MSGLOST フラグが 1 に設定されている場合

MBSM[1:0]ビットが 00b（受信メールボックス検索モード）または 10b（メッセージロスト検索モード）に設定されている場合、受信 FIFO（メールボックス 28）にメッセージが存在し、通常のメールボックス 0～23 のいずれにも未読の受信メッセージやロストメッセージがない場合、受信 FIFO が出力されます。MBSM[1:0]ビットが 01b（送信メールボックス検索モード）に設定されている場合、送信 FIFO（メールボックス 24）は出力されません。表 29.6 に、FIFO メールボックスモードでの MBNST[4:0]ビットの動作を示します。

チャンネル検索モードでは、MBNST[4:0]ビットは対応するチャンネル番号を出力します。MSSR レジスタがソフトウェアで読み出された後に、次のターゲットチャンネル番号が出力されます。

SEST ビット（検索結果ステータス）

すべてのメールボックスを検索したあと、該当するメールボックスが見つからない場合、SEST ビットは 1（検索結果なし）になります。たとえば、送信メールボックス検索モードで、SENTDATA フラグが 1 のメールボックスが 1 つもない場合、SEST ビットは 1 になります。SENTDATA フラグが 1 のメールボックスが 1 つでもある場合、SEST ビットは 0 になります。SEST ビットが 1 の場合、MBNST[4:0]ビットの値は不定です。

表 29.6 FIFO メールボックスモードでの MBNST[4:0]ビットの動作

MBSM[1:0]ビット	メールボックス 24（送信 FIFO）	メールボックス 28（受信 FIFO）
00b	メールボックス 24 は出力されません。	通常のメールボックスでどの MCTL_RX[j].NEWDATA フラグも 1（新しいメッセージがメールボックスに取り込み中または格納済み）にならず、受信 FIFO にメッセージが存在する場合、メールボックス 28 が出力されます。
01b		メールボックス 28 は出力されません。
10b		通常のメールボックスでどの MCTL_RX[j].MSGLOST フラグも 1（メッセージがオーバーライトまたはオーバーラン）にならず、受信 FIFO 内の RFCR.RFMLF フラグが 1（受信 FIFO メッセージロスト）に設定されている場合、メールボックス 28 が出力されます。
11b		メールボックス 28 は出力されません。

29.2.18 CSSR：チャンネル検索サポートレジスタ

Base address: CAN0 = 0x4005_0000

Offset address: 0x851

Bit position: 7 6 5 4 3 2 1 0

Bit field:

Value after reset: x x x x x x x x

ビット	シンボル	機能	R/W
7:0	n/a	チャンネル検索の値が入力されると、チャンネル番号が MSSR に出力されます。	R/W

1 が設定された CSSR レジスタのビットは 8/3 エンコーダによってエンコードされ (LSB 側が優先されます)、MSSR の MBNST[4:0] ビットに出力されます。MSSR レジスタは、ソフトウェアで読み出されるたびに更新された値を出力します。

CSSR レジスタは、MSMR.MBSM[1:0] ビットが 11b (チャンネル検索モード) の場合に限り書き込みを行ってください。また、CSSR レジスタへの書き込みは、CAN オペレーションモードまたは CAN Halt モード時に行ってください。

図 29.4 に、CSSR レジスタおよび MSSR レジスタの書き込みと読み出しの動作を示します。




図 29.4 CSSR レジスタおよび MSSR レジスタの書き込みおよび読み出し動作

MSSR が読み出されるたびに、CSSR の値も更新されます。読んだ場合、8/3 エンコーダで変換前の値が読めます。

29.2.19 AFSR : アクセプタンスフィルタサポートレジスタ

Base address: CAN0 = 0x4005_0000

Offset address: 0x856

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:																
Value after reset:	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x	x

ビット	シンボル	機能	R/W
15:0	n/a	受信したメッセージの標準 ID が書き込まれたあと、データテーブル検索用に変換された値を読み取ることができます。	R/W

注. AFSR は、CAN オペレーションモードまたは CAN halt モード時に書き込んでください。

アクセプタンスフィルタサポートユニット (ASU) が、データテーブル (8 ビット×256) の検索に使用可能です。このデータテーブルには、作成されたすべての標準 ID の有効/無効が 1 ビット単位で設定されています。受信した標準 ID が格納された MBj_ID.SID[10:0] ビット (j = 0~31) を含む 16 ビット単位のデータを AFSR レジスタに書き込むと、デコードされたデータテーブル検索用の行 (バイトオフセット) 位置と、列 (ビット) 位置が読み出せます。ASU は、標準 ID (11 ビット) にのみ使用できます。

ASU は、次の場合に有効です。

- 受信する ID をアクセプタンスフィルタでマスクできない場合。たとえば、受信する ID が 0x078、0x087、0x111 の場合
- 受信する ID が多すぎるため、ソフトウェアによるフィルタリング処理時間を短縮したい場合

注. AFSR は CAN リセットモードでは設定できません。

図 29.5 に、AFSR レジスタの書き込みおよび読み出し動作を示します。




図 29.5 AFSR レジスタの書き込みおよび読み出し動作

29.2.20 EIER：エラー割り込み許可レジスタ

Base address: CAN0 = 0x4005_0000								
Offset address: 0x84C								
Bit position:	7	6	5	4	3	2	1	0
Bit field:	BLIE	OLIE	ORIE	BORIE	BOEIE	EPIE	EWIE	BEIE
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	BEIE	バスエラー割り込み許可 0: 割り込み禁止 1: 割り込み許可	R/W
1	EWIE	エラーワーニング割り込み許可 0: 割り込み禁止 1: 割り込み許可	R/W
2	EPIE	エラーパッシブ割り込み許可 0: 割り込み禁止 1: 割り込み許可	R/W
3	BOEIE	バスオフ移行割り込み許可 0: 割り込み禁止 1: 割り込み許可	R/W
4	BORIE	バスオフ復帰割り込み許可 0: 割り込み禁止 1: 割り込み許可	R/W
5	ORIE	オーバーラン割り込み許可 0: 割り込み禁止 1: 割り込み許可	R/W
6	OLIE	オーバーロードフレーム送信割り込み許可 0: 割り込み禁止 1: 割り込み許可	R/W

ビット	シンボル	機能	R/W
7	BLIE	バスロック割り込み許可 0: 割り込み禁止 1: 割り込み許可	R/W

EIER レジスタは、EIFR の各エラー割り込み要因に対して個別に許可または禁止します。EIER は、CAN リセットモード時に書き込んでください。

BEIE ビット (バスエラー割り込み許可)

BEIE ビットが 0 の場合、EIFR の BEIF フラグが 1 であってもエラー割り込み要求は発生しません。BEIE ビットが 1 の場合、BEIF フラグが 1 のときにエラー割り込み要求が発生します。

EWIE ビット (エラーワーニング割り込み許可)

EWIE ビットが 0 の場合、EIFR の EWIF フラグが 1 であってもエラー割り込み要求は発生しません。EWIE ビットが 1 の場合、EWIF フラグが 1 のときにエラー割り込み要求が発生します。

EPIE ビット (エラーパッシブ割り込み許可)

EPIE ビットが 0 の場合、EIFR の EPIF フラグが 1 であってもエラー割り込み要求は発生しません。EPIE ビットが 1 の場合、EPIF フラグが 1 のときにエラー割り込み要求が発生します。

BOEIE ビット (バスオフ移行割り込み許可)

BOEIE ビットが 0 の場合、EIFR の BOEIF フラグが 1 であってもエラー割り込み要求は発生しません。BOEIE ビットが 1 の場合、BOEIF フラグが 1 のときにエラー割り込み要求が発生します。

BORIE ビット (バスオフ復帰割り込み許可)

BORIE ビットが 0 の場合、EIFR の BORIF フラグが 1 であってもエラー割り込み要求は発生しません。BORIE ビットが 1 の場合、BORIF フラグが 1 のときにエラー割り込み要求が発生します。

ORIE ビット (オーバーラン割り込み許可)

ORIE ビットが 0 の場合、EIFR の ORIF フラグが 1 であってもエラー割り込み要求は発生しません。ORIE ビットが 1 の場合、ORIF フラグが 1 のときにエラー割り込み要求が発生します。

OLIE ビット (オーバーロードフレーム送信割り込み許可)

OLIE ビットが 0 の場合、EIFR の OLIF フラグが 1 であってもエラー割り込み要求は発生しません。OLIE ビットが 1 の場合、OLIF フラグが 1 のときにエラー割り込み要求が発生します。

BLIE ビット (バスロック割り込み許可)

BLIE ビットが 0 の場合、EIFR の BLIF フラグが 1 であってもエラー割り込み要求は発生しません。BLIE ビットが 1 の場合、BLIF フラグが 1 のときにエラー割り込み要求が発生します。

29.2.21 EIFR : エラー割り込み要因判定レジスタ

Base address: CAN0 = 0x4005_0000

Offset address: 0x84D

Bit position:	7	6	5	4	3	2	1	0
Bit field:	BLIF	OLIF	ORIF	BORIF	BOEIF	EPIF	EWIF	BEIF

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	BEIF	バスエラー検出フラグ 0: バスエラー未検出 1: バスエラー検出	R/W

ビット	シンボル	機能	R/W
1	EWIF	エラーワーニング検出フラグ 0: エラーワーニング未検出 1: エラーワーニング検出	R/W
2	EPIF	エラーパッシブ検出フラグ 0: エラーパッシブ未検出 1: エラーパッシブ検出	R/W
3	BOEIF	バスオフ移行検出フラグ 0: バスオフ移行未検出 1: バスオフ移行検出	R/W
4	BORIF	バスオフ復帰検出フラグ 0: バスオフ復帰未検出 1: バスオフ復帰検出	R/W
5	ORIF	受信オーバーラン検出フラグ 0: 受信オーバーラン未検出 1: 受信オーバーラン検出	R/W
6	OLIF	オーバーロードフレーム送信検出フラグ 0: オーバーロードフレーム送信未検出 1: オーバーロードフレーム送信検出	R/W
7	BLIF	バスロック検出フラグ 0: バスロック未検出 1: バスロック検出	R/W

EIFR フラグでイベントが発生すると、EIER の設定に関係なく、EIFR の対応するビットが 1 に設定されます。

ソフトウェア書き込みによりビットを 0 にクリアします。ビットが 1 になると、ソフトウェアがビットをクリアするタイミングが同時の場合、そのビットは 1 になります。ソフトウェアで単一ビットを 0 に設定する場合、転送命令 (MOV) を使用して、指定したビットのみが 0 に設定され、他のビットが 1 に設定されるようにします。これらのビット値に 1 を書いても効果はありません。

BEIF フラグ (バスエラー検出フラグ)

バスエラーが検出された場合、BEIF フラグは 1 に設定されます。

EWIF フラグ (エラーワーニング検出フラグ)

EWIF フラグは、受信エラーカウンタ (REC) または送信エラーカウンタ (TEC) の値が 95 を超えると 1 に設定されます。EWIF フラグは、REC または TEC が最初に 95 を超えた場合にのみ 1 に設定されます。REC または TEC の値が 95 を超えたままでソフトウェアがこのフラグに 0 を書き込んだ場合、REC または TEC の値が一度 95 を下回り、再び 95 を超えるまで EWIF フラグは 1 に設定されません。

EPIF フラグ (エラーパッシブ検出フラグ)

EPIF フラグは、CAN エラー状態がエラーパッシブになる (REC または TEC 値が 127 を超える) と 1 に設定されます。EPIF フラグは、REC または TEC が最初に 127 を超えた場合にのみ 1 に設定されます。REC または TEC の値が 127 を超えたままでソフトウェアがこのフラグに 0 を書き込んだ場合、REC または TEC の値が一度 127 を下回り、再び 127 を超えるまで EPIF フラグは 1 に設定されません。

BOEIF フラグ (バスオフ移行検出フラグ)

BOEIF フラグは、CAN エラー状態がバスオフになる (TEC 値が 255 を超える) と 1 に設定されます。BOEIF フラグは、CTRLR の BOM[1:0] ビットが 01b (バスオフ移行直後に自動的に CAN Halt モードへ移行) で、CAN モジュールがバスオフ状態になった場合も 1 に設定されます。

BORIF フラグ (バスオフ復帰検出フラグ)

CAN モジュールが以下の条件で 11 個の連続ビットを 128 回検出することによりバスオフ状態から通常復帰した場合、BORIF フラグは 1 に設定されます。

- CTRLR.BOM[1:0] ビットが 00b の場合
- CTRLR.BOM[1:0] ビットが 10b の場合
- CTRLR.BOM[1:0] ビットが 11b の場合

CAN モジュールが以下の条件でバスオフ状態から復帰した場合、BORIF フラグは 1 に設定されません。

- CTLR レジスタの CANM[1:0]ビットが 01b または 11b (CAN リセットモード) の場合
- CTLR レジスタの RBOC ビットが 1 (バスオフからの強制復帰) の場合
- CTLR レジスタの BOM[1:0]ビットが 01b の場合
- CTLR レジスタの BOM[1:0]ビットが 11b で、通常復帰が発生する前に、CTLR レジスタの CANM[1:0]ビットを 10b (CAN Halt モード) にした場合

表 29.7 に、各 CTLR.BOM[1:0]ビットの設定値による BOEIF および BORIF フラグの動作を示します。

表 29.7 各 CTLR.BOM[1:0]ビットの設定値による BOEIF および BORIF フラグの動作

BOM[1:0]ビット	BOEIF フラグ	BORIF フラグ
00b	バスオフ状態への移行時に 1 になる	バスオフ状態からの復帰時に 1 になる
01b		1 に設定しない
10b		バスオフ状態からの復帰時に 1 になる
11b		CANM[1:0]ビットが 10b (CAN Halt モード) に設定される前にバスオフ通常復帰が発生した場合は 1 になる

ORIF フラグ (受信オーバーラン検出フラグ)

受信オーバーランが発生した場合、ORIF フラグは 1 に設定されます。このフラグは、オーバーライトモードでは 1 に設定されません。

オーバーライトモードでは、オーバーライト条件が発生すると受信完了割り込み要求が発生し、ORIF フラグは 1 に設定されません。

通常メールボックスモードでのオーバーランモードでは、メールボックス 0~31 のいずれかでオーバーランが発生すると、ORIF フラグが 1 に設定されます。FIFO メールボックスモードでのオーバーランモードでは、メールボックス 0~23 または受信 FIFO のいずれかでオーバーランが発生すると、このフラグが 1 に設定されます。

OLIF フラグ (オーバーロードフレーム送信検出フラグ)

CAN モジュールの送信中または受信中にオーバーロードフレームの送信条件が検出された場合、OLIF フラグは 1 に設定されます。

BLIF フラグ (バスロック検出フラグ)

CAN モジュールが CAN オペレーションモードのとき、CAN バス上に 32 個の連続するドミナントビットが検出されると、BLIF フラグは 1 になります。BLIF フラグが 1 になった後、次のいずれかの条件下では、32 個の連続するドミナントビットが再検出されます。

- BLIF フラグが 1 から 0 に変化した後、リセズビットが検出された場合
- BLIF フラグが 1 から 0 に変化した後、CAN モジュールが CAN リセットモードまたは CAN Halt モードになり、その後、再び CAN オペレーションモードになった場合

29.2.22 RECR : 受信エラーカウンタレジスタ

Base address: CAN0 = 0x4005_0000

Offset address: 0x84E

Bit position: 7 6 5 4 3 2 1 0

Bit field:

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
7:0	n/a	受信エラーカウント機能。RECR は、受信中の CAN モジュールのエラー状態によってカウンタ値をインクリメントまたはデクリメントします。	R

RECR は受信エラーカウンタの値を示します。受信エラーカウンタのインクリメントおよびデクリメント条件については、CAN 仕様 (ISO11898-1) を参照してください。

バスオフ状態での RECR の値は不定です。

29.2.23 TECR : 送信エラーカウンタレジスタ

Base address: CAN0 = 0x4005_0000

Offset address: 0x84F

Bit position: 7 6 5 4 3 2 1 0

Bit field:

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
7:0	n/a	送信エラーカウント機能。TECR は、送信中の CAN モジュールのエラー状態によってカウンタ値をインクリメントまたはデクリメントします。	R

TECR は送信エラーカウンタの値を示します。送信エラーカウンタのインクリメントおよびデクリメント条件については、CAN 仕様 (ISO11898-1) を参照してください。

バスオフ状態での TECR の値は不定です。

29.2.24 ECSR : エラーコード格納レジスタ

Base address: CAN0 = 0x4005_0000

Offset address: 0x850

Bit position: 7 6 5 4 3 2 1 0

Bit field:

EDPM	ADEF	BE0F	BE1F	CEF	AEF	FEF	SEF

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	SEF	スタッフエラーフラグ(注1)(注2) 0: スタッフエラー未検出 1: スタッフエラー検出	R/W
1	FEF	フォームエラーフラグ(注1)(注2) 0: フォームエラー未検出 1: フォームエラー検出	R/W
2	AEF	ACK エラーフラグ(注1)(注2) 0: ACK エラー未検出 1: ACK エラー検出	R/W
3	CEF	CRC エラーフラグ(注1)(注2) 0: CRC エラー未検出 1: CRC エラー検出	R/W
4	BE1F	ビットエラー (リセシブ) フラグ(注1)(注2) 0: ビットエラー (リセシブ) 未検出 1: ビットエラー (リセシブ) 検出	R/W
5	BE0F	ビットエラー (ドミナント) フラグ(注1)(注2) 0: ビットエラー (ドミナント) 未検出 1: ビットエラー (ドミナント) 検出	R/W
6	ADEF	ACK デリミタエラーフラグ(注1)(注2) 0: ACK デリミタエラー未検出 1: ACK デリミタエラー検出	R/W

ビット	シンボル	機能	R/W
7	EDPM	エラー表示モード選択(注3)(注4) 0: 最初に検出したエラーコードを出力 1: 蓄積したエラーコードを出力	R/W

注 1. これらのビット値への 1 の書き込みは無効です。

注 2. SEF、FEF、AEF、CEF、BE1F、BE0F および ADEF ビットに 1 を書き込む場合、転送命令 (MOV) を使用して、指定したビットの値が 0 に設定され、他のビットが 1 に設定されるようにします。

注 3. EDPM には、CAN リセットまたは Halt モード時に書き込んでください。

注 4. 2 個以上のエラー条件が同時に検出された場合、該当するすべてのビットが 1 に設定されます。

ECSR は、CAN バス上でエラーが発生したかどうかを示します。各エラーが発生する条件については、CAN 仕様 (ISO11898-1) を参照してください。

ソフトウェア書き込みにより、EDPM ビットを除くすべてのビットを 0 にクリアします。ECSR ビットが 1 になると、ソフトウェアがビットをクリアするタイミングが同時の場合、そのビットは 1 になります。

SEF フラグ (スタッフエラーフラグ)

スタッフエラーが検出された場合、SEF フラグは 1 に設定されます。

FEF フラグ (フォームエラーフラグ)

フォームエラーが検出された場合、FEF フラグは 1 に設定されます。

AEF フラグ (ACK エラーフラグ)

ACK エラーが検出された場合、AEF フラグは 1 に設定されます。

CEF フラグ (CRC エラーフラグ)

CRC エラーが検出された場合、CEF フラグは 1 に設定されます。

BE1F フラグ (ビットエラー (リセシブ) フラグ)

リセシブビットエラーが検出された場合、BE1F フラグは 1 に設定されます。

BE0F フラグ (ビットエラー (ドミナント) フラグ)

ドミナントビットエラーが検出された場合、BE0F フラグは 1 に設定されます。

ADEF フラグ (ACK デリミタエラーフラグ)

送信中に ACK デリミタでフォームエラーが検出された場合、ADEF フラグは 1 に設定されます。

EDPM ビット (エラー表示モード選択)

EDPM ビットは ECSR の出力モードを選択します。EDPM ビットが 0 に設定されている場合、ECSR は最初のエラーコードを出力します。EDPM ビットが 1 に設定されている場合、ECSR は蓄積されたエラーコードを出力します。

29.2.25 TSR : タイムスタンプレジスタ

Base address: CAN0 = 0x4005_0000

Offset address: 0x854

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:																

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
15:0	n/a	タイムスタンプ機能のフリーランカウンタ値	R

注. TSR を 16 ビット単位で読み出します。

TSR レジスタを読むと、その時点でのタイムスタンプ値 (16 ビットのフリーランカウンタ) が読み出せます。タイムスタンプカウンタの基準クロックは、CTLR の TSPS[1:0] ビットで設定されます。カウンタは、CAN スリー

プモードと CAN Halt モードで停止し、CAN リセットモードで初期化されます。受信メッセージが受信メールボックスに格納されるとき、タイムスタンプカウンタ値が、MBj_TS の TSL[7:0]および TSH[7:0]ビットに保存されます。

29.2.26 TCR : テストコントロールレジスタ

Base address: CAN0 = 0x4005_0000

Offset address: 0x858

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	TSTM[1:0]	TSTE	
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	TSTE	CAN テストモード許可 0: CAN テストモード禁止 1: CAN テストモード許可	R/W
2:1	TSTM[1:0]	CAN テストモード選択 0 0: CAN テストモードではない 0 1: リッスンオンリーモード 1 0: セルフテストモード 0 (外部ループバック) 1 1: セルフテストモード 1 (内部ループバック)	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

TCR は CAN テストモードを制御します。TCR は、CAN Halt モード時にのみ書き込んでください。

(1) リッスンオンリーモード

CAN 仕様 (ISO11898-1) では、オプションのバス監視モードを推奨しています。リッスンオンリーモードでは、有効なデータフレームと有効なリモートフレームを受信できます。ただし、CAN バス上で送信できるのはリセブビットのみです。ACK ビット、オーバーロードフラグ、およびアクティブエラーフラグは送信できません。

リッスンオンリーモードは、ボーレートの検出に使用できます。リッスンオンリーモードでは、どのメールボックスからも送信を要求しないでください。

図 29.6 に、リッスンオンリーモード選択時の接続を示します。




図 29.6 リッスンオンリーモード選択時の接続 (i = 0)

(2) セルフテストモード 0 (外部ループバック)

セルフテストモード 0 は、CAN トランシーバテスト用です。このモードでは、プロトコルモジュールは送信したメッセージを CAN トランシーバが受信したものとして扱い、受信メールボックスに格納します。外部の刺激に

影響されないようにするため、プロトコルモジュールは ACK ビットを生成します。CTXi 端子および CRXi 端子はトランシーバに接続してください。

図 29.7 に、セルフテストモード 0 選択時の接続を示します。




図 29.7 セルフテストモード 0 選択時の接続 (i = 0)

(3) セルフテストモード 1 (内部ループバック)

セルフテストモード 1 は、セルフテスト機能用です。このモードでは、送信したメッセージを受信したメッセージとして取り扱い、送信したメッセージを受信メールボックスに格納します。外部の刺激に影響されないようにするため、プロトコルコントローラは ACK ビットを生成します。

セルフテストモード 1 では、プロトコルコントローラは内部 CTXi 端子から内部 CRXi 端子への内部フィードバックを実行します。外部 CRXi 端子の入力値は無視されます。外部 CTXi 端子は、リセンプビットのみを出力します。CTXi および CRXi 端子は、CAN バスまたは外部デバイスにも接続する必要はありません。

図 29.8 に、セルフテストモード 1 選択時の接続を示します。




図 29.8 セルフテストモード 1 選択時の接続 (i = 0)

29.3 動作モード

CAN モジュールには以下の動作モードがあります。

- CAN リセットモード
- CAN Halt モード
- CAN オペレーションモード
- CAN スリープモード

図 29.9 に、動作モード間の遷移を示します。




図 29.9 異なる動作モード間の遷移

29.3.1 CAN リセットモード

CAN リセットモードは CAN 通信の設定を行うモードです。CTLR.CANM[1:0]ビットが 01b または 11b に設定されると、CAN モジュールは CAN リセットモードに移行します。そのとき STR.RSTST ビットは 1 になります。RSTST フラグが 1 になるまで CTLR.CANM[1:0]ビットを変更しないでください。他のモードに移行するには、CAN リセットモードを終了する前に BCR を設定してください。

以下のレジスタは、CAN リセットモードに移行したあと、リセット値に初期化され、CAN リセットモード中は初期値を保持します。

- MCTL_TX[j]および MCTL_RX[j]
- STR (SLPST と TFST ビットを除く)
- EIFR
- RECR
- TECR
- TSR
- MSSR
- MSMR
- RFCR
- TFCR
- TCR
- ECSR (EDPM ビットを除く)

次のレジスタは、CAN リセットモードに移行したあとも以前の値を保持します。

- CTLR
- STR (SLPST と TFST ビットのみ)
- MIER および MIER_FIFO
- EIER
- BCR
- CSSR
- ECSR (EDPM ビットのみ)
- MBj_ID、MBj_DL、MBj_Dm および MBj_TS
- MKRk
- FIDCR0 および FIDCR1
- MKIVLR
- AFSR
- RFPCR
- TFPCR

29.3.2 CAN Halt モード

CAN Halt モードは、メールボックスの設定とテストモードの設定を行うモードです。

CTLR.CANM[1:0]ビットが 10b に設定されると CAN Halt モードが選択され、STR.HLTST ビットが 1 に設定されます。HLTST ビットが 1 になるまで CTLR.CANM[1:0]ビットを変更しないでください。

送信または受信時の状態遷移の条件については、表 29.8 を参照してください。

CAN Halt モードへの遷移では、STR の RSTST、HLTST、および SLPST ビット以外のレジスタは変更されません。CAN Halt モードでは CTLR (CANM[1:0]および SLPM ビットを除く) および EIER を変更しないでください。CAN Halt モードで BCR を変更できるのは、自動ボーレート検出でリッスンオンリーモードが選択されている場合のみです。

表 29.8 CAN リセットモードと CAN Halt モードの動作説明

動作モード	受信	送信	バスオフ
CAN リセットモード (強制遷移) CANM[1:0] = 11b	CAN モジュールは、メッセージ受信の終了を待たずに CAN リセットモードに移行。	CAN モジュールは、メッセージ送信の終了を待たずに CAN リセットモードに移行。	CAN モジュールは、バスオフ復帰の完了を待たずに CAN リセットモードに移行。
CAN リセットモード CANM[1:0] = 01b	CAN モジュールは、メッセージ受信の終了を待たずに CAN リセットモードに移行。	CAN モジュールは、メッセージ送信の終了を待って CAN リセットモードに移行。(注1)(注4)	CAN モジュールは、バスオフ復帰の完了を待たずに CAN リセットモードに移行。
CAN Halt モード	CAN モジュールは、メッセージ受信の終了を待って CAN Halt モードに移行。(注2)(注3)	CAN モジュールは、メッセージ送信の終了を待って CAN Halt モードに移行。(注1)(注4)	• BOM[1:0]ビットが 00b の場合 : ソフトウェアからの Halt 要求は、バスオフ復帰後にのみ受け付け。 • BOM[1:0]ビットが 01b の場合 : CAN モジュールは、ソフトウェアからの Halt 要求に関係なく、バスオフ復帰の完了を待たずに自動的に CAN Halt モードに移行。 • BOM[1:0]ビットが 10b の場合 : CAN モジュールは、ソフトウェアからの Halt 要求に関係なく、バスオフ復帰の完了を待って自動的に CAN Halt モードに移行。 • BOM[1:0]ビットが 11b の場合 : CAN モジュールは、バスオフ状態でソフトウェアから Halt 要求された場合、バスオフ復帰の完了を待たずに CAN Halt モードに移行。

注: BOM[1:0]ビット : CTLR のビット

- 注 1. 複数のメッセージ送信が要求された場合、最初の送信の完了時にモード遷移が発生します。サスペンドトランсмисシオン中に CAN リセットモードが要求された場合、バスがアイドル状態になるか、次の送信が終了するか、または CAN モジュールが受信になったときにモード遷移が発生します。
- 注 2. CAN バスがドミナントレベルでロックされている場合、ソフトウェアは EIFR の BLIF を監視することでこれを検出できます。
- 注 3. CAN Halt モードが要求されたあと、受信中に CAN バスエラーが発生した場合、CAN モジュールは CAN Halt モードに移行します。
- 注 4. CAN リセットモードまたは CAN Halt モードが要求されたあと、送信中に CAN バスエラーまたはアービトレーションロストが発生した場合、CAN モジュールは要求された CAN モードに移行します。

29.3.3 CAN スリープモード

CAN スリープモードは、CAN モジュールへのクロック供給を停止することにより、消費電力を削減します。MCU 端子からのリセットまたはソフトウェアリセットにより、CAN モジュールは CAN スリープモードから動作を開始します。

CTLR の SLPM ビットが 1 に設定されると、CAN モジュールは CAN スリープモードに移行し、そのとき STR の SLPST ビットが 1 に設定されます。SLPST ビットが 1 になるまで、SLPM ビットの値を変更しないでください。CAN モジュールが CAN スリープモードに移行するとき、他のレジスタは変更されません。

SLPM ビットには、CAN リセットモードまたは CAN Halt モード時に書き込んでください。CAN スリープモード中はレジスタ (SLPM ビットを除く) を変更しないでください。読み出し動作は許可されます。

SLPM ビットが 0 に設定されると、CAN モジュールは CAN スリープモードから解除されます。CAN モジュールが CAN スリープモードから移行するとき、他のレジスタは変更されません。

29.3.4 CAN オペレーションモード (バスオフ状態以外)

CAN オペレーションモードは CAN 通信を行うモードです。

CTLR.CANM[1:0] ビットを 00b にすると、CAN モジュールは CAN オペレーションモードになります。STR レジスタの RSTST ビットと HLTST ビットが 0 になります。RSTST ビットと HLTST ビットが 0 になるまで、CANM[1:0] ビットの値を変更しないでください。

CAN オペレーションモードへ遷移後、リセシブビットが連続 11 個検出されると、以下の状態になります。

- CAN モジュールは、ネットワーク上でアクティブノードとなり、CAN メッセージの送受信が可能になる
- 受信エラーカウンタや送信エラーカウンタなど、CAN バスのエラー監視処理が行われる

CAN オペレーションモード中、CAN モジュールは、CAN バスの状態に応じて、以下の 3 つのサブモードのいずれかになります。

- アイドルモード：送受信は発生していない
- 受信モード：他のノードが送信した CAN メッセージを受信中
- 送信モード：CAN メッセージを送信中。セルフテストモード 0 (TCR.TSTM[1:0] = 10b) またはセルフテストモード 1 (TCR.TSTM[1:0] = 11b) を選択した場合、CAN モジュールは同時に自ノードが送信したメッセージを受信する

図 29.10 に、CAN オペレーションモードのサブモードを示します。




図 29.10 CAN オペレーションモードのサブモード

29.3.5 CAN オペレーションモード (バスオフ状態)

CAN モジュールは、CAN 仕様で定義されている送信およびエラーカウンタのインクリメントまたはデクリメントルールに準拠してバスオフ状態に移行します。

CAN モジュールがバスオフ状態から復帰するとき、以下のいずれかのケースになります。CAN モジュールがバスオフ状態の場合、STR、EIFR、RECR、TECR、および TSR 以外の CAN モジュールレジスタの値は変更されません。

(1) CTLR.BOM[1:0] = 00b (ノーマルモード) の場合

バスオフ状態からの復帰が完了し、CAN モジュールがエラーアクティブ状態になると、CAN 通信が有効になります。EIFR の BORIF フラグが 1 に設定されます (バスオフ復帰が検出されます)。

(2) CTLR.RBOC = 1 (バスオフからの強制復帰) の場合

CAN モジュールは、バスオフ状態で RBOC ビットが 1 の場合、エラーアクティブ状態になります。11 個の連続するリセンプビットを検出すると、CAN 通信が再び有効になります。BORIF フラグは 1 に設定されません。

(3) CTLR.BOM[1:0] = 01b (バスオフ移行後、CAN Halt モードへ自動遷移) の場合

CAN モジュールは、バスオフ状態になると CAN Halt モードに移行します。BORIF フラグは 1 に設定されません。

(4) CTLR.BOM[1:0] = 10b (バスオフ解除時、CAN Halt モードへ自動遷移) の場合

CAN モジュールは、バスオフから復帰すると CAN Halt モードに移行します。BORIF フラグは 1 に設定されません。

(5) バスオフ状態で CTLR.BOM[1:0] = 11b (ソフトウェアにより CAN Halt モードへ自動遷移) および CTLR.CANM[1:0] = 10b (CAN Halt モード) の場合

CAN モジュールは、バスオフ状態で CANM[1:0] ビットが 10b (CAN Halt モード) に設定されている場合、CAN Halt モードに移行します。BORIF フラグは 1 に設定されません。

バスオフ中に CANM[1:0] ビットが 10b に設定されていない場合、(1) と同じ動作になります。

29.4 データ転送速度の設定

ここではデータ転送速度の設定方法について説明します。

29.4.1 クロックの設定

CAN モジュールには CAN クロック発振器が内蔵されています。図 29.11 に CAN クロック発振器のブロック図を示します。




図 29.11 CAN クロック発振器のブロック図

29.4.2 ビットタイミングの設定

図 29.12 に示す通り、ビットタイミングは 3 つのセグメントで構成されています。




図 29.12 ビットタイミング

29.4.3 データ転送速度

データ転送速度は、fCAN（CAN システムクロック）の分周値、ボーレートプリスケアラの分周値、および 1 ビットタイムの Tq 値に依存します。

ボーレートプリスケアラの分周値は P + 1 (P: 0~1023) で、P は BCR. の BRP[9:0]で設定します。

$$\text{データ転送速度 (bps)} = \frac{f_{\text{CAN}}}{\text{ボーレートプリスケアラ分周値} \times 1 \text{ ビットタイムの } Tq \text{ 数}} = \frac{f_{\text{CANCLK}}}{1 \text{ ビットタイムの } Tq \text{ 数}}$$

表 29.9 に、データ転送速度の例を示します。

表 29.9 データ転送速度の例 (1/2)

fCAN	20 MHz		
データ転送速度	Tq 値	P + 1	
1 Mbps	5 Tq 10 Tq	4 2	
500 kbps	5 Tq 10 Tq	8 4	
250 kbps	5 Tq 10 Tq	16 8	

表 29.9 データ転送速度の例 (2/2)

fCAN	20 MHz		
データ転送速度	Tq 値	P + 1	
125 kbps	5 Tq 10 Tq	32 16	
83.3 kbps	5 Tq 10 Tq	48 24	
33.3 kbps	5 Tq 8 Tq 10 Tq	120 75 60	

29.5 メールボックスとマスクレジスタの構造

図 29.13 に、32 個のメールボックスレジスタ (MBj_ID、MBj_DL、MBj_Dm、MBj_TS) の構造を示します。




図 29.13 メールボックスレジスタの構造 (j = 0~31)

図 29.14 に、8 本のマスクレジスタ (MKRk) の構成を示します。



図 29.14 マスクレジスタの構造 ($j = 0 \sim 7$)

図 29.15 に、2 本の FIFO 受信 ID 比較レジスタ (FIDCR0 および FIDCR1) の構成を示します。

図 29.15 FIDCRn レジスタの構造 ($n = 0$)

29.6 アクセプタンスフィルタ処理とマスク機能

アクセプタンスフィルタ処理およびマスク機能を使用すると、指定した範囲内のメールボックスに対して複数の ID を持つメッセージを選択して受信できるようになります。

MKRk レジスタは、29 ビットの標準 ID と拡張 ID をマスクできます。

- MKR0 はメールボックス 0～3 を制御
- MKR1 はメールボックス 4～7 を制御
- MKR2 はメールボックス 8～11 を制御
- MKR3 はメールボックス 12～15 を制御
- MKR4 はメールボックス 16～19 を制御
- MKR5 はメールボックス 20～23 を制御
- MKR6 は、通常メールボックスモードでメールボックス 24～27 を制御し、FIFO メールボックスモードで受信 FIFO メールボックス 28～31 を制御
- MKR7 は、通常メールボックスモードでメールボックス 28～31 を制御し、FIFO メールボックスモードで受信 FIFO メールボックス 28～31 を制御

MKIVLR は、各メールボックスで個別にアクセプタンスフィルタ処理を禁止します。

MBj_ID の IDE ビットは、CTLR の IDFM[1:0] ビットが 10b (ミックス ID モード) のとき有効です。

MBj_ID の RTR ビットは、データフレームまたはリモートフレームを選択します。

FIFO メールボックスモードでは、通常のメールボックス 0～23 は、アクセプタンスフィルタ処理として MKR0～MKR5 の中から対応するレジスタ 1 つを使用します。受信 FIFO メールボックス 28～31 は、アクセプタンスフィルタ処理に 2 つのレジスタ (MKR6 および MKR7) を使用します。

受信 FIFO は、ID 比較のために FIDCR0 および FIDCR1 の 2 つのレジスタも使用します。受信 FIFO の MB28～MB31 レジスタの EID[17:0]、SID[10:0]、RTR、IDE ビットは無効になります。アクセプタンスフィルタ処理は 2 つの論理 AND 演算の結果を使用するので、受信 FIFO は 2 つの範囲の ID を受信することができます。MKIVLR レジスタは、受信 FIFO に対しては無効です。

FIDCR0 と FIDCR1 の IDE ビットに標準 ID と拡張 ID の異なる値が設定されている場合、両方の ID フォーマットが受信されます。

FIDCR0 と FIDCR1 の RTR ビットにデータフレームとリモートフレームの異なる値が設定されている場合、データフレームとリモートフレームの両方が受信されます。

2 つの範囲の組み合わせが不要な場合は、FIFO ID とマスクレジスタの両方に同じマスク値と同じ ID を設定します。

図 29.16 に、マスクレジスタとメールボックスの対応を示します。図 29.17 に、アクセプタンスフィルタ処理を示します。




図 29.16 マスクレジスタとメールボックスの対応




図 29.17 アクセプタンスフィルタ処理

29.7 受信と送信

表 29.10 に、CAN 通信モードの設定を示します。

表 29.10 CAN 受信および送信モードの設定方法

MCTL_TX[j].TRMREQ および MCTL_RX[j].TRMREQ	MCTL_TX[j].RECREQ および MCTL_RX[j].RECREQ	MCTL_TX[j].ONESHOT および MCTL_RX[j].ONESHOT	メールボックスの通信モード
0	0	0	メールボックス使用不可または送信アボート中
0	0	1	ワンショットモードでプログラムされたメールボックスからの送信か受信がアボートされた場合のみ設定可能
0	1	0	データフレームまたはリモートフレームの受信メールボックスとして設定
0	1	1	データフレームまたはリモートフレームのワンショット受信メールボックスとして設定
1	0	0	データフレームまたはリモートフレームの送信メールボックスとして設定
1	0	1	データフレームまたはリモートフレームのワンショット送信メールボックスとして設定
1	1	0	設定しない
1	1	1	設定しない

注. j = 0~31

メールボックスを受信メールボックスまたはワンショット受信メールボックスとして設定する場合、以下の制限が適用されます。

- メールボックスを設定する前に、MCTL_RX[j]を 0x00 にする。
- 受信したメッセージは、受信モードの設定とアクセプタンスフィルタ処理の条件に一致する最初のメールボックスに格納される。条件に一致するメールボックスのうち最小の番号を持つメールボックスが、受信メッセージの格納先としての優先順位が高くなる。
- CAN オペレーションモードでは、ID が一致する場合でも、CAN モジュールは自身の送信データを受信しない。ただし、セルフテストモードのときは、CAN モジュールは自身の送信データを受信し、ACK を返す。

メールボックスを送信メールボックスまたはワンショット送信メールボックスとして設定する場合、以下の制限が適用されます。

- メールボックスを設定する前に、MCTL_TX[j]が 0x00 であり、保留中のアボートプロセスがないことを確認すること。

29.7.1 受信

図 29.18 に、オーバーライトモードでのデータフレーム受信の動作例を示します。この例では、MCTL_RX[j] (j = 0~31) の受信条件に一致する 2 つの連続した CAN メッセージを CAN モジュールが受信した場合、最初のメッセージが上書きされます。




図 29.18 オーバーライトモードでのデータフレーム受信の動作例

1. CAN バス上で SOF が検出されると、CAN モジュールに送信を開始するメッセージがない場合、STR の RECST ビットが 1 (受信中) に設定されます。
2. CRC フィールドの先頭からアクセプタンスフィルタ処理を開始し、受信メールボックスを選択します。
3. メッセージを受信すると、受信メールボックスの MCTL_RX[j] の NEWDATA フラグが 1 (新しいメッセージをメールボックスに取り込み中、またはメールボックスに格納済み) に設定されます。MCTL_RX[j] の INVALIDDATA フラグが同時に 1 (メッセージ更新中) に設定され、メッセージ全体がメールボックスに転送された後、INVALIDDATA フラグが再び 0 (メッセージ有効) に設定されます。
4. 受信メールボックスの MIER の割り込み許可ビットが 1 (割り込み許可) の場合、INVALIDDATA フラグは 0 に設定され、CAN0 受信完了割り込み要求が発生します。
5. メールボックスからメッセージを読み出したあと、ソフトウェアによって NEWDATA フラグを 0 に設定する必要があります。
6. オーバーライトモードでは、MCTL_RX[j] の NEWDATA フラグが 1 に設定される前に次の CAN メッセージを受信すると、MCTL_RX[j] の MSGLOST フラグが 1 (メッセージ上書き) に設定されます。新しい受信メッセージはメールボックスに転送されます。CAN0 受信完了割り込み要求が、ステップ 4 と同様に発生します。

図 29.19 に、オーバーランでのデータフレーム受信の動作例を示します。この例は、MCTL_RX[j] レジスタ (j = 0 ~ 31) の受信条件に一致する 2 つの連続した CAN メッセージを受信したときに、CAN モジュールが 2 番目のメッセージをオーバーランする場合の動作です。




図 29.19 オーバーランモードでのデータフレーム受信の動作例

1. CAN バス上で SOF が検出されると、CAN モジュールに送信を開始するメッセージがない場合、STR の RECST ビットが 1 (受信) に設定されます。
2. CRC フィールドの先頭からアクセプタンスフィルタ処理を開始し、受信メールボックスを選択します。
3. メッセージを受信すると、受信メールボックスの MCTL_RX[j] の NEWDATA フラグが 1 (新しいメッセージをメールボックスに取り込み中、またはメールボックスに格納済み) に設定されます。MCTL_RX[j] の INVALIDDATA フラグが同時に 1 (メッセージ更新中) に設定され、メッセージ全体がメールボックスに転送された後、INVALIDDATA フラグが再び 0 (メッセージ有効) に設定されます。
4. 受信メールボックスの MIER の割り込み許可ビットが 1 (割り込み許可) の場合、INVALIDDATA フラグは 0 に設定され、CAN0 受信完了割り込み要求が発生します。
5. メールボックスからメッセージを読み出したあと、ソフトウェアによって NEWDATA フラグを 0 に設定する必要があります。
6. オーバーランモードでは、MCTL_RX[j] の NEWDATA フラグが 0 に設定される前に次の CAN メッセージを受信すると、MCTL_RX[j] の MSGLOST フラグが 1 (メッセージ保存済み) に設定されます。EIER の対応する割り込み許可ビットが 1 (割り込み許可) に設定されている場合、新しい受信メッセージは破棄され、CANi エラー割り込み要求が発生します。

29.7.2 送信

図 29.20 に、データフレーム送信の動作例を示します。




図 29.20 データフレーム送信の動作例

1. バスアイドル状態で MCTL_TX[j] ($j = 0 \sim 31$) の TRMREQ ビットが 1 (送信メールボックス) に設定されると、メールボックススキャン処理が開始され、最も優先順位が高い送信メールボックスが決定されます。送信メールボックスが決定されると、MCTL_TX[j] の TRMACTIVE フラグが 1 に設定され (送信要求の受け入れから送信完了、またはエラーあるいはアービトレーションロストまで)、STR の TRMST ビットが 1 (送信中) に設定され、CAN モジュールは送信を開始します。(注1)
2. 他の TRMREQ ビットが設定されている場合、次の送信のため、CRC デリミタから送信スキャン処理を開始します。
3. アービトレーションロストが発生せずに送信が完了すると、MCTL_TX[j].SENTDATA フラグが 1 (送信完了) に、TRMACTIVE フラグが 0 (送信待機中または送信要求なし) になります。MIER の割り込み許可ビットが 1 (割り込み許可) の場合、CANi 送信完了割り込み要求が生成されます。
4. 同じメールボックスから次の送信を要求する場合は、SENTDATA フラグと TRMREQ ビットを 0 に設定し、SENTDATA フラグと TRMREQ ビットが 0 に設定されていることを確認してから TRMREQ ビットを 1 に設定します。

注 1. CAN モジュールが送信を開始したあとでアービトレーションロストとなった場合、TRMACTIVE フラグは 0 に設定されます。送信スキャン処理が再度実行され、CRC デリミタの先頭から最も優先度の高い送信メールボックスを検索します。送信中またはアービトレーションロストのあとにエラーが発生した場合、送信スキャン処理が再び実行され、エラーデリミタの先頭から最も優先度の高い送信メールボックスを検索します。

29.8 割り込み

CAN モジュールでは、各チャネルで以下の割り込みが使用できます。表 29.11 に CAN 割り込みを示します。

- メールボックス 0~31 (CANi_RXM) 用の CANi 受信完了割り込み
- メールボックス 0~31 (CANi_TXM) 用の CANi 送信完了割り込み
- CANi 受信 FIFO 割り込み (CANi_RXF)
- CANi 送信 FIFO 割り込み (CANi_TXF)
- CANi エラー割り込み (CANi_ERS)

CANi エラー割り込みには、8 つの割り込み要因があります。EIFR を確認することで、割り込み要因を確認することができます。

- バスエラー
- エラーワーニング
- エラーパッシブ
- バスオフ移行
- バスオフ復帰
- 受信オーバーラン
- オーバーロードフレーム送信
- バスロック

表 29.11 CAN 割り込み

モジュール	割り込み名	割り込み要因	要因フラグ
CANi (i = 0)	CANi_ERS	バスロック検出	EIFR.BLIF
		オーバーロードフレーム送信検出	EIFR.OLIF
		オーバーラン検出	EIFR.ORIF
		バスオフ復帰検出	EIFR.BORIF
		バスオフ移行検出	EIFR.BOEIF
		エラーパッシブ検出	EIFR.EPIF
		エラーワーニング検出	EIFR.EWIF
		バスエラー検出	EIFR.BEIF
	CANi_RXF	受信 FIFO メッセージの受信 (MIER_FIFO.MB29 = 0)	RFCR.RFUST[2:0]
		受信 FIFO ワーニング (MIER_FIFO.MB29 = 1)	
	CANi_TXF	送信 FIFO メッセージの送信完了 (MIER_FIFO.MB25 = 0)	TFMR.TFUST[2:0]
		FIFO 最後のメッセージの送信完了 (MIER_FIFO.MB25 = 1)	
	CANi_RXM	メールボックス 0~31 のメッセージ受信	MCTL_RX0.NEWDATA~ MCTL_RX31.NEWDATA
	CANi_TXM	メールボックス 0~31 のメッセージ送信完了	MCTL_TX0.SENTDATA~ MCTL_TX31.SENTDATA

29.9 使用上の注意事項

29.9.1 モジュールストップ状態の設定

MSTPCRB レジスタが CAN の動作を許可／禁止します。CAN モジュールは、リセット後の初期状態では動作が停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細については、「[10. 低消費電力モード](#)」を参照してください。

29.9.2 動作クロックの設定

動作クロックは以下のように設定してください。

- CAN モジュールでは、以下のクロック制約を満たす必要があります。

$$PCLKB \geq CANMCLK$$
- CAN モジュールを使用する場合、ICLK と PCLKB のクロック周波数比は 2:1 でなければなりません。他の設定の場合、動作は保証されません。

30. シリアルペリフェラルインタフェース (SPI)

30.1 概要

シリアルペリフェラルインタフェース (SPI) には 1 つのチャネルがあります。SPI によって、複数のプロセッサおよび周辺デバイスとの高速な全二重同期式シリアル通信が可能です。表 30.1 に SPI の仕様、図 30.1 にブロック図、表 30.2 に入出力端子を示します。

表 30.1 SPI の仕様 (1/2)

項目	内容
チャネル数	1 チャネル
SPI 転送機能	- MOSI (Master Out/Slave In)、MISO (Master In/Slave Out)、SSL (Slave Select)、RSPCK (SPI Clock) の各信号を使用して、SPI 動作 (4 線式) またはクロック同期式動作 (3 線式) によるシリアル通信が可能 - 送信のみの動作が可能 - 通信モードは、全二重式または送信のみが選択可能 - RSPCK 極性切り替え - RSPCK 位相切り替え
データフォーマット	- MSB ファーストまたは LSB ファーストを選択可能 - 転送ビット長を 8、9、10、11、12、13、14、15、16、20、24、32 ビットから選択可能 32 ビットの送信バッファと受信バッファ
ビットレート	- マスタモード時、内蔵ボーレートジェネレータで PCLKB を分周して RSPCK を生成 (分周比は 2~4096 分周) - スレーブモード時は、PCLKB の最小 6 分周のクロックを、RSPCK として入力可能 (RSPCK の最高周波数は PCLKB の 6 分周) High 幅: PCLKB の 3 サイクル、Low 幅: PCLKB の 3 サイクル
バッファ構成	- 送信および受信バッファはそれぞれダブルバッファ構造 - 送信および受信バッファは 32 ビット
エラー検出	- モードフォルトエラー検出 - アンダーランエラー検出 - オーバーランエラー検出^(注1) - パリティエラー検出
SSL 制御機能	1 チャネルあたり 4 本の SSL 端子 (SSLn: SSLn0~SSLn3) (n = A, B) - シングルマスタモード時、SSLn0~SSLn3 端子は出力 - マルチマスタモード時、SSLn0 端子は入力、SSLn1~SSLn3 端子は出力または未使用 - スレーブモード時、SSLn0 端子は入力、SSLn1~SSLn3 端子は未使用 - SSL 出力のアサートから RSPCK 動作までの遅延 (RSPCK 遅延) を制御可能 設定範囲: 1~8 RSPCK 周期 (設定単位: 1 RSPCK 周期) - RSPCK 停止から SSL 出力のネゲートまでの遅延 (SSL ネゲート遅延) を制御可能 設定範囲: 1~8 RSPCK 周期 (設定単位: 1 RSPCK 周期) - 次アクセスの SSL 出力アサートのウェイト (次アクセス遅延) を制御可能 設定範囲: 1~8 RSPCK 周期 (設定単位: 1 RSPCK 周期) - SSL 極性変更機能
マスタ転送時の制御方式	- 各コマンドに以下の項目を設定可能: SSL 信号値、ビットレート、RSPCK 極性と位相、転送データ長、MSB/LSB ファースト、バースト、RSPCK 遅延、SSL ネゲート遅延、および次アクセス遅延 - 送信バッファへの書き込みによる転送起動 - SSL ネゲート時の MOSI 信号値を設定可能 - RSPCK 自動停止機能
割り込み要因	割り込み要因: - 受信バッファフル割り込み - 送信バッファエンプティ割り込み - SPI エラー割り込み (モードフォルトエラー、オーバーランエラー、パリティエラー) - SPI アイドル割り込み (SPI アイドル) - 送信完了割り込み
イベントリンク機能	以下のイベントをイベントリンクコントローラ (ELC) へ出力可能: - 受信バッファフル信号 - 送信バッファエンプティ信号 - モードフォルトエラー/アンダーランエラー/オーバーランエラー/パリティエラー信号 - SPI アイドル信号 - 送信完了信号

表 30.1 SPI の仕様 (2/2)

項目	内容
その他	- CMOS 出力／オープンドレイン出力の切り替え - SPI 初期化機能 - ループバックモード
モジュールストップ機能	モジュールストップ状態に設定して消費電力の削減が可能

注 1. マスタ受信時に RSPCK 自動停止機能が有効な場合は、オーバーランエラーが検出されると転送クロックが停止するため、オーバーランエラーは発生しません。




図 30.1 SPI のブロック図

SSLn0 端子の入出力方向は、SPI が自動的に切り替えます。SSLn0 端子は、SPI がシングルマスタの場合は出力状態、マルチマスタまたはスレーブの場合は入力状態になります。RSPCKn、MOSIn、および MISON 端子の入出力方向は、マスタ/スレーブ設定と SSLn0 端子の入力レベルに応じて、SPI が自動的に切り替えます。詳細は「[30.3.2. SPI 端子の制御](#)」を参照してください。

表 30.2 SPI の端子構成

チャネル	端子名	入出力	内容
SPI0	RSPCKA	入出力	クロック入出力端子
	SSLA0	入出力	スレーブ選択入出力
	SSLA1~SSLA3	出力	スレーブ選択出力
	MOSIA	入出力	マスタ送信データ入出力
	MISOA	入出力	スレーブ送信データ入出力

30.2 レジスタの説明

30.2.1 SPCR : SPI コントロールレジスタ

Base address: SPI0 = 0x4007_2000

Offset address: 0x00

Bit position:	7	6	5	4	3	2	1	0
Bit field:	SPRIE	SPE	SPTIE	SPEIE	MSTR	MODFEN	TXMD	SPMS
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	SPMS	SPI モード選択 0: SPI 動作（4 線式）を選択 1: クロック同期式動作（3 線式）を選択	R/W
1	TXMD	通信動作モード選択 0: 全二重同期式シリアル通信を選択 1: 送信のみのシリアル通信を選択	R/W
2	MODFEN	モードフォルトエラー検出許可 0: モードフォルトエラー検出を禁止 1: モードフォルトエラー検出を許可	R/W
3	MSTR	SPI マスタ/スレーブモード選択 0: スレーブモードを選択 1: マスタモードを選択	R/W
4	SPEIE	SPI エラー割り込み許可 0: SPI エラー割り込み要求を禁止 1: SPI エラー割り込み要求を許可	R/W
5	SPTIE	送信バッファエンプティ割り込み許可 0: 送信バッファエンプティ割り込み要求を禁止 1: 送信バッファエンプティ割り込み要求を許可	R/W
6	SPE	SPI 機能有効 0: SPI 機能を無効 1: SPI 機能を有効	R/W
7	SPRIE	SPI 受信バッファフル割り込み許可 0: SPI 受信バッファフル割り込み要求を禁止 1: SPI 受信バッファフル割り込み要求を許可	R/W

SPMS ビット（SPI モード選択）

SPMS ビットは SPI 動作（4 線式）またはクロック同期式動作（3 線式）を選択します。

クロック同期式動作では SSLn0~SSLn3 端子は使用しません。RSPCKn 端子、MOSIn 端子、および MISOOn 端子を用いて通信を行います。マスタモード (MSTR = 1) のクロック同期式動作では、SPCMD0.CPHA ビットを 0 または 1 に設定できます。スレーブモード (MSTR = 0) のクロック同期式動作では、常に CPHA ビットを 1 にしてください。スレーブモード (MSTR = 0) のクロック同期式動作では、CPHA ビットが 0 である場合、動作を行わないでください。

TXMD ビット (通信動作モード選択)

TXMD ビットは全二重同期式のシリアル通信または送信のみのシリアル通信を選択します。TXMD ビットを 1 にして通信を行う場合、SPI は送信のみを行い、受信動作を行いません (「[30.3.6. データ転送モード](#)」を参照)。また、TXMD ビットを 1 にした場合、受信バッファフルの割り込み要求を使用することはできません。

MODFEN ビット (モードフォルトエラー検出許可)

MODFEN ビットはモードフォルトエラーの検出を許可または禁止します (「[30.3.8. エラー検出](#)」を参照)。また、SPI は MODFEN ビットと MSTR ビットとの組み合わせに基づいて、SSLnI 端子の入出力方向を決定します (「[30.3.2. SPI 端子の制御](#)」を参照)。

MSTR ビット (SPI マスタ/スレーブモード選択)

MSTR ビットは SPI に対してマスタモードまたはスレーブモードを選択します。SPI は MSTR ビットの設定に従って、RSPCKn、MOSIn、MISO_n、および SSLnI 端子の方向を決定します。

SPEIE ビット (SPI エラー割り込み許可)

SPEIE ビットは、以下の場合に、SPI エラー割り込み要求の発生を許可または禁止します。

- SPI がモードフォルトエラーまたはアンダーランエラーを検出し、SPSR.MODF フラグを 1 にした場合
- SPI がオーバーランエラーを検出し、SPSR.OVRF フラグを 1 にした場合
- SPI がパリティエラーを検出し、SPSR.PERF フラグを 1 にした場合

詳細は「[30.3.8. エラー検出](#)」を参照してください。

SPTIE ビット (送信バッファエンプティ割り込み許可)

SPTIE ビットは SPI が送信バッファエンプティを検出したときの、送信バッファエンプティ割り込み要求の発生を許可または禁止します。送信開始時の送信バッファエンプティ割り込み要求は、SPE ビットと SPTIE ビットを同時に 1 にするか、または SPTIE ビットを 1 にした後、SPE ビットを 1 にすることで発生します。

SPI 機能を無効 (SPE ビットを 0 に変更) にしても、SPTIE ビットが 1 であると、割り込みが発生します。

SPE ビット (SPI 機能有効)

SPE ビットは SPI 機能を有効または無効にします。SPSR.MODF フラグが 1 の場合、SPE ビットを 1 にすることはできません。詳細は、「[30.3.8. エラー検出](#)」を参照してください。

SPE ビットを 0 にすると、SPI 機能が無効になり、このモジュール機能の一部が初期化されます。詳細は、「[30.3.9. SPI の初期化](#)」を参照してください。また、SPE ビットを 0 から 1 へまたは 1 から 0 へ切り替えると、送信バッファエンプティ割り込み要求が発生します。

SPRIE ビット (SPI 受信バッファフル割り込み許可)

SPRIE ビットは SPI がシリアル転送完了後の受信バッファフルを検出したときの、SPI 受信バッファフル割り込み要求の発生を許可または禁止します。

30.2.2 SSLP : SPI スレーブ選択極性レジスタ

Base address: SPI0 = 0x4007_2000

Offset address: 0x01

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	SSL3P	SSL2P	SSL1P	SSL0P
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	SSL0P	SSLn0 端子の信号極性設定 0: SSLn0 端子の信号はアクティブ Low 1: SSLn0 端子の信号はアクティブ High	R/W

ビット	シンボル	機能	R/W
1	SSL1P	SSLn1 端子の信号極性設定 0: SSLn1 端子の信号はアクティブ Low 1: SSLn1 端子の信号はアクティブ High	R/W
2	SSL2P	SSLn2 端子の信号極性設定 0: SSLn2 端子の信号はアクティブ Low 1: SSLn2 端子の信号はアクティブ High	R/W
3	SSL3P	SSLn3 端子の信号極性設定 0: SSLn3 端子の信号はアクティブ Low 1: SSLn3 端子の信号はアクティブ High	R/W
7:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

30.2.3 SPPCR : SPI 端子コントロールレジスタ

Base address: SPI0 = 0x4007_2000

Offset address: 0x02

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	MOIFE	MOIFV	—	—	SPLP2	SPLP

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	SPLP	SPI ループバック 0: 通常モード 1: ループバックモード (受信データ = 送信データの反転)	R/W
1	SPLP2	SPI ループバック 2 0: 通常モード 1: ループバックモード (受信データ = 送信データ)	R/W
3:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	MOIFV	MOSI アイドル固定値 0: MOSI アイドル時の MOSIn 端子の出力レベルを Low に設定 1: MOSI アイドル時の MOSIn 端子の出力レベルを High に設定	R/W
5	MOIFE	MOSI アイドル値固定許可 0: MOSI 出力値は前回転送の最終データに設定 1: MOSI 出力値は MOIFV ビットの設定値に設定	R/W
7:6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

SPLP ビット (SPI ループバック)

SPLP ビットは SPI の端子モードを選択します。SPLP ビットが 1 の場合、SPCR.MSTR ビットが 1 であれば、SPI は MISO_n 端子とシフトレジスタ間の経路を遮断し、SPCR.MSTR ビットが 0 であれば、MOSIn 端子とシフトレジスタ間の経路を遮断します。その後、SPI はシフトレジスタの入力経路の値を反転し、出力経路に接続します (ループバックモード)。詳細は、「[30.3.12. ループバックモード](#)」を参照してください。

SPLP2 ビット (SPI ループバック 2)

SPLP2 ビットは SPI の端子モードを選択します。SPLP2 ビットが 1 の場合、SPCR.MSTR ビットが 1 であれば、SPI は MISO_n 端子とシフトレジスタ間の経路を遮断し、SPCR.MSTR ビットが 0 であれば、MOSIn 端子とシフトレジスタ間の経路を遮断します。その後、SPI はシフトレジスタの入力経路の値を反転せず出力経路に接続します (ループバックモード)。詳細は、「[30.3.12. ループバックモード](#)」を参照してください。

MOIFV ビット (MOSI アイドル固定値)

MOIFV ビットは、マスタモードで MOIFE ビットが 1 である場合に SSL ネゲート期間における MOSIn 端子の出力値を決定します。

MOIFE ビット (MOSI アイドル値固定許可)

MOIFE ビットは、SPI がマスタモードで SSL ネゲート期間である場合、MOSIn 端子の出力値を固定します。MOIFE ビットが 0 の場合、SPI は SSL ネゲート期間中に前回のシリアル転送の最終データを MOSIn 端子に出力します。MOIFE ビットが 1 の場合、SPI は MOIFV ビットに設定された固定値を MOSIn 端子に出力します。

30.2.4 SPSR : SPI ステータスレジスタ

Base address: SPI0 = 0x4007_2000

Offset address: 0x03

Bit position:	7	6	5	4	3	2	1	0
Bit field:	SPRF	—	SPTE F	UDRF	PERF	MODF	IDLNF	OVRF
Value after reset:	0	0	1	0	0	0	0	0

ビット	シンボル	機能	R/W
0	OVRF	オーバーランエラーフラグ 0: オーバーランエラーの発生なし 1: オーバーランエラーの発生あり	R/W(注1)
1	IDLNF	SPI アイドルフラグ 0: SPI がアイドル状態 1: SPI が転送状態	R
2	MODF	モードフォルトエラーフラグ 0: モードフォルトエラーおよびアンダーランエラーの発生なし 1: モードフォルトエラーおよびアンダーランエラーの発生あり	R/W(注1)
3	PERF	パリティエラーフラグ 0: パリティエラーの発生なし 1: パリティエラーの発生あり	R/W(注1)
4	UDRF	アンダーランエラーフラグ MODF フラグが 1 の場合、UDRF ビットは有効です。 0: モードフォルトエラー発生 (MODF = 1) 1: アンダーランエラー発生 (MODF = 1)	R/W(注1) (注2)
5	SPTEF	SPI 送信バッファエンプティフラグ 0: 送信バッファにデータあり 1: 送信バッファにデータなし	R/W(注3)
6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	SPRF	SPI 受信バッファフルフラグ 0: SPDR レジスタに有効なデータなし 1: SPDR レジスタに有効なデータあり	R/W(注3)

注 1. フラグをクリアするため、1 を読んだあとに 0 を書き込むことのみ可能です。

注 2. MODF フラグをクリアすると同時に、UDRF フラグをクリアしてください。

注 3. 書く場合、1 としてください。

OVRF フラグ (オーバーランエラーフラグ)

OVRF フラグはオーバーランエラーの発生を示します。マスタモード (SPCR.MSTR = 1) かつ RSPCK クロック自動停止機能有効 (SPCR1.SCKASE = 1) の場合、オーバーランエラーは発生せず、本フラグは 1 になりません。詳細は「[30.3.8.1. オーバーランエラー](#)」を参照してください。

[1 になる条件]

- SPCR.TXMD ビットが 0 かつ受信バッファフルの状態で、次のシリアル転送が終了したとき

[0 になる条件]

- OVRF フラグが 1 の状態で SPSR レジスタを読んだ後、OVRF フラグに 0 を書いたとき

IDLNF フラグ (SPI アイドルフラグ)

IDLNF フラグは SPI の転送状況を示します。

[1 になる条件]

マスタモード

- 本フラグの [0 になる条件] に示した、マスタモード時のいずれの条件も満たさないとき

スレーブモード

- SPCR.SPE ビットが 1 (SPI 機能が有効) のとき

[0 になる条件]

マスタモード

条件 1 が満たされたとき、または他のすべての条件が満たされたとき

条件 1: SPCR.SPE ビットが 0 (SPI 初期化) のとき

条件 2: 送信バッファ (SPTX) がエンプティである (次転送データがセットされていない) とき

条件 3: SPI 内部シーケンサがアイドル状態へ遷移したとき (次アクセス遅延までの動作が完了した状態)

スレーブモード

- 条件 1 が満たされたとき

MODF フラグ (モードフォルトエラーフラグ)

MODF フラグはモードフォルトエラーまたはアンダーランエラーの発生を示します。発生したエラーの種類は UDRF フラグによって示されます。

[1 になる条件]

マルチマスタモード

- SPCR.MSTR ビットが 1 (マスタモード)、SPCR.MODFEN ビットが 1 (モードフォルトエラー検出を許可) の状態で、SSLni 端子の入力レベルがアクティブレベルになり、モードフォルトエラーが発生したとき

スレーブモード

- 条件 1 または 2 が満たされたとき

条件 1: SPCR.MSTR ビットが 0 (スレーブモード)、かつ SPCR.MODFEN ビットが 1 (モードフォルトエラー検出許可) の状態で、データ転送に必要な RSPCK サイクルが終了する前に SSLni 端子がネゲートされ、モードフォルトエラーが発生した場合

条件 2: SPCR.MSTR ビットが 0 (スレーブモード)、SPCR.SPE ビットが 1、かつ送信データが準備されていない状態で、シリアル転送が開始されたため、アンダーランエラーが発生した場合

なお、SSLni 信号のアクティブレベルは、SSLP.SSLiP ビット (SSLi 信号極性設定ビット) によって決定されます。

[0 になる条件]

- 本フラグが 1 の状態で SPSR レジスタを読んだ後、本フラグに 0 を書いたとき

PERF フラグ (パリティエラーフラグ)

PERF フラグはパリティエラーの発生を示します。

[1 になる条件]

- SPCR.TXMD ビットが 0、かつ SPCR2.SPPE ビットが 1 の状態で、シリアル転送が終了し、パリティエラーが発生したとき

[0 になる条件]

- 本フラグが 1 の状態で SPSR レジスタを読んだ後、本フラグに 0 を書いたとき

UDRF フラグ (アンダーランエラーフラグ)

UDRF フラグはアンダーランエラーの発生を示します。

[1 になる条件]

- SPCR.MSTR ビットが 0 (スレーブモード)、SPCR.SPE ビットが 1、かつ送信データが準備されていない状態でシリアル転送が開始されたときに、アンダーランエラーが発生した場合

[0 になる条件]

- 本フラグが 1 の状態で SPSR レジスタを読んだ後、本フラグに 0 を書いたとき

SPTEF フラグ (SPI 送信バッファエンプティフラグ)

SPTEF フラグは SPI データレジスタ (SPDR/SPDR_HA) の送信バッファの状態を示します。

[1 になる条件]

- 以下の条件 1 または条件 2 が満たされたとき
 - SPCR.SPE ビットが 0 (SPI 初期化) であるとき
 - 送信データが送信バッファからシフトレジスタへ転送されたとき

[0 になる条件]

- SPDR/SPDR_HA/SPDR_BY にデータを書いたとき

SPTEF フラグが 1 の場合のみ、データを SPDR/SPDR_HA/SPDR_BY に書き込むことができます。SPTEF フラグが 0 のときに SPDR/SPDR_HA の送信バッファにデータが書き込まれた場合、送信バッファのデータは更新されません。

SPRF フラグ (SPI 受信バッファフルフラグ)

SPRF フラグは、SPI データレジスタ (SPDR/SPDR_HA) の受信バッファの状態を示します。

[1 になる条件]

- SPRF フラグが 0 である間に、受信データがシフトレジスタから SPDR に送信されます。また、以下を満たしたとき。ただし、OVRF フラグが 1 の場合、SPRF フラグは 0 から 1 に変更されません。
 - SPCR.TXMD = 0 (送受信マスタモード、送受信スレーブモード)

[0 になる条件]

- 受信データが SPDR/SPDR_HA レジスタから読み出されたとき

30.2.5 SPDR/SPDR_HA/SPDR_BY : SPI データレジスタ

Base address: SPI0 = 0x4007_2000

Offset address: 0x04

Bit position: 310

Bit field:

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
31:0	n/a	SPI データ	R/W

SPDR/SPDR_HA/SPDR_BY レジスタは、SPI 送受信用のデータを格納するバッファとのインタフェースです。ワードアクセス (SPDCR.SPLW ビットが 1) の場合は、SPDR レジスタにアクセスしてください。ハーフワードアクセス (SPLW ビットが 0) の場合は、SPDR_HA レジスタにアクセスしてください。バイトアクセス (SPDCR.SPBYP ビットが 1) の場合は、SPDR_BY レジスタにアクセスしてください。

送信バッファ (SPTX) と受信バッファ (SPRX) は独立したバッファですが、SPDR レジスタにマッピングされています。図 30.2 に、SPDR レジスタの構成図を示します。




図 30.2 SPDR/SPDR_HA/SPDR_BY レジスタの構成図

送信バッファと受信バッファそれぞれに 1 個ずつのステージがあります。SPDR/SPDR_HA/SPDR_BY レジスタの 1 つのアドレスに、バッファのこの 2 個のステージがマッピングされます。

SPDR/SPDR_HA/SPDR_BY レジスタへ書き込まれたデータは、送信バッファステージ (SPTX_n) (n = 0) へ書き込まれた後、バッファから送信されます。受信バッファは、受信完了時に受信データを格納します。オーバーランが発生すると、受信バッファは更新されません。

データ長が 32 ビット以外の場合、SPRX_n (n = 0) の関連ビットには、SPTX_n (n = 0) の非参照ビットが格納されます。たとえば、データ長が 9 ビットのデータを受信した場合、SPRX_n[8:0] ビットには受信データが格納され、SPRX_n[31:9] ビットには SPTX_n[31:9] ビットが格納されます。

(1) バスインタフェース

SPDR/SPDR_HA/SPDR_BY レジスタは、32 ビットの送信および受信バッファとのインタフェースであり、それぞれのバッファが 1 個のステージを持ち、合計 8 バイトになります。この 8 バイトを SPDR/SPDR_HA/SPDR_BY レジスタの 4 バイトのアドレス空間にマッピングしています。また、SPDR/SPDR_HA/SPDR_BY レジスタへのアクセスの単位は、SPI データコントロールレジスタの SPI ワードアクセス/ハーフワードアクセス設定ビット (SPDCR.SPLW) で選択されます。SPDR へのアクセスは、SPI データコントロールレジスタの SPI バイトアクセスビット (SPDCR.SPBYP) で設定したアクセスサイズでも行うことができます。


送信データは、LSB 詰めで書いてください。受信データは LSB 詰めで格納されます。

以下では、SPDR/SPDR_HA/SPDR_BY レジスタに対する書き込みおよび読み出しに関連する動作について説明します。

書き込み

SPDR/SPDR_HA/SPDR_BY レジスタに書き込んだデータは、送信バッファ (SPTX_n) に書き込まれます。SPDR/SPDR_HA/SPDR_BY レジスタの読み出し時と異なり、書き込みは SPDCR.SPRDTD ビットの値に影響されません。

図 30.3 に SPDR/SPDR_HA/SPDR_BY レジスタへの書き込み時の送信バッファ付きバスインタフェースの構成を示します。



注. SPDR = SPDR/SPDR_HA/SPDR_BY


図 30.3 書き込みアクセス時の SPDR/SPDR_HA/SPDR_BY レジスタの構成図

送信バッファ (SPTX_n) に指定したフレーム数を書き込んで、書き込み完了後、次の送信バッファエンプティ割り込みが発生するまでの期間 (SPTEF = 0) は、バッファの値は更新されません。

読み出し

SPDR/SPDR_HA/SPDR_BY レジスタにアクセスすることによって、受信バッファ (SPRX_n) または送信バッファ (SPTX_n) の値を読み出すことができます。SPI データコントロールレジスタの SPI 受信/送信データ選択ビット (SPDCR.SPRDTD) の設定によって、受信バッファまたは送信バッファのどちらの内容を読み出すかが決まります。

図 30.4 に、SPDR/SPDR_HA/SPDR_BY レジスタからの読み出し時の受信および送信バッファのバスインタフェースの構成図を示します。



注. SPDR = SPDR/SPDR_HA/SPDR_BY

図 30.4 読み出しアクセス時の SPDR/SPDR_HA/SPDR_BY レジスタの構成図

ただし、送信バッファエンプティ割り込み発生後、データ書き込み完了から次の送信バッファエンプティ割り込み発生までの期間 (SPTEF = 0) は、送信バッファからの読み出し値がすべて 0 となります。

30.2.6 SPBR : SPI ビットレートレジスタ

Base address: SPI0 = 0x4007_2000

Offset address: 0x0A

Bit position:	7	6	5	4	3	2	1	0
Bit field:								

Value after reset: 1 1 1 1 1 1 1 1

ビット	シンボル	機能	R/W
7:0	n/a	ビットレート	R/W

SPBR レジスタは、マスタモード時のビットレートを設定します。

SPI をスレーブモードで使用する場合、SPBR と SPCMD0.BRDV[1:0] ビット（ビットレート分周設定ビット）の設定に関係なく、ビットレートは入力クロックのビットレートに依存します。入力クロックには、常にデバイスの電气的特性を満たすビットレートを使用してください。

ビットレートは、SPI コマンドレジスタの SPBR と SPCMD0.BRDV[1:0] の設定の組み合わせで決定されます。次式でビットレートを計算してください。

$$\text{ビットレート} = \frac{f(\text{PCLK})}{2 \times (n+1) \times 2^N}$$

(PCLK = PCLKB)

この式で、n は SPBR レジスタの設定値 (0, 1, 2, ..., 255)、N は SPCMDm.BRDV[1:0] ビットの設定値 (0, 1, 2, 3) です。

SPBR レジスタの設定値、BRDV[1:0] ビットの設定値、およびビットレートの関係の例を表 30.3 に示します。

表 30.3 SPBR レジスタ設定値、BRDV[1:0] ビット設定値、およびビットレートの関係

SPBR (n)	BRDV[1:0] ビット (N)	分周比	ビットレート
			PCLKB = 32 MHz
0	0	2	16.0 Mbps
1	0	4	8.00 Mbps
2	0	6	5.33 Mbps
3	0	8	4.00 Mbps
4	0	10	3.20 Mbps
5	0	12	2.67 Mbps
5	1	24	1.33 Mbps
5	2	48	667 kbps
5	3	96	333 kbps
255	3	4096	7.81 kbps

30.2.7 SPDCR : SPI データコントロールレジスタ

Base address: SPI0 = 0x4007_2000

Offset address: 0x0B

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	SPBY T	SPLW	SPRD TD	—	—	—	—

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
1:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
3:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	SPRDTD	SPI 受信／送信データ選択 0: SPDR レジスタの値は受信バッファから読み出す 1: SPDR レジスタの値は送信バッファから読み出す（ただし、送信バッファが空の場合）	R/W

ビット	シンボル	機能	R/W
5	SPLW	SPI ワードアクセス/ハーフワードアクセス設定 0: SPDR_HA レジスタが有効 (ハーフワードアクセス) 1: SPDR レジスタが有効 (ワードアクセス)	R/W
6	SPBYT	SPI バイトアクセス設定 0: SPDR/SPDR_HA レジスタへのアクセスはハーフワードアクセスまたはワードアクセス (SPLW 有効) 1: SPDR_BY へのアクセスはバイトアクセス (SPLW 無効)	R/W
7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

SPRDTD ビット (SPI 受信/送信データ選択)

SPRDTD ビットは SPDR/SPDR_HA レジスタが、値を受信バッファと送信バッファのどちらから読み出すかを選択します。送信バッファから読み出す場合、SPDR/SPDR_HA レジスタへ最後に書き込まれた値が読み出されます。SPI 送信バッファエンプティ割り込みの発生後、送信バッファを読み出します。

詳細は、「[30.2.5. SPDR/SPDR_HA/SPDR_BY : SPI データレジスタ](#)」を参照してください。

SPLW ビット (SPI ワードアクセス/ハーフワードアクセス設定)

SPLW ビットは SPDR レジスタへのアクセス幅を設定します。SPLW ビットが 0 の場合、SPDR_HA レジスタへのハーフワードアクセスが有効となり、SPLW ビットが 1 の場合、SPDR レジスタへのワードアクセスが有効となります。また、このビットが 0 のとき、SPI データ長設定ビット (SPCMD0.SPB[3:0]) は 8~16 ビットに設定してください。20、24、または 32 ビットのデータ長に設定した場合、いかなる動作も行わないでください。

SPBYT ビット (SPI バイトアクセス設定)

SPBYT ビットは、SPI データレジスタ (SPDR) にアクセスする際のデータ幅を設定するのに使用します。SPBYT = 0 のとき、SPDR/SPDR_HA レジスタへのアクセスは、ワードアクセスまたはハーフワードアクセスを使用してください。SPBYT = 1 (この場合 SPLW は無効) の場合、SPDR_BY レジスタへのアクセスにはバイトアクセスを使用してください。

SPBYT = 1 の場合、SPI コマンドレジスタ 0 (SPCMD0) の SPI データ長ビット (SPB[3:0]) を 8 ビットに設定してください。SPB[3:0] を 9~16、20、24 または 32 ビットに設定した場合、その後の動作は保証されません。

30.2.8 SPCKD : SPI クロック遅延レジスタ

Base address: SPI0 = 0x4007_2000

Offset address: 0x0C

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	SCKDL[2:0]		

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
2:0	SCKDL[2:0]	RSPCK 遅延設定 0 0 0: 1 RSPCK 0 0 1: 2 RSPCK 0 1 0: 3 RSPCK 0 1 1: 4 RSPCK 1 0 0: 5 RSPCK 1 0 1: 6 RSPCK 1 1 0: 7 RSPCK 1 1 1: 8 RSPCK	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

SPCKD レジスタは、SPCMD0.SCKDEN ビットが 1 の場合の RSPCK 遅延 (SSLni 信号アサート開始から RSPCK 発振までの期間) を指定します。

SCKDL[2:0]ビット (RSPCK 遅延設定)

SCKDL[2:0]ビットは SPCMD0.SCKDEN ビットが 1 の場合の RSPCK 遅延値を設定します。SPI をスレーブモードで使用する場合は、SCKDL[2:0]ビットを 000b にしてください。

30.2.9 SSLND : SPI スレーブ選択ネゲート遅延レジスタ

Base address: SPI0 = 0x4007_2000

Offset address: 0x0D

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	SLNDL[2:0]		
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	SLNDL[2:0]	SSL ネゲート遅延設定 0 0 0: 1 RSPCK 0 0 1: 2 RSPCK 0 1 0: 3 RSPCK 0 1 1: 4 RSPCK 1 0 0: 5 RSPCK 1 0 1: 6 RSPCK 1 1 0: 7 RSPCK 1 1 1: 8 RSPCK	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

SSLND レジスタは、SPI コマンドレジスタ m (SPCMDm) の SLNDEN ビットが 1 の場合に、マスタモードの SPI がシリアル転送の最終 RSPCK エッジを送信してから SSLni 信号をネゲートするまでの期間 (SSL ネゲート遅延) を設定するためのレジスタです。

SLNDL[2:0]ビット (SSL ネゲート遅延設定)

SLNDL[2:0]ビットは SPI がマスタモードのとき、SSL ネゲート遅延値を設定します。SPI をスレーブモードで使用する場合は、SLNDL[2:0]ビットを 000b にしてください。

30.2.10 SPND : SPI 次アクセス遅延レジスタ

Base address: SPI0 = 0x4007_2000

Offset address: 0x0E

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	SPNDL[2:0]		
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	SPNDL[2:0]	SPI 次アクセス遅延設定 0 0 0: 1 RSPCK + 2 PCLKB 0 0 1: 2 RSPCK + 2 PCLKB 0 1 0: 3 RSPCK + 2 PCLKB 0 1 1: 4 RSPCK + 2 PCLKB 1 0 0: 5 RSPCK + 2 PCLKB 1 0 1: 6 RSPCK + 2 PCLKB 1 1 0: 7 RSPCK + 2 PCLKB 1 1 1: 8 RSPCK + 2 PCLKB	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

SPND レジスタは、SPCMD0.SPNDEN ビットが 1 の場合の次アクセス遅延 (シリアル転送終了後の SSLni 信号の非アクティブ期間) を指定します。

SPNDL[2:0]ビット (SPI 次アクセス遅延設定)

SPNDL[2:0]ビットは SPCMD0.SPNDEN ビットが 1 の場合の次アクセス遅延を設定します。SPI をスレーブモードで使用する場合は、SPNDL[2:0]ビットを 000b にしてください。

30.2.11 SPCR2 : SPI コントロールレジスタ 2

Base address: SPI0 = 0x4007_2000

Offset address: 0x0F

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	SCKASE	PTE	SPIIE	SPOE	SPPE
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	SPPE	パリティ許可 0: 送信データにパリティビットを付加せず、受信データのパリティビットをチェックしない 1: (SPCR.TXMD = 0 の場合) 送信データにパリティビットを付加し、受信データのパリティビットをチェックする (SPCR.TXMD = 1 の場合) 送信データにパリティビットを付加するが、受信データのパリティビットをチェックしない	R/W
1	SPOE	パリティモード 0: 送受信に偶数パリティを選択 1: 送受信に奇数パリティを選択	R/W
2	SPIIE	SPI アイドル割り込み許可 0: アイドル割り込み要求禁止 1: アイドル割り込み要求許可	R/W
3	PTE	パリティ自己診断 0: パリティ回路自己診断機能は無効 1: パリティ回路自己診断機能は有効	R/W
4	SCKASE	RSPCK 自動停止機能有効 0: RSPCK 自動停止機能は無効 1: RSPCK 自動停止機能は有効	R/W
7:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

SPPE ビット (パリティ許可)

SPPE ビットはパリティ機能を有効または無効にします。

SPCR.TXMD ビットが 0 で、SPCR2.SPPE ビットが 1 のとき、送信データにパリティビットを付加し、受信データのパリティチェックを行います。

SPCR.TXMD ビットが 1 で、SPCR2.SPPE ビットが 1 のとき、送信データにパリティビットを付加しますが、受信データのパリティチェックは行いません。

SPOE ビット (パリティモード)

SPOE ビットは偶数パリティまたは奇数パリティを設定します。

偶数パリティを設定すると、パリティビットと送受信キャラクタを合わせて、値が 1 のビットの総数が偶数になるようにパリティビットが付加されます。同様に、奇数パリティを設定すると、パリティビットと送受信キャラクタを合わせて、値が 1 のビットの総数が奇数になるようにパリティビットが付加されます。

SPOE ビットは、SPPE ビットが 1 の場合にのみ有効です。

SPIIE ビット (SPI アイドル割り込み許可)

SPIIE ビットは SPI のアイドル状態が検出されて SPSR.IDLNF フラグが 0 になった場合の、SPI アイドル割り込み要求の発生を許可または禁止します。

PTE ビット (パリティ自己診断)

PTE ビットはパリティ機能が正常であることを確認するための、パリティ回路の自己診断機能を有効または無効にします。

SCKASE ビット (RSPCK 自動停止機能有効)

SCKASE ビットは RSPCK 自動停止機能を有効または無効にします。この機能を有効にした場合、マスタモードでのデータ受信時に、オーバーランエラーが発生する前に RSPCK クロックが停止します。詳細は、「[30.3.8.1. オーバーランエラー](#)」を参照してください。

30.2.12 SPCMD0 : SPI コマンドレジスタ 0

Base address: SPI0 = 0x4007_2000

Offset address: 0x10

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	SCKD EN	SLND EN	SPND EN	LSBF	SPB[3:0]			—	SSLA[2:0]			BRDV[1:0]		CPOL	CPHA	
Value after reset:	0	0	0	0	0	1	1	1	0	0	0	0	1	1	0	1

ビット	シンボル	機能	R/W
0	CPHA	RSPCK 位相設定 0: データが奇数エッジでサンプリングされ、偶数エッジで変更される 1: データが奇数エッジで変更され、偶数エッジでサンプリングされる	R/W
1	CPOL	RSPCK 極性設定 0: アイドル時の RSPCK が Low 1: アイドル時の RSPCK が High	R/W
3:2	BRDV[1:0]	ビットレート分周設定 0 0: ベースのビットレート 0 1: ベースのビットレートの 2 分周 1 0: ベースのビットレートの 4 分周 1 1: ベースのビットレートの 8 分周	R/W
6:4	SSLA[2:0]	SSL 端子の信号アサート設定 0 0 0: SSL0 0 0 1: SSL1 0 1 0: SSL2 0 1 1: SSL3 その他: 設定禁止	R/W
7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
11:8	SPB[3:0]	SPI データ長設定 0x0: 20 ビット 0x1: 24 ビット 0x2: 32 ビット 0x3: 32 ビット 0x8: 9 ビット 0x9: 10 ビット 0xA: 11 ビット 0xB: 12 ビット 0xC: 13 ビット 0xD: 14 ビット 0xE: 15 ビット 0xF: 16 ビット その他: 8 ビット	R/W
12	LSBF	SPI LSB ファースト 0: MSB ファースト 1: LSB ファースト	R/W
13	SPNDEN	SPI 次アクセス遅延許可 0: 次アクセス遅延は 1 RSPCK + 2 PCLKB を選択 1: 次アクセス遅延は SPI 次アクセス遅延レジスタ (SPND) の設定値	R/W

ビット	シンボル	機能	R/W
14	SLNDEN	SSL ネゲート遅延設定許可 0: SSL ネゲート遅延は 1RSPCK 1: SSL ネゲート遅延は SPI スレーブ選択ネゲート遅延レジスタ (SSLND) の設定値	R/W
15	SCKDEN	RSPCK 遅延設定許可 0: RSPCK 遅延は 1RSPCK 1: RSPCK 遅延は SPI クロック遅延レジスタ (SPCKD) の設定値	R/W

SPCMD0 レジスタは、マスタモードの SPI に対して転送フォーマットを設定します。

このレジスタの設定は、送信バッファが空 (SPSR.SPTEF = 1)、すなわち次転送のデータがセットされていない状態で、このレジスタを参照したときに送信されるデータの設定前に行う必要があります。

SPCR.SPE ビットが 1 の状態で、SPCMD0 レジスタの内容を変更した場合、以降の動作は行わないでください。

CPHA ビット (RSPCK 位相設定)

CPHA ビットはマスタモードまたはスレーブモードの SPI に対して、RSPCK の位相を設定します。SPI モジュール間でデータ通信を行う場合、モジュール間では同一の RSPCK 位相を設定する必要があります。

CPOL ビット (RSPCK 極性設定)

CPOL ビットはマスタモードまたはスレーブモードの SPI に対して、RSPCK の極性を設定します。SPI モジュール間でデータ通信を行う場合、モジュール間では同一の RSPCK 極性を設定する必要があります。

BRDV[1:0] ビット (ビットレート分周設定)

BRDV[1:0] ビットは、SPBR レジスタの設定値との組み合わせでビットレートを決定します。(「[30.2.6. SPBR : SPI ビットレートレジスタ](#)」を参照してください)。SPBR レジスタの設定値は、ベースとなるビットレートを決定します。BRDV[1:0] ビットの設定値は、ベースのビットレートに対して分周なし / 2 分周 / 4 分周 / 8 分周したビットレートを選択します。BRDV[1:0] ビットに異なる値を設定することで、コマンドごとに異なるビットレートでシリアル転送を実行できます。

SSLA[2:0] ビット (SSL 端子の信号アサート設定)

SSLA[2:0] ビットはマスタモードの SPI がシリアル転送を行う際の、SSLni 信号のアサートを制御します。SSLni 信号アサート時の信号極性は、関連する SSLP レジスタの設定値で決定されます。マルチマスタモードで SSLA[2:0] ビットを 000b にした場合、SSLn0 端子は入力になるため、全 SSL 信号がネゲート状態でシリアル転送が実行されます。

SPI をスレーブモードで使用する場合は、SSLA[2:0] ビットを 000b にしてください。

SPB[3:0] ビット (SPI データ長設定)

SPB[3:0] ビットはマスタモードまたはスレーブモードの SPI に対して、転送データ長を指定します。

LSBF ビット (SPI LSB ファースト)

LSBF ビットはマスタモードまたはスレーブモードの SPI に対して、そのデータフォーマットを MSB ファーストまたは LSB ファーストに設定します。

SPNDEN ビット (SPI 次アクセス遅延許可)

SPNDEN ビットは次アクセス遅延 (マスタモードの SPI がシリアル転送を終了して SSLni 信号を非アクティブにしてから、SPI が次アクセスの SSLni 信号アサートを可能にするまでの期間) を指定します。SPNDEN ビットが 0 のとき、SPI は次アクセス遅延を 1 RSPCK + 2 PCLKB に設定します。SPNDEN ビットが 1 のとき、SPI は SPND の設定に従って次アクセス遅延を挿入します。

SPI をスレーブモードで使用する場合は、SPNDEN ビットを 0 にする必要があります。

SLNDEN ビット (SSL ネゲート遅延設定許可)

SLNDEN ビットはマスタモードの SPI が、RSPCK を発振停止してから SSLni 信号を非アクティブにするまでの期間 (SSL ネゲート遅延) を設定します。SLNDEN ビットが 0 のとき、SPI は SSL ネゲート遅延を 1RSPCK に設定します。SLNDEN ビットが 1 のとき、SPI は SSLND レジスタの設定に従った SSL ネゲート遅延で SSLni 信号をネゲートします。

SPI をスレーブモードで使用する場合は、SLNDEN ビットを 0 にする必要があります。

SCKDEN ビット (RSPCK 遅延設定許可)

SCKDEN ビットはマスタモードの SPI が、SSLnI 信号をアクティブにしてから RSPCK の発振を開始するまでの期間 (SPI クロック遅延) を設定します。SCKDEN ビットが 0 のとき、SPI は RSPCK 遅延を 1RSPCK にします。SCKDEN ビットが 1 のとき、SPI は SPCKD レジスタの設定に従った RSPCK 遅延で RSPCK の発振を開始します。

SPI をスレーブモードで使用する場合は、SCKDEN ビットを 0 にする必要があります。

30.3 動作説明

本節では、シリアル転送期間という用語を、有効データのドライブ開始から最終有効データの取り込みまでの期間を意味する用語として使用しています。

30.3.1 SPI 動作の概要

SPI は、下記のモードでの同期式シリアル転送が可能です。

- スレーブモード (SPI 動作)
- シングルマスタモード (SPI 動作)
- マルチマスタモード (SPI 動作)
- スレーブモード (クロック同期式動作)
- マスタモード (クロック同期式動作)

SPI のモードは、SPCR.MSTR、SPCR.MODFEN、および SPCR.SPMS ビットで選択できます。表 30.4 に SPI のモードと SPCR レジスタの設定値との関係、および各モードの概要を示します。

表 30.4 SPI のモードと SPCR レジスタの設定値との関係、および各モードの概要 (1/2)

モード	スレーブ (SPI 動作)	シングルマスタ (SPI 動作)	マルチマスタ (SPI 動作)	スレーブ (クロック同期式動作)	マスタ (クロック同期式動作)
MSTR ビットの設定値	0	1	1	0	1
MODFEN ビットの設定値	0 または 1	0	1	0	0
SPMS ビットの設定値	0	0	0	1	1
RSPCKn 端子	入力	出力	出力/Hi-Z	入力	出力
MOSIn 端子	入力	出力	出力/Hi-Z	入力	出力
MISO _n 端子	出力/Hi-Z	入力	入力	出力	入力
SSLn0 端子	入力	出力	入力	Hi-Z(注1)	Hi-Z(注1)
SSLn1~SSLn3 端子	Hi-Z(注1)	出力	出力/Hi-Z	Hi-Z(注1)	Hi-Z(注1)
SSL 極性変更機能	あり	あり	あり	—	—
最大転送レート	PCLKB/6	PCLKB/2	PCLKB/2	PCLKB/6	PCLKB/2
クロックソース	RSPCK 入力	内蔵ポーレートジェネレータ	内蔵ポーレートジェネレータ	RSPCK 入力	内蔵ポーレートジェネレータ
クロック極性	2				
クロック位相	2	2	2	1 (CPHA = 1)	2
先頭転送ビット	MSB/LSB				
転送データ長	8~16, 20, 24, 32 ビット				
RSPCK 遅延制御	なし	あり	あり	なし	あり
SSL ネゲート遅延制御	なし	あり	あり	なし	あり
次アクセス遅延制御	なし	あり	あり	なし	あり

表 30.4 SPI のモードと SPCR レジスタの設定値との関係、および各モードの概要 (2/2)

モード	スレーブ (SPI 動作)	シングルマスタ (SPI 動作)	マルチマスタ (SPI 動作)	スレーブ (クロック同期式動作)	マスタ (クロック同期式動作)
転送トリガ	SSL 入力アクティブまたは RSPCK 発振	送信バッファエンプティ割り込み要求発生で送信バッファに書き込み (SPTEF = 1)	送信バッファエンプティ割り込み要求発生で送信バッファに書き込み (SPTEF = 1)	RSPCK 発振	送信バッファエンプティ割り込み要求発生で送信バッファに書き込み (SPTEF = 1)
送信バッファエンプティ検出	あり				
受信バッファフル検出	あり(注2)				
オーバーランエラー検出	あり(注2)	あり(注2)(注4)	あり(注2)(注4)	あり(注2)	あり(注2)
パリティエラー検出	あり(注2)(注3)				
モードフォルトエラー検出	あり (MODFEN = 1)	なし	あり	なし	なし
アンダーランエラー検出	あり	なし	なし	あり	なし

注 1. この機能は本モードでは使用しません。

注 2. SPCR.TXMD ビットが 1 のときは、受信バッファフル検出、オーバーランエラー検出、およびパリティエラー検出を行いません。

注 3. SPCR2.SPPE ビットが 0 のときは、パリティエラー検出を行いません。

注 4. SPCR2.SCKASE ビットが 1 のときは、オーバーランエラー検出を行いません。

30.3.2 SPI 端子の制御

SPI は、SPCR.MSTR、SPCR.MODFEN、SPCR.SPMS ビットの設定と入出力ポートの PmnPFS.NCODR ビットの設定に基づき、端子の状態を切り替えます。端子状態と各ビットの設定値との関係を表 30.5 に示します。入出力ポートの PmnPFS.NCODR ビットの設定値を 0 にすると、CMOS 出力となります。設定値を 1 にするとオープンドレイン出力となります。入出力ポートの設定も同じとなるよう設定してください。

表 30.5 端子状態とビット設定値の関係 (1/2)

モード	端子	端子状態(注2)	
		入出力ポートの PmnPFS.NCODR = 0	入出力ポートの PmnPFS.NCODR = 1
シングルマスタモード (SPI 動作) (MSTR = 1, MODFEN = 0, SPMS = 0)	RSPCKn	CMOS 出力	オープンドレイン出力
	SSLn0~SSLn3	CMOS 出力	オープンドレイン出力
	MOSIn	CMOS 出力	オープンドレイン出力
	MISOn	入力	入力
マルチマスタモード (SPI 動作) (MSTR = 1, MODFEN = 1, SPMS = 0)	RSPCKn(注3)	CMOS 出力/Hi-Z	オープンドレイン出力/Hi-Z
	SSLn0	入力	入力
	SSLn1~SSLn3(注3)	CMOS 出力/Hi-Z	オープンドレイン出力/Hi-Z
	MOSIn(注3)	CMOS 出力/Hi-Z	オープンドレイン出力/Hi-Z
	MISOn	入力	入力
スレーブモード (SPI 動作) (MSTR = 0, SPMS = 0)	RSPCKn	入力	入力
	SSLn0	入力	入力
	SSLn1~SSLn3(注5)	Hi-Z(注1)	Hi-Z(注1)
	MOSIn	入力	入力
	MISOn(注4)	CMOS 出力/Hi-Z	オープンドレイン出力/Hi-Z
マスタモード (クロック同期式動作) (MSTR = 1, MODFEN = 0, SPMS = 1)	RSPCKn	CMOS 出力	オープンドレイン出力
	SSLn0~SSLn3(注5)	Hi-Z(注1)	Hi-Z(注1)

表 30.5 端子状態とビット設定値の関係 (2/2)

モード	端子	端子状態(注2)	
		入出力ポートの PmnPFS.NCODR = 0	入出力ポートの PmnPFS.NCODR = 1
スレーブモード (クロック同期式動作) (MSTR = 0, SPMS = 1)	MOSIn	CMOS 出力	オープンドレイン出力
	MISO _n	入力	入力
	RSPCK _n	入力	入力
	SSL _n 0 ~ SSL _n 3(注5)	Hi-Z(注1)	Hi-Z(注1)
	MOSIn	入力	入力
	MISO _n	CMOS 出力	オープンドレイン出力

注 1. この機能は本モードでは使用しません。

注 2. SPI 機能が選択されていない兼用端子には、SPI の設定値は反映されません。

注 3. SSL_n0 端子がアクティブレベルの場合、端子の状態は Hi-Z になります。入力信号がアクティブレベルかどうかは、SSLP.SSL0P ビットの値で決まります。

注 4. SSL_n0 端子が非アクティブレベルまたは SPCR.SPE ビットが 0 の場合、端子の状態は Hi-Z になります。入力信号がアクティブレベルかどうかは、SSLP.SSL0P ビットの値で決まります。

注 5. これらの端子は入出力ポート端子として使用できます。

シングルマスタモード (SPI 動作) またはマルチマスタモード (SPI 動作) の SPI は、SPPCR レジスタの MOIFE ビットと MOIFV ビットの設定値に基づいて、SSL ネゲート期間の MOSI 信号値を表 30.6 のように決定します。

表 30.6 SSL ネゲート期間の MOSI 端子の信号値の決定方法

SPPCR.MOIFE ビット	SPPCR.MOIFV ビット	SSL ネゲート期間の MOSIn 信号値
0	0, 1	前回転送の最終データ
1	0	Low
1	1	High

30.3.3 SPI システム構成例

30.3.3.1 シングルマスタとシングルスレーブ (MCU はマスタ)

図 30.5 に、MCU がマスタである場合のシングルマスタとシングルスレーブの SPI システム構成例を示します。シングルスレーブ構成では、MCU (マスタ) の SSL_ni 出力は使用されません。SPI スレーブの SSL 入力は Low レベルに固定され、SPI スレーブは選択された状態で維持されます。(注1)

注 1. SPCMD0.CPHA ビットが 0 であるときに構成された転送フォーマットでは、いくつかのスレーブデバイスに対する SSL 信号はアクティブレベルに固定することができません。このような場合は、常に MCU の SSL_ni 出力をスレーブデバイスの SSL 入力に接続してください。

MCU (マスタ) は、RSPCK_n および MOSIn 信号をドライブします。SPI スレーブは、MISO 信号をドライブします。




図 30.5 シングルマスタとシングルスレーブの構成例 (MCU はマスタ)

30.3.3.2 シングルマスタとシングルスレーブ (MCU はスレーブ)

図 30.6 に、MCU がスレーブである場合のシングルマスタとシングルスレーブの SPI システム構成例を示します。MCU がスレーブとして動作する場合は、SSLn0 端子は SSL 入力として使用されます。SPI マスタは、RSPCK および MOSI 信号をドライブします。MCU スレーブは、MISO_n 信号をドライブします。(注1)

注 1. SSLn0 が非アクティブレベルの場合、端子状態が Hi-Z になります。

SPCMD0.CPHA ビットが 1 のときのシングルスレーブ構成では、MCU (スレーブ) の SSLn0 入力は Low レベルに固定され、MCU (スレーブ) は選択された状態で維持されます。これによりシリアル転送の実行が可能になります (図 30.7)。




図 30.6 シングルマスタとシングルスレーブの構成例 (MCU はスレーブ、SPCMDm.CPHA = 0)




図 30.7 シングルマスタとシングルスレーブの構成例 (MCU はスレーブ、SPCMDm.CPHA = 1)

30.3.3.3 シングルマスタとマルチスレーブ (MCU はマスタ)

図 30.8 に、MCU がマスタである場合のシングルマスタとマルチスレーブの SPI システム構成例を示します。この例では、MCU (マスタ) と 4 つのスレーブ (SPI スレーブ 0～SPI スレーブ 3) で SPI システムを構成しています。

MCU (マスタ) の RSPCK_n 出力と MOSI_n 出力は、SPI スレーブ 0～SPI スレーブ 3 の RSPCK 入力と MOSI 入力に接続します。SPI スレーブ 0～SPI スレーブ 3 の MISO 出力は、すべて MCU (マスタ) の MISO_n 入力に接続します。MCU (マスタ) の SSLn0～SSLn3 出力は、それぞれ SPI スレーブ 0～SPI スレーブ 3 の SSL 入力に接続します。

MCU (マスタ) は、RSPCK_n、MOSI_n、および SSLn0～SSLn3 信号をドライブします。SPI スレーブ 0～SPI スレーブ 3 のうち、SSL 入力が Low を入力されているスレーブが、MISO 信号をドライブします。




図 30.8 シングルマスタとマルチスレーブの構成例 (MCU はマスタ)

30.3.3.4 シングルマスタとマルチスレーブ (MCU はスレーブ)

図 30.9 に、MCU がスレーブである場合のシングルマスタ/マルチスレーブの SPI システム構成例を示します。この例では、SPI マスタと 2 つの MCU (スレーブ X、スレーブ Y) から SPI システムを構成しています。

SPI マスタの SPCK 出力と MOSI 出力は、MCU (スレーブ X、スレーブ Y) の RSPCK_n 入力と MOSIn 入力に接続します。MCU (スレーブ X、スレーブ Y) の MISO_n 出力は、すべて SPI マスタの MISO 入力に接続します。SPI マスタの SSLX 出力、SSLY 出力は、それぞれ MCU (スレーブ X、スレーブ Y) の SSLn0 入力に接続します。

SPI マスタは、SPCK、MOSI、SSLX、SSLY をドライブします。MCU (スレーブ X、スレーブ Y) のうち、SSLn0 入力に Low を入力されているスレーブが、MISO_n をドライブします。




図 30.9 シングルマスタとマルチスレーブの構成例 (MCU はスレーブ)

30.3.3.5 マルチマスタとマルチスレーブ (MCU はマスタ)

図 30.10 に、MCU がマスタである場合のマルチマスタ／マルチスレーブの SPI システム構成例を示します。この例では、2 つの MCU (マスタ X、マスタ Y) と 2 つの SPI スレーブ (SPI スレーブ 1、SPI スレーブ 2) から SPI システムを構成しています。

MCU (マスタ X、マスタ Y) の RSPCK_n 出力と MOSI_n 出力は、SPI スレーブ 1、SPI スレーブ 2 の RSPCK 入力と MOSI 入力に接続します。SPI スレーブ 1、SPI スレーブ 2 の MISO 出力は、MCU (マスタ X、マスタ Y) の MISO_n 入力に接続します。MCU (マスタ X) の任意の汎用ポート Y 出力は、MCU (マスタ Y) の SSL_{n0} 入力に接続します。MCU (マスタ Y) の任意の汎用ポート X 出力は、MCU (マスタ X) の SSL_{n0} 入力に接続します。MCU (マスタ X、マスタ Y) の SSL_{n1} 出力と SSL_{n2} 出力は、SPI スレーブ 1、SPI スレーブ 2 の SSL 入力に接続します。この構成例では、SSL_{n0} 入力と、スレーブ接続用の SSL_{n1} 出力および SSL_{n2} 出力のみでシステムを構成できるため、MCU の SSL_{n3} 出力は必要ありません。

MCU は、SSL_{n0} 入力レベルが High の場合には、RSPCK_n、MOSI_n、SSL_{n1}、SSL_{n2} 信号をドライブします。SSL_{n0} 入力レベルが Low の場合、MCU はモードフォルトエラーを検出し、RSPCK_n、MOSI_n、SSL_{n1}、および SSL_{n2} を Hi-Z にして、他方のマスタに SPI バスを直接解放します。SPI スレーブ 1 または SPI スレーブ 2 のうち、SSL 入力に Low を入力されているスレーブが、MISO 信号をドライブします。




図 30.10 マルチマスタとマルチスレーブの構成例 (MCU はマスタ)

30.3.3.6 クロック同期式動作のマスタとスレーブ (MCU はマスタ)

図 30.11 に、MCU がマスタである場合のクロック同期式モードのマスタ/スレーブの構成例を示します。この構成で、MCU (マスタ) の SSLn_i は使用されません。

MCU (マスタ) は、RSPCK_n および MOSIn 信号をドライブします。SPI スレーブは、MISO 信号をドライブします。




図 30.11 クロック同期式動作のマスタとスレーブの構成例 (MCU はマスタ)

30.3.3.7 クロック同期式動作のマスタとスレーブ (MCU はスレーブ)

図 30.12 に、MCU がスレーブである場合のクロック同期式モードのマスタ／スレーブの構成例を示します。MCU をスレーブ (クロック同期式動作) として使用する場合は、MCU (スレーブ) は MISO_n 信号をドライブし、SPI マスタは SPCK 信号と MOSI 信号をドライブします。また、MCU (スレーブ) の SSL_{n0}～SSL_{n3} は使用されません。

SPCMD0.CPHA ビットが 1 でシングルスレーブ構成の場合のみ、MCU (スレーブ) はシリアル転送を実行できます。




図 30.12 クロック同期式動作のマスタとスレーブの構成例 (MCU はスレーブ、CPHA = 1)

30.3.4 データフォーマット

SPI のデータフォーマットは、SPI コマンドレジスタ 0 (SPCMD0) と SPI コントロールレジスタ 2 のパリティ有効ビット (SPCR2.SPPE) に依存します。MSB ファーストか LSB ファーストのどちらであるかにかかわらず、SPI は SPI データレジスタ (SPDR/SPDR_HA) の LSB ビットから選択されたデータ長に対応するビットまでを、転送データとして取り扱います。

以下では、転送前または転送後のデータの 1 フレーム分のデータフォーマットについて説明します。

パリティ機能無効時のデータフォーマット

パリティ機能が無効である場合、SPI コマンドレジスタ 0 の SPI データ長設定 (SPCMD0.SPB[3:0]) で選択されたビット長で、データの送信または受信を進行します。

パリティ機能有効時のデータフォーマット

パリティ機能が有効である場合、SPI コマンドレジスタ 0 の SPI データ長設定 (SPCMD0.SPB[3:0]) で選択されたビット長で、データの送信または受信を進行します。ただし、この場合、最後のビットはパリティビットです。




図 30.13 パリティ機能無効時と有効時のデータフォーマット

30.3.4.1 パリティ機能無効時 (SPCR2.SPPE = 0) の動作

パリティ機能が無効の場合、送信用データは前処理なしでシフトレジスタにコピーされます。本項では、SPI データレジスタ (SPDR/SPDR_HA) と MSB ファーストオーダーまたは LSB ファーストオーダーとデータ長の組み合わせに関連するシフトレジスタの間の接続について説明します。

(1) MSB ファースト転送 (32 ビットデータ)

図 30.14 に、パリティ機能無効時に、SPI データ長が 32 ビットの MSB ファースト転送を実施する場合の SPI データレジスタ (SPDR) とシフトレジスタの動作内容を示します。

送信時は、送信バッファの現ステージの T31～T00 ビットをシフトレジスタにコピーします。送信データは、T31 → T30 → …… T00 の順にシフトレジスタの値をシフトして送信されます。

受信時は、受信データをシフトレジスタのビット 0 から格納し、1 ビットごと受信データをシフトします。必要数分の RSPCK 周期が入力され、R31～R00 ビットまでデータがたまると、シフトレジスタの値を受信バッファにコピーします。




図 30.14 MSB ファースト転送 (32 ビットデータ/パリティ機能無効)

(2) MSB ファースト転送 (24 ビットデータ)

図 30.15 に、パリティ機能無効時に、SPI データ長が 32 ビット以外のデータを MSB ファースト転送する例として、24 ビットのデータ転送を実施する場合の SPI データレジスタ (SPDR) とシフトレジスタの動作内容を示します。

送信時は、送信バッファの現ステージの下位 24 ビット (T23～T00) をシフトレジスタにコピーします。送信データは、T23 → T22 → …… T00 の順にシフトレジスタの値をシフトして送信されます。

受信時は、受信データをシフトレジスタのビット 0 から格納し、1 ビットごと受信データをシフトします。必要数分の RSPCK 周期が入力され、R23～R00 ビットまでデータがたまると、シフトレジスタの値を受信バッファにコピーします。受信バッファの上位 8 ビットには送信バッファの上位 8 ビットの値が格納されます。送信時に T31～T24 ビットに 0 を書き込んでおくことにより、受信バッファの上位 8 ビットに 0 を入れることができます。




図 30.15 MSB ファースト転送 (24 ビットデータ/パリティ機能無効)

(3) LSB ファースト転送 (32 ビットデータ)

図 30.16 に、パリティ機能無効時に、SPI データ長が 32 ビットの LSB ファースト転送を実施する場合の SPI データレジスタ (SPDR) とシフトレジスタの動作内容を示します。

送信時は、送信バッファの現ステージのビット T31～T00 をビット単位で T00～T31 の順序に並び替えて、シフトレジスタにコピーします。送信データは、T00 → T01 → … T31 の順にシフトレジスタの値をシフトして送信されます。

受信時は、受信データをシフトレジスタのビット 0 から格納し、1 ビットごと受信データをシフトします。必要数分の RSPCK 周期が入力され、R00～R31 ビットまでデータがたまると、シフトレジスタの値を受信バッファにコピーします。




図 30.16 LSB ファースト転送 (32 ビットデータ/パリティ機能無効)

(4) LSB ファースト転送 (24 ビットデータ)

図 30.17 に、パリティ機能無効時に、SPI データ長が 32 ビット以外のデータを LSB ファースト転送する例として、24 ビットのデータ転送を実施する場合の SPI データレジスタ (SPDR) とシフトレジスタの動作内容を示します。

送信時は、送信バッファの現ステージの下位 24 ビット (T23~T00) をビット単位で T00~T23 の順序に並び換えて、シフトレジスタにコピーします。送信データは、T00 → T01 → … → T23 の順にシフトレジスタの値をシフトして送信されます。

受信時は、受信データをシフトレジスタのビット 8 から格納し、1 ビットごと受信データをシフトします。必要数分の RSPCK 周期が入力され、R00~R23 ビットまでデータがたまると、シフトレジスタの値を受信バッファにコピーします。

受信バッファの上位 8 ビットには送信バッファの上位 8 ビットの値が格納されます。送信時に T31~T24 ビットに 0 を書き込んでおくことにより、受信バッファの上位 8 ビットに 0 を入れることができます。




図 30.17 LSB ファースト転送 (24 ビットデータ/パリティ機能無効)

30.3.4.2 パリティ機能有効時 (SPCR2.SPPE = 1) の動作

パリティ機能が有効の場合、送信データの最下位ビットはパリティビットになります。パリティビットの値は、ハードウェアが計算します。

(1) MSB ファースト転送 (32 ビットデータ)

図 30.18 に、パリティ機能有効時に、SPI データ長が 32 ビットの MSB ファースト転送を実施する場合の SPI データレジスタ (SPDR) とシフトレジスタの動作内容を示します。

送信時は、最初に T31 ~ T01 ビットからパリティビット (P) の値を計算し、最終ビットである T00 と置き換えて、値全体をシフトレジスタにコピーします。データは、T31 → T30 → ... → T01 → P の順に送信されます。

受信時は、受信データをシフトレジスタのビット 0 から格納し、1 ビットごと受信データをシフトします。必要数分の RSPCK 周期が入力され、R31 ~ P ビットまでデータがたまると、シフトレジスタの値を受信バッファにコピーします。シフトレジスタにデータをコピーするとき、パリティエラーがないか R31 ~ P ビットのデータをチェックします。




図 30.18 MSB ファースト転送 (32 ビットデータ/パリティ機能有効)

(2) MSB ファースト転送 (24 ビットデータ)

図 30.19 に、パリティ機能有効時に、SPI データ長が 32 ビット以外のデータを MSB ファースト転送する例として、24 ビットのデータ転送を実施する場合の SPI データレジスタ (SPDR) とシフトレジスタの動作内容を示します。

送信時は、T23～T01 ビットからパリティビット (P) の値を計算し、最終ビットである T00 と置き換えて、値全体をシフトレジスタにコピーします。データは、T23 → T22 → … → T01 → P の順に送信されます。

受信時は、受信データをシフトレジスタのビット 0 から格納し、1 ビットごと受信データをシフトします。必要数分の RSPCK 周期が入力され、R23～P ビットまでデータがたまると、シフトレジスタの値を受信バッファにコピーします。シフトレジスタにデータをコピーするとき、パリティエラーがないか R23～P ビットのデータをチェックします。受信バッファの上位 8 ビットには送信バッファの上位 8 ビットの値が格納されます。送信時に T31～T24 ビットに 0 を書き込んでおくことにより、受信バッファの上位 8 ビットに 0 を入れることができます。




図 30.19 MSB ファースト転送 (24 ビットデータ/パリティ機能有効)

(3) LSB ファースト転送 (32 ビットデータ)

図 30.20 に、パリティ機能有効時に、SPI データ長が 32 ビットの LSB ファースト転送を実施する場合の SPI データレジスタ (SPDR) とシフトレジスタの動作内容を示します。

送信時は、T30～T00 ビットからパリティビット (P) の値を計算し、最終ビットである T31 と置き換えて、値全体をシフトレジスタにコピーします。送信データは、T00 → T01 → … T30 → P の順番に送信します。

受信時は、受信データをシフトレジスタのビット 0 から格納し、1 ビットごと受信データをシフトします。必要数分の RSPCK 周期が入力され、R00～P ビットまでデータがたまると、シフトレジスタの値を受信バッファにコピーします。シフトレジスタにデータをコピーするとき、パリティエラーがないか R00～P ビットのデータをチェックします。




図 30.20 LSB ファースト転送 (32 ビットデータ/パリティ機能有効)

(4) LSB ファースト転送 (24 ビットデータ)

図 30.21 に、パリティ機能有効時に、SPI データ長が 32 ビット以外のデータを LSB ファースト転送する例として、24 ビットのデータ転送を実施する場合の SPI データレジスタ (SPDR) とシフトレジスタの動作内容を示します。

送信時は、T22～T00 ビットからパリティビット (P) の値を計算し、最終ビットである T23 と置き換えて、値全体をシフトレジスタにコピーします。データは、T00 → T01 → … → T22 → P の順に送信されます。

受信時は、受信データをシフトレジスタのビット 8 から格納し、1 ビットごと受信データをシフトします。必要数分の RSPCK 周期が入力され、R00～P ビットまでデータがたまると、シフトレジスタの値を受信バッファにコピーします。シフトレジスタにデータをコピーするとき、パリティエラーがないか R00～P ビットのデータをチェックします。受信バッファの上位 8 ビットには送信バッファの上位 8 ビットの値が格納されます。送信時に T31～T24 ビットに 0 を書き込んでおくことにより、受信バッファの上位 8 ビットに 0 を入れることができます。




図 30.21 LSB ファースト転送 (24 ビットデータ/パリティ機能有効)

30.3.5 転送フォーマット

30.3.5.1 CPHA = 0 の場合

図 30.22 に SPCMD0.CPHA ビットが 0 の場合に、8 ビットのデータをシリアル転送した場合の転送フォーマット例を示します。SPI がスレーブモード (SPCR.MSTR = 0) で、CPHA ビットが 0 の場合、クロック同期式動作 (SPCR.SPMS = 1) は行わないでください。図 30.22 において、RSPCKn (CPOL = 0) は、SPCMD0.CPOL ビットが 0 の場合の RSPCKn 信号波形を示します。また、RSPCKn (CPOL = 1) は、CPOL ビットが 1 の場合の RSPCKn 信号波形を示します。サンプリングタイミングは、SPI がシフトレジスタにシリアル転送データを取り込むタイミングを示します。各信号の入出力方向は、SPI の設定に依存します。詳細は「30.3.2. SPI 端子の制御」を参照してください。

SPCMD0.CPHA ビットが 0 の場合には、SSLni 信号のアサートタイミングで、MOSIn 信号と MISOIn 信号への有効データのドライブを開始します。SSLni 信号のアサート後に発生する最初の RSPCKn 信号の変化が、最初の転送データ取り込みになります。これ以降、1 RSPCKn 周期ごとにデータがサンプリングされます。MOSIn 信号と MISOIn 信号の変化タイミングは、転送データ取り込みタイミングの 1/2 RSPCK 周期後になります。CPOL ビットの設定は、RSPCK 信号の動作タイミングには影響を与えず、信号極性のみに影響を与えます。

t1 は、SSLni 信号のアサートから RSPCKn 発振までの期間 (RSPCK 遅延) を示します。t2 は、RSPCKn 発振停止から SSLni 信号のネグートまでの期間 (SSL ネグート遅延) を示します。t3 は、シリアル転送終了後に次転送のための SSLni 信号アサートを抑制する期間 (次アクセス遅延) を示します。t1、t2、t3 は、SPI システム上のマスタデバイスによって制御されます。MCU の SPI がマスタモードである場合の t1、t2、t3 については、「30.3.10.1. マスタモード動作」を参照してください。




図 30.22 CPHA = 0 の場合の SPI 転送フォーマット

30.3.5.2 CPHA = 1 の場合

図 30.23 に SPCMD0.CPHA ビットが 1 の場合に、8 ビットのデータをシリアル転送した場合の転送フォーマット例を示します。ただし、SPCR.SPMS ビットが 1 の場合は SSLni 信号を用いず、RSPCKn 信号、MOSIn 信号、および MISOOn 信号の 3 つの信号のみで通信を行います。図 30.23 において、RSPCK (CPOL = 0) は、SPCMD0.CPOL ビットが 0 の場合の RSPCKn 信号波形を示します。また、RSPCK (CPOL = 1) は、CPOL ビットが 1 の場合の RSPCKn 信号波形を示します。サンプリングタイミングは、SPI がシフトレジスタにシリアル転送データを取り込むタイミングを示します。各信号の入出力方向は、SPI のモード（マスタまたはスレーブ）に依存します。詳細は「30.3.2. SPI 端子の制御」を参照してください。

SPCMD0.CPHA ビットが 1 の場合には、SSLni 信号のアサートタイミングで、MISOOn 信号への無効データのドライブが開始されます。SSLni 信号のアサート後に発生する最初の RSPCKn 信号変化で、MOSIn 信号と MISOOn 信号への有効データの出力が開始されます。これ以降、1 RSPCK 周期ごとにデータが更新されます。転送データの取り込みのタイミングは、データ更新タイミングの 1/2 RSPCK 周期後になります。SPCMD0.CPOL ビットの設定は、RSPCKn 信号の動作タイミングに影響を与えません。信号極性のみに影響を与えます。

t1、t2、t3 の内容は、CPHA ビットが 0 の場合と同様です。MCU の SPI がマスタモードである場合の t1、t2、t3 については、「30.3.10.1. マスタモード動作」を参照してください。




図 30.23 CPHA = 1 の場合の SPI 転送フォーマット

30.3.6 データ転送モード

全二重同期式シリアル通信または送信動作は、通信動作モード選択ビット (SPCR.TXMD) でのみ選択できます。
 図 30.24 および図 30.25 に示すレジスタアクセスは、SPDR/SPDR_HA レジスタへのアクセスの条件を示します。
 W は書き込みサイクルを示します。

30.3.6.1 全二重同期式シリアル通信 (SPCR.TXMD = 0)

図 30.24 は、通信動作モード選択ビット (SPCR.TXMD) が 0 に設定されている場合の動作例を示します。この例では、SPCMD0.CPHA ビットが 1、SPCMD0.CPOL ビットが 0 の設定で、SPI が 8 ビットのシリアル転送を実行しています。RSPCKn 波形の下に記載した数字は RSPCK サイクル数 (= 転送ビット数) を示しています。




図 30.24 SPCR.TXMD = 0 の場合の動作例

以下に、図 30.24 の (1)、(2) に示したタイミングでのフラグ動作を説明します。

1. SPDR_HA の受信バッファがエンプティの状態でシリアル転送が終了すると、SPI は受信バッファフル割り込み要求 (SPILi_SPRI) を発生させ、SPSR.SPRF フラグを 1 にして、シフトレジスタの受信データを受信バッファにコピーします。
2. SPDR_HA レジスタの受信バッファに以前のシリアル転送の受信データがある状態でシリアル転送が終了すると、SPI は SPSR.OVRF フラグを 1 にして、シフトレジスタの受信データを破棄します。SPSR.OVRF フラグの動作の詳細については「30.3.8.1. オーバーランエラー」を参照してください。

30.3.6.2 送信のみのシリアル通信 (SPCR.TXMD = 1)

図 30.25 は、通信動作モード選択ビット (SPCR.TXMD) が 1 に設定されている場合の動作例を示します。この例では、SPCMD0.CPHA ビットが 1、SPCMD0.CPOL ビットが 0 の設定で、SPI が 8 ビットのシリアル転送を実行しています。RSPCKn 波形の下に記載した数字は RSPCK サイクル数 (= 転送ビット数) を示しています。




図 30.25 SPCR.TXMD = 1 の場合の動作例

以下に、図 30.25 の (1)~(3) に示したタイミングでのフラグの動作内容を説明します。

1. 送信のみのシリアル通信モード (SPCR.TXMD = 1) へ遷移する前に、受信バッファにデータが残っていないこと (SPSR.SPRF = 0)、および SPSR.OVRF フラグが 0 であることを確認してください。
2. SPDR_HA レジスタの受信バッファがエンプティの状態でシリアル転送が終了すると、送信のみのシリアル通信モード (SPCR.TXMD = 1) を選択している場合、SPSR.SPRF フラグは 0 を保持し、SPI はシフトレジスタのデータを受信バッファへコピーしません。
3. SPDR_HA レジスタの受信バッファに以前のシリアル転送の受信データは存在しないため、シリアル転送が終了しても、SPSR.OVRF フラグは 0 を保持し、シフトレジスタのデータを受信バッファへコピーしません。

送信のみのシリアル通信モード (SPCR.TXMD = 1) では、SPI はデータを送信しますが、受信はしません。そのため、SPSR.SPRF フラグと SPSR.OVRF フラグは (1)~(3) のタイミングで 0 を保持します。

30.3.7 送信バッファエンプティ/受信バッファフル割り込み

図 30.26 および図 30.27 に、送信バッファエンプティ割り込み (SPIi_SPTI) と受信バッファフル割り込み (SPIi_SPRI) の動作例を示します。これらの図に示された SPDR_HA レジスタアクセスは、レジスタへのアクセス条件を示しています。W は書き込みサイクル、R は読み出しサイクルを示しています。図 30.26 では、SPCR.TXMD ビットが 0、SPCMD0.CPHA ビットが 0、かつ SPCMD0.CPOL ビットが 0 の設定で、SPI が 8 ビットのシリアル転送を実行しています。図 30.27 では、SPCR.TXMD ビットが 0、SPCMD0.CPHA ビットが 1、かつ SPCMD0.CPOL ビットが 0 の設定で、SPI が 8 ビットのシリアル転送を実行しています。RSPCKn 波形の下に記載した数字は RSPCK サイクル数 (= 転送ビット数) を示しています。




図 30.26 SPIi_SPTI および SPIi_SPRI 割り込みの動作例 (CPHA = 0 かつ CPOL = 0、マスタモード)




図 30.27 SPIi_SPTI および SPIi_SPRI 割り込みの動作例 (CPHA = 1 かつ CPOL = 0、マスタモード)

以下に、[図 30.26](#) および [図 30.27](#) の (1)~(5) に示したタイミングでの SPI の動作を説明します。

1. SPDR_HA レジスタの送信バッファがエンプティの（次転送のデータがセットされていない）状態で、SPDR_HA レジスタに送信データを書き込むと、SPI は送信バッファにデータを書き込み、SPSR.SPTEF フラグを 0 にクリアします。
2. シフトレジスタがエンプティの場合には、SPI は送信バッファのデータをシフトレジスタにコピーして送信バッファエンプティ割り込み要求 (SPIi_SPTI) を発生させ、SPSR.SPTEF フラグを 1 にします。シリアル転送の開始方法は、SPI のモードに依存します。詳細は、「[30.3. 動作説明](#)」と「[30.3.11. クロック同期式動作](#)」を参照してください。
3. 送信バッファエンプティ割り込みルーチン、または SPTEF フラグによる送信バッファエンプティの処理により SPDR_HA レジスタに送信データを書き込むと、SPI は送信バッファにデータを書き込み、SPTEF フラグを 0 にクリアします。シフトレジスタにはシリアル転送中のデータが格納されているため、SPI は送信バッファのデータをシフトレジスタにコピーしません。
4. SPDR_HA レジスタの受信バッファがエンプティの状態ではシリアル転送が終了すると、SPI はシフトレジスタの受信データを受信バッファにコピーし、受信バッファフル割り込み要求 (SPIi_SPRI) を発生させ、SPRF フラグを 1 にします。シリアル転送が終了するとシフトレジスタがエンプティになるため、シリアル転送が終了する前に送信バッファがフルであった場合には、SPI が SPTEF フラグを 1 にし、送信バッファのデータをシフトレジスタにコピーします。オーバーランエラー発生状態で、シフトレジスタから受信バッファへ受信データをコピーしなかった場合でも、シリアル転送が終了すると SPI はシフトレジスタがエンプティであると判断し、送信バッファからシフトレジスタへのデータ転送が可能な状態になります。
5. 受信バッファフル割り込みルーチン、または SPRF フラグによる受信バッファフル割り込みの処理で SPDR_HA レジスタを読み出すと、受信データが読み出せます。

送信バッファに未送信のデータがある状態 (SPTEF = 0) で、SPDR_HA レジスタへ書き込みが行われた場合には、SPI は送信バッファのデータを更新しません。SPDR_HA レジスタへ書き込む場合は、送信バッファエンプティ割り込み要求か、または SPTEF フラグによる送信バッファエンプティ割り込みの処理のどちらかを常に使用してください。送信バッファエンプティ割り込みを使用する場合には、SPCR.SPTIE ビットを 1 にしてください。SPI 機能が無効 (SPCR.SPE = 0) の場合には、SPTIE ビットを 0 にしてください。

受信バッファフルの状態 (SPRF = 1) で、シリアル転送が終了した場合には、SPI はシフトレジスタから受信バッファへデータをコピーせず、オーバーランエラーを検出します (「[30.3.8. エラー検出](#)」を参照してください)。受信データのオーバーランエラーを防ぐために、受信バッファフル割り込み要求で、次のシリアル転送終了よりも前に受信データを読み出してください。SPI 受信バッファフル割り込みを使用する場合には、SPCR.SPRIE ビットを 1 にしてください。

送信／受信バッファの状態は、送信／受信割り込み、または関連する ICU の IELSRn.IR フラグ (n は割り込みベクタ番号) によって確認することができます。

同様に、SPSR.SPTEF および SPSR.SPRF フラグによっても、送信／受信バッファの状態を確認できます。割り込みベクタ番号については、「[12. 割り込みコントローラユニット \(ICU\)](#)」を参照してください。

30.3.8 エラー検出

通常の SPI シリアル転送では、SPDR/SPDR_HA レジスタの送信バッファに書き込まれたデータは送信され、受信データは SPDR/SPDR_HA レジスタの受信バッファから読み出し可能です。SPDR/SPDR_HA レジスタへのアクセスをする場合、送信または受信バッファの状態、またはシリアル転送の始めと終わりの SPI の状態によっては異常な転送が起こることがあります。

通常以外の転送が発生した場合には、SPI はアンダーランエラー、オーバーランエラー、パリティエラー、またはモードフォルトエラーとして検出します。表 30.7 に、通常以外の転送動作と SPI のエラー検出機能の関係を示します。

表 30.7 通常以外の転送動作と SPI のエラー検出機能の関係

動作	発生条件	SPI 動作	エラー検出
1	送信バッファがフルのとき、SPDR/SPDR_HA レジスタに書き込み	- 送信バッファ内容を保持 - 書き込みデータ欠落	なし
2	受信バッファがエンプティのとき、SPDR/SPDR_HA レジスタを読み出し	受信バッファ内容および受信済みデータを出力	なし
3	SPI がデータ送信不能のときに、スレーブモードでシリアル転送が開始	- シリアル転送を中断 - 送受信データ欠落 - MISO_n 端子の出力信号のドライブ停止 - SPI 機能は無効	アンダーランエラー
4	受信バッファがフルのとき、シリアル転送が終了	- 受信バッファの内容を保持 - 受信データ欠落	オーバーランエラー
5	以下のモードで、全二重同期式シリアル通信時にパリティ機能が有効な状態で誤ったパリティビットを受信 - 送受信マスタモード - 送受信スレーブモード	パリティエラーフラグのアサート	パリティエラー
6	マルチマスタモードでシリアル転送アイドル時に SSL _n 0 端子の入力信号アサート	- RSPCK_n、MOSI_n、SSL_n1～SSL_n3 端子の出力信号のドライブ停止 - SPI 機能は無効	モードフォルトエラー
7	マルチマスタモードでシリアル転送中に SSL _n 0 端子の入力信号アサート	- シリアル転送を中断 - 送受信データ欠落 - RSPCK_n、MOSI_n、SSL_n1～SSL_n3 端子の出力信号のドライブ停止 - SPI 機能は無効	モードフォルトエラー
8	スレーブモードでシリアル転送中に SSL _n 0 端子の入力信号ネゲート	- シリアル転送を中断 - 送受信データ欠落 - MISO_n 端子の出力信号のドライブ停止 - SPI 機能は無効	モードフォルトエラー

表 30.7 に説明されている動作 1 で、SPI はエラーを検出しません。SPDR/SPDR_HA レジスタへの書き込み時のデータ欠落を防ぐため、SPDR/SPDR_HA レジスタへの書き込みは送信バッファエンプティ割り込み要求を使用して実行する必要があります (SPSR.SPTEF フラグが 1 の場合)。

同様に、動作 2 で SPI はエラーを検出しません。異質なデータが読み出されるのを防ぐため、SPDR/SPDR_HA レジスタの読み出しは SPI 受信バッファフル割り込み要求で実行する必要があります (SPSR.SPRF フラグが 1 の場合)。

表中のその他のエラーについては、下記の節を参照してください。

- 動作 3 に示したアンダーランエラーについては、「[30.3.8.4. アンダーランエラー](#)」を参照してください。
- 動作 4 に示したオーバーランエラーについては、「[30.3.8.1. オーバーランエラー](#)」を参照してください。
- 動作 5 に示したパリティエラーについては、「[30.3.8.2. パリティエラー](#)」を参照してください。
- 動作 6～8 に示したモードフォルトエラーについては、「[30.3.8.3. モードフォルトエラー](#)」を参照してください。
- 送信および受信割り込みについては、「[30.3.7. 送信バッファエンプティ/受信バッファフル割り込み](#)」を参照してください。

30.3.8.1 オーバーランエラー

SPDR/SPDR_HA レジスタの受信バッファフルの状態でもシリアル転送が終了すると、SPI はオーバーランエラーを検出して SPSR.OVRF フラグを 1 にします。OVRF フラグが 1 の状態では、SPI はシフトレジスタのデータを受信バッファにコピーしないので、受信バッファにはエラー発生前のデータが保持されます。OVRF フラグを 0 にするためには、OVRF フラグが 1 の状態の SPSR を CPU が読み出した後に、OVRF フラグに 0 を書いてください。

図 30.28 に OVRF フラグと SPRF フラグの動作例を示します。図 30.28 に示す SPSR アクセスと SPDR_HA アクセスは、それぞれ SPSR レジスタと SPDR_HA レジスタへのアクセス条件を示します。W は書き込みサイクル、R は読み出しサイクルを示します。この例では、SPCMD0.CPHA ビットが 1、かつ SPCMD0.CPOL ビットが 0 の設定で、SPI は 8 ビットのシリアル転送を実行しています。RSPCK_n 波形の下に記載した数字は RSPCK サイクル数 (= 転送ビット数) を示しています。




図 30.28 OVRF フラグおよび SPRF フラグの動作例

以下に、図 30.28 の (1)～(4) に示したタイミングでのフラグの動作内容を説明します。

1. SPRF フラグが 1 (受信バッファフル) の状態でシリアル転送が終了すると、SPI がオーバーランエラーを検出し、OVRF フラグを 1 にします。SPI はシフトレジスタのデータを受信バッファにコピーしません。また、SPPE ビットが 1 であってもパリティエラーの検出は行いません。
2. SPDR/SPDR_HA レジスタを読み出すと、SPI は受信バッファのデータを出力します。その後、SPRF フラグが 0 になります。受信バッファがエンプティになっても、OVRF フラグは 0 になりません。
3. OVRF フラグが 1 の状態 (オーバーランエラー) でシリアル転送が終了した場合には、SPI はシフトレジスタのデータを受信バッファにコピーしません (SPRF フラグは 1 になりません)。受信バッファフル割り込みも発生しません。また、SPPE ビットが 1 であってもパリティエラーの検出は行いません。オーバーランエラー発生状態で、SPI がシフトレジスタから受信バッファへ受信データをコピーしなかった場合でも、シリアル転

送が終了すると SPI はシフトレジスタがエンプティであると判定します。これにより、送信バッファからシフトレジスタへのデータ転送が可能な状態になります。

4. OVRF フラグが 1 の状態で SPSR を読んだ後、OVRF フラグに 0 を書くと、OVRF フラグは 0 になります。

オーバーランエラーの発生は、SPSR の読み出し、あるいは SPI エラー割り込みと SPSR の読み出しによって、確認できます。シリアル転送を実行する場合には、SPDR/SPDR_HA/SPDR_BY レジスタの読み出し直後に SPSR を読み出すなどの方法で、オーバーランエラー発生を早期に検出できるように対処してください。

オーバーランエラーが発生して OVRF フラグが 1 になると、OVRF フラグが 0 になるまで正常な受信動作ができなくなります。

マスタモードで RSPCK 自動停止機能を有効 (SPCR2.SCKASE = 1) にした場合は、オーバーランエラーが発生しません。図 30.29 と図 30.30 に、マスタモード時の受信バッファフルの状態でのシリアル転送が継続するときのクロック停止波形を示します。




図 30.29 マスタモードの受信バッファフルの状態でのシリアル転送が継続するときのクロック停止波形 (CPHA = 1)




図 30.30 マスタモードの受信バッファフルの状態でのシリアル転送が継続するときのクロック停止波形 (CPHA = 0)

以下に、図 30.29 および図 30.30 の (1)、(2) に示したタイミングでのフラグ動作を説明します。

1. 受信バッファフルの場合は、RSPCK クロックが停止するためオーバーランエラーは発生しません。
2. クロック停止中に SPDR/SPDR_HA レジスタを読み出すと、受信バッファのデータが読み出せます。受信バッファの読み出し後 (SPSR.SPRF フラグが 0 にされた後)、RSPCK クロックが再開します。

30.3.8.2 パリティエラー

SPCR.TXMD ビットが 0、かつ SPCR2.SPPE ビットが 1 の状態で、全二重同期式シリアル通信を行い、シリアル転送が終了すると、SPI はパリティエラーの判定を行います。SPI は、受信データにパリティエラーを検出すると、SPSR.PERF フラグを 1 にします。SPSR.OVRF フラグが 1 の状態では、SPI はシフトレジスタのデータを受信バッファにコピーしないので、受信データに対するパリティエラーの検出は行いません。PERF フラグを 0 にするためには、PERF フラグが 1 の状態の SPSR レジスタを読んだ後、PERF フラグに 0 を書いてください。

図 30.31 に OVRF フラグと PERF フラグの動作例を示します。図 30.31 に記載の SPSR アクセスは、SPSR レジスタへのアクセス条件を示します。W は書き込みサイクル、R は読み出しサイクルを示します。この例では、SPCR2.SPPE ビットが 1 の状態で全二重シリアル通信を行います。SPCMD0.CPHA ビットが 1、かつ SPCMD0.CPOL ビットが 0 の設定で、SPI は 8 ビットのシリアル転送を実行します。RSPCK_n 波形の下に記載した数字は RSPCK サイクル数 (= 転送ビット数) を示しています。




図 30.31 OVRF フラグおよび PERF フラグの動作例

以下に、図 30.31 の (1) ~ (3) に示したタイミングでのフラグの動作内容を説明します。

1. SPI がオーバーランエラーを検出せず、シリアル転送が終了すると、SPI はシフトレジスタのデータを受信バッファにコピーします。このとき、SPI が受信データをチェックし、パリティエラーを検出すると PERF フラグを 1 にします。
2. PERF フラグが 1 の状態で SPSR レジスタを読んだ後、PERF フラグに 0 を書くと、PERF フラグは 0 になります。
3. SPI がオーバーランエラーを検出した状態でシリアル転送が終了すると、シフトレジスタのデータは受信バッファにコピーされません。このとき、SPI はパリティエラー検出を行いません。

パリティエラーの発生は、SPSR レジスタの読み出し、あるいは SPI エラー割り込みと SPSR レジスタの読み出しによって、確認できます。シリアル転送を実行する場合には、このようなチェック方法でパリティエラー発生を早期に検出できるようにする必要があります。

30.3.8.3 モードフォルトエラー

SPCR.MSTR ビットが 1、SPCR.SPMS ビットが 0、かつ SPCR.MODFEN ビットが 1 の場合には、SPI はマルチマスタモードで動作します。マルチマスタモードの SPI の SSLn0 端子へ入力される信号に対してアクティブレベルが入力されると、シリアル転送の状態にかかわらず、SPI はモードフォルトエラーを検出して SPSR.MODF フラグを 1 にします。SSLn0 信号のアクティブレベルは、SSLP.SSL0P ビットによって決定されます。

MSTR ビットが 0 の場合には、SPI はスレーブモードで動作します。スレーブモードの SPI の MODFEN ビットが 1、SPMS ビットが 0 の場合、シリアル転送期間（有効データのドライブ開始から最終有効データの取り込みまで）に SSLn0 端子へ入力される信号がネゲートされると、SPI はモードフォルトエラーを検出します。

SPI はモードフォルトエラーを検出すると、出力信号のドライブを停止して、SPCR.SPE ビットを 0 にクリアします（「30.3.9. SPI の初期化」を参照）。マルチマスタ構成の場合には、モードフォルトエラーの検出によって出力信号のドライブと SPI 機能を停止させ、マスタであることを解除できます。

モードフォルトエラーの発生は、SPSR レジスタの読み出し、あるいは SPI エラー割り込みと SPSR レジスタの読み出しによって確認できます。SPI エラー割り込みを利用せずにモードフォルトエラーを検出するためには、SPSR レジスタをポーリングする必要があります。

MODF フラグが 1 の状態では、SPI は SPE ビットへの 1 の書き込みを無視します。モードフォルトエラー検出後に SPI 機能を有効にするには、MODF フラグを 0 にする必要があります。

30.3.8.4 アンダーランエラー

SPI がスレーブモード (SPCR.MSTR = 0) で動作している間に、SPCR.SPE ビットが 1 (SPI 機能有効) の状態で送信データ出力の準備ができる前にシリアル転送を開始すると、SPI はアンダーランエラーを検出し SPSR.MODF フラグと SPSR.UDRF フラグを 1 にします。

SPI はアンダーランエラーを検出すると、出力信号のドライブ停止および SPCR.SPE ビットを 0 にクリアします（「30.3.9. SPI の初期化」を参照）。

アンダーランエラーは、SPSR レジスタの読み出し、あるいは SPI エラー割り込みと SPSR レジスタの読み出しによって確認できます。SPI エラー割り込みを利用せずにアンダーランエラーを検出するためには、SPSR レジスタをポーリングする必要があります。

MODF フラグが 1 の状態では、SPI は SPCR.SPE ビットへの 1 の書き込みを無視します。アンダーランエラー検出後に SPI 機能を有効にするには、MODF フラグを 0 にしてください。

30.3.9 SPI の初期化

SPCR.SPE ビットに 0 を書いた場合、あるいは SPI がモードフォルトエラーまたはアンダーランエラーを検出して SPCR.SPE ビットを 0 にした場合は、SPI は SPI 機能を無効にして、モジュール機能の一部を初期化します。また、システムリセットが発生した場合には、SPI はモジュール機能をすべて初期化します。以下では、SPCR.SPE ビットのクリアによる初期化と、システムリセットによる初期化について説明します。

30.3.9.1 SPCR.SPE ビットのクリアによる初期化

SPCR.SPE ビットを 0 にしたとき、SPI は以下に示す方法で初期化を実施します。

- 実行中のシリアル転送を中断
- スレーブモードの場合、出力信号のドライブ停止 (Hi-Z)
- SPI 内部ステートの初期化
- SPI 送信バッファの初期化 (SPSR.SPTEF フラグが 1 になります)

SPCR.SPE ビットのクリアによる初期化では、SPI の制御ビットは初期化されません。このため、再度 SPCR.SPE ビットを 1 にすれば初期化前と同じ転送モードで SPI を起動できます。

SPSR.SPRF、SPSR.OVRF、SPSR.MODF、SPSR.PERF、および SPSR.UDRF フラグは初期化されません。このため、SPI の初期化後も、SPI 転送時のエラー発生状況を確認するために、受信バッファからデータを読み出すことができます。

送信バッファは空の状態に初期化されます (SPSR.SPTEF フラグが 1 になります)。このため、SPI 初期化後に SPCR.SPTIE ビットを 1 にしていると、送信バッファエンプティ割り込みが発生します。SPI を初期化する場合に、送信バッファエンプティ割り込みを禁止するためには、SPCR.SPE ビットへの 0 書き込みと同時に SPCR.SPTIE ビットにも 0 を書き込んでください。

30.3.9.2 システムリセットによる初期化

システムリセットでは、「[30.3.9.1. SPCR.SPE ビットのクリアによる初期化](#)」に記載の要件に加え、SPI 制御用ビット、ステータスビット、およびデータレジスタが初期化され、SPI が完全に初期化されます。

30.3.10 SPI 動作

30.3.10.1 マスタモード動作

シングルマスタモード動作とマルチマスタモード動作の違いは、モードフォルトエラー検出の有無のみです（「[30.3.8. エラー検出](#)」を参照）。SPI は、シングルマスタモードではモードフォルトエラーを検出しませんが、マルチマスタモードでは検出します。以下では、シングル／マルチマスタモードで共通する動作について説明します。

(1) シリアル転送の開始

SPI 送信バッファがエンプティで、次転送のデータがセットされていない (SPSR.SPTEF = 0) 状態で、SPI データレジスタ (SPDR/SPDR_HA) にデータを書き込むと、SPI は送信バッファ (SPTX) のデータを更新します。シフトレジスタがエンプティの場合、SPI は送信バッファのデータをシフトレジスタにコピーしてシリアル転送を開始します。SPI はシフトレジスタに送信データをコピーすると、シフトレジスタのステータスをフルに変更します。シリアル転送が終了すると、シフトレジスタのステータスをエンプティに変更します。シフトレジスタのステータスを参照することはできません。

SSLni 出力端子の極性は、SSLP レジスタの設定に依存します。SPI の転送フォーマットの詳細については、「[30.3.5. 転送フォーマット](#)」を参照してください。

(2) シリアル転送の終了

SPCMD0.CPHA ビットの設定にかかわらず、SPI は最終サンプリングタイミングに対応する RSPCK_n エッジを送出するとシリアル転送を終了します。受信バッファ (SPRX) がエンプティ (SPSR.SPRF = 0) の場合には、シリアル転送終了後に SPI はシフトレジスタから SPDR/SPDR_HA レジスタの受信バッファにデータをコピーします。

最終サンプリングタイミングは転送データのビット長に依存して変化します。マスタモードの SPI のデータ長は、SPCMD0.SPB[3:0] ビットの設定に依存します。SSL_{ni} 出力端子の極性は、SSLP レジスタの設定に依存します。SPI の転送フォーマットの詳細については、「[30.3.5. 転送フォーマット](#)」を参照してください。

(3) RSPCK 遅延 (t1)

マスタモードの SPI の RSPCK 遅延値は、SPCMD0.SCKDEN ビットの設定と SPCKD.SCKDL[2:0] ビットの設定に依存します。表 30.8 に示すように、SPI は RSPCK 遅延を SPCMD0.SCKDEN ビットと SPCKD.SCKDL[2:0] ビットを使って決定します。RSPCK 遅延の定義については、「[30.3.5. 転送フォーマット](#)」を参照してください。

表 30.8 SPCMD_m.SCKDEN ビット、SPCKD.SCKDL[2:0] ビット、および RSPCK 遅延の関係

SPCMD0.SCKDEN ビット	SPCKD.SCKDL[2:0] ビット	RSPCK 遅延
0	000b~111b	1 RSPCK
1	000b	1 RSPCK
	001b	2 RSPCK
	010b	3 RSPCK
	011b	4 RSPCK
	100b	5 RSPCK
	101b	6 RSPCK
	110b	7 RSPCK
	111b	8 RSPCK

(4) SSL ネゲート遅延 (t2)

マスタモードの SPI の SSL ネゲート遅延値は、SPCMD0.SLNDEN ビットの設定と SSLND.SLNDL[2:0] ビットの設定に依存します。表 30.9 に示すように、SPI は SSL ネゲート遅延を SPCMD0.SLNDEN ビットと SSLND.SLNDL[2:0] ビットを使って決定します。SSL ネゲート遅延の定義については、「[30.3.5. 転送フォーマット](#)」を参照してください。

表 30.9 SPCMD_m.SLNDEN ビット、SSLND.SLNDL[2:0] ビット、および SSL ネゲート遅延の関係

SPCMD0.SLNDEN ビット	SSLND.SLNDL[2:0] ビット	SSL ネゲート遅延
0	000b~111b	1 RSPCK
1	000b	1 RSPCK
	001b	2 RSPCK
	010b	3 RSPCK
	011b	4 RSPCK
	100b	5 RSPCK
	101b	6 RSPCK
	110b	7 RSPCK
	111b	8 RSPCK

(5) 次アクセス遅延 (t3)

マスタモードの SPI の次アクセス遅延値は、SPCMD0.SPNDEN ビットの設定と SPND.SPNDL[2:0] ビットの設定に依存します。表 30.10 に示すように、SPI はシリアル転送中の次アクセス遅延を SPCMD0.SPNDEN ビットと SPND.SPNDL[2:0] ビットを使って決定します。次アクセス遅延の定義については、「[30.3.5. 転送フォーマット](#)」を参照してください。

表 30.10 SPCMDm.SPNDEN ビット、SPND.SPNDL[2:0]ビット、および次アクセス遅延の関係

SPCMD0.SPNDEN ビット	SPND.SPNDL[2:0]ビット	次アクセス遅延
0	000b~111b	1 RSPCK + 2 PCLKB
1	000b	1 RSPCK + 2 PCLKB
	001b	2 RSPCK + 2 PCLKB
	010b	3 RSPCK + 2 PCLKB
	011b	4 RSPCK + 2 PCLKB
	100b	5 RSPCK + 2 PCLKB
	101b	6 RSPCK + 2 PCLKB
	110b	7 RSPCK + 2 PCLKB
	111b	8 RSPCK + 2 PCLKB

(6) 初期化フロー

図 30.32 に、SPI をマスタモードで使用する場合の SPI 初期化フローの例を示します。割り込みコントローラユニット (ICU) と入出力ポートの設定方法については、各ブロックの説明を参照してください。




図 30.32 マスタモード時の SPI 動作の初期化フロー例

(7) ソフトウェア処理フロー

図 30.33 ～図 30.35 にソフトウェア処理フローの例を示します。

送信処理フロー

データの送信時、SPIi_SPII 割り込みが許可されていれば、最終データの書き込み後にデータ送信完了を CPU に通知します。




図 30.33 マスタモードでの送信フロー

受信処理フロー

SPI は受信処理のみで実行することができません。送信するデータがない場合でもダミーデータを送信してください。




図 30.34 マスタモードでの受信フロー

エラー処理フロー

SPI は以下のエラーの検出を行います。

- モードフォルトエラー
- アンダーランエラー
- オーバーランエラー
- パリティエラー

モードフォルトエラー発生時は、SPCR.SPE ビットが自動的にクリアされ、送受信動作を停止させます。その際、モードフォルトエラー以外のエラーの場合、SPCR.SPE ビットをクリアして動作を停止することを推奨します。

割り込みによるエラー発生時は、エラー処理ルーチンにて ICU.IELSRn.IR フラグをクリアしてください。クリアしないと、ICU.IELSRn.IR フラグに送信バッファエンプティ割り込み (SPIi_SPTI) または受信バッファフル割り込み要求 (SPIi_SPRII) が保持されていることがあります。また、SPIi_SPRI 割り込み要求が保持されている場合、受信バッファを読み出して SPI の内部シーケンサを初期化してください。




図 30.35 マスタモードでのエラー処理フロー

30.3.10.2 スレーブモード動作

(1) シリアル転送の開始

SPCMD0.CPHA ビットが 0 の場合、SPI は SSLn0 端子へ入力される信号のアサートを検出すると、MISO_n 出力信号への有効データをドライブする必要があります。このため、SPCMD0.CPHA ビットが 0 の場合には、SSLn0 端子へ入力される信号のアサートがシリアル転送開始のトリガになります。

SPCMD0.CPHA ビットが 1 の場合には、SPI は SSLn0 端子へ入力される信号のアサート状態で最初の RSPCK_n エッジを検出すると、MISO_n 出力信号への有効データをドライブする必要があります。SPCMD0.CPHA ビットが 1 の場合には、SSLn0 端子へ入力される信号のアサート状態における最初の RSPCK_n エッジがシリアル転送開始のトリガになります。

SPCMD0.CPHA ビットの設定にかかわらず、SPI は SSLn0 端子へ入力される信号のアサート時に、MISO_n 出力信号のドライブを実行します。SPCMD0.CPHA ビットの設定によって、SPI が出力するデータの有効/無効が異なります。

SPI の転送フォーマットの詳細については、「30.3.5. 転送フォーマット」を参照してください。SSLn0 端子へ入力される信号の極性は、SSLP.SSL0P ビットの設定値に依存します。

(2) シリアル転送の終了

SPCMD0.CPHA ビットの設定にかかわらず、SPI は最終サンプリングタイミングに対応する RSPCK_n エッジを検出するとシリアル転送を終了します。受信バッファがエンプティ (SPSR.SPRF = 0) の場合には、シリアル転送終了後に SPI はシフトレジスタから SPDR/SPDR_{HA} レジスタの受信バッファに受信データをコピーします。受信バッファの状態にかかわらず、SPI はシリアル転送の終了時にシフトレジスタの状態をエンプティに変更します。シリアル転送開始からシリアル転送終了までの間に SPI が SSLn0 端子へ入力される信号のネゲートを検出すると、モードフォルトエラーが発生します（「30.3.8. エラー検出」を参照）。

最終サンプリングタイミングは転送データのビット長に依存して変化します。スレーブモードの SPI のデータ長は、SPCMD0.SPB[3:0]ビットの設定で決まります。SSLn0 端子へ入力される信号の極性は、SSLP.SSL0P ビット

の設定で決まります。SPI の転送フォーマットの詳細については、「[30.3.5. 転送フォーマット](#)」を参照してください。

(3) シングルスレーブ動作時の注意点

SPCMD0.CPHA ビットが 0 の場合、SPI は SSLn0 端子へ入力される信号のアサートエッジを検出するとシリアル転送を開始します。[図 30.7](#) に示す構成で SPI をシングルスレーブモードで使用する場合には、SSLn0 端子への入力信号がアクティブ状態に固定されます。そのため、CPHA ビットを 0 に設定した場合、SPI はシリアル転送を正しく開始できません。SSLn0 端子への入力信号がアクティブ状態に固定された場合に、スレーブモードの SPI の送受信動作を正しく実行するには、CPHA ビットを 1 にする必要があります。CPHA ビットを 0 にする必要がある場合、SSLn0 端子への入力信号を固定しないでください。

(4) バースト転送

SPCMD0.CPHA ビットが 1 であれば、SSLn0 端子へ入力される信号のアサート状態を保持したままで連続的なシリアル転送（バースト転送）を実行できます。SPCMDm.CPHA ビットが 1 の場合、シリアル転送期間は、SSLn0 端子への入力信号がアクティブ状態において、最初の RSPCKn エッジから、最終ビット受信のためのサンプリングタイミングまでとなります。SSLn0 端子への入力信号がアクティブレベルのままであっても、SPI はアクセスの開始を検出できるため、バースト転送に対応できます。

SPCMD0.CPHA ビットが 0 の場合、バースト転送の 2 回目以降のシリアル転送を正しく実行できません。

(5) 初期化フロー

[図 30.36](#) に、SPI がスレーブモードの場合の SPI 動作の初期化フローの例を示します。なお、割り込みコントローラユニット、DTC、および入出力ポートの設定方法については、各ブロックの説明を参照してください。




図 30.36 スレープモード時の SPI 動作の初期化フロー例

(6) ソフトウェア処理フロー

送信処理フロー




図 30.37 スレーブモードでの送信フロー

受信処理フロー

SPI は受信処理のみで実行することができないため、送信処理を行う必要があります。




図 30.38 スレーブモードでの受信フロー

エラー処理フロー

スレーブ動作では、モードフォルトエラーが発生しても、SSLn0 端子の状態にかかわらず SPSR.MODF フラグをクリアすることができます。

割り込みによるエラー検出時は、エラー処理ルーチンにて ICU.IELSRn.IR フラグをクリアしてください。クリアしないと、ICU.IELSRn.IR フラグに送信バッファエンプティ割り込み (SPIi_SPTI) または受信バッファフル割り込み要求 (SPIi_SPRII) が保持されていることがあります。受信バッファフル割り込み要求が保持されている場合、受信バッファを読み出して SPI の内部シーケンサを初期化してください。




図 30.39 スレーブモードでのエラー処理フロー

30.3.11 クロック同期式動作

SPI は、SPCR.SPMS ビットが 1 であるとき、クロック同期式動作となります。クロック同期式動作は、SSLni 端子を使用せず、RSPCKn、MOSIn、MISO_n の 3 本の端子を用いて通信を行います。各 SSLni 端子は入出力ポートとして使用することができます。

クロック同期式動作は、SSLni 端子を使用せずに通信を行いますが、モジュールの動作は SPI 動作と同様です。すなわち、マスタモード動作とスレーブモード動作では、モードフォルトエラーの検出が行われないことを除いて、同様のフローで通信を行うことができます。

また、クロック同期式動作では、スレーブモード時 (SPCR.MSTR = 0) に SPCMD0.CPHA ビットを 0 にした場合の動作はしないでください。

30.3.11.1 マスタモード動作

(1) シリアル転送の開始

送信バッファがエンプティで、次転送のデータがセットされていない (SPSR.SPTEF フラグ = 1) 状態で、SPDR/SPDR_{HA} レジスタへデータを書き込むと、SPI は SPDR/SPDR_{HA} の送信バッファ (SPTX) のデータを更新します。シフトレジスタがエンプティの場合、SPI は送信バッファのデータをシフトレジスタにコピーしてシリアル送信を開始します。SPI は、シフトレジスタに送信データをコピーするとシフトレジスタのステータスをフルに変更し、シリアル転送が終了するとシフトレジスタのステータスをエンプティに変更します。シフトレジスタのステータスを参照することはできません。

クロック同期式動作時は、SSLn0 端子の出力信号を用いずに転送を行います。SPI の転送フォーマットの詳細については、「30.3.5. 転送フォーマット」を参照してください。

(2) シリアル転送の終了

SPI はサンプリングタイミングに対応する $RSPCK_n$ エッジを送出すると、シリアル転送を終了します。受信バッファがエンプティ (SPSR.SPRF フラグ = 0) の場合には、シリアル転送終了後に SPI はシフトレジスタから SPI データレジスタ (SPDR/SPDR_HA) の受信バッファにデータをコピーします。

最終サンプリングタイミングは転送データのビット長に依存して変化します。マスタモードの SPI のデータ長は、SPCMD0.SPB[3:0] ビットの設定に依存します。クロック同期式動作時は、 SSL_n0 端子の出力信号を用いずに転送を行います。SPI の転送フォーマットの詳細については、「[30.3.5. 転送フォーマット](#)」を参照してください。

(3) 初期化フロー

[図 30.40](#) に、SPI がマスタモードである場合のクロック同期式動作の初期化フローの例を示します。なお、ICU、DTC、および入出力ポートの設定方法については、各ブロックの説明を参照してください。




図 30.40 マスタモード時のクロック同期式動作の初期化フロー例

(4) ソフトウェア処理フロー

クロック同期式動作時のマスタモードでのソフトウェア処理は、SPI 動作時のマスタモードでのソフトウェア処理と同様になります。詳細は、「[30.3.10.1. マスタモード動作](#)」を参照してください。クロック同期動作ではモードフォルトエラーは発生しません。

30.3.11.2 スレーブモード動作

(1) シリアル転送の開始

SPCR.SPMS ビットが1であるとき、最初の RSPCK_n エッジが SPI のシリアル転送開始のトリガになり、SPI は MISO_n 出力信号をドライブします。クロック同期式動作では SSL0 入力信号は使用されません。SPI の転送フォーマットの詳細については、「30.3.5. 転送フォーマット」を参照してください。

(2) シリアル転送の終了

SPI は最終のサンプリングタイミングに対応する RSPCK_n エッジを検出すると、シリアル転送を終了します。受信バッファがエンプティ (SPSR.SPRF = 0) の場合には、シリアル転送終了後に SPI はシフトレジスタから SPDR/SPDR_HA レジスタの受信バッファに受信データをコピーします。受信バッファの状態にかかわらず、SPI はシリアル転送の終了時にシフトレジスタの状態をエンプティに変更します。

最終サンプリングタイミングは転送データのビット長に依存して変化します。スレーブモードの SPI のデータ長は、SPCMD0.SPB[3:0] ビットの設定に依存します。SPI の転送フォーマットの詳細については、「30.3.5. 転送フォーマット」を参照してください。

(3) 初期化フロー

図 30.41 に、SPI がスレーブモードである場合のクロック同期式動作の初期化フローの例を示します。なお、割り込みコントローラユニット、DTC、および入出力ポートの設定方法については、各ブロックの説明を参照してください。




図 30.41 スレーブモード時のクロック同期式動作の初期化フロー例

(4) ソフトウェア処理フロー

クロック同期式動作時のスレーブモードでのソフトウェア処理は、SPI 動作時のスレーブモードでのソフトウェア処理と同様になります。詳細は、(6) [ソフトウェア処理フロー](#)を参照してください。この条件下ではモードフォルトエラーは発生しません。

30.3.12 ループバックモード

SPPCR.SPLP2 ビットまたは SPPCR.SPLP ビットに 1 を書いたときに、SPI は SPCR.MSTR ビットが 1 である場合に MISO_n 端子とシフトレジスタの間の経路を遮断し、または SPCR.MSTR ビットが 0 である場合に MOSI_n 端子とシフトレジスタの間の経路を遮断します。また、ループバックモードを確立してシフトレジスタの入力と出力の経路を接続します。SPI は SPCR.MSTR ビットが 1 である場合に MOSI_n 端子とシフトレジスタの間の経路を遮断せず、または SPCR.MSTR ビットが 0 である場合に MISO_n 端子とシフトレジスタの間の経路を遮断しません。これはループバックモードといわれています。シリアル転送がループバックモードで実行されるとき、SPI のための送信データまたは反転した送信データは、SPI のための受信データとなります。

表 30.11 に、SPLP2 ビットと SPLP ビットおよび受信データの関係を示します。[図 30.42](#) に、マスタモードの SPI がループバックモードに設定されているときのシフトレジスタの入出力経路の構成を示します (SPPCR.SPLP2 = 0, SPPCR.SPLP = 1)。

表 30.11 SPPCR.SPLP2 ビット、SPPCR.SPLP ビットの設定と受信データ

SPPCR.SPLP2 ビット	SPPCR.SPLP ビット	受信データ
0	0	MOSI _n 端子または MISO _n 端子からの入力データ
0	1	送信データの反転
1	0	送信データ
1	1	送信データ




図 30.42 ループバックモード時のシフトレジスタ入出力経路の構成（マスタモード）

30.3.13 パリティビット機能の自己診断

パリティ回路は、送信データに対するパリティ付加部と、受信データに対するエラー検出部で構成されます。パリティ付加部とエラー検出部の故障を検出するため、パリティ回路は[図 30.43](#)に示す自己診断を実行します。




図 30.43 パリティ回路の自己診断フロー

30.3.14 割り込み要因

SPI には以下の割り込み要因があります。

- 受信バッファフル
- 送信バッファエンプティ
- SPI エラー（モードフォルトエラー、アンダーランエラー、オーバーランエラー、パリティエラー）
- SPI アイドル
- 送信完了

受信バッファフルまたは送信バッファエンプティの割り込みで DTC を起動し、データ転送を行うことができます。

SPI_{IN}_SPEI のベクタアドレスは、モードフォルトエラー、アンダーランエラー、オーバーランエラー、およびパリティエラーでトリガされる割り込み要求に割り付けられるため、実際の割り込み要因は、フラグから判断する必要があります。表 30.12 に SPI の割り込み要因に対応するフラグを示します。表 30.12 の割り込み条件が成立すると、割り込みが発生します。受信バッファフルと送信バッファエンプティの要因に対しては、データ転送でクリアしてください。

DTC を使用してデータの送受信を行う場合、最初に DTC を転送許可状態に設定してから SPI の設定を行ってください。DTC の設定方法については、「15. データトランスファコントローラ (DTC)」を参照してください。

ICU.IELSRn.IR フラグが 1 の状態で、送信バッファエンプティ割り込みまたは受信バッファフル割り込みの発生条件が生じてても、ICU に対して割り込み要求は出力されず、内部で保持されます（内部で保持できる容量は、1 要因ごとに 1 要求までです）。ICU.IELSRn.IR フラグが 0 になると、保持されていた割り込み要求が出力されます。保持されていた割り込み要求が出力されると、その割り込み要求は自動的に破棄されます。また、内部で保持されている割り込み要求は、対応する割り込み許可ビット（SPCR.SPTIE ビットまたは SPCR.SPRIE ビット）を 0 にすることでもクリアできます。

表 30.12 SPI の割り込み要因

割り込み要因	シンボル	割り込み発生条件	DTC の起動
受信バッファフル	SPI _{IN} _SPRI	SPCR.SPRIE ビットが 1 の状態で受信バッファフル (SPSR.SPRF = 1) になったとき	可能
送信バッファエンプティ	SPI _{IN} _SPTI	SPCR.SPTIE ビットが 1 の状態で送信バッファエンプティ (SPSR.SPTEF = 1) になったとき	可能
SPI エラー（モードフォルトエラー、アンダーランエラー、オーバーランエラー、パリティエラー）	SPI _{IN} _SPEI	SPCR.SPEIE ビットが 1 の状態で SPSR.MODF、OVRF、UDRF、または PERF フラグが 1 になったとき	不可
SPI アイドル	SPI _{IN} _SPII	SPCR2.SPIIE ビットが 1 の状態で SPSR.IDLNF フラグが 0 になったとき	不可
送信完了	SPI _{IN} _SPTEND	- マスタモードのときは、IDLNF フラグ（SPI アイドルフラグ）が 1 から 0 になる条件で割り込みが発生します - スレーブモードのときは、表 30.14 に示す条件で割り込みが発生します	不可

30.4 イベントリンクコントローラ (ELC) への出力

イベントリンクコントローラ (ELC) は、次のイベント出力信号を生成することができます。

- 受信バッファフルイベント出力
- 送信バッファエンプティイベント出力
- モードフォルトエラー／アンダーランエラー／オーバーランエラー／パリティエラーイベント出力
- SPI アイドルイベント出力
- 送信完了イベント出力

イベントリンク出力信号は、割り込み許可ビットの設定に関係なく出力されます。

30.4.1 受信バッファフルイベント出力

このイベント信号は、シリアル転送の終了時に、受信したデータがシフトレジスタから SPDR レジスタへ転送されたときにイベント信号を出力します。

30.4.2 送信バッファエンプティイベント出力

このイベント信号は、送信バッファからシフトレジスタに送信データが転送されたとき、および SPCR.SPE ビットが 0 から 1 に変化したときにイベント信号を出力します。

30.4.3 モードフォルトエラー／アンダーランエラー／オーバーランエラー／パリティエラーのイベント出力

このイベント信号は、モードフォルトエラー、アンダーランエラー、オーバーランエラー、パリティエラーを検出したときに出力されます。このイベント信号を使用する場合は、「[30.5.4. モードフォルトエラー／アンダーランエラー／オーバーランエラー／パリティエラーのイベント出力の制限事項](#)」を参照してください。

(1) モードフォルトエラー

表 30.13 にモードフォルトエラーイベントの発生条件を示します。

表 30.13 モードフォルトエラーの発生条件

SPI モード	SPCR.MODFEN ビット	SSLn0 端子	備考
SPI 動作 (SPCR.SPMS = 0) スレーブ (SPCR.MSTR = 0)	1	非アクティブ	通信動作中に SSLn0 端子が非アクティブになった場合のみイベント出力

(2) アンダーランエラー

このイベント信号は、SPCR.MSTR ビットが 0、SPCR.SPE ビットが 1、かつ送信データが準備されていない状態でシリアル転送を開始したときに出力されます。この条件下では、SPSR.MODF フラグおよび SPSR.UDRF フラグが 1 となります。

(3) オーバーランエラー

このイベント信号は、SPCR.TXMD ビットの値が 0、かつ受信バッファに未読データがある状態でシリアル転送が終了したときのオーバーランに対応して出力されます。この条件下では、OVRF フラグが 1 になります。

(4) パリティエラー

このイベント信号は、SPCR.TXMD ビットの値が 0 かつ SPCR2.SPPE ビットの値が 1 の状態でシリアル転送が終了したときのパリティエラー検出に対応して出力されます。

30.4.4 SPI アイドルイベント出力

(1) マスタモード時

マスタモードの場合、SPSR.IDLNF フラグ (SPI アイドルフラグ) が 0 になる条件が成立すると、イベントが出力されます。

(2) スレーブモード時

スレーブモードの場合、SPCR.SPE ビットが 0 (SPI 初期化) のとき、イベントが出力されます。

30.4.5 送信完了イベント出力

SPI 動作とクロック同期式動作ともに、マスタモード時に SPSR.IDLNF フラグ (SPI アイドルフラグ) が 1 から 0 に変化すると、イベントが出力されます。表 30.14 に送信完了イベント出力の発生条件 (スレーブモード時) を示します。

表 30.14 送信完了イベント出力の発生条件（スレーブモード時）

条件	送信バッファ状態	シフトレジスタ状態	その他
SPI 動作 (SPCR.SPMS = 0)	エンプティ	エンプティ	SSL0 入力ネゲート
クロック同期式動作 (SPCR.SPMS = 1)	エンプティ	エンプティ	最終 RSPCK のエッジ検出

動作がマスタモードまたはスレーブモードのどちらであっても、送信中に SPCR.SPE ビットに 0 が書き込まれた場合、あるいは、モードフォルトエラーまたはアンダーランエラーの発生によって SPCR.SPE ビットがクリアされた場合、イベントは出力されません。

30.5 使用上の注意事項

30.5.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ B (MSTPCRB) により、SPI の動作禁止／許可を設定することが可能です。リセット後の値では、SPI の動作は停止します。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は、「10. 低消費電力モード」を参照してください。

30.5.2 低消費電力機能に関する制約

モジュールストップ機能を使用する場合、およびスリープモード以外の低消費電力モードへ遷移する場合は、あらかじめ SPCR.SPE ビットを 0 にしてから通信を終了させてください。

30.5.3 転送の開始に関する制約

ICU.IELSRn.IR フラグが 1 の状態で転送を開始すると、転送開始後も割り込み要求が内部で保持されるため、ICU.IELSRn.IR フラグが予期しない挙動となることがあります。

これを避けるには、動作を許可する (SPCR.SPE ビットを 1 にする) 前に、下記の手順で割り込み要求をクリアしてください。

1. 転送が停止していること (SPCR.SPE ビットが 0 であること) を確認する。
2. 対応する割り込み許可ビット (SPCR.SPTIE ビットまたは SPCR.SPRIE ビット) を 0 にする。
3. 対応する割り込み許可ビット (SPCR.SPTIE ビットまたは SPCR.SPRIE ビット) を読み出して、0 であることを確認する。
4. ICU.IELSRn.IR フラグを 0 にする。

30.5.4 モードフォルトエラー／アンダーランエラー／オーバーランエラー／パリティエラーのイベント出力の制限事項

SPI がマルチマスタモードである場合は、モードフォルトエラー、アンダーランエラー、オーバーランエラー、またはパリティエラーのイベントの使用は禁止されています (SPCR.SPMS = 0、SPCR.MSTR = 1、および SPCR.MODFEN = 1)。

30.5.5 SPSR.SPRF および SPSR.SPTEF フラグに関する制約

ポーリング用のフラグを使用する場合、割り込みを使用することはできません (SPCR.SPRIE および SPCR.SPTIE ビットは 0 にしてください)。割り込みまたはフラグのどちらか一方のみ使用可能です。

31. シリアルインタフェース UARTA (UARTA)

31.1 概要

表 31.1 にシリアルインタフェース UARTA の仕様を示します。

表 31.1 UARTA の仕様

項目	仕様
シリアルインタフェースモード	- 動作停止モード - UART モード
インタフェース	- TxDAn: 送信データ出力端子 - RxDAn: 受信データ入力端子 - CLKAn: 送信クロック出力端子
動作クロックソース	システム/周辺モジュールクロックから独立した動作クロックを UARTAMCLK、UARTALOCK、UARTASCLK、UARTAHOCK、および UARTAMOCK から選択可能
転送速度	最大 153.6 kbps
ボーレート	専用の内部 8 ビットボーレートジェネレータで設定可能
データフォーマット	- MSB ファーストまたは LSB ファーストを選択可能 - 転送ビット長を 5 ビット、7 ビット、8 ビットから選択可能
割り込み要因	- 転送完了割り込み - 受信転送終了 - 受信エラー割り込み
その他の機能	- 送信と受信が互いに独立（全二重通信） - 通信論理レベルの反転制御あり
モジュールストップ機能	消費電力低減のためにモジュールストップ状態を設定可能
TrustZone フィルタ	セキュリティ属性を設定可能

- 注.
- UARTAMCLK: UARTA 外部クロック
 - UARTASCLK: UARTA サブクロック
 - UARTAHOCK: UARTA HOCO クロック
 - UARTAMOCK: UARTA MOCO クロック
 - UARTALOCK: UARTA LOCO クロック

注. n: ユニット番号 (n = 0, 1)

図 31.1 に UARTAn のブロック図を、表 31.2 に UARTAn の端子構成を示します。




図 31.1 UARTAn のブロック図

表 31.2 UARTAn 端子構成

名称	入出力	機能
RxDAn	入力	シリアルデータ入力信号
TxDAn	出力	シリアルデータ出力信号
CLKAn	出力	シリアルクロック出力信号


注. n : ユニット番号 ($n = 0, 1$)

31.2 レジスタの説明

31.2.1 TXBAn : 送信バッファレジスタ n (n = 0, 1)

Base address: UARTA = 0x4009_7000

Offset address: 0x00 + 0x8 × n



ビット	シンボル	機能	R/W
7:0	n/a	送信データバッファ	R/W

TXBAn は、送信データを設定するためのバッファレジスタです。

送信用データを TXBAn レジスタに書き込むことにより、送信開始します。

8 ビットのキャラクタ長を指定した場合：

- TXBAn のビット[7:0]のデータが転送されます。

7 ビットのキャラクタ長を指定した場合：

- TXBAn のビット[6:0]のデータが MSB ファーストモードまたは LSB ファーストモードで転送されます。ビット 7 は無効です。

5 ビットのキャラクタ長を指定した場合：

- TXBAn のビット[4:0]のデータが MSB ファーストモードまたは LSB ファーストモードで転送されます。ビット[7:5]は無効です。

注. ASISAn レジスタの TXBFA ビットが 1 のときは、送信用データを TXBAn レジスタに書き込まないでください。

注. ASIMAn0 レジスタの TXEA ビットを 1 にした後、UARTAn 動作クロック (f_{UTAn}) の 1 サイクル以上の期間待ってから、最初の送信用データを TXBAn レジスタに設定してください。ASIMAn0.TXEA ビットを 1 にしてから UARTAn 動作クロックの 1 サイクル以内に送信用データを設定すると、送信開始が UARTAn 動作クロックの 1 サイクル分遅れます。


注. データは TXBAn レジスタから送信シフトレジスタに転送されてから、シリアルデータとして TxDAn 端子を介して送信されます。最初の送信では、TXBAn レジスタにデータを書き込んだ直後に TXBAn レジスタから送信シフトレジスタにデータが転送されます。連続送信では、1 フレームの送信後の転送完了割り込みの発生直前にデータが転送されます。

送信シフトレジスタはソフトウェアで直接操作できません。

31.2.2 RXBAn : 受信バッファレジスタ n (n = 0, 1)

Base address: UARTA = 0x4009_7000

Offset address: 0x01 + 0x8 × n



ビット	シンボル	機能	R/W
7:0	n/a	受信データバッファ	R

RXBAn レジスタは、受信シフトレジスタが変換したパラレルデータを格納します。1 バイト分のデータを受信するたびに、次の受信データが受信シフトレジスタ^(注1)から本レジスタに転送されます。

注 1. 受信シフトレジスタは、RxDAn 端子を介して入力したシリアルデータをパラレルデータに変換します。

受信シフトレジスタはソフトウェアで直接操作できません。

8 ビットのキャラクタ長を指定した場合：

- 受信データは本レジスタのビット[7:0]に転送されます。

7 ビットのキャラクタ長を指定した場合：

- 受信データは本レジスタのビット[6:0]に MSB ファーストモードまたは LSB ファーストモードで転送されます。ビット 7 は常に 0 です。

5 ビットのキャラクタ長を指定した場合：

- 受信データは本レジスタのビット[4:0]に MSB ファーストモードまたは LSB ファーストモードで転送されます。ビット[7:5]は常に 0 です。

注. オーバーランエラー (ASISAn.OVEA) が発生した場合、その時点で受信したデータは RXBAn レジスタに格納されません。

31.2.3 ASIMAn0 : 動作モード設定レジスタ n0 (n = 0, 1)

Base address: UARTA = 0x4009_7000

Offset address: 0x02 + 0x8 × n

Bit position:	7	6	5	4	3	2	1	0
Bit field:	EN	TXEA	RXEA	—	—	—	ISSMA	ISIRMA

Value after reset: 0 0 0 0 0 0 0 0 1

ビット	シンボル	機能	R/W
0	ISIRMA	受信割り込みモード選択 0: 受信エラー発生時に UARTAn_INTURE 割り込みを発生させる (UARTAn_INTUR は発生しない) 1: 受信エラー発生時に UARTAn_INTUR 割り込みを発生させる (UARTAn_INTURE は発生しない)	R/W
1	ISSMA	送信割り込みモード選択 0: 送信完了時に UARTAn_INTUT 割り込みを発生させる 1: 送信バッファがエンプティになったときに UARTAn_INTUT 割り込みを発生させる (連続送信の場合)	R/W
4:2	—	読むと 0 が読めます。書く場合、0 としてください。(注1)	R/W
5	RXEA	受信許可 0: 受信禁止 (受信回路をリセット) 1: 受信許可	R/W
6	TXEA	送信許可 0: 送信禁止 (送信回路をリセット) 1: 送信許可	R/W
7	EN ^(注2)	UART 動作許可 0: UART 動作クロック禁止 (内部回路をリセット ^(注3)) 1: UART 動作クロック許可	R/W

注 1. ビット[4:2]には、必ず 0 を設定してください。

注 2. EN = 0 のとき、TxDAn 端子から出力するレベルと RxDAn 端子から入力するレベルは、以下に示すように ASIMAn1.ALV ビット設定に従って決定されます。

- ASIMAn1.ALV = 0 の場合、TxDAn 端子からの出力は High
- ASIMAn1.ALV = 1 の場合、TxDAn 端子からの出力は Low

注 3. ASISAn レジスタと RXBAn レジスタは、EN ビットを 0 にすることによりリセットされます。

ASIMAn0 レジスタは、シリアルインタフェース UARTAn のシリアル通信を制御します。

送信を開始するには、EN ビットを 1 にした後、TXEA ビットを 1 にしてください。送信を停止するには、TXEA ビットを 0 にした後、EN ビットを 0 にしてください。

受信を開始するには、EN ビットを 1 にした後、RXEA ビットを 1 にしてください。受信を停止するには、RXEA ビットを 0 にした後、EN ビットを 0 にしてください。

EN ビットを 1 にした後、RXEA ビットを 1 にする場合は、以下の手順で行います。

- ASIMAn1.ALV = 0 の場合
RxDAn 端子に入力中のレベルが High のときに設定を行う必要があります。それ以外の場合、その時点で受信が開始され、フレーミングエラーになる可能性があります。
- ASIMAn1.ALV = 1 の場合
RxDAn 端子に入力中のレベルが Low のときに設定を行う必要があります。それ以外の場合、その時点で受信が開始され、フレーミングエラーになる可能性があります。

TXEA ビットと RXEA ビットは UARTAn 動作クロック (f_{UARTAn}) と同期されます。

送信または受信を再度許可するには、TXEA ビットまたは RXEA ビットを 0 にしてから UARTAn 動作クロックの 2 サイクル以上後に、TXEA ビットまたは RXEA ビットを 1 にします。0 にしてから UARTAn 動作クロックの 2 サイクル以内にビットを 1 にすると、送信または受信回路が初期化できない場合があります。

TXEA ビットを 1 にした後、UARTAn 動作クロック (f_{UARTAn}) の 1 サイクル以上待ってから送信データを TXBAn レジスタに設定してください。

ISRMA ビットを変更する前に、RXEA ビットを 0 にしてください。

31.2.4 ASIMAn1 : 動作モード設定レジスタ n1 (n = 0, 1)

Base address: UARTA = 0x4009_7000

Offset address: 0x03 + 0x8 × n

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	PS[1:0]	CL[1:0]	SL	DIR	ALV		
Value after reset:	0	0	0	1	1	0	1	0

ビット	シンボル	機能	R/W
0	ALV	送受信レベル設定 0: 正論理 (待機時 = High レベル、スタートビット = Low レベル、ストップビット = High レベル) 1: 負論理 (待機時 = Low レベル、スタートビット = High レベル、ストップビット = Low レベル)	R/W
1	DIR	送受信順序設定 0: MSB ファースト 1: LSB ファースト	R/W
2	SL	送信ストップビット長設定 0: ストップビット長 = 1 ビット 1: ストップビット長 = 2 ビット	R/W
4:3	CL[1:0]	送受信キャラクタ長設定 0 0: データのキャラクタ長 = 5 ビット 0 1: 設定禁止 1 0: データのキャラクタ長 = 7 ビット 1 1: データのキャラクタ長 = 8 ビット	R/W
6:5	PS[1:0]	送受信パリティビット設定 0 0: 送信: パリティビットの出力なし。 受信: パリティなしでデータ受信。 0 1: 送信: ゼロパリティを出力。 受信: ゼロパリティでデータ受信(注1)。 1 0: 送信: 奇数パリティを出力。 受信: 奇数パリティのチェックを実行。 1 1: 送信: 偶数パリティを出力。 受信: 偶数パリティのチェックを実行。	R/W
7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. 「ゼロパリティでデータ受信」を設定すると、パリティチェックは実行されません。したがって、ASISAn レジスタの PEA ビットは設定されず、受信エラー割り込みは発生しません。

ASIMAn1 レジスタは、シリアルインタフェース UARTAn のシリアル通信を制御します。

ASIMAn1 レジスタの変更は、ASIMAn0.TXEA = 0 かつ ASIMAn0.RXEA = 0 のときに行う必要があります。

ASIMAn1 レジスタを変更する前に、ASIMAn0.TXEA ビットと RXEA ビットを 0 にしてください。受信は常にストップビットを含むものとして扱われます。SL ビットの設定値は受信には影響しません。

31.2.5 BRGCA_n : ボーレートジェネレータコントロールレジスタ n (n = 0, 1)

Base address: UARTA = 0x4009_7000

Offset address: 0x04 + 0x8 × n

Bit position:	7	6	5	4	3	2	1	0
Bit field:								

Value after reset: 1 1 1 1 1 1 1 1

ビット	シンボル	機能	R/W
7:0	n/a	UART ボーレート（シリアル転送速度）を制御する 8 ビットカウンタ出力クロック ($f_{UTAn} / BRGCA_n$) の選択 0x02: $f_{UTAn}/2$ 0x03: $f_{UTAn}/3$: : 0xFC: $f_{UTAn}/252$ 0xFD: $f_{UTAn}/253$ 0xFE: $f_{UTAn}/254$ 0xFF: $f_{UTAn}/255$ その他: 設定禁止	R/W

BRGCA_n レジスタは、シリアルインタフェース UARTAn の 8 ビットカウンタの分周比を設定します。

ASIMAn0.TXEA ビットと RXEA ビットが 0（送受信停止状態）のときに、BRG[7:0] ビットを変更してください。ボーレートは、8 ビットカウンタからの出力信号クロックの周波数の 2 分の 1 です。ボーレート設定の例については、[\(c\) ボーレート設定例](#)を参照してください。

31.2.6 ASISAn : ステータスレジスタ n (n = 0, 1)

Base address: UARTA = 0x4009_7000

Offset address: 0x05 + 0x8 × n

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	TXBFA	TXSFA	—	PEA	FEA	OVEA

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	OVEA	オーバーランエラーフラグ 0: エラーの発生なし 1: エラーの発生あり	R
1	FEA	フレーミングエラーフラグ 0: エラーの発生なし 1: エラーの発生あり	R
2	PEA	パリティエラーフラグ 0: エラーの発生なし 1: エラーの発生あり	R
3	—	読むと 0 が読めます。	R

ビット	シンボル	機能	R/W
4	TXSFA	送信シフトレジスタデータフラグ 0: データ送信中ではない 1: データ送信中	R
5	TXBFA	送信バッファデータフラグ 0: TXBAn レジスタに有効データなし 1: TXBAn レジスタに有効データあり	R
7:6	—	読むと 0 が読めます。	R

ASISAn レジスタは、シリアルインタフェース UARTAn の受信完了時のエラー状態および送信状態を示します。このレジスタは 3 つのエラーフラグビット (PEA、FEA、および OVEA) と 2 つの送信ステータスフラグビット (TXBFA および TXSFA) で構成されます。

PEA ビット、FEA ビット、OVEA ビットは、ASIMAn0.EN ビットまたは RXEA ビットを 0 にすることにより初期化されます。これらのビットは ASCTAn レジスタの対応するビットに書き込みをすることでもクリアされます。TXBFA フラグと TXSFA フラグは、ASIMAn0.EN ビットまたは TXEA ビットを 0 にすることにより初期化されます。

連続送信の場合、最初の送信データ (1 バイト目) を TXBAn レジスタに書き込んだ後、必ず TXBFA フラグが 0 であることを確認してから、次の送信データ (2 バイト目) を TXBAn レジスタに書き込んでください。そうしないと、送信データは不定となります。ただし、バッファ空き割り込み (ASIMAn0.ISSMA ビット = 1) を使用して連続送信を実行する場合は、TXBFA フラグの確認は不要です。

連続送信の完了後に送信ユニットを初期化する (ASIMAn0.TXEA = 0) 場合は、転送完了割り込みの発生後に、必ず TXSFA フラグが 0 であることを確認してからユニットを初期化してください。そうしないと、送信データは不定となります。

PEA ビットの動作は ASIMAn1 レジスタの PS[1:0] ビットの設定値に依存します。受信データの場合、ストップビット長にかかわらずストップビットの最初の 1 ビットのみ確認します。オーバーランエラーが発生すると、次の受信データを RXBAn レジスタに書き込まずに破棄します。

OVEA フラグ (オーバーランエラーフラグ)

[0 になる条件]

- ASIMAn0.EN ビットまたは RXEA ビットを 0 にしたとき。
- ASCTAn.OVECTA ビットに 1 を書き込んだとき。

[1 になる条件]

- RXBAn レジスタの受信データを読み出す前に次の受信が完了したとき。

FEA フラグ (フレーミングエラーフラグ)

[0 になる条件]

- ASIMAn0.EN ビットまたは RXEA ビットを 0 にしたとき。
- ASCTAn.FECTA ビットに 1 を書き込んだとき。

[1 になる条件]

- データの受信時にストップビットが検出されないとき。

PEA フラグ (パリティエラーフラグ)

[0 になる条件]

- ASIMAn0.EN ビットまたは RXEA ビットを 0 にしたとき。
- ASCTAn.PECTA ビットに 1 を書き込んだとき。

[1 になる条件]

- 受信データのパリティがパリティビットに一致しないとき。

TXSFA フラグ (送信シフトレジスタデータフラグ)

[0 になる条件]

- ASIMAn0.EN ビットまたは TXEA ビットを 0 にしたとき。
- 転送完了後に TXBAn レジスタより次のデータ転送がなかったとき。

[1 になる条件]

- TXBAn レジスタからデータを転送したとき。(データ送信中のとき)

TXBFA フラグ (送信バッファデータフラグ)

[0 になる条件]

- ASIMAn0.EN ビットまたは TXEA ビットを 0 にしたとき。
- 送信シフトレジスタにデータを転送したとき。

[1 になる条件]

- TXBAn レジスタにデータを書き込んだとき。(TXBAn レジスタにデータが存在するとき)

31.2.7 ASCTAn : ステータスクリアトリガレジスタ n (n = 0, 1)

Base address: UARTA = 0x4009_7000

Offset address: 0x06 + 0x8 × n

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	PECT A	FECT A	OVEC TA
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	OVECTA ^(注1)	オーバーランエラーフラグクリアトリガ 0: ASISAn.OVEA フラグをクリアしない (フラグを保持) 1: ASISAn.OVEA フラグをクリア	R/W
1	FECTA ^(注1)	フレーミングエラーフラグクリアトリガ 0: ASISAn.FEA フラグをクリアしない (フラグを保持) 1: ASISAn.FEA フラグをクリア	R/W
2	PECTA ^(注1)	パリティエラーフラグクリアトリガ 0: ASISAn.PEA フラグをクリアしない (フラグを保持) 1: ASISAn.PEA フラグをクリア	R/W
7:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. ASCTAn レジスタを読むと、0 が返されます。

ASCTAn レジスタは、シリアルインタフェース UARTAn の受信の完了時にエラー状態をクリアするトリガを設定します。本レジスタには 3 ビットのエラークリアトリガフラグ (PECTA、FECTA、および OVECTA) が含まれます。

ASCTAn レジスタの読み出し値は常に 0x00 になります。

PECTA ビット、FECTA ビット、および OVECTA ビットに 1 を書き込むと、ASISAn レジスタの PEA フラグ、FEA フラグ、OVEA フラグがそれぞれクリアされます。0 を書き込んだとき、対応するエラーフラグはクリアされません。

トリガビットに 1 を書き込んだ後、対応するエラーフラグは動作クロック (f_{UTAn}) の次の立ち上がりエッジでクリアされます。したがって、トリガビットに 1 を書き込んだ直後に ASISAn レジスタを読み出すときは、対応するエラーフラグがまだクリアされていないことがあります。

31.2.8 UTA0CK : UARTA クロック選択レジスタ 0

Base address: UARTA = 0x4009_7000

Offset address: 0x10

Bit position:	7	6	5	4	3	2	1	0
Bit field:	EN	—	SEL[1:0]	CK[3:0]				
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
3:0	CK[3:0]	UARTA0 動作クロック選択 (f_{UTA0}) 0x0: f_{SEL} 0x1: $f_{\text{SEL}}/2$ 0x2: $f_{\text{SEL}}/4$ 0x3: $f_{\text{SEL}}/8$ 0x4: $f_{\text{SEL}}/16$ 0x5: $f_{\text{SEL}}/32$ 0x6: $f_{\text{SEL}}/64$ 0x8: UARTALOCK 0x9: UARTASCLK その他: 設定禁止	R/W
5:4	SEL[1:0]	f_{SEL} クロック選択 0 0: 停止 0 1: UARTAMCLK 1 0: UARAHOCCLK 1 1: UARTAMOCK	R/W
6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	EN	UARTA0 クロック出力機能の許可 0: CLKA0 出力を禁止 1: CLKA0 出力を許可	R/W

- 注.
- f_{SEL} : UARTA 用に分周する選択クロック
 - UARTAMCLK: UARTA 外部クロック
 - UARTASCLK: UARTA サブクロック
 - UARAHOCCLK: UARTA HOCO クロック
 - UARTAMOCK : UARTA MOCO クロック
 - UARTALOCK: UARTA LOCO クロック

UTA0CK レジスタは UARTAn の動作クロックを選択します。SEL[1:0]ビットは、UARTAn のクロックソース (f_{SEL}) を UARTAMCLK、UARAHOCCLK、および UARTAMOCK から選択します。CK[3:0]ビットは、UARTA0 の動作クロックを $f_{\text{SEL}} \sim f_{\text{SEL}}/64$ 、UARTALOCK、および UARTASCLK から選択します。

EN ビットを 1 にすると、UARTA0 クロック出力モードが選択され、UARTA0 の動作クロックは CLKA0 端子から出力されます。

ASIMAn0.TXEA ビットおよび RXEA ビットが 0 (送受信停止状態) のときに、本レジスタを読み書きしてください。

31.2.9 UTA1CK : UARTA クロック選択レジスタ 1

Base address: UARTA = 0x4009_7000

Offset address: 0x11

Bit position:	7	6	5	4	3	2	1	0
Bit field:	EN	—	—	—	CK[3:0]			
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
3:0	CK[3:0]	UARTA1 動作クロック選択 (f_{UTA1}) 0x0: f_{SEL} 0x1: $f_{SEL}/2$ 0x2: $f_{SEL}/4$ 0x3: $f_{SEL}/8$ 0x4: $f_{SEL}/16$ 0x5: $f_{SEL}/32$ 0x6: $f_{SEL}/64$ 0x8: UARTALOCK 0x9: UARTASCLK その他: 設定禁止	R/W
6:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	EN	UARTA1 クロック出力機能の許可 0: CLKA1 出力を禁止 1: CLKA1 出力を許可	R/W

注.

- f_{SEL} : UARTA 用に分周する選択クロック
- UARTALOCK: UARTA LOCO クロック
- UARTASCLK: UARTA サブクロック

UTA1CK レジスタは UARTA1 の動作クロックを選択します。CK[3:0]ビットは、UARTA1 の動作クロックを f_{SEL} ~ $f_{SEL}/64$ 、UARTALOCK、および UARTASCLK から選択します。

EN ビットを 1 にすると、UARTA1 クロック出力モードが選択され、UARTA1 の動作クロックは CLKA1 端子から出力されます。

ASIMA10.TXEA ビットおよび RXEA ビットが 0 (送受信停止状態) のときに、本レジスタを読み書きしてください。

31.3 動作

UARTAn は次の 2 つのモードで動作します。

- 動作停止モード
- UART モード

31.3.1 動作停止モード

動作停止モードではシリアル通信を行わないので、消費電力を削減できます。また、このモードでは各端子を通常ポート端子として使用できます。動作停止モードを設定するには、ASIMAn0 レジスタの EX ビット、TXEA ビット、RXEA ビット、EN ビットをすべて 0 にクリアします。

31.3.2 UART モード

本モードでは、1 バイトのデータが送信され、スタートビットに続いて 1 バイトが受信されます。これは全二重モードの動作を意味します。

UART 専用のボーレートジェネレータが組み込まれているので、広範囲のボーレートで通信が実行できます。

(1) 通信手順

表 31.3 に通信手順を示します。

表 31.3 通信手順

手順		プロセス	詳細説明
通信手順	<1>	クロック供給許可	MSTPCRB レジスタのビット 0 を 0 にする。
	<2>	ボーレート設定	BRGCAn レジスタを設定する。
	<3>	動作モード設定 1	ASIMAn1 レジスタの ALV、DIR、SL、CL[1:0]、PS[1:0] ビットを設定する。
	<4>	動作モード設定 2	ASIMAn0 レジスタの ISSMA ビットと ISRMA ビットを設定する。
	<5>	動作許可	ASIMAn0 レジスタの EN ビットを 1 にする。
	<6>	通信許可	ASIMAn0 レジスタの TXEA ビットを 1 にして送信を許可する。 ASIMAn0 レジスタの RXEA ビットを 1 にして受信を許可する。
	<7>	送信データ書き込み	送信データを TXBAn レジスタに書き込む。
	<8>	送信開始	—

注. I/O ポートを設定して、TXDAn、RXDAn、および CLKAn 端子に必要な入出力機能を事前に有効にします。詳細は、「17. I/O ポート」を参照してください。

注. n : ユニット番号 (n = 0, 1)

(2) 送受信データのフォーマットと波形例

UARTAn の通信データフォーマットについて以下に説明します。

図 31.2 にデータフォーマットを示します。




図 31.2 送受信データフォーマット

1 データフレームは以下のビットで構成されています。

- スタートビット : 1 ビット
- キャラクタビット : 5 ビット、7 ビット、または 8 ビット
- パリティビット : 偶数パリティ、奇数パリティ、ゼロパリティ、またはパリティなし
- ストップビット : 1 ビットまたは 2 ビット

1 データフレームのキャラクタビット長、パリティ、ストップビット長、転送方向 (LSB ファーストまたは MSB ファースト)、TxDAn 端子出力 (直接または反転) は ASIMAn1 レジスタで指定します。

注. n : ユニット番号 (n = 0, 1)

図 31.3 に送受信データ波形の例を示します。




図 31.3 送受信データ波形の例

(3) パリティの種類と動作

パリティビットは通信データ内のビットエラーの検出に使用します。通常は、送信側と受信側で同じ種類のパリティビットを使用します。偶数および奇数パリティの場合、1ビット（奇数個）エラーが検出できます。ゼロパリティおよびパリティなしの場合、エラーは検出できません。

(a) 偶数パリティ

- 送信時
パリティビットを含む送信用データ内の、値が1のビット数が偶数個になるように制御します。パリティビットの値は以下のように設定します。
送信用データ内の値が1のビット数が奇数個の場合：1
送信用データ内の値が1のビット数が偶数個の場合：0
- 受信時
パリティビットを含む受信用データ内の、値が1のビット数をカウントし、奇数個の場合、パリティエラーが発生します。

(b) 奇数パリティ

- 送信時
偶数パリティとは異なり、パリティビットを含む送信用データ内の、値が1のビット数が奇数個になるように制御します。
送信用データ内の値が1のビット数が奇数個の場合：0
送信用データ内の値が1のビット数が偶数個の場合：1

- 受信時

パリティビットを含む受信用データ内の、値が 1 のビット数をカウントし、偶数個の場合、パリティエラーが発生します。

(c) ゼロパリティ

送信データにかかわらず、データの送信時にパリティビットを 0 にします。

データの受信時にパリティビットの検出を行いません。したがって、パリティビットが 0 でも 1 でもパリティエラーは発生しません。

(d) パリティなし

送信データにパリティを付加しません。

受信はパリティビットなしを想定して行います。パリティビットがないのでパリティエラーは発生しません。

(4) 通常送信

動作モード設定レジスタ 0 (ASIMAn0) の EN ビットを 1 にしてから ASIMAn0 の TXEA ビットを 1 にすることにより、送信許可します。送信用データを送信バッファレジスタ (TXBAn) に書き込むことにより、送信開始できます。データにはスタートビット、パリティビット、ストップビットが自動的に付加されます。送信開始時、TXBAn レジスタのデータが送信シフトレジスタに転送されます。その後、送信シフトレジスタから TxDAn 端子に、送信データが指定された転送方向で順次出力されます。送信完了すると、ASIMAn0 レジスタで設定したパリティビットとストップビットが付加され、転送完了割り込み要求信号 (UARTAn_INTUT) が発生します。

次の送信データが TXBAn レジスタに書き込まれるまで、送信はサスペンド状態になります。

図 31.4 に転送完了割り込み要求信号 (UARTAn_INTUT) のタイミングを示します。UARTAn_INTUT は以下のタイミングで発行されます。

- ASIMAn0.ISSMA = 0 のとき (UARTAn_INTUT は転送完了割り込みとして機能)
UARTAn_INTUT は最終ストップビットの出力後に発行されます。
- ASIMAn0.ISSMA = 1 のとき (UARTAn_INTUT はバッファ空き割り込みとして機能)
UARTAn_INTUT はスタートビットの出力時に発行されます。

注. n : ユニット番号 (n = 0, 1)




図 31.4 割り込み出力タイミング

(5) 連続送信

UARTAn では連続送信を実現するために送信バッファレジスタ (TXBAn) と送信シフトレジスタを分離しています。

送信シフトレジスタがシフト動作を開始した時点で、次の送信データを送信バッファレジスタ (TXBAn) に書き込むことができます。この動作により連続送信が可能となり、それにより通信レートを向上できます。

バッファ空き割り込みの発生から以下に定義した最大クロックサイクル数以内に TXBAn への書き込みが完了しなければ、連続送信はできないので注意してください。

最大クロックサイクル数 = データ転送長 $\times 2k - (2k + 3)$

k : BRGCAn レジスタの設定値 (k = 2, 3, 4, 5, 6, ..., 255)

最大クロックサイクル数の算出例を以下に説明します。BRGCAn レジスタ = 0x02 (k = 2)、

スタートビット = 1 ビット、キャラクタ長 = 8 ビット、パリティ使用、ストップビット = 1 ビットの場合

最大クロックサイクル数 = 転送長 $\times 2k - (2k + 3) = 11 \times 2 \times 2 - (2 \times 2 + 3) = 37$

(UARTAn 動作クロック (f_{UTAn}) の 37 サイクル以内に書き込みを完了させる必要があります。)

連続送信には以下の 2 つの方法があります。

(a) ポーリングによる連続送信

ステータスレジスタ (ASISAn) の TXBFA フラグと TXSFA フラグのポーリングにより、連続送信を実現します。

この方法を使用する場合は、動作モード設定レジスタ 0 (ASIMAn0) の ISSMA ビットを 0 にしてください。

連続送信の開始時および連続送信中

連続送信開始時は、TXBAn レジスタに 1 バイト目のデータを書き込み、送信バッファデータフラグ (ASISAn.TXBFA) が 0 であることを確認してから 2 バイト目のデータを書き込みます。同様に、ASISAn.TXBFA フラグが 0 であることを確認してから、以降のデータを TXBAn レジスタに書き込みます。

表 31.4 に連続送信開始時の TXBAn レジスタへの書き込み許可／禁止を示す判別フラグを示します。

表 31.4 連続送信開始時の TXBAn レジスタへの書き込み許可／禁止を示す判別フラグ

ASISAn.TXBFA	内容
0	書き込み許可
1	書き込み禁止

注. 連続送信を許可しているか禁止しているかを判別するには、ASISAn.TXBFA フラグのみを確認します。ASISAn.TXSFA フラグをこのフラグと組み合わせて判定に使用することはできません。

注. n : ユニット番号 (n = 0, 1)

連続送信の完了

連続送信では、必要数のデータを TXBAn レジスタに書き込んだ後に送信シフトレジスタおよび TXBAn レジスタ内のデータを送信したときに連続送信が完了します。完了を確認するには、送信シフトレジスタデータフラグ (ASISAn.TXSFA) の設定を確認します。

表 31.5 に送信中かどうかを示す確認フラグを示します。

表 31.5 送信中かどうかを示す確認フラグ

ASISAn.TXSFA	内容
0	送信完了
1	送信中

注. 連続送信完了後に送信ユニットを初期化する場合は、転送完了割り込みの発生後に ASISAn.TXSFA フラグが 0 であることを確認してから、ユニットを初期化してください。

注. 連続送信中は、1 データフレームの送信後、UARTAn_INTUT 割り込み処理の実行前に次の送信が完了する可能性があります。対策として、送信データ数をカウントするプログラムを組み込み、ASISAn.TXSFA フラグを参照することで検出できます。

注. n : ユニット番号 (n = 0, 1)

表 31.6 に、ポーリングによる連続送信処理手順の例を示します。

表 31.6 ポーリングによる連続送信処理手順の例

手順	プロセス	詳細説明
ポーリングによる連続送信処理手順の例	<1> レジスタの設定	ASISAn0.ISSMA = 0
	<2> 必要数の送信データを TXBAn レジスタに書き込んだかどうか確認する。 「はい」の場合は<5>に進む 「いいえ」の場合は<3>に進む	—
	<3> ASISAn.TXBFA フラグがクリアされるまで待つ。	データを送信シフトレジスタへ転送する。
	<4> 送信データを TXBAn レジスタに書き込む。 <2>に進む。	—
	<5> ASISAn.TXSFA フラグがクリアされるまで待つ。	送信シフトレジスタからデータを転送し、転送完了後に TXBAn レジスタから次のデータ転送がなかったとき。
	<6> 送信処理の終了	—

注. n : ユニット番号 (n = 0, 1)

(b) 割り込みを使用した連続送信

割り込み (UARTAn_INTUT) を使用して連続送信を実現します。

動作モード設定レジスタ 0 (ASISAn0) の ISSMA ビットを 1 にすることにより、送信バッファレジスタ (TXBAn) のデータを送信シフトレジスタに転送したときに割り込みを発生させることができます。

これにより、バッファ空き割り込み発生時に TXBAn レジスタにデータを書き込むことにより、連続送信が可能になります。

さらに、最後の送信データを TXBAn レジスタに書き込んだ後に ISSMA ビットを 0 にすることにより、連続送信の完了時に転送完了割り込みを発生させることができます。

表 31.7 に、割り込みを使用した連続送信手順の例を示します。

表 31.7 割り込みを使用した連続送信手順の例

手順	プロセス	詳細説明
割り込みを使用した連続送信手順の例	<1> レジスタの設定	ASIMAn0.ISSMA = 1
	<2> TXBAn レジスタへの書き込み	—
	<3> UARTAn_INTUT の待機	バッファ空き割り込み
	<4> UARTAn_INTUT の発生	—
	<5> 必要数の送信データを TXBAn レジスタに書き込んだかどうか確認する。 「はい」の場合は<6>に進む。 「いいえ」の場合は<2>に進む。	—
	<6> ASIMAn0 レジスタの設定	ASIMAn0.ISSMA = 0
	<7> UARTAn_INTUT の待機	転送完了割り込み
	<8> UARTAn_INTUT の発生	—
	<9> 送信処理の終了	—

注. n : ユニット番号 (n = 0, 1)

図 31.5 に連続送信開始のタイミングを、図 31.6 に連続送信完了のタイミングを示します。




図 31.5 連続送信開始のタイミング

注. ASISAn レジスタを読むと、ASISAn.TXBFA フラグと TXSFA フラグの両方が 1 の期間が存在します。したがって、ASISAn.TXBFA フラグのみを使用して書き込み許可／禁止を判定してください。




図 31.6 連続送信完了のタイミング

(6) 通常の受信動作

動作モード設定レジスタ 0 (ASIMAn0) の EN ビットを 1 にしてから ASIMAn0 レジスタの RXEA ビットを 1 にすると、受信許可状態となり、RxDAn 端子への入力のサンプリングを実行します。

ASIMAn1.ALV ビットが 0 の場合、ボーレートジェネレータの 8 ビットカウンタは RxDAn 端子の立ち下がりエッジの検出でカウントを開始します。カウンタがボーレートジェネレータコントロールレジスタ (BRGCAn) の設定値に達すると、RxDAn 端子への入力が (図 31.7 の▽で示すポイントで) 再度サンプリングされます。RxDAn 端子が Low の場合、スタートビットと見なされます。

ASIMAn1.ALV ビットが 1 の場合、ボーレートジェネレータの 8 ビットカウンタは RxDAn 端子の立ち上がりエッジの検出でカウントを開始します。カウンタがボーレートジェネレータコントロールレジスタ (BRGCAn) の設定値に達すると、RxDAn 端子への入力が (図 31.7 の▽で示すポイントで) 再度サンプリングされます。RxDAn 端子が High の場合、スタートビットと見なされます。

図 31.7 に、受信動作のタイミング図を示します。

スタートビットを検出すると受信動作を開始し、シリアルデータを指定されたボーレートで受信シフトレジスタに順次格納します。ストップビットを受信すると転送完了割り込み (UARTAn_INTUR) が発生し、同時に受信シフトレジスタ内のデータが受信バッファレジスタ (RXBA[n]) に書き込まれます。

オーバーランエラー (ASISAn.OVEA) が発生した場合、エラー発生時に受信したデータは RXBA[n] レジスタに書き込まれないので注意してください。

受信中にパリティエラー (ASISAn.PEA) またはフレーミングエラー (ASISAn.FEA) が発生した場合、ストップビットを受信するまで受信継続します。受信完了後、ASIMAn0.ISRMA ビットに設定した受信エラー割り込み (UARTAn_INTUR または UARTAn_INTURE) が発生します。

受信エラーが発生した場合、ステータスレジスタ (ASISAn) を読み出してから受信バッファレジスタ (RXBA[n]) を読み出してエラーフラグをクリアしてください。

受信バッファレジスタ (RXBA[n]) を読み出さないと、次データの受信時にオーバーランエラーが発生し、受信エラー状態が継続します。

受信は常にストップビットを含むものとして扱われます。したがって、2 ビット目のストップビットは無視されます。

注: n : ユニット番号 (n = 0, 1)




図 31.7 UART 受信動作のタイミング

(7) 受信エラー

受信中に発生する可能性があるエラーはパリティエラー、フレーミングエラー、オーバーランエラーの 3 種類です。

このようなエラーが発生した場合、ステータスレジスタ (ASISAn) の対応するエラーフラグが設定されて、受信エラー割り込み要求信号 (UARTAn_INTUR または UARTAn_INTURE) が発生します。

ステータスレジスタ (ASISAn) の内容を読み出して確認する受信エラー割り込み処理ルーチンにより、受信エラーの種類を識別できます。

ASISAn レジスタの内容は、ステータスクリアトリガレジスタ (ASCTAn) の対応するビットを 1 にすることで 0 になります。

表 31.8 に各受信エラーの要因を示します。

表 31.8 受信エラーの要因

エラーフラグ	受信エラー	要因
ASISAn.PEA	パリティエラー	受信用に指定したパリティが受信データのパリティに一致しない。
ASISAn.FEA	フレーミングエラー	ストップビットが検出されない。
ASISAn.OVEA	オーバーランエラー	受信バッファから受信データを読み出す前に、次データの受信が完了。

動作モード設定レジスタ 0 (ASIMAn0) の ISRMA ビットを 0 にすると、受信エラー割り込みを UARTAn_INTUR から分離して、UARTAn_INTURE として発生させる事ができます。

図 31.8 に、ASIMAn0.ISRMA ビット設定値によって変化する割り込み出力波形を示します。




図 31.8 ASIMAn0.ISRMA 設定値によって変化する割り込み出力

31.3.3 受信データノイズフィルタ

本フィルタは受信データ (RxDAn) をサンプリングし、2 回一致したらレベルが確定したとみなします。回路構成により、受信データは動作クロックの最大 3 サイクル分遅れします。

図 31.9 にノイズフィルタ回路を示します。




図 31.9 ノイズフィルタ

31.3.4 ボーレートジェネレータ

ボーレートジェネレータは 8 ビットプログラマブルカウンタで構成され、UARTAn の送受信用のシリアルクロックを発生させます。

送信用と受信用にそれぞれ一つずつ 8 ビットカウンタが存在します。

(1) ボーレートジェネレータの構成

(a) UARTAn 動作クロック

ASIMAn0.EN = 1 のとき、UARTAn 動作クロック (f_{UTAn}) が各モジュールに供給されます。ASIMAn0.EN = 0 のとき、UARTAn 動作クロックは Low 状態に固定されます。

(b) 送信カウンタ

ASIMAn0.EN = 0 または ASIMAn0.TXEA = 0 になると、このカウンタは 0 にクリアされて停止します。ASIMAn0.EN = 1 かつ ASIMAn0.TXEA = 1 のときに、カウントを再開します。

最初の送信データを送信バッファレジスタ (TXBAn) に書き込むと、カウンタが 0 にクリアされます。

連続送信を行う場合、1 フレーム分のデータの送信が完了すると、カウンタが再度 0 にクリアされます。次に送信するデータがない場合、カウンタは 0 にクリアされず、ASIMAn0.EN ビットまたは TXEA ビットが 0 にクリアされるまでカウントを継続します。ASIMAn0.EN = 0 または ASIMAn0.TXEA = 0 の場合、カウンタは 0x00 で停止します。

(c) 受信カウンタ

ASIMAn0.EN = 0 または ASIMAn0.RXEA = 0 になると、このカウンタは 0 にクリアされて停止します。スタートビットの検出時にカウントを開始します。

1 フレームの受信後、次のスタートビットが検出されるまでカウンタ動作を停止します。ASIMAn0.EN = 0 または ASIMAn0.RXEA = 0 の場合、カウンタは 0x00 で停止します。

注. n : ユニット番号 (n = 0, 1)

図 31.10 にボーレートジェネレータの構成を示します。




図 31.10 ボーレートジェネレータの構成

(2) シリアルクロックの生成

生成対象のシリアルクロックはボーレートジェネレータコントロールレジスタ (BRGCAn) を使って指定できます。

ボーレートジェネレータは、8 ビットカウンタへの入力クロック信号 (f_{UTAn}) の周波数を、BRGCAn レジスタで設定した除数で分周します。この分周結果をさらに 2 分周してシリアルクロックを生成します。

(3) ボーレートの計算

(a) ボーレートの計算式

ボーレートは以下の式で算出できます。

$$\text{ボーレート} = f_{UTAn} \div (2 \times k) \text{ [bps]}$$

f_{UTAn} : 動作クロックの周波数

k: BRGCAn レジスタのビット 7～0 で設定した値 (k = 2, 3, 4, ..., 255)

(b) ボーレート誤差

ボーレート誤差は以下の式で算出できます。

$$\text{誤差} = \left[\frac{\text{実際のボーレート(誤差ありのボーレート)}}{\text{所望のボーレート(正確なボーレート)}} - 1 \right] \times 100[\%]$$

注. 送信時のボーレート誤差は、受信側の許容誤差範囲内に抑えてください。

注. 受信時のボーレート誤差が、受信時の許容ボーレート誤差範囲を満たすようにしてください。受信時の許容ボーレート誤差は、(d) 受信時の許容ボーレート範囲で説明します。

注. n : ユニット番号 (n = 0, 1)

(c) ボーレート設定例

表 31.9～表 31.12 にボーレートジェネレータの設定データを示します。

表 31.9 ボーレートジェネレータの設定データ (1/4)

所望のボーレート	UARTA0CLK = 64 MHz (UTA0CK.SEL[1:0] = 10b) で動作時													
	分周なし		2 分周		4 分周		8 分周		16 分周		32 分周		64 分周	
	(UTAnCK.CK[3:0] = 0x0)		(UTAnCK.CK[3:0] = 0x1)		(UTAnCK.CK[3:0] = 0x2)		(UTAnCK.CK[3:0] = 0x3)		(UTAnCK.CK[3:0] = 0x4)		(UTAnCK.CK[3:0] = 0x5)		(UTAnCK.CK[3:0] = 0x6)	
	k	所望のボーレートからの誤差	k	所望のボーレートからの誤差	k	所望のボーレートからの誤差	k	所望のボーレートからの誤差	k	所望のボーレートからの誤差	k	所望のボーレートからの誤差	k	所望のボーレートからの誤差
200 bps	禁止		禁止		禁止		禁止		禁止		禁止		禁止	
300 bps	禁止		禁止		禁止		禁止		禁止		禁止		禁止	
600 bps	禁止		禁止		禁止		禁止		禁止		禁止		禁止	
1200 bps	禁止		禁止		禁止		禁止		禁止		禁止		禁止	
2400 bps	禁止		禁止		禁止		禁止		禁止		禁止		204	0.16%
4800 bps	禁止		禁止		禁止		禁止		禁止		208	0.16%	104	0.16%
9600 bps	禁止		禁止		禁止		禁止		208	0.16%	104	0.16%	52	0.16%
19200 bps	禁止		禁止		禁止		208	0.16%	104	0.16%	52	0.16%	26	0.16%
38400 bps	禁止		禁止		208	0.16%	104	0.16%	52	0.16%	26	0.16%	13	0.16%
76800 bps	禁止		208	0.16%	104	0.16%	52	0.16%	26	0.16%	13	0.16%	禁止	
115200 bps	禁止		139	-0.08%	69	0.64%	35	-0.79%	17	2.12%	禁止		禁止	
153600 bps	208	0.16%	104	0.16%	52	0.16%	26	0.16%	13	0.16%	禁止		禁止	

表 31.10 ボーレートジェネレータの設定データ (2/4) (1/2)

所望のボーレート	UARTA0CLK = 8 MHz (UTA0CK.SEL[1:0] = 11b) で動作時													
	分周なし		2 分周		4 分周		8 分周		16 分周		32 分周		64 分周	
	(UTAnCK.CK[3:0] = 0x0)		(UTAnCK.CK[3:0] = 0x1)		(UTAnCK.CK[3:0] = 0x2)		(UTAnCK.CK[3:0] = 0x3)		(UTAnCK.CK[3:0] = 0x4)		(UTAnCK.CK[3:0] = 0x5)		(UTAnCK.CK[3:0] = 0x6)	
	k	所望のボーレートからの誤差	k	所望のボーレートからの誤差	k	所望のボーレートからの誤差	k	所望のボーレートからの誤差	k	所望のボーレートからの誤差	k	所望のボーレートからの誤差	k	所望のボーレートからの誤差
200 bps	禁止		禁止		禁止		禁止		禁止		禁止		禁止	
300 bps	禁止		禁止		禁止		禁止		禁止		禁止		208	0.16%
600 bps	禁止		禁止		禁止		禁止		禁止		208	0.16%	104	0.16%
1200 bps	禁止		禁止		禁止		禁止		208	0.16%	104	0.16%	52	0.16%
2400 bps	禁止		禁止		禁止		208	0.16%	104	0.16%	52	0.16%	26	0.16%

表 31.10 ポーレートジェネレータの設定データ (2/4) (2/2)

所望のボーレート	UARTAMCLK = 8 MHz (UTA0CK.SEL[1:0] = 11b) で動作時													
	分周なし		2 分周		4 分周		8 分周		16 分周		32 分周		64 分周	
	(UTAnCK.CK[3:0] = 0x0)		(UTAnCK.CK[3:0] = 0x1)		(UTAnCK.CK[3:0] = 0x2)		(UTAnCK.CK[3:0] = 0x3)		(UTAnCK.CK[3:0] = 0x4)		(UTAnCK.CK[3:0] = 0x5)		(UTAnCK.CK[3:0] = 0x6)	
	k	所望のボーレートからの誤差	k	所望のボーレートからの誤差	k	所望のボーレートからの誤差	k	所望のボーレートからの誤差	k	所望のボーレートからの誤差	k	所望のボーレートからの誤差	k	所望のボーレートからの誤差
4800 bps	禁止		禁止		208	0.16%	104	0.16%	52	0.16%	26	0.16%	13	0.16%
9600 bps	禁止		208	0.16%	104	0.16%	52	0.16%	26	0.16%	13	0.16%	禁止	
19200 bps	208	0.16%	104	0.16%	52	0.16%	26	0.16%	13	0.16%	禁止		禁止	
38400 bps	104	0.16%	52	0.16%	26	0.16%	13	0.16%	禁止		禁止		禁止	
76800 bps	52	0.16%	26	0.16%	13	0.16%	禁止		禁止		禁止		禁止	
115200 bps	35	-0.79%	17	2.12%	禁止		禁止		禁止		禁止		禁止	
153600 bps	26	0.16%	13	0.16%	禁止		禁止		禁止		禁止		禁止	

表 31.11 ポーレートジェネレータの設定データ (3/4)

希望のポーレート	UARTAMCLK = 20 MHz (UTA0CK.SEL[1:0] = 01b) で動作時													
	分周なし		2 分周		4 分周		8 分周		16 分周		32 分周		64 分周	
	(UTAnCK.CK[3:0] = 0x0)		(UTAnCK.CK[3:0] = 0x1)		(UTAnCK.CK[3:0] = 0x2)		(UTAnCK.CK[3:0] = 0x3)		(UTAnCK.CK[3:0] = 0x4)		(UTAnCK.CK[3:0] = 0x5)		(UTAnCK.CK[3:0] = 0x6)	
	k	希望のポーレートからの誤差	k	希望のポーレートからの誤差	k	希望のポーレートからの誤差	k	希望のポーレートからの誤差	k	希望のポーレートからの誤差	k	希望のポーレートからの誤差	k	希望のポーレートからの誤差
200 bps	禁止		禁止		禁止		禁止		禁止		禁止		禁止	
300 bps	禁止		禁止		禁止		禁止		禁止		禁止		禁止	
600 bps	禁止		禁止		禁止		禁止		禁止		禁止		255	2.12%
1200 bps	禁止		禁止		禁止		禁止		禁止		255	2.12%	130	0.16%
2400 bps	禁止		禁止		禁止		禁止		255	2.12%	130	0.16%	65	0.16%
4800 bps	禁止		禁止		禁止		255	2.12%	130	0.16%	65	0.16%	33	-1.36%
9600 bps	禁止		禁止		255	2.12%	130	0.16%	65	0.16%	33	-1.36%	16	1.73%
19200 bps	禁止		255	2.12%	130	0.16%	65	0.16%	33	-1.36%	16	1.73%	8	1.73%
38400 bps	255	2.12%	130	0.16%	65	0.16%	33	-1.36%	16	1.73%	8	1.73%	4	1.73%
76800 bps	130	0.16%	65	0.16%	33	-1.36%	16	1.73%	8	1.73%	4	1.73%	禁止	
115200 bps	87	-0.22%	43	0.94%	22	-1.36%	11	-1.36%	禁止		禁止		禁止	
153600 bps	65	0.16%	33	-1.36%	16	1.73%	8	1.73%	4	1.73%	禁止		禁止	

表 31.12 ポーレートジェネレータの設定データ (4/4) (1/2)

希望のポーレート	UARTALCLK = 32.768 kHz で動作時 (UTAnCK.CK[3:0] = 0x8)	
	k	希望のポーレートからの誤差
200 bps	82	-0.10%
300 bps	55	-0.70%
600 bps	27	-1.14%

表 31.12 ボーレートジェネレータの設定データ (4/4) (2/2)

所望のボーレート	UARTALOCK = 32.768 kHz で動作時 (UTAnCK.CK[3:0] = 0x8)	
	k	所望のボーレートからの誤差
1200 bps	14	-2.48%
2400 bps	7	-2.48%
4800 bps	禁止	
9600 bps	禁止	
19200 bps	禁止	
38400 bps	禁止	
76800 bps	禁止	
115200 bps	禁止	
153600 bps	禁止	

- 注:
- UARTAMCLK: UARTA 外部クロック
 - UARTASCLK: UARTA サブクロック
 - UARAHOCCLK: UARTA HOCO クロック
 - UARTAMOCCLK: UARTA MOCO クロック
 - UARTALOCK: UARTA LOCO クロック

- 注: k: ボーレートジェネレータコントロールレジスタ (BRGCAn) のビット 7~0 で設定した値 (k = 2, 3, 4, ..., 255)
n: ユニット番号 (n = 0, 1)

(d) 受信時の許容ボーレート範囲

図 31.11 に、受信時の送信側のボーレートの許容誤差を示します。




図 31.11 受信時の許容ボーレート範囲

- 注: 受信時のボーレート誤差が許容誤差範囲内になるように設定を行ってください。誤差が許容範囲内かどうかは以下の計算式で確認してください。

スタートビットの検出後、ボーレートジェネレータコントロールレジスタ (BRGCAn) で指定したカウンタにより、受信データのラッチタイミングが決定されます。ストップビットを含むフレーム全体をこのラッチより前に受信していれば、正常に受信できます。

11 ビットのデータを受信したと仮定した場合、理論値は以下のように算出できます。

- 1 ビットデータ長とボーレートとの関係

$$FL = (\text{Brate}) - 1$$
 Brate: UART のボーレート

k: BRGCAn レジスタの値を設定します。

FL: 1 ビットデータ長

ラッチタイミングのマージン: 1 クロック

- 許容最小データフレーム長 (FLmin)

$$FLmin = 11 \times FL - \frac{k-1}{2k} \times FL = \frac{21k+1}{2k} FL$$
- 受信可能な送信先の許容最大ボーレート (BRmax)

$$BRmax = (FLmin/11)^{-1} = \frac{22k}{21k+2} Brate$$
- 許容最大データフレーム長 (FLmax)

$$FLmax = \frac{21k+1}{20k} FL \times 11$$
- 受信可能な送信先の許容最小ボーレート (BRmin)

$$BRmin = (FLmax/11)^{-1} = \frac{20k}{21k-2} Brate$$

表 31.13 に、上記の最大および最小ボーレート式から算出できる、UART と送信側との間の許容ボーレート誤差を示します。

表 31.13 許容最大／最小ボーレート誤差

分周比 (k)	許容最大ボーレート誤差	許容最小ボーレート誤差
2	+2.32%	-2.43%
4	+3.52%	-3.61%
8	+4.14%	-4.19%
20	+4.51%	-4.53%
50	+4.66%	-4.67%
100	+4.71%	-4.71%
255	+4.74%	-4.74%

注: 受信の許容誤差は、1 フレームのビット数、入力クロック周波数、および分周比 (k) に依存します。

入力クロック周波数と分周比 (k) が高いほど、許容誤差も大きくなります。

注: k: BRGCAn レジスタの値を設定します。

注: n: ユニット番号 (n = 0, 1)

31.4 使用上の注意事項

31.4.1 RxDAn 端子のポート設定

ASIMAn1.ALV = 0 (待機時 = High レベル、スタートビット = Low レベル) のとき、受信データ (RxDAn) の初期値は High である必要があります。ASIMAn1.ALV = 1 (待機時 = Low レベル、スタートビット = High レベル) のとき、受信データ (RxDAn) の初期値は Low である必要があります。したがって、ASIMAn0.EN = 1 を設定する前に RxDAn 端子のポート設定が必要です。

31.4.2 UARTAn 動作クロック (f_{UTAn}) を選択するときの注意点

f_{UTAn} に UARTAMOCK を選択すると、中速オンチップオシレータの発振周波数精度により通信が正しく実行されないことがあります。したがって、MOCO ユーザトリミングコントロールレジスタ (MOCOUTCR) を使って精度を調整してください。

f_{UTAn} に低速オンチップオシレータ周辺クロック (UARTALOCK) を選択すると、低速オンチップオシレータの発振周波数精度により通信が正しく実行されないことがあります。したがって、LOCO ユーザトリミングコントロールレジスタ (LOCOUTCR) を使って精度を調整してください。

31.4.3 モジュールストップ状態の設定

モジュールストップコントロールレジスタ B (MSTPCRB) により、UARTA の動作禁止／許可を設定することが可能です。リセット後の初期状態では、UARTA の動作は停止しています。モジュールストップ状態を解除すると、レジスタへのアクセスが可能になります。詳細は、「10. 低消費電力モード」を参照してください。

32. 拡張シリアルサウンドインタフェース (SSIE)

32.1 概要

拡張シリアルサウンドインタフェース (SSIE) は、I²S、モノラル、TDM などのオーディオデータフォーマットに対応するさまざまなデバイスとの送受信を行うことができます。

32.2 特徴

表 32.1 SSIE の特徴

項目		説明
チャンネル数		1 チャンネル、SSIE0
通信モード		- マスタ/スレーブ - 送信/受信 (SSIE0 全二重通信または半二重通信)
通信フォーマット		- I²S フォーマット - モノラルフォーマット - TDM フォーマット
シリアルデータ		- MSB ファースト - データは左詰めまたは右詰めが可能 - SSILRCK0/SSIFS0 から SSITXD0/SSIRXD0/SSIDATA0 までの期間は、データ遅延 (1 クロックサイクル)、または遅延なしを選択可能 - システムワード長: 8、16、24、32、48、64、128、または 256 ビット - データワード長: 8、16、18、20、22、24、または 32 ビット - パディングの極性: ローまたはハイ
ビットクロック (SSIBCK0)	マスタモードの場合	2 つのクロックソースを利用可能 (AUDIO_CLK/GPT 出力 (GTIOC4A)) - クロックソース分周比: 1/1、1/2、1/4、1/6、1/8、1/12、1/16、1/24、1/32、1/48、1/64、1/96、1/128 - 通信停止時は供給/停止を選択可能
	マスタ/スレーブモードの場合	極性 (立ち上がりエッジまたは立ち下がりエッジ) を選択可能
LR クロック/フレーム同期 (SSILRCK0/SSIFS0)	マスタモードの場合	- 極性 (ローレベルまたはハイレベル) を選択可能 - 通信停止時は供給/停止を選択可能
送信データ (SSITXD0/SSIDATA0) および受信データ (SSIRXD0/SSIDATA0)	送信	ミュート手法 (送信 FIFO データの送信または 0 固定データの送信) を選択可能
FIFO	容量	送信 FIFO/受信 FIFO: 4 バイト×32 段
	データアライメント	FIFO とシフトレジスタ間のデータ転送に関するデータアライメント手法 (左詰めまたは右詰め) を選択可能
割り込み	割り込み出力	- 通信エラー/アイドルモード - 受信データフル - 送信データエンプティ
低電力消費機能		マスタモードではオーディオクロックを供給するかどうかを選択可能
モジュール停止機能	モジュールストップ状態に設定して消費電力を削減	
TrustZone フィルタ	セキュリティ属性を設定可能	

下表に、SSIE が使用可能な通信フォーマットで使用される用語の一覧および定義を示します。

表 32.2 用語の定義

用語	定義
開始トリガ	通信を有効にするために信号が LRCKP で指定した値に設定されたときの SSILRCK0/SSIFS0 端子上的信号の最初のエッジ
フレーム境界	SSIE がフレーム最初のデータを送信し始めるポイントまたは SSIE がフレーム最後のデータを送信し終えるポイント
フレームワード数	フレーム当たりのサウンドチャンネル数
システムワード長	チャンネル当たりのビット数
データワード長	チャンネル当たりの有効ビット数
通信フォーマットに関するコントロールビット	- SSICR レジスタ : FRM、DWL、SWL、LRCKP、SPDP、SDTA、PDTA、DEL ビット - SSIFCR レジスタ : BSW ビット - SSIOFR レジスタ : OMOD ビット - SSISCR レジスタ : TDES[4:0]および RDFS[4:0]ビット




図 32.1 通信フォーマットの定義

32.3 ブロック図

図 32.2 に SSIE のブロック図を示します。




図 32.2 全二重通信の SSIE ブロック図




図 32.3 半二重通信の SSIE ブロック図

図 32.4 に、SSIE のクロック構成を示します。




図 32.4 SSIE クロック構成

32.4 レジスタの説明

32.4.1 SSICR : コントロールレジスタ

Base address: SSIE0 = 0x4004_E000

Offset address: 0x00

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	CKS	TUIEN	TOIEN	RUIEN	ROIEN	IIEN	—	FRM[1:0]	DWL[2:0]			SWL[2:0]			
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	MST	BCKP	LRCK P	SPDP	SDTA	PDTA	DEL	CKDV[3:0]				MUEN	—	TEN	REN
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	REN	受信許可(注2) 0: 受信禁止 1: 受信許可 (受信開始)	R/W
1	TEN	送信許可(注2) 0: 送信禁止 1: 送信許可 (送信開始)	R/W
2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
3	MUEN	ミュート許可 0: 次のフレーム境界でミュート禁止 1: 次のフレーム境界でミュート許可	R/W
7:4	CKDV[3:0]	ビットクロック分周比選択 ^(注1) 0x0: AUDIO_MCK 0x1: AUDIO_MCK/2 0x2: AUDIO_MCK/4 0x3: AUDIO_MCK/8 0x4: AUDIO_MCK/16 0x5: AUDIO_MCK/32 0x6: AUDIO_MCK/64 0x7: AUDIO_MCK/128 0x8: AUDIO_MCK/6 0x9: AUDIO_MCK/12 0xA: AUDIO_MCK/24 0xB: AUDIO_MCK/48 0xC: AUDIO_MCK/96 その他: 設定禁止	R/W
8	DEL	シリアルデータ遅延の選択 ^(注1) モノラルフォーマットでは、このビットが SSILRCK0/SSIFS0 の波形をコントロールする。 詳細については、「 32.5.2. モノラルフォーマット 」を参照してください。 0: SSILRCK0/SSIFS0 と SSITXD0/SSIRXD0/SSIDATA0 の間に、SSIBCK0 の 1 サイクル分の遅延あり 1: SSILRCK0/SSIFS0 と SSITXD0/SSIRXD0/SSIDATA0 の間に遅延なし	R/W
9	PDTA	プレースメントデータアライメントの選択 ^(注1) 0: プレースメントデータを左詰めにする (SSIFTDR、SSIFRDR) 1: プレースメントデータを右詰めにする (SSIFTDR、SSIFRDR)	R/W
10	SDTA	シリアルデータアライメントの選択 ^(注1) 0: シリアルデータの次にパディングビットを送受信する 1: パディングビットの次にシリアルデータを送受信する	R/W
11	SPDP	シリアルパディング極性の選択 ^(注1) 0: パディングデータは Low レベル 1: パディングデータは High レベル	R/W
12	LRCKP	LR クロック/フレーム同期信号の初期値および極性の選択 ^(注1) 0: 初期値は High レベル フレームの開始トリガは SSILRCK0/SSIFS0 の立ち下がりエッジと同期される 1: 初期値は Low レベル フレームの開始トリガは SSILRCK0/SSIFS0 の立ち上がりエッジと同期される	R/W
13	BCKP	ビットクロック極性の選択 ^(注1) 0: SSILRCK0/SSIFS0 と SSITXD0/SSIRXD0/SSIDATA0 は、立ち下がりエッジで変化 (SSILRCK0/SSIFS0 と SSIRXD0/SSIDATA0 は、SSIBCK0 の立ち上がりエッジでサンプリング) 1: SSILRCK0/SSIFS0 と SSITXD0/SSIRXD0/SSIDATA0 は、立ち上がりエッジで変化 (SSILRCK0/SSIFS0 と SSIRXD0/SSIDATA0 は、SSIBCK0 の立ち下がりエッジでサンプリング)	R/W
14	MST	マスタ有効化 ^(注1) 0: スレーブモード通信 1: マスタモード通信	R/W
15	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
18:16	SWL[2:0]	システムワード長の選択 ^(注1) 0 0 0: 8 ビット 0 0 1: 16 ビット 0 1 0: 24 ビット 0 1 1: 32 ビット 1 0 0: 48 ビット 1 0 1: 64 ビット 1 1 0: 128 ビット 1 1 1: 256 ビット	R/W

ビット	シンボル	機能	R/W																				
21:19	DWL[2:0]	データワード長の選択(注1) 000: 8 ビット 001: 16 ビット 010: 18 ビット 011: 20 ビット 100: 22 ビット 101: 24 ビット 110: 32 ビット 111: 設定禁止	R/W																				
23:22	FRM[1:0]	フレームワード数の選択(注1) <table border="1"> <thead> <tr> <th colspan="4">通信フォーマット (SSIOFR.OMOD[1:0])</th></tr> <tr> <th>FRM[1:0]</th><th>I²S (00b)</th><th>モノラル (10b)</th><th>TDM (01b)</th></tr> </thead> <tbody> <tr> <td>00b</td><td>2</td><td>1</td><td>設定禁止</td></tr> <tr> <td>01b</td><td rowspan="3">設定禁止</td><td rowspan="3">設定禁止</td><td>4</td></tr> <tr> <td>10b</td><td>6</td></tr> <tr> <td>11b</td><td>8</td></tr> </tbody> </table>	通信フォーマット (SSIOFR.OMOD[1:0])				FRM[1:0]	I ² S (00b)	モノラル (10b)	TDM (01b)	00b	2	1	設定禁止	01b	設定禁止	設定禁止	4	10b	6	11b	8	R/W
通信フォーマット (SSIOFR.OMOD[1:0])																							
FRM[1:0]	I ² S (00b)	モノラル (10b)	TDM (01b)																				
00b	2	1	設定禁止																				
01b	設定禁止	設定禁止	4																				
10b			6																				
11b			8																				
24	—	読むと 0 が読めます。書く場合、0 としてください。	R/W																				
25	IEN	アイドルモード割り込み出力の許可 0: アイドルモード割り込み出力禁止 1: アイドルモード割り込み出力許可	R/W																				
26	ROIEN	受信オーバーフロー割り込み出力の許可 0: 受信オーバーフロー割り込み出力禁止 1: 受信オーバーフロー割り込み出力許可	R/W																				
27	RUIEN	受信アンダーフロー割り込み出力の許可 0: 受信アンダーフロー割り込み出力禁止 1: 受信アンダーフロー割り込み出力許可	R/W																				
28	TOIEN	送信オーバーフロー割り込み出力許可 0: 送信オーバーフロー割り込み出力禁止 1: 送信オーバーフロー割り込み出力許可	R/W																				
29	TUIEN	送信アンダーフロー割り込み出力の許可 0: 送信アンダーフロー割り込み出力禁止 1: 送信アンダーフロー割り込み出力許可	R/W																				
30	CKS	マスタモード通信に関するオーディオクロックの選択(注1) 0: AUDIO_CLK 入力を選択する 1: GTIOC4A (GPT 出力) を選択する	R/W																				
31	—	読むと 0 が読めます。書く場合、0 としてください。	R/W																				

注 1. SSIE が通信状態 (SSISR.IIRQ = 0) の間、これらのビットへの書き込みは禁止されています。書き換えによってこれらのビットの値が変化した場合、以降の動作は予測できません。

注 2. TEN ビットまたは REN ビットが書き換えられた場合は、SSISR.IIRQ ビットが目的の状態になっていることを確認してください。書き換えによって TEN または REN ビットの値が変化した場合、以降の動作は予測できません。たとえば、送受信許可のときは SSISR.IIRQ が 0 であることを、送受信禁止のときは SSISR.IIRQ が 1 であることを確認してください。

このレジスタは、オーディオクロックの選択、割り込み要求のコントロール、データフォーマットの選択、動作モードの設定を行います。

TEN および REN ビット（送信および受信の許可）

TEN および REN ビットは送信および受信を許可／禁止します。これらのビットのいずれかに 1 が書き込まれると、SSILRCK0/SSIFS0 信号による開始トリガと同期して、対応する通信動作が始まります。詳細は「[32.8.2. 送信](#)」～「[32.8.4. 送受信](#)」を参照してください。このビットに 0 が書き込まれると、現在の通信動作が次のフレーム境界で停止します。送信および受信の両方で SSIE を使用するには、両方のビットに常に 1 を書き込みます。SSIE を使った通信を停止するときは、常に送信および受信の両方を禁止します（TEN および REN ビットに 0 を書き込む）。

フレーム境界の到達前に SSIE を停止したい場合は、ソフトウェアリセット手順を実行します。

MUEN ビット (ミュート許可)

MUEN ビットは、SSITXD0/SSIDATA0 端子からの出力データのミュート機能を設定／解除します。フレームの中間部分でビットを 1 にすると、SSITXD0/SSIDATA0 出力は、次のフレーム境界で 0 に変わります。フレームの中間部分でビットを 0 にすると、SSITXD0/SSIDATA0 出力は、次のフレーム境界で送信 FIFO データレジスタのデータに変わります。MUEN ビットは、データに対してのみ制御します。ステータスフラグと割り込み信号が、通常は生成されます。

このビットの値変更は、使用する通信フォーマットの設定後に実行されなければなりません。




図 32.5 ミュート機能設定時のデータ送信

CKDV[3:0]ビット (ビットクロック分周比選択)

CKDV[3:0]ビットは、マスタモード通信時 (MST = 1) に AUDIO_MCK に基づいてビットクロックの分周比を設定します。スレーブモード通信時 (MST = 0) は、これらのビット設定は無効です。

このビットへの書き込みは、AUDIO_MCK の供給停止中に実行されなければなりません。タイミングの詳細については、「[32.4.3. SSIFCR : FIFO コントロールレジスタ](#)」の AUCKE ビットに関する詳細説明を参照してください。




図 32.6 マスタモード通信時のサンプリング周波数

DEL ビット (シリアルデータ遅延の選択)

DEL ビットは、SSILRCK0/SSIFS0 と SSITXD0/SSIRXD0/SSIDATA0 の間の、遅延の有無を設定します。

I²S または TDM フォーマットの場合は、DEL ビットを 0 に設定します。モノラルフォーマット使用時は、このビットを設定することで、SSILRCK0/SSIFS0 が High になっている期間の幅を変更します。詳細は「[32.5.2. モノラルフォーマット](#)」を参照してください。互換性のある通信フォーマット使用時は、通信が許可されるように本ビットを設定してください。




図 32.7 シリアルデータにおける遅延の設定

PDТА ビット (プレースメントデータアライメントの選択)

PDТА ビットは、プレースメントデータのアライメント方法を設定します。データワード長を 32 ビットに設定しているとき (SSICR.DWL[2:0] = 110b) は、このビットは無効です。

送信時については、[図 32.8](#) を参照してください。

最初の送信データ			2番目の送信データ			3番目の送信データ			4番目の送信データ						
DWL[2:0]	SSIFTDR						送信シフトレジスタ								
	PDTA = 0（左詰め）			PDTA = 1（右詰め）											
000 (8ビット)	7	0	無効	設定禁止	7	0	無効	7	0	無効	7	0	無効		
	7	0	無効		7	0	無効	7	0	無効	7	0	無効		
	7	0	無効		7	0	無効	7	0	無効	7	0	無効		
	7	0	無効		7	0	無効	7	0	無効	7	0	無効		
001 (16ビット)	15	0	無効	設定禁止	15	0	無効	15	0	無効	15	0	無効		
	15	0	無効		15	0	無効	15	0	無効	15	0	無効		
	15	0	無効		15	0	無効	15	0	無効	15	0	無効		
	15	0	無効		15	0	無効	15	0	無効	15	0	無効		
010～100 18ビット：X = 17 20ビット：X = 19 22ビット：X = 21 24ビット：X = 23	X	0	無効	無効	X	0	無効	X	0	無効	X	0	無効		
	X	0	無効	無効	X	0	無効	X	0	無効	X	0	無効		
	X	0	無効	無効	X	0	無効	X	0	無効	X	0	無効		
	X	0	無効	無効	X	0	無効	X	0	無効	X	0	無効		
110 (32ビット)	31	0	0	31	0	0	31	0	0	31	0	0	31	0	0
	31	0	0	31	0	0	31	0	0	31	0	0	31	0	0
	31	0	0	31	0	0	31	0	0	31	0	0	31	0	0
	31	0	0	31	0	0	31	0	0	31	0	0	31	0	0
111 (設定禁止)															

図 32.8 送信時のプレースメントデータのアライメント

受信時には、[図 32.9](#) を参照してください。


最初の送信データ			2番目の送信データ			3番目の送信データ			4番目の送信データ																																				
DWL[2:0]	受信シフトレジスタ			SSIFRDR																																									
				PDТА = 0（左詰め）			PDТА = 1（右詰め）																																						
000 (8ビット)	<table><tr><td>無効</td><td>7</td><td>0</td></tr><tr><td>無効</td><td>7</td><td>0</td></tr><tr><td>無効</td><td>7</td><td>0</td></tr><tr><td>無効</td><td>7</td><td>0</td></tr></table>			無効	7	0	無効	7	0	無効	7	0	無効	7	0	<table><tr><td>7</td><td>0</td><td>無効</td></tr><tr><td>7</td><td>0</td><td>無効</td></tr><tr><td>7</td><td>0</td><td>無効</td></tr><tr><td>7</td><td>0</td><td>無効</td></tr></table>			7	0	無効	7	0	無効	7	0	無効	7	0	無効	設定禁止														
無効	7	0																																											
無効	7	0																																											
無効	7	0																																											
無効	7	0																																											
7	0	無効																																											
7	0	無効																																											
7	0	無効																																											
7	0	無効																																											
001 (16ビット)	<table><tr><td>無効</td><td>15</td><td>0</td></tr><tr><td>無効</td><td>15</td><td>0</td></tr><tr><td>無効</td><td>15</td><td>0</td></tr><tr><td>無効</td><td>15</td><td>0</td></tr></table>			無効	15	0	無効	15	0	無効	15	0	無効	15	0	<table><tr><td>15</td><td>0</td><td>無効</td></tr><tr><td>15</td><td>0</td><td>無効</td></tr><tr><td>15</td><td>0</td><td>無効</td></tr><tr><td>15</td><td>0</td><td>無効</td></tr></table>			15	0	無効	15	0	無効	15	0	無効	15	0	無効	設定禁止														
無効	15	0																																											
無効	15	0																																											
無効	15	0																																											
無効	15	0																																											
15	0	無効																																											
15	0	無効																																											
15	0	無効																																											
15	0	無効																																											
010～100 18ビット：X = 17 20ビット：X = 19 22ビット：X = 21 24ビット：X = 23	<table><tr><td>無効</td><td>X</td><td>0</td></tr><tr><td>無効</td><td>X</td><td>0</td></tr><tr><td>無効</td><td>X</td><td>0</td></tr><tr><td>無効</td><td>X</td><td>0</td></tr></table>			無効	X	0	無効	X	0	無効	X	0	無効	X	0	<table><tr><td>X</td><td>0</td><td>無効</td></tr><tr><td>X</td><td>0</td><td>無効</td></tr><tr><td>X</td><td>0</td><td>無効</td></tr><tr><td>X</td><td>0</td><td>無効</td></tr></table>			X	0	無効	X	0	無効	X	0	無効	X	0	無効	<table><tr><td>無効</td><td>X</td><td>0</td></tr><tr><td>無効</td><td>X</td><td>0</td></tr><tr><td>無効</td><td>X</td><td>0</td></tr><tr><td>無効</td><td>X</td><td>0</td></tr></table>			無効	X	0	無効	X	0	無効	X	0	無効	X	0
無効	X	0																																											
無効	X	0																																											
無効	X	0																																											
無効	X	0																																											
X	0	無効																																											
X	0	無効																																											
X	0	無効																																											
X	0	無効																																											
無効	X	0																																											
無効	X	0																																											
無効	X	0																																											
無効	X	0																																											
110 (32ビット)	<table><tr><td>31</td><td>0</td></tr><tr><td>31</td><td>0</td></tr><tr><td>31</td><td>0</td></tr><tr><td>31</td><td>0</td></tr></table>			31	0	31	0	31	0	31	0	<table><tr><td>31</td><td>0</td></tr><tr><td>31</td><td>0</td></tr><tr><td>31</td><td>0</td></tr><tr><td>31</td><td>0</td></tr></table>			31	0	31	0	31	0	31	0	<table><tr><td>31</td><td>0</td></tr><tr><td>31</td><td>0</td></tr><tr><td>31</td><td>0</td></tr><tr><td>31</td><td>0</td></tr></table>			31	0	31	0	31	0	31	0												
31	0																																												
31	0																																												
31	0																																												
31	0																																												
31	0																																												
31	0																																												
31	0																																												
31	0																																												
31	0																																												
31	0																																												
31	0																																												
31	0																																												
111 (設定禁止)																																													

図 32.9 受信時のプレースメントデータのアライメント

SDTA ビット (シリアルデータ遅延の選択)

SDTA ビットは、シリアルデータおよびパディングビットのアライメント方法を設定します。パディングビットのない通信時は、このビットは無効です。

システムワード長：16ビット (SSICR.SWL[2:0] = 001b)、データワード長：8ビット (SSICR.DWL[2:0] = 000b)、
 データアライメント：データ → パディング (SDTA = 0)
 通信フォーマットのその他のコントロールビットは初期値。



システムワード長：16ビット (SSICR.SWL[2:0] = 001b)、データワード長：8ビット (SSICR.DWL[2:0] = 000b)、
 データアライメント：パディング → データ (SDTA = 1)
 通信フォーマットのその他のコントロールビットは初期値。





図 32.10 パディングビットを伴うシリアルデータのアライメント設定

SPDP ビット (シリアルパディング極性の選択)

SPDP ビットは、パディングビットの極性を設定します。

システムワード長：16ビット (SSICR.SWL[2:0] = 001b)、データワード長：8ビット (SSICR.DWL[2:0] = 000b)、
 パディング極性：0出力 (SPDP = 0)、アライメント：データ → パディング (SDTA = 0)
 通信フォーマットのその他のコントロールビットは初期値。



システムワード長：16ビット (SSICR.SWL[2:0] = 001b)、データワード長：8ビット (SSICR.DWL[2:0] = 000b)、
 パディング極性：1出力 (SPDP = 1)、アライメント：データ → パディング (SDTA = 0)
 通信フォーマットのその他のコントロールビットは初期値。




図 32.11 パディングビットの極性

LRCKP ビット (LR クロック/フレーム同期信号の初期値および極性の選択)


LRCKP ビットは、SSILRCK0/SSIFS0 の初期値および極性を設定します。このビットは、SSIE で使用する通信フォーマットに基づいて設定してください。表 32.3 SSILRCK0/SSIFS0 端子の初期出力値および極性を参照してください。スレーブモード通信時 (MST = 0) に使用されるのは開始トリガのみです。

これらのビットへの書き込みは、SSILRCK0/SSIFS0 端子への LR クロックの供給停止中に実行しなければなりません。LR クロックの出力に関する詳細は、「32.4.7. SSIOFR : オーディオフォーマットレジスタ」の LRCONT ビットの詳細説明を参照してください。

表 32.3 SSILRCK0/SSIFS0 端子の初期出力値および極性

通信フォーマット	期待される初期状態	LRCKP の設定値
I ² S	High	0
モノラル	Low	1
TDM	Low	1

注. 使用するフォーマットが I²S、モノラル、または TDM フォーマットと互換性がある場合、各フォーマットとの通信を有効化する設定を指定してください。

**図 32.12 LR クロック/フレーム同期極性設定****BCKP ビット (ビットクロック極性の選択)**

BCKP ビットは、ビットクロックの極性を設定します。

このビットへの書き込みは、AUDIO_MCK の供給停止中に実行されなければなりません。タイミングの詳細については、「32.4.3. SSIFCR : FIFO コントロールレジスタ」の AUCKE ビットに関する詳細説明を参照してください。

表 32.4 ビットクロックの極性

通信	マスタ/スレーブ	タイミング	BCKP = 0	BCKP = 1
受信	スレーブ	SSILRCK0/SSIFS0 サンプリング時	SSIBCK0 立ち上がりエッジ	SSIBCK0 立ち下がりエッジ
	マスタ/スレーブ	SSIRXD0/SSIDATA0 サンプリング時	SSIBCK0 立ち上がりエッジ	SSIBCK0 立ち下がりエッジ
送信	マスタ	SSILRCK0/SSIFS0 出力の変化時	SSIBCK0 立ち下がりエッジ	SSIBCK0 立ち上がりエッジ
	マスタ/スレーブ	SSITXD0/SSIDATA0 出力の変化時	SSIBCK0 立ち下がりエッジ	SSIBCK0 立ち上がりエッジ

MST ビット (マスタ有効化)

MST ビットは、マスタ/スレーブモード通信を設定します。

このビットへの書き込みは、AUDIO_MCK の供給停止中に実行されなければなりません。タイミングの詳細については、「[32.4.3. SSIFCR : FIFO コントロールレジスタ](#)」の AUCKE ビットに関する詳細説明を参照してください。

SWL[2:0]ビット (システムワード長の選択)

SWL[2:0]ビットは、1 システムワードのビット数を設定します。パディングビットは、DWL[2:0]で設定される 1 データワードと関連して送受信されます。詳細については、[表 32.11](#) を参照してください。

これらのビットへの書き込みは、SSILRCK0/SSIFS0 端子への LR クロックの供給停止中に実行しなければなりません。LR クロックの出力に関する詳細は、「[32.4.7. SSIOFR : オーディオフォーマットレジスタ](#)」の LRCONT ビットの詳細説明を参照してください。

DWL[2:0]ビット (データワード長の選択)

DWL[2:0]ビットは、1 データワードのビット数を設定します。データワード長 (データワードあたりのビット数) は、システムワード長 (システムワードあたりのビット数) を超えてはいけません。詳細については、[表 32.11](#) を参照してください。

FRM[1:0]ビット (フレームワード数の選択)

FRM[1:0]ビットは、各通信フォーマットのフレームワード数を設定します。

これらのビットへの書き込みは、SSILRCK0/SSIFS0 端子への LR クロックの供給停止中に実行しなければなりません。LR クロックの出力に関する詳細は、「[32.4.7. SSIOFR : オーディオフォーマットレジスタ](#)」の LRCONT ビットの詳細説明を参照してください。




図 32.13 フレームワード数

IEN ビット (アイドルモード割り込み出力の許可)

IEN ビットは、アイドルモード割り込み出力を許可/禁止します。このビットを許可 (1 に設定) すると、SSISR.IIRQ = 1 の立ち上がりエッジで割り込みが出力されます。SSISR.IIRQ = 1 の間にこのビットが 0 から 1 に変化したときにも、割り込みが出力されます。

ROIEN ビット (受信オーバーフロー割り込み出力の許可)

ROIEN ビットは、受信オーバーフロー割り込み出力を許可／禁止します。このビットを許可 (1 に設定) すると、SSISR.ROI RQ = 1 の立ち上がりエッジで割り込みが出力されます。SSISR.ROI RQ = 1 の間にこのビットが 0 から 1 に変化したときにも、割り込みが出力されます。

RUIEN ビット (受信アンダーフロー割り込み出力の許可)

RUIEN ビットは、受信アンダーフロー割り込み出力を許可／禁止します。このビットを許可 (1 に設定) すると、SSISR.RUI RQ = 1 の立ち上がりエッジで割り込みが出力されます。SSISR.RUI RQ = 1 の間にこのビットが 0 から 1 に変化したときにも、割り込みが出力されます。

TOIEN ビット (送信オーバーフロー割り込み出力許可)

TOIEN ビットは、送信オーバーフロー割り込み出力を許可／禁止します。このビットを許可 (1 に設定) すると、SSISR.TOIRQ = 1 の立ち上がりエッジで割り込みが出力されます。SSISR.TOIRQ = 1 の間にこのビットが 0 から 1 に変化したときにも、割り込みが出力されます。

TUIEN ビット (送信アンダーフロー割り込み出力の許可)

TUIEN ビットは、送信アンダーフロー割り込み出力を許可／禁止します。このビットを許可 (1 に設定) すると、SSISR.TUI RQ = 1 の立ち上がりエッジで割り込みが出力されます。SSISR.TUI RQ = 1 の間にこのビットが 0 から 1 に変化したときにも、割り込みが出力されます。

CKS ビット (マスタモード通信に関するオーディオクロックの選択)

CKS ビットは、マスタモード通信時 (MST = 1) のオーディオクロックを設定します。スレーブモード通信時 (MST = 0) は、このビットの設定は無効です。

このビットへの書き込みは、AUDIO_MCK の供給停止中に実行されなければなりません。タイミングの詳細については、「[32.4.3. SSIFCR : FIFO コントロールレジスタ](#)」の AUCKE ビットに関する詳細説明を参照してください。

32.4.2 SSISR : ステータスレジスタ

Base address: SSIE0 = 0x4004_E000

Offset address: 0x04

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	TUI RQ	TOIRQ	RUI RQ	ROI RQ	IIRQ	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	1	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
24:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
25	IIRQ	アイドルモードステータスフラグ 0: 通信状態 1: アイドル状態	R
26	ROI RQ	受信オーバーフローエラーステータスフラグ 0: 受信オーバーフローエラーは発生していない 1: 受信オーバーフローエラーが発生している	R/W
27	RUI RQ	受信アンダーフローエラーステータスフラグ 0: 受信アンダーフローエラーは発生していない 1: 受信アンダーフローエラーが発生している	R/W

ビット	シンボル	機能	R/W
28	TOIRQ	送信オーバーフローエラーステータスフラグ 0: 送信オーバーフローエラーは発生していない 1: 送信オーバーフローエラーが発生している	R/W
29	TUIRQ	送信アンダーフローエラーステータスフラグ 0: 送信アンダーフローエラーは発生していない 1: 送信アンダーフローエラーが発生している	R/W
31:30	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

このレジスタは、SSIE の動作状態を示すステータスフラグによって構成されます。

IIRQ フラグ (アイドルモードステータスフラグ)

IIRQ フラグは、アイドル状態を示すステータスフラグです。SSIE がアイドル状態にあるか、通信状態にあるかを示します。

詳細については、[図 32.14](#) および [図 32.15](#) を参照してください。




図 32.14 IIRQ 設定タイミング (送信)

- トランスミッタ (送信専用)

[0 になる条件]

送信が許可されている場合 (SSICR.TEN = 1 かつ SSICR.REN = 0) に、送信フレームの送信データが SSIFTDR レジスタに書き込まれ、開始トリガが SSILRCK0/SSIFS0 信号によって生成されたとき

[0 になるタイミング]

0 になる条件である開始トリガの生成から、「SSIBCK0 1 サイクル + PCLKB の 2 サイクル」が経過したとき

[1 になる条件]

送信と受信が禁止されている場合 (SSICR.TEN = 0 かつ SSICR.REN = 0) に、1 つのフレームの送信が完了したとき

[1 になるタイミング]

1 になる条件である送信の終了 (フレーム境界) から、PCLKB の 2 サイクルが経過したとき




図 32.15 IIRQ 設定タイミング (受信)

- レシーバ (受信専用)

[0 になる条件]

受信が許可されている場合 (SSICR.TEN = 0 かつ SSICR.REN = 1) に、開始トリガが SSILRCK0/SSIFS0 信号によって生成されたとき

[0 になるタイミング]

0 になる条件である開始トリガの生成から、「SSIBCK0 1 サイクル + PCLKB の 2 サイクル」が経過したとき

[1 になる条件]

送信と受信が禁止されている場合 (SSICR.TEN = 0 かつ SSICR.REN = 0) に、1 つのフレームの受信が完了したとき

[1 になるタイミング]

1 になる条件である受信の終了 (フレーム境界) から、PCLKB の 2 サイクルが経過したとき

- トランシーバ (送信および受信)

[0 になる条件]

送信と受信が許可されている場合 (SSICR.TEN = 1 かつ SSICR.REN = 1) に、送信フレームの送信データが SSIFTDR レジスタに書き込まれ、開始トリガが SSILRCK0/SSIFS0 信号によって生成されたとき

[0 になるタイミング]

0 になる条件である開始トリガの生成から、「SSIBCK0 1 サイクル + PCLKB の 2 サイクル」が経過したとき

[1 になる条件]

送信と受信が禁止されている場合 (SSICR.TEN = 0 かつ SSICR.REN = 0) に、1 つのフレームの送信が完了したとき

[1 になるタイミング]

1 になる条件である送信の終了 (フレーム境界) から、PCLKB の 2 サイクルが経過したとき

ROIRQ フラグ (受信オーバーフローエラーステータスフラグ)

ROIRQ フラグは、受信オーバーフローエラーを示すステータスフラグです。このフラグは自動判定により設定されますが、レジスタアクセスによってクリアされなければなりません。このフラグは、受信データが要求レートよりも速い速度で供給されていることを示します。受信オーバーフローエラー発生中は、受信シフトレジスタから SSIFRDR にデータは送信されません。オーバーフローエラーからの復旧手順については、「[32.8.6. エラー処理](#)」を参照してください。このフラグは、受信 FIFO データレジスタリセット (SSIFCR.RFRST) ではクリアされません。

[設定およびクリアの優先順位]

設定が優先されます。(注1)

[0 になる条件]

次の動作のいずれかが行われたとき

1. このビットから 1 を読み出したあとに 0 を書き込む(注2)
2. 通信を許可 (SSICR.REN を 0 から 1 に変更)

[0 になるタイミング]

上記の 0 になる条件に対応して 0 になるタイミング

1. このビットから 1 を読み出したあとに 0 を書き込んだとき (図 32.19 のタイミングと同じ)
2. SSICR.REN に 1 を書き込んでから PCLKB の 1 サイクル後(注3)

[1 になる条件]

SSIFRDR がフルの状態でのデータの受信が完了したとき

[1 になるタイミング]

受信が完了した後に、PCLKB の 3 サイクルが経過したとき

- 注 1. このビットは、ソフトウェアリセット (SSIFCR.SSIRST = 1) によってクリアされます。ソフトウェアリセットは、上述のどの 0 になる条件より優先されます。
- 注 2. 本ビットから 1 を読み出した後、以下の 3 つの条件のうちいずれかを満たしたときに、本ビットはクリアされます。
- ソフトウェアリセット (SSIFCR.SSIRST = 1) を行ったとき
 - 1 を読み出した後、0 の書き込みが完了したとき
 - SSICR.REN に 1 を書き込んだ後、PCLKB の 1 サイクルが経過したとき
- 注 3. 通信を許可 (SSICR.REN ビットの値を 0 から 1 に変更) してから、受信エラーフラグ (SSISR レジスタの RUIRQ および ROIRQ) がクリアされます。ただし、SSISR レジスタが継続して読み出されるとき、受信エラーフラグをクリアしたステータスは、読み出しできない可能性があります。




図 32.16 ROIRQ 設定タイミング

RUIRQ フラグ (受信アンダーフローエラーステータスフラグ)

RUIRQ フラグは、受信アンダーフローエラーを示すステータスフラグです。このフラグは自動判定により設定されますが、レジスタアクセスによってクリアされなければなりません。このフラグは、SSIFRDR がエンプティの間に読み出されることを示します。受信アンダーフローエラー発生中、SSIFRDR からのデータ読み出しは無効です。エラーからの復旧手順については、「32.8.6. エラー処理」を参照してください。このフラグは、受信 FIFO データレジスタリセット (SSIFCR.RFRST) ではクリアされません。ただし、受信 FIFO データレジスタのリセット中に SSIFRDR レジスタが読み出されたとしても、このフラグは設定されません。

[設定およびクリアの優先順位]

設定が優先されます。(注1)

[0 になる条件]

次の動作のいずれかが行われたとき

1. このビットから 1 を読み出したあとに 0 を書き込む(注2)
2. 通信の許可 (SSICR.REN を 0 から 1 に変更)

[0 になるタイミング]

前述の 0 になる条件に対応して 0 になるタイミング

1. このビットから 1 を読み出したあとに 0 を書き込んだとき (図 32.19 のタイミングと同じ)
2. SSICR.REN に 1 を書き込んでから PCLKB の 1 サイクル後(注3)

[1 になる条件]

SSIFRDR が空の間に SSIFRDR からの読み出し

[1 になるタイミング]

SSIFRDR からの読み出し完了時図 32.17 を参照してください。

- 注 1. このビットは、ソフトウェアリセット (SSIFCR.SSIRST = 1) によってクリアされます。ソフトウェアリセットは、上述のどの 0 になる条件より優先されます。
- 注 2. 本ビットから 1 を読み出した後、以下の 3 つの条件のうちいずれかを満たしたときに、本ビットはクリアされます。
- ソフトウェアリセット (SSIFCR.SSIRST = 1) を行ったとき
 - 1 を読み出した後、0 の書き込みが完了したとき
 - SSICR.REN に 1 を書き込んだ後、PCLKB の 1 サイクルが経過したとき
- 注 3. 通信を許可した後 (SSICR.REN ビットを 0 から 1 に変更)、受信エラーフラグ (RUIRQ レジスタの ROIRQ および SSISR) はクリアされます。ただし、SSISR レジスタが継続して読み出されると、受信エラーフラグをクリアしたステータスは、読み出しできない可能性があります。




図 32.17 RUIRQ 設定タイミング

TOIRQ フラグ (送信オーバーフローエラーステータスフラグ)

TOIRQ フラグは、送信オーバーフローエラーを示すステータスフラグです。このフラグは自動判断によって設定されますが、レジスタアクセスによってクリアされなければなりません。このフラグは、SSIFTDR レジスタがデータフルのときに同レジスタにデータを書き込む試みがなされたことを意味します。送信オーバーフローを引き起こすこのデータ書き込みは無視されます。オーバーフローエラーからの復旧手順については、「[32.8.6. エラー処理](#)」を参照してください。このフラグは、送信 FIFO データレジスタリセット (SSIFCR.TFRST) ではクリアされません。

[設定およびクリアの優先順位]

設定が優先されます。(注1)

[0 になる条件]

次の動作のいずれかが行われたとき

1. このビットから 1 を読み出したあとに 0 を書き込む(注2)
2. 通信の許可 (SSICR.TEN を 0 から 1 に変更)

[0 になるタイミング]

上記の 0 になる条件に対応して 0 になるタイミング

1. このビットから 1 を読み出したあとに 0 を書き込んだとき (図 32.19 のタイミングと同じ)
2. SSICR.TEN に 1 を書き込んでから PCLKB の 1 サイクル後^(注3)

[1 になる条件]

SSIFTDR レジスタがデータフルのときに同レジスタにデータを書き込む試みがなされた。

[1 になるタイミング]

SSIFTDR への書き込み完了時。詳細については、図 32.18 を参照してください。

- 注 1. このビットは、ソフトウェアリセット (SSIFCR.SSIRST = 1) によってクリアされます。ソフトウェアリセットは、上述のどの 0 になる条件より優先されます。
- 注 2. 本ビットから 1 を読み出した後、以下の 3 つの条件のうちいずれかを満たしたときに、本ビットはクリアされます。
- ソフトウェアリセット (SSIFCR.SSIRST = 1) を行ったとき
 - 1 を読み出した後、0 の書き込みが完了したとき
 - SSICR.TEN に 1 を書き込んだ後、PCLKB の 1 サイクルが経過したとき
- 注 3. 通信の許可 (SSICR.TEN ビットの値を 0 から 1 に変更) 後、送信エラーフラグ (SSISR レジスタの TOIRQ と TUIRQ) がクリアされる。ただし、SSISR レジスタが継続して読み出されるとき、送信エラーフラグをクリアしたステータスは、読み出しできない可能性があります。




図 32.18 TOIRQ 設定タイミング

TUIRQ フラグ (送信アンダーフローエラーステータスフラグ)

TUIRQ フラグは、送信アンダーフローエラーを示すステータスフラグです。このフラグは自動判定により設定されますが、レジスタアクセスによってクリアされなければなりません。フレームに必要なシリアルデータの SSIFTDR への書き込みが、フレームの送信に追いつかなかったことを示します。設定されたフラグをクリアしても、SSITXD0/SSIDATA0 出力は 0 のままです。送信 FIFO データレジスタ (SSIFTDR) へ書き込まれたデータを、SSITXD0/SSIDATA0 端子へ出力するには、図 32.56 の通信停止の手順および図 32.57 のエラー処理手順に従ってください。エラーからの復旧手順については、「32.8.6. エラー処理」を参照してください。本フラグは、送信 FIFO データレジスタリセット (SSIFCR.TFRST 信号) ではクリアできません。

[設定およびクリアの優先順位]

設定が優先されます。(注1)

[0 になる条件]

次の動作のいずれかが行われたとき

1. このビットから 1 を読み出したあとに 0 を書き込む^(注2)
2. 通信の許可 (SSICR.TEN を 0 から 1 に変更)

[0 になるタイミング]

上記の 0 になる条件に対応して 0 になるタイミング

1. このビットから 1 を読み出したあとに 0 が書き込まれたとき
2. SSICR.TEN に 1 を書き込んでから PCLKB の 1 サイクル後^(注3)




図 32.19 TUIRQ クリアタイミング

- 注 1. このビットは、ソフトウェアリセット (SSIFCR.SSIRST = 1) によってクリアされます。ソフトウェアリセットは、上述のどの 0 になる条件より優先されます。
- 注 2. 本ビットから 1 を読み出した後、以下の 3 つの条件のうちいずれかを満たしたときに、本ビットはクリアされます。
- ソフトウェアリセット (SSIFCR.SSIRST = 1) を行ったとき
 - 1 を読み出した後、0 の書き込みが完了したとき
 - SSICR.TEN に 1 を書き込んだ後、PCLKB の 1 サイクルが経過したとき
- 注 3. 通信の許可 (SSICR.TEN ビットの値を 0 から 1 に変更) 後、送信エラーフラグ (TOIRQ レジスタの TUIRQ と SSISR) がクリアされる。ただし、SSISR レジスタが継続して読み出されると、送信エラーフラグをクリアしたステータスは、読み出しできない可能性があります。

[1 になる条件]

フレーム境界を越えて通信が続く場合で、次のフレームに必要な送信データが SSIFTDR に書き込まれていない。詳細については、[図 32.20](#) および [図 32.21](#) を参照してください。

[1 になるタイミング]

フレーム境界から PCLKB の 3 サイクル後。詳細は、[図 32.20](#) を参照してください。




図 32.20 TUIRQ 設定タイミング (通信継続時)




図 32.21 TUIRQ 設定タイミング (通信中断時)

32.4.3 SSIFCR : FIFO コントロールレジスタ

Base address: SSIE0 = 0x4004_E000

Offset address: 0x10

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	AUCK E	—	—	—	—	—	—	—	—	—	—	—	—	—	—	SSIRS T
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	BSW	—	—	—	—	—	—	—	TIE	RIE	TFRS T	RFRS T
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	RFRST	受信 FIFO データレジスタリセット(注1) 0: 受信データ FIFO リセット条件をクリアする 1: 受信データ FIFO リセット条件を設定する	R/W
1	TFRST	送信 FIFO データレジスタリセット(注1) 0: 送信データ FIFO リセット条件をクリアする 1: 送信データ FIFO リセット条件を設定する	R/W
2	RIE	受信データフル割り込み出力許可 0: 受信データフル割り込みを禁止する 1: 受信データフル割り込みを許可する	R/W
3	TIE	送信データエンブティ割り込み出力許可 0: 送信データエンブティ割り込みを禁止する 1: 送信データエンブティ割り込みを許可する	R/W
10:4	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
11	BSW	バイトスワップ許可(注1) 0: バイトスワップを禁止する 1: バイトスワップを許可する	R/W
15:12	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
16	SSIRST	ソフトウェアリセット 0: ソフトウェアリセット条件をクリアする 1: ソフトウェアリセット条件を設定する	R/W
30:17	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
31	AUCKE	マスタモード通信時の AUDIO_MCK 許可(注1) 0: AUDIO_MCK の供給を禁止する 1: AUDIO_MCK の供給を許可する	R/W

注 1. SSIE が通信状態 (SSISR.IIRQ = 0) の間、これらのビットへの書き込みは禁止されています。書き換えによってこれらのビットの値が変化した場合、以降の動作は予測できません。

このレジスタは、ソフトウェアリセット、バイトスワップ、割り込み要求の許可／禁止を設定します。

RFRST ビット (受信 FIFO データレジスタリセット)

RFRST ビットは、受信 FIFO データレジスタ (SSIFRDR) のソフトウェアリセットを設定します。このビットに 1 を書き込むと、SSIFRDR に関連する内部状態を初期化します。表 32.5 に、このビットでトリガされるソフトウェアリセットの対象となるレジスタビットを網掛けで示します。本ビットは設定すると自動的にクリアされないため、0 を書き込んでソフトウェアリセットからレジスタビットを解放してください。0 を書き込んだ後、本ビットが 0 になったことを確認してから次の手順を開始してください。

このビットは、SSIRST ビットによるソフトウェアリセットの対象となります。SSIRST ビットによるソフトウェアリセットはこのビットによるリセットより優先順位が高いため、SSIRST ビットが設定されるとこのビットの設定は無視されます。

表 32.5 RFRST ビットによるソフトウェアリセットの対象となるビット

シンボル	アドレス (BASE+)		+0								+1							
			31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
			15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SSICR	0x00	+0	—	CKS	TUI EN	TOI EN	RUI EN	ROI EN	IIE N	—	FRM[1:0]		DWL[2:0]		SWL[2:0]			
		+2	—	MST	BCK P	LRC KP	SPD P	SDT A	PDT A	DEL	CKDV[3:0]				MU EN	—	TEN	REN
SSISR	0x04	+0	—	—	TUI RQ	TOI RQ	RUI RQ	ROI RQ	IIR Q	—	—	—	—	—	—	—	—	
		+2	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
SSIFCR	0x10	+0	AUC KE	—	—	—	—	—	—	—	—	—	—	—	—	—	SSI RST	
		+2	—	—	—	—	BS W	—	—	—	—	—	—	—	TIE	RIE	TFR ST	RFR ST
SSIFSR	0x14	+0	—	—	TDC[5:0]						—	—	—	—	—	—	TDE	
		+2	—	—	RDC[5:0]						—	—	—	—	—	—	RDF	
SSIFTDR	0x18	+0	SSIFTDR[31:16]															
		+2	SSIFTDR[15:0]															
SSIFRDR	0x1C	+0	SSIFRDR[31:16]															
		+2	SSIFRDR[15:0]															
SSIOFR	0x20	+0	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
		+2	—	—	—	—	—	—	BCK AST P	LRC ONT	—	—	—	—	—	—	OMOD[1:0]	
SSISCR	0x24	+0	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
		+2	—	—	—	TDES[4:0]						—	—	—	RDFS[4:0]			

TFRST ビット (送信 FIFO データレジスタリセット)

TFRST ビットは、送信 FIFO データレジスタ (SSIFTDR) のソフトウェアリセットを設定します。このビットに 1 を書き込むと、SSIFTDR に関連する内部状態を初期化します。表 32.6 に、このビットでトリガされるソフトウェアリセットの対象となるレジスタビットを網掛けで示します。本ビットは設定すると自動的にクリアされないため、0 を書き込んでソフトウェアリセットからレジスタビットを解放してください。0 を書き込んだ後、本ビットが 0 になったことを確認してから次の手順を開始してください。

このビットは、SSIRST ビットによるソフトウェアリセットの対象となります。SSIRST ビットによるソフトウェアリセットはこのビットによるリセットより優先順位が高いため、SSIRST ビットが設定されるとこのビットの設定は無視されます。

表 32.6 TFRST ビットによるソフトウェアリセットの対象となるビット (1/2)

シンボル	アドレス (BASE+)		+0								+1							
			31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
			15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SSICR	0x00	+0	—	CKS	TUI EN	TOI EN	RUI EN	ROI EN	IIEEN	—	FRM[1:0]		DWL[2:0]			SWL[2:0]		
		+2	—	MST	BCK P	LRC KP	SPD P	SDT A	PDT A	DEL	CKDV[3:0]				MU EN	—	TEN	REN
SSISR	0x04	+0	—	—	TUI RQ	TOI RQ	RUI RQ	ROI RQ	IIRQ	—	—	—	—	—	—	—	—	
		+2	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	

表 32.6 TFRST ビットによるソフトウェアリセットの対象となるビット (2/2)

シンボル	アドレス (BASE+)		+0								+1							
			31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
			15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SSIFCR	0x10	+0	AUC KE	—	—	—	—	—	—	—	—	—	—	—	—	—	—	SSI RST
		+2	—	—	—	—	BS W	—	—	—	—	—	—	—	TIE	RIE	TFR ST	RFR ST
SSIFSR	0x14	+0	—	—	TDC[5:0]						—	—	—	—	—	—	—	TDE
		+2	—	—	RDC[5:0]						—	—	—	—	—	—	—	RDF
SSIFTDR	0x18	+0	SSIFTDR[31:16]															
		+2	SSIFTDR[15:0]															
SSIFRDR	0x1C	+0	SSIFRDR[31:16]															
		+2	SSIFRDR[15:0]															
SSIOFR	0x20	+0	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
		+2	—	—	—	—	—	—	—	BCK AST P	LRC ONT	—	—	—	—	—	—	OMOD[1:0]
SSISCR	0x24	+0	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
		+2	—	—	—	TDES[4:0]						—	—	—	RDFS[4:0]			

RIE ビット (受信データフル割り込み出力許可)

RIE ビットは、受信データフル割り込み出力を許可／禁止します。受信データフル割り込みは、受信 FIFO データレジスタからのデータ読み出しをトリガするための割り込みとして使用します。受信データフル割り込みの設定条件 (1 になる条件) を指定してから (SSISCR.RDFS ビットを使用)、本ビットに 1 を書き込んでください。図 32.22 に、受信データフル割り込みの発生タイミングを示します。




図 32.22 受信データフル割り込みのタイミング

TIE ビット (送信データエンプティ割り込み出力許可)

TIE ビットは、送信データエンプティ割り込み出力を許可／禁止します。送信データエンプティ割り込みは、送信 FIFO データレジスタへのデータ書き込みをトリガする割り込みとして使用します。送信データエンプティ割り込みの設定条件 (1 になる条件) を指定してから (SSISCR.TDES[4:0] ビットを使用)、本ビットに 1 を書き込んでください。図 32.23 に送信データエンプティ割り込みの発生タイミングを示します。




図 32.23 送信データエンプティ割り込みのタイミング

BSW ビット (バイトスワップ許可)

BSW ビットは、送信 FIFO データレジスタ (SSIFTDR) および受信 FIFO データレジスタ (SSIFRDR) に関するレジスタアクセスのバイトスワップを許可/禁止します。このビットは、SSIFTDR および SSIFRDR への 16 ビットアクセスまたは 32 ビットアクセスのみに有効です。詳細については、[図 32.24](#) を参照してください。




図 32.24 バイトスワップの動作例

SSIRST ビット (ソフトウェアリセット)

SSIRST ビットは、SSIE のソフトウェアリセットを設定します。このビットに 1 を書き込むと、SSIE の内部状態を初期化します。[表 32.7](#) に、このビットでトリガされるソフトウェアリセットの対象となるレジスタビットを網

掛けで示します。本ビットは設定すると自動的にクリアされないため、0 を書き込んでソフトウェアリセットからレジスタビットを解放してください。0 を書き込んだ後、本ビットが 0 になったことを確認してから次の手順を開始してください。

SSIE の通信をすぐに停止するには、周辺機能をオフにしてからこのビットに 1 を書き込みます。ソフトウェアリセットによる初期化は、ビットクロックとは関係なく実行されます。

表 32.7 SSIRST ビットによるソフトウェアリセットの対象となるビット

シンボル	アドレス (BASE+)		+0								+1							
			31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
			15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SSICR	0x00	+0	—	CKS	TUI EN	TOI EN	RUI EN	ROI EN	IIE N	—	FRM[1:0]		DWL[2:0]		SWL[2:0]			
		+2	—	MST	BCK P	LRC KP	SPD P	SDT A	PDT A	DEL	CKDV[3:0]				MU EN	—	TEN	REN
SSISR	0x04	+0	—	—	TUI RQ	TOI RQ	RUI RQ	ROI RQ	IIR Q	—	—	—	—	—	—	—	—	
		+2	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
SSIFCR	0x10	+0	AUC KE	—	—	—	—	—	—	—	—	—	—	—	—	—	SSI RST	
		+2	—	—	—	—	BS W	—	—	—	—	—	—	—	TIE	RIE	TFR ST	RFR ST
SSIFSR	0x14	+0	—	—	TDC[5:0]						—	—	—	—	—	—	—	TDE
		+2	—	—	RDC[5:0]						—	—	—	—	—	—	—	RDF
SSIFTDR	0x18	+0	SSIFTDR[31:16]															
		+2	SSIFTDR[15:0]															
SSIFRDR	0x1C	+0	SSIFRDR[31:16]															
		+2	SSIFRDR[15:0]															
SSIOFR	0x20	+0	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
		+2	—	—	—	—	—	—	BCK AST P	LRC ONT	—	—	—	—	—	—	OMOD[1:0]	
SSISCR	0x24	+0	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
		+2	—	—	—	TDES[4:0]					—	—	—	RDFS[4:0]				

AUCKE ビット (マスタモード通信時の AUDIO_MCK 許可)

AUCKE ビットは、マスタモード通信 (MST = 1) 中の AUDIO_MCK への供給を許可／禁止します。

AUDIO_MCK に関連する設定を指定してから (SSICR レジスタの CKS、MST、BCKP、および CKDV ビットを使用)、本ビットを変更してください。




図 32.25 AUDIO_MCK の停止／再開

注. スレープモード通信中 (SSICR.MST = 0)、SSIE には SSIBCK0 の供給が必要です。マスタ側で BCK を停止するには、SSIE がアイドル状態 (SSISR.IIRQ = 1) であることを確認してください。SSIE がアイドルになる前に BCK が停止した場合、図 32.52 の通信開始手順を実施するか、図 32.58 の通信再開手順を実施してアイドル状態になるのを待ってください。

マスタモード通信 (SSICR.MST = 1) 時、SSIE はオーディオクロック (AUDIO_MCK) によって動作します。SSIE を完全に停止するには、SSIE がアイドル状態 (SSISR.IIRQ = 1) であることを確認してから、SSIFCR.AUCKE に 0 を書き込んでください。SSIE がアイドルになる前に SSIFCR.AUCKE に 0 が書き込まれた場合、図 32.52 の通信を開始する手順を取ってください。

図 32.26 および図 32.27 は、このビットを 1 に設定してから SSIBCK0 端子出力までの期間の信号動作のタイミングを示しています。




図 32.26 システムリセットからマスタモード通信開始までの動作のタイミング図




図 32.27 通信停止からマスターモード通信開始までの動作のタイミング図

注. AUDIO_MCK の供給が途切れたときは、SSIBCK0 端子の値が保持されます。したがって、SSIBCK0 信号は、H（ハイレベル）状態で停止する可能性があります。

32.4.4 SSIFSR : FIFO ステータスレジスタ

Base address: SSIE0 = 0x4004_E000

Offset address: 0x14

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	TDC[5:0]								—	—	—	—	—	TDE
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	1
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	RDC[5:0]								—	—	—	—	—	RDF
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	RDF	受信データフルフラグ 0: SSIFRDR の受信データのサイズが SSISCR.RDFS の値以下 1: SSIFRDR の受信データのサイズが SSISCR.RDFS+1 の値以上	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
13:8	RDC[5:0]	受信データ数 受信 FIFO データレジスタに保存された有効データの数	R
15:14	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
16	TDE	送信データエンptyフラグ 0: SSIFTDR の空きスペースが SSISCR.TDES の値以下 1: SSIFTDR の空きスペースが SSISCR.TDES+1 の値以上	R/W
23:17	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
29:24	TDC[5:0]	送信データ数 送信 FIFO データレジスタに保存された有効データの数	R
31:30	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

このレジスタは、送信 FIFO データレジスタおよび受信 FIFO データレジスタの状態を示すステータスフラグで構成されます。

RDF フラグ（受信データフルフラグ）

RDF フラグは、受信 FIFO データレジスタ (SSIFRDR) に、SSISCR.RDFS ビット+1 の値以上の未読の受信データがあることを意味します。このフラグは自動判定により設定されますが、レジスタアクセスによってクリアされなければなりません。

[設定およびクリアの優先順位]

クリアが優先されます。

[0 になる条件]

次の 2 つのいずれかの場合^(注1)

1. このビットから 1 を読み出したあとに 0 を書き込む (CPU 動作) ^(注2)
2. DTC を用いた割り込みルーチンによる、SSIFRDR からデータを読み出すための最後のアクセス (DTC 動作)

[0 になるタイミング]

上記の 0 になる条件に対応して 0 になるタイミング

1. このビットから 1 を読み出したあとに 0 が書き込まれる (図 32.19 のタイミングと同じ)
2. DTC を用いた割り込みルーチンによって SSIFRDR からデータを読み出すための最後のアクセス命令が出された PCLKB サイクル後

[1 になる条件]

SSIFRDR の空きスペースが、SSISCR.RDFS ビット+1 の値以上である。

[1 になるタイミング]

シフトレジスタからの送信が完了した結果、SSIFRDR が持つデータが SSISCR.RDFS ビット+1 の値以上となったとき。

- 注 1. これらのビットは、ソフトウェアリセット (SSIFCR.SSIRST = 1) および受信 FIFO データレジスタリセット (SSIFCR.RFRST = 1) によってクリアされます。これらのビットで使用可能なリセット条件は、ソフトウェアリセットおよび受信 FIFO データレジスタリセットのほか、上述の 0 になる条件があります。
- 注 2. このビットから 1 を読み出したあと、次の 4 つの条件のうち 1 つが満たされるとこのビットがクリアされます。
- ソフトウェアリセット (SSIFCR.SSIRST = 1) を行ったとき
 - 受信 FIFO データレジスタリセット (SSIFCR.RFRST = 1) を行ったとき
 - 1 を読み出した後、0 の書き込みが完了したとき
 - DTC を用いた割り込みルーチンによる、SSIFRDR からデータを読み出すための最後のアクセスを行ったとき




図 32.28 RDF の設定およびクリアに関するタイミング図

RDC[5:0]ビット（受信データ数）

RDC[5:0]ビットは、受信 FIFO データレジスタ (SSIFRDR) に保存されている有効データ数を示します。このビットが 0x00 のとき、受信データはありません。0x20 のとき、レジスタは受信データでいっぱいであり、空きスペースがありません。

TDE フラグ（送信データエンプティフラグ）

TDE フラグは、送信 FIFO データレジスタ (SSIFTDR) の空きスペースが、SSISCR.TDES ビット+1 の値以上であることを意味します。このフラグは自動判定により設定されますが、レジスタアクセスによってクリアされなければなりません。

[設定およびクリアの優先順位]

クリアが優先されます。(注1)

[0 になる条件]

次の 2 つのいずれかの場合

1. このビットから 1 を読み出したあとに 0 を書き込む (CPU 動作) (注2)
2. DTC を用いた割り込みルーチンによる、SSIFTDR にデータを書き込むための最後のアクセス (DTC 動作)

[0 になるタイミング]

上記の 0 になる条件に対応して 0 になるタイミング

1. このビットから 1 を読み出したあとにこのビットに 0 が書き込まれる (図 32.19 のタイミングと同じ)
2. DTC を用いた割り込みルーチンによる、SSIFTDR にデータを書き込むための最後のアクセス (DTC 動作)

[1 になる条件]

SSIFTDR の空きスペースが、SSISCR.TDES ビット+1 の値以上である。

[1 になるタイミング]

PCLKB での動作中、SSIFTDR の空きスペースが「SSISCR.TDES ビットに 1 を足した値で設定されるサイズ」以上であることが判明した。

注 1. このビットは、ソフトウェアリセット (SSIFCR.SSIRST = 1) および送信 FIFO データレジスタリセット (SSIFCR.TFRST = 1) によってクリアされます。このソフトウェアリセットと送信 FIFO データレジスタリセットは、上述のどの 0 になる条件より優先されます。

注 2. このビットから 1 を読み出したあと、次の 4 つの条件のうち 1 つが満たされるとこのビットがクリアされます。

- ソフトウェアリセット (SSIFCR.SSIRST = 1) を行ったとき
- 送信 FIFO データレジスタリセット (SSIFCR.TFRST = 1) を行ったとき

- 1を読み出した後、0の書き込みが完了したとき
- DTCを用いた割り込みルーチンによる、SSIFTDRにデータを書き込むための最後のアクセスを行ったとき




図 32.29 TDE の設定およびクリアに関するタイミング図

TDC[5:0]ビット（送信データ数）

TDC[5:0]ビットは、送信 FIFO データレジスタ (SSIFTDR) に保存されている有効データ数を示します。このビットが 0x00 のとき、データは送信されません。0x20 のときは、データを書き込むスペースがありません。

32.4.5 SSIFTDR : 送信 FIFO データレジスタ

Base address: SSIE0 = 0x4004_E000
Offset address: 0x18
Bit position: 31
Bit field: SSIFTDR[31:0]
Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
31:0	SSIFTDR[31:0]	送信 FIFO データ	W

このレジスタは、シリアル送信されるデータを格納します。このレジスタを読み出すとき、0 が返されます。このレジスタを送信に使うときは、このレジスタに書き込むデータを、送信データエンプティ割り込みによってトリガされる DTC 動作として指定します。このレジスタへのアクセスサイズは、表 32.8 の通信時のデータワード長に従って決定します。

表 32.8 FIFO へのレジスタアクセス制限 (1/2)

アクセスサイズ		バイト	ハーフワード	ワード
SSICR.DWL[2:0]	データワード長			
000b	8	○	—	—
001b	16	—	○	—
010b	18	—	—	○
011b	20	—	—	○
100b	22	—	—	○

表 32.8 FIFO へのレジスタアクセス制限 (2/2)

アクセスサイズ		バイト	ハーフワード	ワード
SSICR.DWL[2:0]	データワード長			
101b	24	—	—	○
110b	32	—	—	○
111b	設定禁止	—	—	—

図 32.30 に、送信 FIFO データレジスタへのレジスタアクセスを示します。




図 32.30 送信 FIFO データレジスタへのレジスタアクセスの例

図 32.31 に、送信 FIFO データレジスタおよび送信シフトレジスタの構成および動作例を示します。この構成は FIFO へのデータ格納が目的であり、通信とは無関係です。




図 32.31 送信 FIFO データレジスタと送信シフトレジスタの構成、および FIFO の動作例

32.4.6 SSIFRDR : 受信 FIFO データレジスタ

Base address: SSIE0 = 0x4004_E000

Offset address: 0x1C

Bit position: 31

0

Bit field:

SSIFRDR[31:0]

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
31:0	SSIFRDR[31:0]	受信 FIFO データ	R

このレジスタを受信に使うときは、このレジスタから読み出すデータを、送信データエンプティ割り込みによってトリガされる DTC 動作として指定します。このレジスタへのアクセスサイズは、表 32.8 の通信時のデータワード長に従って決定します。

受信 FIFO データレジスタへのレジスタアクセスは、送信 FIFO データレジスタと同じです。

図 32.32 に受信 FIFO データレジスタおよび受信シフトレジスタの構成および動作例を示します。




図 32.32 受信 FIFO データレジスタと受信シフトレジスタの構成、および FIFO の動作例

32.4.7 SSIOFR : オーディオフォーマットレジスタ

Base address: SSIE0 = 0x4004_E000

Offset address: 0x20

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	BCKA STP	LRCK NT	—	—	—	—	—	—	—	OMOD[1:0]
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
1:0	OMOD[1:0]	オーディオフォーマットの選択(注3) (注4) 0 0: I ² S フォーマット 0 1: TDM フォーマット 1 0: モノラルフォーマット 1 1: 設定禁止	R/W
7:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	LRCONT	LRCK/FS 継続の許可／禁止(注1) (注2) 0: LRCK/FS 継続を禁止 1: LRCK/FS 継続を許可	R/W
9	BCKASTP	SSIE がアイドル状態のときの BCK 出力停止の許可／禁止(注1) (注2) 0: SSIBCK0 端子に BCK を常に出力 1: SSIBCK0 端子への BCK 出力を自動コントロール	R/W
31:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. このビットは、マスタモード通信 (SSICR.MST = 1) でのみ有効です。スレーブモード通信 (SSICR.MST = 0) では無効です。

注 2. BCKASTP と LRCONT ビットは、同時に 1 に設定することはできません。

注 3. SSIE の通信時 (SSISR.IIRQ = 0) は、書き込みは禁止されています。これらのビットの値を変更した場合、以降の動作は予測できません。

注 4. 相手側デバイスの通信フォーマットと SSIE の通信フォーマットに互換性がある場合、相手方デバイスとの通信が可能になるような通信フォーマットを指定して使用してください。

本レジスタは、オーディオフォーマットを設定するために使用します (通信フォーマット、LR クロック／フレーム同期継続モード、および BCK 出力停止の設定を含む)。

OMOD[1:0]ビット (オーディオフォーマットの選択)

OMOD[1:0]ビットはオーディオフォーマットを設定します。これらのビットへの書き込みは、SSILRCK0/SSIFS0 端子への LR クロックの供給停止中に実行しなければなりません。LR クロック出力の詳細は、「[32.4.7. SSIOFR : オーディオフォーマットレジスタ](#)」の LRCONT ビットについての説明を参照してください。

LRCONT ビット (LRCK/FS 継続の許可／禁止)

LRCONT ビットは、マスタモード通信 (SSICR.MST = 1) かつ SSIE がアイドル状態 (SSISR.IIRQ = 1) のとき、SSILRCK0/SSIFS0 端子からの出力を許可または禁止します。

アイドル状態のときでも、マスタモード (SSICR.MST = 1) で本ビットを 1 にした場合 (LR クロック／フレーム同期継続を許可)、SSILRCK0/SSIFS0 端子からの信号出力が可能です。




図 32.33 LR クロック/フレーム同期継続の動作例

BCKASTP ビット (SSIE がアイドル状態のときの BCK 出力停止の許可/禁止)

BCKASTP ビットは、[図 32.34](#) および [図 32.35](#) に示したマスタモード通信 (SSICR.MST = 1) で、SSIBCK0 端子への BCK 出力機能をオン/オフにします。

本ビットの値を変更する場合は、使用する通信フォーマットを設定してからにしてください。

本ビットの使用方法は、以下のとおりです。

BCKASTP ビットに 0 を書き込むと、通信を開始します。通信中に、BCKASTP ビットに 1 を書き込んでください。この動作により、SSIBCK0 端子へのビットクロック出力は、通信が停止したときに自動的に停止します。通信を再開するには、SSIE をアイドル状態にして (SSICR.IIRQ = 1)、AUDIO_MCK 供給を許可 (SSIFCR.AUCKE = 1) してから BCKASTP ビットに 0 を書き込んでください。

マスタモード通信 (SSICR.MST = 1) かつアイドル状態 (SSICR.IIRQ = 1) のとき：

表 32.9 BCKASTP ビットステータスと SSIBCK0 端子出力

BCKASTP ビット	SSIBCK0 端子出力ステータス
0	出力
1	停止

注. 相手側デバイス (スレーブ側) が、通信前および通信中に SSIBCK0 端子からのクロック出力を要求するとき、BCKASTP ビットは使用できません。この場合、通信が終了してから BCKASTP ビットでクロックを停止してください。クロック停止機能の許可タイミングの詳細は、[図 32.34](#) を参照してください。




図 32.34 BCKASTP ビットの動作例 (アイドル状態の場合)

マスターモード通信 (SSICR.MST = 1) かつ BCK 出力停止機能が許可されているとき (BCKASTP = 1) :

SSIBCK0 端子への BCK 出力の詳細は、以下のとおりです。

出力開始タイミング：LR クロック／フレーム同期信号が有効な値に変換されたときに有効エッジが生成されるよう、BCK は適切なタイミングで出力されます。

出力停止タイミング：フレーム境界の 1～1.5 クロックサイクル後

それぞれのタイミングの詳細は、[図 32.35](#) のタイミング図を参照してください。




図 32.35 BCKASTP ビットの動作例 (BCKASTP = 1 での通信動作の場合)

32.4.8 SSICR：ステータスコントロールレジスタ

Base address: SSIE0 = 0x4004_E000

Offset address: 0x24

Bit position:	31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
Bit field:	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	TDES[4:0]				—	—	—	RDFS[4:0]					
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
4:0	RDFS[4:0]	RDF 設定条件選択 ^(注1) 0x00: SSIFRDR のデータサイズは 1 段以上 0x01: SSIFRDR のデータサイズは 2 段以上 ⋮ 0x1E: SSIFRDR のデータサイズは 31 段以上 0x1F: SSIFRDR のデータサイズは 32 段以上	R/W
7:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
12:8	TDES[4:0]	TDE 設定条件選択 ^(注1) 0x00: SSIFTDR の空きスペースは 1 段以上 0x01: SSIFTDR の空きスペースは 2 段以上 ⋮ 0x1E: SSIFTDR の空きスペースは 31 段以上 0x1F: SSIFTDR の空きスペースは 32 段以上	R/W
31:13	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. SSIE が通信状態 (SSISR.IIRQ = 0) の間、これらのビットへの書き込みは禁止されています。書き込みが行われた場合、書き込み直後の動作は保証されません。

RDFS[4:0]ビット (RDF 設定条件選択)

RDFS[4:0]ビットは受信データフルフラグ (RDF) の設定条件 (1 になる条件) を設定します。

TDES[4:0]ビット (TDE 設定条件選択)

TDES[4:0]ビットは送信データエンプティフラグ (TDE) の設定条件 (1 になる条件) を設定します。

32.5 通信フォーマット

SSIE は 3 つの通信フォーマットに対応しています。表 32.10 対応する通信フォーマットを示します。

表 32.10 対応する通信フォーマット

通信フォーマット	SSIOFR.OMOD[1:0]
I ² S フォーマット	00
TDM フォーマット	01
モノラルフォーマット	10

以下に、通信フォーマットが共有するシリアルデータ構造について説明します。シリアルデータ構造は、システムワード長 (SSICR.SWL[2:0]) およびデータワード長 (SSICR.DWL[2:0]) によって定義されます。データワード長がシステムワード長よりも短い場合、シリアルデータではパディングビットが転送されます。詳細については、図 32.36 を参照してください。




図 32.36 パディングビット転送の例 (I²S フォーマット、システムワード長 > データワード長)


表 32.11 システムワード長 (SSICR.SWL[2:0]) およびデータワード長 (SSICR.DWL[2:0]) の各組合せによって送信されるパディングビットの数を示します。「-」は、その設定が禁止されていることを示します。

表 32.11 パディングビット数

	SSICR.DWL[2:0]	000b	001b	010b	011b	100b	101b	110b	111b
SSICR.SWL[2:0]	システムワード長	8	16	18	20	22	24	32	設定禁止
000b	8	0	—	—	—	—	—	—	—
001b	16	8	0	—	—	—	—	—	—
010b	24	16	8	6	4	2	0	—	—
011b	32	24	16	14	12	10	8	0	—
100b	48	40	32	30	28	26	24	16	—
101b	64	56	48	46	44	42	40	32	—
110b	128	120	112	110	108	106	104	96	—
111b	256	248	240	238	236	234	232	224	—

32.5.1 I²S フォーマット

I²S フォーマットは、I²S 互換シリアルデバイスとの通信に用いられる通信フォーマットです。このフォーマット設定 (SSIOFR.OMOD[1:0] = 00b) では、1 フレームが 2 つのシステムワードで構成されます。一方がチャンネル L で、他方がチャンネル R です。SSILRCK0/SSIFS0 信号は、チャンネル L ではロー、チャンネル R ではハイになります。SSICR.LRCKP ビットで信号の極性を設定します。図 32.37 に、パディングのない I²S フォーマットを示します。パディングありのフォーマットについては、図 32.36 を参照してください。

図 32.37 I²S フォーマット (パディングなし、システムワード長 = データワード長)

SSIE がアイドル状態のときの外部端子の状態については、「32.7.1. アイドル状態」を参照してください。

注. SSIE には、通信の同期を示す SSILRCK0/SSIFS0 端子があります。SSIE がスレーブモード (SSICR.MST = 0) のとき、SSIE が使用する通信フォーマットは、相手方デバイスの通信フォーマットと一致していなければなりません。SSIE は、SSILRCK0/SSIFS0 端子の信号入力を、通信開始のトリガとしてのみ使用します。

32.5.2 モノラルフォーマット

モノラルフォーマットは、モノラル互換シリアルデバイスとの通信に用いられる通信フォーマットです。モノラルフォーマットを使用する設定 (SSIOFR.OMOD[1:0] = 10b) では、1 フレームは 1 システムワードで構成されます。また、SSILRCK0/SSIFS0 信号の立ち上がりエッジが通信開始のトリガを意味します。図 32.38 および図 32.39 に、それぞれパディングなしおよびパディングありのモノラルフォーマットを示します。

システムワード長：8ビット (SSICR.SWL[2:0] = 000b)、
 データワード長：8ビット (SSICR.DWL[2:0] = 000b)、
 フレームワード数：1ワード (SSICR.FRM[1:0] = 00b)、
 BCK極性：立ち上がりエッジ (BCKP = 1)
 通信フォーマットのその他のコントロールビットは初期値。





図 32.38 モノラルフォーマットにおけるショートフレーム（パディングなし、システムワード長 = データワード長）

システムワード長：16ビット (SSICR.SWL[2:0] = 001b)、データワード長：8ビット (SSICR.DWL[2:0] = 000b)、
 フレームワード数：1ワード (SSICR.FRM[1:0] = 00b)、BCK極性：立ち上がりエッジ (BCKP = 1)
 通信フォーマットのその他のコントロールビットは初期値。



システムワード長：16ビット (SSICR.SWL[2:0] = 001b)、データワード長：8ビット (SSICR.DWL[2:0] = 000b)、
 フレームワード数：1ワード (SSICR.FRM[1:0] = 00b)、BCK極性：立ち上がりエッジ (BCKP = 1)
 通信フォーマットのその他のコントロールビットは初期値。




図 32.39 モノラルフォーマットにおけるショートフレーム（パディングあり、システムワード長 > データワード長）

SSIE が対応するモノラルフォーマットは、ショートフレームおよびロングフレームで構成されます。2つのフレームの違いについては、「[32.5.2.1. ショートフレーム](#)」および「[32.5.2.2. ロングフレーム](#)」を参照してください。

SSIE がアイドル状態のときの外部端子の状態については、「[32.7.1. アイドル状態](#)」を参照してください。

注. SSIE には、通信の同期を示す SSILRCK0/SSIFS0 端子があります。SSIE がスレーブモード (SSICR.MST = 0) のとき、SSIE が使用する通信フォーマットは、相手方デバイスの通信フォーマットと一致していなければなりません。SSIE は、SSILRCK0/SSIFS0 端子の信号入力を、通信開始のトリガとしてのみ使用します。

32.5.2.1 ショートフレーム

ショートフレームの使用中 (SSICR.DEL = 0)、シリアルデータの開始を示す SSILRCK0/SSIFS0 信号は、SSIBCK0 1 サイクルだけハイレベルに設定されます。データ送信は、信号の立ち上がりエッジで開始します。

32.5.2.2 ロングフレーム

ロングフレームの使用中 (SSICR.DEL = 1)、シリアルデータの開始を示す SSILRCK0/SSIFS0 信号は、SSIBCK0 2 サイクルだけハイレベルに設定されます。図 32.40 を参照してください。データ転送は、信号の立ち上がりエッジで開始します。




図 32.40 モノラルフォーマットにおけるロングフレーム（パディングなし）

32.5.3 TDM フォーマット

TDM フォーマットは、TDM 互換マルチチャネルデバイスとの通信に用いられる通信フォーマットです。このフォーマット設定 (SSIOFR.OMOD[1:0] = 01b) では、SSICR.FRM[1:0] ビットで設定される 4~8 のシステムワードで 1 フレームが構成されます。このフォーマットでは、SSILRCK0/SSIFS0 信号は最初のシステムワードでハイレベル、それ以外ではローレベルとなります。SSILRCK0/SSIFS0 信号上で生成されるパルスは SYNC パルスと定義され、その立ち上がりエッジが 1 フレームの開始を意味します。図 32.41 および図 32.42 に、それぞれパディングなしおよびありの TDM フォーマットを示します。




図 32.41 TDM フォーマット（パディングなし、システムワード長 = データワード長）




図 32.42 TDM フォーマット (パディングあり、システムワード長 > データワード長)

SSIE がアイドル状態のときの外部端子の状態については、「[32.7.1. アイドル状態](#)」を参照してください。

注. SSIE には、通信の同期を示す SSILRCK0/SSIFS0 端子があります。SSIE がスレーブモード (SSICR.MST = 0) のとき、SSIE が使用する通信フォーマットは、相手方デバイスの通信フォーマットと一致していなければなりません。SSIE は、SSILRCK0/SSIFS0 端子の信号入力を、通信開始のトリガとしてのみ使用します。

32.6 通信モード

SSIE は以下の通信モードに対応しています。表 32.13 に、各通信モードで使用できないコントロールビットを示します。これらの通信モードの詳細については、「32.6.1. スレーブモード通信」から「32.6.5. 送受信」を参照してください。

表 32.12 通信モード

通信モード	SSICR.MST ビット	SSICR.REN ビット	SSICR.TEN ビット
スレーブモード送信	0	0	1
スレーブモード受信	0	1	0
スレーブモード送受信	0	1	1
マスタモード送信	1	0	1
マスタモード受信	1	1	0
マスタモード送受信	1	1	1

表 32.13 各通信モードで使用できないコントロールビット

コントロールビット	スレーブモード受信	スレーブモード送信	スレーブモード送受信	マスタモード受信	マスタモード送信	マスタモード送受信
SSICR.CKS	無効	無効	無効	使用可能	使用可能	使用可能
SSICR.CKDV	無効	無効	無効	使用可能	使用可能	使用可能
SSICR.MUEN	無効	使用可能	使用可能	無効	使用可能	使用可能
SSICR.TEN	無効	使用可能	使用可能	無効	使用可能	使用可能
SSICR.REN	使用可能	無効	使用可能	使用可能	無効	使用可能
SSIFCR.AUCKEN	無効	無効	無効	使用可能	使用可能	使用可能
SSIFCR.TIE	無効	使用可能	使用可能	無効	使用可能	使用可能
SSIFCR.RIE	使用可能	無効	使用可能	使用可能	無効	使用可能
SSIFCR.TFRST	無効	使用可能	使用可能	無効	使用可能	使用可能
SSIFCR.RFRST	使用可能	無効	使用可能	使用可能	無効	使用可能
SSIOFR.BCKASTP	無効	無効	無効	使用可能	使用可能	使用可能
SSIOFR.LRCONT	無効	無効	無効	使用可能	使用可能	使用可能
SSIOFR.OMOD	使用可能	使用可能	使用可能	使用可能	使用可能	使用可能
SSISCR.TDES	無効	使用可能	使用可能	無効	使用可能	使用可能
SSISCR.RDFS	使用可能	無効	使用可能	使用可能	無効	使用可能

「無効」は、動作への影響がないことを意味します。書き込みは可能です。

32.6.1 スレーブモード通信

SSICR.MST=0 のとき、SSIE はスレーブモードで動作します。シリアルデータ通信で使用する SSIBCK0 および SSILRCK0/SSIFS0 信号は、外部デバイスから供給されなければなりません。これらの信号が SSIE の通信フォーマット設定と一致しない場合、動作は保証できません。

32.6.2 マスタモード通信

SSICR.MST=1 のとき、SSIE はマスタモードで動作します。シリアルデータ通信で使用する SSIBCK0 および SSILRCK0/SSIFS0 信号は、内部のオーディオクロックから生成されなければなりません。これらの信号は、SSIE の設定に応じたフォーマットを使用します。スレーブデバイスが使用する通信フォーマットが SSIE の通信フォーマットと一致しない場合、動作は予測できません。

32.6.3 送信

SSICR.TEN ビットが 1 かつ SSICR.REN ビットが 0 のとき、SSIE は相手方デバイスにシリアルデータを送信します。相手方デバイスが使用する通信フォーマットが SSIE の通信フォーマットと一致しない場合、動作は予測できません。

32.6.4 受信

SSICR.TEN ビットが 0 かつ SSICR.REN ビットが 1 のとき、SSIE は相手方デバイスからシリアルデータを受信します。相手方デバイスが使用する通信フォーマットが SSIE の通信フォーマットと一致しない場合、動作は予測できません。

32.6.5 送受信

SSICR.TEN ビットが 1 かつ SSICR.REN ビットが 1 のとき、SSIE は相手方デバイスとの間でシリアルデータを送受信します。相手方デバイスが使用する通信フォーマットが SSIE の通信フォーマットと一致しない場合、動作は予測できません。

32.7 動作説明

SSIE には主な動作状態が 2 つあります。図 32.43 に、SSIE の状態遷移を示します。

- アイドル状態 (SSISR.IIRQ = 1)
- 通信状態 (SSISR.IIRQ = 0)




図 32.43 SSIE の状態遷移

注. アイドル状態の詳細については、「32.8.1. 通信開始」を参照してください。

通信状態の詳細については、「32.8.2. 送信」を参照してください。

32.7.1 アイドル状態

この状態では、SSIE の通信は停止しています。ただし、SSICR.MST ビットが 1 のときは、外部端子への BCK および LR クロック/フレームの同期信号の出力を、SSIOFR.BCKASTP および SSIOFR.LRCONT ビットの設定によ

ってコントロールできます。この機能は、すべてのフォーマットに共通です。詳細については、表 32.14 を参照してください。

表 32.14 アイドル状態における外部端子からの出力

SSICR.MST	SSIOFR.BCKASTP	SSIOFR.LRCONT	端子からの出力		
			SSIBCK0	SSILRCK0/SSIFS0	SSITXD0/SSIDATA0
0	—	—	停止	停止	停止
1	0	0	供給	停止	停止
1	0	1	供給	供給	停止
1	1	0	停止	停止	停止
1	1	1	停止	供給	停止




図 32.44 SSIOFR.LRCONT による LR クロック/フレーム同期継続禁止の例

注. マスタモード通信 (SSICR.MST = 1) 時、SSIE がアイドル状態のときに SSIOFR.LRCONT で SSILRCK0/SSIFS0 端子への出力を停止するには、以下に留意してください。SSIOFR.LRCONT ビットの値が 1 から 0 に変化したときに出力が停止します。相手方デバイスへの影響がないことを確認してください。




図 32.45 SSIOFR.BCKASTP による SSIBCK0 停止の例

注. マスタモード通信 (SSICR.MST = 1) 時、SSIE がアイドル状態のときに SSIOFR.BCKASTP で SSIBCK0 端子への出力を停止するには、以下に留意してください。SSIOFR.BCKASTP ビットの値が 0 から 1 に変化したときに出力が停止します。相手方デバイスへの影響がないことを確認してください。

32.7.2 通信状態

この状態では、SSIE は通信中です。図 32.46 に通信状態の遷移を、表 32.15 に遷移条件を示します。遷移条件が満たされないと、状態は遷移しません。




図 32.46 通信状態の遷移

表 32.15 通信状態の遷移条件

条件番号	遷移条件
1	SSICR.SDTA = 0 またはパディングビットなしの設定時に、SSICR.TEN = 1 または SSICR.REN = 1 を書き込んだとき
2	SSICR.SDTA = 1 かつパディングビットありの設定時に、SSICR.TEN = 1 または SSICR.REN = 1 を書き込んだとき
3	次の 3 つの条件がすべて満たされたとき - SSICR.TEN = 1 または SSICR.REN = 1 - パディングビットありの設定 - データワードの最終ビットの転送が完了した
4	次の 2 つの条件が両方満たされたとき - SSICR.SDTA = 1 またはパディングビットなし - SSICR.TEN = 0 かつ SSICR.REN = 0 の間に、フレームのデータワードの最終ビットの転送が完了した
5	SSICR.TEN = 1 または SSICR.REN = 1 の間に、最終パディングビットの転送が完了した
6	次の 2 つの条件が両方満たされたとき - SSICR.SDTA = 0 かつパディングビットあり - SSICR.TEN = 0 かつ SSICR.REN = 0 の間に、最終パディングビットの転送が完了した

パディング有無の設定については、[表 32.11](#) を参照してください。

32.7.2.1 データ通信状態

この状態では、SSIE は通信中です。SSICR.DWL[2:0]で設定されたデータワード長のデータが、送信、受信、または送受信されます。

- パディングビットなし設定時の状態遷移

通信中 (SSISR.IIRQ = 0)、SSIE は常時データ通信を行っています。送受信を禁止する (SSICR.TEN = 0、SSICR.REN = 0) ことで、SSIE はアイドル状態に遷移します。詳細については、[図 32.47](#) および [図 32.48](#) を参照してください。




図 32.47 データ通信の継続





図 32.48 データ通信からの停止（パディングビットなし）


- パディングビットあり設定時の状態遷移

図 32.49 に示すとおり、通信中 (SSISR.IIRQ = 0) にデータワードの最終ビットの送信が完了すると、SSIE はデータ通信状態からパディング通信状態に遷移します。SSICR.SDTA=1 かつ送受信が禁止 (SSISR.TEN = 0 かつ SSICR.REN = 0) の状態を除き、図 32.50 に示すとおり、SSIE は通信を停止するとデータ通信状態からアイドル状態に遷移します。

I²Sフォーマット、
 データワード長：20ビット、
 システムワード長：24ビット
 通信フォーマットのその他のコントロールビットは初期値。



I²Sフォーマット、
 データワード長：20ビット、
 システムワード長：24ビット
 通信フォーマットのその他のコントロールビットは初期値。



注. PCLK = PCLKB

図 32.49 データ通信からパディング通信への遷移




図 32.50 データ通信からの停止（パディングビットあり）

32.7.2.2 パディング通信

この状態では、SSIE は通信中です。SSICR.SWL[2:0]ビットおよび SSICR.DWL[2:0]で設定されたパディングビットが、送信、受信、または送受信されます。

- パディングビットあり設定時の状態遷移

図 32.49 に示すとおり、通信中 (SSISR.IIRQ = 0) に最終パディングビットの送信が完了すると、SSIE はデータ通信状態に遷移します。SSICR.SDTA = 0 かつ送受信が禁止 (SSISR.TEN = 0 かつ SSICR.REN = 0) の状態の場合、図 32.51 に示すとおり、SSIE は通信を停止するとパディング通信状態からアイドル状態に遷移します。





図 32.51 パディング通信からの停止

32.8 通信動作

図 32.52 に、SSIE の通信フローを示します。

**図 32.52 SSIE の通信動作**

各動作の手順は、「[32.8.1. 通信開始](#)」～「[32.8.7. 通信再開](#)」で説明しています。

32.8.1 通信開始

本セクションでは、SSIE の通信を開始する方法について説明します。[図 32.53](#) に、通信開始手順を示します。必ずこの手順に従ってください。送信動作については「[32.8.2. 送信](#)」、受信動作については「[32.8.3. 受信](#)」を参照してください。




図 32.53 通信開始手順 (CPU 動作手順)

SSIE は、DTC 割り込みによる連続通信が可能です。送信するには、SSIFCR.TIE、SSICR.TUIEN、および SSICR.TOIEN に 1 を書き込みます。受信するには、SSIFCR.RIE、SSICR.RUIEN、および SSICR.ROIEN に 1 を書き込みます。

32.8.2 送信

送信動作全体を通して、[図 32.54](#) に示す送信手順に従う必要があります。

送信を許可 (SSICR.TEN = 1 かつ SSICR.REN = 0) にしたあと、SSILRCK0/SSIFS0 によって開始トリガが生成されると、SSIE は送信 FIFO データレジスタ (SSIFTDR) に含まれる少なくとも 1 フレームのシリアルデータで送信を開始します。SSIE は、TDE 設定条件 (SSISCR.TDES) および通信の開始手順で指定した送信データエンプティ割り込み許可ビット (SSIFCR.TIE) の状態に応じて、送信データエンプティ割り込みを DTC に出力します。この割り込みは、送信 FIFO データレジスタ (SSIFTDR) への書き込みを要求します。通信開始手順では、送信データエンプティ割り込みに対応する DTC 動作として、送信 FIFO データレジスタ (SSIFTDR) への書き込みを指定します。この設定により、SSIE は CPU を経由せずに連続的にデータを送信できます。送信 FIFO データレジスタの空き容量が SSISCR.TDES で設定した値に達したとき、送信データエンプティ割り込みが生成されます。書き込み回数は、送信データエンプティ割り込みによって示される送信 FIFO データレジスタの空き容量に応じて指定してください。エラー発生時は、通信停止手順で説明するエラー処理手順を実行してください。




図 32.54 送信手順

注. SSIE で定義される通信フローは、DTC を使用します。DTC を使用していないときに SSIFTDR にデータを書き込むには、SSIFSR.TDE の値 1 のポーリングを実行します。SSISCR.TDE の値 1 検出による SSIFTDR へのデータ書き込み回数は、SSISCR.TDES で指定される送信 FIFO データレジスタの空き容量に応じて指定してください。空き容量と同量の送信データが SSIFTDR に書き込まれた場合、SSIFSR.TDE フラグはクリアされなければなりません。データ書き込みを繰り返すことで、連続送信が有効になります。SSIFSR.TDE フラグは、意図的にクリアしない限り自動でクリアされることはありません。

32.8.3 受信

受信動作全体を通して、[図 32.55](#) に示す受信手順に従う必要があります。

受信を許可 (SSICR.TEN = 0 かつ SSICR.REN = 1) したあと、SSILRCK0/SSIFS0 によって開始トリガが生成されると、SSIE は受信を開始します。SSIE は、RDF 設定条件 (SSISCR.RDFS) および通信の開始手順で指定した受信データフル割り込み許可ビット (SSIFCR.RIE) の状態に応じて、受信データフル割り込みを DTC に出力します。この割り込みは、受信 FIFO データレジスタ (SSIFRDR) からの読み出しを要求します。通信開始手順では、受信データフル割り込みに対応する DTC 動作として、受信 FIFO データレジスタ (SSIFRDR) からの読み出しを指定します。この設定により、SSIE は CPU を経由せずに連続的にデータを読み出すことができます。受信データフル割り込みは、受信 FIFO データレジスタの容量と同量のデータが保存されたときに生成されます。読み込み回数は、受信データフル割り込みによって示される受信 FIFO データレジスタのデータサイズに従って指定されなければなりません。エラー発生時は、通信停止手順で説明するエラー処理手順を実行してください。




図 32.55 受信手順

注. SSIE で定義される通信フローは、DTC を使用します。DTC を使用していないときに SSIFRDR からデータを読み出すには、SSIFSR.RDF の値 1 のポーリングを実行します。SSISCR.RDF の値 1 検出による SSIFRDR からのデータ読み出し回数は、SSISCR.RDFS で指定される受信 FIFO データレジスタの受信データ保存容量に応じて指定してください。受信されたデータが SSIFRDR から読み出されたら、SSIFSR.RDF フラグはクリアされなければなりません。データ読み出しを繰り返すことで、連続受信が有効になります。SSIFSR.RDF フラグは、意図的にクリアしない限り自動でクリアされることはありません。

32.8.4 送受信

送受信を許可（SSICR.TEN = 1 かつ SSICR.REN = 1）したあと、SSILRCK0/SSIFS0 によって開始トリガが生成されると、SSIE は送信 FIFO データレジスタ (SSIFTDR) に含まれる少なくとも 1 フレームのシリアルデータで送受信を開始します。SSIE は、それぞれ「[32.8.2. 送信](#)」および「[32.8.3. 受信](#)」に記載の手順を実行することで、連続的に送信および受信することが可能です。送受信を停止する方法については、「[32.8.5. 通信停止](#)」を参照してください。

32.8.5 通信停止

本セクションでは、SSIE の通信を停止する方法について説明します。[図 32.56](#) に、通信停止手順を示します。必ず手順に従ってください。




図 32.56 通信停止手順 (CPU 動作手順)

SSIE の通信を停止するには、SSISR.IIRQ ビットがアイドル状態を示すまで以下のクロックの供給が必要です。

- SSICR.MST = 0 のとき、SSIBCK0 端子からの入力クロック
- SSICR.MST = 1 のとき、AUDIO_MCK
元の設定で SSIE の通信を再開するには、「32.8.7. 通信再開」を参照してください。

注. 図 32.56 に示す通信停止手順に従って SSIE の通信が停止されたら、図 32.58 に示す通信再開手順に従って通信を再開します。

32.8.6 エラー処理

SSIE には、以下の 4 つのエラーがあります。

- 送信アンダーフローエラー
- 送信オーバーフローエラー
- 受信アンダーフローエラー

- 受信オーバーフローエラー

アンダーフローエラーまたはオーバーフローエラーが発生した場合、SSIE の再起動が必要です。図 32.56 の通信停止手順および図 32.57 のエラー処理手順に従ってください。




図 32.57 エラー処理手順

4 つのエラー動作について以下に説明します。SSICR レジスタの割り込み出力許可ビットを許可し、エラーフラグが設定されたとき、エラー割り込みが生成されます。エラーフラグの設定条件は、「32.4.2. SSISR : ステータスレジスタ」を参照してください。

(1) 送信アンダーフローエラー

送信アンダーフローエラーが発生した場合、送信データエンプティ割り込みに応じた送信 FIFO データレジスタ (SSIFTDR) への書き込み回数を見直してください。送信アンダーフローエラーが発生すると、SSIE はデータとして 0 を出力します。送信 FIFO データレジスタ (SSIFTDR) へ書き込まれたシリアルデータが、SSITXD0/SSIDATA0 端子へ正常に出力されるようにするには、図 32.56 の通信停止手順と図 32.57 のエラー処理手順に従ってください。エラーが発生するときは、通常はシリアルデータはありません。通信を再開したら、最初からシリアルデータを書いてください。

(2) 送信オーバーフローエラー

送信オーバーフローエラーが発生したときは、送信データエンプティ割り込みに対応する送信 FIFO データレジスタ (SSIFTDR) へのデータ書き込み回数を見直してください。送信オーバーフローエラーを引き起こした送信 FIFO データレジスタ (SSIFTDR) に書き込まれたシリアルデータは、無効になります。このエラーは、送信動作中かどうかを問わず発生します。エラーから復旧するには、図 32.56 の通信停止手順および図 32.57 のエラー処理手順に従ってください。通信再開時には、無効なシリアルデータを適切に扱ってください。

(3) 受信アンダーフローエラー

受信アンダーフローエラーが発生したときは、受信データフル割り込みに対応する受信 FIFO データレジスタ (SSIFRDR) からのデータ読み出し回数を見直してください。受信アンダーフローエラーを引き起こした受信 FIFO データレジスタ (SSIFRDR) から読み出された値は不定です。このエラーは、受信動作中かどうかを問わず発生します。エラーから復旧するには、図 32.56 の通信停止手順および図 32.57 のエラー処理手順に従ってください。

(4) 受信オーバーフローエラー

受信オーバーフローエラーが発生したときは、受信データフル割り込みに対応する受信 FIFO データレジスタ (SSIFRDR) からのデータ読み出し回数を見直してください。受信オーバーフローエラーを引き起こした受信データは、受信 FIFO データレジスタ (SSIFRDR) に格納できません。エラーから復旧するには、図 32.56 の通信停止手順および図 32.57 のエラー処理手順に従ってください。

32.8.7 通信再開

SSIE を用いた通信を再開するには、図 32.58 の通信再開手順に従ってください。通信再開手順は、通信停止手順によって停止した通信を、一切の設定変更なしに再開することを想定して設計されています。クロックおよびス

レーブ／マスタ設定を変更するには、[図 32.53](#) の通信開始手順を用い、これに従ってください。通信開始後の送信動作および受信動作の詳細については、それぞれ「[32.8.2. 送信](#)」および「[32.8.3. 受信](#)」を参照してください。




図 32.58 通信再開手順 (CPU 動作手順)

32.9 割り込み

表 32.16 に、割り込み要因の一覧を示します。SSICR レジスタの TUIEN、TOIEN、RUIEN、ROIEN、IIEEN ビット、および SSIFCR レジスタの TIE、RIE ビットにより、各要因の割り込み出力の許可／禁止を設定します。

表 32.16 SSIE の割り込み要因

チャネル	割り込み要因	説明	割り込みフラグ	DTC の起動
SSIE0	SSIE0_SSIF	- 送信アンダーフロー割り込み - 送信オーバーフロー割り込み - 受信アンダーフロー割り込み - 受信オーバーフロー割り込み - アイドル割り込み	SSISR.TUIRQ SSISR.TOIRQ SSISR.RUIRQ SSISR.ROIRQ SSISR.IIRQ	不可能
	SSIE0_SSIRXI	受信データフル割り込み	SSIFSR.RDF	可能
	SSIE0_SSITXI	送信データエンプティ割り込み	SSIFSR.TDE	可能

32.9.1 SSIE0_SSIF 割り込み

この割り込み要因は 5 つの割り込みを組み合わせたものです。SSIE を使用する前に、必要な割り込みの出力を許可します。5 つの割り込みは、各割り込みに割り当てられたフラグおよび割り込み出力有許可ビットを使用することで動作します。割り込みをクリアするには、割り込み許可を 0 に設定するか、割り込みフラグを 0 にクリアします。




図 32.59 共通割り込み要因のタイミング図 (SSIE0_SSIF)

- 送信アンダーフロー割り込み

SSICR.TUIEN = 1 の間、送信アンダーフロー割り込みとして SSISR.TUIRQ が出力されます。SSIE を送信に使用する場合、この割り込み出力を許可 (SSICR.TUIEN = 1) にします。この割り込みが発生したら、図 32.56 の通信停止手順および図 32.57 のエラー処理手順の指示に従ってください。

- 送信オーバーフロー割り込み

SSICR.TOIEN = 1 の間、送信オーバーフロー割り込みとして SSISR.TOIRQ が出力されます。SSIE を送信に使用する場合、この割り込み出力を許可 (SSICR.TOIEN = 1) にします。この割り込みが発生したら、図 32.56 の通信停止手順および図 32.57 のエラー処理手順の指示に従ってください。

- 受信アンダーフロー割り込み

SSICR.RUIEN = 1 の間、受信アンダーフロー割り込みとして SSISR.RUIRQ が出力されます。SSIE を受信に使用する場合、この割り込み出力を許可 (SSICR.RUIEN = 1) にします。この割り込みが発生したら、図 32.56 の通信停止手順および図 32.57 のエラー処理手順の指示に従ってください。

- 受信オーバーフロー割り込み

SSICR.ROIEN = 1 の間、受信オーバーフロー割り込みとして SSISR.ROIRQ が出力されます。SSIE を受信に使用する場合、この割り込み出力を許可 (SSICR.ROIEN = 1) にします。この割り込みが発生したら、図 32.56 の通信停止手順および図 32.57 のエラー処理手順の指示に従ってください。

- アイドルモード割り込み

SSICR.IIEN = 1 の間、アイドルモード割り込みとして SSISR.IIRQ が出力されます。この割り込みは、通信が完全に停止したことを確認するために用いられます。

32.9.2 SSIE0_SSITXI 割り込み

送信データエンプティ割り込みは、以下の条件が満たされたときに出力されるパルス割り込みです。

- SSIFCR.TIE = 1 および SSIFSR.TDE = 1
 SSIE の動作：SSIFCR.TIE の値が 1 の間に、SSIFSR.TDE の値が 0 から 1 に変化したとき
 CPU の命令：SSIFSR.TDE の値が 1 の間に、SSIFCR.TIE の値が 0 から 1 に変化したとき

この割り込みは、割り込み抑制機能の対象です。DTC がビジー（DTC が割り込みの受け入れ不可）のときにこの割り込みの割り込み条件が発生すると、割り込み抑制機能により、割り込み出力を保持します。保持された割り込みは、DTC が割り込みを受け入れ可能になったあとに出力されます。詳細は図 32.60 を参照してください。




図 32.60 SSIE0_SSITXI 割り込みタイミング図

32.9.3 SSIE0_SSIRXI 割り込み

受信データフル割り込みは、以下の条件が満たされたときに出力されるパルス割り込みです。

- SSIFCR.RIE = 1 および SSIFSR.RDF = 1
 SSIE の動作：SSIFCR.RIE の値が 1 の間に、SSIFSR.RDF の値が 0 から 1 に変化したとき
 CPU の命令：SSIFSR.RDE の値が 1 の間に、SSIFCR.RIE の値が 0 から 1 に変化したとき

この割り込みは、割り込み抑制機能の対象です。DTC がビジー（DTC が割り込みの受け入れ不可）のときにこの割り込みの割り込み条件が発生すると、割り込み抑制機能により、割り込み出力を保持します。保持された割り込みは、DTC が割り込みを受け入れ可能になったあとに出力されます。この割り込みの動作は、図 32.60 に示す動作と同じです。

32.10 ソフトウェアリセット

SSIE には、その状態をリセットするためのソフトウェアリセットビットが 3 つあります。

- SSIE ソフトウェアリセット (SSIFCR.SSIRST)
- 送信 FIFO データレジスタリセット (SSIFCR.TFRST)
- 受信 FIFO データレジスタリセット (SSIFCR.RFRST)

本セクションでは、3 タイプのソフトウェアリセットの手順について説明します。

32.10.1 ソフトウェアリセット手順

(1) SSIE ソフトウェアリセット

SSIE ソフトウェアリセットビット (SSIFCR.SSIRST) については、図 32.61 に示す手順に従ってください。リセット後に再開されると、同じ設定が適用されます。クロックおよびスレーブ/マスタモードの設定を変更するには、図 32.53 の通信開始手順に従います。通信再開後の送信および受信については、それぞれ「32.8.2. 送信」および「32.8.3. 受信」を参照してください。




図 32.61 ソフトウェアリセット手順 (CPU 動作手順)

(2) 送信 FIFO データレジスタリセット

送信 FIFO データレジスタリセットを実行するには、[図 32.53](#) の通信開始手順および[図 32.58](#) の通信再開手順の指示に従ってください。

(3) 受信 FIFO データレジスタリセット

受信 FIFO データレジスタリセットを実行するには、[図 32.53](#) の通信開始手順および[図 32.58](#) の通信再開手順の指示に従ってください。

32.11 注意事項

32.11.1 スレーブモード通信に関する注意事項

32.11.1.1 SSIBCK0 コントロール

スレーブモード通信中 (SSICR.MST = 0)、SSIE には SSIBCK0 の供給が必要です。マスタ側で BCK を停止するには、SSIE がアイドル状態 (SSISR.IIRQ = 1) であることを確認してください。SSIE がアイドルになる前に BCK が停止した場合、[図 32.53](#) の通信開始手順を実施するか、[図 32.58](#) の通信再開手順を実施してアイドル状態になるのを待ってください。

32.11.1.2 SSILRCK0/SSIFS0 端子

SSIE には、通信の同期を示す SSILRCK0/SSIFS0 端子があります。SSIE がスレーブモード (SSICR.MST = 0) のとき、SSIE が使用する通信フォーマットは、相手方デバイスの通信フォーマットと一致していなければなりません。SSIE は、SSILRCK0/SSIFS0 端子の信号入力を、通信開始のトリガとしてのみ使用します。

32.11.2 マスタモード通信に関する注意事項

32.11.2.1 AUCKE コントロール

マスタモード通信 (SSICR.MST = 1) 時、SSIE はオーディオクロック (AUDIO_MCK) によって動作します。SSIE を完全に停止するには、SSIE がアイドル状態 (SSISR.IIRQ = 1) であることを確認してから、SSIFCR.AUCKE に 0 を書き込んでください。

32.11.2.2 LRCONT コントロール

マスタモード通信 (SSICR.MST = 1) 時、SSIE がアイドル状態のときに SSIOFR.LRCONT で SSILRCK0/SSIFS0 端子への出力を停止するには、以下に留意してください。SSIOFR.LRCONT ビットの値が 1 から 0 に変化したときに出力が停止します。相手方デバイスへの影響がないことを確認してください。詳細は [図 32.44](#) を参照してください。

32.11.2.3 BCKASTP コントロール

マスタモード通信 (SSICR.MST = 1) 時、SSIE がアイドル状態のときに SSIOFR.BCKASTP で SSIBCK0 端子への出力を停止するには、以下に留意してください。SSIOFR.BCKASTP ビットの値が 0 から 1 に変化したときに出力が停止します。相手方デバイスへの影響がないことを確認してください。詳細は [図 32.45](#) を参照してください。

BCKASTP ビットは、相手方デバイス（スレーブ側）が通信前および通信中に SSIBCK0 端子からのクロック出力を要求している場合は使用できません。

32.11.3 通信フローに関する注意事項

32.11.3.1 エラー割り込み発生時

SSIE には、以下の 4 つのエラーがあります。

- 送信アンダーフローエラー
- 送信オーバーフローエラー
- 受信アンダーフローエラー
- 受信オーバーフローエラー

アンダーフローエラーまたはオーバーフローエラーが発生した場合、SSIE の再起動が必要です。[図 32.56](#) の通信停止手順および [図 32.57](#) のエラー処理手順に従ってください。

(1) 送信アンダーフローエラー

送信アンダーフローエラーが発生した場合、送信データエンプティ割り込みに応じた送信 FIFO データレジスタ (SSIFTDR) への書き込み回数を見直してください。送信アンダーフローエラーが発生すると、SSIE はデータとして 0 を出力します。送信 FIFO データレジスタ (SSIFTDR) へ書き込まれたシリアルデータが、SSITXD0SSITXD0/SSIDATA0 端子へ正常に出力されるようにするには、[図 32.56](#) の通信停止手順と [図 32.57](#) のエラー処理手順に従ってください。エラーが発生するときは、通常はシリアルデータはありません。通信を再開したら、最初からシリアルデータを書いてください。

(2) 送信オーバーフローエラー

送信オーバーフローエラーが発生したときは、送信データエンプティ割り込みに対応する送信 FIFO データレジスタ (SSIFTDR) へのデータ書き込み回数を見直してください。送信オーバーフローエラーを引き起こした送信 FIFO データレジスタ (SSIFTDR) へ書き込まれたシリアルデータは、無効になります。このエラーは、送信動作中かどうかを問わず発生します。エラーから復旧するには、[図 32.56](#) の通信停止手順および [図 32.57](#) のエラー処理手順に従ってください。通信再開時には、無効なシリアルデータを適切に扱ってください。

(3) 受信アンダーフローエラー

受信アンダーフローエラーが発生したときは、受信データフル割り込みに対応する受信 FIFO データレジスタ (SSIFRDR) からのデータ読み出し回数を見直してください。受信アンダーフローエラーを引き起こした受信 FIFO データレジスタ (SSIFRDR) から読み出された値は不定です。このエラーは、受信動作中かどうかを問わず発生します。エラーから復旧するには、[図 32.56](#) の通信停止手順および[図 32.57](#) のエラー処理手順に従ってください。

(4) 受信オーバーフローエラー

受信オーバーフローエラーが発生したときは、受信データフル割り込みに対応する受信 FIFO データレジスタ (SSIFRDR) からのデータ読み出し回数を見直してください。受信オーバーフローエラーを引き起こした受信データは、受信 FIFO データレジスタ (SSIFRDR) に格納できません。エラーから復旧するには、[図 32.56](#) の通信停止手順および[図 32.57](#) のエラー処理手順に従ってください。

32.11.3.2 送信データエンプティ割り込み

SSIE で定義される通信フローは、DTC を使用します。DTC を使用していないときに SSIFTDR にデータを書き込むには、SSIFSR.TDE の値 1 のポーリングを実行します。SSISCR.TDE の値 1 検出による SSIFTDR へのデータ書き込み回数は、SSISCR.TDES で指定される送信 FIFO データレジスタの空き容量に応じて指定してください。空き容量と同量の送信データが SSIFTDR に書き込まれた場合、SSIFSR.TDE フラグはクリアされなければなりません。データ書き込みを繰り返すことで、連続送信が有効になります。SSIFSR.TDE フラグは、意図的にクリアしない限り自動でクリアされることはありません。

32.11.3.3 受信データフル割り込み

SSIE で定義される通信フローは、DTC を使用します。DTC を使用していないときに SSIFRDR からデータを読み出すには、SSIFSR.RDF の値 1 のポーリングを実行します。SSISCR.RDF の値 1 検出による SSIFRDR からのデータ読み出し回数は、SSISCR.RDFS で指定される受信 FIFO データレジスタの受信データ保存容量に応じて指定してください。受信されたデータが SSIFRDR から読み出されたら、SSIFSR.RDF フラグはクリアされなければなりません。データ読み出しを繰り返すことで、連続受信が有効になります。SSIFSR.RDF フラグは、意図的にクリアしない限り自動でクリアされることはありません。

32.11.3.4 転送モードの切り替え

1. 送信、受信、および送受信から状態を遷移するには、送信および受信を禁止 (SSICR.TEN = 0、SSICR.REN = 0) にします。
2. アイドル状態 (SSISR.IIRQ = 1) であることを確認します。
3. アイドル状態で SSICR.TEN ビットまたは SSICR.REN ビットを再設定し、転送を再開します。

32.11.3.5 SSIE 停止後の通信再開

[図 32.56](#) に示す通信停止手順に従って SSIE の通信が停止されたら、[図 32.58](#) に示す通信再開手順に従って通信を再開します。

32.11.4 書き込みアクセス制限

32.11.4.1 SSICR レジスタ

TEN ビットまたは REN ビットを書き換えたときは、SSISR.IIRQ ビットが希望の状態であることを確認してください。書き換えによって TEN または REN ビットの値が変化した場合、以降の動作は予測できません。たとえば、送信または受信許可のときは SSISR.IIRQ が 0 であることを、送信または受信禁止のときは SSISR.IIRQ が 1 であることをチェックします。

(1) TEN ビットと REN ビット

これらのビットは、送信および受信を許可/禁止します。これらのビットのいずれかに 1 が書き込まれると、SSILRCK0/SSIFS0 信号による開始トリガと同期して、対応する通信動作が始まります。詳細については、「[32.8.2. 送信](#)」、「[32.8.3. 受信](#)」、および「[32.8.4. 送受信](#)」を参照してください。このビットに 0 が書き込まれると、現在の通信動作が次のフレーム境界で停止します。送信および受信の両方で SSIE を使用するには、両方のビットに

常に 1 を書き込みます。SSIE を使った通信を停止するときは、常に送信および受信の両方を禁止します (TEN および REN ビットに 0 を書き込む)。

32.11.4.2 SSISR レジスタ

(1) TUIRQ および TOIRQ のクリア

通信の許可 (SSICR.TEN ビットを 0 から 1 に変更) 後、送信エラーフラグ (SSISR レジスタの TOIRQ および TUIRQ) はクリアされます。ただし、SSISR レジスタが継続して読み出されると、送信エラーフラグをクリアしたステータスは、読み出しできない可能性があります。

(2) RUIRQ および ROIRQ のクリア

通信の許可 (SSICR.REN ビットを 0 から 1 に変更) 後、受信エラーフラグ (SSISR レジスタの RUIRQ および ROIRQ) はクリアされます。ただし、SSISR レジスタが継続して読み出されると、受信エラーフラグをクリアしたステータスは、読み出しできない可能性があります。

32.11.4.3 通信状態

表 32.17 で、オレンジの網掛けで示したビットへの書き込みは禁止されています。書き込みが行われた場合、書き込み直後の動作は保証されません。

表 32.17 通信中書き込みから保護されるビット

シンボル	アドレス (BASE+)		+0								+1							
			31	30	29	28	27	26	25	24	23	22	21	20	19	18	17	16
			15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
SSICR	0x00	+0	—	CKS	TUI EN	TOI EN	RUI EN	ROI EN	IIE N	—	FRM[1:0]		DWL[2:0]		SWL[2:0]			
		+2	—	MST	BCK P	LRC KP	SPD P	SDT A	PDT A	DEL	CKDV[3:0]				MU EN	—	TEN	REN
SSISR	0x04	+0	—	—	TUI RQ	TOI RQ	RUI RQ	ROI RQ	IIR Q	—	—	—	—	—	—	—	—	
		+2	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
SSIFCR	0x10	+0	AUC KE	—	—	—	—	—	—	—	—	—	—	—	—	—	SSI RST	
		+2	—	—	—	—	BS W	—	—	—	—	—	—	—	TIE	RIE	TFR ST	RFR ST
SSIFSR	0x14	+0	—	—	TDC[5:0]						—	—	—	—	—	—	TDE	
		+2	—	—	RDC[5:0]						—	—	—	—	—	—	RDF	
SSIFTDR	0x18	+0	SSIFTDR[31:16]															
		+2	SSIFTDR[15:0]															
SSIFRDR	0x1C	+0	SSIFRDR[31:16]															
		+2	SSIFRDR[15:0]															
SSIOFR	0x20	+0	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
		+2	—	—	—	—	—	—	BCK AST P	LRC ONT	—	—	—	—	—	—	OMOD[1:0]	
SSISCR	0x24	+0	—	—	—	—	—	—	—	—	—	—	—	—	—	—	—	
		+2	—	—	—	TDES[4:0]				—	—	—	RDFS[4:0]					

33. 巡回冗長検査 (CRC)

33.1 概要

巡回冗長検査 (CRC: Cyclic Redundancy Check) は、CRC コードを生成してデータエラーを検出します。LSB ファーストまたは MSB ファーストでの通信用に、CRC 演算結果のビットオーダーを切り替えることができます。さらに、さまざまな CRC 生成多項式を使用できます。スヌープ機能により、特定のアドレスに対するアクセスを監視できます。この機能は、シリアル送信バッファへの書き込みとシリアル受信バッファからの読み出しを監視する場合など、特定のイベントで CRC コードの自動生成が必要となるアプリケーションで役立ちます。

表 33.1 に CRC 演算器の仕様を、図 33.1 にブロック図を示します。

表 33.1 CRC 演算器の仕様

項目	内容	
データサイズ	8 ビット	32 ビット
CRC 演算対象データ(注1)	8n ビット単位の任意データに対し CRC コードを生成 (n = 自然数)	32n ビット単位の任意データに対し CRC コードを生成 (n = 自然数)
CRC 演算処理方式	8 ビット並列実行	32 ビット並列実行
CRC 生成多項式	3 つの生成多項式から 1 つ選択可能 [8 ビット CRC] $X^8 + X^2 + X + 1$ (CRC-8) [16 ビット CRC] $X^{16} + X^{15} + X^2 + 1$ (CRC-16) $X^{16} + X^{12} + X^5 + 1$ (CRC-CCITT)	2 つの生成多項式から 1 つ選択可能 [32 ビット CRC] $X^{32} + X^{26} + X^{23} + X^{22} + X^{16} + X^{12} + X^{11} + X^{10} + X^8 + X^7 + X^5 + X^4 + X^2 + X + 1$ (CRC-32) $X^{32} + X^{28} + X^{27} + X^{26} + X^{25} + X^{23} + X^{22} + X^{20} + X^{19} + X^{18} + X^{14} + X^{13} + X^{11} + X^{10} + X^9 + X^8 + X^6 + 1$ (CRC-32C)
CRC 演算切り替え	LSB ファーストまたは MSB ファーストでの通信用に、CRC 演算結果のビットオーダーを切り替えることができます。	
モジュールストップ機能	モジュールストップ状態を設定して消費電力を削減が可能	
CRC スヌープ	特定のレジスタアドレスに対する読み出しと書き込みの監視	—

注 1. 本機能は、CRC 演算で使用するデータを分割できません。8 ビット単位または 32 ビット単位で書いてください。




図 33.1 CRC 演算器のブロック図

33.2 レジスタの説明

33.2.1 CRCCR0 : CRC コントロールレジスタ 0

Base address: CRC = 0x4007_4000

Offset address: 0x00

Bit position:	7	6	5	4	3	2	1	0
Bit field:	DORCLR	LMS	—	—	—	GPS[2:0]		

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
2:0	GPS[2:0]	CRC 生成多項式切り替え 0 0 1: 8 ビット CRC-8 ($X^8 + X^2 + X + 1$) 0 1 0: 16 ビット CRC-16 ($X^{16} + X^{15} + X^2 + 1$) 0 1 1: 16 ビット CRC-CCITT ($X^{16} + X^{12} + X^5 + 1$) 1 0 0: 32 ビット CRC-32 ($X^{32} + X^{26} + X^{23} + X^{22} + X^{16} + X^{12} + X^{11} + X^{10} + X^8 + X^7 + X^5 + X^4 + X^2 + X + 1$) 1 0 1: 32 ビット CRC-32C ($X^{32} + X^{28} + X^{27} + X^{26} + X^{25} + X^{23} + X^{22} + X^{20} + X^{19} + X^{18} + X^{14} + X^{13} + X^{11} + X^{10} + X^9 + X^8 + X^6 + 1$) その他: 演算しない	R/W
5:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	LMS	CRC 演算切り替え 0: LSB ファースト通信用に CRC を生成 1: MSB ファースト通信用に CRC を生成	R/W
7	DORCLR	CRCDOR/CRCDOR_HA/CRCDOR_BY レジスタクリア 0: 影響なし 1: CRCDOR/CRCDOR_HA/CRCDOR_BY レジスタをクリア	W

GPS[2:0]ビット (CRC 生成多項式切り替え)

GPS[2:0]ビットは、CRC 生成多項式を選択します。

LMS ビット (CRC 演算切り替え)

LMS ビットは、生成した CRC コードのビットオーダを選択します。LSB ファーストで通信を行う場合は CRC コードの下位バイトから先に、MSB ファーストで通信を行う場合は CRC コードの上位バイトから先に送信してください。CRC コードの送信および受信については、「[33.3. 動作説明](#)」を参照してください。

DORCLR ビット (CRCDOR/CRCDOR_HA/CRCDOR_BY レジスタクリア)

DORCLR ビットを 1 にすると、CRCDOR/CRCDOR_HA/CRCDOR_BY レジスタが 0x00000000 になります。読むと 0 が読めます。このビットには 1 のみ書けます。

33.2.2 CRCCR1 : CRC コントロールレジスタ 1

Base address: CRC = 0x4007_4000

Offset address: 0x01

Bit position:	7	6	5	4	3	2	1	0
Bit field:	CRCS EN	CRCS WR	—	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
5:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	CRCSWR	スヌープオンライト／リード切り替え 0: スヌープオンリード 1: スヌープオンライト	R/W
7	CRCSEN	スヌープ許可 0: 禁止 1: 許可	R/W

CRC5WR ビット (スヌープオンライト／リード切り替え)

CRCSWR ビットは CRC スヌープ機能でのアクセス方向を選択します。

このビットを 0（初期値）にすると、特定のレジスタの読み出しに対して CRC スヌープ動作が有効になります。このビットを 1 にすると、特定のレジスタの書き込みに対して CRC スヌープ動作が有効になります。

CRCSEN ビット (スヌープ許可)

CRCSEN ビットを 1 にすると、CRC スヌープ動作が有効になります。このビットを 0 にすると、CRC スヌープ動作が無効になります。

33.2.3 CRCDIR/CRCDIR BY : CRC データ入力レジスタ

Base address: CRC = 0x4007 4000

Offset address: 0x04

[illegible]

ビット	シンボル	機能	R/W
31:0	n/a	CRC 入力データ CRCDIR レジスタは、CRC-32 または CRC-32C 演算用データを書き込む 32 ビットの読み出し／書き込みレジスタです。CRCDIR_BY (CRCDIR[31:24]、アドレス : 0x4007_4004) レジスタは、CRC-8、CRC-16、または CRC-CCITT 演算用データを書き込む 8 ビットの読み出し／書き込みレジスタです。	R/W

33.2.4 CRCDOR/CRCDOR_HA/CRCDOR_BY : CRC データ出力レジスタ

Base address: CRC = 0x4007_4000

Offset address: 0x08

Bit position: 31

0

Bit field:

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
31:0	n/a	CRC 出力データ CRCDOR レジスタは、CRC-32 または CRC-32C 用の 32 ビットの読み出し／書き込みレジスタです。 CRCDOR_HA (CRCDOR[31:16]、アドレス : 0x4007_4008) レジスタは、CRC-16 または CRC-CCITT 演算用の 16 ビットの読み出し／書き込みレジスタです。 CRCDOR_BY (CRCDOR[31:24]、アドレス : 0x4007_4008) レジスタは、CRC-8 演算用の 8 ビットの読み出し／書き込みレジスタです。初期値は 0x00000000 です。初期値以外を用いて演算する場合は、CRCDOR レジスタ、CRCDOR_HA レジスタ、または CRCDOR_BY レジスタを書き換えてください。 CRCDIR/CRCDIR_BY レジスタに書き込まれたデータに対して CRC 演算が実行され、結果が CRCDOR/CRCDOR_HA/CRCDOR_BY レジスタに格納されます。転送されたデータに続いて CRC コードを計算し、その結果が 0x00000000 であると、CRC エラーがないと判断できます。	R/W

33.2.5 CRCSAR : スヌープアドレスレジスタ

Base address: CRC = 0x4007_4000

Offset address: 0x0C

Bit position:

15

14

13

12

11

10

9

8

7

6

5

4

3

2

1

0

Bit field:

—

—

CRCSA[13:0]

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
13:0	CRCSA[13:0]	レジスタスヌープアドレス スヌープ対象となる、SCI モジュールの TDR または RDR アドレスを格納します。	R/W
15:14	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

CRCSA[13:0]ビット (レジスタスヌープアドレス)

CRCSA[13:0]ビットは、CRC スヌープ動作で監視されるレジスタのアドレス下位 14 ビットを指定します。

CRCSA[13:0]ビットで使用できるのは、以下のアドレスのみです。

- 0x4007_0003: SCI0.TDR, 0x4007_0005: SCI0.RDR
- 0x4007_0023: SCI1.TDR, 0x4007_0025: SCI1.RDR
- 0x4007_0043: SCI2.TDR, 0x4007_0045: SCI2.RDR
- 0x4007_0123: SCI9.TDR, 0x4007_0125: SCI9.RDR
- 0x4007_000F: SCI0.FTDRL, 0x4007_0011: SCI0.FRDL

33.3 動作説明

33.3.1 基本動作

CRC 演算器は、LSB ファーストまたは MSB ファースト転送で使用する CRC コードを生成します。

16 ビットの CRC-CCITT 生成多項式 ($X^{16} + X^{12} + X^5 + 1$) を使用して、入力データ (0xF0) に対し CRC コードを生成する例を以下に示します。この例では、CRC 演算の前に、CRC データ出力レジスタ (CRCDOR_HA) の値をクリアします。

8 ビット CRC ($X^8 + X^2 + X + 1$ の多項式) を使用している場合は、CRCDOR_BY レジスタに有効な CRC コードのビットが得られます。32 ビット CRC を使用している場合は、CRCDOR レジスタに有効な CRC コードのビットが得られます。

図 33.2 と図 33.3 に LSB ファーストおよび MSB ファーストのデータ送信例をそれぞれ示します。図 33.4 と図 33.5 に LSB ファーストおよび MSB ファーストのデータ受信例をそれぞれ示します。




図 33.2 LSB ファーストのデータ送信

1. CRC制御レジスタ0 (CRCCR0) に0xC3を書き込む



2. CRCデータ入力レジスタ (CRCDIR_BY) に0xF0を書き込む



3. CRCデータ出力レジスタ (CRCDOR_HA) から演算結果を読み出す
CRCコード = 0xEF1F

4. 8ビット単位でシリアル送信 (MSBファースト)





図 33.3 MSB ファーストのデータ送信


1. 8ビット単位でシリアル受信 (LSBファースト)




2. CRC制御レジスタ0 (CRCCR0) に0x83を書き込む




3. CRCデータ入力レジスタ (CRCDIR_BY) に0xF0を書き込む



4. CRCデータ入力レジスタ (CRCDIR_BY) に0x8Fを書き込む



5. CRCデータ入力レジスタ (CRCDIR_BY) に0xF7を書き込む




6. CRCデータ出力レジスタ (CRCDOR_HA) から演算結果を読み出す


CRCコード = 0x0000 → エラーなし

図 33.4 LSB ファーストのデータ受信


1. 8ビット単位でシリアル受信 (MSBファースト)




2. CRC制御レジスタ0 (CRCCR0) に0xC3を書き込む



3. CRCデータ入力レジスタ (CRCDIR_BY) に0xF0を書き込む



4. CRCデータ入力レジスタ (CRCDIR_BY) に0xEFを書き込む



5. CRCデータ入力レジスタ (CRCDIR_BY) に0x1Fを書き込む


6. CRCデータ出力レジスタ (CRCDOR_HA) から演算結果を読み出す
CRCコード = 0x0000 → エラーなし

図 33.5 MSB ファーストのデータ受信

33.3.2 CRC スヌープ機能

CRC スヌープ機能では、特定のレジスタアドレスの読み出しおよび書き込みをモニタし、そのレジスタアドレスで読み出し／書き込みしたデータに自動 CRC 演算を実行します。CRC スヌープ機能は、特定のレジスタアドレスに対する読み出しと書き込みを CRC 演算を自動的に実行するトリガとして認識するため、CRCDIR_BY レジスタにデータを書き込む必要がありません。「[33.2.5. CRCSAR: スヌープアドレスレジスタ](#)」で指定したすべての I/O レジスタが、CRC スヌープの対象となります。CRC スヌープは、SCIn.TDR (n=0~2, 9) レジスタへの書き込みと、SCIn.RDR (n=0~2, 9) レジスタからの読み出しをモニタするのに役立ちます。

この機能を使用するには、特定のレジスタの下位アドレス 14 ビットを CRCSAR レジスタの CRCSA13~CRCSA0 ビットに書き込み、CRCCR1 レジスタの CRCSSEN ビットを 1 にします。次に、CRCCR1.CRCSWR ビットを 1 にして、対象レジスタへの書き込みに対してスヌープを有効にするか、あるいは、CRCCR1.CRCSWR ビットを 0 にして、対象レジスタからの読み出しに対してスヌープを有効にします。CRCSWR ビットの書き込みが完了する前に対象 I/O レジスタへのアクセスを実行することは可能です。この場合、データは CRCDIR レジスタに格納されません。この問題を避けるには、I/O レジスタにアクセスする前に、CRCSWR ビットを読み戻して、書き込みの完了を確認してください。

CRCSEN ビットと CRCSWR ビットの両方を 1 にして、バスマスタモジュール (CPU、DTC など) の対象となるレジスタにデータを書き込むと、CRC 演算器はそのデータを CRCDIR_BY レジスタに格納して CRC 演算を実行します。同様に、CRCSEN ビットを 1、CRCSWR ビットを 0 にして、バスマスタモジュール (CPU、DTC など) の対象となるレジスタからデータを読み出すと、CRC 演算器はそのデータを CRCDIR_BY レジスタに格納して CRC 演算を実行します。

CRC-8、CRC-16 および CRC-CCITT 生成多項式を使用して CRC コードが生成される場合、対象となるレジスタはバイト (8 ビット) でアクセスできます。同様に、CRC-32 および CRC-32C 生成多項式を使用して CRC コードを生成する場合、対象となるレジスタはワード (32 ビット) でアクセスできます。

33.4 使用上の注意事項

33.4.1 モジュールストップ状態の設定

モジュールストップコントロールレジスタ C (MSTPCRC) により、CRC 演算器の動作禁止/許可を設定することが可能です。リセット後の値では、CRC 演算器の動作は停止します。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は、「[10. 低消費電力モード](#)」を参照してください。


33.4.2 送信時の注意事項

LSB ファーストで送信する場合と、MSB ファーストで送信する場合とでは、CRC コードの送信順序が異なります。[図 33.6](#) に LSB ファーストと MSB ファーストのデータ送信を示します。

32ビットのデータを送信する場合（8ビット単位での並列処理）


1. CRCコード

生成演算方法を指定後、(1) → (2) → (3) → (4) の順でCRCDIRにデータを書く



2. 送信データ

(i) LSBファーストで送信する場合



(ii) MSBファーストで送信する場合




図 33.6 LSB ファーストと MSB ファーストのデータ送信

34. 12 ビット A/D コンバータ (ADC12)

34.1 概要

本 MCU は、逐次比較方式の 12 ビット A/D コンバータ (ADC12) ユニットを内蔵しています。変換には最大 17 チャンネルのアナログ入力を選択できます。また、温度センサ出力および内部基準電圧を選択できます。

ADC12 は次の動作モードをサポートします。

- 選択したチャンネルのアナログ入力を、チャンネル番号の昇順に変換するシングルスキャンモード
- 選択したチャンネルのアナログ入力を、チャンネル番号の昇順に連続して変換する連続スキャンモード
- チャンネルのアナログ入力を 2 つのグループ（グループ A とグループ B）に分け、グループ単位で選択したチャンネルのアナログ入力をチャンネル番号の昇順に変換するグループスキャンモード

グループスキャンモードでは、2 つのグループ（グループ A とグループ B）を選択してください。各グループ（グループ A、グループ B）のスキャンスタートコンディションを個別に選択し、各グループのスキャンを異なるタイミングで開始することができます。さらに、グループ A の優先制御動作を設定すると、ADC12 はグループ B の A/D 変換動作中にグループ A のスキャン開始を受け付けて、グループ B の A/D 変換動作を中断します。これにより、グループ A の A/D 変換開始により高い優先度を割り当てられます。

ダブルトリガモードは、任意に選択した 1 チャンネルのアナログ入力をシングルスキャンモードかグループスキャンモード（グループ A）で変換し、1 回目の A/D 変換開始トリガで変換したデータと 2 回目の A/D 変換開始トリガで変換したデータを別々のレジスタに格納（A/D 変換データの 2 重化）します。

自己診断は、スキャンごとの最初に 1 回実施され、ADC12 で生成される 3 つの基準電圧値のうち 1 つを A/D 変換します。変換には温度センサ出力および内部基準電圧を同時に選択できません。温度センサ出力および内部基準電圧の A/D 変換は個別に行ってください。

ADC12 はコンペア機能（ウィンドウ A およびウィンドウ B）も搭載しています。コンペア機能は、ウィンドウ A およびウィンドウ B それぞれの上側基準値および下側基準値を指定し、選択したチャンネルの A/D 変換値が比較条件に一致すると割り込みを出力します。

基準電源端子 (VREFH0)、アナログ部の電源端子 (AVCC0)、または内部基準電圧は、高電位基準電圧として選択可能です。基準電源グラウンド端子 (VREFL0) またはアナログ部の電源グラウンド端子 (AVSS0) は、低電位基準電圧として選択可能です。高電位基準電圧に内部基準電圧を選択した場合、温度センサ出力や内部基準電圧の A/D 変換は禁止です。

表 34.1 に ADC12 の仕様を、表 34.2 にその機能一覧を示します。図 34.1 に ADC12 のブロック図を、表 34.3 に入出力端子を示します。

表 34.1 ADC12 の仕様 (1/3)

項目	内容
ユニット数	1 ユニット
入力チャンネル	最大 17 チャンネル (AN000～AN010, AN017～AN022) ^(注1)
拡張アナログ機能	温度センサ出力、内部基準電圧
A/D 変換方式	逐次比較方式
分解能	12 ビット
変換時間	通常変換モード (ADACSR.ADSAC = 0) : 1 チャンネル当たり 0.7 μ s (12 ビット A/D 変換クロック PCLKD (ADCLK) が 64 MHz で動作時) 高速変換モード (ADACSR.ADSAC = 1) : 1 チャンネル当たり 0.67 μ s (12 ビット A/D 変換クロック PCLKD (ADCLK) が 48 MHz で動作時)
A/D 変換クロック	周辺モジュールクロック PCLKB と A/D 変換クロック PCLKD (ADCLK) を以下の分周比で設定可能 : PCLKB:PCLKD (ADCLK) 周波数比 = 1:1、1:2、1:4

表 34.1 ADC12 の仕様 (2/3)

項目	内容
データレジスタ(注2)	- アナログ入力用 17 本 - ダブルトリガモードでの A/D 変換データ 2 重化用 1 本 - ダブルトリガモードでの拡張動作時の A/D 変換データ 2 重化用 2 本 - 温度センサ出力用 1 本 - 内部基準電圧用 1 本 - 自己診断用 1 本 - A/D 変換結果を A/D データレジスタに格納 12 ビット精度の A/D 変換結果 - A/D 変換値加算モード (A/D 変換結果の加算値を変換精度ビット数+拡張ビット数で A/D データレジスタに格納) - ダブルトリガモード (シングルスキャンとグループスキャンモードで選択可能): - 選択した 1 つのチャンネルのアナログ入力の A/D 変換データを 1 回目は対象チャンネルのデータレジスタに格納、2 回目の A/D 変換データは 2 重化レジスタに格納 - ダブルトリガモード拡張動作 (特定トリガで使用可能): - 選択した 1 つのチャンネルのアナログ入力の A/D 変換データを関連するトリガに準備した 2 重化レジスタに格納
動作モード(注3)	- シングルスキャンモード: - 任意に選択したチャンネルのアナログ入力、温度センサ出力、内部基準電圧を 1 回のみ A/D 変換 - 連続スキャンモード: - 選択したチャンネルのアナログ入力を繰り返し A/D 変換 - グループスキャンモード: - 選択したチャンネルのアナログ入力、温度センサ出力、および内部基準電圧をグループ A とグループ B に分け、グループ単位で選択したアナログ入力を 1 回のみ A/D 変換 - グループ A、グループ B は各々のスキャン開始条件を別々に選択することで、グループ A、グループ B の A/D 変換を独立して開始することが可能 - グループスキャンモード (グループ優先動作選択時): - 低優先グループのスキャン中に優先グループのトリガがあった場合、低優先グループのスキャンを中断し、優先グループのスキャンを開始。優先順位は、グループ A > グループ B。
A/D 変換開始条件	- ソフトウェアトリガ - イベントリンクコントローラ (ELC) からの同期トリガ - 外部トリガ端子 ADTRG0 による非同期トリガ
機能	- サンプリングステート数可変機能 - A/D コンバータの自己診断機能 - A/D 変換値加算モードと平均モードが選択可能 - アナログ入力断線検出機能 (ディスチャージ機能およびプリチャージ機能) - ダブルトリガモード (A/D 変換データ 2 重化機能) - A/D データレジスタオートクリア機能 - デジタルコンペア機能 (コンペアレジスタとデータレジスタの比較、データレジスタ間の比較)
割り込み要因	- シングルスキャンモード (ダブルトリガモード非選択) では、1 回のスキャン完了で A/D スキャン終了割り込み要求 (ADC120_ADI) および ELC イベント信号 (ADC120_ADI) を発生可能 - デジタルコンペア機能の比較条件成立で、コンペア割り込み要求 (ADC120_CMPAI/ADC120_CMPBI) を発生可能 - デジタルコンペア機能の比較条件成立で、ウィンドウコンペア ELC イベント信号 (ADC120_WCMPPM) を発生可能 - デジタルコンペア機能の比較条件不成立で、ウィンドウコンペア ELC イベント信号 (ADC120_WCMPUM) を発生可能 - シングルスキャンモード (ダブルトリガモード選択) では、2 回のスキャン完了で A/D スキャン終了割り込み要求 (ADC120_ADI) および ELC イベント信号 (ADC120_ADI) を発生 - 連続スキャンモードでは、選択した全チャンネルのスキャン完了で A/D スキャン終了割り込み要求 (ADC120_ADI) および ELC イベント信号 (ADC120_ADI) を発生 - グループスキャンモード (ダブルトリガモード非選択) では、グループ A のスキャン完了で A/D スキャン終了割り込み要求 (ADC120_ADI) および ELC イベント信号 (ADC120_ADI) を発生。グループ B のスキャン完了でグループ B の A/D スキャン終了割り込み要求 (ADC120_GBADI) を発生 - グループスキャンモード (ダブルトリガモード選択) では、2 回のグループ A のスキャン完了で A/D スキャン終了割り込み要求 (ADC120_ADI) および ELC イベント信号 (ADC120_ADI) を発生。グループ B のスキャン完了でグループ B の A/D スキャン終了割り込み要求 (ADC120_GBADI) を発生可能 - ADC120_ADI、ADC120_GBADI、ADC120_WCMPPM、および ADC120_WCMPUM は、データトランスファコントローラ (DTC) を起動可能
ELC インタフェース	- グループスキャンモードでグループ A のスキャン完了時にイベント発生 - グループスキャンモードでグループ B のスキャン完了時にイベント発生 - すべてのスキャン終了時にイベント発生 - ELC からのトリガでスキャン開始可能 - シングルスキャンモードでのコンペア機能ウィンドウの条件に応じてイベント発生

表 34.1 ADC12 の仕様 (3/3)

項目	内容
基準電圧	- VREFH0、AVCC0、または内部基準電圧 (BGR) (外部基準電圧または基準電圧生成回路からの出力電圧) をアナログ基準電圧として選択可能 - VREFL0 または AVSS0 をアナログ基準グランド電圧として選択可能
モジュールストップ機能	モジュールストップ状態を設定して消費電力の低減が可能 ^(注4)

注 1. LQFP64 ピン用 AN000～AN010、AN017～AN022

LFQFP/HWQFN48 ピン用 AN000～AN002、AN005～AN010、AN019～AN022

LQFP/HWQFN32 ピン用 AN005～AN010、AN019～AN022

注 2. A/D 変換精度を変えた場合、A/D 変換時間も変わります。詳細は、「[34.3.6. アナログ入力のサンプリング時間とスキャン変換時間](#)」を参照してください。

注 3. 温度センサ出力と内部基準電圧を選択している場合は、連続スキャンモードやグルーブスキャンモードを使用しないでください。

注 4. 詳細は、「[10. 低消費電力モード](#)」を参照してください。

表 34.2 ADC12 の機能

項目	機能		
アナログ入力チャネル	AN000～AN010, AN017～AN022 内部基準電圧 温度センサ出力		
A/D 変換開始条件	ソフトウェア	ソフトウェアトリガ	許可
	非同期トリガ (外部トリガ)	トリガ入力端子	ADTRG0
	同期トリガ (ELC からのトリガ)	ELC トリガ	ELC_AD00、ELC_AD01
割り込み	ADC120_ADI ADC120_GBADI ADC120_CMPAI ADC120_CMPBI		
ELC への出力	ADC120_ADI ADC120_WCMPPM ADC120_WCMPUM		
モジュールストップ機能の設定 ^{(注1)(注2)}	MSTPCRD.MSTPD16 ビット		

注 1. 詳細は、「[10. 低消費電力モード](#)」を参照してください。

注 2. モジュールストップ状態の解除後に A/D 変換を開始するのに、1 μ s 以上待機します。




図 34.1 ADC12 のブロック図

表 34.3 に ADC12 の入出力端子の一覧を示します。

表 34.3 ADC12 の入出力端子

端子名	入出力	機能
AVCC0	入力	アナログ部の電源端子 (ADC12 を使用しないときは VCC に接続してください)
AVSS0	入力	アナログ部の電源グランド端子 (ADC12 を使用しないときは VSS に接続してください)
VREFH0	入力	アナログ基準電圧端子
VREFL0	入力	アナログ基準グランド端子
AN000～AN010, AN017～AN022	入力	アナログ入力端子 0～10, 17～22
ADTRG0	入力	A/D 変換開始のための外部トリガ入力端子

AVCC0 および AVSS0 は、25 ピン製品にはありません。VCC および VSS は、25 ピン製品のアナログブロック用電源です。

34.2 レジスタの説明

34.2.1 ADDRn : A/D データレジスタ n (n = 0~10, 17~22)

Base address: ADC120 = 0x4005_C000

Offset address: 0x020 + 0x2 × n (n = 0~10, 17~22)

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	ADDR [15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	ADDR [15:0]	変換値 15~0 機能は、選択したモードと精度により異なります。表 34.4 と表 34.5 を参照してください。	R

ADDRn レジスタは、A/D 変換結果を格納する 16 ビットの読み出し専用レジスタです。

これらの A/D データレジスタは、下記の条件によりデータフォーマットが異なります。

- A/D データレジスタフォーマット選択ビット (ADCER.ADRFMT) の設定値（左詰めまたは右詰め）
- 加算／平均回数選択ビット (ADADC.ADC[2:0]) の設定値（1、2、3、4、または 16 回）
- 平均モード有効ビット (ADADC.AVEE) の設定値（加算または平均）

本節では異なるモードにおけるこれらの条件に対するデータフォーマットを説明します。

(1) A/D 変換値加算／平均モードを非選択とした場合

12 ビット精度でのビット割り当ての例を表 34.4 に示します。

表 34.4 12 ビット精度でのビット割り当ての例

精度	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
12 ビット精度の右詰めデータ	読むと 0 が読めます。				変換値 11~0: 12 ビット A/D 変換値											
12 ビット精度の左詰めデータ	変換値 11~0: 12 ビット A/D 変換値												読むと 0 が読めます。			

(2) A/D 変換値平均モードを選択した場合

A/D 変換値加算モードで 2 回または 4 回を指定した場合、A/D 変換値平均モードを選択できます。A/D 変換値平均モードを選択した場合、本レジスタは特定チャネルの A/D 変換値を平均した値を示します。通常の A/D 変換と同様に A/D データレジスタフォーマット選択ビットの設定に従い、A/D データレジスタに値が格納されます。

(3) A/D 変換値加算モードを選択した場合

12 ビットの A/D データレジスタビット精度の場合、A/D 変換値加算モードで 1、2、3、または 4 回を選択できます。A/D 変換結果は、指定された変換精度のビット数に 2 ビット分拡張したデータとして、A/D データレジスタに格納されます。

12 ビットの A/D データレジスタビット精度の場合、A/D 変換値加算モードで 16 回を選択できます。A/D 変換値加算モードを選択したとき、本レジスタは同一チャネルの A/D 変換値を加算した値を示します。A/D 変換結果は、変換精度のビット数に 4 ビット分拡張したデータとして、A/D データレジスタに格納されます。

A/D 変換値加算モードを選択した場合、A/D データレジスタフォーマット選択ビットの設定に従い、A/D データレジスタに値が格納されます。

12 ビット精度でのビット割り当ての例を表 34.5 に示します。

表 34.5 A/D 変換値加算モードを選択した場合の 12 ビット精度でのビット割り当ての例

精度		b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
12 ビット精度の 右詰めデータ	16 回変換を指定 した場合	加算結果 15～0: 16 ビット A/D 変換結果の合計															
	1、2、3、または 4 回変換を指定 した場合	読むと 0 が読めま す。		加算結果 13～0: 14 ビット A/D 変換値加算結果													
12 ビット精度の 左詰めデータ	16 回変換を指定 した場合	加算結果 15～0: 16 ビット A/D 変換結果の合計															
	1、2、3、または 4 回変換を指定 した場合	加算結果 13～0: 14 ビット A/D 変換値加算結果														読むと 0 が読めま す。	

34.2.2 ADDBLDR : A/D データ 2 重化レジスタ

Base address: ADC120 = 0x4005_C000

Offset address: 0x018

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	ADDBLDR [15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	ADDBLDR [15:0]	変換値 15~0 機能は、選択したモードと精度により異なります。表 34.6 と表 34.7 を参照してください。	R

ADDBLDR レジスタは、ダブルトリガモード選択時の 2 回目のトリガによって A/D 変換した結果を格納する 16 ビットの読み出し専用レジスタです。

これらの A/D データレジスタは、下記の条件によりデータフォーマットが異なります。

- A/D データレジスタフォーマット選択ビット (ADCER.ADRFMT) の設定値（左詰めまたは右詰め）
- 加算／平均回数選択ビット (ADADC.ADC[2:0]) の設定値（1、2、3、4、または 16 回）
- 平均モード有効ビット (ADADC.AVEE) の設定値（加算または平均）

本節では異なるモードにおけるこれらの条件に対するデータフォーマットを説明します。

(1) A/D 変換値加算／平均モードを非選択とした場合

12 ビット精度でのビット割り当ての例を表 34.6 に示します。

表 34.6 12 ビット精度でのビット割り当ての例

精度	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
12 ビット精度の右詰めデータ	読むと 0 が読めます。				変換値 11~0: 12 ビット A/D 変換値											
12 ビット精度の左詰めデータ	変換値 11~0: 12 ビット A/D 変換値												読むと 0 が読めます。			

(2) A/D 変換値平均モードを選択した場合

A/D 変換値加算モードで 2 回または 4 回を指定した場合、A/D 変換値平均モードを選択できます。A/D 変換値平均モードを選択した場合、本レジスタは特定チャンネルの A/D 変換値を平均した値を示します。通常の A/D 変換と同様に A/D データレジスタフォーマット選択ビットの設定に従い、A/D データレジスタに値が格納されます。

(3) A/D 変換値加算モードを選択した場合

12 ビットの A/D データレジスタビット精度の場合、A/D 変換値加算モードで 1、2、3、または 4 回を選択できます。A/D 変換結果は、指定された変換精度のビット数に 2 ビット分拡張したデータとして、A/D データレジスタに格納されます。

12 ビットの A/D データレジスタビット精度の場合、A/D 変換値加算モードで 16 回を選択できます。A/D 変換値加算モードを選択したとき、本レジスタは同一チャンネルの A/D 変換値を加算した値を示します。A/D 変換結果は、変換精度のビット数に 4 ビット分拡張したデータとして、A/D データレジスタに格納されます。

A/D 変換値加算モードを選択した場合、A/D データレジスタフォーマット選択ビットの設定に従い、A/D データレジスタに値が格納されます。

12 ビット精度でのビット割り当ての例を表 34.7 に示します。

表 34.7 A/D 変換値加算モードを選択した場合の 12 ビット精度でのビット割り当ての例

精度		b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
12 ビット精度の 右詰めデータ	16 回変換を指定 した場合	加算結果 15～0: 16 ビット A/D 変換結果の合計															
	1、2、3、または 4 回変換を指定 した場合	読むと 0 が読めま す。		加算結果 13～0: 14 ビット A/D 変換値加算結果													
12 ビット精度の 左詰めデータ	16 回変換を指定 した場合	加算結果 15～0: 16 ビット A/D 変換結果の合計															
	1、2、3、または 4 回変換を指定 した場合	加算結果 13～0: 14 ビット A/D 変換値加算結果														読むと 0 が読めま す。	

34.2.3 ADDBLDRn : A/D データ 2 重化レジスタ n (n = A, B)

Base address: ADC120 = 0x4005_C000

Offset address: 0x084 (n = A)
0x086 (n = B)

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field: ADDBLDR [15:0]

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
15:0	ADDBLDR [15:0]	変換値 15~0 機能は、選択したモードと精度により異なります。表 34.8 と表 34.9 を参照してください。	R

ADDBLDRn レジスタは、ダブルトリガモード選択時の拡張動作中のトリガ種別によって A/D 変換した結果を格納する 16 ビットの読み出し専用レジスタです。

これらの A/D データレジスタは、下記の条件によりデータフォーマットが異なります。

- A/D データレジスタフォーマット選択ビット (ADCER.ADRFMT) の設定値 (左詰めまたは右詰め)
- 加算/平均回数選択ビット (ADADC.ADC[2:0]) の設定値 (1、2、3、4、または 16 回)
- 平均モード有効ビット (ADADC.AVEE) の設定値 (加算または平均)

本節では異なるモードにおけるこれらの条件に対するデータフォーマットを説明します。

(1) A/D 変換値加算/平均モードを非選択とした場合

12 ビット精度でのビット割り当ての例を表 34.8 に示します。

表 34.8 12 ビット精度でのビット割り当ての例

精度	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
12 ビット精度の右詰めデータ	読むと 0 が読めます。				変換値 11~0: 12 ビット A/D 変換値											
12 ビット精度の左詰めデータ	変換値 11~0: 12 ビット A/D 変換値													読むと 0 が読めます。		

(2) A/D 変換値平均モードを選択した場合

A/D 変換値加算モードで 2 回または 4 回を指定した場合、A/D 変換値平均モードを選択できます。A/D 変換値平均モードを選択した場合、本レジスタは特定チャンネルの A/D 変換値を平均した値を示します。通常の A/D 変換と同様に A/D データレジスタフォーマット選択ビットの設定に従い、A/D データレジスタに値が格納されます。

(3) A/D 変換値加算モードを選択した場合

12 ビットの A/D データレジスタビット精度の場合、A/D 変換値加算モードで 1、2、3、または 4 回を選択できます。A/D 変換結果は、指定された変換精度のビット数に 2 ビット分拡張したデータとして、A/D データレジスタに格納されます。

12 ビットの A/D データレジスタビット精度の場合、A/D 変換値加算モードで 16 回を選択できます。A/D 変換値加算モードを選択したとき、本レジスタは同一チャンネルの A/D 変換値を加算した値を示します。A/D 変換結果は、変換精度のビット数に 4 ビット分拡張したデータとして、A/D データレジスタに格納されます。

A/D 変換値加算モードを選択した場合、A/D データレジスタフォーマット選択ビットの設定に従い、A/D データレジスタに値が格納されます。

12 ビット精度でのビット割り当ての例を表 34.9 に示します。

表 34.9 A/D 変換値加算モードを選択した場合の 12 ビット精度でのビット割り当ての例

精度		b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
12 ビット精度の 右詰めデータ	16 回変換を指定 した場合	加算結果 15~0: 16 ビット A/D 変換結果の合計															
	1、2、3、または 4 回変換を指定 した場合	読むと 0 が読めま す。		加算結果 13~0: 14 ビット A/D 変換値加算結果													
12 ビット精度の 左詰めデータ	16 回変換を指定 した場合	加算結果 15~0: 16 ビット A/D 変換結果の合計															
	1、2、3、または 4 回変換を指定 した場合	加算結果 13~0: 14 ビット A/D 変換値加算結果														読むと 0 が読めま す。	

34.2.4 ADTSDR : A/D 温度センサデータレジスタ

Base address: ADC120 = 0x4005_C000

Offset address: 0x01A

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field: ADTSDR [15:0]

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
15:0	ADTSDR [15:0]	変換値 15~0 機能は、選択したモードと精度により異なります。表 34.10 と表 34.11 を参照してください。	R

ADTSDR レジスタは、温度センサ出力を A/D 変換した結果を格納する 16 ビットの読み出し専用レジスタです。これらの A/D データレジスタは、下記の条件によりデータフォーマットが異なります。

- A/D データレジスタフォーマット選択ビット (ADCER.ADRFMT) の設定値 (左詰めまたは右詰め)
- 加算／平均回数選択ビット (ADADC.ADC[2:0]) の設定値 (1、2、3、4、または 16 回)
- 平均モード有効ビット (ADADC.AVEE) の設定値 (加算または平均)

本節では異なるモードにおけるこれらの条件に対するデータフォーマットを説明します。

(1) A/D 変換値加算／平均モードを非選択とした場合

12 ビット精度でのビット割り当ての例を表 34.10 に示します。

表 34.10 12 ビット精度でのビット割り当ての例

精度	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
12 ビット精度の右詰めデータ	読むと 0 が読めます。				変換値 11~0: 12 ビット A/D 変換値											
12 ビット精度の左詰めデータ	変換値 11~0: 12 ビット A/D 変換値												読むと 0 が読めます。			

(2) A/D 変換値平均モードを選択した場合

A/D 変換値加算モードで 2 回または 4 回を指定した場合、A/D 変換値平均モードを選択できます。A/D 変換値平均モードを選択した場合、本レジスタは特定チャンネルの A/D 変換値を平均した値を示します。通常の A/D 変換と同様に A/D データレジスタフォーマット選択ビットの設定に従い、A/D データレジスタに値が格納されます。

(3) A/D 変換値加算モードを選択した場合

12 ビットの A/D データレジスタビット精度の場合、A/D 変換値加算モードで 1、2、3、または 4 回を選択できます。A/D 変換結果は、指定された変換精度のビット数に 2 ビット分拡張したデータとして、A/D データレジスタに格納されます。

12 ビットの A/D データレジスタビット精度の場合、A/D 変換値加算モードで 16 回を選択できます。A/D 変換値加算モードを選択したとき、本レジスタは同一チャンネルの A/D 変換値を加算した値を示します。A/D 変換結果は、変換精度のビット数に 4 ビット分拡張したデータとして、A/D データレジスタに格納されます。

A/D 変換値加算モードを選択した場合、A/D データレジスタフォーマット選択ビットの設定に従い、A/D データレジスタに値が格納されます。

12 ビット精度でのビット割り当ての例を表 34.11 に示します。

表 34.11 A/D 変換値加算モードを選択した場合の 12 ビット精度でのビット割り当ての例

精度		b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
12 ビット精度の 右詰めデータ	16 回変換を指定 した場合	加算結果 15~0: 16 ビット A/D 変換結果の合計															
	1、2、3、または 4 回変換を指定 した場合	読むと 0 が読めま す。		加算結果 13~0: 14 ビット A/D 変換値加算結果													
12 ビット精度の 左詰めデータ	16 回変換を指定 した場合	加算結果 15~0: 16 ビット A/D 変換結果の合計															
	1、2、3、または 4 回変換を指定 した場合	加算結果 13~0: 14 ビット A/D 変換値加算結果															読むと 0 が読めま す。

34.2.5 ADOCDR : A/D 内部基準電圧データレジスタ

Base address: ADC120 = 0x4005_C000

Offset address: 0x01C

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	ADOCDR [15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	ADOCDR [15:0]	変換値 15~0 機能は、選択したモードと精度により異なります。表 34.12 と表 34.13 を参照してください。	R

ADOCDR レジスタは、内部基準電圧を A/D 変換した結果を格納する 16 ビットの読み出し専用レジスタです。これらの A/D データレジスタは、下記の条件によりデータフォーマットが異なります。

- A/D データレジスタフォーマット選択ビット (ADCER.ADRFMT) の設定値（左詰めまたは右詰め）
- 加算／平均回数選択ビット (ADADC.ADC[2:0]) の設定値（1、2、3、4、または 16 回）
- 平均モード有効ビット (ADADC.AVEE) の設定値（加算または平均）

本節では異なるモードにおけるこれらの条件に対するデータフォーマットを説明します。

(1) A/D 変換値加算／平均モードを非選択とした場合

12 ビット精度でのビット割り当ての例を表 34.12 に示します。

表 34.12 12 ビット精度でのビット割り当ての例

精度	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
12 ビット精度の右詰めデータ	読むと 0 が読めます。				変換値 11~0: 12 ビット A/D 変換値											
12 ビット精度の左詰めデータ	変換値 11~0: 12 ビット A/D 変換値												読むと 0 が読めます。			

(2) A/D 変換値平均モードを選択した場合

A/D 変換値加算モードで 2 回または 4 回を指定した場合、A/D 変換値平均モードを選択できます。A/D 変換値平均モードを選択した場合、本レジスタは特定チャネルの A/D 変換値を平均した値を示します。通常の A/D 変換と同様に A/D データレジスタフォーマット選択ビットの設定に従い、A/D データレジスタに値が格納されます。

(3) A/D 変換値加算モードを選択した場合

12 ビットの A/D データレジスタビット精度の場合、A/D 変換値加算モードで 1、2、3、または 4 回を選択できます。A/D 変換結果は、指定された変換精度のビット数に 2 ビット分拡張したデータとして、A/D データレジスタに格納されます。

12 ビットの A/D データレジスタビット精度の場合、A/D 変換値加算モードで 16 回を選択できます。A/D 変換値加算モードを選択したとき、本レジスタは同一チャネルの A/D 変換値を加算した値を示します。A/D 変換結果は、変換精度のビット数に 4 ビット分拡張したデータとして、A/D データレジスタに格納されます。

A/D 変換値加算モードを選択した場合、A/D データレジスタフォーマット選択ビットの設定に従い、A/D データレジスタに値が格納されます。

12 ビット精度でのビット割り当ての例を表 34.13 に示します。

表 34.13 A/D 変換値加算モードを選択した場合の 12 ビット精度でのビット割り当ての例

精度		b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
12 ビット精度の 右詰めデータ	16 回変換を指定 した場合	加算結果 15~0: 16 ビット A/D 変換結果の合計															
	1、2、3、または 4 回変換を指定 した場合	読むと 0 が読めま す。		加算結果 13~0: 14 ビット A/D 変換値加算結果													
12 ビット精度の 左詰めデータ	16 回変換を指定 した場合	加算結果 15~0: 16 ビット A/D 変換結果の合計															
	1、2、3、または 4 回変換を指定 した場合	加算結果 13~0: 14 ビット A/D 変換値加算結果														読むと 0 が読めま す。	

34.2.6 ADRD : A/D 自己診断データレジスタ

Base address: ADC120 = 0x4005_C000

Offset address: 0x01E

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	DIAGST[1:0]		—	—	AD[11:0]											
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
11:0	AD[11:0]	変換値 11~0 12 ビット A/D 変換値	R
13:12	—	読むと 0 が読めます。	R
15:14	DIAGST[1:0]	自己診断ステータス 自己診断の詳細については、「 34.2.15. ADCER : A/D コントロール拡張レジスタ 」を参照してください。 0 0: パワーオン後に自己診断を実行していないことを示す 0 1: 0 V の電圧値の自己診断を実行したことを示す 1 0: 基準電圧 ^(注1) × 1/2 の電圧値の自己診断を実行したことを示す 1 1: 基準電圧 ^(注1) の自己診断を実行したことを示す	R

注: 12 ビット精度の右詰めデータのビット配置例を示します。

注 1. 基準電圧は、ADHVREFCNT 設定により、VREFH0、AVCC0、または内部基準電圧 (BGR) です。

ADRD レジスタは、ADC12 の自己診断により A/D 変換した結果を格納する 16 ビットの読み出し専用レジスタです。A/D 変換値を示す AD[11:0] ビットに加えて、自己診断ステータスビット (DIAGST[1:0]) が付加されます。

本レジスタのデータフォーマットは、A/D データレジスタフォーマットおよび A/D 変換精度の設定により決定されます。

A/D 自己診断機能には A/D 変換加算モードと A/D 変換平均モードを適用することはできません。自己診断の詳細については、「[34.2.15. ADCER : A/D コントロール拡張レジスタ](#)」を参照してください。

以下では、各条件のデータフォーマットについて説明します。本節のビット配置図とビット仕様表は、12 ビット精度の左詰めデータおよび右詰めデータのビット配置例を示します。

表 34.14 各精度における右詰め時のビット配置

精度	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
12 ビット精 度の右詰めデ ータ	DIAGST[1:0]		—		AD[11:0]											

表 34.15 各精度における左詰め時のビット配置

精度	b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
12 ビット精度の左詰めデータ	AD[11:0]												—		DIAGST[1:0]	

34.2.7 ADCSR : A/D コントロールレジスタ

Base address: ADC120 = 0x4005_C000

Offset address: 0x000

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	ADST	ADCS[1:0]	—	—	ADHSC	TRGE	EXTRG	DBLE	GBADIE	—	DBLANS[4:0]					
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
4:0	DBLANS[4:0]	ダブルトリガ対象チャンネル選択 ダブルトリガ対象のアナログ入力を 1 チャンネル選択します。ダブルトリガモード選択時のみ有効です。	R/W
5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	GBADIE	グループ B スキャン終了割り込みおよび ELC イベント許可 グループ B のスキャンは、グループスキャンモードでのみ実行できます。 0: グループ B のスキャン完了時に ADC120_GBADI 割り込み発生を禁止 1: グループ B のスキャン完了時に ADC120_GBADI 割り込み発生を許可	R/W
7	DBLE	ダブルトリガモード選択 0: ダブルトリガモード非選択 1: ダブルトリガモード選択	R/W
8	EXTRG	トリガ選択(注1) 0: 同期トリガ (ELC) により A/D 変換開始 1: 非同期トリガ (ADTRG0) により A/D 変換開始	R/W
9	TRGE	トリガ開始許可 0: 同期、非同期トリガによる A/D 変換の開始を禁止 1: 同期、非同期トリガによる A/D 変換の開始を許可	R/W
10	ADHSC	A/D 変換モード選択 0: 高速 A/D 変換モード 1: 低消費電力 A/D 変換モード	R/W
11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
12	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
14:13	ADCS[1:0]	スキャンモード選択 0 0: シングルスキャンモード 0 1: グループスキャンモード 1 0: 連続スキャンモード 1 1: 設定禁止	R/W
15	ADST	A/D 変換スタート 0: A/D 変換停止 1: A/D 変換開始	R/W

注 1. 外部端子（非同期トリガ）で A/D 変換を起動する方法：

外部端子 (ADTRG0) に High を入力した状態で、ADCSR.TRGE ビットおよび ADCSR.EXTRG ビットを 1 にし、ADTRG0 端子から Low を入力します。ADTRG0 の立ち下がりエッジを検出し、スキャン変換を開始します。Low 入力のパルス幅は、PCLKB 1.5 クロック以上必要です。

ADCSR レジスタは、ダブルトリガモードの設定、A/D 変換起動トリガの設定、スキャン終了割り込み許可／禁止、スキャンモードの選択、A/D 変換の開始／停止を行うレジスタです。

DBLANS[4:0]ビット（ダブルトリガ対象チャンネル選択）

DBLANS[4:0]ビットは、ダブルトリガモードで A/D 変換データを 2 重化する 1 チャンネルを選択します。これは、2 重化するチャンネル番号のバイナリ値を設定することで選択できます。DBLANS[4:0]ビットで選択したチャンネルのアナログ入力を、1 回目の A/D 変換開始トリガで変換した結果が A/D データレジスタ y に格納され、2 回目の A/D 変換開始トリガで変換した結果が A/D データ 2 重化レジスタに格納されます。

ダブルトリガモードを選択した場合は、ADANSA0 および ADANSA1 レジスタで選択したチャンネルの選択は無効になり、DBLANS[4:0]ビットで選択した 1 チャンネルが A/D 変換を行うチャンネルとなります。

グループスキャンモードでダブルトリガモードが使用されるとき、ダブルトリガ制御はグループ A にのみ適用され、グループ B には適用されません。そのため、ダブルトリガモードでもグループ B に対しては複数のチャンネルのアナログ入力を選択できます。

DBLANS[4:0]ビットの設定は、ADST ビットが 0 のときのみ行ってください。DBLANS[4:0]ビットの設定を ADST ビットへの 1 書き込みと同時にに行わないでください。

ダブルトリガモード時に A/D 変換値加算／平均モードに遷移するには、DBLANS[4:0]ビットで選択したチャンネルを ADADS0 レジスタと ADADS1 レジスタに設定してください。

ダブルトリガモードでは、自己診断機能からの A/D 変換データ、温度センサ出力、および内部基準電圧を使用できません。

表 34.16 DBLANS ビット設定値とダブルトリガ対象チャンネルの関係

DBLANS[4:0]ビット設定値	ダブルトリガ対象チャンネル
0x00	AN000
0x01	AN001
0x02	AN002
0x03	AN003
0x04	AN004
0x05	AN005
0x06	AN006
0x07	AN007
0x08	AN008
0x09	AN009
0x0A	AN010
0x11	AN017
0x13	AN018
0x14	AN019
0x15	AN020
0x16	AN021
0x17	AN022

GBADIE ビット（グループ B スキャン終了割り込みおよび ELC イベント許可）

GBADIE ビットはグループスキャンモードでのグループ B のスキャン終了割り込み (ADC120_GBADI) の発生を許可または禁止します。

DBLE ビット（ダブルトリガモード選択）

DBLE ビットは、ダブルトリガモードの選択／非選択を指定します。ダブルトリガモードは、ADSTRGR.TRSA[5:0]ビットで選択された同期トリガ (ELC) のみで動作できます。

ダブルトリガは以下のように動作します。

- 1 回目の変換完了時は ADC120_ADI 割り込みを出力せず、2 回目の変換完了時に出力します。
- 1 回目のトリガで開始した 2 重化チャンネル (DBLANS[4:0]で選択) の A/D 変換結果は、A/D データレジスタ y に格納され、2 回目のトリガで開始した変換結果は、A/D データ 2 重化レジスタに格納されます。

DBLE ビットが設定 (ダブルトリガモードを選択) されている場合、ADANSA0 および ADANSA1 レジスタで指定したチャンネルは無効です。DBLE を 0 にすると、ダブルトリガモードは非選択となります。DBLE ビットを再度 1 にすると、ダブルトリガモードの動作は、1.と 2.に示される最初のトリガによる最初のスキャンと同様になります。

ダブルトリガモードは、連続スキャンモードで選択しないでください。ダブルトリガモードでは、ソフトウェアトリガを使用できません。DBLE ビットの設定は、ADST ビットを 0 にしてから行ってください。DBLE ビットの設定を ADST ビットへの 1 書き込みと同時にに行わないでください。

EXTRG ビット (トリガ選択)

EXTRG ビットは、A/D 変換を開始するトリガを同期トリガにするか、非同期トリガにするかを選択します。

グループスキャンモードでは、グループ A の選択トリガに対してこのビットの設定が有効です。グループ B は、このビットの設定にかかわらず選択した同期トリガで A/D 変換を開始します。

TRGE ビット (トリガ開始許可)

TRGE ビットは、同期トリガ、非同期トリガによる A/D 変換の起動を許可または禁止します。グループスキャンモード時は本ビットを 1 にしてください。

ADHSC ビット (A/D 変換モード選択)

ADHSC ビットは、A/D 変換を High-speed モードにするか低電流モードにするかを選択します。ADHSC ビットの書き換え方法については、「[34.8.9. ADHSC ビット書き換え手順](#)」を参照してください。

ADCS[1:0]ビット (スキャンモード選択)

ADCS[1:0]ビットは、スキャンモードを選択します。

シングルスキャンモードでは、ADANSA0 および ADANSA1 レジスタで選択したチャンネルのアナログ入力をチャンネル番号の昇順で A/D 変換します。選択したすべてのチャンネルの A/D 変換が 1 回完了するとスキャン変換を停止します。

連続スキャンモードでは、ADCSR.ADST ビットが 1 の間、ADANSA0 および ADANSA1 レジスタで選択したチャンネルのアナログ入力をチャンネル番号の昇順で A/D 変換します。選択したすべてのチャンネルの A/D 変換が 1 回完了すると最初のチャンネルに戻り A/D 変換を繰り返します。連続スキャン中に ADCSR.ADST ビットを 0 にすると、スキャン中でも A/D 変換を停止します。

グループスキャンモード時：

- ADSTRGR.TRSA[5:0]ビットで選択された同期トリガ (ELC) で、グループ A のスキャンを開始します。ADANSA0 レジスタと ADANSA1 レジスタで選択したアナログ入力チャンネルのグループ A アナログ入力に対してチャンネル番号の昇順で A/D 変換を実施します。選択したすべてのチャンネルの A/D 変換が 1 回完了すると A/D 変換を停止します。
- ADSTRGR.TRSB[5:0]ビットで選択された同期トリガ (ELC) で、グループ B のスキャンを開始します。ADANSB0 レジスタと ADANSB1 レジスタで選択したアナログ入力チャンネルのグループ B アナログ入力に対してチャンネル番号の昇順で A/D 変換を実施します。選択したすべてのチャンネルの A/D 変換が 1 回完了すると A/D 変換を停止します。

このとき、グループ A 側とグループ B 側の変換処理が重なった場合、変換制御は別々に制御することができません。この場合は、A/D グループスキャン優先コントロールレジスタのグループ A 優先制御設定ビット (ADGSPCR.PGS) を 1 にして、変換優先順位をグループ A 側に設定してください。

グループスキャンモードでは、グループ A とグループ B に異なるチャンネルとトリガを選択してください。

温度センサ出力または内部基準電圧を選択した際は、ADANSA0 レジスタと ADANSA1 レジスタですべてのアナログ入力チャンネルを非選択にした後で、シングルスキャンモードを選択し、A/D 変換を実施してください。温度センサ出力または内部基準電圧の A/D 変換が完了すると、A/D 変換を停止します。

ADCS[1:0]ビットの設定は、ADST ビットが 0 のときのみ行ってください。ADCS[1:0]ビットの設定を ADST ビットへの 1 書き込みと同時にに行わないでください。

表 34.17 スキャンモードおよびダブルトリガモードの設定による A/D 変換の選択対象

スキャンモード設定	ダブルトリガモード設定	A/D 変換対象				
		自己診断	アナログ入力 (グループ A)	アナログ入力 (グループ B)	温度センサ出力	内部基準電圧
シングルスキャン	DBLE = 0	✓	✓	—	✓	✓
	DBLE = 1	—	✓ (1 ch のみ)	—	—	—
連続スキャン	DBLE = 0	✓	✓	—	—	—
	DBLE = 1	—	—	—	—	—
グループスキャン	DBLE = 0	✓	✓	✓	—	—
	DBLE = 1	—	✓ (1 ch のみ)	✓	—	—

注. ✓ : 選択可能、— : 選択不可能

ADST ビット (A/D 変換スタート)

ADST ビットは、A/D 変換の開始/停止を制御します。ADST ビットを 1 にする前に、A/D 変換クロック、変換モード、変換対象アナログ入力の設定を行ってください。

[1 になる条件]

- 1 を書いたとき
- ADCSR.EXTRG ビットを 0、ADCSR.TRGE ビットを 1 にし、ADSTRGR.TRSA[5:0] ビットで選択した同期トリガ (ELC) を検出したとき
- グループスキャンモードで ADCSR.TRGE ビットを 1 にし、ADSTRGR.TRSB[5:0] ビットで選択した同期トリガ (ELC) を検出したとき
- ADCSR.TRGE ビットと ADCSR.EXTRG ビットを 1、ADSTRGR.TRSA[5:0] ビットを 0x00 にし、非同期トリガを検出したとき
- グループ優先動作モード有効時 (ADCSR.ADCS[1:0] = 01b かつ ADGSPCR.PGS = 1) に、ADGSPCR.GBRP ビットを 1 に設定し、最も優先度の低いグループの A/D 変換を開始したとき

[0 になる条件]

- 0 を書いたとき
- シングルスキャンモードで、選択したすべてのチャネル、温度センサ出力、または内部基準電圧の A/D 変換が完了したとき
- グループスキャンモードでグループ A のスキャンが終了したとき
- グループスキャンモードでグループ B のスキャンが終了したとき
- グループ優先動作モード有効時 (ADCSR.ADCS[1:0] = 01b かつ ADGSPCR.PGS = 1) に、ADGSPCR.GBRSCN ビットを 1 に設定し、トリガにより開始した最も優先度の低いグループの A/D 変換が終了したとき

注. グループ優先動作モード有効時 (ADCSR.ADCS[1:0] = 01b かつ ADGSPCR.PGS = 1)、ADST ビットを 1 にしないでください。

注. グループ優先動作モード有効時 (ADCSR.ADCS[1:0] = 01b かつ ADGSPCR.PGS = 1)、かつ ADGSPCR.GBRP = 1 のとき、ADST ビットを 0 にしないでください。A/D 変換を強制停止させる場合、ADST ビットのクリア手順に従ってください。

34.2.8 ADANSA0 : A/D チャネル選択レジスタ A0

Base address: ADC120 = 0x4005_C000

Offset address: 0x004

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	ANSA 10	ANSA 9	ANSA 8	ANSA 7	ANSA 6	ANSA 5	ANSA 4	ANSA 3	ANSA 2	ANSA 1	ANSA 0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
10:0	ANSA10~ANSA0	A/D 変換チャネル選択 ビット 10 (ANSA10) は AN010 に対応し、ビット 0 (ANSA0) は AN000 に対応します。 0: 対応する入力チャネルを非選択 1: 対応する入力チャネルを選択	R/W
15:11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ADANSA0 レジスタは A/D 変換を行うアナログ入力チャネルを選択します。グループスキャンモードでは、本レジスタはグループ A のチャネルを選択します。

ADANSA0 レジスタの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

ANSA_n ビット (A/D 変換チャネル選択)

ADANSA0 レジスタは A/D 変換を行うアナログ入力チャネルの組み合わせを選択します。チャネルおよびチャネル数は任意に設定可能です。

温度センサ出力または内部基準電圧の A/D 変換を行うときは、ADANSA0 レジスタを 0x0000 にしてすべてのアナログ入力チャネルを非選択にしてください。

ダブルトリガモード時は、ADANSA0 レジスタで選択したチャネルは無効となり、代わりに ADCSR.DBLANS[4:0] ビットで選択した 1 チャネルがグループ A の選択チャネルとなります。

また、グループスキャンモード選択時は、A/D チャネル選択レジスタ B0 (ADANSB0)、および A/D チャネル選択レジスタ B1 (ADANSB1) で指定したチャネルを選択しないでください。

34.2.9 ADANSA1 : A/D チャネル選択レジスタ A1

Base address: ADC120 = 0x4005_C000

Offset address: 0x006

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	ANSA 22	ANSA 21	ANSA 20	ANSA 19	ANSA 18	ANSA 17	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6:1	ANSA22~ANSA17	A/D 変換チャネル選択 ビット 6 (ANSA22) は AN022 に対応し、ビット 1 (ANSA17) は AN017 に対応します。 0: 対応する入力チャネルを非選択 1: 対応する入力チャネルを選択	R/W
15:7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ADANSA1 レジスタは A/D 変換のアナログ入力チャネルを選択します。グループスキャンモードでは、本レジスタはグループ A チャネルを選択します。

ADANSA1 レジスタの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

ANSA_n ビット (A/D 変換チャネル選択)

ADANSA1 レジスタは、A/D 変換を行うアナログ入力チャネルの組み合わせを選択します。チャネルおよびチャネル数は任意に設定可能です。

温度センサ出力または内部基準電圧の A/D 変換を行うときは、ADANSA1 レジスタを 0x0000 にしてすべてのアナログ入力チャネルを非選択にしてください。

ダブルトリガモード時は、ADANSA1 レジスタで選択したチャネルは無効となり、代わりに ADCSR.DBLANS[4:0] ビットで選択した 1 チャネルがグループ A の選択チャネルとなります。

また、グループスキャンモード選択時は、A/D チャネル選択レジスタ B0 (ADANSB0)、および A/D チャネル選択レジスタ B1 (ADANSB1) で指定したチャネルを選択しないでください。

34.2.10 ADANSB0 : A/D チャンネル選択レジスタ B0

Base address: ADC120 = 0x4005_C000

Offset address: 0x014

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	ANSB 10	ANSB 9	ANSB 8	ANSB 7	ANSB 6	ANSB 5	ANSB 4	ANSB 3	ANSB 2	ANSB 1	ANSB 0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
10:0	ANSB10~ANSB0	A/D 変換チャンネル選択 ビット 10 (ANSB10) は AN010 に対応し、ビット 0 (ANSB0) は AN000 に対応します。 0: 対応する入力チャンネルを非選択 1: 対応する入力チャンネルを選択	R/W
15:11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ADANSB0 レジスタは、グループスキャンモード選択時にグループ B で A/D 変換を行うチャンネルのアナログ入力を選択します。ADANSB0 レジスタは他のスキャンモードでは使用しません。

ADANSB0 レジスタの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

ANSBn ビット (A/D 変換チャンネル選択)

ADANSB0 レジスタはグループスキャンモード選択時にグループ B で A/D 変換を行うチャンネルのアナログ入力の組み合わせを選択します。ADANSB0 レジスタは他のスキャンモードでは使用しません。

グループ A で指定したチャンネル (ADANSA0、ADANSA1 レジスタで選択またはダブルトリガモード時に ADCSR.DBLANS[4:0] ビットで選択したチャンネル) を選択しないでください。

温度センサ出力または内部基準電圧の A/D 変換を行うときは、ADANSB0 レジスタを 0x0000 にしてすべてのアナログ入力チャンネルを非選択にしてください。

34.2.11 ADANSB1 : A/D チャンネル選択レジスタ B1

Base address: ADC120 = 0x4005_C000

Offset address: 0x016

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	ANSB 22	ANSB 21	ANSB 20	ANSB 19	ANSB 18	ANSB 17	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6:1	ANSB22~ANSB17	A/D 変換チャンネル選択 ビット 6 (ANSB22) は AN022 に対応し、ビット 1 (ANSB17) は AN017 に対応します。 0: 対応する入力チャンネルを非選択 1: 対応する入力チャンネルを選択	R/W
15:7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ADANSB1 レジスタは、グループスキャンモード選択時にグループ B で A/D 変換を行うチャンネルのアナログ入力を選択します。ADANSB1 レジスタは他のスキャンモードでは使用しません。

ADANSB1 レジスタの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

ANSBn ビット (A/D 変換チャンネル選択)

ADANSB1 レジスタはグループスキャンモード選択時にグループ B で A/D 変換を行うチャンネルのアナログ入力の組み合わせを選択するレジスタです。ADANSB1 レジスタは他のスキャンモードでは使用しません。

グループ A で指定したチャネル (ADANSA0、ADANSA1 レジスタで選択またはダブルトリガモード時に ADCSR.DBLANS[4:0] ビットで選択したチャネル) を選択しないでください。

温度センサ出力または内部基準電圧の A/D 変換を行うときは、ADANSB1 レジスタを 0x0000 にしてすべてのアナログ入力チャネルを非選択にしてください。

34.2.12 ADADS0 : A/D 変換値加算／平均チャネル選択レジスタ 0

Base address: ADC120 = 0x4005_C000

Offset address: 0x008

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	ADS10	ADS9	ADS8	ADS7	ADS6	ADS5	ADS4	ADS3	ADS2	ADS1	ADS0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
10:0	ADS10~ADS0	A/D 変換値加算／平均チャネル選択 ビット 10 (ADS10) は AN010 に対応し、ビット 0 (ADS0) は AN000 に対応します。 0: 対応する入力チャネルを非選択 1: 対応する入力チャネルを選択	R/W
15:11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ADS_n ビット (A/D 変換値加算／平均チャネル選択)

ADS_n ビットは A/D 変換値加算／平均の対象となる A/D 変換チャネルを決定します。選択した A/D 変換チャネルに対応する ADS_n ビットを 1 にすると、選択したチャネルのアナログ入力を、ADADC.ADC[2:0] ビットで指定した回数 (1、2、3、4、または 16 回) 分、連続して A/D 変換します。

ADADC.AVEE ビットが 0 の場合は加算した値を、ADADC.AVEE ビットが 1 の場合は加算値から平均した値を、A/D データレジスタに格納します。

ADS_n ビットは、以下で選択された A/D 変換チャネルのみに適用されます。

- ADANSA0 レジスタの ANSA_n ビットまたは ADCSR レジスタの DBLANS[4:0] ビット
- ADANSB0 レジスタの ANSB_n ビット

加算／平均モードが非選択の A/D 変換チャネルは、通常の 1 回変換を実施し、A/D データレジスタに変換結果を格納します。

ADADS0 レジスタのビット設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

図 34.2 に ADADS0 レジスタのビット (チャネル c と g) を 1 にしたときのスキャン動作シーケンスを示します。本図では、以下のような設定になっています。

- 加算モードを選択 (ADADC.AVEE = 0)
- 変換回数を 4 に設定 (ADADC.ADC[1:0] = 11b)
- 連続スキャンモード (ADCSR.ADCS[1:0] = 10b) でアナログ入力チャネル a~h を選択 (ADANSA0 レジスタ)

アナログ入力 A (チャネル a) から変換を開始します。アナログ入力 C (チャネル c) の変換は 4 回連続実行し、加算値を A/D データレジスタ c (ADDRc) に返します。次に、アナログ入力 D (チャネル d) の変換処理が開始されます。アナログ入力 G (チャネル g) は 4 回連続実行し、加算値を A/D データレジスタ g (ADDRg) に返します。アナログ入力 H (チャネル h) の変換後、再度アナログ入力 A (チャネル a) から同じシーケンスで動作します。




図 34.2 ADADC.ADC[2:0] = 011b および ADADS0/1 によるアナログ入力 C と G を 1 に選択時のスキャン変換シーケンス

34.2.13 ADADS1 : A/D 変換値加算／平均チャンネル選択レジスタ 1

Base address: ADC120 = 0x4005_C000

Offset address: 0x00A

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	ADS22	ADS21	ADS20	ADS19	ADS18	ADS17	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6:1	ADS22～ADS17	A/D 変換値加算／平均チャンネル選択 ビット 6 (ADS22) は AN022 に対応し、ビット 1 (ADS17) は AN017 に対応します。 0: 対応する入力チャンネルを非選択 1: 対応する入力チャンネルを選択	R/W
15:7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ADS_n ビット (A/D 変換値加算／平均チャンネル選択)

ADS_n ビットは A/D 変換値加算／平均の対象となる A/D 変換チャンネルを決定します。選択した A/D 変換チャンネルに対応する ADS_n ビットを 1 にすると、選択したチャンネルのアナログ入力を、ADADC.ADC[2:0] ビットで指定した回数 (1、2、3、4、または 16 回) 分、連続して A/D 変換します。

ADADC.AVEE ビットが 0 の場合は加算した値を、ADADC.AVEE ビットが 1 の場合は加算値から平均した値を、A/D データレジスタに格納します。

本ビットは、以下で選択された A/D 変換チャンネルのみに適用されます。

- ADANSA1 レジスタの ANSA_n ビットまたは ADCSR レジスタの DBLANS[4:0] ビット
- ADANSB1 レジスタの ANSB_n ビット

加算／平均モードが非選択の A/D 変換チャンネルは、通常の 1 回変換を実施し、A/D データレジスタに変換結果を格納します。

ADADS1 レジスタの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

34.2.14 ADADC : A/D 変換値加算／平均回数選択レジスタ

Base address: ADC120 = 0x4005_C000

Offset address: 0x00C

Bit position:	7	6	5	4	3	2	1	0
Bit field:	AVEE	—	—	—	—	ADC[2:0]		
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
2:0	ADC[2:0]	加算／平均回数選択 000: 1 回変換 (加算なし。通常変換と同じ。) 001: 2 回変換 (1 回加算を行う) 010: 3 回変換 (2 回加算を行う) 011: 4 回変換 (3 回加算を行う) 101: 16 回変換 (15 回加算を行う) その他: 設定禁止	R/W
6:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	AVEE	平均モードを選択 0: 加算モードを選択 1: 平均モードを選択	R/W

ADADC は加算モードまたは平均モードの選択、および A/D 変換の加算回数を設定します。表 34.18 に、ADADC レジスタの設定可能な組み合わせを示します。

表 34.18 ADADC レジスタの設定可能な組み合わせ

モード選択 (AVEE)	変換回数				
	1 回	2 回	3 回	4 回	16 回
加算モード (AVEE = 0)	✓	✓	✓	✓	✓
平均モード (AVEE = 1)	—	✓	—	✓	—

注: ✓ : 選択可能、— : 選択不可能

ADC[2:0]ビット (加算／平均回数選択)

ADC[2:0]ビットはダブルトリガモードでの選択チャネル (ADCSR.DBLANS[4:0]ビットでの選択チャネル) を含む A/D 変換および加算／平均モードが選択されたすべてのチャネルに対して加算回数を設定します。加算回数は、温度センサ出力と内部基準電圧の A/D 変換にも適用されます。

自己診断機能 (ADCER.DIAGM = 1) を実施する場合、ADC[2:0]ビットを 000b 以外の値にしないでください。

AVEE ビット (平均モードを選択)

AVEE ビットはダブルトリガモードでの選択チャネル (ADCSR.DBLANS[4:0]ビットでの選択チャネル) を含む A/D 変換および加算／平均モードが選択されたチャネル、温度センサ出力、および内部基準電圧の A/D 変換に対して加算モードまたは平均モードの選択を行います。

34.2.15 ADCER : A/D コントロール拡張レジスタ

Base address: ADC120 = 0x4005_C000

Offset address: 0x00E

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	ADRF MT	—	—	—	DIAG M	DIAGL D	DIAGVAL[1:0]		—	—	ACE	—	—	—	—	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
4:0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
5	ACE	A/D データレジスタ自動クリアイネーブル 0: 自動クリアを禁止 1: 自動クリアを許可	R/W
7:6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
9:8	DIAGVAL[1:0]	自己診断変換電圧選択 0 0: 自己診断有効時は設定禁止 0 1: 0 V 1 0: 基準電圧(注1) × 1/2 1 1: 基準電圧(注1)	R/W
10	DIAGLD	自己診断モード選択 0: 自己診断電圧ローテーションモードを選択 1: 自己診断電圧固定モードを選択	R/W
11	DIAGM	自己診断イネーブル 0: ADC12 自己診断機能は無効 1: ADC12 自己診断機能は有効	R/W
14:12	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15	ADRFMT	A/D データレジスタフォーマット選択 0: A/D データレジスタのフォーマットを右詰めにする 1: A/D データレジスタのフォーマットを左詰めにする	R/W

注 1. 基準電圧は、ADHVREFCNT 設定により、VREFH0、AVCC0、または内部基準電圧 (BGR) です。

ACE ビット (A/D データレジスタ自動クリアイネーブル)

ACE ビットは、CPU または DTC によって ADDRy、ADRD、ADDBLDR、ADDBLDRB、ADTSDBR、または ADOCDR レジスタのいずれかを読み出した後、当該レジスタの自動クリア (すべて 0) を行うか行わないかを選択します。A/D データレジスタの自動クリアにより各 A/D データレジスタの未更新障害を検出することができます。詳細は、「34.3.7. A/D データレジスタの自動クリア機能の使用例」を参照してください。

DIAGVAL[1:0] ビット (自己診断変換電圧選択)

DIAGVAL[1:0] ビットは自己診断電圧固定モードでの電圧値を選択します。詳細は、DIAGLD ビットの説明を参照してください。

DIAGVAL[1:0] ビットが 00b の場合、DIAGLD ビットを 1 にして自己診断を実行しないでください。

DIAGLD ビット (自己診断モード選択)

DIAGLD ビットは、自己診断に使用する 3 つの電圧値をローテーションするか、電圧値を固定するかを選択します。

DIAGLD ビットを 0 にすると、0 V → 基準電圧 × 1/2 → 基準電圧の順番にローテーションして変換していきます。リセット後、および自己診断電圧ローテーションモードを選択した場合は、0 V から自己診断を行います。スキャン変換が終了しても自己診断電圧値は 0 V に戻りません。再びスキャン変換を実行すると、前回に続く電圧値からローテーションを開始します。

DIAGLD ビットを 1 にすることにより固定電圧を選択します。ADCER.DIAGVAL[1:0] ビットで指定した固定電圧が変換されます。固定モードからローテーションモードに切り替えた場合は、固定電圧値からローテーションを開始します。

DIAGLD ビットの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

DIAGM ビット (自己診断イネーブル)

DIAGM ビットは、自己診断を実施するかしないかを選択します。

自己診断は、ADC12 の故障を検出するための機能です。自己診断モードでは、3 つの電圧値 (0 V、基準電圧 × 1/2、または基準電圧) のいずれかを変換します。変換が完了すると A/D 自己診断データレジスタ (ADRD) に変換した電圧の情報と変換結果を格納します。その後、ADRD レジスタを読み出し、変換値が正常の範囲にある (正常) かない (異常) かを判断します。

自己診断は、スキャンごとの最初に 1 回実施され、3 つの電圧値のうち 1 つを A/D 変換します。ダブルトリガモード (ADCSR.DBLE = 1) では、自己診断 (DIAGM = 0) は選択されません。グループスキャンモードで自己診断を選択した場合は、グループ A とグループ B のそれぞれで自己診断を実行します。

DIAGM ビットの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

ADRFMT ビット (A/D データレジスタフォーマット選択)

ADRFMT ビットは、ADDRy、ADDBLDR、ADDBLDRB、ADDBLDRB、ADTSDR、ADOCDR、ADCMPDR0/1、ADWINLLB、ADWINULB、または ADRD レジスタに格納するデータの右詰め/左詰めを選択します。

ADRFMT ビットの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

34.2.16 ADSTRGR : A/D 変換開始トリガ選択レジスタ

Base address: ADC120 = 0x4005_C000

Offset address: 0x010

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	TRSA[5:0]					—	—	TRSB[5:0]						
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
5:0	TRSB[5:0]	グループ B 用 A/D 変換開始トリガ選択 グループスキャンモードでグループ B の A/D 変換開始トリガを選択します。	R/W
7:6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
13:8	TRSA[5:0]	A/D 変換開始トリガ選択 シングルスキャンモード、連続スキャンモードでの A/D 変換開始トリガを選択します。グループスキャンモードではグループ A の A/D 変換開始トリガを選択します。	R/W
15:14	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

TRSB[5:0] ビット (グループ B 用 A/D 変換開始トリガ選択)

TRSB[5:0] ビットはグループ B で選択したアナログ入力のスキャンを開始するトリガを選択します。TRSB[5:0] ビットはグループスキャンモードでのみ使用するビットで、他のスキャンモードでは使用しません。グループ B のスキャン変換開始トリガとしてソフトウェアトリガまたは非同期トリガは設定しないでください。グループスキャンモードでは、TRSB[5:0] ビットを 0x00 以外の値にし、ADCSR.TRGE ビットを 1 にしてください。

グループスキャンモードのグループ優先動作選択時に、ADGSPCR.GBRP ビットを 1 にすることで、グループ B をシングルスキャンモードで連続動作させることができます。ADGSPCR.GBRP ビットを 1 にする場合は、TRSB[5:0] ビットを 0x3F にしてください。変換トリガの発行間隔は、実際のスキャン変換時間 (t_{SCAN}) 以上となるように設定してください。発行間隔が t_{SCAN} より短い場合は、トリガによる A/D 変換が無効となる場合があります。

A/D 変換開始トリガに GPT モジュールを選択した場合、同期化処理の分だけ遅延が発生します。詳細は、「[34.3.6. アナログ入力のサンプリング時間とスキャン変換時間](#)」を参照してください。

表 34.19 に TRSB[5:0] ビットでの A/D 変換起動要因選択一覧を示します。

表 34.19 TRSB[5:0] ビットでの A/D 変換起動要因選択一覧

要因	備考	TRSB[5]	TRSB[4]	TRSB[3]	TRSB[2]	TRSB[1]	TRSB[0]
トリガ要因非選択状態	—	1	1	1	1	1	1
ELC_AD00	ELC	0	0	1	0	0	1
ELC_AD01	ELC	0	0	1	0	1	0
ELC_AD00, ELC_AD01	ELC	0	0	1	0	1	1

TRSA[5:0]ビット (A/D 変換開始トリガ選択)

TRSA[5:0]ビットはシングルスキャンモードおよび連続スキャンモードでは A/D 変換開始トリガまたはグループスキャンモードではグループ A で選択したアナログ入力のスキャンを開始するトリガを選択します。グループスキャンモードまたはダブルトリガモードでスキャンを行う場合、ソフトウェアトリガや非同期トリガは使用しないでください。

- 同期トリガ (ELC) を使用する場合は、ADCSR.TRGE ビットを 1 にし、かつ ADCSR.EXTRG ビットを 0 にしてください。
- 非同期トリガ (ADTRG0) を使用する場合は、ADCSR.TRGE ビットを 1 にし、かつ ADCSR.EXTRG ビットを 1 にしてください。
- ソフトウェアトリガ (ADCSR.ADST) は、ADCSR.TRGE ビット、ADCSR.EXTRG ビット、TRSA[5:0]ビットの設定値にかかわらず有効です。

変換トリガの発行間隔は、実際のスキャン変換時間 (t_{SCAN}) 以上となるように設定してください。発行間隔が t_{SCAN} より短い場合は、トリガによる A/D 変換が無効となる場合があります。

A/D 変換開始トリガに GPT モジュールを選択した場合、同期化処理の分だけ遅延が発生します。詳細は、「[34.3.6. アナログ入力のサンプリング時間とスキャン変換時間](#)」を参照してください。

表 34.20 に TRSA[5:0]ビットでの A/D 変換起動要因選択一覧を示します。

表 34.20 TRSA[5:0]ビットでの A/D 変換起動要因選択一覧

要因	備考	TRSA[5]	TRSA[4]	TRSA[3]	TRSA[2]	TRSA[1]	TRSA[0]
トリガ要因非選択状態	—	1	1	1	1	1	1
ADTRG0	トリガ入力端子	0	0	0	0	0	0
ELC_AD00	ELC	0	0	1	0	0	1
ELC_AD01	ELC	0	0	1	0	1	0
ELC_AD00, ELC_AD01	ELC	0	0	1	0	1	1

34.2.17 ADEXICR : A/D 変換拡張入力コントロールレジスタ

Base address: ADC120 = 0x4005_C000

Offset address: 0x012

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	OCSA	TSSA	—	—	—	—	—	—	OCSA D	TSSA D

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	TSSAD	温度センサ出力 A/D 変換値加算／平均モード選択 0: 温度センサ出力に対し加算／平均モード非選択 1: 温度センサ出力に対し加算／平均モード選択	R/W
1	OCSAD	内部基準電圧 A/D 変換値加算／平均モード選択 0: 内部基準電圧に対し加算／平均モード非選択 1: 内部基準電圧に対し加算／平均モード選択	R/W
7:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
8	TSSA	温度センサ出力 A/D 変換選択 0: 温度センサ出力の A/D 変換禁止 1: 温度センサ出力の A/D 変換許可	R/W
9	OCSA	内部基準電圧 A/D 変換選択 0: 内部基準電圧の A/D 変換禁止 1: 内部基準電圧の A/D 変換許可	R/W

ビット	シンボル	機能	R/W
15:10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

TSSAD ビット (温度センサ出力 A/D 変換値加算／平均モード選択)

TSSAD ビットが 1 の場合、ADADC.ADC[2:0]ビットで設定した回数分、連続して温度センサ出力の A/D 変換が行われます。ADADC.AVEE ビットが 0 の場合、加算 (積算) した値を A/D 温度センサデータレジスタ (ADTSDR) に返します。ADADC.AVEE ビットが 1 の場合、平均した値を A/D 内部基準電圧データレジスタ (ADTSDR) に返します。

TSSAD ビットの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

OCSAD ビット (内部基準電圧 A/D 変換値加算／平均モード選択)

OCSAD ビットが 1 の場合、ADADC.ADC[2:0]ビットで設定した回数分、連続して内部基準電圧の A/D 変換が行われます。ADADC.AVEE ビットが 0 の場合、加算 (積算) した値を A/D 内部基準電圧データレジスタ (ADOCDR) に返します。ADADC.AVEE ビットが 1 の場合、平均した値を A/D 内部基準電圧データレジスタ (ADOCDR) に返します。

OCSAD ビットの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

TSSA ビット (温度センサ出力 A/D 変換選択)

TSSA ビットは、温度センサ出力の A/D 変換を選択します。温度センサ出力の A/D 変換を実行する場合：

1. ADANSA0/1 と ADANSB0/1 レジスタのすべてのビット、ADCSR.DBLE ビット、および ADEXICR.OCSA ビットを 0 にします。
2. シングルスキャンモードで A/D 変換を実行します

TSSA ビットの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

温度センサ出力の A/D 変換を実行する場合、ADDISCR レジスタは 0x0F に設定され、A/D コンバータはサンプリング実行前にディスチャージ (15 ADCLK) を実行します。必要なサンプリング時間は 5 μ s 以上です。

A/D コンバータは、温度センサ出力の A/D 変換を行うたびにディスチャージを実行します。

OCSA ビット (内部基準電圧 A/D 変換選択)

OCSA ビットは、内部基準電圧の A/D 変換を選択します。内部基準電圧の A/D 変換を実施する場合：

1. ADANSA0/1 と ADANSB0/1 レジスタのすべてのビット、ADCSR.DBLE ビット、および ADEXICR.TSSA ビットを 0 にします。
2. シングルスキャンモードで A/D 変換を実行します。

OCSA ビットの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

内部基準電圧の A/D 変換を実行する場合、ADDISCR レジスタは 0x0F に設定され、A/D コンバータはサンプリング実行前にディスチャージ (15 ADCLK) を実行します。必要なサンプリング時間は 5 μ s 以上です。

A/D コンバータは、内部基準電圧の A/D 変換を行うたびにディスチャージを実行します。

34.2.18 ADSSTRn/ADSSTRL/ADSSTRT/ADSSTRO : A/D サンプリングステートレジスタ (n = 0~10)

Base address: ADC120 = 0x4005_C000

Offset address: 0x0E0 + 0x1 × n (n = 0~10)
 0x0DD (ADSSTRL)
 0x0DE (ADSSTRT)
 0x0DF (ADSSTRO)

Bit position:	7	6	5	4	3	2	1	0
Bit field:	SST[7:0]							

Value after reset: 0 0 0 0 1 1 0 1

ビット	シンボル	機能	R/W
7:0	SST[7:0]	サンプリング時間設定 5～255 ステートの間でサンプリング時間を設定します。	R/W

ADSSSTRn レジスタは、アナログ入力のスAMPLING時間の設定を行うレジスタです。

本レジスタでは、アナログ入力信号源のインピーダンスが高いためにサンプリング時間が不足する場合や、ADCLK が低速な場合に、サンプリング時間を調整することができます。設定値は、1ADCLK サイクルの時間を示し、電圧条件によって規定されます。詳細は、「[41.5. ADC12 特性](#)」を参照してください。

サンプリング時間の下限値は周波数比によって異なります。

- PCLKB:PCLKD (ADCLK) の周波数比が 1:1 の場合、サンプリング時間は 5 ステートより長く設定してください。
- PCLKB:PCLKD (ADCLK) の周波数比が 1:2 または 1:4 の場合、サンプリング時間は 6 ステートより長く設定してください。

表 34.21 に A/D サンプリングステートレジスタと対象チャネルの関係を示します。詳細は「[34.3.6. アナログ入力のサンプリング時間とスキャン変換時間](#)」を参照してください。

SST[7:0]ビットの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

表 34.21 A/D サンプリングステートレジスタと関連チャネルの関係

ビット名	関連チャネル
ADSSSTRn.SST[7:0]ビット (n = 0～10) ^(注1)	AN0n (n = 00～10) ^(注2)
ADSSSTR.L.SST[7:0]ビット	AN0n (n = 17～22)
ADSSSTR.T.SST[7:0]ビット	温度センサ出力 ^(注2)
ADSSSTR.O.SST[7:0]ビット	内部基準電圧 ^(注2)

注 1. 自己診断機能を選択した時は、ADSSSTR0.SST[7:0]ビットで設定したサンプリング時間が適用されます。

注 2. 温度センサ出力または内部基準電圧変換時は、サンプリング時間を 5 μ s より長く設定してください。SST[7:0]の最大値は 255 ステートなので、ADCLK 周波数は、サンプリング時間が 5 μ s となるように 51 MHz 以下に設定しなければなりません。

34.2.19 ADDISCR : A/D 断線検出コントロールレジスタ

Base address: ADC120 = 0x4005_C000

Offset address: 0x07A

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	PCHG	ADNDIS[3:0]			

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
3:0	ADNDIS[3:0]	断線検出アシスト設定 0x0: 断線検出アシスト機能無効 0x1: 設定禁止 その他: プリチャージ/ディスチャージ期間のステート数	R/W
4	PCHG	プリチャージ/ディスチャージ選択 0: ディスチャージ 1: プリチャージ	R/W
7:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ADDISCR レジスタは、A/D 断線検出アシスト機能のプリチャージ/ディスチャージの設定および期間を設定します。ADDISCR レジスタの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。温度センサ出力または内部基準電圧を A/D 変換する場合、A/D コンバータは自動的にディスチャージを実行します。

ADEXICR.OCSA または TSSA が 1 の場合、ADDISCR レジスタを 0x0F (15 ADCLK) を設定することにより、この動作が実行されます。ディスチャージ実行後、A/D コンバータはサンプリングを行います。

下記の機能のいずれかを使用する場合は断線検出アシスト機能を無効にしてください。

- 温度センサ
- 内部基準電圧
- A/D 自己診断

ADNDIS[3:0]ビット（断線検出アシスト設定）

ADNDIS[3:0]ビットは、プリチャージ／ディスチャージの期間を指定します。ADNDIS[3:0] = 0000b の場合は、断線検出アシスト機能は無効です。ADNDIS[3:0] = 0001b は設定禁止です。ADNDIS[3:0] = 0000b、0001b 以外では、設定した値がプリチャージ／ディスチャージ期間のステート数となります。ADNDIS[3:0]ビットが 0000b および 0001b 以外の値の場合、断線検出アシスト機能は有効になります。

PCHG ビット（プリチャージ／ディスチャージ選択）

PCHG ビットはプリチャージまたはディスチャージを選択します。

34.2.20 ADACSR : A/D 変換動作モード選択レジスタ

Base address: ADC120 = 0x4005_C000

Offset address: 0x07E

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	ADSA C	—
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
1	ADSAC	逐次変換制御設定 0: 通常変換モード（デフォルト） 1: 高速変換モード	R/W
7:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ADACSR レジスタは A/D 変換動作モードを選択します。

ADSAC ビット（逐次変換制御設定）

ADSAC ビットは A/D 変換動作モードが通常変換モードか、高速変換モードかを選択します。

ADSAC ビットが 0 のとき、ADCLK の最高周波数は 64 MHz です。高速 A/D 変換モード (ADCSR.ADHSC = 0) において、逐次比較方式での変換時間は、31.5 ADCLK です。低消費電力 A/D 変換モード (ADCSR.ADHSC = 1) において、逐次比較方式での変換時間は、40.5 ADCLK です。

ADSAC ビットが 1 のとき、ADCLK の最高周波数は 48 MHz です。高速 A/D 変換モード (ADCSR.ADHSC = 0) において、逐次比較方式での変換時間は、21.5 ADCLK です。低消費電力 A/D 変換モード (ADCSR.ADHSC = 1) において、逐次比較方式での変換時間は、27.5 ADCLK です。

詳細をご確認ください。「[34.3.6. アナログ入力のサンプリング時間とスキャン変換時間](#)」

34.2.21 ADGSPCR : A/D グループスキャン優先コントロールレジスタ

Base address: ADC120 = 0x4005_C000

Offset address: 0x080

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	GBRP	—	—	—	—	—	—	—	—	—	—	—	—	—	GBRS CN	PGS
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	PGS	グループ優先動作設定(注1) 0: グループ優先制御動作を行わない 1: グループ優先制御動作を行う	R/W
1	GBRSCN	低優先グループ再起動設定 (PGS = 1 の時のみ有効。PGS = 0 の時は無効。) 0: グループ優先動作で中断されたグループの再スキャンをしない 1: グループ優先動作で中断されたグループの再スキャンをする	R/W
14:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
15	GBRP	シングルスキャン連続起動設定(注2) (PGS = 1 の時のみ有効。PGS = 0 の時は無効。) 0: シングルスキャン連続動作しない 1: 優先度の低いグループのシングルスキャン連続動作をする。	R/W

注 1. ADCSR.ADCS[1:0]ビットは、PGS を 1 にする前に 01b (グループスキャンモード) にする必要があります。それ以外の値にした場合、動作は保証されません。

注 2. GBRP ビットを 1 にした場合は、GBRSCN ビットの設定にかかわらず、優先度の低いグループがシングルスキャン連続動作を実行します。

PGS ビット (グループ優先動作設定)

PGS ビットはグループスキャンモードでのグループ優先動作を制御します。グループ優先動作を行うために、PGS ビットを 1 にしてください。

ADCSR.ADCS[1:0]ビットは、PGS ビットを 1 にする前に 01b (グループスキャンモード) にする必要があります。それ以外の値にした場合、動作は保証されません。

PGS ビットを 0 にした場合は、「[34.8.3. A/D 変換停止に関する制約](#)」に従い、ソフトウェアでのクリアを行ってください。PGS ビットを 1 にした場合は、「[34.3.4.3. グループ優先動作](#)」の手順に従い設定を行ってください。

GBRSCN ビット (低優先グループ再起動設定)

GBRSCN ビットは、グループ優先動作時の再スキャン動作を制御します。

GBRSCN ビットを 1 にすると、優先グループのトリガ入力により低優先グループのスキャン動作が中断した後、優先グループのスキャン終了を待ってから、低優先グループのスキャンを再実行します。また、優先グループのスキャン中に低優先グループのトリガ入力があった場合、優先グループのスキャン終了を待って、低優先グループのスキャンを実行します。

GBRSCN ビットを 0 にした場合は、スキャン中に入力されたトリガは無視されます。GBRSCN ビットの設定は、ADCSR.ADST ビットが 0 の時のみ行ってください。

GBRP ビット (シングルスキャン連続起動設定)

GBRP ビットは、グループ優先動作設定で優先度の低いグループをシングルスキャンで連続動作させる場合に設定します。

GBRP ビットを 1 にすると、優先度の低いグループのシングルスキャンが起動します。スキャン完了後、優先度の低いグループのシングルスキャンを自動的に開始します。グループ優先動作でスキャンが中断した後は、優先グループの A/D 変換動作完了後、優先度の低いグループのシングルスキャンを自動的に再開します。

GBRP ビットを 1 にする場合は、事前に優先度の低いグループのトリガ入力を無効にしてください。GBRP ビットを 1 に設定した場合、GBRSCN ビットが 0 でも、優先度の低いグループのみ再スキャンを行います。

34.2.22 ADCMPCR : A/D コンペア機能コントロールレジスタ

Base address: ADC120 = 0x4005_C000

Offset address: 0x090

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	CMPAIE	WCMP E	CMPBIE	—	CMPA E	—	CMPB E	—	—	—	—	—	—	—	—	CMPAB[1:0]
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
1:0	CMPAB[1:0]	ウィンドウ A/B 複合条件設定 これらのビットは、ウィンドウ A およびウィンドウ B がどちらも有効 (CMPAE = 1 および CMPBE = 1) な場合に有効となります。 0 0: ウィンドウ A 比較条件に一致 OR ウィンドウ B 比較条件に一致の場合、ADC120_WCMPPM を出力。その他の場合は ADC120_WCMPUM を出力。 0 1: ウィンドウ A 比較条件に一致 EXOR ウィンドウ B 比較条件に一致の場合、ADC120_WCMPPM を出力。その他の場合は ADC120_WCMPUM を出力。 1 0: ウィンドウ A 比較条件に一致 AND ウィンドウ B 比較条件に一致の場合、ADC120_WCMPPM を出力。その他の場合は ADC120_WCMPUM を出力。 1 1: 設定禁止	R/W
8:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
9	CMPBE	コンペアウィンドウ B 動作許可 0: コンペアウィンドウ B 動作禁止 ADC120_WCMPPM 出力と ADC120_WCMPUM 出力は禁止 1: コンペアウィンドウ B 動作許可	R/W
10	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
11	CMPAE	コンペアウィンドウ A 動作許可 0: コンペアウィンドウ A 動作禁止 ADC120_WCMPPM 出力と ADC120_WCMPUM 出力は禁止 1: コンペアウィンドウ A 動作許可	R/W
12	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
13	CMPBIE	コンペア B 割り込み許可 0: 比較条件 (ウィンドウ B) 一致による ADC120_CMPBI 割り込み禁止 1: 比較条件 (ウィンドウ B) 一致による ADC120_CMPBI 割り込み許可	R/W
14	WCMPE	ウィンドウ機能設定 0: ウィンドウ機能無効 ウィンドウ A および B はコンパレータとして動作し、下位の 1 つの値を A/D 変換結果と比較します。 1: ウィンドウ機能有効 ウィンドウ A および B はコンパレータとして動作し、上位および下位の 2 つの値を A/D 変換結果と比較します。	R/W
15	CMPAIE	コンペア A 割り込み許可 0: 比較条件 (ウィンドウ A) 一致による ADC120_CMPAI 割り込み禁止 1: 比較条件 (ウィンドウ A) 一致による ADC120_CMPAI 割り込み許可	R/W

CMPAB[1:0]ビット (ウィンドウ A/B 複合条件設定)

CMPAB[1:0]ビットはシングルスキャンモードでウィンドウ A およびウィンドウ B がどちらも有効 (CMPAE = 1 および CMPBE = 1) な場合に有効となります。CMPAB[1:0]ビットにより、ADWINMON.MONCOMB のコンペア機能一致/不一致イベント出力条件および監視条件を指定します。CMPAB[1:0]ビットは、ADCSR.ADST ビットが 0 のときのみ設定してください。

CMPBE ビット (コンペアウィンドウ B 動作許可)

CMPBE ビットはコンペアウィンドウ B の動作を許可/禁止します。CMPBE ビットは、ADSCR.ADST ビットが 0 のときに設定してください。

このビットは、以下のレジスタを設定する前に 0 にしてください。

- A/D チャンネル選択レジスタ A0, A1, B0, B1 (ADANSA0, ADANSA1, ADANSB0, ADANSB1)
- A/D 変換拡張入力コントロールレジスタ (ADEXICR) の OCSA ビットまたは TSSA ビット
- ウィンドウ B チャンネル選択レジスタ (ADCMPBNSR) の CMPCHB[5:0]ビット

CMPAE ビット (コンペアウィンドウ A 動作許可)

CMPAE ビットはコンペアウィンドウ A の動作を許可/禁止します。CMPAE ビットは、ADSCR.ADST ビットが 0 のときに設定してください。

このビットは、以下のレジスタを設定する前に 0 にしてください。

- A/D チャンネル選択レジスタ A0, A1, B0, B1 (ADANSA0, ADANSA1, ADANSB0, ADANSB1)

- A/D 変換拡張入力コントロールレジスタ (ADEXICR) の TSSB、OCSA、または TSSA ビット
- ウィンドウ A チャンネル選択レジスタ 0 および 1 (ADCMPANSR0 および ADCMPANSR1)
- ウィンドウ A 拡張入力選択レジスタ (ADCMPANSER)

CMPBIE ビット (コンペア B 割り込み許可)

CMPBIE ビットは比較条件 (ウィンドウ B) の一致による ADC120_CMPBI 割り込み出力を許可または禁止します。

WCMPE ビット (ウィンドウ機能設定)

WCMPE ビットは、ウィンドウ機能の有効／無効を選択します。WCMPE ビットは、ADSCR.ADST ビットが 0 のときに設定してください。

CMPAIE ビット (コンペア A 割り込み許可)

CMPAIE ビットは比較条件 (ウィンドウ A) の一致による ADC120_CMPAI 割り込み出力を許可または禁止します。

34.2.23 ADCMPANSR0 : A/D コンペア機能ウィンドウ A チャンネル選択レジスタ 0

Base address: ADC120 = 0x4005_C000

Offset address: 0x094

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	CMPC HA10	CMPC HA9	CMPC HA8	CMPC HA7	CMPC HA6	CMPC HA5	CMPC HA4	CMPC HA3	CMPC HA2	CMPC HA1	CMPC HA0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
10:0	CMPCHA10～ CMPCHA0	コンペアウィンドウ A チャンネル選択 ビット 10 (CMPCHA10) は AN010 に対応し、ビット 0 (CMPCHA0) は AN000 に対応します。 0: 関連する入力チャンネルに対するコンペア機能を禁止 1: 関連する入力チャンネルに対するコンペア機能を許可	R/W
15:11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

CMPCHANn ビット (コンペアウィンドウ A チャンネル選択)

ADANSA0.ANSAn ビットおよび ADANSB0.ANSBn ビットで選択した A/D 変換チャンネルと同一番号の CMPCHANn ビットを 1 にすると、コンペア機能が有効になります。

CMPCHANn ビットは、ADCSR.ADST ビットが 0 のときに設定してください。

34.2.24 ADCMPANSR1 : A/D コンペア機能ウィンドウ A チャンネル選択レジスタ 1

Base address: ADC120 = 0x4005_C000

Offset address: 0x096

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	CMPC HA22	CMPC HA21	CMPC HA20	CMPC HA19	CMPC HA18	CMPC HA17	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ビット	シンボル	機能	R/W
6:1	CMPCHA22~ CMPCHA17	コンペアウィンドウ A チャンネル選択 ビット 6 (CMPCHA22) は AN022 に対応し、ビット 1 (CMPCHA17) は AN017 に対応します。 0: 関連する入力チャンネルに対するコンペア機能を禁止 1: 関連する入力チャンネルに対するコンペア機能を許可	R/W
15:7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

CMPCHANn ビット (コンペアウィンドウ A チャンネル選択)

ADANSA1.ANSA ビットおよび ADANSB1.ANSB ビットで選択した A/D 変換チャンネルと同一番号の CMPCHANn ビットを 1 にすると、コンペア機能が有効になります。

CMPCHANn ビットは、ADCSR.ADST ビットが 0 のときに設定してください。

34.2.25 ADCMPANSER : A/D コンペア機能ウィンドウ A 拡張入力選択レジスタ

Base address: ADC120 = 0x4005_C000

Offset address: 0x092

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	CMPO CA	CMPT SA
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	CMPTSA	温度センサ出力コンペア選択 0: 温度センサ出力をコンペアウィンドウ A 対象から外す 1: 温度センサ出力をコンペアウィンドウ A 対象とする	R/W
1	CMPOCA	内部基準電圧コンペア選択 0: 内部基準電圧をコンペアウィンドウ A 対象から外す 1: 内部基準電圧をコンペアウィンドウ A 対象とする	R/W
7:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

CMPTSA ビット (温度センサ出力コンペア選択)

ADEXICR.TSSA ビットが 1 の場合、CMPTSA ビットを 1 に設定することにより、コンペア機能ウィンドウ A が有効になります。CMPTSA ビットは、ADCSR.ADST ビットが 0 のときに設定してください。

CMPOCA ビット (内部基準電圧コンペア選択)

ADEXICR.OCSA ビットが 1 の場合、CMPOCA ビットを 1 に設定することにより、コンペア機能ウィンドウ A が有効になります。CMPOCA ビットは、ADCSR.ADST ビットが 0 のときに設定してください。

34.2.26 ADCMPLR0 : A/D コンペア機能ウィンドウ A 比較条件設定レジスタ 0

Base address: ADC120 = 0x4005_C000

Offset address: 0x098

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	CMPL CHA1 0	CMPL CHA9	CMPL CHA8	CMPL CHA7	CMPL CHA6	CMPL CHA5	CMPL CHA4	CMPL CHA3	CMPL CHA2	CMPL CHA1	CMPL CHA0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
10:0	CMPLCHA10～ CMPLCHA0	コンペアウィンドウ A 比較条件選択 ウィンドウ A 比較条件を適用するチャネルの比較条件を設定します。 ビット 10 (CMPLCHA10) は AN010 に対応し、ビット 0 (CMPLCHA0) は AN000 に対応します。 比較条件を図 34.3 に示します。 0: ウィンドウ機能無効時 (ADCMPCR.WCMPE = 0): ADCMPDR0 値 > A/D 変換値 ウィンドウ機能有効時 (ADCMPCR.WCMPE = 1): A/D 変換値 < ADCMPDR0 値、 または ADCMPDR1 値 < A/D 変換値 1: ウィンドウ機能無効時 (ADCMPCR.WCMPE = 0): ADCMPDR0 値 < A/D 変換値 ウィンドウ機能有効時 (ADCMPCR.WCMPE = 1): ADCMPDR0 値 < A/D 変換値 < ADCMPDR1 値	R/W
15:11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

CMPLCHANn ビット (コンペアウィンドウ A 比較条件選択)

CMPLCHANn ビットは、ウィンドウ A 比較条件を適用するチャネルの比較条件を設定します。このビットはコンペア対象のアナログ入力ごとに設定可能です。各アナログ入力の比較結果が設定条件と一致すると、ADCMPSR0.CMPSTCHANn フラグは 1 になり、コンペア割り込み (ADC120_CMPAI) が発生します。

ウィンドウ機能が無効のときの比較条件			
CMPLCHAN = 0		CMPLCHAN = 1	
ADCMPDR0 値 ≤ A/D 変換値	不一致	ADCMPDR0 値 < A/D 変換値	一致
ADCMPDR0 値 > A/D 変換値	一致	ADCMPDR0 値 ≥ A/D 変換値	不一致
ウィンドウ機能が有効のときの比較条件			
CMPLCHAN = 0			
ADCMPDR1 値 < A/D 変換値	一致		
ADCMPDR0 値 ≤ A/D 変換値 ≤ ADCMPDR1 値	不一致		
A/D 変換値 < ADCMPDR0 値	一致		
CMPLCHAN = 1			
ADCMPDR1 値 ≤ A/D 変換値	不一致		
ADCMPDR0 値 < A/D 変換値 < ADCMPDR1 値	一致		
A/D 変換値 ≤ ADCMPDR0 値	不一致		

図 34.3 コンペア機能ウィンドウ A 比較条件の説明

34.2.27 ADCMPLR1 : A/D コンペア機能ウィンドウ A 比較条件設定レジスタ 1

Base address: ADC120 = 0x4005_C000

Offset address: 0x09A

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	CMPL CHA2 2	CMPL CHA2 1	CMPL CHA2 0	CMPL CHA1 9	CMPL CHA1 8	CMPL CHA1 7	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6:1	CMPLCHA22~ CMPLCHA17	コンペアウィンドウ A 比較条件選択 ウィンドウ A 比較条件を適用するチャンネルの比較条件を設定します。 ビット 6 (CMPLCHA22) は AN022 に対応し、ビット 1 (CMPLCHA17) は AN017 に対応します。 比較条件を図 34.3 に示します。 0: ウィンドウ機能無効時 (ADCMPCR.WCMPE = 0): ADCMPDR0 値 > A/D 変換値 ウィンドウ機能有効時 (ADCMPCR.WCMPE = 1): A/D 変換値 < ADCMPDR0 値、 または ADCMPDR1 値 < A/D 変換値 1: ウィンドウ機能無効時 (ADCMPCR.WCMPE = 0): ADCMPDR0 値 < A/D 変換値 ウィンドウ機能有効時 (ADCMPCR.WCMPE = 1): ADCMPDR0 値 < A/D 変換値 < ADCMPDR1 値	R/W
15:7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

CMPLCHANn ビット (コンペアウィンドウ A 比較条件選択)

CMPLCHANn ビットはウィンドウ A 比較条件を適用するアナログチャンネルの比較条件を指定します。このビットはコンペア対象のアナログ入力ごとに設定可能です。各アナログ入力の比較結果が設定条件と一致すると、ADCMPSR1.CMPSTCHANn ビットは 1 になり、コンペア割り込み (ADC120_CMPAI) が発生します。

34.2.28 ADCMPLER : A/D コンペア機能ウィンドウ A 拡張入力比較条件設定レジスタ

Base address: ADC120 = 0x4005_C000

Offset address: 0x093

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	CMPL OCA	CMPL TSA
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	CMPLTSA	コンペアウィンドウ A 温度センサ出力比較条件選択 比較条件を図 34.3 に示します。 0: ウィンドウ機能無効時 (ADCMPCR.WCMPE = 0): ADCMPDR0 値 > A/D 変換値 コンペアウィンドウ A 温度センサ出力比較条件選択 ウィンドウ機能有効時 (ADCMPCR.WCMPE = 1): コンペアウィンドウ A 温度センサ出力比較条件 A/D 変換値 < ADCMPDR0 値、 または A/D 変換値 > ADCMPDR1 値 1: ウィンドウ機能無効時 (ADCMPCR.WCMPE = 0): ADCMPDR0 値 < A/D 変換値 ウィンドウ機能有効時 (ADCMPCR.WCMPE = 1): ADCMPDR0 値 < A/D 変換値 < ADCMPDR1 値	R/W

ビット	シンボル	機能	R/W
1	CMPLOCA	コンペアウィンドウ A 内部基準電圧比較条件選択 比較条件を図 34.3 に示します。 0: ウィンドウ機能無効時 (ADCMPCR.WCMPE = 0): ADCMPDR0 値 > A/D 変換値 ウィンドウ機能有効時 (ADCMPCR.WCMPE = 1): A/D 変換値 < ADCMPDR0 値、 または A/D 変換値 > ADCMPDR1 値 1: ウィンドウ機能無効時 (ADCMPCR.WCMPE = 0): ADCMPDR0 値 < A/D 変換値 ウィンドウ機能有効時 (ADCMPCR.WCMPE = 1): ADCMPDR0 値 < A/D 変換値 < ADCMPDR1 値	R/W
7:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

CMPLTSA ビット (コンペアウィンドウ A 温度センサ出力比較条件選択)

CMPLTSA ビットは、温度センサ出力がウィンドウ A 比較条件の対象である場合の比較条件を指定します。温度センサ出力の比較結果が設定条件と一致すると、ADCMPSER.CMPSTTSA フラグは 1 になり、コンペア割り込み (ADC120_CMPAI) が発生します。

CMPLOCA ビット (コンペアウィンドウ A 内部基準電圧比較条件選択)

CMPLOCA ビットは、内部基準電圧がウィンドウ A 比較条件の対象である場合の比較条件を指定します。内部基準電圧の比較結果が設定条件と一致すると、ADCMPSER.CMPSTOCA フラグは 1 になり、コンペア割り込み (ADC120_CMPAI) が発生します。

34.2.29 ADCMPDRn : A/D コンペア機能ウィンドウ A 下側／上側レベル設定レジスタ (n = 0, 1)

Base address: ADC120 = 0x4005_C000

Offset address: 0x09C + (0x2 × n)

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:																
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ADCMPDRy (y = 0, 1) レジスタは、コンペアウィンドウ A 機能使用時、基準となるデータを指定するレジスタです。ADCMPDR0 はウィンドウ A の下側基準を設定し、ADCMPDR1 は上側基準を設定します。

ADCMPDRy は読み出し／書き込みレジスタです。

ADCMPDRy の書き込みは A/D 変換中でも有効です。A/D 変換中にレジスタ値を書き換えることにより、基準データを動的に変更することができます(注1)。

これらのレジスタを設定するときは、上側基準が下側基準を下回らないようにしてください (ADCMPDR1 ≥ ADCMPDR0)。ADCMPDR1 は、ウィンドウ機能無効時は使用しません。

注 1. 下側基準および上側基準は、それぞれのレジスタが書き込まれる時に変更されます。たとえば上側基準値が変更され、下側基準値が変更中の場合、本 MCU は上側基準値 (変更後) と下側基準値 (変更前) を A/D 変換結果と比較します。図 34.4 を参照してください。2 つの基準値の書き換え時に比較エラーとなった場合、ADCSR.ADST および関連するコンペアウィンドウ動作許可ビット (ADCMPCR.CMPAE または ADCMPCR.CMPBE) がどちらも 0 のときに、それらの基準値を書き換えてください。




図 34.4 書き換え前後の上側基準値と下側基準値の比較

ADCMPDRy レジスタは、下記の条件でフォーマットが異なります。

- A/D データレジスタフォーマット選択ビットの設定値（右詰めまたは左詰め）
- A/D 変換値加算／平均チャネル選択ビットの設定値（A/D 変換値加算モード選択、または非選択）

以下、条件ごとのフォーマットを示します。

1. A/D 変換値加算モードを非選択とした場合
 - 右詰めフォーマット、12 ビット精度の場合：下位 12 ビット ([11:0]) が有効
 - 左詰めフォーマット、12 ビット精度の場合：上位 12 ビット ([15:4]) が有効
2. A/D 変換値加算モードを選択した場合（16 回変換時以外）
 - 右詰めフォーマット、12 ビット精度の場合：下位 14 ビット ([13:0]) が有効
 - 左詰めフォーマット、12 ビット精度の場合：上位 14 ビット ([15:2]) が有効
3. A/D 変換値加算モードを選択した場合（16 回変換時）
 - 全ビット ([15:0]) が有効

34.2.30 ADWINnLB : A/D コンペア機能ウィンドウ B 下側／上側レベル設定レジスタ (n = L, U)

Base address: ADC120 = 0x4005_C000

Offset address: 0x0A8 (n = L)
0x0AA (n = U)

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ADWINULB および ADWINLLB レジスタは、コンペアウィンドウ B 機能使用時、基準となるデータを指定します。ADWINLLB はウィンドウ B の下側基準を設定し、ADWINULB は上側基準を設定します。

ADWINnLB は読み出し／書き込みレジスタです。

ADWINnLB の書き込みは A/D 変換中でも有効です。A/D 変換中にレジスタ値を書き換えることにより、基準データを動的に変更することができます(注1)。

これらのレジスタを設定するときは、上側基準が下側基準を下回らないようにしてください (ADWINULB $\geq$ ADWINLLB)。ADWINULB は、ウィンドウ機能無効時は使用しません。

注 1. 下側基準および上側基準は、それぞれのレジスタが書き込まれる時に変更されます。たとえば上側基準値が変更され、下側基準値が変更中の場合、本 MCU は上側基準値（変更後）と下側基準値（変更前）を A/D 変換結果と比較します。図 34.5 を参照してください。2 つの基準値の書き換え時に比較エラーとなった場合、ADCSR.ADST および関連するコンペアウィンドウ動作許可ビット（ADCMPCR.CMPAE または ADCMPCR.CMPBE）がどちらも 0 のときに、それらの基準値を書き換えてください。




図 34.5 書き換え前後の上側基準値と下側基準値の比較

ADWINnLB レジスタは、下記の条件でフォーマットが異なります。

- A/D データレジスタフォーマット選択ビットの設定値（右詰めまたは左詰め）
- A/D 変換値加算／平均チャネル選択ビットの設定値（A/D 変換値加算モード選択、または非選択）

以下、条件ごとのフォーマットを示します。

1. A/D 変換値加算モードを非選択とした場合
 - 右詰めフォーマット、12 ビット精度の場合：下位 12 ビット ([11:0]) が有効
 - 左詰めフォーマット、12 ビット精度の場合：上位 12 ビット ([15:4]) が有効
2. A/D 変換値加算モードを選択した場合（16 回変換時以外）
 - 右詰めフォーマット、12 ビット精度の場合：下位 14 ビット ([13:0]) が有効
 - 左詰めフォーマット、12 ビット精度の場合：上位 14 ビット ([15:2]) が有効
3. A/D 変換値加算モードを選択した場合（16 回変換時）
 - 全ビット ([15:0]) が有効

34.2.31 ADCMPSR0 : A/D コンペア機能ウィンドウ A チャネルステータスレジスタ 0

Base address: ADC120 = 0x4005_C000

Offset address: 0x0A0

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	CMPS TCHA 10	CMPS TCHA 9	CMPS TCHA 8	CMPS TCHA 7	CMPS TCHA 6	CMPS TCHA 5	CMPS TCHA 4	CMPS TCHA 3	CMPS TCHA 2	CMPS TCHA 1	CMPS TCHA 0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
10:0	CMPSTCHA10～ CMPSTCHA0	コンペアウィンドウ A フラグ ウィンドウ A の動作が有効 (ADCMPCR.CMPAE = 1b) な場合、ウィンドウ A 比較条件を適用するチャンネルの比較結果を示します。 ビット 10 (CMPSTCHA10) は AN010 に対応し、ビット 0 (CMPSTCHA0) は AN000 に対応します。 0: 比較条件不成立 1: 比較条件成立	R/W
15:11	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

CMPSTCHAn フラグ (コンペアウィンドウ A フラグ)

CMPSTCHAn フラグはウィンドウ A 比較条件を適用したチャンネルの比較結果を示します。
ADCMPLR0.CMPLCHA ビットで設定した比較条件が A/D 変換終了時に成立すると、対応する CMPSTCHAn フラグが 1 になります。ADCMPCR.CMPAIE ビットが 1 の場合、このフラグが 1 になるとコンペア割り込み要求 (ADC120_CMPAI) が発生します。

CMPSTCHAn フラグへの 1 書き込みは無効です。

[1 になる条件]

- ADCMPCR.CMPAE が 1 のときに、ADCMPLR0.CMPLCHA で設定した条件が成立したとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき

34.2.32 ADCMPSR1 : A/D コンペア機能ウィンドウ A チャンネルステータスレジスタ 1

Base address: ADC120 = 0x4005_C000

Offset address: 0x0A2

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	CMPS TCHA 22	CMPS TCHA 21	CMPS TCHA 20	CMPS TCHA 19	CMPS TCHA 18	CMPS TCHA 17	—
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6:1	CMPSTCHA22～ CMPSTCHA17	コンペアウィンドウ A フラグ ウィンドウ A 動作が有効 (ADCMPCR.CMPAE = 1) な場合、ウィンドウ A 比較条件を適用するチャンネルの比較結果を示します。 ビット 6 (CMPSTCHA22) は AN022 に対応し、ビット 1 (CMPSTCHA17) は AN017 に対応します。 0: 比較条件が不一致 1: 比較条件が一致	R/W
15:7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

CMPSTCHAn フラグ (コンペアウィンドウ A フラグ)

CMPSTCHAn フラグはウィンドウ A 比較条件を適用したチャンネルの比較結果を示します。
ADCMPLR1.CMPLCHA で設定した比較条件が A/D 変換終了時に成立すると、関連する CMPSTCHAn フラグが 1 になります。ADCMPCR.CMPAIE ビットが 1 の場合、このフラグが 1 になるとコンペア割り込み要求 (ADC120_CMPAI) が発生します。

CMPSTCHAn フラグへの 1 書き込みは無効です。

[1 になる条件]

- ADCMPCR.CMPAE が 1 のときに、ADCMPLR1.CMPLCHA で設定した条件が成立したとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき

34.2.33 ADCMPSER : A/D コンペア機能ウィンドウ A 拡張入力チャネルステータスレジスタ

Base address: ADC120 = 0x4005_C000

Offset address: 0x0A4

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	CMPS TOCA	CMPS TTSA
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	CMPSTTSA	コンペアウィンドウ A 温度センサ出力コンペアフラグ ウィンドウ A 動作が有効 (ADCMPPCR.CMPAE = 1) の場合、温度センサ出力の比較結果を示します。 0: 比較条件不成立 1: 比較条件成立	R/W
1	CMPSTOCA	コンペアウィンドウ A 内部基準電圧コンペアフラグ ウィンドウ A 動作が有効 (ADCMPPCR.CMPAE = 1) の場合、内部基準電圧の比較結果を示します。 0: 比較条件不成立 1: 比較条件成立	R/W
7:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

ADCMPSER レジスタは、コンペア機能ウィンドウ A の比較結果を格納するレジスタです。

CMPSTTSA フラグ (コンペアウィンドウ A 温度センサ出力コンペアフラグ)

CMPSTTSA フラグは、温度センサ出力の比較結果を示します。ADCMPPLER.CMPLTSA で設定した比較条件が A/D 変換終了時に成立すると 1 になります。ADCMPPCR.CMPAIE ビットが 1 の場合、このフラグが 1 になるとコンペア割り込み要求 (ADC120_CMPAI) が発生します。

CMPSTTSA フラグへの 1 書き込みは無効です。

[1 になる条件]

- ADCMPPCR.CMPAE が 1 のときに、ADCMPPLER.CMPLTSA で設定した条件が成立したとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき

CMPSTOCA フラグ (コンペアウィンドウ A 内部基準電圧コンペアフラグ)

CMPSTOCA フラグは、内部基準電圧の比較結果を示します。ADCMPPLER.CMPLOCA で設定した比較条件が A/D 変換終了時に成立すると 1 になります。ADCMPPCR.CMPAIE ビットが 1 の場合、このフラグが 1 になるとコンペア割り込み要求 (ADC120_CMPAI) が発生します。

CMPSTOCA フラグへの 1 書き込みは無効です。

[1 になる条件]

- ADCMPPCR.CMPAE が 1 のときに、ADCMPPLER.CMPLOCA で設定した条件が成立したとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき

34.2.34 ADCMPBNSR : A/D コンペア機能ウィンドウ B チャンネル選択レジスタ

Base address: ADC120 = 0x4005_C000

Offset address: 0x0A6

Bit position:	7	6	5	4	3	2	1	0
Bit field:	CMP LB	—	CMPCHB[5:0]					
Value after reset:	0	0	0	0	0	0	0	0

ビット	記号	機能	R/W																																		
5:0	CMPCHB[5:0]	コンペアウィンドウ B チャンネル選択 コンペアウィンドウ B 条件と比較するチャンネルを選択します。	R/W																																		
		<table><tr><th>CMPCHB[5:0]</th><th>チャンネル</th></tr><tr><td>0x00</td><td>AN000</td></tr><tr><td>0x01</td><td>AN001</td></tr><tr><td>0x02</td><td>AN002</td></tr><tr><td>⋮</td><td>⋮</td></tr><tr><td>0x0A</td><td>AN010</td></tr><tr><td>0x10</td><td>設定禁止</td></tr><tr><td>0x11</td><td>AN017</td></tr><tr><td>0x12</td><td>AN018</td></tr><tr><td>0x13</td><td>AN019</td></tr><tr><td>0x14</td><td>AN020</td></tr><tr><td>0x15</td><td>AN021</td></tr><tr><td>0x16</td><td>AN022</td></tr><tr><td>0x20</td><td>温度センサ</td></tr><tr><td>0x21</td><td>内部基準電圧</td></tr><tr><td>0x3F</td><td>非選択</td></tr><tr><td>その他</td><td>設定禁止</td></tr></table>		CMPCHB[5:0]	チャンネル	0x00	AN000	0x01	AN001	0x02	AN002	⋮	⋮	0x0A	AN010	0x10	設定禁止	0x11	AN017	0x12	AN018	0x13	AN019	0x14	AN020	0x15	AN021	0x16	AN022	0x20	温度センサ	0x21	内部基準電圧	0x3F	非選択	その他	設定禁止
		CMPCHB[5:0]		チャンネル																																	
		0x00		AN000																																	
		0x01		AN001																																	
		0x02		AN002																																	
		⋮		⋮																																	
		0x0A		AN010																																	
		0x10		設定禁止																																	
		0x11		AN017																																	
		0x12		AN018																																	
		0x13		AN019																																	
		0x14		AN020																																	
		0x15		AN021																																	
		0x16		AN022																																	
		0x20		温度センサ																																	
		0x21		内部基準電圧																																	
		0x3F		非選択																																	
		その他		設定禁止																																	
6	—	読むと 0 が読めます。書く場合、0 としてください。	R/W																																		
7	CMPLB	コンペアウィンドウ B 比較条件設定 ウィンドウ B のチャンネル比較条件を設定します。比較条件を図 34.6 に示します。 0: ウィンドウ機能無効時 (ADCMPCR.WCMPE = 0): ADWINLLB 値 > A/D 変換値 ウィンドウ機能有効時 (ADCMPCR.WCMPE = 1): A/D 変換値 < ADWINLLB 値または ADWINULB 値 < A/D 変換値 1: ウィンドウ機能無効時 (ADCMPCR.WCMPE = 0): ADWINLLB 値 < A/D 変換値 ウィンドウ機能有効時 (ADCMPCR.WCMPE = 1): ADWINLLB 値 < A/D 変換値 < ADWINULB 値	R/W																																		

CMPCHB[5:0]ビット（コンペアウィンドウ B チャンネル選択）

CMPCHB[5:0]ビットは、コンペアウィンドウ B 条件と比較されるチャンネルを AN000～AN010、AN017～AN022、温度センサ、および内部基準電圧から指定します。コンペアウィンドウ B 機能は、ADANSA0、ADANSA1、ADANSB0、ADANSB1 レジスタで選択した A/D 変換チャンネルのチャンネル番号を 16 進数で指定することで有効になります。

CMPCHB[5:0]ビットの設定は、ADCSR.ADST ビットが 0 のときのみ行ってください。

CMPLB ビット (コンペアウィンドウ B 比較条件設定)

CMPLB ビットはウィンドウ B のチャンネル比較条件を指定します。各アナログ入力と比較結果が設定条件と一致すると、対応する ADCMPBSR.CMPSTB フラグは 1 になり、コンペア割り込み要求 (ADC120_CMPBI) が発生します。

ウィンドウ機能が無効のときの比較条件			
CMPLB = 0		CMPLB = 1	
ADWINLLB値 ≤ A/D変換値	不一致	ADWINLLB値 < A/D変換値	一致
ADWINLLB値 > A/D変換値	一致	ADWINLLB値 ≥ A/D変換値	不一致
ウィンドウ機能が有効のときの比較条件			
CMPLB = 0			
A/D変換値 > ADWINULB値	一致		
ADWINLLB値 ≤ A/D変換値 ≤ ADWINULB値	不一致		
A/D変換値 < ADWINLLB値	一致		
CMPLB = 1			
A/D変換値 ≥ ADWINULB値	不一致		
ADWINLLB値 < A/D変換値 < ADWINULB値	一致		
A/D変換値 ≤ ADWINLLB値	不一致		

図 34.6 コンペア機能ウィンドウ B 比較条件の説明

34.2.35 ADCMPBSR : A/D コンペア機能ウィンドウ B ステータスレジスタ

Base address: ADC120 = 0x4005_C000

Offset address: 0x0AC

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	CMPS TB

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	CMPSTB	コンペアウィンドウ B フラグ ウィンドウ B の動作が有効 (ADCMPCR.CMPBE = 1) の場合、このビットはウィンドウ B 比較条件を適用するチャンネル、温度センサ出力、および内部基準電圧の比較結果を示します。 0: 比較条件が不一致 1: 比較条件が一致	R/W

ビット	シンボル	機能	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

CMPSTB フラグ (コンペアウィンドウ B フラグ)

CMPSTB フラグはウィンドウ B 比較条件を適用するチャネル、温度センサ出力、および内部基準電圧の比較結果を示します。ADCMPCBNSR.CMPLB で設定した比較条件が A/D 変換終了時に成立すると 1 になります。ADCMPCR.CMPBIE ビットが 1 の場合、このフラグが 1 になるとコンペア割り込み要求 (ADC120_CMPBI) が発生します。

CMPSTB フラグへの 1 書き込みは無効です。

[1 になる条件]

- ADCMPCR.CMPBE が 1 のときに、ADCMPCBNSR.CMPLB で設定した条件が成立したとき

[0 になる条件]

- 1 を読んだ後、0 を書いたとき

34.2.36 ADWINMON : A/D コンペア機能ウィンドウ A/B ステータスマニタレジスタ

Base address: ADC120 = 0x4005_C000

Offset address: 0x08C

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	MONC MPB	MONC MPA	—	—	—	MONC OMB
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	MONCOMB	組み合わせ結果モニタ 組み合わせ結果を示します。本ビットは、ウィンドウ A とウィンドウ B の動作がどちらも有効な場合に有効となります。 0: ウィンドウ A/ウィンドウ B の複合条件が不成立 1: ウィンドウ A/ウィンドウ B の複合条件が成立	R
3:1	—	読むと 0 が読めます。	R
4	MONCMPA	比較結果モニタ A 0: ウィンドウ A 比較条件が不成立 1: ウィンドウ A 比較条件が成立	R
5	MONCMPB	比較結果モニタ B 0: ウィンドウ B 比較条件が不成立 1: ウィンドウ B 比較条件が成立	R
7:6	—	読むと 0 が読めます。	R

MONCOMB ビット (組み合わせ結果モニタ)

MONCOMB ビットは、は、ADCMPCR.CMPAB[1:0] ビットで設定した複合条件に従って比較条件結果 A および B の組み合わせの結果を示す読み出し専用ビットです。

[1 になる条件]

- ADCMPCR.CMPAE が 1 かつ ADCMPCR.CMPBE が 1 のとき、組み合わせ結果が ADCMPCR.CMPAB[1:0] ビットで設定した複合条件と一致したとき

[0 になる条件]

- 組み合わせ結果が ADCMPCR.CMPAB[1:0] ビットで設定した複合条件と一致しないとき
- ADCMPCR.CMPAE が 0 または ADCMPCR.CMPBE が 0 のとき

MONCMPA ビット (比較結果モニタ A)

読み出し専用の MONCMPA ビットは、ウィンドウ A の対象チャネルの A/D 変換値が ADCMPLR0/ADCMPLR1 および ADCMPLER で設定した条件と一致すると 1 が読み出されます。それ以外の場合は読むと 0 が読み出されます。

[1 になる条件]

- ADCMPCR.CMPAE が 1 のときに、A/D 変換値が ADCMPLR0/ADCMPLR1 および ADCMPLER レジスタで設定した条件と一致するとき

[0 になる条件]

- ADCMPCR.CMPAE が 1 のときに、A/D 変換値が ADCMPLR0/ADCMPLR1 および ADCMPLER レジスタで設定した条件と一致しないとき
- ADCMPCR.CMPAE が 0 のとき (ADCMPCR.CMPAE の値が 1 から 0 に変化すると自動的に 0 になる)

MONCMPB ビット (比較結果モニタ B)

MONCMPB ビットは、ウィンドウ B の対象チャネルの A/D 変換値が ADCMPBNSR.CMPLB ビットで設定した条件と一致すると 1 が読み出される読み出し専用ビットです。それ以外の場合は読むと 0 が読み出されます。

[1 になる条件]

- ADCMPCR.CMPBE が 1 のときに、A/D 変換値が ADCMPBNSR.CMPLB で設定した条件と一致するとき

[0 になる条件]

- ADCMPCR.CMPBE が 1 のときに、A/D 変換値が ADCMPBNSR.CMPLB で設定した条件と一致しないとき
- ADCMPCR.CMPBE = 0 のとき (ADCMPCR.CMPBE = 1→0 に変化すると自動的に 0 になる)

34.2.37 ADHVREFCNT : A/D 高電位／低電位基準電圧コントロールレジスタ

Base address: ADC120 = 0x4005_C000

Offset address: 0x08A

Bit position:	7	6	5	4	3	2	1	0
Bit field:	ADSLP	—	—	LVSEL	—	—	HVSEL[1:0]	
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
1:0	HVSEL[1:0]	高電位基準電圧選択 0 0: 高電位基準電圧に AVCC0 を選択 0 1: 高電位基準電圧に VREFH0 を選択 1 0: 高電位基準電圧に内部基準電圧を選択 1 1: 基準電圧端子は非選択 (内部ノード放電)	R/W
3:2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
4	LVSEL	低電圧基準電圧選択 0: 低電位基準電圧に AVSS0 を選択 1: 低電位基準電圧に VREFL0 を選択	R/W
6:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	ADSLP	スリープ 0: 通常動作 1: スタンバイ状態	R/W

HVSEL[1:0] ビット (高電位基準電圧選択)

HVSEL[1:0] ビットは高電位基準電圧に VREFH0、AVCC0、または内部基準電圧 (BGR) を指定します。設定する場合は、必ず初めに HVSEL[1:0] = 11b に設定してからレジスタ設定を行ってください。

内部基準電圧を選択する際 (HVSEL[1:0] = 10b) は、事前に HVSEL[1:0] = 11b とし、高電位側基準電圧経路をデイスチャージしてください。デイスチャージ完了後に HVSEL[1:0] = 10b とし、A/D 変換を開始してください。

高電位基準電圧に内部基準電圧を選択した場合 (HVSEL[1:0] = 10b) に、アナログチャネルの A/D 変換は可能ですが、内部基準電圧と温度センサ出力の A/D 変換は禁止です。高電位基準電圧に内部基準電圧を選択した場合 (HVSEL[1:0] = 10b)、低電流モード (ADCSR.ADHSC = 1) でのみ機能します。

LVSEL ビット (低電圧基準電圧選択)

LVSEL ビットは低電位基準電圧に AVSS0 または VREFL0 を指定します。

ADSLP ビット (スリープ)

A/D コンバータをスタンバイ状態に遷移します。ADCSR.ADHSC ビットの変更時にのみ、ADSLP ビットを 1 にしてください。その他の場合、ADSLP ビットを 1 にすることはできません。

ADSLP ビットを 1 にしたら、0 に戻す前に最低 5 μ s 待ってください。また、ADSLP ビットを 0 にしたら、最低 1 μ s 待ってから A/D 変換を開始してください。

ADHSC ビットの書き換え手順については、「[34.8.9. ADHSC ビット書き換え手順](#)」を参照してください。

34.3 動作

34.3.1 スキャンの動作説明

スキャンとは、選択したチャネルのアナログ入力を順次 A/D 変換する動作を指します。

スキャン変換の動作モードには、3 種類の動作モードおよび 2 種類の変換モードがあります。

- シングルスキャンモード
- 連続スキャンモード
- グループスキャンモード
- 高速 A/D 変換モード (ADCSR.ADSAC で選択される高速/通常変換モードを含む)
- 低消費電力 A/D 変換モード (ADCSR.ADSAC で選択される高速/通常変換モードを含む)

シングルスキャンモードでは、1 つ以上の指定されたチャネルが 1 回スキャンされます。連続スキャンモードは指定した 1 チャネル以上のスキャンを、ソフトウェアで ADCSR.ADST ビットを 0 にするまで繰り返し実行するモードです。グループスキャンモードでは、グループ A とグループ B で選択されたチャネルは、各同期トリガのスキャン開始後に 1 回スキャンされます。

シングルスキャンモードと連続スキャンモードでは、ADANSA0 および ADANSA1 レジスタで選択したチャネル ANn の A/D 変換を、最小のチャネル番号 n から順に開始します。グループスキャンモードでは、グループ A が ADANSA0 および ADANSA1 レジスタで選択したチャネル ANn の A/D 変換と、グループ B が ADANSB0 および ADANSB1 レジスタで選択したチャネル ANn の A/D 変換を、それぞれ最小のチャネル番号 n から順に開始します。

自己診断を選択した場合は、スキャンごとの最初に 1 回実行され、3 つの基準電圧のうち 1 つを A/D 変換します。

温度センサ出力および内部基準電圧を同時に選択しないでください。内部基準電圧を高電位側の基準電圧に選択する場合、温度センサまたは内部基準電圧の A/D 変換も実行できません。A/D 変換に温度センサ出力または内部基準電圧を選択した場合、シングルスキャンモードを使用してください。

ダブルトリガモードは、シングルスキャンモードまたはグループスキャンモードで使用可能です。ダブルトリガモードを許可すると (ADCSR.DBLE = 1)、ADSTRGR.TRSA[5:0] ビットで選択した、同期トリガ (ELC) でのスキャン起動でのみ、ADCSR.DBLANS[4:0] ビットで選択した 1 チャネルの A/D 変換データを 2 重化します。グループスキャンモードでは、ダブルトリガモードを使用できるのはグループ A のみです。

ダブルトリガモードの拡張動作では、ADSTRGR.TRSA[5:0] ビットで選択した同期トリガ組み合わせから A/D 変換動作が発生します。通常のダブルトリガモードでの動作に加えて、奇数番号トリガ (ELC_AD00) の A/D 変換データは A/D データ 2 重化レジスタ A (ADDBLDRA) に格納され、偶数番号トリガ (ELC_AD01) の A/D 変換データは A/D データ 2 重化レジスタ B (ADDBLDRB) に格納されます。ダブルトリガモードの拡張動作では、トリガ組み合わせの 1 つが同時発生すると、指定したトリガのデータ 2 重化レジスタ設定が実行されず、A/D 変換データは A/D データ 2 重化レジスタ B (ADDBLDRB) に格納されます。

ADC12 は他の同期トリガで開始した A/D 変換の間に生じる同期トリガを無視します。

34.3.2 シングルスキャンモード

34.3.2.1 基本動作

シングルスキャンモードの基本動作は、指定されたチャンネルのアナログ入力を以下のように 1 サイクルのみ A/D 変換します。

1. ソフトウェアトリガ、同期トリガ入力 (ELC) または非同期トリガ入力によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、ADANSA0 レジスタおよび ADANSA1 レジスタで選択した ANn チャンネルの n が小さい番号のチャンネルから順に A/D 変換を行います。
2. 1 チャンネルの A/D 変換が完了するごとに、A/D 変換結果は関連する A/D データレジスタ (ADDRy) に格納されます。
3. 選択されたすべてのチャンネルの A/D 変換が完了すると、ADC120_ADI 割り込み要求が発生します。
4. ADST ビットは A/D 変換中は 1 (A/D 変換開始) を保持し、選択されたすべてのチャンネルの A/D 変換が完了すると自動的に 0 にされ、ADC12 は待機状態になります。




図 34.7 シングルスキャンモードの基本動作例（アナログ入力（チャンネル x~z）選択）

34.3.2.2 チャンネル選択と自己診断

チャンネル選択と自己診断を選択すると、以下に示すように最初に基準電圧 ($\times 0$ 、 $\times 1/2$ 、または $\times 1$) の A/D 変換を行い、その後選択したチャンネルのアナログ入力を 1 回のみ A/D 変換します。

1. ソフトウェアトリガ入力、同期トリガ入力 (ELC)、または非同期トリガ入力によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、最初に自己診断での A/D 変換を開始します。
2. 自己診断の A/D 変換が完了すると、A/D 変換結果は A/D 自己診断データレジスタ (ADDRD) に格納されます。次に、ADANSA0、ADANSA1 レジスタで選択したチャンネル ANn の A/D 変換を、最小のチャンネル番号 n から順に開始します。
3. 1 チャンネルの A/D 変換が完了するごとに、A/D 変換結果は関連する A/D データレジスタ y (ADDRy) に格納されます。
4. 選択されたすべてのチャンネルの A/D 変換が完了すると、ADC120_ADI 割り込み要求が発生します。

5. ADCSR.ADST ビットは A/D 変換中は 1 (A/D 変換開始) を保持し、選択されたすべてのチャネルの A/D 変換が完了すると自動的に 0 にされ、ADC12 は待機状態になります。




図 34.8 シングルスキャンモードの基本動作例（アナログ入力（チャネル x、y）選択+自己診断）

34.3.2.3 温度センサ出力／内部基準電圧選択時の A/D 変換動作

シングルスキャンモードでは、温度センサ出力または内部基準電圧の A/D 変換を行います。

温度センサ出力または内部基準電圧の A/D 変換を選択した場合、ADANSA0 レジスタおよび ADANSA1 レジスタの全ビットを 0、ADCSR.DBLE ビットを 0 に設定し、すべてのアナログ入力チャネルを非選択としてください。

温度センサ出力の A/D 変換を選択した場合、内部基準電圧 A/D 変換選択ビット (ADEXICR.OCOSA) を 0 (非選択) にしてください。内部基準電圧の A/D 変換を選択した場合、温度センサ出力 A/D 変換選択ビット (ADEXICR.TSSA) を 0 (非選択) にしてください。

動作は以下のとおりです。

1. サンプリング時間を 5 μ s 以上に設定します。サンプリングステートレジスタ (ADSSTRT/ADSSTRO) および ADCLK 周波数の設定に注意してください。
2. 内部基準電圧または温度センサ出力の A/D 変換に切り替えた後は、ADST ビットを 1 にして変換を開始してください。
3. A/D 変換が完了すると、A/D 変換結果は対応する温度センサデータレジスタ (ADTSDR) または A/D 内部基準電圧データレジスタ (ADOCDR) へ格納され、ADC120_ADI 割り込み要求が発生します。
4. ADST ビットは A/D 変換中は 1 を保持し、A/D 変換が完了すると自動的に 0 になり、ADC12 は待機状態になります。




図 34.9 シングルスキャンモードの基本動作例 (温度センサ出力または内部基準電圧選択)

34.3.2.4 ダブルトリガモード選択時の A/D 変換動作

シングルスキャンモードでダブルトリガモードを選択した場合は、同期トリガ (ELC) で開始するシングルスキャン動作の実行 2 回分を一連の動作として実行します。

自己診断は非選択とし、温度センサ出力 A/D 変換選択ビット (ADEXICR.TSSA) と内部基準電圧 A/D 変換選択ビット (ADEXICR.OCSA) は 0 に設定してください。

A/D 変換データ 2 重化は、2 重化するチャンネルの番号を ADCSR.DBLANS[4:0] ビットに設定し、ADCSR.DBLE ビットを 1 にすると有効となります。ADCSR.DBLE ビットを 1 にした場合は ADANSA0 および ADANSA1 レジスタのチャンネル選択は無効になります。

ダブルトリガモードでは、ADSTRGR.TRSA[5:0] ビットで同期トリガ (ELC) を選択してください。加えて、ADCSR.EXTRG ビットを 0 に、ADCSR.TRGE ビットを 1 にしてください。ソフトウェアトリガは使用しないでください。

動作は以下のとおりです。

1. 同期トリガ入力 (ELC) によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、ADCSR.DBLANS[4:0] ビットで選択した 1 チャンネルの A/D 変換を開始します。
2. 1 チャンネルの A/D 変換が終了するごとに、A/D 変換結果は関連する A/D データレジスタ y (ADDRy) に格納されます。
3. ADCSR.ADST ビットは自動的に 0 に設定され、ADC12 は待機状態になります。ADC120_ADI 割り込み要求は発生しません。
4. 2 回目のトリガ入力によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、ADCSR.DBLANS[4:0] ビットで選択した 1 チャンネルの A/D 変換を開始します。
5. A/D 変換が終了すると、結果はダブルトリガモード専用の A/D データ 2 重化レジスタ (ADDBLDR) に格納されます。
6. ADC120_ADI 割り込み要求が発生します。
7. ADCSR.ADST ビットは A/D 変換中は 1 (A/D 変換開始) を保持し、A/D 変換が完了すると自動的に 0 になり、続いて、ADC12 は待機状態になります。




図 34.10 シングルスキャンモードの動作例 (ダブルトリガモード選択、アナログ入力 (チャンネル x) を 2 重化)

34.3.2.5 ダブルトリガモード選択時の拡張動作

シングルスキャンモードでダブルトリガモードが選択され、A/D 変換開始のトリガとして同期トリガ (ELC_AD00/ELC_AD01) が選択される場合、2 回のシングルスキャン動作が実行されます。

自己診断は非選択とし、温度センサ出力 A/D 変換選択ビット (ADEXICR.TSSA) と内部基準電圧 A/D 変換選択ビット (ADEXICR.OCSA) は 0 に設定してください。

A/D 変換データ 2 重化は、2 重化するチャンネルの番号を ADCSR.DBLANS[4:0] ビットに設定し、ADCSR.DBLE ビットを 1 にすると有効となります。ADCSR.DBLE ビットを 1 にした場合は ADANSA0 および ADANSA1 レジスタのチャンネル選択は無効になります。

拡張ダブルトリガモードでは、ADSTRGR.TRSA[5:0] ビットを 0x0B に設定することにより同期トリガ組み合わせ ELC_AD00/ELC_AD01 を選択し、ADCSR.EXTRG ビットを 0 に設定し、ADCSR.TRGE ビットを 1 に設定してください。ソフトウェアトリガは使用しないでください。

動作は以下のとおりです。

1. 同期トリガ入力 (ELC_AD00/ELC_AD01) によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、ADCSR.DBLANS[4:0] ビットで選択した 1 チャンネルの A/D 変換を開始します。
2. A/D 変換が完了すると、A/D 変換結果は対応する A/D データレジスタ (ADDRy) および A/D データ 2 重化レジスタ A (ADDBLDRA) に格納されます。(ELC_ADi0 または ELC_ADi1 トリガ (i = 0) がそれぞれ入力された場合は A/D データ 2 重化レジスタ B (ADDBLDRB) に格納されます。)
3. ADCSR.ADST ビットは自動的に 0 に設定され、ADC12 は待機状態になります。ADC120_ADI 割り込み要求は発生しません。
4. 2 回目のトリガ (ELC_AD00/ELC_AD01) によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、ADCSR.DBLANS[4:0] ビットで選択した 1 チャンネルの A/D 変換を開始します。
5. A/D 変換が完了すると、A/D 変換結果は A/D データ 2 重化レジスタ (ADDBLDR) および A/D データ 2 重化レジスタ A (ADDBLDRA) に格納されます。(ELC_ADi0 または ELC_ADi1 トリガ (i = 0) がそれぞれ入力された場合は A/D データ 2 重化レジスタ B (ADDBLDRB) に格納されます。)
6. ADC120_ADI 割り込み要求が発生します。
7. ADCSR.ADST ビットは A/D 変換中は 1 (A/D 変換開始) を保持し、A/D 変換が完了すると自動的に 0 になり、ADC12 は待機状態になります。




図 34.11 アナログ入力 (チャンネル x) と ELC_AD00/ELC_AD01 の重複選択時のダブルトリガモード拡張動作例

34.3.3 連続スキャンモード

34.3.3.1 基本動作

連続スキャンモードでは、選択されたチャンネルのアナログ入力を繰り返し A/D 変換します。このモードでは、ADEXICR.TSSA ビットと ADEXICR.OCSSA ビットを 0 に設定することにより、温度センサ出力 A/D 変換と内部基準電圧 A/D 変換を非選択にしてください。

動作は以下のとおりです。

1. ソフトウェアトリガ、同期トリガ入力 (ELC) または非同期トリガ入力によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、ADANSA0 レジスタおよび ADANSA1 レジスタで選択した ANn チャンネルの n が小さい番号のチャンネルから順に A/D 変換を行います。
2. 1 チャンネルの A/D 変換が終了するごとに、A/D 変換結果は関連する A/D データレジスタ y (ADDRy) に格納されます。
3. 選択されたすべてのチャンネルの A/D 変換が完了すると、ADC120_ADI 割り込み要求が発生します。ADC12 は、ADANSA0 および ADANSA1 レジスタで選択したチャンネル ANn の A/D 変換を、最小のチャンネル番号 n から順に開始します。
4. ADCSR.ADST ビットは自動的にクリアされず、ADCSR.ADST が 1 (A/D 変換開始) の状態の間は (2)~(3) を繰り返します。ADCSR.ADST ビットを 0 (A/D 変換停止) にすると、A/D 変換は停止し、ADC12 は待機状態になります。
5. その後、ADCSR.ADST ビットが 1 (A/D 変換開始) になると、ADANSA0 および ADANSA1 レジスタで選択したチャンネル ANn の A/D 変換を、最小のチャンネル番号 n から順に開始します。




図 34.12 連続スキャンモードの基本動作例（アナログ入力（チャンネル x~z）選択）

34.3.3.2 チャンネル選択と自己診断

チャンネル選択と自己診断を同時に選択すると、最初に ADC12 に供給される基準電圧 ($\times 0$ 、 $\times 1/2$ または $\times 1$) の A/D 変換を行い、その後選択したチャンネルのアナログ入力を A/D 変換します。以下の各項で示すように、このシーケンスを繰り返します。

連続スキャンモードでは、ADEXICR.TSSA ビットと ADEXICR.OCSA ビットを 0 に設定することにより、温度センサ出力 A/D 変換と内部基準電圧 A/D 変換を非選択にしてください。

動作は以下のとおりです。

- ソフトウェアトリガ入力、同期トリガ入力 (ELC)、または非同期トリガ入力によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、最初に自己診断での A/D 変換を開始します。
- 自己診断の A/D 変換が完了すると、A/D 変換結果は A/D 自己診断データレジスタ (ADRD) に格納されます。次に、ADANSA0、ADANSA1 レジスタで選択したチャンネル ANn の A/D 変換を、最小のチャンネル番号 n から順に開始します。
- 1 チャンネルの A/D 変換が終了するごとに、A/D 変換結果は関連する A/D データレジスタ (ADDRy) に格納されます。
- 選択されたすべてのチャンネルの A/D 変換が完了すると、ADC120_ADI 割り込み要求が発生します。同時に、ADC12 は自己診断での A/D 変換を開始し、その後 ADANSA0 および ADANSA1 レジスタで選択したチャンネル ANn の A/D 変換を、最小のチャンネル番号 n から順に開始します。
- ADCSR.ADST ビットは自動的にクリアされず、ADCSR.ADST ビットが 1 の間は (2)~(4) を繰り返します。ADST ビットを 0 (A/D 変換停止) にすると、A/D 変換は停止し、ADC12 は待機状態になります。
- その後、ADST ビットが 1 (A/D 変換開始) に設定されると、再び自己診断での A/D 変換から開始します。




図 34.13 連続スキャンモードの基本動作例（アナログ入力（チャンネル x、y）選択+自己診断）

34.3.4 グループスキャンモード

34.3.4.1 基本動作

グループスキャンモードでは、同期トリガ (ELC) によりスキャンを開始した後、グループ A とグループ B で指定されたすべてのチャンネルのアナログ入力を 1 回のみ A/D 変換します。各グループのスキャン動作はシングルスキャンモードと同じ動作になります。

同期トリガは、グループ A では ADSTRGR.TRSA[5:0] ビットで選択でき、グループ B では ADSTRGR.TRSB[5:0] ビットで選択できます。2 つのグループで同時に A/D 変換することを防止するために、グループ A とグループ B では異なるトリガを使用してください。ソフトウェアトリガは使用しないでください。

A/D 変換を行うグループ A チャンネルは、ADANSA0、ADANSA1 を使用して選択します。0A/D 変換を行うグループ B チャンネルは、ADANSB0、ADANSB1 を使用して選択します。グループ A とグループ B は同じチャンネルを使用できません。

グループスキャンモードでは、ADEXICR.TSSA ビットと (ADEXICR.OCSA) ビットを 0 に設定することにより、温度センサ出力 A/D 変換と内部基準電圧 A/D 変換を非選択にしてください。グループスキャンモードで自己診断を選択した場合、自己診断はグループ A とグループ B で独立して実行されます。

以下のシーケンスは ELC からの同期トリガを使用したグループスキャンモードの動作を説明します。この例では、ELC からの ELC_AD00 トリガがグループ A の変換の開始に使用され、ELC からの ELC_AD01 トリガがグループ B の変換の開始に使用されます。さらに、ELC_AD00 と ELC_AD01 は関連する ELC.ELSRn レジスタで GPT イベントのために選択されます。

動作は以下のとおりです。

1. ELC_AD00 によりグループ A のスキャンを開始します。
2. グループ A のスキャン完了時に、ADC120_ADI 割り込みが発生します（レジスタ設定なし）。
3. ELC_AD01 によりグループ B のスキャンを開始します。
4. グループ B のスキャン完了時に、ADCSR.GBADI ビットが 1（スキャン完了時に ADC120_GBADI 割り込み許可）に設定されていると、ADC120_GBADI 割り込みが発生します。




図 34.14 グループスキャンモードの基本動作例 (ELC からの同期トリガ使用)

34.3.4.2 ダブルトリガモードでの A/D 変換

グループスキャンモードでダブルトリガモードを選択した場合は、グループ A は同期トリガ (ELC) で開始するシングルスキャン動作の実行 2 回分を一連の動作として実行します。グループ B は同期トリガ (ELC) で開始するシングルスキャン動作が 1 回実行されます。

グループスキャンモードにおいて、同期トリガは、グループ A では ADSTRGR.TRSA[5:0] ビットで選択でき、グループ B では ADSTRGR.TRSB[5:0] ビットで選択できます。2 つのグループで同時に A/D 変換することを防止するために、グループ A と B では異なるトリガを使用してください。また、ソフトウェアトリガおよび非同期トリガは使用しないでください。

ADSTRGR.TRSA[5:0] ビットに 0x0B を設定することにより、グループ A の同期トリガとして ELC_AD00/ELC_AD01 を選択した場合、拡張ダブルトリガモードで動作は進行します。

A/D 変換対象とするチャンネルは、ADCSR レジスタの DBLANS[4:0] ビットでグループ A のチャンネルを選択し、ADANSB0 および ADANSB1 レジスタでグループ B のチャンネルを選択します。グループ A とグループ B は同じチャンネルを使用できません。

グループスキャンモードでは、ADEXICR.TSSA ビットと ADEXICR.OCSA ビットを 0 に設定することにより、温度センサ出力 A/D 変換と内部基準電圧 A/D 変換を非選択にしてください。

グループスキャンモードでダブルトリガモード選択時は自己診断を選択できません。

A/D 変換データの 2 重化は、2 重化するチャンネルの番号を ADCSR.DBLANS[4:0] ビットに設定し、ADCSR.DBLE ビットを 1 にすると有効になります。

以下に ELC からの同期トリガによるグループスキャンモードかつダブルトリガモード設定時の動作例を示します。この例では、ELC_AD00 トリガがグループ A の変換の開始に使用され、ELC_AD01 トリガがグループ B の変換の開始に使用されます。さらに、ELC_AD00 と ELC_AD01 は関連する ELC.ELSRn レジスタで GPT イベントのために選択されます。

動作は以下のとおりです。

1. ELC からの ELC_AD00 トリガによりグループ B のスキャンを開始します。
2. グループ B のスキャン完了時に、ADCSR.GBADIE ビットが 1 (スキャン完了時に ADC120_GBADI 割り込み許可) に設定されていると、ADC120_GBADI 割り込みが発生します。
3. 1 回目の ELC_AD01 トリガでグループ A の 1 回目のスキャンを開始します。

- グループ A の 1 回目のスキャン完了時は、変換結果を対応する A/D データレジスタ y (ADDRy) に格納し、ADC120_ADI 割り込み要求は発生しません。
- 2 回目の ELC_AD01 トリガでグループ A の 2 回目のスキャンを開始します。
- グループ A の 2 回目のスキャン完了時は、変換データを ADDBLDR レジスタに格納します。ADC120_ADI 割り込みが発生します。




図 34.15 グループスキャンモードでダブルトリガモードを使用する場合の基本動作例 (ELC からの同期トリガ使用時)

34.3.4.3 グループ優先動作

グループスキャンモードで ADGSPCR.PGS ビットを 1 にすると、グループ優先動作を行います。グループの優先順位はグループ A > グループ B です。

ADGSPCR レジスタの PGS ビットを 1 にする場合、図 34.16 に記載された手順に従い、設定を実行してください。フローチャート以外の設定をした場合、A/D 変換の動作および格納されたデータは保証されません。

グループスキャンモードの基本動作では、グループ A とグループ B の A/D 変換中に発生したトリガ入力は無視され、各グループの A/D 変換動作はシングルスキャンモードと同じ動作になります。

グループ優先動作では、低優先グループのスキャン中に優先グループのトリガ入力があった場合、低優先グループの A/D 変換動作を中断して、優先グループの A/D 変換動作を行います。

ADGSPCR.GBRSCN ビットが 0 のとき、優先グループの A/D 変換動作終了後、低優先グループは待機状態となります。また A/D 変換中に発生した低優先グループのトリガ入力は無視されます。

ADGSPCR.GBRSCN ビットが 1 のとき、優先グループの A/D 変換動作終了後、自動的に低優先グループの A/D 変換動作を再実行します。また優先グループの A/D 変換中に発生した低優先グループのトリガ入力は有効となり、優先グループの A/D 変換動作終了後、自動的に低優先グループの A/D 変換動作を実行します。

表 34.22 に ADGSPCR.GBRSCN ビットの設定と A/D 変換中のトリガ入力時の動作をまとめます。

ADGSPCR.GBRP ビットに 1 を設定したとき、最も優先度の低いグループの A/D 変換動作は、シングルスキャンを連続で実行する動作になります。

グループスキャンモードのトリガ設定は、ADSTRGR.TRSA[5:0] ビットでグループ A の同期トリガを選択し、ADSTRGR.TRSB[5:0] ビットでグループ B の同期トリガを選択してください。各トリガは互いに異なるトリガを選択する必要があります。ADGSPCR.GBRP ビットを 1 に設定する場合、ADSTRGR.TRSB[5:0] ビットを 0x3F にしてください。

スキャン対象とするチャンネルは、「34.3.4. グループスキャンモード」に記載のレジスタで選択します。




図 34.16 ADGSPCR.PGS ビット設定時のフローチャート

表 34.22 ADGSPCR.GBRSCN ビットの設定による A/D 変換動作制御

A/D 変換動作	トリガ入力	ADGSPCR.GBRSCN = 0	ADGSPCR.GBRSCN = 1
グループ A の A/D 変換中	グループ A トリガ入力	トリガ入力無効	トリガ入力無効
	グループ B トリガ入力	トリガ入力無効	グループ A の A/D 変換動作終了後、 グループ B の A/D 変換動作を行います
グループ B の A/D 変換中	グループ A トリガ入力	グループ B の A/D 変換を中断し、 グループ A の A/D 変換動作開始	- グループ B の A/D 変換を中断し、グループ A の A/D 変換動作開始 - グループ A の A/D 変換終了後、グループ B の A/D 変換を開始します。
	グループ B トリガ入力	トリガ入力無効	トリガ入力無効

(1) 2 グループのグループ優先動作 (ADGSPCR.PGS = 1 の場合)

動作例 1-1~1-3 にグループスキャンモードのグループ優先動作を示します。(ADGSPCR.GBRSCN = 1、ADGSPCR.GBRP = 0 の場合)

動作例 1-1 「グループ B スキャン中のグループ A トリガ入力」再スキャンあり

1. グループ B のトリガ入力によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、ADANSB0 および ADANSB1 レジスタで選択したアナログ入力チャネルの A/D 変換を、最小のチャネル番号 n から変換順序に従って開始します。
2. グループ B の各チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ y (ADDR y) に格納されます。
3. グループ B の A/D 変換中にグループ A のトリガが入力されると、ADCSR.ADST ビットを 1 に保持したまま、グループ B の A/D 変換が停止します。それから、ADANSA0 および ADANSA1 レジスタで選択したグループ A のアナログ入力チャネルの A/D 変換を、最小のチャネル番号 n から変換順序に従って開始します。A/D 変換が完了する前に停止した場合、A/D 変換結果は A/D データレジスタ y (ADDR y) に格納されません。
4. チャネルの A/D 変換が終了すると A/D 変換結果は対応する A/D データレジスタ y (ADDR y) に格納されます。
5. ADC120_ADI 割り込み要求が発生します。
6. ADGSPCR.GBRSCN ビットが 1 (グループ優先動作で中断されたグループの再スキャンをする) に設定されていれば、ADCSR.ADST ビットを 1 に保持したまま、ADANSB0 および ADANSB1 レジスタで選択したグループ B のアナログ入力チャネルの A/D 変換を、最小のチャネル番号 n から変換順序に従って再開します。
7. チャネルの A/D 変換が終了すると A/D 変換結果は対応する A/D データレジスタ y (ADDR y) に格納されます。
8. ADCSR.GBADIE ビットが 1 (グループ B のスキャン終了後に割り込み発生 of 許可) に設定されていると、グループ B スキャン終了割り込み要求が発生します。
9. ADCSR.ADST ビットは、すべての A/D 変換結果が終了すると自動的にクリアされ、A/D コンバータは待機状態になります。




図 34.17 グループ優先動作の例 1-1: グループ B スキャン中のグループ A トリガ入力、再スキャンあり (ADGSPCR.GBRSCN = 1、ADGSPCR.GBRP = 0 の場合)

動作例 1-2 「グループ B 再スキャン中のグループ A トリガ入力」再スキャンあり

図 34.18 にグループ B 再スキャン動作中に、グループ A のトリガが入力された場合を示します。

再スキャン動作中であっても、グループ A のトリガが入力されると、グループ B の A/D 変換動作を中断し、グループ A の A/D 変換動作を開始します。グループ A の A/D 変換終了後、グループ B の A/D 変換を開始します。

ADCSR.ADST ビット、A/D 変換結果は A/D データレジスタ y (ADDRy) への格納、割り込み要求の発生は、動作例 1-1 と同じ動作です。




図 34.18 グループ優先動作の例 1-2 : グループ B 再スキャン中のグループ A トリガ入力、再スキャンあり (ADGSPCR.GBRSCN = 1、ADGSPCR.GBRP = 0 の場合)

動作例 1-3 「グループ A スキャン中のグループ B トリガ入力」再スキャンあり

ADGSPCR.GBRSCN ビットが 1 (グループ優先動作で中断されたグループの再スキャンをする) の設定で、グループ A のスキャン動作中にグループ B のトリガが入力された場合を説明します。

ADGSPCR.GBRSCN ビットが 0 に設定されている場合は、グループ A のスキャン動作中に入力されたグループ B のトリガは全て無効となります。

1. グループ A のトリガ入力によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、ADANSA0 および ADANSA1 レジスタで選択したグループ A のアナログ入力チャネルの A/D 変換を、最小のチャネル番号 n から変換順序に従って開始します。
2. グループ A の A/D 変換中に、グループ B のトリガ入力が入力されると、グループ B は A/D 変換実行可能状態になります。
3. グループ A の各チャネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ y (ADDRy) に格納されます。
4. ADC120_ADI 割り込み要求が発生します。
5. グループ A の A/D 変換終了後、ADCSR.ADST ビットを 1 に保持したまま、ADANSB0、ADANSB1 レジスタで選択したグループ B のアナログ入力チャネルを最小のチャネル番号 n からグループ B の A/D 変換動作を開始します。(グループ B の A/D 変換中にグループ A のトリガが入力されると、動作例 1-1 と同じくグループ A の A/D 変換を開始し、グループ A の A/D 変換完了後、グループ B の A/D 変換を開始します。)
6. 1 チャネルの A/D 変換が終了すると A/D 変換結果は対応する A/D データレジスタ y (ADDRy) に格納されます。
7. グループ B の A/D 変換終了後、ADCSR.GBADIE ビットが 1 (グループ B のスキャン終了後の割り込み発生の許可) に設定されていると、グループ B スキャン終了割り込み要求が発生します。
8. ADCSR.ADST ビットは、すべての A/D 変換結果が終了すると自動的にクリアされ、A/D コンバータは待機状態になります。




図 34.19 グループ優先動作の例 1-3: グループ A スキャン中のグループ B トリガ入力、再スキャンあり (ADGSPCR.GBRSCN = 1、ADGSPCR.GBRP = 0 の場合)

動作例 1-4 にグループスキャンモードのグループ優先動作を示します。(ADGSPCR.GBRSCN = 0、ADGSPCR.GBRP = 0 の場合)

動作例 1-4 「グループ B スキャン中のグループ A トリガ入力」再スキャンなし

1. グループ B のトリガ入力によって ADCSR.ADST ビットが 1 (A/D 変換開始) になると、ADANSB0 および ADANSB1 レジスタで選択したアナログ入力チャンネルの A/D 変換を、最小のチャンネル番号 n から変換順序に従って開始します。
2. グループ B の各チャンネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ y (ADDRy) に格納されます。
3. グループ B の A/D 変換中に、グループ A のトリガが入力されると、ADCSR.ADST ビットを 1 に保持したまま、グループ B の A/D 変換動作を中断し、ADANSA0 および ADANSA1 レジスタで選択したグループ A のアナログ入力チャンネルの A/D 変換を、最小のチャンネル番号 n から変換順序に従って開始します。A/D 変換が完了する前に停止した場合、A/D 変換結果は A/D データレジスタ y (ADDRy) に格納されません。
4. 1 チャンネルの A/D 変換が終了すると A/D 変換結果は対応する A/D データレジスタ y (ADDRy) に格納されます。
5. グループ A の A/D 変換が完了すると、ADC120_ADI 割り込み要求が発生します。
6. ADCSR.ADST ビットは、グループ A の A/D 変換結果が終了すると自動的にクリアされ、A/D コンバータは待機状態になります。グループ B は、以降のグループ B トリガ入力まで A/D 変換を行いません。




図 34.20 グループ優先動作の例 1-4 : グループ B スキャン中のグループ A トリガ入力、再スキャンなし
(ADGSPCR.GBRSCN = 0、ADGSPCR.GBRP = 0 の場合)

動作例 1-5 にグループスキャンモードのグループ優先動作を示します。(ADGSPCR.GBRP = 1 の場合)

動作例 1-5 「グループ B のシングルスキャン連続動作」

1. ADGSPCR.GBRP = 1 を設定すると、ADCSR.ADST ビットが 1 (A/D 変換開始) になり、ADANSB0 および ADANSB1 レジスタで選択したアナログ入力チャンネルの A/D 変換を、最小のチャンネル番号 n から変換順序に従って開始します。
2. グループ B の各チャンネルの A/D 変換が終了すると、A/D 変換結果は対応する A/D データレジスタ y (ADDRy) に格納されます。
3. グループ B の A/D 変換中に、グループ A のトリガが入力されると、ADCSR.ADST ビットを 1 に保持したまま、グループ B の A/D 変換動作を中断し、ADANSA0 および ADANSA1 レジスタで選択したグループ A のアナログ入力チャンネルの A/D 変換を、最小のチャンネル番号 n から変換順序に従って開始します。A/D 変換が完了する前に停止した場合、A/D 変換結果は A/D データレジスタ y (ADDRy) に格納されません。
4. 1 チャンネルの A/D 変換が終了すると A/D 変換結果は対応する A/D データレジスタ y (ADDRy) に格納されます。
5. グループ A の A/D 変換が完了すると、ADC120_ADI 割り込み要求が発生します。
6. ADGSPCR.GBRP = 1 (シングルスキャン連続動作する) に設定されていると、ADCSR.ADST ビットを 1 (A/D 変換開始) に保持したまま、ADANSB0 および ADANSB1 レジスタで選択したグループ B のアナログ入力チャンネルの A/D 変換を、最小のチャンネル番号 n から変換順序に従って再開します。
7. 1 チャンネルの A/D 変換が終了すると A/D 変換結果は対応する A/D データレジスタ y (ADDRy) に格納されます。
8. ADCSR.GBADIE ビットが 1 (グループ B のスキャン終了後に割り込み発生への許可) に設定されていると、グループ B スキャン終了割り込み要求が発生します。

9. ADGSPCR.GBRP = 1 (シングルスキャン連続動作する) に設定されていると、ADCSR.ADST ビットを 1 (A/D 変換開始) に保持したまま、ADANSB0 および ADANSB1 レジスタで選択したグループ B のアナログ入力チャネルの A/D 変換を、最小のチャネル番号 n から変換順序に従って再開します。

ADGSPCR.GBRP ビットが 1 になっている間は、6~9 の動作を繰り返します。ADGSPCR.GBRP ビットが 1 になっている間は、ADCSR.ADST ビットを 0 にクリアしないでください。ADGSPCR.GBRP = 1 の場合に A/D 変換を強制終了するには、図 34.32 の手順に従ってください。




図 34.21 グループ優先動作の例 1-5: グループ B のシングルスキャン連続動作 (ADGSPCR.GBRP = 1 の場合)

注. グループ B をシングルスキャン連続動作させる場合は、グループ B のトリガ入力を無効にしてください。

34.3.5 コンペア機能 (ウィンドウ A、ウィンドウ B)

34.3.5.1 コンペア機能ウィンドウ A/B

コンペア機能は、基準値と A/D 変換結果を比較する機能です。基準値はウィンドウ A およびウィンドウ B それぞれに設定することができます。コンペア機能の使用中は、自己診断機能およびダブルトリガモードは使用できません。ウィンドウ A とウィンドウ B の大きな違いとしては、割り込み出力信号の違いと、ウィンドウ B は 1 つのチャネルしか選択できないという制限が挙げられます。

本項では、連続スキャンモードとコンペア機能を組み合わせた動作例を示します。

動作は以下のとおりです。

- ソフトウェア、同期トリガ (ELC) または非同期トリガ入力によって ADCSR.ADST ビットを 1 (A/D 変換開始) にした場合、選択されたチャネルの A/D 変換を開始します。温度センサおよび内部基準電圧は同時選択できません。さらに、内部基準電圧が高電位基準電圧に選択されている場合、温度センサ出力または内部基準電圧の A/D 変換は禁止されています。
- A/D 変換が完了すると、A/D 変換結果は対応する A/D データレジスタ y (ADDRy、ADTSDR、または ADOCDR) に格納されます。ADCMPCR.CMPAE が 1 のとき、ウィンドウ A に対して ADCMPANSRy レジスタまたは ADCMPANSER レジスタのビットを設定すると、A/D 変換結果を、設定した ADCMPDR0/1 レジスタ値と比較します。ADCMPCR.CMPBE が 1 のとき、ウィンドウ B に対して ADCMPBNSR レジスタのビットを設定すると、A/D 変換結果を、ADWINULB/ADWINLLB レジスタの設定値と比較します。
- 比較の結果、ウィンドウ A は、ADCMPLR0、ADCMPLR1、ADCMPLER レジスタで設定した条件と一致したとき、コンペア機能ウィンドウ A のフラグ (ADCMPSR0.CMPSTCHAn、ADCMPSR1.CMPSTCHAn、ADCMPSER.CMPSTTSA、または ADCMPSEr.CMPSTOCA) が 1 になります。このとき、ADCMPCR.CMPAIE

ビットが 1 に設定されていると、ADC120_CMPAI 割り込み要求が発生します。同様に、ウィンドウ B が ADCMPBNSR.CMPLB に設定された条件と一致すると、コンペアウィンドウ B フラグ (ADCMPBSR.CMPSTB) が 1 になります。このとき、ADCMPCR.CMPBIE ビットが 1 に設定されていると、ADC120_CMPBI 割り込み要求が発生します。

4. 選択したすべての A/D 変換および比較が終了すると、スキャンが再開します。
5. ADC120_CMPAI 割り込みと ADC120_CMPBI 割り込みを受け付けると、ADCSR.ADST ビットを 0 (A/D 変換停止) に設定し、コンペアフラグが 1 であるチャンネルの処理を行います。
6. ウィンドウ A のすべてのコンペアフラグをクリアすると、ADC120_CMPAI 割り込み要求は取り消されます。同様に、ウィンドウ B のすべてのコンペアフラグをクリアすると、ADC120_CMPBI 割り込み要求が解除されます。再度比較を実行するには、再度 A/D 変換を開始してください。




図 34.22 コンペア機能の動作例 (アナログ入力 (チャンネル w~z) を比較)

34.3.5.2 コンペア機能のイベント出力

コンペア機能のイベント出力は、上側基準電圧値および下側基準電圧値をウィンドウ A およびウィンドウ B それぞれに設定します。選択したチャンネルの A/D 変換値を上側/下側基準電圧値と比較して、ウィンドウ A およびウィンドウ B の比較条件成立/不成立からイベント条件 (A OR B, A AND B, A EXOR B) に応じてイベント (ADC120_WCMPPM/ADC120_WCMPUM) を出力します。

ウィンドウ A で複数のチャンネルを選択し、チャンネルのうち 1 つでも比較条件と一致した場合、ウィンドウ A の比較結果は一致となります。この機能を使用する場合、A/D 変換はシングルスキャンモードで行ってください。

ウィンドウ A の場合、アナログ入力、内部基準電圧、および温度センサ出力を選択できます。ただし、内部基準電圧または温度センサ出力を選択する場合、同時に他のチャンネルを選択することはできません。さらに、内部基準電圧が A/D コンバータの高電位基準電圧に選択されると、内部基準電圧または温度センサ出力は A/D 変換できません。

ウィンドウ B の場合、アナログ入力のチャンネルのどれか 1 つ、内部基準電圧、および温度センサ出力を選択できます。また、高電位基準電圧に内部基準電圧を選択した場合、内部基準電圧または温度センサ出力を A/D 変換することはできません。

コンペア機能のイベント出力使用時の設定手順および設定例を以下に示します。

1. ADCSR.ADCS ビットの値が 00b (シングルスキャンモード) であることを確認します。
2. ADCMPANSR0/1 および ADCMPANSER レジスタでウィンドウ A のチャンネルを選択します。ADCMPLR0/1 および ADCMPLEP レジスタにウィンドウ比較条件を設定します。ADCMPDR0/1 レジスタに上側および下側基準値を設定してください。
3. ADCMPBNSR レジスタでウィンドウ B のチャンネルおよび比較条件を選択し、ADWINULB/ADWINLLB レジスタで上側および下側基準値を設定します。
4. ウィンドウ A/B の複合条件、ウィンドウ A/B 動作許可、および割り込み出力許可を ADCMPCR レジスタに設定してください。




図 34.23 コンペア機能のイベント出力使用時の設定例

コンペア機能でウィンドウ A のみを使用するときのイベント出力の使用方法について、以下に注意点を示します。

- ウィンドウ A および B をどちらも有効 (ADCMPCR.CMPAE = 1、ADCMPCR.CMPBE = 1) にしてください
- ウィンドウ A および B の複合条件を「OR 条件」にしてください (ADCMPCR.CMPAB[1:0] = 00b)
- ウィンドウ B の比較対象チャンネルは「非選択」にしてください (ADCMPBNSR.CMPCHB[5:0] = 0x3F)
- ウィンドウ B の比較条件を、常に不一致を表す「0 < 結果 < 0」に設定してください (ADCMPCR.WCMPE = 1、ADWINLLB[15:0] = ADWINULB[15:0] = 0x0000、および ADCMPBNSR.CMPLB = 1)

図 34.24 にコンペア機能のイベント出力動作例を示します。

シングルスキャンが完了するタイミングで、スキャン終了イベント (ADC120_ADI) を出力します。その後、ADCMPCR.CMPAB[1:0]の設定に従い、1 PCLKB 遅れて一致または不一致イベント (ADC120_WCMPPM/ADC120_WCMPUM) を出力します。

注. 一致イベントと不一致イベントは排他的であるため、2つのイベントを同時に出力することはありません。




図 34.24 コンペア機能のイベント出力の動作例（アナログ入力（チャンネル x、y）を比較）

- 注. コンペア機能のイベント出力は、ADCMPCR.CMPAB[1:0]の設定に従い、ウィンドウ A およびウィンドウ B の比較結果の一致／不一致を出力します。
- 注. ウィンドウ A の比較結果は、ウィンドウ A の比較対象チャンネルの比較結果の論理和です。ウィンドウ A および B の比較結果は、A/D 変換ごとに更新され、シングルスキャンが終了しても保持されます。比較結果をクリアするには、ADCMPCR.CMPAE および ADCMPCR.CMPBE を 0 にしてください。

34.3.5.3 コンペア機能の制限事項

コンペア機能には以下の制限事項があります。

- コンペア機能は、自己診断機能またはダブルトリガモードと一緒に使用できません。（ADRD、ADDBLDR、ADDBLDRA、および ADDBLDRB はコンペア機能対象外です。）
- 一致／不一致イベント出力を使用する場合はシングルスキャンモードにしてください。
- ウィンドウ A に温度センサ出力、内部基準電圧を選択した場合、ウィンドウ B 動作は禁止されます。
- ウィンドウ B に温度センサ出力、内部基準電圧を選択した場合、ウィンドウ A 動作は禁止されます。
- ウィンドウ A とウィンドウ B に同じチャンネルを設定することはできません
- 基準電圧値を設定する際は、高電位基準電圧値が低電位基準電圧値以上となるように設定してください。

34.3.6 アナログ入力のサンプリング時間とスキャン変換時間

スキャン変換は、ソフトウェアトリガ、同期トリガ (ELC)、または非同期トリガ (ADTRG0) により起動できます。スキャン変換開始遅延時間 (t_D) の後に、断線検出アシスト処理と自己診断変換処理をすべて行い、この後に A/D 変換処理が開始されます。

図 34.25 に、ソフトウェアトリガまたは同期トリガ (ELC) 起動によりスキャン変換を行う場合のタイミングを示します。また、図 34.26 に、非同期トリガ (ADTRG0) 起動によるスキャン変換を行う場合のタイミングを示します。スキャン変換時間 (t_{SCAN}) はスキャン変換開始遅延時間 (t_D)、断線検出アシスト処理時間 (t_{DIS}) (注1)、自己診断 A/D 変換処理時間 (t_{DIAG} および t_{DSD}) (注2)、A/D 変換処理時間 (t_{CONV})、およびスキャン変換終了遅延時間 (t_{ED}) を含めた時間となります。

A/D 変換処理時間 (t_{CONV}) は、入力サンプリング時間 (t_{SPL}) と逐次変換時間 (t_{SAM}) を合わせた時間となります。サンプリング時間 (t_{SPL}) は、A/D コンバータ内のサンプル&ホールド回路に電荷を充電するための時間です。アナログ入力信号の信号源インピーダンスが高くサンプリング時間が不足する場合や、A/D 変換クロック (ADCLK) が低速の場合には ADSSTRn レジスタでサンプリング時間を調整できます。

逐次変換時間 (t_{SAM}) は以下の通りです。

- 12 ビット変換精度において、高速 A/D 変換モード (ADCSR.ADHSC = 0) かつ通常変換モード (ADACSR.ADSAC = 0) を選択している場合、31.5 ステート (ADCLK)
- 12 ビット変換精度において、低消費電力 A/D 変換モード (ADCSR.ADHSC = 1) かつ通常変換モード (ADACSR.ADSAC = 0) を選択している場合、40.5 ステート (ADCLK)
- 12 ビット変換精度において、高速 A/D 変換モード (ADCSR.ADHSC = 0) かつ高速変換モード (ADACSR.ADSAC = 1) を選択している場合、21.5 ステート (ADCLK)
- 12 ビット変換精度において、低消費電力 A/D 変換モード (ADCSR.ADHSC = 1) かつ高速変換モード (ADACSR.ADSAC = 1) を選択している場合、27.5 ステート (ADCLK)

表 34.23 に逐次変換時間 (t_{SAM}) を示します。

選択チャンネル数が n のシングルスキャンのスキャン変換時間 (t_{SCAN}) は、次のように表されます。

$$t_{SCAN} = t_D + (t_{DIS} \times n) + t_{DIAG} + t_{ED} + (t_{CONV} \times n) \quad (\text{注3})$$

連続スキャンモードの 1 サイクル目のスキャン変換時間は、シングルスキャンの t_{SCAN} から t_{ED} を省いた時間です。連続スキャンの 2 サイクル目以降のスキャン変換時間は、以下の値に固定されます。

$$(t_{DIS} \times n) + t_{DIAG} + t_{DSD} + (t_{CONV} \times n) \quad (\text{注3})$$

注 1. 断線検出アシストを設定しない場合は、 $t_{DIS} = 0$ となります。

温度センサまたは内部基準電圧を A/D 変換する場合のみ、15 ステート (ADCLK) の自動ディスチャージ期間が入ります。

注 2. 自己診断機能を使用しない場合は、 $t_{DIAG} = 0$ 、 $t_{DSD} = 0$ となります。

注 3. 選択したすべてのチャンネルの入力サンプリング時間 (t_{SPL}) が同じである場合、この要素は $t_{CONV} \times n$ になります。チャンネルごとに異なるサンプリング時間の場合、この要素は選択したチャンネルごとに設定した t_{SPL} と t_{SAM} の和となります。

表 34.23 にスキャン変換時間を示します。

表 34.23 スキャン変換時間 (ADCLK と PCLKB のサイクル数)

項目			シンボル	種別／条件			単位
				同期トリガ ^(注5)	非同期トリガ	ソフトウェアトリガ	
スキャン開始 遅延時間 ^(注1) (^{注2})	グループ A 優先動作によるグループ A の A/D 変換	グループ B 中断あり（グループ A の A/D 変換要因によってグループ B を停止させた後、グループ A を起動）	t _D	3 PCLKB + 6 ADCLK 5 PCLKB + 3 ADCLK ^(注6)	—	—	サイクル
		グループ B 中断なし（グループ A の A/D 変換要因によって起動）		2 PCLKB + 4 ADCLK	—	—	
	自己診断有効時の A/D 変換	自己診断 A/D 変換開始時		2 PCLKB + 4 ADCLK	4 PCLKB + 6 ADCLK	6 ADCLK	
	上記以外			2 PCLKB + 4 ADCLK	2 PCLKB + 4 ADCLK	4 ADCLK	
断線検出アシスト処理時間			t _{DIS}	ADNDIS[3:0]設定値（初期値 = 0x00） × ADCLK ^(注3)			
自己診断変換 処理時間 ^(注1)	サンプリング時間 ^(注4)		t _{DIAG}	t _{SPL}	ADSSTRn（n = 0～10, L, T, O）設定値（初期値 = 0x0D） × ADCLK + 0.5 ADCLK		
	逐次変換時間	12 ビット変換精度		t _{SAM}	高速 A/D 変換モード（ADCSR.ADHSC = 0）かつ通常変換モード（ADACSR.ADSAC = 0）時、31.5 ADCLK 低消費電力 A/D 変換モード（ADCSR.ADHSC = 1）かつ通常変換モード（ADACSR.ADSAC = 0）時、40.5 ADCLK 高速 A/D 変換モード（ADCSR.ADHSC = 0）かつ高速変換モード（ADACSR.ADSAC = 1）時、21.5 ADCLK 低消費電力 A/D 変換モード（ADCSR.ADHSC = 1）かつ高速変換モード（ADACSR.ADSAC = 1）時、27.5 ADCLK		
	自己診断変換終了からアナログチャネルサンプリング開始までの待機時間			t _{DED}	2 ADCLK		
	連続スキャンモードでの最後のチャネル変換終了から自己診断サンプリング開始までの待機時間			t _{DSD}	2 ADCLK		
A/D 変換処理 時間 ^(注1)	サンプリング時間 ^(注4)		t _{CONV}	t _{SPL}	ADSSTRn（n = 0～10, L, T, O）設定値（初期値 = 0x0D） × ADCLK + 0.5 ADCLK		
	逐次変換時間	12 ビット変換精度		t _{SAM}	高速 A/D 変換モード（ADCSR.ADHSC = 0）かつ通常変換モード（ADACSR.ADSAC = 0）時、31.5 ADCLK 低消費電力 A/D 変換モード（ADCSR.ADHSC = 1）かつ通常変換モード（ADACSR.ADSAC = 0）時、40.5 ADCLK 高速 A/D 変換モード（ADCSR.ADHSC = 0）かつ高速変換モード（ADACSR.ADSAC = 1）時、21.5 ADCLK 低消費電力 A/D 変換モード（ADCSR.ADHSC = 1）かつ高速変換モード（ADACSR.ADSAC = 1）時、27.5 ADCLK		
スキャン終了処理時間 ^(注1)			t _{ED}	1 PCLKB + 3 ADCLK 2 PCLKB + 3 ADCLK ^(注6)			

注 1. t_D 、 t_{DIAG} 、 t_{CONV} 、および t_{ED} の各タイミングについては、図 34.25 および図 34.26 を参照してください。

注 2. ソフトウェア書き込み、またはトリガ入力から A/D 変換開始までに必要な最長時間です。

注 3. 温度センサ出力または内部基準電圧を A/D 変換する場合、値は 0x0F (15 ADCLK) 固定です。

注 4. サンプリング時間の設定は電気的特性を満たす必要があります。詳細は、「41.5. ADC12 特性」を参照してください。

注 5. タイマ出力からトリガ入力までの経路で使われる時間は含みません。

注 6. ADCLK が PCLKB より速い (PCLKB:ADCLK の周波数比 = 1:2 または 1:4) 場合。




図 34.25 スキャン変換のタイミング (ソフトウェア起動または同期トリガ入力 (ELC) 起動の場合)




図 34.26 スキャン変換のタイミング (非同期トリガ入力 (ADTRG0) 起動の場合)

34.3.7 A/D データレジスタの自動クリア機能の使用例

ADCER.ACE ビットを 1 にすることにより、CPU または DTC によって A/D データレジスタを読み出す際、自動的に A/D データレジスタ (ADDRy, ADDR, ADDBLDR, ADDBLDRA, ADDBLDRB, ADTSR, ADOCDR) を 0x0000 にクリアできます。

この機能を使うことにより、A/D データレジスタ (ADDRy, ADDR, ADDBLDR, ADDBLDRA, ADDBLDRB, ADTSR, ADOCDR) の未更新故障を検出することができます。以下に ADDRy レジスタの自動クリア機能が無効/有効時の例を示します。

- ADCER.ACE ビットが 0 (自動クリア禁止) の場合に、A/D 変換結果 (0x0222) が何らかの原因で ADDRy レジスタに書き込みされなかったとき、ADDRy レジスタの値は古いデータ (0x0111) を保持します。さらに A/D スキャン終了割り込みを利用して、この ADDRy レジスタの値を汎用レジスタに読み出した場合、古いデータ (0x0111) を汎用レジスタに保持できます。ただし、未更新のチェックを行う場合、古いデータを SRAM、汎用レジスタに逐一保持しながらチェックを行う必要があります。
- ADCER.ACE ビットが 1 (自動クリア許可) の場合には、ADDRy = 0x0111 を CPU または DTC により読み出す際、ADDRy は自動的に 0x0000 に設定されます。その後、A/D 変換結果 (0x0222) が ADDRy レジスタに何らかの原因で転送できなかったとき、クリアされたデータ (0x0000) が ADDRy レジスタ値として残ります。

ここで A/D スキャン終了割り込みを利用して、この ADDRy レジスタの値を汎用レジスタに読み出した場合は、0x0000 が汎用レジスタに保持されます。読み出されたデータ値が 0x0000 であることをチェックして、ADDRy レジスタの未更新故障があったことを判断できます。

34.3.8 A/D 変換値加算／平均モード

A/D 変換値加算／平均モードは、チャンネル選択アナログ入力 A/D 変換、温度センサ出力 A/D 変換、または内部基準電圧 A/D 変換を選択時に使用できます。

A/D 変換値加算モードは、同じチャンネルを 1、2、3、4、または 16 回連続で A/D 変換し、その変換値の合計をデータレジスタに保持します。A/D 変換値平均モードは、同じチャンネルを 2 回または 4 回連続で A/D 変換し、その変換値の平均をデータレジスタに保持します。この結果の平均値を使用することで、発生しているノイズ成分のタイプによっては A/D 変換精度を向上させることができます。ただし、A/D 変換精度が必ず向上することを保証する機能ではありません。

A/D 変換値加算／平均機能は、チャンネル選択アナログ入力 A/D 変換、温度センサ出力 A/D 変換、または内部基準電圧 A/D 変換選択時に使用できます。A/D 変換値加算／平均機能は、ダブルトリガ機能選択チャンネルにも使用できます。

加算機能は自己診断にはありません。

34.3.9 断線検出アシスト機能

ADC12 は A/D 変換開始前に、サンプリング容量の電荷を所定の状態 VREFH0 または VREFL0 に固定する機能を内蔵しています。この機能により、アナログ入力に接続した配線の断線検出が可能になります。

図 34.27 に断線検出アシスト機能を使用した場合の A/D 変換動作図を示します。図 34.28 にプリチャージを選択した場合の断線検出例を示します。図 34.29 にディスチャージを選択した場合の断線検出例を示します。




図 34.27 断線検出アシスト機能を使用した場合の A/D 変換動作図




図 34.28 プリチャージを選択した場合の断線検出例




図 34.29 ディスチャージを選択した場合の断線検出例

34.3.10 非同期トリガによる A/D 変換の開始

非同期トリガの入力により A/D 変換を開始することができます。非同期トリガにより A/D 変換を開始する場合、PmnPFS レジスタで端子機能を設定し、A/D 変換開始トリガ選択ビット (ADSTRGR.TRSA[5:0]) を 0x00 に設定し、それから非同期トリガ (ADTRG0 端子) に High を入力してください。最後に、ADCSR.TRGE ビットと ADCSR.EXTRG ビットの両方に 1 を設定してください。図 34.30 に非同期トリガ入力のタイミングを示します。

非同期トリガは、グループスキャンモードで使用されるグループ B の A/D 変換開始トリガとして選択できません。端子機能の設定については、「17. I/O ポート」を参照してください。




図 34.30 非同期トリガ入力タイミング

34.3.11 周辺モジュールからの同期トリガによる A/D 変換の開始

同期トリガ (ELC) により、A/D 変換を開始できます。そのためには、ADCSR.TRGE ビットを 1 に、ADCSR.EXTRG ビットを 0 にして、ADSTRGR.TRSA[5:0] ビットおよび ADSTRGR.TRSB[5:0] ビットで該当の要因を選択してください。

34.4 割り込み要因と DTC 転送要求

34.4.1 割り込み要求

ADC12 は、スキャン終了割り込み要求 ADC120_ADI と ADC120_GBADI を CPU に送ることができます。また、ADC12 は CPU へのコンペア条件成立割り込み要求である ADC120_CMPAI/ADC120_CMPBI 割り込みを発生します。

ADC120_ADI 割り込みは常に発生します。ADC120_GBADI 割り込みは、ADCSR.GBADIE ビットを 1 にすることで発生させることができます。同様に、ADC120_CMPAI 割り込みおよび ADC120_CMPBI 割り込みは ADCMPPCR.CMPAIE ビットおよび ADCMPPCR.CMPBIE ビットを 1 にすることで発生させることができます。

また、ADC120_ADI 割り込みまたは ADC120_GBADI 割り込み発生時に DTC を起動できます。ADC120_ADI 割り込みまたは ADC120_GBADI 割り込みを使って DTC を起動し、変換されたデータの読み出しを行うことにより、連続変換をソフトウェアの負担なく実現できます。

表 34.24 に ADC12 で利用可能な割り込み要因と ELC イベントを示します。

表 34.24 ADC12 の割り込み要因と ELC イベント

動作			割り込み要求または ELC イベント	割り込み要求	DTC の起動	ELC イベント要求	機能
スキャンモード	ダブルトリガモード	コンペア機能ウィンドウ A/B					
シングルスキャンモード	非選択	非選択	ADC120_ADI	✓	✓	✓	シングルスキャンの最後に ADC120_ADI 発生
		選択	ADC120_ADI	✓	✓	✓	シングルスキャンの最後に ADC120_ADI 発生
			ADC120_CMPAI	✓	—	—	ウィンドウ A の比較条件一致で ADC120_CMPAI 発生
			ADC120_CMPBI	✓	—	—	ウィンドウ B の比較条件一致で ADC120_CMPBI 発生
			ADC120_WCMPPM	—	✓	✓	ウィンドウ A/B コンペア機能の条件一致で ADC120_WCMPPM 発生
			ADC120_WCMPUM	—	✓	✓	ウィンドウ A/B コンペア機能の条件不一致で ADC120_WCMPUM 発生
	選択	非選択	ADC120_ADI	✓	✓	✓	偶数回のスキャンの最後に ADC120_ADI 発生
連続スキャンモード	非選択	非選択	ADC120_ADI	✓	✓	✓	選択したすべてのチャンネルのスキャン終了時に ADC120_ADI 発生
		選択	ADC120_CMPAI	✓	—	—	ウィンドウ A の比較条件一致で ADC120_CMPAI 発生
			ADC120_CMPBI	✓	—	—	ウィンドウ B の比較条件一致で ADC120_CMPBI 発生
グループスキャンモード	非選択	非選択	ADC120_ADI	✓	✓	✓	グループ A のスキャンの最後に ADC120_ADI 発生
			ADC120_GBADI	✓	✓	—	グループ B のスキャンの最後にグループ B 用の ADC120_GBADI 発生
		選択	ADC120_ADI	✓	✓	✓	グループ A のスキャンの最後に ADC120_ADI 発生
			ADC120_GBADI	✓	✓	—	グループ B のスキャンの最後にグループ B 用の ADC120_GBADI 発生
			ADC120_CMPAI	✓	—	—	ウィンドウ A の比較条件一致で ADC120_CMPAI 発生
			ADC120_CMPBI	✓	—	—	ウィンドウ B の比較条件一致で ADC120_CMPBI 発生
	選択	非選択	ADC120_ADI	✓	✓	✓	偶数回のグループ A のスキャンの最後に ADC120_ADI 発生
			ADC120_GBADI	✓	✓	—	グループ B のスキャンの最後にグループ B 用の ADC120_GBADI 発生

注: ✓ 使用可能
 — 使用不可

DTC の設定の詳細は、「15. データトランスファコントローラ (DTC)」を参照してください。

34.5 イベントリンク機能

34.5.1 ELC へのイベント出力動作

ELC は、ADC120_ADI 割り込み要求信号をイベント信号 ADC120_ADI として使用し、事前設定モジュールに対してリンク動作が可能です。ADC120_GBADI 割り込みと ADC120_CMPAI/ADC120_CMPBI 割り込みは、イベント信号として使用できません。詳細は表 34.24 を参照してください。

イベント信号は該当する割り込み要求許可ビットの設定に関係なく出力することができます。スキャン終了イベント (ADC120_ADI) は、表 34.24 に示す割り込み出力 (ADC120_ADI) と同じ出力タイミングで PCLKB 1 サイクル分の High パルスを出力します。ELC へのコンペア機能一致イベント (ADC120_WCMPPM) と不一致イベント (ADC120_WCMPUM) は、表 34.24 に示す割り込み出力 (ADC120_ADI) から 1 サイクル (PCLKB) 遅れたタイミングで PCLKB 1 サイクル分の High パルスを出力します。

ELC へのコンペア機能一致イベント (ADC120_WCMPPM) または不一致イベント (ADC120_WCMPUM) を使用する場合は、シングルスキャンモードに設定してください。

34.5.2 ELC からのイベントによる ADC12 の動作

以下のように、ADC12 は ELSRn で指定された ELC の事前設定イベントにより A/D 変換を開始できます。

- ELC.ELSR8 レジスタで ELC_AD00 信号を選択する
- ELC.ELSR9 レジスタで ELC_AD01 信号を選択する

A/D 変換中に ELC イベントが発生すると、そのイベントは無効です。

34.6 基準電圧の選択

ADC12 は、VREFH0、AVCC0、または内部基準電圧 (BGR) を高電位基準電圧として選択可能で、VREFL0 または AVSS0 を低電位基準電圧として選択可能です。A/D 変換開始前に各基準電圧を設定してください。設定の詳細は、「34.2.37. ADHVREFCNT : A/D 高電位／低電位基準電圧コントロールレジスタ」を参照してください。

34.7 高電位基準電圧に内部基準電圧を選択する A/D 変換手順

ここでは、高電位基準電圧に内部基準電圧を選択したときの A/D 変換手順について説明します。この場合、アナログ入力チャネルに対して A/D 変換が可能です。内部基準電圧や温度センサ出力の A/D 変換は禁止されています。

1. ADHVREFCNT.HVSEL[1:0] を 11b に設定し、ADC12 の高電位基準電圧経路をディスチャージしてください。
2. ソフトウェア内で 1 μ s のディスチャージ時間待機してください。
3. ADHVREFCNT.HVSEL[1:0] を 10b に設定し、内部基準電圧を高電位基準電圧に選択してください。(注1)
4. ソフトウェア内で内部基準電圧が安定するまで待機してから (5 μ s)、A/D 変換を実行してください。

注 1. ADC12 には VREFH0 (ADHVREFCNT.HVSEL[1:0] = 01b) または AVCC0 (ADHVREFCNT.HVSEL[1:0] = 00b) の選択からのディスチャージ (ADHVREFCNT.HVSEL[1:0] = 11b) のない内部基準電圧 (ADHVREFCNT.HVSEL[1:0] = 10b) の選択を無効にする保護機能があります。ディスチャージなしに内部基準電圧が選択されると、ディスチャージが強制設定されます。再度、1 μ s 後に内部基準電圧を選択してください。

図 34.31 に内部基準電圧を高電位基準電圧に選択するための手順の波形図を示します。




図 34.31 高電位基準電圧に内部基準電圧を選択する手順

34.8 使用上の注意

34.8.1 レジスタ設定時の制限

各レジスタの設定は、ADCSR.ADST ビットが 0 のときに設定してください。

34.8.2 データレジスタの読み出しに関する制約

以下のレジスタの読み出しは、ハーフワード単位で行ってください。

- A/D データレジスタ
- A/D データ 2 重化レジスタ
- A/D データ 2 重化レジスタ A
- A/D データ 2 重化レジスタ B
- A/D 温度センサデータレジスタ
- A/D 内部基準電圧レジスタ
- A/D 自己診断データレジスタ

バイト単位で上位バイト／下位バイトの 2 回に分けてレジスタを読み出すことにより、1 回目に読み出した A/D 変換値と 2 回目に読み出した A/D 変換値が一致しないことがあります。これを避けるため、バイト単位のデータレジスタの読み出しは行わないでください。

34.8.3 A/D 変換停止に関する制約

(1) A/D 変換停止手順

A/D 変換開始条件に非同期トリガまたは同期トリガを選択している場合、A/D 変換を停止させるためには、[図 34.32](#) のフローチャートの手順に従ってください。




図 34.32 ソフトウェアによる ADCSR.ADST ビットのクリア手順

ソフトウェアクリア実行後に下記を設定する場合は、2ADCLK 以上のウェイトを入れてください。

- スキャン終了割り込み許可
- イベントリンクコントローラのスキャン終了イベント有効設定
- ソフトウェアでの A/D 変換開始
- トリガ入力有効設定

(2) モード／ステータスビットの注意事項

自己診断の電圧ステータスやダブルトリガモードの奇数／偶数判定、コンペア機能のモニタフラグは、必要に応じて個別に初期化または再設定をしてください。

- 自己診断の電圧ステータスの再設定は、ADCER.DIAGLD ビットを 1 とし ADCER.DIAGVAL[1:0] ビットで選択します。
- ダブルトリガモードは、ADCSR.DBLE ビットを 0 から 1 に設定するとスキャン 1 回目の動作から開始します。
- コンペア機能のモニタフラグ (MONCMPA、MONCMPB、MONCOMB) の初期化は、ADCMPCR.CMPAE ビットと ADCMPCR.CMPBE ビットを 0 に設定します。

34.8.4 A/D 変換強制停止と再開時の動作タイミング

ADC12 のアナログ部が停止した状態から ADCSR.ADST ビットを 1 にして動作を再開するのに、ADCLK で最大 6 サイクルを必要とします。ADC12 のアナログ部が動作している状態から ADCSR.ADST ビットを 0 に設定して停止するのに、ADCLK で最大 3 サイクルを必要とします。

34.8.5 スキャン終了割り込み処理の制約

トリガ起動による同一アナログ入力のスキャンを 2 回行う場合、1 回目の A/D 変換データが 2 回目の A/D 変換データで上書きされます。この現象は、1 回目のスキャン終了割り込み発生から、2 回目のスキャンによる最初のアナログ入力の A/D 変換が終了するまでに、CPU が A/D 変換データを読み出し終えていない場合に発生します。

34.8.6 モジュールストップ機能の設定

モジュールストップコントロールレジスタは ADC12 の動作を許可または禁止できます。ADC12 は、リセット後の初期状態では動作が停止しています。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。モジュールストップ状態を解除した後は、1 μ s 以上待ってから A/D 変換を開始してください。詳細は「[10. 低消費電力モード](#)」を参照してください。

34.8.7 低消費電力状態への遷移に関する注意事項

モジュールストップ状態やソフトウェアスタンバイモードへ遷移する場合は、事前に A/D 変換を停止させてください。A/D 変換を停止させる際、ADCSR.ADST ビットを 0 に設定後、ADC12 のアナログ部が停止するまで一定の期間を確保する必要があります。ソフトウェアで ADCSR.ADST ビットをクリアするには、[図 34.32](#) に示す手順に従ってください。その後、ADCLK の 3 サイクル分待機した後、モジュールストップ状態やソフトウェアスタンバイモードへ遷移してください。

34.8.8 断線検出アシスト機能使用時の絶対精度誤差

断線検出アシスト機能を使用する場合、ADC12 の絶対精度誤差が生じます。この誤差は、アナログ入力端子にプルアップ／プルダウン抵抗 (R_p) と信号源抵抗 (R_s) の抵抗分圧分の誤差電圧が入力されるために生じます。絶対精度の誤差は下式で表されます。

$$\text{最大絶対精度誤差 (LSB)} = (2^{\text{分解能}} - 1) \times R_s / (R_s + R_p)$$

断線検出アシスト機能は、十分な評価の上、使用してください。

34.8.9 ADHSC ビット書き換え手順

ADC12 をスタンバイ状態にしてから、A/D 変換選択ビット (ADCSR.ADHSC) を 0 から 1、または 1 から 0 に変更する必要があります。ADCSR.ADHSC ビットは下記の手順で変更してください。スリープビット (ADHVREFCNT.ADSLPL) を 0 にした後 1 μ s 以上待機し、それから A/D 変換を開始してください。

1. スリープビット (ADHVREFCNT.ADSLPL) を 1 にします。
2. 0.2 μ s 以上待ってから A/D 変換選択ビット (ADCSR.ADHSC) を変更してください。
3. 4.8 μ s 以上待ってからスリープビット (ADHVREFCNT.ADSLPL) を 0 にしてください。

注. A/D 変換選択ビット (ADCSR.ADHSC) を変更する場合以外でスリープビット (ADHVREFCNT.ADSLPL) を 1 にしないでください。

注. A/D 変換選択ビット (ADCSR.ADHSC) が 1 の場合はスリープビットをリセットしないでください。本ビットを 0 にした後、または動作モードがモジュールストップモードに移した後は、ADCSR.ADHSC ビットの書き換え手順に従いスリープビットをリセットしてください。

34.8.10 動作モードおよびステータスビットの制約

自己診断の電圧値、ダブルトリガモードでの 1 回目または 2 回目のスキャンの値、データバッファポインタ、コンペア機能のステータスモニタについては、それぞれ必要に応じて初期化または再設定を行ってください。

- 自己診断の電圧値 (ADCER.DIAGVAL[1:0]) は、ADCER.DIAGLD を 1 に設定してから選択してください。
- ダブルトリガモードは、ADCSR.DBLE を 0 から 1 にした後、1 回目のスキャンとして動作します。
- コンペア機能のステータスモニタビット (MONCMPA、MONCMPB、MONCOMB) は、ADCMPCR.CMPAE および ADCMPCR.CMPBE を 0 にした後、初期化されます。

34.8.11 ボード設計に関する注意事項

デジタル回路とアナログ回路の間ができるだけ離れるように、ボードを設計してください。また、デジタル信号線とアナログ信号線は、交差させたり互いに近づけたりしないでください。これらの規則に従わないと、アナログ信号にノイズが発生し、A/D 変換精度に影響を及ぼします。アナログ入力端子、基準電源端子 (VREFH0)、基準グランド端子 (VREFL0)、およびアナログ電源端子 (AVCC0) はアナロググランド (AVSS0) を使用してデジタル回路と分離してください。アナロググランド端子 (AVSS0) は、ボード上の安定したデジタルグランド (VSS) に接続してください (単一グランドプレーン接続)。

34.8.12 ノイズ防止の制限事項

アナログ入力端子が過度のサージのような異常電圧により破壊されるのを防ぐために、AVCC0 と AVSS0 間、および VREFH0 と VREFL0 間にキャパシタを挿入してください。さらに、[図 34.33](#) に示されるように、アナログ入力端子を保護するために、保護回路を接続してください。




図 34.33 アナログ入力用保護回路例

34.8.13 ADC12 入力使用時のポート設定

高精度チャネルを使用する場合は、PORT0 を汎用入出力端子として使用しないでください。通常精度チャネルを使用している場合は、AD アナログ入力とデジタル出力に同じポートは使用しないことを推奨します。AD アナログ入力としても使用しているデジタル出力を出力信号用に使用する場合は、A/D 変換を複数回実行し、最大値と最小値を除いた平均をとってください。

34.8.14 ソフトウェアスタンバイモード解除時の注意

ソフトウェアスタンバイモードを解除した後は、使用する発振器の安定時間経過後、さらに 1 μ s 以上待ってから A/D 変換を開始してください。詳細は「[10. 低消費電力モード](#)」を参照してください。

35. 温度センサ回路 (TSN)

35.1 概要

デバイス動作の信頼性確保のため、内蔵されている温度センサ (TSN) でチップの温度を測定し、監視します。センサはチップの温度と正比例する電圧を出力します。チップ温度と出力電圧はほとんどリニアの関係にあります。出力された電圧は ADC12 で変換されてから、末端の応用機器で使用できます。

表 35.1 に TSN の仕様を、図 35.1 に TSN のブロック図を示します。

表 35.1 TSN の仕様

項目	内容
温度センサ電圧出力	12 ビット A/D コンバータに電圧を出力




図 35.1 TSN のブロック図

35.2 レジスタの説明

35.2.1 TSCDR : 温度センサ校正データレジスタ

Base address: FLCN = 0x407E_C000																
Offset Address: 0x0228																
Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	TSCDR[15:0]															
Value after reset:	チップごとの固有値															

ビット	シンボル	機能	R/W
15:0	TSCDR[15:0]	温度センサ補正データ チップごとの固有値	R

TSCDR レジスタは、工場出荷時に個々のチップごとに測定された温度センサ校正データが格納されています。温度センサ校正データは、Tj = 140℃、AVCC0 = 3.3 V の条件における温度センサの出力電圧を、12 ビット A/D コンバータでデジタル変換した値です。温度センサ校正データは、TSCDR レジスタの下位 12 ビットに格納されています。

35.3 温度センサ回路の使用方法

温度センサが出力する電圧は、温度により変化します。この電圧は 12 ビット A/D コンバータでデジタル値に変換されます。チップの温度は、この値を温度に変換することで求められます。

35.3.1 使用前の準備

MCU の周囲温度 (T) は温度センサの電圧出力 (Vs) と比例関係にあるため、以下の式で MCU の周囲温度を求められます。

$$T = (V_s - V_1) / \text{slope} + T_1$$

- T: 計算結果である MCU の周囲温度 (°C)
- Vs: 温度測定時の温度センサの出力電圧 (V)
- T1: 1 点目の試行測定時の温度 (°C)
- V1: T1 測定時の温度センサの出力電圧 (V)
- T2: 2 点目の試行測定時の温度 (°C)
- V2: T2 測定時の温度センサの出力電圧 (V)
- Slope: 温度センサの温度傾斜 (V/°C) $\text{Slope} = (V_2 - V_1) / (T_2 - T_1)$

温度センサには個体間ばらつきがあるため、以下のような異なる温度 2 点の試行測定を実施して温度傾斜を求めておくことを推奨します。

1. 12 ビット A/D コンバータを使用して、温度 T1 で温度センサにより出力される電圧 V1 を測定してください。
2. 再度、12 ビット A/D コンバータを使用して、異なる温度 T2 で温度センサにより出力される電圧 V2 を測定してください。
3. 両者の測定結果から、温度傾斜 ($\text{Slope} = (V_2 - V_1) / (T_2 - T_1)$) を求めます。
4. この slope の値を温度特性の式 ($T = (V_s - V_1) / \text{Slope} + T_1$) に代入し、温度を求めます。

また、「[41. 電气的特性](#)」に記載の温度傾斜を slope として用いる場合は、1 回の試行測定で V1 と T1 を決定します。

$$T = (V_s - V_1) / \text{slope} + T_1$$

注. ただし、この方法では、2 点を測定する方法よりも測定温度精度が劣ります。

本 MCU は、TSCDR レジスタに、 $T_a = T_j = 140^\circ\text{C}$ かつ $AVCC0 = 3.3\text{ V}$ の条件における温度センサの温度測定値 (CAL125) を格納しています。この値を 1 点目の試行測定結果として使用することで、使用前の準備を省略することができます。

CAL125 = TSCDR レジスタ値

CAL125 から V1 を求めると、


$$V_1 = 3.3 \times \text{CAL125} / 4096 [\text{V}] \quad (12 \text{ ビット精度の場合})$$

となり、これを用いると、測定温度は下記の式にて算出できます。

$$T = (V_s - V_1) / \text{slope} + 140 [^\circ\text{C}]$$

- T: 計算結果である MCU の周囲温度 (°C)
- Vs: 温度測定時の温度センサの出力電圧 (V)
- V1: $T_a = T_j = 140^\circ\text{C}$ かつ $AVCC0 = 3.3\text{ V}$ であるときの温度センサの出力電圧 (V)
- Slope: 温度センサの温度傾斜^(注1) / 1000 (V/°C)

注 1. 「[41. 電气的特性](#)」を参照してください。

 [図 35.2](#) に測定温度誤差を示します。ばらつきの範囲は 3σ です。

12 ビット A/D コンバータの特性に関しては、標準値が使用されます。「[41.5. ADC12 特性](#)」を参照してください。




図 35.2 測定温度誤差（設計値）

35.3.2 温度センサ回路の使用手順

詳細は、「[34.12 ビット A/D コンバータ \(ADC12\)](#)」を参照してください。

36. データ演算回路 (DOC)

36.1 概要

データ演算回路 (DOC) は、16 ビットのデータを比較、加算、および減算する機能です。選択した条件が適用される場合、16 ビットのデータが比較され、割り込みを生成可能です。表 36.1 に DOC の仕様を、図 36.1 にブロック図を示します。

表 36.1 DOC の仕様

項目	内容
データ演算機能	16 ビットデータの比較、加算、および減算
モジュールストップ機能	モジュールストップ状態に設定して消費電力を削減
割り込みとイベントリンク機能 (DOC_DOPCI)	割り込み要求の発生条件 - データ比較の結果が一致または不一致のとき - データ加算の結果が 0xFFFF より大きくなったとき - データ減算の結果が 0x0000 より小さくなったとき




図 36.1 DOC のブロック図

36.2 レジスタの説明

36.2.1 DOCR : DOC コントロールレジスタ

Base address:	DOC = 0x4005_4100							
Offset address:	0x00							
Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	DOPC FCL	DOPC F	—	—	DCSE L	OMS[1:0]	
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
1:0	OMS[1:0]	動作モード選択 0 0: データ比較モード 0 1: データ加算モード 1 0: データ減算モード 1 1: 設定禁止	R/W
2	DCSEL ^(注1)	検出条件選択 0: データの不一致検出時に DOPCF フラグを 1 にする 1: データの一致検出時に DOPCF フラグを 1 にする	R/W
4:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
5	DOPCF	DOC フラグ 演算結果を示します。	R
6	DOPCFCL	DOPCF クリア 0: DOPCF フラグ状態を保存 1: DOPCF フラグをクリア	R/W
7	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. データ比較モード選択時のみ有効

OMS[1:0]ビット (動作モード選択)

OMS[1:0]ビットは DOC の動作モードを選択します。

DCSEL ビット (検出条件選択)

DCSEL ビットはデータ比較モード時の検出条件を選択します。データ比較モード選択時のみ有効です。

DOPCF フラグ (DOC フラグ)

DOPCF フラグは、演算結果を示します。

[1 になる条件]

- データ比較の結果が DCSEL ビットで選択した条件になったとき
- データ加算の結果が 0xFFFF より大きくなったとき
- データ減算の結果が 0x0000 より小さくなったとき

[0 になる条件]

- DOPCFCL ビットに 1 を書き込んだとき

DOPCFCL ビット (DOPCF クリア)

DOPCFCL ビットを 1 にすると DOPCF フラグをクリアします。読むと 0 が読めます。

36.2.2 DODIR : DOC データ入力レジスタ

Base address: DOC = 0x4005_4100

Offset address: 0x02

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
15:0	n/a	DODIR レジスタは、演算対象の 16 ビットのデータを格納する 16 ビットの読み書き可能なレジスタです。	R/W

36.2.3 DODSR : DOC データ設定レジスタ

Base address: DOC = 0x4005_4100

Offset address: 0x04

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:																
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	n/a	DODSR レジスタは、データ比較モードで基準として使用される 16 ビットのデータを格納する 16 ビットの読み書き可能なレジスタです。また、データ加算モードおよび減算モードでは、演算結果を格納します。	R/W

36.3 動作説明

36.3.1 データ比較モード

図 36.2 にデータ比較モードの動作例を示します。この例では、DCSEL ビットは 0（データ比較の結果、不一致を検出）です。設定方法は以下のとおりです。

1. DOCR.OMS[1:0]ビットに 00b を書き込むと、データ比較モードになります。
2. DODSR レジスタに基準となる 16 ビットのデータを書き込みます。
3. DODIR レジスタに比較する 16 ビットのデータを書き込みます。
4. 比較するすべてのデータの書き込みが完了するまで、続けて 16 ビットのデータを DODIR レジスタに書き込みます。
5. DOCR.DCSEL = 0 のとき、DODIR レジスタに書き込まれたデータが DODSR レジスタ内のデータと一致しなかったとき、DOCR.DOPCF フラグが 1 になります。




図 36.2 データ比較モードの動作例

36.3.2 データ加算モード

図 36.3 にデータ加算モードの動作例を示します。設定方法は以下のとおりです。

1. DOCR.OMS[1:0]ビットに 01b を書き込むと、データ加算モードになります。
2. DODSR レジスタの初期値として 16 ビットのデータを書き込みます。
3. DODIR レジスタに加算する 16 ビットのデータを書き込みます。演算結果は DODSR レジスタに格納されます。

4. 加算するデータの書き込みが完了するまで、続けて 16 ビットのデータを DODIR レジスタに書き込みます。
5. 加算結果が 0xFFFF よりも大きくなったとき DOCR.DOPCF フラグが 1 になります。




図 36.3 データ加算モードの動作例

36.3.3 データ減算モード

図 36.4 にデータ減算モードの動作例を示します。設定方法は以下のとおりです。

1. DOCR.OMS[1:0]ビットに 10b を書き込むと、データ減算モードになります。
2. DODSR レジスタの初期値として 16 ビットのデータを書き込みます。
3. DODIR レジスタに減算する 16 ビットのデータを書き込みます。演算結果は DODSR レジスタに格納されます。
4. 減算するすべてのデータの書き込みが完了するまで、続けて 16 ビットのデータを DODIR レジスタに書き込みます。
5. 減算結果が 0x0000 よりも小さくなったとき DOCR.DOPCF フラグが 1 になります。




図 36.4 データ減算モードの動作例

36.4 割り込み要因

DOC が生成する割り込み要求には、DOC 割り込み (DOC_DOPCI) があります。表 36.2 に DOC 割り込み要求の内容を示します。

表 36.2 DOC 割り込み要求

割り込み要求	ステータスフラグ	割り込み要因
DOC 割り込み	DOPCF	- データ比較の結果が、DOCR.DCSEL ビットで選択した条件になったとき - データ加算の結果が 0xFFFF より大きくなったとき - データ減算の結果が 0x0000 より小さくなったとき

36.5 イベントリンクコントローラ (ELC) へのイベント信号出力

DOC は以下の条件で ELC にイベント信号を出力します。

- データ比較の結果が一致または不一致のとき
- データの加算結果が 0xFFFF より大きいとき
- データの減算結果が 0x0000 より小さいとき

この信号を使用して、あらかじめ設定していたモジュールの動作を開始させることができます。また、割り込み要求として使用することもできます。イベント信号が発生すると、DOC フラグ (DOCR.DOPCF) が 1 になります。

36.6 使用上の注意事項

36.6.1 モジュールストップ機能の設定

モジュールストップコントロールレジスタ C (MSTPCRC) により、DOC の動作禁止／許可を設定することが可能です。リセット後の値では、DOC の動作は停止します。モジュールストップ状態を解除することにより、レジスタへのアクセスが可能になります。詳細は、「10. 低消費電力モード」を参照してください。

37. SRAM

37.1 概要

本 MCU は、パリティビットチェック機能を備えた高密度内蔵 SRAM モジュールを搭載しています。パリティチェックは、全 SRAM 領域で実行されます。

表 37.1 に SRAM の仕様を示します。

表 37.1 SRAM の仕様

項目	内容
SRAM 容量	SRAM0: 16 KB
SRAM アドレス	SRAM0: 0x2000_4000~0x2000_7FFF
アクセス(注1)	読み出し／書き込みともに 0 ウェイトで動作
パリティ	8 ビットデータと 1 ビットパリティの偶数パリティ
エラーチェック機能	偶数パリティエラーチェック

注. SRAM0 と Trace RAM は共有されます。Trace RAM の仕様については、ARM® CoreSight™ MTB-M23 Technical Reference Manual (ARM DDI 0564C) を参照してください。

注 1. 詳細は、「37.3.3. アクセスサイクル」を参照してください。

37.2 レジスタの説明

37.2.1 PARIOAD : SRAM パリティエラー検出後動作レジスタ

Base address: SRAM = 0x4000_2000

Offset address: 0x00

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	OAD

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	OAD	検出後の動作 0: ノンマスカブル割り込み 1: リセット	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

PARIOAD レジスタは、パリティエラー検出時の動作を制御します。本レジスタへの書き込みは SRAM プロテクトレジスタ (SRAMPRCR) によって保護されています。このビットに書き込む前に、常に SRAMPRCR レジスタの SRAMPRCR ビットを 1 に設定してください。SRAM にアクセス中は、PARIOAD レジスタへ書き込まないでください。


OAD ビット (検出後の動作)

OAD ビットは、パリティエラーが検出された場合、リセットまたはノンマスカブル割り込みのどちらを発生させるかを指定します。OAD ビットは SRAM0 に対して共用です。

37.2.2 SRAMPRCR : SRAM プロテクトレジスタ

Base address: SRAM = 0x4000_2000

Offset address: 0x04



ビット	シンボル	機能	R/W
0	SRAMPRCR	レジスタ書き込み制御 0: 保護対象のレジスタへの書き込みを禁止 1: 保護対象のレジスタへの書き込みを許可	R/W
7:1	KW[6:0]	書き込みキーコード SRAMPRCR ビットへの書き込みを許可または禁止します。	W

SRAMPRCR ビット（レジスタ書き込み制御）

SRAMPRCR ビットは、PARIOAD レジスタのライトモードを制御します。1 にすると PARIOAD レジスタへの書き込みが許可されます。本ビットに書き込む場合は、常に KW[6:0] ビットに 0x78 を同時に書き込んでください。

KW[6:0] ビット（書き込みキーコード）

KW[6:0] ビットは、SRAMPRCR ビットへの書き込みを許可または禁止します。SRAMPRCR ビットに書き込む場合、常にそれらのビットに 0x78 を同時に書き込んでください。0x78 以外の値を KW[6:0] ビットに書き込むと、SRAMPRCR ビットは更新されません。KW[6:0] ビットは読むと常に 0x00 が読み出されます。

37.2.3 トレースコントロール（MTB 用）

マイクロトレースバッファ (MTB) には、トレース機能の動作を制御するプログラマブルレジスタ、POSITION レジスタ、MASTER レジスタ、FLOW レジスタ、BASE レジスタがあります。表 37.2 にベースアドレスのオフセット順にレジスタを示します。

表 37.2 MTB レジスタのアドレス

アドレス	レジスタ	リセット時の値
MTB_BASE + 0x000	MTB_POSITION	ビット[31:0] = UNKNOWN
MTB_BASE + 0x004	MTB_MASTER	ビット[31] = 0、ビット[30:10] = UNKNOWN、 ビット[9:8] = 0、ビット[7] = 1、ビット[6:5] = 0、 ビット[4:0] = UNKNOWN
MTB_BASE + 0x008	MTB_FLOW	ビット[31:2] = UNKNOWN、ビット[1:0] = 0
MTB_BASE + 0x00C	MTB_BASE	ビット[31:0] = 0x2000_4000

注. MTB_BASE: 0x4001_9000

これらのレジスタの詳細については、ARM® CoreSight™ MTB-M23 Technical Reference Manual (ARM DDI 0564C) を参照してください。

注. 予約アドレスまたは未使用アドレスの場所にはアクセスしないでください。

トレース用の MTB は 0x2000_4000～0x2000_7FFF の範囲に制限されています。

37.2.4 CoreSight™（MTB 用）

レジスタおよびアクセスタイプの詳細については、ARM® CoreSight™ Architecture Specification を参照してください。表 37.3 にベースアドレスのオフセット順にレジスタを示します。

表 37.3 CoreSight のアドレス

アドレス	レジスタ
MTB_BASE + 0xFF0~0xFFC	コンポーネント ID
MTB_BASE + 0xFE0~0xFDC	ペリフェラル ID
MTB_BASE + 0xFCC	デバイス種別 ID
MTB_BASE + 0xFC8	デバイスコンフィグレーション
MTB_BASE + 0xFBC	デバイスアーキテクチャ
MTB_BASE + 0xFB8	認証ステータス
MTB_BASE + 0xFB4	ロックステータス
MTB_BASE + 0xFB0	ロックアクセス

注. MTB_BASE: 0x4001_9000

これらのレジスタの詳細については、ARM® CoreSight™ MTB-M23 Technical Reference Manual (ARM DDI 0564C) を参照してください。

注. 予約アドレスまたは未使用アドレスの場所にはアクセスしないでください。

37.3 動作説明

37.3.1 パリティ計算機能

IEC60730 規格に準拠するには、SRAM データのチェックが必要です。データ書き込み時に 32 ビットデータ幅の SRAM に格納されている 8 ビットデータごとにパリティビットが付与され、データ読み出し時にパリティチェックが行われます。パリティエラーが発生すると、パリティエラー通知が生成されます。この機能は、リセットを実行するためにも使用できます。

パリティエラー通知には、PARIOAD.OAD ビットで、ノンマスカブル割り込みまたはリセットのいずれかを指定できます。OAD ビットが 1 のとき、パリティエラーはリセット機能に出力されます。OAD ビットが 0 のとき、パリティエラーはノンマスカブル割り込みとして ICU に出力されます。

パリティエラーはノイズが原因で発生する場合があります。パリティエラーの原因がノイズか破損かを確認するには、[図 37.1](#) および [図 37.2](#) に示されたパリティチェックフローに従ってください。

ライトアクセスの後にリードアクセスを続けて実行すると、リードアクセスが優先的に実行されます。したがって、初期化中は、ライトアクセスの後に続けてリードアクセスを行わないでください。




図 37.1 SRAM パリティリセット許可の場合の SRAM パリティチェックのフロー




図 37.2 SRAM パリティ割り込み許可の場合の SRAM パリティチェックのフロー

37.3.2 SRAM エラー要因

SRAM エラーはパリティエラーです。パリティエラーは、PARIOAD.OAD ビットの選択に基づき、ノンマスカブル割り込みまたはリセットのいずれかを発生させることができます。SRAM パリティエラーでは、DTC の起動はサポートされていません。

表 37.4 SRAM エラー要因

SRAM エラー要因	DTC の起動
パリティエラー (SRAM0 領域)	不可能

37.3.3 アクセスサイクル

表 37.5 SRAM0 (パリティ領域 0x2000_4000~0x2000_7FFF)

読み出し (サイクル)		書き込み (サイクル)	
ワードアクセス	ハーフワード/バイトアクセス	ワードアクセス	ハーフワード/バイトアクセス
2		2	

37.3.4 低消費電力機能

SRAM0 のヘッド領域の 8 KB のパリティ領域 (0x2000_4000~0x2000_5FFF) を除き、SRAM0 の供給電圧はオフにできるため、ソフトウェアスタンバイモードでの消費電力はさらに低減できます。ソフトウェアスタンバイモードの詳細は、「[10. 低消費電力モード](#)」を参照してください。

37.4 使用上の注意事項

37.4.1 SRAM 領域からの命令フェッチ

SRAM0 を使用してプログラムを実行する場合、SRAM 領域を初期化して CPU が正確にデータをプリフェッチできるようにしてください。初期化されていない SRAM 領域から CPU がデータをプリフェッチすると、パリティエラーが発生する場合があります。4 バイト境界のプログラムの終了アドレスから追加の 2 バイト領域を初期化してください。弊社は、データの初期化には NOP 命令の使用を推奨します。

37.4.2 SRAM ストアバッファ

SRAM と CPU 間的高速アクセスのために、ストアバッファを使用します。SRAM へのストア命令の後、ロード命令が同じアドレスから実行されるとき、ロード命令は、SRAM のデータを読み出す代わりにバッファからデータを読み出すことがあります。SRAM のデータを正しく読み出すためには、以下の手順のいずれかを使います。

- SRAM (address = A) へ書き込みを行った後、NOP 命令を使い、それから SRAM (address = A) から読み出しを行います。
- SRAM (address = A) へ書き込みを行った後、SRAM (address = A) 以外の領域からデータ読み出しを行い、それから SRAM (address = A) から読み出しを行います。

38. フラッシュメモリ

38.1 概要

本 MCU は、最大 128 KB のコードフラッシュメモリと 4 KB のデータフラッシュメモリを内蔵しています。フラッシュコントロールブロック (FCB) は、プログラムコマンドを制御します。本製品では Silicon Storage Technology 社のライセンスである SuperFlash®技術を使用しています。

表 38.1 にコードフラッシュメモリとデータフラッシュメモリの仕様を、図 38.1 に関連モジュールのブロック図を示します。図 38.2 にコードフラッシュメモリの構成を、図 38.3 にデータフラッシュメモリの構成を示します。

表 38.1 コードフラッシュメモリとデータフラッシュメモリの仕様

項目	コードフラッシュメモリ	データフラッシュメモリ
メモリ容量	128 KB/64 KB/32 KB のユーザー領域 - コンフィグレーション設定領域（「6. オプション設定メモリ」を参照）	4 KB のデータ領域
リードサイクル	- ICLK 周波数 ≤ 48 MHz MEMWAIT = 1（ウェイトあり） 1 回の読み出し動作に 3 サイクル必要 - ICLK 周波数 ≤ 32 MHz MEMWAIT = 0（ウェイトなし） 1 回の読み出し動作に 2 サイクル必要	- ICLK 周波数 ≤ 48 MHz FLDWAIT1 = 1（2 ウェイトあり） 1 回の読み出し動作に 4 サイクル必要 - ICLK 周波数 ≤ 32 MHz FLDWAIT1 = 0（1 ウェイトあり） 1 回の読み出し動作に 3 サイクル必要
イレース後の値	0xFF	0xFF
プログラム/イレース方式	- レジスタに設定した FCB コマンドを使用してコードフラッシュメモリおよびデータフラッシュメモリをプログラム/イレース - 専用フラッシュメモリプログラマによるシリアルインタフェース通信を介したプログラム（シリアルプログラミング） - ユーザープログラムによるフラッシュメモリのプログラム（セルフプログラミング） (注1)	
セキュリティ機能	フラッシュメモリの不正改ざん/不正リードを防止	
プロテクション機能	フラッシュメモリの誤オーバーライトを防止	
バックグラウンド動作 (BGO)	データフラッシュメモリのプログラム中にコードフラッシュメモリの読み出しが可能	
プログラム/イレース単位	- ユーザー領域のプログラム: 32 ビット単位 - ユーザー領域のイレース: 2 KB 単位	- データ領域のプログラム: 8 ビット単位 - データ領域のイレース: 1 KB 単位
その他の機能	セルフプログラミング中の割り込み受け付け	
	本 MCU の初期設定でフラッシュメモリ拡張領域（オプションバイト）の設定可能	
オンボードプログラミング	シリアルプログラミングモード（SCI ブートモード）でのプログラム - 調歩同期式モード (SCI9) を使用 - 転送速度は自動調整 シリアルプログラミングモード（IIC ブートモード）でのプログラム - I2C プロトコルモード (I3C) を使用 - 転送速度は自動調整 オンチップデバッグモードによるプログラム - SWD インタフェースを使用 - 専用ハードウェアは必要なし ユーザープログラム中のコードフラッシュメモリ/データフラッシュメモリ書き換えルーチンによるプログラム - システムをリセットすることなくコードフラッシュメモリ/データフラッシュメモリのプログラムが可能	

注 1. HOCO を安定発振させてください。「38.12. セルフプログラミング」を参照してください。




図 38.1 フラッシュメモリ関連モジュールのブロック図

38.2 メモリ構造

図 38.2 にコードフラッシュメモリのマッピングを、表 38.2 にコードフラッシュメモリのリードアドレスとプログラム／イレース (P/E) アドレスを示します。コードフラッシュメモリのユーザー領域は 2 KB のブロックに分割されており、各ブロック単位でイレース可能です。ユーザー領域は、ユーザープログラムの格納に使用できます。




図 38.2 コードフラッシュメモリマッピング

表 38.2 コードフラッシュメモリのリードアドレスと P/E アドレス

コードフラッシュメモリのサイズ	リードアドレス	P/E アドレス	ブロック数
128 KB	0x0000_0000~0x0001_FFFF	0x0000_0000~0x0001_FFFF	0~63
64 KB	0x0000_0000~0x0000_FFFF	0x0000_0000~0x0000_FFFF	0~31
32 KB	0x0000_0000~0x0000_7FFF	0x0000_0000~0x0000_7FFF	0~15

図 38.3 にデータフラッシュメモリのマッピングを、表 38.3 にデータフラッシュメモリのリードアドレスとプログラム/イレース (P/E) アドレスを示します。データフラッシュメモリのデータ領域は 1 KB のブロックに分割されており、各ブロック単位でイレース可能です。




図 38.3 データフラッシュメモリマッピング

表 38.3 データフラッシュメモリのリードアドレスと P/E アドレス

データフラッシュメモリのサイズ	リードアドレス	P/E アドレス	ブロック数
4 KB	0x4010_0000~0x4010_0FFF	0xFE00_0000~0xFE00_0FFF	0~3

38.3 レジスタの説明

38.3.1 DFLCTL : データフラッシュコントロールレジスタ

Base address: FLCN = 0x407E_C000

Offset address: 0x0090

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	DFLEN

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	DFLEN	データフラッシュアクセス許可 ^(注1) 0: データフラッシュへのアクセス禁止 1: データフラッシュへのアクセス許可	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注 1. スタートアップ領域情報およびセキュリティプログラムコマンド、アクセスウィンドウ情報プログラムコマンド、および OCDID プログラムコマンドを発行する前に、DFLCTL.DFLEN ビットが 1 になっている必要があります。

DFLCTL レジスタは、データフラッシュへのアクセス（読み出し、プログラム、イレース）の許可／禁止を設定します。DFLCTL.DFLEN ビットを設定すると、データフラッシュの読み出し前、またはデータフラッシュ P/E モード移行前に、データフラッシュ STOP 復帰時間 (t_{DSTOP}) が必要になります。

38.3.2 PFBER : プリフェッチバッファイネーブルレジスタ

Base address: FLCN = 0x407E_C000

Offset address: 0x3FC8

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	PFBEN

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	PFBE	プリフェッチバッファイネーブルビット 0: プリフェッチバッファ無効 1: プリフェッチバッファ有効	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

38.3.3 FENTRYR: フラッシュ P/E モードエントリレジスタ

Base address: FLCN = 0x407E_C000

Offset address: 0x3FB0

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	FEKEY[7:0]							FENTRYD	—	—	—	—	—	—	—	FENTRY0
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	FENTRY0	コードフラッシュ P/E モードエントリ 0 0: コードフラッシュはリードモード 1: コードフラッシュは P/E モード	R/W
6:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	FENTRYD	データフラッシュ P/E モードエントリ 0: データフラッシュはリードモード 1: データフラッシュは P/E モード	R/W
15:8	FEKEY[7:0]	キーコード	W

コードフラッシュやデータフラッシュの書き込みをするには、FENTRY0 ビットまたは FENTRYD ビットのいずれかに 1 を設定して、P/E モードに遷移する必要があります。FENTRY0 ビットまたは FENTRYD ビットをクリアすると、コードフラッシュやデータフラッシュはリードモードになりますが、これらのビットの値を変更する際はその値を事前に確認する必要があります。「[38.13.1. シーケンサモード](#)」を参照してください。

FENTRY0 ビット (コードフラッシュ P/E モードエントリ 0)

[1 になる条件]

- FENTRYR レジスタが 0x0000 から 0xAA01 になったとき

[0 になる条件]

- バイトアクセスによってデータが書き込まれたとき
- FEKEY[7:0] ビットに 0xAA 以外の値が設定され、FENTRYR レジスタに書き込まれたとき
- FENTRYR レジスタが 0xAA00 に設定されたとき
- FENTRYR レジスタが 0x0000 以外の状態で、レジスタにデータが書き込まれたとき

FENTRYD ビット (データフラッシュ P/E モードエントリ)

[1 になる条件]

- FENTRYR レジスタが 0x0000 から 0xAA80 になったとき

[0 になる条件]

- バイトアクセスによってデータが書き込まれたとき
- FEKEY[7:0] ビットに 0xAA 以外の値が設定され、FENTRYR レジスタに書き込まれたとき
- FENTRYR レジスタが 0xAA00 に設定されたとき
- FENTRYR レジスタが 0x0000 以外の状態で、レジスタにデータが書き込まれたとき

FEKEY[7:0] ビット (キーコード)

FEKEY[7:0]ビットは、FENTRY0 ビットまたは FENTRYD ビットを不正な設定から保護します。

FEKEY[7:0]を 0xAA にすると、FENTRY0 ビットまたは FENTRYD ビットの設定が許可されます。FEKEY[7:0]ビットは、読むと 0x00 が読めます。

38.3.4 FPR : プロテクションアンロックレジスタ

Base address: FLCN = 0x407E_C000

Offset address: 0x0180

Bit position:	7	6	5	4	3	2	1	0
Bit field:	FPR[7:0]							

Value after reset: x x x x x x x x

ビット	シンボル	機能	R/W
7:0	FPR[7:0]	プロテクションの解除 本レジスタは、CPU が暴走したときに、FPMCR レジスタが誤って書き換えられないよう保護します。	R/W

FPR[7:0] ビット (プロテクションの解除)

FPMCR レジスタへの書き込みは、以下の手順を使用してレジスタにアクセスした際にのみ許可されます。

プロテクションを解除する手順：

1. FPR レジスタに 0xA5 を書きます。
2. FPMCR レジスタに設定値を書きます。
3. FPMCR レジスタに反転した設定値を書きます。
4. FPMCR レジスタにもう一度設定値を書きます。

データの書き込みに指定した手順以外が使用された場合、FPSR.PERR フラグが 1 になります。

38.3.5 FPSR : プロテクションアンロックステータスレジスタ

Base address: FLCN = 0x407E_C000

Offset address: 0x0184

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	PERR

Value after reset: 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
0	PERR	プロテクトエラーフラグ 0: エラーなし 1: エラー発生	R
7:1	—	読むと 0 が読めます。	R

PERR ビット (プロテクトエラーフラグ)

FPMCR レジスタが「プロテクションを解除する手順」で説明した方法以外でアクセスされた場合、データはレジスタに書き込まれず、このフラグが 1 になります。

[1 になる条件]

- FPMCR レジスタが「[38.3.4. FPR : プロテクションアンロックレジスタ](#)」の「プロテクションを解除する手順」に記載した方法以外でアクセスされたとき

[0 になる条件]

- FPMCR レジスタが「[38.3.4. FPR : プロテクションアンロックレジスタ](#)」の「プロテクションを解除する手順」に記載した方法でアクセスされたとき

38.3.6 FPMCR : フラッシュ P/E モードコントロールレジスタ

Base address: FLCN = 0x407E_C000

Offset address: 0x0100

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	FMS1	RPDIS	—	FMS0	—
Value after reset:	0	0	0	0	1	0	0	0

ビット	シンボル	機能	R/W
0	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
1	FMS0	フラッシュ動作モード選択 0 0: FMS1 = 0: 読み出しモード FMS1 = 1: データフラッシュ P/E モード 1: FMS1 = 0: コードフラッシュ P/E モード FMS1 = 1: 設定禁止	R/W
2	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
3	RPDIS	コードフラッシュ P/E 禁止 0: コードフラッシュ書き込みを許可 1: コードフラッシュ書き込みを禁止	R/W
4	FMS1	フラッシュ動作モード選択 1 FMS0 ビットの説明を参照	R/W
7:5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

FLWT レジスタは、フラッシュメモリの動作モードを設定します。権限なく設定はできないように保護されています。

このレジスタ書き込み制御方法については、[図 38.15](#) と [図 38.17](#) を参照してください。

保護の解除の方法については、「[38.3.4. FPR : プロテクションアンロックレジスタ](#)」を参照してください。

FMS0 ビット、FMS1 ビット（フラッシュ動作モード選択 0、フラッシュ動作モード選択 1）

本ビットは、フラッシュメモリの動作モードを設定します。

[コードフラッシュメモリをリードモードからフラッシュ P/E モードに遷移する方法]

FMS1 = 0、FMS0 = 1、RPDIS = 0 に設定してください。モード設定時間 t_{MS} （[41. 電気的特性](#)）を参照）待機してください。

[データフラッシュメモリをリードモードからフラッシュ P/E モードに遷移する方法]

FMS1 = 1、FMS0 = 0、RPDIS = 0 に設定してください。

[コードフラッシュメモリをコードフラッシュ P/E モードからリードモードに遷移する方法]

FMS1 = 0、FMS0 = 0、RPDIS = 1 に設定してください。

リードモード遷移時間（[41. 電気的特性](#)）を参照）待機してください。

RPDIS ビット（コードフラッシュ P/E 禁止）

RPDIS ビットは、権限なく書き込みができないように保護されています。RPDIS ビットを 0 に設定することで、コードフラッシュメモリの書き込みをできるようになります。

38.3.7 FISR : フラッシュ初期設定レジスタ

Base address: FLCN = 0x407E_C000

Offset address: 0x01D8

Bit position:	7	6	5	4	3	2	1	0
Bit field:	SAS[1:0]		PCKA[5:0]					
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
5:0	PCKA[5:0]	Flash-IF クロック通知	R/W
7:6	SAS[1:0]	スタートアップ領域選択 1 0: スタートアップ領域が一時的にデフォルト領域に切り替わる 1 1: スタートアップ領域が一時的に代替領域に切り替わる その他: スタートアップ領域はエクストラ領域の設定に従って選択される	R/W

注. 本レジスタは、P/E モード時のみ設定およびクリアできます。また、SAS[1:0]ビットは、FSPR が 1 の時のみ設定およびクリアできます。FSPR ビットはアクセスウィンドウの保護フラグで、Extra 領域に格納されます。

PCKA[5:0]ビット (Flash-IF クロック通知)

フラッシュ書き込みのハードウェアシーケンサは、PCKA[5:0]ビットに従ってコマンドを実行します。そのため、書き込みの実行前かつ書き込み中でない時に、PCKA[5:0]ビットを Flash-IF クロック (ICLK) に従って設定する必要があります。

注. 誤った周波数設定は、フラッシュマクロを破損する恐れがあります。

周波数が整数でない（たとえば 31.5 MHz）ときに、PCKA[5:0] ビットを設定する方法を以下に説明します。

[周波数が 4 MHz より高い場合]

非整数の周波数の切り上げ値を設定します。

たとえば、周波数が 31.5 MHz ならば、32 MHz (PCKA = 011111b) を設定します。

[周波数が 4 MHz 以下である場合]

非整数の周波数を使用してはなりません。1、2、3、または 4 MHz の周波数を使用します。

表 38.4 周波数設定

Flash-IF クロック 周波数 [MHz]	PCKA[5:0]	Flash-IF クロック 周波数 [MHz]	PCKA[5:0]	Flash-IF クロック 周波数 [MHz]	PCKA[5:0]
48	100111b	32	011111b	24	010111b
20	010011b	19	010010b	18	010001b
17	010000b	16	001111b	15	001110b
14	001101b	13	001100b	12	001011b
11	001010b	10	001001b	9	001000b
8	000111b	7	000110b	6	000101b
5	000100b	4	000011b	3	000010b
2	000001b	1	000000b	—	—

SAS[1:0] ビット (スタートアップ領域選択)

SAS[1:0] ビットは、スタートアップ領域を選択します。スタートアップ領域を変更するには、次の方法を使用できます。

- SAS[1:0] ビットが 00b または 01b で、エクストラ領域のスタートアップ領域設定に従ってスタートアップ領域を選択する場合、スタートアップ領域はその設定に従って選択されます。設定は、リセット解除後に有効になります。

- SAS[1:0] ビットに 10b を書いて、スタートアップ領域を一時的にデフォルト領域に切り替える場合、エクストラ領域のスタートアップ領域設定に関わらず、本レジスタにデータが書き込まれた直後に、スタートアップ領域がデフォルト領域に切り替わります。その後にリセットが発生した場合、領域は、エクストラ領域のスタートアップ領域設定に従って選択されます。
- SAS[1:0] ビットに 11b を書いて、スタートアップ領域を一時的に代替領域に切り替える場合、エクストラ領域のスタートアップ領域設定に関わらず、スタートアップ領域は代替領域に切り替わります。その後にリセットが発生した場合、領域は、エクストラ領域のスタートアップ領域設定に従って選択されます。

38.3.8 FRESETR : フラッシュリセットレジスタ

Base address: FLCN = 0x407E_C000

Offset address: 0x0124

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	FRESETR
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	FRESET	レジスタのソフトウェアリセット 0: フラッシュプログラミング関連のレジスタをリセットしない 1: フラッシュプログラミング関連のレジスタをリセットする	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

FRESET ビット (レジスタのソフトウェアリセット)

本ビットが 1 になると、FASR、FSARH、FSARL、FEARH、FEARL、FWBH0、FWBL0、FCR、FEXCR レジスタがリセットされます。本ビットを 0 にすると、対応するレジスタのリセット状態を解除できます。FRESET ビットが 1 のとき、ソフトウェアコマンドの実行は許可されません。

38.3.9 FASR : フラッシュ領域選択レジスタ

Base address: FLCN = 0x407E_C000

Offset address: 0x0104

Bit position:	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	EXS
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	EXS	エクストラ領域選択 0: ユーザー領域またはデータ領域 1: エクストラ領域	R/W
7:1	—	読むと 0 が読めます。書く場合、0 としてください。	R/W

注. 本レジスタは、P/E モード時のみ設定およびクリアできます。

EXS ビット (エクストラ領域選択)

FEXCR レジスタを使用してエクストラ領域をプログラムするときは、EXS ビットを 1 に設定してください。エクストラ領域をプログラムしない場合は、本ビットを 0 にします。

38.3.10 FCR : フラッシュコントロールレジスタ

Base address: FLCN = 0x407E_C000

Offset address: 0x0114

Bit position:	7	6	5	4	3	2	1	0
Bit field:	OPST	STOP	—	DRC	CMD[3:0]			
Value after reset:	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
3:0	CMD[3:0]	ソフトウェアコマンド設定 0x1: プログラム 0x3: ブランクチェック (コードフラッシュ) 0x4: ブロックイレース 0x5: 連続リード 0x6: チップイレース 0xB: ブランクチェック (データフラッシュ) その他: 設定禁止 ^(注1)	R/W
4	DRC	データリード完了 0: データをリードしていないか、次のデータを要求中 1: データリード完了	R/W
5	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
6	STOP	処理強制停止 本ビットを 1 に設定すると、実行中の処理を強制的に停止できます。	R/W
7	OPST	処理開始 0: 処理停止 1: 処理開始	R/W

注: 本レジスタは、P/E モード時のみ設定およびクリアできます。また、ソフトウェアコマンドを実行している時には、FRESETR レジスタでリセットできません。

注 1. FSTATR1.FRDY ビットが 1 である場合の、FCR レジスタへの 0x00 書き込みは除きます。

CMD[3:0]ビット (ソフトウェアコマンド設定)

以下に、各ソフトウェアコマンドの機能を説明します。

[プログラム]

FWBH0 レジスタと FWBL0 レジスタのデータをフラッシュマクロの FSARH レジスタと FSARL レジスタで示すアドレスに書き込みます。

[ブランクチェック]

フラッシュマクロが FSARH レジスタと FSARL レジスタで示す開始アドレスから FEARH レジスタと FEARL レジスタで示す終了アドレスにかけてブランク (書き込みされていない) 状態であるかどうかを確認します。ブランクチェックコマンドは、フラッシュマクロの領域内で実行可能です。

注: ブランクチェック結果で、フラッシュメモリが消去されたことを保証することはできません。

[ブロックイレース]

フラッシュメモリのブロックを消去します。

消去対象のブロックの開始アドレスを FSARH レジスタと FSARL レジスタで設定し、消去対象のブロックの終了アドレスを FEARH レジスタと FEARL レジスタで設定します。指定以外の設定をした場合、消去は正しく実行されません。ブロックイレースコマンドは、フラッシュマクロの領域内で実行可能です。

[連続リード]

FSARH レジスタと FSARL レジスタで示す開始アドレスから FEARH レジスタと FEARL レジスタで示す終了アドレスまでのフラッシュマクロを読み出します。読み出しデータは、FRBH レジスタと FRBL レジスタに格納されます。連続リードコマンドはフラッシュマクロの領域内で実行可能です。

[チップイレース]

フラッシュマクロの全ブロックを消去します。

消去対象のブロックの開始アドレスを FSARH レジスタと FSARL レジスタで設定し、消去対象のブロックの終了アドレスを FEARH レジスタと FEARL レジスタで設定します。指定以外の設定をした場合、消去は正しく実行されません。

DRC ビット（データリード完了）

連続リードコマンドを実行し、FRBH レジスタと FRBL レジスタを読み出した後、DRC ビットに 1 を書くとリードデータの処理が終了します。DRC ビットに 0 を書くと、次のデータの読み出しが始まります。

STOP ビット（処理強制停止）

STOP ビットは、イレースコマンドやブランクチェックコマンドの実行を停止します。

STOP ビットに 1 を設定したら、FSTATR1.FRDY ビットが 1（処理完了）になるのを待ってから、OPST ビットを 0 にしてください。

OPST ビット（処理開始）

OPST ビットは、CMD[2:0] ビットに設定されたコマンドを開始します。OPST ビットを 0 に設定したら、FSTATR1 レジスタの FRDY ビットが 1 になってからコマンドの実行を停止します。それから、FRDY ビットが 0 になったことを確認する必要があります。

- 注.
- フラッシュプログラマの ID 認証がフェイルした場合は、コマンドを実行できません。
 - プログラミング、ブロックイレース、リードコマンドは、各コマンドがアクセスウィンドウで保護された領域を指定した場合、実行できません。

38.3.11 FEXCR：フラッシュエクストラ領域コントロールレジスタ

Base address: FLCN = 0x407E_C000

Offset address: 0x01DC

Bit position:	7	6	5	4	3	2	1	0
Bit field:	OPST	—	—	—	—	CMD[2:0]		

Value after reset: 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
2:0	CMD[2:0]	ソフトウェアコマンドの設定 0 1 0: アクセスウィンドウ情報プログラム スタートアップ領域選択およびセキュリティ設定 0 1 1: OCDID1 プログラム 1 0 0: OCDID2 プログラム 1 0 1: OCDID3 プログラム 1 1 0: OCDID4 プログラム その他: 設定禁止 ^(注1)	R/W
6:3	—	読むと 0 が読めます。書く場合、0 としてください。	R/W
7	OPST	処理開始 0: 処理が停止する 1: 処理が開始する	R/W

注. 本レジスタは、P/E モード時のみ設定およびクリアできます。また、ソフトウェアコマンドを実行している時には、FRESETR レジスタでリセットできません。

注 1. これには、FSTATR1.EXRDY ビットが 1 のときに FEXCR レジスタに 0x00 を書くことは含まれません。

FEXCR レジスタは、エクストラ領域をプログラムします。各コマンドを実行する前に、FWBL0 レジスタおよび FWBH0 レジスタを設定する必要があります。

FEXCR レジスタを使用してプログラムする場合、実行前にプログラミング領域が自動的に消去されるため、事前に消去する必要はありません。

CMD[2:0] ビット（ソフトウェアコマンドの設定）

CMD[2:0] ビットは、以下からソフトウェアコマンドを選択します。

- スタートアップ領域選択およびセキュリティ設定
- アクセスウィンドウ情報プログラム
- OCDID プログラム

各ソフトウェアコマンドの機能を以下に記載します。

[スタートアップ領域選択およびセキュリティ設定]

FWBL0/FWBH0 レジスタにデータを設定すると、このコマンドでスタートアップ領域をデフォルト領域 (8 KB) と代替領域 (次の 8 KB) から選択し、セキュリティを設定することができます。詳細は、「[38.9.1. スタートアッププログラムプロテクション](#)」を参照してください。

FWBH0 レジスタのビット[15]が 0 のとき、代替領域 (次の 8 KB) がスタートアップ領域として選択されます。

FWBH0 レジスタのビット[15]が 1 のとき、デフォルト領域 (8 KB) がスタートアップ領域として選択されます。

FWBL0 レジスタのビット[15]は 0 です。

- アクセスウィンドウ情報プログラムコマンドを実行できないため、アクセスウィンドウは更新できません。
- スタートアップ領域は変更できません。
- FISR レジスタの SAS ビットのデータは変更できません。

注. スタートアップ領域選択およびセキュリティ設定コマンドは、エクストラ領域の対応するビットを一度 0 にした後、1 にすることはできません。

スタートアップ領域選択およびセキュリティ設定のエクストラビットのマッピングを以下に示します。

表 38.5 スタートアップ領域選択およびセキュリティ設定のエクストラビットのマッピング (アドレス (P/E): 0x0000_0010)

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
SASF ^(注1)	—	—	—	—	FAWE[10:0]										
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
FSPR ^(注1)	—	—	—	—	FAWS[10:0]										

注 1. これらのビットは、一度 0 にすると 1 に変更することはできません。

[アクセスウィンドウ情報プログラム]

このコマンドは、領域プロテクションに使用されるアクセスウィンドウを設定します。保護された領域のプログラムコマンド、ブロックイレースコマンド、および連続リードコマンドは実行できません。アクセスウィンドウが設定されている (アクセスウィンドウの開始ブロックアドレスが終了ブロックアドレスと等しくない) とき、チップイレースコマンドは実行できません。アクセスウィンドウ情報プログラムコマンドを実行する前に、アクセスウィンドウの開始ブロックアドレスを FWBL0 レジスタのビット[10:0] に設定し、アクセスウィンドウの終了ブロックアドレスの次のブロックアドレスを FWBH0 レジスタのビット[10:0] に設定する必要があります。開始アドレスと終了アドレスを同じ値に設定すると、コードフラッシュの全領域がアクセス可能になります。開始アドレスが終了ブロックアドレスより大きい場合、コードフラッシュの全領域がアクセス不可能になります。

アクセスウィンドウを設定する (アクセスウィンドウの終了ブロックアドレスが開始ブロックアドレスより大きい) 場合、開始ブロックアドレスの FWBL0[10] ビットは 0 にしなければなりません。

アクセスウィンドウ情報プログラムのエクストラビットのマッピングを以下に示します。

表 38.6 アクセスウィンドウ情報プログラムのエクストラビットのマッピング (アドレス (P/E): 0x0000_0010)

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
SASF ^(注1)	—	—	—	—	FAWE[10:0]										
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
FSPR ^(注1)	—	—	—	—	FAWS[10:0]										

注 1. これらのビット内のデータは、一度 0 にすると 1 に変更することはできません。

[OCDID1-4 プログラム]

これらのコマンドは、OCDID[127:0]ビットを設定します。

表 38.7 OCDID 設定

コマンド	OCDID	FWBH0	FWBL0
OCDID1 プログラム	OCDID[31:0]	OCDID[31:16]	OCDID[15:0]
OCDID2 プログラム	OCDID[63:32]	OCDID[63:48]	OCDID[47:32]
OCDID3 プログラム	OCDID[95:64]	OCDID[95:80]	OCDID[79:64]
OCDID4 プログラム	OCDID[127:96]	OCDID[127:112]	OCDID[111:96]

OCDID1-4 プログラムのエクストラビットのマッピングを以下に示します。

表 38.8 OCDID1-4 プログラムのエクストラビットのマッピング (アドレス (P/E): 0x0000_0018)

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
OCDID[31:16]															
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
OCDID[15:0]															

表 38.9 OCDID1-4 プログラムのエクストラビットのマッピング (アドレス (P/E): 0x0000_0020)

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
OCDID[63:48]															
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
OCDID[47:32]															

表 38.10 OCDID1-4 プログラムのエクストラビットのマッピング (アドレス (P/E): 0x0000_0028)

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
OCDID[95:80]															
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
OCDID[79:64]															

表 38.11 OCDID1-4 プログラムのエクストラビットのマッピング (アドレス (P/E): 0x0000_0030)

b31	b30	b29	b28	b27	b26	b25	b24	b23	b22	b21	b20	b19	b18	b17	b16
OCDID[127:112]															
b15	b14	b13	b12	b11	b10	b9	b8	b7	b6	b5	b4	b3	b2	b1	b0
OCDID[111:96]															

OPST ビット (処理開始)

OPST ビットは、CMD[2:0] ビットに設定されたコマンドを開始します。OPST ビットを 0 にすると、FSTATR1 レジスタの EXRDY ビットが 1 になった後、コマンドの実行が終了されます。EXRDY ビットが 0 であることを確認する必要があります。

38.3.12 FSARH : フラッシュ処理開始アドレスレジスタ H

Base address: FLCN = 0x407E_C000

Offset address: 0x0110

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field: FSARH[15:0]

Value after reset: 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

ビット	シンボル	機能	R/W
15:0	FSARH[15:0]	フラッシュ処理開始アドレス H フラッシュ処理開始アドレス上位 16 ビット 詳細は、FSARL を参照してください。	R/W

注. 本レジスタは、P/E モード時のみ設定およびクリアできます。b8～b5 ビットに書き込む場合は、0 としてください。読むと 0 が読めます。

38.3.13 FSARL : フラッシュ処理開始アドレスレジスタ L

Base address: FLCN = 0x407E_C000

Offset address: 0x0108

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	FSARL[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	FSARL[15:0]	フラッシュ処理開始アドレス L フラッシュ処理開始アドレス下位 16 ビット	R/W

注. 本レジスタは、P/E モード時のみ設定およびクリアできます。

FSARH レジスタおよび FSARL レジスタは、ソフトウェアコマンドの開始アドレスを設定します。FEXCR レジスタで設定されるソフトウェアコマンドを実行中に、FSARH レジスタおよび FSARL レジスタを読み出すと、値は不定値になります。プログラムコマンドの実行後、ソフトウェアコマンドのシーケンサによって、データは自動的にインクリメントされます。プログラムコマンドの自動インクリメント機能は、次のアドレスが連続アドレスの場合、FSARH レジスタおよび FSARL レジスタへの次のアドレスの設定を破棄します。インクリメントの単位は次のとおりです。

コードフラッシュ : +0x4

データフラッシュ : +0x1

フラッシュメモリのアドレス詳細については、[図 38.2](#) と [図 38.3](#) を参照してください。

38.3.14 FEARH : フラッシュ処理終了アドレスレジスタ H

Base address: FLCN = 0x407E_C000

Offset address: 0x0120

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	FEARH[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	FEARH[15:0]	フラッシュ処理終了アドレス H フラッシュ処理終了アドレスの上位 16 ビット 詳細は、FEARL を参照してください。	R/W

注. 本レジスタは、P/E モード時のみ設定およびクリアできます。b8～b5 ビットに書き込む場合は、0 としてください。読むと 0 が読めます。

38.3.15 FEARL : フラッシュ処理終了アドレスレジスタ L

Base address: FLCN = 0x407E_C000

Offset address: 0x0118

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	FEARL[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	FEARL[15:0]	フラッシュ処理終了アドレス L フラッシュ処理終了アドレスの下位 16 ビット	R/W

注. 本レジスタは、P/E モード時のみ設定およびクリアできます。

FEARH および FEARL レジスタは、ブランクチェック、ブロックイレース、チップイレース、および連続リードコマンドの終了アドレスを設定します。FEXCR レジスタで設定されるソフトウェアコマンドを実行中に、FEARH および FEARL レジスタを読み出すと、値は不定値になります。

フラッシュメモリのアドレスについて詳しくは、[図 38.2](#) と [図 38.3](#) を参照してください。

38.3.16 FWBL0 : フラッシュライトバッファレジスタ L0

Base address: FLCN = 0x407E_C000

Offset address: 0x0130

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	WDATA[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	WDATA[15:0]	フラッシュライトバッファ L0 フラッシュライトバッファデータ下位 16 ビット 詳細は、FWBH0 を参照してください。	R/W

注. 本レジスタは、P/E モード時のみ設定およびクリアできます。

38.3.17 FWBH0 : フラッシュライトバッファレジスタ H0

Base address: FLCN = 0x407E_C000

Offset address: 0x0138

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	WDATA[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/Wf
15:0	WDATA[15:0]	フラッシュライトバッファ H0 フラッシュライトバッファデータの上位 16 ビット	R/W

注. 本レジスタは、P/E モード時のみ設定およびクリアできます。

FWBH0 レジスタと FWBL0 レジスタは、プログラムコマンド、スタートアップ選択とセキュリティ設定コマンド、アクセスウィンドウ情報プログラムコマンドと OCDID プログラムコマンドのプログラムデータを設定します。以下の表に、各コマンドによるデータの設定方法を説明します。

レジスタ	レジスタに設定される内容
FWBH0 FWBL0	- コードフラッシュのプログラムコマンドのプログラムデータのビット[31:0] - データフラッシュのプログラムコマンドのプログラムデータのビット[7:0] - スタートアップ選択およびセキュリティ設定コマンド、アクセスウィンドウ情報プログラムコマンド、および OCDID プログラムコマンドのプログラムデータのビット[31:0]

38.3.18 FRBL0 : フラッシュリードバッファレジスタ L0

Base address: FLCN = 0x407E_C000

Offset address: 0x0188

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	RDATA[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	RDATA[15:0]	フラッシュリードバッファ L0 RDATA[15:0]は、連続リードコマンド実行時に、コードフラッシュまたはデータフラッシュのリードデータのビット[15:0]を格納します。 データフラッシュが読み出されると、ビット[15:8]に 0x00 が格納されます。	R

38.3.19 FRBH0 : フラッシュリードバッファレジスタ H0

Base address: FLCN = 0x407E_C000

Offset address: 0x0190

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	RDATA[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	RDATA[15:0]	フラッシュリードバッファ H0 RDATA[15:0]は、連続リードコマンド実行時に、コードフラッシュのリードデータのビット[31:16]を格納します。	R

38.3.20 FSTATR1 : フラッシュステータスレジスタ 1

Base address: FLCN = 0x407E_C000

Offset address: 0x012C

Bit position:	7	6	5	4	3	2	1	0
Bit field:	EXRD Y	FRDY	—	—	—	—	DRRD Y	—
Value after reset:	0	0	0	0	0	1	0	0

ビット	シンボル	機能	R/W
0	—	読むと 0 が読めます。	R
1	DRRDY	データリードレディフラグ 0: 各アドレスでの連続リードコマンドの読み出し処理が終了していない。 1: 各アドレスでの連続リードコマンドの読み出し処理が終了し、読み出しデータが FRBH レジスタおよび FRBL レジスタに格納された。	R
2	—	読むと 1 が読めます。	R

ビット	シンボル	機能	R/W
5:3	—	読むと 0 が読めます。	R
6	FRDY	フラッシュレディフラグ 0: FCR レジスタのソフトウェアコマンドが終了していない。 1: FCR レジスタのソフトウェアコマンドが終了した。	R
7	EXRDY	エクストラ領域レディフラグ 0: FEXCR レジスタのソフトウェアコマンドが終了していない。 1: FEXCR レジスタのソフトウェアコマンドが終了した。	R

FSTATR1 は、ソフトウェアコマンドの実行結果を確認するために使用されるステータスレジスタです。各フラグは、次のソフトウェアコマンド実行時に 0 にセットされます。

38.3.21 FSTATR2: フラッシュステータスレジスタ 2

Base address: FLCN = 0x407E_C000

Offset address: 0x01F0

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	—	—	—	—	—	—	—	—	—	EILGL ERR	ILGLE RR	BCER R	PRGE RR01	PRGE RR	ERER R
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
0	ERERR	イレースエラーフラグ 0: イレースが正常終了 1: イレース中にエラー発生	R
1	PRGERR	プログラムエラーフラグ 0: プログラムが正常終了 1: プログラム中にエラー発生	R
2	PRGERR01	プログラムエラーフラグ 01 0: FEXCR レジスタによるプログラムが正常終了 1: プログラム中にエラー発生	R
3	BCERR	ブランクチェックエラーフラグ 0: ブランクチェックが正常終了 1: ブランクチェック中にエラー発生	R
4	ILGLERR	イリーガルコマンドエラーフラグ 0: 不正なソフトウェアコマンドまたは不正なアクセスの検出なし 1: 不正なコマンド、ないし不正なアクセスが検出された	R
5	EILGLERR	エクストラ領域イリーガルコマンドエラーフラグ 0: エクストラ領域への不正なコマンドまたは不正なアクセスの検出なし 1: エクストラ領域への不正なコマンドまたは不正なアクセスの検出あり	R
15:6	—	読むと 0 が読めます。	R

FSTATR2 は、ソフトウェアコマンド実行結果を確認するために使うステータスレジスタです。各エラーフラグは、次のソフトウェアコマンド実行時に 0 に設定されます。

ERERR フラグ (イレースエラーフラグ)

消去時に FCR.STOP ビットが 1 (処理が強制停止した) になったとき、ERERR ビットの値は不定になります。

PRGERR フラグ (プログラムエラーフラグ)

FCR レジスタのプログラムコマンドまたは FEXCR レジスタの各コマンドが異常終了すると、PRGERR ビットが 1 になります。

PRGERR01 フラグ (プログラムエラーフラグ 01)

FEXCR レジスタの各コマンドが異常終了すると、PRGERR01 ビットが 1 になります。

ILGLERR フラグ（イリーガルコマンドエラーフラグ）

ILGLERR フラグは、FCR レジスタのソフトウェアコマンドの実行が予期しない状態であることを示します。

[1 になる条件]

- プログラミング、イレース、リードコマンドが、アクセスウィンドウ範囲で保護された領域に対して実行された。
- アクセスウィンドウが設定されているのに、チップイレースコマンドが実行された。（アクセスウィンドウの開始ブロックアドレスが終了ブロックアドレスと等しくない。）
- FSARH レジスタと FSARL レジスタで設定された開始アドレスが FEARH レジスタと FEARL レジスタで設定された終了アドレスより大きい状態で、ブランクチェック、ブロックイレース、連続リード、チップイレースコマンドが実行された。
- FASR.EXS ビットが 1 の状態で、プログラム、ブロックイレース、チップイレース、ブランクチェックコマンドが実行された。
- データフラッシュアドレスが FSARH レジスタと FSARL レジスタに設定され、ソフトウェアコマンドがコードフラッシュ P/E モードで実行された。
- コードフラッシュアドレスが FSARH レジスタと FSARL レジスタに設定され、ソフトウェアコマンドがデータフラッシュ P/E モードで実行された。
- コードフラッシュとデータフラッシュが同時に P/E モードに設定され、ソフトウェアコマンドが実行された。

[0 になる条件]

- 以下のソフトウェアコマンドが実行された。

EILGLERR フラグ（エクストラ領域イリーガルコマンドエラーフラグ）

EILGLERR フラグは、FEXCR レジスタのソフトウェアコマンドの実行が予期しない状態であることを示します。

[1 になる条件]

- FASR レジスタの EXS ビットが 0 の時に、FEXCR レジスタのソフトウェアコマンドが実行された。
- FSPR ビットが 0 の時に、アクセスウィンドウ情報プログラムコマンドが実行された。

[0 になる条件]

- 以下のソフトウェアコマンドが実行された。

38.3.22 FEAMH：フラッシュエラーアドレスモニタレジスタ H

Base address: FLCN = 0x407E_C000

Offset address: 0x01E8

Bit position: 1514131211109876543210

Bit field:

FEAMH[15:0]

Value after reset: 00000000000000000000

ビット	シンボル	機能	R/W
15:0	FEAMH[15:0]	フラッシュエラーアドレスモニタレジスタ H フラッシュエラーアドレスモニタの上位 16 ビット 詳細は、FEAML を参照してください。	R/W

38.3.23 FEAML : フラッシュエラーアドレスモニタレジスタ L

Base address: FLCN = 0x407E_C000

Offset address: 0x01E0

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	FEAML[15:0]															
Value after reset:	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0	0

ビット	シンボル	機能	R/W
15:0	FEAML[15:0]	フラッシュエラーアドレスモニタレジスタ L フラッシュエラーアドレスモニタの下位 16 ビット	R/W

ソフトウェアコマンドの実行の後、エラーアドレスが FEAMH レジスタと FEAML レジスタから取り出されます。フラッシュメモリのアドレス詳細については、[図 38.2](#) と [図 38.3](#) を参照してください。

38.3.24 FSCMR : フラッシュスタートアップ設定モニタレジスタ

Base address: FLCN = 0x407E_C000

Offset address: 0x01C0

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	—	FSPR	—	—	—	—	—	SASMF	—	—	—	—	—	—	—	—
Value after reset:	0	x(注1)	0	0	0	x	x	x(注1)	0	0	0	0	0	0	0	0

注 1. リセット後の値は、エクストラ領域の状態によって決まります。

ビット	シンボル	機能	R/W
7:0	—	読むと 0 が読めます。	R
8	SASMF	スタートアップ領域設定モニタフラグ 0: 代替領域を使用して起動する設定 1: デフォルト領域を使用して起動する設定	R
10:9	—	読み出し値は不定です。	R
11	—	読むと 0 が読めます。	R
13:12	—	読み出し値は不定です。	R
14	FSPR	アクセスウィンドウプロテクションフラグ 0: アクセスウィンドウ設定禁止 1: アクセスウィンドウ設定許可	R
15	—	読むと 0 が読めます。	R

FSCMR レジスタは、エクストラ領域設定をモニタします。本レジスタのデータは、リセットシーケンス時、または FEXCR レジスタのソフトウェアコマンド実行時に更新されます。

38.3.25 FAWSMR : フラッシュアクセスウィンドウ開始アドレスモニタレジスタ

Base address: FLCN = 0x407E_C000

Offset address: 0x01C8

Bit position:	15	14	13	12	11	10	9	8	7	6	5	4	3	2	1	0
Bit field:	FSPR	—	—	—	—	FAWS[10:0]										
Value after reset:	0	0	0	0	0	ユーザー設定値(注1)										

注 1. ブランク品は、1 です。アクセスウィンドウ情報プログラムコマンド実行後は、FWBH0 レジスタの[10:0]ビットに設定された値と同じになります。

ビット	シンボル	機能	R/W
10:0	FAWS[10:0]	アクセスウィンドウ開始アドレス このレジスタは、領域プロテクションに使用されるアクセスウィンドウ開始アドレスの設定値を確認するために使用されます。	R
14:11	—	読むと 0 が読めます。	R
15	FSPR	アクセスウィンドウプロテクションフラグ このビットは、FSCMR レジスタの FSPR ビットと同じ値になります。	R

38.3.26 FAWEMR : フラッシュアクセスウィンドウ終了アドレスモニタレジスタ

Base address: FLCN = 0x407E_C000

Offset address: 0x01D0

Bit position: 15 14 13 12 11 10 9 8 7 6 5 4 3 2 1 0

Bit field:	SASMF	—	—	—	—	FAWE[10:0]									

Value after reset: 0 0 0 0 0 ユーザー設定値(注1)

注 1. ブランク品は、1 です。アクセスウィンドウ情報プログラムコマンド実行後は、FWBL0 レジスタの[10:0]ビットに設定された値と同じになります。

ビット	シンボル	機能	R/W
10:0	FAWE[10:0]	アクセスウィンドウ終了アドレス このレジスタは、領域プロテクションに使用されるアクセスウィンドウ終了アドレスの設定値を確認するために使用されます。	R
14:11	—	読むと 0 が読めます。	R
15	SASMF	スタートアップ領域設定モニタフラグ このビットは、FSCMR レジスタの SASMF ビットと同じ値になります。	R

38.3.27 UIDR2n : ユニーク ID レジスタ 2n (n = 0~3)

Address: 0x0101_1110 + n × 4

Bit position: 31 0

Bit field:	UID[31:0]

Value after reset: チップごとのユニーク値

ビット	シンボル	機能	R/W
31:0	UID[31:0]	ユニーク ID	R

UIDR2n は、個々の MCU を識別するための 16 バイトの ID コード（ユニーク ID）を格納する読み出し専用レジスタです。UIDR2n レジスタは 32 ビット単位で読み出してください。

38.3.28 PNR2n : 型名レジスタ 2n (n = 0~3)

Address: 0x0101_1120 + n × 4

Bit position: 31 0

Bit field:	PNR[31:0]

Value after reset: チップごとのユニーク値

ビット	シンボル	機能	R/W
31:0	PNR[31:0]	型名	R

PNR2n レジスタは、16 バイトの型名を格納する読み出し専用レジスタです。PNR2n レジスタは 32 ビット単位で読み出してください。各バイトは製品一覧に示すように、製品の型名の ASCII コードに対応しています。

型名が「R7FA2L2094CFM」である場合、16 バイトの型名は以下のように格納されます。

アドレス 0x0101_1120 : 'M', 0x4D (ASCII コード)
 アドレス 0x0101_1121 : 'F', 0x46 (ASCII コード)
 アドレス 0x0101_1122 : 'C', 0x43 (ASCII コード)
 アドレス 0x0101_1123 : '4', 0x34 (ASCII コード)
 アドレス 0x0101_1124 : '9', 0x39 (ASCII コード)
 アドレス 0x0101_1125 : '0', 0x30 (ASCII コード)
 アドレス 0x0101_1126 : '2', 0x32 (ASCII コード)
 アドレス 0x0101_1127 : 'L', 0x4C (ASCII コード)
 アドレス 0x0101_1128 : '2', 0x32 (ASCII コード)
 アドレス 0x0101_1129 : 'A', 0x41 (ASCII コード)
 アドレス 0x0101_112A : 'F', 0x46 (ASCII コード)
 アドレス 0x0101_112B : '7', 0x37 (ASCII コード)
 アドレス 0x0101_112C : 'R', 0x52 (ASCII コード)
 アドレス 0x0101_112D : " " (空白), 0x20 (ASCII コード)
 アドレス 0x0101_112E : " " (空白), 0x20 (ASCII コード)
 アドレス 0x0101_112F : " " (空白), 0x20 (ASCII コード)

38.3.29 MCUVER2 : MCU バージョンレジスタ 2



ビット	シンボル	機能	R/W
7:0	MCUVE[7:0]	MCU バージョン	R

MCUVER2 レジスタは、MCU バージョンを格納する読み出し専用レジスタです。MCUVER2 レジスタは 8 ビット単位で読み出してください。値が高いほど MCU バージョンが新しいです。

38.4 フラッシュメモリからの命令プリフェッチ

フラッシュメモリには、コードの実行を高速化するための命令プリフェッチ機能があります。プリフェッチ機能は、プリフェッチバッファを有効にすることで使用できます。プリフェッチバッファを有効にするには、PFBER.PFBE ビットを 1 にします。

注 フラッシュメモリがプログラム/イレース動作中の場合、あらかじめ PFBER.PFBE ビットを 0 にしてください。

38.5 フラッシュメモリ関連の動作モード

[図 38.4](#) にフラッシュメモリに関するモード遷移図を示します。モードの設定方法については、「[3. 起動モード](#)」を参照してください。




図 38.4 フラッシュメモリに関するモード遷移図

プログラム／イレースが可能なフラッシュメモリの領域、およびリセット時ブートプログラムを実行するフラッシュメモリの領域は各モードで異なります。表 38.12 に各モードの相違点を示します。

表 38.12 各モードの相違点

項目	通常動作モード	シリアルプログラミングモード (SCI ブートモードまたは IIC ブートモード)	オンチップデバッグモード (SWD ブートモード)
プログラム／イレースが可能な領域	- コードフラッシュメモリ - データフラッシュメモリ	- コードフラッシュメモリ - データフラッシュメモリ	- コードフラッシュメモリ - データフラッシュメモリ
ブロック単位イレース	可能	可能	可能
リセット時のブートプログラム	ユーザー領域のプログラム	シリアルプログラミング用組み込みプログラム	デバッグコマンドに依存

38.5.1 ID コードプロテクト

この機能は、プログラミングとオンチップデバッグを禁止します。ID コードプロテクト機能が有効な場合、デバイスはホストが送信した ID コードをフラッシュメモリに格納されている ID コードと比較し、有効または無効にします。プログラミングとオンチップデバッグは、この 2 つが一致する場合に限り許可されます。

フラッシュメモリの ID コードは、4 つの 32 ビットワードで構成されます。ID コードのビット 127 とビット 126 は、ID コードプロテクト機能の有効／無効を判定し、ホストで使用する認証方法を決定します。ID コードがどのように認証方法を決定するかについて、表 38.13 に示します。

表 38.13 ID コードプロテクト機能の仕様

ブートアップ時の動作モード	ID コード	プロテクト状態	プログラマまたはオンチップデバッグ接続時の動作
シリアルプログラミングモード (SCI ブートモードまたは IIC ブートモード) オンチップデバッグモード (SWD ブートモード)	0xFF, ..., 0xFF (すべてのバイトが 0xFF)	プロテクト無効	ID コードは検証されません。ID コードは常に一致して、シリアルプログラマまたはオンチップデバッグ(注1)への接続が許可されます。
	ビット[127]=1、ビット[126]=1、かつ 16 バイトのうちの少なくとも 1 バイトが 0xFF 以外	プロテクト有効	ID コードの一致は、認証が完了し、シリアルプログラマまたはオンチップデバッグとの接続が許可されていることを示します。ID コードの不一致は、ID コードプロテクト待機状態への遷移を示します。シリアルプログラマまたはオンチップデバッグから送られてきた ID コードが ASCII コードの ALeRASE (0x414C_6552_4153_45FF_FFFF_FFFF_FFFF_FFFF) の場合、ユーザーフラッシュメモリ領域の内容は消去され、OSIS レジスタの全ビットが 1 になります。ただし、AWS.FSPR ビットが 0 またはセキュリティ MPU が有効の場合は、ユーザーフラッシュメモリ領域の内容は消去されません。
	ビット[127]=1 およびビット[126]=0	プロテクト有効	ID コードの一致は、認証が完了し、シリアルプログラマまたはオンチップデバッグとの接続が許可されていることを示します。ID コードの不一致は、ID コードプロテクト待機状態への遷移を示します。
	ビット[127]=0	プロテクト有効	ID コードはチェックされません。ID コードは常に不一致であり、シリアルプログラマまたはオンチップデバッグへの接続は禁止されます。オンチップデバッグから送られてきた ID コードが ASCII コードの ALeRASE (0x414C_6552_4153_45FF_FFFF_FFFF_FFFF_FFFF) の場合、ユーザーフラッシュメモリ領域の内容は消去され、OSIS レジスタの全ビットが 1 になります。ただし、AWS.FSPR ビットが 0 またはセキュリティ MPU が有効の場合は、ユーザーフラッシュメモリ領域の内容は消去されません。

注 1. オンチップデバッグから ID コードを送信しないでください。または、オンチップデバッグから 0xFF, ..., 0xFF (すべてのバイトが 0xFF) の ID コードを送信してください。

38.6 機能概要

シリアルインタフェース経由（シリアルプログラミングモード）、または SWD インタフェース経由（オンチップデバッグモード）で、専用フラッシュメモリプログラマを使用して内蔵フラッシュメモリを書き換えることにより、ターゲットシステムへの実装前／実装後にかかわらずデバイスのプログラムが可能です。また、ユーザープログラムの書き換えを禁止するセキュリティ機能により、第三者によるプログラムの改ざんを防止できます。

ユーザープログラムによるプログラミング（セルフプログラミング）は、システムの製造／出荷後の更新が必要なアプリケーションに有効です。フラッシュメモリ領域を安全に書き換えるためのプロテクション機能もサポートしています。また、セルフプログラミング中の割り込み処理もサポートされており、外部通信およびその他の機能を実行している間もプログラミングを継続できます。表 38.14 に、プログラミング方式および関連する動作モードを示します。

表 38.14 プログラミング方式

プログラミング方式	機能概要	動作モード
シリアルプログラミング	SCI9 インタフェースまたは I3C インタフェースを経由して接続されている専用フラッシュメモリプログラマを用いて、ターゲットシステムへの実装後にフラッシュメモリのオンボード書き換えが可能です。	シリアルプログラミングモード
	SCI9 インタフェースまたは I3C インタフェースおよび専用プログラミングアダプタボードを経由して接続されている専用フラッシュメモリプログラマを用いて、ターゲットシステム実装前にフラッシュメモリのオフボード書き換えが可能です。	
セルフプログラミング	シリアルプログラミング実行前にメモリに書き込まれたユーザープログラムによっても、フラッシュメモリの書き換えが可能です。データフラッシュメモリの書き換え時には、バックグラウンドオペレーション機能により、コードフラッシュメモリからの命令フェッチまたはデータの読み出しが可能です。そのため、コードフラッシュメモリ上のプログラムを実行して、データフラッシュメモリを書き換えることができます。	通常動作モード
SWD プログラミング	SWD を経由して接続されている専用フラッシュメモリプログラマまたはオンチップデバッガを用いて、ターゲットシステムへの実装後にフラッシュメモリのオンボード書き換えが可能です。	オンチップデバッグモード
	SWD および専用プログラミングアダプタボードを経由して接続されている専用フラッシュメモリプログラマまたはオンチップデバッガを用いて、ターゲットシステム実装前にフラッシュメモリのオフボード書き換えが可能です。	

表 38.15 に内蔵フラッシュメモリの機能一覧を示します。シリアルプログラミングではシリアルプログラマコマンドを使用してください。セルフプログラミングでは、プログラミングコマンドを使用して内蔵フラッシュメモリの読み出しまたはユーザープログラムの実行を行ってください。

表 38.15 基本機能

機能	機能概要	サポートの有無	
		シリアルプログラミング	セルフプログラミング
ブランクチェック	指定したブロックがプログラムされていないことを確認します。	なし	あり
ブロックイレース	指定したブロックのメモリ内容のイレースを行います。	あり	あり
プログラム	指定したアドレスのプログラムを行います。	あり	あり
リード	フラッシュメモリにプログラムしたデータの読み出しを行います。	あり	なし（ユーザープログラムにて読み出しは可能）
ID コードチェック	ホストが送信した ID コードとコードフラッシュメモリに格納されているコードとを比較します。これら 2 つが一致する場合、FCB は待機状態に遷移してホストからのプログラミングとイレースコマンドを待ちます。	あり	なし（ID 認証は行わない）
セキュリティ設定	セキュリティ機能の保護を設定します（アクセスウィンドウおよびスタートアップ領域選択）。	条件付きであり（「38.9. プロテクション機能」を参照）	条件付きであり（「38.9. プロテクション機能」を参照）
プロテクション設定	コードフラッシュメモリにおけるフラッシュ領域プロテクションのアクセスウィンドウを設定します。	あり	あり

内蔵フラッシュメモリは ID コードチェック機能をサポートしています。ID コードチェック認証は、シリアルプログラミングと SWD プログラミングで使用できるセキュリティ機能です。内蔵フラッシュメモリでサポートされるセキュリティ機能を表 38.16 に、セキュリティ設定時の動作を表 38.17 に示します。

表 38.16 セキュリティ機能

機能	内容
ID 認証	シリアルプログラミング時のシリアルプログラマ接続を ID 認証結果で制御可能です。

表 38.17 使用可能な動作とセキュリティ設定

機能	各セキュリティ設定時のイレース/プログラミング/リード動作		セキュリティ設定に関する制限事項
	シリアルプログラミングとオンチップデバッグモード	セルフプログラミングモード	
ID 認証	ID が不一致の場合 - ブロックイレースコマンド：使用不可 - プログラミングコマンド：使用不可 - リードコマンド：使用不可 - セキュリティ設定コマンド：使用不可 - プロテクション設定コマンド：使用不可 ID が一致した場合 - ブロックイレースコマンド：使用可能 - プログラミングコマンド：使用可能 - リードコマンド：使用可能 - セキュリティ設定コマンド：使用可能 - プロテクション設定コマンド：使用可能	- ブランクチェック：使用可能 - ブロックイレース：使用可能 - プログラミング：使用可能 - セキュリティ設定：使用可能 - プロテクション設定：使用可能	ID 認証は行わない

38.6.1 コンフィグレーション設定領域ビットマップ

図 38.5 に、ID 認証、スタートアップ領域の選択、アクセスウィンドウプロテクション、セキュリティ設定機能で使用するビットを示します。ブートプログラムは、必ずこれらのビットを 16 進数データとして使用しなければなりません。




図 38.5 構成領域ビットマップ

38.6.2 スタートアップ領域選択

スタートアップ領域選択機能によって、ブートプログラムの安全な更新が可能になります。スタートアップ領域のサイズは 8 KB で、ユーザー領域に配置されています。FCB は、構成領域スタートアップ領域選択フラグ (AWS.BTFLLG) に基づきスタートアップ領域のアドレスを制御します。スタートアップ領域は FSPR ビットでロックすることが可能です。

図 38.6 に、スタートアッププログラムのプロテクションの概要を示します。




図 38.6 スタートアッププログラムプロテクションの概要

38.6.3 アクセスウィンドウによるプロテクション

アクセスウィンドウの外側にあるフラッシュメモリ領域にプログラムまたはブロックイレースコマンドを発行すると、コマンドロック状態に陥ります。アクセスウィンドウは、コードフラッシュメモリのユーザー領域においてのみ有効です。アクセスウィンドウは、セルフプログラミングモード、シリアルプログラミングモード、およびオンチップデバッグモードにおいて、プロテクション機能を提供します。図 38.7 に、フラッシュ領域プロテクションの概要を示します。

アクセスウィンドウは、FAWS[10:0]ビットおよびFAWE[10:0]ビットの両方で指定されています。「6.2.4. AWS : アクセスウィンドウ設定レジスタ」を参照してください。以下に、各種条件でのFAWE[10:0]ビットおよびFAWS[10:0]ビットの設定を説明します。

- FAWE[10:0] = FAWS[10:0] : P/E コマンドは、コードフラッシュメモリのユーザー領域のどこでも実行できます。
- FAWE[10:0] > FAWS[10:0] : P/E コマンドは、FAWS ビットで指示されたブロックから、FAWE[10:0]ビットで指示されたブロックより 1 つ下のブロックまでのウィンドウにおいてのみ実行できます。
- FAWE[10:0] < FAWS[10:0] : P/E コマンドは、コードフラッシュメモリのユーザー領域のどこでも実行できません。




図 38.7 フラッシュ領域プロテクションの概要

38.7 プログラムコマンド

FCB は、プログラムコマンドを制御します。

38.8 サスペンド動作

強制停止コマンドは、ブランクチェックコマンド、ブロックイレースコマンド、またはチップイレースコマンドを強制的に停止します。強制停止が実行されると、停止されたアドレスの値はレジスタに格納されます。これらのアドレス値をコピーすることにより、コマンド実行用レジスタをリセットした後、停止アドレスからコマンドを再開できます。

チップイレースコマンドの最中に強制停止コマンドが実行された場合、チップイレースコマンドを再度実行してから再開してください。

38.9 プロテクション機能

以下の種類のプロテクションが提供されています。

- ソフトウェアプロテクション
- エラープロテクション
- ブートプログラムプロテクション

38.9.1 スタートアッププログラムプロテクション

一時的な停電によってスタートアップ領域のプログラムが中断した場合、スタートアッププログラムが正常にプログラムされず、ユーザープログラムが正常に起動しないことがあります。

スタートアッププログラムプロテクションにより、既存のスタートアッププログラムを消去せずにスタートアッププログラムを書き込むことで、この問題を回避できます。

図 38.8 に、スタートアッププログラムプロテクションの概要を示します。この図では、開始アドレスから 8 KB の領域がデフォルト領域、それに続く 8 KB の領域が代替領域を示しています。




図 38.8 スタートアッププログラムプロテクションの概要

38.9.2 領域プロテクション

領域プロテクションは、ユーザー領域の選択したブロックのみ（アクセスウィンドウ）の書き換えを許可し、他のブロックのプログラミングを禁止します。データフラッシュはアクセスウィンドウで保護されません。

開始ブロックと終了ブロックを選択し、アクセスウィンドウを設定します。アクセスウィンドウは、プログラミングモード（ブートモード、セルフプログラミングモード、および OCD モード）において変更可能かつ有効です。

図 38.9 に領域プロテクションの概要を示します。




図 38.9 領域プロテクションの概要

38.10 シリアルプログラミングモード

シリアルプログラミングモードには以下が含まれます。

- 調歩同期式モードを使用した SCI9 を使用するブートモード
- I2C プロトコルモードを使用した I3C を使用するブートモード

表 38.18 にフラッシュメモリ関連モジュールの入出力端子を示します。

表 38.18 フラッシュメモリ関連モジュールの入出力端子

端子名	入出力	適用モード	機能
MD	入力	SCI ブートモード、IIC ブートモード（シリアルプログラミングモード）	動作モードの選択
P110/RXD9	入力	SCI ブートモード	ホスト通信における SCI9 経由データ受信用
P109/TXD9	出力		ホスト通信における SCI9 経由データ送信用
P912/SDA0	入出力	IIC ブートモード	ホスト通信における I3C 経由のシリアルデータ端子として使用
P913/SCL0	入出力		ホスト通信における I3C 経由のクロック端子として使用

注: セキュリティ MPU が有効な場合、シリアルプログラミングモードは実行されません。

38.10.1 SCI ブートモードと IIC ブートモード

ブートモードでは、ホストから制御コマンドやプログラミングデータを送信して、コードフラッシュメモリ領域およびデータフラッシュメモリ領域へのプログラム/イレースが実行可能です。ホストと本 MCU 間の通信には、内蔵の SCI9 または I3C を使用します。ホストには制御コマンドを送信するためのツールとプログラム用データを準備する必要があります。

本 MCU をブートモードで起動すると、シリアルプログラミング用の組み込みプログラムが実行されます。このプログラムは、SCI9 または I3C のビットレートの自動調整とホストからの制御コマンドを受けて、プログラミングおよびイレースを制御します。

図 38.10 に、SCI ブートモードで動作するためのシステム構成を示します。




図 38.10 SCI ブートモードまたは IIC ブートモード時のシステム構成

38.11 シリアルプログラマを使用する場合

専用フラッシュメモリプログラマを使用して、シリアルプログラミングモードでフラッシュメモリのプログラムを行うことができます。

38.11.1 シリアルプログラミング

本 MCU は、シリアルプログラミング用にシステムボードに装着されています。ボードにコネクタを備えることにより、フラッシュメモリプログラマはプログラムを行うことができます。

図 38.11 に、本 MCU のフラッシュメモリにデータをプログラミングするための推奨される環境を示します。




図 38.11 フラッシュメモリにプログラムを書き込むための環境

38.12 セルフプログラミング

38.12.1 概要

本 MCU は、ユーザープログラムによるフラッシュメモリの書き換えをサポートします。プログラムコマンドをユーザーのプログラムでを使用することにより、コードフラッシュメモリとデータフラッシュメモリを書き換えることができます。したがって、ユーザープログラムの更新と、定数データフィールドの書き換えが可能になります。

セルフプログラミングでは、プログラム電圧とイレース電圧を生成するために安定した HOCO クロックをフラッシュメモリに供給する必要があります。したがって、システムクロックとして他のクロックソースが選択されて

HOCO が停止していた場合、セルフプログラミングの実行を開始する前に、HOCO の動作を開始して発振が安定状態であることを確認する必要があります。HOCO クロック発振安定確認の詳細は、「[8.2.10. OSCSF : 発振安定フラグレジスタ](#)」を参照してください。

バックグラウンドオペレーション機能を利用して[図 38.12](#)に示す条件でコードフラッシュメモリ上のプログラムを実行して、データフラッシュメモリを書き換えることができます。このプログラムを事前に内蔵 SRAM に複製し、そこから実行することも可能です。内蔵 SRAM からの実行時、本プログラムはコードフラッシュメモリ領域を書き換えることもできます。




図 38.12 セルフプログラミングの概念

38.12.2 バックグラウンドオペレーション

書き込み対象および読み出し対象のフラッシュメモリが[表 38.19](#)に示す組み合わせである場合には、バックグラウンドオペレーションを利用することができます。

表 38.19 バックグラウンドオペレーションの利用可能な条件

製品	書き込み可能範囲	読み出し可能範囲
全製品	データフラッシュメモリ	コードフラッシュメモリ

38.13 プログラムとイレース

コードフラッシュとデータフラッシュのプログラムとイレースは、プログラムおよびイレース用専用シーケンサのモードを変更するか、プログラムおよびイレース用のコマンドを発行することによって行えます。

コードフラッシュとデータフラッシュのプログラムまたはイレースに必要なモード遷移とコマンドについて、この後の各項で説明します。以下の説明は、ブートモードとシングルチップモードに共通して適用されます。

38.13.1 シーケンサモード

シーケンサには4つのモードがあります。モード間の遷移は、FENTRYR レジスタまたはDFLCTL レジスタへの書き込み、あるいはFPMCR レジスタを設定するコマンドの発行によって発生します。[図 38.13](#)にフラッシュメモリのモード遷移を示します。




図 38.13 フラッシュメモリのモード遷移

38.13.1.1 データフラッシュアクセス禁止モード

データフラッシュアクセス禁止モードは、データフラッシュへのアクセスを禁止します。このモードはリセット時に発生します。DFLCTL.DFLEN ビットを 1 にすると、データフラッシュはリードモードに遷移します。

38.13.1.2 リードモード

リードモードは、コードフラッシュとデータフラッシュの高速読み出しに使用します。

(1) コードフラッシュおよびデータフラッシュリードモード

このモードは、コードフラッシュおよびデータフラッシュの読み出しに使用されます。FENTRYR.FENTRY0 ビットが 0 で、かつ FENTRYR.FENTRYD ビットが 0 のとき、シーケンサはこのモードに遷移します。

38.13.1.3 P/E モード

(1) コードフラッシュ P/E モード

コードフラッシュ P/E モードは、コードフラッシュのプログラムとイレースに使用されます。

FENTRYR.FENTRYD ビットが 0 で、かつ FENTRYR.FENTRY0 ビットが 1 のとき、シーケンサはこのモードに遷移します。このモードでは、データフラッシュにアクセスすることはできません。

(2) データフラッシュ P/E モード

データフラッシュ P/E モードは、データフラッシュのプログラムとイレースに使用されます。コードフラッシュからの高速読み出しが可能です。FENTRYR.FENTRY0 ビットが 0 で、かつ FENTRYR.FENTRYD ビットが 1 のとき、シーケンサはこのモードに遷移します。

38.13.2 ソフトウェアコマンド

ソフトウェアコマンドは、プログラムとイレースのためのコマンドと、スタートアッププログラム領域情報およびアクセスウィンドウ情報をプログラムするためのコマンドで構成されます。表 38.20 にフラッシュメモリで利用できるソフトウェアコマンドの一覧を示します。

表 38.20 ソフトウェアコマンド

コマンド	機能
プログラム	コードフラッシュプログラミング (4 バイト) データフラッシュプログラミング (1 バイト)
ブロックイレース	コードフラッシュ/データフラッシュイレース
チップイレース	コードフラッシュ/データフラッシュイレース
連続リード	コードフラッシュ P/E モードまたはデータフラッシュ P/E モード中に指定された領域を読み出します。
ブランクチェック	指定された領域がブランクであるかどうかをチェックします。 領域にデータがプログラムされていないことを確認します。このコマンドは、領域が消去されたままであることを保証するものではありません。
スタートアップ領域情報およびセキュリティプログラム	FSPR または SASMF をエクストラ領域に設定します。
アクセスウィンドウ情報プログラム	領域プロテクションに使用されるアクセスウィンドウをエクストラ領域に設定します。
OCDID プログラム	OCDID をエクストラ領域に設定します。

38.13.3 ソフトウェアコマンドの使用方法

以下の各項では、各ソフトウェアコマンドの使用方法について説明します。

(1) データフラッシュアクセス禁止モードからリードモードへの切り替え

データフラッシュアクセス禁止モードから、コードフラッシュ/データフラッシュリードモードに遷移する必要があります。図 38.14 に、データフラッシュアクセス禁止モードからコードフラッシュ/データフラッシュリードモードに遷移する手順を示します。




図 38.14 データフラッシュアクセス禁止モードからリードモードへのモード遷移

(2) コードフラッシュ P/E モードへの切り替え

コードフラッシュのソフトウェアコマンドを実行する前に、FENTRYR レジスタの FENTRY0 ビットをセットして、コードフラッシュ P/E モードに遷移する必要があります。図 38.15 に、コードフラッシュ P/E モードに遷移する手順を示します。




図 38.15 リードモードからコードフラッシュ P/E モードへの変更手順

データフラッシュのソフトウェアコマンドを実行する前に、FENTRYR レジスタの FENTRYD ビットをセットして、データフラッシュ P/E モードに遷移する必要があります。図 38.16 に、データフラッシュ P/E モードに遷移する手順を示します。




図 38.16 リードモードからデータフラッシュ P/E モードへの変更手順

(3) コードフラッシュ P/E モードまたはデータフラッシュ P/E モードからリードモードへの切り替え




図 38.17 コードフラッシュ P/E モードからリードモードへの変更手順




図 38.18 データフラッシュ P/E モードからリードモードへの変更手順

(4) コードフラッシュまたはデータフラッシュのプログラム時のフローチャート

以下の図は、コードフラッシュまたはデータフラッシュをプログラムするフローを示します。




図 38.19 コードフラッシュのプログラム時のフローチャート




図 38.20 データフラッシュのプログラム時のフローチャート




図 38.21 コードフラッシュの連続プログラム時のフローチャート




図 38.22 データフラッシュの連続プログラム時のフローチャート





図 38.23 コードフラッシュブロックイレース手順のフローチャート






図 38.25 コードフラッシュチップイレース手順のフローチャート




図 38.26 データフラッシュチップイレース手順のフローチャート




図 38.27 コードフラッシュブランクチェック手順のフローチャート





図 38.28 データフラッシュブランクチェック手順のフローチャート

(5) スタートアップ領域情報および FSPR プログラム/アクセスウィンドウ情報プログラム/OCDID 情報プログラム

図 38.29 は、スタートアップ領域情報および FSPR プログラム/アクセスウィンドウ情報プログラム/OCDID 情報プログラムの手順を示す簡易フローチャートです。



注. スタートアップ領域情報および FSPR プログラムによる FSPR ビットの設定順序

注 1. ライトデータ:

- 0x81: 予約
- 0x82: スタートアップ領域情報および FSPR ビットアクセスウィンドウ情報
- 0x83: OCDID1 情報
- 0x84: OCDID2 情報
- 0x85: OCDID3 情報
- 0x86: OCDID4 情報

注 2. 0x0y (y = 1~6)

図 38.29 スタートアップ領域情報および FSPR プログラム/アクセスウィンドウ情報プログラム/OCDID 情報プログラムの手順を示す簡易フローチャート

FSPR ビットの設定は、スタートアップ領域情報とアクセスウィンドウ情報をプログラムしてから行ってください。先に FSPR ビットを設定した場合、FSPR のセキュリティ機能によって、スタートアップ領域情報とアクセスウィンドウ情報をプログラムすることができなくなります。ヘキサファイルを使用してプログラムする場合、プログラムはアドレスの昇順になります。この場合、アクセスウィンドウ情報の前に FSPR ビットが書き込まれます。そのため、FSPR のヘキサファイルを別のファイルに分割し、アクセスウィンドウ情報を設定した後にそのファイルを使用してください。

(6) 連続リード

図 38.30 は、連続リード手順の簡易フローチャートを示しています。




図 38.30 連続リード手順の簡易フローチャート

(7) ソフトウェアコマンドによる強制停止

図 38.31 に、ブランクチェックコマンド、ブロックイレースコマンド、またはチップイレースコマンドを強制的に停止する、強制停止手順の簡易フローチャートを示します。強制停止コマンドを実行すると、FEAMH/FEAML レジスタに停止されたアドレス値が格納されます。ブランクチェックコマンドの場合、FEAMH/FEAML レジスタの値を FSARH/FSARL レジスタにそれぞれコピーすることで、停止されたアドレスからブランクチェックを再開できます。




図 38.31 強制停止手順の簡易フローチャート

38.14 フラッシュメモリの読み出し

38.14.1 コードフラッシュメモリの読み出し

通常モードでコードフラッシュメモリを読み出すのに、特別な設定は必要ありません。コードフラッシュメモリのアドレスにアクセスすることで、データを読み出すことが可能です。イレース後に再プログラミングしていない（未プログラム状態の）コードフラッシュメモリを読み出すと、全ビットから1が読み出されます。

38.14.2 データフラッシュメモリの読み出し

通常モードでデータフラッシュメモリを読み出すのに、特別な設定は必要ありません。ただし、データフラッシュアクセス無効モードが読み出しを無効にするリセットを発行する場合を除きます。この場合、アプリケーションはデータフラッシュ読み出しモードへの遷移が必要です。イレース後に再プログラミングしていない（未プログラム状態の）データフラッシュを読み出すと、全ビットから1が読み出されます。

38.15 使用上の注意事項

38.15.1 イレースを中断した領域

イレース動作を中断した領域のデータは不定です。不定データの読み出しによる誤動作を回避するためには、イレース動作を中断した領域でコマンドやデータリードを実行しないでください。

38.15.2 追加の書き込みに関する制限

構成領域を除き、同一領域に2回以上の書き込みを行うことはできません。フラッシュメモリ領域への書き込みが完了したら、その領域の書き換えを行う前にイレースしてください。構成領域は上書き可能です。

38.15.3 プログラム／イレース中のリセット

RES 端子からリセットを入力する場合、 t_{RESW} 以上のリセット入力時間が経過してからリセットを解除してください。「[41.3.3. リセットタイミング](#)」を参照してください。タイミングのリセットは、電気的特性で定義された動作電圧の範囲内で行ってください。

IWDT リセットおよびソフトウェアリセットでは、 t_{RESW} 入力時間は必要ありません。

38.15.4 プログラム／イレース中に禁止されるノンマスカブル割り込み

プログラムまたはイレース中にノンマスカブル割り込み(注1)が発生すると、コードフラッシュメモリからベクタがフェッチされ、不定データが読み出されます。そのため、コードフラッシュメモリのプログラムおよびイレース中に、ノンマスカブル割り込みを発生させないでください。この制限はコードフラッシュメモリに限り適用されます。

注 1. ノンマスカブル割り込みは、NMI 端子割り込み、発振停止検出割り込み、WDT アンダーフロー／リフレッシュエラー、IWDT アンダーフロー／リフレッシュエラー、電圧監視 1 割り込み、電圧監視 2 割り込み、SRAM パリティエラー、MPU バススレーブエラー、MPU バスマスタエラー、または CPU スタックポインタモニタです。

38.15.5 プログラム／イレース中における割り込みベクタの配置

デフォルト設定として、プログラムおよびイレース中に割り込みが発生すると、コードフラッシュメモリからベクタをフェッチできます。コードフラッシュメモリからベクタをフェッチしないようにするには、割り込み表でコードフラッシュメモリ以外の領域を割り込みベクタのフェッチ先に指定してください。

38.15.6 Subosc-Speed 動作モードでのプログラム／イレース

消費電力低減機能のために SOPCCR レジスタで Subosc-Speed 動作モードが選択されている場合、フラッシュメモリのプログラム／イレースは実行しないでください。

38.15.7 プログラム／イレース中の異常終了

プログラムおよびイレース中に電圧が動作電圧範囲を超えた場合、またはリセットや「[38.15.8. プログラム／イレース中に禁止されているアクション](#)」に記載の禁止動作が原因でプログラム／イレース動作が正常に終了しなかった場合、その領域を再度イレースしてください。

38.15.8 プログラム／イレース中に禁止されているアクション

フラッシュメモリの損傷を防ぐため、プログラム／イレース中は以下の指示に従ってください。

- 動作電圧範囲外の MCU 電源を使用しない
- OPCCR.OPCM[1:0] ビット値を更新しない
- SOPCCR.SOPCM ビット値を更新しない
- システムクロック (ICLK) の分周比を変更しない
- MCU をソフトウェアスタンバイモードにしない
- コードフラッシュメモリへのプログラム／イレース中にデータフラッシュメモリにアクセスしない
- データフラッシュメモリへのプログラム／イレース中にデータフラッシュアクセス制御設定を変更しない

38.15.9 プログラム／イレース中の Flash-IF クロック (ICLK)

セルフプログラミングによるプログラム／イレースでは、フラッシュ初期設定レジスタ (FISR) を設定することで整数の周波数を指定する必要があります。

39. 真性乱数生成器 (TRNG)

39.1 概要

表 39.1 に TRNG（真性乱数生成器）の仕様を示します。

表 39.1 TRNG の仕様

項目	説明
周波数	32 MHz（最高）
SEED 生成速度	0.1～10 Mbps で 32 ビット SEED 生成
バッファリング	なし
インタフェース	8 ビット読み出し + 8 ビット書き込み/1 クロック

TRNG により生成される SEED を暗号化して、乱数（真性乱数）として使用します。

SEED 自身のテストにより生成されるデータと SEED から生成される乱数（NIST FIPS140-2 に記載されている連続乱数生成器テストを使用）は、2 つの生成された乱数のビット長に応じて一定の確率で同じです。

n 番目のビット（理論値）で比較対象の乱数が同一である確率は $1/2^n$ です。

注. 本情報を公開するには、守秘義務契約の締結が必要です。詳細は、弊社営業担当までご連絡ください。

40. 内部電圧レギュレータ

40.1 概要

本 MCU は 1 つの内部電圧レギュレータを内蔵しています。

- リニアレギュレータ (LDO)

このレギュレータは、I/O およびアナログドメイン以外のすべての内部回路およびメモリに電圧を供給します。

40.2 動作説明

表 40.1 に LDO の端子設定を、図 40.1 に LDO の設定を示します。

表 40.1 LDO 端子

端子	設定内容
全 VCC 端子	● 各端子をシステムの電源に接続してください。 ● 各端子を $0.1\ \mu\text{F}$ の積層セラミックコンデンサを介して VSS に接続してください。コンデンサは端子近くに配置してください。
VCL 端子	端子を $4.7\ \mu\text{F}$ の積層セラミックコンデンサを介して VSS に接続してください。コンデンサは端子近くに配置してください。




図 40.1 LDO の設定

41. 電気的特性

特に記載のない限り、本 MCU の電気的特性は以下の条件で定義されています。

V_{CC} (注1) = $AVCC0$ = 1.6 ~ 5.5 V, V_{REFH0} = 1.6 V ~ $AVCC0$

V_{SS} = $AVSS0$ = V_{REFL0} = 0 V, $T_a = T_{opr}$

注 1. 通常は V_{CC} = 3.3 V に設定されています。

図 41.1 は、タイミング条件を示しています。




図 41.1 入出力タイミング計測条件

各周辺モジュールのタイミング仕様の計測条件は、最適な周辺動作に推奨されるものです。ただし、ユーザーシステムの条件に合うように、各端子の駆動能力を調整してください。

同じ機能に使用される各機能端子は、同じ駆動能力を選択してください。各機能端子の I/O 駆動能力が混在する場合、各機能の A/C 仕様は保証されません。

41.1 絶対最大定格

表 41.1 絶対最大定格

項目	シンボル	値	単位
電源電圧	V_{CC}	-0.5 ~ +6.5	V
入力電圧	5 V トレラントポート(注1)	V_{in}	-0.3 ~ +6.5
	P000 ~ P004, P010 ~ P015	V_{in}	-0.3 ~ $AVCC0 + 0.3$
	その他	V_{in}	-0.3 ~ $V_{CC} + 0.3$
リファレンス電源電圧	V_{REFH0}	-0.3 ~ +6.5	V
アナログ電源電圧	$AVCC0$	-0.5 ~ +6.5	V
アナログ入力電圧	AN000 ~ AN010 使用時	V_{AN}	-0.3 ~ $AVCC0 + 0.3$
	AN017 ~ AN022 使用時		-0.3 ~ $V_{CC} + 0.3$
動作温度(注2) (注3) (注4)	T_{opr}	-40 ~ +105 -40 ~ +125	°C
保存温度	T_{stg}	-55 ~ +140	°C

注 1. ポート P400、P401、P407、P109、P110、P912、P913 は 5 V トレラント対応ポートです。

注 2. 「41.2.1. T_j/T_a の定義」を参照してください。

注 3. $T_a = +105^{\circ}\text{C} \sim +125^{\circ}\text{C}$ でのディレーティング動作については、弊社営業窓口にお問い合わせください。

ディレーティングとは、信頼性を改善するために負荷を系統的に軽減することです。

注 4. 動作温度の上限は、 105°C または 125°C です（製品による）。詳細は、「1.3. 型名」を参照してください。

【使用上の注意】絶対最大定格を超えて MCU を使用した場合、MCU の永久破壊となることがあります。

VREFH0 が ADC12 の高電位基準電圧に選択されている場合にノイズ干渉による誤動作を防止するには、VCC 端子と VSS 端子の間、AVCC0 端子と AVSS0 端子の間、VREFH0 端子と VREFL0 端子の間には周波数の良いコンデンサを挿入してください。各電源端子になるべく近い場所に以下の値のコンデンサを配置し、最も短く重いトレースを使用してください。

- VCC と VSS : 約 $0.1\ \mu\text{F}$
- AVCC0 と AVSS0 : 約 $0.1\ \mu\text{F}$
- VREFH0 と VREFL0 : 約 $0.1\ \mu\text{F}$

また、コンデンサは安定容量として接続してください。

VCL 端子は、 $4.7\ \mu\text{F}$ のコンデンサを介して VSS 端子に接続してください。各コンデンサは端子の近くに配置してください。

表 41.2 推奨動作条件

項目	シンボル	Min	Typ	Max	単位
電源電圧	VCC(注1)(注2)	1.6	—	5.5	V
	VCC(注1)(注2)(注3)	3.0	—	3.6	V
	VSS	—	0	—	V
アナログ電源電圧	AVCC0(注1)(注2)	1.6	—	5.5	V
	AVSS0	—	0	—	V
	VREFH0	1.6	—	AVCC0	V
	VREFL0				V

注 1. 下記の条件で AVCC0 と VCC を使用してください：

AVCC0 = VCC

注 2. VCC 端子および AVCC0 端子に電源を投入する場合、両方同時に電源投入するか、最初に VCC 端子、次に AVCC0 端子の順番で電源投入してください。

VCC 端子および AVCC0 端子の電源供給を停止する場合、両方同時に電源供給を停止するか、最初に AVCC0 端子、次に VCC 端子の順番で電源供給を停止してください。

注 3. USB 2.0 フルスピードモジュール (USBFS)または USB Type-C インタフェースを使用する場合

41.2 DC 特性

41.2.1 T_j/T_a の定義

表 41.3 DC 特性

条件：動作温度 (T_a) が $-40 \sim +125^{\circ}\text{C}$ の製品

項目	シンボル	Typ	Max	単位	測定条件
許容ジャンクション温度	T_j	—	140	$^{\circ}\text{C}$	High-speed モード Middle-speed モード Low-speed モード Subosc-speed モード
			125(注1)		

注. $T_j = T_a + \theta_{ja} \times \text{総消費電力 (W)}$ となるようにしてください。このとき、総消費電力 = $(V_{CC} - V_{OH}) \times \Sigma I_{OH} + V_{OL} \times \Sigma I_{OL} + I_{CCmax} \times V_{CC}$ です。

注 1. 動作温度の上限は、 125°C または 140°C です（製品による）。詳細は、「1.3. 型名」を参照してください。型名が動作温度の上限 105°C を示している場合、 T_j の最大値は 125°C になります。それ以外の場合 140°C になります。

41.2.2 I/O V_{IH} 、 V_{IL} 表 41.4 I/O V_{IH} 、 V_{IL} 条件 : $VCC = AVCC0 = 1.6 \sim 5.5 \text{ V}$

項目	ポート&機能	シンボル	Min	Max	単位	測定条件
入力電圧	入力ポート端子 P000~P004、P010~P015	V_{IH}	$AVCC0 \times 0.8$	—	V	—
		V_{IL}	—	$AVCC0 \times 0.2$		
	以下を除く入力ポート端子： P000~P004、P010~P015	V_{IH}	$VCC \times 0.8$	—		
		V_{IL}	—	$VCC \times 0.2$		
	EXTAL	V_{IH}	$VCC \times 0.8$	—		
		V_{IL}	—	$VCC \times 0.2$		
	5 V トレラントポート(注2)	V_{IH}	$VCC \times 0.8$	5.8		
		V_{IL}	—	$VCC \times 0.2$		
	RES, NMI, IRQ	V_{IH}	$VCC \times 0.8$	—		
		V_{IL}	—	$VCC \times 0.2$		
		ΔV_T (注4)	$VCC \times 0.10$	—		$VCC = 2.7 \sim 5.5 \text{ V}$
			$VCC \times 0.05$	—		$VCC = 1.6 \sim 2.7 \text{ V}$
	周辺機能	AGT, GPT, SPI, その他(注3)	V_{IH}	$VCC \times 0.8$		—
			V_{IL}	$VCC \times 0.2$		
			ΔV_T (注4)	$VCC \times 0.10$		$VCC = 2.7 \sim 5.5 \text{ V}$
				$VCC \times 0.05$		$VCC = 1.6 \sim 2.7 \text{ V}$
		I3C (SMBus を除く)(注1)	V_{IH}	$VCC \times 0.7$		—
			V_{IL}	$VCC \times 0.3$		
			ΔV_T (注4)	$VCC \times 0.10$		$VCC = 2.7 \sim 5.5 \text{ V}$
				$VCC \times 0.05$		$VCC = 1.6 \sim 2.7 \text{ V}$
		I3C (SMBus)(注1)	V_{IH}	2.2		$VCC = 3.6 \sim 5.5 \text{ V}$
			V_{IL}	2.0		$VCC = 2.7 \sim 3.6 \text{ V}$
			V_{IL}	—		$VCC = 3.6 \sim 5.5 \text{ V}$
			V_{IL}	—		$VCC = 2.7 \sim 3.6 \text{ V}$

注 1. SCL0_A, SDA0_A, SCL0_B, SDA0_B, SCL0_C, SDA0_C (合計 6 端子)

注 2. P400、P401、P407、P109、P110、P912、P913 (合計 7 端子)

注 3. 「17.6. 製品ごとの周辺選択設定」を参照してください。

注 4. ΔV_T 付き I/O ポートには、PMR = 1 または ISEL = 1 のとき、シュミットトリガの性能があります。周辺機能選択については、「17.6. 製品ごとの周辺選択設定」を参照してください。

41.2.3 I/O I_{OH} 、 I_{OL} 表 41.5 I/O I_{OH} 、 I_{OL} (1/4)条件 : $V_{CC} = AV_{CC0} = 1.6 \sim 5.5 \text{ V}$

項目		シンボル	Min	Typ	Max	単位	測定条件
許容出力電流（端子ごとの最大値）	ポート P000～P004、P010～P015、P212、P213、P407	I_{OH}	—	—	-4.0	mA	—
		I_{OL}	—	—	8.0	mA	—
	ポート P400、P401、P109、P110、P912、P913	I_{OH}	—	—	-8.0	mA	—
		I_{OL}	—	—	15.0	mA	—
	その他の出力端子(注1)	I_{OH}	—	—	-4.0	mA	—
		I_{OL}	—	—	20.0	mA	—

表 41.5 I/O I_{OH} 、 I_{OL} (2/4)

条件 : VCC = AVCC0 = 1.6~5.5 V

項目			シンボル	Min	Typ	Max	単位	測定条件
許容出力電流 (全端子の最大値) (注2)	64 ピン製品	ポート P000~P004、P010~P015 の合計	$\Sigma I_{OH} (max)$	—	—	-30	mA	AVCC0 = 2.7~5.5 V
				—	—	-8		AVCC0 = 1.8~2.7 V
				—	—	-4		AVCC0 = 1.6~1.8 V
			$\Sigma I_{OL} (max)$	—	—	50		AVCC0 = 2.7~5.5 V
				—	—	4		AVCC0 = 1.8~2.7 V
				—	—	2		AVCC0 = 1.6~1.8 V
		ポート P212、P213 の合計	$\Sigma I_{OH} (max)$	—	—	-8	mA	VCC = 2.7~5.5 V
				—	—	-2		VCC = 1.8~2.7 V
				—	—	-1		VCC = 1.6~1.8 V
			$\Sigma I_{OL} (max)$	—	—	16.0		VCC = 2.7~5.5 V
				—	—	1.2		VCC = 1.8~2.7 V
				—	—	0.6		VCC = 1.6~1.8 V
		ポート P204~P207、P400~P403、P407~P411、P912、P913 の合計	$\Sigma I_{OH} (max)$	—	—	-30	mA	VCC = 2.7~5.5 V
				—	—	-8		VCC = 1.8~2.7 V
				—	—	-4		VCC = 1.6~1.8 V
			$\Sigma I_{OL} (max)$	—	—	50		VCC = 2.7~5.5 V
				—	—	4		VCC = 1.8~2.7 V
				—	—	2		VCC = 1.6~1.8 V
		ポート P100~P113、P201、P300~P304、P500~P502 の合計	$\Sigma I_{OH} (max)$	—	—	-30	mA	VCC = 2.7~5.5 V
				—	—	-8		VCC = 1.8~2.7 V
				—	—	-4		VCC = 1.6~1.8 V
			$\Sigma I_{OL} (max)$	—	—	50		VCC = 2.7~5.5 V
				—	—	4		VCC = 1.8~2.7 V
				—	—	2		VCC = 1.6~1.8 V
		全出力端子の総和	$\Sigma I_{OH} (max)$	—	—	-60	mA	—
			$\Sigma I_{OL} (max)$	—	—	100		—

表 41.5 I/O I_{OH} 、 I_{OL} (3/4)条件 : $VCC = AVCC0 = 1.6 \sim 5.5 V$

項目			シンボル	Min	Typ	Max	単位	測定条件
許容出力電流 (全端子の最大値) (注2)	48 ピン製品	ポート P000～P002、P010～P015 の合計	$\Sigma I_{OH} (max)$	—	—	-30	mA	$AVCC0 = 2.7 \sim 5.5 V$
				—	—	-8		$AVCC0 = 1.8 \sim 2.7 V$
				—	—	-4		$AVCC0 = 1.6 \sim 1.8 V$
			$\Sigma I_{OL} (max)$	—	—	50		$AVCC0 = 2.7 \sim 5.5 V$
				—	—	4		$AVCC0 = 1.8 \sim 2.7 V$
				—	—	2		$AVCC0 = 1.6 \sim 1.8 V$
		ポート P212、P213 の合計	$\Sigma I_{OH} (max)$	—	—	-8	mA	$VCC = 2.7 \sim 5.5 V$
				—	—	-2		$VCC = 1.8 \sim 2.7 V$
				—	—	-1		$VCC = 1.6 \sim 1.8 V$
			$\Sigma I_{OL} (max)$	—	—	16.0		$VCC = 2.7 \sim 5.5 V$
				—	—	1.2		$VCC = 1.8 \sim 2.7 V$
				—	—	0.6		$VCC = 1.6 \sim 1.8 V$
		ポート P206、P207、P400、P401、P407～P409、P912、P913 の合計	$\Sigma I_{OH} (max)$	—	—	-30	mA	$VCC = 2.7 \sim 5.5 V$
				—	—	-8		$VCC = 1.8 \sim 2.7 V$
				—	—	-4		$VCC = 1.6 \sim 1.8 V$
			$\Sigma I_{OL} (max)$	—	—	50		$VCC = 2.7 \sim 5.5 V$
				—	—	4		$VCC = 1.8 \sim 2.7 V$
				—	—	2		$VCC = 1.6 \sim 1.8 V$
		ポート P100～P104、P108～P112、P201、P300～P302、P500 の合計	$\Sigma I_{OH} (max)$	—	—	-30	mA	$VCC = 2.7 \sim 5.5 V$
				—	—	-8		$VCC = 1.8 \sim 2.7 V$
				—	—	-4		$VCC = 1.6 \sim 1.8 V$
			$\Sigma I_{OL} (max)$	—	—	50		$VCC = 2.7 \sim 5.5 V$
				—	—	4		$VCC = 1.8 \sim 2.7 V$
				—	—	2		$VCC = 1.6 \sim 1.8 V$
		全出力端子の総和	$\Sigma I_{OH} (max)$	—	—	-60	mA	—
			$\Sigma I_{OL} (max)$	—	—	100		—

表 41.5 I/O I_{OH} 、 I_{OL} (4/4)条件 : $VCC = AVCC0 = 1.6 \sim 5.5 \text{ V}$

項目			シンボル	Min	Typ	Max	単位	測定条件
許容出力電流 (全端子の最大値) (注2)	32 ピン製品	ポート P010～P015 の合計	$\Sigma I_{OH} (\text{max})$	—	—	-24	mA	$AVCC0 = 2.7 \sim 5.5 \text{ V}$
				—	—	-6		$AVCC0 = 1.8 \sim 2.7 \text{ V}$
				—	—	-3		$AVCC0 = 1.6 \sim 1.8 \text{ V}$
			$\Sigma I_{OL} (\text{max})$	—	—	48		$AVCC0 = 2.7 \sim 5.5 \text{ V}$
				—	—	3.6		$AVCC0 = 1.8 \sim 2.7 \text{ V}$
				—	—	1.8		$AVCC0 = 1.6 \sim 1.8 \text{ V}$
		ポート P212、P213 の合計	$\Sigma I_{OH} (\text{max})$	—	—	-8	mA	$VCC = 2.7 \sim 5.5 \text{ V}$
				—	—	-2		$VCC = 1.8 \sim 2.7 \text{ V}$
				—	—	-1		$VCC = 1.6 \sim 1.8 \text{ V}$
			$\Sigma I_{OL} (\text{max})$	—	—	16.0		$VCC = 2.7 \sim 5.5 \text{ V}$
				—	—	1.2		$VCC = 1.8 \sim 2.7 \text{ V}$
				—	—	0.6		$VCC = 1.6 \sim 1.8 \text{ V}$
		他の出力ポートの合計	$\Sigma I_{OH} (\text{max})$	—	—	-30	mA	$VCC = 4.0 \sim 5.5 \text{ V}$
				—	—	-20		$VCC = 2.7 \sim 4.0 \text{ V}$
				—	—	-12		$VCC = 1.8 \sim 2.7 \text{ V}$
				—	—	-6		$VCC = 1.6 \sim 1.8 \text{ V}$
			$\Sigma I_{OL} (\text{max})$	—	—	50		$VCC = 4.0 \sim 5.5 \text{ V}$
				—	—	20		$VCC = 2.7 \sim 4.0 \text{ V}$
				—	—	8		$VCC = 1.8 \sim 2.7 \text{ V}$
				—	—	4		$VCC = 1.6 \sim 1.8 \text{ V}$
		全出力端子の総和	$\Sigma I_{OH} (\text{max})$	—	—	-54	mA	—
			$\Sigma I_{OL} (\text{max})$	—	—	98		—

注 1. 入力ポートである P200、P214、P215 を除きます。

注 2. デューティ比 $\leq 70\%$ の条件下での仕様です。デューティ比 $> 70\%$ の場合、出力電流値は次式で計算できます (デューティ比を 70% から $n\%$ に変更するとき)。端子の合計出力電流 $= (I_{OH} \times 0.7) / (n \times 0.01)$ <例> $n = 80\%$ で、 $I_{OH} = -30.0 \text{ mA}$ のとき端子の合計出力電流 $= (-30.0 \times 0.7) / (80 \times 0.01) \approx -26.2 \text{ mA}$

ただし、1 つの端子に入力可能な電流はデューティ比によって変化しません。

【使用上の注意】MCU の信頼性を確保するため、出力電流値は表 41.5 の値を超えないようにしてください。

41.2.4 I/O V_{OH} 、 V_{OL} 、その他の特性表 41.6 I/O V_{OH} 、 V_{OL} (1)条件 : $V_{CC} = AVCC0 = 4.0 \sim 5.5 \text{ V}$

項目		シンボル	Min	Typ	Max	単位	測定条件
出力電圧	ポート P000~P004、P010~P015	V_{OH}	$AVCC0 - 0.8$	—	—	V	$I_{OH} = -4.0 \text{ mA}$
	ポート P400、P401、P109、P110、P912、P913	V_{OH}	$VCC - 0.27$	—	—		$I_{OH} = -3.0 \text{ mA}$
			$VCC - 0.8$	—	—		$I_{OH} = -8.0 \text{ mA}$
	P000~P004、P010~P015、P400、P401、P109、P110、P912、P913 以外の出力端子 (注1)	V_{OH}	$VCC - 0.8$	—	—		$I_{OH} = -4.0 \text{ mA}$
	ポート P000~P004、P010~P015	V_{OL}	—	—	0.8		$I_{OL} = 8.0 \text{ mA}$
	ポート P212、P213、P407	V_{OL}	—	—	0.8		$I_{OL} = 8.0 \text{ mA}$
	ポート P400、P401、P109、P110、P912、P913	V_{OL}	—	—	0.27		$I_{OL} = 3.0 \text{ mA}$
			—	—	0.4		$I_{OL} = 9.0 \text{ mA}$
			—	—	0.8		$I_{OL} = 15.0 \text{ mA}$
	P000~P004、P010~P015、P212、P213、P400、P401、P407、P109、P110、P912、P913 以外の出力端子 (注1)	V_{OL}	—	—	1.2		$I_{OL} = 20.0 \text{ mA}$

注 1. 入力ポートである P200、P214、および P215 を除きます。

表 41.7 I/O V_{OH} 、 V_{OL} (2)条件 : $V_{CC} = AVCC0 = 2.7 \sim 4.0 \text{ V}$

項目		シンボル	Min	Typ	Max	単位	測定条件
出力電圧	ポート P000~P004、P010~P015	V_{OH}	$AVCC0 - 0.8$	—	—	V	$I_{OH} = -4.0 \text{ mA}$
	ポート P400、P401、P109、P110、P912、P913	V_{OH}	$VCC - 0.27$	—	—		$I_{OH} = -3.0 \text{ mA}$
			$VCC - 0.8$	—	—		$I_{OH} = -8.0 \text{ mA}$
	P000~P004、P010~P015、P400、P401、P109、P110、P912、P913 以外の出力端子 (注1)	V_{OH}	$VCC - 0.8$	—	—		$I_{OH} = -4.0 \text{ mA}$
	ポート P000~P004、P010~P015	V_{OL}	—	—	0.8		$I_{OL} = 8.0 \text{ mA}$
	ポート P400、P401、P109、P110、P912、P913	V_{OL}	—	—	0.27		$I_{OL} = 3.0 \text{ mA}$
			—	—	0.4		$I_{OL} = 9.0 \text{ mA}$
			—	—	0.8		$I_{OL} = 15.0 \text{ mA}$
	P000~P004、P010~P015、P400、P401、P109、P110、P912、P913 以外の出力端子 (注1)	V_{OL}	—	—	0.8		$I_{OL} = 8.0 \text{ mA}$

注 1. 入力ポートである P200、P214、および P215 を除きます。

表 41.8 I/O V_{OH} 、 V_{OL} (3)条件 : $V_{CC} = AV_{CC0} = 1.6 \sim 2.7 \text{ V}$

項目		シンボル	Min	Typ	Max	単位	測定条件
出力電圧	ポート P000~P004、P010~P015	V_{OH}	$AV_{CC0} - 0.5$	—	—	V	$I_{OH} = -1.0 \text{ mA}$ $AV_{CC0} = 1.8 \sim 2.7 \text{ V}$
			$AV_{CC0} - 0.5$	—	—		$I_{OH} = -0.5 \text{ mA}$ $AV_{CC0} = 1.6 \sim 1.8 \text{ V}$
	P000~P004、P010~P015 以外の出力端子(注1)	V_{OH}	$V_{CC} - 0.5$	—	—		$I_{OH} = -1.0 \text{ mA}$ $V_{CC} = 1.8 \sim 2.7 \text{ V}$
			$V_{CC} - 0.5$	—	—		$I_{OH} = -0.5 \text{ mA}$ $V_{CC} = 1.6 \sim 1.8 \text{ V}$
	ポート P000~P004、P010~P015	V_{OL}	—	—	0.4		$I_{OL} = 0.6 \text{ mA}$ $AV_{CC0} = 1.8 \sim 2.7 \text{ V}$
			—	—	0.4		$I_{OL} = 0.3 \text{ mA}$ $AV_{CC0} = 1.6 \sim 1.8 \text{ V}$
	P000~P004、P010~P015 以外の出力端子(注1)	V_{OL}	—	—	0.4		$I_{OL} = 0.6 \text{ mA}$ $V_{CC} = 1.8 \sim 2.7 \text{ V}$
			—	—	0.4		$I_{OL} = 0.3 \text{ mA}$ $V_{CC} = 1.6 \sim 1.8 \text{ V}$

注 1. 入力ポートである P200、P214、および P215 を除きます。

表 41.9 I/O その他の特性

条件 : $V_{CC} = AV_{CC0} = 1.6 \sim 5.5 \text{ V}$

項目		シンボル	Min	Typ	Max	単位	測定条件
入力リーク電流	RES、ポート P200、P214、P215	$ I_{in} $	—	—	1.0	μA	$V_{in} = 0 \text{ V}$ $V_{in} = V_{CC}$
スリーステートリーク電流 (オフ状態)	5 V トレラントポート(注1)	$ I_{TSI} $	—	—	1.0	μA	$V_{in} = 0 \text{ V}$ $V_{in} = 5.8 \text{ V}$
	その他のポート (P200、P214、P215、5 V トレラント対応ポートを除く)		—	—	1.0		$V_{in} = 0 \text{ V}$ $V_{in} = V_{CC}$
入力プルアップ抵抗	全ポート (P200、P214、P215 を除く)	R_U	10	20	100	$k\Omega$	$V_{in} = 0 \text{ V}$
入力容量	P200	C_{in}	—	—	30	pF	$V_{in} = 0 \text{ V}$ $f = 1 \text{ MHz}$ $T_a = 25 \text{ }^\circ\text{C}$
	その他の入力端子		—	—	15		

注 1. P400、P401、P407、P109、P110、P912、P913 (合計 7 端子)

41.2.5 動作電流とスタンバイ電流

表 41.10 動作電流とスタンバイ電流 (1) (1/2)

条件 : VCC = AVCC0 = 1.6~5.5 V

項目					シンボル	Typ (注10)	Max	単位	測定条件	
消費電流 (注1)	High-speed モード(注2)	通常モード	すべての周辺クロックが無効、CoreMark コードはフラッシュから実行(注5)	ICLK = 48 MHz	I _{CC}	4.20	—	mA	(注7) (注11)	
				ICLK = 32 MHz		3.00	—		(注7)	
				ICLK = 16 MHz		1.85	—			
				ICLK = 8 MHz		1.25	—			
		スリープモード	すべての周辺クロックが有効、コードはフラッシュから実行(注5)	ICLK = 48 MHz		—	11.70		(注9)(注11)	
				すべての周辺クロックが無効(注5)		ICLK = 48 MHz	1.00		—	(注7)
						ICLK = 32 MHz	0.80		—	(注7)
						ICLK = 16 MHz	0.65		—	
			ICLK = 8 MHz			0.55	—			
			すべての周辺クロックが有効(注5)	ICLK = 48 MHz		4.45	—		(注9)	
				ICLK = 32 MHz		3.95	—		(注8)	
				ICLK = 16 MHz		2.20	—			
				ICLK = 8 MHz		1.35	—			
		BGO 動作時の増加分(注6)				2.05	—		—	

表 41.10 動作電流とスタンバイ電流 (1) (2/2)

条件 : VCC = AVCC0 = 1.6~5.5 V

項目					シンボル	Typ (注10)	Max	単位	測定条件		
消費電流 (注1)	Middle-speed モード(注2)	通常モード	すべての周辺クロックが無効、CoreMark コードはフラッシュから実行(注5)	ICLK = 24 MHz	I _{CC}	2.30	—	mA	(注7)		
				ICLK = 4 MHz		0.80	—				
			すべての周辺クロックが有効、コードはフラッシュから実行(注5)	ICLK = 24 MHz		—	7.40		(注8)		
		スリープモード	すべての周辺クロックが無効(注5)	ICLK = 24 MHz		0.65	—	(注7)			
				ICLK = 4 MHz		0.55	—				
			すべての周辺クロックが有効(注5)	ICLK = 24 MHz		3.00	—	(注8)			
				ICLK = 4 MHz		0.90	—				
		BGO 動作時の増加分(注6)					1.85	—		—	
		Low-speed モード(注3)	通常モード	すべての周辺クロックが無効、CoreMark コードはフラッシュから実行(注5)		ICLK = 2 MHz		0.28	—	mA	(注7)
	すべての周辺クロックが有効、コードはフラッシュから実行(注5)			ICLK = 2 MHz	—	2.40	(注8)				
	スリープモード		すべての周辺クロックが無効(注5)	ICLK = 2 MHz	0.12	—	(注7)				
			すべての周辺クロックが有効(注5)	ICLK = 2 MHz	0.31	—	(注8)				
	Subosc-speed モード(注4)		通常モード	すべての周辺クロックが有効、コードはフラッシュから実行(注5)	ICLK = 32.768 kHz	—	162	μA	(注8)		
			スリープモード	すべての周辺クロックが無効(注5)	ICLK = 32.768 kHz	1.90	—		(注8)		
				すべての周辺クロックが有効(注5)	ICLK = 32.768 kHz	4.95	—		(注8)		

注 1. 消費電流は、VCC に流れ込む電流の合計です。内部プルアップ MOS が OFF 状態のとき、消費電流値が適用されます。また、これらの値にはいずれの端子からの出力充放電電流も含まれません。

注 2. クロックソースは HOCO です。

注 3. クロックソースは MOCO です。

注 4. クロックソースはサブクロック発振器です。

注 5. BGO 動作は含まれません。

注 6. プログラム実行中に、データ格納用のフラッシュメモリのプログラム/イレースを実行した場合の増加分です。

注 7. PCLKB と PCLKD は、64 分周に設定されています。

注 8. PCLKB と PCLKD は、ICLK と同じ周波数です。

注 9. PCLKB は 2 分周に設定されています。PCLKD は ICLK と同じ周波数です。

注 10. VCC = 3.3 V

注 11. プリフェッチバッファは動作しています。

表 41.11 動作電流とスタンバイ電流 (2)

条件: VCC = AVCC0 = 1.6~5.5 V

項目					シンボル	Typ (注3)	Max	単位	測定条件	
消費電流 (注1)	ソフトウェアスタンバイモード(注2)	周辺モジュール停止	すべての SRAM (0x2000_4000～ 0x2000_7FFF) がオン	T _a = 25℃	I _{CC}	0.25	1.3	μA	—	
				T _a = 55℃		0.45	4.3			
				T _a = 85℃		1.25	15			
				T _a = 105℃		2.80	37			
				T _a = 125℃		6.85	89			
			8 KB SRAM (0x2000_4000～ 0x2000_5FFF) のみがオン	T _a = 25℃		0.25	1.3			
				T _a = 55℃		0.45	4.3			
				T _a = 85℃		1.20	15			
				T _a = 105℃		2.70	37			
				T _a = 125℃		6.40	89			
		低速オンチップオシレータでの RTC 動作時増加分 (注4)				0.3	—		—	
		サブクロック発振器での通常動作モードの RTC 動作 時増加分(注4)				0.2	—		SOMCR.SODRV[1:0] = 11b (低消費電力モード 3) RCR4.ROPSEL = 0 (通常 動作モードの RTC 動作)	
						0.95	—		SOMCR.SODRV[1:0] = 00b (通常モード) RCR4.ROPSEL = 0 (通常 動作モードの RTC 動作)	
		サブクロック発振器での低消費電力クロックモード の RTC 動作時増加分(注4)				0.15	—		SOMCR.SODRV[1:0] = 11b (低消費電力モード 3) RCR4.ROPSEL = 1 (低 消費電力クロックモード の RTC 動作)	
						0.9	—		SOMCR.SODRV[1:0] = 00b (通常モード) RCR4.ROPSEL = 1 (低 消費電力クロックモード の RTC 動作)	

注 1. 消費電流は、VCC に流れ込む電流の合計です。内部プルアップ MOS が OFF 状態のとき、消費電流値が適用されます。また、これらの値にはいずれの端子からの出力充放電電流も含まれません。

注 2. IWDT と LVD は動作していません。

注 3. VCC = 3.3 V

注 4. 低速オンチップオシレータまたはサブ発振回路の電流を含みます。

表 41.12 動作電流とスタンバイ電流 (3) (1/2)

条件: VCC = AVCC0 = 1.6~5.5 V

項目		シンボル	Min	Typ	Max	単位	測定条件
アナログ電源電流	12 ビット A/D 変換中 (高速 A/D 変換モード時)	I _{AVCC0}	—	—	1.44	mA	—
	12 ビット A/D 変換中 (低消費電力 A/D 変換モード時)		—	—	0.78	mA	—
	12 ビット A/D 変換待機中 (全ユニット) (注1)		—	—	1.0	μA	—
基準電源電流	12 ビット A/D 変換中	I _{REFH0}	—	—	120	μA	—
	12 ビット A/D 変換待機中		—	—	60	nA	—

表 41.12 動作電流とスタンバイ電流 (3) (2/2)

条件 : VCC = AVCC0 = 1.6~5.5 V

項目			シンボル	Min	Typ	Max	単位	測定条件
温度センサ (TSN) 動作電流			I _{TNS}	—	95	—	μA	—
USBFS 動作電流	ロースピード	動作	I _{USBFS}	—	1.36	6	mA	—
		スタンバイ		—	69	200	μA	
	フルスピード	動作		—	1.68	8	mA	
		スタンバイ		—	551	860	μA	
USBCC 動作電流	接続 SRC(注2)		I _{USBCC}	—	0.53	0.73	mA	—
	接続 SRC VRD-3.0(注3)			—	0.55	0.82	mA	—
	パワーダウン(注4)			—	0.01	0.02	μA	—

注 1. MCU がソフトウェアスタンバイモードまたは MSTPCRD.MSTPD16 (ADC120 モジュールストップビット) がモジュールストップ状態の場合

注 2. 有効ブロックはレギュレータ + VRADET (CCIO1 + CCIO2)

注 3. 有効ブロックはレギュレータ + SNKVRD15DET + SNKVRD30DET

注 4. CCC.PDOWN = 0 の場合

41.2.6 VCC 立ち上がり／立ち下がり勾配とリップル周波数

表 41.13 VCC 立ち上がり／立ち下がり勾配の特性

条件 : VCC = AVCC0 = 0~5.5 V

項目		シンボル	Min	Typ	Max	単位	測定条件
電源投入時の VCC 立ち上がり勾配	起動時電圧監視 0 リセット無効	$SrVCC$	0.02	—	2	ms/V	—
	起動時電圧監視 0 リセット有効(注1) (注2)				—		
	SCI ブートモード(注2)				2		

注 1. OFS1.LVDAS = 0 のとき

注 2. ブートモード時は、OFS1.LVDAS ビットの値にかかわらず、電圧監視 0 からのリセットは無効です。

表 41.14 立ち上がり／立ち下がり勾配とリップル周波数特性

条件 : VCC = AVCC0 = 1.6~5.5 V

リップル電圧は、VCC 上限 (5.5 V) と下限 (1.6 V) の範囲内で、許容リップル周波数 $f_{r(VCC)}$ を満たす必要があります。

VCC 変動が $VCC \pm 10\%$ を超える場合は、許容電圧変動立ち上がり／立ち下がり勾配 $dt/dVCC$ を満たす必要があります。

項目	シンボル	Min	Typ	Max	単位	測定条件
許容リップル周波数	$f_{r(VCC)}$	—	—	10	kHz	図 41.2 $V_{r(VCC)} \leq VCC \times 0.2$
		—	—	1	MHz	図 41.2 $V_{r(VCC)} \leq VCC \times 0.08$
		—	—	10	MHz	図 41.2 $V_{r(VCC)} \leq VCC \times 0.06$
許容電圧変動立ち上がり／立ち下がり勾配	$dt/dVCC$	1.0	—	—	ms/V	VCC 変動が $VCC \pm 10\%$ を超える場合




図 41.2 リップル波形

41.2.7 熱特性

ジャンクション温度 (T_j) の最大値は、「[41.2.1. \$T_j/T_a\$ の定義](#)」の値を超えないようにしてください。

T_j は、以下のいずれかの式で計算されます。

- $T_j = T_a + \theta_{ja} \times \text{総消費電力}$
- $T_j = T_t + \Psi_{jt} \times \text{総消費電力}$
 T_j : ジャンクション温度 (°C)
 T_a : 周囲温度 (°C)
 T_t : ケース上面中央部温度 (°C)
 θ_{ja} : 「ジャンクション」 - 「周囲」間の熱抵抗 (°C/W)
 Ψ_{jt} : 「ジャンクション」 - 「ケース上面中央部」間の熱抵抗 (°C/W)
- 総消費電力 = 電圧 $\times$ (リーク電流 + ダイナミック電流)
- IO のリーク電流 = $\Sigma (I_{OL} \times V_{OL}) / \text{電圧} + \Sigma (|I_{OH}| \times |V_{CC} - V_{OH}|) / \text{電圧}$
- IO のダイナミック電流 = $\Sigma IO (C_{in} + C_{load}) \times IO \text{ のスイッチング周波数} \times \text{電圧}$
 C_{in} : 入力容量
 C_{load} : 出力容量

θ_{ja} と Ψ_{jt} については、[表 41.15](#) を参照してください。

表 41.15 熱抵抗

項目	パッケージ	シンボル	値(注1)	単位	測定条件
熱抵抗	32 ピン HWQFN	θ_{ja}	22.5	°C/W	JESD 51-2 および 51-7 準拠
	48 ピン HWQFN		19.0		
	32 ピン LQFP		60.9		
	48 ピン LQFP		62.4		
	64 ピン LQFP 0.5 mm ピッチ		53.6		
	32 ピン HWQFN	Ψ_{jt}	0.20	°C/W	JESD 51-2 および 51-7 準拠
	48 ピン HWQFN		0.18		
	32 ピン LQFP		2.50		
	48 ピン LQFP		2.50		
	64 ピン LQFP 0.5 mm ピッチ		2.00		

注 1. 値は、4 層基板使用時の基準値です。熱抵抗は、基板の層数やサイズによって変わります。詳細は、JEDEC 規格を参照してください。

41.3 AC 特性

41.3.1 周波数

表 41.16 High-speed 動作モードの動作周波数

条件 : VCC = AVCC0 = 1.8~5.5 V

項目			シンボル	Min	Typ	Max(注5)	単位
動作周波数	システムクロック (ICLK)(注1)(注2)(注4)	1.8~5.5 V	f	0.032768	—	48	MHz
	周辺モジュールクロック (PCLKB)(注4)	1.8~5.5 V		—	—	32	
	周辺モジュールクロック (PCLKD)(注3)(注4)	1.8~5.5 V		—	—	64	

注 1. フラッシュメモリのプログラムまたはイレース実行時の ICLK 下限周波数は 1 MHz です。フラッシュメモリのプログラムまたはイレースに ICLK を 4 MHz 未満で使用する場合、周波数は 1 MHz、2 MHz、または 3 MHz に設定できます。1.5 MHz などの非整数周波数は設定できません。

注 2. フラッシュメモリのプログラムまたはイレース実行時の ICLK の周波数精度は±1.0%とします。クロックソースの周波数精度を確認してください。

注 3. ADC12 使用時の PCLKD の下限周波数は 1 MHz です。

注 4. ICLK、PCLKB、PCLKD の周波数関係については「8. クロック発生回路」を参照してください。

注 5. 動作周波数の最高値には内蔵オシレータの誤差は含まれていません。保証される動作範囲の詳細は、表 41.20 を参照してください。

表 41.17 Middle-speed モードの動作周波数

条件 : VCC = AVCC0 = 1.6~5.5 V

項目			シンボル	Min	Typ	Max(注5)	単位
動作周波数	システムクロック (ICLK)(注1)(注2)(注4)	1.8~5.5 V	f	0.032768	—	24	MHz
		1.6~1.8 V		0.032768	—	4	
	周辺モジュールクロック (PCLKB)(注4)	1.8~5.5 V		—	—	24	
		1.6~1.8 V		—	—	4	
	周辺モジュールクロック (PCLKD)(注3)(注4)	1.8~5.5 V		—	—	24	
		1.6~1.8 V		—	—	4	

注 1. フラッシュメモリのプログラムまたはイレース実行時の ICLK 下限周波数は 1 MHz です。フラッシュメモリのプログラムまたはイレースに ICLK を 4 MHz 未満で使用する場合、周波数は 1 MHz、2 MHz、または 3 MHz に設定できます。1.5 MHz などの非整数周波数は設定できません。

注 2. フラッシュメモリのプログラムまたはイレース実行時の ICLK の周波数精度は±1.0%とします。クロックソースの周波数精度を確認してください。

注 3. ADC12 使用時の PCLKD の下限周波数は 1 MHz です。

注 4. ICLK、PCLKB、PCLKD の周波数関係については「8. クロック発生回路」を参照してください。

注 5. 動作周波数の最高値には内蔵オシレータの誤差は含まれていません。保証される動作範囲の詳細は、表 41.20 を参照してください。

表 41.18 Low-speed モードの動作周波数

条件 : VCC = AVCC0 = 1.6~5.5 V

項目			シンボル	Min	Typ	Max(注5)	単位
動作周波数	システムクロック (ICLK)(注1)(注2)(注4)	1.6~5.5 V	f	0.032768	—	2	MHz
	周辺モジュールクロック (PCLKB)(注4)	1.6~5.5 V		—	—	2	
	周辺モジュールクロック (PCLKD)(注3)(注4)	1.6~5.5 V		—	—	2	

注 1. フラッシュメモリのプログラムまたはイレース実行時の ICLK 下限周波数は 1 MHz です。

注 2. フラッシュメモリのプログラムまたはイレース実行時の ICLK の周波数精度は±1.0%とします。クロックソースの周波数精度を確認してください。

注 3. ADC12 使用時の PCLKD の下限周波数は 1 MHz です。

注 4. ICLK、PCLKB、PCLKD の周波数関係については「8. クロック発生回路」を参照してください。

注 5. 動作周波数の最高値には内蔵オシレータの誤差は含まれていません。保証される動作範囲の詳細は、表 41.20 を参照してください。

表 41.19 Subosc-speed モードの動作周波数

条件 : VCC = AVCC0 = 1.6~5.5 V

項目			シンボル	Min	Typ	Max	単位
動作周波数	システムクロック (ICLK) ^{(注1)(注3)}	1.6~5.5 V	f	27.8528	32.768	37.6832	kHz
	周辺モジュールクロック (PCLKB) ^(注3)	1.6~5.5 V		—	—	37.6832	
	周辺モジュールクロック (PCLKD) ^{(注2)(注3)}	1.6~5.5 V		—	—	37.6832	

注 1. フラッシュメモリのプログラムおよびイレースはできません。

注 2. ADC12 は使用できません。

注 3. ICLK、PCLKB、PCLKD の周波数関係については「8. クロック発生回路」を参照してください。

41.3.2 クロックタイミング

表 41.20 クロックタイミング

項目	シンボル	Min	Typ	Max	単位	測定条件
EXTAL 外部クロック入力サイクル時間	t _{Xcyc}	50	—	—	ns	図 41.3
EXTAL 外部クロック入力 High レベルパルス幅	t _{XH}	20	—	—	ns	
EXTAL 外部クロック入力 Low レベルパルス幅	t _{XL}	20	—	—	ns	
EXTAL 外部クロック立ち上がり時間	t _{Xr}	—	—	5	ns	
EXTAL 外部クロック立ち下がり時間	t _{Xf}	—	—	5	ns	
EXTAL 外部クロック入力待機時間 ^(注1)	t _{EXWT}	0.3	—	—	μs	—
EXTAL 外部クロック入力周波数	f _{EXTAL}	—	—	20	MHz	1.8 V ≤ VCC ≤ 5.5 V
		—	—	4		1.6 V ≤ VCC < 1.8 V
メインクロック発振器発振周波数	f _{MAIN}	1	—	20	MHz	1.8 V ≤ VCC ≤ 5.5 V
		1	—	4		1.8 V ≤ VCC ≤ 5.5 V
LOCO クロック発振周波数	f _{LOCO}	27.8528	32.768	37.6832	kHz	—
LOCO クロック発振安定時間	t _{LOCO}	—	—	100	μs	図 41.4
IWDT 専用クロック発振周波数	f _{ILOCO}	12.75	15	17.25	kHz	—
MOCO クロック発振周波数	f _{MOCO}	6.8	8	9.2	MHz	—
MOCO クロック発振安定時間	t _{MOCO}	—	—	1	μs	—
HOCO クロック発振周波数	f _{HOCO24}	23.76	24	24.24	MHz	Ta = -40~125 °C 1.6 V ≤ VCC ≤ 5.5 V
	f _{HOCO32}	31.68	32	32.32		Ta = -40~125 °C 1.6 V ≤ VCC ≤ 5.5 V
	f _{HOCO48}	47.52	48	48.48		Ta = -40~125 °C 1.6 V ≤ VCC ≤ 5.5 V
	f _{HOCO64}	63.36	64	64.64		Ta = -40~125 °C 1.6 V ≤ VCC ≤ 5.5 V
HOCO クロック発振安定待機時間 ^{(注3) (注4)}	t _{HOCO24} t _{HOCO32} t _{HOCO48} t _{HOCO64}	—	6.7	7.7	μs	図 41.5
サブクロック発振器発振周波数	f _{SUB}	—	32.768	—	kHz	—
サブクロック発振安定時間 ^(注2)	t _{SUBOSC}	—	0.5	—	s	図 41.6

注 1. 外部クロックが安定しているとき、メインクロック発振器停止ビット (MOSCCR.MOSTP) を 0 (動作中) にしてからクロックが使用できるようになるまでの時間

注 2. サブクロック発振器の動作を開始するために SOSCCR.SOSTP ビットの設定を変更したら、サブクロック発振器は、必ずサブクロック発振安定待機時間が経過してから使用を開始してください。サブクロック発振安定待機時間には、発振器製造者の推奨値を使用してください。

注 3. MOCO 停止状態で HOCOCR.HCSTP ビットを 0 (発振) にした場合の特性です。MOCO 発振中に HOCOCR.HCSTP ビットを 0 (動作) にすると、この仕様は 1 μs 短くなります。

注 4. OSCSF.HOCOSF を確認して、安定時間が経過したかを確認してください。




図 41.3 EXTAL 外部クロック入力タイミング




図 41.4 LOCO クロック発振開始タイミング




図 41.5 HOCO クロック発振開始タイミング (HOCOCR.HCSTP ビット設定により開始)




図 41.6 サブクロック発振開始タイミング

41.3.3 リセットタイミング

表 41.21 リセットタイミング

項目		シンボル	Min	Typ	Max	単位	測定条件
RES パルス幅	電源投入時	t_{RESWP}	10	—	—	ms	図 41.7
	電源投入時以外	t_{RESW}	30	—	—	μ s	図 41.8
RES 解除後の待機時間（電源投入時）	LVD0 有効(注1)	t_{RESWT}	—	0.9	—	ms	図 41.7
	LVD0 無効(注2)		—	0.2	—		
RES 解除後の待機時間（電源投入中）	LVD0 有効(注1)	t_{RESWT2}	—	0.9	—	ms	図 41.8
	LVD0 無効(注2)		—	0.2	—		
内部リセット解除後の待機時間（ウォッチドッグタイマリセット、SRAM パリティエラーリセット、バスマスタ MPU エラーリセット、バスマスレーブ MPU エラーリセット、スタックポインタエラーリセット、ソフトウェアリセット）	LVD0 有効(注1)	t_{RESWT3}	—	0.9	—	ms	図 41.9
	LVD0 無効(注2)		—	0.15	—		

注 1. OFS1.LVDAS = 0 のとき

注 2. OFS1.LVDAS = 1 のとき




図 41.7 電源投入時リセット入力タイミング




図 41.8 リセット入力タイミング (1)




図 41.9 リセット入力タイミング (2)

41.3.4 ウェイクアップ時間

表 41.22 低消費電力モードからの復帰タイミング (1)

項目				シンボル	Min	Typ	Max	単位	測定条件
ソフトウェアスタンバイモードからの復帰時間(注1)	High-speed モード	メインクロック発振器に水晶振動子を接続	システムクロックソースはメインクロック発振器 (20 MHz)(注2)	t_{SBYMC}	—	2	3	ms	図 41.10
		メインクロック発振器に外部クロックを入力	システムクロックソースはメインクロック発振器 (20 MHz)(注3)	t_{SBYEX}	—	2.4	3.1	μ s	
		システムクロックソースは HOCO (HOCO クロックは 32 MHz) (注4)		t_{SBYHO}	—	7.4	9.1	μ s	
		システムクロックソースは HOCO (HOCO クロックは 48 MHz) (注5)		t_{SBYHO}	—	7.3	8.9	μ s	
		システムクロックソースは HOCO (HOCO クロックは 64 MHz) (注4)		t_{SBYHO}	—	7.4	9.1	μ s	
		システムクロックソースは MOCO (8 MHz)		t_{SBYMO}	—	4	5	μ s	

注 1. ICLK と PCLKx の分周比は許容周波数範囲の最小分周比です。復帰時間は、システムクロックソースにより決定されます。

注 2. メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) の設定値は 0x05 です。

注 3. メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) の設定値は 0x00 です。

注 4. システムクロックは 32 MHz です。

注 5. システムクロックは 48 MHz です。

表 41.23 低消費電力モードからの復帰タイミング (2)

項目				シンボル	Min	Typ	Max	単位	測定条件
ソフトウェアスタンバイモードからの復帰時間(注1)	Middle-speed モード	メインクロック発振器に水晶振動子を接続	システムクロックソースはメインクロック発振器 (20 MHz)(注2)	tSBYMC	—	2	3	ms	図 41.10
		メインクロック発振器に外部クロックを入力	システムクロックソースはメインクロック発振器 (20 MHz)(注3) VCC = 1.8 V ~ 5.5 V	tSBYEX	—	2.4	3.1	μs	
			システムクロックソースはメインクロック発振器 (20 MHz)(注3) VCC = 1.6 V ~ 1.8 V						
		システムクロックソースは HOCO(注4)	VCC = 1.8 V ~ 5.5 V	tSBYHO	—	7.7	9.4	μs	
			VCC = 1.6 V ~ 1.8 V	tSBYMO	—	15.7	17.9		
		システムクロックソースは MOCO (8 MHz)	VCC = 1.8 V ~ 5.5 V		—	4	5	μs	
			VCC = 1.6 V ~ 1.8 V	—	7.2	9			

注 1. ICLK と PCLKx の分周比は許容周波数範囲の最小分周比です。復帰時間は、システムクロックソースにより決定されます。

注 2. メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) の設定値は 0x05 です。

注 3. メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) の設定値は 0x00 です。

注 4. システムクロックは 24 MHz です。

表 41.24 低消費電力モードからの復帰タイミング (3)

項目				シンボル	Min	Typ	Max	単位	測定条件
ソフトウェアスタンバイモードからの復帰時間(注1)	Low-speedモード	メインクロック発振器に水晶振動子を接続	システムクロックソースはメインクロック発振器(2 MHz)(注2)	tSBYMC	—	2	3	ms	図 41.10
		メインクロック発振器に外部クロックを入力	システムクロックソースはメインクロック発振器(2 MHz)(注3)	tSBYEX	—	14.5	16	μs	
		システムクロックソースは MOCO(2 MHz)		tSBYMO	—	12	15	μs	

注 1. ICLK と PCLKx の分周比は許容周波数範囲の最小分周比です。復帰時間は、システムクロックソースにより決定されます。

注 2. メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) の設定値は 0x05 です。

注 3. メインクロック発振器ウェイトコントロールレジスタ (MOSCWTCR) の設定値は 0x00 です。

表 41.25 低消費電力モードからの復帰タイミング (4)

項目			シンボル	Min	Typ	Max	単位	測定条件
ソフトウェアスタンバイモードからの復帰時間 (注1)	Subosc-speed モード	システムクロックソースはサブクロック発振器 (32.768 kHz)	t _{SBYSC}	—	0.85	1	ms	図 41.10
		システムクロックソースは LOCO (32.768 kHz)	t _{SBYLO}	—	0.85	1.2	ms	

注 1. Subosc-speed モードでは、サブクロック発振器または LOCO はソフトウェアスタンバイモードでも引き続き発振します。




図 41.10 ソフトウェアスタンバイモード解除タイミング

表 41.26 低消費電力モードからの復帰タイミング (5)

項目		シンボル	Min	Typ	Max	単位	測定条件
ソフトウェアスタンバイモードからスヌーズモードへの復帰時間	High-speed モード システムクロックソースは HOCO	t_{SNZ}	—	6.6	8.1	μs	図 41.11
	Middle-speed モード システムクロックソースは HOCO (24 MHz) VCC = 1.8 V~5.5 V	t_{SNZ}	—	6.7	8.2	μs	
	Middle-speed モード システムクロックソースは HOCO (24 MHz) VCC = 1.6 V~1.8 V	t_{SNZ}	—	10.8	12.9	μs	
	Low-speed モード システムクロックソースは MOCO (2 MHz)	t_{SNZ}	—	6.7	8.0	μs	




図 41.11 ソフトウェアスタンバイモードからスリープモードへの復帰タイミング

41.3.5 NMI/IRQ ノイズフィルタ

表 41.27 NMI/IRQ ノイズフィルタ

項目	シンボル	Min	Typ	Max	単位	測定条件
NMI パルス幅	t_{NMIW}	200	—	—	ns	NMI デジタルフィルタ無効
		$t_{Pcyc} \times 2$ (注1)	—	—		$t_{Pcyc} \times 2 \leq 200 \text{ ns}$
		200	—	—		NMI デジタルフィルタ有効
		$t_{NMICK} \times 3.5$ (注2)	—	—		$t_{NMICK} \times 3 \leq 200 \text{ ns}$ $t_{NMICK} \times 3 > 200 \text{ ns}$
IRQ パルス幅	t_{IRQW}	200	—	—	ns	IRQ デジタルフィルタ無効
		$t_{Pcyc} \times 2$ (注1)	—	—		$t_{Pcyc} \times 2 \leq 200 \text{ ns}$ $t_{Pcyc} \times 2 > 200 \text{ ns}$
		200	—	—		IRQ デジタルフィルタ有効
		$t_{IRQCK} \times 3.5$ (注3)	—	—		$t_{IRQCK} \times 3 \leq 200 \text{ ns}$ $t_{IRQCK} \times 3 > 200 \text{ ns}$

注. ソフトウェアスタンバイモード時は最小 200 ns です。

注. クロックソースを切り替える場合、切り替えられるクロックソースの 4 クロックサイクルを足す必要があります。

注 1. t_{Pcyc} は PCLKB の周期を意味します。

注 2. t_{NMICK} は、NMI デジタルフィルタサンプリングクロックの周期を意味します。

注 3. t_{IRQCK} は、IRQ_i デジタルフィルタサンプリングクロックの周期を示します ($i = 0 \sim 7$)。




図 41.12 NMI 割り込み入力タイミング




図 41.13 IRQ 割り込み入力タイミング

41.3.6 I/O ポート、POEG、GPT、AGTW、KINT、ADC12 のトリガタイミング

表 41.28 I/O ポート、POEG、GPT、AGT、KINT、ADC12 のトリガタイミング

項目			シンボル	Min	Max	単位	測定条件
I/O ポート	入力データパルス幅	$2.7\text{ V} \leq \text{VCC} \leq 5.5\text{ V}$	t_{PRW}	2	—	t_{Pcyc}	図 41.14
		$2.4\text{ V} \leq \text{VCC} < 2.7\text{ V}$		3			
		$1.6\text{ V} \leq \text{VCC} < 2.4\text{ V}$		4			
POEG	POEG 入力トリガパルス幅		t_{POEW}	3	—	t_{Pcyc}	図 41.15
GPT	インプットキャプチャパルス幅	単エッジ	t_{GTICW}	1.5	—	t_{PDcyc}	図 41.16
		両エッジ		2.5	—		
AGTW	AGTIO、AGTEE 入力サイクル	$1.8\text{ V} \leq \text{VCC} \leq 5.5\text{ V}$	t_{ACYC} (注1)	250	—	ns	図 41.17
		$1.6\text{ V} \leq \text{VCC} < 1.8\text{ V}$		2000	—	ns	
	AGTIO、AGTEE 入力 High レベル幅、Low レベル幅	$1.8\text{ V} \leq \text{VCC} \leq 5.5\text{ V}$	t_{ACKWH}	100	—	ns	
		$1.6\text{ V} \leq \text{VCC} < 1.8\text{ V}$	t_{ACKWL}	800	—	ns	
	AGTIO、AGTO、AGTOA、AGTOB 出力サイクル	$2.7\text{ V} \leq \text{VCC} \leq 5.5\text{ V}$	t_{ACYC2}	62.5	—	ns	図 41.17
		$2.4\text{ V} \leq \text{VCC} < 2.7\text{ V}$		125	—	ns	
		$1.8\text{ V} \leq \text{VCC} < 2.4\text{ V}$		250	—	ns	
		$1.6\text{ V} \leq \text{VCC} < 1.8\text{ V}$		500	—	ns	
ADC12	12 ビット A/D コンバータトリガ入力パルス幅		t_{TRGW}	1.5	—	t_{Pcyc}	図 41.18
KINT	KRn (n = 00~07) パルス幅		t_{KR}	250	—	ns	図 41.19

注 1. AGTIO 入力の制約: $t_{Pcyc} \times 2$ (t_{Pcyc} : PCLKB サイクル) $< t_{ACYC}$




図 41.14 I/O ポート入力タイミング




図 41.15 POEG 入カトリガタイミング




図 41.16 GPT インプットキャプチャタイミング




図 41.17 AGTW I/O タイミング




図 41.18 ADC12 トリガ入力タイミング




図 41.19 キー割り込み入力タイミング

41.3.7 CAC タイミング

表 41.29 CAC タイミング

条件 : VCC = AVCC0 = 1.6~5.5 V

項目			シンボル	Min	Typ	Max	単位	測定条件
CAC	CACREF 入力パルス幅	$t_{P_{Cyc}}^{(注1)} \leq t_{CAC}^{(注2)}$	t_{CACREF}	$4.5 \times t_{CAC} + 3 \times t_{P_{Cyc}}$	—	—	ns	—
		$t_{P_{Cyc}}^{(注1)} > t_{CAC}^{(注2)}$		$5 \times t_{CAC} + 6.5 \times t_{P_{Cyc}}$	—	—	ns	


注 1. $t_{P_{Cyc}}$: PCLKB の周期
注 2. t_{CAC} : CAC カウントクロックソースの周期

41.3.8 SCI タイミング

表 41.30 SCI タイミング (1)


条件 : VCC = AVCC0 = 1.6~5.5 V

項目				シンボル	Min	Max	単位	測定条件
SCI	入力クロックサイクル	調歩同期式	2.7 V ≤ VCC ≤ 5.5 V	t _{Scyc}	125	—	ns	図 41.20
			2.4 V ≤ VCC < 2.7 V		250	—		
			1.8 V ≤ VCC < 2.4 V		500	—		
			1.6 V ≤ VCC < 1.8 V		1000	—		
		クロック同期式	2.7 V ≤ VCC ≤ 5.5 V		187.5	—		
			2.4 V ≤ VCC < 2.7 V		375	—		
			1.8 V ≤ VCC < 2.4 V		750	—		
			1.6 V ≤ VCC < 1.8 V		1500	—		
	入力クロックパルス幅			t _{SCKW}	0.4	0.6	t _{Scyc}	
	入力クロック立ち上がり時間			t _{SCKr}	—	20	ns	
	入力クロック立ち下がり時間			t _{SCKf}	—	20	ns	
	出力クロックサイクル	調歩同期式	2.7 V ≤ VCC ≤ 5.5 V	t _{Scyc}	187.5	—	ns	
			2.4 V ≤ VCC < 2.7 V		375	—		
			1.8 V ≤ VCC < 2.4 V		750	—		
			1.6 V ≤ VCC < 1.8 V		1500	—		
		クロック同期式	2.7 V ≤ VCC ≤ 5.5 V		125	—		
			2.4 V ≤ VCC < 2.7 V		250	—		
			1.8 V ≤ VCC < 2.4 V		500	—		
			1.6 V ≤ VCC < 1.8 V		1000	—		
	出力クロックパルス幅			t _{SCKW}	0.4	0.6	t _{Scyc}	
	出力クロック立ち上がり時間		1.8 V ≤ VCC ≤ 5.5 V	t _{SCKr}	—	20	ns	
			1.6 V ≤ VCC < 1.8 V		—	30		
	出力クロック立ち下がり時間		1.8 V ≤ VCC ≤ 5.5 V	t _{SCKf}	—	20	ns	
1.6 V ≤ VCC < 1.8 V			—		30			
送信データ遅延時間 (マスタ)	クロック同期式	1.8 V ≤ VCC ≤ 5.5 V	t _{TXD}	—	40	ns	図 41.21	
		1.6 V ≤ VCC < 1.8 V		—	45			
送信データ遅延時間 (スレーブ)	クロック同期式	2.7 V ≤ VCC ≤ 5.5 V		—	55	ns		
		2.4 V ≤ VCC < 2.7 V		—	60			
		1.8 V ≤ VCC < 2.4 V		—	100			
		1.6 V ≤ VCC < 1.8 V		—	125			
受信データセットアップ時間 (マスタ)	クロック同期式	2.7 V ≤ VCC ≤ 5.5 V	t _{RXS}	45	—	ns		
		2.4 V ≤ VCC < 2.7 V		55	—			
		1.8 V ≤ VCC < 2.4 V		90	—			
		1.6 V ≤ VCC < 1.8 V		110	—			
受信データセットアップ時間 (スレーブ)	クロック同期式	2.7 V ≤ VCC ≤ 5.5 V		40	—	ns		
		1.6 V ≤ VCC < 2.7 V		45	—			
受信データホールド時間 (マスタ)	クロック同期式		t _{RXH}	5	—	ns		
受信データホールド時間 (スレーブ)	クロック同期式		t _{RXH}	40	—	ns		



注. $n = 0 \sim 2, 9$

図 41.20 SCK クロック入力タイミング



注. $n = 0 \sim 2, 9$

図 41.21 クロック同期式モードにおける SCI 入出力タイミング

表 41.31 SCI タイミング (2) (1/2)

条件 : VCC = AVCC0 = 1.6~5.5 V

項目			シンボル	Min	Max	単位 (注1)	測定条件	
簡易 SPI	SCK クロックサイクル出力（マスタ）	2.7 V ≤ VCC ≤ 5.5 V	tSPcyc	125	—	ns	図 41.22	
		2.4 V ≤ VCC < 2.7 V		250	—			
		1.8 V ≤ VCC < 2.4 V		500	—			
		1.6 V ≤ VCC < 1.8 V		1000	—			
	SCK クロックサイクル入力（スレーブ）	2.7 V ≤ VCC ≤ 5.5 V		187.5	—			
		2.4 V ≤ VCC < 2.7 V		375	—			
		1.8 V ≤ VCC < 2.4 V		750	—			
		1.6 V ≤ VCC < 1.8 V		1500	—			
	SCK クロック High レベルパルス幅		tSPCKWH	0.4	0.6	tSPcyc		
	SCK クロック Low レベルパルス幅		tSPCKWL	0.4	0.6	tSPcyc		
	SCK クロック立ち上がり／立ち下がり時間	1.8 V ≤ VCC ≤ 5.5 V	tSPCKr,	—	20	ns		
		1.6 V ≤ VCC < 1.8 V	tSPCKf	—	30			
	データ入力セットアップ時間	マスタ	2.7 V ≤ VCC ≤ 5.5 V	tSU	45	—	ns	図 41.23～図 41.26
			2.4 V ≤ VCC < 2.7 V		55	—		
			1.8 V ≤ VCC < 2.4 V		80	—		
			1.6 V ≤ VCC < 1.8 V		110	—		
		スレーブ	2.7 V ≤ VCC ≤ 5.5 V		40	—		
			1.6 V ≤ VCC < 2.7 V		45	—		
データ入力ホールド時間	マスタ	tH	33.3	—	ns			
	スレーブ		40	—				
SS 入力セットアップ時間			tLEAD	1	—	tSPcyc		
SS 入力ホールド時間			tLAG	1	—	tSPcyc		
データ出力遅延時間	マスタ	1.8 V ≤ VCC ≤ 5.5 V	tOD	—	40	ns		
		1.6 V ≤ VCC < 1.8 V		—	50			
	スレーブ	2.4 V ≤ VCC ≤ 5.5 V		—	65			
		1.8 V ≤ VCC < 2.4 V		—	100			
		1.6 V ≤ VCC < 1.8 V		—	125			
データ出力ホールド時間	マスタ	2.7 V ≤ VCC ≤ 5.5 V	tOH	-10	—	ns		
		2.4 V ≤ VCC < 2.7 V		-20	—			
		1.8 V ≤ VCC < 2.4 V		-30	—			
		1.6 V ≤ VCC < 1.8 V		-40	—			
	スレーブ			-10	—			
データ立ち上がり／立ち下がり時間	マスタ	1.8 V ≤ VCC ≤ 5.5 V	tDr, tDf	—	20	ns		
		1.6 V ≤ VCC < 1.8 V		—	30			
	スレーブ	1.8 V ≤ VCC ≤ 5.5 V		—	20			
		1.6 V ≤ VCC < 1.8 V		—	30			

表 41.31 SCI タイミング (2) (2/2)

条件 : $V_{CC} = AV_{CC0} = 1.6 \sim 5.5 \text{ V}$

項目				シンボル	Min	Max	単位 (注1)	測定条件
簡易 SPI	スレーブアクセス時間	2.4 V≦VCC≦5.5 V		tSA	—	6	tPcyc	図 41.26
		1.8 V≦VCC < 2.4 V	24 MHz≦PCLKB≦ 32 MHz		—	7		
			PCLKB < 24 MHz		—	6		
		1.6 V≦VCC < 1.8 V			—	6		
	スレーブ出力解放時間	2.4 V≦VCC≦5.5 V		tREL	—	6	tPcyc	
		1.8 V≦VCC < 2.4 V	24 MHz≦PCLKB≦ 32 MHz		—	7		
			PCLKB < 24 MHz		—	6		
		1.6 V≦VCC < 1.8 V			—	6		


注 1. t_{Pcyc} : PCLKB の周期

図 41.22 SCI 簡易 SPI モードクロックタイミング




図 41.23 SCI 簡易 SPI モードタイミング (マスタ、CKPH = 1)




図 41.24 SCI 簡易 SPI モードタイミング (マスタ、CKPH = 0)




図 41.25 SCI 簡易 SPI モードタイミング (スレーブ、CKPH = 1)




図 41.26 SCI 簡易 SPI モードタイミング (スレーブ、CKPH = 0)

表 41.32 SCI タイミング (3)

条件 : $V_{CC} = AVCC0 = 2.7 \sim 5.5 \text{ V}$

項目		シンボル	Min	Max	単位	測定条件
簡易 IIC (標準モード)	SDA 入力立ち上がり時間	t_{Sr}	—	1000	ns	図 41.27
	SDA 入力立ち下がり時間	t_{Sf}	—	300	ns	
	SDA 入カスパイクパルス除去時間	t_{SP}	0	$4 \times t_{IICcyc}$ (注1)	ns	
	データ入力セットアップ時間	t_{SDAS}	250	—	ns	
	データ入力ホールド時間	t_{SDAH}	0	—	ns	
	SCL、SDA の負荷容量	C_b (注2)	—	400	pF	
簡易 IIC (ファストモード)	SDA 入力立ち上がり時間	t_{Sr}	—	300	ns	図 41.27
	SDA 入力立ち下がり時間	t_{Sf}	—	300	ns	
	SDA 入カスパイクパルス除去時間	t_{SP}	0	$4 \times t_{IICcyc}$ (注1)	ns	
	データ入力セットアップ時間	t_{SDAS}	100	—	ns	
	データ入力ホールド時間	t_{SDAH}	0	—	ns	
	SCL、SDA の負荷容量	C_b (注2)	—	400	pF	


注 1. t_{IICcyc} : SMR.CKS[1:0]ビットによって選択されたクロックサイクル。注 2. C_b はバスラインの容量総計を意味します。

図 41.27 SCI 簡易 IIC モードタイミング

41.3.9 SPI タイミング

表 41.33 SPI タイミング (1/3)

項目				シンボル	Min	Max	単位 (注1)	測定条件	
SPI	RSPCK クロックサイクル	マスタ	2.7 V ≤ VCC ≤ 5.5 V	tSPcyc	62.5	—	ns	図 41.28 C = 30 pF	
			2.4 V ≤ VCC < 2.7 V		125	—			
			1.8 V ≤ VCC < 2.4 V		250	—			
			1.6 V ≤ VCC < 1.8 V		500	—			
		スレーブ	2.7 V ≤ VCC ≤ 5.5 V		187.5	—			
			2.4 V ≤ VCC < 2.7 V		375	—			
			1.8 V ≤ VCC < 2.4 V		750	—			
			1.6 V ≤ VCC < 1.8 V		1500	—			
	RSPCK クロック High レベルパルス幅	マスタ		tSPCKWH	(tSPcyc − tSPCKr − tSPCKf) / 2 − 3	—	ns		
		スレーブ			3 × tPcyc	—			
	RSPCK クロック Low レベルパルス幅	マスタ		tSPCKWL	(tSPcyc − tSPCKr − tSPCKf) / 2 − 3	—	ns		
		スレーブ			3 × tPcyc	—			
	RSPCK クロック立ち上がり／立ち下がり時間	出力	2.7 V ≤ VCC ≤ 5.5 V		tSPCKr, tSPCKf	—	10		ns
			2.4 V ≤ VCC < 2.7 V			—	15		
			1.8 V ≤ VCC ≤ 2.4 V			—	20		
			1.6 V ≤ VCC < 1.8 V			—	30		
		入力			—	0.1	μs/V		

表 41.33 SPI タイミング (2/3)

項目				シンボル	Min	Max	単位 (注1)	測定条件	
SPI	データ入力 セットアップ時間	マスタ	2.7 V ≤ VCC ≤ 5.5 V		t _{SU}	10	—	ns	図 41.29 ~ 図 41.34 C = 30 pF
			2.4 V ≤ VCC < 2.7 V	16 MHz < PCLKB ≤ 32 MHz		30	—		
				PCLKB ≤ 16 MHz		10	—		
			1.8 V ≤ VCC < 2.4 V	16 MHz < PCLKB ≤ 32 MHz		55	—		
				8 MHz < PCLKB ≤ 16 MHz		30	—		
				PCLKB ≤ 8 MHz		10	—		
			1.6 V ≤ VCC < 1.8 V			10	—		
		スレーブ	2.4 V ≤ VCC ≤ 5.5 V			10	—		
			1.8 V ≤ VCC < 2.4 V			15	—		
			1.6 V ≤ VCC < 1.8 V			20	—		
	データ入力 ホールド時間	マスタ (RSPCK は PCLKB/2)		t _{HF}	0	—	ns		
		マスタ (RSPCK は PCLKB/2 以外)		t _H	t _{Pcyc}	—			
		スレーブ		t _H	20	—			
SPI	SSL セット アップ時間	マスタ	1.8 V ≤ VCC ≤ 5.5 V		t _{LEAD}	-30 + N × t _{SPcyc} (注2)	—	ns	
			1.6 V ≤ VCC < 1.8 V			-50 + N × t _{SPcyc} (注2)	—		
		スレーブ		6 × t _{Pcyc}		—	ns		
	SSL ホールド 時間	マスタ		t _{LAG}	-30 + N × t _{SPcyc} (注3)	—	ns		
		スレーブ			6 × t _{Pcyc}	—	ns		
	データ出力 遅延時間	マスタ	2.7 V ≤ VCC ≤ 5.5 V		t _{OD}	—	14	ns	
			2.4 V ≤ VCC < 2.7 V			—	20		
			1.8 V ≤ VCC < 2.4 V			—	25		
			1.6 V ≤ VCC < 1.8 V			—	30		
		スレーブ	2.7 V ≤ VCC ≤ 5.5 V			—	50		
			2.4 V ≤ VCC < 2.7 V			—	60		
			1.8 V ≤ VCC < 2.4 V			—	85		
			1.6 V ≤ VCC < 1.8 V			—	110		
	データ出力 ホールド時間	マスタ		t _{OH}	0	—	ns		
		スレーブ			0	—			
	連続送信遅 延時間	マスタ		t _{TD}	t _{SPcyc} + 2 × t _{Pcyc}	8 × t _{SPcyc} + 2 × t _{Pcyc}	ns		
		スレーブ			6 × t _{Pcyc}	—			

表 41.33 SPI タイミング (3/3)

項目				シンボル	Min	Max	単位 (注1)	測定条件
SPI	MOSI、MISO 立ち上がり ／立ち下がり時間	出力	2.7 V≦VCC≦5.5 V	t _{Dr} , t _{Df}	—	10	ns	図 41.29～ 図 41.34 C = 30 pF
			2.4 V≦VCC < 2.7 V		—	15		
			1.8 V≦VCC < 2.4 V		—	20		
			1.6 V≦VCC < 1.8 V		—	30		
		入力	—		1	μs		
	SSL 立ち上 がり／立ち 下がり時間	出力	2.7 V≦VCC≦5.5 V	t _{SSLr} , t _{SSLf}	—	10	ns	
			2.4 V≦VCC < 2.7 V		—	15		
			1.8 V≦VCC < 2.4 V		—	20		
			1.6 V≦VCC < 1.8 V		—	30		
		入力	—		1	μs		
	スレーブアクセス時 間	2.4 V≦VCC≦5.5 V		t _{SA}	—	2 × t _{Pcyc} + 100	ns	図 41.33 と 図 41.34 C = 30 pF
		1.8 V≦VCC < 2.4 V			—	2 × t _{Pcyc} + 140		
		1.6 V≦VCC < 1.8 V			—	2 × t _{Pcyc} + 180		
	スレーブ出力開放時 間	2.4 V≦VCC≦5.5 V		t _{REL}	—	2 × t _{Pcyc} + 100	ns	
		1.8 V≦VCC < 2.4 V			—	2 × t _{Pcyc} + 140		
		1.6 V≦VCC < 1.8 V			—	2 × t _{Pcyc} + 180		

注 1. t_{Pcyc} : PCLKB の周期

注 2. N は SPCKD レジスタで設定可能な 1～8 の整数です。

注 3. N は SSLND レジスタで設定可能な 1～8 の整数です。




図 41.28 SPI クロックタイミング




図 41.29 SPI タイミング (マスタ、CPHA = 0) (ビットレート : PCLKB を 2 分周以外に設定)




図 41.30 SPI タイミング (マスタ、CPHA = 0) (ビットレート : PCLKB を 2 分周に設定)




図 41.31 SPI タイミング (マスタ、CPHA = 1) (ビットレート : PCLKB を 2 分周以外に設定)




図 41.32 SPI タイミング (マスタ、CPHA = 1) (ビットレート : PCLKB を 2 分周に設定)




図 41.33 SPI タイミング (スレーブ、CPHA = 0)




図 41.34 SPI タイミング (スレーブ、CPHA = 1)

41.3.10 I3C タイミング

表 41.34 IIC タイミング

条件 : VCC = 2.7~5.5 V

項目	シンボル	Min(注1)	Max	単位	測定条件
IIC (標準モード、SMBus)	SCL サイクル時間	t_{SCL}	$6 (40) \times t_{IICcyc} + 4 \times t_{Pcyc} + 1300$	—	図 41.35
	SCL High レベルパルス幅	t_{SCLH}	$3 (20) \times t_{IICcyc} + 2 \times t_{Pcyc} + 300$	—	
	SCL Low レベルパルス幅	t_{SCLL}	$3 (20) \times t_{IICcyc} + 2 \times t_{Pcyc} + 800$	—	
	SCL、SDA 立ち上がり時間	t_{Sr}	1000	ns	
	SCL、SDA 立ち下がり時間	t_{Sf}	300	ns	
	SCL、SDA スパイクパルス除去時間	t_{SP}	$1 (16) \times t_{IICcyc}$	ns	
	SDA バスフリー時間	t_{BUF}	$3 (20) \times t_{IICcyc} + 300$	—	
	スタートコンディションホールド時間	t_{STAH}	$t_{IICcyc} + 300$	—	
	繰り返しのスタートコンディションセットアップ時間	t_{STAS}	1000	ns	
	ストップコンディションセットアップ時間	t_{STOS}	1000	ns	
	データセットアップ時間	t_{SDAS}	$t_{IICcyc} + 50$	ns	
	データ保持時間	t_{SDAH}	0	ns	
	SCL、SDA の負荷容量	C_b	400	pF	
IIC (ファストモード)	SCL サイクル時間	t_{SCL}	$6 (40) \times t_{IICcyc} + 4 \times t_{Pcyc} + 600$	—	図 41.35
	SCL High レベルパルス幅	t_{SCLH}	$3 (20) \times t_{IICcyc} + 2 \times t_{Pcyc} + 300$	—	
	SCL Low レベルパルス幅	t_{SCLL}	$3 (20) \times t_{IICcyc} + 2 \times t_{Pcyc} + 300$	—	
	SCL、SDA 立ち上がり時間	t_{Sr}	300	ns	
	SCL、SDA 立ち下がり時間	t_{Sf}	300	ns	
	SCL、SDA スパイクパルス除去時間	t_{SP}	$1 (16) \times t_{IICcyc}$	ns	
	SDA バスフリー時間	t_{BUF}	$3 (20) \times t_{IICcyc} + 300$	—	
	スタートコンディションホールド時間	t_{STAH}	$t_{IICcyc} + 300$	—	
	繰り返しのスタートコンディションセットアップ時間	t_{STAS}	300	ns	
	ストップコンディションセットアップ時間	t_{STOS}	300	ns	
	データセットアップ時間	t_{SDAS}	$t_{IICcyc} + 50$	ns	
	データ保持時間	t_{SDAH}	0	ns	
	SCL、SDA の負荷容量	C_b	400	pF	

注. t_{IICcyc} : IIC 内部基準クロック (IICφ) サイクル、 t_{Pcyc} : PCLKD サイクル

注 1. DNFE.DNFE が 1 でデジタルフィルタが有効な場合、INCTL.DNFS[3:0]が 1111b であると括弧内の値が適用されます。

表 41.35 IIC タイミング (ファストモード+)

条件 : VCC = 2.7~5.5 V

項目	シンボル	Min(注1)	Max	単位	測定条件
IIC (ファストモード+)	SCL サイクル時間	t_{SCL}	$6(40) \times t_{IICcyc} + 4 \times t_{Pcyc} + 240$	—	図 41.35
	SCL High レベルパルス幅	t_{SCLH}	$3(20) \times t_{IICcyc} + 2 \times t_{Pcyc} + 120$	—	
	SCL Low レベルパルス幅	t_{SCLL}	$3(20) \times t_{IICcyc} + 2 \times t_{Pcyc} + 120$	—	
	SCL、SDA 立ち上がり時間	t_{Sr}	120	ns	
	SCL、SDA 立ち下がり時間	t_{Sf}	120	ns	
	SCL、SDA スパイクパルス除去時間	t_{SP}	$1(16) \times t_{IICcyc}$	ns	
	SDA バスフリー時間	t_{BUF}	$3(20) \times t_{IICcyc} + 120$	—	
	スタートコンディションホールド時間	t_{STAH}	$t_{IICcyc} + 135$	ns	
	繰り返しのスタートコンディションセットアップ時間	t_{STAS}	260	ns	
	ストップコンディションセットアップ時間	t_{STOS}	260	ns	
	データセットアップ時間	t_{SDAS}	50	ns	
	データ保持時間	t_{SDAH}	0	ns	
	SCL、SDA の負荷容量	C_b	550	pF	

注. t_{IICcyc} : IIC 内部基準クロック (IICφ) サイクル、 t_{Pcyc} : PCLKD の周期

注 1. INCTL.DNFE が 1 でデジタルフィルタが有効な場合、INCTL.DNFS[3:0] が 1111b であると括弧内の値が適用されます。

表 41.36 IIC タイミング (HS モード)


条件 : VCC = 2.7~5.5 V

項目		シンボル	Cb = 100 pF		Cb = 400 pF		単位	測定条件
			Min(注1)	Max	Min(注1)	Max		
IIC (HS モード)	SCL サイクル時間	t _{SCL}	PCLKD = 64 MHz のとき、330 (+ 10 × t _{IICcyc}) PCLKD = 48 MHz のとき、390 (+ 10 × t _{IICcyc})	—	PCLKD = 64 MHz のとき、500 (+ 10 × t _{IICcyc}) (注2) PCLKD = 48 MHz のとき、560 (+ 10 × t _{IICcyc})	—	ns	図 41.35
	SCL High レベルパルス幅	t _{SCL H}	PCLKD = 64 MHz のとき、125 (+ 5 × t _{IICcyc}) PCLKD = 48 MHz のとき、155 (+ 5 × t _{IICcyc})	—	PCLKD = 64 MHz のとき、140 (+ 5 × t _{IICcyc}) PCLKD = 48 MHz のとき、170 (+ 5 × t _{IICcyc})	—	ns	
	SCL Low レベルパルス幅	t _{SCL L}	PCLKD = 64 MHz のとき、205 (+ 5 × t _{IICcyc}) PCLKD = 48 MHz のとき、230 (+ 5 × t _{IICcyc})	—	PCLKD = 64 MHz のとき、320 (+ 5 × t _{IICcyc}) PCLKD = 48 MHz のとき、350 (+ 5 × t _{IICcyc})	—	ns	
	SCL 立ち上がり時間	t _{Sr}	—	40	—	80	ns	
	繰り返しのスタートコンディション後、およびアクノリッジビット後の SCL 立ち上がり時間	t _{Sr}	—	80	—	160	ns	
	SCL 立ち下がり時間	t _{Sf}	—	40	—	80	ns	
	SDA 立ち下がり時間	t _{Sf}	—	80	—	160	ns	
	SDA 立ち下がり時間	t _{Sf}	—	80	—	160	ns	
	SCL、SDA スパイクパルス除去時間	t _{SP}	0	1 (4) × t _{IICcyc}	0	1 (4) × t _{IICcyc}	ns	
	スタートコンディションホールド時間	t _{STA H}	t _{IICcyc} + 135	—	t _{IICcyc} + 135	—	ns	
	繰り返しのスタートコンディションセットアップ時間	t _{STAS}	160	—	160	—	ns	
	ストップコンディションセットアップ時間	t _{STO S}	160	—	160	—	ns	
	データセットアップ時間	t _{SDA S}	10	—	10	—	ns	
	データ保持時間	t _{SDA H}	0	80	0	150	ns	
	SCL、SDA の負荷容量	C _b	—	100	—	400	pF	

注. t_{IICcyc} : IIC 内部基準クロック (IICφ) サイクル、t_{pcyc} : PCLKD の周期

注 1. INCTL.DNFE が 1 でデジタルフィルタが有効な場合、INCTL.DNFS[3:0] が 1111b であると括弧内の値が適用されます。

注 2. 最高 SCL クロック周波数は 1.7 MHz です。



注. $n = 0$

注 1. S、P、Sr はそれぞれ以下の条件を示します。

S : スタートコンディション

P : ストップコンディション

Sr : リスタートコンディション

図 41.35 I²C バスインタフェース入出力タイミング

表 41.37 I³C タイミング (オープンドレインタイミングパラメータ)

条件 : VCC = 2.97~3.63 V

項目	シンボル	タイミング図	Min	Max	単位	備考
SCL クロック Low 期間	t_{LOW_OD}	図 41.38	200	—	ns	1, 2
	$t_{DIG\_OD\_L}$	図 41.38	$t_{LOW\_ODmin} + t_{rDA\_ODmin}$	—	ns	—
SDA 信号立ち下がり時間	t_{rDA_OD}	図 41.38	t_{CF}	33	ns	—
SDA データセットアップ時間オープンドレインモード	t_{SU_OD}	図 41.37	4	—	ns	1
		図 41.38				
スタート (S) コンディション後クロック	t_{CAS}	図 41.38	38.4	ENTAS0: 1 μ	秒	5, 6
				ENTAS1: 100 μ		
				ENTAS2: 2 m		
				ENTAS3: 50 m		
ストップ (P) コンディション前クロック	t_{CBP}	図 41.39	t_{CASmin}	—	秒	—
ハンドオフ中のカレントマスタからセカンダリマスタまでのオーバーラップ時間	$t_{MMOoverlap}$	図 41.44	$t_{DIG\_OD\_Lmin}$	—	ns	—
バス使用可能条件	t_{AVAL}	—	1	—	μ s	7
バスアイドル条件	t_{IDLE}	—	1	—	ms	—
SDA Low 駆動していない新マスタの内部時間	t_{MMLock}	図 41.44	$t_{AVALmin}$	—	μ s	—

注. 1. $t_{LOWmin} + t_{DS\_ODmin} + t_{rDA\_ODtyp} + t_{SU\_ODmin}$ と近似的に同じです。


2. 安全な場合、すなわち SDA がすでに V_{IH} を上回っている場合、マスタは短い Low 期間を使用する可能性があります。

3. I²C デバイスがスタートを確認する必要があるレガシーバス上


4. オプションの ENTASx CCC をサポートしていないスレーブは、ENTAS3 に示されている t_{CAS} 最大値を使用します。

5. Fm レガシー I²C デバイスのミックスバス上で、 t_{AVAL} は Fm バスフリー条件時間 (t_{BUF}) より 300 ns 短いです。

表 41.38 I3C タイミング (SDR 用プッシュプルタイミングパラメータ)

項目	シンボル	タイミング図	Min	Max	単位	備考
SCL クロック周波数	f_{SCL}	—	0.01	4.6 (PCLKD = 64 M の場合) 3.4 (PCLKD = 48 M の場合)	MHz	1
SCL クロック Low 期間	t_{LOW}		80 (PCLKD = 64 M の場合) 104 (PCLKD = 48 M の場合)	—	ns	—
	t_{DIG_L}		88 (PCLKD = 64 M の場合) 112 (PCLKD = 48 M の場合)	—	ns	2.4
SCL クロック High 期間	t_{HIGH}		112 (PCLKD = 64 M の場合) 148 (PCLKD = 48 M の場合)	—	ns	—
	t_{DIG_H}		120 (PCLKD = 64 M の場合) 156 (PCLKD = 48 M の場合)	—	ns	2
スレーブ用データ出カクロック	t_{SCO}		—	42	ns	—
SCL クロック立ち上がり時間	t_{CR}		—	$150 * 1 / f_{SCL}$ (上限 60)	ns	—
SCL クロック立ち下がり時間	t_{CF}		—	$150 * 1 / f_{SCL}$ (上限 60)	ns	—
プッシュプルモードの SDA 信号データホールド	マスタ t_{HD_PP}		$t_{CR} + 3, t_{CF} + 3$	—	—	4
	スレーブ t_{HD_PP}		0	—	—	—
プッシュプルモードの SDA 信号データセットアップ	t_{SU_PP}		4	N/A	ns	—
						
繰り返しのスタート (Sr) 後クロック	t_{CASr}		t_{CASmin}	N/A	ns	—
繰り返しのスタート (Sr) 前クロック	t_{CBSr}		t_{CASmin}	N/A	ns	—
バスライン (SDA/SCL) ごとの負荷容量	C_b	—	—	50	pF	—

- 注.
- $FSCL = 1 / (t_{DIG\_L} + t_{DIG\_H})$
 - t_{DIG_L} および t_{DIG_H} は VIL、VIH を使用した I3C バスのレシーバー終了時の Low および High 期間クロックです ( 41.36 参照)。
 - 両エッジが使用されているとき、ホールド時間はそれぞれのエッジを満たす必要があります。例えば、立ち下がりエッジクロックに対して $t_{CF} + 3$ 、立ち上がりエッジクロックに対して $t_{CR} + 3$ です。

図 41.36 t_{DIG_H} 、 t_{DIG_L}




図 41.37 I3C データ転送 – スレーブによる ACK




図 41.38 I3C スタートコンディションタイミング




図 41.39 I3C ストップコンディションタイミング




図 41.40 I3C マスタ出力タイミング




図 41.41 I3C スレーブ出力タイミング




図 41.42 マスタ SDR タイミング




図 41.43 繰り返しのスタートコンディションおよびストップコンディションでのマスター終了時の T ビット読み出し




図 41.44 I3C タイミング

41.3.11 SSIE タイミング

表 41.39 SSIE タイミング (1/2)

条件：VCC = 2.7~5.5 V

(1) 所属グループを示すため、"A"や"B"のように端子名の後ろに文字を付加した端子を使用してください。SSIE インタフェースについては、電気的特性の AC タイミングを各グループで測定しています。

項目			シンボル	目標仕様		単位	測定条件
				Min	Max		
SSIBCK0	サイクル	マスタ	t_0	187.5	—	ns	図 41.45
		スレーブ	t_1	187.5	—	ns	
	High レベル/Low レベル	マスタ	t_{HC}/t_{LC}	0.35	—	t_0	
		スレーブ		0.35	—	t_1	
	立ち上がり時間/立ち下がり時間	マスタ	t_{RC}/t_{FC}	—	0.15	t_0 / t_1	
		スレーブ		—	0.15	t_0 / t_1	

表 41.39 SSIE タイミング (2/2)

条件 : VCC = 2.7~5.5 V

(1) 所属グループを示すため、"A"や"B"などのように端子名の後ろに文字を付加した端子を使用してください。SSIE インタフェースについては、電気的特性の AC タイミングを各グループで測定しています。

項目			シンボル	目標仕様		単位	測定条件
				Min	Max		
SSILRCK0/ SSIFS0、 SSITXD0、 SSIRXD0	入力セットアップ時間	マスタ	t_{SR}	40	—	ns	図 41.47、図 41.48
		スレーブ		12	—	ns	
	入力ホールド時間	マスタ	t_{HR}	10	—	ns	
		スレーブ		18	—	ns	
	出力遅延時間	マスタ	t_{DTR}	0	20	ns	
		スレーブ		0	50	ns	
	SSILRCK0/SSIFS0 変化時からの出力遅延時間	スレーブ	t_{DTRW}	0	50	ns	図 41.47、図 41.48
GTIOC4A, AUDIO_CLK	サイクル		t_{EXcyc}	31.25	—	ns	図 41.46
	High レベル/Low レベル		t_{EXL}/t_{EXH}	0.4	0.6	t_{EXcyc}	




図 41.45 SSIE クロック入出力タイミング




図 41.46 クロック入力タイミング




図 41.47 SSICR.BCKP = 0 の場合の SSIE データ送受信タイミング





図 41.48 SSICR.BCKP = 1 の場合の SSIE データ送受信タイミング



スレーブトランスミッタのSSILRCK0/SSIFS0変化後のMSBビット出力遅延
 (SSICRレジスタにおいて、DEL = 1かつSDTA = 0の場合、またはDEL = 1、SDTA = 1、
 かつSWL[2:0] = DWL[2:0]の場合)

図 41.49 SSILRCK0/SSIFS0 変化時からの SSIE データ出力遅延

41.3.12 UARTA タイミング

表 41.40 UARTA インタフェースタイミング

項目	シンボル	Min	Max	単位	測定条件
転送速度	—	200	153600	bps	—


41.3.13 CLKOUT タイミング

表 41.41 CLKOUT タイミング

項目			シンボル	Min	Max	単位	測定条件
CLKOUT	CLKOUT 端子出力サイクル (注1)	2.7 V ≤ VCC ≤ 5.5 V	t _{Ccyc}	62.5	—	ns	図 41.50
		1.8 V ≤ VCC < 2.7 V		125	—		
		1.6 V ≤ VCC < 1.8 V		250	—		
	CLKOUT 端子 High レベルパルス幅(注2)	2.7 V ≤ VCC ≤ 5.5 V	t _{CH}	15	—	ns	
		1.8 V ≤ VCC < 2.7 V		30	—		
		1.6 V ≤ VCC < 1.8 V		150	—		
	CLKOUT 端子 Low レベルパルス幅(注2)	2.7 V ≤ VCC ≤ 5.5 V	t _{CL}	15	—	ns	
		1.8 V ≤ VCC < 2.7 V		30	—		
		1.6 V ≤ VCC < 1.8 V		150	—		
	CLKOUT 端子出力立ち上がり時間	2.7 V ≤ VCC ≤ 5.5 V	t _{Cr}	—	12	ns	
		1.8 V ≤ VCC < 2.7 V		—	25		
		1.6 V ≤ VCC < 1.8 V		—	50		
	CLKOUT 端子出力立ち下がり時間	2.7 V ≤ VCC ≤ 5.5 V	t _{Cf}	—	12	ns	
		1.8 V ≤ VCC < 2.7 V		—	25		
		1.6 V ≤ VCC < 1.8 V		—	50		

注 1. EXTERNAL 外部クロック入力または発振器の 1 分周 (CKOCR.CKOSSEL[2:0]ビット = 011b かつ CKOCR.CKODIV[2:0]ビット = 000b) を使用して CLKOUT から出力する場合は、入力デューティサイクル 45~55%で表 41.41 の仕様を満たします。

注 2. クロック出力ソースに MOCO が選択されている場合 (CKOCR.CKOSSEL[2:0]ビット = 001b)、クロック出力分周比を 2 分周 (CKOCR.CKODIV[2:0]ビット = 001b) に設定してください。



測定条件 : $V_{OH} = V_{CC} \times 0.7$, $V_{OL} = V_{CC} \times 0.3$, $I_{OH} = -1.0 \text{ mA}$, $I_{OL} = 1.0 \text{ mA}$, $C = 30 \text{ pF}$

図 41.50 CLKOUT 出力タイミング

41.4 USB 特性

41.4.1 USBFS タイミング

表 41.42 USBFS フルスピード特性 (USB_DP 端子および USB_DM 端子特性)

条件 : $V_{CC} = 3.0 \sim 3.6$ 、 $USBCLK = 48 \text{ MHz}$

項目		シンボル	Min	Typ	Max	単位	測定条件
入力特性	入力 High レベル電圧	V_{IH}	2.0	—	—	V	—
	入力 Low レベル電圧	V_{IL}	—	—	0.8	V	—
	差動入力感度	V_{DI}	0.2	—	—	V	$ \text{USB_DP} - \text{USB_DM} $
	差動コモンモードレンジ	V_{CM}	0.8	—	2.5	V	—
出力特性	出力 High レベル電圧	V_{OH}	2.8	—	3.6	V	$I_{OH} = -200 \mu\text{A}$
	出力 Low レベル電圧	V_{OL}	0.0	—	0.3	V	$I_{OL} = 2 \text{ mA}$
	クロスオーバー電圧	V_{CRS}	1.3	—	2.0	V	図 41.51
	立ち上がり時間	t_{LR}	4	—	20	ns	
	立ち下がり時間	t_{LF}	4	—	20	ns	
	立ち上がり／立ち下がり時間比	t_{LR} / t_{LF}	90	—	111.11	%	t_{FR} / t_{FF}
	出力抵抗	Z_{DRV}	28	—	44	Ω	USBFS: $R_s = 27 \Omega$ 含む
プルアップ特性	デバイスコントローラモードにおける DM プルアップ抵抗	R_{pu}	0.900	—	1.575	k Ω	アイドル状態の間
			1.425	—	3.090	k Ω	送受信中




図 41.51 フルスピードモードにおける USB_DP、USB_DM の出力タイミング




図 41.52 フルスピードモードにおける測定回路

41.4.2 USBCC 特性

表 41.43 USB Type-C インタフェース仕様

条件 : $V_{CC} = 3.0 \sim 3.6$

項目	シンボル	Min	Typ	Max	単位	測定条件
SRC 電圧検出スレッシュホールド	V_{SRC}	0.15	0.20	0.25	V	—
SNK VRD-1.5 電圧検出スレッシュホールド	V_{VRD15}	0.613	0.66	0.70	V	—
SNK VRD-3.0 電圧検出スレッシュホールド	V_{VRD30}	1.165	1.23	1.31	V	—
Rd ブルダウン抵抗	Rd	4.6	5.1	5.6	k Ω	—
Rzopen ブルダウン抵抗	Rzopen	126	—	—	k Ω	—

41.5 ADC12 特性




図 41.53 AVCC0~VREFH0 電圧範囲

表 41.44 高速 A/D 変換モードにおける A/D 変換特性 (1) (1/2)

条件 : $V_{CC} = AV_{CC0} = V_{REFH0} = 4.5 \sim 5.5$ V^(注5), $V_{SS} = AV_{SS0} = V_{REFL0} = 0$ V
 基準電圧範囲を VREFH0 および VREFL0 に印加

項目	Min	Typ	Max	単位	測定条件
PCLKD (ADCLK) 周波数	1	—	64	MHz	ADACSR.ADSAC = 0
			48	MHz	ADACSR.ADSAC = 1

表 41.44 高速 A/D 変換モードにおける A/D 変換特性 (1) (2/2)

条件 : VCC = AVCC0 = VREFH0 = 4.5~5.5 V^(注5), VSS = AVSS0 = VREFL0 = 0 V

基準電圧範囲を VREFH0 および VREFL0 に印加

項目		Min	Typ	Max	単位	測定条件
アナログ入力容量 ^(注2)	Cs	—	—	9 ^(注3)	pF	高精度チャネル
		—	—	10 ^(注3)	pF	通常精度チャネル
アナログ入力抵抗	Rs	—	—	1.3 ^(注3)	kΩ	高精度チャネル
		—	—	5.0 ^(注3)	kΩ	通常精度チャネル
アナログ入力電圧範囲	Ain	0	—	VREFH0	V	—
分解能		—	—	12	ビット	—
変換時間 ^(注1) (PCLKD = 64 MHz で動作時)	許容信号源インピーダンス Max = 0.3 kΩ	0.70 (0.211) (注4)	—	—	μs	高精度チャネル ADCSR.ADHSC = 0 ADSSTRn.SST[7:0] = 0x0D ADACSR.ADSAC = 0
		1.34 (0.852) (注4)	—	—	μs	通常精度チャネル ADCSR.ADHSC = 0 ADSSTRn.SST[7:0] = 0x36 ADACSR.ADSAC = 0
変換時間 ^(注1) (PCLKD = 48 MHz で動作時)	許容信号源インピーダンス Max = 0.3 kΩ	0.67 (0.219) (注4)	—	—	μs	高精度チャネル ADCSR.ADHSC = 0 ADSSTRn.SST[7:0] = 0x0A ADACSR.ADSAC = 1
		1.29 (0.844) (注4)	—	—	μs	通常精度チャネル ADCSR.ADHSC = 0 ADSSTRn.SST[7:0] = 0x28 ADACSR.ADSAC = 1
オフセット誤差		—	±1.0	±4.5	LSB	高精度チャネル
				±6.0	LSB	指定以外
フルスケール誤差		—	±1.0	±4.5	LSB	高精度チャネル
				±6.0	LSB	指定以外
量子化誤差		—	±0.5	—	LSB	—
絶対精度		—	±2.5	±5.0	LSB	高精度チャネル
				±8.0	LSB	指定以外
DNL 微分非直線性誤差		—	±1.0	—	LSB	—
INL 積分非直線性誤差		—	±1.5	±3.0	LSB	—

注. 12 ビット A/D コンバータ入力以外の端子機能が使用されていない場合にこの特性が適用されます。絶対精度には量子化誤差は含まれていません。オフセット誤差、フルスケール誤差、DNL 微分非直線性誤差、および INL 積分非直線性誤差に量子化誤差は含まれていません。

注 1. 変換時間は、サンプリング時間と比較時間の合計です。測定条件には、サンプリングステート数が示されています。

注 2. I/O 入力容量 (Cin) 以外は、「41.2.4. I/O V_{OH}、V_{OL}、その他の特性」を参照してください。

注 3. 参考データ

注 4. () はサンプリング時間を示します。

注 5. VREFH0 < AVCC0 のとき、Max 値は次のとおりです。

絶対精度／オフセット誤差／フルスケール誤差：

AVCC0 と VREFH0 の電圧差に対して、Max 値に ±0.75 LSB/V 加算する必要があります。

INL 積分非直線性誤差：

AVCC0 と VREFH0 の電圧差に対して、Max 値に ±0.2 LSB/V 加算する必要があります。

表 41.45 高速 A/D 変換モードにおける A/D 変換特性 (2) (1/2)

条件 : VCC = AVCC0 = VREFH0 = 2.7~5.5 V^(注5), VSS = AVSS0 = VREFL0 = 0 V

基準電圧範囲を VREFH0 および VREFL0 に印加

項目	Min	Typ	Max	単位	測定条件
PCLKD (ADCLK) 周波数	1	—	48	MHz	—

表 41.45 高速 A/D 変換モードにおける A/D 変換特性 (2) (2/2)

条件 : $VCC = AVCC0 = VREFH0 = 2.7 \sim 5.5 \text{ V}^{(注5)}$, $VSS = AVSS0 = VREFL0 = 0 \text{ V}$
 基準電圧範囲を $VREFH0$ および $VREFL0$ に印加

項目		Min	Typ	Max	単位	測定条件
アナログ入力容量 ^(注2)	Cs	—	—	g ^(注3)	pF	高精度チャネル
		—	—	10 ^(注3)	pF	通常精度チャネル
アナログ入力抵抗	Rs	—	—	1.g ^(注3)	k Ω	高精度チャネル
		—	—	6.0 ^(注3)	k Ω	通常精度チャネル
アナログ入力電圧範囲	Ain	0	—	VREFH0	V	—
分解能		—	—	12	ビット	—
変換時間 ^(注1) (PCLKD = 48 MHz で動作時)	許容信号源 インピーダンス Max = 0.3 k Ω	0.67 (0.219) (注4)	—	—	μ s	高精度チャネル ADCSR.ADHSC = 0 ADSSTRn.SST[7:0] = 0x0A ADACSR.ADSAC = 1
		1.29 (0.844) (注4)	—	—	μ s	通常精度チャネル ADCSR.ADHSC = 0 ADSSTRn.SST[7:0] = 0x28 ADACSR.ADSAC = 1
オフセット誤差		—	± 1.0	± 5.5	LSB	高精度チャネル
				± 7.0	LSB	指定以外
フルスケール誤差		—	± 1.0	± 5.5	LSB	高精度チャネル
				± 7.0	LSB	指定以外
量子化誤差		—	± 0.5	—	LSB	—
絶対精度		—	± 2.5	± 6.0	LSB	高精度チャネル
				± 9.0	LSB	指定以外
DNL 微分非直線性誤差		—	± 1.0	—	LSB	—
INL 積分非直線性誤差		—	± 1.5	± 3.0	LSB	—

注. 12 ビット A/D コンバータ入力以外の端子機能が使用されていない場合にこの特性が適用されます。絶対精度には量子化誤差は含まれていません。オフセット誤差、フルスケール誤差、DNL 微分非直線性誤差、および INL 積分非直線性誤差に量子化誤差は含まれていません。

注 1. 変換時間は、サンプリング時間と比較時間の合計です。測定条件には、サンプリングステート数が示されています。

注 2. I/O 入力容量 (Cin) 以外は、「41.2.4. I/O V_{OH} 、 V_{OL} 、その他の特性」を参照してください。

注 3. 参考データ

注 4. () はサンプリング時間を示します。

注 5. $VREFH0 < AVCC0$ のとき、Max 値は次のとおりです。

絶対精度／オフセット誤差／フルスケール誤差：

$AVCC0$ と $VREFH0$ の電圧差に対して、Max 値に $\pm 0.75 \text{ LSB/V}$ 加算する必要があります。

INL 積分非直線性誤差：

$AVCC0$ と $VREFH0$ の電圧差に対して、Max 値に $\pm 0.2 \text{ LSB/V}$ 加算する必要があります。

表 41.46 高速 A/D 変換モードにおける A/D 変換特性 (3) (1/2)

条件 : $VCC = AVCC0 = VREFH0 = 2.4 \sim 5.5 \text{ V}^{(注5)}$, $VSS = AVSS0 = VREFL0 = 0 \text{ V}$
 基準電圧範囲を $VREFH0$ および $VREFL0$ に印加

項目		Min	Typ	Max	単位	測定条件
PCLKD (ADCLK) 周波数		1	—	32	MHz	—
アナログ入力容量 ^(注2)	Cs	—	—	g ^(注3)	pF	高精度チャネル
		—	—	10 ^(注3)	pF	通常精度チャネル
アナログ入力抵抗	Rs	—	—	2.2 ^(注3)	k Ω	高精度チャネル
		—	—	7.0 ^(注3)	k Ω	通常精度チャネル
アナログ入力電圧範囲	Ain	0	—	VREFH0	V	—
分解能		—	—	12	ビット	—

表 41.46 高速 A/D 変換モードにおける A/D 変換特性 (3) (2/2)

条件 : VCC = AVCC0 = VREFH0 = 2.4~5.5 V^(注5), VSS = AVSS0 = VREFL0 = 0 V

基準電圧範囲を VREFH0 および VREFL0 に印加

項目		Min	Typ	Max	単位	測定条件
変換時間 ^(注1) (PCLKD = 32 MHz で動作時)	許容信号源インピーダンス Max = 1.3 kΩ	1.00 (0.328) (注4)	—	—	μs	高精度チャネル ADCSR.ADHSC = 0 ADSSTRn.SST[7:0] = 0x0A ADACSR.ADSAC = 1
		1.94 (1.266) (注4)	—	—	μs	通常精度チャネル ADCSR.ADHSC = 0 ADSSTRn.SST[7:0] = 0x28 ADACSR.ADSAC = 1
オフセット誤差		—	±1.0	±5.5	LSB	高精度チャネル
				±7.0	LSB	指定以外
フルスケール誤差		—	±1.0	±5.5	LSB	高精度チャネル
				±7.0	LSB	指定以外
量子化誤差		—	±0.5	—	LSB	—
絶対精度		—	±2.50	±6.0	LSB	高精度チャネル
				±9.0	LSB	指定以外
DNL 微分非直線性誤差		—	±1.0	—	LSB	—
INL 積分非直線性誤差		—	±1.5	±3.0	LSB	—

注. 12 ビット A/D コンバータ入力以外の端子機能が使用されていない場合にこの特性が適用されます。絶対精度には量子化誤差は含まれていません。オフセット誤差、フルスケール誤差、DNL 微分非直線性誤差、および INL 積分非直線性誤差に量子化誤差は含まれていません。

注 1. 変換時間は、サンプリング時間と比較時間の合計です。測定条件には、サンプリングステート数が示されています。

注 2. I/O 入力容量 (Cin) 以外は、「41.2.4. I/O V_{OH}、V_{OL}、その他の特性」を参照してください。

注 3. 参考データ

注 4. () はサンプリング時間を示します。

注 5. VREFH0 < AVCC0 のとき、Max 値は次のとおりです。

絶対精度／オフセット誤差／フルスケール誤差：

AVCC0 と VREFH0 の電圧差に対して、Max 値に±0.75 LSB/V 加算する必要があります。

INL 積分非直線性誤差：

AVCC0 と VREFH0 の電圧差に対して、Max 値に±0.2 LSB/V 加算する必要があります。

表 41.47 低消費電力 A/D 変換モードにおける A/D 変換特性 (4) (1/2)

条件 : VCC = AVCC0 = VREFH0 = 2.7~5.5 V^(注5), VSS = AVSS0 = VREFL0 = 0 V

基準電圧範囲を VREFH0 および VREFL0 に印加

項目		Min	Typ	Max	単位	測定条件
PCLKD (ADCLK) 周波数		1	—	24	MHz	—
アナログ入力容量 ^(注2)	Cs	—	—	9 ^(注3)	pF	高精度チャネル
		—	—	10 ^(注3)	pF	通常精度チャネル
アナログ入力抵抗	Rs	—	—	1.9 ^(注3)	kΩ	高精度チャネル
		—	—	6 ^(注3)	kΩ	通常精度チャネル
アナログ入力電圧範囲	Ain	0	—	VREFH0	V	—
分解能		—	—	12	ビット	—
変換時間 ^(注1) (PCLKD = 24 MHz で動作時)	許容信号源インピーダンス Max = 1.1 kΩ	1.58 (0.438) (注4)	—	—	μs	高精度チャネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 0x0A ADACSR.ADSAC = 1
		2.0 (0.854) (注4)	—	—	μs	通常精度チャネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 0x14 ADACSR.ADSAC = 1

表 41.47 低消費電力 A/D 変換モードにおける A/D 変換特性 (4) (2/2)

条件 : VCC = AVCC0 = VREFH0 = 2.7~5.5 V^(注5), VSS = AVSS0 = VREFL0 = 0 V

基準電圧範囲を VREFH0 および VREFL0 に印加

項目	Min	Typ	Max	単位	測定条件
オフセット誤差	—	±1.25	±6.0	LSB	高精度チャンネル
			±7.5	LSB	指定以外
フルスケール誤差	—	±1.25	±6.0	LSB	高精度チャンネル
			±7.5	LSB	指定以外
量子化誤差	—	±0.5	—	LSB	—
絶対精度	—	±3.25	±7.0	LSB	高精度チャンネル
			±10.0	LSB	指定以外
DNL 微分非直線性誤差	—	±1.5	—	LSB	—
INL 積分非直線性誤差	—	±1.75	±4.0	LSB	—

注. 12 ビット A/D コンバータ入力以外の端子機能が使用されていない場合にこの特性が適用されます。絶対精度には量子化誤差は含まれていません。オフセット誤差、フルスケール誤差、DNL 微分非直線性誤差、および INL 積分非直線性誤差に量子化誤差は含まれていません。

注 1. 変換時間は、サンプリング時間と比較時間の合計です。測定条件には、サンプリングステータ数が示されています。

注 2. I/O 入力容量 (Cin) 以外は、「41.2.4. I/O V_{OH}、V_{OL}、その他の特性」を参照してください。

注 3. 参考データ

注 4. () はサンプリング時間を示します。

注 5. VREFH0 < AVCC0 のとき、Max 値は次のとおりです。

絶対精度／オフセット誤差／フルスケール誤差 :

AVCC0 と VREFH0 の電圧差に対して、Max 値に±0.75 LSB/V 加算する必要があります。

INL 積分非直線性誤差 :

AVCC0 と VREFH0 の電圧差に対して、Max 値に±0.2 LSB/V 加算する必要があります。

表 41.48 低消費電力 A/D 変換モードにおける A/D 変換特性 (5) (1/2)

条件 : VCC = AVCC0 = VREFH0 = 2.4~5.5 V^(注5), VSS = AVSS0 = VREFL0 = 0 V

基準電圧範囲を VREFH0 および VREFL0 に印加

項目	Min	Typ	Max	単位	測定条件
PCLKD (ADCLK) 周波数	1	—	16	MHz	—
アナログ入力容量 ^(注2)	Cs	—	9 ^(注3)	pF	高精度チャンネル
		—	10 ^(注3)	pF	通常精度チャンネル
アナログ入力抵抗	Rs	—	2.2 ^(注3)	kΩ	高精度チャンネル
		—	7 ^(注3)	kΩ	通常精度チャンネル
アナログ入力電圧範囲	Ain	0	VREFH0	V	—
分解能	—	—	12	ビット	—
変換時間 ^(注1) (PCLKD = 16 MHz で動作時)	許容信号源 インピーダンス Max = 2.2 kΩ	2.38 (0.656) ^(注4)	—	μs	高精度チャンネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 0x0A ADACSR.ADSAC = 1
		3.0 (1.281) ^(注4)	—	μs	通常精度チャンネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 0x14 ADACSR.ADSAC = 1
オフセット誤差	—	±1.25	±6.0	LSB	高精度チャンネル
			±7.5	LSB	指定以外
フルスケール誤差	—	±1.25	±6.0	LSB	高精度チャンネル
			±7.5	LSB	指定以外
量子化誤差	—	±0.5	—	LSB	—
絶対精度	—	±3.25	±7.0	LSB	高精度チャンネル
			±10.0	LSB	指定以外

表 41.48 低消費電力 A/D 変換モードにおける A/D 変換特性 (5) (2/2)

条件 : $V_{CC} = AV_{CC0} = V_{REFH0} = 2.4 \sim 5.5 \text{ V}$ (注5), $V_{SS} = AV_{SS0} = V_{REFL0} = 0 \text{ V}$ 基準電圧範囲を V_{REFH0} および V_{REFL0} に印加

項目	Min	Typ	Max	単位	測定条件
DNL 微分非直線性誤差	—	± 1.5	—	LSB	—
INL 積分非直線性誤差	—	± 1.75	± 4.0	LSB	—

注. 12 ビット A/D コンバータ入力以外の端子機能が使用されていない場合にこの特性が適用されます。絶対精度には量子化誤差は含まれていません。オフセット誤差、フルスケール誤差、DNL 微分非直線性誤差、および INL 積分非直線性誤差に量子化誤差は含まれていません。

注 1. 変換時間は、サンプリング時間と比較時間の合計です。測定条件には、サンプリングステート数が示されています。

注 2. I/O 入力容量 (C_{in}) 以外は、「41.2.4. I/O V_{OH} 、 V_{OL} 、その他の特性」を参照してください。

注 3. 参考データ

注 4. () はサンプリング時間を示します。

注 5. $V_{REFH0} < AV_{CC0}$ のとき、Max 値は次のとおりです。

絶対精度／オフセット誤差／フルスケール誤差：

AV_{CC0} と V_{REFH0} の電圧差に対して、Max 値に $\pm 0.75 \text{ LSB/V}$ 加算する必要があります。

INL 積分非直線性誤差：

AV_{CC0} と V_{REFH0} の電圧差に対して、Max 値に $\pm 0.2 \text{ LSB/V}$ 加算する必要があります。

表 41.49 低消費電力 A/D 変換モードにおける A/D 変換特性 (6)

条件 : $V_{CC} = AV_{CC0} = V_{REFH0} = 1.8 \sim 5.5 \text{ V}$ (注5), $V_{SS} = AV_{SS0} = V_{REFL0} = 0 \text{ V}$ 基準電圧範囲を V_{REFH0} および V_{REFL0} に印加

項目	Min	Typ	Max	単位	測定条件
PCLKD (ADCLK) 周波数	1	—	8	MHz	—
アナログ入力容量(注2)	C_s	—	9(注3)	pF	高精度チャネル
		—	10(注3)	pF	通常精度チャネル
アナログ入力抵抗	R_s	—	6(注3)	k Ω	高精度チャネル
		—	14(注3)	k Ω	通常精度チャネル
アナログ入力電圧範囲	A_{in}	0	V_{REFH0}	V	—
分解能	—	—	12	ビット	—
変換時間(注1) (PCLKD = 8 MHz で動作時)	許容信号源インピーダンス Max = 5 k Ω	4.75 (1.313) (注4)	—	μs	高精度チャネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 0x0A ADACSR.ADSAC = 1
		6.0 (2.563) (注4)	—	μs	通常精度チャネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 0x14 ADACSR.ADSAC = 1
オフセット誤差	—	± 1.25	± 7.5	LSB	高精度チャネル
			± 10.0	LSB	指定以外
フルスケール誤差	—	± 1.5	± 7.5	LSB	高精度チャネル
			± 10.0	LSB	指定以外
量子化誤差	—	± 0.5	—	LSB	—
絶対精度	—	± 3.75	± 9.5	LSB	高精度チャネル
			± 13.5	LSB	指定以外
DNL 微分非直線性誤差	—	± 2.0	—	LSB	—
INL 積分非直線性誤差	—	± 2.25	± 4.5	LSB	—

注. 12 ビット A/D コンバータ入力以外の端子機能が使用されていない場合にこの特性が適用されます。絶対精度には量子化誤差は含まれていません。オフセット誤差、フルスケール誤差、DNL 微分非直線性誤差、および INL 積分非直線性誤差に量子化誤差は含まれていません。

注 1. 変換時間は、サンプリング時間と比較時間の合計です。測定条件には、サンプリングステート数が示されています。

注 2. I/O 入力容量 (C_{in}) 以外は、「41.2.4. I/O V_{OH} 、 V_{OL} 、その他の特性」を参照してください。

注 3. 参考データ

注 4. () はサンプリング時間を示します。

注 5. $V_{REFH0} < AV_{CC0}$ のとき、Max 値は次のとおりです。

絶対精度／オフセット誤差／フルスケール誤差：

AVCC0 と VREFH0 の電圧差に対して、Max 値に±0.75 LSB/V 加算する必要があります。

INL 積分非直線性誤差：

AVCC0 と VREFH0 の電圧差に対して、Max 値に±0.2 LSB/V 加算する必要があります。

表 41.50 低消費電力 A/D 変換モードにおける A/D 変換特性 (7)

条件：VCC = AVCC0 = VREFH0 = 1.6~5.5 V^(注5), VSS = AVSS0 = VREFL0 = 0 V

基準電圧範囲を VREFH0 および VREFL0 に印加

項目	Min	Typ	Max	単位	測定条件
PCLKD (ADCLK) 周波数	1	—	4	MHz	—
アナログ入力容量 ^(注2)	Cs	—	g ^(注3)	pF	高精度チャネル
		—	10 ^(注3)	pF	通常精度チャネル
アナログ入力抵抗	Rs	—	12 ^(注3)	kΩ	高精度チャネル
		—	28 ^(注3)	kΩ	通常精度チャネル
アナログ入力電圧範囲	Ain	0	VREFH0	V	—
分解能	—	—	12	ビット	—
変換時間 ^(注1) (PCLKD = 4 MHz で動作時)	許容信号源 インピーダンス Max = 9.9 kΩ	9.5 (2.625) (注4)	—	μs	高精度チャネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 0x0A ADACSR.ADSAC = 1
		12.0 (5.125) (注4)	—	μs	通常精度チャネル ADCSR.ADHSC = 1 ADSSTRn.SST[7:0] = 0x14 ADACSR.ADSAC = 1
オフセット誤差	—	±1.25	±7.5	LSB	高精度チャネル
			±10.0	LSB	指定以外
フルスケール誤差	—	±1.5	±7.5	LSB	高精度チャネル
			±10.0	LSB	指定以外
量子化誤差	—	±0.5	—	LSB	—
絶対精度	—	±3.75	±9.5	LSB	高精度チャネル
			±13.5	LSB	指定以外
DNL 微分非直線性誤差	—	±2.0	—	LSB	—
INL 積分非直線性誤差	—	±2.25	±4.5	LSB	—

注. 12 ビット A/D コンバータ入力以外の端子機能が使用されていない場合にこの特性が適用されます。絶対精度には量子化誤差は含まれていません。オフセット誤差、フルスケール誤差、DNL 微分非直線性誤差、および INL 積分非直線性誤差に量子化誤差は含まれていません。

注 1. 変換時間は、サンプリング時間と比較時間の合計です。測定条件には、サンプリングステート数が示されています。

注 2. I/O 入力容量 (Cin) 以外は、「41.2.4. I/O V_{OH}、V_{OL}、その他の特性」を参照してください。

注 3. 参考データ

注 4. () はサンプリング時間を示します。

注 5. VREFH0 < AVCC0 のとき、Max 値は次のとおりです。

絶対精度／オフセット誤差／フルスケール誤差：

AVCC0 と VREFH0 の電圧差に対して、Max 値に±0.75 LSB/V 加算する必要があります。

INL 積分非直線性誤差：

AVCC0 と VREFH0 の電圧差に対して、Max 値に±0.2 LSB/V 加算する必要があります。

図 41.54 にアナログ入力の等価回路を示します。




図 41.54 アナログ入力の等価回路

表 41.51 12 ビット A/D コンバータチャンネル分類

分類	チャンネル	備考	測定条件
高精度チャンネル	AN000～AN010	AN000～AN010 端子は、汎用 I/O、TS 送信に使用不可（A/D コンバータが使用中の場合）	AVCC0 = 1.6～5.5 V
通常精度チャンネル	AN017～AN022		
内部基準電圧入力チャンネル	内部基準電圧	—	AVCC0 = 1.8～5.5 V
温度センサ入力チャンネル	温度センサ出力	—	AVCC0 = 1.8～5.5 V

表 41.52 A/D 内部基準電圧特性

条件：VCC = AVCC0 = VREFH0 = 1.8～5.5 V(注1)

項目	Min	Typ	Max	単位	測定条件
内部基準電圧入力チャンネル(注2)	1.42	1.48	1.54	V	—
PCLKD (ADCLK) 周波数(注3)	1	—	2	MHz	—
サンプリング時間(注4)	5.0	—	—	μs	—

- 注 1. AVCC0 < 1.8 V のとき、内部基準電圧を入力チャンネルに選択することはできません。
注 2. 12 ビット A/D 内部基準電圧は、内部基準電圧を 12 ビット A/D コンバータに入力する場合の電圧を示します。
注 3. 高電位基準電圧に内部基準電圧を選択した場合
注 4. 内部基準電圧の変換時




図 41.55 12 ビット A/D コンバータ特性用語の解説図

絶対精度

絶対精度とは、理論的 A/D 変換特性に基づく出力コードと、実際の A/D 変換結果との差です。絶対精度を測定する場合、理論的 A/D 変換特性において同じ出力コードが期待できるアナログ入力電圧の幅（1-LSB 幅）の中点の電圧を、アナログ入力電圧として使用します。たとえば、分解能が 12 ビットで、基準電圧 $V_{REFH0} = 3.072 \text{ V}$ の場合、1 LSB 幅は 0.75 mV になり、アナログ入力電圧には 0 mV 、 0.75 mV 、および 1.5 mV が使用されます。 $\pm 5 \text{ LSB}$ の絶対精度とは、アナログ入力電圧が 6 mV の場合、理論的 A/D 変換特性から期待される出力コードが $0x008$ であっても、実際の A/D 変換結果は $0x003 \sim 0x00D$ の範囲になることを意味します。

積分非直線性誤差 (INL)

積分非直線性誤差とは、測定されたオフセット誤差とフルスケール誤差をゼロにした場合の理想的な直線と実際の出力コードとの最大偏差です。

微分非直線性誤差 (DNL)

微分非直線性誤差とは、理想的 A/D 変換特性に基づく 1 LSB 幅と、実際の出力コード幅との差です。

オフセット誤差

オフセット誤差とは、理想的な最初の出力コードの変化点と実際の最初の出力コードとの差です。

フルスケール誤差

フルスケール誤差とは、理想的な最後の出力コードの変化点と実際の最後の出力コードとの差です。

41.6 TSN 特性

表 41.53 TSN 特性

条件 : VCC = AVCC0 = 1.8~5.5 V

項目	シンボル	Min	Typ	Max	単位	測定条件
相対精度	—	—	±1.5	—	°C	2.4 V 以上
		—	±2.0	—	°C	2.4 V 未満
温度傾斜	—	—	-3.3	—	mV/°C	—
出力電圧 (25°C時)	—	—	1.05	—	V	VCC = 3.3 V
温度センサ起動時間	t _{START}	—	—	5	μs	—
サンプリング時間	—	5	—	—	μs	

41.7 OSC 停止検出特性

表 41.54 発振停止検出回路特性

項目	シンボル	Min	Typ	Max	単位	測定条件
検出時間	t _{dr}	—	—	1	ms	図 41.56




図 41.56 発振停止検出タイミング

41.8 POR と LVD の特性

表 41.55 パワーオンリセット回路、電圧検出回路の特性 (1) (1/2)

項目			シンボル	Min	Typ	Max	単位	測定条件
電圧検出レベル ^(注1)	パワーオンリセット (POR)	電源上昇時	V _{POR}	1.47	1.51	1.55	V	図 41.57
		電源下降時	V _{PDR}	1.46	1.50	1.54		
	電圧検出回路 (LVD0) ^(注2)	電源上昇時	V _{det0_0}	3.74	3.91	4.06	V	図 41.59 VCC 立ち下がりエッジ時
		電源下降時		3.68	3.85	4.00		
		電源上昇時	V _{det0_1}	2.73	2.9	3.01		
		電源下降時		2.68	2.85	2.96		
		電源上昇時	V _{det0_2}	2.44	2.59	2.70		
		電源下降時		2.38	2.53	2.64		
		電源上昇時	V _{det0_3}	1.83	1.95	2.07		
		電源下降時		1.78	1.90	2.02		
		電源上昇時	V _{det0_4}	1.66	1.75	1.88		
		電源下降時		1.60	1.69	1.82		

表 41.55 パワーオンリセット回路、電圧検出回路の特性 (1) (2/2)

項目			シンボル	Min	Typ	Max	単位	測定条件
電圧検出レベル(注1)	電圧検出回路 (LVD1)(注3)	電源上昇時	V_{det1_0}	4.23	4.39	4.55	V	図 41.60 VCC 立ち下がり エッジ時
		電源下降時		4.13	4.29	4.45		
		電源上昇時	V_{det1_1}	4.07	4.25	4.39		
		電源下降時		3.98	4.16	4.30		
		電源上昇時	V_{det1_2}	3.97	4.14	4.29		
		電源下降時		3.86	4.03	4.18		
		電源上昇時	V_{det1_3}	3.74	3.92	4.06		
		電源下降時		3.68	3.86	4.00		
		電源上昇時	V_{det1_4}	3.05	3.17	3.29		
		電源下降時		2.98	3.10	3.22		
		電源上昇時	V_{det1_5}	2.95	3.06	3.17		
		電源下降時		2.89	3.00	3.11		
		電源上昇時	V_{det1_6}	2.86	2.97	3.08		
		電源下降時		2.79	2.90	3.01		
		電源上昇時	V_{det1_7}	2.74	2.85	2.96		
		電源下降時		2.68	2.79	2.90		
電圧検出レベル(注1)	電圧検出回路 (LVD1)(注3)	電源上昇時	V_{det1_8}	2.63	2.75	2.85	V	図 41.60 VCC 立ち下がり エッジ時
		電源下降時		2.58	2.68	2.78		
		電源上昇時	V_{det1_9}	2.54	2.64	2.75		
		電源下降時		2.48	2.58	2.68		
		電源上昇時	V_{det1_A}	2.43	2.53	2.63		
		電源下降時		2.38	2.48	2.58		
		電源上昇時	V_{det1_B}	2.16	2.26	2.36		
		電源下降時		2.10	2.20	2.30		
		電源上昇時	V_{det1_C}	1.88	2	2.09		
		電源下降時		1.84	1.96	2.05		
		電源上昇時	V_{det1_D}	1.78	1.9	1.99		
		電源下降時		1.74	1.86	1.95		
		電源上昇時	V_{det1_E}	1.67	1.79	1.88		
		電源下降時		1.63	1.75	1.84		
		電源上昇時	V_{det1_F}	1.65	1.7	1.78		
		電源下降時		1.60	1.65	1.73		
電圧検出レベル(注1)	電圧検出回路 (LVD2)(注4)	電源上昇時	V_{det2_0}	4.20	4.40	4.57	V	図 41.61 VCC 立ち下がり エッジ時
		電源下降時		4.11	4.31	4.48		
		電源上昇時	V_{det2_1}	4.05	4.25	4.42		
		電源下降時		3.97	4.17	4.34		
		電源上昇時	V_{det2_2}	3.91	4.11	4.28		
		電源下降時		3.83	4.03	4.20		
		電源上昇時	V_{det2_3}	3.71	3.91	4.08		
		電源下降時		3.64	3.84	4.01		

注 1. これらの特性は、ノイズが電源に重畳されていない場合に適用されます。設定により電圧検出レベルが電圧検出回路のそれと重複する場合、LVD1 と LVD2 のどちらを電圧検出に使用するかを指定できません。

注 2. $V_{det0\_#}$ の#は OFS1.VDSEL0[2:0]ビットの値を示しています。

注 3. $V_{det1\_#}$ の#は LVDLVLRLVD1LVL[4:0]ビットの値を示しています。

注 4. $V_{det2\_#}$ の#は LVDLVLRLVD2LVL[2:0]ビットの値を示しています。

表 41.56 パワーオンリセット回路と電圧検出回路の特性 (2)

項目		シンボル	Min	Typ	Max	単位	測定条件
パワーオンリセット解除後の待機時間	LVD0 : 有効	t_{POR}	—	4.3	—	ms	—
	LVD0 : 無効	t_{POR}	—	3.7	—	ms	—
電圧監視 0、1、2 リセット解除後の待機時間	LVD0 : 有効(注1)	$t_{LVD0, 1, 2}$	—	1.4	—	ms	—
	LVD0 : 無効(注2)	$t_{LVD1, 2}$	—	0.7	—	ms	—
パワーオンリセット応答遅延時間(注3)		t_{det}	—	—	500	μ s	図 41.57、図 41.58
LVD0 応答遅延時間(注3)		t_{det}	—	—	500	μ s	図 41.59
LVD1 応答遅延時間(注3)		t_{det}	—	—	350	μ s	図 41.60
LVD2 応答遅延時間(注3)		t_{det}	—	—	600	μ s	図 41.61
最小 VCC 低下時間		t_{VOFF}	500	—	—	μ s	図 41.57、VCC = 1.0 V 以上
パワーオンリセット有効時間		t_W (POR)	1	—	—	ms	図 41.58、VCC = 1.0 V 未満
LVD1 動作安定時間 (LVD1 有効切り替え後)		T_d (E-A)	—	—	300	μ s	図 41.60
LVD2 動作安定時間 (LVD2 有効切り替え後)		T_d (E-A)	—	—	1200	μ s	図 41.61
ヒステリシス幅 (POR)		V_{PORH}	—	10	—	mV	—
ヒステリシス幅 (LVD0, LVD1, LVD2)		V_{LVH}	—	60	—	mV	LVD0 選択時
			—	110	—		$V_{det1\_0} \sim V_{det1\_2}$ を選択
			—	70	—		$V_{det1\_3} \sim V_{det1\_9}$ を選択
			—	60	—		$V_{det1\_A} \sim V_{det1\_B}$ を選択
			—	50	—		$V_{det1\_C} \sim V_{det1\_F}$ を選択
			—	90	—		LVD2 選択時

注 1. OFS1.LVDAS = 0 のとき

注 2. OFS1.LVDAS = 1 のとき

注 3. 最小 VCC 低下時間は、VCC が POR/LVD の電圧検出レベル V_{POR} 、 V_{det0} 、 V_{det1} 、 V_{det2} の最小値を下回っている時間です。




図 41.57 電圧検出しリセットタイミング






図 41.58 パワーオンリセットタイミング

図 41.59 電圧検出回路タイミング (V_{det0})

図 41.60 電圧検出回路タイミング (V_{det1})




図 41.61 電圧検出回路タイミング (V_{det2})

41.9 フラッシュメモリ特性

41.9.1 コードフラッシュメモリ特性

表 41.57 コードフラッシュ特性 (1)

項目	シンボル	Min	Typ	Max	単位	測定条件
再プログラム／イレースサイクル(注1)	N_{PEC}	1000	—	—	回	—
データ保持時間 1000 回の N_{PEC} の後	t_{DRP}	20 (注2)	—	—	年	$T_a = +105^{\circ}\text{C}$
		10 (注2)	—	—	年	$T_a = +125^{\circ}\text{C}$

注 1. 再プログラム／イレースサイクルは、ブロックごとの消去回数です。再プログラム／イレースサイクルが n 回 ($n = 1,000$) の場合、ブロックごとにそれぞれ n 回ずつ消去することができます。たとえば、2 KB のブロックについて、それぞれ異なるアドレスに 4 バイト書き込みを 512 回に分けて行った後に、そのブロックを消去した場合も、再プログラム／イレースサイクル回数は 1 回と数えます。ただし、消去 1 回に対して、同一アドレスに複数回の書き込みを行うことはできません（上書き禁止）。

注 2. この結果は信頼性試験から得られたものです。

表 41.58 コードフラッシュ特性 (2) (1/2)

High-speed 動作モード
条件 : $V_{CC} = AVCC0 = 1.8 \sim 5.5 \text{ V}$

項目		シンボル	ICLK = 1 MHz			ICLK = 48 MHz			単位
			Min	Typ	Max	Min	Typ	Max	
プログラム時間	4 バイト	t _{p4}	—	86	732	—	34	321	μs
イレース時間	2 KB	t _{E2K}	—	12.5	355	—	5.6	215	ms

表 41.58 コードフラッシュ特性 (2) (2/2)

High-speed 動作モード

条件 : VCC = AVCC0 = 1.8~5.5 V

項目		シンボル	ICLK = 1 MHz			ICLK = 48 MHz			単位
			Min	Typ	Max	Min	Typ	Max	
ブランクチェック時間	4 バイト	t _{BC4}	—	—	46.5	—	—	8.3	μs
	2 KB	t _{BC2K}	—	—	3681	—	—	240	μs
イレースサスペンド時間		t _{SED}	—	—	22.3	—	—	10.5	μs
アクセスウィンドウ情報プログラムのスタートアップ領域選択およびセキュリティ設定時間		t _{AWSSAS}	—	21.2	570	—	11.4	423	ms
OCD/シリアルプログラマ ID 設定時間(注1)		t _{OSIS}	—	84.7	2280	—	45.3	1690	ms
フラッシュメモリモード遷移待機時間 1		t _{DIS}	2	—	—	2	—	—	μs
フラッシュメモリモード遷移待機時間 2		t _{MS}	15	—	—	15	—	—	μs

注. ソフトウェアによる命令実行からフラッシュメモリの各動作が起動するまでの時間は含みません。

注. フラッシュメモリのプログラムまたはイレース実行時の ICLK 下限周波数は 1 MHz です。ICLK を 4 MHz 未満で使用する場合、周波数は 1 MHz、2 MHz、または 3 MHz に設定できます。1.5 MHz などの非整数周波数は設定できません。

注. フラッシュメモリのプログラムまたはイレース実行時の ICLK の周波数精度は±1.0%とします。クロックソースの周波数精度を確認してください。

注 1. 4 コマンドの合計時間です。

表 41.59 コードフラッシュ特性 (3)

Middle-speed 動作モード

条件 : VCC = AVCC0 = 1.8~5.5 V

項目		シンボル	ICLK = 1 MHz			ICLK = 24 MHz(注2)			単位
			Min	Typ	Max	Min	Typ	Max	
プログラム時間	4 バイト	t _{P4}	—	86	732	—	39	356	μs
イレース時間	2 KB	t _{E2K}	—	12.5	355	—	6.2	227	ms
ブランクチェック時間	4 バイト	t _{BC4}	—	—	46.5	—	—	11.3	μs
	2 KB	t _{BC2K}	—	—	3681	—	—	534	μs
イレースサスペンド時間		t _{SED}	—	—	22.3	—	—	11.7	μs
アクセスウィンドウ情報プログラムのスタートアップ領域選択およびセキュリティ設定時間		t _{AWSSAS}	—	21.2	570	—	12.2	435	ms
OCD/シリアルプログラマ ID 設定時間(注1)		t _{OSIS}	—	84.7	2280	—	48.7	1740	ms
フラッシュメモリモード遷移待機時間 1		t _{DIS}	2	—	—	2	—	—	μs
フラッシュメモリモード遷移待機時間 2		t _{MS}	15	—	—	15	—	—	μs

注. ソフトウェアによる命令実行からフラッシュメモリの各動作が起動するまでの時間は含みません。

注. フラッシュメモリのプログラムまたはイレース実行時の ICLK 下限周波数は 1 MHz です。ICLK を 4 MHz 未満で使用する場合、周波数は 1 MHz、2 MHz、または 3 MHz に設定できます。1.5 MHz などの非整数周波数は設定できません。

注. フラッシュメモリのプログラムまたはイレース実行時の ICLK の周波数精度は±1.0%とします。クロックソースの周波数精度を確認してください。

注 1. 4 コマンドの合計時間です。

注 2. 1.8 V ≤ VCC = AVCC0 ≤ 5.5 V の場合

表 41.60 コードフラッシュ特性 (4)

Low-speed 動作モード

条件: VCC = AVCC0 = 1.6~5.5 V

項目		シンボル	ICLK = 1 MHz			ICLK = 2 MHz			単位
			Min	Typ	Max	Min	Typ	Max	
プログラム時間	4 バイト	t _{P4}	—	86	732	—	57	502	μs
イレース時間	2 KB	t _{E2K}	—	12.5	355	—	8.8	280	ms
ブランクチェック時間	4 バイト	t _{BC4}	—	—	46.5	—	—	23.3	μs
	2 KB	t _{BC2K}	—	—	3681	—	—	1841	μs
イレースサスペンド時間		t _{SED}	—	—	22.3	—	—	16.2	μs
アクセスウィンドウ情報プログラムのスタートアップ領域選択およびセキュリティ設定時間		t _{AWSSAS}	—	21.2	570	—	15.9	491	ms
OCD/シリアルプログラマ ID 設定時間(注1)		t _{OSIS}	—	84.7	2280	—	63.5	1964	ms
フラッシュメモリモード遷移待機時間 1		t _{DIS}	2	—	—	2	—	—	μs
フラッシュメモリモード遷移待機時間 2		t _{MS}	15	—	—	15	—	—	μs

注. ソフトウェアによる命令実行からフラッシュメモリの各動作が起動するまでの時間は含みません。

注. フラッシュメモリのプログラムまたはイレース実行時の ICLK 下限周波数は 1 MHz です。ICLK を 4 MHz 未満で使用する場合、周波数は 1 MHz または 2 MHz に設定できます。1.5 MHz などの非整数周波数は設定できません。

注. フラッシュメモリのプログラムまたはイレース実行時の ICLK の周波数精度は±1.0%とします。クロックソースの周波数精度を確認してください。

注 1. 4 コマンドの合計時間です。

41.9.2 データフラッシュメモリ特性

表 41.61 データフラッシュ特性 (1)

項目		シンボル	Min	Typ	Max	単位	測定条件
再プログラム/イレースサイクル(注1)		N _{DPEC}	100000	1000000	—	回	—
データ保持時間	10000 回の N _{DPEC} の後	t _{DDRP}	20 (注2)	—	—	年	Ta = +105°C
			10 (注2)	—	—	年	Ta = +125°C
	100000 回の N _{DPEC} の後		5 (注2)	—	—	年	Ta = +105°C
	1000000 回の N _{DPEC} の後		—	1 (注2)	—	年	Ta = +25°C

注 1. 再プログラム/イレースサイクルは、ブロックごとの消去回数です。再プログラム/イレースサイクルが n 回 (n = 100,000) の場合、ブロックごとにそれぞれ n 回ずつ消去することができます。たとえば、1 KB のブロックについて、それぞれ異なるアドレスに 1 バイト書き込みを 1,024 回に分けて行った後に、そのブロックを消去した場合も、再プログラム/イレースサイクル回数は 1 回と数えます。ただし、消去 1 回に対して、同一アドレスに複数回の書き込みを行うことはできません。(上書き禁止)

注 2. この結果は信頼性試験から得られたものです。

表 41.62 データフラッシュ特性 (2) (1/2)

High-speed 動作モード

条件: VCC = AVCC0 = 1.8~5.5 V

項目		シンボル	ICLK = 1 MHz			ICLK = 48 MHz			単位
			Min	Typ	Max	Min	Typ	Max	
プログラム時間	1 バイト	t _{DP1}	—	45	404	—	34	321	μs
イレース時間	1 KB	t _{DE1K}	—	8.8	280	—	6.1	224	ms
ブランクチェック時間	1 バイト	t _{DBC1}	—	—	15.2	—	—	8.3	μs
	1 KB	t _{DBC1K}	—	—	1832	—	—	466	μs
イレース実行中のサスペンド時間		t _{DSSED}	—	—	13.2	—	—	10.5	μs

表 41.62 データフラッシュ特性 (2) (2/2)

High-speed 動作モード

条件: VCC = AVCC0 = 1.8~5.5 V

項目	シンボル	ICLK = 1 MHz			ICLK = 48 MHz			単位
		Min	Typ	Max	Min	Typ	Max	
データフラッシュ STOP 復帰時間	t _{DSTOP}	250	—	—	250	—	—	ns

注. ソフトウェアによる命令実行からフラッシュメモリの各動作が起動するまでの時間は含みません。

注. フラッシュメモリのプログラムまたはイレース実行時の ICLK 下限周波数は 1 MHz です。ICLK を 4 MHz 未満で使用する場合、周波数は 1 MHz、2 MHz、または 3 MHz に設定できます。1.5 MHz などの非整数周波数は設定できません。

注. フラッシュメモリのプログラムまたはイレース実行時の ICLK の周波数精度は±1.0%とします。クロックソースの周波数精度を確認してください。

表 41.63 データフラッシュ特性 (3)

Middle-speed 動作モード

条件: VCC = AVCC0 = 1.8~5.5 V

項目		シンボル	ICLK = 1 MHz			ICLK = 24 MHz(注1)			単位
			Min	Typ	Max	Min	Typ	Max	
プログラム時間	1 バイト	t _{DP1}	—	45	404	—	39	356	μs
イレース時間	1 KB	t _{DE1K}	—	8.8	280	—	7.3	248	ms
ブランクチェック時間	1 バイト	t _{DBC1}	—	—	15.2	—	—	11.3	μs
	1 KB	t _{DBC1K}	—	—	1.84	—	—	1.06	ms
イレース実行中のサスペンド時間		t _{DSSED}	—	—	13.2	—	—	11.7	μs
データフラッシュ STOP 復帰時間		t _{DSTOP}	250	—	—	250	—	—	ns

注. ソフトウェアによる命令実行からフラッシュメモリの各動作が起動するまでの時間は含みません。

注. フラッシュメモリのプログラムまたはイレース実行時の ICLK 下限周波数は 1 MHz です。ICLK を 4 MHz 未満で使用する場合、周波数は 1 MHz、2 MHz、または 3 MHz に設定できます。1.5 MHz などの非整数周波数は設定できません。

注. フラッシュメモリのプログラムまたはイレース実行時の ICLK の周波数精度は±1.0%とします。クロックソースの周波数精度を確認してください。

注 1. 1.8 V ≤ VCC = AVCC0 ≤ 5.5 V の場合

表 41.64 データフラッシュ特性 (4)

Low-speed 動作モード

条件: VCC = AVCC0 = 1.6~5.5 V

項目		シンボル	ICLK = 1 MHz			ICLK = 2 MHz			単位
			Min	Typ	Max	Min	Typ	Max	
プログラム時間	1 バイト	t _{DP1}	—	86	732	—	57	502	μs
イレース時間	1 KB	t _{DE1K}	—	19.7	504	—	12.4	354	ms
ブランクチェック時間	1 バイト	t _{DBC1}	—	—	46.5	—	—	23.3	μs
	1 KB	t _{DBC1K}	—	—	7.3	—	—	3.66	ms
イレース実行中のサスペンド時間		t _{DSSED}	—	—	22.3	—	—	16.2	μs
データフラッシュ STOP 復帰時間		t _{DSTOP}	250	—	—	250	—	—	ns

注. ソフトウェアによる命令実行からフラッシュメモリの各動作が起動するまでの時間は含みません。

注. フラッシュメモリのプログラムまたはイレース実行時の ICLK 下限周波数は 1 MHz です。ICLK を 2 MHz 未満で使用する場合、周波数は 1 MHz または 2 MHz に設定できます。1.5 MHz などの非整数周波数は設定できません。

注. フラッシュメモリのプログラムまたはイレース実行時の ICLK の周波数精度は±1.0%とします。クロックソースの周波数精度を確認してください。

41.10 シリアルワイヤデバッグ (SWD)

表 41.65 SWD 特性 (1)

条件 : VCC = AVCC0 = 2.4~5.5 V

項目	シンボル	Min	Typ	Max	単位	測定条件
SWCLK クロックサイクル時間	t_{SWCKcyc}	80	—	—	ns	図 41.62
SWCLK クロック High レベルパルス幅	t_{SWCKH}	35	—	—	ns	
SWCLK クロック Low レベルパルス幅	t_{SWCKL}	35	—	—	ns	
SWCLK クロック立ち上がり時間	t_{SWCKr}	—	—	5	ns	
SWCLK クロック立ち下がり時間	t_{SWCKf}	—	—	5	ns	
SWDIO セットアップ時間	t_{SWDS}	16	—	—	ns	図 41.63
SWDIO ホールド時間	t_{SWDH}	16	—	—	ns	
SWDIO データ遅延時間	t_{SWDD}	2	—	70	ns	

表 41.66 SWD 特性 (2)

条件 : VCC = AVCC0 = 1.6~2.4 V

項目	シンボル	Min	Typ	Max	単位	測定条件
SWCLK クロックサイクル時間	t_{SWCKcyc}	250	—	—	ns	図 41.62
SWCLK クロック High レベルパルス幅	t_{SWCKH}	120	—	—	ns	
SWCLK クロック Low レベルパルス幅	t_{SWCKL}	120	—	—	ns	
SWCLK クロック立ち上がり時間	t_{SWCKr}	—	—	5	ns	
SWCLK クロック立ち下がり時間	t_{SWCKf}	—	—	5	ns	
SWDIO セットアップ時間	t_{SWDS}	50	—	—	ns	図 41.63
SWDIO ホールド時間	t_{SWDH}	50	—	—	ns	
SWDIO データ遅延時間	t_{SWDD}	2	—	170	ns	




図 41.62 SWD SWCLK タイミング




図 41.63 SWD 入出力タイミング

付録 1. 各プロセスモードのポート状態

表 A1.1 各プロセスモードのポート状態 (1/3)

ポート名	リセット	ソフトウェアスタンバイモード
P000/AN000/IRQ6	Hi-Z	Keep-O ^(注1)
P001/AN001/IRQ7	Hi-Z	Keep-O ^(注1)
P002/AN002/IRQ2	Hi-Z	Keep-O ^(注1)
P003/AN003	Hi-Z	Keep-O
P004/AN004/IRQ3	Hi-Z	Keep-O ^(注1)
P010/AN005/IRQ5_C	Hi-Z	Keep-O ^(注1)
P011/AN006/IRQ0_C	Hi-Z	Keep-O ^(注1)
P012/AN007/IRQ1_C	Hi-Z	Keep-O ^(注1)
P013/AN008/IRQ4_C	Hi-Z	Keep-O ^(注1)
P014/AN009/GTETRGA_E/IRQ6_C	Hi-Z	Keep-O ^(注1)
P015/AN010/GTETRGA_E/IRQ7_A	Hi-Z	Keep-O ^(注1)
P100/AN022/AGTIO0_A/GTETRGA_A/ GTIOC8B_A/RXD0_A/MISO0_A/SCL0_A/ SCK1_A/MISOA_A/SSIRXD0_C/KRM00/ IRQ2_A	Hi-Z	[AGTIO0_A 出力選択] AGTIO0_A 出力 ^(注2) [上記以外] Keep-O ^(注1)
P101/AN021/AGTEE0/GTETRGA_A/ GTIOC8A_A/TXD0_A/MOSI0_A/SDA0_A/ CTS1_RTS1_A/SS1_A/MOSIA_A/ SSITXD0_C/KRM01/IRQ1_A	Hi-Z	Keep-O ^(注1)
P102/AN020/ADTRG0_A/AGTO0/ GTOWLO_A/GTIOC5B_A/CTX0_C/ SCK0_A/TXD2_D/MOSI2_D/SDA2_D/ RSPCKA_A/SSILRCK0/SSIFS0_C/KRM02	Hi-Z	[AGTO0 選択] AGTO0 出力 ^(注2) [上記以外] Keep-O ^(注1)
P103/AN019/GTOWUP_A/GTIOC5A_A/ CRX0_C/CTS0_RTS0_A/SS0_A/SSLA0_A/ SSIBCK0_C/KRM03/IRQ5_F	Hi-Z	Keep-O ^(注1)
P104/GTETRGA_B/GTIOC4B_B/RXD0_C/ MISO0_C/SCL0_C/SSLA1_A/KRM04/ IRQ1_B	Hi-Z	Keep-O ^(注1)
P105/GTETRGA_C/GTIOC4A_B/SSLA2_A/ KRM05/IRQ0_B	Hi-Z	Keep-O ^(注1)
P106/SSLA3_A/KRM06	Hi-Z	Keep-O ^(注1)
P107/KRM07	Hi-Z	Keep-O ^(注1)
P108/SWDIO/AGTOA1_B/GTOULO_C/ GTIOC0B_A/CTS9_RTS9_B/SS9_B/ SSIDATA0_A/RXDA0_A	ブルアップ	[AGTOA1_B 選択] AGTOA1_B 出力 ^(注2) [RXDA0_A 選択] RXDA0_A 出力 ^(注3) [上記以外] Keep-O
P109/AGTIO1_B/GTOVUP_A/GTIOC4A_A/ CRX0_A/SCK1_E/TXD9_B/MOSI9_B/ SDA9_B/SCL0_B/AUDIO_CLK_A/IRQ5_E/ CLKOUT_B/TXDA0_A/IRQ5_E	Hi-Z	[AGTIO1_B 選択] AGTIO1_B 出力 ^(注2) [CLKOUT_B 選択] CLKOUT_B 出力 [上記以外] Keep-O ^(注1)
P110/AGTOB0_B/GTOVLO_A/GTIOC4B_A/ RTCOUNT_B/CTX0_A/CTS2_RTS2_B/ SS2_B/RXD9_B/MISO9_B/SCL9_B/ SDA0_B/IRQ3_A	Hi-Z	[AGTOB0_B 選択] AGTOB0_B 出力 ^(注2) [RTCOUNT_B 選択] RTCOUNT_B 出力 [上記以外] Keep-O ^(注1)

表 A1.1 各プロセスモードのポート状態 (2/3)

ポート名	リセット	ソフトウェアスタンバイモード
P111/AGTOA0/GTIOC6A_A/SCK2_B/ SCK9_B/IRQ4_A	Hi-Z	[AGTOA0 選択] AGTOA0 出力 ^(注2) [上記以外] Keep-O ^(注1)
P112/ADTRG0_C/AGTOB0/GTIOC6B_A/ TXD2_B/MOSI2_B/SDA2_B/SCK1_D/ AUDIO_CLK_B	Hi-Z	[AGTOB0 選択] AGTOB0 出力 ^(注2) [上記以外] Keep-O
P113	Hi-Z	Keep-O
P200/NMI	Hi-Z	Hi-Z
P201/MD	プルアップ	Keep-O
P204/CACREF_A/AGTIO1_A/GTIW_A/ SCK0_D/SCK9_A/SSIRXD0_B	Hi-Z	[AGTIO1_A 出力選択] AGTIO1_A 出力 ^(注2) [上記以外] Keep-O ^(注1)
P205/AGTO1/GTIV_A/TXD0_D/MOSI0_D/ SDA0_D/CTS9_RTS9_A/SS9_A/ SSITXD0_B/IRQ1/CLKOUT_A	Hi-Z	[AGTO1 選択] AGTO1 出力 ^(注2) [CLKOUT_A 選択] CLKOUT_A 出力 [上記以外] Keep-O ^(注1)
P206/GTIU_A/RXD0_D/MISO0_D/SCL0_D/ SSILRCK0/SSIFS0_B/IRQ0	Hi-Z	Keep-O ^(注1)
P207/SSIBCK0_B	Hi-Z	Keep-O
P212/EXTAL/AGTEE1/GTETRGA_D/ GTIOC0B_D/RXD1_A/MISO1_A/SCL1_A/ IRQ3_B	Hi-Z	Keep-O ^(注1)
P213/XTAL/GTETRGA_D/GTIOC0A_D/ TXD1_A/MOSI1_A/SDA1_A/IRQ2_B	Hi-Z	Keep-O ^(注1)
P214/XCOUT, P215/XCIN	Hi-Z	[サブクロック発振器を選択] サブクロック発振器動作 [上記以外] Hi-Z
P300/SWCLK/AGTIO0_B/GTOUUP_C/ GTIOC0A_A/CLKA0_A	プルアップ	[AGTIO0_B 選択] AGTIO0_B 出力 ^(注2) [上記以外] Keep-O
P301/AGTIO0_D/GTOULO_A/GTIOC7B_A/ RXD2_A/MISO2_A/SCL2_A/ CTS9_RTS9_D/SS9_D/IRQ6_A	Hi-Z	[AGTIO0_D 選択] AGTIO0_D 出力 ^(注2) [上記以外] Keep-O ^(注1)
P302/GTOUUP_A/GTIOC7A_A/TXD2_A/ MOSI2_A/SDA2_A/IRQ5_A	Hi-Z	Keep-O ^(注1)
P303	Hi-Z	Keep-O
P304	Hi-Z	Keep-O
P400/CACREF_C/AGTIO1_C/GTIOC9A_A/ SCK0_B/SCK1_B/SCL0_A/IRQ0_A	Hi-Z	[AGTIO1_C 選択] AGTIO1_C 出力 ^(注2) [上記以外] Keep-O ^(注1)
P401/GTETRGA_B/GTIOC9B_A/CRX0_B/ CTS0_RTS0_B/SS0_B/TXD1_B/MOSI1_B/ SDA1_B/SDA0_A/IRQ5/CLKA0_B	Hi-Z	Keep-O ^(注1)

表 A1.1 各プロセスモードのポート状態 (3/3)

ポート名	リセット	ソフトウェアスタンバイモード
P402/AGTIO0_E/AGTIO1_D/CTX0_B/ RXD1_B/MISO1_B/SCL1_B/IRQ4/ RXDA0_B	Hi-Z	[AGTIO0_E, AGTIO1_D 選択] AGTIO0_E, AGTIO1_D 出力 ^(注2) [RXDA0_B 選択] RXDA0_B 出力 ^(注3) [上記以外] Keep-O ^(注1)
P403/AGTIO0_F/AGTIO1_E/ CTS1_RTS1_B/SS1_B	Hi-Z	[AGTIO1_E, AGTIO0_F 選択] AGTIO1_E, AGTIO0_F 出力 ^(注2) [上記以外] Keep-O ^(注1)
P407/ADTRG0_B/RTCOU_T_A/AGTIO0_C/ CTS0_RTS0_D/SS0_D/SSIDATA0_B/ USB_VBUS	Hi-Z	[AGTIO0_C 選択] AGTIO0_C 出力 ^(注2) [CLKOUT_A 選択] CLKOUT_A 出力 [上記以外] Keep-O ^(注1)
P408/GTOWLO_B/CTS1_RTS1_D/SS1_D/ SSIRXD0_A/IRQ7_B/TXDA1_B	Hi-Z	Keep-O ^(注1)
P409/GTOWUP_B/SSITXD0_A/IRQ6_B/ RXDA1_B	Hi-Z	[RXDA1_B 選択] RXDA1_B 出力 ^(注3) [上記以外] Keep-O ^(注1)
P410/AGTOB1/GTOVLO_B/RXD0_B/ MISO0_B/SCL0_B/MISOA_B/SSILRCK0/ SSIFS0_A/IRQ5_B/CLKA1_B	Hi-Z	[AGTOB1 選択] AGTOB1 出力 ^(注2) [上記以外] Keep-O ^(注1)
P411/AGTOA1/GTOVUP_B/TXD0_B/ MOSI0_B/SDA0_B/MOSIA_B/SSIBCK0_A/ IRQ4_B	Hi-Z	[AGTOA1 選択] AGTOA1 出力 ^(注2) [上記以外] Keep-O ^(注1)
P500/GTIU_B/GTIOC5A_B/AUDIO_CLK_C/ CLKA1_A	Hi-Z	Keep-O
P501/AN017/GTIV_B/GTIOC5B_B/TXD1_C/ MOSI1_C/SDA1_C	Hi-Z	Keep-O
P502/AN018/GTIW_B/RXD1_C/MISO1_C/ SCL1_C	Hi-Z	Keep-O
P912/USB_CC2/CTX0_D/SDA0_C	Hi-Z	Keep-O
P913/USB_CC1/CRX0_D/SCL0_C/IRQ5_D	Hi-Z	Keep-O ^(注1)

注. Hi-Z : ハイインピーダンス

Keep-O : 出力端子は前の値を保持します。入力端子はハイインピーダンスになります。

注 1. 端子が外部割り込み端子として使用され、ソフトウェアスタンバイの解除要因に指定されている場合、入力が許可されます。

注 2. LOCO または SOSC がカウントソースとして選択されている間、AGTIO 出力が許可されます。



注 3. 1000b (UARTALOCK) または 1001b (UARTASCLK) が選択されている間、RXDA 出力が許可されます。

付録 2. 外形寸法図

外形寸法図の最新版や実装に関する情報は、弊社のウェブサイトの「パッケージ」を参照してください。


JEITA Package Code	RENESAS Code	Previous Code	MASS (Typ) [g]
P-LFQFP64-10x10-0.50	PLQP0064KB-C	—	0.3

Unit: mm



NOTE)

1. DIMENSIONS "**1" AND "**2" DO NOT INCLUDE MOLD FLASH.
2. DIMENSION "**3" DOES NOT INCLUDE TRIM OFFSET.
3. PIN 1 VISUAL INDEX FEATURE MAY VARY, BUT MUST BE LOCATED WITHIN THE HATCHED AREA.
4. CHAMFERS AT CORNERS ARE OPTIONAL, SIZE MAY VARY.




Reference Symbol	Dimensions in millimeters		
	Min	Nom	Max
D	9.9	10.0	10.1
E	9.9	10.0	10.1
A ₂	—	1.4	—
H _D	11.8	12.0	12.2
H _E	11.8	12.0	12.2
A	—	—	1.7
A ₁	0.05	—	0.15
b _p	0.15	0.20	0.27
c	0.09	—	0.20
θ	0°	3.5°	8°
ⓔ	—	0.5	—
x	—	—	0.08
y	—	—	0.08
L _p	0.45	0.6	0.75
L ₁	—	1.0	—

© 2015 Renesas Electronics Corporation. All rights reserved.

図 A2.1 LQFP 64 ピン 0.5 mm ピッチ



JEITA Package Code	RENESAS Code	Previous Code	MASS (Typ) [g]
P-LFQFP48-7x7-0.50	PLQP0048KB-B	—	0.2

Unit: mm



NOTE)

1. DIMENSIONS "**1" AND "**2" DO NOT INCLUDE MOLD FLASH.
2. DIMENSION "**3" DOES NOT INCLUDE TRIM OFFSET.
3. PIN 1 VISUAL INDEX FEATURE MAY VARY, BUT MUST BE LOCATED WITHIN THE HATCHED AREA.
4. CHAMFERS AT CORNERS ARE OPTIONAL, SIZE MAY VARY.




Reference Symbol	Dimensions in millimeters		
	Min	Nom	Max
D	6.9	7.0	7.1
E	6.9	7.0	7.1
A ₂	—	1.4	—
H _D	8.8	9.0	9.2
H _E	8.8	9.0	9.2
A	—	—	1.7
A ₁	0.05	—	0.15
b _p	0.17	0.20	0.27
c	0.09	—	0.20
θ	0°	3.5°	8°
[e]	—	0.5	—
x	—	—	0.08
y	—	—	0.08
L _p	0.45	0.6	0.75
L ₁	—	1.0	—

© 2015 Renesas Electronics Corporation. All rights reserved.

図 A2.2 LQFP 48 ピン




JEITA Package code	RENESAS code	MASS(TYP.)[g]
P-HWQFN048-7x7-0.50	PWQN0048KC-A	0.13 g




Reference Symbol	Dimension in Millimeters		
	Min.	Nom.	Max.
A	—	—	0.80
A ₁	0.00	0.02	0.05
A ₃	0.203 REF.		
b	0.20	0.25	0.30
D	7.00 BSC		
E	7.00 BSC		
e	0.50 BSC		
L	0.30	0.40	0.50
K	0.20	—	—
D ₂	5.25	5.30	5.35
E ₂	5.25	5.30	5.35
aaa	0.15		
bbb	0.10		
ccc	0.10		
ddd	0.05		
eee	0.08		
fff	0.10		

図 A2.3 HWQFN 48 ピン

JEITA Package Code	RENESAS Code	Previous Code	MASS[Typ.]
P-LQFP32-7x7-0.80	PLQP0032GB-A	32P6U-A	0.2g



Terminal cross section



Detail F

NOTE)
1. DIMENSIONS **1* AND **2*
DO NOT INCLUDE MOLD FLASH.
2. DIMENSION **3* DOES NOT
INCLUDE TRIM OFFSET.

Reference Symbol	Min	Nom	Max
D	6.9	7.0	7.1
E	6.9	7.0	7.1
A ₂	—	1.4	—
H _D	8.8	9.0	9.2
H _E	8.8	9.0	9.2
A	—	—	1.7
A ₁	0	0.1	0.2
b _p	0.32	0.37	0.42
b ₁	—	0.35	—
c	0.09	0.145	0.20
c ₁	—	0.125	—
θ	0°	—	8°
⌀	—	0.8	—
x	—	—	0.20
y	—	—	0.10
Z _D	—	0.7	—
Z _E	—	0.7	—
L	0.3	0.5	0.7
L ₁	—	1.0	—

図 A2.4 LQFP 32 ピン

JEITA Package code	RENESAS code	MASS(TYP.)[g]
P-HWQFN032-5x5-0.50	PWQN0032KE-A	0.06




図 A2.5 HWQFN 32 ピン

付録 3. I/O レジスタ

この付録では、I/O レジスタアドレス、アクセスサイクル、リセット値について機能ごとに説明します。

3.1 周辺機能のベースアドレス

本マニュアルに記載の周辺機能のベースアドレスは下記のとおりです。

表 A3.1 に、各周辺機能の名前、説明、ベースアドレスを示します。

表 A3.1 周辺機能のベースアドレス (1/2)

名称	内容	ベースアドレス
MPU	メモリプロテクションユニット	0x4000_0000
SRAM	SRAM コントロール	0x4000_2000
BUS	バス制御	0x4000_3000
DTC	データトランスファコントローラ	0x4000_5400
ICU	割り込みコントローラ	0x4000_6000
CPU_DBG	デバッグ機能	0x4001_B000
SYSC	システムコントロール	0x4001_E000
PORT0	ポート 0 コントロールレジスタ	0x4004_0000
PORT1	ポート 1 コントロールレジスタ	0x4004_0020
PORT2	ポート 2 コントロールレジスタ	0x4004_0040
PORT3	ポート 3 コントロールレジスタ	0x4004_0060
PORT4	ポート 4 コントロールレジスタ	0x4004_0080
PORT5	ポート 5 コントロールレジスタ	0x4004_00A0
PORT9	ポート 9 コントロールレジスタ	0x4004_0120
PFS	Pmn 端子機能コントロールレジスタ	0x4004_0800
ELC	イベントリンクコントローラ	0x4004_1000
POEG	GPT 用ポートアウトブットイネーブルモジュール	0x4004_2000
RTC	リアルタイムクロック	0x4004_4000
WDT	ウォッチドッグタイマ	0x4004_4200
IWDT	独立ウォッチドッグタイマ	0x4004_4400
CAC	クロック周波数精度測定回路	0x4004_4600
MSTP	モジュールストップコントロール B、C、D	0x4004_7000
SSIE0	拡張シリアルサウンドインタフェース	0x4004_E000
CAN0	コントローラエリアネットワーク	0x4005_0000
DOC	データ演算回路	0x4005_4100
ADC12	12 ビット A/D コンバータ	0x4005_C000
SCI0	シリアルコミュニケーションインタフェース 0	0x4007_0000
SCI1	シリアルコミュニケーションインタフェース 1	0x4007_0020
SCI2	シリアルコミュニケーションインタフェース 2	0x4007_0040
SCI9	シリアルコミュニケーションインタフェース 9	0x4007_0120
SPI0	シリアルペリフェラルインタフェース 0	0x4007_2000
CRC	CRC 演算器	0x4007_4000
GPT320	汎用 PWM タイマ 0 (32 ビット)	0x4007_8000
GPT164	汎用 PWM タイマ 4 (16 ビット)	0x4007_8400
GPT165	汎用 PWM タイマ 5 (16 ビット)	0x4007_8500

表 A3.1 周辺機能のベースアドレス (2/2)

名称	内容	ベースアドレス
GPT166	汎用 PWM タイマ 6 (16 ビット)	0x4007_8600
GPT167	汎用 PWM タイマ 7 (16 ビット)	0x4007_8700
GPT168	汎用 PWM タイマ 8 (16 ビット)	0x4007_8800
GPT169	汎用 PWM タイマ 9 (16 ビット)	0x4007_8900
GPT_OPS	出力相切り替えコントローラ	0x4007_8FF0
KINT	キー割り込み機能	0x4008_0000
I3C	I3C バスインタフェース	0x4008_3000
AGTW0	低消費電力非同期汎用タイマ 0	0x4008_4000
AGTW1	低消費電力非同期汎用タイマ 1	0x4008_4100
FLCN	フラッシュ I/O レジスタ	0x407E_C000
USBFS	USB2.0 フルスピードモジュール	0x4009_0000
USBCC	USB Type-C コントローラ 2.0 モジュール	0x4009_1000
UARTA	シリアルインタフェース UARTA	0x4009_7000

注. 名称 = 周辺機能の名称
 内容 = 周辺機能
 ベースアドレス = 最下位の予約アドレスまたは周辺機能が使用するアドレス

3.2 アクセスサイクル

本項では、本マニュアルに記載の I/O レジスタのアクセスサイクル情報を示します。

以下の情報は、表 A3.2 に適用されます。

- レジスタは対応するモジュールごとにグループ化されています。
- アクセスサイクル数については、指定の基準クロックのサイクル数を示しています。
- 内部 I/O 領域では、レジスタに割り当てられていない予約アドレスにアクセスしないでください。アクセスした場合、動作は保証されません。
- I/O アクセスサイクル数は、内部周辺バスのバスサイクル、分周クロック同期化サイクル、および各モジュールのウェイトサイクルによって異なります。分周クロック同期化サイクルは、ICLK と PCLK 間の周波数比によって異なります。
- ICLK 周波数と PCLK 周波数が等しいとき、分周クロック同期化サイクル数は常に一定です。
- ICLK 周波数が PCLK 周波数より大きいとき、分周クロック同期化サイクル数に少なくとも 1PCLK サイクル追加されます。

注. CPU からのレジスタアクセスが、外部メモリへの命令フェッチや、DTC のような他のバスマスタのバスアクセスと競合せずに実行された場合のサイクル数です。

表 A3.2 に、GPT 以外のモジュールのレジスタアクセスサイクルを示します。

表 A3.2 GPT 以外のモジュールのアクセスサイクル (1/2)

周辺機能	アドレス		アクセスサイクル数					
			ICLK = PCLK		ICLK > PCLK ^(注1)		サイクル単位	関連機能
	ここから	ここまで	読み出し	書き込み	読み出し	書き込み		
MPU, SRAM, BUS, DTC, ICU, CPU_DBG	0x4000_2000	0x4001_BFFF	3				ICLK	メモリプロテクションユニット、SRAM、バス、データトランスファコントローラ、割り込みコントローラ、CPU、フラッシュメモリ

表 A3.2 GPT 以外のモジュールのアクセスサイクル (2/2)

周辺機能	アドレス		アクセスサイクル数					
			ICLK = PCLK		ICLK > PCLK(注1)		サイクル単位	関連機能
	ここから	ここまで	読み出し	書き込み	読み出し	書き込み		
SYSC	0x4001_E000	0x4001_E6FF	4				ICLK	低消費電力モード、リセット、低電圧検出、クロック発生回路、レジスタライトプロテクション
PORTn, PFS, ELC, POEG, RTC, WDT, IWDT, CAC, MSTP	0x4004_0000	0x4004_7FFF	3		2～3		PCLKB	I/O ポート、イベントリンクコントローラ、GPT 用ポートアウトプットイネーブル、リアルタイムクロック、ウォッチドッグタイマ、独立ウォッチドッグタイマ、クロック周波数精度測定回路、モジュールストップコントロール
SSIE0	0x4004_E000	0x4004_EFFF	3		2～3		PCLKB	拡張シリアルサウンドインタフェース
CAN0, DOC, ADC12	0x4005_0000	0x4005_EFFF	3		2～3		PCLKB	コントローラエリアネットワークモジュール、データ演算回路、12 ビット A/D コンバータ
SCIn (n = 0～2, g(注2))	0x4007_0000	0x4007_0EFF	5		2～3		PCLKB	シリアルコミュニケーションインタフェース
SPIn (n = 0)(注3)	0x4007_2000	0x4007_2FFF	5		2～3		PCLKB	シリアルペリフェラルインタフェース
CRC	0x4007_4000	0x4007_4FFF	3		2～3		PCLKB	CRC 演算器
GPT32n (n = 0), GPT16n (n = 4～9), GPT_OPS	0x4007_8000	0x4007_BFFF	表 A3.3 を参照				PCLKB	汎用 PWM タイマ
KINT	0x4008_0000	0x4008_1FFF	3		2～3		PCLKB	キー割り込み機能
AGTWn	0x4008_4000	0x4008_4FFF	3		2～3		PCLKB	低消費電力非同期汎用タイマ
FLCN	0x407E_C000	0x407E_FFFF	7		7		ICLK	データフラッシュ、温度センサ、静電容量式センシングユニット 2、フラッシュ制御
I3C	0x4008_3000	0x4008_33D0	3		2～3		PCLKB	I3C バスインタフェース
USBFS	0x4009_0000	0x4009_FFFF	3		2～3		PCLKB	USB2.0 フルスピードモジュール
USBCC	0x4009_1000	0x4009_101F	3		2～3		PCLKB	USB Type-C コントローラ 2.0 モジュール
UARTA	0x4009_7000	0x4009_7011	3		2～3		PCLKB	シリアルインタフェース UARTA

注 1. PCLK サイクル数が整数ではない（たとえば 1.5）場合、最小値は小数点以下を切り捨て、最大値は小数点以下を切り上げます。たとえば、1.5~2.5 は、1~3 となります。

注 2. n = 0 の場合については、16 ビットレジスタ（FTDRHL、FRDRHL、FCR、FDR、LSR、および CDR）へのアクセス時、表 A3.2 に記載の値よりも 2 サイクル多いアクセスサイクルとなります。8 ビットレジスタ（FTDRH、FTDRL、FRDRH、および FRDRL）へのアクセス時、アクセスサイクルは表 A3.2 に示すとおりです。

注 3. 32 ビットレジスタ（SPDR）にアクセスを行う場合は、表 A3.2 に記載の値よりも 2 サイクル多いアクセスサイクルとなります。8 ビットまたは 16 ビットレジスタ（SPDR_HA）にアクセスを行う場合は、表 A3.2 に記載のアクセスサイクルとなります。

表 A3.3 に、GPT モジュールのレジスタアクセスサイクルを示します。

表 A3.3 GPT モジュールのアクセスサイクル (1/2)

ICLK と PCLK 間の周波数比	アクセスサイクル数		サイクル単位
	読み出し	書き込み	
ICLK > PCLKD = PCLKB	5~6	3~4	PCLKB
ICLK > PCLKD > PCLKB	3~4	2~3	PCLKB
PCLKD = ICLK = PCLKB	6	4	PCLKB

表 A3.3 GPT モジュールのアクセスサイクル (2/2)

ICLK と PCLK 間の周波数比	アクセスサイクル数		サイクル単位
	読み出し	書き込み	
PCLKD = ICLK > PCLKB	2~3	1~2	PCLKB
PCLKD > ICLK = PCLKB	4	3	PCLKB
PCLKD > ICLK > PCLKB	2~3	1~2	PCLKB

改訂履歴

Revision 1.00 — 2024 年 12 月 17 日

初版発行

Revision 1.10 — 2025 年 5 月 16 日

12. 割り込みコントローラユニット (ICU)

- 12.2.9 IELSRn: ICU イベントリンク設定レジスタ n (n = 0~31) を更新
- 表 12.4 イベントテーブルを更新

15. データトランスファコントローラ (DTC)

- 表 15.1 DTC の仕様を更新

17. I/O ポート

- 表 17.11 入出力端子機能のレジスタ設定 (PORT9) を更新

24. 独立ウォッチドッグタイマ (IWDG)

- 図 24.2 IWDTRPSS[1:0]および IWDTRPES[1:0]ビットとリフレッシュ許可期間を更新

26. USB Type-C インタフェース

- 図 26.4 シンクオンリモード 1.5 A/3.0 A 要因検出および切断検出フローを更新
- 26.3.5 割り込みを更新

28. I3C バスインタフェース (I3C)

- 図 28.100 I2C 初期化フローチャート例 (シングルバッファ転送) を更新
- 図 28.101 I3C 初期化フローチャート例を更新

31. シリアルインタフェース UARTA (UARTA)

- 31.3.4 のボーレートジェネレータの BRmax と BRmin の数式を更新

38. フラッシュメモリ

- 表 38.15 基本機能を更新

Renesas RA2L2 グループ ユーザーズマニュアル ハードウェア編

発行年月日 Rev.1.10 May 16, 2025
Rev.1.00 Dec 17, 2024

発行 ルネサスエレクトロニクス株式会社

32 ビット MCU Renesas RA2L2 グループ