

RZ/A2M SUB ボード

RTK79210XXB000000BE

ユーザーズマニュアル

ルネサスマイクロプロセッサ
RZファミリ／RZ/Aシリーズ

本資料に記載の全ての情報は本資料発行時点のものであり、ルネサス エレクトロニクスは、予告なしに、本資料に記載した製品または仕様を変更することがあります。
ルネサス エレクトロニクスのホームページなどにより公開される最新情報をご確認ください。

ご注意書き

1. 本資料に記載された回路、ソフトウェアおよびこれらに関連する情報は、半導体製品の動作例、応用例を説明するものです。お客様の機器・システムの設計において、回路、ソフトウェアおよびこれらに関連する情報を使用する場合には、お客様の責任において行ってください。これらの使用に起因して生じた損害（お客様または第三者いずれに生じた損害も含みます。以下同じです。）に関し、当社は、一切その責任を負いません。
 2. 当社製品、本資料に記載された製品データ、図、表、プログラム、アルゴリズム、応用回路例等の情報の使用に起因して発生した第三者の特許権、著作権その他の知的財産権に対する侵害またはこれらに関する紛争について、当社は、何らの保証を行うものではなく、また責任を負うものではありません。
 3. 当社は、本資料に基づき当社または第三者の特許権、著作権その他の知的財産権を何ら許諾するものではありません。
 4. 当社製品を、全部または一部を問わず、改造、改変、複製、リバースエンジニアリング、その他、不適切に使用しないでください。かかる改造、改変、複製、リバースエンジニアリング等により生じた損害に関し、当社は、一切その責任を負いません。
 5. 当社は、当社製品の品質水準を「標準水準」および「高品質水準」に分類しており、各品質水準は、以下に示す用途に製品が使用されることを意図しております。
標準水準： コンピュータ、OA 機器、通信機器、計測機器、AV 機器、家電、工作機械、パーソナル機器、産業用ロボット等
高品質水準： 輸送機器（自動車、電車、船舶等）、交通制御（信号）、大規模通信機器、金融端末基幹システム、各種安全制御装置等
当社製品は、データシート等により高信頼性、Harsh environment 向け製品と定義しているものを除き、直接生命・身体に危害を及ぼす可能性のある機器・システム（生命維持装置、人体に埋め込み使用するもの等）、もしくは多大な物的損害を発生させるおそれのある機器・システム（宇宙機器と、海底中継器、原子力制御システム、航空機制御システム、プラント基幹システム、軍事機器等）に使用されることを意図しておらず、これらの用途に使用することは想定していません。たとえ、当社が想定していない用途に当社製品を使用したことにより損害が生じても、当社は一切その責任を負いません。
 6. 当社製品をご使用の際は、最新の製品情報（データシート、ユーザーズマニュアル、アプリケーションノート、信頼性ハンドブックに記載の「半導体デバイスの使用上の一般的な注意事項」等）をご確認の上、当社が指定する最大定格、動作電源電圧範囲、放熱特性、実装条件その他指定条件の範囲内でご使用ください。指定条件の範囲を超えて当社製品をご使用された場合の故障、誤動作の不具合および事故につきましては、当社は、一切その責任を負いません。
 7. 当社は、当社製品の品質および信頼性の向上に努めていますが、半導体製品はある確率で故障が発生したり、使用条件によっては誤動作したりする場合があります。また、当社製品は、データシート等において高信頼性、Harsh environment 向け製品と定義しているものを除き、耐放射線設計を行っておりません。仮に当社製品の故障または誤動作が生じた場合であっても、人身事故、火災事故その他社会的損害等を生じさせないよう、お客様の責任において、冗長設計、延焼対策設計、誤動作防止設計等の安全設計およびエージング処理等、お客様の機器・システムとしての出荷保証を行ってください。特に、マイコンソフトウェアは、単独での検証は困難なため、お客様の機器・システムとしての安全検証をお客様の責任で行ってください。
 8. 当社製品の環境適合性等の詳細につきましては、製品個別に必ず当社営業窓口までお問合せください。ご使用に際しては、特定の物質の含有・使用を規制する RoHS 指令等、適用される環境関連法令を十分調査のうえ、かかる法令に適合するようご使用ください。かかる法令を遵守しないことにより生じた損害に関して、当社は、一切その責任を負いません。
 9. 当社製品および技術を国内外の法令および規則により製造・使用・販売を禁止されている機器・システムに使用することはできません。当社製品および技術を輸出、販売または移転等する場合は、「外国為替及び外国貿易法」その他日本国および適用される外国の輸出管理関連法規を遵守し、それらの定めるところに従い必要な手続きを行ってください。
 10. お客様が当社製品を第三者に転売等される場合には、事前に当該第三者に対して、本ご注意書き記載の諸条件を通知する責任を負うものといたします。
 11. 本資料の全部または一部を当社の文書による事前の承諾を得ることなく転載または複製することを禁じます。
 12. 本資料に記載されている内容または当社製品についてご不明な点がございましたら、当社の営業担当者までお問合せください。
- 注 1. 本資料において使用されている「当社」とは、ルネサス エレクトロニクス株式会社およびルネサス エレクトロニクス株式会社が直接的、間接的に支配する会社をいいます。
- 注 2. 本資料において使用されている「当社製品」とは、注 1 において定義された当社の開発、製造製品をいいます。

(Rev.4.0-1 2017.11)

本社所在地

〒135-0061 東京都江東区豊洲 3-2-24（豊洲フォレシア）

www.renesas.com

お問合せ窓口

弊社の製品や技術、ドキュメントの最新情報、最寄の営業お問合せ窓口に関する情報などは、弊社ウェブサイトをご覧ください。

www.renesas.com/contact/

商標について

ルネサスおよびルネサスロゴはルネサス エレクトロニクス株式会社の商標です。すべての商標および登録商標は、それぞれの所有者に帰属します。

製品ご使用上の注意事項

ここでは、マイコン製品全体に適用する「使用上の注意事項」について説明します。個別の使用上の注意事項については、本ドキュメントおよびテクニカルアップデートを参照してください。

1. 静電気対策

CMOS 製品の取り扱いの際は静電気防止を心がけてください。CMOS 製品は強い静電気によってゲート絶縁破壊を生じることがあります。運搬や保存の際には、当社が出荷梱包に使用している導電性のトレーやマガジンケース、導電性の緩衝材、金属ケースなどを利用し、組み立て工程にはアースを施してください。プラスチック板上に放置したり、端子を触ったりしないでください。また、CMOS 製品を実装したボードについても同様の扱いをしてください。

2. 電源投入時の処置

電源投入時は、製品の状態は不定です。電源投入時には、LSI の内部回路の状態は不確定であり、レジスタの設定や各端子の状態は不定です。外部リセット端子でリセットする製品の場合、電源投入からリセットが有効になるまでの期間、端子の状態は保証できません。同様に、内蔵パワーオンリセット機能を使用してリセットする製品の場合、電源投入からリセットのかかる一定電圧に達するまでの期間、端子の状態は保証できません。

3. 電源オフ時における入力信号

当該製品の電源がオフ状態のときに、入力信号や入出力プルアップ電源を入れないでください。入力信号や入出力プルアップ電源からの電流注入により、誤動作を引き起こしたり、異常電流が流れ内部素子を劣化させたりする場合があります。資料中に「電源オフ時における入力信号」についての記載のある製品は、その内容を守ってください。

4. 未使用端子の処理

未使用端子は、「未使用端子の処理」に従って処理してください。CMOS 製品の入力端子のインピーダンスは、一般に、ハイインピーダンスとなっています。未使用端子を開放状態で動作させると、誘導現象により、LSI 周辺のノイズが印加され、LSI 内部で貫通電流が流れたり、入力信号と認識されて誤動作を起こす恐れがあります。

5. クロックについて

リセット時は、クロックが安定した後、リセットを解除してください。プログラム実行中のクロック切り替え時は、切り替え先クロックが安定した後に切り替えてください。リセット時、外部発振子（または外部発振回路）を用いたクロックで動作を開始するシステムでは、クロックが十分安定した後、リセットを解除してください。また、プログラムの途中で外部発振子（または外部発振回路）を用いたクロックに切り替える場合は、切り替え先のクロックが十分安定してから切り替えてください。

6. 入力端子の印加波形

入力ノイズや反射波による波形歪みは誤動作の原因になりますので注意してください。CMOS 製品の入力がノイズなどに起因して、 V_{IL} (Max.) から V_{IH} (Min.) までの領域にとどまるような場合は、誤動作を引き起こす恐れがあります。入力レベルが固定の場合はもちろん、 V_{IL} (Max.) から V_{IH} (Min.) までの領域を通過する遷移期間中にチャタリングノイズなどが入らないように使用してください。

7. リザーブアドレス（予約領域）のアクセス禁止

リザーブアドレス（予約領域）のアクセスを禁止します。アドレス領域には、将来の拡張機能用に割り付けられている リザーブアドレス（予約領域）があります。これらのアドレスをアクセスしたときの動作については、保証できませんので、アクセスしないようにしてください。

8. 製品間の相違について

型名の異なる製品に変更する場合は、製品型名ごとにシステム評価試験を実施してください。同じグループのマイコンでも型名が違うと、フラッシュメモリ、レイアウトパターンの相違などにより、電気的特性の範囲で、特性値、動作マージン、ノイズ耐量、ノイズ輻射量などが異なる場合があります。型名が違う製品に変更する場合は、個々の製品ごとにシステム評価試験を実施してください。

European Union Regulatory Notices:

The WEEE (Waste Electrical and Electronic Equipment) regulations put responsibilities on producers for the collection and recycling or disposal of electrical and electronic waste. Return of WEEE under these regulations is applicable in the European Union only. This equipment (including all accessories) is not intended for household use. After use the equipment cannot be disposed of as household waste, and the WEEE must be treated, recycled and disposed of in an environmentally sound manner. Renesas Electronics Europe GmbH can take back end of life equipment, register for this service at "<http://www.renesas.eu/wEEE>".

このマニュアルの使い方

1. 目的と対象者

このマニュアルは、本 SUB ボードの機能と操作仕様をユーザに理解していただくためのマニュアルです。本 SUB ボードを使用するユーザを対象にしています。このマニュアルを使用するには、電気回路、論理回路、マイクロコンピュータに関する基本的な知識が必要です。

このマニュアルは、大きく分類すると、製品の概要、機能仕様、操作仕様で構成されています。

本 SUB ボードは、注意事項を十分確認の上、使用してください。注意事項は、各章の本文中に記載しています。

改訂記録は旧版の記載内容に対して訂正または追加した主な箇所をまとめたものです。改訂内容すべてを記載したものではありません。詳細は、このマニュアルの本文でご確認ください。

RZ/A2M SUB ボード RTK79210XXB00000BE では次のドキュメントを用意しています。

ドキュメントの種類	記載内容	資料名	資料番号
ユーザズマニュアル	機能仕様（搭載デバイス、メモリマップ、電気的特性等）と操作仕様（コネクタ、スイッチ類）の説明	RZ/A2M SUB ボード RTK79210XXB00000BE ユーザズマニュアル	本ユーザズマニュアル

RZ/A2M グループでは次のドキュメントを用意しています。ドキュメントは最新版を使用してください。最新版はルネサス エレクトロニクスホームページに掲載されています。

ドキュメントの種類	記載内容	資料名	資料番号
アプリケーションノート	応用例、参考プログラムなど	ルネサス エレクトロニクスホームページに掲載されています。	
RENESAS TECHNICAL UPDATE	製品の仕様、ドキュメント等に関する速報		

2. 略語および略称の説明

略語／略称	英語名	日本語名
ACIA	Asynchronous Communication Interface Adapter	調歩同期式通信アダプタ
bps	bits per second	転送速度を表す単位、ビット/秒
CRC	Cyclic Redundancy Check	巡回冗長検査
DMA	Direct Memory Access	CPU の命令を介さずに直接データ転送を行う方式
DMAC	Direct Memory Access Controller	DMA を行うコントローラ
GSM	Global System for Mobile Communications	FDD-TDMA の第二世代携帯電話の方式
Hi-Z	High Impedance	回路が電氣的に接続されていない状態
IEBus	Inter Equipment bus	—
I/O	Input/Output	入出力
IrDA	Infrared Data Association	赤外線通信の業界団体または規格
LSB	Least Significant Bit	最下位ビット
MSB	Most Significant Bit	最上位ビット
NC	Non-Connection	未接続
PLL	Phase Locked Loop	位相同期回路
PWM	Pulse Width Modulation	パルス幅変調
SFR	Special Function Registers	周辺機能を制御するためのレジスタ
SIM	Subscriber Identity Module	ISO/IEC 7816 規定の接触型 IC カード
UART	Universal Asynchronous Receiver/Transmitter	調歩同期式シリアルインタフェース
VCO	Voltage Controlled Oscillator	電圧制御発振器

すべての商標および登録商標は、それぞれの所有者に帰属します。

目次

1. 概要	1-1
1.1 概要	1-1
1.2 構成	1-2
1.3 外部仕様	1-3
1.4 外観	1-4
1.5 ブロック図	1-5
1.6 部品配置	1-6
1.7 メモリ配置図	1-9
1.8 絶対最大定格	1-10
1.9 動作条件	1-10
2. 機能仕様	2-1
2.1 機能概略	2-1
2.2 CPU	2-2
2.2.1 RZ/A2M 概要	2-2
2.2.2 RTK79210XXB00000BE で使用する RZ/A2M 端子機能一覧	2-2
2.2.3 RTK79210XXB00000BE インタフェース使用関係一覧	2-18
2.3 メモリ	2-19
2.3.1 SDRAM	2-19
2.3.2 NAND フラッシュメモリインタフェース	2-23
2.3.3 EEPROM インタフェース	2-25
2.4 USBインタフェース	2-26
2.5 シリアルインタフェース	2-27
2.6 割り込みスイッチ	2-28
2.7 クロック構成	2-29
2.8 リセット制御	2-31
2.9 電源構成	2-32
2.10 オーディオインタフェース	2-33
2.11 CMOSカメラインタフェース	2-34
2.12 SDカードインタフェース	2-35
2.13 LANインタフェース	2-36
2.14 キー入力スイッチ	2-39
2.15 VDC6インタフェース	2-40
2.16 LVDSインタフェース	2-41
2.17 DRPインタフェース	2-42

3. 操作仕様	3-1
3.1 コネクタ概要	3-1
3.1.1 CPU ボード接続コネクタ (CN1)	3-3
3.1.2 DRP コネクタ (CN2)	3-7
3.1.3 マイクインピンジャック (CN3)	3-9
3.1.4 ラインアウトピンジャック (CN4)	3-10
3.1.5 シリアルポートコネクタ (CN5)	3-11
3.1.6 LAN コネクタ (CN8、CN9)	3-12
3.1.7 SD カードスロット (CN10)	3-13
3.1.8 USB コネクタ (CN12、CN13)	3-14
3.1.9 LVDS コネクタ (CN14、CN16)	3-16
3.1.10 デジタル映像信号入出力コネクタ (CN15)	3-18
3.1.11 CMOS カメラコネクタ (CN17)	3-20
3.1.12 DC 電源ジャック (CN18)	3-21
3.2 操作部品配置	3-22
3.2.1 ジャンパ (JP1、JP2)	3-23
3.2.2 スイッチ機能	3-24
3.3 外形寸法	3-26
付録 1 RTK79210XXB00000BE 接続図	付録 1-1
付録 2 RTK79210XXB00000BE 実装図	付録 2-1

1. 概要

1.1 概要

RTK79210XXB000000BE は、RZ/A2M SUB ボードです。RZ/A2M CPU ボード RTK7921053C000000BE と組み合わせて、RZ/A2M の機能・性能評価および、アプリケーションソフトウェアの先行開発・評価を行うことができます。以下に RTK79210XXB000000BE の特徴を示します。

- 下記の外部メモリを標準搭載しています。
 - SDRAM : 64M バイト×1 個 (16 ビットバス接続)
 - EEPROM : 16K バイト×1 個
- デジタル映像信号入出力機能評価用に 50 ピン MIL コネクタを搭載しています。
- LVDS を用いた映像出力評価用に 1.25mm ピッチコネクタを搭載しています (20 ピン×1 個、6 ピン×1 個)。
- CMOS カメラ接続用に 26 ピン MIL コネクタを搭載しています。
- オーディオ CODEC を標準搭載しており、オーディオシステムの先行開発が可能です。
- LAN コネクタを標準搭載しており、Ethernet を使用したソフトウェアの開発や評価が可能です。
- その他、RZ/A2M 周辺機能インタフェースとして、SD カードスロット、シリアルポート (USB Micro-B) コネクタ、USB コネクタを標準搭載しています。
- USB コネクタは、シリーズ A レセプタクルおよび Mini-B レセプタクルを標準搭載しています (同時使用不可)。
- DRP 評価用に 40 ピン MIL コネクタを搭載しています。

1.3 外部仕様

表 1.1 に RTK79210XXB00000BE の外部仕様一覧を示します。

表 1.1 RTK79210XXB00000BE 外部仕様一覧

No.	項目	内容
1	メモリ	● SDRAM : 64Mバイト×1個 - ISSI 製 IS42S16320F-7TL ● EEPROM : 16Kバイト×1個 - Renesas 製 R1EX24128ASAS0A ● NANDフラッシュメモリ : 128Mバイト×1個を実装可能な基板パターン - Cypress 製 S34ML01G100TFI000
2	コネクタ	● CPUボード接続コネクタ (204ピン) : 1個 ● DRPコネクタ (40ピン) : 1個 ● オーディオ入出力用ミニジャック (φ3.5) : 2個 ● シリアルポートコネクタ (USB Micro-B) : 1個 ● LANコネクタ (RJ-45) : 2個 ● SDカードスロット : 1個 ● USBシリーズAレセプタクル : 1個 ● USB Mini-Bレセプタクル : 1個 ● CMOSカメラコネクタ : 1個 ● RZ/A2M VDC6用デジタル映像信号入出力MILコネクタ (50ピン) : 1個 ● RZ/A2M LVDS用デジタル映像信号出力コネクタ (20ピン) : 1個 ● RZ/A2M LVDS用バックライトコネクタ (6ピン) : 1個 ● DC電源ジャック : 1個
3	スイッチ	● 電源スイッチ : 1個 ● ユーザスイッチ : 2個 (NMI、IRQ0) ● キー入力スイッチ : 2個 ● ディップスイッチ : 1個 (I/F設定)
4	外形寸法/層構成	● 寸法 : 105×148mm ● 実装形態 : 4層 両面実装、基板厚 : 1.6mm ● 基板構成 : 1枚

1.4 外観

図 1.2 に RTK79210XXB00000BE の外観を示します。




図 1.2 RTK79210XXB00000BE 外観図

1.5 ブロック図

図 1.3 に RTK79210XXB00000BE のブロック図を示します。




図 1.3 RTK79210XXB00000BE ブロック図

1.6 部品配置

図 1.4 および図 1.5 に RTK79210XXB00000BE の主な部品配置を示します。




図 1.4 RTK79210XXB00000BE 部品配置図 (C 面上面図)




図 1.5 RTK79210XXB00000BE 部品配置図 (S 面上面図)

表 1.2 および表 1.3 に RTK79210XXB00000BE の主な実装部品一覧を示します。

表 1.2 RTK79210XXB00000BE の主な実装部品一覧 (1) IC

部品番号	部品名称	型名、メーカー	未実装品推奨型名等
U21	オーディオ CODEC	WM8978CGEFL/V (Cirrus)	
U23	USB シリアル変換 IC	R5F10JBCANA#U0 (Renesas)	
U27、U28	Ethernet PHY	RTL8201FL-VB-CG (Realtek)	
U30	SDRAM	IS42S16320F-7TL (ISSI)	
U31	NAND フラッシュメモリ	未実装	S34ML01G100TFI000 (Cypress)
U32	EEPROM	R1EX24128ASAS0A (Renesas)	
X1	オーディオ用発振器	SG-8002DC_11.2896MHz_PCB (EPSON)	11.2896MHz
X3	USB シリアル変換 IC 用水晶振動子	CX2520DB12000D0PPSC1 (Kyocera)	12MHz
X4	Ethernet PHY 用発振器	KC2016K50.0000C1GE00 (Kyocera)	50MHz
X5	VDC6 用発振器	SG-8002DC_40MHz_PCB (EPSON)	40MHz
X6	CMOS カメラ用発振器	未実装	SG-8002DC (EPSON)

表 1.3 RTK79210XXB00000BE の主な実装部品一覧 (2) コネクタ

部品番号	部品名称	型名、メーカー	未実装品推奨型名等
CN1	CPU ボード接続コネクタ (SODIMM 204 ピン)	2013297-1 (TE)	
CN2	DRP コネクタ	HIF3FC-40PA-2.54DSA(71) (HRS)	
CN3	マイクインピンジャック	STX-3500-3NTR (Kycon)	
CN4	ラインアウトピンジャック	STX-3500-3NTR (Kycon)	
CN5	シリアルポートコネクタ	ZX62-B-5PA(33) (HRS)	USB Micro-B
CN8、CN9	LAN コネクタ (RJ-45)	J3011G21DNL (Pulse)	
CN10	SD カードスロット	DM1B-DSF-PEJ(82) (HRS)	
CN12	USB シリーズ A レセプタクル	UBA-R4R-D14-4D(LF)(SN) (JST)	
CN13	USB Mini-B レセプタクル	KMBX-SMT-5S-S-30TR (Kycon)	
CN14	LVDS コネクタ	DF14A-20P-1.25H(25) (HRS)	
CN15	デジタル映像信号入出力コネクタ (50 ピン)	SFH11-PBPC-D25-RA-BK (SULLINS)	
CN16	LVDS バックライトコネクタ	53261-0671 (Molex)	
CN17	CMOS カメラコネクタ (26 ピン)	HIF3FB-26DA-2.54DSA(71) (HRS)	
CN18	DC 電源ジャック	KLDX-SMT2-0202-ATR (Kycon)	
J1	E1 コネクタ	未実装	WM-6-5P (MAC8)
J2	GND コネクタ	HWP-3P-G (MAC8)	

1.7 メモリ配置図

図 1.6 に RTK79210XXB00000BE での RZ/A2M のメモリ配置を示します。

論理アドレス	RZ/A2M論理空間	RTK79210XXB00000BE メモリマッピング
H'0000 0000	CS0空間 : 64MB	-
H'0400 0000	CS1空間 : 64MB	-
H'0800 0000	CS2空間 : 64MB	-
H'0C00 0000	CS3空間 : 64MB	SDRAM (64MB)
H'1000 0000	CS4空間 : 64MB	-
H'1400 0000	CS5空間 : 64MB	-
H'1800 0000	その他 : 128MB	その他 : 128MB
H'2000 0000	SPIマルチI/Oバス空間 : 256MB	シリアルフラッシュメモリ (64MB)
H'2400 0000		-
H'3000 0000	HyperFlash空間 : 256MB	HyperFlash (64MB)
H'3400 0000		-
H'4000 0000	HyperRAM空間 : 256MB	HyperRAM (8MB)
H'4080 0000		-
H'5000 0000	OctaFlash空間 : 256MB	-
H'6000 0000	OctaRAM空間 : 256MB	-
H'7000 0000	予約領域 (使用禁止)	予約領域 (使用禁止)
H'8000 0000	大容量内蔵RAM : 4MB	大容量内蔵RAM : 4MB
H'8040 0000	その他 : 2044MB	その他 : 2044MB
H'FFFF FFFF		

図 1.6 RZ/A2M メモリ配置

1.8 絶対最大定格

表 1.4 に RTK79210XXB000000BE の絶対最大定格を示します。

表 1.4 RTK79210XXB000000BE の絶対最大定格

記号	項目	定格値	備考
D5V	5V 電源電圧	−0.3V~6.25V	Vss 基準
D3.3V ^{*1}	3.3V 電源電圧	−0.3V~4.2V	Vss 基準
AVcc ^{*1}	アナログ 3.3V 電源電圧	−0.3V~4.2V	AVss 基準
T _{opr}	動作周囲温度 ^{*2}	0°C~50°C	結露なきこと、腐蝕性ガス環境は不可
T _{stg}	保存周囲温度 ^{*2}	−10°C~60°C	結露なきこと、腐蝕性ガス環境は不可

【注】 ^{*1} 接続する RZ/A2M CPU ボードから供給されます。

^{*2} 周囲温度とはボードに限りなく近い部分の空気の温度のことを言います。

1.9 動作条件

表 1.5 に RTK79210XXB000000BE の動作条件を示します。

表 1.5 RTK79210XXB000000BE の動作条件

記号	項目	定格値	備考
D5V	5V 電源電圧	4.75V~5.25V	Vss 基準
D3.3V ^{*1}	3.3V 電源電圧	3.0V~3.6V	Vss 基準
AVcc ^{*1}	アナログ 3.3V 電源電圧	3.0V~3.6V	AVss 基準
—	最大消費電流	2A	接続する RZ/A2M CPU ボードの消費電流も含む
T _{opr}	動作周囲温度 ^{*2}	0°C~40°C	結露なきこと、腐蝕性ガス環境は不可

【注】 ^{*1} 接続する RZ/A2M CPU ボードから供給されます。

^{*2} 周囲温度とはボードに限りなく近い部分の空気の温度のことを言います。

2. 機能仕様

2.1 機能概略

表 2.1.1 に、RTK79210XXB00000BE の機能モジュール一覧を示します。

表 2.1.1 RTK79210XXB00000BE 機能モジュール一覧

見出し	機能	内容
2.2	CPU	● RTK79210XXB00000BEで使用するRZ/A2M端子機能
2.3	メモリ	● SDRAM : 64Mバイト×1個 - ISSI 製 IS42S16320F-7TL ● EEPROM : 16Kバイト×1個 - Renesas 製 R1EX24128ASAS0A ● NANDフラッシュメモリ : 128Mバイト×1個を実装可能な基板パターン - Cypress 製 S34ML01G100TFI000
2.4	USBインタフェース	RZ/A2M USB2.0ホスト/ファンクションモジュールとUSBコネクタの接続
2.5	シリアルインタフェース	RZ/A2M FIFO内蔵シリアルコミュニケーションインタフェース (SCIFA) と RL78を介したUSB Micro-Bコネクタの接続
2.6	割り込みスイッチ	RZ/A2M NMI端子、IRQ0端子とプッシュスイッチの接続
2.7	クロック構成	システムクロック構成
2.8	リセット制御	RZ/A2M CPUボードおよびRTK79210XXB00000BEに実装されているデバイスのリセット制御
2.9	電源構成	RZ/A2M CPUボードおよびRTK79210XXB00000BEのシステム電源構成
2.10	オーディオインタフェース	RZ/A2MとオーディオCODEC (WM8978) の接続
2.11	CMOSカメラインタフェース	RZ/A2Mキャプチャエンジンユニット (CEU) とCMOSカメラコネクタの接続
2.12	SDカードインタフェース	RZ/A2M SDホストインタフェース (SDHI) チャンネル1とSDカードスロットの接続
2.13	LANインタフェース	RZ/A2Mイーサネットコントローラ (ETHERC) とEthernet PHYを介したLANコネクタの接続
2.14	キー入力スイッチ	RZ/A2M A/D変換器 (ADC) とプッシュスイッチの接続
2.15	VDC6インタフェース	RZ/A2Mビデオティスプレイコントローラ6 (VDC6) とデジタル映像信号入出力コネクタの接続
2.16	LVDSインタフェース	RZ/A2M LVDSインタフェースとLVDSコネクタの接続
2.17	DRPインタフェース	RZ/A2M DRPインタフェースとDRPコネクタの接続
—	操作仕様	コネクタ、スイッチ 第3章にて詳細説明

2.2 CPU

2.2.1 RZ/A2M 概要

RTK79210XXB00000BE は、RZ/A2M を実装している RZ/A2M CPU ボード RTK7921053C00000BE と接続して使用します。

RZ/A2M は、CPU クロック最大 528MHz で動作する 32 ビット RISC マイクロコンピュータです。

2.2.2 RTK79210XXB00000BE で使用する RZ/A2M 端子機能一覧

表 2.2.1～表 2.2.16 に、RTK79210XXB00000BE で使用する RZ/A2M 端子機能一覧を示します。

表 2.2.1 RTK79210XXB00000BE で使用する RZ/A2M 端子機能選択一覧 (1)

CPUピン	端子名	端子機能	説明	CN1ピン	備考
A1	Vcc				
A2	QSPI1_IO3		シリアルフラッシュメモリ (CPUボード上のU2) に接続	—	
A3	QSPI1_SPCLK		シリアルフラッシュメモリ (CPUボード上のU2) に接続	—	
A4	RPC_WP#		オープン	—	
A5	QSPI0_IO3		シリアルフラッシュメモリ (CPUボード上のU2) に接続	—	
A6	PVcc_SPI				3.3V
A7	Vss				
A8	PVcc				
A9	PF_4 / RxD2 / DV0_DATA19 / LCD0_DATA4 / MTIOC6A / SSIBCK0 / IRQ1	DV0_DATA19 LCD0_DATA4	デジタル映像信号入出力コネクタ (CN15) に接続	113	
A10	PE_6 / ET0_MDIO / VIO_D2 / SSIRxD0 / MTIOC0D / CC2_RD1	ET0_MDIO VIO_D2	Ethernet PHY1 (U27) に接続 CMOSカメラコネクタ (CN17) に接続	107	SW6-4 : ON SW6-4 : OFF
A11	PL_2 / MD_BOOT2 / IRQ6	MD_BOOT2 IRQ6	ディップスイッチ (CPUボード上のSW1) に接続 USB用CCロジックコントローラ (CPUボード上のU7) に接続	—	PD_0 : High SW1-3 PD_0 : Low
A12	PE_5 / ET0_MDC / VIO_D3 / SSITxD0 / MTIOC0C / CC1_RD1	ET0_MDC VIO_D3	Ethernet PHY1 (U27) に接続 CMOSカメラコネクタ (CN17) に接続	103	SW6-4 : ON SW6-4 : OFF
A13	P8_4 / A4 / DRP20 / DV0_DATA13 / SSL00 / SSIRxD3	A4 DRP20 SSL00	SDRAM (U30) に接続 DRPコネクタ (CN2) に接続 オーディオCODEC (U21) に接続	101	SW6-1 : ON SW6-1 : OFF SW6-2 : ON SW6-1 : OFF SW6-2 : OFF
A14	P8_6 / A6 / DRP18 / DV0_DATA11 / MOSI0 / SSIFS3	A6 DRP18 MOSI0	SDRAM (U30) に接続 DRPコネクタ (CN2) に接続 オーディオCODEC (U21) に接続	95	SW6-1 : ON SW6-1 : OFF SW6-2 : ON SW6-1 : OFF SW6-2 : OFF

【注】 : 3.3V 電源、 : 1.8V 電源、 : 1.2V 電源、 : 3.3V または 1.8V 電源、 : GND を示します。

赤字は CPU ボードの設定を示します。

表 2.2.2 RTK79210XXB00000BE で使用する RZ/A2M 端子機能選択一覧 (2)

CPUピン	端子名	端子機能	説明	CN1 ピン	備考
A15	PE_4 / ET0_CRS/RMII0_CRSDV / VIO_D4 / SSIFS0 / MTIOC0B	ET0_CRS/RMII0_CRSDV	Ethernet PHY1 (U27) に接続	91	SW6-4 : ON
		VIO_D4	CMOSカメラコネクタ (CN17) に接続		SW6-4 : OFF
A16	P9_1 / A9 / DRP15 / DV0_DATA8 / RxD4 / SSIFS2	A9	SDRAM (U30) に接続	83	SW6-1 : ON
		DRP15	DRPコネクタ (CN2) に接続		SW6-1 : OFF SW6-3 : ON
		RxD4	USBシリアル変換IC (U23) を介して USB Micro-Bレセプタクル (CN5) に 接続		SW6-1 : OFF SW6-3 : OFF
A17	PVcc				
A18	Vss				
A19	PE_1 / ET0_RXD0/RMII0_RXD0 / VIO_D7 / RxD2 / POE8 / VBUSIN1 / IRQ1	ET0_RXD0/RMII0_RXD0	Ethernet PHY1 (U27) に接続	73	SW6-4 : ON
		VIO_D7	CMOSカメラコネクタ (CN17) に接続		SW6-4 : OFF
A20	PA_4 / A20 / DV0_DATA9 / LCD0_DATA14 / SCI_TXD0 / MTIOC0C	DV0_DATA9 LCD0_DATA14	デジタル映像信号入出力コネクタ (CN15) に接続	69	SW6-7 : ON
A21	CKIO		SDRAM (U30) に接続	54	
A22	Vss				
B1	PK_1 / ET1_TXD0/RMII1_TXD0 / NAF4 / CC1_RA0 / CAN_CLK / SSIDATA2	ET1_TXD0/RMII1_TXD0	Ethernet PHY2 (U28) に接続	137	SW6-5 : ON
		NAF4	NANDフラッシュメモリ (U31) に接続		未実装 SW6-5 : OFF
B2	Vcc				
B3	QSPI1_IO1		シリアルフラッシュメモリ (CPUボード上のU2) に接続	—	
B4	QSPI1_IO0		シリアルフラッシュメモリ (CPUボード上のU2) に接続	—	
B5	RPC_RESET#		シリアルフラッシュメモリ (CPUボード上のU2) に接続	—	
B6	QSPI0_IO1		シリアルフラッシュメモリ (CPUボード上のU2) に接続	—	
B7	QSPI0_SPLCK		シリアルフラッシュメモリ (CPUボード上のU2) に接続	—	
B8	PF_5 / TxD2 / DV0_DATA20 / LCD0_DATA3 / MTIOC6B / SSIFS0	DV0_DATA20	デジタル映像信号入出力コネクタ (CN15) に接続	115	
		LCD0_DATA3			
B9	P6_3 / ET0_TXD1/RMII0_TXD1 / VIO_HD / TxD3 / POE0	ET0_TXD1/RMII0_TXD1	Ethernet PHY1 (U27) に接続	111	SW6-4 : ON
		VIO_HD	CMOSカメラコネクタ (CN17) に接続		SW6-4 : OFF
B10	PH_0 / AUDIO_CLK / VIO_D1 / GTIOC4A / MTIOC1A / CC1_RD0 / IRQ3	VIO_D1	CMOSカメラコネクタ (CN17) に接続	105	
B11	PL_3 / MD_BOOT1 / IRQ7	MD_BOOT1	ディップスイッチ (CPUボード上のSW1) に接続	—	PD_0 : High SW1-4
		IRQ7	USB用CCロジックコントローラ (CPUボード上のU7) に接続		PD_0 : Low

【注】 : 3.3V 電源、 : 1.8V 電源、 : 1.2V 電源、 : 3.3V または 1.8V 電源、 : GND を示します。

赤字は CPU ボードの設定を示します。

表 2.2.3 RTK79210XXB00000BE で使用する RZ/A2M 端子機能選択一覧 (3)

CPUピン	端子名	端子機能	説明	CN1 ピン	備考
B12	PL_1 / MD_CLK / IRQ5	MD_CLK	ディップスイッチ (CPUボード上のSW1) に接続	48	PD_0 : High SW1-2
		IRQ5	Ethernet PHY2 (U28) に接続		PD_0 : Low SW6-5 : ON
B13	P8_3 / A3 / DRP21 / DV0_DATA14 / MTIOC6A / GTIOC3A	A3	SDRAM (U30) に接続	97	SW6-1 : ON
		DRP21	DRPコネクタ (CN2) に接続		SW6-1 : OFF
B14	PF_2 / TxD3 / DV0_DATA17 / LCD0_DATA6 / MTIOC7C / MISO1	DV0_DATA17 LCD0_DATA6	デジタル映像信号入出力コネクタ (CN15) に接続	93	
B15	P8_7 / A7 / DRP17 / DV0_DATA10 / RSPCK0 / SSIBCK3	A7	SDRAM (U30) に接続	87	SW6-1 : ON
		DRP17	DRPコネクタ (CN2) に接続		SW6-1 : OFF SW6-2 : ON
		RSPCK0	オーディオCODEC (U21) に接続		SW6-1 : OFF SW6-2 : OFF
B16	PE_3 / ET0_RXER/RMII0_RXER / VIO_D5 / SSIBCK0 / MTIOC0A	ET0_RXER/RMII0_RXER	Ethernet PHY1 (U27) に接続	79	SW6-4 : ON
		VIO_D5	CMOSカメラコネクタ (CN17) に接続		SW6-4 : OFF
B17	PA_0 / A16 / DV0_DATA13 / LCD0_DATA10 / SCI_TXD1 / MTIOC8C	DV0_DATA13 LCD0_DATA10	デジタル映像信号入出力コネクタ (CN15) に接続	77	
B18	PA_3 / A19 / DV0_DATA10 / LCD0_DATA13 / SCI_CTS0/RTS0 / MTIOC0D	DV0_DATA10 LCD0_DATA13	デジタル映像信号入出力コネクタ (CN15) に接続	68	
B19	PA_5 / A21 / DV0_DATA8 / LCD0_DATA15 / SCI_RXD0 / MTIOC0B / IRQ5	DV0_DATA8 LCD0_DATA15	デジタル映像信号入出力コネクタ (CN15) に接続	71	SW6-7 : ON
B20	PA_6 / A22 / DV0_DATA7 / LCD0_DATA16 / SCI_SCK0 / MTIOC0A	DV0_DATA7 LCD0_DATA16	デジタル映像信号入出力コネクタ (CN15) に接続	67	SW6-7 : ON
B21	Vss		ディップスイッチ (CPUボード上のSW1) に接続	—	SW1-8 : ON
B22	PVcc				
C1	PH_2 / CTS2 / DV0_DATA22 / LCD0_DATA1 / MTIOC6D / SSIRxD0	DV0_DATA22	デジタル映像信号入出力コネクタ (CN15) に接続	143	
		LCD0_DATA1			
C2	P8_2 / A2 / DRP22 / DV0_DATA15 / GTIOC5A / IRQ2	A2	SDRAM (U30) に接続	141	SW6-1 : ON
		DRP22	DRPコネクタ (CN2) に接続		SW6-1 : OFF
C3	Vcc				
C4	QSPI1_SSL		シリアルフラッシュメモリ (CPUボード上のU2) に接続	—	
C5	RPC_INT#		シリアルフラッシュメモリ (CPUボード上のU2) に接続	—	
C6	QSPI0_SSL		シリアルフラッシュメモリ (CPUボード上のU2) に接続	—	

【注】 : 3.3V 電源、 : 1.8V 電源、 : 1.2V 電源、 : 3.3V または 1.8V 電源、 : GND を示します。

赤字はCPUボードの設定を示します。

表 2.2.4 RTK79210XXB00000BE で使用する RZ/A2M 端子機能選択一覧 (4)

CPUピン	端子名	端子機能	説明	CN1 ピン	備考
C7	QSPIO_IO0		シリアルフラッシュメモリ (CPUボード上のU2) に接続	—	
C8	P6_1 / ET0_TXEN/RMII0_TXDEN / VIO_CLK / SCK3 / MTIOC2A	ET0_TXEN/RMII0_TXDEN	Ethernet PHY1 (U27) に接続	119	SW6-4 : ON
		VIO_CLK	CMOSカメラコネクタ (CN17) に接続		SW6-4 : OFF
C9	P6_2 / ET0_TXD0/RMII0_TXD0 / VIO_VD / RxD3 / MTIOC2B / OTG_EXICEN1 / IRQ0	ET0_TXD0/RMII0_TXD0	Ethernet PHY1 (U27) に接続	106	SW6-4 : ON
		VIO_VD	CMOSカメラコネクタ (CN17) に接続		SW6-4 : OFF
C10	PH_1 / AUDIO_XOUT / VIO_D0 / GTIOC4B / MTIOC1B / CC2_RD0 / IRQ2	VIO_D0	CMOSカメラコネクタ (CN17) に接続	126	
C11	PL_4 / MD_BOOT0 / IRQ0	MD_BOOT0	ディップスイッチ (CPUボード上のSW1) に接続	—	SW1-5
C12	PL_0 / MD_CLKS / IRQ4	IRQ4	Ethernet PHY1 (U27) に接続	50	PD_0 : Low SW6-4 : ON
		MD_CLKS	ディップスイッチ (CPUボード上のSW1) に接続	—	PD_0 : High SW1-1
C13	P8_5 / A5 / DRP19 / DV0_DATA12 / MISO0 / SSITxD3	A5	SDRAM (U30) に接続	92	SW6-1 : ON
		DRP19	DRPコネクタ (CN2) に接続		SW6-1 : OFF
C14	PF_1 / RxD3 / DV0_DATA16 / LCD0_DATA7 / MTIOC7B / MOSI1 / IRQ4	DV0_DATA16 LCD0_DATA7	デジタル映像信号入出力コネクタ (CN15) に接続	88	
C15	P9_0 / A8 / DRP16 / DV0_DATA9 / TxD4 / SSIDATA2	A8	SDRAM (U30) に接続	84	SW6-1 : ON
		DRP16	DRPコネクタ (CN2) に接続		SW6-1 : OFF SW6-3 : ON
		TxD4	USBシリアル変換IC (U23) を介して USB Micro-Bレセプタクル (CN5) に 接続		SW6-1 : OFF SW6-3 : OFF
C16	PE_2 / ET0_RXD1/RMII0_RXD1 / VIO_D6 / TxD2 / POE10	ET0_RXD1/RMII0_RXD1	Ethernet PHY1 (U27) に接続	78	SW6-4 : ON
		VIO_D6	CMOSカメラコネクタ (CN17) に接続		SW6-4 : OFF
C17	PA_2 / A18 / DV0_DATA11 / LCD0_DATA12 / SCI_SCK1 / MTIOC8A	DV0_DATA11 LCD0_DATA12	デジタル映像信号入出力コネクタ (CN15) に接続	74	
C18	PG_0 / ET0_TXCLK / VIO_D8 / RSPCK0 / MTIOC3A / HM_RSTO#	VIO_D8	CMOSカメラコネクタ (CN17) に接続	72	
C19	PB_0 / A24 / DV0_DATA5 / LCD0_DATA18 / SSITxD1 / POE8	DV0_DATA5	デジタル映像信号入出力コネクタ (CN15) に接続	64	
		LCD0_DATA18			
C20	Vss		ディップスイッチ (CPUボード上のSW1) に接続	—	SW1-7 : ON

【注】  : 3.3V 電源、 : 1.8V 電源、 : 1.2V 電源、 : 3.3V または 1.8V 電源、 : GND を示します。

赤字は CPU ボードの設定を示します。

表 2.2.5 RTK79210XXB00000BE で使用する RZ/A2M 端子機能選択一覧 (5)

CPUピン	端子名	端子機能	説明	CN1 ピン	備考
C21	PD_7 / RIIC3SDA / IRQ7	RIIC3SDA	CMOSカメラコネクタ (CN17) に接続 EEPROM (U32) に接続 デジタル映像信号入出力コネクタ (CN15) に接続	58	
C22	PD_3 / RIIC1SDA / IRQ3 / MTCLKD / GTETRGD	PD_3	MIPI CSI-2コネクタ (CPUボード上のCN2、J1) に接続	—	
D1	PVcc				
D2	BSCANP		ディップスイッチ (CPUボード上のSW1) に接続	—	SW1-6
D3	P8_1 / A1 / DRP23 / DV0_DATA16 / GTIOC5B / IRQ3	A1 DRP23	SDRAM (U30) に接続 DRPコネクタ (CN2) に接続	128	SW6-1 : ON SW6-1 : OFF
D4	Vcc				
D5	QSPI1_IO2		シリアルフラッシュメモリ (CPUボード上のU2) に接続	—	
D6	Vss				
D7	QSPI0_IO2		シリアルフラッシュメモリ (CPUボード上のU2) に接続	—	
D8	PK_0 / ET1_TXEN/RMII1_TXDEN / NAF3 / CC1_RD0 / MTIOC1B / SSIBCK2	ET1_TXEN/RMII1_TXDEN NAF3	Ethernet PHY2 (U28) に接続 NANDフラッシュメモリ (U31) に接続	110	SW6-5 : ON 未実装 SW6-5 : OFF
D9	PF_6 / RTS2 / DV0_DATA21 / LCD0_DATA2 / MTIOC6C / SSITxD0	DV0_DATA21 LCD0_DATA2	デジタル映像信号入出力コネクタ (CN15) に接続	108	
D10	PE_0 / ET0_RXCLK/REF50CK0 / VIO_FLD / SCK2 / POE4	ET0_RXCLK/REF50CK0 VIO_FLD	Ethernet PHY1 (U27) に接続 CMOSカメラコネクタ (CN17) に接続	102	SW6-4 : ON SW6-4 : OFF
D11	PF_3 / SCK2 / DV0_DATA18 / LCD0_DATA5 / MTIOC7D / SSL10	DV0_DATA18 LCD0_DATA5	デジタル映像信号入出力コネクタ (CN15) に接続	124	
D12	PVcc				
D13	Vss				
D14	PF_0 / SCK3 / DV0_DATA15 / LCD0_DATA8 / MTIOC7A / RSPCK1	DV0_DATA15 LCD_DATA8	デジタル映像信号入出力コネクタ (CN15) に接続	90	
D15	P8_0 / A0 / DV0_DATA14 / LCD0_DATA9 / SCI_CTS1/RTS1 / MTIOC8D	DV0_DATA14 LCD0_DATA9	デジタル映像信号入出力コネクタ (CN15) に接続	86	
D16	PA_1 / A17 / DV0_DATA12 / LCD0_DATA11 / SCI_RXD1 / MTIOC8B / IRQ6	DV0_DATA12 LCD0_DATA11	デジタル映像信号入出力コネクタ (CN15) に接続	80	

【注】 : 3.3V 電源、 : 1.8V 電源、 : 1.2V 電源、 : 3.3V または 1.8V 電源、 : GND を示します。

赤字は CPU ボードの設定を示します。

表 2.2.6 RTK79210XXB00000BE で使用する RZ/A2M 端子機能選択一覧 (6)

CPUピン	端子名	端子機能	説明	CN1 ピン	備考
D17	PA_7 / A23 / DV0_DATA6 / LCD0_DATA17 / SSIRxD1 / POE10	DV0_DATA6 LCD0_DATA17	デジタル映像信号入出力コネクタ (CN15) に接続	76	SW6-7 : ON
D18	PVcc				
D19	Vss				
D20	PD_6 / RIIC3SCL / IRQ6	RIIC3SCL	CMOSカメラコネクタ (CN17) に接 続 EEPROM (U32) に接続 デジタル映像信号入出力コネクタ (CN15) に接続	60	
D21	PD_4 / RIIC2SCL / IRQ4	RIIC2SCL	MIPI CSI-2コネクタ (CPUボード上の CN2、J1) に接続 USB用CCロジックコントローラ (CPUボード上のU7) に接続	—	
D22	PD_1 / RIIC0SDA / IRQ1 / MTCLKB / GTETRGB	PD_1	PVcc_SD0への供給電圧を制御	—	0 : 1.8V 1 : 3.3V
E1	Vss				
E2	PH_3 / HM_RSTO# / RTS2 / GTIOC6A / MTIOC2A / SD0_CD / IRQ3	HM_RSTO#	HyperMCP (CPUボード上のU3) に 接続	—	
E3	PK_3 / ET1_RXCLK/REF50CK1 / NAF6 / CC2_RD0 / CAN0RX_DATARATE_EN / MOSI0	ET1_RXCLK/REF50CK1 NAF6	Ethernet PHY2 (U28) に接続 NANDフラッシュメモリ (U31) に接 続	132	SW6-5 : ON 未実装 SW6-5 : OFF
E4	PK_2 / ET1_TXD1/RMII1_TXD1 / NAF5 / VBUSN1 / CAN0RX / RSPCK0 / IRQ5	ET1_TXD1/RMII1_TXD1 NAF5	Ethernet PHY2 (U28) に接続 NANDフラッシュメモリ (U31) に接 続	133	SW6-5 : ON 未実装 SW6-5 : OFF
E19	PD_5 / RIIC2SDA / IRQ5	RIIC2SDA	MIPI CSI-2コネクタ (CPUボード上の CN2、J1) に接続 USB用CCロジックコントローラ (CPUボード上のU7) に接続	—	
E20	PD_2 / RIIC1SCL / IRQ2 / MTCLKC / GTETRGC	PD_2	MIPI CSI-2コネクタ (CPUボード上の CN2、J1) に接続	—	
E21	JP0_3 / TCK	TCK	UDIコネクタ (CPUボード上のCN5) に接続	—	
E22	JP0_0 / TDI	TDI	UDIコネクタ (CPUボード上のCN5) に接続	—	
F1	PVcc_HO				1.8V
F2	HM_CS0#/OM_CS0#	HM_CS0#	HyperMCP (CPUボード上のU3) に 接続	—	
F3	HM_CK/OM_SCLK	HM_CK	HyperMCP (CPUボード上のU3) に 接続	—	
F4	PF_7 / GTETRGD / DV0_DATA23 / LCD0_DATA0 / MTCLKD / IRQ1	DV0_DATA23 LCD0_DATA0	デジタル映像信号入出力コネクタ (CN15) に接続	136	
F19	PD_0 / RIIC0SCL / IRQ0 / MTCLKA / GTETRGA	PD_0	PL_[3:0]の接続先制御	—	0 : IRQ入力 1 : SW1

【注】 : 3.3V 電源、 : 1.8V 電源、 : 1.2V 電源、 : 3.3V または 1.8V 電源、 : GND を示します。

赤字は CPU ボードの設定を示します。

表 2.2.7 RTK79210XXB00000BE で使用する RZ/A2M 端子機能選択一覧 (7)

CPUピン	端子名	端子機能	説明	CN1 ピン	備考
F20	JP0_4 / TRST#	TRST#	UDIコネクタ (CPUボード上のCN5) に接続	—	
F21	JP_2 / TMS	TMS	UDIコネクタ (CPUボード上のCN5) に接続	—	
F22	PB_1 / A25 / DV0_DATA4 / LCD0_DATA19 / SSIFS1 / POE4	DV0_DATA4 LCD0_DATA19	デジタル映像信号入出力コネクタ (CN15) に接続	63	
G1	HM_DQ1/OM_SIO1	HM_DQ1	HyperMCP (CPUボード上のU3) に接続	—	
G2	HM_RWDS/OM_DQS	HM_RWDS	HyperMCP (CPUボード上のU3) に接続	—	
G3	HM_CS1#/OM_CS1#	HM_CS1#	HyperMCP (CPUボード上のU3) に接続	—	
G4	HM_CK#		HyperMCP (CPUボード上のU3) に接続	—	
G19	JP0_1 / TDO	TDO	UDIコネクタ (CPUボード上のCN5) に接続	—	
G20	PB_2 / BS / DV0_DATA3 / LCD0_DATA20 / SSIBCK1 / POE0	DV0_DATA3 LCD0_DATA19	デジタル映像信号入出力コネクタ (CN15) に接続	66	
G21	PB_3 / CS0 / DV0_DATA2 / LCD0_DATA21 / SSIDATA2 / CTS0	DV0_DATA2 LCD0_DATA21	デジタル映像信号入出力コネクタ (CN15) に接続	61	
G22	P9_2 / A10 / DRP14 / DV0_DATA7 / SCK4 / SSIBCK2	A10 DRP14	SDRAM (U30) に接続 DRPコネクタ (CN2) に接続	59	SW6-1 : ON SW6-1 : OFF
H1	HM_DQ4/OM_SIO4	HM_DQ4	HyperMCP (CPUボード上のU3) に接続	—	
H2	HM_DQ2/OM_SIO2	HM_DQ2	HyperMCP (CPUボード上のU3) に接続	—	
H3	HM_DQ3/OM_SIO3	HM_DQ3	HyperMCP (CPUボード上のU3) に接続	—	
H4	HM_DQ0/OM_SIO0	HM_DQ0	HyperMCP (CPUボード上のU3) に接続	—	
H19	PB_4 / CS1 / DV0_DATA1 / LCD0_DATA22 / SSIFS2 / RTS0	DV0_DATA1 LCD0_DATA22	デジタル映像信号入出力コネクタ (CN15) に接続	40	
H20	P9_3 / A11 / DRP13 / DV0_DATA6 / SSIRxD0	A11 DRP13 SSIRxD0	SDRAM (U30) に接続 DRPコネクタ (CN2) に接続 オーディオCODEC (U21) に接続	42	SW6-1 : ON SW6-1 : OFF SW6-2 : ON SW6-1 : OFF SW6-2 : OFF
H21	PB_5 / WAIT / DV0_DATA0 / LCD0_DATA23 / SSIBCK2 / TxD0	DV0_DATA0 LCD0_DATA23	デジタル映像信号入出力コネクタ (CN15) に接続	57	
H22	P9_5 / A13 / DRP11 / DV0_DATA4 / SSIFS0	A13 DRP11 SSIFS0	SDRAM (U30) に接続 DRPコネクタ (CN2) に接続 オーディオCODEC (U21) に接続	55	SW6-1 : ON SW6-1 : OFF SW6-2 : ON SW6-1 : OFF SW6-2 : OFF

【注】  : 3.3V 電源、 : 1.8V 電源、 : 1.2V 電源、 : 3.3V または 1.8V 電源、 : GND を示します。

赤字は CPU ボードの設定を示します。

表 2.2.8 RTK79210XXB00000BE で使用する RZ/A2M 端子機能選択一覧 (8)

CPUピン	端子名	端子機能	説明	CN1ピン	備考
J1	HM_RESET#/OM_RESET#	HM_RESET#	HyperMCP (CPUボード上のU3) に接続	—	
J2	HM_DQ6/OM_SIO6	HM_DQ6	HyperMCP (CPUボード上のU3) に接続	—	
J3	HM_DQ7/OM_SIO7	HM_DQ7	HyperMCP (CPUボード上のU3) に接続	—	
J4	HM_DQ5/OM_SIO5	HM_DQ5	HyperMCP (CPUボード上のU3) に接続	—	
J9	Vcc				
J10	Vss				
J11	Vss				
J12	Vss				
J13	Vss				
J14	Vcc				
J19	P9_4 / A12 / DRP12 / DV0_DATA5 / SSITxD0	A12	SDRAM (U30) に接続	112	SW6-1 : ON
		DRP12	DRPコネクタ (CN2) に接続		SW6-1 : OFF SW6-2 : ON
		SSITxD0	オーディオCODEC (U21) に接続		SW6-1 : OFF SW6-2 : OFF
J20	P7_7 / RD / DV0_HSYNC / LCD0_TCON0 / GTIOC3B / RxD0	DV0_HSYNC LCD0_TCON	デジタル映像信号入出力コネクタ (CN15) に接続	44	
J21	P7_6 / AH / DV0_VSYNC / LCD0_TCON1 / GTIOC3A / SCK0	GTIOC3A DV0_VSYNC	デジタル映像信号入出力コネクタ (CN15) に接続	53	
J22	P9_6 / A14 / DRP10 / DV0_DATA3 / SSIBCK0	A14	SDRAM (U30) に接続	49	SW6-1 : ON
		DRP10	DRPコネクタ (CN2) に接続		SW6-1 : OFF SW6-2 : ON
		SSIBCK0	オーディオCODEC (U21) に接続		SW6-1 : OFF SW6-2 : OFF
K1	Vss				
K2	PJ_6 / GTETRGC / FCE / LCD0_CLK / MTCLKC / IRQ0	LCD0_CLK	デジタル映像信号入出力コネクタ (CN15) に接続	147	SW6-6 : ON
		FCE	NANDフラッシュメモリ (U31) に接続		未実装 SW6-6 : OFF
K3	PH_4 / HM_INT# / CTS2 / GTIOC6B / MTIOC2B / SD0_WP / IRQ2	HM_INT#	HyperMCP (CPUボード上のU3) に接続	—	
K4	PJ_0 / TRACECLK / SPDIF_OUT / VRAMMON0 / SCK1 / SSIRxD3	TRACECLK	UDIコネクタ (CPUボード上のCN5) に接続	—	
K9	Vcc				
K10	Vss				
K11	Vss				
K12	Vss				
K13	Vss				
K14	Vcc				
K19	P9_7 / A15 / DRP09 / DV0_DATA2 / SD1_WP	A15	SDRAM (U30) に接続	118	SW6-1 : ON
		DRP09	DRPコネクタ (CN2) に接続		SW6-1 : OFF

【注】 : 3.3V 電源、 : 1.8V 電源、 : 1.2V 電源、 : 3.3V または 1.8V 電源、 : GND を示します。

赤字は CPU ボードの設定を示します。

表 2.2.9 RTK79210XXB00000BE で使用する RZ/A2M 端子機能選択一覧 (9)

CPUピン	端子名	端子機能	説明	CN1 ピン	備考
K20	PG_1 / ET0_TXD2 / VIO_D9 / MOSI0 / MTIOC3C / HM_INT#	VIO_D9	CMOSカメラコネクタ (CN17) に接 続	116	
K21	P7_5 / CKE / DRP08 / DV0_DATA1 / CTS1 / OVRCUR1	CKE	SDRAM (U30) に接続	45	SW6-1 : ON
		DRP08	DRPコネクタ (CN2) に接続		SW6-1 : OFF
		CTS1			SW6-3 : ON
		OVRCUR1	VBUS電源制御IC (U29) に接続		SW6-1 : OFF SW6-3 : OFF
K22	PG_2 / ET0_TXD3 / VIO_D10 / MISO0 / MTIOC3B / GTIOC0A / IRQ4	VIO_D10	CMOSカメラコネクタ (CN17) に接 続	43	
L1	PVcc				
L2	P0_1 / D1 / DRP25 / DV0_DATA18 / MTIOC6C / GTIOC4A	D1	SDRAM (U30) に接続	151	SW6-1 : ON
		DRP25	DRPコネクタ (CN2) に接続		SW6-1 : OFF
L3	P0_0 / D0 / DRP24 / DV0_DATA17 / MTIOC6B / GTIOC3B	D0	SDRAM (U30) に接続	144	SW6-1 : ON
		DRP24	DRPコネクタ (CN2) に接続		SW6-1 : OFF
L4	PJ_7 / GTETRGB / NAF0 / LCD0_EXTCLK / MTCLKB	LCD0_EXTCLK	VDC6用発振器 (X5) に接続	140	40MHz SW6-6 : ON
		NAF0	NANDフラッシュメモリ (U31) に接 続		未実装 SW6-6 : OFF
L9	Vcc				
L10	Vss				
L11	Vss				
L12	Vss				
L13	Vss				
L14	Vcc				
L19	P7_1 / RD/WR / DRP05 / DV0_VSYNC / RxD1 / CC1_RA1	RD/WR	SDRAM (U30) に接続	123	SW6-1 : ON
		DRP05	DRPコネクタ (CN2) に接続		SW6-1 : OFF
		RxD1			
L20	P7_4 / CAS / DRP07 / DV0_DATA0 / RTS1 / CC2_RA1	CAS	SDRAM (U30) に接続	120	SW6-1 : ON
		DRP07	DRPコネクタ (CN2) に接続		SW6-1 : OFF
		RTS1			
L21	P7_3 / RAS / DRP06 / DV0_HSYNC / TxD1 / CC2_RD1	RAS	SDRAM (U30) に接続	41	SW6-1 : ON
		DRP06	DRPコネクタ (CN2) に接続		SW6-1 : OFF
		TxD1			
L22	P7_2 / CS4 / DV0_CLK / LCD0_TCON2 / TEND0 / CC2_RA0	DV0_CLK	デジタル映像信号入出力コネクタ (CN15) に接続	37	
M1	P0_2 / D2 / DRP26 / DV0_DATA19 / MTIOC6D / GTIOC4B	D2	SDRAM (U30) に接続	155	SW6-1 : ON
		DRP26	DRPコネクタ (CN2) に接続		SW6-1 : OFF
M2	P0_5 / D5 / DRP29 / DV0_DATA22 / MTIOC7C / GTIOC7A	D5	SDRAM (U30) に接続	153	SW6-1 : ON
		DRP29	DRPコネクタ (CN2) に接続		SW6-1 : OFF
M3	P0_4 / D4 / DRP28 / DV0_DATA21 / MTIOC7B / GTIOC6B	D4	SDRAM (U30) に接続	146	SW6-1 : ON
		DRP28	DRPコネクタ (CN2) に接続		SW6-1 : OFF

【注】 : 3.3V 電源、 : 1.8V 電源、 : 1.2V 電源、 : 3.3V または 1.8V 電源、 : GND を示します。

赤字は CPU ボードの設定を示します。

表 2.2.10 RTK79210XXB00000BE で使用する RZ/A2M 端子機能選択一覧 (10)

CPUピ ン	端子名	端子機能	説明	CN1 ピン	備考
M4	P0_3 / D3 / DRP27 / DV0_DATA20 / MTIOC7A / GTIOC6A	D3	SDRAM (U30) に接続	148	SW6-1 : ON
		DRP27	DRPコネクタ (CN2) に接続		SW6-1 : OFF
M9	Vcc				
M10	Vss				
M11	Vss				
M12	Vss				
M13	Vss				
M14	Vcc				
M19	P6_6 / CS2 / DRP02 / LCD0_TCON4 / DREQ0 / CC1_RA0	DRP02	DRPコネクタ (CN2) に接続	127	
M20	P6_0 / ADTRG0	P6_0	CPUボード上のLED1 (赤) に接続	125	1 : 点灯
M21	P7_0 / WE1/DQMU / DRP04 / DV0_CLK / SCK1 / CC1_RD1	WE1/DQML	SDRAM (U30) に接続	25	SW6-1 : ON
		DRP04	DRPコネクタ (CN2) に接続		SW6-1 : OFF
		SCK1			
M22	PVcc				
N1	PJ_3 / TRACEDATA1 / NAF0 / VRAMMON3 / RTS1 / SSIFS3	TRACEDATA1	UDIコネクタ (CPUボード上のCN5) に接続	—	
N2	PJ_1 / TRACECTL / SPDIF_IN / VRAMMON1 / RxD1 / VBUSIN0 / IRQ0	IRQ0	IRQ0スイッチ (SW3) に接続	159	JP1 : 2-JP2
			Ethernet PHY1 (U27) に接続		JP1 : 1-2
			Ethernet PHY2 (U28) に接続		JP1 : 2-3
N3	P0_6 / D6 / DRP30 / DV0_DATA23 / MTIOC7D / GTIOC7B	D6	SDRAM (U30) に接続	150	SW6-1 : ON
		DRP30	DRPコネクタ (CN2) に接続		SW6-1 : OFF
N4	PJ_2 / TRACEDATA0 / FCE / VRAMMON2 / TxD1 / SSITxD3	TRACEDATA0	UDIコネクタ (CPUボード上のCN5) に接続	—	
N9	Vcc				
N10	Vss				
N11	Vss				
N12	Vss				
N13	Vss				
N14	Vcc				
N19	P6_5 / CS3 / DRP01 / LCD0_TCON5 / AUDIO_XOUT / CC1_RD0	CS3	SDRAM (U30) に接続	135	SW6-1 : ON
		DRP01	DRPコネクタ (CN2) に接続		SW6-1 : OFF
N20	PG_3 / ET0_COL / VIO_D11 / SSL00 / MTIOC3D / GTIOC0B	VIO_D11	CMOSカメラコネクタ (CN17) に接 続	129	
N21	P6_4 / CS5 / DRP00 / LCD0_TCON6 / AUDIO_CLK / SD1_CD	DRP00	DRPコネクタ (CN2) に接続	36	SW6-2 : ON
		AUDIO_CLK	オーディオ用発振器 (X1) に接続		11.2896MHz SW6-2 : OFF
N22	Vss				
P1	PH_6 / HM_INT# / NAF3 / ET1_WOL / MTIC5V / IRQ4	ET1_WOL	Ethernet PHY2 (U28) に接続	163	
P2	PH_5 / HM_RSTO# / NAF2 / ET1_EXOUT / MTIC5U / IRQ5	ET1_EXOUT	Ethernet PHY2 (U28) に接続	161	SW6-5 : ON
		NAF2	NANDフラッシュメモリ (U31) に接 続		未実装 SW6-5 : OFF

【注】 : 3.3V 電源、 : 1.8V 電源、 : 1.2V 電源、 : 3.3V または 1.8V 電源、 : GND を示します。

赤字は CPU ボードの設定を示します。

表 2.2.11 RTK79210XXB00000BE で使用する RZ/A2M 端子機能選択一覧 (11)

CPUピン	端子名	端子機能	説明	CN1 ピン	備考
P3	PK_5 / GTETRGA / NAF1 / WDTOVF/PERROUT / MTCLKA	NAF1	NANDフラッシュメモリ (U31) に接 続	167	未実装
P4	PVcc				
P9	Vcc				
P10	Vss				
P11	Vss				
P12	Vss				
P13	Vss				
P14	Vcc				
P19	SD0_DAT7		抵抗を介してSDVccに接続	—	
P20	SD0_RST#		テストポイント (CPUボード上の TP1) に接続	—	
P21	P6_7 / WE0/DQML / DRP03 / LCD0_TCON3 / DACK0 / CC2_RD0	WE0/DQML	SDRAM (U30) に接続	23	SW6-1 : ON
		DRP03	DRPコネクタ (CN2) に接続		SW6-1 : OFF
P22	PVcc_SD0				
R1	PVcc				
R2	PJ_4 / TRACEDATA2 / NAF1 / VRAMMON4 / CTS1 / SSIBCK3	TRACEDATA2	UDIコネクタ (CPUボード上のCN5) に接続	—	
R3	PJ_5 / TRACEDATA3 / NAF2 / OVRCUR0 / MTIOC1A / SSIFS2 / IRQ4	TRACEDATA3	UDIコネクタ (CPUボード上のCN5) に接続	—	
R4	Vss				
R19	SD0_DAT2		microSDカードスロット (CPUボード 上のCN1) に接続	—	
R20	SD0_DAT5		抵抗を介してSDVccに接続	—	
R21	SD0_DAT4		抵抗を介してSDVccに接続	—	
R22	SD0_DAT6		抵抗を介してSDVccに接続	—	
T1	AUDIO_X1		抵抗を介してGNDに接続	—	
T2	AUDIO_X2		オープン	—	
T3	P3_5 / ET1_RXD1/RMII1_RXD1 / FCLE / CC2_RA0 / CAN0TX_DATARATE_EN / SSL00	ET1_RXD1/RMII1_RXD1	Ethernet PHY2 (U28) に接続	156	SW6-5 : ON
		FCLE	NANDフラッシュメモリ (U31) に接 続		未実装 SW6-5 : OFF
T4	P3_2 / ET1_CRS/RMII1_CRSDV / FRE / CC1_RA1 / CAN1RX_DATARATE_EN / MOSI2	ET1_CRS/RMII1_CRSDV	Ethernet PHY2 (U28) に接続	154	SW6-5 : ON
		FRE	NANDフラッシュメモリ (U31) に接 続		未実装 SW6-5 : OFF
T19	SD0_DAT0		microSDカードスロット (CPUボード 上のCN1) に接続	—	
T20	SD0_DAT1		microSDカードスロット (CPUボード 上のCN1) に接続	—	
T21	SD0_DAT3		microSDカードスロット (CPUボード 上のCN1) に接続	—	
T22	Vss				

【注】 : 3.3V 電源、 : 1.8V 電源、 : 1.2V 電源、 : 3.3V または 1.8V 電源、 : GND を示します。

赤字は CPU ボードの設定を示します。

表 2.2.12 RTK79210XXB00000BE で使用する RZ/A2M 端子機能選択一覧 (12)

CPUピン	端子名	端子機能	説明	CN1 ピン	備考
U1	Vss				
U2	PK_4 / ET1_RXD0/RMII1_RXD0 / NAF7 / OVRCUR1 / CAN0TX / MISO0 / IRQ6	ET1_RXD0/RMII1_RXD0 NAF7	Ethernet PHY2 (U28) に接続 NANDフラッシュメモリ (U31) に接 続	164	SW6-5 : ON 未実装 SW6-5 : OFF
U3	P3_1 / ET1_RXER/RMII1_RXER / FALE / VBUSEN0 / CAN1RX / RSPCK2 / IRQ6	ET1_RXER/RMII1_RXER FALE	Ethernet PHY2 (U28) に接続 NANDフラッシュメモリ (U31) に接 続	166	SW6-5 : ON 未実装 SW6-5 : OFF
U4	MIPIAVcc18_1				
U19	SD1_DAT0		SDカードスロット (CN10) に接続	33	
U20	SD1_DAT2		SDカードスロット (CN10) に接続	31	
U21	SD0_CMD		microSDカードスロット (CPUボード 上のCN1) に接続	—	
U22	SD0_CLK		microSDカードスロット (CPUボード 上のCN1) に接続	—	
V1	CSI_CLKP		MIPI CSI-2コネクタ (CPUボード上の CN2、J1) に接続	—	
V2	CSI_CLKN		MIPI CSI-2コネクタ (CPUボード上の CN2、J1) に接続	—	
V3	PG_4 / ET0_TXER / VIO_D15 / RSPCK1 / MTIOC4A / GTIOC1A	VIO_D15	CMOSカメラコネクタ (CN17) に接 続	169	
V4	Vss				
V19	P5_4 / AN004 / IRQ0 / SD1_CD	SD1_CD	SDカードスロット (CN10) に接続	18	
V20	SD1_DAT1		SDカードスロット (CN10) に接続	29	
V21	SD1_DAT3		SDカードスロット (CN10) に接続	32	
V22	PVcc_SD1				3.3V
W1	CSI_DATA0P		MIPI CSI-2コネクタ (CPUボード上の CN2、J1) に接続	—	
W2	CSI_DATA0N		MIPI CSI-2コネクタ (CPUボード上の CN2、J1) に接続	—	
W3	Vss				
W4	PG_6 / ET0_RXD2 / VIO_D13 / MISO1 / MTIOC4C / GTIOC2A / IRQ5	VIO_D13	CMOSカメラコネクタ (CN17) に接 続	171	
W5	P1_0 / D7 / DRP31 / IRQ0 / CAN_CLK / VBUSEN0	D7 DRP31	SDRAM (U30) に接続 DRPコネクタ (CN2) に接続	160	SW6-1 : ON SW6-1 : OFF SW6-3 : ON
W6	P1_2 / D9 / MTIOC8B / IRQ2 / CAN0RX_DATARATE_EN / VBUSEN1	D9	SDRAM (U30) に接続	196	
W7	P2_0 / D12 / GTIOC6A / IRQ5 / CAN1RX / OTG_EXICEN0	D12	SDRAM (U30) に接続	200	SW6-1 : ON
W8	PC_2 / OTG_EXICEN0 / NAF7 / ET1_TXD3 / MISO2 / LCD0_TCON5	PC_2	ディップスイッチ (SW6) に接続	202	SW6-10

【注】 : 3.3V 電源、 : 1.8V 電源、 : 1.2V 電源、 : 3.3V または 1.8V 電源、 : GND を示します。

赤字は CPU ボードの設定を示します。

表 2.2.13 RTK79210XXB00000BE で使用する RZ/A2M 端子機能選択一覧 (13)

CPUピン	端子名	端子機能	説明	CN1 ピン	備考
W9	P4_3 / RTS0 / TXOUT1M / SCI_CTS1/RTS1 / SSIFS1 / MTIOC8D / IRQ3	TXOUT1M	LVDSコネクタ (CN14) に接続	184	
W10	LVDSAPVcc				
W11	Vss				
W12	LVDSPLLVcc				
W13	USBDPVcc0				
W14	USBVss				
W15	Vss				
W16	PVcc				
W17	Vss				
W18	PLLVcc				
W19	P5_2 / AN002 / IRQ6 / VBUSIN0	VBUSIN0	USBコネクタ (CPUボード上のCN3) に接続	—	JP3
W20	P5_6 / AN006 / IRQ2	AN006	キー入カスイッチ (SW4、SW5) に 接続	14	SW4、SW5
W21	SD1_CMD		SDカードスロット (CN10) に接続	28	
W22	Vss				
Y1	CSI_DATA1P		MIPI CSI-2コネクタ (CPUボード上の CN2、J1) に接続	—	
Y2	CSI_DATA1N		MIPI CSI-2コネクタ (CPUボード上の CN2、J1) に接続	—	
Y3	Vss				
Y4	P3_3 / ET1_MDC / FWE / OTG_EXICEN0 / CAN1TX / MISO2 / IRQ7	ET1_MDC	Ethernet PHY2 (U28) に接続	177	SW6-5 : ON 未実装 SW6-5 : OFF
		FWE	NANDフラッシュメモリ (U31) に接 続		
Y5	P1_4 / D11 / MTIOC8D / IRQ4 / CAN0TX_DATARATE_EN / VBUSIN0	D11	SDRAM (U30) に接続	173	
Y6	PC_0 / VBUSIN1 / NAF5 / ET1_TXCLK / RSPCK2 / IRQ2	VBUSIN1	USB Mini-Bレセプタクル (CN13) に 接続	194	
Y7	P2_2 / D14 / GTIOC7A / IRQ7 / CAN1TX / VBUSIN1	D14	SDRAM (U30) に接続	198	SW6-1 : ON
Y8	P4_2 / TxD0 / TXOUT1P / SCI_TXD1 / SSITxD1 / MTIOC8C / IRQ2	TXOUT1P	LVDSコネクタ (CN14) に接続	182	
Y9	P4_6 / ET0_EXOUT / TXCLKOUTP / SCI_TXD0 / TxD4 / DACK0	TXCLKOUTP	LVDSコネクタ (CN14) に接続	188	
Y10	NMI		NMIスイッチ (SW2) に接続	203	
Y11	Vss				
Y12	USBVss				
Y13	USBVss				
Y14	USBVss				
Y15	USBVss				
Y16	USBDPVcc1				
Y17	PC_7 / OVRCUR0 / FRB / ET1_RXD3 / SD1_WP / LCD0_TCON0 / IRQ6	OVRCUR0	USB用VBUS電源制御IC (CPUボード 上のU5) に接続	—	

【注】 : 3.3V 電源、 : 1.8V 電源、 : 1.2V 電源、 : 3.3V または 1.8V 電源、 : GND を示します。
赤字は CPU ボードの設定を示します。

表 2.2.14 RTK79210XXB00000BE で使用する RZ/A2M 端子機能選択一覧 (14)

CPUピン	端子名	端子機能	説明	CN1 ピン	備考
Y18	PC_6 / VBUSEN0 / FWE / ET1_RXD2 / SD1_CD / LCD0_TCON1 / IRQ7	VBUSEN0	USB用VBUS電源制御IC (CPUボード 上のU5) に接続	—	
Y19	P5_0 / AN000 / IRQ4 / SD0_CD / SD1_CD	SD0_CD	microSDカードスロット (CPUボード 上のCN1) に接続	—	
Y20	P5_1 / AN001 / IRQ5 / SD0_WP / SD1_WP	SD0_WP	抵抗を介してD3.3VおよびGNDに接続	—	
Y21	P5_7 / AN007 / IRQ3	IRQ3	デジタル映像信号入出力コネクタ (CN15) に接続	19	
Y22	SD1_CLK		SDカードスロット (CN10) に接続	24	
AA1	MIPIAVcc18_2				
AA2	Vss				
AA3	P1_1 / D8 / MTIOC8A / IRQ1 / CAN0RX / OVRUR0	D8	SDRAM (U30) に接続	179	SW6-1 : ON
AA4	P3_4 / ET1_MDIO / FRB / CC2_RA1 / CAN1TX_DATARATE_EN / SSL20	ET1_MDIO	Ethernet PHY2 (U28) に接続	187	SW6-5 : ON
		FRB	NANDフラッシュメモリ (U31) に接 続		未実装 SW6-5 : OFF
AA5	P3_0 / OTG_EXICEN1 / NAF4 / ET1_LINKSTA / MTIC5W / IRQ3	ET1_LINKSTA	Ethernet PHY2 (U28) に接続	191	
AA6	PC_1 / VBUSIN0 / NAF6 / ET1_TXD2 / MOSI2 / LCD0_TCON6	PC_1	CPUボード上のLED1 (黄緑) に接続	197	1 : 点灯
AA7	P4_0 / SCK0 / TXOUT0P / SCI_SCK1 / SSIBCK1 / MTIOC8A / IRQ0	TXOUT0P	LVDSコネクタ (CN14) に接続	170	
AA8	P4_4 / CTS0 / TXOUT2P / SCI_CTS0/RTS0 / WDTOVF/PERROUT / OTG_EXICEN0	TXOUT2P	LVDSコネクタ (CN14) に接続	176	
AA9	P4_7 / ET0_WOL / TXCLKOUTM / SCI_SCK0 / SCK4 / TEND0	TXCLKOUTM	LVDSコネクタ (CN14) に接続	190	
AA10	USB_X2		USB用振動子 (CPUボード上のX2) に接続	—	48MHz
AA11	DP0		USBコネクタ (CPUボード上のCN3) に接続	—	
AA12	USBAPVcc0				
AA13	RREF0		抵抗を介してGNDに接続	—	2.2kΩ ±1%
AA14	USBVss				
AA15	DP1		USB Type-Aレセプタクル (CN12) お よびUSB Mini-Bレセプタクル (CN13) に接続	96	
AA16	PVcc				
AA17	PC_5 / VBUSEN1 / FRE / ET1_RXDV / SPDIF_OUT / LCD0_TCON2 / IRQ0	VBUSEN1	USB Mini-Bレセプタクル (CN13) に 接続	8	
AA18	XTAL		システムクロック用振動子 (CPUボー ド上のX1) に接続	—	24MHz

【注】 : 3.3V 電源、 : 1.8V 電源、 : 1.2V 電源、 : 3.3V または 1.8V 電源、 : GND を示します。

赤字は CPU ボードの設定を示します。

表 2.2.15 RTK79210XXB00000BE で使用する RZ/A2M 端子機能選択一覧 (15)

CPUピン	端子名	端子機能	説明	CN1 ピン	備考
AA19	PC_4 / OTG_ID1 / FALE / ET1_TXER / SPDIF_IN / LCD0_TCON3 / IRQ1	LCD0_TCON3	デジタル映像信号入出力コネクタ (CN15) に接続	20	
AA20	RTC_X2		RTC用振動子 (CPUボード上のX3) に接続	—	32.768kHz
AA21	P5_3 / AN003 / IRQ7 / OTG_ID0	P5_3	ディップスイッチ (SW6に接続)	15	SW6-9
AA22	P5_5 / AN005 / IRQ1 / SD1_WP	SD1_WP	SDカードスロット (CN10) に接続	17	
AB1	Vss				
AB2	PG_5 / ET0_RXDV / VIO_D14 / MOSI1 / MTIOC4B / GTIOC1B	VIO_D14	CMOSカメラコネクタ (CN17) に接 続	183	
AB3	PG_7 / ET0_RXD3 / VIO_D12 / SSL10 / MTIOC4D / GTIOC2B	VIO_D12	CMOSカメラコネクタ (CN17) に接 続	181	
AB4	P1_3 / D10 / MTIOC8C / IRQ3 / CAN0TX / OTG_ID1	D10	SDRAM (U30) に接続	189	SW6-1 : ON
AB5	P2_1 / D13 / GTIOC6B / IRQ6 / CAN1RX_DATARATE_EN / OTG_ID0	D13	SDRAM (U30) に接続	193	
AB6	P2_3 / D15 / GTIOC7B / WDTOVF/PERROUT / CAN1TX_DATARATE_EN / OTG_EXICEN1	D15	SDRAM (U30) に接続	199	
AB7	P4_1 / RxD0 / TXOUT0M / SCI_RXD1 / SSIRxD1 / MTIOC8B / IRQ1	TXOUT0M	LVDSコネクタ (CN14) に接続	172	
AB8	P4_5 / ET0_LINKSTA / TXOUT2M / SCI_RXD0 / RxD4 / DREQ0	TXOUT2M	LVDSコネクタ (CN14) に接続	178	
AB9	RES#		リセット入カスイッチ (CPUボード上 のSW2) に接続	7	
AB10	USB_X1		USB用振動子 (CPUボード上のX2) に接続	—	48MHz
AB11	DM0		USBコネクタ (CPUボード上のCN3) に接続	—	
AB12	USBAPVcc1				
AB13	RREF1		抵抗を介してGNDに接続	—	2.2kΩ ±1%
AB14	USBVss				
AB15	DM1		USB Type-Aレセプタクル (CN12) お よびUSB Mini-Bレセプタクル (CN13) に接続	98	
AB16	PVcc				
AB17	PC_3 / OTG_ID0 / FCLE / ET1_COL / SSL20 / LCD0_TCON4	LCD0_TCON4	デジタル映像信号入出力コネクタ (CN15) に接続	10	

【注】 : 3.3V 電源、 : 1.8V 電源、 : 1.2V 電源、 : 3.3V または 1.8V 電源、 : GND を示します。

赤字は CPU ボードの設定を示します。

表 2.2.16 RTK79210XXB00000BE で使用する RZ/A2M 端子機能選択一覧 (16)

CPUピン	端子名	端子機能	説明	CN1 ピン	備考
AB18	EXTAL		システムクロック用振動子 (CPUボード上のX1) に接続	—	24MHz
AB19	Vss				
AB20	RTC_X1		RTC用振動子 (CPUボード上のX3) に接続	—	32.768kHz
AB21	AVcc				
AB22	AVcc				

【注】  : 3.3V 電源、 : 1.8V 電源、 : 1.2V 電源、 : 3.3V または 1.8V 電源、 : GND を示します。
赤字は CPU ボードの設定を示します。

2.2.3 RTK79210XXB00000BE インタフェース使用関係一覧

表 2.2.17 に、RTK79210XXB00000BE のインタフェース別使用可否一覧表を示します。表中の○印は両インタフェースが併用可能なことを示し、×印は併用不可能なことを示します。

表 2.2.17 RTK79210XXB00000BE インタフェース別使用可否一覧表

RTK7921053C00000BE

		RTK7921053C00000BE										RTK79210XXB00000BE											
部品No	インタフェース名	シリアルフラッシュメモリ	HyperMCP	microSDカードスロット	MIPI	USB1 (Type-C)	CoreSight 20	オーディオCODEC	Ethernet1	Ethernet2	SDRAM	NANDフラッシュメモリ (未実装)	EEPROM	DRP	UART	SDカードスロット	USB2 (Type-A & Mini-B)	LVDS出力	LCD出力	DV入力	CMOSカメラ	NMIスイッチ	IRQ0スイッチ (DSTBY release)
U2	シリアルフラッシュメモリ	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○
U3	HyperMCP	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○
CN1	microSDカードスロット	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○
CN2	MIPI	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○
CN3	USB1 (Type-C)	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○
CN5	CoreSight 20	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○
U21	オーディオCODEC	○	○	○	○	○	○	○	○	○	×	○	○	×	○	○	○	○	○	○	○	○	○
U27	Ethernet1	○	○	○	○	○	○	○	○	*1	○	○	○	○	○	○	○	○	○	○	×	○	*1
U28	Ethernet2	○	○	○	○	○	○	○	*1	○	○	×	○	○	○	○	○	○	○	○	○	○	*1
U30	SDRAM	○	○	○	○	○	○	×	○	○	○	○	○	×	×	○	×	○	○	○	○	○	○
U31	NANDフラッシュメモリ (未実装)	○	○	○	○	○	○	○	○	×	○	○	○	○	○	○	○	○	×	○	○	○	○
U32	EEPROM	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○
CN2	DRP	○	○	○	○	○	○	×	○	○	×	○	○	○	×	○	×	○	○	○	○	○	○
CN5	UART	○	○	○	○	○	○	○	○	○	×	○	○	×	○	○	○	○	○	○	○	○	○
CN10	SDカードスロット	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○
CN12、CN13	USB2 (Type-A & Mini-B)	○	○	○	○	○	○	○	○	○	×	○	○	×	○	○	○	○	○	○	○	○	○
CN14	LVDS出力	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○
CN15	LCD出力	○	○	○	○	○	○	○	○	○	○	×	○	○	○	○	○	○	○	×	○	○	○
	DV入力	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	×	○	○	○
CN17	CMOSカメラ	○	○	○	○	○	○	○	×	○	○	○	○	○	○	○	○	○	○	○	○	○	○
SW2	NMIスイッチ	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○	○
SW3	IRQ0スイッチ (DSTBY release)	○	○	○	○	○	○	○	*1	*1	○	○	○	○	○	○	○	○	○	○	○	○	○

【注】*1 PJ_1 / IRQ0 (DSTBY release) が共用端子です。Ethernet PHY1 (U27) および Ethernet PHY2 (U28) の WOL 機能を使用しない場合、併用できます。

2.3 メモリ

2.3.1 SDRAM

RTK79210XXB00000BE は、外部 SDRAM として、表 2.3.1 に示す SDRAM×1 個を標準実装しています。SDRAM の制御は、RZ/A2M に内蔵されているバスステートコントローラ（BSC）で行います。SDRAM とは 16 ビット幅で接続しています。

図 2.3.1 に SDRAM のブロック図を、表 2.3.2 にシステム設定用ディップスイッチ SW6-1 の機能設定表を示します。また、表 2.3.3 にクロックパルス発振器設定を、表 2.3.4 および表 2.3.5 に RZ/A2M のバスクロックが 132MHz 動作時のバスステートコントローラ設定（SDRAM リード・ライト）を示します。

表 2.3.1 SDRAM 概要

仕様	内容
型名	IS42S16320F-7TL
構成	64Mバイト（8Mワード×16ビット×4バンク）×1個
容量	64Mバイト
アクセス時間	5.4ns
CASレイテンシ	3（システムクロック132MHz時）
リフレッシュ間隔	64ms毎の8192リフレッシュサイクル
ロウアドレス	A12～A0
カラムアドレス	A9～A0
バンク数	BA0、BA1で制御する4バンク動作




図 2.3.1 SDRAM ブロック図

表 2.3.2 システム設定用ディップスイッチ SW6-1 機能設定表

ディップ スイッチ	機能	
	ON	OFF
SW6-1	P9_7[7:0]およびP8_7[7:1]、P2_2、P2_0、P1_3、 P1_1[1:0]、P0_6[0]、P6_7、P6_5、P7_1[1:0]、 P7_5[3]をSDRAM制御端子として使用	P9_7[7:0]およびP8_7[7:1]、P2_2、P2_0、P1_3、 P1_1[1:0]、P0_6[0]、P6_7、P6_5、P7_1[1:0]、 P7_5[3]をDRP、オーディオ、UARTもしくはUSBイ ンタフェース端子として使用（初期設定）

【注】 は設定機能を示します

表 2.3.3 クロックパルス発振器設定

対象デバイス	クロックパルス発振器設定
IS42S16320F-7TL	CKIO選択レジスタ (CKIOSEL) - 初期値: H'0001 - 推奨設定値: H'0000 - CKIO出力クロックの選択: CKIOSEL[1:0] = B'00; Bφのクロックを出力

表 2.3.4 バスステートコントローラ設定 (SDRAM リード・ライト) (1)

ユーザ領域	対象デバイス	バスステートコントローラ設定
CS3	IS42S16320F-7TL	■CS3空間バスコントロールレジスタ (CS3BCR) ・初期値 : H'36DB 0C00 ・推奨設定値 : H'0000 4C00 - メモリ指定 : TYPE[2:0] = B'100 ; SDRAM - データバス幅指定 : BSZ[1:0] = B'10 ; 16ビットバス幅 ■CS3空間ウェイトコントロールレジスタ (CS3WCR) ・初期値 : H'0000 0500 ・推奨設定値 : H'0000 2D13 - プリチャージ完了待ちサイクル数 : WTRP[1:0] = B'01 ; 1サイクル - ACTVコマンド→READ (A) /WRIT (A) コマンド間ウェイトサイクル数 : WTRCD[1:0] = B'11 ; 3サイクル - エリア3CASレイテンシ : A3CL[1:0] = B'10 ; 3サイクル - プリチャージ起動待ちサイクル数 : TRWL[1:0] = B'10 ; 2サイクル - REFコマンド/セルフリフレッシュ解除→ACTV/REF/MRSコマンド間アイドルサイクル数 : WTRC[1:0] = B'11 ; 8サイクル ■SDRAMコントロールレジスタ (SDCR) ・初期値 : H'0000 0000 ・推奨設定値 : H'0012 0812 - リフレッシュ制御 : RFSH = 1 ; リフレッシュする - リフレッシュモード : RMODE = 0 ; オートリフレッシュを行う - バンクアクティブモード : BACTV = 0 ; オートプリチャージモード - エリア3ロウアドレスビット数 : A3ROW[1:0] = B'10 ; 13ビット - エリア3カラムアドレスビット数 : A3COL[1:0] = B'10 ; 10ビット ■リフレッシュタイマコントロール/ステータスレジスタ (RTCSCR) ・初期値 : H'0000 0000 ・推奨設定値 : H'A55A 0010 - クロックセレクト : CKS[2:0] = B'010 ; CKIO φ/16 - リフレッシュ回数 : RRC[2:0] = B'000 ; 1回 ■リフレッシュタイムコンスタントレジスタ (RTCOR) ・初期値 : H'0000 0000 ・推奨設定値 : H'A55A 0040 1サイクル=121nsec (132MHz/16 = 8.25MHz) - 本SDRAMのリフレッシュ要求間隔 : 7.8125 μsec / 回 7.8125 μsec / 121nsec = 64 (H'40) サイクル / リフレッシュ回数

表 2.3.5 バスステートコントローラ設定 (SDRAM リード・ライト) (2)

ユーザ領域	対象デバイス	バスステートコントローラ設定
CS3	IS42S16320F-7TL	■AC特性調整レジスタ (ACADJ) ・ 初期値 : H'0000 0000 ・ 推奨設定値 : H'0002 000F - 出力特性調整ビット : SDRODLY = B'0010 ; SDRAM使用時 - 入力特性調整ビット : SDRIDLY = B'1111 ; SDRAM使用時

表 2.3.6 汎用入出力ポート設定

対象デバイス	汎用入出力ポート設定
IS42S16320F-7TL	■CKIO専用端子駆動能力制御レジスタ (PCKIO) ・ 初期値 : H'01 ・ 推奨設定値 : H'02 - CKIOポートの駆動能力制御 : CKIO_DRV = B'10 ; 12mA

2.3.2 NAND フラッシュメモリーインタフェース

RTK79210XXB00000BE は、表 2.3.7 に示す NAND フラッシュメモリ×1 個を実装可能な基板パターンになっています。NAND フラッシュメモリの制御は、RZ/A2M に内蔵されている NAND フラッシュコントローラ (FLCTL) で行います。

図 2.3.2 に NAND フラッシュメモリインタフェースのブロック図を、表 2.3.8 にシステム設定用ディップスイッチ SW6-5、SW6-6 の機能選択表を示します。

表 2.3.7 NAND フラッシュメモリ概要

型名	バスサイズ	容量	アクセス時間
S34ML01G100TFI000	8ビット	128Mバイト (8ビット×128Mワード)	ランダム : 25 μ s (Max) シーケンシャル : 25ns (Min)




図 2.3.2 NAND フラッシュメモリインタフェースブロック図

表 2.3.8 システム設定用ディップスイッチ SW6-5、SW6-6 機能設定表

ディップ スイッチ	機能	
	ON	OFF
SW6-5	P3_[5 :1]およびPH_5、PK_[4 :0]をEthernet PHY2制御端子として使用（初期設定）	P3_[5 :1]およびPH_5、PK_[4 :0]をFLCTL端子として使用
SW6-6	PJ_[7 :6]をVDC6端子として使用（初期設定）	PJ_[7 :6]をFLCTL端子として使用

【注】  は設定機能を示します。

2.3.3 EEPROM インタフェース

RTK79210XXB000000BE は、表 2.3.9 に示す EEPROM×1 個を標準実装しています。EEPROM の制御は、RZ/A2M に内蔵されている I2C バスインタフェース（RIIC）チャンネル 3で行います。

図 2.3.3 に EEPROM インタフェースのブロック図を示します。

表 2.3.9 EEPROM 概要

型名	インタフェース	容量	パッケージ
R1EX24128ASAS0A	2線式シリアル（RIIC）	16Kバイト（16Kワード×8ビット）	8ピンSOP




図 2.3.3 EEPROM インタフェースブロック図

2.4 USB インタフェース

RTK79210XXB00000BE は、USB コネクタとして USB シリーズ A レセプタクル×1 個および USB Mini-B レセプタクル×1 個を標準実装しています。

なお、USB インタフェースの各端子は、シリーズ A レセプタクルと Mini-B レセプタクルの共用端子のため、シリーズ A レセプタクルと Mini-B レセプタクルは同時使用することはできません。

図 2.4.1 に USB インタフェースのブロック図を、表 2.4.1 にシステム設定用ディップスイッチ SW6-1、SW6-3 の機能設定表を示します。




図 2.4.1 USB インタフェースブロック図

表 2.4.1 システム設定用ディップスイッチ SW6-1、SW6-3 機能設定表

ディップ スイッチ	機能	
	ON	OFF
SW6-1	P7_5をCKE端子として使用	P7_5をOVRCUR1端子として使用（初期設定）
SW6-3	P7_5をDRP08、CTS1端子として使用	P7_5をOVRCUR1端子として使用（初期設定）

【注】 [] は設定機能を示します。

2.5 シリアルインタフェース

RTK79210XXB00000BE では、RZ/A2M 内蔵の FIFO 内蔵シリアルコミュニケーションインタフェース (SCIFA) チャンネル 4 を、USB シリアル変換 IC (RL78/G1C) を介してシリアルポートコネクタ (USB Micro-B) (CN5) に接続しています。

E1 コネクタ (J1) を実装し接続する場合、1 番ピンの方向に注意してください。

図 2.5.1 にシリアルインタフェースのブロック図を、表 2.5.1 にシステム設定用ディップスイッチ SW6-1、SW6-3 の機能設定表を示します。

なお、ホストコンピュータの USB コネクタと、RTK79210XXB00000BE のシリアルポートコネクタ (CN5) を接続してシリアル通信を行うには、ホストコンピュータに USB シリアル変換 IC 用ドライバをインストールする必要があります。

以下の URL から inf ファイルをダウンロードして、ホストコンピュータにインストールしてください。

URL:TBD




図 2.5.1 シリアルインタフェースブロック図

表 2.5.1 システム設定用ディップスイッチ SW6-1、SW6-3 機能設定表

ディップ スイッチ	機能	
	ON	OFF
SW6-1	P9_[1 :0]をSDRAM制御端子として使用	P9_[1 :0]をSCIFA端子として使用 (初期設定)
SW6-3	P9_[1 :0]をDRP端子として使用	P9_[1 :0]をSCIFA端子として使用 (初期設定)

【注】 は設定機能を示します。

2.6 割り込みスイッチ

RTK79210XXB00000BE は、RZ/A2M の NMI および IRQ0 割り込み信号入力用プッシュスイッチ（NMI スイッチ、IRQ0 スイッチ）を実装しています。

IRQ0 スイッチによる割り込み信号では、RZ/A2M のディープスタンバイモードを解除することも可能です。なお、IRQ0 端子は Ethernet PHY1 および Ethernet PHY2 と共用端子のため、IRQ0 スイッチを使用する場合は、JP2 を JP1 の 2 ピンと接続する必要があります。

図 2.6.1 に割り込みスイッチのブロック図を、表 2.6.1 にジャンパ JP1 の機能設定表を示します。




図 2.6.1 割り込みスイッチブロック図

表 2.6.1 ジャンパ JP1 機能設定表

ジャンパ	1-2	2-3	2-JP2
JP1	PJ_1をEthernet PHY1のWOL信号による割り込み端子として使用	PJ_1をEthernet PHY2のWOL信号による割り込み端子として使用	PJ_1をIRQ0スイッチ (SW3) の割り込み端子として使用 (初期設定)

【注】 ■ は設定機能を示します。

2.7 クロック構成

RZ/A2M には、RZ/A2M CPU ボードから、以下 3 種類のクロックを入力します。

- ・ RZ/A2M 入力クロック : 24MHz
- ・ RZ/A2M USB 用クロック : 48MHz
- ・ RZ/A2M RTC 用クロック : 32.768kHz

また、RTK79210XXB00000BE から、以下 2 種類のクロックを RZ/A2M へ入力します。

- ・ RZ/A2M オーディオ用クロック : 11.2896MHz
- ・ RZ/A2M VDC6 用クロック : 40MHz

図 2.7.1 にクロック構成図を、表 2.7.1 にシステム設定用ディップスイッチ SW6-4、SW6-6 の機能設定表を示します。




図 2.7.1 クロック構成図

表 2.7.1 システム設定用ディップスイッチ SW6-4、SW6-6 機能設定表

ディップ スイッチ	機能	
	ON	OFF
SW6-4	P6_1をRMII_TXDEN端子として使用	P6_1をVIO_CLK入力端子として使用 ^{*1} (初期設定)
SW6-6	PJ_6をLCD0_CLK出力端子として使用 PJ_7をLCD0_EXTCLK入力端子として使用 (初期設定)	PJ_6をFCE端子として使用 PJ_7をNAF0端子として使用

【注】 は設定機能を示します。

*1 P6_1 を VIO_CLK 入力端子として使用する場合、X6 へ発振器を実装する必要があります。

発振器用ソケットは逆差し防止用のガイドが無いため、接続時に 1 番ピンの方向に注意してください。

2.8 リセット制御

RTK79210XXB00000BE では、RZ/A2M CPU ボード上のリセット IC からのリセット信号を、Ethernet PHY1 (U27)、Ethernet PHY2 (U28)、デジタル映像信号入出力コネクタ (CN15) へ入力しています。

システムリセットには、パワーオンリセット、スイッチによるリセットの 2 種類があります。

図 2.8.1 に、リセット制御のブロック図を示します。




図 2.8.1 リセット制御ブロック図

2.9 電源構成

RTK79210XXB00000BE では、5V 電源を使用し、RZ/A2M CPU ボード RTK7921053C00000BE 上のレギュレータにより 3.3V を生成しています。5V 電源は、RTK7921053C00000BE から供給することも可能です。

USB シリアル変換 IC (U23) は、USB Micro-B コネクタ (CN5) からの USB 給電で動作します。

図 2.9.1 に電源構成図を示します。




図 2.9.1 電源構成図

2.10 オーディオインターフェース

RTK79210XXB00000BE は、オーディオインターフェースとして、Cirrus 社製オーディオ CODEC WM8978×1 個を実装しています。WM8978 のレジスタ制御は、RZ/A2M 内蔵のルネサスシリアルペリフェラルインターフェース (RSPI) チャネル 0 で、音声データの入出力制御は RZ/A2M 内蔵のシリアルサウンドインターフェース (SSIF-2) チャネル 0 で行います。

図 2.10.1 にオーディオインターフェースのブロック図を、表 2.10.1 にシステム設定用ディップスイッチ SW 6-1、SW6-2 の機能設定表を示します。




図 2.10.1 オーディオインターフェースブロック図

表 2.10.1 システム設定用ディップスイッチ SW6-1、SW6-2 機能設定表

ディップ スイッチ	機能	
	ON	OFF
SW6-1	P8_4およびP8_[7 :6]、P9_[6 :3]をSDRAM制御端子として使用	P8_4およびP8_[7 :6]、P9_[6 :3]をオーディオインターフェース端子として使用（初期設定）
SW6-2	P8_4およびP8_[7 :6]、P6_4、P9_[6 :3]をDRP端子として使用	P8_4およびP8_[7 :6]、P6_4、P9_[6 :3]をオーディオインターフェース端子として使用（初期設定）

【注】 は設定機能を示します。

2.11 CMOS カメラインタフェース

RZ/A2M は、外部から入力される画像データを取り込み、メモリに転送するキャプチャモジュールであるキャプチャエンジンユニット (CEU) を内蔵しています。RTK79210XXB00000BE では、RZ/A2M の CEU 端子を各種 CMOS カメラと接続可能な 26 ピン MIL ピッチコネクタに接続しています。

なお、X6 へ発振器を実装し、CMOS カメラのサンプリングクロックを外部から入力することもできます。

I2C バスのプルアップ抵抗は、RTK79210XXB00000BE 上に既に実装されているため、CMOS カメラ側では不要です。

図 2.11.1 に CMOS カメラインタフェースのブロック図を、表 2.11.1 にシステム設定用ディップスイッチ SW6-4 の機能設定表を示します。




図 2.11.1 CMOS カメラインタフェースブロック図

表 2.11.1 システム設定用ディップスイッチ SW6-4 機能設定表

ディップ スイッチ	機能	
	ON	OFF
SW6-4	P6_[3:1]およびPE_[6:0]をEthernet PHY1制御端子として使用	P6_[3:1]およびPE_[6:0]をCEU端子として使用 (初期設定)

【注】 は設定機能を示します。

2.13 LAN インタフェース

RTK79210XXB000000BE は、Realtek 製 Ethernet PHY RTL8201FL-VB-CG×2 個を実装しており、RZ/A2M 内蔵のイーサネットコントローラ（ETHERC）チャンネル 0 およびチャンネル 1 を使用した Ethernet 通信を行うことができます。

また、Ethernet PHY は Wake-On-Lan（WOL）機能を搭載しており、Magic Packet を検出した際に WOL 信号を出力し、RZ/A2M のディープスタンバイモードを解除することができます。

図 2.13.1 に LAN インタフェース（チャンネル 0）のブロック図を、図 2.13.2 に LAN インタフェース（チャンネル 1）のブロック図を、表 2.13.1 に RZ/A2M CPU ボードのポート L 機能切り替え表を、表 2.13.2 にシステム設定用ディップスイッチ SW6-4 の機能設定表を、表 2.13.3 および表 2.13.5 にジャンパ JP1 の機能設定表を、表 2.13.4 にシステム設定用ディップスイッチ SW6-5 の機能設定表を示します。

表 2.13.1 RZ/A2M CPU ボード ポート L 機能切り替え表

端子	機能	
	High	Low
PD_0	PL_[3:0]をシステム設定端子として使用	PL_[3:0]をIRQ入力端子として使用

【注】 は設定機能を示します。




図 2.13.1 LAN インタフェース (チャンネル 0) ブロック図

表 2.13.2 システム設定用ディップスイッチ SW6-4 機能設定表

ディップ スイッチ	機能	
	ON	OFF
SW6-4	P6_[3:0]およびPE_[6:0]をEthernet PHY1制御端子として使用	P6_[3:0]およびPE_[6:0]をCEU端子として使用 (初期設定)

【注】 は設定機能を示します。

表 2.13.3 ジャンパ JP1 機能設定表

ジャンパ	1-2	2-3	2-JP2
JP1	PJ_1をEthernet PHY1のWOL信号による割り込み端子として使用	PJ_1をEthernet PHY2のWOL信号による割り込み端子として使用	PJ_1をIRQ0スイッチ (SW3) の割り込み端子として使用 (初期設定)

【注】 は設定機能を示します。




図 2.13.2 LAN インタフェース (チャンネル1) ブロック図

表 2.13.4 システム設定用ディップスイッチ SW6-5 機能設定表

ディップ スイッチ	機能	
	ON	OFF
SW6-5	P3_[5 :1]およびPH_5、PK_[4 :0]をEthernet PHY2制御端子として使用 (初期設定)	P3_[5 :1]およびPH_5、PK_[4 :0]をFLCTL端子として使用

【注】 [] は設定機能を示します。

表 2.13.5 ジャンパ JP1 機能設定表

ジャンパ	1-2	2-3	2-JP2
JP1	PJ_1をEthernet PHY1のWOL信号による割り込み端子として使用	PJ_1をEthernet PHY2のWOL信号による割り込み端子として使用	PJ_1をIRQ0スイッチ (SW3) の割り込み端子として使用 (初期設定)

【注】 [] は設定機能を示します。

2.14 キー入力スイッチ

ポート P5_6 は、アナログ入力端子（AN006）に設定することで、A/D 変換器（ADC）を介してキー入力用スイッチとして使用することができます。

図 2.14.1 にキー入力スイッチのブロック図を、表 2.14.1 に各スイッチ押下時の AD 入力端子電圧および AD 値を示します。




図 2.14.1 キー入力スイッチブロック図

表 2.14.1 キー入力スイッチ押下時の AD 入力端子電圧および AD 値

スイッチ	端子電圧 (V)	8ビットAD値	10ビットAD値	12ビットAD値
SW4	0.80	62	248	991
SW5	1.65	128	512	2048

【注】 AVcc=3.3V、AVss=0V にて計算。抵抗および電圧の誤差は含みません。

2.15 VDC6 インタフェース

RZ/A2M には、YCbCr422、YCbCr444、RGB888、RGB666、RGB565 映像に対応したデジタル映像信号入力端子（DV 端子）があります。また、最大出力映像サイズとして水平 1999 画素、垂直 2035 ラインに対応したデジタル映像信号出力端子（LCD 端子）があります。RTK79210XXB00000BE では、RZ/A2M の DV 端子および LCD 端子を 50 ピン MIL コネクタに接続しています。

図 2.15.1 に VDC6 インタフェースのブロック図を、表 2.15.1 にシステム設定用ディップスイッチ SW6-6、SW6-7 の機能設定表を示します。




図 2.15.1 VDC6 インタフェースブロック図

表 2.15.1 システム設定用ディップスイッチ SW6-6、SW6-7 機能設定表

ディップ スイッチ	機能	
	ON	OFF
SW6-6	PJ_[7 :6]をVDC6端子として使用（初期設定）	PJ_[7 :6]をFLCTL端子として使用
SW6-7	PA_[7 :4]をVDC6端子として使用（初期設定）	NC

【注】 は設定機能を示します。

2.16 LVDS インタフェース

RTK79210XXB000000BE では、1.25mm ピッチ 20 ピンコネクタを実装しており、RZ/A2M の LVDS インタフェースと接続が可能です。また、LVDS バックライト用コネクタを実装しています。

図 2.16.1 に LVDS インタフェースのブロック図を示します。




図 2.16.1 LVDS インタフェースブロック図

2.17 DRP インタフェース

RTK79210XXB00000BE は、40 ピン MIL コネクタを実装しており、RZ/A2M の DRP インタフェースと接続が可能です。

図 2.17.1 に DRP インタフェースのブロック図を、表 2.17.1 にシステム設定用ディップスイッチ SW6-1、SW6-2、SW6-3 の機能設定表を示します。




図 2.17.1 DRP インタフェースブロック図

表 2.17.1 システム設定用ディップスイッチ SW6-1、SW6-2、SW6-3 機能設定表

ディップ スイッチ	機能	
	ON	OFF
SW6-1	P1_0およびP0_6:0]、P8_7:1]、P9_7:0]、 P7_5:3]、P7_1:0]、P6_7、P6_5をSDRAM制御端 子として使用	P1_0およびP0_6:0]、P8_7:1]、P9_7:0]、 P7_5:3]、P7_1:0]、P6_7、P6_5をDRP端子として 使用（初期設定）
SW6-2	P8_4およびP8_7:6]、P6_4、P9_6:3]をDRP端子 として使用	P8_4およびP8_7:6]、P6_4、P9_6:3]をオーディオ インタフェース端子として使用（初期設定）
SW6-3	P9_1:0]およびP1_0、P7_5をDRP端子として使用	P9_1:0]およびP7_5をUARTもしくはUSBインタフ ェース端子として使用（初期設定）

【注】 は設定機能を示します。

3. 操作仕様

3.1 コネクタ概要

図 3.1.1 および図 3.1.2 に RTK79210XXB00000BE のコネクタ配置図を示します。




図 3.1.1 RTK79210XXB00000BE コネクタ配置図 (C 面上面図)




図 3.1.2 RTK79210XXB00000BE コネクタ配置図 (S 面上面図)

3.1.1 CPU ボード接続コネクタ (CN1)

RTK79210XXB000000BE は、CPU ボード接続コネクタ (CN1) により、RZ/A2M CPU ボード RTK7921053C000000BE と接続が可能です。

図 3.1.3 に CPU ボード接続コネクタの端子配置図を、表 3.1.1～表 3.1.3 に CPU ボード接続コネクタの端子配置表を示します。




図 3.1.3 CPU ボード接続コネクタ (CN1) 端子配置図

表 3.1.1 CPU ボード接続コネクタ (CN1) 端子配置表 (1)

ピン	信号名	ピン	信号名
1	D5V	2	D5V
3	D5V	4	D5V
5	D5V	6	D5V
7	RES#	8	PC_5 / VBUSEN1
9	D3.3V	10	PC_3 / LCD0_TCON4
11	D3.3V	12	AVcc
13	D3.3V	14	P5_6 / AN006
15	P5_3	16	AVss
17	P5_5 / SD1_WP	18	P5_4 / SD1_CD
19	P5_7 / IRQ3	20	PC_4 / LCD0_TCON3
21	D3.3V	22	Vss
23	P6_7 / WE0/DQML / DRP03	24	SD1_CLK
25	P7_0 / WE1/DQMU / DRP04 / SCK1	26	Vss
27	D3.3V	28	SD1_CMD
29	SD1_DAT1	30	Vss
31	SD1_DAT2	32	SD1_DAT3
33	SD1_DAT0	34	Vss
35	Vss	36	P6_4 / DRP00 / AUDIO_CLK
37	P7_2 / DV0_CLK	38	Vss
39	Vss	40	PB_4 / DV0_DATA1 / LCD0_DATA22
41	P7_3 / RAS / DRP06 / TxD1	42	P9_3 / A11 / DRP13 / SSIRxD0
43	PG_2 / VIO_D10	44	P7_7 / DV0_HSYNC / LCD0_TCON0
45	P7_5 / CKE / DRP08 / CTS1 / OVRCUR1	46	Vss
47	Vss	48	PL_1 / MD_CLK / IRQ5
49	P9_6 / A14 / DRP10 / SSIBCK0	50	PL_0 / MD_CLKS / IRQ4
51	Vss	52	Vss
53	P7_6 / DV0_VSYNC / GTIOC3A	54	CKIO
55	P9_5 / A13 / DRP11 / SSIFS0	56	Vss
57	PB_5 / DV0_DATA0 / LCD0_DATA23	58	PD_7 / RIIC3SDA
59	P9_2 / A10 / DRP14	60	PD_6 / RIIC3SCL
61	PB_3 / DV0_DATA2 / LCD0_DATA21	62	Vss
63	PB_1 / DV0_DATA4 / LCD0_DATA19	64	PB_0 / DV0_DATA5 / LCD0_DATA18
65	Vss	66	PB_2 / DV0_DATA3 / LCD0_DATA20
67	PA_6 / DV0_DATA7 / LCD0_DATA16	68	PA_3 / DV0_DATA10 / LCD0_DATA13
69	PA_4 / DV0_DATA9 / LCD0_DATA14	70	Vss
71	PA_5 / DV0_DATA8 / LCD0_DATA15	72	PG_0 / VIO_D8

【注】 : 5V 電源、 : 3.3V 電源、 : GND を示します。

表 3.1.2 CPU ボード接続コネクタ (CN1) 端子配置表 (2)

ピン	信号名	ピン	信号名
73	PE_1 / ET0_RXD0/RMII0_RXD0 / VIO_D7	74	PA_2 / DV0_DATA11 / LCD0_DATA12
75	Vss	76	PA_7 / DV0_DATA6 / LCD0_DATA17
77	PA_0 / DV0_DATA13 / LCD0_DATA10	78	PE_2 / ET0_RXD1/RMII0_RXD1 / VIO_D6
79	PE_3 / ET0_RXER/RMII0_RXER / VIO_D5	80	PA_1 / DV0_DATA12 / LCD0_DATA11
81	Vss	82	Vss
83	P9_1 / A9 / DRP15 / RxD4	84	P9_0 / A8 / DRP16 / TxD4
85	Vss	86	P8_0 / DV0_DATA14 / LCD0_DATA9
87	P8_7 / A7 / DRP17 / RSPCK0	88	PF_1 / DV0_DATA16 / LCD0_DATA7
89	Vss	90	PF_0 / DV0_DATA15 / LCD0_DATA8
91	PE_4 / ET0_CRS/RMII0_CRSDV / VIO_D4	92	P8_5 / A5 / DRP19 / MISO0
93	PF_2 / DV0_DATA17 / LCD0_DATA6	94	Vss
95	P8_6 / A6 / DRP18 / MOSI0	96	DP1
97	P8_3 / A3 / DRP21	98	DM1
99	Vss	100	Vss
101	P8_4 / A4 / DRP20 / SSL00	102	PE_0 / ET0_RXCLK/REF50CK0 / VIO_FLD
103	PE_5 / ET0_MDC / VIO_D3	104	Vss
105	PH_0 / VIO_D1	106	P6_2 / ET0_TXD0/RMII0_TXD0 / VIO_VD
107	PE_6 / ET0_MDIO / VIO_D2	108	PF_6 / DV0_DATA21 / LCD0_DATA2
109	Vss	110	PK_0 / ET1_TXEN/RMII1_TXDEN / NAF3
111	P6_3 / ET0_TXD1/RMII0_TXD1 / VIO_HD	112	P9_4 / A12 / DRP12 / SSITxD0
113	PF_4 / DV0_DATA19 / LCD0_DATA4	114	Vss
115	PF_5 / DV0_DATA20 / LCD0_DATA3	116	PG_1 / VIO_D9
117	Vss	118	P9_7 / A15 / DRP09
119	P6_1 / ET0_TXEN/RMII0_TXDEN / VIO_CLK	120	P7_4 / CAS / DRP07 / RTS1
121	Vss	122	Vss
123	P7_1 / RD/WR / DRP05 / RxD1	124	PF_3 / DV0_DATA18 / LCD0_DATA5
125	P6_0	126	PH_1 / VIO_D0
127	P6_6 / DRP02	128	P8_1 / A1 / DRP23
129	PG_3 / VIO_D11	130	Vss
131	Vss	132	PK_3 / ET1_RXCLK/REF50CK1 / NAF6
133	PK_2 / ET1_TXD1/RMII1_TXD1 / NAF5	134	Vss
135	P6_5 / CS3 / DRP01	136	PF_7 / DV0_DATA23 / LCD0_DATA0
137	PK_1 / ET1_TXD0/RMII1_TXD0 / NAF4	138	Vss
139	Vss	140	PJ_7 / NAF0 / LCD0_EXTCLK
141	P8_2 / A2 / DRP22	142	Vss
143	PH_2 / DV0_DATA22 / LCD0_DATA1	144	P0_0 / D0 / DRP24
145	Vss	146	P0_4 / D4 / DRP28
147	PJ_6 / FCE / LCD0_CLK	148	P0_3 / D3 / DRP27
149	Vss	150	P0_6 / D6 / DRP30
151	P0_1 / D1 / DRP25	152	Vss
153	P0_5 / D5 / DRP29	154	P3_2 / ET1_CRS/RMII1_CRSDV / FRE
155	P0_2 / D2 / DRP26	156	P3_5 / ET1_RXD1/RMII1_RXD1 / FCLE

【注】  : 5V 電源、  : 3.3V 電源、  : GND を示します。

表 3.1.3 CPU ボード接続コネクタ (CN1) 端子配置表 (3)

ピン	信号名	ピン	信号名
157	Vss	158	Vss
159	PJ_1 / IRQ0	160	P1_0 / D7 / DRP31
161	PH_5 / NAF2 / ET1_EXOUT	162	Vss
163	PH_6 / ET1_WOL	164	PK_4 / ET1_RXD0/RMII1_RXD0 / NAF7
165	Vss	166	P3_1 / ET1_RXER/RMII1_RXER / FALE
167	PK_5 / NAF1	168	Vss
169	PG_4 / VIO_D15	170	P4_0 / TXOUT0P
171	PG_6 / VIO_D13	172	P4_1 / TXOUT0M
173	P1_4 / D11	174	Vss
175	Vss	176	P4_4 / TXOUT2P
177	P3_3 / ET1_MDC / FWE	178	P4_5 / TXOUT2M
179	P1_1 / D8	180	Vss
181	PG_7 / VIO_D12	182	P4_2 / TXOUT1P
183	PG_5 / VIO_D14	184	P4_3 / TXOUT1M
185	Vss	186	Vss
187	P3_4 / ET1_MDIO / FRB	188	P4_6 / TXCLKOUTP
189	P1_3 / D10	190	P4_7 / TXCLKOUTM
191	P3_0 / ET1_LINKSTA	192	Vss
193	P2_1 / D13	194	PC_0 / VBUSIN1
195	Vss	196	P1_2 / D9
197	PC_1	198	P2_2 / D14
199	P2_3 / D15	200	P2_0 / D12
201	Vss	202	PC_2
203	NMI	204	Vss

【注】  : 5V 電源、 : 3.3V 電源、 : GND を示します。

3.1.2 DRP コネクタ (CN2)

RTK79210XXB000000BE は、DRP コネクタ (CN2) を実装しています。

図 3.1.4 に DRP コネクタの端子配置図を、表 3.1.4 に DRP コネクタの端子配置表を示します。




図 3.1.4 DRP コネクタ (CN2) 端子配置図

表 3.1.4 DRP コネクタ (CN2) 端子配置表

ピン	信号名	ピン	信号名
1	P6_4 / AUDIO_CLK / DRP00	2	P6_5 / CS3 / DRP01
3	P6_6 / DRP02	4	P6_7 / WE0/DQML / DRP03
5	Vss	6	P7_0 / WE1/DQMU / DRP04 / SCK1
7	P7_1 / RD/WR / DRP05 / RxD1	8	P7_3 / RAS / DRP06 / TxD1
9	P7_4 / CAS / DRP07 / RTS1	10	Vss
11	P7_5 / CKE / DRP08 / CTS1 / OVRCUR1	12	P9_7 / A15 / DRP09
13	P9_6 / A14 / DRP10 / SSIBCK0	14	P9_5 / A13 / DRP11 / SSIFS0
15	+3.3V	16	P9_4 / A12 / DRP12 / SSITxD0
17	P9_3 / A11 / DRP13 / SSIRxD0	18	P9_2 / A10 / DRP14
19	P9_1 / A9 / DRP15 / RxD4	20	+3.3V
21	P9_0 / A8 / DRP16 / TxD4	22	P8_7 / A7 / DRP17 / RSPCK0
23	P8_6 / A6 / DRP18 / MOSI0	24	P8_5 / A5 / DRP19 / MISO0
25	+5V	26	P8_4 / A4 / DRP20 / SSL00
27	P8_3 / A3 / DRP21	28	P8_2 / A2 / DRP22
29	P8_1 / A1 / DRP23	30	+5V
31	P0_0 / D0 / DRP24	32	P0_1 / D1 / DRP25
33	P0_2 / D2 / DRP26	34	P0_3 / D3 / DRP27
35	Vss	36	P0_4 / D4 / DRP28
37	P0_5 / D5 / DRP29	38	P0_6 / D6 / DRP30
39	P1_0 / D7 / DRP31	40	Vss

【注】赤字は使用機能を示します。

3.1.3 マイクインピンジャック（CN3）

RTK79210XXB000000BE は、マイクインピンジャック（CN3）を実装しています。

図 3.1.5 にマイクインピンジャックの端子配置図を、表 3.1.5 にマイクインピンジャックの端子配置表を示します。




図 3.1.5 マイクインピンジャック（CN3）端子配置図

表 3.1.5 マイクインピンジャック（CN3）端子配置表

ピン	信号名
1	GND（AVss）
2	L2（オーディオCODECのLchアナログ入力端子）
3	R2（オーディオCODECのRchアナログ入力端子）

3.1.4 ラインアウトピンジャック（CN4）

RTK79210XXB000000BE は、ラインアウトピンジャック（CN4）を実装しています。

図 3.1.6 にラインアウトピンジャックの端子配置図を、表 3.1.6 にラインアウトピンジャックの端子配置表を示します。




図 3.1.6 ラインアウトピンジャック（CN4）端子配置図

表 3.1.6 ラインアウトピンジャック（CN4）端子配置表

ピン	信号名
1	GND（AVss）
2	LOUT1（オーディオCODECのLchアナログ出力端子）
3	ROUT1（オーディオCODECのRchアナログ出力端子）

3.1.5 シリアルポートコネクタ（CN5）

RTK79210XXB000000BE は、シリアルポート（USB Micro-B）コネクタ（CN5）を実装しています。

図 3.1.7 にシリアルポートコネクタの端子配置図を、表 3.1.7 にシリアルポートコネクタの端子配置表を示します。




図 3.1.7 シリアルポートコネクタ（CN5）端子配置図

表 3.1.7 シリアルポートコネクタ（CN5）端子配置表

ピン	信号名
1	VBUS (UVBUS)
2	D- (UDM0)
3	D+ (UDP0)
4	ID (NC)
5	GND (Vss)

3.1.6 LAN コネクタ (CN8、CN9)

RTK79210XXB00000BE は、LAN コネクタ 2 つ (CN8、CN9) を実装しています。

図 3.1.8 に LAN コネクタの端子配置図を、表 3.1.8 に LAN コネクタの端子配置表を示します。




図 3.1.8 LAN コネクタ (CN8、CN9) 端子配置図

表 3.1.8 LAN コネクタ (CN8、CN9) 端子配置表

ピン	信号名	
	CN8	CN9
1	LED-A (Y) (+3.3V)	LED-A (Y) (+3.3V)
2	LED-K (Y) (LED0/PHYAD[0])	LED-K (Y) (LED0/PHYAD[0])
3	TD+ (MDI+[0])	TD+ (MDI+[0])
4	TD- (MDI-[0])	TD- (MDI-[0])
5	CT1	CT1
6	CT2	CT2
7	RD+ (MDI+[1])	RD+ (MDI+[1])
8	RD- (MDI-[1])	RD- (MDI-[1])
9	NC	NC
10	CAP	CAP
11	LED-K(G) (LED1/PHYAD[1])	LED-K(G) (LED1/PHYAD[1] および P3_0 / ET1_LINKSTA)
12	LED-A(G) (+3.3V)	LED-A(G) (+3.3V)

【注】 赤字は使用機能を示します。

3.1.7 SD カードスロット (CN10)

RTK79210XXB000000BE は、SD カードスロット (CN10) を実装しています。

図 3.1.9 に SD カードスロットの端子配置図を、表 3.1.9 に SD カードスロットの端子配置表を示します。




図 3.1.9 SD カードスロット (CN10) 端子配置図

表 3.1.9 SD カードスロット (CN10) 端子配置表

ピン	信号名
1	CD/DAT3 (SD1_DAT3)
2	CMD (SD1_CMD)
3	VSS1 (Vss)
4	VDD (+3.3V)
5	CLK (SD1_CLK)
6	VSS2 (Vss)
7	DAT0 (SD1_DAT0)
8	DAT1 (SD1_DAT1)
9	DAT2 (SD1_DAT2)
10	Write_Protect (P5_5 / SD1_WP)
11	Card_Detect (P5_4 / SD1_CD)
12	COMMON (Vss)

【注】赤字は使用機能を示します。

3.1.8 USB コネクタ (CN12、CN13)

RTK79210XXB000000BE は、シリーズ A レセプタクル (CN12) および Mini-B レセプタクル (CN13) を実装しています。

図 3.1.10 にシリーズ A レセプタクルの端子配置図を、図 3.1.11 に Mini-B レセプタクルの端子配置図を示します。また、表 3.1.10 にシリーズ A レセプタクルの端子配置表を、表 3.1.11 に Mini-B レセプタクルの端子配置表を示します。




図 3.1.10 シリーズ A レセプタクル (CN12) 端子配置図

表 3.1.10 シリーズ A レセプタクル (CN12) 端子配置表

ピン	信号名
1	VBUS
2	D- (DM1)
3	D+ (DP1)
4	GND (Vss)




図 3.1.11 Mini-B レセプタクル (CN13) 端子配置図

表 3.1.11 Mini-B レセプタクル (CN13) 端子配置表

ピン	信号名
1	VBUS (PC_0 / VBUSIN1)
2	D- (DM1)
3	D+ (DP1)
4	ID (テスト端子TP3に接続)
5	GND (Vss)

【注】 **赤字**は使用機能を示します

3.1.9 LVDS コネクタ (CN14、CN16)

RTK79210XXB000000BE は、LVDS コネクタ (CN14) およびバックライト電源用として、バックライトコネクタ (CN16) を実装しています。

図 3.1.12 に LVDS コネクタ、LVDS バックライトコネクタの端子配置図を、表 3.1.12 に LVDS コネクタの端子配置表を、表 3.1.13 に LVDS バックライトコネクタの端子配置表を示します。




図 3.1.12 LVDS コネクタ (CN14、CN16) 端子配置図

表 3.1.12 LVDS コネクタ (CN14) 端子配置表

ピン	信号名
1	Vcc (+3.3V)
2	Vcc (+3.3V)
3	GND (Vss)
4	GND (Vss)
5	RX0- (P4_1 / TXOUT0M)
6	RX0+ (P4_0 / TXOUT0P)
7	GND (Vss)
8	RX1- (P4_3 / TXOUT1M)
9	RX1+ (P4_2 / TXOUT1P)
10	GND (Vss)
11	RX2- (P4_5 / TXOUT2M)
12	RX2+ (P4_4 / TXOUT2P)
13	GND (Vss)
14	CLK- (P4_7 / TXCLKOUTM)
15	CLK+ (P4_6 / TXCLKOUTP)
16	GND (Vss)
17	L/R or RX3- (680Ωの抵抗を介して+3.3Vに接続)
18	U/D or RX3+ (680Ωの抵抗を介して+3.3Vに接続)
19	GND (Vss)
20	GND (Vss)

【注】赤字は使用機能を示します。

表 3.1.13 LVDS バックライトコネクタ (CN16) 端子配置表

ピン	信号名
1	VLED (5V) (+5V)
2	VLED (5V) (+5V)
3	DIMMER (Brightness Adjust) (10k Ω の抵抗を介して+3.3Vに接続)
4	ENABLE (10k Ω の抵抗を介して+3.3Vに接続)
5	GND (Vss)
6	GND (Vss)

3.1.10 デジタル映像信号入出力コネクタ（CN15）

RTK79210XXB00000BE は、デジタル映像信号入出力コネクタ（CN15）を実装しています。

図 3.1.13 にデジタル映像信号入出力コネクタの配置図を、表 3.1.14 にデジタル映像信号入出力コネクタの端子配置表を示します。




図 3.1.13 デジタル映像信号入出力コネクタ（CN15）端子配置図

表 3.1.14 デジタル映像信号入出力コネクタ (CN15) 端子配置表

ピン	信号名	ピン	信号名
1	DATA0 (PF_7 / DV0_DATA23 / LCD0_DATA0)	2	DATA1 (PH_2 / DV0_DATA22 / LCD0_DATA1)
3	DATA2 (PF_6 / DV0_DATA21 / LCD0_DATA2)	4	DATA3 (PF_5 / DV0_DATA20 / LCD0_DATA3)
5	DATA4 (PF_4 / DV0_DATA19 / LCD0_DATA4)	6	DATA5 (PF_3 / DV0_DATA18 / LCD0_DATA5)
7	DATA6 (PF_2 / DV0_DATA17 / LCD0_DATA6)	8	DATA7 (PF_1 / DV0_DATA16 / LCD0_DATA7)
9	DATA8 (PF_0 / DV0_DATA15 / LCD0_DATA8)	10	DATA9 (P8_0 / DV0_DATA14 / LCD0_DATA9)
11	DATA10 (PA_0 / DV0_DATA13 / LCD0_DATA10)	12	DATA11 (PA_1 / DV0_DATA12 / LCD0_DATA11)
13	DATA12 (PA_2 / DV0_DATA11 / LCD0_DATA12)	14	DATA13 (PA_3 / DV0_DATA10 / LCD0_DATA13)
15	DATA14 (PA_4 / DV0_DATA9 / LCD0_DATA14)	16	DATA15 (PA_5 / DV0_DATA8 / LCD0_DATA15)
17	DATA16 (PA_6 / DV0_DATA7 / LCD0_DATA16)	18	DATA17 (PA_7 / DV0_DATA6 / LCD0_DATA17)
19	DATA18 (PB_0 / DV0_DATA5 / LCD0_DATA18)	20	DATA19 (PB_1 / DV0_DATA4 / LCD0_DATA19)
21	DATA20 (PB_2 / DV0_DATA3 / LCD0_DATA20)	22	DATA21 (PB_3 / DV0_DATA2 / LCD0_DATA21)
23	DATA22 (PB_4 / DV0_DATA1 / LCD0_DATA22)	24	DATA23 (PB_5 / DV0_DATA0 / LCD0_DATA23)
25	RESET (RES#)	26	LCD_CLK (PJ_6 / FCE / LCD0_CLK)
27	TCON1 (PC_3 / LCD0_TCON4)	28	TCON2 (PC_4 / LCD0_TCON3)
29	TCON3 (P7_7 / DV0_HSYNC / LCD0_TCON0) DV_HSYNC (P7_7 / DV0_HSYNC / LCD0_TCON0)	30	Hi (DITHB) (10kΩの抵抗を介して+3.3Vに接続)
31	Hi (MODE) (10kΩの抵抗を介して+3.3Vに接続)	32	Hi (L/R) (10kΩの抵抗を介して+3.3Vに接続)
33	Low (U/D) (10kΩの抵抗を介してVssに接続)	34	PWM (P7_6 / DV0_VSYNC / GTIOC3A) DV_VSYNC (P7_6 / DV0_VSYNC / GTIOC3A)
35	NC	36	NC
37	SDA (PD_7 / RIIC3SDA)	38	SCL (PD_6 / RIIC3SCL)
39	TP_INT (P5_7 / IRQ3)	40	NC
41	NC	42	NC
43	NC	44	DV_CLK (P7_2 / DV0_CLK)
45	Vcc (+3.3V)	46	Vcc (+3.3V)
47	GND (Vss)	48	GND (Vss)
49	5V (+5V)	50	5V (+5V)

【注】赤字は使用機能を示します。

3.1.11 CMOS カメラコネクタ (CN17)

RTK79210XXB000000BE は、CMOS カメラコネクタ (CN17) を実装しています。

図 3.1.14 に CMOS カメラコネクタの端子配置図を、表 3.1.15 に CMOS カメラコネクタの端子配置表を示します。

CMOS カメラコネクタ (CN17) は逆差し防止用のガイドが無いいため、接続時には 1 番ピンの方向に注意してください。また、カメラデバイスの信号端子が本ボードの端子と対応していることを確認してください。




図 3.1.14 CMOS カメラコネクタ (CN17) 端子配置図

表 3.1.15 CMOS カメラコネクタ (CN17) 端子配置表

ピン	信号名	ピン	信号名
1	Vcc (+3.3V)	2	GND (Vss)
3	SCL (PD_6 / RIIC3SCL)	4	SDA (PD_7 / RIIC3SDA)
5	VSYN (P6_2 / ET0_TXD0/RMII0_TXD0 / VIO_VD)	6	HSYN (P6_3 / ET0_TXD1/RMII0_TXD1 / VIO_HD)
7	PCLK (P6_1 / ET0_TXEN/RMII0_TXDEN / VIO_CLK)	8	XCLK
9	D7 (PE_1 / ET0_RXD0/RMII0_RXD0 / VIO_D7)	10	D6 (PE_2 / ET0_RXD1/RMII0_RXD1 / VIO_D6)
11	D5 (PE_3 / ET0_RXER/RMII0_RXER / VIO_D5)	12	D4 (PE_4 / ET0_CRS/RMII0_CRSDV / VIO_D4)
13	D3 (PE_5 / ET0_MDC / VIO_D3)	14	D2 (PE_6 / ET0_MDIO / VIO_D2)
15	D1 (PH_0 / VIO_D1)	16	D0 (PH_1 / VIO_D0)
17	GND (Vss)	18	I/O (PE_0 / ET0_RXCLK/REF50CK0 / VIO_FLD)
19	I/O (PG_4 / VIO_D15)	20	I/O (PG_5 / VIO_D14)
	D15 (PG_4 / VIO_D15)		D14 (PG_5 / VIO_D14)
21	D13 (PG_6 / VIO_D13)	22	D12 (PG_7 / VIO_D12)
23	D11 (PG_3 / VIO_D11)	24	D10 (PG_2 / VIO_D10)
25	D7 (PG_1 / VIO_D9)	26	D8 (PG_0 / VIO_D8)

【注】赤字は使用機能を示します。

3.1.12 DC 電源ジャック (CN18)

RTK79210XXB000000BE は、システム電源の供給用として DC 電源ジャック (CN18) を実装しています。
図 3.1.15 に電源コネクタの端子配置図を、表 3.1.16 に電源コネクタの端子配置表を示します。




図 3.1.15 電源コネクタ (CN18) 端子配置図

表 3.1.16 電源コネクタ (CN18) 端子配置表

ピン	信号名
1	GND (Vss)
2	GND (Vss)
3	+5V

3.2 操作部品配置

図 3.2.1 に RTK79210XXB00000BE の操作部品配置図を示します。




図 3.2.1 RTK79210XXB00000BE 操作部品配置図 (C 面上面図)

3.2.1 ジャンパ（JP1、JP2）

RTK79210XXB000000BE には、システム設定用ジャンパを 2 個実装しています。

図 3.2.2 にジャンパ配置図を、表 3.2.1 にジャンパ設定一覧を示します。




図 3.2.2 RTK79210XXB000000BE システム設定用ジャンパ配置図

表 3.2.1 ジャンパ設定一覧（JP1、JP2）

ジャンパ	設定	機能
JP1 IRQ0入力選択	1-2	Ethernet PHY1（U27）のWOL端子
	2-3	Ethernet PHY2（U28）のWOL端子
	2-JP2	IRQ0スイッチ（SW3）

【注】  は初期設定を示します。

ジャンパの設定変更は、必ずボードの電源をオフにした状態で行ってください。

3.2.2 スイッチ機能

RTK79210XXB000000BE には、スイッチを 6 個実装しています。

図 3.2.3 に実装スイッチ配置図を、表 3.2.2 に実装スイッチ一覧を、表 3.2.3 にディップスイッチの機能説明を示します。




図 3.2.3 RTK79210XXB000000BE 実装スイッチ配置図

表 3.2.2 RTK79210XXB000000BE 実装スイッチ一覧表

番号	機能	備考
SW1	電源スイッチ	
SW2	NMIスイッチ	詳細は、2.6節を参照してください
SW3	IRQ0スイッチ	
SW4	キー入力スイッチ	詳細は、2.14節を参照してください
SW5	キー入力スイッチ	
SW6	システム設定用ディップスイッチ	詳細は、表3.2.3を参照してください

表 3.2.3 システム設定用ディップスイッチ機能説明 (SW6)

番号	設定		機能
SW6-1 P9_[7:0]、P8_[7:1]、 P2_2、P2_0、P1_3、 P1_[1:0]、P0_[6:0]、 P6_7、P6_5、P7_[1:0]、 P7[5:3]接続先選択	OFF	SDRAM#/Other = "H"	DRP、オーディオ、UARTおよびUSBインタフェース端子として使用
	ON	SDRAM#/Other = "L"	SDRAM制御端子として使用
SW6-2 P8_4、P8_[7:6]、P6_4、 P9_[6:3]接続先選択	OFF	DRP#/Audio = "H"	オーディオインタフェース端子として使用
	ON	DRP#/Audio = "L"	DRP端子として使用
SW6-3 P9_[1:0]、P1_0、P7_5 接続先選択	OFF	DRP#/Other = "H"	UARTおよびUSBインタフェース端子として使用
	ON	DRP#/Other = "L"	DRP端子として使用
SW6-4 P6_[3:1]、PE_[6:0] 接続先選択	OFF	Ether1#/CEU = "H"	CEU端子として使用
	ON	Ether1#/CEU = "L"	Ethernet PHY1制御端子として使用
SW6-5 P3_[5:1]、PH_5、PK_[4:0] 接続先選択	OFF	Ether2#/NAND = "H"	FLCTL端子として使用
	ON	Ether2#/NAND = "L"	Ethernet PHY2制御端子として使用
SW6-6 PJ_[7:6]接続先選択	OFF	VDC6#/NAND = "H"	FLCTL端子として使用
	ON	VDC6#/NAND = "L"	VDC6端子として使用
SW6-7 P7_[7:4]接続先選択	OFF	VDC6#/Other = "H"	NC
	ON	VDC6#/Other = "L"	VDC6端子として使用
SW6-8	OFF	NC	
	ON	NC	
SW6-9 P5_3	OFF	P5_3 = "H"	汎用入力ポートP5_3 = "H"
	ON	P5_3 = "L"	汎用入力ポートP5_3 = "L"
SW6-10 PC_2	OFF	PC_2 = "H"	汎用入力ポートPC_2 = "H"
	ON	PC_2 = "L"	汎用入力ポートPC_2 = "L"

【注】  は初期設定を示します。

ディップスイッチの設定変更は、必ずボードの電源をオフにした状態で行ってください。

3.3 外形寸法

図 3.3.1 に RTK79210XXB00000BE C 面上面図の外形寸法図を示します。




図 3.3.1 RTK79210XXB00000BE 外形寸法図

付録 1 RTK79210XXB000000BE 接続図

RZ/A2M SUB board RTK79210XXB00000BE SCHEMATICS

TITLE

Index
Mating
MUX1 (SDRAM#/Other (=MUX2))
MUX2 (DRP#/Audio, CAN, UART, USB)
DRP, Audio, CAN, UART
Ethernet
SD, SIM, USB
EEPROM, NAND, SDRAM
CMOS, LCD, LVDS
Switch

PAGE

1
2
3
4
5
6
7
8
9
10

Note:

 Digital GND (GND)

 Analog GND (AVss)

 Not mounted

D5V = Digital 5V (System Power)

D3.3V = Digital 3.3V

AVcc = Analog 3.3V for RZ/A2M

A3.3V = Analog 3.3V for Audio CODEC

EA3.3V = Analog 3.3V for Ethernet PHY

R = Fixed Resistors

RA = Resistor Array

C = Ceramic Caps

CE = Tantalum Electrolytic Caps

CP = Decoupling Caps

CHANGE

Renesas Electronics Corporation.

RZ/A2M SUB board

SCALE

DRAWN

CHECKED

DESIGNED

APPROVED


INDEX

DATE

18-10-09


R20UT4395EJ0100

(1 / 10)







CHANGE	Renesas Electronics Corporation.				RZ/A2M SUB board	
					SODIMM Connector	
					R20UT4395EJ0100	
SCALE						
DATE						

18-10-09



CHANGE	Renesas Electronics Corporation.				RZ/A2M SUB board	
	DRAWN CHECKED DESIGNED APPROVED				MUX1 (SDRAM#/Other)	
	SCALE				R20UT4395EJ0100	
	DATE 18-10-09				(3 / 10)	



CHANGE

SCALE
DATE 18-10-09






Renesas Electronics Corporation.

DRAWN CHECKED DESIGNED APPROVED


RZ/A2M SUB board

MUX2 (Ether#, VDC6#/CEU, NAND, SIM)


R20UT4395EJ0100




CHANGE				Renesas Electronics Corporation.				RZ/A2M SUB board
		SCALE		DRAWN	CHECKED	DESIGNED	APPROVED	DRP, Audio, CAN, UART
		DATE	18-10-09					R20UT4395EJ0100





CHANGE				Renesas Electronics Corporation.				RZ/A2M SUB board
		SCALE		DRAWN	CHECKED	DESIGNED	APPROVED	Ethernet
		DATE	18-10-09					R20UT4395EJ0100






CHANGE				Renesas Electronics Corporation.				RZ/A2M SUB board
		SCALE		DRAWN	CHECKED	DESIGNED	APPROVED	Memory (EEPROM, NAND, SDRAM)
		DATE	18-10-09					R20UT4395EJ0100
								(8 / 10)





CHANGE	Renesas Electronics Corporation.				RZ/A2M SUB board	
					CMOS, LCD, LVDS	
					R20UT4395EJ0100	
SCALE		DRAWN	CHECKED	DESIGNED	APPROVED	(9 / 10)
DATE		18-10-09				



Anti-resonant circuit



Board fixed hole.



CHANGE

SCALE

DATE 18-10-09

Renesas Electronics Corporation.

DRAWN CHECKED DESIGNED APPROVED


RZ/A2M SUB board


Power, SW

R20UT4395EJ0100

(10 / 10)

付録 2 RTK79210XXB000000BE 実装図





SW6	ON=0	OFF=1
1	SDRAM	Other
2	DRP	Audio
3	DRP	Other
4	Ether1	CEU
5	Ether2	NAND
6	VDC6	NAND
7	VDC6	SIM
8	NC	
9	P5_3	
10	PC_2	

RTK79210XXB00000BE
RZ/A2M SUB Board Rev.A
MADE IN UK



改訂記録	RZ/A2M SUB ボード RTK79210XXB00000BE ユーザーズマニュアル
------	--

Rev.	発行日	改訂内容	
		ページ	ポイント
1.00	2018.10.11	—	初版発行
1.10	2018.12.21	2-22	表 2.3.5 : AC 特性調整レジスタ (ACADJ) の推奨設定値を修正
		2-22	表 2.3.6 : 汎用入出力ポート設定を追加
1.20	2019.07.17	—	USB 給電時の注意事項を追記
		1-2	・ 1.2 構成
		2-32	・ 2.9 電源構成
		—	HM_INT#および HM_RSTO#端子を未使用化
		2-7	・ 表 2.2.6 E2 ピン
		2-9	・ 表 2.2.8 K3 ピン
		—	誤記修正
2.00	2019.12.06	全体	シルク図 更新
		1-2	1.2 本文修正 (USB 給電時の注意事項を削除)
		2-2	表 2.2.1 修正 (A6 ピン : 備考)
		2-7	表 2.2.6 修正 (E2 ピン : 端子機能、説明)
		2-7	表 2.2.6 修正 (F1 ピン : 備考)
		2-9	表 2.2.8 修正 (K3 ピン : 端子機能、説明)
		2-26	図 2.4.1 修正 (VBUSIN1 端子にバッファを挿入)
		2-32	2.9 本文修正 (USB 給電時の注意事項を削除)
		2-32	図 2.9.1 修正 (JP1, JP2 を削除)

RZ/A2M SUB ボード RTK79210XXB00000BE ユーザーズマニュアル

発行年月日	2018 年 10 月 11 日	Rev.1.00
	2018 年 12 月 21 日	Rev.1.10
	2019 年 7 月 17 日	Rev.1.20
	2019 年 12 月 06 日	Rev.2.00

発行	ルネサス エレクトロニクス株式会社
	〒135-0061 東京都江東区豊洲 3-2-24 (豊洲フォレシア)

RZ/A2M SUB ボード
RTK79210XXB00000BE
ユーザーズマニュアル