Renesas 异步 FIFO 产品是一种在传输完成之前,允许继续进行其他数据处理的内存形式。 异步 FIFO 使用空和满标志防止数据上溢和下溢,并扩展逻辑来实现字体大小和深度的无限制扩展功能。 并行异步 FIFO 结合之后可使用各种字体大小,而串行异步 FIFO 通信则能简化数据传输。

关于异步 FIFO 器件

异步 FIFO 是一种数据缓冲器,其中第一个到达输入的字节将成为第一个离开输出的字节。 在计算机系统中,操作系统的算法将根据流程的接收顺序安排每个流程的 CPU 时间。 异步 FIFO 将排列数据并按顺序将其释放。

Renesas 异步 FIFO 通常用于 CPU 和其他计算机硬件的同步。 FIFO 通常按照圆形队列实施,因此具有读取和写入指针。 同步 FIFO 使用时钟进行读写,而异步 FIFO 则通常由异步信号进行控制。

选择异步 FIFO 的关键参数包括:

  • 核心电压:用于向器件供电的电源电压。 这通常由系统中的电源轨决定。
  • I/O 电压:用于数据输入和输出的电压,在某些器件中该电压与核心电压无关。
  • 密度: 这是指异步 FIFO 将保留在其寄存器中的位数。 Renesas 可提供最高达 512 Kb 的规格。
  • 总线宽度:用于读取和写入器件的“通道”数量。 Renesas 提供所有常用配置。
  • 存取时间: 从器件读取下一位的时间。 理想情况下,异步 FIFO 的存取时间应足够快,从而与 CPU 同步。 如果不同步,CPU 将浪费一定数量的时钟周期,从而导致速度变慢。 Renesas 可提供低至 12 纳秒的存取时间。

文档

类型 文档标题 日期
概览 PDF 890 KB
概览 PDF 603 KB
概览 PDF 1.82 MB
指南 PDF 97 KB
4 items

工具集资源