跳转到主要内容

概览

描述

The 553S is a low skew, single input to four output, LVCMOS clock buffer that offers a best-in-class additive phase jitter of sub 50fs.

特性

  • Low additive phase jitter RMS: 50fs
  • Extremely low skew outputs (50ps)
  • Low-cost clock buffer
  • Packaged in 8-pin SOIC and small 8-pin DFN packages, Pb-free
  • Input/Output clock frequency up to 200MHz
  • Ideal for networking clocks
  • Operating voltages: 1.8V to 3.3V
  • Output Enable mode tri-state outputs
  • Advanced, low-power CMOS process
  • Extended temperature range: -40 °C to +105 °C

产品对比

应用

文档

类型 文档标题 日期
数据手册 PDF 316 KB
应用说明 PDF 187 KB
概览 PDF 217 KB
产品变更通告 PDF 268 KB
产品变更通告 PDF 611 KB
产品变更通告 PDF 611 KB
应用说明 PDF 495 KB
应用说明 PDF 442 KB
应用说明 PDF 565 KB
9 items

设计和开发

模型

ECAD 模块

点击产品选项表中的 CAD 模型链接,查找 SamacSys 中的原理图符号、PCB 焊盘布局和 3D CAD 模型。如果符号和模型不可用,可直接在 SamacSys 请求该符号或模型。

Diagram of ECAD Models

模型

类型 文档标题 日期
模型 - IBIS ZIP 26 KB
1 item

产品选项

当前筛选条件

视频和培训

Low-jitter LVCMOS Fanout Clock Buffers by IDT

This video overviews the LVCMOS Fanout Buffers, showcasing their best-in-class performance with extremely low phase jitter, minimal output skew, and low power consumption, along with other competitive features.