概览

简介

2.5V Wide Range Frequency DDR1 Clock Driver (45MHz - 233MHz)

特性

  • Low skew, low jitter PLL clock driver 
  • 1 to 10 differential clock distribution (SSTL_2) 
  • Feedback pins for input to output synchronization 
  • PD# for power management 
  • Spread Spectrum-tolerant inputs 
  • Auto PD when input signal removed 
  • Choice of static phase offset available, for easy board tuning

文档

Document title Document type
类型
日期 日期
PDF 2.78 MB 数据手册
PDF 536 KB End Of Life Notice
PDF 549 KB End Of Life Notice
PDF 545 KB End Of Life Notice
PDF 544 KB End Of Life Notice
PDF 583 KB 产品变更通告
PDF 611 KB 产品变更通告
PDF 611 KB 产品变更通告
PDF 333 KB 产品变更通告
PDF 95 KB 产品变更通告
PDF 291 KB 产品变更通告
PDF 50 KB 产品变更通告
PDF 790 KB 产品变更通告
PDF 398 KB 产品变更通告
PDF 361 KB 产品变更通告
PDF 252 KB 产品变更通告
PDF 194 KB 产品变更通告
PDF 99 KB 产品变更通告
PDF 1.11 MB 产品变更通告
PDF 201 KB 产品变更通告
20 items

设计和开发

软件与工具

软件下载

Software title Software type 类型 日期 日期
PDF 536 KB End Of Life Notice
PDF 549 KB End Of Life Notice
PDF 545 KB End Of Life Notice
PDF 544 KB End Of Life Notice
4 items

模型