概览
描述
The IDT513 is the most cost effective way to generate a high quality, high frequency clock output from a 14.31818 MHz crystal or clock input, and is designed to replace crystal oscillators in many electronic systems. Using Phase-Locked-Loop (PLL) techniques, the device uses a standard, inexpensive crystal to produce output clocks up to 100 MHz.
特性
- Packaged as 8-pin SOIC
- Available in Pb (lead) free package
- IDT's lowest cost PLL clock plus reference
- Produces common computer frequencies
- Input crystal frequency typically 14.3182 MHz
- Output clock frequencies up to 100 MHz
- Low jitter - 40 ps one sigma
- Compatible with all popular CPUs
- Duty cycle of 45/55
- Custom frequencies available
- Operating voltage of 3.3V to 5V
- Power down mode turns off chip
- 25mA drive capability at TTL levels
- Advanced, low-power CMOS process
产品对比
应用
设计和开发
模型
ECAD 模块
点击产品选项表中的 CAD 模型链接，查找 SamacSys 中的原理图符号、PCB 焊盘布局和 3D CAD 模型。如果符号和模型不可用，可直接在 SamacSys 请求该符号或模型。
支持
支持社区
-
RX130（r5f51306bdfk）， cs+ for cc 开发环境，禁止所有中断 指令！
RX130（r5f51306bdfk），用cs+编译器，里面的C语言，比如关中断，开中断 怎么写，有什么文档参考吗？谢谢
2024年10月12日 -
RL78 G13 设置成普通的cmos，几伏以上认为是高电平？
有个项目 ，VDD是5v，具体芯片是R5F101GE，uart的接收端口 P1.1，设置成普通的cmos，几伏以上认为是高电平？ 看了下 user manul，如下图显示：0.8EVDD0 ...
2024年10月15日 -
RL78 G13 设置成普通的cmos，几伏以上认为是高电平？
有个项目 ，VDD是5v，具体芯片是R5F101GE，uart的接收端口 P1.1，设置成普通的cmos，几伏以上认为是高电平？ 看了下 user manul，如下图显示：0.8EVDD0 ...
2024年10月15日
常见问题
-
协议栈的内存使用情况
... CPP) Sensor 4,265 126 Collector 4,715 164 Glucose Profile (GLP) Sensor 2,811 119 Collector 3,783 110 Time Profile (TIP) Server 1,513 45 Client 2,425 74 Running Speed and Cadence Profile (RSCP) Sensor 2,096 54 Collector 3,026 108 Alert Notification Profile (ANP) Server ...
2020年4月13日