瑞萨电子 (Renesas Electronics Corporation) - June is Pride Month, a month to raise awareness of the rights and the culture of the LGBTQ+ community
搜索

5V41067A

过时

2:4 PCIe GEN1/2/3 Clock Multiplexer

特性

  • 4 – 0.7V current mode differential HCSL output pairs
  • Low additive jitter
  • suitable for use in PCIe Gen2 and Gen3 systems
  • 20-pin TSSOP package
  • small board footprint
  • Outputs can be terminated to LVDS
  • can drive a wider variety of devices
  • OE control pin
  • greater system power management
  • Industrial temperature range available
  • supports demanding embedded applications
  • Additive cycle-to-cycle jitter <5 ps
  • Additive phase jitter (PCIe Gen2/3) <0.2ps
  • Operating frequency up to 200MHz
查找特定应用时钟的其他产品
5V41067A - Block Diagram
5V41067A - Pinout
5V41067A - Block Diagram
5V41067A - Block Diagram
5V41067A - Pinout

描述

The 5V41067A is a 2:4 differential clock mux for PCI Express applications. It has very low additive jitter making it suitable for use in PCIe Gen2 and Gen3 systems. The 5V41067A selects between 1 of 2 differential HCSL inputs to fanout to 4 differential HCSL output pairs. The outputs can also be terminated to LVDS.

Part NumberStatusSamplesStockPackageLead Count (#)Carrier TypeMoisture Sensitivity Level (MSL)Qty. per Reel (#)Qty. per Carrier (#)Pb (Lead) FreePb Free CategoryTemp. Range (°C)
5V41067APGGObsoleteN/AIn StockTSSOP20#Tube1074#Yese3 Sn0 to 70°C
5V41067APGG8ObsoleteN/AOut of StockTSSOP20#Reel13000#0Yese3 Sn0 to 70°C
5V41067APGGIObsoleteN/AIn StockTSSOP20#Tube1074#Yese3 Sn-40 to 85°C
5V41067APGGI8ObsoleteN/AOut of StockTSSOP20#Reel13000#0Yese3 Sn-40 to 85°C
加载中

筛选

    推荐文档 (1)

  1. 数据手册
    英语
    5V41067A Datasheet
    RECOMMENDED
    PDF 278 KB 7WDXRDKU4E7E-5-55562 2013年6月07日

    数据手册 (1)

  1. 数据手册
    英语
    5V41067A Datasheet
    RECOMMENDED
    PDF 278 KB 7WDXRDKU4E7E-5-55562 2013年6月07日

    应用说明和白皮书 (11)

  1. 应用说明
    英语
    AN-805 Recommended Ferrite Beads
    PDF 91 KB R31AN0042EU0102 Rev.1.02 2025年8月11日
  2. 应用说明
    英语
    AN-827 Application Relevance of Clock Jitter
    PDF 1.99 MB 7WDXRDKU4E7E-5-57242 2022年3月01日
  3. 应用说明
    英语
    AN-828 Termination - LVPECL
    PDF 322 KB 7WDXRDKU4E7E-5-57262 2016年7月06日
  4. 应用说明
    英语
    AN-844 Termination - AC Coupling Clock Receivers
    PDF 170 KB 7WDXRDKU4E7E-5-57318 2014年5月13日
  5. 应用说明
    英语
    AN-843 PCI Express Reference Clock Requirements
    PDF 1.9 MB 7WDXRDKU4E7E-5-57315 2014年5月13日
    6. 查看更多 (11)

    产品通告（产品变更、EOL 等） (7)

  1. EOL 通告
    英语
    PLC# : 220004 End-of-Life (EOL) Process on Select Part Numbers
    PDF 859 KB 2022年3月24日
  2. 产品变更通告
    英语
    PCN# : A1602-01(R1) Add Greatek Taiwan as Alternate Assembly
    PDF 611 KB 7WDXRDKU4E7E-5-60321 2016年4月14日
  3. 产品变更通告
    英语
    PCN# : A1602-01 Add Greatek Taiwan as Alternate Assembly
    PDF 611 KB 7WDXRDKU4E7E-5-59927 2016年2月15日
  4. 产品变更通告
    英语
    PCN# : A1511-01(R1) Add SPEL India as Alternate Assembly Location
    PDF 596 KB 7WDXRDKU4E7E-5-59884 2016年1月28日
  5. 产品变更通告
    英语
    PCN# : A1511-01 Add SPEL India as Alternate Assembly Location
    PDF 544 KB 7WDXRDKU4E7E-5-59710 2015年11月13日
    6. 查看更多 (7)

    营销资料 (1)

  1. 概览
    英语
    Clock Distribution Overview
    PDF 217 KB 7WDXRDKU4E7E-6-10433 2020年11月07日
加载中
加载中

筛选

模拟模型

    模拟模型 (1)

  1. 模型 - IBIS
    英语
    5V41067A IBIS Model
    ZIP 6 KB 7WDXRDKU4E7E-5-55018 2013年3月08日
加载中
加载中加载中