跳转到主要内容

概览

描述

The 72V245 is a 4K x 18 first-in, first-out (FIFO) memory with clocked read and write controls. It is a 3.3V version of the 72245 FIFO and is applicable for a wide variety of data buffering needs, such as optical disk controllers, Local Area Networks (LANs), and interprocessor communication. It has 18-bit input and output ports. The Read Clock (RCLK) can be tied to the Write Clock for single-clock operation, or the two clocks can run asynchronously of one another for dual-clock operation.

特性

  • 10ns read/write cycle time
  • 5V input tolerant
  • Renesas Standard or First Word Fall Through timing
  • Single or double register-buffered Empty and Full flags
  • Easily expandable in depth and width
  • Asynchronous or coincident Read and Write Clocks
  • Asynchronous or synchronous programmable Almost-Empty and Almost-Full flags with default settings
  • Half-Full flag capability
  • Output enable puts output data bus in high-impedance state
  • Available in 64-pin TQFP and STQFP packages
  • Industrial temperature range (–40°C to +85°C) is available

产品对比

应用

文档

设计和开发

模型

ECAD 模块

点击产品选项表中的 CAD 模型链接,查找 SamacSys 中的原理图符号、PCB 焊盘布局和 3D CAD 模型。如果符号和模型不可用,可直接在 SamacSys 请求该符号或模型。

Diagram of ECAD Models

模型

类型 文档标题 日期
模型 - SPICE 登录后下载 TAR 32 KB
模型 - IBIS ZIP 10 KB
2 项目

产品选项

当前筛选条件

支持

支持社区

支持社区

在线询问瑞萨电子工程社群的技术人员,快速获得技术支持。
浏览常见问题解答

常见问题

浏览我们的知识库,了解常见问题的解答。
提交工单

提交工单

需要咨询技术性问题或提供非公开信息吗?