跳转到主要内容

瑞萨电子的异步 FIFO 存储器解决方案支持在传输完成前进行数据处理,使用满标志和空标志来防止数据上溢和下溢。 此类产品配备扩展逻辑单元,可实现字长和深度的无限制扩展。 通过结合并行异步 FIFO 可实现多种字长,而串行异步 FIFO 通信则能简化数据传输架构。

关于异步 FIFO

关于异步 FIFO

异步 FIFO 对数据进行缓冲,从而使输入端的第一个字节从输出端最先被释放。 操作系统按照接收数据的顺序为进程安排 CPU 时间。 异步 FIFO 对数据进行排列并按顺序释放。 与依赖时钟的同步 FIFO 不同,异步 FIFO 使用异步信号使 CPU 与其他计算机硬件同步。

FIFO 关键参数

FIFO 关键参数

  • 核心电压:为双端口 RAM 供电的电源电压,通常由系统的可用电源轨决定。
  • I/O 电压:用于数据输入和输出的电压,在某些器件中该电压与核心电压相互独立。
  • 密度:异步 FIFO 的容量,单位为位数。 瑞萨电子可提供高达 512Kb 的容量。
  • 总线宽度:用于读取和写入器件的“通道”数量。 我们提供所有常用配置。
  • 存取时间:从器件读取下一位所需的时间。 瑞萨电子 FIFO 产品的存取时间可低至 12ns。

支持

浏览常见问题解答

常见问题

浏览我们的知识库,了解常见问题的解答。
支持社区

支持社区

在线询问瑞萨电子工程社群的技术人员,快速获得技术支持。