特性
- Single 1.7V - 2.0V Supply
- 128Mbit (16 x 8 Mbit physical block) Flash Memory
- Serial Peripheral Interface (SPI) and Quad Peripheral Interface (QPI) Compatible
- Supports SPI Modes 0 and 3
- Supports Dual Output Read and Quad I/O Program and Read
- Supports QPI Program and Read
- 133MHz Maximum Operating Frequency
- Clock-to-Output (tV1 ) of 6ns
- Up to 65Mbytes/s Continuous Data Transfer Rate
- Quad Enabled
- Full Chip Erase
- Flexible, Optimized Erase Architecture for Code and Data Storage Applications
- 0.6ms Typical Page Program (256 bytes) Time
- 60ms Typical 4kB Block Erase Time
- 200ms Typical 32kB Block Erase Time
- 350ms Typical 64kB Block Erase Time
- Hardware Controlled Locking of Status Registers via WP Pin
- 4kbit Secured One-Time Programmable Security Register
- Hardware Write Protection
- Serial Flash Discoverable Parameters (SFDP) Register
- Flexible Programming
- Byte/Page Program (1 to 256 bytes)
- Dual or Quad Input Byte/Page Program (1 to 256 bytes)
- Erase/Program Suspend and Resume
- JEDEC Standard Manufacturer and Device ID Read Methodology
- Low Power Dissipation
- 2μA Deep Power-Down Current (Typical)
- 10μA Standby Current (Typical)
- 5mA Active Read Current (Typical)
- Endurance: 100,000 program/erase cycles (4kbyte, 32kbyte, or 64kbyte blocks)
- Data Retention: 20 Years
- Industrial Temperature Range: -40°C to +85°C
- Industry Standard Green (Pb/Halide-free/RoHS-Compliant) Package Options
- 8-Pad DFN (6mm x 5mm x 0.6mm)
- 8-Lead SOIC (208mil)
- 21-Ball WLCSP
- 21-Ball Low-Profile WLCSP
描述
The AT25QL128A is a member of our standard class code and data storage solutions designed for low-voltage systems in which program code is shadowed from Flash memory into embedded or external RAM for execution.
The architecture includes standard erase block sizes and a security register for unique device serialization, system-level Electronic Serial Number (ESN) storage, locked key storage, etc.
The AT25QL128A is Quad enabled at the factory and offers a universally compatible pinout and command set, standard block architecture, and continuous read, wrap, and burst modes for XiP.
产品参数
| 属性 | 值 |
|---|---|
| Memory Class | Standard Flash |
| Memory Density | 128 Mbit |
| Operating Voltage Range (V) | - |
| Speed | 133 MHz |
| Interface | Quad SPI (default), Single, Dual |
| Temp. Range (°C) | -40 to +85°C |
| Deep Power Down (µA) | 2 |
| Read Current (mA) | 7 |
| Key Benefit | Standard features |
封装选项
| Pkg. Type | Pkg. Dimensions (mm) | Pitch (mm) |
|---|---|---|
| See Wafer-Die Solution Menu | — | — |
| UDFN | 5 x 6 | 1.27 |
| WLCSP | — | — |
应用方框图
|
Arm Cortex-A55 MPU Feather SoM
开源友好的 Feather SoM 配备 1GHz Arm Cortex-A55 功能和多种连接方式。
|
|
Arm Cortex-A55 和双核 Cortex-M33 MPU OSM SoM
这款基于Arm Cortex-A55 和双核 Cortex-M33 MPU 的 SoM 简化了底板开发，降低了成本，并最大限度地减少了设计风险。
|
|
20kW 三相 PFC 逆变器
三相 PFC 逆变器采用瑞萨电子 MCU 以实现高效控制通信，支持高达 20kW 的功率。
|
|
单板计算机网关
带有 Arm Cortex-A55 和 Arm Cortex-M33 内核的 SBC 网关提供高效的处理、灵活性和连接性。
|
|
USB IO-Link 主控
该款便携式 USB IO-Link 主站无需网关便可轻松测试和配置 IO-Link 设备。
|
|
门禁系统，具有 NFC、摄像头和电容式触摸身份验证功能
门禁系统通过 NFC、Wi-Fi、PoE、本地存储和灵活的操作系统支持确保安全性。
|
|
适用于低功耗蓝牙网状网络的网络网关
网关设计采用双核 MPU、低功耗蓝牙 Mesh、Wi-Fi、本地/云存储、警报和安全通信。
|
|
可扩展 SMARC 2.1 网关 SoM，采用 RISC-V MPU
适用于 IIoT 网关的可扩展 SMARC 2.1 SoM 设计，具有低功耗、强大的连接性和灵活性。
|
|
基于 RTOS 的 RZ/A3UL HMI SMARC 系统级模块
优化功耗的系统级模块（SoM），用于智能建筑中的低功耗实时 HMI 控制。
|
|
基于单核 Arm Cortex-A55 MPU 的 SMARC 系统
支持 AI 的 SMARC SoM，搭载 Arm Cortex-A55 MPU，适用于低功耗 HMI 和工业控制。
|
|
高级 HMI 和边缘 AI 应用的单板计算机
紧凑型 SBC 通过双核 MPU、DRP-AI、Wi-Fi、蓝牙 LE 和 NFC 连接支持 HMI 和边缘 AI。
|
|
条形码扫描仪系统
基于双核 Cortex-A55 的条码扫描器，具有物体检测、安全运行和灵活连接功能。
|
|
Mini-LED 电视背光装置 - 大型矩阵
采用了基于 MPU 的高效 LED 背光技术，具有动态功率控制功能，可确保最佳的电视性能。
|
|
采用 Arm Cortex-A53 的工业自动化平台
这款工业自动化平台专为包括 iMX8 系列应用处理器在内的 Arm Cortex-A53 MPU 而设计。
|
|
具备 AI 加速器的 HMISoM |