跳转到主要内容

概览

描述

RZ/Five 微处理器包括 RISC-V CPU 内核 (AX45MP Single) 1.0 GHz,16 位 DDR3L/DDR4 接口。 此外,这款微处理器还配备有大量接口,如 Gbit-Ether、CAN 和 USB 2.0,因此特别适用于入门级社会基础设施网关控制和工业网关控制等应用。

有两种封装可选。 请参考 RZ/Five 概述,以了解每种封装所支持的功能差异。
13 x 13 mm 封装产品型号: R9A07G043F01GBG#BC0
11 x 11 mm 封装产品型号: R9A07G043F00GBG#BC0

RZ/Five 13 x 13 mm 封装还与 RZ/G2UL(类型 1)引脚兼容。

特性

  • 64 位 RISC-V/AX45MP(单核)
  • DDR4 或 DDR3L 内存接口
  • 内存检错/纠错 (ECC)
  • 千兆以太网接口 × 2
  • CAN 接口(CAN-FD)× 2
  • USB 2.0 接口 × 2
  • SD 接口 × 2
  • AD 转换器 × 2
  • 13 x 13mm BGA 封装,11 x 11mm BGA 封装

产品对比

应用

文档

设计和开发

软件与工具

软件下载

类型 文档标题 日期
软件和工具 - 其他 登录后下载 ZIP 40.17 MB
软件和工具 - 其他 登录后下载 ZIP 40.07 MB
PCB 设计文件 登录后下载 ZIP 39.07 MB
PCB 设计文件 登录后下载 ZIP 11.25 MB
4 项目

开发板与套件

模型

ECAD 模块

点击产品选项表中的 CAD 模型链接,查找 SamacSys 中的原理图符号、PCB 焊盘布局和 3D CAD 模型。如果符号和模型不可用,可直接在 SamacSys 请求该符号或模型。

Diagram of ECAD Models

模型

类型 文档标题 日期
模型 - IBIS 登录后下载 ZIP 9.95 MB
模型 - BSDL 登录后下载 ZIP 12 KB
2 项目

产品选项

当前筛选条件

支持

支持社区

支持社区

在线询问瑞萨电子工程社群的技术人员,快速获得技术支持。
浏览常见问题解答

常见问题

浏览我们的知识库,了解常见问题的解答。
提交工单

提交工单

需要咨询技术性问题或提供非公开信息吗?

支持社区

  1. Welcome to the new RZ/Five Product Forum

    Please post your RZ/Five related support questions now!

    2022年3月16日
  2. RZ/Five 不支援 USB OTG中的(SRP)與(HNP), 接上OTG Device後要如何切換至Host mode呢?

    想請教RZ/Five 不支援 USB OTG中的(SRP)與(HNP), 接上OTG Device後還有辦法自動切換至Host mode嗎? 還是得手動切換,要如何切換至Host mode呢?  謝 ...

    2022年11月30日
  3. RZ / A1L操作eMMC参考例程

    你好: 官网没找到RZ / A1L操作eMMC的例程,请问如何获取?谢谢!

    2025年6月9日
查看所有来自 支持社区 的搜索结果 (4个)

常见问题

  1. RZ/Five: RSPI(Renesas Serial Peripheral Interface)的最大传输速率

    最新更新: 07/28/2023 Question: RSPI(Renesas Serial Peripheral Interface)的最大传输速率是多少? Answer: RSPI的最大传输速率不仅取决于RZ/Five的规格,还取决于连 ...

    2023年7月28日
  2. RZ/Five: RZ/Five的评估板使用哪种时脈发生器?

    使用VersaClock3S的5P35023B-629NLGI。我们提供了集成在评估板中的EXTAL和音频时钟以及用于各以太网PHY和音频DAC的时钟。 https://www.renesas.com/products/ ...

    2022年9月21日
  3. RZ/Five: RZ/Five的千兆以太网接口支持哪些方式?

    支持MII和RGMII。

    2022年9月21日
查看所有来自 常见问题 的搜索结果 (22个)

视频和培训

RZ/Five provides a new platform for high-performance IoT Edge solutions. Learn the advantages of RISC-V CPU, and how to easily scale development across RISC-V and Arm cores.