Renesas 时钟发生器和合成器通过晶体和/或低噪声输入源（如来自晶体振荡器 (XO)）生成一个或多个时钟信号。如果输入参考噪声超过输出容限，请访问抖动衰减器页面，了解更多详情。这一极佳性能系列包含时钟发生器可支持高达400Gbps乃至更高串行数据应用的PHY和交换模块的参考时钟需求。
众多此类器件均可支持多个不同的输出频率。使用整数和小数PLL 技术以及整数或小数输出分频技术可支持众多此类器件生成与输入频率不相关的输出，在某些情况下，输出频率之间也可以不相关。此外，大多数器件还可提供输出频率互为整数倍关系的输出频率选项，并能跟踪相同的输入。如果需要超过一个的特定输出频率（如 100MHz 和 125MHz），请使用参数表中的输出 Bank选择表格。每个 Bank 对应一个特定输出频率。根据时钟发生器变化，每个 Bank 的输出数目是高度可变的。
一旦选定时钟发生器，扇出缓冲器就可以被用来复制产生额外的输出以及电平类型（LVCMOS, LVPECL等）。Renesas 拥有业界最丰富的时序产品系列可供选择，能支持高度优化的全时钟树解决方案。
