特性
- Low additive jitter suitable for use in PCIe Gen2 and Gen3 systems
- 16-pin TSSOP package for small board footprint
- Outputs can be terminated to LVDS to drive a wider variety of devices
- OE control pin offers greater system power management
- Industrial temperature range supports demanding embedded applications
- Additive cycle-to-cycle jitter <5 ps
- Additive phase jitter (PCIe Gen3) <0.2ps
- Operating frequency up to 200MHz
描述
The 6V31023 is a 2:1 differential clock mux for PCI Express applications. It has very low additive jitter making it suitable for use in PCIe Gen2 and Gen3 systems. The 6V31023 selects between 1 of 2 differential HCSL inputs to drive a single differential HCSL output pair. The output can also be terminated to LVDS.
| Part Number | Status | Samples | Stock | Package | Lead Count (#) | Carrier Type | Moisture Sensitivity Level (MSL) | Qty. per Reel (#) | Qty. per Carrier (#) | Pb (Lead) Free | Pb Free Category | Temp. Range (°C) |
|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 6V31023PGG | Obsolete | N/A | Out of Stock | TSSOP | 16# | Tube | 1 | 0 | 96# | Yes | e3 Sn | 0 to 70°C |
| 6V31023PGG8 | Obsolete | N/A | Out of Stock | TSSOP | 16# | Reel | 1 | 2500# | 0 | Yes | e3 Sn | 0 to 70°C |
| 6V31023PGGI | Obsolete | N/A | Out of Stock | TSSOP | 16# | Tube | 1 | 0 | 96# | Yes | e3 Sn | -40 to 85°C |
| 6V31023PGGI8 | Obsolete | N/A | Out of Stock | TSSOP | 16# | Reel | 1 | 2500# | 0 | Yes | e3 Sn | -40 to 85°C |
- 应用说明英语PDF 495 KB 7WDXRDKU4E7E-5-57312 2014年5月12日
- EOL 通告英语PDF 606 KB 7WDXRDKU4E7E-5-62524 2017年11月29日
- 产品变更通告英语PDF 611 KB 7WDXRDKU4E7E-5-60321 2016年4月14日
- 产品变更通告英语PDF 611 KB 7WDXRDKU4E7E-5-59927 2016年2月15日
- 产品变更通告英语PDF 596 KB 7WDXRDKU4E7E-5-59884 2016年1月28日
- 产品变更通告英语PDF 544 KB 7WDXRDKU4E7E-5-59710 2015年11月13日
推荐文档 (1)
数据手册 (1)
No Results Found.
确保所有关键词拼写正确。
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
- 搜索我们丰富的知识库，帮助您解答常见问题
- 前往支持论坛，获取瑞萨电子技术专家和社群的帮助
应用说明和白皮书 (8)
- EOL 通告英语PDF 606 KB 7WDXRDKU4E7E-5-62524 2017年11月29日
- 产品变更通告英语PDF 611 KB 7WDXRDKU4E7E-5-60321 2016年4月14日
- 产品变更通告英语PDF 611 KB 7WDXRDKU4E7E-5-59927 2016年2月15日
- 产品变更通告英语PDF 596 KB 7WDXRDKU4E7E-5-59884 2016年1月28日查看更多 (7)
产品通告（产品变更、EOL 等） (7)
No Results Found.
确保所有关键词拼写正确。
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
- 搜索我们丰富的知识库，帮助您解答常见问题
- 前往支持论坛，获取瑞萨电子技术专家和社群的帮助
No Results Found.
确保所有关键词拼写正确。
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
- 搜索我们丰富的知识库，帮助您解答常见问题
- 前往支持论坛，获取瑞萨电子技术专家和社群的帮助
No Results Found.
确保所有关键词拼写正确。
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
- 搜索我们丰富的知识库，帮助您解答常见问题
- 前往支持论坛，获取瑞萨电子技术专家和社群的帮助
No Results Found.
确保所有关键词拼写正确。
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
- 搜索我们丰富的知识库，帮助您解答常见问题
- 前往支持论坛，获取瑞萨电子技术专家和社群的帮助
No Results Found.
确保所有关键词拼写正确。
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
- 搜索我们丰富的知识库，帮助您解答常见问题
- 前往支持论坛，获取瑞萨电子技术专家和社群的帮助
No Results Found.
确保所有关键词拼写正确。
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
- 搜索我们丰富的知识库，帮助您解答常见问题
- 前往支持论坛，获取瑞萨电子技术专家和社群的帮助
营销资料 (1)
No Results Found.
确保所有关键词拼写正确。
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
- 搜索我们丰富的知识库，帮助您解答常见问题
- 前往支持论坛，获取瑞萨电子技术专家和社群的帮助
No Results Found.
确保所有关键词拼写正确。
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
- 搜索我们丰富的知识库，帮助您解答常见问题
- 前往支持论坛，获取瑞萨电子技术专家和社群的帮助
No Results Found.
确保所有关键词拼写正确。
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
- 搜索我们丰富的知识库，帮助您解答常见问题
- 前往支持论坛，获取瑞萨电子技术专家和社群的帮助
This is the first video in our PCIe series. In this video, we define PCIe architectures, focusing on common and separate clock architectures. Watch the rest of the video series below where Ron will cover the impact of different timing architectures.
In this episode, Ron Wade from IDT (acquired by Renesas) explains PCIe common clocking and its impact on timing solutions. Learn about using a single clock source, fan-out buffers, and the considerations for spread spectrum and non-spread spectrum clocking in PCIe systems.
In this video, we explore PCIe with separate reference clocks and the effects of clock selection. Learn how separate reference clocks work and their impact on system performance and stability.
This video provides a high-level overview of Separate Reference Clock with Independent Spread (SRIS) architectures for PCI Express systems, additional performance requirements that this clocking architecture imposes on the reference clocks, and some system implications encountered trying to implement the architecture.
