封装信息
| CAD 模型: | View CAD Model |
| Pkg. Type: | VFQFPN |
| Pkg. Code: | NVG76 |
| Lead Count (#): | 76 |
| Pkg. Dimensions (mm): | 9.0 x 9.0 x 0.85 |
| Pitch (mm): | 0.4 |
环境和出口类别
| Moisture Sensitivity Level (MSL) | 3 |
| Pb (Lead) Free | Yes |
| ECCN (US) | EAR99 |
| HTS (US) | 8542.39.0090 |
产品属性
| Lead Count (#) | 76 |
| Carrier Type | Tray |
| Moisture Sensitivity Level (MSL) | 3 |
| Qty. per Reel (#) | 0 |
| Qty. per Carrier (#) | 207 |
| Pb (Lead) Free | Yes |
| Pb Free Category | e3 Sn |
| Temp. Range (°C) | -40 to 85°C |
| Assembly Location | TAIWAN |
| Wafer Fab Location | USA |
| Accepts Spread Spec Input | No |
| Additive Phase Jitter Typ RMS (fs) | 52 |
| Additive Phase Jitter Typ RMS (ps) | 0.052 |
| Adjustable Phase | Yes |
| Advanced Features | Holdover, Input Switching, JESD204B |
| Channels (#) | 1 |
| Core Voltage (V) | 1.8V |
| DPLL Channels (#) | 0 |
| Feedback Divider Resolution (bits) | 15 |
| Fractional Output Dividers (#) | 0 |
| Frequency Plan | 3932.16 / Output_Divider |
| Grade | 5G |
| Input Freq (MHz) | 0.00375 - 2000 |
| Input Redundancy | Input Monitor, Auto-switch, Manual input switch, Holdover |
| Input Ref. Divider Resolution (bits) | 15 |
| Input Type | LVDS, LVPECL |
| Inputs (#) | 2 |
| JESD204B/C Compliant | Yes |
| Length (mm) | 9 |
| Loop Bandwidth Range (Hz) | 20 - 100 |
| MOQ | 207 |
| Noise Floor (dBc/Hz) | -160 |
| Output Banks (#) | 8 |
| Output Divider Resolution (bits) | 7 |
| Output Freq Range (MHz) | 0.192 - 6000 |
| Output Skew (ps) | 100 |
| Output Type | LVDS, LVPECL |
| Output Voltage (V) | 1.8V, 2.5V, 3.3V |
| Outputs (#) | 16 |
| PLL | Yes |
| Phase Jitter Typ RMS (fs) | 74 |
| Phase Jitter Typ RMS (ps) | 0.074 |
| Phase Noise Supports GSM | Yes |
| Pitch (mm) | 0.4 |
| Pkg. Dimensions (mm) | 9.0 x 9.0 x 0.85 |
| Pkg. Type | VFQFPN |
| Ports (#) | 1 |
| Price (USD) | $16.17 |
| Product Category | JESD204B/C |
| Prog. Clock | Yes |
| Supply Voltage (V) | 3.3 - 3.3, 2.5 - 2.5, 1.8 - 1.8 |
| Synthesis Mode | Integer |
| Tape & Reel | No |
| Thickness (mm) | 0.85 |
| Width (mm) | 9 |
| Xtal Freq (KHz) | 15000 - 500000 |
有关 8V19N882 的资源
描述
8V19N882 是一款完全集成的 FemtoClock® 射频采样时钟发生器和抖动衰减器，是高性能的时钟解决方案，用于无线基站无线电设备板的调理和频率/相位管理。 该器件经过优化，可提供出色的相位噪声性能，满足 4G、5G、无线电（包括毫米波）实施的要求。
该器件支持 JESD204B（子类 0 和 1）和 JESD204C。 两级 PLL 架构支持抖动衰减和倍频。 第一级 PLL 是抖动衰减器，使用外部 VCXO 来实现最佳的相位噪声特性。 第二级 PLL 锁定第一个 PLL 输出信号并合成目标频率。 第二级 PLL 可使用内部或外部高频 VCO。
该器件从所选 VCO 生成高频时钟和低频同步信号（SYSREF）。 SYSREF 信号在内部与时钟信号同步。 集成的信号延迟模块可用于实现相位对齐、系统基准信号和时钟信号之间的受控相位偏移，以及对齐/延迟单个输出信号。 对两个冗余输入进行活动监控。 该器件提供了四种可选的时钟切换模式，用于处理时钟输入故障情况。 增加了自动锁定、单独可编程的输出分频器和相位调整功能，以提高灵活性。
该器件通过 3/4 线 SPI 接口进行配置，并通过内部寄存器和 GPIO[1:0] 输出报告锁定和信号丢失状态。 内部状态位变化也可以通过 GPIO 输出报告。
有关评估板和材料的信息，请联系您当地的销售代表。