关于异步 FIFO
异步 FIFO 对数据进行缓冲，从而使输入端的第一个字节从输出端最先被释放。 操作系统按照接收数据的顺序为进程安排 CPU 时间。 异步 FIFO 对数据进行排列并按顺序释放。 与依赖时钟的同步 FIFO 不同，异步 FIFO 使用异步信号使 CPU 与其他计算机硬件同步。
概述
瑞萨电子的异步 FIFO 存储器解决方案支持在传输完成前进行数据处理，使用满标志和空标志来防止数据上溢和下溢。 此类产品配备扩展逻辑单元，可实现字长和深度的无限制扩展。 通过结合并行异步 FIFO 可实现多种字长，而串行异步 FIFO 通信则能简化数据传输架构。
