瑞萨电子 (Renesas Electronics Corporation) - June is Pride Month, a month to raise awareness of the rights and the culture of the LGBTQ+ community
搜索

R1QBA4418RBG-18I

过时

144-Mbit DDR™II+ SRAM 2-word Burst Architecture (2.5 Cycle Read latency)

特性

  • Power Supply 1.8 V for core (VDD), 1.4 V to VDD for I/O (VDDQ)
  • Clock Fast clock cycle time for high bandwidth Two input clocks (K and /K) for precise DDR timing at clock rising edges only Two output echo clocks (CQ and /CQ) simplify data capture in high-speed systems Clock-stop capability with μs restart
  • I/O Common data input/output bus Pipelined double data rate operation HSTL I/O User programmable output impedance PLL circuitry for wide output data valid window and future frequency scaling Data valid pin (QVLD) to indicate valid data on the output
  • Function Two-tick burst for low DDR transaction size Internally self-timed write control Simple control logic for easy depth expansion JTAG 1149.1 compatible test access port
  • Package 165 FBGA package (15 x 17 x 1.4 mm)

描述

The R1QBA4436RBG is a 4, 194, 304-word by 36-bit and the R1QBA4418RBG is a 8, 388, 608-word by 18-bit synchronous double data rate static RAM fabricated with advanced CMOS technology using full CMOS six-transistor memory cell. It integrates unique synchronous peripheral circuitry and a burst counter. All input registers are controlled by an input clock pair (K and /K) and are latched on the positive edge of K and /K. These products are suitable for applications which require synchronous operation, High-Speed, low voltage, high density and wide bit configuration. These products are packaged in 165-pin plastic FBGA package.

Part NumberStatusSamplesStockRoHSPackageCarrier Type
R1QBA4418RBG-18IB0ObsoleteN/AOut of StockRoHS:EN
RoHS:JA
LBGATray
加载中

筛选

    推荐文档 (1)

  1. 数据手册
    英语
    R1QBA4436RBG,R1QBA4418RBG
    RECOMMENDED
    PDF 910 KB R10DS0143EJ0200 Rev.2.00 2013年8月01日

    数据手册 (1)

  1. 数据手册
    英语
    R1QBA4436RBG,R1QBA4418RBG
    RECOMMENDED
    PDF 910 KB R10DS0143EJ0200 Rev.2.00 2013年8月01日

    产品通告（产品变更、EOL 等） (3)

  1. 产品变更通告
    英语
    Unification of a JEDEC tray and a embossed carrier tape for LQFP package (Additional Information & Correction)
    PDF 4.86 MB PC-WRP-A001C/E 日本語 2018年1月23日
  2. 产品变更通告
    英语
    Unification of a JEDEC tray and a embossed carrier tape for LQFP package ( PC-WRP-A001B/E )
    PDF 3.74 MB PC-WRP-A001B/E 日本語 2017年3月08日
  3. 产品变更通告
    英语
    Unification of a JEDEC tray and a embossed carrier tape for LQFP package ( PC-WRP-A001A/E )
    PDF 1.46 MB PC-WRP-A001A/E 日本語 2016年7月01日
加载中
加载中

筛选

模拟模型

    模拟模型 (6)

  1. 模型 - IBIS
    英语
    R1QBA4418RBG-18I, R1QBA4418RBG-19I Verilog model for VCS (vcs_r1qba4418.vp)
    登录后下载 VP 98 KB D6003426 日本語 2019年3月27日
  2. 模型 - IBIS
    英语
    R1QBA4418RBG-18I, R1QBA4418RBG-19I Verilog model for Verilog XL (xl_r1qba4418.vp)
    登录后下载 VP 96 KB D6003565 日本語 2019年3月27日
  3. 模型 - IBIS
    英语
    R1QBA4418RBG-18I, R1QBA4418RBG-19I Verilog model for NC Verilog (nc_r1qba4418.vp)
    登录后下载 VP 112 KB D6003333 日本語 2019年3月27日
  4. 模型 - IBIS
    英语
    R1QBA4418RBG-18I, R1QBA4418RBG-19I Verilog model for Model Sim (ms_r1qba4418.vp)
    登录后下载 VP 31 KB D6003288 日本語 2019年3月27日
  5. 模型 - IBIS
    英语
    R1QBA4418RBG-18I, R1QBA4418RBG-19I IBIS (r1qba4418rbg.ibs)
    登录后下载 IBS 1.79 MB D3013968 日本語 2013年5月15日
    6. 查看更多 (6)
加载中
支持社区

支持社区

在线询问瑞萨电子工程社群的技术人员，快速获得技术支持。
获取支持
浏览文章

知识库

浏览我们的知识库，获取文章、常见问题解答及其他实用资源。
浏览文章
提交工单

提交工单

需要咨询技术性问题或提供非公开信息吗？
提交工单