Renesas 凭借其在时序和汽车领域的丰富经验，开发新一代时钟器件。Renesas 的 VersaClock® 汽车时钟发生器是基于 PLL 的产品，能为信息娱乐、仪表盘、驾驶人员辅助、ADAS 等生成一个或多个时钟信号。
小数分频输出技术能生成由彼此无关的频率构成的任意输出频率集。时钟可单端输出也可差分输出，为 PCI-Express Gen3 或 USB 3.0 提供充足性能。内置一次性可编程（OTP）ROM，支持在多个平台上用不同配置使用同一器件。VersaClock 器件能提供优异性能的典型用例之一是，代替晶体振荡器生成点时钟，驱动信息娱乐系统或仪表盘的 LCD 面板。VersaClock 时钟发生器拥有优异的可配置性，用单个 PCB 和 BOM 就能提供任何要求的点时钟频率，无需在频率需要改变时认证不同的平台。
器件号 |
Function |
Outputs (#) |
Output Type |
Output Freq Range (MHz) |
|---|---|---|---|---|
| VersaClock® 3S Programmable Clock Generator | Generator | 5 | LP-HCSL, LVCMOS, LVDS, LVPECL | 0.032768 - 500 |
| VersaClock® 3S Programmable Clock Generator | Generator | 7 | LP-HCSL, LVCMOS, LVDS, LVPECL | 0.032768 - 500 |
| VersaClock® 6E Programmable Clock Generator for Automotive | Clock Generator | 5 | HCSL, LVCMOS, LVDS, LVPECL | 1 - 350 |
| 1.8 V to 3.3 V 1:4 LVCMOS High Performance Clock Buffer | Buffer | 4 | LVCMOS | 0 - 200 |
| 1.8 V to 3.3 V 1:10 LVCMOS High Performance Clock Buffer | Buffer | 10 | LVCMOS | 0 - 200 |
| 1000fs Automotive Quartz-based PLL Oscillator | XO | 1 | HCMOS, LVDS, LVPECL | 0.75 - 1350 |
了解瑞萨时钟解决方案如何满足系统要求，并提供易于配置的功能。
大家好，我叫 Etienne Winkelmueller，是瑞萨电子负责汽车时钟解决方案的产品线经理。 今天我来和大家聊聊时钟。
就时钟而言，目前的挑战在于随着数据速率的提高和系统复杂性的增加，需要引入一套全新的要求，特别是更高的频率和更低的抖动。
此演示展示了如何使用集成时钟发生器，来创建系统所需的所有时钟。 这个特定只示例展示了瑞萨的 R-Car 系列 SoC，但该示例适用于任何类型的电子系统。
集成时钟发生器具备众多优点。 它们可以生成任何高达 350 兆赫的频率，单端或差分信号以及抖动达到 PCIE Gen 4 水平。 它们还具有展频或频率可重配置等其他功能。
易于配置是该器件最受欢迎的特点。 只需点击网站上的链接，在表格中填写您的技术需求。
用瑞萨集成时钟发生器代替多个晶体振荡器可以获得如下优势：节省占位空间、更丰富的功能、更高的灵活性和更低的成本。
