特性
- PCIe Gen6 附加相位抖动：4fs RMS
- PCIe Gen7 附加相位抖动：2.8fs RMS
- DB2000Q加相抖动：12fs RMS
- 12kHz–20MHz附加相位抖动：156.25MHz时为36fs RMS
- 断电容限 （PDT） 输入
- 灵活的启动時序 （FSS）
- 支持 SMBus 的自动时钟停车 （ACP）
- CLKIN 相容 HCSL 或 LVDS 信号电平
- 12 个 LP-HCSL 输出，阻抗为 85Ω
9QXL1200 框图
描述
9QXL1200 是一款超高性能 PCIe Gen7 扇出缓冲器，向后兼容前几代 PCIe。 它具有信号丢失 （LOS） 输出，用于系统监控和弹性。 该器件还集成了断电容限 （PDT） 和灵活启动排序 （FSS） 功能，从而简化了系统设计。
产品参数
| 属性 | 值 |
|---|---|
| Diff. Outputs | 12 |
| Diff. Output Signaling | LP-HCSL |
| Output Freq Range (MHz) | 1 - 400 |
| Diff. Inputs | 1 |
| Diff. Input Signaling | HCSL |
| Accepts Spread Spec Input | Yes |
| Power Consumption Typ (mW) | 441 |
| Supply Voltage (V) | 3.3 - 3.3 |
| Output Type | LP-HCSL |
| Package Area (mm²) | 25 |
| Battery Backup | No |
| Battery Seal | No |
| CPU Supervisory Function POR | No |
| Crystal Frequency Trimming | No |
| Frequency Out Pin | No |
| Inputs (#) | 1 |
| Input Freq (MHz) | 1 - 400 |
| Additive Phase Jitter Typ RMS (fs) | 2.8 |
| Function | Fanout Buffer |
| Input Type | HCSL |
| Output Banks (#) | 1 |
| Core Voltage (V) | 3.3 |
| Product Category | Clock Buffers & Drivers, PCI Express Clocks |
封装选项
| Pkg. Type | Pkg. Dimensions (mm) | Lead Count (#) | Pitch (mm) |
|---|---|---|---|
| LGA | 5.0 x 5.0 x 0.66 | 64 | 0.5 |
产品对比
| 9QXL1200 | 9QXL2001C | |
| Core Voltage (V) | 3.3 | 3.3 |
| Output Impedance | 85 | 85 |
| App Jitter Compliance | DB1206, DB2000Q, PCIe Gen1, PCIe Gen2, PCIe Gen3, PCIe Gen4, PCIe Gen5, PCIe Gen6, PCIe Gen7, QPI, UPI | 25G EDR, DB2000Q, IF-UPI, PCIe Gen1, PCIe Gen2, PCIe Gen3, PCIe Gen4, PCIe Gen5, PCIe Gen6, QPI, UPI |
| VOUT Slew-rate Control | Yes | No |
| Additive Jitter | 4fs | 4fs |
应用
- 云和高性能计算
- NVMe 存储
- 网络
- AI 加速器
| 器件号 | 状态 | 样品 | 库存 | 封装 | 预算价格（美元） | Lead Count (#) | Carrier Type | Moisture Sensitivity Level (MSL) | Qty. per Reel (#) | Qty. per Carrier (#) | Pb (Lead) Free | Pb Free Category | Temp. Range (°C) | Country of Assembly | Country of Wafer Fabrication |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| 9QXL1200ALWGK | Active | Available | 缺货 | LGA | 1ku | $2.15 | 64# | Tray | 3 | 0 | 490# | Yes | e3 Sn | -40 to 105°C | TAIWAN | TAIWAN |
| 9QXL1200ALWGK/W | Active | N/A | 缺货 | LGA | 1ku | $2.15 | 64# | Reel | 3 | 4000# | 0 | Yes | e3 Sn | -40 to 105°C | TAIWAN | TAIWAN |
| 9QXL1200ALWGK8 | Active | N/A | 缺货 | LGA | 1ku | $2.15 | 64# | Reel | 3 | 4000# | 0 | Yes | e3 Sn | -40 to 105°C | TAIWAN | TAIWAN |
加载中
请登录后开启订阅
- 数据手册 - 精简版英语9QXL1200 Short-Form DatasheetRECOMMENDEDPDF 118 KB R31DO0009EU0100 Rev.1.00 2025年9月25日The 9QXL1200 is a high-performance fanout buffer supporting PCIe Gen1–Gen7, ideal for cloud computing, NVMe storage, networking, and AI accelerators. It features ultra-low jitter, flexible startup sequencing, and SMBus-controlled security. This short-form datasheet highlights its key capabilities and integration benefits.
- 应用说明英语PDF 2.67 MB R31AN0080EU0101 Rev.1.01 2025年9月02日AI 生成的摘要: Layout recommendations focus on PCIe Buffer/Mux devices across several families, emphasizing optimal PCB layer stack-up, trace sizing, and signal routing. Key points include using microstrip impedance calculations and tools like Polar Instruments for trace design, following common layout rules such as avoiding right-angle bends, and ensuring proper power supply, clocking, EMI-EMC, and thermal layouts. The document provides detailed guidance on signal integrity, current return paths, crosstalk reduction, and EPAD thermal management to enhance PCIe timing device performance.
- 应用说明英语PDF 431 KB 7WDXRDKU4E7E-5-59216 2023年12月06日
- 白皮书英语PDF 1.35 MB 7WDXRDKU4E7E-6-61930 2020年8月05日As PCIe data rates increase and jitter budgets tighten, accurately measuring reference clock jitter becomes more challenging. This paper examines how intrinsic jitter in test setups impacts measurement accuracy and compares results from Phase Noise Analyzers and digital sampling oscilloscopes. It also explores methods to isolate and correct for intrinsic jitter using noiseless PCIe Gen5 clock sources and real-world components such as fan-out buffers and clock generators.
- 应用说明英语PDF 495 KB 7WDXRDKU4E7E-5-57312 2014年5月12日
- 应用说明英语PDF 160 KB 7WDXRDKU4E7E-5-57287 2014年5月06日
- 数据手册 - 精简版英语9QXL1200 Short-Form DatasheetRECOMMENDEDPDF 118 KB R31DO0009EU0100 Rev.1.00 2025年9月25日The 9QXL1200 is a high-performance fanout buffer supporting PCIe Gen1–Gen7, ideal for cloud computing, NVMe storage, networking, and AI accelerators. It features ultra-low jitter, flexible startup sequencing, and SMBus-controlled security. This short-form datasheet highlights its key capabilities and integration benefits.
推荐文档 (2)
- 数据手册 - 精简版英语9QXL1200 Short-Form DatasheetRECOMMENDEDPDF 118 KB R31DO0009EU0100 Rev.1.00 2025年9月25日The 9QXL1200 is a high-performance fanout buffer supporting PCIe Gen1–Gen7, ideal for cloud computing, NVMe storage, networking, and AI accelerators. It features ultra-low jitter, flexible startup sequencing, and SMBus-controlled security. This short-form datasheet highlights its key capabilities and integration benefits.
数据手册 (2)
No Results Found.
检查拼写
确保所有关键词拼写正确。
确保所有关键词拼写正确。
调整关键词
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
查看筛选器
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
需要帮助？
- 搜索我们丰富的知识库，帮助您解答常见问题
- 前往支持论坛，获取瑞萨电子技术专家和社群的帮助
- 应用说明英语PDF 2.67 MB R31AN0080EU0101 Rev.1.01 2025年9月02日AI 生成的摘要: Layout recommendations focus on PCIe Buffer/Mux devices across several families, emphasizing optimal PCB layer stack-up, trace sizing, and signal routing. Key points include using microstrip impedance calculations and tools like Polar Instruments for trace design, following common layout rules such as avoiding right-angle bends, and ensuring proper power supply, clocking, EMI-EMC, and thermal layouts. The document provides detailed guidance on signal integrity, current return paths, crosstalk reduction, and EPAD thermal management to enhance PCIe timing device performance.
- 应用说明英语PDF 431 KB 7WDXRDKU4E7E-5-59216 2023年12月06日
- 白皮书英语PDF 1.35 MB 7WDXRDKU4E7E-6-61930 2020年8月05日As PCIe data rates increase and jitter budgets tighten, accurately measuring reference clock jitter becomes more challenging. This paper examines how intrinsic jitter in test setups impacts measurement accuracy and compares results from Phase Noise Analyzers and digital sampling oscilloscopes. It also explores methods to isolate and correct for intrinsic jitter using noiseless PCIe Gen5 clock sources and real-world components such as fan-out buffers and clock generators.查看更多 (10)
应用说明和白皮书 (10)
产品通告（产品变更、EOL 等） (1)
No Results Found.
检查拼写
确保所有关键词拼写正确。
确保所有关键词拼写正确。
调整关键词
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
查看筛选器
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
需要帮助？
- 搜索我们丰富的知识库，帮助您解答常见问题
- 前往支持论坛，获取瑞萨电子技术专家和社群的帮助
No Results Found.
检查拼写
确保所有关键词拼写正确。
确保所有关键词拼写正确。
调整关键词
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
查看筛选器
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
需要帮助？
- 搜索我们丰富的知识库，帮助您解答常见问题
- 前往支持论坛，获取瑞萨电子技术专家和社群的帮助
No Results Found.
检查拼写
确保所有关键词拼写正确。
确保所有关键词拼写正确。
调整关键词
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
查看筛选器
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
需要帮助？
- 搜索我们丰富的知识库，帮助您解答常见问题
- 前往支持论坛，获取瑞萨电子技术专家和社群的帮助
No Results Found.
检查拼写
确保所有关键词拼写正确。
确保所有关键词拼写正确。
调整关键词
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
查看筛选器
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
需要帮助？
- 搜索我们丰富的知识库，帮助您解答常见问题
- 前往支持论坛，获取瑞萨电子技术专家和社群的帮助
No Results Found.
检查拼写
确保所有关键词拼写正确。
确保所有关键词拼写正确。
调整关键词
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
查看筛选器
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
需要帮助？
- 搜索我们丰富的知识库，帮助您解答常见问题
- 前往支持论坛，获取瑞萨电子技术专家和社群的帮助
No Results Found.
检查拼写
确保所有关键词拼写正确。
确保所有关键词拼写正确。
调整关键词
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
查看筛选器
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
需要帮助？
- 搜索我们丰富的知识库，帮助您解答常见问题
- 前往支持论坛，获取瑞萨电子技术专家和社群的帮助
营销资料 (1)
No Results Found.
检查拼写
确保所有关键词拼写正确。
确保所有关键词拼写正确。
调整关键词
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
查看筛选器
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
需要帮助？
- 搜索我们丰富的知识库，帮助您解答常见问题
- 前往支持论坛，获取瑞萨电子技术专家和社群的帮助
No Results Found.
检查拼写
确保所有关键词拼写正确。
确保所有关键词拼写正确。
调整关键词
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
查看筛选器
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
需要帮助？
- 搜索我们丰富的知识库，帮助您解答常见问题
- 前往支持论坛，获取瑞萨电子技术专家和社群的帮助
No Results Found.
检查拼写
确保所有关键词拼写正确。
确保所有关键词拼写正确。
调整关键词
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
查看筛选器
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
需要帮助？
- 搜索我们丰富的知识库，帮助您解答常见问题
- 前往支持论坛，获取瑞萨电子技术专家和社群的帮助
加载中
筛选
当前筛选条件
软件与工具
按类型筛选
按供应商筛选
样例程序
按应用筛选
按功能筛选
按编译器筛选
按 IDE 筛选
模拟模型
Partner Solutions
No Results Found.
检查拼写
确保所有关键词拼写正确。
确保所有关键词拼写正确。
调整关键词
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
查看筛选器
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
需要帮助？
- 搜索我们丰富的知识库，帮助您解答常见问题
- 前往支持论坛，获取瑞萨电子技术专家和社群的帮助
No Results Found.
检查拼写
确保所有关键词拼写正确。
确保所有关键词拼写正确。
调整关键词
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
查看筛选器
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
需要帮助？
- 搜索我们丰富的知识库，帮助您解答常见问题
- 前往支持论坛，获取瑞萨电子技术专家和社群的帮助
No Results Found.
检查拼写
确保所有关键词拼写正确。
确保所有关键词拼写正确。
调整关键词
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
查看筛选器
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
需要帮助？
- 搜索我们丰富的知识库，帮助您解答常见问题
- 前往支持论坛，获取瑞萨电子技术专家和社群的帮助
模拟模型 (1)
No Results Found.
检查拼写
确保所有关键词拼写正确。
确保所有关键词拼写正确。
调整关键词
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
查看筛选器
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
需要帮助？
- 搜索我们丰富的知识库，帮助您解答常见问题
- 前往支持论坛，获取瑞萨电子技术专家和社群的帮助
The RC family consists of PCIe Gen7 clock buffer and multiplexer solutions, providing the industry's smallest and most compact footprint.
A detailed overview of IDT's full-featured PCI Express (PCIe) clock and timing solutions. The presentation addresses PCIe Gen 1, Gen 2, Gen 3, and Gen 4 architectures and how IDT's industry-leading solutions provide all the functions, features, and performance required by the application.
Presented by Ron Wade, System Architect at IDT. For more information visit the PCIe clocks page.
A brief overview of the PCI Express common clock (CC) jitter model, and the transfer functions as they relate to the timing PLLs. This model applies to PCI Express (PCIe) Gen 2, Gen 3, Gen 4 and Gen 5. The equations would be slightly different for other PCIe architectures, such as SRIS, SRnS, or data clocked.
Presented by Ron Wade, system architect at IDT (acquired by Renesas). For more information about Renesas's PCIe timing solutions, visit the PCI Express (PCIe) Clocks page.
This video compares PCIe Gen3–7 common clock jitter filters with a typical 12kHz to 20MHz plot to highlight the differences in filtering approaches.
A brief overview of how data rates have changed from PCI Express (PCIe) Generation 1, Gen 2, Gen 3, Gen 4 and Gen 5.
Presented by Ron Wade, system architect at IDT.
A brief overview of how clock and timing specifications have changed from PCI Express (PCIe) Generation 1, Gen 2, Gen 3, Gen 4 and Gen 5.
Presented by Ron Wade, system architect at IDT (acquired by Renesas).
