概览
描述
RC18016A 是一款高度集成的时钟和 SYSREF 信号 16 输出扇出缓冲器，适用于 JESD204B/C 应用。 它专门为无线基站设备射频电路板的高性能时钟和转换器同步解决方案设计，适用于符合 JESD204B/C 子类 0、1 和 2 标准。 该器件的主要功能是分配和扇出由 JESB204B/C 时钟发生器（如 RC38312A）生成的高频时钟和低频系统参考信号，扩展其扇出能力并提供额外的相位延迟调整。 RC18016A 经过优化，可提供极低的相位噪声时钟和精确的相位可调 SYSREF 同步信号。 低偏移输出、低器件间偏移特性和快速输出上升/下降时间有助于系统设计实现跨器件的确定性时钟和 SYSREF 相位关系。
特性
- 时钟和SYSREF 信号的分配、扇出、相位延迟
- 低输出本底噪声：-163dBc/Hz （245.76MHz）
- 支持高达 3GHz 的时钟频率，包括 983.04MHz、491.52MHz、245.76MHz 和 122.88MHz 的时钟输出频率
- 跨多个缓冲器的相位对齐模式，具有任何分频器设置
- 通过 3 线 SPI 接口进行配置
- 电源电压：
- 3.3V 内核和信号 I/O
- 1.8V 数字控制 SPI I/O（3.3V 容限输入）
- 参考输入具有fail-safe功能
- 提供 4 个输出通道，总共 16 个差分输出
- 输出通道包括：
- 专用时钟输出
- 输出可设置为具有独立的相位延迟的 SYSREF 输出，或可设置为额外的时钟输出
- 时钟输出在启动时上电/使能
- 启动时关闭 QREF_r （SYSREF） 输出
- 每个 clock channel 包含：
- 分频器：÷1、÷2、÷3、÷4、÷6、÷8、÷12、÷16、÷24
- 时钟相位延时电路，延时单位是 clock period;256 级
- SYSREF：可设置的精密相位延迟电路：8级131ps、262ps、393ps 或 524ps
- 灵活的差分输出：
- LVDS/LVPECL/AC-HCSL 系列
- LVDS 和 LVPECL的幅度可进行配置
- 未使用输出的关电模式
- 支持直流和交流耦合
- QREF_r （SYSREF） 输出预偏置功能，可防止在打开或关闭输出时出现毛刺
- 封装：64-VFQFPN （9.0 × 9.0 × 0.85 mm）
- 环境温度范围：-40°C 至 +105°C（外壳）
产品对比
应用
设计和开发
模型
ECAD 模块
点击产品选项表中的 CAD 模型链接，查找 SamacSys 中的原理图符号、PCB 焊盘布局和 3D CAD 模型。如果符号和模型不可用，可直接在 SamacSys 请求该符号或模型。
