概览
描述
SLG47011 为常用的模数转换和混合信号功能提供小型、低功耗解决方案。 一个灵活的数据采集系统与可配置逻辑结合使用，提供了一种以最低成本实现各种功能的方法。 用户可以通过对一次性可编程 （OTP） 非易失性存储器 （NVM） 进行编程来创建电路设计，以配置互连逻辑、宏单元和 IO 引脚。
特性
- 14 位、1Msps SAR ADC
- 采样多达 4 个模拟通道
- 14 位、12 位、10 位、8 位可选分辨率
- 输出选项：并行、I²C、SPI
- 可编程增益放大器
- 1x 至 64x 增益选择
- 差分、单端模式
- 数学核心
- 乘法器、加法器、减法器、移位器选项
- 四个独立的数据缓冲区
- 缓冲器长度高达 8 个 16 位字
- 过采样模式（提高 ADC 分辨率）
- 移动平均模式
- 计数器捕获模式
- 4096 字 x 12 位内存表宏单元
- 全范围模式或双范围模式
- ADC 数据线性化或任何 y = F（x） 函数
- ADDR-to-DATA/存储模式
- 16 位多通道数字比较器 （MDCMP）
- 采样多达 4 个独立通道
- 静态或动态阈值
- 每个通道的迟滞选项
- PWM 宏单元
- 12 位分辨率
- 动态占空比变化（高达 4096 占空比值）
- 宽度转换器宏单元
- 12 位并行数据输出
- 可选 12 x 1 位、3 x 4 位、2 x 6 位输出
- 12 位 333ksps 数模转换器
- 可选电流源
- 集成电压基准 （VREF）
- 高速模拟比较器
- 可配置磁滞和参考
- 18 个组合功能宏单元
- 两个 2 位 LUT 或 DFF/LATCH 宏单元
- 8 个 3 位 LUT 或 DFF/LATCH，带设置/复位
- 6 个可选的 DFF/LATCH 或 3 位 LUT 或移位寄存器
- 两个 4 位 LUT 或 DFF/LATCH，带 Set/Reset 宏单元
- 14 个多功能宏单元
- 10 个可选 DFF/LATCH 或 3 位 LUT + 12 位延迟/计数器
- 两个可选的 DFF/LATCH 或 4 位 LUT + 16 位延迟/计数器/FSM
- 一个可选的 DFF/LATCH 或 3 位 LUT + 12 位延迟/计数器/FSM
- 12 位内存控制上/下计数器
- 通信接口
- I²C 接口
- SPI 接口
- 具有边沿检测器输出的可编程延迟
- 窄脉冲滤波器或边缘检测器
- 两个振荡器 （OSC）
- 2kHz/10kHz 振荡器
- 20MHz/40MHz 振荡器
- 模拟温度传感器
- 带 CRC 的上电复位 （POR）
- 回读保护（Read Lock （回读锁止）
- 电源：1.71V 至 3.6V
- 工作温度范围：-40°C 至 85°C
- 符合 RoHS 标准/无卤素
- 可用封装：16 引脚 STQFN：2.0mm x 2.0mm x 0.55mm，0.4mm 间距
产品对比
应用
设计和开发
软件与工具
样例程序
开发板与套件
模型
ECAD 模块
点击产品选项表中的 CAD 模型链接，查找 SamacSys 中的原理图符号、PCB 焊盘布局和 3D CAD 模型。如果符号和模型不可用，可直接在 SamacSys 请求该符号或模型。
支持
视频和培训
The low-cost, low-power SLG47011 is an AnalogPAK™ programmable mixed-signal matrix with a 14-bit ADC and analog features.
新闻和博客
博客
2024年11月12日
|
新闻
2024年11月12日
|