特性
- 密集的可配置逻辑阵列
- 2240 个5位 查找表(LUT)
- 2240 个D型触发器（DFF）
- 10KB分布式内存
- 64kb块随机存取存储器（BRAM）
- 电源域
- 两个独立电源域（每个域20个GPIO）
- VDDIO0 和V DDIO1：1.71V 至 3.465V
- VDDC：1.1V ± 5%
- 时钟
- 高频振荡器
- 50MHz高频振荡器
- 振荡器后分频器
- 振荡器时钟除以2™分频（TM范围1到128）
- 两个独立输出
- 锁相环路（PLL）
- 来自外部源、内部振荡器或LVDS差分时钟的输入
- 上电复位 （POR）
- 高频振荡器
- 灵活的功耗控制：
- FPGA核心功率控制
- 时钟源电源控制
- BRAM深度睡眠/功率门控模式
- 通用输入输出
- 40个GPIOs（GPIO）
- 灵活配置选项：
- 可选驱动强度（4/8/12mA）
- 可选上拉——1倍或2倍
- 由FPGA 内核控制的上拉
- 可选施密特触发器输入
- 六个支持 LVDS 的 GPIO（三对真正的 LVDS，最高可达 100Mbps）
- 在不同IO电压域的GPIO对之间实现快速路由能力
- 比特流安全特性：
- CRC完整性检查
- AES解密
- 配置选项
- OTP 模式——从内置 OTP 内存加载
- SPI 控制器（主）模式——从外部闪存加载
- SPI 目标（从属）模式——从外部源（MCU 主机）加载
- 启动控制逻辑：可从外部内存寻址最多16个不同的比特流
- 两种空闲低功耗模式：
- 睡眠模式，用于保留配置且无需重新配置设备
- 退出该模式后需要重新配置时的重置模式
- 在两种低功耗模式下都能保留GPIO和BRAM状态的可能性
- 两种低功耗模式下的功耗（<85μA）
- 工作温度范围：-40°C 至 85°C
- 符合 RoHS 标准/无卤素
- 可选封装：
- SLG47912V：48PIN QFN：6.0mm x 6.0mm，0.4mm PIN间距
- SLG47912C：48PIN WLCSP：3.24mm x 2.57mm，0.35mm PIN间距
描述
SLG47921是一款可广泛使用的小体积、低功耗的FPGA器件。 用户通过烧录芯片内部的一次性可编程（OTP）非易失性内存（NVM）或通过SPI接口提供比特流来配置FPGA内核、IO引脚和宏单元从而创建电路设计。 这种高度通用的器件能够支持广泛的FPGA应用。
产品参数
| 属性 | 值 |
|---|---|
| Vddc | 1.05 - 1.15 |
| Vddio | 1.71 - 3.465 |
| GPIOs (#) | 40 |
| Look-up Table (LUTs) | 2240 |
| D Flip-flops (DFFs) (#) | 2240 |
| BRAM (kbit) | 64 |
| Distributed Memory (kbit) | 10 |
| Vddio Domains (#) | 2 |
| LVDS Channels (#) | 3 |
| On-chip Oscillator | Yes |
| On-chip Oscillator Freq. | 50MHz |
| PLLs | 2 |
| Configuration Modes | SPI Controller, SPI Target, OTP |
| Memory Type | OTP |
| Temp. Range (°C) | -40 to +85 C |
| Sleep/Reset Mode Current (µA) | 77 |
| Static State Iddc (µA) | 118 |
| Special Features | Sleep Mode,Fast Route,Bitstream AES Decryption,Boot Control |
应用方框图
 | Handheld Analog Gaming Console Analog gaming console with hardware-accurate emulation of classic systems and minimal input latency. |
其他应用
- 消费电子产品
- 数据通信设备
- 手持式和便携式电子设备
- 笔记本电脑和平板电脑
- 工业仪器与控制