时钟发生器、频率合成器、PLL 和差分时钟

选择时钟发生器的主要注意事项

选择正确的时钟发生器或频率合成器时需考虑一些注意事项。 应将下列高层次规范考虑在内：

• 时钟抖动： 用于测量时钟在时间域或频率域内理想信号方面的误差量的一个指标。 在大多数应用中，时钟抖动是主要标准之一，通常由处理器、FPGA 或 ASIC 的需求来定义。 此外，时钟信号质量还可能受到应用本身的影响。 例如，为了满足 10G 以太网的需求，供应商可能会提供自身对发送或接收路径的预算；或可能存在另一组需求来满足 PCIe 第 1、2、3 代标准。 Renesas 可满足几任何应用的抖动需求。
• 频率范围：对不同的时钟合成器进行优化，以满足不同的频率要求。 一些器件在广泛的频率范围内均具备良好的性能，而其他器件在专用于特定应用的窄频带范围内具有无与伦比的性能。 当确切的频率要求处于未知状态时，客户可从 Renesas’ 的各种可编程时钟发生器器件中受益。
• 输入和输出信号类型： 每个时钟信号都需要一个明确定义的高/低电压和上升/下降时间。 它们被归类为符合行业标准的“信号类型”，例如 LVCMOS、LVDS、LVPECL、HCSL 等。 一些时钟发生器支持固定的信号类型，而其它时钟发生器则更加灵活，可支持多种类型。 一些类型为单端时钟，而其他类型为差分时钟；Renesas 同时拥有二者。
• 电源电压： 器件工作所需的电压。 一般情况下，时钟信号发生器’的电源电压由系统中可用的电源轨决定。 电源电压较低时通常会降低功率损耗。 Renesas 持续提供创新的低电压解决方案，可在不牺牲性能的情况下节省功率。
• 集成度： ’通常，较好的做法是选择能够满足系统要求、同时使用了最少的元件和最简单电路的时钟发生装置。 元件数量减少可简化设计和采购流程，能够更快地投入市场营销，甚至能提高可靠性，从而增加产出。 Renesas 针对高度复杂的系统提供了一些业内’集成度最高的解决方案，同时也针对介于上述两者之间的系统提供了适当的解决方案。

关于时钟发生器和频率合成器（时钟合成器）

’时钟信号发生器是能够产生同步系统操作所用计时信号的电路。 最基本的时钟发生器由谐振电路和放大器组成。 所产生的计时信号（或时钟信号）涵盖范围从简单的 50% 占空比方波到更复杂的布置。 谐振电路通常是一块石英压电振荡器，但在某些情况下也可以使用更为简单的储能电路甚至 RC 电路。 由于时钟产生计时输出变得日益复杂，我们通常将这些器件称为频率合成器或时钟合成器。 频率合成器可能会通过频率倍增器、分频器和混频器的混合操作来产生所需的输出信号。 频率倍增器可产生输出信号，其输出频率是输入频率的谐波次数（倍增），而混频器则产生和频与差频。 许多时钟合成器或频率合成器被称为锁相环路时钟（PLL 时钟），其中包含用于比较输入相位并调整振荡器频率的 PLL，以保持相匹配的相位。 可编程时钟发生器允许改变倍增器或分频器中所使用的数字，因此可选择各种输出频率而无需修改硬件。

Renesas’ 的时钟发生器或时钟合成器产品支持多种不同类型的差分时钟输出等级，如 LVPECL、LVDS、HCSL 等。 与这些差分时钟有关的应用说明可从数据表和本网站中获取。