概览
描述
固定外形交换机，通常称为“披萨盒”或“堆叠式”交换机，与发展缓慢的传统机箱型号相比，它具有引人注目的优势。 可堆叠设计可扩展成本效益，降低购置、技术支持和电力的成本，从而降低总拥有成本（TCO）。 这种设计优先考虑精确时序、集成性和灵活性，使网络和系统开发人员能够满足超过 400GHz 的 112G PAM4 的苛刻要求。
系统优势：
- 高度集成的定时源，无需额外的时钟器件
- 允许 <100fs RMS 输出，以支持 112Gbps SerDes 互连时钟
- 支持同步以太网（SyncE）、JESD204B/C 和 IEEE 1588 G.8262.1 和 G.8262 电信边界时钟要求以及 G.8273.2 C/D 类时间精度
产品对比
应用
远程测试该板卡
LDO
产品
LDO
产品
LDO
产品
LDO
产品
LDO
产品
LDO
产品
System Synchronizer
产品
FemtoClock Low Jitter Clock Generator
产品
Fanout Buffer
产品
相关评估板和套件
FemtoClock™ 3 12 路 输出抖动衰减器与多频时钟合成器评测套件
此 RC32312A-EVK 评测套件用于评测 RC32312A FemtoClock™ 3 抖动衰减器和时钟发生器。 RC32312A 可提供一个独立时钟域，可配置为数字锁相环(DPLL) 或数控振荡器 (DCO) ，并具有多达 4 个独立频率域，这些频域可以锁定到外部参考输入，或锁定到自由运行晶体或振荡器。 DPLL 通道符合同步以太网时钟要求，可用于抖动衰减和频率转换。 DCO 可进行编程来合成所需的频率，外部软件调整频率输出达到的最小分辨率为 1.11e-13。 DPLL 几乎可锁定到从 4kHz 到 1GHz 之间的任何频率，DPLL 和 DCO 几乎可生成从 4kHz 到...
Evaluation Kit for RC32614A ClockMatrix
This is the evaluation kit for the Renesas RC32614A ClockMatrix System Synchronizer for IEEE 1588. The RC32614A provides six independent timing channels that can be configured as Digital PLLs (DPLLs) or as Digitally Controlled Oscillators (DCOs). The DPLL channels meet synchronous Ethernet...
