概览
描述
SLG47011-E 是一款专为实现常用模数转换和混合信号功能而设计的小型低功耗解决方案。 一个灵活的数据采集系统与可配置逻辑结合使用，提供了一种以最低成本实现各种功能的方法。 用户可以通过对一次性可编程 (OTP) 非易失性存储器 (NVM) 进行编程，配置互连逻辑、宏单元和 IO 引脚，实现灵活的电路设计。
特性
- SAR ADC
- 可选分辨率： 14 位、12 位、10 位、8 位
- 8 位模式下最高可达 2.35Msps
- 采样多达 4 个模拟通道
- 输出选项：并行、I2C、SPI
- 可编程增益放大器
- 增益范围： 1x 至 64x
- 支持差分和单端模式
- 数学核心
- 乘法器、加法器、减法器、移位器
- 四个独立的数据缓冲区
- 缓冲器长度高达 8 个 16 位字
- 模式：过采样、移动平均、计数器捕获
- 内存表宏单元
- 4096 字 x 12 位
- 模式：全量程或双量程
- 支持 ADC 数据线性化或自定义 y = F(x)
- ADDR-to-DATA/存储模式
- 16 位多通道数字比较器 （MDCMP）
- 多达 4 个独立通道
- 静态或动态阈值
- 每个通道的迟滞选项
- PWM 宏单元
- 12 位分辨率
- 动态占空比变化（高达 4096 值）
- 宽度转换器宏单元
- 12 位并行数据输出
- 可选输出：12×1 位、6×2 位、3×4 位
- 12 位 DAC
- 333ksps 数模转换器
- 可选电流源
- 集成电压基准 （VREF）
- 高速模拟比较器
- 可配置迟滞和参考
- 组合功能宏单元（共 18 个）
- 2×2 位 LUT 或 DFF/LATCH
- 8×3 位 LUT 或 DFF/LATCH，带设置/复位
- 6×DFF/LATCH 或 3 位 LUT 或移位寄存器
- 2×4 位 LUT 或 DFF/LATCH，带设置/复位
- 多功能宏单元（共 14 个）
- 10× DFF/LATCH 或 3 位 LUT + 12 位延迟/计数器
- 2× DFF/LATCH 或 4 位 LUT + 16 位延迟/计数器/FSM
- 1× DFF/LATCH 或 3 位 LUT + 12 位延迟/计数器/FSM
- 12 位内存控制上/下计数器
- 通信接口
- I2C 接口
- SPI 接口
- 逻辑和时序
- 具有边沿检测器输出的可编程延迟
- 窄脉冲滤波器或边缘检测器
- 振荡器 (OSC)
- 2kHz / 10kHz
- 20MHz / 40MHz
- 模拟温度传感器
- 带 CRC 的上电复位 (POR)
- 回读保护（Read Lock）
- 电源
- 1.71V 至 3.6V
- 工作温度
- -40°C 至 +105°C
- 合规性
- 符合 RoHS 规范 / 无卤素
- 可用封装
- 16 引脚 STQFN：2.0mm × 2.0mm × 0.55mm，0.4mm 间距
产品对比
应用
文档
相关文档
请登录后开启订阅
|
|
|
|
|---|---|---|
| 类型 | 文档标题 | 日期 |
| 数据手册 | PDF 6.30 MB | |
| 器件勘误表 | PDF 424 KB | |
| 宣传手册 | PDF 5.41 MB 日本語 | |
| 白皮书 | PDF 501 KB | |
4 项目
|
||
设计和开发
支持
视频和培训
The low-cost, low-power SLG47011 is an AnalogPAK™ programmable mixed-signal matrix with a 14-bit ADC and analog features.