特性
- 1.8V/2.5V/3.3V 灵活工作电压
- 标准的 150fs RMS 12kHz–20MHz 相位抖动
- 具有集成震荡晶体 5/8/12 路输出的选项
- 1kHz-650MHz LVDS/LP-HCSL 输出
- 1kHz-200MHz LVCMOS 输出
- 可编程硬件配置选择引脚
- 符合 PCIe Gen 5/6/7 标准
- 节省空间的封装 4mm × 4mm、5mm × 5mm、6mm × 6mm
- JESD204B/C 支持带 DC 耦合或 AC 耦合的差分或单端输出
- 时钟保持和不中断切换
- 集成震荡晶体进而节省空间并实现 BOM 优化
- 适合同步的乙太网应用符合 ITU-T G.8262 和 G.82621 标准
RC310xx Block Diagram
描述
RC31xxxA（RC31008A 和 RC31012A）是具有网络同步功能的小型抖动衰减器，且具有完全集成、低功耗和高性能等特点。该系列支持用于转换器同步的JESD204B/C 以及用于网络同步的 和 SyncE。 RC31xxxA 是一款适合在无线和有线基础设施、数据中心设备和仪表装置应用中驱动转换器电路的理想时钟晶片选择。这是一款属于瑞萨电子的高性能 VersaClock® 7 系列的时钟晶片。
多达 27 种配置可在多种设计中重复使用，可储存在晶片上一次性可编程 (OTP) 储存器或外部 I2C EEPROM 中。也可以支持备用输入时，钟在需要时用作参考时钟。
此为出厂可配置设备。
试用自定义部件配置工具。
试用自定义部件配置工具。
产品参数
| 属性 | 值 |
|---|---|
| Inputs (#) | 2 |
| Input Type | LVDS, LP-HCSL, LVCMOS |
| Product Category | VersaClock, IEEE 1588, Jitter Attenuators, Network Synchronization, PCI Express Clocks, Programmable Clocks |
| Diff. Outputs | 5, 8, 12 |
| Output Type | LVDS, LP-HCSL, LVCMOS |
| Output Voltage (V) | 1.8V, 2.5V, 3.3V |
| Input Freq (MHz) | 1 - 650 |
| Phase Jitter Typ RMS (ps) | 0.15 |
| Output Freq Range (MHz) | 0.001 - 650 |
| Fractional Output Dividers (#) | 3 |
| Core Voltage (V) | 1.8V, 2.5V, 3.3V |
| Output Banks (#) | 6 |
| Advanced Features | JESD204B/C, Spread Spectrum, Hitless Switching |
应用
- 交换机/路由器
- 同步以太网 (SyncE) 设备
- 电信级从时钟 (T-TSC) 设备
- 10/25/40/100/200/400 Gbps 以太网 PHY 或交换机的抖动衰减
- 4.5G 和 5G 的小型蜂窝
此为出厂可配置设备。
试用自定义部件配置工具。
试用自定义部件配置工具。
| 器件号 | 状态 | 样品 | 供应期限 | 库存 | 封装 | Lead Count (#) | Carrier Type | Moisture Sensitivity Level (MSL) | Pkg. Dimensions (mm) | Qty. per Reel (#) | Diff. Outputs | Input Type | Outputs (#) | Package Area (mm²) | Qty. per Carrier (#) | Pb (Lead) Free | Pb Free Category | Temp. Range (°C) |
|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|---|
| RC31005BQ00GL2#BB0 | Active | Available | 2040 Apr | 缺货 | LGA | 32# | Tray | 3 | 4.0 x 4.0 x 1.0 | 0 | 5 | LVDS, LP-HCSL, LVCMOS | 490# | Yes | e3 Sn | -40 to 85°C | ||
| RC31005BQ00GL2#KB0 | Active | N/A | 2040 Apr | 缺货 | LGA | 32# | Reel | 3 | 4.0 x 4.0 x 1.0 | 4000# | 5 | LVDS, LP-HCSL, LVCMOS | 0 | Yes | e3 Sn | -40 to 85°C | ||
| RC31005BQ01GL2#BB0 | Active | Available | 2040 Apr | 缺货 | LGA | 32# | Tray | 3 | 4.0 x 4.0 x 1.0 | 0 | 5 | LVDS, LP-HCSL, LVCMOS | 490# | Yes | e3 Sn | -40 to 85°C | ||
| RC31005BQ01GL2#KB0 | Active | N/A | 2040 Apr | 缺货 | LGA | 32# | Reel | 3 | 4.0 x 4.0 x 1.0 | 4000# | 5 | LVDS, LP-HCSL, LVCMOS | 0 | Yes | e3 Sn | -40 to 85°C | ||
| RC31008B000GND#BB0 | Active | Available | 2040 Apr | 缺货 | VFQFPN | 40# | Tray | 3 | 5.0 x 5.0 x 0.9 | 0 | 8 | LVDS, LP-HCSL, LVCMOS | 16# | 25mm² | 490# | Yes | e3 Sn | -40 to 85°C |
| RC31008B000GND#KB0 | Active | N/A | 2040 Apr | 缺货 | VFQFPN | 40# | Reel | 3 | 5.0 x 5.0 x 0.9 | 2500# | 8 | LVDS, LP-HCSL, LVCMOS | 16# | 25mm² | 0 | Yes | e3 Sn | -40 to 85°C |
| RC31008B001GND#BB0 | Active | Available | 2040 Apr | 有库存 | VFQFPN | 40# | Tray | 3 | 5.0 x 5.0 x 0.9 | 0 | 8 | LVDS, LP-HCSL, LVCMOS | 16# | 25mm² | 490# | Yes | e3 Sn | -40 to 85°C |
| RC31008B001GND#KB0 | Active | N/A | 2040 Apr | 缺货 | VFQFPN | 40# | Reel | 3 | 5.0 x 5.0 x 0.9 | 2500# | 8 | LVDS, LP-HCSL, LVCMOS | 16# | 25mm² | 0 | Yes | e3 Sn | -40 to 85°C |
| RC31008BQ00GL2#BD0 | Active | Available | 2040 Apr | 缺货 | LGA | 40# | Tray | 3 | 5.0 x 5.0 x 1.7 | 0 | 8 | LVDS, LP-HCSL, LVCMOS | 16# | 25mm² | 490# | Yes | e4 Au | -40 to 85°C |
| RC31008BQ00GL2#KD0 | Active | N/A | 2040 Apr | 缺货 | LGA | 40# | Reel | 3 | 5.0 x 5.0 x 1.7 | 3000# | 8 | LVDS, LP-HCSL, LVCMOS | 16# | 25mm² | 0 | Yes | e4 Au | -40 to 85°C |
| RC31008BQ01GL2#BD0 | Active | Available | 2040 Apr | 缺货 | LGA | 40# | Tray | 3 | 5.0 x 5.0 x 1.7 | 0 | 8 | LVDS, LP-HCSL, LVCMOS | 16# | 490# | Yes | e4 Au | -40 to 85°C | |
| RC31008BQ01GL2#KD0 | Active | N/A | 2040 Apr | 缺货 | LGA | 40# | Reel | 3 | 5.0 x 5.0 x 1.7 | 3000# | 8 | LVDS, LP-HCSL, LVCMOS | 16# | 0 | Yes | e4 Au | -40 to 85°C | |
| RC31012B000GNA#BB0 | Active | Available | 2040 Apr | 有库存 | VFQFPN | 48# | Tray | 3 | 6.0 x 6.0 x 0.9 | 0 | 12 | LVDS, LP-HCSL, LVCMOS | 24# | 36mm² | 490# | Yes | e3 Sn | -40 to 85°C |
| RC31012B000GNA#KB0 | Active | N/A | 2040 Apr | 缺货 | VFQFPN | 48# | Reel | 3 | 6.0 x 6.0 x 0.9 | 2500# | 12 | LVDS, LP-HCSL, LVCMOS | 24# | 36mm² | 0 | Yes | e3 Sn | -40 to 85°C |
| RC31012B001GNA#BB0 | Active | Available | 2040 Apr | 缺货 | VFQFPN | 48# | Tray | 3 | 6.0 x 6.0 x 0.9 | 0 | 12 | LVDS, LP-HCSL, LVCMOS | 24# | 36mm² | 490# | Yes | e3 Sn | -40 to 85°C |
| RC31012B001GNA#KB0 | Active | N/A | 2040 Apr | 缺货 | VFQFPN | 48# | Reel | 3 | 6.0 x 6.0 x 0.9 | 2500# | 12 | LVDS, LP-HCSL, LVCMOS | 24# | 36mm² | 0 | Yes | e3 Sn | -40 to 85°C |
| RC31012BQ00GL3#BB0 | Active | Available | 2040 Apr | 缺货 | LGA | 48# | Tray | 3 | 6.0 x 6.0 x 0.9 | 0 | 12 | LVDS, LP-HCSL, LVCMOS | 24# | 490# | Yes | e3 Sn | -40 to 85°C | |
| RC31012BQ00GL3#KB0 | Active | N/A | 2040 Apr | 缺货 | LGA | 48# | Reel | 3 | 6.0 x 6.0 x 0.9 | 4000# | 12 | LVDS, LP-HCSL, LVCMOS | 24# | 0 | Yes | e3 Sn | -40 to 85°C | |
| RC31012BQ01GL3#BB0 | Active | Available | 2040 Apr | 缺货 | LGA | 48# | Tray | 3 | 6.0 x 6.0 x 0.9 | 0 | 12 | LVDS, LP-HCSL, LVCMOS | 24# | 490# | Yes | e3 Sn | -40 to 85°C | |
| RC31012BQ01GL3#KB0 | Active | N/A | 2040 Apr | 缺货 | LGA | 48# | Reel | 3 | 6.0 x 6.0 x 0.9 | 4000# | 12 | LVDS, LP-HCSL, LVCMOS | 24# | 0 | Yes | e3 Sn | -40 to 85°C | |
| RC31005AQ00GL2#BB0 | Obsolete | N/A | 缺货 | LGA | 32# | Tray | 3 | 4.0 x 4.0 x 1.0 | 0 | 5 | LVDS, LP-HCSL, LVCMOS | 10# | 16mm² | 490# | Yes | e3 Sn | -40 to 85°C | |
| RC31008A000GND#BB0 | Obsolete | N/A | 缺货 | VFQFPN | 40# | Tray | 3 | 5.0 x 5.0 x 0.9 | 0 | 8 | Crystal, LVDS, LP-HCSL, LVCMOS | 16# | 25mm² | 490# | Yes | e3 Sn | -40 to 85°C | |
| RC31008A000GND#KB0 | Obsolete | N/A | 缺货 | VFQFPN | 40# | Reel | 3 | 5.0 x 5.0 x 0.9 | 2500# | 8 | Crystal, LVDS, LP-HCSL, LVCMOS | 16# | 25mm² | 0 | Yes | e3 Sn | -40 to 85°C | |
| RC31008A001GND#BB0 | Obsolete | N/A | 有库存 | VFQFPN | 40# | Tray | 3 | 5.0 x 5.0 x 0.9 | 0 | 8 | Crystal, LVDS, LP-HCSL, LVCMOS | 16# | 25mm² | 490# | Yes | e3 Sn | -40 to 85°C | |
| RC31008A001GND#KB0 | Obsolete | N/A | 缺货 | VFQFPN | 40# | Reel | 3 | 5.0 x 5.0 x 0.9 | 2500# | 8 | Crystal, LVDS, LP-HCSL, LVCMOS | 16# | 25mm² | 0 | Yes | e3 Sn | -40 to 85°C | |
| RC31008AQ00GL2#BD0 | Obsolete | N/A | 有库存 | LGA | 40# | Tray | 3 | 5.0 x 5.0 x 1.7 | 0 | 8 | LVDS, LP-HCSL, LVCMOS | 16# | 25mm² | 490# | Yes | e4 Au | -40 to 85°C | |
| RC31008AQ00GL2#KD0 | Obsolete | N/A | 缺货 | LGA | 40# | Reel | 3 | 5.0 x 5.0 x 1.7 | 3000# | 8 | LVDS, LP-HCSL, LVCMOS | 16# | 25mm² | 0 | Yes | e4 Au | -40 to 85°C | |
| RC31012A000GNA#BB0 | Obsolete | N/A | 缺货 | VFQFPN | 48# | Tray | 3 | 6.0 x 6.0 x 0.9 | 0 | 12 | Crystal, LVDS, LP-HCSL, LVCMOS | 24# | 36mm² | 490# | Yes | e3 Sn | -40 to 85°C | |
| RC31012A000GNA#KB0 | Obsolete | N/A | 缺货 | VFQFPN | 48# | Reel | 3 | 6.0 x 6.0 x 0.9 | 2500# | 12 | Crystal, LVDS, LP-HCSL, LVCMOS | 24# | 36mm² | 0 | Yes | e3 Sn | -40 to 85°C | |
| RC31012A001GNA#BB0 | Obsolete | N/A | 缺货 | VFQFPN | 48# | Tray | 3 | 6.0 x 6.0 x 0.9 | 0 | 12 | Crystal, LVDS, LP-HCSL, LVCMOS | 24# | 36mm² | 490# | Yes | e3 Sn | -40 to 85°C | |
| RC31012A001GNA#KB0 | Obsolete | N/A | 缺货 | VFQFPN | 48# | Reel | 3 | 6.0 x 6.0 x 0.9 | 2500# | 12 | Crystal, LVDS, LP-HCSL, LVCMOS | 24# | 36mm² | 0 | Yes | e3 Sn | -40 to 85°C |
加载中
请登录后开启订阅
- 应用说明英语PDF 992 KB R31AN0045EU0103 Rev.1.03 2025年11月01日AI 生成的摘要: VersaClock 7 devices support various crystal interface modes including crystal oscillator, LVCMOS overdrive, and differential signal input. The devices feature flexible general-purpose inputs (GPI) configurable as input clocks or control signals, and GPIO pins supporting multiple states for configuration. Serial communication supports I2C with pull-up resistors and SPI with configurable GPIO pins. Output drivers support multiple signaling standards such as LVDS, LP-HCSL, LVPECL, CML, and SSTL with appropriate coupling and termination. Power supply design divides core and output driver voltages, recommending separate power filtering per domain to minimize noise, with options for combined filtering to save PCB space. Detailed reference schematics and power filtering topologies guide optimal design and noise reduction.
- 应用说明英语PDF 1.53 MB R31AN0034EU0102 Rev.1.02 2025年10月21日AI 生成的摘要: PLL loop filter design involves selecting component values to ensure stable operation and optimized phase noise. The loop bandwidth depends on parameters like charge pump current, VCO gain, and feedback divider. Second and third order passive loop filters are common, with specific calculations for cutoff, zero, and pole frequencies guiding component selection. Proper tuning of loop bandwidth enhances PLL stability and phase noise performance, demonstrated through lab experiments and calculation examples.
- 应用说明英语PDF 404 KB R31AN0029EU0103 Rev.1.03 2025年10月13日AI 生成的摘要: Crystal selection for VersaClock 7 devices requires meeting specific frequency, ESR, load capacitance, and drive level specifications to ensure stable oscillator operation. Recommended crystals range from 8 to 80 MHz, with ESR limits varying by frequency band. A detailed list of acceptable crystals from various manufacturers, including their frequency tolerance, stability, aging, and temperature range, guides optimal crystal choice based on application needs. For example, a 50 MHz crystal suits 100 MHz output clock synthesizers. Frequency tolerance and aging parameters can be customized per application requirements.
- 应用说明英语PDF 326 KB R31AN0027EU0101 Rev.1.01 2025年9月24日AI 生成的摘要: Selecting the appropriate crystal for clocking devices requires considering parameters such as nominal frequency, frequency tolerance, load capacitance, equivalent series resistance (ESR), operating temperature, drive level, and aging tolerance. Clock synthesizers benefit from crystals with integer-related frequencies to minimize jitter, while jitter attenuators should avoid integer or near-integer frequency ratios to prevent spurs. Higher crystal frequencies improve phase noise performance. Load capacitance affects oscillation frequency and startup reliability, and ESR must meet device specifications to ensure proper operation. Frequency variation combines tolerance, stability, and aging, which must align with application needs. Drive level ratings prevent premature aging and damage.
- 数据手册英语RC310xxB DatasheetRECOMMENDEDPDF 881 KB R31DS0010EU0124 Rev.1.24 2025年2月03日The RC310xxB are high-performance programmable jitter attenuators with network synchronization capabilities. The devices support JEDEC JESD204B/C for converter synchronization, and SyncE for network-based synchronization. The RC310xxB are ideal for driving converter circuits in wire-line infrastructure, data center equipment, and instrumentation applications. This document describes the main design and operational characteristics for RC310xxB devices, including pin information, specifications, applications information, and packaging.
- 产品变更通告英语PDF 1003 KB 2024年11月20日
- 应用说明英语PDF 406 KB R31AN0076EU0100 Rev.1.00 2024年5月31日AI 生成的摘要: Internal capacitance within the VersaClock® 7 (VC7) device is configured using Renesas IC Toolbox software (RICBox). Load capacitance on the crystal is calculated by considering internal stray capacitance (fixed at 8.2pF), external stray capacitance from PCB traces, and adjustable trimming capacitance. The trimming capacitance can be set in 0.42pF steps from 0 to 26.46pF. Bench setup for trimming involves using evaluation boards (RC21008/RC21012 EVBs), frequency counters, and RICBox software to measure and adjust the crystal frequency by tuning load capacitance. The document details step-by-step procedures for hardware setup, software configuration, and frequency measurement to optimize crystal trimming for accurate oscillator performance.
- 应用说明英语PDF 1.67 MB R31AN0070EU0100 Rev.1.00 2024年3月22日AI 生成的摘要: VC7 initially outputs a 100MHz clock using an onboard crystal reference, then switches to a CLKIN reference upon toggling a GPIO (PERST#). Fanout buffer mode applies to Bank4, Bank5, and Bank6, with specific output pins supporting fanout modes depending on the device variant. Setup involves configuring the evaluation board, signal generator, frequency counter, and RICBox software. Crystal trimming is recommended to reduce phase noise spurs. CLKIN0 or CLKIN1 can be used as fanout sources, with detailed steps to configure clock inputs, fanout buffer mode, outputs, and GPIOs for signal loss and reset indication. The document also covers transient measurements and enabling additional banks.
- 报告英语PDF 3.77 MB R31UZ0006EU0100 Rev.1.00 2023年12月18日
- 应用说明英语PDF 1.28 MB R31AN0064EU0100 Rev.1.00 2023年11月15日AI 生成的摘要: VersaClock 7 devices enable precise control of clock edge delay or advance from input to output, adjustable in fine increments based on the VCO frequency. The delay range spans approximately ±12.8 ns with 25 ps granularity at a 10 GHz VCO frequency. Setup involves using RC31008A or RC31012A evaluation kits, an oscilloscope configured for delay measurement, and the RICBox software with specific settings files. Optional clock edge alignment can be performed via register adjustments to synchronize input and output edges. Delay or advance values are programmed through the RICBox GUI, allowing customizable timing shifts for clock signals.
- 应用说明英语PDF 588 KB 2023年9月21日AI 生成的摘要: Enable EEPROM loading on the VersaClock 7 evaluation board by using Renesas IC Toolbox (RICBox). Connect to the VC7 board via RICBox, access the OTP/EEPROM block diagram, and activate the conversion feature to allow EEPROM loading. Generate and save an EEPROM configuration file, scan the I2C bus for EEPROM detection, and program the EEPROM device using RICBox. Only the AT24C16 EEPROM chip is supported for this process.
- 数据手册英语RC310xxB DatasheetRECOMMENDEDPDF 881 KB R31DS0010EU0124 Rev.1.24 2025年2月03日The RC310xxB are high-performance programmable jitter attenuators with network synchronization capabilities. The devices support JEDEC JESD204B/C for converter synchronization, and SyncE for network-based synchronization. The RC310xxB are ideal for driving converter circuits in wire-line infrastructure, data center equipment, and instrumentation applications. This document describes the main design and operational characteristics for RC310xxB devices, including pin information, specifications, applications information, and packaging.
推荐文档 (2)
- 数据手册英语RC310xxB DatasheetRECOMMENDEDPDF 881 KB R31DS0010EU0124 Rev.1.24 2025年2月03日The RC310xxB are high-performance programmable jitter attenuators with network synchronization capabilities. The devices support JEDEC JESD204B/C for converter synchronization, and SyncE for network-based synchronization. The RC310xxB are ideal for driving converter circuits in wire-line infrastructure, data center equipment, and instrumentation applications. This document describes the main design and operational characteristics for RC310xxB devices, including pin information, specifications, applications information, and packaging.
数据手册 (1)
- 手册 - 软件英语PDF 1.73 MB R31US0020EU0100 Rev.1.00 2022年8月16日
手册和指南 (3)
- 应用说明英语PDF 992 KB R31AN0045EU0103 Rev.1.03 2025年11月01日AI 生成的摘要: VersaClock 7 devices support various crystal interface modes including crystal oscillator, LVCMOS overdrive, and differential signal input. The devices feature flexible general-purpose inputs (GPI) configurable as input clocks or control signals, and GPIO pins supporting multiple states for configuration. Serial communication supports I2C with pull-up resistors and SPI with configurable GPIO pins. Output drivers support multiple signaling standards such as LVDS, LP-HCSL, LVPECL, CML, and SSTL with appropriate coupling and termination. Power supply design divides core and output driver voltages, recommending separate power filtering per domain to minimize noise, with options for combined filtering to save PCB space. Detailed reference schematics and power filtering topologies guide optimal design and noise reduction.
- 应用说明英语PDF 1.53 MB R31AN0034EU0102 Rev.1.02 2025年10月21日AI 生成的摘要: PLL loop filter design involves selecting component values to ensure stable operation and optimized phase noise. The loop bandwidth depends on parameters like charge pump current, VCO gain, and feedback divider. Second and third order passive loop filters are common, with specific calculations for cutoff, zero, and pole frequencies guiding component selection. Proper tuning of loop bandwidth enhances PLL stability and phase noise performance, demonstrated through lab experiments and calculation examples.
- 应用说明英语PDF 404 KB R31AN0029EU0103 Rev.1.03 2025年10月13日AI 生成的摘要: Crystal selection for VersaClock 7 devices requires meeting specific frequency, ESR, load capacitance, and drive level specifications to ensure stable oscillator operation. Recommended crystals range from 8 to 80 MHz, with ESR limits varying by frequency band. A detailed list of acceptable crystals from various manufacturers, including their frequency tolerance, stability, aging, and temperature range, guides optimal crystal choice based on application needs. For example, a 50 MHz crystal suits 100 MHz output clock synthesizers. Frequency tolerance and aging parameters can be customized per application requirements.
- 应用说明英语PDF 326 KB R31AN0027EU0101 Rev.1.01 2025年9月24日AI 生成的摘要: Selecting the appropriate crystal for clocking devices requires considering parameters such as nominal frequency, frequency tolerance, load capacitance, equivalent series resistance (ESR), operating temperature, drive level, and aging tolerance. Clock synthesizers benefit from crystals with integer-related frequencies to minimize jitter, while jitter attenuators should avoid integer or near-integer frequency ratios to prevent spurs. Higher crystal frequencies improve phase noise performance. Load capacitance affects oscillation frequency and startup reliability, and ESR must meet device specifications to ensure proper operation. Frequency variation combines tolerance, stability, and aging, which must align with application needs. Drive level ratings prevent premature aging and damage.
- 应用说明英语PDF 406 KB R31AN0076EU0100 Rev.1.00 2024年5月31日AI 生成的摘要: Internal capacitance within the VersaClock® 7 (VC7) device is configured using Renesas IC Toolbox software (RICBox). Load capacitance on the crystal is calculated by considering internal stray capacitance (fixed at 8.2pF), external stray capacitance from PCB traces, and adjustable trimming capacitance. The trimming capacitance can be set in 0.42pF steps from 0 to 26.46pF. Bench setup for trimming involves using evaluation boards (RC21008/RC21012 EVBs), frequency counters, and RICBox software to measure and adjust the crystal frequency by tuning load capacitance. The document details step-by-step procedures for hardware setup, software configuration, and frequency measurement to optimize crystal trimming for accurate oscillator performance.查看更多 (16)
应用说明和白皮书 (16)
- 产品变更通告英语PDF 1003 KB 2024年11月20日
- 产品变更通告英语PDF 771 KB 2022年7月22日
产品通告（产品变更、EOL 等） (4)
No Results Found.
检查拼写
确保所有关键词拼写正确。
确保所有关键词拼写正确。
调整关键词
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
查看筛选器
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
需要帮助？
- 搜索我们丰富的知识库，帮助您解答常见问题
- 前往支持论坛，获取瑞萨电子技术专家和社群的帮助
No Results Found.
检查拼写
确保所有关键词拼写正确。
确保所有关键词拼写正确。
调整关键词
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
查看筛选器
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
需要帮助？
- 搜索我们丰富的知识库，帮助您解答常见问题
- 前往支持论坛，获取瑞萨电子技术专家和社群的帮助
原理图和设计文件 (2)
No Results Found.
检查拼写
确保所有关键词拼写正确。
确保所有关键词拼写正确。
调整关键词
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
查看筛选器
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
需要帮助？
- 搜索我们丰富的知识库，帮助您解答常见问题
- 前往支持论坛，获取瑞萨电子技术专家和社群的帮助
No Results Found.
检查拼写
确保所有关键词拼写正确。
确保所有关键词拼写正确。
调整关键词
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
查看筛选器
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
需要帮助？
- 搜索我们丰富的知识库，帮助您解答常见问题
- 前往支持论坛，获取瑞萨电子技术专家和社群的帮助
No Results Found.
检查拼写
确保所有关键词拼写正确。
确保所有关键词拼写正确。
调整关键词
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
查看筛选器
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
需要帮助？
- 搜索我们丰富的知识库，帮助您解答常见问题
- 前往支持论坛，获取瑞萨电子技术专家和社群的帮助
营销资料 (1)
- 报告英语PDF 3.77 MB R31UZ0006EU0100 Rev.1.00 2023年12月18日
其他 (2)
No Results Found.
检查拼写
确保所有关键词拼写正确。
确保所有关键词拼写正确。
调整关键词
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
查看筛选器
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
需要帮助？
- 搜索我们丰富的知识库，帮助您解答常见问题
- 前往支持论坛，获取瑞萨电子技术专家和社群的帮助
No Results Found.
检查拼写
确保所有关键词拼写正确。
确保所有关键词拼写正确。
调整关键词
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
查看筛选器
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
需要帮助？
- 搜索我们丰富的知识库，帮助您解答常见问题
- 前往支持论坛，获取瑞萨电子技术专家和社群的帮助
Renesas Boards & Kits
RC31008-EVB
有效
VersaClock 7 可编程时钟评估套件
RC31008A 评估板（EVB）可以帮助用户评估标准PCIe规格的时钟或抖动衰减模式下的设计。当 EVB 通过 USB 连接到瑞萨电子的人机介面（RICBox™）软件， 可以对 RC31008A 进行多种性能一流的频率配置。 RC31008A 共有 8 对差分输出，可提供各种功能。每对输出均可编程为 LVCMOS 型、LVDS 型和 LP-HCSL 型输出。 5 个通用输入/输出（GPIO）和 4 个通用输入（GPI）为输出使能、掉电、配置选择和状态输出提供支持。 VDDX、VDDR、VDDA、VDDD、VDDO1、VDDO2、VDDO3、VDDO4、VDDO5 和 VDDO6... 阅读详情
RC31012-EVB
有效
VersaClock 7 可编程时钟评估套件
RC31012A 评估板 (EVB) 可以帮助用户评估标准PCIe规格的时钟或抖动衰减模式下的设计。当 EVB 通过 USB 连接到瑞萨电子的人机介面 (RICBox™) 软件，可以对RC31012A进行多种性能一流的频率配置。 RC31012A 共有 8 对差分输出，可提供各种功能。每对输出均可编程为 LVCMOS 型、LVDS 型和 LP-HCSL 型输出。 5 个通用输入/输出 (GPIO) 和 4 个通用输入 (GPI) 为输出使能、掉电、配置选择和状态输出提供支持。 VDDX、VDDR、VDDA、VDDD、VDDO1、VDDO2、VDDO3、VDDO4、VDDO5 和... 阅读详情
VersaClock 7 可编程时钟编程板
VersaClock® 7 编程板可简化 RC21008、RC31008 空白晶片的编程操作。 通过板载 USB 接口，RICBox™ GUI 可与插槽中的空白设备通信，以进行配置和编程。
VersaClock 7 可编程时钟编程板
VersaClock® 7 编程板可简化 RC21012、RC31012 空白晶片的编程操作。 通过板载 USB 接口，RICBox™ GUI 可与插槽中的空白设备通信，以进行配置和编程。
瑞萨电子定时产品演示套件
RCTIMING-DEMO 是瑞萨电子的产品组合套件。 该套件包括瑞萨电子 RL78 MCU、 DA14531MOD 蓝牙®低功耗（LE）模块、 LDO、RTC（1338-31DVG）和可编程时钟发生器 VersaClock 7（VC7），形成一个演示套件，以通过笔记本电脑或智能手机对时钟发生器进行编程。该套件还支持双时钟输出。 该套件可通过 SMA 连接器作为双通道时钟发生器运行。 它也可以作为计时设备操作，以显示日期和时间。 用户可以通过笔记本电脑上的 GUI 或智能手机上的应用程序更新设置。 两个频道（日期和时间）的频率显示在 LCD 屏幕上。
加载中
筛选
当前筛选条件
软件与工具
按类型筛选
按供应商筛选
样例程序
按应用筛选
按功能筛选
按编译器筛选
按 IDE 筛选
模拟模型
Partner Solutions
- 解决方案工具包中文这款功能强大的云端工具让您可以全天候都能对瑞萨电子主要的时钟系列（包括 VersaClock®、FemtoClock™ 和 ProXO）进行实时的相位噪声测量。
No Results Found.
检查拼写
确保所有关键词拼写正确。
确保所有关键词拼写正确。
调整关键词
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
查看筛选器
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
需要帮助？
- 搜索我们丰富的知识库，帮助您解答常见问题
- 前往支持论坛，获取瑞萨电子技术专家和社群的帮助
- 解决方案工具包中文这款功能强大的云端工具让您可以全天候都能对瑞萨电子主要的时钟系列（包括 VersaClock®、FemtoClock™ 和 ProXO）进行实时的相位噪声测量。
软件与工具 (4)
No Results Found.
检查拼写
确保所有关键词拼写正确。
确保所有关键词拼写正确。
调整关键词
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
查看筛选器
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
需要帮助？
- 搜索我们丰富的知识库，帮助您解答常见问题
- 前往支持论坛，获取瑞萨电子技术专家和社群的帮助
模拟模型 (1)
No Results Found.
检查拼写
确保所有关键词拼写正确。
确保所有关键词拼写正确。
调整关键词
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
尝试使用更少、不同或更宽泛的词语来改变搜索结果。
查看筛选器
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
如果您使用了筛选器，请考虑取消选择某些筛选器选项以扩大搜索结果。
需要帮助？
- 搜索我们丰富的知识库，帮助您解答常见问题
- 前往支持论坛，获取瑞萨电子技术专家和社群的帮助
Learn more about how to configure the VersaClock®7 evaluation board using the supporting RICBox software. VersaClock®7 devices achieve any frequency-in, any frequency-out for high speed SerDes used in switches routers, accelerator cards, and server applications.
Learn more about Renesas’ VersaClock®7 programmable clock generator family. These devices simplify your design with unmatched flexibility, power to jitter performance ratio and compact size.
新闻和博客
博客
2025年7月17日
|
